(57)【要約】【課題】発光素子、受光素子等の活性領域がメサ型形状の光素子において、メサ型構造の高さが高く、誘電体膜の厚みが厚い場合に、配線の断線の回避が困難、配線の引き出し方向の制約、容量の低減が不十分等の問題がある。【解決手段】メサ構造１３１を有する光素子１００の周囲に高抵抗の再成長層１１０を配置する。これによって、円形の主要構造のエッチング時に現れる面方位を持ったメサ部１３１が再成長層１１０で被覆される。この被覆によって、この部位での容量も低減されるとともに全ての配線引き出し方向に対して断線の危険性も回避することが出来る。さらに、再成長層の厚さは主要構造部の厚みと同等に設定できる。特に導電性基板を用いた際に誘電体膜１１１、１１２との組み合わせにより大きな寄生容量の低減効果が期待できる。【選択図】図１
2007288089.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にメサ型形状の活性領域が形成された光素子において、
その光素子を構成する前記半導体基板を含む半導体層の中で前記半導体基板または前記半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、
前記光素子の活性領域に対して、前記半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、前記配線の一端に形成されたボンディング用電極パッドとは、前記メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されていることを特徴とする光素子。
【請求項２】
前記光素子の前記誘電体膜の厚さが０.４μｍ以上であることを特徴とする請求項１に記載の光素子。
【請求項３】
前記光素子の前記メサ型形状の活性領域の頂部と底部の段差が２μｍ以上であることを特徴とする請求項１に記載の光素子。
【請求項４】
前記光素子の前記高抵抗の半導体層の厚さが０.６μｍ以上であることを特徴とする請求項１に記載の光素子。
【請求項５】
請求項１ないし請求項４のいずれか一つに記載された光素子であって、
前記半導体基板が前記第１の導電性を有することを特徴とする光素子。
【請求項６】
請求項１ないし請求項４のいずれか一つに記載された光素子であって、
前記半導体基板が半絶縁性を有し、前記半導体基板近傍に配置された前記第１の半導体層が前記第１の導電性を有することを特徴とする光素子。
【請求項７】
請求項１ないし請求項６のいずれか一つに記載された光素子であって、
前記光素子は、受光素子または発光素子であることを特徴とする光素子。
【請求項８】
少なくとも受光素子と、この受光素子に接続され電流入力を電圧出力に変換する負帰還アンプとからなる光モジュールにおいて、
前記受光素子は、その受光素子を構成する前記半導体基板を含む半導体層の中で前記半導体基板または前記半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、
前記受光素子の活性領域に対して、前記半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、前記配線の一端に形成されたボンディング用電極パッドとは、前記メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されていることを特徴とする光モジュール。
【請求項９】
少なくとも発光素子と、この発光素子を駆動するドライバとからなる光モジュールにおいて、
前記発光素子は、その発光素子を構成する前記半導体基板を含む半導体層の中で前記半導体基板または前記半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、
前記発光素子の活性領域に対して、前記半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、前記配線の一端に形成されたボンディング用電極パッドとは、前記メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されていることを特徴とする光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体光素子に係り、特に光通信に用いるに好適な光素子および光モジュールに関するものである。
【背景技術】
【０００２】
基板に対して垂直方向に光信号を送出するする発光素子または基板に対して垂直方向からの光信号を受信する受光素子等の光機能素子（光素子）において、活性領域がメサ型形状の光素子の場合には、段差部分での配線の断線の回避、および配線と電極パッドに起因する寄生容量の低減に配慮する必要がある。
【０００３】
このため、特許文献１では、あらかじめ段差を形成した高抵抗基板への活性領域の成長により段差を軽減し高抵抗基板上に配線している。また、特許文献２には、活性領域に接した高抵抗半導体層上に配線を形成している。
【０００４】
【特許文献１】特開２００５-５６００号公報
【特許文献２】特開平６-１１２５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１または特許文献２に記載された構造では、メサ型構造の高さが高く、誘電体膜の厚みが厚い場合に十分に配線の断線の回避ができない虞がある。また、配線の引き出し方向への制約があり、容量の低減が不十分である。
【課題を解決するための手段】
【０００６】
メサ部を有する面出力型の発光素子および面入力型の受光素子のメサ部の周囲に高抵抗の再成長層を配置する。これによって、円形の主要構造のエッチング時に現れる面方位を持ったメサ部も再成長層で被覆される。このため、この部位での容量も低減できる。また、配線引き出し方向に規制がない。さらに、再成長層の厚さは主要構造部の厚みと同等に設定できるため、特に導電性基板を用いた際に誘電体膜との組み合わせにより大きな寄生容量の低減効果が期待できる。
【０００７】
半導体基板上にメサ型形状の活性領域が形成れ、光素子を構成する半導体基板を含む半導体層の中で半導体基板または半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、光素子の活性領域に対して、半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、配線の一端に形成されたボンディング用電極パッドとは、メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されている光素子により、解決することができる。
【０００８】
半導体基板上にメサ型形状の活性領域が形成れ、半導体基板に対して垂直方向からの光を受信し、受光素子を構成する半導体基板を含む半導体層の中で半導体基板または半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、受光素子の活性領域に対して、半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、配線の一端に形成されたボンディング用電極パッドとは、メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されている受光素子により、達成することができる。
【０００９】
半導体基板上にメサ型形状の活性領域が形成された、半導体基板に対する垂直方向へ光を送出し、発光素子を構成する半導体基板を含む半導体層の中で半導体基板または半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、発光素子の活性領域に対して、半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、配線の一端に形成されたボンディング用電極パッドとは、メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されている発光素子により、解決することができる。
【００１０】
少なくとも受光素子と、この受光素子に接続され電流入力を電圧出力に変換する負帰還アンプとからなり、受光素子は、その受光素子を構成する半導体基板を含む半導体層の中で半導体基板または半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、受光素子の活性領域に対して、半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、配線の一端に形成されたボンディング用電極パッドとは、メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されている光モジュールにより、達成することができる。
【００１１】
少なくとも発光素子と、この発光素子を駆動するドライバとからなり、発光素子は、その発光素子を構成する半導体基板を含む半導体層の中で半導体基板または半導体基板近傍に配置された第１の半導体層は、第１の導電性を有し、発光素子の活性領域に対して、半導体基板とは逆側に配置された第２の半導体層から配線の少なくとも一部と、配線の一端に形成されたボンディング用電極パッドとは、メサ型形状の活性領域の周囲に接して成長された高抵抗の半導体層上に誘電体層を介して形成されている光モジュールにより、解決できる。
【発明の効果】
【００１２】
円形の主要構造のエッチング時に現れる面方位を持ったメサ部も再成長層で被覆されるため、この部位での寄生容量を低減できる。また、全ての配線引き出し方向に対して断線の危険性も回避することが出来る。
【発明を実施するための最良の形態】
【００１３】
以下本発明の実施の形態について、実施例を用いて図面を参照しながら説明する。
【実施例１】
【００１４】
図１および図２を参照して、実施例１を説明する。ここで、図１は表面入力型ＡＰＤ（Avalanche Photo Diode）素子の断面図である。図２は、ＡＰＤ素子を搭載した光受信モジュールのブロック図である。なお、図１以下の断面図には、煩雑さを防止するため、断面を示すハッチングは施さない。
【００１５】
図１において、ＡＰＤ素子１００は、ＩｎＰ基板１０１(導電型：ｎ型、不純物濃度：１Ｅ１８ｃｍ^-３)上に、バッファ（下部）層１０２(ｎ型ＩｎＡｌＡｓ層、１Ｅ１８ｃｍ^-３、厚さ：０.５μｍ（マイクロメータ）)と、増倍層１０３(ｎ型ＩｎＡｌＡｓ層、１Ｅ１４ｃｍ^-３、０.４μｍ)と、電界調整層１０４(ｐ型ＩｎＡｌＡｓ層、８Ｅ１７ｃｍ^-３、０.０４μｍ)と、光吸収層１０５(ｐ型ＩｎＧａＡｓ層、１Ｅ１５ｃｍ^-３、１.８μｍ)と、キャップ層１０６（上部バッファ層）(ｐ型ＩｎＡｌＡｓ層、３Ｅ１８ｃｍ^-３、０.７μｍ)と、ｐ型コンタクト層１０７(ｐ型ＩｎＧａＡｓ層、５Ｅ１８ｃｍ^-３、０.１μｍ)とを、ＭＯＣＶＤ法にて積層形成した構造を有する。ここで、上下のバッファ層１０２、１０６は、電子を閉じ込める機能部である。光吸収層１０５は感光層であり、増倍層１０３は文字通り増倍層である。また、光吸収層１０５と増倍層１０３との間の電界調整層１０４は、両者の電界バランスを調整する。
【００１６】
ＡＰＤ１００の主要活性領域は、２段のメサ型構造となっている。内側にある第１メサ１３１は、リン酸系溶液でｐ型コンタクト層１０７から電界調整層１０４の途中までエッチングして形成する。第１メサ１３１の周囲を、ＩｎＰ再成長層１１０(高抵抗、２.０μｍ)により埋め込み、さらにその外側を、ＨＢｒ系のエッチング溶液によりＩｎＰ再成長層１１０からＩｎＰ基板１０１に達するまでエッチングすることにより、第２メサ１３２を形成している。なお、ここで光吸収層１０５とキャップ層１０６とｐ型コンタクト層１０７の膜厚の合計は、２.６μｍであるのに対して、ＩｎＰ再成長層１１０は２.０μｍと薄いのは、突起状の第１メサ１３１の周囲にＩｎＰ再成長層１１０が厚く形成されるためである。なお、高抵抗のＩｎＰ再成長層１１０は、アンドープであっても意図的にドープして高抵抗にしても良い。アンドープの不純物濃度は１Ｅ１５ｃｍ^-３以下である。
【００１７】
ここで、半導体層の上には誘電体保護膜として、ＳｉＮ膜１１１(０.２μｍ)とＳｉＯ２膜１１２(０.４μｍ)を用いた。誘電体膜には、スルーホールを加工する。ｐ型オーミック電極１１３(Ｔｉ/Ｐｔ/Ａｕ、０.７μｍ)は、スルーホールを介して、ｐ型コンタクト層１０７と接触させ、ＳｉＮ膜１１１とＳｉＯ２膜１１２およびＩｎＰ再成長層１１０上にその配線部１１４（幅１０μｍ、長さ４０μｍ）と電極パッド１１５（７５μｍφ）を配置し、寄生容量を低減し、断線の生じない構造とした。なお、ｐ型オーミック電極１１３の形成と同時に、ｎ型オーミック電極１１６も形成している。また、素子の活性領域の配置されていないＩｎＰ基板裏面側を、厚さ２００μｍまで研磨した後、ダイボンディング用裏面金属膜１１７(ＡｕＧｅ/Ｎｉ/Ｔｉ/Ｐｔ/Ａｕ、厚さ０.８μｍ)を形成する。なお、受光部の反射防止膜１１９は、前述した誘電体膜と同時に形成したＳｉＮ膜である。
【００１８】
受光径が４０μｍφである素子の特性を逆バイアス電圧を印加して評価したところ、降伏電圧は４０Ｖ、暗電流は３６Ｖで１５ｎＡと良好であった。また、ウエハ全体の容量分布の中間値が０.３ｐＦと十分に寄生容量が低減されていた。さらに、配線部の断線を含むオープン不良は、１％未満と良好であった。
【００１９】
上述の実施例１では、ＡＰＤの構造として２段メサ構造をとったが、エッチングと結晶再成長の順序、組み合わせにより別のメサ構造をとることも可能であるし、また、増倍層材料として、ＩｎＡｌＡｓを、吸収材料としてＩｎＧａＡｓを用いたが、別の材料系を用いた場合についても効果は同様である。また、ｎ型のＩｎＰ基板を用いたが、ＩｎＰ基板の近傍にｎ型のコンタクト層を設けて、この層にｎ型オーミック電極を接続しても良い。
【００２０】
上述したと同様のＡＰＤの構造で、ｐ型電極の配線と電極パッドの下に誘電体膜のみ用いてＩｎＰ再成長層を用いない構造（図示しない比較例１）で、逆バイアス電圧を印加して評価したところ、配線部の断線を含むオープン不良が、８０％と極めて高かった。また、断線が無く測定できる素子についても、ウエハ全体の容量分布の中間値が１.０ｐＦと高かった。
【００２１】
発明者等は、実施例１と比較例１の間の不良率の違い、容量の違いは、誘電体層の合計膜厚、メサ型の活性領域の頂部と底部の段差、再成長半導体層厚さに起因すると考えている。そして、それらの境界値は、誘電体膜全体の厚さが０.４μｍ以上、再成長半導体層を除くメサ型の活性領域の頂部と底部の段差が２μｍ以上、再成長半導体層厚さが０.６μｍ以上のうちいずれか一つが超えるとき、顕著な差として現れる。
【００２２】
本実施例に拠れば、円形の主要構造のエッチング時に現れる面方位を持ったメサ部も再成長層で被覆されるため、この部位での寄生容量を低減できる。また、全ての配線引き出し方向に対して断線の危険性も回避することが出来る。
【００２３】
図２に示す光受信モジュール３００は、ＡＰＤ素子３３１とリミットアンプ付ＴＩＡ（Trans Impedance Amplifier）３３０とで構成される。また、リミットアンプ付ＴＩＡ３３０は、プリアンプ３３１と帰還抵抗３３２とリミットアンプ３３３とから構成され、電流入力を電圧出力に変換する負帰還アンプである。光受信モジュールは矢印で示した光信号を受信し、リミットアンプ付ＴＩＡ３３０の正相出力であるＯＵＴ１端子３１０と、逆相出力であるＯＵＴ２端子３２０とから電気信号として、出力される。
【００２４】
この光受信モジュール３００は、ＡＰＤ素子１００の受光径が４０μｍφと比較的大きいのに対し、容量が小さいため、低入力インピーダンスのプリアンプとの組み合わせが可能となり、優れた高周波応答特性を実現できる。また、光軸調芯がしやすく、２.５Ｇｂｉｔ/ｓ以上の高速用途で安価・製造歩留りの高いモジュールである。
【実施例２】
【００２５】
実施例１では、表面受光型ＡＰＤ素子を説明した。実施例２では、図３を用いて、裏面受光型ＡＰＤ素子を説明する。ここで、図３は裏面入力型ＡＰＤ素子の断面図である。なお、実施例２は実施例１の構造と概ね同じなので、実質同一箇所には同じ参照番号を振り、説明は繰り返さない。
【００２６】
図３に示す裏面受光型ＡＰＤ素子１１０’おいて、図１の表面受光型ＡＰＤ素子の受光部に設けた反射防止膜１１９（ＳｉＮ膜）は、エッチングにより削除し、ｐ型オーミック電極１１３’を全面に形成している。また、裏面受光型なので、ダイボンディング用裏面金属膜１１７の代わりに、反射防止膜１１９’を設けている。
【００２７】
本実施例の裏面受光型ＡＰＤ素子に拠れば、実施例１のＡＰＤ素子と同等な効果を得ることができる。また、実施例２の裏面入力型ＡＰＤ素子を利用した光受信モジュールも、実施例１の光受信モジュールと同様な効果を得ることができる。
【実施例３】
【００２８】
以下実施例３を、図４および図５を用いて説明する。ここで、図４は表面入力型ｐｉｎ-ＰＤ素子の断面図である。図５は、ｐｉｎ-ＰＤ素子を搭載した光受信モジュールのブロック図である。
【００２９】
図４において、ｐｉｎ-ＰＤ素子４００は、ＩｎＰ基板(半絶縁性)４０１上に、バッファ層４０２(ｕｎｄｏｐｅｄ ＩｎＰ層、０.２μｍ)と、ｎ型コンタクト層４０８(ｎ型ＩｎＧａＡｓＰ層、８Ｅ１８ｃｍ^-３、０.４μｍ)と、光吸収層４０５(ｎ型ＩｎＧａＡｓ層、５Ｅ１４ｃｍ^-３、２.０μｍ)と、キャップ層４０６(ｐ型ＩｎＧａＡｓＰ層、１Ｅ１８ｃｍ^-３、０.２μｍ)と、ｐ型コンタクト層４０７(ｐ型ＩｎＧａＡｓ層、１Ｅ１９ｃｍ^-３、０.１μｍ)とを積層されて構成されている。このＰＤ素子４００のｐｉｎ-ＰＤ構造の主要活性領域は、３段メサで形成されている。最も外側の第１メサ４３１は、ｎ型コンタクト層４０８とＩｎＰ基板４０１間の段差である。第１メサ４３１は、燐酸系溶液でエッチングされたｐ型コンタクト層４０７からＩｎＰ基板４０１までの垂直部と、第３メサ４３３のエッチングで形成される水平部の組み合わせにより形成されている。
【００３０】
最も内側にある第２メサ４３２は、燐酸系溶液でｐ型コンタクト層４０７からｎ型コンタクト層４０８に達するまでのエッチングにより形成されている。第２のメサ４３２の周囲を４１０のＩｎＰ再成長層(高抵抗、２μｍ)により埋め込み、さらにその外側を、燐酸系のエッチング溶液により、ＩｎＰ再成長層４１０からｎ型コンタクト層４０８に達するまでエッチングすることにより、第３メサ４３３を形成している。
【００３１】
ここで、半導体層の上には誘電体膜（保護膜）としてＳｉＮ膜４１１(０.１６μｍ)とＳｉＯ２膜４１２(０.５μｍ)を用いた。ｐ型オーミック電極４１３(Ｔｉ/Ｐｔ/Ａｕ、０.７μｍ)はコンタクト層４０６と接触させ、ＳｉＮ膜４１１とＳｉＯ２膜４１２およびＩｎＰ再成長層４１０上にその配線部４１４（幅５μｍ、長さ１００μｍ）と電極パッド４１５（９０μｍφ）を配置し、寄生容量を低減し、断線の生じない構造とした。また、ｎ型オーミック電極４１６(ＡｕＧｅ/Ｎｉ/Ｔｉ/Ｐｔ/Ａｕ、厚さ０.８μｍ)をｎ型コンタクト層４０８とを接触させ、配線４１４が、誘電体膜と半絶縁性のＩｎＰ基板４０１の上に、電極パッド４１５が誘電体膜とＩｎＰ再成長層４１０の上になるよう表面側に形成している。素子の活性領域の配置されていないＩｎＰ基板４０１の裏面側は３００μｍまで研磨した後にダイボンディング用裏面金属膜４１７(ＡｕＧｅ/Ｎｉ/Ｔｉ/Ｐｔ/Ａｕ、厚さ０.８μｍ)を配置した。反射防止膜４１９は、誘電体層の一部として形成したＳｉＮ膜(０.１６μｍ)である。
【００３２】
受光径が３０μｍφである素子の特性を逆バイアス電圧を印加して評価したところ、暗電流は１.５Ｖで１ｎＡと良好であり、かつ、ウエハ全体の容量分布の中間値が０.１５ｐＦと十分に寄生容量が低減されていた。また、配線部の断線を含むオープン不良は、１％未満と良好であった。
【００３３】
上記の例では、ｐｉｎ-ＰＤの構造として３段メサ構造をとったが、エッチングと結晶再成長の順序、組み合わせにより別のメサ構造をとることも可能であるし、また、吸収材料としてＩｎＧａＡｓを用いたが、別の材料系を用いた場合についても効果は同様である。
【００３４】
実施例３のｐｉｎ-ＰＤの構造で、ｐ型電極の配線と電極パッドの下に誘電体膜のみ用いてＩｎＰ再成長層を用いない場合（図示しない比較例２）、配線部の断線を含むオープン不良が、２０％と高い比率であるとともに、断線が見られず評価可能な素子についても、ウエハ全体の容量分布の中間値が０.３ｐＦと寄生容量が低減されず、１０Ｇｂｉｔ/ｓ以上の高速用途のモジュールに用いる場合、帯域不良による不良率が高いという結果が得られた。
【００３５】
発明者等は、実施例３と比較例２との間の不良率の違い、容量の違いは、誘電体層の合計膜厚、メサ型の活性領域の頂部と底部の段差、再成長半導体層厚さに起因すると考えている。そして、それらの境界値は、誘電体膜全体の厚さが０.４μｍ以上、再成長半導体層を除くメサ型の活性領域の頂部と底部の段差が２μｍ以上、再成長半導体層厚さが０.６μｍ以上のうちいずれか一つが超えるとき、顕著な差として現れる。
【００３６】
本実施例に拠れば、円形の主要構造のエッチング時に現れる面方位を持ったメサ部も再成長層で被覆されるため、この部位での寄生容量を低減できる。また、全ての配線引き出し方向に対して断線の危険性も回避することが出来る。
【００３７】
図５に示す光受信モジュール６００は、ｐｉｎ-ＰＤ４００とリミットアンプ付ＴＩＡ６３０とで構成される。また、リミットアンプ付ＴＩＡ６３０はプリアンプ６３１と帰還抵抗６３２とリミットアンプ６３３とから構成される。光受信モジュールは矢印で示した光信号を受信し、リミットアンプ付ＴＩＡ６３０の正相出力であるＯＵＴ１端子６３３と、逆相出力であるＯＵＴ２端子６３４とから、電気信号として、出力される。
【００３８】
この光受信モジュール６００は、ｐｉｎ-ＰＤ４００の受光径が３０μｍφと比較的大きいのに対し、容量が小さいため、低入力インピーダンスのプリアンプとの組み合わせが可能となり、優れた高周波応答特性を実現できる。また、光軸調芯がしやすく、１０Ｇｂｉｔ/ｓ以上の高速用途で安価・製造歩留りの高いモジュールである。
【実施例４】
【００３９】
実施例３では、表面受光型ｐｉｎ-ＰＤ素子を説明した。実施例４では、図６を用いて、裏面受光型ｐｉｎ-ＰＤ素子を説明する。ここで、図６は裏面入力型ｐｉｎ-ＰＤ素子の断面図である。なお、実施例４は実施例３の構造と概ね同じなので、実質同一箇所には同じ参照番号を振り、説明は繰り返さない。
【００４０】
図５において、図４の表面受光型ｐｉｎ-ＰＤ素子の受光部に設けた反射防止膜４１９（ＳｉＮ膜、厚さ０.２μｍ）は、エッチングにより削除し、ｐ型オーミック電極４１３’を全面に形成している。また、裏面受光型なので、ダイボンディング用裏面金属膜４１７の代わりに、反射防止膜４１９’（厚さ０.２μｍ）を設けている。
【００４１】
本実施例の裏面受光型ｐｉｎ-ＰＤ素子に拠れば、実施例３のｐｉｎ-ＰＤ素子と同等な効果を得ることができる。また、本実施例のｐｉｎ-ＰＤ素子を利用した光受信モジュールは、実施例３の光受信モジュールと同様な効果を得ることができる。
【実施例５】
【００４２】
図７および図８を参照して、実施例５を説明する。ここで、図７は、表面出力型面発光レーザ素子の断面図である。また、図８は面発光レーザ素子を実装した光送信モジュールのブロック図である。
【００４３】
図７において、表面出力型面発光レーザ素子７００は、ＩｎＰ基板７０１(ｎ型、１Ｅ１８ｃｍ^-３)上に、バッファ層７０２(ｎ型ＩｎＰ層、１Ｅ１８ｃｍ^-３、０.２μｍ)と、半導体反射ミラー７５１(ｎ型ＩｎＡｌＡｓ/ＩｎＧａＡｌＡｓ層、１Ｅ１８ｃｍ^-３、各々λ/４膜厚の４２周期構造)と、下側コンタクト層７５２(ｎ型ＩｎＰ層、５Ｅ１７ｃｍ^-３、０.２μｍ)と、クラッド層７５３(ｎ型ＩｎＡｌＡｓ層、５Ｅ１７ｃｍ^-３、０.２μｍ)と、ＭＱＷ層７５４(ＩｎＧａＡｌＡｓのｗｅｌｌ/ｂａｒｒｉｅｒ:７周期、厚さ０.２μｍ)と、クラッド層７５５(ｐ型ＩｎＡｌＡｓ層、５Ｅ１７ｃｍ^-３、０.７μｍ)と、トンネル接合層７５６(ｐ+ＩｎＧａＡｌＡｓ/ｎ+ＩｎＧａＡｓ層、３Ｅ１９ｃｍ^-３、２０ｎｍ/１２ｎｍ、ここで”/”は下層/上層)を、ＭＯＣＶＤで積層形成した構造を有する。
【００４４】
電流狭窄領域を形成するために、トンネル接合層７５６の電流狭窄領域以外の部分について、上層のｎ+ＩｎＧａＡｓ層７５８全部と、下層のｐ+ＩｎＧａＡｌＡｓ層７５７の一部をドライエッチングにより除去し、その上に７６０のｎ-ＩｎＰ再成長層７６０（ｎ型、厚さ０.１μｍ）および７６１の上側コンタクト層７６１(ｎ型ＩｎＧａＡｓ層、２Ｅ１９ｃｍ^-３、０.１μｍ)の成長を行う。なお、ｎ-ＩｎＰ層７６０については、電流狭窄領域以外でのトンネル接合形成を避けるために、成長開始〜厚さ１０ｎｍでの不純物濃度を５Ｅ１７ｃｍ^-３と下げて、それ以降厚さ０.１μｍまでの不純物濃度を５Ｅ１８ｃｍ^-３と設定した。また、吸収損失を避けるために電流狭窄領域の直上およびその周囲について、上側コンタクト層７６１（ＩｎＧａＡｓ層）をウエットエッチングにより選択的にエッチング除去し、その上に誘電体多層膜ミラー７６２(Ａｌ２Ｏ３/ａ-Ｓｉ、各々λ/４膜厚の４周期構造)を形成する。
【００４５】
リング状の電極開口７６３の外側については、リーク電流と容量低減のために２段メサ型構造とし、燐酸系のエッチング溶液により、ＩｎＧａＡｓ上側コンタクト層７６１から、クラッド層７５３に達するまでエッチングを行うことで、第１メサ７３１を形成する。第１メサ７３１の周囲を高抵抗ＩｎＰ再成長層７７０（厚み０.６μｍ）で埋め込み、さらにその外側を高抵抗ＩｎＰ再成長層７７０から、ＩｎＰの下側コンタクト層７５２に達するまでエッチングして、第２メサ７３２を形成する。
【００４６】
ここで、半導体層の上には、誘電体多層膜ミラー７６２が形成されている領域と電極が半導体にコンタクトしている領域以外には、保護膜としてＳｉＮ膜７１１（０.２５μｍ）が形成されている。上側オーミック電極７７１(ＡｕＧｅ/Ｎｉ/ＴｉＰｔ/Ａｕ、厚さ０.７μｍ)は、上側コンタクト層７６１とリング電極７６３にて半導体と接触させている。ＳｉＮ膜７１１とＩｎＰ再成長層７７０上に配線部７１４（幅５μｍ、長さ１００μｍ）と電極パッド７１５（７５μｍφ）を配置し、寄生容量を低減し、断線の生じない構造とした。
【００４７】
また、下側オーミック電極７７２(ＡｕＧｅ/Ｎｉ/Ｔｉ/Ｐｔ/Ａｕ、厚さ０.７μｍ)も、上側オーミック電極７７１と同時に表面側に形成した。素子の活性領域の配置されていないＩｎＰ基板７０１の裏面側は１００μｍまで研磨した後にダイボンディング用裏面金属膜７１７(ＡｕＧｅ/Ｎｉ/Ｔｉ/Ｐｔ/Ａｕ、厚さ０.８μｍ)を形成する。
【００４８】
図７の表面出力型面発光レーザ素子７００は、トンネル接合層７５６によって、電流をＭＱＷ層７５４の狭い領域に注入して発光させ、この光を下部の半導体反射ミラー７５１と上部の誘電体多層膜ミラー７６２との間で共振させ、発光波長１.５５μｍのレーザ光を誘電体多層膜ミラー７６２から出射させる。
【００４９】
上述した表面出力型面発光レーザ素子７００は、出射窓が１５μｍの面発光レーザ素子について発光波長は１.５５μｍ、閾値は２ｍＡ、スロープ効率５０％と良好であり、かつ、ウエハ全体の容量分布の中間値が０.２３ｐＦと十分に寄生容量が低減されていた。また、配線部の断線を含むオープン不良は、１％未満と良好であった。
【００５０】
上記の例では、表面出力型面発光レーザの構造として２段メサ構造をとったが、エッチングと結晶再成長の順序、組み合わせにより、例えば第一メサを７５５のトンネル接合層の途中の７５８のｐ+ＩｎＧａＡｌＡｓ層までとするような別のメサ構造をとることも可能であるし、また、活性層材料としてＩｎＧａＡｌＡｓのＭＱＷ構造を用いたが、別の材料系を用いた場合についても効果は同様である。
【００５１】
表面出力型面発光レーザ素子で、電極の配線と電極パッドの下に誘電体膜のみ用いてＩｎＰ再成長層を用いない場合（図示しない比較例３）、配線部の断線を含むオープン不良が、３０％と高い比率であった。また、断線が見られず評価可能な素子についても、ウエハ全体の容量分布の中間値が１.１ｐＦと寄生容量が大きかった。この結果、２.５Ｇｂｉｔ/ｓ以上の高速用途のモジュールに用いる場合、帯域不良による不良率が高いという結果が得られた。
【００５２】
発明者等は、実施例５と比較例３の間の不良率の違い、容量の違いは、誘電体層の合計膜厚、メサ型の活性領域の頂部と底部の段差、再成長半導体層厚さに起因すると考えている。そして、それらの境界値は、誘電体膜全体の厚さが０.４μｍ以上、再成長半導体層を除くメサ型の活性領域の頂部と底部の段差が２μｍ以上、再成長半導体層厚さが０.６μｍ以上のうちいずれか一つが超えるとき、顕著な差として現れる。
【００５３】
本実施例に拠れば、円形の主要構造のエッチング時に現れる面方位を持ったメサ部も再成長層で被覆されるため、この部位での寄生容量を低減できる。また、全ての配線引き出し方向に対して断線の危険性も回避することが出来る。
【００５４】
図８に示す光送信モジュール９００は、レーザモジュール９１０と、容量カップリング用の容量素子９２０を介してレーザモジュール９１０に駆動電流を供給するドライバ回路９３０とから構成されている。ドライバ回路９０３には、ＩＮ１端子９４０から正相電気信号、ＩＮ２端子９５０から逆相電気信号が供給される。また、レーザモジュール９１０は、面発光レーザ素子７００と、面発光レーザ素子７００の温度モニタ用サーミスタと、面発光レーザ素子７００のカソード側に接続された抵抗素子９１１とから構成されている。ここで、抵抗素子９１１は５０Ω（ohm）のマッチング用である。また、ドライバ回路９０３からの駆動電流は、面発光レーザ素子７００のアノードに供給されている。本実施例の面発光レーザ素子７００は、出射窓径が１５μｍφと比較的大きな出射窓径であるのに対し、容量が小さい。このため、高周波応答特性に優れ、光軸調芯がしやすく、２.５Ｇｂｉｔ/ｓ以上の高速用途で安価・製造歩留りの高い光モジュールの製造が可能となった。
【実施例６】
【００５５】
実施例５では、表面出力型面発光レーザ素子を説明した。実施例７では、図９を用いて、裏面出力型面発光レーザ素子を説明する。ここで、図９は、裏面出力型面発光レーザ素子の断面図である。なお、実施例６は実施例５の構造と概ね同じなので、実質同一箇所には同じ参照番号を振り、説明は繰り返さない。
【００５６】
図において、下側の半導体反射ミラー７５１’は、ｎ型ＩｎＡｌＡｓ/ＩｎＧａＡｌＡｓ層、１Ｅ１８ｃｍ^-３、各々λ/４膜厚の３１周期構造を有する。また、上側の誘電体多層膜ミラー７６２’は、Ａｌ２Ｏ３/ａ-Ｓｉ、各々λ/４膜厚の８周期構造を有する。この結果、発振波長１.５５μｍのレーザ光は半導体多層膜ミラー７５１’から出射される。なお、ＩｎＰ基板７０１、バッファ層７０２は、発振波長に対して透明である。
【００５７】
また、上側オーミック電極７７１は、誘電体多層膜ミラー７６２’を被覆する構造とした。さらに、ＩｎＰ基板７０１の裏面には、反射防止用のＳｉＮ膜７１９（０.１６μｍ）を設けた。このＳｉＮ膜７１９は、比較的反射の大きいＩｎＰと空気の界面による反射によって裏面出力型面発光素子の内部に別の共振器を形成しないために設けたものである。
【００５８】
本実施例の裏面出力型面発光レーザ素子に拠れば、実施例５の表面出力型面発光レーザ素子と同等な効果を得ることができる。また、本実施例のｐｉｎ-ＰＤ素子を利用した光送信モジュールは、実施例５の光送信モジュールと同様な効果を得ることができる。
【００５９】
なお、本明細書において、光素子は発光素子と受光素子とを含み、これらに限られない。また、光モジュールは光送信モジュールと光受信モジュールとを含み、これらに限られない。
【図面の簡単な説明】
【００６０】
【図１】表面入力型ＡＰＤ（Avalanche Photo Diode）素子の断面図である。
【図２】ＡＰＤ素子を搭載した光受信モジュールのブロック図である。
【図３】裏面入力型ＡＰＤ素子の断面図である。
【図４】表面入力型ｐｉｎ-ＰＤ素子の断面図である。
【図５】ｐｉｎ-ＰＤ素子を実装したモジュールのブロック図を示す。
【図６】裏面入力型ｐｉｎ-ＰＤ素子の断面図である。
【図７】表面出力型面発光レーザ素子の断面図である。
【図８】面発光レーザ素子を実装した光送信モジュールのブロック図である。
【図９】裏面出力型面発光レーザ素子の断面図である。
【符号の説明】
【００６１】
１００…ＡＰＤ素子、１０１…ＩｎＰ基板、１０２…バッファ層、１０３…増倍層、１０４…電界調整層、１０５…光吸収層、１０６…キャップ層、１０７…ｐ型コンタクト層、１１０…ＩｎＰ再成長層、１１１…ＳｉＮ膜、１１２…ＳｉＯ２膜、１１３ｐ型オーミック電極、１１４…配線部、１１５…電極パッド、１１６…ｎ型オーミック電極、１１７…ダイボンディング用裏面金属膜、１１９…反射防止膜、１３１…第１メサ、１３２…第２メサ、３００…光受信モジュール、３１０…ＯＵＴ１、３２０…ＯＵＴ２、３３０…リミットアンプ付ＴＩＡ、４００…ｐｉｎ-ＰＤ素子、４０１…ＩｎＰ基板、４０２…バッファ層、４０５…光吸収層、４０６…キャップ層、４０７…ｐ型コンタクト層、４０８…ｎ型コンタクト層、４１０…ＩｎＰ再成長層、４１１…ＳｉＮ膜、４１２…ＳｉＯ２膜、４１３…ｐ型オーミック電極、４１４…配線部、４１５…電極パッド、４１６…ｎ型オーミック電極、４１７…ダイボンディング用裏面金属膜、４１９…反射防止膜、４３１…第１メサ、４３２…第２メサ、４３３…第３メサ、６００…光受信モジュール、６１０…ＯＵＴ１端子、６２０…ＯＵＴ２端子、６３０…リミットアンプ付ＴＩＡ、７００…面発光レーザ素子、７０１…ＩｎＰ基板、７０２…バッファ層、７１１…ＳｉＮ膜、７１４…配線部、７１５…電極パッド、７１７…ダイボンディング用裏面金属膜、７１９…反射防止膜、７３１…第１メサ、７３２…第２メサ、７５１……半導体反射ミラー、７５２…下側コンタクト層、７５３…ｎ型クラッド層、７５４…ＭＱＷ層、７５５…ｐ型クラッド層、７５６…トンネル接合層、７５７…ｐ+ＩｎＧａＡｌＡｓ層、７５８…ｎ+ＩｎＧａＡｓ層、７５９…電流狭窄領域、７６０…ｎ-ＩｎＰ再成長層、７６１…上側コンタクト層、７６２…誘電体多層膜ミラー、７６３…電極開口、７７０…高抵抗ＩｎＰ再成長層、７７１…上側オーミック電極、７７２…下側オーミック電極、９００…光送信モジュール、９１０…レーザモジュール、９１１…抵抗素子、９１２…サーミスタ、９２０…容量素子、９３０…ドライバ回路、９４０…ＩＮ１端子、９５０…ＩＮ２端子。
【図１】
2007288089.tif 000003
【図２】
2007288089.tif 000004
【図３】
2007288089.tif 000005
【図４】
2007288089.tif 000006
【図５】
2007288089.tif 000007
【図６】
2007288089.tif 000008
【図７】
2007288089.tif 000009
【図８】
2007288089.tif 000010
【図９】
2007288089.tif 000011