(57)【要約】【課題】半導体チップと貼り合わせ体とが接続された半導体装置において、製造時間及び製造コストの低減を図るとともに、歩留まりの低下及び信頼性の劣化を抑制する。【解決手段】半導体装置は、第１のパッド１３を有する半導体チップ１０と、第１のパッド１３と対向する第２のパッド２３を有する貼り合わせ体２０と、第１及び第２のパッド１３，２３にそれぞれ直接接し、無電解メッキ法により形成された高融点金属層１５，２５とを具備する。【選択図】      図１
2007305667.tif 000002
【特許請求の範囲】
【請求項１】
第１のパッドを有する第１の半導体チップと、
前記第１のパッドと対向する第２のパッドを有する貼り合わせ体と、
前記第１及び第２のパッドにそれぞれ直接接し、無電解メッキ法により形成された高融点金属層と
を具備することを特徴とする半導体装置。
【請求項２】
第１のパッドを有するパッケージと、
前記パッケージ上に配置され、第２のパッドを有する半導体チップと、
前記第２のパッドに直接接し、無電解メッキ法により形成された高融点金属層と、
前記高融点金属層と前記第１のパッドとを接続するボンディングワイヤと
を具備することを特徴とする半導体装置。
【請求項３】
第１のパッドを有する第１の半導体チップと第２のパッドを有する貼り合わせ体とを前記第１及び第２のパッドを対向させて固定する工程と、
無電解メッキ法により前記第１及び第２のパッドの露出面から高融点金属層を成長させ、前記第１及び第２のパッドを接続する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
第１のパッドを有するパッケージ上に第２のパッドを有する半導体チップを配置する工程と、
ボンディングワイヤの一端を前記第１のパッドに接続し、前記ボンディングワイヤの他端を前記第２のパッド上に配置する工程と、
無電解メッキ法により前記第２のパッド及び前記ボンディングワイヤの前記他端から高融点金属層を成長させる工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
前記高融点金属層は、Ｃｏと、Ｗ、Ｂ、Ｐのうち少なくとも一つとを含有することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無電解メッキ法により半導体チップと貼り合わせ体とが接続された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの高性能化を実現させるために、多層配線部分に銅（Ｃｕ）配線及び低誘電率（Ｌｏｗ−ｋ）の絶縁膜が用いられている。
【０００３】
しかし、Ｃｕ配線は酸化性が強いため、例えば、金（Ａｕ）、アルミニウム（Ａｌ）等を使用したワイヤや、鉛（Ｐｂ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、銀（Ａｇ）等の合金を使用したバンプのような金属配線を、Ｃｕ配線上に直接形成することが困難とされてきた。そこで、これまでは、最上層のＣｕ配線を形成した後にさらに１層追加形成し、Ａｌを用いたパッドを形成するプロセスが必要とされてきた。これは、信号配線には用いない配線層を１層形成することを意味し、ＬＳＩチップの製造時間、製造コストを増大させる要因となっている。
【０００４】
さらに、これまでのＬＳＩチップとパッケージの接続は、次のように行われていた。例えば、金属ワイヤを熱及びマイクロ波で活性化させた状態でパッド上に機械的圧力で接続するボンディング方式や、ＬＳＩパッド上に形成されたバンプを表面実装用パッケージ上に配置し表面活性化させた状態で熱処理を行う方式が採用されてきた。これらの方式では、低誘電率膜は、従来の絶縁膜であるＳｉＯ２膜と比べて機械的強度（例えば、ヤング率、破壊に至る応力値）が著しく低いことから、ＬＳＩチップとパッケージの配線プロセスでの機械的ストレスや熱ストレスにより破壊されるおそれがある。その結果、層間膜にクラックが生じたり層間膜が剥がれたりする原因となり、歩留まり低下や長期信頼性劣化を引き起こし問題となっている。
【０００５】
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
【特許文献１】米国特許6,335,104 B1号明細書
【特許文献２】特許第3478804号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、半導体チップと貼り合わせ体とが接続された半導体装置において、製造時間及び製造コストの低減を図るとともに、歩留まりの低下及び信頼性の劣化を抑制することが可能な半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１の視点による半導体装置は、第１のパッドを有する第１の半導体チップと、前記第１のパッドと対向する第２のパッドを有する貼り合わせ体と、前記第１及び第２のパッドにそれぞれ直接接し、無電解メッキ法により形成された高融点金属層とを具備する。
【０００８】
本発明の第２の視点による半導体装置は、第１のパッドを有するパッケージと、前記パッケージ上に配置され、第２のパッドを有する半導体チップと、前記第２のパッドに直接接し、無電解メッキ法により形成された高融点金属層と、前記高融点金属層と前記第１のパッドとを接続するボンディングワイヤとを具備する。
【０００９】
本発明の第３の視点による半導体装置の製造方法は、第１のパッドを有する第１の半導体チップと第２のパッドを有する貼り合わせ体とを前記第１及び第２のパッドを対向させて固定する工程と、無電解メッキ法により前記第１及び第２のパッドの露出面から高融点金属層を成長させ、前記第１及び第２のパッドを接続する工程とを具備する。
【００１０】
本発明の第４の視点による半導体装置の製造方法は、第１のパッドを有するパッケージ上に第２のパッドを有する半導体チップを配置する工程と、ボンディングワイヤの一端を前記第１のパッドに接続し、前記ボンディングワイヤの他端を前記第２のパッド上に配置する工程と、無電解メッキ法により前記第２のパッド及び前記ボンディングワイヤの前記他端から高融点金属層を成長させる工程とを具備する。
【発明の効果】
【００１１】
本発明によれば、半導体チップと貼り合わせ体とが接続された半導体装置において、製造時間及び製造コストの低減を図るとともに、歩留まりの低下及び信頼性の劣化を抑制することが可能な半導体装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１３】
［第１の実施形態］
第１の実施形態は、表面実装方式のＬＳＩチップ（半導体チップ）とパッケージの接続において、無電解メッキ法により、ＬＳＩチップ及びパッケージの双方のＣｕ配線から高融点金属をそれぞれ成長させて導通を確保する例である。
【００１４】
図１（ａ）は、本発明の第１の実施形態に係るＬＳＩチップとパッケージが接続された半導体装置の概略的な断面図を示す。図１（ｂ）は、図１（ａ）におけるＬＳＩチップとパッケージの接続部分の拡大図を示す。以下に、第１の実施形態に係る半導体装置について説明する。
【００１５】
図１（ａ）及び（ｂ）に示すように、ＬＳＩチップ１０の最上層配線であるパッド１３とパッケージ２０の最上層配線であるパッド２３とを対向させ、無電解メッキ法によりＬＳＩチップ１０とパッケージ２０とが高融点金属層１５，２５で電気的に接続されている。
【００１６】
パッド１３，２３は例えばＣｕからなるが、無電解メッキ法を用いることでＣｕ上に高融点金属層１５，２５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５，２５は、パッド１３，２３にそれぞれ直接接している。但し、ＬＳＩチップ１０とパッケージ２０の接続部以外には隙間１０１が存在し、ＬＳＩチップ１０のパッシベーション膜１４とパッケージ２０のパッシベーション膜２４とは直接接していない。尚、パッシベーション膜１４，２４が直接接するように、ＬＳＩチップ１０とパッケージ２０を接続することも可能である。また、ＬＳＩチップ１０のパッシベーション膜１４とパッケージ２０のパッシベーション膜２４とが直接接していない場合に、隙間１０１にアンダーフィル樹脂を充填してＬＳＩチップ１０とパッケージ２０との接合強度を高めてもよい。
【００１７】
ＬＳＩチップ１０及びパッケージ２０の接続部の構造は、ＬＳＩチップ１０及びパッケージ２０の双方から高融点金属層１５，２５が成長してくるため、この高融点金属層１５，２５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５，２５の幅を均一化したり、高融点金属層１５，２５の中央の幅Ｗを膨らませたりすることも可能である。
【００１８】
ＬＳＩチップ１０の構造は、次のようになっている。半導体基板（例えばシリコン基板）１１上に層間絶縁膜１２が設けられ、この層間絶縁膜１２上にパッシベーション膜１４が設けられている。ここで、層間絶縁膜１２は、ＳｉＮ膜１２ａ、ｄ−ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜１２ｂを含んで構成され、パッシベーション膜１４は、ＳｉＮ膜１４ａ，１４ｃ、ｄ−ＴＥＯＳ膜１４ｂを含んで構成される。層間絶縁膜１２内には例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ等からなるバリアメタル膜１６を介してパッド１３が形成されており、このパッド１３の表面はパッシベーション膜１４で覆われずに露出されている。パッド１３の露出面には、無電解メッキ法により選択成長された高融点金属層１５が直接接している。尚、パッド１３は、ＬＳＩチップ１０内の配線や半導体素子（図示せず）等に電気的に接続されている。
【００１９】
パッケージ２０の構造は、次のようになっている。パッケージ基板２１上にパッシベーション膜２４が設けられ、パッケージ基板２１内にパッド２３が形成されている。このパッド２３の表面はパッシベーション膜２４で覆われずに露出されており、このパッド２３の露出面には、無電解メッキ法により選択成長された高融点金属層２５が直接接している。尚、パッド２３は、パッケージ２０の外部端子（図示せず）等に電気的に接続されている。
【００２０】
高融点金属層１５，２５の材料としては、例えば、コバルト（Ｃｏ）と、タングステン（Ｗ）、ボロン（Ｂ）、リン（Ｐ）のうちいずれか１種類以上とを含む金属があげられ、具体例としては、ＣｏＷＢ、ＣｏＷＰ、ＣｏＷＰＢ、ＣｏＰ、ＣｏＢ、ＣｏＰＢ等があげられる。尚、ここでは、高融点金属とは、多層プロセスでは使用できない温度に融点がある金属、すなわち、例えば５００℃以上の融点を有する金属のことをいう。
【００２１】
ＬＳＩチップ１０及びパッケージ２０内の例えば層間絶縁膜１２やパッシベーション膜１４，２４は、低誘電率膜（Ｌｏｗ−ｋ膜）、超低誘電率膜（ＵＬｏｗ−ｋ膜）を含んでもよい。ここで、低誘電率膜とは、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜するシリコン酸化膜の誘電率（約４．０〜４．５）より誘電率が低い膜をいい、比誘電率が例えば２．５〜３．８程度の膜を意味する。超低誘電率膜とは、低誘電率膜よりも多孔質（ポーラス）化が図られ、比誘電率が３．０以下の多孔質を有する膜を意味する。低誘電率膜としては、例えば、ＳｉＯＣ、有機ポリマー絶縁膜、ＳｉＯＦ等があげられる。超低誘電率膜としては、例えば、ポーラスＳｉＯＣ、ポーラス有機ポリマー絶縁膜、ポーラスＳｉＯＦ等があげられる。尚、超低誘電率膜は、多孔質を有するため、低誘電率膜よりも機械的強度が低い膜である。
【００２２】
図２は、本発明の第１の実施形態に係る高融点金属の無電解メッキ法を用いたＬＳＩとパッケージの接続フロー図を示す。図３（ａ）乃至図３（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程の概略的な断面図を示す。以下に、第１の実施形態に係る半導体装置の製造方法について説明する。
【００２３】
まず、図３（ａ）に示すように、ＬＳＩチップ１０、パッケージ２０がそれぞれ形成される。
【００２４】
ここで、ＬＳＩチップ１０は、例えば次のように形成される。半導体基板１１上に層間絶縁膜１２が形成され、この層間絶縁膜１２内にＣｕからなるパッド１３が形成される。パッド１３及び層間絶縁膜１２上に例えば酸化膜からなるパッシベーション膜１４が形成され、パッド１３が露出するようにパッシベーション膜１４の一部がＲＩＥ（Reactive Ion Etching）で除去される。このようにＣｕパッド１３の表面前処理が行われた後（ＳＴ１）、これに用いた前処理剤が除去される（ＳＴ２）。
【００２５】
同様に、パッケージ２０は、例えば次のように形成される。パッケージ基板２１内にＣｕからなるパッド２３が形成される。パッド２３及びパッケージ基板２１上に例えば酸化膜からなるパッシベーション膜２４が形成され、パッド２３が露出するようにパッシベーション膜２４の一部がＲＩＥで除去される。このようにＣｕパッド２３の表面前処理が行われた後（ＳＴ１）、これに用いた前処理剤が除去される（ＳＴ２）。
【００２６】
次に、パッケージ２０をＬＳＩチップ１０の下方に配置し、ＬＳＩチップ１０のパッド１３の露出面をパッケージ２０側に向けることで、ＬＳＩチップ１０のパッド１３とパッケージ２０のパッド２３とを向き合わせる。この状態で、位置合わせ及び距離合わせが行われた後、ＬＳＩチップ１０及びパッケージ２０が固定される（ＳＴ３）。
【００２７】
次に、図３（ｂ）に示すように、ＬＳＩチップ１０及びパッケージ２０がメッキ槽１００へ搬送される（ＳＴ４）。そして、無電解メッキ処理が施される（ＳＴ５）。これにより、ＬＳＩチップ１０及びパッケージ２０のパッド１３，２３の各露出面から、高融点金属層１５，２５が成長する。この時、高融点金属層１５，２５は、パッド１３，２３の表面だけに選択的に成長するため、配線間のショート等は発生しない。
【００２８】
次に、図３（ｃ）に示すように、高融点金属層１５，２５が十分に成長して互いに接続した後、ＬＳＩチップ１０及びパッケージ２０がメッキ槽１００から引き上げられる。その後、メッキ後処理が行われ（ＳＴ６）、これに用いた後処理剤（残留液等）が除去される（ＳＴ７）。そして、乾燥が行われ（ＳＴ８）、半導体装置が完成となる。
【００２９】
上記第１の実施形態によれば、金属上に選択成長が可能な高融点金属の無電解メッキ成膜法を用いて、ＬＳＩチップ１０及びパッケージ２０の接続を行う。この無電解メッキ法ではＣｕ上に高融点金属を直接成膜することが可能なため、パッド１３，２３としてＣｕ配線を用いた場合であっても、従来のようなＣｕ配線上にＡｌ膜を形成する工程を削減できる。従って、従来よりも、半導体装置の製造時間及び製造コストを低減することが可能となる。
【００３０】
さらに、第１の実施形態では、無電解メッキ成長により、ＬＳＩチップ１０及びパッケージ２０の導通確保を行う。従って、従来のようなＬＳＩパッドにワイヤを接続する際に発生する機械的ストレスを無くすことができる。このため、機械的強度の低い超低誘電率膜を層間絶縁膜等に使用しても、低誘電率膜へのダメージを抑制することができる。従って、低誘電率膜の破壊による歩留まり低下及び信頼性の劣化を抑制することが可能となる。さらに、低誘電率膜を用いることで、ＬＳＩの低抵抗化が図れ、素子の高速化が実現できる。
【００３１】
また、従来の表面実装方式では、例えば１８０℃〜２５０℃の熱処理工程がある。これに対し、第１の実施形態によれば、無電解メッキ法により、ＬＳＩチップ１０及びパッケージ２０の双方のパッド１３，２３から高融点金属が成長してくるため、低温下（例えば１００℃以下）での成膜が可能である。従って、従来と比べて、ＬＳＩ配線及び層間絶縁膜等にかかる熱ストレスを抑えることができる。
【００３２】
また、従来の表面実装方式におけるＬＳＩチップ及びパッケージの接続部では、接続用のバンプの中央が等方的に広がり最も幅広に形成される。これに対し、第１の実施形態によれば、ＬＳＩチップ１０及びパッケージ２０の接続部の構造は、ＬＳＩチップ１０及びパッケージ２０の双方から高融点金属が成長してくるため、接続部の高融点金属層１５，２５の中央の幅Ｗを最も狭くすることができる。従って、従来と比べて、パッド１３，２３のピッチを狭くすることができる。
【００３３】
［第２の実施形態］
第２の実施形態は、ＬＳＩスタックプロセスの配線構造の例である。つまり、第２の実施形態では、表面実装方式のＬＳＩチップ同士の接続において、無電解メッキ法により、両方のＬＳＩチップのＣｕ配線から高融点金属をそれぞれ成長させて導通を確保する。
【００３４】
図４は、本発明の第２の実施形態に係るＬＳＩチップ同士が接続された半導体装置の概略的な断面図を示す。以下に、第２の実施形態に係る半導体装置について説明する。
【００３５】
図４に示すように、ＬＳＩチップ１０の最上層配線であるパッド１３とＬＳＩチップ３０の最上層配線であるパッド３３とを対向させ、無電解メッキ法によりＬＳＩチップ１０，３０が高融点金属層１５，３５で電気的に接続されている。
【００３６】
パッド１３，３３は例えばＣｕからなるが、無電解メッキ法を用いることでＣｕ上に高融点金属層１５，３５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５，３５は、パッド１３，３３にそれぞれ直接接している。但し、ＬＳＩチップ１０，３０間の接続部以外には隙間１０１が存在し、ＬＳＩチップ１０のパッシベーション膜１４とＬＳＩチップ３０のパッシベーション膜３４とは直接接していない。尚、パッシベーション膜１４，３４が直接接するように、ＬＳＩチップ１０，３０同士を接続することも可能である。
【００３７】
ＬＳＩチップ１０，３０の接続部の構造は、ＬＳＩチップ１０，３０の双方から高融点金属層１５，３５が成長してくるため、この高融点金属層１５，３５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５，３５の幅を均一化したり、高融点金属層１５，３５の中央の幅Ｗを膨らませたりすることも可能である。
【００３８】
尚、ＬＳＩチップ３０は、ＬＳＩチップ１０と同様の構造であるが、異なる構造であっても勿論よい。また、高融点金属層１５，３５、層間絶縁膜１２，３２、パッシベーション膜１４，３４の材料等は、上記第１の実施形態と同様の材料を用いることができる。さらに、第２の実施形態の半導体装置の製造方法は、第１の実施形態と同様、メッキ槽１００で高融点金属を選択成長させて、ＬＳＩチップ１０，３０の導通を確保する。
【００３９】
上記第２の実施形態によれば、高融点金属の無電解メッキ法を用いて、ＬＳＩチップ１０，３０同士の接続を行う。これにより、上記第１の実施形態と同様の効果を得ることができる。
【００４０】
また、従来のＬＳＩスタックは、ＬＳＩチップを一度フィルムパッケージにして表面実装したものを熱圧着する方式や、大きさの違うチップをワイヤボンディングで接続する方式が採られている。これに対し、第２の実施形態では、一度パッケージに接続した後にスタックする構造よりも実装面積を縮小できる他、同じサイズのＬＳＩチップもスペーサーダミーＬＳＩを挿入すること無しに接続することが可能である。ここで、スペーサーダミーＬＳＩとは、上層ＬＳＩと下層ＬＳＩとの間に挿入された機能を持たないＳｉチップのことである。このスペーサーダミーＬＳＩは、下層ＬＳＩのボンディングワイヤが上層ＬＳＩと接触する不具合を防止するために、ＬＳＩ間のスペースを確保することを目的とする。
【００４１】
［第３の実施形態］
第３の実施形態は、多層貼り合わせプロセスの配線構造の例である。つまり、第３の実施形態では、ＬＳＩチップと多層配線層との接続において、無電解メッキ法により、ＬＳＩチップと多層配線層の双方のＣｕ配線から高融点金属をそれぞれ成長させて導通を確保する。
【００４２】
図５は、本発明の第３の実施形態に係るＬＳＩチップと多層配線層とが接続された半導体装置の概略的な断面図を示す。以下に、第３の実施形態に係る半導体装置について説明する。
【００４３】
図５に示すように、ＬＳＩチップ１０のパッド１３と多層配線層４０のパッド４３とを対向させ、無電解メッキ法によりＬＳＩチップ１０と多層配線層４０が高融点金属層１５，４５で電気的に接続されている。
【００４４】
パッド１３，４３は例えばＣｕからなるが、無電解メッキ法を用いることでＣｕ上に高融点金属層１５，４５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５，４５は、パッド１３，４３にそれぞれ直接接している。但し、ＬＳＩチップ１０と多層配線層４０の接続部以外には隙間１０１が存在し、ＬＳＩチップ１０のパッシベーション膜１４と多層配線層４０のパッシベーション膜４４とは直接接していない。尚、パッシベーション膜１４，４４が直接接するように、ＬＳＩチップ１０と多層配線層４０を接続することも可能である。
【００４５】
ＬＳＩチップ１０及び多層配線層４０の接続部の構造は、ＬＳＩチップ１０及び多層配線層４０の双方から高融点金属層１５，４５が成長してくるため、この高融点金属層１５，４５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５，４５の幅を均一化したり、高融点金属層１５，４５の中央の幅Ｗを膨らませたりすることも可能である。
【００４６】
多層配線層４０の構造は、次のようになっている。多層配線層４０の第１の面には、Ｃｕからなるパッド４３が設けられている。このパッド４３は層間絶縁膜４６内に設けられ、パッド４３の表面はパッシベーション膜４４で覆われずに露出されている。このパッド４３の露出面には、高融点金属層４５が無電解メッキ法により形成されている。一方、多層配線層４０の第２の面には、Ａｌからなるパッド４９が設けられている。このパッド４９は層間絶縁膜４７内に設けられ、パッド４９の表面はパッシベーション膜４８で覆われずに露出されている。ここで、パッド４９は、例えばボンディング用のパッドとして使用される。
【００４７】
尚、高融点金属層１５，４５、層間絶縁膜１２，４６，４７、パッシベーション膜１４，４４，４８の材料等は、上記第１の実施形態と同様の材料を用いることができる。さらに、第３の実施形態の半導体装置の製造方法は、第１の実施形態と同様、メッキ槽１０１で高融点金属を選択成長させて、ＬＳＩチップ１０及び多層配線層４０の導通を確保する。
【００４８】
上記第３の実施形態によれば、高融点金属の無電解メッキ法を用いて、ＬＳＩチップ１０及び多層配線層４０の接続を行う。これにより、第１の実施形態と同様の効果を得ることができる。
【００４９】
また、多層貼り付けプロセスでは、低誘電率膜を使用した層を多層配線により接続することが望まれるが、第３の実施形態によれば、高融点金属の無電解メッキ法を用いることで、機械的ストレスに弱い低誘電率膜を用いることができる。
【００５０】
［第４の実施形態］
第４の実施形態は、ワイヤボンディングによる配線構造の例である。つまり、第４の実施形態では、ＬＳＩチップとパッケージとのワイヤボンディング接続において、無電解メッキ法により、ＬＳＩチップのＣｕ配線から高融点金属を成長させて導通を確保する。
【００５１】
図６は、本発明の第４の実施形態に係るＬＳＩチップとパッケージとがボンディングワイヤで接続された半導体装置の概略的な断面図を示す。以下に、第４の実施形態に係る半導体装置について説明する。
【００５２】
図６に示すように、ＬＳＩチップ１０がマウント材５１を介してパッケージ２０上に配置され、ＬＳＩチップ１０の最上層配線であるパッド１３とパッケージ２０のパッド２３とがボンディングワイヤ５２で接続されている。このボンディングワイヤ５２の一端は、無電解メッキ法により選択成長した高融点金属層１５を介してＬＳＩチップ１０のパッド１３に接続され、ボンディングワイヤ５２の他端はパッケージ２０のパッド２３に直接接続されている。
【００５３】
パッド１３は例えばＣｕからなるが、無電解メッキによりＣｕ上に高融点金属層１５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５は、パッド１３に直接接している。
【００５４】
ＬＳＩチップ１０及びボンディングワイヤ５２の接続部の構造は、パッド１３及びボンディングワイヤ５２の双方から高融点金属層１５が成長してくるため、この高融点金属層１５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５の幅を均一化したり、高融点金属層１５の中央の幅Ｗを膨らませたりすることも可能である。
【００５５】
尚、ＬＳＩチップ１０は、第１の実施形態と同様の構造である。また、高融点金属層１５、層間絶縁膜１２、パッシベーション膜１４の材料等は、上記第１の実施形態と同様の材料を用いることができる。ボンディングワイヤ５２の材料としては、例えば、Ａｕ、Ａｌ、Ｃｕ等があげられる。
【００５６】
次に、第４の実施形態に係る半導体装置の製造方法について説明する。まず、第１の実施形態と同様、ＬＳＩチップ１０、パッケージ２０がそれぞれ形成される。次に、ＬＳＩチップ１０がマウント材５１を介してパッケージ２０上に配置される。次に、パッケージ２０のパッド２３上にボンディングワイヤ５２を接続した後、ボンディングワイヤ５２の他端をＬＳＩチップ１０のパッド１３上で切断する。次に、ＬＳＩチップ１０及びパッケージ２０がメッキ槽へ搬送される。そして、無電解メッキ処理が施される。これにより、ＬＳＩチップ１０のパッド１３の露出面及びパッド１３側のボンディングワイヤ５２の端部から、高融点金属層１５が成長する。この高融点金属層１５が十分に成長して互いに接続した後、ＬＳＩチップ１０及びパッケージ２０がメッキ槽から引き上げられる。その後、メッキ後処理が行われ、これに用いた後処理剤（残留液等）が除去される。そして、乾燥が行われ、半導体装置が完成となる。
【００５７】
上記第４の実施形態によれば、高融点金属の無電解メッキ法を用いて、ＬＳＩチップ１０とパッケージ２０の接続を行う。これにより、上記第１の実施形態と同様の効果を得ることができる。
【００５８】
また、第４の実施形態によれば、従来のワイヤボンディングプロセスで発生していたＬＳＩチップ１０のパッド１３上への機械的ストレスを無くすことができる。このため、ＬＳＩの高機能化のために使用される超低誘電率膜へのダメージ削減につながる。
【００５９】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、各実施形態で用いるＣｕからなるパッドは、Ｃｕを主成分（全体の５０ａｔ％以上）とする金属であればよい。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００６０】
【図１】図１（ａ）は、本発明の第１の実施形態に係るＬＳＩチップとパッケージが接続された半導体装置の概略的な断面図、図１（ｂ）は、図１（ａ）におけるＬＳＩチップとパッケージの接続部分の拡大図。
【図２】本発明の第１の実施形態に係る高融点金属の無電解メッキ法を用いたＬＳＩとパッケージの接続フロー図。
【図３】図３（ａ）乃至図３（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程の概略的な断面図。
【図４】本発明の第２の実施形態に係るＬＳＩチップ同士が接続された半導体装置の概略的な断面図。
【図５】本発明の第３の実施形態に係るＬＳＩチップと多層配線層とが接続された半導体装置の概略的な断面図。
【図６】本発明の第４の実施形態に係るＬＳＩチップとパッケージとボンディングワイヤで接続された半導体装置の概略的な断面図。
【符号の説明】
【００６１】
１０，３０…ＬＳＩチップ、１１，３１…半導体基板、１２，３２，４６，４７…絶縁膜、１３，２３，３３，４３…パッド、１４，２４，３４，４４，４８…パッシベーション膜、１５，２５，３５，４５…高融点金属層、１６…バリアメタル膜、２０…パッケージ、２１…パッケージ基板、４０…多層配線層、４９…パッド、５１…マウント材、５２…ボンディングワイヤ、１００…メッキ槽、１０１…隙間。
【図１】
2007305667.tif 000003
【図２】
2007305667.tif 000004
【図３】
2007305667.tif 000005
【図４】
2007305667.tif 000006
【図５】
2007305667.tif 000007
【図６】
2007305667.tif 000008