(57)【要約】【課題】アノード電極及びカソード電極の両電極が同一面に設けられた光検出素子に対し応答速度の向上を図ること。【解決手段】半導体基板２上に設けられた絶縁層４と、絶縁層４上に設けられた半導体メサ部５と、半導体メサ部５の主面上に設けられたアノード及びカソード電極とを備え、半導体メサ部５は、絶縁層４との接合面に設けられたｎ＋型埋込み層６と、ｎ＋型埋込み層６上に設けられたｎ−型層８と、ｎ−型層８内に設けられておりｐ＋型領域１６を含む光検出領域Ｓ１と、ｎ−型層８内において光検出領域Ｓ１を囲むように主面に設けられたｎ＋型領域１４と、ｎ−型層８内において光検出領域Ｓ１を囲むように半導体メサ部５の側面に設けられたｎ＋型接続領域１０とを有し、半導体基板２は、半導体基板２を貫通し絶縁層４に至る光入射孔Ｈ１が光検出領域Ｓ１に対応する位置に設けられている。【選択図】図１
2007207990.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた絶縁層と、
前記絶縁層上に設けられており該絶縁層との接合面の反対側に形成された主面を有する半導体メサ部と、
前記半導体メサ部の前記主面上に設けられた第１及び第２の電極と
を備え、
前記半導体メサ部は、
前記絶縁層との接合面に設けられた第１導電型を示す第１の不純物領域と、
前記第１の不純物領域上に設けられており第１導電型を示す不純物を前記第１の不純物領域よりも低濃度に含む低濃度不純物領域と、
前記低濃度不純物領域内に設けられており第２導電型を示す不純物領域を含む光検出領域と、
前記低濃度不純物領域内において前記光検出領域を囲むように前記主面に設けられており第１導電型を示す不純物を前記低濃度不純物領域よりも高濃度に含む第２の不純物領域と、
前記低濃度不純物領域内において前記光検出領域を囲むように当該半導体メサ部の側面に設けられており第１導電型を示す不純物を前記低濃度不純物領域よりも高濃度に含む第３の不純物領域とを有し、
前記半導体基板には、当該半導体基板を貫通し前記絶縁層に至る貫通孔が前記光検出領域と対応する位置に設けられ、
前記第３の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域と電気的に接続され、
前記第１の電極は、前記光検出領域の第２導電型を示す前記不純物領域と電気的に接続され、
前記第２の電極は、前記第２の不純物領域と電気的に接続されている光検出素子。
【請求項２】
前記第２の電極は、前記半導体メサ部の側面を覆っている、ことを特徴とする請求項１に記載の光検出素子。
【請求項３】
半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた第１導電型を示す第１の不純物領域と、前記第１の不純物領域上に設けられており第１導電型を示す不純物を前記第１の不純物領域よりも低濃度に含む低濃度不純物領域とを有する基板を用意する工程と、
前記低濃度不純物領域内において第２導電型を示す不純物領域を含む光検出領域を形成する工程と、
前記第１の不純物領域及び前記低濃度不純物領域をメサ状に整形することにより前記光検出領域を含む半導体メサ部を形成する工程と、
前記半導体メサ部の表面において前記光検出領域を囲むように第１導電型を示す不純物を前記低濃度不純物領域よりも高濃度に拡散するかまたはイオン注入することにより第２の不純物領域を形成するとともに前記半導体メサ部の側面において前記光検出領域を囲むように第１導電型を示す不純物を前記低濃度不純物領域よりも高濃度に拡散するかまたはイオン注入することにより第３の不純物領域を形成し、前記第１の不純物領域、前記第２の不純物領域及び前記第３の不純物領域を電気的に接続させる工程と、
前記光検出領域の第２導電型を示す前記不純物領域と電気的に接続するように前記半導体メサ部上に第１の電極を形成するとともに前記第２の不純物領域と電気的に接続するように前記半導体メサ部上に第２の電極を形成する工程と、
前記半導体基板を貫通し前記絶縁層に至る貫通孔を前記光検出領域に対応する位置に形成する工程と
を含む光検出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出素子と、光検出素子の製造方法とに関する。
【背景技術】
【０００２】
近年、ホトダイオード等の光検出素子のうち、アノード電極及びカソード電極の両極を同一面に設けた光検出素子が、例えば特許文献１等に開示されている。このような光検出素子の一例（断面図）を、図６に示す。図６に示す光検出素子１００は、支持基板９０上に、絶縁層９１、ｎ＋型埋込み層９２及びｎ−型層９３が順に積層されている。ｎ−型層９３の表層にはｐ＋型層９４が設けられており、ｐ＋型層９４は、ｎ−型層９３上に設けられた絶縁膜９５の開口を通してアノード電極９６と接続されている。また、カソード電極９７とｎ＋型埋込み層９２とを電気的に接続するために、ｎ−型層９３の表面からｎ＋型埋込み層９２まで達するｎ＋型接続層９８が形成されている。このｎ＋型接続層９８は、ｎ−型層９３の表面からイオン注入により（すなわちｎ型を示す不純物を打ち込むことにより）形成される。
【特許文献１】特開２００２−１７６１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記構成の光検出素子１００は、シリコン（Ｓｉ）を素材としているため、化合物半導体を用いた素子に比較して低コストで作製可能である一方、応答速度を向上させるという市場要求を満たすためには、厚い空乏層が形成可能でなければならない。厚い空乏層の形成には、ｎ−型層９３を厚くする必要がある。すなわち、ｎ＋型埋込み層９２を、ｎ−型層９３の表面（ｐ＋型層９４）から十分離隔した位置に設ける必要がある。これに伴い、ｎ＋型接続層９８を、ｎ−型層９３の表面からｎ＋型埋込み層９２に至るよう深く設けなければならない。しかし、このような深いｎ＋型接続層９８をイオン注入により設けるのは困難である。このため、上記のようなシリコンを素材とする光検出素子１００に厚い空乏層を設けるのは困難であり、ゆえに応答速度の向上を図ることも困難となる。
【０００４】
そこで本発明は、アノード電極及びカソード電極の両電極が同一面に設けられた光検出素子に対し応答速度の向上を図ることを目的とする。
【課題を解決するための手段】
【０００５】
本発明の光検出素子は、１）半導体基板と、２）上記半導体基板上に設けられた絶縁層と、３）上記絶縁層上に設けられておりこの絶縁層との接合面の反対側に形成された主面を有する半導体メサ部と、４）上記半導体メサ部の上記主面上に設けられた第１及び第２の電極とを備え、上記半導体メサ部は、上記絶縁層との接合面に設けられた第１導電型を示す第１の不純物領域と、上記第１の不純物領域上に設けられており第１導電型を示す不純物を上記第１の不純物領域よりも低濃度に含む低濃度不純物領域と、上記低濃度不純物領域内に設けられており第２導電型を示す不純物領域を含む光検出領域と、上記低濃度不純物領域内において上記光検出領域を囲むように上記主面に設けられており第１導電型を示す不純物を上記低濃度不純物領域よりも高濃度に含む第２の不純物領域と、上記低濃度不純物領域内において上記光検出領域を囲むようにこの半導体メサ部の側面に設けられており第１導電型を示す不純物を上記低濃度不純物領域よりも高濃度に含む第３の不純物領域とを有し、上記半導体基板には、この半導体基板を貫通し上記絶縁層に至る貫通孔が上記光検出領域と対応する位置に設けられ、上記第３の不純物領域は、上記第１の不純物領域及び上記第２の不純物領域と電気的に接続され、上記第１の電極は、上記光検出領域の第２導電型を示す上記不純物領域と電気的に接続され、上記第２の電極は、上記第２の不純物領域と電気的に接続されている。
【０００６】
本発明の光検出素子によれば、第１及び第２の電極が半導体メサ部の同一の表面（主面）上に設けられている。そして、第２の電極は、第２及び第３の不純物領域を介して第１の不純物領域と電気的に接続されている。第３の不純物領域は、半導体メサ部の側面に設けられているため、半導体メサ部が厚くても、第３の不純物領域を半導体メサ部の側面に容易に形成できる。このため、厚い半導体メサ部、すなわち、半導体メサ部の表面から第１の不純物領域までの距離（光検出領域の厚み）が大きな半導体メサ部が形成可能となる。よって、半導体メサ部内に厚い空乏層が形成できるため、応答速度の向上が図られることとなる。また、光検出領域に対応する位置の半導体基板には貫通孔が設けられている。このため、貫通孔から入射する光は、半導体基板を通過することなく、絶縁層及び第１の不純物領域を通過して低濃度不純物領域内（光検出領域内）に至る。よって、入射光の強度は半導体基板を通過する場合に比較して大きいため、光感度の向上が図られる。
【０００７】
本発明の光検出素子では、上記第２の電極は、上記半導体メサ部の側面を覆っている。第２の電極は、半導体メサ部の側面を覆っているため、半導体メサ部の側面からの光の入射を遮断できる。このため、ノイズの低減が図られる。
【０００８】
本発明の光検出素子の製造方法は、１）半導体基板と、上記半導体基板上に設けられた絶縁層と、上記絶縁層上に設けられた第１導電型を示す第１の不純物領域と、上記第１の不純物領域上に設けられており第１導電型を示す不純物を上記第１の不純物領域よりも低濃度に含む低濃度不純物領域とを有する基板を用意する工程と、２）上記低濃度不純物領域内において第２導電型を示す不純物領域を含む光検出領域を形成する工程と、３）上記第１の不純物領域及び上記低濃度不純物領域をメサ状に整形することにより上記光検出領域を含む半導体メサ部を形成する工程と、４）上記半導体メサ部の表面において上記光検出領域を囲むように第１導電型を示す不純物を上記低濃度不純物領域よりも高濃度に拡散するかまたはイオン注入することにより第２の不純物領域を形成するとともに上記半導体メサ部の側面において上記光検出領域を囲むように第１導電型を示す不純物を上記低濃度不純物領域よりも高濃度に拡散するかまたはイオン注入することにより第３の不純物領域を形成し、上記第１の不純物領域、上記第２の不純物領域及び上記第３の不純物領域を電気的に接続させる工程と、５）上記光検出領域の第２導電型を示す上記不純物領域と電気的に接続するように上記半導体メサ部上に第１の電極を形成するとともに上記第２の不純物領域と電気的に接続するように半導体メサ部上に第２の電極を形成する工程と、６）上記半導体基板を貫通し上記絶縁層に至る貫通孔を上記光検出領域に対応する位置に形成する工程とを含む。
【０００９】
本発明の光検出素子の製造方法によれば、第１の不純物領域及び低濃度不純物領域をエッチングする等して半導体メサ部を形成する場合には、絶縁層がエッチングストッパの機能を果たすこととなる。このため、半導体メサ部の形成が容易となる。更に、第３の不純物領域は、半導体メサ部の側面に設けられる。このため、半導体メサ部が厚くても、第３の不純物領域を半導体メサ部の側面に容易に形成できる。よって、厚い半導体メサ部、すなわち、半導体メサ部の表面から第１の不純物領域までの距離（光検出領域の厚み）が大きな半導体メサ部が形成可能となる。このように、半導体メサ部内に厚い空乏層が形成できるため、応答速度の向上が図られることとなる。また、半導体基板をエッチングする等して光検出領域に対応する位置に貫通孔を形成する場合には、絶縁層がエッチングストッパの機能を果たすこととなる。このため、貫通孔の形成が容易となる。
【発明の効果】
【００１０】
本発明によれば、アノード電極及びカソード電極の両電極が同一面に設けられた光検出素子に対し応答速度の向上が図られる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する場合がある。
【００１２】
図１及び図２を参照して、実施形態に係るホトダイオード１（光検出素子）の構成を説明する。ホトダイオード１は、被検出光の入射によりキャリアを生成し、生成したキャリアを検出信号の形で出力する。図１（ａ）は、実施形態に係るホトダイオード１の平面図であり、図１（ｂ）は、図１（ａ）ホトダイオード１の底面図である。なお、図１（ａ）及び図１（ｂ）には、複数のホトダイオード１が並列に設けられたホトダイオードアレイが示されている。図１（ａ）に示すように、ホトダイオード１は、半導体基板２と、半導体基板２上に設けられた半導体メサ部５とを有する。半導体基板２は、半導体基板２上に設けられた半導体メサ部５等を支持する例えばシリコン基板等であり、半導体メサ部５は、メサ状のｎ−型層８（低濃度不純物領域）を含む半導体層である。
【００１３】
ｎ−型層８は、ｎ型（第１導電型）を示す不純物（例えば、砒素やリン等）を含む半導体層である。ホトダイオード１は、ｎ＋型領域１４（第２の不純物領域）及びｐ＋型領域１６（第２導電型を示す不純物領域）と、入射光を検出する光検出領域Ｓ１とを更に有している。ｎ＋型領域１４及びｐ＋型領域１６は、ｎ−型層８内において半導体メサ部５の主面（図２（ａ）等に示す表面Ｍ５）に設けられている。ｎ＋型領域１４は、ｐ＋型領域１６を表面Ｍ５上で囲むように（後述する光検出領域Ｓ１を囲むように）設けられている。ｎ＋型領域１４は、ｎ型を示す不純物をｎ−型層８よりも高濃度に含む半導体領域であり、ｐ＋型領域１６は、比較的高濃度（例えばｎ−型層８よりも高濃度）のｐ型（第２導電型）を示す不純物（例えば、ボロン等）を含む半導体領域である。光検出領域Ｓ１は、ｎ−型層８内に設けられており、ｐ＋型領域１６と、ｐ＋型領域１６及びｎ−型層８の境界に形成されたｐｎ接合部とを含む領域である。
【００１４】
また、ホトダイオード１は、半導体メサ部５の主面（表面Ｍ５）上に設けられたカソード電極１２（第２の電極）及びアノード電極２０（第１の電極）を更に有する。すなわち、カソード電極１２及びアノード電極２０は同一の面（表面Ｍ５）上に設けられている。カソード電極１２及びアノード電極２０は、例えばアルミニウム等の導電性の金属から成る。カソード電極１２は、ｎ＋型領域１４を覆うように設けられている。カソード電極１２とｎ＋型領域１４とは電気的に接続されている。アノード電極２０は、表面Ｍ５において長手方向の端部寄りに設けられている。ｐ＋型領域１６は、表面Ｍ５の中央付近に設けられており、アノード電極２０の下部に至るまで延在している。ｐ＋型領域１６（光検出領域Ｓ１の一部）とアノード電極２０とは電気的に接続されている。また、図１（ｂ）に示すように、表面Ｍ５の反対側の表面Ｍ１には、被検出光の入射する光入射孔Ｈ１（貫通孔）の開口が設けられている。光入射孔Ｈ１は、ｐ＋型領域１６（光検出領域Ｓ１の一部）に対応する位置に設けられており、半導体基板２を貫通し絶縁層４に至る孔部である（図１（ａ）参照）。光入射孔Ｈ１は、１００μｍ程度の径（直径）の円形の断面を有する略円筒状を成す。
【００１５】
図２（ａ）は、図１（ａ）に示すＩ−Ｉ線に沿ってとられた断面から見たホトダイオード１を示す図であり、図２（ｂ）は、図１（ａ）に示すＩＩ−ＩＩ線に沿ってとられた断面から見たホトダイオード１を示す図である。図２（ａ）に示すように、光検出領域Ｓ１に対応する位置に設けられた光入射孔Ｈ１は、半導体基板２の表面Ｍ１から、半導体基板２のもう一方の表面Ｍ２に至る。また、ホトダイオード１は、絶縁層４、ｎ＋型埋込み層６（第１の不純物領域）及び絶縁膜１８を更に有する。絶縁層４上には半導体メサ部５が設けられており、半導体メサ部５は、ｎ＋型埋込み層６とｎ−型層８とを有する。半導体メサ部５の主面（表面Ｍ５）は、絶縁層４との接合面の反対側に形成されている。絶縁層４は、半導体基板２の表面Ｍ２上に設けられており、ｎ＋型埋込み層６は、絶縁層４の表面Ｍ３上に設けられている（換言すれば、ｎ＋型埋込み層６は、半導体メサ部５の上記絶縁層４との接合面に設けられている）。絶縁層４は、例えば酸化シリコン等から成り、被検出光が半導体基板２に入射した時に発生するキャリアがｎ＋型埋込み層６及びｎ−型層８に流入するのを防ぐ。ｎ＋型埋込み層６の表面Ｍ４上にはｎ−型層８が設けられている。ｎ＋型埋込み層６は、ｎ型を示す不純物をｎ−型層８よりも高濃度に含む半導体層である。
【００１６】
ホトダイオード１は、ｎ＋型接続領域１０（第３の不純物領域）を更に有しており、ｎ＋型接続領域１０は、ｎ−型層８内において光検出領域Ｓ１を囲むようにｎ−型層８の側面Ｍ６に設けられている。ｎ＋型接続領域１０は、ｎ＋型埋込み層６やｎ＋型領域１４と同様に、ｎ型を示す不純物をｎ−型層８よりも高濃度に含む半導体領域である。ｎ＋型接続領域１０は、ｎ＋型埋込み層６とｎ＋型領域１４とに電気的に接続されている。
【００１７】
ホトダイオード１は、絶縁膜１８を更に有しており、絶縁膜１８は、半導体メサ部５の表面Ｍ５及び側面Ｍ６上に設けられている。絶縁膜１８は、例えば酸化シリコン等から成る。絶縁膜１８は、コンタクトホールＨ２を有しており、コンタクトホールＨ２は、ｎ＋型領域１４上に設けられている。カソード電極１２は、絶縁層４の表面Ｍ３のうち半導体メサ部５を除いた領域からコンタクトホールＨ２に至るまで、表面Ｍ５及び側面Ｍ６上の絶縁膜１８に沿って延在している。カソード電極１２は、コンタクトホールＨ２を介してｎ＋型領域１４と電気的に接続されている。また、図２（ｂ）に示すように、絶縁膜１８は、コンタクトホールＨ３を有しており、コンタクトホールＨ３は、ｐ＋型領域１６上に設けられている。アノード電極２０は、コンタクトホールＨ３を介してｐ＋型領域１６と電気的に接続されている。なお、カソード電極１２及びアノード電極２０は、光入射孔Ｈ１上には設けられていない。すなわち、カソード電極１２及びアノード電極２０は半導体基板２上に設けられている。従って、カソード電極１２及びアノード電極２０を介してホトダイオード１にかかる応力の負荷が半導体基板２により支えられるため、ホトダイオード１の構造強度の向上が図られる。なお、複数のホトダイオード１が並列に設けられたホトダイオードアレイでは、０．２５ｍｍ程度のピッチで各ホトダイオード１が並列配置されている。すなわち、隣接する二つのホトダイオード１の各光入射孔Ｈ１の中心同士を結ぶ距離は、０．２５ｍｍ程度である。
【００１８】
上記構成のホトダイオード１では、光入射孔Ｈ１から絶縁層４及びｎ＋型埋込み層６を介してｎ−型層８に被検出光が入射する。この被検出光の入射により、ｎ−型層８内でキャリアが発生する。所定電荷（例えば負電荷）のキャリアは、光検出領域Ｓ１に移動し、アノード電極２０を介して電気信号の形で抽出される。
【００１９】
次に、図３〜図５を参照して、実施形態に係るホトダイオード１の製造工程を説明する。まず、Ｓｉ結晶からなるｎ−型半導体基板８ａを準備する。ｎ−型半導体基板８ａの厚さは３００μｍ程度、比抵抗は１ｋΩ・ｃｍ程度である（図３（ａ））。ｎ−型半導体基板８ａに対して、その表面から砒素（Ａｓ）イオンを打ち込む。打ち込むＡｓイオンのエネルギーは８０ｋｅＶ程度であり、ドーズ量は２×１０15ｃｍ−2程度である。これにより、ｎ−型半導体基板８ａの表層にｎ+型半導体層６ａが形成される（図３（ｂ））。さらに、このｎ+型半導体層６ａの表面を酸化させることにより、ｎ+型半導体層６ａ上に酸化シリコン（ＳｉＯ2）からなる絶縁層４ａを形成する。絶縁層４ａの厚さは０．５μｍである（図３（ｃ））。
【００２０】
次に、絶縁層４ａ、ｎ+型半導体層６ａ及びｎ−型半導体基板８ａから成る構造体を、別に準備したＳｉ結晶からなる厚さ３００μｍ程度の支持基板２ａに摂氏１０００度程度で加熱しながら貼り合わせる。このとき、絶縁層４ａの表面を支持基板２ａとの貼合わせ面とする（図３（ｄ））。さらに、ｎ−型半導体基板８ａの表面を研磨することにより平坦化する。また、この研磨により、ｎ−型半導体基板８ａとｎ+型半導体層６ａとの厚みの和を所望の厚さ、例えば、１１μｍ程度に調整する。これにより、半導体基板２（支持基板２ａに対応）の表面Ｍ２上に絶縁層４（絶縁層４ａに対応）があり、第１導電型を示すｎ＋型埋込み層６（ｎ＋型半導体層６ａに対応）が絶縁層４の表面Ｍ３上にあり、ｎ型を示す不純物をｎ＋型埋込み層６よりも低濃度に含むｎ−型層８（ｎ−型半導体基板８ａに対応）がｎ＋型埋込み層６の表面Ｍ４上にある図４（ａ）に示す構造の基板を得る。
【００２１】
次いで、図４（ｂ）に示すように、ｎ−型層８内において表面Ｍ５にｐ型不純物を比較的高濃度に拡散させることによりｐ＋型領域１６を形成し、ｐ＋型領域１６を含む光検出領域Ｓ１を形成する。次いで、図４（ｃ）に示すように、絶縁層４が露出するまで、ｎ＋型埋込み層６及びｎ−型層８を、ｐ＋型領域１６とその周囲（すなわち光検出領域Ｓ１と電極領域）を残してドライエッチングすることによりメサ状に整形する。これにより、光検出領域Ｓ１を含む半導体メサ部５が形成される。この場合、絶縁層４はエッチングストッパとしての機能を果たす。次いで、図４（ｄ）に示すように、半導体メサ部５の表面Ｍ５に光検出領域Ｓ１を囲むようにｎ型を示す不純物をｎ−型層８よりも高濃度に拡散させることによりｎ＋型領域１４を形成する。また、半導体メサ部５の側面Ｍ６に光検出領域Ｓ１を囲むようにｎ型を示す不純物をｎ−型層８よりも高濃度に拡散させることによりｎ＋型接続領域１０を形成する。これにより、ｎ＋型埋込み層６、ｎ＋型領域１４及びｎ＋型接続領域１０は電気的に接続される。
【００２２】
次いで、図５（ａ）に示すように、表面Ｍ５及び側面Ｍ６に絶縁膜１８を形成する。そして、ｎ＋型領域１４上の絶縁膜１８にコンタクトホールＨ２を形成し、ｐ＋型領域１６上の絶縁膜１８にコンタクトホールＨ３を形成する。次いで、図５（ｂ）に示すように、カソード電極１２を、絶縁層４の表面Ｍ３のうち半導体メサ部５を除いた領域からコンタクトホールＨ２に至るまで、表面Ｍ５及び側面Ｍ６上の絶縁膜１８に沿って形成し、コンタクトホールＨ２を介してｎ＋型領域１４と電気的に接続させる。すなわち、ｎ＋型領域１４と電気的に接続するように半導体メサ部５上にカソード電極１２を形成する。そして、同時にアノード電極２０を、コンタクトホールＨ３を含むｐ＋型領域１６上に設け、コンタクトホールＨ３を介してｐ＋型領域１６と電気的に接続させる。すなわち、光検出領域Ｓ１と電気的に接続するように半導体メサ部５上にアノード電極２０を形成する。次いで、図５（ｃ）に示すように、半導体基板２を絶縁層４が露出するまでドライエッチング等することにより、半導体基板２を貫通して絶縁層４に至る光入射孔Ｈ１を光検出領域Ｓ１に対応する位置に形成する。この場合、絶縁層４はエッチングストッパとしての機能を果たす。
【００２３】
以上説明したように、ホトダイオード１では、カソード電極１２及びアノード電極２０の両電極が半導体メサ部５の同一の表面Ｍ５上に設けられている。そして、カソード電極１２は、ｎ＋型領域１４及びｎ＋型接続領域１０を介してｎ＋型埋込み層６と電気的に接続されている。このｎ＋型接続領域１０は、半導体メサ部５の側面Ｍ６に設けられているため、半導体メサ部５が厚くても、ｎ＋型接続領域１０を半導体メサ部５の側面Ｍ６に容易に形成できる。このため、厚い半導体メサ部５、すなわち、表面Ｍ５からｎ＋型埋込み層６までの距離（光検出領域Ｓ１の厚み）が大きな半導体メサ部５が形成可能となる。よって、半導体メサ部５内に厚い空乏層が形成できるため、応答速度の向上が図られることとなる。また、光検出領域Ｓ１上には光入射孔Ｈ１が設けられている。このため、光入射孔Ｈ１から入射する光は、半導体基板２を通過することなく、絶縁層４及びｎ＋型埋込み層６を通過してｎ−型層８内（光検出領域Ｓ１内）に至る。よって、入射光の強度は半導体基板２を通過する場合に比較して大きいため、光感度の向上が図られる。また、カソード電極１２は、半導体メサ部５の側面Ｍ６を覆っているため、側面Ｍ６からの光の入射を遮断できる。このため、ノイズの低減が図られる。また、カソード電極１２は、絶縁層４の表面Ｍ３上にも延存している。このため、絶縁層４及び半導体基板２の強度がカソード電極１２によって補強されることとなる。また、カソード電極１２及びアノード電極２０は、光入射孔Ｈ１上には設けられていない。よって、カソード電極１２及びアノード電極２０を介してホトダイオード１にかかる応力の負荷を半導体基板２が支えられるため、ホトダイオード１の構造強度の向上が図られる。
【００２４】
なお、本発明は、上述の実施形態に限るものではない。例えば、カソード電極１２が半導体メサ部５の側面Ｍ６及び絶縁層４の表面Ｍ３を覆う構成としたが、これに限らず、カソード電極１２が表面Ｍ３を覆わずに側面Ｍ６を覆う構成であってもよいし、表面Ｍ３及び表面Ｍ６をともに覆わない構成であってもよい。また、実施形態に係るホトダイオード１のｐ型及びｎ型の各導電型を上述したものとは逆になるよう入れ替えてもよい。すなわち、ｎ型を示すｎ＋型埋込み層６を、ｐ型を示すｐ＋型の埋込み層とし、ｎ型を示すｎ−型層８を、ｐ型を示すｐ−型層とし、ｎ型を示すｎ＋型接続領域１０を、ｐ型を示すｐ＋型接続領域とし、ｎ型を示すｎ＋型領域１４を、ｐ型を示すｐ＋型領域とし、ｐ型を示すｐ＋型領域１６を、ｎ型を示すｎ＋型領域としてもよい。また、実施形態として示した図１〜図５においては、半導体メサ部５の側面Ｍ６は表面Ｍ３に対して垂直に近い形となっているが、表面Ｍ３に対し斜めになるように側面Ｍ６が設けられていてもよい。また、ｎ＋型領域１４及びｎ＋型接続領域１０と、ｐ＋型領域１６とは、拡散によらずイオン注入によって形成されてもよい。更に、半導体メサ部５が厚いということにより、Ｓｉにおける吸収が比較的小さい波長の光に対しても感度が向上する。また、上記実施形態には設けられていないが光入射孔Ｈ１に対応する表面Ｍ５上の位置に電極の金属等を設け、この電極によって光を反射するようにすれば、感度が更に向上する。
【図面の簡単な説明】
【００２５】
【図１】実施形態に係るホトダイオードの表面を示す図である。
【図２】実施形態に係るホトダイオードを断面から見た図である。
【図３】実施形態に係るホトダイオードの製造工程を説明するための図である。
【図４】実施形態に係るホトダイオードの製造工程を説明するための図である。
【図５】実施形態に係るホトダイオードの製造工程を説明するための図である。
【図６】従来のホトダイオードの断面構造を示す図である。
【符号の説明】
【００２６】
１…ホトダイオード、２…半導体基板、２ａ…支持基板、４，４ａ…絶縁層、５…半導体メサ部、６…ｎ＋型埋込み層、６ａ…ｎ+型半導体層、８…ｎ−型層、８ａ…ｎ−型半導体基板、１０…ｎ＋型接続領域、１２…カソード電極、１４…ｎ＋型領域、１６…ｐ＋型領域、１８…絶縁膜、２０…アノード電極。
【図１】
2007207990.tif 000003
【図２】
2007207990.tif 000004
【図３】
2007207990.tif 000005
【図４】
2007207990.tif 000006
【図５】
2007207990.tif 000007
【図６】
2007207990.tif 000008