(57)【要約】【課題】  ブロック処理でのアドオンパターンの生成において、処理時間の増加を抑える。【解決手段】  画像入力手段、画像処理手段、情報付加手段、画像形成手段、制御手段より構成され、制御部において、ブロック処理の始点座標と、アドオンパターンの元になるオフセットデータから、アドオンパターン生成部の内部カウンタの値を算出し、情報付加手段に設定して処理を行う。前記カウンタ値の算出は、現ブロック処理中に次ブロック用のカウンタ値の算出を行う。【選択図】  図１
2007127788.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なる色を用いて画像を形成する画像形成装置において、
画像情報を入力するための画像入力手段と、
前記画像入力手段より入力された画像情報に画像処理を施す画像処理手段と、
前記画像処理手段からの出力画像情報に所定の情報を付加する情報付加手段と、
前記情報付加手段からの出力画像情報を記録媒体上に画像として形成する画像形成手段と、
前記画像入力手段と、前記画像処理手段と、前記情報付加手段と、画像形成手段を制御するための制御手段とを備え、
画像形成を複数の矩形領域に分割して行う場合には、前記制御手段が、前記矩形領域の座標位置を示す基準位置情報と、前記情報付加手段において情報を付加する座標位置を示す情報付加位置情報とを元に、前記情報付加手段の内部状態を算出し前記内部状態の設定を行い、かつ前記内部状態の算出と、前記画像付加手段での情報の付加を同時に行うことを特徴とする画像形成装置。
【請求項２】
前記複数の矩形領域はおのおのが座標空間上で、重複する部分が無いことを特徴とする、請求項1記載の画像形成装置。
【請求項３】
前記矩形領域の基準位置情報は、画像形成される領域の任意の座標位置を取りうることを特徴とする、請求項1記載の画像形成装置。
【請求項４】
前記内部状態の算出及び設定は、現在処理中の矩形領域の次に処理する矩形領域の処理に用いられることを特徴とする、請求項1記載の画像形成装置。
【請求項５】
前記情報付加手段は、複数の異なる色のうち特定の一色で情報を付加することを特徴とする、請求項1記載の画像形成装置。
【請求項６】
前記情報付加位置情報は、画像形成装置の機種番号あるいは機体番号を示すことを特徴とする、請求項1記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像処理装置に関し、例えば、出力画像に所定の情報（以下、アドオン処理パターンと称する。）を付加（以下、アドオン処理と称する。）する画像形成装置に関する。
【背景技術】
【０００２】
近年、カラー複写機、カラープリンタの性能向上に伴って、これを不正利用して紙幣、有価証券等の特定原稿の偽造を行うという犯罪が増加している。この種の犯罪が発生した場合、つまり、本来複写されるべきでない原稿の複写が行われた場合において、複写を行った複写機もしくは複写した人物を特定することが重要となる。そこで、従来技術として複写機の出力色成分（例えば、マゼンタ、シアン、イエロー、ブラック）のうち、人間の目には最も目立たない出力色成分（例えばイエロー）を使って、複写装置の機体番号などの数字や記号の形にその出力色成分の画像信号を変調することを一定間隔で繰り返す、すなわち、アドオン処理が行われている。
【０００３】
以下、従来の技術について図面を参照しながら説明する。図４は従来技術の画像形成装置の構成を示すブロック図である。1001は画像情報入力部であり、図示していない前段のイメージセンサや、ネットワーク経由でパソコンなどから画像情報が入力される。この画像情報の入力は、1ページ単位又は、後述するブロック単位で入力される。ここで、ブロック処理制御部1005は、画像入力部1001でのブロック画像のヘッダ解析情報等から、後述するブロック処理の始点座標情報を取得することが可能である。1002は画像処理部であり、画像入力部1001から入力された画像情報に対して、Log変換、CMYKへの色空間変換や、後段の印刷部1004の特性に合わせた、ガンマ変換や擬似中間処理が行われる。1003はアドオン処理部であり、画像処理部1002から出力された画像情報に対して、制御部1005からの制御にしたがって、アドオン処理をおこなう。1004はレーザビームプリンタ等の印刷部であり、アドオン処理部1003からの画像情報を印刷する。1005はCPU等の制御部であり、1001〜1004の各ブロックを制御する。
【０００４】
次に、図５，図６を用いて、アドオン処理パターンの概要を説明する。図５において1011はアドオン処理された状態の印刷物でありその一部の領域を拡大したのが1012である。1013はドットセットであり、各ドットセットは図６のような中央の濃度加算部1021と両側の濃度減算部1022によって構成される。ここで濃度加算部1021には実際の画像信号（この場合多値画像信号）に一定の値を加算して濃度を上げ、濃度減算部1022には、一定の値を画像信号から減算して濃度を下げる。
【０００５】
なお、図５の領域1022がアドオン処理パターンの１単位であり、これは図より分かるように複数のドットセットの組み合わせとして構成される。即ち複数のドットセットの位置関係によりアドオン処理パターンを表すことができる。このアドオン処理パターンをカラー画像が印字される用紙の１面に繰り返して印字することにより、どの領域からでもアドオン処理パターンを読み取ることができる。
【０００６】
なお、上述のアドオン処理パターンにおいてドットセットのサイズ（図６では４×４画素）は予め共通に決められている。また、本実施例ではアドオン処理パターンはＹＭＣＫのトナーの内、人間の目に認識しにくい色であるイエロー（Ｙ）のみを用いてアドオン処理されることとする。
【０００７】
次に図７を用いて、アドオンパターンの詳細を説明する。10301は図５の1012で示した、アドオンパターンの１回分の繰り返しであり、本従来例では96x96画素で繰り返される。また、10301は図５の1013で示した９つの4x4画素ドットセット10302〜10310で構成されている。以下、ドットセット10302,10303を通るラインを変調ライン0、ドットセット10304を通るラインを変調ライン1、ドットセット10305を通るラインを変調ライン2、ドットセット10306を通るラインを変調ライン3、ドットセット10307を通るラインを変調ライン4、ドットセット10308を通るラインを変調ライン5、ドットセット10309を通るラインを変調ライン6、ドットセット10310を通るラインを変調ライン7と称する。
【０００８】
変調ラインの間隔は12画素であり、垂直方向のドットセットの間隔も同一である。また、変調ライン0については、10302, 10303の二つのドットセットで構成されており、それらの間隔は水平方向に24画素(600dpiで1mm)である。このように変調ライン0にのみ２つのドットセットを設けることにより、前記アドオンパターンの開始位置を示している。また、ドットセット10302とドットセット10304の間隔が、後述する図８の暗号化部1042から出力されたオフセット値ofst1に、ドットセット10304とドットセット10305の間隔がオフセット値ofst2に、ドットセット10305とドットセット10306の間隔がオフセット値ofst3に、ドットセット10306とドットセット10307の間隔がオフセット値ofst4に、ドットセット10307とドットセット10308の間隔がオフセット値ofst5に、ドットセット10308とドットセット10309の間隔がオフセット値ofst6に、ドットセット10309とドットセット10310の間隔がオフセット値ofst7に、ドットセット10310とドットセット10311の間隔がオフセット値ofst0にそれぞれ対応しており、暗号化された情報がアドオンパターンで表現されている。
【０００９】
次に、従来技術のアドオン処理部1003の構成を図８に示す。1041はROMであり、複写装置の機体番号が格納されている。1042は暗号化部であり、前記機体番号がアドオン処理パターンに反映されるように暗号化を行い、アドオンパターンのオフセット値ofst0〜7として、ofstレジスタ1043及びアドオン処理パターン生成部1047に出力する。ここで、制御部1044は図４の1005と同一であり、CPU等で構成される。制御部1044は、ofstレジスタ1043を介してオフセット値ofst0〜7を取得する。そして、取得されたオフセット値ofst0〜7と、後述する画像入力部1001からのブロック処理の始点の位置情報から、後述する水平画素カウンタ10508のブロック処理の1ライン目の初期値h_ofstと、変調ラインカウンタ10511の初期値v_ofstaと、ドットセットラインカウンタの10513の初期値v_ofstbを算出し、算出した値を初期値レジスタレジスタ1045に格納する。そして初期値レジスタ1045は前記初期値h_ofst, v_ofsta, v_ofstbを、レジスタアドオン処理パターン生成部1047に対して出力する。また、ブロック処理かそうでないかを切り替えるためのブロック処理切り替え信号MULTを、MULTレジスタ1046を介してアドオン処理パターン生成部1047に出力する。アドオン処理パターン生成部1047は、前記オフセット値のofst0〜7、前記初期値h_ofst, v_ofsta, v_ofstbと、図４には図示していない、画像処理ブロック1002からの水平同期信号HSYNC_IN, 垂直同期信号VSYNC_IN, 水平有効期間信号HENB_IN, 垂直有効期間信号VENV_INに従って、所望のタイミングでアドオンする為のタイミング信号ADN_ENを生成し、アドオン処理パターン加算部1048に出力する。アドオン処理パターン加算部1048は、図４の画像処理ブロック1002からの入力データD_INであるY,M,C,Kの画像情報のうち、特定の色情報（本実施例ではイエロー）に対して、タイミング信号ADN_EN='1'の時に、アドオンデータの加算を行う。そして、加算後の画像情報をD_OUTに出力する。ここで、加算されるデータは図６の説明でも述べたように、符号付の濃度データであり、アドオン処理パターン加算部1048での処理は、前記符号付濃度データが正の時加算処理、負の時減算処理となる。
【００１０】
次に図９を用いて、従来技術のアドオン処理パターン生成部1047の構成を説明する。10501は8to1のセレクタであり、以下に示すように、後述するデコーダ10512からのオフセット選択信号ofst_selの制御により、各変調ラインに適したオフセット値ofst0〜7を以下の関係で選択し、加算器10503に出力する。
【００１１】
ofst_sel=0の時、ofst0を選択
ofst_sel=1の時、ofst1を選択
ofst_sel=2の時、ofst2を選択
ofst_sel=3の時、ofst3を選択
ofst_sel=4の時、ofst4を選択
ofst_sel=5の時、ofst5を選択
ofst_sel=6の時、ofst6を選択
ofst_sel=7の時、ofst7を選択
また、10502は2to1セレクタであり、前記ブロック処理切り替え信号MULT='1'かつ垂直同期信号VSYNC='1'の時は、水平画素カウンタ10508のブロック処理1ライン目の初期値h_ofstを選択し、加算器10503に出力する。それ以外の場合は加算器10503に'0'を出力する。そして、加算器10503 よりブロック処理開始時の水平画素カウンタ10508の初期値と、セレクタ10501で選択されたオフセット値ofst0〜7との加算値が、加算器10504に出力される。加算器10504は、変調ラインが変化したときに、水平画素カウンタ10508の初期値にオフセット値ofst0〜7を加算するための加算器であり、10505は加算器10504の出力に対して以下の制限を加えるためのリミッタである。
【００１２】
加算器10504出力≧96の時、  リミッタ10505出力=加算器10504出力 - 96
この制限は、水平画素カウンタ10508が95〜0の間でリングカウントする仕様を満たすためのものである。
【００１３】
そして、リミッタ10505の出力は2to1セレクタ10506を通して、前記初期値ロード信号INIT_LD='1'の時にD-FF 10507に取り込まれる。D-FF 10507の出力は水平画素カウンタ10508の初期値H_INIT(n)(n=0〜7)として、加算器10504と水平画素カウンタ10508に出力される。水平画素カウンタ10508への初期値H_INIT(n)(n=0〜7)のロードは、初期値ロード信号INIT_LDを1clk遅延させた信号INIT_LD_D='1'の時に行われる。そして、水平有効期間信号HENB='1'の期間、水平画素カウンタ10508はカウント動作を行い、カウンタ値HCNTをデコーダ10514に出力する。
【００１４】
また、10510は2to1のセレクタであり、前記ブロック処理切り替え信号MULT='1'の時は、変調ラインカウンタ10511の初期値v_ofstaを選択し、変調ラインカウンタ10511に出力する。MULT='0'の時は、変調ラインカウンタ10511に対して'0'を初期値として出力する。ここで、変調ラインカウンタ10511はセレクタ10510からの初期値を、垂直同期信号VSYNC='1'のタイミングでロードする。そしてそのカウンタ値VCNTAをデコーダ214に出力する。
【００１５】
また、10512は2to1のセレクタであり、前記ブロック処理切り替え信号MULT='1'の時は、ドットセットラインカウンタ10513の初期値v_ofstbを選択し、ドットセットラインカウンタ10513に出力する。MULT='0'の時は、ドットセットラインカウンタ10513に対して'0'を初期値として出力する。ここで、ドットセットラインカウンタ10513はセレクタ10512からの初期値を、垂直同期信号VSYNC='1'のタイミングでロードする。そしてそのカウンタ値VCNTBをデコーダ10514に出力する。
【００１６】
デコーダ10514は水平ラインカウンタ10508の出力HCNTと、変調ラインカウンタ10511の出力VCNTAと、ドットセットラインカウンタ10513の出力VCNTBをデコードして、アドオンイネーブル信号ADN_ENを出力する。また、初期値ロード信号INIT_LDを出力する。さらにオフセット選択信号ofst_selに関しては以下のように出力する。
【００１７】
VCNTA=7の時、ofst_sel=0
VCNTA=6の時、ofst_sel=1
VCNTA=5の時、ofst_sel=2
VCNTA=4の時、ofst_sel=3
VCNTA=3の時、ofst_sel=4
VCNTA=2の時、ofst_sel=5
VCNTA=1の時、ofst_sel=6
VCNTA=0の時、ofst_sel=7
次に図１０を用いて、制御部1044における、前記水平画素カウンタ10508のブロック処理1ライン目の初期値h_ofstと、前記変調ラインカウンタ10511の初期値v_ofstaと、前記ドットセットラインカウンタ10513の初期値v_ofstbの算出方法を説明する。
【００１８】
1061はブロック処理の１単位であり、1062がその始点の座標(H,V)である。
【００１９】
まず、始点の垂直方向の座標Vに対する、96x96画素のアドオンパターンの繰り返し回数pと、パターンの境界からはみ出している画素数Vaを算出する。
【００２０】
p = int(V/96) --- (式3-1)
Va = V - 96 * p--- (式3-2)
ここで、intは整数演算子であり、小数点以下の切捨てを行う。
【００２１】
次に、Vaの変調ライン間隔12画素に対する繰り返し回数qと、ラインの境界からはみ出している画素数Vbを算出する。
【００２２】
q = int(Va/12) --- (式3-3)
Vb = Va - 12 * q ---(式3-4)
q, Vb、より、変調ラインカウンタ10511の初期値v_ofsta及びドットセットラインカウンタ10513の初期値v_ofstbは以下のように算出される。
【００２３】
v_ofsta = 7- q --- (式3-5)
v_ofstb = 11 - vb ---(式3-6)
次に、h_ofstの算出方法を説明する。まず、ブロック1062の始点の水平方向の座標Hに対する、96x96画素のアドオンパターンの境界からはみ出している画素数Haを算出する。
【００２４】
Ha = H - int(H/96)*96--- (式3-7)
続いて、(96 * p-1)ライン目における、水平画素カウンタ10508の初期値H_INIT7(p-1)を算出するc言語プログラムの抜粋を以下に示す。
【００２５】
H_INIT7(0) = 0;
for(i=1,i<p,i++) {
H_INIT7(i) = H_INIT7(i-1) + (ofst0 + ofst1 + ofst2 + ofst3 + ofst4 + ofst5 
+ ofst6 + ofst7);
if  (H_INIT7(i)>=96)  H_INIT7(i) = H_INIT7(i) - 96;
}
ここで、iは整数である。
【００２６】
次に、水平画素カウンタ10508ブロック処理の1ライン目の初期値のh_ofstを以下のプログラムにより算出する。
【００２７】
H_INIT(0) = H_INIT7(p-1);
for(n=1,n<q,n++) {
h_ofst = h_ofst + ofstn;
if  (h_ofst>=96)  h_ofst = h_ofst - 96;
}
h_ofst = h_ofst - Ha +1;
ここで、nは整数である。
【００２８】
これらの演算により、各カウンタの初期値を算出し、ブロック処理の開始時にロードすることにより、任意始点座標をもつのブロックにおいて、アドオン処理パターン生成部1047によるアドオンパターンの生成は可能となる。
【００２９】
次に、図１１を用いて、図９のアドオン処理パターン生成部の動作を説明する。VSYNCは垂直同期信号であり、VSYNC='1'のタイミングで、内部のカウンタが初期化され、１ブロック分の処理が始まる。HSYNCは水平同期信号であり、各ラインの先頭でHSYNC='1となる。VCNTAは変調ラインカウンタ10511の出力であり、図７で説明した変調ライン7〜0のうちどの変調ラインの処理を行っているかを示し、12ラインごとにインクリメントする、3bitのリングカウンタである。VCNTBはドットセットラインカウンタ10513の出力であり、垂直方向に隣接するドットセット間のライン数を数えるためのカウンタであり、11〜0の値で変化するリングカウンタである。H_INTは水平画素カウンタ10508の初期値を示しており、変調ラインカウンタ10511がインクリメントする毎に初期値ロード信号INIT_LD='1'になり、水平ラインカウンタ10508に初期値がロードされる。
【００３０】
次に1071は変調ラインカウンタ10511が"v_ofsta"時の水平画素カウンタ10508の動作を示しており、初期値ロード信号INIT_LDを1clk遅延させた信号INIT_LD_D='1'を、クロック信号CLKの立ち上がりでサンプリングし、初期値H_INIT=H_INIT(v_ofsta)をロードする。ここで、H_INIT(n)(n=0〜7)はそれぞれの変調ラインでの水平画素カウンタ10508の初期値である。その後水平画素カウンタ10508は水平有効期間信号HENB='1'の間、 95〜0の値でリングカウントを行う。そして次ラインであるVCNTA="v_ofsta-1"の時、INIT_LD_D='1'のタイミングで同様に初期値H_INIT=H_INIT(v_ofsta-1)がロードされ、リングカウントが行われる。これらの動作はVCNTA='0'まで繰り返され、VCNTA='7'の時、再び初期値H_INIT=H_INIT0がロードされる。
【００３１】
ここで、以下に、初期値H_INITの算出方法を示す。
【００３２】
H_INIT0 = H_INIT7 + ofst0
H_INIT1 = H_INIT0 + ofst1
H_INIT2 = H_INIT1 + ofst2
H_INIT3 = H_INIT2 + ofst3
H_INIT4 = H_INIT3 + ofst4
H_INIT5 = H_INIT4 + ofst5
H_INIT6 = H_INIT5 + ofst6
H_INIT7 = H_INIT6 + ofs7
但し、H_INIT(n)(n=0〜7) ≧ 96の時、H_INIT(n) = H_INIT(n) - 96  …(式106)
次に、図１２を用いて、アドオンパターン生成するタイミングについて説明する。本従来例では、変調ライン0については、前記ドットセットラインカウンタ10513 VCNTB=11〜8でかつ前記水平画素カウンタ10508 HCNT=90〜87, 66〜63の時、アドオンイネーブル信号AND_EN='1'となり、図７で示した変調ライン0のドットセット10302,10303が生成される。また変調ライン1〜7については、前記ドットセットラインカウンタ10513 VCNTB=11〜8でかつ前記水平画素カウンタ10508 HCNT=90〜87の時、アドオンイネーブル信号AND_EN='1'となり、図７で示した変調ライン1〜7のドットセット10304, 10305, 10306, 10307, 10308, 10309, 10310がそれぞれ生成される。
【００３３】
従来例としては、例えば特許文献１と特許文献２と特許文献３をあげることが出来る。
【特許文献１】特開２００１−３１３８１３号公報
【特許文献２】特開２００２−２９０６９９号公報
【特許文献３】特開２００３−３３８９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
しかし従来技術によれば、制御部1044においてブロック処理の開始前に、各カウンタの初期値を算出、設定することにより、任意の始点座標からアドオンパターンの生成が可能であるが、前記初期値の演算が複雑であるためその演算に時間がかかってしまい、そのオーバーヘッドが、１ページ分のアドオンパターンの生成時間を増大させてしまう原因となっていた。
【００３５】
そこで本発明は、カラープリンタやカラー複写機において、１つの画像を複数のブロックに分けて処理を行うブロック処理においてアドオンパターンの生成を行う場合に、ブロック処理を行ったことによる処理時間の増加を抑えることが可能な画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００３６】
上述の課題を解決するための本発明の画像形成手段によれば、
複数の異なる色を用いて画像を形成する画像形成装置において、
画像情報を入力するための画像入力手段と、
前記画像入力手段より入力された画像情報に画像処理を施す画像処理手段と、
前記画像処理手段からの出力画像情報に所定の情報を付加する情報付加手段と、
前記情報付加手段からの出力画像情報を記録媒体上に画像として形成する画像形成手段と、
前記画像入力手段と、前記画像処理手段と、前記情報付加手段と、画像形成手段を制御するための制御手段とを備え、
画像形成を複数の矩形領域に分割して行う場合には、前記制御手段が、前記矩形領域の座標位置を示す基準位置情報と、前記情報付加手段において情報を付加する座標位置を示す情報付加位置情報とを元に、前記情報付加手段の内部状態を算出し前記内部状態の設定を行い、かつ前記内部状態の算出と、前記画像付加手段での情報の付加を同時に行うことを特徴とする。
【００３７】
また、前記複数の矩形領域はおのおのが座標空間上で、重複する部分が無いことを特徴とする。
【００３８】
また、前記矩形領域の基準位置情報は、画像形成される領域の任意の座標位置を取りうることを特徴とする。
【００３９】
また、前記内部状態の算出及び設定は、現在処理中の矩形領域の次に処理する矩形領域の処理に用いられることを特徴とする。
【００４０】
また、前記情報付加手段は、複数の異なる色のうち特定の一色で情報を付加することを特徴とする。
【００４１】
さらに、前記情報付加位置情報は、画像形成装置の機種番号あるいは機体番号を示すことを特徴とする。
【発明の効果】
【００４２】
本発明の画像形成装置によれば、カラープリンタやカラー複写機において、１つの画像を複数のブロックに分けて処理を行う、ブロック処理でアドオンパターンの生成を行う場合に、ブロック処理を行ったことによる処理時間の増加を抑えることが可能な画像形成装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００４３】
本発明の画像形成装置の全体構成は図４で説明したものと同一であるため、説明を省略する。
【００４４】
図1に本発明のアドオン処理部の構成を示す。101はROMであり、複写装置の機体番号が格納されている。102は暗号化部であり、前記機体番号がアドオン処理パターンに反映されるように暗号化を行い、アドオンパターンのオフセット値ofst0〜7として、ofstレジスタ103及びアドオン処理パターン生成部109に出力する。ここで、制御部104は図４の1005と同一であり、CPU等で構成される。制御部104は、ofstレジスタ103を介してオフセット値ofst0〜7を取得する。そして前記オフセット値ofst0〜7と、画像入力部1001より取得した第一のブロック処理の始点座標情報から、後述する水平画素カウンタ20 のブロック処理の1ライン目の初期値h_ofst0と、変調ラインカウンタ20 の初期値v_ofsta0と、ドットセットラインカウンタ20 の初期値v_ofstb0を算出し、算出した値を初期値レジスタ0 106に格納する。格納された前記初期値は、初期値レジスタ0 106よりアドオン処理パターン生成部109に出力される。
【００４５】
また、前記オフセット値ofst0〜7と、画像入力部1001より取得している、第二のブロック処理の始点の位置情報から、後述する水平画素カウンタ20 のブロック処理の1ライン目の初期値h_ofst1と、変調ラインカウンタ20 の初期値v_ofsta1と、ドットセットラインカウンタの初期値20 v_ofstb1を算出し、算出した値を初期値レジスタレジスタ1 107に格納する。格納された前記初期値は、初期値レジスタ1 107よりアドオン処理パターン生成部109に出力される。
【００４６】
105は第一のブロック処理用の初期値h_ofst0, v_ofsta0, v_ofstb0と、第二のブロック処理用の初期値h_ofst1, v_ofsta1, v_ofstb1とを選択するための選択信号を格納するための初期値選択レジスタであり、制御部104から設定された選択信号init_selをアドオンパターン生成部109に出力する。
【００４７】
また、ブロック処理かそうでないかを切り替えるためのブロック処理切り替え信号MULTを、MULTレジスタ108を介してアドオン処理パターン生成部109に出力する。アドオン処理パターン生成部109は、前記オフセット値のofst0〜7と、前記第一のブロック処理用の初期値h_ofst0, v_ofsta0, v_ofstb0と、前記第二のブロック処理用の初期値h_ofst1, v_ofsta1, v_ofstb1と、図４には図示していない、画像処理ブロック1002からの水平同期信号HSYNC_IN, 垂直同期信号VSYNC_IN, 水平有効期間信号HENB_IN, 垂直有効期間信号VENV_INに従って、所望のタイミングでアドオンする為のタイミング信号ADN_ENを生成し、アドオン処理パターン加算部110に出力する。アドオン処理パターン加算部110は、図４の画像処理ブロック1002からの入力データD_INであるY,M,C,Kの画像情報のうち、特定の色情報（本実施例ではイエロー）に対して、タイミング信号ADN_EN='1'の時に、アドオンデータの加算を行う。そして、加算後の画像情報をD_OUTに出力する。ここで、加算されるデータは図６の説明でも述べたように、符号付の濃度データであり、アドオン処理パターン加算部110での処理は、前記符号付濃度データが正の時加算処理、負の時減算処理となる。
【００４８】
次に図2を用いて、本発明のアドオン処理パターン生成部109の構成を説明する。201は8to1のセレクタであり、以下に示すように、後述するデコーダ217からのオフセット選択信号ofst_selの制御により、各変調ラインに適したオフセット値ofst0〜7を以下の関係で選択し、加算器204に出力する。
【００４９】
ofst_sel=0の時、ofst0を選択
ofst_sel=1の時、ofst1を選択
ofst_sel=2の時、ofst2を選択
ofst_sel=3の時、ofst3を選択
ofst_sel=4の時、ofst4を選択
ofst_sel=5の時、ofst5を選択
ofst_sel=6の時、ofst6を選択
ofst_sel=7の時、ofst7を選択
202は2to1セレクタであり、前記初期値選択信号がinit_sel='0'の時は、第一のブロック処理の水平画素カウンタ209のブロック処理1ライン目の初期値h_ofst0を選択して、セレクタ203に出力する。また、前記初期値選択信号がinit_sel=1'の時は、第二のブロック処理の水平画素カウンタ209のブロック処理1ライン目の初期値h_ofst1を選択して、セレクタ203に出力する。
【００５０】
また、203は2to1セレクタであり、前記ブロック処理切り替え信号MULT='1'かつ垂直同期信号VSYNC='1'の時は、セレクタ202の出力である水平画素カウンタ209のブロック処理1ライン目の初期値を選択し、加算器204に出力する。それ以外の場合は加算器204に'0'を出力する。そして、加算器204よりブロック処理開始時の水平画素カウンタ209の初期値と、セレクタ201で選択されたオフセット値ofst0〜7との加算値が、加算器205に出力される。加算器205は、変調ラインが変化したときに、水平画素カウンタ209の初期値にオフセット値ofst0〜7を加算するための加算器であり、206は加算器205の出力に対して以下の制限を加えるためのリミッタである。
【００５１】
加算器205出力≧96の時、  リミッタ206出力=加算器205出力 - 96
この制限は、水平画素カウンタ209が95〜0の間でリングカウントする仕様を満たすためのものである。
【００５２】
そして、リミッタ206の出力は2to1セレクタ207を通して、前記初期値ロード信号INIT_LD='1'の時にD-FF 208に取り込まれる。D-FF 208の出力は水平画素カウンタ209の初期値H_INIT(n)(n=0〜7)として、加算器205と水平画素カウンタ209に出力される。水平画素カウンタ209への初期値H_INIT(n)(n=0〜7)のロードは、初期値ロード信号INIT_LDを1clk遅延させた信号INIT_LD_D='1'の時に行われる。そして、水平有効期間信号HENB='1'の期間、水平画素カウンタ209はカウント動作を行い、カウンタ値HCNTをデコーダ217に出力する。
【００５３】
211は2to1セレクタであり、前記初期値選択信号がinit_sel='0'の時は、第一のブロック処理の変調ラインカウンタ213の初期値v_ofsta0を選択して、セレクタ212に出力する。また、前記初期値選択信号がinit_sel=1'の時は、第二のブロック処理の変調ラインカウンタ213の初期値v_ofsta1を選択して、セレクタ212に出力する。
【００５４】
また、212は2to1のセレクタであり、前記ブロック処理切り替え信号MULT='1'の時は、変調ラインカウンタ213の初期値を選択し、変調ラインカウンタ213に出力する。MULT='0'の時は、変調ラインカウンタ213に対して'0'を初期値として出力する。ここで、変調ラインカウンタ213はセレクタ212からの初期値を、垂直同期信号VSYNC='1'のタイミングでロードする。そしてそのカウンタ値VCNTAをデコーダ217に出力する。
【００５５】
214は2to1セレクタであり、前記初期値選択信号がinit_sel='0'の時は、第一のブロック処理のドットセットラインカウンタ216の初期値v_ofstb0を選択して、セレクタ215に出力する。また、前記初期値選択信号がinit_sel=1'の時は、第二のブロック処理のドットセットラインカウンタ26の初期値v_ofstb1を選択して、セレクタ215に出力する。
【００５６】
また、216は2to1のセレクタであり、前記ブロック処理切り替え信号MULT='1'の時は、ドットセットラインカウンタ216の初期値を選択し、ドットセットラインカウンタ216に出力する。MULT='0'の時は、ドットセットラインカウンタ216に対して'0'を初期値として出力する。ここで、ドットセットラインカウンタ216はセレクタ215からの初期値を、垂直同期信号VSYNC='1'のタイミングでロードする。そしてそのカウンタ値VCNTBをデコーダ217に出力する。
【００５７】
デコーダ217は水平ラインカウンタ209の出力HCNTと、変調ラインカウンタ213の出力VCNTAと、ドットセットラインカウンタ216の出力VCNTBをデコードして、アドオンイネーブル信号ADN_ENを出力する。また、初期値ロード信号INIT_LDを出力する。さらにオフセット選択信号ofst_selに関しては以下のように出力する。
【００５８】
VCNTA=7の時、ofst_sel=0
VCNTA=6の時、ofst_sel=1
VCNTA=5の時、ofst_sel=2
VCNTA=4の時、ofst_sel=3
VCNTA=3の時、ofst_sel=4
VCNTA=2の時、ofst_sel=5
VCNTA=1の時、ofst_sel=6
VCNTA=0の時、ofst_sel=7
次に図3のタイミング図を用いて、本発明の特徴である、制御部104の各カウンタの初期値の演算フローについて説明する。
【００５９】
アドオンパターン生成部109によるブロック処理は図に示すように、ブロック処理0、ブロック処理1、ブロック処理2、ブロック処理3、というように順次行われる。これに対応して、制御部104は以下のように演算を行い、初期値レジスタ0 106及び初期値レジスタ1 107に対して初期値を設定する。
【００６０】
(1)ブロック処理0の前に、ブロック処理0の初期値を演算し、初期値レジスタ0 106に設定
(2)ブロック処理0の最中に、ブロック処理1の初期値を演算し、初期値レジスタ1 107に設定
(3) ブロック処理1の最中に、ブロック処理2の初期値を演算し、初期値レジスタ0 106に設定
(4) ブロック処理2の最中に、ブロック処理3の初期値を演算し、初期値レジスタ1 107に設定
(5) ブロック処理3の最中に、ブロック処理4の初期値を演算し、初期値レジスタ0 106に設定
.........
これら(1)〜(5)のプロセスを継続して行うことより、図に示すように、初期値レジスタ0 106及び初期値レジスタ1 107に対して、各ブロック処理用のカウンタの初期値が交互に設定される。
【００６１】
また、制御部104は初期値選択レジスタ105に対して初期値選択信号を図に示すように、
ブロック処理0の最中は、init_sel='0'
ブロック処理1の最中は、init_sel='1'
ブロック処理2の最中は、init_sel='0'
ブロック処理3の最中は、init_sel='1'
.........
となるように、レジスタ値を書き込む。そして、以下のように初期値設定レジスタ0 106と初期値設定レジスタ1 107に格納されている初期値をブロック処理ごとに選択する。
【００６２】
ブロック処理0の時、初期値設定レジスタ0 106の出力h_ofst0, v_ofsta0, v_ofstb0
ブロック処理1の時、初期値設定レジスタ1 107の出力h_ofst1, v_ofsta1, v_ofstb1
ブロック処理2の時、初期値設定レジスタ0 106の出力h_ofst0, v_ofsta0, v_ofstb0
ブロック処理3の時、初期値設定レジスタ1 107の出力h_ofst1, v_ofsta1, v_ofstb1
.........
以上の動作により、所望のブロック処理に対する各カウンタの初期値の演算、初期値レジスタへの設定が、前ブロックの処理中に行うことが可能となり、前記初期値の演算時間によるオーバヘッドが１ページ分の処理時間に現れることなく、短時間で1ページ分のアドオンパターンの生成が可能となる。
【００６３】
その他、アドオンパターン生成部109の動作タイミングについては、各カウンタの初期値決定後は図１１及び図１２で説明したものと同等であるため、説明を省略する。
【００６４】
以上、本実施例の画像形成装置について説明したが、本実施例ではアドオン処理パターンの生成において、パターンの繰り返しを96x96画素、変調ラインの繰り返しを12画素、ドットセットのサイズを4x4画素で行っているが、これらのパラメータは限定されたものでなく、複写装置の機体番号の桁数や、印刷される画像によって変更してもよい。
【００６５】
また、本実施例では、イエローを用いているが、人間の目で識別できないアドオン処理パターンであれば、印刷される画像によってアドオン処理パターンを別の色で生成しても良い。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態のアドオン処理部のブロック図である。
【図２】本発明の実施形態のアドオン処理パターン生成部を説明する図である。
【図３】本発明の実施形態の制御部104の各カウンタの初期値の演算フローについて説明する図である。
【図４】画像形成装置の構成を示す図である。
【図５】アドオン処理パターンを説明する図である。
【図６】アドオン処理パターンのドットセットを説明する図である。
【図７】アドオン処理パターンの詳細を示す図である。
【図８】従来技術のアドオン処理部の構成を示す図である。
【図９】従来技術のアドオンパターン生成部の構成を示す図である。
【図１０】ブロック処理の対象となる全体画像と、任意の１ブロックと、アドオン処理パターンの位置関係を示す図である。
【図１１】アドオン処理パターン生成部の動作を説明する図である。
【図１２】アドオン処理パターン生成部の動作を説明する図である。
【符号の説明】
【００６７】
101  ROM
102  暗号化部
103  オフセットレジスタ
104  制御部
105  初期値選択レジスタ
106  初期値レジスタ0
107  初期値レジスタ1
108  ブロック処理切り替え信号レジスタ
109  アドオン処理パターン生成部
110  アドオン処理パターン加算部
【図１】
2007127788.tif 000003
【図２】
2007127788.tif 000004
【図３】
2007127788.tif 000005
【図４】
2007127788.tif 000006
【図５】
2007127788.tif 000007
【図６】
2007127788.tif 000008
【図７】
2007127788.tif 000009
【図８】
2007127788.tif 000010
【図９】
2007127788.tif 000011
【図１０】
2007127788.tif 000012
【図１１】
2007127788.tif 000013
【図１２】
2007127788.tif 000014