(57)【要約】【課題】ＡＣタイミング較正の時間と費用を低減する。【解決手段】第１及び第２較正ユニット（200,300）は、ドライバ（202, 204, 206, 208）及び比較器（210, 212, 214, 216）のペアを第１及び第２の関係の組に従って接続する固定配線経路（220, 222, 224, 226,303,304,306,308）を有している。タイミング遅延とドライバ／比較器の関係に基づいて式の組を解く（110）ことにより、ドライバ（202, 204, 206, 208）及び比較器（210, 212, 214, 216）を含む試験システム（218）の信号経路によって混入する相対的なタイミング誤差を判定する。【選択図】図２
2007010657.tif 000002
【特許請求の範囲】
【請求項１】
自動回路試験システムを較正する方法において、
前記試験システムの複数のドライバ及び比較器間に第１較正ユニットを電気的に接続するステップであって、前記第１較正ユニットは、第１の関係の組に従って前記ドライバ及び比較器のペアを接続する固定配線経路を有している、ステップと、
前記第１較正ユニットが前記複数のドライバ及び比較器間に接続されている間に、ＡＣタイミング較正手順を実行することにより、前記第１の関係の組のそれぞれにおけるタイミング遅延を判定するステップと、
前記複数のドライバ及び比較器間に第２較正ユニットを電気的に接続するステップであって、前記第２較正ユニットは、第２の関係の組に従って前記ドライバ及び比較器のペアを接続する固定配線経路を有している、ステップと、
前記第２較正ユニットが前記複数のドライバ及び比較器間に接続されている間に、ＡＣタイミング較正手順を実行することにより、前記第２の関係の組のそれぞれにおけるタイミング遅延を判定するステップと、
前記タイミング遅延とドライバ／比較器の関係に基づいて、式の組を解くことにより、（ｉ）前記ドライバを含む前記試験システムの信号経路によって混入する相対的なタイミング誤差と、（ｉｉ）前記比較器を含む前記試験システムの信号経路によって混入する相対的なタイミング誤差を判定するステップと、
を有することを特徴とする方法。
【請求項２】
前記ドライバの中の１つを含む前記信号経路の中の基準のものと関連したタイミング誤差を既定値に設定することにより、前記式の組を部分的に解くことを特徴とする請求項１記載の方法。
【請求項３】
前記既定値はゼロであることを特徴とする請求項２記載の方法。
【請求項４】
前記比較器の中の１つを含む前記信号経路の中の基準のものと関連したタイミング誤差を既定値に設定することにより、前記式の組を部分的に解くことを特徴とする請求項１記載の方法。
【請求項５】
前記既定値はゼロであることを特徴とする請求項４記載の方法。
【請求項６】
自動回路試験システムを較正するシステムにおいて、
第１及び第２較正ユニットであって、それぞれが、（ｉ）前記較正ユニットを前記試験システムの複数のドライバに電気的に接続する複数のドライバ接点を具備するドライバインターフェイス、（ｉｉ）前記較正ユニットを前記試験システムの複数の比較器に電気的に接続する複数の比較器接点を具備する比較器インターフェイス、及び（ｉｉｉ）前記較正ユニットのドライバ接点及び比較器接点のペアを接続する複数の固定配線経路を具備する、第１及び第２較正ユニットを有し、
前記第１較正ユニットの前記固定配線経路は、第１の関係の組に従って前記較正ユニットのドライバ及び比較器接点のペアを接続し、前記第２較正ユニットの前記固定配線経路は、第２の関係の組に従って前記第２較正ユニットのドライバ及び比較器接点のペアを接続することを特徴とするシステム。
【請求項７】
前記較正ユニットは、その上部に前記固定配線経路が堆積されたアルミナ基板を有することを特徴とする請求項６記載のシステム。
【請求項８】
前記固定配線経路は、薄膜回路トレースであることを特徴とする請求項７記載のシステム。
【請求項９】
前記較正ユニットは、プリント回路基板を有することを特徴とする請求項６記載のシステム。
【請求項１０】
前記較正ユニットは、前記較正ユニットを使用して前記試験システムを較正した後に、前記試験システムによって試験されることになるウエハに似た形状であることを特徴とする請求項６記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動回路試験システムを較正するシステム、方法、及びコンピュータプログラムに関するものである。
【背景技術】
【０００２】
回路基板、集積回路、又はＳＯＣ（Ｓｙｓｔｅｍ−Ｏｎ−ａ−Ｃｈｉｐ）などのシステム又はコンポーネントを含む電気的装置の製造及び／又は出荷の前には、装置が設計どおりに構築されているか又は機能するかどうかを判定するべく、通常、装置の試験を行う。この試験は、しばしば、自動回路試験システムによって実行される（これは、ＡＴＥ（Ａｕｔｏｍａｔｅｄ  Ｔｅｓｔ  Ｅｑｕｉｐｍｅｎｔ）とも呼ばれている）。
【０００３】
試験システムの結果が有意なものになるように、システムを較正する必要がある。即ち、試験システムによって試験の際に混入しうる固有のシステム誤差を定量化しなければならない。
【０００４】
試験システムの固有のシステム誤差の特徴を判定するには、較正済みのドライバをシステムの信号比較器のそれぞれに順番に接続すればよい。次いで、較正済みのドライバによって起動された試験信号をそれぞれの比較器によって読み取り、比較器によって読み取った信号を予想信号と比較することにより、予想信号からのそれらの逸脱を判定可能である。同様に、較正済みの比較器をシステムのドライバのそれぞれに順番に接続することも可能である。次いで、ドライバによって起動された試験信号を較正済みの比較器によって読み取り、較正済みの比較器によって読み取った信号を予想信号と比較することにより、予想信号からのそれらの逸脱を判定可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この方法を使用して試験システムの固有のシステム誤差の特徴を判定するには、システムのドライバ及び比較器のそれぞれを較正済みのドライバ又は比較器に接続するべく、プロービングしなければならない。このプロービングを行う１つの方法は、ドライバ及び比較器を含む較正済みの試験ヘッドを試験システムの信号ピンのそれぞれに順番に接続するロボットによる方法である。しかしながら、このようなロボットは、高価であり、且つ、その機械的な公差を維持することは困難である。
【０００６】
試験システムの信号ピンのプロービングを行う別の方法は、リレー信号セレクタによる方法である。即ち、システムのドライバ及び比較器のそれぞれと接触するように、較正済みのドライバ又は比較器を順番にスイッチングすればよい。しかしながら、リレー信号セレクタによれば、（特に、高周波ＡＣタイミング較正の際に）信号の劣化が発生し、この結果、システム較正が困難なものになる。
【課題を解決するための手段】
【０００７】
一実施例においては、自動回路試験システムを較正する方法は、試験システムの複数のドライバ及び比較器間に第１較正ユニットを電気的に接続するステップを有している。第１較正ユニットは、ドライバ及び比較器のペアを第１の関係の組に従って接続する固定配線経路を有している。第１較正ユニットが複数のドライバ及び比較器間に接続されている間に、ＡＣタイミング較正手順を実行し、第１の関係の組のそれぞれにおけるタイミング遅延を判定する。次いで、第２較正ユニットを複数のドライバ及び比較器間に電気的に接続する。第２較正ユニットは、第２の関係の組に従ってドライバ及び比較器のペアを接続する固定配線経路を有している。第２較正ユニットが複数のドライバ及び比較器間に接続されている間に、ＡＣタイミング較正手順を実行し、第２の関係の組のそれぞれにおけるタイミング遅延を判定する。最後に、タイミング遅延とドライバ／比較器の関係に基づいて式の組を解くことにより、（１）ドライバを含む試験システムの信号経路によって混入する相対的なタイミング誤差と、（２）比較器を含む試験システムの信号経路によって混入する相対的なタイミング誤差を判定する。
【０００８】
第２実施例によれば、自動回路試験システムを較正するシステムは、第１及び第２較正ユニットを有している。それぞれの較正ユニットは、（１）較正ユニットを試験システムの複数のドライバに電気的に接続する複数のドライバ接点を具備するドライバインターフェイス、（２）較正ユニットを試験システムの複数の比較器に電気的に接続する複数の比較器接点を具備する比較器インターフェイス、及び（３）較正ユニットのドライバ接点と比較器接点のペアを接続する複数の固定配線経路を有している。第１較正ユニットの固定配線経路は、第１の関係の組に従って較正ユニットのドライバ及び比較器接点のペアを接続し、第２較正ユニットの固定配線経路は、第２の関係の組に従って第２較正ユニットのドライバ及び比較器接点のペアを接続する。
【０００９】
第３実施例においては、自動回路試験システムを較正する方法は、試験システムの複数のドライバ及び比較器間に第１較正ユニットを電気的に接続するステップを有している。第１較正ユニットは、第１の関係の組に従ってドライバと比較器のペアを接続する固定配線経路を有している。第１較正ユニットが複数のドライバ及び比較器間に接続されている間に、抵抗値チェックを実行し、第１の関係の組によって定義されている信号経路の抵抗値を判定する。次いで、第２較正ユニットを複数のドライバ及び比較器間に電気的に接続する。第２較正ユニットは、第２の関係の組に従ってドライバ及び比較器のペアを接続する固定配線経路を有している。第２較正ユニットが複数のドライバ及び比較器間に接続されている間に、抵抗値チェックを実行し、第２の関係の組によって定義されている信号経路の抵抗値を判定する。最後に、抵抗値とドライバ／比較器の関係に基づいて、式の組を解くことにより、（１）ドライバを含む試験システムの信号経路によって付与される相対的な抵抗値と、（２）比較器を含む試験システムの信号経路によって付与される相対的な抵抗値を判定する。
【００１０】
その他の実施例も開示されている。
【発明を実施するための最良の形態】
【００１１】
添付図面には、本発明の例示用の実施例が示されている。
【００１２】
図１は、自動回路試験システムを較正する模範的な方法１００を示している。方法１００は、試験システム２１８の複数のドライバ２０２、２０４、２０６、２０８と比較器２１０、２１２、２１４、２１６間に第１較正ユニット２００（図２）を電気的に接続するステップ１０２によって始まっている。図２に示されているように、第１較正ユニット２００は、第１の関係の組に従ってドライバ２０２〜２０８と比較器２１０〜２１６のペアを接続する固定配線経路２２０、２２２、２２４、２２６を有している。一例として、これらの関係は、ドライバ２０２と比較器２１０間の直列接続を含むものとして示されている（これは、ドライバ２０２と比較器２１０の間に接続されている任意の配線経路、スイッチング回路、並びに、自動回路試験システム、そのプローブカード、及びその試験ソケットのその他の要素を含んでいる）。ドライバ２０２と比較器２１０間の直列接続と同様に、第１較正ユニット２００は、ドライバ２０４と比較器２１２間、ドライバ２０６と比較器２１４間、及びドライバ２０８と比較器２１６間に直列接続を形成可能である。
【００１３】
第１較正ユニット２００を所定の位置に配置することにより、第１ＡＣタイミング較正手順を実行し、第１の関係の組のそれぞれにおけるタイミング遅延を判定する１０４。
【００１４】
第１ＡＣタイミング較正手順を実行した後に、第２較正ユニット３００（図３）を複数のドライバ２０２〜２０８と比較器２１０〜２１６間に接続する１０６。図３に示されているように、第２較正ユニット３００は、第２の関係の組に従ってドライバ２０２〜２０８と比較器２１０〜２１６のペアを接続する固定配線経路３０２、３０４、３０６、３０８を有している（例えば、ドライバ２０２と比較器２１２間、ドライバ２０４と比較器２１４間、ドライバ２０６と比較器２１６間、及びドライバ２０８と比較器２１０間の直列接続）。第２較正ユニット３００を所定の位置に配置することにより、第２ＡＣタイミング較正手順を実行し、第２の関係の組のそれぞれにおけるタイミング遅延を判定する１０８。
【００１５】
第１及び第２ＡＣタイミング較正手順を実行した後に、タイミング遅延とドライバ／比較器の関係に基づいて、式の組を解く１１０。この結果、（１）ドライバ２０２〜２０８を含む試験システムの信号経路によって混入する相対的なタイミング誤差（例えば、タイミング誤差Ａ１、Ａ２、Ａ３、及びＡ４）と、（２）比較器２１０〜２１６を含む試験システムの信号経路によって混入する相対的なタイミング誤差（例えば、タイミング誤差Ｂ１、Ｂ２、Ｂ３、及びＢ４）が判定可能である。
【００１６】
一例として、第１ＡＣタイミング較正手順は、ドライバ２０２〜２０８によって複数の試験信号を生成するステップと、第１較正ユニット２００を介して、比較器２１０〜２１６によって試験信号をキャプチャするステップと、を有することができる。この結果（並びに、第１較正ユニット２００によって混入する遅延が無視可能であると仮定することにより）、タイミング誤差Ａ１〜Ａ４及びＢ１〜Ｂ４によって表される経路について、タイミング遅延Ｔ11、Ｔ22、Ｔ33、及びＴ44の組を次のように取得可能である。
【００１７】
Ｔ11＝Ａ１＋Ｂ１
Ｔ22＝Ａ２＋Ｂ２
Ｔ33＝Ａ３＋Ｂ３
Ｔ44＝Ａ４＋Ｂ４              （１）
【００１８】
又、一例として、第２ＡＣタイミング較正手順は、ドライバ２０２〜２０８によって複数の試験信号を生成するステップと、第２較正ユニット３００を介して、比較器２１０〜２１６によって試験信号をキャプチャするステップと、を有することができる。この結果（並びに、第２較正ユニット３００によって混入する遅延が無視可能であると仮定することにより）、タイミング誤差Ａ１〜Ａ４及びＢ１〜Ｂ４によって表される経路について、タイミング遅延Ｔ12、Ｔ23、Ｔ34、及びＴ41の組を次のように取得可能である。
【００１９】
Ｔ12＝Ａ１＋Ｂ２
Ｔ23＝Ａ２＋Ｂ３
Ｔ34＝Ａ３＋Ｂ４
Ｔ41＝Ａ４＋Ｂ１              （２）
【００２０】
これらの式を解いてドライバ２０２〜２０８を含む試験システムの信号経路によって混入する相対的なタイミング誤差を判定するべく、第２の式の組（２）を第１の式の組（１）から減算し、次のようにタイミング誤差Ｔa、Ｔb、Ｔc、及びＴdを導出可能である。
【００２１】
Ｔa＝Ｔ22−Ｔ12＝Ａ２＋Ｂ２−（Ａ１＋Ｂ２）＝Ａ２−Ａ１；  Ａ２＝Ｔa＋Ａ１
Ｔb＝Ｔ33−Ｔ23＝Ａ３＋Ｂ３−（Ａ２＋Ｂ３）＝Ａ３−Ａ２；  Ａ３＝Ｔb＋Ａ２
Ｔc＝Ｔ44−Ｔ34＝Ａ４＋Ｂ４−（Ａ３＋Ｂ４）＝Ａ４−Ａ３；  Ａ４＝Ｔc＋Ａ３
Ｔd＝Ｔ11−Ｔ41＝Ａ１＋Ｂ１−（Ａ４＋Ｂ１）＝Ａ１−Ａ４；  Ａ１＝Ｔd＋Ａ４    （３）
【００２２】
次に、信号経路の中の基準のもの（a reference one of the signal paths）に関連したタイミング誤差を既定値に設定することにより（例えば、タイミング誤差Ａ１をゼロに設定することにより）、前述の式を解いて、ドライバ側の信号経路によって混入する相対的なタイミング誤差を次のように判定可能である。
【００２３】
Ａ２＝Ｔa＋Ａ１＝Ｔa＋０＝Ｔa
Ａ３＝Ｔb＋Ａ２＝Ｔb＋Ｔa
Ａ４＝Ｔc＋Ａ３＝Ｔc＋Ｔb＋Ｔa
Ａ１＝Ｔd＋Ａ４＝Ｔd＋Ｔc＋Ｔb＋Ｔa       （４）
【００２４】
これらのタイミング誤差（Ａ１〜Ａ４）を得ることにより、適切な調節を自動回路試験システムに加えることが可能であり、或いは、自動回路試験システムによって取得される計測値に対して適用できるように、適切な較正係数を保存することも可能である。
【００２５】
式の組（１）及び（２）を解くことにより、比較器２１０〜２１６を含む試験システムの信号経路によって混入する相対的なタイミング誤差を判定することも可能である。第１の式の組（１）を第２の式の組（２）から減算することにより、次のタイミング誤差Ｔ1、Ｔ2、Ｔ3、及びＴ4が得られる。
【００２６】
Ｔ1＝Ｔ12−Ｔ11＝Ａ１＋Ｂ２−（Ａ１＋Ｂ１）＝Ｂ２−Ｂ１；  Ｂ２＝Ｔ1＋Ｂ１
Ｔ2＝Ｔ23−Ｔ22＝Ａ２＋Ｂ３−（Ａ２＋Ｂ２）＝Ｂ３−Ｂ２；  Ｂ３＝Ｔ2＋Ｂ２
Ｔ3＝Ｔ34−Ｔ33＝Ａ３＋Ｂ４−（Ａ３＋Ｂ３）＝Ｂ４−Ｂ３；  Ｂ４＝Ｔ3＋Ｂ３
Ｔ4＝Ｔ41−Ｔ44＝Ａ４＋Ｂ１−（Ａ４＋Ｂ４）＝Ｂ１−Ｂ４；  Ｂ１＝Ｔ4＋Ｂ４    （５）
【００２７】
次に、信号経路の中の基準のものと関連したタイミング誤差を既定値に設定することにより（例えば、タイミング誤差Ｂ１をゼロに設定することにより）、前述の式を解いて、比較器側の信号経路によって混入する相対的なタイミング誤差を次のように判定可能である。
【００２８】
Ｂ２＝Ｔ1＋Ｂ１＝Ｔ1＋０＝Ｔ1
Ｂ３＝Ｔ2＋Ｂ２＝Ｔ2＋Ｔ1
Ｂ４＝Ｔ3＋Ｂ３＝Ｔ3＋Ｔ2＋Ｔ1
Ｂ１＝Ｔ4＋Ｂ４＝Ｔ4＋Ｔ3＋Ｔ2＋Ｔ1       （６）
【００２９】
前述のタイミング誤差（Ｂ１〜Ｂ４）を得ることにより、適切な調節を自動回路試験システムに加えることが可能であり、或いは、自動回路試験システムによって取得される計測値に対して適用できるように、適切な較正係数を保存することも可能である。
【００３０】
自動回路試験システムが、それぞれがドライバ及び比較器の両方２０２／４０８、２０４／４１０、２０６／４１２、２０８／４１４、４００／２１０、４０２／２１２、４０４／２１４、４０６／２１６に接続される複数の信号ピンを有する場合には、第１及び第２較正ユニット２００、３００を使用し、図４及び図５に示されているドライバ／比較器の関係を較正することも可能である。即ち、図４に示されているように配置された第１較正ユニット２００によって第３ＡＣタイミング較正手順を実行することにより、タイミング誤差Ｃ１〜Ｃ４及びＤ１〜Ｄ４によって表される経路について、タイミング遅延Ｔ1-1、Ｔ2-2、Ｔ3-3、及びＴ4-4の組を次のように取得可能である。
【００３１】
Ｔ1-1＝Ｃ１＋Ｄ１
Ｔ2-2＝Ｃ２＋Ｄ２
Ｔ3-3＝Ｃ３＋Ｄ３
Ｔ4-4＝Ｃ４＋Ｄ４          （７）
【００３２】
同様に、図５に示されているように配置された第２較正ユニット３００によって第４ＡＣタイミング較正手順を実行することにより、タイミング誤差Ｃ１〜Ｃ４及びＤ１〜Ｄ４によって表される経路について、タイミング遅延Ｔ1-2、Ｔ2-3、Ｔ3-4、及びＴ4-1の組を次のように取得可能である。
【００３３】
Ｔ1-2＝Ｃ１＋Ｄ２
Ｔ2-3＝Ｃ２＋Ｄ３
Ｔ3-4＝Ｃ３＋Ｄ４
Ｔ4-1＝Ｃ４＋Ｄ１          （８）
【００３４】
次いで、式の組（１）及び（２）と同様に、式の組（７）及び（８）を解けばよい。
【００３５】
代替実施例においては、図４及び図５に示されているドライバ４００〜４０６と比較器４０８〜４１４を較正ユニットの別個の組を使用して試験可能である。
【００３６】
好ましくは、方法１００は、その様々なステップを実行するコード（例えば、一連の命令）を有するコンピュータプログラムとして実施される。コードは、例えば、メモリ或いは固定又は着脱可能なディスクを含む１つ又は複数のコンピュータ可読媒体上に保存可能である。いくつかのケースにおいては、コンピュータプログラムは、較正対象の自動回路試験システム２１８によって実行可能である。その他のケースにおいては、試験システム２１８の動作を制御するべく試験システム２１８に接続されている１つ又は複数のコンピュータにより、コンピュータプログラムの一部又はすべてを実行可能である。
【００３７】
一例として、図６は、第１較正ユニット２００を更に詳細に示している。図示されているように、較正ユニット２００は、較正ユニット２００を試験システムの複数のドライバに電気的に接続するための複数のドライバ接点６０２、６０４、６０６、６０８を具備するドライバインターフェイス６００を有することができる。又、較正ユニット２００は、較正ユニット２００を試験システムの複数の比較器に電気的に接続するための複数の接点６１２、６１４、６１６、６１８を具備する比較器インターフェイス６１０をも有することができる。又、較正ユニット２００は、較正ユニットのドライバ接点及び比較器接点のペア６０２／６１２、６０４／６１４、６０６／６１６、６０８／６１８を接続する複数の固定配線経路２２０〜２２６をも有することができる。
【００３８】
一実施例においては、較正ユニット２００は、その上部（又は、その内部）にその固定配線経路が堆積又は形成される基板を有することができる。例えば、較正ユニット２００は、その上部に薄膜回路トレースが堆積されたアルミナ（Ａｌ2Ｏ3）基板を有することができる。或いは、例えば、較正ユニット２００は、その上部（又は、その内部）に回路トレースが形成されるＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）基板を有することができる。或いは、この代わりに、較正ユニット２００は、同軸ケーブル又はこれに類似したものが装着された基板を有することもできる。但し、いずれの場合にも、固定配線経路により、信号を劣化させたりその他の方法で較正プロセスに誤差を混入させうる機械的なリレーや能動的半導体コンポーネントが除去されている。
【００３９】
一実施例においては、較正ユニット２００、３００は、較正ユニット２００、３００を使用して試験システムが較正された後に、その試験システムによって試験されることになる実際の被検デバイス（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：ＤＵＴ）に似たサイズになっている。いくつかのケースにおいては、この結果、較正ユニット２００、３００は、試験システムによって試験されるウエハに似た形状を有することになろう（即ち、その試験システムがウエハ試験に使用される場合）。較正ユニット２００、３００が、試験システムの試験対象であるＤＵＴに十分に似ておれば、ロボットシステムにより、較正ユニットを試験システム内において配置したり、試験システムから除去したりすることができる。
【００４０】
第２較正ユニット３００は、第１較正ユニット２００と同様に構築可能であり、第１較正ユニットの固定配線経路が第１の関係の組において較正ユニットのドライバ及び比較器接点のペアを接続するのに対して、第２較正ユニットの固定配線経路は、第２の関係の組において第２較正ユニットのドライバ及び比較器接点のペアを接続するという点のみが異なっている。
【００４１】
本明細書に記述されている方法及び装置は、これらによってシステムの試験ソケットにおける自動回路試験システムの較正が可能であるという点が有利であろう。高周波ＡＣタイミング較正の際には、試験システムのプローブカード及び試験ソケットのインピーダンスが、タイミング誤差の最も大きな原因となる可能性がある。多くの従来の較正法は、プローブカード及び試験ソケットのタイミング誤差を考慮していない。
【００４２】
本明細書に記述されている方法及び装置のいくつか又はすべてによって提供可能な別の利点は、較正済みのドライバ又は比較器を試験システムのそれぞれのすべての信号ピンに接続する必要がないという点にある。むしろ、わずかに２つのチャネルを基準チャネルに接続することにより、すべてのその他のチャネルのタイミング誤差を相対的な方式で算出可能である。
【００４３】
又、本明細書に記述されている方法及び装置を使用することにより、ＡＣタイミング較正の時間と費用を低減することができる。例えば、ロボットアームを移動して試験システムのそれぞれのすべての信号ピンをプロービングする必要がない。又、第１及び第２較正ユニットを製造する費用は、（１）ロボットの費用や（２）能動的な機械的又は半導体コンポーネントを含むリレー信号セレクタの費用と比べて、最小限のものである。
【００４４】
又、本明細書に開示されている方法及び装置は、障害の可能性を有する能動的コンポーネントが存在していないことから、優れた信頼性を提供することができる。
【００４５】
ＡＣタイミング較正以外にも、本明細書に開示されている方法及び装置は、その他のアプリケーションを具備している。例えば、図７は、自動回路試験システムを較正する第２の模範的な方法７００を示している。方法７００においては、第１較正ユニット２００が試験システムのドライバと比較器間に接続されている間に７０２、抵抗値チェックを実行する７０４。この結果、第１較正ユニット２００の配線関係によって定義されている信号経路に対応する複数の抵抗値を判定することができる。次いで、第２較正ユニット３００が試験システムのドライバと比較器間に接続されている間に７０６、第２抵抗値チェックが実行可能である７０８。この結果、第２較正ユニット３００の配線関係によって定義されている信号経路に対応する複数の抵抗値を判定することができる。一実施例においては、抵抗値チェックは、試験システムのＤＣパラメトリック試験ユニット（ＰＭＵ）のドライバ側電流源又は比較器側電圧源を使用して実行されるＤＣ抵抗値変動試験である。
【００４６】
前述のタイミング誤差の式を解いた方法と同様に、抵抗値とドライバ／比較器の関係に基づいて、式の組を解くことにより、（ｉ）ドライバを含む試験システムの信号経路によって付与される相対的な抵抗値と、（ｉｉ）比較器を含む試験システムの信号経路によって付与される相対的な抵抗値が判定可能である７１０。ＡＣタイミング較正試験を実行する前に信号経路の接触抵抗の変動を知ることが望ましいため、ＤＣ抵抗値の変動の判定は有用である。
【図面の簡単な説明】
【００４７】
【図１】自動回路試験システムを較正する第１の模範的な方法を示している。
【図２】図１に示されている方法を実行する際に、第１及び第２較正ユニットがそのドライバ及び比較器間に接続されている間に、試験システムのドライバと比較器間に形成される様々な接続を示している。
【図３】図１に示されている方法を実行する際に、第１及び第２較正ユニットがそのドライバ及び比較器間に接続されている間に、試験システムのドライバと比較器間に形成される様々な接続を示している。
【図４】図１に示されている方法を実行する際に、第１及び第２較正ユニットがそのドライバ及び比較器間に接続されている間に、試験システムのドライバと比較器間に形成される様々な接続を示している。
【図５】図１に示されている方法を実行する際に、第１及び第２較正ユニットがそのドライバ及び比較器間に接続されている間に、試験システムのドライバと比較器間に形成される様々な接続を示している。
【図６】図２及び図４に示されている較正ユニットの模範的な形態を示している。
【図７】自動回路試験システムを較正する第２の模範的な方法を示している。
【符号の説明】
【００４８】
２００  第１較正ユニット
２０２、２０４、２０６、２０８  ドライバ
２１０、２１２、２１４、２１６  比較器
２１８  自動回路試験システム
２２０、２２２、２２４、２２６、３０２、３０４、３０６、３０８  固定配線経路
３００  第２較正ユニット
６００  ドライバインターフェイス
６０２、６０４、６０６、６０８  ドライバ接点
６１０  比較器インターフェイス
６１２、６１４、６１６、６１８  比較器接点
【図１】
2007010657.tif 000003
【図２】
2007010657.tif 000004
【図３】
2007010657.tif 000005
【図４】
2007010657.tif 000006
【図５】
2007010657.tif 000007
【図６】
2007010657.tif 000008
【図７】
2007010657.tif 000009