(57)【要約】【課題】Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた酸化物トランジスタを低コストで効率的に製造することを目的とする。【解決手段】ソース電極４、ドレン電極４及びゲート電極２の３つの電極、チャネル層６及びゲート絶縁膜３の各要素を基板上に形成してなる酸化物トランジスタにおいて、上記各要素の少なくとも２以上をそれぞれ電気抵抗率の異なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成した。【選択図】図１
2007305658.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレン電極及びゲート電極の３電極、チャネル層及びゲート絶縁膜の各要素を基板上に形成してなる酸化物トランジスタにおいて、上記各要素の少なくとも２以上をそれぞれ電気抵抗率の異なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成したことを特徴とする酸化物トランジスタ。
【請求項２】
上記３電極がそれぞれ電気抵抗率１×１０-3〜１×１０-1Ωｃｍの導電性Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成され、上記チャネル層が電気抵抗率１〜１×１０3Ωｃｍの半導電性Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成され、かつ上記ゲート絶縁膜が電気抵抗率１×１０6〜１×１０10Ωｃｍの高抵抗Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成された請求項１記載の酸化物トランジスタ。
【請求項３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成された各要素が、スパッタリング法により上記基板状に形成されたものである請求項１又は２記載の酸化物トランジスタ。
【請求項４】
透明材料からなる基板を用いた透明酸化物半導体である請求項１〜３のいずれか１項に記載の酸化物トランジスタ。
【請求項５】
酸素ガスを含む雰囲気下で、Ｉｎ，Ｇａ及びＺｎを含むターゲットを用いてスパッタすることにより、所定パターンのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を基板上に形成し、該Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で、ソース電極、ドレン電極及びゲート電極の３電極、チャネル層及びゲート絶縁膜の各要素の１以上を形成して、酸化物トランジスタを製造する方法において、上記酸素ガス流量を変化させることにより、電気抵抗率の異なる２種以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成して、上記各要素の少なくとも２以上を形成することを特徴とする酸化物トランジスタの製造方法。
【請求項６】
メタルマスクを用いて所定パターンのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を基板上に形成し、かつ該メタルマスクを交換すると共に上記酸素ガス流量を変化させることにより、電気抵抗率の異なる２種以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成して、上記各要素の少なくとも２以上を形成することを特徴とする請求項５記載の酸化物トランジスタの製造方法。
【請求項７】
メタルマスクを交換すると共に酸素ガス流量を変化させることにより、電気抵抗率１×１０-3〜１×１０-1Ωｃｍの導電性Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜からなるソース電極、ドレン電極及びゲート電極の各電極と、電気抵抗率１〜１×１０3Ωｃｍの半導電性Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜からなるチャネル層と、電気抵抗率１×１０6〜１×１０10Ωｃｍの高抵抗Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜からなるゲート絶縁膜をスパッタリングにより形成する請求項６記載の酸化物トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソース電極、ドレン電極及びゲート電極の３電極、チャネル層及びゲート絶縁膜の少なくとも２以上をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成した酸化物トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
酸化物半導体、特に透明酸化物半導体は新しい特性を持つ電子・光デバイスの実現には必要不可欠の材料である。最近、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜がアモルファス状態でも大きな電界効果移動度を有することが示され、ＰＥＴ基板上にＩｎ−Ｇａ−Ｚｎ−Ｏ膜をチャネル層として用いたＦＥＴ素子の作製に成功したことが報告されている（非特許文献１：Ｎａｔｕｒｅ２００４年４３２巻４８８ページ）。
【０００３】
しかしながら、このような酸化物半導体は、各電極、絶縁膜及びチャネル層をスパッタ法、蒸着法、ＣＶＤ法などで基板上に形成することにより作製されるが、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜をチャネル層として用いてＴＦＴ素子などの酸化物半導体を作成する場合、従来はソース電極、ドレン電極及びゲート電極の３電極や絶縁膜には、他の異なる材料を用いているため、様々なスパッタターゲットや蒸着源、装置を必要とし、低コストでの製造は困難である。
【０００４】
このように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた酸化物半導体が、良好な汎用性を得るためには製造コストの削減が大きな課題である。
【０００５】
【非特許文献１】Ｎａｔｕｒｅ２００４年４３２巻４８８ページ
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みなされたもので、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた酸化物トランジスタを低コストで効率的に製造することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者は、上記目的を達成するため、例えばガラス基板やポリエチレンテレフタレートなどの透明基材上にＴＦＴトランジスタなどの電子デバイスを低コストで製造するためには、複雑な装置を必要としない簡易なプロセス、材料の組み合わせや簡易なデバイスの構造の開発が必要不可欠であるとの指針に従って鋭意検討を重ねた結果、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、酸素含有量によって抵抗率を大きく変化させることができ、ソース電極、ドレン電極、ゲート電極、チャネル層、ゲート絶縁膜などの基板上に成形されるデバイス構成要素の複数、更にはすべての構成要素をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成することが可能であり、また酸素ガスを含む雰囲気下でＩｎ，Ｇａ及びＺｎを含むターゲットを用いてスパッタリングによりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する際に、酸素ガス流量を変化させることによりＩｎ−Ｇａ−Ｚｎ−Ｏ膜の酸素含有量を調節して電気抵抗率の異なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成することができ、例えばメタルマスクを用いてパターニングを行う場合には、メタルマスクの交換と酸素ガス流量の調節のみにより基板上に２以上の上記構成要素を形成し得、更にはすべての構成要素を形成することも可能であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物を用いた酸化物トランジスタ低コストで安価に製造し得ることを見出し、本発明を完成したものである。
【０００８】
従って、本発明は、ソース電極、ドレン電極及びゲート電極の３電極、チャネル層及びゲート絶縁膜の各要素を基板上に形成してなる酸化物トランジスタにおいて、上記各要素の少なくとも２以上をそれぞれ電気抵抗率の異なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成したことを特徴とする酸化物トランジスタを提供する。
【０００９】
また、本発明は上記酸化物トランジスタの製造方法として、酸素ガスを含む雰囲気下で、Ｉｎ，Ｇａ及びＺｎを含むターゲットを用いてスパッタすることにより、所定パターンのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を基板上に形成し、該Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で、ソース電極、ドレン電極及びゲート電極の３電極、チャネル層及びゲート絶縁膜の各要素の１以上を形成して、酸化物トランジスタを製造する方法において、上記酸素ガス流量を変化させることにより、電気抵抗率の異なる２種以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成して、上記各要素の少なくとも２以上を形成することを特徴とする酸化物トランジスタの製造方法を提供する。
更にこの本発明製造方法のより好ましい実施態様として、メタルマスクを用いて所定パターンのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を基板上に形成し、かつ該メタルマスクを交換すると共に上記酸素ガス流量を変化させることにより、電気抵抗率の異なる２種以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成して、上記各要素の少なくとも２以上を形成することを特徴とする上記本発明の酸化物トランジスタの製造方法を提供する。
【発明の効果】
【００１０】
本発明によれば、安定した特性のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いたＴＦＴ素子等の酸化物トランジスタを高い生産性で作製することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明につき更に詳しく説明する。
本発明の酸化物トランジスタは、上述のように、ソース電極、ドレン電極及びゲート電極の３電極、チャネル層及びゲート絶縁膜の各要素を基板上に形成したものであり、かつ上記の通り各要素の２以上をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成したもので、例えば図１に示した構成のＴＦＴ素子を例示することができる。
【００１２】
この図１のトランジスタは、基板１上にゲート電極２を形成すると共にこのゲート電極２をゲート絶縁膜３で被覆して、このゲート絶縁膜３を介してゲート電極２を挟むようにソース電極４とドレン電極５を対峙するように形成し、更にソース電極４とドレン電極５との間にチャネル層６を形成したものである。本発明では、上記ソース電極４、ドレン電極５、ゲート電極２の３電極、チャネル層６及びゲート絶縁膜３の各要素の少なくとも２以上をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成したもので形成したものである。
【００１３】
この場合、上記基板としては、従来からトランジスタ等の電子デバイスの基板として公知のものを用いることができ、例えば白板ガラス，青板ガラス，石英ガラス等のガラス基板、ポリエチレンテレフタレート（ＰＥＴ）を初めとする高分子フィルム基材などの透明基板や、デバイスに対して透明性が求められない場合であれば、各種金属基板やＳｉウェハー、プラスチック基板、ポリイミド等の非透明高分子基板などを用いることができる。
【００１４】
本発明のトランジスタは、この基板上に形成したソース電極４、ドレン電極５及びゲート電極２、チャネル層６及びゲート絶縁膜３の各要素の少なくとも２以上をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成したものであるが、上記ソース電極４、ドレン電極５及びゲート電極２の３電極はいずれも良好な導電性を有する材料で形成され、これらの電極をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成する場合には、通常は３電極の全てを電気抵抗率を低く設定したＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成することが好ましい。
【００１５】
これら上記ソース電極４、ドレン電極５及びゲート電極２は、特に制限されるものではないが、電気抵抗率１×１０-3〜１×１０-1Ωｃｍ、特に１×１０-3〜１×１０-2Ωｃｍとすることが好ましく、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成する場合には、酸素欠損を十分に導入した導電性のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。なお、これら電極を他の材料で形成する場合には、ＩＴＯやＦＴＯといった透明電極材料や、透明性を求めなければＡｕ，Ｐｔ，Ｔｉ，Ａｌなどの金属材料、各種導電性高分子材料などの公知の材料を用い、公知の方法で電極を形成すればよい。
【００１６】
また、上記ゲート絶縁膜３は、特に制限されるものではないは、通常は電気抵抗率１×１０6〜１×１０10Ωｃｍ、特に１×１０8〜１×１０10Ωｃｍとすることが好ましく、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成する場合には、酸素欠損を極力低減化した高抵抗のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。なお、このゲート絶縁膜を他の材料で形成する場合には、ＳｉＯ2，Ｙ2Ｏ3，Ｔａ2Ｏ5，Ｈｆ酸化物などの金属酸化物や、ポリイミドを初めとする絶縁性高分子材料などの公知の材料を用い、公知の方法で絶縁膜を形成すればよい。
【００１７】
次に、上記チャネル層６は、特に制限されるものではないが、通常は電気抵抗率１〜１×１０3Ωｃｍ、特に１０〜１×１０3Ωｃｍとすることが好ましく、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で形成する場合には、酸素欠損を適度に与えた半導電性Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。この場合、特に制限されるものではないが、酸素含有量を徐々に変化させた組成傾斜膜（導電率傾斜膜）をソース電極４及びドレン電極５とチャネル層６との界面に適用することもでき、これによりソース電極４及びドレン電極５とチャネル層６との界面でのバリアを低減し、特性を向上させることができる。なお、このチャネル層を他の材料で形成する場合には、ＺｎＯを初めとする酸化物半導体材料やペンタセンを初めとする有機半導体材料などの公知の材料を用い、公知の方法でチャネル層を形成すればよい。
【００１８】
上記ソース電極４、ドレン電極５及びゲート電極２、チャネル層６及びゲート絶縁膜３の各要素をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成する場合の形成方法は、ＤＣ反応性スパッタ法やＲＦスパッタ法、パルスレーザー蒸着法などの物理的気相成長法を用いることができるが、特に酸素ガスを含む雰囲気下で、Ｉｎ，Ｇａ及びＺｎを含むターゲットを用いてスパッタする方法が好ましく採用される。この場合、酸素ガスの流量を調整変化させることにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の酸素欠損量を調整して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の各要素に適した上記電気抵抗率に調整することができ、この酸素ガス流量の調整により、比較的容易に電気抵抗率の異なる各要素を形成することができる。この場合、各要素のパターニングはフォトリソグラフやメタルマスクを用いる方法など、公知の方法を採用することができ、特に制限されるものではないが、メタルマスクを用いてパターニングを行うことが生産効率の点からは好ましく、これによりメタルマスクの交換と上記酸素ガス流量の調整により、同一の装置で極めて容易に電気抵抗率の異なる上記各要素を形成することができる。また、スパッタターゲットもしくは蒸着源としては、Ｉｎ−Ｇａ−Ｚｎ合金ターゲットやＩｎＧａＺｎＯ4焼結体ターゲットを使用することができる。
【００１９】
また、従来のＤＣ反応性スパッタ法やＲＦスパッタ法などの成膜法は、成膜速度が比較的遅いために十分な生産性が得られない場合があると共に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の安定な組成制御も容易ではなく特性の維持が困難になる場合がある。そこで、特に制限されるものではないが、複数のカソードにパルス状の電圧を今後に印加することにより、高速でこれらの膜を作製するデュアルカソードスパッタ法を適用して生産性を向上させることができる。更に、プラズマ中のイオン濃度を測定することによって導入酸素量をリアルタイムで制御するＰＥＭ（Ｐｌａｓｍａ  Ｅｍｉｓｓｉｏｎ  Ｍｏｎｉｔｏｒ）コントロールによるフィードバックシステムを用いることも好ましく、これによりターゲットの状態に依存することなく、薄膜の安定な組成制御及び酸素含有量制御を行うことができる。更にまた、上記ソース電極４、ドレン電極５及びゲート電極２をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成する場合には、上述のように、酸素欠損を十分に導入した導電性のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成するが、更に低抵抗化するために水素・水を添加しながら成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜とすることもできる。
【００２０】
ここで、本発明の酸化物トランジスタは、ソース電極４、ドレン電極５及びゲート電極２の３つの電極、チャネル層６及びゲート絶縁膜３の各要素のうち、少なくとも２以上を電気抵抗率の異なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成したものであるが、好ましくは、基板１上に形成される全ての要素をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成することが好ましく、これにより非常に効率よく低コストで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた酸化物トランジスタを製造することができる。
【００２１】
即ち、酸素ガスを含む雰囲気下でＩｎ，Ｇａ及びＺｎを含むターゲットを用いてスパッタすることにより、ソース電極４、ドレン電極５、ゲート電極２、チャネル層６及びゲート絶縁膜３の各要素をＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成すると共に、その際に酸素ガス流量を変化させることにより、各要素を上記所定の電気抵抗率を有するＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成することができ、酸素ガス流量を調整することにより、容易に電気抵抗率の異なる上記各要素を効率的に形成することができる。更には、パターニングをメタルマスクを用いて行えば、このメタルマスクを交換すると共に、上記酸素ガス流量を変化させることにより、単一の装置でメタルマスクの交換と酸素ガス流量の調整だけで、電気抵抗率の異なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜で上記各要素の全てを形成することができ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜用いた酸化物トランジスタを非常に生産性よく製造することができるものである。
【００２２】
なお、本発明の酸化物トランジスタは、図１に示したボトムゲート・ボトムコンタクト型のものに限定されるものではなく、ボトムゲート・トップコンタクト、トップゲート・ボトムコンタクト、トップゲート・トップコンタクトなど、その他の形態とすることもできる。
【実施例】
【００２３】
以下、実施例を示し、本発明をより具体的に説明するが、本発明は下記実施例に制限されるものではない。
【００２４】
［実施例１］
まず、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の電気抵抗率の酸素依存性を確認するべく、以下に示す条件でＤＣマグネトロンスパッタ法によって成膜操作を行った。得られたＩｎ−Ｇａ−Ｚｎ−Ｏ膜の電気抵抗率と酸素導入量との関係を図２に示す。なお、電気抵抗率の測定はＭｉｔｓｕｂｉｓｈｉ  Ｃｈｅｍｉｃａｌ  Ｃｏｒｐｏｒａｔｉｏｎ社製の「Ｌｏｒｅｓｔａ−ＡＰ  ＭＣＰ−Ｔ４００」を用いて行った。
成膜条件
ターゲット：ＩｎＧａＺｎＯ4焼結体（サイズ７５ｍｍφ）
到達真空度：５．０×１０-4Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１００Ｗ
使用基板：コーニング７０５９無アルカリガラス
成膜雰囲気：ガス流量を１００ｓｃｃｍで一定とし、ＡｒとＯ2の流量比を変化させた。
【００２５】
図２のグラフに示されているように、成膜時の酸素導入量を１ｓｃｃｍ以上の範囲で増減することにより、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の電気抵抗率を規則的に変化させ得ることが確認された。
【００２６】
また、得られたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を観察したところ、導入酸素量が０．５ｓｃｃｍ以下では酸素欠損が過剰なために得られた膜が黒く着色していた。これに対して、導入酸素量が１ｓｃｃｍ以上の膜では全て可視光領域で透明であった。更に、導入酸素量１ｓｃｃｍと３ｓｃｃｍで作製した膜に対してホール効果測定を行いキャリア濃度を調べた。測定は東陽テクニカ社製ホール効果測定装置「ＲｅｓｉＴｅｓｔ８３００」を用いて行った。その結果、それぞれの膜で１０19ｃｍ-3、１０16ｃｍ-3程度のキャリア濃度であった。ホール移動度は両者ともほぼ同様で約１０ｃｍ2／Ｖｓｅｃ程度であり、キャリア量による移動度の大幅な変化は無かった。
【００２７】
以上の結果から、導入酸素量の制御によってＩｎ−Ｇａ−Ｚｎ−Ｏ膜の電気抵抗率を１０-2〜１０10Ωｃｍまで変化させ得ることが確認された。
【００２８】
次に、成膜時の酸素ガス流量を制御することによって電気抵抗率を変化させたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いて、下記の手順に従って実際に図１に示した構成のＴＦＴ素子を作成した。なお、このＴＦＴ素子はメタルマスクによるパターニングを適用し、図１の通りボトムゲート・ボトムコンタクト型とした。また、成膜条件は上記の酸素依存性試験と同様にした。
【００２９】
まず、コーニング７０５９無アルカリガラス製の基板１上にゲート電極２を最も低抵抗で、かつ可視光領域で透明なＩｎ−Ｇａ−Ｚｎ−Ｏ膜で形成した。成膜時の酸素ガス流量は１ｓｃｃｍとし、出来る限りの低抵抗化を行った。得られたＩｎ−Ｇａ−Ｚｎ−Ｏ膜からなるゲート電極２の電気抵抗率は、上記図１の結果から１０-2Ωｃｍ程度であると推察される。
【００３０】
次に、メタルマスクを交換し、成膜時の酸素ガス流量を５．５ｓｃｃｍに制御してＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜し、ゲート絶縁膜３を形成した。このゲート絶縁膜３の電気抵抗率は、上記図１の結果から約１０9Ωｃｍ以上であると推察される。
【００３１】
また、メタルマスクを交換し、上記ゲート電極２と同様にして、電気抵抗率１０-2Ωｃｍ程度のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜し、ソース電極４及びドレン電極５を形成した。
【００３２】
最後に、メタルマスクを交換し、成膜時の酸素ガス流量を３ｓｃｃｍに制御してＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜し、チャネル層６を形成した。このチャネル層６の電気抵抗率は、上記図１の結果から約１０2Ωｃｍ程度であると推察される。なお、チャネル長は５０μｍ、チャネル幅は２００μｍである。
【００３３】
得られたＴＦＴ素子の動作特性をＡｇｉｌｅｎｔ社製半導体パラメータアナライザーを用いて試験した。その結果、ゲート電圧を２０Ｖ印加した際にソース・ドレン電極を０〜５０Ｖと変化させることによって、Ｏｎ／Ｏｆｆ比を３００程度得ることができ、ＴＦＴ素子としての動作特性を確認した。
【００３４】
［実施例２］
まず、コーニング７０５９無アルカリガラス製の基板にパターニングを施さずに上記実施例１と同様の条件でＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜し、ゲート電極を一様に成膜した。このゲート絶縁膜の電気抵抗率は、実施例１と同様に１０-2Ωｃｍ程度であると推察される。
【００３５】
次に、パターニングを施さずに上記実施例１と同様の条件でゲート絶縁膜及びチャネル層（チャネル長５０μｍ、チャネル幅２００μｍ）を順次成膜した。得られたゲート絶縁膜及びチャネル層の電気抵抗率は、実施例１と同様にゲート絶縁膜１０9Ωｃｍ以上、チャネル層１０2Ωｃｍ程度であると推察される。
【００３６】
最後に、ソース電極とドレン電極をフォトリソグラフ工程によりパターニングを行って実施例１と同様の条件で成膜して、ＴＦＴ素子を作製した。この場合、上記チャネル層のチャネル長が５０μｍ、チャネル幅が２００μｍとなるようにソース電極とドレン電極を成膜した。得られたソース電極及びドレン電極の電気抵抗率は、いずれも実施例１と同様に１０-2Ωｃｍ程度であると推察される。程度であると推察される。
【００３７】
得られたＴＦＴ素子の動作特性をＡｇｉｌｅｎｔ社製半導体パラメータアナライザーを用いて試験した。その結果、ゲート電圧を６Ｖ印加した際にソース・ドレン電極を０〜１０Ｖと変化させることによって、Ｏｎ／Ｏｆｆ比を１３０程度得ることができ、ＴＦＴ素子としての動作特性を確認した。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例にかかるＴＦＴ素子（酸化物トランジスタ）を示す概略断面図である。
【図２】スパッタリングによりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する際に得られる膜の電気抵抗率と成膜時の酸素導入量との関係を示すグラフである。
【符号の説明】
【００３９】
１  基板
２  ゲート電極
３  ゲート絶縁膜
４  ソース電極
５  ドレン電極
６  チャネル層
【図１】
2007305658.tif 000003
【図２】
2007305658.tif 000004