(57)【要約】【課題】アンテナ効果回避対策を施した半導体集積回路装置、及びアンテナ効果回避対策を容易に施すことができる半導体集積回路装置の製造方法を提供すること。【解決手段】半導体集積回路装置の製造方法は、第１導電型半導体領域、第１導電型半導体領域に形成した第１の第１導電型拡散領域、第１半導体領域に形成したゲート絶縁膜、ゲート絶縁膜上のゲート電極、及びゲート電極に電気的に接続された配線層を形成する形成工程と、形成工程後、配線層においてアンテナ効果回避対策の必要性を検討する検討工程と、検討工程において、アンテナ効果回避対策を施す必要があると判断した場合には、第１の第１導電型拡散領域を第２の第２導電型拡散領域に置き換えて、第２の第２導電型拡散領域と第１半導体領域とでｐｎ接合を形成すると共に、第２の第２導電型拡散領域と配線層とを電気的に接続する対策工程と、を含む。【選択図】図５
2007305854.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体領域と、
前記第１導電型半導体領域に形成されたゲート電極及びゲート絶縁膜と、
前記ゲート電極に電気的に接続された少なくとも１つの配線層と、
前記第１導電型半導体領域に形成された第１の拡散領域と、を備えた半導体集積回路装置であって、
前記第１の拡散領域は、ボディコンタクトないしウェルコンタクトの一部を、ボディコンタクトないしウェルコンタクトから電気的に分離して形成されると共に前記第１の拡散領域を取り囲む領域とｐｎ接合を形成するよう形成され、
前記第１の拡散領域は、前記少なくとも１つの配線層と電気的に接続されて前記少なくとも１つの配線層に帯電した電荷の放電経路として機能することを特徴とする半導体集積回路装置。
【請求項２】
前記第１の拡散領域は、第２導電型であり、前記第１導電型半導体領域と前記ｐｎ接合を形成することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
第１導電型はｐ型であり、第２導電型はｎ型であることを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
第２の第２導電型拡散領域をさらに備え、
前記第１の拡散領域は、第１導電型であり、前記第２の第２導電型拡散領域に取り囲まれて、前記第２の第２導電型拡散領域と前記ｐｎ接合を形成することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項５】
第１導電型はｎ型であり、第２導電型はｐ型であることを特徴とする請求項４に記載の半導体集積回路装置。
【請求項６】
前記第１の拡散領域は、セルの周縁部に形成されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体集積回路装置。
【請求項７】
前記第１導電型半導体領域と第２導電型半導体領域とを備える相補型金属酸化膜半導体（ＣＭＯＳ）を備える半導体集積回路装置であって、
前記第１の拡散領域は、前記第２導電型半導体領域と前記ボディコンタクトないしウェルコンタクトとの間に配置されることを特徴とする請求項１〜６のいずれか一項に記載の半導体集積回路装置。
【請求項８】
ゲート電極に接続された配線層においてアンテナ効果の発生を回避する際に、
ボディコンタクトないしウェルコンタクトの一部の領域を、ボディコンタクトないしウェルコンタクトと電気的に分離し、前記配線層に蓄積した電荷の放電経路とすることを特徴とする半導体集積回路装置の製造方法。
【請求項９】
前記一部の領域と、前記一部の領域を取り囲む領域とでｐｎ接合を形成することを特徴とする請求項８に記載の半導体集積回路装置の製造方法。
【請求項１０】
第１導電型半導体領域、第１導電型半導体領域に形成した第１の第１導電型拡散領域、前記第１半導体領域に形成したゲート絶縁膜、前記ゲート絶縁膜上のゲート電極、及び前記ゲート電極に電気的に接続された配線層を形成する形成工程と、
前記形成工程後、前記配線層においてアンテナ効果回避対策の必要性を検討する検討工程と、
前記検討工程において、アンテナ効果回避対策を施す必要があると判断した場合には、
前記第１の第１導電型拡散領域を第２の第２導電型拡散領域に置き換えて、前記第２の第２導電型拡散領域と前記第１半導体領域とでｐｎ接合を形成すると共に、
前記第２の第２導電型拡散領域と前記配線層とを電気的に接続する対策工程と、を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
前記形成工程において、前記第１の第１導電型拡散領域をボディコンタクトないしウェルコンタクトとして形成し、
前記対策工程において、ボディコンタクトないしウェルコンタクトの一部の領域をボディコンタクトないしウェルコンタクトから電気的に分離し、
前記一部の領域を前記第２の第２導電型拡散領域に置き換えることを特徴とする請求項１０に記載の半導体集積回路装置の製造方法。
【請求項１２】
第１導電型半導体領域、第１導電型半導体領域に形成した第１の第１導電型拡散領域、前記第１半導体領域に形成したゲート絶縁膜、前記ゲート絶縁膜上のゲート電極、及び前記ゲート電極に電気的に接続された配線層を形成する形成工程と、
前記形成工程後、前記配線層においてアンテナ効果回避対策の必要性を検討する検討工程と、
前記検討工程において、アンテナ効果回避対策を施す必要があると判断した場合には、
前記第１の第１導電型拡散領域を取り囲む前記第１導電型半導体領域を第２の第２導電型拡散領域に置き換えて、前記第１の第１導電型拡散領域と前記第３の第２導電型拡散領域とでｐｎ接合を形成すると共に、
前記第１の第１導電型拡散領域と前記配線層とを電気的に接続する対策工程と、を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１３】
前記形成工程において、前記第１の第１導電型拡散領域をボディコンタクトないしウェルコンタクトとして形成し、
前記対策工程において、ボディコンタクトないしウェルコンタクトの一部の領域をボディコンタクトないしウェルコンタクトから電気的に分離し、
前記一部の領域を取り囲む前記第１導電型半導体領域を第２の第２導電型拡散領域に置き換えることを特徴とする請求項１２に記載の半導体集積回路装置の製造方法。
【請求項１４】
前記形成工程において、前記第１導電型半導体領域に、前記第１の第１導電型拡散領域と分離して配置されると共に前記第１の第１導電型拡散領域と電気的に接続された第３の第１導電型拡散領域をさらに形成し、
前記対策工程において、前記第１の第１導電型拡散領域と前記第３の導電型拡散領域を電気的に分離することを特徴とする請求項１０又は１２に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記形成工程において、前記第１の第１導電型拡散領域と前記第３の第１導電型拡散領域は、ボディコンタクトないしウェルコンタクトとして形成し、
前記対策工程において、前記第１の第１導電型拡散領域を放電経路として形成し、前記第３の第１導電型拡散領域をボディコンタクトないしウェルコンタクトとして形成することを特徴とする請求項１４に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナ効果によるゲート絶縁膜の破壊を防止する半導体集積回路装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、ゲート絶縁膜も薄膜化している。そのため、アンテナ効果によるゲート絶縁膜の破壊が問題となっている。ここで、「アンテナ効果」とは、ゲート電極に電気的に接続された配線層の形成工程、特にプラズマエッチング工程、において、配線層からの放電経路がないために、配線層に電荷が蓄積することをいう。アンテナ効果により、配線層に蓄積した電荷が所定値を超えると、配線層に接続されたゲート絶縁膜に高電界のストレスがかかり、ゲート絶縁膜が破壊されることになる。
【０００３】
アンテナ効果によるゲート絶縁膜の破壊を説明するための概略平面図及び概略断面図を図１３及び図１４に示す。図１３は、ゲート電極及びゲート電極に電気的に接続した配線層の概略平面図であり、図１４は、図１３に示した要素の側面図である。図１３及び図１４において、トランジスタのゲート電極３１に、第１配線層３４がコンタクト３８を介して接続されている。第１配線層３４は、ビア３９を介して上位の第２配線層３５に接続されている。第２配線層３５は、図１３において横方向に延びた広面積の配線層である。プラズマエッチング加工時等において、この広面積の第２配線層３５に電荷が蓄積する。第２配線層３５は、半導体基板４１等には電気的に接続されていないため、蓄積した電荷の放電経路は存在しない。そのため、第２配線層３５からゲート絶縁膜３７に高電界のストレスがかかり、ゲート絶縁膜３７が破壊されることになる。ゲート絶縁膜３７の破壊は、図１３に示す第２配線層３５のように、配線層の表面積が大きいほど生じる可能性が高くなる。
【０００４】
そこで、アンテナ効果によるゲート絶縁膜の破壊を防止するために、アンテナ比（＝配線層の表面積／ゲートのチャネル面積）を一定の値以下にして、配線層に蓄積される電荷量を低減すると共に、ゲート絶縁膜の単位面積当たりにかかるストレスを軽減する対策がとられている。例えば、特許文献１に記載の半導体集積回路のレイアウト方法によれば、アンテナ効果回避対策が必要な場合に、回路ブロックをリング状に囲む配線障壁領域を最上位層に設け、配線障壁領域を介して回路ブロック間を接続することにより、回路ブロック内部のアンテナ比を小さくしている。また、特許文献２に記載の半導体集積回路の製造方法によれば、アンテナ効果が発生する可能性のあるレイアウトに対し、最上位配線層を経由した配線を持つスタンダードセルを挿入して、ゲート絶縁膜の破壊を防止している。
【０００５】
アンテナ効果によるゲート絶縁膜の破壊を防止する他の対策としては、ゲート電極に接続された配線層に保護素子を接続して、配線層に蓄積した電荷の放電経路を確保する方法がある。例えば、特許文献３に記載の半導体集積回路のレイアウト方法によれば、アンテナ効果の防止対策が必要な配線に、保護素子としてダイオード素子を接続している。
【０００６】
【特許文献１】特開２００２−２８９６９５号公報
【特許文献２】特開平１１−１８６３９４号公報
【特許文献３】特開２００１−２３７３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１及び特許文献２のように、最上位配線を利用してアンテナ効果を回避する方法では、最上位配線層付近が混雑している場合、対策が必要な配線を所望の経路で最上位配線層に接続することができない。そこで、対策が必要な配線と最上位配線層とを接続するためには、既設の素子を迂回しながら配線及びビアを形成しなければならない。この場合、その迂回配線の配線容量が生じ、回路特性に影響を及ぼしてしまう可能性がある。また、最上位配線層を経由しなければならないとすると、レイアウト構成の自由度に制約がかかる。
【０００８】
また、特許文献２及び特許文献３のように、セルや保護素子を挿入する方法では、配線後ないし配線設計後にセルや保護素子を挿入しなければならない箇所が判明するため、レイアウト面積不足により、セルや保護素子を挿入できない場合が考えられる。また、アンテナ効果対策が必要な配線層から半導体基板への放電経路を形成するためには、レイアウト時に放電用の領域を予め基板に確保しなければならない。しかしながら、アンテナ効果回避対策をしなければならない箇所は、配線後に判明するため、放電用領域の位置決定が困難である。放電用領域までの配線を迂回経路で形成しなければならないとすると、上記と同様に回路特性に影響を及ぼす可能性がある。
【０００９】
本発明は、アンテナ効果回避対策を施した半導体集積回路装置及びアンテナ効果回避対策を容易に施すことができる半導体集積回路装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の第１視点によれば、第１導電型半導体領域と、第１導電型半導体領域に形成されたゲート電極及びゲート絶縁膜と、ゲート電極に電気的に接続された少なくとも１つの配線層と、第１導電型半導体領域に形成された第１の拡散領域と、を備えた半導体集積回路装置であって、第１の拡散領域は、ボディコンタクトないしウェルコンタクトの一部を、ボディコンタクトないしウェルコンタクトから電気的に分離して形成されると共に第１の拡散領域を取り囲む領域とｐｎ接合を形成するよう形成され、第１の拡散領域は、少なくとも１つの配線層と電気的に接続されて少なくとも１つの配線層に帯電した電荷の放電経路として機能する半導体集積回路装置を提供する。
【００１１】
上記第１視点の好ましい形態によれば、第１の拡散領域は、第２導電型であり、第１導電型半導体領域とｐｎ接合を形成する。さらに好ましい形態によれば、第１導電型はｐ型であり、第２導電型はｎ型である。
【００１２】
上記第１視点の好ましい形態によれば、半導体集積回路装置は第２の第２導電型拡散領域をさらに備え、第１の拡散領域は、第１導電型であり、第２の第２導電型拡散領域に取り囲まれて、第２の第２導電型拡散領域とｐｎ接合を形成する。さらに好ましい形態によれば、第１導電型はｎ型であり、第２導電型はｐ型である。
【００１３】
上記第１視点の好ましい形態によれば、第１の拡散領域は、セルの周縁部に形成されている。
【００１４】
上記第１視点の好ましい形態によれば、第１導電型半導体領域と第２導電型半導体領域とを備える相補型金属酸化膜半導体（ＣＭＯＳ）を備える半導体集積回路装置であって、第１の拡散領域は、第２導電型半導体領域とボディコンタクトないしウェルコンタクトとの間に配置される。
【００１５】
本発明の第２視点によれば、ゲート電極に接続された配線層においてアンテナ効果の発生を回避する際に、ボディコンタクトないしウェルコンタクトの一部の領域を、ボディコンタクトないしウェルコンタクトと電気的に分離し、配線層に蓄積した電荷の放電経路とする半導体集積回路装置の製造方法を提供する。
【００１６】
上記第２視点の好ましい形態によれば、一部の領域と、一部の領域を取り囲む領域とでｐｎ接合を形成する。
【００１７】
本発明の第３視点によれば、第１導電型半導体領域、第１導電型半導体領域に形成した第１の第１導電型拡散領域、第１半導体領域に形成したゲート絶縁膜、ゲート絶縁膜上のゲート電極、及びゲート電極に電気的に接続された配線層を形成する形成工程と、形成工程後、配線層においてアンテナ効果回避対策の必要性を検討する検討工程と、検討工程において、アンテナ効果回避対策を施す必要があると判断した場合には、第１の第１導電型拡散領域を第２の第２導電型拡散領域に置き換えて、第２の第２導電型拡散領域と第１半導体領域とでｐｎ接合を形成すると共に、第２の第２導電型拡散領域と配線層とを電気的に接続する対策工程と、を含む半導体集積回路装置の製造方法を提供する。
【００１８】
上記第３視点の好ましい形態によれば、形成工程において、第１の第１導電型拡散領域をボディコンタクトないしウェルコンタクトとして形成し、対策工程において、ボディコンタクトないしウェルコンタクトの一部の領域をボディコンタクトないしウェルコンタクトから電気的に分離し、一部の領域を第２の第２導電型拡散領域に置き換える。
【００１９】
本発明の第４視点によれば、第１導電型半導体領域、第１導電型半導体領域に形成した第１の第１導電型拡散領域、第１半導体領域に形成したゲート絶縁膜、ゲート絶縁膜上のゲート電極、及びゲート電極に電気的に接続された配線層を形成する形成工程と、形成工程後、配線層においてアンテナ効果回避対策の必要性を検討する検討工程と、検討工程において、アンテナ効果回避対策を施す必要があると判断した場合には、第１の第１導電型拡散領域を取り囲む第１導電型半導体領域を第２の第２導電型拡散領域に置き換えて、第１の第１導電型拡散領域と第３の第２導電型拡散領域とでｐｎ接合を形成すると共に、第１の第１導電型拡散領域と配線層とを電気的に接続する対策工程と、を含む半導体集積回路装置の製造方法を提供する。
【００２０】
上記第４視点の好ましい形態によれば、形成工程において、第１の第１導電型拡散領域をボディコンタクトないしウェルコンタクトとして形成し、対策工程において、ボディコンタクトないしウェルコンタクトの一部の領域をボディコンタクトないしウェルコンタクトから電気的に分離し、一部の領域を取り囲む第１導電型半導体領域を第２の第２導電型拡散領域に置き換える。
【００２１】
上記第３視点及び第４視点の好ましい形態によれば、形成工程において、第１導電型半導体領域に、第１の第１導電型拡散領域と分離して配置されると共に第１の第１導電型拡散領域と電気的に接続された第３の第１導電型拡散領域をさらに形成し、対策工程において、第１の第１導電型拡散領域と第３の導電型拡散領域を電気的に分離する。さらに好ましい形態によれば、形成工程において、第１の第１導電型拡散領域と第３の第１導電型拡散領域は、ボディコンタクトないしウェルコンタクトとして形成し、対策工程において、第１の第１導電型拡散領域を放電経路として形成し、第３の第１導電型拡散領域をボディコンタクトないしウェルコンタクトとして形成する。
【発明の効果】
【００２２】
本発明によれば、アンテナ効果回避対策が必要な配線層からの放電経路を、大きなスペースを要することなく、またレイアウトの大きな修正を要することなく確保することができる。特に、アンテナ効果対策が必要な場合に、ボディコンタクトないしウェルコンタクトの領域の一部を放電経路として利用するため、放電経路を容易に形成することができる。また、既設の素子を迂回するための配線が必要ないもしくは短くてすむため、回路特性に影響を及ぼす可能性を低減することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の半導体集積回路装置及びその製造方法について、ｐ型半導体基板及びｐ型半導体基板に形成したｎウェルを備える相補型金属酸化膜半導体（ＣＭＯＳ（Complementary Metal Oxide Semiconductor））を例にして以下に説明する。
【００２４】
まず、図１及び図２を用いて、本発明の半導体集積回路装置のレイアウトについて説明する。図１は、半導体集積回路装置におけるレイアウトを示す概略平面図であり、図２は、図１のＡ−Ａ線概略断面図である。なお、本発明における概略平面図においては、拡散領域等の範囲を明確にするために、シリコン酸化膜の図示を省略している。半導体集積回路装置１は、半導体領域としてのｐ型半導体基板２と、ｐ型半導体基板２に形成された半導体領域としてのｎウェル３を備える。ｐ型半導体基板２及びｎウェル３には、基本回路セル（詳細不図示）の周縁部に沿って、拡散領域としてのボディコンタクト（サブストレートコンタクト）４及びウェルコンタクト６が形成されている。ボディコンタクト４及びウェルコンタクト６は、それぞれコの字状となっている。図１に示す形態においては、ボディコンタクト４とｎウェル３との間には、拡散領域５が、ボディコンタクト４と予め分離（独立）して配置されている。また、ウェルコンタクト６とｐ型半導体基板２との間には、拡散領域７がウェルコンタクト６と予め分離（独立）して形成されている。本発明においては、この拡散領域５ないし７が、アンテナ効果回避対策が不必要な場合には、ボディコンタクトないしウェルコンタクトとして使用され、アンテナ効果回避対策が必要な場合には、放電経路として使用される。以下に、各実施形態について説明する。
【００２５】
本発明の第１実施形態に係る半導体集積回路装置について説明する。第１実施形態に係る半導体集積回路装置は、図１及び図２に示す半導体集積回路装置１のレイアウトにおいて、アンテナ効果回避対策を施していない形態、すなわち拡散領域５ないし７をボディコンタクトないしウェルコンタクトとして使用する形態である。図３は、第１実施形態に係る半導体集積回路装置の概略平面図であり、図４は、図３のＢ−Ｂ線概略断面図である。
【００２６】
半導体集積回路装置１において、ｐ型半導体基板２に、ゲート電極１１、ソース１２、ドレイン１３及びゲート絶縁膜（図３には不図示）を備えるＭＯＳ電界効果型トランジスタ（ＦＥＴ（Field Effect Transistor））が形成されている。ゲート電極１１には、コンタクト（不図示）を介して第３配線層１４が接続されている。拡散領域５は、ボディコンタクト４と同じ導電型であるｐ型拡散領域４ａにする。ボディコンタクト４及び第１導電型拡散領域４ａは、第１コンタクト１５及び第１配線層９を介して電気的に接続され、第１導電型拡散領域４ａは、ボディコンタクトとして機能することが可能となる。同様に、第２導電型拡散領域７は、ウェルコンタクト６と同じ導電型であるｎ型拡散領域６ａにする。ウェルコンタクト６及び第２導電型拡散領域６ａは、第２コンタクト１６及び第２配線層１０を介して電気的に接続され、第２導電型拡散領域６ａは、ウェルコンタクトとして機能することが可能となる。
【００２７】
第１実施形態においては、ＭＯＳＦＥＴがｐ型半導体基板２にある場合について説明したが、ＭＯＳＦＥＴがｎウェル３にある場合でも上記と同様である。
【００２８】
本発明の第２実施形態に係る半導体集積回路装置及びその製造方法について説明する。第１実施形態に係る半導体集積回路装置は、アンテナ効果回避対策が不要な形態（またはアンテナ効果回避対策を施す前の形態）であったが、第２実施形態に係る半導体集積回路装置は、アンテナ効果回避対策を施した形態、すなわち拡散領域５を放電経路として使用する形態である。図５は、第２実施形態に係る半導体集積回路の概略平面図であり、図６は、図５のＣ−Ｃ線概略断面図であり、そして図７は、図５のＤ−Ｄ線概略断面図である。
【００２９】
図３及び図４に示すような半導体集積回路装置を製造した後（各素子の形成及び各配線層の接続後）、例えば第３配線層１４等についてアンテナ効果が発生する可能性を検討する。アンテナ効果回避対策を施す必要があると判断されれば、第３配線層１４等に対しアンテナ回避対策を施す。アンテナ効果回避対策の必要性の有無の判断は、所望の基準をもって行うことができる。
【００３０】
このとき、ゲート電極１１に接続されている配線層、例えば第３配線層１４（ないし第４配線層１７）、に対してアンテナ効果回避対策が必要になったこととする。その場合、第１導電型拡散領域４ａ（図１及び図２に示す拡散領域５部分）に接続されていた第１配線層９及び第１コンタクト１５を取り除く。次に、拡散領域５部分を、ｐ型拡散領域４ａからｎ型拡散領域１８（例えばイオン注入層）へ置き換える。これにより、ｎ型拡散領域１８とｐ型半導体領域２からなるｐｎ接合が形成される。そして、第３配線層１４の上方に形成した第４配線層１７とｎ型拡散領域１８とをコンタクト２２を介して接続する。さらに、第４配線層１７と第３配線層１４とをビア２１を介して接続する。これにより、アンテナ効果回避対策が必要な第３配線層１４とｎ型拡散領域１８とが電気的に接続される。
【００３１】
このような形態によれば、ゲート電極１１に接続されている配線層、例えば第３配線層１４ないし第４配線層１７、に蓄積された電荷が、ｎ型拡散領域１８とｐ型半導体領域２からなるｐｎ接合の耐圧を超えた場合、その電荷は、第１導電型半導体領域２へ放電される。この耐圧は、ｐｎ接合が順バイアスとなっているため、ゲート絶縁膜１９を破壊する電圧に比べれば十分に小さい。したがって、拡散領域５部分を放電経路として機能させることができる。
【００３２】
したがって、第２実施形態に係る半導体集積回路装置及びその製造方法によれば、アンテナ効果回避対策が必要な場合に、ボディコンタクトの一部分を放電経路とすることにより、放電経路用の領域を新たに確保する必要なく、かつ迂回配線を形成することなく、アンテナ効果の発生を防止することができる。
【００３３】
次に、本発明の第３実施形態に係る半導体集積回路装置及びその製造方法について説明する。第２実施形態は、ｐ型半導体基板２に形成されたＭＯＳＦＥＴに接続された配線層にアンテナ効果回避対策が必要な形態であったが、第３実施形態は、ｎウェル３に形成されたＭＯＳＦＥＴに接続された配線層にアンテナ効果回避対策が必要な形態である。図８は、第３実施形態に係る半導体集積回路の概略平面図であり、図９は、図８のＥ−Ｅ線概略断面図であり、そして図１０は、図８のＦ−Ｆ線概略断面図である。
【００３４】
まず、ＭＯＳＦＥＴがｎウェル３に形成され、図３及び図４に示すように拡散領域７をウェルコンタクトの一部（ｎ型拡散領域６ａ）として使用する半導体集積回路装置を製造する。このとき、アンテナ効果回避対策が必要であることと判断された場合、ｎ型拡散領域６ａに接続されていた第２配線層１０及び第２コンタクト１６を取り除く。次に、ｎ型拡散領域６ａを覆っている（取り囲んでいる）ｎウェル３部分を削り取り、ｐ型拡散領域２３（例えばイオン注入層）に置き換える。次に、第２実施形態と同様にして、ｎ型拡散領域６ａと第４配線層１７とをコンタクト２２を介して接続し、さらに第３配線層１４と第４配線層１７とをビア２１を介して接続する。これにより、ｎ型拡散領域６ａとｐ型拡散領域２３によりｐｎ接合が形成され、ｎ型拡散領域６ａを配線層に蓄積した電荷の放電経路として使用することができる。
【００３５】
これより、第２実施形態及び第３実施形態によれば、ｐ型半導体領域であってもｎ型半導体領域であっても、ボディコンタクトないしウェルコンタクトの一部をアンテナ効果回避用の放電経路とすることができる。
【００３６】
第２及び第３実施形態においては、図１に示すように拡散領域５、７がボディコンタクト４ないしウェルコンタクト６から予め分離して配置された半導体集積回路を使用したが、拡散領域５、７がボディコンタクト４ないしウェルコンタクト６と一体的（ないし一続き）に形成されているものから、放電経路となる拡散領域１８、２３を形成することもできる。
【００３７】
次に、本発明の第４実施形態に係る半導体集積回路装置及びその製造方法について説明する。第２及び第３実施形態は、基本構成として、単一の基本回路セルに着目した形態であるが、第４実施形態は、複数の基本回路セルが並列配置された形態である。図１１は、第４実施形態に係る半導体集積回路の概略平面図である。
【００３８】
図１１に示す半導体集積回路装置は、同一形状の基本回路セルが上下に並んで配置されており、基本回路セルの周縁部には、格子状にボディコンタクト４及びウェルコンタクト６が形成されている。上下の基本回路セルの中間にあるボディコンタクト４ｃ及びウェルコンタクト６ｃは、両基本回路セルに共有されている。また、第１〜第３実施形態と同様にして、ボディコンタクト４とｎウェル３との間には、ボディコンタクト４と分離して形成された拡散領域が形成され、ウェルコンタクト６とｐ型半導体基板２との間には、ウェルコンタクト６と分離して形成された拡散領域が形成されている。そして、第２実施形態と同様にして、ｐ型半導体基板２にＭＯＳＦＥＴが形成され、ゲート電極１１に第３配線層１４等が接続されている。ここで、ゲート電極１１に接続している配線層に対してアンテナ効果対策が必要な場合には、第２実施形態と同様にして、ボディコンタクト４ｃに隣接する分離した拡散領域をｎ型拡散領域１８に置換する。そして、第４配線層１７とｎ型拡散領域１８とを電気的に接続する。これにより、配線層１４、１７に帯電した電荷をｎ型拡散領域１８を経由して放電することができる。また、図１１に示す形態においては、ボディコンタクト４ｂ、４ｄと分離された拡散領域４ａは、第１配線層９に電気的に接続され、ボディコンタクト４の一部として機能している。
【００３９】
次に、本発明の第５実施形態に係る半導体集積回路装置及びその製造方法について説明する。第４実施形態は、ｐ型半導体基板２に形成されたＭＯＳＦＥＴに接続された配線層にアンテナ効果回避対策が必要な形態であったが、第５実施形態は、ｎウェル３に形成されたＭＯＳＦＥＴに接続された配線層にアンテナ効果回避対策が必要な形態である。図１２は、第５実施形態に係る半導体集積回路の概略平面図である。
【００４０】
図１２に示す半導体集積回路装置は、図１１に示す第４実施形態に係る半導体集積回路装置と同様の構成を有するが、ＭＯＳＦＥＴがｎウェル３に形成されている。アンテナ効果回避対策が必要な場合には、第３実施形態と同様にして、ウェルコンタクト６ｃに隣接する拡散領域６ａにおいて、拡散領域６ａを取り囲むｎウェル３をｐ型拡散領域２３に置き換える。そして、ｐ型拡散領域２３と第４配線層１７とを電気的に接続する。これにより、配線層１４、１７に帯電した電荷を拡散領域６ａ及びｐ型拡散領域２３を経由して放電することができる。なお、ウェルコンタクト６ｂ、６ｄに隣接する分離した拡散領域６ａは、第２配線層１０に電気的に接続され、ウェルコンタクト６の一部として機能している。
【００４１】
第４実施形態及び第５実施形態によれば、基本回路セルに共有されるボディコンタクトないしウェルコンタクトであっても、その一部の領域をアンテナ効果回避用の放電経路として利用することができる。
【産業上の利用可能性】
【００４２】
本発明の半導体集積回路装置及びその製造方法は、上記実施形態に限定されることなく、本発明の範囲内において種々の変形、変更ないし改良を含むことができることは言うまでも無い。
【図面の簡単な説明】
【００４３】
【図１】本発明の半導体集積回路装置におけるレイアウトを示す概略平面図。
【図２】図１のＡ−Ａ線概略断面図。
【図３】本発明の第１実施形態に係る半導体集積回路装置の概略平面図。
【図４】図３のＢ−Ｂ線概略断面図。
【図５】本発明の第２実施形態に係る半導体集積回路の概略平面図。
【図６】図５のＣ−Ｃ線概略断面図。
【図７】図５のＤ−Ｄ線概略断面図。
【図８】本発明の第３実施形態に係る半導体集積回路の概略平面図。
【図９】図５のＥ−Ｅ線概略断面図。
【図１０】図５のＦ−Ｆ線概略断面図。
【図１１】本発明の第４実施形態に係る半導体集積回路の概略平面図。
【図１２】本発明の第５実施形態に係る半導体集積回路の概略平面図。
【図１３】アンテナ効果によるゲート絶縁膜の破壊を説明するための概略平面図。
【図１４】図１３に示す要素の側面図。
【符号の説明】
【００４４】
１        半導体集積回路装置
２        第１導電型半導体領域（ｐ型半導体基板）
３        第２導電型半導体領域（ｎウェル）
４        第１導電型拡散領域（ボディコンタクト）
５        拡散領域
６        第２導電型拡散領域（ウェルコンタクト）
７        拡散領域
８        シリコン酸化膜
９        第１配線層
１０      第２配線層
１１      ゲート電極
１２      ソース
１３      ドレイン
１４      第３配線層
１５      第１コンタクト
１６      第２コンタクト
１７      第４配線層
１８      第２導電型拡散領域（ｎ型）
１９      ゲート絶縁膜
２０      第３コンタクト
２１      ビア
２２      第４コンタクト
２３      第１導電型拡散領域（ｐ型）
３１      ゲート電極
３２      ソース
３３      ドレイン
３４      第１配線層
３５      第２配線層
３６      第３配線層
３７      ゲート絶縁膜
３８      コンタクト
３９      第１ビア
４０      第２ビア
４１      半導体基板
【図１】
2007305854.tif 000003
【図２】
2007305854.tif 000004
【図３】
2007305854.tif 000005
【図４】
2007305854.tif 000006
【図５】
2007305854.tif 000007
【図６】
2007305854.tif 000008
【図７】
2007305854.tif 000009
【図８】
2007305854.tif 000010
【図９】
2007305854.tif 000011
【図１０】
2007305854.tif 000012
【図１１】
2007305854.tif 000013
【図１２】
2007305854.tif 000014
【図１３】
2007305854.tif 000015
【図１４】
2007305854.tif 000016