(57)【要約】【課題】半導体チップが実装された面と同一面にインタフェース端子が形成されたカード基板を有するメモリカードにおいて、インタフェース端子上の樹脂モールドバリを低減する。【解決手段】基材１ａと基材１ａの表面および裏面を覆うソルダーレジスト１ｂとから構成され、その表面に半導体チップが実装されたカード基板１であって、カード基板１の表面に複数個のインタフェース端子４がソルダーレジスト１ｂから露出し、インタフェース端子４が半導体チップを覆う樹脂１０から露出し、さらに樹脂１０とインタフェース端子４との間に、ソルダーレジスト１ｂがその厚さ方向において全部または一部が除去された１つの帯状の領域（ソルダーレジスト抜き１１）が設けられている。【選択図】図２
2007213212.tif 000002
【特許請求の範囲】
【請求項１】
基材と前記基材の表面および裏面を覆うソルダーレジストとから構成されたカード基板をボード上に有し、前記カード基板の表面に樹脂により覆われた半導体チップが実装されたＩＣカードであって、
前記カード基板の表面では前記基材の表面に形成された複数個のインタフェース端子が前記ソルダーレジストから露出し、前記複数個のインタフェース端子が前記半導体チップを覆う前記樹脂から露出し、さらに前記樹脂と前記複数個のインタフェース端子との間には、前記ソルダーレジストがその厚さ方向において全部または一部が除去されてなる１つの帯状の領域が設けられていることを特徴とするＩＣカード。
【請求項２】
請求項１記載のＩＣカードにおいて、前記１つの帯状の領域の幅は０．２〜０．４ｍｍであることを特徴とするＩＣカード。
【請求項３】
請求項１記載のＩＣカードにおいて、前記カード基板の裏面では前記基材の裏面に形成されたテスト端子が前記ソルダーレジストから露出していることを特徴とするＩＣカード。
【請求項４】
請求項１記載のＩＣカードにおいて、前記複数個のインタフェース端子と、前記複数個のインタフェース端子と対応して前記ボードの表面に形成された複数個の第３接続パッドとがそれぞれボンディングワイヤを介して接続されていることを特徴とするＩＣカード。
【請求項５】
請求項１記載のＩＣカードにおいて、前記半導体チップは、フラッシュメモリチップと、前記フラシュメモリチップ上に積層されて前記フラッシュメモリチップを制御するコントローラチップとを含むことを特徴とするＩＣカード。
【請求項６】
請求項１記載のＩＣカードにおいて、前記半導体チップの表面に複数個の外部端子が形成され、さらに前記カード基板の表面では前記複数個の外部端子と対応して前記基材の表面に形成された複数個の第１接続パッドが前記ソルダーレジストから露出し、前記複数個の外部端子と前記複数個の第１接続パッドとがそれぞれボンディングワイヤを介して接続されていることを特徴とするＩＣカード。
【請求項７】
請求項６記載のＩＣカードにおいて、前記第１接続パッドに近接して前記基材を貫通する第１スルーホールが形成され、前記インタフェース端子に近接して前記基材を貫通する第２スルーホールが形成され、前記第１接続パッドは、前記第１スルーホールに埋め込まれた第１導体パターン、前記第２スルーホールに埋め込まれた第２導体パターン、および前記基材の裏面に形成されて前記第１導体パターンと前記第２導体パターンとを接続する配線パターンを介して、前記インタフェース端子に電気的に接続されていることを特徴とするＩＣカード。
【請求項８】
請求項７記載のＩＣカードにおいて、前記１つの帯状の領域は、その深さ方向において前記ソルダーレジストの全部および前記基材の一部を除去して設けられていることを特徴とするＩＣカード。
【請求項９】
基材と前記基材の表面および裏面を覆うソルダーレジストとから構成されたカード基板をボード上に有し、前記カード基板の表面に樹脂により覆われた半導体チップが実装されたＩＣカードであって、
前記カード基板の表面では前記基材の表面に形成された複数個のインタフェース端子が前記ソルダーレジストから露出し、前記複数個のインタフェース端子が前記半導体チップを覆う前記樹脂から露出し、さらに前記樹脂と前記複数個のインタフェース端子との間には、前記ソルダーレジストが周囲よりも厚く形成された１つの帯状の領域が設けられていることを特徴とするＩＣカード。
【請求項１０】
請求項９記載のＩＣカードにおいて、前記１つの帯状の領域の幅は０．２〜０．４ｍｍであることを特徴とするＩＣカード。
【請求項１１】
請求項９記載のＩＣカードにおいて、前記カード基板の裏面では前記基材の裏面に形成されたテスト端子が前記ソルダーレジストから露出していることを特徴とするＩＣカード。
【請求項１２】
請求項９記載のＩＣカードにおいて、前記複数個のインタフェース端子と、前記複数個のインタフェース端子と対応して前記ボードの表面に形成された複数個の第３接続パッドとがそれぞれボンディングワイヤを介して接続されていることを特徴とするＩＣカード。
【請求項１３】
請求項９記載のＩＣカードにおいて、前記半導体チップは、フラッシュメモリチップと、前記フラシュメモリチップ上に積層されて前記フラッシュメモリチップを制御するコントローラチップとを含むことを特徴とするＩＣカード。
【請求項１４】
請求項９記載のＩＣカードにおいて、前記半導体チップの表面に複数個の外部端子が形成され、さらに前記カード基板の表面では前記複数個の外部端子と対応して前記基材の表面に形成された複数個の第１接続パッドが前記ソルダーレジストから露出し、前記複数個の外部端子と前記複数個の第１接続パッドとがそれぞれボンディングワイヤを介して接続されていることを特徴とするＩＣカード。
【請求項１５】
基材と前記基材の表面および裏面を覆うソルダーレジストとから構成されたカード基板をボード上に有し、前記カード基板の表面に第１チップおよび第２チップが積層して実装されたＩＣカードの製造方法であって、以下の工程を含むことを特徴とするＩＣカードの製造方法；
（ａ）第１半導体ウエハの第１主面に集積回路を形成し、第２半導体ウエハの第１主面に集積回路を形成する工程、
（ｂ）前記第１半導体ウエハの第２主面を研削して前記第１半導体ウエハを所定の厚さとし、前記第２半導体ウエハの第２主面を研削して前記第２半導体ウエハを所定の厚さとする工程、
（ｃ）前記第１半導体ウエハをダイシングして前記第１半導体ウエハを前記第１チップに個片化し、前記第２半導体ウエハをダイシングして前記第２半導体ウエハを前記第２チップに個片化する工程、
（ｄ）チップ搭載領域と、前記第１チップの表面の縁辺に配列された複数個の外部端子と対応して前記チップ搭載領域以外の領域に配列された複数個の第１接続パッドと、前記第２チップの表面の縁辺に配列された複数個の外部端子と対応して前記チップ搭載領域以外の領域に配列された複数個の第２接続パッドと、前記複数個の第１接続パッドと対応して配列された複数個のインタフェース端子と、前記複数個のインタフェース端子と前記複数個の第１接続パッドとの間に前記ソルダーレジストがその厚さ方向において全部または一部が除去された１つの帯状の領域とを備える単位フレームが複数個配列して成る実装基板を準備する工程、
（ｅ）前記第１チップを前記実装基板の表面の単位フレーム毎のチップ搭載領域に貼り付けた後、前記第２チップを前記第１チップの表面のチップ搭載領域に貼り付ける工程、
（ｆ）前記第１チップの表面の縁辺に配列された前記複数個の外部端子と前記複数個の第１接続パッドとを第１ボンディングワイヤを用いてそれぞれ接続し、前記第２チップの表面の縁辺に配列された前記複数個の外部端子と前記複数個の第２接続パッドとを第２ボンディングワイヤを用いてそれぞれ接続する工程、
（ｇ）前記１つの帯状の領域を挟んで、前記第１および第２チップが形成された側の領域を樹脂で封止し、前記複数個のインタフェース端子が形成された側の領域は樹脂で封止しない工程、
（ｈ）前記実装基板を単位フレーム毎に切断して、前記第１および第２チップが実装された各々のカード基板を形成する工程、
（ｉ）前記第１および第２チップが実装された前記カード基板を前記ボード上に貼り付ける工程。
【請求項１６】
請求項１５記載のＩＣカードの製造方法において、前記１つの帯状の領域の幅は０．２〜０．４ｍｍであることを特徴とするＩＣカードの製造方法。
【請求項１７】
請求項１５記載のＩＣカードの製造方法において、前記（ｉ）工程の後、前記複数個のインタフェース端子と前記複数個のインタフェース端子と対応して前記ボードの表面に形成された複数個の第３接続パッドとをボンディングワイヤを介してそれぞれ接続する工程をさらに含むことを特徴とするＩＣカードの製造方法。
【請求項１８】
請求項１５記載のＩＣカードの製造方法において、前記第１チップはフラッシュメモリチップ、前記第２チップは前記フラッシュメモリチップを制御するコントローラチップであることを特徴とするＩＣカードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣカードおよびその製造技術に関し、特に、記憶媒体として不揮発性メモリ、例えばフラッシュメモリを採用したカード型の記憶装置であるメモリカードを含むＩＣカードおよびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えばメモリチップとメモリチップを制御するコントローラチップとが実装され複数個のコネクタ端子と共にコネクタ端子に導通された複数個の接続パッドが形成されたカード基板を有し、接続パッドはコントローラチップのコネクタインタフェース端子にボンディングワイヤを介して接続され、コントローラチップのメモリインタフェース端子はメモリチップのコントローラインタフェース端子にボンディングワイヤを介して接続されたメモリカードが開示されている（例えば特許文献１参照）。
【特許文献１】特開２００１−２０９７７３号公報（段落［００７９］〜［００８９］、図１５、図１６）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、ＭＭＣ（Multi Media Card）等の小型軽量化およびインタフェースの簡素化を実現したメモリカードが提供されているが、メモリカードの多機能化が進むにつれて、メモリカードのインタフェース端子の増加が要求されている。そこで、本発明者らは、従来カード基板の裏面に形成されていたインタフェース端子をカード基板の表面にも形成することにより、インタフェース端子を増加させる検討を行った。しかしながら、カード基板の表面に搭載された半導体チップ等を全て樹脂により覆うことになるため、その樹脂のモールドバリがカード基板の表面に形成されたインタフェース端子上にかかり、その結果、カード基板の表面に形成されたインタフェース端子において接触不良の問題が生じた。
【０００４】
上記特許文献１に記載されたメモリカードのように、カード基板の裏面に外部インタフェース端子として機能するコネクタ端子を形成した場合は、カード基板の表面に実装されたコントローラチップやフラッシュメモリチップを樹脂により一括してモールドしても、その樹脂がカード基板の裏面に形成されたコネクタ端子を覆うことはないので、前述した接触不良の問題は生じない。
【０００５】
本発明の目的は、半導体チップが実装された面と同一面にインタフェース端子が形成されたカード基板を有するメモリカードにおいて、インタフェース端子上の樹脂モールドバリを低減することのできる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
本発明のＩＣカードは、基材と基材の表面および裏面を覆うソルダーレジストとから構成されたカード基板をボード上に有し、カード基板の表面に樹脂により覆われた半導体チップが実装されており、カード基板の表面では基材の表面に形成された複数個のインタフェース端子がソルダーレジストから露出し、複数個のインタフェース端子が半導体チップを覆う樹脂から露出し、さらに樹脂と複数個のインタフェース端子との間に、１つの帯状のソルダーレジスト抜きまたはソルダーレジストダムが設けられている。
【０００９】
本発明のＩＣカードの製造方法は、チップ搭載領域と、半導体チップの表面の縁辺に配列された複数個の外部端子と対応してチップ搭載領域以外の領域に配列された複数個の接続パッドと、複数個の接続パッドと対応して配列された複数個のインタフェース端子と、複数個のインタフェース端子と複数個の接続パッドとの間に１つの帯状のソルダーレジスト抜きまたはソルダーレジストダムとを備える単位フレームが複数個配列して成る実装基板を準備する工程と、半導体チップを実装基板の表面の単位フレーム毎のチップ搭載領域に貼り付ける工程と、半導体チップの表面の縁辺に配列された複数個の外部端子と実装基板の表面に配列された複数個の接続パッドとをボンディングワイヤを用いてそれぞれ接続する工程と、ソルダーレジスト抜きまたはソルダーレジストダムを挟んで、半導体チップが形成された側の領域のみを樹脂で封止し、複数個のインタフェース端子が形成された側の領域は樹脂で封止しない工程とを有する。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１１】
半導体チップが実装された面と同一面にインタフェース端子が形成されたカード基板を有するメモリカードにおいて、半導体チップ等をモールド成形する際のインタフェース端子側への樹脂の流れをソルダーレジスト抜きまたはソルダーレジストダムによってせき止めることができるので、インタフェース端子上の樹脂モールドバリを低減することができる。
【発明を実施するための最良の形態】
【００１２】
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
（実施の形態１）
図１に、本実施の形態１によるメモリカードの一例の要部上面図を示し、図２に図１に示すメモリカードの要部断面図を示す。
【００１５】
図１および図２に示すように、本実施の形態１によるメモリカードＭＣ１では、カード基板１の表面に半導体チップとして、例えばフラッシュメモリチップ２が実装され、さらにそのフラッシュメモリチップ２上には絶縁性ペーストにより接合されたコントローラチップ３が積層されている。
【００１６】
カード基板１は、その表面、裏面および内部に多層の配線パターンを形成した、主としてガラスクロスをエポキシ樹脂で固めたガラスエポキシ樹脂からなる基材１ａを有し、この基材１ａの表面に形成された複数のインタフェース端子４（本実施の形態１は７個を配置しているが、これに限定されるものではない）および裏面に形成された複数のテスト端子５などを露出させるように、例えば厚さ２０〜３０μｍのソルダーレジスト１ｂが基材１ａを覆っている。インタフェース端子４およびテスト端子５は、例えば銅（Ｃｕ）などの導体パターンに金（Ａｕ）メッキまたはニッケル（Ｎｉ）メッキ等が施されて成る。
【００１７】
フラッシュメモリチップ２はベアチップであり、フラッシュメモリチップ２の表面の縁辺に配列された複数の外部端子６と、これら複数の外部端子６と１対１対応するようにカード基板１の表面に形成された複数の第１接続パッド７ａとが第１ボンディングワイヤ８ａを用いて接続されている。外部端子６は、例えばアルミニウム（Ａｌ）、アルミニウム合金または銅からなる。第１接続パッド７ａは、インタフェース端子４と同一層の導体膜からなり、第１接続パッド７ａとインタフェース端子４とは基材１ａの内部に形成された配線パターンにより電気的に接続されている。フラッシュメモリチップ２は、例えばコントロールゲート、フローティングゲート、ソースおよびドレインを持つ不揮発性メモリセルトランジスタをマトリクスに状に配置したメモリセルアレイを有し、外部から供給されるコマンドとアドレスに従って、データの読出し、消去、書込み、ベルファイなどの動作を行うようになっている。
【００１８】
コントローラチップ３は、フラッシュメモリチップ２と同様にベアチップであり、コントローラチップ３の表面の縁辺に配列された複数の外部端子９と、これら複数の外部端子９と１体１対応するようにカード基板１の表面に形成された複数の第２接続パッド７ｂとが第２ボンディングワイヤ８ｂを用いて接続されている。外部端子９は、例えばアルミニウム、アルミニウム合金または銅からなる。第２接続パッド７ｂは、インタフェース端子４と同一層の導体膜からなり、第２接続パッド７ｂとインタフェース端子４とは基材１ａの内部に形成された配線パターンにより電気的に接続されている。コントローラチップ３は、例えば外部からの指示に従ってフラッシュメモリチップ２に対するリード・ライト動作を制御する。さらにデータセキュリティまたは著作権保護などを考慮して、フラッシュメモリチップ２に書込むデータに対して暗号化を行い、フラッシュメモリチップ２から読み出したデータに対して復号を行う機密保護機能を備えたコントローラチップ３もある。
【００１９】
インタフェース端子４は、それぞれ同一の矩形平面形状を有しており、一列に等間隔で配置されている。テスト端子５は、フラッシュメモリチップ２およびコントローラチップ３の実装時のテストを行うために設けられている。そのため、テスト端子５は、樹脂により封止されるフラッシュメモリチップ２およびコントローラチップ３が搭載されたカード基板１の表面と反対側のカード基板１の裏面に形成される。
【００２０】
メモリカードＭＣ１を外部装置等と接続するために用いるインタフェース端子４が形成された領域を除いて、カード基板１の表面側のフラッシュメモリチップ２と、コントローラチップ３と、第１および第２接続パッド７ａ，７ｂと、第１および第２ボンディングワイヤ８ａ，８ｂとは、全体として１つの熱硬化性の樹脂１０によりモールドされている。この時、以下に説明するソルダーレジスト抜きまたはソルダーレジストダムをカード基板１の表面側に形成することによって、インタフェース端子４側への樹脂１０の流れをせき止めて、インタフェース端子４の表面に形成されるモールドバリを低減する。
【００２１】
本実施の形態１によるモールドバリの低減方法の一例を図３に示すメモリカードの一部拡大断面図を用いて説明する。フラッシュメモリチップ２、コントローラチップ３等を覆う樹脂１０とインタフェース端子４との間には、ソルダーレジスト１ｂが除去された１つの帯状の領域（以下、ソルダーレジスト抜き１１という）が設けられており、カード基板１の表面側にソルダーレジスト抜き１１による凹段差を形成することによって、モールド時における樹脂１０の流れをせき止めることができる。ソルダーレジスト抜き１１の幅は、例えば０．３ｍｍを中心値とする０．２〜０．４ｍｍの周辺範囲が適切であると考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。その幅が狭いと樹脂１０の流れをせき止める効果が弱くなり、逆にその幅が広いとメモリカードのサイズ増大を招いてしまう。なお、ソルダーレジスト抜き１１は、その厚さ方向において全部のソルダーレジスト１ｂを除去してもよく、場合によってはその厚さ方向において一部のソルダーレジスト１ｂを除去してもよい。
【００２２】
本実施の形態１によるモールドバリの低減方法の他の例を図４に示すメモリカードの一部拡大断面図を用いて説明する。フラッシュメモリチップ２、コントローラチップ３等を覆う樹脂１０とインタフェース端子４との間には、ソルダーレジスト１ｂが凸形状となる１つの帯状の領域（以下、ソルダーレジストダム１２という）が設けられており、カード基板１の表面側にソルダーレジストダム１２による凸段差を形成することによって、モールド時における樹脂１０の流れをせき止めることができる。ソルダーレジストダム１２の幅は、例えば０．３ｍｍを中心値とする０．２〜０．４ｍｍの周辺範囲が適切であると考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。その幅が狭いと樹脂１０の流れをせき止める効果が弱くなり、逆にその幅が広いとメモリカードのサイズ増大を招いてしまう。
【００２３】
次に、本発明の実施の形態１によるメモリカードが組み込まれたＩＣカードの一例を図５および図６を用いて説明する。図５はＩＣカードの要部上面図、図６は図５に示すＩＣカードの要部断面図である。
【００２４】
ＩＣカード１３に組み込まれたメモリカードは、前記図１および図２に示したメモリカードＭＣ１と同一のものである。ＩＣカード１３のボード１４の表面には上記メモリカードＭＣ１およびＩＣチップ１５が実装されている。ＩＣチップ１５は、例えば個人情報保護等のセキュリティ情報を有する。なお、本実施の形態ではＩＣチップ１５の一例として、セキュリティ情報格納用のチップを用いて説明するが、他の機能を有するチップを搭載することも勿論可能である。
【００２５】
ボード１４は、その表面および内部に多層の配線パターンが形成された基板であり、例えばボード１４の表面には、メモリカードＭＣ１のインタフェース端子４と１対１対応する第３接続パッド１６、およびＩＣチップ１５の表面の縁辺に配列された複数の外部端子１７と１対１対応する第４接続パッド１８が形成されている。第３接続パッド１６と第４接続パッド１８とは、ボード１４の内部に形成された配線パターンにより電気的に接続されている。そして、メモリカードＭＣ１のインタフェース端子４と第３接続パッド１６とが第３ボンディングワイヤ１９を用いて接続され、ＩＣチップ１５の外部端子１７と第４接続パッド１８とが第４ボンディングワイヤ２０を用いて接続されている。ＩＣチップ１５、第４接続パッド１８および第４ボンディングワイヤ２０は、全体として１つの熱硬化性の樹脂２１によりモールドされている。
【００２６】
次に、本実施の形態１によるメモリカードの製造方法を図７〜図１１を用いて工程順に説明する。図７はメモリカードの製造方法の工程図、図８〜図１１は製造工程中のメモリカードの要部断面図または要部平面図である。なお、以下の説明では、半導体ウエハ上に回路パターンを形成した後のバックグラインドから、カード基板上に個片化したチップを接合するダイボンディング、さらに積層されたフラッシュメモリチップおよびコントローラチップを樹脂で保護するモールドなどの各工程について説明する。
【００２７】
まず、半導体ウエハの回路形成面（第１主面）に集積回路を形成する（図７の集積回路形成工程１００ｆ，１００ｃ）。半導体ウエハはシリコン単結晶からなり、その直径は、例えば２００ｍｍまたは３００ｍｍ、その厚さは、例えば７００μｍ以上（ウエハ工程への投入時の値）である。本実施の形態１では、フラッシュメモリチップ２が形成された半導体ウエハ（以下、メモリ用ウエハと記す）とコントローラチップ３が形成された半導体ウエハ（以下、コントローラ用ウエハと記す）とが用意される。なお。以下に説明される製造工程のうち、集積回路形成工程からダイシング後のＵＶ照射工程までは、フラッシュメモリチップ２に対する処理とコントローラチップ３に対する処理とは別々に行われるが、その内容はほぼ同じである。
【００２８】
次に、メモリ用ウエハに作られたフラッシュメモリチップ２の良・不良を判定し、同様にコントローラ用ウエハに作られたコントローラチップ３の良・不良を判定する（図７のウエハテスト工程１０１ｆ，１０１ｃ）。不良と判断されたフラッシュメモリチップ２およびコントローラチップ３には、不良のマーキングが打たれる。
【００２９】
次に、メモリ用ウエハの回路形成面に粘着テープを貼り付け、同様にコントローラ用ウエハの回路形成面に粘着テープを貼り付ける（図７のテープ貼着工程１０２ｆ，１０２ｃ）。ここで粘着テープは自己剥離型テープ、すなわち紫外線硬化型（UV cure type）でも熱硬化型でもエネルギービーム硬化型でもよいし、紫外線硬化型でも熱硬化型でもＥＢ硬化型でもない一般の粘着テープ（非自己剥離型テープ）でもよい。
【００３０】
次に、メモリ用ウエハの裏面（回路形成面と反対側の面、第２主面）を研削して、メモリ用ウエハの厚さを、例えば７０μｍ以下とする。同様にコントローラ用ウエハの裏面を研削して、コントローラ用ウエハの厚さを、例えば７０μｍ以下とする（図７のバックグラインド工程１０３ｆ，１０３ｃ）。
【００３１】
次に、メモリ用ウエハを洗浄し、乾燥させ、同様にコントローラ用ウエハを洗浄し、乾燥させる（図７の洗浄・乾燥工程１０４ｆ，１０４ｃ）。その後、メモリ用ウエハをダイシングテープに貼り替え、同様にコントローラ用ウエハを他のダイシングテープに貼り替える（図７のウエハマウント工程１０５ｆ，１０５ｃ）。ウエハマウントでは、予めダイシングテープを貼り付けた環状のフレームを用意しておく。このダイシングテープとメモリ用ウエハの裏面とが粘着され、続いて、メモリ用ウエハの回路形成面から粘着テープが剥離される。同様にこのダイシングテープとコントローラ用ウエハとが貼着され、続いて、コントローラ用ウエハの回路形成面から粘着テープが剥離される。このようにメモリ用ウエハおよびコントローラ用ウエハをフレームに貼り直すのは、後のダイシング工程でメモリ用ウエハの回路形成面およびコントローラ用ウエハの回路形成面に形成されているアライメントマークを基準としてそれぞれダイシングを行うため、アライメントマークが形成されている回路形成面を上面とするためである。
【００３２】
次に、メモリ用ウエハをダイシングし、同様にコントローラ用ウエハをダイシングする（図７のダイシング工程１０６ｆ，１０６ｃ）。メモリ用ウエハはフラッシュメモリチップ２に個片化され、コントローラ用ウエハはコントローラチップ３に個片化されるが、個片化された後もメモリ用ウエハの各フラッシュメモリチップ２またはコントローラ用ウエハの各コントローラチップ３はダイシングテープを介してフレームに固定されているため、整列した状態を維持している。メモリ用ウエハおよびコントローラ用ウエハは、ダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃を用いて、スクライブライン（半導体ウエハから個々のチップに切り分けるため、チップ境界に引かれたライン）に沿って縦、横にカットされる。
【００３３】
次に、フレームを押し下げてダイシングテープを引き延ばすことにより、フラッシュメモリチップ２を個々に分割し、同様にコントローラチップ３を個々に分割する。この方法は、いわゆるエキスパンド方式と呼ばれるが、半導体チップを個々に分割する方法としてはこれに限定されるものではない。例えば各列の半導体チップに力を加えることにより、半導体チップを個々に分割する、いわゆるクラッキング方式を採用することもできる。
【００３４】
次に、メモリ用ウエハに紫外線を照射し、同様にコントローラ用ウエハに紫外線を照射する（図７のＵＶ照射工程１０７ｆ，Ｐ１０７ｃ）。ダイシングテープの裏面側からＵＶを照射することにより、ダイシングテープのフラッシュメモリチップ２と接する面の粘着力が低下して、フラッシュメモリチップ２がダイシングテープから剥がれやすくなり、同様に、ダイシングテープのコントロールチップ３と接する面の粘着力が低下して、コントローラチップ３がダイシングテープから剥がれやすくなる。
【００３５】
次に、ウエハテスト工程１０１ｆにおいて良と判断されたフラッシュメモリチップ２を１個ずつダイシングテープから引き剥がしてピックアップする。ＵＶ照射によりダイシングテープとフラッシュメモリチップ２との接着力が弱められているため、薄く強度が低下しているフラッシュメモリチップ２であっても、確実にピックアップすることができる。
【００３６】
次に、図８に示すように、ピックアップされたフラッシュメモリチップ２を実装基板２２の表面に搭載する（図７の第１ダイボンディング工程１０８）。ピックアップされたフラッシュメモリチップ２は、実装基板２２上の所定位置に搬送され、実装基板２２のアイランド（チップ搭載領域）上にペースト材を載せて、ここにフラッシュメモリチップ２を軽く押し付け、１００〜２００℃程度の温度により硬化処理を行う。これによりフラッシュメモリチップ２を実装基板２２に貼り付ける。
【００３７】
実装基板２２は、例えばマトリックス型の基板となっており、実装基板２２の長手方向を列とし、この列の方向と直交する方向を行とすると、メモリカード１つ分に該当する単位フレームが６行５列に配置された構成となっている。なお、本実施の形態１におけるマトリックス型の基板とは、行と列のそれぞれの中に単位フレームを２つ以上有するものである。さらにこの単位フレームは、前述したカード基板１に相当する。すなわち、１つの単位フレームの表面には、フラッシュメモリチップ２が接合されるチップ搭載領域の周囲に配置する第１および第２接続パッド７ａ，７ｂ、インタフェース端子４がソルダーレジスト１ｂから露出しており、さらにチップ搭載領域の周囲に配置された第１および第２接合パッド７ａ，７ｂとインタフェース端子４との間には、１つの帯状のソルダーレジスト抜き１１が形成されている。なお、ソルダーレジスト抜き１１に代えて、ソルダーレジストダム１２が形成された実装基板を用いてもよい。
【００３８】
次に、ウエハテスト工程１０１ｃにおいて良と判断されたコントローラチップ３を１個ずつダイシングテープから引きはがしてピックアップする。ＵＶ照射によりダイシングテープとコントローラチップ３との接着力が弱められているため、薄く強度が低下しているコントローラチップ３であっても、確実にピックアップすることができる。
【００３９】
次に、図９に示すように、ピックアップされたコントローラチップ３をフラッシュメモリチップ２上に搭載する（図７の第２ダイボンディング工程１０９）。ピックアップされたコントローラチップ３は、フラッシュメモリチップ２上の所定位置に搬送され、絶縁性ペーストを用いてフラッシュメモリチップ２のチップ搭載領域上に接合する。
【００４０】
次に、フラッシュメモリチップ２の表面の縁辺に配列された外部端子６、コントローラチップ３の表面の縁辺に配列された外部端子９および実装基板２２の表面に配列された第１および第２接続パッド７ａ，７ｂ等の表面をプラズマ洗浄する（図７のプラズマ洗浄工程１１０）。
【００４１】
次に、図１０に示すように、フラッシュメモリチップ２の表面の縁辺に配列された外部端子６と実装基板２２の表面に配列された第１接続パッド７ａとを第１ボンディングワイヤ８ａを用いて接続し、コントローラチップ３の表面の縁辺に配列された外部端子９と実装基板２２の表面に配列された第２接続パッド７ｂとを第２ボンディングワイヤ８ｂを用いて接続する（図７のワイヤボンディング工程１１１）。
【００４２】
次に、フラッシュメモリチップ２およびコントローラチップ３が実装された実装基板２２の外観検査を行った後（図７の組立後外観検査工程１１２）、フラッシュメモリチップ２およびコントローラチップ３が実装された実装基板２２を金型成形機にセットし、温度を上げ液状化した樹脂１０を圧送して流し込み、フラッシュメモリチップ２およびコントローラチップ３等を樹脂１０で封入してモールド成形する（図７のモールド工程１１３）。このモールド工程では、１列１行に実装されたフラッシュメモリチップ２およびコントローラチップ３等を各々１つずつモールド成形してもよいが、例えば図１１に示すように、１列５行に実装されたフラッシュメモリチップ２およびコントローラチップ３等をまとめて１つにモールド成形してもよい。続いて、例えば１７０℃の温度でベーク処理を行う。
【００４３】
実装基板２２の単位フレーム（カード基板１に相当）毎に、樹脂１０とインタフェース端子４との間には、１つの帯状のソルダーレジスト抜き１１が形成されている。従って、モールド時におけるインタフェース端子４側への樹脂１０の流れがソルダーレジスト抜き１１でせき止められるので、インタフェース端子４上に形成されるモールドバリを低減することができる。
【００４４】
次に、実装基板２２から１個１個のメモリカードＭＣ１に切り分けた後（図７の切断工程１１４）、樹脂１０上に品名などを捺印する。その後、仕上がった１個１個のメモリカードＭＣ１を製品規格に沿って選別し（図７の特性選別工程１１５）、さらに最終外観検査工程を経て製品が完成する（図７の最終外観検査工程１１６）。
【００４５】
このように、本実施の形態１によれば、フラッシュメモリチップ２およびコントロールチップ３が実装される面と同一面にインタフェース端子４が形成されたカード基板１を有するメモリカードにおいて、フラッシュメモリチップ２およびコントロールチップ３等を樹脂１０でモールドする際のインタフェース端子４上への樹脂１０の流れをソルダーレジスト抜き１１またはソルダーレジストダム１２によってせき止めることができるので、インタフェース端子４上の樹脂モールドバリを低減することができる。
【００４６】
（実施の形態２）
前述した実施の形態１では、ソルダーレジスト抜き１１の深さを最も深いものでもソルダーレジスト１ｂの厚さ、例えば２０〜３０μｍとしたが、本実施の形態２では、ソルダーレジスト抜きの深さをソルダーレジスト１ｂの厚さよりもさらに深くして、モールド時の樹脂１０の流れをせき止める効果を向上させることを可能とする一例について説明する。
【００４７】
本実施の形態２によるメモリカードの一例を、図１２を用いて説明する。図１２（ａ）はソルダーレジスト抜きが形成された領域を示すカード基板の表面の概略図、（ｂ）はそのカード基板の裏面の概略図である。
【００４８】
図１２に示すように、本実施の形態２によるメモリカードＭＣ２では、ソルダーレジスト抜き１１を挟んで第１接続パッド７ａ側に基材の表から裏に貫通し、複数の第１接続パッド７ａと対応する第１スルーホール２３が形成され、インタフェース端子４側に基材の表から裏に貫通し、複数のインタフェース端子４と１対１対応する第２スルーホール２４が形成され、これら第１および第２スルーホール２３，２４の内部に導体パターンが形成されている。さらに第１スルーホール２３の内部に形成された導体パターンと第２スルーホール２４の内部に形成された導体パターンとが基材の裏面に形成した配線パターン２５により電気的に接続されており、これらにより第１接続パッド７ａとインタフェース端子４とが電気的に接続される。
【００４９】
すなわち、ソルダーレジスト抜き１１を挟んで第１接続パッド７ａ側の基材を貫通して形成された第１スルーホール２３の内部の導体パターンとインタフェース端子４側の基材を貫通して形成された第２スルーホール２４の内部の導体パターンと、さらに基材の裏面に形成された配線パターン２５とを介して、基材の表面に形成された第１接続パッド７ａとインタフェース端子４とを電気的に接続することにより、ソルダーレジスト抜き１１をソルダーレジストのみでなく、その深さ方向においては基材にも形成することができて、ソルダーレジスト抜き１１の深さを基材の厚さに近い深さまで任意に設定することが可能となる。
【００５０】
このように、本実施の形態２によれば、ソルダーレジスト抜き１１の深さを設定する際、その設計値の自由度が広くなるので、モールド時の樹脂１０の流れをせき止める効果を向上させることができる。
【００５１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５２】
例えば、本実施の形態では、ＭＭＣへの適用を前提としてメモリカードの構造等を説明したが、これに限定されるものではなく、例えばＣＦ（Compact Flash）メモリカード、ＳＤ（Secure Digital）メモリカードまたはメモリスティックにも本願発明を適用することができる。また、本実施の形態のメモリカードを、平面寸法が１５ｍｍ×１２ｍｍであり、厚さが０．７６ｍｍ程度である、ミニサイズのＳＩＭカードやｍｉｎｉＵＩＣＣカード規格に該当するＩＣカードに適用することもできる。
【００５３】
また、本実施の形態では、フラッシュメモリチップを１つ有するＩＣカードを例示したが、例えば、さらに第２のフラッシュメモリチップを配置することも可能である。この場合、第１のフラッシュメモリチップ上に第２のフラッシュメモリチップを積層し、さらに第２のフラッシュメモリチップ上にコントローラチップを積層して配置する。このように、フラッシュメモリチップの個数を増やすことでＩＣカードの大容量化が図れる。
【産業上の利用可能性】
【００５４】
本発明は、携帯電話、クレジットカード、ＩＤ（identification）カード、通帳等に搭載されるＩＣカードに適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１によるメモリカードの一例を示す要部上面図である。
【図２】図１に示すメモリカードの要部断面図を示す。
【図３】本発明の実施の形態１によるモールドバリの低減方法の一例を説明するために用いるメモリカードの一部拡大断面図である。
【図４】本発明の実施の形態１によるモールドバリの低減方法の他の例を説明するために用いるメモリカードの一部拡大断面図である。
【図５】本発明の実施の形態１によるメモリカードが組み込まれたＩＣカードの一例を示す要部上面図である。
【図６】図５に示すＩＣカードの要部断面図である。
【図７】本発明の実施の形態１によるメモリカードの製造方法の工程図である。
【図８】本発明の実施の形態１によるメモリカードの製造工程を示す半導体基板の要部断面図である。
【図９】本発明の実施の形態１によるメモリカードの製造工程を示す半導体基板の要部断面図である。
【図１０】本発明の実施の形態１によるメモリカードの製造工程を示す半導体基板の要部断面図である。
【図１１】本発明の実施の形態１によるメモリカードの製造工程を示す半導体基板の要部平面図である。
【図１２】（ａ）は本発明の実施の形態２によるソルダーレジスト抜きが形成された領域を示すカード基板の表面の概略図、（ｂ）はそのカード基板の裏面の概略図である。
【符号の説明】
【００５６】
１  カード基板
１ａ  基材
１ｂ  ソルダーレジスト
２  フラッシュメモリチップ
３  コントローラチップ
４  インタフェース端子
５  テスト端子
６  外部端子
７ａ  第１接続パッド
７ｂ  第２接続パッド
８ａ  第１ボンディングワイヤ
８ｂ  第２ボンディングワイヤ
９  外部端子
１０  樹脂
１１  ソルダーレジスト抜き
１２  ソルダーレジストダム
１３  ＩＣカード
１４  ボード
１５  ＩＣチップ
１６  第３接続パッド
１７  外部端子
１８  第４接続パッド
１９  第３ボンディングワイヤ
２０  第４ボンディングワイヤ
２１  樹脂
２２  実装基板
２３  第１スルーホール
２４  第２スルーホール
２５  配線パターン
ＭＣ１  メモリカード
ＭＣ２  メモリカード
【図１】
2007213212.tif 000003
【図２】
2007213212.tif 000004
【図３】
2007213212.tif 000005
【図４】
2007213212.tif 000006
【図５】
2007213212.tif 000007
【図６】
2007213212.tif 000008
【図７】
2007213212.tif 000009
【図８】
2007213212.tif 000010
【図９】
2007213212.tif 000011
【図１０】
2007213212.tif 000012
【図１１】
2007213212.tif 000013
【図１２】
2007213212.tif 000014