(57)【要約】【課題】本発明は、その電力効率を改善することができ、かつ、入出力電圧差が小さいときでも、その同期整流動作を支障なく行うことが可能な昇圧型ＤＣ／ＤＣコンバータを提供することを目的とする。【解決手段】本発明に係る昇圧型ＤＣ／ＤＣコンバータ２０は、出力トランジスタＮ１及び同期整流トランジスタＮ２として、いずれも、Ｎチャネル型電界効果トランジスタを用いており、かつ、接地電圧ＧＮＤと入力電圧Ｖｉｎとの間でトランジスタＮ１のゲート電圧Ｇ１をパルス駆動する第１の駆動手段（ＤＲＶ１）と；スイッチング電圧Ｖ１と当該スイッチング電圧Ｖ１を少なくともトランジスタＮ２のオンスレッショルド電圧分だけ高めたブートストラップ電圧Ｖ２との間で、トランジスタＮ２のゲート電圧Ｇ２をパルス駆動する第２の駆動手段（ＤＲＶ２、Ｃ３、Ｄ１）と；を有して成る構成とされている。【選択図】図２
2007282411.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタ及び同期整流トランジスタの相補的なスイッチング制御によってエネルギ貯蔵素子の一端を駆動することで、入力電圧から所望の出力電圧を生成する昇圧型ＤＣ／ＤＣコンバータにおいて、
前記出力トランジスタ及び前記同期整流トランジスタは、いずれも、Ｎチャネル型電界効果トランジスタとされており、かつ、
接地電圧と前記入力電圧との間で、前記出力トランジスタのゲート電圧をパルス駆動する第１の駆動手段と；前記エネルギ貯蔵素子の一端に現れるスイッチング電圧と当該スイッチング電圧を少なくとも前記同期整流トランジスタのオンスレッショルド電圧分だけ高めたブートストラップ電圧との間で、前記同期整流トランジスタのゲート電圧をパルス駆動する第２の駆動手段と；を有して成ることを特徴とする昇圧型ＤＣ／ＤＣコンバータ。
【請求項２】
入力電圧が印加される入力端と；出力電圧が引き出される出力端と；一端が前記出力端に接続され、他端が接地端に接続された出力平滑キャパシタと；一端が前記入力端に接続されたインダクタと；ドレインが前記インダクタの他端に接続され、ソースが前記接地端に接続されたＮチャネル電界効果型の出力トランジスタと；ソースが前記インダクタの他端に接続され、ドレインが前記出力端に接続されたＮチャネル電界効果型の同期整流トランジスタと；一端が前記インダクタの他端に接続されたキャパシタと；アノードが前記入力端に接続され、カソードが前記キャパシタの他端に接続されたダイオードと；正電源端が前記入力端に接続され、負電源端が前記接地端に接続され、出力端が前記出力トランジスタのゲートに接続された第１ドライバと；正電源端が前記ダイオードのカソードに接続され、負電源端が前記インダクタの他端に接続され、出力端が前記同期整流トランジスタのゲートに接続された第２ドライバと；第１〜第２ドライバを介して前記出力トランジスタ及び前記同期整流トランジスタの相補的なスイッチング制御を行う制御回路と；を有して成ることを特徴とする昇圧型ＤＣ／ＤＣコンバータ。
【請求項３】
前記入力端と前記ダイオードのアノードとの間に、前記入力電圧を降圧して所望の定常電圧を生成するレギュレータを挿入して成ることを特徴とする請求項２に記載の昇圧型ＤＣ／ＤＣコンバータ。
【請求項４】
装置電源と、前記装置電源の出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、請求項１〜請求項３のいずれかに記載の昇圧型ＤＣ／ＤＣコンバータを備えて成ることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流方式の昇圧型ＤＣ／ＤＣコンバータ、及び、これを備えた電子機器に関するものである。
【背景技術】
【０００２】
従来から、熱損失が少なく、かつ、入出力較差が大きい場合に比較的効率が良い安定化電源手段の一つとして、出力トランジスタのスイッチング制御（デューティ制御）によってエネルギ貯蔵素子（キャパシタやインダクタなど）を駆動することで、入力電圧から所望の出力電圧を生成する昇圧型ＤＣ／ＤＣコンバータ（いわゆるスイッチングレギュレータ）が広く用いられている。
【０００３】
特に、高い変換効率が要求されるスイッチングレギュレータについては、整流素子のオン抵抗を極力低減すべく、図４（ａ）に示すように、整流素子として同期整流トランジスタＰ１を用い、これを出力トランジスタＮ１に対して相補的にスイッチング制御する構成が採用されていた。
【０００４】
また、上記に関連する従来技術（スイッチング時の電力損失低減技術）として、特許文献１には、図４（ｂ）に示すように、接地電圧ＧＮＤと入力電圧Ｖｉｎとの間で出力トランジスタＮ１のゲート電圧をスイングさせる一方、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間で同期整流トランジスタＰ１のゲート電圧をスイングさせる昇圧型ＤＣ／ＤＣコンバータが開示・提案されている。
【０００５】
【特許文献１】特開２００５−１６０１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、図４（ａ）に示した同期整流方式の昇圧型ＤＣ／ＤＣコンバータであれば、整流素子のオン抵抗を極力低減し、その変換効率を高めることが可能となる。
【０００７】
しかしながら、図４（ａ）に示した昇圧型ＤＣ／ＤＣコンバータは、同期整流トランジスタＰ１としてＰチャネル型電界効果トランジスタを用いる構成とされており、かつ、同期整流トランジスタＰ１を駆動するための第２ドライバＤＲＶ２は、その正電源として出力電圧Ｖｏｕｔが印加され、接地電圧ＧＮＤと出力電圧Ｖｏｕｔとの間で、同期整流トランジスタＰ１のゲート電圧をパルス駆動する構成とされていた。そのため、図４（ａ）に示した昇圧型ＤＣ／ＤＣコンバータでは、入力電圧Ｖｉｎを正電源とする第１ドライバＤＲＶ１に比べて、出力電圧Ｖｏｕｔを正電源とするドライバＤＲＶ２での電力損失（延いては昇圧型ＤＣ／ＤＣコンバータ全体での電力損失）が大きい、という課題があった。
【０００８】
一方、図４（ｂ）に示した昇圧型ＤＣ／ＤＣコンバータであれば、ドライバＤＲＶ２の駆動電流が入力端に還流される形となるため、上記の課題を解決することができる。
【０００９】
しかしながら、図４（ｂ）に示した昇圧型ＤＣ／ＤＣコンバータでは、入力電圧Ｖｉｎの低下や変動（バッテリの消耗など）に起因して、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差が同期整流トランジスタＰ２のオンスレッショルド電圧を下回ると、同期整流トランジスタＰ２をオンさせることができなくなる、という課題があった。
【００１０】
本発明は、上記の課題に鑑み、その電力効率を改善することができ、かつ、入出力電圧差が小さいときでも、その同期整流動作を支障なく行うことが可能な昇圧型ＤＣ／ＤＣコンバータ、及び、これを備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく、本発明に係る昇圧型ＤＣ／ＤＣコンバータは、出力トランジスタ及び同期整流トランジスタの相補的なスイッチング制御によってエネルギ貯蔵素子の一端を駆動することで、入力電圧から所望の出力電圧を生成する昇圧型ＤＣ／ＤＣコンバータにおいて、前記出力トランジスタ及び前記同期整流トランジスタは、いずれも、Ｎチャネル型電界効果トランジスタとされており、かつ、接地電圧と前記入力電圧との間で、前記出力トランジスタのゲート電圧をパルス駆動する第１の駆動手段と；前記エネルギ貯蔵素子の一端に現れるスイッチング電圧と当該スイッチング電圧を少なくとも前記同期整流トランジスタのオンスレッショルド電圧分だけ高めたブートストラップ電圧との間で、前記同期整流トランジスタのゲート電圧をパルス駆動する第２の駆動手段と；を有して成る構成（第１の構成）とされている。
【００１２】
より具体的に述べると、本発明に係る昇圧型ＤＣ／ＤＣコンバータは、入力電圧が印加される入力端と；出力電圧が引き出される出力端と；一端が前記出力端に接続され、他端が接地端に接続された出力平滑キャパシタと；一端が前記入力端に接続されたインダクタと；ドレインが前記インダクタの他端に接続され、ソースが前記接地端に接続されたＮチャネル電界効果型の出力トランジスタと；ソースが前記インダクタの他端に接続され、ドレインが前記出力端に接続されたＮチャネル電界効果型の同期整流トランジスタと；一端が前記インダクタの他端に接続されたキャパシタと；アノードが前記入力端に接続され、カソードが前記キャパシタの他端に接続されたダイオードと；正電源端が前記入力端に接続され、負電源端が前記接地端に接続され、出力端が前記出力トランジスタのゲートに接続された第１ドライバと；正電源端が前記ダイオードのカソードに接続され、負電源端が前記インダクタの他端に接続され、出力端が前記同期整流トランジスタのゲートに接続された第２ドライバと；第１〜第２ドライバを介して前記出力トランジスタ及び前記同期整流トランジスタの相補的なスイッチング制御を行う制御回路と；を有して成る構成（第２の構成）とされている。
【００１３】
なお、上記第２の構成から成るＤＣ／ＤＣコンバータは、前記入力端と前記ダイオードのアノードとの間に、前記入力電圧を降圧して所望の定常電圧を生成するレギュレータを挿入して成る構成（第３の構成）としてもよい。
【００１４】
また、本発明に係る電子機器は、装置電源と、前記装置電源の出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、上記第１〜第３いずれかの構成から成る昇圧型ＤＣ／ＤＣコンバータを備えた構成（第４の構成）とされている。
【発明の効果】
【００１５】
本発明に係る昇圧型ＤＣ／ＤＣコンバータ及びこれを備えた電子機器であれば、その電力効率を改善することができ、かつ、入出力電圧差が小さいときでも、その同期整流動作を支障なく行うことが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（例えばＴＦＴ［Thin Film Transistor］液晶パネル）の駆動電圧を生成する昇圧型ＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
【００１７】
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段である昇圧型ＤＣ／ＤＣコンバータ２０と、携帯電話端末の表示手段であるＴＦＴ液晶パネル３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
【００１８】
ＤＣ／ＤＣコンバータ２０は、バッテリ１０から印加される入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを生成し、この出力電圧ＶｏｕｔをＴＦＴ液晶パネル３０に供給する。
【００１９】
図２は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。
【００２０】
本図に示すように、本実施形態のＤＣ／ＤＣコンバータ２０は、入力端Ｔ１と、出力端Ｔ２と、入力平滑キャパシタＣ１と、出力平滑キャパシタＣ２と、インダクタＬ１と、Ｎチャネル電界効果型トランジスタＮ１〜Ｎ２と、キャパシタＣ３と、ダイオードＤ１と、第１〜第２ドライバＤＲＶ１〜ＤＲＶ２と、制御回路ＣＴＲＬと、を有して成る。
【００２１】
入力端Ｔ１は、装置電源であるバッテリ１０（本図では不図示）から入力電圧Ｖｉｎが印加される端子である。出力端Ｔ２は、負荷であるＴＦＴ液晶パネル３０（本図では不図示）への出力電圧Ｖｏｕｔが引き出される端子である。
【００２２】
入力平滑キャパシタＣ１は、入力電圧Ｖｉｎの平滑手段であり、一端が入力端Ｔ１に接続され、他端が接地端に接続されている。出力平滑キャパシタＣ２は、出力電圧Ｖｏｕｔの平滑手段であり、一端が出力端Ｔ２に接続され、他端が接地端に接続されている。
【００２３】
インダクタＬ１は、エネルギ貯蔵素子であり、一端がトランジスタＮ１のドレイン及びトランジスタＮ２のソースに各々接続されている。一方、インダクタＬ１の他端は、入力端Ｔ１に接続されている。
【００２４】
トランジスタＮ１のドレインは、先に述べたように、インダクタＬ１の一端に接続されている。トランジスタＮ１のソースは、接地端に接続されている。トランジスタＮ１のゲートは、第１ドライバＤＲＶ１の出力端に接続されている。すなわち、トランジスタＮ１は、第１ドライバＤＲＶ１から印加されるゲート電圧Ｇ１に応じてスイッチング制御される出力トランジスタとして機能する。
【００２５】
トランジスタＮ２のソースは、先に述べたように、インダクタＬ１の一端に接続されている。トランジスタＮ２のドレインは、出力端Ｔ２に接続されている。トランジスタＮ２のゲートは、第２ドライバＤＲＶ２の出力端に接続されている。すなわち、トランジスタＮ２は、第２ドライバＤＲＶ２から印加されるゲート電圧Ｇ２に応じてスイッチング制御される同期整流トランジスタとして機能する。
【００２６】
キャパシタＣ３の一端は、インダクタＬ１の一端に接続されている。ダイオードＤ１のアノードは、入力端Ｔ１に接続されている。ダイオードＤ１のカソードは、キャパシタＣ３の他端に接続されている。なお、これらの素子は、後ほど詳細に説明するブートストラップ電圧Ｖ２の生成手段として機能する。
【００２７】
第１ドライバＤＲＶ１の正電源端は、入力端Ｔ１に接続されている。第１ドライバＤＲＶ１の負電源端は、接地端に接続されている。第１ドライバＤＲＶ１の出力端は、先に述べたように、トランジスタＮ１のゲートに接続されている。すなわち、第１ドライバＤＲＶ１は、接地電圧ＧＮＤと入力電圧Ｖｉｎとの間で、出力トランジスタＮ１のゲート電圧Ｇ１をパルス駆動する第１の駆動手段として機能する。
【００２８】
第２ドライバＤＲＶ２の正電源端は、ダイオードＤ１のカソードに接続されている。第２ドライバＤＲＶ２の負電源端は、インダクタＬ１の他端に接続されている。第２ドライバＤＲＶ２の出力端は、先述したように、トランジスタＮ１のゲートに接続されている。すなわち、第２ドライバＤＲＶ２は、先出のキャパシタＣ３及びダイオードＤ１と協働することにより、インダクタＬ１の一端に現れるスイッチング電圧Ｖ１と、後ほど詳細に説明するブートストラップ電圧Ｖ２との間で、同期整流トランジスタＮ２のゲート電圧Ｇ２をパルス駆動する第２の駆動手段として機能する。
【００２９】
制御回路ＣＴＲＬは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際して、出力電圧Ｖｏｕｔをモニタし、これが所望値となるように、第１〜第２ドライバＤＲＶ１〜ＤＲＶ２を介して出力トランジスタＮ１及び同期整流トランジスタＮ２の相補的なスイッチング制御を行う手段である。
【００３０】
なお、制御回路ＣＴＲＬの内部構成については、周知の技術を適用すればよいため、詳細な説明は省略するが、例えば、出力電圧Ｖｏｕｔ（一般には、その分圧電圧）と所定の参照電圧（出力電圧Ｖｏｕｔの目標値に相当）との差分に応じた誤差電圧を所定のスロープ電圧（ランプ波や三角波）と比較することで、ＰＷＭ［Pulse Width Modulation］信号を生成し、当該ＰＷＭ信号を用いて第１〜第２ドライバＤＲＶ１〜ＤＲＶ２を駆動する構成とすればよい。
【００３１】
また、本明細書中で用いている「相補的」という文言は、出力トランジスタＮ１及び同期整流トランジスタＮ２のオン／オフ状態が完全に逆転している場合のほか、貫通電流防止の観点から、両トランジスタＮ１、Ｎ２が同時にオン状態とならないように、互いのオン／オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。
【００３２】
続いて、上記構成から成るＤＣ／ＤＣコンバータ２０の直流／直流変換動作について、先出の図２とともに、図３を参照しながら詳細に説明する。
【００３３】
図３は、スイッチング電圧Ｖ１、ブートストラップ電圧Ｖ２、ゲート電圧Ｇ１〜Ｇ２、並びに、トランジスタＮ１〜Ｎ２のオン／オフ状態を示すタイミング図である。なお、図３は、入力電圧Ｖｉｎが３．３［Ｖ］、出力電圧Ｖｏｕｔが５［Ｖ］である場合を例示したものである。
【００３４】
まず、第１ドライバＤＲＶ１によって、ゲート電圧Ｇ１がハイレベル（すなわち、入力電圧Ｖｉｎ）とされ、出力トランジスタＮ１がオン状態にされると、インダクタＬ１には出力トランジスタＮ１を介して接地端に向けた電流が流れ、その電気エネルギが蓄えられる。なお、このとき、インダクタＬ１の一端に現れるスイッチング電圧Ｖ１は、出力トランジスタＮ１を介して、ほぼ接地電圧ＧＮＤ（０［Ｖ］）となる。
【００３５】
また、出力トランジスタＮ１がオン状態にされると、インダクタＬ１だけでなく、ダイオードＤ１及びキャパシタＣ３にも、出力トランジスタＮ１を介して接地端に向けた電流が流れる。その結果、キャパシタＣ３には電荷が蓄積され、その両端間には、入力電圧Ｖｉｎ（３．３［Ｖ］）からダイオードＤ１の順方向降下電圧Ｖｆ（０．７［Ｖ］）を差し引いた電位差（２．６［Ｖ］）が生じることになる。すなわち、第２ドライバＤＲＶ２の正電源端に印加されるブートストラップ電圧Ｖ２は、スイッチング電圧Ｖ１をキャパシタＣ３の充電電圧分（２．６［Ｖ］）だけ高めた電圧値となる。
【００３６】
なお、出力トランジスタＮ１のオン期間において、すでに出力平滑キャパシタＣ２に電荷が蓄積されていた場合、負荷であるＴＦＴ液晶パネル３０（本図では不図示）には、出力平滑キャパシタＣ２からの電流が流れることになる。また、出力トランジスタＮ１のオン期間中、第２ドライバＤＲＶ２によって、ゲート電圧Ｇ２はローレベル（すなわち、スイッチング電圧Ｖ１）とされ、同期整流トランジスタＮ２は、出力トランジスタＮ１のオン状態に対して相補的にオフ状態とされるため、出力平滑キャパシタＣ２から出力トランジスタＮ１に向けて電流が流れ込むことはない。
【００３７】
次に、第１ドライバＤＲＶ１によって、ゲート電圧Ｇ１がローレベル（すなわち、接地電圧ＧＮＤ）に遷移され、出力トランジスタＮ１がオフ状態にされると、インダクタＬ１に生じた逆起電圧によって、これに蓄積されていた電気エネルギが放出される。従って、インダクタＬ１の一端に現れるスイッチング電圧Ｖ１は、入力電圧Ｖｉｎよりも高電位レベル（ここでは、出力電圧Ｖｏｕｔ（５［Ｖ］））まで持ち上げられる。
【００３８】
一方、出力トランジスタＮ１がオフ状態に遷移された後、所定の両オフ期間が経過すると、第２ドライバＤＲＶ２によって、ゲート電圧Ｇ２がハイレベル（すなわち、ブートストラップ電圧Ｖ２）に遷移される。このとき、キャパシタＣ３の両端間には、先の充電によって生じた電位差が保持されているので、ブートストラップ電圧Ｖ２は、スイッチング電圧Ｖ１（５［Ｖ］）をキャパシタＣ３の充電電圧分（２．６［Ｖ］）だけ高めた電圧値（７．６［Ｖ］）となる。
【００３９】
従って、同期整流トランジスタＮ２のゲート・ソース間には、そのオンスレッショルド電圧を超える電位差が与えられる形となり、同期整流トランジスタＮ２は、出力トランジスタＮ１のオフ状態に対して相補的にオン状態とされる。その結果、入力端Ｔ１から同期整流トランジスタＮ２を介して流れる電流は、負荷であるＴＦＴ液晶パネル３０に流れ込むとともに、出力平滑キャパシタＣ２を介して接地端にも流れ込み、該出力平滑キャパシタＣ２を充電することになる。
【００４０】
上記の動作が繰り返されることで、負荷であるＴＦＴ液晶パネル３０には、平滑コンデンサＣｅｘにより平滑された直流出力が供給される。
【００４１】
上記したように、本実施形態の昇圧型ＤＣ／ＤＣコンバータ２０は、出力トランジスタＮ１及び同期整流トランジスタＮ２の相補的なスイッチング制御によってインダクタＬ１の一端を駆動することで、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する昇圧型ＤＣ／ＤＣコンバータであって、出力トランジスタＮ１及び同期整流トランジスタＮ２として、いずれも、Ｎチャネル型電界効果トランジスタを用いており、かつ、接地電圧ＧＮＤと入力電圧Ｖｉｎとの間で、出力トランジスタＮ１のゲート電圧Ｇ１をパルス駆動する第１の駆動手段（第１ドライバＤＲＶ１）と、インダクタＬ１の一端に現れるスイッチング電圧Ｖ１と当該スイッチング電圧Ｖ１を少なくとも同期整流トランジスタＮ２のオンスレッショルド電圧分だけ高めたブートストラップ電圧Ｖ２との間で、同期整流トランジスタＮ２のゲート電圧Ｇ２をパルス駆動する第２の駆動手段（第２ドライバＤＲＶ２、キャパシタＣ３、及び、ダイオードＤ１）と；を有して成る構成とされている。
【００４２】
より端的に述べると、本実施形態の昇圧型ＤＣ／ＤＣコンバータ２０では、同期整流トランジスタとして、従来のＰチャネル電界効果型トランジスタを用いるのではなく、Ｎチャネル型電界効果トランジスタを用い、かつ、第２ドライバＤＲＶ２の正電源として、出力電圧Ｖｏｕｔを用いるのではなく、キャパシタＣ３及びダイオードＤ１によって入力電圧Ｖｉｎから生成したブートストラップ電圧Ｖ２を用いることで、出力トランジスタＮ１及び同期整流トランジスタＮ２の制御主体、すなわち、第１〜第２ドライバＤＲＶ１〜ＤＲＶ２、並びに、制御回路ＣＴＲＬのいずれについても、出力電圧Ｖｏｕｔの供給を受けない構成とされている。
【００４３】
このような構成とすることにより、例えば、入力電圧Ｖｉｎを５［Ｖ］、出力電圧Ｖｏｕｔを１２［Ｖ］、第２ドライバＤＲＶ２の駆動電流を１０［ｍＡ］と想定した場合、出力側から第２ドライバＤＲＶ２の駆動電流を消費すると、１２［Ｖ］×１０［ｍＡ］＝１２０［ｍＷ］の電力損失が生じていたのに対し、本発明を適用して入力側から第２ドライバＤＲＶ２の駆動電流を消費すれば、５［Ｖ］×１０［ｍＡ］＝５０［ｍＷ］の電力損失で済む。すなわち、７０［ｍＷ］もの電力損失を軽減することが可能となる。
【００４４】
また、本実施形態の昇圧型ＤＣ／ＤＣコンバータ２０であれば、キャパシタＣ３の充電電圧が維持されることにより、同期整流トランジスタＮ２のゲート・ソース間には、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差に依ることなく、そのオンスレッショルド電圧を超える電位差が与えられる形となる。従って、本実施形態の昇圧型ＤＣ／ＤＣコンバータ２０であれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差が小さくなったときでもその同期整流動作を支障なく行うことが可能となる。
【００４５】
なお、上記の実施形態では、携帯電話端末に搭載され、バッテリの出力変換手段として用いられる昇圧型ＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、その他の電子機器に搭載される昇圧型ＤＣ／ＤＣコンバータにも広く適用することが可能である。例えば、ＡＣ／ＤＣコンバータで得られる直流電圧を昇圧する手段として、本発明に係るＤＣ／ＤＣコンバータを用いても構わない。
【００４６】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００４７】
例えば、上記実施形態では、キャパシタＣ３とダイオードＤ１を用いて、入力電圧Ｖｉｎから直接的にブートストラップ電圧Ｖ２を生成する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、上記構成に加えて、入力端Ｔ１とダイオードＤ１のアノードとの間に、入力電圧Ｖｉｎを降圧して所望の定常電圧を生成するレギュレータを挿入し、当該レギュレータで得られる定常電圧からブートストラップ電圧Ｖ２を生成する構成としても構わない。
【００４８】
上記構成の好適な適用例としては、例えば、入力電圧Ｖｉｎが１２［Ｖ］であるのに対して、第２ドライバＤＲＶ２の設計耐圧が５［Ｖ］である場合を想定することができる。このような場合、上記のレギュレータを挿入することで、入力電圧Ｖｉｎから適切な定常電圧（例えば５［Ｖ］）を生成し、当該定常電圧からブートストラップ電圧Ｖ２を生成するようにすれば、第２ドライバＤＲＶ２の設計耐圧を高める必要がなくなるので、装置規模の不要な増大を回避することが可能となる。
【００４９】
また、上記実施形態では、制御回路ＣＴＲＬに対して出力電圧Ｖｏｕｔのみを帰還入力する構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、スイッチング電流や出力電流のモニタ結果に応じて、出力トランジスタＮ１及び同期整流トランジスタＮ２のスイッチング制御を行う方式（いわゆるカレントモード方式）を採用しても構わない。
【００５０】
また、ＤＣ／ＤＣコンバータ２０には、上記した回路要素のほか、その他の保護回路ブロック（低入力誤動作防止回路や温度保護回路など）を適宜組み込んでも構わない。
【産業上の利用可能性】
【００５１】
本発明は、同期整流型スイッチングレギュレータの電力損失低減を図る上で有用な技術であり、あらゆる電子機器（例えば、液晶テレビや液晶パネル、或いは、バッテリ仕様の携帯電話端末）について好適に利用することができる。
【図面の簡単な説明】
【００５２】
【図１】は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。
【図２】は、昇圧型ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。
【図３】は、スイッチング電圧Ｖ１、ブートストラップ電圧Ｖ２、ゲート電圧Ｇ１〜Ｇ２、並びに、トランジスタＮ１〜Ｎ２のオン／オフ状態を示すタイミング図である。
【図４】は、昇圧型ＤＣ／ＤＣコンバータの一従来例を示す回路図である。
【符号の説明】
【００５３】
１０    バッテリ
２０    昇圧型ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
３０    ＴＦＴ液晶パネル
Ｎ１    Ｎチャネル電界効果型トランジスタ（出力トランジスタ）
Ｎ２    Ｎチャネル電界効果型トランジスタ（同期整流トランジスタ）
ＤＲＶ１〜ＤＲＶ２    ドライバ
ＣＴＲＬ    制御回路
Ｌ１    インダクタ
Ｃ１    入力平滑キャパシタ
Ｃ２    出力平滑キャパシタ
Ｃ３    キャパシタ（ブートストラップ用）
Ｄ１    ダイオード（ブートストラップ用）
Ｔ１    入力端
Ｔ２    出力端
【図１】
2007282411.tif 000003
【図２】
2007282411.tif 000004
【図３】
2007282411.tif 000005
【図４】
2007282411.tif 000006