(57)【要約】【課題】異なった電圧レベルの信号配線のクロストークノイズが生じないように改良された半導体集積回路を提供する。【解決手段】本発明にかかる半導体集積回路は、２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される半導体集積回路において、基準となる１つの電源電圧レベルで動作する回路を除き、それぞれの電源電圧レベルで動作するスタンダードセル方式で構成される回路を矩形領域２１に配置し、上記矩形領域２１の周辺にレベルシフタセル１とレベルシフタセルの隙間を埋める隙間セル２を並べて、上記矩形領域の周囲にリング配線２５を形成することにより、上記リング配線２５によって異なる電圧レベルの矩形領域２１内の信号配線１４と矩形領域外の信号配線１３を分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止することを特徴とする。【選択図】図１
2007173485.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される半導体集積回路において、
基準となる１つの電源電圧レベルで動作する回路を除き、それぞれの電源電圧レベルで動作するスタンダードセル方式で構成される回路を矩形領域に配置し、
前記矩形領域の周辺にレベルシフタセルとレベルシフタセルの隙間を埋める隙間セルを並べて、前記矩形領域の周囲にリング配線を形成することにより、
前記リング配線によって異なる電圧レベルの矩形領域内の信号配線と矩形領域外の信号配線を分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止することを特徴とする半導体集積回路。
【請求項２】
前記矩形領域外の信号配線の電圧レベルは同じレベルであることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
請求項１に用いられるレベルシフタセルにおいて、
全配線層を利用し、前記リング配線のレイアウトパターンを内蔵したことを特徴とする、レベルシフタセル。
【請求項４】
請求項１に用いられる隙間セルにおいて、
全配線層を利用し、前記リング配線のレイアウトパターンを内蔵したことを特徴とする、隙間セル。
【請求項５】
前記配線層は金属で形成されていることを特徴とする請求項３に記載のレベルシフタセル。
【請求項６】
前記配線層は金属で形成されていることを特徴とする請求項４に記載の隙間セル。
【請求項７】
２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される回路において、
基準となる１つの電源電圧レベルで動作する回路を除き、それぞれの電源電圧レベルで動作するスタンダードセル方式で構成される回路を矩形領域に配置し、
前記矩形領域の周辺にレベルシフタセルとレベルシフタセルの隙間を埋める隙間セルを並べて、前記矩形領域の周囲にリング配線を形成することにより、
前記リング配線によって異なる電圧レベルの矩形領域内の信号配線と矩形領域外の信号配線を分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体集積回路に関し、より特定的には複数の電源電圧レベルで動作する、スタンダードセル方式で構成される半導体集積回路において、クロストークノイズを防止するよう改良された半導体集積回路に関する。本発明はまた、上記半導体集積回路で用いられるレベルシフタセルおよび隙間セルに関する。本発明はまた、複数の電源電圧レベルで動作する、スタンダードセル方式で構成される回路において、クロストークノイズを防止する方法に関する。
【背景技術】
【０００２】
半導体集積回路の設計において電力消費を低減するために電源電圧レベルを下げる方法があるが、電源電圧レベルを下げると回路の動作スピードに影響があるため、仕様通りに半導体集積回路が動作しない可能性がある。
【０００３】
そのため、半導体集積回路全体の電源電圧レベルを下げるのではなく、特許文献１や特許文献２にあるような方法を用いて、半導体集積回路を複数の電源電圧レベルで回路を構成することで半導体集積回路の消費電力の低減を図る。
【０００４】
このとき、半導体集積回路内に異なる電源電圧レベルで動作する回路部分が存在し、この異なる電源電圧レベルの回路部分では異なる電圧レベルの信号が伝播する。この異なる電源電圧レベルで動作している回路部分同士はレベルシフタ（例えば、特許文献３参照）を通して接続され、異なる電源電圧レベルで動作している回路部分間を通過する信号は、電圧レベルをレベルシフタで変換され他の回路部分に伝えられる。
【０００５】
上記複数の異なる電源電圧レベルで作動する回路部分を含んだ構成の半導体集積回路を、スタンダードセル方式でＣＡＤ（Computer Aided Design）を用いて設計する場合の問題点に付き図２２を用いて更に説明する。
【０００６】
図２２は、複数の異なる電源電圧レベルで作動する回路部分を含んだ構成の半導体集積回路であって、スタンダードセル方式でＣＡＤを用いて設計した従来の半導体集積回路の例である。回路の外周部は、Ｉ／Ｏ(input/output)セル４で取り囲まれており、内部領域は、基準の電圧レベルで動作する回路領域２２と基準と異なる電圧レベルで動作する回路領域２１を含んでいる。基準の電圧レベルで動作する回路領域２２と基準と異なる電圧レベルで動作する回路領域２１はレベルシフタ１１を介して信号配線で接続されている。しかし信号配線の配線経路に制限がないため、いずれの電圧レベルで動作する回路領域においても、基準の電圧レベルの信号配線１３と基準と異なる電圧レベルの信号配線１４が混在し、これら２種の信号配線が隣接する部分はクロストークが生じうる部分２３となっている。
【０００７】
レベルシフタを半導体集積回路内の特定の位置に形成し、半導体集積回路を複数の電源電圧で動作させる方法が上記特許文献１に記載されているが、上記方法により信号配線経路が制約されることはないため、上記方法により半導体集積回路を設計すると、図２２に見られたように、異なった電圧レベルの信号配線が隣接する可能性がある。入出力回路からレベルシフタまでの配線を短くし遅延時間を短くする方法が上記特許文献２に記載されているが、この方法によっても配線経路について制約されることはないため、この方法により半導体集積回路を設計しても、異なった電圧レベルの信号配線が隣接する可能性がやはりある。よって上記いずれの方法によっても、異なる電圧レベルの信号配線間で、クロストークノイズが発生しうる。
【０００８】
ＣＡＤツールは、同電圧レベルの信号間のクロストーク解析能力についてはあるレベルの精度に達している。しかし、異なる電圧レベルの信号間のクロストークについては考慮されていない。そのため、ＣＡＤツールによっても異なる電圧レベルの信号間のクロストークノイズに対して対策できない。そのため、クロストークノイズにより半導体集積回路が仕様通りに動作しなくなるという問題が生ずる。
【０００９】
【特許文献１】特開平８−３３０５５２
【特許文献２】特開平９−１５３５５１
【特許文献３】特開２００２−１７６３５１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記問題を解決するためになされたものであり、２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される半導体集積回路において、異なった電圧レベルの信号配線を分離し、それによって異なった電圧レベルの信号配線のクロストークノイズが生じないように改良された半導体集積回路を提供することを目的とする。
【００１１】
本発明の他の目的は上記半導体装置に用いられる、異なった電圧レベルの信号配線を分離するための構造を備えたレベルシフタセルを提供することにある。
【００１２】
本発明の他の目的は上記半導体装置に用いられる、異なった電圧レベルの信号配線を分離するための構造を備えた隙間セルを提供することにある。
【００１３】
本発明の他の目的は、２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される半導体集積回路において、異なった電圧レベルの信号配線を分離し、それによって異なる電圧レベルの信号配線間のクロストークノイズを防止する方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明にかかる半導体集積回路は、２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される半導体集積回路において、基準となる１つの電源電圧レベルで動作する回路を除き、それぞれの電源電圧レベルで動作するスタンダードセル方式で構成される回路を矩形領域に配置し、上記矩形領域の周辺にレベルシフタセルとレベルシフタセルの隙間を埋める隙間セルを並べて、上記矩形領域の周囲にリング配線を形成することにより、上記リング配線によって異なる電圧レベルの矩形領域内の信号配線と矩形領域外の信号配線を分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止することを特徴とする。
【００１５】
上記構成によると、上記リング配線が形成された配線層において、信号配線が上記リング配線を超えて配線されることは無く、異なる電圧レベルの矩形領域内の信号配線と矩形領域外の信号配線を分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止する。
【００１６】
なお、スタンダードセル方式で構成される半導体集積回路内に、ある回路部分を既存技術によって一定領域に固定すると、かかる領域は一般に矩形となる。またこの矩形を組み合わせることにより、領域の全体形状をL型や凹凸形などの形状とすることもできるが、これらの形状も上記矩形に含まれる。
【００１７】
上記半導体集積回路において、上記矩形領域外の信号配線の電圧レベルは同じレベルであることが好ましい。
【００１８】
上記構成によれば、矩形領域外において、異なる電圧レベルの信号配線同士が隣接して設計されない。
【００１９】
本発明にかかるレベルシフタセルは、全配線層を利用し、上記リング配線のレイアウトパターンを内蔵したことを特徴とする。
【００２０】
本発明にかかる隙間セルは、全配線層を利用し、上記リング配線のレイアウトパターンを内蔵したことを特徴とする。
【００２１】
上記レベルシフタセル及び上記隙間セルは全配線層を利用しているため、これらセルを並べて形成された部分を超えて矩形領域内の信号配線が矩形領域外に直接出ること、あるいは矩形領域外の信号配線が矩形領域内に直接入ることを防止できる。そのため矩形領域内と矩形領域外を出入りする信号配線は、すべてレベルシフタによって信号の電圧レベルを変換するため、任意の領域には、単一の電圧レベルの信号配線のみ配線される。矩形領域の周辺にレベルシフタセルとレベルシフタセルの隙間を埋める隙間セルを並べて、上記矩形領域の周囲にリング配線を形成することにより、上記リング配線によって異なる電圧レベルの矩形領域内の信号配線と矩形領域外の信号配線を分離できる。
【００２２】
上記レベルシフタセル及び隙間セルの配線層は金属で形成されていることが好ましい。
【００２３】
本発明にかかる、異なる電圧レベルの信号配線間でクロストークノイズを防止する方法は、２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される回路において、基準となる１つの電源電圧レベルで動作する回路を除き、それぞれの電源電圧レベルで動作するスタンダードセル方式で構成される回路を矩形領域に配置し、上記矩形領域の周辺にレベルシフタセルとレベルシフタセルの隙間を埋める隙間セルを並べて、上記矩形領域の周囲にリング配線を形成することにより、上記リング配線によって異なる電圧レベルの矩形領域内の信号配線と矩形領域外の信号配線を分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止する。
【発明の効果】
【００２４】
上述したように矩形領域内の信号配線が矩形領域外に直接出ること、あるいは矩形領域外の信号配線が矩形領域内に直接入ることは無く、矩形領域内外の信号配線は分離されている。更に、矩形領域外の信号配線の電圧レベルは同じレベルであるため、異なる電圧レベルの信号配線が隣接することが無い。したがって、異なる電圧レベルの信号配線間でのクロストーク問題を発生しない。
【発明を実施するための最良の形態】
【００２５】
本発明を実施するための最良の形態を、図面を参照しながら説明する。
【００２６】
図１は本発明にかかる半導体集積回路の一例である。回路の外周部はＩ／Ｏ(input/output)セル４で取り囲まれており、内部領域に基準の電圧レベルで動作する回路領域２２と基準と異なる電圧レベルで動作する回路領域２１を含んでいる。上記基準と異なる電圧レベルで動作する回路領域(矩形領域)２１は、異なる電圧レベルの信号を変換するレベルシフタを内蔵するレベルシフタセル１と、レベルシフタセル１の隙間を埋める隙間セル２とコーナーセル３とで取り囲まれている。レベルシフタセル１と隙間セル２とコーナーセル３とで形成された部分には、リング配線２５が形成されている。
【００２７】
基準と異なる電圧レベルの信号配線１４は矩形領域２１内にのみ配線され、基準の電圧レベルの信号配線１３は矩形領域外にのみ配線されている。
【００２８】
ここで、以下の図２〜図２１の詳細な説明をする前に、これらの図と図１との関係について説明しておく。これらの図において、同一部分には同一の参照番号を付す。
【００２９】
図２は、図１における異なる電圧レベルで動作する回路領域２１周辺の拡大図である。
【００３０】
図３は、図１におけるレベルシフタセル１に内蔵されているレベルシフタのトランジスタ回路図である。
【００３１】
図４〜図７は、図１におけるレベルシフタセル１の金属層第１層を使用して作成されたレベルシフタの配線図である。図４と図５は、矩形領域の左右辺（図２の１０１又は１０２）に配置する形状のもの(以下横長レベルシフタセルとする)であり、図６と図７は、矩形領域の上下辺（図２の２０１又は２０２）に配置する形状のもの(以下縦長レベルシフタセルとする)である。図４と図５の違い、及び、図６と図７の違いについては後述する。図８は、矩形領域の左右辺（図２の１０１又は１０２）に配置され、レベルシフタセル１の隙間を埋める隙間セル (以下横長隙間セルとする) の金属層第１層の配線図である。同じく図９は、矩形領域の上下辺（図２の２０１又は２０２）に配置され、レベルシフタセル１の隙間を埋める隙間セル (以下縦長隙間セルとする) の金属層第１層の配線図である。図１０は、矩形領域のコーナーにあたる部分の隙間を埋める隙間セル(図１におけるコーナーセル３) の金属層第１層の配線図である。
【００３２】
図１１は、横長レベルシフタセルの金属層第２層の配線図である。金属層第２〜４層においてレベルシフタセル１と隙間セル２の配線に違いは無く、横長隙間セルの金属層第２層の配線パターンも図１１と同じである。図１２は、縦長レベルシフタセルの金属層第２層の配線図である。同様に、縦長隙間セルの金属層第２層の配線パターンも図１２と同じである。図１３は、コーナーセル３の金属層第２層の配線図である。
【００３３】
図１４は、横長レベルシフタセルの金属層第３層の配線図である。金属層第２〜４層においてレベルシフタセル１と隙間セル２の配線に違いは無く、横長隙間セルの金属層第３層の配線パターンも図１４と同じである。図１５は、縦長レベルシフタセルの金属層第３層の配線図である。同様に、縦長隙間セルの金属層第３層の配線パターンも図１５と同じである。図１６は、コーナーセル３の金属層第３層の配線図である。
【００３４】
図１７は、横長レベルシフタセルの金属層第４層の配線図である。金属層第２〜４層においてレベルシフタセル１と隙間セル２の配線に違いは無く、横長隙間セルの金属層第４層の配線パターンも図１７と同じである。図１８は、縦長レベルシフタセルの金属層第４層の配線図である。同様に、縦長隙間セルの金属層第４層の配線パターンも図１８と同じである。図１９は、コーナーセル３の金属層第４層の配線図である。
【００３５】
図２０は、後述する実施の形態３にかかる、半導体集積回路が利用する配線用金属層が全部で３層の場合における、レベルシフタセル１の金属層第２層の配線図である。この場合においても、隙間セル２の金属層第２層の配線パターンが同じ図２０で示される。また図２１は、後述する実施の形態３にかかる、半導体集積回路が利用する配線用金属層が２層の場合における、レベルシフタセル１の金属層第２層の配線図である。この場合においても、隙間セル２の金属層第２層の配線パターンが同じ図２１で示される。
【００３６】
次に、図２を用いて本発明における異なる電圧レベルの信号配線の分離方法を概略説明する。
【００３７】
図２は、上述のように図１の矩形領域周辺の拡大図である。図２を参照して、任意の電圧レベルで動作するスタンダードセル方式の回路を配置した矩形領域の周囲をレベルシフタセル１と隙間セル２とコーナーセル３とが取り囲んでいる。レベルシフタセル１と上記隙間セル２とコーナーセル３とに内蔵された配線パターンにより、取り囲んだ部分に、リング配線２５が形成されている。このリング配線２５又は後述するレベルシフタを有する層の配線パターンが全ての金属層で形成されるため、矩形領域２１内の基準と異なる電圧レベルの信号配線１４を形領域外に直接引き出す配線設計や、矩形領域外の基準の電圧レベルの信号配線１３を矩形領域２１内に直接引き入れる配線設計が、ＣＡＤを用いた設計によって行なわれることはない。矩形領域外部より矩形領域２１に入ろうとする信号配線１３はまずレベルシフタ(レベルシフタセル１の金属層第１層を使用して形成される)に接続され、レベルシフタにより電圧レベルが変換され、矩形領域内の電圧レベルの信号配線１４が矩形領域内に引き入れられる。逆に矩形領域内より矩形領域外に進出しようとする信号配線１４もまずレベルシフタに接続され、レベルシフタにより電圧レベルが変換され、矩形領域外の電圧レベルの信号配線１３が矩形領域外に進出する。そのため、矩形領域内と矩形領域外とのそれぞれの信号配線の電圧レベルはそれぞれ単一となり、いずれの領域においても異なる電圧レベルの信号配線が隣接することはない。したがって異なる電圧レベルの信号配線間のクロストークノイズは完全に防止できる。
【００３８】
続いて、上記レベルシフタについて、図３を用いて更に説明する。
【００３９】
図３は、信号の電圧レベルを変換するために使用するレベルシフタのトランジスタ回路図の一例である。ＮＭＯＳトランジスタ１５とＰＭＯＳトランジスタ１６とを用いて構成されている。図３を参照して、この回路の入力端子に基準と異なる電圧レベルＶＤＤ１の電圧レベルの信号を与えると、出力端子に基準の電圧レベルＶＤＤ２の信号を出力する。この回路のＶＤＤ１とＶＤＤ２を入れ替えることで、入力端子にＶＤＤ２の電圧レベルの信号を与えると、出力端子にＶＤＤ１の電圧レベルの信号を出力する。かかる回路図のパターンが、レベルシフタセルの金属層第１層を用いて形成される。
【００４０】
以下、半導体集積回路が利用する配線用金属層が４層の場合の実施形態を実施の形態１で説明し、続いて半導体集積回路が利用する配線用金属層が５層以上の場合の実施形態を実施の形態２で説明し、更に半導体集積回路が利用する配線用金属層が４層未満の場合の実施形態を実施の形態３で説明する。
【００４１】
[実施の形態１]
実施の形態１を、図４〜図１９を用いて説明する。実施の形態１は、半導体集積回路装置で利用する配線用の金属層が全部で４層の場合の実施形態である。以下に、図面を参照しながら配線層ごとに説明する。
【００４２】
最初に、金属層第１層、すなわち下から１番目の配線層につき図４〜図１０を主に用いて説明する。
【００４３】
図４は、第１の態様にかかる横長レベルシフタセルの金属層第１層の配線図である。図４は、金属層第１層を用いて図３に示したレベルシフタを作製した図であり、矩形領域内の電圧レベル(ＶＤＤ１)の信号を基準となる電圧レベル(ＶＤＤ２) の信号に変換して矩形領域外に出力するタイプのものである。太い点線で示したセルフレーム内に、基準となる電源電圧配線ＶＤＤ２と基準と異なる電源電圧配線ＶＤＤ１と接地ＧＮＤとＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１５とコンタクト１０と配線とによりレベルシフタを構成している。図中の白抜き配線部はポリ層を示し、点のハッチングで示した部分は拡散層を示し、斜線部は金属層第１層を示している。また細い点線で囲んだ部分はｎ−ウェルである。矩形領域内より延びた信号配線が入力端子に接続され、出力端子に接続された信号配線が矩形領域外に進出する。したがって、ＶＤＤ１レベルの信号は、このレベルシフタでＶＤＤ２レベルの信号に変換され、矩形領域外に出力される。
【００４４】
図５は、第２の態様にかかる横長レベルシフタセルの金属層第１層の配線図である。この図は、金属層第１層を用いて図３に示したレベルシフタを作製した図である。図４と異なり、基準となる電圧レベル (ＶＤＤ２)の信号を矩形領域内の電圧レベル(ＶＤＤ１) の信号に変換して矩形領域内に出力するタイプのものである。太い点線でセルフレームを示す。図４に示す回路と同一部分には同一の参照番号を付し、同一の材質部については同一のハッチングを付しており、その説明を繰り返さない。また細い点線で囲んだ部分はｎ−ウェルである。矩形領域外より延びた信号配線が入力端子に接続され、出力端子に接続された信号配線が、矩形領域内に進入する。したがって、ＶＤＤ２レベルの信号は、このレベルシフタでＶＤＤ１レベルの信号に変換され、矩形領域内に出力される。
【００４５】
図６は第１の態様にかかる縦長レベルシフタセルの金属層第１層の配線図である。図６は、金属層第１層を用いて図３に示したレベルシフタを作製した図であり、矩形領域内の電圧レベル(ＶＤＤ１)の信号を基準となる電圧レベル(ＶＤＤ２) の信号に変換して矩形領域外に出力するタイプのものである。太い点線でセルフレームを示す。なお、図４に示す回路と同一部分には同一の参照番号を付し、同一の材質部については同一のハッチングを付しており、その説明を繰り返さない。また細い点線で囲んだ部分はｎ−ウェルである。矩形領域内より延びた信号配線が入力端子に接続され、出力端子に接続された信号配線が矩形領域外に進出する。したがって、ＶＤＤ１レベルの信号は、このレベルシフタでＶＤＤ２レベルの信号に変換され、矩形領域外に出力される。
【００４６】
図７は第２の態様にかかる縦長レベルシフタセルの金属層第１層の配線図である。図７は、金属層第１層を用いて図３に示したレベルシフタを作成した図であり、図６と異なり、基準となる電圧レベル (ＶＤＤ２)の信号を矩形領域内の電圧レベル(ＶＤＤ１) の信号に変換して矩形領域内に出力するタイプのものである。太い点線でセルフレームを示す。なお、図４に示す回路と同一部分には同一の参照番号を付し、同一の材質部については同一のハッチングを付しており、その説明を繰り返さない。また細い点線で囲んだ部分はｎ−ウェルである。矩形領域外より延びた信号配線が入力端子に接続され、出力端子に接続された信号配線が矩形領域内に進入する。したがって、ＶＤＤ２レベルの信号は、このレベルシフタでＶＤＤ１レベルの信号に変換され、矩形領域内に出力される。
【００４７】
図８は、矩形領域の左右辺（図２の１０１又は１０２）に配置され、レベルシフタセル１の隙間を埋める横長隙間セルの金属層第１層の配線図である。図８を参照して、太い点線示されたセルフレーム内に、金属層第１層(斜線部)を用いたＶＤＤ１配線とＶＤＤ２配線とＧＮＤ配線とのみ形成されている。この配線に論理的な機能はなく、この横長隙間セルの右辺と左辺との間を通過する信号配線設計をさせないための、配線パターンである。なお、細い点線で囲んだ部分はｎ−ウェルである。
【００４８】
同様に、図９は、矩形領域の上下辺（図２の２０１又は２０２）に配置され、レベルシフタセルの隙間を埋める縦長隙間セルの金属層第１層の配線図である。図９を参照して、太い点線示されたセルフレーム内に、金属層第１層(斜線部)を用いたＶＤＤ１配線とＶＤＤ２配線とＧＮＤ配線とのみ形成されている。この配線に論理的な機能はなく、この横長隙間セルの上辺と下辺との間を通過する信号配線設計をさせないための、配線パターンである。なお、細い点線で囲んだ部分はｎ−ウェルである。
【００４９】
図１０は、コーナーセルの金属層第１層の配線図例である。接続関係を明らかにするために、コーナーセルの図(参照符号３を付した)の左辺と下辺に、上述したレベルシフタセルの金属層第１層の図(参照符号１を付した)を併せて記載した。太い点線でそれぞれのセルフレームを示している。図１０と図２を参照して、コーナーセル３は矩形領域２１の右辺１０２に縦に並ぶレベルシフタセル１と上辺２０１に並ぶレベルシフタセル１をつないでいる。上記図８や図９と同様に、コーナーセル３の金属層第１層(斜線部)を用いてＶＤＤ１配線とＶＤＤ２配線とＧＮＤ配線とのみが形成されている。これらの配線に論理的な機能はなく、矩形領域内と矩形領域外の間を通過する信号配線設計をさせないための配線である。
【００５０】
図４〜図１０と図２を参照して、レベルシフタセル１と隙間セル２とコーナーセル３とが矩形領域２１周辺に隙間無く並べることにより、レベルシフタセル１が有するレベルシフタを形成する配線(図４〜図７)と隙間セル２およびコーナーセル３が有する信号配線を通過させないための配線(図８〜図１０)とが金属層第１層で形成され、矩形領域を隙間無く取り囲んでいる。それによって、レベルシフタを介せずに、金属層第１層を使用しては、矩形領域２１内の信号配線１４を矩形領域外に直接引き出したり、矩形領域外の信号配線１３を矩形領域内に引き入れたりすることはできない。
【００５１】
次に、金属層第２層、すなわち下から２番目の配線層につき図１１〜図１３を主に用いて説明する。
【００５２】
図１１は、横長レベルシフタセルの金属層第２層(第１層とは逆向き斜線で示した)の配線図である。横長レベルシフタセルのセルフレームを太い点線で示す。図１１中のＶＤＤ１とＶＤＤ２とＧＮＤの配線はビア１２によってそれぞれ金属層第１層の対応する配線と接続されている。金属層第１層にレベルシフタの入力端子が形成されている領域３０１は、信号配線を接続できるように開けられている。同じく金属層第１層にレベルシフタの出力端子が形成されている領域３０２も、信号配線を接続できるように開けられている。ここで、電圧レベルＶＤＤ１の配線は、金属層第２層にＶＤＤ１のリング配線を形成するための電源配線である。ＶＤＤ２の配線は、後述する金属層第３層のＶＤＤ２配線と接続されるための配線である。同様にＧＮＤの配線は、後述する金属層第３層のＧＮＤ配線と接続されるための配線である。
【００５３】
図１２は、縦長レベルシフタセルの金属層第２層の配線図である。セルフレームを太い点線で示す。図１１に示す回路と同一部分には同一の参照番号を付し、金属層第２層は図１１と同一の斜線ハッチチングで示しており、その説明を繰り返さない。
【００５４】
横長隙間セルの金属層第２層の配線図は図１１と同一である。そのため説明は省略する。
【００５５】
また、縦長隙間セルの金属層第２層の配線図は図１２と同一である。そのため説明は省略する。
【００５６】
図１３は、コーナーセルの金属層第２層の配線図である。接続関係を明らかにするために、コーナーセルの図(参照符号３を付した)の左辺と下辺に、上述したレベルシフタセルの金属層第２層の図(参照符号１を付した)を併せて記載した。太い点線でそれぞれのセルフレームを示している。図１３と図２を参照して、コーナーセル３は矩形領域２１の右辺１０２に縦に並ぶレベルシフタセル１と上辺２０１に並ぶレベルシフタセル１をつないでいる。なお、図１１に示す回路と同一部分には同一の参照番号を付し、金属層第２層は図１１と同一の斜線ハッチングで示しており、その説明を繰り返さない。
【００５７】
図１１〜図１３と図２を参照して、レベルシフタセル1と隙間セル２とコーナーセル３とを隙間無く配置することにより、これらセルの金属層第２層を用い形成されたＶＤＤ１配線が互いに接続され、矩形領域を取り囲むＶＤＤ１の電源配線による環状のリング配線が金属層第２層で形成され、矩形領域を隙間無く取り囲んでいる。そのため金属層第２層を使用しては、矩形領域内の信号配線１４を矩形領域外に引き出したり、矩形領域外の信号配線１３を矩形領域内に引き入れたりすることはできない。
【００５８】
続いて、金属層第３層、すなわち下から３番目の配線層につき図１４〜図１６を主に用いて説明する。
【００５９】
図１４は、横長レベルシフタセルの金属層第３層(第１層と同方向かつ より細かい斜線で示す)の配線図である。太い点線でセルフレームを示す。図中のＶＤＤ２とＧＮＤの配線はビア２３によってそれぞれ金属層第２層の対応する配線と接続されている。金属層第１層でレベルシフタの入力端子が形成されている領域３０１は、信号配線を接続できるように開けられている。同じく金属層第１層でレベルシフタの出力端子が形成されている領域３０２も、信号配線を接続できるように開けられている。ここで、電圧レベルＶＤＤ２の配線は、金属層第３層を使用してＶＤＤ２のリング配線を形成するための電源配線である。ＧＮＤの配線は、後述する金属層第４層のＧＮＤ配線と接続されるための配線である。
【００６０】
図１５は、縦長レベルシフタセルの金属層第３層の配線図である。太い点線でセルフレームを示す。図１４に示す回路と同一部分には同一の参照番号を付し、金属層第３層は図１５と同一の斜線ハッチチングで示しており、その説明を繰り返さない。
【００６１】
横長隙間セルの金属層第３層の配線図は図１４と同一である。そのため説明は省略する。
【００６２】
縦長隙間セルの金属層第３層の配線図は図１５と同一である。そのため説明は省略する。
【００６３】
図１６は、上記コーナーセルの金属層第３層の配線図である。接続関係を明らかにするために、コーナーセルの図(参照符号３を付した)の左辺と下辺に、上述したレベルシフタセルの金属層第３層の図(参照符号１を付した)を併せて記載した。太い点線でそれぞれのセルフレームを示している。図１６と図２を参照して、コーナーセル３は矩形領域２１の右辺１０２に縦に並ぶレベルシフタセル１と上辺２０１に並ぶレベルシフタセル１をつないでいる。図１４に示す回路と同一部分には同一の参照番号を付し、金属層第３層は図１４と同一の斜線ハッチチングで示しており、その説明を繰り返さない。
【００６４】
図１４〜図１６と図２を参照し、レベルシフタセル１と隙間セル２とコーナーセル３とを隙間無く配置することにより、これらセルの金属層第３層を用い形成されたＶＤＤ２配線が互いに接続され、矩形領域２１を取り囲むＶＤＤ２の環状のリング配線が金属層第３層で形成され、矩形領域を隙間無く取り囲んでいる。それによって、金属層第３層を使用しては、矩形領域内の信号配線１４を矩形領域外に直接引き出したり、矩形領域外の信号配線１３を矩形領域内に引き入れたりすることはできない。
【００６５】
続いて、金属層第４層、すなわち下から４番目の配線層につき図１７〜図１９を主に用いて説明する。
【００６６】
図１７は、横長レベルシフタセルの金属層第４層(第２層と同方向かつ より細かい斜線で示す)の配線図である。セルフレームを太い点線で示している。図１７中のＧＮＤの配線はビア３４によって金属層第３層のＧＮＤ配線と接続されている。金属層第一層にレベルシフタの入力端子が形成されている領域３０１は、信号配線を接続できるように開けられている。同じく金属層第一層にレベルシフタの出力端子が形成されている領域３０２も、信号配線を接続できるように開けられている。ＧＮＤの配線は、金属層第４層を用いてＧＮＤのリング配線を形成するためのものである。
【００６７】
図１８は、縦長レベルシフタセルの金属層第４層の配線図である。太い点線でセルフレームを示す。図１７に示す回路と同一部分には同一の参照番号を付し、金属層第４層は図１７と同一の斜線ハッチチングで示しており、その説明を繰り返さない。
【００６８】
横長隙間セルの金属層第４層の配線図は図１７と同一である。そのため説明は省略する。
【００６９】
縦長隙間セルの金属層第４層の配線図は図１８と同一である。そのため説明は省略する。
【００７０】
図１９は、コーナーセルの金属層第４層の配線図である。接続関係を明らかにするために、コーナーセルの図(参照符号３を付した)の左辺と下辺に、上述したレベルシフタセルの金属層第４層の図(参照符号１を付した)を併せて記載した。太い点線でそれぞれのセルフレームを示している。図１９と図２を参照して、コーナーセル３は矩形領域２１の右辺１０２に縦に並ぶレベルシフタセル１と上辺２０１に並ぶレベルシフタセル１をつないでいる。図１７に示す回路と同一部分には同一の参照番号を付し、金属層第４層は図１７と同一の斜線ハッチチングで示しており、その説明を繰り返さない。
【００７１】
図１７〜図１９と図２を参照して、レベルシフタセル１と隙間セル２とコーナーセル３とを隙間無く配置することにより、これらセルの金属層第４層を用い形成されたＧＮＤ配線が互いに接続され、矩形領域を取り囲むＧＮＤのリング配線が金属層第４層で形成され、矩形領域を隙間無く取り囲んでいる。それによって、金属層第４層を使用しては、矩形領域内の信号配線１４を矩形領域外に直接引き出したり、矩形領域外の信号配線１３を矩形領域内に引き入れたりすることはできない。
【００７２】
以上で図２におけるレベルシフタセル１と隙間セル２とコーナーセル３とで形成された部分の各金属層を使用して形成する配線構造を説明した。金属層第１層はレベルシフタを含む配線パターンにより矩形領域を隙間無く取り囲んでおり、金属層２〜４層はリング配線により同じく矩形領域を隙間無く取り囲んでいる。本実施例において利用される金属層は全部で４層であるので、レベルシフタを有する配線パターン(金属層第１層)及び各リング配線(同２〜４層)により、矩形領域２１を取り囲む部分の金属層は全て使用されており、いずれの層においても、矩形領域内の信号配線１４を矩形領域外に直接引き出すこと、矩形領域外の信号配線１３を矩形領域内に引き入れすることはできない。そのため、矩形領域内から矩形領域外に進出しようとするＶＤＤ１レベルの信号配線１４は全て一旦レベルシフタに接続され、改めてＶＤＤ２レベルの信号配線１３が引き出される。逆に、矩形領域外から矩形領域内に進入しようとするＶＤＤ２レベルの信号配線１３も全て一旦レベルシフタに接続され、改めてＶＤＤ１レベルの信号配線１４が引き入れられる。よって、いずれの領域においても単一の電圧レベルの信号配線のみ配線される。すなわち、異なる電圧レベルの信号配線は分離される。その結果、異なる電圧レベルの信号配線が隣接することは無く、異なる電圧レベルの信号配線間でのクロストーク問題は発生しない。
【００７３】
[実施の形態２]
実施の形態２を説明する。実施の形態１は金属配線層が全部で４層の場合の例であったが、金属配線層を５層以上利用する半導体集積回路装置においても本発明は実施可能である。金属配線層を全部でｎ層利用するものとして以下に説明する。
【００７４】
金属層第１層(下から１番目の配線層)〜第４層(下から４番目の配線層)までは実施の形態１と同一であるので説明を省略する。よって、これらの層を使用して矩形領域内外の信号配線が直接出入りすることは無い。
【００７５】
金属層第５層(下から５番目の配線層)〜第ｎ層(一番上の配線層)でリング配線を形成するためのパターンを追加する。たとえば、ＧＮＤのリング配線を形成するための、図１７〜図１９で示した金属層第４層の配線パターンは、金属層第５層〜第ｎ層の各層においても利用することができる。その結果、レベルシフタセル１と隙間セル２とコーナーセル３とを隙間無く配置することにより、矩形領域を取り囲むＧＮＤのリング配線がそれぞれの金属層を使用して形成される。その結果第５層〜第ｎ層のいずれかの金属層を使用して、矩形領域内外を信号配線が直接通過することを防止できる。
【００７６】
よって、金属層第１層〜第ｎ層のいずれの金属層を使用しても矩形領域内外の信号配線が直接出入りする配線をすることはできない。従って、異なる電圧レベルの信号配線は分離され、異なる電圧レベルの信号配線が隣接することはない。その結果実施の形態１と同じく、異なる電圧レベルの信号配線間でのクロストーク問題は発生しない。
【００７７】
[実施の形態３]
実施の形態３を図２０、図２１を主に用いて説明する。実施の形態２は金属配線層を５層以上利用する半導体集積回路装置の例であったが、４層未満の金属配線層を利用する半導体集積回路装置においても本発明は実施可能である。
【００７８】
半導体集積回路装置で利用する金属層が全部で３層の場合についてまず説明する。
【００７９】
金属層第１層(下から１番目の配線層)は実施の形態１と同一であるので説明を省略する。従って、第１層を使用して矩形領域内外の信号配線が直接出入りすることは無い。
【００８０】
図２０は、横長レベルシフタセルの金属層第２層(下から２番目の配線層)の配線図である。図２０を参照して、太い点線はセルフレームを示す。またＶＤＤ１の電源配線とＶＤＤ２の電源配線とＧＮＤの電源配線とはそれぞれピア１２によって第１層のそれぞれ対応する配線と接続されている。図２０に示すように、ＶＤＤ１のリング配線とＶＤＤ２のリング配線との２種類のリング配線を形成するための配線パターンが金属層第２層を使用して形成されている。ＧＮＤの配線は第３層のＧＮＤ配線と接続されるための配線である。このレベルシフタセルと、同一の配線パターンを金属層第２層を使用して形成している隙間セル(横長隙間セルは図２０と同一、縦長隙間セルは図示せず)と同様の配線パターンを金属層第２層を使用して形成しているコーナーセル(図示せず)とを隙間無く配置することにより、これらセルの金属層第２層を用い形成されたＶＤＤ１の電源配線とＶＤＤ２の電源配線とがそれぞれ互いに接続され、金属層第２層を使用して２重のリング配線を形成し、２重のリング配線によって矩形領域を隙間無く取り囲んでいる。従って、第２層を使用して矩形領域内外の信号配線が直接出入りすることは無い。
【００８１】
金属層第３層(一番上の配線層)を使用して、実施の形態１における第４層の配線と同様の配線、すなわちＧＮＤ用のリング配線を形成するための配線パターン(図１７〜図１９参照)を作成する。よって、第３層を使用して矩形領域内外の信号配線が直接出入りすることは無い。
【００８２】
従って、いずれの層使用しても矩形領域内外の信号配線が直接出入りすることは無く、異なる電圧レベルの信号配線間でのクロストーク問題は発生しない。
【００８３】
続いて、半導体集積回路装置で利用する金属層が全部で２層の場合について説明する。
【００８４】
金属層第１層(下から１番目の配線層)の配線は実施の形態１と同一であるので説明を省略する。従って、第１層を使用して矩形領域内外の信号配線が直接出入りすることは無い。
【００８５】
図２１は、横長レベルシフタセルの金属層第２層(一番上の配線層)の配線図である。図２１を参照して、太い点線はセルフレームを示す。またＶＤＤ１の電源配線とＶＤＤ２の電源配線とＧＮＤの電源配線とはそれぞれピア１２によって第１層のそれぞれ対応する配線と接続されている。図２１に示すように、ＶＤＤ１用のリング配線とＶＤＤ２用のリング配線とＧＮＤ用のリング配線との３種類のリング配線を形成するためのパターンが金属層第２層を使用して形成されている。このレベルシフタセルと、同一の配線パターンを金属層第２層を使用して形成している隙間セル(横長隙間セルは図２１と同一、縦長隙間セルは図示せず)と、同様の配線パターンを第２層を使用して形成しているコーナーセル(図示せず)とを隙間無く配置することにより、これらセルの金属層第２層を用い形成されたＶＤＤ１の電源配線とＶＤＤ２の電源配線とＧＮＤの電源配線とがそれぞれ互いに接続され、金属層第２層を使用してＶＤＤ１とＶＤＤ２とＧＮＤとの３重のリング配線が形成され、３重のリング配線によって矩形領域を隙間無く取り囲んでいる。よって、第２層を使用して矩形領域内外の信号配線が直接出入りすることは無い。
【００８６】
従って、いずれの層においても矩形領域内外の信号配線が直接出入りすることは無く、異なる電圧レベルの信号配線間でのクロストーク問題は発生しない。
【００８７】
さて、上記説明において、例えば「金属層第１層」を「下から１番目の配線層」としたが、かかる限定は説明の便宜上 設けたもので、実際の実施形態を限定するものではない。例えば本説明と反対に、「金属層第１層」が「一番上の配線層」であってもよい。
【００８８】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８９】
本発明にかかる半導体集積回路によれば、２つ以上の複数の電源電圧レベルで動作しているスタンダードセル方式で構成される半導体集積回路において、基準となる電源電圧レベルの信号配線と基準と異なる電圧レベルの信号配線とを分離し、異なる電圧レベルの信号配線間でクロストークノイズを防止できる。
【図面の簡単な説明】
【００９０】
【図１】本発明にかかる半導体集積回路の例である。
【図２】本発明にかかるレベルシフタセル及び隙間セルの配置例である。
【図３】レベルシフタのトランジスタ回路例である。
【図４】実施の形態１にかかる、横長レベルシフタセルの金属層第１層配線パターンの一例（スタンダードセル矩形領域の左右に並べる形態であり、電圧レベルＶＤＤ１の信号を電圧レベルＶＤＤ２に変換するタイプのもの）である。
【図５】実施の形態１にかかる、横長レベルシフタセルの金属層第１層配線パターンの他の例（スタンダードセル矩形領域の左右に並べる形態であり、電圧レベルＶＤＤ２の信号を電圧レベルＶＤＤ１に変換するタイプのもの）である。
【図６】実施の形態１にかかる、縦長レベルシフタセルの金属層第１層配線パターンの一例（スタンダードセル矩形領域の上下に並べる形態であり、電圧レベルＶＤＤ１の信号を電圧レベルＶＤＤ２に変換するタイプのもの）である。
【図７】実施の形態１にかかる、縦長レベルシフタセルの金属層第１層配線パターンの他の例（スタンダードセル矩形領域の上下に並べる形態であり、電圧レベルＶＤＤ２の信号を電圧レベルＶＤＤ１に変換するタイプのもの）である。
【図８】実施の形態１にかかる、横長隙間セルの金属層第１層配線パターンの一例（スタンダードセル矩形領域の左右に並べる形態のもの）である。
【図９】実施の形態１にかかる、縦長隙間セルの金属層第１層配線パターンの一例（スタンダードセル矩形領域の上下に並べる形態のもの）である。
【図１０】実施の形態１にかかる、コーナーセルの金属層第１層配線パターン例（矩形領域のコーナーにあたる部分の隙間を埋める隙間セル）である。
【図１１】実施の形態１にかかる、横長レベルシフタセルおよび、横長隙間セルの金属層第２層配線パターンの一例（スタンダードセル矩形領域の左右に並べる形態のもの）である。
【図１２】実施の形態１にかかる、縦長レベルシフタセルおよび、縦長隙間セルの金属層第２層配線パターンの一例（スタンダードセル矩形領域の上下に並べる形態のもの）である。
【図１３】実施の形態１にかかる、コーナーセルの金属層第２層配線パターンの一例（矩形領域のコーナーにあたる部分の隙間を埋める隙間セル）である。
【図１４】実施の形態１にかかる、横長レベルシフタセルおよび横長隙間セルの、金属層第３層配線パターンの一例（スタンダードセル矩形領域の左右に並べる形態のもの）である。
【図１５】実施の形態１にかかる、縦長レベルシフタセルおよび横長隙間セルの、金属層第３層配線パターンの一例（スタンダードセル矩形領域の上下に並べる形態のもの）である。
【図１６】実施の形態１にかかる、コーナーセルの金属層第３層配線パターンの一例（矩形領域のコーナーにあたる部分の隙間を埋める隙間セル）である。
【図１７】実施の形態１にかかる、横長レベルシフタセルおよび横長隙間セルの、金属層第４層配線パターンの一例（スタンダードセル矩形領域の左右に並べる形態のもの）である。
【図１８】実施の形態１にかかる、縦長レベルシフタセルおよび横長隙間セルの、金属層第４層配線パターンの一例（スタンダードセル矩形領域の上下に並べる形態のもの）である。
【図１９】実施の形態１にかかる、コーナーセルの金属層第４層配線パターンの一例（矩形領域のコーナーにあたる部分の隙間を埋める隙間セル）である。
【図２０】実施の形態３にかかる、横長レベルシフタセルおよび横長隙間セルの、金属層第２層配線パターンの例（ＶＤＤ１、ＶＤＤ２用リング配線を形成する例）である。
【図２１】実施の形態３にかかる、横長レベルシフタセルおよび横長隙間セルの、金属層第２層配線パターンの別例（ＶＤＤ１、ＶＤＤ２、ＧＮＤ用リング配線を形成する例）である。
【図２２】従来の半導体集積回路の例である。
【符号の説明】
【００９１】
１     レベルシフタセル
２     隙間セル
３     コーナーセル
４     Ｉ／Ｏ(input/output)セル
１０   コンタクト
１１   レベルシフタ
１２ ，２３，３４  ビア
１３   基準の電圧レベルの信号配線
１４   基準と異なる電圧レベルの信号配線
１５   ＮＭＯＳトランジスタ
１６   ＰＭＯＳトランジスタ
２１   基準と異なる電圧レベルで動作する回路領域(矩形領域)
２２   基準の電圧レベルで動作する回路領域
２３   クロストークが生じうる部分
２５   リング配線
１０１，１０２  横長レベルシフタセル又は横長隙間セルを並べる領域
２０１，２０２  縦長レベルシフタセル又は縦長隙間セルを並べる領域
３０１      入力配線を接続するための領域
３０２      出力配線を接続するための領域
ＶＤＤ１    基準と異なる電圧レベルの電源電圧配線
ＶＤＤ２    基準の電圧レベルの電源電圧配線
ＧＮＤ      接地
【図１】
2007173485.tif 000003
【図２】
2007173485.tif 000004
【図３】
2007173485.tif 000005
【図４】
2007173485.tif 000006
【図５】
2007173485.tif 000007
【図６】
2007173485.tif 000008
【図７】
2007173485.tif 000009
【図８】
2007173485.tif 000010
【図９】
2007173485.tif 000011
【図１０】
2007173485.tif 000012
【図１１】
2007173485.tif 000013
【図１２】
2007173485.tif 000014
【図１３】
2007173485.tif 000015
【図１４】
2007173485.tif 000016
【図１５】
2007173485.tif 000017
【図１６】
2007173485.tif 000018
【図１７】
2007173485.tif 000019
【図１８】
2007173485.tif 000020
【図１９】
2007173485.tif 000021
【図２０】
2007173485.tif 000022
【図２１】
2007173485.tif 000023
【図２２】
2007173485.tif 000024