(57)【要約】【課題】マルチチャンネルのフラッシュメモリにおけるデータアクセス方法の提供。【解決手段】マルチチャンネルのフラッシュメモリにおけるデータアクセス方法は、先ず複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成する。各情報チャンネルはすべて単一ビット組のデータに伝送できるため、予定数量の情報チャンネルから予定数量のビット組のデータを送った時、セクタの定義値が累積するだけで、ハードディスウエアと同じくメインサーバへデータが伝送される。【選択図】図１
2007317047.tif 000002
【特許請求の範囲】
【請求項１】
マルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、
複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成し、各情報チャンネルはすべて単一のビット組データを伝送でき、
同時に予定数量の情報チャンネルから予定数量のビット組のデータを伝送し、
相対するフラッシュメモリから同時にピックアップしたデータから一セクタ(sector)の定義値に累積した時、メインサーバへ伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項２】
請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記セクタ(sector)は、その定義値を５１２ビット組とすることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項３】
請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記各情報チャンネルは、すべてアドレスライン、データライン、選択ラインによって、相対する情報チャンネルのフラッシュメモリ、フラッシュメモリコントローラに電気連接することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項４】
請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記フラッシュメモリコントローラは、メインサーバインターフェイスとメインサーバが相互にデータを伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項５】
請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記メインサーバインターフェイスは、小型コンピュータインターフェイス(Small Computer System Ineterface,SCSI)、光ファイバーチャンネルインターフェイス(Fibre Channel Interface,FC)、周辺部品連接インターフェイス(Peripheral Component Interconnect,PCI)、フラッシュメモリカードインターフェイス、シリアル転送方式保存アーキテクチャー(Serial Storage Architecture,SSA)、ＩＤＥ(Integrated Drive Electronics,IDE)、ＵＳＢ(Universal Serial Bus)、ＰＣＭＣＩＡ(Personal international Association)インターフェイス、シリアルＡＴＡ(SATA)、パラレルＡＴＡ(Parallel ATA)もしくはその他適するバス インターフェイスとすることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項６】
マルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、
複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成し、各情報チャンネルはすべて単一のビット組データを伝送でき、
メインサーバからセクタ(sector)のデータを取得し、
同時に予定数量の情報チャンネルから予定数量のビット組のデータに相対するフラッシュメモリへ伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項７】
請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記セクタ(sector)の定義値は、５１２ビット組であることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項８】
請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記各情報チャンネルは、すべてアドレスライン、データライン、選択ラインによって、相対する情報チャンネルのフラッシュメモリ、フラッシュメモリコントローラに電気連接することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項９】
請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記フラッシュメモリコントローラは、メインサーバインターフェイスとメインサーバが相互にデータを伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【請求項１０】
請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記メインサーバは、小型コンピュータ(Small Computer System Ineterface,SCSI)、光ファイバーチャンネルインターフェイス(Fibre Channel Interface,FC)、周辺部品連接インターフェイス(Peripheral Component Interconnect,PCI)、フラッシュメモリカードインターフェイス、シリアル転送方式保存アーキテクチャー(Serial Storage Architecture,SSA)、ＩＤＥ(Integrated Drive Electronics,IDE)、ＵＳＢ(Universal Serial Bus)、ＰＣＭＣＩＡ(Personal international Association)インターフェイス、シリアルＡＴＡ(SATA)、パラレルＡＴＡ(Parallel ATA)もしくはその他適するバス インターフェイスとすることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチチャンネルのフラッシュメモリにおけるデータアクセス方法に関するものである。
【背景技術】
【０００２】
一般のコンピュータが使用する大容量の保存装置は、すべてハードディスクウエアであり、且つハードディスクウエアの技術は日々向上し、価格もユーザが満足できる程度になっている。しかしながら、ハードディスクウエアの読取ヘッドは、データにアクセスする時、実際に保存しているデータの磁性ディスクと実体が接触するため、磁性ディスクが壊れやすく、ハードウエアが保存したデータも消えてしまう。この他、ハードディスクは高速回転のモータを採用し、磁性ディスクを動かすため、電器消費量の面からも解決しにくい問題である。これは電器消費に対する要求が厳しい携帯型装置（例としてノート型パソコン）にとって、大きな問題である。
【０００３】
上述の問題を解決するため、電器消費量の高いモータや磁気ヘッド接触の問題もなく、非揮発性メモリー内に於いて、フラッシュメモリの相関技術が最もよいため、多くのメーカーではフラッシュメモリでハードディスクのＩＤＥインターフェイスを備えた大容量の保存装置を製造する。
【０００４】
フラッシュメモリの保存装置はモータ、磁気ヘッドを必要としない長所があるものの、基本特性内には、解決の必要な問題がある。フラッシュメモリは複数個のトランジスタメモリ細胞(transistor memory cell)から構成され、そのデータのアクセスは、Fowler-Nordheimによりデータを保存したり、削除したりする。つまり大量の電流がデータにアクセスする時、これらトランジスタメモリ細胞(transistor memory cell)の浮動バルブ（ＦＧ）側の電界槽を通過する。これにより、トランジスタメモリ細胞(transistor memory cell)も一定数量の書込み/削除を行った後、ミスや失敗が発生する。書込み/削除の回数は１０万回から百万回の間に達して初めて問題が発生するが、フラッシュメモリの保存装置の発展のためには、この書込み/削除操作の回数を下げてデータアクセスするのが目的であり、この種の保存装置の寿命を延ばすことが多くのメーカーが努力している点である。
【０００５】
書込み/削除操作の回数を減らすことの他に、一部の人が問題とするデータの読取/書込みの速度の問題である。現在のフラッシュメモリの保存装置は、一個組のビットを読み取ることができるだけで、一個のセクタ(Sector)（即ち５１２個のビット組）のデータを累積した後、メインサーバへ伝送する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の主な目的は、マルチチャンネルのフラッシュメモリにおけるデータアクセス方法を提供し、多数個の情報チャンネルによって、同時にフラッシュメモリにアクセス操作を行い、フラッシュメモリの保存装置はデータアクセスの効率を向上させる。
【０００７】
上述の目的に基づき、本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法は、先ず複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成する。各情報チャンネルはすべて単一のビット組のデータを伝送するため、同時に予定数量の情報チャンネルから予定数量のビット組のデータを伝送した場合、セクタの定義値が累積すると、ハードディスクウエアと同じくメインサーバへデータを伝送する。
【課題を解決するための手段】
【０００８】
請求項１の発明は、マルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、
複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成し、各情報チャンネルはすべて単一のビット組データを伝送でき、
同時に予定数量の情報チャンネルから予定数量のビット組のデータを伝送し、
相対するフラッシュメモリから同時にピックアップしたデータから一セクタ(sector)の定義値に累積した時、メインサーバへ伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項２の発明は、請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記セクタ(sector)は、その定義値を５１２ビット組とすることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項３の発明は、請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記各情報チャンネルは、すべてアドレスライン、データライン、選択ラインによって、相対する情報チャンネルのフラッシュメモリ、フラッシュメモリコントローラに電気連接することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項４の発明は、請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記フラッシュメモリコントローラは、メインサーバインターフェイスとメインサーバが相互にデータを伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項５の発明は、請求項１記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記メインサーバインターフェイスは、小型コンピュータ(Small Computer System Ineterface,SCSI)、光ファイバーチャンネルインターフェイス(Fibre Channel Interface,FC)、周辺部品連接インターフェイス(Peripheral Component Interconnect,PCI)、フラッシュメモリカードインターフェイス、シリアル転送方式保存アーキテクチャー(Serial Storage Architecture,SSA)、ＩＤＥ(Integrated Drive Electronics,IDE)、ＵＳＢ(Universal Serial Bus)、ＰＣＭＣＩＡ(Personal international Association)インターフェイス、シリアルＡＴＡ(SATA)、パラレルＡＴＡ(Parallel ATA)もしくはその他適するバス インターフェイスとすることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
【０００９】
請求項６の発明は、マルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、
複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成し、各情報チャンネルはすべて単一のビット組データを伝送でき、
メインサーバからセクタ(sector)のデータを取得し、
同時に予定数量の情報チャンネルから予定数量のビット組のデータに相対するフラッシュメモリへ伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項７の発明は、請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記セクタ(sector)の定義値は、５１２ビット組であることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項８の発明は、請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記各情報チャンネルは、すべてアドレスライン、データライン、選択ラインによって、相対する情報チャンネルのフラッシュメモリ、フラッシュメモリコントローラに電気連接することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項９の発明は、請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記フラッシュメモリコントローラは、メインサーバインターフェイスとメインサーバが相互にデータを伝送することを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
請求項１０の発明は、請求項６記載のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法において、前記メインサーバは、小型コンピュータ(Small Computer System Ineterface,SCSI)、光ファイバーチャンネルインターフェイス(Fibre Channel Interface,FC)、周辺部品連接インターフェイス(Peripheral Component Interconnect,PCI)、フラッシュメモリカードインターフェイス、シリアル転送方式保存アーキテクチャー(Serial Storage Architecture,SSA)、ＩＤＥ(Integrated Drive Electronics,IDE)、ＵＳＢ(Universal Serial Bus)、ＰＣＭＣＩＡ(Personal international Association)インターフェイス、シリアルＡＴＡ(SATA)、パラレルＡＴＡ(Parallel ATA)もしくはその他適するバス インターフェイスとすることを特徴とするマルチチャンネルのフラッシュメモリにおけるデータアクセス方法としている。
【発明の効果】
【００１０】
本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法は、この書込み/削除操作の回数を下げてデータアクセスし、保存装置の寿命を延ばすという利点がある。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法の表示図である。図１に示すとおり、本発明のデータアクセス方法は、例として八列のフラッシュメモリ１６ａ〜１６ｃ、１７ａ〜１７ｃ、１８ａ〜１８ｃ、１９ａ〜１９ｃ、２０ａ〜２０ｃ、２１ａ〜２１ｃ、２２ａ〜２２ｃ、フラッシュメモリコントローラ１４ａ、１４ｂの間に八個の予定数量の通信チャンネルを作成する。各通信チャンネルは、公知の技術と同様で、各チャンネルは毎回一個のビット組データにアクセスできる。だがこの通信チャンネルの数は二個から５１２個の間であればよく、図１に示す八個に限定するものではない。フラッシュメモリコントローラ１４ａ、１４ｂは数の上でも制限はなく、コントローラが多ければ多いほど、各情報チャンネルをスピーディにデータアクセスできる。
【００１２】
簡単に言うと、本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法は、主にフラッシュメモリの保存装置を用い、且つハードディスクに取って代わるため、メインサーバインターフェイス１２、フラッシュメモリコントローラ１４ａ、１４ｂに於いて、特殊なデータ交換、処理を行う。実際はフラッシュメモリ１６ａ〜１６ｃ、１７ａ〜１７ｃ、１８ａ〜１８ｃ、１９ａ〜１９ｃ、２０ａ〜２０ｃ、２１ａ〜２１ｃ、２２ａ〜２２ｃ、２３ａ〜２３ｃに対してデータアクセスを行うが、メインサーバ１０にとっては従来のディスクと何ら差異がない。
【００１３】
具体的には、上述のデータ交換、処理は主に毎回データアクセスする時に、ディスクと同じくセクタ(Sector)を単位とし(即ち５１２個のビット組)、そのためフラッシュメモリコントローラ１４ａ、１４ｂ内に作成した緩衝区はそれぞれ２５６個ビット組が（２５６ｘ２＝５１２）に累積アクセスした時、メインサーバインターフェイス１２は、メインサーバ１０に対して一個のセクタデータを伝送する。
【００１４】
フラッシュメモリコントローラ１４ａは、同時にフラッシュメモリ１６ａ〜１６ｃ、１７ａ〜１７ｃ、１８ａ〜１８ｃ、１９ａ〜１９ｃから四個のビット組のデータをアクセスし、またフラッシュメモリコントローラ１４ａは同時にフラッシュメモリ２０ａ〜２０ｃ、２１ａ〜２１ｃ、２２ａ〜２２ｃ、２３ａ〜２３ｃから四個のビット組データをアクセスする。このため、図１に示すとおり、八個の情報チャンネルの下、フラッシュメモリコントローラ１４ａ、１４ｂは毎回八個のビット組のデータにアクセスすることができ、各々６４回（５１２/８＝６４）アクセスすれば、一個のセクタデータのアクセスが完了する。公知では一個のセクタデータにアクセスするのに、５１２回アクセスしなければならなかったのが、本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法では、アクセス効率を大幅に引き上げることができる。もし、情報チャンネルの数を更に増やせば、各セクタデータに必要なアクセス回数を更に減らすことができ、アクセス効率を更に引き上げることができる。
【００１５】
この他、図１に示すメインサーバインターフェイス１２は、小型コンピュータ(Small Computer System Ineterface,SCSI)、光ファイバーチャンネルインターフェイス(Fibre Channel Interface,FC)、周辺部品連接インターフェイス(Peripheral Component Interconnect,PCI)、フラッシュメモリカードインターフェイス、シリアル転送方式保存アーキテクチャー(Serial Storage Architecture,SSA)、ＩＤＥ(Integrated Drive Electronics,IDE)、ＵＳＢ(Universal Serial Bus)、ＰＣＭＣＩＡ(Personal international Association)インターフェイス、シリアルＡＴＡ(SATA)、パラレルＡＴＡ(Parallel ATA)もしくはその他適するバス インターフェイスとする。
【００１６】
同じハードディスクの場合、本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法の保存装置は、フラッシュメモリコントローラ１４ａ、１４ｂの中で分配表を作成して、その分配表はハードディスクが使用するファイル配置表(File Allocation Table,FAT)に相当する。単独一本の情報チャンネルは公知の技術に属するが、分配表によって簡単に描ける。
【００１７】
図２は、本発明の情報チャンネルの表示図である。図２に示すとおり、各情報チャンネルにはすべてアドレスライン２１、データライン２２、選択ライン２４ａ〜２４ｃによって相対する情報チャンネルのこれらのフラッシュメモリ１６ａ〜１６ｃ、フラッシュメモリコントローラ１４ａに電器連接する。例として分配表に基づいて知ったアクセスしなければならないデータはフラッシュメモリ１６ｂ内の第一アドレスに位置し、フラッシュメモリ１６ｂ内の第一アドレスにアクセスする場合、アドレスライン２１、選択ライン２４ｂを通じて選択し、その後データライン２２からデータのアクセスを完成する。
【図面の簡単な説明】
【００１８】
【図１】本発明のマルチチャンネルのフラッシュメモリにおけるデータアクセス方法の表示図である。
【図２】本発明の情報チャンネル表示図である。
【符号の説明】
【００１９】
１０    メインサーバ
１２    メインサーバインターフェイス
１４ａ、１４ｂ    フラッシュメモリコントローラ
１６ａ、１６ｂ、１６ｃ    フラッシュメモリ
１７ａ、１７ｂ、１７ｃ    フラッシュメモリ
１８ａ、１８ｂ、１８ｃ    フラッシュメモリ
１９ａ、１９ｂ、１９ｃ    フラッシュメモリ
２０ａ、２０ｂ、２０ｃ    フラッシュメモリ
２１ａ、２１ｂ、２１ｃ    フラッシュメモリ
２２ａ、２２ｂ、２２ｃ    フラッシュメモリ
２３ａ、２３ｂ、２３ｃ    フラッシュメモリ
２１    アドレスライン
２２    データライン
２４ａ、２４ｂ、２４ｃ    選択ライン
【図１】
2007317047.tif 000003
【図２】
2007317047.tif 000004