(57)【要約】【課題】  内部応力が高精度に制御されたダイヤフラム及びその製造方法並びにそのダイヤフラムを用いたコンデンサマイクロホンを提供する。【解決手段】  第一の薄膜を堆積により形成し、前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、ことを含むダイヤフラムの製造方法。【選択図】    図１
2007116650.tif 000002
【特許請求の範囲】
【請求項１】
第一の薄膜を堆積により形成し、
前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、
ことを含むダイヤフラムの製造方法。
【請求項２】
前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、
前記第一の薄膜の表面に堆積させる前記第二の薄膜の厚さにより前記複層膜の内部応力を調整する、
ことを含む請求項１に記載のダイヤフラムの製造方法。
【請求項３】
前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、
前記第二の薄膜を前記第一の薄膜の表面に堆積させ、
前記第二の薄膜の一部をエッチングすることにより前記複層膜の内部応力を調整する、
ことを含む請求項１に記載のダイヤフラムの製造方法。
【請求項４】
前記第二の薄膜を前記第一の薄膜の表面に堆積させ、
前記第一の薄膜及び前記第二の薄膜を同時にアニールすることにより前記第一の薄膜と前記第二の薄膜とを有する複層膜の内部応力を調整する、
ことを含む請求項１に記載のダイヤフラムの製造方法。
【請求項５】
第一の薄膜と、前記第一の薄膜の表面に固着している前記第一の薄膜と異なる内部応力のある第二の薄膜とを有する、全周が固定されている複層膜、
を備えるダイヤフラム。
【請求項６】
前記第二の薄膜は、前記第一の薄膜より狭く、放射状に複数配列された一定の形態要素を有する形状である、
請求項５に記載のダイヤフラム。
【請求項７】
前記第一の薄膜は、多結晶シリコンからなり、
前記第二の薄膜は、絶縁物からなる、
請求項５又は６に記載のダイヤフラム。
【請求項８】
前記第一の薄膜は、不純物がドープされた多結晶シリコンからなり、
前記第二の薄膜は、実質的に不純物がドープされていない多結晶シリコン又は非晶質シリコンからなる、
請求項５又は６に記載のダイヤフラム。
【請求項９】
固定電極と通孔を有するプレートと、
可動電極を有し音波によって振動する、請求項５〜８のいずれか一項に記載のダイヤフラムと、
前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、
を備えるコンデンサマイクロホン。
【請求項１０】
固定電極と通孔を有するプレートと、
可動電極を有し音波によって振動するダイヤフラムと、
前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、を備え、
前記ダイヤフラムが、導電性の第一の薄膜と絶縁物又は実質的に不純物がドープされていない多結晶シリコン若しくは非晶質シリコンからなる第二の薄膜とを有する複合膜からなり、
前記第二の薄膜が、前記第一の薄膜の前記プレート側に設けられている、
コンデンサマイクロホン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホンに関し、特に半導体膜を用いたコンデンサマイクロホン、加速度センサなどのＭＥＭＳ（Micro Electronics Mechanical System）に用いられるダイヤフラム及びその製造方法並びにコンデンサマイクロホンに関する。
【背景技術】
【０００２】
半導体デバイスの製造プロセスを応用して製造可能なコンデンサマイクロホンや加速度センサが知られている。コンデンサマイクロホンは、プレートと音波によって振動するダイヤフラムのそれぞれに電極を有し、プレートとダイヤフラムとは絶縁性のスペーサによって互いに離間した状態で支持されている。コンデンサマイクロホンは、ダイヤフラムの変位による容量変化を電気信号に変換して出力する。したがって、コンデンサマイクロホンでは、ダイヤフラムの内部応力を適正に制御することが、感度の向上に不可欠である。例えば、非特許文献１に開示されたコンデンサマイクロホンでは、ダイヤフラムに引張応力が残存している場合にはダイヤフラムの振幅減少による感度低下が起こり、圧縮応力が残存している場合にはダイヤフラムの撓による感度低下が起こる。
【０００３】
従来、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）等の堆積によりダイヤフラムを形成する場合、堆積後のアニールの条件設定によって内部応力を調整している。しかし、アニールの条件設定で内部応力を制御できる精度は高くないため、相当の余裕をもって引っ張り、圧縮いずれかの許容される方向で内部応力が残存するように、アニール条件が設定されている。
【０００４】
特許文献１に開示されている、ダイヤフラムの一端を自由端としたコンデンサマイクロホンでは、ダイヤフラムの内部応力が感度に与える影響が低減されている。しかし、ダイヤフラムを支持する構造が複雑であるため、製造歩留まりが低下し、製造コストが増大するという問題がある。
また、従来のコンデンサマイクロホンにおいては、コンデンサの対抗電極をなすプレートとダイヤフラムとが圧力室という空間を介して直接に相対しているため、高湿度環境下においてプレートとダイヤフラムとの間に結露が生じると、対抗電極間にリーク電流が発生し、マイクロホンの感度が低下するという問題がある。更に、いわゆるプルインが生じる場合に、対抗電極がショートする虞があり、このショートに起因して回路の故障やスパークによる破壊現象が発生するという問題もある。
【０００５】
【非特許文献１】電気学会ＭＳＳ−０１−３４
【特許文献１】特表２００４−５０６３９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述の問題を解決するために創作されたものであって、内部応力が高精度に制御されたダイヤフラム及びその製造方法並びにそのダイヤフラムを用いたコンデンサマイクロホンを提供することを第一の目的とする。また、コンデンサの対抗電極間の電流リークやショートの発生を防止し、高感度で安定した性能のコンデンサマイクロホンを提供することを第二の目的とする。
【課題を解決するための手段】
【０００７】
（１）上記第一の目的を達成するためのダイヤフラムの製造方法は、第一の薄膜を堆積により形成し、前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、ことを含む。
要求される機能を持つダイヤフラムを単層薄膜で構成する場合、単層薄膜はダイヤフラムに要求される機能を実現するための化学的、機械的又は電気的な全ての特性を備えていなければならない。これらの要求を満たしながら単層薄膜の内部応力が高精度に制御できるプロセス条件を見いだすことは極めて困難であるため、内部応力の要求仕様が厳格なダイヤフラムを単層薄膜で形成する場合には、製造歩留まりが低下することになる。ダイヤフラムを複層膜で構成する場合、ダイヤフラムに要求される機能を各薄膜が相互に補完することができる。したがって、複層膜のダイヤフラムを製造する場合、例えば、要求される電気的特性を実現する第一の薄膜を堆積し、その後に複層膜全体の内部応力を高精度に調整するための第二の薄膜を形成することで、要求される電気的特性を満足させつつ機械的特性である内部応力特性を向上させることができる。
【０００８】
（２）前記ダイヤフラムの製造方法は、前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、前記第一の薄膜の表面に堆積させる前記第二の薄膜の厚さにより前記複層膜の内部応力を調整する、ことを含んでもよい。
堆積した第一の薄膜をアニールすることにより第一の薄膜の内部応力を低減し、およそ除去することができるが、その制御精度は高くない。第一の薄膜の表面に堆積させる第二の薄膜には、応力調整の機能だけを求めることができるため、その膜厚で複層膜の内部応力を微妙に調整することができる。こうして第一及び第二の薄膜を有する複層膜からなるダイヤフラムの内部応力をほぼ完全に除去することが可能になる。
【０００９】
（３）前記ダイヤフラムの製造方法は、前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、前記第二の薄膜を前記第一の薄膜の表面に堆積させ、前記第二の薄膜の一部をエッチングすることにより前記複層膜の内部応力を調整する、ことを含んでもよい。
堆積した第一の薄膜をアニールすることにより第一の薄膜の内部応力を低減し、およそ除去することができるが、その制御精度は高くない。第一の薄膜の表面に堆積させる第二の薄膜には、応力調整の機能だけを求めることができるため、第二の薄膜をエッチングすることにより、複層膜の内部応力を微妙に調整することができる。こうして第一及び第二の薄膜を有する複層膜からなるダイヤフラムの内部応力をほぼ完全に除去することが可能になる。
【００１０】
（４）前記ダイヤフラムの製造方法は、前記第二の薄膜を前記第一の薄膜の表面に堆積させ、前記第一の薄膜及び前記第二の薄膜を同時にアニールすることにより前記第一の薄膜と前記第二の薄膜とを有する複層膜の内部応力を調整する、ことを含んでもよい。
【００１１】
（５）上記第一の目的を達成するためのダイヤフラムは、第一の薄膜と、前記第一の薄膜の表面に固着している前記第一の薄膜と異なる内部応力のある第二の薄膜とを有する、全周が固定されている複層膜、を備える。
要求される機能を持つダイヤフラムを単層薄膜で構成する場合、単層薄膜はダイヤフラムに要求される機能を実現するための化学的、機械的又は電気的な全ての特性を備えていなければならない。これらの要求を満たしながら単層薄膜の内部応力が高精度に制御できるプロセス条件を見いだすことは極めて困難であるため、内部応力の要求仕様が厳格なダイヤフラムを単層薄膜で形成する場合には、製造歩留まりが低下することになる。ダイヤフラムを複層膜で構成する場合、ダイヤフラムに要求される機能を各薄膜が相互に補完することができる。したがって、複層膜のダイヤフラムは、例えば、要求される電気的特性を実現する第一の薄膜を堆積し、その後に複層膜全体の内部応力を高精度に調整するための第二の薄膜を形成する方法で製造できるため、内部応力特性を向上させることができる。
【００１２】
（６）前記第二の薄膜は、前記第一の薄膜より狭く、放射状に複数配列された一定の形態要素を有する形状であってもよい。
応力を調整する機能を持つ薄膜を放射状に複数配列された一定の形態要素を有する形状にすることにより、複層膜の変位が周方向で一定になる内部応力分布を実現することができる。
【００１３】
（７）前記第一の薄膜は、多結晶シリコンからなってもよい。前記第二の薄膜は、絶縁物からなってもよい。絶縁物からなる薄膜としては、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（Ｓｉ3Ｎ4）、シリコン酸化窒化膜（ＳｉＯＮ）、アルミナ膜（Ａｌ2Ｏ3）などがある。
【００１４】
（８）前記第一の薄膜は、不純物、例えば燐（Ｐ）がドープされた多結晶シリコンからなってもよい。前記第二の薄膜は、実質的に不純物が拡散していない多結晶シリコン又は非晶質シリコン（アモルファスシリコン）からなってもよい。
【００１５】
（９）上記第一の目的を達成するためのコンデンサマイクロホンは、固定電極と通孔を有するプレートと、可動電極を有し音波によって振動する、請求項５〜８のいずれか一項に記載のダイヤフラムと、前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、を備える。
【００１６】
（１０）上記第二の目的を達成するためのコンデンサマイクロホンは、固定電極と通孔を有するプレートと、可動電極を有し音波によって振動するダイヤフラムと、前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、を備え、前記ダイヤフラムが、導電性の第一の薄膜と絶縁物又は実質的に不純物がドープされていない多結晶シリコン若しくは非晶質シリコンからなる第二の薄膜とを有する複合膜からなり、前記第二の薄膜が、前記第一の薄膜の前記プレート側に設けられている。
ダイヤフラムの絶縁性又は高抵抗の第二の薄膜が、導電性の第一の薄膜のプレート側に設けられているため、高湿度環境下においてプレートとダイヤフラムとの間に結露が生じた場合でも、コンデンサの対抗電極間にリーク電流が発生してマイクロホンの感度が低下することが防止される。また、プルインが生じた場合でも、対抗電極間のショートが防止され、このようなショートに起因する回路の故障やスパークによる破壊現象の発生が回避される。
尚、請求項に記載された方法の各動作の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実行されてもよく、また同時に実行されてもよい。
【発明を実施するための最良の形態】
【００１７】
以下、複数の実施例に基づいて本発明の実施の形態を説明する。
（第一実施例）
図１（Ａ）は、第一実施例によるコンデンサマイクロホン１の構成を示す模式図である。コンデンサマイクロホン１は、図１（Ａ）に断面図として描かれた感音部と図１（Ａ）に回路図として描かれた検出部とを備えている。
【００１８】
（感音部の構成）
バックプレート１０とダイヤフラム３０とは、それぞれの端部がスペーサ４４に接続されており、スペーサ４４によって両者の間に圧力室４６を形成した状態で互いに平行に支持されている。ダイヤフラム３０の音源側にバックプレート１０が設けられている。バックプレート１０には、ダイヤフラム３０に音波を伝搬させるための通孔である複数の音響ホール１８が形成されている。ダイヤフラム３０の反バックプレート１０側には、圧力緩衝室３３の側壁面５２を形成しているベース４０が設けられている。
【００１９】
バックプレート１０は、導電膜２２の絶縁膜４５に固着していない円盤形の部分で構成されている。ダイヤフラム３０は、第一の薄膜３２の絶縁膜４３と固着していない円盤形の部分と第二の薄膜１４の絶縁膜４５に固着していない円盤形の部分とで構成されている。導電性を有する第一の薄膜３２及び導電膜２２は、例えば不純物がドープされた多結晶Ｓｉ（シリコン）からなり、平行平板コンデンサの対向電極を構成している。ダイヤフラム３０の内部応力を調整している第二の薄膜１４は、絶縁物、例えばＳｉ3Ｎ4からなる。そしてこの第二の薄膜１４は第一の薄膜３２のバックプレート１０側に設けられている。
スペーサ４４は、圧力室４６の側壁面１６を構成している絶縁膜４５と、第一の薄膜３２、第二の薄膜１４及び導電膜２２の圧力室４６の側壁面１６より外側の部分で構成されている。ベース４０は、絶縁膜４３及び基膜５１によって構成されている。絶縁膜４３及び絶縁膜４５は、例えばＳｉＯ2からなる。基膜５１は例えば単結晶シリコンからなる。
【００２０】
第一の薄膜３２の内部応力はほぼ０に調整されている。第一の薄膜３２のダイヤフラム３０を構成している部分の全体に、第二の薄膜１４のダイヤフラム３０の内部応力を調整している部分、すなわち第二の薄膜１４のダイヤフラム３０を構成している部分の全体が固着している。第二の薄膜１４には小さな引張応力が残存している。第二の薄膜１４の内部応力は第二の薄膜１４の膜厚によって調整されている。
【００２１】
また、ダイヤフラム３０の絶縁性の第二の薄膜１４が、導電性の第一の薄膜３２のプレート１０側に設けられているため、高湿度環境下においてプレート１０とダイヤフラム３０との間に結露が生じた場合でも、第二の薄膜１４が絶縁機能を発揮して、コンデンサの対抗電極間にリーク電流が発生してマイクロホン１の感度が低下することを防止する。更に、対抗電極間にいわゆるプルインが生じた場合でも、第二の薄膜１４の介在により、対抗電極間のショートが防止され、このようなショートに起因する回路の故障やスパークによる破壊現象の発生を回避する。
【００２２】
（検出部の構成）
ダイヤフラム３０の対向電極を構成している導電性の第一の薄膜３２には、抵抗器１００の一端に接続されるリード線１０４が接続されている。バックプレート１０の対向電極を構成している導電膜２２には、グランドに接続されるリード線１０６が接続されている。抵抗器１００の他端には、バイアス電源回路１０２の出力端に接続されるリード線１０８が接続されている。抵抗器１００としては抵抗値が大きなものを使用する。具体的には、抵抗器１００はＧルオーダーの電気抵抗を有するものが望ましい。プリアンプ１１０の入力端には、コンデンサ１１２の一端に接続されるリード線１１４が接続されている。ダイヤフラム３０と抵抗器１００を接続しているリード線１０４は、コンデンサ１１２の他端にも接続されている。
【００２３】
（コンデンサマイクロホンの作動）
音波がバックプレート１０の音響ホール１８を通過してダイヤフラム３０に伝搬すると、ダイヤフラム３０は音波により振動する。ダイヤフラム３０が振動すると、バックプレート１０とダイヤフラム３０との間の距離が変化するため、ダイヤフラム３０とバックプレート１０とにより構成されているコンデンサの静電容量が変化する。
ダイヤフラム３０は抵抗値が大きい抵抗器１００に接続されているため、コンデンサの静電容量がダイヤフラム３０の振動により変化したとしても、コンデンサに蓄積されている電荷が抵抗器１００を流れることは殆どない。すなわち、ダイヤフラム３０とバックプレート１０とにより形成されるコンデンサに蓄積されている電荷は、変化しないものとみなすことができる。したがって、コンデンサの静電容量の変化を、ダイヤフラム３０とバックプレート１０との間の電圧の変化として取り出すことが可能である。
コンデンサマイクロホン１は、ダイヤフラム３０のグランドに対する電圧の変化をプリアンプ１１０で増幅することにより、コンデンサの静電容量の極めてわずかな変化を電気信号として出力する。すなわち、コンデンサマイクロホン１は、ダイヤフラム３０に加わる音圧の変化をコンデンサの静電容量の変化に変換し、コンデンサの静電容量の変化を電圧の変化に変換することにより、音圧の変化に相関する電気信号を出力する。
【００２４】
（製造方法）
図２及び図３は、第一実施例によるコンデンサマイクロホン１の製造方法を示す断面図である。
はじめに図２（Ａ）に示すように、基膜５１及び絶縁膜４３を形成する。具体的には例えば基膜５１である単結晶シリコン基板の表面にＣＶＤ法によりＳｉＯ2を堆積させることにより絶縁膜４３を形成する。単結晶シリコン基板の熱酸化により絶縁膜４３を形成しても良いが、後述するＳｉＯ2からなる絶縁膜４５とＳｉＯ2からなる絶縁膜４３とのエッチングレートを同一にするため、ＣＶＤ法によりＳｉＯ2を堆積させることが好ましい。
【００２５】
次に図２（Ｂ）に示すように、第一の薄膜３２を絶縁膜４３の表面に堆積させる。具体的には例えばＬＰＣＶＤ法により多結晶Ｓｉを絶縁膜４３の表面に堆積させる。堆積した多結晶Ｓｉ膜に、ドナー又はアクセプタとなる不純物をイオン注入によりドープしてもよいし、多結晶Ｓｉ膜を堆積させるときにインサイチュで不純物をドープしてもよい。
【００２６】
次に第一の薄膜３２をアニールすることにより第一の薄膜３２の内部応力を低減し、ほぼ除去する。具体的には例えば、不純物として例えばＰが拡散している多結晶Ｓｉ膜を約１０００℃に加熱することにより内部応力をほぼ除去する。但し、内部応力の除去についての制御精度はそれ程高くはないため、第一の薄膜３２には調整誤差として例えば圧縮応力が生じ得る。
【００２７】
次に図２（Ｃ）に示すように、第二の薄膜１４を第一の薄膜３２の表面に堆積させる。具体的には例えばＬＰＣＶＤ法によりＳｉ3Ｎ4を第一の薄膜３２の表面に堆積させる。第二の薄膜１４の膜厚は、第一の薄膜３２の内部応力の最大調整誤差として生じ得る圧縮応力をほぼ完全に打ち消すことができる最小の引張応力が生ずる範囲で最小の膜厚に設定される。さらにＳｉ3Ｎ4を成膜する際にＨ2Ｃｌ2とＮＨ3の流量比及び成膜温度を調整してあらかじめ内部応力を変化させておく手法を用いてもよい。こうして第一の薄膜３２と第二の薄膜１４とからなる複層膜の内部応力をほぼ完全に除去することが可能になる。
【００２８】
次に図２（Ｄ）に示すように、第一の薄膜３２及び第二の薄膜１４をエッチングすることにより所望のパターンを得る。具体的には、第二の薄膜１４の表面にマスクをリソグラフィにより形成し、第二の薄膜１４及び第一の薄膜３２をそれぞれＣＨ4とＣＨＦ3の混合ガス、Ｃｌ2とＯ2の混合ガスなどを用いてエッチングする。
【００２９】
次に図２（Ｅ）に示すように、第二の薄膜１４の表面に絶縁膜４５を堆積させる。具体的には例えば、ＣＶＤ法によりＳｉＯ2を堆積させる。
【００３０】
次に図３（Ｆ）に示すように、絶縁膜４５の表面に導電膜２２を形成する。具体的には例えば、ＬＰＣＶＤ法により多結晶Ｓｉを絶縁膜４５の表面に堆積させる。堆積した多結晶Ｓｉ膜に、ドナー又はアクセプタとなる不純物をイオン注入によりドープしてもよいし、多結晶Ｓｉ膜を堆積させるときにインサイチュで不純物をドープしてもよい。
【００３１】
次に図３（Ｇ）に示すように、導電膜２２に音響ホール１８を形成する。具体的には、導電膜２２の表面にマスクをリソグラフィにより形成し、導電膜２２をＣｌ2とＯ2の混合ガスによりエッチングする。
【００３２】
次に図３（Ｈ）に示すように、基膜５１をエッチングして圧力緩衝室３３の一部を形成する。具体的には、基膜５１の表面に圧力緩衝室３３の側壁面５２に対応する円形の開口部を有するマスクをリソグラフィにより形成し、基膜５１をＳＦ6ガスを用いてエッチングする。
【００３３】
次に図３（Ｉ）に示すように、絶縁膜４３及び絶縁膜４５をエッチングして圧力緩衝室３３の残部と圧力室４６を形成する。具体的には、基膜５１及び導電膜２２をマスクとしてＨＦ液などを用いて絶縁膜４３及び絶縁膜４５をエッチングする。その結果、第一の薄膜３２及び第二の薄膜３２の円盤形の部分が空隙を挟んで開放された状態になり、コンデンサマイクロホン１の感音部が完成する。
【００３４】
（第二実施例）
図４は、第二実施例によるコンデンサマイクロホン２を示す模式図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。図４に示すように、導電性の第一の薄膜３２は、内部応力を調整するための第二の薄膜１４のバックプレート１０側に形成されていてもよい。すなわち、第一の薄膜３２、第二の薄膜１４のいずれを先に形成してもよい。但し、第一の薄膜３２が第二の薄膜１４のバックプレート１０側に形成されている場合には、第二の薄膜１４がコンデンサの対抗電極間における絶縁機能を発揮することはない。
【００３５】
（第三実施例）
図５及び図６は、第三実施例によるコンデンサマイクロホン３を説明するための図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。
ダイヤフラム３０を構成している第二の薄膜１４の部分は、第一の薄膜３２のダイヤフラム３０を構成している部分の一部に固着している。
ダイヤフラム３０を構成している第二の薄膜１４の部分は、図５（Ｂ）、図５（Ｃ）に示すようなダイヤフラム３０の周方向に等間隔で配列される断片的な形状であってもよいし、図６（Ａ）に示すような放射形状であってもよいし、図６（Ｂ）に示すようなダイヤフラム３０と同心円の形状であってもよい。
【００３６】
尚、ダイヤフラム３０の平面視形状は、図５（Ｂ）に示すように円形でもよいし、図５（Ｃ）に示すように矩形でもよい。すなわち、圧力室４６及び圧力緩衝室３３の平面視形状は円形でもよいし、矩形でもよい。
【００３７】
第三実施例によるコンデンサマイクロホン３は、第一実施例によるコンデンサマイクロホン１の製造方法の一工程として説明した図２（Ｄ）に示す工程において、第一の薄膜３２をエッチングするためのマスクと、第二の薄膜１４をエッチングするためのマスクとを異形状にすることにより、製造することができる。
【００３８】
第二の薄膜１４のダイヤフラム３０を構成している部分を第一の薄膜３２のダイヤフラム３０を構成している部分よりも小さく形成することにより、第二の薄膜１４の膜厚を成膜に有利な膜厚に設定することができる。すなわち、高い均一性を確保できる膜厚や、スループットが高くなる膜厚を設定した上で、目標応力が得られるダイヤフラム３０を構成する第二の薄膜１４の部分の形状を設定することができる。
【００３９】
（第四実施例）
図７は、第四実施例によるコンデンサマイクロホン４を示す模式図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。
ダイヤフラム３０は、スペーサ４４から一部切り離されていてもよい。具体的には、ダイヤフラム３０を構成している第一の薄膜３２の部分は、スペーサ４４を構成している第一の薄膜３２の部分から大部分が切り離されていてもよい。このように構成することによりダイヤフラム３０の周辺部の剛性を下げることができるため、ダイヤフラム３０の振幅を大きくし、コンデンサマイクロホン４の感度を上げることができる。
【００４０】
（第五実施例）
ここまでに説明した実施例では、ダイヤフラム３０を構成する第一の薄膜３２の内部応力を調整した後に第二の薄膜１４によってダイヤフラム３０全体の内部応力を調整することについて説明した。しかし、第一の薄膜３２と第二の薄膜１４の内部応力を同時に調整することによってダイヤフラム３０全体の内部応力を調整することもできる。
具体的には例えば、ＬＰＣＶＤ法により多結晶Ｓｉを堆積させＰなどの不純物がドープされた第一の薄膜３２を形成し、その後、アニール工程を経ずにＬＰＣＶＤ法により不純物がドープされていない多結晶Ｓｉを堆積させて第二の薄膜１４を形成し、その後、アニール工程によって第一の薄膜３２及び第二の薄膜１４の内部応力を同時に調整する。図８に示すように、ＬＰＣＶＤ法により堆積しＰがドープされている多結晶Ｓｉは、アニール前には大きな引張応力を持ち、アニール温度の上昇に伴って引張応力が減少し、約１０００℃で応力が除去され、さらにアニール温度が高まるにつれて圧縮応力が増大する。逆に、ＬＰＣＶＤ法により堆積し不純物がドープされていない多結晶Ｓｉは、アニール前には大きな圧縮応力を持ち、アニール温度の上昇に従って圧縮応力が徐々に減少する。一方、不純物がドープされていない非晶質Ｓｉは、アニール前には大きな圧縮応力を持つが、アニール温度の上昇に伴って圧縮応力が急激に減少し、７５０℃で応力が除去され、さらにアニール温度が高まるにつれ、引張応力を持つようになる。
そこで、これらの特性を活かすことにより、Ｐがドープされている多結晶Ｓｉの内部応力と不純物がドープされていない多結晶Ｓｉ又は非晶質Ｓｉの内部応力とが互いに打消し合って、両者の内部応力の和、即ち第一の薄膜３２及び第二の薄膜１４からなる複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力になるようにアニール温度を調整する。
尚、図８〜図１０に示すグラフは、ＲＴＡ（Rapid Thermal Annealing）装置によってアニールして得た実験結果を示している。
【００４１】
Ｐがドープされている多結晶Ｓｉと不純物がドープされていない多結晶Ｓｉとの積層膜の場合、そのアニール温度を低くすることができる。図９に示すように、例えばＰがドープされている多結晶Ｓｉ層の積層膜全体に対する膜厚比率を７６とすると８００〜９００℃、膜厚比率を６８とすると５９０℃から８３０℃のアニール温度によって、積層膜の内部応力をほぼ完全に除去するか或いは極めて小さい引張応力（例えば０から５ＭＰａ）にすることができる。これに対し、単層膜の場合、内部応力を極めて小さい引張応力（例えば０から５ＭＰａ）とするためには、９３０℃超の高いアニール温度が必要とされる。
【００４２】
同様に、Ｐがドープされた多結晶Ｓｉと不純物がドープされていない非晶質Ｓｉとの組み合わせによる複合膜の場合でも、アニール温度の設定により、複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力になるように調整することができる。例えば、図１０に示すように、膜厚比率を問わずアニール温度が９３０℃を超えれば複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力（例えば０から５ＭＰａ）となる。一方、アニール温度を低く設定する場合、Ｐがドープされた多結晶Ｓｉと不純物がドープされていない非晶質Ｓｉとの組み合わせでは、膜厚比率とアニール温度との調整により任意の内部応力にすることができる。尚、８４０℃から９３０℃は、アモルファスが結晶化するため、アニール温度の設定としては好ましくない。
【図面の簡単な説明】
【００４３】
【図１】（Ａ）は本発明の第一実施例によるコンデンサマイクロホンを示す模式図である。（Ｂ）は本発明の第一実施例によるダイヤフラムを示す平面図である。
【図２】本発明の第一実施例によるコンデンサマイクロホンの製造方法を示す断面図。
【図３】本発明の第一実施例によるコンデンサマイクロホンの製造方法を示す断面図。
【図４】本発明の第二実施例によるコンデンサマイクロホンを示す模式図。
【図５】（Ａ）は本発明の第三実施例によるコンデンサマイクロホンを示す模式図である。（Ｂ）及び（Ｃ）は本発明の第三実施例によるダイヤフラムを示す平面図である。
【図６】本発明の第三実施例によるダイヤフラムを示す平面図。
【図７】（Ａ）は本発明の第四実施例によるコンデンサマイクロホンを示す模式図である。（Ｂ）は本発明の第四実施例によるダイヤフラムを示す平面図である。
【図８】シリコン系材料の内部応力とアニール温度の関係を示すグラフである。
【図９】シリコン複層膜の内部応力とアニール温度の関係を示すグラフである。
【図１０】シリコン複層膜の内部応力とアニール温度の関係を示すグラフである。
【符号の説明】
【００４４】
１、２、３、４：コンデンサマイクロホン、１０：バックプレート、１４：第二の薄膜、１８：音響ホール（通孔）、３０：ダイヤフラム、３２：第一の薄膜、４４：スペーサ、４４：圧力室（空隙）。
【図１】
2007116650.tif 000003
【図２】
2007116650.tif 000004
【図３】
2007116650.tif 000005
【図４】
2007116650.tif 000006
【図５】
2007116650.tif 000007
【図６】
2007116650.tif 000008
【図７】
2007116650.tif 000009
【図８】
2007116650.tif 000010
【図９】
2007116650.tif 000011
【図１０】
2007116650.tif 000012