(57)【要約】【課題】マスクを用いた真空蒸着法によりアレイ基板上に薄膜パターンを形成した表示装置で輝点及び／又は滅点が発生するのを抑制する。【解決手段】本発明の表示装置の製造装置は、真空チャンバＶＣと、真空チャンバＶＣ内でアレイ基板ＡＳを保持する基板ホルダＨＬＤ２と、真空チャンバＶＣ内でアレイ基板ＡＳの下面と向き合うようにマスクＭＳＫを保持するマスクホルダＨＬＤ２と、真空チャンバＶＣＸ内であってマスクＭＳＫの下方に配置される坩堝が収容する蒸発材料を加熱して気化させるヒータと、アレイ基板ＡＳ及び／又はマスクＭＳＫの電位を測定する電位計ＳＮＳ２と、電位計ＳＮＳ２の出力に基づいてアレイ基板ＡＳとマスクＭＳＫとの電位差を小さくする電位制御を行うコントローラＣＮＴとを具備する。【選択図】      図１
2007317530.tif 000002
【特許請求の範囲】
【請求項１】
真空チャンバと、
前記真空チャンバ内でアレイ基板を保持する基板ホルダと、
前記真空チャンバ内で前記アレイ基板の下面と向き合うようにマスクを保持するマスクホルダと、
前記真空チャンバ内であって前記マスクの下方に配置される坩堝が収容する蒸発材料を加熱して気化させるヒータと、
前記アレイ基板及び／又は前記マスクの電位を測定する電位計と、
前記電位計の出力に基づいて前記アレイ基板と前記マスクとの電位差を小さくする電位制御を行うコントローラとを具備したことを特徴とする表示装置の製造装置。
【請求項２】
前記電位計は前記アレイ基板の電位を測定し、前記コントローラは前記電位計の出力に基づいて前記マスクの電位を前記アレイ基板の電位に近づけることを特徴とする請求項１に記載の製造装置。
【請求項３】
前記コントローラは、前記電位計の出力に基づいて前記アレイ基板の電位と前記マスクの電位とを等しくすることを特徴とする請求項１に記載の製造装置。
【請求項４】
真空チャンバと、
前記真空チャンバ内でアレイ基板を保持する基板ホルダと、
前記真空チャンバ内で前記アレイ基板の下面と向き合うようにマスクを保持するマスクホルダと、
前記真空チャンバ内であって前記マスクの下方に配置される坩堝が収容する蒸発材料を加熱して気化させるヒータと、
前記アレイ基板の電位及び前記マスクの電位を第１及び第２基準電位にそれぞれ設定する電位制御を行うコントローラとを具備したことを特徴とする表示装置の製造装置。
【請求項５】
前記第１及び第２基準電位は互いに等しいことを特徴とする請求項４に記載の製造装置。
【請求項６】
前記アレイ基板を前記マスクに対して相対的に移動させる移動機構をさらに具備したことを特徴とする請求項１又は４に記載の製造装置。
【請求項７】
前記移動機構は、前記アレイ基板の下面と前記マスクの上面との間の距離がより長い第１状態から前記距離がより短い第２状態へと変化するように、前記アレイ基板を前記マスクに対して相対的に移動させ、
前記コントローラは、前記第１状態において前記電位制御を行うことを特徴とする請求項６に記載の製造装置。
【請求項８】
前記移動機構は、前記第２状態において、前記坩堝を前記アレイ基板及び前記マスクに対して相対的に移動させることを特徴とする請求項７に記載の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造装置に係り、特にはアレイ基板上に真空蒸着法によって薄膜パターンを形成する製造装置に関する。
【背景技術】
【０００２】
表示装置の製造では、真空蒸着法を利用することがある。例えば、特許文献１には、有機エレクトロルミネッセンス（ＥＬ）表示装置の製造において、真空蒸着法により、有機ＥＬ素子の有機物層を形成することが記載されている。
【０００３】
マスクを用いた真空蒸着法によると、エッチングなどを行うことなく薄膜パターンを形成することができる。したがって、この蒸着法は、アクティブマトリクス型表示装置の製造での利用に特に適している。
【０００４】
しかしながら、本発明者らは、本発明を為すに際し、以下の事実を見い出している。すなわち、アクティブマトリクス型表示装置の製造において、マスクを用いた真空蒸着法によりアレイ基板上に薄膜パターンを形成した場合、輝点及び／又は滅点が発生し易い。
【特許文献１】特開２００３−１５７９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、マスクを用いた真空蒸着法によりアレイ基板上に薄膜パターンを形成した表示装置で輝点及び／又は滅点が発生するのを抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、真空チャンバと、前記真空チャンバ内でアレイ基板を保持する基板ホルダと、前記真空チャンバ内で前記アレイ基板の下面と向き合うようにマスクを保持するマスクホルダと、前記真空チャンバ内であって前記マスクの下方に配置される坩堝が収容する蒸発材料を加熱して気化させるヒータと、前記アレイ基板及び／又は前記マスクの電位を測定する電位計と、前記電位計の出力に基づいて前記アレイ基板と前記マスクとの電位差を小さくする電位制御を行うコントローラとを具備したことを特徴とする表示装置の製造装置が提供される。
【０００７】
本発明の第２側面によると、真空チャンバと、前記真空チャンバ内でアレイ基板を保持する基板ホルダと、前記真空チャンバ内で前記アレイ基板の下面と向き合うようにマスクを保持するマスクホルダと、前記真空チャンバ内であって前記マスクの下方に配置される坩堝が収容する蒸発材料を加熱して気化させるヒータと、前記アレイ基板の電位及び前記マスクの電位を第１及び第２基準電位にそれぞれ設定する電位制御を行うコントローラとを具備したことを特徴とする表示装置の製造装置が提供される。
【発明の効果】
【０００８】
本発明によると、マスクを用いた真空蒸着法によりアレイ基板上に薄膜パターンを形成した表示装置で輝点及び／又は滅点が発生するのを抑制することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１及び図２は、本発明の第１態様に係る表示装置の製造装置を概略的に示す図である。図３は、図１及び図２の製造装置が含む蒸発ユニットを概略的に示す断面図である。なお、図１には、電位測定又は電位調整中の状態を描いており、図２には、位置合わせ中の状態又は蒸着を開始する直前の状態を描いている。
【００１１】
図１及び図２の製造装置は、真空チャンバＶＣと、コントローラＣＮＴと、図示しない移動機構とを含んでいる。
【００１２】
真空チャンバＶＣは、図示しない真空排気系に接続されている。真空チャンバＶＣは、典型的には、複数の真空チャンバで薄膜を順次成膜するマルチチャンバ型枚葉式装置に組み込まれる。
【００１３】
真空チャンバＶＣ内には、マスクホルダＨＬＤ１と基板ホルダＨＬＤ２と膜厚センサＳＮＳ１と電位計ＳＮＳ２と蒸発ユニットＥＵとが配置されている。
【００１４】
マスクホルダＨＬＤ１は、蒸着マスクＭＳＫを、その主面が略水平となるように着脱可能に支持している。マスクＭＳＫは、典型的には金属からなる。ホルダＨＬＤ１は、マスクＭＳＫとコントローラＣＮＴとに電気的に接続されている。なお、水平面はＸ１方向及びＹ１方向に対して略平行であり且つＺ１方向に対して略垂直である。また、Ｘ１方向とＹ１方向とＺ１方向とは互いに直交している。
【００１５】
基板ホルダＨＬＤ２は、アレイ基板ＡＳを、その被成膜面が蒸着マスクＭＳＫの上面と略正対するように着脱可能に支持している。アレイ基板ＡＳは、マスクＭＳＫに対してＺ１方向に相対的に移動可能である。図１及び図２に示す例では、基板ホルダＨＬＤ２がＺ１方向に可動である。マスクホルダＨＬＤ１がＺ１方向に可動であってもよく、マスクホルダＨＬＤ１及び基板ホルダＨＬＤ２の各々がＺ１方向に可動であってもよい。
【００１６】
膜厚センサＳＮＳ１は、例えば、水晶板の両面に電極を配置した構造を含んでおり、コントローラＣＮＴと共に水晶膜厚計を構成している。膜厚センサＳＮＳ１は、アレイ基板ＡＳとＸ１方向に隣り合うように配置されている。典型的には、膜厚センサＳＮＳ１は、その検出部の高さがアレイ基板ＡＳの被成膜面の高さとほぼ等しくなるように配置される。
【００１７】
電位計ＳＮＳ２は、アレイ基板ＡＳの近傍に配置されている。電位計ＳＮＳ２は、アレイ基板ＡＳの電位を測定する。電位計ＳＮＳ２は、マスクＭＳＫの近傍に配置し、これにマスクＭＳＫの電位を測定させてもよい。
【００１８】
蒸発ユニットＥＵは、膜厚センサＳＮＳ１及びマスクＭＳＫの下方に配置されている。蒸発ユニットＥＵは、マスクＭＳＫ及びアレイ基板ＡＳに対して、Ｘ１方向に相対的に移動可能である。図１及び図２に示す例では、蒸発ユニットＥＵがＸ１方向に可動である。マスクＭＳＫとアレイ基板ＡＳとがＸ１方向に可動であってもよく、或いは、蒸発ユニットＥＵとマスクＭＳＫとアレイ基板ＡＳとがＸ１方向に可動であってもよい。
【００１９】
蒸発ユニットＥＵは、図３に示すように、リザーバ（又は坩堝）ＲＳＶと、ヒータＨＴと、蓋ＣＰとを含んでいる。
【００２０】
リザーバＲＳＶは、Ｙ１方向に細長い箱形状を有している。リザーバＲＳＶは、蒸発材料ＥＭを収容する。リザーバＲＳＶは、例えば、石英、金属材料、カーボンなどからなる。
【００２１】
ヒータＨＴは、例えば、カーボン基材ＣＳと抵抗素子ＲＥとを含んだ抵抗加熱ヒータである。カーボン基材ＣＳは、リザーバＲＳＶと同様、Ｙ方向に細長い箱形状を有している。カーボン基材ＣＳは、リザーバＲＳＶを取り外し可能に収容している。抵抗素子ＲＥは、カーボン基材ＣＳの外面に取り付けられている。抵抗加熱ヒータを構成する導体とカーボン基材ＣＳとの間には、絶縁層を介在させる。
【００２２】
蓋ＣＰは、リザーバＲＳＶの開口を塞いでいる。蓋ＣＰには、複数の貫通孔が設けられている。これら貫通孔はＹ１方向に並んでおり、各々がノズルＮＺＬを形成している。蓋ＣＰは、例えば、リザーバＲＳＶと同じ材料からなる。リザーバＲＳＶをカーボン基材ＣＳから取り外す際には、例えば、蓋ＣＰをリザーバＲＳＶに対してＺ１方向に相対移動させる。
【００２３】
移動機構は、第１乃至第３動作を行う。  
第１動作は、アレイ基板ＡＳをマスクＭＳＫに対してＺ１方向に相対移動させる動作である。この第１動作により、アレイ基板ＡＳの下面とマスクＭＳＫの上面との間の距離がより長い第１状態と、この距離がより短い第２状態との間の切り替えを行う。図１及び図２に示した例では、第１動作により、基板ホルダＨＬＤ２をＺ１に移動させる。第１動作により、マスクホルダＨＬＤ１をＺ１に移動させてもよく、或いは、マスクホルダＨＬＤ１及び基板ホルダＨＬＤ２の各々をＺ１に移動させてもよい。
【００２４】
第２動作は、第１状態において、アレイ基板ＡＳをマスクＭＳＫに対してＸ１方向及び／又はＹ１方向に相対移動させる動作である。この第２動作により、アレイ基板ＡＳとマスクＭＳＫとの位置合わせを行う。図１及び図２に示した例では、第２動作により、基板ホルダＨＬＤ２をＸ１方向及びＹ１方向に移動させる。第２動作により、マスクホルダＨＬＤ１をＸ１方向及びＹ１方向に移動させてもよく、或いは、マスクホルダＨＬＤ１及び基板ホルダＨＬＤ２の各々をＸ１方向及びＹ１方向に移動させてもよい。また、マスクホルダＨＬＤ１をＸ１方向に移動させ且つ基板ホルダＨＬＤ２をＹ１方向に移動させてもよく、或いは、マスクホルダＨＬＤ１をＹ１方向に移動させ且つ基板ホルダＨＬＤ２をＸ１方向に移動させてもよい。
【００２５】
第３動作は、蒸発ユニットＥＵをマスクＭＳＫ及びアレイ基板ＡＳに対してＸ１方向に相対移動させる動作である。この第３動作により、アレイ基板ＡＳの被成膜面に、気化した蒸発材料ＥＭを堆積させる。図１及び図２に示した例では、第３動作により、蒸発ユニットＥＵをＸ１方向に移動させる。第３動作により、マスクホルダＨＬＤ１及び基板ホルダＨＬＤ２をＸ１方向に移動させてもよく、或いは、マスクホルダＨＬＤ１及び基板ホルダＨＬＤ２と蒸発ユニットＥＵとをＸ１方向に移動させてもよい。
【００２６】
コントローラＣＮＴには、膜厚センサＳＮＳ１と抵抗素子ＲＥとが接続されている。上記の通り、コントローラＣＮＴは、膜厚センサＳＮＳ１と共に水晶膜厚計を構成している。コントローラＣＮＴは、膜厚センサＳＮＳ１の出力に基づいて抵抗素子ＲＥに供給する電力の大きさを制御する。
【００２７】
コントローラＣＮＴには、電位計ＳＮＳ２とマスクホルダＨＬＤ１とがさらに接続されている。コントローラＣＮＴは、第１状態において、マスクＭＳＫの電位を電位計ＳＮＳ２の出力に対応した値に設定する。これにより、アレイ基板ＡＳとマスクＭＳＫとの電位差を小さくする。典型的には、アレイ基板ＡＳの電位とマスクＭＳＫの電位とを等しくする。
【００２８】
コントローラＣＮＴには、移動機構がさらに接続されている。コントローラＣＮＴは、移動機構の第１乃至第３動作を制御する。
【００２９】
図４は、図１及び図２の装置を用いて製造可能な表示装置の一例を概略的に示す平面図である。図５は、図４の表示装置で使用可能な表示パネルの一例を概略的に示す断面図である。
【００３０】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図４に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。
【００３１】
表示パネルＤＰは、図４及び図５に示すように、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００３２】
基板ＳＵＢ上には、図５に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮx層とＳｉＯx層とをこの順に積層してなる。
【００３３】
アンダーコート層ＵＣ上では、半導体層ＳＣが配列している。各半導体層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。
【００３４】
アンダーコート層ＵＣ上では、図示しない下部電極がさらに配列している。これら下部電極は、例えば、ｎ+型ポリシリコン層である。
【００３５】
半導体層ＳＣ及び下部電極は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００３６】
ゲート絶縁膜ＧＩ上には、図４に示す走査信号線ＳＬ１及びＳＬ２が形成されている。走査信号線ＳＬ１及びＳＬ２は、図４に示すように、各々が後述する画素ＰＸの行方向（Ｘ２方向）に延びており、画素ＰＸの列方向（Ｙ２方向）に配列している。走査信号線ＳＬ１及びＳＬ２は、例えばＭｏＷなどからなる。
【００３７】
ゲート絶縁膜ＧＩ上では、図示しない上部電極がさらに配列している。これら上部電極は、例えばＭｏＷなどからなる。上部電極は、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００３８】
走査信号線ＳＬ１及びＳＬ２のそれぞれは半導体層ＳＣと交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極は半導体層ＳＣと交差しており、これら交差部も薄膜トランジスタを構成している。具体的には、走査信号線ＳＬ１と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図４及び図５に示す出力制御スイッチＳＷａである。走査信号線ＳＬ２と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３に示すダイオード接続スイッチＳＷｃ及び選択用スイッチＳＷｂである。上部電極と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図４に示す駆動制御素子ＤＲである。
【００３９】
なお、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃには、トップゲート型のｐチャネル薄膜トランジスタを使用している。また、図５において参照符号Ｇで示す部分は、走査信号線ＳＬ１に接続された、スイッチＳＷａのゲートである。
【００４０】
上部電極は、下部電極と向き合っている。上部電極と下部電極とそれらの間に介在している絶縁膜ＧＩとは、図４に示すキャパシタＣを構成している。
【００４１】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１及びＳＬ２、並びに上部電極は、図５に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。
【００４２】
層間絶縁膜ＩＩ上には、図４に示す映像信号線ＤＬと電源線ＰＳＬとが形成されている。層間絶縁膜ＩＩ上には、図５に示すソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。
【００４３】
映像信号線ＤＬは、図４に示すように、各々がＹ２方向に延びており、Ｘ２方向に配列している。映像信号線ＤＬは、画素ＰＸが含む選択用スイッチＳＷｂのドレインに接続されている。
【００４４】
電源線ＰＳＬは、この例では、各々がＹ２方向に延びており、Ｘ２方向に配列している。電源線ＰＳＬは、駆動制御素子ＤＲのソースに接続されている。
【００４５】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインにそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸが含む素子間の接続に利用している。
【００４６】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００４７】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、図５に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００４８】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、図５のドレイン電極ＤＥに接続されている。
【００４９】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００５０】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００５１】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００５２】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、及び電子注入層などもさらに含むことができる。
【００５３】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、図５に示す対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、全ての画素ＰＸで共用している電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００５４】
画素ＰＸは、図４に示すように、駆動制御素子ＤＲと、スイッチＳＷａ乃至ＳＷｃと、有機ＥＬ素子ＯＬＥＤと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃにはｐチャネル薄膜トランジスタを使用している。
【００５５】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。
【００５６】
具体的には、駆動制御素子ＤＲのソースは電源端子ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは電源端子ＮＤ２に接続されている。出力制御スイッチＳＷａは、駆動制御素子ＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＳＬ１に接続されている。
【００５７】
キャパシタＣは、定電位端子ＮＤ１’と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、下部電極が電源線ＰＳＬに接続されており、上部電極が駆動制御素子ＤＲのゲートに接続されている。
【００５８】
選択用スイッチＳＷｂは、映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されている。選択用スイッチＳＷｂのゲートは、走査信号線ＳＬ２に接続されている。
【００５９】
ダイオード接続スイッチＳＷｃは、駆動制御素子ＤＲのドレインとゲートとの間に接続されている。ダイオード接続スイッチＳＷｃのゲートは、走査信号線ＳＬ２に接続されている。
【００６０】
なお、この表示パネルＤＰから有機物層ＯＲＧと対向電極ＣＥとを省略したものがアレイ基板ＡＳに相当している。
【００６１】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００６２】
映像信号線ドライバＸＤＲには、映像信号線ＤＬが接続されている。この例では、映像信号線ドライバＸＤＲには、電源線ＰＳＬがさらに接続されている。映像信号線ドライバＸＤＲは、映像信号線ＤＬに映像信号として電流信号を出力すると共に、電源線ＰＳＬに電源電圧を供給する。
【００６３】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。この例では、走査信号線ドライバＹＤＲは、走査信号線ＳＬ１及びＳＬ２にそれぞれ走査信号として電圧信号を出力する。
【００６４】
この有機ＥＬ表示装置は、例えば、以下の方法で製造することができる。  
まず、アレイ基板ＡＳを準備し、その画素電極ＰＥ上に有機物層ＯＲＧ及び対向電極ＣＥを順次形成する。有機物層ＯＲＧが含む少なくとも１つの層は、後で詳述するように、図１及び図２の装置を用いて形成する。次いで、このようにして得られた有機ＥＬ素子ＯＬＥＤを封止し、表示パネルＤＰを完成する。さらに、表示パネルＤＰに映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲを実装する。以上のようにして、有機ＥＬ表示装置を完成する。
【００６５】
有機物層ＯＲＧが含む少なくとも１つの層は、例えば、以下の方法で形成する。  
まず、真空チャンバＶＣ内を真空とする。このとき、リザーバＲＳＶは蒸発材料ＥＭとして形成すべき層の材料を収容している。
【００６６】
次に、ヒータＨＴに電力を供給し、リザーバＲＳＶを十分に昇温させる。これにより、リザーバＲＳＶ内の蒸発材料ＥＭを気化させる。
【００６７】
リザーバＲＳＶ内で気化した蒸発材料ＥＭは、ノズルＮＺＬから噴き出す。ノズルＮＺＬから噴き出た蒸発材料は、膜厚センサＳＮＳ１の検出部に堆積する。コントローラＣＮＴは、膜厚センサＳＮＳ１の出力に基づいて、ヒータＨＴに供給する電力の大きさを制御する。このフィードバック制御により、蒸発材料ＥＭの蒸着レートを目標値とほぼ等しくする。
【００６８】
その後、真空を維持したまま、アレイ基板ＡＳを真空チャンバＶＣ内に搬送する。真空チャンバＶＣでは、アレイ基板ＡＳは、隔壁絶縁層ＰＩが下方を向くように基板ホルダＨＬＤ２に支持させる。すなわち、アレイ基板ＡＳは、図１のＺ１方向と図４のＺ２方向とが一致するように、基板ホルダＨＬＤ２に支持させる。また、この時点では、図１に示すように、アレイ基板ＡＳは、マスクＭＳＫから十分に離間させると共に、電位計ＳＮＳ２の近傍に位置させておく。
【００６９】
次に、電位計ＳＮＳ２によりアレイ基板ＡＳの電位を測定する。そして、この電位に基づいて、アレイ基板ＡＳとマスクＭＳＫとの電位差が小さくなるように、マスクＭＳＫの電位を調整する。例えば、マスクＭＳＫの電位をアレイ基板ＡＳの電位と等しくする。
【００７０】
次いで、図２に示すように、アレイ基板ＡＳをマスクＭＳＫに近づける。続いて、アレイ基板ＡＳとマスクＭＳＫとの位置合わせを行う。なお、アレイ基板ＡＳ及びマスクＭＳＫには、アライメントマークを形成しておく。
【００７１】
その後、ノズルＮＺＬから蒸発材料ＥＭを噴き出させたまま、蒸発ユニットＥＵをＸ１方向に一定の速度で移動させる。ノズルＮＺＬから噴き出た蒸発材料ＥＭは、マスクＭＳＫに設けた貫通孔を通って画素電極ＰＥ上に堆積する。このようにして、有機物層ＯＲＧが含む層が得られる。
【００７２】
次に、真空を維持したまま、成膜後のアレイ基板ＡＳを真空チャンバＶＣから搬出し、蒸発ユニットＥＵを膜厚センサＳＮＳの下方に移動させる。次いで、２枚目のアレイ基板ＡＳを真空チャンバＶＣに搬入し、１枚目のアレイ基板ＡＳに対して行ったのと同様の処理を行う。３枚目以降のアレイ基板ＡＳは、これと同様の方法により処理する。
【００７３】
さて、図１及び図２の装置を使用すると、表示装置に輝点及び／又は滅点が発生するのを抑制することができる。これについて、以下に説明する。
【００７４】
通常、真空チャンバＶＣに搬入した直後のアレイ基板ＡＳの電位は、マスクＭＳＫの電位とは異なっている。そのため、マスクＭＳＫの電位調整を行わない場合、例えば、アレイ基板ＡＳとマスクＭＳＫとを位置合わせしているときにそれらが接触すると、画素回路に大きな電流が流れることがある。その結果、画素回路内のトランジスタが破壊され、輝点及び／又は滅点が発生する。
【００７５】
図１及び図２の装置は、上記の通り、アレイ基板ＡＳとマスクＭＳＫとの電位差が小さくなるように、マスクＭＳＫの電位を調整する。したがって、例え、アレイ基板ＡＳとマスクＭＳＫとが接触したとしても、画素回路に大きな電流が流れる可能性は低い。したがって、図１及び図２の装置を使用すると、表示装置に輝点及び／又は滅点が発生するのを抑制することができる。
【００７６】
実際に、図４の表示装置を製造し、輝点及び／又は滅点の発生率を調べた。その結果、マスクＭＳＫの電位調整を行わずに６つの表示装置を製造したところ、これら表示装置における輝点及び／又は滅点の発生率は、２２％、２５％、２５％、２８％、３１％、３３％であった。これに対し、マスクＭＳＫの電位調整を行って６つの表示装置を製造したところ、これら表示装置における輝点及び／又は滅点の発生率は、２％、３％、５％、７％、８％、１０％であった。
【００７７】
次に、本発明の第２態様について説明する。  
図６及び図７は、本発明の第２態様に係る表示装置の製造装置を概略的に示す図である。なお、図６には、電位測定又は電位調整中の状態を描いており、図７には、位置合わせ中の状態又は蒸着を開始する直前の状態を描いている。
【００７８】
図６及び図７の製造装置は、以下の構成を採用したこと以外は、図１乃至図３を参照しながら説明した製造装置と同様の構造を有している。
【００７９】
すなわち、この装置は、電位計ＳＮＳ２を含んでいない。そして、基板ホルダＨＬＤ２はコントローラＣＮＴに電気的に接続されている。基板ホルダＨＬＤ２は、アレイ基板ＡＳの上面をコントローラＣＮＴに電気的に接続する。コントローラＣＮＴは、上記の第１状態において、アレイ基板ＡＳの電位及びマスクＭＳＫの電位を第１及び第２基準電位にそれぞれ設定する。典型的には、コントローラＣＮＴは、第１状態において、アレイ基板ＡＳの電位とマスクＭＳＫの電位とを等しくする。
【００８０】
図８は、図６及び図７の装置を用いて製造可能な表示装置が含む表示パネルの一例を概略的に示す断面図である。
【００８１】
図８の表示パネルＤＰは、アクティブマトリクス型駆動方式を採用した上面発光型の有機ＥＬ表示パネルである。この表示パネルＤＰは、以下の構成を採用したこと以外は、図５の表示パネルＤＰと同様の構造を有している。
【００８２】
すなわち、この表示パネルＤＰでは、画素電極ＰＥは光反射性の背面電極であり、対向電極ＣＥは光透過性の前面電極である。そして、絶縁基板ＳＵＢの主面は、例えば金属又は導電性酸化物からなる導体層ＣＬで被覆されている。なお、この表示パネルＤＰから有機物層ＯＲＧと対向電極ＣＥとを除いた構造がアレイ基板ＡＳに相当する。
【００８３】
この表示パネルＤＰを含んだ有機ＥＬ表示装置は、例えば、以下の方法で製造することができる。  
まず、アレイ基板ＡＳを準備し、その画素電極ＰＥ上に有機物層ＯＲＧ及び対向電極ＣＥを順次形成する。有機物層ＯＲＧが含む少なくとも１つの層は、後で詳述するように、図６及び図７の装置を用いて形成する。次いで、このようにして得られた有機ＥＬ素子ＯＬＥＤを封止し、表示パネルＤＰを完成する。さらに、表示パネルＤＰに映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲを実装する。以上のようにして、有機ＥＬ表示装置を完成する。
【００８４】
有機物層ＯＲＧが含む少なくとも１つの層は、例えば、以下の方法で形成する。  
まず、真空チャンバＶＣ内を真空とする。このとき、リザーバＲＳＶは蒸発材料ＥＭとして形成すべき層の材料を収容している。
【００８５】
次に、ヒータＨＴに電力を供給し、リザーバＲＳＶを十分に昇温させる。これにより、リザーバＲＳＶ内の蒸発材料ＥＭを気化させる。
【００８６】
リザーバＲＳＶ内で気化した蒸発材料ＥＭは、ノズルＮＺＬから噴き出す。ノズルＮＺＬから噴き出た蒸発材料は、膜厚センサＳＮＳ１の検出部に堆積する。コントローラＣＮＴは、膜厚センサＳＮＳ１の出力に基づいて、ヒータＨＴに供給する電力の大きさを制御する。このフィードバック制御により、蒸発材料ＥＭの蒸着レートを目標値とほぼ等しくする。
【００８７】
その後、真空を維持したまま、アレイ基板ＡＳを真空チャンバＶＣ内に搬送する。真空チャンバＶＣでは、アレイ基板ＡＳは、隔壁絶縁層ＰＩが下方を向くように基板ホルダＨＬＤ２に支持させる。すなわち、アレイ基板ＡＳは、図６のＺ１方向と図４のＺ２方向とが一致するように、基板ホルダＨＬＤ２に支持させる。また、この時点では、図６に示すように、アレイ基板ＡＳは、マスクＭＳＫから十分に離間させると共に、電位計ＳＮＳ２の近傍に位置させておく。
【００８８】
次に、アレイ基板ＡＳの電位及びマスクＭＳＫの電位を、コントローラＣＮＴが記憶している第１及び第２基準電位にそれぞれ設定する。第１基準電位と第２基準電位との差は、アレイ基板ＡＳとマスクＭＳＫとが接触してもトランジスタの破壊が殆ど生じないように十分に小さくする。例えば、第１基準電位と第２基準電位とを等しくする。
【００８９】
次いで、図７に示すように、アレイ基板ＡＳをマスクＭＳＫに近づける。続いて、アレイ基板ＡＳとマスクＭＳＫとの位置合わせを行う。なお、アレイ基板ＡＳ及びマスクＭＳＫには、アライメントマークを形成しておく。
【００９０】
その後、ノズルＮＺＬから蒸発材料ＥＭを噴き出させたまま、蒸発ユニットＥＵをＸ１方向に一定の速度で移動させる。ノズルＮＺＬから噴き出た蒸発材料ＥＭは、マスクＭＳＫに設けた貫通孔を通って画素電極ＰＥ上に堆積する。このようにして、有機物層ＯＲＧが含む層が得られる。
【００９１】
次に、真空を維持したまま、成膜後のアレイ基板ＡＳを真空チャンバＶＣから搬出し、蒸発ユニットＥＵを膜厚センサＳＮＳの下方に移動させる。次いで、２枚目のアレイ基板ＡＳを真空チャンバＶＣに搬入し、１枚目のアレイ基板ＡＳに対して行ったのと同様の処理を行う。３枚目以降のアレイ基板ＡＳは、これと同様の方法により処理する。
【００９２】
この装置を使用すると、図１乃至図３を参照しながら説明した装置を使用した場合と同様、表示装置に輝点及び／又は滅点が発生するのを抑制することができる。実際に、図８に示す表示パネルＤＰを含んだ表示装置を製造し、輝点及び／又は滅点の発生率を調べた。その結果、アレイ基板ＡＳ及びマスクＭＳＫの電位調整を行って６つの表示装置を製造したところ、これら表示装置における輝点及び／又は滅点の発生率は、１％、３％、４％、５％、７％、１０％であった。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１態様に係る表示装置の製造装置を概略的に示す図。
【図２】本発明の第１態様に係る表示装置の製造装置を概略的に示す図。
【図３】図１及び図２の製造装置が含む蒸発ユニットを概略的に示す断面図。
【図４】図１及び図２の装置を用いて製造可能な表示装置の一例を概略的に示す平面図。
【図５】図４の表示装置で使用可能な表示パネルの一例を概略的に示す断面図。
【図６】本発明の第２態様に係る表示装置の製造装置を概略的に示す図。
【図７】本発明の第２態様に係る表示装置の製造装置を概略的に示す図。
【図８】図６及び図７の装置を用いて製造可能な表示装置が含む表示パネルの一例を概略的に示す断面図。
【符号の説明】
【００９４】
ＡＳ…アレイ基板、Ｃ…キャパシタ、ＣＥ…対向電極、ＣＬ…導体層、ＣＰ…蓋、ＣＮＴ…コントローラ、ＣＳ…カーボン基材、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、ＥＭ…蒸発材料、ＥＵ…蒸発ユニット、ＧＩ…ゲート絶縁膜、ＨＬＤ１…マスクホルダ、ＨＬＤ２…基板ホルダ、ＨＴ…ヒータ、ＩＩ…層間絶縁膜、ＭＳＫ…蒸着マスク、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＮＺＬ…ノズル、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＲＥ…抵抗素子、ＲＳＶ…リザーバ、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＮＳ１…膜厚センサ、ＳＮＳ２…電位計、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…選択用スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＶＣ…真空チャンバ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2007317530.tif 000003
【図２】
2007317530.tif 000004
【図３】
2007317530.tif 000005
【図４】
2007317530.tif 000006
【図５】
2007317530.tif 000007
【図６】
2007317530.tif 000008
【図７】
2007317530.tif 000009
【図８】
2007317530.tif 000010