(57)【要約】【課題】ビデオ信号の垂直同期区間に位相ずれが発生しても高速引き込みを実現する。【解決手段】位相比較回路１は、同期分離信号とＶＣＯ回路４の出力から帰還されてくる同期再生クロック信号の位相を比較して位相差を検出する。同期検出回路５は位相比較回路７の出力信号により該ＰＬＬ回路が同期状態かを判定する。遅れ位相検出回路６は、同期した状態と判定され、且つ位相比較回路で検出された位相差が設定値を超えた時に同期再生クロック信号を遅延させるための制御信号をＶＣＯ回路４へ出力する。進み位相検出回路７は、同期した状態と判定され、且つ位相比較回路で検出された位相差が設定値を超えた時に同期再生クロック信号を反転させるための制御信号をＶＣＯ回路へ出力する。【選択図】図１
2007288543.tif 000002
【特許請求の範囲】
【請求項１】
入力してくる同期分離信号からＶＣＯ回路により同期信号を再生するＰＬＬ回路において、
前記同期分離信号と前記ＶＣＯ回路の出力から帰還されてくる同期再生クロック信号の位相を比較して位相差を検出する位相比較回路と、
前記位相比較回路の出力を平滑化して前記ＶＣＯ回路へ制御電圧を出力するＬＰＦ回路と、
前記位相比較回路の出力信号により該ＰＬＬ回路が同期状態かを判定する同期検出回路と、
前記同期検出回路により同期した状態と判定され、且つ前記位相比較回路で検出された位相差が、設定された遅れ位相の値を超えた時に前記同期再生クロック信号を遅延させるための制御信号を前記ＶＣＯ回路へ出力する遅れ位相検出回路と、
前記同期検出回路により同期した状態と判定され、且つ前記位相比較回路で検出された位相差が、設定された進み位相の値を超えた時に前記同期再生クロック信号を反転させるための制御信号を前記ＶＣＯ回路へ出力する進み位相検出回路を備えたことを特徴とするＰＬＬ回路。
【請求項２】
前記ＶＣＯ回路は、
ＲＳフリップフロップと、
前記ＲＳフリップフロップにリセット信号を出力する第１スイッチと、
前記ＲＳフリップフロップにセット信号を出力する第２スイッチと、
前記遅れ位相検出回路から前記制御信号が入力していないときは前記ＬＰＦ回路の出力を前記第１スイッチおよび前記第２スイッチへ供給し、前記遅れ位相検出回路から前記制御信号が入力すると前記ＬＰＦ回路の出力の前記第１スイッチおよび前記第２スイッチへの供給を中断する第３スイッチと、
前記進み位相検出回路から前記制御信号が入力していないときは前記ＲＳフリップフロップの出力を該ＰＬＬ回路の出力端子へ導き、前記進み位相検出回路から前記制御信号が入力すると前記ＲＳフリップフロップの反転出力を前記出力端子へ導くセレクタ回路を備えたことを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
前記ＶＣＯ回路は、前記ＬＰＦ回路の出力電圧を電流に変換して前記第３スイッチの一端へ供給するＶＩ回路を備え、
前記第１スイッチは、
ゲートが前記ＲＳフリップフロップの反転出力に共通接続され、前記第３スイッチの他端と接地の間にカスケード接続されたＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタと、
前記カスケード接続節と接地の間に接続されたコンデンサと、
前記コンデンサの上部電圧が基準電圧を超えるときに前記ＲＳフリップフロップへリセット信号を出力する比較回路とで構成され、
前記第２スイッチは、
ゲートが前記ＲＳフリップフロップの出力に共通接続され、前記第３スイッチの前記他端と接地の間にカスケード接続されたＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタと、
前記カスケード接続節と接地の間に接続されたコンデンサと、
前記コンデンサの上部電圧が前記基準電圧を超えるときに前記ＲＳフリップフロップへセット信号を出力する比較回路とで構成されたことを特徴とする請求項２記載のＰＬＬ回路。
【請求項４】
前記前記遅れ位相検出回路が出力する前記制御信号は、前記位相比較回路で検出された位相差だけのパルス幅を有し、前記第３スイッチは該パルス幅の時間だけ前記ＬＰＦ回路の出力の前記第１スイッチおよび前記第２スイッチへの供給を中断することを特徴とする請求項２または請求項３記載のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関し、特に、同期信号を有するビデオ信号から同期信号を再生するＰＬＬ回路に関する。
【背景技術】
【０００２】
ビデオ信号等から画像を再生するには、画像と同期したトリガとなる同期信号が必要となる。このビデオ信号から同期信号を取り出す回路として同期分離回路があるが、同期分離回路だけでは、垂直区間やビデオ信号の劣化等で同期信号が欠落した場合に安定した同期信号を得ることができない。その対策として同期分離回路からの同期分離出力によりＰＬＬ回路を用いて同期信号を再生する方法が一般的である。
【０００３】
図５は従来のＰＬＬ回路の構成を示す（例えば、特許文献１参照）。このＰＬＬ回路は、同期分離回路などから出力された同期分離信号11SとＶＣＯ回路４から帰還される同期再生クロック信号10Sの位相差を比較検出する位相比較回路１と、位相比較回路１からの位相信号1SからＬＰＦ回路３に電流を充放電するチャージポンプ回路２と、チャージポンプ回路２の出力を平滑化して制御電圧を出力するＬＰＦ回路３と、ＬＰＦ回路３の制御電圧に応じた周波数の同期再生クロック信号10Sを発生するＶＣＯ回路４と、位相比較回路１からの位相信号1SによりＬＰＦ回路３の定数を調整しループゲインを制御する利得制御回路８と、ＶＣＯ回路４の出力を同期再生クロック信号10Sとする構成となっている。なお、特許文献１記載の技術にはチャージポンプ回路２は不在であるが、本願発明との横並び上記載したものである。
【０００４】
通常、ＰＬＬ回路は引き込み時間とジッタ特性は相反する関係であるため、対策として引き込み時にはループゲインを大きくして高速引き込みを行い、引き込み後ループゲインを小さくしてジッタ特性の向上を図るのが一般的である。
【０００５】
この回路の場合、ＰＬＬ回路の引き込み時間短縮やジッタ特性向上のため、同期分離信号11SとＶＣＯ回路４からの同期再生クロック信号10Sの位相差の大小を位相比較回路１が検出し、この検出信号により利得制御回路８がＬＰＦ回路３の定数を調整してループゲインの制御を行う。すなわち、位相差が大きい時はループゲインを大きくし引き込み時間の短縮を行い、位相差が小さい時はループゲインを小さくしてジッタ特性を向上させる。
【０００６】
図６は、このＰＬＬ回路のタイムチャートを示す。位相比較回路１は、同期分離信号11SとＶＣＯ回路４からの同期再生クロック信号10Sとの位相差を検出し、その結果として、遅れ位相信号1SDまたは進み位相信号1SPを出力する。図６において、前半は、遅れ位相が大きく、利得制御をすれば位相差は早くに収束している。利得制御をした場合は後半では、位相関係が逆転して僅かに進み位相となっている。
【０００７】
同期分離信号と同期再生クロック信号の位相差が大きい時は、利得制御回路８がＬＰＦ回路３の定数をループゲインが大きくなるよう制御し、位相差が小さい時はループゲインが小さくなるよう制御している。ループゲインが小さくなれば、ジッタ特性は劣化しないので、図示するように、位相差を点線で示す利得制御が無い場合と比べ、引き込み時間が短縮でき、且つジッタ特性も劣化しない。
【０００８】
【特許文献１】特開２００４−２８９５５７号公報（第３頁−第５頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、ＶＴＲによるビデオ信号再生時等にテープの伸び具合とテープ走行系の問題により、垂直同期区間に同期信号の位相ずれが発生する場合がある。このとき、上述した従来の回路では、同期分離信号11Sと同期再生クロック信号10S間の周波数差が無い場合であっても、位相差が発生すると位相比較回路１が位相差を検出し利得制御回路によりＬＰＦ回路３の定数を調整してループゲインを制御し引き込み動作を行う。
【００１０】
この動作により、ＰＬＬ回路が同期するまでに必ず時間を要し、最悪の場合は、引き込み動作が垂直同期区間に間に合わず、水平同期区間まで達してしまいビデオ映像に問題が発生する。その理由を図７のタイムチャートにより説明する。
【００１１】
図７において、水平同期信号区間から垂直同期信号区間に切り換わった時点で位相ずれが発生し、同期分離信号11Sと同期再生クロック信号10Sとの位相差が発生している。利得制御回路８は、遅れ位相信号1SDまたは進み位相信号1SPのパルス幅によりＬＰＦ回路３の定数を調整してループゲインを制御し高速引き込み動作を行う。しかし、ビデオ信号の垂直同期区間は短いため、位相ずれの幅によっては引き込み動作が垂直同期区間に間に合わず水平同期区間まで達してしまいビデオ映像に問題が発生するのである。
【００１２】
そこで、本発明目的は、ビデオ信号の垂直同期区間で同期分離信号に位相ずれが発生した場合であっても高速引き込みを実現することができるＰＬＬ回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のＰＬＬ回路は、入力してくる同期分離信号からＶＣＯ回路により同期信号を再生するＰＬＬ回路において、同期分離信号とＶＣＯ回路（図１の４）の出力から帰還されてくる同期再生クロック信号の位相を比較して位相差を検出する位相比較回路（図１の１）と、位相比較回路の出力を平滑化してＶＣＯ回路へ制御電圧を出力するＬＰＦ回路（図１の３）と、位相比較回路の出力信号により該ＰＬＬ回路が同期状態かを判定する同期検出回路（図１の５）と、同期検出回路により同期した状態と判定され、且つ位相比較回路で検出された位相差が、設定された遅れ位相の値を超えた時に同期再生クロック信号を遅延させるための制御信号をＶＣＯ回路へ出力する遅れ位相検出回路（図１の６）と、同期検出回路により同期した状態と判定され、且つ位相比較回路で検出された位相差が、設定された進み位相の値を超えた時に同期再生クロック信号を反転させるための制御信号をＶＣＯ回路へ出力する進み位相検出回路（図１の７）を備えたことを特徴とする。
【００１４】
より具体的には、ＶＣＯ回路（図１の４）は、ＲＳフリップフロップ（図２の410）と、ＲＳフリップフロップにリセット信号を出力する第１スイッチ（図２の402〜405）と、ＲＳフリップフロップにセット信号を出力する第２スイッチ（図２の406〜409）と、遅れ位相検出回路から制御信号が入力していないときはＬＰＦ回路の出力を第１スイッチおよび第２スイッチへ供給し、遅れ位相検出回路から制御信号が入力するとＬＰＦ回路の出力の第１スイッチおよび第２スイッチへの供給を中断する第３スイッチ（図１の401）と、進み位相検出回路から制御信号が入力していないときはＲＳフリップフロップの出力（図１の421）を該ＰＬＬ回路の出力端子（図１の10）へ導き、進み位相検出回路から制御信号が入力するとＲＳフリップフロップの反転出力（図１の422）を出力端子へ導くセレクタ回路（図１の420）を備えたことを特徴とする。
【００１５】
また、ＶＣＯ回路（図１の４）は、ＬＰＦ回路の出力電圧を電流に変換して第３スイッチの一端へ供給するＶＩ回路（図２の400）を備え、第１スイッチ（図２の402〜405）は、ゲートがＲＳフリップフロップの反転出力に共通接続され、第３スイッチの他端と接地の間にカスケード接続されたＰチャネルＭＯＳトランジスタ（図２の402）およびＮチャネルＭＯＳトランジスタ（図２の403）と、カスケード接続節と接地の間に接続されたコンデンサ（図２の404）と、コンデンサの上部電圧が基準電圧（図２の43S）を超えるときにＲＳフリップフロップへリセット信号を出力する比較回路（図２の405）とで構成され、第２スイッチ（図２の406〜409）は、ゲートがＲＳフリップフロップの出力に共通接続され、第３スイッチの他端と接地の間にカスケード接続されたＰチャネルＭＯＳトランジスタ（図２の406）およびＮチャネルＭＯＳトランジスタ（図２の407）と、カスケード接続節と接地の間に接続されたコンデンサ（図２の408）と、コンデンサの上部電圧が基準電圧（図２の43S）を超えるときにＲＳフリップフロップへセット信号を出力する比較回路（図２の409）とで構成されたことを特徴とする。
【００１６】
更に、遅れ位相検出回路が出力する制御信号（図１，図２の6S）は、位相比較回路で検出された位相差だけのパルス幅を有し、第３スイッチは該パルス幅の時間だけＬＰＦ回路の出力の第１スイッチおよび第２スイッチへの供給を中断することを特徴とする。
【発明の効果】
【００１７】
本発明は、これまでのＰＬＬ回路に、ＰＬＬ回路が同期状態か否かを判定する同期検出回路と、ＰＬＬ回路が同期状態で、且つ遅れ位相が設定値を超えた時に同期再生クロック信号を遅延させるための制御信号をＶＣＯ回路に出力する遅れ位相検出回路と、ＰＬＬ回路が同期状態で、且つ進み位相が設定値を超えた時に同期再生クロック信号を反転させるための制御信号をＶＣＯ回路に出力する進み位相検出回路を設けたため、ＶＴＲによるビデオ信号の再生時等にテープの伸び具合とテープ走行系の問題により垂直同期区間に同期信号の位相ずれが発生しても、回路の誤動作を防止し特性・性能を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
図１を参照すると、本発明の実施の形態は、同期分離回路などから出力された同期信号を再生するＰＬＬ回路において、入力端子11から入力される同期分離信号11SとＶＣＯ回路４から帰還される同期再生クロック信号10Sの位相差を比較検出する位相比較回路１と、位相比較回路１からの位相信号1S（遅れ位相信号1SDおよび進み位相信号1SP）によりＬＰＦ回路３に電流を充放電するチャージポンプ回路２と、チャージポンプ回路２の出力を平滑化して制御電圧を出力するＬＰＦ回路３と、ＬＰＦ回路３からの制御電圧に応じた周波数のクロック信号を発生するＶＣＯ回路４とで構成され、ＶＣＯ回路４の出力である同期再生クロック信号10Sを出力端子10へ導く従来のＰＬＬ回路に、同期検出回路５と遅れ位相検出回路６と進み位相検出回路７とが付加されている。
【００１９】
同期検出回路５は、位相比較回路１からの位相信号1SによりＰＬＬ回路が同期状態か否かを判定し、同期状態を検出すると遅れ位相検出回路６と進み位相検出回路７へ同期検出信号5Sを出力する。
【００２０】
遅れ位相検出回路６は、同期検出回路５から同期検出信号5Sが入力し、且つ位相比較回路１からの遅れ位相信号1SDが、設定された遅れ位相の値を超えた時に、クロック出力を遅延させるための制御信号をＶＣＯ回路４に出力する。
【００２１】
一方、進み位相検出回路７は、同期検出回路５から同期検出信号5Sが入力し、且つ位相比較回路１からの進み位相信号1SPが、設定された進み位相の値を超えた時に、同期再生クロック信号10Sを反転させるための制御信号をＶＣＯ回路４に出力する。
【００２２】
次に、本発明の実施の形態の動作について図１を参照して説明する。位相比較回路１は、入力端子11から入力される同期分離回路（図示省略）等出力の同期分離信号11SとＶＣＯ回路４からの同期再生クロック信号10Sの位相差を検出する。チャージポンプ回路２は、位相比較回路１における検出信号1SによりＬＰＦ回路３に電流を充放電する。ＬＰＦ回路３は、低域通過フィルタであってチャージポンプ回路２の信号を平滑化し不要な高周波成分及び雑音を除去した制御電圧を出力する。ＶＣＯ回路４は、LＰＦ回路３からの制御電圧に応じた周波数の同期再生クロック信号10Sを発生して出力端子へ導く発振器である。同期再生クロック信号10Sは位相比較回路１にフィードバックされる。
【００２３】
この一連の動作により、ＶＣＯ回路４が出力する同期再生クロック信号10Sの周波数，位相が同期分離信号11Sの周波数，位相に一致するように作用する。同期検出回路５は、位相比較回路１からの位相信号1Sのパルス幅が所定の設定パルス幅より狭い場合に、同期検出信号5Sを遅れ位相検出回路６と進み位相検出回路７に出力する。遅れ位相検出回路６と進み位相検出回路７は、ＰＬＬ回路が同期状態で同期検出回路５が同期検出信号5Sを出力している時のみ動作する構成となっている。
【００２４】
先ず、ＰＬＬ回路が同期状態であるときに、ＶＴＲによるビデオ信号の再生時等において、テープの伸び具合とテープ走行系の問題により垂直同期区間に同期信号の遅れ位相ずれが発生した場合について説明する。遅れ位相検出回路６は、位相検出回路１からの位相信号1Sが設定遅れ位相差以上の位相差を示すことを検出すると、同期再生クロック信号10Sを遅れ位相差の時間だけ遅延させるための遅れ位相信号6SをＶＣＯ回路４へ出力する。このように、同期再生クロック信号10Sを同期分離信号11Sの遅れ位相差だけ遅延させることで、同期分離信号11Sは同期再生クロック信号10Sと短時間で同期した状態になる。
【００２５】
次に、ＰＬＬ回路が同期状態であるときに、ＶＴＲによるビデオ信号の再生時等において、テープの伸び具合とテープ走行系の問題により垂直同期区間に同期信号の進み位相ずれが発生した場合について説明する。進み位相検出回路７は、位相検出回路１からの進み位相信号1SPが設定進み位相差以上の位相差を示すことを検出すると、同期再生クロック信号10Sを反転させるための進み位相信号7SをＶＣＯ回路４へ出力する。
【００２６】
同期再生クロック信号10Sが反転すると、同期分離信号11Sと同期再生クロック信号10Sの位相関係が進み位相状態から、遅れ位相状態に変移する。遅れ位相状態になると前述したように遅れ位相検出回路６が動作して同期再生クロック信号10Sを制御し、同期分離信号11Sと同期再生クロック信号10Sが同期した状態になる。
【００２７】
このようにして、ＰＬＬ回路が同期状態であるときに同期分離信号11Sの位相ずれが発生しても、ループゲインを変えず遅れ位相検出回路６と進み位相検出回路７により同期再生クロック信号10Sを制御して引き込み動作を行うため、短時間で安定した同期再生クロック信号10Sを出力することができる。
【実施例】
【００２８】
[構成の説明]
図２はＶＣＯ回路４の一実施例を示す。このＶＣＯ回路４は、ＶＩ回路400と、スイッチ回路401と、２つのＰチャネルＭＯＳトランジスタ402，406と、２つのＮチャネルＭＯＳトランジスタ403，407と、２つのコンデンサ404，408と、２つの比較回路405，409と、ＲＳフリップフロップ回路410と、インバータ回路411と、セレクタ回路420で構成される。
【００２９】
ＶＩ回路400はＬＰＦ回路３の出力41を電圧から電流に変換する。スイッチ回路401は、遅れ位相検出回路６からの遅れ位相信号6Sにより、ＶＩ回路400の出力電流をＰャンネルＭＯＳトランジスタ402，406に供給するか否かを決める。
【００３０】
ＰチャネルＭＯＳトランジスタ402とＮチャネルＭＯＳトランジスタ403は、ＲＳフリップフロップ回路410の第１の出力423によりオンオフするスイッチ回路を構成する。コンデンサ404は、このスイッチ回路によりＶＩ回路400の出力電流が充放電される。比較回路405は、コンデンサ404の充電電圧と入力端子43から供給される基準電圧43Sを比較する。
【００３１】
ＰチャネルＭＯＳトランジスタ406とＮチャネルＭＯＳトランジスタ407は、ＲＳフリップフロップ回路410の第２の出力421によりオンオフするスイッチ回路を構成する。コンデンサ408は、このスイッチ回路によりＶＩ回路400の出力電流が充放電される。比較回路409は、コンデンサ408の充電電圧と入力端子43から供給される基準電圧43Sを比較する。
【００３２】
ＲＳフリップフロップ回路410は、比較回路405の出力をリセット入力、比較回路409の出力をセット入力とする。セレクタ回路420は、進み位相検出回路７からの進み位相信号7Sにより、ＲＳフロップフロップ回路410の出力421か、インバータ回路411による出力421の反転出力422かを選択する。セレクタ回路420の出力が同期再生クロック信号10Sであって出力端子10へ導かれると共に、位相比較回路１へフィードバックされる。
【００３３】
[動作の説明]
（１）正常動作
先ず、ＶＣＯ回路４の正常な動作について図２により説明する。通常動作では、遅れ位相信号6Sと進み位相信号7Sは出力されない。ＬＰＦ回路３の制御電圧は入力端子41から入力し、ＶＩ回路400により電流に変換される。遅れ位相信号6Sは出力されないため、スイッチ回路401はオンしている。このため、ＶＩ回路400の出力電流はＰチャネルＭＯＳトランジスタ402とＮチャネルＭＯＳトランジスタ403で構成されるスイッチ回路と、ＰチャネルＭＯＳトランジスタ406とＮチャネルＭＯＳトランジスタ407で構成されるスイッチ回路に供給される。
【００３４】
例えば、ＲＳフリップフロップ回路410の出力421が“Ｈ”の時、ＰチャネルＭＯＳトランジスタ406はオフで、ＮチャネルＭＯＳトランジスタ407はオンとなる。ＲＳフリップフロップ回路410の出力421が“Ｈ”の時、もう一方の出力423は“Ｌ”であり、ＰチャネルＭＯＳトランジスタ402はオンでＮチャネルＭＯＳトランジスタ403はオフとなる。ＰチャネルＭＯＳトランジスタ402がオンでＮチャネルＭＯＳトランジスタ403がオフのスイッチ回路に接続されているコンデンサ404には、ＶＩ回路400の出力電流が充電される。コンデンサ404の上部電圧は電流が充電されると比較回路405の基準電圧より高くなり、比較回路405はリセット信号405SをＲＳフリップフロップ回路410に出力する。
【００３５】
一方、ＰチャネルＭＯＳトランジスタ406がオフでＮチャネルＭＯＳトランジスタ407がオンのスイッチ回路に接続されているコンデンサ408の電荷は放電されるため、比較回路409はセット信号出力しない。比較回路405がリセット信号をＲＳフリップフロップ回路410に出力すると、ＲＳフリップフロップ回路410の出力421が“Ｌ”となり、ＰチャネルＭＯＳトランジスタ406はオンでＮチャネルＭＯＳトランジスタ407はオフとなる。
【００３６】
ＲＳフリップフロップ回路410の出力421が“Ｌ”の時、もう一方の出力423は“Ｈ”であり、ＰチャネルＭＯＳトランジスタ402はオフでＮチャネルＭＯＳトランジスタ403はオンとなる。ＰチャネルＭＯＳトランジスタ406がオンでＮチャネルＭＯＳトランジスタ407がオフのスイッチ回路に接続されているコンデンサ408には、ＶＩ回路400の出力電流が充電される。コンデンサ408の上部電圧は電流が充電されると比較回路409の基準電圧より高くなり、比較回路409はセット信号409SをＲＳフリップフロップ回路410に出力する。
【００３７】
一方、ＰチャネルＭＯＳトランジスタ402がオフでＮチャネルＭＯＳトランジスタ403がオンのスイッチ回路に接続されているコンデンサ402の電荷は放電されるため、比較回路405はリセット信号出力しない。比較回路409はセット信号をＲＳフリップフロップ回路410に出力すると、ＲＳフリップフロップ回路410の出力421は“Ｈ”となる。
【００３８】
以上のような一連の動作を繰り返すことで、ＲＳフリップフロップ回路410の出力421はクロック信号を生成する。また、通常の動作では進み位相信号43Sは出力されないため、セレクタ回路420はＲＳフリップフロップ回路410の出力421を選択し、出力端子10に同期再生クロック信号10Sを出力する。
（２）位相遅れ発生時の動作
次に、ＰＬＬ回路が同期状態であるときに、ＶＴＲによるビデオ信号の再生時等にテープの伸び具合とテープ走行系の問題により垂直同期区間に同期分離信号11Sに位相遅れが発生した場合の動作について説明する。
【００３９】
遅れ位相検出回路６は、位相比較回路１からの位相信号1Sが設定した遅れ位相差以上の位相差を検出した場合、ＶＣＯ回路４の入力端子42に位相差と同じ幅のパルス信号である遅れ位相信号6Sを出力する。すると、スイッチ回路401は遅れ位相信号6Sのパルス幅の時間だけオフし、コンデンサ404またはコンデンサ408に充電されている電流を停止させる。コンデンサ404かコンデンサ408に充電されている電流が停止すると、ＲＳフリップフロップ回路410にはリセット信号405Sやセット信号409Sが入力されないため、ＲＳフリップフロップ回路410の出力421は前状態でパルス幅の時間だけ保持され遅延し、同期再生クロック信号10Sも同様に遅延する。その後、スイッチ回路401が再びオンになるとＶＩ回路400からの出力電流がコンデンサ404またはコンデンサ408に充電され通常動作に戻る。
【００４０】
次の同期分離信号11Sが入力された時には、同期再生クロック信号10Sは、同期分離信号11Sとの位相差だけ遅延しているため、同期分離信号11Sと同期再生クロック信号10Sは同期した状態となる。つまり、遅れ位相検出回路６が同期分離信号11Sと同期再生クロック信号10Sの位相差と同じ幅の時間だけスイッチ回路401をオフすることで、ＲＳフリップフロップ回路410の出力421信号を遅延させ、同時に同期再生クロック信号10Sも遅延させることにより、短時間で同期分離信号11Sと同期再生クロック信号10Sを同期させることができるのである。
【００４１】
図３は、この場合のタイムチャートを示す。水平同期信号期間では同期状態にあり、充電電圧406Sの立下りでセット信号409S、充電電圧402Sの立下りでリセット信号405Sが発生し、同期分離信号11Sに同期した同期再生クロック信号10Sが出力されている。また、図３には示していないが、同期検出回路５は同期検出信号5Sを遅れ位相検出回路６および進み位相検出回路７へ出力している。
【００４２】
水平同期信号区間から垂直同期信号区間に切り換わった時点で位相遅れが発生し、位相比較回路１から遅れ位相信号1SDが出力されている。この遅れ位相差が設定位相差より大きいため、遅れ位相検出回路６が位相差と同じパルス幅の遅れ位相信号6Sを出力している。スイッチ回路401はこのパルス幅の時間だけオフとなり、コンデンサ408の充電動作が停止し、比較回路405の入力信号402Sが遅延する。この結果、ＲＳフリップフロップ回路410のリセット信号405Sが出力されず、同期再生クロック信号10Sは“Ｈ”状態で保持され遅延する。
【００４３】
次の同期分離信号11Sが入力された時には、同期再生クロック信号10Sは、同期分離信号11Sとの位相差だけ遅延しているため、同期分離信号11Sと同期再生クロック信号10Sは同期した状態に回復している。また、同期分離信号11Sと同期再生クロック信号10Sの位相差は、位相遅れが発生した時に出力され、同期分離信号11Sと同期再生クロック信号10Sが同期した時点で消失している。
（３）位相進み発生時の動作
次に、ＰＬＬ回路が同期状態であるときに、ＶＴＲによるビデオ信号の再生時等にテープの伸び具合とテープ走行系の問題により垂直同期区間に同期分離信号11Sに位相進みが発生した場合の動作について説明する。
【００４４】
進み位相検出回路７は、位相比較回路１の進み位相信号1SPが、設定された進み位相差以上の位相差を検出した場合、ＶＣＯ回路４の入力端子44に進み位相信号7Sを出力する。すると、セレクタ回路420は、ＲＳフリップフロップ回路410の出力421がインバータ回路411で反転された出力422を選択して、これを同期再生クロック信号10Sとして出力する。
【００４５】
同期再生クロック信号10Sが反転すると、同期分離信号11Sと同期再生クロック信号10Sの位相関係が進み位相状態から、遅れ位相状態に変移する。遅れ位相状態になると（２）に記載したように、遅れ位相検出回路６が動作して、ＶＣＯ回路４を制御し、同期分離信号11Sと同期再生クロック信号10Sが同期するように動作する。このとき、進み位相検出回路７の出力は、次の進み位相検出動作が発生するまで前状態を保持する回路構成となっている。
【００４６】
図４は、この場合のタイムチャートを示す。水平同期信号区間については（２）に記載したとおりである。水平同期信号区間から垂直同期信号区間に切り換わった時点で位相進みが発生し、位相比較回路１から進み位相信号1SPが出力されている。この進み位相差が設定位相差より大きいため、進み位相検出回路７が進み位相信号7Sを出力している。
【００４７】
すると、同期再生クロック信号10Sが反転する。これにより、同期分離信号11Sと同期再生クロック信号10Sの位相関係が位相進み状態から位相遅れ状態に移行する。位相遅れ状態になると、（２）で記載したように、位相比較回路１から遅れ位相信号1SDが出力され、遅れ位相検出回路６が位相差と同じパルス幅の遅れ位相信号6Sを出力する。遅れ位相検出回路６が遅れ位相信号6Sを出力すると、そのパルス幅の時間だけ比較回路405の入力信号402Sが遅延する。この結果、ＲＳフリップフロップ回路410のリセット信号405Sが出力されず、同期再生クロック信号10Sは“Ｈ”状態で保持され遅延する。
【００４８】
次の同期分離信号11Sが入力された時には、同期再生クロック信号10Sは、同期分離信号11Sとの位相差だけ遅延しているため、同期分離信号11Sと同期再生クロック信号10Sは同期した状態にて回復している。また、同期分離信号11Sと同期再生クロック信号10Sの位相差は、位相進みが発生した時に出力され、進み位相信号7Sにより進み位相から遅れ位相に変移した時点で、その極性を反転し、同期分離信号11Sと同期再生クロック信号10Sが同期した時点で消失している。
【図面の簡単な説明】
【００４９】
【図１】本発明のＰＬＬ回路の実施の形態を示す回路図
【図２】本発明のＰＬＬ回路におけるＶＣＯ回路の一実施例を示す回路図
【図３】本発明のＰＬＬ回路の位相遅れ発生時の動作を示すタイムチャート
【図４】本発明のＰＬＬ回路の位相進み発生時の動作を示すタイムチャート
【図５】従来のＰＬＬ回路の構成を示す回路図
【図６】図５のＰＬＬ回路の動作を示すタイムチャート
【図７】図５のＰＬＬ回路の問題点を説明するためのタイムチャート
【符号の説明】
【００５０】
１             位相比較回路
２             チャージポンプ回路
３             ＬＰＦ回路
４             ＶＣＯ回路
５             同期検出回路
６             遅れ位相検出回路
７             進み位相検出回路
10             出力端子
11,41〜44      入力端子
400            ＶＩ回路
401            スイッチ回路
402,406        ＰチャネルＭＯＳトランジスタ
403,407        ＮチャネルＭＯＳトランジスタ
404,408        コンデンサ
405,409        比較回路
410            ＲＳフリップフロップ回路
411            インバータ回路
420            セレクタ回路
【図１】
2007288543.tif 000003
【図２】
2007288543.tif 000004
【図３】
2007288543.tif 000005
【図４】
2007288543.tif 000006
【図５】
2007288543.tif 000007
【図６】
2007288543.tif 000008
【図７】
2007288543.tif 000009