(57)【要約】【課題】  交流増幅器の低電圧動作を損なうことなく、消費電流を低減でき、かつ出力信号波形のデュティーのずれが少なく、更に十分な増幅特性を有する交流増幅器を提供する。【解決手段】  連結配線Ｎｄで結ばれた増幅回路ＡＰ１とバイアス回路ＶＳ１を有し、バイアス回路ＶＳ１は前記連結配線Ｎｄを介して前記増幅回路ＡＰ１の前記交流信号を入力し、増幅回路ＡＰ１の交流信号の振幅に応じたバイアス回路ＶＳ１の直流電圧を連結配線Ｎｄを介して増幅回路ＡＰ１へ供給する交流増幅器とした。【選択図】  図１
2007074465.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路とバイアス回路とを有し、前記バイアス回路は前記増幅回路に入力される交流信号の振幅に応じたバイアス電圧を発生し、前記バイアス電圧が前記増幅回路の動作点を制御するように構成したことを特徴とする交流増幅器。
【請求項２】
請求項１記載の交流増幅器において、
前記交流信号は連結配線を介して前記バイアス回路に入力され、前記バイアス回路が発生するバイアス電圧を前記連結配線を介して前記増幅回路へ供給するように構成したことを特徴とする交流増幅器。
【請求項３】
請求項２記載の交流増幅器において、
前記増幅回路は、互いにドレンを接続されたｐ型又はｎ型の第１のＭＯＳトランジスタとｎ型又はｐ型の第２のＭＯＳトランジスタを有し、前記第２のＭＯＳトランジスタのドレンとゲート間に接続された第１の帰還抵抗と、前記第１のＭＯＳトランジスタのゲートと前記第２のＭＯＳトランジスタのゲート間に接続された第１の結合キャパシタとを含み、前記第１のＭＯＳトランジスタのゲートを前記連結配線に結線し、前記第１又は前記第２のＭＯＳトランジスタのゲートを増幅する信号の入力端子とし、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの互いに接続されたドレンを増幅された信号の出力端子としたことを特徴とする交流増幅器。
【請求項４】
請求項２又は請求項３記載の交流増幅器において、
前記バイアス回路は、相互に接続された基準電圧源と非線形抵抗素子とを含み、しかも前記非線型抵抗素子の一端を前記連結配線に接続したことを特徴とする交流増幅器。
【請求項５】
請求項４記載の交流増幅器において、
前記基準電圧源の代わりに当該交流増幅器の電源電圧を与える電源に前記非線形抵抗素子を接続するか、又は前記基準電源を介することなく前記非線形抵抗素子を接地したことを特徴とする交流増幅器。
【請求項６】
請求項４又は請求項５記載の交流増幅器において、
前記非線型抵抗素子をＭＯＳトランジスタで構成したことを特徴とする交流増幅器。
【請求項７】
請求項６記載の交流増幅器において、
前記非線型抵抗素子をデプレッションＭＯＳトランジスタで構成したことを特徴とする交流増幅器。
【請求項８】
請求項２又は請求項３の何れか一つに記載の交流増幅器において、
前記バイアス回路は、互いにドレンが接続されたｐ型又はｎ型の第３のＭＯＳトランジスタとｎ型又はｐ型の第４のＭＯＳトランジスタと、前記第３のＭＯＳトランジスタのドレンとゲート間に接続された第２の帰還抵抗と、前記第３のＭＯＳトランジスタのゲートと前記第４のＭＯＳトランジスタのゲート間に接続された第２の結合キャパシタと、前記第４のＭＯＳトランジスタのゲートにバイアス抵抗を介して直流バイアスを与える基準電圧源とを含み、しかも前記第３のＭＯＳトランジスタのゲートを前記連結配線に接続して構成したことを特徴とする交流増幅器。
【請求項９】
請求項８記載の交流増幅器において、
前記基準電圧源の代わりに当該交流増幅器の電源電圧を与える電源に前記非線形抵抗素子を接続するか、又は前記基準電圧源を介することなく前記非線形抵抗素子を接地したことを特徴とする交流増幅器。
【請求項１０】
請求項１乃至請求項９の何れか一つに記載の交流増幅器を有することを特徴とする圧電振動子発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流増幅器に関し、特にＰＭＯＳトランジスタとＮＭＯＳトランジスタから構成されるＣＭＯＳ型の交流増幅器に適用して有用なものである。
【背景技術】
【０００２】
図９は、ＣＭＯＳ型の基本的な交流増幅器を示す回路図である。同図に示すように、当該交流増幅器において、ＰＭＯＳトランジスタＴ１とＮＭＯＳトランジスタＴ２とは直列に接続してあり、両トランジスタＴ１、Ｔ２のゲートの接続点に入力端子ＩＮが、また両トランジスタＴ１、Ｔ２のドレンの接続点に出力端子ＯＵＴがそれぞれ接続してある。また、帰還抵抗Ｒｆ１が入力端子ＩＮと出力端子ＯＵＴとの間に接続されて、セルフバイアス回路を構成している。
【０００３】
上述の如き交流増幅器において、最低動作電圧ＶＤＤｍｉｎを低減するには、ＰＭＯＳトランジスタＴ１の閾値電圧Ｖｔｎ及びＮＭＯＳトランジスタＴ２の閾値電圧Ｖｔｎをともに低減する必要がある。ところが、通常使用されているｎ型ポリシリコンをゲート電極材料としたＭＯＳトランジスタにおいて、ＰＭＯＳトランジスタの閾値電圧Ｖｔｎが０．４Ｖ以下になると、急激にＰＭＯＳトランジスタのオフリークが増大する。一般に、低電圧動作を要求されるＩＣにおいては、消費電流に対する要求も厳しく、オフリーク電流の大きい素子の使用は敬遠される。
【０００４】
ちなみに、ＮＭＯＳトランジスタの閾値電圧Ｖｔｎは０．３５Ｖ程度まで低減可能であるが、それでもなお、最低動作電圧ＶＤＤｍｉｎを１．０Ｖ以下とすることは困難である。
【０００５】
一方、例えば水晶発振器に適用する交流増幅器において、その増幅特性Ａを損なうことなくその最低動作電圧ＶＤＤｍｉｎを低減させたいとの要望がでてきている。具体的には、最低動作電圧ＶＤＤｍｉｎが１．０Ｖ以下の交流増幅器の出現が待望されている。
【０００６】
かかる要望に応え、交流増幅器を構成するＭＯＳトランジスタの閾値電圧を限界まで下げることなく、低電圧で動作し、かつ所要の増幅率を有する交流増幅器は図１０に示す回路で実現し得る。
【０００７】
図１０に示す交流増幅器において、そのＰＭＯＳトランジスタＴ１のゲートはバイアス抵抗Ｒｂと基準電圧源ＶＢ１とによりバイアスされている。基準電圧源ＶＢ１のバイアス電圧Ｖｂ１は、ＰＭＯＳトランジスタＴ１の閾値電圧Ｖｔｐよりもオーバードライブ電圧Ｘｐ分大きく設定される。以下バイアス電圧Ｖｂ１をＶｔｐ＋Ｘｐと表す。
【０００８】
当該交流増幅器において、ＰＭＯＳトランジスタＴ１のゲートとＮＭＯＳトランジスタＴ２のゲートとの間にはキャパシタＣｃ１が挿入されており、両ゲートは交流的には短絡されるが、それぞれのゲートに異なるバイアス電圧を与えることができる構成になっている。また、ＮＭＯＳトランジスタＴ２のゲートとドレンは帰還抵抗Ｒｆ１を介して接続されている。
【０００９】
図１１は、図１０に示す交流増幅器を低電圧、例えば０．９Ｖで動作させたときの電圧電流特性図である。そして、図１１（ａ）は、図１０に示す交流増幅器を構成するＰＭＯＳトランジスタＴ１とＮＭＯＳトランジスタＴ２のゲート電圧Ｖｇ（Ｖｇはトランジスタによらず接地電位を基準としている。）に対する飽和ドレン電流の関係を示す特性図である。図１１（ａ）に示すように、特性曲線Ｌ７はＰＭＯＳトランジスタＴ１のゲートにＶｔｐ＋Ｘｐのバイアス電圧が印加されたことで、動作点Ｂ１に対応するドレン電流Ｉｄ１を流すことができるようになる。図１１（ａ）と図１１（ｂ）の特性曲線Ｌ８は、図１０に示す交流増幅器の出力電圧Ｖｏｕｔと、セルフバイアスされたＮＭＯＳトランジスタＴ２のドレン電流Ｉｄとの関係を示す特性図である。
【００１０】
図９に示す基本構造の交流増幅器では、動作点Ｂ１においてＰＭＯＳトランジスタＴ１およびＮＭＯＳトランジスタＴ２が、ともにその飽和領域で動作している。したがって、当該交流増幅器においても、図９に示す交流増幅器と同レベルの増幅特性を有するためには、ＰＭＯＳトランジスタＴ１およびＮＭＯＳトランジスタＴ２が、ともに飽和領域で動作している必要がある。ここで、帰還抵抗Ｒｆ１でゲート・ドレン間が結ばれたＮＭＯＳトランジスタＴ２は、ゲート・ソース間電圧とドレン・ソース間電圧が同じで、閾値電圧Ｖｔｎが正であるため、常に飽和領域で動作する。
【００１１】
図１１（ｂ）に示す特性曲線Ｌ９は、ＰＭＯＳトランジスタＴ１のドレン特性図である。ＰＭＯＳトランジスタＴ１が飽和領域で動作するためには、図１１（ｂ）に示すように、ＰＭＯＳトランジスタＴ１のドレン・ソース間電圧が非飽和領域電圧Ｙｐより大きくなければならない。ここで非飽和領域電圧ＹｐはＰＭＯＳトランジスタＴ１のゲート・ソース間にバイアス電圧（Ｖｔｐ＋Ｘｐ）が印加されている時にドレン電流Ｉｄが飽和するのに必要なドレン電圧Ｖｄであり、一般にＹｐ≦Ｘｐの関係が成り立っている。ＰＭＯＳトランジスタＴ１に飽和ドレン電流が流れているときに、ＮＭＯＳトランジスタＴ２のドレン・ソース間電圧を（Ｖｔｎ＋Ｘｎ）と表すと、ＰＭＯＳトランジスタＴ１のドレン・ソース間電圧は図１１（ａ）のＶｄｓｐと一致し、次式（１）で表される。
ＶＤＤ＝Ｖｄｓｐ＋（Ｖｔｎ＋Ｘｎ）          ・・・（１）  
【００１２】
一方、当該交流増幅器に十分な増幅動作をおこなわせる電源電圧ＶＤＤは、Ｖｄｓｐ≧Ｙｐより次式（２）で表される。
ＶＤＤ≧Ｖｔｎ＋Ｘｎ＋Ｙｐ                  ・・・（２）  
【００１３】
したがって、当該交流増幅器の最低動作電圧ＶＤＤｍｉｎは、（Ｖｔｐ＋Ｘｐ）と（Ｖｔｎ＋Ｘｎ＋Ｙｐ）の両者のうち、何れか大きい方の値で規定される。すなわち、最低動作電圧ＶＤＤｍｉｎ＝ＭＡＸ（Ｖｔｐ＋Ｘｐ、Ｖｔｎ＋Ｘｎ＋Ｙｐ）となる。ＶｔｐとＶｔｎが等しく、ＸｎとＸｐも等しいとすると、最低動作電圧ＶＤＤｍｉｎ＝Ｖｔｎ＋Ｘｎ＋Ｙｐ となる。ここで、図９に示す交流増幅器の最低動作電圧ＶＤＤｍｉｎと基本的な交流増幅器ＡＭＰ０の最低動作電圧ＶＤＤｍｉｎを比較すると、当該交流増幅器の最低動作電圧ＶＤＤｍｉｎは、少なくともＰＭＯＳトランジスタＴ１の閾値電圧Ｖｔｐに相当する電圧分の低減できることがわかる。
【００１４】
なお、図１０に示す交流増幅器と同様の思想で、同様の目的を達成することができる公知技術として次の特許文献１を挙げることができる。ちなみに、特許文献１に示す交流増幅器は、図１０の基準電圧源ＶＢ１を零としてバイアス抵抗Ｒｂ１を直接接地した場合と等価である。
【００１５】
【特許文献１】特公昭６１−１７４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
さて、交流増幅器を利用した代表的な電子回路である水晶発振器等は、今やあらゆる電子機器に利用されても過言ではない。一般的に、水晶発振器では発振開始時に大きな増幅特性Ａが必要になるために、動作点のドレン電流Ｉｄを大きくする必要がある。一方、安定した発振状態では、大きな動作点電流は無駄な貫通電流となり、低消費電力の観点からみると大きな問題である。
【００１７】
図１０に示す交流増幅器では、その入力端子ＩＮに図１２に示すような徐々に振幅が大きくなる周期Ｔなる交流信号を与えた場合、ドレン電流は図１３のように変動する。図１３の特性曲線Ｌ４は、ＰＭＯＳトランジスタＴ１のゲートが、基準電圧源ＶＢ１によりバイアス電圧Ｖｂ１が供給されているときのドレン電流Ｉｄ１を示している。即ち、ＰＭＯＳトランジスタＴ１のゲートＧのバイアス電圧が固定されていることにより、図１１（ａ）に示したように動作点Ｂ１に対応するドレン電流Ｉｄ１が、信号周期Ｔの半サイクル毎に貫通電流として流れる。よって、当該交流増幅器では、発振開始に必要とされる大きなドレン電流Ｉｄ１が周期的に流れ、交流増幅器の消費電流を少なくすることが困難である。
【００１８】
また、当該交流増幅器では、動作点Ｂ１が電源電圧ＶＤＤ側に大きく偏っているので、入力交流信号に比べて、出力交流信号のデュティー（波形が高レベルとなっている時間と波形の周期との比）が大きくずれてしまう。このデュティーのずれを除去するには、新たに補正回路などの追加が必要となる。
【００１９】
本発明は、上記従来技術の問題点に鑑み、交流増幅器の低電圧動作を損なうことなく、消費電流を低減でき、かつ出力信号波形のデュティーのずれが少なく、更に十分な増幅特性を有する交流増幅器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成する本発明の第１の態様は、
増幅回路とバイアス回路とを有し、前記バイアス回路は前記増幅回路に入力される交流信号の振幅に応じたバイアス電圧を発生し、前記バイアス電圧が前記増幅回路の動作点を制御するように構成したことを特徴とする交流増幅器である。
【００２１】
本発明の第２の態様は、
上記第１の態様に記載の交流増幅器において、
前記交流信号は連結配線を介して前記バイアス回路に入力され、前記バイアス回路が発生するバイアス電圧を前記連結配線を介して前記増幅回路へ供給するように構成したことを特徴とする交流増幅器である。
【００２２】
本発明の第３の態様は、
上記第２の態様に記載の交流増幅器において、
前記増幅回路は、互いにドレンを接続されたｐ型又はｎ型の第１のＭＯＳトランジスタとｎ型又はｐ型の第２のＭＯＳトランジスタを有し、前記第２のＭＯＳトランジスタのドレンとゲート間に接続された第１の帰還抵抗と、前記第１のＭＯＳトランジスタのゲートと前記第２のＭＯＳトランジスタのゲート間に接続された第１の結合キャパシタとを含み、前記第１のＭＯＳトランジスタのゲートを前記連結配線に結線し、前記第１又は前記第２のＭＯＳトランジスタのゲートを増幅する信号の入力端子とし、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの互いに接続されたドレンを増幅された信号の出力端子としたことを特徴とする交流増幅器である。
【００２３】
本発明の第４の態様は、
上記第２又は第３の態様に記載の交流増幅器において、
前記バイアス回路は、相互に接続された基準電圧源と非線形抵抗素子とを含み、しかも前記非線型抵抗素子の一端を前記連結配線に接続したことを特徴とする交流増幅器である。
【００２４】
本発明の第５の態様は、
上記第４の態様に記載の交流増幅器において、
前記基準電圧源の代わりに当該交流増幅器の電源電圧を与える電源に前記非線形抵抗素子を接続するか、又は前記基準電源を介することなく前記非線形抵抗素子を接地したことを特徴とする交流増幅器である。
【００２５】
本発明の第６の態様は、
上記第４又は第５の態様に記載の交流増幅器において、
前記非線型抵抗素子をＭＯＳトランジスタで構成したことを特徴とする交流増幅器である。
【００２６】
本発明の第７の態様は、
上記第６の態様に記載の交流増幅器において、
前記非線型抵抗素子をデプレッションＭＯＳトランジスタで構成したことを特徴とする交流増幅器である。
【００２７】
本発明の第８の態様は、
上記第２又は第３の態様の何れか一つに記載の交流増幅器において、
前記バイアス回路は、互いにドレンが接続されたｐ型又はｎ型の第３のＭＯＳトランジスタとｎ型又はｐ型の第４のＭＯＳトランジスタと、前記第３のＭＯＳトランジスタのドレンとゲート間に接続された第２の帰還抵抗と、前記第３のＭＯＳトランジスタのゲートと前記第４のＭＯＳトランジスタのゲート間に接続された第２の結合キャパシタと、前記第４のＭＯＳトランジスタのゲートにバイアス抵抗を介して直流バイアスを与える基準電圧源とを含み、しかも前記第３のＭＯＳトランジスタのゲートを前記連結配線に接続して構成したことを特徴とする交流増幅器である。
【００２８】
本発明の第９の態様は、
上記第８の態様に記載の交流増幅器において、
前記基準電圧源の代わりに当該交流増幅器の電源電圧を与える電源に前記非線形抵抗素子を接続するか、又は前記基準電圧源を介することなく前記非線形抵抗素子を接地したことを特徴とする交流増幅器である。
【００２９】
本発明の第１０の態様は、
上記第１乃至第９の態様の何れか一つに記載の交流増幅器を有することを特徴とする圧電振動子発振器である。
【発明の効果】
【００３０】
上述の如き本発明によれば、交流増幅器を構成するＭＯＳトランジスタの閾値電圧を下げることなく、低電圧低消費電流で動作し、更に出力信号波形のデュティーのずれが小さい交流増幅器を容易に実現することができる。本発明の交流増幅器を用いれば、数十ＭＨｚの発振周波数で１Ｖ以下の電圧で安定に発振動作をし、且つ低消費電流の水晶発振器等の圧電素子発振器を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施の形態を図面に基づき詳細に説明する。なお、本発明は、勿論以下の実施の形態に限定するものではない。
【００３２】
＜第１の実施の形態＞
本形態に係る交流増幅器は、図１に示すように、増幅回路ＡＰ１とバイアス回路ＶＳ１及び両回路ＡＰ１、ＶＳ１間で信号を受け渡しするための連結配線Ｎｄから構成されている。すなわち、増幅回路ＡＰ１のＰＭＯＳトランジスタＴ１のゲートがバイアス回路ＶＳ１に接続されていることを除き、図１０に示す従来技術に係る交流増幅器と同じ構造である。連結配線Ｎｄは、増幅回路ＡＰ１への入力交流信号をバイアス回路ＶＳ１に伝達すると共に、バイアス回路ＶＳ１が入力交流信号の振幅に応じたバイアス電圧を増幅回路ＡＰ１に返す二つの役割を担っている。
【００３３】
バイアス回路ＶＳ１は、基準電圧源ＶＢ１と非線型抵抗素子としてのデプレッションＮＭＯＳトランジスタＤＭにより構成されている。デプレッションＮＭＯＳトランジスタＤＭのゲートとソースは共に基準電圧源ＶＢ１に接続され、ドレンは連結配線Ｎｄに接続されている。
【００３４】
（バイアス回路ＶＳ１の動作）
図２は、図１のバイアス回路ＶＳ１の連結配線Ｎｄからみた電圧電流特性である。ここで電流ＩｂはＮｄからバイアス回路ＶＳ１に流れ込む電流を正としている。増幅回路ＡＰ１に入力交流信号Ｓｉｎがない時は、連結配線Ｎｄ、即ちＰＭＯＳトランジスタＴ１のゲートは基準電圧源ＶＢ１のバイアス電圧Ｖｂ１にバイアスされる。
【００３５】
次に、図１０に示すような入力交流信号が連結配線Ｎｄへ伝えられた場合、小さな振幅の入力交流信号に対しては、バイアス回路ＶＳ１はその動作点Ｐ１の近傍で信号の線型増幅回路として動作する。一方、入力交流信号の振幅が大きくなり、連結配線Ｎｄの電圧がＶｂ１より高くなった時にはバイアス回路ＶＳ１に流れ出す電流は少ないが、連結配線Ｎｄの電圧がＶｂ１より低くなった時にはバイアス回路ＶＳ１から流れ込む電流は大きい。従って、連結配線Ｎｄの平均電圧は、図３に示すように、動作点Ｐ１のＶｂ１から動作点Ｐ２のＶｂ２に向かって増大する。これに伴い、連結配線Ｎｄの平均電圧でバイアスされる増幅回路ＡＰ１のＰＭＯＳトランジスタＴ１のゲートバイアス電圧は小さくなる。
【００３６】
（増幅回路ＡＰ１の動作）
増幅回路ＡＰ１は、ＰＭＯＳトランジスタＴ１のゲートが、バイアス回路ＶＳ１からのバイアス電圧により連結配線Ｎｄを介してバイアスされていることを除き、既に説明した図１０に示す従来技術に係るＣＭＯＳ反転増幅器と同じ回路構成となっている。従って、入力交流信号がないときの増幅回路ＡＰ１の動作についての説明を省略する。
【００３７】
一方、増幅回路ＡＰ１の入力交流信号Ｓｉｎが与えられた場合、入力交流信号は、連結配線Ｎｄを介してバイアス回路ＶＳ１へ伝達される。バイアス回路ＶＳ１は入力端子ＩＮから供給される入力交流信号の振幅に応じたバイアス電圧を連結配線Ｎｄに返す。従って、ＰＭＯＳトランジスタＴ１のゲートバイアス電圧Ｖｂは入力交流信号がないときのＶｂ１からＶｂ２に推移する。交流信号の振幅が大きくなると、ＰＭＯＳトランジスタＴ１のゲートバイアス電圧ＶｂはＶＤＤ−Ｖｔｐを超え、ＰＭＯＳトランジスタＴ１はＢ級あるいはＣ級動作をすることとなる。
【００３８】
このとき、ＮＭＯＳトランジスタＴ２は出力端子ＯＵＴの平均電圧によりバイアスされることになるので、やはりＢ級あるいはＣ級動作となる。図４は、図１の増幅回路ＡＰ１に図１２の入力交流信号Ｓを与えた場合に流れる貫通電流の様子を示している。特性曲線Ｌ６は、交流信号の振幅により変動する貫通電流の様子を例示したものである。特性曲線Ｌ４は、交流信号がない時のＰＭＯＳトランジスタＴ１のゲートバイアス電圧Ｖｂ１におけるドレン電流Ｉｄ０を、特性曲線Ｌ５は、交流信号が大きくなりＰＭＯＳトランジスタＴ１のゲートバイアス電圧Ｖｂ２となった時のドレン電流Ｉｄ１を示す。図４ではドレン電流Ｉｄ１はゼロとなっていない場合を示しているが、交流信号がさらに大きくなると、ドレン電流Ｉｄ１はゼロとなる。このようにして本形態に係る交流増幅器によれば、交流信号が大きくなるにつれて、当該交流増幅器を流れる貫通電流を完全に削減できる。加えて、両トランジスタをほぼ同じ動作条件になるようバイアスすることも可能であり、出力電圧Ｖｏｕｔのデュティーを、１／２に近づけることも容易に実現し得る。
【００３９】
＜第２の実施の形態＞
図５は本発明の第２の実施の形態に係る交流増幅器を示す回路図である。同図に示すように、本形態に係る交流増幅器は、増幅回路ＡＰ１とバイアス回路ＶＳ２とを有している。増幅回路ＡＰ１は、前記第１の実施の形態にかかる交流増幅器と同様な構成であり、バイアス回路ＶＳ２は、図１０に示す従来技術の交流反転増幅器を相補的に反転させた構成となっている。連結配線Ｎｄは、増幅回路ＡＰ１のＰＭＯＳトランジスタＴ１のゲートとバイアス回路ＶＳ２のＰＭＯＳトランジスタＴ３のゲートとを連結して増幅回路ＡＰ１の交流信号をバイアス回路ＶＳ２に伝達すると共に、バイアス回路ＶＳ２が交流信号の振幅に応じたバイアス電圧を増幅回路ＡＰ１に返す二つの役割を担っている。
【００４０】
バイアス回路ＶＳ２において、ＰＭＯＳトランジスタＴ３のドレンとＮＭＯＳトランジスタＴ４のドレンは節点Ｎ０で互いに接続されている。また、ＰＭＯＳトランジスタＴ３は、そのゲートとドレン間に接続された第２の帰還抵抗Ｒｆｂにより自己バイアスされる構成となっている。ＮＭＯＳトランジスタＴ４のゲートには、基準電圧源ＶＢ２のバイアス電圧がバイアス抵抗Ｒｂを介して印加されている。基準電圧源ＶＢ２のバイアス電圧は、ＮＭＯＳトランジスタＴ４の閾値電圧Ｖｔｎよりも大きな電圧に設定されることになるので、以下、このバイアス電圧をＶｔｎ＋Ｘｎｂと表す。また、連結配線Ｎｄを介して伝達される増幅回路ＡＰ１からの交流信号は、ＰＭＯＳトランジスタＴ３のゲートに入力されると同時に両トランジスタのゲート間に挿入された第２の結合キャパシタＣｃｂを介してＮＭＯＳトランジスタＴ４のゲートにも入力される。
【００４１】
（バイアス回路ＶＳの動作）
図６は、図５のバイアス回路ＶＳ２におけるＰＭＯＳトランジスタＴ３とＮＭＯＳトランジスタＴ４のゲート電圧をＶｇ（Ｖｇはトランジスタによらず接地電位を基準としている。）とした時の、ＰＭＯＳトランジスタＴ３及びＮＭＯＳトランジスタＴ４のドレン電流Ｉｄとの関係を示す特性図である。バイアス回路ＶＳ２は、図１０に示す従来技術に係る交流増幅器と相補型の動作となる。すなわち、ＮＭＯＳトランジスタＴ４は、そのゲートに印加されたＶｔｎ＋Ｘｎｂのバイアス電圧により動作点Ｂ３にバイアスされ、動作点Ｂ３のドレン電流Ｉｄ２によりＰＭＯＳトランジスタＴ３は動作点Ｂ３３にバイアスされる。この動作点Ｂ３３のＰＭＯＳトランジスタＴ３のゲート・ソース間電圧Ｖｔｐ＋Ｘｐｂが、増幅回路ＡＰ１のＰＭＯＳトランジスタＴ１のゲートに印加されるバイアス電圧となる。
【００４２】
次に、交流信号が増幅回路ＡＰ１より伝達された場合のバイアス回路ＶＳ２の動作について説明する。小さな振幅の交流信号に対しては、バイアス回路ＶＳ２はその動作点の近傍で線型増幅回路として動作するが、交流信号の振幅が大きくなるにつれて、ＰＭＯＳトランジスタＴ３がＯＮとＯＦＦを繰り返すようになる。さらに入力交流信号の振幅が大きくなると、ＮＭＯＳトランジスタＴ４もＯＮとＯＦＦを繰り返すようになる。このようにして節点Ｎ０の平均電圧は次第に電源電圧ＶＤＤの１／２に近づいていく。ＰＭＯＳトランジスタＴ３のゲートはそのドレンと帰還抵抗Ｒｆｂを介して接続されているので、ＰＭＯＳトランジスタＴ３のゲート電圧は、ドレン・ソース間電圧の平均値で自己バイアスされることになる。即ち、ＰＭＯＳトランジスタＴ３のゲートバイアス電圧は、交流信号がないときの動作点Ｂ３３から交流信号の振幅に応じて電源電圧ＶＤＤの１／２に漸近することになる。バイアス回路の節点Ｎ０の出力負荷は両トランジスタの浮遊容量と高抵抗に設計されるＲｆｂ程度で、極めて軽い。このため、両トランジスタの駆動能力を下げて、バイアス回路における消費電流を増幅回路の消費電流に較べて無視できる程度まで小さくすることは容易である。
【００４３】
本形態に係る交流増幅器と前記第１の実施の形態に係る交流増幅器を比較すると、上述の如きバイアス回路ＶＳ２、ＶＳ１の違いがあるが、同じ原理で動作をする。すなわち、増幅回路ＡＰ１へ入力交流信号が与えられた場合、交流信号は、連結配線Ｎｄを介してバイアス回路ＶＳ２に伝達され、バイアス回路ＶＳ２は交流信号の振幅により決まるバイアス電圧Ｖｂを連結配線Ｎｄを介して増幅回路ＡＰ１のＰＭＯＳトランジスタＴ１のゲートへ伝え、増幅回路ＡＰ１はこのバイアス電圧Ｖｂにより、動作点が移動して、貫通電流の少ない増幅器として動作する。加えて、両トランジスタＴ１、Ｔ２をほぼ同じバイアス条件下で動作させることも可能となるので、出力電圧Ｖｏｕｔのデュティーを、１／２に近づけることも容易である。
【００４４】
＜第３の実施の形態＞
図７は本発明の第３の実施の形態に係る交流増幅器を示す回路図である。同図に示すように本形態に係る交流増幅器は、上記第２の実施の形態における連結配線Ｎｄの代わりに２本の配線Ｌ１、Ｌ２を設けたものである。すなわち、増幅回路ＡＰ２とバイアス回路ＶＳ３とは、２本の配線を介して接続してある。ここで配線Ｌ１がバイアス電圧用、配線２が交流信号用である。このように、バイアス電圧用、交流信号用を独立した配線Ｌ１、Ｌ２としても第２の実施の形態と同様の作用・効果を発揮し得る。すなわち、本発明の思想としては増幅回路ＡＰ１及びバイアス回路ＶＳ２を一本の連結配線Ｎｄで接続する場合に限らずそれぞれ独立の２本の配線Ｌ１、Ｌ２で接続する場合も含む。この点は、第１の実施の形態に関しても同様である。
【００４５】
なお、図７中、Ｃｃは結合コンデンサ、Ｒｂｏは抵抗である。また、図５と同一部分には同一番号を付し重複する説明は省略する。
【００４６】
＜他の実施の形態＞
図１、図５及び図７に示す基準電圧源ＶＢ１、ＶＢ２の代わりに電源電圧ＶＤＤを用いることもできる。また、これらの交流増幅器において、ｎ型のＭＯＳトランジスタとｐ型のＭＯＳトランジスタとを逆にすることもできる。ただ、ｎ型のＭＯＳトランジスタをｐ型のＭＯＳトランジスタに代えた場合には、電源電圧ＶＤＤを接続する代わりにｐ型のＭＯＳトランジスタのゲートは接地する。
【００４７】
さらに、上記各実施の形態において増幅する入力交流信号の入力端子はＮＭＯＳトランジスタＴ２のゲートとしているが、これをＰＭＯＳトランジスタＴ１のゲートとしても良いし、両ゲートを入力端子ＩＮとしても良い。
【００４８】
本発明の実施形態の交流増幅器ＡＭＰ２及びＡＭＰ３においては、増幅する入力交流信号Ｓｉｎの入力端子はＮＭＯＳトランジスタＴ２のゲートＧｔ２としているが、入力交流信号Ｓｉｎの入力端子ＩＮは、ＰＭＯＳトランジスタＴ１のゲートＧｔ１としても良いし、両ゲートＧを入力端子ＩＮとしても良い。
【００４９】
＜応用例＞
図８は上記各実施の形態に係る交流増幅器（これをＡＭＰと称す。）の最適な使途の一つである圧電振動子発信器、例えば水晶発振器ＸＯＳＣへ応用した例を示す回路図である。同図に示すように、水晶発振器ＸＯＳＣは、上記各実施の形態に係る交流増幅器ＡＭＰが使用されていることを除き、公知の水晶発振器と同じ回路構成となっている。即ち、交流増幅器ＡＭＰは、入力端子ＩＮを介して供給する水晶振動子Ｘｔａｌの振動を増幅して発振を継続させ、所定の発振周波数の信号を出力端子ＯＵＴより出力する。図９に示した従来のＣＭＯＳ反転増幅器を用いた公知の水晶発振器においては、発振を起動するに必要な増幅特性を確保できるようにするためには、ＰＭＯＳトランジスタＴ１とＮＭＯＳトランジスタＴ２の閾値の和以上の電源電圧を必要とした。また反転増幅器の動作点Ｂ１を決めると、発振が安定状態に達しても、動作点Ｂ１は殆ど変わらないため、反転増幅器を構成するＰＭＯＳトランジスタＴ１とＮＭＯＳトランジスタＴ２は、常にＡＢ級動作に留まっている。従って、交流増幅器には大きな貫通電流が流れてしまう。
【００５０】
一方、本発明の実施の形態に係る交流増幅器ＡＭＰを有する上記水晶発振器ＸＯＳＣにおいては、発振初期の微小振幅の交流信号に対して、大きな増幅特性Ａを持つ交流増幅器として動作するように動作点を設定するための電源電圧は、ＰＭＯＳトランジスタＴ１とＮＭＯＳトランジスタＴ２の閾値の和以下で十分である。また、発振信号が成長するとともに、ＰＭＯＳトランジスタＴ１とＮＭＯＳトランジスタＴ２は共にＡ級動作からＡＢ級動作、さらにはＢ級・Ｃ級動作へと移行する。従って、発振が安定状態に達した時には、交流増幅器に流れる無駄な貫通電流を限りなく小さくでき、かつ水晶振動子に振動を継続するために必要最小な電力を供給できる理想的な発振器を実現できる。
【００５１】
以上説明したように、本発明の各実施の形態に係る交流増幅器を用いれば、両ＭＯＳトランジスタの閾値和よりも低い低電源電圧で、極めて低消費電流で動作し、かつ出力信号のデュティーのずれが小さい水晶発振器を実現することができる。
【００５２】
なお、図８中、Ｃｇ、Ｃｄは結合キャパシタンスである。
【産業上の利用可能性】
【００５３】
本発明は水晶発振器等の電子機器を製造、販売する産業分野で利用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態に係る交流増幅器を示す回路図である。
【図２】図１のバイアス回路ＶＳ１の連結配線Ｎｄからみた電圧電流特性を示す特性図である。
【図３】図１の連結配線Ｎｄに伝えられる交流信号を示す特性図である。
【図４】本発明の実施形態に係る増幅回路ＡＰの電流特性図である。
【図５】本発明の第２の実施の形態に係る交流増幅器を示す回路図である。
【図６】図５に示すバイアス回路ＶＳ２の入力電圧Ｖｇと、そのＰＭＯＳトランジスタＴ３及びＮＭＯＳトランジスタＴ４のドレン電流Ｉｄ２との関係を示す特性図である。
【図７】本発明の第３の実施の形態に係る交流増幅器を示す回路図である。
【図８】本発明の各実施の形態に係る交流増幅器を適用した水晶発振器を示す回路図である。
【図９】従来技術に係る交流増幅器を示す回路図である。
【図１０】従来技術に係る他の交流増幅器を示す回路図である。
【図１１】図１０に示す交流増幅器の特性を示しており、（ａ）が入力電圧ＶｇとそのＰＭＯＳトランジスタＴ１及びＮＭＯＳトランジスタＴ２のドレン電流Ｉｄ１との関係を示す特性図、（ｂ）が前記交流増幅器の出力電圧ＶｄとそのＰＭＯＳトランジスＰ１タ及びＮＭＯＳトランジスタＴ２のドレン電流Ｉｄ１との関係を示す特性図である
【図１２】交流増幅器に入力される交流入力信号を示す波形図である。
【図１３】図１０に示す交流増幅器に図１２に示すような徐々に振幅が大きくなる周期Ｔなる交流信号を与えた場合のドレン電流特性を示す波形図である。
【符号の説明】
【００５５】
ＡＰ１、ＡＰ２            増幅回路
ＶＳ１、ＶＳ２、ＶＳ３    バイアス回路
Ｎｄ        連結配線  
Ｔ１、Ｔ３      ＰＭＯＳトランジスタ
Ｔ２、Ｔ４      ＮＭＯＳトランジスタ
ＩＮ        入力端子
ＯＵＴ      出力端子
ＶＢ１、ＶＢ２  基準電圧源
Ｘｔａｌ    水晶振動子
Ｎｄ        連結配線
ＶＤＤ      電源電圧
【図１】
2007074465.tif 000003
【図２】
2007074465.tif 000004
【図３】
2007074465.tif 000005
【図４】
2007074465.tif 000006
【図５】
2007074465.tif 000007
【図６】
2007074465.tif 000008
【図７】
2007074465.tif 000009
【図８】
2007074465.tif 000010
【図９】
2007074465.tif 000011
【図１０】
2007074465.tif 000012
【図１１】
2007074465.tif 000013
【図１２】
2007074465.tif 000014
【図１３】
2007074465.tif 000015