(57)【要約】【課題】均等化時間の短縮を図った充電状態調整装置を提供する。【解決手段】低圧系ＣＰＵが、複数の単位セルＣ10〜Ｃ59を複数に分割して得たブロックＢ1〜Ｂ5毎にそのブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59のうち最小の両端電圧を有するブロック最小単位セルを抽出して該抽出したブロック最小単位セルの両端電圧が目標電圧に達するまで各ブロックＣ10〜Ｃ59の両端とブロック放電抵抗Ｒｄｂとを接続して各ブロックＣ10〜Ｃ59を放電させるようにセブロック放電スイッチＳｄｂのオンオフを制御する。その後、低圧系ＣＰＵが、各ブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59の各々が目標電圧に達するまで各単位セルＣ10〜Ｃ59の両端とセル放電抵抗Ｒｄｃとを接続して各単位セルＣ10〜Ｃ59を放電させるように選択スイッチ群４０及びセル放電スイッチＳｄｃのオンオフを制御する。【選択図】図２
2007282459.tif 000002
【特許請求の範囲】
【請求項１】
互いに接続された二次電池から成る複数の単位セルの各々の両端電圧を検出する電圧検出手段と、前記単位セルを放電するための放電抵抗と、前記複数の単位セルの両端電圧が均等になるように前記電圧検出手段が検出した各単位セルの両端電圧に基づいて前記複数の単位セルの前記放電抵抗を通じての放電を制御する均等化手段とを有する充電状態調整装置において、
前記均等化手段が、
前記複数の単位セルを複数に分割して得たブロック毎にそのブロックを構成する複数の単位セルのうち最小の両端電圧を有するブロック最小単位セルを抽出して該抽出したブロック最小単位セルの両端電圧が目標電圧に達するまで前記各ブロックの両端と前記放電抵抗とを接続して前記各ブロックを放電させる第１の均等化手段と、
前記第１の均等化手段による放電終了後に前記各ブロックを構成する複数の単位セルの各々が前記目標電圧に達するまで前記各単位セルの両端と前記放電抵抗とを接続して前記各単位セルを放電させる第２の均等化手段とから構成されていることを特徴とする充電状態調整装置。
【請求項２】
前記電圧検出手段が検出した各単位セルの両端電圧のうちの最小値を前記目標電圧とすることを特徴とする請求項１記載の充電状態調整装置。
【請求項３】
前記第１の均等化手段が、前記各ブロックを第１の所定時間だけ放電させる第１の放電手段と、該第１の放電手段による放電が終了する毎に前記電圧検出手段により前記ブロック最小単位セルの両端電圧を検出して該検出したブロック最小単位セルの両端電圧が前記目標電圧に達するまで前記第１の放電手段による放電を繰り返させる第１の放電制御手段とを有することを特徴とする請求項１又は２記載の充電状態調整装置。
【請求項４】
前記第２の均等化手段が、前記単位セルを第２の所定時間だけ放電させる第２の放電手段と、該第２の放電手段による放電が終了する毎に前記電圧検出手段により前記単位セルの両端電圧を検出して該検出した両端電圧が前記目標電圧に達するまで前記第２の放電手段による放電を繰り返させる第２の放電制御手段とを有することを特徴とする請求項１〜３何れか１項記載の充電状態調整装置。
【請求項５】
前記第１の均等化手段が、前記ブロック最小単位セルの両端電圧と前記目標電圧との差が許容電圧幅より小さい値以下であるとき前記目標電圧に達したと判断し、
前記第２の均等化手段が、前記単位セルの両端電圧と前記目標電圧との差が許容電圧幅以下であるとき前記目標電圧に達したと判断することを特徴とする請求項１〜４何れか１項記載の充電状態調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、充電状態調整装置に係り、特に、互いに接続された二次電池から成る複数の単位セルの各々の両端電圧を検出する電圧検出手段と、前記単位セルを放電するための放電抵抗と、前記複数の単位セルの両端電圧が均等になるように前記電圧検出手段が検出した各単位セルの両端電圧に基づいて前記複数の単位セルの前記放電抵抗を通じての放電を制御する均等化手段とを有する充電状態調整装置に関するものである。
【背景技術】
【０００２】
近年、エンジンと電動モータとを併用して走行するハイブリッド自動車（以下ＨＥＶ）が普及してきている。このＨＥＶは、上記エンジン始動用の１２Ｖ程度の低圧バッテリと、上記電動モータ駆動用の高圧バッテリとの２種類のバッテリを備えている。上述した高圧バッテリは、ニッケル−水素電池やリチウム電池といった二次電池を単位セルとして、この単位セルを複数直列接続して高電圧を得ている。
【０００３】
上述した高圧バッテリは充放電を繰り返すうちに各単位セルの両端電圧、即ち充電状態（ＳＯＣ）にばらつきが生じる。バッテリの充放電にあたっては、各単位セルの耐久性や安全確保の観点より、ＳＯＣ（又は両端電圧）の最も高い単位セルが設定上限ＳＯＣ（又は上限両端電圧値）に到達した時点で充電を禁止し、ＳＯＣ（又は両端電圧）の最も低い単位セルが設定下限ＳＯＣ（又は下限両端電圧値）に到達した時点で放電を禁止する必要がある。
【０００４】
従って、各単位セルにＳＯＣのバラツキが生じると、実質上、バッテリの使用可能容量が減少することになる。このため、ＨＥＶにおいては、登坂時にガソリンに対してバッテリエネルギーを補充したり、降坂時にバッテリにエネルギーを回生したりする、いわゆるアシスト・回生が不十分となり、実車動力性能や燃料を低下させることになる。
【０００５】
そこで、複数の単位セルの両端電圧を検出して各両端電圧の平均電圧を求め、求めた平均電圧よりも高い両端電圧を有する単位セルを各単位セル毎に設けた放電抵抗に接続して、接続した単位セルの両端電圧が平均電圧となるまでその蓄積電荷を放電させることを繰り返すことで、各単位セルの両端電圧のバラツキを解消する放電式の充電状態調整装置が提案されている（例えば特許文献１）。
【特許文献１】特開２００２−１０５１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の充電状態調整装置では、各単位セルを順番に放電抵抗に接続して一つ一つ放電しているため、均等化するまでの時間がかかるという問題があった。また、従来の充電状態調整装置では、調整目標値と単位セルの両端電圧とに基づいて単位セルの両端電圧が調整目標値に達するまでの調整放電時間を決定して、調整放電時間だけ各単位セルを放電させている。つまり、単位セル一つ一つに対して調整放電時間を求める必要があり、複雑な計算が必要となりコスト的に問題があった。
【０００７】
そこで、本発明は、上記のような問題点に着目し、均等化時間の短縮を図った充電状態調整装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するためになされた請求項１記載の発明は、互いに接続された二次電池から成る複数の単位セルの各々の両端電圧を検出する電圧検出手段と、前記単位セルを放電するための放電抵抗と、前記複数の単位セルの両端電圧が均等になるように前記電圧検出手段が検出した各単位セルの両端電圧に基づいて前記複数の単位セルの前記放電抵抗を通じての放電を制御する均等化手段とを有する充電状態調整装置において、前記均等化手段が、前記複数の単位セルを複数に分割して得たブロック毎にそのブロックを構成する複数の単位セルのうち最小の両端電圧を有するブロック最小単位セルを抽出して該抽出したブロック最小単位セルの両端電圧が目標電圧に達するまで前記各ブロックの両端と前記放電抵抗とを接続して前記各ブロックを放電させる第１の均等化手段と、前記第１の均等化手段による放電終了後に前記各ブロックを構成する複数の単位セルの各々が前記目標電圧に達するまで前記各単位セルの両端と前記放電抵抗とを接続して前記各単位セルを放電させる第２の均等化手段とから構成されていることを特徴とする充電状態調整装置に存する。
【０００９】
請求項１記載の発明によれば、均等化手段において第１の均等化手段が、複数の単位セルを複数に分割して得たブロック毎にそのブロックを構成する複数の単位セルのうち最小の両端電圧を有するブロック最小単位セルを抽出して該抽出したブロック最小単位セルの両端電圧が目標電圧に達するまで各ブロックの両端と放電抵抗とを接続して各ブロックを放電させて、第２の均等化手段が、第１の均等化手段による放電終了後に各ブロックを構成する複数の単位セルの各々が目標電圧に達するまで各単位セルの両端と放電抵抗とを接続して各単位セルを放電させる。従って、第１の均等化手段によりブロックを構成する複数の単位セルをまとめて同時に放電した後、第２の均等化手段によりブロックを構成する複数の単位セルを一つ一つ放電することができる。
【００１０】
請求項２記載の発明は、前記電圧検出手段が検出した各単位セルの両端電圧のうちの最小値を前記目標電圧とすることを特徴とする請求項１記載の充電状態調整装置に存する。
【００１１】
請求項２記載の発明によれば、電圧検出手段が検出した各単位セルの両端電圧のうちの最小値を目標電圧として設定するので、目標電圧を各単位セルの両端電圧の平均値に設定する場合に比べて早く均等化をすることができる。
【００１２】
請求項３記載の発明は、前記第１の均等化手段が、前記各ブロックを第１の所定時間だけ放電させる第１の放電手段と、該第１の放電手段による放電が終了する毎に前記電圧検出手段により前記ブロック最小単位セルの両端電圧を検出して該検出したブロック最小単位セルの両端電圧が前記目標電圧に達するまで前記第１の放電手段による放電を繰り返させる第１の放電制御手段とを有することを特徴とする請求項１又は２記載の充電状態調整装置に存する。
【００１３】
請求項３記載の発明によれば、第１の均等化手段において、第１の放電手段が各ブロックを第１の所定時間だけ放電させて、第１の放電制御手段が該第１の放電手段による放電が終了する毎に電圧検出手段によりブロック最小単位セルの両端電圧を検出して該検出したブロック最小単位セルの両端電圧が目標電圧に達するまで第１の放電手段による放電を繰り返させる。従って、目標電圧とブロック最小単位セルの両端電圧とに基づいて調整放電時間を求めなくてもブロック最小単位セルの両端を目標電圧まで放電することができる。
【００１４】
請求項４記載の発明は、前記第２の均等化手段が、前記単位セルを第２の所定時間だけ放電させる第２の放電手段と、該第２の放電手段による放電が終了する毎に前記電圧検出手段により前記単位セルの両端電圧を検出して該検出した両端電圧が前記目標電圧に達するまで前記第２の放電手段による放電を繰り返させる第２の放電制御手段とを有することを特徴とする請求項１〜３何れか１項記載の充電状態調整装置に存する。
【００１５】
請求項４記載の発明によれば、第２の均等化手段において、第２の放電手段が単位セルを第２の所定時間だけ放電させて、第２の放電制御手段が第２の放電手段による放電が終了する毎に電圧検出手段により単位セルの両端電圧を検出して該検出した両端電圧が目標電圧に達するまで第２の放電手段による放電を繰り返させる。従って、目標電圧と単位セルの両端電圧に基づいて調整放電時間を求めなくても単位セルの両端を目標電圧まで放電することができる。
【００１６】
請求項５記載の発明は、前記第１の均等化手段が、前記ブロック最小単位セルの両端電圧と前記目標電圧との差が許容電圧幅より小さい値以下であるとき前記目標電圧に達したと判断し、前記第２の均等化手段が、前記単位セルの両端電圧と前記目標電圧との差が許容電圧幅以下であるとき前記目標電圧に達したと判断することを特徴とする請求項１〜４何れか１項記載の充電状態調整装置に存する。
【００１７】
請求項５記載の発明は、第１の均等化手段が、ブロック最小単位セルの両端電圧と目標電圧との差が許容電圧幅より小さい値以下であるとき目標電圧に達したと判断し、第２の均等化手段が、単位セルの両端電圧と目標電圧との差が許容電圧幅以下であるとき目標電圧に達したと判断する。従って、第１の均等化手段が目標電圧に達するとみなす条件を第２の均等化手段が目標電圧に達するとみなす条件よりも厳しくすることにより、ブロック単位で放電する分の電荷量をより多くすることができる。
【発明の効果】
【００１８】
以上説明したように請求項１記載の発明によれば、第１の均等化手段によりブロックを構成する複数の単位セルをまとめて同時に放電した後、第２の均等化手段によりブロックを構成する複数の単位セルを一つ一つ放電することができるので、均等化時間の短縮を図ることができる。
【００１９】
請求項２記載の発明によれば、目標電圧を各単位セルの両端電圧の平均値に設定する場合に比べて早く均等化をすることができるので、より均等化時間の短縮を図ることができる。
【００２０】
請求項３記載の発明によれば、目標電圧とブロック最小単位セルの両端電圧とに基づいて調整放電時間を求めなくてもブロック最小単位セルの両端を目標電圧まで放電することができるので、複雑な計算を必要とせず正確にブロック最小単位セルの両端を目標電圧まで放電することができる。
【００２１】
請求項４記載の発明によれば、目標電圧と単位セルの両端電圧に基づいて調整放電時間を求めなくても単位セルの両端を目標電圧まで放電することができるので、複雑な計算を必要とせず正確に単位セルの両端を目標電圧まで放電することができる。
【００２２】
請求項５記載の発明によれば、第１の均等化手段が目標電圧に達するとみなす条件を第２の均等化手段が目標電圧に達するとみなす条件よりも厳しくすることにより、ブロック単位で放電する分の電荷量をより多くすることができるので、より均等化時間の短縮を図ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施の形態を図面に基づいて説明する。図１及び図２は、本発明の充電状態調整装置の一実施の形態を示す回路図である。なお、図１及び図２について同等の部分については同一符号を付している。図中引用符号ＢLは低圧バッテリである。低圧バッテリＢLは、図１に示すように、例えば一つの二次電池から構成されている。低圧バッテリＢLは、エンジンを始動するスタータＳｔの動作電源として用いられ、その両端にはオルタネータ等が必要に応じて充電器として接続される。
【００２４】
また、図中引用符号ＢHは高圧バッテリである。上記高圧バッテリＢHは、エンジンと電動モータＭを走行駆動源として併用するＨＥＶにおいて前記電動モータＭの電源として用いられ、その両端には電動モータＭが必要に応じて負荷として接続されると共にオルタネータ等（図示せず）が必要に応じて充電器として接続される。
【００２５】
高圧バッテリＢHは、例えば５つのブロックＢ1〜Ｂ5に分けられている。各ブロックＢ1〜Ｂ5はそれぞれ１０の単位セルＣ10〜Ｃ19、…、Ｃ40〜Ｃ49、Ｃ50〜Ｃ59から構成されている。単位セルＣ10〜Ｃ59はそれぞれ２つの二次電池から構成されている。なお、本実施形態では、単位セルＣ10〜Ｃ59は２つの二次電池から構成されているが、単位セルＣ10〜Ｃ59を構成する二次電池の数は一つでも複数でもよい。また、高圧バッテリＢHは５０の単位セルＣ10〜Ｃ59から構成されているが、高圧バッテリＢHを構成する単位セルＣ10〜Ｃ59の数は複数であればいくつでもよい。さらに、各ブロックＢ1〜Ｂ5は１０の単位セルＣ10〜Ｃ59から構成されているが、各ブロックＢ1〜Ｂ5を構成する単位セルＣ10〜Ｃ59の数は複数であればいくつでもよい。
【００２６】
充電状態調整装置は、電圧検出手段としての電圧検出回路１１〜１５、高圧系ＣＰＵ２５、低圧系ＣＰＵ３０（何れも図１）及び放電回路３１〜３５（図２）を備えている。低圧系ＣＰＵ３０は、低圧バッテリＢLからの電源供給を受けて動作し、各高圧系ＣＰＵ２５を介して電圧検出回路１１〜１５及び放電回路３１〜３５を制御する。高圧系ＣＰＵ２５及び電圧検出回路１１〜１５は、各ブロックＢ1〜Ｂ5毎に対応して設けられている。高圧系ＣＰＵ２５及び電圧検出回路１１〜１５は、複数のブロックＢ1〜Ｂ5のうち対応するブロックＢ1〜Ｂ5を構成する単位セルＣ10〜Ｃ59のみから電源供給を受けて動作する。即ち、上述した高圧系ＣＰＵ２５及び電圧検出回路１１〜１５は、対応するブロックＢ1〜Ｂ5のマイナス側がグランドレベルになり、互いに異なるグランドレベルとなっている。これにより電圧検出回路１１〜１５を構成するデバイスの耐圧を下げることができる。
【００２７】
高圧系ＣＰＵ２５には対応するブロックＢ1〜Ｂ5のアドレスを記憶した図示しない記憶手段が接続されている。電圧検出回路１１〜１５はそれぞれ単位セルＣ10〜Ｃ59の両端電圧を検出する差動増幅器ＯＰと、各ブロックＢ1〜Ｂ5を構成する単位セルＣ10〜Ｃ59の一つの両端を差動増幅器ＯＰに接続する選択スイッチ群２４と、差動増幅器ＯＰが検出した両端電圧をデジタル変換するＡ／Ｄ変換器２２とを備えている。上記選択スイッチ群２４は単位セルＣ10〜Ｃ59の両端に設けられた常開のスイッチから構成されている。また、選択スイッチ群２４は高圧系ＣＰＵ２５によりオンオフが制御される。
【００２８】
また、電圧検出回路１１〜１５は、対応するブロックＢ1〜Ｂ5の供給電圧から上記差動増幅器ＯＰ、Ａ／Ｄ変換器２２及び高圧系ＣＰＵ２５の動作電源となる定電圧を出力する高圧系電源回路２３と、該高圧系電源回路２３−差動増幅器ＯＰ及びＡ／Ｄ変換器２２間との間に設けた遮断スイッチＳｃ１とを備えている。この遮断スイッチＳｃ１は高圧系ＣＰＵ２５によってオンオフが制御される。また、上述した電圧検出回路１１〜１５はそれぞれがワンチップで構成されている。
【００２９】
また、上述した各高圧系ＣＰＵ２５と低圧系ＣＰＵ３０との間には、送信用バスラインＢＬt及び受信用バスラインＢＬrが設けられている。送信用バスラインＢＬt及び受信用バスラインＢＬrはそれぞれ、低圧系ＣＰＵ３０から複数の高圧系ＣＰＵ２５に向かって分岐して設けられている。また、分岐した後の送信用バスラインＢＬt及び受信用バスラインＢＬr上にそれぞれ、送信用絶縁インタフェースＩＦt1〜ＩＦt5及び受信用絶縁インタフェースＩＦr1〜ＩＦr5が設けられている。
【００３０】
絶縁インタフェースＩＦt1〜ＩＦt5及びＩＦr1〜ＩＦr5は、各高圧系ＣＰＵ２５と低圧系ＣＰＵ３０とを電気的に絶縁した状態で結合するものである。低圧系ＣＰＵ３０及び高圧系ＣＰＵ２５は、絶縁インタフェースＩＦt1〜ＩＦt5及びＩＦr1〜ＩＦr5によって互いに絶縁した状態で情報の送受信を行うことができる。これにより、高圧バッテリＢHと低圧バッテリＢLとの絶縁を保つことができる。絶縁インタフェースＩＦt1〜ＩＦt5及びＩＦr1〜ＩＦr5としては、例えば発光素子及び受光素子から成るフォトカプラといった光を媒体にしたものや、磁気カプラといった磁気を媒体にしたものが公知である。
【００３１】
また、図２に示すように、放電回路３１〜３５はそれぞれ各ブロックＢ1〜Ｂ5に対応して設けられたセル放電抵抗Ｒｄｃ（＝放電抵抗）と、各セル放電抵抗Ｒｄｃに対応して設けられたセル放電スイッチＳｄｃと、各ブロックＢ1〜Ｂ5を構成する単位セルＣ10〜Ｃ59の両端に設けられたスイッチから成る選択スイッチ群４０とを備えている。なお、この選択スイッチ群４０としては、上述した電圧検出回路１１〜１５を構成する選択スイッチ群２４を流用してもよい。以上の構成によれば、セル放電スイッチＳｄｃをオンした状態で選択スイッチ群４０のうち任意の単位セルＣmの両端に設けられたスイッチをオンすると、任意の単位セルＣmの両端がセル放電抵抗Ｒｄｃに接続されて任意の単位セルＣmがセル放電抵抗Ｒｄｃを通じて放電される。
【００３２】
さらに、放電回路３１〜３５はそれぞれのブロックＢ1〜Ｂ5の両端に設けられたブロック放電抵抗Ｒｄｂ（＝放電抵抗）と、各ブロックＢ1〜Ｂ5とブロック放電抵抗Ｒｄｂとの間に設けられたブロック放電スイッチＳｄｂとを備えている。上記ブロック放電スイッチＳｄｂをオンすると、オンしたブロック放電スイッチＳｄｂに対応するブロックＢ1〜Ｂ5の両端がブロック放電抵抗Ｒｄｂに接続されて各ブロックＢ1〜Ｂ5がブロック放電抵抗Ｒｄｂを通じて放電される。
【００３３】
次に、上述した構成の充電状態調整装置の動作の概略を図３を参照して以下説明する。図中縦軸は単位セルＣ10〜Ｃ59の両端電圧を示し、横軸はブロックＢ1〜Ｂ5を示している。本実施形態では、各単位セルＣ10〜Ｃ59の両端電圧のばらつきが許容電圧幅ＶＥＱ内になるように各単位セルＣ10〜Ｃ59の両端電圧を均等化する。同図に示すように、ブロックＢ1を構成する単位セルＣ10〜Ｃ19の両端電圧はＶ1min〜Ｖ1maxの範囲でばらついている。ブロックＢ2を構成する単位セルＣ20〜Ｃ29の両端電圧はＶ2min〜Ｖ2maxの範囲でばらついている。同様に、ブロックＢ3を構成する単位セルＣ30〜Ｃ39の両端電圧はＶ3min〜Ｖ3maxの範囲でばらつき、ブロックＢ4を構成する単位セルＣ40〜Ｃ49の両端電圧はＶ4min〜Ｖ4maxの範囲でばらつき、ブロックＢ5を構成する単位セルＣ50〜Ｃ59の両端電圧はＶ5min〜Ｖ5maxの範囲でばらついている。
【００３４】
均等化を実行する前の状態では、同図（ａ）に示すように、各単位セルＣ10〜Ｃ59の両端電圧は許容電圧幅ＶＥＱを越えている。そこで、充電状態調整装置はまず、各ブロックＢ1〜Ｂ5毎にそのブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59のうち最小の両端電圧Ｖ1min〜Ｖ5minを有するブロック最小単位セルを抽出してこの抽出したブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧に達するまで各ブロックＢ1〜Ｂ5の両端とブロック放電抵抗Ｒｄｂとを接続して各ブロックＢ1〜Ｂ5を放電させる。本実施形態では、複数の単位セルＣ10〜Ｃ59の両端電圧のうち最小値である両端電圧Ｖ4minを目標電圧として設定している。また、本実施形態では、同図（ｂ）に示すように、各ブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minと目標電圧Ｖ4minとの差が許容電圧幅ＶＥＱより小さい値、例えば許容電圧幅ＶＥＱの半分（∵（許容電圧幅ＶＥＱ）／２）以下であるとき目標電圧Ｖ4minに達したとみなしている。
【００３５】
この結果、同図（ｂ）に示すように、ブロックＢ1〜Ｂ5毎に抽出したブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧Ｖ4minとみなせる範囲（Ｖ4min〜Ｖ4min＋ＶＥＱ／２）に達する。また、ブロックＢ1〜Ｂ5単位で放電されるため、ブロック最小単位セル以外の単位セルもブロック最小単位セルと同じ電圧分だけ両端電圧が低下して、目標電圧Ｖ4minに近づく。
【００３６】
次に、充電状態調整装置は、各ブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59の各々が目標電圧Ｖ4minに達するまで各単位セルＣ10〜Ｃ59の両端とセル放電抵抗Ｒｄｃとを接続して各単位セルＣ10〜Ｃ59を放電させる。本実施形態では、同図（ｃ）に示すように、各単位セルＣ10〜Ｃ59の両端電圧と目標電圧Ｖ4minとの差が許容電圧幅ＶＥＱ以下であるとき目標電圧Ｖ4minに達したとみなしている。この結果、同図（ｃ）に示すように、全ての単位セルＣ10〜Ｃ59の両端電圧のばらつきを許容電圧幅ＶＥＱ内に収め、均等化することができる。
【００３７】
次に、上述した構成の充電状態調整装置の詳細な動作について図４を参照して以下説明する。図４は、図１に示す充電状態調整装置を構成する低圧系ＣＰＵ３０の低圧系均等化処理の手順を示すフローチャートである。図５は、図１に示す充電状態調整装置を構成する低圧系ＣＰＵ３０の電圧検出処理の手順を示すフローチャートである。
【００３８】
低圧系ＣＰＵ３０は、イグニッションスイッチのオフ後、均等化手段として働き、低圧系均等化処理を開始する。まず、低圧系ＣＰＵ３０は、イグニッションスイッチオフ後、高圧バッテリＢHの電圧が安定するまでの一定時間が経過するのを待つ（ステップＳ１０１）。次に、低圧系ＣＰＵ３０は、送信用バスラインＢＬtに対してウエイクアップ信号を出力した後（ステップＳ１０２）、電源オン信号を出力する（ステップＳ１０３）。ウエイクアップ信号及び電源オン信号は、送信用バスラインＢＬtによって分岐され、各送信用絶縁インタフェースＩＦt1〜ＩＦt5を介して各ブロックＢ1〜Ｂ5の高圧系ＣＰＵ２５に供給される。ウエイクアップ信号及び電源オン信号はこの順番で全高圧系ＣＰＵ２５に対して送信される。
【００３９】
高圧系ＣＰＵ２５は、上記ウエイクアップ信号を受信すると動作クロックを低周波クロックから高周波クロックに切り換えて、スリープモードから通常モードに移行する。また、高圧系ＣＰＵ２５は、上記電源オン信号を受信すると遮断スイッチＳｃ１をオンする。これにより各電圧検出回路１１〜１５を構成する差動増幅器ＯＰ及びＡ／Ｄ変換器２２に対して対応する各ブロックＢ1〜Ｂ5から電源が供給される。
【００４０】
低圧系ＣＰＵ３０は、図４に示すように、ウエイクアップ信号及び電源オン信号を送信した後（ステップＳ１０２、Ｓ１０３）、全単位セルＣ10〜Ｃ59の両端電圧を検出する電圧検出処理を行う（ステップＳ１０４）。電圧検出処理において、低圧系ＣＰＵ３０は、図５に示すように、図示しない記憶手段に設けたアドレスエリアＹに１を代入した後（ステップＳ３０１）、送信用バスラインＢＬtに対してブロックＢYのアドレスを指定した検出命令を出力する（ステップＳ３０２）。検出命令は、送信用バスラインＢＬtによって分岐され、各送信用絶縁インタフェースＩＦt1〜ＩＦt5を介して各ブロックＢ1〜Ｂ5の高圧系ＣＰＵ２５に供給される。即ち、検出命令は全高圧系ＣＰＵ２５に対して送信される。
【００４１】
高圧系ＣＰＵ２５は、検出命令を受信すると自己宛であれば電圧検出を実行し、自己宛でなければ電圧検出を実行しない。電圧検出について詳しく述べると、高圧系ＣＰＵ２５は、選択スイッチ群２４を制御してブロックＢYを構成する単位セルＣY0〜ＣY9の両端を順番に差動増幅器ＯＰに接続する。これによりＡ／Ｄ変換器２２から高圧系ＣＰＵ２５に対してブロックＢYを構成する単位セルＣY0〜ＣY9の両端電圧のデジタル値が順番に供給される。これに応じて高圧系ＣＰＵ２５は受信用絶縁インタフェースＩＦrYに対して自己のアドレスを指定した単位セルＣY0〜ＣY9の両端電圧のデジタル値を送信する。受信用絶縁インタフェースＩＦrYに対して送信された単位セルＣY0〜ＣY9の両端電圧のデジタル値は、受信用バスラインＢＬrを介して低圧系ＣＰＵ３０に受信される。
【００４２】
低圧系ＣＰＵ３０は、ブロックＢYのアドレスが指定された単位セルＣY0〜ＣY9の両端電圧のデジタル値を受信して、図示しない記憶手段に記憶すると（図５のステップＳ３０３）、アドレスエリアＹにＹ＋１を代入する（ステップＳ３０４）。代入した結果、Ｙが５以下であれば（ステップＳ３０５でＮ）、低圧系ＣＰＵ３０は再びステップＳ３０１に戻る。一方、Ｙが５より大きければ（ステップＳ３０５でＹ）、低圧系ＣＰＵ３０は全単位セルＣ10〜Ｃ59の電圧検出が終了したとして、図４のステップＳ１０５に進む。
【００４３】
次に、低圧系ＣＰＵ３０は、各ブロックＢ1〜Ｂ5毎にそのブロックＢ1〜Ｂ5を構成する単位セルＣ10〜Ｃ59のうち最小の両端電圧Ｖ1min〜Ｖ5minを抽出する（ステップＳ１０５）。次に、抽出した両端電圧Ｖ1min〜Ｖ5minのうちの最大値と最小値（＝目標電圧）との電圧差Ｖｄ１を算出する（ステップＳ１０６）。低圧系ＣＰＵ３０は、第１の放電制御手段として働き、この電圧差Ｖｄ１が（許容電圧幅ＶＥＱ）／２以下であれば（ステップＳ１０７でＹ）、直ちにステップＳ１１１に進む。
【００４４】
これに対して、電圧差Ｖｄ１が（許容電圧幅ＶＥＱ）／２より大きければ（ステップＳ１０７でＮ）、低圧系ＣＰＵ３０は、抽出した両端電圧Ｖ1min〜Ｖ5minのうちの最大値を有する単位セルＣnmを抽出し、この抽出した単位セルＣnmを有するブロックＢnのアドレスを指定したブロック放電信号を送信用バスラインＢＬtに対して出力する（ステップＳ１０８）。ブロック放電信号は、送信用バスラインＢＬtによって分岐され、各送信用絶縁インタフェースＩＦt1〜ＩＦt5を介して各ブロックＢ1〜Ｂ5の高圧系ＣＰＵ２５に供給される。
【００４５】
高圧系ＣＰＵ２５は、ブロック放電信号を受信すると自己宛であればブロック放電スイッチＳｄｂをオンし、自己宛でなければなにもしない。これによりブロックＢnの両端がブロック放電抵抗Ｒｄｂに接続してブロックＢnのブロック放電抵抗Ｒｄｂを通じての放電が開始される。
【００４６】
その後、低圧系ＣＰＵ３０は、放電時間Ｔｉ１（＝第１の所定時間）経過するのを待って（ステップＳ１０９でＹ）、ブロックＢnのアドレスを指定した停止信号を送信用バスラインＢＬtに対して出力した後（ステップＳ１１０）、ステップＳ１０４に戻る。停止信号は、送信用バスラインＢＬtによって分岐され、各送信用絶縁インタフェースＩＦt1〜ＩＦt5を介して各ブロックＢ1〜Ｂ5の高圧系ＣＰＵ２５に供給される。高圧系ＣＰＵ２５は、自己宛に送信された停止信号を受信するとブロック放電スイッチＳｄｂ、選択スイッチ群４０及びセル放電スイッチＳｄｃを全てオフする。これによりブロックＢnとブロック放電抵抗Ｒｄｂとが切り離されて、ブロックＢnの放電が停止する。
【００４７】
つまり、図４に示す低圧系均等化処理のステップＳ１０８〜Ｓ１１０の動作によって、低圧系ＣＰＵ３０は第１の放電手段として働き、ブロックＢnの両端電圧とブロック放電抵抗Ｒｄｂとを接続してブロックＢnを放電時間Ｔｉだけ放電させる。この放電によりブロックＢnを構成する全ての単位セルＣn0〜Ｃn9に蓄積された電荷が互いに同じ量だけ放電される。ステップＳ１０８〜Ｓ１１０によるブロックＢ1〜Ｂ5の放電は、ステップＳ１０６で算出された電圧差Ｖｄ１が（許容電圧幅ＶＥＱ）／２以下になるまで繰り返し行われる。つまり、ブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minと目標電圧Ｖ4minとの差が（許容電圧幅ＶＥＱ）／２以下になるまで繰り返し行われる。以上の動作から明らかなように低圧系ＣＰＵ３０が第１の均等化手段に相当する。
【００４８】
そして、上記放電が繰り返された結果、電圧差Ｖｄ１が（許容電圧幅ＶＥＱ）／２以下になると（ステップＳ１０７でＹ）、低圧系ＣＰＵ３０は、ステップＳ１０４により検出した各単位セルＣ10〜Ｃ59の両端電圧のうちの最大値Ｖmaxを抽出する（ステップＳ１１１）。その後、抽出した最大値Ｖmaxと両端電圧Ｖ1min〜Ｖ5minのうちの最小値（＝目標電圧）との電圧差Ｖｄ２を算出する（ステップＳ１１２）。低圧系ＣＰＵ３０は、第２の放電制御手段として働き、この電圧差Ｖｄ２が許容電圧幅ＶＥＱ以下であれば（ステップＳ１１３でＹ）、直ちにステップＳ１１７に進む。
【００４９】
これに対して、電圧差Ｖｄ２が許容電圧幅ＶＥＱより大きければ（ステップＳ１１３でＮ）、低圧系ＣＰＵ３０は、抽出した最大値Ｖmaxを有する単位セルＣnmを抽出し、この抽出した単位セルＣnmを有するブロックＢnのアドレスを指定して単位セルＣnmの放電を命令するセル放電信号を送信用バスラインＢＬtに対して出力する（ステップＳ１１４）。セル放電信号は、送信用バスラインＢＬtによって分岐され、各送信用絶縁インタフェースＩＦt1〜ＩＦt5を介して各ブロックＢ1〜Ｂ5の高圧系ＣＰＵ２５に供給される。
【００５０】
高圧系ＣＰＵ２５は、セル放電信号を受信すると自己宛であれば選択スイッチ群４０を構成するスイッチのうち単位セルＣnmの両端に接続されたスイッチと、セル放電スイッチＳｄｃとをオンする。これにより、ブロックＢnを構成する単位セルＣn0〜Ｃn9のうち単位セルＣnmのみがセル放電抵抗Ｒｄｃを通じて放電開始される。
【００５１】
その後、低圧系ＣＰＵ３０は、放電時間Ｔｉ２（＝第２の所定電圧）経過するのを待って（ステップＳ１１５でＹ）、ブロックＢnのアドレスを指定した停止信号を送信用バスラインＢＬtに対して出力した後（ステップＳ１１６）、ステップＳ１０４に戻る。停止信号は、送信用バスラインＢＬtによって分岐され、各送信用絶縁インタフェースＩＦt1〜ＩＦt5を介して各ブロックＢ1〜Ｂ5の高圧系ＣＰＵ２５に供給される。高圧系ＣＰＵ２５は、自己宛に送信された停止信号を受信するとブロック放電スイッチＳｄｂ、選択スイッチ群４０及びセル放電スイッチＳｄｃを全てオフする。これにより単位セルＣnmとセル放電抵抗Ｒｄｃが切り離されて、単位セルＣnmの放電が停止する。
【００５２】
つまり、図４に示す低圧系均等化処理のステップＳ１１４〜Ｓ１１６の動作によって、低圧系ＣＰＵ３０は第２の放電手段として働き、単位セルＣ10〜Ｃ59の両端電圧のうち最大値Ｖmaxを有する単位セルＣnmとセル放電抵抗Ｒｄｃとを接続して単位セルＣnmを放電時間Ｔｉ２だけ放電させる。ステップＳ１１４〜Ｓ１１６による単位セルＣ10〜Ｃ59の放電は、ステップＳ１１３で算出された電圧差Ｖｄ２が許容電圧幅ＶＥＱ以下になるまで繰り返し行われる。つまり、各単位セルＣ10〜Ｃ59の両端電圧と目標電圧との差が許容電圧幅ＶＥＱ以下となるまで繰り返し行われる。以上のことから明らかなように低圧系ＣＰＵ３０が第２の均等化手段に相当する。
【００５３】
そして、上記放電が繰り返された結果、電圧差Ｖｄ２が許容電圧幅ＶＥＱ以下になると（ステップＳ１１３でＹ）、低圧系ＣＰＵ３０は各単位セルＣ10〜Ｃ59の両端電圧のばらつきが許容電圧幅ＶＥＱ内に収まり、均等になったとして、電源オフ信号を送信した後（ステップＳ１１７）、スリープ命令を送信して（ステップＳ１１８）、低圧系均等化処理を終了する。
【００５４】
高圧系ＣＰＵ２５は、電源オフ信号を受信すると遮断スイッチＳｃ１をオフする。これにより各電圧検出回路１１〜１５を構成する差動増幅器ＯＰ及びＡ／Ｄ変換器２２に対して対応する各ブロックＢ1〜Ｂ5からの電源供給が遮断される。その後、高圧系ＣＰＵ２５は、スリープ命令を受信すると動作クロックを高周波クロックから低周波クロックに切り替えて、通常モードからスリープモードに移行する。
【００５５】
上述した充電状態調整装置によれば、低圧系ＣＰＵ３０が、ブロックＢ1〜Ｂ5毎にそのブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59のうち最小の両端電圧Ｖ1min〜Ｖ5minを有するブロック最小単位セルを抽出して該抽出したブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧Ｖ4minに達するまで各ブロックＢ1〜Ｂ5の両端とブロック放電抵抗Ｒｄｂとを接続して各ブロックＢ1〜Ｂ5を放電させ、その後に各ブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59の各々が目標電圧Ｖ4minに達するまで各単位セルＣ10〜Ｃ59の両端とセル放電抵抗Ｒｄｃとを接続して各単位セルＣ10〜Ｃ59を放電させている。これにより、ブロックＢ1〜Ｂ5を構成する複数の単位セルＣ10〜Ｃ59をブロックＢ1〜Ｂ5単位でまとめて同時に放電した後、複数の単位セルＣ10〜Ｃ59を一つ一つ放電することができ、均等化時間の短縮を図ることができる。
【００５６】
また、上述した充電状態調整装置によれば、各単位セルＣ10〜Ｃ59の両端電圧のうちの最小値Ｖ4minを目標電圧として設定するので、目標電圧を各単位セルＣ10〜Ｃ59の両端電圧の平均値に設定する場合に比べて早く均等化をすることができ、より均等化時間の短縮を図ることができる。
【００５７】
また、上述した充電状態調整装置によれば、低圧系ＣＰＵ３０が、ブロックＢ1〜Ｂ5の放電時間Ｔｉ１分の放電が終了する毎にブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minを検出して該検出した両端電圧Ｖ1min〜Ｖ5minが目標電圧に達するまで放電時間Ｔｉ１の放電を繰り返し行わせている。これにより、目標電圧とブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minとに基づいてブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧に達するまでの調整放電時間を求めるという複雑な計算を必要とせずに正確にブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minを目標電圧まで放電することができる。
【００５８】
また、上述した充電状態調整装置によれば、低圧系ＣＰＵ３０が、単位セルＣ10〜Ｃ59の放電時間Ｔｉ２分の放電が終了する毎に単位セルＣ10〜Ｃ59の両端電圧を検出して該検出した両端電圧が目標電圧に達するまで放電時間Ｔｉ２の放電を繰り返し行わせている。これにより、目標電圧と単位セルＣ10〜Ｃ59の両端電圧とに基づいて単位セルＣ10〜Ｃ59の両端電圧が目標電圧に達するまでの調整放電時間を求めるという複雑な計算を必要とせずに正確に単位セルＣ10〜Ｃ59の両端電圧を目標電圧まで放電することができる。
【００５９】
また、上述した充電状態調整装置によれば、ブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minと目標電圧との差が（許容電圧幅ＶＥＱ）／２以下であるときブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧に達したと判断し、単位セルＣ10〜Ｃ59の両端電圧と目標電圧との差が許容電圧幅ＶＥＱ以下であるとき単位セルＣ10〜Ｃ59の両端電圧が目標電圧に達したと判断している。このように、ブロックＢ1〜Ｂ5単位で放電するときに目標電圧に達するとみなす条件を各単位セルＣ10〜Ｃ59単位で放電するときに目標電圧に達するとみなす条件よりも厳しくすることにより、ブロックＢ1〜Ｂ5単位で放電する分の電荷量をより多くすることができ、より一層均等化時間の短縮を図ることができる。
【００６０】
なお、上述した実施形態では、目標電圧として、全単位セルＣ10〜Ｃ59の両端電圧のうちの最小としていたが、本発明はこれに限ったものではない。例えば、各単位セルＣ10〜Ｃ59の両端電圧の平均値でもよいし、最小値よりも小さい電圧でもよい。
【００６１】
また、上述した実施形態では、ブロックＢ1〜Ｂ5の放電時間Ｔｉ１分の放電が終了する毎にブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minを検出して該検出した両端電圧Ｖ1min〜Ｖ5minが目標電圧に達するまで放電時間Ｔｉ１の放電を繰り返し行わせていたが、本発明はこれに限ったものではない。例えば、目標電圧とブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minとに基づいてブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧に達するまでの調整放電時間を求めて、各ブロックＢ1〜Ｂ5単位の放電を求めた調整放電時間だけ放電させてもよい。
【００６２】
また、上述した実施形態では、図４のステップＳ１０６〜Ｓ１０９において低圧系ＣＰＵ３０は、最小の両端電圧Ｖ1min〜Ｖ5minのうち最大値と最小値（＝目標電圧）との電圧差Ｖｄ１を算出して、算出した電圧差Ｖｄｌが（許容電圧幅ＶＥＱ）／２より大きければ、抽出した両端電圧Ｖ1min〜Ｖ5minのうちの最大値を有する単位セルＣmnが放電時間Ｔｉ１だけ放電するように高圧系ＣＰＵ２５を制御していたが、本発明はこれに限ったものではない。例えば、ステップ１０６〜Ｓ１０９において低圧系ＣＰＵ３０が以下に述べるように動作してもよい。
【００６３】
低圧系ＣＰＵ３０が、抽出した最小の両端電圧Ｖ1min〜Ｖ5minのうちの最小値（＝目標電圧）とこの最小値以外の両端電圧Ｖ1min〜Ｖ5miとの電圧差Ｖｄｌを各々算出する（ステップＳ１０６）。即ち、最小値がＶ4minであれば、電圧差Ｖｄｌとしては、（Ｖ1min−Ｖ4min）、（Ｖ2min-Ｖ4min）、（Ｖ3min−Ｖ4min）、（Ｖ5min−Ｖ4min）が算出される。
【００６４】
そして、算出した複数の電圧差Ｖｄｌのうち（許容電圧幅ＶＥＱ）／２より大きいものが一つでもあれば（ステップＳ１０７でＮ）、低圧系ＣＰＵ３０は、最小値との電圧差Ｖｄｌが（許容電圧幅ＶＥＱ）／２より大きい両端電圧を有する単位セルＣmnを抽出し、この抽出した単位セルＣmnを有するブロックＢｎのアドレスを指定したブロック放電信号を送信用バスラインＢＬtに対して出力する（ステップＳ１０８）。このように動作させれば、最小の両端電圧Ｖ1min〜Ｖ5minのうちの最大値を有する単位セルだけでなく、最小値との電圧差Ｖｄｌが（許容電圧幅ＶＥＱ）／２より大きい両端電圧を有する全ての単位セルＣmnを同時に放電させることができる。
【００６５】
また、上述した実施形態では、単位セルＣ10〜Ｃ59の放電時間Ｔｉ２分の放電が終了する毎に単位セルＣ10〜Ｃ59の両端電圧を検出して該検出した両端電圧が目標電圧に達するまで放電時間Ｔｉ２の放電を繰り返し行わせているが、本発明はこれに限ったものではない。例えば、目標電圧と単位セルＣ10〜Ｃ59の両端電圧とに基づいて単位セルＣ10〜Ｃ59の両端電圧が目標電圧に達するまでの調整放電時間を求めて、各単位セルＣ10〜Ｃ59の放電を求めた調整放電時間だけ放電させてもよい。
【００６６】
また、上述した実施形態では、ブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minのうちの最大値を有する単位セルＣnmを抽出し、この抽出した単位セルＣnmを有するブロックＢnを最優先にブロックＢ1〜Ｂ5単位の放電を行っていたが、本発明はこれに限ったものではない。例えば、予め定めた順番でブロックＢ1〜Ｂ5単位の放電を順次行っても良いし、ブロック最小単位セルの両端電圧Ｖ1min〜Ｖ5minが目標電圧に達するようにブロックＢ1〜Ｂ5単位で放電されることができれば、放電の順番はなんでもよい。
【００６７】
また、上述した実施形態では、単位セルＣ10〜Ｃ59のうち最大の両端電圧を有する単位セルＣ10〜Ｃ59を最優先に単位セルＣ10〜Ｃ59単位の放電を行っていたが、本発明はこれに限ったものではない。例えば、予め定めた順番で単位セルＣ10〜Ｃ59単位の放電を順次行っても良いし、単位セルＣ10〜Ｃ59の両端電圧が目標電圧に達するように単位セルＣ10〜Ｃ59単位で放電されることができれば、放電の順番はなんでもよい。
【００６８】
また、上述した実施形態では、ブロックＢ1〜Ｂ5を放電するためのブロック放電抵抗Ｒｄｂと各単位セルＣ10〜Ｃ59を放電するためのセル放電抵抗Ｒｄｃとを各々別々に用意していたが、本発明はこの限りではない。例えば、ブロック放電抵抗Ｒｄｂとしてセル放電抵抗Ｒｄｃを流用しても良い。
【００６９】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の充電状態調整装置の一実施形態を示す回路図である。
【図２】本発明の充電状態調整装置の一実施形態を示す回路図である。
【図３】図１に示す充電状態調整装置の動作の概略を説明するためのグラフである。
【図４】図１に示す充電状態調整装置を構成する低圧系ＣＰＵの低下系均等化処理の手順を示すフローチャートである。
【図５】図１に示す充電状態調整装置を構成する高圧系ＣＰＵの低下系均等化処理の手順を示すフローチャートである。
【符号の説明】
【００７１】
Ｂ1〜Ｂ5    ブロック
Ｃ10〜Ｃ59  単位セル
１１〜１５  電圧検出回路（電圧検出手段）
Ｒｄｃ      セル放電抵抗（放電抵抗）
Ｒｄｂ      ブロック放電抵抗（放電抵抗）
３０        低圧系ＣＰＵ（均等化手段、第１の均等化手段、第２の均等化手段、第１の放電手段、第２の放電手段、第１の放電制御手段、第２の放電制御手段）
【図１】
2007282459.tif 000003
【図２】
2007282459.tif 000004
【図３】
2007282459.tif 000005
【図４】
2007282459.tif 000006
【図５】
2007282459.tif 000007