(57)【要約】【課題】  半導体装置において、パワーオン時にパワーオンリセット信号によるリセット状態への初期設定がうまくいかず、ラッチ信号が期待値と異なり別のモードに設定され誤動作するという問題がある。【解決手段】  本発明のパワーオンリセット回路は、セット用フリップフロップの他にダミーフリップフロップを備えている。パワーオン時にパワーオンリセット信号によるリセットが行われない場合にも、ダミーフリップフロップからの出力によりリセットし、初期設定する。ダミーフリップフロップを設けることで、より確実なパワーオン時の初期設定が可能となるパワーオンリセット回路、及び半導体装置が得られる。【選択図】  図１
2007282095.tif 000002
【特許請求の範囲】
【請求項１】
パワーオンリセット回路において、それぞれセット端子とリセット端子とを有するセット用フリップフロップとダミーフリップフロップとを備え、パワーオン時には前記セット用フリップフロップとダミーフリップフロップとによりラッチ信号を非活性レベルにリセットすることを特徴とするパワーオンリセット回路。
【請求項２】
前記セット用フリップフロップは、パワーオン時にリセット状態となるように非対称に構成されていることを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項３】
さらに論理回路を備え、該論理回路は前記セット用フリップフロップからの出力と、前記ダミーフリップフロップからの出力とを入力とし、少なくとも一方の入力信号により非活性レベルのラッチ信号を出力することを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項４】
前記ダミーフリップフロップはパワーオン時に非リセット状態となるように非対称に構成され、前記セット端子は一定電位に固定されていることを特徴とする請求項２に記載のパワーオンリセット回路。
【請求項５】
前記ダミーフリップフロップは前記セット用フリップフロップに近接して配置され、パワーオン時に非リセット状態に転びやすい特性から、前記セット用フリップフロップと同等のリセット状態に転びやすい特性までの範囲の転びやすさ特性を有するように構成され、前記セット端子は一定電位に固定されていることを特徴とする請求項２に記載のパワーオンリセット回路。
【請求項６】
前記ダミーフリップフロップは複数台備えられ、前記セット用フリップフロップに近接して配置され、それぞれのセット端子は一定電位に固定されていることを特徴とする請求項２に記載のパワーオンリセット回路。
【請求項７】
複数の前記ダミーフリップフロップは、前記セット用フリップフロップと同等のリセット状態に転びやすい特性を有するように構成されていることを特徴とする請求項６に記載のパワーオンリセット回路。
【請求項８】
複数の前記ダミーフリップフロップのそれぞれは、パワーオン時に、非リセット状態に転びやすい特性から、前記セット用フリップフロップと同等のリセット状態に転びやすい特性までの範囲の転びやすさ特性を有するように構成されていることを特徴とする請求項６に記載のパワーオンリセット回路。
【請求項９】
前記ダミーフリップフロップは、前記セット用フリップフロップと同等のリセット状態に転びやすい特性を有するように構成され、そのセット端子には異なるセット信号が入力されることで前記ダミーフリップフロップからも異なるラッチ信号が出力されることを特徴とする請求項２に記載のパワーオンリセット回路。
【請求項１０】
前記セット用フリップフロップは対称型のフリップフロップとし、前記ダミーフリップフロップはパワーオン時に前記ラッチ信号を非活性レベルにリセットする方向に転びやすい非対称型のフリップフロップにより構成されていることを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項１１】
請求項１乃至請求項１０のいずれかに記載のパワーオンリセット回路を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置のパワーオンリセット回路に係り、特に半導体装置の電源投入時における誤動作を防止するパワーオンリセット回路、及びこれを備えた半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置は高機能化、システム化され、その内部に多くの機能を内蔵している。これらの機能を外部からのコマンドに従って正しく動作させるために、コマンドを保持する必要がある。入力されたコマンド情報を記憶するために、主としてフリップフロップなどのラッチ回路が使用され、コマンド情報に従って内部回路動作を制御する。このフリップフロップなどのラッチ回路は、パワーオン時にはパワーオンリセット信号を使ってリセット状態に初期設定され、内部回路の誤動作を防止する。このパワーオン時に、ラッチ回路をリセットする回路がパワーオンリセット回路である。
【０００３】
しかし、パワーオンの方法はシステムによって、その電源立ち上がりスピード、変化（なめらかに立ち上がる、階段状に立ち上げる、など）がまちまちであり、一様ではない。そのためパワーオンリセット信号を出力する回路のシミュレーションでは想定していない状態が起こることがあり、正しくリセットされない現象が起こっている。このように、パワーオン時にラッチ回路をリセットするパワーオンリセット信号が、正しく動作しない場合も考慮する必要がある。そのためラッチ回路をリセット状態になりやすいように設計する。ラッチ回路のトランジスタのサイズを工夫し、特定の方向（パワーオン時の期待値レベル：リセット状態）に転びやすいようにラッチ回路を構成する方法も知られているが、完全ではない。
【０００４】
パワーオン時のパワーオンリセット回路からのラッチ信号が期待値と異なることで、特殊なモードにセットされることがある。例えば、省電力化のため内部電源を停止するモードなどにセットされると、その後の回路動作は（これをリセットしない限り）正常に行えない場合がある。しかも多機能化された半導体装置では、それぞれの機能に対応するためコマンドをラッチするラッチ回路数はますます増加する一方である。これらの多くのラッチ回路を確実にパワーオン時にリセット状態に初期設定することがより重要になる。そのため様々なシステムで使用した場合にも、誤動作しないパワーオン時のパワーオンリセット回路が望まれている。
【０００５】
従来のパワーオンリセット回路を、図７、図８を参照して説明する。図７はＲＳ-フリップフロップをラッチ回路としたパワーオンリセット回路であり、フリップフロップをナンド回路で構成している。図８には、トランジスタレベルでのＲＳ-フリップフロップ７１の回路構成図を示す。フリップフロップ７１はセット信号Ｓ７の反転信号ＳＢをセット入力、リセット信号Ｒ７とパワーオンリセット信号ＰＯＮ７とを入力されたノア回路の出力信号ＲＢをリセット信号とし、出力７Ａを出力する。フリップフロップ７１の出力７Ａの反転信号がラッチ信号Ｔ７となる。
【０００６】
図７の論理構成を取った場合、パワーオンリセット信号ＰＯＮ７はパワーオン時のみ“Ｈ”レベルとなる信号である。またリセット信号Ｒ７は、外部からの正常な（正規の）入力に従って発生するリセット信号である。例えば、ＳＤＲＡＭの場合のモードレジスタセットコマンドなどである。従って、パワーオン時リセット信号Ｒ７は“Ｌ”レベルのままである。図７のパワーオンリセット回路は、リセット信号Ｒ７とパワーオンリセット信号ＰＯＮ７のリセット信号の否定論理和によりフリップフロップ７１をリセットする。電源立ち上がり時パワーオンリセット信号ＰＯＮ７がパルス状に“Ｈ”レベルとなることによってフリップフロップ７１をリセットし、ラッチ信号Ｔ７を期待値“Ｌ”レベルに設定する。セット信号Ｓ７は、ラッチ信号Ｔ７を活性化（図７の論理の場合“Ｈ”レベル）にしたい場合に入力される信号である。
【０００７】
図７の場合、パワーオン時にラッチ信号Ｔ７を期待値“Ｌ”レベルに設定するのはパワーオンリセット信号ＰＯＮ７信号による。万一パワーオンリセット信号ＰＯＮ７信号が発生しないことがあった場合、ラッチ信号Ｔ７は不定となる。期待値と異なりラッチ信号Ｔ７が“Ｈ”レベルになった場合には、期待しないモード設定が行われ、内部回路の動作に不具合を発生させる。このようにパワーオンリセット信号ＰＯＮ７が発生しない場合を考慮し、フリップフロップ７１をパワーオン時、期待値（リセット状態）に転びやすいように構成することも行われている。
【０００８】
フリップフロップ７１のトランジスタレベルでの回路構成図を図８に示す。パワーオン時にラッチ信号Ｔ７を期待値“Ｌ”レベルにするには、出力接点７Ａを“Ｈ”レベルにしなければならない。そのためトランジスタサイズを例えば、
トランジスタＰ１、Ｐ２の能力  ＜  Ｐ３、Ｐ４の能力  
トランジスタＮ１、Ｎ２の能力  ＞  Ｎ３、Ｎ４の能力  
と構成すれば、出力接点７Ａがパワーオン時に“Ｈ”レベルに転びやすくなる。一般的にフリップフロップはそのインバータ回路の能力を均衡させ、対称性を持たせる。しかしこのフリップフロップは非対称とし、パワーオン時に一方の出力レベルを出力しやすくように設計する。このように一方の出力レベル例えば、フリップフロップを“Ｈ”レベルを出力しやすくした場合を、“Ｈ”レベルに転びやすくすると表す。
【０００９】
この場合のトランジスタの能力設定は、例えば能力を大きくするには相対的にトランジスタのチャネル幅を大きく、またはチャネル長を短くする、ということで調整する。このように、パワーオン時に発生するパワーオンリセット信号や、ラッチ回路のトランジスタサイズ構成などを工夫することで、電源投入時に誤動作しないようにしている。しかし現実の様々なシステムでの使用により、これらの対策では問題解決されずに、リセットが行われないことがある。そのため簡単な構成で、期待値をより確実に実現するパワーオンリセット回路が望まれている。
【００１０】
パワーオン時のパワーオンリセットについては下記特許文献がある。例えば特許文献１（特開平8-111089）では、プリチャージ信号と通常のパワーオンリセット信号とからパルス幅の長い新たなパワーオンリセット信号を発生させ、リセットしている。長い新たなパワーオンリセット信号により電源立ち上がりの影響をなくしている。特許文献２（特開2001-273054）では、パワーオン時の初期化としてラッチ回路の出力値をモニタし、設定することで、貫通電流を流さないようにしている。上記したこれらの先行特許文献におけるパワーオンリセットは、汎用的に適用されるものではない。従って、簡単な構成で、期待値（リセット状態）をより確実に実現するパワーオンリセット回路が望まれている。
【００１１】
【特許文献１】特開平８−１１１０８９号公報
【特許文献２】特開２００１−２７３０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記したように半導体装置はパワーオン時にパワーオンリセット信号による初期設定がうまくいかず、ラッチ信号が期待値と異なり別のモードに設定され、誤動作するという問題がある。本発明の目的は上記した問題に鑑み、パワーオン時のパワーオンリセット回路の初期設定をより確実にし、誤動作を防止するパワーオンリセット回路とこの回路を備え安定動作できる半導体装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本発明に含まれることは言うまでもない。
【００１４】
本発明のパワーオンリセット回路は、それぞれセット端子とリセット端子とを有するセット用フリップフロップとダミーフリップフロップとを備え、パワーオン時には前記セット用フリップフロップとダミーフリップフロップとによりラッチ信号を非活性レベルにリセットすることを特徴とする。
【００１５】
本発明のパワーオンリセット回路における前記セット用フリップフロップは、パワーオン時にリセット状態となるように非対称に構成されていることを特徴とする。
【００１６】
本発明のパワーオンリセット回路においては、さらに論理回路を備え、該論理回路は前記セット用フリップフロップからの出力と、前記ダミーフリップフロップからの出力とを入力とし、少なくとも一方の入力信号により非活性レベルのラッチ信号を出力することを特徴とする。
【００１７】
本発明のパワーオンリセット回路における前記ダミーフリップフロップは、パワーオン時に非リセット状態となるように非対称に構成され、前記セット端子は一定電位に固定されていることを特徴とする。
【００１８】
本発明のパワーオンリセット回路における前記ダミーフリップフロップは、前記セット用フリップフロップに近接して配置され、パワーオン時に非リセット状態に転びやすい特性から、前記セット用フリップフロップと同等のリセット状態に転びやすい特性までの範囲の転びやすさ特性を有するように構成され、前記セット端子は一定電位に固定されていることを特徴とする。
【００１９】
本発明のパワーオンリセット回路における前記ダミーフリップフロップは、複数台備えられ、前記セット用フリップフロップに近接して配置され、それぞれのセット端子は一定電位に固定されていることを特徴とする。
【００２０】
本発明のパワーオンリセット回路における複数の前記ダミーフリップフロップは、前記セット用フリップフロップと同等のリセット状態に転びやすい特性を有するように構成されていることを特徴とする。
【００２１】
本発明のパワーオンリセット回路における複数の前記ダミーフリップフロップのそれぞれは、パワーオン時に、非リセット状態に転びやすい特性から、前記セット用フリップフロップと同等のリセット状態に転びやすい特性までの範囲の転びやすさ特性を有するように構成されていることを特徴とする。
【００２２】
本発明のパワーオンリセット回路における前記ダミーフリップフロップは、前記セット用フリップフロップと同等のリセット状態に転びやすい特性を有するように構成され、そのセット端子には異なるセット信号が入力されることで前記ダミーフリップフロップからも異なるラッチ信号が出力されることを特徴とする。
【００２３】
本発明のパワーオンリセット回路における前記セット用フリップフロップは対称型のフリップフロップとし、前記ダミーフリップフロップはパワーオン時に前記ラッチ信号を非活性レベルにリセットする方向に転びやすい非対称型のフリップフロップにより構成されていることを特徴とする。
【００２４】
本発明の半導体装置は、上記したいずれかのパワーオンリセット回路を備えたことを特徴とする。
【発明の効果】
【００２５】
本発明のパワーオンリセット回路は、セット用フリップフロップの他にダミーフリップフロップを備えている。パワーオン時にパワーオンリセット信号による初期設定が行われない場合にも、ダミーフリップフロップからの出力によりリセットし、初期設定することができる。本発明のパワーオンリセット回路は、半導体装置のモード設定用のラッチ回路などで有効である。例えば半導体記憶装置であるＤＲＡＭにおけるモードレジスタの回路において利用できる。DDRIIのＤＲＡＭのEMRS1(Extended Mode Register 1)には、OCDドライブモードの設定があり、これにパワーオン時誤エントリーしてしまうと、出力がLow-Zになってしまう。このようなラッチ回路に対しても、本発明を適用すればパワーオン時の問題を防止することが可能となる。このようにダミーフリップフロップを設けることで、より確実なパワーオン時の初期設定が可能となるパワーオンリセット回路、及び半導体装置が得られる。
【発明を実施するための最良の形態】
【００２６】
本発明のフリップフロップを用いたパワーオンリセット回路、及びこの回路を備えた半導体装置について、図を参照して説明する。
【実施例１】
【００２７】
本発明の実施例１を、図１、図２を参照して説明する。図１、図２にはフリップフロップを用いたパワーオンリセット回路を示す。図１のパワーオンリセット回路１０はフリップフロップ１１、１２と、インバータ回路ＩＮＶ１１、１２、１３と、ノア回路ＮＯＲ１１、１２、１３から構成される。図２のパワーオンリセット回路２０は、図１のパワーオンリセット回路１０のフリップフロップ１２がフリップフロップ２２に変更された回路であり、他の構成はパワーオンリセット回路１０と同じ構成である。
【００２８】
パワーオンリセット回路１０におけるフリップフロップ１１のセット入力としては、セット信号Ｓ１をインバータ回路ＩＮＶ１１で反転した信号が入力される。リセット入力としては、リセット信号Ｒ１とパワーオンリセット信号ＰＯＮ１を入力としたノア回路ＮＯＲ１１の出力信号が入力される。フリップフロップ１２のセット入力としては、入力信号を接地電位としたインバータ回路ＩＮＶ１２の出力が入力される。リセット入力としては、リセット信号Ｒ１とパワーオンリセット信号ＰＯＮ１とを入力としたノア回路ＮＯＲ１２の出力信号が入力される。フリップフロップ１１の出力１Ａと、フリップフロップ１２の出力１Ｂをインバータ回路ＩＮＶ１３で反転した出力信号１Ｃとを入力されたノア回路ＮＯＲ１３からラッチ信号Ｔ１が出力される。
【００２９】
ここでフリップフロップ１１と１２は、配置場所を近接させ、類似したレイアウトとする。さらにフリップフロップ１１はパワーオン時に、出力接点１Ａはリセット状態である“Ｈ”レベルに転びやすいようにトランジスタサイズを調整する。逆にフリップフロップ１２はパワーオン時に、出力接点１Ｂが“Ｌ”レベルに転びやすいようにトランジスタサイズを調整する。このフリップフロップ１１，１２の内部回路を従来と同様な回路構成（例えば図８）とすれば、フリップフロップ１１のトランジスタサイズは、Ｐ１、Ｐ２の能力  ＜  Ｐ３、Ｐ４の能力とし、Ｎ１、Ｎ２の能力  ＞  Ｎ３、Ｎ４の能力とすればよい。またフリップフロップ１２のトランジスタサイズは、その逆のトランジスタ能力比とすればよい。このようにフリップフロップ１１と１２とは、その出力がそれぞれ逆の出力レベルに転びやすいように設定する。
【００３０】
このパワーオンリセット回路の基本的動作を説明する。パワーオン直後は、最初セット信号Ｓ１、リセット信号Ｒ１、パワーオンリセット信号ＰＯＮ１は“Ｌ”レベルである。電源電圧の立ち上がりによりパワーオンリセット信号ＰＯＮ１が“Ｈ”レベルに変化することで、フリップフロップ１１と１２をリセットする。フリップフロップ１１と１２の出力接点１Ａ、１Ｂは“Ｈ”レベルへ、ラッチ信号Ｔ１は“Ｌ”レベルとなる。ラッチ信号Ｔ１が“Ｌ”レベルとなることで正常にパワーオンリセットが行われる。その後電源電圧が十分安定した後で、リセット信号Ｒ１によるリセットが行われる。さらにセット信号Ｓ１によりフリップフロップ１１がセットされ、ラッチ信号Ｔ１が活性化され、セット状態となる。フリップフロップ１２はリセット信号Ｒ１によるリセットが行われる。しかしセット信号が固定電位（ここでは接地電位）であることから、その出力は固定されたままである。フリップフロップ１２はリセット時にみに使用される。
【００３１】
ところがパワーオン時の電源立ち上がりの状態によっては、パワーオンリセット信号が正常に働かず、フリップフロップ１１が“Ｌ”レベルを出力することがある。この場合には、図７の従来例においてはラッチ信号が活性化され、誤動作することになる。しかし、本発明においてはフリップフロップ１１と１２は、逆の出力レベルに転びやすい構成としている。そのためフリップフロップ１１が“Ｌ”レベルに転んだ場合には、“Ｌ”レベルに転びやすいフリップフロップ１２は確実に“Ｌ”レベルに転ぶ。フリップフロップ１２の出力１Ｂが“Ｌ”レベル、インバータ回路ＩＮＶ１３の出力が“Ｈ”レベルとなる。したがって、ノア回路ＮＯＲ１３の出力であるラッチ信号Ｔ１は期待値である“Ｌ”レベルに設定され、リセット状態とすることができる。
【００３２】
パワーオン時、フリップフロップ１１、１２が“Ｌ”レベルに転んだ場合、ラッチ信号Ｔ１は“Ｌ”レベルとなり誤動作しない。この状態では出力接点１Ｃが“Ｈ”レベルになっているため、セット信号Ｓ１が活性化してもラッチ信号Ｔ１を“Ｈ”レベルにすることができない。しかし、通常使用においてはセット信号Ｓ１を入力する場合、その前にリセット信号Ｒ１を入力することになる。外部からの正常な（正規の）入力によって発生するリセット信号Ｒ１で一旦リセットすることによって、出力接点１Ａは“Ｈ”レベル、出力接点１Ｂは“Ｈ”レベル、出力接点１Ｃは“Ｌ”レベルになる。したがって、本発明の構成でパワーオン時に出力接点１Ｂが“Ｌ”レベル、出力接点１Ｃが“Ｈ”レベルになっても、通常使用においては問題が発生しない。
【００３３】
本実施例におけるフリップフロップ１２は、パワーオン時の誤動作を防止する目的で追加したものである。リセット信号Ｒ１によりフリップフロップ１２をリセットしてしまえば、セット信号は接地電位で固定されており、その出力は“Ｈ”レベル、出力接点１Ｃは“Ｌ”レベルに固定される。そのため通常動作では使用しないダミーフリップフロップである。以下の説明では、本目的で追加される図１のようなフリップフロップ１２を、ダミーフリップフロップと呼ぶことにする。一方フリップフロップ１１はセット信号をラッチすることからセット用フリップフロップと称する。
【００３４】
さらにダミーフリップフロップの構成を異ならせたパワーオンリセット回路２０を図２に示す。図１と図２のパワーオンリセット回路１０，２０では、フリップフロップ１２とフリップフロップ２２を構成するトランジスタの駆動能力異ならせている。図２のフリップフロップ２２のトランジスタサイズはフリップフロップ１１と同じサイズとしている。その他の構成素子は図１と同様であり、同じ符号としその説明は省略する。
【００３５】
ここでフリップフロップ１１と２２は極力同じトランジスタサイズ、同じレイアウトにし、配置場所も近接させる。フリップフロップ１１，２２はともにパワーオン時に、出力接点１Ａ，１Ｂが“Ｈ”レベルに転びやすいようにトランジスタサイズを調整する。フリップフロップ１１，２２の内部回路を従来と同様な回路構成（例えば図８）とすれば、トランジスタＰ１、Ｐ２の能力＜Ｐ３、Ｐ４の能力及びＮ１、Ｎ２の能力＞Ｎ３、Ｎ４の能力とすればよい。パワーオンリセット回路２０においては、フリップフロップ１１と２２は、同じレイアウトで同様の構成を取っており、配置場所も近接させノイズ等の影響を同じにしている。そのためフリップフロップ１１が転びやすい期待値とは逆に転んだ場合には、フリップフロップ２２も転びやすい期待値とは逆に転ぶ。
【００３６】
このパワーオンリセット回路２０において、パワーオンリセット信号が正常に働かず、フリップフロップ１１が“Ｌ”レベルに転ぶ場合には、フリップフロップ２２も転びやすい期待値とは逆に“Ｌ”レベルに転ぶ。そのためにフリップフロップ１１の出力１Ａと、フリップフロップ１２の出力１Ｂの反転レベルが入力されるノア回路ＮＯＲ１３の出力であるラッチ信号Ｔ１を期待値“Ｌ”レベルに設定することができる。このようにパワーオンリセット回路２０からのラッチ信号Ｔ１は、リセット状態“Ｌ”レベルに設定される。
【００３７】
図１におけるダミーフリップフロップ１２は“Ｌ”レベルに転びやすい非対称フリップフロップとなるトランジスタサイズとする。このダミーフリップフロップ１２はセット用フリップフロップとは反対の出力レベルに転びやすい反対タイプの非対称フリップフロップである。一方図２におけるダミーフリップフロップ２２は、セット用フリップフロップ１１と同じ“Ｈ”レベルに転びやすい同じタイプの非対称フリップフロップで、セット用フリップフロップ１１と同じトランジスタサイズに調整する。さらにセット用フリップフロップ１１とダミーフリップフロップ２２とは極力同じレイアウトにし、配置場所も近接させている。このためセット用フリップフロップ１１が期待値と反対の出力レベルとなる場合には、ダミーフリップフロップ２２も同じ出力レベルとなるようにしている。
【００３８】
このようにダミーフリップフロップを追加することで、パワーオンリセット信号が正常に働かない場合にはダミーフリップフロップによりリセットが行われる。このダミーフリップフロップとしては、セット用フリップフロップとは反対の出力レベルに転びやすい反対タイプの非対称フリップフロップでもよく、セット用フリップフロップと同じトランジスタサイズで同じタイプの非対称フリップフロップでもよい。従って、この２つの転びやすさの範囲の特性を備えたフリップフロップであればよい。
【００３９】
パワーオンリセット回路のセット用フリップフロップは、パワーオン時の出力状態をリセット状態（“Ｈ”レベル）に転びやすい特性をもつ構成とする。ダミーフリップフロップは、セット用フリップフロップと同等能力のリセット状態（“Ｈ”レベル）に転びやすい特性を備えた構成から、セット用フリップフロップとは反対状態である非リセット状態（“Ｌ”レベル）に転びやすい特性を備えた構成とすることができる。パワーオン時にフリップフロップの出力が“Ｌ”レベルとなるとフリップフロップはリセットされない。本説明においては、このフリップフロップの状態を非リセット状態（“Ｌ”レベル）と称する。
【００４０】
上記の説明は、セット用フリップフロップをどちらか一方に転びやすい非対称型とした。しかしこれらの変形として、セット用フリップフロップをどちらにも転びやすい対称型のフリップフロップとすることもできる。この場合のダミーフリップフロップは、パワーオン時にラッチ信号を確実に非活性レベルにリセットする方向に転びやすい非対称型のフリップフロップとする。追加するダミーフリップフロップはパワーオン時のみに使用され、通常動作には影響しないことからその特性としては、より非対称型フリップフロップを任意に選択できる。従って追加したダミーフリップフロップにより確実にリセット状態に設定できる。
【００４１】
本実施例のパワーオンリセット回路は、セット用フリップフロップの他にダミーフリップフロップを追加する。通常のパワーオン時には、パワーオンリセット信号が入力されたセット用フリップフロップによりパワーオンリセットが行われる。パワーオンリセット信号が正常に働かない場合には、ダミーフリップフロップによりパワーオンリセットが行われる。パワーオンリセット信号が働かず、かつフリップフロップが期待値とは逆に転んだ場合でも、追加されたダミーフリップフロップによりパワーオン時の誤動作を防ぐことができる。
【実施例２】
【００４２】
本発明の実施例２を、図３、図４を参照して説明する。本実施例は実施例１のダミーフリップフロップを多重化し、２台備えた実施例である。図３は第１の多重化されたパワーオンリセット回路３０であり、図４はその変形である第２の多重化されたパワーオンリセット回路３０−１である。図３のパワーオンリセット回路３０はセット用フリップフロップ３１と、ダミーフリップフロップ３２、３３と、インバータ回路ＩＮＶ３１、３２、３３、３４、３５と、ノア回路ＮＯＲ３１、３２、３３、３４から構成される。図４のパワーオンリセット回路３０−１は図３のダミーフリップフロップ３２、３３をダミーフリップフロップ３４、３５に置き換えたものであり、他の構成はパワーオンリセット回路３０と同じである。
【００４３】
パワーオンリセット回路３０のセット用フリップフロップ３１は、セット入力としてセット信号Ｓ３をインバータ回路ＩＮＶ３１で反転した信号が入力される。リセット入力としては、リセット信号Ｒ３とパワーオンリセット信号ＰＯＮ３を入力としたノア回路ＮＯＲ３１の出力信号が入力される。セット用フリップフロップ３１からの出力３Ａはノア回路ＮＯＲ３４に出力される。ダミーフリップフロップ３２のセット入力としては、入力信号を接地電位としたインバータ回路ＩＮＶ３２の出力が入力される。リセット入力としては、リセット信号Ｒ３とパワーオンリセット信号ＰＯＮ３を入力としたノア回路ＮＯＲ３２の出力信号が入力される。ダミーフリップフロップ３２からの出力３Ｂはインバータ回路３４に入力される。インバータ回路３４の出力はノア回路ＮＯＲ３４に入力される。
【００４４】
同様にダミーフリップフロップ３３のセット入力としては、入力信号を接地電位としたインバータ回路ＩＮＶ３３の出力が入力される。リセット入力としては、リセット信号Ｒ３とパワーオンリセット信号ＰＯＮ３を入力としたノア回路ＮＯＲ３３の出力信号が入力される。ダミーフリップフロップ３３からの出力３Ｃはインバータ回路３４に入力される。インバータ回路３４の出力はノア回路ＮＯＲ３４に入力される。ノア回路ＮＯＲ３４は、セット用フリップフロップ３１の出力３Ａと、インバータ回路３４の出力と、インバータ回路３５の出力が入力され、ラッチ信号Ｔ３を出力する。
【００４５】
パワーオンリセット回路３０においては、セット用フリップフロップ３１と、ダミーフリップフロップ３２は同じ構成、同じトランジスタサイズとし、パワーオン時にリセット状態（“Ｈ”レベル）に転びやすい同タイプの非対称フリップフロップとする。ダミ―フリップフロップ３３は、トランジスタの能力比をフリップフロップ３１，３２とは逆にして、パワーオン時、出力接点３Ｃは非リセット状態（“Ｌ”レベル）に転びやすい反対タイプの非対称フリップフロップとする。ダミーフリップフロップ３２，３３のレイアウトはフリップフロップ３１に類似させ、配置場所も近接させる。
【００４６】
パワーオン時、パワーオンリセット信号が動作せず、セット用フリップフロップ３１が非リセット状態（ “Ｌ”レベル）に転んだ場合には、ダミーフリップフロップ３２，３３も非リセット状態（“Ｌ”レベル）に転びやすい。ダミーフリップフロップ３２，３３が非リセット状態（“Ｌ”レベル）に転ぶことで、その反転信号によりラッチ信号Ｔ３は“Ｌ”レベルにリセットされる。さらにダミーフリップフロップ３３を非リセット状態（“Ｌ”レベル）に転びやすいフリップフロップとすることで、パワーオン時に出力接点３Ａ,３Ｂがどのように転んでも、出力接点３Ｃは“Ｌ”レベル転びやすい。出力接点３Ｃが非リセット状態（“Ｌ”レベル）に設定されていれば、ラッチ信号Ｔ３は期待値“Ｌ”レベルに設定できる。
【００４７】
パワーオン時にパワーオンリセット信号が正常に働かない場合にも、複数台のダミーフリップフロップによりパワーオンリセットが行われ、ラッチ信号Ｔ３は期待値“Ｌ”レベルに設定できる。また通常使用でセット信号Ｓ３を入力する場合、その前にリセット信号Ｒ３により、出力接点３Ａ、３Ｂ、３Ｃは“Ｈ”レベルにするため、パワーオン時に３Ｂ、３Ｃが“Ｌ”レベルに転んだとしても、通常動作上は問題がない。
【００４８】
パワーオンリセット回路３０−１と、パワーオンリセット回路３０との違いは、ダミーフリップフロップ３２、３３がダミーフリップフロップ３４、３５に変更された点のみである。他はパワーオンリセット回路３０と同じであることからダミーフリップフロップに関し説明する。パワーオンリセット回路３０−１のダミーフリップフロップ３４、３５は、セット用フリップフロップ３１とパワーオン時にリセット状態（“Ｈ”レベル）に転びやすい同タイプ、同トランジスタサイズの非対称フリップフロップとする。ダミーフリップフロップ３２，３３のレイアウトはフリップフロップ３１に類似させ、配置場所も近接させる。
【００４９】
この構成とすることで、セット用フリップフロップ３１が期待値とは逆の非リセット状態（“Ｌ”レベル）に転んだ場合には、ダミーフリップフロップ３２，３３も期待値とは逆の非リセット状態（“Ｌ”レベル）に転びやすい。そのため１つでも同様に転ぶことでラッチ信号Ｔ３は期待値“Ｌ”レベルに設定できる。ダミーフリップフロップを複数台使用することで、パワーオン時に、複数のパワーオンリセット回路の出力が誤動作になる組み合わせになる確率が下がることになる。ダミーフリップフロップの台数を増やせば増やすほど、パワーオン時のラッチ信号を正しい期待値に設定できる確率が非常に高くなっていく。
【００５０】
このようにして、ダミーフリップフロップの台数を増やすことで、パワーオンリセット信号が正常に働かない場合にも、確実にパワーオンリセットが行われる。ダミーフリップフロップとしては、パワーオン時の転びやすい期待値を逆にした反対タイプのフリップフロップや、同じタイプのフリップフロップでもそのトランジスタの能力比の程度を数種類に分けて組み合わせることもできる。フリップフロップをパワーオン時の転びやすい状態はフリップフロップ内のトランジスタ能力比で決まる。このようにダミーフリップフロップの台数を増やし多重化することは、パワーオン時の誤動作を防ぐのに非常に有効な方法となる。
【００５１】
これらのフリップフロップをリセット状態（“Ｈ”レベル）にするためには、前述（図８）したようなトランジスタ構成のフリップフロップの場合には次のように設定すればよい。トランジスタサイズを、Ｐ１、Ｐ２の能力  ＜  Ｐ３、Ｐ４の能力及びＮ１、Ｎ２の能力  ＞  Ｎ３、Ｎ４の能力とすればよい。逆にフリップフロップを非リセット状態（“Ｌ”レベル）にするためには、トランジスタＰ１、Ｐ２の能力＞Ｐ３、Ｐ４の能力及びＮ１、Ｎ２の能力＜Ｎ３、Ｎ４の能力とすればよい。またこのトランジスタの能力比を選択することでリセット状態（“Ｈ”レベル）や非リセット状態（“Ｌ”レベル）への転びやすさの強さを自由に設定できる。
【００５２】
上記したようにダミーフリップフロップを多重化する理由として、電源の瞬断の問題がある。即ち電源が一瞬ＯＦＦ状態になり、またすぐに電源ＯＮ状態になる事態が起こることがある。このようなとき、瞬断前の電源ＯＮ状態時内部のフリップフロップは正規のモードを示す状態にセットされている。この状態で電源が一瞬ＯＦＦ状態になったとき内部節点が十分放電されていれば通常のパワーオン状態と変わらない。逆に内部レジスタ等が放電されていなければ電源が再度ＯＮしても内部は正規の状態を保存している。そのため、異常なモードに突入することなく、正規のリセットがかけられる状態となっていると考えられる。
【００５３】
しかし、瞬断から再び電源がＯＮになる際、内部の放電が不十分で、接点によっては瞬断前状態を保持しており、接点によっては完全に放電されているようなまちまちの状態の場合がある。この回路内部状態においては通常のパワーオンとは異なる遷移をすることになり、フリップフロップのラッチ信号が、期待値とは異なってしまう可能性がある。そのためにダミーフリップフロップを多重化し、パワーオンリセット回路によるリセット動作を確実に行う。
【００５４】
本実施例のパワーオンリセット回路は、ダミーフリップフロップを複数台備える。このダミーフリップフロップはセット用フリップフロップと同じタイプの非対称フリップフロップ構成から、逆タイプの非対称フリップフロップ構成とすることができる。出力レベルの転びやすさが異なる複数台のダミーフリップフロップをすることで、電源瞬断においても異常なモードに突入することなく、パワーオンリセットが行える。ラッチ回路の台数を増やせば増やすほど、パワーオン時のラッチ信号を正しい期待値に設定できる確率が非常に高くできる。
【実施例３】
【００５５】
本発明の実施例３を、図５、図６を参照して説明する。本実施例はダミーフリップフロップとして、他のラッチ信号を発生させるパワーオンリセット回路のフリップフロップを利用した実施例である。図５にパワーオンリセット回路５０、図６にその変形であるパワーオンリセット回路５０−１を示す。
【００５６】
上記した実施例１，２では、ダミーフリップフロップを追加することにより、パワーオン時のラッチ信号を期待値に設定した。さらにこのダミーフリップフロップの数を増やせば増やすほど、その効果が高いことを示した。しかし、当然ダミーフリップフロップの数を増やせば増やすほど、それだけチップ面積の増大につながってしまう。これを回避するための構成が、本実施例である。本実施例では、フリップフロップ５１，５２の出力であるラッチ信号Ｔ５Ａ、Ｔ５Ｂは、それぞれ別コマンドをラッチした信号である。そして、このＴ５Ａ、Ｔ５Ｂは同時に活性化することはない信号同士に選んでおく。また説明はラッチ信号Ｔ５Ａを中心として行う。
【００５７】
パワーオンリセット回路５０はセット用フリップフロップ５１と、ダミーフリップフロップ５２と、インバータ回路ＩＮＶ５１、５２、５３、５４と、ノア回路ＮＯＲ５１、５２、５３、５４から構成される。セット用フリップフロップ５１のセット入力としては、セット信号Ｓ５をインバータ回路ＩＮＶ５１で反転した信号が入力される。リセット入力としては、リセット信号Ｒ５とパワーオンリセット信号ＰＯＮ５を入力としたノア回路ＮＯＲ５１の出力信号が入力される。ダミーフリップフロップ５２のセット入力としては、セット信号Ｓ５Ｂをインバータ回路ＩＮＶ５２で反転した信号が入力される。リセット入力としては、リセット信号Ｒ５とパワーオンリセット信号ＰＯＮ５を入力としたノア回路ＮＯＲ５２の出力信号が入力される。セット用フリップフロップ５１の出力５Ａと、ダミーフリップフロップ５２の出力５Ｂをインバータ回路ＩＮＶ５３で反転した出力信号とを入力されたノア回路ＮＯＲ５３からラッチ信号Ｔ５Ａが出力される。
【００５８】
以上のようにラッチ信号Ｔ５Ａに対しては、フリップフロップ５１はセット用フリップフロップであり、フリップフロップ５２はダミーフリップフロップとして機能する。一方ラッチ信号Ｔ５Ｂに対しては、フリップフロップ５２はセット用フリップフロップであり、フリップフロップ５１はダミーフリップフロップとなる。従ってラッチ信号Ｔ５Ｂは、セットフリップフロップ５２の出力５Ｂと、ダミーフリップフロップ５１の出力５Ａをインバータ回路ＩＮＶ５４で反転した出力信号とを入力されたノア回路ＮＯＲ５４から出力されることになる。このように、ラッチ信号に対し１つのフリップフロップはセット用フリップフロップであり、また他方のラッチ信号に対してはダミーフリップフロップとして補完し合う。これらの基本的動作は実施例１と同様であり、その詳細説明は省略する。
【００５９】
ここでラッチ信号Ｔ５Ａ，Ｔ５Ｂのパワーオン時の期待値をともに“Ｌ”レベルとする。そのためフリップフロップ５１、５２は、パワーオン時にリセット状態（“Ｈ”レベル）に転びやすいフリップフロップとする。ここでフリップフロップ５１と５２は極力同じトランジスタサイズ、同じレイアウトにし、配置場所も近接させる。パワーオン時パワーオンリセット信号が正常に働かず、セット用フリップフロップ５１が非リセット状態（“Ｌ”レベル）に転ぶ場合には、ダミーフリップフロップ５２も同様に転びやすい期待値とは逆に非リセット状態（“Ｌ”レベル）に転ぶ。そのためにセット用フリップフロップ５１の出力５Ａと、ダミーフリップフロップ５２の出力５Ｂの反転レベルが入力されるノア回路ＮＯＲ５３の出力であるラッチ信号Ｔ５Ａを期待値“Ｌ”レベルに設定することができる。また同様にラッチ信号Ｔ５Ｂも期待値“Ｌ”レベルに設定することができる。
【００６０】
ここで通常動作時を考える。電源電圧が安定した時点で最初にリセット信号Ｒ５を入力することにより、出力接点５Ａ、５Ｂは“Ｈ”レベルとなり、ラッチ信号Ｔ５Ａ、Ｔ５Ｂは“Ｌ”レベルとなる。セット信号Ｓ５Ａを入力することにより、ラッチ信号Ｔ５Ａは“Ｈ”レベルとなり活性化される。このラッチ信号Ｔ５Ａが活性化されている場合は、セット信号Ｓ５Ｂを入力してもラッチ信号Ｔ５Ｂは活性化できない。しかし、上述の通り、ラッチ信号Ｔ５ＡとＴ５Ｂは同時に活性化されないものを選んでいる。そのためラッチ信号Ｔ５Ｂを活性化させたい場合は、ラッチ信号Ｔ５Ａを非活性状態で使用し、逆にラッチ信号Ｔ５Ａを活性化させたい場合は、ラッチ信号Ｔ５Ｂを非活性状態で使用すれば問題ない。
【００６１】
さらに図６のパワーオンリセット回路５０−１は、パワーオンリセット回路５０のフリップフロップからの出力５Ａ，５Ｂの論理処理を変更している。ラッチ信号Ｔ５Ｂは、インバータ回路５４とノア回路ＮＯＲ５４を省略し、インバータ回路ＩＮＶ５３から直接出力している。例えばラッチ信号Ｔ５Ａは、パワーオン時、期待値と反対（図５の論理の場合“Ｈ”）に転んでしまうと問題になってしまう信号であり、パワーオン時の誤動作を防止する必要がある。しかしラッチ信号Ｔ５Ｂは、パワーオン時に不定レベルでもよい場合には、パワーオン時の誤動作を防止する必要がない。このような場合にはラッチ信号Ｔ５Ａのみに、パワーオン時の誤動作を防止する構成を適用する。
【００６２】
本実施例のパワーオンリセット回路は、通常使用時に同時に活性化されないラッチ信号を組み合わせることでダミーフリップフロップの面積を削減できる。同時に活性化されないラッチ信号同士を組み合わせ、１つのラッチ信号のセット用フリップフロップを他方のラッチ信号のダミーフリップフロップとして機能させる。これらの構成において、パワーオンリセット信号が働かず、かつセット用フリップフロップが期待値とは逆に転んだ場合でも、相手のフリップフロップをダミーフリップフロップとして機能させ、パワーオン時の誤動作を防ぐことができる。
【００６３】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、これらも本発明に含まれることはいうまでもない。例えばセット用フリップフロップからの出力と、ダミーフリップフロップからの出力の反転信号を入力とするノア回路によりラッチ信号を生成した。しかしこれらの論理回路はノア回路に限定されることなく、他の論理回路においてもラッチ信号をリセット状態に設定するように構成できる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１における第１のパワーオンリセット回路図である。
【図２】本発明の実施例１における第２のパワーオンリセット回路図である。
【図３】本発明の実施例２における第１のパワーオンリセット回路図である。
【図４】本発明の実施例２における第２のパワーオンリセット回路図である。
【図５】本発明の実施例３における第１のパワーオンリセット回路図である。
【図６】本発明の実施例３における第２のパワーオンリセット回路図である。
【図７】従来例のパワーオンリセット回路図である。
【図８】フリップフロップのトランジスタレベル回路図である。
【符号の説明】
【００６５】
１０、２０、３０、３０−１、５０、５０−１    パワーオンリセット回路
１１、３１、５１、７１    セット用フリップフロップ
１２、２２、３２、３３、３４、３５、５２    ダミーフリップフロップ
ＩＮＶ１１、ＩＮＶ１２、ＩＮＶ１３    インバータ回路
ＮＯＲ１１、ＮＯＲ１２、ＮＯＲ１３    ノア回路
【図１】
2007282095.tif 000003
【図２】
2007282095.tif 000004
【図３】
2007282095.tif 000005
【図４】
2007282095.tif 000006
【図５】
2007282095.tif 000007
【図６】
2007282095.tif 000008
【図７】
2007282095.tif 000009
【図８】
2007282095.tif 000010