(57)【要約】【課題】電力コアパッケージ内で使用する電力コアを製造し設計する方法を提供する。【解決手段】本発明に係るデバイスは、少なくとも１つの個片化埋込みコンデンサを含む少なくとも１つの個片化埋込みコンデンサ層であって、前記個片化埋込みコンデンサが、少なくとも第１の電極と第２の電極とを含み、かつ、前記個片化埋込みコンデンサが前記電力コアの外層上に、前記コンデンサの第１および第２の電極が前記電力コアの前記外層上にあるように配置され、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（グランド）端子を、少なくとも１つの第１の電極および少なくとも１つの第２の電極にそれぞれ直接接続することができる個片化埋込みコンデンサ層を含む、電力コアを備える。【選択図】図１２
2007116177.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの個片化埋込みコンデンサを含む少なくとも１つの個片化埋込みコンデンサ層であって、前記個片化埋込みコンデンサが、少なくとも第１の電極と第２の電極とを含み、かつ、前記個片化埋込みコンデンサが、電力コアの外層上に前記コンデンサの第１および第２の電極が前記電力コアの前記外層上にあるように配置され、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（グランド）端子を、少なくとも１つの第１の電極および少なくとも１つの第２の電極にそれぞれ直接接続することができる個片化埋込みコンデンサ層を含む、電力コアを備えることを特徴とするデバイス。
【請求項２】
前記半導体デバイスは、マイクロプロセッサであることを特徴とする請求項１に記載のデバイス。
【請求項３】
前記少なくとも１つの個片化埋め込みコンデンサは、少なくとも１つの平面コンデンサ積層薄板に並列に接続され、前記平面コンデンサ積層薄板は、前記個片化埋込みコンデンサに電荷を供給する低インダクタンス経路として働くことを特徴とする請求項１に記載のデバイス。
【請求項４】
前記電力コアは、少なくとも１つの信号層に相互接続されることを特徴とする請求項１に記載のデバイス。
【請求項５】
パターン形成面とパターン非形成面とを有する少なくとも１つの平面コンデンサを提供すること、
箔面と部品面とを有する少なくとも１つの箔上形成個片化コンデンサを含む少なくとも１つの箔構造を提供すること、
前記箔構造の前記箔面を、前記平面コンデンサの前記パターン形成面に積層させ、前記箔構造の前記箔面をエッチングし、かつ、前記平面コンデンサの前記パターン非形成面をエッチングして、電力コアを形成すること、および、
前記電力コアの一部として少なくとも１つの信号層を形成すること
を含むことを特徴とするデバイス製造方法。
【請求項６】
前記信号層は、前記電力コアの前記平面コンデンサの表面に誘電体層を塗布することによって形成され、
前記誘電体層上に１つまたは複数の信号線を含む回路を形成すること、および、
前記信号線を含む層同士の間に導電性相互接続部を形成すること
を含むことを特徴とする請求項５に記載の方法。
【請求項７】
層同士の間の前記相互接続部は、導電性バイアであることを特徴とする請求項６に記載の方法。
【請求項８】
追加の受動構成部品が、前記電力コアおよびその外部に接続されることを特徴とする請求項１から４のいずれかに記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低インダクタンス機能および高容量機能を有するデバイス、ならびに、かかるデバイスを、有機誘電積層薄板（organic dielectric laminates）およびプリント配線板を含む電力コアパッケージ内に組み込む方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）を含む半導体デバイスが、より高い周波数、より高いデータ転送速度、およびより低い電圧で動作するにつれて、電力線およびグランド（帰路）線におけるノイズを管理し、かつ、より高速な回路切替えに対応できるように十分な電流を供給することがますます重要な問題となってきており、電力分配系統に低インピーダンスが求められている。ＩＣに低ノイズと安定した電力をもたらすために、従来の回路では、追加の表面実装コンデンサを並列に相互接続して使用することによって、インピーダンスを低減させている。より高い動作周波数（より高いＩＣ切替え速度）とは、ＩＣに対する電圧応答時間がより高速でなければならないことを意味する。より低い動作電圧では、許容可能な電圧変動（リップル）とノイズをより小さくする必要がある。例えば、マイクロプロセッサＩＣが切り替わり、動作し始めると、このＩＣには切替え回路を支持する電力が必要となる。電圧源の応答時間が遅すぎる場合、マイクロプロセッサは、許容可能なリップル電圧およびノイズマージンを超える電圧降下または電力減衰（power droop）を受けることになり、このＩＣはうまく動作しなくなる。さらに、ＩＣの電力が上昇すると、遅い応答時間では電力のオーバシュート（overshoot）を生じることになる。電力減衰やオーバシュートは、適当な応答時間内に電力を提供または吸収できるほど十分にＩＣに近接したコンデンサを使用することによって、許容可能限度内に制御しなければならない。
【０００３】
一般に、インピーダンスを低減させ、電力減衰またはオーバシュートを弱める表面実装技術（ＳＭＴ）コンデンサを可能な限りＩＣに近接して配置して、回路性能を向上させている。従来の設計では、プリント配線板（ＰＷＢ）上に表面実装されたコンデンサが、ＩＣの周りに点在している。大容量値（large value）のコンデンサが電源付近に配置され、中容量値のコンデンサがＩＣと電源との間に配置され、小容量値のコンデンサがＩＣのすぐ近くに配置される。図１は、電源と、ＩＣと上述のようにインピーダンスを低減させ、かつ電力減衰またはオーバシュートを弱めるのに使用される大容量値コンデンサ、中容量値コンデンサ、および小容量値コンデンサをそれぞれ表すコンデンサ４、６、８との概略図である。図２は、ＳＭＴコンデンサ５０、６０、およびＩＣ４０の、ＰＷＢ基板の電力面およびグランド面への接続を示す概略断面図である。ＩＣデバイス４０は、はんだフィレット４４によってランド４１に接続されている。ランド４１は、回路線７２および７３によって、バイア（via）９０および１００のめっきスルーホールバイア（plated-through hole via）（バイア）パッドに接続されている。バイアパッド（via pad）は、一般的に８２で示してある。バイア９０は、導体平面１２０に電気的に接続され、バイア１００は、導体平面１２２に接続されている。導体平面１２０および１２２は、一方が電源の電力側に接続され、他方が電源のグランド側に接続されている。小容量値コンデンサ５０および６０も同様に、バイアと、導体平面１２０および１２２とに電気的に接続され、ＩＣ４０に並列に電気的に接続されるようになっている。モジュール、インターポーザ、またはパッケージ上に配置されたＩＣの場合、大容量値および中容量値のコンデンサは、モジュール、インターポーザ、またはパッケージが取り付けられるプリント配線母板上にあってよい。
【０００４】
並列に相互接続された多数のコンデンサは、しばしば、電力系統インピーダンスを低減するために必要とされ、これには複雑な電気経路設定が必要となる。この電気経路設定は、回路ループのインダクタンスを増大させ、したがって、インピーダンスが増大することになり、電流が制約され、それによって、表面実装コンデンサの有益な効果が低減することになる。周波数が増大し、動作電圧が降下し続けると、より多くの電力をより高速に供給しなければならなくなり、ますます低いインダクタンスレベルおよびインピーダンスレベルが必要となる。
【０００５】
インピーダンスを最小限に抑えるために相当な労力が費やされてきている。Ｈｏｗａｒｄ他の米国特許（特許文献１参照）は、インピーダンスおよび「ノイズ」を最小限に抑える手法の１つを提供している。Ｈｏｗａｒｄ他は、コンデンサ積層薄板（平面コンデンサ）が積層板の複数の層内に含まれ、集積回路などの多数のデバイスがその積層板上に実装または形成され、かつ、コンデンサ積層薄板（または複数のコンデンサ積層薄板）と動作可能に結合され、それによって、借用または共有された容量を利用する容量機能をもたらす容量性プリント回路板を提供している。しかし、かかる手法によって、必ずしも電圧応答が向上するというわけではない。電圧応答を向上させるには、コンデンサをＩＣにより近付けて配置する必要がある。コンデンサ積層薄板を単にＩＣに近付けて配置するだけでは十分ではない。というのは、利用可能な総容量が不十分となり得るからである。
【０００６】
Ｃｈａｋｒａｖｏｒｔｙの米国特許（特許文献２参照）は、コンデンサを埋め込んで、切替えノイズを低減させる代替手法を提供しており、ここでは、集積回路ダイの電源の端子は、多層セラミック基板内の少なくとも１つの埋込みコンデンサのそれぞれの端子に結合させることができる。
【０００７】
【特許文献１】米国特許第５，１６１，０８６号明細書
【特許文献２】米国特許第６，６１１，４１９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明者らは、電力コアパッケージ内で使用する電力コアを製造し設計する方法を提供することを求め、この方法は、集積回路パッケージ、または他の相互接続板、構造、もしくは素子における使用を含み、それによって、優れた電力分配インピーダンスの低減が、より高速のＩＣ切替えに対処できる電圧応答の改善と共に可能となる。本発明は、かかるデバイスおよびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明は、電力コアを含むデバイスを対象とし、前記電力コアは、少なくとも１つの個片化埋込みコンデンサ（embedded singulated capacitor）を含む少なくとも１つの個片化埋込みコンデンサ層を含み、前記個片化埋込みコンデンサは、少なくとも第１の電極と第２の電極とを含み、かつ、前記個片化埋込みコンデンサは、電力コアの外層上に、そのコンデンサの第１および第２の電極がその電力コアの外層上にあるように配置され、したがって、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（グランド）端子を、少なくとも１つの第１の電極および少なくとも１つの第２の電極にそれぞれ直接接続することができる。
【００１０】
本発明は、さらに、パターン形成面とパターン非形成面とを有する少なくとも１つの平面コンデンサを提供すること、箔面と部品面とを有する少なくとも１つの箔上形成個片化コンデンサ（formed-on-foil singulated capacitor）を含む、少なくとも１つの箔構造を提供すること、前記箔上形成構造の前記箔面を、前記平面コンデンサ構造の前記パターン形成面に積層させ、前記箔上形成構造の前記箔面をエッチングし、かつ、前記平面コンデンサ構造の前記パターン非形成面をエッチングして電力コアを形成すること、および、前記電力コアの一部として少なくとも１つの信号層を形成することを含む、デバイス製造方法を対象とする。
【００１１】
一実施形態では、上記の信号層は、前記電力コアの平面コンデンサの表面に誘電体層を塗布し、前記誘電体層上に１つまたは複数の信号線を含む回路を形成し、かつ、前記信号線を含む層同士の間に導電性相互接続部を形成することによって形成される。これらの層間の相互接続部は、導電性バイアでよい。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施形態について説明する。図面において、同じ番号は同一の構成要素を示している。
【００１３】
第１の実施形態によれば、電力コアデバイスの設計および製造方法が開示され、ここでは、電極が外層上にある個片化コンデンサと、平面コンデンサとが並列に接続され、かつ積層構造内に埋め込まれて電力コア構造が形成される。この電力コア構造は、少なくとも１つの信号層に相互接続することができる。個片化コンデンサとは、金属上に形成された個々のコンデンサとして定義することができる。一般に、金属は金属箔である。本明細書では、用語「箔」を使用しているが、箔には、一般的な金属層、めっき金属、スパッタ金属などが含まれることを理解されたい。電力コア構造内の個片化コンデンサは、デバイスの外層上に、第１の電極の箔部分と第２の箔電極とがその外層上の同じ面にあるように設計され、したがって、マイクロプロセッサなどの半導体デバイスのＶｃｃ（電力）端子およびＶｓｓ（グランド）端子は、個片化コンデンサの第１および第２の電極と位置が合い、直接接続することができる。次いで、第１および第２の電極を、埋込み平面コンデンサの電力面およびグランド面にそれぞれ接続する。個片化コンデンサの第２の電極は、本実施形態では共通となっているが、別々とすることもできる。また、個片化コンデンサを、電極がマイクロプロセッサの電力端子と直接接触するように外層上に配置することによって、低インダクタンス接続が実現される。平面コンデンサは、電力−グランド面として使用され、この電力−グランド面の分離部は、パッケージ内の高周波インピーダンスを低減させ、かつ個片化コンデンサに追加の電荷を提供するように薄くしてある。
【００１４】
図３は、Ｐｅｎｔｉｕｍ（登録商標）４プロセッサパッケージなどのＢＧＡアセンブリのレイアウトのＶｃｃ（電力）およびＶｓｓ（グランド）接続の典型的な構成（プリント配線板への接続の機械的構成）を示す。Ｖｃｃ／Ｖｓｓ端子は、電力コアの注目すべき領域（area of focus）である。
【００１５】
図４Ａは、本実施形態による電力コアデバイスの関連する部分の上面図を示す。個片化コンデンサの第１の電極２３０および第２の電極２７０が図４Ａに概略的に示されている。電極２３０と２７０とは、領域２６５によって分離されており、電力コアデバイスの表面上に存在する。第１の電極２３０は、プロセッサパッケージのＶｃｃ（電力）端子に直接接続されるように設計されている。第２の電極２７０は、プロセッサパッケージのＶｓｓ（グランド）端子に直接接続されるように設計され、共通となっている。電極パッド２３１および２７１のサイズは、はんだマスク（soldermask）２１５によって画定されている。
【００１６】
図４Ｂは、はんだマスクによって画定された電極パッド２３１および２７１に沿った埋込み誘電体２２８の概略を示す電力コアデバイスの上面図である。
【００１７】
図５〜７はそれぞれ、電力コア構造の頂部部分の、線ａ−ａ、ｂ−ｂおよびｃ−ｃに沿った断面図である。図５は、マイクロプロセッサなどの半導体デバイスが取り付けられた、第１の実施形態による電力コアデバイスの線ａ−ａに沿った断面図である。半導体デバイス２０１のＶｃｃ（電力）端子は、個片化コンデンサの第１の電極２３０の、はんだマスクによって画定されたパッド２３１（図４Ａに示す）に接続され、次いで、平面コンデンサ３４０の電力面（power plane）２８５に接続されている。半導体デバイス２０１のＶｓｓ（グランド）端子は、個片化コンデンサの第２の電極２７０の、はんだマスクによって画定されたパッド２７１（図４Ａに示す）に接続され、次いで、平面コンデンサ３４０のグランド面２８０に接続されている。図６は、半導体デバイスが取り付けられた、第１の実施形態による電力コアデバイスの線ｂ−ｂに沿った断面図である。マイクロプロセッサ２０１のＶｃｃ（電力）端子は、個片化コンデンサの第１の電極２３０の、はんだマスクによって画定されたパッド２３１（図４Ａに示す）に接続され、次いで、平面コンデンサ３４０の電力面２８５に接続されている。図７は、マイクロプロセッサが取り付けられた、第１の実施形態による電力コアデバイスの線ｃ−ｃに沿った断面図である。半導体デバイス２０１のＶｓｓ（グランド）端子は、個片化コンデンサの第２の共通電極２７０の、はんだマスクによって画定されたパッド２７１（図４Ａに示す）に接続され、次いで、平面コンデンサのグランド面２８０に接続されている。
【００１８】
この電力コア構造は、少なくとも１つの信号層に相互接続することができる。したがって、この電力コア構造は、半導体デバイスの信号端子と位置が合った表面上に信号接続パッドを有することもできる。上記の電力コアによって、個片化コンデンサを含む箔を様々な材料で形成し、その後、平面コンデンサに積層させて電力コアデバイスを形成することが可能となる。かかる材料には、高Ｋセラミック充填ポリマー厚膜コンデンサ誘電体（high K ceramic-filled polymer thick-film capacitor dielectric）、および金属箔上にスクリーン印刷し硬化させた金属充填ポリマー厚膜電極ペースト（metal filled polymer thick-film electrode paste）の使用が含まれ得る。本件特許出願人から入手可能なＩｎｔｅｒｒａ（商標）ＨＫ０４のような、銅／ポリイミド／銅積層薄板などの従来型の平面コンデンサ積層薄板のエッチングを用いて、銅箔上に個片化コンデンサを形成することもできる。しかし、ポリマー厚膜組成物から作成されたかかるコンデンサ、またはポリマー平面コンデンサ積層薄板は、比較的低い容量密度を有し、一般に、個片化コンデンサは高い容量密度を有することが望ましい。このような場合、好ましくは箔上形成技術を利用し、セラミック組成物を用いて、銅箔上に個片化セラミックコンデンサを作成し、比較的高い温度で焼成して焼結セラミックコンデンサを形成することができる。かかるコンデンサは、薄膜手法によっても厚膜手法によっても形成することができる。前記コンデンサを含んだ箔を、標準のプリント配線板積層プロセスを使用して平面コンデンサに積層させて、電力コア構造を形成することができる。
【００１９】
また、上記の電力コアによって、様々な材料を用いて平面コンデンサを形成することが可能となる。かかる材料には、金属箔−誘電体−金属箔積層構造が含まれ得、この誘電体は、有機層、セラミック充填有機層、またはセラミック層を含むことができる。複数の層を使用する場合、各層は、異なる材料製でもよい。かかる誘電体は、インピーダンスを低減させるために薄層として製造することができる。標準のプリント配線板積層プロセスによって、平面コンデンサを箔上形成コンデンサに積層させて、電力コア構造を形成することができる。
【００２０】
上記の実施形態によれば、低インピーダンス機能および高容量機能のどちらをも単一の電力コア構造に一体化させることができ、この構造を、さらに、プリント配線板、モジュール、インターポーザ、またはパッケージなどの別の積層構造に一体化させることができ、これによって、電圧リップルが低減した、より低い電圧での高速ＩＣ動作が可能となる。さらに、ＳＭＴデバイスに伴うはんだ接合部をなくすことができ、それによって信頼性が高まる。
【００２１】
本発明の様々な実施形態の上述の長所、ならびにその他の長所および利点は、上記に挙げ、以下で詳細に説明される図面と共に本実施形態の詳細な説明を読めば当業者には理解されるであろう。
【００２２】
図面の様々な機構は、通常の慣行に倣い、必ずしも原寸に比例して描かれてはいない。様々な機構の寸法は、本発明の実施形態をより明白に説明するために、拡大または縮小されていることがある。
【００２３】
本発明の実施形態は、プリント配線板（ＰＷＢ）、モジュール、インターポーザ、またはパッケージの基板中に埋設することができる電力コア構造を対象とする。ＰＷＢ、モジュール、インターポーザ、またはパッケージ基板中の電力コアに、低インダクタンス機能および高容量機能を与えることによって、ＰＷＢ、モジュール、インターポーザ、またはパッケージ上の貴重な表面面積が確保され、また、従来のＳＭＴコンデンサ構成よりも少ないはんだ接合部しか必要でなくなる。
【００２４】
図８Ａ〜８Ｅは、箔上形成単層個片化コンデンサ（典型的には箔上焼成される）の一般的な製造方法の側面図を示している。図８Ｆは、完成した箔上形成コンデンサの平面図である。本発明の一実施形態を説明するために、厚膜箔上焼成コンデンサの具体例を以下に述べる。
【００２５】
図８Ａは、個片化コンデンサ構造２００を製造する第１の段階の側面図である。図８Ａには、金属箔２１０が設けられている。箔２１０は、当業界で一般に入手可能なタイプのものでよい。例えば、箔２１０は、銅、銅−インバール−銅、インバール、ニッケル、ニッケル被覆銅、または厚膜ペーストの焼成温度を上回る融点を有する他の金属でもよい。好ましい箔には、両面加工（reverse treated）銅箔、両面粗化（double-treated）銅箔などの主に銅からなる箔、および多層プリント回路板業界において一般に使用されている他の銅箔が含まれる。箔２１０の厚さは、例えば約１〜１００のミクロンの範囲でよく、好ましくは３〜７５ミクロン、最も好ましくは１２〜３６ミクロンであり、約１／３ｏｚから１ｏｚの銅箔に相当する。適当な箔の例は、Ｏａｋ−Ｍｉｔｓｕｉから入手可能なＰＬＳＰ１オンス級（PLSP grade 1 ounce）銅箔である。
【００２６】
箔２１０は、アンダープリント（underprint）２１２を箔２１０に塗布することによって前処理を施すことができる。アンダープリント２１２は、箔２１０の部品側表面に塗布される比較的薄い層である。図８Ａでは、アンダープリント２１２は箔２１０上の表面コーティングとして示されている。アンダープリント２１２は、金属箔２１０およびアンダープリント２１２の上に堆積させる層によく接着する。アンダープリント２１２は、例えば、箔２１０に塗布したペーストから形成することができ、次いで、不活性雰囲気下で、箔２１０の融点よりも低い温度で焼成させる。このペーストは、箔２１０の表面全体を覆うオープンコーティングとして印刷しても、または、箔２１０の選択した領域上に印刷してもよい。一般に、選択した領域の箔上にアンダープリントペーストを印刷する方がより経済的である。銅箔２１０を銅アンダープリント２１２と共に使用する場合、銅アンダープリントペースト中のガラスが、銅箔２１０の酸化腐食を遅らせることになり、したがって、酸素ドープ焼成を使用する場合、箔２１０の表面全体を被覆することが好ましい。適当な銅アンダープリントの例は、本件特許出願人から入手可能なＥＰ３２０である。
【００２７】
図８Ｂでは、前処理済みの箔２１０上に、コンデンサ誘電材料をスクリーン印刷して、第１のコンデンサ誘電体層２２０を形成している。このコンデンサ誘電材料は、例えば、厚膜誘電体インクでよい。誘電体インクは、例えば、ペーストで形成することができる。適当なコンデンサ誘電体ペーストの例は、本件特許出願人から入手可能なＥＰ３１０である。次いで、第１のコンデンサ誘電体層２２０を乾燥させる。次いで、図８Ｃで、第２のコンデンサ誘電体層２２５を塗布し乾燥させる。代替実施形態では、コンデンサ誘電材料の単一の層を、より粗いメッシュスクリーンを介して堆積させて、１回の印刷で均等な厚さにすることができる。
【００２８】
図８Ｄで、第２の誘電体層２２５の上に電極２３０を形成し、乾燥させる。電極２３０は、例えば、厚膜金属インクをスクリーン印刷することによって形成することができる。銅箔２１０を銅アンダープリント２１２と共に使用する場合、銅電極を使用することができる。適当な銅電極ペーストの例は、本件特許出願人から入手可能なＥＰ３２０である。一般に、誘電体層２２５の表面積は、電極２３０の表面積よりも大きくなければならない。
【００２９】
次いで、第１のコンデンサ誘電体層２２０、第２のコンデンサ誘電体層２２５、および電極２３０を同時焼成する。焼成は、例えば、窒素厚膜炉内で８５０から９５０℃のピーク温度で実施することができる。厚膜コンデンサ誘電体層２２０、２２５は、例えば、チタン酸バリウムなどの高誘電率機能相と、様々なドーパントと、ガラスフリット相とで形成することができる。同時焼成中、ガラスフリット相は軟化し、機能相およびドーパント相を濡らし（wet）融合して、ガラスセラミックマトリックス内に機能相とドーパントとが分散されることになる。同時に、層２３０の銅電極粉末も軟化したガラスフリット相によって濡らされ、共に焼結されて固体電極が形成される。層２３０は、同時焼成から得られた高Ｋ誘電体２２８に対して強い結合を有する。焼成後の構造を、図８Ｅの正面図に示す。
【００３０】
図８Ｆは、完成したコンデンサ構造２００の平面図である。図８Ｆには、箔２１０上の４つのコンデンサ構造２４０が示されている。しかし、箔２１０上には、任意の数のコンデンサ構造２４０を、様々なパターンで配置することができる。
【００３１】
本明細書にて論じた箔上形成コンデンサでは、用語「ペースト」または「インク」は、電子材料業界で使用されている通常の用語に相当し得るものであり、一般に、厚膜組成物（thick-film composition）を指す。通常、アンダープリントペーストの金属成分は、金属箔中の金属と合致する。例えば、銅箔を使用する場合、銅ペーストをアンダープリントとして使用することができる。他の応用例では、銀箔やニッケル箔を、類似の金属アンダープリントペーストと組み合せることがある。厚膜ペーストは、アンダープリントと受動構成部品（passive component）の両方を形成するのに使用することができる。
【００３２】
一般に、厚膜ペーストは、可塑剤、分散剤、および有機溶剤の混合物内に溶解したポリマー中に分散したセラミック、ガラス、金属、または他の固体の微粒子を含む。銅箔上に使用するのに好ましいコンデンサペーストは、窒素雰囲気下で良好な燃切り（burnout）を示す有機ビヒクル（organic vehicle）を有する。かかるビヒクルは、一般に、高分子エチルセルロースなどの樹脂をごく少量含み、こうした樹脂は、スクリーン印刷に適した粘性を生じるのにほんの少量でよい。さらに、誘電体粉末混合物に混ぜ込まれる硝酸バリウム粉末などの酸化成分によって、窒素雰囲気下での有機成分の燃切りが促進される。固体を、基本的に不活性な液体媒体（「ビヒクル」）と混合し、次いで、３本ロールミル（three-roll mill）で分散させて、スクリーン印刷に適したペースト状組成物を形成する。基本的に不活性な任意の液体を、ビヒクルとして使用することができる。例えば、増粘剤、および／または安定剤、および／またはその他の一般的な添加剤を含んだ、あるいは含んでいない様々な有機液体をビヒクルとして使用することができる。
【００３３】
高誘電率（高Ｋ）の厚膜コンデンサ誘電体ペーストは、一般に、少なくとも１つの高Ｋ機能相粉末と、少なくとも１つのガラス粉末とを、少なくとも１つの樹脂および溶剤からなるビヒクル系（vehicle system）中に分散された状態で含有する。ビヒクル系は、スクリーン印刷されて、高密度かつ空間的に明確に画定されたフィルムを形成するように作られる。高Ｋ機能相粉末は、５００を上回るバルク誘電率を有する粉末として説明することができ、一般式ＡＢＯ３を有するペロブスカイト型強誘電組成物を含むことができる。かかる組成物の例には、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、ＣａＴｉＯ３、ＰｂＺｒＯ３、ＢａＺｒＯ３、およびＳｒＺｒＯ３、またはその混合物が含まれる。代替元素をＡおよび／またはＢの位置に置き換えることによって、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３およびＰｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３などの他の組成物も可能である。適当な高Ｋ機能相粉末は、Ｆｕｊｉ  Ｔｉｔａｎｉｕｍから入手可能なチタン酸バリウムである。上記組成物がドープされたもの、および上記組成物に金属が混合されたものも適している。ドープや混合は、主に、材料が、「Ｘ７Ｒ」または「Ｚ５Ｕ」規格などの業界定義を満たすために必要な最終用途特性仕様、例えば、必要な容量温度係数（ＴＣＣ）などを得るために行われる。
【００３４】
ペースト中のガラスは、例えば、Ｃａ−Ａｌホウケイ酸塩、Ｐｂ−Ｂａホウケイ酸塩、Ｍｇ−Ａｌケイ酸塩、希土類ホウ酸塩、およびその他の類似のガラス組成物でよい。ゲルマン酸鉛（Ｐｂ５Ｇｅ３Ｏ１１）などの高Ｋガラスセラミック粉末が好ましい。
【００３５】
電極層を形成するのに使用されるペーストは、銅、ニッケル、銀、銀含有貴金属組成物、またはこれらの化合物の混合物の金属粉末のいずれかをベースとすることができる。銅粉末組成物が好ましい。
【００３６】
本明細書で説明したコンデンサ構造は、容量を増大させるために、複数の誘電体層および電極を使用して製造することができる。
【００３７】
上記の例では、誘電体は、厚膜ペーストのスクリーン印刷によって形成されると説明している。しかし、溶液コーティング、銅キャストオン法（cast on copper process）、またはスパッタリングによる堆積などの他の方法を使用してもよい。あるいは、誘電体を塗布し、その後露光画定（photo define）してもよい。さらに、電極層は、スクリーン印刷によって形成されると説明している。しかし、スパッタリング、めっき、または蒸着によって電極金属を誘電体層表面上に堆積させるなどの他の方法を使用してもよい。さらに、露光画定させたペーストを使用することもできる。
【００３８】
図９Ａ〜９Ｂは、平面コンデンサ積層薄板の一般的な製造方法の側面図を示している。
【００３９】
図９Ａは、図９Ｂに示す平面コンデンサ積層薄板３２０を製造する第１の段階の正面断面図であり、ここでは、第１の金属箔３１０が設けられている。箔３１０は、例えば、銅、銅ベース材料、および他の金属から作成することができる。好ましい箔には、両面加工銅箔、両面粗化銅箔など主に銅からなる箔、および多層プリント回路板業界において一般に使用されている他の銅箔が含まれる。適当な銅箔の例のいくつかは、Ｏｌｉｎ  Ｂｒａｓｓ（Somers Thin Strip）およびＪＥＣから入手可能である。箔３１０の厚さは、例えば、約１〜１００のミクロンの範囲でよく、好ましくは３〜７５ミクロン、最も好ましくは１２〜３６ミクロンであり、約１／３ｏｚから１ｏｚの銅箔に相当する。
【００４０】
箔３１０上に、スラリー材料（slurry material）または溶液をキャスティング（cast）またはコーティングさせ、乾燥硬化させて第１の誘電体層３１２を形成すると、コーティングされた金属箔３００が得られる。積層薄板の１つまたは複数の誘電体層は、有機層、セラミック層、セラミック充填有機層、およびその混合物層から選択することができる。硬化は、スラリーが熱可塑性のものである場合、例えば３５０℃での焼成によって実施することができる。スラリーが熱硬化性材料である場合、より高い硬化温度を使用することができる。ポリマーを部分的にのみ硬化させて、「Ｂ」ステージ状態のポリマーを作成する場合、硬化は、例えば１２０〜２００℃での乾燥によって実施することができる。
【００４１】
誘電体層３１２を形成するために使用する溶液は、例えば、溶剤中に溶解したポリマーを含むことができる。スラリー材料は、例えば、高誘電率（「高Ｋ」）フィラー／セラミックフィラーまたは機能相を有するポリマー溶剤溶液を含むことができる。スラリーまたは溶液に適したポリマーには、それだけに限定されるものではないが、例えば、エポキシ樹脂またはポリイミド樹脂が含まれ得る。高Ｋ機能相は、５００を超える誘電率を有する材料として定義することができ、一般式ＡＢＯ３のペロブスカイトが含まれる。適当なフィラーには、例えば、結晶性チタン酸バリウム（ＢＴ）、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ランタン鉛、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、ニオブ酸マグネシウム鉛（ＰＭＮ）、およびチタン酸カルシウム銅が含まれる。フィラーは、粉末状でよい。適当な高Ｋフィラー相は、Ｆｅｒｒｏ  Ｃｏｒｐｏｒａｔｉｏｎ、Ｔａｍ  Ｃｅｒａｍｉｃｓ、またはＦｕｊｉ  Ｔｉｔａｎｉｕｍから入手可能なチタン酸バリウムである。
【００４２】
５００未満の誘電率を有する機能相もまた、他の理由で適していることがある。かかる材料には、チタン、タンタル、ハフニウム、およびニオブの酸化物が含まれ得る。
【００４３】
誘電体３１２が熱可塑性である、または部分的にしか硬化されていない場合、２片のコーティングされた金属箔３００を、熱および圧力下で図９Ａの矢印で示す方向に互いに積層させて、図９Ｂに示す積層構造３２０を形成することができる。
【００４４】
誘電体３１２が熱硬化性である場合、誘電体層３１２の一面または両面に薄い接着層を塗布することができる。市販の熱硬化性誘電体には、本件特許出願人から入手可能なポリイミド品（ｐｏｌｙｉｍｉｄｅ  ｇｒａｄｅ）が含まれる。
【００４５】
図９Ｂを参照すると、積層によって、２つの層３１２から単一の誘電体３２４が形成されている。積層後得られる誘電体３２４は、例えば、４〜２５ミクロン程度の薄層となり得る。平面コンデンサ積層薄板の一実施形態は、銅−誘電体−銅積層薄版である。金属−誘電体−金属構造を形成するのに使用できる埋込みコンデンサ材料およびプロセスには、Ｍｏｔｏｒｏｌａにライセンス付与されたＶａｎｔｉｃｏのＰｒｏｂｅｌｅｃ８１ＣＦＰ、ならびにＨｉｔａｃｈｉ  Ｃｈｅｍｉｃａｌ  ＣｏｍｐａｎｙのＭＣＦ６０００Ｅ、Ｍｉｔｓｕｉ  ＭｅｔａｌおよびＳｍｅｌｔｉｎｇ  Ｃｏ．，Ｌｔｄ．のＭＲ−６００、Ｍａｔｓｕｓｈｉｔａ  Ｅｌｅｃｔｒｉｃ  Ｗｏｒｋｓ，Ｌｔｄ．のＲ−０８８０、Ｓｕｍｉｔｏｍｏ  Ｂａｋｅｌｉｔｅ  Ｃｏ．，ＬｔｄのＡＰＬ−４０００などの樹脂コーティングされた箔製品が含まれる。
【００４６】
誘電体３２４を形成する代替法は、箔３１０上に充填または非充填熱可塑性ポリマーをキャスティングし、その充填熱可塑性ポリマーに第２の非被覆箔を直接積層させるものでもよい。さらに別の代替製造方法は、誘電体層３２４を単一のフィルムとして別々に形成し、そのフィルムを、熱および圧力を用いて第１の箔３１０と第２の箔３１０とに積層させることを含む。さらに別の代替製造方法は、誘電体層３２４を単一のフィルムとして別々に形成し、前記別々に形成した誘電体層の両面に金属シード層をスパッタリングし、次いで、無電解めっきまたは電解めっき技術を用いてそのシード層上に追加の金属をめっきすることを含む。適当なコンデンサ積層薄板には、本件特許出願人のＩｎｔｅｒｒａ（商標）ＨＫ０４  Ｓｅｒｉｅｓ、本件特許出願人のＩｎｔｅｒｒａ（商標）ＨＫ１１Ｓｅｒｉｅｓ、Ｓａｎｍｉｎａによってライセンスされたラミネータ（laminator）から得られるＢＣ−２０００およびＢＣ−１０００、Ｏａｋ−Ｍｉｔｓｕｉ  ＴｅｃｈｎｏｌｏｇｉｅｓのＦａｒａｄＦｌｅｘ  Ｓｅｒｉｅｓ、ＲｏｈｍおよびＨａａｓ  Ｅｌｅｃｔｒｏｎｉｃ  ＭａｔｅｒｉａｌｓのＩｎＳｉｔｅ（商標）Ｅｍｂｅｄｄｅｄ  Ｃａｐａｃｉｔｏｒ  Ｓｅｒｉｅｓ、Ｇｏｕｌｄ  ＥｌｅｃｔｒｏｎｉｃｓのＴＣＣ（商標）、および３ＭのＣ−Ｐｌｙが含まれる。
【００４７】
図１０Ａ〜１０Ｂは、電力コアデバイスを製造するための平面コンデンサ積層薄板を作成する一般的な方法を示す側面図である。
【００４８】
図１０Ａは、図９Ｂの平面コンデンサ積層薄板３２０の側面図である。フォトレジスト（図１０Ａに示さず）を、箔３１０のそれぞれに塗布する。しかし、フォトレジストの一方だけが撮像され、現像されるため、箔３１０の一方だけがエッチングされることになる。その後、標準のプリント配線板処理条件を用いて、残ったフォトレジストを全て剥ぎ取る。適当なフォトレジストの例は、本件特許出願人から入手可能なＲｉｓｔｏｎ（登録商標）Ｐｈｏｔｏｒｅｓｉｓｔである。
【００４９】
図１０Ｂは、結果として得られるエッチング済積層薄板３４０の側面図であり、片側に箔３１０がエッチングによって除去された部分があり、他方の箔３１０はそのままである。
【００５０】
図１１を参照すると、箔上形成厚膜コンデンサ２４０を含んだ箔２１０が、平面コンデンサ層３４０に積層されている。この箔上コンデンサ構造は、裏返しにし、箔の部品面を平面コンデンサ積層薄板３４０のエッチング面に積層させて図１１に示すような電力コア構造サブ部品を形成することができる。あるいは、箔上コンデンサ構造の箔面を、平面コンデンサ積層薄板のエッチング面に積層させてもよい。こうした積層は、例えば、標準のプリント配線板プロセスにおいて、ＦＲ４エポキシプリプレグ３６０を使用して実施することができる。一実施形態では、エポキシプリプレグ型１０６を使用してもよい。適当な積層条件は、水銀柱２８インチまで真空抜きした真空室内、１８５℃、２０８ｐｓｉｇ、１時間の条件でよい。シリコーンゴムプレスパッドと、平滑なＰＴＦＥ充填ガラス剥離シートとを、箔２１０と３１０とに接触させて、エポキシが積層プレートを互いに接着してしまうのを防止することができる。誘電体プリプレグおよび積層材料は、例えば、標準のエポキシ、高Ｔｇエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアネートエステル樹脂、充填樹脂系、ＢＴエポキシ、および絶縁をもたらす他の樹脂および積層薄板など、任意のタイプの誘電材料でよい。回路層間でエポキシが積層プレートを互いに接着してしまうのを防止するために、剥離シートを箔と接触させておくことができる。結果として得られるサブ部品４００は、片面が箔２１０で、もう一方の面が箔３１０でカプセル化されている。
【００５１】
電力コアの代替設計は、前記個片化コンデンサ層の部品面を上にして、前記パターン形成平面コンデンサ積層薄板に積層させることを含み得ることを、当業者なら理解するであろう。かかる手法では、異なるエッチングパターン形成、および適当な諸層を接続するための異なるバイア形成が必要となる。こうした代替設計は、同じ設計要件を満たすことができる。
【００５２】
また、上述のデバイス実施形態（すなわちフェースダウン）に代替のエッチングパターンを使用して、同様の電気的機能を生み出すこともできる。図１２を参照すると、積層後、箔上形成コンデンサ箔２１０および平面コンデンサ箔３１０にフォトレジストが塗布されている。このフォトレジストを撮像し現像して金属箔をエッチングし、標準のプリント配線板処理条件を用いてフォトレジストを剥ぎ取る。このエッチングによって、箔２１０にトレンチ２６５が形成され、このトレンチは、第１の電極２３０と箔２１０との電気的接触を遮断し、箔２１０から第２の電極２７０を形成している。また、信号回路として使用できる任意の関連回路も、箔２１０から形成される。また、このエッチングによって、平面コンデンサ箔３１０上に、電極２８０と、関連回路とが形成される。
【００５３】
電力コア５００は、追加の層を含み得ること、または、諸層の積層を別の順序で形成し得ること、例えば、まず、図１０に示す平面コンデンサ積層薄板３４０の撮像面を他のプリント配線板層に積層させ、非撮像箔３１０にフォトレジストを塗布し、その箔をエッチングして、フォトレジストを剥ぎ取り、次いで、個片化埋込みコンデンサ層をその平面コンデンサ積層薄板に積層させることもできることを理解されたい。
【００５４】
図１３は、図１２に示す物品に、追加の積層薄板３６０およびはんだマスク２１５を加え、スルーホール２９５を穿設し、めっきした後の、結果として得られる電力コアデバイス６００の最後の実施形態の正面断面図を表す。平面コンデンサ積層薄板３４０と個片化埋込みコンデンサ２４０とを含む電力コア構造６００は、「電力コアパッケージ」と呼ばれる複数のパッケージ内に組み込むことができる。この電力コアパッケージとは、プリント配線板、ＩＣパッケージ、モジュール、インターポーザなどでよい。
【００５５】
本発明の電力コアデバイスは、少なくとも１つの信号層を介して相互接続された電力コア構造を含む。このデバイスは、２つ以上の信号層を含むこともでき、これらの信号層は、導電性バイアを介して接続される。
【００５６】
本発明では、各層を個別に構築し、次いで１回のステップで積層させる縦型相互接続の例（バイアフィル、プリント、エッチング、めっきバンプ）を利用することもできる。
【００５７】
本発明のデバイスは、インターポーザ、プリント配線板、マルチチップモジュール、エリアアレイパッケージ、システムオンパッケージ、システムインパッケージなどから選択することができる。
【図面の簡単な説明】
【００５８】
【図１】インピーダンスを低減させ、電力減衰またはオーバシュートを弱めるためにコンデンサが使用される典型的な従来技術の概略図である。
【図２】インピーダンスを低減させ、電力減衰またはオーバシュートを弱めるために使用される、通常の従来技術による表面実装（ＳＭＴ）コンデンサを有するプリント配線アセンブリの正面断面図である。
【図３】Ｐｅｎｔｉｕｍ（登録商標）４プロセッサパッケージなどのＢＧＡアセンブリのレイアウトのＶｃｃ（電力）接続およびＶｓｓ（グランド）接続の典型的な構成を示す図である。
【図４Ａ】電極パッドおよび個片化コンデンサの誘電体が、図３に示すレイアウトに対してどのように並べられるかを示す、第１の実施形態による電力コアデバイスの一部分の平面図である。
【図４Ｂ】電極パッドおよび個片化コンデンサの誘電体が、図３に示すレイアウトに対してどのように並べられるかを示す、第１の実施形態による電力コアデバイスの一部分の平面図である。
【図５】第１の実施形態による電力コアデバイスの一部分の、線ａ−ａに沿った正面断面図である。
【図６】第１の実施形態による電力コアデバイスの一部分の、線ｂ−ｂに沿った正面断面図である。
【図７】第１の実施形態による電力コアデバイスの一部分の、線ｃ−ｃに沿った正面断面図である。
【図８Ａ】個片化厚膜箔上焼成コンデンサの製造方法を示す図である。
【図８Ｂ】個片化厚膜箔上焼成コンデンサの製造方法を示す図である。
【図８Ｃ】個片化厚膜箔上焼成コンデンサの製造方法を示す図である。
【図８Ｄ】個片化厚膜箔上焼成コンデンサの製造方法を示す図である。
【図８Ｅ】個片化厚膜箔上焼成コンデンサの製造方法を示す図である。
【図８Ｆ】個片化厚膜箔上焼成コンデンサの製造方法を示す図である。
【図９Ａ】平面コンデンサ積層薄板の製造方法を示す図である。
【図９Ｂ】平面コンデンサ積層薄板の製造方法を示す図である。
【図１０Ａ】第１の実施形態による電力コアデバイスを製造するための、平面コンデンサ積層薄板の初期の処理を示す図である。
【図１０Ｂ】第１の実施形態による電力コアデバイスを製造するための、平面コンデンサ積層薄板の初期の処理を示す図である。
【図１１】第１の実施形態による電力コア構造のサブ部品の正面断面図である。
【図１２】本実施形態による電力コア構造の正面断面図である。
【図１３】追加のプリプレグ層と金属層とがコア構造に積層され、穿孔、めっきされたスルーホールバイアが形成された電力コアデバイスの正面断面図である。
【図１】
2007116177.tif 000003
【図２】
2007116177.tif 000004
【図３】
2007116177.tif 000005
【図４Ａ】
2007116177.tif 000006
【図４Ｂ】
2007116177.tif 000007
【図５】
2007116177.tif 000008
【図６】
2007116177.tif 000009
【図７】
2007116177.tif 000010
【図８Ａ】
2007116177.tif 000011
【図８Ｂ】
2007116177.tif 000012
【図８Ｃ】
2007116177.tif 000013
【図８Ｄ】
2007116177.tif 000014
【図８Ｅ】
2007116177.tif 000015
【図８Ｆ】
2007116177.tif 000016
【図９Ａ】
2007116177.tif 000017
【図９Ｂ】
2007116177.tif 000018
【図１０Ａ】
2007116177.tif 000019
【図１０Ｂ】
2007116177.tif 000020
【図１１】
2007116177.tif 000021
【図１２】
2007116177.tif 000022
【図１３】
2007116177.tif 000023