(57)【要約】【課題】複数の絶縁電源を必要とせず制御回路が簡単で、小容量の補助インダクタを採用でき、寸法／重量を軽減でき、電源電流を断続させることなく、大容量化が可能な単方向ＤＣ−ＤＣコンバータを提供する。【解決手段】第１のインダクタ１０８ａに流れる電流を主ＩＧＢＴ１０１で断続させ、主インダクタ１０８ａに蓄えたエネルギーを出力側へ放出するダイオード１０７を備えた単方向ＤＣ−ＤＣコンバータにおいて、主インダクタ１０８ａと磁気結合した補助インダクタ１０８ｂに蓄えたエネルギーを利用して、逆並列ダイオード１０２に電流を流す補助ＩＧＢＴ１０４を備える。これにより、主ＩＧＢＴ１０１をオンする時点を含む短期間（ｔ０〜ｔ２）に、逆並列ダイオード１０２に電流を流し、ＺＶＺＣＳを達成する。【選択図】図１
2007282376.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から第１のインダクタに流れる電流を断続させる第１のスイッチング素子と、この第１のスイッチング素子に逆並列接続されたダイオードと、前記第１のスイッチング素子に並列接続されたスナバコンデンサと、前記第１のスイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、前記第１のスイッチング素子をオンする時点を含む短期間に、逆並列接続された前記ダイオードに電流を流す回路手段と、前記インダクタに蓄えたエネルギーを出力側へ放出するダイオードを備えた単方向ＤＣ−ＤＣコンバータにおいて、前記回路手段は、前記第１のインダクタと磁気的に結合した第２のインダクタと、この第２のインダクタに蓄えたエネルギーを利用して、逆並列接続された前記ダイオードに電流を流す第２のスイッチング素子を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１において、直流電源に接続した第１のインダクタと第１のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間に接続された第２のインダクタと第２のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオンさせる手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１において、直流電源に接続した第１のインダクタと第１のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間に接続された第２のインダクタと第２のスイッチング素子の直列接続体と、前記第１のインダクタの両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオンさせる手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項４】
請求項２において、前記平滑回路は、前記第１のスイッチング素子の両端間に接続されたコンデンサとインダクタの直列回路、および、このインダクタの両端間に接続されたダイオードとコンデンサの直列回路とを備え、このコンデンサの両端間に負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項５】
請求項２において、前記平滑回路は、前記第１のスイッチング素子の両端間に接続されたコンデンサとダイオードの直列回路、および、このダイオードの両端間に接続されたインダクタとコンデンサの直列回路とを備え、このコンデンサの両端間に負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項６】
請求項４において、前記平滑回路内の前記インダクタは、前記第１，第２のインダクタと磁気的に結合していることを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項７】
請求項１において、フライバックトランスを備え、前記第１のインダクタは、前記フライバックトランスの１次巻線であり、その２次巻線から前記ダイオードとコンデンサを介して負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項８】
請求項１において、フライバックトランスを備え、前記第１のスイッチング素子の両端間にコンデンサと前記フライバックトランスの１次巻線の直列回路を接続し、前記フライバックトランスの２次巻線から前記ダイオードとコンデンサを介して負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項９】
請求項７において、前記第１のスイッチング素子の両端間にコンデンサと第２のフライバックトランスの１次巻線の直列回路を接続し、前記第２のフライバックトランスの２次巻線から整流平滑回路を介して第２の負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１０】
請求項９において、前記第１，第２のフライバックトランスの少なくとも一方をフォワードトランスとしたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１１】
請求項１０において、前記第１，第２のトランスの出力を同一の負荷に並列に供給するように構成したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１２】
直流電源から第１のインダクタに流れる電流を断続させる第１のスイッチング素子と、この第１のスイッチング素子に逆並列接続されたダイオードと、前記第１のスイッチング素子に並列接続されたスナバコンデンサと、前記第１のスイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、前記第１のスイッチング素子をオンする時点を含む短期間に、逆並列接続された前記ダイオードに電流を流す回路手段と、前記インダクタに蓄えたエネルギーを出力側へ放出するダイオードを備えたＤＣ−ＤＣコンバータにおいて、前記回路手段は、直流電源から前記第１のインダクタおよび前記第１のスイッチング素子に流れる電流路内に挿入された第２のインダクタと、この第２のインダクタに蓄えたエネルギーを利用して、逆並列接続された前記ダイオードに電流を流す第２のスイッチング素子を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１３】
請求項１１において、直流電源に接続した第１，第２のインダクタと第１のスイッチング素子の直列接続体と、前記第２のインダクタの両端間に接続されたコンデンサと第２のスイッチング素子の直列接続体と、前記第２のスイッチング素子に逆並列接続されたダイオードと、前記第２のスイッチング素子の両端間に接続されたスナバコンデンサと、前記第２のインダクタと前記第１のスイッチング素子の直列回路の両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオフさせる手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１４】
請求項１２において、フライバックトランスを備え、前記第１のインダクタは、前記フライバックトランスの１次巻線であり、その２次巻線から前記ダイオードとコンデンサを介して負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１５】
請求項１２において、フライバックトランスを備え、前記第２のインダクタと前記第１のスイッチング素子の直列回路の両端間にコンデンサと前記フライバックトランスの１次巻線の直列回路を接続し、前記フライバックトランスの２次巻線から前記ダイオードとコンデンサを介して負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１６】
請求項１４において、前記第２のインダクタと前記第１のスイッチング素子の直列回路の両端間にコンデンサと第２のフライバックトランスの１次巻線の直列回路を接続し、前記第２のフライバックトランスの２次巻線から整流平滑回路を介して第２の負荷を接続したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１７】
請求項１６において、前記第１，第２のフライバックトランスの少なくとも一方をフォワードトランスとしたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１８】
請求項１７において、前記第１，第２のトランスの出力を同一の負荷に並列に供給するように構成したことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１９】
直流電源から第１のインダクタに流れる電流を断続させる第１のスイッチング素子と、この第１のスイッチング素子に逆並列接続されたダイオードと、前記第１のスイッチング素子に並列接続されたスナバコンデンサと、前記第１のスイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、前記第１のスイッチング素子をオンする時点を含む短期間に、逆並列接続された前記ダイオードに電流を流す回路手段と、前記インダクタに蓄えたエネルギーを出力側へ放出するダイオードを備えた単方向ＤＣ−ＤＣコンバータにおいて、直流電源に接続した第１のインダクタと第１のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間に接続された第２のインダクタと第２のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオンさせる制御装置を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項２０】
請求項１９において、前記第２のインダクタは、前記第１のインダクタと磁気的に結合していることを特徴とする単方向ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された電力の電圧を、異なる電圧へ変換する単方向ＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
入力された電力の電圧を所望の電圧に変換して出力する単方向ＤＣ−ＤＣコンバータは、ソフトスイッチング技術によりスイッチング損失を低減することで高効率化が可能である。これに伴い、スイッチング素子の駆動周波数を高周波化することで、インダクタやコンデンサなどの受動素子を小型化できる。
【０００３】
特許文献１には、ソフトスイッチング可能な単方向ＤＣ−ＤＣコンバータが開示されている。主回路構成の概略は、直流電源に直接に主スイッチング素子を通した後、インダクタと負荷を直列接続し、前記直流電源と主スイッチング素子の直列回路に対して、補助スイッチング素子を含む補助共振回路を接続したものである。
【０００４】
また、非特許文献１には、インダクタにより、主スイッチング素子の電流変化率を抑制するゼロ電流スイッチング（ＺＣＳ）方式の単方向ＤＣ−ＤＣコンバータが開示されている。
【０００５】
なお、双方向ＤＣ−ＤＣコンバータにおけるソフトスイッチング可能な回路構成については、例えば、特許文献２等が知られている。
【０００６】
【特許文献１】特開２００５−３１８７６６号公報
【非特許文献１】弦田他「電気自動車用９８．５％高効率チョッパ回路ＱＲＡＳの提案と実験」電学論Ｄ，１２５巻１１号，２００５年
【特許文献２】特開２００４−１２９３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の示した回路では、主スイッチング素子と補助主スイッチング素子の基準電位が異なるので、制御回路用として、２組の絶縁した電源が必要となり、複雑・高価となる。また、共振用インダクタに流れる電流が大きく、主インダクタの１／２以上に相当する大きさが必要で、寸法／重量が大きくなる。さらに、直流電源に、主スイッチング素子を直接直列接続しているため、電源電流は断続せざるを得ず、大容量化には向いていない。
【０００８】
本発明の目的は、制御回路用として、複数の絶縁電源を必要とせず、制御回路が簡単な単方向ＤＣ−ＤＣコンバータを提供することである。
【０００９】
また、本発明の他の目的は、補助インダクタとして、比較的小容量のインダクタを採用でき、寸法／重量を軽減できる単方向ＤＣ−ＤＣコンバータを提供することである。
【００１０】
さらに、本発明の他の目的は、電源電流を断続させることなく、大容量化が可能な単方向ＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【００１１】
本発明はその一面において、直流電源から第１のインダクタに流れる電流を断続させる第１のスイッチング素子と、この第１のスイッチング素子に逆並列接続されたダイオードと、前記第１のスイッチング素子に並列接続されたスナバコンデンサと、前記第１のスイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、前記第１のスイッチング素子をオンする時点を含む短期間に、逆並列接続された前記ダイオードに電流を流す回路手段と、前記インダクタに蓄えたエネルギーを出力側へ放出するダイオードを備えた単方向ＤＣ−ＤＣコンバータにおいて、前記回路手段は、前記第１のインダクタと磁気的に結合した第２のインダクタと、この第２のインダクタに蓄えたエネルギーを利用して、逆並列接続された前記ダイオードに電流を流す第２のスイッチング素子を備えたことを特徴とする。
【００１２】
本発明の望ましい実施態様においては、直流電源に接続した第１のインダクタと第１のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間に接続された第２のインダクタと第２のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオンさせる手段を備える。
【００１３】
また、本発明の望ましい他の実施態様においては、直流電源に接続した第１のインダクタと第１のスイッチング素子の直列接続体と、前記第１のスイッチング素子の両端間に接続された第２のインダクタと第２のスイッチング素子の直列接続体と、前記第１のインダクタの両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオンさせる手段を備える。
【００１４】
本発明は他の一面において、直流電源から第１のインダクタに流れる電流を断続させる第１のスイッチング素子と、この第１のスイッチング素子に逆並列接続されたダイオードと、前記第１のスイッチング素子に並列接続されたスナバコンデンサと、前記第１のスイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、前記第１のスイッチング素子をオンする時点を含む短期間に、逆並列接続された前記ダイオードに電流を流す回路手段と、前記インダクタに蓄えたエネルギーを出力側へ放出するダイオードを備えたＤＣ−ＤＣコンバータにおいて、前記回路手段は、直流電源から前記第１のインダクタおよび前記第１のスイッチング素子に流れる電流路内に挿入された第２のインダクタと、この第２のインダクタに蓄えたエネルギーを利用して、逆並列接続された前記ダイオードに電流を流す第２のスイッチング素子を備えたことを特徴とする。
【００１５】
本発明の望ましい実施態様においては、直流電源に接続した第１，第２のインダクタと第１のスイッチング素子の直列接続体と、前記第２のインダクタの両端間に接続されたコンデンサと第２のスイッチング素子の直列接続体と、前記第２のスイッチング素子に逆並列接続されたダイオードと、前記第２のスイッチング素子の両端間に接続されたスナバコンデンサと、前記第２のインダクタと前記第１のスイッチング素子の直列回路の両端間電圧を平滑して出力電圧を取り出す平滑回路と、前記第１のスイッチング素子をオンさせる直前に、前記第２のスイッチング素子をオフさせる手段を備える。
【発明の効果】
【００１６】
本発明の望ましい実施態様によれば、制御回路用として、複数の絶縁電源を必要とせず、制御回路が簡単な単方向ＤＣ−ＤＣコンバータを提供することができる。
【００１７】
また、本発明の望ましい実施態様によれば、補助インダクタとして、比較的小容量のインダクタを採用でき、寸法／重量を軽減できる単方向ＤＣ−ＤＣコンバータを提供することができる。
【００１８】
さらに、本発明の望ましい実施態様によれば、電源電流を断続させることなく、大容量化が可能な単方向ＤＣ−ＤＣコンバータを提供することができる。
【００１９】
本発明によるその他の目的と特徴は、以下に述べる実施形態の中で明らかにする。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
まず、図１，図２を用いて本発明の第１の実施形態について説明する。
【００２１】
図１は、本発明の第１の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態は、入力電圧より高い電圧を出力する昇圧動作と、入力電圧より低い電圧を出力する降圧動作の両方の動作を可能にした昇降圧形の単方向ＤＣ−ＤＣコンバータである。
【００２２】
図１の主回路構成を説明すると、直流電源は、商用交流電源１と、インダクタ３及びコンデンサ４で構成されたフィルタ回路、整流回路２、並びに高周波フィルタ５から構成されている。すなわち、商用交流電源１の交流電圧は、インダクタ３及びコンデンサ４で構成されたフィルタ回路を介し、整流回路２で全波整流され、インダクタとコンデンサで構成される高周波フィルタ５によって滑らかな直流電圧に変換される。
【００２３】
高周波フィルタ５のコンデンサの両端ａ―ｂ点間の直流電源には、主（第１の）インダクタ１０８ａと主（第１の）スイッチング素子であるＩＧＢＴ１０１の直列回路が接続されている。この主ＩＧＢＴ１０１には逆並列にダイオード１０２が接続され、更に並列に、スナバコンデンサ１０３が接続されている。出力電圧を取り出すために、主ＩＧＢＴ１０１の両端ｃ−ｂ間には、コンデンサ１０６とインダクタ１０９の直列回路が接続され、このインダクタ１０９の両端ｄ−ｂ間には、ダイオード１０７とコンデンサ１１０の直列回路が接続されている。このコンデンサ１１０の両端が、単方向ＤＣ−ＤＣコンバータの出力端子であり、負荷１１２が接続されている。
【００２４】
以上は、一般的な単方向ＤＣ−ＤＣコンバータの一構成であり、これに、本発明によるゼロ電圧ゼロ電流スイッチング（ＺＶＺＣＳ）回路を付加している。
【００２５】
すなわち、主（第１の）スイッチング素子であるＩＧＢＴ１０１の両端ｃ−ｂ間に、
補助（第２の）インダクタ１０８ｂ、ダイオード１１１、並びに補助（第２の）スイッチング素子であるＩＧＢＴ１０４の直列回路が接続されている。この補助ＩＧＢＴ１０４にも逆並列にダイオード１０５が接続されている。さらに、補助（第２の）インダクタ１０８ｂは、主（第１の）インダクタ１０８ａと磁気的に結合している。
【００２６】
図２は、本発明の第１の実施形態の動作を説明する各部の電圧電流波形図である。この図を参照しながら、第１の実施形態の動作を説明する。まず、時刻ｔ０以前においては、主ＩＧＢＴ１０１および補助ＩＧＢＴ１０４のゲートに駆動信号が印加されておらず、両ＩＧＢＴはオフ状態である。時刻ｔ０において、補助ＩＧＢＴ１０４の駆動信号をオンすると、スナバコンデンサ１０３に充電されていた電荷は、スナバコンデンサ１０３→補助インダクタ１０８ｂ→ダイオード１１１→補助ＩＧＢＴ１０４→スナバコンデンサ１０３のループで放電され、電荷が引き抜かれる。このとき流れる電流は、補助インダクタ１０８ｂの漏れインダクタンスにより、ｄｉ／ｄｔが緩やかなＺＣＳとなり、補助ＩＧＢＴ１０４のターンオン損失を低減できる。一方、補助ＩＧＢＴ１０４のターンオンにより、補助インダクタ１０８ｂに蓄えられたエネルギーが、インダクタ１０８ｂ→ダイオード１１１→補助ＩＧＢＴ１０４→ダイオード１０２→インダクタ１０８ｂのループで電流Ｉｓ（すなわち−Ｉｍ）を流す。このため、その直後の時刻ｔ１で、主ＩＧＢＴ１０１に駆動信号を印加すれば、ダイオード１０２が通電している期間に主ＩＧＢＴ１０１をオンすることとなる。すなわち、主ＩＧＢＴ１０１は、ゼロ電圧スイッチング（以下、ＺＶＳと呼ぶ）、ゼロ電流スイッチング（以下、ＺＣＳと呼ぶ）が可能となる。したがって、主ＩＧＢＴ１０１のオンに伴うスイッチング損失が発生しなくなる。
【００２７】
次に、時刻ｔ２で、主ＩＧＢＴ１０１に電流が流れ初め、時刻ｔ３では、インダクタ１０８ｂ→ダイオード１１１→補助ＩＧＢＴ１０４→ダイオード１０２→インダクタ１０８ｂのループの電流は流れなくなる。一方、直流電源の正極ａ→インダクタ１０８ａ→主ＩＧＢＴ１０１→直流電源の負極ｂに電流が流れるとともに、コンデンサ１０６→インダクタ１０９に電流が流れる。
【００２８】
時刻ｔ４で、主ＩＧＢＴ１０１および補助ＩＧＢＴ１０４のゲート駆動信号をオフする。まず、主ＩＧＢＴ１０１の電流が遮断されると、時刻ｔ４からｔ５にかけて、直流電源からインダクタ１０８ａ、スナバコンデンサ１０３に電流が流れ、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧は、スナバコンデンサ１０３の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ１０３により、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧のｄｖ／ｄｔを緩やかにすることで、ＺＶＳを可能にし、ターンオフ損失を低減することができる。一方、補助ＩＧＢＴ１０４には、時点ｔ３以降、電流が流れていないため、時点ｔ４でのターンオフに際してターンオフ損失は発生しない。主インダクタ１０８ａに蓄えられたエネルギーは、コンデンサ１０６、ダイオード１０７を介してコンデンサ１１０に充電され、インダクタ１０９に蓄えられたエネルギーも、ダイオード１０７を介してコンデンサ１１０に充電される。
【００２９】
その後、時刻ｔ６で補助ＩＧＢＴ１０４をオンすると、スナバコンデンサ１０３に充電された電荷は、スナバコンデンサ１０３→補助インダクタ１０８ｂ→ダイオード１１１→補助ＩＧＢＴ１０４→スナバコンデンサ１０３のループで電流が流れ、電荷が引き抜かれる。このとき流れる電流は、補助インダクタ１０８ｂの漏れインダクタンスにより、ｄｉ／ｄｔが緩やかなＺＣＳとなり、ターンオン損失を低減できる。ここで、時点ｔ６からｔ１までの時間差をΔｔとすると、補助ＩＧＢＴ１０４を、主ＩＧＢＴ１０１よりΔｔだけ早めにオンさせることで、スナバコンデンサ１０３の電荷を引き抜き、主ＩＧＢＴ１０１に流れる突入電流を抑制している。この時間差Δｔの最適値は、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧がゼロＶとなった瞬間に、主ＩＧＢＴ１０１をオンするタイミングが最も効率が良くなる。
【００３０】
図３は、主ＩＧＢＴ１０１の導通比に対する昇降圧比の関係を示すグラフである。ここで、入力電圧と出力電圧の比を昇降圧比と呼ぶこととする。昇降圧比が１．０未満である場合は降圧動作、１．０を超える場合は昇圧動作である。図３のように、主ＩＧＢＴ１０１の導通比０．５において、昇降圧比は１．０となり、導通比０．５未満とすることで降圧動作が、導通比０．５超とすることで昇圧動作が可能となる。
【００３１】
また、ダイオード１１１は、補助ＩＧＢＴ１０４が逆耐圧阻止型であれば省略することも可能である。
【００３２】
このように、本実施形態は、次のように構成されている。まず、直流電源（１〜５）から第１のインダクタ１０８ａに流れる電流を断続させる第１のスイッチング素子１０１と、この第１のスイッチング素子１０１に逆並列にダイオード１０２、並列にスナバコンデンサ１０３を接続している。この第１のスイッチング素子１０１をオン／オフさせ、そのデューティを制御する制御装置（図示せず）を備えている。次に、第１のスイッチング素子１０１をオンする時点を含む短期間（ｔ０〜ｔ２）に、逆並列接続された前記ダイオード１０２に電流を流す回路手段（１０４，１０８ｂ，１１１）を備えている。さらに、前記インダクタ１０８ａに蓄えたエネルギーを出力側へ放出するダイオード１０７を備えた単方向ＤＣ−ＤＣコンバータを前提としている。ここで、第１のインダクタ１０８ａと磁気結合した第２のインダクタ１０８ｂと、このインダクタ１０８ｂに蓄えたエネルギーを利用して、逆並列ダイオード１０２に電流を流す第２のスイッチング素子１０４を備えた単方向ＤＣ−ＤＣコンバータである。
【００３３】
本実施形態によれば、補助インダクタ、補助ＩＧＢＴ１０４、ダイオード１１１、およびスナバコンデンサ１０３で構成される補助共振回路を備えることで、ＺＶＳ，ＺＣＳターンオン，ＺＶＳターンオフが可能となり、損失を大幅に低減できる。また、スイッチング損失が大幅に低減できることから高周波化が可能となり、インダクタおよびコンデンサの小型化およびコスト低減が可能となる。さらに、主ＩＧＢＴ１０１の導通比のコントロールにより、降圧から昇圧まで出力が可能となる。
【００３４】
（第２の実施形態）
図４は、本発明の第２の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態も、昇降圧形ソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図４において、図１と同一の構成要素には同一符号を付し、重複説明は避ける。
【００３５】
本実施形態が第１の実施形態と異なる点は、主スイッチング素子であるＩＧＢＴ１０１の両端ｃ−ｂからの出力電圧の取り出し方であり、図１のダイオード１０７と第３のインダクタ１０９の接続位置を入れ替えた構成である。主ＩＧＢＴ１０１の両端ｃ−ｂ間に、コンデンサ１０６とダイオード４０１の直列回路を接続し、このダイオード４０１の両端ｄ−ｂ間に、第３のインダクタ４０２とコンデンサ１１０の直列回路を接続している。このコンデンサ１１０の両端が、単方向ＤＣ−ＤＣコンバータの出力端子であり、負荷１１２を接続している。
【００３６】
次に、動作について説明するが、電圧電流波形図は図２と全く同一である。すなわち、ダイオード１０２に電流が流れている期間に主ＩＧＢＴ１０１をオンすることで、ゼロ電圧スイッチング（以下、ＺＶＳと呼ぶ）、ゼロ電流スイッチング（以下、ＺＣＳと呼ぶ）が可能となり、ターンオンスイッチング損失が発生しなくなる。また、主ＩＧＢＴ１０１のオフ時には、スナバコンデンサ１０３により、主ＩＧＢＴ１０１のコレクタ，エミッタ間電圧のｄｖ／ｄｔを緩やかにすることでＺＶＳを可能にし、ターンオフ損失を低減することができる。一方、補助ＩＧＢＴ１０４のオフに際しては、補助ＩＧＢＴ１０４に電流が流れていないため、ターンオフ損失は発生しない。
【００３７】
図１と異なる点は、インダクタ１０８ａに蓄えられたエネルギーが、コンデンサ１０６に充電するようにダイオード４０１を介して電流が流れることである。第３のインダクタ４０２に蓄えられたエネルギーは、ダイオード４０１を介してコンデンサ１１０に充電される。このときの充電されるエネルギーは、入力電圧とは正負逆転した電圧を発生する。つまりｂ点が高電位側となる。
【００３８】
主ＩＧＢＴ１０１の導通比と昇降圧比の関係は、第１の実施形態と同様、図３のようなる。
【００３９】
（第３の実施形態）
図５は、本発明の第３の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も昇降圧形のソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図５において、図１および図４と同一の構成要素には同一符号を付し、重複説明は避ける。
【００４０】
図５の主回路構成を説明すると、直流電源ａ−ｂ端子間に、主ＩＧＢＴ５０１と主インダクタ５０７ａの直列回路が接続され、主ＩＧＢＴ５０１と逆並列にダイオード５０２、並列にスナバコンデンサ５０３が接続されている。主インダクタ５０７ａの両端ｅ−ｂ間にはコンデンサ１０６とダイオード５０８の直列回路が接続され、このダイオード５０８の両端ｄ−ｂ間には、第３のインダクタ５０９とコンデンサ１１０の直列回路が接続されている。このコンデンサ１１０の両端が、単方向ＤＣ−ＤＣコンバータの出力端子であり、負荷１１２が接続されている。
【００４１】
主ＩＧＢＴ５０１の両端ａ−ｅ間には、ダイオード５０６、補助ＩＧＢＴ５０４、および補助（第２の）インダクタ５０７ｂの直列回路が接続されている。また、補助ＩＧＢＴ５０４と逆並列にダイオード５０５が接続されている。
【００４２】
次に、動作について説明するが、電圧電流波形図は図２と全く同一となるので、図２を参照しながら説明する。まず初めに、主ＩＧＢＴ５０１および補助ＩＧＢＴ５０４がオフ状態の時を説明する。主ＩＧＢＴ５０１および補助ＩＧＢＴ５０４のゲートに駆動信号が印加されていないため主ＩＧＢＴ５０１および補助ＩＧＢＴ５０４がオフ状態となり電流は流れない。次に時刻ｔ１からｔ６までの動作を説明する。時刻ｔ１で主ＩＧＢＴ５０１に駆動信号が印加されるが、インダクタ５０７ｂの蓄えられたエネルギーにより、インダクタ５０７ｂ，ダイオード５０２，ダイオード５０６，補助ＩＧＢＴ５０４のループに電流Ｉｓ（−Ｉｍ）が流れている。このため、主ＩＧＢＴ５０１には電流は流れていない。つまり、ダイオード５０２に電流が流れている期間に主ＩＧＢＴ５０１をオンすることで、ＺＶＳ、ＺＣＳが可能となりスイッチング損失が発生しなくなる。次に、時刻ｔ２で主ＩＧＢＴ５０１に電流が流れ初め、時刻ｔ３では、インダクタ５０７ｂ，ダイオード５０２、ダイオード１１１，補助ＩＧＢＴ５０４に電流は流れなくなる。一方、インダクタ５０７ａ、主ＩＧＢＴ５０１に電流が流れるとともに、コンデンサ１０６、インダクタ５０９に電流が流れる。時刻ｔ４で、主ＩＧＢＴ５０１および補助ＩＧＢＴ５０４をオフすると、主ＩＧＢＴ５０１の電流が遮断され、時刻ｔ４からｔ５に掛けて、電源からインダクタ５０７ａ、スナバコンデンサ５０３に電流が流れる。ここで、主ＩＧＢＴ５０１のコレクタ，エミッタ間電圧は、スナバコンデンサ５０３の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ５０３により、主ＩＧＢＴ５０１のコレクタ，エミッタ間電圧のｄｖ／ｄｔを緩やかにすることでＺＶＳを可能にし、ターンオフ損失を低減することができる。一方、補助ＩＧＢＴ５０４には電流が流れていないためターンオフ損失が発生しない。インダクタ５０７ａに蓄えられたエネルギーは、コンデンサ１０６に充電するようにダイオード５０８を介して電流が流れる。インダクタ５０９に蓄えられたエネルギーはコンデンサ１１０、ダイオード５０８に電流が流れ充電される。時刻ｔ６で補助ＩＧＢＴ５０４をオンすると、スナバコンデンサ５０３に充電されている電荷は、インダクタ５０８ｂ、スナバコンデンサ５０３、ダイオード５０６，補助ＩＧＢＴ５０４，インダクタ５０７ｂのループに電流を流し、電荷が引き抜かれる。このとき流れる電流は、インダクタ５０７ｂの漏れインダクタンスによりｄｉ／ｄｔが緩やかになりＺＣＳとなりターンオン損失を低減できる。ここで、ｔ６からｔ１までの時間差をΔｔとすると、補助ＩＧＢＴ５０４を主ＩＧＢＴ５０１よりΔｔだけ早めにオンさせることでスナバコンデンサ５０３の電荷を引き抜き、主ＩＧＢＴ５０１に流れる突入電流を抑制している。このΔｔの最適値は、主ＩＧＢＴ５０１のコレクタ，エミッタ間電圧がゼロＶとなった瞬間に主ＩＧＢＴ５０１をオンするタイミングとすれば、最も効率が良くなる。
【００４３】
主ＩＧＢＴ５０１の導通比と昇降圧比の関係は、第１の実施形態と同じく図３となる。
【００４４】
以上説明したように、本実施形態によれば、ＩＧＢＴ，ダイオード，スナバコンデンサ、およびインダクタで構成される補助共振回路を備えることで、ＺＶＳ，ＺＣＳターンオン，ＺＶＳターンオフが可能となり、損失を大幅に低減できる。さらに、スイッチング損失を大幅に低減できることから高周波化が可能となり、インダクタおよびコンデンサの小型化およびコスト低減が可能となる。また、主ＩＧＢＴ５０１の導通比をコントロールすることにより、高精度な昇降圧動作が可能である。
【００４５】
（第４の実施形態）
図６は、本発明の第４の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も、昇降圧形ソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図６において、図１、図４および図５と同一の構成要素には同じ符号を付し、重複説明は避ける。
【００４６】
図６の構成を説明する。図６において図１と異なっている点はインダクタ６０１を３巻線の結合型インダクタとした点である。
【００４７】
図７は、本発明の第４の実施形態の動作を説明する各部の電圧電流波形図である。
【００４８】
動作は、第１の実施形態と同様であり、異なる点は、インダクタ６０１ｃがインダクタ６０１ａと結合しているため、コンデンサ１０６に充電されている電圧とは逆向きの電圧をインダクタ６０１ｃに発生している。このため、インダクタ６０１ｃに印加される電圧が減少し、図７に示すように、流れる電流Ｉｃｏｉｌの電流変化（ｄｉ／ｄｔ）が小さくなる。これより、インダクタ６０１ａ〜６０１ｃのコア内部の磁束変化が小さくなり、コアでの損失が低減される。
【００４９】
以上のように本実施形態によれば、インダクタを１つのコアに巻いて構成したことで、コア内部の磁束変化を抑制でき、コア損失を大幅に低減できる。また、電流変化も少なくなることから、インダクタの巻線自体の損失も低減できる。さらに、巻線をリッツ線等の効果な線材を使わず単線を使えることから、コスト低減にも効果がある。
【００５０】
（第５の実施形態）
図８は、本発明の第５の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も、昇降圧形のソフトスイッチングＤＣ−ＤＣコンバータである。図８において、図１〜図７と同一の構成要素には同一符号を付し、重複説明は避ける。
【００５１】
図８の主回路構成を説明する。この実施形態では、第１の実施形態と同様に、直流電源端子ａ−ｂ間に、第１のインダクタ８０８に流れる電流を断続させる第１のスイッチング素子１０１を備えている。また、この第１のスイッチング素子１０１に逆並列接続されたダイオード１０２と、前記第１のスイッチング素子１０１に並列接続されたスナバコンデンサ１０３を備えている点も同じである。さらに、前記第１のスイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、前記インダクタ８０８に蓄えたエネルギーを出力側へ放出するダイオード１０７を備えた点も同じである。
【００５２】
ここで、前記第１のスイッチング素子１０１をオンする時点を含む短期間に、逆並列接続された前記ダイオード１０２に電流を流す回路手段の構成が異なる。すなわち、前記回路手段は、直流電源から第１のインダクタ８０８および第１のスイッチング素子１０１に流れる電流路内に挿入された第２のインダクタ８０９を備えている。また、この第２のインダクタ８０９に蓄えたエネルギーを利用して、逆並列接続された前記ダイオード１０２に電流を流す第２のスイッチング素子８０４を備えている。具体的には、第２のインダクタ８０９の両端間に、コンデンサ８１０と補助（第２の）スイッチング素子８０４の直列回路を接続している。この補助スイッチング素子８０４には、逆並列にダイオード８０５、並列にスナバコンデンサ８０６が接続されている。
【００５３】
図９は、本発明の第５の実施形態の動作を説明する各部の電圧電流波形図であり、この図を参照しながら、動作を説明する。主ＩＧＢＴ１０１，補助ＩＧＢＴ８０４がオフ状態での動作は前述の第１の実施形態と同様である。時刻ｔ１で主ＩＧＢＴ１０１に駆動信号が印加されるが、主インダクタ８０９に蓄えられたエネルギーにより、主インダクタ８０９，コンデンサ１０６，ダイオード８０７、コンデンサ１１０、ダイオード１０２のループに電流−Ｉｍが流れているため、主ＩＧＢＴ１０１には電流は流れていない。これにより、ＺＶＳ、ＺＣＳターンオンが実現できる。次に、時刻ｔ２でインダクタ８０９のエネルギーがなくなると、主ＩＧＢＴ１０１が導通し、直流電源から、主インダクタ８０８、補助インダクタ８０９、および主ＩＧＢＴ１０１の直列回路に電流が流れる。同時に、インダクタ１０９→コンデンサ１０６→補助インダクタ８０９→主ＩＧＢＴ１０１→インダクタ１０９のループに電流が流れる。時刻ｔ３で主ＩＧＢＴ１０１を遮断すると、直流電源からの電流は、主インダクタ８０８、補助インダクタ８０９、スナバコンデンサ１０３の経路で流れる。また、コンデンサ１０６、補助インダクタ８０９、スナバコンデンサ１０３、インダクタ１０９の経路に電流が流れ、主ＩＧＢＴ１０１のコレクタ，エミッタ間電圧はスナバコンデンサ１０３の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ１０３により、主ＩＧＢＴ１０１のコレクタ，エミッタ間電圧のｄｖ／ｄｔを緩やかにすることでＺＶＳを可能にし、ターンオフ損失を低減することができる。また、補助インダクタ８０９に蓄えられたエネルギーが、ダイオード８０５、コンデンサ８１０の経路に流れる。さらに、主インダクタ８０８に蓄えられたエネルギーは、コンデンサ１０６、ダイオード１０７、コンデンサ１１０の経路と、インダクタ１０９、ダイオード１０７の経路に電流が流れ、負荷１１２にエネルギーを供給する。次に、時刻ｔ４で補助ＩＧＢＴ８０４にオン信号を印加するが、ダイオード８０５の導通期間であるため、補助ＩＧＢＴ８０４には電流が流れない。つまり、ＺＶＳ、ＺＣＳターンオンが実現できることとなる。時刻ｔ５で、補助インダクタ８０９のエネルギーがなくなり、コンデンサ８１０、補助ＩＧＢＴ８０４、補助インダクタ８０９に電流が流れる。次に、時刻ｔ６で補助ＩＧＢＴ８０４を遮断すると、コンデンサ８１０、コンデンサ８０６、補助インダクタ８０９の経路に電流が流れ、補助ＩＧＢＴ８０４の両端電圧はスナバコンデンサ８０６の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ８０６により補助ＩＧＢＴ８０４のコレクタ，エミッタ間電圧のｄｖ／ｄｔを緩やかにすることで、ＺＶＳを可能にしターンオフ損失を低減することができる。
【００５４】
以上説明したように本実施形態によれば、ＩＧＢＴ，コンデンサ、インダクタで構成される補助共振回路を備えることで、ＺＶＳ，ＺＣＳターンオン，ＺＶＳターンオフが可能となり損失を大幅に低減できる。さらに、スイッチング損失を大幅に低減できることから高周波化が可能となり、インダクタおよびコンデンサの小型化およびコスト低減が可能となる。また、主ＩＧＢＴ１０１の導通比をコントロールすることにより、高精度な昇降圧動作が可能である。
【００５５】
（第６の実施形態）
図１０は、本発明の第６の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も昇降圧形のソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図１０において、図８までと同一の構成要素には同一符号を付し、重複説明は避ける。
【００５６】
図１０の主回路構成を説明すると、第１の実施形態と異なる点は、主インダクタ１０８ａ、補助インダクタ１０８ｂを、フライバックトランス（インダクタ）１００１ａ〜１００１ｃとしたことである。また、フライバックトランスの２次巻線１００１ｂには、平滑回路としてのダイオード１０７とコンデンサ１１０を介して、負荷１１２を接続している。
【００５７】
ソフトスイッチング動作については、第１の実施形態と同様である。動作の異なっている点としては、フライバックトランス（インダクタ）によるエネルギーの伝達である。エネルギーの伝達方法について説明する。主ＩＧＢＴ１０１がオンすると、電流はフライバックトランス１００１の１次巻線１００１ａ、主ＩＧＢＴ１０１の経路と、インダクタ１０９、コンデンサ１０６、主ＩＧＢＴ１０１の経路に電流が流れる。この主ＩＧＢＴ１０１がオンしている期間にフライバックトランス１００１ａに流れる電流によりコアが磁化され、エネルギーが蓄えられる。次に、主ＩＧＢＴ１０１がオフすると、フライバックトランス１００１に蓄えられたエネルギーが２次巻線１００１ｂへと放出され、平滑用のダイオード１０７、コンデンサ１１０へと充電される。
【００５８】
以上のように本実施形態によれば、主、補助インダクタとしてフライバックトランスを用いることで、その１次、２次巻数比を変えることにより大幅な昇降圧比を実現できる。
【００５９】
（第７の実施形態）
図１１は、本発明の第７の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も昇降圧形のソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図１１において、図１０までと同一の構成要素には同一符号を付し、重複説明は避ける。
【００６０】
図１１の主回路構成を説明すると、第１の実施形態と異なる点は、主インダクタ１０９をフライバックトランス（インダクタ）１１０２とし、フライバックトランス１１０２の２次巻線側には、平滑回路としてのダイオード１０７とコンデンサ１１０を介して、負荷１１２を接続した点である。
【００６１】
動作について説明する。ソフトスイッチング動作については第１の実施形態と同様である。動作の異なっている点としては、フライバックトランス１１０２によるエネルギーの伝達である。エネルギーの伝達方法について説明する。主ＩＧＢＴ１０１がオンすると、電流は、主インダクタ１１０１ａ、主ＩＧＢＴ１０１の経路と、フライバックトランス１１０２の１次巻線、コンデンサ１０６、主ＩＧＢＴ１０１の経路に電流が流れる。この主ＩＧＢＴ１０１がオンしている期間に、フライバックトランス１１０２の１次巻線に流れる電流によりコアが磁化され、エネルギーが蓄えられる。次に、主ＩＧＢＴ１０１がオフすると、フライバックトランス１１０２に蓄えられたエネルギーが２次巻線へと放出され、平滑用のダイオード１０７、コンデンサ１１０へと充電される。
【００６２】
以上のように本実施形態によれば、フライバックトランスを用いることで、１次、２次巻数比を変えることによって大幅な昇降圧比を実現できる。
【００６３】
（第８の実施形態）
図１２は、本発明の第８の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も昇降圧形のソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図１２において、図１１までと同一の構成要素には同一符号を付し、重複説明は避ける。
【００６４】
図１２の主回路構成を説明すると、第１の実施形態と異なる点は、主インダクタ１０８と補助インダクタ１０９を夫々フライバックトランス１００１および１１０２とした点である。各フライバックトランスの２次側の整流回路は、第６〜７の実施形態と同様である。
【００６５】
ソフトスイッチング動作については第１の実施形態と同様であり、フライバックトランスの動作としては、第６〜７の実施形態と同様である。
【００６６】
以上のように本実施形態によれば、１つの主スイッチング素子で２つのフライバックトランスを駆動することができ、夫々異なった電圧を供給することが可能になる。また、補助スイッチング素子、ダイオード、コンデンサで構成される補助共振回路によりソフトスイッチングが可能となり低損失、低ノイズに効果がある。
【００６７】
（第９の実施形態）
図１３は、本発明の第９の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、本実施形態も昇降圧形のソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図１３において、図１２までと同一の構成要素には同一符号を付し、重複説明は避ける。
【００６８】
図１２の実施形態と異なる点は、フライバックトランス１１０２をフォワードトランス１３０１に置き換えた点である。動作については、図１２の実施形態と同様である。異なる点としては、フォワードトランス１３０１のエネルギー伝達方法である。フォワードトランスのエネルギー伝達方法について説明する。主ＩＧＢＴ１０１がオンすると電源からフライバックトランス１００１の一次巻線１００１ａ、主ＩＧＢＴ１０１の経路と、フォワードトランス１３０１の一次巻線、コンデンサ１０６、主ＩＧＢＴ１０１の経路に電流が流れる。このときフォワードトランス１３０１は２次巻線に巻数比で決まる電圧が発生する。この発生電圧がダイオード１３０２、インダクタ１３０４、コンデンサ１３０５に流れ、充電される。次に主ＩＧＢＴ１０１をオフするとフォワードトランス１３０１の一次巻線に電流が流れていないため、二次巻線には電圧が発生しない。これによりダイオード１３０２はオフとなる。インダクタ１３０４の蓄積エネルギーによりインダクタ１３０４、コンデンサ１３０５、ダイオード１３０３に電流が流れ、インダクタ１３０４のエネルギーがコンデンサ１３０５に放出される。
【００６９】
（第１０の実施形態）
図１４は、本発明の第１０の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フォワードトランスとフライバックトランスを使ったソフトスイッチング単方向ＤＣ−ＤＣコンバータを示している。図１４において、図１３と同一の構成要素には同じ符号を付し、重複説明は避ける。
【００７０】
図１３の実施形態と異なる点は、フライバックトランス１００１をフォワードトランス１４０１とし、フォワードトランス１３０１をフライバックトランス１１０２とした点である。動作については第８〜第９の実施形態と同様である。
【００７１】
（第１１の実施形態）
図１５は、本発明の第１１の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フォワードトランスを使ったソフトスイッチング単方向ＤＣ−ＤＣコンバータを示している。図１５において、図１４と同一の構成要素には同じ符号が付してある。
【００７２】
第１０の実施形態と異なる点は、フライバックトランス１１０２をフォワードトランス１３０１とした点である。動作については第１０の実施形態と同様である。
【００７３】
（第１２の実施形態）
図１６は、本発明の第１２の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フライバックトランスを使ったソフトスイッチングＤＣ−ＤＣコンバータを示している。図１６において、図８と同一の構成要素には同じ符号が付してある。
【００７４】
図８の実施形態と異なる点は、主インダクタ８０８をフライバックトランス１６０１とした点である。動作については、図８の実施形態のソフトスイッチング動作および図１０の実施形態のフライバックトランスの動作と同様である。
【００７５】
（第１３の実施形態）
図１７は、本発明の第１３の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フライバックトランスを使ったソフトスイッチングＤＣ−ＤＣコンバータを示している。図１７において、図８および図１６と同一の構成要素には同じ符号が付してある。
【００７６】
図８の実施形態と異なる点は、インダクタ１０９をフライバックトランス１１０２とした点である。動作については、図８の実施形態のソフトスイッチング動作および図１１の実施形態のフライバックトランス１１０２の動作と同様である。
【００７７】
（第１４の実施形態）
図１８は、本発明の第１４の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フライバックトランス１１０２を使ったソフトスイッチングＤＣ−ＤＣコンバータを示している。図１８において、図１６及び図１７と同一の構成要素には同じ符号が付してある。
【００７８】
図１７の実施形態と異なる点は、主インダクタ８０８をフライバックトランス１６０１とした点である。動作については、図８の実施形態のソフトスイッチング動作および図１２の実施形態のフライバックトランスの動作と同様である。
【００７９】
（第１５の実施形態）
図１９は、本発明の第１５の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フライバックトランス１１０２とフォワードトランス１３０１を使ったソフトスイッチングＤＣ−ＤＣコンバータを示している。図１９において、図１８と同一の構成要素には同じ符号が付してある。
【００８０】
図１８の実施形態と異なる点は、フライバックトランス１１０２をフォワードトランス１３０１とした点である。動作については、図８の実施形態のソフトスイッチング動作および図１３の実施形態のフライバックトランス１００１およびフォワードトランス１３０１の動作と同様である。
【００８１】
（第１６の実施形態）
図２０は、本発明の第１６の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フライバックトランス１００１とフォワードトランス１３０１を使い、夫々のトランスの出力が同一の負荷１２０３に接続されているソフトスイッチング単方向ＤＣ−ＤＣコンバータを示している。図２０において、図１３と同一の構成要素には同じ符号を付してある。
【００８２】
第９の実施形態（図１３）と異なる点は、フォワードトランス１３０１の二次側のダイオード１３０２、インダクタ１３０４、ダイオード１３０３で構成される平滑回路の出力をコンデンサ１１０に接続した点である。動作については第９の実施形態の動作と同様である。
【００８３】
（第１７の実施形態）
図２１は、本発明の第１７の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、フライバックトランス１６０１とフォワードトランス１３０１を使い、夫々のトランスの出力が同一の負荷１１２に接続されているソフトスイッチング単方向ＤＣ−ＤＣコンバータを示している。図２１において、図１９と同一の構成要素には同じ符号を付してある。
【００８４】
第１５の実施形態（図１９）と異なる点は、フォワードトランス１３０１の二次側の出力をコンデンサ１１０に接続した点である。動作については第１５の実施形態の動作と同様である。
【００８５】
図２２は、本発明の実施形態に採用できるインダクタ構造例図である。このインダクタは、第１〜４の実施形態におけるインダクタ１０８として好適な構造である。
【００８６】
インダクタの巻構造としては、インダクタコア２２００に一次巻線２２０１が巻回され、その１次巻線上に３次巻線２２０３が巻回され、さらに３次巻線上に２次巻線２２０２が巻回されｔ構造となっている。一次巻線２２０１は、インダクタ１０８ａに、二次巻線２２０２はインダクタ１０８ｂに、三次巻線はインダクタ１０８ｃに対応している。
【００８７】
このような構造とすることで、同一コアに巻線を巻くことが可能で、小型化できる。
【００８８】
図２３、図２４は、図２２の変形例を示している。図２３は、一次巻線２２０１と三次巻線２２０３を交互になるように巻回し、その一次巻線２２０１と三次巻線２２０３上に二次巻線２２０２を巻回した構造となっている。
【００８９】
一方、図２４は、一次巻線２２０１と二次巻線２２０２、三次巻線２２０３を並べて巻回した構造となっている。
【００９０】
このように、巻線同士を近くに配置することで巻線同士の磁気結合が増大し、漏れインダクタンスが減少する。これにより、漏洩磁界が低減され、コア損失、回路のスイッチング損失、放射ノイズ等を大幅に低減することができる。
【００９１】
ここでは、インダクタ１０８について巻構造を説明したが、フライバックトランス１００１や１１０２、フォワードトランス１３０１、１４０１などにも同様の巻構造を適用可能である。
【００９２】
図２５は、本発明の実施形態に採用できるトランス構造例図である。このトランスは、第８〜１１の実施形態、第１４〜１７の実施形態におけるトランス１００１、１１０２、１３０１、１４０１、１６０１として採用できる構造である。
【００９３】
トランスの巻構造としては、トロイダルコア２５００に、第１のフライバックトランスの一次巻線２５１１、二次巻線２５１２、三次巻線２５１３と、第２のフライバックトランスの一次巻線２５２１、二次巻線２５２２が同一コアに巻きまわしてある構造である。第１のフライバックトランスの一次巻線２５１１は、インダクタ１１０１ａに、二次巻線２５１２はインダクタ１１０１ｂに、第２のフライバックトランスの一次巻線２５２１はトランス１１０２の一次巻線に、二次巻線２５２２はトランス１１０２の二次巻線に対応している。
【００９４】
このような巻構造の採用により同一コアに巻線を巻くことができ、小型化できる。
【００９５】
ここでは、トランス１１０１について巻構造を説明したが、フライバックトランス１００１や１１０２、フォワードトランス１３０１、１４０１などにも同様の巻構造を適用可能である。
【００９６】
図２６は、本発明の実施形態に採用できる他のトランス構造例図である。このトランスは、第８〜１１の実施形態、第１４〜１７の実施形態におけるトランス１００１、１１０２，１３０１、１４０１、並びに１６０１として採用できる構造である。
【００９７】
トランスの巻構造としては、ＥＩ（イーアイ）コア２６００に、第１のフライバックトランスの一次巻線２６１１、二次巻線２６１２、三次巻線２６１３と、第２のフライバックトランスの一次巻線２６２１、二次巻線２６２２が同一コアに巻きまわしてある。第１のフライバックトランスの一次巻線２６１１はトランス１１０１ａに、二次巻線２６１２はトランス１１０１ｂに、第２のフライバックトランスの一次巻線２６２１はトランス１１０２の一次巻線に、二次巻線２６２２はトランス１１０２の二次巻線に対応している。
【００９８】
このような巻構造の採用により同一コアに巻線を巻くことができ、小型化できる。
【００９９】
ここではトランス１１０１について巻構造を説明したが、フライバックトランス１００１や１１０２、フォワードトランス１３０１、１４０１などにも同様の巻構造を適用可能である。
【０１００】
図２７は、本発明による単方向ＤＣ−ＤＣコンバータから給電できる負荷の実施形態を示す回路図である。本実施形態では、誘導加熱装置のインバータ回路を示している。
【０１０１】
コンバータの出力端子２７０１、２７０２間に、主ＩＧＢＴ２７０３と補助ＩＧＢＴ２７０４の直列回路が接続されている。それぞれのＩＧＢＴには、逆並列にダイオード２７０５，２７０６が接続され、さらに、並列にスナバコンデンサ２７０７，２７０８がそれぞれ、接続されている。そして、補助ＩＧＢＴ２７０４と並列に、加熱コイル２７０９と共振コンデンサ２７１０の直列回路が接続されている。
【０１０２】
図２８は、本発明による単方向ＤＣ−ＤＣコンバータを採用できる誘導加熱装置の構成例図である。
【０１０３】
誘導熱装置の筐体２８００上にトッププレート２８０１があり、筐体２８００内に、インバータおよびコンバータ基板２８０２、共振コンデンサ基板２８０３、さらにその上に、インバータおよびコンバータ基板２８０４が搭載された構成である。
【０１０４】
（第１８の実施形態）
図２９は、本発明の第１８の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図であり、これも昇降圧形のソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図２９において、図１と同一の構成要素には同じ符号を付している。
【０１０５】
第１の実施形態と異なる点は、補助インダクタ１０８ｂから、追加したインダクタ２９０１を介して、ダイオード１１１と補助ＩＧＢＴ１０４の直列回路に接続される点である。
【０１０６】
動作は、第１の実施形態と同様に説明できる。本実施形態の特徴としては、補助インダクタ１０８ｂのインダクタンス値によらず、追加インダクタ２９０１のインダクタンス値を個別に設定できることである。第１の実施形態では、補助インダクタ１０８ｂのインダクタンス値を大きくするには、インダクタ１０８の巻数比を増大する必要がある。しかし、巻数比を増大すると、補助ＩＧＢＴ１０４の耐圧を高くする必要がある。そこで、インダクタ１０８の巻数比によらず、任意の値の追加インダクタ２９０１によって、補助ＩＧＢＴ１０４の耐圧を高くせずに、電流Ｉｓの変化率ｄｉ／ｄｔを任意にコントロールすることができ、ノイズが少ない安定した動作が可能になる。
【０１０７】
（第１９の実施形態）
図３０は、本発明の第１９の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。図３０において、図１と同一の構成要素には同一符号を付している。
【０１０８】
この実施形態が、第１の実施形態と異なる点は、主インダクタ１０８とは独立に、結合インダクタ３００１を設け、補助インダクタ３００１ｂと、第３のインダクタ３００１ｃとした点である。
【０１０９】
動作および効果については、第１の実施形態と全く同様に説明できる。
【０１１０】
（第２０の実施形態）
図３１は、本発明の第２０の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。図３１において図１と同一の構成要素には同一の符号が付してある。
【０１１１】
本実施形態が第１の実施形態と異なる点は、スナバコンデンサ１０３がインダクタ１０８ａの両端に接続され、補助スイッチング素子のＩＧＢＴ１０４のエミッタ端子がａ点に接続されている点である。
【０１１２】
動作および効果については、第１の実施形態と同様に説明できる。本実施形態では、補助ＩＧＢＴ１０４のコレクタ、エミッタ間電圧Ｖｓを低下できる。補助ＩＧＢＴ１０４のコレクタ−エミッタ間に印加される電圧Ｖｓは、コンバータの出力電圧と主インダクタと補助インダクタの巻数比によって発生する電圧の和となる。このため、補助ＩＧＢＴ１０４の素子耐圧を低下することができ、より低損失のコンバータが実現可能になる。
【０１１３】
図３２は、本発明による単方向ＤＣ−ＤＣコンバータにおける結合インダクタの結合度とＤＣ−ＤＣコンバータの変換効率の関係を示すグラフである。実験結果によれば、図３２に示すように、インダクタの結合度は０.２〜０.９の間に設定することで、変換効率９０％以上を達成することが可能である。そのメカニズムは、インダクタの結合度が疎結合になることで、２次側に形成される漏れインダクタンスが大きくなる。漏れインダクタンスＬ１は（１）式により決定される。
【０１１４】
Ｌ１＝Ｌ×（１−ｋ）…………………………………………………………………（１）
ここで、Ｌは２次側インダクタンス値、ｋは結合度である。また、この結合度ｋは、（２）式で決定される。
【０１１５】
ｋ＝√（Ｌ−Ｌ’）／Ｌ………………………………………………………………（２）
ここで、Ｌ’は、１次側短絡時の２次側インダクタンス値である。
【０１１６】
上記計算式より、結合度ｋを小さくすることで、漏れインダクタンスが大きくなり、２次側に流れる電流Ｉｓの傾きｄＩｉ／ｄＴｉが小さくなる。したがって、電流Ｉｓと電圧Ｖｓの重なりが少なくなり、損失を低減できる。
【０１１７】
図３３は、本発明による単方向ＤＣ−ＤＣコンバータにおける結合インダクタの結合度ｋと動作電流・電圧波形の関係図であり、同図（Ａ）は結合度ｋが０．２〜０．９、同図（Ｂ）は、結合度ｋが０．２未満の場合を示している。
【０１１８】
結合度ｋを０．２〜０．９とした場合、図３３（Ａ）に示すように、２次側に流れる電流Ｉｓの傾きｄＩｉ／ｄＴｉが小さくなり、電流Ｉｓと電圧Ｖｓの重なりが少なくなり、損失を低減できる。
【０１１９】
一方、結合度ｋが０．２未満になると、図３３（Ｂ）に示すような動作波形となり、漏れインダクタンス値が大きくなりすぎるため、電流Ｉｓの減少傾きｄＩｄ／ｄＴｄが小さくなり過ぎ、ハードスイッチングとなってしまう。
【０１２０】
このように、結合インダクタの結合度ｋを０.２〜０.９とすることで、変換効率９０％以上を確保できる。
【０１２１】
以上の実施形態では、スイッチング素子としてＩＧＢＴを採用した例を中心に説明してきた。しかし、本発明による単方向ＤＣ−ＤＣコンバータは、ＩＧＢＴに限らず、パワーＭＯＳＦＥＴやその他の絶縁ゲート半導体装置，バイポーラトランジスタなどを採用でき、同様の効果が得られることは当業者にとって明らかである。
【図面の簡単な説明】
【０１２２】
【図１】本発明の第１の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図２】本発明の第１の実施形態の動作を説明する各部の電圧電流波形図。
【図３】本発明の実施形態における主ＩＧＢＴの導通比に対する昇降圧比の関係を示すグラフ。
【図４】本発明の第２の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図５】本発明の第３の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図６】本発明の第４の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図７】本発明の第４の実施形態の動作を説明する各部の電圧電流波形図。
【図８】本発明の第５の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図９】本発明の第５の実施形態の動作を説明する各部の電圧電流波形図。
【図１０】本発明の第６実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図１１】本発明の第７実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図１２】本発明の第８実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図１３】本発明の第９実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図１４】本発明の第１０の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図１５】本発明の第１１の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図１６】本発明の第１２の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図１７】本発明の第１３の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図１８】本発明の第１４の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図１９】本発明の第１５の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図２０】本発明の第１６の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図２１】本発明の第１７の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図２２】本発明の実施形態に採用できるインダクタ構造例図。
【図２３】図２２の変形例図（その１）。
【図２４】図２２の変形例図（その２）。
【図２５】本発明の実施形態に採用できるトランス構造例図。
【図２６】本発明の実施形態に採用できる他のトランス構造例図。
【図２７】本発明による単方向ＤＣ−ＤＣコンバータの負荷の実施形態回路図。
【図２８】本発明による単方向ＤＣ−ＤＣコンバータを採用できる誘導加熱装置の実装構成例図。
【図２９】本発明の第１８の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図３０】本発明の第１９の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図３１】本発明の第２０の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図。
【図３２】本発明による単方向ＤＣ−ＤＣコンバータにおける結合インダクタの結合度とＤＣ−ＤＣコンバータの変換効率の関係を示すグラフ。
【図３３】本発明による単方向ＤＣ−ＤＣコンバータにおける結合インダクタの結合度と動作電流・電圧波形の関係図。
【符号の説明】
【０１２３】
１…商用交流電源、２…整流回路、３，４…フィルタ回路、５…高周波フィルタ、１０１，５０１…第１のスイッチング素子（主ＩＧＢＴ）、１０２，５０２…主ＩＧＢＴの逆並列ダイオード、１０３，５０３…主ＩＧＢＴのスナバコンデンサ、１０４，５０４，８０４…第２のスイッチング素子（補助ＩＧＢＴ）、１０５，５０５，８０５…補助ＩＧＢＴの逆並列ダイオード、１０８，５０７，６０１…インダクタ、１０８ａ，５０７ａ，６０１ａ，８０８…第１のインダクタ（主インダクタ）、１０８ｂ，５０７ｂ，６０１ｂ，８０９…第２のインダクタ（補助インダクタ）、６０１ｃ…第３のインダクタ、１００１，１１０２，１６０１…フライバックトランス（インダクタ）、１１２，１２０３…負荷、１３０１，１４０１…フォワードトランス、２７０９…加熱コイル、２８００…誘導加熱装置筐体、２８０１…トッププレート、２８０２，２８０４…コンバータ／インバータ基板、２８０３…共振コンデンサ基板。
【図１】
2007282376.tif 000003
【図２】
2007282376.tif 000004
【図３】
2007282376.tif 000005
【図４】
2007282376.tif 000006
【図５】
2007282376.tif 000007
【図６】
2007282376.tif 000008
【図７】
2007282376.tif 000009
【図８】
2007282376.tif 000010
【図９】
2007282376.tif 000011
【図１０】
2007282376.tif 000012
【図１１】
2007282376.tif 000013
【図１２】
2007282376.tif 000014
【図１３】
2007282376.tif 000015
【図１４】
2007282376.tif 000016
【図１５】
2007282376.tif 000017
【図１６】
2007282376.tif 000018
【図１７】
2007282376.tif 000019
【図１８】
2007282376.tif 000020
【図１９】
2007282376.tif 000021
【図２０】
2007282376.tif 000022
【図２１】
2007282376.tif 000023
【図２２】
2007282376.tif 000024
【図２３】
2007282376.tif 000025
【図２４】
2007282376.tif 000026
【図２５】
2007282376.tif 000027
【図２６】
2007282376.tif 000028
【図２７】
2007282376.tif 000029
【図２８】
2007282376.tif 000030
【図２９】
2007282376.tif 000031
【図３０】
2007282376.tif 000032
【図３１】
2007282376.tif 000033
【図３２】
2007282376.tif 000034
【図３３】
2007282376.tif 000035