(57)【要約】【課題】  エミッタ電極とベース領域との界面に薄くてバラツキが少ない均一な厚さの酸化シリコン膜を形成することにより、特性の優れた半導体デバイスを簡便な方法で製造することができる半導体デバイスの製造方法を提供する。【解決手段】  基板１上に、ｎ型のエミッタ領域９、ｐ型のベース領域７、ｎ+型のコレクタ領域６を有し、エミッタ電極１０とするポリシリコン膜を堆積し、そのポリシリコン膜からの不純物をベース領域７に拡散することによりエミッタ領域９を形成する場合に、エミッタ領域９を形成する予定領域のベース領域７を露出させた後に、直ちにポリシリコン膜の成膜装置内で、少なくとも酸素原子を含むガス雰囲気で、基板温度を所定の温度に上昇させて所定時間保持することにより、エミッタ領域９を形成する予定領域に酸化シリコン膜を５〜３０Å形成し、そのまま引き続き成膜装置内でポリシリコン膜を堆積する。【選択図】        図１
2007116032.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、単結晶シリコン半導体からなる第１導電型のエミッタ領域、第２導電型のベース領域および第１導電型のコレクタ領域を有し、エミッタ電極とするポリシリコン膜を堆積し、該ポリシリコン膜から不純物を前記ベース領域に拡散することにより前記エミッタ領域を形成する半導体デバイスの製造方法において、
前記エミッタ領域を形成する予定領域の前記ベース領域を露出させた後に、直ちにポリシリコン膜の成膜装置内に前記基板を載置し、該成膜装置内に少なくとも酸素原子を含むガスを充填し、前記基板温度を所定の温度に上昇させて所定時間保持することにより、前記エミッタを形成する予定領域の露出面に酸化シリコン膜を５〜３０Å形成した後、そのまま引き続き前記成膜装置内のガスを、ポリシリコン膜成長用ガスに切り替えることにより前記エミッタ電極となるポリシリコン膜を堆積することを特徴とする半導体デバイスの製造方法。
【請求項２】
前記成膜装置内に前記酸素原子を含むガスとして酸素ガスが、７.０×１０15〜４.０×１０16ｃｍ-3の範囲の濃度になるように制御して、前記酸化シリコン膜の形成を行う請求項１記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速動作が可能な半導体デバイスの製造方法に関する。さらに詳しくは、エミッタ電極からの不純物の拡散によりエミッタ領域を形成する半導体デバイスの製造方法において、その界面に均一な酸化膜を形成することにより、精度よく薄いエミッタ領域を形成することができる半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
高速動作が可能なシリコン半導体デバイスの一例として、ｎｐｎバイポーラトランジスタの主要部の断面説明図で図５に示されるような構造のものが知られている。すなわち、図５において、ｐ型のシリコン半導体基板１上に、ｎ+型のコレクタ埋込層２、ｎ型のエピタキシャル層３、素子分離酸化膜５、ｎ+型のコレクタ領域６、ベース領域７、エミッタ領域９がそれぞれ形成され、さらにエミッタ領域９、コレクタ領域６およびベース領域７の引出し部（ｐ+型領域）７ａにそれぞれ接続するアルミニウムからなるエミッタ引出し電極１２、コレクタ電極１３およびベース電極１４が形成されている。
【０００３】
ここで、高速動作のためには、浅いエミッタ領域９を形成する必要があり、浅いエミッタ領域９を形成するために、従来は不純物を添加したポリシリコンからなるエミッタ電極１０を形成した後、ベース領域７中にポリシリコン膜中の不純物を拡散させることでエミッタ領域９を形成している。
【０００４】
しかし、エミッタ電極１０を構成するポリシリコン膜を半導体基板表面に堆積させる場合には、堆積後に不純物を活性化させるための熱処理により、シリコン半導体基板１の表面のポリシリコン膜がエピタキシャル成長する場合がある。しかも、エピタキシャル成長は均一には起こらず、結晶化した部分と結晶化しない部分とが混在してしまう。このような状態でベース領域７中にポリシリコン膜中から不純物を拡散させると、拡散深さにバラツキが生じるため、浅いエミッタ領域９を形成することができず、デバイス特性を向上させることができないという問題がある。
【０００５】
一方、ポリシリコンのエピタキシャル成長を防止するために、エミッタ領域９とエミッタ電極１０との間に、非常に薄い酸化シリコン膜を形成する場合がある（たとえば特許文献１参照）。図６に、このような酸化シリコン膜１５を形成した場合の、ベース領域７中にポリシリコン中の不純物を拡散させる前の状態のエミッタ領域形成部近傍の拡大図を示す。酸化シリコン膜１５は、結晶面を不連続とすることで、ポリシリコンのエピタキシャル成長を防止している。
【０００６】
このように、酸化シリコン膜１５が形成された半導体デバイスでは、とくにｎｐｎ型バイポーラトランジスタの場合、薄い酸化シリコン膜１５がベース領域７からエミッタ電極１０に流れ込む正孔の障壁となり、ベース電流を減少させる効果がある。その結果、電流増幅率（コレクタ間電流／ベース電流）を高くすることができる。
【０００７】
しかしながら、電流増幅率は、酸化シリコン膜１５の厚さに強く依存するため、高い精度での膜厚制御が要求される。また、その膜厚も３０Å以下と非常に薄いため、酸化炉を用いた熱酸化による形成方法あるいは前処理後からポリシリコン堆積までに形成される自然酸化膜では、均一な膜厚の酸化シリコン膜を再現性よく形成することはできない。
【特許文献１】特開平６−６９２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のように、従来の方法では、エミッタ電極を構成するポリシリコンがエピタキシャル成長してしまうと、エミッタ領域の拡散深さがばらつくため、浅い接合を形成することができないという問題がある。また、要求される膜厚が非常に薄いため、熱酸化膜による形成方法あるいは前処理からポリシリコン堆積までに形成される自然酸化膜では、エミッタ電極とエミッタ領域との間に形成する酸化シリコン膜の膜厚がばらつくため、図６に酸化シリコン膜１５の凹凸が誇張して示されるように、酸化シリコン膜１５の厚さが均一にならず、デバイス特性がばらつくという問題がある。
【０００９】
本発明は、このような問題を解決し、エミッタ電極とベース領域との界面に薄くてバラツキが少ない均一な厚さの酸化シリコン膜を形成することにより、特性の優れた半導体デバイスを簡便な方法で製造することができる半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明による半導体デバイスの製造方法は、基板上に、単結晶シリコン半導体からなる第１導電型のエミッタ領域、第２導電型のベース領域および第１導電型のコレクタ領域を有し、エミッタ電極とするポリシリコン膜を堆積し、該ポリシリコン膜から不純物を前記ベース領域に拡散することにより前記エミッタ領域を形成する半導体デバイスの製造方法において、前記エミッタ領域を形成する予定領域の前記ベース領域を露出させた後に、直ちにポリシリコン膜の成膜装置内に前記基板を載置し、該成膜装置内に少なくとも酸素原子を含むガスを充填し、前記基板温度を所定の温度に上昇させて所定時間保持することにより、前記エミッタを形成する予定領域の露出面に酸化シリコン膜を５〜３０Å形成した後、そのまま引き続き前記成膜装置内のガスを、ポリシリコン膜成長用ガスに切り替えることにより前記エミッタ電極となるポリシリコン膜を堆積することを特徴とする。
【００１１】
ここに酸化シリコン膜とは、少なくとも酸素とシリコンとを含む膜を意味し、他の成分が含まれているものも含む。
【００１２】
前記成膜装置内に前記酸素原子を含むガスとして酸素ガスが、７.０×１０15〜４.０×１０16ｃｍ-3の範囲の濃度になるように制御して、前記酸化シリコン膜の形成を行うことで、薄く均一な酸化膜の形成ができ、電流増幅率などのトランジスタ特性が向上し、バラツキも少なくなるため好ましい。
【発明の効果】
【００１３】
本発明の半導体デバイスの製造方法によれば、エミッタ領域の形成予定領域にベース層を露出させた後に、直ちに、その基板をポリシリコン膜形成装置（たとえば減圧ＣＶＤ炉）内に載置し、ポリシリコン膜を堆積する前に酸素雰囲気に晒して温度を上げることにより薄い酸化シリコン膜を形成し、そのまま引き続きポリシリコン膜成長用ガス雰囲気にしてポリシリコン膜を成膜しているので、酸化シリコン膜の形成場所は、大気中など酸化し得る雰囲気には殆ど晒されることなく、薄い酸化膜が形成された後には連続してポリシリコン膜が形成される。その結果、酸化シリコン膜を形成する工程の雰囲気ガスおよび温度などの酸化条件により非常に制御性良く均一な酸化シリコン膜を形成することができ、その後の活性化処理などによっても、ポリシリコンがエピタキシャル成長することがない。そのため、ポリシリコンからベース領域への不純物の拡散工程においても、非常に均一な拡散をすることができ、所望の薄いエミッタ領域を形成することができ、高速動作が可能で、電流増幅率などのトランジスタ特性の向上や均一性の向上など、デバイス特性を改善することができる。この結果、高速化デバイスから高性能な電気回路を構成することができる。
【００１４】
また、均一な酸化シリコン膜を形成する際に、成膜装置内の酸素ガスを、７.０×１０15〜４.０×１０16ｃｍ-3の範囲の濃度になるように制御して行うことにより、非常に均一な酸化シリコン膜を形成することができ、高性能なトランジスタが得られる。しかも、酸化膜の形成とポリシリコン膜の形成とを同じ装置で連続して形成することができるため、温度上昇の過程は一度で両方行うことができ、製造工程が簡便で、制御性がよいという効果がある。
【発明を実施するための最良の形態】
【００１５】
つぎに、図面を参照しながら本発明の半導体デバイスの製造方法について説明をする。本発明による半導体デバイスの製造方法は、図１にその一実施形態により製造したｎｐｎバイポーラトランジスタの断面図が示されるように、たとえばｐ型のシリコン半導体からなる基板１上に、単結晶シリコン半導体からなる第１導電型（たとえばｎ型）のエミッタ領域９、第２導電型（たとえばｐ型）のベース領域７および第１導電型（たとえばｎ+型）のコレクタ領域６を有している。本発明による半導体デバイスの製造方法では、エミッタ電極１０とするポリシリコン膜を堆積し、そのポリシリコン膜から不純物をベース領域７に拡散することによりエミッタ領域９を形成する場合に、エミッタ領域９を形成する予定領域のベース領域７を露出させた後に、直ちにポリシリコン膜の成膜装置内に基板１を載置し、成膜装置内に少なくとも酸素原子を含むガスを充填し、基板温度を所定の温度に上昇させて所定時間保持することにより、エミッタ領域９を形成する予定領域の露出面に酸化シリコン膜（後の拡散処理により消滅するため図示されていない）を５〜３０Å形成し、そのまま引き続き成膜装置内のガスを、ポリシリコン膜成長用ガスに切り替えることによりポリシリコン膜を堆積することを特徴としている。
【００１６】
前述のように、高速動作が可能なバイポーラトランジスタでは、エミッタ領域９を非常に薄い層で形成する必要があり、エミッタ電極１０とするポリシリコン膜からベース領域７へ不純物を拡散させることにより形成しているが、ポリシリコン膜の堆積後の活性化処理によりポリシリコンが不均一にエピタキシャル成長して均一な薄い拡散層を形成することができないという問題があり、その問題を解決するためにエミッタ領域９の形成予定領域とポリシリコン膜との間に薄いシリコン酸化膜を形成する方法が提案されている。しかし、その酸化膜の形成方法は、ポリシリコン膜成膜前の処理条件や堆積炉への導入条件を調整することによる自然酸化膜による形成方法であるため、酸化膜の厚さが均一にならず、安定した所望のトランジスタ特性が得られない。
【００１７】
そこで、本発明者らが鋭意検討を重ねた結果、自然酸化膜の形成余地をなくし、制御された薄い酸化膜を所定の酸素濃度で形成するのに引き続いて外気に晒すことなく、ポリシリコン膜を形成することにより、常に安定した薄い酸化膜をエミッタ領域９の形成予定領域に形成することができ、さらに酸化条件を制御して酸化膜を形成することにより、非常に安定した高特性のトランジスタが得られることを見出した。
【００１８】
すなわち、図１に示され、後述する構造のｎｐｎトランジスタで、ポリシリコン膜成膜装置を用いて酸化処理をする際の酸素濃度を種々変化させてトランジスタを１００個づつ製造し、そのトランジスタの電流増幅率ｈFE特性の分布を調べた結果が図２に示されている。図２（ａ）は、成膜装置内での酸素濃度に対するｈFEの分布を示す図で、図２（ｂ）〜（ｅ）は、（ａ）の元データである、酸素濃度７.０×１０15ａｔｏｍ・ｃｍ-3（２７Ｐａの減圧でＯ2流量が０.５ｓｌｍ）の場合（ｂ）、酸素濃度１.６×１０16ａｔｏｍ・
ｃｍ-3（５３Ｐａの減圧でＯ2流量が２.０ｓｌｍ）の場合（ｃ）、酸素濃度３.９×１０16ａｔｏｍ・ｃｍ-3（１４６Ｐａの減圧でＯ2流量が１０.０ｓｌｍ）の場合（ｄ）、酸素濃度２.７×１０19ａｔｏｍ・ｃｍ-3（常圧で大気）の場合（ｅ）の場合の電流増幅率ｈFE分布を示す図である。なお、酸素濃度以外の酸化の条件は、５５０〜６５０℃で、５〜１５分で行った。図２からも明らかなように、酸素濃度を７.０×１０15〜４.０×１０16ｃｍ-3の酸素濃度で酸化処理をすることにより、非常に安定したｈFE特性のトランジスタが得られることが分り、図２（ｅ）の常圧で大気による酸化では、非常にトランジスタ特性がばらつくことが分る。
【００１９】
なお、酸化膜が形成されることにより、ベース領域７からエミッタ電極１０に流れ込む正孔の電気的な障壁となり、ベース電流を減少させる効果があるため、電流増幅率ｈFE（コレクタ電流／ベース電流）を高めることができる。
【００２０】
さらに具体的には、酸化膜を形成しない場合には、電流増幅率が３σの範囲で、±１５％のバラツキであったのに対し、前述の酸素濃度で酸化処理を行うことにより、３σで±７％以内のバラツキに留まり、酸化膜の均一性が向上していることが確認された。
【００２１】
また、断面透過電子顕微鏡でエミッタ電極部を観察した結果、前述の酸素濃度で酸化処理を行ったものは、エミッタ電極を構成するポリシリコン膜のエピタキシャル成長は見られず、少なくとも酸素、シリコンを含む膜が、ポリシリコン膜のエピタキシャル成長を防ぐのに効果的であることが確認された。なお、このような特性向上を得るためには、酸化シリコン膜の厚さは、ポリシリコン膜のエピタキシャル成長を防止する厚さより厚くすることが必要で、薄すぎると、結晶面を不連続にしてポリシリコン膜がエピタキシャル成長するのを防止するという目的を達し得ない。また、この膜は絶縁性を示すため、厚さを厚くしすぎると特性が劣化してしまう。そのため、５〜３０Åに設定するのが好ましい。
【００２２】
つぎに、図１に示されるｎｐｎトランジスタの製造方法について説明をする。ｐ型のシリコン半導体基板１上に、ｎ+型のコレクタ埋め込み層２、ｎ型のエピタキシャル層３、ｐ+型のアイソレーション層４、素子分離酸化膜５、ｎ+型のコレクタ領域６、ｐ型ベース領域７およびｐ+型のベース領域引出し部７ａ、および表面保護膜８を通常の方法により形成する。その後、図３に示されるように、エミッタ形成予定領域９ａを開口するため、表面保護膜８の一部をエッチングし、ベース領域７の一部を露出させる。
【００２３】
つぎに、成長装置内にシリコン半導体基板１を載置して、まず、酸素を含む単体ガスあるいは混合ガスを炉内に導入する。そして、ポリシリコン膜を形成する場合の温度にすることにより、図４にエミッタ形成予定領域９ａの部分の拡大説明図が示されるように、酸化シリコン膜１６を形成する。
【００２４】
成膜装置は、具体的には、バッチ処理可能な減圧ＣＶＤ縦型炉を用い、石英ボートにベース領域７の一部を露出させたシリコン半導体基板１を載置する。装置（炉）内に酸素を含むガスとしてＯ2ガスを、ガス流量が５ｓｌｍの条件で導入する。このとき、不活性ガスであるＮ2を導入して希釈してもよいが、酸素濃度は、前述の７.０×１０15〜４.０×１０16ａｔｏｍ・ｃｍ-3になるように、炉内の圧力を調整する。そして、炉内の温度を６００℃に維持し、炉内の圧力を５０Ｐａ以下に維持し、１０分間熱処理することにより、ベース領域７の露出部に５〜３０Å程度の酸素およびシリコンを含む膜１６が制御よく形成される。
【００２５】
引き続き、炉内の温度を６００℃に維持したまま、炉内にポリシリコン膜成長用ガスとして、たとえばＳｉＨ4を、ガス流量が１００ｓｃｃｍの条件で導入する。このとき、不活性ガスであるＮ2を導入して希釈してもよい。
【００２６】
このように、均一な酸化シリコン膜１６を形成し、連続してエミッタ電極１０となるポリシリコン膜を全面に堆積するような条件を設定することにより、均質で膜厚が均一な酸化シリコン膜を簡便で再現性よく得ることができる。
【００２７】
つぎに、たとえばイオン注入法によりポリシリコン膜中にｎ型不純物を注入する。その後、通常のホトリソグラフ法によりパターニングし、図１に示されるように、エミッタ電極１０を形成する。そして、層間絶縁膜１１を全面に形成した後、エミッタ電極１０のポリシリコン膜中に添加された不純物を、接触するベース領域７中に拡散させるため、１０００℃、１０秒間の加熱処理を行う。この加熱処理によって、エミッタ領域９が形成される。この際、エミッタ電極１０とベース領域７との界面には不均一なエピタキシャル成長部が形成されていないため、非常に均質に拡散することができ、時間制御により非常に正確な深さに、エミッタ領域９とする拡散領域を形成することができる。また、同時に、均一な酸化シリコン膜１６は、接触するシリコン半導体基板１あるいはエミッタ電極１０を構成するポリシリコンと反応する。
【００２８】
その後は、通常のバイポーラトランジスタの製造工程と同様に、層間絶縁膜１１にコンタクト用の孔を開け、エミッタ取出し電極１２、コレクタ電極１３、ベース電極１４を形成し、図１に示されるバイポーラトランジスタが完成する。
【００２９】
本発明は、上記実施の形態の例に限定されるものではなく、種々の変更が可能である。たとえば、反応ガスとしては酸素ガスでなくても、少なくとも酸素原子を含むガスであればよく、Ｎ2Ｏ、Ｏ3などのガス、あるいはこれらのガスを組合せたものでもよい。また、ポリシリコン膜の成長装置として枚葉式ＣＶＤ装置や、バレル式ＣＶＤ装置などの装置を用いて、酸素をシリコンに反応させることができる。
【００３０】
本発明の製造方法によれば、ポリシリコン膜を堆積する成長装置を用いて酸素を熱反応させ、シリコン半導体基板表面に少なくとも酸素、シリコンを含む膜が形成されるような条件に、ガスの流量、成膜装置内の圧力、ポリシリコン膜を堆積する熱処理の温度等を設定することで、均一な酸化シリコン膜を形成することができ、しかもシリコン半導体基板が大気に晒されることなく連続してポリシリコン膜を堆積しているため、酸化シリコン膜の厚さがばらつくことなく、非常に精度よい均一な厚さで、再現性よく高歩留りで形成することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明による製造方法の一実施形態により製造されるｎｐｎバイポーラトランジスタの断面説明図である。
【図２】エミッタ電極を形成する前の酸化膜の形成条件を変えたときのトランジスタの電流増幅率ｈFEの分布を示す図である。
【図３】図１に示されるトランジスタの製造工程で、酸化シリコン膜を形成する前の状態の断面説明図である。
【図４】図１に示されるトランジスタの製造工程で、酸化シリコン膜を形成してエミッタ電極とするポリシリコン膜を形成した状態を示す断面説明図である。
【図５】従来の高速用バイポーラトランジスタの要部の断面説明図である。
【図６】従来の高速用バイポーラトランジスタで、エミッタ領域形成領域の表面に酸化シリコン膜を形成した例の一部拡大の断面説明図である。
【符号の説明】
【００３２】
１    シリコン半導体基板
２    コレクタ埋込層
３    エピタキシャル層
４    アイソレーション層
５    素子分離酸化膜
６    コレクタ領域
７    ベース領域
８    表面保護膜
９    エミッタ領域
10    エミッタ電極
11    層間絶縁膜
12    エミッタ引出し電極
13    コレクタ電極
14    ベース電極
16    酸化シリコン膜
【図１】
2007116032.tif 000003
【図２】
2007116032.tif 000004
【図３】
2007116032.tif 000005
【図４】
2007116032.tif 000006
【図５】
2007116032.tif 000007
【図６】
2007116032.tif 000008