(57)【要約】【課題】Ｃ５Ｆ８ガスをエッチングガスとして使用するエッチング処理時において、Ｃ５Ｆ８ガスの使用量を削減できる技術を提供する。【解決手段】Ｃ５Ｆ８ガスをエッチングガスとして用いて酸化シリコン系膜をドライエッチングするドライエッチング装置において、実際にエッチング処理を行う処理ステップ（ＳＴＥＰ３）の直前の安定化ステップを、Ｃ５Ｆ８ガスの導入を行わないＳＴＥＰ１とＣ５Ｆ８ガスの導入を行うＳＴＥＰ２との２段階に分けて行う。ＳＴＥＰ２でのＣ５Ｆ８ガスの流量は、ＳＴＥＰ３でのＣ５Ｆ８ガスの流量と同じとする。【選択図】図１２
2007173558.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）主面上に酸化シリコンを主成分とする第１の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
（ｂ）前記半導体基板が搬送された前記処理室内に第１のエッチングガスを流入し、第１の安定化処理を行う工程、
（ｃ）前記第１の安定化処理後、前記処理室内に前記第１のエッチングガスおよび第２のエッチングガスを流入し、第２の安定化処理を行う工程、
（ｄ）前記第２の安定化処理後、前記処理室内を前記第２の安定化処理時の雰囲気に保ち、前記第１の絶縁膜をエッチングする工程。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、
前記第２のエッチングガスはパーフルオロカーボンガスを主成分とする。
【請求項３】
請求項２記載の半導体集積回路装置の製造方法において、
前記第２のエッチングガスはＣ５Ｆ８ガスを主成分とする。
【請求項４】
請求項１記載の半導体集積回路装置の製造方法において、
前記第１の安定化処理時における前記第１のエッチングガスの第１の流量は、前記第２の安定化処理時における前記第１のエッチングガスの第２の流量と同じである。
【請求項５】
請求項１記載の半導体集積回路装置の製造方法において、
前記第１の安定化処理時における前記処理室内の第１の圧力は、前記第２の安定化処理および前記第１の絶縁膜のエッチング時における前記処理室内の第２の圧力より高い。
【請求項６】
請求項５記載の半導体集積回路装置の製造方法において、
前記第１のエッチングガスは希釈ガスおよび添加ガスを含み、
前記第１の安定化処理時の前記希釈ガスの第３の流量は、前記第２の安定化処理時の前記希釈ガスの第４の流量より小さい。
【請求項７】
請求項６記載の半導体集積回路装置の製造方法において、
前記希釈ガスはアルゴンを主成分とする。
【請求項８】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）主面上に酸化シリコンを主成分とする第１の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
（ｂ）前記半導体基板が搬送された前記処理室内に第１のエッチングガスを流入し、第１の安定化処理を行う工程、
（ｃ）前記第１の安定化処理後、前記処理室内に前記第１のエッチングガスおよび第２のエッチングガスを流入し、前記第１の絶縁膜をエッチングする工程。
【請求項９】
請求項８記載の半導体集積回路装置の製造方法において、
前記第２のエッチングガスはパーフルオロカーボンガスを主成分とする。
【請求項１０】
請求項９記載の半導体集積回路装置の製造方法において、
前記第２のエッチングガスはＣ５Ｆ８ガスを主成分とする。
【請求項１１】
請求項８記載の半導体集積回路装置の製造方法において、
前記第１の安定化処理時における前記処理室内の第１の圧力は、前記第１の絶縁膜のエッチング時における前記処理室内の第２の圧力より高い。
【請求項１２】
請求項１１記載の半導体集積回路装置の製造方法において、
前記第１のエッチングガスは希釈ガスおよび添加ガスを含み、
前記第１の安定化処理時の前記希釈ガスの第３の流量は、前記第１の絶縁膜のエッチング時の前記希釈ガスの第５の流量より小さい。
【請求項１３】
請求項１２記載の半導体集積回路装置の製造方法において、
前記希釈ガスはアルゴンを主成分とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の製造工程中におけるドライエッチング工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００４−２８１５２８号公報（特許文献１）には、Ｃ５Ｆ８、ＡｒおよびＯ２等の混合ガスの流量および圧力を調整した後にプラズマ放電を行うことにより、チャンバ内の各種部品の損傷を防ぐことのできるプラズマ処理装置について開示されている。
【０００３】
特開２００２−２３１５９６号公報（特許文献２）には、Ｃ５Ｆ８、ＡｒおよびＯ２等の混合ガスの流量を調整した後にプラズマ放電を行うことによってエッチングを行う一連の工程を自動制御で行い、半導体装置製造の低コスト化および製造装置の稼働率の向上を可能にする半導体装置の製造方法および製造システムが開示されている。
【特許文献１】特開２００４−２８１５２８号公報
【特許文献２】特開２００２−２３１５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、半導体集積回路装置の製造工程において、半導体基板（以下、単に基板と記す）上に堆積された酸化シリコンを主成分とする薄膜を加工精度よくエッチングする技術について検討している。その中で、本発明者は、以下のような課題を見出した。
【０００５】
すなわち、本発明者らは、基板上に堆積された酸化シリコンを主成分とする薄膜をエッチングするに当たり、加工精度の向上を目的としてエッチングガスをＣ４Ｆ８ガスからＣ５Ｆ８ガスに変更することを検討している。エッチング処理を行う際には、実際にエッチング処理を行う前に、エッチング装置のチャンバ内の圧力、およびチャンバ内に流入するエッチングガスの流量を安定させる安定化処理が所定時間行われる。この安定化処理時においてもエッチングガスは使用されており、Ｃ５Ｆ８ガスはＣ４Ｆ８ガスに比べて高価なことから、エッチングガスの使用量を削減することが課題となっている。
【０００６】
本発明の一つの目的は、Ｃ５Ｆ８ガスをエッチングガスとして使用するエッチング処理時において、Ｃ５Ｆ８ガスの使用量を削減できる技術を提供することにある。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、一つの代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
（１）本発明による半導体集積回路装置の製造方法は、以下の工程を有する：
（ａ）主面上に酸化シリコンを主成分とする第１の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
（ｂ）前記半導体基板が搬送された前記処理室内に第１のエッチングガスを流入し、第１の安定化処理を行う工程、
（ｃ）前記第１の安定化処理後、前記処理室内に前記第１のエッチングガスおよび第２のエッチングガスを流入し、第２の安定化処理を行う工程、
（ｄ）前記第２の安定化処理後、前記処理室内を前記第２の安定化処理時の雰囲気に保ち、前記第１の絶縁膜をエッチングする工程。
【０００９】
（２）また、本発明による半導体集積回路装置の製造方法は、以下の工程を有する：
（ａ）主面上に酸化シリコンを主成分とする第１の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
（ｂ）前記半導体基板が搬送された前記処理室内に第１のエッチングガスを流入し、第１の安定化処理を行う工程、
（ｃ）前記第１の安定化処理後、前記処理室内に前記第１のエッチングガスおよび第２のエッチングガスを流入し、前記第１の絶縁膜をエッチングする工程。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１１】
基板上に堆積された酸化シリコンを主成分とする絶縁膜をドライエッチングするドライエッチング装置において、エッチング処理直前の安定化処理を２段階に分け、第１の安定化処理時には処理室内にエッチングガス以外の希釈ガスおよび添加ガスを流入し、第１の安定化処理後の第２の安定化処理時には処理室内にエッチングガス、希釈ガスおよび添加ガスを流入する。それにより、安定化処理時におけるエッチングガスの使用量を削減することができる。
【発明を実施するための最良の形態】
【００１２】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１３】
ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００１４】
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
【００１５】
レジストパターンとは、感光性樹脂膜（レジスト膜）をフォトリソグラフィの手法により、パターニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。一般に感光性樹脂膜、フォトリソグラフィとは、光によるものを言うが、本願では、便宜上、特にそうでない旨限定したときを除き、電子線や紫外線より更に短波長の電磁波に感応するレジスト等を用いるパターン形成技術等も含むものとする。
【００１６】
平行平板型反応性イオンエッチング装置とは、エッチング室（チャンバ）内にエッチングガスを送り込み、一方から排気しつつ、平行に設置した平行平板型電極の一方に高周波電力を印加して発生させた反応性ガスプラズマを利用して電極上に配置したウエハもしくはウエハ上に堆積した薄膜をエッチングするエッチング装置をいう。
【００１７】
パーフルオロカーボンガスとは、ＣｍＦｎ（ｍ、ｎは所定の整数）であらわされるガスをいう。
【００１８】
酸化シリコン系膜とは、塗布法もしくは熱ＣＶＤ（Chemical Vapor Deposition）法で成膜されたＰＳＧ（Phosphor Silicate Glass）膜やＢＰＳＧ（Boro-Phospho Silicate Glass）膜、プラズマＣＶＤ法で成膜された酸化シリコン膜、およびＳｉＯＣ膜など酸化シリコンを主成分とする薄膜のことをいう。
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００２４】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２７】
（実施の形態１）
図１は、本実施の形態１の半導体集積回路装置の製造に用いるドライエッチング装置の概略説明図である。
【００２８】
本実施の形態１の半導体集積回路装置の製造に用いるドライエッチング装置ＰＰＲＥは、平行平板型反応性イオンエッチング装置である。図１に示すように、ドライエッチング装置ＰＰＲＥは、投入室ＴＲ、搬送室ＨＲおよび処理室（チャンバ）ＳＲ等から形成されている。このドライエッチング装置ＰＰＲＥでドライエッチング処理が施される基板（半導体ウエハ（以下、単にウエハと記す））は、ＦＯＵＰ（Front Opening Unified Pod）やウエハカセットなどのウエハ収納容器に１枚以上が収容された状態で投入室ＴＲへ搬送される。搬送室ＨＲに配置されているロボットアームＲＡは、投入室ＴＲに搬送されたウエハ収納容器から基板を１枚ずつ取り出して処理室ＳＲへ運ぶ。処理室ＳＲへ運ばれた基板には所定のドライエッチング処理（たとえば酸化シリコン膜のドライエッチング）が施される。
【００２９】
図２は上記処理室ＳＲの概略説明図であり、図３は上記処理室ＳＲの詳細な構造を示す説明図である。
【００３０】
処理室ＳＲ内には、上部電極ＵＥ、下部電極ＢＥ、シールドリングＳＨＲ、インナーフォーカスリングＩＦＲ、アウターフォーカスリングＯＦＲおよびカバーリングＣＲ等が配置されている。
【００３１】
たとえばＳｉ（シリコン）を主成分とする材料から形成されている上部電極ＵＥは、処理室ＳＲ内の相対的に上部に配置され、処理室ＳＲ内へエッチングガスおよびプラズマを注入する機能を有する。また、上部電極ＵＥは、接地電位と電気的に接続されている。
【００３２】
たとえばセラミックを主成分とする材料から形成されている下部電極ＢＥには、基板１が載置され、さらに高周波電源ＲＰＳから高周波電力が印加される状況下でエッチング処理が行われる。また、下部電極ＢＥは、Ａｌ（アルミニウム）を主成分とする材料にポリイミドコートを施したものでもよい。
【００３３】
たとえば石英を主成分とする材料から形成されているシールドリングＳＨＲは、処理室ＳＲ内におけるプラズマ発生領域を制御する機能を有する。
【００３４】
たとえばシリコンを主成分とする材料から形成されているインナーフォーカスリングＩＦＲは、プラズマをより外周へ広げて受ける機能を有する。
【００３５】
たとえば石英を主成分とする材料から形成されているアウターフォーカスリングＯＦＲおよびカバーリングＣＲは、プラズマを受ける領域を制御する機能を有する。
【００３６】
処理室ＳＲでは、たとえば基板上に堆積された酸化シリコン膜のエッチングが行われる。本実施の形態１において、酸化シリコン膜のエッチングに用いられるエッチングガスは、たとえばパーフルオロカーボンガスであるＣ５Ｆ８ガス、希釈ガスであるＡｒ（アルゴン）ガスおよび添加ガスであるＯ２（酸素）からなり、これらのガスはそれぞれ個別に処理室ＳＲへ流れ込む流量が制御される。すなわち、Ｃ５Ｆ８ガス、ＡｒガスおよびＯ２ガスは、それぞれ個別の配管ＰＰ１、ＰＰ２、ＰＰ３から導入され、配管ＰＰ１、ＰＰ２、ＰＰ３に備え付けられたバルブとしての機能を有するマスフローコントローラーＭＦＣ１、ＭＦＣ２、ＭＦＣ３によってそれぞれ流量が制御されるものである。配管ＰＰ１、ＰＰ２、ＰＰ３にそれぞれ導入されたＣ５Ｆ８ガス、ＡｒガスおよびＯ２ガスは、配管ＰＰ１、ＰＰ２、ＰＰ３と接続する配管ＰＰ４で合流して処理室ＳＲの上部から処理室ＳＲ内へ導入される。
【００３７】
エッチング処理に用いられたエッチングガスは、配管ＰＰ５から処理室ＳＲ外へ排出される。配管ＰＰ５には、バルブとしての機能を有するＡＰＣ（Auto Pressure Control）バルブＡＰＣおよびポンプＰＭＰが備え付けられ、これらＡＰＣバルブＡＰＣおよびポンプＰＭＰによってエッチングガスを処理室ＳＲ外へ排出する際の流量および圧力が制御される。
【００３８】
次に、図１〜図３を用いて説明したような本実施の形態１のドライエッチング装置を用いた半導体集積回路装置の製造工程について、図４〜図１３を用いて工程順に説明する。本実施の形態１の半導体集積回路装置は、たとえばｐチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を有するものである。
【００３９】
まず、図４に示すように、基板１の主面（素子形成面）に素子分離部２を形成する。この素子分離部２は、たとえば以下のようにして形成することができる。まず、１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンからなる基板１の主面をエッチングし溝部を形成する。次に、基板１を約１０００℃で熱酸化することによって、溝部の内壁に薄い酸化シリコン膜（図示は省略）を形成する。この酸化シリコン膜は、溝部の内壁に生じたドライエッチングのダメージを回復すると共に、次の工程で溝部の内部に埋め込まれる酸化シリコン膜と基板１との界面に生じるストレスを緩和するために形成するものである。続いて、溝部の内部を含む基板１上に絶縁膜としてたとえばＣＶＤ（Chemical Vapor deposition）法で酸化シリコン膜３を堆積する。次いで、化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法で溝の上部の酸化シリコン膜３を研磨し、溝部内に酸化シリコン膜３を残すことによって、素子分離部２を形成する。
【００４０】
次に、基板１にｎ型の導電型を有する不純物（たとえばＰ（リン））をイオン打ち込みした後、基板１に熱処理を施すことによってその不純物を拡散させ、基板１にｎ型ウエル５を形成する。この時、基板１には、ｎ型ウエル５の主表面である活性領域が形成され、これらの活性領域は上記素子分離部２で囲まれる。
【００４１】
次に、たとえばフッ酸系の洗浄液を用いて基板１（ｎ型ウエル５）の表面をウェット洗浄した後、基板１に熱処理を施すことによってｎ型ウエル５のそれぞれの表面にゲート絶縁膜として作用する清浄なゲート酸化膜７を形成する。
【００４２】
続いて、たとえばＣＶＤ法にて基板１上に導電膜として膜厚１００ｎｍ程度の低抵抗の多結晶シリコン膜をＣＶＤ法で堆積する。次いで、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてその多結晶シリコン膜をエッチングすることにより、多結晶シリコン膜からなるゲート電極８を形成する。ゲート電極８は、一部が素子分離部２上に延在するようにパターニングする。
【００４３】
次に、基板１上にＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）法によって異方的にエッチングすることによって、ゲート電極８の側壁にサイドウォールスペーサ９を形成する。続いて、ｎ型ウエル５上にｐ型の導電型を有する不純物（たとえばＢ（ホウ素））を注入することによってｐチャネル型ＭＩＳＦＥＴＱｐのｐ型半導体領域（ソース、ドレイン）１０を形成する。なお、サイドウォールスペーサ９の形成前に低濃度のｐ型半導体領域を形成し、サイドウォールスペーサ９の形成後に高濃度のｐ型半導体領域を形成することによってＬＤＤ（Lightly Doped Drain）構造を形成してもよい。ここまでの工程により、ｐチャネル型ＭＩＳＦＥＴＱｐが完成する。なお、図４では図示していない領域において、ｎチャネル型ＭＩＳＦＥＴを形成してもよい。ｎチャネル型ＭＩＳＦＥＴは、基板１にｐ型の導電型を有する不純物（たとえばＢ）を導入して熱処理を施すことによってｐ型ウエルを形成し、上記ゲート電極８と同様のゲート電極を形成した後に、ｐ型ウエルにｎ型の導電型を有する不純物（たとえばＰまたはＡｓ（ヒ素））を注入することによってｎ型半導体領域（ソース、ドレイン）を形成することで形成できる。
【００４４】
続いて、基板１の表面を洗浄した後、基板１上に、スパッタリング法によりＣｏ（コバルト）膜およびＴｉ（チタン）膜を順次堆積する。次いで、基板１に熱処理を施し、ｐ型半導体領域１０およびゲート電極８上に、シリサイド層としてＣｏＳｉ２層１２を形成する。本実施の形態１においては、このようなＣｏＳｉ２層１２を形成する手段を例示するが、ＣｏＳｉ２層１２を形成する代わりに、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔｉ（チタン）またはＴａ（タンタル）などを用いて、ＮｉＳｉｘ層、ＷＳｉｘ層、ＭｏＳｉｘ層、ＴｉＳｉｘ層、ＴａＳｉｘ層などの高融点金属シリサイド層を形成してもよい。
【００４５】
次いで、未反応のＣｏ膜およびＴｉ膜をエッチングにより除去した後、基板１に熱処理を施し、ＣｏＳｉ２層１２を低抵抗化する。
【００４６】
次に、たとえばＣＶＤ法で基板１上に膜厚５０ｎｍ程度の窒化シリコン膜１７を堆積する。なお、窒化シリコン膜１７は、後述するコンタクトホールの形成時のエッチングストッパー層としての役割を果たす。
【００４７】
続いて、窒化シリコン膜１７の上部に層間絶縁膜としてたとえばＰＳＧ膜（第１の絶縁膜）２０を塗布し、熱処理を行い、平坦化する。次いで、このＰＳＧ膜２０上にプラズマＣＶＤ法により酸化シリコン膜（第１の絶縁膜）２１を堆積する。また、ＰＳＧ膜２０の堆積を省略し、酸化シリコン膜２１を窒化シリコン膜１７の上部に堆積した後、酸化シリコン膜２１の表面をＣＭＰ法で研磨してその表面を平坦化する手段を用いてもよい。次いで、酸化シリコン膜２１上に、たとえばＣＶＤ法で窒化シリコン膜２２を堆積する。
【００４８】
次に、図５に示すように、フォトレジスト膜をマスクとしたエッチングにより、窒化シリコン膜２２をパターニングする。続いて、そのフォトレジスト膜を除去した後、残った窒化シリコン膜２２をマスクとして酸化シリコン膜２１およびＰＳＧ膜２０を順次エッチングすることにより開孔部を形成する。次いで、窒化シリコン膜２２およびその開孔部の底部に現れた窒化シリコン膜１７をエッチングすることにより、ｐ型半導体領域１０上およびｎチャネル型ＭＩＳＦＥＴＱｐのゲート電極８上にコンタクトホール２５を形成する。ゲート電極８上のＣｏＳｉ２層１２に達するコンタクトホール２５の底部は、一部が平面でゲート電極８に隣接するｐ型半導体領域１０（ｐ型半導体領域１０上のＣｏＳｉ２層１２）まで達する。
【００４９】
ここで、図６は、上記酸化シリコン膜２１、ＰＳＧ膜２０および窒化シリコン膜１７のエッチング工程時における本実施の形態１のドライエッチング装置（図１〜図３参照）の処理条件設定を示す説明図であり、１枚の基板１の処理当たりの数値を示している。なお、図６において、（ａ）〜（ｊ）の符号が記載されている欄には、符号毎に同一の数値が入る。図６に示すように、酸化シリコン膜２１、ＰＳＧ膜２０および窒化シリコン膜１７のエッチング工程時には、本実施の形態１のドライエッチング装置の処理条件設定は、１０段階のステップ（ＳＴＥＰ）で切り替わる。ステップ終了条件で「安定」と記載されているステップ（以下、安定化ステップと記す）は、処理室ＳＲ（図２参照）内の圧力およびエッチングガス流量が所定値になるまでエッチング処理を待機するステップであり、ステップ処理時間に記載されている時間を最大待機時間として、処理室ＳＲ内の圧力およびエッチングガス流量が所定値（エッチング実行時の値）になり次第、次のステップへ進むものである。ステップ処理時間になっても処理室ＳＲ内の圧力およびエッチングガス流量が所定値にならない場合には、ドライエッチング装置の稼動を停止する。ステップ終了条件で「時間」と記載されているステップ（以下、処理ステップと記す）は、実際にエッチング処理が行われるステップであり、ステップ処理時間に記載されている時間だけドライエッチング処理を実施するものである。ＳＴＥＰ２では窒化シリコン膜２２をパターニングした際のマスクとなったフォトレジスト膜の残渣の除去が行われ、ＳＴＥＰ５では酸化シリコン膜２１およびＰＳＧ膜２０のエッチングが行われ、ＳＴＥＰ７では酸化シリコン膜２１およびＰＳＧ膜２０のエッチング時に生じた残渣の除去が行われ、ＳＴＥＰ９では窒化シリコン膜１７のエッチングが行われる。
【００５０】
本実施の形態１では、酸化シリコン膜２１およびＰＳＧ膜２０のエッチングにＣ５Ｆ８ガス（第２のエッチングガス）をエッチングガスとし、Ａｒガス（第１のエッチングガス）を希釈ガスとし、Ｏ２ガス（第１のエッチングガス）をエッチング特性の調整用の添加ガスとする混合ガスを用いる。Ｃ５Ｆ８ガスは、Ｃ４Ｆ８ガスに比べて加工精度よく酸化シリコン系膜をエッチングすることができる。ところで、本発明者が行った実験によれば、酸化シリコン膜２１およびＰＳＧ膜２０のエッチングが行われるＳＴＥＰ５の直前の安定化ステップ時において、ＳＴＥＰ５と同じ流量条件でＣ５Ｆ８ガス、ＡｒガスおよびＯ２ガスを導入した場合には、処理室ＳＲ内の圧力およびエッチングガス流量が所定値（エッチング実行時の値）になるまでに約１５秒かかった。一方、図６に示す本実施の形態１のステップでは、Ｃ５Ｆ８ガスの導入を行わないＳＴＥＰ３の安定化ステップ（第１の安定化処理）は約１５秒であり、Ｃ５Ｆ８ガスの導入を行うＳＴＥＰ４の安定化ステップ（第２の安定化処理）は約５秒であった。ここで、ＳＴＥＰ３でのＡｒガスおよびＯ２ガスの流量（第１の流量）は、ＳＴＥＰ４でのＡｒガスおよびＯ２ガスの流量（第２の流量）と同じであり、ＳＴＥＰ４でのＣ５Ｆ８ガスの流量は、ＳＴＥＰ５でのＣ５Ｆ８ガスの流量と同じである。なお、本実施の形態１において、安定化ステップ（ＳＴＥＰ３およびＳＴＥＰ４）および処理ステップ（ＳＴＥＰ５）において、チャンバ圧力（処理室ＳＲ内の圧力）は約２．７Ｐａで一定に保つ。すなわち、本実施の形態１によれば、安定化ステップにおいて、Ｃ４Ｆ８ガスに比べて高価なＣ５Ｆ８ガスの使用量を最小限に抑制することができる。また、本実施の形態１によれば、安定化ステップでのＣ５Ｆ８ガスの使用量を処理ステップでのＣ５Ｆ８ガスの使用量と同じとした場合に比べて、安定化ステップにおけるＣ５Ｆ８ガスの使用時間を約１０秒短縮できることから、Ｃ５Ｆ８ガス（分子量２１２）の単価を約１０２．４円とすれば１枚の基板１当たりで約１．３円の経費を節約することができる。１日で５５０枚の基板１に対して酸化シリコン膜２１およびＰＳＧ膜２０のエッチング処理を行うとすれば、年間で約２５万円の経費を節約することができる。
【００５１】
次に、図７に示すように、たとえばスパッタリング法により、コンタクトホール２５の内部を含む酸化シリコン膜２１上にバリア膜としてたとえば膜厚１０ｎｍ程度のＴｉ膜および膜厚５０ｎｍ程度のＴｉＮ膜を順次堆積し、５００〜７００℃で１分間熱処理を施す。次いで、ＣＶＤ法により酸化シリコン膜２１およびバリア膜上に導電膜としてたとえばＷ膜を堆積し、そのＷ膜でコンタクトホール２５を埋め込む。次いで、エッチバック法もしくはＣＭＰ法によって酸化シリコン膜２１上のＷ膜、ＴｉＮ膜およびＴｉ膜を除去し、コンタクトホール２５内にＷ膜、ＴｉＮ膜およびＴｉ膜を残す。これにより、コンタクトホール２５内にＴｉＮ膜およびＴｉ膜をバリア膜としＷ膜を主導電層とするプラグ２６を形成する。
【００５２】
次に、図８に示すように、たとえばスパッタリング法によって酸化シリコン膜２１およびプラグ２６上にＷ膜を堆積する。続いて、フォトレジスト膜をマスクとしたドライエッチングによってそのＷ膜をパターニングし、配線２７を形成する。
【００５３】
次に、図９に示すように、基板１上に酸化シリコン膜を堆積することによって層間絶縁膜３８を形成する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてその層間絶縁膜３８をエッチングし、配線２７に達するコンタクトホール３９を形成する。
【００５４】
続いて、たとえばスパッタリング法によってコンタクトホール３９内を含む層間絶縁膜３８上にバリア膜としてたとえば膜厚１０ｎｍ程度のＴｉ膜および膜厚５０ｎｍ程度のＴｉＮ膜を順次堆積し、約５００〜７００℃で１分間熱処理を施す。次いで、たとえばＣＶＤ法によりバリア膜および層間絶縁膜３８上に導電膜としてたとえばＷ膜を堆積し、そのＷ膜によってコンタクトホール３９を埋め込む。その後、層間絶縁膜３８上のＴｉ膜、ＴｉＮ膜およびＷ膜を除去し、そのＴｉ膜、ＴｉＮ膜およびＷ膜をコンタクトホール３９内に残すことによって、コンタクトホール３９内にそれぞれプラグ４２を形成する。
【００５５】
次に、図１０に示すように、層間絶縁膜３８上に導電膜としてＴｉ膜、Ａｌ（アルミニウム）膜および窒化チタン膜を順次下層より堆積する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてそのＴｉ膜、Ａｌ膜および窒化チタン膜をエッチングすることにより、配線４４を形成する。
【００５６】
次に、図１１に示すように、たとえばプラズマＣＶＤ法により基板１上に膜厚２５ｎｍ程度のＳｉＯＮ膜（第１の絶縁膜）４５および膜厚７５０ｎｍ程度の酸化シリコン膜（第１の絶縁膜）４６を堆積する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてその酸化シリコン膜４６およびＳｉＯＮ膜４５をエッチングすることにより、配線４４に達するコンタクトホール４８を形成する。本実施の形態１では、酸化シリコン膜４６およびＳｉＯＮ膜４５のエッチング工程においても、酸化シリコン膜２１およびＰＳＧ膜２０のエッチング工程時と同様にＣ５Ｆ８ガスをエッチングガスとし、Ａｒガスを希釈ガスとし、Ｏ２ガスをエッチング特性の調整用の添加ガスとする混合ガスを用いる。それにより、コンタクトホール４６を精度よく加工することができる。
【００５７】
ここで、図１２は、上記酸化シリコン膜４６およびＳｉＯＮ膜４５のエッチング工程（コンタクトホール４６の加工）時における本実施の形態１のドライエッチング装置（図１〜図３参照）の処理条件設定を示す説明図であり、１枚の基板１の処理当たりの数値を示している。なお、図１２において、（ｋ）〜（ｏ）の符号が記載されている欄には、符号毎に同一の数値が入る。図１２に示すように、酸化シリコン膜４６およびＳｉＯＮ膜４５のエッチング工程時においても、酸化シリコン膜２１およびＰＳＧ膜２０のエッチング工程時と同様に、処理ステップ（ＳＴＥＰ３）の直前の安定化ステップをＣ５Ｆ８ガスの導入を行わないＳＴＥＰ１（第１の安定化処理）とＣ５Ｆ８ガスの導入を行うＳＴＥＰ２（第２の安定化処理）との２段階に分けて行う。ＳＴＥＰ２でのＣ５Ｆ８ガスの流量は、ＳＴＥＰ３でのＣ５Ｆ８ガスの流量と同じである。本発明者が行った実験によれば、ＳＴＥＰ３の直前の安定化ステップ時において、ＳＴＥＰ３と同じ流量条件でＣ５Ｆ８ガス、ＡｒガスおよびＯ２ガスを導入した場合には、処理室ＳＲ内の圧力およびエッチングガス流量が所定値（エッチング実行時の値）になるまでに約１５秒かかった。一方、図１２に示す本実施の形態１のステップでは、Ｃ５Ｆ８ガスの導入を行わないＳＴＥＰ１は約１５秒であり、Ｃ５Ｆ８ガスの導入を行うＳＴＥＰ２は約５秒であった。ここで、ＳＴＥＰ１でのＡｒガスおよびＯ２ガスの流量（第１の流量）は、ＳＴＥＰ２でのＡｒガスおよびＯ２ガスの流量（第２の流量）と同じであり、ＳＴＥＰ２でのＣ５Ｆ８ガスの流量は、ＳＴＥＰ３でのＣ５Ｆ８ガスの流量と同じである。なお、本実施の形態１において、安定化ステップ（ＳＴＥＰ１およびＳＴＥＰ１）および処理ステップ（ＳＴＥＰ３）において、チャンバ圧力（処理室ＳＲ内の圧力）は約５．３Ｐａで一定に保つ。すなわち、本実施の形態１によれば、酸化シリコン膜４６およびＳｉＯＮ膜４５のエッチング工程時における安定化ステップにおいても、Ｃ４Ｆ８ガスに比べて高価なＣ５Ｆ８ガスの使用量を最小限に抑制することができる。また、本実施の形態１によれば、酸化シリコン膜４６およびＳｉＯＮ膜４５のエッチング工程時における安定化ステップにおいても、酸化シリコン膜２１およびＰＳＧ膜２０のエッチング工程時と同様に、安定化ステップでのＣ５Ｆ８ガスの使用量を処理ステップでのＣ５Ｆ８ガスの使用量と同じとした場合に比べて、安定化ステップにおけるＣ５Ｆ８ガスの使用時間を約１０秒短縮できる。それにより、１日で１７００枚の基板１に対して酸化シリコン膜４６およびＳｉＯＮ膜４５のエッチング処理を行うとすれば、年間で約７５万円の経費を節約することができる。
【００５８】
次に、図１３に示すように、コンタクトホール４８内にプラグ５０を形成する。このプラグ５０は、たとえば上記プラグ４２を形成した工程と同様の工程によって形成することができる。
【００５９】
続いて、酸化シリコン膜４６上にプラグ５０と接続する配線５２とを形成することによって本実施の形態１の半導体集積回路装置を製造する。この配線５２は、たとえば上記配線４４を形成した工程と同様の工程によって形成することができる。また、ＳｉＯＮ膜４５、酸化シリコン膜４６、プラグ５０、および配線５２を形成した工程と同様の工程を繰り返すことによって、さらに多層に配線を形成してもよい。
【００６０】
ところで、上記の本実施の形態１では、酸化シリコン系膜のエッチングにＣ５Ｆ８ガスをエッチングガスとして使用する場合について説明したが、Ｃ５Ｆ８ガス以外のＣ４Ｆ６ガスおよびＣＨＦ３ガス等をエッチングガスとして使用する場合でも安定化ステップをエッチングガスを導入しないステップとエッチングガスを導入するステップとの２段階に分けることができる。それにより、安定化ステップにおけるエッチングガスの使用量を削減することができる。特に、ＣＨＦ３ガスは、地球温暖化係数が大きいことから削減が強く望まれており、本実施の形態１の適用によって使用量削減に寄与することができる。
【００６１】
（実施の形態２）
次に、本実施の形態２について説明する。
【００６２】
本実施の形態２では、前記実施の形態１において図１〜図３を用いて説明したドライエッチング装置による酸化シリコン系膜（ＰＳＧ膜２０、酸化シリコン膜２１および酸化シリコン膜４６）のドライエッチング処理を、前記実施の形態１とは異なる条件で実施するものである。すなわち、前記実施の形態１では、安定化ステップと処理ステップとにおいてチャンバ圧力（処理室ＳＲ内の圧力）を一定に保ち、希釈ガス（Ａｒガス）の流量も一定に保っていたが、本実施の形態２では、安定化ステップの一部でチャンバ圧力を処理ステップでのチャンバ圧力より高くし、安定化ステップの一部で希釈ガスの流量を処理ステップでの希釈ガスの流量より低くするものである。
【００６３】
たとえば図１４は、本実施の形態２での酸化シリコン膜４６（図１１参照）およびＳｉＯＮ膜４５（図１１参照）のエッチング工程（コンタクトホール４６（図１１参照）の加工）時における本実施の形態１のドライエッチング装置（図１〜図３参照）の処理条件設定を示す説明図であり、１枚の基板１の処理当たりの数値を示している。なお、図１４において、（ｋ）〜（ｑ）の符号が記載されている欄には、符号毎に同一の数値が入る。図１４に示すように、本実施の形態２においても、処理ステップ（ＳＴＥＰ３）の直前の安定化ステップをＣ５Ｆ８ガスの導入を行わないＳＴＥＰ１とＣ５Ｆ８ガスの導入を行うＳＴＥＰ２との２段階に分けて行う。ＳＴＥＰ２でのＣ５Ｆ８ガスの流量は、ＳＴＥＰ３でのＣ５Ｆ８ガスの流量と同じである。また、前述したように、ＳＴＥＰ１でのチャンバ圧力（約６．７Ｐａ（第１の圧力））をＳＴＥＰ２およびＳＴＥＰ３でのチャンバ圧力（約５．３Ｐａ（第２の圧力））より高く設定し、ＳＴＥＰ１でのＡｒガス流量（第３の流量（ｑ））をＳＴＥＰ２およびＳＴＥＰ３でのＡｒガス流量（約８１×１０−２Ｐａ・ｍ３／ｓ（第４の流量、第５の流量））より低く設定する。それにより、ＳＴＥＰ１は約１２秒で完了し、ＳＴＥＰ２は約５秒で完了することができる。すなわち、本実施の形態２によれば、前記実施の形態１に比べてＳＴＥＰ１を約３秒短縮することができる。それにより、本実施の形態２の半導体集積回路装置の製造工期を短縮することが可能となる。
【００６４】
また、図１５に示すように、図１４におけるＳＴＥＰ２に相当する安定化ステップを省略してもよい。これは、処理ステップ（図１５においてはＳＴＥＰ２）を開始した後、数秒間は処理室ＳＲ内での放電が安定しないことを利用したものであり、この放電が安定しない数秒間で図１４におけるＳＴＥＰ２に相当する安定化ステップを行うものである。それにより、図１５に示した処理条件では、図１４に示した処理条件に比べて安定化ステップをさらに約５秒間短縮することが可能となる。
【００６５】
上記の本実施の形態２によっても前記実施の形態１と同様の効果を得ることができる。
【００６６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６７】
本発明の半導体集積回路装置の製造方法は、たとえばＣ５Ｆ８ガス等のパーフルオロカーボンガスをエッチングガスとして使用するドライエッチング工程を含む半導体集積回路装置の製造工程に適用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態１である半導体集積回路装置の製造に用いるドライエッチング装置の概略説明図である。
【図２】図１に示したドライエッチング装置が有する処理室の概略説明図である。
【図３】図１に示したドライエッチング装置が有する処理室の詳細を示す説明図である。
【図４】本発明の実施の形態１である半導体集積回路装置の製造方法を説明する要部断面図である。
【図５】図４に続く半導体集積回路装置の製造工程中の要部断面図である。
【図６】本発明の実施の形態１である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【図７】図５に続く半導体集積回路装置の製造工程中の要部断面図である。
【図８】図７に続く半導体集積回路装置の製造工程中の要部断面図である。
【図９】図８に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１２】本発明の実施の形態１である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【図１３】図１１に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１４】本発明の実施の形態２である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【図１５】本発明の実施の形態２である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【符号の説明】
【００６９】
１  基板
２  素子分離部
３  酸化シリコン膜
５  ｎ型ウエル
７  ゲート酸化膜
８  ゲート電極
１０  ｐ型半導体領域（ソース、ドレイン）
１２  ＣｏＳｉ２層
１７  窒化シリコン膜
２０  ＰＳＧ膜（第１の絶縁膜）
２１  酸化シリコン膜（第１の絶縁膜）
２２  窒化シリコン膜
２５  コンタクトホール
２６  プラグ
３８  層間絶縁膜
３９  コンタクトホール
４２  プラグ
４４  配線
４５  ＳｉＯＮ膜（第１の絶縁膜）
４６  酸化シリコン膜（第１の絶縁膜）
４８  コンタクトホール
５０  プラグ
５１  配線
ＡＰＣ  ＡＰＣバルブ
ＢＥ  下部電極
ＣＲ  カバーリング
ＨＲ  搬送室
ＩＦＲ  インナーフォーカスリング
ＭＦＣ１、ＭＦＣ２、ＭＦＣ３  マスフローコントローラー
ＯＦＲ  アウターフォーカスリング
ＰＭＰ  ポンプ
ＰＰ１、ＰＰ２、ＰＰ３、ＰＰ４、ＰＰ５  配管
ＰＰＲＥ  ドライエッチング装置
Ｑｐ  ｐチャネル型ＭＩＳＦＥＴ
ＲＡ  ロボットアーム
ＲＰＳ  高周波電源
ＳＨＲ  シールドリング
ＳＲ  処理室
ＴＲ  投入室
ＵＥ  上部電極
【図１】
2007173558.tif 000003
【図２】
2007173558.tif 000004
【図３】
2007173558.tif 000005
【図４】
2007173558.tif 000006
【図５】
2007173558.tif 000007
【図６】
2007173558.tif 000008
【図７】
2007173558.tif 000009
【図８】
2007173558.tif 000010
【図９】
2007173558.tif 000011
【図１０】
2007173558.tif 000012
【図１１】
2007173558.tif 000013
【図１２】
2007173558.tif 000014
【図１３】
2007173558.tif 000015
【図１４】
2007173558.tif 000016
【図１５】
2007173558.tif 000017