(57)【要約】【目的】誘導負荷回路において、ターンオフ時のターンオフ損失を低減しながらスパイク電圧の低減を図ることができるＩＧＢＴとそれを駆動するゲート駆動回路を提供する。【解決手段】ＩＧＢＴ１のゲートはゲート駆動回路２のゲート抵抗Ｒｇと接続し、ＩＧＢＴ１のエミッタとゲート駆動回路２の低電位側と接続する。ゲート駆動回路２はゲート駆動ユニット３とゲート抵抗Ｒｇで構成される。前記のゲート抵抗ＲｇとＩＧＢＴ１のゲート入力容量Ｃｇの積である時定数を５００ｎｓ以下とし、ＩＧＢＴ１のコレクタ層のピーク不純物濃度を１×１０１６ｃｍ−３以上とすることで、スパイク電圧を小さくし、且つ、ターンオフ損失の低減を図ることができる。【選択図】        図２
2007288094.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）と該ＩＧＢＴを駆動するゲート駆動回路において、前記ＩＧＢＴのコレクタ層のピーク不純物濃度が１×１０１６ｃｍ−３以上であり、前記ＩＧＢＴのゲートと直結する前記ゲート駆動回路のゲート抵抗の抵抗値と前記ＩＧＢＴのゲート入力容量の積（時定数）が５００ｎｓ以下であることを特徴とするＩＧＢＴとそれを駆動するゲート駆動回路。
【請求項２】
前記ゲート抵抗の抵抗値を、前記ゲート抵抗の抵抗値を増大させるにつれて前記IＧＢＴのコレクタ・エミッタ間に印加されるスパイク電圧が増大して行く範囲に設定することを特徴とする請求項１に記載のＩＧＢＴとそれを駆動するゲート駆動回路。
【請求項３】
前記ＩＧＢＴがプレーナゲート型もしくはトレンチゲート型であることを特徴とする請求項１または２に記載のＩＧＢＴとそれを駆動するゲート駆動回路。
【請求項４】
前記ＩＧＢＴがＮＰＴ（ノン・パンチスルー）型、ＰＴ（パンチスルー）型もしくはＦＳ（フィールドストップド）型のいずれか一つであることを特徴とする請求項３に記載のＩＧＢＴとそれを駆動するゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）とそれを駆動するゲート駆動回路に関する。
【背景技術】
【０００２】
電力変換装置の低消費電力化が進む中で、その装置の中で中心的な役割を果たすパワーデバイス（スイッチングデバイス）の低損失化の期待が大きい。しかしながら、スイッチングスピードの高速化やバス電圧（電源電圧）の高圧化に伴い、ターンオフ時のスパイク電圧（跳ね上がり電圧）が高くなりデバイスに印加される責務が厳しくなっている。このスパイク電圧は配線インダクタンスに大きく依存しているため、スパイク電圧を抑制するために、配線インダクタンスを低減することが重要となる。しかし、配線インダクタンスを低減することには限界があり、素子で決まるターンオフ時の電流の傾き（電流減少率：−ｄＩ／ｄｔ）を小さくすることが望まれている。
【０００３】
まず、ＩＧＢＴの構造について説明する。
図７はＩＧＢＴの断面図であり、（ａ）がＰＴ（パンチスルー）型、（ｂ）がＮＰＴ（ノン・パンチスルー）型、（ｃ）がＦＳ（フィールドストップ）型で、ゲート構造がプレーナゲート型である。（ｄ）は（ｂ）のＮＰＴ型をトレンチゲート型としたものである。尚、裏面側のコレクタ金属電極については省略してある。
【０００４】
これらの構造は公知であるので、その特徴のみ説明する。（ａ）のＰＴ型はｐ＋コレクタ層３１、ｎ＋バッファ層３２、ｎ−ドリフト層３３からなるエピタキシャルシリコンウェハの基板を用い、ｐウェル層３４、ｎ＋エミッタ層３５を拡散で形成し、基板上にゲート酸化膜３６を介したゲート電極３７と、さらに層間絶縁膜３８とエミッタ電極３９を有する構造である。このＰＴ型はエピタキシャルシリコンウェハを用いているため、基板の厚みが３５０μｍ程度である。
【０００５】
（ｂ）のＮＰＴ型は、ＦＺウェハを用い、基板表面にｐウェル層３４、ｎ＋エミッタ層３５を形成してから基板裏面を削り、ｐ＋層４１をイオン注入で形成している。コストメリットのあるＦＺウェハを使用でき、低結晶欠陥であるので信頼性も高い。基板の厚みは１００μｍ程度である。
（ｃ）のＦＳ型は、ＦＺウェハを用い、基板表面にｐウェル層３４、ｎ＋エミッタ層３５を形成してから基板裏面を削り、ｎ型のフィールドストップ層４３とｐ＋コレクタ層４１をイオン注入で形成している。ＮＰＴ型では、オフ時に空乏層がコレクタ側に到達しないようにｎ−ドリフト層４２を厚くする必要があるが、ＦＳ型では空乏層を止めるためのフィールドストップ層４３を形成しているため、ＮＰＴ型に対してｎ−ドリフト層４２の厚さが薄くでき、オン電圧を低減することができる。また、ＦＳ型ではｎ−ドリフト層４２の厚さが薄いので過剰キャリアが少なく、空乏層が伸びきった状態での中性領域の残り幅が少ないため、ターンオフ損失を低減できる。
【０００６】
（ｄ）はゲート構造のトレンチゲート型を説明するものである。基板表面からトレンチ４５を形成し、そのトレンチ４５内にゲート酸化膜４７を介してポリシリコンのゲート電極４６を形成している。トレンチゲート型では、プレーナゲート型に対してセル密度を大幅に増加させられるのでチャネル部４９の電圧降下を抑えることができる。また、プレーナゲート型特有のチャネル部４８で挟まれたＪＦＥＴ５０という部分がトレンチゲート型では存在しないので、この部分の電圧降下を完全に削減でき、結果としてオン電圧を大幅に低減することができる。尚、（ｂ）のＮＰＴ型についてトレンチゲート型を（ｄ）で例示したが、（ａ）のＰＴ型、（ｃ）のＦＳ型でトレンチゲーチ型としてもよい。
【０００７】
次に、スイッチング動作について説明する。
図５は、誘導負荷回路の一例を示す回路図である。ＩＧＢＴ２１のコレクタに誘導負荷２４の一端とダイオード２５のアノードが接続し、誘導負荷２４の他端とダイオード２５のカソードが高電圧電源２６の高電位側に接続し、高電圧電源２６のグランド（低電位側）とＩＧＢＴ２１のエミッタが接続する。ＩＧＢＴ２１のゲートはゲート駆動回路２２のゲート抵抗Ｒｇｏと接続し、ＩＧＢＴ２１のエミッタとゲート駆動回路２１の低電位側と接続する。ゲート駆動回路２２は、ゲート駆動ユニット２３とゲート抵抗Ｒｇｏで構成され、ゲート駆動ユニット２３内には低電圧電源が組み込まれている。図中のＫ部が本発明に関係する箇所でＩＧＢＴ２１とそれを駆動するゲート駆動回路２２である。
【０００８】
図５の回路動作を説明する。ＩＧＢＴ２１のゲートにオン信号を入力し、ＩＧＢＴ２１をオン状態にする。ＩＧＢＴ２１がオンすると、高電圧電源２６から誘導負荷２４とＩＧＢＴ２１を通ってコレクタ電流ＩＣが流れる。つぎに、ゲート抵抗Ｒｇｏを介してＩＧＢＴ２１のゲートにオフ信号を入力し、ＩＧＢＴ２１をオフ状態にする。ＩＧＢＴ２１がオフ状態になると、ＩＧＢＴ２１のゲート入力容量Ｃｇに蓄積した電荷がゲート抵抗Ｒｇｏを介してゲート駆動ユニット２３に流れ、ゲート電圧は低下して行く。ゲート電圧がゲート閾値電圧以上にある間はチャネルを介してＩＧＢＴ２１のエミッタ層からドリフト層へ電子が注入される。またＩＧＢＴ２１のエミッタ層とドリフト層のｐｎ接合が回復すると、空乏層がコレクタ層に向って広がって行き、電子がコレクタ層側へ向って吐き出される。チャネルを介して注入された電子と吐き出された電子はコレクタ層からドリフト層へ注入された正孔と再結合する。この再結合でドリフト層内のキャリアは減少し、ＩＧＢＴ２１のコレクタ電流ＩＣは減少し、その電流減少率(−ｄＩ／ｄｔ)と配線インダクタンスＬの積（ＬｄＩ／ｄｔ）により、コレクタ・エミッタ間電圧ＶＣＥは上昇してスパイク電圧ＶＳＰを発生させる。図６に、図５の回路の動作波形で、コレクタ電流（ＩＣ）波形とコレクタ電圧（ＶＣＥ）波形を示す。
【０００９】
また、特許文献１において、ゲート駆動回路の最終段のトランジスタとＩＧＢＴの間に、直列に複数の抵抗Ｒｇ（ｅｘｔ）、Ｒｇ（ｉｎｔ）を配置し、その間にキャパシタンスＣ（ｅｘｔ）をＩＧＢＴのゲート−エミッタ間に並列接続することで，低損失なターンオンを実現できるゲート駆動回路が開示されている。
また、特許文献２において、電力変換器の主回路を構成するＩＧＢＴのゲート信号供給回路を２回路での２重化構成とし、各ゲート信号供給回路をターンオン用ゲート電圧とターンオフ用ゲート電圧を切り替える制御用スイッチング回路とゲート抵抗により構成し、一定の時間間隔でそれぞれのゲート信号供給回路を動作させることで、小損失、低サージ電圧（スパイク電圧）でターンオフできるゲート駆動回路が開示されている。
【００１０】
また、特許文献３において、ターンオフのとき、主電流がフォール時間に移行する前に、制御電極の電圧を半導体素子の閾値電圧Ｖｔｈ以下に低下させることにより、主電極間の電圧上昇前に電子注入を停止させ、電流密度の安定性を向上でき、電流集中や発振などを阻止して信頼性を向上させることができることが開示されている。
また、特許文献４において、プレーナ構造のＰＴ型のＩＧＢＴで、不純物濃度が１×１０１３ｃｍ−３からなるｎベース層の裏面に層幅が４０μｍで、ピーク濃度が１×１０１６ｃｍ−３を有するｎバッファ層を形成し、このｎバッファ層の裏面に層厚が５μｍで、ピーク濃度が１×１０１６ｃｍ−３のｐ−層と、層厚が１μｍで、ピーク濃度が１×１０１７ｃｍ−３のｐ＋層を形成することで、ターンオフ損失を増大させずに低オン抵抗化できることが開示されている。
【特許文献１】特開２００３−１２５５７４号公報
【特許文献２】特開平１０−７５１６４号公報
【特許文献３】特開２０００−４０９５１号公報
【特許文献４】特開２００４−３１１４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ＭＯＳＦＥＴやＩＧＢＴでは、一般にターンオフ時のスパイク電圧ＶＳＰを小さくするには図５に示すゲート駆動回路のゲート抵抗Ｒｇｏ（外付け）を大きくして、−ｄＩ／ｄｔを小さくする方法が行われている。しかしながらゲート抵抗Ｒｇｏを大きくするとゲート入力容量Ｃｇに蓄積した電荷が放電し難くなり、ミラー期間（空乏層が延びて行く時間：キャリアが吐き出される時間）が延びて、ターンオフ損失が増大するという問題がある。
【００１２】
このように、従来のＩＧＢＴのゲート駆動回路２２では、ゲート抵抗Ｒｇｏを大きくして、ターンオフ時のスパイク電圧ＶＳＰの低減を図るとターンオフ損失が増大してしまう。
この発明の目的は、前記の課題を解決して、誘導負荷回路において、ターンオフ時のターンオフ損失を低減しながらスパイク電圧の低減を図ることができるＩＧＢＴとそれを駆動するゲート駆動回路を提供することにある。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、主に誘導負荷回路で用いられるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）と該ＩＧＢＴを駆動するゲート駆動回路において、前記ＩＧＢＴのコレクタ層のピーク不純物濃度を１×１０１６ｃｍ−３以上とし、前記ＩＧＢＴのゲートと直結する前記ゲート駆動回路のゲート抵抗Ｒｇの抵抗値と前記ＩＧＢＴのゲート入力容量Ｃｇの積（時定数）が５００ｎｓ以上であるＩＧＢＴを駆動するゲート駆動回路とする。
【００１４】
また、前記ゲート抵抗Ｒｇの抵抗値を、前記ゲート抵抗Ｒｇの抵抗値を増大させるにつれて前記IＧＢＴのコレクタ・エミッタ間に印加されるスパイク電圧ＶＳＰが増大して行く範囲に設定するとよい。
また、前記ＩＧＢＴがプレーナゲート型もしくはトレンチゲート型であるとよい。
また，前記ＩＧＢＴがＮＰＴ（ノン・パンチスルー）型、ＰＴ（パンチスルー）型もしくはＦＳ（フィールドストップド）型のいずれか一つであるとよい。
【発明の効果】
【００１５】
この発明によれば、不純物濃度が１０１６ｃｍ−３以上のコレクタ層を有するＩＧＢＴを、ゲート抵抗ＲｇとＩＧＢＴのゲート入力容量Ｃｇの積が５００ｎｓ以下となるようなゲート抵抗Ｒｇを有するゲート駆動回路で駆動することで、ＩＧＢＴのターンオフ時のスパイク電圧ＶＳＰを小さくし、且つターンオフ損失の低減を図ることができる。つまり、ＩＧＢＴのターンオフ時のスパイク電圧ＶＳＰとターンオフ損失のトレードオフを改善できる。
【発明を実施するための最良の形態】
【００１６】
図５のような誘導負荷回路においては、ＩＧＢＴのターンオフにおいて、ＭＯＳＦＥＴと異なり、ゲート抵抗Ｒｇ（図５のＲｇｏに相当する抵抗）が小さい値の範囲で、このゲート抵抗Ｒｇを大きくして行くと、−ｄＩ／ｄｔが増加し、スパイク電圧ＶＳＰが大きくなる抵抗範囲が存在する。以下にさらに詳細に説明する。
図１はＮＰＴ（ノン・パンチスルー）−ＩＧＢＴにおいて、コレクタ層のピーク不純物濃度をパラメータとしてゲート駆動回路のゲート抵抗Ｒｇを変えた時のスパイク電圧ＶＳＰである。図のように、ゲート抵抗Ｒｇの増大とともにスパイク電圧ＶＳＰは増大し、さらにゲート抵抗Ｒｇを大きくするとスパイク電圧ＶＳＰは下がる。この理由は以下のように説明できる。ＩＧＢＴのコレクタ層のピーク不純物濃度は４．０×１０１５ｃｍ−３、１．０×１０１６ｃｍ−３、３．９×１０１６ｃｍ−３、２．０×１０１７ｃｍ−３である。
【００１７】
図１において、ゲート抵抗Ｒｇが比較的小さなＡの領域は、ＩＧＢＴの遮断電流は少数キャリアの再結合と空乏層の拡張によって吐き出されるキャリア量が支配的であるため、ゲート抵抗Ｒｇを大きくしてもターンオフ時の−ｄＩ／ｄｔは小さくならない。このキャリア量は、コレクタ層からドリフト層へのキャリアの注入効率に依存し、コレクタ層の不純物濃度を高くすると注入効率が大きくなり、ドリフト層に注入されるホール量が多くなる。
【００１８】
逆に、このＡの領域では、ゲート抵抗Ｒｇを大きくすると、ターンオフのタイミングが遅くなるため（ストレージ期間が長くなるため）、少数キャリアの再結合によってドリフト層内部に蓄えられているキャリア量が少なくなり、その結果、ターンオフ時の−ｄＩ／ｄｔが大きくなってスパイク電圧ＶＳＰは増大する。
ゲート抵抗Ｒｇが比較的大きなＢの領域では、表面のＭＯＳＦＥＴを介する電流（チャネルを介して流れる電流）が支配的になるため、ゲート抵抗Ｒｇの増大とともにゲート電圧が緩やかに低下するので、ターンオフ時の−ｄＩ／ｄｔは小さくなり、その結果、スパイク電圧ＶＳＰは減少に転じる。このＢの領域のＲｇの抵抗値が従来のゲート抵抗Ｒｇｏの抵抗値に相当する。
【００１９】
つまり、Ｂの領域の大きなゲート抵抗ＲｇからＡの領域の小さなゲート抵抗Ｒｇに向って抵抗値を小さくしてスパイク電圧ＶＳＰを測定すると、スパイク電圧ＶＳＰがＡ領域で極大値を持ち、この極大値から減少に転ずる。このＡの領域のスパイク電圧ＶＳＰを小さくできるゲート抵抗Ｒｇとすることで、ターンオフ損失も低減できる。
また、Ａの領域ではコレクタ層のホールの注入が支配的になるので、この注入を大きくすればターンオフ時の−ｄＩ／ｄｔを小さくできるので、スパイク電圧を小さくできる。
【００２０】
したがって、コレクタ層のピーク不純物濃度を高くして、コレクタ層からのホールの注入を大きくすると、ゲート抵抗Ｒｇに関係なく、ターンオフ時の−ｄＩ／ｄｔはドリフト層内部に蓄積された少数キャリアの再結合によって決まる値に小さくできる。そのため、ゲート抵抗Ｒｇを小さく設定しミラー期間を短縮することで、ターンオフ損失を小さくすることができる。
【００２１】
本発明は、ホールの注入効率に関係するＩＧＢＴのコレクタ層の不純物濃度と、ゲート抵抗Ｒｇをそれぞれ所定の範囲に定めて、スパイク電圧ＶＳＰとターンオフ損失のトレードオフを改善することである。
発明の実施の形態を以下の実施例にて説明する。
【実施例】
【００２２】
図２は、この発明の一実施例のＩＧＢＴとそれを駆動するゲート駆動回路図である。この図は、図５のＫ部に相当する。
ＩＧＢＴ１のゲートはゲート駆動回路２のゲート抵抗Ｒｇと接続し、ＩＧＢＴ１のエミッタとゲート駆動回路２の低電位側と接続する。ゲート駆動回路２はゲート駆動ユニット３とゲート抵抗Ｒｇで構成され、ゲート駆動ユニット３内には図示しないゲート駆動用の低電圧電源が組み込まれている。
【００２３】
前記のゲート抵抗ＲｇとＩＧＢＴ１のゲート入力容量Ｃｇの積である時定数を５００ｎｓ以下とし、ＩＧＢＴ１のコレクタ層のピーク不純物濃度を１×１０１６ｃｍ−３以上とすることで、スパイク電圧を小さくし、且つ、ターンオフ損失の低減を図ることができる。ゲート入力容量Ｃｇはゲート・エミッタ間容量Ｃ１とゲート・コレクタ間容量Ｃ２を合わせた容量である。
【００２４】
また、図４で示すように、コレクタ層のピーク不純物濃度が１×１０１６ｃｍ−３の場合のようにスパイク電圧のピークが５００ｎｓ以下に位置する場合（２５０ｎｓ付近）は、スパイク電圧がピークとなる時定数を最大の値（２５０ｎｓ）とし、これより小さな時定数にすると、時定数を５００ｎｓに設定した場合よりスパイク電圧とターンオフ損失が改善されてさらに好ましくなる。
【００２５】
また、素子としては、ゲート構造がプレーナゲート型もしくはトレンチゲート型であり、素子構造がＮＰＴ（ノン・パンチスルー）型、ＰＴ（パンチスルー）型もしくはＦＳ（フィールドストップド）型の各ＩＧＢＴに適用できる。
図３は、ゲート抵抗Ｒｇおよびコレクタ層のピーク不純物濃度をパラメータとして、スパイク電圧とターンオフ損失のトレードオフを示した図である。ゲート抵抗Ｒｇを３３Ω（時定数５００ｎｓに相当する）から６Ω（９０ｎｓに相当する）に変更することにより、このトレードオフが改善していることが分かる。コレクタ層のピーク不純物濃度は４．０×１０１５ｃｍ−３、１．０×１０１６ｃｍ−３、３．９×１０１６ｃｍ−３、２．０×１０１７ｃｍ−３である。
【００２６】
図４は、ゲート抵抗ＲｇとＩＧＢＴのゲート入力容量Ｃｇ（ＶＣＥ（コレクタ・エミッタ間電圧）＝０Ｖの場合の値）の積（時定数）で表わした時定数とスパイク電圧の関係を示す図である。パラメータはコレクタ層のピーク不純物濃度であり、そのピーク不純物濃度は４．０×１０１５ｃｍ−３、１．０×１０１６ｃｍ−３、３．９×１０１６ｃｍ−３、２．０×１０１７ｃｍ−３である。
【００２７】
図４からコレクタ層のピーク不純物濃度を１×１０１６ｃｍ−３以上にして、ゲート抵抗Ｒｇと入力容量Ｃｇとの積を５００ｎｓｅｃ以下にすると、スパイク電圧を小さくできる。
尚、数１００Ｖ以上、数１０Ａ以上の電圧・電流定格を有するＩＧＢＴでは、半導体チップのゲート抵抗ｒｇの抵抗値は１Ω程度以下であり、ゲート駆動回路のゲート抵抗Ｒｇに比べて無視できる大きさである。そのため、図４で示すスパイク電圧はゲート抵抗ｒｇには殆ど依存しない。
【図面の簡単な説明】
【００２８】
【図１】ＮＰＴ（ノン・パンチスルー）−ＩＧＢＴにおいて、コレクタ層のピーク不純物濃度をパラメータとしてゲート駆動回路のゲート抵抗Ｒｇを変えた時のスパイク電圧ＶＳＰを示した図
【図２】この発明の一実施例のＩＧＢＴとそれを駆動するゲート駆動回路図
【図３】ゲート抵抗Ｒｇおよびコレクタ層のピーク不純物濃度をパラメータとして、スパイク電圧とターンオフ損失のトレードオフを示した図
【図４】ゲート抵抗ＲｇとＩＧＢＴのゲート入力容量Ｃｇ（ＶＣＥ（コレクタ・エミッタ間電圧）＝０Ｖの場合の値）の積（時定数）で表わした時定数とスパイク電圧の関係を示す図
【図５】誘導負荷回路の一例を示す回路図
【図６】図５の回路の動作波形図
【図７】ＩＧＢＴの構造を示す断面図
【符号の説明】
【００２９】
１    ＩＧＢＴ
２    ゲート駆動回路
３    ゲート駆動ユニット
Ｒｇ    ゲート抵抗（外付け）
ｒｇ    ゲート抵抗（半導体チップ内）
Ｃｇ    ゲート入力容量
【図１】
2007288094.tif 000003
【図２】
2007288094.tif 000004
【図３】
2007288094.tif 000005
【図４】
2007288094.tif 000006
【図５】
2007288094.tif 000007
【図６】
2007288094.tif 000008
【図７】
2007288094.tif 000009
【手続補正書】
【提出日】平成18年12月7日(2006.12.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
次に、スイッチング動作について説明する。
図５は、誘導負荷回路の一例を示す回路図である。ＩＧＢＴ２１のコレクタに誘導負荷２４の一端とダイオード２５のアノードが接続し、誘導負荷２４の他端とダイオード２５のカソードが高電圧電源２６の高電位側に接続し、高電圧電源２６のグランド（低電位側）とＩＧＢＴ２１のエミッタが接続する。ＩＧＢＴ２１のゲートはゲート駆動回路２２のゲート抵抗Ｒｇｏと接続し、ＩＧＢＴ２１のエミッタとゲート駆動回路２２の低電位側と接続する。ゲート駆動回路２２は、ゲート駆動ユニット２３とゲート抵抗Ｒｇｏで構成され、ゲート駆動ユニット２３内には低電圧電源が組み込まれている。図中のＫ部が本発明に関係する箇所でＩＧＢＴ２１とそれを駆動するゲート駆動回路２２である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
図５の回路動作を説明する。ＩＧＢＴ２１のゲートにオン信号を入力し、ＩＧＢＴ２１をオン状態にする。ＩＧＢＴ２１がオンすると、高電圧電源２６から誘導負荷２４とＩＧＢＴ２１を通ってコレクタ電流ＩＣが流れる。つぎに、ゲート抵抗Ｒｇｏを介してＩＧＢＴ２１のゲートにオフ信号を入力し、ＩＧＢＴ２１をオフ状態にする。ＩＧＢＴ２１がオフ状態になると、ＩＧＢＴ２１のゲート入力容量Ｃｇに蓄積した電荷がゲート抵抗Ｒｇｏを介してゲート駆動ユニット２３に流れ、ゲート電圧は低下して行く。ゲート電圧がゲート閾値電圧以上にある間はチャネルを介してＩＧＢＴ２１のエミッタ層からドリフト層へ電子が注入される。またＩＧＢＴ２１のコレクタ電極とエミッタ電極間に電圧が加わるために、空乏層がコレクタ層に向って広がって行き、電子がコレクタ層側へ向って吐き出される。チャネルを介して注入された電子と吐き出された電子はコレクタ層からドリフト層へ注入された正孔と再結合する。この再結合でドリフト層内のキャリアは減少し、ＩＧＢＴ２１のコレクタ電流ＩＣは減少し、その電流減少率(−ｄＩ／ｄｔ)と配線インダクタンスＬの積（ＬｄＩ／ｄｔ）により、コレクタ・エミッタ間電圧ＶＣＥは上昇してスパイク電圧ＶＳＰを発生させる。図６に、図５の回路の動作波形で、コレクタ電流（ＩＣ）波形とコレクタ電圧（ＶＣＥ）波形を示す。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、特許文献３において、ターンオフのとき、主電流がフォール時間に移行する前に、制御電極の電圧を半導体素子の閾値電圧Ｖｔｈ以下に低下させることにより、主電極間の電圧上昇前に電子注入を停止させ、電流密度の安定性を向上でき、電流集中や発振などを阻止して信頼性を向上させることができることが開示されている。
また、特許文献４において、プレーナ構造のＰＴ型のＩＧＢＴで、不純物濃度が１×１０１３ｃｍ−３からなるｎベース層の裏面に層幅が４０μｍで、ピーク濃度が１×１０１６ｃｍ−３を有するｎバッファ層を形成し、このｎバッファ層の裏面に層厚が５μｍで、ピーク濃度が１×１０１６ｃｍ−３のｐ−層と、層厚が１μｍで、ピーク濃度が７×１０１７ｃｍ−３のｐ＋層を形成することで、ターンオフ損失を増大させずに低オン抵抗化できることが開示されている。
【特許文献１】特開２００３−１２５５７４号公報
【特許文献２】特開平１０−７５１６４号公報
【特許文献３】特開２０００−４０９５１号公報
【特許文献４】特開２００４−３１１４８１号公報
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
前記の目的を達成するために、主に誘導負荷回路で用いられるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）と該ＩＧＢＴを駆動するゲート駆動回路において、前記ＩＧＢＴのコレクタ層のピーク不純物濃度を１×１０１６ｃｍ−３以上とし、前記ＩＧＢＴのゲートと直結する前記ゲート駆動回路のゲート抵抗Ｒｇの抵抗値と前記ＩＧＢＴのゲート入力容量Ｃｇの積（時定数）が５００ｎｓ以下であるＩＧＢＴを駆動するゲート駆動回路とする。