(57)【要約】【課題】下部水素バリア膜を形成して上部水素バリア膜とで形成される密閉構造内に密封した強誘電体キャパシタの強誘電体の分極特性の劣化を防止すると共に、強誘電体キャパシタの総電荷量を確保する手段を提供する。【解決手段】半導体装置が、拡散層を有するＭＯＳＦＥＴと、ＭＯＳＦＥＴを覆う層間絶縁膜と、層間絶縁膜上に形成した下部水素バリア膜と、下部水素バリア膜上に形成したシリコン酸化膜と、層間絶縁膜と下部水素バリア膜とシリコン酸化膜とを貫通し、ＭＯＳＦＥＴの一方の拡散層に電気的に接続するコンタクトプラグと、シリコン酸化膜上に形成され、コンタクトプラグに電気的に接続する下部電極と、この下部電極上に強誘電体と上部電極とを順に積層して形成した強誘電体キャパシタと、強誘電体キャパシタおよびシリコン酸化膜を覆い、下部水素バリア膜に接続する上部水素バリア膜とを備える。【選択図】        図３
2007109974.tif 000002
【特許請求の範囲】
【請求項１】
拡散層を有するＭＯＳＦＥＴと、該ＭＯＳＦＥＴを覆う層間絶縁膜と、該層間絶縁膜上に形成した下部水素バリア膜と、該下部水素バリア膜上に形成したシリコン酸化膜と、前記層間絶縁膜と下部水素バリア膜とシリコン酸化膜とを貫通し、前記ＭＯＳＦＥＴの一方の拡散層に電気的に接続するコンタクトプラグと、前記シリコン酸化膜上に形成され、前記コンタクトプラグに電気的に接続する下部電極と、該下部電極上に強誘電体と上部電極とを順に積層して形成した強誘電体キャパシタと、該強誘電体キャパシタおよび前記シリコン酸化膜を覆い、前記下部水素バリア膜に接続する上部水素バリア膜とを備えたことを特徴とする半導体装置。
【請求項２】
拡散層を有するＭＯＳＦＥＴと、該ＭＯＳＦＥＴを覆う層間絶縁膜と、該層間絶縁膜上に形成した下部水素バリア膜と、該下部水素バリア膜上に形成したシリコン酸化膜と、前記層間絶縁膜と下部水素バリア膜とシリコン酸化膜とを貫通し、前記ＭＯＳＦＥＴの一方の拡散層に電気的に接続するコンタクトプラグと、前記シリコン酸化膜上に形成され、前記コンタクトプラグに電気的に接続する下部電極と、該下部電極上に強誘電体と上部電極とを順に積層して形成した強誘電体キャパシタと、該強誘電体キャパシタおよび前記シリコン酸化膜、前記下部水素バリア膜を覆い、前記層間絶縁膜に接続する上部水素バリア膜とを備えたことを特徴とする半導体装置。
【請求項３】
拡散層を有するＭＯＳＦＥＴを形成した半導体層上に層間絶縁膜を形成する工程と、
該層間絶縁膜上に、下部水素バリア膜を形成する工程と、
該下部水素バリア膜上に、シリコン酸化膜を形成する工程と、
前記層間絶縁膜と下部水素バリア膜とシリコン酸化膜とを貫通し、前記ＭＯＳＦＥＴの一方の拡散層と電気的に接続するコンタクトプラグを形成する工程と、
前記シリコン酸化膜上およびコンタクトプラグ上に下部電極層を形成する工程と、
下部電極層上に、焼成により強誘電体層を形成する工程と、
強誘電体層上に上部電極層を形成する工程と、
前記上部電極層、強誘電体層、下部電極層およびシリコン酸化膜をエッチングして強誘電体キャパシタを形成し、前記下部水素バリア膜を露出させる工程と、
前記強誘電体キャパシタの上面および側面を覆い、前記下部水素バリア膜に接続する上部水素バリア膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３において、
前記強誘電体キャパシタを形成する工程を、前記シリコン酸化膜の下層の下部水素バリア膜を含んでエッチングして強誘電体キャパシタを形成し、前記層間絶縁膜を露出させる工程とし、
前記上部水素バリア膜を形成する工程を、前記強誘電体キャパシタの上面および側面を覆い、前記層間絶縁膜に接続する上部水素バリア膜を形成する工程としたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体材料を用いた強誘電体キャパシタを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
強誘電体材料は自発分極を有し、電界の方向によって反転可能であること、および電界を零に戻しても一定の値、つまり残留分極を有することからこれをキャパシタ材料として用いた強誘電体キャパシタを備えた半導体装置が不揮発性メモリの一つとして実用化されている。
このような強誘電体材料としては、ＳｒＢｉＴａＯ（ＳＢＴという。）やＰｂＺｒＴｉ（ＰＺＴという。）等が代表的なものであるが、これらは金属の酸化物であり、還元性雰囲気により還元されてしまうと、その特徴である分極特性が劣化したり、失われてしまったりするため、半導体装置に強誘電体キャパシタを組込む場合には、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法による２酸化珪素（ＳｉＯ２）からなる中間絶縁膜の形成工程や窒化珪素（Ｓｉ３Ｎ４）からなるパッシベーション膜の形成工程等で発生する水素や水分、膜自体に含まれる水素や水分による還元作用の影響による分極特性の劣化を防止する工夫がなされている。
【０００３】
このような水素による還元作用の影響を防止するために、従来の半導体装置は、シリコンからなる半導体層に素子分離層を形成し、これにより絶縁分離された領域にＭＯＳＦＥＴ（ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を形成し、これを２酸化珪素からなる層間絶縁膜で覆い、この層間絶縁膜にコンタクトホールを開口してそこにＭＯＳＦＥＴのソース層、ドレイン層である拡散層の一方に接続するコンタクトプラグを形成し、その層間絶縁膜上およびコンタクトプラグ上をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化し、そのコンタクトプラグ上に下部電極、強誘電体、上部電極を順に積層した強誘電体キャパシタをプラズマエッチングにより形成し、強誘電体キャパシタの上面および側面を覆い、層間絶縁膜に接続する上部水素バリア膜を形成して水素による還元作用の影響を防止している（例えば、特許文献１参照。）。
【０００４】
この特許文献１の技術においては、強誘電体キャパシタを覆う上部水素バリア膜は存在するものの、強誘電体キャパシタの下層の層間絶縁膜がＣＶＤ法で形成されたものである場合には、層間絶縁膜に残留している水素等による還元作用により、強誘電体材料の分極特性が劣化してしまうという問題がある。
このような下層からの水素による還元作用を防止するために、従来の半導体装置は、シリコン基板に素子分離層を形成し、これにより絶縁分離された領域にＭＯＳＦＥＴを形成し、これを２酸化珪素からなる層間絶縁膜で覆い、この層間絶縁膜上に窒化珪素からなる窒化シリコン膜を形成し、層間絶縁膜と窒化シリコン膜にコンタクトホールを開口してそこにＭＯＳＦＥＴの拡散層の一方に接続するコンタクトプラグを形成し、窒化シリコン膜上およびコンタクトプラグ上に下部電極を形成し、その上に強誘電体を積層して結晶化アニールを行い、強誘電体上に上部電極を積層して強誘電体キャパシタを形成し、強誘電体キャパシタの上面および側面を覆い、窒化シリコン膜に接続する上部水素バリア膜を形成し、下部水素バリア膜としても機能する窒化シリコン膜と上部水素バリア膜とで形成される密閉構造内に強誘電体キャパシタを密閉して強誘電体キャパシタの周囲から侵入する水素による還元作用の影響を防止している（例えば、特許文献２参照。）。
【０００５】
また、２酸化珪素で形成した絶縁層に２つの強誘電体キャパシタを埋め込み、これら２つの強誘電体キャパシタを上部水素バリア膜と下部水素バリア膜とにより形成される密閉構造内に絶縁層が含まれた状態で密封しているものもある（例えば、非特許文献１参照。）。
【特許文献１】特開２００３−２５８２０１号公報（第２頁段落００１１−第３頁段落００２１、第２図）
【特許文献２】特開２００２−３０５２８８号公報（第３頁段落００１４−段落００２０、第１図）
【非特許文献１】夏目進也  他１０名、「０．１８ｕｍＦｅＲＡＭ混載システムＬＳＩ」、信学技報、社団法人電子情報通信学会、２００４年３月、ＳＤＭ２００３−２３４、ｐ．１４−１７、第１図、第７図
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した非特許文献１の技術は、上部水素バリア膜と下部水素バリア膜とにより形成される密閉構造内に２酸化珪素で形成した絶縁層が含まれた状態で強誘電体キャパシタが密封されるため、この絶縁層をＣＶＤ法で形成すると、形成された絶縁層に残留している可能性がある水素や水分が上部および下部水素バリア膜により形成される密閉構造内に含まれることになり、強誘電体材料の分極特性の劣化を促進させる虞があるという問題がある。
【０００７】
また、特許文献２の技術においては、強誘電体キャパシタの下部電極を窒化シリコン膜上に直接形成しているため、強誘電体の結晶化アニールを行ったとき、つまり強誘電体の焼成工程において下部電極に細かな空孔が形成される現象があり、この空孔による下部電極の面積の減少により強誘電体キャパシタの総電荷量が減少して分極特性に対するマージンが少なくなり、メモリ特性に誤動作が生じ、半導体装置の信頼性を低下させるという問題がある。
【０００８】
この下部電極に細かな空孔が形成される現象は、シリコン窒化膜と下部電極との間で何らかの化学反応が生じた結果と推定できるがその原因は明らかではではない。しかし、特許文献１のように２酸化珪素からなる層間絶縁膜上に下部電極を形成した場合は、強誘電体の焼成工程において下部電極に細かな空孔が形成される現象は観察されていない。
本発明は、上記の問題点を解決するためになされたもので、下部水素バリア膜を形成して上部水素バリア膜とで形成される密閉構造内に密封した強誘電体キャパシタの強誘電体の分極特性の劣化を防止すると共に、強誘電体キャパシタの総電荷量を確保する手段を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するために、半導体装置が、拡散層を有するＭＯＳＦＥＴと、該ＭＯＳＦＥＴを覆う層間絶縁膜と、該層間絶縁膜上に形成した下部水素バリア膜と、該下部水素バリア膜上に形成したシリコン酸化膜と、前記層間絶縁膜と下部水素バリア膜とシリコン酸化膜とを貫通し、前記ＭＯＳＦＥＴの一方の拡散層に電気的に接続するコンタクトプラグと、前記シリコン酸化膜上に形成され、前記コンタクトプラグに電気的に接続する下部電極と、該下部電極上に強誘電体と上部電極とを順に積層して形成した強誘電体キャパシタと、該強誘電体キャパシタおよび前記シリコン酸化膜を覆い、前記下部水素バリア膜に接続する上部水素バリア膜とを備えたことを特徴とする。
【発明の効果】
【００１０】
これにより、本発明は、下部水素バリア膜上のシリコン酸化膜により強誘電体層の焼成工程における下部電極層に生ずる空孔の発生を防止することができ、強誘電体キャパシタの総電荷量を確保することができる他、上部水素バリア膜と下部水素バリア膜とにより形成される密閉構造内に密封されるシリコン酸化膜に残留する水素や水分を、強誘電体層の焼成工程において脱離することができ、シリコン酸化膜に水素等が残留する可能性を排除して密閉構造内に形成した強誘電体キャパシタの強誘電体の分極特性の劣化を防止することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１１】
以下に、図面を参照して本発明による半導体装置の製造方法の実施例について説明する。
なお、以下に示す各実施例の使用材料およびその量や条件は一例を示したものであり、この発明がこれらの条件等のみに限定されるものではない。
【実施例１】
【００１２】
図１、図２、図３は実施例１の半導体装置の製造方法を示す説明図である。
なお、各図は半導体ウェハに形成する半導体装置の一つを部分断面として示した説明図である。
図１ないし図３において、１は半導体ウェハの単結晶シリコン（Ｓｉ）からなる半導体層である。
【００１３】
２は素子分離層であり、半導体層１の素子形成領域の周囲にＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法によりシリコンを酸化させて形成された膜厚の厚い２酸化珪素等の絶縁層であって、半導体層１の素子形成領域と他の領域との間を電気的に絶縁分離する機能を有している。
３はＭＯＳＦＥＴであり、素子分離層２で囲まれた素子形成領域の半導体層１に不純物を拡散させて形成されたソース層およびドレイン層として機能する拡散層４、拡散層４間に跨って形成されたゲート電極６とを備えている。
【００１４】
７は層間絶縁膜であり、ＣＶＤ法等により半導体層１に形成されたＭＯＳＦＥＴ３を覆うように形成された２酸化珪素等からなる絶縁膜である。
８は下部水素バリア膜であり、層間絶縁膜７上にＣＶＤ法により形成された窒化珪素等からなる絶縁膜であって、強誘電体キャパシタ９の下方の各層からの水素を遮蔽する機能を有している。
【００１５】
本実施例の下部水素バリア膜８は、プラズマ−アシストによるＣＶＤ法により形成された窒化珪素膜（Ｐ−ＳｉＮ膜という。）からなる膜厚１０００Å（オングストローム）程度の絶縁膜である。
１０はシリコン酸化膜であり、ＣＶＤ法等により形成された２酸化珪素からなる絶縁膜であって、ＣＭＰ法による下部水素バリア膜８の平坦化工程における下部水素バリア膜８の薄膜化を防止する機能、および後述する強誘電体層１２ａの焼成工程において下部電極層１１ａに生ずる空孔の発生を防止する機能を有している。
【００１６】
本実施例のシリコン酸化膜１０は、プラズマ−テトラエトオキシシランを用いたＣＶＤ法により形成された２酸化珪素膜（Ｐ−ＴＥＯＳ  ＳｉＯ２膜という。）からなる絶縁膜である。
１１は強誘電体キャパシタ９の下部電極であり、スパッタ法等によりシリコン酸化膜１０上にシリコン酸化膜１０側から窒化チタンアルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯ２）、白金（Ｐｔ）を順に積層して形成された下部電極層１１ａを強誘電体キャパシタ９の大きさにエッチングして形成され、積層された窒化チタンアルミニウム、イリジウム、酸化イリジウムの各層が酸化バリアとして機能する。
【００１７】
１２は強誘電体キャパシタ９の強誘電体であり、スピンコート法等により下部電極層１１ａ上にＳＢＴまたはＰＺＴ等の強誘電体材料を塗布し、７５０〜８００℃程度の焼成温度による焼成により結晶化して形成された強誘電体層１２ａを強誘電体キャパシタ９の大きさにエッチングして形成される。本実施例の強誘電体材料はＳＢＴである。
１３は強誘電体キャパシタ９の上部電極であり、スパッタ法等により強誘電体層１２ａ上に白金を積層して形成された上部電極層１３ａを強誘電体キャパシタ９の大きさにエッチングして形成される。
【００１８】
１５はハードマスクであり、上部電極層１３ａ上の強誘電体キャパシタ９を形成する領域にスパッタ法による窒化チタン膜、Ｐ−ＴＥＯＳ  ＳｉＯ２膜、スパッタ法による窒化チタン膜を順に積層して形成されたマスク部材であって、強誘電体キャパシタ９を異方性エッチングによりエッチングするときのマスクとして機能する。
１６はコンタクトプラグであり、層間絶縁膜７、下部水素バリア膜８およびシリコン酸化膜１０を貫通してＭＯＳＦＥＴ３の一方の拡散層４に達する貫通穴として開口されたコンタクトホール１７にタングステン（Ｗ）等の導電材料を埋め込んで形成されたプラグであって、拡散層４の一方と強誘電体キャパシタ９の下部電極１１とを電気的に接続する機能を有している。
【００１９】
図１ないし図３に図示したコンタクトプラグ１６は拡散層４と下部電極１１とを接続している。
１８は上部水素バリア膜であり、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により形成された強誘電体キャパシタ９の上面および側面を覆い、下部水素バリア膜８に接続する酸化アルミニウム（Ａｌ２Ｏ３）からなる膜厚５００Å程度の絶縁膜であって、強誘電体キャパシタ９の上方および側方の各層からの水素を遮蔽する機能を有している。
【００２０】
１９は中間絶縁膜であり、ＣＶＤ法により上部水素バリア膜１８を覆うように上部水素バリア膜１８上に形成された２酸化珪素からなる絶縁膜である。
２０は配線であり、アルミニウム（Ａｌ）、タングステン、銅（Ｃｕ）、窒化チタン、チタン（Ｔｉ）、窒化チタンアルミニウム等の導電材料で形成された回路配線であって、中間絶縁膜１９および上部水素バリア膜１８を貫通して強誘電体キャパシタ９の上部電極１３に達する貫通穴２１に導電材料を埋め込むと同時に中間絶縁膜１９上に形成された配線層をエッチングして形成され、上部電極１３と電気的に接続すると共に、中間絶縁膜１９から層間絶縁膜７までを貫通して他のＭＯＳＦＥＴ３の拡散層４に達する他のコンタクトプラグ等と電気的に接続している。
【００２１】
本実施例の配線２０は窒化チタンにより形成される。
上記のＭＯＳＦＥＴ３および強誘電体キャパシタ９、コンタクトプラグ１６、シリコン酸化膜８、並びに下部水素バリア膜８、上部水素バリア膜１８等により本実施例の半導体装置２３が形成される。
以下に、図１ないし図３を用いてＰで示す工程に従って本実施例の半導体装置の製造方法について説明する。
【００２２】
Ｐ１、半導体層１のおもて面上に設定された素子形成領域の周囲にＬＯＣＯＳ法により素子分離層２を形成し、素子分離層２で囲まれた素子形成領域にソース層およびドレイン層として機能する拡散層４およびゲート電極６等を形成してＭＯＳＦＥＴ３を形成した半導体層１を準備し、ＭＯＳＦＥＴ３を形成した半導体層１上にＣＶＤ法により層間絶縁膜７を形成する。
【００２３】
Ｐ２、層間絶縁膜７上にＰ−ＳｉＮ膜により下部水素バリア膜８を形成し、この下部水素バリア膜８上にＰ−ＴＥＯＳ膜によりシリコン酸化膜１０を形成する。
そして、フォトリソグラフィによりシリコン酸化膜１０上に、コンタクトホール１７の形成領域にシリコン酸化膜１０を露出させた開口部を有するレジストマスクを形成し、これをマスクとして異方性エッチングによりシリコン酸化膜１０、下部水素バリア膜８および層間絶縁膜７をエッチングして拡散層４に達するコンタクトホール１７を形成する。
【００２４】
Ｐ３、剥離剤を用いて工程Ｐ２で形成したレジストマスク除去し、ＣＶＤ法によりコンタクトホール１７内およびシリコン酸化膜１０上にタングステンからなる導電層を形成し、ＣＭＰ法によりシリコン酸化膜１０上の導電層を研磨してシリコン酸化膜１０を露出させ、コンタクトホール１７内にタングステンを埋め込んだコンタクトプラグ１６を形成する。これによりコンタクトプラグ１６の上面とシリコン酸化膜１０の上面とが面一になり、半導体ウェハの上面が平坦化される。
【００２５】
Ｐ４、平坦化されたコンタクトプラグ１６上およびシリコン酸化膜１０上に、スパッタ法により窒化チタンアルミニウム、イリジウム、酸化イリジウム、白金を順に積層して下部電極層１１ａを形成する。
次いで、下部電極層１１ａ上にスピンコート法によりＳＢＴを塗布し、これを７５０〜８００℃程度の焼成温度により焼成し、ＳＢＴを結晶化させて強誘電体層１２ａを形成する。
【００２６】
この焼成工程において、下部電極層１１ａの下方に形成されたシリコン酸化膜１０等に残留する水素や水分が脱離され、残留する水素等による還元作用が防止される。
そして、強誘電体層１２ａ上にスパッタ法により白金からなる上部電極層１３ａを形成する。
Ｐ５、上部電極層１３ａ上にスパッタ法による窒化チタン膜、Ｐ−ＴＥＯＳ  ＳｉＯ２膜、スパッタ法による窒化チタン膜を順に積層してハードマスク層を形成し、フォトリソグラフィによりハードマスク層上の強誘電体キャパシタ９を形成する領域を除く領域のハードマスク層を露出させたレジストマスクを形成し、これをマスクとしてハードマスク層をエッチングして強誘電体キャパシタ９を形成する領域を除く領域の上部電極層１３ａを露出させ、剥離剤によりレジストマスクを除去してハードマスク１５を形成する。
【００２７】
Ｐ６、上部電極層１３ａ上の強誘電体キャパシタ９を形成する領域に形成されたハードマスク１５をマスクとして異方性エッチングにより上部電極層１３ａ、強誘電体層１２ａおよび下部電極層１１ａをエッチングしてシリコン酸化膜１０を露出させる。
このエッチングにおいて、ハードマスク１５は下層の窒化チタン膜までエッチングされ上部電極１３の上面が露出する。
【００２８】
そして、更にエッチングを進めてシリコン酸化膜１０をエッチングし、下部水素バリア膜８を露出させる。このとき上部電極１３がシリコン酸化膜１０のエッチングにおけるマスクとして機能する。
このようにして上部電極１３、強誘電体１２および下部電極１１からなる強誘電体キャパシタ９が形成される。
【００２９】
Ｐ７、ＡＬＤ法により強誘電体キャパシタ９の上面と側面および下部水素バリア膜８上を覆う酸化アルミニウムからなる上部水素バリア膜１８を形成する。
これにより、強誘電体キャパシタ９の上面と側面およびシリコン酸化膜１０の側面を覆い、下部水素バリア膜８に接続する上部水素バリア膜１８が形成され、上部水素バリア膜１８と下部水素バリア膜８とにより形成される水素バリア膜の密閉構造内に強誘電体キャパシタ９とシリコン酸化膜１０とが密封される。
【００３０】
Ｐ８、強誘電体キャパシタ９等を密封した上部水素バリア膜１８の側方および上方にＣＶＤ法等により上部水素バリア膜１８を覆う中間絶縁膜１９を形成し、フォトリソグラフィにより中間絶縁膜１９上に、強誘電体キャパシタ９の上部電極１３に達する貫通穴２１の形成領域に中間絶縁膜１９を露出させた開口部を有するレジストマスクを形成し、これをマスクとして異方性エッチングにより中間絶縁膜１９および上部水素バリア膜１８をエッチングして上部電極１３に達する貫通穴２１を形成し、レジストマスクの除去後に強誘電体１２の特性回復のためのアニールを行う。
【００３１】
次いで、貫通穴２１内および中間絶縁膜１９上に窒化チタンからなる配線層を形成し、再度フォトリソグラフィにより配線層上に配線２０の形成領域を覆うレジストマスクを形成し、これをマスクとして配線層をエッチングして中間絶縁膜１９を露出させ、レジストマスクを除去して貫通穴２１内に窒化チタンを埋め込んだ配線２０を形成する。
そして、ＣＶＤ法等により配線２０および中間絶縁膜１９を覆う窒化シリコンからなるパッシベーション膜を形成する。
【００３２】
このようにして本実施例の半導体装置２３が形成され、その強誘電体キャパシタ９は上部水素バリア膜１８と下部水素バリア膜８とにより形成される密閉構造内に密封されているので、その後のＣＶＤ法により各層の形成工程における水素や水分の侵入を遮蔽すると共に、強誘電体キャパシタ９の周囲に存在する中間絶縁膜１９や層間絶縁膜７、パッシベーション膜等に残留する水素や水分の侵入を遮蔽して強誘電体１２の分極特性を長期間に渡って保持することが可能になる。
【００３３】
また、下部水素バリア膜８上にシリコン酸化膜１０を形成してあるので、ＣＭＰ法による半導体ウェハ上面の平坦化工程における下部水素バリア膜８の研磨をシリコン酸化膜１０が保護してその薄膜化を防止することができ、水素等の侵入に対する遮蔽機能を設定通りに発揮させることができると共に、強誘電体層１２ａの焼成工程における下部電極層１１ａに生ずる空孔の発生を防止することができる。
【００３４】
更に、上部水素バリア膜１８と下部水素バリア膜８とにより形成される密閉構造内に密封されるシリコン酸化膜１０は、強誘電体層１２ａの焼成工程において水素や水分が脱離されているので、シリコン酸化膜１０に水素等が残留する可能性がなくなり、シリコン酸化膜１０が水素バリア膜の密閉構造内に密封されたとしても、強誘電体１２に水素等による還元作用が生ずることはない。
【００３５】
以上説明したように、本実施例では、ＭＯＳＦＥＴを覆う層間絶縁膜上に形成した下部水素バリア膜上にシリコン酸化膜を形成し、このシリコン酸化膜上に形成した下部電極にＭＯＳＦＥＴの一方の拡散層に電気的に接続するコンタクトプラグを接続すると共に、下部電極上に強誘電体と上部電極とを順に積層して形成した強誘電体キャパシタとシリコン酸化膜とを下部水素バリア膜と上部水素バリア膜で密閉するようにしたことによって、ＣＭＰ法による半導体ウェハ上面の平坦化工程における下部水素バリア膜の薄膜化をシリコン酸化膜により防止することができ、下部水素バリア膜の水素や水分の侵入に対する遮蔽機能を設定通りに発揮させることができると共に、下部水素バリア膜上のシリコン酸化膜により強誘電体層の焼成工程における下部電極層に生ずる空孔の発生を防止することができ、強誘電体キャパシタの総電荷量を確保してメモリ特性の誤動作を防止することが可能になり、強誘電体キャパシタを備えた半導体装置の信頼性を向上させることができる。
【００３６】
また、上部水素バリア膜と下部水素バリア膜とにより形成される密閉構造内に密封されるシリコン酸化膜に残留する水素や水分を、強誘電体層の焼成工程において脱離することができ、シリコン酸化膜に水素等が残留する可能性を排除して密閉構造内に形成した強誘電体キャパシタの強誘電体の分極特性の劣化を防止することができる。
【実施例２】
【００３７】
図４、図５、図６は実施例２の半導体装置の製造方法を示す説明図である。
なお、各図は上記実施例１と同様の部分断面で示した説明図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図４ないし図６を用いてＰＡで示す工程に従って本実施例の半導体装置の製造方法について説明する。
【００３８】
本実施例の工程ＰＡ１〜ＰＡ５の作動は、上記実施例１の工程Ｐ１〜Ｐ５の作動と同様であるのでその説明を省略する。
ＰＡ６、上記実施例１の工程Ｐ６と同様にしてハードマスク１５をマスクとして異方性エッチングによりシリコン酸化膜１０を露出させる。
そして、更にエッチングを進めてシリコン酸化膜１０および下部水素バリア膜８をエッチングし、層間絶縁膜７を露出させる。このとき上部電極１３がシリコン酸化膜１０および下部水素バリア膜８のエッチングにおけるマスクとして機能する。
【００３９】
このようにして実施例１と同様に、上部電極１３、強誘電体１２および下部電極１１からなる強誘電体キャパシタ９が形成される。
ＰＡ７、実施例１の工程Ｐ７と同様にして強誘電体キャパシタ９の上面と側面および層間絶縁膜７上を覆う上部水素バリア膜１８を形成する。これにより強誘電体キャパシタ９の上面と側面およびシリコン酸化膜１０を覆い、下部水素バリア膜８の側面に接続する上部水素バリア膜１８が形成され、上部水素バリア膜１８と下部水素バリア膜８の側面とが接続して形成された水素バリア膜の密閉構造内に強誘電体キャパシタ９とシリコン酸化膜１０とが密封される。
【００４０】
その後の工程ＰＡ８の作動は、実施例１の工程Ｐ８の作動と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、強誘電体キャパシタの形成工程において、シリコン酸化膜の下層の下部水素バリア膜を含めてエッチングするようにしたことによって、下部水素バリア膜を形成する材料が、シリコン酸化膜のエッチング条件では選択比が不十分となる材料であっても強誘電体キャパシタをエッチングにより容易に形成することができる。
【００４１】
なお、上記各実施例においては、半導体ウェハの半導体層は単に単結晶シリコンからなる半導体層として説明したが、半導体層は１枚の単結晶シリコン板で形成されたバルク基板自体を本実施例の半導体層として用いるようにしてもよく、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体ウェハのＢＯＸ酸化膜上に形成された単結晶シリコンの半導体層であっても、ＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）構造の半導体ウェハに形成されたサファイア基板上の半導体層等であってもよい。要はＭＯＳＦＥＴを形成することができる半導体層を有する半導体ウェハであればどのような半導体ウェハの半導体層であっても本発明を適用すれば上記と同様の効果を得ることができる。
【００４２】
また、上記各実施例においては、ハードマスク層を窒化チタン膜、Ｐ−ＴＥＯＳ  ＳｉＯ２膜、窒化チタン膜を順に積層して形成するとして説明したが、強誘電体キャパシタの下層のシリコン酸化膜を同時にエッチングするときのマスク部材として機能するものであれば、その材料や形成法、膜厚、単層および複層の別等に関わらず、どのようなものであってもよい。
【００４３】
更に、上記各実施例においては、下部水素バリア膜は窒化珪素で形成するとして説明したが、上部水素バリア膜と同様にして酸化アルミニウムで形成するようにしてもよい。このようにすれば下部水素バリア膜と上部水素バリア膜の密着性を更に向上させることが可能になり、上部水素バリア膜と下部水素バリア膜とにより形成される密閉構造内に密封された強誘電体キャパシタへの水素等の遮蔽機能を更に高めることができる。
【００４４】
更に、上記各実施例においては、半導体装置の中間絶縁膜上に配線を形成するまでを例示したが、更に上層の配線を要する半導体装置の場合は、上記工程Ｐ８と同様にして上層の配線等を形成した後にパッシベーション膜を形成するようにすればよい。
【図面の簡単な説明】
【００４５】
【図１】実施例１の半導体装置の製造方法を示す説明図
【図２】実施例１の半導体装置の製造方法を示す説明図
【図３】実施例１の半導体装置の製造方法を示す説明図
【図４】実施例２の半導体装置の製造方法を示す説明図
【図５】実施例２の半導体装置の製造方法を示す説明図
【図６】実施例２の半導体装置の製造方法を示す説明図
【符号の説明】
【００４６】
１    半導体層
２    素子分離層
３    ＭＯＳＦＥＴ
４    拡散層
６    ゲート電極
７    層間絶縁膜
８    下部水素バリア膜
９    強誘電体キャパシタ
１０  シリコン酸化膜
１１  下部電極
１１ａ  下部電極層
１２  強誘電体
１２ａ  強誘電体層
１３  上部電極
１３ａ  上部電極層
１５  ハードマスク
１６  コンタクトプラグ
１７  コンタクトホール
１８  上部水素バリア膜
１９  中間絶縁膜
２０  配線
２１  貫通穴
２３  半導体装置
【図１】
2007109974.tif 000003
【図２】
2007109974.tif 000004
【図３】
2007109974.tif 000005
【図４】
2007109974.tif 000006
【図５】
2007109974.tif 000007
【図６】
2007109974.tif 000008