(57)【要約】      （修正有）【課題】フォトマスクパターニング工程数を減らし、電界放出素子の製造歩留まりを高めることのできる電界放出素子の製造方法を提供する。【解決手段】基板10上にカソード層12、第１絶縁層14ゲート電極層16、保護層18を形成する段階、保護層及びゲート電極層の所定領域をエッチングし、複数の第１開口ホールを形成、第１絶縁層の一部領域を露出させる段階、開口ホールと保護層を埋め込む第２絶縁層24を形成する段階、この上にフォーカス電極層26を形成する段階、フォトレジスト層を形成、パターニング、エッチンして第１開口ホールの各列に対応するサイズに第２開口ホールを形成し、第２絶縁層の一部領域を露出させる段階、この露出面から第１絶縁層の底面までエッチングし、カソード層の一部領域を露出させるエミッタホールを形成する段階、フォトレジストを除去、カソード層の露出面上に電子放出エミッタを形成する段階を含む電界放出素子の製造方法である。【選択図】図１
2007207753.tif 000002
【特許請求の範囲】
【請求項１】
基板上に順にカソード層、第１絶縁層及びゲート電極層を形成する段階と、
前記ゲート電極層上にその上面を覆う保護層を形成する段階と、
前記保護層及びゲート電極層の所定領域をエッチングし、複数の第１開口ホールを少なくとも一列に形成することにより、前記第１絶縁層の一部領域を露出させる段階と、
前記第１開口ホール及び保護層を埋め込む第２絶縁層を形成する段階と、
前記第２絶縁層上にフォーカス電極層を形成する段階と、
前記フォーカス電極層上にフォトレジスト層を形成する段階と、
前記フォトレジスト層をパターニングし、これをエッチングマスクとして利用することにより、前記フォーカス電極層に前記第１開口ホールの各列に対応するサイズに第２開口ホールを形成し、前記第２絶縁層の一部領域を露出させる段階と、
前記第２絶縁層の露出面から第１絶縁層の底面までエッチングし、前記カソード層の一部領域を露出させるエミッタホールを形成する段階と、
前記フォトレジスト層を除去する段階と、
前記カソード層の露出面上に電子放出エミッタを形成する段階と、を含むことを特徴とする電界放出素子の製造方法。
【請求項２】
前記第２絶縁層の露出面から第１絶縁層の底面までエッチングし、前記カソード層の一部領域を露出させるエミッタホールを形成する段階は、
前記第２絶縁層の露出面から第１絶縁層の底面まで等方性アンダーカットエッチングし、前記カソード層の一部領域を露出させるエミッタホールを形成する段階と、
前記アンダーカットエッチングの結果として、前記エミッタホールの壁面上に突出した前記フォーカス電極層、ゲート電極層及び保護層それぞれの突出部を除去し、前記エミッタホールの壁面を平坦化する段階と、を含むことを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項３】
前記アンダーカットエッチングの結果として、前記エミッタホールの壁面上に突出した前記ゲート電極層、フォーカス電極層及び保護層それぞれの突出部を除去し、前記エミッタホールの壁面を平坦化する段階は、
前記フォトレジスト層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記フォーカス電極層の突出部をエッチングして除去する段階と、
前記保護層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記ゲート電極層の突出部をエッチングして除去する段階と、
前記エミッタホールの壁面上に突出した前記保護層の突出部をエッチングして除去する段階と、を含むことを特徴とする請求項２に記載の電界放出素子の製造方法。
【請求項４】
前記フォトレジスト層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記フォーカス電極層の突出部をエッチングして除去する段階と、
前記保護層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記ゲート電極層の突出部をエッチングして除去する段階とが同時に行われることを特徴とする請求項３に記載の電界放出素子の製造方法。
【請求項５】
前記エミッタホールの壁面上に突出した前記フォーカス電極層、ゲート電極層及び保護層それぞれの突出部の除去は、湿式エッチング工程により行われることを特徴とする請求項２に記載の電界放出素子の製造方法。
【請求項６】
前記ゲート電極層は、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか一つを含む金属物質、またはそれらの合金により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項７】
前記保護層は、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか一つを含む金属物質、またはそれらの合金により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項８】
前記フォーカス電極層は、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか一つを含む金属物質、またはそれらの合金により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項９】
前記ゲート電極層と保護層とはそれぞれ、相互に湿式エッチング選択性のある互いに異なる物質により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項１０】
前記第１絶縁層は、シリコン酸化物またはシリコン窒化物により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項１１】
前記シリコン酸化物は、ＳｉＯｘ（ｘ＜２）の物質であり、前記シリコン窒化物は、Ｓｉ３Ｎ４であることを特徴とする請求項１０に記載の電界放出素子の製造方法。
【請求項１２】
前記第２絶縁層は、シリコン酸化物またはシリコン窒化物により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項１３】
前記シリコン酸化物は、ＳｉＯｘ（ｘ＜２）の物質であり、前記シリコン窒化物は、Ｓｉ３Ｎ４であることを特徴とする請求項１２に記載の電界放出素子の製造方法。
【請求項１４】
前記電子放出エミッタは、カーボンナノチューブ物質により形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項１５】
前記第１開口ホールの直径は、３μｍないし１５μｍのサイズに形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項１６】
請求項１から請求項１５のうちいずれか１項に記載の方法により製造されたことを特徴とする電界放出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出素子に係り、さらに詳細には、フォトマスクパターニング工程数を減らしつつも、エミッタホールの形成工程を微細に制御して、電界放出素子の製造歩留まりを高めることができる電界放出素子の製造方法に関する。
【背景技術】
【０００２】
電界放出素子（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅ）とは、電極上に形成されたエミッタに電界を印加し、前記エミッタから電子ビームを放出させ、放出させた電子ビームを蛍光物質に衝突させてカラー映像を具現する装置である。
【０００３】
ＦＥＤの核心技術は、電子が放出されるエミッタチップ（ｅｍｉｔｔｅｒ  ｔｉｐ）の加工技術とその安定性とにある。従来のＦＥＤでは、シリコンチップやモリブデンチップがエミッタチップとして使われていたが、前記シリコンチップやモリブデンチップは、寿命が短くて安定性が低く、かつ電子放出効率が良好ではないという問題があったために、最近では、電子放出特性にすぐれる炭素ナノチューブがＦＥＤのエミッタとして利用されるようになってきている。ＦＥＤは、広い視野角、高い解像度、低電力及び温度安定性などにおいて優れているので、カーナビゲーション（ｃａｒ  ｎａｖｉｇａｔｉｏｎ）装置、電子的な映像装置のビューファインダ（ｖｉｅｗ  ｆｉｎｄｅｒ）のような多様な分野に利用可能である。特に、パソコン、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄａｔａ  Ａｓｓｉｓｔａｎｔｓ）などの端末機、医療機器、ＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ）などで代替ディスプレイ装置として利用可能である。
【０００４】
前記ＦＥＤは、複数のエミッタアレイを具備し、そこでそれぞれのエミッタは、エミッタホール内に設置されなければならない。従って、従来のＦＥＤ製造工程は、前記エミッタを設置するためのエミッタホールのパターニング工程を必然的に含むが、微細なエミッタホールのパターンを形成するためには、非常に精密なフォトリソグラフィ工程が要求される。特に、エミッタホールのパターンを形成するために、従来のＦＥＤ製造工程では、少なくとも二段階（２−ｓｔｅｐ）以上のフォトリソグラフィ工程が必要であった。しかし、複数のフォトリソグラフィ工程を経てエミッタホールを形成する場合、ＦＥＤの製造工程が複雑になり、製造コストがかさみ、特に、複数のフォトリソグラフィ工程下では、直径１５μｍ以下の微細なエミッタホールサイズは具現し難く、ＦＥＤの製造歩留まりにも悪影響を及ぼす。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、前述の従来技術の問題点を改善することにあり、フォトマスクパターニング工程数を減らしつつも、エミッタホールの形成工程を微細に制御して、ＦＥＤの製造歩留まりを高めることができるＦＥＤの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によるＦＥＤの製造方法は、基板上に順にカソード層、第１絶縁層及びゲート電極層を形成する段階、前記ゲート電極層上にその上面を覆う保護層を形成する段階、前記保護層及びゲート電極層の所定領域をエッチングし、複数の第１開口ホールを少なくとも一列に形成することにより、前記第１絶縁層の一部領域を露出させる段階、前記第１開口ホール及び保護層を埋め込む第２絶縁層を形成する段階、前記第２絶縁層上にフォーカス電極層を形成する段階、前記フォーカス電極層上にフォトレジスト層を形成する段階、前記フォトレジスト層をパターニングし、これをエッチングマスクとして利用することにより、前記フォーカス電極層に前記第１開口ホールの各列に対応するサイズに第２開口ホールを形成し、前記第２絶縁層の一部領域を露出させる段階、前記第２絶縁層の露出面から第１絶縁層の底面までエッチングし、前記カソード層の一部領域を露出させるエミッタホールを形成する段階、前記フォトレジスト層を除去する段階、及び前記カソード層の露出面上に電子放出エミッタを形成する段階を含む。
【０００７】
望ましくは、前記第２絶縁層の露出面から第１絶縁層の底面までエッチングし、前記カソード層の一部領域を露出させるエミッタホールを形成する段階は、前記第２絶縁層の露出面から第１絶縁層の底面まで等方性アンダーカットエッチングし、前記カソード層の一部領域を露出させるエミッタホールを形成する段階、及び前記アンダーカットエッチングの結果として、前記エミッタホールの壁面上に突出した前記フォーカス電極層、ゲート電極層及び保護層それぞれの突出部を除去し、前記エミッタホールの壁面を平坦化する段階を含むことができる。
【０００８】
ここで、前記アンダーカットエッチングの結果として、前記エミッタホールの壁面上に突出した前記ゲート電極層、フォーカス電極層及び保護層それぞれの突出部を除去し、前記エミッタホールの壁面を平坦化する段階は、前記フォトレジスト層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記フォーカス電極層の突出部をエッチングして除去する段階、前記保護層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記ゲート電極層の突出部をエッチングして除去する段階、及び前記エミッタホールの壁面上に突出した前記保護層の突出部をエッチングして除去する段階を含むことができる。望ましくは、前記フォトレジスト層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記フォーカス電極層の突出部をエッチングして除去する段階と、前記保護層をエッチングマスクとして利用し、前記エミッタホールの壁面上に突出した前記ゲート電極層の突出部をエッチングして除去する段階とが同時に行われうる。そして、ここで、前記エミッタホールの壁面上に突出した前記フォーカス電極層、ゲート電極層及び保護層それぞれの突出部の除去は、湿式エッチング工程により行われうる。
【０００９】
前記ゲート電極層、保護層及びフォーカス電極層それぞれは、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか１つの元素を含む金属物質、またはそれらの合金から形成されうる。ここで、特に前記ゲート電極層と保護層とはそれぞれ、相互湿式エッチング選択性のある互いに異なる物質により形成されることが望ましい。そして、前記第１絶縁層及び第２絶縁層は、シリコン酸化物またはシリコン窒化物により形成される。例えば、前記第１絶縁層及び第２絶縁層は、ＳｉＯｘ（ｘ＜２）またはＳｉ３Ｎ４から形成されうる。そして、前記電子放出エミッタは、カーボンナノチューブ物質から形成されうる。
【００１０】
このような本発明によれば、その直径が１５μｍ以下である微細であり、かつ均一なサイズのエミッタホールパターンを有するＦＥＤを得ることができる。
【発明の効果】
【００１１】
本発明によれば、微細であり、かつ均一なサイズのエミッタホールパターンを有するＦＥＤを得ることができる。具体的には、その直径が１５μｍ以下であるエミッタホールを均一に形成でき、その再現性と信頼性とに優れる。前記のような本発明によれば、フォトマスクパターニング工程数を従来よりも短縮できてＦＥＤの製造コストを下げることができ、特に、フォトマスク工程数の短縮によってエミッタホールの形成工程が従来よりも微細であり、かつ再現性あるように制御できる。その結果として、ＦＥＤの製造歩留まりが従来よりも向上する。
【発明を実施するための最良の形態】
【００１２】
以下、本発明によるＦＥＤの製造方法を、添付された図面を参照しつつ詳細に説明する。図面に示されている層や領域の厚さは、明細書の明確性のために誇張して示した。
【００１３】
図１は、本発明の実施形態によって製造されたＦＥＤの斜視図であり、図２は、図１における指示線（Ａ−Ａ’）を切断線とする断面図である。
【００１４】
図１及び図２を共に参照すれば、基板１０上に、複数のエミッタホールｈ３が一列に配列されており、それぞれのエミッタホールｈ３内に、電子放出エミッタ３０が形成されている。望ましくは、前記電子放出エミッタ３０は、カーボンナノチューブ物質から形成される。
【００１５】
前記電子放出エミッタ３０と基板１０との間に、カソード層１２が介在されており、前記カソード層１２上に、電子放出エミッタ３０を回避して順に、第１絶縁層１４、ゲート電極層１６、保護層１８、第２絶縁層２４及びフォーカス電極層２６が積層されている。その結果、それら積層物（第１絶縁層、ゲート電極層、保護層、第２絶縁層及びフォーカス電極層）を貫通する複数のエミッタホールｈ３が設けられ、前記それぞれのエミッタホールｈ３内に、電子放出エミッタ３０が設置されうる。
【００１６】
ここで、前記第１絶縁層１４及び第２絶縁層２４のそれぞれは、シリコン酸化物またはシリコン窒化物、具体的には、ＳｉＯｘ（ｘ＜２）またはＳｉ３Ｎ４により形成される。そして、前記ゲート電極層１６、保護層１８及びフォーカス電極層２６のそれぞれは、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか一つを含む金属物質、またはそれらの合金から形成されうる。ここで、前記ゲート電極層１６と保護層１８とはそれぞれ、相互に湿式エッチング選択性のある互いに異なる物質により形成されることが望ましい。例えば、前記ゲート電極層１６がＣｒにより形成される場合、前記保護層１８は、Ａｌにより形成されることが望ましく、反対に、前記ゲート電極層１６がＡｌにより形成される場合、前記保護層１８は、Ｃｒにより形成されることが望ましい。前記ゲート電極層１６と保護層１８とがそれぞれ互いに異なる物質により形成されねばならない理由は、以下、製造工程についての詳細な説明で具体的に明らかにし、ここでは、その詳細な説明は省略する。
【００１７】
図１及び図２に図示されているようなＦＥＤの動作について述べれば、次の通りである。前記カソード層１２とゲート電極層１６との間に所定の電圧が印加されれば、前記電子放出エミッタ３０から電子ビームが放出され、前記電子ビームは、前記エミッタホールｈ３の外部に放出される。このとき、前記フォーカス電極層２６は、前記電子ビームを集束させる電子ビーム集束器の役割を果たす。このため、前記フォーカス電極層２６には前記電子ビームと同じ極性の電圧を印加しなければならない。その場合、前記フォーカス電極層２６に印加される電圧の絶対値の大きさは、前記ゲート電極層１６に印加される電圧の絶対値の大きさよりも小さくなければならない。例えば、前記カソード層１２、ゲート電極層１６及びフォーカス電極層２６のそれぞれには、０Ｖ、＋８０Ｖ、−１０Ｖの電圧が印加されることが望ましい。
【００１８】
図３ないし図１３は、本発明によるＦＥＤの製造方法を示す工程順序図である。本製造工程で、それぞれの積層物は、半導体の製造工程またはＦＥＤの製造工程で一般的に広く利用される薄膜蒸着方法、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成されるものとし、それらの方法についての詳細な説明は省略する。
【００１９】
図３及び図４を参照すれば、基板１０上に、順にカソード層１２、第１絶縁層１４及びゲート電極層１６を形成する。その後、前記ゲート電極層１６上に、その上面を覆う保護層１８を形成する。ここで、前記第１絶縁層１４は、シリコン酸化物またはシリコン窒化物、具体的には、ＳｉＯｘ（ｘ＜２）またはＳｉ３Ｎ４から形成することができる。そして、前記カソード層１２、ゲート電極層１６及び保護層１８のそれぞれは、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか一つを含む金属物質、またはそれらの合金から形成することができる。このとき、前記ゲート電極層１６及び保護層１８のそれぞれは、相互に湿式エッチング選択性のある互いに異なる物質により形成されなければならない。後述するエッチング工程で、前記ゲート電極層１６及び保護層１８のそれぞれは、選択的にエッチングされて除去されなければならないからである。例えば、前記ゲート電極層１６がＣｒにより形成される場合、前記保護層１８は、Ａｌにより形成されねばならず、反対に、前記ゲート電極層１６がＡｌにより形成される場合、前記保護層１８はＣｒにより形成されねばならない。
【００２０】
図５Ａ及び図５Ｂを参照すれば、前記保護層１８及びゲート電極層１６の所定領域を順にまたは同時にエッチングし、複数の第１開口ホールｈ１を少なくとも一列に形成することにより、前記第１絶縁層１４の一部領域を露出させる。図５Ｂは、図５Ａでの指示線（Ｂ−Ｂ’）を切断線とする断面図である。ここで、前記第１開口ホールｈ１の直径は、１５μｍ以下で形成されることが望ましい。
【００２１】
図６を参照すれば、前記第１開口ホールｈ１及び保護層１８を埋め込む第２絶縁層２４を形成する。その後、前記第２絶縁層２４上に、フォーカス電極層２６を形成する。前記第２絶縁層２４は、前記第１絶縁層と湿式エッチング特性が同じ物質、すなわち、シリコン酸化物またはシリコン窒化物、具体的には、ＳｉＯｘ（ｘ＜２）またはＳｉ３Ｎ４により形成される。そして、前記フォーカス電極層２６は、Ｃｒ、Ａｌ、Ｍｏ、Ａｇ、Ｃｕ及びＡｕからなるグループから選択された少なくともいずれか一つを含む金属物質、またはそれらの合金から形成することができる。
【００２２】
図７Ａ及び図７Ｂを参照すれば、前記フォーカス電極層２６上にフォトレジスト層１００を形成した後、前記フォトレジスト層１００をパターニングし、前記フォトレジスト層１００に前記第１開口ホールｈ１の各列に対応するサイズにライン状の開口ホールを形成し、前記フォーカス電極層２６の一部領域２６ａ（図８参照）を露出させる。ここで、図７Ｂは、図７Ａでの指示線（Ｃ−Ｃ’）を切断線とする断面図である。
【００２３】
図８及び図９を参照すれば、前記パターニングされたフォトレジスト層１００をエッチングマスクとして利用し、前記フォーカス電極層２６の露出された領域２６ａをエッチングすることにより、前記フォーカス電極層２６に前記第１開口ホールｈ１の各列に対応するサイズにライン状の第２開口ホールｈ２を形成し、前記第２絶縁層２４の一部領域を露出させる。
【００２４】
その後、前記第２絶縁層２４の露出面から第１絶縁層１４の底面までエッチングすることにより、前記カソード層１２の一部領域を露出させるエミッタホールｈ３を形成することができる。具体的には、前記第２開口ホールｈ２を介してエッチャントを注入し、前記第２開口ホールｈ２を介して露出された前記第２絶縁層２４の一部領域２４ａと、前記第１開口ホールｈ１を介して露出された前記第１絶縁層１４の一部領域１４ａとを等方性アンダーカットエッチングする。その結果、前記第１絶縁層１４、ゲート電極層１６、保護層１８、第２絶縁層２４及びフォーカス電極層２６を貫通する複数のエミッタホールｈ３が形成される。
【００２５】
図１０及び図１１を参照すれば、前記エミッタホールｈ３を形成する工程の進行中に、前記等方性アンダーカットエッチングの結果として、前記エミッタホールｈ３の壁面上に突出した前記フォーカス電極層２６、ゲート電極層１６及び保護層１８のそれぞれの突出部２６ａ，１６ａ，１８ａを除去し、前記エミッタホールｈ３の壁面を平坦化する。前記エミッタホールｈ３の壁面上に突出したフォーカス電極層２６、ゲート電極層１６及び保護層１８のそれぞれの突出部２６ａ，１６ａ，１８ａの除去は、湿式エッチング工程により行なわれる。具体的には、前記フォトレジスト層１００をエッチングマスクとして利用し、前記エミッタホールｈ３の壁面上に突出した前記フォーカス電極層２６の突出部２６ａをエッチングして除去する。これと共に、前記保護層１８をエッチングマスクとして利用し、前記エミッタホールｈ３の壁面上に突出した前記ゲート電極層１６の突出部１６ａをエッチングして除去する工程が順にまたは同時に行なわれる。その後、前記エミッタホールｈ３の壁面上に突出した前記保護層１８の突出部１８ａをエッチングして除去する。ここで、前記保護層１８の突出部１８ａは、前記ゲート電極層１６のエッチング時にエッチングマスクとして利用されねばならないために、前記ゲート電極層１６の突出部１６ａをエッチングした後に、前記保護層１８の突出部１８ａが除去されねばならない。特に、前記保護層１８は、前記ゲート電極層１６の形成物質と相互に湿式エッチング選択性のある物質により形成されているために、それらは、相互に選択的にエッチングされて除去される。このような工程を経て、その最終直径が１５μｍ以下であるエミッタホールｈ３を形成することができる。望ましくは、前記エミッタホールｈ３の直径は、３μｍないし１５μｍ（３μｍ〜１５μｍの間）のサイズである。
【００２６】
図１２及び図１３を参照すれば、前記フォトレジスト層１００を除去した後、前記エミッタホールｈ３内の前記カソード層１２の露出面上に電子放出エミッタ３０を形成する。前記電子放出エミッタ３０は、カーボンナノチューブ物質により形成されることが望ましい。このような工程により、本発明によるＦＥＤを得ることができる。
【００２７】
以上、本願発明の理解を助けるためにいくつかの模範的な実施形態が説明され、かつ添付された図面に図示されたが、このような実施形態は例示的なものにすぎず、当分野で当業者であるならば、前記実施形態から多様な変形及び均等となる実施形態が可能であるという点を理解することができるであろう。従って、本発明は、図示されて説明された構造と工程順序とにだけ限定されるものではなく、特許請求の範囲に記載された発明の技術思想を中心に保護されねばならない。
【産業上の利用可能性】
【００２８】
本発明のＦＥＤの製造方法は、例えば、ディスプレイ関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態によって製造されたＦＥＤの斜視図である。
【図２】図１での指示線（Ａ−Ａ’）を切断線とする断面図である。
【図３】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図４】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図５Ａ】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図５Ｂ】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図６】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図７Ａ】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図７Ｂ】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図８】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図９】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図１０】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図１１】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図１２】本発明によるＦＥＤの製造方法を示す工程順序図である。
【図１３】本発明によるＦＥＤの製造方法を示す工程順序図である。
【符号の説明】
【００３０】
１０    基板、
１２    カソード層、
１４    第１絶縁層、
１４ａ    第１絶縁層の一部領域、
１６    ゲート電極層、
１６ａ    ゲート電極の突出部、
１８    保護層、
１８ａ    保護層の突出部、
２４    第２絶縁層、
２４ａ    第２絶縁層の一部領域、
２６    フォーカス電極層、
２６ａ    フォーカス電極の突出部、
３０    電子放出エミッタ、
１００    フォトレジスト層、
ｈ１    第１開口ホール、
ｈ２    第２開口ホール、
ｈ３    エミッタホール。
【図１】
2007207753.tif 000003
【図２】
2007207753.tif 000004
【図３】
2007207753.tif 000005
【図４】
2007207753.tif 000006
【図５Ａ】
2007207753.tif 000007
【図５Ｂ】
2007207753.tif 000008
【図６】
2007207753.tif 000009
【図７Ａ】
2007207753.tif 000010
【図７Ｂ】
2007207753.tif 000011
【図８】
2007207753.tif 000012
【図９】
2007207753.tif 000013
【図１０】
2007207753.tif 000014
【図１１】
2007207753.tif 000015
【図１２】
2007207753.tif 000016
【図１３】
2007207753.tif 000017