(57)【要約】【課題】インバータ回路などにおいて電力スイッチング素子の駆動回路と他の回路とが絶縁され、絶縁された回路間で、フォトカプラを用いないで、駆動信号と異常信号を伝達する。【解決手段】絶縁された回路間にトランスを有し、駆動信号を駆動パルス信号にして１次側から２次側に伝達して２次側で駆動信号を再生し、異常信号で２次側の負荷の抵抗値を変化させ、２次側に流れる駆動パルス信号の電流の大きさに応じて変化する１次側の電流を検出して、異常信号を１次側で再生する。【選択図】図１
2007282356.tif 000002
【特許請求の範囲】
【請求項１】
電力スイッチング素子のオンおよびオフを駆動信号によって制御する信号伝達回路であって、
前記駆動信号のオンおよびオフの変化時に駆動パルス信号を生成する駆動パルス生成手段と、
前記駆動パルス信号が１次側に入力されるトランス手段と、
前記駆動パルス信号に応じて前記トランス手段の２次側に生成されたパルス信号から前記駆動信号を再生する駆動信号再生手段と、
前記トランス手段の前記２次側の抵抗値を、異常信号により変化させる抵抗値制御手段と、
前記２次側の前記抵抗値の変化による前記１次側の前記駆動パルス信号の電流の変化を前記１次側で検出して前記異常信号を再生する異常信号再生手段と
を有することを特徴とする信号伝達回路。
【請求項２】
前記駆動パルス生成手段は、
前記駆動信号がオンになる時、第１の駆動パルス信号を発生する手段と、
前記駆動信号がオフになる時、第２の駆動パルス信号を発生する手段とを有し、
前記パルス信号は、
前記第１の駆動パルス信号に応じて前記トランス手段の２次側に生成される第３の駆動パルス信号と、
前記第２の駆動パルス信号に応じて前記トランス手段の２次側に生成される第４の駆動パルス信号である
ことを特徴とする請求項１に記載の信号伝達回路。
【請求項３】
前記駆動信号再生手段は、
第１のフリップフロップ手段と、
前記第３の駆動パルス信号から、前記第１の駆動パルス信号に対応する波形である第５の駆動パルス信号に整形する第１のパルス整形手段と、
前記第４の駆動パルス信号から、前記第２の駆動パルス信号に対応する波形である第６の駆動パルス信号に整形する第２のパルス整形手段とを有し、
前記第１のフリップフロップ手段は、前記第５の駆動パルス信号でセットされ、前記第６の駆動パルス信号でリセットされ、
前記第１のフリップフロップ手段の出力で駆動信号を再生することを特徴とする請求項２に記載の信号伝達回路。
【請求項４】
前記トランス手段は、
２次側にセンタータップを有し、
前記トランス手段の２次側の巻線は前記センタータップを境にして第１の巻線と第２の巻線を有し、
前記駆動信号のオン変化時に生成される前記駆動パルス信号が流れている時に、前記第１の巻線のみに電流を流し、前記駆動信号のオフ変化時に生成される前記駆動パルス信号が流れている時に、前記第２の巻線のみに電流を流すように整流する整流手段を有し、
前記抵抗値制御手段は、
前記トランス手段の２次側の前記第１の巻線に負荷となるよう接続した第１のスイッチング素子と、
前記トランス手段の２次側の前記第２の巻線に負荷となるよう接続した第２のスイッチング素子と、
前記第１と第２のスイッチング素子のオンおよびオフの制御を前記異常信号で行い、前記スイッチング素子のオンおよびオフにより前記２次側の抵抗値を変化させる
ことを特徴とする請求項１に記載の信号伝達回路。
【請求項５】
前記異常信号再生手段は、
前記駆動信号のオン変化時に生成される前記駆動パルス信号が流れている時、前記第１のスイッチング素子のオンおよびオフによる前記２次側の抵抗値の変化を前記駆動信号のオン変化時に生成される前記駆動パルス信号の電流で検出する第１のパルス電流検出手段と、
前記駆動信号のオフ変化時に生成される前記駆動パルス信号が流れている時、前記第２のスイッチング素子のオンおよびオフによる前記２次側の抵抗値の変化を前記駆動信号のオフ変化時に生成される前記駆動パルス信号の電流で検出する第２のパルス電流検出手段とを有し、
前記第１スイッチング素子は正常時に前記２次側の抵抗値が小さく、異常時に前記２次側の抵抗値が大きくなるように制御され、
前記第２スイッチング素子は正常時に前記２次側の抵抗値が大きく、異常時に前記２次側の抵抗値が小さくなるように制御され、
前記第１のパルス電流検出手段は検出電流が大きい時に正常パルス信号を生成し、
前記第２のパルス電流検出手段は検出電流が大きい時に異常パルス信号を生成し、
前記正常パルス信号でリセットされ、前記異常パルス信号でセットされる第２のフリップフロップ手段をさらに有し、
前記第２のフリップフロップ手段の出力で異常信号を再生する請求項４に記載の信号伝達回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力スイッチング素子の駆動回路と絶縁された回路との間で信号を伝達する信号伝達回路に関する。
【背景技術】
【０００２】
インバータ回路などに用いられる電力スイッチング素子と高電圧の駆動回路（またはドライブ回路ともいう）は高電圧であるので、耐圧などのために他の回路と絶縁されることがあり、また、ノイズ・サージなどの影響を低減するなどの理由で、絶縁されることがある。（例えば、特許文献１を参照）
このような絶縁された回路の間で信号を伝達する信号伝達回路の従来技術の例を、図６を用いて説明する。電力スッチング素子Tr1、Tr2は、MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)などが用いられる。電力スイッチング素子Tr1と電力スイッチング素子Tr2は、主電源高圧端子V1とGND1の間に直列に接続される。電力スイッチング素子Tr1のソースまたはエミッタと電力スイッチング素子Tr2のドレインまたはコレクタとが接続され、この接続点から出力12が得られる。図６の上側にある電力スイッチング素子Tr1とその駆動回路などを上アーム回路とよぶ。電力スイッチング素子Tr1は、電源V2を供給された上アームドライブ回路11で駆動される。図６の下側にある電力スイッチング素子Tr2とその駆動回路などを下アーム回路とよぶ。電力スイッチング素子Tr2は、電源V3を供給された下アームドライブ回路21で駆動される。
【０００３】
２個の電力スイッチング素子は、例えば機器内のCPU(Central Processing Unit)処理などを行う駆動信号処理回路10で生成されたそれぞれの駆動信号で、オンおよびオフを制御される。上アームドライブ回路11は高電圧であるために、駆動信号処理回路10と絶縁されていて、上アーム回路を駆動する駆動信号1は、駆動信号処理回路10で生成され、フォトカプラP1を介して駆動信号2となって上アームドライブ回路11に伝達される。
【０００４】
また、上アームドライブ回路11は、異常検出回路を含んでいる。異常検出回路とは、電力スイッチング素子とそれを駆動する回路において、負荷短絡、電圧異常、過熱による温度上昇などによる破壊などに対する保護対策として、電力スイッチング素子の近傍で、異常を検出したらすぐに、電力スイッチング素子の駆動を停止するなどの制御を行う回路である。また、異常検出回路は、異常が発生したことを例えば機器内のCPUに知らせて、制御シーケンスを変更したり、初期制御に戻るなどの処理を行うために、異常信号3を出力する。また、異常信号3は、フォトカプラP2を介して異常信号4となって、駆動信号処理回路10に伝達される。
【特許文献１】特開２００４−１２０９１７号公報（図１６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の従来例における信号伝達回路では、駆動信号を伝達するフォトカプラP1と、異常信号を伝達するフォトカプラP2との２個のフォトカプラを有する。
しかしながら、フォトカプラは発光素子に化合物半導体を使用しているため、高価であるという問題点がある。そこで、本発明の目的は、フォトカプラを用いることなく駆動信号と異常信号を伝達する信号伝達回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明の信号伝達回路において、前述の課題を解決するための手段を説明する。
電力スイッチング素子のオンおよびオフを駆動信号によって制御し、前記電力スイッチング素子の異常を検出して異常信号を出力する駆動回路と、前記駆動信号を生成する駆動信号処理回路との間を絶縁して、前記駆動回路と前記駆動信号処理回路の間で前記駆動信号と前記異常信号を伝達する本発明の信号伝達回路は、次の手段を有する。
【０００７】
本発明の信号伝達回路は、前記駆動信号のオンおよびオフの変化時に駆動パルス信号を生成する駆動パルス生成手段を有する。次に、前記駆動パルス信号が１次側に入力されるトランス手段を有する。次に、前記駆動パルス信号に応じて前記トランス手段の２次側に生成されたパルス信号から前記駆動信号を再生する駆動信号再生手段を有する。また、前記トランスの前記２次側の抵抗値を、前記異常信号により変化させる抵抗値制御手段を有する。次に、前記２次側の前記抵抗値の変化によって、前記１次側の前記駆動パルス信号の電流の変化を検出する異常信号再生手段を有する。
【０００８】
この構成により、前記絶縁された前記トランス手段の前記１次側で生成された前記駆動信号を前記トランスの前記２次側で再生し、前記トランス手段の前記２次側で生成された前記異常信号を前記トランス手段の前記１次側で再生する。
【０００９】
また、本発明の信号伝達回路において、前記駆動パルス生成手段は、前記駆動信号がオンになる時、第１の駆動パルス信号を発生する手段と、前記駆動信号がオフになる時、第２の駆動パルス信号を発生する手段とを有する。また、前記パルス信号は、前記第１の駆動パルス信号に応じて前記トランス手段の２次側に生成される第３の駆動パルス信号と、前記第２の駆動パルス信号に応じて前記トランス手段の２次側に生成される第４の駆動パルス信号である。
【００１０】
また、本発明の信号伝達回路において、前記駆動信号再生手段は、第１のフリップフロップ手段と、前記第３の駆動パルス信号から、前記第１の駆動パルス信号に対応する波形である第５の駆動パルス信号に整形する第１のパルス整形手段と、前記第４の駆動パルス信号から、前記第２の駆動パルス信号に対応する波形である第６の駆動パルス信号に整形する第２のパルス整形手段とを有し、前記第１のフリップフロップ手段は、前記第５の駆動パルス信号でセットされ、前記第６の駆動パルス信号でリセットされる。
【００１１】
また、本発明の信号伝達回路において、前記トランス手段は、２次側にセンタータップを有し、前記トランス手段の２次側の巻線は前記センタータップを境にして第１の巻線と第２の巻線を有する。また、前記駆動信号のオン変化時に生成される前記駆動パルス信号が流れている時に、前記第１の巻線のみに電流を流し、前記駆動信号のオフ変化時に生成される前記駆動パルス信号が流れている時に、前記第２の巻線のみに電流を流すように整流する整流手段を有する。また、前記抵抗値制御手段は、前記トランス手段の２次側の前記第１の巻線に負荷となるよう接続した第１のスイッチング素子と、前記トランス手段の２次側の前記第２の巻線に負荷となるよう接続した第２のスイッチング素子と、前記第１と第２のスイッチング素子のオンおよびオフの制御を前記異常信号で行い、前記スイッチング素子のオンおよびオフにより前記２次側の抵抗値を変化させる。
【００１２】
また、本発明の信号伝達回路において、前記異常信号再生手段は、前記駆動信号のオン変化時に生成される前記駆動パルス信号が流れている時、前記第１のスイッチング素子のオンおよびオフによる前記２次側の抵抗値の変化を前記駆動信号のオン変化時に生成される前記駆動パルス信号の電流で検出する第１のパルス電流検出手段と、前記駆動信号のオフ変化時に生成される前記駆動パルス信号が流れている時、前記第２のスイッチング素子のオンおよびオフによる前記２次側の抵抗値の変化を前記駆動信号のオフ変化時に生成される前記駆動パルス信号の電流で検出する第２のパルス電流検出手段とを有し、前記第１スイッチング素子は正常時に前記２次側の抵抗値が小さく、異常時に前記２次側の抵抗値が大きくなるように制御され、前記第２スイッチング素子は正常時に前記２次側の抵抗値が大きく、異常時に前記２次側の抵抗値が小さくなるように制御され、前記第１のパルス電流検出手段は検出電流が大きい時に正常パルス信号を生成し、前記第２のパルス電流検出手段は検出電流が大きい時に異常パルス信号を生成し、前記正常パルス信号でリセットされ、前記異常パルス信号でセットされる第２のフリップフロップ手段をさらに有する。
【発明の効果】
【００１３】
本発明によればフォトカプラを用いることなく、異常信号を２次側から１次側へ伝達することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の一形態について説明する。信号伝達回路の構成、動作の順で説明する。
本発明の実施の一形態の信号伝達回路を図１に示す。図１の信号伝達回路は、上アームドライブ回路11と駆動信号処理回路10の間で信号を伝達する回路である。以降で、上アームドライブ回路11を単に駆動回路という。トランスT1は、駆動回路と駆動信号処理回路10を絶縁している。
【００１５】
まず、図１の信号伝達回路の構成を説明する。
トランスT1の１次側（左側）が駆動信号処理回路10に接続され、駆動信号1が入力され、異常信号4を出力する回路部分であり、トランスT1の２次側（右側）が駆動回路に接続され、駆動信号2を出力し、異常信号3が入力される回路部分である。
【００１６】
駆動信号１が駆動信号処理回路10から駆動パルス生成回路に入力される。駆動パルス生成回路からは、詳細は後述するように、駆動信号１がオフからオンに変わる時にパルス信号であるS4ON/OFF信号44を出力し、駆動信号１がオンからオフに変わる時に、パルス信号であるS3ON/OFF信号43を出力する。S4ON/OFF信号44はスイッチS4のONとOFFを制御し、S3ON/OFF信号43はスイッチS3のONとOFFを制御する。
【００１７】
次にトランスT1の１次側の構成を説明する。
トランスT1の１次側のセンタータップに電源VDDが供給され、トランスT1の一次巻線K点はスイッチS4と抵抗器R6を経てGND2に接地され、また、トランスT1の一次巻線J点はスイッチS3と抵抗器R5を経てGND2に接地される。また、J点とK点とＧＮＤ２の間には逆電圧保護のためダイオードD1とD2がアノードがＧＮＤ２側になるようにそれぞれ接続されている。
【００１８】
スイッチS3と抵抗器R5の接続点はコンパレータComp1の＋入力に接続され、コンパレータComp1の−入力は定電圧源V4に接続されている。スイッチS4と抵抗器R6の接続点はコンパレータComp2の＋入力に接続され、コンパレータComp2の−入力は定電圧源V5に接続されている。コンパレータComp1の判定出力はフリップフロップF/F1のセット入力Sに接続され、コンパレータComp2の判定出力はフリップフロップF/F1のリセット入力Rに接続され、フリップフロップF/F1の出力Qは、異常信号4として駆動信号処理回路10に入力される。
【００１９】
ここで、コンパレータComp1、Comp2は、−入力より＋入力の電圧が高い時、出力はハイレベルとなり、−入力より＋入力の電圧が低い時、出力はローレベルとなる。
以上で、トランスT1の１次側の構成を説明した。
【００２０】
次にトランスT1の２次側の構成を説明する。
トランスT1の２次側のセンタータップは２次側のGND3に接続される。トランスT1の２次側巻線A点から、整流するダイオードD3のアノード、カソードを経て、抵抗器R1を経てGND3に接続される。また、ダイオードD3のカソードは、抵抗器R3とスイッチング素子M1を経てGND3に接続される。さらに、ダイオードD3のカソードには、判定回路31の入力が接続される。判定回路31の動作は前述のコンパレータと同様に、図示しない比較用の電圧源に比べて入力電圧が高いと出力はハイレベルとなり、一方、入力電圧が低いと出力はローレベルとなる。判定回路31は汎用のコンパレータを用いてもよい。
【００２１】
トランスT1の２次側巻線B点から、整流するダイオードD4のアノード、カソードを経て、抵抗器R2を経てGND3に接続される。また、ダイオードD4のカソードは、抵抗器R4とスイッチング素子M2を経てGND3に接続される。さらに、ダイオードD4のカソードには、判定回路32の入力が接続される。判定回路32の動作は前述のコンパレータと同様に、図示しない比較用の電圧源に比べて入力電圧が高いと出力はハイレベルとなり、一方、入力電圧が低いと出力はローレベルとなる。判定回路32は汎用のコンパレータを用いてもよい。
【００２２】
判定回路31の出力Cは、インバータinv1と、アンドゲートAND1に入力される。インバータinv1の出力は、立上りDelay回路33に入力される。立上りDelay回路33の出力は、アンドゲートAND2に入力される。
【００２３】
判定回路32の出力Dは、インバータinv2の入力と、アンドゲートAND2の他方の入力に接続される。インバータinv2の出力は、立上りDelay回路34に入力される。立上りDelay回路34の出力は、アンドゲートAND1の他方の入力に接続される。
【００２４】
ここで、論理素子としてのインバータは、入力の論理を反転して出力する。
アンドゲートAND1の出力はフリップフロップF/F2のセット入力Sに接続され、アンドゲートAND2の出力はフリップフロップF/F2のリセット入力Rに接続され、フリップフロップF/F2の出力Qは、駆動信号2として、駆動回路（または上アームドライブ回路11）に出力される。
【００２５】
以上で、トランスT1の２次側の構成を説明した。
次に、図１の信号伝達回路の動作を、図４のタイミングチャートを用いて説明する。特にことわらない限り、波形は電圧波形であり、それぞれの素子は電圧駆動されるとする。
【００２６】
まず、駆動パルス信号、すなわち、S3ON/OFF信号43とS4ON/OFF信号44がトランスT1の１次側から２次側に伝達され、駆動信号再生手段により、駆動信号として再生される動作を説明する。
【００２７】
図４の4-1に示す駆動信号1がオフからオンになるとき、駆動パルス生成回路からスイッチS4をONにする第１の駆動パルス信号（S4ON/OFF信号４４）が生成され(4-3)、スイッチS4が一時ONになる。このとき、電源VDDからトランスT1の下側の１次巻線を通って電流が流れる。
【００２８】
次に、トランスT1の２次側におけるスイッチS4による駆動パルス信号の動作を説明する。トランスT1は、例えばパルス幅が100nsであるパルスを１次側から２次側に伝達でき、これから説明する図４の波形(4-4)(4-5)が得られるものを用いることができる。
【００２９】
S4が一時ONになると、図４の4-4に示すように、トランスT1の２次側A点の電圧波形は、まず立上り、スイッチS4がOFFになるタイミングで立下り、負の電圧が出る。次にトランスT1の磁気エネルギーの放出とともに、この電圧は減っていく。これは第３の駆動パルス信号の電圧波形に対応する。このときトランスT1の２次側B点では、巻線の向きが逆であるため、A点と逆極性の電圧波形が出る。
【００３０】
一方、前述のように、駆動信号1がオンからオフになるとき(4-1)、駆動パルス生成回路からスイッチS3をONにする第２の駆動パルス信号（S3ON/OFF信号４３）が生成され(4-2)、スイッチS3が一時ONになる。このとき、電源VDDからトランスT1の上側の１次巻線を通って電流が流れる。
【００３１】
一方、次に、トランスT1の２次側におけるスイッチS３による駆動パルス信号の動作を説明する。S3が一時ONになると、図４の4-5に示すように、トランスT1の２次側B点の電圧波形は、まず立上り、スイッチS3がOFFになるタイミングで立下り、負の電圧が出る。次にトランスT1の磁気エネルギーの放出とともに、この電圧は減っていく。これは第４の駆動パルス信号の電圧波形に対応する。このときトランスT1の２次側A点では、巻線の向きが逆であるため、B点と逆極性の電圧波形が出る。
【００３２】
ここで、スイッチS4によるパルスとスイッチS3によるパルスの２次側での電圧波形をまとめると、スイッチS3が一時ONの場合とスイッチS4が一時ONの場合とでは１次側を流れる電流の向きが反対であるために、トランスT1の２次側に発生する電圧は極性が反対である。すなわち、第３の駆動パルス信号は、A点の第１の巻線に正相で生じ、B点の第２の巻線に逆相で生じる。第４の駆動パルス信号は、A点の第１の巻線に逆相で生じ、B点の第２の巻線に正相で生じる。
【００３３】
次に、ダイオードD3により、トランスT1のA点の電圧が負の部分が整流されて、判定回路31に入力される。判定回路31は図示しないが、所定の正の電圧と比較され、A点の電圧波形で所定の電圧より高い部分だけが判定されて、パルスがC点に出力される(4-6)。スイッチS4がONの時のパルスはほぼそのまま出力され、スイッチS3がONの時のパルスは逆相のピークの高い部分が判定されるので、遅延したパルスが出力される。
【００３４】
一方、ダイオードD4により、トランスT1のB点の電圧が負の部分が整流されて、判定回路32に入力される。判定回路32は図示しないが、所定の正の電圧と比較され、B点の電圧波形で所定の電圧より高い部分だけが判定されて、パルスがD点に出力される(4-7)。スイッチS3がONの時のパルスはほぼそのまま出力され、スイッチS4がONの時のパルスは逆相のピークの高い部分が判定されるので、遅延したパルスが出力される。
【００３５】
判定回路31の出力（C点）のパルスはインバータinv1で反転され、立上りDelay回路33で、立上りが遅延されて出力される(4-8)。ここでの遅延時間はS3ON/OFF信号４３、S4ON/OFF信号４４のパルス幅の２倍以上とする。例えば、200ns以上とし、250ns程度とする。スイッチS4がONになった時に、S4ON/OFF信号４４の立ち上がりとほぼ同タイミングで、ローレベルのパルスが出力され、スイッチS3がONからＯＦＦになった時に、ローレベルのパルスが出力される。
【００３６】
判定回路32の出力（D点）のパルスはインバータinv2で反転され、立上りDelay回路34で、立上りが遅延されて出力される(4-9)。ここでの遅延時間はS3ON/OFF信号４３、S4ON/OFF信号４４のパルス幅の２倍以上とする。例えば、200ns以上とし、250ns程度とする。スイッチS3がONになった時に、S3ON/OFF信号４３の立ち上がりとほぼ同タイミングで、ローレベルのパルスが出力され、スイッチS4がONからＯＦＦになった時に、ローレベルのパルスが出力される。
【００３７】
次に、判定回路31の出力（C点）と立上りDelay回路34の出力は、アンドゲートAND1に入力され、論理積により、フリップフロップF/F2のセット入力Sに入力される。図４の4-10に示すように、セット入力Sに対して、スイッチS4がONの時とほぼ同じタイミングでパルスが出力されるが、スイッチS3がONの時は論理積によりパルスが出力されない。こうして、セット入力Sの信号は、S4ON/OFF信号４４が再生されたものである。このように、トランス２次側の波形が、セット入力Sのパルスに整形される。
【００３８】
次に、判定回路32の出力（D点）と立上りDelay回路33の出力は、アンドゲートAND2に入力され、論理積により、フリップフロップF/F2のリセット入力Rに入力される。図４の4-11に示すように、リセット入力Rに対して、スイッチS3がONの時とほぼ同じタイミングでパルスが出力されるが、スイッチS4がONの時は論理積によりパルスが出力されない。ここで、リセット入力Rの信号は、S3ON/OFF信号４３が再生されたものである。このように、トランス２次側の波形が、リセット入力Rのパルスに整形される。
【００３９】
このようにして、フリップフロップF/F2は、S4ON/OFF信号４４の再生信号でセットされ、S3ON/OFF信号４３の再生信号でリセットされるので、フリップフロップF/F2の出力Qは、元の駆動信号1が再生された信号、すなわち駆動信号2となる(4-12)。
【００４０】
このようにして、絶縁されたトランスの１次側から２次側に駆動信号を伝達することができる。駆動信号2は駆動回路（上アームドライブ回路11）に入力されて、電力スイッチング素子Tr1を制御する。
【００４１】
以上で、駆動パルス信号がトランスT1の１次側から２次側に伝達され、駆動信号再生手段により再生される動作を説明した。
次に、異常信号がトランスT1の２次側で抵抗値制御手段により抵抗値を変化させて、トランスT1の１次側で、異常信号再生手段により、異常信号が再生される動作を説明する。異常信号として、互いに極性が逆である異常信号3aと異常信号3bとが、異常検出回路から信号伝達回路に入力される。
【００４２】
まず、スイッチング素子M1は、図４の4-15に示すような、正常時にハイレベルで、異常時にローレベルである異常信号3aに制御され、正常時にON、異常時にOFFになる。
一方、スイッチング素子M2は、図４の4-16に示すような、正常時にローレベル、異常時にハイレベルである異常信号3bに制御され、正常時にOFF、異常時にONになる。
【００４３】
異常時すなわちスイッチング素子M1がOFFである場合、スイッチング素子M1のドレイン−ソース間のOFF時の抵抗値より抵抗器R1は十分小さいとすると、トランスT1の２次側A点から見た抵抗値は、ほぼR1の抵抗値になる。正常時すなわちスイッチング素子M1がONである場合、抵抗器R1、R3はドレイン−ソース間のON時の抵抗値より十分大きいとすると、トランス２次側A点から見た抵抗値は、ほぼR1とR3の並列抵抗値である。R1はR3のおよそ２倍程度以上大きいとする(R1>>R3)と、異常時の２次側の抵抗値は、正常時の２次側の抵抗値より顕著に大きくすることができ、後述する１次側で検出される電圧の差も大きくすることができる。
【００４４】
正常時すなわちスイッチング素子M2がOFFである場合、スイッチング素子M2のドレイン−ソース間のOFF時の抵抗値より抵抗器R2は十分小さいとすると、トランスT1の２次側B点から見た抵抗値は、ほぼR2の抵抗値になる。異常時すなわちスイッチング素子M2がONである場合、抵抗器R2、R4はドレイン−ソース間のON時の抵抗値より十分大きいとすると、トランス２次側B点から見た抵抗値は、ほぼR2とR4の並列抵抗値である。R2はR4のおよそ２倍程度以上大きいとする(R2>>R4)と、正常時の２次側の抵抗値は、異常時の２次側の抵抗値より顕著に大きくすることができ、後述する１次側で検出される電圧の差も大きくすることができる。
【００４５】
次に、スイッチS4が一時ONになる時、電流がトランスT1の１次側巻線と抵抗器R6を流れるが、この電流の大きさはトランスT1の２次側をこのタイミングで流れる電流の大きさによる。ここで、トランスT1の２次側のB点の電圧波形は、スイッチS4が一時ONになる時、図４の4-5に示すように負の電圧になるので、ダイオードD4により、電流が流れない。一方、トランスT1の２次側のA点では、スイッチS4が一時ONの時、抵抗器R1をめぐる電流と、抵抗器R3とスイッチング素子M1をめぐる電流が流れ、スイッチング素子M1のONすなわち正常時は、OFFすなわち異常時に比べて、抵抗値が小さく電流が大きいので、トランスT1の１次側の電流が大きく、結局、スイッチS4が一時ONの時の抵抗器R6の両端電圧は大きい。ここで、スイッチS4がOFFになると、トランス１次側に電流は流れないので、このタイミングでの２次側の電流は影響しない。
【００４６】
こうして、抵抗器R6、すなわちF点には異常時より正常時の方が大きい電圧が発生する(4-13)。定電圧源V5を、異常時と正常時に発生する電圧の中間に設定しておくと、コンパレータComp2は、正常時にスイッチS4がONになるときだけ、パルスを出力する。このパルスは、フリップフロップF/F2のリセット入力Rに入力される(4-17)。
【００４７】
次に、スイッチS3が一時ONになる時、電流がトランスT1の１次側巻線と抵抗器R5を流れるが、この電流の大きさはトランスT1の２次側をこのタイミングで流れる電流の大きさによる。ここで、トランスT1の２次側のA点の電圧波形は、スイッチS3が一時ONになる時、図４の4-4に示すように負の電圧になるので、ダイオードD3により、電流が流れない。一方、トランスT1の２次側のB点では、スイッチS3が一時ONの時、抵抗器R2をめぐる電流と、抵抗器R4とスイッチング素子M2をめぐる電流が流れ、スイッチング素子M2のONすなわち異常時は、OFFすなわち正常時に比べて、抵抗値が小さく電流が大きいので、トランスT1の１次側の電流が大きく、結局、スイッチS3が一時ONの時の抵抗器R5の両端電圧は大きい。ここで、スイッチS3がOFFになると、トランス１次側に電流は流れないので、このタイミングでの２次側の電流は影響しない。
【００４８】
こうして、抵抗器R5、すなわちE点には正常時より異常時の方が大きい電圧が発生する(4-14)。定電圧源V4を、正常時と異常時に発生する電圧の中間に設定しておくと、コンパレータComp1は、異常時にスイッチS3がONになるときだけ、パルスを出力する。このパルスは、フリップフロップF/F2のセット入力Sに入力される(4-18)。
【００４９】
コンパレータComp1とComp2の出力から、フリップフロップF/F1のそれぞれセット入力S、リセット入力Rに入力されるので、したがって、図４の4-19に示すように、元の駆動信号1がオンになるときに正常ならば、フリップフロップF/F1はリセットされ、元の駆動信号１がオフになるとき異常ならば、フリップフロップF/F1はセットされる。こうして、フリップフロップF/F1の出力Qは、正常ならばローレベル、異常ならばハイレベルを出力する異常信号4を再生することができる。異常信号4は、駆動信号処理回路10に入力され、例えば、CPUが異常を検知して、制御シーケンスを変更するなどの処理を行う。
【００５０】
以上で、異常信号がトランスT1の２次側で抵抗値制御手段により抵抗値を変化させて、トランスT1の１次側で、異常信号再生手段により、異常信号が再生される動作を説明した。
【００５１】
ここで、図１のスイッチS3とスイッチS4のオンおよびオフを信号によってそれぞれ制御することもできる。スイッチS3、S4は、FETまたはバイポーラトランジスタなどのスイッチング素子で置き換えてもよい。例えばFETのドレインをトランスT1の１次巻線に接続し、ソースをR5またはR6に接続し、ゲートを信号で制御してオンおよびオフとすることができる。スイッチS3とスイッチS4のオンおよびオフを制御する信号を生成する回路は、駆動パルス生成回路である。
【００５２】
駆動パルス生成回路は、信号伝達回路において、駆動信号1のレベル変化をパルスに変えてトランス１次側から２次側に伝達するため、駆動信号1のレベル変化をパルスに変える回路である。
【００５３】
このような駆動パルス生成回路について、図２を参照して構成と動作を説明する。
次に、図２の駆動パルス生成回路の構成を説明する。
駆動信号1（または上アーム駆動信号）を立上りDelay回路36に入力する。立上りDelay回路36の出力42をインバータinv5に入力する。インバータinv5の出力IはアンドゲートAND4に入力され、アンドゲートAND4の他方の入力は駆動信号1を（バッファゲートを介して）接続する。アンドゲートAND4の出力44は、スイッチS4のオンおよびオフを制御するS4ON/OFF信号44である。
【００５４】
駆動信号1（または上アーム駆動信号）をインバータinv3に入力し、インバータinv3の出力Gを立上りDelay回路35に入力する。立上りDelay回路35の出力41をインバータinv4に入力する。インバータinv4の出力HはアンドゲートAND3に入力され、アンドゲートAND3の他方の入力はインバータinv3の出力Gを（バッファゲートを介して）接続する。アンドゲートAND3の出力43は、スイッチS3のオンおよびオフを制御するS3ON/OFF信号43である。
【００５５】
以上で、図２の駆動パルス生成回路の構成を説明した。
次に、図２の駆動パルス生成回路の動作を、図５のタイミングチャートを用いて説明する。
【００５６】
駆動パルス生成回路は、駆動信号1がオンからオフに、またはオフからオンになる時にパルスを発生する。この動作を以下に説明する。
駆動信号1は、図５の5-1に示すように、駆動信号処理回路10からの上アーム駆動信号である。駆動信号1がハイレベルのとき電力スイッチング素子Tr1はオンになり、駆動信号1がローレベルのとき電力スイッチング素子Tr1はオフになる。
【００５７】
駆動信号1をインバータinv3で反転して、G点の電圧波形を得る(5-2)。G点の電圧波形は立上りDelay回路35により、立上りだけが遅延され、出力41が得られる(5-3)。さらに出力41をインバータinv4で反転して、H点電圧波形を得る(5-4)。G点とH点の信号をアンドゲートAND3で論理積をとると、S3ON/OFF信号43を得る(5-5)。
【００５８】
一方、駆動信号1は、立上りDelay回路36により、立上りだけが遅延され、出力42が得られる(5-6)。さらに出力42をインバータinv5で反転して、I点電圧波形を得る(5-7)。駆動信号1とI点の信号をアンドゲートAND4で論理積をとると、S4ON/OFF信号44を得る(5-8)。
【００５９】
このような動作により、S4ON/OFF信号44は、駆動信号1がオフからオンになるときに発生するパルスである。このパルス幅はほぼ、立上りDelay回路36で立上りを遅延させた時間になる。例えば100ns程度にすることができる。
【００６０】
また、S3ON/OFF信号43は、駆動信号1がオンからオフになるときに発生するパルスである。このパルス幅はほぼ、立上りDelay回路35で立上りを遅延させた時間になる。例えば100ns程度にすることができる。
【００６１】
S3ON/OFF信号43とS4ON/OFF信号44は、スイッチS3とS4をそれぞれ、ハイレベルのときONにし、ローレベルのときOFFに制御するものとする。
以上で、図２の駆動パルス生成回路の構成と動作を説明した。
【００６２】
以上のような動作により、異常信号を絶縁されたトランスの２次側から１次側に伝達することができる。さらに、本発明の実施の一形態による信号伝達回路は、１個のトランスにより、駆動信号をトランスの１次側から２次側に伝達し、同じトランスを用いて異常信号をトランスの２次側から１次側に伝達することができる。
【００６３】
ここで、本実施の一形態において、主な対応について説明する。
トランスT1の２次側において、抵抗器R1〜R4、スイッチング素子M1、M2を除いた回路は駆動信号再生手段に対応し、抵抗器R1〜R4、スイッチング素子M1、M2からなる回路は、抵抗値制御手段に対応する。
【００６４】
また、トランスT1の１次側の回路部分は、異常信号再生手段に対応する。
S4ON/OFF信号44は、第１の駆動パルス信号に対応する。また、S3ON/OFF信号43は、第２の駆動パルス信号に対応する。
【００６５】
判定回路31、32と、インバータinv2と、立上りDelay回路34と、アンドゲートAND1は、第１のパルス整形手段に対応する。
判定回路31、32と、インバータinv1と、立上りDelay回路33と、アンドゲートAND2は、第２のパルス整形手段に対応する。
【００６６】
フリップフロップF/F2のセット入力Sの信号は、第５の駆動パルス信号に対応する。
フリップフロップF/F2のリセット入力Rの信号は、第６の駆動パルス信号に対応する。
次に、トランスT1の２次側において、２次側A点の巻線は第１の巻線に対応し、２次側B点の巻線は第２の巻線に対応する。ダイオードD3、D4は整流手段に対応する。
【００６７】
フリップフロップF/F1のリセット入力Ｒに入力されるパルスは、正常パルス信号に対応し、また、スイッチS4、抵抗器R6、コンパレータComp2は、第１のパルス電流検出手段に対応する。
【００６８】
フリップフロップF/F1のセット入力Ｓに入力されるパルスは、異常パルス信号に対応し、また、スイッチS3、抵抗器R5、コンパレータComp1は、第２のパルス電流検出手段に対応する。
【００６９】
以上で、本実施の一形態において、主な対応について説明した。
なお、抵抗値制御手段と駆動信号再生手段とからなる回路部分は、集積化して集積回路としてもよい。
【００７０】
なお、信号伝達回路の他の実施の形態を説明する。図３に他の実施の形態の信号伝達回路を示す。トランスT2の２次側は、前述の図１の信号伝達回路の２次側と同様の回路であり、抵抗値制御手段と駆動信号再生手段は同様である。
【００７１】
トランスT2の１次側の構成と動作を説明する。
トランスT2の１次側は、異常信号再生手段であり、抵抗器R5、R6とスイッチS3、S4、コンデンサC1、C2は、駆動パルス生成手段を兼ねている。差動増幅器Amp1、Amp2は、２つの入力の電圧差に比例した電圧を出力する。
【００７２】
電源VDDからスイッチS4と抵抗器R6とトランスT2の１次側巻線を経てコンデンサC2で接地されている。また、電源VDDからコンデンサC1と１次側巻線を逆に通ってスッチS3と抵抗器R5を経て接地されている。また、逆電圧保護のため、ダイオードD２がスイッチS4と抵抗器R6に並列に接続され、ダイオードＤ１がスイッチS3と抵抗器R5に並列に接続されている。
【００７３】
このような構成のため、トランスT2の１次側にはセンタータップはないが、S4がONの時と、S3がONの時とでは、２次側に逆の極性の電圧が発生するのは、前述の図１の構成と同様である。このため、駆動パルスが１次側から２次側に伝達され、２次側で駆動パルスから駆動信号2が再生する動作も同様である。
【００７４】
次に、S4がONになる時の１次側の電流は、２次側の電流の大きさによるが、ダイオードD4によりB点には電流が流れず、A点の電流の大きさによるので、スイッチング素子M1がON、すなわち、正常時に大きい電流が流れ、１次側の電流も正常時の方が大きく、抵抗器R6の両端電圧も大きい。抵抗器R6の両端電圧差を差動増幅器Amp2によりコンパレータComp2の＋入力に入力するので、定電圧源V5を正常時と異常時の中間に設定しておくと、正常時にS4がONの時、パルスを出力する。このパルスは正常パルス信号に対応し、スイッチS4、抵抗器R6、差増増幅器Amp2、コンパレータComp2は、第１のパルス電流検出手段に対応する。
【００７５】
次に、S3がONになる時の１次側の電流は、２次側の電流によるが、ダイオードD3によりA点には電流が流れず、B点の電流の大きさによるので、スイッチング素子M2がON、すなわち、異常時に大きい電流が流れ、１次側の電流も異常時の方が大きく、抵抗器R5の両端電圧も大きい。抵抗器R5の両端電圧差を差動増幅器Amp1によりコンパレータComp1の＋入力に入力するので、定電圧源V4を異常時と正常時の中間に設定しておくと、異常時にS3がONの時、パルスを出力する。このパルスは異常パルス信号に対応し、スイッチS3、抵抗器R5、差増増幅器Amp1、コンパレータComp1は、第２のパルス電流検出手段に対応する。
【００７６】
コンパレータComp1、Comp2の出力はそれぞれ、フリップフロップF/F2のセット入力S、リセット入力Rに入力されるので、したがって、前述の図１の動作と同様に、元の駆動信号1がオンになるときに正常ならば、フリップフロップF/F1はリセットされ、元の駆動信号１がオフになるとき異常ならば、フリップフロップF/F1はセットされるので、こうして、フリップフロップF/F1の出力Qは、正常ならばローレベル、異常ならばハイレベルを出力する異常信号4を再生することができる。フリップフロップF/F1は、第２のフリップフロップ手段に対応する。
【００７７】
このように構成するので、前述の実施の一形態と同様、異常信号を絶縁されたトランスの２次側から１次側に伝達することができる。さらに、１個のトランスにより、駆動信号をトランスの１次側から２次側に伝達し、同じトランスを用いて異常信号をトランスの２次側から１次側に伝達することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の一形態による信号伝達回路の回路図である。
【図２】本発明の実施の一形態による駆動パルス生成回路の回路図である。
【図３】本発明の他の実施の一形態による信号伝達回路の回路図である。
【図４】本発明の実施の一形態による信号伝達回路のタイミングチャートである。
【図５】本発明の実施の一形態による駆動パルス生成回路のタイミングチャートである。
【図６】従来技術による信号伝達回路を含む回路のブロック図である。
【符号の説明】
【００７９】
１    駆動信号
２    駆動信号
３    異常信号
３ａ  異常信号
３ｂ  異常信号
４    異常信号
１０  駆動信号処理回路
１１  上アームドライブ回路
１２  出力
２１  下アームドライブ回路
３１  判定回路
３２  判定回路
３３  立上りDelay回路
３４  立上りDelay回路
３５  立上りDelay回路
３６  立上りDelay回路
４１  立上りDelay回路３５の出力信号
４２  立上りDelay回路３６の出力信号
４３  S3ON/OFF信号
４４  S4ON/OFF信号
A    トランスT1の２次側
AND1〜4  アンドゲート
Amp1〜２  差動増幅器
B    トランスT1の２次側
C1〜2  コンデンサ
Comp1〜2  コンパレータ
D1〜4  ダイオード
E    コンパレータComp1の＋入力
F    コンパレータComp2の＋入力
F/F1〜2  フリップフロップ
GND1〜3  電源の負極側
H    アンドゲートAND3の入力
I    アンドゲートAND4の入力
inv1〜5  インバータ
J    トランスT1の１次側
K    トランスT1の１次側
M1〜2  スイッチング素子
P1〜2  フォトカプラ
R1〜6  抵抗器
T1〜2  トランス
Tr1〜2  電力スイッチング素子
V1〜5  電源
VDD    電源
【図１】
2007282356.tif 000003
【図２】
2007282356.tif 000004
【図３】
2007282356.tif 000005
【図４】
2007282356.tif 000006
【図５】
2007282356.tif 000007
【図６】
2007282356.tif 000008