(57)【要約】【課題】SiPを形成するためのマルチチップ実装において、安価でしかも生産効率のよい方法で性能を劣化させることなく半導体チップ同士を接続できる半導体集積回路および半導体集積回路の製造方法を提供すること。【解決手段】側面パッド形成のために凹部１３をダイシングライン１１上に形成する。その後、半導体集積回路の素子特性に影響がないように拡散防止層１４を形成する。そして凹部１３を導電体材料１５で埋める。ダイシング工程によってチップとして切り離されると同時に、チップ側面にパッドが形成される。このようにして形成された半導体集積回路チップ同士を隣接させ、側面パッドの導電体材料１５を加熱、溶解させて接合する。【選択図】図１
2007207906.tif 000002
【特許請求の範囲】
【請求項１】
ダイシングラインに沿って切断された半導体ウエハ上に形成される集積回路と、この集積回路の入出力端子に対応して前記ダイシングライン上の位置に形成される凹部と、この凹部に形成される拡散防止層と、この拡散防止層上の前記凹部に導電性材料が充填される導電層とを備え、この導電層を側面パッドとすることを特徴とする半導体集積回路。
【請求項２】
前記導電体材料は、前記半導体集積回路で使用される配線材料および前記拡散防止層に使用される材料より低融点な材料であることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
半導体ウエハ上に形成される集積回路の入出力端子に対応してダイシングライン上に凹部を形成する第1の工程と、この工程で形成された凹部に拡散防止層を形成する第2の工程と、この工程で形成された凹部の拡散防止層上に導電性材料を充填する第3の工程と、前記半導体ウエハを前記ダイシングラインに沿い、かつ、前記ダイシングライン上に形成された凹部を横切って切断する工程と、を備えることを特徴とする半導体集積回路の製造方法。
【請求項４】
前記側面パッドを有する複数の半導体集積回路を隣接配置し、相互に接触する側面パッドを加熱、溶融することによって前記複数の半導体集積回路間の接続配線を行うことを特徴とする請求項3記載の半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路および半導体集積回路の製造方法に関し、特に1つのパッケージに複数の異なる半導体集積回路をマルチチップ実装し、システム機能を有するモジュールを構成するためのSystem in Package技術に関する。
【背景技術】
【０００２】
従来、電子機器の小型化による部品実装スペース削減の要求に対し、System in Package(以下SiP)技術の必要性が高まっている。SiPとは、例えばマイコンとメモリまたはＬＳＩとメモリのような組み合わせからなる複数の半導体チップを同一基板または同一パッケージ上にハイブリッド実装してシステムとして動作させる技術である。小型化、集積化の観点から言えば同一チップ上にその両者を１つのＬＳＩとして製作するのが好ましい方向ではある。しかし、現状の半導体プロセスを考えると、メモリは他のＬＳＩと比べて製造プロセスが異なる点が多いため、これらを同一チップ上に形成することはプロセスの複雑化や歩留まりの観点から問題も多い。したがって、通常はこれらを別チップとして製造し、同一基板上または同一パッケージ上にワイヤボンディング等の手法によって接続するのが一般的であり、その方が生産効率がよく安価である。
【０００３】
図３は従来のSiPに使用される半導体集積回路とその接続方法を示す図で、同図（ａ）は平面図、同図（ｂ）は側面図である。複数のLSIチップ同士をボンディングワイヤで接続するチップ積層型の場合の例を示している。集積回路Aが形成された半導体チップ３２上に、集積回路Bが形成された半導体チップ３３が実装されている。半導体チップ３２と３３において接続すべき入出力端子のボンディングパッドは、ボンディングワイヤ３１で接続されている。また電源端子やSiPとしての入出力端子はICリード３５に接続されている。
【０００４】
しかし最近の電子回路の高速化動作の要求伴い、このようにボンディングワイヤで接続する場合には問題を生ずる。急激な曲げ接続が不得意なボンディングワイヤ装置の機構的制約と積層するチップ間のパッド配置からボンディングワイヤの長さをある一定以上より短くすることはできない。このことによってボンディングワイヤ自体のインダクタンスが無視できなくなり、高速動作領域でインピーダンスの不整合が起こり性能が低下するという問題がある。また積層するために上部の半導体チップは下部の半導体チップより小さくする必要があり、積層数に限界が生じる。それらを回避するために、参考文献に示すようにボンディングワイヤをなくすことが試みられている。配線層またはパッドをダイシングラインに達するまで形成し、チップ同士を隣接させ配線層で蒸着する方法が述べられている。また、別の参考文献では、半導体チップを積層実装する場合において、側面貫通パッドなるものを形成して接続する方法が述べられている。前者においてはチップ同士を隣接させた状態で、ボンディングパッド領域に選択的にアルミ等の導電性材料を蒸着させなければならないのでプロセス上複雑となり、かつパッド間に隙間があるため配線不良となる問題点が懸念される。後者はチップ積層数によってパッド間の容量が変化して性能が低下するといった問題がある。
【特許文献１】特開平６−２０４３９３号公報
【特許文献２】特開平６−５６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって本発明は前記に鑑みてなされたものでその目的とするところは、SiPを形成するためのマルチチップ実装において、安価でしかも生産効率のよい方法で性能を劣化させることなく半導体チップ同士を接続できる半導体集積回路および半導体集積回路の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明の半導体集積回路は、ダイシングラインに沿って切断された半導体ウエハ上に形成される集積回路と、この集積回路の入出力端子に対応して前記ダイシングライン上の位置に形成した凹部と、この凹部に形成される拡散防止層と、この拡散防止層上の前記凹部に導電性材料が充填される導電層とを備え、この導電層を側面パッドとすることを特徴とするものである。
【０００７】
また、本発明の半導体集積回路の製造方法は、半導体ウエハ上に形成される集積回路の入出力端子に対応してダイシングライン上に凹部を形成する第1の工程と、この工程で形成された凹部に拡散防止層を形成する第2の工程と、この工程で形成された凹部の拡散防止層上に導電性材料を充填する第3の工程と、前記半導体ウエハを前記ダイシングラインに沿い、かつ、前記ダイシングライン上に形成された凹部を横切って切断する工程と、を備えることを特徴とするものである。
【発明の効果】
【０００８】
本発明による半導体集積回路および半導体集積回路の製造方法によれば、安価で生産効率の高いSiPモジュールを構成できるとともに、ボンディングワイヤによる半導体チップ間の配線が不要になり、性能の低下防止が可能となる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態につき詳細に説明する。図１は本発明の一実施例における半導体集積回路のウエハを示す図で、図１(ａ)は平面図であり、図１(ｂ)は図１(Ａ)の点線a−a’に沿った断面図である。
【００１０】
図１(ａ)に示すように、半導体ウエハ１０はダイシングライン１１で区切られた複数のチップ領域１２内に集積回路Ａが形成されている。そして半導体ウエハ１０をダイシングライン１１に沿ってダイシングすることにより複数の半導体チップが作製できる。ダイシングライン１１上には側面パッドを形成するための凹部１３が並んでいる。
【００１１】
図１（ｂ)は図１(ａ)の点線a−a’に沿って半導体ウエハ１０を切断して示す断面図である。側面パッド形成のために凹部１３は、例えばRIE(Reactive Ion  beam Etching)やICP(Inductively  Coupled  Plasma)等のドライエッチングあるいはウェットエッチング等の半導体プロセスによって形成できる。これらの凹部１３の内面に、後述する半田材料が半導体集積回路の特性に影響しないように拡散防止層１４を形成する。この拡散防止層１４は例えばTiなどの金属材料を蒸着により形成できる。そして凹部１３を導電体材料１５で埋める。導電体材料１５は、Ag+Snのような半田材料の場合、蒸着によって凹部１３を埋めることが可能である。後述する二つの半導体集積回路チップ同士の接続プロセスから、導電体材料１５は、集積回路を形成する時に使用した配線材料および拡散防止層１４に使用したアルミや銅などのバリアメタル材料の融点より低いものを選定する必要がある。そうでないと二つの半導体集積回路チップ同士の接続時に半導体集積回路の配線材料および拡散防止層として用いたバリアメタルが溶けてしまうからである。このようにして形成した凹部１３は、ダイシング工程によってダイシングライン１１でチップとして切断され、切り離されると同時にチップ側面にパッドが形成される。また、拡散防止層１４形成工程および導電性材料１４の充填工程において、集積回路の入出力端子を形成する配線材料と接続される。ダイシング工程の前までのプロセスは、通常の半導体プロセスで用いられる方法であり、集積回路素子形成との親和性もよく、集積回路形成後に側面パッドを形成するプロセスを行う必要はない。その工程は集積回路形成のプロセスの一部に組み込むことができる。
【００１２】
次に側面パッドを持つ半導体集積回路チップ同士の接続について詳細に説明する。図２は上述したような製造プロセスにより製造した異なる半導体集積回路A、 Bが形成された２つのチップ２１、２２を接続する方法を示す図で、図２（ａ）は接続前の状態を示す部分平面図、図２（ｂ）は接続後の要部平面図、図２（ｃ）は接続後の全体平面図である。
【００１３】
２つのチップ２１、２２のチップ境界側面部には上述した方法によって作成された複数個の側面パッド２３が互いに対向配置されている。互いに対向する半導体集積回路A、 Bの側面パッド２３は、それらのパッド位置が水平方向および高さにおいて許容範囲内で等しく配置されている。側面パッド２３はそれぞれ集積回路の入出力端子を形成する配線材料２４に接続されている。このような２つのチップ２１、２２を、対向する側面パッド２３が互いに接近しあるいは接触させた状態において側面パッド２３を加熱する。そして側面パッドに埋め込まれた導電性材料が溶解した時点において冷却して、各側面パッドを凝固させて接合する。先に述べたように導電体材料は低融点のものに選定されているので、配線材料２４または拡散防止層１４に使用したバリアメタルを溶かすことはない。またこの方法は、ダイシングライン１１でダイシングした切断面が平坦でなくても、導電性材料が一旦溶融することから、図２（ｂ）に示すように、表面張力によって確固とした接合部２６が形成可能となる。図２（ｃ）は２つのチップ２１、２２が接合部２６により接続された状態を示す全体平面図である。２つのチップ２１、２２の周囲にはそれぞれの集積回路の入出力端子が接続されるパッド２５が設けられている。
【００１４】
以上述べたように構成された本発明の一実施形態における半導体集積回路および半導体集積回路の製造方法によれば、チップ間の接続においてボンディングワイヤが不要になり、しかも安価で生産効率のよい方法であり、性能を劣化させることもない。
【００１５】
なお本発明は前記実施形態に限定されるものではなく、特許請求の範囲に記載された技術的範囲を逸脱しない範囲で種々の変型が可能である。例えば、図２に示した実施形態では、異なる集積回路が形成された２つのチップ２１、２２を接続したが、同じ集積回路が形成された２つのチップ２１、２２を接続することが可能であることはいうまでもない。
【００１６】
また、拡散防止層１４を構成する材料として、Tiを用いたが、半田材料の拡散を防止できる材料であれば、他の材料でもよい。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態における半導体集積回路ウエハを示す図で、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の点線a−a’に沿った断面図である。
【図２】本発明の一実施形態における半導体集積回路の接続方法を示す平面図で、同図（ａ）は接続前の状態を示す部分平面図、同図（ｂ）は接続後の要部平面図、同図（ｃ）は接続後の全体平面図である。
【図３】従来のSiPに使用される半導体集積回路とその接続方法を示す図で、同図（ａ）は平面図、同図（ｂ）は側面図である。
【符号の説明】
【００１８】
１０…半導体ウエハ
１１…ダイシングライン
１２…チップ領域
１３…側面パッド形成用凹部
１４…拡散防止層 
１５…導電性材料
２１、２２…半導体チップ
２３…側面パッド
２４…配線材料
２５…ボンディングパッド
２６…側面パッド接合部
【図１】
2007207906.tif 000003
【図２】
2007207906.tif 000004
【図３】
2007207906.tif 000005