(57)【要約】【課題】電荷の流出に起因する感度劣化を効果的に抑制することが可能な固体撮像装置を提供する。【解決手段】半導体基板１に複数の画素セルがマトリックス状に配置され、各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオード３と、フォトダイオードに蓄積された信号電荷を読み出すＭＯＳトランジスタ１６と、フォトダイオードとＭＯＳトランジスタとを分離する素子分離領域２５と、素子分離領域の下面に形成された分離注入層２７と、フォトダイオード、素子分離領域および分離注入層の側面および下面を囲むように設けられた不純物領域１ａとを備える。分離注入層は、素子分離領域の側面および下面に亘って形成される。【選択図】図１
2007288136.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に複数の画素セルがマトリックス状に配置され、
前記各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオードと、
前記フォトダイオードに蓄積された前記信号電荷を読み出すＭＯＳトランジスタと、
前記フォトダイオードと前記ＭＯＳトランジスタとを分離する素子分離領域と、
前記素子分離領域の下面に形成された分離注入層と、
前記フォトダイオード、前記素子分離領域および前記分離注入層の側面および下面を囲むように設けられた不純物領域とを備えた固体撮像装置において、
前記分離注入層は、前記素子分離領域の側面および下面に亘って形成されたことを特徴とする固体撮像装置。
【請求項２】
前記素子分離領域はＳＴＩ（Shallow Trench Isolation）により形成されている請求項１記載の固体撮像装置。
【請求項３】
前記半導体基板上にＰ型ウェルが形成され、前記ＭＯＳトランジスタは、前記Ｐ型ウェルに形成されたソースとドレインとを有しており、前記分離注入層には前記ＭＯＳトランジスタの前記ソースおよび前記ドレインと反対導電型の不純物が注入されている請求項１記載の固体撮像装置。
【請求項４】
前記素子分離領域は、互いに隣接する前記画素セルに各々含まれるフォトダイオードの間を分離するように形成され、
前記分離注入層は、一方の前記画素セルに含まれる前記フォトダイオードから隣接する他方の前記画素セルに含まれる前記フォトダイオードへの電荷の流出を阻止するように形成されている請求項１記載の固体撮像装置。
【請求項５】
前記分離注入層は、前記素子分離領域の側面に設けられている前記不純物領域の不純物濃度より濃い不純物濃度にて形成されている請求項１記載の固体撮像装置。
【請求項６】
前記分離注入層は、隣接する前記フォトダイオードと重ならない位置まで形成されている請求項１記載の固体撮像装置。
【請求項７】
前記フォトダイオードは、前記半導体基板の表面に形成された表面シールド層と前記表面シールド層の下側に形成された蓄積フォトダイオード層とを含んでおり、
前記分離注入層の不純物濃度は前記蓄積フォトダイオード層の不純物濃度よりも濃い請求項１記載の固体撮像装置。
【請求項８】
前記ＭＯＳトランジスタはＮ型ＭＯＳトランジスタである請求項１記載の固体撮像装置。
【請求項９】
半導体基板に複数の画素セルがマトリックス状に配置され、前記各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオードと、前記フォトダイオードに蓄積された前記信号電荷を読み出すＭＯＳトランジスタと、前記フォトダイオードと前記ＭＯＳトランジスタとを分離する素子分離領域と、前記素子分離領域の側面および下面に亘って形成された分離注入層と、前記フォトダイオード、前記素子分離領域および前記分離注入層の側面および下面を囲むように設けられた不純物領域とを備えた固体撮像装置の製造方法であって、
前記素子分離領域を形成するために前記半導体基板を掘り込んで溝を形成する溝形成工程と、
前記溝の壁面に向けて斜めに不純物を注入した後、さらに前記溝の底面に向けて垂直に不純物を注入することにより前記分離注入層を形成する不純物注入工程と、
前記不純物注入工程の後に、前記溝に前記素子分離領域を形成する素子分離領域形成工程と、
前記素子分離領域形成工程の後に、前記フォトダイオード、および１個以上の前記ＭＯＳトランジスタを形成する工程とを含むことを特徴とする固体撮像装置の製造方法。
【請求項１０】
前記半導体基板は、Ｎ型の基板と、前記Ｎ型の基板の表面領域に形成され前記フォトダイオードと、前記素子分離領域および前記分離注入層の側面および下面を囲むＰ型ウェルとを含む請求項９記載の固体撮像装置の製造方法。
【請求項１１】
前記画素セルは多画素１セル構造であり、
各画素内の前記フォトダイオードの周囲に形成された前記溝の壁面に向けて不純物を注入する工程において、
前記溝の壁面に対して平面視で直交する方向より不純物の注入を行う請求項９または１０に記載の固体撮像装置の製造方法。
【請求項１２】
前記溝の壁面が、前記フォトダイオードに対し垂直方向または水平方向とは異なる斜行方向に配置される箇所を含み、
前記溝の斜行方向の壁面に対して平面視で直交する方向を含む多方向から不純物の注入を行う請求項１１に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を掘り込んだＳＴＩ（Shallow Trench Isolation）によって素子分離領域が形成された固体撮像装置およびその製造方法に関する。
【背景技術】
【０００２】
増幅型ＭＯＳトランジスタが設けられた固体撮像装置が近年注目されている。この固体撮像装置は、フォトダイオードによって検出された信号を、各画素毎にＭＯＳトランジスタによって増幅するものであり、高感度という特徴を有している。
【０００３】
増幅型ＭＯＳトランジスタが設けられた固体撮像装置について、特許文献１に示されたものを例として説明する。
【０００４】
図８は、増幅型ＭＯＳトランジスタが設けられた固体撮像装置の構成を示す回路図である。この固体撮像装置は、半導体基板１にマトリックス状に配置された複数の画素セル２を備え、各画素セル２は、入射光を信号電荷に変換して蓄積するフォトダイオード３をそれぞれ有している。各画素セル２にはまた、フォトダイオード３に蓄積された信号電荷を読み出し、出力するために、転送トランジスタ４、増幅トランジスタ５、およびリセットトランジスタ６が設けられている。増幅トランジスタ５は、転送トランジスタ４によって読み出された信号電荷を増幅する。リセットトランジスタ６は、転送トランジスタ４によって読み出された信号電荷をリセットする。
【０００５】
各画素セル２の動作を制御するために、垂直駆動回路７、行信号蓄積部８、水平駆動回路９、および負荷トランジスタ群１０が設けられている。垂直駆動回路７には、複数のリセットトランジスタ制御線１１が接続され、互いに所定の間隔を空けて水平方向に沿って配置され、各画素セル２に設けられたリセットトランジスタ６のゲートに接続されている。垂直駆動回路７にはまた、複数の垂直選択トランジスタ制御線１２が接続されている。垂直選択トランジスタ制御線１２は、互いに所定の間隔を空けて水平方向に沿って配置されており、各画素セル２に設けられた垂直選択トランジスタ１３のゲートに接続されて、信号を読み出す行を決定する。
【０００６】
垂直選択トランジスタ１３のソースは、垂直信号線１４に接続されている。各垂直信号線１４の一端には、負荷トランジスタ群１０が接続されている。各垂直信号線１４の他端は、行信号蓄積部８に接続されている。行信号蓄積部８は、１行分の信号を取り込むためのスイッチトランジスタ（図示せず）を含んでいる。行信号蓄積部８には、水平駆動回路９が接続されている。
【０００７】
図９は、図８の構成の固体撮像装置に設けられたフォトダイオード３、転送トランジスタ４、増幅トランジスタ５、およびリセットトランジスタ６の領域を示す平面図である。フォトダイオード３とフローティング拡散層（検出容量部）１５の間に転送ゲート４ａが配置されている。増幅トランジスタ５およびリセットトランジスタ６を含むＭＯＳトランジスタ１６は、フォトダイオード３に隣接するように形成されており、ｎ型半導体基板の上に形成されたゲート電極２２と、ゲート電極２２の両側にそれぞれ形成されたソース２３およびドレイン２４とを有している。なお、増幅トランジスタ５とリセットトランジスタ６について以下の説明は共通するため、両トランジスタをＭＯＳトランジスタ１６と記して一括して説明する。
【０００８】
図１０は、図９のＡ−Ａ線に沿った断面図である。この断面構造に示されるように、ｎ型半導体基板１の表面領域にｐ型ウェル１ａが形成され、ｐ型ウェル１ａ中に、フォトダイオード３と、ＭＯＳトランジスタ１６が形成されている。フォトダイオード３は、ｎ型半導体基板１の表面に形成された表面シールド層２０と、表面シールド層２０の下側に形成された蓄積フォトダイオード層２１とを含んでいる埋め込み型ｐｎｐフォトダイオードである。
【０００９】
また、フォトダイオード３とＭＯＳトランジスタ１６との間には、フォトダイオード３とＭＯＳトランジスタ１６とを分離するように、ｎ型半導体基板１を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）によって素子分離領域２５が形成されている。さらに、隣接する画素セル２に含まれるフォトダイオード３間を分離するように、素子分離領域２６が形成されている。素子分離領域２５、２６の下部には、深部分離注入層２９が形成されている。
【００１０】
ｎ型半導体基板１とｐ型ウェル１ａとの間の界面の深さは、例えば約２．８マイクロメートル（μｍ）である。ｎ型半導体基板１の不純物濃度は約２×１０14ｃｍ-3、ｐ型ウェル１ａの不純物濃度は約１×１０15ｃｍ-3である。
【００１１】
フォトダイオード３に蓄積された電荷は、図１０の矢印Ｑで示されるように半導体基板１へ直接排出される。基板の深部で発生する電荷もこのウェル構造によってフォトダイオード３およびＭＯＳトランジスタ１６へ届かないようにすることが可能である。
【特許文献１】特開２００４−２６６１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のような従来技術の固体撮像装置は、フォトダイオードからＭＯＳトランジスタへの電荷の流出、あるいはフォトダイオードから隣接するフォトダイオードへの電荷の流出に起因してフォトダイオードの飽和電荷量が減少し、混色および感度の低下が発生するという、第１の課題を有している。
【００１３】
さらに、ｐ型ウェル１ａの下端と蓄積フォトダイオード層２１の下端との間のほぼ中央の深さ約１．８マイクロメートル（μｍ）の位置に形成される分水嶺３０よりも浅い位置において発生した電荷はフォトダイオード３に届くが、分水嶺３０よりも深い位置において発生した電荷はフォトダイオード３に届かないので、感度が劣化する場合があるという第２の課題を有している。
【００１４】
前記課題に鑑み、本発明は、電荷の流出に起因する感度劣化を効果的に抑制することが可能な固体撮像装置、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の固体撮像装置は、半導体基板に複数の画素セルがマトリックス状に配置され、前記各画素セルは、入射光を信号電荷に変換して蓄積するフォトダイオードと、前記フォトダイオードに蓄積された前記信号電荷を読み出すＭＯＳトランジスタと、前記フォトダイオードと前記ＭＯＳトランジスタとを分離する素子分離領域と、前記素子分離領域の下面に形成された分離注入層と、前記フォトダイオード、前記素子分離領域および前記分離注入層の側面および下面を囲むように設けられた不純物領域とを備える。上記課題を解決するために、前記分離注入層は、前記素子分離領域の側面および下面に亘って形成されている。
【００１６】
本発明の固体撮像装置の製造方法は、上記構成の固体撮像装置を製造する方法であって、前記素子分離領域を形成するために前記半導体基板を掘り込んで溝を形成する溝形成工程と、前記溝の壁面に向けて斜めに不純物を注入した後、さらに前記溝の底面に向けて垂直に不純物を注入することにより前記分離注入層を形成する不純物注入工程と、前記不純物注入工程の後に、前記溝に前記素子分離領域を形成する素子分離領域形成工程と、前記素子分離領域形成工程の後に、前記フォトダイオード、および１個以上の前記ＭＯＳトランジスタを形成する工程とを含む。
【発明の効果】
【００１７】
本発明の固体撮像装置は、フォトダイオードとＭＯＳトランジスタとを分離する素子分離領域の側面および下面に亘って分離注入層が形成されたことにより、フォトダイオードからＭＯＳトランジスタへの電荷の流出が効果的に阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００１８】
本発明の固体撮像装置の製造方法によれば、フォトダイオードからＭＯＳトランジスタへの電荷の流出を阻止するための分離注入層を容易に形成することができる。
【発明を実施するための最良の形態】
【００１９】
上記構成の本発明の固体撮像装置において、前記素子分離領域はＳＴＩ（Shallow Trench Isolation）により形成されている構成とすることができる。
【００２０】
また、前記半導体基板上にＰ型ウェルが形成され、前記ＭＯＳトランジスタは、前記Ｐ型ウェルに形成されたソースとドレインとを有しており、前記分離注入層には前記ＭＯＳトランジスタの前記ソースおよび前記ドレインと反対導電型の不純物が注入されている構成とすることができる。
【００２１】
また、前記素子分離領域は、互いに隣接する前記画素セルに各々含まれるフォトダイオードの間を分離するように形成され、前記分離注入層は、一方の前記画素セルに含まれる前記フォトダイオードから隣接する他方の前記画素セルに含まれる前記フォトダイオードへの電荷の流出を阻止するように形成することができる。
【００２２】
また、前記分離注入層は、前記素子分離領域の側面に設けられている前記不純物領域の不純物濃度より濃い不純物濃度にて形成されていることが好ましい。
【００２３】
前記分離注入層は、隣接する前記フォトダイオードと重ならない位置まで形成することができる。
【００２４】
前記フォトダイオードは、前記半導体基板の表面に形成された表面シールド層と前記表面シールド層の下側に形成された蓄積フォトダイオード層とを含んでおり、前記分離注入層の不純物濃度は前記蓄積フォトダイオード層の不純物濃度よりも濃い構成とすることができる。
【００２５】
また、前記ＭＯＳトランジスタはＮ型ＭＯＳトランジスタとすることができる。
【００２６】
上記構成の本発明の固体撮像装置の製造方法において、前記半導体基板は、Ｎ型の基板と、前記Ｎ型の基板の表面領域に形成され前記フォトダイオードと、前記素子分離領域および前記分離注入層の側面および下面を囲むＰ型ウェルとを含むように構成することができる。
【００２７】
また、前記画素セルは多画素１セル構造である場合には、各画素内の前記フォトダイオードの周囲に形成された前記溝の壁面に向けて不純物を注入する工程において、前記溝の壁面に対して平面視で直交する方向より不純物の注入を行うことが好ましい。
【００２８】
また、前記溝の壁面が、前記フォトダイオードに対し垂直方向または水平方向とは異なる斜行方向に配置される箇所を含み、前記溝の斜行方向の壁面に対して平面視で直交する方向を含む多方向から不純物の注入を行うことが好ましい。
【００２９】
以下、図面を参照して、本発明の実施の形態における固体撮像装置について説明する。
【００３０】
（実施の形態１）
本発明の実施の形態１における固体撮像装置の全体の構成を示す回路図は、図８に示したものと同様である。本実施の形態の固体撮像装置におけるフォトダイオード３とＭＯＳトランジスタの領域の平面構造は、図９に示した従来例と同様である。本実施の形態における固体撮像装置は、図１に示される断面構造に特徴を有する。但し、基本的な断面構造は図１０に示した従来例と同様であり、同一の要素については同一の参照符号を付して説明する。図１は、図１０に示した従来例と同様、図９に示したフォトダイオード３とＭＯＳトランジスタ１６の領域を示す平面図におけるＡ−Ａ線に沿った構造を示す断面図である。
【００３１】
ｎ型半導体基板１の表面領域にｐ型ウェル１ａが形成され、ｐ型ウェル１ａ中にフォトダイオード３とＭＯＳトランジスタ１６が形成されている。フォトダイオード３は、ｎ型半導体基板１の表面に形成された表面シールド層２０と、表面シールド層２０の下側に形成された蓄積フォトダイオード層２１とを含んでいる埋め込み型ｐｎｐフォトダイオードである。表面シールド層２０はｎ型半導体基板１とは反対の導電型になっており、蓄積フォトダイオード層２１はｎ型半導体基板１と同じ導電型になっている。表面シールド層２０は、例えば、深さ約０．２マイクロメートル（μｍ）の位置まで形成されており、蓄積フォトダイオード層２１は、深さ約０．８マイクロメートル（μｍ）の位置まで形成されている。
【００３２】
ＭＯＳトランジスタ１６は、フォトダイオード３に隣接するように形成されており、ｎ型半導体基板１の上に形成されたゲート電極２２と、ゲート電極２２の両側にそれぞれ形成されたソース２３およびドレイン２４とを有している。なお、本実施形態の一実施例では、ソース２３およびドレイン２４の深さは約０．１マイクロメートル（μｍ）である。
【００３３】
また、フォトダイオード３とＭＯＳトランジスタ１６との間には、フォトダイオード３とＭＯＳトランジスタ１６とを分離するようにｎ型半導体基板１を掘り込んだＳＴＩによって、素子分離領域２５が形成されている。さらに、フォトダイオード３と、隣接する画素セル２に含まれるフォトダイオード３とを分離するように、素子分離領域２５と同様の素子分離領域２６が形成されている。
【００３４】
素子分離領域２５および素子分離領域２６は、約３００ナノメートル（ｎｍ）の深さまで形成されている。トランジスタのサイズの微細化に伴って素子分離領域２５および素子分離領域２６も浅くなってきている。その理由は、微細化に伴って素子分離領域の幅も急速に狭くなり、深く掘っていくとそのアスペクト比が大きくなり酸化膜で埋めることができなくなるからである。素子分離領域２５および素子分離領域２６の側面および下面には、高濃度分離注入層２７が、ｎ型半導体基板１の表面に対して垂直な方向に沿って形成されている。高濃度分離注入層２７は、フォトダイオード３からＭＯＳトランジスタ１６への電荷の流出、および隣接する画素セル２に含まれるフォトダイオード３への電荷の流出をそれぞれ阻止するように形成されている。
【００３５】
ｎ型半導体基板１の不純物濃度は、１．０×１０14ｃｍ-3、ｐ型ウェル１ａの不純物濃度は、１．０×１０15ｃｍ-3である。素子分離領域２５および素子分離領域２６の側面の不純物濃度は２．０×１０17ｃｍ-3である。高濃度分離注入層２７の不純物濃度は、１．０×１０18ｃｍ-3以上になっている。したがって、高濃度分離注入層２７の不純物濃度は、素子分離領域２５、２６の側面の不純物濃度よりも濃くなっている。なお、高濃度分離注入層２７は、隣接するフォトダイオード３と重ならない限度の位置まで伸張させることができる。
【００３６】
次に、本実施形態の固体撮像装置における電荷の排出方法について説明する。まず、フォトダイオード３から溢れた信号電荷である電子２８は、正孔が多数存在するｐ型中性領域へ放出される。フォトダイオード３からｐ型中性領域へ放出された電子２８は、寿命が長く、正孔と再結合することはなく、電界が作用しない領域をランダムに酔漢運動する。
【００３７】
フォトダイオード３からｐ型中性領域へ放出された電子２８の一部はｎ型半導体基板１に流れ込むが、放出された他の電子２８の一部は隣接するフォトダイオード３またはＭＯＳトランジスタ１６へ流れ込む。ｎ型半導体基板１と隣接するフォトダイオード３またはＭＯＳトランジスタ１６のいずれへ流れ込むかは確率の問題である。このような電荷排出方法をバイポーラアクションモードと呼んでいる。
【００３８】
隣接するフォトダイオード３またはＭＯＳトランジスタ１６へ流れ込む確率を小さくするために、高濃度分離注入層２７が必要になってくる。この確率を小さくするには、高濃度分離注入層２７の不純物濃度がｐ型ウェル１ａの不純物濃度よりも濃い方が望ましい。
【００３９】
次に、本発明の実施形態に係る固体撮像装置の製造方法を、図２Ａ〜図２Ｊを参照して説明する。
【００４０】
まず図２Ａに示すように、ｎ型半導体基板１に形成したｐ型ウェル１ａの主面に、熱酸化あるいはＣＶＤ（Chemical Vapor Deposition）法により、厚み２０ｎｍとなるようにシリコン酸化膜（ＳｉＯ2膜）３１を堆積する。次いで、このＳｉＯ2膜３１の上にＣＶＤ法により、厚み１６０ｎｍとなるように窒化シリコン膜３２を堆積する。
【００４１】
次に、公知の方法により、素子分離領域２５および２６が形成されるべき領域に開口部が形成されたレジストパターンを設ける（図示せず）。このレジストパターンをマスクとして、ドライエッチング処理により、図２Ｂに示すように、ＳｉＯ2膜３１と窒化シリコン膜３２に開口３３を形成する。さらに、図２Ｃに示すようにｐ型ウェル１ａの表面領域に、素子分離領域２５および２６を設けるための溝２５ａ、２６ａを形成する。溝２５ａ、２６ａの深さの一例は、約０．３μｍである。
【００４２】
次に、溝２５ａ、２６ａの形成により露出しているｐ型ウェル１ａの表面に、熱酸化により、図２Ｄに示すように、厚み２０ｎｍとなるようにシリコン酸化膜（ＳｉＯ2膜）３４を形成する。次に図２Ｅに示すように、溝２５ａ、２６ａを形成した場所に、内面にむけて低加速のイオン注入を行う。具体的には、ホウ素（Ｂ）イオンを例えば、３０ＫｅＶ、３．２×１０13／ｃｍ2で４方向よりイオン注入する。これにより、溝２５ａ、２６ａの内面に、Ｐ+型内面膜３５が形成される。
【００４３】
次に、Ｐ+型内面膜３５で覆われた溝２５ａ、２６ａの内面に対して、図２Ｆに示すように、垂直方向より更にホウ素（Ｂ）イオンを例えば、３０ＫｅＶ、１．０×１０14／ｃｍ2でイオン注入する。これにより、溝２５ａ、２６ａの側面および下面に亘って高濃度分離注入層２７が形成される。
【００４４】
次に、図２Ｇに示すように、ＣＶＤ法を用いてＳｉＯ2膜３６によって溝２５ａ、２６ａを埋める。さらに、図２Ｈに示すように、ｎ型半導体基板１の表面よりも上部のＳｉＯ2膜３１、３６、窒化シリコン膜３２を除去することにより、素子分離領域２５および素子分離領域２６が形成される。
【００４５】
次に、図２Ｉに示すように、表面シールド層２０と蓄積フォトダイオード層２１を含むフォトダイオード３を形成する。さらに、図２Ｊに示すように、ゲート電極２２と、ソース２３およびドレイン２４とを有するＭＯＳトランジスタ１６を形成する。
【００４６】
以上のように、素子分離領域２５、２６の下部に高濃度分離注入層２７を設けるための製造方法の詳細を、図３Ａ〜３Ｅに示す。図３Ａ〜３Ｅは、図２Ｂ〜２Ｆの一部分を拡大して示した断面図である。
【００４７】
図３Ａは、素子分離領域２５が形成されるべき領域に開口部が形成されたレジストパターンを設け（図示せず）、ドライエッチング処理により、ＳｉＯ2膜３１と窒化シリコン膜３２に開口３３を形成した状態を示す。次に、図３Ｂに示すように、ｎ型半導体基板１（ｐ型ウェル１ａ）をエッチングによって掘り込んで、素子分離領域２５を設けるための溝２５ａを形成する。次に、溝２５ａの形成により露出しているｐ型ウェル１ａの表面に、熱酸化により、図３Ｃに示すように、シリコン酸化膜（ＳｉＯ2膜）３４を形成する。
【００４８】
次に図３Ｄに示すように、溝２５ａを形成した場所に、内面にむけて低加速のイオン注入を行う。すなわち、２０キロエレクトロンボルト（ＫｅＶ）以上５０キロエレクトロンボルト（ＫｅＶ）以下の加速電圧、トータルドーズ量が３．０×１０13ｃｍ-2以上１．０×１０14ｃｍ-2以下のドーズ量によって、４方向よりイオン注入を行う。これにより、溝２５ａの内面に、Ｐ+型内面膜３５が形成される。
【００４９】
次に、図３Ｅに示すように、Ｐ+型内面膜３５で覆われた溝２５ａの底面へ垂直方向から、２０キロエレクトロンボルト（ＫｅＶ）以上１メガエレクトロンボルト（ＭｅＶ）以下の加速電圧、３．０×１０13ｃｍ-2以上１．０×１０14ｃｍ-2以下のドーズ量によって、イオン注入を行う。その結果、溝２５ａの下部に、不純物濃度１．０×１０18ｃｍ-3以上の高濃度分離注入層２７が形成される。
【００５０】
なお、図３Ｅに示す高濃度分離注入層２７は、図４に示す高濃度分離注入層２７ａのように、隣接するフォトダイオードと重ならない限度の位置まで伸張させることもできる。
【００５１】
以上のような固体撮像装置においては、図１に示すように、フォトダイオード３が入射光を信号電荷に変換して蓄積フォトダイオード層２１に蓄積すると、蓄積フォトダイオード層２１に蓄積された信号電荷２８は、転送トランジスタ４および隣接するフォトダイオード３への流出を高濃度分離注入層２７によって阻止される。
【００５２】
また、蓄積フォトダイオード層２１に蓄積された信号電荷である電子２８がＭＯＳトランジスタ１６へ流出することが阻止されるので、フォトダイオード３の飽和信号電荷が増大する。また、蓄積フォトダイオード層２１に蓄積された電子２８が隣接するフォトダイオード３へ流出することが阻止されるので、混色を抑圧することができ、色再現性の良い固体撮像素子を得ることができる。
【００５３】
以上のように、本実施形態の固体撮像装置は、フォトダイオードからＭＯＳトランジスタへの電荷の流出を阻止するために高濃度分離注入層が素子分離領域の側面から下面に亘って形成されている。このため、フォトダイオードからＭＯＳトランジスタへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００５４】
また、フォトダイオードから、隣接する画素セルに含まれるフォトダイオードへの電荷の流出を阻止するために高濃度分離注入層が素子分離領域の側面から下面に亘って形成されている。このため、フォトダイオードから、隣接する画素セルに含まれるフォトダイオードへの電荷の流出が阻止される。その結果、感度が良好な固体撮像装置を得ることができる。
【００５５】
（実施の形態２）
次に、実施の形態２における固体撮像装置について、図５を参照して説明する。図５は、本実施の形態における固体撮像装置の構成のうち、その特徴となる画素セル４０の構成を模式的に示す平面図である。
【００５６】
図５に示すように、本実施の形態に係る固体撮像装置は、多画素１セル構造であり、図示された構成では、一例として、２画素１セル構造を採用した場合が示される。各画素セル４０は、半導体基板上に形成されたフォトダイオード４１と、フォトダイオード４１に蓄積された電荷を転送するため、その上方の一部領域を横切る状態に配設された転送ゲート４２と、転送ゲート４２により転送された電荷を蓄積するフローティング拡散層（検出容量部）４３を有する。
【００５７】
また、画素セル４０は、実施の形態１における固体撮像装置の画素セル２と同様に、ソース領域４４、ドレイン領域４５、リセットゲート４６および増幅ゲート４７などを有している。さらに、各画素セル４０におけるそれぞれの機能領域間を素子分離する素子分離領域が形成されている。
【００５８】
このような多画素１セル構造においては、フォトダイオード４１の活性領域と素子分離領域の境界が斜め方向に形成される場合がある。（例えば、図５のフローティング拡散層４３の部分）。このような場合でも、素子分離領域の側壁に不純物を均一に分布させることが好ましい。そのような状態は、各素子分離領域の側壁に対して平面視で直交する方向を含むように、多方向から不純物注入を行うことで実現できる。
【００５９】
隣接する画素セル４０間における転送ゲート４２の電気的接続は、転送ゲート４２をフォトダイオード４１の領域以外にも延長して配線とすることにより行われている。本実施の形態では、転送ゲート４２とはそのような配線も含むものとする。あるいは、転送ゲート４２の接続が、その上部に配置される金属配線と、コンタクトを用いて接続することにより行われる場合もある。
【００６０】
また、転送ゲート４２は、フォトダイオード４１に蓄積された電荷をフローティング拡散層４３に読み出すための領域において、フォトダイオード４１およびフローティング拡散層４３に対して斜めに形成されている。フォトダイオード４１に蓄積された電荷は、右斜め下方向、あるいは左斜め上方向にあるフローティング拡散層４３に読み出される。即ち、本実施の形態に係る固体撮像装置においては、フォトダイオード４１に蓄積された電荷をフローティング拡散層４３に読み出す際に、転送ゲート４２の延伸方向に対し略直交する方向、すなわち図５に一点鎖線の矢印Ｒで示す方向に読み出される。
【００６１】
また、本実施の形態に係る固体撮像装置では、フォトダイオード４１の形状が水平方向および垂直方向（Ｘ軸方向およびＹ軸方向）において略対称な形状（多角形状、略矩形状）とされている。これは、フォトダイオード４１に生成された電荷の分布に、水平方向および垂直方向（Ｘ軸方向およびＹ軸方向）においてバラツキが発生することを抑制し、これにより固体撮像装置のシェーディング特性の劣化を防ぐ為である。
【００６２】
さらに、本実施の形態に係る固体撮像装置では、各画素セル４０において、転送ゲート４２、およびリセットゲート４６を繋ぐ配線、増幅ゲート４７を繋ぐ配線が全て非直線形状に形成されている。これは、画素セル４０内において、素子分離領域が占める面積の割合を小さくし、画素セル４０内のフォトダイオード４１が占める面積割合を大きくする為である。なお、図５における４１ａは、フォトダイオード４１と転送ゲート４２が重なり合う重畳領域を示し、非サリサイド領域となっており光信号が透過する領域となっている。
【００６３】
上記構成を採用する本実施の形態に係る固体撮像装置は、次の２つの特徴を備える。
【００６４】
（１）第１の特徴は、図５に示すように、フローティング拡散層４３とフォトダイオード４１とを繋ぐ領域において、転送ゲート４２が斜め方向（Ｘ−Ｙ軸方向に対して斜め方向）に配設されていることである。それにより、欠陥に起因するノイズ(リーク)を抑制し、良好な画像を得ることが可能となる。これについて、図６Ａおよび図６Ｂを参照して説明する。図６Ａは、本実施の形態に係る固体撮像装置のフローティング拡散層４３の構成を模式的に示す。図６Ｂは、比較例の固体撮像装置のフローティング拡散層５０、および転送ゲート５１を模式的に示す。
【００６５】
図６Ｂに示すように、比較例の場合には、フローティング拡散層５０が屈曲領域５０ａで縁辺が略直角に交わるように屈曲しており、この部分に応力の集中が発生する場合がある。このように縁辺が略直角に交わる屈曲領域５０ａを有するフローティング拡散層５０を有する構造では、この領域５０ａに欠陥が発生し、ノイズ（リーク電流）が発生する場合がある。
【００６６】
一方、図６Ｂに示すように、本実施の形態に係る固体撮像装置では、フローティング拡散層４３が屈曲領域４３ａで縁辺どうしが鈍角に交わるように屈曲している。そのため、この屈曲領域４３ａでは応力の集中を生じ難い構造となっている。したがって、本実施の形態に係る固体撮像装置では、ノイズ（リーク電流）の発生を、低く抑制することが可能である。
【００６７】
（２）第２の特徴は、多画素１セルと転送ゲート４２を斜め配置したことにより、１画素１セルの構成を採る場合に比べて、ゲート長をより大きくすることが可能なことである。これは、１画素１セルの構成を採る、例えば実施の形態１（図７Ａ）あるいは比較例（図６Ｂ）の固体撮像装置では、転送ゲート４ａ、５１のゲート幅が、リセットゲートと転送ゲート４ａ、５１との位置関係により決定されることに起因する。そのため、図７Ａ、あるいは６Ｂに示すように、それぞれが最小加工寸法に依存して転送ゲート４ａ、５１のゲート幅が決定され、ゲート幅を十分に大きくとることが困難である。
【００６８】
一方、多画素１セルの構成を採る本実施の形態に係る固体撮像装置では、図５に示す構成を採ることにより、上下の画素セル４０の転送ゲート４２を対称に配置することができ、これにより転送ゲート４２のゲート長をより大きく確保することができる。それにより、フォトダイオード４１からフローティング拡散層４３への電荷転送を容易且つ良好に実行することが可能となる。
【００６９】
なお、高濃度分離注入層を、フォトダイオード３の周りの素子分離領域の下にのみ形成するだけでなく、固体撮像装置に形成された全ての素子分離領域の下に形成してもよい。
【産業上の利用可能性】
【００７０】
本発明の固体撮像装置によれば、電荷の流出に起因する感度劣化を効果的に抑制することが可能であり、高性能な固体撮像装置およびその製造方法として有用である。
【図面の簡単な説明】
【００７１】
【図１】実施の形態１における固体撮像装置の要部を示す断面図
【図２Ａ】同固体撮像装置の製造方法を説明するため工程断面図
【図２Ｂ】同工程断面図
【図２Ｃ】同工程断面図
【図２Ｄ】同工程断面図
【図２Ｅ】同工程断面図
【図２Ｆ】同工程断面図
【図２Ｇ】同工程断面図
【図２Ｈ】同工程断面図
【図２Ｉ】同工程断面図
【図２Ｊ】同工程断面図
【図３Ａ】図２Ｂの一部分を拡大して示した断面図
【図３Ｂ】図２Ｃの一部分を拡大して示した断面図
【図３Ｃ】図２Ｄの一部分を拡大して示した断面図
【図３Ｄ】図２Ｅの一部分を拡大して示した断面図
【図３Ｅ】図２Ｆの一部分を拡大して示した断面図
【図４】図３Ｅに示す高濃度分離注入層の他の構成を示す断面図
【図５】実施の形態２における固体撮像装置の画素セルの構成を示す模式平面図
【図６Ａ】同固体撮像装置のフローティング拡散層の形状と応力の集中との関係を示す模式平面図
【図６Ｂ】比較例の固体撮像装置のフローティング拡散層の形状と応力の集中との関係を示す模式平面図
【図７】従来例の固体撮像装置の画素セルの一部を示す模式平面図
【図８】ＭＯＳ型固体撮像装置の構成を示す回路図
【図９】同固体撮像装置に設けられたフォトダイオードとＭＯＳトランジスタの領域の構成を示す平面図
【図１０】図９のＡ−Ａ線に沿った領域の従来例の構成を示す断面図
【符号の説明】
【００７２】
１    ｎ型半導体基板
１ａ  ｐ型ウェル
２、４０  画素セル
３、４１    フォトダイオード
４    転送トランジスタ
４ａ  転送ゲート
５    増幅トランジスタ
６    リセットトランジスタ
７    垂直駆動回路
８    行信号蓄積部
９    水平駆動回路
１０  負荷トランジスタ群
１１  リセットトランジスタ制御線
１２  垂直選択トランジスタ制御線
１３  垂直選択トランジスタ
１４  垂直信号線
１５  フローティング拡散層
１６  ＭＯＳトランジスタ
２０  表面シールド層
２１  蓄積フォトダイオード層
２２  ゲート電極
２３  ソース
２４  ドレイン
２５、２６  素子分離領域
２５ａ、２６ａ  溝
２７  高濃度分離注入層
２８  電子
２９  深部分離注入層
３０  分水嶺
３１、３４、３６  ＳｉＯ2膜
３２  窒化シリコン膜
３３  開口
３５  Ｐ+型内面膜
４０  画素セル
４１  フォトダイオード
４１ａ  重畳領域
４２、５１  転送ゲート
４３、５０  フローティング拡散層
４３ａ、５０ａ  屈曲領域
４４  ソース領域
４５  ドレイン領域
４６  リセットゲート
４７  増幅ゲート
【図１】
2007288136.tif 000003
【図２Ａ】
2007288136.tif 000004
【図２Ｂ】
2007288136.tif 000005
【図２Ｃ】
2007288136.tif 000006
【図２Ｄ】
2007288136.tif 000007
【図２Ｅ】
2007288136.tif 000008
【図２Ｆ】
2007288136.tif 000009
【図２Ｇ】
2007288136.tif 000010
【図２Ｈ】
2007288136.tif 000011
【図２Ｉ】
2007288136.tif 000012
【図２Ｊ】
2007288136.tif 000013
【図３Ａ】
2007288136.tif 000014
【図３Ｂ】
2007288136.tif 000015
【図３Ｃ】
2007288136.tif 000016
【図３Ｄ】
2007288136.tif 000017
【図３Ｅ】
2007288136.tif 000018
【図４】
2007288136.tif 000019
【図５】
2007288136.tif 000020
【図６Ａ】
2007288136.tif 000021
【図６Ｂ】
2007288136.tif 000022
【図７】
2007288136.tif 000023
【図８】
2007288136.tif 000024
【図９】
2007288136.tif 000025
【図１０】
2007288136.tif 000026