(57)【要約】【課題】  製品の冷熱サイクル試験などにおける信頼性が向上するとともに工数を増加させることなくアンダーフィルの充填を確実に行える電子部品装置を提供する。【解決手段】  複数のバンプ８を有するエリアアレイ７と、エリアアレイ７を載置する絶縁基板１と、絶縁基板１の外層おいて各バンプ８に対応して行及び列方向に配置され、各バンプ８に接続された複数の導体ランド４と、各導体ランド４を取り囲み、隙間を設けた絶縁層６と、絶縁基板１の内層側に設けられた導体パターンと、絶縁基板１の外層に設けられた接続端子と、導体ランド４と導体パターンとを、かつ、導体パターンと接続端子とをそれぞれ絶縁基板１のビアホール５を介して電気的に接続した接続手段と、絶縁層６の隙間に注入して設けられた充填材１０とを備えるようにした。【選択図】          図１
2007173290.tif 000002
【特許請求の範囲】
【請求項１】
行及び列方向に配置された複数のバンプを有するエリアアレイと、このエリアアレイを載置する絶縁基板と、この絶縁基板の一方の主面において前記各バンプに対応して行及び列方向に配置され、前記各バンプに接続された複数の導体ランドと、各列の導体ランドを取り囲み、列方向に延在して各列間に隙間を設けた絶縁層と、前記絶縁基板の他方の主面の側に設けられた導体パターンと、前記絶縁基板の一方の主面に設けられた接続端子と、前記導体ランドと前記導体パターンとを、かつ、前記導体パターンと前記接続端子とをそれぞれ前記絶縁基板のビアホールを介して電気的に接続した接続手段と、前記絶縁層の隙間に注入して設けられた充填材とを備えた電子部品装置。
【請求項２】
行及び列方向に配置された複数のバンプを有するエリアアレイと、このエリアアレイを載置する絶縁基板と、この絶縁基板の一方の主面において前記各バンプに対応して行及び列方向に配置され、前記各バンプに接続された複数の導体ランドと、各列の導体ランドを取り囲み、列方向に延在して各列間に隙間を設けた内部絶縁層と、この内部絶縁層の周辺部であって、列方向に延在する両側部と前記内部絶縁層の一端側において行方向に延在する接続部とを互いに連続する外部絶縁層と、前記絶縁基板の他方の主面の側に設けられた導体パターンと、前記絶縁基板の一方の主面側に設けられた接続端子と、前記導体ランドと前記導体パターンとを、かつ、前記導体パターンと前記接続端子とをそれぞれ前記絶縁基板のビアホールを介して電気的に接続した接続手段と、前記内部絶縁層の他端側から前記内部及び外部絶縁層の各列間の隙間に注入して設けられた充填材とを備えた電子部品装置。
【請求項３】
複数のバンプを有するエリアアレイと、このエリアアレイを載置する絶縁基板と、この絶縁基板の一方の主面に前記各バンプに対応して設けられ、前記各バンプと接続された複数の導体ランドと、前記導体ランド間に注入された充填材と、前記絶縁基板の他方の主面の側に設けられた導体パターンと、前記絶縁基板の一方の主面に設けられた接続端子と、この接続端子と前記導体ランドとを前記導体パターンを介して電気的に接続する第１の接続手段と、前記絶縁基板の前記エリアアレイと離隔して設けられたマイクロストリップ線路と、このマイクロストリップ線路と前記接続端子とを電気的に接続する第２の接続手段とを備えた電子部品装置。
【請求項４】
前記エリアアレイは前記絶縁基板の略中央部に配置し、前記マイクロストリップ線路はその周辺部に配置した請求項３に記載の電子部品装置。
【請求項５】
前記第２の接続手段は、電子回路を含む請求項３に記載の電子部品装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、エリアアレイ部品を実装する電子部品装置に関するものであり、特に表面実装した超小型ＬＳＩ部品であるＢＧＡやＣＳＰにアンダーフィルを充填するものに関する。
【背景技術】
【０００２】
近年の多ピン化・狭ピッチ化により、ＢＧＡ（ＢＡＬＬ・ＧＲＩＤ・ＡＲＲＡＹ）やＣＳＰ（ＣＨＩＰ・ＳＩＺＥ・ＰＡＣＫＡＧＥ）とプリント配線板との接続の信頼性を確保するために、接続部周辺にアンダーフィルを充填する方法が取られている。ＢＧＡなどに充填するアンダーフィルは比較的粘度が低く充填途中にＢＧＡの周囲に流出するため他の搭載部品や回路パターンとの隔離を必要とする。
【０００３】
また、アンダーフィルを充填するＢＧＡなどは、アンダーフィルを充填させるための空間が狭くＢＧＡが実装される部分のパッドの周りには、導体パターンや貫通・非貫通ビアが設置してあるために、アンダーフィルの流通が妨げられている。そのためフィラ−を含まない粘度の低いアンダーフィルでなければアンダーフィルの充填が困難であった。しかし冷熱サイクル試験時の耐性などから、フィラ−を含み粘度が高いアンダーフィルを用いた方が有利である。
【０００４】
アンダーフィルが流出しないようにするため、例えば、特開平１０−２６１６６１号公報図１（特許文献１参照）では、ディスペンサ１６によりプリント配線板１１とベアチップＬＳＩ１３の接合部に液状のアンダーフィル１５を注入すると同時に、空気抜き用の孔１１ａ、及び吸引ダクト１８を介して吸引装置１７によりプリント配線板１１とベアチップＬＳＩ１３との間隙部分に残留する空気Ａを抜くことによりアンダーフィル１５が間隙部に満遍なく注入され充填させるようにしたアンダーフィル充填方法が開示されている。
【０００５】
また、特開２００１ー２４４３８４号公報図１（特許文献２参照）では、ベアチップ２が搭載される個所とその外縁の外側近傍にわたって封止用樹脂組成物６の広がりを抑制する段差９が形成されている。または、ベアチップ２が搭載される個所に沿って、その外縁の外側近傍に封止用樹脂組成物６の広がりを抑制する溝、又は、突起片が形成されるようにしたベアチップ搭載プリント配線基板が開示されている。
【０００６】
また、特開昭６２−２２９８６２号公報図２（特許文献３参照）では、封止樹脂１０が流出しないように封止枠５として撥水性充填剤６を用いた半導体素子搭載用回路基板が開示されている。
【０００７】
また、特開２００３−３４７７１８号公報段落［００２２］(特許文献４参照)には、封止充填剤として、熱可塑性樹脂を含有する封止充填剤を利用することで、実装後、仮にチップ部品を取り外す必要が生じた際、加熱して、熱可塑性樹脂を軟化あるいは溶融した状態とし、同時に、一旦ハンダ接合を行ったハンダ材料を融解することで、チップ部品を回路基板上から容易に取り外すことを可能としたリペア性を有する表面実装方法が開示されている。
【０００８】
また、特開２００５−５１１６１号公報図３(特許文献５参照)には、モジュール基板１０にコプレーナ線路９と、パッケージ１８にトランジスタなどが収納された高周波回路装置が開示されている。
【０００９】
【特許文献１】特開平１０-２６１６６１号公報（図１）
【００１０】
【特許文献２】特開平２００１−２４４３８４号公報（図１）
【００１１】
【特許文献３】特開昭６２−２２９８６２号公報（図２）
【００１２】
【特許文献４】特開２００３−３４７７１８号公報（段落００２２）
【００１３】
【特許文献５】特開２００５−５１１６１号公報（図３）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら特許文献１に記載のものでは、吸引装置が必要であり、装置が大型化する問題がある。
【００１５】
特許文献２に記載のものではアンダーフィル（封止用樹脂組成物）の流出を防ぐためにソルダーレジストの有無で段差をつくりダムとしているがソルダーレジスト厚は約３０μｍ程度で、アンダーフィルの流出を完全に防ぐための段差としては十分でない。
【００１６】
特許文献３に記載のものでは撥水性充填剤を用いて枠を設けダム（封止枠）をつくっている。この方法ではアンダーフィルの流出を防ぐには十分な効果が期待できるものの、通常の工程に加えて特別にダムを形成しその後、ダムを研磨する工程が増えるといった問題があった。
【００１７】
特許文献４に記載のものでは充填の困難さを避けるため、アンダーフィル材をＢＧＡ部品実装前にはんだバンプ部にあらかじめ塗布しておき、リフローはんだ付けを行うと同時にアンダーフィル材を熱硬化させる方法を用いているので、アンダーフィルを充填する工程を省略できるという利点がある。しかしながらこの方法では熱可塑性を有するアンダーフィルを使用するので、温度の変化により状態が変化するため信頼性が低下するという問題があった。
【００１８】
特許文献５に記載されたものでは絶縁性のモジュール基板を使用するので導体パターンに高価な白金やタングステンを使用する必要があり、モジュール基板は１面を地導体とした両面構成なのでＢＧＡなどの多ピンの電子部品を搭載するにはスルホールの加工数や多層構成が困難であるなどの問題があった。
【００１９】
この発明は上記のような課題を解消するためになされたものであり、シリカ等の無機物をフィラーとして含んでいる比較的粘度の高いアンダーフィルであっても製品の冷熱サイクル試験などにおける信頼性が向上するとともに工数を増加させることなくアンダーフィルの充填を確実に行える電子部品装置を提供することを目的とする。
【００２０】
また、アンダーフィルを充填したプリント配線板に高周波回路を組み込み制御回路と一体化された電子部品装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
請求項１の発明に係る電子部品装置は、行及び列方向に配置された複数のバンプを有するエリアアレイと、このエリアアレイを載置する絶縁基板と、この絶縁基板の一方の主面において前記各バンプに対応して行及び列方向に配置され、前記各バンプに接続された複数の導体ランドと、各列の導体ランドを取り囲み、列方向に延在して各列間に隙間を設けた絶縁層と、前記絶縁基板の他方の主面の側に設けられた導体パターンと、前記絶縁基板の一方の主面に設けられた接続端子と、前記導体ランドと前記導体パターンとを、かつ、前記導体パターンと前記接続端子とをそれぞれ前記絶縁基板のビアホールを介して電気的に接続した接続手段と、前記絶縁層の隙間に注入して設けられた充填材とを備えたものである。
【００２２】
請求項２の発明に係る電子部品装置は、行及び列方向に配置された複数のバンプを有するエリアアレイと、このエリアアレイを載置する絶縁基板と、この絶縁基板の一方の主面において前記各バンプに対応して行及び列方向に配置され、前記各バンプに接続された複数の導体ランドと、各列の導体ランドを取り囲み、列方向に延在して各列間に隙間を設けた内部絶縁層と、この内部絶縁層の周辺部であって、列方向に延在する両側部と前記内部絶縁層の一端側において行方向に延在する接続部とを互いに連続する外部絶縁層と、前記絶縁基板の他方の主面の側に設けられた導体パターンと、前記絶縁基板の一方の主面側に設けられた接続端子と、前記導体ランドと前記導体パターンとを、かつ、前記導体パターンと前記接続端子とをそれぞれ前記絶縁基板のビアホールを介して電気的に接続した接続手段と、前記内部絶縁層の他端側から前記内部及び外部絶縁層の各列間の隙間に注入して設けられた充填材とを備えたものである。
【００２３】
請求項３の発明に係る電子部品装置は、複数のバンプを有するエリアアレイと、このエリアアレイを載置する絶縁基板と、この絶縁基板の一方の主面に前記各バンプに対応して設けられ、前記各バンプと接続された複数の導体ランドと、前記導体ランド間に注入された充填材と、前記絶縁基板の他方の主面の側に設けられた導体パターンと、前記絶縁基板の一方の主面に設けられた接続端子と、この接続端子と前記導体ランドとを前記導体パターンを介して電気的に接続する第１の接続手段と、前記絶縁基板の前記エリアアレイと離隔して設けられたマイクロストリップ線路と、このマイクロストリップ線路と前記接続端子とを電気的に接続する第２の接続手段とを備えたものである。
【００２４】
請求項４の発明に係る電子部品装置は、前記エリアアレイは前記絶縁基板の略中央部に配置し、前記マイクロストリップ線路はその周辺部に配置した請求項３に記載のものである。
【００２５】
請求項５の発明に係る電子部品装置は、前記第２の接続手段は、電子回路を含む請求項３に記載のものである。
【発明の効果】
【００２６】
以上のように、請求項１に係る発明によれば、導体ランドから面方向に引き出す配線パターンが無いので、溝に浸透したアンダーフィルが導体ランドやバンプ電極まで円滑に充填される。
【００２７】
請求項２に係る発明によれば、請求項１で記載の効果に加えて内部絶縁層のほかに外部絶縁層があるので、エリアアレイからのアンダーフィルのはみ出しを防止できる。
【００２８】
請求項３に係る発明によれば、請求項１で記載の効果に加えてマイクロストリップ線路にはアンダーフィルの浸透が無いため、マイクロ波回路とその他ＢＧＡなどの制御回路とを同一基板に一体化して構成することが可能である。
【発明を実施するための最良の形態】
【００２９】
実施の形態１．
以下、この発明の実施の形態１について図１及び図２を用いて説明する。図１は、実施の形態１によるプリント配線板の平面図であり、図２はＢＧＡを実装したプリント配線板の部分断面図である。図１及び図２において１は絶縁基板、２は絶縁基板１に形成された導体パターン（マイクロストリップ線路）であり、２ａはマイクロストリップ線路で構成された方向性結合器、２ｂはマイクロストリップ線路で構成された無反射終端器、３は配線パターン、４は導体ランド、５は電解もしくは無電解めっきが施された非貫通ビア（ビアホール）、６は配線パターン３などの腐食を保護のためのソルダーレジスト材で形成された絶縁層、６ａは絶縁層に形成されたスリット（溝  隙間とも呼ぶ）、６ｂは注入口、７はエリアアレイとしてのＢＧＡ、８はＢＧＡ７のはんだバンプ（バンプ電極、バンプとも呼ぶ）、９は導体ランド４上に選択的にクリームはんだを塗布し、固化後導体ランド４に積層された熱溶融はんだ層、１０はＢＧＡ７のはんだバンプ８領域に充填されたアンダーフィル（充填材）、１１は絶縁基板１のＢＧＡ７搭載面とは反対側に設置した電子部品であり、クリームはんだなどを用いて配線パターン（導体パターン）３などと電気接続される。５１はＢＧＡ７のバンプ８に直接的に電気接続される非貫通ビア５以外の非貫通ビアを示す。なお、ＢＧＡ７搭載領域以外に設置された導体ランド４及び非貫通ビア５部分を接続端子とも呼ぶ。図１及び図２中、同一符号は、同一又は相当部分を示す。
【００３０】
次にＢＧＡ７を実装したプリント配線板の形成方法について述べる。図１及び図２においてフッ素樹脂（ポリテトラフロロエチレン）などの絶縁材を用いた絶縁基板１の外層及び内装両面のそれぞれに予め形成された銅箔を所望のマスクパターンを用いて写真製版により露光・現像・エッチングする。また、穴加工や電解・無電解めっき処理を施してＢＧＡ７のバンプ電極８位置に対応する導体ランド（実装パッド）４、電子部品１１の導体ランド（実装パッド）及びこれらに電気的に接続される配線パターン３や内層接続用の非貫通ビアなどのパターンを形成する。同時にＢＧＡ７の搭載領域以外の外周部にマイクロストリップ線路で構成された方向性結合器２ａ及び無反射終端器２ｂを形成する。
【００３１】
なお、ＢＧＡ７の搭載領域の導体ランド４には非貫通ビア５を設置するものの導体ランド４から延長する配線パターン３は設けず、配線パターン（導体パターン）３は内層のパターンから延長する。従って、ＢＧＡ７の搭載領域表面(主面)には導体ランド４が形成されるが、引き出し線である配線パターン（導体パターン）３は形成されない。
【００３２】
次に、ＢＧＡ７の搭載領域のバンプ電極８に対応する導体ランド４の周囲に、導体ランド４を囲むようにスリット（溝）６ａを設けた絶縁層６を形成する。絶縁層６をスリット状とするのはこれらの溝に絶縁基板１の外部からアンダーフィル１０を注入するためである。すなわち、導体ランド４の膜厚は、１／２ＯＺ（オンス）銅張積層板では約１８μｍであり、所望のパターンでエッチング後、導体ランド４などを形成し、ソルダーレジストをスクリーン印刷法などで塗布、固化することで約２０μｍ程度の膜厚の絶縁層６を形成するのでこの溝６ａの注入口６ｂにアンダーフィルが流れ込むことで充分な注入経路を構成する。
【００３３】
図３は導体ランド４と絶縁層６との位置関係を説明する図である。図３において１．０ｍｍのピッチで均等に行列配置されたＢＧＡ７では、バンプに対応する導体ランド４の形状は０．６ｍｍφが適当であり、その非貫通ビア５は０．２ｍｍφ程度が好ましい。  導体ランド４を囲むように形成する絶縁層６は０．２ｍｍ幅のスリットを有しており、溝６ａの深さは約２０μｍとなる。
【００３４】
絶縁層６を形成後、ＢＧＡ７の実装パッド４を含む電子部品１１などの電極に対応するプリント配線板側の実装パッドにクリームはんだをスクリーン印刷し、ＢＧＡ７を含む電子部品１１などを実装後、連続式乾燥炉で１４０℃程度の所定温度でリフロー（乾燥）し、実装部品（電子部品）との電気接続を行なう。
【００３５】
次に電子部品などの実装後のアンダーフィル１０の形成方法について図４を用いて説明する。図４においてアンダーフィル１０をあらかじめ収納したディスペンサからアンダーフィル１０をＢＧＡ７のはんだバンプ８領域に充填する際には図に示すように基板（プリント配線板）を傾斜させてアンダーフィル１０を注入する。この角度（θ）は水平面に対して１５〜７５度が好ましい。また基板はアンダーフィル１０の特性に応じて加熱しながらアンダーフィル１０を充填することが好ましい。加熱が足りない場合アンダーフィル１０の流動性が悪く、加熱しすぎるとアンダーフィル１０の反応が進み硬化時間が早くなり、大型のＢＧＡ部品では充填可能領域が狭くなるので４５〜５５℃の環境温度と基板温度で管理することが望ましい。
【００３６】
アンダーフィル１０は、絶縁層６の溝６ａに沿って注入され、溝６ａからはみ出たアンダーフィル１０は導体ランド４やバンプ電極８と結合する。アンダーフィル１０の充填が進行するにつれて、ＢＧＡ７の周りからアンダーフィル７が流出するが、ＢＧＡ７の周囲に設けられた導体パターンにより、アンダーフィル１０は堰塞される。すなわち、絶縁基板１外層のＢＧＡ７搭載領域には配線パターン３は無いので、連続した導体パターンとし、その厚みでもってアンダーフィルを堰塞することは容易である。
【００３７】
以上から絶縁層６の溝６ａにはパターンが無いので、絶縁基板１のフッ素樹脂が露出しており、その平滑性により、溝６ａに沿って充分広範囲にアンダーフィル１０が行き渡る。従って比較的粘度の高いアンダーフィル１０を使用してもＢＧＡ７の搭載領域全体にアンダーフィル１０を充填することが可能となる。
【００３８】
実施の形態２．
この発明の実施の形態２について図５を用いて説明する。図５は、実施の形態２によるＢＧＡ７を実装するプリント配線板の導体ランド４である。図中、図３と同一符号は同一叉は相当部分を示す。図３では導体ランド４を囲むように絶縁層６を印刷しているが、図５ではさらに絶縁層６は導体ランド４に接触して重なるように印刷する。本実施の形態２では導体ランド４の外径内部まで絶縁層６を形成するので、非貫通ビア５径は０．１ｍｍとしている。このようにすることにより、導体ランド４は絶縁層６で周囲が完全に覆われるので絶縁基板１と強固に密着する。リフローや冷熱試験などの工程時に発生する導体ランド４のパターン剥がれを防止することができる。
【００３９】
以上から実施の形態２においては導体ランド４が絶縁基板１と強固に密着するのでリフローや冷熱試験などの工程時に発生する導体ランド４のパターン剥がれを防止することができ、鉛フリー材のはんだを利用して、高温接着する場合があっても高い信頼性を得ることができる。
【００４０】
また、図６に示すように導体ランド４と非貫通ビア５との中心軸をずらして設計した場合でも導体ランド４に一部絶縁層６を覆うことにより実施の形態２と同様な効果を奏する。なお、図中、図３と同一符号は同一叉は相当部分を示す。
【００４１】
実施の形態１及び２では、アンダーフィル塗布領域（ＢＧＡ７搭載領域）のパターン配置を主体に説明したが、実施の形態３では、マイクロ波線路などの高周波回路であるマイクロストリップ線路、ＢＧＡ７を含む制御回路及びアンダーフィル１０塗布領域との関係について説明する。
【００４２】
実施の形態３．
マイクロストリップ線路は、通常、表面にマイクロ波回路パターンを形成し、対向する裏面に地導体パターンを形成する回路である。表面に形成したパターンは、周囲にソルダーレジストやアンダーフィルがあると、それらの誘電率や誘電損により回路に影響を及ぼす。すなわち、ソルダーレジストやアンダーフィルの比誘電率（εｒ）はエポキシ材などを使用するので約４．０に対して、絶縁基板１はフッ素樹脂を用いており、その比誘電率（εｒ）は約２．７である。伝送するマイクロ波波長（λ０）とストリップ線路内波長（λｇ）の設計に当たってはλｇ＝λ０／√εｒの関係で算出される。従ってストリップ線路中に近接して大きな比誘電率や誘電損を持つ基材があると伝送周波数の整合性が失われることになる。
【００４３】
マイクロストリップ線路について図１に戻り説明すると、前段から出力されたマイクロ波は、Ｍ−ＩＮに入力され、コプレーナ線路を通過して、Ｍ−ＯＵＴから次段の出力となる。マイクロストリップ線路は方向性結合器２ａでもってカップリングされ、本実施の形態３では２０ｄＢの損失量がＭ−Ｍｏｎから出力される一方、ＦＥＴ  ＡＭＰで２０ｄＢ増幅され略入力電力と同電力が次段出力となる。漏洩電力を防止するため、方向性結合器２ｂのカップリング端は特性インピーダンス（Ｚ０）が７５Ωであるので終端部に無反射終端器２ｂと７５ΩのＲｅａｌ抵抗器で短絡する。
【００４４】
ＢＧＡ７の役割は、前段からのデジタル入力情報をコネクタ（ＴＡ−１）で受信するとともにＢＧＡ７で制御したデジタル情報をコネクタ（ＴＢ−１）から出力することである。また、カード式ターミナル（ＴＡ−２）はマイクロストリップ線路の増幅率を補償するとともにデジタル情報などの歪補償を行う外部入力端子の役割を担う。
【００４５】
すなわち、ＢＧＡからの制御出力は、バンプ８から出力されるとともに非貫通ビア５を介して内層（絶縁基板１の他方の主面）に設置された導体パターン３からＢＧＡ７の搭載領域外の制御回路の接続端子と接続（第１の接続手段）され、また、マイクロストリップ線路２とつながるＦＥＴ  ＡＭＰ（増幅器）の接続端子とも接続（第２の接続手段）される。
【００４６】
これらのマイクロ波回路と制御回路とは同一基板に混在することになり、ストリップ線路は地導体との誘電率のみならず周囲の部品や基材の誘電率と相互作用を及ぼし、ストリップ線路波長に影響を及ぼし、クロストークや高周波歪の原因となる。特にアンダーフィル１０はバンプ電極８の径が６０μｍ〜１００μｍあるため、厚く塗布することからこの塗布にあたってはストリップ線路と隔離する必要がある。
【００４７】
従って、ストリップ線路を形成する領域とＢＧＡ７などの制御回路を形成する領域を区分けする。また、ストリップ線路の地導体はストリップ線路を形成する最内層領域に設けることにより、制御回路領域との隔離を図る。図７は各領域における非貫通ビアと地導体との配置を示したものである。１３は地導体であるベタパターン、５２は絶縁基板１の外層間を貫通する貫通ビアである。図７からアンダーフィル１０やソルダーレジスト塗布領域からマイクロストリップ線路２の配線領域を隔離することにより、マイクロストリップ線路２の設計常数に応じた回路形成が可能となり、クロストークなどの問題も軽減できる。
【００４８】
以上からＢＧＡ７の搭載領域内に配線パターン３を設けないので、絶縁層６の溝６ａを利用して安定したアンダーフィル１０を充填できる。
【００４９】
なお、本実施の形態１乃至３では絶縁基板１にフッ素樹脂を用いたが、通常のガラスエポキシ基材（ＦＲ４）やフェノール基材などを用いても誘電損などの影響が少ない１ＧＨｚ程度の比較的低周波のマイクロ波回路ではマイクロストリップ線路２の設計常数を変更することにより、高周波回路と制御回路とを一体化させたプリント配線板とすることもできる。
【００５０】
また本実施の形態１乃至３ではＢＧＡ７のバンプ電極８に、はんだ材料を用いた場合について説明したが金材料を適用しても相応の効果がある。
【００５１】
絶縁層６はソルダーレジスト材を使用したが、絶縁層６はアンダーフィル１０の注入経路を構成するものであり、かつ、パターン保護を目的とするものであるからその他シリコン樹脂を用いたものやポリミドのような耐熱絶縁シートなどを代用しても良い。
【００５２】
また、絶縁層６は溝６ａなどが配置された内部絶縁層の周囲に外部絶縁層を一体化パターンで配置したが、アンダーフィル１０の流出防止にはさらに外部に導体の連続パターンを設けているので、外部絶縁層は設けなくてもアンダーフィル１０の流出防止について相応の効果がある。
【図面の簡単な説明】
【００５３】
【図１】この発明の実施の形態１による電子部品装置のプリント配線部の平面図である。
【図２】この発明の実施の形態１による電子部品装置の部分断面図である。
【図３】この発明の実施の形態１による電子部品装置の要部パターン図である。
【図４】この発明の実施の形態１による電子部品装置のアンダーフィルの注入方法を説明する図である。
【図５】この発明の実施の形態２による電子部品装置の要部パターン図である。
【図６】この発明の実施の形態１乃至２による電子部品装置の要部パターン図である。
【図７】この発明の実施の形態１乃至３による電子部品装置の回路形成領域を説明する図である。
【符号の説明】
【００５４】
１  絶縁基板、  ２  マイクロストリップ線路、  ２ａ  方向性結合器、  ２ｂ  無反射終端器、  ３  配線パターン（導体パターン）、  ４  導体ランド（実装パッド）、  ５非貫通ビア（ビアホール）、  ６  絶縁層、  ６ａ  スリット（溝）、  ６ｂ  注入口、  ７  ＢＧＡ（エリアアレイ）、  ８  バンプ（バンプ電極）、  ９  熱溶融はんだ層、  １０  アンダーフィル（充填材）、  １１  電子部品、  １３  地導体、  ５１  非貫通ビア、  ５２  貫通ビア。
【図１】
2007173290.tif 000003
【図２】
2007173290.tif 000004
【図３】
2007173290.tif 000005
【図４】
2007173290.tif 000006
【図５】
2007173290.tif 000007
【図６】
2007173290.tif 000008
【図７】
2007173290.tif 000009