(57)【要約】【課題】耐圧性および耐湿性が向上された半導体装置およびその製造方法を提供する。【解決手段】本発明の半導体装置は、トランジスタ等が形成される活性領域１９を囲むように、分離領域１３Ａ、１３Ｂを設けている。この分離領域１３Ａ等は、半導体基板１１の上面から下面まで連続して延在していおり、内部にはシリコン酸化膜等から成る絶縁物層１４Ａが形成されている。従って、活性領域１９が形成される半導体基板１１の側面の全てを絶縁物により被覆することができるので、半導体装置の耐圧性および耐湿性を向上させることができる。【選択図】図１
2007317839.tif 000002
【特許請求の範囲】
【請求項１】
活性領域が設けられた半導体基板と、
前記活性領域を囲み且つ前記半導体基板を厚み方向に貫通する分離領域と、
前記分離領域に充填された絶縁物から成る絶縁層とを具備することを特徴とする半導体装置。
【請求項２】
第１主面および第２主面を有する半導体基板と、
前記半導体基板に設けられた活性領域と、
前記活性領域を囲み且つ前記第１主面から前記第２主面に到達する分離領域と、
前記分離領域に充填された絶縁物から成る絶縁層と、
前記活性領域に電気的に接続された電極とを具備することを特徴とする半導体装置。
【請求項３】
更に、前記活性領域が形成された領域の前記第１主面を被覆する被覆層を具備し、
前記分離領域に形成された絶縁層と前記被覆層により、前記活性領域が形成された領域の前記半導体基板の前記第１主面および側面を連続して被覆することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記電極は、前記活性領域と電気的に接続されて前記第１主面に形成された第１電極と、前記活性領域と電気的に接続されて前記第２主面に形成された第２電極とから成ることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記半導体基板を貫通する導電材料から成る貫通電極を具備し、前記貫通電極を介して前記第１電極と前記第２電極とは接続されることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記貫通電極を、分離領域により囲まれる半導体基板を貫通するように設けることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記絶縁層が設けられる前記分離領域を、離間して複数設けることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項８】
前記分離領域の間に位置する前記半導体基板は、酸化された半導体から成ることを特徴とする請求項７記載の半導体装置。
【請求項９】
第１主面および第２主面を有する半導体基板を用意する工程と、
形成予定の活性領域が囲まれるように前記第１主面からトレンチを設ける工程と、
前記トレンチの内部に絶縁物を形成する工程と、
前記トレンチにより囲まれる部分の前記半導体基板に前記活性領域を形成する工程と、
前記活性領域と電気的に接続された第１電極を前記第１主面に形成する工程と、
前記トレンチに充填された前記絶縁物が露出するまで前記第２主面から前記半導体基板を除去する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項１０】
第１主面および第２主面を有し、複数個の半導体装置領域が形成された半導体ウェハを用意する工程と、
各々の前記半導体装置領域にて、形成予定の活性領域が囲まれるように前記第１主面からトレンチを設ける工程と、
前記トレンチの内部に絶縁物を形成する工程と、
前記トレンチにより囲まれる部分の前記半導体基板に前記活性領域を形成する工程と、
前記活性領域と電気的に接続された第１電極を前記第１主面に形成する工程と、
前記トレンチに充填された前記絶縁物が露出するまで前記第２主面から前記半導体ウェハを除去する工程と、
各々の前記半導体装置領域にて、前記半導体ウェハを貫通する貫通孔を設ける工程とを具備することを特徴とする半導体装置の製造方法。
【請求項１１】
前記貫通孔を設ける工程と同時に、前記半導体装置領域同士の境界の前記半導体ウェハを除去して、前記半導体装置領域を互いに分離することを特徴とする請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、半導体基板を貫通して設けた分離領域を具備する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の電子機器の小型化および高機能化に伴い、こうした機器に使用される回路装置にも、よりいっそうの小型化が要求されている。
【０００３】
高集積化された回路素子をパッケージする構造は、従来のＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）からＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）へ移行している。ＣＳＰでは、一主面に外部接続電極が形成されたウェハをダイシングすることによりパッケージが形成される。従って、ＣＳＰは、回路素子と同等のサイズにて実装基板に固着することが可能となり、ＣＳＰが実装される側の実装基板を小型化することが可能となる。従って、ＣＳＰを採用することにより、携帯電話等のセット全体を小型化することも可能となる。
【０００４】
図１０を参照して、従来のＣＳＰ型の回路装置１００を説明する。回路装置１００は、回路素子１０１の表面に活性領域１１０が形成され、この活性領域１１０と接続された電極１０４が周辺部に配置されている。回路素子１０１の表面は、電極１０４が露出する箇所を除いて、保護膜１０２により被覆される。保護膜１０２としては、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜やＳｉ３Ｎ４（シリコン窒化膜）等が採用される。
【０００５】
バンプ１０８は、電極１０４上にワイヤボンディング技術により形成されて、上部が括れた形状となっている。バンプ１０８は、上面を除いた部分が樹脂層１０３により被覆される。
【０００６】
樹脂層１０３の上面には、バンプ１０８と電気的に接続された再配線１０６が延在している。各再配線１０６は、回路素子１０１の周辺部に位置する電極１０４から内部に向かって延在している。また、半田等から成る外部電極１０７が形成される箇所を除いて、再配線１０６は、レジスト１０９により被覆される。
【特許文献１】特開平９−６４０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記した回路装置では、回路素子１０１と保護膜１０２との間から電流が外部にリークするので、回路装置１００の耐圧性を向上することが困難である問題があった。
【０００８】
更に、回路素子１０１と保護膜１０２との境界が外部に露出しているので、両者の間に容易に水分が侵入可能であり、回路装置１００の耐湿性が低い問題があった。
【０００９】
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、耐圧性および耐湿性が向上された半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、活性領域が設けられた半導体基板と、前記活性領域を囲み且つ前記半導体基板を厚み方向に貫通する分離領域と、前記分離領域に充填された絶縁物から成る絶縁層とを具備することを特徴とする。
【００１１】
更に、本発明の半導体装置は、第１主面および第２主面を有する半導体基板と、前記半導体基板に設けられた活性領域と、前記活性領域を囲み且つ前記第１主面から前記第２主面に到達する分離領域と、前記分離領域に充填された絶縁物から成る絶縁層と、前記活性領域に電気的に接続された電極とを具備することを特徴とする。
【００１２】
本発明の半導体装置の製造方法は、第１主面および第２主面を有する半導体基板を用意する工程と、形成予定の活性領域が囲まれるように前記第１主面からトレンチを設ける工程と、前記トレンチの内部に絶縁物を形成する工程と、前記トレンチにより囲まれる部分の前記半導体基板に前記活性領域を形成する工程と、前記活性領域と電気的に接続された第１電極を前記第１主面に形成する工程と、前記トレンチに充填された前記絶縁物が露出するまで前記第２主面から前記半導体基板を除去する工程とを具備することを特徴とする。
【００１３】
更に、本発明の半導体装置の製造方法は、第１主面および第２主面を有し、複数個の半導体装置領域が形成された半導体ウェハを用意する工程と、各々の前記半導体装置領域にて、形成予定の活性領域が囲まれるように前記第１主面からトレンチを設ける工程と、前記トレンチの内部に絶縁物を形成する工程と、前記トレンチにより囲まれる部分の前記半導体基板に前記活性領域を形成する工程と、前記活性領域と電気的に接続された第１電極を前記第１主面に形成する工程と、前記トレンチに充填された前記絶縁物が露出するまで前記第２主面から前記半導体ウェハを除去する工程と、前記半導体ウェハの前記第１主面を支持基板に貼り付け、各々の前記半導体装置領域にて、前記活性領域よりも外側の前記半導体ウェハを貫通する貫通孔を設ける工程とを具備することを特徴とする。
【発明の効果】
【００１４】
本発明に依れば、トランジスタ等が形成される活性領域を囲み且つ半導体基板を貫通するように分離領域を設け、この分離領域に絶縁層を埋め込んでいる。従って、活性領域からの外部への電流のリークが抑制されて耐圧が向上される。更に、活性領域への外部からの水分の侵入が防止されるので、半導体装置の耐湿性も向上される。
【００１５】
更に、本発明の半導体装置の製造方法に依れば、半導体基板の表面から設けたトレンチに絶縁物を充填して分離領域を形成し、このトレンチに囲まれる領域に活性領域を設け、更に、トレンチに充填された絶縁物が露出するまで半導体基板を裏面から除去している。従って、半導体装置を貫通する分離領域を容易に形成することができる。
【００１６】
更に、半導体基板を貫通する貫通電極を設けることにより、半導体基板の下面に設けた電極を上面まで引き回すこともできる。
【発明を実施するための最良の形態】
【００１７】
＜第１の実施の形態＞
本形態では、図１から図４を参照して半導体装置１０Ａ等の構成を説明する。
【００１８】
図１を参照して、ショットキーバリアダイオードが形成された半導体装置を説明する。図１（Ａ）は半導体装置１０Ａの断面図であり、図１（Ｂ）はその平面図であり、図１（Ｂ）は他の形態の半導体装置１０Ｂの断面図である。
【００１９】
図１（Ａ）および図１（Ｂ）を参照して、半導体装置１０Ａは、Ｎ＋型の半導体基板１１の上面全域に、Ｎ型のエピタキシャル層１２が形成されている。ここで、半導体基板１１の厚みは例えば１００μｍ程度であり、エピタキシャル層１２の厚みは例えば２μｍ程度である。半導体基板１１の中央部付近には、ダイオードとして機能する活性領域１９が設けられている。
【００２０】
エピタキシャル層１２の上面の周辺部は、シリコン酸化膜またはシリコン窒化膜等の絶縁材から成る被覆層１５により被覆されている。ここで、活性領域１９が形成されたエピタキシャル層１２の上面は、被覆層１５から露出している。
【００２１】
電極１６は、エピタキシャル層１２の上面の中央部付近に当接している。電極１６の下層は例えばＭｏ等から成り、電極１６の下面とエピタキシャル層１２の上面によりショットキー接合が形成されている。また、電極１６の上層はＡｌから成る。更に、パッドとして機能する部分を除いて、電極１６はパッシベーション膜１８により被覆される。このパッシベーション膜１８は、樹脂材料または窒化膜等から成る。
【００２２】
分離領域１３Ａ、１３Ｂは、半導体基板１１およびエピタキシャル層１２を貫通して設けられ、エピタキシャル層１２の上面から半導体基板１１の下面まで延在している。更に、図１（Ｂ）を参照すると、活性領域１９を囲い込むように分離領域１３Ａが設けられ、更に、この分離領域１３Ａを囲むように、分離領域１３Ｂが設けられている。各分離領域の幅は例えば３μｍ程度であり、深さはエピタキシャル層１２と半導体基板１１とを加算した長さ（例えば１０２μｍ）程度である。ここでは、２重の分離領域を設けたが、３重以上の分離領域を設けても良い。この場合は、更なる耐圧性および耐湿性の向上および寄生容量の低減が期待される。更に、１つのみの分離領域が設けられても良い。
【００２３】
分離領域１３Ａの内部には、酸化膜または窒化膜等の絶縁物から成る絶縁層１４Ａが埋設されている。このようにすることにより、活性領域１９を素子分離できると共に、リーク電流を低減し、耐湿性を向上させることができる。この構造は、分離領域１３Ｂに埋設される絶縁層１４Ｂに関しても同様である。
【００２４】
裏面電極１７は、半導体基板１１の下面を被覆して設けられ、例えば、Ｔｉ／Ｎｉ／Ａｕを順次堆積して設けられている。
【００２５】
上記したように、本形態では、ダイオードとして機能する活性領域１９を囲むように分離領域１３Ａ等を設け、この分離領域１３Ａ等は半導体基板１１を貫通している。従って、活性領域１９として機能している半導体基板１１の側面が、分離領域１３Ａ（絶縁層１４Ａ）によりほぼ完全に被覆される。従って、活性領域１９から外部への電流のリークが低減され、耐圧性が向上される。
【００２６】
また、図１（Ａ）を参照して、活性領域１９の上部は、分離領域１３Ａと被覆層１５により囲まれる形になるので、電流リークを低減させる効果が更に大きくなり、耐湿性も向上されている。
【００２７】
更にまた、分離領域１３Ａ、１３Ｂを２重に設けることにより、上記した耐圧性および耐湿性が確実なものとなる。また、２重以上に分離領域を設けることにより、電極１６とその下方のエピタキシャル層１２等との間に発生する寄生容量を低減させることができる。このことは、半導体装置１０Ａの特性の向上に寄与する。
【００２８】
また、最外周部に位置する分離領域１３Ｂに埋設される絶縁層１４Ｂを、熱酸化膜（シリコン酸化膜）または、シリコン窒化膜とすることにより、耐湿性を更に向上することができる。特に、シリコン窒化膜は耐湿性に優れた材料であるので、絶縁層１４Ｂの材料として好適である。
【００２９】
図１（Ｃ）を参照して、他の形態の半導体装置１０Ｂの構成を説明する。この半導体装置１０Ｂの基本的な構成は上記した半導体装置１０Ａと同様であり、相違点は貫通電極２１を設けた点にある。
【００３０】
貫通電極２１は、被覆層１５、エピタキシャル層１２および半導体基板１１を貫通して設けた貫通孔に充填された導電材料から成る。更に、貫通電極２１は、分離領域１３Ａ、１３Ｂよりも外側に設けられている。ここでは、半導体装置１０Ｂの両側端部に、２つの貫通電極２１が設けられている。貫通電極２１を設けることにより、半導体装置１０Ｂの裏面に設けた裏面電極１７と、上面に設けた２つの電極２２とを電気的に接続することができる。従って、外部電極の全てを、半導体装置１０Ｂの上面に設けることが可能となる。ここで、半田ボール等から成る外部接続電極を、半導体装置１０Ｂの上面に位置する電極１６、２２の上面に溶着させても良い。
【００３１】
図２を参照して、バイポーラトランジスタが形成された半導体装置１０Ｃ、１０Ｄの構成を説明する。
【００３２】
図２（Ａ）は、活性領域１９にバイポーラトランジスタが形成された半導体装置１０Ｃの断面図である。半導体装置１０Ｃの他の構成は、上記した半導体装置１０Ａと基本的に同様である。
【００３３】
ここでは、Ｎ＋型の半導体基板１１上に、Ｎ型のエピタキシャル層１２が形成され、エピタキシャル層１２の内部にＰ型のベース領域２５が形成されている。更に、ベース領域２５の内部には、Ｎ型のエミッタ領域２４が形成されている。
【００３４】
エピタキシャル層１２の上面は、被覆層１５により被覆され、エミッタ領域２４およびベース領域２５を被覆する被覆層１５は部分的に開口される。この開口された部分を介して、エミッタ領域２４にエミッタ電極２６が接触し、ベース電極２７がベース領域２５に接触している。パッド電極として機能する部分を除いて、エミッタ電極２６とベース電極２７は、パッシベーション膜１８により被覆される。
【００３５】
半導体基板１１の裏面（コレクタ領域２３の裏面）には、コレクタ電極として機能する裏面電極１７が形成されている。
【００３６】
このように、活性領域１９にバイポーラトランジスタが形成された場合でも、分離領域１３Ａ、１３Ｂを設けることにより、半導体装置１０Ｃの耐圧性および耐湿性を向上させることができる。
【００３７】
図２（Ｂ）に示す半導体装置１０Ｄでは、半導体基板１１等を貫通する貫通電極２１が設けられている。半導体装置１０Ｄの他の構成は、上述した半導体装置１０Ｃと同様である。
【００３８】
ここでは、貫通電極２１を介して、装置の裏面に設けた裏面電極１７と、上面に設けたコレクタ電極２８が接続される。従って、半導体装置１０Ｄの全ての電極（エミッタ電極２６、ベース電極２７、コレクタ電極２８）が、半導体装置１０Ｄの上面に形成される。各電極は、パッド電極として機能する部分を除いて、パッシベーション膜１８により被覆される。
【００３９】
図３の各断面図を参照して、更に、他の形態の半導体装置の構成を説明する。
【００４０】
図３（Ａ）に示す半導体装置１０Ｅの構成は、上述した半導体装置１０Ｄと基本的には同様であり、相違点は貫通電極２１の位置が異なることである。
【００４１】
半導体装置１０Ｅでは、裏面電極１７とコレクタ電極２８とを電気的に接続する貫通電極２１が、活性領域１９の内部に設けられている。換言すると、貫通電極２１は、分離領域１３Ａに囲まれる領域の内部に位置している。
【００４２】
このように、貫通電極２１を活性領域１９の内部に配置することで、貫通電極２１の抵抗成分を低減させることができる。具体的には、貫通電極２１の下部の側面がコレクタ領域２３と当接しているので、貫通電極２１の下部が部分的にコレクタ電極として機能する。従って、コレクタ領域２３とコレクタ電極とが接触する面積が大きくなり、両者の界面に於ける抵抗値が引き下げられる。
【００４３】
図３（Ｂ）に示す半導体装置１０Ｆでは、分離領域１３同士の間の半導体基板１１およびエピタキシャル層１２が酸化されている。即ち、最も内部に位置する分離領域１３と最も外側に位置する分離領域との間の領域が、全てシリコン酸化物と成っている。このようにすることで、パッド電極として機能するエミッタ電極２６やコレクタ電極２８の下方の領域の大部分（または全て）を、絶縁物であるシリコン酸化膜とすることが可能となる。これにより、寄生容量が低減され、半導体装置の特性を向上させることができる。
【００４４】
各分離領域１３の間の半導体基板１１およびエピタキシャル層１２は、分離領域１３にシリコン酸化物を成長させる熱酸化の工程にて、酸化させることができる。即ち、分離領域１３の内部をシリコン酸化物で埋設するための加熱を行うと、半導体基板１１の内部にも酸化が進行する。例えば、幅が３μｍの分離領域１３どうしが離間する幅Ｗ１を１μｍ程度にすると、分離領域１３同士の間に位置する半導体基板１１等を酸化物にすることができる。即ち、幅が３μｍの分離領域１３の内部を酸化物で埋設するために、分離領域１３の両側から１．５μｍの厚みの酸化膜が成長するように熱酸化を行うと、分離領域１３の側面から半導体基板１１等の内部に酸化が進行する。一般的に、熱酸化により酸化膜を成長させると、成長される酸化膜の厚みと略同等の深さの酸化が半導体基板１１内部に向かって進行する。そして、分離領域１３同士の間に位置する半導体基板１１等はシリコン酸化物となる。このことから、最も内側に位置する分離領域１３と、最も外側に位置する分離領域１３に囲まれる領域の全てが酸化物（絶縁体）から成るので、上記したように寄生容量を低減させることができる。
【００４５】
図３（Ｃ）に示す半導体装置１０Ｇの基本的な構成は上記した半導体装置１０Ｄと同様であり、相違点は活性領域１９の全域に渡ってＰ型のベース領域２５が形成された点にある。このようにすることで、ベース領域２５とコレクタ領域２３との接触面が平滑な面となり、耐圧が向上される利点がある。
【００４６】
図４を参照して、次に、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor ）が形成された半導体装置の構造を説明する。
【００４７】
図４（Ａ）を参照して、半導体装置１０Ｈでは、活性領域１９に縦型のＭＯＳＦＥＴが形成されている。半導体装置１０Ｈの他の構成は、上述した半導体装置１０Ａと同様である。
【００４８】
ここでは、Ｎ＋型の半導体基板１１上に、Ｎ型のエピタキシャル層１２が形成され、エピタキシャル層１２の上部には、Ｐ型のチャネル領域３２が形成され、チャネル領域３２の内部にソース領域３３が形成されている。また、ソース領域３３とドレイン領域３１に挟まれるチャネル領域３２の上方には、被覆層１５を介して、ゲート電極３０が形成されている。
【００４９】
また、ソース領域３３が形成された領域を除いて、エピタキシャル層１２の上面は被覆層１５により被覆されている。そして、ソース領域３３の上面にはソース電極２９が接続され、被覆層１５の上面には、ソース電極２９から成るパッドが形成される。更に、被覆層１５の上面には、上述したゲート電極３０と接続されたゲート電極パッド３４が形成される。半導体基板１１の裏面には、ドレイン電極である裏面電極１７が形成される。
【００５０】
図４（Ｂ）に示した半導体装置１０Ｉでは、半導体基板１１等を貫通する貫通電極２１が設けられており、他の構成は上述した半導体装置１０Ｈと同様である。
【００５１】
ここでは、被覆層１５の上面に設けたドレイン電極３５が、貫通電極２１を介して裏面電極１７と接続されている。従って、半導体装置１０Ｆの全ての電極（ソース電極２９、ゲート電極、ドレイン電極３５）が上面に設けられている。
【００５２】
＜第２の実施の形態＞
本形態では、図５および図６を参照して、図２（Ａ）に示した半導体装置１０Ｃの製造方法を説明する。
【００５３】
図５（Ａ）および図５（Ｂ）を参照して、先ず、半導体基板の表面にトレンチを形成する。
【００５４】
具体的には、先ず、厚みが数百μｍ（例えば４００μｍ）の半導体基板１１の上面に、厚みが２μｍ程度のエピタキシャル層１２を形成する。そして、エピタキシャル層１２上面に酸化膜４７を形成する。次に、トレンチ３６等が形成される予定の領域の酸化膜４７を部分的に除去する。酸化膜４７の部分的な除去は、ＣＦ４系のガスを用いて行われる。その後に、酸化膜４７をエッチングマスクとして、エピタキシャル層１２および半導体基板１１をドライエッチングしてトレンチ３６、３７が形成される。この際には、ハロゲン系のガスを用いてドライエッチングが行われる。
【００５５】
ここでは、図５（Ｂ）を参照して、トランジスタ等となる活性領域１９が完全に包囲されるようにトレンチ３６が形成され、更にこのトレンチ３６を囲むトレンチ３７が２重に形成されている。ここでは、２重にトレンチが形成されているが、トレンチの数は１重でも良いし、３重以上でも良い。
【００５６】
トレンチ３６の幅は、例えば３μｍ程度である。そして、トレンチ３６の深さＤ１は、最終的に形成される半導体装置の半導体基板の厚さ以上である。例えば、完成した半導体装置の半導体基板の厚み（最終ペレット厚）が１００μｍである場合は、トレンチ３６の深さは１０５μｍ以上である。この事項は、トレンチ３７に関しても同様である。
【００５７】
図５（Ｃ）を参照して、次に、トレンチ３６、３７に絶縁物を埋め込み、絶縁層１４Ａ、１４Ｂを形成する。埋め込まれる絶縁物としては、シリコン窒化物、シリコン酸化物、ＮＳＧ等を採用することができる。本工程では、例えばＣＶＤ（Chemical Vapor Deposition）が採用される。本工程にて、エピタキシャル層１２を被覆する被覆層１５が必要以上に厚くなったら、上面からエッチングして所定の厚さにする。
【００５８】
図６（Ａ）を参照して、次に、活性領域１９に不純物を導入してバイポーラトランジスタを形成する。具体的には、先ず、Ｎ型のエピタキシャル層１２の上方から選択的にボロンをイオン注入し、Ｐ型のベース領域２５を形成する。その後に、選択的にエピタキシャル層１２にリンをイオン注入して、ベース領域２５の内部に、Ｎ型のエミッタ領域２４を形成する。
【００５９】
図６（Ｂ）を参照して、次に、エミッタ領域２４およびベース領域２５を被覆する被覆層１５を部分的にエッチングして除去し、開口部を形成する。更に、真空蒸着等により、被覆層１５の上面に、例えばＡｌを順次堆積させ金属層を形成し、この金属層をエッチングして各電極を形成する。ここでは、エミッタ領域２４と接続されたエミッタ電極２６と、ベース領域２５と接続されたベース電極２７が形成される。更に、エミッタ電極２６およびベース電極２７が被覆されるように、ポリイミド膜またはＳｉＮ膜から成るパッシベーション膜１８を形成する。更に、ボンディングパッドとして機能する領域のエミッタ電極２６およびベース電極２７を、部分的にパッシベーション膜１８から露出させる。
【００６０】
図６（Ｃ）を参照して、次に、分離領域１３Ａ等に充填された絶縁物が露出するまで、半導体基板１１を裏面から除去する。本工程では、半導体基板１１の厚み（Ｔ１）が１００μｍ程度に成るまで、半導体基板１１を裏面から除去する。また、本工程では、エピタキシャル層１２と半導体基板１１とを加算した厚みＴ１が、分離領域１３Ａ等の深さよりも薄くなるまで、半導体基板１１の厚み部分が除去される。従って、本工程により、半導体基板１１の上面から裏面まで貫通して延在する分離領域１３Ａ、１３Ｂが形成される。また、半導体基板１１の除去は、エッチング、研削または研削とエッチングとの組み合わせにより行うことができる。
【００６１】
ここで、本工程により半導体基板１１が１００μｍ程度に薄くされると、半導体基板１１を搬送する工程にて半導体基板１１が割れる危険性が高くなる。従って、本工程以降の工程は、例えばガラス基板等の充分に支持力を有する支持基板に半導体基板１１を貼着して行っても良い。
【００６２】
図６（Ｄ）を参照して、次に、必要に応じて半導体基板１１の裏面に裏面電極を形成する。ここでは、例えば、半導体基板１１の裏面に、Ｔｉ−Ｎｉ−Ａｕを順次堆積して、裏面電極１７が形成される。ここでは、裏面電極１７はコレクタ電極として機能している。
【００６３】
上記工程が終了した後は、半導体基板１１（ウェハ）および各層をダイシングにより分離して、個別の回路装置が得られる。
【００６４】
更に、上述した製造方法では、活性領域１９にバイポーラトランジスタを形成する場合について説明したが、活性領域１９にショットキーバリアダイオードやＭＯＳＦＥＴを形成しても良い。
【００６５】
＜第３の実施の形態＞
本形態では、図７を参照して、半導体基板１１を貫通する貫通電極２１を具備する半導体装置の製造方法を説明する。本形態の製造方法は、貫通電極２１を形成する点に於いて上述した第２の実施の形態と異なり、他の部分は同一である。
【００６６】
図７（Ａ）を参照して、先ず、分離領域１３Ａ、１３Ｂが形成され且つ活性領域１９が形成された半導体基板１１を、接着材３８を介して支持基板３９の上面に貼着する。ここまでの製造工程は、上述した第２の実施の形態と同様である。支持基板３９は、薄い半導体基板１１を機械的に支持可能な厚さを有し、例えばガラス、プラスチック、金属等から成る。また、半導体基板１１の裏面（ここでは上面）は、酸化膜等から成るエッチングマスク４０により被覆される。そして、貫通孔が形成される予定の領域のエッチングマスク４０が部分的に除去されて開口部４２が設けられている。
【００６７】
図７（Ｂ）を参照して、次に、エッチングマスク４０を介してドライエッチングを行うことにより、半導体基板１１、エピタキシャル層１２、被覆層１５を貫通する貫通孔４１を形成する。貫通孔４１は、分離領域１３Ｂよりも外側（または内側）の領域の半導体基板１１等を貫通するように設けられている。
【００６８】
図７（Ｃ）を参照して、次に、貫通孔４１の内部および半導体基板１１の裏面（上面）に金属膜を形成して、貫通電極２１および裏面電極１７を形成する。本工程は、メッキ処理やスパッタにより行うことができる。メッキ処理により裏面電極１７等を形成する場合は、先ず、貫通孔４１の内壁にバリアメタル層を形成する。このバリアメタル層は、例えばチタンタングステン（ＴｉＷ）層、チタンナイトライド（ＴｉＮ）層、もしくはタンタルナイトライド（ＴａＮ）層等の金属層から成り、ＣＶＤ法等により形成される。次に、厚みが数百ｎｍ程度のＣｕから成るシード層（図示せず）を貫通孔４１の内壁（上記したバリアメタル層の内壁）および半導体基板１１の裏面の全域に形成する。このシード層の形成は、無電解メッキが好ましい。次に、このシード層を電極として用いる電解メッキを行うことにより、貫通孔４１の内壁および半導体基板１１の裏面に、厚みが数μｍ程度のＣｕから成る金属膜を形成する。これらの処理を行い、貫通電極２１を介して被覆層１５の下面に設けたコレクタ電極２８と電気的に接続された裏面電極１７が形成される。
【００６９】
上記工程が終了した後は、半導体基板１１を支持基板３９から剥離し、パッシベーション膜１８を部分的に除去してパッドとなる部分の各電極を露出させる。更に、半導体基板１１および各層をダイシングにより分離して、個別の半導体装置を得る。
【００７０】
＜第４の実施の形態＞
本形態では、図８および図９を参照して、貫通電極を有する半導体装置の製造方法を説明する。更に、本形態の半導体装置の製造方法では、貫通電極が内蔵される貫通孔を形成する工程にて、半導体基板（半導体ウェハ）に分離溝を設けて各半導体装置部を分離している。本形態の他の方法は、上記した第２の実施の形態または第３の実施の形態と同様である。
【００７１】
図８（Ａ）を参照して、先ず、各半導体装置部４３に活性領域１９および分離領域１３Ａ、１３Ｂが形成された半導体基板１１を用意する。ここで、半導体装置部４３とは、１つの半導体装置が形成される部位を指す。ここまでの工程は、上述した第３の実施の形態と同様である。そして、接着材３８を介して半導体基板１１を支持基板３９に貼着する。更に、半導体基板１１の裏面（ここでは上面）を、例えばシリコン酸化膜から成るエッチングマスク４０により被覆して、所定の形状にパターニングする。
【００７２】
上記工程により、エッチングマスク４０には、開口部４２、４６が形成される。開口部４２は、各半導体装置部４３に貫通孔を設けるために形成される。開口部４６は、各半導体装置部４３同士を分離する分離溝を設けるために形成される。
【００７３】
図８（Ｂ）は半導体基板１１であるウェハ４５の平面図である。ウェハ４５には、マトリックス状に多数個（例えば数百個）の半導体装置部４３が設けられている。そして、各半導体装置部４３の境界には、格子状に開口部４６が設けられている。また、各半導体装置部４３に形成されたエッチングマスク４０には、円形の開口部４２が設けられている。
【００７４】
図９（Ａ）を参照して、次に、エッチングマスク４０を介して半導体基板１１等をドライエッチングし、半導体装置部４３同士の間に分離溝４４を設け、各半導体装置部４３に貫通孔４１を設ける。ここで、貫通孔４１および分離溝４４は、半導体基板１１、エピタキシャル層１２および被覆層１５を貫通して設けられている。
【００７５】
本工程では、分離溝４４により各半導体装置部４３が分離される。更に、分離溝４４は、貫通孔４１と同時に形成されるので、分離溝４４を設けることによる工程数の増加や露光マスクの増加は抑制されている。更に、本工程では、エッチングにより各半導体装置部４３を分離しているため、ダイシングに伴うチッピング等の問題が発生せず、歩溜まりを向上させることができる。
【００７６】
図９（Ｂ）を参照して、次に、各半導体装置部４３に於いて、半導体基板１１の裏面および貫通孔４１の内部に金属膜を付着させて、裏面電極１７および貫通電極２１を形成する。ここでは、半導体装置部４３の側面にも金属膜が形成される。この側面の金属膜は、残存させても良いし、エッチング処理により除去しても良い。更に、各半導体装置部４３の間に位置する金属膜やパッシベーション膜１８は、除去されても良い。
【００７７】
上記工程が終了した後は、支持基板３９から各半導体装置部４３を分離させ、個別の半導体装置が得られる。
【図面の簡単な説明】
【００７８】
【図１】本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図２】本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。
【図３】本発明の半導体装置を示す図であり、（Ａ）−（Ｃ）は断面図である。
【図４】本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。
【図５】本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図６】本発明の半導体装置の製造方法を示す図であり、（Ａ）から（Ｄ）は断面図である。
【図７】本発明の半導体装置の製造方法を示す図であり、（Ａ）から（Ｃ）は断面図である。
【図８】本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図９】本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。
【図１０】従来の回路装置を示す斜視図である。
【符号の説明】
【００７９】
１０Ａ〜１０Ｉ          半導体装置
１１                    半導体基板
１２                    エピタキシャル層
１３Ａ〜１３Ｂ          分離領域
１４Ａ〜１４Ｂ          絶縁層
１５                    被覆層
１６                    電極
１７                    裏面電極
１８                    パッシベーション膜
１９                    活性領域
２１                    貫通電極
２２                    電極
２３                    コレクタ領域
２４                    エミッタ領域
２５                    ベース領域
２６                    エミッタ電極
２７                    ベース電極
２８                    コレクタ電極
２９                    ソース電極
３０                    ゲート電極
３１                    ドレイン領域
３２                    チャネル領域
３３                    ソース領域
３４                    ゲート電極パッド
３５                    ドレイン電極
３６                    トレンチ
３７                    トレンチ
３８                    接着材
３９                    支持基板
４０                    エッチングマスク
４１                    貫通孔
４２                    開口部
４３                    半導体装置部
４４                    分離溝
４５                    ウェハ
４６                    開口部
４７                    酸化膜
【図１】
2007317839.tif 000003
【図２】
2007317839.tif 000004
【図３】
2007317839.tif 000005
【図４】
2007317839.tif 000006
【図５】
2007317839.tif 000007
【図６】
2007317839.tif 000008
【図７】
2007317839.tif 000009
【図８】
2007317839.tif 000010
【図９】
2007317839.tif 000011
【図１０】
2007317839.tif 000012