(57)【要約】【課題】半導体装置としての最終的な歩留まりを向上する。【解決手段】配線１７を有する上下フィルム３，４と、これら各上下フィルム３，４に設けられる複数のペレット１，１’とを備え、各上下フィルム３，４が電気的に接続されてなる半導体パッケージの製造方法であって、配線１７にペレット１，１’が電気的に接続されて配線１７のパターンが共通する共通フィルム２を、２つの判別条件でこの判別条件ごとに良品と不良品とに判別する判別工程と、判別条件ごとに良品と判定された共通フィルム２の配線１７を異なる切断位置１０，１０’で選択的に切断することで、配線１７のパターンが異なる上フィルム３および下フィルム４をそれぞれ形成する切断工程とを有する。【選択図】図３
2007116027.tif 000002
【特許請求の範囲】
【請求項１】
配線を有する複数の配線基板と、該各配線基板に設けられる複数の半導体素子とを備え、前記各配線基板が電気的に接続されてなる半導体装置の製造方法であって、
前記配線に前記半導体素子が電気的に接続されて前記配線のパターンが共通する共通配線基板を、複数の判別条件で該判別条件ごとに良品と不良品とに判別する判別工程と、
前記判別条件ごとに良品と判定された前記共通配線基板の前記配線を異なる切断位置で選択的に切断することで、前記配線のパターンが異なる複数種の配線基板をそれぞれ形成する切断工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記切断工程後に、前記複数種の配線基板を積層して電気的に接続する積層工程を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記判別工程と前記切断工程との間に、前記共通配線基板を積層して電気的に接続する積層工程を有する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記共通配線基板は、前記配線の分岐を有し、
前記切断工程では、前記配線における前記分岐の前後にそれぞれ位置する前記切断位置で、前記共通配線基板を選択的に切断する請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記共通配線基板には、前記半導体素子が電気的に接続された前記共通配線基板の特性を判別するための判別端子が設けられ、前記切断位置で切断することで前記判別端子が切り離される請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記共通配線基板には、前記半導体素子を識別するための複数の識別端子が設けられ、該複数の識別端子のいずれかを選択的に前記配線に電気的に接続する工程を有する請求項１ないし５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
配線を有する複数の配線基板と、該各配線基板に設けられる複数の半導体素子とを備え、前記各配線基板が電気的に接続されてなる半導体装置であって、
前記配線のパターンが共通する共通配線基板の前記配線が異なる切断位置で選択的に切断されて前記配線のパターンが異なっている複数種の前記配線基板を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が設けられた複数の配線基板が積層されてなる半導体装置の製造方法、および半導体装置に関する。
【背景技術】
【０００２】
半導体装置としては、半導体素子が設けられた配線基板であるフィルムが複数積層されて互いに電気的に接続されたいわゆるｓＦＢＧＡ（stacked Fine-pitch Ball Grid Array）と呼ばれる積層型の半導体パッケージが知られている（例えば、特許文献１〜３参照。）。
【０００３】
従来の半導体パッケージの一例としては、半導体素子としてのペレットがそれぞれ実装されて、２層で積層される上フィルムおよび下フィルムを有しており、これら上下フィルム上の配線に設けられた上下結線用接続部が半田ボールで接合されて構成されている。このような従来の半導体パッケージの製造方法は、フィルム上にペレットを電気的に接続して実装する実装工程と、フィルム上にペレットが実装されたものを良品と不良品とに判別する判別工程と、判別工程において単品で良品となったものを上下に積み重ねて接合する積層工程とを有している。また、下フィルムには、フィルム下面に半田ボールによるコンタクトピン群が形成されている。これらコンタクトピン群は、上下ペレットのいずれかを選択するために、いくつかのコンタクトピンが上下フィルムで固有のものとなっており、また上下フィルムで共通に使用される共通コンタクトピンを含んでいる。
【０００４】
従来の半導体パッケージについて、共通コンタクトピンに接続される上下フィルム上の配線および結線方法を、図面を参照して詳細に説明する。
【０００５】
図６に示すように、上下フィルム１０３，１０４で共通に使用される共通コンタクトピン１０９’では、下フィルム１０４上の配線１１１は、判別パッド１０６’、下ペレット上のボンディングパッド、上下結線用接続部１０７、下面コンタクトピン１０９’にそれぞれ結線されている。下ペレット上のボンディングパッドは、配線１１１’’の端部に結線されて、電気的に接続されている。また、上フィルム１０３上の配線１１１は、判別パッド１０６，上ペレット上のボンディングパッド（不図示）、上下結線用接続部１０７にそれぞれ結線される。上ペレット上のボンディングパッドは、配線１１１’の端部に結線されて、電気的に接続される。
【０００６】
そして、上ペレットが接続された上フィルム１０３、および下ペレットが接続された下フィルム１０４の判別を行った後、良品と判定されたものは、判別パッド１０６，１０６’の切り離し工程で、切断位置１１０，１１０’に沿ってそれぞれ切断される。そして、判別パッド１０６，１０６’が切断された上フィルム１０３と下フィルム１０４は、上下結線用接続部１０７で半田ボール１０８を介して結線されると共に接合固定される。上下ペレットは、共通コンタクトピン１０９’を用いて電気信号の入出力が可能となる。
【０００７】
続いて、従来の他の半導体パッケージについて、上下ペレット識別用コンタクトピンに接続される上下フィルム上の配線および結線方法について、図面を参照して詳細に説明する。
【０００８】
図７に示すように、上下ペレット識別用コンタクトピン２１２，２１２’にそれぞれ電気的に接続される下フィルム２０４上の配線２１６、２１６’は、上ペレット識別用コンタクトピン２１２に結線される配線２１６と、下ペレット識別用コンタクトピン２１２’に結線される配線２１６’とに分離されており、互いに独立している。ここで、配線２１６は、上下結線用接続部２０７および上ペレット識別用コンタクトピン２１２のみに接続されている。また、配線２１６’は、判別パッド２０６’、下ペレット上のボンディングパッド（不図示）、下ペレット識別用コンタクトピン２１２’にそれぞれ接続されている。下ペレット上のボンディングパッドは、配線２１６’’の端部に結線されて、電気的に接続されている。
【０００９】
一方、上フィルム２０３上の配線２１５は、判別パッド２０６、上ペレット上のボンディングパッド、上下結線用接続部２０７にそれぞれ接続されている。上ペレット上のボンディングパッドは、配線２１５’の端部に結線されて、電気的に接続されている。
【００１０】
そして、上ペレットが接続された上フィルム２０３、および下ペレットが接続された下フィルム２０４の判別を行った後、良品として判定されたものは、判別パッド２０６，２０６’を切り離す切断位置２１０、２１０’で切断される。上下ペレットは、独立して設けられた上下ペレット識別用コンタクトピン２１２，２１２’を用いて信号の入出力が可能となる。
【００１１】
この従来の半導体パッケージの仕様では、上下フィルム２０３，２０４上の各配線のパターンが、上下フィルム２０３，２０４で固有である。このために、上下フィルム２０３，２０４は、それぞれ専用に独立して設計する必要があると共に、上下フィルム２０３，２０４のいずれかにペレットが接続された時点で、そのペレットは、上ペレットと下ペレットのどちらかに決定されてしまう。
【特許文献１】特開２００２−０７６２６６号公報
【特許文献２】特開平０２−０８６１３９号公報（３頁）
【特許文献３】特開昭６４−０８１３４８号公報（３頁）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の半導体パッケージの製造方法には以下の問題がある。上述したように、下フィルムには、フィルム下面に半田ボールによるコンタクトピンが形成されるが、上下ペレットのいずれかを選択するために、いくつかのコンタクトピンが上下フィルムで固有のものとなっている。したがって、上下フィルムで固有のコンタクトピンに配線するために、上下フィルムが、それぞれ独自の配線パターンを有している。このため、第１の問題点は、それぞれ専用に製造される上下フィルムの製造コストがそれぞれかかるということである。
【００１３】
さらに、上下フィルムでは、ペレットのフィルム接続パッドから外部コンタクトピンまでの配線長および配線レイアウトがそれぞれ異なっている。このために、ペレットが実装された上下フィルムを良品と不良品とに判別する判別工程で、各フィルム単品としての判別時に求められる所望の特性が上ペレットと下ペレットとで異なっている。このため、共通仕様のペレットを使用して判別が行われる場合、比較的厳しい特性を求められる一方側のフィルムに合わせて判別条件を設定した場合、他方側のフィルムでは、本来の歩留まりよりも不必要に歩留りが低下してしまう。
【００１４】
例えば、判別工程で、特性が劣るペレットであった場合に、上ペレットとしては所望の特性を満たしていないが、下ペレットとしては特性を満たすという状況が生じる。このとき、この特性の差があることが把握されるときは、ペレットの単品としての判別時であり、従来では既に上下用としての割り当てが決定された後である。このため、上ペレットとして割り当てられたペレットは不良品となり、判別時の歩留りを低下させる。したがって、第２の問題点は、上下フィルムでそれぞれに要求される特性差が生じている場合、その特性差に応じて判別時の歩留りも低下するということである。また、これに伴う第３の問題点は、上下フィルムで特性差が生じた場合に、半導体パッケージとしての最終組立個数が、歩留りが悪い側のフィルムの良品数に制限されてしまうことである。これら３つの問題点は全て、上下フィルムが異なるフィルム仕様にされていることに起因する。
【００１５】
詳細な具体例として、従来の半導体パッケージの製造方法における判別工程について、図面を参照して説明する。
【００１６】
図８に示すように、まず、それぞれの上下フィルム上にペレットを実装する（ステップ３０１，３０２）。ここで、上下フィルムを積層した際に、配線長の違い等のために、上ペレットの方が下ペレットよりも所望の特性が得られにくいと仮定する。この場合、ステップ３０３で、ペレットが実装された上フィルムを判別する際に、上下フィルムの積層後の歩留りを考慮し、ステップ３０４で下フィルムに対する判別条件よりも厳しく設定することが考えられる。
【００１７】
このように判別条件を設定した場合には、上下フィルムそれぞれの母数をＺ個として、ステップ３０４における上フィルムの歩留り（Ｘ個）は、ステップ３０７における下フィルムの歩留り（Ｙ個）よりも少なくなり、ステップ３０９での半導体パッケージとしての最終組立個数が、上フィルムの良品数に伴ってＸ個となってしまう。
【００１８】
このとき、組み立てられなかった残りフィルムが（Ｙ−Ｘ）個余ってしまい、不良数は上下フィルムで合わせて（２Ｚ―Ｘ−Ｙ）個となる。もちろん、下フィルムの方が、上フィルムとの積層後に、上フィルムよりも所望の特性が得られにくい場合もある。この状況は、一例として、下フィルムが下方に配置されることで発熱の影響を受けやすいことから起こりうると考えられる。この場合には、下フィルムの良品数によって、半導体パッケージとしての最終組立個数が決定されてしまう。さらに、上下フィルムを共通仕様で判別する場合を考えたとしても、より得られにくい厳しい特性が求められる一方側のフィルムに合わせて判別条件を設定した場合に、他方側のフィルムで不必要に歩留りが低下してしまう不都合がある。
【００１９】
そこで、本発明は、半導体装置としての最終的な歩留まりを向上することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上述した目的を達成するため、本発明に係る半導体装置の製造方法は、配線を有する複数の配線基板と、これら各配線基板に設けられる複数の半導体素子とを備え、各配線基板が電気的に接続されてなる半導体装置の製造方法であって、配線に半導体素子が電気的に接続されて配線のパターンが共通する共通配線基板を、複数の判別条件でこの判別条件ごとに良品と不良品とに判別する判別工程と、判別条件ごとに良品と判定された共通配線基板の配線を異なる切断位置で選択的に切断することで配線のパターンが異なる複数種の配線基板をそれぞれ形成する切断工程とを有する。
【００２１】
以上のように構成した本発明に係る半導体装置の製造方法によれば、複数種の配線基板のいずれにも流用可能となるように共通する配線のパターンが形成された共通配線基板を、各種類の配線基板の歩留まりの差に応じて、いずれかの配線基板用から他の配線基板用にそれぞれ振替することで、各種類の配線基板での歩留まりの差が抑えられ、半導体装置としての最終的な歩留りの向上が図られる。
【００２２】
また、本発明に係る半導体装置の製造方法は、切断工程後に、複数種の配線基板を積層して電気的に接続する積層工程を有してもよい。
【００２３】
また、本発明に係る半導体装置の製造方法は、判別工程と切断工程との間に、共通配線基板を積層して電気的に接続する積層工程を有してもよい。
【００２４】
また、本発明に係る半導体装置の製造方法は、共通配線基板が配線の分岐を有し、切断工程で、配線における分岐の前後にそれぞれ位置する切断位置で、共通配線基板を選択的に切断してもよい。
【００２５】
また、本発明に係る半導体装置は、配線を有する複数の配線基板と、各配線基板に設けられる複数の半導体素子とを備え、各配線基板が電気的に接続されてなる半導体装置であって、配線のパターンが共通する共通配線基板の配線が異なる切断位置で選択的に切断されて配線のパターンが異なっている複数種の配線基板を備える。
【発明の効果】
【００２６】
上述したように本発明によれば、半導体装置としての最終的な歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の具体的な実施形態について、図面を参照して説明する。
【００２８】
図１は、本実施形態の半導体パッケージの全体構成を示す図である。半導体パッケージは、図１（ａ），（ｂ）に示すように、半導体素子としてのペレット１，１’と、これらペレット１，１’がそれぞれ実装された配線基板としての上フィルム３および下フィルム４とを備えている。積層された上フィルム３および下フィルム４は、共通フィルム２から選択的に形成されている。
【００２９】
各上下フィルム３，４は、配線１７と、この配線１７に電気的に接続されて設けられた判別パッド６，６’および上下結線用接続部７とを有している。ペレット１，１’は、上下フィルム３，４に配線１７を介して結線される。上下フィルム３，４は、上下結線用接続部７が半田ボール８を介して接合されることで、電気的に接続されている。また、下フィルム４には、フィルム下面に、半田ボールからなるコンタクトピン９が設けられている。通常、ペレット１，１’がそれぞれ配置された共通フィルム２は、上下フィルム３，４として積層される前に、単独で判別パッド（判別端子）６を介して動作テストが行われ、所望の特性が得られているか否かが判別される。
【００３０】
判別が行われた後に、良品として判定された共通フィルム２は、判別パッド６，６’の切り離し工程で、切断位置１０，１０’に沿って選択的に切断されることで、上フィルム３および下フィルム４として使用される。そして、上下フィルム３，４は、積層されて、上下結線用接続部７が半田ボール８で結線されて固定される。なお、判別パッド６，６’を切り離す切断工程は、上下フィルム３，４の積層後、すなわち上下フィルム３，４が結線されて接合された後に行われてもよい。
【００３１】
下フィルム４上に設けられた配線１７は、判別パッド６’、ペレット１’上のボンディングパッド（不図示）、上下結線用接続部７、フィルム下面のコンタクトピンのいくつかにつながっており、ペレット１’と判別パッド６’との接続、ペレット１’とコンタクトピンとの接続、上フィルム３とコンタクトピンとの接続に用いられる。また、上フィルム３上の配線は、判別パッド６、ペレット１上のボンディングパッド（不図示）、上下結線用接続部７につながっており、ペレット１と判別パッド６との接続、下フィルム４上に設けられた配線１７を経由した上ペレット１とコンタクトピンとの接続に用いられる。
【００３２】
下フィルム４の下面に配置されたコンタクトピン９と、上下フィルム３，４との接続状態について、図２を参照して詳細に説明する。上下フィルム３，４は、一部のコンタクトピンと配線とを電気的に接続する構成を除いて、全て共通のコンタクトピンを有しており、通常、上下フィルム３，４は交互に使用される。上下フィルム３，４のどちらとして働かせるかは、上下フィルム３，４が独立して一部に有している上下ペレット識別用コンタクトピン１２，１２’，１３，１３’，１４，１４’によって決定される。ここでは、上ペレット識別用コンタクトピン１２，１３，１４は、上フィルム３上のペレット１に接続され、下ペレット識別用コンタクトピン１２’，１３’，１４’は、下フィルム４上のペレット１’に接続され、どちらの上下ペレット識別用コンタクトピン群を選択するかによって、上下フィルム３，４の選択がなされる。
【００３３】
以上のように構成される半導体パッケージの製造方法は、配線１７にペレット１，１’が電気的に接続されて配線１７のパターンが共通する共通フィルム２を、２つの判別条件でこれら判別条件ごとに良品と不良品とに判別する判別工程と、判別条件ごとに良品と判定された共通フィルム２の配線１７を異なる切断位置１０，１０’で選択的に切断することで、配線１７のパターンが異なる２種類の上下フィルム３，４をそれぞれ形成する切断工程とを有している。なお、本実施形態において共通コンタクトピンに電気的に接続される配線は従来の構成と同一である。
【００３４】
図３（ａ）に示すように、本実施形態の半導体パッケージでは、判別パッド６，６’を切り離す切断工程の前では、共通フィルム２が上下フィルム３，４としての区別がされておらず、配線１７のパターンが全ての共通フィルム２で同一である。ここで、共通フィルム２上の配線１７は、ペレット１，１’上のボンディングパッド、判別パッド６，６’、上下結線用接続部７、上下ペレット識別用コンタクトピン１２，１２’にそれぞれ結線されると共に、配線１７が配線１７ａ，１７ｂに分かれる分岐２１を有している。
【００３５】
上下結線用接続部７および上ペレット識別用コンタクトピン１２は、この分岐２１で分かれた一方の配線１７ａ上に形成されている。各上下ペレット１，１’上のボンディングパッドは、配線１７ａ’，１７ａ’’の端部にそれぞれ結線されて、電気的に接続されている。
【００３６】
そして、ペレット１，１’が接続された共通フィルム２の判別を行った後、良品として判定された共通フィルム２の内で、上フィルム３として使用するものは、判別パッド６側から見て分岐２１の手前の切断位置１０’で切断される。また、下フィルム４として使用するものは、判別パッド６’側から見て分岐２１の後の切断位置１０’’で切断される。判別パッド６，６’が切り離された後、上下フィルム３，４は、上下結線用接続部７で結線されて固定されるが、この状態で上下ペレットは、独立した上下ペレット識別用コンタクトピン１２，１２’をそれぞれ有し、それぞれ独立的に信号の入出力が可能となる。
【００３７】
次に、本実施形態の半導体パッケージの製造方法における判別工程について、図面を参照して説明する。
【００３８】
図４に示すように、まず、共通フィルム上にペレットを実装する（ステップ５１）。ここで、共通フィルムの母数は、従来との比較のために、上述した図８の上下フィルムそれぞれの母数の和と等しい２Ｚ個とする。上述した図８での仮定に従い、上下フィルムの積層時、上フィルムの方が下フィルムよりも所望の特性が得られにくいとすると、ステップ５２での判別では、上フィルム用と下フィルム用との２つの判別条件をそれぞれ設定し、判別条件ごとに２種類の良品をそれぞれ判別する。ここで、上フィルム用としての判別条件を満たした良品数は、２Ｘ個となり（ステップ５３）、判別条件が比較的緩い下フィルム用としての判別条件を満たした良品数は、２（Ｙ−Ｘ）個になる（ステップ５４）。したがって、上フィルム用および下フィルム用としての各判別条件に不適合な不良品数は、２（Ｚ−Ｙ）個となる（ステップ５５）。
【００３９】
上フィルム用の判別条件を満たした良品は、通常、下フィルム用の判別条件を満たす良品としての所望の特性を満足する。このため、各判別条件による良品数が、２Ｙ≧２Ｘ≧２（Ｙ−Ｘ）、［Ｙ≧Ｘ≧Ｙ／２］を満足する限り、（２Ｘ−Ｙ）個を、上フィルム用として判別された良品から下フィルム用としての良品に振替する（ステップ５３）ことで、半導体パッケージとしての最終組立個数がＹ個（ステップ５６，５７）となり、残りフィルムは０個、不良フィルム数は２（Ｚ−Ｙ）個となる。したがって、従来の製造方法における半導体パッケージとしての最終組立個数がＸ個であるのに比較して、本実施形態の製造方法における半導体パッケージとしての最終組立個数がＹ個に増加し、残りフィルム数の減少、不良フィルム数の減少となる。
【００４０】
一方、図５中のステップ６１〜６４に示すように、各判別条件による良品数が、０≦２Ｘ＜２（Ｙ−Ｘ）、［０≦Ｘ＜Ｙ／２］となった場合には、良品の振替が不可能であるが、この場合であっても、半導体パッケージとしての最終組立個数は２Ｘ個となり（ステップ６６）、従来の製造方法における最終組立個数の２倍である。このとき、残りフィルム数は（２Ｙ−４Ｘ）個となり、半導体パッケージの最終組立個数が増えた分、明確に従来との比較はできないが、不良フィルム数は２（Ｚ−Ｙ）個となり（ステップ６５）、従来に比較して減少する。
【００４１】
上述したように、半導体パッケージの製造方法によれば、共通フィルム２を２種類の判別条件で上フィルム用および下フィルム用としての良品をそれぞれ判別する判別工程を有することによって、上フィルムおよび下フィルムの各良品数に応じて、例えば一方の上フィルム用としての良品から他方の下フィルム用としての良品に振替をすることで、半導体パッケージとしての最終的な歩留まりを向上し、半導体パッケージの生産性が向上される。
【００４２】
また、この半導体パッケージの製造方法によれば、共通フィルム２から上下フィルム３，４をそれぞれ形成することで、上下フィルム３，４をそれぞれ専用に製造する必要がなく、フィルムである配線基板の製造コストを低減することができる。また、この半導体パッケージの製造方法によれば、共通フィルム２を使用することで、フィルム上にペレットを実装する工程で、上下フィルムとして２種類の異なる仕様のフィルムをそれぞれ取り扱う煩雑さの解消にもつながり、生産時間の短縮にも寄与する。
【００４３】
なお、上述した実施形態の半導体パッケージの製造方法では、判別工程で上フィルム用および下フィルム用としての良品をそれぞれ判別する判別工程を有する構成にされたが、判別工程で、共通フィルムを他の切断位置で切断することで形成される他のフィルム用としての良品を判別することで、他のフィルム用へ、または他のフィルム用から、振替が行われる構成に適用されてもよいことは勿論である。
【図面の簡単な説明】
【００４４】
【図１】本実施形態の半導体パッケージを示す図である。
【図２】前記半導体パッケージを示す底面図である。
【図３】共通フィルムが切断位置で選択的に切断されて積層される構成を説明するための斜視図である。
【図４】前記半導体パッケージの製造方法における判別工程を説明するためのフローチャートである。
【図５】前記半導体パッケージの製造方法における判別工程を説明するためのフローチャートである。
【図６】従来の半導体パッケージを示す斜視図である。
【図７】従来の他の半導体パッケージを示す斜視図である。
【図８】従来の半導体パッケージの製造方法を説明するためのフローチャートである。
【符号の説明】
【００４５】
１，１’  ペレット
２  共通フィルム
３  上フィルム
４  下フィルム
１０，１０’  切断位置
１７，１７ａ，１７ｂ  配線
２１  分岐
【図１】
2007116027.tif 000003
【図２】
2007116027.tif 000004
【図３】
2007116027.tif 000005
【図４】
2007116027.tif 000006
【図５】
2007116027.tif 000007
【図６】
2007116027.tif 000008
【図７】
2007116027.tif 000009
【図８】
2007116027.tif 000010