(57)【要約】【課題】半導体基板の上面のほぼ全面に導電層を形成するのではなく、必要な領域のみに導電層を形成することにより、O2アッシングによる導電層の除去工程を不要としたワイヤーレスＣＳＰタイプの半導体装置及び半導体装置の製造方法を提供する。【解決手段】複数の電極が形成されるとともにこれらの電極が形成された電極形成面にパッシベーション膜が形成された半導体チップと、パッシベーション膜の上面に設けた保護膜と、電極に接続させながら保護膜の上面に設けた再配線と、この再配線に接続したポストと、再配線を被覆した封止樹脂層とを備える半導体装置及びこの半導体装置の製造方法において、保護膜は個々に分離された所定形状にパターンニングして形成し、再配線を、個々に分離された各保護膜の上面にそれぞれ設けて、保護膜間に導電層が形成されることを防止する。【選択図】図１
2007317969.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極が形成されるとともにこれらの電極が形成された電極形成面にパッシベーション膜が形成された半導体チップと、
前記パッシベーション膜の上面に設けた所定形状にパターンニングされた保護膜と、
前記電極に接続するとともに個々に分離された前記の各保護膜の上面にそれぞれ設けた再配線と、
この再配線に接続したポストと、
前記再配線を被覆した封止樹脂層と
を備えた半導体装置。
【請求項２】
複数の電極が設けられ、これらの電極が設けられた電極形成面にパッシベーション膜が設けられた半導体チップの前記パッシベーション膜の上面に保護膜を形成する工程と、
前記の各電極にそれぞれ接続させて前記保護膜の上面に再配線を形成する工程と、
前記再配線に接続させたポストを形成する工程と、
前記再配線を被覆する封止樹脂層を形成する工程と
を有する半導体装置の製造方法において、
前記再配線が形成される再配線形成領域の間に位置する前記保護膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記再配線形成領域の間に位置する前記保護膜の除去は、パッシベーション膜の上面全面に形成した保護膜に前記電極を露出させるための開口を形成するパターンニングと同時に行うことを特徴とする請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に、半導体装置がいわゆるウエーハレベルＣＳＰである半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
昨今、半導体チップでは、高性能化のために低誘電率の絶縁膜が用いられることが多くなり、この低誘電率の絶縁膜が機械的にもろいことから、外部との電気的な接続を行う際にボンディングワイヤーや半田バンプなどのような比較的大きい応力が発生する接続方法を用いることが困難となっている。また、半導体チップに十分な駆動電流を供給するために半導体チップ上には低抵抗配線を形成することが必要となっている。
【０００３】
そこで、半導体チップでは、半導体チップの電極が形成された電極形成面に導電体製のポストを設けるとともに、このポストと電極とを接続する導電配線の再配線を設け、この再配線を被覆する封止樹脂層を半導体チップの電極形成面側に装着することが行われている。
【０００４】
特に、ポストを設ける際には、半導体チップの電極形成面に保護膜を設けて、この保護膜の上面にポストを形成することにより、外部との電気的な接続を行う際にポストを介して半導体チップに大きな応力が作用することを防止している。
【０００５】
このような、保護膜、再配線、ポスト、封止樹脂層の形成は、ウエーハ状態の半導体基板をダイシングによって切断分離する前にウエーハ状態で行っており、保護膜、再配線、ポスト、封止樹脂層が形成された後にダイシングによって個々に分離して半導体装置としている。このような半導体装置は、ウエーハレベルＣＳＰ（Chip Scale（またはSize）Package）、あるいはワイヤーレスＣＳＰと呼ばれている（例えば、特許文献１参照。）。このようなウエーハレベルＣＳＰの形成、特に、保護膜、再配線、ポスト、封止樹脂層の形成は、具体的には以下のように行っている。
【０００６】
まず、図８に示すように、所要の回路が形成された半導体基板には所定位置に電極110を設けており、この電極110が設けられた半導体基板100の電極形成面にはパッシベーション膜120を設けている。そして、パッシベーション膜120の上面にはポリイミド膜製の保護膜130を設けている。保護膜130は、半導体基板100の電極形成面の全面に形成したポリイミド膜をパターンニングして形成しており、電極110部分のポリイミド膜を除去することにより電極11を露出させている。
【０００７】
保護膜130の形成後、Ar（アルゴン）スパッタを行って保護膜130の上面の水素やフッ素を除去して炭素を残留させることにより、図９に示すように、保護膜130の上面にはカーボンリッチとなった導電層140を形成し、この導電層140の上面には銅のスパッタリングによってバリアメタル層150を形成し、このバリアメタル層150の上面には、所定形状にパターンニングした再配線160を形成している。再配線160は、バリアメタル層150の上面に電界めっき処理によって銅被膜を形成し、この銅被膜の上面に所定形状にパターンニングしたレジストマスク（図示せず）を形成し、このレジストマスクを用いて銅被膜をエッチングして形成している。再配線160の形成後、レジストマスクは除去している。
【０００８】
再配線160の形成後、再配線160の所定位置には、図１０に示すように銅製のポスト170を形成し、このポスト170の形成後、再配線160の形成の下地として用いたバリアメタル層150をエッチングによって除去している。なお、ポスト170は、半導体基板100上面にドライフィルムレジストを設けて、ポスト170が形成される部分のドライフィルムレジストに開口を形成し、電界めっき処理によってドライフィルムレジストに開口部分に銅被膜を形成することによって形成している。その後ドライフィルムレジストは除去している。
【０００９】
バリアメタル層150の除去後、導電層140を残したままでは導電層140を介して全てのポスト170及び電極110が導通された状態となっているので、図１１に示すように再配線160で被覆されていない部分の導電層140を除去している。導電層140はカーボンによって導通状態となっているので、カーボンを除去する必要があり、O2アッシングによって導電層140の除去を行っている。
【００１０】
導電層140の除去後、半導体基板100上面には封止樹脂層180を形成して再配線160を封止し、その後、封止樹脂層180ごと半導体基板100をダイシング処置によって切断分離して、封止樹脂層180内に保護膜130、再配線160、ポスト170を備えるとともに、この封止樹脂層180が装着された半導体チップからなるウエーハレベルＣＳＰの半導体装置を形成している。
【特許文献１】特開２００１−２４４３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述したように、再配線の形成のための下地となるバリアメタル層を形成する前に、バリアメタル層が形成される保護膜の上面にArスパッタによってカーボンリッチな導電層を形成した場合には、確かに導電層を介してバリアメタル層を保護膜に強固に接合させることができるが、ポストの形成後に不要となる導電層を除去する必要があり、O2アッシングが不可欠となっていた。
【００１２】
にもかかわらず、O2アッシングの処理が十分ではなかった場合、あるいは手違いなどでO2アッシングの工程が抜けた場合には、残存した導電層によってポスト間に導通が生じることがあり、ショート不良を生じさせるおそれがあるという問題があった。
【００１３】
特に、O2アッシングの処理では処理の終了の判定が困難であって、マージンを確保するために８０℃以下の低温でのO2アッシングの処理時間を長くした場合には、保護膜にクラックが生じやすくなり、リーク不良を生じさせるおそれがあった。
【課題を解決するための手段】
【００１４】
そこで、本発明の半導体装置では、複数の電極が形成されるとともにこれらの電極が形成された電極形成面にパッシベーション膜が形成された半導体チップと、パッシベーション膜の上面に設けた所定形状にパターンニングされた保護膜と、電極に接続するとともに個々に分離された各保護膜の上面にそれぞれ設けた再配線と、この再配線に接続したポストと、再配線を被覆した封止樹脂層とを備えることとした。
【００１５】
また、本発明の半導体装置の製造方法では、複数の電極が設けられ、これらの電極が設けられた電極形成面にパッシベーション膜が設けられた半導体チップのパッシベーション膜の上面に保護膜を形成する工程と、各電極にそれぞれ接続させて保護膜の上面に再配線を形成する工程と、再配線に接続させたポストを形成する工程と、再配線を被覆する封止樹脂層を形成する工程とを有する半導体装置の製造方法において、再配線が形成される再配線形成領域の間に位置する保護膜を除去する工程を有することとした。
【００１６】
さらに、再配線形成領域の間に位置する保護膜の除去は、パッシベーション膜の上面全面に形成した保護膜に電極を露出させるための開口を形成するパターンニングと同時に行うことにも特徴を有するものである。
【発明の効果】
【００１７】
本発明によれば、再配線の下地となっている保護膜を個々に分離させておき、各保護膜の上面にそれぞれ再配線を設けたことにより、保護膜の上面に形成される導電層の確実な分離を行うことができるので、ショート不良が発生することを防止できる。
【００１８】
しかも、従来では、ショート不良の発生を防止するためにO2アッシング処理による導電膜の除去処理が必要であったが、保護膜を個々に分離させているのでショート不良の原因となっている導電膜自体が形成されないことによって、O2アッシング処理自体を不要として工程削減をすることができるとともに、O2アッシング処理で保護膜が損傷を受けることも防止できる。したがって、O2アッシング処理で保護膜の損傷状態を確認していたリークチェック自体も不要とすることができ、工程のさらなる削減を行うことができる。
【発明を実施するための最良の形態】
【００１９】
本発明の半導体装置及び半導体装置の製造方法では、いわゆるウエーハレベルＣＳＰと呼ばれる半導体チップと、この半導体チップの一側面に重ね合わせた封止樹脂層とを備えた半導体装置及び半導体装置の製造方法であって、封止樹脂層には、外部との電気的な接続に用いるためのポストと、このポストに接続するとともに半導体チップの電極にも接続した再配線と、再配線の下地となっている保護膜とを設けているものである。
【００２０】
特に、保護膜は、従来では、再配線のパターンとは無関係に半導体チップの電極以外の部分を全て被覆するように設けていたのに対し、本発明では、再配線のパターンに合わせてパターンニングして、配線ごとに分離独立させた保護膜を設けているものである。
【００２１】
すなわち、隣接した再配線の間には保護膜が除去された溝が形成されており、保護膜の上面にArスパッタによってカーボンリッチとなった導電層を形成した際に、溝部分においては導電層が形成されないことにより、各導電層を溝によって完全に分離している。
【００２２】
したがって、導電層を除去するためのO2アッシング処理を不要として工程短縮を図ることができるとともに、O2アッシング処理を行わないことによりO2アッシング処理によって保護膜に損傷が生じることを防止して、この損傷の程度をチェックしていたリークチェックを不要とすることができ、さらなる工程短縮を図ることができる。
【００２３】
以下において、本発明の実施形態を図面に基づいて詳説する。図１は、本実施形態の半導体装置Ａの要部断面模式図である。
【００２４】
本実施形態の半導体装置Ａは、複数の電極11が形成されるとともにこれらの電極11が形成された電極形成面にパッシベーション膜12が形成された半導体チップ10と、パッシベーション膜12の上面に設けた所定形状にパターンニングされた保護膜13と、電極11に接続するとともに溝19によって個々に分離された各保護膜13の上面にそれぞれ設けた再配線16と、この再配線16に接続したポスト17と、再配線16を被覆した封止樹脂層18とを備えている。
【００２５】
特に、溝19によって個々に分離された各保護膜13の上面には、導電層14と、バリアメタル層150とを設けており、導電層14は各保護膜13の間に溝19が設けられていることによって保護膜13ごとに電気的に孤立させて設けている。
【００２６】
したがって、導電層14を介して隣接した保護膜13上の再配線16がショート状態となることがなく、ショート不良の発生を防止できる。
【００２７】
以下において、封止樹脂層18部分の製造構成を詳説する。まず、図２に示すように、所要の回路が形成された半導体基板10には所定位置に電極11が設けられており、この電極11が設けられた半導体基板10の電極形成面にはパッシベーション膜12が設けられている。ここで、半導体基板10は、ダイシング処理によって個々の半導体チップに分離される前のウエーハ状態となっている。
【００２８】
このようにパッシベーション膜12が設けられた半導体基板10を用い、この半導体基板10には、図３に示すように、パッシベーション膜12上にポリイミド膜を製膜して保護膜13を設けている。特に、ポリイミド膜は、半導体基板10の上面にポリイミド膜となるポリイミド溶液をスピンコートなどによって塗布し、半導体基板10の上面に所定のマスクを配置して紫外線を照射することにより紫外線が照射された部分のポリイミド溶液を硬化させ、未硬化のポリイミド溶液を洗浄除去することにより硬化した部分を残存させて、所定パターンとしたポリイミド膜を製膜して保護膜13としている。
【００２９】
ここで、従来では、半導体基板10に塗布したポリイミド溶液は、半導体基板10の電極11部分を除いて全面を硬化させていたが、本実施形態では、再配線16の形成パターンに合わせてパターンニングしたポリイミド膜を製膜することにより、再配線16が形成される再配線形成領域の間に位置する保護膜が除去されて、保護膜が除去部分を溝19としている。したがって、保護膜13は少なくとも再配線16の配設数と同数設けている。しかも、各保護膜13の間には所定幅の溝19を設けており、この溝19の幅はできるだけ大きい方が望ましい。
【００３０】
特に、保護膜13の形成時には、電極11を露出させる開口を形成するためのパターンニングと同時に、保護膜13を個々に分離する溝19を形成するためのパターンニングを行って再配線形成領域の間に位置する保護膜を除去することにより、製造工程を新たに追加することなく保護膜13の個々の分離を行うことができる。
【００３１】
保護膜13の形成後、Arスパッタを行って保護膜13の上面の水素やフッ素を除去して炭素を残留させることにより、図４に示すように、保護膜13の上面にはカーボンリッチとなった導電層14を形成し、この導電層14の上面には銅のスパッタリングによってバリアメタル層15を形成している。バリアメタル層15は、導電層14を介して保護膜13に接合されることにより、強固に接合することができる。
【００３２】
なお、導電層14の形成において、隣接した保護膜13の間の溝部分では、炭素の残留が生じないことによって導電層14が形成されることはない。
【００３３】
バリアメタル層15の形成後、バリアメタル層15の上面には、図５に示すように、所定形状にパターンニングした再配線16を形成している。特に、各再配線16は、それぞれ１つの保護膜13上に形成している。
【００３４】
このように個々に分離されて形成された保護膜13上に再配線16を形成するために、再配線16は、バリアメタル層15の上面に電界めっき処理によって銅被膜を形成し、この銅被膜の上面に所定形状にパターンニングしたレジストマスク（図示せず）を形成し、このレジストマスクを用いて銅被膜をエッチングして形成しており、レジストマスクの形状を調整することにより、再配線16を保護膜13上に配置している。再配線16の形成後、レジストマスクは除去している。
【００３５】
再配線16の形成後、再配線16の所定位置には、図６に示すように、銅製のポスト17を形成している。
【００３６】
このポスト17は、半導体基板10の上面にドライフィルムレジスト（図示せず）を設けて、このドライフィルムレジストにおいてポスト17が形成される部分に開口を形成し、電界めっき処理を行うことによってドライフィルムレジストの開口部分にめっき被膜を形成することによって形成している。ポスト17の形成後、ドライフィルムレジストは除去している。
【００３７】
ポスト17の形成後、図７に示すように、再配線16の形成の下地として用いたバリアメタル層15をエッチングによって除去している。バリアメタル層15が除去されることによって、各保護膜13上の再配線16はそれぞれ互いに電気的に独立した絶縁状態となり、再配線16間でショートが生じることはない。
【００３８】
このように、バリアメタル層15の除去にともなって、O2アッシングを行うことなく再配線16はそれぞれ互いに絶縁状態となり、その後、半導体基板10上面には封止樹脂層18となる樹脂を塗布して硬化させ、図１に示すように、再配線16を封止する封止樹脂層18を形成している。
【００３９】
特に、封止樹脂層18を形成する際には、再配線16で被覆されていない保護膜13の上面は、ポーラスとなった導電層14で被覆されているので、アンカー効果によって導電層14と封止樹脂層18とを強固に密着させることができ、封止樹脂層18の密着強度を向上させることができる。
【００４０】
封止樹脂層18が形成された半導体基板10をダイシングすることにより個々の半導体装置Ａを形成することができる。
【００４１】
ここで、再配線16で被覆されていない保護膜13上の導電層14は、引き出し配線としても利用可能であり、封止樹脂層18が形成された半導体基板10をダイシングして個々の半導体装置Ａとする際に、切断によって導電層14が露出するように切断を行い、切断面に電極材料を塗布して導電層14と導通状態とすることにより、この切断面に設けた電極をグランドとして使用することもできる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る半導体装置の要部断面模式図である。
【図２】半導体装置の要部断面模式図による製造工程説明図である。
【図３】半導体装置の要部断面模式図による製造工程説明図である。
【図４】半導体装置の要部断面模式図による製造工程説明図である。
【図５】半導体装置の要部断面模式図による製造工程説明図である。
【図６】半導体装置の要部断面模式図による製造工程説明図である。
【図７】半導体装置の要部断面模式図による製造工程説明図である。
【図８】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図９】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図１０】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図１１】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図１２】従来の半導体装置の要部断面模式図による製造工程説明図である。
【符号の説明】
【００４３】
Ａ  半導体装置
10  半導体基板
11  電極
12  パッシベーション膜
13  保護膜
14  導電層
15  バリアメタル層
16  再配線
17  ポスト
18  封止樹脂層
19  溝
【図１】
2007317969.tif 000003
【図２】
2007317969.tif 000004
【図３】
2007317969.tif 000005
【図４】
2007317969.tif 000006
【図５】
2007317969.tif 000007
【図６】
2007317969.tif 000008
【図７】
2007317969.tif 000009
【図８】
2007317969.tif 000010
【図９】
2007317969.tif 000011
【図１０】
2007317969.tif 000012
【図１１】
2007317969.tif 000013
【図１２】
2007317969.tif 000014