(57)【要約】【課題】本発明は、マルチ制御部を用いることにより、ＣＰＵには入力チャンネル指定とデータ読み込みの処理のみ行わせ、ＣＰＵの処理速度を向上させることを目的とする。【解決手段】本発明によるＡ／Ｄ変換方法及び装置は、マルチプレックス部(1)、Ａ／Ｄ変換部(2)及びデータラッチ部(4)を制御するマルチ制御部(9)と、このマルチ制御部(9)に接続されたＣＰＵ(6)とを用い、このＣＰＵ(6)は、各アナログ入力(1a〜1n)のチャンネル指定及びデータラッチ部(4)へのデジタルデータ(3)の読み込みのみを行う方法と構成である。【選択図】図１
2007288651.tif 000002
【特許請求の範囲】
【請求項１】
マルチプレックス部(1)に入力された複数のアナログ入力(1a〜1n)をＡ／Ｄ変換部(2)でＡ／Ｄ変換し、データラッチ部(4)でデジタルデータ(3)をラッチし、前記デジタルデータ(3)を前記データラッチ部(4)から読み出すようにしたＡ／Ｄ変換方法において、
前記マルチプレックス部(1)、Ａ／Ｄ変換部(2)及びデータラッチ部(4)を制御するマルチ制御部(9)と、前記マルチ制御部(9)に接続されたＣＰＵ(6)とを用い、前記ＣＰＵ(6)は前記マルチプレックス部(1)に入力された前記各アナログ入力(1a〜1n)のチャンネル指定(10)及び前記データラッチ部(4)への前記デジタルデータ(3)の読み込みのみを行うことを特徴とするＡ／Ｄ変換方法。
【請求項２】
前記データラッチ部(4)は、前記アナログ入力(1a〜1n)の入力数分用いることを特徴とする請求項１記載のＡ／Ｄ変換方法。
【請求項３】
マルチプレックス部(1)に入力された複数のアナログ入力(1a〜1n)をＡ／Ｄ変換部(2)でＡ／Ｄ変換し、データラッチ部(4)でデジタルデータ(3)をラッチし、前記デジタルデータ(3)を前記データラッチ部(4)から読み出すようにしたＡ／Ｄ変換装置において、
前記マルチプレックス部(1)、Ａ／Ｄ変換部(2)及びデータラッチ部(4)を制御するマルチ制御部(9)と、前記マルチ制御部(9)に接続されたＣＰＵ(6)とを備え、前記ＣＰＵ(6)は前記マルチプレックス部(1)に入力された前記各アナログ入力(1a〜1n)のチャンネル指定(10)及び前記データラッチ部(4)への前記デジタルデータ(3)の読み込みのみを行うように構成したことを特徴とするＡ／Ｄ変換装置。
【請求項４】
前記データラッチ部(4)は、前記アナログ入力(1a〜1n)の入力数分用いることを特徴とする請求項３記載のＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換方法及び装置に関し、特に、マルチプレックス部、Ａ／Ｄ変換部及びデータラッチ部の動作を制御するマルチ制御部を設け、ＣＰＵでは入力のチャンネル指定及びデータラッチ部へのデジタルデータの読み込みのみを行うことにより、ＣＰＵの負担を軽減して処理速度を向上させるための新規な改良に関する。
【背景技術】
【０００２】
従来、用いられていたこの種のＡ／Ｄ変換方法及び装置としては、特許文献等を特に示していないが、図３及び図４に示される構成が採用されていた。
すなわち、図３において符号１で示されているものは、複数のアナログ入力１ａ・・・１ｎが入力されるマルチプレックス部であり、このマルチプレックス部１で指定されたアナログ入力１ａ〜１ｎの１入力はＡ／Ｄ変換部２でＡ／Ｄ（アナログ／デジタル）変換され、デジタルデータ３としてデータラッチ部４へラッチされる。
【０００３】
クロック信号５が入力されるＣＰＵ６には、前記マルチプレックス部１、Ａ／Ｄ変換部２及びデータラッチ部４が接続されており、ＣＰＵ６からの指令によってマルチプレックス部１、Ａ／Ｄ変換部２及びデータラッチ部４はその動作が制御されるように構成されている。
【０００４】
次に、前述の構成において、前記ＣＰＵ６は、ＣＰＵ６のプログラムに沿って前記アナログ入力１ａ〜１ｎを順に又はランダムに指定すると、マルチプレックス部１を介して選択され、Ａ／Ｄ変換部２でＡ／Ｄ変換され、デジタルデータ３がデータラッチ部４にＣＰＵの読み込み処理によって読み込まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のＡ／Ｄ変換方法及び装置は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の従来構成においては、各アナログ入力を１入力毎に変換処理を実行している場合、全ての処理をＣＰＵが行っているために、変換処理等の待ち時間等によってＣＰＵの処理が制限され、Ａ／Ｄ変換装置全体の処理速度を速くすることができず、処理速度の迅速化の要望に応えることは不可能であった。
すなわち、図３の従来構成においては、ＣＰＵの処理動作が、図４に示されるように、入力チャンネル指定１０、Ａ／Ｄ変換スタート指令１１、Ａ／Ｄ変換終了検出１２、データラッチ指令１３、データ読み込み１４を全て行っているため、ＣＰＵの処理速度を上げることが不可能であった。
【課題を解決するための手段】
【０００６】
本発明によるＡ／Ｄ変換方法は、マルチプレックス部に入力された複数のアナログ入力をＡ／Ｄ変換部でＡ／Ｄ変換し、データラッチ部でデジタルデータをラッチし、前記デジタルデータを前記データラッチ部から読み出すようにしたＡ／Ｄ変換方法において、前記マルチプレックス部、Ａ／Ｄ変換部及びデータラッチ部を制御するマルチ制御部と、前記マルチ制御部に接続されたＣＰＵとを用い、前記ＣＰＵは前記マルチプレックス部に入力された前記各アナログ入力のチャンネル指定及び前記データラッチ部への前記デジタルデータの読み込みのみを行う方法であり、また、前記データラッチ部は、前記アナログ入力の入力数分用いる方法であり、また、本発明によるＡ／Ｄ変換装置は、マルチプレックス部に入力された複数のアナログ入力をＡ／Ｄ変換部でＡ／Ｄ変換し、データラッチ部でデジタルデータをラッチし、前記デジタルデータを前記データラッチ部から読み出すようにしたＡ／Ｄ変換装置において、前記マルチプレックス部、Ａ／Ｄ変換部及びデータラッチ部を制御するマルチ制御部と、前記マルチ制御部に接続されたＣＰＵとを備え、前記ＣＰＵは前記マルチプレックス部に入力された前記各アナログ入力のチャンネル指定及び前記データラッチ部への前記デジタルデータの読み込みのみを行うようにした構成であり、また、前記データラッチ部は、前記アナログ入力の入力数分用いる構成である。
【発明の効果】
【０００７】
本発明によるＡ／Ｄ変換方法及び装置は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、マルチプレックス部、Ａ／Ｄ変換部及びデータクラッチ部の動作の指令をＣＰＵとは別に設けたマルチ制御部で行い、ＣＰＵには入力チャンネル指定とデータ読み込み処理のみを行わせているため、ＣＰＵの待ち時間等を排除し、処理の簡素化ができ、ＣＰＵの処理速度を大幅に向上させることができる。
【発明を実施するための最良の形態】
【０００８】
本発明は、マルチプレックス部、Ａ／Ｄ変換部及びデータラッチ部の動作を制御するマルチ制御部を設け、ＣＰＵでは入力のチャンネル指定及びデータラッチ部へのデジタルデータの読み込みのみを行うことにより、ＣＰＵの負担を軽減して処理速度を向上させるようにしたＡ／Ｄ変換方法及び装置を提供することを目的とする。
【実施例】
【０００９】
以下、図面と共に本発明によるＡ／Ｄ変換方法及び装置の好適な実施の形態について説明する。尚、従来例と同一部分には同一符号を用いて説明する。
図１において符号１で示されるものはマルチプレックス部であり、このマルチプレックス部１には、多数のアナログ入力１ａ〜１ｎが入力されている。
【００１０】
前記マルチプレックス部１で選択されたアナログ入力１ａ〜１ｎは、Ａ／Ｄ変換部２でＡ／Ｄ変換され、デジタルデータ３としてデータラッチ部４に入力され、このデジタルデータ３はデータラッチ部４から読み出されてデジタルデータ３として出力される。
【００１１】
前記マルチプレックス部１、Ａ／Ｄ変換部２及びデータラッチ部４が接続されたマルチ制御部９には、クロック信号５が接続されたＣＰＵ６が接続されている。
【００１２】
次に、前述の図１の構成において、Ａ／Ｄ変換を行う場合について説明する。
図２に示すように、ＣＰＵ６は、各アナログ入力１ａ〜１ｎのうち、指定した入力チャンネルの指定１０とデータラッチ部４へのデジタルデータ３のデータ読み込み１４のみを行い、他のＡ／Ｄ変換スタート指令１１、Ａ／Ｄ変換終了検出１２、データラッチ指令１３は全て前記マルチ制御部９で行うため、ＣＰＵ６によるデータ処理速度を従来よりも大幅に向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明によるＡ／Ｄ変換方法及び装置のブロック図である。
【図２】図１のＣＰＵの処理を示すフロー図である。
【図３】従来のＡ／Ｄ変換方法及び装置のブロック図である。
【図４】図３のＣＰＵの処理を示すフロー図である。
【符号の説明】
【００１４】
１    マルチプレックス部
１ａ〜１ｎ    アナログ入力
２    Ａ／Ｄ変換部
３    デジタルデータ
４    データラッチ部
５    クロック信号
６    ＣＰＵ
９    マルチ制御部
１０    入力チャンネル指定
１４    データ読み込み
【図１】
2007288651.tif 000003
【図２】
2007288651.tif 000004
【図３】
2007288651.tif 000005
【図４】
2007288651.tif 000006