(57)【要約】 【課題】 本発明によるパッケージされた集積回路素子は、半導体基板全体を利用した組み立て、生産性向上、異物侵入防止及びパッケージの小型化具現ができるようにして、特に外部から物理的信号を受けて動作する半導体製品の応用に有利な效果を提供することができる。【解決手段】 本発明はパッケージされた集積回路素子に関するもので、活性面に形成された少なくとも一つのパッドと側面に沿って不活性面に連結される導電性ラインを備えて、パッドと不活性面との連結が再配線基板を介して行われることを特徴とする。  【選択図】  図2
2007317707.tif 000002
【特許請求の範囲】
【請求項１】
活性面に少なくとも一つのパッドが形成され、側面に沿って不活性面に連結される導電性ラインが上記パッドに対応して形成された半導体基板;及び 
上記半導体基板に結合されて、上記パッドと上記導電性ラインを電気的に連結する再配線基板を含んで構成されることを特徴とするパッケージされた集積回路素子。
【請求項２】
第1項において、 
上記導電性ラインは上記半導体基板を貫通するホールやホールの一部を利用して形成されることを特徴とするパッケージされた集積回路素子。
【請求項３】
第2項において、 
上記ホールはドリル(drill)または蝕刻(etching)の中、いずれか一つの方法で形成されることを特徴とするパッケージされた集積回路素子。
【請求項４】
第1項において、 
上記導電性ラインはタングステン(W)、チタン(Ti)、アルミニウム(Al)、ジルコニウム(Zr)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、鉛(Pb)、インジウム柱石酸化物(ITO: Indium tin Oxide)及びニッケル(Ni)中、少なくとも一つを含んで形成されることを特徴とするパッケージされた集積回路素子。
【請求項５】
第1項において、 
上記半導体基板は不活性面の方に、外部印刷回路基板(PCB: Printed Circuit Board)の電気的回路に連結される端子(terminal)が形成され、 
上記導電性ラインは上記端子と電気的に連結されることを特徴とするパッケージされた集積回路素子。
【請求項６】
第5項において、 
上記端子は金属と金属とを連結させるソルダボール(solder ball)であることを特徴とするパッケージされた集積回路素子。
【請求項７】
第5項において、 
上記端子は金属と金属とを連結させるソルダパッド(solder pad)であることを特徴とするパッケージされた集積回路素子。
【請求項８】
第1項において、 
上記半導体基板は側面に、パッドを具備する外部印刷回路基板(PCB: Printed Circuit Board)と電気的に連結される端子(terminal)が形成され、 
上記導電性ラインは上記端子と電気的に連結されることを特徴とするパッケージされた集積回路素子。
【請求項９】
第8項において、 
上記端子は上記印刷回路基板のパッドにソルダリング(soldering)されることを特徴とするパッケージされた集積回路素子。
【請求項１０】
第5項において、 
上記導電性ラインと上記端子との間にクロム(Cr)、チタン(Ti)及びチタンタングステン(TiW)の中、いずれか一つでなるシード層(seed layer)にチタン(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)材質手順、クロム(Cr)、銅(Cu)、ニッケル(Ni)、金(Au)材質順序及びチタンタングステン(TiW)、ニッケル(Ni)材質順序の中、いずれか一つの材質手順でパターンプレーティング(Pattern Plating)されて形成された金属配線が更に含まれることを特徴とするパッケージされた集積回路素子。
【請求項１１】
第10項において、 
上記金属配線は感光剤(Photo Resist)が塗布されてパターニングされるにしたがって、パターニングされた後、上記端子がマウンティングされた状態で、密封手段で密封されることを特徴とするパッケージされた集積回路素子。
【請求項１２】
第10項において、 
上記金属配線はレーザートリミング(laser trimming)方式でパターニングされた後、上記端子がマウンティングされた状態で、密封手段で密封されることを特徴とするパッケージされた集積回路素子。
【請求項１３】
第1項において、 
上記半導体基板と上記導電性ラインとの間は、熱硬化性高分子化合物でモールディング(molding)されることを特徴とするパッケージされた集積回路素子。
【請求項１４】
第1項において、 
上記再配線基板は一面に上記パッドと上記導電性ラインにそれぞれ接触されるパターン突起が対を成して形成され、上記対を成すパターン突起は第1金属層で塗布されることを特徴とするパッケージされた集積回路素子。
【請求項１５】
第14項において、 
上記パッドはアルミニウム(Al)を基盤とした金属層で形成されることを特徴とするパッケージされた集積回路素子。
【請求項１６】
第14項において、 
上記第1金属層はクロム(Cr)、銅(Cu)、チタン(Ti)材質手順、チタン(Ti)、銅(Cu)、ニッケル(Ni)材質手順、クロム(Cr)、銅(Cu)、ニッケル(Ni)材質順序またはチタン(Ti)、タングステン(W)、ニッケル(Ni)材質順序の中、いずれか一つの材質手順で塗布されて形成され、各材質は50Å乃至25um厚さで塗布されることを特徴とするパッケージされた集積回路素子。
【請求項１７】
第16項において、 
上記第1金属層は蒸着方法、スパッタリング(sputtering)方法、メッキ方法、非電解メッキ方法、スクリーンプリンティング方法及びインクプリンティング方法の中、いずれか一つの方法で塗布されることを特徴とするパッケージされた集積回路素子。
【請求項１８】
第14項において、 
上記パターン突起は高分子化合物がパターニング(pattering)されて形成されることを特徴とするパッケージされた集積回路素子。
【請求項１９】
第14項において、 
上記パターン突起が接触されるパッド上部、電導性ラインは第2金属層で塗布されることを特徴とするパッケージされた集積回路素子。
【請求項２０】
第19項において、 
上記第2金属層は金(Au)、ニッケル(Ni)、アルミニウム(Al)及び銅(Cu)中、いずれか一つが100Å乃至5um厚さで塗布されて形成されることを特徴とするパッケージされた集積回路素子。
【請求項２１】
第14項において、 
上記再配線基板はインジウム柱石酸化物(ITO: Indium tin Oxide)材質を含んで構成されるガラス(Glass)基板であることを特徴とするパッケージされた集積回路素子。
【請求項２２】
第1項において、 
上記半導体基板と再配線基板との間は、異方性導線エポッキシ(epoxy)及びナノインタコネクションペースト(nano interconnect paste)物質の中、いずれか一つで塗布されることを特徴とするパッケージされた集積回路素子。
【請求項２３】
活性面とその反対側に不活性面を有し、上記活性面に光学センサーと少なくとも一つのパッドが形成され、側面に沿って上記不活性面に連結される導電性ラインが上記パッドに対応して形成された半導体基板;及び 
上記半導体基板に結合されて上記パッドと上記導電性ラインを電気的に連結する再配線基板を含んで構成されることを特徴とするパッケージされた集積回路素子。
【請求項２４】
第23項において、 
上記再配線基板は、一面に上記パッドと上記導電性ラインにそれぞれ接触されるパターン突起が対を成して形成され、上記対を成すパターン突起は第1金属層に塗布されることを特徴とするパッケージされた集積回路素子。
【請求項２５】
第23項において、 
上記パッドはアルミニウム(Al)を基盤とした金属層で形成されることを特徴とするパッケージされた集積回路素子。
【請求項２６】
第24項において、 
上記第1金属層はクロム(Cr)、銅(Cu)、チタン(Ti)材質手順、チタン(Ti)、銅(Cu)、ニッケル(Ni)材質手順、クロム(Cr)、銅(Cu)、ニッケル(Ni)材質順序及びチタン(Ti)、タングステン(W)、ニッケル(Ni)材質順序の中、いずれか一つの材質手順で塗布されて形成され、各材質は50Å乃至25um厚さで塗布されることを特徴とするパッケージされた集積回路素子。
【請求項２７】
第24項において、 
上記再配線基板は、上記光学センサーへ異物が侵入されることを防止するダム(dam)突起が更に形成されることを特徴とするパッケージされた集積回路素子。
【請求項２８】
第27項において、 
上記パターン突起とダム突起は高分子化合物がパターニング(pattering)されて形成されることを特徴とするパッケージされた集積回路素子。
【請求項２９】
第28項において、 
上記パターン突起が接触されるパッド上部、電導性ライン及び上記ダム突起が接触される部分は、第2金属層で塗布されることを特徴とするパッケージされた集積回路素子。
【請求項３０】
第29項において、 
上記第2金属層は金(Au)、ニッケル(Ni)、アルミニウム(Al)及び銅(Cu)中、いずれか一つが100Å乃至5um厚さで塗布されて形成されることを特徴とするパッケージされた集積回路素子。
【請求項３１】
第23項において、 
上記再配線基板はインジウム柱石酸化物(ITO: Indium tin Oxide)材質を含んで構成されるガラス(Glass)基板であることを特徴とするパッケージされた集積回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパッケージされた集積回路素子に関するものであって、より詳細に活性面に形成された少なくとも一つのパッドと、側面に沿って不活性面に連結される導電性ラインを備えて、パッドと不活性面(側面または活性面の反対側面)との連結が再配線基板を介して行われるパッケージされた集積回路素子に関するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００２】
一般的に集積回路(IC: Integrated Circuit)とは、トランジスター、ダイオード、抵抗、コンデンサーなどのような、電子回路素子を半導体基板の上に高密度に集積して、パッケージング(Packaging)するものを言い、パッケージング(Packaging)とは、ウェーハ工程によって作られた、別々のチップ(Chip)を実際電子部品に用いられるように、電気的に連結し、外部の衝撃に保護されるように密封包装する工程を言う。
【０００３】
従来にこのようなパッケージされた集積回路素子は、通常ウェーハで作られたチップ(Chip)をチップ支持パドル(paddle)に取りつけて、チップ内部の電気的連結端子とパッケージの電気連結端子であるリードフレーム(lead frame)を電気導線で連結し、パッケージ内部チップ及び電気導線を保護するため、プラスチック(plastic)またはセラミックス(ceramic)などのようなモールディング(molding)物質で密封された構造を有する。
【０００４】
最近マルチメディア及び情報通信産業が急激に発達しながら、高集積及び高性能半導体チップに対する持続的な要求が増大していて、これに従って連結端子の増加、チップサイズ(chip size)の縮小などで半導体チップ製造よりはパッケージ(Package)の物理的、電気的特性による制約から問題が発生するので、チップ内部の電気的連結端子とパッケージの電気連結端子であるリードプレーム間の間隔を狭める方法を通じてパッケージが生産されている。
【０００５】
また、既存のリードフレーム(lead)方式とは異なるボール(ball)方式のビージーエイ(BGA: ball grid array)パッケージ形態が増加していて、パッケージの大きさが、装着されたチップの大きさに近いチップスケールパッケージ(CSP: chip scale package)の形態で発展されている。
【０００６】
また、半導体基板を貫通するバイアホール(Via hole)を利用して、半導体基板の活性面と不活性面とを電気的に連結する技術開発が試みされている。
【０００７】
このような半導体基板を貫通するバイアホールを利用して、半導体基板の活性面と不活性面とを電気的に連結する技術は国内特許公開第2001-0001159号に開示された。
【０００８】
図1は従来のバイアホールを利用したチップスケールパッケージの構造を示した図面である。
【０００９】
図面を参照すると、従来のバイアホールを利用したチップサイズパッケージは、ポンディングパッド(112)等が形成された活性面(114)と反対側の不活性面(公報では下面)(116)を有する半導体チップ(110);活性面(114)と不活性面(116)を電気的に連結し、半導体チップ(110)の側面に沿って形成された電導性ライン(120);電導性ライン(120)を通じて任意のポンディングパッド(112)に電気的に連結され、不活性面(116)で任意のポンディングパッド(112)に対応されるボールパッドを形成する金属配線(140);ポンディングパッド(112)等、金属配線(140)及び電導性ライン(120)を封止する封止手段(130);及びボールパッドの上にそれぞれ形成されるソルダボール(150)等を含むチップスケールパッケージにおいて、電導性ライン(120)は半導体チップ(110)等が備えられた、ウェーハレベルでスクライビングラインに沿って形成されたバイアホールを利用することで、形成されることを特徴とする。
【００１０】
しかし従来のバイアホールを利用したチップスケールパッケージは、ポンディングパッドと電導性ラインとをポンディングワイヤで連結し、よって、金属配線が半導体チップの活性面に形成されていて、高集積半導体素子の製作に限界があり、特に電荷結合素子(CCD: charge coupled device)、相補性金属酸化物半導体(CMOS: Complementary Metal Oxide Semiconductor)のような、光学センサーパッケージなどの製作におけるデザインの利用度に制約になる問題点がある。
【００１１】
本発明は上記の問題点を解決するため、創出されたものであって、半導体基板の活性面に形成されたパッドと、不活性面に連結される導電性ラインを、別個に作られた再配線基板を利用して、電気的に連結できるように改善したパッケージされた集積回路素子を提供することをその目的とする。
【００１２】
また、本発明の他の目的は、ダム突起が形成された再配線基板を利用して半導体基板の活性面に形成されたセンサー部へ異物が侵入されることを防止するパッケージされた集積回路素子を提供することにある。
【課題を解決するための手段および発明の効果】
【００１３】
上記の目的を果たすための本発明は、活性面に少なくとも一つのパッドが形成されて、側面に沿って上記不活性面に連結される導電性ラインが上記パッドに対応して形成された半導体基板;及び上記半導体基板に結合されて上記パッドと上記導電性ラインを電気的に連結する再配線基板を含んで構成されることを特徴とする。
【００１４】
また、上記の目的を果たすための本発明は、活性面とその反対側に不活性面を有し、上記活性面に光学センサーと少なくとも一つのパッドが形成され、側面に沿って上記不活性面に連結される導電性ラインが上記パッドに対応して形成された半導体基板;及び上記半導体基板に結合されて上記パッドと上記導電性ラインを電気的に連結する再配線基板を含んで構成されることを特徴とする。
【００１５】
ここで、上記導電性ラインは上記半導体基板を貫通するホールやホールの一部を利用して形成され、上記ホールはドリル(drill)または蝕刻(etching)の中、いずれの方法で形成されることが望ましい。
【００１６】
また、上記導電性ラインはタングステン(W)、チタン(Ti)、アルミニウム(Al)、ジルコニウム(Zr)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、鉛(Pb)、インジウム柱石酸化物(ITO: Indium tin Oxide)及びニッケル(Ni)の中、少なくともいずれか一つを含んで形成されることが望ましい。
【００１７】
また、上記半導体基板は不活性面の方に、外部印刷回路基板(PCB: Printed Circuit Board)の電気的回路に連結される端子(terminal)が形成され、上記導電性ラインは上記端子と電気的に連結されるのが望ましく、上記端子は金属と金属とを連結させるソルダボール(solder ball)または上記端子は金属と金属を連結させるソルダパッド(solder pad)であるものが望ましい。
【００１８】
また、上記半導体基板は側面に、パッドを具備する外部印刷回路基板(PCB: Printed Circuit Board)と電気的に連結される端子(terminal)が形成され、上記導電性ラインは上記端子と電気的に連結され、上記端子は上記印刷回路基板のパッドにソルダリング(soldering)されることが望ましい。
【００１９】
また、上記導電性ラインと上記端子との間に、クロム(Cr)、チタン(Ti)及びチタンタングステン(TiW)中、いずれか一つでなるシード層(seed layer)にチタン(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)材質順序でまたはクロム(Cr)、銅(Cu)、ニッケル(Ni)、金(Au)材質手順、チタンタングステン(TiW)、ニッケル(Ni)材質順序の中、いずれか一つの材質手順でパターンプレーティング(Pattern Plating)されて形成された金属配線が更に含まれることが望ましい。
【００２０】
また、上記金属配線は感光剤(Photo Resist)が塗布されてパターニングされるにしたがって、パターニングされるか、またはレーザートリミング(laser trimming)方式でパターニングされた後、上記端子がマウンティングされた状態で、密封手段で密封されることが望ましい。
【００２１】
また、上記半導体基板と上記導電性ラインとの間は熱硬化性高分子化合物(ex:エポッキシ)でモールディング(molding)されることが望ましい。
【００２２】
また、上記再配線基板は、一面に上記パッドと上記導電性ラインにそれぞれ接触されるパターン突起が対を成して形成され、上記対を成すパターン突起は第1金属層で塗布されることが望ましく、上記パッドはアルミニウム(Al)を基盤とした金属層で形成されることが望ましい。
【００２３】
また、上記第1金属層はクロム(Cr)、銅(Cu)、チタン(Ti)材質手順、チタン(Ti)、銅(Cu)、ニッケル(Ni)材質手順、クロム(Cr)、銅(Cu)、ニッケル(Ni)材質順序、またはチタン(Ti)、タングステン(W)、ニッケル(Ni)材質順序の中、いずれか一つの材質手順で塗布されて形成され、各材質は50Å乃至25um厚さで塗布されることが望ましい。
【００２４】
また、上記第1金属層は蒸着方法、スパッタリング(sputtering)方法、メッキ方法、非電解メッキ方法、スクリーンプリンティング方法及びインクプリンティング方法の中、いずれの方法で塗布されることが望ましい。
【００２５】
また、上記再配線基板は上記光学センサーに異物が侵入されることを防止するダム(dam)突起が更に形成されることが望ましい。
【００２６】
また、上記パターン突起とダム突起は高分子化合物(ex:ポリイミド)がパターニング(pattering)されて形成されることを特徴とするパッケージされた集積回路素子であることが望ましい。
【００２７】
また、上記パターン突起が接触されるパッド上部、電導性ライン及び上記ダム突起が接触される部分は第2金属層で塗布され、上記第2金属層は金(Au)、ニッケル(Ni)、アルミニウム(Al)及び銅(Cu)中、いずれか一つが 100Å 乃至5um 厚さで塗布されて形成されることが望ましい。
【００２８】
また、上記再配線基板はインジウム柱石酸化物(ITO: Indium Tin Oxide)材質を含んで構成されるガラス(Glass)基板であることが望ましい。
【００２９】
最後に、上記半導体基板と再配線基板との間は、異方性導線エポッキシ(epoxy)及びナノインタコネクションペースト(nano interconnect paste)物質の中でいずれか一つで塗布されることが望ましい。
【００３０】
上述したように、本発明のパッケージされた集積回路素子は次のような效果を提供する。
【００３１】
第一、半導体基板の活性面に形成されたパッドと不活性面に連結される導電性ラインを再配線基板を利用して電気的に連結することで、集積回路素子の設計の際、デザインの利用度(availability)及び生産性向上、パッケージの小型化具現ができるようにし、特に外部から物理的信号を受けて動作する半導体製品の応用に有利な效果を提供する。
【００３２】
第二、ダム突起が形成された再配線基板を利用して半導体基板の活性面に形成されたセンサー部へ異物が侵入されることを防止することで、電荷結合素子(CCD: charge coupled device)のような、センサーパッケージなどの性能及び信頼性を向上することができる效果を提供する。
【００３３】
本発明は上記に説明され、図面に例示されたものに限定されるものではなく、次に記載する請求の範囲内でもっと多い変形及び変容例が可能であることは勿論である。
【発明を実施するたの最良の形態】
【００３４】
以下添付された図面を参照しながら本発明による望ましい実施例を詳しく説明することにする。
【００３５】
図2は本発明の一実施例に係わるパッケージされた集積回路素子を示した図面である。図面を参照すると、本発明の一実施例に係わるパッケージされた集積回路素子は半導体基板(300)と再配線基板(200)を含んで構成されることができる。
【００３６】
上記半導体基板(300)は単結晶シリコンで作られた厚さ50乃至150umの薄い基板であって、活性面と不活性面(側面または活性面の反対側面)を備える基板であることができる。半導体基板(300)の活性面(302)には電気的連結端子で動作する複数のパッド(314)が形成され、側面に沿って不活性面(304)に連結される導電性ライン(322)がパッド(314)に対応して複数個形成されることが望ましい。
【００３７】
上記パッド(314)はアルミニウム(Al)を含む材質で形成されることができる。例えば、パッド(314)はアルミニウム(Al)材質のみで形成されることができ、アルミニウム(Al)と銅(Cu)の合金材質で形成されることもできる。
【００３８】
上記導電性ライン(322)は半導体基板(300)の不活性面(側面または活性面の反対側面)(304)の方に形成されることができる外部引き出し端子(330)、すなわち印刷回路基板(PCB: Printed Circuit Board)など、外部の電気的回路に連結される端子(terminal)と電気的に連結される。上記端子(330)は金属と金属とを連結させるソルダボール(solder ball)、ソルダペッド(solder pad)またはコンタクトパッド(contact pad)であることがある。
【００３９】
導電性ライン(322)は金属または電導性の高い非金属材料で形成されることができる。例えば、導電性ライン(322)はタングステン(W)、チタン(Ti)、アルミニウム(Al)、ジルコニウム(Zr)、クロム(Cr)、銅(Cu)、ニッケル(Ni)、金(Au)、銀(Ag)、鉛(Pb)及びインジウム柱石酸化物(ITO: Indium tin Oxide)材質の金属を含んで形成されることができ、望ましくはクロム、銅、ニッケル順にメッキされて形成されることができる。
【００４０】
導電性ライン(322)はソルダリング(soldering)技術の精密度によって、半導体基板(300)を貫通するバイアホール(バイア hole)(320)またはバイアホール(320)の一部を利用して、印刷回路基板(PCB)とソルダリング(soldering)可能に形成されることができる。
【００４１】
この時、ホール(320)はレーザードリル(laser drill)または機械的ドリル(mechanical drill)など、ドリル方法とプラズマ(plasma)を利用した乾式蝕刻(dry etching)または反応イオン蝕刻(reactive ion etching)など蝕刻方法を通じて形成されることができる。
【００４２】
蝕刻方法を利用してホール(320)を形成する場合には、半導体基板(300)と導電性ライン(322)の間は交差結合可能な(cross-linkable)熱硬化性高分子化合物(342)、例えば、エポッキシ(epoxy)などでモールディング(molding)されることが望ましく、これは本発明の他の実施例によるパッケージされた集積回路素子として、図3に示された構造を有する。図面を参照すると、エポッキシ(342)でモールディングされるもの外には、図2で示された本発明の一実施例に係わるパッケージされた集積回路素子の構造と等しい構造を有する。
【００４３】
導電性ライン(322)と端子(330)との間の連結は、一般的にシリコン(silicon)及びクロム(Cr)、チタン(Ti)、タングステン(W)などのように、接着力の強い金属からなることができ、必要によって、その他金属のコムポジト(composite)構成の金属層(metal layer)構造で具現されることもできる。 例えば、柱石(Sn)拡散防止膜(Tin diffusion barrier)としてニッケル(Ni)、ソルダウエッティング(solder wetting)のために金(Au)層が使われることができる。
【００４４】
導電性ライン(322)と端子(330)との間の連結がコムポジト金属層でなる場合、コムポジト金属層は、クロム(Cr)、チタン(Ti)またはチタンタングステン(TiW)からなる接着層(adhesion layer)またはシード層(seed layer)が形成され、形成されたシード層に導電性と熱電導性の優れた金属材質でパターンプレーティング(Pattern Plating)されて形成された金属配線(324)であることがある。
【００４５】
上記金属配線(324)はチタン(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)材質順序またはクロム(Cr)、銅(Cu)、ニッケル(Ni)、金(Au)材質順序、チタンタングステン(TiW)、ニッケル(Ni)材質順序などで、パターンプレーティング(Pattern Plating)されて形成されることができる。
【００４６】
上記金属配線(324)形成の際、感光剤(Photo Resist)を使う場合、感光剤は端子(330)がマウンティングされた後、密封手段に使われることができる。 例えば、金属配線(324)は感光剤が塗布され、フォトレジスター(photo resister)、マスク(mask)またはレーザー(laser)などによって、パターニングされる感光剤とともにパターニングされた後、ソルダボールのような端子(330)がマウンティングされた状態で光ソルダレジスター(PSR: photo solder resister)(328)のような密封手段で密封されることが望ましい。金属配線(324)はレーザートリミング(laser trimming)方式でパターニングされることもできる。
【００４７】
上記再配線基板(200)は半導体基板(300)に形成されたパッド(314)と導電性ライン(322)を電気的に連結する役目を遂行するものとして、本発明の思想において一番特徴的な構成要素である。
【００４８】
更に説明すると、本発明の一実施例に係わるパッケージされた集積回路素子は、従来技術とは異なって、半導体基板(300)の活性面(302)に形成されたパッド(314)と導電性ライン(322)(これは半導体基板の不活性面の方にマウンティングされる端子と連結される)の電気的連結が半導体基板(300)の活性面(302)に形成される配線またはワイヤポンディングによってなされるものでなく、半導体基板(300)とは別個の再配線基板(200)を利用してなることに特徴がある。
【００４９】
上記再配線基板(200)は光透過率の良い無機材料、例えば、ガラス(glass)、石英(quartz)材質の基板であることができ、インジウム柱石酸化物(ITO: Indium tin Oxide)を含む基板であることが望ましいが、これに限定されるのではなく、上記半導体基板(300)に形成されたパッド(314)と導電性ライン(322)を電気的に連結する機能を遂行することができる限り、他の材質例えば、セラミックスまたは半導体など、他のいずれの材質の基板であることができる。
【００５０】
再配線基板(200)は本発明の一実施例によって、半導体基板(300)のパッド(314)と導電性ライン(322)を電気的に連結するために、一面にパッド(314)と導電性ライン(322)にそれぞれ接触されるパターン突起(216)が形成され、パターン突起(216)は第1金属層(218)に塗布される構造を有し、半導体基板(300)にアライン(align)された状態に結合されることが望ましい。
【００５１】
すなわち、対を成すパターン突起(216)に塗布された第1金属層(218)を通じてパッド(314)と導電性ライン(322)は電気的にお互いに連結されるようになる。
【００５２】
上記第1金属層(218)はクロム(Cr)、銅(Cu)、チタン(Ti)材質手順、チタン(Ti)、銅(Cu)、ニッケル(Ni)材質手順、クロム(Cr)、銅(Cu)、ニッケル(Ni)材質順序またはチタン(Ti)、タングステン(W)、ニッケル(Ni)、金(Au)材質順序などの材質手順で塗布されて形成されることができる。
【００５３】
各金属材質は必要によって、50Å乃至20um厚さで塗布されることができ、望ましくは並んだ手順によって、一番目金属材質は 100Å乃至2um厚さで塗布され、二番目金属材質は100Å乃至5um厚さで塗布され、三番目金属材質は 100Å乃至20um厚さで塗布されることができる。
【００５４】
第1金属層(218)の塗布方法は蒸着方法、スパッタリング(sputtering)方法、メッキ方法、非電解メッキ方法、スクリーンプリンティング方法またはインクプリンティング方法であることができる。
【００５５】
本発明の一実施例に係わるパッケージされた集積回路素子はイメージアレイ(image array)とマイクロレンズ(micro lens)で構成される受光部(312)などを含む光学センサーパッケージであることができる。
【００５６】
この時、上記受光部(312)は半導体基板(300)の活性面(302)に形成され、再配線基板(200)には受光部(312)へ異物が侵入されることを防止するダム(dam)突起(214)が更に形成されることができる。
【００５７】
上記パターン突起(216)とダム突起(214)はポリイミド(Polyimid)のような有機高分子化合物がパターニング(pattering)されて形成されることができる。
【００５８】
一方、半導体基板(300)の活性面(302)は酸化シリコン(SiOx)または窒化シリコン(SiNx)から構成される保護(Passivation)膜(316)が塗布され、この際、保護膜(316)は受光部(312)、パッド(314)及び導電性ライン(322)が露出して正常に動作できるように塗布されることが望ましい。
【００５９】
上記半導体基板(300)と上記再配線基板(200)がアラインされて結合された状態で、パターン突起(216)が接触されるパッド(314)上部と電導性ライン(322)及びダム突起(214)が接触される保護膜(316)部分は第2金属層(318)で塗布されることができる。
【００６０】
上記第2金属層(318)は、第1金属層(218)のような材質またはその他の金属が組合(combination)された材質の金属層であることができ、望ましくは金(Au)、ニッケル(Ni)、アルミニウム(Al)または銅(Cu)が1乃至3um厚さで塗布されて形成されることができる。
【００６１】
もっと望ましくは上記金(Au)、ニッケル(Ni)、アルミニウム(Al)または銅(Cu)が塗布されて形成された金属層に金(Au)のように、酸化抵抗力が強いか又は柱石(Sn)のように電導性酸化膜を形成する金属が100Å乃至5um厚さで更に塗布されることが望ましい。
【図面の簡単な説明】
【００６２】
【図１】図1は従来のバイアホールを利用したチップスケールパッケージの構造を示した図面。
【図２】図2は本発明の一実施例に係わるパッケージされた集積回路素子を示した図面。
【図３】図3は本発明の他の実施例によるパッケージされた集積回路素子を示した図面。
【符号の説明】
【００６３】
200 : 再配線基板
214 : ダム突起 
216 : パターン突起
218 : 第1金属層 
300 : 半導体基板
302 : 活性面 
304 : 不活性面
312 : 受光部 
314 : パッド
316 : 保護層 
318 : 第2金属層
320 : ホール 
322 : 導電性ライン
324 : 金属配線 
328 : 光ソルダレジスター
330 : 端子 
342 : エポッキシ
【図１】
2007317707.tif 000003
【図２】
2007317707.tif 000004
【図３】
2007317707.tif 000005