(57)【要約】【課題】単純な加工プロセスおよび簡略な成膜プロセスによって、磁性細線にピニングサイトを設けたメモリ素子を製造する。【解決手段】基板１と、基板１上に設けられた堆積部２と、堆積部２に基板１の直上まで設けられた開口形状が矩形状の溝８と、溝８に設けられた磁性細線３と、磁性細線３にデータの記録を行なう書き込み素子４と、磁性細線３に記録されたデータを再生する読み込み素子５とを有しており、磁性細線３内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、溝８における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な湾曲部７を設けて、磁性細線３を第１側面の湾曲部７に沿って形成する。【選択図】図１
2007116068.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板上に設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記凹凸形状に沿って形成することを特徴とするメモリ素子の製造方法。
【請求項２】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することを特徴とする請求項１に記載のメモリ素子の製造方法。
【請求項３】
上記基板上に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第１溝を形成することを特徴とする請求項１または２に記載のメモリ素子の製造方法。
【請求項４】
上記第１溝に磁性材料を埋め込み、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングすることにより上記磁性細線を形成することを特徴とする請求項１ないし３のいずれか１項に記載のメモリ素子の製造方法。
【請求項５】
レーザアブレーション法を用いて、上記第１溝の側面、および、底面に上記磁性細線を形成するにあたり、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングすることにより上記磁性細線を形成することを特徴とする請求項１ないし３のいずれか１項に記載のメモリ素子の製造方法。
【請求項６】
上記単位セル間の上記基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることを特徴とする請求項１ないし５のいずれか１項に記載のメモリ素子の製造方法。
【請求項７】
上記第１溝の底面に上記第１側面に配された上記磁性細線と連結した金属体を設けることを特徴とする請求項１ないし６のいずれか１項に記載のメモリ素子の製造方法。
【請求項８】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することを特徴とする請求項１ないし７のいずれか１項に記載のメモリ素子の製造方法。
【請求項９】
基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記凹凸形状に沿って形成することを特徴とするメモリ素子の製造方法。
【請求項１０】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することを特徴とする請求項９に記載のメモリ素子の製造方法。
【請求項１１】
上記堆積部に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第１溝を形成することを特徴とする請求項９または１０に記載のメモリ素子の製造方法。
【請求項１２】
上記第１溝に磁性材料を埋め込み、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングすることにより上記磁性細線を形成することを特徴とする請求項９ないし１１のいずれか１項に記載のメモリ素子の製造方法。
【請求項１３】
レーザアブレーション法を用いて、上記第１溝の側面、および、底面に上記磁性細線を形成するにあたり、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングすることにより上記磁性細線を形成することを特徴とする請求項９ないし１１のいずれか１項に記載のメモリ素子の製造方法。
【請求項１４】
上記基板の上面かつ上記第１溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部を上記凹凸形状の凹凸とほぼ同周期で配設することを特徴とする請求項８ないし１２のいずれか１項に記載のメモリ素子の製造方法。
【請求項１５】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することを特徴とする請求項９ないし１４のいずれか１項に記載のメモリ素子の製造方法。
【請求項１６】
酸化膜上にＳｉ部が形成されて成るＳＯＩ基板と、このＳＯＩ基板中の酸化膜上に、互いに離間して設けられた開口形状が矩形状の２つの第３溝と、これらの第３溝を互いに連結するようにＳｉ部と酸化膜との界面に設けられた空洞部と、上記第３溝および上記空洞部に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第３溝の側面に、エッチングの繰り返しによって周期的な凹凸形状を設けることを特徴とするメモリ素子の製造方法。
【請求項１７】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することを特徴とする請求項１６に記載のメモリ素子の製造方法。
【請求項１８】
上記単位セル間の上記ＳＯＩ基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることを特徴とする請求項１６または１７に記載のメモリ素子の製造方法。
【請求項１９】
上記磁性細線は、さらに、上記第３溝および空洞部に磁性材料を埋め込むことにより形成することを特徴とする請求項１６ないし１８のいずれか１項に記載のメモリ素子の製造方法。
【請求項２０】
上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することを特徴とする請求項１６ないし１９のいずれか１項に記載のメモリ素子の製造方法。
【請求項２１】
基板と、この基板上に設けられた金属部と、この金属部を覆うように配された堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の２つの第４溝と、これらの第４溝に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記単位セルにおける上記第４溝を互いに連結するように上記金属部を配し、上記第４溝の側面に、エッチングの繰り返しによって周期的な凹凸形状を設けることを特徴とするメモリ素子の製造方法。
【請求項２２】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することを特徴とする請求項２１に記載のメモリ素子の製造方法。
【請求項２３】
上記単位セル間の上記堆積部上に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることを特徴とする請求項２１または２２に記載のメモリ素子の製造方法。
【請求項２４】
上記磁性細線は、さらに、上記第４溝に磁性材料を埋め込むことにより形成することを特徴とする請求項２１ないし２３のいずれか１項に記載のメモリ素子の製造方法。
【請求項２５】
上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することを特徴とする請求項２１ないし２４のいずれか１項に記載のメモリ素子の製造方法。
【請求項２６】
基板と、この基板上に設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記第１側面の上記凹凸形状に沿って形成することを特徴とするメモリ素子の製造方法。
【請求項２７】
上記基板上に絶縁層を堆積し、この絶縁層に第６溝を形成して、等方性エッチングすることにより上記第５溝を形成することを特徴とする請求項２６に記載のメモリ素子の製造方法。
【請求項２８】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することを特徴とする請求項２６または２７に記載のメモリ素子の製造方法。
【請求項２９】
上記基板上に互いに離間した開口形状が矩形状の２つの第７溝を形成して、これらの第７の溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第５溝を形成することを特徴とする請求項２６ないし２８のいずれか１項に記載のメモリ素子の製造方法。
【請求項３０】
上記第５溝に磁性材料を埋め込み、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングして上記磁性細線を形成する特徴とする請求項２６ないし２９のいずれか１項に記載のメモリ素子の製造方法。
【請求項３１】
上記単位セル間の上記基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることを特徴とする請求項２６ないし３０に記載のメモリ素子の製造方法。
【請求項３２】
上記第５溝の底面に上記第１側面に配された上記磁性細線と連結した金属体を設けることを特徴とする請求項２６ないし３１のいずれか１項に記載のメモリ素子の製造方法。
【請求項３３】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することを特徴とする請求項２６ないし３２のいずれか１項に記載のメモリ素子の製造方法。
【請求項３４】
基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記第１側面の上記凹凸形状に沿って形成することを特徴とするメモリ素子の製造方法。
【請求項３５】
上記堆積部上に絶縁層を堆積し、この絶縁層に第６溝を形成して、等方性エッチングすることにより上記第５溝を形成することを特徴とする請求項３４に記載のメモリ素子の製造方法。
【請求項３６】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することを特徴とする請求項３４または３５に記載のメモリ素子の製造方法。
【請求項３７】
上記堆積部に互いに離間した開口形状が矩形状の２つの第７溝を形成して、これらの第７の溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第５溝を形成することを特徴とする請求項３４ないし３６のいずれか１項に記載のメモリ素子の製造方法。
【請求項３８】
上記第５溝に磁性材料を埋め込み、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングして上記磁性細線を形成することを特徴とする請求項３４ないし３７に記載のメモリ素子の製造方法。
【請求項３９】
上記基板の上面かつ上記第５溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部を上記凹凸形状の凹凸とほぼ同周期で配設することを特徴とする請求項３４ないし３８のいずれか１項に記載のメモリ素子の製造方法。
【請求項４０】
上記単位セル間の上記基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることを特徴とする請求項３４ないし３９のいずれか１項に記載のメモリ素子の製造方法。
【請求項４１】
上記第５溝の底面に上記第１側面に配された上記磁性細線と連結した金属体を設けることを特徴とする請求項３４ないし４０のいずれか１項に記載のメモリ素子の製造方法。
【請求項４２】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することを特徴とする請求項３４ないし４１のいずれか１項に記載のメモリ素子の製造方法。
【請求項４３】
基板と、この基板上に設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線が上記凹凸形状に沿って形成されていることを特徴とするメモリ素子。
【請求項４４】
等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状が形成されていることを特徴とする請求項４３に記載のメモリ素子。
【請求項４５】
上記基板上に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝が絶縁膜で埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第１溝が形成されていることを特徴とする請求項４３または４４に記載のメモリ素子。
【請求項４６】
上記第１溝に磁性材料を埋め込まれ、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングされることにより上記磁性細線が形成されていることを特徴とする請求項４３または４５のいずれか１項に記載のメモリ素子。
【請求項４７】
レーザアブレーション法を用いて、上記第１溝の側面、および、底面に上記磁性細線を形成するにあたり、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存させないように、エッチングされることにより上記磁性細線が形成されていることを特徴とする請求項４３ないし４５のいずれか１項に記載のメモリ素子。
【請求項４８】
上記単位セル間の上記基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成されており、この括れ部上に磁性材料が設けられていることを特徴とする請求項４３ないし４７のいずれか１項に記載のメモリ素子。
【請求項４９】
上記第１溝の底面に上記第１側面に配された上記磁性細線と連結した金属体が設けられていることを特徴とする請求項４３ないし４８のいずれか１項に記載のメモリ素子。
【請求項５０】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることを特徴とする請求項４３ないし４９のいずれか１項に記載のメモリ素子。
【請求項５１】
基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられ、上記磁性細線が上記凹凸形状に沿って形成されていることを特徴とするメモリ素子。
【請求項５２】
等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることを特徴とする請求項５１に記載のメモリ素子。
【請求項５３】
上記堆積部に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝が絶縁膜で埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第１溝が形成されていることを特徴とする請求項５１または５２に記載のメモリ素子。
【請求項５４】
上記第１溝に磁性材料が埋め込まれ、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料を残存させないように、エッチングされることにより上記磁性細線が形成されることを特徴とする請求項５１ないし５３のいずれか１項に記載のメモリ素子。
【請求項５５】
レーザアブレーション法を用いて、上記第１溝の側面、および、底面に上記磁性細線が形成されるにあたり、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料を残存させないように、エッチングされることにより上記磁性細線が形成されることを特徴とする請求項５１ないし５３のいずれか１項に記載のメモリ素子。
【請求項５６】
上記基板の上面かつ上記第１溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部が上記凹凸形状の凹凸とほぼ同周期で配設されていることを特徴とする請求項５１ないし５５のいずれか１項に記載のメモリ素子。
【請求項５７】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることを特徴とする請求項５１ないし５６のいずれか１項に記載のメモリ素子。
【請求項５８】
酸化膜上にＳｉ部が形成されて成るＳＯＩ基板と、このＳＯＩ基板中の酸化膜上に、互いに離間して設けられた開口形状が矩形状の２つの第３溝と、これらの第３溝を互いに連結するようにＳｉ部と酸化膜との界面に設けられた空洞部と、上記第３溝および上記空洞部に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記第３溝の側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられていることを特徴とするメモリ素子。
【請求項５９】
等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることを特徴とする請求項５８に記載のメモリ素子。
【請求項６０】
上記単位セル間の上記ＳＯＩ基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成され、この括れ部上に磁性材料が設けられていることを特徴とする請求項５８または５９に記載のメモリ素子。
【請求項６１】
上記磁性細線は、さらに、上記第３溝および空洞部に磁性材料が埋め込まれることにより形成されていることを特徴とする請求項５８ないし６０のいずれか１項に記載のメモリ素子。
【請求項６２】
上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることを特徴とする請求項５８ないし６１のいずれか１項に記載のメモリ素子。
【請求項６３】
基板と、この基板上に設けられた金属部と、この金属部を覆うように配された堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の２つの第４溝と、これらの第４溝に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記単位セルにおける上記第４溝を互いに連結するように上記金属部が配されており、上記第４溝の側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられていることを特徴とするメモリ素子。
【請求項６４】
等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることを特徴とする請求項６３に記載のメモリ素子。
【請求項６５】
上記単位セル間の上記堆積部上に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成されており、この括れ部上に磁性材料が設けられていることを特徴とする請求項６３または６４に記載のメモリ素子。
【請求項６６】
上記磁性細線は、さらに、上記第４溝に磁性材料が埋め込まれることにより形成されていることを特徴とする請求項６３ないし６５に記載のメモリ素子。
【請求項６７】
上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることを特徴とする請求項６３ないし６６のいずれか１項に記載のメモリ素子。
【請求項６８】
基板と、この基板上に設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線は上記第１側面の上記凹凸形状に沿って形成されていることを特徴とするメモリ素子。
【請求項６９】
上記基板上に堆積された絶縁層に形成された第６溝が等方性エッチングされることにより上記第５溝が形成されることを特徴とする請求項６８に記載のメモリ素子。
【請求項７０】
等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることを特徴とする請求項６８または６９に記載のメモリ素子。
【請求項７１】
上記基板上に互いに離間した開口形状が矩形状の２つの第７溝が絶縁膜で埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第５溝が形成されることを特徴とする請求項６８ないし７０のいずれか１項に記載のメモリ素子。
【請求項７２】
上記第５溝に磁性材料が埋め込まれ、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側に上記磁性材料を残存させないように、エッチングされて上記磁性細線が形成されていることを特徴とする請求項６８または７１に記載のメモリ素子。
【請求項７３】
上記単位セル間の上記基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成され、この括れ部上に磁性材料が設けられていることを特徴とする請求項６８ないし７２に記載のメモリ素子。
【請求項７４】
上記第５溝の底面に上記第１側面に配された上記磁性細線と連結した金属体が設けられていることを特徴とする請求項６８ないし７３のいずれか１項に記載のメモリ素子。
【請求項７５】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることを特徴とする請求項６８ないし７４のいずれか１項に記載のメモリ素子。
【請求項７６】
基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線が上記第１側面の上記凹凸形状に沿って形成されていることを特徴とするメモリ素子。
【請求項７７】
上記堆積部上に絶縁層が堆積され、この絶縁層に第６溝が形成され、等方性エッチングされることにより上記第５溝が形成されていることを特徴とする請求項７６に記載のメモリ素子。
【請求項７８】
等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることを特徴とする請求項７６または７７に記載のメモリ素子。
【請求項７９】
上記堆積部に互いに離間した開口形状が矩形状の２つの第７溝が形成され、これらの第７の溝に絶縁膜が埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第５溝が形成されていることを特徴とする請求項７６ないし７８のいずれか１項に記載のメモリ素子。
【請求項８０】
上記第５溝に磁性材料が埋め込まれ、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側に上記磁性材料を残存させないように、エッチングがされることにより上記磁性細線が形成されることを特徴とする請求項７６ないし７９に記載のメモリ素子。
【請求項８１】
上記基板の上面かつ上記第５溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部が上記凹凸形状の凹凸とほぼ同周期で配設されていることを特徴とする請求項７６ないし８０のいずれか１項に記載のメモリ素子。
【請求項８２】
上記単位セル間の上記基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成されており、この括れ部上に磁性材料が設けられていることを特徴とする請求項７６ないし８１のいずれか１項に記載のメモリ素子。
【請求項８３】
上記第５溝の底面に上記第１側面に配された上記磁性細線と連結した金属体が設けられていることを特徴とする請求項７６ないし８２のいずれか１項に記載のメモリ素子。
【請求項８４】
上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることを特徴とする請求項７６ないし８３のいずれか１項に記載のメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、溝と、溝内外に形成される記録部となる磁性細線と、磁性細線に記録を行なう書き込み素子と、磁性細線に記録されたデータを再生する読み込み素子とで構成され、磁性細線内に複数のデータが記録されることによって形成される複数の磁壁を電流によって制御して移動させるメモリ素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、新型の不揮発性メモリへの期待が高まっている。これは、コスト競争力でフラッシュ・メモリに対抗しうるメモリが出現してきたからである。新型の不揮発性メモリのひとつとして、３次元型メモリが挙げられる。
【０００３】
一般的に、３次元型メモリは、セル・アレイを縦方向に積層したメモリであり、層数に応じて１ビットあたりの実効的なセル面積とセルあたりのコストとを削減することができる。３次元型メモリ中で、特に容量において、大きなポテンシャルを有する不揮発性メモリとして、ＩＢＭ社が提案した磁性材料を用いた不揮発性メモリ（ＭＲＴＭ；Magnetic Race−Track Memory）がある。ＭＲＴＭは、Ｓｉ基板を有し、垂直方向に配置した磁性細線に情報を多数記録するため、１ビットあたりの実効的なセル面積が小さい。このような多ビットメモリ構成にすることにより、ビット単価（ビット当たりのコスト）を低下させることができる。
【０００４】
例えば、特許文献１にＭＲＴＭの基本構成が開示されている。図１４は、特許文献１に記載されているＭＲＴＭ単位セルを示す概略構成図である。ＭＲＴＭ単位セルは、磁性細線部１００がＵ字型形状となってＳｉ基板上の溝内に形成されている。図１３の右拡大図に示すように、磁性細線部１００の下には、磁性細線部１００に記録を行なう書き込みデバイス１０１と、磁性細線部１００に記録されたデータを再生する読み込みデバイス１０２とが配置されている。
【０００５】
書き込みデバイス１０１によって記録を行なう際、磁性細線部１００内には磁化方向を記録情報とする記録部１０３と異なる磁化方向を持つ記録部１０３間に形成される磁壁１０４が形成される。書き込みデバイス１０１によって記録されたデータを再生する際、磁性細線部１００にパルス電流を与えて磁壁１０４を移動させる、つまり、読み込みデバイス１０２上に所望の記録部１０３を移動させることにより、所望のデータを取得することが可能となる。例えば、記録部１０３の周期的長さを約０．１μｍ、磁性細線部１００の深さ１０５を約１０μｍとすることにより、単位セルに約１００ビットの記録を可能とした大容量メモリが実現できる。そして、図１５に示すように、それぞれの単位セルを電気的に複数接続させることにより、メモリチップが構成される。
【０００６】
所望の領域にデータを記録し、所望のデータを再生するには、磁壁１０４の移動を制御する必要がある。一般的に磁壁１０４の移動の向きは、与えるパルス電流の向きによって変えることができる。また、磁壁１０４の移動量は、与えるパルス電流のパルス数によって変えることができる。しかし、磁性細線部１００の形状に依存して磁壁１０４の移動量に誤差が生じる可能性が高い。このことから、移動した磁壁１０４が安定して存在し得るピニングサイトを形成する必要がある。そして、このピニングサイトの形成と電流パルスの制御により、磁壁１０４の移動を制御してやる必要がある。
【０００７】
図１４の左拡大図に、磁壁１０４をピニングするための磁性細線部１００の加工形状を示す。磁壁１０４の移動制御を行なうには、磁性細線部１００内に磁壁１０４が安定してピニングされるピニングサイトを形成すればよい。この方法として、磁性細線部１００にピニングサイトとなる括れ加工部１０６を形成する方法がある。この括れ加工部１０６位置で、磁壁１０４は安定して存在することができる。
【０００８】
磁性細線部１００に加工を行なう上記方法以外に、ピニングサイトを形成する方法として、磁性細線部１００を配置させる溝に加工を行なう方法が特許文献２に開示されている。磁壁１０４をピニングするための溝形状を図１６に示す。まず、少なくとも２種類の材料を交互に積層(層Ａおよび層Ｂ)させる。次に、エッチングによって磁性細線部１００を埋め込むための２つの溝加工部１０７を形成する。エッチングを行なう際、層Ａと層Ｂのエッチングレートの違いにより、図に示すような括れ形成部１０８を溝加工部１０７側面に形成することができる。この溝加工部１０７に磁性細線部１００を埋め込むことにより、磁性細線部１００に括れ形成部１０８による膜厚分布を与えることができる。この膜厚の薄い部分（ピニングサイト）で、磁壁１０４は安定して存在することが可能となり、磁壁１０４の移動を制御することができる。
【特許文献１】米国特許第６８３４００５号公報（平成１６年１２月２１日  公開）
【特許文献２】米国特許２００４/０２５１２３２号公報（平成１６年１２月１６日  公開）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載されている磁壁１０４をピニングするための磁性細線部１００の形状（ピニングサイト）の加工について、３次元的に配置する深さ１０μｍ以上の磁性細線部１００の側面に直接加工を行なうことは、Ｓｉ基板上溝内への形成前および形成後であっても、共に困難である。そして、記録部１０３の周期的長さ（約０．１μｍ）ごとに、微細な加工を３次元的に配置された磁性細線部１００全面にわたって行なうことは、加工プロセスが困難となることは明確である。
【００１０】
特許文献２に記載された磁性細線部１００を配置させる溝加工部１０７に加工を行なう方法について、上記方法で大容量、低コストを特長とする多ビットメモリを実現するには、積層を多数行なう必要がでてくる。前述のような単位セルに１００ビットの記録を可能とした大容量メモリを実現するには、合計２００層以上の積層を行なうことが必要となることから、成膜プロセスが多く、製造時間/コストに問題が生じる。また、ウェハ全面において、厚さ約０．１μｍの層を２００層以上積層することから、ウェハ全面における高度な膜厚制御技術が必要となる。
【００１１】
すなわち、上記の特許文献に開示された技術では、磁性細線にピングサイトを設けるには、加工プロセスが複雑になるか、Ｓｉ基板上の成膜プロセスが困難になるという問題があった。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単純な加工プロセスおよび簡略な成膜プロセスによって、磁性細線にピニングサイトを設けたメモリ素子およびその製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明のメモリ素子の製造方法は、上記課題を解決するために、基板と、この基板上に設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記凹凸形状に沿って形成することを特徴としている。
【００１４】
また、本発明のメモリ素子の製造方法は、上記課題を解決するために、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記凹凸形状に沿って形成することを特徴としている。
【００１５】
また、本発明のメモリ素子は、上記課題を解決するために、基板と、この基板上に設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線が上記凹凸形状に沿って形成されている。
【００１６】
また、本発明のメモリ素子は、上記課題を解決するために、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられ、上記磁性細線が上記凹凸形状に沿って形成されている。
【００１７】
上記構成によれば、磁性細線を第１側面の凹凸形状に沿って形成している。そのため、磁性細線を直接加工することなく、磁性細線に膜厚分布を設けることができる。そして、この凹凸形状は、周期的に設けられているので、磁性細線内の磁壁を留めるピニングサイトとして用いることができる。
【００１８】
さらに、上記構成では、凹凸形状をエッチングの繰り返しにて形成している。そのため、従来のように異なる層を多数積層させる必要もなく、単に、基板の上に堆積部を設けるだけでよい。そのため、基板上の成膜プロセスが簡単で、製造時間が短くなり、コストが削減される。
【００１９】
また、本発明のメモリ素子の製造方法では、等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することが好ましい。
【００２０】
また、本発明のメモリ素子では、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることが好ましい。
【００２１】
上記構成によれば、凹凸形状を等方性エッチングと、保護膜の堆積と、を交互に繰り返すことによって形成してしている。そのため溝内に配置させる磁性細線に直接括れ加工を行なうことなく周期的な膜厚分布形成し、その周期的な膜厚分布によって磁性細線内を移動する磁壁の移動位置を制御することができる。
【００２２】
また、本発明のメモリ素子の製造方法では、上記基板上に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第１溝を形成することが好ましい。
【００２３】
また、本発明のメモリ素子では、上記基板上に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝が絶縁膜で埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第１溝が形成されていることが好ましい。
【００２４】
また、本発明のメモリ素子の製造方法では、上記堆積部に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第１溝を形成することが好ましい。
【００２５】
また、本発明のメモリ素子では、上記堆積部に互いに離間した開口形状が矩形状の２つの第２溝を形成して、これらの第２溝が絶縁膜で埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第１溝が形成されていることが好ましい。
【００２６】
上記構成によれば、第１溝における互いに対峙する２組の側面のうち、一方の側面を絶縁膜にて形成する一方、他方の側面（第１側面）をＳｉにて形成することができる。そのため、両側面のエッチングレートを変えることができる。従って、第１溝をエッチングした場合、エッチングレートの小さい絶縁膜の形状を殆ど変えることなく、第１側面に凹凸形状を形成することができる。
【００２７】
また、本発明のメモリ素子の製造方法では、上記第１溝に磁性材料を埋め込み、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングすることにより上記磁性細線を形成することが好ましい。
【００２８】
また、本発明のメモリ素子では、上記第１溝に磁性材料を埋め込まれ、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングされることにより上記磁性細線が形成されていることが好ましい。
【００２９】
また、本発明のメモリ素子の製造方法では、レーザアブレーション法を用いて、上記第１溝の側面、および、底面に上記磁性細線を形成するにあたり、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングすることにより上記磁性細線を形成することが好ましい。
【００３０】
また、本発明のメモリ素子では、レーザアブレーション法を用いて、上記第１溝の側面、および、底面に上記磁性細線を形成するにあたり、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存させないように、エッチングされることにより上記磁性細線が形成されていることが好ましい。
【００３１】
また、本発明のメモリ素子の製造方法では、上記単位セル間の上記基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることが好ましい。
【００３２】
また、本発明のメモリ素子では、上記単位セル間の上記基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成されており、この括れ部上に磁性材料が設けられていることが好ましい。
【００３３】
また、本発明のメモリ素子での製造方法では、上記基板の上面かつ上記第１溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部を上記凹凸形状の凹凸とほぼ同周期で配設することが好ましい。
【００３４】
また、本発明のメモリ素子の製造方法では、上記基板の上面かつ上記第１溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部が上記凹凸形状の凹凸とほぼ同周期で配設されていることが好ましい。
【００３５】
上記構成によれば、基板の上面かつ第１溝に対応する箇所に括れ部を配設している。つまり、第１溝の底面に括れ部を形成している。また、この括れ部は、凹凸形状の凹凸とほぼ同周期で配されている。従って、第１溝の第１側面および底面にＵ字型に磁性細線を形成した場合、かつ、第１側面および底面において連続的に磁壁の移動を連続的に制御することができる。
【００３６】
また、本発明のメモリ素子の製造方法では、上記第１溝の底面に上記第１側面に配された上記磁性細線と連結した金属体を設けることが好ましい。
【００３７】
また、本発明のメモリ素子では、上記第１溝の底面に上記第１側面に配された上記磁性細線と連結した金属体が設けられていることが好ましい。
【００３８】
また、本発明のメモリ素子の製造方法では、上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することが好ましい。
【００３９】
また、本発明のメモリ素子では、上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることが好ましい。
【００４０】
上記構成によれば、記録部である磁性細線や配線形成プロセス、または加工プロセスを簡略化することができる。
【００４１】
また、本発明のメモリ素子の製造方法は、上記課題を解決するために、酸化膜上にＳｉ部が形成されて成るＳＯＩ基板と、このＳＯＩ基板中の酸化膜上に、互いに離間して設けられた開口形状が矩形状の２つの第３溝と、これらの第３溝を互いに連結するようにＳｉ部と酸化膜との界面に設けられた空洞部と、上記第３溝および上記空洞部に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第３溝の側面に、エッチングの繰り返しによって周期的な凹凸形状を設けることを特徴としている。
【００４２】
また、本発明のメモリ素子では、酸化膜上にＳｉ部が形成されて成るＳＯＩ基板と、このＳＯＩ基板中の酸化膜上に、互いに離間して設けられた開口形状が矩形状の２つの第３溝と、これらの第３溝を互いに連結するようにＳｉ部と酸化膜との界面に設けられた空洞部と、上記第３溝および上記空洞部に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第３溝の側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられていることを特徴としている。
【００４３】
上記構成によれば、磁性細線を凹凸形状が設けられた第３溝に沿って形成している。そのため、磁性細線を直接加工することなく、磁性細線に膜厚分布を設けることができる。そして、この凹凸形状は、周期的に設けられているので、磁性細線内の磁壁を留めるピニングサイトとして用いることができる。
【００４４】
さらに、上記構成では、凹凸形状をエッチングの繰り返しにて形成している。そのため、従来のように異なる層を多数積層させる必要もなく、単に、ＳＯＩ基板の上に堆積部を設けるだけでよい。そのため、プロセスが簡単で、製造時間が短くなり、コストが削減される。
【００４５】
また、本発明のメモリ素子の製造方法では、等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することが好ましい。
【００４６】
また、本発明のメモリ素子では、等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることが好ましい。
【００４７】
上記構成によれば、凹凸形状を等方性エッチングと、保護膜の堆積と、を交互に繰り返すことによって形成してしている。そのため溝内に配置させる磁性細線に直接括れ加工を行なうことなく周期的な膜厚分布形成し、その周期的な膜厚分布によって磁性細線内を移動する磁壁の移動位置を制御することができる。
【００４８】
また、本発明のメモリ素子の製造方法では、上記単位セル間の上記ＳＯＩ基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることが好ましい。
【００４９】
また、本発明のメモリ素子では、上記単位セル間の上記ＳＯＩ基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成され、この括れ部上に磁性材料が設けられていることが好ましい。
【００５０】
上記構成によれば、単位セル間の上記堆積部上に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成している。そのため、単位セル間においても途切れることなく、連続的に磁壁の移動を連続的に制御することができる。
【００５１】
また、本発明のメモリ素子の製造方法では、上記磁性細線は、さらに、上記第３溝および空洞部に磁性材料を埋め込むことにより形成することが好ましい。
【００５２】
また、本発明のメモリ素子では、上記磁性細線は、さらに、上記第３溝および空洞部に磁性材料が埋め込まれることにより形成されていることが好ましい。
【００５３】
また、本発明のメモリ素子の製造方法では、上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することが好ましい。
【００５４】
また、本発明のメモリ素子では、上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることが好ましい。
【００５５】
上記構成によれば、記録部である磁性細線や配線形成プロセス、または加工プロセスを簡略化することができる。
【００５６】
また、本発明のメモリ素子の製造方法は、上記課題を解決するために、基板と、この基板上に設けられた金属部と、この金属部を覆うように配された堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の２つの第４溝と、これらの第４溝に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記単位セルにおける上記第４溝を互いに連結するように上記金属部を配し、上記第４溝の側面に、エッチングの繰り返しによって周期的な凹凸形状を設けることを特徴としている。
【００５７】
また、本発明のメモリ素子は、上記課題を解決するために、基板と、この基板上に設けられた金属部と、この金属部を覆うように配された堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の２つの第４溝と、これらの第４溝に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記単位セルにおける上記第４溝を互いに連結するように上記金属部が配されており、上記第４溝の側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられていることを特徴としている。
【００５８】
上記構成によれば、磁性細線を凹凸形状が設けられた第４溝に沿って形成している。そのため、磁性細線を直接加工することなく、磁性細線に膜厚分布を設けることができる。そして、この凹凸形状は、周期的に設けられているので、磁性細線内の磁壁を留めるピニングサイトとして用いることができる。
【００５９】
さらに、上記構成では、凹凸形状をエッチングの繰り返しにて形成している。そのため、従来のように異なる層を多数積層させる必要もなく、単に、基板の上に堆積部を設けるだけでよい。そのため、プロセスが簡単で、製造時間が短くなり、コストが削減される。
【００６０】
また、本発明のメモリ素子の製造方法では、等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することが好ましい。
【００６１】
また、本発明のメモリ素子では、等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることが好ましい。
【００６２】
上記構成によれば、凹凸形状を等方性エッチングと、保護膜の堆積と、を交互に繰り返すことによって形成してしている。そのため溝内に配置させる磁性細線に直接括れ加工を行なうことなく周期的な膜厚分布形成し、その周期的な膜厚分布によって磁性細線内を移動する磁壁の移動位置を制御することができる。
【００６３】
また、本発明のメモリ素子の製造方法では、上記単位セル間の上記堆積部上に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることが好ましい。
【００６４】
また、本発明のメモリ素子では、上記単位セル間の上記堆積部上に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成されており、この括れ部上に磁性材料が設けられていることが好ましい。
【００６５】
上記構成によれば、単位セル間の上記堆積部上に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成している。そのため、単位セル間においても途切れることなく、連続的に磁壁の移動を連続的に制御することができる。
【００６６】
また、本発明のメモリ素子の製造方法では、上記磁性細線は、さらに、上記第４溝に磁性材料を埋め込むことが好ましい。
【００６７】
また、本発明のメモリ素子では、上記磁性細線は、さらに、上記第４溝に磁性材料が埋め込まれることにより形成されていることが好ましい。
【００６８】
また、本発明のメモリ素子の製造方法では、上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することが好ましい。
【００６９】
また、本発明のメモリ素子では、上記凹凸形状が形成されている側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることが好ましい。
【００７０】
上記構成によれば、記録部である磁性細線や配線形成プロセス、または加工プロセスを簡略化することができる。
【００７１】
また、本発明のメモリ素子の製造方法は、上記課題を解決するために、基板と、この基板上に設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記第１側面の上記凹凸形状に沿って形成することを特徴としている。
【００７２】
また、本発明のメモリ素子の製造方法は、上記課題を解決するために、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記第１側面の上記凹凸形状に沿って形成することを特徴としている。
【００７３】
また、本発明のメモリ素子は、上記課題を解決するために、基板と、この基板の表面に設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線は上記第１側面の上記凹凸形状に沿って形成されていることを特徴としている。
【００７４】
また、本発明のメモリ素子は、上記課題を解決するために、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線が上記第１側面の上記凹凸形状に沿って形成されていることを特徴としている。
【００７５】
上記構成によれば、磁性細線を第１側面の凹凸形状に沿って形成している。そのため、磁性細線を直接加工することなく、磁性細線に膜厚分布を設けることができる。そして、この凹凸形状は、周期的に設けられているので、磁性細線内の磁壁を留めるピニングサイトとして用いることができる。
【００７６】
さらに、上記構成では、凹凸形状をエッチングの繰り返しにて形成している。そのため、従来のように異なる層を多数積層させる必要もなく、単に、基板の上に堆積部を設けるだけでよい。そのため、プロセスが簡単で、製造時間が短くなり、コストが削減される。
【００７７】
また、本発明のメモリ素子の製造方法では、等方性エッチングと、保護膜の堆積と、を交互に繰り返すことにより上記凹凸形状を形成することが好ましい。
【００７８】
また、本発明のメモリ素子では、等方性エッチングと、保護膜の堆積と、が交互に繰り返されることにより上記凹凸形状が形成されていることが好ましい。
【００７９】
上記構成によれば、凹凸形状を等方性エッチングと、保護膜の堆積と、を交互に繰り返すことによって形成してしている。そのため溝内に配置させる磁性細線に直接括れ加工を行なうことなく周期的な膜厚分布形成し、その周期的な膜厚分布によって磁性細線内を移動する磁壁の移動位置を制御することができる。
【００８０】
また、本発明のメモリ素子の製造方法では、上記堆積部上に絶縁層を堆積し、この絶縁層に第６溝を形成して、等方性エッチングすることにより上記第５溝を形成することが好ましい。
【００８１】
また、本発明のメモリ素子の製造方法では、上記基板上に絶縁層を堆積し、この絶縁層に第６溝を形成して、等方性エッチングすることにより上記第５溝を形成することが好ましい。
【００８２】
また、本発明のメモリ素子では、上記基板上に堆積された絶縁層に形成された第６溝が等方性エッチングされることにより上記第５溝が形成されていることが好ましい。
【００８３】
また、本発明のメモリ素子では、上記堆積部上に絶縁層が堆積され、この絶縁層に第６溝が形成され、等方性エッチングされることにより上記第５溝が形成されていることが好ましい。
【００８４】
また、本発明のメモリ素子の製造方法では、上記基板上に互いに離間した開口形状が矩形状の２つの第７溝を形成して、これらの第７の溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第５溝を形成することが好ましい。
【００８５】
また、本発明のメモリ素子では、上記基板上に互いに離間した開口形状が矩形状の２つの第７溝が絶縁膜で埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第５溝が形成されることが好ましい。
【００８６】
また、本発明のメモリ素子の製造方法では、上記堆積部に互いに離間した開口形状が矩形状の２つの第７溝を形成して、これらの第７の溝を絶縁膜で埋め込み、これらの絶縁膜にて挟まれた部分を取り除くことにより上記第５溝を形成することが好ましい。
【００８７】
また、本発明のメモリ素子では、上記堆積部に互いに離間した開口形状が矩形状の２つの第７溝が形成され、これらの第７の溝に絶縁膜が埋め込まれ、これらの絶縁膜にて挟まれた部分が取り除かれることにより上記第５溝が形成されていることが好ましい。
【００８８】
上記構成によれば、第５溝における互いに対峙する２組の側面のうち、一方の側面を絶縁膜にて形成する一方、他方の側面（第１側面）をＳｉにて形成することができる。そのため、両側面のエッチングレートを変えることができる。従って、第５溝をエッチングした場合、エッチングレートの小さい絶縁膜の形状を殆ど変えることなく、第１側面に凹凸形状を形成することができる。
【００８９】
また、本発明のメモリ素子の製造方法では、上記第５溝に磁性材料を埋め込み、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側には上記磁性材料が残存しないように、エッチングして上記磁性細線を形成することが好ましい。
【００９０】
また、本発明のメモリ素子では、上記第５溝に磁性材料が埋め込まれ、上記第１側面側に上記磁性材料を残存させる一方、該第１側面とは異なる互いに対向する第２側面側に上記磁性材料を残存させないように、エッチングされて上記磁性細線が形成されていることが好ましい。
【００９１】
また、本発明のメモリ素子の製造方法では、上記基板の上面かつ上記第５溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部を上記凹凸形状の凹凸とほぼ同周期で配設することが好ましい。
【００９２】
また、本発明のメモリ素子では、上記基板の上面かつ上記第５溝に対応する箇所に、上記磁性細線に対して括れ形状を与える、括れ部が上記凹凸形状の凹凸とほぼ同周期で配設されていることが好ましい。
【００９３】
上記構成によれば、基板の上面かつ第５溝に対応する箇所に括れ部を配設している。つまり、第５溝の底面に括れ部を形成している。また、この括れ部は、凹凸形状の凹凸とほぼ同周期で配されている。従って、第５溝の第１側面および底面にＵ字型に磁性細線を形成した場合、かつ、第１側面および底面において連続的に磁壁の移動を連続的に制御することができる。
【００９４】
また、本発明のメモリ素子の製造方法では、上記第５溝の底面に上記第１側面に配された上記磁性細線と連結した金属体を設けることが好ましい。
【００９５】
また、本発明のメモリ素子では、上記第５溝の底面に上記第１側面に配された上記磁性細線と連結した金属体が設けられていることが好ましい。
【００９６】
また、本発明のメモリ素子の製造方法では、上記単位セル間の上記基板表面に括れ部を上記凹凸形状の凹凸とほぼ同周期で形成し、この括れ部上に磁性材料を設けることが好ましい。
【００９７】
また、本発明のメモリ素子では、上記単位セル間の上記基板表面に括れ部が上記凹凸形状の凹凸とほぼ同周期で形成され、この括れ部上に磁性材料が設けられていることが好ましい。
【００９８】
また、本発明のメモリ素子の製造方法では、上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合し、アレイ化することが好ましい。
【００９９】
また、本発明のメモリ素子では、上記第１側面の方向を揃えて、上記単位セルを２次元平面的、連続的、かつ、電気的に結合され、アレイ化されていることが好ましい。
【０１００】
上記構成によれば、記録部である磁性細線や配線形成プロセス、または加工プロセスを簡略化することができる。
【発明の効果】
【０１０１】
本発明のメモリ素子の製造方法は、以上のように、基板と、この基板上に設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、
上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記凹凸形状に沿って形成している。
【０１０２】
また、本発明のメモリ素子の製造方法は、以上のように、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記凹凸形状に沿って形成している。
【０１０３】
また、本発明のメモリ素子の製造方法は、以上のように、酸化膜上にＳｉ部が形成されて成るＳＯＩ基板と、このＳＯＩ基板中の酸化膜上に、互いに離間して設けられた開口形状が矩形状の２つの第３溝と、これらの第３溝を互いに連結するようにＳｉ部と酸化膜との界面に設けられた空洞部と、上記第３溝および上記空洞部に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第３溝の側面に、エッチングの繰り返しによって周期的な凹凸形状を設けている。
【０１０４】
また、本発明のメモリ素子の製造方法は、以上のように、基板と、この基板上に設けられた金属部と、この金属部を覆うように配された堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の２つの第４溝と、これらの第４溝に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記単位セルにおける上記第４溝を互いに連結するように上記金属部を配し、上記第４溝の側面に、エッチングの繰り返しによって周期的な凹凸形状を設けている。
【０１０５】
また、本発明のメモリ素子は、以上のように、基板と、この基板上に設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記第１側面の上記凹凸形状に沿って形成している。
【０１０６】
また、本発明のメモリ素子の製造方法は、以上のように、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子の製造方法において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状を設けて、上記磁性細線を上記第１側面の上記凹凸形状に沿って形成している。
【０１０７】
また、本発明のメモリ素子は、以上のように、基板と、この基板上に設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線が上記凹凸形状に沿って形成されている。
【０１０８】
また、本発明のメモリ素子は、以上のように、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第１溝と、この第１溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第１溝における互いに対向する２組の側面のうちの一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられ、上記磁性細線が上記凹凸形状に沿って形成されている。
【０１０９】
また、本発明のメモリ素子は、以上のように、酸化膜上にＳｉ部が形成されて成るＳＯＩ基板と、このＳＯＩ基板中の酸化膜上に、互いに離間して設けられた開口形状が矩形状の２つの第３溝と、これらの第３溝を互いに連結するようにＳｉ部と酸化膜との界面に設けられた空洞部と、上記第３溝および上記空洞部に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第３溝の側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられている
また、本発明のメモリ素子は、以上のように、基板と、この基板上に設けられた金属部と、この金属部を覆うように配された堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の２つの第４溝と、これらの第４溝に沿って形成された磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記単位セルにおける上記第４溝を互いに連結するように上記金属部が配されており、上記第４溝の側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられている。
【０１１０】
また、本発明のメモリ素子は、以上のように、基板と、この基板の表面に設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線は上記第１側面の上記凹凸形状に沿って形成されている。
【０１１１】
また、本発明のメモリ素子は、以上のように、基板と、この基板上に設けられた堆積部と、この堆積部に上記基板の直上まで設けられた開口形状が矩形状の第５溝と、この第５溝に設けられた磁性細線と、上記磁性細線にデータの記録を行なう書き込み素子と、上記磁性細線に記録されたデータを再生する読み込み素子とを有しており、上記磁性細線内にデータが記録されることによって形成される磁壁を電流によって移動させる単位セルを複数備えて成るメモリ素子において、上記第５溝は、開口部の幅が狭くなっているボトル型形状になるように形成されており、上記第５溝における互いに対向する２組の側面のうち一方の第１側面に、エッチングの繰り返しによって周期的な凹凸形状が設けられており、上記磁性細線が上記第１側面の上記凹凸形状に沿って形成されている。
【０１１２】
従って、単純な加工プロセスおよび簡略な成膜プロセスによって、磁性細線にピニングサイトを設けたメモリ素子およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０１１３】
〔実施の形態１〕
本発明の一実施の形態について図面を用いて説明する。
【０１１４】
本実施の形態のＭＲＴＭ（Magnetic Race-Track Memory）のメモリチップ（メモリ素子）は、図２に示すように、単位セルがマトリクス状に配されて構成されている。このメモリ素子は、磁性細線内を移動する磁壁の移動位置を制御するようになっている。そして、メモリ素子は、概略的には行方向に延びた磁性細線と、列方向に延びた書き込み素子および読み込み素子との交点に、単位セルが配されている。
【０１１５】
磁性細線は、行方向に隣接する単位セルを互いに接続している。書き込み素子および読み込み素子は、列方向に延びて設けられている。なお、実際には、書き込み素子および読み込み素子は、それぞれ互いに独立した部材であるが、図２では、簡単のため、同一の部材にて示されている。
【０１１６】
（単位セルの概略構成）
図１は、本実施の形態のメモリ素子を構成する単位セルを示す縦断面図である。
【０１１７】
単位セルは、同図に示すように、Ｓｉ基板（基板）１、Ｓｉ堆積部（堆積部）２、磁性細線３、書き込み素子４、読み込み素子５、および括れ部６を有している。なお、説明の便宜上、基板１と堆積部２とを合わせて、「Ｓｉ」と呼ぶこともある。基板１は、書き込み素子４および読み込み素子５を内蔵しており、単位セルの基台としての役割を有している。堆積部２は、基板１上に設けられており、磁性細線３を３次元的に配設する役割を有している。なお、図１は単位セルの断面図を示すしているが、説明の便宜上、ハッチングは磁性細線３のみに付されている。また、基板１と堆積部２とは必ずしも同じ材料である必要はない。
【０１１８】
括れ部６は、磁性細線３に膜厚分布を与える役割を果たしており、図１に示すように、基板１上に周期的に配されている。この括れ部６上には、溝（空洞；第１溝）８が設けられており、この溝８を側面から取り囲むように、堆積部２が設けられている。この溝８に沿って磁性細線３が設けられている。
【０１１９】
この溝８の互いに対峙する２組の側面のうち、一組の側面（第１側面）の形状は、図１に示すように、堆積部２側に凸の半球（湾曲部７；周期的括れ加工形状；凹凸形状）が高さ方向に連続して並んだ形状となっている。また、この湾曲部７の配置周期は、括れ部６の配置周期と同一であることが好ましい。
【０１２０】
磁性細線３は、記録媒体としての役割と、隣接する単位セル１を互いに電気的に接続する役割と、を有している。この磁性細線３は、堆積部２の上面と、溝８の湾曲部７に沿った側面（第１側面）と、溝８の括れ部６に沿った底面と、のそれぞれに連続して形成されている。磁性細線３は、溝８の第１側面および溝８の底面において、それぞれ湾曲部７および括れ部６によって周期的な膜厚分布を有している。なお、図１には図示しないが、溝８の側面における、湾曲部７が形成されていない側面（第２側面）には、磁性細線３は設けられておらず、後述するように、絶縁膜１３が配されている。
【０１２１】
書き込み素子４は、磁性細線３にデータの記録を行なう一方、読み込み素子５は、磁性細線３に記録されたデータを再生する役割を有している。これらの書き込み素子４および読み込み素子５は、共に基板１内に埋め込まれている。書き込み素子４および読み込み素子５は、図１に示すように、隣接する括れ部６間に設けられている。
【０１２２】
なお、書き込み素子４および読み込み素子５は、括れ部６のサイズに合わせて配置されている。また、上記の溝８の開口形状の幅は、約十ｎｍ〜数μｍであり、溝８の深さは、約数百ｎｍ〜数十μｍである。また、読み込み素子５は、例えば、上部３層は強磁性層で絶縁層を挟み込む構造となっています。強磁性層は上部が自由層であり、下部が固定層となっている。また、最下部層は配線層となっている。
【０１２３】
また、湾曲部７、および括れ部６にて形成された磁性細線３の膜厚が薄い部分は、後述する磁壁２３が安定して存在することが可能なピニングサイトとしての役割を有する。このような形状の磁性細線３と、磁壁２３を移動させるパルス電流の制御により磁壁２３の移動・位置を制御することができる。
【０１２４】
次に、この単位セルの製造方法について、順を追って説明する。
【０１２５】
（括れ部６、書き込み素子４、および読み込み素子５の形成方法）
まず、括れ部６、書き込み素子４、および読み込み素子５を形成する方法について説明する。図３（ａ）に示すように、基板１上に、絶縁膜９を形成する。この絶縁膜９は、例えば、ＳｉＯ２やＳｉ３Ｎ４などの窒化膜である。次に、異方性エッチングにより、図３（ｂ）に示すように、基板１上に括れ部６を周期的に形成する。
【０１２６】
また、図示しないが、レジスト膜をパターン化し、異方性エッチングすることによって、基板１における書き込み素子６（図１参照）を配設する箇所（括れ部６と括れ部６との間の箇所）に穴（不図示）をあける。その後、この穴に書き込み素子４を埋め込む。書き込み素子４を埋め込んだ後、基板材料、基板と良質な成膜を行なえる半導体材料、または絶縁性の材料にて、書き込み素子４を覆う。次に、読み込み素子５（図１参照）についても同様の作業を行なう。
【０１２７】
このような書き込み素子４および読み込み素子５の作製方法（ヘッド素子の作製方法）は、基本的にＭＲＡＭのヘッド作製方法と同じであり、確立された技術である。書き込み素子４および読み込み素子５の形成後、図３（ｃ）に示すように、括れ部６を堆積部２で覆う。この堆積部２の材料は、基板材料、基板と良質な成膜を行なえる半導体材料、または絶縁性の材料である。なお、括れ部６の配置周期は、約数十ｎｍ〜数ｎｍであり、括れ部６の高さは、数十ｎｍ〜数百ｎｍである。
【０１２８】
なお、括れ部６の形成プロセスは、図３（ａ）〜（ｃ）に示したような絶縁膜９の成膜後にエッチングを行なうプロセスに限らず、堆積部（Ｓｉ）２を直接エッチングするプロセスでもよい。
【０１２９】
（湾曲部７を形成するための第１プロセス）
図４（ａ）〜（ｅ）は、湾曲部７を形成するための第１プロセスにおける単位セルの平面図と、これら各々の平面図のＡ−Ａ’に沿った断面図と、を示している。なお、図４（ａ）〜（ｅ）では、説明の便宜上、書き込み素子４、読み込み素子５、および括れ部６は省略されている。なお、平面図と断面図との関係を分かり易くするため、平面図においても適宜、ハッチングが付されている。
【０１３０】
まず、堆積部２の上面に第１レジスト膜１０を形成し、この第１レジスト膜１０に、図４（ａ）に示すような互いに離間した２つの第１穴１１を設ける。これらの第１穴１１の平面形状および断面形状は共に、図４（ａ）に示すように、矩形状となっている。
【０１３１】
次に、図４（ｂ）に示すように、ＴＭＡＨ(Tetra Methyl Ammonium Hydroxide)やＫＯＨ水溶液などのウェットエッチングにより、第１レジスト膜１０と連続した第２穴（第２溝；第７溝）１２を堆積部２に設ける。なお、このウェットエッチングは、異方性エッチングである。
【０１３２】
この、第２穴１２は、基板１の直上まで（括れ部６が設けられている位置まで）達している。また、第２穴１２の平面形状は、第１穴１１の平面形状と同一の形状である。さらに、第２穴１２の断面形状も矩形状となっている。
【０１３３】
第２穴１２を設けた後、図４（ｃ）に示すように、第２穴１２に絶縁膜１３を充填する。この絶縁膜１３としては、例えばＳｉＯ２、または、Ｓｉ２Ｎ４などを用いることができる。絶縁膜１３の充填後、図４（ｄ）に示すように、第１レジスト膜１０上における、第１穴１１の外側に第２レジスト膜１４を形成する。この第２レジスト膜１４は、図４（ｄ）に示すように、平面形状が長方形の第３穴１５を有している。さらに、図４（ｅ）に示すように、第１穴１１の間に配された第１レジスト膜１０（第１レジスト膜１０の一部分）を除去する。これにより、図４（ｅ）に示すように、第２穴１２内に埋め込まれた絶縁膜１３およびこれらの間にある堆積部２（Ｓｉ）の一部が表面に露出する。
【０１３４】
（湾曲部７を形成するための第２プロセス）
図５（ａ）〜（ｄ）は、湾曲部７を形成するための第２プロセスにおける単位セルの平面図と、これら各々の平面図のＢ−Ｂ’に沿った断面図と、を示している。
【０１３５】
図５（ａ）に示す平面図は、図４（ｅ）に示す平面図を９０°回転させた平面図である。まず、図５（ａ）に示すように、ＳＦ６ガスによって、Ｓｉ（堆積部２）を等方性エッチングする。これにより、堆積部２（Ｓｉ）がエッチングされて、溝部分１６が形成される。
【０１３６】
この際、Ｓｉに比べて、絶縁膜１３のエッチングレートは小さいので、絶縁膜１３の形状は殆ど変化しない。そのため、溝部分１６は、対向する２組の側面のうち、一組（絶縁膜１３が形成された方）の側面は、絶縁膜１３に沿って平らになり、他組の側面はエッチングされて湾曲する。この湾曲した部分は、図５（ａ）に示すように、堆積部２側に凸の半球（湾曲部７）となっている。
【０１３７】
次に、図５（ｂ）に示すように、Ｃ４Ｆ８ガスを用いて、保護膜１７を溝部分１６に堆積する。さらに、ＳＦ６ガスによって、Ｓｉを等方性エッチングする。この等方性エッチングにより、図５（ｃ）に示すように、溝部分１６の底面側の保護膜１７が、溝部分１６の側面側の保護膜よりも先に除去され、溝部分１８が形成される。
【０１３８】
そして、これ以降、溝部分１８、…への保護膜１７の堆積、および、等方性エッチング、を溝が基板１の直上にくるまで、交互に繰り返す。換言すれば、保護膜１７堆積ステップと等方性エッチングステップとを１サイクルとして交互に繰り返す。これにより、図５（ｄ）に示すように、高アスペクト比の溝８を形成することができる。この溝８の側面は、湾曲部７が深さ方向へ周期的に並んでいる。最後に、同図に示すように、第１レジスト膜１０および第２レジスト膜１４を取り除く。
【０１３９】
なお、等方性エッチングされたそれぞれの溝（溝部分１６・溝部分１８…）の深さは、数十ｎｍ〜数百ｎｍである。また、等方性エッチングを行なう際の深さ方向へのエッチングレートは数百ｎｍ〜数μｍ／ｍｉｎであり、横方向へのエッチングレートは２０ｎｍ／ｍｉｎである。
【０１４０】
また、溝８の形成は、堆積部２のエッチングにて行なわれるので、絶縁性の材料から形成された括れ部６は残存する。また、保護膜１７の上に、周期的に並んだ括れ部６を保ちつつ、ＳｉＯ２膜を形成してもよい。高アスペクト比な溝８を形成するにあたり、初期段階での保護膜１７がエッチングに耐えることができなければ、加工途中でＳｉＯ２膜を溝８内に堆積してもよい。また、括れ部６の形状および周期を変えるには、エッチングレート、エッチング時間、または保護膜１７の堆積時間を変えればよい。
【０１４１】
溝８側面に湾曲部７を形成する方法として、溝８が所望の深さに達するまでの等方性エッチングステップと、保護膜１７堆積ステップとを１サイクルとして交互に繰り返す加工プロセス以外に、光アシスト電解エッチング法などを用いても構わない。光アシスト電解エッチング法は、高アスペクト比のエッチングが可能なウェットエッチングプロセスであり、溝周辺の空乏層の幅を制御することにより、上記と同じように側面に周期的湾曲部７を形成することができる。また、溝８の内外に関わらず、磁性細線３周辺は、絶縁性の材料のみに覆われる、または接触する構成として構わない。
【０１４２】
（磁性細線３を形成する方法）
次に、磁性細線３の形成方法について説明する。図６（ａ）に示すように、溝８に磁性材料１９を埋め込む。この埋め込みは、めっきプロセスなどである。磁性材料１９は、ＦｅＮｉ、ＦｅＰｔ、ＦｅＣｒ、またはＦｅＶなどである。埋め込んだ磁性材料１９の上に、同図に示すように、第３レジスト膜２０を形成する。この第３レジスト膜２０は、図６（ｂ）に示すように、磁性材料１９に対して異方性エッチングを行なった際に、溝８における湾曲部７が形成された側面に磁性細線３が残るように配置する。このように配置することにより、異方性エッチングを行なうと、溝８における湾曲した側面（第１側面）および底面に磁性細線３が残り、絶縁膜１３が形成されている側面（第２側面）に磁性細線３が残らないようになる。
【０１４３】
なお、溝８の側面（第１側面）に配された磁性細線３と、溝８の底面に配された磁性細線３とは互いにほぼ同じ膜厚となることが好ましい。なお、隣接する単位セル同士の連結は、磁性細線３で行なってもよいし、金属で行なってもよい。
【０１４４】
溝８の底面に形成された磁性細線３は、括れ部６により、周期的膜厚分布を有する。また、溝８の底面に形成された括れ部６によって磁性細線３に形成された括れを、磁性細線３における、溝５の底面側と反対側に形成してもよい。これにより磁性細線３に対称的な括れを設けることができる。これは、図５（ａ）において、予め括れ部６と同様の構造を形成しておき、さらに異方性エッチングを行なうことにより可能である。これにより、磁性細線３に対称的な括れを与えることができる。例えば、磁性細線括れ幅２１は、磁性細線幅２２の５０〜７０％の膜厚である。
【０１４５】
また、湾曲部７が形成されている側面のみへの磁性細線３の形成は、レーザアブレーション法などを用いて、溝８の側面のみに磁性材料１９を形成することにより行なってもよい。また、溝８の内外に関わらず、磁性細線３周辺は、絶縁性の材料のみに覆われる、または接触する構成として構わない。上記のようにして形成した、単位セルを同じ方向にして、２次元平面的に、連続的、かつ、電気的に結合して、これらをアレイ化することによりメモリ素子を作製することができる。
【０１４６】
また、図７に示すように、書き込み素子４、読み込み素子５、および括れ部６を隣接する単位セルと単位セルとの間（より詳細には、堆積部２の上面部）に形成してもよい。この場合、図３（ｃ）に示したような、括れ部６をＳｉ（堆積部２）で覆う、というプロセスは省略できる。括れ部６の形成プロセスは、図３（ｂ）で示したような絶縁膜９の成膜後にエッチングを行なうプロセスでもよいし、Ｓｉ（堆積部２）を直接エッチングするプロセスでもよい。また、単位セルと単位セルとの間に書き込み素子４および読み込み素子５を配設する場合には、図７に示すように、基板１に直接溝８を設けてもよい。すなわち、堆積部２は必ずしも必須の構成要素ではなく、溝８も基板１上に形成されていれば、堆積部２に形成されている必要はない。
【０１４７】
（記録・再生方法）
図８（ａ）〜（ｃ）に、磁壁の移動の一例に基づいた、データの記録および再生手順を示す。図８（ａ）は、データを記録する前の単位セルの断面図を示している。この単位セルにデータの記録を行なう際には、図８（ｂ）に示すように、磁性細線３にアドレス情報またはデータを書き込み素子４によって記録し、磁区２４と磁壁２３を形成する。なお、磁壁２３は、図８（ｂ）に示すように、磁区２４の向きが異なる場合に形成され、磁区２４の向きが同じ場合には形成されない。
【０１４８】
多数のデータを記録もしくは再生する場合は、磁壁２３を磁区２４の周期的長さ分、矢印Ｃ方向に移動するように、データ数に相当する電流パルスによって駆動させる。記録と駆動を繰り返すことにより、単位セルあたりにデータを多ビット化させることが可能となる。
【０１４９】
また、図８（ｃ）に示すように、磁区２４および磁壁２３を矢印Ｃの方法に移動させることにより、読み込み素子５によって、磁性細線３に記録されたデータを再生することができる。
【０１５０】
図９は、単位セルの連結状態と記録データの書き込み後の記録データ保管状態を示している。隣接する単位セルと単位セルとは、磁性細線３で接続されることにより連結されている。磁性細線３は、記録データが保管されている記録領域４１と、記録データが存在しないリザーブ領域４２と、を有している。リザーブ領域４２は、隣接する単位セル間での記録データの混合を防ぐ役割を有している。
【０１５１】
同図に示すように、記録データ保管状態で、記録データを読み込み素子５で再生する際には、パルス電流を与えて、矢印Ｄの方向に磁壁２３をさせる。また、記録後、記録領域４１を読み込み素子５よりも矢印Ｄ方向へ移動させておき、再生の際には、パルス電流を与えることにより、矢印Ｅの方向に磁壁２３を移動させて記録データの再生および記録データの修正を行なってもよい。なお、磁性細線３の材料によって、電流の向きと磁壁２３の向きを同じ向きにしたり、異なる向きにしたりすることができる。
【０１５２】
（変形例）
また、図１０に示すように、湾曲部７および溝８を形成した後、磁性細線３を形成する前に、溝８に金属体２５を埋め込んで溝８の底面のみに金属体２５が残るようにエッチングを行ない、堆積部２の上面および溝８の第１側面に配された各磁性細線３を、溝８の底面に形成された金属体２５を介して接続してもよい。つまり、溝８の底面に磁性細線３の代わりに金属体２５を設けてもよい。
【０１５３】
また、溝８の底面に金属体２５を設けた後、磁性材料１９を埋め込み、溝８の４方向の側面のうち、１組の対峙する側面にだけに磁性材料１９が接触するように、磁性材料１９を細線状に加工することによって、磁性細線３を形成する。この磁性細線３は、溝５の底面に形成された金属体２５を介して接続される。
【０１５４】
これらの金属体２５および磁性細線３は、めっきプロセスなどの埋め込み方法と、エッチングプロセスとにより形成することができる。そして、単位セルと単位セルとの間に、周期的な湾曲部７の周期と連続するように、この湾曲部７とほぼ同周期の括れ部６を形成する。括れ部６の形成プロセスは、図３で示したような絶縁膜の成膜後にエッチングを行なうプロセスか、Ｓｉ（堆積部２）を直接エッチングするプロセスでも構わない。
【０１５５】
括れ部６上および溝８の第１側面に形成された磁性細線３は、周期的膜厚分布を有する。また、括れ部６によって磁性細線１に形成された括れを、括れ部６と反対方向に形成してもよい。これにより、磁性細線１に対称的な括れを与えることができる。また、書き込み素子４および読み込み素子５は、溝８底面、溝８側面、および、磁性細線３によって接続されている単位セルと単位セルとの間、のいずれに形成しても構わない。なお、図１０に示すメモリ素子では、溝８は基板１に直接形成されている。
【０１５６】
〔実施の形態２〕
本発明の別の実施の形態について図面を用いて説明する。なお、実施の形態１で述べた部材と同等の機能を有する部材については同一の符号を付し、その説明を省略する。
【０１５７】
図１１（ａ）〜（ｄ）は、別の実施の形態としてのメモリ素子を示す図である。このメモリ素子は、ＳＯＩ基板を用いたものである。このメモリ素子は、酸化膜を有する基板（ＳＯＩ基板）上に、Ｕ字状の溝を形成し、この溝に磁性細線を配設することにより作製することができる。
【０１５８】
このメモリ素子は、図１１(ａ)で示すように、ＳＯＩ(Silicon On Insulator)基板２６と、３次元的に配された磁性細線３と、を有している。ＳＯＩ基板２６は、同図に示すように、酸化膜（絶縁膜）２９にＳｉ層２７・２８が形成されて構成されている。
【０１５９】
このメモリ素子の形成方法を図１１（ｂ）〜（ｄ）を用いて説明する。
【０１６０】
まず、図１１（ｂ）に示すように、Ｓｉ層２７に、磁性細線３を配置するための溝（第３溝）３８を単位セルあたり２つずつ形成する。この溝３８は、酸化膜２９の直上まで設けられている。この溝３８の加工プロセスは、溝３８が所望の深さに達するまでの等方性エッチングステップと、保護膜１７堆積ステップと、を１サイクルとして交互に繰り返す実施の形態と同じである。これにより、溝３８における１組の対峙する側面（第１側面）に、湾曲部７が形成される。
【０１６１】
なお、第２側面に絶縁膜１３を形成せずに、溝３８の全側面に湾曲部７を形成してもよい。また、単位セルと単位セルとの間に、周期的な湾曲部７の配置周期と連続するように、ほぼ同周期の括れ部６を形成する。括れ部６の形成プロセスは、図３で示したような絶縁膜９の成膜後にエッチングを行なうプロセスでもよいし、Ｓｉを直接エッチングするプロセスでもよい。
【０１６２】
次に、図１１（ｃ）に示すように、溝３８が酸化膜２９の上面まで達したあと、等方性エッチングをさらに行なうと、ＦイオンがＳｉ層２７と酸化膜２９との境界面に向けられ、Ｓｉ層２７と酸化膜２９との境界面で優先的にエッチングが起こり、２つの隣接する溝３８を酸化膜２９上（Ｓｉ層２７内）で接続する空洞（空洞部）３０が、Ｓｉ層２７に形成される。この空洞３０の開口形状の幅または直径形状は、約数十ｎｍ〜数百ｎｍである。さらに、図１０（ｄ）に示すように、溝３８および空洞３０内に磁性材料１９を埋め込む。そして、隣接する単位セルと単位セルとを磁性細線３で接続する。磁性細線３の形成方法は、上記した図６の説明と同様であるため、これ以上の説明は省略する。
【０１６３】
〔実施の形態３〕
次に、図１２を用いて、別の実施の形態のメモリ素子について説明する。なお、実施の形態１・２で述べた部材と同等の機能を有する部材については同一の符号を付し、その説明を省略する。
【０１６４】
このメモリ素子は、Ｓｉ基板内に金属部が埋め込まれて構成されている。
【０１６５】
メモリ素子を作製する作製プロセスにおいて、金属部上に２つの溝を形成し、磁性材料を埋めることによって、Ｕ字状の電流流動部（磁性細線）を形成している。
【０１６６】
まず、図１２（ａ）に示すように、Ｓｉ基板１上に互いに離間した２つの金属部３２を形成する。金属部３２の幅および隣接する金属部３２間の間隔は、数百ｎｍ〜数μｍである。次に、図１２（ｂ）のように、金属部３２をＳｉから成る堆積部２で覆う。
【０１６７】
そして、図１２（ｃ）に示すように、Ｓｉ（Ｓｉ基板１および堆積部２）内に形成された金属部３２上に、磁性細線３を配置する溝（第４溝）３９を単位セルあたり２つずつ形成する。これにより、２つの溝３９は、金属部３２にて接続される。この溝３９の形成方法は、上記の実施の形態と同様である。そして、この溝３９に磁性材料１９を埋め込むことにより、図１２（ｄ）に示すように、金属部３２にて接続された磁性細線３を形成することができる。
【０１６８】
〔実施の形態４〕
さらに、別の実施の形態のメモリ素子について、図１３（ａ）〜（ｆ）を用いて説明する。なお、実施の形態１〜３で述べた部材と同等の機能を有する部材については同一の符号を付し、その説明を省略する。
本実施の形態のメモリ素子は、ボトル型溝構造を用いたメモリ素子である。このメモリ素子は、Ｓｉにボトル型溝構造を形成し、このボトル型溝に磁性材料を埋めることによって、Ｕ字状の電流流動部（磁性細線）を形成することができる。
【０１６９】
まず、図１３（ａ）のように、Ｓｉ（上記の実施の形態のＳｉ基板１および堆積部２に相当）３５上に配線層３３と絶縁層３４とをこの順に形成する。なお、図示しないが、Ｓｉ３５には、予め書き込み素子４、読み込み素子５、括れ部６が形成されている。また、同じく図示しないが、この実施の形態のＳｉ３５には、図４（ｅ）のように、第２穴１２内に埋め込まれた絶縁膜１３と、その間にあるＳｉと、が表面に露出した構成となっている。また、図４（ｅ）に示す、第１レジスト膜１０および第２レジスト膜１４は除去している。
【０１７０】
ここで、配線層３３は、ＦｅＮｉ、ＦｅＰｔ、ＦｅＣｒやＦｅＶなどの磁性材料や金属材料などから成っている。また、配線層３３は、隣接する単位セルを接続するものである。絶縁層３４は、ＳｉＯ２やＳｉ３Ｎ４などの絶縁材料である。
【０１７１】
次に、図１３（ｂ）に示すように、絶縁層３４の一部を取り除いて、溝（第６溝）３６を形成する。この溝３６の形成方法は、ドライエッチングである。次に、図１３（ｃ）のように、ケミカルドライエッチングをすることにより、等方性エッチングを行なう。これにより、単位セルにボトル型溝３７を形成する。この際、Ｓｉ３５に比べ、図３で示した絶縁膜１３のエッチングレートは小さいので、絶縁膜１３の形状はほぼ変化がない。
【０１７２】
これにより、ボトル型溝３７の４方向の側面のうち、１組の対峙する側面（第１側面）のＳｉのみをボトル型にエッチングすることができる。これにより、ボトル型溝３７は、１組の対峙する側面がボトル型の形状となり、他組の対峙する側面は絶縁膜１３が露出している形状となる。
【０１７３】
次に、図１３（ｄ）のように、ボトル型溝３７に磁性材料１９を埋める。ここで、磁性材料１９は、ＦｅＮｉ、ＦｅＰｔ、ＦｅＣｒ、またはＦｅＶなどである。次に、図１３（ｅ）のように、磁性材料１９に溝（第５溝）４０を形成する。この溝４０の加工方法は、図４で示したように、等方性エッチングステップと、保護膜１７堆積ステップを１サイクルとして交互に繰り返すものである。この際も、上述と同様、溝３７の４方向の側面のうち、１組の対峙する側面に周期的括れ加工形状６を形成し、他組の対峙する側面に絶縁膜１３が露出している形状となる。
【０１７４】
ボトル型溝３７は、溝開口形状の幅または直径形状が約数十ｎｍ〜数百ｎｍであり、溝深さが数百ｎｍ〜数十μｍである。これにより、ボトル型溝３７には周期的膜厚分布を有する磁性細線３が形成される。また、ボトル型溝３７の底面に設けられた括れ部６上に形成された磁性細線３上にも、括れ部６と対応した括れを形成してもよい。
【０１７５】
また、この単位セルと単位セルの間に、周期的括れ加工形状６の周期と連続するようにほぼ同周期の括れ部６を形成しても構わない。この括れ部６の形成プロセスは、図２で示したような絶縁膜の成膜後にエッチングを行なうプロセスか、Ｓｉを直接エッチングするプロセスでも構わない。また、括れ部６によって磁性細線１に形成された括れを、括れ部６と反対方向になる磁性細線３上に形成してもよい。これは、図１２(ｆ)に示すように、絶縁層３４を除去したあとに形成することとなる。これにより、磁性細線３に対称的な括れを与えることができる。
【０１７６】
なお、磁性細線を配置させる溝形成時に、溝側面に周期的加工形状をエッチングの繰り返しによって形成することにより、溝内に配置させる磁性細線に周期的な膜厚分布形成し、その周期的な膜厚分布によって磁壁の移動を制御することを特徴とするメモリ素子を提供する。以上により、磁性細線を配置させる溝形成時に、溝側面に周期的加工形状をエッチングの繰り返しによって形成することにより、単純な加工プロセスおよび簡略な成膜プロセスによって溝内に配置させる磁性細線に直接括れ加工を行なうことなく周期的な膜厚分布形成し、その周期的な膜厚分布によって磁壁の移動を制御することを特徴とするメモリ素子を作製することができた。
【０１７７】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１７８】
本発明のメモリ素子は、大容量の情報を記憶させるメモリチップとして特に好適に利用することができる。
【図面の簡単な説明】
【０１７９】
【図１】本発明の実施形態を示すものであり、メモリ素子を構成する単位セルを示す縦断面図である。
【図２】本発明の実施形態を示すものであり、メモリ素子を示す模式図である。
【図３】（ａ）〜（ｃ）は、本発明の実施形態を示すものであり、括れ部を形成するプロセスを示す斜視図である。
【図４】（ａ）〜（ｅ）は、本発明の実施形態を示すものであり、それぞれ、湾曲部を形成するための第１プロセスにおける単位セルを示す平面図と、これら各々の平面図のＡ−Ａ’に沿った断面図である。
【図５】（ａ）〜（ｄ）は、本発明の実施形態を示すものであり、それぞれ、湾曲部を形成するための第２プロセスにおける単位セルを示す平面図と、これら各々の平面図のＢ−Ｂ’に沿った断面図である。
【図６】（ａ）は、本発明の実施形態を示すものであり、溝に磁性細線を埋め込んだ単位セルを示す断面図であり、（ｂ）は、本発明の実施形態を示すものであり、図６（ａ）の磁性細線に対して異方性エッチングを行った単位セルを示す断面図である。
【図７】本発明の実施形態を示すものであり、単位セルを隣接接続されて作製したメモリ素子の断面図である。
【図８】（ａ）〜（ｃ）は、本発明の実施形態を示すものであり、磁壁の移動の一例に基づいた、データの記録および再生手順を示す単位セルの断面図である。
【図９】本発明の実施形態を示すものであり、単位セルの連結状態と記録データの書き込み後の記録データ保管状態を示すメモリ素子の断面図である。
【図１０】本発明の実施形態を示すものであり、単位セルの溝の底面に金属部を配した状態を示すメモリ素子の断面図である。
【図１１】（ａ）は、本発明の別の実施の形態のメモリ素子を示す斜視図であり、（ｂ）〜（ｄ）は、このメモリ素子の形成方法を示す断面図である。
【図１２】（ａ）〜（ｄ）は、本発明のさらに別の実施の形態のメモリ素子の形成方法を示す断面図である。
【図１３】（ａ）〜（ｆ）は、本発明のさらに別の実施の形態のメモリ素子の形成方法を示す断面図である。
【図１４】従来技術の従来例としてのＭＲＴＭ単位セルの概略構成図である。
【図１５】従来技術の従来例としてのメモリチップの概略構成図である。
【図１６】従来技術の従来例としての磁壁をピニングするための溝形状を示す図である。
【符号の説明】
【０１８０】
１      基板
２      堆積部
３      磁性細線
４      書き込み素子
５      読み込み素子
６      括れ部
７      湾曲部（凹凸形状）
８      溝（第１溝）
１２      第２穴（第２溝、第７溝）
１３      絶縁膜
１７      保護膜
１９      磁性材料
２３      磁壁
２５      金属体
２６      ＳＯＩ基板
２７      Ｓｉ層
２８      Ｓｉ層
２９      酸化膜
３０      空洞（空洞部）
３２      金属部
３４      絶縁層
３５      Ｓｉ層
３６      溝（第６溝）
３８      溝（第３溝）
３９      溝（第４溝）
４０      溝（第５溝）
【図１】
2007116068.tif 000003
【図２】
2007116068.tif 000004
【図３】
2007116068.tif 000005
【図４】
2007116068.tif 000006
【図５】
2007116068.tif 000007
【図６】
2007116068.tif 000008
【図７】
2007116068.tif 000009
【図８】
2007116068.tif 000010
【図９】
2007116068.tif 000011
【図１０】
2007116068.tif 000012
【図１１】
2007116068.tif 000013
【図１２】
2007116068.tif 000014
【図１３】
2007116068.tif 000015
【図１４】
2007116068.tif 000016
【図１５】
2007116068.tif 000017
【図１６】
2007116068.tif 000018