(57)【要約】【課題】レーザダイオードからのノイズを確実に打ち消すことができ、回路設計が容易なレーザダイオードの駆動回路を得る。【解決手段】本発明に係るレーザダイオードの駆動回路は、コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、コレクタがレーザダイオードのカソードに接続された第２のトランジスタと、第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、第１のトランジスタのベース−コレクタ間に接続された第１のハイパスフィルタと、第２のトランジスタのベース−コレクタ間に接続された第２のハイパスフィルタとを有する。【選択図】図１
2007305762.tif 000002
【特許請求の範囲】
【請求項１】
コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、
コレクタが前記レーザダイオードのカソードに接続された第２のトランジスタと、
前記第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、
前記第１のトランジスタのベース−コレクタ間に接続された第１のハイパスフィルタと、
前記第２のトランジスタのベース−コレクタ間に接続された第２のハイパスフィルタとを有することを特徴とするレーザダイオードの駆動回路。
【請求項２】
コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、
コレクタが前記レーザダイオードのカソードに接続された第２のトランジスタと、
前記第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、
前記第１のトランジスタのベース−コレクタ間に接続された第１の容量と、
前記第２のトランジスタのベース−コレクタ間に接続された第２の容量とを有することを特徴とするレーザダイオードの駆動回路。
【請求項３】
コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、
コレクタが前記レーザダイオードのカソードに接続された第２のトランジスタと、
前記第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、
前記第１のトランジスタのコレクタに一端が接続された第１の容量と、
前記第２のトランジスタのコレクタに一端が接続された第２の容量と、
入力信号を増幅して前記第１，第２のトランジスタのゲートに出力する第１のエミッタフォロア回路と、
前記第１のエミッタフォロア回路よりもデータ伝送速度が速く、前記入力信号を増幅して前記第１，第２の容量の他端に出力する第２のエミッタフォロア回路とを有することを特徴とするレーザダイオードの駆動回路。
【請求項４】
コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、
コレクタが前記レーザダイオードのカソードに接続された第２のトランジスタと、
前記第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、
前記第１のトランジスタのコレクタに一端が接続された第１の容量と、
前記第２のトランジスタのコレクタに一端が接続された第２の容量と、
入力信号を増幅して前記第１，第２のトランジスタのゲートに出力する第１のエミッタフォロア回路と、
前記第１，第２の容量の他端からの信号を増幅して前記第１，第２のトランジスタのゲートに出力する第２のエミッタフォロア回路とを有することを特徴とするレーザダイオードの駆動回路。
【請求項５】
コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、
コレクタが前記レーザダイオードのカソードに接続された第２のトランジスタと、
前記第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、
前記第１のトランジスタのコレクタに一端が接続された第１の容量と、
前記第２のトランジスタのコレクタに一端が接続された第２の容量と、
入力信号を増幅して前記第１，第２のトランジスタのゲートに出力する第１のエミッタフォロア回路と、
前記第１，第２の容量の他端からの信号を増幅して前記第１のエミッタフォロア回路の入力に出力する第２のエミッタフォロア回路とを有することを特徴とするレーザダイオードの駆動回路。
【請求項６】
前記定電流回路は、前記レーザダイオード側に流す変調電流以上の変調電流を駆動することを特徴とする請求項１〜５の何れか１項に記載のレーザダイオードの駆動回路。
【請求項７】
前記第１、第２のトランジスタのエミッタと定電流回路との間にそれぞれ設けられ、外部から抵抗値を調整できる可変抵抗を更に有することを特徴とする請求項１〜６の何れか１項に記載のレーザダイオードの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザダイオードを駆動するための駆動回路に関し、特にレーザダイオードからのノイズを確実に打ち消すことができ、回路設計が容易なレーザダイオードの駆動回路に関するものである。
【背景技術】
【０００２】
近年、光ファイバを用いた通信装置（例えば、特許文献１参照）において、レーザダイオードを搭載するＴＯＳＡ(Transmitter Optical Sub-Assembly)の低電源電圧化に伴い、レーザダイオードまでの伝送線路特性は５０Ω整合から２５Ω整合に変更されている。そして、更なる低電源電圧化のために、伝送線路は２５Ωのままで、レーザダイオード側の整合抵抗が低減又は削除される傾向にある。即ち、規格化されている伝送線路は２５Ωのままで、レーザダイオード側の整合抵抗がレーザダイオードの内蔵抵抗分７Ωしか与えられなくなる。従って、レーザダイオード側の整合抵抗値、伝送線路の特性インピーダンス、及び駆動回路側の整合抵抗値のミスマッチが発生するため、反射特性が乱れ、出力される光波形信号に含まれるノイズ及びジッタが増加するという問題があった。
【０００３】
そこで、外部からのノイズに対する耐性を強化するため、アクティブマッチング動作を行うように駆動回路を構成していた。ここで、アクティブマッチング動作とは、レーザダイオードからのノイズを打ち消す動作である。これにより、光波形信号を良好な低ノイズ及び低ジッタの波形に整形することができる。
【０００４】
【特許文献１】特開２００２−１１１１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の駆動回路は、最終段の増幅回路の前段にエミッタフォロア回路を設けてアクティブマッチング動作が可能なフィードバック経路を構成していた。しかし、フィードバック経路が長いため、時定数が大きくなっていた。これにより、レーザダイオードからのノイズを打ち消すアクティブマッチング動作の応答速度が遅く、ノイズを確実に打ち消すことができなかった。また、１０Ｇｂｐｓといった高周波領域での回路の合わせ込みが非常に難しかった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は、レーザダイオードからのノイズを確実に打ち消すことができ、回路設計が容易なレーザダイオードの駆動回路を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係るレーザダイオードの駆動回路は、コレクタがレーザダイオードのアノードに接続された第１のトランジスタと、コレクタがレーザダイオードのカソードに接続された第２のトランジスタと、第１、第２のトランジスタのエミッタと接地点との間に接続された定電流回路と、第１のトランジスタのベース−コレクタ間に接続された第１のハイパスフィルタと、第２のトランジスタのベース−コレクタ間に接続された第２のハイパスフィルタとを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００８】
本発明により、フィードバック経路が従来技術に比べて短くなるため、時定数が小さくなる。これにより、レーザダイオードからのノイズを打ち消すアクティブマッチング動作の応答速度が速くなり、ノイズを確実に打ち消すことができる。また、高周波領域でも回路の設定をシミュレーションと一致させやすくなるため、回路設計が容易になる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、本発明の実施の形態１に係る駆動回路を示す回路図である。また、図２は、図１の駆動回路が接続されたＴＯＳＡを示す回路図である。
【００１０】
駆動回路は、出力端子１，２と、最終段増幅回路３と、最終段増幅回路３の前段に配置された第１のエミッタフォロア回路４と、第１のエミッタフォロア回路４の前段に配置された増幅回路５とを有する。
【００１１】
一方、ＴＯＳＡ６は、レーザダイオード７と、レーザダイオード７のアノードに接続された整合抵抗８と、レーザダイオード７のカソードに接続された整合抵抗９とを有する。
【００１２】
最終段増幅回路３は、第１のトランジスタ１１、第２のトランジスタ１２と、定電流回路１３と、第１のハイパスフィルタ１４と、第２のハイパスフィルタ１５とを有する。そして、第１のトランジスタ１１のコレクタは、出力端子１及び整合抵抗８を介してレーザダイオード７のアノードに接続され、第２のトランジスタ１２のコレクタは、出力端子２及び整合抵抗９を介してレーザダイオード７のカソードに接続されている。また、定電流回路１３は、第１，第２のトランジスタ１１、１２のエミッタと接地点との間に接続され、変調電流を発生させる。そして、第１のハイパスフィルタ１４は、第１のトランジスタ１１のベース−コレクタ間に接続され、第２のハイパスフィルタ１５は、第２のトランジスタ１２のベース−コレクタ間に接続されている。
【００１３】
また、第１のハイパスフィルタ１４は、時定数要素として、直列接続された抵抗２１、２２と、抵抗２２に並列接続された容量２３とを有する。そして、第２のハイパスフィルタ１５は、時定数要素として、直列接続された抵抗２４、２５と、抵抗２５に並列接続された容量２６とを有する。
【００１４】
また、第１のエミッタフォロア回路４は、トランジスタ３１，３２と、定電流回路３３，３４とを有する。このトランジスタ３１のコレクタは電源に接続され、エミッタは第１のトランジスタ１１のゲートに接続されている。また、トランジスタ３２のコレクタは電源に接続され、エミッタは第２のトランジスタ１２のゲートに接続されている。そして、定電流回路３３は、トランジスタ３１のエミッタと接地点との間に接続され、定電流回路３４は、トランジスタ３２のエミッタと接地点との間に接続されている。そして、第１のエミッタフォロア回路４は、入力信号を増幅して第１，第２のトランジスタ１１，１２のゲートに出力する。
【００１５】
また、増幅回路５は、負荷抵抗３５、３６と、トランジスタ３７、３８と、定電流回路３９とを有する。そして、トランジスタ３７のコレクタは、抵抗３５を介して電源に接続され、かつトランジスタ３１のゲートに接続されている。また、トランジスタ３８のコレクタは、抵抗３６を介して電源に接続され、かつトランジスタ３２のゲートに接続されている。そして、定電流回路３９は、トランジスタ３７、３８のエミッタと接地点との間に接続されている。
【００１６】
上記駆動回路の動作について以下に説明する。図３は、ノイズ入力時の出力端子１における電位を示す図であり、図４は、アクティブマッチング動作時の第１のトランジスタ１１のゲートにおける電位を示す図であり、図５は、アクティブマッチング動作後の出力端子１における電位を示す図である。図示のように、出力端子１がＨｉｇｈレベルの時、第１のトランジスタ１１のゲートはＬｏｗレベルとなる。
【００１７】
ここで、図３に示すように、出力端子１にレーザダイオード７からＨｉｇｈレベルのノイズａが入力された際、出力端子１は所望のＨｉｇｈレベルより高いレベルを出力してしまう。そこで、第１、第２のハイパスフィルタ１４、１５で構成されるフィードバック経路を介して、図４に示すように、出力端子１でノイズの分だけ高くなったレベルをトランジスタ１１、１２のゲートに入力する。これにより、ノイズを打ち消し、出力端子１の電位を図５に示すように正常なレベルに整形することができる。
【００１８】
このように、第１、第２のハイパスフィルタ１４、１５によりフィードバック経路が形成され、第１、第２のトランジスタ１１、１２が、出力端子１、２から入力されたノイズを打ち消すようなスイッチング動作を行う。これがアクティブマッチング動作である。同様の原理で、ノイズｂ、ｃも打ち消すことができる。
【００１９】
以上説明したように、本実施の形態に係る駆動回路は、従来の駆動回路のように第１のエミッタフォロア回路４の入力にフィードバックするのではなく、最終段増幅回路３の入力にフィードバックする。このため、フィードバック経路が従来技術に比べて短くなり、時定数が小さくなる。これにより、レーザダイオードからのノイズを打ち消すアクティブマッチング動作の応答速度が速くなり、ノイズを確実に打ち消すことができる。また、高周波領域でも回路の設定をシミュレーションと一致させやすくなるため、回路設計が容易になる。
【００２０】
また、出力端子１，２から見たトランジスタ１１，１２及び抵抗２１，２２，２４，２５の抵抗値（インピーダンス）の合計が基準の整合抵抗値となる。一般的には、伝送線路の２５Ω整合に合わせるが、必ずしも２５Ωにあわせる必要はなく、仕様環境（特性考慮）によっては、基準の特性インピーダンスをずらすべきときもある。容量２３，２６が無いと図６に示すように周波数に対して反射特性（Ｓ２２）は劣化していく。しかし、容量２３，２６を抵抗２２，２５に並列接続してハイパスフィルタ構成にすることにより、特定の周波数の信号のみトランジスタ１１，１２のベース−コレクタ間をフィードバックする。これにより、特定の周波数のみについて、抵抗２１，２２，２４，２５の抵抗値分が有効となり、図７に示すように反射特性を良好にすることができる。従って、ノイズの原因となっている周波数のパターンに合わせて、フィードバック経路中の第１、第２のハイパスフィルタ１４、１５の回路定数を調整することにより、各種の基準の伝送線路及び周波数パターンに対して反射特性を良好にすることができる。よって、ばらつきの大きいレーザダイオードや各種の伝送線路に対しても、反射特性の周波数依存性やアクティブマッチング強度を調整することができる。
【００２１】
また、従来の駆動回路はレーザダイオード７の整合抵抗と同等の抵抗を内蔵していたため、定電流回路１３で発生した変調電流がレーザダイオード７の整合抵抗と駆動回路の整合抵抗に１：１で分流され、所望の変調電流の倍の電流を定電流回路１３で発生させる必要があった。これに対して、本発明の駆動回路では、最終段増幅回路３で発生した変調電流がフィードバック経路にほとんど流れず、レーザダイオード７へ流れる。よって、従来の駆動回路よりも変調電流を小さくすることができ、消費電力を低下させることができる。
【００２２】
また、例えば、出力端子１，２からレーザダイオード７側に最大で８０ｍＡ流す必要がある場合に、定電流回路１３が８０ｍＡしか駆動できないと、図８に示すように、トランジスタ１１，１２にそれぞれ８０ｍＡ，０ｍＡを流すことになる。従って、トランジスタ１１に８０ｍＡ以上流す余裕がなくなり、ノイズをキャンセルすることができない。そこで、定電流回路１３は、出力端子１，２からレーザダイオード７側に流す変調電流以上の変調電流を駆動するように設定する。例えば、図９に示すように、定電流回路１３が１００ｍＡ駆動できるようにする。これにより、トランジスタ１１，１２にそれぞれ９０ｍＡ，１０ｍＡ流すことにより、この１０ｍＡの分だけノイズキャンセル用にマージンが確保され、ノイズの耐量が増加される。ただし、定電流回路１３のサイズを大きくすると消費電流値が大きくなることに注意する。
【００２３】
実施の形態２．
図１０は、本発明の実施の形態２に係る駆動回路を示す回路図である。この駆動回路は、第１、第２のトランジスタ１１，１２のエミッタと定電流回路１３との間にそれぞれ設けられ、外部から抵抗値を調整できる可変抵抗４１，４２を更に有する。その他の構成は実施の形態１と同様である。
【００２４】
可変抵抗４１は、並列接続された伝達ゲート４３ａ〜４３ｃと、伝達ゲート４３ｂ，４３ｃに直列接続された抵抗４４ａ，４４ｂとを有する。また、可変抵抗４２は、並列接続された伝達ゲート４５ａ〜４５ｃと、伝達ゲート４５ｂ，４５ｃに直列接続された抵抗４６ａ，４６ｂとを有する。
【００２５】
この伝達ゲート４３ａ〜４３ｃ，４５ａ〜４５ｃを切り替えることにより、駆動回路、伝送線路及びＴＯＳＡを組み立てた後でも、駆動回路の整合抵抗を外部から調整することができる。これにより、レーザダイオードや伝送線路のばらつきによりシミュレーションと一致しにくい反射特性の周波数依存性やアクティブマッチング強度を、組み立て後に微調整することができるため、システムの構築が容易になる。
【００２６】
実施の形態３．
図１１は、本発明の実施の形態３に係る駆動回路を示す回路図である。本実施の形態では、第１，第２のトランジスタ１１，１２のベース−コレクタ間に、第１，第２のハイパスフィルタ１４，１５の替わりに第１，第２の容量４７，４８が接続されている。その他の構成は実施の形態１と同様である。
【００２７】
信号の流れは実施の形態１と同様であり、第１，第２の容量４７，４８の充放電電流により外部からのノイズをキャンセルするアクティブマッチング動作を行う。従って、本実施の形態の回路は、実施の形態１と同様の効果を奏する。
【００２８】
実施の形態４．
図１２は、本発明の実施の形態４に係る駆動回路を示す回路図である。この駆動回路は、一端が第１，第２のトランジスタ１１，１２のコレクタにそれぞれ接続された第１，第２の容量４７，４８と、入力信号を増幅して第１，第２の容量４７，４８の他端に出力する第２のエミッタフォロア回路５１とを有する。その他の構成は実施の形態３と同様である。
【００２９】
第２のエミッタフォロア回路５１は、トランジスタ５２，５３と、定電流回路５４，５５とを有する。このトランジスタ５２のコレクタは電源に接続され、エミッタは第１の容量４７の他端に接続されている。また、トランジスタ３２のコレクタは電源に接続され、エミッタは第２の容量４８の他端に接続されている。そして、定電流回路５４は、トランジスタ５２のエミッタと接地点との間に接続され、定電流回路５５は、トランジスタ５３のエミッタと接地点との間に接続されている。
【００３０】
そして、第２のエミッタフォロア回路５１は、第１のエミッタフォロア回路４よりもデータ伝送速度が速くなるように設定されている。具体的には、第２のエミッタフォロア回路５１の回路定数が第１のエミッタフォロア回路４よりも小さくなるように設定され、又は定電流回路５４，５５のサイズが定電流回路３３，３４よりも大きくなるように設定されている。
【００３１】
これにより、第２のエミッタフォロア回路５１から最終段増幅回路３に向かうデータは、第１のエミッタフォロア回路４から最終段増幅回路３に向かうデータよりも伝送速度が速くなる。そして、両データを出力端子１，２で重ねあわせることにより、駆動回路の帯域を向上させることができる。また、Ｈｉｇｈ／Ｌｏｗレベルの張り付きが良くなるので、Ｔｒ／Ｔｆ等のアイパタンの特性向上が期待できる。
【００３２】
よって、第１，第２の容量４７，４８によりアクティブマッチング動作を行いつつ、第２のエミッタフォロア回路５１によりフィード・フォワード（feed forward）のプリエンファシス（pre-emphasis）動作も行うことができる。ここで、プリエンファシス動作とは、出力アイパタンにピーキングを追加する技術で、帯域の足りない増幅器などに用いて、出カパタンの張り付きをよくする手法である。また、第１，第２の容量４７，４８と第２のエミッタフォロア回路５１の回路定数を調整することにより、反射の周波数特性を調整することができる。
【００３３】
実施の形態５．
図１３は、本発明の実施の形態５に係る駆動回路を示す回路図である。この駆動回路は、一端が第１，第２のトランジスタ１１，１２のコレクタにそれぞれ接続された第１，第２の容量４７，４８と、ＤＣレベル調整回路６１と、第１，第２の容量４７，４８の他端からの信号を増幅して第１，第２のトランジスタ１１，１２のゲートに出力する第２のエミッタフォロア回路７１とを有する。その他の構成は実施の形態３と同様である
【００３４】
ＤＣレベル調整回路６１は、抵抗６２〜６５を有する。そして、この抵抗６２〜６５の抵抗値により、第２のエミッタフォロア回路７１に入力するＤＣレベルを決定する。
【００３５】
また、第２のエミッタフォロア回路７１は、トランジスタ７２，７３と、定電流回路７４，７５と、容量７６，７７とを有する。このトランジスタ７２のコレクタは電源に接続され、ゲートは第１の容量４７の他端に接続されている。また、トランジスタ７２のコレクタは電源に接続され、ゲートは第２の容量４８の他端に接続されている。そして、定電流回路７４は、トランジスタ７２のエミッタと接地点との間に接続され、定電流回路７５は、トランジスタ７３のエミッタと接地点との間に接続されている。また、容量７６はトランジスタ７２のエミッタと第１のトランジスタ１１のゲートとの間に設けられ、容量７７はトランジスタ７３のエミッタと第２のトランジスタ１２のゲートとの間に設けられている。
【００３６】
よって、第１，第２の容量４７，４８により実施の形態３と同様にアクティブマッチング動作を行うことができる。そして、エミッタフォロア回路７１がある分、実施の形態３に比べてノイズをキャンセルできる範囲を拡大することができる。また、第１，第２の容量４７，４８と第２のエミッタフォロア回路７１の回路定数を調整することにより、反射の周波数特性を調整することができる。
【００３７】
実施の形態６．
図１４は、本発明の実施の形態６に係る駆動回路を示す回路図である。この駆動回路では、第２のエミッタフォロア回路７１は、第１，第２の容量４７，４８の他端からの信号を増幅して第１のエミッタフォロア回路４の入力に出力する。即ち、容量７６はトランジスタ７２のエミッタとトランジスタ３１のゲートとの間に設けられ、容量７７はトランジスタ７３のエミッタとトランジスタ３２のゲートとの間に設けられている。その他の構成は実施の形態５と同様である。これにより、実施の形態５と同様のアクティブマッチング動作を行うことができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１に係る駆動回路を示す回路図である。
【図２】図１の駆動回路が接続されたＴＯＳＡを示す回路図である。
【図３】ノイズ入力時の出力端子における電位を示す図である。
【図４】アクティブマッチング動作時の第１のトランジスタのゲートにおける電位を示す図である。
【図５】アクティブマッチング動作後の出力端子における電位を示す図である。
【図６】容量が無い場合の周波数に対する反射特性を示す図である。
【図７】容量を抵抗に並列接続してハイパスフィルタ構成にした場合の周波数に対する反射特性を示す図である。
【図８】定電流回路がレーザダイオード側に流す変調電流と同じ変調電流を駆動する場合の各部を流れる電流を表す図である。
【図９】定電流回路がレーザダイオード側に流す変調電流以上の変調電流を駆動する場合の各部を流れる電流を表す図である。
【図１０】本発明の実施の形態２に係る駆動回路を示す回路図である。
【図１１】本発明の実施の形態３に係る駆動回路を示す回路図である。
【図１２】本発明の実施の形態４に係る駆動回路を示す回路図である。
【図１３】本発明の実施の形態５に係る駆動回路を示す回路図である。
【図１４】本発明の実施の形態６に係る駆動回路を示す回路図である。
【符号の説明】
【００３９】
４  第１のエミッタフォロア回路
７  レーザダイオード
１１  第１のトランジスタ
１２  第２のトランジスタ
１３  定電流回路
１４  第１のハイパスフィルタ
１５  第２のハイパスフィルタ
４７  第１の容量
４８  第２の容量
４１，４２  可変抵抗
５１，７１  第２のエミッタフォロア回路
【図１】
2007305762.tif 000003
【図２】
2007305762.tif 000004
【図３】
2007305762.tif 000005
【図４】
2007305762.tif 000006
【図５】
2007305762.tif 000007
【図６】
2007305762.tif 000008
【図７】
2007305762.tif 000009
【図８】
2007305762.tif 000010
【図９】
2007305762.tif 000011
【図１０】
2007305762.tif 000012
【図１１】
2007305762.tif 000013
【図１２】
2007305762.tif 000014
【図１３】
2007305762.tif 000015
【図１４】
2007305762.tif 000016