(57)【要約】【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にボロンドープのベース引き出し電極６が下全面接触で設けられ、ベース引き出し電極６に開口部６ａが設けられ、開口部６ａのベース引き出し電極６の側壁と底部Ｓｉキャップ層上に酸化膜７が設けられ、酸化膜７にエミッタ開口部７ａが設けられている。エミッタ開口部７ａを埋めるエミッタ引き出し電極９が設けられ、エミッタ引き出し電極９中のリンがＳｉキャップ層５に拡散されてエミッタ拡散層５ａが形成されている。ベース引き出し電極６とエミッタ開口部７ａは自己整合的に形成され、外部ベース層のリンク領域を削減し、ベース抵抗を低減できる。【選択図】図１
2007173451.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられ、第１導電型不純物を含むコレクタ層として機能する第１の半導体層と、
前記第１の半導体層を挟んで互いに離間して形成された絶縁体からなる分離層と、
前記第１の半導体層の上に設けられ、前記第１の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第３の半導体層と、
前記第３の半導体層上に設けられ、第２導電型不純物を含む多結晶半導体からなる第４の半導体層と、
前記第４の半導体層に設けられ、前記第３の半導体層に達する開口部と、
前記開口部の側面および底面の周辺部上に設けられた絶縁膜からなるサイドウォールと、
前記開口部内を埋めて前記第３の半導体層に接触する第１導電型不純物を含む多結晶半導体からなるエミッタ引き出し電極とを備え、
前記第３の半導体層のうち、前記エミッタ引き出し電極の下方に位置する領域は、第１導電型不純物を含むエミッタ拡散層であり、
前記第２の半導体層のうち、前記エミッタ拡散層と前記コレクタ層（第１の半導体層）とによって挟まれる領域は、第２導電型不純物を含む真性ベース層であり、
前記第２の半導体層および前記第３の半導体層のうち前記真性ベース層の外方領域と前記第４の半導体層とは、第２導電型不純物を含む外部ベース層であり、
前記外部ベース層は、前記分離層に跨っており、
前記第４の半導体層の下面が前記第３の半導体層と接触しているバイポーラトランジスタ。
【請求項２】
さらに、前記絶縁膜からなるサイドウォール上に、多結晶半導体のサイドウォールを備えている請求項１に記載のバイポーラトランジスタ。
【請求項３】
さらに、前記第４の半導体層の上部にシリサイド層を有している請求項１または請求項２に記載のバイポーラトランジスタ。
【請求項４】
基板上に設けられた第１導電型の第１の半導体層を挟んで互いに離間する絶縁体からなる分離層を形成する第１の工程と、
前記第１の半導体層と前記分離層との上に、前記第１の半導体層とはバンドギャップが異なり第２導電型不純物を含む第２の半導体層をエピタキシャル成長させる第２の工程と、
前記第２の半導体層の上に、前記第２の半導体層とはバンドギャップが異なる第３の半導体層をエピタキシャル成長させる第３の工程と、
前記第３の半導体層の上に第１の絶縁膜のスタックを形成する第４の工程と、
前記第３の半導体層と前記第１の絶縁膜のスタックとの上に、多結晶半導体からなる第４の半導体層を成長させる第５工程と、
前記第４の半導体層を前記第１の絶縁膜のスタックと同じ高さまで平坦化する第６の工程と、
前記第４の半導体層と、前記第２の半導体層と前記第３の半導体層のうち前記第１の絶縁膜のスタックの外方領域とに第２導電型不純物を注入する第７の工程と、
前記第４の半導体層表面に第２の絶縁膜を形成する第８の工程と、
前記第１の絶縁膜のスタックを除去し、前記第３の半導体層を露出させる開口部を形成する第９の工程と、
前記第２の絶縁膜上と、前記開口部の側面および底面の上とに、第３の絶縁膜を形成する第１０の工程と、
前記開口部の側面および底面の周辺部上に多結晶半導体のサイドウォールを形成し、前記多結晶半導体のサイドウォールをマスクに前記第３の絶縁膜をウェットエッチして、エミッタ開口部を形成する第１１の工程と、
前記第２の絶縁膜上および前記開口部内に、第１導電型不純物を含む多結晶半導体層を形成する第１２の工程と、
前記多結晶半導体層をパターニングしてエミッタ引き出し電極を形成する第１３の工程と、
前記第２の半導体層と前記第３の半導体層と前記第４の半導体層とをパターニングして、前記分離層に跨るベース引き出し電極を形成する第１４工程と、
前記エミッタ引き出し電極から、前記第３の半導体層に第１導電型不純物を拡散させて、前記第３の半導体層のうち前記エミッタ開口部の下方に位置する領域にエミッタ拡散層を形成する第１５の工程とを含むバイポーラトランジスタの製造方法。
【請求項５】
前記第１５の工程の後に、さらに、
前記エミッタ引き出し電極の側面上と、前記第２の半導体層と前記第３の半導体層と前記第４の半導体層との積層膜からなる前記ベース引き出し電極の側面上とに絶縁体のサイドウォールを形成するとともに、前記絶縁体のサイドウォールの外方領域の前記第２の絶縁膜を除去する第１１の工程と、
前記絶縁体のサイドウォールをマスクにして、前記第４の半導体層と前記エミッタ引き出し電極の上部とをシリサイド化する第１２の工程とを含む請求項４に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタおよびその製造方法に関し、特にＳｉＧｅ、ＳｉＧｅＣなどをベース層に用いたヘテロバイポーラトランジスタについて、その高性能化を実現する素子の構造およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、ヘテロ接合バイポーラトランジスタは、Ｓｉホモ接合バイポーラトランジスタに比べて優れた高速動作性・高電流駆動能力を持つことから、高速・高集積を必要とする移動体通信などの通信用デバイスとして利用されている。特に、近年は、バイポーラトランジスタにＳｉ／ＳｉＧｅ、Ｓｉ／ＳｉＧｅＣ等のヘテロ接合構造を組み込んで、１００ＧＨｚを超える遮断周波数をもつヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）が実現されている（例えば、特許文献１参照）。
【０００３】
ＨＢＴ（Heterojunction Bipolar Transistor）を集積化したものを例として以下に説明する。図７は従来のＳｉＧｅ−ＨＢＴの構造を示す断面図、図８はエミッタ−ベース接合付近の構造を拡大して示す部分断面図である。
【０００４】
図７、図８に示すように、Ｓｉ基板１のコレクタ埋め込み層１ａの上にはＳｉエピタキシャル層１ｂが設けられている。Ｓｉエピタキシャル層１ｂには、活性領域を区画するためのシャロートレンチ２ａが設けられている。また、シャロートレンチ２ａよりもさらに、下方に延びてＳｉ基板１の奥方に達するディープトレンチ２ｂが設けられている。このディープトレンチ２ｂによりＨＢＴ形成領域Ｒbtが取り囲まれている。また、シャロートレンチ２ａにより、ＨＢＴ形成領域Ｒbtが第１の活性領域Ｒe1 と第２の活性領域Ｒe2とに区画されている。
【０００５】
そして、Ｓｉエピタキシャル層１ｂ内のコレクタ埋め込み層１ａの上方に位置する領域において、第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが、第２の活性領域Ｒe2 にはコレクタウォール層３ｂがそれぞれ設けられている。さらに、第１の活性領域Ｒe1の上には、エピタキシャル成長によって形成されたＧｅ含有率が約１５％で厚み２０ｎｍのＳｉＧｅスペーサ層４ａが設けられている。このＳｉＧｅスペーサ層４ａは、ボロンの拡散によるパラスティックバリア（寄生バリア）の形成を抑制するためのものであって、不純物がドープされていないアンドープ層である。
【０００６】
また、ＳｉＧｅスペーサ層４ａの上には、Ｇｅ含有率が１５％から上方に向かって減少し上端で０％となっている傾斜ＳｉＧｅベース層４ｂが設けられている。この傾斜ＳｉＧｅベース層４ｂの厚みは約４０ｎｍで、傾斜ＳｉＧｅベース層４ｂ内には、ｉｎ−ｓｉｔｕドーピングによりボロンが導入されている。さらに、傾斜ＳｉＧｅベース層４ｂの上には、エピタキシャル成長により形成された厚み約２０ｎｍのアンドープのＳｉキャップ層５が設けられている。
【０００７】
また、Ｓｉキャップ層５の上には、シリコン酸化膜からなる下敷き酸化膜３１が設けられており、下敷き酸化膜３１には、Ｓｉキャップ層５の一部を露出させるエミッタ開口部３１ａが形成されている。そして、下敷き酸化膜３１のエミッタ開口部３１ａを埋めて、下敷き酸化膜３１上にのびるリンがドープされたポリシリコン膜からなるエミッタ引き出し電極９が設けられている。一方、Ｓｉキャップ層５のうちエミッタ開口部３１ａの下方に位置する領域には、エミッタ引き出し電極９からの拡散によるリンがドープされたエミッタ拡散層５ａが形成されている。
【０００８】
そして、傾斜ＳｉＧｅベース層４ｂのうちエミッタ拡散層５ａの直下方に位置する領域が真性ベース層Ｂint である。また、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂおよびＳｉキャップ層５のうち、エミッタ引き出し電極９の外方に位置する領域には、イオン注入によりＰ型不純物であるボロン（Ｂ）がドープされて外部ベース注入領域Ｂexが形成されており、この外部ベース注入領域Ｂexが外部ベース層の一部となっている。また、傾斜ＳｉＧｅベース層４ｂのうち下敷き酸化膜３１の下方において、真性ベース層Ｂint と外部ベース注入領域Ｂexとに挟まれているベースリンク領域Ｂlinkも外部ベース層の一部となっている。
【０００９】
エミッタ引き出し電極９の側面と、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂおよびＳｉＧｅスペーサ層４ａからなる積層膜ｍの側面に、それぞれシリコン酸化膜からなるサイドウォール１１，１２が設けられている。さらに、ウェハ上には、ＢＰＳＧ（Boron Phosphorous Silicate Glass）膜からなる層間絶縁膜１４が設けられている。層間絶縁膜１４には、エミッタ引き出し電極９、Ｓｉキャップ層５、コレクタウォール層３ｂにそれぞれ到達する接続孔が設けられており、各接続孔には、エミッタ引き出し電極９、Ｓｉキャップ層５、コレクタウォール層３ｂの表面部に、外部ベース注入領域Ｂexの抵抗成分Ｒexの低減のために形成されたシリサイド層１３に接触するタングステンプラグ１５が埋め込まれている。また、層間絶縁膜１４の上には、各タングステンプラグ１５に接続される金属配線１６が設けられている。
【００１０】
次に、上記従来のＳｉＧｅ−ＨＢＴの製造方法について説明する。図９（ａ）〜図９（ｃ）は、従来のＳｉＧｅ−ＨＢＴの製造方法の一例を示す工程順の断面フロー図である。
【００１１】
まず、図９（ａ）に示す工程で、Ｓｉ基板１上にコレクタ埋め込み層１ａと、その上にＳｉエピタキシャル層１ｂを形成した後、シャロートレンチ２ａとディープトレンチ２ｂを形成し、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1 にＳｉコレクタ層３ａを、第２の活性領域Ｒe2 にはコレクタウォール層３ｂを形成する。
【００１２】
次に、ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により、ウェハ上にＳｉＧｅスペーサ層４ａと、傾斜ＳｉＧｅベース層４ｂと、Ｓｉキャップ層５とを形成する。続いて、Ｓｉキャップ層５上の全面に、下敷き酸化膜となるシリコン酸化膜３１ｘを成長した後、フォトレジスト膜３２をマスクにシリコン酸化膜３１ｘをウェットエッチングして、エミッタ開口部３１ａを形成する。
【００１３】
次に、図９（ｂ）に示す工程で、フォトレジスト膜３２を除去した後、リンがドープされたポリシリコン膜９ｘを堆積し、フォトレジスト膜３３をマスクにドライエッチによりポリシリコン膜９ｘとシリコン酸化膜３１ｘをパターニングしてエミッタ引き出し電極９および下敷き酸化膜３１を形成する。続いて、フォトレジスト膜３３をマスクにしてボロンをイオン注入３４する。これによって、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａのうち、エミッタ引き出し電極９の外方領域にボロンがドープされる。さらに、ボロンがドープされた領域のうちＳｉエピタキシャル層１ｂの表面部分には、ボロンが導入されて外部ベース拡散層１ｃが形成される。
【００１４】
次に、図９（ｃ）に示す工程で、フォトレジスト膜３３を除去した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチにより、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａをパターニングして、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍからなるＳｉＧｅベース層を形成する。次に、全面にシリコン酸化膜を堆積した後、ＲＴＡ（Rapid Thermal Anneal）による熱処理により、エミッタ引き出し電極９中のリンをＳｉキャップ層５内に拡散させて、エミッタ拡散層５ａを形成する。その後、シリコン酸化膜をドライエッチして、エミッタ引き出し電極９の側壁とＳｉＧｅベース層の側壁に、それぞれシリコン酸化膜のサイドウォール１１，１２を形成する。次に、全面にコバルト膜を堆積した後、熱処理によりエミッタ引き出し電極９の表面、外部ベース層領域のＳｉキャップ層５の表面、コレクタウォール層３ｂの表面に、抵抗低減のためにシリサイド層１３を形成する。
【００１５】
この後は図示しないが、層間絶縁膜１４と、エミッタ引き出し電極９、Ｓｉキャップ層５、コレクタウォール層３ｂに到達する接続孔と、各接続孔を埋め込むタングステンプラグ１５と、タングステンプラグに接続する金属配線１６を順次形成することにより、図７、図８に示す従来のＳｉＧｅ−ＨＢＴが形成される。
【特許文献１】特開平９−１８１０９１号公報（第３−６頁、第１−１４図）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来のＳｉＧｅ−ＨＢＴの構造や製造方法では、ベース抵抗Ｒb の低減が困難であった。図８に、ベース抵抗Ｒbの抵抗成分を示す。ベース抵抗Ｒb は下記式（１）により表される。
【００１７】
Ｒb ＝Ｒex＋Ｒlink＋Ｒint ………（１）
Ｒex：外部ベース層中の外部ベース注入領域Ｂexの抵抗成分
Ｒlink：外部ベース層中のベースリンク領域Ｂlinkの抵抗成分
Ｒint ：真性ベース層Ｂint の抵抗成分
ここで、ベースリンク領域の抵抗成分Ｒlinkは、上記従来のＳｉＧｅ−ＨＢＴに特有の成分である。
【００１８】
図９（ｂ）に示すフォトレジスト膜３３をマスクとしてポリシリコン膜９ｘをドライエッチしてエミッタ引き出し電極９を形成する工程において、エミッタ開口部３１ａとの間にマスク合わせの余裕を設ける必要から、下敷き酸化膜３１の幅を縮小することができない。つまり、エミッタ開口部３１ａを形成する前提としてシリコン酸化膜３１ｘを形成する。エミッタ開口部３１ａに位置合わせする状態でエミッタ引き出し電極９を形成したときに、エミッタ引き出し電極９の直下において、エミッタ開口部３１ａの形成の前提のシリコン酸化膜３１ｘが下敷き酸化膜３１として残存することになる。このような過程で残存する下敷き酸化膜３１は、その幅を縮小することは困難である。そのために、下敷き酸化膜３１の下方において、真性ベース層Ｂint と外部ベース注入領域Ｂexとに挟まれるベースリンク領域Ｂlinkが形成される。従来のＳｉＧｅ−ＨＢＴにおいては、このベースリンク領域Ｂlinkにおける抵抗成分Ｒlinkがベース抵抗Ｒbの低減を困難化していた。
【００１９】
さらに、外部ベース注入領域の抵抗成分Ｒexは、Ｓｉキャップ層５の表面部に形成されたシリサイド層１３によって大幅に低減されている。しかしながら、このシリサイド層１３は、Ｇｅがシリサイド形成を阻害するためＳｉＧｅ層中では形成されないので、ＳｉＧｅ−ＨＢＴの高周波特性を向上するためにＳｉキャップ層５を薄膜化していくと、シリサイド形成に要するＳｉの不足によって低抵抗なシリサイド層１３が形成されず、外部ベース注入領域の抵抗成分Ｒexが大きくなり、ベース抵抗Ｒbが増大するという不具合があった。
【００２０】
ＳｉＧｅ−ＨＢＴでは、傾斜ＳｉＧｅベース層４ｂの不純物濃度を高くすることができるため、本来、ベース抵抗Ｒb を低くできるはずであるが、上記の理由のために、本来の低ベース抵抗特性を十分に発揮できないという不具合がある。
【００２１】
本発明は、ウェットエッチでエミッタ開口を形成するＳｉＧｅ−ＨＢＴにおいて、リンク領域の抵抗成分をなくし、かつＳｉキャップ層を薄膜化しても十分な膜厚のシリサイド層を形成できる手段を講ずることにより、ベース抵抗が小さく、最大遮断周波数などの高周波特性の優れたヘテロバイポーラトランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明によるバイポーラトランジスタは、
基板上に設けられ、第１導電型不純物を含むコレクタ層として機能する第１の半導体層と、
前記第１の半導体層を挟んで互いに離間して形成された絶縁体からなる分離層と、
前記第１の半導体層の上に設けられ、前記第１の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第３の半導体層と、
前記第３の半導体層上に設けられ、第２導電型不純物を含む多結晶半導体からなる第４の半導体層と、
前記第４の半導体層に設けられ、前記第３の半導体層に達する開口部と、
前記開口部の側面および底面の周辺部上に設けられた絶縁膜からなるサイドウォールと、
前記開口部内を埋めて前記第３の半導体層に接触する第１導電型不純物を含む多結晶半導体からなるエミッタ引き出し電極とを備え、
前記第３の半導体層のうち、前記エミッタ引き出し電極の下方に位置する領域は、第１導電型不純物を含むエミッタ拡散層であり、
前記第２の半導体層のうち、前記エミッタ拡散層と前記コレクタ層（第１の半導体層）とによって挟まれる領域は、第２導電型不純物を含む真性ベース層であり、
前記第２の半導体層および前記第３の半導体層のうち前記真性ベース層の外方領域と前記第４の半導体層とは、第２導電型不純物を含む外部ベース層であり、
前記外部ベース層は、前記分離層に跨っており、前記第４の半導体層の下面が前記第３の半導体層と接触していることを特徴とする。
【００２３】
図１は上記構成を理解する上で参考とすることができる。符号のＤ1 は第１導電型不純物を表す符丁とし、Ｄ2 は第２導電型不純物を表す符丁とする。
【００２４】
上記の構成によれば、第３の半導体層の上面に全面的に接触する状態で設けた第４の半導体層（ベース引き出し電極）は外部ベース層として残すものである。この外部ベース層として残す第４の半導体層（ベース引き出し電極）において第３の半導体層に達するエミッタ開口部を形成するので、外部ベース注入領域Ｂexに対してエミッタ開口部を自己整合的に形成できる。結果として、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒbからリンク領域成分Ｒlinkを削除できる。さらに、外部ベース層において、従来の積層膜ｍ（第２の半導体層および第３の半導体層）に対してさらに第４の半導体層（ベース引き出し電極）を追加してあるので、ベース抵抗Ｒbをさらに低減できる。したがって、ベース抵抗Ｒb を低減でき、最大発振周波数ｆmaxなどの高周波特性の優れたバイポーラトランジスタが得られる。
【００２５】
上記構成のバイポーラトランジスタにおいて、さらに、前記絶縁膜からなるサイドウォール上に、多結晶半導体のサイドウォールを備えていることが好ましい。多結晶半導体のサイドウォールの存在により、絶縁膜からなるサイドウォールをウェットエッチによって形成する際に、下方の第３の半導体層（Ｓｉキャップ層）にダメージを与えることはない。
【００２６】
上記構成のバイポーラトランジスタにおいて、前記第４の半導体層上部にシリサイド層を有していることが好ましい。第３の半導体層（Ｓｉキャップ層）の上に第４の半導体層（ベース引き出し電極）を設け、第４の半導体層の上部にシリサイド層を形成するので、シリサイド層の形成に必要なシリコン（Ｓｉ）をまかなう。したがって、高周波特性を向上するために第３の半導体層を薄膜化しても、シリサイド層を安定して形成でき、ベース抵抗Ｒb が増大することはない。
【００２７】
次に、本発明によるバイポーラトランジスタの製造方法は、
基板上に設けられた第１導電型の第１の半導体層を挟んで互いに離間する絶縁体からなる分離層を形成する第１の工程と、
前記第１の半導体層と前記分離層との上に、前記第１の半導体層とはバンドギャップが異なり第２導電型不純物を含む第２の半導体層をエピタキシャル成長させる第２の工程と、
前記第２の半導体層の上に、前記第２の半導体層とはバンドギャップが異なる第３の半導体層をエピタキシャル成長させる第３の工程と、
前記第３の半導体層の上に第１の絶縁膜のスタックを形成する第４の工程と、
前記第３の半導体層と前記第１の絶縁膜のスタックとの上に、多結晶半導体からなる第４の半導体層を成長させる第５工程と、
前記第４の半導体層を前記第１の絶縁膜のスタックと同じ高さまで平坦化する第６の工程と、
前記第４の半導体層と、前記第２の半導体層と前記第３の半導体層のうち前記第１の絶縁膜のスタックの外方領域とに第２導電型不純物を注入する第７の工程と、
前記第４の半導体層表面に第２の絶縁膜を形成する第８の工程と、
前記第１の絶縁膜のスタックを除去し、前記第３の半導体層を露出させる開口部を形成する第９の工程と、
前記第２の絶縁膜上と、前記開口部の側面および底面の上とに、第３の絶縁膜を形成する第１０の工程と、
前記開口部の側面および底面の周辺部上に多結晶半導体のサイドウォールを形成し、前記多結晶半導体のサイドウォールをマスクに前記第３の絶縁膜をウェットエッチして、エミッタ開口部を形成する第１１の工程と、
前記第２の絶縁膜上および前記開口部内に、第１導電型不純物を含む多結晶半導体層を形成する第１２の工程と、
前記多結晶半導体層をパターニングしてエミッタ引き出し電極を形成する第１３の工程と、
前記第２の半導体層と前記第３の半導体層と前記第４の半導体層とをパターニングして、前記分離層に跨るベース引き出し電極を形成する第１４工程と、
前記エミッタ引き出し電極から、前記第３の半導体層に第１導電型不純物を拡散させて、前記第３の半導体層のうち前記エミッタ開口部の下方に位置する領域にエミッタ拡散層を形成する第１５の工程とを含むものである。
【００２８】
この製造方法によれば、第１の絶縁膜のスタックを形成し、このスタックをマスクとする状態で、その外方領域において多結晶半導体の第４の半導体層（ベース引き出し電極）を配置し、スタックの外方領域に第２導電型不純物を注入し、さらに、前記のスタックを除去することでエミッタ用の開口部を形成することから、結果として、第４の半導体層（ベース引き出し電極）に対してエミッタ開口部を自己整合的に形成することができる。したがって、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒb からリンク領域成分Ｒlinkを削除できる。さらに、外部ベース層において、従来の積層膜ｍ（第２の半導体層および第３の半導体層）に対してさらに第４の半導体層（ベース引き出し電極）を追加してあるので、ベース抵抗Ｒbをさらに低減できる。以上の結果として、ベース抵抗Ｒb を低減でき、最大発振周波数ｆmaxなどの高周波特性の優れたバイポーラトランジスタの製造を実効あるものにすることができる。
【００２９】
上記の製造方法において、前記第１５の工程の後に、さらに、
前記エミッタ引き出し電極の側面上と、前記第２の半導体層と前記第３の半導体層と前記第４の半導体層との積層膜ｍからなる前記ベース引き出し電極の側面上とに絶縁体のサイドウォールを形成するとともに、前記絶縁体のサイドウォールの外方領域の前記第２の絶縁膜を除去する第１１の工程と、
前記絶縁体のサイドウォールをマスクにして、前記第４の半導体層と前記エミッタ引き出し電極の上部とをシリサイド化する第１２の工程とを含むことが好ましい。
【００３０】
これによれば、サイドウォールの形成により、エミッタ開口部の形成の精度を向上することができる。
【発明の効果】
【００３１】
本発明によれば、外部ベース層として残す第４の半導体層（ベース引き出し電極）において第３の半導体層に達するエミッタ開口部を形成するので、外部ベース注入領域に対してエミッタ開口部を自己整合的に形成できる。結果として、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域を無くすことができ、ベース抵抗からリンク領域成分を削除できる。さらに、外部ベース層において、従来の積層膜（第２の半導体層および第３の半導体層）に対してさらに第４の半導体層（ベース引き出し電極）を追加してあるので、ベース抵抗をさらに低減できる。したがって、ベース抵抗を低減でき、最大発振周波数などの高周波特性の優れたバイポーラトランジスタが得られる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明にかかわるバイポーラトランジスタおよびその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００３３】
（実施の形態１）
図２は本発明の実施の形態１におけるＳｉエミッタ層とＳｉＧｅベース層を有するヘテロバイポーラトランジスタ（ＨＢＴ）の構造を示す断面図、図３はエミッタ−ベース接合付近の構造を拡大して示す部分断面図である。
【００３４】
図２に示すように、Ｓｉ基板１のコレクタ埋め込み層１ａの上にはＳｉエピタキシャル層１ｂが設けられている。Ｓｉエピタキシャル層１ｂが上記の第１の半導体層に対応している。
【００３５】
Ｓｉエピタキシャル層１ｂには、活性領域を区画するためのシャロートレンチ２ａが設けられている。また、シャロートレンチ２ａよりもさらに下方に延びてＳｉ基板１の奥方に達するディープトレンチ２ｂが設けられている。このディープトレンチ２ｂによりＨＢＴ形成領域Ｒbtが取り囲まれ、シャロートレンチ２ａにより、ＨＢＴ形成領域Ｒbtが第１の活性領域Ｒe1 と第２の活性領域Ｒe2とに区画されている。これらのトレンチが上記の絶縁体からなる分離層に対応している。
【００３６】
そして、Ｓｉエピタキシャル層１ｂ内のコレクタ埋め込み層１ａの上方に位置する領域において、第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが、第２の活性領域Ｒe2 にはコレクタウォール層３ｂがそれぞれ設けられている。さらに、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1の上には、エピタキシャル成長によって形成されたＧｅ含有率が約１５％で厚み２０ｎｍのＳｉＧｅスペーサ層４ａが設けられている。このＳｉＧｅスペーサ層４ａは、ボロンの拡散によるパラスティックバリア（寄生バリア）の形成を抑制するためのものであって、不純物がドープされていないアンドープ層である。
【００３７】
また、ＳｉＧｅスペーサ層４ａの上には、Ｇｅ含有率が１５％から上方に向かって減少し上端で０％となっている傾斜ＳｉＧｅベース層４ｂが設けられている。この傾斜ＳｉＧｅベース層４ｂの厚みは約４０ｎｍで、傾斜ＳｉＧｅベース層４ｂ内には、ｉｎ−ｓｉｔｕドーピングにより、濃度が２×１０18ａｔｏｍｓ・ｃｍ-3のボロンが導入されている。
【００３８】
ＳｉＧｅスペーサ層４ａと傾斜ＳｉＧｅベース層４ｂとが上記の第２の半導体層に対応している。
【００３９】
さらに、傾斜ＳｉＧｅベース層４ｂの上には、エピタキシャル成長により形成された厚み約２０ｎｍのアンドープのＳｉキャップ層５が設けられている。このＳｉキャップ層５が上記の第３の半導体層に対応している。
【００４０】
また、Ｓｉキャップ層５の上には、厚みが１００ｎｍ〜２００ｎｍのポリシリコン膜からなるベース引き出し電極６が、ポリシリコン膜の全面がＳｉキャップ層５と接触して設けられている。このベース引き出し電極６が上記の多結晶半導体からなる第４の半導体層に対応している。このポリシリコン膜からなるベース引き出し電極６は、後述するシリサイド層１３の形成に必要なシリコン（Ｓｉ）をまかなうためのものである。
【００４１】
さらに、ベース引き出し電極６にはＳｉキャップ層５の一部を露出させる開口部６ａが形成されており、開口部６ａの周囲のベース引き出し電極６の側面および底部のＳｉキャップ層５上にはシリコン酸化膜７が、ベース引き出し電極６の側面のシリコン酸化膜７上にはポリシリコンサイドウォール８が設けられており、さらに、シリコン酸化膜７には、ポリシリコンサイドウォール８で覆われていない領域に、Ｓｉキャップ層５の一部を露出させるエミッタ開口部７ａが形成されている。
【００４２】
そして、エミッタ開口部７ａおよび開口部６ａを埋めて、ベース引き出し電極６上にのびるポリシリコンからなるエミッタ引き出し電極９が設けられている。エミッタ引き出し電極９には、濃度約５×１０20ａｔｏｍｓ・ｃｍ-3のＮ型不純物であるリン（Ｐ）がドープされている。また、エミッタ引き出し電極９下のベース引き出し電極６上にはシリコン酸化膜１０が設けられており、シリコン酸化膜７およびシリコン酸化膜１０によってベース引き出し電極６とエミッタ引き出し電極９が電気的に分離されている。
【００４３】
一方、Ｓｉキャップ層５のうちエミッタ開口部７ａの下方に位置する領域には、エミッタ引き出し電極９からの拡散により、高濃度のリン（Ｐ）がドープされたエミッタ拡散層５ａが形成されている。そして、図３に示すように、傾斜ＳｉＧｅベース層４ｂのうちエミッタ拡散層５ａの直下方に位置する領域が真性ベース層Ｂint なっている。
【００４４】
また、ポリシリコンのベース引き出し電極６と、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂおよびＳｉキャップ層５のうちポリシリコンのベース引き出し電極６の直下に位置する領域には、イオン注入によりＰ型不純物であるボロン（Ｂ）がドープされ、さらに、Ｓｉエピタキシャル層１ｂのうちポリシリコンのベース引き出し電極６の下方の表面部分には、ＳｉＧｅスペーサ層４ａからの拡散により、ボロン（Ｂ）がドープされた外部ベース拡散層１ｃが形成されており、これらによって外部ベース注入領域Ｂexが形成されている。本実施の形態では、この外部ベース注入領域Ｂexが外部ベース層となっている。
【００４５】
また、エミッタ引き出し電極９の側面と、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａからなる積層膜ｍの側面には、それぞれシリコン酸化膜からなるサイドウォール１１，１２が設けられている。一方、エミッタ引き出し電極９の表面部、ベース引き出し電極６のうちシリコン酸化膜１０が形成されていない領域の表面部およびコレクタウォール層３ｂの表面部にはシリサイド層１３が形成されている。
【００４６】
さらに、ウェハ上には、ＢＰＳＧ（Boron Phosphorous SilicateGlass）膜からなる層間絶縁膜１４が設けられている。層間絶縁膜１４には、エミッタ引き出し電極９、ベース引き出し電極６、コレクタウォール層３ｂのシリサイド層１３にそれぞれ到達する接続孔が設けられており、各接続孔にはシリサイド層１３に接触するタングステンプラグ１５が埋め込まれている。また、層間絶縁膜１４の上には、各タングステンプラグ１５に接触される金属配線１６が設けられている。
【００４７】
以上のように本実施の形態におけるＳｉＧｅ−ＨＢＴによれば、Ｓｉキャップ層５上に下面が全面的に接触するポリシリコン膜からなるベース引き出し電極６を設けることにより、外部ベース注入領域Ｂexに対してエミッタ開口部７ａを自己整合的に形成でき、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒbからリンク領域成分Ｒlinkを削除できる。
【００４８】
さらに、従来、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａ、外部ベース拡散層１ｃの４層で構成していた外部ベース層を、ポリシリコンのベース引き出し電極６を加えた５層で構成できるために、ベース抵抗Ｒb を低減できる。さらに、外部ベース注入領域Ｂexのシリサイド層１３については、ポリシリコンのベース引き出し電極６の表面に形成されるため、Ｓｉキャップ層５を薄膜化してもシリサイド層１３を安定して形成でき、ベース抵抗Ｒbが増大することはない。
【００４９】
このように、本実施の形態のＳｉＧｅ−ＨＢＴによれば、ベース抵抗を低減することができ、最大発振周波数ｆmaxの増大と、低雑音化を実現することができる。
【００５０】
（実施の形態２）
図４（ａ）〜図６（ｂ）は、本発明の実施の形態２におけるＳｉＧｅ−ＨＢＴの製造方法を示す工程順の断面図である。
【００５１】
まず、図４（ａ）に示す工程で、Ｓｉ基板１に、Ｎ型不純物（例えば砒素（Ａｓ））の注入によりコレクタ埋め込み層１ａを形成した後、エピタキシャル成長により、Ｓｉ基板１上にＳｉエピタキシャル層１ｂを形成する。このとき、コレクタ埋め込み層１ａ内の砒素（Ａｓ）などの不純物がＳｉエピタキシャル層１ｂに拡散する。その後、シャロートレンチ２ａ、ディープトレンチ２ｂを形成し、ＨＢＴ形成領域Ｒtbを、エミッタ・ベース接合などを形成するための第１の活性領域Ｒe1 と、コレクタ電極の引き出しを行うための第２の活性領域Ｒe2とに区画する。つまり、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが形成され、第２の活性領域Ｒe2にはコレクタウォール層３ｂが形成される。次に、ウェハ上にシリコン酸化膜２１と、続いてポリシリコン膜２２を成長した後、第１の活性領域Ｒe1上のポリシリコン膜２２とシリコン酸化膜２１を除去する。
【００５２】
なお、シリコン酸化膜２１およびポリシリコン膜２２は、第１の活性領域Ｒe1 にＳｉＧｅベース層を形成する際、ウェハ上の他領域がＧｅによって汚染されるのを防止する目的で形成しており、ＳｉＧｅベース層形成後には完全除去する。
【００５３】
次に、図４（ｂ）に示す工程で、ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により、ウェハ上に、膜厚が約２０ｎｍで不純物を含まずＧｅの含有率が１５％のＳｉＧｅスペーサ層４ａと、膜厚が約４０ｎｍでＰ型不純物であるボロン（Ｂ）を含みＧｅ含有率が１５％から０％に漸次減少する傾斜ＳｉＧｅベース層４ｂと、膜厚が約２０ｎｍで不純物を含まないＳｉキャップ層５とを、ガス種を変えながらほぼ連続して堆積する。続いて、Ｓｉキャップ層５上の全面に、膜厚１５０ｎｍ〜３００ｎｍのシリコン窒化膜を成長した後、フォトレジスト膜（図示せず）をマスクにシリコン窒化膜をエッチング除去して、第１の活性領域Ｒe1 中にシリコン窒化膜からなるスタック２３を形成する。
【００５４】
次に、図４（ｃ）に示す工程で、ウェハ上にポリシリコン膜６ｘを成長した後、ＣＭＰ（ChemicalMechanical Polishing）法によりポリシリコン膜６ｘをシリコン窒化膜のスタック２３が露出するまで研磨して平坦化する。次に、スタック２３をマスクにして、ウェハ全面にＰ型の不純物であるボロンをイオン注入する。これにより、ポリシリコン膜６ｘの全領域と、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａのうち、シリコン窒化膜のスタック２３の外側に位置する領域にボロンがドープされる。次に、ポリシリコン膜６ｘの表面を酸化して、膜厚が約５０ｎｍのシリコン酸化膜１０ｘを形成する。また、酸化の熱処理によりポリシリコン膜６ｘと、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａにドープしたボロンがＳｉエピタキシャル層１ｂ中に拡散され、Ｐ型の外部ベース拡散層１ｃが形成される。
【００５５】
次に、図５（ａ）に示す工程で、シリコン窒化膜のスタック２３をウェットエッチにより除去してポリシリコン膜６ｘ中にＳｉキャップ層５が露出する開口部６ａを形成する。次に、ウェハ全面上に、膜厚が約２０ｎｍのシリコン酸化膜７ｘ（図示せず）と、続いて膜厚が約１００ｎｍのポリシリコン膜８ｘ（図示せず）を堆積した後、ポリシリコン膜８ｘをＲＩＥによる異方性のエッチングを用いてエッチングし、開口部６ａの側壁にポリシリコンサイドウォール８を形成する。次に、ポリシリコンサイドウォール８をマスクにしたウェットエッチによってシリコン酸化膜７ｘを除去し、Ｌ字形状のシリコン酸化膜のサイドウォール７を形成して、開口部６ａ中にＳｉキャップ層５の一部を露出させるエミッタ開口部７ａを形成する。このとき、ウェットエッチによってシリコン酸化膜７ｘをエッチングするので、Ｓｉキャップ層５にダメージを与えることはない。また、このウェットエッチではオーバーエッチによってシリコン酸化膜１０ｘもエッチングされるが、シリコン酸化膜１０ｘの膜厚が４０ｎｍ程度以上残せるように時間調整している。
【００５６】
次に、図５（ｂ）に示す工程で、ウェハ上の全面に、ｉｎ−ｓｉｔｕドーピングにより高濃度のリン（Ｐ）がドープされた膜厚が約２５０ｎｍのＮ型のポリシリコン膜９ｘ（図示せず）を堆積する。なお、ポリシリコン膜９ｘには、イオン注入によりＮ型不純物（リンまたは砒素）をドープしてもよい。その後、フォトレジスト膜（図示せず）をマスクに、ＲＩＥによる異方性エッチングによりポリシリコン膜９ｘをパターニングして、エミッタ開口部７ａでＳｉキャップ層５に接触するエミッタ引き出し電極９を形成する。
【００５７】
次に、図５（ｃ）に示す工程で、前記フォトレジスト膜を除去した後、第１の活性領域Ｒe1上に形成したフォトレジスト膜（図示せず）をマスクに、ＲＩＥによる異方性エッチングにより、シリコン酸化膜１０ｘおよびポリシリコン膜６ｘをパターニングしてポリシリコン膜からなるベース引き出し電極６を形成する。さらに、同時に、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａをパターニングして第１の活性領域Ｒe1のＳｉエピタキシャル層１ｂ上にＳｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍからなるＳｉＧｅベース層２４を形成する。さらに、同時に、ポリシリコン膜２２およびシリコン酸化膜２１を除去する。次に、フォトレジスト膜を除去した後、ウェハ上の全面に膜厚約１００ｎｍのシリコン酸化膜１２ｘを堆積する。
【００５８】
次に、図６（ａ）で示す工程で、９００℃、約１５秒間の条件で、急速加熱処理（ＲＴＡ）を行って、エミッタ引き出し電極９中のリンをエミッタ開口部７ａを通じてＳｉキャップ層５内に拡散させて、エミッタ拡散層５ａを形成する。このとき、シリコン酸化膜１２ｘでエミッタ引き出し電極９が覆われているため、リンの外部へ拡散が防止されている。次に、シリコン酸化膜１２ｘを異方性エッチングによりエッチングして、エミッタ引き出し電極９の側面と、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａからなるＳｉＧｅベース層２４（積層膜ｍ）の側面とに、それぞれシリコン酸化膜１２ｘからなるサイドウォール１２ａ，１２ｂを形成する。これと同時に、ベース引き出し電極６上のサイドウォール１２ａの外側領域に位置するシリコン酸化膜１０ｘもエッチングして、ベース引き出し電極６のポリシリコン表面を露出させる。次に、ウェハ上に金属膜（例えばコバルト膜）を堆積した後、熱処理により、露出しているエミッタ引き出し電極９の表面、ベース引き出し電極６の表面、コレクタウォール層３ｂの表面において金属とシリコンを反応させてシリサイド層（例えばコバルトシリサイド層）１３を形成する。
【００５９】
最後に、図６（ｂ）に示す工程で、ウェハ上の全面にＢＰＳＧ膜からなる層間絶縁膜１４を堆積する。層間絶縁膜１４に、エミッタ引き出し電極９、ベース引き出し電極６、コレクタウォール層３ｂにそれぞれ到達する接続孔を形成した後、各接続孔にタングステンを埋め込んで、エミッタ引き出し電極９、ベース引き出し電極６、コレクタウォール層３ｂの表面に形成されたシリサイド層１３に接触するタングステンプラグ１５を形成する。その後、層間絶縁膜１４の上に、各タングステンプラグ１５に接続されるアルミニウムからなる金属配線１６を形成する。これにより、図２、図３に示すＳｉＧｅ−ＨＢＴの構造が実現される。
【００６０】
上記のように、本実施の形態のＨＢＴの製造方法によれば、シリコン窒化膜スタック２３をマスクとする状態で、その外方領域においてポリシリコンのベース引き出し電極６を配置し、スタック２３の外方領域にＰ型不純物のボロンを注入し、さらに、スタック２３を除去した上で、図５（ａ）に示すように、シリコン酸化膜７ｘをウェットエッチしてエミッタ開口部７ａを形成する。その結果として、エミッタ開口部７ａは、エミッタ開口用のフォトレジスト膜マスクを形成せずに、外部ベース注入領域Ｂexのポリシリコンのベース引き出し電極６に対して自己整合的に形成することができる。このため、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒbからリンク領域成分Ｒlinkを削除できる。
【００６１】
さらに、従来、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａ、外部ベース拡散層１ｃの４層で構成していた外部ベース層を、ポリシリコンのベース引き出し電極６を加えた５層で構成できるために、ベース抵抗Ｒb を低減できる。
【００６２】
さらに、外部ベース注入領域Ｂexのシリサイド層１３はポリシリコンのベース引き出し電極６の表面に形成されるため、Ｓｉキャップ層５を薄膜化してもシリサイド層１３を安定して形成でき、ベース抵抗Ｒb が増大することはない。
【００６３】
このように、本実施の形態のＳｉＧｅ−ＨＢＴによれば、ベース抵抗を低減することができ、最大発振周波数ｆmaxの増大と、低雑音化を実現することができる。
【００６４】
なお、本実施の形態のＳｉＧｅ−ＨＢＴの製造工程において、図４（ｃ）に示すボロンのイオン注入は、図４（ｂ）に示すシリコン窒化膜のスタック２３の形成後の工程と、図４（ｃ）に示すポリシリコン膜６ｘの平坦化後の工程の２工程に分けて実施してもよい。ボロンのイオン注入を２回に分けることで、ベース引き出し電極６とＳｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａにより高濃度にボロンをドープできるので、さらに、外部ベース注入領域Ｂexの抵抗成分Ｒexを低減でき、ベース抵抗Ｒb を低減できる。
【００６５】
また、図４（ｂ）に示すシリコン窒化膜のスタック２３は、シリコン酸化膜とシリコン窒化膜の積層膜ｍであってもよい。
【００６６】
また、図４（ｃ）に示すポリシリコン膜６ｘの平坦化は、ポリシリコン膜６ｘ上にレジスト膜を形成し、レジスト膜とポリシリコン膜６ｘを同時にエッチバックする方法を用いてもよい。
【産業上の利用可能性】
【００６７】
以上説明したように、本発明は、ベース抵抗を低減でき、よって最大発振周波数ｆmaxの高い、低雑音化されたバイポーラトランジスタ等に有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明のバイポーラトランジスタの構成についての参考図
【図２】本発明の実施の形態１におけるバイポーラトランジスタの断面図
【図３】本発明の実施の形態１におけるエミッタ−ベース接合付近の構造を拡大して示す部分断面図
【図４】本発明の実施の形態２におけるバイポーラトランジスタの製造方法を示す工程断面図（その１）
【図５】本発明の実施の形態２におけるバイポーラトランジスタの製造方法を示す工程断面図（その２）
【図６】本発明の実施の形態２におけるバイポーラトランジスタの製造方法を示す工程断面図（その３）
【図７】従来のＳｉＧｅ−ＨＢＴの構造を示す断面図
【図８】従来のエミッタ−ベース接合付近の構造を拡大して示す部分断面図
【図９】従来のＳｉＧｅ−ＨＢＴの製造方法を示す工程断面図
【符号の説明】
【００６９】
１  Ｓｉ基板
１ａ  コレクタ埋め込み層
１ｂ  Ｓｉエピタキシャル層
１ｃ  外部ベース拡散層
２ａ  シャロートレンチ
２ｂ  ディープトレンチ
３ａ  Ｓｉコレクタ層
３ｂ  コレクタウォール層
４ａ  ＳｉＧｅスペーサ層
４ｂ  傾斜ＳｉＧｅベース層
５  Ｓｉキャップ層
５ａ  エミッタ拡散層
６  ベース引き出し電極
６ａ  開口部
７  シリコン酸化膜
７ａ  エミッタ開口部
８  ポリシリコンサイドウォール
９  エミッタ引き出し電極
１０  シリコン酸化膜
１０ｘ  シリコン酸化膜
１１，１２  シリコン酸化膜サイドウォール
１２ａ，１２ｂ  サイドウォール
１３  シリサイド層
１４  層間絶縁膜
１５  タングステンプラグ
１６  金属配線
２１  シリコン酸化膜
２２  ポリシリコン膜
２３  シリコン窒化膜スタック
２４  ＳｉＧｅベース層
ｍ  積層膜
【図１】
2007173451.tif 000003
【図２】
2007173451.tif 000004
【図３】
2007173451.tif 000005
【図４】
2007173451.tif 000006
【図５】
2007173451.tif 000007
【図６】
2007173451.tif 000008
【図７】
2007173451.tif 000009
【図８】
2007173451.tif 000010
【図９】
2007173451.tif 000011