(57)【要約】 【課題】ＭＯＳトランジスタを微細化した上で駆動力を向上させることを目的とする。【解決手段】チャネル領域において、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレインのエクステンション領域の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域を有し、チャネル中央部からソースおよびドレインのエクステンション領域の下部の半導体基板表面から深い位置には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有する。これらの半導体装置の製造方法としては、第１ハロー領域のドーピング工程を、第１導電型不純物をゲート電極の上方からゲート電極をマスクとして、ゲート電極側壁を眺めるように斜めにイオン注入し、さらに、第２ハロー領域は、ゲート電極上方からゲート電極をマスクとして、ゲート側壁に沿う方向に基板表面にはほぼ垂直に、かつ第１ハロー領域のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成する。【選択図】図１
2007173421.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に絶縁膜を介してゲート電極を有し、さらにそのゲート電極とは絶縁された形で、ゲート電極直下に位置する第１導電型の半導体基板のチャネル領域をはさむように、第２導電型の不純物ドーピング層からなるソースおよびドレイン領域を有し、さらに、それらソースおよびドレイン領域とチャネル領域の間において、第１導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレイン領域の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域を有し、チャネル中央部からソースおよびドレイン領域の深部側には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有することを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基板上に絶縁膜を介してゲート電極を有し、さらにそのゲート電極とは絶縁された形で、ゲート電極直下に位置する第１導電型の半導体基板のチャネル領域をはさむように、第２導電型の不純物ドーピング層からなるソースおよびドレイン領域を有し、さらに、それらソースおよびドレイン領域とチャネル領域の間にソースおよびドレイン領域と同じ第２導電型のより浅いエクステンション領域を有し、その浅いエクステンションにはさまれたチャネル領域において、第１導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレインのエクステンション領域の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域を有し、チャネル中央部からソースおよびドレインのエクステンション領域の下部の半導体基板表面から深い位置には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有することを特徴とする半導体装置。
【請求項３】
前記の第１導電型のチャネル領域の不純物濃度を中央部からソースおよびドレイン領域の先端に向かって高くするような第１ハロー領域のドーピング工程を、第１導電型不純物をゲート電極のはるか上方からゲート電極をマスクとして、ゲート電極ソース側側壁を眺めるように斜めにイオン注入し、同様にゲート電極ドレイン側側壁を眺めるように再度斜めにイオン注入し、さらに、チャネル中央部からソースおよびドレイン領域の深部側に設ける第２ハロー領域は、ゲート電極はるか上方からゲート電極をマスクとして、ゲート側壁に沿う方向に、半導体基板表面にはほぼ垂直に、かつ第１ハロー領域のイオンの質量以上の質量のイオンを第１ハロー領域のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記の第１および第２ハロー領域の形成のためのイオン注入後に、注入された不純物の活性化を促進させるアニールとしての熱処理を1200℃以上かつ0.1秒未満の温度領域を含む熱処理で行うことを特徴とする、請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に集積度を高める微細化を可能にする微細かつ駆動能力に優れた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年の技術の発展に伴い、高集積化が可能な微細な電界効果トランジスタのような半導体装置が実用化されている。例えば、特許文献１の図２０に記載されている従来の半導体装置では、n+型の導電型を持つソース・ドレインのエクステンション領域の、チャネル領域側を覆うように形成されたp+型のポケット領域を有する構造を採用している。デバイスに電圧を印加した場合に、このポケット構造は、ソース・ドレインのエクステンション領域からチャネル領域へ延びる空乏層を縮めて、短チャネル化した場合にその空乏層がチャネルに侵入し実効的なチャネル領域を狭めて、しきい値電圧が低下するという現象を抑制する効果を狙ったものである。
【特許文献１】特開2001-36082号公報（例えば、図１、図２、図３、図２０）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ポケット領域を有するＭＯＳ型トランジスタを実際に集積すべく縮小する場合、ゲート長のみならず、ゲート・ゲート間も同時に同じ割合で縮小される必要がある。一方、ソース・ドレイン領域は、直接電極材料が接するため、ソース・ドレインのエクステンション領域よりも深い接合にせざるを得ない。そもそもポケット領域はソース・ドレインのエクステンション領域からチャネル領域へ延びる空乏層を縮めるという効果を狙ったものであるが、ゲート・ゲート間を縮小するということは、エクステンションの領域も同時に狭まり、深いソース・ドレイン接合の影響がチャネルにもおよぶ事態になり、ポケット領域は集積度向上すなわち全てのサイズ縮小という条件下では、必然的に非常に濃くならざるを得ない。
【０００４】
また、ゲート長の縮小に伴ってポケット領域で深いソース・ドレインの影響も軽減しようとする場合、ポケットがカバーすべき領域が広がり、チャネル全体に渡って濃度が濃くならざるを得ない。
【０００５】
このようなトランジスタでは、チャネル部の濃度増加により、しきい値電圧が上がってしまい電源電圧を高くしなければ駆動能力が低下するのみならず、チャネル部のキャリア（電子・正孔）への不純物散乱や縦方向閉じ込め電界強度の増大による移動度低下や、エクステンション部分の抵抗増大によりトランジスタの駆動能力が低下するという欠点があった。
【０００６】
また、そもそもこのような微細化されたトランジスタを実際に製造しようとした場合、特許文献１に記載されている従来方法では、イオン注入後の結晶性回復のための熱処理が必要で950℃〜1050℃の温度範囲でかつ0.1秒〜30秒の時間範囲の熱処理条件が使われている。この条件熱処理を施す製造方法では、ポケット構造を狙って注入した不純物は拡散し、特許文献１にまさに記載されているようにソース・ドレインとそれらエクステンション注入時に導入されうる過剰点欠陥によりポケット構造を狙って注入された不純物を含むチャネル不純物の再分布を引き起こし、その再分布はゲート長が小さいほど、すなわちソースとドレインが接近すればするほど大きくなり、微細化を進めたい場合、もはやポケット構造とエクステンション領域の位置関係を保つことは現実には不可能になってしまう。
【０００７】
本願発明の目的は上記のような高集積化を狙った微細化を行っても駆動力の低下を抑制できる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の半導体装置は、第１導電型の半導体基板上に絶縁膜を介してゲート電極を有し、例えばそのゲート長が40nm以下であり、さらにそのゲート電極とは絶縁された形で、ゲート電極直下に位置する第１導電型の半導体基板のチャネル領域をはさむように、第２導電型の不純物ドーピング層からなるソースおよびドレイン領域を有し、さらに、それらソースおよびドレイン領域とチャネル領域の間において、第１導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレイン領域の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域を有し、チャネル中央部からソースおよびドレイン領域の深部側には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有する。
【０００９】
また、本発明の半導体装置は、第１導電型の半導体基板上に絶縁膜を介してゲート電極を有し、例えばそのゲート長が40nm以下であり、さらにそのゲート電極とは絶縁された形で、ゲート電極直下に位置する第１導電型の半導体基板のチャネル領域をはさむように、第２導電型の不純物ドーピング層からなるソースおよびドレイン領域を有し、さらに、それらソースおよびドレイン領域とチャネル領域の間にソースおよびドレイン領域と同じ第２導電型のより浅いエクステンション領域を有し、その浅いエクステンションにはさまれたチャネル領域において、第１導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレインのエクステンション領域の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域を有し、チャネル中央部からソースおよびドレインのエクステンション領域の下部の半導体基板表面から深い位置には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有する。
【００１０】
これらの半導体装置の製造方法としては、前記の第１導電型のチャネル領域の不純物濃度を中央部からソースおよびドレイン領域の先端に向かって高くするような第１ハロー領域のドーピング工程を、第１導電型不純物をゲート電極のはるか上方からゲート電極をマスクとして、ゲート電極ソース側側壁を眺めるように斜めにイオン注入し、同様にゲート電極ドレイン側側壁を眺めるように再度斜めにイオン注入し、さらに、チャネル中央部からソースおよびドレイン領域の深部側に設ける第２ハロー領域は、ゲート電極はるか上方からゲート電極をマスクとして、ゲート側壁に沿う方向に、半導体基板表面にはほぼ垂直に、かつ第１ハロー領域のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成する。
【００１１】
さらに、本発明の製造方法では、前記の第１および第２ハロー領域の形成のためのイオン注入後に、注入された不純物の活性化を促進させるアニールとしての熱処理を1200℃以上かつ0.1秒未満の温度領域を含む熱処理で行う。
【発明の効果】
【００１２】
本発明によれば、第１ハロー領域は従来ポケット構造よりも濃度を薄くできるため、微細化した場合に、しきい値の過剰な増大を抑制し、駆動能力の低下も抑制できる。第２ハロー領域は第１ハロー領域のピークよりも深く、かつチャネル中央には侵入しないように垂直注入されるため、深いソース・ドレインの影響のみを低減する形で、しきい値の過剰な増大を防ぎ、かつ大きなドレイン電圧を印加したときのしきい値電圧の低下も抑制し、微細化した場合の駆動能力の低下を抑制する効果がある。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の実施の形態であるMOS型半導体装置の断面と不純物ドーピング分布を示す図である。
【００１４】
図１に示す実施の形態の構造と、図２に示す背景技術の構造とを比較すると、図２の背景技術においては、チャネル領域102とソースドレインエクステンション領域105の直下にポケット領域106が置かれているが、ゲート長を40nm以下でゲートサイドウォール107も40nm以下にまで微細化しようとすると、このポケット領域106はチャネルとエクステンションの全体を覆うように置かない限りはゲート長を小さくした場合のしきい値低下が避けられない。しかも、ゲート長を小さくした場合のしきい値低下を避けるべくポケット106の濃度を上げざるをえないので駆動能力の低下が避けられず、そもそも、従来技術の製造方法では、このポケット領域はソース・ドレインの注入起因の過剰点欠陥により再分布が誘発され、図２のような位置関係の分布形状を保つことは困難である。
【００１５】
図１に示すように、本発明の実施の形態の特徴は、従来技術のポケット領域とは異なり、ソース・ドレインのエクステンション領域８を囲むように第１ハロー領域４を設け、さらに第１ハロー領域４の下部に第１ハロー領域４よりも濃度の濃い第２ハロー領域５を設けることにある。
【００１６】
具体的には、図３に示す手順で、本発明の半導体装置は作成される。
【００１７】
まず、図３(a)に示すように第１の導電型の適当な不純物分布を持つ半導体基板１を用意する。ここでは1×1017〜1×1018cm-3のボロンをドープしたシリコン結晶基板を用いる。この基板に酸化膜（絶縁膜）６を0.7nm〜1.4nmの厚みで形成し、その上にゲート電極としてボロンを1×1020〜5×1020cm-3の濃度にドーピングしたポリシリコンをCVD法で堆積させ、従来のリソグラフィー工法を用いて40nm〜20nm程度のゲート長に加工した状態を図３(b)に示す。
【００１８】
ここまでは従来の製造方法の応用であり、特に新規かつ困難な点は有しない。
【００１９】
この後、図３(c)に示すように、第１導電型の不純物としてボロンを加速エネルギー3〜6keVで0.1〜3.0×1013cm-3のドーズ量でウェハ上面からゲート側壁を睨む方向に15〜35度傾けたイオン注入を行い、第1ハロー領域４を形成する。すなわち、第１導電型のチャネル領域の不純物濃度を中央部からソースおよびドレイン領域の先端に向かって高くするような第１ハロー領域４のドーピング工程は、第１導電型不純物をゲート電極２のはるか上方からゲート電極２をマスクとして、ゲート電極ソース側側壁を眺めるように斜めにイオン注入し、同様にゲート電極ドレイン側側壁を眺めるように再度斜めにイオン注入するように行われる。
【００２０】
さらに加えて第１導電型の不純物としてボロンより重いインジウムを1〜5×1013cm-3のドーズ量と加速エネルギー40〜60keVの条件で、ウェハ上面から垂直にイオン注入を行い、第１ハロー領域４より深い位置で、かつ濃度の濃い第２ハロー領域５が形成できる。すなわち、チャネル中央部からソースおよびドレイン領域３の深部側に設ける第２ハロー領域５は、ゲート電極２はるか上方からゲート電極２をマスクとして、ゲート側壁に沿う方向に、半導体基板表面にはほぼ垂直に、かつ第１ハロー領域４のイオンの質量以上の質量のイオンを第１ハロー領域４のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成される。
【００２１】
この後、図３(d)に示すように、第２導電型の不純物としてヒ素を加速エネルギー0.5〜2keVとドーズ量0.2〜2.0×1015cm-3の条件でウェハ上面から垂直にイオン注入を行い、ソース・ドレインのエクステンション領域を形成する。
【００２２】
この後、図３(e)に示すように、サイドウォール形成工程として酸化膜を30nmの厚みで従来のCVD法で堆積し、従来の異方性ドライエッチング技術を用いてエッチバックを行いゲート電極の両端に絶縁体サイドウォール７を形成し、これらをマスクとして第２導電型の不純物としてヒ素を7〜15keVの加速エネルギーで0.6〜6.0×1015cm-3のドーズ量のイオン注入を行い、ソース・ドレイン領域が形成される。
【００２３】
この後に、イオン注入された不純物を活性化させるために、該不純物の活性化を促進させるアニールとしての熱処理を1200℃以上かつ0.1秒未満の温度領域を含む熱処理で行う。例えば、既存技術で発生可能な二酸化炭素ガスを励起したレーザービームを照射し、約1400℃で1〜5msecの間、加熱されるようにする。この温度は、シリコンの融点は1415℃程度であるので、あらかじめ同様の工程で作ったシリコン結晶基板にレーザーパワーを変えてビームを照射し、シリコン結晶が融ける寸前のレーザーパワーの値を得ておくことで調整可能である。
【００２４】
この後、従来技術で金属配線を行い半導体装置が完成する。
【００２５】
こうして完成された半導体装置は、図１または図３(e)に示すように、第１導電型の半導体基板１上に絶縁膜６（図１では省略）を介してゲート電極２を有し、そのゲート長が40nm以下であり、さらにそのゲート電極２とは絶縁された形で、ゲート電極２直下に位置する第１導電型の半導体基板１のチャネル領域をはさむように、第２導電型の不純物ドーピング層からなるソースおよびドレイン領域３を有している。さらに、それらソースおよびドレイン領域３とチャネル領域の間において、第１導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレイン領域３の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域４を有し、チャネル中央部からソースおよびドレイン領域３の深部側には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有している。
【００２６】
また、図１または図３(e)に示すように、ソースおよびドレイン領域３と半導体基板１のチャネル領域の間にソースおよびドレイン領域と同じ第２導電型のより浅いエクステンション領域８を有している。そして、第１ハロー領域４は、その浅いエクステンションにはさまれたチャネル領域において、第１導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレインのエクステンション領域８の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ。また、チャネル中央部からソースおよびドレインのエクステンション領域８の下部の半導体基板表面から深い位置にある第２ハロー領域５は、さらに濃い第１導電型不純物濃度を持つ。
【００２７】
なお、ｐ型の半導体装置の場合は、上記製造工程に関して、第１ハロー領域４には燐または砒素を、第２ハロー領域５には砒素もしくはアンチモンを用い、ソース・ドレインおよびエクステンションは燐、砒素、アンチモン、またはそれらの全ての組み合わせを用いる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態の半導体装置断面と不純物分布を示す図である。
【図２】従来の半導体装置の断面を示す図である。
【図３】本発明の実施の形態の製造方法手順の一例を示す断面図である。
【符号の説明】
【００２９】
１…半導体基板
２…ゲート電極
３…ソース・ドレイン領域
４…第１ハロー領域
５…第２ハロー領域
６…絶縁膜
７…サイドウォール
８…エクステンション領域
１００…半導体基板
１０１…ウェル領域
１０２…チャネル領域
１０３…ゲート絶縁膜
１０４…ゲート電極
１０５…エクステンション領域
１０６…ポケット領域
１０７…サイドウォール領域
１０８…ソースまたはドレイン領域
【図１】
2007173421.tif 000003
【図２】
2007173421.tif 000004
【図３】
2007173421.tif 000005