(57)【要約】【課題】走査線駆動回路を画素部の両側に設けることなく、消費電力を抑え、階調数を高めることができる表示装置の提供を課題とする。【解決手段】走査線駆動回路を有する表示装置であって、前記走査線駆動回路を構成するシフトレジスタは、ｍ本（ｍは自然数）の走査線につき少なくとも４ｍ段のフリップフロップ回路を有し、一走査線選択期間の前半期間において前記走査線を選択する信号と、前記一走査線選択期間の後半期間において前記走査線を選択する信号は、別のスタートパルスにより出力される構成とした。【選択図】図１
2007213038.tif 000002
【特許請求の範囲】
【請求項１】
ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する第１選択信号と、前記一走査線選択期間の後半期間において前記走査線を選択する第２選択信号とが、前記走査線に出力されることを特徴とする表示装置。
【請求項２】
ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する第１選択信号と、前記一走査線選択期間の後半期間において前記走査線を選択する第２選択信号とが、前記走査線に出力されることを特徴とする表示装置。
【請求項３】
ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力されることを特徴とする表示装置。
【請求項４】
ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力されることを特徴とする表示装置。
【請求項５】
ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素に第１のビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に第２のビデオデータを入力するための信号とが、前記走査線に出力されることを特徴とする表示装置。
【請求項６】
ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素に第１のビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に第２のビデオデータを入力するための信号とが、前記走査線に出力されることを特徴とする表示装置。
【請求項７】
ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する信号と、前記一走査線選択期間の後半期間において前記走査線を選択する信号とが、前記走査線に出力され、
前記第１の期間及び前記第２の期間における前記走査線を出力される信号は、前記走査線の１本に対応する４ｋ段のフリップフロップ回路のうち、いずれか一のフリップフロップ回路より出力される信号であることを特徴とする表示装置。
【請求項８】
ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する信号と、前記一走査線選択期間の後半期間において前記走査線を選択する信号とが、前記走査線に出力され、
前記第１の期間及び前記第２の期間における前記走査線を出力される信号は、前記走査線の１本に対応する４ｋ段のフリップフロップ回路のうち、いずれか一のフリップフロップ回路より出力される信号であることを特徴とする表示装置。
【請求項９】
ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力され、
前記第１の期間及び前記第２の期間における前記走査線を出力される信号は、前記走査線の１本に対応する４ｋ段のフリップフロップ回路のうち、いずれか一のフリップフロップ回路より出力される信号であることを特徴とする表示装置。
【請求項１０】
ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置であって、
前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、
前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力され、
前記第１の期間及び前記第２の期間における前記走査線を出力される信号は、前記走査線の１本に対応する４ｋ段のフリップフロップ回路のうち、いずれか一のフリップフロップ回路より出力される信号であることを特徴とする表示装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、
前記スタートパルスは、１本目の前記走査線に対応するフリップフロップ回路の側から入力されることを特徴とする表示装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、
前記走査線駆動回路において、前記スタートパルスが入力される前記走査線の１本目に対応するフリップフロップ回路の前段には、少なくとも１つのフリップフロップ回路がさらに設けられていることを特徴とする表示装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記表示装置は、複数の画素と、信号線駆動回路と、前記走査線駆動回路を有し、
前記複数の画素と、前記信号線駆動回路と、前記走査線駆動回路は、同じ基板上に設けられていることを特徴とする表示装置。
【請求項１４】
請求項１３において、
前記複数の画素には、それぞれ発光素子と、前記発光素子を駆動するためのトランジスタと、前記画素を選択するためのトランジスタとが設けられていることを特徴とする表示装置。
【請求項１５】
請求項１乃至請求項１４に記載の表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。本発明は、特に発光素子を含み、半導体装置を用いて作製されたアクティブマトリクス型ディスプレイにおける走査線駆動回路の構成に関する。
【０００２】
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。
【背景技術】
【０００３】
近年、ＴＶ、ＰＣ用モニタ、モバイル用端末等を主な用途として、薄型ディスプレイの需要が急速に高まり、更なる開発が進められている。薄型ディスプレイとしては、液晶表示装置（ＬＣＤ）や発光素子を具備した表示装置がある。特に自発光素子を用いたアクティブマトリクス型ディスプレイは、既存のＬＣＤが持つ薄型、軽量、高画質等の利点と併せて、応答速度が速い、視野特性が広い、また、フレキシブル基板の利用等により折り曲げる事が可能になるため、次世代ディスプレイとして期待されている。
【０００４】
発光素子を用いたアクティブマトリクス型ディスプレイにおいて、最も基本的な画素構成として図１６（Ｂ）に示す構成が挙げられる（非特許文献１を参照）。前記画素構成の駆動方法としては、駆動トランジスタを飽和領域で駆動させ、発光素子に流す電流により発光輝度を制御する電流駆動と、駆動トランジスタを非飽和領域（線形領域）で駆動させ、発光素子に印加する電圧により発光を制御する電圧駆動がある。
【０００５】
前述した電流駆動では、駆動トランジスタを飽和領域で動作させる必要がある。理想的には、発光素子へ流れる電流は、駆動トランジスタのドレイン、ソース間電圧（Ｖｄｓ）にはよらず、ゲート、ソース間電圧（Ｖｇｓ）により決定する。しかし、トランジスタの製造工程等により、駆動トランジスタ特性が各画素でばらつくと、流れる電流値に影響を与える。特に、トランジスタの閾値電圧（以下、Ｖｔｈと称す）のばらつきにより実効的なＶｇｓ（以下ｅＶｇｓと称す）が画素により均一でなくなると、画素間で発光輝度が大きく相違し、表示ムラとなり、表示品質を落とす結果となる。
【０００６】
そこで、駆動トランジスタをＶｔｈのばらつきの影響を受けにくい線形領域で動作させる電圧駆動を採用することが望ましい。電圧駆動する場合の階調方法としては発光時間を連続的に変化させることで階調を表現するデジタル時間階調方式が挙げられる。また、デジタル時間階調方式では、信号線駆動回路の高速化や、映像信号の分割数の増加、各画素のトランジスタ数の増加等が課題となる。これらの課題を解決する手段として走査線選択期間を前後に分割し、信号の書込期間と消去期間を交互に設ける駆動方法が提案されている。（特許文献１を参照）
【非特許文献１】Ｍ．Ｍｉｚｕｋａｍｉ，Ｋ．Ｉｎｕｋａｉ，Ｈ．Ｙａｍａｇａｔａ  ｅｔ  ａｌ．，Ｓｏｃｉｅｔｙ  Ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ  ’００  Ｄｉｇｅｓｔ，  ｖｏｌ３１，  ｐｐ９１２−９１５
【特許文献１】特開２００５−３３８７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１で提案されている駆動方法（以下、ＧＳＤ駆動と称す）の概要を、図１６を用いて説明する。
【０００８】
図１６（Ａ）に示すように、デジタル時間階調方式においては、１フレームをビット数分のサブフレーム（ＳＦ１〜ＳＦ４）に分け、各サブフレームの発光、非発光と、発光期間の重み付けにより輝度を制御し階調を表現する。ここでは、４ビットの場合を例として説明する。また、サブフレーム数はビット数以上であれば良く、擬似輪郭対策用にさらに増やしても良い。
【０００９】
まず、ＳＦ１において、１ビット目の映像信号が走査線１行目から順に最終行まで書込まれ、前記映像信号が書込まれた行より順次発光期間へと移る。図１６（Ａ）に示す発光期間はＳＦ１における最終行の発光期間である。ＳＦ１の発光期間が終了した行から順にＳＦ２において２ビット目の映像信号が書込まれ、ＳＦ１と同様に順次発光期間に移る。
【００１０】
また、走査線１行目から最終行まで映像信号を書込む期間を書き込み期間と称する。前記書込期間が発光期間より長いＳＦ３及びＳＦ４においては、発光期間が終了しても、次のサブフレームに移れないため、強制的に非発光状態とする消去期間を挿入する。前記消去期間を挿入することで、正確な階調表現が可能となる。
【００１１】
具体的に、図１６（Ｂ）に示す画素の駆動と併せて説明する。走査線２１１に選択パルスが入力され、書込トランジスタ２１３がオンし、信号線２１０に入力された映像信号が駆動トランジスタ２１４及び容量２１５に書込まれる。ここでは駆動トランジスタ２１４がｐ型トランジスタの場合について説明する。駆動トランジスタ２１４はｐ型トランジスタであるため、書込まれた前記映像信号がＬｏｗ（以下、Ｌと称す）の場合は駆動トランジスタ２１４がオンし、電流供給線２１２から陰極２１７に電流が流れ、発光素子２１６が発光する。また、前記映像信号がＨｉｇｈ（以下、Ｈと称す）であれば、駆動トランジスタ２１４がオフするため、発光素子２１６は非発光状態となる。
【００１２】
前述した消去期間においては、走査線選択期間を消去タイミング及び書込タイミングに２分割する。前記消去タイミングでは、信号線２１０に常にＨ電位を入力し、前記消去タイミングに合わせて選択された行は強制的に駆動トランジスタ２１４がオフし、発光素子２１６は非発光状態となる。また、前記書込タイミングでは、信号線２１０に映像信号を入力し、前記書込タイミングに合わせて選択された行は各々の前記映像信号により、発光素子２１６の発光、非発光が決定される。
【００１３】
前述した消去期間においては、走査線選択期間を消去タイミング及び書込タイミングに前後２分割する。これは図１６（Ａ）のＳＦ３期間に示すように、最終行までの書込期間が終了する前に１行目からの発光期間が開始するため、同じ走査線選択期間において、違う行へそれぞれ、映像信号及び消去信号を入力する必要があるからである。前記消去タイミングでは、信号線２１０に常にＨｉ電位が入力され、前記消去タイミングにあわせて選択された行は強制的に駆動トランジスタ２１４がオフし、発光素子２１６は非発光状態となる。また、前記書込タイミングでは、信号線２１０に映像信号を入力し、前記書込タイミングに合わせて選択された行は各々の前記映像信号により、発光素子２１６の発光、非発光が決定される。
【００１４】
更に、図１７を用いて走査線選択期間の分割方法を説明する。図１７にアクティブマトリクス型表示装置の例を示す。前記アクティブマトリクス型表示装置は、一般的に信号線３０４のＳ１〜Ｓｎに映像信号を出力する信号線駆動回路３１２、走査線３１３のＧ１〜Ｇｍを順に選択する書込用走査線駆動回路３０１及び消去用走査線駆動回路３０２、前記両走査線駆動回路と走査線の間に設けられた切替回路３０３及び、画素３１０をマトリクス状に配置した表示エリア３１１を有する。画素３１０はそれぞれ書込トランジスタ３０５、駆動トランジスタ３０６及び発光素子３０７を具備している。
【００１５】
信号線駆動回路３１２は線順次駆動し、２分割された走査線選択期間の前半、後半で、所望の映像信号及び消去信号を交互に信号線３０４に出力する。前記走査線選択期間の前半、後半のタイミングに同期して、切替回路３０３が動作し、各走査線駆動回路からの走査線３１３への書込みをアクティブ状態にするか、ハイインピーダンス状態にするかを切替える。信号線駆動回路３１２から映像信号が信号線３０４へ出力されている場合、書込用走査線駆動回路３０１からの出力がアクティブ状態となり、消去用走査線駆動回路３０２の走査線３１３への出力はハイインピーダンス状態となる。逆に、信号線駆動回路３１２から消去信号が信号線３０４へ出力されている場合、書込用走査線駆動回路３０１からの出力がハイインピーダンス状態となり、消去用走査線駆動回路３０２の走査線３１３への出力はアクティブとなる。
【００１６】
これにより、一つの走査線選択期間において、違う行へ映像信号及び消去信号を書込むことが可能となる。しかしながら、前述したＧＳＤ駆動を行うためには、走査線駆動回路が両側に２つ必要になる。また走査線駆動回路には、両走査線駆動回路からの走査線への書込みが重複しないよう、切替回路の他にパルス幅制御回路が必要となり、回路面積の拡大により狭額縁等に不利となる。更に、走査線駆動回路に接続された全走査線が、消去タイミング中の走査線選択期間の度に、充放電を繰り返す。また、走査線に係る容量値は高いため、充放電を繰り返すことで消費電力が大きく増大してしまっていた。
【課題を解決するための手段】
【００１７】
上述の諸問題を解決するため、本発明においては、新たな表示装置及び電子機器を提供するものである。
【００１８】
本発明の表示装置の一は、ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する第１選択信号と、前記一走査線選択期間の後半期間において前記走査線を選択する第２選択信号とが、前記走査線に出力される構成とした。
【００１９】
別の本発明の表示装置の一は、ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する第１選択信号と、前記一走査線選択期間の後半期間において前記走査線を選択する第２選択信号とが、前記走査線に出力される構成とした。
【００２０】
別の本発明の表示装置の一は、ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力される構成とした。
【００２１】
別の本発明の表示装置の一は、ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力される構成とした。
【００２２】
別の本発明の表示装置の一は、ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素に第１のビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に第２のビデオデータを入力するための信号とが、前記走査線に出力される構成とした。
【００２３】
別の本発明の表示装置の一は、ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素に第１のビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に第２のビデオデータを入力するための信号とが、前記走査線に出力される構成とした。
【００２４】
別の本発明の表示装置の一は、ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する信号と、前記一走査線選択期間の後半期間において前記走査線を選択する信号とが、前記走査線に出力され、前記第１の期間及び前記第２の期間における前記走査線に出力される信号は、１本の走査線に対応する４ｋ段のフリップフロップのうち、いずれか一のフリップフロップ回路より出力される構成とした。
【００２５】
別の本発明の表示装置の一は、ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の前半期間において前記走査線を選択する信号と、前記一走査線選択期間の後半期間において前記走査線を選択する信号とが、前記走査線に出力され、前記第１の期間及び前記第２の期間における前記走査線を出力される信号は、１本の走査線に対応する４ｋ段のフリップフロップ回路のうち、いずれか一のフリップフロップ回路より出力される信号である構成とした。
【００２６】
別の本発明の表示装置の一は、ｍ本（ｍは自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力され、前記第１の期間及び前記第２の期間における前記走査線を出力される信号は、１本の走査線に対応する４ｋ段のフリップフロップ回路のうち、いずれか一のフリップフロップ回路より出力される信号である構成とした。
【００２７】
別の本発明の表示装置の一は、ｍ本（ｍは２以上の自然数）の走査線に信号を供給する走査線駆動回路を有する表示装置において、前記走査線駆動回路を構成するシフトレジスタには、前記走査線のうち、第１乃至第（ｍ−１）本目の走査線毎に対応するフリップフロップ回路が少なくとも４ｋ段（ｋは自然数）ずつ設けられ、ｍ本目の走査線に対応するフリップフロップ回路が少なくとも１段設けられており、前記シフトレジスタに異なるタイミングのスタートパルスが入力されることにより、一走査線選択期間の第１の期間において前記走査線に接続された画素にビデオデータを入力するための信号と、前記一走査線選択期間の第２の期間において前記走査線に接続された画素に入力されたビデオデータを消去するための信号とが、前記走査線に出力され、前記第１の期間及び前記第２の期間における前記走査線に出力される信号は、１本の走査線に対応する４ｋ段のフリップフロップのうち、いずれか一のフリップフロップ回路より出力される信号である構成とした。
【００２８】
なお、本発明の表示装置は、前記走査線駆動回路に入力されるスタートパルスは、１本目の前記走査線に対応するフリップフロップ回路の側から入力される構成であってもよい。
【００２９】
なお、本発明の表示装置は、前記走査線駆動回路において、１本目の前記走査線に対応するフリップフロップ回路の側（即ち、前段）には、少なくとも１つのフリップフロップ回路がさらに設けられている構成であってもよい。
【００３０】
なお、本発明の表示装置は、複数の画素と、信号線駆動回路と、前記走査線駆動回路を有し、前記複数の画素と、前記信号線駆動回路と、前記走査線駆動回路は、同じ基板上に設けられている構成であってもよい。
【００３１】
なお、本発明の表示装置は、前記複数の画素には、それぞれ発光素子と、前記発光素子を駆動するためのトランジスタと、前記画素を選択するためのトランジスタとが設けられている構成であってもよい。
【００３２】
なお本発明の表示装置には、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置の他、液晶表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、その他の時間階調法で表示が可能な表示装置がその範疇に含まれる。
【００３３】
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、無機ＥＬ（Ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【００３４】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００３５】
また表示装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【００３６】
なお本発明の発光装置において用いられるトランジスタとして、多結晶半導体、微結晶半導体（セミアモルファス半導体を含む）、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよいし、酸化亜鉛を用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲートを有するマルチゲート構造であっても良い。
【発明の効果】
【００３７】
表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。本発明の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、本発明の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要がなくなる。さらに、本発明の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を減少させることができる。
【００３８】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【００３９】
また、前記走査線駆動回路を用いることで、消去期間に限らず、１つの走査線選択期間において、異なる走査線を選択し、それぞれに異なる映像信号を入力することも可能となる。そのため、消去期間を設けることなくサブフレーム期間に発光素子の発光を行うことができるため、デューティー比を低下させることなく表示を行うことができ、低消費電力化及び配線の幅を細くすることもできる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００４１】
（実施の形態１）
本発明の走査線駆動回路の具体的な構成について、その詳細を、図１を用いて説明する。本発明の走査線駆動回路を含む表示装置の概略について示す。
【００４２】
図１（Ａ）に本発明の走査線駆動回路を含む表示装置の構成を示す。図１（Ａ）に示す表示装置は、画素１０が複数形成された画素部１１と、信号線駆動回路１２と、走査線駆動回路１３とを有している。走査線駆動回路１３によって、各走査線Ｇ１〜Ｇｍ、即ち各行の画素１０の選択を行なうことができる。信号線駆動回路１２は、信号線Ｓ１〜Ｓｘを介して、走査線駆動回路１３によって選択された行の画素１０に入力されるビデオ信号を制御することができる。
【００４３】
次に図１（Ｂ）に、図１（Ａ）で示した本発明の走査線駆動回路の構成について説明する。前記走査線駆動回路はシフトレジスタ１０１、レベルシフタ１０３及びバッファ回路１０４を有し、シフトレジスタ１０１は複数のフリップフロップ１０２によって構成されている。また、シフトレジスタ１０１の１段目のフリップフロップ１０２（フリップフロップ回路ともいう）にはスタートパルス（ＧＳＰ）が入力され、フリップフロップ１０２の奇数段にはクロック（ＧＣＫ）が、偶数段にはクロックの反転（ＧＣＫＢ）が入力される。フリップフロップの出力は４段毎にレベルシフタ１０３に接続され、入力されたパルスを任意の電圧に増幅させたり、シフトさせたりする。レベルシフタ１０３から出力されたパルスはバッファ回路１０４を介し、走査線Ｇ１〜Ｇｍ（ｍは自然数）へ出力される。
【００４４】
なお、走査線駆動回路におけるフリップフロップ１０２は走査線の数に対応しており、最終行を除く各走査線の各々に対しフリップフロップが少なくとも４ｋ段（ｋは自然数）設けられているものとする。本実施の形態においては、走査線駆動回路は、４ｍ段のフリップフロップを有するものとして、以下説明する。
【００４５】
なお、図１８（Ａ）に示すように、走査線駆動回路におけるフリップフロップ１０２は、１乃至（ｍ−１）本目における走査線の各々に対しフリップフロップが少なくとも４ｋ段ずつ設けられている。なお、ｍ本目の走査線に対応するフリップフロップは他の走査線と同様４ｋ段であっても良いが、少なくとも一段設けられている構成であればよい。これは、ｍ本目の走査線に対応するフリップフロップにおいては、（４（ｍ−１）＋１）〜（４ｍ）段目のフリップフロップから出力される信号は使用しないためである。そのため、予め（４（ｍ−１）＋１）乃至（４ｍ）段目のフリップフロップを設けない構成とすることで、さらにフリップフロップ回路を有する走査線駆動回路が小型化することができ、好適である。
【００４６】
また、図１８（Ｂ）に示すように、走査線駆動回路におけるフリップフロップ１０２は、スタートパルスが入力される側、換言すれば、１本目の走査線に対応するフリップフロップにおけるＦ１の信号を出力するフリップフロップの前段に、さらにフリップフロップを設ける構成としてもよい。これは、１本目の走査線に対応するフリップフロップに入力される信号をより正確にするためのものである。このようにして、走査線Ｇ１〜Ｇｍに出力される信号のばらつきを低減することができ、好適である。
【００４７】
前記走査線駆動回路の駆動タイミングについて、図２を用いて説明する。図２に前記走査線駆動回路のタイミングチャートを示す。
【００４８】
図２に示すように、走査線選択期間を第１の行書き込み期間ＡＰ１と第２の行書き込み期間ＡＰ２に２分割する。ある行の画素に映像信号を書き込む必要がある場合には第１の行書き込み期間ＡＰ１（書込タイミング）に、消去信号を書き込む必要がある場合には第２の行書き込み期間ＡＰ２（消去タイミング）に走査線を選択する必要がある。
【００４９】
図２を用いて、走査線駆動回路に入力される信号の入出力について説明する。
【００５０】
なお、図２においては、高電位が入力されるタイミングをＨと略記し、低電位が入力されるタイミングをＬと略記する。これは、フリップフロップを構成する半導体素子がＨの信号でオン（アクティブ）になるからであるが、これに限定されず、ＨとＬが逆転することで半導体素子のオンとオフが制御されればＨとＬは入れ替わっていてもよい。
【００５１】
図２において、まず書き込みスタートパルス（書込ＳＰ）のＨ信号が入力される。すると、書込ＳＰの信号は、フリップフロップ１０２の１段目を介して、クロックの半周期分遅れて出力される。また、フリップフロップの２段目、３段目以降に順次入力される信号もクロックの半周期分遅れて出力される。ここで、説明のため、１段目のフリップフロップより出力される信号をＦ１、以降２段目のフリップフロップより出力される信号をＦ２、４ｍ段目のフリップフロップより出力される信号をＦ４ｍとする。なお、これら出力された信号のうち４（ｍ−１）＋１段目のフリップフロップより出力される信号がｍ行目の走査線に出力される。即ち、４（α−１）＋１段目（αは１〜ｍ）のフリップフロップより出力される信号は、図１の走査線Ｇα（Ｇ１、Ｇ２、Ｇ３・・・Ｇｍ）に出力される。なお、これら走査線に出力された信号を、本明細書においては走査線を選択するための第１選択信号という。
【００５２】
続いて、図２においては、走査線Ｇ３に出力された第１選択信号からクロックの半周期分遅れたタイミングで、消去用スタートパルス（消去ＳＰ）のＨ信号が入力される。すると、消去ＳＰは、書込ＳＰと同様に、フリップフロップの各段に、順次クロックの半周期分出力パルスがシフトした信号として出力される。そのため、本発明では、走査線駆動回路を２つ設けることなく、第１の行書き込み期間ＡＰ１において全ての走査線Ｇ１〜Ｇｍが選択される前に、画素に入力されたビットのビデオ信号を走査線Ｇ１から順次消去することができる。このようにして、第１の行書き込み期間ＡＰ１において選択された走査線によって画素に入力されたビットのビデオデータを、第２の行書き込み期間ＡＰ２において消去することができる。よって、例えば走査線Ｇ１に着目すると、第１の行書き込み期間ＡＰ１においてＧ１が選択された後、走査線Ｇｍが第１の行書き込み期間ＡＰ１において選択される前に、走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択され、消去信号が入力される。そして、走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されたときに画素に書き込まれたビデオ信号は、走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されるまで保持される。従って、走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されてから、再び走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されるまでの期間が、サブフレーム期間ＳＦに相当する。なお、走査線に出力された消去信号を、本明細書においては走査線を選択するための第２選択信号という。
【００５３】
そして図２では、第１の行書き込み期間ＡＰ１と第２の行書き込み期間ＡＰ２において、走査線Ｇ１〜ＧｍのうちＨレベルの選択信号が入力されている走査線が、選択されている走査線に相当する。なお図２ではＨレベルのときに走査線が選択される場合について示しているが、Ｌレベルのときに走査線が選択されるようにしても良い。そして選択されている走査線を共有している行の画素に、対応するビデオ信号が、信号線駆動回路１２（図１参照）から入力される。
【００５４】
表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間ＡＰ１（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間ＡＰ２（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間（走査線１行目から最終行まで映像信号を書込む期間）の長さよりも短くする。本実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、本実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、本実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【００５５】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【００５６】
なお、本実施の形態は、本明細書中の他の実施例と適宜組み合わせることが可能である。
【実施例１】
【００５７】
本実施例においては、実施の形態で述べた表示装置の画素の構成について詳細に説明する。
【００５８】
表示装置の構成について図３〜５を参照して説明する。画素１０１０は、発光素子１０１３と、容量素子１０１６と、２つのトランジスタとを有する。２つのトランジスタのうち、１つは画素１０１０に対するビデオ信号の入力を制御するスイッチング用トランジスタ１０１１（以下ＴＦＴ１０１１と表記することがある）であり、もう１つは発光素子１０１３の点灯と非点灯を制御する駆動用トランジスタ１０１２（以下ＴＦＴ１０１２と表記）である。ＴＦＴ１０１１、１０１２は電界効果トランジスタであり、ゲート電極、ソース電極、ドレイン電極の３つの端子を有する。
【００５９】
ＴＦＴ１０１１のゲート電極はゲート線Ｇｙに接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方はＴＦＴ１０１２のゲート電極に接続する。ＴＦＴ１０１２のソース電極及びドレイン電極の一方は電源線Ｖｘ（ｘは自然数、１≦ｘ≦ｍ）を介して第１の電源１０１７に接続し、他方は発光素子１０１３の画素電極に接続する。発光素子１０１３の対向電極は第２の電源１０１８に接続する。容量素子１０１６はＴＦＴ１０１２のゲート電極とソース電極の間に設けられる。ＴＦＴ１０１１、１０１２の導電型は制約されず、ｎ型とｐ型のどちらの導電型でもよいが、図示する構成では、ＴＦＴ１０１１はｎ型、ＴＦＴ１０１２がｐ型の場合を示す。第１の電源１０１７の電位と第２の電源１０１８の電位も特に制約されないが、発光素子１０１３に順方向バイアスが印加されるような電位に設定する。
【００６０】
上記構成を有する表示装置は、画素１０１０に配置するトランジスタの個数が２つである点を特徴とする。上記特徴により、トランジスタの個数が少ないことから、必然的に配置する配線の本数を少なくすることができるため、高開口率、高精細化、高歩留まりを実現することができる。また、高開口率が実現すると、光を発する面積の増加に伴って電流密度を下げることができる。従って、駆動電圧を下げることができるため、消費電力を削減することができる。また、駆動電圧を下げることで、信頼性を向上させることができる。
【００６１】
ＴＦＴ１０１１、１０１２を構成する半導体は、非晶質半導体（例えば、アモルファスシリコン）、微結晶半導体（例えば、微結晶シリコン）、多結晶半導体（例えば、ポリシリコン）、有機半導体等のいずれもよい。なお、微結晶シリコンは、シランガス（ＳｉＨ４）とフッ素ガス（Ｆ２）を用いて形成するか、シランガスと水素ガスを用いて形成するか、上記に挙げたガスを用いて薄膜を形成後にレーザ光の照射を行って形成してもよい。
【００６２】
ＴＦＴ１０１１、ＴＦＴ１０１２のゲート電極は、導電性材料により単層又は積層で形成する。例えば、タングステン（Ｗ）と窒化タングステン（ＷＮ）の積層構造や、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の積層構造、モリブデン（Ｍｏ）と窒化モリブデン（ＭｏＮ）の積層構造を採用するとよい。
【００６３】
ＴＦＴ１０１１、１０１２が含む不純物領域（ソース電極とドレイン電極）に接続する導電層（ソース配線、ドレイン配線）は、導電性材料により単層又は積層で形成する。例えば、チタン（Ｔｉ）、アルミニウムシリコン（Ａｌ−Ｓｉ）及びチタン（Ｔｉ）の積層構造、モリブデン（Ｍｏ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）及びモリブデン（Ｍｏ）の積層構造、窒化モリブデン（ＭｏＮ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）及び窒化モリブデン（ＭｏＮ）の積層構造を採用するとよい。
【００６４】
次に、上記構成を有する画素１０１０のレイアウトを図４に示す。このレイアウトでは、ＴＦＴ１０１１、ＴＦＴ１０１２、容量素子１０１６、発光素子１０１３の画素電極に相当する導電層１０１９を示す。続いて、このレイアウトのＡ−Ｂ及びＢ−Ｃに対応する断面構造を図３（Ｂ）に示す。ガラスや石英などの絶縁表面を有する基板１０２０上にＴＦＴ１０１１、１０１２、発光素子１０１３、容量素子１０１６が設けられている。
【００６５】
発光素子１０１３は、画素電極に相当する導電層１０１９、電界発光層１０３３、対向電極に相当する導電層１０３４の積層体に相当する。導電層１０１９、導電層１０３４の両者が透光性を有する場合、発光素子１０１３は、導電層１０１９に向かう方向と、導電層１０３４に向かう方向に光を発する。つまり、発光素子１０１３は両面射出を行う。また、導電層１０１９、導電層１０３４の一方が透光性を有し、他方が遮光性を有する場合、発光素子１０１３は導電層１０１９に向かう方向のみか、導電層１０３４に向かう方向のみに光を発する。つまり発光素子１０１３は上面射出又は下面射出を行う。図３（Ｂ）は、発光素子１０１３が下面射出を行う場合の断面構造を示す。
【００６６】
容量素子１０１６は、ＴＦＴ１０１２のゲート電極とソース電極の間に配置され、当該ＴＦＴ１０１２のゲート・ソース間電圧を保持する。容量素子１０１６は、ＴＦＴ１０１１、ＴＦＴ１０１２が含む半導体層と同じ層に設けられた半導体層１０２１と、ＴＦＴ１０１１、ＴＦＴ１０１２のゲート電極と同じ層に設けられた導電層１０２２ａ、導電層１０２２ｂ（以下総称して導電層１０２２と表記）と、半導体層１０２１と導電層１０２２の間の絶縁層により容量を形成する。また、容量素子１０１６はＴＦＴ１０１１、ＴＦＴ１０１２のゲート電極と同じ層に設けられた導電層１０２２と、ＴＦＴ１０１１、ＴＦＴ１０１２のソース電極及びドレイン電極に接続する導電層１０２４〜導電層１０２７と同じ層に設けられた導電層１０２３と、導電層１０２２と導電層１０２３の間の絶縁層により容量を形成する。このような構成により、容量素子１０１６はＴＦＴ１０１２のゲート・ソース間電圧を保持するのに十分な容量値を得ることができる。また、容量素子１０１６は、電源線Ｖｘを構成する導電層の下部に設けられており、そのために、容量素子１０１６の配置による開口率の減少は生じない。
【００６７】
また、ＴＦＴ１０１１、ＴＦＴ１０１２のソース配線、ドレイン配線に相当する導電層１０２３〜導電層１０２７の厚さは、５００ｎｍ以上２０００ｎｍ以下、好ましくは５００ｎｍ以上１３００ｎｍ以下であることが好ましい。導電層１０２３〜導電層１０２７は、ソース線Ｓｘや電源線Ｖｘを構成しているため、上記構成のように、導電層１０２３〜導電層１０２７の膜厚を厚くすることで、電圧降下による影響を抑制することができる。なお、導電層１０２３〜導電層１０２７を厚くすると配線抵抗を小さくすることができるが、逆に導電層１０２３〜導電層１０２７を厚くしすぎると、パターン加工を正確に行うことが困難になったり、表面の凸凹が問題になったりする。つまり、導電層１０２３〜導電層１０２７の厚さは、配線抵抗と、パターン加工のし易さと表面の凸凹の影響とを考慮して、上記の範囲内で決定するとよい。
【００６８】
また、ＴＦＴ１０１１、ＴＦＴ１０１２は絶縁層１０２８、絶縁層１０２９（以下総称して第１の絶縁層１０３０と表記）と、第１の絶縁層１０３０上に設けられた第２の絶縁層１０３１に覆われており、第２の絶縁層１０３１上には画素電極に相当する導電層１０１９を有する。仮に、第２の絶縁層１０３１を設けないとすると、ソース配線、ドレイン配線に相当する導電層１０２３〜導電層１０２７と、導電層１０１９とは同じ層に設けることになる。そうすると、導電層１０１９を設ける領域は、導電層１０２３〜導電層１０２７を設けた領域以外に制約されてしまう。しかしながら、第２の絶縁層１０３１を設けることにより、導電層１０１９を設ける領域が広がり、高開口率を実現することができる。上面射出の場合、この構成は特に有効である。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げ、消費電力を削減することができる。
【００６９】
なお第１の絶縁層１０３０と第２の絶縁層１０３１は、酸化珪素や窒化珪素等の無機材料、ポリイミドやアクリル等の有機材料等を用いて形成する。第１の絶縁層１０３０と第２の絶縁層１０３１を同じ材料で形成してもよいし、互いに異なる材料で形成してもよい。無機材料としては、シロキサン系の材料を用いればよく、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、又は、シリコンと酸素との結合で骨格構造が構成され、置換基にフッ素、アルキル基、アリール基の少なくとも１つを含む材料を用いる。
【００７０】
また、画素１０１０の間に隔壁層１０３２（バンク、土手や絶縁層ともよぶ）が設けられるが、容量素子１０１６上の隔壁層１０３２の幅１０３５は、その下部に設けられた配線を隠すことができる幅であればよい。具体的には、幅１０３５は、７．５μｍ以上２７．５μｍ以下、好ましくは１０μｍ以上２５μｍ以下であることが好ましい（図５参照）。このように、隔壁層１０３２の幅を狭くすることで、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げ、消費電力を削減することができる。
【００７１】
なお、図５に示すレイアウトによれば、画素の開口率は約５０％である。図示するレイアウトの画素１０１０の列方向（縦方向）の長さは幅１０３８で示し、行方向（横方向）の長さは幅１０３７で示す。隔壁層１０３２は、無機材料と有機材料のどちらの材料を用いて形成してもよい。但し、隔壁層１０３２に接するように、電界発光層１０３３を設けるため、当該電界発光層１０３３にピンホールなどが生じないように、曲率半径が連続的に変化する形状を有するとよい（図３（Ｂ）参照）。
【００７２】
また、隔壁層１０３２は遮光性を有していても良い。遮光性を有することにより、画素１０１０間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。隔壁層１０３２は、顔料やカーボンナノチューブを含み、これらの顔料やカーボン等の添加物により着色され、そのために遮光性を有することが可能となる。
【００７３】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【００７４】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例２】
【００７５】
本実施例においては、実施例１で示した画素を有する表示装置の動作について、縦軸が走査線、横軸が時間のタイミングチャート（図６（Ａ））と、ｉ行目のゲート線Ｇｉ（１≦ｉ≦ｍ）のタイミングチャート（図６（Ｂ））を用いて説明する。時間階調方式は、１フレーム期間は複数のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｎ（ｎは自然数）を有する。
【００７６】
複数のサブフレーム期間の各々は、書き込み動作又は消去動作を行う複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｎから選択された一つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎから選択された一つとを有する。複数の書き込み期間の各々は、複数のゲート選択期間を有する。複数のゲート選択期間の各々は、複数のサブゲート選択期間を有する。ゲート選択期間の各々の分割数は特に制約されないが、好ましくは２つ〜８つに分割し、さらに好ましくは２つ〜４つに分割するとよい。また点灯期間Ｔｓ１：Ｔｓ２：・・・：Ｔｓｎは、その長さの比を、例えば２（ｎ−１）：２（ｎ−２）：・・・：２１：２０とする。つまり、点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎは、各ビットで長さが異なるように設定する。
【００７７】
以下には、３ビット階調（８階調）を表現する場合のタイミングチャートについて説明する（図６（Ａ）（Ｂ）参照）。この場合、１フレーム期間を３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割する。サブフレーム期間ＳＦ１〜ＳＦ３は、書き込み期間Ｔａ１〜Ｔａ３から選択された１つと、点灯期間Ｔｓ１〜Ｔｓ３から選択された１つとを有する。書き込み期間は、複数のゲート選択期間を有する。複数のゲート選択期間の各々は、複数のサブゲート選択期間を有するが、ここでは、複数のゲート選択期間の各々は、２つのサブゲート選択期間を有し、第１のサブゲート選択期間において消去動作を行い、第２のサブゲート選択期間において書き込み動作を行う場合について示す。
【００７８】
なお、消去動作は、発光素子を非発光にするために行う動作であり、必要なサブフレーム期間においてのみに行う動作である。
【００７９】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【００８０】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例３】
【００８１】
本実施例においては、実施例２において示した表示装置の動作とは異なる動作について説明する。
【００８２】
本実施例における各サブフレーム期間のタイミングについて説明する。図７（Ａ）に、走査線駆動回路によって、上述の実施の形態で説明した１走査線選択期間の内の前半期間ＡＰ１に、ビデオ信号の書き込みが行なわれる書き込み期間のタイミングＧＡＰ１を示す。また、走査線駆動回路によって、上述の実施の形態で説明した１走査線選択期間の内の後半期間ＡＰ２に、ビデオ信号の書き込みが行なわれる書き込み期間のタイミングＧＡＰ２として示す。さらに、１行目の画素に出現するサブフレーム期間のタイミングも、併せて示す。なお図７（Ａ）では、ＱＶＧＡ（画素数３２０×２４０）のパネルにおいて、８ビットのビデオ信号を用いる場合を例に挙げて説明する。
【００８３】
Ｗ１〜Ｗ８は、各ビットのビデオ信号に対応する書き込み期間に相当する。各書き込み期間Ｗ１〜Ｗ８は、それぞれ走査線駆動回路用のクロック信号の半分の周期に、３２０を掛けた長さに相当する。
【００８４】
図７（Ａ）では、走査線駆動回路のタイミングＧＡＰ１により書き込み期間Ｗ６が開始されてから、走査線駆動回路のタイミングＧＡＰ２により書き込み期間Ｗ１が開始されるまでの期間が、サブフレーム期間ＳＦ６に相当する。また、走査線駆動回路のタイミングＧＡＰ２により書き込み期間Ｗ１が開始されてから、走査線駆動回路により書き込み期間Ｗ５が開始されるまでの期間が、サブフレーム期間ＳＦ１に相当する。以下同様に、各サブフレーム期間のタイミングが走査線駆動回路のタイミングＧＡＰ１、ＧＡＰ２により制御される。
【００８５】
図７（Ｂ）に、各サブフレーム期間のトータルの長さを示す。図７（Ｂ）に示すように、ΣＳＦ１：ΣＳＦ２：ΣＳＦ３：ΣＳＦ４：ΣＳＦ５：ΣＳＦ６：ΣＳＦ７：ΣＳＦ８＝２７：２６：２５：２４：２３：２２：２１：２０となっている。このように、ｎ番目に短いサブフレーム期間ＳＦｎのトータルの長さを、最も短いサブフレーム期間の２（ｎ−１）倍とすることで、２８階調の表示を行なうことができる。
【００８６】
図８に、図７（Ａ）に示した駆動方法を用いた場合の、画素部全体におけるサブフレーム期間ＳＦ１〜ＳＦ８のタイミングを示す。図８において、横軸は時間、縦軸は走査線を選択する方向（走査方向）に相当する。各サブフレーム期間ＳＦ１〜ＳＦ８において、最初の行が選択されてから、最後の行の選択が終了するまでの期間が、各ビットの書き込み期間Ｗ１〜Ｗ６に相当する。また各行において全てのサブフレーム期間ＳＦ１〜ＳＦ８が終了するまでの期間が、１フレーム期間Ｆに相当する。
【００８７】
なお図７（Ａ）、図８に示す駆動方法では、全てのサブフレーム期間が連続して出現しており、デューティー比を１００％となっている。しかし本発明はこの駆動方法に限定されず、サブフレーム期間の間に非表示期間を設けるようにしても良い。非表示期間を設けるには、発光素子への電流の供給を強制的に停止するための信号を、画素に書き込むようにすれば良い。
【００８８】
本実施例においては、本発明の走査線駆動回路を用いることで、消去期間に限らず、１つの走査線選択期間において、異なる走査線を選択し、それぞれに異なる映像信号を入力することも可能となる。そのため、消去期間を設けることなくサブフレーム期間に発光素子の発光を行うことができるため、デューティー比を低下させることなく表示を行うことができる。また、電流値を小さくすることができるため、電源線の配線を狭い幅とすることもできる。さらに、低消費電力化を実現することも可能となる。
【００８９】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【００９０】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例４】
【００９１】
本発明の発光装置が有する画素は、実施例１で示した図３に示す構成に限定されない。図９（Ａ）に、本発明の発光装置が有する画素の一形態を示す。図９に示す画素は、発光素子４０１と、スイッチング用トランジスタ４０２と、駆動用トランジスタ４０３と、発光素子４０１への電流の供給の有無を選択する電流制御用トランジスタ４０４とを有している。さらに図９（Ａ）には示されていないが、ビデオ信号の電圧を保持するための容量素子を画素に形成しても良い。
【００９２】
駆動用トランジスタ４０３及び電流制御用トランジスタ４０４は、同じ極性であっても異なる極性であってもどちらでも良い。駆動用トランジスタ４０３は飽和領域で動作させ、電流制御用トランジスタ４０４は線形領域で動作させる。なお駆動用トランジスタ４０３は飽和領域で動作させることが望ましいが、本発明は必ずしもこれに限定されず、駆動用トランジスタ４０３を線形領域で動作させても良い。また、スイッチング用トランジスタ４０２は線形領域で動作させる。スイッチング用トランジスタ４０２は、ｎ型であってもｐ型であってもどちらでも良い。
【００９３】
図９（Ａ）のように、駆動用トランジスタ４０３がｐ型の場合、発光素子４０１の陽極を第１の電極とし、陰極を第２の電極として用いるのが好ましい。なお、本明細書において、発光素子における第１の電極は画素電極に相当し、第２の電極は対向電極に相当する。逆に駆動用トランジスタ４０３がｎ型の場合、発光素子４０１の陰極を第１の電極とし、陽極を第２の電極として用いるのが好ましい。
【００９４】
スイッチング用トランジスタ４０２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ４０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ４０４のゲートに接続されている。駆動用トランジスタ４０３のゲートは電源線Ｖｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ４０３及び電流制御用トランジスタ４０４は、電源線Ｖｉから供給される電流が、駆動用トランジスタ４０３及び電流制御用トランジスタ４０４のドレイン電流として発光素子４０１に供給されるように、電源線Ｖｉ及び発光素子４０１と接続されている。本実施例では、駆動用トランジスタ４０３のソースが電源線Ｖｉに接続され、駆動用トランジスタ４０３と発光素子４０１の第１の電極との間に、電流制御用トランジスタ４０４が設けられている。
【００９５】
容量素子を形成する場合、該容量素子が有する２つの電極は、一方が電源線Ｖｉに接続され、もう一方が電流制御用トランジスタ４０４のゲートに接続されるようにする。容量素子は、電流制御用トランジスタ４０４のゲート電圧を保持するために設けられている。
【００９６】
なお図９（Ａ）に示す画素の構成は、本発明の一形態を示したに過ぎず、本発明の発光装置は図９（Ａ）に限定されない。例えば図９（Ｂ）に示すように、駆動用トランジスタ４０３のドレインを発光素子４０１の第１の電極に接続し、駆動用トランジスタ４０３と電源線Ｖｉの間に電流制御用トランジスタ４０４を形成しても良い。なお図９（Ｂ）では、図９（Ａ）において既に示したものに同じ符号を付す。
【００９７】
本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【００９８】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例５】
【００９９】
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図１０を用いて説明する。図１０は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１０（Ｂ）は、図１０（Ａ）のＡ−Ａ’における断面図に相当する。
【０１００】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むようにして、シール材４０２０が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上に、第２の基板４００６が設けられている。よって、画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とは、第１の基板４００１とシール材４０２０と第２の基板４００６とによって、充填材４００７と共に密封されている。
【０１０１】
また第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とは、トランジスタを複数有している。図１０（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。
【０１０２】
また４０１１は発光素子に相当し、駆動用トランジスタ４００９のドレインと接続されている配線４０１７の一部が、発光素子４０１１の第１の電極として機能する。また透明導電膜が、発光素子４０１１の第２の電極４０１２として機能する。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
【０１０３】
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、図１０（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１０４】
本実施例では、接続端子４０１６が、発光素子４０１１が有する第２の電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲートと、同じ導電膜から形成されている。
【０１０５】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１０６】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１０７】
但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１０８】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１０９】
なお、上記駆動回路以外に、ＣＰＵやコントローラなどの回路を第１の基板４００１に一体形成してもよい。そうすると、接続する外部回路（ＩＣ）の個数が減少し、軽量、薄型がさらに図れるため、携帯端末などには特に有効である。
【０１１０】
なお、本明細書中では図１０（Ａ）に示すように、ＦＰＣまで取り付けられ、発光素子にＥＬ素子を用いたパネルのことを本明細書ではＥＬモジュールという。
【０１１１】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【０１１２】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例６】
【０１１３】
本実施例では、駆動用トランジスタがｐ型の場合における、画素の断面構造について、図１１を用いて説明する。なお図１１では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であっても良い。
【０１１４】
図１１（Ａ）に、駆動用トランジスタ６００１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。
【０１１５】
駆動用トランジスタ６００１は層間絶縁膜６００７で覆われており、層間絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４上に、電界発光層６００５、第２の電極６００６が順に積層されている。
【０１１６】
層間絶縁膜６００７は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）を用いて形成することができる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していても良い。層間絶縁膜６００７に、低誘電率材料（ｌｏｗ−ｋ材料）と呼ばれる材料を用いていても良い。
【０１１７】
隔壁６００８は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁６００８に用い、第１の電極６００４上に開口部を形成し、その開口部の側壁が連続した曲率を持つ傾斜面となるように形成することで、第１の電極６００４と第２の電極６００６とが接続してしまうのを防ぐことができる。
【０１１８】
第１の電極６００４は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第１の電極６００４に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを第１の電極６００４に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６００４に用いることもできる。ただし、透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第１の電極６００４を形成する。
【０１１９】
また、第２の電極６００６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また、電界発光層６００５に電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【０１２０】
電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、発光層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、発光層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【０１２１】
図１１（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
【０１２２】
次に図１１（Ｂ）に、駆動用トランジスタ６０１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。
【０１２３】
第１の電極６０１４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６０１４に用いることができる。
【０１２４】
また、第２の電極６０１６は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また、電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第２の電極６０１６を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０１５に電子注入層を設けるのが望ましい。
【０１２５】
電界発光層６０１５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。
【０１２６】
図１１（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
【０１２７】
次に図１１（Ｃ）に、駆動用トランジスタ６０２１がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。
【０１２８】
第１の電極６０２４は、図１１（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図１１（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。
【０１２９】
図１１（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
【０１３０】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【０１３１】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例７】
【０１３２】
本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について、図１２を用いて説明する。なお図１２では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
【０１３３】
図１２（Ａ）に、駆動用トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。第１の電極６０３４上に電界発光層６０３５、第２の電極６０３６が順に積層されている。
【０１３４】
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
【０１３５】
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。
【０１３６】
電界発光層６０３５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。ただし、電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。
【０１３７】
図１２（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
【０１３８】
次に図１２（Ｂ）に、駆動用トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。第１の電極６０４４上に電界発光層６０４５、第２の電極６０４６が順に積層されている。
【０１３９】
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【０１４０】
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。
【０１４１】
電界発光層６０４５は、図１２（Ａ）の電界発光層６０３５と同様に形成することができる。
【０１４２】
図１２（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
【０１４３】
次に図１２（Ｃ）に、駆動用トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。第１の電極６０５４上に電界発光層６０５５、第２の電極６０５６が順に積層されている。
【０１４４】
第１の電極６０５４は、図１２（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図１２（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図１２（Ａ）の電界発光層６０３５と同様に形成することができる。
【０１４５】
図１２（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
【０１４６】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【０１４７】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例８】
【０１４８】
本発明の発光装置は、スクリーン印刷法、オフセット印刷法に代表される印刷法、または液滴吐出法を用いて形成できる。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。上記印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、信号線、走査線、電源線に代表される各種配線、ＴＦＴのゲート、発光素子の電極などを形成することが可能になる。ただし、パターンを形成する全ての工程に、印刷法または液滴吐出法を用いる必要はない。よって、例えば配線及びゲートの形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、本実施例に係る発光装置は、少なくとも一部の工程において印刷法または液滴吐出法を用いて形成されていれば良く、リソグラフィ法も併用していても良い。またパターニングの際に用いるマスクは、印刷法または液滴吐出法で形成しても良い。
【０１４９】
図１３に、液滴吐出法を用いて形成された、本発明の発光装置の断面図を、一例として示す。図１３において、１３０１はスイッチング用トランジスタ、１３０２は駆動用トランジスタ、１３０４は発光素子に相当する。駆動用トランジスタ１３０２はｎ型であることが望ましく、この場合、第１の電極１３５０は陰極を用い、第２の電極１３５２は陽極を用いるのが望ましい。
【０１５０】
スイッチング用トランジスタ１３０１は、ゲート１３１０と、チャネル形成領域を含む第１の半導体膜１３１１と、ゲート１３１０と第１の半導体膜１３１１の間に形成されたゲート絶縁膜１３１７と、ソースまたはドレインとして機能する第２の半導体膜１３１２、１３１３と、第２の半導体膜１３１２に接続された配線１３１４と、第２の半導体膜１３１３に接続された配線１３１５とを有している。
【０１５１】
駆動用トランジスタ１３０２は、ゲート１３２０と、チャネル形成領域を含む第１の半導体膜１３２１と、ゲート１３２０と第１の半導体膜１３２１の間に形成されたゲート絶縁膜１３１７と、ソースまたはドレインとして機能する第２の半導体膜１３２２、１３２３と、第２の半導体膜１３２２に接続された配線１３２４と、第２の半導体膜１３２３に接続された配線１３２５とを有している。
【０１５２】
配線１３１４は信号線に相当し、配線１３１５は駆動用トランジスタ１３０２のゲート１３２０に電気的に接続されている。また配線１３２５は電源線に相当する。
【０１５３】
配線１３２４は、発光素子１３０４が有する第１の電極１３５０に接続されている。また第１の電極１３５０上には電界発光層１３５１、第２の電極１３５２が順に積層されている。第１の電極１３５０と、電界発光層１３５１と第２の電極１３５２とが重なることころで、発光素子１３０４が形成される。
【０１５４】
液滴吐出法、印刷法を用いてパターンを形成することで、リソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を簡略化することができる。また、液滴吐出法、印刷法の場合、リソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、発光装置の作製に費やされるコストを抑えることができる。
【０１５５】
さらに、リソグラフィ法とは異なり、配線を形成するためにエッチングを行なう必要がない。よって、配線を形成する工程に費やされる時間をリソグラフィ法の場合に比べて著しく短くすることが可能である。特に配線の厚さを０．５μｍ以上、より望ましくは２μｍ以上で形成する場合、配線抵抗を抑えることができるので、配線の作製工程に費やされる時間を抑えつつ、発光装置の大型化に伴う配線抵抗の上昇を抑えることができる。
【０１５６】
なお第１の半導体膜１３１１、１３２１は非晶質半導体であっても、セミアモルファス半導体（ＳＡＳ）であってもどちらでも良い。
【０１５７】
非晶質半導体は、例えば珪素を有する化合物をグロー放電分解することにより得ることができる。代表的な珪素を有する化合物としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を有する化合物を、水素、水素とヘリウムで希釈して用いても良い。
【０１５８】
またＳＡＳも例えば珪素を有する化合物をグロー放電分解することにより得ることができる。代表的な珪素を有する化合物としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を有する化合物を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素を有する化合物を希釈することが好ましい。またさらに、珪素を有する化合物中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。ＳＡＳを第１の半導体膜として用いたＴＦＴは、１〜１０ｃｍ２／Ｖｓｅｃや、それ以上の移動度を得ることができる。
【０１５９】
また第１の半導体膜１３１１、１３２１は、非晶質半導体またはセミアモルファス半導体（ＳＡＳ）をレーザ結晶化した半導体を用いていても良い。
【０１６０】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【０１６１】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例９】
【０１６２】
本実施例では、電流供給線の電位補正することで、環境温度の変化と経時変化に起因した発光素子の電流値の変動による輝度への影響を抑制する場合について説明する。
【０１６３】
発光素子は、周囲の温度により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よりも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのため、温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合であっても、電流値が低下して所望の輝度よりも低い輝度となる。また、発光素子は、経時的にその電流値が減少する性質を有する。具体的には、発光時間及び非発光時間が累積すると発光素子の劣化に伴い抵抗値が上昇する。そのため、発光時間及び非発光時間が累積すると同じ電圧を印加した場合であっても、電流値が低下して所望の輝度より低い輝度となる。
【０１６４】
上述した発光素子が有する性質により、環境温度の変化や経時変化が生じると、輝度にバラツキが生じてしまう。本実施例は、本発明の電流供給線の電位を補正することで、環境温度の変化と経時変化に起因した発光素子の電流値の変動による輝度への影響を抑制することができる。
【０１６５】
図１４に、回路の構成を示す。図１４において、電流供給線１４０１と対向電極１４０２との間には、駆動トランジスタ１４０３と発光素子１４０４とが接続されている。そして、電流供給線１４０１から対向電極１４０２の方に電流が流れる。発光素子１４０４は、そこを流れる電流の大きさに応じて発光する。
【０１６６】
このような画素構成の場合、発光素子１４０４に電流が流れ続けていると、経時的に特性が劣化してくる。また、発光素子１４０４は、その温度によって、特性が変わってくる。
【０１６７】
具体的には、発光素子１４０４に電流が流れ続けていると、電圧電流特性がシフトしてくる。つまり、発光素子１４０４の抵抗値が高くなって、同じ電圧を加えていても、流れる電流値が小さくなってしまう。また、同じ大きさの電流が流れていても、発光効率が低下し、輝度が低くなってしまう。温度特性としては、温度が下がると、発光素子１４０４の電圧電流特性がシフトし、発光素子１４０４の抵抗値が高くなってしまう。
【０１６８】
そこで、モニタ用回路を用いて、上述のような劣化や変動の影響を補正する。本実施例では、電流供給線１４０１の電位を調整することにより、発光素子１４０４の劣化や温度による変動を補正する。
【０１６９】
そこで、モニタ用回路の構成について述べる。第１のモニタ電源線１４０６と第２のモニタ電源線１４０７の間には、モニタ用電流源１４０８、モニタ用発光素子１４０９が接続されている。そして、モニタ用発光素子１４０９とモニタ用電流源１４０８との接点には、モニタ用発光素子の電位を出力するためのサンプリング回路１４１０の入力端子が接続されている。サンプリング回路１４１０の出力端子には、電流供給線１４０１が接続されている。したがって、電流供給線１４０１の電位は、サンプリング回路１４１０の出力によって制御される。
【０１７０】
次に、モニタ用回路の動作について述べる。まず、モニタ用電流源１４０８は、最も明るい階調数で発光素子１４０４を発光させる場合に、発光素子１４０４に流したい大きさの電流を流す。この時の電流値をＩｍａｘとする。
【０１７１】
すると、モニタ用発光素子１４０９の両端の電圧には、Ｉｍａｘの大きさの電流を流すのに必要な大きさの電圧が加わる。もし、モニタ用発光素子１４０９の電圧電流特性が劣化や温度などによって変わったとしても、それに応じて、モニタ用発光素子１４０９の両端の電圧も変化し、最適な大きさになる。よって、モニタ用発光素子１４０９の変動（劣化や温度変化など）の影響を補正することが出来る。
【０１７２】
サンプリング回路１４１０の入力端子には、モニタ用発光素子１４０９にかかる電圧が入力されている。したがって、サンプリング回路１４１０の出力端子、つまり、電流供給線１４０１の電位は、モニタ用回路によって補正されることになり、発光素子１４０４は劣化や温度による変動が補正される。
【０１７３】
なお、サンプリング回路は、入力電圧に応じた電圧を出力する回路であればなんでもよい。例えば、電圧フォロア回路等の電流増幅回路が挙げられるが、これに限定されない。オペアンプ、バイポーラトランジスタ、ＭＯＳトランジスタのいずれかもしくは複数を組み合わせて、回路を構成すればよい。
【０１７４】
なお、モニタ用発光素子１４０９は、画素の発光素子１４０４と同時に、同じ製造方法で、同じ基板上に作成されることが望ましい。なぜなら、モニタ用の発光素子と、画素に配置されている発光素子とで、特性が異なれば、補正がずれてしまうからである。
【０１７５】
なお、画素に配置されている発光素子１４０４は、頻繁に電流を流さないような期間が生じるため、モニタ用発光素子１４０９に、ずっと電流を流し続けていると、モニタ用発光素子１４０９の方が、劣化が大きく進む。そのため、サンプリング回路１４１０から出力される電位は、補正が過度にかかったような電位となる。そこで、モニタ用発光素子を実際の画素での劣化度合いに合わせるようにしてもよい。例えば、平均的に、画面全体の点灯率が３０％であれば、３０％の輝度に相当するような期間だけ、モニタ用発光素子１４０９に電流を流すようにしてもよい。そのとき、モニタ用発光素子１４０９に電流が流れない期間が生じてしまうが、サンプリング回路１４１０の出力端子からは、変わりなく電圧が供給されているようにすれば良い。それを実現するためには、サンプリング回路１４１０の入力端子に容量素子をもうけて、そこに、モニタ用発光素子１４０９に電流を流していた時の電位を保持するようにすればよい。
【０１７６】
なお、最も明るい階調数のものに合わせてモニタ用回路を動作させると、補正が過度にかかったような電位を出力することになるが、それによって、画素での焼き付き（画素ごとの劣化度合いの変動による輝度むら）が目立たなくなるため、最も明るい階調数のものに合わせてモニタ用回路を動作させることが望ましい。
【０１７７】
本実施例においては、駆動トランジスタ１４０３は線形領域で動作させることがさらに好適である。線形領域で動作させることで駆動トランジスタ１４０３は、概ねスイッチとして動作する。そのため、駆動トランジスタ１４０３の劣化や温度などによる特性の変動の影響を出にくくすることができる。線形領域のみで動作させる場合は、発光素子１４０４に電流が流れるかどうかをデジタル的に制御することが多い。その場合、多階調化をはかるため、時間階調方式や面積階調方式などを組み合わせることが好適である。
【０１７８】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【０１７９】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【実施例１０】
【０１８０】
本発明の表示装置は、消費電力を抑えつつ、狭額縁化を高めることができるので、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、手で支えて用いる携帯用機器等の電子機器が有する表示部として用いるのに最適である。
【０１８１】
その他、本発明の表示装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１５に示す。
【０１８２】
図１５（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を含む。本発明の半導体表示装置を用いて表示部２１０２を作製することで、本発明の電子機器の一つである携帯電話を完成させることができる。
【０１８３】
図１５（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の半導体表示装置を用いて表示部２６０２を作製することで、本発明の電子機器の一つであるビデオカメラを完成させることができる。
【０１８４】
図１５（Ｃ）は表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を含む。本発明の半導体表示装置を用いて表示部２４０２を作製することで、本発明の電子機器の一つである表示装置を完成させることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１８５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１８６】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせることが可能である。表示装置の駆動方法の一つである時分割階調法（時間階調方式ともいう）では、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くする。上記実施形態の構成を具備する走査線駆動回路を用いることで、発光素子への電流の供給を強制的に停止するための信号を入力する期間である消去期間における全走査線の充放電を繰り返す必要はなくなり、消費電力を大幅に低減することができる。また、上記実施の形態の構成を具備する走査線駆動回路を用いることで、切替回路等を設ける必要なくなる。さらに、上記実施の形態の構成を具備する走査線駆動回路を用いることで、走査線駆動回路を片側に配置するだけで動作させることができ、回路規模を大幅に減少させることができる。
【０１８７】
加えて、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【図面の簡単な説明】
【０１８８】
【図１】本発明の走査線駆動回路を示した図。
【図２】本発明の走査線駆動回路のタイミングチャート図。
【図３】本発明の実施例１について示した図。
【図４】本発明の実施例１について示した図。
【図５】本発明の実施例１について示した図。
【図６】本発明の実施例２について示した図。
【図７】本発明の実施例３について示した図。
【図８】本発明の実施例３について示した図。
【図９】本発明の実施例４について示した図。
【図１０】本発明の実施例５について示した図。
【図１１】本発明の実施例６について示した図。
【図１２】本発明の実施例７について示した図。
【図１３】本発明の実施例８について示した図。
【図１４】本発明の実施例９について示した図。
【図１５】本発明の実施例１０について示した図。
【図１６】従来の画素構成を示した図。
【図１７】従来の走査線駆動回路を含む表示装置を示した図。
【図１８】本発明の走査線駆動回路を示した図。
【符号の説明】
【０１８９】
１０    画素
１１    画素部
１２    信号線駆動回路
１３    走査線駆動回路
１０１    シフトレジスタ
１０２    フリップフロップ
１０３    レベルシフタ
１０４    バッファ回路
２１０    信号線
２１１    走査線
２１２    電流供給線
２１３    書込トランジスタ
２１４    駆動トランジスタ
２１５    容量
２１６    発光素子
２１７    陰極
３０１    書込用走査線駆動回路
３０２    消去用走査線駆動回路
３０３    切替回路
３０４    信号線
３０５    書込トランジスタ
３０６    駆動トランジスタ
３０７    発光素子
３１０    画素
３１１    表示エリア
３１２    信号線駆動回路
３１３    走査線
４０１    発光素子
４０２    スイッチング用トランジスタ
４０３    駆動用トランジスタ
４０４    電流制御用トランジスタ
５０１    基板
１０１０    画素
１０１１    スイッチング用トランジスタ
１０１２    駆動用トランジスタ
１０１３    発光素子
１０１６    容量素子
１０１７    電源
１０１８    電源
１０１９    導電層
１０２０    基板
１０２１    半導体層
１０２２    導電層
１０２３    導電層
１０２４    導電層
１０２５    導電層
１０２６    導電層
１０２７    導電層
１０２８    絶縁層
１０２９    絶縁層
１０３０    絶縁層
１０３１    絶縁層
１０３２    隔壁層
１０３３    電界発光層
１０３４    導電層
１０３５    幅
１０３７    幅
１０３８    幅
１３０１    スイッチング用トランジスタ
１３０２    駆動用トランジスタ
１３０４    発光素子
１３１０    ゲート
１３１１    半導体膜
１３１２    半導体膜
１３１３    半導体膜
１３１４    配線
１３１４      配線
１３１５    配線
１３１７    ゲート絶縁膜
１３２０    ゲート
１３２１    半導体膜
１３２２    半導体膜
１３２３    半導体膜
１３２４    配線
１３２５    配線
１３５０    電極
１３５１    電界発光層
１３５２    電極
１４０１    電流供給線
１４０２    対向電極
１４０３    駆動トランジスタ
１４０４    発光素子
１４０６    モニタ電源線
１４０７    モニタ電源線
１４０８    モニタ用電流源
１４０９    モニタ用発光素子
１４１０    サンプリング回路
２１０１    本体
２１０２    表示部
２１０３    音声入力部
２１０４    音声出力部
２１０５    操作キー
２４０１    筐体
２４０２    表示部
２４０３    スピーカー部
２６０１    本体
２６０２    表示部
２６０３    筐体
２６０４    外部接続ポート
２６０５    リモコン受信部
２６０６    受像部
２６０７    バッテリー
２６０８    音声入力部
２６０９    操作キー
２６１０    接眼部
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    走査線駆動回路
４００６    基板
４００７    充填材
４００８    トランジスタ
４００９    駆動用トランジスタ
４０１０    スイッチング用トランジスタ
４０１１    発光素子
４０１２    電極
４０１４    配線
４０１５    配線
４０１６    接続端子
４０１６      接続端子
４０１７    配線
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    シール材
５０１１    モニタ用発光素子
５０１３    モニタ用電流源
６００１    駆動用トランジスタ
６００３    発光素子
６００４    電極
６００５    電界発光層
６００６    電極
６００７    層間絶縁膜
６００８    隔壁
６０１１    駆動用トランジスタ
６０１３    発光素子
６０１４    電極
６０１５    電界発光層
６０１５      電界発光層
６０１６    電極
６０２１    駆動用トランジスタ
６０２３    発光素子
６０２４    電極
６０２５    電界発光層
６０２６    電極
６０３１    駆動用トランジスタ
６０３３    発光素子
６０３４    電極
６０３５    電界発光層
６０３６    電極
６０４１    駆動用トランジスタ
６０４３    発光素子
６０４４    電極
６０４５    電界発光層
６０４５      電界発光層
６０４６    電極
６０５１    駆動用トランジスタ
６０５３    発光素子
６０５４    電極
６０５５    電界発光層
６０５６    電極
【図１】
2007213038.tif 000003
【図２】
2007213038.tif 000004
【図３】
2007213038.tif 000005
【図４】
2007213038.tif 000006
【図５】
2007213038.tif 000007
【図６】
2007213038.tif 000008
【図７】
2007213038.tif 000009
【図８】
2007213038.tif 000010
【図９】
2007213038.tif 000011
【図１０】
2007213038.tif 000012
【図１１】
2007213038.tif 000013
【図１２】
2007213038.tif 000014
【図１３】
2007213038.tif 000015
【図１４】
2007213038.tif 000016
【図１５】
2007213038.tif 000017
【図１６】
2007213038.tif 000018
【図１７】
2007213038.tif 000019
【図１８】
2007213038.tif 000020