(57)【要約】【課題】オフセット補償の動作中に信号出力を行うことができ、またオペアンプに外部接続された容量素子や抵抗素子によるオフセットを補償するオフセットキャンセル装置を提供。【解決手段】駆動回路10は、複数の出力端子(#1〜#n) 12に対しそれぞれ駆動信号を一方の出力14から出力する複数の出力回路(#1〜#n+1) 16を備え、他方の出力18から駆動信号を出力する。出力14と出力18とは複数の出力選択回路(#1〜#n)20に接続され、互いに隣接する２つの出力回路14から出力される信号のいずれかが選択されて、選択した信号が出力端子12に出力される。出力回路(#1〜#n+1) 16の他方の出力18は判定回路30に接続され、判定回路30は、信号18と基準電圧とを比較し、比較結果に応じた判定信号を所定のタイミングにて出力40に出力し、出力回路16はこの出力40に応じてオフセットキャンセル動作を行う。【選択図】図１
2007116493.tif 000002
【特許請求の範囲】
【請求項１】
出力信号のオフセットをキャンセルして出力する複数の出力回路手段と、
該複数の出力回路のうち二つの出力回路の出力のいずれかを選択する選択手段と、
該選択手段にて選択された出力を出力する出力端子と、
前記出力回路手段からの出力に応じて、オフセット状態を判定する判定手段とを含み、
前記出力回路手段は、前記選択手段よりも少なくとも一つ多く備えられて、前記判定手段の判定に応じてオフセットを前記複数の出力回路手段のうちいずれかの出力回路手段にてキャンセルするとともに、他の出力回路手段は前記出力信号を前記選択手段を介して前記出力端子に出力することを特徴とするオフセットキャンセル装置。
【請求項２】
請求項１に記載のオフセットキャンセル装置において、前記出力回路手段は、
前記判定手段の判定の結果を記憶する第１の保持手段と、
入力信号を一方の入力に入力して増幅するオペアンプ手段と、
該オペアンプ手段の出力と、該オペアンプ手段の他方の入力に接続され、該出力と入力とを前記第１の保持手段にて保持された値に応じて可変の容量にて接続してゲイン調整する調整回路と、
前記オペアンプ手段の出力に接続され、オフセットキャンセル動作時にオンする第１のスイッチ手段とを含み、
該第１のスイッチ手段の出力が前記判定手段に接続されることを特徴とするオフセットキャンセル装置。
【請求項３】
請求項１に記載のオフセットキャンセル装置において、前記出力回路手段は、
前記判定手段の判定の結果を記憶する第１の保持手段と、
入力信号を一方の入力に入力し差動増幅する差動増幅手段と、
前記オペアンプ手段の出力に接続され、オフセットキャンセル動作時にオンする第２のスイッチ手段とを含み、
前記差動増幅手段は、抵抗値可変にそれぞれ第１および第２の差動トランジスタのドレインに接続された複数の抵抗値設定手段を含み、
オフセットキャンセル動作時に抵抗値を順次可変させ、該差動増幅手段の出力を前記第２のスイッチ手段を介して前記判定手段にて判定することを特徴とするオフセットキャンセル装置。
【請求項４】
請求項１に記載のオフセットキャンセル装置において、前記判定手段は、前記出力回路手段の出力と所定の基準電圧とを比較し、該比較の結果に応じた出力を該出力回路手段に出力することを特徴とするオフセットキャンセル装置。
【請求項５】
出力信号のオフセットをキャンセルして出力する複数の出力回路手段と、
該複数の出力回路のうち二つの出力回路の出力のいずれかを選択する選択手段と、
該選択手段にて選択された出力を出力する出力端子と、
前記出力回路手段からの出力に応じて、オフセット状態を判定する判定手段とを含むオフセットキャンセル装置にて、前記出力信号のオフセットをキャンセルするオフセットキャンセル方法において、前記出力回路手段を前記選択手段よりも一つ多く用意し、
前記判定手段の判定に応じてオフセットを前記複数の出力回路手段のうちいずれかの出力回路手段にてキャンセルするとともに、前記出力信号を他の出力回路手段から前記選択手段を介して前記出力端子に出力することを特徴とするオフセットキャンセル方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号出力のオフセットをキャンセルするオフセットキャンセル装置に係り、たとえば複数の出力オペアンプを有する液晶駆動ドライバ等の出力回路に適用可能なオフセットキャンセル装置に関するものである。
【背景技術】
【０００２】
たとえば、液晶表示装置(LCD)を駆動する液晶駆動用集積回路には出力オペアンプが複数備えられて、各出力オペアンプのオフセットは、たとえば特許文献１に開示されているように、オフセット電圧のみを相殺することが一般的であった。
【０００３】
【特許文献１】特開２００３−１６８９３６号公報
【特許文献２】特開２００１−２９２０４１号公報
【特許文献３】特開２００４−３５０２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、増幅率を設定するための容量素子や抵抗素子がオペアンプの外部に接続された場合に、その容量および抵抗に起因するオフセットには、増幅率の補正を行う必要があり、従来のオフセットキャンセル回路は適用できないという問題があった。
【０００５】
また、従来のオフセットを補償する方法では、オフセット補償の動作中に信号出力を行うことができないという問題があった。
【０００６】
本発明はこのような従来技術の欠点を解消し、オフセット補償の動作中に信号出力を行うことができ、またオペアンプに外部接続された容量素子や抵抗素子によるオフセットを補償することのできるオフセットキャンセル装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は上述の課題を解決するために、出力信号のオフセットをキャンセルして出力する複数の出力回路手段と、複数の出力回路のうち二つの出力回路の出力のいずれかを選択する選択手段と、選択手段にて選択された出力を出力する出力端子と、出力回路手段からの出力に応じて、オフセット状態を判定する判定手段とを含み、出力回路手段は、選択手段よりも少なくとも一つ多く備えられて、判定手段の判定に応じてオフセットを複数の出力回路手段のうちいずれかの出力回路手段にてキャンセルするとともに、他の出力回路手段は出力信号を選択手段を介して出力端子に出力することを特徴とする。
【０００８】
この場合、出力回路手段は、判定手段の判定の結果を記憶する第１の保持手段と、入力信号を一方の入力に入力して増幅するオペアンプ手段と、オペアンプ手段の出力と、オペアンプ手段の他方の入力に接続され、出力と入力とを前記第１の保持手段にて保持された値に応じて可変の容量にて接続してゲイン調整する調整回路と、オペアンプ手段の出力に接続され、オフセットキャンセル動作時にオンする第１のスイッチ手段とを含み、第１のスイッチ手段の出力が判定手段に接続されるとよい。また、出力回路手段は、判定手段の判定の結果を記憶する第１の保持手段と、入力信号を一方の入力に入力し差動増幅する差動増幅手段と、オペアンプ手段の出力に接続され、オフセットキャンセル動作時にオンする第２のスイッチ手段とを含み、差動増幅手段は、抵抗値可変にそれぞれ第１および第２の差動トランジスタのドレインに接続された複数の抵抗値設定手段を含み、オフセットキャンセル動作時に抵抗値を順次可変させ、差動増幅手段の出力を第２のスイッチ手段を介して判定手段にて判定するとよい。さらに判定手段は、出力回路手段の出力と所定の基準電圧とを比較し、比較の結果に応じた出力を出力回路手段に出力するとよい。
【０００９】
また、本発明は上述の課題を解決するために、出力信号のオフセットをキャンセルして出力する複数の出力回路手段と、複数の出力回路のうち二つの出力回路の出力のいずれかを選択する選択手段と、選択手段にて選択された出力を出力する出力端子と、出力回路手段からの出力に応じて、オフセット状態を判定する判定手段とを含むオフセットキャンセル装置にて、出力信号のオフセットをキャンセルするオフセットキャンセル方法において、出力回路手段を選択手段よりも一つ多く用意し、判定手段の判定に応じてオフセットを複数の出力回路手段のうちいずれかの出力回路手段にてキャンセルするとともに、出力信号を他の出力回路手段から選択手段を介して出力端子に出力することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、出力回路手段の出力動作を行いながら、オフセットキャンセルを順次行うことができ、全出力端子にて均一な出力電圧を得ることができる。また、オフセットの精度をより高めるために、ゲイン調整用の容量の刻みをより細やかにすることにより実現することができる。
【００１１】
さらにLCDソースドライバで使用されるボルテージフォロアタイプのオフセットに対しても、容量素子を使用することなくオフセットをキャンセルすることができる。また、コンパレータの精度を増し、抵抗値可変の刻みをより細かい幅に設定することにより精度の高いオフセットキャンセルを行うことができる。
【００１２】
また、これたオフセットキャンセル動作は、その動作中に信号出力を行うことができる。
【発明を実施するための最良の形態】
【００１３】
次に添付図面を参照して本発明によるオフセットキャンセル装置の実施例を詳細に説明する。図１を参照すると、本発明によるオフセットキャンセル装置が適用された駆動回路の実施例が示されている。なお、以下の説明において本発明に直接関係のない部分は、図示およびその説明を省略し、また、信号の参照符号はその現われる接続線の参照番号で表わす。
【００１４】
本実施例における駆動回路10は、たとえば液晶表示装置(LCD)を駆動する液晶ドライバ回路であり、複数の出力端子(#1〜#n) 12に対しそれぞれ駆動信号を一方の出力14から出力する複数の出力回路(#1〜#n+1) 16を備えている（ただしnは自然数）。出力回路(#1〜#n+1) 16はさらに他方の出力18から駆動信号を出力する。出力回路(#1〜#n+1) 16の出力14と出力18とは図示するように複数の出力選択回路(#1〜#n) 20に接続されている。出力選択回路(#1〜#n) 20は、互いに隣接する２つの出力回路14から出力される信号のいずれかを選択して、選択した信号を出力端子12に出力する選択回路である。つまりn番目であればn番目またはn+1番目のいずれかの出力回路14を選択する。なお複数の出力回路16は、出力選択回路20よりも２つ以上多く備えることができ、この場合、出力選択回路20は、対応する出力回路16を変更して選択するとよい。出力端子12にはたとえば液晶表示パネル等が接続される。なお、同図では図の煩雑化を避けるために出力回路(#1〜#n+1) 16へ入力される入力信号の入力端子についてその図示を省略している。
【００１５】
また、複数の出力回路(#1〜#n+1) 16の他方の各出力18はともに判定回路30に接続されている。判定回路30は、各出力回路16から出力される信号18を入力し、これと基準電圧とを比較する比較判定回路である。判定回路30は、入力32に印可される基準電圧と入力18に入力される信号とを比較するコンパレータ34と、コンパレータの出力36に接続され、その出力電圧に応じた判定信号を所定のタイミングにて出力40に出力する判定出力回路42とを備えている。判定出力回路42の出力40は、判定回路30の出力を形成し、複数の出力回路16にそれぞれ接続されて、判定結果を帰還する帰還回路を形成している。
【００１６】
ここで複数の出力回路(#1〜#n+1) 16の内部構成を詳細に説明すると、図２には、１つの出力回路(#n) 16の構成例が示されている。他の出力回路(#1〜#n-1) 16も出力回路(#n)16と同様の構成でよい。図示するように出力回路16は、ディジタル信号を入力する入力端子200にディジタル・アナログ変換回路202が接続されている。この変換回路202は、本実施例では容量型ディジタル・アナログ変換回路が適用されて、各ビット毎に入力スイッチ204と容量素子206の一方の端子とが直列に接続されて、容量素子206の他方の端子が変換回路202の出力208として、オペアンプ210の一方の入力に接続されている。オペアンプ210の他方の入力212には基準電圧が印可され、オペアンプ210は入力208および入力208の電位差に応じた出力14を出力する。この出力14はさらにスイッチ214を介して出力18に接続されている。
【００１７】
オペアンプ210の出力14はさらに、容量素子220を介してオペアンプ210の入力208に帰還接続されている。さらに容量素子220に並列接続して容量回路222が接続されている。容量回路222は、オペアンプ210のゲインを調整する回路であり、スイッチ224と容量素子226とが直列にそれぞれ複数組が接続されている。スイッチ224は、容量回路222の静電容量を調整するためのゲイン調整容量用ラッチ230から出力される切換信号232に応じてオンまたはオフする。ゲイン調整容量用ラッチ230は、判定回路30（図１）の出力40を入力してこれを保持するとともに、その保持値によりスイッチ224をオンまたはオフさせる。このように容量回路222は、容量素子220の容量を判定回路30の出力に応じてオフセットを補償するように微調整する。
【００１８】
以上の構成で、駆動回路10の動作を説明すると、最初の状態では、出力回路(#1) 16のスイッチ214をオンにして、それ以外の出力回路(#2〜#n+1)内のスイッチ214をすべてオフにする。また、出力選択回路20は、出力回路(#2) 16を出力端子(#1) 12に接続し、出力回路(#3) 16を出力端子(#2) 12に接続し、以下同様の順に接続して、出力回路(#n+1)を出力端子(#n)に接続する切り替えを行う。
【００１９】
この接続状態にて出力回路(#1) 16のオフセットキャンセル動作が行われる。まず、容量回路222（図２）内のスイッチ224がすべてオフ状態に切り替えられて、その状態でのオペアンプ210の出力をスイッチ214を通して判定回路30に入力する。コンパレータ34は、入力18に現れる電圧と基準電圧32とを比較し、その比較に応じた出力36を判定出力回路42に出力する。判定出力回路42は、その判定結果を所定のタイミングにて出力40に出力する。
【００２０】
判定回路30の出力は各出力回路16に与えられ、出力回路(#1) 16は、ゲイン調整容量用ラッチ230に判定回路30の出力40を保持する。判定回路30の出力40を記憶するとゲイン調整容量用ラッチ230は、容量回路222のスイッチ224のいずれか一つをオンさせて、その状態における判定回路30の出力40を次に記憶保持する。これらの動作を順次繰り返して、判定回路30にて、入力18に現れる電圧が基準電圧32より低くなったときに、出力回路(#1) 16のオフセットキャンセルが終了する。
【００２１】
出力回路(#1) 16のオフセットキャンセルが終了すると、出力回路(#1) 16のスイッチ214がオフし、次に出力回路(#2) 16のスイッチ214がオンする。それととともに、出力選択回路(#1)20は、出力回路(#2) 16と出力端子(#1) 12とを切り離し、出力回路(#1) 16を出力端子(#1) 12に接続する。この接続状態により出力回路(#2) 16のオフセットキャンセル動作が上述のようにして行われる。
【００２２】
こうして出力回路(#1〜#n+1) 16の各回路にてオフセットの補償が進み、出力回路(#n+1) 16のキャンセル動作が終了すると、以降、各出力回路(#1〜#n+1) 16のキャンセル動作が繰り返される。なお、これらキャンセル動作が行われていないタイミングにおける各出力回路16は、入力200に現れる入力信号をアナログ変換した後、そのアナログ出力208に対する増幅が容量素子220および容量回路222に蓄積された容量に応じて並行して行われる。
【００２３】
以上説明したように、図１および第２に示した第１の実施例では、出力回路16の出力動作を行いながら、オフセットキャンセルを順次行うことができ、全出力端子12にて均一な出力電圧を得ることができる。また、オフセットの精度をより高めるためには、ゲイン調整用の容量素子226の容量の刻みをより細やかにすることにより実現することができる。
【００２４】
次に駆動回路10の他の実施例を説明する。本実施例における駆動回路10は図１に示した出力回路16に代えて、図３に示す出力回路300を複数備えた点で図１に示した第１の実施例とは異なり、そのほかの部分については第１の実施例と同様の構成でよいのでその説明を省略する。本実施例における出力回路300は、複数の出力回路(#1〜#n+1) 300のうち一つの出力回路(n) 300が示されている。出力回路300は、差動トランジスタ302,304を含むオペアンプが形成され、一方の差動トランジスタ302と接続点306との間には抵抗RA1が接続され、他方の差動トランジスタ304と接続点306との間には抵抗RB1が接続されている。
【００２５】
さらに差動トランジスタ302と接続点306との間には複数組の抵抗RA2,RA3,RA4,...とスイッチ310とがそれぞれ接続されている。同様に、差動トランジスタ304と接続点306との間には複数組の抵抗RB2,RB3,RB4,...とスイッチ310とがそれぞれ接続されている。また、差動トランジスタ302,304の各ドレインは、それぞれトランジスタ330,332を介して接続線334に接続される。接続線334にはソース電圧が供給される。差動トランジスタ302とトランジスタ330の接続点336は、トランジスタ338のゲートに接続され、トランジスタ338のドレインは差動トランジスタ304のゲートに接続されるとともに、本出力回路300の出力14を形成している。この出力14はスイッチ214に接続されて、スイッチ214の出力18が図１に示した判定回路30に接続される。
【００２６】
複数の抵抗RA2,RA3,RA4,...と、複数の抵抗RB2,RB3,RB4,...とにそれぞれ接続されたスイッチ310は、ラッチ回路340の出力342に応じてオンまたはオフする。ラッチ回路340は、図２に示したゲイン調整用ラッチ230と同様の構成でよく、入力40に入力される判定出力信号を保持し、その保持値により所望のスイッチ310をオンまたはオフさせる。また、接続点306に接続されたトランジスタ350と、トランジスタ338のドレインに接続されたトランジスタ352とはそれぞれバイアス354により電流源が形成されている。
【００２７】
本実施例における出力回路300の動作は、図１に示した判定回路30の出力40がラッチ回路340に入力されて、ラッチ回路340は、抵抗RA2,RA3,RA4,...および抵抗RB2,RB3,RB4,...に接続されたスイッチ310のオンおよびオフを制御する。
【００２８】
本出力回路300にて形成されているオペアンプの出力14は、差動トランジスタ304のゲートに入力されており、出力回路300はボルテージフォロアとして動作する。各スイッチ310は、図２に示した各スイッチ224と同様に、ラッチ回路340の保持値によりそのオンまたはオフが制御される。
【００２９】
出力回路300の動作を説明すると、まず最初に図１に示した実施例と同様に、第１段目に配置される出力回路(#1)300（図１の出力回路(#1)16に対応）は、その内部のスイッチ214をオンにして、それ以外の出力回路(#2〜#n+1) 300内のスイッチ214をすべてオフにする。また、出力選択回路20は、第１の実施例と同様に、出力回路(#2) 300を出力端子(#1) 12に接続し、出力回路(#3) 16を出力端子(#2) 12に接続し、以下同様の順に接続して、出力回路n+1を出力端子(#n)に接続する切り替えを行う。
【００３０】
この接続状態にて出力回路(#1) 300のオフセットキャンセル動作を行う。まず、抵抗RA2,RA3,RA4,...に接続されたそれぞれスイッチ310をすべてオン状態にして、抵抗RB2,RB3,RB4,...にそれぞれ接続されたスイッチ310をすべてオフ状態にして、これらの状態にて出力回路(#1) 300の出力を行う。抵抗RA2,RA3,RA4,...は並列に接続されているので差動トランジスタ304が接続された抵抗RB1よりも、抵抗RA2,RA3,RA4,...の合成抵抗が小さい。ここで差動トランジスタ302,304に同じだけの電流が流れたときに、差動トランジスタ332のソースと接続点306との間の電圧は、差動トランジスタ302のソースと接続点306との間の電圧より大きくなる。したがって差動トランジスタ302,304のゲート電圧がそれぞれ同じであるオフセット無しの状態であるとすると、出力回路300の出力電圧は、入力320への入力電圧よりも高い状態にて安定する。この状態の出力18を判定回路30（図１）は、基準電圧32と比較する。比較回路30は、基準電圧32よりも出力18の電圧が高かった場合には、判定出力回路42からその判定結果を表す信号40を出力する。この信号40は、各出力回路300に供給されて、第１番目の出力回路(#1) 300のラッチ回路340は、信号40を記憶保持する。
【００３１】
次に抵抗RA2オフ状態に制御して、出力回路300の出力電圧を少しだけ低下させた状態にて、上記と同様に判定動作が行われる。抵抗RA2のオフ状態による判定動作を終了すると、次は抵抗RA3のオフ状態による判定動作を行う。抵抗RA4以降同様に動作を繰り返して、抵抗RA系に接続されたスイッチ310のスイッチをすべてオフさせたら、次に抵抗RB2,RB3，...と抵抗RB系の抵抗を順次オン状態にする。この間、出力回路300の出力電圧は徐々に低下してゆき、オペアンプのオフセット分と併せて、入力320への入力電圧と、出力14への出力電圧とが等しくなったところで出力回路(#1) 300におけるオフセットキャンセル動作が終了される。
【００３２】
出力回路(#1) 300におけるオフセットキャンセル動作が終了すると、その内部のスイッチ214がオフ状態に切り替えられ、次いで次段の出力回路(#2)内に備えられるスイッチ214がオン状態に切り替えられる。これとともに出力選択回路20の切り替え動作も上記実施例と同様に行われて、出力回路(#1) 300の出力は出力端子(#1) 12に接続される。その後、次段以降の出力回路(#2〜#n+1) 300におけるオフセットキャンセル動作が順次行われて、出力回路(#n+1) 300のオフセットキャンセル動作が終了すると、再度、出力回路(#1) 300からのオフセットキャンセル動作を繰り返す。
【００３３】
以上説明したように、上記実施例では、LCDソースドライバで使用されるボルテージフォロアタイプのオフセットに対しても、容量素子を使用することなくオフセットを補償することができる。また、コンパレータの精度を増し、抵抗RA,RBの刻みをより細かい幅に設定することにより精度の高いオフセットキャンセルを行うことができる。
【００３４】
以上、図２および図３には、オフセットキャンセル実行可能なオペアンプの各構成例を示したが、これら出力回路内の構成は、たとえば図１に示したコンパレータ34にも適用されてもよい。また、上記各実施例では、オフセットキャンセル動作中に出力電圧を徐々に下降変化するように構成していたがこれに限らず、たとえばバイナリリサーチにより最適値を求める方法を適用してもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明が適用された駆動回路10の実施例を示すブロック図である。
【図２】図１に示した実施例に適用される出力回路の構成例を示す図である。
【図３】出力回路の変形例を示す図である。
【符号の説明】
【００３６】
10  駆動回路
12  出力端子
16  出力回路(#1〜#n+1)
20  出力選択回路
30  判定回路
【図１】
2007116493.tif 000003
【図２】
2007116493.tif 000004
【図３】
2007116493.tif 000005