(57)【要約】【課題】小型、低消費電力で、しかも互いに精度良く直交する２つの信号を出力できる直交信号発生回路を提供すること。【解決手段】発振信号を発生する発振器１と、発振器１の発振信号を２分周して互いに実質的に直交する２つの分周信号Ｓｉｇ１，Ｓｉｇ２を出力する分周器２を備える。制御回路３は、２つの分周信号Ｓｉｇ１，Ｓｉｇ２のうちの一方の分周信号Ｓｉｇ１を入力部３１に受けて、一方の分周信号Ｓｉｇ１が所定の基準信号と同期するように発振器１の発振信号をフィードバック制御する。分周器２が２つの分周信号Ｓｉｇ１，Ｓｉｇ２のうちの他方の分周信号Ｓｉｇ２を出力する配線１２に、制御回路３の入力部３１の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷４が接続されている。【選択図】図１
2007116247.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を発生する発振器と、
上記発振器の発振信号を２分周して互いに実質的に直交する２つの分周信号を出力する分周器と、
上記２つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する制御回路とを備え、
上記分周器が上記２つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されていることを特徴とする直交信号発生回路。
【請求項２】
請求項１に記載の直交信号発生回路において、
上記制御回路の上記入力部は可変分周器であり、
上記負荷は上記可変分周器と実質的に同一に構成された擬似可変分周器であることを特徴とする直交信号発生回路。
【請求項３】
発振信号を発生する発振器と、
上記発振器の発振信号を２分周して実質的に互いに直交する２つの分周信号を出力する分周器と、
上記２つの分周信号を同一の入力インピーダンスをもつ２つの入力部にそれぞれ受けて、少なくとも上記２つの分周信号のうちの一方の分周信号に応じた増幅信号を出力するバッファ回路と、
上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振器の発振出力をフィードバック制御する制御回路とを備えたことを特徴とする直交信号発生回路。
【請求項４】
請求項１、２または３に記載の直交信号発生回路と、
上記直交信号発生回路が出力する上記２つの分周信号を局部発振信号として受けるイメージ除去ミキサと
を備えたことを特徴とする受信チューナ。
【請求項５】
請求項４に記載の受信チューナを備えたことを特徴とする通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は直交信号発生回路に関し、より詳しくは、互いに直交する２つの信号を出力する直交信号発生回路に関する。
【０００２】
また、この発明はそのような直交信号発生回路を備えた受信チューナおよび通信機器に関する。
【背景技術】
【０００３】
従来、この種の直交信号発生回路としては、図７に示すように、電圧制御発振器７０１が発生する発振信号を分周器７０２で２分周して互いに直交する２つの信号Ｓｉｇ１，Ｓｉｇ２を出力するとともに、それらの信号Ｓｉｇ１，Ｓｉｇ２のうちの一方（この例ではＳｉｇ１）をＰＬＬ（Phase Locked Loop）シンセサイザ７０３に入力するものがある（例えば、特許文献１（特開２００１−８６０２４号公報）参照。）。ＰＬＬシンセサイザ７０３は、入力された信号Ｓｉｇ１が図示しない基準信号と同期するように電圧制御発振器７０１の発振信号をフィードバック制御する。
【０００４】
この直交信号発生回路は、小型、低消費電力という利点をもつことから、携帯電話に代表される移動体通信機器、特に受信チューナに用いられている。
【特許文献１】特開２００１−８６０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、移動体通信においては、小型、低消費電力に加えて、マルチパスフェージングのような劣悪な環境でも、不自由なく通信ができることも非常に重要である。近年では、通信機器を構成する要素の１つである受信チューナにおいて受信感度や妨害波の改善が盛んに行われるようになってきた。例えば低ＩＦ（中間周波数）方式の受信チューナでは、周波数変換後の中間周波数に入り込むイメージが受信感度を劣化させる要因となるため、ＩＲＲ（イメージ除去比）が非常に重要になる。イメージを除去するために、イメージ除去ミキサと呼ばれる回路が用いられる。このイメージ除去ミキサには、上述のような直交信号発生回路から、互いに精度良く直交する２つの信号が局部発振信号として入力される必要がある。イメージ除去ミキサのＩＲＲはこれら２つの信号の直交精度に大きく依存する。我々の検討結果では、２つの信号の位相差が９０°から１°ずれる（直交精度が劣化する）と、ＩＲＲは２ｄＢ程度劣化することが分かっている。
【０００６】
ここで、図７に示した直交信号発生回路の構成では、互いに直交する２つの信号Ｓｉｇ１，Ｓｉｇ２のうち一方の信号Ｓｉｇ１のみをＰＬＬシンセサイザ７０３に入力しているため、イメージ除去ミキサに対して２つの信号Ｓｉｇ１，Ｓｉｇ２のインピーダンスが異なる。このため、上記２つの信号Ｓｉｇ１，Ｓｉｇ２の直交精度が劣化して、チューナの受信感度の劣化を招くという問題がある。
【０００７】
そこで、この発明の課題は、小型、低消費電力で、しかも互いに精度良く直交する２つの信号を出力できる直交信号発生回路を提供することにある。
【０００８】
また、この発明の課題は、そのような直交信号発生回路を備えた受信チューナおよび通信機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、この発明の直交信号発生回路は、
発振信号を発生する発振器と、
上記発振器の発振信号を２分周して互いに実質的に直交する２つの分周信号を出力する分周器と、
上記２つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する制御回路とを備え、
上記分周器が上記２つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されていることを特徴とする。
【００１０】
この発明の直交信号発生回路では、上記分周器が上記２つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されている。したがって、この直交信号発生回路が出力する上記２つの分周信号の出力インピーダンスが等しくなって、上記２つの分周信号の直交精度が良好になる。つまり、直交精度を厳密な９０°に限りなく近づけることができる。
【００１１】
また、この発明の直交信号発生回路では、上記制御回路は、上記２つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する。つまり、ＰＬＬ（Phase Locked Loop）方式で発振信号を制御する。したがって、この発明の直交信号発生回路は、従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、上記負荷は、簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
【００１２】
一実施形態の直交信号発生回路は、上記制御回路の上記入力部は可変分周器であり、上記負荷は上記可変分周器と実質的に同一に構成された擬似可変分周器であることを特徴とする。
【００１３】
ここで、「擬似可変分周器」は、上記可変分周器と実質的に同一に構成されていれば足り、分周の動作を行う必要はない。
【００１４】
この一実施形態の直交信号発生回路では、上記負荷は上記可変分周器と実質的に同一に構成された擬似可変分周器である。これらの上記可変分周器や擬似可変分周器は、公知の半導体製造プロセスによって同一の半導体基板上に並行して作製される。そのようにした場合、製造プロセスの加工精度のばらつき等に起因して、上記可変分周器や擬似可変分周器を構成する素子にばらつきが生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。例えば、上記可変分周器や擬似可変分周器を構成する抵抗素子について、抵抗素子をなす拡散領域のパターンの幅が標準値より例えば細くなる方向にばらついたとする。その場合、同一の半導体基板上に形成される抵抗素子はいずれもパターンが細くなる傾向があり、この結果、同一の半導体基板上に形成される抵抗素子はいずれも標準値より抵抗値が高くなる方向にばらつく。このように、上記可変分周器や擬似可変分周器を構成する素子にばらつきが生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。したがって、この直交信号発生回路が出力する上記２つの分周信号の出力インピーダンスが非対称になることがない。この結果、上記２つの分周信号の直交精度が良好に維持される。
【００１５】
別の局面では、この発明の直交信号発生回路は、
発振信号を発生する発振器と、
上記発振器の発振信号を２分周して実質的に互いに直交する２つの分周信号を出力する分周器と、
上記２つの分周信号を同一の入力インピーダンスをもつ２つの入力部にそれぞれ受けて、少なくとも上記２つの分周信号のうちの一方の分周信号に応じた増幅信号を出力するバッファ回路と、
上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振器の発振出力をフィードバック制御する制御回路とを備えたことを特徴とする。
【００１６】
この発明の直交信号発生回路では、上記分周器が出力する上記２つの分周信号は、上記バッファ回路の同一の入力インピーダンスをもつ２つの入力部にそれぞれ入力される。この場合、上記バッファ回路が存在するお蔭で、上記バッファ回路の出力側のインピーダンスの非対称性は上記バッファ回路の入力側のインピーダンスの対称性には殆ど影響しない。したがって、この直交信号発生回路が出力する上記２つの分周信号の出力インピーダンスが等しくなって、上記２つの分周信号の直交精度が良好になる。つまり、直交精度を厳密な９０°に限りなく近づけることができる。
【００１７】
また、この発明の直交信号発生回路では、上記制御回路は、上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振出力を制御する。つまり、ＰＬＬ（Phase Locked Loop）方式で発振信号を制御する。したがって、この発明の直交信号発生回路は、従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、上記バッファ回路は、簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
【００１８】
この発明の受信チューナは、上記直交信号発生回路と、上記直交信号発生回路が出力する上記２つの分周信号を局部発振信号として受けるイメージ除去ミキサとを備えたことを特徴とする。
【００１９】
この発明の受信チューナでは、上記直交信号発生回路が上記２つの分周信号を出力する出力インピーダンスが等しくなって、上記２つの分周信号の直交精度が良好になる。したがって、イメージ除去ミキサに上記２つの分周信号を局部発振信号として入力することで、周波数変換後の中間周波数に入り込むイメージを効果的に除去できる。この結果、小型、低消費電力で、しかも受信感度が良好になる。
【００２０】
この発明の通信機器は、上記受信チューナを備えたことを特徴とする。
【００２１】
この発明の通信機器は、上記受信チューナを備えるので、小型、低消費電力で、しかも受信感度が良好になる。
【発明を実施するための最良の形態】
【００２２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２３】
（第１実施形態）
図１は、この発明の第１実施形態の直交信号発生回路９０のブロック構成を示している。この直交信号発生回路９０は、発振器としての電圧制御発振器１と、分周器としてのＩＱ(In phase and Quadrature phase)分周器２と、制御回路としてのＰＬＬシンセサイザ３と、負荷としての疑似可変分周器４とを備えている。
【００２４】
電圧制御発振器１は、ＰＬＬシンセサイザ３からの後述する制御信号に基づいて発振信号としての局部発振信号を発生する。
【００２５】
ＩＱ分周器２は、電圧制御発振器１の局部発振信号を２分周して互いに実質的に直交する２つの分周信号としての信号Ｓｉｇ１，Ｓｉｇ２を出力する。上記２つの信号Ｓｉｇ１，Ｓｉｇ２はそれぞれ配線１１，１２を通して直交信号発生回路９０の外部へ、互いに直交する２つの信号として出力される。
【００２６】
ＰＬＬシンセサイザ３は、公知の構成のものであり、入力部としての可変分周器３１と、基準信号発生器３２と、位相比較器３３と、チャージポンプ３４と、ループフィルタ３５とを有している。可変分周器３１は、２つの信号Ｓｉｇ１，Ｓｉｇ２のうちの一方の信号Ｓｉｇ１を受けて、この信号Ｓｉｇ１をさらに分周した分周信号を作成する。基準信号発生器３２は、位相比較器３３による比較の基準となる基準信号を発生する。位相比較器３３は、可変分周器３１が作成した分周信号と基準信号発生器３２が発生した基準信号とを比較して、それらの間の位相差を検出し、その位相差に応じた電圧信号（位相差に比例した幅をもつパルス信号）を出力する。チャージポンプ３４は、その電圧信号を電流信号に変換し、ループフィルタ３５はその電流信号を直流化して電圧信号に変換する。この電圧信号が上述の制御信号として電圧制御発振器１に入力される。このようにして、ＰＬＬシンセサイザ３は、２つの信号Ｓｉｇ１，Ｓｉｇ２のうちの一方の信号Ｓｉｇ１が上記基準信号と同期するように電圧制御発振器１の発振信号をフィードバック制御する。つまり、ＰＬＬ（Phase Locked Loop）方式で局部発振信号を制御する。
【００２７】
このように、この直交信号発生回路９０は、ＰＬＬ（Phase Locked Loop）方式で発振信号を制御するので、図７に示した従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、負荷としての疑似可変分周器４は、簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
【００２８】
疑似可変分周器４は、上記２つの信号Ｓｉｇ１，Ｓｉｇ２のうち、ＰＬＬシンセサイザ３の可変分周器３１に入力されない他方の信号Ｓｉｇ２を出力する配線１２に、負荷として接続されている（つまり、電源が投入されておらず、分周の動作を行わない。）。この疑似可変分周器４は、上記可変分周器３１と実質的に同一に構成されている。これにより、疑似可変分周器４は、ＰＬＬシンセサイザ３の可変分周器３１の入力インピーダンスと実質的に同一の入力インピーダンスをもつ。したがって、この直交信号発生回路９０が配線１１，１２を通して出力する２つの信号Ｓｉｇ１，Ｓｉｇ２の出力インピーダンスが等しくなって、２つの信号Ｓｉｇ１，Ｓｉｇ２の直交精度が良好になる。つまり、直交精度を厳密な９０°に限りなく近づけることができる。
【００２９】
また、この直交信号発生回路９０を構成する各要素、特に可変分周器３１や擬似可変分周器４は、公知の半導体製造プロセスによって同一の半導体基板上に並行して作製される。そのようにした場合、製造プロセスの加工精度のばらつき等に起因して、可変分周器３１や擬似可変分周器４を構成する素子にばらつき（特性ばらつきを含む。）が生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。例えば、可変分周器３１や擬似可変分周器４を構成する抵抗素子について、抵抗素子をなす拡散領域のパターンの幅が標準値より例えば細くなる方向にばらついたとする。その場合、同一の半導体基板上に形成される抵抗素子はいずれもパターンが細くなる傾向があり、この結果、同一の半導体基板上に形成される抵抗素子はいずれも標準値より抵抗値が高くなる方向にばらつく。このように、可変分周器３１や擬似可変分周器４を構成する素子にばらつきが生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。したがって、この直交信号発生回路が配線１１，１２を通して出力する２つの信号Ｓｉｇ１，Ｓｉｇ２の出力インピーダンスが非対称になることがない。この結果、２つの信号Ｓｉｇ１，Ｓｉｇ２の直交精度が良好に維持される。
【００３０】
図２は、この第１実施形態の直交信号発生回路９０が出力する２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差を、図７に示した従来の回路のものと比較して示している。この図２から分かるように、この直交信号発生回路９０によれば、図７に示した従来の回路に比して、２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差が約１．５°だけ９０°に近づき、直交精度が改善されている。
【００３１】
なお、この第１実施形態では、配線１２に接続される負荷として、可変分周器３１と実質的に同一に構成されている疑似可変分周器４を設けたが、これに限られるものではない。配線１２に接続される負荷は、ＰＬＬシンセサイザ３の可変分周器３１の入力インピーダンスと実質的に同一の入力インピーダンスをもつ回路や素子であれば良い。その場合も、同様の効果が得られる。
【００３２】
また、配線１２に接続される負荷のインピーダンスは、ＰＬＬシンセサイザ３の可変分周器３１の入力インピーダンスと実質的に同一であれば良い。配線１２に接続される負荷のインピーダンスとＰＬＬシンセサイザ３の可変分周器３１の入力インピーダンスとが厳密には等しくなく、若干相違している場合であっても、直交精度の劣化を抑える効果は得られる。ただし、図２に示したほどの効果は見込めない。
【００３３】
（第２実施形態）
図３は、この発明の第２実施形態の直交信号発生回路９１のブロック構成を示している。なお、理解の容易のため、図１中の構成要素と同一の構成要素には同一の符号を用いている。この直交信号発生回路９１は、発振器としての電圧制御発振器１と、分周器としてのＩＱ(In phase and Quadrature phase)分周器２と、バッファ回路５と、制御回路としてのＰＬＬシンセサイザ３とを備えている。
【００３４】
電圧制御発振器１は、ＰＬＬシンセサイザ３からの後述する制御信号に基づいて発振信号としての局部発振信号を発生する。
【００３５】
ＩＱ分周器２は、電圧制御発振器１の局部発振信号を２分周して互いに実質的に直交する２つの分周信号としての信号Ｓｉｇ１，Ｓｉｇ２を出力する。上記２つの信号Ｓｉｇ１，Ｓｉｇ２はそれぞれ配線１１，１２を通して直交信号発生回路９１の外部へ、互いに直交する２つの信号として出力される。それとともに、上記２つの信号Ｓｉｇ１，Ｓｉｇ２はそれぞれバッファ回路５の入力部４１，４２に入力される。
【００３６】
バッファ回路５は、図４に示すように構成されている。すなわち、このバッファ回路５は、抵抗素子Ｒ１とＮチャネル型ＭＯＳトランジスタＮ１とを直列接続する一方、抵抗素子Ｒ２とＮチャネル型ＭＯＳトランジスタＮ２とを直列接続し、それらのトランジスタＮ１，Ｎ２の抵抗素子Ｒ１，Ｒ２が接続されている端子と反対側の端子（ソース端子）を共通の電流源Ｉ０を介して接地して構成されている。抵抗素子Ｒ１，Ｒ２は互いに同一に構成され、トランジスタＮ１，Ｎ２も互いに同一に構成されている。抵抗素子Ｒ１，Ｒ２のトランジスタＮ１，Ｎ２が接続されている端子と反対側の端子には一定の電位が与えられている。トランジスタＮ１，Ｎ２のゲートがバッファ回路５の入力部４１，４２に相当し、抵抗素子Ｒ１とトランジスタＮ１との接続箇所、抵抗素子Ｒ２とトランジスタＮ２との接続箇所が出力部５１，５２に相当する。
【００３７】
バッファ回路５の入力部４１，４２にはそれぞれ信号Ｓｉｇ１，Ｓｉｇ２が入力されていることから、バッファ回路５の出力部５１，５２にはそれぞれ信号Ｓｉｇ１，Ｓｉｇ２に応じた増幅信号が発生する。ただし、この例では、図１中に示すように、バッファ回路５の出力部５１に発生する一方の増幅信号のみが用いられ、他方の出力部５２に発生する増幅信号は用いられない。
【００３８】
抵抗素子Ｒ１，Ｒ２は互いに同一に構成され、トランジスタＮ１，Ｎ２も互いに同一に構成されていることから、バッファ回路５の入力部４１，４２は互いに同一の入力インピーダンスを有している。
【００３９】
ＰＬＬシンセサイザ３は、公知の構成のものであり、可変分周器３１と、基準信号発生器３２と、位相比較器３３と、チャージポンプ３４と、ループフィルタ３５とを有している。可変分周器３１は、バッファ回路５の出力部５１に発生した増幅信号（信号Ｓｉｇ１に応じたもの）を受けて、この増幅信号をさらに分周した分周信号を作成する。基準信号発生器３２は、位相比較器３３による比較の基準となる基準信号を発生する。位相比較器３３は、可変分周器３１が作成した分周信号と基準信号発生器３２が発生した基準信号とを比較して、それらの間の位相差を検出し、その位相差に応じた電圧信号（位相差に比例した幅をもつパルス信号）を出力する。チャージポンプ３４は、その電圧信号を電流信号に変換し、ループフィルタ３５はその電流信号を直流化して電圧信号に変換する。この電圧信号が上述の制御信号として電圧制御発振器１に入力される。このようにして、ＰＬＬシンセサイザ３は、バッファ回路５の出力部５１に発生した増幅信号（信号Ｓｉｇ１に応じたもの）が上記基準信号と同期するように電圧制御発振器１の発振信号をフィードバック制御する。つまり、ＰＬＬ（Phase Locked Loop）方式で局部発振信号を制御する。
【００４０】
このように、この直交信号発生回路９１は、ＰＬＬ（Phase Locked Loop）方式で発振信号を制御するので、図７に示した従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、バッファ回路５は、図５に示したように簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
【００４１】
また、この直交信号発生回路９１では、ＩＱ分周器２が出力する２つの信号Ｓｉｇ１，Ｓｉｇ２は、バッファ回路５の同一の入力インピーダンスをもつ２つの入力部４１，４２にそれぞれ入力される。この場合、バッファ回路５が存在するお蔭で、バッファ回路５の出力側のインピーダンスの非対称性はバッファ回路の入力側のインピーダンスの対称性には殆ど影響しない。したがって、この直交信号発生回路９１が出力する２つの信号Ｓｉｇ１，Ｓｉｇ２の出力インピーダンスが等しくなって、２つの信号Ｓｉｇ１，Ｓｉｇ２の直交精度が良好になる。つまり、直交精度を厳密な９０°に限りなく近づけることができる。
【００４２】
バッファ回路５の入力部４１，４２のインピーダンスは高ければ高いほど、直交精度を高める効果は大きくなる。バッファ回路５の入力インピーダンスが５００Ω程度であれば、２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差の９０°からのずれ（位相誤差）は１°程度になる。一般的に位相誤差は１°以下であれば良いとされているから、入力インピーダンスが５００Ω以上のバッファ回路を用いればよいと言える。位相差をさらに低く抑えたい場合は、バッファ回路５の入力インピーダンスをさらに大きくすればよい。この第２実施形態の直交信号発生回路９１では、バッファ回路５の入力インピーダンスを例えば４０kΩとした。
【００４３】
図５は、この第２実施形態の直交信号発生回路９１が出力する２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差を、図７に示した従来の回路のものと比較して示している。この図５から分かるように、この直交信号発生回路９１によれば、図７に示した従来の回路に比して、２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差が約２．５°だけ９０°に近づき、直交精度が改善されている。
【００４４】
（第３実施形態）
図６は、上述の直交信号発生回路９０または９１を備えた受信チューナのブロック構成を示している。この受信チューナは、電波を受けて電気信号に変換するアンテナ９３と、このアンテナ９３からの電気信号を増幅する低雑音増幅器９４と、この低雑音増幅器９４の出力からイメージを除去するイメージ除去ミキサ９５と、このイメージ除去ミキサ９５の出力を増幅する増幅器９５とを備えている。直交信号発生回路９０または９１は、図１または図３に示した構成を有するものであり、上記イメージ除去ミキサ９５へ互いに直交する２つの信号Ｓｉｇ１，Ｓｉｇ２を局部発振信号として供給する。
【００４５】
図１の直交信号発生回路９０によれば、図７に示した従来の回路に比して、２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差が約１．５°だけ９０°に近づき、直交精度が改善されている。したがって、イメージ除去ミキサ９５のＩＲＲ（イメージ除去比）は、従来に比して、３ｄＢ程度改善される。
【００４６】
図２の直交信号発生回路９１によれば、図７に示した従来の回路に比して、２つの信号Ｓｉｇ１，Ｓｉｇ２の位相差が約２．５°だけ９０°に近づき、直交精度が改善されている。したがって、イメージ除去ミキサ９５のＩＲＲ（イメージ除去比）は、従来に比して、５ｄＢ程度改善される。
【００４７】
このように、この受信チューナによれば、周波数変換後の中間周波数に入り込むイメージを効果的に除去できる。この結果、小型、低消費電力で、しかも受信感度が良好になる。
【００４８】
上記受信チューナを携帯端末などの通信機器を構成するのに用いれば、そのような通信機器を、小型、低消費電力で、しかも高感度にすることができる。
【図面の簡単な説明】
【００４９】
【図１】この発明の第１実施形態の直交信号発生回路のブロック構成を示す図である。
【図２】上記第１実施形態の直交信号発生回路が出力する２つの信号の位相差を、従来の回路のものと比較して示す図である。
【図３】この発明の第２実施形態の直交信号発生回路のブロック構成を示す図である。
【図４】図３の直交信号発生回路のバッファ回路の構成を示す図である。
【図５】上記第２実施形態の直交信号発生回路が出力する２つの信号の位相差を、従来の回路のものと比較して示す図である。
【図６】図１または図３の直交信号発生回路を備えた受信チューナのブロック構成を示す図である。
【図７】従来の直交信号発生回路のブロック構成を示す図である。
【符号の説明】
【００５０】
１  電圧制御発振器
２  ＩＱ分周器
３  ＰＬＬシンセサイザ
４  疑似可変分周器
５  バッファ回路
３１  可変分周器
Ｒ１，Ｒ２  抵抗
Ｎ１，Ｎ２  Ｎチャネル型ＭＯＳトランジスタ
Ｉ０  定電流源
【図１】
2007116247.tif 000003
【図２】
2007116247.tif 000004
【図３】
2007116247.tif 000005
【図４】
2007116247.tif 000006
【図５】
2007116247.tif 000007
【図６】
2007116247.tif 000008
【図７】
2007116247.tif 000009