(57)【要約】【課題】断面形状が凹状又は凸状の電極の上に形成され、段差被覆性及び配向性に優れた容量絶縁膜を実現する。また、該容量絶縁膜を有する容量素子を提供する。【解決手段】容量素子は、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極と、下部電極上に形成されたビスマス層状ペロブスカイト型構造を有する容量絶縁膜と、容量絶縁膜上に形成された上部電極とを備える。容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向している。【選択図】図６
2007288041.tif 000002
【特許請求の範囲】
【請求項１】
（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極と、
前記下部電極上に形成されたビスマス層状ペロブスカイト型構造を有する容量絶縁膜と、
前記容量絶縁膜上に形成された上部電極とを備え、
前記容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向していることを特徴とする容量素子。
【請求項２】
前記容量絶縁膜の前記下部電極上の段差被覆率は、８０％以上であり、
前記容量絶縁膜の膜厚は、３０ｎｍ以上であって且つ６０ｎｍ以下であることを特徴とする請求項１に記載の容量素子。
【請求項３】
前記下部電極は、多結晶構造を有することを特徴とする請求項１に記載の容量素子。
【請求項４】
前記貴金属は、イリジウム、白金、及びパラジウムのうちから選択された一又は複数の材料からなることを特徴とする請求項１に記載の容量素子。
【請求項５】
前記容量絶縁膜は、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、且つ、
電子線後方散乱法を用いて得られる前記容量絶縁膜の（１０３）面への配向度は、８０％以上であることを特徴とする請求項１〜４のうちのいずれか１項に記載の容量素子。
【請求項６】
前記容量絶縁膜は、Ｂｉ4-xＬａxＴｉ3Ｏ12 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、且つ、
電子線後方散乱法を用いて得られる前記容量絶縁膜の（１０４）面への配向度は、８０％以上であることを特徴とする請求項１〜４のうちのいずれか１項に記載の容量素子。
【請求項７】
前記容量絶縁膜における前記下部電極との界面近傍領域における前記配向度は、前記容量絶縁膜における前記界面近傍領域以外の領域における前記配向度よりも高いことを特徴とする請求項５又は６に記載の容量素子。
【請求項８】
基板上に、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極を形成する工程と、前記下部電極上にビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する工程と、前記容量絶縁膜上に上部電極を形成する工程とを備えた容量素子の製造方法であって、
前記容量絶縁膜を形成する工程は、
有機金属気相成長法を用いて、前記下部電極上にシード層を形成する工程と、
有機金属気相成長法を用いて、前記シード層を形成する際の成膜条件とは異なる成膜条件で、前記シード層上に誘電体層を形成する工程とにより、
多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）へ配向している、前記シード層及び前記誘電体層からなる前記容量絶縁膜を形成する工程を含むことを特徴とする容量素子の製造方法。
【請求項９】
前記下部電極は、多結晶構造を有していることを特徴とする請求項８に記載の容量素子の製造方法。
【請求項１０】
前記貴金属は、イリジウム、白金、及びパラジウムのうちの一又は複数の材料からなることを特徴とする請求項８に記載の容量素子の製造方法。
【請求項１１】
前記下部電極は、有機金属気相成長法を用いて形成されることを特徴とする請求項８に記載の容量素子の製造方法。
【請求項１２】
前記シード層を形成する工程は、
有機金属気相成長法を用いて、前記ビスマス層状ペロブスカイト型構造を有する結晶相がフルオライト相からペロブスカイト相へ相転移する第１の温度よりも高い第２の温度で、供給律速下で化学反応を進行させることにより、（１ ０ ｍ＋１）（但し、ｍは、２以上の整数）面に配向するように前記シード層を形成することを特徴とする請求項８に記載の容量素子の製造方法。
【請求項１３】
前記誘電体層を形成する工程は、
有機金属気相成長法を用いて、前記第２の温度よりも低い第３の温度で、反応律速下で化学反応を進行させることにより、（１ ０ ｍ＋１）（但し、ｍは、２以上の整数）面に配向するように前記誘電体層を形成する工程とを特徴とする請求項１２項に記載の容量素子の製造方法。
【請求項１４】
前記容量絶縁膜は、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、
前記第２の温度は、６１０℃以上であり、
前記第３の温度は、３００℃よりも大きく且つ４５０℃よりも小さいことを特徴とする請求項１３に記載の容量素子の製造方法。
【請求項１５】
前記容量絶縁膜は、Ｂｉ4-xＬａxＴｉ3Ｏ12 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、
前記第３の温度は、３００℃よりも大きく且つ４５０℃よりも小さいことを特徴とする請求項１３に記載の容量素子の製造方法。
【請求項１６】
前記シード層の膜厚は、２ｎｍ以上であって、且つ、前記容量絶縁膜の膜厚の約７％以下であり、
前記容量絶縁膜の膜厚は、３０ｎｍ以上であって、且つ、６０ｎｍ以下であり、
前記容量絶縁膜の前記下部電極上の段差被覆率は、８０％以上であることを特徴とする請求項１２に記載の容量素子の製造方法。
【請求項１７】
基板上に、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極を形成する工程と、前記下部電極上にビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する工程と、前記容量絶縁膜上に上部電極を形成する工程とを備えた容量素子の製造方法であって、
前記容量絶縁膜を形成する工程は、
有機金属気相成長法を用いて、前記ビスマス層状ペロブスカイト型の結晶相がフルオライト相からペロブスカイト相へ相転移する第１の温度よりも高い第２の温度で、反応律速下で化学反応を進行させることにより、多結晶構造を有し、（１ ０ ｍ＋１）（但し、ｍは、２以上の整数）面に配向するように前記容量絶縁膜を形成する工程を含むことを特徴とする容量素子の製造方法。
【請求項１８】
前記容量絶縁膜は、Ｂｉ4-xＬａxＴｉ3Ｏ12 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、
前記第２の温度は、３００℃よりも大きく且つ４５０℃よりも小さいことを特徴とする請求項１７に記載の容量素子の製造方法。
【請求項１９】
基板上に形成され、ソース領域及びドレイン領域を有するトランジスタと、
前記基板上に、前記トランジスタを覆うように形成された層間絶縁膜と、
前記層間絶縁膜に、前記トランジスタの前記ソース領域又は前記ドレイン領域と電気的に接続されるように形成されたコンタクトプラグと、
前記層間絶縁膜上に前記コンタクトプラグと電気的に接続されるように形成され、且つ、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極、前記下部電極上に形成されたビスマス層状ペロブスカイト型構造を有する容量絶縁膜、及び、前記容量絶縁膜上に形成された上部電極からなる容量素子とを備え、
前記容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向していることを特徴とする半導体記憶装置。
【請求項２０】
基板上に、ソース領域及びドレイン領域を有するトランジスタを形成する工程と、
前記基板上に、前記トランジスタを覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記トランジスタの前記ソース領域又は前記ドレイン領域と電気的に接続されるようにコンタクトプラグを形成する工程と、
前記層間絶縁膜上に、前記コンタクトプラグと電気的に接続され、且つ、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極を形成する工程と、
前記下部電極上にビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する工程と、
前記容量絶縁膜上に上部電極を形成する工程とを備え、
前記容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向していることを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビスマス層状ペロブスカイト型構造を有する容量絶縁膜を用いた半導体記憶装置に関し、特に、容量絶縁膜の製造方法、該容量絶縁膜を用いた電気的に書き換え可能な不揮発性容量素子及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、低消費電力化及び高集積化を両立するために、従来用いられていたシリコン酸化物又はシリコン窒化物よりなる容量絶縁膜の代わりに、高誘電体又は強誘電体よりなる容量絶縁膜を用いるメモリ技術が広く研究開発されてきている。さらに、従来にない低動作電圧であって且つ高速書き込み及び読み出し動作が可能な不揮発性ＲＡＭの実用化を目指して、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。そのなかで、ＭＯＣＶＤ法を用いて、強誘電体膜であるＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 を（１０３）面へ配向させる方法が提案されている（例えば非特許文献１参照）。
【非特許文献１】Ｊｐｎ.Ｊ.Ａｐｐｌ.Ｐｈｙｓ.  ｖｏｌ．４０（２００１）ｐ.３３３７−３３４２
【特許文献１】特開２００５−３９２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記非特許文献１では、平坦な下地の白金電極上に（１０３）面に配向した強誘電体膜を形成する方法が検討されているが、スタック型メモリセルに必要な構造となる立体形状の下地の電極上に（１０３）面に配向した強誘電体膜を形成する方法は開示されていない。
【０００４】
また、本件発明者が検討したところによると、上記非特許文献１に開示されている形成温度の範囲にて成膜しても、さらには、成膜レートを調整して成膜しても、下地電極の全面上において（１０３）面に配向した安定した強誘電体膜を形成することが困難であることが分かった。
【０００５】
前記に鑑み、本発明の目的は、立体形状の下地の電極上に、段差被覆特性よく、（１０３）面への優れた配向性を有する強誘電体膜を形成することにより、所望の分極特性を有する高集積化に適した容量絶縁膜及びその製造方法、並びに容量素子及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
前記の目的を達成するために、本発明の一側面に係る容量素子は、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極と、下部電極上に形成されたビスマス層状ペロブスカイト型構造の容量絶縁膜と、容量絶縁膜上に形成された上部電極とを備え、容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向している。
【０００７】
本発明の一側面に係る容量素子によると、ビスマス層状ペロブスカイト型構造の容量絶縁膜が多結晶構造を有していることにより、単結晶膜の場合に生じる断面が凹状又は凸状の下部電極上において配向性が不連続となる現象が防止でき、立体形状の下地の電極上に、均一的に（１  ０  ｍ＋１）面に配向した容量絶縁膜が実現される。
【０００８】
本発明の一側面に係る容量素子において、容量絶縁膜の下部電極上の段差被覆率が８０％以上を実現しており、この場合、容量絶縁膜の膜厚は、３０ｎｍ以上であって且つ６０ｎｍ以下であることが好ましい。
【０００９】
本発明の一側面に係る容量素子において、下部電極は、多結晶構造を有することが好ましく、この場合、該下部電極上に、多結晶構造を有する容量絶縁膜を容易に実現できる。
【００１０】
本発明の一側面に係る容量素子において、貴金属は、イリジウム、白金、及びパラジウムのうちから選択された一又は複数の材料からなることが好ましい。
【００１１】
本発明の一側面に係る容量素子において、容量絶縁膜は、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなる場合には、電子線後方散乱法を用いて得られる容量絶縁膜の（１０３）面への配向度として、８０％以上の値が実現される。
【００１２】
本発明の一側面に係る容量素子において、容量絶縁膜は、Ｂｉ4-xＬａxＴｉ3Ｏ12 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなる場合には、電子線後方散乱法を用いて得られる容量絶縁膜の（１０４）面への配向度として、８０％以上の値が実現される。
【００１３】
本発明の一側面に係る容量素子において、容量絶縁膜における下部電極との界面近傍領域における配向度は、容量絶縁膜における界面近傍領域以外の領域における配向度よりも高い。下部電極は容量素子を動作させる為に電圧を変化させる側の電極であり、下部電極との界面近傍領域における容量絶縁膜の結晶欠陥が極めて少なくできる為、安定した容量素子の動作が実現できる。
【００１４】
本発明の一側面に係る容量素子の製造方法は、基板上に、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極を形成する工程と、下部電極上にビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する工程と、容量絶縁膜上に上部電極を形成する工程とを備えた容量素子の製造方法であって、容量絶縁膜を形成する工程は、有機金属気相成長法を用いて、下部電極上にシード層を形成する工程と、有機金属気相成長法を用いて、シード層を形成する際の成膜条件とは異なる成膜条件で、シード層上に誘電体層を形成する工程とにより、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）へ配向している、シード層及び誘電体層からなる容量絶縁膜を形成する工程を含む。
【００１５】
本発明の一側面に係る容量素子の製造方法によると、互いに異なる成膜条件下で形成されたシード層及び誘電体層からなるビスマス層状ペロブスカイト構造の容量絶縁膜を形成することにより、（１  ０  ｍ＋１）面への配向性に優れたシード層の結晶性を引き継ぐよう誘電体層を形成することができ、（１  ０  ｍ＋１）面への配向性に優れたビスマス層状ペロブスカイト型構造を有する容量絶縁膜を得ることができる。また、容量絶縁膜が多結晶構造を有していることにより、単結晶膜の場合に生じる断面が凹状又は凸状の下部電極上において配向性が不連続となる現象が防止でき、立体形状の下地の電極上に、均一的に（１  ０  ｍ＋１）面に配向した容量絶縁膜を得ることができる。従って、（１  ０  ｍ＋１）面に配向した容量絶縁膜を得られるため、高速分極反転可能な容量素子を実現できる。また、有機金属気相成長法を用いるため、凹状又は凸状の下部電極上に、他の成膜方法と比較して段差被覆性の良い容量絶縁膜を形成することができ、高集積化を図ることができる。
【００１６】
本発明の一側面に係る容量素子の製造方法において、下部電極は、多結晶構造を有していることが好ましく、この場合、該下部電極上に、多結晶構造を有する容量絶縁膜を容易に実現できる。
【００１７】
本発明の一側面に係る容量素子の製造方法において、貴金属は、イリジウム、白金、及びパラジウムのうちの一又は複数の材料からなることが好ましい。
【００１８】
本発明の一側面に係る容量素子の製造方法において、下部電極は、有機金属気相成長法を用いて形成されることが好ましい。
【００１９】
本発明の一側面に係る容量素子の製造方法において、シード層を形成する工程は、有機金属気相成長法を用いて、ビスマス層状ペロブスカイト型構造の結晶相がフルオライト相からペロブスカイト相へ相転移する第１の温度よりも高い第２の温度で、供給律速下で化学反応を進行させることにより、（１ ０ ｍ＋１）（但し、ｍは、２以上の整数）面に配向するようにシード層を形成することが好ましい。
【００２０】
このようにすると、優れた配向性を有するシード層を確実に実現すると共に、該シード層の上に形成される誘電体層は、シード層の優れた配向性を引き継ぐことができる。これにより、優れた配向性を有するビスマス層状ペロブスカイト型構造を有する容量絶縁膜を実現できる。
【００２１】
本発明の一側面に係る容量素子の製造方法において、前記誘電体層を形成する工程は、有機金属気相成長法を用いて、第２の温度よりも低い第３の温度で、反応律速下で化学反応を進行させることにより、（１ ０ ｍ＋１）（但し、ｍは、２以上の整数）面に配向するように誘電体層を形成する工程とを含むことが好ましい。
【００２２】
このように、誘電体層の形成は、第２の温度よりも低温の第３の温度で、反応律速下で行われるため、段差被覆性に優れたビスマス層状ペロブスカイト型構造を有する容量絶縁膜を実現できる。その結果、所望の分極特性を有する高集積化に適した容量素子を実現できる。
【００２３】
本発明の一側面に係る容量素子の製造方法において、容量絶縁膜は、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、第２の温度は、６１０℃以上であり、第３の温度は、３００℃よりも大きく且つ４５０℃よりも小さいことが好ましい。
【００２４】
このようにすると、容量絶縁膜が、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 よりなる場合に、優れた配向性を有するシード層を確実に得ることができると共に、配向性及び段差被覆性に優れた容量絶縁膜を確実に得ることができる。
【００２５】
本発明の一側面に係る容量素子の製造方法において、容量絶縁膜は、Ｂｉ4-xＬａxＴｉ3Ｏ12 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、第３の温度は、３００℃よりも大きく且つ４５０℃よりも小さいことが好ましい。
【００２６】
このようにすると、容量絶縁膜が、Ｂｉ4-xＬａxＴｉ3Ｏ12 よりなる場合に、配向性及び段差被覆性に優れた容量絶縁膜を確実に得ることができる。
【００２７】
本発明の一側面に係る容量素子の製造方法において、シード層の膜厚は、２ｎｍ以上であって、且つ、容量絶縁膜の膜厚の約７％以下であり、容量絶縁膜の膜厚は、３０ｎｍ以上であって、且つ、６０ｎｍ以下である場合に、容量絶縁膜の下部電極上の段差被覆率は８０％以上を実現できる。
【００２８】
本発明の他の側面に係る容量素子の製造方法は、基板上に、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極を形成する工程と、下部電極上にビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する工程と、容量絶縁膜上に上部電極を形成する工程とを備えた容量素子の製造方法であって、容量絶縁膜を形成する工程は、有機金属気相成長法を用いて、ビスマス層状ペロブスカイト型の結晶相がフルオライト相からペロブスカイト相へ相転移する第１の温度よりも高い第２の温度で、反応律速下で化学反応を進行させることにより、多結晶構造を有し、且つ、（１ ０ ｍ＋１）（但し、ｍは、２以上の整数）面に配向するように容量絶縁膜を形成する工程を含む。
【００２９】
本発明の他の側面に係る容量素子の製造方法によると、（１  ０  ｍ＋１）面への配向性に優れた容量絶縁膜を得ることができる。また、容量絶縁膜が多結晶構造を有していることにより、単結晶膜の場合に生じる断面が凹状又は凸状の下部電極上において配向性が不連続となる現象が防止でき、立体形状の下地の電極上に、均一的に（１  ０  ｍ＋１）面に配向した容量絶縁膜を得ることができる。
【００３０】
本発明の他の側面に係る容量素子の製造方法において、容量絶縁膜は、Ｂｉ4-xＬａxＴｉ3Ｏ12 （但し、ｘは、０≦ｘ＜１の関係を満たす）よりなり、第２の温度は、３００℃よりも大きく且つ４５０℃よりも小さいことが好ましい。
【００３１】
このようにすると、容量絶縁膜が、Ｂｉ4-xＬａxＴｉ3Ｏ12 よりなる場合に、配向性及び段差被覆性に優れた容量絶縁膜を確実に得ることができる。また、第２の温度が３００℃よりも大きく且つ４５０℃よりも小さい温度範囲であるので、周辺回路への熱処理によるダメージを低減できる。
【００３２】
本発明の一側面に係る半導体記憶装置は、基板上に形成され、ソース領域及びドレイン領域を有するトランジスタと、基板上に、トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に、トランジスタのソース領域又はドレイン領域と電気的に接続されるように形成されたコンタクトプラグと、層間絶縁膜上にコンタクトプラグと電気的に接続されるように形成され、且つ、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極、下部電極上に形成されたビスマス層状ペロブスカイト型構造を有する容量絶縁膜、及び、容量絶縁膜上に形成された上部電極からなる容量素子とを備え、容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向している。
【００３３】
本発明の一側面に係る半導体記憶装置によると、容量絶縁膜が多結晶構造を有していることにより、単結晶膜の場合に生じる断面が凹状又は凸状の下部電極上において配向性が不連続となる現象が防止でき、立体形状の下地の電極上に、均一的に（１  ０  ｍ＋１）面に配向した容量絶縁膜を有する容量素子を備えた半導体記憶装置が実現される。
【００３４】
本発明の一側面に係る半導体記憶装置の製造方法は、基板上に、ソース領域及びドレイン領域を有するトランジスタを形成する工程と、基板上に、トランジスタを覆うように層間絶縁膜を形成する工程と、層間絶縁膜に、トランジスタのソース領域又はドレイン領域と電気的に接続されるようにコンタクトプラグを形成する工程と、層間絶縁膜上に、コンタクトプラグと電気的に接続され、且つ、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極を形成する工程と、下部電極上にビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する工程と、容量絶縁膜上に上部電極を形成する工程とを備え、容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向している。
【００３５】
本発明の一側面に係る半導体記憶装置の製造方法によると、容量絶縁膜が多結晶構造を有していることにより、単結晶膜の場合に生じる断面が凹状又は凸状の下部電極上において配向性が不連続となる現象が防止でき、立体形状の下地の電極上に、均一的に（１  ０  ｍ＋１）面に配向した容量絶縁膜を有する容量素子を備えた半導体記憶装置を製造することができる。
【発明の効果】
【００３６】
本発明によると、立体形状の下地の電極上に、段差被覆性に優れ、また、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面への配向性に優れたビスマス層状ペロブスカイト型構造を有する容量絶縁膜を備えた容量素子及び該容量素子を備えた半導体記憶装置を製造することができる。
【発明を実施するための最良の形態】
【００３７】
まず、本発明の各実施形態に共通する本発明の一側面の技術的思想について説明する。
【００３８】
本発明の各実施形態に係る容量素子及び該容量素子を含む半導体記憶装置におけるビスマス層状ペロブスカイト型構造を有する容量絶縁膜は、多結晶構造を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向している点が共通する特徴である。
【００３９】
すなわち、本発明の各実施形態における容量素子は、（１１１）面に配向した貴金属、若しくは貴金属を主成分とする貴金属の酸化物、窒化物、又は酸窒化物からなる断面が凹状又は凸状の下部電極と、下部電極上に形成されたビスマス層状ペロブスカイト型構造を有する容量絶縁膜と、容量絶縁膜上に形成された上部電極とを備えており、該容量絶縁膜は、多結晶構造を有している点に特徴を有し、且つ、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向している点に特徴を有している。
【００４０】
このように、本発明の各実施形態におけるビスマス層状ペロブスカイト型構造を有する容量絶縁膜が、多結晶構造を有することにより、単結晶膜の場合に生じる凹部又は凸部などの屈曲部において配向性が不連続となる現象を防止することができる。このため、立体形状の下地の電極上に、均一的に（１  ０  ｍ＋１）面に配向した容量絶縁膜を得ることができる。
【００４１】
以下、本発明の各実施形態に係る容量素子及びその製造方法並びに該容量素子を含む半導体記憶装置及びその製造方法について具体的に説明する。
【００４２】
（第１の実施形態）
本発明の第１の実施形態に係る容量素子及びその製造方法並びに該容量素子を含む半導体記憶装置及びその製造方法について説明する。
【００４３】
図１は、本発明の第１の実施形態に係る容量素子を含む半導体記憶装置の構造を示している。
【００４４】
図１に示すように、半導体基板１に、素子形成領域を区画する例えばシリコン酸化膜よりなる素子分離領域（ＳＴＩ：shallow trench isolation）２を形成する。続いて、素子形成領域２における半導体基板１の上に、例えばシリコン酸化膜よりなるゲート絶縁膜３及び例えばポリシリコンよりなるゲート電極４を順に積層する。続いて、半導体基板１の表層部におけるゲート電極４の側方下の領域に、ソース領域又はドレイン領域として機能する不純物拡散層５を形成する。
【００４５】
次に、半導体基板１の上に、ゲート電極４を覆うように、例えばＢ又はＰなどが添加されてなるシリコン酸化膜（ＢＰＳＧ膜）よりなる第１の層間絶縁膜６を形成した後に、該第１の層間絶縁膜６に、該第１の層間絶縁膜６を貫通し、且つ、下端が不純物拡散層５に到達する例えばタングステン又はポリシリコンよりなる第１のコンタクトプラグ７を形成する。
【００４６】
次に、第１の層間絶縁膜６の上に、下面が第１のコンタクトプラグ７の上端に接続し、且つ、断面形状が凸状である多結晶構造の下部電極８を形成する。ここで、下部電極８は、その下層が、酸素バリア材料である例えばＩｒ、ＩｒＯ2 、Ｒｕ、ＲｕＯ2 、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、及びＴａＡｌＮ等よりなる群のうちから選択されたいずれか１つの材料よりなる単層膜又は複数の材料よりなる積層膜によって構成されており、その上層が、例えばＰｔ、Ｐｄ、Ｉｒ、及びＩｒＯ2 等のうちから選択されたいずれ１つの材料又は複数の材料よりなり、且つ、（１ １ １）面に配向した貴金属よりなる導電膜によって構成されている。
【００４７】
なお、下部電極８の幅は、例えば０．２μｍ〜１．０μｍの範囲であり、さらに、下部電極８の高さは、例えば０．２μｍ〜２．０μｍの範囲である。また、下部電極８は、その高さと幅との比、すなわちアスペクト比の値が、例えば１以上となるように形成している。
【００４８】
次に、有機金属気相成長法（以下、ＭＯＣＶＤ法という。）を用いて、第１の層間絶縁膜６の上並びに下部電極８の上面及び側面に、強誘電体よりなり、後述する誘電体層の核となるシード層と、シード層上の強誘電体よりなる誘電体層とからなる（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向するビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する。なお、具体的な製法は後述する。ここでは、シード層及び誘電体層は、ほぼ一体化しているが、それぞれ、例えばＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 （但し、ｘは、０≦ｘ＜１の関係を満たす。以下、ＳＢＴＮと言う）によって構成されており、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面に配向している。また、下地の下部電極８が多結晶構造を有しているので、下部電極８の上に形成されるシード層も多結晶構造を有し、さらには、該シード層の上に形成される誘電体層も多結晶構造を有する。よって、シード層及び誘電体層よりなるビスマス層状ペロブスカイト型構造を有する容量絶縁膜は多結晶構造を有することになる。このように、下部電極８上に多結晶構造を有するビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成するので、凸状の下部電極８の屈曲部において配向性が不連続となる現象を防止することができる。
【００４９】
次に、容量絶縁膜の上に、例えばＰｔ、Ｐｄ、Ｉｒ及びＩｒＯ等のうちから選択されたいずれか１つの材料又は複数の材料よりなる導電膜を形成した後に、該導電膜及び上記のシード層、誘電体層をパターニングすることにより、パターニングされたシード層及び誘電体層によって構成されるビスマス層状ペロブスカイト型構造を有する容量絶縁膜９、並びに、導電膜よりなる上部電極１０を形成する。このようにして、下部電極８、容量絶縁膜９及び上部電極１０よりなる容量素子が形成される。
【００５０】
ここで、ＭＯＣＶＤ法を用いて形成する容量絶縁膜が有するビスマス層状ペロブスカイト型構造は、Ｂｉ2Ｏ2よりなる複数の酸化ビスマス層と、Ａm-1ＢmＯ3m+α（但し、Ａは１価、２価又は３価の金属よりなり、Ｂは４価、５価又は６価の金属よりなり、ｍは２以上の整数であり、αは０≦α≦１を満たす。）よりなる複数の擬ペロブスカイト層とが交互に積層された構造である。
【００５１】
次に、第１の層間絶縁膜６の上に、下部電極８、容量絶縁膜９及び上部電極１０よりなる容量素子を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳよりなる第２の層間絶縁膜１１を形成した後に、該第２の層間絶縁膜１１及び第１の層間絶縁膜６に、該第２の層間絶縁膜１１及び第１の層間絶縁膜６を貫通し、且つ、下端が不純物拡散層５に到達する例えばタングステン又はポリシリコンよりなる第２のコンタクトプラグ１２を形成する。
【００５２】
以上のようにして、図１に示した構造を有する第１の実施形態に係る容量素子を含む半導体記憶装置が得られる。
【００５３】
以下に、上述したビスマス層状ペロブスカイト型構造を有する容量絶縁膜９を製造する方法について、具体的に説明する。
【００５４】
図２は、本実施形態におけるシード層及び誘電体層が積層されてなるビスマス層状ペロブスカイト型構造を有する容量絶縁膜９の形成条件を示している。
【００５５】
図２に示すように、シード層の成膜については、成膜温度が５９０℃以上であり、膜厚が２ｎｍ以上であって且つ容量絶縁膜全体の膜厚の７％以下である条件下で行なう。また、強誘電体からなる誘電体層の成膜については、成膜温度が３００℃を超えて且つ４５０℃未満であり、膜厚が容量絶縁膜全体の９３％以上である条件下で行なう。また、ビスマス層状ペロブスカイト型構造を有する容量絶縁膜については、膜厚が全体として３０ｎｍ以上であって且つ６０ｎｍ以下の範囲となるように形成する。
【００５６】
上述の図２に示した形成条件を満足するように、本実施形態における容量絶縁膜９を具体的に形成する方法について、図３を参照しながら以下に説明する。
【００５７】
図３は、本実施形態における容量絶縁膜９の製造に必要な誘電体膜製造装置の断面図を模式的に示している。なお、図３における半導体基板２１は、上述の図１に示した半導体基板１に対応するものであって、以下では、凸部を有する下部電極８の上に容量絶縁膜９を製造する場合について説明している。
【００５８】
図３に示すように、まず、チャンバー２０には半導体基板２１を搭載したサセプタ２２が設置されており、半導体基板２１はサセプタ２２の内部にあるヒータ（図示せず）によって、図２に示すように、５９０℃以上の成膜温度の範囲で加熱しておく。
【００５９】
次に、図２に示したシード層の形成条件を満足しながら、ガス導入路２３から酸素ガス等のキャリアガスと共に所望の混合比に調整された複数種類のソースガスよりなる原料ガスをマスフローコントローラ（図示せず）等（ＬＦＣ・ＭＦＣ制御）を介してチャンバー２０内に導入する。ここでは、例えば、チャンバー２０内の形成温度（つまり、半導体基板２１の温度）を６１０℃、チャンバー内の形成圧力を３００Ｐａとして、ガス導入路２３からチャンバー２０内へ、例えば０.２７５×１０-3ｍＬ／ｍｉｎのＴａ／Ｓｒ混合ソースガス及び０.２４×１０-3ｍＬ／ｍｉｎのＢｉソースガスを導入すると共に、酸化剤として１.０ｍＬ／ｍｉｎの酸素を導入する。このようにすると、半導体基板２１上に、強誘電体からなる膜厚約３ｎｍのシード層が形成される。
【００６０】
また、図２にも示したように、シード層の膜厚としては、シード層としての機能、つまり、結晶が一定の面に配向するという特徴を発現するために、２ｎｍ以上形成することが望ましい。さらに、シード層の形成は供給律速条件下で行うため、シード層の下地に対する段差被覆率は約１５％となり、シード層の膜厚は、容量絶縁膜全体の膜厚の約７％以下とすることが好ましい。
【００６１】
次に、チャンバー２０内の形成温度（つまり、半導体基板２１の温度）を６１０℃から４００℃まで下げて、シード層の上に、誘電体層を膜厚約４７ｎｍ形成する。これにより、シード層及び誘電体層が積層されたＳＢＴＮからなる容量絶縁膜９が膜厚約５０ｎｍ形成される。ここで、誘電体層を形成した後の容量絶縁膜９の膜厚は、３０ｎｍ以上であって且つ６０ｎｍ以下の範囲であることが望ましい。なぜならば、誘電体層の形成は反応律速条件下で行うため、誘電体層の段差被覆特性は約８５％程度であるので、上述の３０ｎｍ以上であって且つ６０ｎｍ以下の範囲の膜厚であると、容量絶縁膜の段差被覆特性は約８０％以上となり、容量素子としてより好ましい機能を発現することができるからである。
【００６２】
その後、半導体基板２１をサセプタ２２から外して、容量絶縁膜９の製造が終了する。なお、図中には、圧力制御バルブ２４及びポンプ２５を有し且つチャンバー１０内のガスを排出するガス排出路２６が設けられている。また、本実施形態では、図３に示す容量絶縁膜製造装置を用いて説明したが、この例に限定されるものではなく、例えば後述する図９に示す製造装置を用いてもよい。
【００６３】
ここで、強誘電体よりなるシード層の形成条件として、図２に示した形成温度を満足しなければならない理由を以下に説明する。
【００６４】
本件発明者は、ＭＯＣＶＤ法を用いて、（１０３）面への配向性を向上させて所望の値以上の配向度を持つビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成できるパラメータがないか種々の検討を重ねたところ、ＭＯＣＶＤ法を用いたシード層の形成温度を上昇させることにより、シード層の（１０３）面への配向性が向上することを見い出し、その結果、該シード層の上に誘電体層が積層されてなるビスマス層状ペロブスカイト型構造を有する容量絶縁膜における（１０３）面への配向性が向上することを見出した。
【００６５】
図４（ａ）〜（ｅ）は、本実施形態に係る容量絶縁膜９の製造方法において、ＭＯＣＶＤ法における形成温度を種々変化させてシード層を形成した場合の逆格子マッピングによる評価結果を示している。
【００６６】
図４（ａ）〜（ｅ）に示すように、半導体基板の温度条件が５５０℃である場合（（ａ））には、形成されるシード層の結晶相はフルオライト相４ａのみよりなるが、温度条件が５９０℃である場合（（ｂ））には、シード層の結晶相は主として（１０３）面へ配向したペロブスカイト相４ｂよりなると共にフルオライト相４ａが混在している。さらに、温度条件が６１０℃以上（（ｃ）〜（ｅ））となると、シード層の結晶相が（１０３）面へ配向したペロブスカイト相４ｂのみよりなっていることが分かる。したがって、温度条件として６１０℃以上に設定することにより、（１０３）ペロブスカイト相４ｂが発現している結晶相を有するシード層を実現することができる。つまり、形成温度が５９０℃以上の条件下でシード層を形成することにより、該シード層の上に誘電体層が積層されたＳＢＴＮよりなる容量絶縁膜の結晶性及び（１０３）面への配向性が向上する。
【００６７】
図４（ａ）〜（ｅ）に示した結果が得られる理由としては、形成温度として５９０℃以上とすると、シード層の結晶相がフルオライト相からペロブスカイト相へ変化すること、また、ペロブスカイト相のランダム配向から、下地の（１１１）面に配向した白金よりなる下部電極８上の格子定数に適合したＳＢＴＮの（１０３）面への配向が優先的に生じること、さらには、５９０℃以上の形成温度及びソース原料では供給律速領域で反応が進行すること、また、安定してソース原料が供給されて分子の反応性が向上することなどが挙げられる。このように供給律速で反応性良く反応が進行することで、チャンバー内に存在するソースガスが均一化し且つ増大して、（１０３）面への配向度が向上することなどが挙げられる。
【００６８】
また、本件発明者は、上述の形成条件下で形成したシード層について、結晶方位測定法として電子線後方散乱（ＥＢＳＰ：Electron Back Scatter Diffraction Pattern  以下、ＥＢＳＰという）法を用いて評価したところ、図５（ａ）に示すように、形成温度が６５０℃のときには（１０３）面への配向度が９３％であった。そしてさらに、シード層の上に誘電体層が積層されてなる容量絶縁膜についても、結晶方位測定法としてＥＢＳＰ法を用いて評価したところ、図４（ｃ）に示した形成温度が６１０℃以上である条件下の場合に、容量絶縁膜の（１０３）面への配向度が８０％以上となる結果を得ることができた。
【００６９】
なお、（１０３）面への配向度の計算方法については、図５（ａ）に示した評価結果に基づいて、（１０３）面への配向を基準とした場合における配向角θ（°）のずれ量（°）から、該ずれ量（°）に対応する結晶のＥＢＳＰで測定された面積の全面積に占める割合（面積占有率（Ｓ））を求めて、そして、図５（ｂ）に示すように、ＳＢＴＮよりなる誘電体膜の結晶粒の分極が発現する方向の（１００）面の配向角成分Ｐo を得るために、面積占有率（Ｓ）にｃｏｓθを掛けてから、０°〜９０°の範囲で総和を取ったものを、（１０３）面への配向度Ｐr としている。なお、実際の計算では、各区間に対して中央値を代表値として計算に用いている。
【００７０】
ここで、図６（ａ）は、以上のようにして形成したシード層の上に誘電体層を積層してなる、ＳＢＴＮよりなるビスマス層状ペロブスカイト型構造を有する容量絶縁膜の（１０３）配向度及び段差被覆率と、誘電体層の形成温度との関係を示している。
【００７１】
まず、図６（ａ）に示す容量絶縁膜の（１０３）面への配向度については、誘電体層の形成温度が３００℃以下である場合には、容量絶縁膜の（１０３）面への配向度は２０％前後で非常に低い値である一方、３００℃を超える温度、特に３５０℃以上の形成温度である場合には、容量絶縁膜の（１０３）面への配向度は８０％台からほぼ９０％と非常に高い値であった。すなわち、形成温度が３００℃以下であれば、成膜された容量絶縁膜は、結晶性が不完全であり、誘電体層がシード層の結晶性を引き継いで結晶成長することができなかったことが分かる一方、形成温度が特に３５０℃以上であれば、成膜された容量絶縁膜は、誘電体層がシード層の（１０３）面への優れた配向性を引き継いで結晶成長していることが分かる。
【００７２】
また、同図に示す容量絶縁膜の段差被覆率については、誘電体層の形成温度が４５０℃以上である場合には、段差被覆率として実用可能な値である８０％を下回る値である一方、誘電体層の形成温度が４５０℃未満である場合には、段差被覆率として実用可能な値である８０％以上の値であった。すなわち、誘電体層の形成温度が４５０℃以上であると、誘電体層の形成は供給律速下で反応が進行し、段差被覆率が極端に低下するからである一方、誘電体層の形成温度が４５０℃未満であると、誘電体層の形成は反応律速下で反応が進行するからであることが分かる。
【００７３】
したがって、図６（ａ）に示した結果から明らかなように、容量絶縁膜の（１０３）面への配向度及び段差被覆率が８０％以上の値を実現するためには、誘電体層の形成温度は、３００℃を超えて且つ４５０℃未満であることが望ましことが分かる。
【００７４】
なお、ここで、段差被覆率とは、図６（ｂ）又は（ｃ)に示すように、凹部又は凸部を有する下地膜の上に被覆膜を形成した場合に、被覆膜における凹部の外部の最も分厚い部分の膜厚Ａに対する凹部の内部の最も薄い部分の膜厚Ｂの割合（図６（ｂ）の場合）、又は、被覆膜における凸部の上部の最も分厚い部分の膜厚Ａに対する凸部の底部の最も薄い部分の膜厚Ｂの割合（図６（ｃ）の場合）のことを意味する。
【００７５】
以上で説明したように、本実施形態では、下部電極８上に、まず、高温（すなわち、ビスマス層状ペロブスカイト型の結晶相がフルオライト相からペロブスカイト相へ相転移する第１の温度よりも高い第２の温度）の下で、ＭＯＣＶＤ法を用いて、容量絶縁膜９を構成するビスマス層状ペロブスカイト構造を有する強誘電体よりなるシード層を供給律速下で形成した後に、反応律速となるように、第２の温度よりも低い第３の温度の下で、シード層の上に誘電体層を形成する。これにより、（１１１）面に配向する下部電極８上に、シード層及び誘電体層よりなる（１０３）面への配向度が８０％以上である容量絶縁膜９が得られる。また、下部電極８上に、多結晶構造を有するビスマス層状ペロブスカイト型構造を有する容量絶縁膜９を形成するので、凸状の下部電極８の屈曲部において配向性が不連続となる現象を防止することができ、均一的に（１０３）面へ配向した容量絶縁膜が得られる。
【００７６】
なお、本実施形態では、ＳＢＴＮ（ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9）よりなるシード層及び誘電体層を用いて説明したが、他のＢｉ系層状ペブロスカイト型の誘電体薄膜、例えば、ＢＬＴ（（Ｂｉ1-xＬａx）4Ｔｉ3Ｏ12）（但し、ｘは、０≦ｘ＜１の関係を満たす）膜、ＳＢＴｉ（Ｓｒ3Ｂｉ4Ｔｉ4Ｏ15）膜を形成する場合であっても、本発明は上述と同様に適用可能である。但し、ＢＬＴを用いる場合には、シード層の形成温度が約４００℃であり、誘電体層の形成温度が約２５０〜３５０℃であれば、（１０４）面への配向性に優れた容量絶縁膜９を形成することができる。また、ＳＢＴｉを用いる場合には、ＳＢＴと同様の温度で形成すればよい。
【００７７】
また、本実施形態では、図１に示すように、凸部を有する下地の上に容量絶縁膜９を形成する場合について説明したが、後述する図７に示すように、凹部を有する下地の上に容量絶縁膜９を形成する場合であっても、本発明は同様に実施可能である。
【００７８】
また、上述した特許文献１に記載の従来例には、凹部又は凸部を有する下地上に形成する強誘電体膜の段差被覆特性を向上させる方法が開示され、強誘電体膜の成膜時には強誘電体膜の結晶化せずに、後工程で強誘電体膜を結晶化するための８００℃近傍の熱処理が必要となっているが、本実施形態によると、該従来例に比べて少なくとも１００℃程度の低温の熱処理でよい。したがって、熱処理による下地基板へのダメージを低減することができ、メモリセルトランジスタの耐熱温度が比較的低い、例えば、１１０ｎｍＣＭＯＳが形成された半導体基板上へも本実施形態の容量素子を混載することができるという優れた効果が得られる。
【００７９】
（第２の実施形態）
本発明の第２の実施形態に係る容量素子及びその製造方法並びに該容量素子を含む半導体記憶装置及びその製造方法について説明する。
【００８０】
図７は、本発明の第２の実施形態に係る容量素子を含む半導体記憶装置の構造を示している。
【００８１】
図７に示すように、半導体基板３０に、素子形成領域を区画する例えばシリコン酸化膜よりなる素子分離領域（ＳＴＩ：shallow trench isolation）３１を形成する。続いて、素子形成領域３１における半導体基板３０の上に、例えばシリコン酸化膜よりなるゲート絶縁膜３２及び例えばポリシリコンよりなるゲート電極３３を順に積層する。続いて、半導体基板３０の表層部におけるゲート電極３４の側方下の領域に、ソース領域又はドレイン領域として機能する不純物拡散層３４を形成する。
【００８２】
次に、半導体基板３０の上に、ゲート電極３３を覆うように、例えばＢ又はＰなどが添加されてなるシリコン酸化膜（ＢＰＳＧ膜）よりなる第１の層間絶縁膜３５を形成した後に、該第１の層間絶縁膜３５に、該第１の層間絶縁膜３５を貫通し、且つ、下端が不純物拡散層３４に到達する例えばタングステン又はポリシリコンよりなる第１のコンタクトプラグ３６を形成する。
【００８３】
次に、第１の層間絶縁膜３５の上に、例えばＳｉＯ2 又はＯ3ＴＥＯＳよりなる第２の層間絶縁膜３７を形成した後に、該第２の層間絶縁膜３７に第１のコンタクトプラグ３６の上端を露出する凹部３７ａを形成する。続いて、凹部３７ａの底部及び壁部に、下面が第１のコンタクトプラグ３６の上端に接続し、且つ、断面形状が凹状である多結晶構造の下部電極３８を形成する。ここで、下部電極３８は、その下層が、酸素バリア材料である例えばＩｒ、ＩｒＯ2 、Ｒｕ、ＲｕＯ2 、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、及びＴａＡｌＮ等よりなる群のうちから選択されたいずれか１つの材料よりなる単層膜又は複数の材料よりなる積層膜によって構成されており、その上層が、例えばＰｔ、Ｐｄ、Ｉｒ、及びＩｒＯ2 等のうちから選択されたいずれ１つの材料又は複数の材料よりなり、且つ、（１ １ １）面に配向した貴金属よりなる導電膜によって構成されている。
【００８４】
なお、下部電極３８の幅は、例えば０．２μｍ〜１．０μｍの範囲であり、さらに、下部電極３８の高さは、例えば０．２μｍ〜２．０μｍの範囲である。また、下部電極３８は、その高さと幅との比、すなわちアスペクト比の値が、例えば１以上となるように形成している。
【００８５】
次に、ＭＯＣＶＤ法を用いて、凹部３７ａの内部を含む第２の層間絶縁膜３７の上に、強誘電体よりなり、（１  ０  ｍ＋１）（但し、ｍは、２以上の整数）面へ配向するビスマス層状ペロブスカイト型構造を有する容量絶縁膜を形成する（なお、具体的な製法は後述する。）。ここで、容量絶縁膜は、例えばＢＬＴ（（Ｂｉ1-xＬａx）4Ｔｉ3Ｏ12）（但し、ｘは、０≦ｘ＜１の関係を満たす）膜によって構成されており、（１  ０  ４）（但し、ｍは、２以上の整数）面に配向している。また、下地の下部電極３８が多結晶構造を有しているので、下部電極３８の上に形成される容量絶縁膜は多結晶構造を有することになる。このように、下部電極３８上に多結晶構造を有する容量絶縁膜を形成するので、凹状の下部電極３８の屈曲部において配向性が不連続となる現象を防止することができる。
【００８６】
次に、容量絶縁膜の上に、例えばＰｔ、Ｐｄ、Ｉｒ及びＩｒＯ等のうちから選択されたいずれか１つの材料又は複数の材料よりなる導電膜を形成した後に、該導電膜及び上記の容量絶縁膜をパターニングすることにより、ビスマス層状ペロブスカイト型構造を有する容量絶縁膜３９、及び、導電膜よりなる上部電極４０を形成する。このようにして、下部電極３８、容量絶縁膜３９及び上部電極４０よりなる容量素子が形成される。
【００８７】
ここで、ＭＯＣＶＤ法を用いて形成する容量絶縁膜は、Ｂｉ2Ｏ2よりなる複数の酸化ビスマス層と、Ａm-1ＢmＯ3m+α（但し、Ａは１価、２価又は３価の金属よりなり、Ｂは４価、５価又は６価の金属よりなり、ｍは２以上の整数であり、αは０≦α≦１を満たす。）よりなる複数の擬ペロブスカイト層とが交互に積層された構造を有する。
【００８８】
次に、第２の層間絶縁膜３７の上に、下部電極３８、容量絶縁膜３９及び上部電極４０よりなる容量素子を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳよりなる第３の層間絶縁膜４１を形成した後に、該第３の層間絶縁膜４１、第２の層間絶縁膜３７及び第１の層間絶縁膜３５に、これらの膜を貫通し、且つ、下端が不純物拡散層３４に到達する例えばタングステン又はポリシリコンよりなる第２のコンタクトプラグ４２を形成する。
【００８９】
以上のようにして、図７に示した構造を有する第２の実施形態に係る容量素子を含む半導体記憶装置が得られる。
【００９０】
以下に、上述したビスマス層状ペロブスカイト型構造を有する容量絶縁膜３９を製造する方法について、具体的に説明する。
【００９１】
図８は、本実施形態における容量絶縁膜３９の形成条件を示している。
【００９２】
図８に示すように、容量絶縁膜３９の形成については、形成温度が３００℃を超えて且つ５００℃未満である条件下で行なう。
【００９３】
上述の図８に示した形成条件を満足するように、本実施形態における容量絶縁膜３９を具体的に形成する方法について、図９を参照しながら以下に説明する。
【００９４】
図９は、本実施形態に係る容量絶縁膜３９の製造に必要な誘電体膜製造装置の断面図を模式的に示している。なお、図３における半導体基板５１は、上述の図７に示した半導体基板３０に対応するものであって、以下では、凹部３７ａを有する下部電極３８の上に容量絶縁膜３９を製造する場合について説明している。
【００９５】
図９に示すように、チャンバー５０には半導体基板５１を搭載したサセプタ５２が設置されており、半導体基板５１はサセプタ５２の内部にあるヒータ（図示せず）によって、図９に示した成膜温度の範囲で加熱しておく。
【００９６】
次に、図９に示した形成温度の条件を満足するように、ガス導入路５４から酸素ガス等のキャリアガスと共に所望の混合比に調整された複数種類のソースガスよりなる原料ガスをマスフローコントローラ（図示せず）等（ＬＦＣ・ＭＦＣ制御）を介してチャンバー５０内にガスノズル５３から分散させて導入する。ここでは、例えば、チャンバー５０内の形成温度を４００℃（半導体基板５１の温度）、形成圧力を５００Ｐａとして、ガス導入路５４からチャンバー５０内へ、例えば０.０２×１０-3ｍＬ／ｍｉｎのＬａソースガス、０.０５×１０-3ｍＬ／ｍｉｎのＴｉソースガス、及び０.０８×１０-3ｍＬ／ｍｉｎのＢｉソースガスを導入すると共に、酸化剤として１.２３ｍＬ／ｍｉｎの酸素を導入する。このようにすると、半導体基板５１上に、強誘電体としてＢＬＴからなる容量絶縁膜が約３ｎｍ形成される。
【００９７】
その後、半導体基板５１をサセプタ５２から外して、容量絶縁膜の製造が終了する。なお、図中には、圧力制御バルブ５５及びポンプ５６を有し且つチャンバー５０内のガスを排出するガス排出路５７が設けられている。また、本実施形態では、図９に示す誘電体膜製造装置を用いて説明したが、この例に限定されるものではなく、例えば前述した図３に示した製造装置を用いてもよい。
【００９８】
以上のように、本実施形態では、第１の実施形態とは異なり、シード層を形成することなく強誘電体よりなる容量絶縁膜を下部電極３８上に形成している。本実施形態における容量絶縁膜は、ＢＬＴよりなる強誘電体を用いており、ＳＢＴＮよりなる強誘電体を用いた場合とは異なって、ＢＬＴは構成元素としてＳｒを含んでいない。このため、ＢＬＴよりなる強誘電体の場合には、ＳＢＴＮよりなる強誘電体の場合と比較して、相転位温度を相対的に低くすることができる。すなわち、下部電極３８上にシード層を形成しないで強誘電体層を直接形成する本実施形態の場合であっても、相転位温度以上であって、且つ、反応律速となる形成温度の範囲が存在し、図８に示したように、この形成温度として、３００℃を超えて且つ５００℃未満、より好ましくは、後述するように３５０℃以上で且つ４５０℃以下である。このような温度範囲で容量絶縁膜を形成する場合には、上記の特許文献に示した従来例と比較して低温で形成することができるので、形成されるＢＬＴよりなる容量絶縁膜の（１０４）面への配向性を向上させることができる。その結果、下地基板など周辺回路への熱によるダメージを低減することができる。つまり、より好ましく３５０℃以上で且つ４５０℃以下の形成温度で容量絶縁膜を形成すると、メモリセルトランジスタの耐熱温度が第１の実施形態よりなお一層低い、例えば、６５ｎｍＣＭＯＳや４５ｎｍＣＭＯＳが形成された半導体基板上へも本実施形態の容量素子を混載することができる。また、下部電極８３上に、多結晶構造を有する容量絶縁膜を形成するので、凹状の下部電極３８の屈曲部において配向性が不連続となる現象を防止することができ、均一的に（１０４）面へ配向した容量絶縁膜が得られる。
【００９９】
また、ＢＬＴは容量絶縁膜の構成元素としてＳｒを含んでいないので、ＳＢＴＮよりなる強誘電体の場合と比較してＢｉ抜けが起こりやすい。このため、Ｂｉ抜けを防止するためには、形成圧力として、５００Ｐａ以上であることが好ましい。
【０１００】
ここで、図１０は、以上のようにして形成したＢＬＴよりなる容量絶縁膜の（１０４）配向度及び段差被覆率と形成温度との関係を示している。
【０１０１】
まず、図１０に示す容量絶縁膜の（１０４）面への配向度については、容量絶縁膜の形成温度が３００℃未満である場合には、容量絶縁膜の（１０４）面への配向度は６０％を下回る値である一方、３００℃を超える温度である場合には、容量絶縁膜の（１０４）面への配向度は６０％を上回る値であり、特に、３５０℃以上の形成温度である場合には、容量絶縁膜の（１０４）面への配向度は８０％台からほぼ９０％と非常に高い値であった。すなわち、形成温度が３００℃以上、特に３５０℃以上であれば、成膜された容量絶縁膜は（１０３）面への配向性が良好な結晶性を有していることが分かる。
【０１０２】
また、同図に示す容量絶縁膜の段差被覆率については、形成温度が５００℃である場合には、段差被覆率として実用可能な値である８０％を下回る値である一方、形成温度が５００℃未満である場合には、段差被覆率として実用可能な値である８０％以上の値であった。すなわち、容量絶縁膜の形成温度が５００℃以上であると、容量絶縁膜の形成は供給律速下で反応が進行し、段差被覆率が低下するからである一方、容量絶縁膜の形成温度が５００℃未満であると、容量絶縁膜の形成は反応律速下で反応が進行するからであることが分かる。
【０１０３】
したがって、図１０に示した結果から明らかなように、容量絶縁膜の（１０４）面への配向度及び段差被覆率が８０％以上の値を実現するためには、形成温度は、３００℃を超えて且つ５００℃未満、特に、３００℃以上で且つ４５０℃以下であることが望ましことが分かる。
【０１０４】
また、本件発明者が、図８に示した形成条件を満たす４００℃である形成温度の条件下で形成した容量絶縁膜について、ＥＢＳＰ法を用いて評価したところ、図１１に示すように、容量絶縁膜の（１０４）面への配向度が９３％であった。
【０１０５】
また、図１２は、本実施形態におけるＢＬＴを用いて形成した容量絶縁膜よりなる容量絶縁膜３９を有する容量素子に関する、容量絶縁膜３９の面積（μｍ）と残留分極２Ｐｒ（μＣ／ｃｍ2 ）との関係を示している。
【０１０６】
図１２から明らかなように、容量絶縁膜３９を有する容量素子の残留分極２Ｐｒは、容量絶縁膜３９の面積が０．１５μｍ2 〜９μｍ2 という範囲で、残留分極２Ｐｒの実用的な値である１０μＣ／ｃｍ2 以上を達成していることが分かる。
【０１０７】
なお、本実施形態では、ＢＬＴ（（Ｂｉ1-xＬａx）4Ｔｉ3Ｏ12）よりなる容量絶縁膜を用いて説明したが、Ｓｒを含まないＢｉ系層状ペブロスカイト型の強誘電体薄膜を形成する場合であっても、本発明は同様に適用可能である。
【産業上の利用可能性】
【０１０８】
本発明は、立体形状の下地の電極上に強誘電体膜が形成された容量素子及び該容量素子を備えた半導体記憶装置にとって有用である。
【図面の簡単な説明】
【０１０９】
【図１】本発明の第１の実施形態に係る容量素子を含む半導体記憶装置の構造を示す要部断面図である。
【図２】本発明の第１の実施形態における誘電体層の形成条件を示す図である。
【図３】本発明の第１の実施形態における誘電体膜製造装置の断面模式図である。
【図４】（ａ）〜（ｅ）は、本発明の第１の実施形態におけるシード層の逆格子マッピングによる評価結果図である。
【図５】（ａ）は、本発明の第１の実施形態におけるシード層のＥＢＳＰ法による評価結果を示す図であり、（ｂ）は、本発明の第１の実施の形態における（１０３）面への配向配の計算方法を説明するための図である。
【図６】（ａ）は、本発明の第１の実施形態における誘電体層の形成温度と、誘電体層の（１０３）面への配向度及び段差被覆率との関係図であり、（ｂ）及び（ｃ）は、段差被覆率の定義をするための断面模式図である。
【図７】本発明の第２の実施形態に係る容量素子を含む半導体記憶装置の構造を示す要部断面図である。
【図８】本発明の第２の実施形態における容量絶縁膜の形成条件を示す図である。
【図９】本発明の第２の実施形態における誘電体膜製造装置の断面模式図である。
【図１０】本発明の第２の実施形態における容量絶縁膜の形成温度と、容量絶縁膜の（１０４）面への配向度及び段差被覆率との関係図である。
【図１１】本発明の第２の実施形態における容量絶縁膜のＥＢＳＰ法による評価結果を示す図である。
【図１２】本発明の第２の実施形態における容量絶縁膜の面積と該容量絶縁膜を有する容量素子の残留分極２Ｐｒとの関係図である。
【符号の説明】
【０１１０】
１、３０  半導体基板
２、３１  素子分離領域
３、３２  ゲート絶縁膜
４、３３  ゲート電極
５、３４  不純物拡散領域
６、３５  第１の層間絶縁膜
７、３６  第１のコンタクトプラグ
８、３８  下部電極
９、３９  容量絶縁膜
１０、４０  上部電極
１１、３７  第２の層間絶縁膜
３７ａ  凹部
１２、４２  第２のコンタクトプラグ
４１  第３の層間絶縁膜
２０、５０  チャンバー
２１、５１  半導体基板
２２、５２  サセプタ
２３、５４  ガス導入路
２４、５５  ガス制御バルブ
２５、５６  ポンプ
２６、５７  ガス排出路
５３  ガスノズル
【図１】
2007288041.tif 000003
【図２】
2007288041.tif 000004
【図３】
2007288041.tif 000005
【図６】
2007288041.tif 000006
【図７】
2007288041.tif 000007
【図８】
2007288041.tif 000008
【図９】
2007288041.tif 000009
【図１１】
2007288041.tif 000010
【図１２】
2007288041.tif 000011
【図４】
2007288041.tif 000012
【図５】
2007288041.tif 000013
【図１０】
2007288041.tif 000014