(57)【要約】【課題】受信していない側のＩＦ端子から受信している側のＩＦ端子への輻射を軽減する。【解決手段】アナログ・デジタル共用チューナ１は、アナログ放送及びデジタル放送のどちらを受信中であるかを判別し、アナログ放送を受信中であると判別した場合には、デジタルＩＦ−ＡＧＣ回路１７に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別した場合には、アナログＩＦ−ＡＧＣ回路１８に対して、最小利得での制御を指示する利得指示回路１９を備えている。【選択図】図１
2007288373.tif 000002
【特許請求の範囲】
【請求項１】
アナログ放送及びデジタル放送を受信可能に構成されたアナログ・デジタル共用チューナであって、
アナログ放送に対応する中間周波数信号である第１中間周波数信号の利得を制御する第１利得制御手段と、
デジタル放送に対応する中間周波数信号である第２中間周波数信号の利得を制御する第２利得制御手段と、
アナログ放送及びデジタル放送のどちらを受信中であるかを判別する判別手段と、
前記判別手段によって、アナログ放送を受信中であると判別された場合に、前記第２利得制御手段に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別された場合に、前記第１利得制御手段に対して、最小利得での制御を指示する利得指示手段と
を備えることを特徴とするアナログ・デジタル共用チューナ。
【請求項２】
前記第１利得制御手段は、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路を備え、
前記第２利得制御手段は、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路を備えることを特徴とする請求項１に記載のアナログ・デジタル共用チューナ。
【請求項３】
前記第１中間周波数信号を復調するアナログ復調手段、及び、前記第２中間周波数信号を復調するデジタル復調手段の少なくとも一方を備えることを特徴とする請求項１又は請求項２に記載のアナログ・デジタル共用チューナ。
【請求項４】
前記第２中間周波数信号を復調するデジタル復調手段と、
前記デジタル復調手段により復調された信号に対してＭＰＥＧ方式のデコード処理を施すＭＰＥＧデコーダと
を備えることを特徴とする請求項１又は請求項２に記載のアナログ・デジタル共用チューナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルテレビジョン放送などの高周波信号を受信するためのアナログ・デジタル共用チューナに関するものである。
【０００２】
近年、放送のデジタル化が進行し、アナログ放送及びデジタル放送を受信することができるアナログ・デジタル共用チューナの必要性が高まってきている。また、デジタル放送は、従来のアナログ放送と同じチャンネル帯域幅を持つため、信号の受信から中間周波信号（以下、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号という）への周波数の変換までを１のチューナで構成することが可能となっており、種々のアナログ・デジタル共用チューナが提案されている（特許文献１参照）。
【特許文献１】特開２００３−２０４２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一方、アナログ・デジタル共用チューナでは、近接するデジタルＩＦ端子とアナログ出力端子の双方が同一の信号を出力することになるため、一方の端子から出力されたＩＦ信号が他方の端子に輻射され、同一チャンネル妨害（アナログ側の画面ではゴースト等の問題、デジタル側では入力感度の低下）の原因となる。
【０００４】
本発明は、上記課題に鑑みてなされたもので、受信していない側のＩＦ端子から受信している側のＩＦ端子への輻射を軽減するアナログ・デジタル共用チューナを提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記目的を達成すべく、請求項１に記載のアナログ・デジタル共用チューナは、アナログ放送及びデジタル放送を受信可能に構成されたアナログ・デジタル共用チューナであって、アナログ放送に対応する中間周波数信号である第１中間周波数信号の利得を制御する第１利得制御手段と、デジタル放送に対応する中間周波数信号である第２中間周波数信号の利得を制御する第２利得制御手段と、アナログ放送及びデジタル放送のどちらを受信中であるかを判別する判別手段と、前記判別手段によって、アナログ放送を受信中であると判別された場合に、前記第２利得制御手段に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別された場合に、前記第１利得制御手段に対して、最小利得での制御を指示する利得指示手段とを備えることを特徴としている。
【０００６】
請求項２に記載のアナログ・デジタル共用チューナは、請求項１に記載のアナログ・デジタル共用チューナであって、前記第１利得制御手段が、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路を備え、前記第２利得制御手段が、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路を備えることを特徴としている。
【０００７】
請求項３に記載のアナログ・デジタル共用チューナは、請求項１又は請求項２に記載のアナログ・デジタル共用チューナであって、前記第１中間周波数信号を復調するアナログ復調手段、及び、前記第２中間周波数信号を復調するデジタル復調手段の少なくとも一方を備えることを特徴としている。
【０００８】
請求項４に記載のアナログ・デジタル共用チューナは、請求項１又は請求項２に記載のアナログ・デジタル共用チューナであって、前記第２中間周波数信号を復調するデジタル復調手段と、前記デジタル復調手段により復調された信号に対してＭＰＥＧ方式のデコード処理を施すＭＰＥＧデコーダとを備えることを特徴としている。
【発明の効果】
【０００９】
請求項１に記載の発明によれば、アナログ放送を受信中であると判別された場合に、デジタル放送に対応する中間周波数信号である第２中間周波数信号の利得を制御する第２利得制御手段に対して、最小利得での制御が指示され、デジタル放送を受信中であると判別された場合に、アナログ放送に対応する中間周波数信号である第１中間周波数信号の利得を制御する第１利得制御手段に対して、最小利得での制御が指示されるため、受信していない側のＩＦ端子から受信している側のＩＦ端子への輻射を効果的に軽減することができる。
【００１０】
請求項２に記載の発明によれば、アナログ放送に対応する中間周波数信号である第１中間周波数信号の利得を制御する第１利得制御手段が、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路を備え、デジタル放送に対応する中間周波数信号である第２中間周波数信号の利得を制御する第２利得制御手段が、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路を備えるため、第１利得制御手段及び第２利得制御手段が適正な構成で実現される。
【００１１】
請求項３に記載の発明によれば、第１中間周波数信号を復調するアナログ復調手段、及び、第２中間周波数信号を復調するデジタル復調手段の少なくとも一方を備えるため、アナログ放送に対応する中間周波数信号及びデジタル放送に対応する中間周波数信号の少なくとも一方の復調処理を行うアナログ・デジタル共用チューナを実現できる。
【００１２】
請求項４に記載の発明によれば、デジタル復調手段により復調された信号に対してＭＰＥＧ方式のデコード処理を施すＭＰＥＧデコーダを備えるため、デジタル復調手段により復調された信号に対してＭＰＥＧ方式のデコード処理を施し、画像信号及び音声信号を出力することの可能なアナログ・デジタル共用チューナを実現できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係るアナログ・デジタル共用チューナについて図面を用いて説明する。
まず、従来のアナログ・デジタル共用チューナの構成を説明する。図７は、従来のアナログ・デジタル共用チューナの構成の一例を示す構成図である。デジタル・アナログ共用チューナ１Ａは、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号入力端子１１、ＲＦ利得制御回路１２、混合回路１３、局部発振回路１４、及びＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路１５を備えている。これらは、ＲＦ信号を受け付けてＩＦ信号に変換する処理を行うものである。また、デジタル・アナログ共用チューナ１Ａは、バンドパスフィルタ２１、２２、２３を備えている。バンドパスフィルタ２１、２２、２３は、ＩＦ信号に重畳されたノイズ成分を除去するため、所定の帯域のみを通過させる信号フィルタである。
【００１４】
ＲＦ信号入力端子１１は、ＲＦ信号を受け付ける端子である。ＲＦ利得制御回路１２は、後述する増幅回路４２から受けるＲＦ利得制御信号に基づいて、受け付けられたＲＦ信号を所定の信号レベルに制御する回路である。混合回路１３、局部発振回路１４およびＰＬＬ回路１５は、ＲＦ信号をＩＦ信号に周波数変換する回路である。混合回路１３は、ＲＦ信号を局部発振回路１４から出力される局部発振信号とミキシングしてＩＦ信号に周波数変換するものである。局部発振回路１４は、ＰＬＬ回路１５により制御されて局部発振信号を混合回路１３へ出力するものである。ＰＬＬ回路１５は、局部発振回路１４を制御するものである。
【００１５】
また、デジタル・アナログ共用チューナ１Ａは、ＩＦ信号をアナログ復調系統とデジタル復調系統に分配するＩＦ信号分配回路１６を備えている。更に、デジタル・アナログ共用チューナ１Ａは、アナログ変調されているＩＦ信号を復調するアナログ復調回路９２を備えている。また、デジタル・アナログ共用チューナ１Ａは、アナログ復調回路９２の出力端子として、画像信号を出力するビデオ（ＶＩＤＥＯ）出力端子９３、及び、音声信号を出力するオーディオ（ＡＵＤＩＯ）出力端子９４を備えている。
【００１６】
更に、デジタル・アナログ共用チューナ１Ａは、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタ３１、３２、デジタルＩＦ−ＡＧＣ回路１７、及び、増幅器４５を備えている。これらの回路は、デジタル変調されているＩＦ信号を出力するための処理に関するものである。デジタルＩＦ−ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路１７は、デジタルＩＦ−ＡＧＣ端子５２からの入力に基づいてデジタルＩＦ信号の利得を制御するものである。
【００１７】
次に、デジタル・アナログ共用チューナ１Ａの動作について説明する。デジタル・アナログ共用チューナ１Ａにおいては、ＲＦ信号入力端子１１に入力され、バンドパスフィルタ２１、２２により帯域フィルタリングされたＲＦ信号は、増幅器４１及びＲＦ利得制御回路１２によって所定の信号レベルに制御される。そして、ＲＦ信号は、混合回路１３により、ＰＬＬ回路１５によって制御されて局部発振回路１４から出力された局部発振信号とミキシングされ、ＩＦ信号に変換される。
【００１８】
増幅回路４４により増幅されたＩＦ信号は、ＩＦ信号分配回路１６により、アナログ復調処理を行う系統とデジタル出力処理を行う系統とに分配される。そして、アナログ放送が受信されているときは、ＩＦ信号（＝アナログＩＦ信号）は、アナログ復調回路９２により復調され、ビデオ出力端子９３、及び、音声信号を出力するオーディオ出力端子９４から出力される。デジタル放送が受信されているときは、ＩＦ信号（＝デジタルＩＦ信号）は、ＳＡＷフィルタ３１、３２により帯域フィルタリングされた後、デジタルＩＦ−ＡＧＣ回路１７、及び、増幅回路４５により増幅され、デジタルＩＦ出力端子５１から出力される。
【００１９】
＜第１実施形態＞
図１は、本発明に係るアナログ・デジタル共用チューナの構成の一例（第１実施形態）を示す構成図である。上述の従来のアナログ・デジタル共用チューナ１Ａと同様の構成については、同一の参照符号を付し、その説明を省略する。本発明の第１実施形態に係るアナログ・デジタル共用チューナ１は、利得指示回路１９を備え、アナログ復調回路９２に換えて、アナログＩＦ−ＡＧＣ回路１８、増幅器４６、アナログＩＦ−ＡＧＣ端子５３及び、アナログＩＦ出力端子５４を備えている点でアナログ・デジタル共用チューナ１Ａと相違している。
【００２０】
利得指示回路１９（判別手段、利得指示手段に相当する）は、デジタルＩＦ−ＡＧＣ端子５２及びアナログＩＦ−ＡＧＣ端子５３からの入力に基づいて、デジタルＩＦ−ＡＧＣ回路１７及びアナログＩＦ−ＡＧＣ回路１８に対して利得を指示するものである。具体的には、利得指示回路１９は、まず、アナログ放送及びデジタル放送のどちらを受信中であるかを判別する。そして、利得指示回路１９は、アナログ放送を受信中であると判別した場合には、デジタルＩＦ−ＡＧＣ回路１７に対して、最小利得での制御を指示し、アナログＩＦ−ＡＧＣ回路１８に対して、通常利得での制御を指示する。一方、デジタル放送を受信中であると判別した場合には、利得指示回路１９は、アナログＩＦ−ＡＧＣ回路１８に対して、最小利得での制御を指示し、デジタルＩＦ−ＡＧＣ回路１７に対して、通常利得での制御を指示するものである。
【００２１】
アナログＩＦ−ＡＧＣ回路１８（第１利得制御手段に相当する）は、利得指示回路１９からの指示に基づいて、ＩＦ信号分配回路１６により分配されたＩＦ信号の内、アナログ変調されているＩＦ信号に対する利得を制御するものである。デジタルＩＦ−ＡＧＣ回路１７（第２利得制御手段に相当する）は、利得指示回路１９からの指示に基づいて、ＩＦ信号分配回路１６により分配されたＩＦ信号の内、デジタル変調されているＩＦ信号に対する利得を制御するものである。増幅器４６は、デジタルＩＦ−ＡＧＣ回路１７の出力を所定の信号レベルに増幅し、デジタルＩＦ出力端子５４から出力するものである。
【００２２】
また、デジタルＩＦ−ＡＧＣ回路１７及びアナログＩＦ−ＡＧＣ回路１８は、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路で構成されている。すなわち、下記の４つの形態のいずれかである。
（１）デジタルＩＦ−ＡＧＣ回路１７がフォワード型ＡＧＣ回路であって、且つ、アナログＩＦ−ＡＧＣ回路１８がフォワード型ＡＧＣ回路である。
（２）デジタルＩＦ−ＡＧＣ回路１７がフォワード型ＡＧＣ回路であって、且つ、アナログＩＦ−ＡＧＣ回路１８がリバース型ＡＧＣ回路である。
（３）デジタルＩＦ−ＡＧＣ回路１７がリバース型ＡＧＣ回路であって、且つ、アナログＩＦ−ＡＧＣ回路１８がフォワード型ＡＧＣ回路である。
（４）デジタルＩＦ−ＡＧＣ回路１７がリバース型ＡＧＣ回路であって、且つ、アナログＩＦ−ＡＧＣ回路１８がリバース型ＡＧＣ回路である。
【００２３】
次に、デジタル・アナログ共用チューナ１の動作について説明する。デジタル・アナログ共用チューナ１においては、ＲＦ信号入力端子１１に入力され、バンドパスフィルタ２１、２２により帯域フィルタリングされたＲＦ信号は、増幅器４１及びＲＦ利得制御回路１２によって所定の信号レベルに制御される。そして、ＲＦ信号は、混合回路１３により、ＰＬＬ回路１５によって制御されて局部発振回路１４から出力された局部発振信号とミキシングされ、ＩＦ信号に変換される。
【００２４】
増幅回路４４により増幅されたＩＦ信号は、ＩＦ信号分配回路１６により、アナログ出力処理を行う系統とデジタル出力処理を行う系統とに分配される。そして、アナログ放送が受信されているときは、利得指示回路１９によって、デジタルＩＦ−ＡＧＣ回路１７に対して、最小利得での制御が指示され、アナログＩＦ−ＡＧＣ回路１８に対して、通常利得での制御が指示される。更に、アナログＩＦ信号は、アナログＩＦ−ＡＧＣ回路１８、増幅器４６によって増幅され、アナログＩＦ出力端子５４から出力される。
【００２５】
デジタル放送が受信されているときは、利得指示回路１９によって、デジタルＩＦ−ＡＧＣ回路１７に対して、通常利得での制御が指示され、アナログＩＦ−ＡＧＣ回路１８に対して、最小利得での制御が指示される。更に、デジタルＩＦ信号は、ＳＡＷフィルタ３１、３２により帯域フィルタリングされた後、ＩＦ−ＡＧＣ回路１７、及び、増幅回路４５により増幅され、デジタルＩＦ出力端子５１から出力される。
【００２６】
このようにして、アナログ放送を受信中であると判別された場合に、デジタル放送に対応するＩＦ信号であるデジタルＩＦ信号の利得を制御するデジタルＩＦ−ＡＧＣ回路１７に対して、最小利得での制御が指示され、デジタル放送を受信中であると判別された場合に、アナログ放送に対応するＩＦ信号であるアナログＩＦ信号の利得を制御するアナログＩＦ−ＡＧＣ回路１８に対して、最小利得での制御が指示されるため、受信していない側のＩＦ端子から受信している側のＩＦ端子への輻射を効果的に軽減することができる。
【００２７】
すなわち、アナログ放送を受信中である場合には、デジタルＩＦ出力端子５１から出力される信号による、アナログＩＦ出力端子５４への輻射が軽減される。また、逆に、デジタル放送を受信中である場合には、アナログＩＦ出力端子５４から出力される信号による、デジタルＩＦ出力端子５１への輻射が軽減されるのである。
【００２８】
また、デジタルＩＦ−ＡＧＣ回路１７及びアナログＩＦ−ＡＧＣ回路１８は、フォワード型ＡＧＣ回路又はリバース型ＡＧＣ回路で構成されているため、デジタルＩＦ−ＡＧＣ回路１７及びアナログＩＦ−ＡＧＣ回路１９が適正な構成で実現される。なお、デジタル・アナログ共用チューナ１において、図１の一点鎖線の上側及び左側に含まれる回路等を、以下の説明において便宜上、チューナ部１００という。
【００２９】
＜第２実施形態＞
図２は、本発明に係るアナログ・デジタル共用チューナの別の構成（第２実施形態）を示す構成図である。第２実施形態に係るアナログ・デジタル共用チューナは、図１に示す第１実施形態に係るアナログ・デジタル共用チューナ１に加え、デジタル復調回路６１を備えている。デジタル復調回路６１は、チューナ部１００のデジタルＩＦ出力端子５１からのデジタルＩＦ信号を復調してＴＳ出力端子６２から出力するものである。
【００３０】
このように、デジタル復調回路６１を備えることにより、デジタル放送に対応するＩＦ信号の復調処理を行うアナログ・デジタル共用チューナが実現される。
【００３１】
＜第３実施形態＞
図３は、本発明に係るアナログ・デジタル共用チューナの更に別の構成（第３実施形態）を示す構成図である。第３実施形態に係るアナログ・デジタル共用チューナは、図１に示す第１実施形態に係るアナログ・デジタル共用チューナ１に加え、アナログ復調回路７１を備えている。アナログ復調回路７１は、チューナ部１００のアナログＩＦ出力端子５４からのアナログＩＦ信号を復調して、画像信号及び音声信号をそれぞれ、ビデオ（ＶＩＤＥＯ）出力端子７２、及び、オーディオ（ＡＵＤＩＯ）出力端子７３から出力するものである。
【００３２】
このように、アナログ復調回路７１を備えることにより、アナログ放送に対応するＩＦ信号の復調処理を行い、アナログ放送に対応する画像信号及び音声信号を出力可能なアナログ・デジタル共用チューナが実現される。
【００３３】
＜第４実施形態＞
図４は、本発明に係るアナログ・デジタル共用チューナの更に別の構成（第４実施形態）を示す構成図である。第４実施形態に係るアナログ・デジタル共用チューナは、図２に示す第２実施形態に係るアナログ・デジタル共用チューナに加え、アナログ復調回路７１を備えている。アナログ復調回路７１は、チューナ部１００のアナログＩＦ出力端子５４からのアナログＩＦ信号を復調して、画像信号及び音声信号をそれぞれ、ビデオ（ＶＩＤＥＯ）出力端子７２、及び、オーディオ（ＡＵＤＩＯ）出力端子７３から出力するものである。
【００３４】
このように、デジタル復調回路６１及びアナログ復調回路７１を備えることにより、デジタル放送に対応するＩＦ信号及びアナログ放送に対応するＩＦ信号の復調処理を行うアナログ・デジタル共用チューナが実現される。
【００３５】
＜第５実施形態＞
図５は、本発明に係るアナログ・デジタル共用チューナの更に別の構成（第５実施形態）を示す構成図である。第５実施形態に係るアナログ・デジタル共用チューナは、図２に示す第２実施形態に係るアナログ・デジタル共用チューナに加え、ＭＰＥＧデコーダ８１を備えている。ＭＰＥＧデコーダ８１は、デジタル復調回路６１のＴＳ出力端子６２から出力されるデジタル復調信号に対して、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）方式のデコード処理を施し、得られた画像信号及び音声信号をそれぞれ、ビデオ（ＶＩＤＥＯ）出力端子８２、及び、オーディオ（ＡＵＤＩＯ）出力端子８３から出力するものである。
【００３６】
このように、ＭＰＥＧデコーダ８１を備えることにより、デジタル放送に対応するＩＦ信号が復調された信号に対して、ＭＰＥＧ方式のデコード処理を施し、デジタル放送に対応する画像信号及び音声信号を出力することの可能なアナログ・デジタル共用チューナが実現される。
【００３７】
＜第６実施形態＞
図６は、本発明に係るアナログ・デジタル共用チューナの更に別の構成（第６実施形態）を示す構成図である。第６実施形態に係るアナログ・デジタル共用チューナは、図４に示す第４実施形態に係るアナログ・デジタル共用チューナに加え、ＭＰＥＧデコーダ８１を備えている。ＭＰＥＧデコーダ８１は、デジタル復調回路６１のＴＳ出力端子６２から出力されるデジタル復調信号に対して、ＭＰＥＧ方式のデコード処理を施し、得られた画像信号及び音声信号をそれぞれ、ビデオ（ＶＩＤＥＯ）出力端子８２、及び、オーディオ（ＡＵＤＩＯ）出力端子８３から出力するものである。
【００３８】
このように、アナログ復調回路７１を備えることにより、アナログ放送に対応するＩＦ信号の復調処理を行い、アナログ放送に対応する画像信号及び音声信号を出力することが可能で、且つ、デジタル復調回路６１及びＭＰＥＧデコーダ８１を備えることにより、デジタル放送に対応するＩＦ信号が復調された信号に対して、ＭＰＥＧ方式のデコード処理を施し、デジタル放送に対応する画像信号及び音声信号を出力することの可能なアナログ・デジタル共用チューナが実現される。
【００３９】
なお、本発明は、以下の形態にも適用可能である。
（Ａ）第１〜第６実施形態では、判別手段及び利得指示手段が１の回路（利得指示回路１９）から構成されている場合について説明したが、２以上の回路から構成されている形態でもよい。例えば、判別手段及び利得指示手段がそれぞれ１の回路から構成される形態でもよい。
【００４０】
（Ｂ）第１〜第６実施形態では、利得指示回路１９が、アナログ放送を受信中であると判別した場合には、デジタルＩＦ−ＡＧＣ回路１７に対して、最小利得での制御を指示すると共に、デジタル放送を受信中であると判別した場合には、アナログＩＦ−ＡＧＣ回路１８に対して、最小利得での制御を指示する場合について説明したが、デジタルＩＦ−ＡＧＣ回路１７及びアナログＩＦ−ＡＧＣ回路１８の少なくとも一方に対して最小利得での制御を指示する形態でもよい。すなわち、利得指示回路１９が、アナログ放送を受信中であると判別した場合に、デジタルＩＦ−ＡＧＣ回路１７に対して、最小利得での制御を指示する形態でもよいし、利得指示回路１９が、デジタル放送を受信中であると判別した場合に、アナログＩＦ−ＡＧＣ回路１８に対して、最小利得での制御を指示する形態でもよい。
【００４１】
（Ｃ）第１〜第６実施形態では、利得指示回路１９が、アナログ放送及びデジタル放送のどちらを受信中であるかを判別する場合について説明したが、利得指示回路１９が、外部から、アナログ放送及びデジタル放送のどちらを受信中であるかを示す信号を受け付ける形態でもよい。
【産業上の利用可能性】
【００４２】
本発明のアナログ・デジタル共用チューナは、受信している側のＩＦ端子への輻射を軽減して同一チャンネル妨害を抑制することができる。
【図面の簡単な説明】
【００４３】
【図１】は、本発明の第１実施形態に係るアナログ・デジタル共用チューナを示す構成図である。
【図２】は、本発明の第２実施形態に係るアナログ・デジタル共用チューナを示す構成図である。
【図３】は、本発明の第３実施形態に係るアナログ・デジタル共用チューナを示す構成図である。
【図４】は、本発明の第４実施形態に係るアナログ・デジタル共用チューナを示す構成図である。
【図５】は、本発明の第５実施形態に係るアナログ・デジタル共用チューナを示す構成図である。
【図６】は、本発明の第６実施形態に係るアナログ・デジタル共用チューナを示す構成図である。
【図７】は、従来のアナログ・デジタル共用チューナを示す構成図である。
【符号の説明】
【００４４】
１    アナログ・デジタル共用チューナ
１１    ＲＦ信号入力端子
１２    ＲＦ利得制御回路
１３    混合回路
１４    局部発振回路
１５    ＰＬＬ回路
１６    信号分配回路
１７    デジタルＩＦ−ＡＧＣ回路（第２利得制御手段）
１８    アナログＩＦ−ＡＧＣ回路（第１利得制御手段）
１９    利得指示回路（判別手段、利得指示手段）
【図１】
2007288373.tif 000003
【図２】
2007288373.tif 000004
【図３】
2007288373.tif 000005
【図４】
2007288373.tif 000006
【図５】
2007288373.tif 000007
【図６】
2007288373.tif 000008
【図７】
2007288373.tif 000009