(57)【要約】【課題】半導体装置等から放射される磁界に因るノイズ電流の発生を防止することができる電源ライン回路を提供する。【解決手段】電源ライン回路１−１は、絶縁基板２の表面層２１に形成された４つのランド３（３１〜３４）と、内層２２に形成された電源端子用パターン４及び外部電源入力用パターン５とを備える。４つのランド３（３１〜３４）は、半導体装置１０の電源端子１１を接続するために十字状に配され、後端部３ｂが同一円上に等間隔で分配されている。電源端子用パターン４は、同長の４本のライン４１〜４４で形成され、ライン４１〜４４は、ビアホール２４〜２７を通じてランド３１〜３４にそれぞれ接続されている。ライン４１〜４４は、その中心をランド３１〜３４の中心部の真下に位置させた状態で、放射状に延出している。外部電源入力用パターン５は、ライン４４の先端部４４ｂに連結されている。【選択図】図２
2007317888.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の表面層に配され且つ半導体装置の複数の電源端子が接続されたＮ数（Ｎは２以上の整数）のランドと、上記絶縁基板の内層に配され且つビアホールを通じて上記Ｎ数のランドに電気的に接続された電源端子用パターンと、この電源端子用パターンと同じ層又は異なる層に配された状態で電源端子用パターンに電気的に接続された外部電源入力用パターンとを備える電源ライン回路であって、
上記各ランドの一方端を上記半導体装置の１つ以上の電源端子に接続すると共に他方端を半導体装置の外側に引き出し、且つ、Ｎ数の当該ランドの当該他方端を、同一円上に等間隔で分配し、
上記電源端子用パターンを、上記Ｎ数のランドの他方端が分配された上記円の中心部に対応する箇所から上記他方端に対応する箇所まで放射状に延出され且つ各先端部がビアホールを通じてランドの各他方端に接続されたＮ本のラインで形成した、
ことを特徴とする電源ライン回路。
【請求項２】
請求項１に記載の電源ライン回路において、
上記外部電源入力用パターンの出力端を、上記Ｎ本のラインの内の１つのラインの先端部に連結した、
ことを特徴とする電源ライン回路。
【請求項３】
請求項１又は請求項２に記載の電源ライン回路において、
Ｎ個の二端子コンデンサを上記絶縁基板の表面に配し、各二端子コンデンサの一方の電極を上記各ランドに接続すると共に、他方の電極をビアホールを通じて当該絶縁基板に設けられたグランド電極に接続した、
ことを特徴とする電源ライン回路。
【請求項４】
請求項１又は請求項２に記載の電源ライン回路において、
上記各ランドを、上記一方端から他方端に向かって順に分離された第１ランド部と第２ランド部と第３ランド部とで構成して、当該第２ランド部を、ビアホールを通じて上記絶縁基板に設けられたグランド電極に接続し、
両端の電極を入出力端子とすると共に中間の電極をグランド端子とするチップ型の三端子コンデンサを上記各ランド上に配し、その両端の電極を上記第１及び第３ランド部にそれぞれ接続すると共に、中間の電極を上記第２ランド部に接続した、
ことを特徴とする電源ライン回路。
【請求項５】
請求項１又は請求項２に記載の電源ライン回路において、
上記各ランドを、上記一方端から他方端に向かって順に分離された第１ランド部と第２ランド部と第３ランド部とで構成して、当該第２ランド部を、ビアホールを通じて上記絶縁基板に設けられたグランド電極に接続し、
両端の電極を入出力端子とすると共に中間の電極をグランド端子とするチップ型の三端子ノイズフィルタを上記各ランド上に配し、その両端の電極を上記第１及び第３ランド部にそれぞれ接続すると共に、中間の電極を上記第２ランド部に接続した、
ことを特徴とする電源ライン回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に電源供給するために用いられる電源ライン回路に関するものである。
【背景技術】
【０００２】
この種の電源ライン回路は、外部の電源装置からこの電源ライン回路を介して半導体装置の電源端子に電源供給する構成を採っている。そして、半導体装置への安定した電源供給とノイズ除去とを図るために、三端子コンデンサを実装した電源ライン回路が一般的に用いられている。
ところが、多数の三端子コンデンサを必要とする電源ライン回路では、三端子コンデンサを半導体装置の電源端子に直接接続する構成を採ると、電源ライン回路が大型化してしまう。
このため、半導体装置が実装された基板面とは反対側の基板面に、三端子コンデンサの３つの電極に対応した３つのリング状の電源ラインを形成し、これらの電源ラインをスルーホールを通じて半導体装置の電源端子に接続すると共に、多数の三端子コンデンサをこれらの電源ラインに接続することで、回路全体の小型化を図った電源ライン回路が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００５−１１９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記した従来の電源ライン回路では、次のような問題がある。
三端子コンデンサの３つの電極に対応したリング状の電源ラインを設けているので、半導体装置やその他の電子回路から放射された磁界がリング状の電源ラインの内側に至ると、この磁界がリング状の電源ラインに誘導電流を発生させ、この誘導電流が外部の電源装置側にノイズとして伝達するおそれがあった。
【０００５】
この発明は、上述した課題を解決するためになされたもので、半導体装置等の電子回路から放射される磁界に因るノイズ電流の発生を防止することができる電源ライン回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明は、絶縁基板の表面層に配され且つ半導体装置の複数の電源端子が接続されたＮ数（Ｎは２以上の整数）のランドと、絶縁基板の内層に配され且つビアホールを通じてＮ数のランドに電気的に接続された電源端子用パターンと、この電源端子用パターンと同じ層又は異なる層に配された状態で電源端子用パターンに電気的に接続された外部電源入力用パターンとを備える電源ライン回路であって、各ランドの一方端を半導体装置の１つ以上の電源端子に接続すると共に他方端を半導体装置の外側に引き出し、且つ、Ｎ数のランドの他方端を、同一円上に等間隔で分配し、電源端子用パターンを、Ｎ数のランドの他方端が分配された円の中心部に対応する箇所から他方端に対応する箇所まで放射状に延出され且つ各先端部がビアホールを通じてランドの各他方端に接続されたＮ本のラインで形成した構成とする。
かかる構成により、電源が外部の電源装置から外部電源入力用パターンに入力されると、電源電流は外部電源入力用パターンを通じて電源端子用パターンに至る。すると、この電源電流は、電源端子用パターンを構成する放射状のＮ本のラインを各先端部側に向かって流れ、ビアホールを通じてＮ本のランドの他方端に至る。そして、各ランドの他方端に入力した電源電流は、各ランドの一方端側に流れ、当該ランドの一方端から半導体装置の電源端子に供給される。
【０００７】
請求項２の発明は、請求項１に記載の電源ライン回路において、外部電源入力用パターンの出力端を、Ｎ本のラインの内の１つのラインの先端部に連結した構成とする。
かかる構成により、外部電源入力用パターンから入力された電源は、外部電源入力用パターンの出力端を通じて１つのラインの先端部に入力し、このラインの先端部からビアホールを通じてランドに至ると共に、当該ラインから他のＮ−１本のライン内に分流し、他の各ラインの先端部からビアホールを通じて他のランドに至る。
【０００８】
請求項３の発明は、請求項１又は請求項２に記載の電源ライン回路において、Ｎ個の二端子コンデンサを絶縁基板の表面に配し、各二端子コンデンサの一方の電極を各ランドに接続すると共に、他方の電極をビアホールを通じて絶縁基板に設けられたグランド電極に接続した構成とする。
かかる構成により、半導体装置の電源端子付近にノイズ電流が生じると、このノイズ電流は、一方の電極から二端子コンデンサに入力し、二端子コンデンサの他方の電極からビアホールを通じてグランド電極に流れる。
【０００９】
請求項４の発明は、請求項１又は請求項２に記載の電源ライン回路において、各ランドを、一方端から他方端に向かって順に分離された第１ランド部と第２ランド部と第３ランド部とで構成して、第２ランド部を、ビアホールを通じて絶縁基板に設けられたグランド電極に接続し、両端の電極を入出力端子とすると共に中間の電極をグランド端子とするチップ型の三端子コンデンサを各ランド上に配し、その両端の電極を第１及び第３ランド部にそれぞれ接続すると共に、中間の電極を第２ランド部に接続した構成とする。
かかる構成により、外部電源入力用パターンから電源端子用パターンに入力された電源は、Ｎ本のラインの各ランドにおける第３ランド部に至り、三端子コンデンサを通じて第１ランド部から半導体装置の電源端子に供給される。すなわち、電源が三端子コンデンサを通じて半導体装置の電源端子に安定的に供給される。そして、半導体装置の電源端子付近にノイズ電流が生じると、三端子コンデンサのグランド端子から第２ランド部を通じてグランド電極に流れる。
【００１０】
請求項５の発明は、請求項１又は請求項２に記載の電源ライン回路において、各ランドを、一方端から他方端に向かって順に分離された第１ランド部と第２ランド部と第３ランド部とで構成して、第２ランド部を、ビアホールを通じて絶縁基板に設けられたグランド電極に接続し、両端の電極を入出力端子とすると共に中間の電極をグランド端子とするチップ型の三端子ノイズフィルタを各ランド上に配し、その両端の電極を第１及び第３ランド部にそれぞれ接続すると共に、中間の電極を第２ランド部に接続した構成とする。
かかる構成により、半導体装置の電源端子付近で生じたノイズ電流や電源端子用パターンに入り込んだノイズ電流は、入出力端子を通じて三端子ノイズフィルタ内に導入され、三端子ノイズフィルタで低減される。
【発明の効果】
【００１１】
以上詳しく説明したように、この発明の電源ライン回路によれば、絶縁基板の表面層に配したＮ数のランドと電源端子用パターンと外部電源入力用パターンとで構成され、しかも、電源端子用パターンが放射状に延出したＮ本のラインで形成されているので、回路内に上記従来の技術のようなリング状のパターンやラインが存在しない。このため、半導体装置等から放射された磁界によって、誘電電流が、ランド，電源端子用パターンやラインに誘起されることはない。この結果、半導体装置等の電子回路から放射された磁界に因るノイズ電流の発生を防止することができるという優れた効果がある。さらに、内層の電源端子用パターンをＮ本の放射状のラインで形成したので、例えば、絶縁基板表面層の半導体装置の端子を裏面の回路にビアホールを通じて電気的に接続する場合には、一方端が当該端子に接続されたランドの他方端を、Ｎ本の放射状のラインの間隙に対応する位置まで引き出して、この他方端と裏面の回路とをビアホールを通じて接続することができる。これにより、当該ランドよりも下層の電源端子用パターンにビアホール用の孔を開けずに済むので、孔開けによる電源端子用パターンのインピーダンスの増加を回避することができる。また、電子回路の電源端子から各ラインに流れるノイズ電流の磁界が隣のラインを流れるノイズ電流による磁界によって強め合うため、ノイズ電流に対する電源端子用パターンのインピーダンスが上昇して、ノイズ電流を抑制するという効果もある。
さらに、請求項３ないし請求項５の発明に係る電源ライン回路によれば、二端子コンデンサ，三端子コンデンサや三端子ノイズフィルタを絶縁基板の表面に実装しているので、半導体装置の電源端子付近で生じたノイズ電流を効果的に除去することができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００１３】
図１は、この発明の第１実施例に係る電源ライン回路の外観図であり、図２は、図１に示す電源ライン回路の分解斜視図であり、図３は、図２の矢視Ａ−Ａ断面図である。
【００１４】
図１に示すように、この実施例の電源ライン回路１−１は、絶縁基板２の表面層２１に形成された４つのランド３（３１〜３４）と、絶縁基板２の内層２２に形成された電源端子用パターン４及び外部電源入力用パターン５とを備えている。
【００１５】
４つのランド３（３１〜３４）は、図２に示すように、半導体装置１０の電源端子１１を接続するためのランドであり、表面層２１上に配設されている。
半導体装置１０は、ＢＧＡ(Ball Grid Array)タイプの装置であり、多数（図２では３６個）の端子１１〜１３をその裏面に有している。図において、電源端子１１を、他の端子１２，１３と容易に区別することができるようにするため、黒塗りで示した。
４つのランド３（３１〜３４）は、一方端としての先端部３ａと他方端としての後端部３ｂとを有した矩形板体であり、先端部３ａが半導体装置１０の電源端子１１の真下に位置するように、配されている。この実施例における半導体装置１０は、端子群１１〜１３の最外部の４辺の中央に２つずつ電源端子１１を有しているので、４つのランド３（３１〜３４）を十字状に配し、図３に示すように、並んだ２つの電源端子１１を各ランド３（３１〜３４）の先端部３ａに同時に接続した。そして、各ランド３（３１〜３４）の後端部３ｂを、半導体装置１０の外側に直状に引き出した。
しかし、このようなランド３（３１〜３４）の後端部３ｂの配置は、任意ではない。４つのランド３（３１〜３４）の後端部３ｂは、同一円上に等間隔で分配されていなければならない。
図４は、ランド３の後端部３ｂの配置状態を示す平面図であり、図５は、電源端子１１が端子群の内側に位置する場合におけるランド３の後端部３ｂの引き出し状態を示す平面図である。
この実施例では、図２に示したように、半導体装置１０の電源端子１１が端子群１１〜１３の最外部の４辺の中央に２つずつ配置されているので、図４に示すように、矩形状の４つのランド３（３１〜３４）を十字状に配することで、ランド３（３１〜３４）の４つの後端部３ｂが、自動的に二点鎖線で示す円Ｃ上に中心角９０°の等間隔で分配された状態になる。
しかしながら、図５に示すように、電源端子１１が端子群１１〜１３の内側に配置されているような場合には、各ランド３（３１〜３４）の後端部３ｂを、他の端子群１２，１３間を縫うようにして半導体装置１０の外側に引き出す必要がある。かかる場合においても、ランド３（３１〜３４）の４つの後端部３ｂは、二点鎖線で示す円Ｃ上に中心角９０°の等間隔で分配されていなければならない。
【００１６】
図２に示すように、電源端子用パターン４は、内層２２上に形成され、表面層２１に設けられたビアホール２４〜２７を通じて４つのランド３（３１〜３４）に電気的に接続されている。
図６は、内層２２上の電源端子用パターン４と外部電源入力用パターン５とを示す平面図である。
具体的には、図２及び図６に示すように、電源端子用パターン４は、４つのランド３（３１〜３４）に対応した同長の４本のライン４１〜４４で形成されている。すなわち、ライン４１〜４４の基端部４１ａ〜４４ａを、ランド３（３１〜３４）の後端部３ｂが分配された円Ｃの中心部の真下で連結させ、先端部４１ｂ〜４４ｂをこの連結部からランド３（３１〜３４）の後端部３ｂの真下まで放射状に延出した。そして、ライン４１〜４４の先端部４１ｂ〜４４ｂをビアホール２４〜２７を通じてランド３１〜３４の各後端部３ｂに接続した。
【００１７】
外部電源入力用パターン５は、内層２２に配され、この電源端子用パターン４と電気的に接続されている。具体的には、外部電源入力用パターン５は、長尺体であり、その入力端５ａを内層２２の縁部に位置させた状態で、その出力端５ｂを、ライン４４の先端部４４ｂに連結させている。
これにより、電源電流を外部電源入力用パターン５の入力端５ａから入力すると、電源電流は、外部電源入力用パターン５の出力端５ｂを通じて電源端子用パターン４のライン４４に入力される。
【００１８】
また、図１及び図２において、符号６は、最下層２３の表面２３ａに形成されたグランド電極であり、半導体装置１０のグランド端子１２がこのグランド電極６に接続される。
図７は、グランド端子１２とグランド電極６との接続方法を説明するための表面層２１の平面図である。
図７に示すように、半導体装置１０のグランド端子１２が電源端子用パターン４を形成するライン４１〜４４の間に位置する場合には、そのグランド端子１２を接続するためのランド３５をグランド端子１２の真下に形成し、このランド３５とグランド電極６とを、ランド３５の真下に開けたビアホールを通じて接続する。
また、グランド端子１２がライン４１〜４４の真上に位置する場合には、上記のようにグランド端子１２真下のランドとグランド電極６とをビアホールで直接接続しようとすると、このビアホール用の孔を電源端子用パターン４のライン４１〜４４のいずれかに開けなければならない。多数のビアホールを電源端子用パターン４に開けると電源端子用パターン４のインピーダンスが高くなり、その結果、リップル電圧が大きくなって、半導体装置１０に安定した電源供給が行えなくなるおそれがある。
そこで、かかる場合には、図７に示すように、グランド端子１２を接続するためのランド３６の先端部３６ａをグランド端子１２の真下に形成し、後端部３６ｂをライン４１〜４４の間の位置迄引き出す。そして、後端部３６ｂの真下にビアホール２８を設けて、ランド３６とグランド電極６とをこのビアホール２８を通じて接続する。
このようにビアホールが電源端子用パターン４を貫通する事態を回避するための方法は、電源端子１１以外の全ての端子について行われる。例えば、最下層２３の裏面２３ｂに図示しない電子回路を組み、この回路と、半導体装置１０の端子とをビアホールを介して接続するような場合にも、かかる回避方法が採られる。
【００１９】
次に、この実施例の電源ライン回路が示す作用及び効果について説明する。
図８は、電源ライン回路の作用及び効果を説明するための分解斜視図である。
図８に示すように、電源が図示しない外部の電源装置から外部電源入力用パターン５に入力されると、電源電流Ｉは、矢印で示すように、外部電源入力用パターン５を通じて電源端子用パターン４のライン４４に至る。すると、この電源電流Ｉは、ライン４４からビアホール２７を通じてランド３４に入力する。これとほぼ同時に、ライン４４からライン４１〜４３にそれぞれ分流した電源電流Ｉが、ビアホール２４〜２６を通じてライン４１〜４３からランド３１〜３３に入力する。
そして、ランド３１〜３４に入力した電源電流Ｉは、ランド３１〜３４を流れ、半導体装置１０の電源端子１１に供給される。
【００２０】
このように、この実施例の電源ライン回路１−１によれば、絶縁基板２の表面層２１に配した４つのランド３（３１〜３４）と電源端子用パターン４とこの電源端子用パターン４に接続された外部電源入力用パターン５とで構成され、しかも、電源端子用パターン４を放射状に延出した４本のライン４１〜４４で形成したので、回路内に上記従来の技術のようなリング状のパターンやラインが存在しない。このため、磁界が半導体装置１０から放射されても、この磁界によるノイズ電流が誘起されることはない。
また、半導体装置１０の電源端子１１から各ライン４１（４２〜４４）に流れるノイズ電流の磁界が隣のライン４２（４３〜４１）を流れるノイズ電流による磁界によって強め合うため、ノイズ電流に対する電源端子用パターン４のインピーダンスが上昇して、ノイズ電流を抑制する。
【００２１】
発明者等は、かかる効果を確認すべく、ノイズ電圧レベルの実測を行った。
図９は、リング状に形成された電源端子用パターンを示す平面図であり、図１０は、リング状の電源端子用パターンを有した電源ライン回路が発生するノイズ電圧レベルを示す線図であり、図１１は、この実施例の電源ライン回路が発生するノイズ電圧レベルを示す線図である。
図９に示すように、電源端子用パターン４′をリング状に形成し、電源端子用パターン４′とランド３１〜３４とをビアホール２４〜２７を通じて接続した。かかる構成の電源ライン回路において、図示しない磁界プローブを外部電源入力用パターン５の入力端５ａに接触させた状態で、半導体装置１０を作動させ、電源端子用パターン４′から外部電源入力用パターン５上に流れ込むノイズを、図示しないスペクトラムアナライザで測定した。すると、図１０のノイズ電圧レベル曲線Ｎ１に示すように、０〜１０００ＭＨｚの範囲で高い電圧のノイズが発生することが確認された。なお、図９において、曲線Ｅ１は、ノイズ電圧レベル曲線Ｎ１のエンベロープである。
また、この実施例の電源ライン回路１−１においても同様に、半導体装置１０を作動させ、電源端子用パターン４から外部電源入力用パターン５上に流れ込むノイズの電圧を測定したところ、図１１のノイズ電圧レベル曲線Ｎ２に示すような結果を得た。このノイズ電圧レベル曲線Ｎ２と図９のノイズ電圧レベル曲線Ｎ１のエンベロープＥ１とを比較すれば明らかなように、この実施例の電源ライン回路１−１によれば、ノイズが、０〜１０００ＭＨｚの範囲で、２〜４ｄＢμＶという低い電圧レベルに抑えられている。
【００２２】
図１２は、矩形状に形成された電源端子用パターンを示す平面図である。
ところで、磁界によるループ状のノイズ電流を誘起させないことのみを考慮するならば、図１２に示すように、矩形状の電源端子用パターン４′′を内層２２上に形成すればよい。
しかし、かかる矩形状の電源端子用パターン４′′の場合には、半導体装置１０の電源端子１１以外の端子１２，１３を最下層２３のグランド電極６や最下層２３の裏面の回路に接続する際に、これらの接続を可能にする多数のビアホール用の孔を電源端子用パターン４′′に開けなければならない。このため、電源端子用パターン４′′のインピーダンスが大きくなって、リップル電圧が大きくなり、半導体装置１０に安定した電源供給が行えなくなるおそれがある。
これに対して、この実施例の電源ライン回路１−１では、電源端子用パターン４を４つの放射状のライン４１〜４４で形成したので、ライン４１〜４４の間に間隙がある。このため、図７に示したように、この間隙を利用することで、電源端子用パターン４に孔を開けることなく、電源端子１１以外の端子１２，１３を最下層２３のグランド電極６や最下層２３の裏面の回路に接続することができる。
【実施例２】
【００２３】
次に、この発明の第２実施例について説明する。
図１３は、この発明の第２実施例に係る電源ライン回路を示す平面図であり、図１４は、図１３の矢視Ｂ−Ｂ断面図である。
図１３に示すように、この実施例の電源ライン回路１−２は、ノイズフィルタとして機能する二端子コンデンサ７を備えている点が、上記第１実施例と異なる。
すなわち、４個の二端子コンデンサ７を絶縁基板２の表面層２１上に配した。具体的には、図１４に示すように、各ランド３７を各ランド３１（３２〜３４）の隣に配設し、各二端子コンデンサ７の一方の電極７１を各ランド３１（３２〜３４）に接続すると共に、他方の電極７２を各ランド３７に接続した。そして、各ランド３７をビアホール２９を通じてグランド電極６に接続した。
【００２４】
かかる構成により、半導体装置１０の電源端子１１付近のランド３（３１〜３４）にノイズ電流が生じると、このノイズ電流は、ランド３１〜３４から電極７１を通じて二端子コンデンサ７に入り、二端子コンデンサ７の電極７２からビアホール２９を通じてグランド電極６に排出される。
また、この二端子コンデンサ７が、蓄えられた電荷によって急激な電流変化を補うように働く。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例３】
【００２５】
次に、この発明の第３実施例について説明する。
図１５は、この発明の第３実施例に係る電源ライン回路を示す平面図であり、図１６は、図１５の矢視Ｃ−Ｃ断面図である。
図１５に示すように、この実施例の電源ライン回路１−３は、ノイズフィルタとして機能する三端子コンデンサ８を備えている点が、上記第１及び第２実施例と異なる。
【００２６】
すなわち、各ランド３１〜３４の先端部３ａと中間部３ｃと後端部３ｂとを順に分離して、第１ランド部３ａと第２ランド部３ｃと第３ランド部３ｂを形成した。そして、ランド３１〜３４の第３ランド部３ｂをビアホール２４〜２７を介して電源端子用パターン４のライン４１〜４４（図２参照）にそれぞれ接続した。また、第２ランド部３ｃにおいては、後端部３ｄを内層２２のライン４１〜４４の間隙まで延出させ、この後端部３ｄと最下層２３のグランド電極６とをビアホール２９を通じて接続した。
【００２７】
そして、両端の電極８１，８２を入出力端子とすると共に中間電極８３をグランド端子とするチップ型の三端子コンデンサ８を上記各ランド３１〜３４上に配した。具体的には、図１６に示すように、両端の電極８１，８２を第１及び第３ランド部３ａ，３ｂにそれぞれ接続すると共に、中間電極８３を第２ランド部３ｃに接続した。
【００２８】
かかる構成により、電源が、外部電源入力用パターン５から電源端子用パターン４に入力されると、各ライン４１〜４４の先端部４１ｂ〜４４ｂ（図２参照）から各ランド３１〜３４における第３ランド部３ｂ及び電極８２を通じて三端子コンデンサ８に印加される。これにより、電荷が、三端子コンデンサ８の電極８１及び第１ランド部３ａを通じて半導体装置１０の電源端子１１に安定的に供給される。そして、半導体装置１０の電源端子１１付近にノイズ電流が生じると、三端子コンデンサ８の中間電極８３から第２ランド部３ｃ及びビアホール２９を通じてグランド電極６に排出される。
また、この三端子コンデンサ８が、蓄えられた電荷によって急激な電流変化を補うように働く。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。
【実施例４】
【００２９】
次に、この発明の第４実施例について説明する。
図１７は、この発明の第４実施例に係る電源ライン回路の要部である三端子ノイズフィルタ９の外観図であり、図１８は、三端子ノイズフィルタ９に適用可能なフィルタ例を示す回路図である。
この実施例は、三端子コンデンサ８の代わりに複合型の三端子ノイズフィルタを適用した点が、上記第３実施例と異なる。
三端子ノイズフィルタ９は、図１７に示すように、入出力端子としての電極９１，９２を両端に有し、中間にグランド端子としての電極９３を有した複合型のノイズフィルタである。
かかる複合型の三端子ノイズフィルタ９に適用可能なフィルタとしては、図１８（ａ）に示すＬ型フィルタ、同図（ｂ）に示すＴ型フィルタ、同図（ｃ）に示すπ型フィルタ等があげられる。
【００３０】
かかる構成により、三端子ノイズフィルタ９の電極９１，９２を、図１５及び図１６に示したように、第１及び第３ランド部３ａ，３ｂにそれぞれ接続すると共に、中間電極９３を第２ランド部３ｃに接続することで、半導体装置１０の電源端子１１付近で生じたノイズ電流や電源端子用パターン４に入り込んだノイズ電流を、電極９１，９２を通じて三端子ノイズフィルタ９内に導入し、三端子ノイズフィルタ９で低減する。
また、三端子ノイズフィルタ９を構成するコンデンサが、蓄えられた電荷によって急激な電流変化を補うように働く。
その他の構成、作用及び効果は、上記第３実施例と同様であるので、その記載は省略する。
【実施例５】
【００３１】
次に、この発明の第５実施例について説明する。
図１９は、この発明の第５実施例に係る電源ライン回路の分解斜視図である。
図１９に示すように、この実施例の電源ライン回路１−５は、外部電源入力用パターン５を電源端子用パターン４と異なる層に形成した点が、上記第１ないし第４実施例と異なる。
すなわち、中間層２２′を内層２２と最下層２３との間に設け、外部電源入力用パターン５をこの中間層２２′の表面に形成した。
具体的には、、ビアホール３０を内層２２に開け、このビアホール３０を、ライン４１〜４４の基端部４１ａ〜４４ａの連結部、即ち電源端子用パターン４の中心部と連結した。一方、外部電源入力用パターン５においては、出力端５ｂを電源端子用パターン４の中心位置真下、即ちビアホール３０の真下に配して、この出力端５ｂとライン４１〜４４の基端部４１ａ〜４４ａとをこのビアホール３０を通じて連結した。
【００３２】
かかる構成により、この実施例の電源ライン回路１−５の方が、上記第１実施例の電源ライン回路１−１よりも、ライン４１〜４４を流れるノイズ電流による磁界の強め合い効果が大きくなり、ノイズ電流を抑制する効果も大きくなる。
その他の構成、作用及び効果は、上記第１ないし第４実施例と同様であるので、その記載は省略する。
【００３３】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、半導体装置として、端子がＢＧＡタイプの半導体装置１０を適用したが、図２０に示すように、複数のリード端子１１′〜１３′が引き出されたタイプの半導体装置１０′についても適用することができる。かかる場合にも、黒塗りで示す電源端子１１′を接続するための複数のランド３の後端部３ｂを、同一円上に等間隔で分配することで、上記実施例と同様の電源ライン回路を構成することができる。
また、上記実施例では、電源端子用パターンとして、４本のライン４１〜４４で構成された電源端子用パターン４を例示したが、電源端子用パターンは、これに限定されものではない。２本以上の同長のラインを基端部から放射状に配列して構成したものであればよい。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１実施例に係る電源ライン回路の外観図である。
【図２】図１に示す電源ライン回路の分解斜視図である。
【図３】図２の矢視Ａ−Ａ断面図である。
【図４】ランドの後端部の配置状態を示す平面図である。
【図５】電源端子が端子群の内側に位置する場合におけるランドの後端部の引き出し状態を示す平面図である。
【図６】内層上の電源端子用パターンと外部電源入力用パターンとを示す平面図である。
【図７】グランド端子とグランド電極との接続方法を説明するための表面層の平面図である。
【図８】電源ライン回路の作用及び効果を説明するための分解斜視図である。
【図９】リング状に形成された電源端子用パターンを示す平面図である。
【図１０】リング状の電源端子用パターンを有した電源ライン回路が発生するノイズ電圧レベルを示す線図である。
【図１１】この実施例の電源ライン回路が発生するノイズ電圧レベルを示す線図である。
【図１２】矩形状に形成された電源端子用パターンを示す平面図である。
【図１３】この発明の第２実施例に係る電源ライン回路を示す平面図である。
【図１４】図１３の矢視Ｂ−Ｂ断面図である。
【図１５】この発明の第３実施例に係る電源ライン回路を示す平面図である。
【図１６】図１５の矢視Ｃ−Ｃ断面図である。
【図１７】この発明の第４実施例に係る電源ライン回路の要部である三端子ノイズフィルタの外観図である。
【図１８】三端子ノイズフィルタに適用可能なフィルタ例を示す回路図である。
【図１９】この発明の第５実施例に係る電源ライン回路の分解斜視図である。
【図２０】リード端子タイプの半導体装置の裏面図である。
【符号の説明】
【００３５】
１−１〜１−５…電源ライン回路、  ２…絶縁基板、  ３，３１〜３６…ランド、  ３ａ…３６ａ，４１ｂ〜４４ｂ…先端部、  ３ｂ，３ｄ，３６ｂ…後端部、  ３ｃ…中間部、  ４，４′，４′′…電源端子用パターン、  ５…外部電源入力用パターン、  ５ａ…入力端、  ５ｂ…出力端、  ６…グランド電極、  ７…二端子コンデンサ、  ８…三端子コンデンサ、  ９…三端子ノイズフィルタ、  １０，１０′…半導体装置、  １１，１１′…電源端子、  １２，１２′…グランド端子、  １３，１３′…端子、  ２１…表面層、  ２２…内層、  ２２′…中間層、  ２３…最下層、  ２３ａ…表面、  ２３ｂ…裏面、  ２４〜２９，３０…ビアホール、  ４１〜４４…ライン、  ４１ａ〜４４ａ…基端部、  ７１，７２，８１，８２，９１，９２…電極、  ８３，９３…中間電極。
【図１】
2007317888.tif 000003
【図２】
2007317888.tif 000004
【図３】
2007317888.tif 000005
【図４】
2007317888.tif 000006
【図５】
2007317888.tif 000007
【図６】
2007317888.tif 000008
【図７】
2007317888.tif 000009
【図８】
2007317888.tif 000010
【図９】
2007317888.tif 000011
【図１０】
2007317888.tif 000012
【図１１】
2007317888.tif 000013
【図１２】
2007317888.tif 000014
【図１３】
2007317888.tif 000015
【図１４】
2007317888.tif 000016
【図１５】
2007317888.tif 000017
【図１６】
2007317888.tif 000018
【図１７】
2007317888.tif 000019
【図１８】
2007317888.tif 000020
【図１９】
2007317888.tif 000021
【図２０】
2007317888.tif 000022