(57)【要約】【課題】製造が容易で且つ信頼性の高い配線基板および半導体装置ならびにそれらの製造方法を実現する。【解決手段】配線基板１０は、配線１２、絶縁層１４、非感光性樹脂層２０、感光性樹脂層３０、電極パッド４０、および電極パッド５０を備えている。非感光性樹脂層２０は、非感光性の絶縁材料によって構成されている。また、非感光性樹脂層２０は、開口部２２を有している。感光性樹脂層３０は、感光性の絶縁材料によって構成されている。また、感光性樹脂層３０は、開口部３２を有している。開口部３２の開口面積は、開口部２２のそれよりも大きい。絶縁層１４の面Ｓ１側には、電極パッド４０が設けられている。電極パッド４０は、開口部２２に露出している。絶縁層１４の面Ｓ２側には、電極パッド５０が設けられている。電極パッド５０は、開口部３２に露出している。【選択図】図１
2007207872.tif 000002
【特許請求の範囲】
【請求項１】
配線と、
前記配線を覆う絶縁層と、
前記絶縁層の第１面上に設けられ、非感光性の絶縁材料によって構成されるとともに、第１の開口部を有する第１の層と、
前記絶縁層の前記第１面と反対側の面である第２面上に設けられ、感光性の絶縁材料によって構成されるとともに、前記第１の開口部よりも大きな開口面積をもつ第２の開口部を有する第２の層と、
前記絶縁層の前記第１面側に設けられ、前記第１の開口部に露出する第１の電極パッドと、
前記絶縁層の前記第２面側に設けられ、前記第２の開口部に露出する第２の電極パッドと、
を備えることを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板において、
前記配線は、多層配線構造を有する配線基板。
【請求項３】
請求項１または２に記載の配線基板において、
前記第２の電極パッドの面積は、前記第１の電極パッドの面積よりも大きい配線基板。
【請求項４】
請求項１乃至３いずれかに記載の配線基板において、
前記第１および第２の開口部の開口面積は、それぞれ前記第１および第２の電極パッドの面積よりも小さい配線基板。
【請求項５】
請求項１乃至４いずれかに記載の配線基板において、
前記第１の電極パッドを構成する材料は、Ｃｕ単体である配線基板。
【請求項６】
請求項１乃至５いずれかに記載の配線基板において、
前記第１の電極パッドの前記第１の開口部に露出した部分上と、前記第２の電極パッドの前記第２の開口部に露出した部分上とに、ＮｉおよびＡｕの積層膜が設けられている配線基板。
【請求項７】
請求項１乃至６いずれかに記載の配線基板において、
前記第１の電極パッドは、半導体チップが接続される電極パッドであり、
前記第２の電極パッドは、プリント配線基板に接続される電極パッドである配線基板。
【請求項８】
請求項１乃至７いずれかに記載の配線基板において、
前記第１の層は、非感光性の絶縁フィルムである配線基板。
【請求項９】
請求項１乃至８いずれかに記載の配線基板と、
前記第１の電極パッドに接続された半導体チップと、
を備えることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記半導体チップ上に設けられた第２の半導体チップを備え、
前記第２の半導体チップは、ボンディングワイヤを介して前記第１の電極パッドに接続されている半導体装置。
【請求項１１】
請求項９に記載の半導体装置において、
前記半導体チップ上に設けられたヒートシンクを備える半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記ヒートシンクは、前記半導体チップ上から前記第１の層上にかけて設けられており、前記半導体チップ上に設けられた部分が前記第１の層上に設けられた部分に対して突出している半導体装置。
【請求項１３】
支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、
前記第１の層上に、第１の電極パッドを形成する工程と、
前記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、
前記絶縁層上に、第２の電極パッドを形成する工程と、
前記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、
前記第２の電極パッドが露出するように、前記第２の層に第２の開口部を形成する工程と、
前記第２の開口部を形成する工程よりも後に、前記支持基板を除去する工程と、
前記支持基板を除去する工程よりも後に、前記第１の電極パッドが露出するように、前記第１の層に前記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、
を含むことを特徴とする配線基板の製造方法。
【請求項１４】
請求項１３に記載の配線基板の製造方法において、
前記第２の開口部を形成する工程においては、当該第２の開口部をフォトリソグラフィ法により形成し、
前記第１の開口部を形成する工程においては、当該第１の開口部をレーザ加工により形成する配線基板の製造方法。
【請求項１５】
請求項１３または１４に記載の配線基板の製造方法において、
前記第１の層を形成する工程においては、当該第１の層として非感光性の絶縁フィルムを、絶縁性接着剤を介して前記支持基板上に貼り付ける配線基板の製造方法。
【請求項１６】
支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、
前記第１の層上に、第１の電極パッドを形成する工程と、
前記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、
前記絶縁層上に、第２の電極パッドを形成する工程と、
前記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、
前記第２の電極パッドが露出するように、前記第２の層に第２の開口部を形成する工程と、
前記第２の開口部を形成する工程よりも後に、前記支持基板を除去する工程と、
前記支持基板を除去する工程よりも後に、前記第１の電極パッドが露出するように、前記第１の層に前記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、
前記第１の開口部に露出する前記第１の電極パッドに、半導体チップを接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびそれを用いた半導体装置、ならびにそれらの製造方法に関する。
【背景技術】
【０００２】
従来の配線基板としては、例えば特許文献１に記載されたものがある。同文献に記載の配線基板は、次のようにして製造される。まず、ベース金属板の一方の面上に、第１の絶縁層を形成する。次に、第１の絶縁層上に、ＬＳＩ等の半導体チップが接続される第１の電極パッドを形成する。続いて、第１の電極パッド上に、多層配線とそれを覆う絶縁体とからなる配線層を形成する。
【０００３】
その後、配線層上に、マザーボード等のプリント配線基板に接続される第２の電極パッドを形成する。さらに、第２の電極パッド上に第２の絶縁層を形成した後、第２の電極パッドが露出するように第２の絶縁層に開口部（第２の開口部）を形成する。次に、ベース金属板をエッチングにより除去する。続いて、第１の電極パッドが露出するように、第１の絶縁層に開口部（第１の開口部）を形成する。以上により、コアレス型の多層配線基板が得られる。
【０００４】
なお、プリント配線基板に接続される第２の電極パッドは、半導体チップが接続される第１の電極パッドよりも大きな面積を有している。それに伴い、第２の開口部は、第１の開口部よりも大きな開口面積を有している。
【０００５】
本発明に関連する先行技術文献としては、特許文献１の他にも、特許文献２〜５が挙げられる。
【特許文献１】特開２００４−１１１５３６号公報
【特許文献２】特開２００５−３０２９２２号公報
【特許文献３】特開２００５−３０２９４３号公報
【特許文献４】特開２００５−３０２９６８号公報
【特許文献５】特開２００５−３０２９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は、以下の課題を見出した。すなわち、開口面積が比較的大きい第２の開口部を形成するには、フォトリソグラフィ法を用いることが好ましい。レーザ加工によって大きな開口面積をもつ開口部を形成することは、容易ではないためである。そして、フォトリグラフィ法を用いるためには、第２の開口部が形成される第２の絶縁層が感光性材料によって構成されている必要がある。
【０００７】
ところが、一般に、感光性材料によって構成された絶縁層は、非感光性材料によって構成された絶縁層に比して、機械的強度の面で劣る。絶縁層の機械的強度の低下は、配線基板ひいてはそれを備える半導体装置の信頼性の低下につながってしまう。
【課題を解決するための手段】
【０００８】
本発明による配線基板は、配線と、上記配線を覆う絶縁層と、上記絶縁層の第１面上に設けられ、非感光性の絶縁材料によって構成されるとともに、第１の開口部を有する第１の層と、上記絶縁層の上記第１面と反対側の面である第２面上に設けられ、感光性の絶縁材料によって構成されるとともに、上記第１の開口部よりも大きな開口面積をもつ第２の開口部を有する第２の層と、上記絶縁層の上記第１面側に設けられ、上記第１の開口部に露出する第１の電極パッドと、上記絶縁層の上記第２面側に設けられ、上記第２の開口部に露出する第２の電極パッドと、を備えることを特徴とする。
【０００９】
この配線基板においては、第２の層が感光性の絶縁材料によって構成されている。これにより、比較的大きな開口面積をもつ第２の開口部の形成に、フォトリソグラフィ法を用いることが可能となる。したがって、第２の開口部を容易に形成することができる。一方で、比較的小さな開口面積をもつ第１の開口部が形成される第１の層は、非感光性の絶縁材料によって構成されている。これにより、機械的強度に優れた第１の層を得ることができる。よって、製造が容易で、且つ信頼性の高い配線基板が実現される。
【００１０】
また、本発明による半導体装置は、上記配線基板と、上記第１の電極パッドに接続された半導体チップと、を備えることを特徴とする。この半導体装置は、上述の配線基板を備えている。よって、製造が容易で、且つ信頼性の高い半導体装置が実現される。
【００１１】
また、本発明による配線基板の製造方法は、支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、上記第１の層上に、第１の電極パッドを形成する工程と、上記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、上記絶縁層上に、第２の電極パッドを形成する工程と、上記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、上記第２の電極パッドが露出するように、上記第２の層に第２の開口部を形成する工程と、上記第２の開口部を形成する工程よりも後に、上記支持基板を除去する工程と、上記支持基板を除去する工程よりも後に、上記第１の電極パッドが露出するように、上記第１の層に上記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、を含むことを特徴とする。
【００１２】
また、本発明による半導体装置の製造方法は、支持基板上に、非感光性の絶縁材料によって構成された第１の層を形成する工程と、上記第１の層上に、第１の電極パッドを形成する工程と、上記第１の電極パッド上に、配線と当該配線を覆う絶縁層とを形成する工程と、上記絶縁層上に、第２の電極パッドを形成する工程と、上記第２の電極パッドを覆うように、感光性の絶縁材料によって構成された第２の層を形成する工程と、上記第２の電極パッドが露出するように、上記第２の層に第２の開口部を形成する工程と、上記第２の開口部を形成する工程よりも後に、上記支持基板を除去する工程と、上記支持基板を除去する工程よりも後に、上記第１の電極パッドが露出するように、上記第１の層に上記第２の開口部よりも小さな開口面積をもつ第１の開口部を形成する工程と、上記第１の開口部に露出する上記第１の電極パッドに、半導体チップを接続する工程と、を含むことを特徴とする。
【００１３】
これらの製造方法においては、感光性の絶縁材料によって構成された第２の層を形成している。これにより、比較的大きな開口面積をもつ第２の開口部の形成に、フォトリソグラフィ法を用いることが可能となる。したがって、第２の開口部を容易に形成することができる。一方で、比較的小さな開口面積をもつ第１の開口部が形成される層として、非感光性の絶縁材料によって構成された第１の層を形成している。これにより、機械的強度に優れた第１の層を得ることができる。よって、信頼性の高い配線基板および半導体装置を容易に製造することができる。
【発明の効果】
【００１４】
本発明によれば、製造が容易で且つ信頼性の高い配線基板および半導体装置、ならびにそれらの製造方法が実現される。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しつつ、本発明による配線基板および半導体装置ならびにそれらの製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１６】
図１は、本発明による配線基板および半導体装置の第１実施形態を示す断面図である。半導体装置１は、配線基板１０、および半導体チップ６０を備えている。配線基板１０は、配線１２、絶縁層１４、非感光性樹脂層２０（第１の層）、感光性樹脂層３０（第２の層）、電極パッド４０（第１の電極パッド）、および電極パッド５０（第２の電極パッド）を備えている。この配線基板１０は、コア基板を有さないコアレス多層配線基板である。
【００１７】
配線１２は、絶縁層１４によって覆われている。また、配線１２は、絶縁層１４中の複数の層に設けられている。すなわち、配線１２は、多層配線構造を有している。絶縁層１４の面Ｓ１（第１面）上には、非感光性樹脂層２０が設けられている。非感光性樹脂層２０は、非感光性の絶縁材料によって構成されている。非感光性樹脂層２０は、相異なる非感光性の絶縁材料によって構成された複数の層が積層された積層構造を有していてもよい。また、非感光性樹脂層２０は、開口部２２（第１の開口部）を有している。
【００１８】
絶縁層１４の面Ｓ２（第２面）上には、感光性樹脂層３０が設けられている。面Ｓ２は、面Ｓ１と反対側の面である。感光性樹脂層３０は、感光性の絶縁材料によって構成されている。また、感光性樹脂層３０は、開口部３２（第２の開口部）を有している。開口部３２の開口面積は、開口部２２のそれよりも大きい。
【００１９】
絶縁層１４の面Ｓ１側には、電極パッド４０が設けられている。具体的には、電極パッド４０は、絶縁層１４の面Ｓ１側の表層中に設けられている。電極パッド４０は、開口部２２に露出している。すなわち、上述の開口部２２は、電極パッド４０上に位置している。この電極パッド４０は、半導体チップ６０が接続される電極パッドである。また、電極パッド４０を構成する材料は、例えばＣｕ単体である。
【００２０】
絶縁層１４の面Ｓ２側には、電極パッド５０が設けられている。具体的には、電極パッド５０は、絶縁層１４の面Ｓ２上に設けられている。電極パッド５０は、開口部３２に露出している。すなわち、上述の開口部３２は、電極パッド５０上に位置している。この電極パッド５０は、マザーボード等のプリント配線基板（図示せず）に接続される電極パッドである。
【００２１】
ここで、電極パッド５０の面積は、電極パッド４０のそれよりも大きい。電極パッド５０の配列ピッチも、電極パッド４０のそれよりも大きい。また、開口部２２の開口面積は、電極パッド４０の面積よりも小さい。同様に、開口部３２の開口面積は、電極パッド５０の面積よりも小さい。
【００２２】
図２（ａ）および図２（ｂ）を参照しつつ、電極パッド４０および電極パッド５０についてより詳細に説明する。これらの図は、半導体装置１の一部を示す断面図である。図２（ａ）に示すように、電極パッド４０の開口部２２に露出した部分上には、積層膜４２が設けられている。この積層膜４２は、電極パッド４０上に設けられたＮｉ膜４２ａと、Ｎｉ膜４２ａ上に設けられたＡｕ膜４２ｂとが積層されたものである。同様に、図２（ｂ）に示すように、電極パッド５０の開口部３２に露出した部分上には、積層膜５２が設けられている。この積層膜５２は、電極パッド５０上に設けられたＮｉ膜５２ａと、Ｎｉ膜５２ａ上に設けられたＡｕ膜５２ｂとが積層されたものである。
【００２３】
図１に戻って、配線基板１０の電極パッド４０には、半導体チップ６０が接続されている。具体的には、半導体チップ６０はバンプ電極６２を有しており、このバンプ電極６２が半田７２を介して電極パッド４０に接続されている。すなわち、半導体チップ６０は、配線基板１０にフリップチップ接続されている。半導体チップ６０は、例えばＬＳＩである。
【００２４】
配線基板１０と半導体チップ６０との間の間隙には、アンダーフィル樹脂７４が充填されている。さらに、半導体チップ６０は、封止樹脂７６によって覆われている。また、上述の電極パッド５０には、半導体装置１の外部電極端子として機能する半田ボール７８が接続されている。ただし、外部電極端子として、半田ボール７８の代わりに、ピン形状のものや、円柱型のコラム形状のものを用いてもよい。
【００２５】
図３〜図９を参照しつつ、本発明による配線基板および半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。概括すると、この製造方法は、下記工程（ａ）〜（ｉ）を含む。
（ａ）ベース基板９０（支持基板）上に、非感光性樹脂層２０を形成する工程
（ｂ）非感光性樹脂層２０上に、電極パッド４０を形成する工程
（ｃ）電極パッド４０上に、配線１２と配線１２を覆う絶縁層１４とを形成する工程
（ｄ）絶縁層１４上に、電極パッド５０を形成する工程
（ｅ）電極パッド５０を覆うように、感光性樹脂層３０を形成する工程
（ｆ）電極パッド５０が露出するように、感光性樹脂層３０に開口部３２を形成する工程
（ｇ）開口部３２を形成する工程よりも後に、ベース基板９０を除去する工程
（ｈ）ベース基板９０を除去する工程よりも後に、電極パッド４０が露出するように、非感光性樹脂層２０に開口部２２を形成する工程
（ｉ）開口部２２に露出する電極パッド４０に、半導体チップ６０を接続する工程
【００２６】
より詳細には、まず、ベース基板９０を準備する（図３（ａ））。このとき、平坦性が高く、且つ機械的強度が高いベース基板９０を準備することが好ましい。ベース基板９０は、例えば、ＳＵＳもしくはＣｕ等の金属材料または金属合金材料を主成分として構成される。
【００２７】
次に、ベース基板９０の一方の面上に非感光性樹脂層２０を形成する（図３（ｂ））。非感光性樹脂層２０の破断強度および破断伸び率は、それぞれ５０ＭＰａ以上および１０％以上であることが好ましい。非感光性樹脂層２０は、エポキシ系、シアネート系またはポリオレフィン系樹脂等からなる半硬化状態の絶縁樹脂フィルムを用いた真空ラミネート法や、真空プレス法によって、容易に形成することができる。また、ＰＩ（ポリイミド）等の液状材料をコーティングすることにより形成することも可能である。
【００２８】
次に、非感光性樹脂層２０上の所定位置に電極パッド４０を形成する（図３（ｃ））。例えば、一般的な無電解Ｃｕメッキシードを用いたセミ・アディティブ工法により、Ｃｕ材料からなる電極パッド４０を形成することが可能である。ここで、搭載するＬＳＩ（半導体チップ６０）としてエリアアレー配列のＦＣ（フリップチップ）デバイスを想定すると、エリアアレー配列のＦＣ端子ピッチは、例えば１５０〜２５０μｍ程度である。また、電極パッド４０の直径は、例えば６０〜１００μｍ程度である。
【００２９】
次に、電極パッド４０上に、絶縁層１４ａを形成する（図４（ａ））。絶縁層１４ａは、上述の真空ラミネート法や真空プレス法によって、容易に形成することができる。また、絶縁層１４ａを形成する別の手法としては、液状の絶縁性材料をスピンコーティング法により形成する手法、ならびにプラズマ表面処理技術を流用したＣＶＤ（Chemical Vapor Deposition）法およびＰＶＤ（Physical Vapor Deposition）法等が挙げられる。
【００３０】
次に、絶縁層１４ａを部分的に除去する処理を施し、それにより開口部１６ａを形成する（図４（ｂ））。ここで、絶縁層１４ａが感光性材料で構成されている場合、露光・現像処理を施すことにより、開口部１６ａを形成することができる。一方、絶縁層１４ａが非感光性材料で構成されている場合、レーザ加工により、開口部１６ａを形成することができる。後者の場合、フォトレジストのパターンを形成した後、プラズマ表面処理技術を流用したドライエッチング技術によって開口部１６ａを形成してもよい。
【００３１】
なお、絶縁層１４ａの耐クラック性を考慮すると、一般的に破断強度や破断伸び率に優れている非感光性材料を適用することが好ましい。また、製品の信頼性を考慮し、同一の非感光性材料を用いて非感光性樹脂層２０および絶縁層１４ａを形成してもよい。
【００３２】
次に、絶縁層１４ａ上に配線１２を形成する（図４（ｃ））。配線１２の形成には、セミ・アディティブ工法を用いることができる。この工法においては、まず、絶縁層１４ａの全面上に、無電解ＣｕメッキあるいはＴｉ／Ｃｕ等のスパッタリング法により、電解メッキ用の給電層（シードメタル）を形成する。次に、フォトレジストをコーティングして所定の配線パターンが抜けるように露光・現像処理を施した後、電解メッキ法を用いてＣｕ等の配線パターンを形成する。続いて、フォトレジスト剥離させた後、配線パターンをマスクにして、下地の給電層をエッチング除去する。それにより、配線１２が得られる。
【００３３】
その後、上述した絶縁層１４ａの形成から配線１２の形成までの工程を所定の回数だけ繰り返すことにより、多層配線構造を得ることができる。すなわち、本例においては、絶縁層１４ａ上に絶縁層１４ｂを形成した後、絶縁層１４ｂに開口部１６ｂを形成する（図５（ａ））。その絶縁層１４ｂ上に、配線１２を形成する（図５（ｂ））。さらに、絶縁層１４ｂ上に絶縁層１４ｃを形成した後、絶縁層１４ｃに開口部１６ｃを形成する（図５（ｃ））。以上により、絶縁層１４が得られる。
【００３４】
次に、多層配線の最上層すなわち絶縁層１４ｃ上の所定位置に、上述のセミ・アディティブ工法等を用いて電極パッド５０を形成する（図６（ａ））。電極パッド５０がマザーボードに接続されることを想定すると、電極パッド５０の配列ピッチは、例えば０．４〜１．０ｍｍ程度である。また、電極パッド５０の直径は、例えば０．１８〜０．６ｍｍ程度である。
【００３５】
次に、電極パッド５０を覆うようにして、絶縁層１４上に感光性樹脂層３０を形成する。さらに、電極パッド５０が露出するように、感光性樹脂層３０に開口部３２を形成する（図６（ｂ））。開口部３２の形成は、フォトリソグラフィ法により行うことが好ましい。
【００３６】
次に、ケミカルエッチング等により、ベース基板９０を除去する（図６（ｃ））。このとき、非感光性樹脂層２０は、エッチングバリア層として機能する。なお、ベース基板９０の材料がＣｕ系金属である場合、塩化第二銅水溶液や、アンモニア系アルカリエッチャントにより、Ｃｕ系金属を選択的にエッチング除去することが可能である。また、ベース基板９０の材料がＳＵＳ系金属である場合、塩化第二鉄水溶液によりエッチング除去することも可能である。
【００３７】
次に、電極パッド４０が露出するように、非感光性樹脂層２０に開口部２２を形成する（図７（ａ））。開口部２２の形成は、レーザ加工により行うことが好ましい。なお、レーザ加工により開口部２２の底部に炭化した樹脂層（スミア層）等が発生する場合には、レーザ加工後に過マンガン酸処理等によるデスミア処理を施してもよい。
【００３８】
次に、電極パッド４０の開口部２２に露出する部分上に積層膜４２を形成するとともに、電極パッド５０の開口部３２に露出した部分上に積層膜５２を形成する（図７（ｂ））。積層膜４２および積層膜５２は、無電解メッキ法により形成することができる。以上により、配線基板１０が得られる。ここで、積層膜４２および積層膜５２がそれぞれ形成された電極パッド４０および電極パッド５０を電極として電気検査用プローブを用いることにより、配線基板１０の電気検査（Ｏｐｅｎ／Ｓｈｏｒｔ検査）を実施してもよい。
【００３９】
続いて、非感光性樹脂層２０上に印刷マスクＭ１を形成した後、半田ペースト７２ａおよび印刷スキージ９２を用いた通常の印刷工法を実行する（図７（ｃ））。これにより半田ペースト７２ａを開口部２２内に配置した後、ＩＲリフロー等の半田付け工程を行うことにより半田７２（予備半田部）を形成する（図８（ａ））。
【００４０】
次に、配線基板１０の電極パッド４０上に、半導体チップ６０をフリップチップ実装する（図８（ｂ））。このとき、半導体チップ６０のバンプ電極６２がＳｎやＰｂ等の金属材料を主成分とする半田であれば、Ｆｌｕｘを使用した加熱リフロー工程にてフリップチップ実装が可能である。また、バンプ電極６２がＡｕやＩｎ等の金属材料を主成分とする半田であれば、熱圧着方式によるフリップチップ実装が可能である。
【００４１】
その後、半導体チップ６０と配線基板１０との間の間隙に、絶縁性のアンダーフィル樹脂７４を充填する（図８（ｃ））。本例においては、半導体チップ６０の側面も、アンダーフィル樹脂７４で覆っている。アンダーフィル樹脂７４の形成は、液状アンダーフィル材料を用いた封止技術、あるいはトランスファー封止技術等を用いて行うことができる。アンダーフィル樹脂７４を設けることにより、半導体チップ６０および配線基板１０、ならびにそれらの接続部分を効果的に保護することができる。
【００４２】
その後、半導体チップ６０を覆うようにして、配線基板１０上に封止樹脂７６を形成する（図９（ａ））。封止樹脂７６の形成は、トランスファー封止技術や、インジェクション封止技術等を用いて行うことができる。封止樹脂７６を設けることにより、半導体装置１の半導体パッケージとしての機械的強度の向上や、耐湿性の向上を図ることができる。
【００４３】
その後、電極パッド５０に、Ｓｎ等の金属材料を主成分とする半田ボール７８を接続する（図９（ｂ））。半田ボール７８の接続は、例えば、Ｆｌｕｘを電極パッド５０に選択的に塗布した後に、半田ボール７８を搭載し、ＩＲリフロー工程により加熱処理を施すことにより行うことができる。
【００４４】
その後、ダイシングブレード等を使用した切断分離技術を使用して、ウエハを個片化する（図９（ｃ））。以上により、半導体装置１が得られる。
【００４５】
本実施形態の効果を説明する。配線基板１０においては、感光性樹脂層３０が感光性の絶縁材料によって構成されている。これにより、比較的大きな開口面積をもつ開口部３２の形成に、フォトリソグラフィ法を用いることが可能となる。したがって、開口部３２を容易に形成することができる。
【００４６】
これに対して、レーザ加工により開口部３２を形成することも考えられる。ところが、レーザ加工は、１ｓｈｏｔ当たりの加工径の上限が１００μｍ程度であるため、１８０〜６００μｍ程度の直径をもつ電極パッド５０の形成には不向きである。また、ドライエッチング技術により開口部３２を形成することも考えられる。ところが、真空技術を採用したドライエッチング装置は、一般に、非常に高価である。そのうえ、フォトレジストをコーティングして露光・現像する処理も必要となる。したがって、製造コストの増大を招いてしまうという問題がある。これらの理由から、開口部３２の形成にはフォトリソグラフィ法を用いることが好ましい。
【００４７】
一方で、比較的小さな開口面積をもつ開口部２２が形成される非感光性樹脂層２０は、非感光性の絶縁材料によって構成されている。一般的に、非感光性材料は、感光性材料と比較して機械的強度および破断伸び率に優れている。そのため、非感光性樹脂層２０を採用することにより、配線基板１０において絶縁樹脂クラック等の不良が発生するのを抑制でき、それにより配線基板１０の信頼性を向上させることができる。よって、製造が容易で、且つ信頼性の高い配線基板１０が実現されている。また、半導体装置１は、この配線基板１０を備えている。よって、製造が容易で、且つ信頼性の高い半導体装置１が実現されている。
【００４８】
開口部２２の開口面積が電極パッド４０の面積よりも小さい。このため、電極パッド４０の表面（開口部２２に露出した面）の一部が非感光性樹脂層２０で覆われた構成となっている。これにより、電極パッド４０が絶縁層１４から剥離するのを防ぐことができる。同様に、開口部３２の開口面積が電極パッド５０の面積よりも小さい。このため、電極パッド５０の表面（開口部３２に露出した面）の一部が感光性樹脂層３０で覆われた構成となっている。これにより、電極パッド５０が絶縁層１４から剥離するのを防ぐことができる。
【００４９】
電極パッド４０の開口部２２に露出した部分上に積層膜４２（図２（ａ）参照）が設けられている。これにより、半田７２を形成する際の半田接合の安定性を向上させることができる。また、上述した電気検査を行う場合には、電極パッド４０と検査用プローブとの間の接触抵抗を安定化することができる。同様に、電極パッド５０の開口部３２に露出した部分上に積層膜５２（図２（ｂ）参照）が設けられている。これにより、半田ボール７８を形成する際の半田接合の安定性を向上させることができる。また、上述した電気検査を行う場合には、電極パッド５０と検査用プローブとの間の接触抵抗を安定化することができる。
【００５０】
開口部２２中には、予備半田部として半田７２が設けられている。これにより、半導体チップ６０をフリップチップ接続する際に、半田付けプロセスの安定性を向上させることができる。特に半導体チップ６０の大きさが１５ｍｍ角以上である場合は、配線基板１０の反りにより、電極パッド４０の平行度合が厳しくなる傾向がある。そのため、製造プロセスを考慮すると、半田７２の形成が重要となる。一方で、半導体チップ６０の大きさが１５ｍｍ角未満の場合は、上記傾向は見られないため、半田７２を形成することは重要でない。
【００５１】
また、本実施形態の製造方法においては、ベース基板９０上に多層配線層を形成している。これにより、多層配線層は、ベース基板９０に力学的に拘束されるため、高い平面度を維持することができる。さらに、多層配線層は、熱量分布的にも優れた安定性を有する。したがって、製造歩留まりに優れ、且つＦｉｎｅピッチ配線の形成に適した製造方法が実現されている。
【００５２】
これに対して、通常のビルドアップ基板の場合、ＦＲ−４，５あるいはＢＴ系コア基板の反りや微小な凹凸のため、パターンピッチは、ラインアンドスペースで１０μｍ／１０μｍが限界である。しかも、コア基板の反りが大きいために、パターン露光時の焦点深度のばらつきも発生し易く、結果的に製造プロセスの安定性を損なってしまう。したがって、従来の製造方法には、Ｆｉｎｅパターン形成の観点および製造コストのドラスティックな改善という観点で、技術的な限界がある。
【００５３】
また、本実施形態の製造方法においては、非感光性樹脂層２０が、ベース基板９０を除去する際にエッチングバリア層として機能する。これにより、電極パッド４０を保護することができる。したがって、配線基板１０の製造プロセスの安定性が向上し、それにより生産性が向上する。
【００５４】
図１４（ａ）および図１４（ｂ）を参照しつつ、従来のフリップチップ型半導体装置の一例を説明する。この半導体装置は、図１４（ａ）に示される半導体チップ１００を備えている。半導体チップ１００の表面上には、半田、ＡｕまたはＳｎ−Ａｇ系合金等の導電性材料により構成された突起状のバンプ１０２が形成されている。バンプ１０２は、チップの周辺部もしくは活性領域上に所定の配列で形成された外部端子、すなわちエリアアレー配列で形成された外部端子上に形成されている。
【００５５】
この半導体チップ１００は、図１４（ｂ）に示すように、多層配線基板１１０に実装される。この多層配線基板１１０上には、バンプ１０２の配列パターンと同一のパターンで配列された電極パッド（図示せず）が形成されている。半導体チップ１００を多層配線基板１１０に実装する際には、バンプ１０２の材料に半田が用いられている場合、Ｆｌｕｘを使用したＩＲリフロー工程が用いられるのが通常である。
【００５６】
しかしながら、半導体チップを多層配線基板に実装した後、それらの間での線膨張係数のミスマッチにより、実装信頼性のうち特に温度サイクル特性が劣るという問題点が存在した。本問題点を解決するために、従来から以下のような施策が施されてきている。
【００５７】
まず、多層配線基板の線膨張係数をシリコンの線膨張係数に近づけるために、材料としては高価であるＡＬＮ、ムライド、ガラセラ等のセラッミック系の材料を用いて線膨張係数のミスマッチを最小限にして実装信頼性を向上させるという試みがなされてきた。この試みは、実装信頼性向上という観点では効果があったものの、多層配線基板の材料が高価なセラミック系材料を使用していたため、一般的にはハイエンドなスーパーコンピューターや、大型コンピューターの適用用途に限定されて使用されてきた。
【００５８】
これに対して、近年、価格が比較的安価で且つ線膨張係数の大きい有機系材料を使用した多層配線基板をフリップチップ実装に用いて実装信頼性を向上できる技術として、半導体チップと有機系材料を使用した多層配線基板間にアンダーフィル樹脂を配置させる技術が盛んになってきている。この技術は、アンダーフィル樹脂を半導体チップと有機系材料を使用した多層配線基板との間に配置させることにより、半導体チップと有機系材料を使用した多層配線基板との間に存在するバンプ接続部分に働くせん断応力を分散させ、実装信頼性を向上させるという技術である。
【００５９】
この技術によれば、アンダーフィル樹脂を半導体チップと有機系材料を使用した多層配線基板との間に介在させることにより価格が安価な有機系材料を使用した多層配線基板を使用することが可能となる。しかしながら、その一方で、アンダーフィル樹脂内にボイドが存在した場合や、アンダーフィル樹脂と半導体チップとの界面およびアンダーフィル樹脂と有機系材料を使用した多層配線基板界面との接着特性が悪い場合には、次のような問題がある。すなわち、製品の吸湿リフロー工程で界面剥離現象が誘発され、製品不良が生じてしまうという問題である。それゆえ、上記技術は、一概に、フリップチップ型半導体装置の低コスト化を推進できるというものではなかった。
【００６０】
また、一般的に、フリップチップ型半導体装置において、有機系材料を使用した多層配線基板としては、バンプ配列パターン最小ピッチおよびピン数の関係上、ビルドアップ基板と呼ばれる多層配線基板を使用するのが通常である。
【００６１】
図１５および図１６を参照しつつ、従来のビルドアップ基板の製造方法を説明する。まず、ＦＲ４、ＦＲ５およびＢＴ基板等に代表される絶縁性のガラスエポキシ系基材の両面に１０〜４０μｍ厚のＣｕ箔が貼りつけられたコア基板１２０を準備する（図１５（ａ））。このＣｕ箔は、パターニング処理されて、配線１２２となっている。さらに、上下の配線１２２同士を電気的に接続するために、スルーホール部１２４が形成されている。スルーホール部１２４は、ドリル加工等で穴あけした後、スルーホールメッキ処理を施すことにより形成することができる。このとき、後工程のプロセス安定性および基板の品質安定性を考慮して、スルーホール部１２４中には、スルーホール穴埋め用の絶縁性樹脂１２６を充填するのが通常である。
【００６２】
次に、コア基板１２０の上下に存在する配線１２２上に絶縁性樹脂１２８を形成する。その後、フォトレジスト技術を使用したケミカルエッチング法あるいはレーザ加工技術等により、絶縁性樹脂１２８の所定位置に開口部１２９を形成する（図１５（ｂ））。次に、電解Ｃｕメッキ処理の給電層とコア基板１２０上の配線１２２との電気的接続を確保するために、Ｔｉ／Ｃｕ等の金属を使用したスパッタリング法あるいはＣｕ無電解メッキ法等により金属薄膜層１３０を形成する（図１５（ｃ））。
【００６３】
その後、電解Ｃｕメッキ処理による配線パターン形成のため、厚さ２０〜４０μｍ程度のフォトレジストまたはドライフィルム等のマスクＭ２を金属薄膜層１３０上に形成し、露光・現像処理を実施する（図１６（ａ））。その後、金属薄膜層１３０を給電層として電解Ｃｕメッキ処理により配線パターン部１３２を形成する（図１６（ｂ））。次に、マスクＭ２を剥離した後、配線パターン部１３２をマスクにして金属薄膜層１３０をウエットエッチング処理により除去し、配線パターン部１３２を電気的に独立させる（図１６（ｃ））。上述した絶縁性樹脂１２８の形成から配線パターン部１３２の形成までの工程を繰り返すことにより、多層配線基板を得ることができる。
【００６４】
しかしながら、この製造方法では、コア基板１２０との熱膨張係数不一致によるストレス緩和および接続ビア部信頼性等の多層配線基板の信頼性を考慮し、配線パターン部１３２の厚みを確保するために厚さ２０〜４０μｍ程度のフォトレジストあるいはドライフィルムを用いる必要がある。よって、露光・現像工程でのパターン形成においては、最小ピッチでも３０μｍ程度が限界であった。その結果、多層配線基板の高密度化、および基板外形の小型化を推進することができないという問題点が存在した。
【００６５】
また、通常、ビルドアップ基板の製造においては、約５００ｍｍ×６００ｍｍの大きさの大パネル上にて一括して製品を作成して、最終工程にてカッティング処理を施して単体の多層配線基板を取り出すという手法が採られる。それゆえ、多層配線基板単体の外形寸法を小型化することができれば、１パネル当たりの取り数を増加させることができる。しかしながら、現状のビルドアップ基板の製造方法では、上述のとおり配線パターンピッチを最小でも３０μｍ程度にしかできない。そのため、多層配線基板単体の外形寸法を縮小させることができず、多層配線基板のコストを大幅に低減させることが困難であった。
【００６６】
このような多層配線基板の製造方法には、さらに反りの問題がある。コア基板自身には反りが存在しており、ビルドアップ配線パターンを形成する露光・現像工程で、存在する反りによってレジストパターンの不整合が誘発される。レジストパターンの不整合は、製造歩留まりの低下を招くことになる。
【００６７】
さらに、コア基板の反りを抑制するために、コア基板の両側にビルドアップ層の形成が必要であり、本来必要とはしないビルドアップ配線層まで形成する必要があった。その結果、必要以上の多層化を強いられる有機系多層配線基板となってしまい、製造歩留まりの低下を誘発し、その製造コストを削減することが非常に困難であった。
【００６８】
これに対して、上述した本実施形態の配線基板１０および半導体装置１ならびにそれらの製造方法によれば、図１４〜図１６で説明した従来技術に関する問題点を全て解決することができる。
【００６９】
本発明による配線基板および半導体装置ならびにそれらの製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図１０に示すように、半導体チップ６０（第１の半導体チップ）上に、半導体チップ６６（第２の半導体チップ）が設けられていてもよい。半導体チップ６６は、接着剤６７を介して半導体チップ６０の裏面に積層されている。また、半導体チップ６６は、ボンディングワイヤ６８を介して電極パッド４０に接続されている。かかる構成により、マルチチップ型の半導体装置を得ることができる。また、半導体チップ６６として、半導体チップ６０とは異なる機能をもつ半導体チップを用いた場合、半導体装置の多機能化を図ることができる。なお、本例においては、半導体チップを２段に積層しているが、半導体チップは３段以上に積層されてもよい。
【００７０】
また、図１１に示すように、半導体チップ６０上にヒートシンク８０が設けられていてもよい。ヒートシンク８０は、接着剤８２を介して半導体チップ６０の裏面に接続されている。接着剤８２としては、熱伝導性の高いものを用いることが好ましい。また、ヒートシンク８０は半導体チップ６０上から非感光性樹脂層２０上にかけて設けられており、半導体チップ６０上に設けられた部分が非感光性樹脂層２０上に設けられた部分に対して突出している。かかる構成により、放熱性に優れた半導体装置が得られる。フリップチップ型半導体チップは一般に多ピン・高速系Ｌｏｇｉｃ系デバイスであることが多いため、その半導体チップからの発熱を効率良く放熱することが重要である。
【００７１】
また、図１２（ａ）に示すように、第１の層を形成する工程においては、当該第１の層として非感光性の絶縁フィルム８６を、絶縁性接着剤８８を介してベース基板９０上に貼り付けてもよい。絶縁フィルム８６としては、高強度・高伸び特性を有するものを用いることが好ましい。同図において、絶縁フィルム８６上には、Ｃｕ箔４０ａが形成されている。すなわち、ベース基板９０上には、Ｃｕ箔４０ａ／絶縁フィルム８６／絶縁性接着剤８８の積層構造からなる接着剤付きＲＣＣ（Resin Coated Copper）が設けられている。このＣｕ箔４０ａにパターニング処理を施すことにより、電極パッド４０を形成することができる（図１２（ｂ））。Ｃｕ箔４０ａのパターニング処理は、フォトレジストを形成して露光・現像処理を施した後、Ｃｕ箔４０ａの所定部分をエッチング除去するサブトラクティブ工法を採用することにより行うことができる。その後、図４〜図９で説明した工程を実行することにより、図１３に示す半導体装置が得られる。
【００７２】
かかる構成によれば、絶縁性接着剤８８がベース基板９０に対する接着剤として機能するため、図１で説明した非感光性樹脂層２０と比較して大きな厚み（例えば１０〜３０μｍ程度）を有し、高強度なＰＩフィルムや液晶ポリマー等の接着機能を有さない非感光性絶縁フィルムを、第１の層として用いることが可能となる。非感光性のＰＩフィルムは、一般的に、破断強度１００ＭＰａ以上、破断伸び率１００％以上という機械的物性を有しており、現存する絶縁材料の中で最高レベルの耐クラック特性を有している。このため、樹脂クラック耐性に一層優れたコアレス型多層配線基板を得ることができる。
【００７３】
なお、上記ＲＣＣにおいては、Ｃｕ箔４０ａと絶縁フィルム８６との間に、絶縁性接着剤が介在していてもよい。すなわち、このＲＣＣは、Ｃｕ箔４０／絶縁性接着剤／絶縁フィルム８６／絶縁性接着剤８８の積層構造からなっていてもよい。
【図面の簡単な説明】
【００７４】
【図１】本発明による配線基板および半導体装置の第１実施形態を示す断面図である。
【図２】（ａ）および（ｂ）は、図１の半導体装置の一部を示す断面図である。
【図３】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図４】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図５】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図６】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図７】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図８】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図９】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図１０】実施形態の変形例を説明するための断面図である。
【図１１】実施形態の変形例を説明するための断面図である。
【図１２】（ａ）および（ｂ）は、実施形態の変形例を説明するための断面図である。
【図１３】実施形態の変形例を説明するための断面図である。
【図１４】（ａ）および（ｂ）は、従来のフリップチップ型半導体装置の一例を説明するための断面図である。
【図１５】（ａ）〜（ｃ）は、従来のビルドアップ基板の製造方法を示す工程図である。
【図１６】（ａ）〜（ｃ）は、従来のビルドアップ基板の製造方法を示す工程図である。
【符号の説明】
【００７５】
１    半導体装置
１０    配線基板
１２    配線
１４    絶縁層
２０    非感光性樹脂層
２２    開口部
３０    感光性樹脂層
３２    開口部
４０    電極パッド
４２    積層膜
４２ａ    Ｎｉ膜
４２ｂ    Ａｕ膜
５０    電極パッド
５２    積層膜
５２ａ    Ｎｉ膜
５２ｂ    Ａｕ膜
６０    半導体チップ
６２    バンプ電極
７２    半田
７４    アンダーフィル樹脂
７６    封止樹脂
７８    半田ボール
【図１】
2007207872.tif 000003
【図２】
2007207872.tif 000004
【図３】
2007207872.tif 000005
【図４】
2007207872.tif 000006
【図５】
2007207872.tif 000007
【図６】
2007207872.tif 000008
【図７】
2007207872.tif 000009
【図８】
2007207872.tif 000010
【図９】
2007207872.tif 000011
【図１０】
2007207872.tif 000012
【図１１】
2007207872.tif 000013
【図１２】
2007207872.tif 000014
【図１３】
2007207872.tif 000015
【図１４】
2007207872.tif 000016
【図１５】
2007207872.tif 000017
【図１６】
2007207872.tif 000018