(57)【要約】【課題】チャージポンプ回路のスイッチングトランジスタを大振幅の制御信号で駆動すると、ソース、ドレインの寄生容量、ゲート電極下のチャンネル電荷により、出力電流に乱れが生じる。特にチャージポンプの出力電流が小さい場合顕著になる。【解決手段】電流源１０，１１の出力をスイッチングするための差動構成の差動スイッチング回路１２，１３を設け、差動スイッチング回路１２，１３を構成するトランジスタのゲートにかかる論理振幅を振幅制限／減衰回路１４，１５を用いて小さくすることで、寄生容量、チャンネル電荷による出力電流の乱れを改善する。【選択図】図１
2007116412.tif 000002
【特許請求の範囲】
【請求項１】
電流を引き込むための第１の電流源と、前記第１の電流源の電流をスイッチングするための第１の差動回路と、電流を流し込むための第２の電流源と、前記第２の電流源の電流をスイッチングするための第２の差動回路とを設け、前記第１及び第２の差動回路の出力を接続して出力とし、前記第１及び第２の差動回路の入力を入力とした電流供給回路と、
入力信号を所望の電圧振幅まで下げる少なくとも１つの振幅制限／減衰回路と
を備え、
前記電流供給回路のスイッチングのための制御信号として前記振幅制限／減衰回路の出力を前記第１及び第２の差動回路の入力に接続したことを特徴とするチャージポンプ回路。
【請求項２】
前記振幅制限／減衰回路は、
第１のスイッチング素子を電源電圧に接続し、このスイッチング素子に第１の抵抗素子を接続し、第１の抵抗素子の他端を第２の抵抗素子に接続し、第２の抵抗素子の他端を第１のダイオード接続されたトランジスタを通して接地し、
第２のスイッチング素子を電源電圧に接続し、このスイッチング素子に第３の抵抗素子を接続し、第３の抵抗素子の他端を第４の抵抗素子に接続し、第４の抵抗素子の他端を前記第１のダイオード接続されたトランジスタに接続し、
第３のスイッチング素子を接地電圧に接続し、このスイッチング素子に第５の抵抗素子を接続し、第５の抵抗素子の他端を第６の抵抗素子に接続し、第６の抵抗素子の他端を第２のダイオード接続されたトランジスタを通して電源電圧に接続し、
第４のスイッチング素子を接地電圧に接続し、このスイッチング素子に第７の抵抗素子を接続し、第７の抵抗素子の他端を第８の抵抗素子に接続し、第８の抵抗素子の他端を前記第２のダイオード接続されたトランジスタに接続し、
第１の抵抗素子と第２の抵抗素子の接続点と、第３の抵抗素子と第４の抵抗素子の接続点と、第５の抵抗素子と第６の抵抗素子の接続点と、第７の抵抗素子と第８の抵抗素子との接続点を出力として、前記電流供給回路の入力に接続して構成されたことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記振幅制限／減衰回路は、
第２の抵抗素子と第４の抵抗素子の接続点を接地し、第６の抵抗素子と第８の抵抗素子の接続点が電源電圧に接続されたことを特徴とする請求項２に記載のチャージポンプ回路。
【請求項４】
前記振幅制限／減衰回路は、
第２の抵抗素子と第４の抵抗素子の接続点に第９の抵抗素子を接続し、その他端を接地し、第６の抵抗素子と第８の抵抗素子の接続点に第１０の抵抗素子を接続し、その他端を電源電圧に接続したことを特徴とする請求項２に記載のチャージポンプ回路。
【請求項５】
前記振幅制限／減衰回路は、
第５のスイッチング素子を接地し他端を第１１の抵抗素子に接続し、第６のスイッチング素子を接地し他端を第１２の抵抗素子に接続し、第１１と第１２の抵抗素子の他端を接続し、この接続点に第３のダイオード接続されたトランジスタを接続し、このトランジスタに第１５の抵抗素子を接続して電源電圧に接続し、
第７のスイッチング素子を電源電圧に接続し他端を第１３の抵抗素子に接続し、第８のスイッチング素子を電源電圧に接続し他端を第１４の抵抗素子に接続し、第１３と第１４の抵抗素子の他端を第４のダイオード接続されたトランジスタと接続し、そのトランジスタに第１６の抵抗素子を接続して接地し、
第５のスイッチング素子と第１１の抵抗素子の接続点と、第６のスイッチング素子と第１２の抵抗素子との接続点と、第７のスイッチング素子と第１３の抵抗素子の接続点と、第８のスイッチング素子と第１４の抵抗素子の接続点を、出力として前記電流供給回路の入力に接続したことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項６】
前記振幅制限／減衰回路は、
第３のダイオード接続されたトランジスタが、複数のダイオード接続されたトランジスタを直列に接続したもので、
第４のダイオード接続されたトランジスタが、複数のダイオード接続されたトランジスタを直列に接続したものであることを特徴とする請求項５に記載のチャージポンプ回路。
【請求項７】
前記振幅制限／減衰回路は、
第１１の抵抗素子と第１２の抵抗素子の接続点に第１５の抵抗素子を接続してその他端を電源電圧に接続し、第１３と第１４の抵抗素子の接続点に第１６の抵抗素子を接続してその他端を接地したことを特徴とする請求項５に記載のチャージポンプ回路。
【請求項８】
前記振幅制限／減衰回路は、
第３の電流源を電源電圧に接続し、他端に第９、第１０のスイッチング素子を接続し、第９のスイッチング素子の他端に第１７の抵抗素子、第１０のスイッチング素子の他端に第１８の抵抗素子を接続し、第１７、第１８の抵抗素子の他端を接続し、第５のダイオード接続されたトランジスタを接続して接地し、
第４の電流源を接地し、他端に第１１、第１２のスイッチング素子を接続し、第１１のスイッチング素子の他端に第１９の抵抗素子、第１２のスイッチング素子の他端に第２０の抵抗素子を接続し、第１９、第２０の抵抗素子の他端を接続して第６のダイオード接続されたトランジスタを接続し、このトランジスタを電源電圧に接続し、
第９のスイッチング素子と第１７の抵抗素子の接続点と、第１０のスイッチング素子と第１８の抵抗素子の接続点と、第１１のスイッチング素子と第１９の抵抗素子の接続点と、第１２のスイッチング素子と第２０の抵抗素子の接続点を出力として前記電流供給回路の入力に接続したことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項９】
前記振幅制限／減衰回路は、
第１７、第１８の抵抗素子の接続点に第２１の抵抗素子を接続してその他端を接地し、第１９、第２０の抵抗素子の接続点に第２２の抵抗素子を接続して他端を電源電圧に接続したことを特徴とする請求項８に記載のチャージポンプ回路。
【請求項１０】
前記振幅制限／減衰回路は、
第１７、第１８の抵抗素子の接続点が接地され、第１９、第２０の抵抗素子の接続点が電源電圧に接続されたことを特徴とする請求項８に記載のチャージポンプ回路。
【請求項１１】
請求項１乃至１０に記載のチャージポンプ回路で、前記電圧振幅制限／減衰回路のスイッチング素子の制御入力に位相比較器からの出力が接続されたことを特徴とするＰＬＬ回路。
【請求項１２】
請求項１１に記載のＰＬＬ回路を用いたことを特徴とする受信または送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ及びそれを用いたＰＬＬ回路に関する。
【背景技術】
【０００２】
位相ロックループ（フェーズロックループ、以下「ＰＬＬ」と呼ぶ。）の一般的な構成を図１０に示す。以下、この位相ロックループの動作を簡単に説明する。
【０００３】
図１０に示すように、分周器１０６の分周比をＮとしたとき、電圧制御発振器１０５の発振周波数をＮ分周したものと、基準信号発生器１０１の基準信号の位相を位相比較器１０２で比較し、位相差がゼロになるように帰還をかけることにより、基準信号のＮ倍の発振周波数を得るものである。ここで位相比較器１０２が出力する位相差信号を電圧制御発振器１０５に帰還する際、その制御電圧を発生させるのがチャージポンプ１０３であり、帰還ループの特性を決定するのがローパスフィルタ（ＬＰＦ）１０４である。
【０００４】
チャージポンプに要求される動作は、位相比較器の出力に忠実な出力パルス電流を出力することである。そうでなければ、ＬＰＦに常に間違った位相比較結果が出力されてしまい、電圧制御発振器の出力にジッターが生じてしまうことになる。
【０００５】
ところで機器の小型化によりＬＰＦをＩＣ上に構成することも行われつつあるが、ＬＰＦは抵抗と容量素子で構成されており、この容量をＩＣ上に実現できるほど小さくするためにはチャージポンプの電流を小さくする必要がある。
【０００６】
そこで、電流出力を小さく（数μＡから数１０μＡ）することが可能で、かつ位相比較器の出力に忠実な電流の出力が得られ、望ましくは簡素なチャージポンプが望まれる。
【０００７】
図１１に一般的なチャージポンプの構成を示す。位相比較器の出力は、ハイレベル（ほぼ電源電圧）とローレベル（ほぼ接地電圧）のディジタル出力であるが、これが図１１のＵｐ，ＵｐＢ，Ｄｏｗｎ，ＤｏｗｎＢとしてチャージポンプのスイッチングトランジスタのゲートに印加される。
【０００８】
ところでＮ型ＭＯＳトランジスタのゲート下に発生するチャンネルの電荷Ｑは次式で表される。
【０００９】
Ｑ＝Ｗ・Ｌ・Ｃｏｘ（ＶＧＳ−Ｖｔｈ）
ここで、Ｗ，Ｌはそれぞれトランジスタのゲート幅、ゲート長、Ｃｏｘは単位面積あたりのゲート容量、ＶＧＳはトランジスタのゲート−ソース間電圧、Ｖｔｈはトランジスタのスレッショルド電圧である。
【００１０】
いま図１１のチャージポンプにおいてＮ型ＭＯＳトランジスタＭＮ９１のゲート電圧が電源電圧まで上がったとすると、上記（１）の電荷Ｑが誘起される。この電荷Ｑは電流源ＭＮ９０がこれをすべて引き込まない限り、電流としてＭＮ９１のドレイン、ソース端子に現れる。つまり、電流源ＭＮ９０の引き込む電流以外に電流が発生してしまうことになり、出力電流を乱す原因となる。これはＭＮ９０の引き込む電流が小さいほど割合が大きくなり、出力電流の誤差の原因となる。
【００１１】
また、ＭＮ９１とＭＮ９２のゲートは位相比較器のディジタル出力信号Ｄｏｗｎ，ＤｏｗｎＢに接続されている。これはディジタル信号なので振幅が大きく急峻に変わるので、ＭＮ９１とＭＮ９２のソース電圧は過渡的に変動する。このソース端子はＭＮ９０のドレインに接続されているので、ＭＮ９０のドレイン端子電圧も変化する。その結果Ｄｏｗｎ，ＤｏｗｎＢの変化時にＭＮ９０のドレインの寄生容量の充放電が行われ、これも出力電流の誤差として現れる。
【００１２】
以上の説明は電流を引き込む側の動作であったが、流し込む側についても同じことが言える。つまり、チャージポンプ出力のスイッチングトランジスタに直接ディジタル信号のような大振幅の信号を印加すると、出力電流に誤差が生じてしまう。
【００１３】
このような状況を改善するため特許文献１に示される回路が提案されている。この公報に示される実施例を図１２に示す。この実施例では上記寄生容量の充放電による出力電流の乱れは改善できるが、多数のスイッチングトランジスタと平滑用の容量素子が必要であり、集積回路上で実現すると大きな面積を占め、コストを上げる要因になる。そこでより簡素な回路が望まれる。
【特許文献１】特開２００２−３３００６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述したように、チャージポンプの出力電流を制御するトランジスタのゲートを、ディジタル的に大振幅で駆動すると、トランジスタのソース及びドレインの寄生容量やゲート電極下のチャンネル電荷により、チャージポンプの出力電流に乱れが生じる。これは必要なチャージポンプ電流が小さい場合顕著である。その結果、位相比較器の出力に忠実なチャージポンプ出力電流が得られなくなり、ジッターの増大などといった望ましくない影響が出てしまう。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明は電流を引き込むための第１の電流源と、前記第１の電流源の電流をスイッチングするための第１の差動回路と、電流を流し込むための第２の電流源と、前記第２の電流源の電流をスイッチングするための第２の差動回路とを設け、前記第１及び第２の差動回路の出力を接続して出力とし、前記第１及び第２の差動回路の入力を入力とした電流供給回路と、入力信号を所望の電圧振幅まで下げる少なくとも１つの振幅制限／減衰回路とを備え、前記電流供給回路のスイッチングのための制御信号として前記振幅制限／減衰回路の出力を前記第１及び第２の差動回路の入力に接続したチャージポンプ回路であることを特徴とする。
【発明の効果】
【００１６】
本発明によると、トランジスタの寄生容量やチャンネル電荷に伴うスイッチング時の出力電流の乱れを改善することが出来るとともに、回路の簡素化、つまりコストの低減が出来る。特に出力電流が数１０μＡといった小さな電流の場合に好適である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら説明する。図１に本発明の実施形態に係るチャージポンプの概略構成を示す。
【００１８】
図１において、本実施の形態のチャージポンプは、出力ＣＰoutをスイッチングするトランジスタを差動構成にした差動スイッチング回路１２、１３を備え、それぞれに電流源１０、１１が設けられる。各トランジスタのゲートにかかる論理振幅を、振幅制限または減衰回路（振幅制限／減衰回路）１４、１５により小さくすることで、寄生容量やチャンネル電荷による出力電流の乱れを改善する。振幅制限／減衰回路１４、１５は、位相比較器からのディジタル信号Ｕｐ、ＵｐＢ、Ｄｏｗｎ、ＤｏｗｎＢによりスイッチングされる、スイッチングトランジスタ及び抵抗で構成され、簡素な回路で実現することができる。
【００１９】
以下、本発明の実施形態のチャージポンプに係る第１乃至第第３の実施例を説明する。
【００２０】
（第１の実施例）
図２に本実施形態のチャージポンプの第１の実施例を示す。本実施例のチャージポンプの電流供給回路は、Ｎ型ＭＯＳトランジスタＭＮ１０，ＭＮ１１，ＭＮ１２と、Ｐ型ＭＯＳトランジスタＭＰ１０，ＭＰ１１，ＭＰ１２で構成される。ＭＰ１０とＭＮ１０はゲートにＢｉａｓ１，Ｂｉａｓ２が印加され、電流源として動作する。ＭＮ１１，ＭＮ１２とＭＰ１１，ＭＰ１２はその電流をスイッチングするための差動スイッチング回路であり、このゲートにスイッチングするための信号を印加することで電流のスイッチングを行う。
【００２１】
トランジスタＭＰ１３，ＭＰ１４，ＭＮ１５、抵抗素子Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３は差動スイッチング回路であるＭＮ１１，ＭＮ１２のゲートに印加される信号電圧を減衰させる回路である。同様にトランジスタＭＮ１３，ＭＮ１４，ＭＰ１５、抵抗素子Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７は差動スイッチング回路であるＭＰ１１，ＭＰ１２のゲートに印加される信号電圧を減衰させる回路である。この部分の動作を以下に説明する。
【００２２】
Ｄｏｗｎ，ＤｏｗｎＢは電流引き込み指示の信号で、ＤｏｗｎＢはＤｏｗｎの反転信号である。いまＤｏｗｎがハイレベル（ほぼ電源電圧）、ＤｏｗｎＢがローレベル（ほぼ接地電圧）になったとすると、ＭＰ１３は遮断し、ＭＰ１４は導通する。このときＭＰ１４のオン抵抗をＲｄｓ、ＭＮ１５のオン時のゲート−ソース間電圧をＶＧＳ１５とすると
【００２３】
【数１】
2007116412.tif 000003
【００２４】
の電流がＭＰ１４，Ｒ１２，Ｒ１３に流れる。ＭＮ１１のゲート電圧は
【００２５】
【数２】
2007116412.tif 000004
【００２６】
となり、ＭＮ１２のゲート電圧は、Ｒ１０，Ｒ１１に電流が流れないためＶＧＳ１５となる。ＭＮ１１のゲート電圧がＭＮ１２のゲート電圧より高いので、ＭＮ１１が導通し、電流をＣＰｏｕｔから引き込む。
【００２７】
次にＤｏｗｎ，ＤｏｗｎＢがそれぞれ反転したとすると、ＭＰ１４が遮断しＭＰ１３が導通する。ＭＰ１３のオン抵抗をＲｄｓとすると、
【００２８】
【数３】
2007116412.tif 000005
【００２９】
の電流がＭＰ１３，Ｒ１０，Ｒ１１に流れ、ＭＮ１２のゲート電圧は
【００３０】
【数４】
2007116412.tif 000006
【００３１】
になり、ＭＮ１１のゲート電圧はＲ１３に電流が流れないことからＶＧＳ１５になる。今度はＭＮ１２のゲート電圧がＭＮ１１のそれより高いのでＭＮ１１は遮断し、出力電流は流れない。
【００３２】
この動作において、ＭＮ１１、ＭＮ１２のゲート電圧の変化は、
【００３３】
【数５】
2007116412.tif 000007
【００３４】
または
【００３５】
【数６】
2007116412.tif 000008
【００３６】
であり、明らかに電源電圧Ｖｄｄより小さい。つまり抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３で（Ｖｄｄ−ＶＧＳ１５）が分圧され、入力信号に対して出力信号が減衰している。そこで、Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３をＭＮ１１，ＭＮ１２が十分スイッチング出来る電圧振幅になるように選ぶと、電源電圧範囲までゲート電圧を変化させること無く、ＭＮ１１，ＭＮ１２をスイッチングさせることが出来る。よって先に述べたゲート下のチャンネル電荷や寄生容量の影響を軽減することができる。
【００３７】
同じことが制御信号Ｕｐ，ＵｐＢと、トランジスタＭＮ１３，ＭＮ１４，ＭＰ１５、抵抗素子Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７で構成される回路と差動スイッチング回路ＭＰ１１とＭＰ１２に言える。動作は極性が逆であること以外は同じなので詳細な説明は省略するが、この場合もＵｐ，ＵｐＢ信号に応じてＭＮ１３、ＭＮ１４がスイッチングし、Ｒ１４，Ｒ１５及びＲ１６，Ｒ１７で電源電圧を分圧することでＭＰ１１，ＭＰ１２のゲート電圧の振幅を減衰でき、チャージポンプ出力に現れるチャンネル電荷や寄生容量による誤差電流を軽減することが出来る。
【００３８】
なお、以上説明した回路において、図３（ａ）に示すように、図２のＭＮ１５，ＭＰ１５を抵抗素子に置き換えてもよい。図３（ｂ）に示すように、図２のＲ１１，Ｒ１３の接続点を接地し、Ｒ１４，Ｒ１６の接続点を電源電圧に接続しても同様の効果が得られる。
【００３９】
（第２の実施例）
図４に本実施形態のチャージポンプの第２の実施例を示す。第１の実施例と同じくトランジスタＭＮ１０，ＭＰ１０は電流源、ＭＮ１１，ＭＮ１２及びＭＰ１１，ＭＰ１２は差動スイッチング回路であり、これらがチャージポンプの出力電流供給回路を構成する。
【００４０】
トランジスタＭＮ２４，ＭＮ２５，ＭＰ２３、抵抗素子Ｒ２０，Ｒ２１，Ｒ２２がＭＮ１１，ＭＮ１２に入力される信号レベルを減衰させる回路であり、トランジスタＭＰ２４，ＭＰ２５，ＭＮ２３、抵抗素子Ｒ２３，Ｒ２４，Ｒ２５がＭＰ１１，ＭＰ１２に入力される信号レベルを減衰させる回路である。
【００４１】
ＭＮ１１，ＭＮ１２側のスイッチング動作に関して説明すると、Ｄｏｗｎがハイレベル、ＤｏｗｎＢがローレベルのとき、ＭＮ２４が導通、ＭＮ２５が遮断する。このとき、ＭＮ１２のゲートはほぼ接地電圧、ＭＮ１１のゲート電圧は
【００４２】
【数７】
2007116412.tif 000009
【００４３】
になる。ここでＶＧＳ２３はＭＰ２３のオン時のゲート−ソース間電圧、ＲｄｓはＭＮ２４のオン抵抗である。この値は電源電圧がダイオード接続のトランジスタＭＰ２３と抵抗Ｒ２０，Ｒ２１で分圧された値であり電源電圧より低い。つまり入力のＤｏｗｎ，ＤｏｗｎＢ信号が電源電圧範囲まで変化するのに対して、それより低い値に減衰されている。これがトランジスタのスレッショルド電圧Ｖｔｈより大きな値になるよう設定すると、ＭＮ１１は導通し、チャージポンプの出力に電流を流せる。逆にＤｏｗｎ，ＤｏｗｎＢが反転するとＭＰ２４が遮断、ＭＰ２５が導通し、ＭＮ１１のゲートはほぼ接地電圧になり、出力電流を遮断することが出来る。ＭＮ１２のゲート電圧は
【００４４】
【数８】
2007116412.tif 000010
【００４５】
となり、電源電圧より低い値になる。この場合もＭＮ１１，ＭＮ１２のゲート電圧の振幅は電源電圧範囲より小さく、減衰されており、チャンネル電荷、寄生容量の充放電による出力電流の誤差の低減が出来る。
【００４６】
ＭＰ２４，ＭＰ２５，ＭＮ２３，Ｒ２３，Ｒ２４，Ｒ２５で構成される回路についても同様で、極性が逆になるが、ＭＰ１１のゲート電圧はＶｄｄと
【００４７】
【数９】
2007116412.tif 000011
【００４８】
との間で変化する。またＭＰ１２のゲート電圧はＶｄｄと
【００４９】
【数１０】
2007116412.tif 000012
【００５０】
との間で変化する。ここでＲｄｓはＭＰ２４，ＭＰ２５のオン抵抗、ＶＧＳ２３はＭＮ２３のオン時のゲート−ソース電圧である。この場合でも電圧振幅はＶｄｄより小さく、減衰されており、前述の出力電流の誤差を低減できる。
【００５１】
この実施例の回路において、図５（ａ）に示すように図４のＭＰ２３，ＭＮ２３を省くこともできる。また、図５（ｂ）に示すように、図４のＭＰ２３，ＭＮ２３にあたるダイオード接続のトランジスタを複数直列に接続する構成でもよい。
【００５２】
（第３の実施例）
図６に本実施形態のチャージポンプの第３の実施例を示す。第１の実施例と同じくＭＮ１０，ＭＰ１０は電流源、ＭＮ１１，ＭＮ１２及びＭＰ１１，ＭＰ１２は差動スイッチングトランジスタで、チャージポンプの出力電流供給源を構成する。
【００５３】
電流源ＩＳ１とトランジスタＭＰ３３，ＭＰ３４，ＭＮ３５、抵抗素子Ｒ３０，Ｒ３１がＭＮ１１，ＭＮ１２の制御電圧の振幅を制限する回路で、電流源ＩＳ２とトランジスタＭＮ３３，ＭＮ３４，ＭＰ３５、抵抗素子Ｒ３２，Ｒ３３がＭＰ１１とＭＰ１２の制御電圧の振幅を制限する回路である。
【００５４】
電流源ＩＳ１とトランジスタＭＰ３３，ＭＰ３４，ＭＮ３５、抵抗素子Ｒ３０，Ｒ３１で構成される回路の動作を説明する。いまＤｏｗｎがハイレベル、ＤｏｗｎＢがローレベルになった場合、ＭＰ３４が導通し、ＭＰ３３は遮断する、ＭＮ１１のゲート電圧は
ＩＩＳ１・Ｒ３１＋ＶＧＳ３５
となり、ＭＮ１２のゲート電圧はＶＧＳ３５になる。ここでＩＩＳ１は電流源ＩＳ１の電流、ＶＧＳ３５はＭＮ３５のオン時のゲート−ソース間電圧である。
【００５５】
Ｄｏｗｎ，ＤｏｗｎＢが反転すると、ＭＮ１１のゲート電圧はＶＧＳ３５，ＭＮ１２のゲート電圧は
ＩＩＳ１・Ｒ３０＋ＶＧＳ３５
となる。Ｒ３０，Ｒ３１，ＩＩＳ１の値を適切に選べば、電源電圧範囲より低い電圧振幅でＭＮ１１，ＭＮ１２をスイッチングすることが出来、前述の問題点を改善することが出来る。ＩＳ２，ＭＮ３３，ＭＮ３４，ＭＰ３５，Ｒ３２，Ｒ３３で構成される回路についても同様で、Ｕｐ，ＵｐＢに応じてＭＰ１１，ＭＰ１２のゲートに印加される電圧の振幅はＩＩＳ２・Ｒ３２またはＩＩＳ２・Ｒ３３であり、ＩＩＳ２とＲ３２，Ｒ３３の値を適切に設定すれば、電源電圧より低い電圧振幅でＭＰ１１，ＭＰ１２をスイッチング出来ると共に、チャンネル電荷や寄生容量による出力電流の誤差を小さく出来る。
【００５６】
以上説明した回路で、図７（ａ）に示すように、図６のダイオード接続されたＭＮ３５，ＭＰ３５の替わりに抵抗素子を用いてもよい。また図７（ｂ）に示すように、図６のＲ３０，Ｒ３１の接続点を接地、Ｒ３３とＲ３２の接続点を電源電圧に接続しても、電流源ＩＳ１とＩＳ２、抵抗素子Ｒ３０，Ｒ３１，Ｒ３２，Ｒ３３の値を最適な値に設定すれば同じ効果が得られる。
【００５７】
以上の実施例において、多数のスイッチング用トランジスタや、平滑用コンデンサは必要ない。よって集積回路化において面積を必要とせず、低コストで実現することが出来る。
【００５８】
なおこれら３つの実施例で、電圧振幅制限または減衰回路は実施例の任意の組み合わせでも実現できる。
【００５９】
図８に図２の第１の実施例におけるチャージポンプの出力電流のシミュレーション結果を、図９に図１１の従来のチャージポンプの出力電流のシミュレーション結果を示す。出力電流は、約±１０μＡに設定した。図８及び図９においてｓｏｕｒｃｅは出力ＣＰｏｕｔからの流し込みの電流、ｓｉｎｋは引き込みの電流を表す。図９に示すように、図１１のチャージポンプの場合、その出力電流にはスパイク状の大きな誤差が生じており、流し込み側の電流は正確な値が出てこない。一方、図８の出力波形では、所望の流し込み電流が得られただけでなく、スパイク状の誤差電流も少なくなっており位相比較器の出力に忠実な出力電流を得ることが出来る。
【産業上の利用可能性】
【００６０】
以上説明したように、本発明によると、ＰＬＬ回路におけるチャージポンプにおいて、トランジスタの寄生容量、チャンネル電荷に伴うスイッチング時の出力電流の乱れを改善することが出来、特に出力電流が小さい場合において正確な位相誤差出力が得られ、ＬＰＦのＩＣへの内蔵化が出来、機器の小型化を図ることが出来る。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態に係るチャージポンプの概略構成を示す図
【図２】本発明の実施形態のチャージポンプの第１の実施例の構成を示す図
【図３】（ａ)はその変形例の構成を示す図、（ｂ）はその他の変形例の構成を示す図
【図４】本発明の実施形態のチャージポンプの第２の実施例の構成を示す図
【図５】（ａ）はその変形例の構成を示す図、（ｂ）はその他の変形例の構成を示す図
【図６】本発明の実施形態のチャージポンプの第３の実施例の構成を示す図
【図７】（ａ）はその変形例の構成を示す図、（ｂ）はその他の変形例の構成を示す図
【図８】図２のチャージポンプの出力電流波形を示す図
【図９】図１１のチャージポンプの出力電流波形を示す図
【図１０】一般的なＰＬＬ回路の構成を示す図
【図１１】従来のチャージポンプの構成を示す図
【図１２】従来の他のチャージポンプの構成を示す図
【符号の説明】
【００６２】
１０、１１  電流源
１２、１３  差動スイッチング回路
１４、１５  振幅制限／減衰回路
１０１  基準信号発生器
１０２  位相比較器
１０３  チャージポンプ
１０４  ＬＰＦ
１０５  電圧制御発振器
１０６  分周器
【図１】
2007116412.tif 000013
【図２】
2007116412.tif 000014
【図３】
2007116412.tif 000015
【図４】
2007116412.tif 000016
【図５】
2007116412.tif 000017
【図６】
2007116412.tif 000018
【図７】
2007116412.tif 000019
【図８】
2007116412.tif 000020
【図９】
2007116412.tif 000021
【図１０】
2007116412.tif 000022
【図１１】
2007116412.tif 000023
【図１２】
2007116412.tif 000024