(57)【要約】【課題】窒化物半導体を用いた縦型ショットキバリアダイオード（ＳＢＤ）の高耐圧化を実現できるようにする。【解決手段】半導体装置は、窒化ガリウムからなり、第１の面及び該第１の面と対向する第２の面を有するドリフト層１４と、ドリフト層１４の第１の面上に形成されたショットキ電極１６と、ドリフト層１４の第２の面とコンタクト層１３を介して電気的に接続されたオーミック電極１５とを有している。ドリフト層１４は、少なくとも上部にその一部が選択的に高抵抗化された高抵抗領域１４ａを有している。【選択図】図１
2007305609.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物半導体からなり、第１の面及び該第１の面と対向する第２の面を有する第１の半導体層と、
前記第１の半導体層の前記第１の面上に形成されたショットキ電極と、
前記第１の半導体層の前記第２の面と電気的に接続されたオーミック電極とを備え、
前記第１の半導体層は、少なくとも上部にその一部が選択的に高抵抗化された高抵抗領域を有していることを特徴とする半導体装置。
【請求項２】
前記高抵抗領域は、複数の島状に分布して形成されており、
前記各島状の高抵抗領域は、前記第１の半導体層に逆バイアス電圧が印加された際に、前記各高抵抗領域の深さにまで空乏層が形成される間隔をおいて形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ショットキ電極は、その端部が前記高抵抗領域の上に位置するように設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記高抵抗領域は、イオン注入により形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の半導体層は、複数のトレンチ部を有しており、
前記高抵抗領域は、前記各トレンチ部に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記高抵抗領域は、ノンドープのポリシリコンからなることを特徴とする請求項５に記載の半導体装置。
【請求項７】
III族窒化物半導体からなり、第１の面及び該第１の面と対向する第２の面を有する第１の半導体層と、
前記第１の半導体層の前記第１の面上に形成されたショットキ電極と、
前記第１の半導体層の前記第２の面と電気的に接続されたオーミック電極とを備え、
前記第１の半導体層は、少なくとも上部に選択的に形成された、前記第１の半導体層とは導電型が異なる半導体領域を有していることを特徴とする半導体装置。
【請求項８】
前記半導体領域は、複数の島状に分布して形成されており、
前記各島状の半導体領域は、前記第１の半導体層に逆バイアス電圧が印加された際に、前記各半導体領域の深さにまで空乏層が形成される不純物濃度と間隔とを有していることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記ショットキ電極は、その端部が前記半導体領域の上に位置するように設けられていることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記半導体領域は、イオン注入により形成されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１の半導体層は、複数のトレンチ部を有しており、
前記半導体領域は、前記各トレンチ部に形成されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体領域は、前記第１の半導体層とは導電型が異なるポリシリコンからなることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第１の半導体層における前記第２の面側に形成され、前記第１の半導体層と導電型が同一で且つキャリア濃度が異なるIII族窒化物半導体からなる第２の半導体層をさらに備えていることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
絶縁性基板と、
前記絶縁性基板の上に形成され、前記第１の半導体層よりもキャリア濃度が高いIII族窒化物半導体からなる第３の半導体層とをさらに備え、
前記第１の半導体層は、前記第３の半導体層の上方に形成され、
前記オーミック電極は、前記第３の半導体層と接して形成されていることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
導電性基板をさらに備え、
前記第１の半導体層は前記導電性基板の上方に形成されていることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１６】
前記導電性基板は、シリコン、炭化シリコン、窒化ガリウム又は砒化ガリウムからなることを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記第１の半導体層の高抵抗化されていない領域の幅は、２μｍ以下であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項１８】
前記第１の半導体層のキャリア濃度は、１×１０17ｃｍ-3以上であることを特徴とする請求項１〜１３及び１７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体にショットキ接合を用いたショットキバリアダイオード等の半導体装置に関する。
【背景技術】
【０００２】
ＡｌxＧａ1-xＮ（但し、ｘは０≦ｘ≦１である。）に代表されるIII族窒化物半導体は、高い破壊電界及び高い飽和電子速度という、シリコン（Ｓｉ）又は砒化ガリウム（ＧａＡｓ）を凌ぐ優れた物性値を有していることから、III族窒化物半導体を用いて電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下「ＦＥＴ」と略称する。）又はショットキバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ、以下「ＳＢＤ」と略称する。）等のパワーデバイスの開発が盛んに行なわれている。
【０００３】
例えば、ＳＢＤにおいては、以下に示す２種類の従来例が知られている。特許文献１に示された第１の従来例のように、高い順方向電流を実現するため、ヘテロ接合により生じる２次元電子ガス(２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ、以下「２ＤＥＧ」と略称する。）を利用して、基板に平行な方向に電流を流す横型ＳＢＤが数多く報告されている。しかしながら、２ＤＥＧの効果を利用することにより高い順方向電流を得ることは可能ではあるものの、逆方向のリーク電流が大きいという問題がある。この問題を解決するため、第２の従来例として、基板に垂直な方向に電流を流す構成を持つ縦型ＳＢＤが特許文献２に報告されている。
【０００４】
以下、第２の従来例を図１２を用いて説明する。図１２に示すように、シリコンからなる基板１０１の上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２と、ｎ- 型ＧａＮからなるドリフト層１０３と、開口部を有する絶縁膜１０４と、絶縁膜１０４の開口部を通してドリフト層１０３と接触するショットキ電極１０５とが順次形成されている。また、基板１０１のバッファ層１０２と反対側の面上にはオーミック電極１０６が形成されている。このように、２ＤＥＧを用いない縦型構造とすることにより、横型ＳＢＤと比べて逆方向のリーク電流を減少することが可能となる。
【特許文献１】特開２００４−３１８９６号公報
【特許文献２】特開２００３−６０２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記第２の従来例に係る縦型ＳＢＤは、以下のような問題がある。縦型ＳＢＤは、ドリフト層１０３におけるキャリア濃度と膜厚とによって耐圧が決定される。ところが、ドリフト層１０３を構成する窒化物半導体のエピタキシャル成長時における不純物のバックグラウンド濃度は、一般に１０16ｃｍ-3台後半程度と高い値を示し、その濃度以下の低いキャリア濃度でドーピングを行なうことが困難である。このため、縦型ＳＢＤの耐圧がバックグラウンドのキャリア濃度で決定されてしまい、高い耐圧を得られないという問題がある。
【０００６】
本発明は、前記従来の問題を解決し、窒化物半導体を用いた縦型ショットキバリアダイオード（ＳＢＤ）の高耐圧化を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、本発明は、半導体装置を、窒化物半導体からなるドリフト層の少なくとも上部に高抵抗領域又はドリフト層と反対の導電型を持つ半導体領域を選択的に形成する構成とする。
【０００８】
具体的に、本発明に係る第１の半導体装置は、III族窒化物半導体からなり、第１の面及び該第１の面と対向する第２の面を有する第１の半導体層と、第１の半導体層の第１の面上に形成されたショットキ電極と、第１の半導体層の第２の面と電気的に接続されたオーミック電極とを備え、第１の半導体層は、少なくとも上部にその一部が選択的に高抵抗化された高抵抗領域を有していることを特徴とする。
【０００９】
第１の半導体装置によると、ドリフト層である第１の半導体層は少なくとも上部にその一部が選択的に高抵抗化された高抵抗領域を有しているため、ショットキ電極に逆バイアスとなる電界を印加した際に、ショットキ接合から伸張する空乏層が高抵抗領域からアシストされる効果で、より伸張しやすくなる。これにより、ショットキ電極の下側の電界が緩和されるので、窒化物半導体からなる縦型ＳＢＤの耐圧を高めることができる。
【００１０】
第１の半導体装置において、高抵抗領域は、複数の島状に分布して形成されており、各島状の高抵抗領域は、第１の半導体層に逆バイアス電圧が印加された際に、各高抵抗領域の深さにまで空乏層が形成される間隔をおいて形成されていることが好ましい。
【００１１】
第１の半導体装置において、ショットキ電極は、その端部が高抵抗領域の上に位置するように設けられていることが好ましい。
【００１２】
第１の半導体装置において、高抵抗領域はイオン注入により形成されていることが好ましい。
【００１３】
また、第１の半導体装置において、第１の半導体層は複数のトレンチ部を有しており、高抵抗領域が各トレンチ部に形成されていることが好ましい。
【００１４】
この場合に、高抵抗領域はノンドープのポリシリコンからなることが好ましい。
【００１５】
本発明に係る第２の半導体装置は、III族窒化物半導体からなり、第１の面及び該第１の面と対向する第２の面を有する第１の半導体層と、第１の半導体層の第１の面上に形成されたショットキ電極と、第１の半導体層の第２の面と電気的に接続されたオーミック電極とを備え、第１の半導体層は、少なくとも上部に選択的に形成された、第１の半導体層とは導電型が異なる半導体領域を有していることを特徴とする。
【００１６】
第２の半導体装置によると、ドリフト層である第１の半導体層は少なくとも上部に選択的に形成された第１の半導体層とは導電型が異なる半導体領域を有しているため、ショットキ電極に逆バイアスとなる電界を印加した際に、ショットキ接合からだけではなく、ドリフト層に形成されたｐｎ接合からも空乏層が伸張する。これにより、ショットキ電極の下側の電界が緩和されるので、窒化物半導体からなる縦型ＳＢＤの耐圧を高めることができる。
【００１７】
第２の半導体装置において、半導体領域は、複数の島状に分布して形成されており、各島状の半導体領域は、第１の半導体層に逆バイアス電圧が印加された際に、各半導体領域の深さにまで空乏層が形成される不純物濃度と間隔とを有していることが好ましい。
【００１８】
第２の半導体装置において、ショットキ電極は、その端部が半導体領域の上に位置するように設けられていることが好ましい。
【００１９】
第２の半導体装置において、半導体領域はイオン注入により形成されていることが好ましい。
【００２０】
また、第２の半導体装置において、第１の半導体層は複数のトレンチ部を有しており、半導体領域が各トレンチ部に形成されていることが好ましい。
【００２１】
この場合に、半導体領域は、第１の半導体層とは導電型が異なるポリシリコンからなることが好ましい。
【００２２】
第１又は第２の半導体装置は、第１の半導体層における第２の面側に形成され、第１の半導体層と導電型が同一で且つキャリア濃度が異なるIII族窒化物半導体からなる第２の半導体層をさらに備えていることが好ましい。
【００２３】
このようにすると、ショットキ電極に順バイアスを印加した際に、第１の半導体層のキャリア濃度を第２の半導体層よりも高くすると、第１の半導体層の直列抵抗成分を低減できるため、ＳＢＤのオン抵抗を低減することが可能となる。
【００２４】
第１又は第２の半導体装置は、絶縁性基板と、絶縁性基板の上に形成され、第１の半導体層よりもキャリア濃度が高いIII族窒化物半導体からなる第３の半導体層とをさらに備え、第１の半導体層は第３の半導体層の上方に形成され、オーミック電極は第３の半導体層と接して形成されていることが好ましい。
【００２５】
第１又は第２の半導体装置は、導電性基板をさらに備え、第１の半導体層は導電性基板の上方に形成されていることが好ましい。
【００２６】
この場合に、導電性基板はシリコン、炭化シリコン、窒化ガリウム又は砒化ガリウムからなることが好ましい。
【００２７】
第１の半導体装置において、第１の半導体層の高抵抗化されていない領域の幅は、２μｍ以下であることが好ましい。
【００２８】
第１又は第２の半導体装置において、第１の半導体層のキャリア濃度は、１×１０17ｃｍ-3以上であることが好ましい。
【発明の効果】
【００２９】
本発明の半導体装置によると、ショットキ電極に逆バイアス電圧を印加した際に、ドリフト層に形成される空乏層をより伸張させることができるため、ショットキ電極の下側部分の電界を緩和できるので、高い耐圧を得ることができる。
【発明を実施するための最良の形態】
【００３０】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３１】
図１は本発明の第１の実施形態に係る半導体装置であって、縦型ショットキバリアダイオード（ＳＢＤ）の断面構成を模式的に示している。図１に示すように、第１の実施形態に係るＳＢＤは、サファイアからなる基板１１の上に順次形成された窒化アルミニウム（ＡｌＮ）からなるバッファ層１２と、キャリア濃度が１×１０19ｃｍ-3のｎ+ 型ＧａＮからなるコンタクト層１３と、キャリア濃度が１×１０17ｃｍ-3のｎ- 型ＧａＮからなるドリフト層１４と、コンタクト層１３の露出領域の上に形成されたチタン（Ｔｉ）とアルミニウム（Ａｌ）とからなるオーミック電極１５と、ドリフト層１４の上に形成されたニッケル（Ｎｉ）からなるショットキ電極１６とを有している。
【００３２】
コンタクト層１３のオーミック電極１５を除く上面と、ドリフト層１４のショットキ電極１６を除く上面及び側面には、窒化シリコン（ＳｉＮ）からなる絶縁膜１７が形成されている。
【００３３】
第１の実施形態の特徴として、ｎ- 型ＧａＮからなるドリフト層１４の少なくとも上部に、ここではドリフト層１４の上面から深さが２分の１を超える程度の領域にまで、ボロン（Ｂ）が選択的に注入されてなる高抵抗領域１４ａが形成されている。なお、高抵抗領域１４ａの下端部はドリフト層１４の下面にまで達していてもよい。また、高抵抗領域１４ａの上端は、必ずしも露出している必要はなく、すなわち、高抵抗領域１４ａとショットキ電極１６とは必ずしも直接に接触している必要はない。
【００３４】
なお、ここで高抵抗領域とは、ドリフト層１４に対し不純物等を注入して抵抗率を大きくした領域、又はドリフト層１４を加工してドリフト層１４よりも抵抗率の大きな層や絶縁層を設けた領域のことをいう。また、ドリフト層１４について、高抵抗領域以外の領域を適宜非高抵抗領域と称する。
【００３５】
このように、ドリフト層１４の少なくとも上部に高抵抗領域１４ａを選択的に形成することにより、ドリフト層１４におけるショットキ電極１６の下側部分の電界を緩和することができるため、縦型ＳＢＤとして高い耐圧を得ることが可能となる。
【００３６】
以下、前記のように構成された縦型ＳＢＤの製造方法の一例を示す。
【００３７】
まず、例えば、有機金属気相成長（Metal Organic Chemical Vapor Deposition：MOCVD）法により、サファイアからなる基板１１の主面上に、ＡｌＮからなるバッファ層１２、厚さが０．５μｍのｎ+ 型ＧａＮからなるコンタクト層１３及び厚さが４μｍのｎ- 型ＧａＮからなるドリフト層１４を順次エピタキシャル成長する。ここで、コンタクト層１３のキャリア濃度は１×１０18ｃｍ-3以上であれば良好なオーミックコンタクトを得ることができるので望ましい。また、ドリフト層１４は、エピタキシャル成長中にＳｉ等の不純物をドーピングすることにより、キャリア濃度を１×１０17ｃｍ-3に制御している。なお、ドリフト層１４は、ｎ- 型ＧａＮに限られず、ｎ- 型ＡｌxＧａ1-xＮ（但し、ｘは、０≦ｘ≦１である。）としてもよい。これは、ＡｌxＧａ1-xＮは、ＧａＮと比べてバンドギャップが広く、絶縁破壊電界が大きいため、高耐圧化が可能となるからである。
【００３８】
次に、リソグラフィ法により、ドリフト層１４の上に、高抵抗領域１４ａの形成パターンを開口部に持つ、例えばレジスト膜からなる第１のマスクパターン（図示せず）を形成する。
【００３９】
次に、第１のマスクパターンを用いて、イオン注入法によりドリフト層１４にボロン（Ｂ）イオンを注入して、例えば図２に示すように、ドリフト層１４に平面同心円状にＢイオンが注入されてなる高抵抗領域１４ａを形成する。このように、ｎ- 型ＧａＮからなるドリフト層１４にＢを注入することにより、深い準位を有する欠陥が形成され、この深い準位にキャリアがトラップされるため、高抵抗領域１４ａを形成できる。なお、注入するイオンはボロン（Ｂ）に限られず、アルゴン（Ａｒ）、ベリリウム（Ｂｅ）、ヘリウム（Ｈｅ）、水素（Ｈ）、酸素（Ｏ）、窒素（Ｎ）又はフッ素（Ｆ）を用いても、高抵抗領域１４ａを同様に形成することができる。
【００４０】
次に、第１のマスクパターンを除去した後、リソグラフィ法により、高抵抗領域１４ａが形成されたドリフト層１４の上に、該ドリフト層１４における高抵抗領域１４ａの外側部分を露出する、例えばレジスト膜からなる第２のマスクパターンを形成する。続いて、形成した第２のマスクパターンを用い、塩素（Ｃｌ2 ）を主成分とするエッチングガスによるドライエッチングを行なって、コンタクト層１３の周縁部を露出する。
【００４１】
次に、第２のレジストパターンを除去した後、電子ビーム蒸着法及びリフトオフ法により、コンタクト層１３の上に、例えばＴｉ／Ａｌからなるオーミック電極１５を形成する。その後、熱処理を行なって、オーミックコンタクトを形成する。なお、リフトオフ法とは、例えば、電極形成領域に開口部が形成されたレジスト膜の上に電極材料を堆積し、レジスト膜の上に堆積した電極材料をレジスト膜ごと除去することにより、電極を形成する方法をいう。
【００４２】
なお、オーミック電極１５は、基板１１及びバッファ層１２をコンタクト層１３から剥離し、コンタクト層１３のドリフト層１４と反対側の面上に形成してもよい。このようにすると、オーミック電極１５を形成する場合と比較してチップ面積を低減することが可能となる。
【００４３】
次に、例えば電子ビーム蒸着法及びリフトオフ法により、高抵抗領域１４ａを含めドリフト層１４の上にＮｉからなるショットキ電極１６を形成する。このとき、ショットキ電極１６の端部が高抵抗領域１４ａの上に位置するように形成する。このように、ショットキ電極１６に逆バイアス電圧を印加した際に最も電界が集中するショットキ電極１６の端部を高抵抗領域１４ａの上に形成すると、高抵抗領域１４ａ中の空乏化により電界の集中が緩和されるため、ブレークダウンによる破壊を防ぐことができる。なお、ショットキ電極１６に用いる電極材料は、ニッケル（Ｎｉ）に限られず、パラジウム（Ｐｄ）、白金（Ｐｔ）又はタングステンシリサイド（ＷＳｉ）等を用いることができる。ショットキ電極１６の障壁高さは金属の仕事関数に依存する。従って、金属の組成を変更することにより、ショットキ障壁の高さが変化するため、この障壁の高さによって決定されるＳＢＤの立ち上がり電圧を任意に決定することができる。
【００４４】
次に、化学的気相堆積（Chemical Vapor Deposition：CVD）法により、ＳｉＮからなる絶縁膜１７を全面的に成膜し、ドライエッチング法により、絶縁膜１７におけるオーミック電極１５及びショットキ電極１６の上側部分を選択的に除去する。これにより、図１に示す縦型ＳＢＤを得る。ここで、絶縁膜１７は窒化シリコンに限られず、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化ハフニウム（ＨｆＯ2 ）、フッ化カルシウム（ＣａＦ2 ）等を用いてもよい。
【００４５】
第１の実施形態のように、ｎ- 型ＧａＮからなるドリフト層１４の少なくとも上部に、例えば同心円状に高抵抗領域１４ａを形成すると、該ドリフト層１４中のポテンシャルが変化する。
【００４６】
図３（ａ）に第１の実施形態に係る縦型ＳＢＤのドリフト層中のポテンシャル分布をシミュレーションにより求めた結果を示す。図３（ｂ）は比較用であって、ドリフト層１４に高抵抗領域１４ａを設けない場合のポテンシャル分布を示している。図３（ａ）は、高抵抗領域１４ａの幅を２μｍとし、高抵抗領域１４ａ同士の間隔を１μｍとした同心円状の場合を示している。図３（ａ）に示すように、高抵抗領域１４ａをドリフト層１４の少なくとも上部に選択的に形成することによりポテンシャルが変化して、高抵抗領域１４ａから下方に空乏層５０が広がるため、図３（ｂ）と比べて、空乏層５０の幅が全体にわたって下方に伸張していることが分かる。
【００４７】
また、図３（ｃ）は、図３（ａ）に示す断面におけるドリフト層１４の深さと電界との関係（電界プロファイル）を示している。図３（ｃ）に示すように、高抵抗領域１４ａを形成することにより、ショットキ電極１６の下側部分の電界が緩和し、その緩和量は高抵抗領域１４ａ自体の深さが１μｍの場合よりも２μｍの方が顕著である。このように、第１の実施形態においては、ドリフト層１４の少なくとも上部に高抵抗領域１４ａを選択的に形成することにより、ショットキ電極１６の下側部分の電界を緩和できるため、縦型ＳＢＤの耐圧を高めることができる。
【００４８】
図４に高抵抗領域１４ａの幅及び非高抵抗領域の幅（＝高抵抗領域１４ａの間隔）を変化させた場合の電界緩和量の計算結果を示す。ここで、非高抵抗領域とは半導体領域において、意図的には高抵抗化していない領域をいう。
【００４９】
なお、電界緩和量とは、高抵抗領域１４ａを設けない場合のドリフト層１４におけるショットキ電極１６下側部分の電界をＥ０とし、高抵抗領域１４ａを形成した場合のドリフト層１４におけるショットキ電極１６の下側部分の電界をＥとしたときの、ＥとＥ０との比（Ｅ／Ｅ０）の値で定義する。
【００５０】
図４に示すように、高抵抗領域１４ａの幅を大きくすること又は非高抵抗領域の幅を小さくすることによって、電界緩和量（Ｅ／Ｅ０）が大きくなることが分かる。
【００５１】
図５に高抵抗領域１４ａの幅を２μｍとし、非高抵抗領域の幅を変化させた場合のショットキ電極１６の下側部分の電界緩和量（Ｅ／Ｅ０）の計算結果を示す。図５に示すように、ドリフト層１４のキャリア濃度が１×１０17ｃｍ-3の場合は、非高抵抗領域の幅が４μｍ以下で電界緩和の効果が得られるため、非高抵抗領域の幅は４μｍ以下にすることが好ましい。
【００５２】
図６に非高抵抗領域の幅を１μｍとし、高抵抗領域１４ａの幅を変化させた場合のショットキ電極１６の下側部分の電界緩和量（Ｅ／Ｅ０）の計算結果を示す。図６に示すように、高抵抗領域１４ａの幅を小さくし過ぎると、ショットキ電極１６の下側部分における電界緩和の効果が小さくなる。従って、ドリフト層１４のキャリア濃度が１×１０17ｃｍ-3の場合は、高抵抗領域の幅が０．２μｍ以上で電界緩和の効果が発現し、４μｍ以上で電界緩和の効果がほぼ飽和する。従って、キャリア濃度が１×１０17ｃｍ-3程度と十分に高い窒化物半導体においては、高抵抗領域の幅を０．２μｍ以上に設定することが好ましい。
【００５３】
図１３は、ドリフト層１４のキャリア濃度が１×１０17ｃｍ-3の場合において、高抵抗領域の幅と非高抵抗領域の幅を変化させた時のドリフト層１４中における最大電界をプロットしたものである。さらに、高抵抗領域の幅と非高抵抗領域の幅の和（ピッチ）を一定値とし、非高抵抗領域の幅を変化させた時の電界緩和量（Ｅ／Ｅ０）を図１４に示す。
【００５４】
図１３及び図１４から明らかなように、電界緩和量は、ほとんどピッチに依存せず、高抵抗領域の幅が２μｍ以上の場合においては非高抵抗領域の幅に大きく依存する。ここで、非高抵抗領域の幅は２μｍ以下であれば、電界緩和の効果が非常に大きく、望ましい。この場合、ドリフト層１４のキャリア濃度が１×１０17cm-3の場合に、ドリフト層１４中の最大電界は１．２８ＭＶ／ｃｍ程度以下となる。
【００５５】
なお、第１の実施形態に係る縦型ＳＢＤの製造方法の一例では、高抵抗領域１４ａは図２に示すように平面同心円状に形成したが、同心円状に限られない。また、縦型ＳＢＤの外形状も円形に限られず、四角形等の多角形でもよい。
【００５６】
図７（ａ）〜図７（ｅ）に高抵抗領域１４ａの配置パターンの他の例を示す。図７（ａ）は同心円の角部を丸めた四辺形状としている。図７（ｂ）は円形状領域の内側にドット状の高抵抗領域１４ａを行列状に配置し、図７（ｃ）は角部を丸めた四辺形状領域の内側にドット状の高抵抗領域１４ａを行列状に配置している。図７（ｄ）は円形状領域の内側にストライプ状の高抵抗領域１４ａを配置し、図７（ｅ）は角部を丸めた四辺形状領域の内側にストライプ状の高抵抗領域１４ａを配置している。但し、配置パターンはこれらの例に限られず、ドリフト層１４のキャリア濃度が１×１０17ｃｍ-3の場合は、高抵抗領域１４ａの幅が０．２μｍ以上で、且つ非高抵抗領域の幅が４μｍ以下であるという条件を満たせばよい。
【００５７】
図８に第１の実施形態に係る縦型ＳＢＤにおいて、ショットキ電極１６に逆バイアス電圧を印加した場合の電流−電圧特性を従来例（破線）と比較して示す。なお、ここで耐圧とは、ＳＢＤに逆バイアスを印加したときにＳＢＤがブレークダウンする電圧のことをいう。ここでは、ドリフト層１４は、いずれの構成も膜厚が４μｍで、キャリア濃度が１×１０17ｃｍ-3である。また、本発明の実験結果において、第１の実施形態の同心円状に形成した高抵抗領域１４ａの幅を２μｍとし、非高抵抗領域の幅を１μｍ、２μｍ及び３μｍとしている。図８に示すように、高抵抗領域１４ａを設けた第１の実施形態に係る縦型ＳＢＤは、非高抵抗領域の幅が３μｍ、２μｍ及び１μｍの場合において、それぞれ、およそ２５０Ｖ、３００Ｖ及び４５０Ｖと、耐圧の絶対値が２００Ｖから従来例と比較して大きく向上しており、非高抵抗領域の幅が２μｍ以下の場合は、３００Ｖ以上の耐圧が得られ、非高抵抗領域の幅が１μｍ以下の場合は、４５０Ｖ以上の耐圧が得られることが分かる。
【００５８】
この結果を図１３の結果と比較して議論する。図１３は非高抵抗領域の幅を小さくすることにより電界緩和の効果が大きいことを示している。また、図８は非高抵抗領域の幅を小さくすることにより耐圧が向上したことを示しており、ＳＢＤにおいては電界緩和量と耐圧とが関係していることが分かる。すなわち、非高抵抗領域の幅を小さくすることにより電界緩和が増大するため、耐圧が向上すると考えられる。
【００５９】
このように、第１の実施形態によると、ドリフト層１４の少なくとも上部にその一部を選択的に高抵抗化することにより、ショットキ電極１６に逆バイアスとなる電界を印加した際に形成される空乏層がさらに伸張する。このため、ショットキ電極１６の下側部分の電界を緩和することができることから、III族窒化物半導体からなる縦型ＳＢＤの耐圧を向上することが可能となる。
【００６０】
図１５にシミュレーションにより求めた第１の実施形態に係る縦型ＳＢＤの耐圧とオン電圧（ＶＦ）との関係を示す。ここで、非高抵抗領域の幅は０．５μｍ、高抵抗領域の幅は１μｍとした。ＳＢＤの実用化を考える上では、高耐圧と低オン電圧とを両立し、スイッチング損失を低減することが望まれる。ここで図１５においては、ドリフト層１４のキャリア濃度を変化させて計算した。図１５から明らかなように、本実施形態に係るＳＢＤを用いることで、高抵抗領域を形成しない従来のＳＢＤと比較して高耐圧且つ低オン電圧が実現できている。このように、ドリフト層１４のキャリア濃度を１×１０17ｃｍ-3以上としても、６００Ｖを越える耐圧と０．９５Ｖ以下のオン電圧が実現でき、実用上有利である。
【００６１】
なお、窒化物半導体のエピタキシャル成長時における不純物のバックグラウンド濃度は、一般に１０16ｃｍ-3台の後半（５×１０16ｃｍ-3〜１×１０17ｃｍ―3）程度であり、この不純物は一般にｎ型の導電型を示すので、従来のＳＢＤについてはドリフト層としてのｎ- 型ＧａＮをアンドープＧａＮにより構成した場合でも最大６００Ｖ程度の耐圧しか期待できないが、本実施形態に係るＳＢＤについてはｎ- 型ＧａＮのキャリア濃度が３×１０17ｃｍ-3と大きくしても、なお７００Ｖの耐圧を実現できる。
【００６２】
図１６は、高抵抗領域の幅が２μｍ、ドリフト層１４のキャリア濃度が２．５×１０17ｃｍ-3の場合において、第１の実施形態に係る縦型ＳＢＤの耐圧増加量と非高抵抗領域の幅との関係を示したものである。ここで、耐圧増加量とは高抵抗領域を設けない場合の耐圧をＢＶ０とし、高抵抗領域を形成した場合の耐圧をＢＶとしたときの、ＢＶとＢＶ０との比（ＢＶ／ＢＶ０）の値で定義する。なお、高抵抗領域を設けない場合の耐圧ＢＶ０は、７０Ｖであった。実験結果はシミュレーションの値と一致していることが確認できる。
【００６３】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００６４】
図９は本発明の第２の実施形態に係る縦型ＳＢＤからなる半導体装置の断面構成を模式的に示している。図９において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６５】
図９に示すように、第２の実施形態に係る縦型ＳＢＤは、基板２１に、サファイアに代えて導電性シリコン（Ｓｉ）を用いている。これにより、オーミック電極２２を基板２１のバッファ層１２と反対側の面（裏面）上に形成することができるため、ｎ+ 型ＧａＮからなるコンタクト層１３が不要となる。
【００６６】
なお、高抵抗領域１４ａの上端は、ショットキ電極１６とは必ずしも直接に接触している必要はない。
【００６７】
以下、前記のように構成された縦型ＳＢＤの製造方法の一例を示す。
【００６８】
まず、例えば、ＭＯＣＶＤ法により、導電性Ｓｉからなる基板２１の主面上に、ＡｌＮからなるバッファ層１２、厚さが４μｍのｎ- 型ＧａＮからなるドリフト層１４を順次エピタキシャル成長する。ここで、導電性を有する基板はシリコン（Ｓｉ）に限られず、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）又は砒化ガリウム（ＧａＡｓ）を用いることができる。また、ドリフト層１４は、エピタキシャル成長中にＳｉ等の不純物をドーピングすることにより、キャリア濃度を１×１０17ｃｍ-3に制御している。なお、ドリフト層１４は、ｎ- 型ＡｌxＧａ1-xＮ（但し、ｘは、０≦ｘ≦１である。）としてもよい。
【００６９】
次に、リソグラフィ法により、ドリフト層１４の上に、高抵抗領域１４ａの形成パターンを開口部に持つ、例えばレジスト膜からなる第１のマスクパターン（図示せず）を形成する。
【００７０】
次に、第１のマスクパターンを用いて、イオン注入法によりドリフト層１４にボロン（Ｂ）イオンを注入して、例えば図２に示すように、ドリフト層１４に平面同心円状にＢイオンが注入されてなる高抵抗領域１４ａを形成する。なお、注入するイオンはＢに限られず、Ａｒ、Ｂｅ、Ｈｅ、Ｈ、Ｏ、Ｎ又はＦを用いても、高抵抗領域１４ａを同様に形成することが可能である。
【００７１】
次に、第１のマスクパターンを除去した後、電子ビーム蒸着法により、基板２１の裏面に、例えばアルミニウム（Ａｌ）からなるオーミック電極２２を形成し、その後、熱処理を行なってオーミックコンタクトを形成する。
【００７２】
次に、例えば電子ビーム蒸着法及びリフトオフ法により、高抵抗領域１４ａを含めドリフト層１４の上にＮｉからなるショットキ電極１６を形成する。このとき、ショットキ電極１６の端部が高抵抗領域１４ａの上に位置するように形成する。このように、ショットキ電極１６に逆バイアス電圧を印加した際に最も電界が集中するショットキ電極１６の端部を高抵抗領域１４ａの上に形成すると、高抵抗領域１４ａ中の空乏化により電界の集中が緩和されるため、ブレークダウンによる破壊を防ぐことができる。なお、ショットキ電極１６に用いる電極材料は、Ｎｉに限られず、Ｐｄ、Ｐｔ又はＷＳｉ等を用いることができる。
【００７３】
次に、ＣＶＤ法により、ＳｉＮからなる絶縁膜１７を全面的に成膜し、ドライエッチング法により、絶縁膜１７におけるショットキ電極１６の上側部分を選択的に除去する。これにより、図９に示す縦型ＳＢＤを得る。ここで、絶縁膜１７は窒化シリコンに限られず、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化ハフニウム（ＨｆＯ2 ）、フッ化カルシウム（ＣａＦ2 ）等を用いてもよい。
【００７４】
このように、第２の実施形態によると、ドリフト層１４の少なくとも上部にその一部を選択的に高抵抗化することにより、ショットキ電極１６に逆バイアスとなる電界を印加した際に形成される空乏層がさらに伸張する。このため、ショットキ電極１６の下側部分の電界を緩和することができることから、III族窒化物半導体からなる縦型ＳＢＤの耐圧を向上することが可能となる。
【００７５】
その上、第２の実施形態においては、ドリフト層１４を成長する下地基板として導電性Ｓｉからなる基板２１を用いており、該基板２１のドリフト層１４と反対側の面上にオーミック電極２２を形成している。これにより、第１の実施形態のように、ドリフト層１４側にオーミック電極１５を形成する場合と比較して、チップ面積を縮小することができる。
【００７６】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００７７】
図１０は本発明の第３の実施形態に係る縦型ＳＢＤからなる半導体装置の断面構成を模式的に示している。図１０において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７８】
第３の実施形態に係る縦型ＳＢＤは、ドリフト層１４の上に、キャリア密度が３×１０17ｃｍ-3のｎ型ＧａＮからなる第２ドリフト層３１が積層されている。従って、ここでは、ドリフト層１４を便宜上、第１ドリフト層１４と呼ぶ。
【００７９】
さらに、第２ドリフト層３１の少なくとも上部に、ここでは第２ドリフト層３１の上面からほぼ下部に至る領域にまで、ｐ型ドーパントであるマグネシウム（Ｍｇ）が選択的に注入されてなるｐ型領域３１ａが形成されている。なお、ｐ型領域３１ａの上端は、ショットキ電極１６と必ずしも直接に接触している必要はない。
【００８０】
また、サファイアからなる基板１１は、第２の実施形態に示したように、導電性基板を用い、且つ該導電性基板の裏面にオーミック電極を形成すれば、チップ面積を低減することが可能となる。
【００８１】
このように、第３の実施形態によると、ショットキ電極１６の下側に、ｎ型ＧａＮからなる第２ドリフト層３１と該第２ドリフト層３１ａに選択的に形成されたｐ型領域３１ａとからなるｐｎ接合が形成されているため、ショットキ電極１６に逆バイアス電圧を印加した際に、ｐ型領域３１ａを形成した深さにまで空乏層が広がるので、ショットキ電極１６の下側部分の電界強度を緩和でき、高い耐圧を得ることができる。
【００８２】
さらに、第３の実施形態においては、ショットキ電極１６に接する第２ドリフト層３１のキャリア濃度を３×１０17ｃｍ-3と高くしているため、ショットキ電極１６に順バイアス電圧を印加した際の直列抵抗成分を低減できるので、高い順方向電流をも得ることができる。
【００８３】
以下、前記のように構成された縦型ＳＢＤの製造方法の一例を示す。
【００８４】
まず、例えば、有機金属気相成長法により、サファイアからなる基板１１の主面上に、ＡｌＮからなるバッファ層１２、キャリア濃度が１×１０19ｃｍ-3で厚さが０．５μｍのｎ+ 型ＧａＮからなるコンタクト層１３、キャリア濃度が１×１０17ｃｍ-3で厚さが２μｍのｎ- 型ＧａＮからなる第１ドリフト層１４、及びキャリア濃度が３×１０17ｃｍ-3で厚さが２μｍのｎ型ＧａＮからなる第２ドリフト層３１を順次エピタキシャル成長する。ここで、コンタクト層１３のキャリア濃度は１×１０18ｃｍ-3以上であれば良好なオーミックコンタクトを得ることができるので望ましい。また、第１ドリフト層１４は、エピタキシャル成長中にＳｉ等の不純物をドーピングすることにより、キャリア濃度を１×１０17ｃｍ-3に制御している。ここで、第１の実施形態のように、第２ドリフト層３１を形成せずに、第１ドリフト層１４を４μｍの厚さに形成し、形成した第１ドリフト層１４にｐ型領域３１ａを選択的に形成してもよい。この場合、第１ドリフト層１４はｎ- 型ＧａＮからなり、キャリア濃度が低いため、ショットキ電極１６に順バイアス電圧を印加した際の直列抵抗成分が大きくなって順方向電流は小さくなる。しかしながら、図５及び図６に示すように、電界緩和量はキャリア濃度が１×１０17ｃｍ-3の場合の方がキャリア濃度が３×１０17ｃｍ-3の場合と比較して大きいため、高耐圧化が可能である。
【００８５】
次に、リソグラフィ法により、第２ドリフト層３１の上に、ｐ型領域３１ａの形成パターンを開口部に持つ、例えばレジスト膜からなる第１のマスクパターン（図示せず）を形成する。
【００８６】
次に、第１のマスクパターンを用いて、イオン注入法により第２ドリフト層３１にＭｇイオンを注入して、例えば図２に示すように、第２ドリフト層３１に平面同心円状にＭｇイオンが注入されてなるｐ型領域３１ａを形成する。ここで、ｐ型領域３１ａの配置パターンは、例えば図７（ａ）〜図７（ｅ）に示すパターンでもよく、他のパターンでもよい。
【００８７】
次に、第１のマスクパターンを除去した後、リソグラフィ法により、ｐ型領域３１ａが形成された第２ドリフト層３１の上に、該第２ドリフト層３１におけるｐ型領域３１ａの外側部分を露出する例えばレジスト膜からなる第２のマスクパターンを形成する。続いて、形成した第２のマスクパターンを用い、Ｃｌ2 を主成分とするエッチングガスによるドライエッチングを行なって、コンタクト層１３の周縁部を露出する。
【００８８】
次に、第２のマスクパターンを除去した後、電子ビーム蒸着法及びリフトオフ法により、コンタクト層１３の上に、例えばＴｉ／Ａｌからなるオーミック電極１５を形成する。その後、熱処理を行なって、オーミックコンタクトを形成する。なお、オーミック電極１５は、基板１１及びバッファ層２を剥離して、コンタクト層１３の第１ドリフト層１４と反対側の面上に形成してもよい。
【００８９】
次に、例えば電子ビーム蒸着法及びリフトオフ法により、ｐ型領域３１ａを含め第２ドリフト層３１の上にＮｉからなるショットキ電極１６を形成する。このとき、ショットキ電極１６の端部がｐ型領域３１ａの上に位置するように形成する。このように、ショットキ電極１６に逆バイアス電圧を印加した際に最も電界が集中するショットキ電極１６の端部をｐ型領域３１ａの上に形成すると、ｐｎ接合による空乏化により電界の集中が緩和されるため、ブレークダウンによる破壊を防ぐことができる。なお、ショットキ電極１６に用いる電極材料は、Ｎｉに限られず、Ｐｄ、Ｐｔ又はＷＳｉ等を用いることができる。
【００９０】
次に、ＣＶＤ法により、ＳｉＮからなる絶縁膜１７を全面的に成膜し、ドライエッチング法により、絶縁膜１７におけるオーミック電極１５及びショットキ電極１６の上側部分を選択的に除去する。これにより、図１０に示す縦型ＳＢＤを得る。ここで、絶縁膜１７はＳｉＮに限られず、Ａｌ2Ｏ3、ＡｌＮ、ＨｆＯ2 又はＣａＦ2 等を用いてもよい。
【００９１】
このように、第３の実施形態によると、第１ドリフト層１４とその上にキャリア濃度が第１ドリフト層１４よりも高い第２ドリフト層３１を設け、該第２ドリフト層３１の少なくとも上部にｐ型領域３１ａを選択的に形成することにより、ショットキ電極１６に逆バイアス電圧となる電界を印加した際に、ショットキ電極１６と第２ドリフト層３１とのショットキ接合からだけでなく、第２ドリフト層３１の深さ方向に形成されたｐｎ接合部からも空乏層を横方向（基板面に平行な方向）に伸ばすことができる。
【００９２】
具体的には、第２ドリフト層３１に逆バイアス電圧が印加された際に、各ｐ型領域３１ａの深さにまで空乏層が形成される不純物濃度と間隔とを設定することにより、第１の実施形態と同様に、ショットキ電極１６の下側部分の電界を緩和することが可能となるため、III族窒化物半導体からなる縦型ＳＢＤの耐圧を上げることができる。
【００９３】
さらに、第２ドリフト層３１のキャリア濃度を第１ドリフト層１４よりも高くしたことにより、ショットキ電極１６に順バイアス電圧を印加した際の直列抵抗成分を低減できるため、ＳＢＤのオン抵抗をも低減することが可能となる。
【００９４】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００９５】
図１１は本発明の第４の実施形態に係る縦型ＳＢＤからなる半導体装置の断面構成を模式的に示している。図１１において、図１及び図１０に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００９６】
第４の実施形態に係る縦型ＳＢＤは、第２ドリフト層３１に形成されるｐ型領域をイオン注入法による拡散領域とするのではなく、第２ドリフト層３１に所定の配置パターン、例えば、図２に示したような同心円状パターンを持つ複数のトレンチ３１ｂを形成し、形成された複数のトレンチ３１ｂに、ｐ型ポリシリコンが埋め込まれてなるｐ型領域３２を形成する構成とする。なお、ｐ型領域３２の上端は、ショットキ電極１６と必ずしも直接に接触している必要はない。
【００９７】
また、サファイアからなる基板１１は、第２の実施形態に示したように、導電性基板を用い、且つ該導電性基板の裏面にオーミック電極を形成すれば、チップ面積を低減することが可能となる。
【００９８】
このように、第４の実施形態によると、ショットキ電極１６の下側に、ｎ型ＧａＮからなる第２ドリフト層３１と該第２ドリフト層３１ａに選択的に形成されたｐ型領域３２とからなるｐｎ接合が形成されているため、ショットキ電極１６に逆バイアス電圧を印加した際に、ｐ型領域３２を形成した深さにまで空乏層が広がるので、ショットキ電極１６の下側部分の電界強度を緩和でき、高い耐圧を得ることができる。
【００９９】
さらに、第４の実施形態においては、ショットキ電極１６に接する第２ドリフト層３１のキャリア濃度を３×１０17ｃｍ-3と高くしているため、ショットキ電極１６に順バイアス電圧を印加した際の直列抵抗成分を低減できるので、高い順方向電流をも得ることができる。
【０１００】
以下、前記のように構成された縦型ＳＢＤの製造方法の一例を示す。
【０１０１】
まず、例えば、有機金属気相成長法により、サファイアからなる基板１１の主面上に、ＡｌＮからなるバッファ層１２、キャリア濃度が１×１０19ｃｍ-3で厚さが０．５μｍのｎ+ 型ＧａＮからなるコンタクト層１３、キャリア濃度が１×１０17ｃｍ-3で厚さが２μｍのｎ- 型ＧａＮからなる第１ドリフト層１４、及びキャリア濃度が３×１０17ｃｍ-3で厚さが２μｍのｎ型ＧａＮからなる第２ドリフト層３１を順次エピタキシャル成長する。ここで、コンタクト層１３のキャリア濃度は１×１０18ｃｍ-3以上であれば良好なオーミックコンタクトを得ることができるので望ましい。また、第１ドリフト層１４は、エピタキシャル成長中にＳｉ等の不純物をドーピングすることにより、キャリア濃度を１×１０17ｃｍ-3に制御している。ここで、第１の実施形態のように、第２ドリフト層３１を形成せずに、第１ドリフト層１４を４μｍの厚さに形成し、形成した第１ドリフト層１４にトレンチ３１ｂ及びｐ型ポリシリコンが埋め込まれてなるｐ型領域３２を択的に形成してもよい。この場合、第１ドリフト層１４はｎ- 型ＧａＮからなり、キャリア濃度が低いため、ショットキ電極１６に順バイアス電圧を印加した際の直列抵抗成分が大きくなって順方向電流は小さくなる。しかしながら、図５及び図６に示すように、電界緩和量はキャリア濃度が１×１０17ｃｍ-3の場合の方がキャリア濃度が３×１０17ｃｍ-3の場合と比較して大きいため、高耐圧化が可能である。
【０１０２】
次に、リソグラフィ法により、第２ドリフト層３１の上に、トレンチ３１ｂの形成パターンを開口部に持つ、例えばレジスト膜からなる第１のマスクパターン（図示せず）を形成する。
【０１０３】
次に、第１のマスクパターンを用いて、Ｃｌ2 を主成分とするエッチングガスを用いたドライエッチングにより、第２ドリフト層３１に平面同心円状のトレンチ３１ｂを形成する。ここで、トレンチ３１ｂの形成パターンは、例えば図７（ａ）〜図７（ｅ）に示すパターンでもよく、他のパターンでもよい。
【０１０４】
次に、第１のマスクパターンを除去した後、例えばＣＶＤ法により、ｐ型ポリシリコンをトレンチ３１ｂに埋め込むように堆積する。その後、エッチバック法又は化学機械研磨（ＣＭＰ）法等により、トレンチ３１ｂの内部以外の不要なｐ型ポリシリコンを除去する。これにより、トレンチ３１ｂに埋め込まれたｐ型ポリシリコンからなるｐ型領域３２が形成される。ポリシリコンは、トレンチ３１ｂの内部への被覆性が非常に良好であり、また、ボロン（Ｂ）又はリン（Ｐ）等の不純物の添加により容易に導電型及び導電率の制御が可能であるため、良好なｐｎ接合を形成できる。ここで、トレンチ３１ｂに埋め込む材料はｐ型ポリシリコンに限られない。すなわち、高抵抗のノンドープのポリシリコンでもよい。または、他の絶縁性材料、例えばＳｉＮ、Ａｌ2Ｏ3、ＡｌＮ、ＨｆＯ2 又はＣａＦ2 等を用いても、ショットキ電極１６の下側部分の電界を緩和することができ、縦型ＳＢＤの高耐圧化が可能となる。
【０１０５】
次に、リソグラフィ法により、ｐ型領域３２が形成された第２ドリフト層３１の上に、該第２ドリフト層３１におけるｐ型領域３２の外側部分を露出する例えばレジスト膜からなる第２のマスクパターンを形成する。続いて、形成した第２のマスクパターンを用い、Ｃｌ2 を主成分とするエッチングガスによるドライエッチングを行なって、コンタクト層１３の周縁部を露出する。
【０１０６】
次に、第２のマスクパターンを除去した後、電子ビーム蒸着法及びリフトオフ法により、コンタクト層１３の上に、例えばＴｉ／Ａｌからなるオーミック電極１５を形成する。その後、熱処理を行なって、オーミックコンタクトを形成する。なお、オーミック電極１５は、基板１１及びバッファ層２を剥離して、コンタクト層１３の第１ドリフト層１４の反対側の面上に形成してもよい。
【０１０７】
次に、例えば電子ビーム蒸着法及びリフトオフ法により、ｐ型領域３２を含め第２ドリフト層３１の上にＮｉからなるショットキ電極１６を形成する。このとき、ショットキ電極１６の端部がｐ型領域３２の上に位置するように形成する。このように、ショットキ電極１６に逆バイアス電圧を印加した際に最も電界が集中するショットキ電極１６の端部をｐ型領域３２の上に形成すると、ｐｎ接合による空乏化により電界の集中が緩和されるため、ブレークダウンによる破壊を防ぐことができる。なお、ショットキ電極１６に用いる電極材料は、Ｎｉに限られず、Ｐｄ、Ｐｔ又はＷＳｉ等を用いることができる。
【０１０８】
次に、ＣＶＤ法により、ＳｉＮからなる絶縁膜１７を全面的に成膜し、ドライエッチング法により、絶縁膜１７におけるオーミック電極１５及びショットキ電極１６の上側部分を選択的に除去する。これにより、図１１に示す縦型ＳＢＤを得る。ここで、絶縁膜１７はＳｉＮに限られず、Ａｌ2Ｏ3、ＡｌＮ、ＨｆＯ2 又はＣａＦ2 等を用いてもよい。
【０１０９】
このように、第４の実施形態によると、第１ドリフト層１４とその上にキャリア濃度が第１ドリフト層１４よりも高い第２ドリフト層３１を設け、該第２ドリフト層３１の少なくとも上部にｐ型領域３２を選択的に且つ埋め込むように形成することにより、ショットキ電極１６に逆バイアス電圧となる電界を印加した際に、ショットキ電極１６と第２ドリフト層３１とのショットキ接合からだけでなく、第２ドリフト層３１の深さ方向に形成されたｐｎ接合部からも空乏層を横方向（基板面に平行な方向）に伸ばすことができる。
【０１１０】
具体的には、第２ドリフト層３１に逆バイアス電圧が印加された際に、各ｐ型領域３２の深さにまで空乏層が形成される不純物濃度と間隔とを設定することにより、第１の実施形態と同様に、ショットキ電極１６の下側部分の電界を緩和することが可能となるため、III族窒化物半導体からなる縦型ＳＢＤの耐圧を上げることができる。
【０１１１】
さらに、第２ドリフト層３１のキャリア濃度を第１ドリフト層１４よりも高くしたことにより、ショットキ電極１６に順バイアス電圧を印加した際の直列抵抗成分を低減できるため、ＳＢＤのオン抵抗をも低減することが可能となる。
【０１１２】
なお、第３及び第４の実施形態において、第２ドリフト層３１のキャリア濃度を第１ドリフト層１４のキャリア濃度よりも高くしたが、前述したように、第２ドリフト層３１と第１ドリフト層１４とのキャリア濃度を同一としてもよい。
【０１１３】
なお、上記第１〜第４の実施の形態において、アンドープＧａＮはｎ型の導電性を示すため、ドリフト層１４としてのｎ- 型ＧａＮをアンドープＧａＮとした場合でも、窒化物半導体のエピタキシャル成長時における不純物のバックグラウンド濃度は、一般に１０16ｃｍ-3台の後半程度（５×１０16ｃｍ-3〜１×１０17ｃｍ-3）であるため、高抵抗領域の幅を０．２μｍ以上に設定するのが望ましい。
【産業上の利用可能性】
【０１１４】
本発明に係る半導体装置は、ショットキ電極の下側部分の電界を緩和できるため、高い耐圧を得ることができ、III族窒化物半導体を用いたショットキバリアダイオード等の半導体装置、さらには、スイッチング電源、インバータ回路又はモータドライバ等のパワーデバイスとして有用である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施形態に係る半導体装置（縦型ＳＢＤ）を示す模式的な断面図である。
【図２】本発明の第１の実施形態に係る半導体装置における高抵抗領域の配置パターンを示す平面図である。
【図３】（ａ）は本発明の第１の実施形態に係る半導体装置に設けた高抵抗領域によるドリフト層中のポテンシャル分布を示す断面図である。（ｂ）は比較例であって、ドリフト層に高抵抗領域を設けない場合のドリフト層中のポテンシャル分布を示す断面図である。（ｃ）は本発明の第１の実施形態に係る半導体装置におけるドリフト層中の電界プロファイルを高抵抗領域の２種類の深さと従来例とを比較して示すグラフである。
【図４】本発明の第１の実施形態に係る半導体装置のドリフト層に設ける高抵抗領域の幅と非高抵抗領域の幅とを変化させた場合のショットキ電極の下側部分の電界緩和量を示す３次元的なグラフである。
【図５】本発明の第１の実施形態に係る半導体装置のドリフト層において非高抵抗領域の幅を変化させた場合のショットキ電極の下側部分の電界緩和量を示すグラフである。
【図６】本発明の第１の実施形態に係る半導体装置のドリフト層において高抵抗領域の幅を変化させた場合のショットキ電極の下側部分の電界緩和量を示すグラフである。
【図７】（ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置のドリフト層に設ける高抵抗領域の配置パターンの例を示す平面図である。
【図８】本発明の第１の実施形態に係る半導体装置と第２の従来例に係る半導体装置の各ショットキ電極に逆バイアス電圧を印加した際の電流−電圧特性を示すグラフである。
【図９】本発明の第２の実施形態に係る半導体装置を示す模式的な断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置を示す模式的な断面図である。
【図１１】本発明の第４の実施形態に係る半導体装置を示す模式的な断面図である。
【図１２】第２の従来例に係る縦型ＳＢＤを示す模式的な断面図である。
【図１３】高抵抗領域の幅と非高抵抗領域の幅を変化させた時のドリフト層中における最大電界をプロットしたグラフである。
【図１４】高抵抗領域の幅と非高抵抗領域の幅の和（ピッチ）を一定値とし、非高抵抗領域の幅を変化させた時の電界緩和量（Ｅ／Ｅ０）を示すグラフである。
【図１５】シミュレーションにより求めた第１の実施形態に係る縦型ＳＢＤの耐圧とオン電圧（ＶＦ）との関係を示すグラフである。
【図１６】第１の実施形態に係る縦型ＳＢＤの耐圧増加量と非高抵抗領域の幅との関係を示すグラフである。
【符号の説明】
【０１１６】
１１    基板
１２    バッファ層
１３    コンタクト層
１４    ドリフト層（第１ドリフト層）
１４ａ  高抵抗領域
１５    オーミック電極
１６    ショットキ電極
１７    絶縁膜
２１    基板
２２    オーミック電極
３１    第２ドリフト層
３１ａ  ｐ型領域
３１ｂ  トレンチ
３２    ｐ型領域
５０    空乏層
【図１】
2007305609.tif 000003
【図２】
2007305609.tif 000004
【図３】
2007305609.tif 000005
【図５】
2007305609.tif 000006
【図６】
2007305609.tif 000007
【図７】
2007305609.tif 000008
【図８】
2007305609.tif 000009
【図９】
2007305609.tif 000010
【図１０】
2007305609.tif 000011
【図１１】
2007305609.tif 000012
【図１２】
2007305609.tif 000013
【図１３】
2007305609.tif 000014
【図１４】
2007305609.tif 000015
【図１５】
2007305609.tif 000016
【図１６】
2007305609.tif 000017
【図４】
2007305609.tif 000018