(57)【要約】【課題】半導体記憶装置の、例えば情報記憶保持期間等の情報記憶特性を向上する。【解決手段】半導体記憶装置は、半導体基板に形成されたＰ型ウエル領域５と、Ｐ型ウエル領域５を挟むように形成されたソース領域２およびドレイン領域３と、Ｐ型ウエル領域５上に第一の絶縁膜１０を介して形成された電荷保持部１と、電荷保持部１上に第二の絶縁膜１１を介して形成されたゲート電極４とを備えている。電荷保持部１は、常温での荷電粒子６の分布状態を保持し得る絶縁体からなり、また、電荷保持部１では、内部の荷電粒子の異なる分布状態を保持することによって情報を記憶するようになっている。【選択図】図１
2007109895.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたチャネル領域と、上記チャネル領域を挟むように形成された一対の拡散層領域と、上記チャネル領域上に第一の絶縁膜を介して形成された電荷保持部と、上記電荷保持部上に第二の絶縁膜を介して形成されたゲート電極とを備え、
上記電荷保持部は、内部に荷電粒子を保持し、その保持している荷電粒子の異なる分布状態により情報を記憶することが可能であることを特徴とする半導体記憶装置。
【請求項２】
半導体基板に形成されたチャネル領域と、上記チャネル領域を挟むように形成された一対の拡散層領域と、上記チャネル領域上に第一の絶縁膜を介して形成された電荷保持部と、上記電荷保持部上に第二の絶縁膜を介して形成されたゲート電極とを備え、
上記電荷保持部は常温で内部の荷電粒子の分布状態を保持し得る絶縁体からなり、
電荷保持部に保持された荷電粒子の分布状態に応じて、上記ゲート電極に電圧が印加された際に一方の拡散層領域から他方の拡散層領域へと流れる電流量が変化するようになっていることを特徴とする半導体記憶装置。
【請求項３】
前記絶縁体はシリコン酸化膜、シリコン窒化膜、又は、シリコン酸化膜とシリコン窒化膜とを二層以上積層した積層膜であることを特徴とする請求項１又は２に記載の半導体記憶装置。
【請求項４】
電荷保持部内の荷電粒子を励起させる励起装置をさらに備えていることを特徴とする請求項１、２又は３記載の半導体記憶装置。
【請求項５】
前記励起装置は、発熱装置又は電磁波発生装置であることを特徴とする請求項４記載の半導体記憶装置。
【請求項６】
請求項１〜５の何れか１項に記載の半導体記憶装置の動作方法であって、
電荷保持部内に保持されている荷電粒子を励起させた状態で、ゲート電極に電圧を印加して上記荷電粒子の分布状態を変化させることにより、情報の書換えを行なうことを特徴とする半導体記憶装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置およびその動作方法に関するものである。特に電荷保持部に荷電粒子を保持することにより情報を記録する半導体記憶装置およびその動作方法に関するものである。
【背景技術】
【０００２】
従来、半導体記憶装置としてフラッシュメモリと呼ばれるＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory）が広く使われている。フラッシュメモリは、トンネル絶縁膜上に、絶縁体によって周りを囲まれているフローティングゲートと呼ばれる電荷保持部を備えているメモリトランジスタである。上記フラッシュメモリは、フローティングゲートに荷電粒子を保持することにより情報を記憶するものであり、フローティングゲートに蓄えられた荷電粒子の多寡に応じてトランジスタの閾値電圧が異なることを利用して、情報を読み出す構造となっている（例えば、特許文献１参照）。
【０００３】
具体的には、上記フラッシュメモリは、図８に示すように、Ｐ型半導体基板１０６と、このＰ型半導体基板１０６上に形成されたトンネル絶縁膜１０１と、トンネル絶縁膜に覆われた導電性のポリシリコンから成るフローティングゲート１０２と、フローティングゲート１０２上部に形成された導電体から成るコントロールゲート１０７と、Ｐ型半導体基板１０６の表面近傍に形成された第一のＮ型拡散領域であるソース領域１０３及び第二のＮ型拡散領域であるドレイン領域１０４と、絶縁体から成る素子分離領域１０５とから構成されている。
【０００４】
上記フラッシュメモリに対する情報の記憶は、フローティングゲート１０２中に電子（荷電粒子）を保持させることにより行なわれる。すなわち、情報の書込みは、トンネル絶縁膜１０１を通してフローティングゲート１０２に電子を注入することにより行なわれる。一方、情報の消去は、フローティングゲート１０２から電子を抜き出すことにより行なわれる。また、情報の読み出しは、フローティングゲート１０２に保持された電子の多寡に応じて閾値電圧が異なることを利用して行なわれる。
【０００５】
続いて、上記フラッシュメモリにおける情報の書込み、消去および読み出し方法について詳細に説明する。
【０００６】
例えば、情報の書込みは、チャネルホットエレクトロン注入と呼ばれる方法により行なわれる。この書込み方法は以下のように説明される。例えば、コントロールゲート１０７に＋８Ｖ、ドレイン領域１０４に＋５Ｖ、ソース領域１０３およびＰ型半導体基板１０６に０Ｖを印加することにより、ドレイン領域１０４近傍にホットエレクトロン（熱い電子）を発生させる。上記ホットエレクトロンは、コントロールゲート１０７に印加した正の電圧により生じる電場に従い、フローティングゲート１０２内に注入される。このようにして、フラッシュメモリに情報が書き込まれることになる。
【０００７】
次に、情報の消去は、ファウラー・ノルドハイムトンネリングと呼ばれる現象を利用することにより行なわれる。この消去方法は以下のように説明される。例えば、コントロールゲート１０７に−８Ｖ、ソース領域１０３およびＰ型半導体基板１０６に＋８Ｖを印加することにより、フローティングゲート１０２内に強い電場を発生させる。この強い電場に従い、電子がフローティングゲート１０２内から抜き出される。このようにして、フラッシュメモリから情報が消去されることになる。
【０００８】
次に、情報の読み出しは、フラッシュメモリをトランジスタとして動作させることにより行なわれる。この読出し方法は以下のように説明される。例えば、コントロールゲート１０７に＋３Ｖ、ドレイン領域１０４に＋１Ｖ、Ｐ型半導体基板１０６に０Ｖ、ソース領域１０３に０Ｖの電圧を印加し、そのときに生じるドレイン電流を外部の制御回路へ流す。制御回路において、上記ドレイン電流をメモリ信号として、リファレンスメモリセルのドレイン電流と比較し、その電流値の大きさを検出する。通常、フローティングゲート１０２に保持された電子の多寡に応じて、上記メモリ信号は異なった値となる。したがって、これを利用して情報の読み出しを行なうことが可能となる。
【０００９】
しかし、上記従来技術を用いたフラッシュメモリでは、フローティングゲート１０２としてポリシリコンなどの導電体を用いているため、トンネル絶縁膜１０１の薄膜化は難しく、そのためメモリの微細化が困難であった。したがって、メモリを微細化して周囲のトンネル絶縁膜１０１を薄くすると、トンネル絶縁膜１０１にリークが生じるおそれがある。トンネル絶縁膜１０１にわずかでもリークがあると、フローティングゲート１０２に荷電粒子を長時間保持することができない。
【００１０】
この問題を解決するため、電荷保持部として、トラップ準位を多く含む物質が用いられることがある。電荷保持部として、トラップ準位を多く含む物質を用いると、書込み消去動作により電荷保持部に注入された電子はトラップ準位に捉えられているため、絶縁膜にわずかなリークが存在していても電荷保持部から電子が漏れにくく、電子を長時間保持できるという利点がある。上記のように電荷保持部としてトラップ準位を多く含む物質を用いた半導体メモリ装置のうち、絶縁膜としてシリコン酸化膜を用いると共に、電荷保持部としてシリコン窒化膜を用いた半導体メモリ装置は特にＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型メモリと呼ばれている。
【特許文献１】特開２００３−１７３６９０号公報（公開日：２００３年６月２０日）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、フラッシュメモリやＭＯＮＯＳ型メモリ等の従来の半導体記憶装置では、以下のような問題点を有している。
【００１２】
具体的には、従来の半導体記憶装置に書込み動作または消去動作を行なうときには、コントロールゲートに正または負の電圧を印加して、電子や正孔等の荷電粒子を電荷保持部内に注入する。このとき、半導体基板界面および絶縁膜中を荷電粒子が通過するため、半導体基板界面における界面準位や絶縁膜中のトラップ準位が増加することになる。
【００１３】
半導体基板界面における界面準位が増加すると、半導体基板表面における荷電粒子の電荷移動度が低下しトランジスタ特性が劣化する。したがって、界面準位が無い場合に比べると、情報読み出し時の電流量が減少することになる。しかも、界面準位が増加するとリーク電流が増加することになるため、読み出し時のメモリ信号はさらに減少する。このため、界面準位が無い状態に比べると、書込み状態でのメモリ信号と消去状態でのメモリ信号との差が小さくなるため、書込み状態と消去状態とを区別することが困難となる。
【００１４】
一方、絶縁膜中のトラップ準位が増加すると、電荷保持部へ荷電粒子を注入するときに、電荷保持部内だけでなく絶縁膜中にも荷電粒子がトラップされやすくなる。電荷保持部内と絶縁膜中の両方に荷電粒子がトラップされた場合、電荷保持部内のみに荷電粒子がトラップされた場合と同様に読み出し時のメモリ信号は変化するが、絶縁膜中にトラップされた荷電粒子は非常に不安定なため、短時間で半導体基板へ流れ出ることになる。つまり、絶縁膜中のトラップ準位が増加すると、情報を長時間保持することが困難となる。
【００１５】
したがって、フラッシュメモリやＭＯＮＯＳ型メモリのように電荷保持部内の荷電粒子量を変化させて情報を記録する半導体記憶装置においては、書込み・消去動作のときに半導体基板界面および絶縁膜中を荷電粒子が通過するため、書込み・消去動作を複数回行なうと、情報の保持および読み出しが困難となる。
【００１６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、情報記憶特性を向上し得る半導体記憶装置およびその動作方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の半導体記憶装置は、上記課題を解決するために、半導体基板に形成されたチャネル領域と、上記チャネル領域を挟むように形成された一対の拡散層領域と、上記チャネル領域上に第一の絶縁膜を介して形成された電荷保持部と、上記電荷保持部上に第二の絶縁膜を介して形成されたゲート電極とを備え、上記電荷保持部は、内部に荷電粒子を保持し、その保持している荷電粒子の異なる分布状態により情報を記憶することが可能であることを特徴としている。
【００１８】
また、本発明の半導体記憶装置は、上記課題を解決するために、半導体基板に形成されたチャネル領域と、上記チャネル領域を挟むように形成された一対の拡散層領域と、上記チャネル領域上に第一の絶縁膜を介して形成された電荷保持部と、上記電荷保持部上に第二の絶縁膜を介して形成されたゲート電極とを備え、上記電荷保持部は常温で内部の荷電粒子の分布状態を保持し得る絶縁体からなり、電荷保持部に保持された荷電粒子の分布状態に応じて、上記ゲート電極に電圧が印加された際に一方の拡散層領域から他方の拡散層領域へと流れる電流量が変化するようになっていることを特徴としている。
【００１９】
なお、本発明では断りの無い限り、「荷電粒子」とは、ナトリウムイオン等の金属イオンや、正または負の電荷を有するイオン（可動イオン）や、正孔または電子を意味している。また、「常温」とは２５℃を意味している。
【００２０】
本発明の構成によれば、例えば、ゲート電極に電圧が印加されると、ソース電極またはドレイン電極がそれぞれ電気的に接続された拡散層領域（例えば、ソース領域およびドレイン領域）間に流れるドレイン電流は、電荷保持部内の荷電粒子の分布状態に応じて変化することになる。
【００２１】
したがって、従来技術のように情報を記録するために、荷電粒子を電荷保持部に注入したり、抜き出したりする必要がない。よって、半導体基板界面における界面準位が増加することを抑制でき、記憶された情報を精度良く読み出すことが可能となる。また、半導体基板と電荷保持部との間の絶縁膜においてトラップ準位が増加することを防止できるので、絶縁膜中に保持される荷電粒子量を低減することができる。これにより、絶縁膜から荷電粒子が半導体基板に抜け出すことに起因する記憶情報の劣化を防止することができ、ひいては情報を長期間保持することが可能となる。その結果、情報記憶特性を向上し得る半導体記憶装置を提供することが可能となる。
【００２２】
また、電荷保持部は荷電粒子の分布状態を保持して情報を記録するので、二値以上の情報を記憶することが可能となる。その結果、より高集積な多値メモリ装置を提供することが可能である。さらに、電荷保持部は連続的な情報を記憶することが可能となり、高集積なアナログメモリ装置を提供することも可能となる。
【００２３】
本発明の半導体記憶装置では、前記絶縁体はシリコン酸化膜、シリコン窒化膜、又は、シリコン酸化膜とシリコン窒化膜とを二層以上積層した積層膜であることが好ましい。
【００２４】
上記の構成によれば、シリコン酸化膜やシリコン窒化膜には、トラップ準位が多数存在しているので、常温においては電荷保持部内での荷電粒子の移動は困難なものとなる。したがって、荷電粒子の分布状態がほぼ変化しないので、情報を長期間保持することが可能となる。
【００２５】
本発明の半導体記憶装置では、電荷保持部内の荷電粒子を励起させる励起装置をさらに備えていることが好ましい。
【００２６】
上記の構成によれば、荷電粒子を励起させることができるので、電荷保持部において荷電粒子が移動しやすくなる。したがって、荷電粒子を移動させるために、高電圧を印加して高電場を生じさせる必要がなく、例えば８Ｖ程度の低電圧によって、荷電粒子を電荷保持部内で移動させることが可能となる。
【００２７】
本発明の半導体記憶装置では、前記励起装置は、発熱装置又は電磁波発生装置であることが好ましい。
【００２８】
上記の構成によれば、加熱または電磁波の照射により電荷保持部内の荷電粒子を励起させることができる。これにより、電荷保持部の或るトラップ準位に保持されている荷電粒子が他のトラップ準位に移動しやすくなる。
【００２９】
本発明の半導体記憶装置の動作方法は、上記課題を解決するために、上記半導体記憶装置の動作方法であって、電荷保持部内に保持されている荷電粒子を励起させた状態で、ゲート電極に電圧を印加して上記荷電粒子の分布状態を変化させることにより、情報の書換えを行なうことを特徴としている。
【００３０】
上記の構成によれば、電荷保持部に保持されている荷電粒子を励起させた状態で、ゲート電極に電圧を印加すると、荷電粒子がトラップ準位から容易に移動して電荷保持部内で荷電粒子の局在化が生じることになる。荷電粒子の局在化が生じると、例えばソース電極からドレイン電極へのドレイン電流が流れるときに、その閾値に変化が生じることになる。したがって、閾値の変化から、荷電粒子の分布状態、すなわち、記録情報を読み出すことが可能となる。
【００３１】
このように、書込みまたは消去動作、すなわち、情報の書き換え動作のときに、電荷保持部への荷電粒子の注入を必要としないため、従来の構成のような半導体基板界面が劣化することを抑制することができる。そのため、従来よりも多くの回数、情報の書き換え動作に耐えることが可能となる。また、情報の書き換え動作後の、読み出しのときに読み出し不良を減少させることが可能となる。
【発明の効果】
【００３２】
本発明の半導体記憶装置は、以上のように、上記電荷保持部は、内部に荷電粒子を保持し、その保持している荷電粒子の異なる分布状態により情報を記憶することが可能であるものである。
【００３３】
また、本発明の半導体記憶装置は、以上のように、電荷保持部に保持された荷電粒子の分布状態に応じて、上記ゲート電極に電圧が印加された際に一方の拡散層領域から他方の拡散層領域へと流れる電流量が変化するようになっているものである。
【００３４】
それゆえ、半導体基板界面における界面準位が増加することを抑制でき、記憶された情報を精度良く読み出すことが可能となる。また、半導体基板と電荷保持部との間の絶縁膜においてトラップ準位が増加することを防止できるので、絶縁膜中に保持される荷電粒子量を低減することができる。したがって、絶縁膜から荷電粒子が半導体基板に抜け出すことに起因する記憶情報の劣化を防止することができ、ひいては情報を長期間保持することが可能となる。その結果、情報記憶特性を向上し得る半導体記憶装置を提供することができるという効果を奏する。
【００３５】
また、本発明の半導体記憶装置の動作方法は、以上のように電荷保持部内に保持されている荷電粒子を励起させた状態で、ゲート電極に電圧を印加して上記荷電粒子の分布状態を変化させることにより、情報の書換えを行なう方法である。
【００３６】
それゆえ、情報の書き換え動作のときに、電荷保持部への荷電粒子の注入を必要としないため、従来の構成のような半導体基板界面が劣化することを抑制することができる。そのため、従来よりも多くの回数、情報の書き換え動作に耐えることが可能となる。また、情報の書き換え動作後の、読み出しのときに読み出し不良を減少させることが可能となるという効果を奏する。
【発明を実施するための最良の形態】
【００３７】
本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。
【００３８】
本実施の形態の半導体記憶装置は、電荷保持部内の荷電粒子の分布状態を保持することにより情報を記憶し、一つの電荷保持部に二値またはそれ以上の情報を記憶することができる多値メモリとして機能するものである。以下にその構成について詳細に説明する。
【００３９】
図１は本実施の形態における半導体記憶装置の断面図である。本実施の形態の半導体記憶装置では、図１に示すように、半導体基板表面に形成されたＰ型ウエル領域５上に、第一の絶縁膜１０、電荷保持部１、第二の絶縁膜１１およびゲート電極４が、この順に積層されて構成されている。電荷保持部１内には、常温でその位置が固定されている複数の荷電粒子６が含まれている。また、ゲート電極４上に励起装置７が設けられている。半導体基板にはＰ型ウエル領域５を間に挟むように、Ｎ型拡散層から成るソース領域２とＮ型拡散層から成るドレイン領域３とが、互いに対向するように設けられている。なお、図１は形成直後の半導体記憶装置の状態を表しており、荷電粒子６の分布状態は、使用時の分布状態とは異なるものである。また、「常温」とは２５℃を意味している。
【００４０】
半導体基板としては、一般に半導体装置に使用されるものであれば特に限定されるものではない。例えば、シリコンおよびゲルマニウムなどの元素半導体で構成される基板や、ガリウムヒ素、窒化ガリウム、ガリウムリン、およびインジウムリンなどの化合物半導体で構成される基板や、ＳＯＩ（Silicon on Insulator）基板および多層ＳＯＩ基板などを用いることができる。なお、半導体基板には、電圧を印加することができるように基板電極が電気的に接続されている。
【００４１】
半導体基板は、Ｐ型またはＮ型の導電型を有するものであってもよい。また、半導体基板の表面には少なくとも一つのウエル領域が形成されると共に、該ウエル領域の表面にメモリ装置が形成されていることが好ましい。
【００４２】
また、半導体基板の表面には素子分離領域が形成されていることが好ましい。これにより、電流がリークすることを防止することができる。素子分離領域を形成する方法としては、一般に半導体装置に使用される方法であれば特に限定されるものではなく、例えば、ＬＯＣＯＳ（Local Oxidation of Silicon）、トレンチ酸化、ＳＴＩ（Shallow Trench Isolation）などの方法を用いることができる。
【００４３】
ゲート電極４としては、一般に半導体装置に使用されるものであれば特に限定されるものではない。例えば、ポリシリコンなどの半導体、アルミニウム、タングステン、チタン、およびモリブデンなどの金属、タングステンシリサイド、チタンシリサイドおよびモリブデンシリサイドなどの金属シリサイド、および半導体と金属シリサイドとの積層膜を用いることができる。
【００４４】
荷電粒子６は、ナトリウムイオン等の金属イオンや、正または負の電荷を有するイオン（可動イオン）や、正孔または電子である。
【００４５】
電荷保持部１は、複数の荷電粒子６を保持するものであり、常温では荷電粒子６の分布状態を維持するようになっている。電荷保持部１としては、加熱時または電磁波の照射時に、外部電場により内部の荷電粒子の分布状態が変化する物質であり、かつ、常温ではその分布が保持される物質が好ましい。例えば、シリコン酸化膜、シリコン窒化膜、およびシリコン酸化膜とシリコン窒化膜とを多層に積層したものを用いることができる。
【００４６】
また、電荷保持部１とウエル領域５との間には第一の絶縁膜１０が設けられており、また電荷保持部１とゲート電極４との間には第二の絶縁膜１１が設けられている。つまり、電荷保持部１は絶縁されたものとなっている。したがって、荷電粒子６が電荷保持部１からゲート電極４またはウエル領域５に移動しないようになっている。なお、第一の絶縁膜１０及び第二の絶縁膜１１としては、一般に半導体装置に使用される絶縁膜であれば特に限定されるものではなく、例えばシリコン酸化膜を用いることができる。
【００４７】
励起装置７は、荷電粒子６を励起（活性化）させるものであり、例えば、電磁波発生装置または発熱装置である。電磁波発生装置は、電荷保持部１に電磁波を照射して荷電粒子６を励起させるものであり、例えば、ＹＡＧレーザやチタンサファイヤレーザといった固体レーザ、ＤＨ半導体レーザ、面発光型レーザなどの半導体レーザ素子や、発光ダイオード素子または電界発光素子などの発光素子を利用することができる。また、発熱装置は、電荷保持部１に熱を加えて、荷電粒子６を励起させるものであり、例えば、抵抗素子などを利用することができる。また、上記抵抗素子は、例えば素子分離領域や半導体基板内に設けてもよい。なお、図１中、参照番号のうち矢印８は電荷保持部１に照射される電磁波または印加される熱を表している。
【００４８】
ソース領域２およびドレイン領域３は、半導体基板に形成されたＰ型ウエル領域５と、または、Ｐ型ウエル領域５が形成されていない場合は半導体基板と、逆の導電型を持つ拡散領域が用いられる。また、半導体基板におけるソース領域２およびドレイン領域３の接合深さは、一般的な半導体装置を製造するときに用いられる接合深さであれば特に限定されるものではない。また、ソース領域２およびドレイン領域３の一部を、第一の絶縁膜１０下面（第一の絶縁膜１０におけるＰ型ウエル領域５と接する面）の高さよりも高い位置に形成しても構わない。ソース領域２およびドレイン領域３は、それぞれ図示しないソース電極およびドレイン電極と電気的に接続されている。
【００４９】
また、ソース領域２およびドレイン領域３との間のＰ型ウエル領域５の上部に形成されるチャネル領域には、閾値電圧の調整のために一般に半導体装置に使用されるような不純物が注入されていても構わない。
【００５０】
本実施の形態の半導体記憶装置は、上記のような構成の下で、ゲート電極４、ソース領域（ソース電極）２、ドレイン領域（ドレイン電極）３、および半導体基板（基板電極）を四つの端子として、それらの端子間に電圧を印加することにより、情報の書込み、消去、読み出しなどの動作を行なうものである。
【００５１】
上記構成において、半導体記憶装置の情報の書込み、消去、読み出し動作を、図２〜図６に基づき説明すると、以下の通りである。なお、本実施の形態においては、電荷保持部１内の荷電粒子６の電荷が正（例えば、正孔）である場合の動作について述べる。
【００５２】
図２は上記半導体記憶装置が消去状態であるときの電荷保持部内における正孔の分布状態を示す断面図である。図３は上記半導体記憶装置が書込み状態であるときの電荷保持部内における正孔の分布状態を示す断面図である。
【００５３】
まず、「消去」とは、図２に示すように、電荷保持部１内の荷電粒子６の分布状態を、ゲート電極４に近い領域においては疎であり、かつＰ型ウエル領域５に近い領域においては密である状態に変化させることである。すなわち、消去状態とは、電荷保持部１内において荷電粒子６がＰ型ウエル領域５に近い領域に密集している状態（荷電粒子６がＰ型ウエル領域５に近い領域に局在化している状態）であり、かつ、消去を行なった後の半導体記憶装置の状態を表すものとする。
【００５４】
一方、「書込み」とは、図３に示すように、電荷保持部１内の荷電粒子６の分布状態を、ゲート電極４に近い領域においては密であり、かつＰ型ウエル領域５に近い領域においては疎である状態に変化させることである。すなわち、書込み状態とは、電荷保持部１内において荷電粒子６がゲート電極４に近い領域に密集している状態（荷電粒子６がゲート電極４に近い領域に局在化している状態）であり、かつ、書込みを行なった後の半導体記憶装置の状態を表すものとする。
【００５５】
図２に示すように、荷電粒子６がＰ型ウエル領域５に近い領域に多く分布している状態、つまり消去状態では、電荷保持部１内の荷電粒子６のために、Ｐ型ウエル領域５内の正孔が、電荷保持部１との界面から遠ざかることになる。そのため、消去状態では、図３に示す荷電粒子６がゲート電極４に近い領域に多く分布している状態、つまり書込み状態に比べ、印加するゲート電圧が小さい電圧値であっても、第一の絶縁膜１０下のＰ型ウエル領域５が反転し、ソース領域２とドレイン領域３との間にチャネル層（チャネル領域）が形成される。したがって、トランジスタとしての閾値電圧が低下することになる。
【００５６】
図４は、ドレイン電圧を一定とした場合の半導体記憶装置のゲート電圧−ドレイン電流特性を示したものである。横軸はゲート電圧を、縦軸はドレイン電流をそれぞれ示している。曲線１２ａは消去状態におけるゲート電圧−ドレイン電流特性を、曲線１２ｂは書込み状態におけるゲート電圧−ドレイン電流特性をそれぞれ示したものである。図４より、書込み状態に比べ消去状態では、ゲート電圧が小さい値でドレイン電流が流れはじめ、トランジスタとしての閾値電圧が低下していることがわかる。
【００５７】
なお、電荷保持部１内の荷電粒子６の電荷を負（例えば、電子）とした場合、荷電粒子６がゲート電極４に近い領域に多く分布している状態を消去状態とし、トランジスタ特性は曲線１２ｂとなる。また、荷電粒子６がＰ型ウエル領域５に近い領域に多く分布している状態を書込み状態とし、そのトランジスタ特性は曲線１２ａとなる。
【００５８】
図５は上記半導体記憶装置への情報の消去方法を説明するための断面図である。電荷保持部１内の荷電粒子６が正の電荷を有する半導体記憶装置において、消去を行なうには、図５の矢印８に示すように半導体記憶装置に熱を印加した状態または電磁波を照射した状態で、ゲート電極４に正の電圧、例えば＋８Ｖを印加すると共に、基板電極、ソース電極およびドレイン電極にそれぞれ０Ｖを印加すればよい。すなわち、熱の印加または電磁波の照射により、電荷保持部１内の荷電粒子６は、或るトラップ準位から励起され、電荷保持部１内を移動することが容易となる。その状態でゲート電極４に正の電圧を印加すると、電荷保持部１内の正の荷電粒子６は、ゲート電極４に印加された正の電圧により生じる電場１４に従い、Ｐ型ウエル領域５に近い領域では密に、ゲート電極４に近い領域では疎に分布することになる。すなわち、荷電粒子６はＰ型ウエル領域５に近い領域に局在化されることになる。この状態で、熱の印加または電磁波の照射を停止すれば、荷電粒子６は再びトラップ準位に捉えられ、荷電粒子６は図２のように固定される。このようにして、電荷保持部１内の荷電粒子６の分布状態を変化させ、消去を行なうことができる。
【００５９】
図６は上記半導体記憶装置への情報の書込み方法を説明するための断面図である。電荷保持部１内の荷電粒子６が正の電荷を有する半導体記憶装置において、書込みを行なうには、図６に示すように、半導体記憶装置に熱を印加した状態または電磁波を照射した状態で、ゲート電極４に負の電圧、例えば−８Ｖを、基板電極、ソース電極、およびドレイン電極にそれぞれ０Ｖを印加すればよい。熱の印加または電磁波の照射により、電荷保持部１内の荷電粒子はトラップ準位から励起され、電荷保持部１内を移動することが容易となる。その状態でゲート電極４に負の電圧を印加すると、電荷保持部１内の正の荷電粒子６はゲート電極よって生じる電場１５に従い、Ｐ型ウエル領域５の近くでは疎に、ゲート電極４の近くでは密に分布することになる。すなわち、荷電粒子６はゲート電極４の近くに局在化されることになる。そして、熱の印加または電磁波の照射を停止すれば、荷電粒子６は再びトラップ準位に捉えられ、荷電粒子の分布状態は図３のように固定される。このようにして、電荷保持部１内の荷電粒子の分布状態を変化させ、書込みを行なうことができる。
【００６０】
本実施の形態において、電荷保持部１は、例えばシリコン窒化膜により構成されており、その厚さは、例えば１ｎｍから２０ｎｍであり、その比誘電率は７．０である。また、第一の絶縁膜１０は、例えばシリコン酸化膜により構成されており、その厚さは、例えば０．５ｎｍから１０ｎｍであり、その比誘電率は３．９である。また、ゲート電極４は例えばタングステンにより構成されており、その厚さは例えば５０ｎｍから５００ｎｍである。
【００６１】
ここで、上記半導体記憶装置の閾値電圧について述べる。例えば、電荷保持部１の厚さが１０ｎｍの場合、真空の誘電率を８．９×１０−１４Ｆ・ｃｍ−１とすると、電荷保持部１の１ｃｍ２当たりの電気容量はおよそ６．２×１０−７Ｆ・ｃｍ−２と計算される。また、例えば、第一の絶縁膜１０の厚さが５ｎｍの場合、第一の絶縁膜１０の１ｃｍ２当たりの電気容量はおよそ６．９×１０−７Ｆ・ｃｍ−２と計算される。したがって、書込み状態から消去状態への書換えにおいて、電荷保持部１内の荷電粒子が例えば１．３×１０−６Ｃ・ｃｍ−２だけ、電荷保持部１の最上部から最下部へ移動する場合、書込み状態で読出すときの閾値電圧に比べて、消去状態での読出すときの閾値電圧はおよそ２．０Ｖだけ減少する。この閾値電圧の差を利用して、書込み状態と消去状態とを区別することが可能となる。
【００６２】
本実施の形態の半導体記憶装置では、以上のように、上記書込み・消去動作のときに、第一の絶縁膜１０中を荷電粒子が通ることがない。そのため、フラッシュメモリなどにおいて書込み消去動作を複数回行なったときに発生するトンネル絶縁膜の劣化などは生じない。したがって、書込み消去動作を複数回行なっても、情報記録特性の劣化が起こり難く、従来に比べてより多くの回数、書換えに耐えることが可能である。また、電荷保持部は二値以上の情報を記憶することが可能であるため、より高集積な多値メモリ装置を提供することが可能である。
【００６３】
次に、本実施の形態の半導体記憶装置に対する情報の読み出し動作方法について述べる。
【００６４】
ここで、「読み出し」とは、半導体記憶装置が書込み状態であるか消去状態であるかを検出することである。
【００６５】
電荷保持部１内において局在化されている荷電粒子の分布として記憶されている情報を読み出すには、各電極間に電圧を印加してトランジスタ動作させ、ソース電極とドレイン電極との間に流れる電流をメモリ信号として検出すればよい。具体的には、例えばゲート電極４に＋３Ｖ、ドレイン電極に＋１Ｖ、ソース電極および基板電極に０Ｖをそれぞれ印加する。このとき、半導体記憶装置が消去状態であれば、電荷保持部１下のＰ型ウエル領域５の表面に反転層（チャネル層）が形成され、ソース領域２とドレイン領域３との間に電流が流れる。一方、半導体記憶装置が書込み状態であれば、Ｐ型ウエル領域５表面には反転層が形成されず、ソース領域２とドレイン領域３との間に電流はほとんど流れない。上記のように、トランジスタ動作をさせると、ソース領域２とドレイン領域３との間に流れる電流量は、半導体記憶装置が書込み状態であるか消去状態であるかに応じて異なる。したがって、この電流値をメモリ信号として外部に設けられている制御回路へ送り、制御回路においてメモリ信号の大きさを検出すれば、半導体記憶装置が書込み状態であるか消去状態であるかを検出することが可能となる。
【００６６】
次に、図７に基づいて、上述した半導体記憶装置の変形例について以下に説明する。
【００６７】
図７は本実施の形態における半導体記憶装置の変形例を示す断面図である。本変形例の半導体記憶装置では、図７に示すように、電荷保持部１６はシリコン酸化膜１７とシリコン窒化膜１８とから構成されており、シリコン酸化膜１７とシリコン窒化膜１８とが交互に積層されて合計十層の積層膜となっているものである。本変形例において、シリコン酸化膜１７の膜厚は、第一の絶縁膜１０および第二の絶縁膜１１に比べ十分薄く、トンネル効果により荷電粒子は容易にシリコン酸化膜１７を通過することができる。また、第一の絶縁膜１０および第二の絶縁膜１１は十分厚いため、トンネル効果はほとんど見られず、電荷保持部１６に保持された荷電粒子は、ゲート電極４およびウエル領域５に移動しない。したがって、電荷保持部１６において荷電粒子の分布状態が保持されることにより、情報の書込み・消去・読込動作を行うことができる。
【００６８】
以上のように、本実施の形態の半導体記憶装置によれば、情報の書き換え（書込み・消去）動作では、電荷保持部への荷電粒子の注入または抜き出しを必要としないので、半導体基板界面における界面準位が増加することや、絶縁膜中のトラップ準位が増加することを防止することができる。したがって、書込み状態と消去状態との区別が明確になり、情報の読み出し不良を抑制することができる。また、電荷保持部は絶縁されているため、荷電粒子が抜け出すことがなく、情報を長期間保持することが可能となる。
【００６９】
しかも、高電圧を必要とするホットエレクトロン注入等が不要であり、低電圧での書込み動作が可能となる。したがって、半導体記憶装置の品質が劣化することを抑制することができる。
【００７０】
また、本実施の形態の半導体記憶装置は、励起装置を備えていることが望ましい。これにより、荷電粒子を励起させながら、情報の書き換えを行なうことができる。したがって、荷電粒子の移動を容易にすることができ、半導体記憶装置に印加する電圧をより低電圧にすることが可能となる。
【００７１】
さらに、電荷保持部１はシリコン酸化膜やシリコン窒化膜からなるので、トラップ準位が多く、荷電粒子を保持しやすくなる。したがって、情報を長期間保持することが可能となる。また、情報量を増大させることが可能となる。
【００７２】
なお、上述の説明では、電荷が正である荷電粒子６が電荷保持部１内の半導体基板側に多く存在する状態、および、ゲート電極４側に多く存在する状態の二つの状態のみを記録する二値メモリとして説明をしたが、これに限るものではない。すなわち、書込み時および消去時に印加するゲート電圧の大きさにより、電荷保持部１内の荷電粒子の分布状態を連続的に制御可能であるため、荷電粒子の分布状態に応じた連続的なメモリ信号を得ることができる。したがって、高集積なアナログメモリとして利用することも可能である。また、電荷保持部１内の荷電粒子の分布状態を離散的に制御し保持することも可能であるため、荷電粒子の分布状態に応じた離散的なメモリ信号を得ることができる。したがって多値メモリとして利用することも可能である。
【００７３】
また、本実施の形態では、半導体記憶装置に電荷保持部が一つだけ形成されている場合について説明をしたが、電荷保持部が複数形成されていてもよい。また、各電荷保持部に対応させて、ゲート電極や、絶縁膜や、ソース領域、ドレイン領域が複数形成されていてもよい。この場合、複数の電荷保持部が例えば半導体基板上にマトリクス状に配置されたメモリセルアレイとなっていてもよい。これにより、大容量の情報を記憶することができる。
【００７４】
さらに、必要に応じて、半導体記憶装置に印加される電圧を制御する制御回路を備えていてもよい。これにより、例えば、半導体記憶装置が電荷保持部を複数備えている場合、複数の電荷保持部にそれぞれ書込み、消去、読出しの動作を行なわせることが可能となる。
【００７５】
また、本発明が提供する半導体記憶装置は、電荷保持部１が半導体基板表面に形成されたＰ型ウエル領域５上に形成されることが好ましい。
【００７６】
なお、本発明の半導体記憶装置は、以下のように表現することができる。
【００７７】
〔１〕本発明が提供する第一の半導体記憶装置は、電荷保持部内の荷電粒子の分布状態を保持することにより情報を記憶することを特徴としている。
【００７８】
〔２〕本発明が提供する第二の半導体記憶装置は、半導体基板と、上記半導体基板上に形成された電荷保持部と、上記電荷保持部上に形成された電極（ゲート電極）と、上記電荷保持部下に形成されたチャネル領域と、上記チャネル領域の左右に形成された一対の拡散層領域と、素子分離領域とを備え、上記電荷保持部内には常温ではその位置が固定されている荷電粒子を含むことを特徴としている。
【００７９】
〔３〕本発明が提供する第三の半導体記憶装置は、半導体基板と、上記半導体基板上に形成された電荷保持部と、上記電荷保持部上に形成された電極（ゲート電極）と、上記電荷保持部下に形成されたチャネル領域と、上記チャネル領域の左右に形成された一対の拡散層領域と、素子分離領域とを備え、上記電荷保持部内には常温ではその位置が固定されている荷電粒子を含む半導体不揮発性メモリセルを複数備えたセルアレイと、上記電荷保持部内の荷電粒子を活性化し電荷保持部内での移動を容易にするための装置と、上記セルアレイの電流および電圧を制御する回路とを備えることを特徴としている。
【００８０】
〔４〕本発明が提供する第四の半導体記憶装置は、上記〔１〕から〔３〕までの半導体記憶装置において、電荷保持部がシリコン窒化膜、またはシリコン酸化膜とシリコン窒化膜とを二層以上積層した積層膜から成ることを特徴としている。
【００８１】
上記〔４〕の構成によれば、シリコン窒化膜中にはトラップ準位が多数存在しているため、常温においては電荷保持部内の荷電粒子の移動は困難であるため、荷電粒子の分布状態はほとんど変化しない。また、電荷保持部を高温にしたとき、または電荷保持部に電磁波を照射したときには、電荷保持部内の荷電粒子の移動が容易となるため、荷電粒子の分布状態を容易に変化させることが可能である。
【００８２】
〔５〕本発明が提供する第五の半導体記憶装置は、上記第一から第四までの半導体記憶装置において、電荷保持部内の荷電粒子の活性化を行なうための装置として、発熱回路または電磁波の発生回路を有することを特徴としている。
【００８３】
〔６〕本発明が提供する半導体記憶装置の書込み消去方法は、第一から第五までの半導体記憶装置において、熱または電磁波を印加した状態で、電荷保持部上に形成された電極へ電圧を印加して電荷保持部内の荷電粒子の分布状態を変化させることにより情報の書換えを行なうことを特徴としている。
【００８４】
上記〔６〕の構成によれば、書込み消去動作のときに電荷保持部への荷電粒子の注入を必要としないため、界面の劣化が少ない。そのため、多数回の書込み消去動作に耐えることが可能である。
【００８５】
上記〔１〕〜〔６〕の構成によれば、本発明が提供する半導体記憶装置は、電荷保持部内の荷電粒子の分布状態を保持することにより情報を記憶するため、書込み消去動作のときに、荷電粒子が半導体基板界面および絶縁膜中を通過しない。そのため、荷電粒子量を変化させて情報を記憶するメモリ装置と比べると、絶縁膜中および半導体基板界面の劣化が少ない。そのため、本発明が提供する半導体記憶装置は、従来よりも多くの回数、書込み消去動作に耐えることが可能である。
【００８６】
なお、本発明の半導体記憶装置は、特に限定されるものではなく、例えば、半導体不揮発性メモリ装置に適用することができる。
【００８７】
また、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８８】
本発明に係る半導体記憶装置では、情報記憶特性が向上するので、半導体記憶装置を備える半導体装置や表示装置に適用できる。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施の形態における半導体記憶装置の断面図である。
【図２】上記半導体記憶装置が消去状態であるときの電荷保持部内における正孔の分布状態を示す断面図である。
【図３】上記半導体記憶装置が書込み状態であるときの電荷保持部内における正孔の分布状態を示す断面図である。
【図４】上記半導体記憶装置が書込み状態であるとき、および、消去状態であるときのそれぞれのゲート電圧−ドレイン電流特性を示すグラフである。
【図５】上記半導体記憶装置への情報の消去方法を説明するための断面図である。
【図６】上記半導体記憶装置への情報の書込み方法を説明するための断面図である。
【図７】上記半導体記憶装置の変形例を示す断面図である。
【図８】従来の半導体記憶装置の断面図である。
【符号の説明】
【００９０】
１    電荷保持部
２    ソース領域（拡散層領域）
３    ドレイン領域（拡散層領域）
４    ゲート電極
５    Ｐ型ウエル領域（チャネル領域）
６    荷電粒子
７    励起装置
１０    第一の絶縁膜
１１    第二の絶縁膜
１６    電荷保持部
１７    シリコン酸化膜
１８    シリコン窒化膜
【図１】
2007109895.tif 000003
【図２】
2007109895.tif 000004
【図３】
2007109895.tif 000005
【図４】
2007109895.tif 000006
【図５】
2007109895.tif 000007
【図６】
2007109895.tif 000008
【図７】
2007109895.tif 000009
【図８】
2007109895.tif 000010