(57)【要約】【課題】第１半導体チップと第２半導体チップの間に樹脂を充填した後、はみだした樹脂を効率的に除去することで第２実装を問題なく行えるようにする。【解決手段】１つないし複数の第２半導体チップ１２からなる第２半導体ウェハ２０の表面上に、それぞれの第２半導体チップ１２に対応して第１半導体チップ１１をフリップチップによりそれぞれ接合して第１接合部Ｃ１を形成する。第２半導体ウェハ２０表面上に樹脂１３ａを供給して当該樹脂１３ａを第１半導体チップ１１と第２半導体チップ１２の間に充填する。第１半導体チップ１１と第２半導体チップ１２の間以外の樹脂を除去する。第２半導体ウェハ２０を予め定められた切断ライン２５に沿って切断する。【選択図】図３
2007305714.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップと、
前記第１半導体チップがフリップチップにより第１接合部を介して接続されて対向して積層され、前記第１半導体チップよりも外形が大きい第２半導体チップと、
前記第２半導体チップ表面上に樹脂を供給して当該樹脂を前記第１半導体チップと第２半導体チップの間に充填し、前記第１半導体チップと第２半導体チップの間以外の前記樹脂を除去してなる樹脂充填層と、
を含む半導体装置。
【請求項２】
前記第２半導体チップの表面に第２接続部を介して接続された外部基板をさらに含む請求項１に記載の半導体装置。
【請求項３】
第１半導体チップとそれよりも外形が大きい第２半導体チップとが第１接合部を介して接続されて互いに対向して積層され、前記第２半導体チップが第２接続部を介して外部基板と接続されてなる半導体装置の製造方法であって、
１つないし複数の前記第２半導体チップからなる第２半導体ウェハの表面上に、前記それぞれの第２半導体チップに対応して前記第１半導体チップをフリップチップによりそれぞれ接合して前記第１接合部を形成するチップ接合工程と、
前記第２半導体ウェハ表面上に樹脂を供給して当該樹脂を前記第１半導体チップと第２半導体チップの間に充填する樹脂充填工程と、
前記第１半導体チップと第２半導体チップの間以外の前記樹脂を除去する樹脂除去工程と、
前記第２半導体ウェハを予め定められた切断ラインに沿って切断するダイシング工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記樹脂充填工程において樹脂としてポジ型の感光性樹脂を用い、
前記樹脂除去工程において前記第１半導体チップを光学マスクとして前記感光性樹脂を露光し、現像することによって樹脂を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ダイシング工程の前に前記第１半導体チップと第２半導体チップの間の樹脂を硬化させることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記樹脂充填工程後に前記樹脂の硬化を行い、
前記樹脂除去工程において前記第１半導体チップをマスクとしてプラズマアッシング処理を行うことによって樹脂を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項７】
前記ダイシング工程の前に、前記第２半導体チップ上の第２接続部をプロービングし、前記第１接合部の接合の良否を判断するテスト工程を含むことを特徴とする請求項３から６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記ダイシング工程の後に、前記第２半導体チップの表面に前記第２接合部を介して前記外部基板を接続して前記第２接合部を形成する外部基板接合工程を含むことを特徴とする請求項３から７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチップオンチップ構造の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置である半導体パッケージの製造方法として、シリコンチップに代表される半導体素子を、リードフレームを有するダイパッド上に搭載し、半導体素子の電極部とリードフレームのリードとをワイヤーボンダーによりφ２０〜１００μｍの極細の金線等を用いて接続した後、トランスファーモールドによって樹脂充填する方法が採用されてきている。
【０００３】
近年における半導体素子への回路素子の高集積化が進むにつれ、電極部の数が急速に増大する一方で、半導体素子の大きさは半導体プロセス微細化の進展により小さくなっている。しかし、半導体素子の端子ピッチの微細化に基板配線の微細化が追いついていない。
【０００４】
そこで、端子ピッチが例えば５０μｍ以下のように微細化された半導体素子と、この半導体素子の端子ピッチに比べて配線ピッチが例えば１５０〜２００μｍのように大きく廉価な基板との実装を実現するため、例えば特許文献１では、１つの半導体パッケージの中に中間基板（インターポーザ）を内蔵させ、パッケージ内部でシリコンチップとインターポーザとの接続を行うことにより、パッケージの入出力端子間隔を大きくする方法が提案されている。
【０００５】
また、特許文献２では、配線パターンと電極パターンを形成した回路基板表面上に複数のＩＣチップを実装し、該ＩＣチップを樹脂で封止し、回路基板裏面の外部接続用電極にボール電極を形成し、該ボール電極に基準部材を貼り付けてダイシングにより個々のＩＣチップに分離した後、洗浄して切削ごみを除去する方法が提案されている。
【０００６】
特許文献３では、シリコン基板に形成した剥離用樹脂層上にインターポーザを形成し、該インターポーザ上に複数の半導体素子を実装し、該半導体素子を樹脂により封止し、シリコン基板を残してダイシングにより個片化した後、シリコン基板を剥離する方法が提案されている。
【０００７】
特許文献４では、半導体ウェハの表面に複数の突起電極と複数のバンプを形成し、該半導体ウェハの表面のバンプに複数の子チップをフェースダウンで接合し、半導体ウェハの表面を樹脂で封止し、半導体ウェハの裏面を研削して薄型化し、さらに樹脂を研削して突起電極を露出させた後、ダイシングにより分離する方法が提案されている。
【０００８】
図６（ａ）、（ｂ）は、従来の実装構造の半導体装置１００を模式的に示す。図６（ａ）に示すように、第１半導体チップ１０１の主面１０１ａと第２半導体チップ（インターポーザ）１０２の主面１０２ａが対向するように配置されており、その間は樹脂１０３が充填されている。また、第２半導体チップ１０２の主面１０２ａに第１半導体チップ１０１の端子１０４と接続するための第１端子１０５と外部基板１０７と接続するための第２端子１０６が形成されている。図６（ｂ）に示すように第１半導体チップ１０１の端子ピッチＰ１に比べ、外部基板１０７の端子ピッチＰ２は大きいものとなっている。例えば、第１半導体チップ１０１の端子ピッチＰ１は２５μｍであるのに対し、外部基板１０７の端子ピッチＰ２は２００μｍである。
【０００９】
この半導体装置１００の製造方法は次の製造工程からなっている。
Ａ．第１半導体チップ１０１の端子１０４をウェハ状態の第２半導体チップ１０２に予め設置されている第１端子１０５と接合する（以下、第１実装という。）。
Ｂ．アンダーフィル剤１０３を第１半導体チップ１０１と第２半導体チップ１０２の間に塗布して固着する。
Ｃ．ウェハ状態の第２半導体チップ１０２をダイシングして各個片化する。
Ｄ．第２半導体チップ１０２の主面１０２ａ上に設けられた第２端子１０６と外部基板１０７に予め設置されている端子１０８とを接合する（以下、第２実装という。）。
【００１０】
図６（ａ）、（ｂ）に示した従来例は、第１半導体チップ１０１の端子間ピッチＰ１が例えば５０μｍ以下のように微細であるため、直接外部基板１０７に実装するのは困難である。そこで、第１半導体チップ１０１の端子ピッチＰ１を外部基板１０７の端子ピッチＰ２の例えば１５０〜２００μｍに合うように第２半導体チップ１０２の配線によって広げることで、第１半導体チップ１０１の端子１０４と外部基板１０７の端子１０８との接合を可能とするものである。
【００１１】
また、第２半導体チップ１０２の主面１０２ａ上に、第１半導体チップ１０１と接合するための第１端子１０５と、外部基板１０７と接合するための第２端子１０６とが形成されているため、実装後の実装構造体の高さを抑えることができる。このため、薄型実装が要求される分野、例えばＬＣＤパネル周辺に搭載されるＬＣＤドライバデバイスの実装などの用途に使用される。
【００１２】
図７は、従来のチップオンチップ構造の半導体装置２００を示す。この構造では、第１半導体チップ２０１と、主面２０２ａに第１端子２０３、裏面２０２ｂに第２端子２０４、内部に配線２０５を有する第２半導体チップ（インターポーザ）２０２とが積層接続され、その間に樹脂２０６が充填されており、第２半導体チップ２０２と外部基板２０７が接続されている。この構造は、第１半導体チップ２０１の端子ピッチＰ１の微細化に対し、外部基板２０７の配線パターンのピッチＰ２の微細化を追従させることが困難な場合に適用される。
【特許文献１】特開２００４−２０７５６６号
【特許文献２】特開２０００−０４９１７６号
【特許文献３】特開２００３−３４７４７０号
【特許文献４】特開２００１−０６０６５８号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来の半導体素子の製造方法では下記に示すような問題点が存在した。
【００１４】
図６に示す構造の半導体装置の場合、第２半導体チップ１０２の主面１０２ａ上に、第１半導体チップ１０１と接続するための第１端子１０５と、外部基板１０７と接続するための第２端子１０６とが両方存在するので、上記のＡ、Ｂ、Ｃ、Ｄの順に工程を実施するとＢのアンダーフィル樹脂充填工程の後に第２半導体チップ１０２の第２端子１０６が樹脂１０３で埋まってしまうことがある。
【００１５】
第２半導体チップ１０２の第１端子１０５と第２端子１０６の間はなるべく狭いほうが第２半導体チップ１０２を小型化することができ、半導体装置１００の小型化や低コスト化に寄与できる。そのため、第１半導体チップ１０１の端部から第２端子１０６との距離は例えば５００μｍ以下、特に１００μｍ程度になることがある。また、樹脂１０３の供給には第１半導体チップ１０１の端部からディスペンサー等により供給し、毛細管現象を利用して半導体チップ１０１，１０２間に充填されることが多い。特にディスペンサーによる供給部付近は樹脂１０３のはみ出しが多くなり、第２端子１０６が樹脂１０３によって埋まったり、汚されたりすることが多い。そのような場合、第２端子１０６を介した第２実装に不都合が生じる。
【００１６】
また、Ｃ工程の前に、第１端子１０５にテストプローブ端子を当接して、第１半導体チップ１０１や第１実装（端子１０４と第１端子１０５間）の電気的テストを行う場合、Ａ工程の後に行う方法とＢ工程の後に行う方法が考えられる。後者の場合、上記同様、第２端子１０６が樹脂１０３によって埋まったり汚されたりすると、テストが困難となる。前者の場合、アンダーフィル剤で固着されていない状態であるため、テストプローブ端子の押圧による撓みなどにより接合部に悪影響を与える場合があり、このため、テスト困難となることがある。特に、接合端子数が少ないもの、ピッチが小さいものは、接合面積が小さくなるため、影響が大きい。また、テストは可能であっても、接合部に悪影響を与えるおそれのある所定以上の撓みが発生しないように、テストプローブ端子の接触・押圧・離反をゆっくり行う必要があるため、また、ウェハ全域での充分な押圧を要求されるウェハ一括のプロービングはできず個々の第１実装毎にプロービングを行う必要があるため、テスト時間が非常に長くかかる場合がある。
【００１７】
また、上記の工程によらず、Ａ、Ｃ、Ｄ、Ｂの順に工程を行った場合には、Ｃのダイシング工程において発生するごみが両半導体チップ１０１，１０２間に混入してしまい、短絡による不良発生やアンダーフィル充填に悪影響を与える原因となる。
【００１８】
ダイシング時に発生するごみは非常に微細なものであるため、第１半導体チップ１０１と第２半導体チップ１０２の間に容易に混入する。このごみを洗い流すことが不十分な場合、ごみが端子間を接続するような接触を成しているとそこで短絡が発生し絶縁信頼性が問題となる。また、たとえ端子間を短絡させることがなくとも、微細なごみが混入していることでＢのアンダーフィル樹脂充填工程において半導体チップ間に樹脂を供給する際に樹脂の流れを止めてしまう。そのため、樹脂による完全充填ができないために、機械的強度、耐熱性、電気絶縁性等の長期信頼性に悪影響を与える。また、アンダーフィル剤で固着されていない状態で、Ｃ、Ｄの工程を行うことになるため、これら工程中や工程間のハンドリングで接合部に機械的ダメージが発生する機会が増えることになる。
【００１９】
一方、図７に示す構造の半導体装置２００の場合、第２半導体チップ２０２の主面２０２ａと裏面２０２ｂのそれぞれに第１端子２０３と第２端子２０４があるため、実装後最終形態の高さが大きくなるため薄型実装体への適用は困難である。よって例えばＬＣＤドライバの実装等には用いることができない。
【００２０】
図６（ａ）に示す構造の場合には第２半導体チップ１０２をインターポーザとしてだけでなく、それ自体を半導体素子にすることができる。しかし、図７に示す構造の場合には、第２半導体チップ２０２を半導体素子として構成させることは困難である。なぜならば、半導体素子は半導体チップの一方面に形成されるのが主であり、図７のように第２半導体チップ２０２の両面に第１端子２０３と第２端子２０４を分けて形成することはプロセスを著しく困難にし、実現させることは難しい。また、一方の面に形成された素子を他面に導通させるための導通手段も必要である。
【００２１】
本発明は、前記従来の問題点に鑑み、ウェハ上に整列した第２半導体チップ上に第１半導体チップを搭載するチップオンチップ構造の薄型の半導体装置及びその製造方法を提供することを課題とするものである。
また、第１半導体チップと第２半導体チップの間にごみが入らず、端子ピッチが微細化されたデバイスに対しても好適にアンダーフィル樹脂を充填可能な半導体装置の製造方法を提供する。
さらに、第１半導体チップと第２半導体チップの間に樹脂を充填した後、はみだした樹脂を効率的に除去することで第２実装を問題なく行えるようにすると共に、第１実装後のウェハ状態の第２半導体チップの第２端子にプローブ端子をあて、一括テストできる半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００２２】
前記課題を解決するために、本発明は以下の手段を講じている。
【００２３】
請求項１の発明は、半導体装置であって、
第１半導体チップと、
前記第１半導体チップがフリップチップにより第１接合部を介して接続されて対向して積層され、前記第１半導体チップよりも外形が大きい第２半導体チップと、
前記第２半導体チップ表面上に樹脂を供給して当該樹脂を前記第１半導体チップと第２半導体チップの間に充填し、前記第１半導体チップと第２半導体チップの間以外の前記樹脂を除去してなる樹脂充填層と、
を含む構成としている。
【００２４】
請求項２の発明は、前記半導体装置に前記第２半導体チップの表面に第２接続部を介して接続された外部基板をさらに含む。
【００２５】
請求項３の発明は、
第１半導体チップとそれよりも外形が大きい第２半導体チップとが第１接合部を介して接続されて互いに対向して積層され、前記第２半導体チップが第２接続部を介して外部基板と接続されてなる半導体装置の製造方法であって、
１つないし複数の前記第２半導体チップからなる第２半導体ウェハの表面上に、前記それぞれの第２半導体チップに対応して前記第１半導体チップをフリップチップによりそれぞれ接合して前記第１接合部を形成するチップ接合工程と、
前記第２半導体ウェハ表面上に樹脂を供給して当該樹脂を前記第１半導体チップと第２半導体チップの間に充填する樹脂充填工程と、
前記第１半導体チップと第２半導体チップの間以外の前記樹脂を除去する樹脂除去工程と、
前記第２半導体ウェハを予め定められた切断ラインに沿って切断するダイシング工程と
を含む。
【００２６】
請求項４の発明は、
前記樹脂充填工程において樹脂としてポジ型の感光性樹脂を用い、
前記樹脂除去工程において前記第１半導体チップを光学マスクとして前記感光性樹脂を露光し、現像することによって樹脂を除去する。
【００２７】
請求項５の発明は、前記ダイシング工程の前に前記第１半導体チップと第２半導体チップの間の樹脂を硬化させる。
【００２８】
請求項６の発明は
前記樹脂充填工程後に前記樹脂の硬化を行い、
前記樹脂除去工程において前記第１半導体チップをマスクとしてプラズマアッシング処理を行うことによって樹脂を除去する
【００２９】
請求項７の発明は、前記ダイシング工程の前に、前記第２半導体チップ上の第２接続部をプロービングし、前記第１接合部の接合の良否を判断するテスト工程を含む。
【００３０】
請求項８の発明は、前記ダイシング工程の後に、前記第２半導体チップの表面に前記第２接合部を介して前記外部基板を接続して前記第２接合部を形成する外部基板接合工程を含む。
【発明の効果】
【００３１】
請求項１の発明によれば、第２半導体チップ表面上に供給された樹脂のうち、第１半導体チップと第２半導体チップの間以外の樹脂が除去されているので、第２半導体と外部基板との第２実装を妨げることがない。また、第１実装後のウェハ状態の第２半導体チップの第２端子にプローブ端子をあて、一括テストを行える。
【００３２】
請求項２の発明によれば、第１半導体チップが第２半導体チップの表面に実装され、さらに同じ第２半導体チップの表面に外部基板が実装されているので、第２半導体チップと第１半導体チップ又は外部基板の２部材の積層状態となり、薄型の半導体装置となる。
【００３３】
請求項３の発明によれば、第２半導体チップの表面に第１半導体チップが接合され、その同じ表面に第２端子が形成されるので、第２半導体チップの裏面側に外部接続電極を設ける場合に比較して、半導体装置全体の高さを低くすることができ、チップオンチップ構造の薄型半導体装置を実現できる。
【００３４】
また、ダイシング工程よりも先に樹脂充填工程があるため、第２半導体チップのダイシング時に両半導体チップ間にゴミが入って樹脂充填できなくなることがない。そして、樹脂除去工程を行うため、第１実装のテストや第２実装に問題を与えることがない。
【００３５】
請求項４の発明によれば、ウェハ状態の第２半導体チップのそれぞれに対応して実装された第１半導体チップと第２半導体チップ間を一括して樹脂充填することができ、第２端子の露出も一括で行うことができるので生産性が高い。また、第１半導体チップをマスクとして利用するので専用のマスクが不要であり、各半導体チップの機種変更への対応にも何ら困難は生じない。
【００３６】
請求項５の発明によれば、両半導体チップ間の樹脂が硬化されることにより当該樹脂をアンダーフィル剤とすることができ、第１実装の補強効果や、環境信頼性を向上させる役割を果たすことができる。さらにはダイシング工程時に発生するゴミが両半導体チップ間に入ることを防ぎ、短絡やアンダーフィル未充填等の不良の発生を抑えることができる。
【００３７】
請求項６の発明によれば、ウェハ状態の第２半導体チップのそれぞれに対応して実装された第１半導体チップと第２半導体チップ間を一括して樹脂充填することができ、第２端子の露出も一括で行うことができるので生産性が高い。
【００３８】
請求項７の発明によれば、第２半導体チップがウェハ状態のときにテストを行うことができる。従来のように最終形態でしかテストを行わないとすると、万一不良の場合、第１実装、第２実装のどちらに問題があるか分からないという問題がある。しかし、請求項７の発明では、第２半導体チップがウェハ状態のときテスト工程を実施することにより、その問題を防ぐことができる。またその際、第２半導体チップのダイシング前にテストを実施することで、個々の実装体を取り替える時間が必要でなくなり、効率が良い。
【００３９】
請求項８の発明によれば、第２半導体チップの表面に第１半導体チップと接続するための第１端子と外部基板と接続するための第２端子が存在するため、薄型実装が可能である。また、端子ピッチが微細化された第１半導体チップであっても外部基板の配線パターンが粗いままで実装可能であり、低コスト化が実現できる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明を実施するための最良の形態を添付図面に従って説明する。
【００４１】
図１は、本発明にかかる半導体装置１０の第１実施形態を示す。この半導体装置１０は、第１半導体チップ１１と、第２半導体チップ１２と、樹脂充填層１３からなっている。
【００４２】
第１半導体チップ１１は、その主面（図において下面）１１ａ上に第２半導体チップ１２の第１端子１５と電気的に接続される端子１４が形成され、その他主面上には保護膜が形成されている。
【００４３】
第２半導体チップ１２は、第１半導体チップ１１よりも大きい外形を有する。第２半導体チップ１２の主面１２ａ上には、第１半導体チップ１１の端子１４と電気的に接続される第１端子１５と、外部と接続するための第２端子１６が形成され、その他主面１２ａ上には保護膜が形成されている。ここで、第２半導体チップ１２は半導体回路が主面１２ａ上に形成された半導体チップであってもよいし、半導体回路はなく第１端子１５と第２端子１６を結線させただけの中継基板でもよい。また、その材料も必ずしもＳｉなどの半導体である必要はなく、有機樹脂基板、セラミック等の無機基板でもよい。
【００４４】
第１半導体チップ１１の端子１４は、第２半導体チップ１２の第１端子１５とフェースダウンで接続され、この部分は第１接続部Ｃ１を構成している。
【００４５】
樹脂充填層１３は、第１半導体チップ１１と第２半導体チップ１２の間に形成されている。この樹脂充填層１３は、第２半導体チップ１２の主面１２ａ上に樹脂を供給して当該樹脂を第１半導体チップ１１と第２半導体チップ１２の間に充填し、第１半導体チップ１１と第２半導体チップ１２の間以外の樹脂を除去してなるものである。
【００４６】
前記半導体装置１０では、第２半導体チップ１２の主面１２ａ上に供給された樹脂のうち、第１半導体チップ１１と第２半導体チップ１２の間以外の樹脂が除去されているので、第２半導体チップ１２の第２端子１６に図示しない外部基板を実装する第２実装が妨げられることがない。また、第１実装後のウェハ状態の第２半導体チップ１２の第２端子１６にプローブ端子をあて、一括テストを行える。
【００４７】
図２は、本発明にかかる半導体装置１０’の第２実施形態を示す。この半導体装置１０’は、前記第１実施形態と同一構成で、第１半導体チップ１１と第２半導体チップ１２と樹脂充填層１３からなる半導体装置１０に外部基板１７を設けたものである。外部基板１７は、その主面１７ａ上に半導体回路１８と端子１９を有する。第２半導体チップ１２の第２端子１６は、外部基板１７の端子１９とフェースダウンで接続され、この部分は第２接続部Ｃ２を構成している。
【００４８】
この半導体装置１０’では、第１半導体チップ１１が第２半導体チップ１２の表面に第１接続部Ｃ１を介して実装され、さらに同じ第２半導体チップ１２の表面に外部基板１７が第２接続部Ｃ２を介して実装されているので、第２半導体チップ１２と第１半導体チップ１１又は外部基板１７の２部材の積層状態となり、薄型の半導体装置となる。
【００４９】
次に、前記半導体装置１０、１０’の製造方法を説明する。
図３は、第１実施形態による半導体装置１０，１０’の製造方法の工程を順に示す。
【００５０】
図３（ａ）において、第１半導体チップ１１は、ウェハ状態から切り出したものである。また、第２半導体チップ１２は、第２ウェハ２０に複数個構成されてなる。図３（ａ）〜（ｆ）においては、簡単のため第２ウェハ２０の第２半導体チップ１２が２つの場合を示しているが、それ以上でも、または１つでもかまわない。
【００５１】
＜チップ接合工程＞
まず、図３（ａ）に示すように、吸着装置２１により第１半導体チップ１１を保持し、第１半導体チップ１１の端子１４と第２半導体チップ１２の第１端子１５を接続する。接続方法は特に制限されるものではなく、はんだバンプを介したリフロー法や金バンプを介した熱圧着法、超音波接合等でもよい。図４（ａ）は第１半導体チップ１１の接合後の第２ウェハ２０の上面図を示す。
【００５２】
リフロー法で接合する実施例では、第１半導体チップ１１の端子１４は、はんだ材料であるＳｎ−３Ａｇ−０．５Ｃｕを用いた。また、第２半導体チップ１２の第１端子１５は、Ａｌスパッタ膜上に無電解Ｎｉめっき膜が形成されている構造とした。リフロー温度プロファイルのプリヒート条件は温度１００〜１９０℃を７５〜１２０秒、ピーク周辺条件は２２０℃以上の時間を２５〜５０秒、ピーク温度は２３０〜２４５℃とした。
【００５３】
Ａｕ−Ａｕ熱圧着法により接続する実施例では、第１半導体チップ１１の端子１４および第２半導体チップ１２の第１端子１５共にＡｕメッキ膜が形成されている構造とした。そしてボンディング荷重は１バンプあたり２０ｇｆとしボンディング温度は３００℃とした。
【００５４】
＜樹脂充填工程＞
そして、図３（ｂ）に示すように、前記ウェハ状態の第２半導体チップ１２と第１半導体チップ１１との界面に樹脂１３ａをディスペンサー等により充填する。このときの樹脂１３ａを充填した後の各第２半導体チップ１２付近の拡大図を図４（ｂ）に示す。なお、図４（ｂ）に示すＡ−Ａ線での断面図が図３（ｂ）となる。
【００５５】
この樹脂充填工程において、第１半導体チップ１１と第２半導体チップ１２の間に気泡が残ると機械的強度、耐熱性、電気絶縁性等の長期信頼性に悪影響を与えるので、気泡が残らないように充填する。そのため、ディスペンサー先端のニードルを矢印Ｓで示すように第１半導体チップ１１の周囲に沿って移動させて、樹脂１３ａを第１半導体チップ１の２側面から流し込むサイドポッティング方法とする。この方法で樹脂１３ａを充填すると、第１半導体チップ１１と第２端子１６の距離が短くなっているため、図３（ｂ）及び図４（ｂ）に示すように第２半導体チップ１２の第２端子１６が樹脂充填時に流れ出た樹脂１３ｂにより埋没もしくは汚される。
【００５６】
樹脂１３ａは、半導体チップ１１，１２間に流動性よく流れ込むことが必要であり耐熱性、耐薬品性、機械的強度、難燃性、電気絶縁性に優れており、永久レジストとして使用できるものが望ましい。この樹脂材料として例えば、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂等が挙げられるがこの限りに限定するものではない。実施例では、住友ベークライト製ＣＲＣ８０００シリーズの樹脂を用いた。
【００５７】
＜樹脂除去工程＞
次に、樹脂１３ｂによって埋没もしくは汚された第２端子１６上の樹脂１３ｂを除去する工程を実施する。樹脂除去方法には充填した樹脂１３ａを硬化させた後に、埋没した第２端子１６上の樹脂１３ｂを切削する方法がある。しかし、切削加工により樹脂１３ｂを除去する場合には、切削時に第２端子１６に切削ツールが接触する恐れがあり、また第１半導体チップ１１の端部から第２端子１６までの距離が短いと、切削時に第１半導体チップ１１に損傷を与える恐れがある。
【００５８】
別の樹脂除去方法として、樹脂１３ａに感光性を有するものを使用して露光・現像処理を行って除去する方法や、プラズマアッシング処理により除去する方法がある。これらの方法では、第２ウェハ２０上の不要な樹脂１３ｂを一括して露光処理もしくはアッシング処理を行うことにより半導体チップ１１，１２間以外の樹脂１３ｂを選択的に除去可能であり、第１半導体チップ１１や第２端子１６に損傷を与えることがない。さらに、第１半導体チップ１１をマスクとして使用できるので専用のマスクが必要でない。よって樹脂除去工程は感光性樹脂に露光・現像処理を行って除去する方法もしくは、プラズマアッシング処理により除去する方法が望ましい。
【００５９】
露光・現像処理により樹脂除去を行う方法では、図４（ｂ）に示した樹脂充填工程で用いる樹脂１３ａとしてはポジ型の感光性樹脂を用いる。図４（ｃ）に示すように、第１半導体チップ１１をマスクとして光２２を照射して露光処理を行い、第２半導体チップ１２と第１半導体チップ１１との界面以外の樹脂１３ｂを感光させる。ここで図４（ｃ）において樹脂１３ｂは感光部、樹脂１３ａは未感光部である。そして現像処理により感光した樹脂１３ｂを除去し、第２半導体チップ１２と外部基板１７との接続のために形成された第２端子１６を露出させ、図４（ｄ）のようにする。
【００６０】
実施例では、露光はｇ線またはｉ線ステッパにより４００ｍＪ／ｃｍ２にて行った。現像条件は現像液としてＴＭＡＨ（水酸化テトラメチルアンモニウム）２．３８％水溶液を用いて４５秒、リンス液としては純水を用いて１０秒間行い、そして２０秒の風乾を行った。それから、窒素雰囲気下で１５０℃で３０分加熱した後に、３２０℃で３０分加熱することにより、最終硬化した。そして、その後の状態を図４（ｅ）に示す。
【００６１】
ここで、両半導体チップ間に充填された樹脂１３ａが硬化されると、樹脂１３ａをアンダーフィル剤とすることができ、機械的強度、耐熱性、電気絶縁性等の長期信頼性を付与することができる。この樹脂１３ａの硬化工程は樹脂除去工程の前で硬化させてもよいし、樹脂除去工程の後で硬化させてもよい。例えば、切削による樹脂除去方法や、プラズマアッシングによる樹脂除去方法の場合は、樹脂除去工程の前に樹脂を硬化させることが望ましい。露光・現像処理による場合は、現像による樹脂除工程後に加熱処理によりポジ型感光性樹脂を硬化させる。
【００６２】
＜検査工程＞
また、この時点で必要に応じて図４（ｆ）に示すように実装工程の中間検査を行うことができる。複数のプローブ端子２３を第２半導体チップ１２の第２端子１６の配置に合わせて配置しプローブ端子冶具２４により固定する。そしてプローブ端子２３を第２半導体チップ１２の第２端子１６に接触させることで、第１接続部Ｃ１の第１実装の良否を判定することができ、第１実装に起因する不良な製品を除去することができる。ここで第２半導体チップ１２はウェハ状態で第１実装を行っているため、第２半導体チップ１２の第２端子１６の配置に合わせたプローブ端子２３を用いることで一括して第１実装後の実装体を検査できる。
【００６３】
＜ダイシング工程＞
その後、第２半導体チップ１２の裏面を図示しない基準部材上に接着剤または粘着テープ等の固定手段で貼り付ける。それから図４（ｆ）に示すように予め定められた第２半導体チップ１２上の切断ライン２５に沿ってダイシングソー等の切削手段で単個に切削、分割した後、溶解液等により基準部材より剥離して、チップオンチップ構造の実装体である半導体装置１０を得る。
【００６４】
＜外部基板接続工程＞
そして、図４（ｈ）に示すように、チップオンチップ構造の実装体である半導体装置１０と外部基板１７と接続して最終構造の半導体装置１０’とする。外部基板１７上には配線１８が形成され、配線１８上に端子１９が形成されている。第２半導体チップ１２の第２端子１６と外部基板１７の端子１９が接続される。接続方法は特に制限されるものではなく、はんだバンプを介したリフロー法や金バンプを介した熱圧着法、超音波接合等でもよい。ここで、外部基板１７とチップオンチップ構造の実装体である半導体装置１０の間に間隙が生じるが、この部分にアンダーフィル剤を注入して機械的強度、耐熱性、電気絶縁性等の長期信頼性を付与することが望ましい。
【００６５】
図５は、第２実施形態による半導体装置１０，１０’の製造方法の工程を順に示す。
この第２実施形態による半導体装置１０，１０’の製造方法は、前記第１実施形態による半導体装置１０，１０’の製造方法の樹脂除去工程をアッシング処理により行う方法である。
【００６６】
前記第１実施形態による半導体装置１０，１０’の製造方法と同様に、図５（ａ）のチップ接合工程、図５（ｂ）の樹脂充填工程を実行した後、樹脂充填工程で樹脂６によって埋没もしくは汚された第２端子５上の樹脂６ａを除去する樹脂除去工程を実行する。
【００６７】
プラズマアッシング処理による樹脂除去工程では、まず、図５（ｃ）に示すように、第１半導体チップ１１と第２半導体チップ１２の界面および、第２半導体チップ１２上に供給した樹脂１３ａ，１３ｂを加熱して硬化させる。
【００６８】
次に、図５（ｄ）に示すようにチャンバ２６内に第１実装後の実装体を入れて、真空ポンプ２７にてチャンバ２６内の圧力を減圧する。そしてガスボンベ２８から酸素を供給し、マイクロ波を供給して酸素をプラズマ化させ、酸素プラズマ２９中の酸素ラジカル等により樹脂を構成する炭素原子からＣＯやＣＯ２を形成する酸化反応（燃焼）によりガス化し、チャンバ２６の排気口３０から除去する。ここで第１半導体チップ１１をマスクとしてプラズマアッシング処理を行い、第２半導体チップ１２と第１半導体チップ１１との界面以外の樹脂１３ｂを除去し、第２半導体チップ１２と外部基板１７との接続のために形成された第２端子１６を露出させ図５（ｅ）のようにする。
【００６９】
ここで使用される樹脂材料として、実施例においてはアッシング可能な樹脂を用いている。前述のように樹脂１３ａは半導体チップ間に流動性よく流れ込むことが必要であり耐熱性、耐薬品性、機械的強度、難燃性、電気絶縁性に優れており、永久レジストとして使用できるものが望ましい。この樹脂材料として例えば、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂等が挙げられるがこの限りに限定するものではない。
【００７０】
具体的な一例として、アンダーフィル剤として使用されているナミックス社製ＸＳ８４４３−１４を使用することができる。これをアンダーフィル剤として用いると微細な粒径のシリカフィラーを適量含むため、流動性、機械的強度、耐熱性、電気絶縁性等の長期信頼性を付与することができる。
【００７１】
実施例では，真空排気可能なチャンバ２６を用いてアッシングを行うことができる装置を用いた。ここで言う真空状態は真空度が１０００Ｐａ以下である。チャンバ２６を真空状態とした後にＯ２ガスをガス流量１００〜５０００ｓｃｃｍとして導入して圧力を安定させた。そして、マイクロ波投入電力を１．０〜５．０ＫＷとしてマイクロ波を供給してプラズマを発生させ、第１半導体チップ１１をマスクとして第１半導体チップ１１と第２半導体チップ１２の間以外の樹脂１３ｂをアッシングした。このとき、第２半導体チップ１２を２００℃程度に加熱することによりアッシング速度を速めることができた。
【００７２】
以上、アッシングガスとしてＯ２の場合を示したが、酸素にＣＦ４を添加したものであればより高いアッシング効果を得られることができ、望ましい。アッシングレートが速くなる理由は、酸素プラズマ中にＣＦ４等を添加するとＯ２分子の解離率が増加すること、及びＣＦ４等自身も解離してアッシング種であるフッ素原子を生成することによる。この場合には一例としてＯ２ガス流量：９００ｓｃｃｍ、ＣＦ４ガス流量：１００ｓｃｃｍ、真空度：５３Ｐａ、ステージ温度：２５℃、マイクロ波出力：１．５ＫＷの場合、１．５μｍ／ｍｉｎのアッシングレートが得られた。本実施例においては、第１半導体チップ１１と第２半導体チップ１２の間隙部の高さ１５μｍに対して、第２半導体チップ１２上に流れ出た樹脂１３ｂの高さが２０μｍ程度であったが、１５分のアッシング処理により第２半導体チップ１２上に流れ出た樹脂１３ｂを除去することができた。
【００７３】
このアッシング処理工程により樹脂を除去することはできるが、フィラーは無機物であるため除去することができない。そこでこの後にフィラーの除去を行う。本実施例ではアッシング処理後の実装体をイソプロピルアルコール（ＩＰＡ）中に浸し、超音波洗浄に５分間かけることでフィラーの除去を行った。
【００７４】
前記樹脂除去工程の後、前記第１実施形態と同様に、図５（ｆ）、（ｇ）、（ｈ）の検査工程、ダイシング工程、外部基板接続工程を経てチップオンチップ構造の実装体である半導体層装置１０，１０’を得る。
【図面の簡単な説明】
【００７５】
【図１】本発明による半導体装置の第１実施形態の断面図。
【図２】本発明による半導体装置の第２実施形態の断面図。
【図３】本発明による半導体装置の製造方法の第１実施形態の工程を順に示す図。
【図４】樹脂充填時の半導体装置の平面図（ａ）及びその一部拡大図（ｂ）。
【図５】本発明による半導体装置の製造方法の第２実施形態の工程を順に示す図。
【図６】従来の半導体装置の一例を示す断面図（ａ）及び平面図（ｂ）。
【図７】従来の半導体装置の他の例を示す断面図。
【符号の説明】
【００７６】
１０，１０’  半導体装置
１１  第１半導体チップ
１２  第２半導体チップ
１３  樹脂充填層
１３ａ，１３ｂ  樹脂
１４  端子
１５  第１端子
１６  第２端子
１７  外部基板
２０  第２ウェハ
２５  切断ライン
【図１】
2007305714.tif 000003
【図２】
2007305714.tif 000004
【図３】
2007305714.tif 000005
【図４】
2007305714.tif 000006
【図５】
2007305714.tif 000007
【図６】
2007305714.tif 000008
【図７】
2007305714.tif 000009