(57)【要約】【課題】各層間のずれによりインダクタンス素子の配設位置が所望の位置からずれたとしてもその結合特性を安定させることができる相互インダクタンス素子を提供すること。【解決手段】本発明の相互インダクタンス素子２Ａは、第１の誘電板上に第１の導体線路３Ａを、第２の誘電板上に第２の導体線路４Ａを有する。第１の導体線路３Ａは対向する二辺２１Ａａ、２１Ａｂを第１の対辺とし、第２の導体線路４Ａは第１の対辺２１Ａａ、２１Ａｂとそれぞれ平行する二辺２２Ａａ、２２Ａｂを第２の対辺として有する四角環をそれぞれ形成している。第２の対辺２２Ａａ、２２Ａｂは第１の対辺Ａａ、２１Ａｂに重なりながら第１の対辺の内側にオフセット配列される。これより、第１の導体線路３Ａと第２の導体線路４Ａとの配設位置がずれても、第１の導体線路３Ａと第２の導体線路４Ａとの対向面積が変化せず、その結合特性を安定させることができる。【選択図】図２
2007305860.tif 000002
【特許請求の範囲】
【請求項１】
第１の誘電板上において対向する二辺を第１の対辺として有する多角形環を形成している第１の導体線路と、
第２の誘電板上において前記第１の対辺とそれぞれ平行する二辺を第２の対辺として有する多角形環を形成している第２の導体線路と
を備えており、
前記第２の導体線路は、前記第１の誘電板または前記第２の誘電板を介して前記第１の導体線路と積層方向に重なるように積層されており、
前記第２の対辺の対向間隔は、前記第１の対辺の対向間隔と異なっており、
前記第２の対辺は、前記積層方向において前記第１の対辺に重なる部分と重ならない部分とを設けるようにして前記第１の対辺の内側もしくは外側のいずれか一方にずらして配列されている
ことを特徴とする相互インダクタンス素子。
【請求項２】
前記第１の導体線路は、前記第１の対辺の対向方向と異なる方向において対向する二辺を第３の対辺として有する多角形環を形成し、
前記第２の導体線路は、前記第３の対辺とそれぞれ平行する二辺を第４の対辺として有する多角形環を形成するとともに、
前記第４の対辺の対向間隔は、前記第３の対辺の対向間隔と異なっており、
前記第４の対辺は、前記積層方向において前記第３の対辺に重なる部分と重ならない部分とを設けるようにして前記第３の対辺の内側もしくは外側のいずれか一方にずらして配列されている
ことを特徴とする請求項１に記載の相互インダクタンス素子。
【請求項３】
前記第２の対辺が前記第１の対辺の内側にずらして配列される場合、前記第４の対辺は前記第３の対辺の外側にずらして配列されており、
前記第２の対辺が前記第１の対辺の外側にずらして配列される場合、前記第４の対辺は前記第３の対辺の内側にずらして配列されている
ことを特徴とする請求項２に記載の相互インダクタンス素子。
【請求項４】
前記第１の導体線路および前記第２の導体線路は、前記第１の対辺および前記第３の対辺ならびに前記第２の対辺および前記第４の対辺の各対向方向をそれぞれ直交させてなる開いた略四角形環をそれぞれ形成している
ことを特徴とする請求項２または請求項３に記載の相互インダクタンス素子。
【請求項５】
第３の誘電板上において前記第１の対辺とそれぞれ平行する二辺を第５の対辺として有する多角形環を形成している第３の導体線路を備えており、
前記第３の導体線路は、前記第１の導体線路の形成面に対する前記第２の導体線路の反対側において、前記第３の誘電板または前記第１の誘電板を介して前記第１の導体線路と積層方向に重なるように積層されているとともに、その一端が前記第２の導体線路の一端と電気的に接続されており、
前記第５の対辺の対向間隔は、前記第１の対辺の対向間隔と異なっており、
前記第５の対辺は、前記積層方向において前記第１の対辺に重なる部分と重ならない部分とを設けるようにして前記第１の対辺の内側もしくは外側のいずれか一方にずらして配列されている
ことを特徴とする請求項１に記載の相互インダクタンス素子。
【請求項６】
前記第１の導体線路は、前記第１の対辺の対向方向と異なる方向において対向する二辺を第３の対辺として有する多角形環を形成し、
前記第２の導体線路は、前記第３の対辺とそれぞれ平行する二辺を第４の対辺として有する多角形環を形成し、
前記第３の導体線路は、前記第３の対辺とそれぞれ平行する二辺を第６の対辺として有する多角形環を形成するとともに、
前記第４の対辺の対向間隔および前記第６の対辺の対向間隔は、前記第３の対辺の対向間隔と異なっており、
前記第４の対辺および前記第６の対辺は、前記積層方向において前記第３の対辺に重なる部分と重ならない部分とを設けるようにして前記第３の対辺の内側もしくは外側のいずれか一方にずらして配列されている
ことを特徴とする請求項５に記載の相互インダクタンス素子。
【請求項７】
前記第２の対辺が前記第１の対辺の内側または外側のいずれか一方にずらして配列される場合、前記第５の対辺はその他方側にずらして配列されており、
前記第４の対辺が前記第３の対辺の内側または外側のいずれか一方にずらして配列される場合、前記第６の対辺はその他方側にずらして配列されている
ことを特徴とする請求項６に記載の相互インダクタンス素子。
【請求項８】
前記第１の導体線路、前記第２の導体線路および前記第３の導体線路は、前記第１の対辺および前記第３の対辺、前記第２の対辺および前記第４の対辺ならびに前記第５の対辺および前記第６の対辺の各対向方向をそれぞれ直交させてなる略四角形環をそれぞれ形成している
ことを特徴とする請求項６または請求項７に記載の相互インダクタンス素子。
【請求項９】
第１の誘電板上に円環を形成している第１の導体線路と、
第２の誘電板上に円環を形成している第２の導体線路と
を備えており、
前記第２の導体線路に係る円環は、前記第１の導体線路に係る円環と同軸上に積層されているとともに、前記第１の導体線路に係る円環と前記積層方向に前記第１の誘電板または前記第２の誘電板を介して重なる範囲内において、前記第１の導体線路に係る円環の内側もしくは外側のいずれか一方に縮小または拡大させた大きさに形成されている
ことを特徴とする相互インダクタンス素子。
【請求項１０】
前記第２の導体線路における線路幅の中心は、前記第１の導体線路における線路幅の中心から前記第１の導体線路における線路幅の半分の長さだけ前記第１の導体線路に係る円環の内側もしくは外側のいずれか一方にずらしている
ことを特徴とする請求項９に記載の相互インダクタンス素子。
【請求項１１】
前記誘電板は低温同時焼成セラミック（ＬＴＣＣ）である
ことを特徴とする請求項１から請求項１０のいずれか１項に記載の相互インダクタンス素子。
【請求項１２】
前記第１の導体線路に対する２次側の導体線路は、前記２次側の導体線路の両端間中央に接続されている中間端子を有している
ことを特徴とする請求項１から請求項１１のいずれか１項に記載の相互インダクタンス素子。
【請求項１３】
前記第１の導体線路に係る環の内側において前記積層方向に積層された複数のキャパシタを備えている
ことを特徴とする請求項１から請求項１２のいずれか１項に記載の相互インダクタンス素子。
【請求項１４】
請求項１から請求項１３のいずれか１項に記載の相互インダクタンス素子と、
前記第１の導体線路の一端に接続される第１の入出力端子と、
前記第２の導体線路の両端または前記第２の導体線路および前記第３の導体線路における互いに接続されていない各一端にそれぞれ接続されている第２の入出力端子と、
前記第１の導体線路の他端に接続されている接地導体と
を備えていることを特徴とする平衡不平衡変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互インダクタンス素子および平衡不平衡変換器に係り、特に、ＬＴＣＣ基板などの誘電板の表面にインダクタンス素子が形成された２枚の層を積層させてなる相互インダクタンス素子を有する多層型バラントランスなどに好適に利用することができる相互インダクタンス素子および平衡不平衡変換器に関する。
【背景技術】
【０００２】
テレビジョン・チューナや携帯電話機などの通信機器においては、不平衡の同軸線路もしくはストリップ線路と平衡のレッヘル線路とを接続させるため、不平衡の電気信号と平衡の電気信号とを相互に変換するバラントランス（平衡不平衡変換器）が用いられている。特に、ノート・パソコンや携帯電話機などの小型・携帯性を要求される機器においては、小型化・省スペース化が容易な多層型バラントランスが用いられている。
【０００３】
従来の多層型バラントランス１０１は、図１１に示すように、誘電板１１１〜１１９の表面上に環状（もしくは渦巻き状）のインダクタンス素子１０３、１０４やキャパシタ１０６、１０６などを有している複数の層を積層させてなる多層型相互インダクタンス素子１０２を備えている（特許文献１を参照）。
【０００４】
一般的に、積層される誘電板１１１〜１１９としては、ＨＴＣＣ基板（アルミナ系高温焼成セラミック積層基板）やＬＴＣＣ基板（低温同時焼成セラミック積層基板）などが用いられている。ここで、ＬＴＣＣ基板を用いた場合、９００℃程度の低温加圧焼成により積層される誘電板１１１〜１１９を形成することができるので、インダクタンス素子１０３、１０４などに低融点金属かつ高電導度のＣｕ、Ａｇ、Ａｕを用いることができる。これにより、ＬＴＣＣ基板を用いた従来の多層型バラントランス１０１は、高周波回路においてその抵抗によるエネルギーロスを少なくすることができる。
【０００５】
【特許文献１】特開２００３−１５１８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１２に示すように、従来の多層型バラントランス１０１においては、ＬＴＣＣ基板の加圧焼成時にＬＴＣＣ基板のマザー基板１３０がその中心から放射線状（図１２の矢印）に伸張するため、図１３（ａ）に示す太い実線のインダクタンス素子１０３と斜線のインダクタンス素子１０４との適正配置関係が、図１３（ｂ）に示すように、ＬＴＣＣ基板の面内方向（Ｘ方向およびＹ方向）においてずれてしまう。例えば、インダクタンス素子１０３、１０４の配設位置がＬＴＣＣ基板の面内方向（Ｘ方向およびＹ方向）にそれぞれ±５０μｍずつずれると、図１４に示すように、各ＬＴＣＣ基板上のインダクタンス素子１０３、１０４の対向面積は減少することから、それらインダクタンス素子１０３、１０４の電磁結合度が変化してしまう。そのため、従来の多層型バラントランス１０１においては、ＬＴＣＣ基板の加圧焼成により相互インダクタンス素子１０２の結合特性が変化し、その伝送損失を低下させてしまうという問題があった。
【０００７】
また、図１３および図１５に示すように、一般的に、多層型バラントランス１０１に備わるキャパシタ１０６、１０６は相互インダクタンス素子１０２の形成層と異なる層に形成されており、相互インダクタンス素子１０２および多層型バラントランス１０１の小型化・省スペース化が困難であった。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、インダクタンス素子の配設位置が所望の位置からずれたとしても相互インダクタンス素子の結合特性を安定させることができる相互インダクタンス素子を提供することを本発明の目的としている。
【０００９】
また、本発明は、キャパシタが接続された相互インダクタンス素子の小型化・省スペース化を図ることができる相互インダクタンス素子を提供することを他の目的としている。
【００１０】
そして、本発明は、誘電板の加圧焼成時にインダクタンス素子の配設位置が所望の位置からずれたとしても不平衡線路（同軸線路）と平衡型線路（レッヘル線路）と間の伝送損失を低下させずに安定させることができる平衡不平衡変換器を提供することを他の目的としている。
【課題を解決するための手段】
【００１１】
前述した目的を達成するため、本発明の相互インダクタンス素子は、その第１の態様として、第１の誘電板上において対向する二辺を第１の対辺として有する多角形環を形成している第１の導体線路と、第２の誘電板上において第１の対辺とそれぞれ平行する二辺を第２の対辺として有する多角形環を形成している第２の導体線路とを備えており、第２の導体線路は、第１の誘電板または第２の誘電板を介して第１の導体線路と積層方向に重なるように積層されており、第２の対辺の対向間隔は、第１の対辺の対向間隔と異なっており、第２の対辺は、積層方向において第１の対辺に重なる部分と重ならない部分とを設けるようにして第１の対辺の内側もしくは外側のいずれか一方にずらして配列されていることを特徴としている。
【００１２】
本発明の第２の態様の相互インダクタンス素子は、第１の態様の相互インダクタンス素子において、第１の導体線路は、第１の対辺の対向方向と異なる方向において対向する二辺を第３の対辺として有する多角形環を形成し、第２の導体線路は、第３の対辺とそれぞれ平行する二辺を第４の対辺として有する多角形環を形成するとともに、第４の対辺の対向間隔は第３の対辺の対向間隔と異なっており、第４の対辺は積層方向において第３の対辺に重なる部分と重ならない部分とを設けるようにして第３の対辺の内側もしくは外側のいずれか一方にずらして配列されていることを特徴としている。
【００１３】
本発明の第３の態様の相互インダクタンス素子は、第２の態様の相互インダクタンス素子において、第２の対辺が第１の対辺の内側にずらして配列される場合、第４の対辺は第３の対辺の外側にずらして配列されており、第２の対辺が第１の対辺の外側にずらして配列される場合、第４の対辺は第３の対辺の内側にずらして配列されていることを特徴としている。
【００１４】
本発明の第４の態様の相互インダクタンス素子は、第２または第３の態様の相互インダクタンス素子において、第１の導体線路および第２の導体線路は、第１の対辺および第３の対辺ならびに第２の対辺および第４の対辺の各対向方向をそれぞれ直交させてなる開いた略四角形環をそれぞれ形成していることを特徴としている。
【００１５】
本発明の第５の態様の相互インダクタンス素子は、第１の態様の相互インダクタンス素子において、第３の誘電板上において第１の対辺とそれぞれ平行する二辺を第５の対辺として有する多角形環を形成している第３の導体線路を備えており、第３の導体線路は、第１の導体線路の形成面に対する第２の導体線路の反対側において、第３の誘電板または第１の誘電板を介して第１の導体線路と積層方向に重なるように積層されているとともに、その一端が第２の導体線路の一端と電気的に接続されており、第５の対辺の対向間隔は第１の対辺の対向間隔と異なっており、第５の対辺は積層方向において第１の対辺に重なる部分と重ならない部分とを設けるようにして第１の対辺の内側もしくは外側のいずれか一方にずらして配列されていることを特徴としている。
【００１６】
本発明の第６の態様の相互インダクタンス素子は、第５の態様の相互インダクタンス素子において、第１の導体線路は、第１の対辺の対向方向と異なる方向において対向する二辺を第３の対辺として有する多角形環を形成し、第２の導体線路は、第３の対辺とそれぞれ平行する二辺を第４の対辺として有する多角形環を形成し、第３の導体線路は、第３の対辺とそれぞれ平行する二辺を第６の対辺として有する多角形環を形成するとともに、第４の対辺の対向間隔および第６の対辺の対向間隔は第３の対辺の対向間隔と異なっており、第４の対辺および第６の対辺は積層方向において第３の対辺に重なる部分と重ならない部分とを設けるようにして第３の対辺の内側もしくは外側のいずれか一方にずらして配列されていることを特徴としている。
【００１７】
本発明の第７の態様の相互インダクタンス素子は、第６の態様の相互インダクタンス素子において、第２の対辺が第１の対辺の内側または外側のいずれか一方にずらして配列される場合、第５の対辺はその他方側にずらして配列されており、第４の対辺が第３の対辺の内側または外側のいずれか一方にずらして配列される場合、第６の対辺はその他方側にずらして配列されていることを特徴としている。
【００１８】
本発明の第８の態様の相互インダクタンス素子は、第６または第７の態様の相互インダクタンス素子において、第１の導体線路、第２の導体線路および第３の導体線路は、第１の対辺および第３の対辺、第２の対辺および第４の対辺ならびに第５の対辺および第６の対辺の各対向方向をそれぞれ直交させてなる略四角形環をそれぞれ形成していることを特徴としている。
【００１９】
また、本発明の相互インダクタンス素子は、その第９の態様として、第１の誘電板上に円環を形成している第１の導体線路と、第２の誘電板上に円環を形成している第２の導体線路とを備えており、第２の導体線路に係る円環は、第１の導体線路に係る円環と同軸上に積層されているとともに、第１の導体線路に係る円環と積層方向に第１の誘電板または第２の誘電板を介して重なる範囲内において、第１の導体線路に係る円環の内側もしくは外側のいずれか一方に縮小または拡大させた大きさに形成されていることを特徴としている。
【００２０】
本発明の第１０の態様の相互インダクタンス素子は、第９の態様の相互インダクタンス素子において、第２の導体線路における線路幅の中心は、第１の導体線路における線路幅の中心から第１の導体線路における線路幅の半分の長さだけ第１の導体線路に係る円環の内側もしくは外側のいずれか一方にずらしていることを特徴としている。
【００２１】
本発明の第１１の態様の相互インダクタンス素子は、第１から第１０のいずれか１の態様の相互インダクタンス素子において、誘電板は低温同時焼成セラミック（ＬＴＣＣ）であることを特徴としている。
【００２２】
本発明の第１２の態様の相互インダクタンス素子は、第１から第１１のいずれか１の態様の相互インダクタンス素子において、第１の導体線路に対する２次側の導体線路は、２次側の導体線路の両端間中央に接続されている中間端子を有していることを特徴としている。
【００２３】
本発明の第１３の態様の相互インダクタンス素子は、第１から第１２のいずれか１の態様の相互インダクタンス素子において、第１の導体線路に係る環の内側において積層方向に積層された複数のキャパシタを備えていることを特徴としている。
【００２４】
そして、本発明の平衡不平衡変換器は、第１から第１３のいずれか１の態様の相互インダクタンス素子と、第１の導体線路の一端に接続される第１の入出力端子と、第２の導体線路の両端または第２の導体線路および第３の導体線路における互いに接続されていない各一端にそれぞれ接続されている第２の入出力端子と、第１の導体線路の他端に接続されている接地導体とを備えていることを特徴としている。
【発明の効果】
【００２５】
本発明の第１の態様の相互インダクタンス素子によれば、第１の誘電板が第１の対辺の対向方向の平行方向に伸縮したり、第２の誘電板が第２の対辺の対向方向の平行方向に伸縮したりしたとしても、第２の対辺が第１の対辺と重なっている限りにおいては、第２の対辺の一方と第１の対辺の一方との対向面積が減少しても、第２の対辺の他方と第１の対辺の他方との対向面積が増加するので、第１の導体線路と第２の導体線路との対向面積はほとんど変化しない。そのため、第１の導体線路と第２の導体線路との電磁結合度の変化を防止することができるので、相互インダクタンス素子の結合特性が安定するという効果を奏する。
【００２６】
本発明の第２の態様の相互インダクタンス素子によれば、第１の対辺および第２の対辺の対向方向の平行方向だけでなく、第３の対辺および第４の対辺の対向方向の平行方向に第１の誘電板または第２の誘電板が伸縮したとしても、第４の対辺が第３の対辺と重なっている限りにおいては、第１の導体線路と第２の導体線路との対向面積はほとんど変化しない。そのため、第１の導体線路と第２の導体線路との電磁結合度の変化を防止することができるので、相互インダクタンス素子の結合特性が安定するという効果を奏する。
【００２７】
本発明の第３の態様の相互インダクタンス素子によれば、第２の対辺を第１の対辺の内側にずらして配列させた長さ分だけ第４の対辺を第３の対辺の外側にずらして配列させることができる。同様にして、第２の対辺を第１の対辺の外側にずらして配列させた長さ分だけ第４の対辺を第３の対辺の内側にずらして配列させることができる。そのため、第２の導体線路の長さを第１の導体線路の長さと同等にすることができるので、相互インダクタンス素子の結合特性が安定するという効果を奏する。
【００２８】
本発明の第４の態様の相互インダクタンス素子によれば、第１の対辺および第３の対辺に係る各々の対向方向の平行方向および第２の対辺および第４の対辺に係る各々の対向方向の平行方向が第１の誘電板および第２の誘電板の面内方向（Ｘ方向およびＹ方向）に対応しているので、第１の誘電板または第２の誘電板がその面内方向（Ｘ方向およびＹ方向）に伸縮して第１の導体線路と第２の導体線路との位置関係がずれたとしても、第２の導体線路が第１の導体線路と重なっている限りにおいて、第１の導体線路と第２の導体線路との対向面積がほとんど変化しない。そのため、第１の導体線路と第２の導体線路との電磁結合度の変化を防止することができ、相互インダクタンス素子の結合特性が安定するという効果を奏する。また、本発明の第４の態様の相互インダクタンス素子によれば、複雑な形状の多角形環を形成することなく、第１の導体線路と第２の導体線路との電磁結合度の変化を防止することができるので、相互インダクタンス素子の製造コストを低廉なものとすることができるという効果を奏する。
【００２９】
本発明の第５の態様の相互インダクタンス素子によれば、第３の誘電板が第５の対辺の対向方向の平行方向に伸縮したとしても、第５の対辺が第１の対辺と重なっている限りにおいては、第５の対辺の一方と第１の対辺の一方との対向面積が減少しても、第５の対辺の他方と第１の対辺の他方との対向面積が増加するので、第１の導体線路と第３の導体線路との対向面積はほとんど変化しない。そのため、第１の導体線路と第３の導体線路との電磁結合度の変化を防止することができるので、相互インダクタンス素子の結合特性が安定するという効果を奏する。また、第１の導体線路に係る多角形環の両面側に第２の導体線路および第３の導体線路をそれぞれ配設することができるので、インピーダンス変換比の設定を容易に行なうことができるという効果を奏する。
【００３０】
本発明の第６の態様の相互インダクタンス素子によれば、第１の対辺および第５の対辺の対向方向の平行方向だけでなく、第３の対辺および第６の対辺の対向方向の平行方向に第１の誘電板または第３の誘電板が伸縮したとしても、第６の対辺が第３の対辺と重なっている限りにおいては、第１の導体線路と第２の導体線路との対向面積はほとんど変化しない。そのため、第１の導体線路と第３の導体線路との電磁結合度の変化を防止することができるので、相互インダクタンス素子の結合特性が安定するという効果を奏する。
【００３１】
本発明の第７の態様の相互インダクタンス素子によれば、第２の導体線路と第３の導体線路との対向面積が減少するので、相互インダクタンス素子にとって悪影響を及ぼすおそれのある第２の導体線路と第３の導体線路との電磁結合を減少させることができるという効果を奏する。
【００３２】
本発明の第８の態様の相互インダクタンス素子によれば、第１から第３の誘電板の面内方向に伸縮して第１の導体線路と第２の導体線路との位置関係および第１の導体線路と第３の導体線路との位置関係がずれたとしても、第１の導体線路と第２の導体線路との対向面積および第１の導体線路と第３の導体線路との対向面積がほとんど変化しない。そのため、第１の導体線路と第２の導体線路との電磁結合度および第１の導体線路と第３の導体線路との電磁結合度の変化を防止することができ、相互インダクタンス素子の結合特性が安定するという効果を奏する。また、本発明の第８の態様の相互インダクタンス素子によれば、複雑な形状の多角形環を形成することなく、相互インダクタンス素子の製造コストを低廉なものとすることができるという効果を奏する。
【００３３】
本発明の第９の態様の相互インダクタンス素子によれば、第２の誘電板がその面内方向に伸縮したとしても、第２の導体線路に係る円環が第１の導体線路に係る円環に重なっている限りにおいて、第１の導体線路と第２の導体線路との全体の対向面積の変化があまり生じない。そのため、第１の導体線路と第２の導体線路との電磁結合度の変化を防止することができ、相互インダクタンス素子の結合特性が安定するという効果を奏する。
【００３４】
本発明の第１０の態様の相互インダクタンス素子によれば、第２の導体線路が第１の導体線路の線路幅と同程度までずれても相互インダクタンス素子の結合特性が安定するという効果を奏する。
【００３５】
本発明の第１１の態様の相互インダクタンス素子によれば、ＬＴＣＣ基板はＨＴＣＣ基板の焼成温度（１６００℃程度）と比較してその焼成温度が低い（９００℃程度）ので、第１の導体線路や第２の導体線路などの導体の材料として高電導かつ低融点のＣｕ、Ａｇ、Ａｕを用いることができる。そのため、相互インダクタンス素子の伝送抵抗を低くすることができるので、高周波回路においてその伝送抵抗によるエネルギーロスを少なくすることができるという効果を奏する。
【００３６】
本発明の第１２の態様の相互インダクタンス素子によれば、中間端子から２次側の導体線路の両端に平衡な電気信号を送ることができるので、２次側の導体線路に接続される回路に対して中間端子から直流電圧を平衡給電することができるという効果を奏する。
【００３７】
また、本発明の第１３の態様の相互インダクタンス素子によれば、デットスペースとなっている第１の導体線路の環内部をキャパシタの配設場所として有効利用しているので、相互インダクタンス素子を小型化・省スペース化することができるという効果を奏する。
【００３８】
そして、本発明の平衡不平衡変換器によれば、誘電板の加圧焼成時にインダクタンス素子の配設位置が所望の位置からずれたとしても、相互インダクタンス素子の結合特性が安定しているので、不平衡線路（同軸線路）と平衡型線路（レッヘル線路）と間の伝送損失を低下させずに安定させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００３９】
以下、図１から図１０を用いて、本発明の相互インダクタンス素子および平衡不平衡変換器を、その第１から第３の実施形態により説明する。
【００４０】
はじめに、図１から図５を用いて、第１の実施形態の相互インダクタンス素子２Ａおよびその相互インダクタンス素子２Ａを備える平衡不平衡変換器１Ａを説明する。
【００４１】
図１（ａ）、（ｂ）は第１の実施形態の平衡不平衡変換器１Ａの斜視図を示している。第１の実施形態の平衡不平衡変換器１Ａは、図１（ａ）に示すように、８枚の誘電板１１Ａ〜１８Ａを積層させて形成されている。この誘電板１１Ａ〜１８Ａは、ＨＴＣＣ（高温焼成セラミック）基板やＬＴＣＣ（低温同時焼成セラミック）基板などのセラミック系基板など絶縁性に優れる基板を用いることができるが、第１の実施形態においては、ＬＴＣＣ基板が用いられている。
【００４２】
図１（ａ）、（ｂ）に示すように、各々の誘電板１１Ａ〜１８Ａには、それらの表面上に、第１の導体線路３Ａ、第２の導体線路４Ａ、キャパシタ６Ａ、６Ａ、入出力端子７、８ａ、８ｂまたは接地導体９が適宜に分配配置されている。ここで、８枚の層よりなる平衡不平衡変換器１Ａのうちの最上方層を第１の層と称すると、第１の層から下方に計数して第５番目の層となる第５の層においては、第１の導体線路３Ａが形成された誘電板（以下、「第１の誘電板」という。）１５Ａが配設されている。また、第４の層においては、第２の導体線路４Ａが形成された誘電板（以下、「第２の誘電板」という。）１４Ａが配設されている。この第１の誘電板１５Ａの上方に第２の誘電板１４Ａを積層させることにより、第１の実施形態の第１の導体線路３Ａおよび第２の導体線路４Ａは相互インダクタンス素子２Ａを形成する。なお、第１の誘電板１５Ａおよび第２の誘電板１４Ａの積層順は相互インダクタンス素子２Ａの結合特性に影響を与えないので、他の実施形態においては第２の誘電板１４Ａの上方に第１の誘電板１５Ａを積層させても良い。
【００４３】
図２（ａ）は第１の実施形態の相互インダクタンス素子２Ａの平面図を示しており、図２（ｂ）は、その相互インダクタンス素子２Ａの等価回路を示している。また、図３は、図２（ａ）の３−３矢視断面図を示している。
【００４４】
第１の導体線路３Ａは、図２（ａ）に示すように、インダクタンス素子となる開いた四角形環を形成しており、１次側の導体線路となっている。この四角形環は略長方形状に形成されることによりそれぞれ平行に対向している二辺（略四角形環が開いていることにより一部接続されていない辺２３Ａａも接続された一辺として考える。第２の導体線路４Ａなどにおいても同様とする。）２１Ａａ、２１Ａｂ、２３Ａａ、２３Ａｂを２組の対辺として有している。これら２組の対辺２１Ａａ、２１Ａｂおよび２３Ａａ、２３Ａｂは、それらの対向方向の平行方向（Ｘ方向およびＹ方向）を互いに直交させるように形成されており、本発明の第１の対辺２１Ａａ、２１Ａｂおよび第３の対辺２３Ａａ、２３Ａｂとして用いられている。
【００４５】
第２の導体線路４Ａは第１の導体線路３Ａと同程度の線路幅を有している。また、この第２の導体線路４Ａは第１の導体線路３Ａと同様の形状およびインダクタンス素子となる開いた四角形環を形成しており、本発明の２次側の導体線路となっている。第２の導体線路４Ａに係る四角形環の各辺は第１の導体線路３Ａに係る四角形環の各辺２１Ａａ、２１Ａｂ、２３Ａａ、２３Ａｂとそれぞれ平行に配列されている。第１の実施形態においては、第１の対辺２１Ａａ、２１Ａｂとそれぞれ平行に配列されている対向する二辺２２Ａａ、２２Ａｂを本発明の第２の対辺２２Ａａ、２２Ａｂとし、第３の対辺２３Ａａ、２３Ａｂとそれぞれ平行に配列されている対向する二辺２４Ａａ、２４Ａｂを本発明の第４の対辺２４Ａａ、２４Ａｂとして用いられている。これら第２の対辺２２Ａａ、２２Ａｂおよび第４の対辺２４Ａａ、２４Ａｂは、第１の対辺２１Ａａ、２１Ａｂおよび第３の対辺２３Ａａ、２３Ａｂにそれぞれ平行であることから、それらの各対向方向は互いに直交している。
【００４６】
また、第２の導体線路４Ａは、図１（ａ）、図２（ａ）および図３に示すように、第２の誘電板１４Ａを介して、その積層方向において第１の導体線路３Ａと重なるように積層されている。ここで、第２の導体線路４Ａにおける第２の対辺２２Ａａ、２２Ａｂの対向間隔は第１の対辺２１Ａａ、２１Ａｂの対向間隔よりも狭くなっている。そのため、第１の対辺２１Ａａ、２１Ａｂの各内側部分は第２の対辺２２Ａａ、２２Ａｂの各外側部分と重なっている。同様にして、第４の対辺２４Ａａ、２４Ａｂの対向間隔は第３の対辺２３Ａａ、２３Ａｂの対向間隔よりも広くなっている。そのため、第３の対辺２３Ａａ、２３Ａｂの各外側部分は第４の対辺２４Ａａ、２４Ａｂの各内側部分と重なっている。なお、以下の説明においては、「第１の対辺２１Ａａ、２１Ａｂから第４の対辺２４Ａａ、２４Ａｂに係る各対辺の対向間隔を適宜変えることにより、一の対辺が対応する他の対辺（例えば第２の対辺２２Ａａ、２２Ａｂが一の対辺であれば第１の対辺２１Ａａ、２１Ａｂが対応する他の対辺となる。）に重なる部分と重ならない部分とを設けるようにして当該対応する他の対辺の内側もしくは外側のいずれか一方にずれさせる」ことを「オフセット」と称し、「一の対辺に係る各辺を対応する他の対辺に係る各辺にオフセットして配列させる」ことを「オフセット配列」と称する。
【００４７】
また、第１の導体線路３Ａに係る線路幅の中心から第２の導体線路４Ａに係る線路幅の中心までの距離を「オフセット量」と称する。第１の実施形態においては、第１の導体線路３Ａと第２の導体線路４Ａとの位置関係のずれの許容範囲を最大にするために、オフセット量を第１の導体線路３Ａおよび第２の導体線路４Ａの線路幅の半分程度としている。この場合には、第１の導体線路３Ａに係る第１の対辺の一方２１Ａａの内側半分と第２の導体線路４Ａに係る第２の対辺の一方２２Ａａの外側半分が重なり、第１の導体線路３Ａに係る第１の対辺の他方２１Ａｂの内側半分が第２の導体線路４Ａに係る第２の対辺の他方２２Ａｂの外側半分と重なる。これにより、第１の導体線路３Ａおよび第２の導体線路４Ａの線路幅の半分以下の幅の範囲内において第１の導体線路３Ａと第２の導体線路４Ａとの位置関係がずれたとしても、第１の導体線路３Ａと第２の導体線路４Ａの重なる面積は変化しない。
【００４８】
第１の導体線路３Ａおよび第２の導体線路４Ａは、図１および図２に示すように、各層に形成されたスルーホール１０を介して、第３から第７の各層にそれぞれ２枚ずつ矩形状に形成された金属平板を積層させてなる２つのキャパシタ６Ａ、６Ａにそれぞれ並列に接続されている。これらキャパシタ６Ａ、６Ａは、積層方向において、第１の導体線路３Ａおよび第２の導体線路４Ａに係る環の内側に配設されている。
【００４９】
これらキャパシタ６Ａ、６Ａの一部６Ａａ、６Ａａが形成された第３の層の上層には、ダミー層となる第２の層を介して第１の層が積層されている。第１の層は、誘電板１１Ａの表面に印刷形成された１本の第１の入出力端子７および２本の第２の入出力端子８ａ、８ｂを有している。第１の入出力端子７は、図１に示すように、第１層から第５層までの各誘電板１１Ａ〜１５Ａに形成されたスルーホール１０を介して、第１の導体線路３Ａの一端３Ａａに電気的に接続されている。また、第２の入出力端子８ａ、８ｂは、第１層から第４層までの各誘電板１１Ａ〜１４Ａに形成されたスルーホール１０を介して、第２の導体線路４Ａの両端４Ａａ、４Ａｂに電気的に接続されている。
【００５０】
また、キャパシタ６Ａ、６Ａの他の一部６Ａｂ、６Ａｂが形成された第７の層の下層には、最下層となる第８の層が積層されている。第８の層は、誘電板１８Ａの表面に平板状に形成された接地導体９を有している。この接地導体９は、第１の入出力端子７に接続されていない第１の導体線路３Ａの他端３Ａｂに接続されている。
【００５１】
なお、図１および図２に示すように、スルーホール１０を介して第２の導体線路４Ａの両端間中央に電気的に接続される中間端子２０Ａを第１の層の誘電板１１Ａに形成しても良い。
【００５２】
次に、第１の実施形態の平衡不平衡変換器１Ａの作用を説明する。
【００５３】
第１の実施形態の平衡不平衡変換器１Ａの誘電板１１Ａ〜１８Ａは、ＬＴＣＣ基板が用いられている。このＬＴＣＣ基板の焼成温度（９００℃程度）は、ＨＴＣＣ基板の焼成温度（１６００℃程度）と比較して低いので、第１の導体線路３Ａや第２の導体線路４Ａなどの導体の材料として高電導かつ低融点のＣｕ、Ａｇ、Ａｕを用いることができる。そのため、相互インダクタンス素子２Ａの伝送抵抗を低くすることができ、高周波回路においてその伝送抵抗によるエネルギーロスを少なくすることができる。
【００５４】
このＬＴＣＣ基板のマザー基板を加圧焼成する際、マザー基板がその中心から放射線状に伸縮する（図１２を参照）。そのため、第１の実施形態の平衡不平衡変換器１Ａにおいては、相互インダクタンス素子２Ａを形成する第２の導体線路４Ａの第２の対辺２２Ａａ、２２Ａｂおよび第４の対辺２４Ａａ、２４Ａｂを前述した所定の方向にオフセット配列させている。これにより、図２および図３に示すように、加圧焼成時に第１の誘電板１５Ａまたは第２の誘電板１４Ａが第１の対辺２１Ａａ、２１Ａｂまたは第２の対辺２２Ａａ、２２Ａｂの対向方向の平行方向（Ｙ方向）に伸縮したり、第３の対辺２３Ａａ、２３Ａｂまたは第４の対辺２４Ａａ、２４Ａｂの対向方向の平行方向（Ｘ方向）に伸縮したりしたとしても、第２の対辺２２Ａａ、２２Ａｂが第１の対辺２１Ａａ、２１Ａｂと重なっている限りにおいては、相互インダクタンス素子２Ａの結合特性はほとんど影響を受けない。
【００５５】
つまり、図４に示すように、第１の誘電板１５Ａまたは第２の誘電板１４Ａがそれらの面内方向（第１の対辺２１Ａａ、２１Ａｂおよび第３の対辺２３Ａａ、２３Ａｂの各々の対向方向の平行方向または第２の対辺２２Ａａ、２２Ａｂおよび第４の対辺２４Ａａ、２４Ａｂの各々の対向方向の平行方向）に伸縮することにより、第１の導体線路３Ａと第２の導体線路４Ａとの位置関係がずれ、第２の導体線路４Ａに係る第２の対辺２２Ａａ、２２Ａｂの一方２２Ａｂと第１の導体線路３Ａに係る第１の対辺２１Ａａ、２１Ａｂの一方２１Ａｂとの対向面積が減少しても、第２の対辺２２Ａａ、２２Ａｂの他方２２Ａａと第１の対辺２１Ａａ、２１Ａｂの他方２１Ａａとの対向面積が増加するので、第１の導体線路３Ａと第２の導体線路４Ａとの対向面積はほとんど変化しない。同様に、第２の導体線路４Ａに係る第４の対辺２４Ａａ、２４Ａｂの一方２４Ａａと第１の導体線路３Ａに係る第３の対辺２３Ａａ、２３Ａｂの一方２３Ａａとの対向面積が減少しても、第４の対辺２４Ａａ、２４Ａｂの他方２４Ａｂと第３の対辺２３Ａａ、２３Ａｂの他方２３Ａｂとの対向面積が増加するので、第１の導体線路３Ａと第２の導体線路４Ａとの対向面積はほとんど変化しないことになる。そのため、第１の導体線路３Ａと第２の導体線路４Ａとの位置関係が第１の誘電板１５Ａまたは第２の誘電板１４Ａの面内方向にずれても、第１の導体線路３Ａと第２の導体線路４Ａとの電磁結合度の変化を防止することができるので、相互インダクタンス素子２Ａの結合特性が安定する。
【００５６】
また、第１の実施形態の相互インダクタンス素子２Ａにおいては、第２の対辺２２Ａａ、２２Ａｂを第１の対辺２１Ａａ、２１Ａｂの内側にオフセット配列させ、第４の対辺２４Ａａ、２４Ａｂを第３の対辺２３Ａａ、２３Ａｂの外側にオフセット配列させている。このことから、第２の対辺２２Ａａ、２２Ａｂを第１の対辺２１Ａａ、２１Ａｂの内側にオフセット配列させた長さ分だけ第４の対辺２４Ａａ、２４Ａｂを第３の対辺２３Ａａ、２３Ａｂの外側にオフセット配列させることができる。そのため、第２の導体線路４Ａを容易に長さ調整することができるので、第２の導体線路４Ａの長さを第１の導体線路３Ａの長さと同等にすることができ、インピーダンス・マッチングが行ない易くなるとともに、相互インダクタンス素子２Ａの結合特性を安定させることができる。例えば、第１の実施形態においては、第１の導体線路３Ａと第２の導体線路４Ａとを同等の長さにすることができるので、インピーダンス変換比が１：１の相互インダクタンス素子２Ａを形成することができる。
【００５７】
もちろん、上記と逆側にオフセット配列させたとしても、第２の対辺２２Ａａ、２２Ａｂを第１の対辺２１Ａａ、２１Ａｂの外側にオフセット配列させた長さ分だけ第４の対辺２４Ａａ、２４Ａｂを第３の対辺２３Ａａ、２３Ａｂの内側にオフセット配列させることができるので、同様の効果を得ることができる。
【００５８】
図５は、第１の実施形態の相互インダクタンス素子２Ａの結合特性を示している。例えば図４に示すように、第１の導体線路３Ａと第２の導体線路４Ａとの位置関係が誘電板１１Ａ〜１８Ａの面内方向（Ｘ方向およびＹ方向）にそれぞれ±５０μｍずつずれたとしても、図５と図１４（従来例）と比較すれば、相互インダクタンス素子２Ａの伝送損失に変化が生じていないことは明らかである。これは、前述したように、第１の導体線路３Ａと第２の導体線路４Ａとの対向面積はほとんど変化しないことに起因している。このことからも、第１の実施形態の相互インダクタンス素子２Ａにおいては、第１の導体線路３Ａと第２の導体線路４Ａとの電磁結合度の変化を防止することができ、相互インダクタンス素子２Ａの結合特性を安定させることができるといえる。
【００５９】
さらに、第１の実施形態の相互インダクタンス素子２Ａについては、第１の導体線路３Ａと第２の導体線路４Ａとによる２つの長方形環のインダクタンス素子を積層させることにより形成することができるので、例えば渦巻き形状などの複雑な形状のインダクタンス素子を形成せずとも第１の導体線路３Ａと第２の導体線路４Ａとの電磁結合度の変化を防止することができる。そのため、相互インダクタンス素子２Ａを容易に形成することができるので、相互インダクタンス素子２Ａの製造コストを低廉なものとすることができる。
【００６０】
そして、第１の実施形態の相互インダクタンス素子２Ａは、第１の導体線路３Ａに係る長方形環の内側にキャパシタ６Ａ、６Ａを有しているので、デットスペースとなっていた第１の導体線路３Ａの環内部を有効利用することができる。このため、相互インダクタンス素子２Ａおよび平衡不平衡変換器１Ａの小型化・省スペース化を図ることができる。
【００６１】
また、第１の実施形態の相互インダクタンス素子２Ａに中間端子２０Ａを形成した場合、中間端子２０Ａから第２の導体線路（２次側の導体線路）４Ａの両端４Ａａ、４Ａｂに平衡な電気信号を送ることができるので、２次側の導体線路に接続されるＩＣなどの回路（図示せず）に対して中間端子２０Ａから直流電圧を平衡に給電することができる。
【００６２】
すなわち、第１の実施形態の平衡不平衡変換器１Ａおよび相互インダクタンス素子２Ａによれば、誘電板１１Ａ〜１８Ａの加圧焼成時にインダクタンス素子（第１の導体線路３Ａおよび第２の導体線路４Ａ）の配設位置が所望の位置からずれたとしても、相互インダクタンス素子２Ａの結合特性が安定しているので、不平衡線路（例えば、同軸ケーブルなどの同軸線路）と平衡線路（例えば、ツイステッド・ペア・ケーブルなどのレッヘル線路）と間の伝送損失を低下させずに安定させることができ、さらに平衡不平衡変換器１Ａおよび相互インダクタンス素子２Ａの小型化・省スペース化を図ることができる。
【００６３】
なお、第１の実施形態においては、第１の導体線路３Ａおよび第２の導体線路４Ａは開いた略四角形環を形成しているが、他の実施形態においては、開いた五角形環や六角形環など、開いた多角形環を形成してもよい。また、第１の対辺２１Ａａ、２１Ａｂや第２の対辺２２Ａａ、２２Ａｂなど、第１の導体線路３Ａおよび第２の導体線路４Ａに係る各環においてオフセットされる各対辺は２組以上あってもよいし、誘電板１１Ａ〜１８Ａの伸縮方向をある一方向に予想することができるのであれば、第１の対辺２１Ａａ、２１Ａｂおよび第２の対辺２２Ａａ、２２Ａｂのみをオフセット配列の対象とさせて形成させてもよい。
【００６４】
次に、図６から図９を用いて、第２の実施形態の平衡不平衡変換器１Ｂを説明する。なお、特に言及しない点については、第１の実施形態と同様にして形成されている。
【００６５】
図６（ａ）、（ｂ）は第２の実施形態の平衡不平衡変換器１Ｂの分解斜視図を示している。第２の実施形態の平衡不平衡変換器１Ｂは、図６に示すように、８枚の誘電板１１Ｂ〜１８Ｂを積層させて形成されている。各々の誘電板１１Ｂ〜１８Ｂには、その表面上に、第１の導体線路３Ｂ、第２の導体線路４Ｂ、第３の導体線路５Ｂ、キャパシタ６Ｂ、６Ｂ、入出力端子７、８ａ、８ｂまたは接地導体９が適宜に分配配置されている。第５の層においては、第１の導体線路３Ｂが形成された第１の誘電板１５Ｂが配設されている。また、第４の層においては、第２の導体線路４Ｂが形成された第２の誘電板１４Ｂが配設されており、第６の層においては、第３の導体線路５Ｂが形成された誘電板（以下、「第３の誘電板」という。）１６Ｂが配設されている。このように、第１の誘電板１５Ｂの上層に第２の誘電板１４Ｂを積層させつつ、第１の誘電板１５Ｂの下層に第３の誘電板１６Ｂを積層させることにより、第２の実施形態の第１の導体線路３Ｂ、第２の導体線路４Ｂおよび第３の導体線路５Ｂは相互インダクタンス素子２Ｂを形成する。
【００６６】
図７（ａ）は第２の実施形態の相互インダクタンス素子２Ｂの平面図を示しており、図７（ｂ）は、その相互インダクタンス素子２Ｂの等価回路を示している。また、図８は、図７（ａ）の８−８矢視断面図を示している。
【００６７】
第１の導体線路３Ｂおよび第２の導体線路４Ｂならびにそれらに係る略四角形環は、第１の実施形態と同様に形成されている。
【００６８】
第２の実施形態の第２の導体線路４Ｂは第１の実施形態と同様に積層されており、第２の対辺２２Ｂａ、２２Ｂｂおよび第４の対辺２４Ｂａ、２４Ｂｂは第１の実施形態と同様にオフセット配列されている。オフセット量も第１の実施形態と同程度となっている。
【００６９】
第３の導体線路５Ｂは、図６（ａ）および図７（ａ）に示すように、第１の導体線路３Ｂと同程度の線路幅を有しており、第１の導体線路３Ｂと同様の形状であってインダクタンス素子となる開いた四角形環を形成している。第３の導体線路５Ｂに係る四角形環の各辺２５Ｂａ、２５Ｂｂ、２６Ｂａ、２６Ｂｂは第１の導体線路３Ｂに係る四角形環の各辺２１Ｂａ、２１Ｂｂ、２３Ｂａ、２３Ｂｂとそれぞれ平行に配列されている。第１の対辺２１Ｂａ、２１Ｂｂとそれぞれ平行に配列されている対向する二辺２５Ｂａ、２５Ｂｂは本発明の第５の対辺２５Ｂａ、２５Ｂｂとし、第３の対辺２３Ｂａ、２３Ｂｂとそれぞれ平行に配列されている対向する二辺２６Ｂａ、２６Ｂｂは本発明の第６の対辺２６Ｂａ、２６Ｂｂとして用いられている。
【００７０】
また、第３の導体線路５Ｂは、図６（ａ）、図７（ａ）および図８に示すように、第１の誘電板１５Ｂを介して、その積層方向において第１の導体線路３Ｂと重なるように積層されている。ここで、第３の導体線路５Ｂにおける第５の対辺２５Ｂａ、２５Ｂｂの対向間隔は第１の対辺２１Ｂａ、２１Ｂｂの対向間隔よりも広くなっており、第１の対辺２１Ｂａ、２１Ｂｂの各外側部分が第５の対辺２５Ｂａ、２５Ｂｂの各内側部分と重なっている。同様にして、第６の対辺２６Ｂａ、２６Ｂｂの対向間隔は第３の対辺２３Ｂａ、２３Ｂｂの対向間隔よりも狭くなっており、第３の対辺２３Ｂａ、２３Ｂｂの各内側部分が第６の対辺２６Ｂａ、２６Ｂｂの各外側部分と重なっている。これにより、第５の対辺２５Ｂａ、２５Ｂｂは積層方向において第１の対辺２１Ｂａ、２１Ｂｂに線路幅において部分的に重なりながら第１の対辺２１Ｂａ、２１Ｂｂの外側にオフセット配列されており、第６の対辺２６Ｂａ、２６Ｂｂは積層方向において第３の対辺２３Ｂａ、２３Ｂｂに線路幅において部分的に重なりながら第３の対辺２３Ｂａ、２３Ｂｂの内側にオフセット配列されている。オフセット量は第１の導体線路３Ｂの線路幅の半分程度の長さとなっている。
【００７１】
そして、第３の導体線路５Ｂの一端５Ｂｂは、図６（ａ）および図７（ａ）に示すように、第４から第６の層に形成されたスルーホール１０を介して、第２の導体線路４Ｂの一端４Ｂｂと接続されている。この接続により、第１の導体線路３Ｂは１次側の導体線路となり、接続された第２の導体線路４Ｂおよび第３の導体線路５Ｂは２次側の導体線路となる。
【００７２】
第１の導体線路３Ｂの両端３Ｂａ、３Ｂｂならびに接続された第２の導体線路４Ｂおよび第３の導体線路５Ｂの各他端４Ｂａ、５Ｂａは、図６および図７（ａ）に示すように、各層に形成されたスルーホール１０を介して、第３から第７の各層にそれぞれ２枚ずつ矩形状に形成された金属平板を積層させてなる２つのキャパシタ６Ｂ、６Ｂにそれぞれ並列に接続されている。これらキャパシタ６Ｂ、６Ｂは、積層方向において、第１の導体線路３Ｂ、第２の導体線路４Ｂおよび第３の導体線路５Ｂに係る環の内側に配設されている。
【００７３】
これらキャパシタ６Ｂ、６Ｂの一部が形成された第３の層の上層には、ダミー層となる第２の層を介して第１の層が積層されている。第１の層は、誘電板１１Ｂの表面に１本の第１の入出力端子７および２本の第２の入出力端子８ａ、８ｂを有している。第１の入出力端子７は、図６に示すように、第１層から第７層までの各誘電板１１Ｂ〜１７Ｂに形成されたスルーホール１０を介して、第１の導体線路３Ｂの一端３Ｂａに電気的に接続されている。また、一方の第２の入出力端子８ａは、第１層から第４層までの各誘電板１１Ｂ〜１４Ｂに形成されたスルーホール１０を介して、第３の導体線路５Ｂに接続されていない第２の導体線路４Ｂの一端４Ｂａに電気的に接続されており、他方の第２の入出力端子８ｂは、第１層から第６層までの各誘電板１１Ｂ〜１６Ｂに形成されたスルーホール１０を介して、第２の導体線路４Ｂに接続されていない第３の導体線路５Ｂの一端５Ｂａに電気的に接続されている。なお、図６および図７に示すように、第２の導体線路４Ｂの一端４Ｂａと第３の導体線路５Ｂの一端５Ｂａとの間の中間位置、すなわち２次側の導体線路の端子間中央においては、スルーホール１０を介して電気的に接続される中間端子２０Ｂを形成しても良い。
【００７４】
また、キャパシタ６Ｂ、６Ｂの一部が形成された第７の層の下層には第１の実施形態と同様の第８の層が積層されており、第８の層の接地導体９は、第１の実施形態と同様、第１の導体線路３Ｂの他端３Ｂｂに接続されている。
【００７５】
次に、第２の実施形態の平衡不平衡変換器１Ｂの作用を説明する。
【００７６】
図６から図８に示すように、第２の実施形態の平衡不平衡変換器１Ｂにおいては、第２の導体線路４Ｂの第２の対辺２２Ｂａ、２２Ｂｂおよび第４の対辺２４Ｂａ、２４Ｂｂならびに第３の導体線路５Ｂの第５の対辺２５Ｂａ、２５Ｂｂおよび第６の対辺２６Ｂａ、２６Ｂｂを前述した所定の方向にオフセット配列させている。このオフセット配列により、誘電板１１Ｂ〜１８Ｂの加圧焼成時に第１の誘電板１５Ｂ、第２の誘電板１４Ｂまたは第３の誘電板１６Ｂが第１の対辺２１Ｂａ、２１Ｂｂ、第２の対辺２２Ｂａ、２２Ｂｂまたは第５の対辺２５Ｂａ、２５Ｂｂの対向方向の平行方向に伸縮したり、第３の対辺２３Ｂａ、２３Ｂｂ、第４の対辺２４Ｂａ、２４Ｂｂまたは第６の対辺２６Ｂａ、２６Ｂｂの対向方向の平行方向に伸縮したりしたとしても、第２の対辺２２Ｂａ、２２Ｂｂが第１の対辺２１Ｂａ、２１Ｂｂと重なっている限りにおいては、相互インダクタンス素子２Ｂの結合特性はほとんど影響を受けない。
【００７７】
つまり、第１の誘電板１５Ｂまたは第２の誘電板１４Ｂがそれらの面内方向（Ｘ方向およびＹ方向）に伸縮することにより、第１の導体線路３Ｂと第２の導体線路４Ｂとの位置関係がずれ、第２の導体線路４Ｂに係る第２の対辺２２Ｂａ、２２Ｂｂの一方２２Ｂｂと第１の導体線路３Ｂに係る第１の対辺２１Ｂａ、２１Ｂｂの一方２１Ｂｂとの対向面積が減少しても、第２の対辺２２Ｂａ、２２Ｂｂの他方２２Ｂａと第１の対辺２１Ｂａ、２１Ｂｂの他方２１Ｂａとの対向面積が増加するので、第１の導体線路３Ｂと第２の導体線路４Ｂとの対向面積はほとんど変化しない（図４を参照）。また、第２の導体線路４Ｂに係る第４の対辺２４Ｂａ、２４Ｂｂの一方２４Ｂａと第１の導体線路３Ｂに係る第３の対辺２３Ｂａ、２３Ｂｂの一方２３Ｂａとの対向面積が減少しても、第４の対辺２４Ｂａ、２４Ｂｂの他方２４Ｂｂと第３の対辺２３Ｂａ、２３Ｂｂの他方２３Ｂｂとの対向面積が増加するので、第１の導体線路３Ｂと第２の導体線路４Ｂとの対向面積はほとんど変化しない（図４を参照）。そのため、第１の導体線路３Ｂと第２の導体線路４Ｂとの位置関係が第１の誘電板１５Ｂまたは第２の誘電板１４Ｂの面内方向にずれても、第１の導体線路３Ｂと第２の導体線路４Ｂとの電磁結合度の変化を防止することができる。
【００７８】
同様にして、第１の誘電板１５Ｂまたは第３の誘電板１６Ｂがそれらの面内方向に伸縮することにより、第１の導体線路３Ｂと第３の導体線路５Ｂとの位置関係がずれ、第３の導体線路５Ｂに係る第５の対辺２５Ｂａ、２５Ｂｂの一方２５Ｂｂと第１の導体線路３Ｂに係る第１の対辺２１Ｂａ、２１Ｂｂの一方２１Ｂｂとの対向面積が減少しても、第５の対辺２５Ｂａ、２５Ｂｂの他方３５Ｂａと第１の対辺２１Ｂａ、２１Ｂｂの他方２１Ｂａとの対向面積が増加するので、第１の導体線路３Ｂと第３の導体線路５Ｂとの対向面積はほとんど変化しない。また、第３の導体線路５Ｂに係る第６の対辺２６Ｂａ、２６Ｂｂの一方２６Ｂｂと第１の導体線路３Ｂに係る第３の対辺２３Ｂａ、２３Ｂｂの一方２３Ｂｂとの対向面積が減少しても、第６の対辺２６Ｂａ、２６Ｂｂの他方２６Ｂａと第３の対辺２３Ｂａ、２３Ｂｂの他方２３Ｂａとの対向面積が増加するので、第１の導体線路３Ｂと第３の導体線路５Ｂとの対向面積はほとんど変化しない。そのため、第１の導体線路３Ｂと第３の導体線路５Ｂとの位置関係が第１の誘電板１５Ｂまたは第２の誘電板１４Ｂの面方向にずれても、第１の導体線路３Ｂと第３の導体線路５Ｂとの電磁結合度の変化を防止することができる。
【００７９】
また、第１の導体線路３Ｂに対して、第２の導体線路４Ｂと第３の導体線路５Ｂとは互いにほぼ同じ方向に移動するが、たとえ異なる方向に移動したとしても、相互インダクタンス素子２Ｂの電磁結合度の変化を防止することができる。
【００８０】
以上より、誘電板１１Ｂ〜１８Ｂの加圧焼成によりその誘電板１１Ｂ〜１８Ｂが伸縮したとしても、第１の導体線路３Ｂ、第２の導体線路４Ｂおよび第３の導体線路５Ｂにより形成される相互インダクタンス素子２Ｂの結合特性を安定させることができる。
【００８１】
また、第２の実施形態の相互インダクタンス素子２Ｂにおいては、第２の対辺２２Ｂａ、２２Ｂｂを第１の対辺２１Ｂａ、２１Ｂｂの内側にオフセット配列させ、第４の対辺２４Ｂａ、２４Ｂｂを第３の対辺２３Ｂａ、２３Ｂｂの外側にオフセット配列させているとともに、第５の対辺２５Ｂａ、２５Ｂｂを第１の対辺２１Ｂａ、２１Ｂｂの外側にオフセット配列させ、第６の対辺２６Ｂａ、２６Ｂｂを第３の対辺２３Ｂａ、２３Ｂｂの内側にオフセット配列させている。
【００８２】
つまり、第２の対辺２２Ｂａ、２２Ｂｂを第１の対辺２１Ｂａ、２１Ｂｂの内側にオフセット配列させた長さ分だけ第４の対辺２４Ｂａ、２４Ｂｂを第３の対辺２３Ｂａ、２３Ｂｂの外側にオフセット配列させることができ、同様に、第５の対辺２５Ｂａ、２５Ｂｂを第１の対辺２１Ｂａ、２１Ｂｂの外側にオフセット配列させた長さ分だけ第６の対辺２６Ｂａ、２６Ｂｂを第３の対辺２３Ｂａ、２３Ｂｂの外側にオフセット配列させることができる。そのため、第２の導体線路４Ｂおよび第３の導体線路５Ｂを容易に長さ調整することができるので、第２の導体線路４Ｂおよび第３の導体線路５Ｂの長さを第１の導体線路３Ｂの長さと同等にすることができる。このことから、第１の導体線路３Ｂおよび第２の導体線路４Ｂならびに第１の導体線路３Ｂおよび第３の導体線路５Ｂのインピーダンス・マッチングが行ないやすくなるとともに、相互インダクタンス素子２Ｂの結合特性を安定させることができる。
【００８３】
例えば、第２の実施形態においては、第３の導体線路５Ｂの一端が第２の導体線路４Ｂの一端に接続されていることから、第１の導体線路３Ｂ、第２の導体線路４Ｂおよび第３の導体線路５Ｂをそれぞれ同等の長さにすると、インピーダンス変換比が１：２の相互インダクタンス素子２Ｂを形成することができる。このように、第３の導体線路５Ｂを第２の導体線路４Ｂに接続し、第２の導体線路４Ｂおよび第３の導体線路５Ｂの長さを調整することにより、第２の実施形態の相互インダクタンス素子２Ｂに係るインピーダンス変換比の設定を第１の実施形態の相互インダクタンス素子２Ａに係るインピーダンス変換比の設定よりも多種多様に行なうことができる。
【００８４】
もちろん、第２の導体線路４Ｂおよび第３の導体線路５Ｂに関して、上記とは逆側にオフセット配列させたとしても同様の効果を得ることができる。
【００８５】
さらに、第１の導体線路３Ｂに係る第１の対辺２１Ｂａ、２１Ｂｂに対して、第２の導体線路４Ｂに係る第２の対辺２２Ｂａ、２２Ｂｂを内側に、第３の導体線路５Ｂに係る第５の対辺２５Ｂａ、２５Ｂｂを外側にオフセット配列させている。また、第１の導体線路３Ｂに係る第３の対辺２３Ｂａ、２３Ｂｂに対して、第２の導体線路４Ｂに係る第４の対辺２４Ｂａ、２４Ｂｂを外側に、第３の導体線路５Ｂに係る第６の対辺２６Ｂａ、２６Ｂｂを内側にオフセット配列させている。そのため、第２の導体線路４Ｂと第３の導体線路５Ｂとの対向面積を減少させることができるので、第２の実施形態の相互インダクタンス素子２Ｂにとって悪影響を及ぼすおそれのある第２の導体線路４Ｂと第３の導体線路５Ｂとの電磁結合を減少させることができ、第２の導体線路４Ｂと第３の導体線路５Ｂとによって相互インダクタンス素子２Ｂが形成されることを防止することができる。
【００８６】
図９は、第２の実施形態の相互インダクタンス素子２Ｂの結合特性を示している。例えば、第１の導体線路３Ｂと第２の導体線路４Ｂとの位置関係が誘電板１１Ｂ〜１８Ｂの面内方向（Ｘ方向およびＹ方向）にそれぞれ±５０μｍずつずれたとしても、図９と図１４（従来例）と比較すれば、相互インダクタンス素子２Ｂの伝送損失に変化が生じていないことは明らかである。これは、前述したように、第１の導体線路３Ｂと第２の導体線路４Ｂとの対向面積はほとんど変化しないことに起因している。このことからも、第２の実施形態の相互インダクタンス素子２Ｂにおいては、第１の導体線路３Ｂ（１次側の導体線路）と第２の導体線路４Ｂおよび第３の導体線路５Ｂ（２次側の導体線路）との電磁結合度の変化を防止することができ、相互インダクタンス素子２Ｂの結合特性を安定させることができるといえる。
【００８７】
第２の実施形態の相互インダクタンス素子２Ｂについては、３つの長方形環のインダクタンス素子（第１の導体線路３Ｂ、第２の導体線路４Ｂおよび第３の導体線路５Ｂ）を積層させることにより形成することができるので、渦巻き形状などの複雑な形状のインダクタンス素子を形成せずとも相互インダクタンス素子２Ｂの電磁結合度の変化を防止することができる。そのため、相互インダクタンス素子２Ｂを容易に形成することができるので、相互インダクタンス素子２Ｂの製造コストを低廉なものとすることができる。
【００８８】
また、第２の実施形態の相互インダクタンス素子２Ｂは、第１の導体線路３Ｂに係る長方形環の内側にキャパシタ６Ｂ、６Ｂを有しているので、デットスペースとなっていた第１の導体線路３Ｂの環内部を有効利用することができる。このため、相互インダクタンス素子２Ｂおよび平衡不平衡変換器１Ｂの小型化・省スペース化を図ることができる。
【００８９】
ここで、第２の実施形態の相互インダクタンス素子２Ｂに中間端子２０Ｂを形成した場合、中間端子２０Ｂから第２の導体線路４Ｂおよび第３の導体線路５Ｂ（２次側の導体線路）の各一端４Ｂａ、５Ｂａに平衡な電気信号を送ることができるので、２次側の導体線路に接続されるＩＣなどの回路（図示せず）に対して中間端子から直流電圧を平衡に給電することができる。
【００９０】
すなわち、第２の実施形態の平衡不平衡変換器１Ｂおよび相互インダクタンス素子２Ｂによれば、誘電板１１Ｂ〜１８Ｂの加圧焼成時にインダクタンス素子（第１の導体線路３Ｂ、第２の導体線路４Ｂおよび第３の導体線路５Ｂ）の配設位置が所望の位置からずれたとしても、相互インダクタンス素子２Ｂの結合特性が安定しているので、不平衡線路（例えば、同軸ケーブルなどの同軸線路）と平衡線路（例えば、ツイステッド・ペア・ケーブルなどのレッヘル線路）と間の伝送損失を低下させずに安定させることができ、さらに小型化・省スペース化を図ることができる。
【００９１】
次に、図１０を用いて、第３の実施形態の平衡不平衡変換器１Ｃを説明する。なお、特に言及しない点については、第１の実施形態と同様にして形成されている。
【００９２】
第３の実施形態の平衡不平衡変換器１Ｃは、第１の実施形態と同様、８枚の誘電板（図示せず）を積層させて形成されている。各層に配設された誘電板の表面には、第１の導体線路３Ｃ、第２の導体線路４Ｃ、キャパシタ６Ｃ、６Ｃ、入出力端子７、８ａ、８ｂまたは接地導体９が適宜に分配配置されている。ここで、入出力端子７、８ａ、８ｂおよび接地導体９については第１の実施形態と同一の層において同一形状に形成されている（図１を参照）。また、第１の導体線路３Ｃ、第２の導体線路４Ｃおよびキャパシタ６Ｃ、６Ｃについては、それらの配設層が第１の実施形態と同一となっており、それらの形状が第１の実施形態と異なっている。
【００９３】
図１０は、第３の実施形態の相互インダクタンス素子２Ｃを示す平面図である。第１の導体線路３Ｃおよび第２の導体線路４Ｃは、図１０に示すように、互いに同程度の線路幅を有しており、開いた円環をそれぞれ形成している。この第２の導体線路４Ｃに係る円環は、第１の導体線路３Ｃに係る円環と同軸上に積層されている。また、第２の導体線路４Ｃに係る円環は、第１の導体線路３Ｃに係る円環と積層方向に第２の誘電板を介して重なる範囲内において、第１の導体線路３Ｃに係る円環の内側に縮小させた大きさに形成されている。ここで、第３の実施形態においては、第２の導体線路４Ｃに係る円環の直径を調整することにより、第２の導体線路４Ｃにおける線路幅の中心が、第１の導体線路３Ｃにおける線路幅の中心から第１の導体線路３Ｃにおける線路幅の半分の長さだけ内側にオフセットされている。
【００９４】
第１の導体線路３Ｃおよび第２の導体線路４Ｃは、各層に形成されたスルーホール１０を介して、第３から第７の各層にそれぞれ２枚ずつ半円状に形成された金属平板を積層させてなる２つのキャパシタ６Ｃ、６Ｃにそれぞれ並列に接続されている。これらキャパシタ６Ｃ、６Ｃは、積層方向において、第１の導体線路３Ｃおよび第２の導体線路４Ｃに係る環の内側に配設されている。
【００９５】
次に、第３の実施形態の平衡不平衡変換器１Ｃの作用を説明する。
【００９６】
図１０に示すように、第３の実施形態の相互インダクタンス素子２Ｃは、第２の導体線路４Ｃに係る円環の直径が第１の導体線路３Ｃに係る円環の直径よりも縮小されている。そのため、第１の誘電板または第２の誘電板がその面内方向に伸縮し、第２の導体線路４Ｃに係る円環と第１の導体線路３Ｃに係る円環との一部の対向面積が減少したとしても、その一部と対向する部分において第２の導体線路４Ｃに係る円環と第１の導体線路３Ｃに係る円環との対向面積を増大させることができる。つまり、第１の誘電板または第２の誘電板がその面内方向に伸縮したとしても、第２の導体線路４Ｃに係る円環が第１の導体線路３Ｃに係る円環に重なっている限りにおいて、第１の導体線路３Ｃと第２の導体線路４Ｃとの全体の対向面積の変化があまり生じない。よって、第１の導体線路３Ｃと第２の導体線路４Ｃとの電磁結合度の変化を防止することができ、相互インダクタンス素子２Ｃの結合特性を安定させることができる。
【００９７】
また、第３の実施形態の相互インダクタンス素子２Ｃにおいては、第１の導体線路３Ｃと第２の導体線路４Ｃとの線路幅が同等であり、第２の導体線路４Ｃに係る線路幅の中心が第１の導体線路３Ｃに係る線路幅の中心から第１の導体線路３Ｃの線路幅の半分の長さ分だけ内側にオフセットされている。このことから、第２の導体線路４Ｃに係る円環を初期位置から第１の導体線路３Ｃの線路幅の半分の長さ分だけＸ方向およびＹ方向にずらしても第１の導体線路３Ｃと第２の導体線路４Ｃとの全体の対向面積の変化があまり生じないことになる。つまり、第２の導体線路４Ｃが第１の導体線路３Ｃの線路幅と同程度までずれても相互インダクタンス素子２Ｃの結合特性を安定させることができる。
【００９８】
さらに、第１の実施形態と同様、第３の実施形態の相互インダクタンス素子２Ｃは、デットスペースとなっていた第１の導体線路３Ｃの環内部をキャパシタ６Ｃ、６Ｃの配設場所として有効利用することができるので、相互インダクタンス素子２Ｃを小型化・省スペース化することができる。
【００９９】
すなわち、第３の実施形態の平衡不平衡変換器１Ｃおよび相互インダクタンス素子２Ｃによれば、の加圧焼成時にインダクタンス素子（第１の導体線路３Ｃおよび第２の導体線路４Ｃ）の配設位置が所望の位置からずれたとしても、相互インダクタンス素子２Ｃの結合特性が安定しているので、不平衡線路（同軸ケーブルなどの同軸線路）と平衡型線路（ツイステッド・ペア・ケーブルなどのレッヘル線路）と間の伝送損失を低下させずに安定させることができるという効果を奏する。
【０１００】
なお、第２の導体線路４Ｃに係る円環は、第１の導体線路３Ｃに係る円環と積層方向に重なる範囲内において、第１の導体線路３Ｃに係る円環の外側に拡大させた大きさに形成されていてもよい。この場合も、第３の実施形態と同様の効果を得ることができる。
【０１０１】
また、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。例えば、第１から第３の実施形態の相互インダクタンス素子２Ａ〜２Ｃは平衡不平衡変換器１Ａ〜１Ｃに備えられているが、他の実施形態においては、方向性結合器や電圧制御発信器、ＰＬＬ回路などの相互インダクタンスを利用する回路に備えられてもよい。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１の実施形態の平衡不平衡変換器を示す斜視図；（ａ）は分解斜視図を示しており、（ｂ）は各層の誘電板を除いた斜視図を示している
【図２】第１の実施形態の相互インダクタンス素子を示す図；（ａ）は第１の実施形態の相互インダクタンス素子を示す平面図であり、（ｂ）は、第１の実施形態の相互インダクタンス素子を示す等価回路図である
【図３】図２（ａ）の３−３矢視断面図
【図４】第１の実施形態の相互インタクタンス素子において第２の導体線路が第１の導体線路に対してＸ方向に＋５０μｍ、Ｙ方向に−５０μｍずれた状態を示す平面図
【図５】第１の実施形態の相互インダクタンス素子の結合特性を示すグラフ
【図６】第２の実施形態の平衡不平衡変換器を示す斜視図；（ａ）は分解斜視図を示しており、（ｂ）は各層の誘電板を除いた斜視図を示している
【図７】第２の実施形態の相互インダクタンス素子を示す図；（ａ）は第２の実施形態の相互インダクタンス素子を示す平面図であり、（ｂ）は、第２の実施形態の相互インダクタンス素子を示す等価回路図である
【図８】図７（ａ）の８−８矢視断面図
【図９】第２の実施形態の相互インダクタンス素子の結合特性を示すグラフ
【図１０】第３の実施形態の相互インダクタンス素子を示す平面図
【図１１】従来の多層型バラントランス（平衡不平衡変換器）を示す分解斜視図
【図１２】ＬＴＣＣ基板のマザー基板を加圧焼成した際に生じる状態を示す斜視図
【図１３】従来の相互インダクタンス素子を示す平面図；（ａ）は各インダクタンス素子が所望の位置に配設された状態を示し、（ｂ）はインタクタンス素子１０４がＸ方向に＋５０μｍ、Ｙ方向に−５０μｍずれた状態を示している
【図１４】従来の相互インダクタンス素子の結合特性を示すグラフ
【図１５】図１３（ａ）の１５−１５矢視断面図
【符号の説明】
【０１０３】
１Ａ、１Ｂ、１Ｃ  平衡不平衡変換器
２Ａ、２Ｂ、２Ｃ  相互インダクタンス素子
３Ａ  第１の導体線路
３Ａａ  第１の導体線路の一端
３Ａｂ  第１の導体線路の他端
４Ａ  第２の導体線路
４Ａａ  第２の導体線路の一端
４Ａｂ  第２の導体線路の他端
５Ｂ  第３の導体線路
５Ｂａ  第３の導体線路の一端
５Ｂｂ  第３の導体線路の他端
６Ａ、６Ａａ、６Ａｂ  キャパシタ
７  第１の入出力端子
８ａ、８ｂ  第２の入出力端子
９  接地導体
１０  スルーホール
１１Ａ〜１８Ａ  誘電板
２０Ａ  中間端子
２１Ａａ、２１Ａｂ  第１の対辺
２２Ａａ、２２Ａｂ  第２の対辺
２３Ａａ、２３Ａｂ  第３の対辺
２４Ａａ、２４Ａｂ  第４の対辺
２５Ａａ、２５Ａｂ  第５の対辺
２６Ａａ、２６Ａｂ  第６の対辺
【図１】
2007305860.tif 000003
【図２】
2007305860.tif 000004
【図３】
2007305860.tif 000005
【図４】
2007305860.tif 000006
【図５】
2007305860.tif 000007
【図６】
2007305860.tif 000008
【図７】
2007305860.tif 000009
【図８】
2007305860.tif 000010
【図９】
2007305860.tif 000011
【図１０】
2007305860.tif 000012
【図１１】
2007305860.tif 000013
【図１２】
2007305860.tif 000014
【図１３】
2007305860.tif 000015
【図１４】
2007305860.tif 000016
【図１５】
2007305860.tif 000017