(57)【要約】      （修正有）【課題】総板厚の薄い半導体装置及びその製造方法の提供。【解決手段】上面に複数の外部接続用電極４を有する半導体構成体２と、半導体構成体２を支える支持体１と、前記半導体構成体の側方に設けられた絶縁層７とを設け、半導体構成体２の外部接続用電極４上及びその側方に設けられた絶縁層７上に導体層８が設けられた半導体装置において、導体層８をエッチング条件の異なる少なくとも２種類の金属層とし、選択的にエッチングすることにより多層配線を形成する。【選択図】図１
2007288109.tif 000002
【特許請求の範囲】
【請求項１】
上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、且つ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられた半導体装置において、前記導体層がエッチング条件の異なる少なくとも２種類の金属層から成ることを特徴とする半導体装置。
【請求項２】
前記導体層を構成する少なくとも２種類の金属層のうち、少なくとも１つの層が抵抗機能を備えていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記抵抗機能を備えている金属層が、前記半導体構成体及び／又は側方の絶縁層の上面に設けられることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記半導体構成体を支えている支持体が、少なくとも１層以上の金属層から成ることを特徴とする請求項１〜３何れか１項記載の半導体装置。
【請求項５】
前記半導体構成体を支えている支持体が、積層後に剥離可能なキャリアを備えていることを特徴とする請求項１〜４何れか１項記載の半導体装置。
【請求項６】
前記半導体構成体の側方に設けられた絶縁層の内部に、少なくとも１層以上の導体層を含む配線基板を備えていることを特徴とする請求項１〜５何れか１項記載の半導体装置。
【請求項７】
支持体に接着層を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し、且つ前記半導体構成体の外部接続用電極上及び／又は前記側方に配置された絶縁層上に、エッチング条件の異なる少なくとも２種類の金属層から成る導体層を配置し積層する工程と、前記積層工程後、前記導体層のうち、選択された少なくとも１種類以上の金属層を残すようにエッチングする第一のエッチング工程と、前記エッチング工程後、前記選択された少なくとも１種類以上の残された金属層をエッチングする第二のエッチング工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記半導体構成体の上層及び／又は下層に、少なくとも１層以上の絶縁層と導体層を形成する工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、特にウエハーレベルＣＳＰ（ｗａｆｅｒ−ｌｅｖｅｌ  ｃｈｉｐ  ｓｉｚｅ  ｐａｃｋａｇｅ）を有機基板に内蔵した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子機器の軽薄短小化が進み、機器に搭載されるウエハーレベルＣＳＰ（ｗａｆｅｒ−ｌｅｖｅｌ  ｃｈｉｐ  ｓｉｚｅ  ｐａｃｋａｇｅ）と呼ばれる半導体装置が使用されている。このウエハーレベルＣＳＰは、一般に複数の外部接続用の接続パッドが形成されたベアの半導体装置の上面に封止材を設け、次いで、当該封止材の各接続パッドに対応する部分に開口部を形成し、次いで、当該開口部を介して各接続パッドに接続される再配線を形成し、次いで、各再配線の他の接続部に柱状の外部接続用電極を形成すると共に、絶縁樹脂で封止後、研磨にて外部接続用電極が露出するまで研磨し、次いで、露出した外部接続用電極にはんだを形成することによって製造されている（例えば、特許文献１参照）。
【０００３】
しかしながら、通常ウエハーレベルＣＳＰは、ベアチップの半導体装置の上面に外部接続用電極をマトリクス状に配列するため、外部接続用電極数の多い半導体装置では外部接続用電極サイズ及びピッチが極端に小さくなってしまう結果、マザーボードとの接続が困難になる問題があった。すなわち、外部接続用電極のピッチが小さくなればマザーボードとの位置合わせが困難であるばかりでなく接合強度が不足し、ボンディング時に電極間の短絡が発生する。また、シリコンからなる半導体装置とマザーボードでは線膨張係数の差に起因して発生する応力により外部接続用電極が断線してしまう問題が発生する。
【０００４】
さらに、シリコンからなる半導体装置のマトリクス状の配線を狭ピッチにすることは可能だが、マザーボードと精度よく接続する関係からこれ以上半導体装置を小さくできないという問題も発生していた。
【０００５】
そこで、図６に示すような、シリコンからなる半導体装置を小さくして、マトリクス状の狭ピッチ配線を形成し、外部接続用電極を形成し、絶縁樹脂で封止し、個片化した半導体構成体を有機基板に埋め込み再配線することでマザーボードに精度よく実装できる配線ピッチが可能となる半導体装置が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００１−１６８１２８号公報
【特許文献２】特開２００４−２２１４１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体構成体の上層に複数層の絶縁層を重ね、再配線を繰り返すとどうしても総板厚が厚くなるため、特に、携帯電話機器などのモバイル製品に適用しようとしても、厚み制限で採用されないという問題が発生していた。
【０００７】
一方、シリコンからなる半導体装置と側方に形成される絶縁層の線膨張係数の差を緩和するためにはどうしても外部接続用電極の高さを５０μｍ以下にすることができず、しかも、シリコンを薄くするには時間がかかる上、ウエハーの反りやウエハーへのマイクロクラックが発生し易いため、ウエハーレベルＣＳＰを薄く加工することは困難なのが実状であった。
【０００８】
本発明は、上記の問題と実状に鑑みてなされたもので、総板厚の薄い半導体装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明者は上記課題を解決するために種々検討を重ねた結果、上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、且つ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられた半導体装置において、前記導体層が、前記外部接続用電極とエッチング条件が同じ金属層と異なる金属層を少なくとも各々１種類含む少なくとも２種類の金属層から構成されるようにすれば、前記導体層と前記外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、前記外部接続用電極に影響を与えることなく前記導体層の回路形成を行うことができるため、結果として半導体装置の厚みを薄くできることを見い出し、本発明を完成したものである。
【００１０】
すなわち、請求項１に係る本発明は、上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、且つ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられた半導体装置において、前記導体層がエッチング条件の異なる少なくとも２種類の金属層から成ることを特徴とする半導体装置により上記課題を解決したものである。
【００１１】
このように、半導体装置を構成することにより、前記導体層と前記外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、前記外部接続用電極に影響を与えることなく前記導体層の回路形成を行うことができるため、本発明の半導体装置は総板厚の薄い半導体装置となっている。
【００１２】
また、請求項２に係る本発明は、前記導体層を構成する少なくとも２種類の金属層のうち、少なくとも１つの層が抵抗機能を備えていることを特徴とする。
【００１３】
これにより、前記抵抗機能を備えている金属層以外の金属層を抵抗体接続用電極とし、前記抵抗体接続用電極間の前記抵抗機能を備えている金属層を部分的に露出させることで、前記導体層内に抵抗体を形成することができるため、本発明の半導体装置は総板厚の薄い半導体装置となっている。
【００１４】
しかも、このように、前記導体層内に抵抗体を形成することができるので、半導体装置内部の半導体構成体に最適に抵抗機能を接続できるばかりでなく、当該抵抗体を様々な回路機能の一部として有効利用できる。
【００１５】
また、請求項３に係る本発明は、前記抵抗機能を備えている金属層が、前記半導体構成体の外部接続電極と同一の層にあることを特徴とする。
【００１６】
これにより、前記半導体構成体の外部接続電極と同一の層にある抵抗体を形成することができるため、本発明の半導体装置は総板厚の薄い半導体装置となっている。
【００１７】
しかも、このように、前記半導体構成体の外部接続電極と同一の層に抵抗体を形成することができるので、半導体装置内部の半導体構成体に最適に抵抗機能を接続できるばかりでなく、半導体装置内部の複数の半導体構成体同士を無駄な引き回しをすることなく最短で接続できる。
【００１８】
例えば、半導体素子間を高速クロックで同期を取る場合などに懸念される信号反射に対して、当該抵抗体を信号レベルの減衰や誤動作の要因となる信号反射を抑えるダンピング抵抗として用いることで、引き回しによる伝達遅延を回避し、且つ信号反射を抑えた半導体構成体同士のダンピング接続が可能となる。
【００１９】
また、請求項４に係る本発明は、前記半導体構成体を支えている支持体が、少なくとも１層以上の金属層から成ることを特徴とする。
【００２０】
これにより、支持体に不要な樹脂層が含まれないため、本発明の半導体装置は更に総板厚の薄い半導体装置となっている。
【００２１】
しかも、支持体自体が導体層、つまり回路形成層として利用できるので、半導体装置の総板厚薄型化に大きく貢献できる。
【００２２】
加えて、支持体が金属層から成ることで、当該支持体に配置された半導体構成体の放熱性向上効果も得られる。
【００２３】
更に、金属層から成る支持体を、他の放熱性効果が得られる層と、金属ペーストを埋め込んだ層間接続ビアなどの伝熱性媒体を用いて接続することで、当該支持体に配置された半導体構成体の更なる放熱性向上効果も得られる。
【００２４】
また、請求項５に係る本発明は、前記半導体構成体を支えている支持体が、積層後に剥離可能なキャリアを備えていることを特徴とする。
【００２５】
これにより、支持体である金属層に半導体構成体の支持性を全て依存する必要がなくなるので、支持体自体を更に薄型化できるので、本発明の半導体装置は、更に総板厚の薄い半導体装置となっている。
【００２６】
しかも、このように、支持体が積層後に剥離可能なキャリアを備えていることにより、支持体自体を更に薄型化できるばかりでなく、製造工程時のハンドリング性が向上し、薄型化された半導体装置には特に不可欠な半導体装置の製造安定性、つまりは製品歩留まりの向上に大きく貢献できる。
【００２７】
また、請求項６に係る本発明は、前記半導体構成体の側方に設けられた絶縁層の内部に、少なくとも１層以上の導体層を含む配線基板を備えていることを特徴とする。
【００２８】
これにより、当該半導体装置の最外層に順次、絶縁層と導体層をレイアップし、積層し、回路形成するために、本来避けられない総板厚の増加を抑えることができるので、本発明の半導体装置は総板厚の薄い半導体装置となっている。
【００２９】
しかも、前記半導体構成体の側方に設けられた絶縁層の内部に配置する配線基板は、予め回路形成工程を完了した状態で当該半導体装置の中間製造工程で配置されるため、従来の工程のように、当該半導体装置の最外層に順次行う積層工程や回路形成工程から受ける当該半導体装置への負担を低減できる。
【００３０】
このように、半導体構成体の側方に設けられた絶縁層の内部に配線基板を配置することにより、半導体装置を薄型化できるばかりでなく、製品の信頼性、つまりは製品歩留まりの向上に大きく貢献できる。
【００３１】
また、請求項７に係る本発明は、支持体に接着層を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し、且つ前記半導体構成体の外部接続用電極上及び前記側方に配置された絶縁層上に、エッチング条件の異なる少なくとも２種類の金属層から成る導体層を配置し積層する工程と、前記積層工程後、前記導体層のうち、選択された少なくとも１種類以上の金属層を残すようにエッチングする第一のエッチング工程と、前記エッチング工程後、前記選択された少なくとも１種類以上の残された金属層をエッチングする第二のエッチング工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
【００３２】
このように、本発明の半導体装置の製造方法においては、前記導体層と前記外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、前記外部接続用電極に影響を与えることなく前記導体層の回路形成を行うことができるため、本発明は総板厚の薄い半導体装置を得ることができる製造方法となっている。
【００３３】
また、請求項８に係る本発明は、前記半導体構成体の片面及び／又は両面に、少なくとも１層以上の絶縁層と導体層を形成する工程を有することを特徴とする。
【００３４】
これにより、従来よりも薄型化された前記半導体装置をコア基板としてビルドアップによる多層化を行うことができるため、本発明の半導体装置の製造方法によれば、総板厚の薄い半導体装置を得ることができる。
【発明の効果】
【００３５】
本発明の半導体装置は、導体層と外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、外部接続用電極に影響を与えることなく導体層の回路形成を行うことができるため、半導体装置の総板厚を薄くすることができる。
【発明を実施するための最良の形態】
【００３６】
本発明の第１の実施の形態を図４乃至図５を用いて説明する。
【００３７】
まず、図４（ａ）に示すように、支持体１の上面に、接着剤３を介して半導体構成体２を搭載する。ここで、当該支持体１は、放熱機能を有するものが好ましい。また、当該半導体構成体２は、シリコン６の上面に複数の外部接続用電極４を備えていると共に、当該外部接続用電極４の側面に封止材５が形成されている。
【００３８】
次に、絶縁層７をパンチングプレス機等を用いてパンチングし、前記半導体構成体２にはめ込む窓抜きをする。
【００３９】
次に、図４（ｂ）に示すように、半導体構成体１を搭載した前記支持体１に、半導体構成体２にはめ込む窓抜きをした前記絶縁層７、導体層８の順に積層冶具を用いてレイアップし、真空積層プレス機等を用いて積層プレスを行い、図４（ｃ）に示すような構造体を得る。ここで、当該導体層８は、前記外部接続用電極４と同じエッチング条件の金属層８ａと、前記外部接続用電極４とエッチング条件の異なる金属層８ｂの２種類の金属層から成なる。通常、前記外部接続用電極４は銅から成るため、当該金属層８ａも同じく銅から成ることが望ましい。また、当該金属層８ｂは、前記外部接続用電極４とエッチング条件の異なる金属として、ニッケル、或いはニッケル−リン、ニッケル−クロム、ニッケル−珪素−クロム、ニッケル−リンータングステン等のニッケル合金、チタンまたはクロム等から成ることが望ましい。
【００４０】
次に、図４（ｄ）に示すように、ＮＣドリル装置やレーザにより表裏接続用の貫通スルーホール９を形成した後、ホールクリーニング等の化学処理、無電解銅めっき、電解銅めっきの順で実施する。
【００４１】
次に、表裏及びスルーホール内を覆うように感光性のエッチングレジストを塗布し、必要な部分を露光した後、現像する。尚、感光性のエッチングレジストを塗布する替わりに、表裏及びスルーホール内を覆うようにエッチングレジストフィルムを張っても構わない。
【００４２】
次に、図５（ｅ）に示すように、前記金属層８ｂをエッチングせずに前記金属層８ａのみをエッチングする薬液を用いてエッチングする。ここで、当該金属層８ａが銅から成り、且つ、当該金属層８ｂがニッケル又はニッケル合金である場合は、当該エッチング液に、アルカリエッチング液を用いることが望ましい。
【００４３】
次に、図５（ｆ）に示すように、前記金属層８ａ及び前記外部接続用電極４をエッチングせずに前記金属層８ｂのみをエッチングする薬液を用いてエッチングする。これにより、前記半導体構成体２の上面から前記外部接続用電極４を露出させることができる。ここで、当該金属層８ａが銅から成り、且つ、当該金属層８ｂがニッケル又はニッケル合金である場合は、当該エッチング液に、硫酸銅液を用いることが望ましい。
【００４４】
次に、図５（ｇ）に示すように、表裏にビルドアップ材１０をレイアップし、真空積層プレス機等を用いて積層プレスを行う。ここで、ビルドアップ材１０には、絶縁樹脂にフィラー等の補強材を入れた樹脂、樹脂フィルム、樹脂付き金属箔、プリプレグ等を用いることが望ましい。
【００４５】
次に、通常の基板と同様に穴明け、外層回路形成、ソルダーレジスト１１の各工程を経て、図５（ｈ）に示すような構造体、すなわち、図１に示すような構造体を得る。
【００４６】
本発明の第２の実施の形態を図２を用いて説明する。
【００４７】
前記第１の実施の形態において、図４（ｂ）に示される金属層８ｂとして抵抗機能を備えている金属層を用いると共に、金属層８ａを抵抗体接続用電極として回路形成し、当該抵抗体接続用電極間の抵抗機能を備えている金属層８ｂを部分的に露出させることで、図２に示すような、前記導体層８に抵抗体１２を備えた構造体を得る。ここで、通常、前記外部接続用電極４は銅から成るため、当該抵抗体接続用電極となる金属層８ａも、同じく銅から成ることが望ましい。また、当該抵抗機能を備えた金属層８ｂとしては、前記外部接続用電極４とエッチング条件の異なる金属として、ニッケル、或いはニッケル−リン、ニッケル−クロム、ニッケル−珪素−クロム、ニッケル−リンータングステン等のニッケル合金、チタンまたはクロム等から成ることが望ましい。
【００４８】
本発明の第３の実施の形態を図３を用いて説明する。
【００４９】
前記第１の実施の形態において、図４（ｂ）に示される、半導体構成体２にはめ込む窓抜きをした絶縁層７の層間に、事前に必要な回路形成が施され半導体構成体２にはめ込む窓抜きをした配線基板１３を挟み込むことで、図３に示すような、前記絶縁層７の内部に配線基板１３を備えた構造体、すなわち半導体装置の総厚みを増やすことなく、容易に更なる多層化がなされた構造体を得る。ここで、当該絶縁層７の層間に挟み込む配線基板１３は、片面基板、両面基板、多層基板のいずれでも構わない。
【００５０】
尚、本発明を説明するに当たって、上記第１〜第３の実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の半導体装置例を示す概略断面説明図。
【図２】本発明の第２の半導体装置例を示す概略断面説明図。
【図３】本発明の第３の半導体装置例を示す概略断面説明図。
【図４】本発明半導体装置の製造方法を示す概略断面工程説明図。
【図５】図４に続く概略断面工程説明図。
【図６】従来の半導体装置例を示す概略断面説明図。
【符号の説明】
【００５２】
１：支持体
２：半導体構成体
３：接着剤
４：外部接続用電極
５：封止材
６：シリコン
７：絶縁層
８：導体層
８ａ，８ｂ：金属層
９：貫通スルーホール
１０：ビルドアップ材
１１：ソルダーレジスト
１２：抵抗体
１３：配線基板
【図１】
2007288109.tif 000003
【図２】
2007288109.tif 000004
【図３】
2007288109.tif 000005
【図４】
2007288109.tif 000006
【図５】
2007288109.tif 000007
【図６】
2007288109.tif 000008