(57)【要約】【課題】振動微小電気機械システム（ＭＥＭＳ）共振器を備える改良されたクロックト・データ変換器を提供する。【解決手段】ＭＥＭＳ共振器は、アナログ・ディジタル変換器あるいはディジタル・アナログ変換器の一部として用いられる。ＭＥＭＳ共振器は、オン・チップ共振器に用いることもできるし、あるいは、外部クロックによって駆動される帯域フィルタとして用いることも可能である。【選択図】  図４
2007074733.tif 000002
【特許請求の範囲】
【請求項１】
データ変換器にクロック信号を供給するＭＥＭＳ共振器がチップに組み込まれたことを特徴とする、単一チップ・クロックト・データ変換器。
【請求項２】
前記データ変換器がアナログ・ディジタル変換器であることを特徴とする、請求項１に記載のデータ変換器。
【請求項３】
前記データ変換器がディジタル・アナログ変換器であることを特徴とする、請求項１に記載のデータ変換器。
【請求項４】
前記ＭＥＭＳ共振器によって、オン・チップ発振器の動作周波数が決まることを特徴とする、請求項１に記載のデータ変換器。
【請求項５】
前記ＭＥＭＳ共振器が、オフ・チップ・クロック用の帯域フィルタとして利用されることを特徴とする、請求項１に記載のデータ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、アナログ・ディジタル変換器及びディジタル・アナログ変換器（ＡＤＣ及びＤＡＣ）、及び、データ変換器の刻時に関するものである。
【背景技術】
【０００２】
アナログ・ディジタル変換器（ＡＤＣ）及びディジタル・アナログ変換器（ＤＡＣ）は、アナログ・ワールドとディジタル・ワールドの橋渡しをする、多種多様な電子システムに用いられている。それらは、モジュール式コンポーネント、並びに、システム・オン・チップ（ＳＯＣ）集積回路の重要なコンポーネントとして、広く用いられている。ＡＤＣ及びＤＡＣは、クロック信号に基づいて変換を実施するクロックト・コンポーネントである。アナログ・ディジタル変換器及びディジタル・アナログ変換器の両方の性能は、クロック・ジッタの効果によって悪影響を受ける。ジッタは、不完全なクロック源と、信号反射及びノイズ汚染を含むクロック信号伝搬問題の結果である。例えば、シグマ・デルタ・タイプといった、いくつかのデータ変換器トポロジは、とりわけ、クロック・ジッタに影響されやすい。位相ロック・ループ（ＰＬＬ）テクノロジの進歩にもかかわらず、クロック・ジッタは、データ変換器の性能向上にとって依然として重大な障害である。
【発明の開示】
【課題を解決するための手段】
【０００３】
振動微小電気機械システム（vibrating microelectromechanical system ）（ＭＥＭＳ）共振器を１つ以上のデータ変換器と集積化すると、クロック信号が改善される。ＭＥＭＳ共振器は、オン・チップ共振器に用いることもできるし、あるいは、外部クロックによって駆動される帯域フィルタとして用いることも可能である。
【発明を実施するための最良の形態】
【０００４】
図１には、クロックト・ディジタル・アナログ変換器（ＤＡＣ）１００のブロック図が示されている。当該技術では、多くのトポロジ及び実施例が既知のところであるが、一般的な実施例では、ディジタル・スイッチに接続されたＲ−２Ｒ梯子型抵抗器が用いられる。ディジタル・データ１１０が、クロック信号１２０によってラッチされるようにして、ＤＡＣ１００に入力され、変換が開始される。１３０において、電圧または電流の形態をなすアナログ出力が送り出される。
【０００５】
図１に示すように、クロック信号１２０は、一般に、水晶結晶板１６０を用いて、動作周波数を決めることによって、発振器１５０から発生する。発振器１５０は単一ブロックとして示されているが、周波数逓倍器及び位相ロック・ループを含む、それ自体、複合サブシステムとすることが可能である。
【０００６】
クロック信号１２０は、正確かつ一様で、時間が経過しても、あるいは、環境が変化しても変化しないのが理想である。しかし、現実世界では、不完全性が存在する可能性がある。こうしたクロック信号の不完全性がＤＡＣ１００に及ぼす影響は、変換の生じる時間が変化し、所望の時間よりも早くまたは遅く変換が行われるということである。クロック信号の不完全性の原因の１つはクロック・ジッタである。ジッタは、クロック信号を生じる位相ロック・ループにおける位相ノイズによるような、クロック信号自体のノイズによって生じる可能性がある。ジッタは、複雑な集積回路またはプリント配線板全域にクロック信号を分配する場合に、ノイズ汚染またはインピーダンス不整合といった、伝送線路の影響によって導入される可能性がある。温度シフトのような環境変化によって、水晶結晶板のようなコンポーネントの動作周波数が変化する可能性もある。
【０００７】
変換器において厄介なクロック・ジッタ量は、変換率と有効ビット数の関数である。高速マルチビット変換システムの場合、１ナノ秒のクロック・ジッタは、マルチビットの分解能に相当し、変換信号に歪を導入する可能性がある。
【０００８】
図２には、当該技術において既知のクロックト・アナログ・ディジタル変換器が示されている。アナログ・ディジタル変換器（ＡＤＣ）２００は、アナログ入力信号２１０を受信して、出力２２０からこの信号のディジタル表現を送り出す。変換はクロック信号２３０によって制御される。ＡＤＣトポロジに従い、このクロック信号によって、変換プロセスが開始されるが、さらに、サンプル・ホールド（Ｓ／Ｈ）段のような他の回路素子の制御も可能である。簡略化された図に示す変換クロック２３０は、水晶結晶板２５０によって決まる周波数で動作する発振器２４０によって供給される。
【０００９】
ディジタル・アナログ変換プロセスに関して、タイミングの正確さは重要である。変換クロック２３０が不正確であれば、ＡＤＣ２００は、アナログ入力２１０の間違った部分をサンプリングして、変換することになる。高速で、高正確度のシステムの場合、ナノ秒のオーダのクロック・ジッタは、マルチビットの分解能に相当する可能性がある。
【００１０】
水晶共振子、とりわけ、水晶結晶板は、ディジタル・システムにおいて時間基準としてよく用いられるが、基本動作が５０ＭＨｚ以下に制限される。より高い周波数を得るには、位相ロック・ループまたは周波数逓倍のような方式を利用しなければならない。一般に、このような方式は、得られる信号にノイズとジッタをもたらす。
【００１１】
水晶共振器は、まさにその本質から、集積回路の一部として物理的に製作することができない。周波数逓倍器には、一般に、集積回路の一部として製作することができない、同調回路が含まれている。位相ロック・ループの回路構成の大部分は、集積回路の形で製作することが可能であるが、回路構成は複雑であり、ループ・フィルタのようないくつかの部分には個別オフ・チップ・コンポーネントが必要とされる。
【００１２】
対照的に、振動微小電気機械システム（ＭＥＭＳ）から形成される共振器は、標準的な集積回路製造プロセスを利用して形成される。それらの共振器は、他の共振システムよりも小さく、Ｑ値がその電子対応物より２倍以上高くなる。
【００１３】
ＭＥＭＳ共振器については、例えば、参考までに本明細書において援用されている、「ＭＥＭＳ  Ｒｅｓｏｎａｔｏｒ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｍａｋｉｎｇ  Ｓａｍｅ」と題する、Ｂｉｒｃｕｍｓｈａｗ他の米国特許出願公開第２００４／０１１３７２２号明細書に解説がある。
【００１４】
図３に示すように、ＭＥＭＳは、標準的な半導体製作プロセスを利用して、基板３００上に製作される。共振体（resonating mass)３１０は、縦軸を有しており、縦軸に対して垂直な係留手段（tethers)３２０によって基板上方に吊り下げられている。係留手段は、基板に固定されている（３３０）。係留手段３２０とアンカ３３０を利用して、共振体３１０にバイアスをかけることが可能である。本半導体処理技法では、矩形断面が好ましいが、ほぼ任意の形状を利用することが可能である。容量性プレート３４０及び３５０が、共振体の対向表面と対になっている。一般に、一方の組をなすプレートは、共振体の駆動に用いられが、もう一方の組をなすプレートは、運動を検知する。
【００１５】
ＭＥＭＳ共振器は、データ変換器と同じ半導体プロセスを用いて製作されるので、ＭＥＭＳは、同じダイ上に容易に集積化される。結果得られる構造のＱは、１０，０００〜１００，０００の範囲と極めて高く、周波数範囲は、ＧＨｚ領域内に及ぶ可能性がある。一般に用いられる水晶、セラミック、または、圧電共振子は、これらの仕様を満たすことはできず、標準的な集積回路プロセスで生産できないので、残りの回路素子と同じダイに集積化することはできない。
【００１６】
ＭＥＭＳ共振器は、データ変換器を駆動するオン・チップ発振器の周波数決定コンポーネントとして利用することが可能である。図４には、トポロジの１つが示されているが、当該技術では、他のトポロジも既知のところである。図４の場合、Ｄ／Ａ変換器４６０は、ディジタル・データ４７０を受信すると、変換クロック４５０に基づいてアナログ信号４８０に変換する。変換クロック４５０は、ＭＥＭＳ共振周波数のフィードバックを生じるＭＥＭＳ共振器３１０と直列接続されたインバータ４００及び４３０によって発生する。係留手段３２０及びアンカ３３０を介して、ＭＥＭＳ共振器３１０にＤＣバイアスをかけることが可能である。明確にするため、ＤＣバイアス構造は示されていない。ＭＥＭＳ共振器３１０によって、インバータ４００周辺に周波数選択フィードバック経路が設けられる。インバータ４００の出力４２０は、プレート３５０を介してＭＥＭＳ共振器３１０を駆動し、インバータ４００の入力は、センス・プレート３４０を介して、ＭＥＭＳ共振器３１０の出力に接続されている。インバータ４３０は、信号をバッファに入れ、その入力４４０は、インバータ４００の出力４２０及びＭＥＭＳ共振器プレート３５０に接続されている。発振器の出力は、インバータ４３０の出力４５０から得られ、ＭＥＭＳ発振器は負荷から切り離される。図４に示すように、Ｄ／Ａ変換器４６０、インバータ４００及び４３０は、ＭＥＭＳ共振器と共に、同じ基板上に製作される。制限するわけではないが、ハートレー、ピアス、及び、コルピッツ・トポロジを含む、当該技術にとって一般的な他の発振器トポロジを用いることも可能である。
【００１７】
図５には、アナログ・ディジタル変換器（Ａ／Ｄ）クロック用の帯域フィルタとして用いられる、ＭＥＭＳ共振器が示されている。アナログ入力２４０が、高速サンプル・ホールド（Ｓ／Ｈ）・ブロック２３０に送り込まれ、Ｓ／Ｈブロック２３０によって、アナログ入力２１０がアナログ・ディジタル変換器（Ａ／Ｄ）２００に供給される。ディジタル回線２２０によって、アナログ入力信号のディジタル表現が供給される。サンプル・ホールド・ブロック２３０及びＡ／Ｄ２００の刻時が、バッファ増幅器５１０を駆動する外部クロック信号５００によって施され、出力５２０とＭＥＭＳ共振器３１０の入力プレート３４０との間にアイソレーション・インピーダンス整合が施される。増幅器５４０の入力５３０によって、ＭＥＭＳ共振器プレート３５０の出力が増幅され、回路構成の残りに相当する負荷から切り離される（５５０）。増幅器５１０及び５４０のためのインバータが示されているが、非反転増幅器を利用することも可能である。図５に示すように、増幅器５１０及び５４０、及び、ＭＥＭＳ共振器は、同じ基板３００上に製造されるが、基板には、Ａ／Ｄ２００及びサンプル・ホールド・ブロック２３０も含まれている。
【００１８】
本発明の実施形態が詳細に説明されたが、当然明らかなように、当該技術者には、付属の請求項に記載の本発明の範囲を逸脱することなく、これらの実施形態に対する修正及び改変が思い浮かぶ可能性がある。
【図面の簡単な説明】
【００１９】
【図１】当該技術にとって既知のクロックト・ディジタル・アナログ変換器を示す図である。
【図２】当該技術にとって既知のクロックト・アナログ・ディジタル変換器を示す図である。
【図３】ＭＥＭＳ共振器を示す図である。
【図４】ＭＥＭＳ発振器を利用したデータ変換器クロックを示す図である。
【図５】ＭＥＭＳフィルタを利用したデータ変換器クロックを示す図である。
【符号の説明】
【００２０】
１００、４６０  ディジタル・アナログ変換器
２００  アナログ・ディジタル変換器
２３０  Ｓ／Ｈブロック
３００  基板
３１０  共振体
３２０  係留手段
３３０  アンカ
３４０  センス・プレート
３５０  共振器プレート
４００、４３０  インバータ
５１０、５４０  増幅器
【図１】
2007074733.tif 000003
【図２】
2007074733.tif 000004
【図３】
2007074733.tif 000005
【図４】
2007074733.tif 000006
【図５】
2007074733.tif 000007