(57)【要約】【課題】再現性良く高歩留まりで製造することが可能な耐破壊性に優れたヘテロ接合バイポーラトランジスタを提供する。【解決手段】ヘテロ接合バイポーラトランジスタであって、サブコレクタ層１０２と、コレクタ層１１０と、ベース層１０６と、ベース層１０６を構成する半導体よりも大きなバンドギャップを有するエミッタ層１０７とを備え、コレクタ層１１０は、サブコレクタ層１０２上に形成された第１のコレクタ層１０３と、第１のコレクタ層１０３上に形成された第２のコレクタ層１０４と、第２のコレクタ層１０４とベース層１０６との間に形成された第３のコレクタ層１０５とを有し、第１のコレクタ層１０３を構成する半導体は、第３のコレクタ層１０５及び第２のコレクタ層１０４を構成する半導体と異なり、第２のコレクタ層１０４の不純物濃度は、サブコレクタ層１０２の不純物濃度よりも低く、かつ、第３のコレクタ層１０５の不純物濃度よりも高い。【選択図】図１
2007173624.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合バイポーラトランジスタであって、
サブコレクタ層と、
前記サブコレクタ層上に形成されたコレクタ層と、
前記コレクタ層上に形成されたベース層と、
前記ベース層上に形成され、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを備え、
前記コレクタ層は、前記サブコレクタ層上に形成された第１コレクタ層と、前記第１コレクタ層上に形成された第２コレクタ層と、前記第２コレクタ層と前記ベース層との間に形成された第３コレクタ層とを有し、
前記第１コレクタ層を構成する半導体は、前記第３コレクタ層及び第２コレクタ層を構成する半導体と異なり、
前記第２コレクタ層の不純物濃度は、前記サブコレクタ層の不純物濃度よりも低く、かつ、前記第３コレクタ層の不純物濃度よりも高い
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記第１コレクタ層は、ＩｎＧａＰから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有する
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記第１コレクタ層は、ディスオーダされた構造を有するＩｎＧａＰから構成される
ことを特徴とする請求項２記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記第１コレクタ層は、ＩｎＧａＡｓから構成される
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記第１コレクタ層は、ＡｌＧａＡｓから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有する
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記第１コレクタ層は、前記サブコレクタ層に接する、ノンドープまたはドープされたＩｎＧａＰ層と、前記第２コレクタ層に接する、前記ＩｎＧａＰ層の不純物濃度よりも高い不純物濃度の半導体層とから構成される
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
前記ＩｎＧａＰ層は、ディスオーダされた構造を有する
ことを特徴とする請求項６記載のヘテロ接合バイポーラトランジスタ。
【請求項８】
前記第１コレクタ層の膜厚は、５ｎｍ以上、５０ｎｍ以下である
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項９】
前記第３コレクタ層は、２層以上の不純物濃度が異なる層から構成される
ことを特徴とする請求項１記載のへテロ接合バイポーラトランジスタ。
【請求項１０】
前記第３コレクタ層の不純物濃度は、前記ベース層との界面から前記第２コレクタ層との界面に向けて段階的に高くなる
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項１１】
前記第２コレクタ層の不純物濃度は、３×１０16〜２×１０17ｃｍ-3であり、
前記第３コレクタ層の不純物濃度は、３×１０16ｃｍ-3よりも低い
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項１２】
前記第２コレクタ層の膜厚は、４００ｎｍ以上であり、
前記第３コレクタ層の膜厚は、６００ｎｍ以下である
ことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項１３】
ヘテロ接合バイポーラトランジスタの製造方法であって、
半導体基板上にサブコレクタ層、第１コレクタ層、第２コレクタ層、第３コレクタ層、ベース層及びエミッタ層を順次積層する第１ステップと、
前記第１コレクタ層が露出するように、前記エミッタ層、ベース層、第３のコレクタ層及び第２のコレクタ層の一部をエッチングする第２ステップとを含み、
前記第１ステップにおいて、前記第３コレクタ層及び第２コレクタ層を構成する半導体と異なる半導体から構成される第１コレクタ層と、前記サブコレクタ層の不純物濃度よりも低く、かつ、前記第３コレクタ層の不純物濃度よりも高い不純物濃度の第２コレクタ層と、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを積層する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項１４】
前記ヘテロ接合バイポーラトランジスタの製造方法は、さらに、前記第２コレクタ層及び第３コレクタ層のエッチングに用いられるエッチング液と異なるエッチング液を用いて、露出した前記第１コレクタ層の一部をエッチングする第３ステップを含む
ことを特徴とする請求項１３に記載のヘテロ接合バイポーラトランジスタの製造方法。
【請求項１５】
前記第１ステップにおいて、ＩｎＧａＰから構成される第１コレクタ層と、ＧａＡｓから構成される第２コレクタ層と、ＧａＡｓから構成される第３コレクタ層とを積層する
ことを特徴とする請求項１４に記載のヘテロ接合バイポーラトランジスタの製造方法。
【請求項１６】
前記第１ステップにおいて、ＩｎＧａＡｓから構成される第１コレクタ層と、ＧａＡｓから構成される第２コレクタ層と、ＧａＡｓから構成される第３コレクタ層とを積層する
ことを特徴とする請求項１３に記載のヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタに関し、特にＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
エミッタにバンドギャップの大きな半導体を用いたヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）は、携帯電話等に用いられる高周波アナログ素子として実用化されている。特にエミッタにＩｎＧａＰを用いたＩｎＧａＰ／ＧａＡｓＨＢＴは、バレンスバンドの不連続（ΔＥｖ）が大きいため電流増幅率（ＨＦＥ）の温度依存性が小さく、高信頼性のデバイスとして使用方法は今後ますます多岐にわたっていくと予想される。
【０００３】
以下に図を用いて、一般的なＩｎＧａＰ／ＧａＡｓＨＢＴのデバイス構造を説明する（例えば、特許文献１参照。）。
【０００４】
図５は、ｎｐｎ型ＩｎＧａＰ／ＧａＡｓＨＢＴの構造を示す断面図である。
図５に示すように、このＩｎＧａＰ／ＧａＡｓＨＢＴにおいては、半絶縁性ＧａＡｓ基板２０１上に、ｎ型不純物を高濃度に添加して形成されたｎ+型ＧａＡｓサブコレクタ層２０２が積層されている。また、このサブコレクタ層２０２上には、低不純物濃度のｎ型もしくはノンドープのＧａＡｓコレクタ層２０３と、高不純物濃度のｐ型ＧａＡｓベース層２０７と、ｎ型ＩｎＧａＰエミッタ層２０８とが順に積層されており、これらの層はサブコレクタ層２０２上に範囲を限定して形成された凸部を構成している。さらに、エミッタ層２０８上には、ｎ型ＧａＡｓエミッタキャップ層２０９と、低接触抵抗のｎ型ＩｎＧａＡｓエミッタコンタクト層２１０とが順次積層されており、これらエミッタキャップ層２０９とエミッタコンタクト層２１０とは、エミッタ層２０８上に範囲を限定して形成された２段目の凸部を構成している。
【０００５】
ここで、エミッタコンタクト層２１０上には、例えばＴｉ／Ｐｔ／Ａｕ等のエミッタ電極２５１が形成されている。また、エミッタ層２０８上には、ベース層２０７と接触するように、エミッタキャップ層２０９周辺に露出しているエミッタ層２０８上から熱拡散させて形成されたＰｔを含む多層メタル等のベース電極２５２が形成されている。さらに、サブコレクタ層２０２上には、ＡｕＧｅ／Ｎｉ／Ａｕ等のコレクタ電極２５３が形成されている。さらにまた、本ＨＢＴを他のＨＢＴから電気的に分離するために、基板２０１及びサブコレクタ層２０２の素子周辺領域には、サブコレクタ層２０２から基板２０１に達する素子分離領域２５４がイオン注入と不活性化熱処理とにより形成されている。
【特許文献１】特開２０００−２６０７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、近年ＩｎＧａＰ／ＧａＡｓ系ＨＢＴの使用用途は拡大し、携帯電話機の送信アンプに限定しても、従来のＣＤＭＡ方式のみならずＧＳＭ方式の端末送信部におけるパワーデバイスとしての実用化が検討されている。ＧＳＭ方式で使用する場合、ＨＢＴには過入力及び負荷変動に対してより耐性が高いことが要求される。例えば、ＷＣＤＭＡ方式での耐破壊の要求レベルはＶｓ＝４．２ＶでＶＳＷＲ＝８：１を達成することであるが、ＧＳＭ方式での耐破壊の要求レベルはＶｓ＝４．５ＶでＶＳＷＲ＝２０：１を達成することであり、ＧＳＭ方式ではより高い耐破壊性が要求される。よって、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴをＧＳＭ方式の送信アンプに適用するためには、この耐破壊レベルを満たすことが必要不可欠であるが、従来のＩｎＧａＰ／ＧａＡｓＨＢＴ技術では、要求される耐破壊レベルを満たすことが出来ない。
【０００７】
ここで、ＨＢＴの破壊の現象について以下に説明する。
図６は、図５で示した従来のＩｎＧａＰ／ＧａＡｓＨＢＴのコレクタ電圧Ｖｃ−コレクタ電流Ｉｃ特性と、各ベース電流Ｉｂにおけるトランジスタが破壊する点をプロットした破壊曲線とを示したものである。
【０００８】
図６に示すように、ＨＢＴの破壊は低電流領域Ａでの破壊と高電流領域Ｂでの破壊とに分けられ、ＧＳＭ方式のパワー動作におけるデバイスの破壊は低電流領域Ａと高電流領域Ｂとのいずれかが負荷曲線に重なるときに起こる。
【０００９】
図７は、図５で示した従来のＨＢＴについて本発明者が行った電界強度シミュレーション結果を示す図である。図７において、横軸はエミッタ層表面からサブコレクタ層への距離を示し、縦軸は各電流値での電界強度を示している。また、図７（ａ）は低電流領域Ａ（例えば、ＩB＝１μＡ）におけるものであり、図７（ｂ）は低電流領域Ａと高電流領域Ｂとの間（例えば、ＩB＝１０μＡ）におけるものであり、図７（ｃ）は高電流領域Ｂ（例えば、ＩB＝３４μＡ）におけるものである。
【００１０】
図７から、低電流領域Ａではベース・コレクタ界面に最大電界が印加され、ベース・コレクタ界面においてデバイス破壊の要因となるアバランシェブレークダウンが発生するが（図７（ａ））、電流が増大してコレクタ濃度を超える濃度の電子がコレクタに注入されると（Ｋｉｒｋ効果）、最大電界が印加される領域がベース側からサブコレクタ側に移行していくことが分かる（図７（ｂ））。また、さらに電流が増大すると、コレクタ・サブコレクタ界面で最大電界が印加され（図７（ｃ））、コレクタ・サブコレクタ界面においてデバイス破壊の要因となるアバランシェブレークダウンが発生することが定性的に確認できる。なお、この現象については著者A.Szeによる参考図書  2nd edition of Semiconductor Devicesのページ147に詳細に説明されている。
【００１１】
以上で述べたことから、ＨＢＴの耐破壊性を向上させるためには、前述の低電流領域Ａでのベース・コレクタ間の電界集中と、高電流領域Ｂでのコレクタ・サブコレクタ間の電界集中とのいずれも緩和させる必要があることがわかる。前述の低電流領域Ａでのベース・コレクタ間の電界集中を低減するために、いくつかの提案がされており、その一例を以下に示す。
【００１２】
図８は、耐破壊性に優れたＨＢＴの構造を示す断面図である。
図８に示すように、このＨＢＴにおいては、半絶縁性ＧａＡｓ基板３０１上に、サブコレクタ層３０２、コレクタ層３０３、ベース層３０６、エミッタ層３０７、エミッタキャップ層３０８及びエミッタコンタクト層３０９が順に積層されている。
【００１３】
ここで、コレクタ層３０３は、サブコレクタ層３０２に接触する５×１０16ｃｍ-3程度の中不純物濃度の第１のコレクタ層３０４と、ベース層３０６に接触するノンドープ又は低不純物濃度の第２のコレクタ層３０５との２層からなる構造を有する。
【００１４】
また、エミッタコンタクト層３０９上には、エミッタ電極３５１が形成され、エミッタ層３０７上には、ベース電極３５２が形成され、サブコレクタ層３０２上には、コレクタ電極３５３が形成されている。さらに、基板３０１及びサブコレクタ層３０２の素子周辺領域には、素子分離領域３５４が形成されている。
【００１５】
図９は、第２のコレクタ層３０５が膜厚８００ｎｍの低不純物濃度のＧａＡｓ層からなり、第１のコレクタ層３０４が膜厚２００ｎｍの中不純物濃度のｎ型のＧａＡｓからなり、コレクタ層３０３のトータル膜厚が１０００ｎｍである図８で示したＨＢＴ、及び図５で示した従来のＨＢＴについて本発明者が行った電界強度シミュレーション結果を示す図である。図９において、横軸はエミッタ層表面からサブコレクタ層への距離を示し、縦軸は各電流値での電界強度を示している。また、図９（ａ）は低電流領域Ａ（例えば、ＩB＝１μＡ）におけるものであり、図９（ｂ）は低電流領域Ａと高電流領域Ｂとの間（例えば、ＩB＝１０μＡ）におけるものであり、図９（ｃ）は高電流領域Ｂ（例えば、ＩB＝３４μＡ）におけるものである。
【００１６】
図９から、上記のような構造を有するＨＢＴは、低電流領領Ａ及び高電流領域Ｂのいずれでも図５で示した従来のＨＢＴと比較して電界が低く抑えられており、アバランシェブレークダウンが起こりにくくなっていることが確認できる。すなわち、ＨＢＴの耐破壊性が向上していることが分かる。なお、この方法については、Skyworksによる発明（US Patent No:US6,531,721 B1）に詳細に記されている。
【００１７】
しかしながら、上記のような構造を有するＨＢＴにおいては、コレクタ層３０３の膜厚が１０００ｎｍ以上と非常に厚くなる場合、コレクタ層３０３の表面を露出させるエッチングが制御よく行えなくなり、飛躍的に加工の難易度が上がってしまう。
【００１８】
このとき、第１コレクタ層３０４、第２のコレクタ層３０５あるいはサブコレクタ層３０２に対するエッチング耐性の高い材料からなり、エッチングストッパ層として機能する層をコレクタ層３０３あるいはサブコレクタ層３０２に使用することにより加工再現性を向上させることも考えられるが、一般的にエッチングストッパ層として機能させるために用いられる材料は、ＡｌＧａＡｓやＩｎＧａＰ等であり、ＧａＡｓに対しバンドギャップの大きいものが多く、コレクタ層に伝導帯不連続を生じさせるものが多い。その結果、伝導帯の不連続に起因するコレクタ抵抗の増大や、キャリアの蓄積・滞在効果による、トランジスタの高周波特性の劣化が起こる。また、エッチングストッパ層にオーダーＩｎＧａＰを用いる場合、ＩｎＧａＰ内でキャリアの乖離（location）が生じ、局所的な電界集中が起こるため、耐破壊性が悪化する。さらに、エッチングストッパ層として上記で述べた材料と別の材料を用いる場合、結晶性が悪化しベース層やベース・エミッタ界面の欠陥準位が増加し、ベータの低下や信頼性の低下を引き起こすことも考えられる。
【００１９】
本発明は、かかる問題に鑑み、再現性良く高歩留まりで製造することが可能な耐破壊性に優れたＨＢＴを提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明のヘテロ接合バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタであって、サブコレクタ層と、前記サブコレクタ層上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成され、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを備え、前記コレクタ層は、前記サブコレクタ層上に形成された第１コレクタ層と、前記第１コレクタ層上に形成された第２コレクタ層と、前記第２コレクタ層と前記ベース層との間に形成された第３コレクタ層とを有し、前記第１コレクタ層を構成する半導体は、前記第３コレクタ層及び第２コレクタ層を構成する半導体と異なり、前記第２コレクタ層の不純物濃度は、前記サブコレクタ層の不純物濃度よりも低く、かつ、前記第３コレクタ層の不純物濃度よりも高いことを特徴とする。ここで、前記第１コレクタ層は、ＡｌＧａＡｓから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有であってもよい。また、前記第３コレクタ層は、２層以上の不純物濃度が異なる層から構成されてもよいし、前記第３コレクタ層の不純物濃度は、前記ベース層との界面から前記第２コレクタ層との界面に向けて段階的に高くなってもよい。
【００２１】
この構成により、コレクタ層は低不純物濃度の半導体層と中不純物濃度の半導体層とを有することになり、図９に示したように、電界集中を緩和することができ、ＨＢＴの耐破壊性を向上させることができる。また、第１コレクタ層は第３コレクタ層及び第２コレクタ層と異なる半導体より構成され、第１コレクタ層がコレクタ層のエッチングに際してエッチングストッパ層として機能するので、エッチングによる加工安定性を高くでき、ＨＢＴを再現性良く高歩留まりで製造することができる。すなわち、再現性良く高歩留まりで製造することが可能な耐破壊性に優れたヘテロ接合バイポーラトランジスタを実現することができる。
【００２２】
また、前記第１コレクタ層は、ＩｎＧａＰから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有してもよい。
【００２３】
この構成により、第１コレクタ層の不純物濃度を例えば１８乗オーダーと高くすることにより、第１コレクタ層の抵抗を下げることができるため、コレクタ抵抗を増加させること無く高耐圧化し、また歩留まりを高くすることができる。
【００２４】
また、前記第１コレクタ層は、ディスオーダされた構造を有するＩｎＧａＰから構成されてもよい。
【００２５】
この構成により、ＩｎＧａＰのドーピング効率が上がり、第１コレクタ層の不純物濃度を高くすることができるので、第１コレクタ層の抵抗を更に下げることができる。また、ＩｎＧａＰ中のキャリアの乖離（location）を防ぐことができるため、電界集中を抑制でき、ヘテロ接合バイポーラトランジスタの耐破壊性も向上させることができる。
【００２６】
また、前記第１コレクタ層は、ＩｎＧａＡｓから構成されてもよい。
この構成により、第１コレクタ層がＧａＡｓに対しバンドギャップの小さいＩｎＧａＡｓから構成されることとなり、コレクタ層内に伝導帯不連続（δＥｃ）が発生しないため、コレクタ抵抗を増加させること無く高耐圧化し、また歩留まりを高くすることができる。また、キャリアの蓄積・滞在効果による、トランジスタの高周波特性の劣化を抑制することができる。すなわち、高性能なヘテロ接合バイポーラトランジスタを実現することができる。また、コレクタ電極をバンドギャップの小さいＩｎＧａＡｓ層上に形成できるため、従来よりコンタクト抵抗を低くすることができる。
【００２７】
また、前記第１コレクタ層は、前記サブコレクタ層に接する、ノンドープまたはドープされたＩｎＧａＰ層と、前記第２コレクタ層に接する、前記ＩｎＧａＰ層の不純物濃度よりも高い不純物濃度の半導体層とから構成されてもよい。
【００２８】
この構成により、δＥｃを低減することができ、更に高性能なヘテロ接合バイポーラトランジスタを実現することができる。
【００２９】
また、前記ＩｎＧａＰ層は、ディスオーダされた構造を有してもよい。
この構成により、ＩｎＧａＰのドーピング効率が上がり、第１コレクタ層の不純物濃度を高くすることができるので、第１コレクタ層の抵抗を更に下げることができる。また、ＩｎＧａＰ中のキャリアの乖離（location）を防ぐことができるため、電界集中を抑制でき、ヘテロ接合バイポーラトランジスタの耐破壊性も向上させることができる。
【００３０】
また、前記第１コレクタ層の膜厚は、５ｎｍ以上、５０ｎｍ以下であってもよい。
この構成により、第１コレクタ層に起因する抵抗の増大はほとんどなくなるので、特性劣化を抑えつつ耐破壊性を向上させ、またし歩留まりを高くすることができる。
【００３１】
また、前記第２コレクタ層の不純物濃度は、３×１０16〜２×１０17ｃｍ-3であり、前記第３コレクタ層の不純物濃度は、３×１０16ｃｍ-3よりも低くてもよい。
【００３２】
この構成により、広い電流領域において、効率良く電界集中を緩和できる。
また、前記第２コレクタ層の膜厚は、４００ｎｍ以上であり、前記第３コレクタ層の膜厚は、６００ｎｍ以下であってもよい。
【００３３】
この構成により、効率良く電界集中を緩和できる。
また、本発明は、ヘテロ接合バイポーラトランジスタの製造方法であって、半導体基板上にサブコレクタ層、第１コレクタ層、第２コレクタ層、第３コレクタ層、ベース層及びエミッタ層を順次積層する第１ステップと、前記第１コレクタ層が露出するように、前記エミッタ層、ベース層、第３のコレクタ層及び第２のコレクタ層の一部をエッチングする第２ステップとを含み、前記第１ステップにおいて、前記第３コレクタ層及び第２コレクタ層を構成する半導体と異なる半導体から構成される第１コレクタ層と、前記サブコレクタ層の不純物濃度よりも低く、かつ、前記第３コレクタ層の不純物濃度よりも高い不純物濃度の第２コレクタ層と、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを積層することを特徴とするヘテロ接合バイポーラトランジスタの製造方法とすることもできる。
【００３４】
この製造方法によれば、第３コレクタ層及び第２コレクタ層に対してエッチングの選択性を持つ半導体で第１コレクタ層を構成することにより、第１コレクタ層をコレクタ層のエッチングに際してエッチングストッパ層として機能させることができるので、エッチングによる加工性を高くし、ヘテロ接合バイポーラトランジスタを再現性良く高歩留まりで製造することができる。
【発明の効果】
【００３５】
本発明によれば、従来のＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタと比較し、高い破壊耐性を有するヘテロ接合バイポーラトランジスタを加工性良く製造することができる。すなわち、再現性良く高歩留まりで製造することが可能な耐破壊性に優れたヘテロ接合バイポーラトランジスタを実現することができる。
【００３６】
よって、本発明により、ＩｎＧａＰ／ＧａＡｓＨＢＴはＧＳＭ方式の端末送信部におけるパワー増幅器として新しい可能性を示すことが出来るため、本発明の実用的価値は非常に大きい。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタについて、図を用いてより詳細に説明する。
【００３８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるＨＢＴの構造を示す断面図である。
【００３９】
図１に示すように、このＨＢＴにおいては、半絶縁性ＧａＡｓからなる基板１０１上に、ｎ型不純物が５×１０18ｃｍ-3の高濃度でドープされたｎ+型ＧａＡｓからなるサブコレクタ層１０２が形成されている。サブコレクタ層１０２上には、ｎ型に不純物ドープされたコレクタ層１１０が形成され、コレクタ層１１０上には、不純物が４×１０19ｃｍ-3の高濃度でドープされた膜厚１００ｎｍのｐ型ＧａＡｓからなるベース層１０６が形成されている。ベース層１０６上には、３×１０17ｃｍ-3の不純物濃度でｎ型に不純物ドープされたＩｎＧａＰからなり、ベース層１０６よりも大きなバンドギャップを有するエミッタ層１０７が形成されている。これらコレクタ層１１０、ベース層１０６及びエミッタ層１０７は、ベース領域を分離するような凸型の形状に加工されており、ベース島領域を形成している。エミッタ層１０７上には、３×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓからなるエミッタキャップ層１０８と、１×１０19ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓからなるエミッタコンタクト層１０９とが凸部形状で積層されており、エミッタ島領域を形成している。
【００４０】
サブコレクタ層１０２が露出した部分に形成されたコレクタ窓には、コレクタ電極１５３としてのＡｕＧｅ／Ｎｉ／Ａｕ等が蒸着により形成されている。また、エミッタコンタクト層１０９上には、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ等のエミッタ電極１５１が形成され、エミッタキャップ層１０８周辺のエミッタ層１０７の露出した部分には、ベース層１０６にオーミック接触するようにエミッタ層１０７上から熱拡散させて形成されたＰｔ／Ｔｉ／Ｐｔ／Ａｕ等がベース電極１５２として形成されている。
【００４１】
コレクタ層１１０は、サブコレクタ層１０２上に形成された第１のコレクタ層１０３と、第１のコレクタ層１０３上に形成された第２のコレクタ層１０４と、第２のコレクタ層１０４とベース層１０６との間に形成された第３のコレクタ層１０５とから構成される。
【００４２】
ここで、第１のコレクタ層１０３は、第３のコレクタ層１０５及び第２のコレクタ層１０４を構成する半導体と異なる半導体から構成される。例えば、第１のコレクタ層１０３は、サブコレクタ層１０２の不純物濃度以上の５×１０18ｃｍ-3の不純物濃度で不純物ドープされた膜厚３０ｎｍのディスオーダされた構造を有するｎ型ＩｎＧａＰから構成される。このとき、第１のコレクタ層１０３の膜厚は５ｎｍ以上、５０ｎｍ以下であるため、第１のコレクタ層１０３に起因する抵抗の増大はほとんどなく、ＨＢＴの特性劣化が抑えられる。また、第１のコレクタ層１０３の不純物濃度は１８乗オーダーと高いため、第１のコレクタ層１０３の抵抗を下げることができ、ＨＢＴの特性劣化が更に低く抑えられる。
【００４３】
また、第２のコレクタ層１０４は、サブコレクタ層１０２の不純物濃度よりも低く、かつ、第３のコレクタ層１０５の不純物濃度よりも高い不純物濃度の半導体より構成される。例えば、第２のコレクタ層１０４は、５×１０16ｃｍ-3の不純物濃度で不純物ドープされた膜厚４００ｎｍのｎ型ＧａＡｓから構成される。
【００４４】
さらに、第３のコレクタ層１０５は、第２のコレクタ層１０４の不純物濃度よりも低い不純物濃度の半導体より構成される。例えば、第３のコレクタ層１０５は、５×１０15ｃｍ-3の不純物濃度で不純物ドープされた膜厚６００ｎｍのｎ型ＧａＡｓ、又はノンドープのｉ型ＧａＡｓから構成される。このとき、第２のコレクタ層１０４の不純物濃度が３×１０16〜２×１０17ｃｍ-3の範囲内にあり、第３のコレクタ層１０５の不純物濃度がノンドープ〜３×１０16の範囲内にあるため、広い電流領域において、効率良く電界集中を緩和できる。また、第２のコレクタ層１０４の膜厚が４００ｎｍ以上であり、第３のコレクタ層１０５の膜厚が６００ｎｍ以下であるため、効率良く電界集中を緩和できる。
【００４５】
次に、上記のような構造を有するＨＢＴの製造方法について図２を参照しながら説明する。図２はＨＢＴの製造方法を示す断面図である。
【００４６】
まず、図２（ａ）に示すように、ＭＢＥ法（分子線エピタキシ法）もしくはＭＯＣＶＤ法（有機金属化学気相成長法）等の結晶成長法により、半絶縁性ＧａＡｓ基板１０１上に、ｎ型不純物が５×１０18ｃｍ-3の高濃度でドープされたｎ+型ＧａＡｓからなるサブコレクタ層１０２と、５×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚３０ｎｍのＩｎＧａＰからなる第１のコレクタ層１０３と、５×１０16ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚４００ｎｍのＧａＡｓからなる第２のコレクタ層１０４と、５×１０15ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚６００ｎｍのＧａＡｓからなる第３のコレクタ層１０５と、４×１０19ｃｍ-3の不純物濃度でｐ型に不純物ドープされた膜厚１００ｎｍのＧａＡｓからなるベース層１０６と、３×１０17ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚５０ｎｍのＩｎＧａＰからなるエミッタ層１０７と、３×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓからなるエミッタキャップ層１０８と、１×１０19ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓからなるエミッタコンタクト層１０９とを順に積層する。
【００４７】
次に、図２（ｂ）に示すように、エミッタ島領域をフォトレジストマスク１４１で保護し、燐酸・過酸化水素・水の混合溶液でエミッタコンタクト層１０９及びエミッタキャップ層１０８の一部を順次エッチングし、エミッタ島領域を形成する。このとき、エミッタ層１０７は殆どエッチングされない。
【００４８】
次に、図２（ｃ）に示すように、別のフォトレジストマスク１４２でベース島領域を保護し、水で希釈した塩酸によりエミッタ層１０７の一部を選択的にエッチングした後、そのエミッタ層１０７をマスクに、ベース層１０６、第３のコレクタ層１０５及び第２のコレクタ層１０４の一部を燐酸・過酸化水素・水の混合液で順次除去し、ベース島領域を形成する。このとき、ベース島領域を形成するエッチングは、ＩｎＧａＰから構成される第１のコレクタ層１０３がエッチングストッパ層として機能する、燐酸・過酸化水素系のエッチング液に対してエッチングストップする選択エッチングであるため、従来の技術と比較してベース島領域を形成する際のエッチング深さ精度を大幅に向上させることができる。その後、第２のコレクタ層１０４をマスクに、ベース層１０６、第３のコレクタ層１０５及び第２のコレクタ層１０４のエッチングで用いられたエッチング液と異なる、水で希釈した塩酸を用いて露出した第１のコレクタ層１０３を選択エッチングする。このとき、ＧａＡｓから構成されるサブコレクタ層１０２がエッチングストッパ層として機能する。なお、エッチングストッパ層としての第１のコレクタ層１０３の膜厚は、５ｎｍ以上であれば十分であり、例えば３０ｎｍ程度であれば十分にエッチングストッパとしての機能を達成できる。
【００４９】
次に、図２（ｄ）に示すように、製造されるＨＢＴを他のＨＢＴから電気的に分離するために、素子分離領域１５４を形成する。すなわち、フォトレジストマスク１４３を形成した後、サブコレクタ層１０２に加速電圧１００ｋｅＶ、ドーズ量６×１０13ｃｍ-2のイオン注入条件でＨｅイオン注入を行う。
【００５０】
以降は一般的なＨＢＴの製造方法であるため詳しい説明は省略するが、図２（ｅ）に示すように、コレクタ電極１５３、エミッタ電極１５１及びベース電極１５２を順次形成する工程と、絶縁膜を形成する工程を経て、ＨＢＴが形成される。
【００５１】
以上のように、本実施の形態のＨＢＴによれば、コレクタ層１１０は低不純物濃度の半導体層と中不純物濃度の半導体層とを有する。よって、図９で示したように、電界集中を緩和することができ、ＨＢＴの耐破壊性を向上させることができる。また、ＩｎＧａＰ及びＧａＡｓのエッチング選択比は、塩素系のエッチングガスを用いたドライエッチでは３０倍以上であり、燐酸系のエッチャントを用いたウェットエッチでは１００倍以上である。そして、本実施の形態のＨＢＴによれば、第３のコレクタ層１０５及び第２のコレクタ層１０４はＧａＡｓから構成され、第１のコレクタ層１０３はＧａＡｓに対しエッチングの選択性を持つＩｎＧａＰから構成されるので、第１のコレクタ層１０３がコレクタ層１１０のエッチングに際してエッチングストッパ層として機能する。その結果、エッチングによる加工性を高くできるので、ＨＢＴを再現性良く高歩留まりで製造することができる。すなわち、再現性良く高歩留まりで製造することが可能な耐破壊性に優れたＨＢＴを実現することができる。
【００５２】
また、本実施の形態のＨＢＴによれば、第１のコレクタ層１０３は、ディスオーダされた構造を有するＩｎＧａＰから構成される。よって、ＩｎＧａＰのドーピング効率が上がり、第１のコレクタ層１０３の不純物濃度を高くすることができるので、第１のコレクタ層１０３の抵抗を下げ、第１のコレクタ層１０３に起因する抵抗の増加を抑えることができる。また、ＩｎＧａＰ中のキャリアの乖離（location）を防ぐことができるので、電界集中を抑制でき、ＨＢＴの耐破壊性も向上させることができる。
【００５３】
（第２の実施の形態）
図３は、本発明の第２の実施の形態におけるＨＢＴの構造を示す断面図である。
【００５４】
図３に示すように、このＨＢＴにおいては、半絶縁性ＧａＡｓからなる基板１０１上に、サブコレクタ層１０２、コレクタ層４１０、ベース層１０６、エミッタ層１０７、エミッタキャップ層１０８、及びエミッタコンタクト層１０９が順次積層されている。このとき、コレクタ層４１０、ベース層１０６及びエミッタ層１０７は、ベース領域を分離するような凸型の形状に加工されており、ベース島領域を形成している。また、エミッタキャップ層１０８及びエミッタコンタクト層１０９は、凸部形状で積層されており、エミッタ島領域を形成している。
【００５５】
第１のコレクタ層４０３が露出した部分に形成されたコレクタ窓には、コレクタ電極１５３としてのＡｕＧｅ／Ｎｉ／Ａｕ等が蒸着により形成されている。また、エミッタコンタクト層１０９上には、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ等のエミッタ電極１５１が形成され、エミッタキャップ層１０８周辺のエミッタ層１０７の露出した部分には、ベース層１０６にオーミック接触するようにエミッタ層１０７上から熱拡散させて形成されたＰｔ／Ｔｉ／Ｐｔ／Ａｕ等がベース電極１５２として形成されている。
【００５６】
コレクタ層４１０は、サブコレクタ層１０２上に形成された第１のコレクタ層４０３と、第１のコレクタ層４０３上に形成された第２のコレクタ層１０４と、第２のコレクタ層１０４とベース層１０６との間に形成された第３のコレクタ層１０５とから構成される。
【００５７】
ここで、第１のコレクタ層４０３は、第３のコレクタ層１０５及び第２のコレクタ層１０４を構成する半導体と異なる半導体から構成される。例えば、第１のコレクタ層４０３は、サブコレクタ層１０２の不純物濃度以上の５×１０18ｃｍ-3の不純物濃度で不純物ドープされた膜厚３０ｎｍのＩｎＧａＡｓから構成される。このとき、第１のコレクタ層４０３のＩｎの組成比を上げると格子不整合が大きくなり、その後に形成されるベース層１０６及びエミッタ層１０７の結晶性が悪くなる。そのため、第１のコレクタ層４０３の膜厚は臨界膜厚を超えないことが重要である。第１のコレクタ層４０３の膜厚は３０ｎｍであり、Ｉｎ組成比は０．３より小さい、例えば０．２４とされるので、結晶性を悪化させることなく第１のコレクタ層４０３上の層を形成することが可能となる。
【００５８】
次に、上記のような構造を有するＨＢＴの製造方法について図４を参照しながら説明する。図４は、ＨＢＴの製造方法を示す断面図である。
【００５９】
まず、図４（ａ）に示すように、ＭＢＥ法（分子線エピタキシ法）もしくはＭＯＣＶＤ法（有機金属化学気相成長法）等の結晶成長法により、半絶縁性ＧａＡｓ基板１０１上に、ｎ型不純物が５×１０18ｃｍ-3の高濃度でドープされたｎ+型ＧａＡｓからなるサブコレクタ層１０２と、５×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚３０ｎｍのＩｎＧａＡｓからなる第１のコレクタ層４０３と、５×１０16ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚４００ｎｍのＧａＡｓからなる第２のコレクタ層１０４と、５×１０15ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚６００ｎｍのＧａＡｓからなる第３のコレクタ層１０５と、４×１０19ｃｍ-3の不純物濃度でｐ型に不純物ドープされた膜厚１００ｎｍのＧａＡｓからなるベース層１０６と、３×１０17ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚５０ｎｍのＩｎＧａＰからなるエミッタ層１０７と、３×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓからなるエミッタキャップ層１０８と、１×１０19ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓからなるエミッタコンタクト層１０９とを順に積層する。
【００６０】
次に、図４（ｂ）に示すように、エミッタ島領域をフォトレジストマスク１４１で保護し、燐酸・過酸化水素・水の混合溶液でエミッタコンタクト層１０９及びエミッタキャップ層１０８の一部を順次エッチングし、エミッタ島領域を形成する。このとき、エミッタ層１０７は殆どエッチングされない。
【００６１】
次に、図４（ｃ）に示すように、別のフォトレジストマスク１４２でベース島領域を保護し、水で希釈した塩酸によりエミッタ層１０７の一部を選択的にエッチングした後、そのエミッタ層１０７をマスクに、ベース層１０６、第３のコレクタ層１０５及び第２のコレクタ層１０４の一部をクエン酸・過酸化水素・水の混合液で順次除去し、ベース島領域を形成する。このとき、ベース島領域を形成するエッチングは、ＩｎＧａＡｓから構成される第１のコレクタ層４０３がエッチングストッパ層として機能する、クエン酸・過酸化水素系のエッチング液に対してエッチングストップする選択エッチングであるため、従来の技術と比較してベース島領域を形成する際のエッチング深さ精度を大幅に向上させることができる。
【００６２】
次に、図４（ｄ）に示すように、製造されるＨＢＴを他のＨＢＴから電気的に分離するために、素子分離領域１５４を形成する。すなわち、フォトレジストマスク１４３を形成した後、サブコレクタ層１０２に加速電圧１００ｋｅＶ、ドーズ量６×１０13ｃｍ-2のイオン注入条件でＨｅイオン注入を行う。
【００６３】
次に、図４（ｅ）に示すように、コレクタ電極１５３が形成される領域を開口するフォトレジストマスクを形成した後、第１のコレクタ層４０３上にコレクタ電極１５３としてのＡｕＧｅ／Ｎｉ／Ａｕを蒸着により形成し、フォトレジストマスク上の金属をリフトオフしてコレクタ電極１５３を形成する。このとき、ＩｎＧａＡｓから構成される第１のコレクタ層４０３を最終的に除去する必要はなく、コレクタ電極１５３形成部分の第１のコレクタ４０３層を残し、バンドギャップの小さいＩｎＧａＡｓ上にコレクタ電極１５３を形成することによって、コレクタコンタクト抵抗を下げることが可能である。以降は一般的なＨＢＴの製造方法であるため詳しい説明は省略するが、エミッタ電極１５１及びベース電極１５２を順次形成する工程と、絶縁膜を形成する工程を経て、ＨＢＴが形成される。
【００６４】
以上のように、本実施の形態のＨＢＴによれば、第１の実施の形態のＨＢＴと同様の理由により、再現性良く高歩留まりで製造することが可能な耐破壊性に優れたＨＢＴを実現することができる。
【００６５】
また、本実施の形態のＨＢＴによれば、第１のコレクタ層４０３にバンドギャップの小さいＩｎＧａＡｓが用いられるので、第１の実施の形態のＨＢＴよりも低抵抗なＨＢＴを作成することが可能となる。
【００６６】
以上、本発明のＨＢＴについて、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【００６７】
例えば、上記実施の形態のＨＢＴでは、第１のコレクタ層を構成する半導体としてＩｎＧａＰ単層及びＩｎＧａＡｓを例示したが、サブコレクタ層１０２と接し、ディスオーダされた構造を有するドープされた又はノンドープのＩｎＧａＰと、第２のコレクタ層１０４と接し、このＩｎＧａＰよりも高い不純物濃度のＧａＡｓとの積層体で構成されても良い。
【００６８】
また、上記実施の形態のＨＢＴでは、第１のコレクタ層を構成する半導体としてＩｎＧａＰ及びＩｎＧａＡｓを例示したが、ＡｌＧａＡｓであっても同様の効果が得られることは言うまでもない。例えば、第１のコレクタ層は、サブコレクタ層の不純物濃度以上の不純物濃度で不純物ドープされたＡｌＧａＡｓから構成されてもよい。第１のコレクタ層としてＡｌＧａＡｓを用いる場合には、ウェットエッチにおいてはエッチング液としてクエン酸・過酸化水素系のエッチング液を用い、ドライエッチにおいては塩素系のエッチングガスを用いる。これにより、第１のコレクタ層がエッチングストッパ層として機能し、ＩｎＧａＰ及びＩｎＧａＡｓを用いたときと同様にベース島領域形成時のエッチング加工精度を大幅に向上させることができる。
【００６９】
また、上記実施の形態のＨＢＴでは、第３のコレクタ層１０５を構成する半導体として低不純物濃度で単層構造の半導体を例示したが、不純物濃度がベース層との界面から第２のコレクタ層１０４との界面に向かって段階的に高くなる２層以上の積層構造の半導体であってもよい。また、不純物濃度がベース層との界面から第２のコレクタ層１０４との界面に向かってグレーディドに変化する構造の半導体であってもよい。
【００７０】
また、上記実施の形態では、エミッタ層１０７を構成する半導体としてＩｎＧａＰを例示したが、ＡｌＧａＡｓから構成されても同様の効果が得られることは言うまでもない。
【００７１】
また、上記実施の形態では、第１のコレクタ層の一部をウェットエッチングにより除去したが、ドライエッチングにより除去してもよい。第１のコレクタ層がＩｎＧａＡｓから構成される場合には、塩素系のエッチングガスが用いられる。
【産業上の利用可能性】
【００７２】
本発明は、ヘテロ接合バイポーラトランジスタに利用でき、特にＧＳＭ方式の端末送信部におけるパワー増幅器等に利用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施の形態に関わるＨＢＴの構造を示す断面図である。
【図２】同実施の形態に関わるＨＢＴの製造方法を示す断面図である。
【図３】本発明の第２の実施の形態に関わるＨＢＴの構造を示す断面図である。
【図４】同実施の形態に関わるＨＢＴの製造方法を示す断面図である。
【図５】従来のＨＢＴの構造を示す断面図である。
【図６】ＨＢＴのＶｃ−Ｉｃ曲線及び破壊曲線を示す図である。
【図７】ＨＢＴでの電界強度シミュレーション結果を示す図である。
【図８】耐破壊性に優れたＨＢＴの構造を示す断面図である。
【図９】ＨＢＴでの電界強度シミュレーション結果を示す図である。
【符号の説明】
【００７４】
１０１、２０１、３０１    基板
１０２、２０２、３０２    サブコレクタ層
１０３、３０４、４０３    第１のコレクタ層
１０４、３０５    第２のコレクタ層
１０５    第３のコレクタ層
１０６、２０７、３０６    ベース層
１０７、２０８、３０７    エミッタ層
１０８、２０９、３０８    エミッタキャップ層
１０９、２１０、３０９    エミッタコンタクト層
１１０、２０３、３０３、４１０    コレクタ層
１４１、１４２、１４３    フォトレジストマスク
１５１、２５１、３５１    エミッタ電極
１５２、２５２、３５２    ベース電極
１５３、２５３、３５３    コレクタ電極
１５４、２５４、３５４    素子分離領域
【図１】
2007173624.tif 000003
【図２】
2007173624.tif 000004
【図３】
2007173624.tif 000005
【図４】
2007173624.tif 000006
【図５】
2007173624.tif 000007
【図６】
2007173624.tif 000008
【図７】
2007173624.tif 000009
【図８】
2007173624.tif 000010
【図９】
2007173624.tif 000011