(57)【要約】【課題】  意図しない磁化反転を抑制可能な磁気メモリを提供する。【解決手段】  磁気ヨーク８は、第１配線６及び第２配線７の基準面ＳＳ上の部分と、磁気抵抗効果素子５とを覆っており、磁気抵抗効果素子５の厚み方向に垂直な全方位に位置している。したがって、磁気抵抗効果素子５や第１配線６及び第２配線７の基準面ＳＳ上の部分への外部磁界の導入が抑制される。この構造では、磁気抵抗効果素子５における感磁層の意図しない磁化反転を抑制することができる。【選択図】  図４
2007173599.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶領域を配列してなる磁気メモリにおいて、
個々の前記記憶領域は、
第１配線と、
第２配線と、
前記第１配線と前記第２配線との間に配置され、且つ、前記第１配線と前記第２配線に電気的に接続され、基準面上に形成された磁気抵抗効果素子と、
前記第１配線及び前記第２配線の前記基準面上の部分と、前記磁気抵抗効果素子とを覆い、前記磁気抵抗効果素子の厚み方向に垂直な全方位に位置する磁気ヨークと、
を備えていることを特徴とする磁気メモリ。
【請求項２】
前記第１及び第２配線は、前記基準面に対して垂直に延びる垂直配線をそれぞれ有していることを特徴とする請求項１に記載の磁気メモリ。
【請求項３】
前記垂直配線が接続される回路素子を有する半導体基板と、
前記半導体基板と前記磁気抵抗効果素子との間に介在する磁性層と、
を備えることを特徴とする請求項２に記載の磁気メモリ。
【請求項４】
感磁層の面積が０．０１μｍ２以下であることを特徴とする請求項１乃至３のいずれか１項に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリに関する。
【背景技術】
【０００２】
現在、コンピュータや通信機器などの情報処理装置に用いられている汎用メモリとしてはＤＲＡＭ、ＳＲＡＭなどの揮発性メモリが使用されている。しかしながら、ＤＲＡＭなどの揮発性メモリでは、記憶を保持するためにリフレッシュを行うなど、絶えず電流を供給しておく必要が有り、また、電源を切った場合、全ての情報が失われる。そのため、情報を記憶する手段、すなわち、不揮発性のメモリを別に設ける必要が有り、フラッシュＥＥＰＲＯＭやハードディスク装置などが現在用いられている。これら不揮発性メモリにおいては情報処理の高速化に伴ってアクセスの高速化が重要な課題となっている。
【０００３】
しかしながら、これらの不揮発性メモリはアクセス速度、信頼性、消費電力などの点で、いまだ不十分である。
【０００４】
さらに携帯情報機器の急速な普及および高性能化にともない、いつでも何処でも情報処理が行える、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められている。この様な機器の開発におけるキーデバイスとして、信頼性の高い高速、大容量不揮発メモリの開発が強く求められている。
【０００５】
不揮発メモリの高速化に有効な技術としては、強磁性体層の磁化容易軸に沿った磁化の方向によって情報を記憶する磁性薄膜素子が、マトリックス状に配列されたＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が有望視されている。ＭＲＡＭでは２つの強磁性体の、磁化の向きによって情報を記憶する。微小な強磁性体の磁化反転速度は２ｎｓｅｃ以下と言われており、高速メモリとしての可能性がある。記憶情報の読み出しには、基準の磁化の向きに対して、感磁層の磁化の向きが、平行化か反並行かによる抵抗変化が生じるのを電流または電圧の変化として検出する。
【０００６】
ＭＲＡＭには、巨大磁気抵抗（ＧＭＲ；Ｇｉａｎｔ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いるものがある。ＧＭＲ効果を用いたＭＲＡＭとしては、特許文献１に示されたものが知られている。ＧＭＲ効果とは、磁化容易軸に平行な２つの磁性層の磁化方向が平行な場合に抵抗値が最小になり、反平行の場合最大になる現象である。ＧＭＲ効果を用いたＭＲＡＭには２つの強磁性体の保持力の差を利用して情報を書き込み／読み出しをおこなうＰｓｅｕｄｏ  ｓｐｉｎ  ｖａｌｖｅ型、非磁性層を挟んで反強磁性層との反強磁性結合により磁化方向を固定し固定層と外部磁界により磁化方向が変わる自由層をもったＳｐｉｎ  Ｖａｌｖｅ型がある。
【０００７】
ＧＭＲ効果を用いたＭＲＡＭでは抵抗値の変化を電流値または電圧値の変化により読み取る。また、いずれの場合も情報を書き込むためには、配線を流れる電流による誘導磁界（電流磁界）により磁性層の磁化方向を反転させる方法が取られている。
【０００８】
ＧＭＲでの抵抗変化をさらに改善するために、強磁性トンネル（ＴＭＲ；Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を利用したＭＲＡＭが提案されている。ＴＭＲ効果は、薄い絶縁層を挟んだ２つの強磁性層間の、磁化方向の相対角度により絶縁層を介して流れるトンネル電流が変化する現象である。磁化方向が平行な場合に抵抗値が最小になり、反平行の場合最大になる。ＴＭＲでは例えばＣｏＦｅ／Ａｌ酸化物／ＣｏＦｅにおいて抵抗変化率４０％以上と大きく、また抵抗値が高いため、ＭＯＳ−ＦＥＴなどの半導体デバイスと組み合わせた場合のインピダンスマッチングが取りやすい。そのため、ＧＭＲと比較して高出力化が容易で、記憶容量やアクセス速度の向上が期待されている。ＴＭＲ効果を用いたＭＲＡＭは、特許文献２及び特許文献３に記載されている。
【０００９】
ＴＭＲ効果を用いたＭＲＡＭでは、配線の電流磁界により、磁性膜の磁化方向を所定の方向に変化させて情報を記憶する方法が取られている。記憶された情報の読み出しには、絶縁層に垂直な方向に電流を流し、薄膜磁性素子の抵抗値の変化を検出することによって情報を読み出す方法が取られている。
【００１０】
多くのＭＲＡＭは、格子状に配線されたビット線とワード線の交点にＴＭＲ素子を配置した構造を有する。通常のＴＭＲ素子は、２つの強磁性層間に非磁性層を有する強磁性層／非磁性絶縁層／強磁性層の三層構造からなる。強磁性層は、通常は厚さ１０ｎｍ以下の遷移金属磁性元素（Ｆｅ、Ｃｏ、Ｎｉ）又は遷移金属磁性元素の合金（ＣｏＦｅ、ＣｏＦｅＮｉ、ＮｉＦｅ等）からなり、非磁性絶縁層は、Ａｌ２Ｏ３やＭｇＯ等からなる。
【００１１】
ＴＭＲ素子を構成する一方の強磁性層（固定層）は、磁化の向きを固定しており、他方の強磁性層（感磁層又は自由層）は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層（ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ等）を一方の強磁性層に付与した交換結合型が良く用いられる。
【００１２】
メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する２つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら２つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。
【００１３】
したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。
【００１４】
「１」、「０」の情報の書き込みは、ＴＭＲ素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子の感磁層の磁化の向きを回転させることで行うことが、従来、行われている。
【００１５】
素子を高集積化して高密度のメモリの実現を図る場合、磁気抵抗効果素子の微小化に伴って磁性層の長さと厚みの比率が小さくなることにより、反磁界が増大し、磁性体の磁化方向を変えるための磁界強度が増大し、大きな書き込み電流が必要となる。
【００１６】
書き込み電流を低減するため、感磁層の磁化方向を情報の「１」、「０」に対応するように変える書き込み動作において、磁性体に磁界を印加することによる磁化反転方法の他、スピン偏極電流によるスピントランスファートルクを用いたスピン注入磁化反転が知られている。
【００１７】
情報の読み出し方法としては各セルに読み出し選択トランジスタを設け、選択セルの読み出しトランジスタのみを導通状態にして、選択セルの磁気抵抗効果素子の抵抗を読み取る方式が一般的である。
【００１８】
スピントランスファートルクとは、一方の強磁性体から非磁性層を介して他方の強磁性体に電流を流した場合、他方の強磁性体の磁化方向を変えようとするトルクである。したがって、注入電流のスピンの向きを制御すれば、他方の磁性体の磁化の向きを変更することが可能とされている。
【００１９】
例えば、微小な強磁性層／非磁性層／強磁性層からなる積層体の膜面に垂直な方向に電流を流すと強磁性体の磁化反転が生じる。この現象はスピン注入磁化反転と呼ばれており、強磁性層と非磁性層との接合面において上向きスピン（アップスピン）の電子と下向きスピン（ダウンスピン）の電子のエネルギー状態が異なるため、アップスピンおよびダウンスピンの電子の透過率や反射率が異なりスピン分極電流が流れる。
【００２０】
強磁性層に流れ込んだスピン分極電流のスピン偏極電子は強磁性層の電子と交換相互作用をして電子間にトルクが発生し磁化反転が生じる。これはオープンな電流磁界による磁化反転とは異なり、磁性体内部の電流により磁化反転がおきるため、隣接セルへの影響が小さく、素子の微小化に伴って書き込み電流が増大しにくく、逆に微小化により書き込み電流を減少させることができる。したがって、情報を記録する方法としてスピン注入磁化反転を用いることにより、高密度の磁気メモリを実現することができる。
【００２１】
スピントランスファートルクを利用して、強磁性体の磁化の向きを変える方法としては、（Ｉ）緩和スイッチ（Ｒｅｌａｘｉｎｇ  Ｓｗｉｔｃｈｉｎｇ）法、（ＩＩ）歳差スイッチ（Ｐｒｅｃｅｓｓｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ）法、（ＩＩＩ）緩和歳差スイッチ（Ｒｅｌａｘｉｎｇ−Ｐｒｅｃｅｓｓｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ）法などが知られている。
【００２２】
緩和スイッチ法では、感磁層の磁化の向きを、固定層からのスピントランスファートルクで制御するが、固定層の磁化の向きは膜面内にあり、感磁層の磁化容易軸と平行である。したがって、感磁層の磁化の向きを反転させる場合、反転の初期段階において、スピントランスファートルクと、磁化を有効磁界方向に向けようとするＳｐｉｎ  Ｒｅｌａｘｉｎｇが競合する。また、固定層の磁化の向きと感磁層の磁化の向きが平行に近い反転の初期段階では、スピントランスファートルクが小さいため、反転に時間を要する。すなわち、緩和スイッチ法では、これらの力に抗しながら平衡状態へ徐々に磁化の向きを変更させていくので、磁化の向きを反転させるためには、大きな電流が必要となる。磁化反転に必要なスピントランスファートルクの大きさはＬＬＧ（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ）方程式に含まれるギルバート減衰定数に比例する。
【００２３】
歳差スイッチ法では、感磁層の磁化の向きを、固定層からのスピントランスファートルクで制御するが、固定層の磁化の向きは、膜面に対して垂直方向であり、感磁層の磁化容易軸に対して垂直である。スピントランスファートルクによって、感磁層の磁化の向きが、膜面に対して垂直成分を持ち、その反磁界によって、膜面内方向に回転を始める。スピントランスファートルクは、感磁層の磁化が面内で回転しても一定であるため、短時間で磁化反転が可能である。しかしながら、スピントランスファートルクは、感磁層の磁化反転後においても電流が流れている限り作用するため、電流の通電時間によっては感磁層の磁化が再反転してしまう。したがって、この方法では、非常に精密な電流の時間制御が要求される。
【００２４】
そこで考えられた緩和歳差スイッチ法は、歳差スイッチ法において、外部磁界を感磁層の磁化困難軸方向に印加する。この場合、歳差スイッチ法で要求された電流の精緻な時間制御を必要としないが、スピントランスファートルクの精密な制御が必要とされる。
【００２５】
このような磁気メモリは、例えば、下記非特許文献１、非特許文献２に記載されている。
【特許文献１】米国特許５，３４３，４２２号明細書
【特許文献２】米国特許５，６２９，９２号明細書
【特許文献３】特開平９−９１９４９号公報
【非特許文献１】Ｗ．Ｃ．  Ｊｅｏｎｇ，  Ｊ．Ｈ．Ｐａｒｋ，  Ｊ．Ｈ．Ｏｈ，  Ｇ．Ｔ．Ｊｅｏｎｇ，  Ｈ．Ｓ．  Ｊｅｏｎｇ  ａｎｄ  Ｋｉｎａｍ  Ｋｉｍ、  ″Ｈｉｇｈｌｙ  ｓｃａｌａｂｌｅ  ＭＲＡＭ  ｕｓｉｎｇ  ｆｉｌｅｄ  ａｓｓｉｓｔｅｄ  ｃｕｒｅｎｔ  ｉｎｄｕｃｅｄ  ｓｗｉｔｃｈｉｎｇ″、Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，  ｐ．１８４−１８５，  ２００５
【非特許文献２】森瀬博史、中村志保″第２９回日本磁気学会学術講演概要集″、Ｐ１８３、２００５
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、従来の磁気メモリを高密度化するためには、感磁層の磁化反転に必要な電流を磁気抵抗効果素子の大きさに比例して小さくする必要がある。この場合、磁気抵抗効果素子の磁化反転閾値が低下するため、不要な外部磁界の影響によって、意図しない磁化反転が生じる可能性があり、記憶したデータにエラーが発生するという問題がある。
【００２７】
本発明は、このような課題に鑑みてなされたものであり、意図しない磁化反転を抑制可能な磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【００２８】
上述の課題を解決するため、本発明に係る磁気メモリは、複数の記憶領域を配列してなる磁気メモリにおいて、個々の記憶領域は、第１配線と、第２配線と、第１配線と第２配線との間に配置され、且つ、第１配線と第２配線に電気的に接続され、基準面上に形成された磁気抵抗効果素子と、第１配線及び第２配線の基準面上の部分と、磁気抵抗効果素子とを覆い、磁気抵抗効果素子の厚み方向に垂直な全方位に位置する磁気ヨークとを備えていることを特徴とする。
【００２９】
この磁気メモリによれば、磁気ヨークが第１配線及び第２配線の基準面上の部分と、磁気抵抗効果素子とを覆い、磁気抵抗効果素子の厚み方向に垂直な全方位に位置しているので、磁気抵抗効果素子や第１配線及び第２配線の基準面上の部分への外部磁界の導入が抑制される。したがって、磁気抵抗効果素子における感磁層の意図しない磁化反転を抑制することができる。
【００３０】
第１及び第２配線は、基準面に対して垂直に延びる垂直配線をそれぞれ有していることが望ましい。第１及び第２配線は垂直方向に抜けて、外部回路に接続されるため、磁気ヨークに磁気抵抗効果素子の周囲を囲ませることができる。
【００３１】
本発明の磁気メモリは、垂直配線が接続される回路素子を有する半導体基板と、半導体基板と磁気抵抗効果素子との間に介在する磁性層とを備えることが好ましい。この場合、回路素子が形成される半導体基板から磁気抵抗効果素子へ導入される磁界を、磁性層によって遮断することができる。
【００３２】
なお、このような外部磁界シールド構造は、高密度化された磁気メモリで特に有効となる。すなわち、感磁層の面積が０．０１μｍ２以下であることが好ましい。
【発明の効果】
【００３３】
本発明によれば、磁化反転に必要な電流量を低減可能な磁気メモリを提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下、実施の形態に係る磁気メモリについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。実施の形態に係る磁気メモリは、Ｘ列Ｙ行の複数の記憶領域Ｐ（Ｘ，Ｙ）を配列してなり、各記憶領域Ｐ（Ｘ，Ｙ）は磁気抵抗効果素子５を備えている。
【００３５】
図１は、１つの記憶領域Ｐ（Ｘ，Ｙ）の斜視図である。
【００３６】
個々の記憶領域Ｐ（Ｘ，Ｙ）は、第１配線６と、第２配線７と、第１配線６の途中位置６ａと第２配線７との間に配置され、且つ、第１配線６の途中位置６ａと第２配線７に電気的に接続された磁気抵抗効果素子５と、スピン注入によって磁気抵抗効果素子５における感磁層の磁化の向きが変化するよう、磁気抵抗効果素子５に設けられたスピンフィルタＦＬとを備えている。
【００３７】
第１配線６はＸ軸に沿って延びており、第２配線７もＸ軸に沿って延びている。各配線６，７の幅方向はＹ軸に平行であり、厚み方向はＺ軸に平行である。
【００３８】
第１配線６の途中位置６ａと第２配線７との間に電流を流すと、双方の配線６，７をそれぞれ囲むように磁界Ｅ６，Ｅ７が発生する。すなわち、磁界Ｅ６，Ｅ７はＸ軸を囲むように発生し、その向きは磁気抵抗効果素子５における感磁層の位置ではＹ軸に略平行となる。
【００３９】
第１配線６の両端はそれぞれ端子ＶＷと端子ＶＲに接続され、第２配線７の一端は端子ＶＣに接続され、他端は磁気抵抗効果素子５の下面に接続されている。第２配線７の一端と端子ＶＣとの間にはスイッチ（電界効果トランジスタ：回路素子）ＱＲが介在している。
【００４０】
情報の読み出し時には、情報の書き込み用端子ＶＷを開放する。
【００４１】
書き込み用端子ＶＷを開放した状態で、端子ＶＣの電位を読み出し用端子ＶＲの電位に対して相対的に高くし、スイッチＱＲをＯＮすると、第２配線７の端子ＶＣから磁気抵抗効果素子５を介して第１配線６の読み出し用端子ＶＲに情報読み出し電流ＩＲ１が流れ、互いに同一回転方向の磁界Ｅ６及び磁界Ｅ７が発生する。情報の読み出し時における磁界Ｅ６及び磁界Ｅ７は、Ｘ軸正方向に進む方向に共に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子５の位置における磁界Ｅ６，Ｅ７は互い相殺する。なお、磁界Ｅ６，Ｅ７は磁気ヨーク内を通っている。このような磁気ヨークは、第1及び／又は第２配線６，７の長手方向を囲み、感磁層２の厚み方向に垂直な方向の延長線上に位置する端部を有している。第1及び／又は第２配線６，７を電流が流れることによって、配線の周囲を囲むように発生した磁力線は、磁気ヨーク内を通り、その端部から感磁層内に導かれる。
【００４２】
一方、書き込み用端子ＶＷを開放した状態で、端子ＶＣの電位を、読み出し用端子ＶＲの電位に対して相対的に低くし、スイッチＱＲをＯＮすると、第１配線６の読み出し用端子ＶＲから磁気抵抗効果素子５を介して第２配線７の端子ＶＣに情報読み出し電流ＩＲ２が流れ、互いに同一回転方向の磁界Ｅ６及び磁界Ｅ７が発生する。情報の読み出し時における磁界Ｅ６及び磁界Ｅ７は、Ｘ軸負方向に進む方向に共に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子５の位置における磁界Ｅ６，Ｅ７は互い相殺する。
【００４３】
このように、情報の読み出し時には、第１配線６及び第２配線７を流れる読み出し電流ＩＲ１，ＩＲ２の向きが同一であって、第１配線６及び第２配線７の周囲の磁界Ｅ６，Ｅ７が、磁気抵抗効果素子５の感磁層内において相殺されるように配置されている。情報読み出し時においては、双方の磁界Ｅ６，Ｅ７が相殺しているので、感磁層の磁化の向きを変更する力が弱くなり、したがって、ノイズの混入や読み出し電流の増加によっても感磁層の磁化反転が生じず、磁気メモリの信頼性を向上させることができる。
【００４４】
逆に、情報の書き込み時には、情報の読み出し用端子ＶＲを開放する。読み出し用端子ＶＲを開放した状態で、端子ＶＣの電位を書き込み用端子ＶＷの電位に対して相対的に高くし、スイッチＱＲをＯＮすると、第２配線７の端子ＶＣから磁気抵抗効果素子５を介して第１配線６の書き込み用端子ＶＷに情報書き込み電流ＩＷ０が流れ、互いに逆回転方向の磁界Ｅ６及び磁界Ｅ７が発生する。このとき、情報の書き込み時における磁界Ｅ６はＸ軸負方向に進む方向に右回りであり、磁界Ｅ７はＸ軸正方向に進む方向に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子５には、Ｙ軸負方向の向き磁界が作用する。
【００４５】
一方、読み出し用端子ＶＲを開放した状態で、端子ＶＣの電位を、書き込み用端子ＶＷの電位に対して相対的に低くし、スイッチＱＲをＯＮすると、第１配線６の書き込み用端子ＶＷから磁気抵抗効果素子５を介して第２配線７の端子ＶＣに情報書き込み電流ＩＷ１が流れ、互いに逆回転方向の磁界Ｅ６及び磁界Ｅ７が発生する。このとき、情報の書き込み時における磁界Ｅ６はＸ軸正方向に進む方向に右回りであり、磁界Ｅ７はＸ軸負方向に進む方向に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子５には、Ｙ軸正方向の向き磁界が作用する。
【００４６】
ここで、第１配線６及び第２配線７は、情報の書き込み時には、第１配線６及び第２配線７を流れる電流ＩＷ０、ＩＷ１の向きが逆向きであって、第１配線６及び第２配線７の周囲の磁界Ｅ６，Ｅ７の双方が、感磁層の磁化の向きをスピン注入によって変更する力（スピンランスファートルク）をアシストするように配置されている。特定の偏極したスピンは、スピンフィルタＦＬを透過又は反射して、感磁層内へ注入され、スピントランスファートルクを発生する。したがって、情報の書き込み時においては、スピン注入時の磁化の向きの変更力に加えて、第１配線６及び第２配線７を流れる電流に起因する磁界Ｅ６，Ｅ７のアシスト力によって、感磁層の磁化の向きが容易に変更される。
【００４７】
なお、スピン注入磁化反転を伴った磁気抵抗効果素子では、強磁性体を含む積層体の膜面に垂直な方向に電流を流すことにより強磁性体の磁化方向を反転させる。強磁性層と非磁性層との接合面においてアップスピン電子とダウンスピン電子の透過率の違いにより、スピン分極電流が流れる。強磁性層に流れ込んだスピン分極電流のスピン偏極電子は強磁性層の電子と交換相互作用をして電子間にトルクが発生し磁化反転が生じる。強磁性層の磁化反転の方向は、積層体に流す書き込み電流ＩＷ０，ＩＷ１の方向により決定される。したがって、電流の向きにより強磁性体の磁化方向の平行／反平行を制御でき、情報を記録することができる。
【００４８】
図２は、磁気抵抗効果素子５の縦断面図（磁化の向き平行時）（ａ）、磁気抵抗効果素子５の縦断面図（磁化の向き反平行時）（ｂ）である。
【００４９】
磁気抵抗効果素子５は、トンネルバリア層を構成する絶縁層３を、感磁層２と固定層４とで挟んだ構造を有する。固定層４は、強磁性層４ａと、磁化の向きを固定化させるために強磁性層４ａに接合した反強磁性層４ｂとを備えており、磁気抵抗効果素子５はＴＭＲ素子を構成している。すなわち、磁気抵抗効果素子５は、感磁層２と（第１）固定層４との間に絶縁層３を備えたＴＭＲ素子である。ＴＭＲ素子は、記憶された感磁層２の磁化の向きと固定層４の磁化の向きとの相違に応じて、読み出し時に絶縁層３をトンネルバリア層として通過する電子割合が異なる現象を利用した素子であり、高感度の記憶情報検出を行うことができる。
【００５０】
なお、図１に示したスピンフィルタＦＬは、固定層と非磁性層を接合してなり、この非磁性層は感磁層２に接合している。スピンフィルタＦＬを通過した電子は、ＴＭＲ素子に導入されるため、感磁層２の磁化の向きと固定層４の磁化の向きの平行、反平行に応じて、情報の書き込み・読み出しを行うことができる。
【００５１】
メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する固定層４と感磁層２の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか（図２（ａ））、反平行であるか（図２（ｂ））に依存して規定される。固定層４と感磁層２の磁化の向きが反平行の時（図２（ｂ））、磁化の向きが平行の時に比べて（図２（ａ））、厚み方向の電気抵抗Ｒの値が大きい。換言すれば、平行時の抵抗Ｒは閾値Ｒ０以下であり、反平行時の抵抗Ｒは閾値Ｒ０よりも大きくなる。したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流ＩＲ（ＩＲ１又はＩＲ２）を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。例えば、低抵抗の平行状態を「０」、高抵抗の反平行状態を「１」とする。
【００５２】
なお、図１に示した磁界Ｅ６，Ｅ７について補足説明すると、第１配線６及び第２配線７を流れることによって発生する磁界Ｅ６，Ｅ７は、略同一平面（ＹＺ平面）内において発生しているが、厳密には配線の長手方向（Ｘ軸）に沿ってずれている。すなわち、感磁層２内における磁界の相殺は、完全ではない。
【００５３】
本例では、個々の記憶領域Ｐ（Ｘ，Ｙ）の記憶部は、磁気抵抗効果素子５を囲む磁気ヨーク８を備えているので、各配線６，７を流れることによって発生した各磁界Ｅ６，Ｅ７が磁気ヨーク８（図４参照）内に引き込まれ、感磁層２を含む磁気抵抗効果素子５に集中して磁界Ｅ６，Ｅ７を与えている。すなわち、情報の読み出し時における感磁層２内における磁界Ｅ６，Ｅ７が近接し、その相殺が効率的に行われている。また、上述の磁界アシストを用いたスピン注入型の磁気メモリにおいては、情報の書き込み時において、磁気ヨークを用いることにより、感磁層２内における磁界Ｅ６，Ｅ７を近接させ、合成磁界強度を増加させて、書き込み電流を著しく低減することができる。
【００５４】
磁界アシストがない場合のスピン注入磁化反転に要する書き込み電流の閾値は５×１０７Ａ／ｃｍ２であるが、磁界アシストをスピン注入と同時に用いた場合にはスピン注入磁化反転に要する書き込み電流の閾値は２．５×１０７Ａ／ｃｍ２となった。なお、断面Ｕ字型であって配線６，７の長手方向に垂直な箇所が開放した磁気ヨークを用いた場合には、スピン注入磁化反転に要する書き込み電流の閾値は５×１０６Ａ／ｃｍ２となった。すなわち、磁気ヨークと磁界アシストを用いたスピン注入磁化反転型の磁気メモリの書き込み電流の大きさは、磁界アシストがない場合の書き込み電流の１／１０、磁界アシストがあって磁気ヨークがない場合の書き込み電流の１／５に低減することができた。
【００５５】
図３は、磁気抵抗効果素子５を含む素子主要部の縦断面構成を示す図である。
【００５６】
この素子主要部は、反強磁性層４ｂ上に積層した強磁性層４ａ、絶縁層３、感磁層２からなるＴＭＲ素子と、ＴＭＲ素子上に積層した非磁性導電層４１及び固定層４０からなるスピンフィルタＦＬとを備えている。固定層４、４１の磁化の向きはＹ軸に平行である。
【００５７】
なお、上述の第１配線６及び第２配線７は、磁気抵抗効果素子５の位置において、固定層４の磁化の向き（Ｙ軸）及び厚み方向（Ｚ軸）の双方に垂直な方向（Ｘ軸）に延びている。第１配線６及び第２配線７の長手方向（Ｘ軸）を囲む方向は、感磁層２の位置において、固定層４の磁化の向きに一致するため、情報書き込み時に第１配線６及び第２配線７に通電を行った場合には、磁化の向きの変更を有効にアシストすることができる。
【００５８】
また、スピンフィルタＦＬは、感磁層２上に設けられた非磁性導電層４１と、非磁性導電層４１に接触した（第２）固定層４０とを備え、この第２固定層４０の磁化容易軸の向き（Ｙ軸）は、（第１）固定層４の磁化容易軸の向き（Ｙ軸）と平行である。したがって、感磁層２内に電子を注入する場合、特定の方向にスピンが偏極したスピン偏極電流が感磁層２内に注入され、感磁層２の電子との相互作用により磁化が反転する。
【００５９】
感磁層２の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔ、ＣｏＦｅＢなどの強磁性材料を用いることができる。感磁層２は配線層より膜面に垂直に流れる電流により磁化方向を変化させることができ、感磁層２の面積が小さいほど磁化反転のために必要な電流（電流の閾値）を小さくすることができる。
【００６０】
磁気ヨークによる外部磁界シールド構造は、高密度化された磁気メモリで特に有効となる。磁気メモリの高密度化の観点からも感磁層２の面積は０．０１μｍ２以下が好ましい。なお、感磁層２の面積が０．０１μｍ２を超えると、磁化反転に必要な閾値電流値が増大するために、情報の記録が困難になる。さらに感磁層２は厚みが小さいほど磁化反転のための電流の閾値を小さくすることができる。感磁層２の厚みは０．０１μｍ以下が好ましい。厚みが０．０１μｍを超えると磁化反転に必要な電流値が増大し、情報の記録が困難になる。
【００６１】
非磁性絶縁層３の材料としては、Ａｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物、例えばＡｌ２Ｏ３やＭｇＯが好適である。固定層４、４０の構造としては、反強磁性層を強磁性材料層に付与した交換結合型を用いることができる。また、反強磁性体の材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＮｉＭｎ、ＰｔＰｄＭｎ、ＲｕＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。非磁性層４１の材料としては、ＣｕやＲｕを用いることができる。各種配線材料としては、Ｃｕ、ＡｕＣｕ、Ｗ、Ａｌ等を用いることができる。非磁性導電層４１の材料としては、例えばＣｕを用いることができる。
【００６２】
図４は、密閉型の磁気ヨーク８を備えた記憶部の斜視図である。
【００６３】
下部絶縁層２００上に、第２配線７、磁気抵抗効果素子５、第１配線６を順次積層した後、これを覆う絶縁被覆を形成し、この上に磁気ヨーク８を形成する。磁気ヨークは磁気抵抗効果素子５とは離間している。磁気ヨーク８の側壁は、磁気抵抗効果素子５のＺ軸の周囲の全てにおいて連続しており、磁気ヨーク８の頂壁は側壁の頂面に設けられ、磁気抵抗効果素子５を封止している。
【００６４】
下部絶縁層２００及びこの上に形成された磁性層８０には、半導体基板１００（図７参照）に到達するスルーホールＨ１，Ｈ２，Ｈ３が設けられている。水平方向（ＸＹ平面内）に延びた第２配線７の一端は垂直配線Ａ１に接続され、垂直配線Ａ１はスルーホールＨ１を介して半導体基板１００内の素子（トランジスタＱＲ）に接続されている。水平方向に延びた第１配線６の一端は、垂直配線Ａ２に接続され、垂直配線Ａ２はスルーホールＨ２を介して半導体基板１００内の素子（端子ＶＷ）に接続されている。水平方向に延びた第１配線６の他端は、垂直配線Ａ３に接続され、垂直配線Ａ３はスルーホールＨ３を介して半導体基板１００内の素子（端子ＶＲ）に接続されている。
【００６５】
上述の密閉型の磁気ヨーク８を用いた場合、磁気抵抗効果素子５の外部からの漏れ磁束やノイズが、側方のいずれの方向から伝播してきても、磁気ヨーク８によって全てシールドされるため、信頼性に優れるという効果がある。
【００６６】
詳説すれば、磁気ヨーク８は、第１配線６及び第２配線７の基準面ＳＳ上の部分と、磁気抵抗効果素子５とを覆っており、磁気抵抗効果素子５の厚み方向に垂直な全方位に位置している。したがって、磁気抵抗効果素子５や第１配線６及び第２配線７の基準面ＳＳ上の部分への外部磁界の導入が抑制される。この構造では、磁気抵抗効果素子５における感磁層の意図しない磁化反転を抑制することができる。
【００６７】
また、第１配線６及び第２配線７は、基準面ＳＳに対して垂直に延びる垂直配線（Ａ２，Ａ３），Ａ１をそれぞれ有しており、第１配線６及び第２配線７は垂直方向に抜けて、外部回路に接続されるため、磁気ヨーク８に磁気抵抗効果素子５の周囲を囲ませることができる。
【００６８】
この磁気メモリは、垂直配線（Ａ２，Ａ３），Ａ１が接続される回路素子を有する半導体基板１００（図７参照）と、半導体基板１００と磁気抵抗効果素子５との間に介在する磁性層８０とを備えている。この場合、トランジスタ等の回路素子が形成される半導体基板１００から磁気抵抗効果素子５へ導入される磁界を、磁性層８０によって遮断することができる。なお、磁性層８０の材料は磁気ヨーク８と同一である。
【００６９】
なお、上述の磁気メモリは、磁気抵抗効果素子を高密度化しても、書き込み電流の増加が抑制でき、また、隣接する磁気抵抗効果素子に影響を与えず、また、アシスト磁界をスピン注入と共に用いるため、高速のアクセス速度を得ることができる。
【００７０】
図５は、第１配線６及び第２配線７の別の配置について示す記憶部近傍の斜視図である。
【００７１】
第１配線６と第２配線７とは直交しており、第１配線６の基準面ＳＳ上の部分の両端からは垂直配線Ａ２，Ａ３が延びており、第２配線７の基準面ＳＳ上の終端からは垂直配線Ａ１が延びている。
図６は、上記記憶領域Ｐを複数備えた磁気メモリの回路図である。
【００７２】
この磁気メモリは、スイッチＱＲの導通を制御するゲートに接続されたワード線ＷＬを備えており、ワード線ＷＬの電位はスイッチング回路ＳＷＣによって決定される。また、読み出し用端子ＶＲは第１ビット線ＢＬ１、書き込み用端子ＶＷは第２ビット線ＢＬ２、端子ＶＣは第３ビット線ＢＬ３に接続され、これらのビット線ＢＬ１，ＢＬ２，ＢＬ３の電位は制御回路ＣＯＮＴによって制御される。
【００７３】
なお、特定のアドレスの記憶領域Ｐ（Ｘ，Ｙ）に情報を書き込む場合（例えば「１」）、該当するＹ列目の記憶領域の読み出し用端子ＶＲを開放し、書き込み用端子ＶＷの電位を共通端子ＶＣに対して相対的に増加させ、スイッチング回路ＳＷＣがワード線ＷＬの電位を制御してＸ行目のスイッチＱＲをＯＮする。これにより、磁気抵抗効果素子５の感磁層の磁化の向きが固定層の磁化の向きに対して、例えば、「反平行」となり、「１」が書き込まれる。
【００７４】
「０」と書き込む場合には、これらの磁化の向きを、例えば、「平行」とする。すなわち、特定のアドレスの記憶領域Ｐ（Ｘ，Ｙ）に情報を書き込む場合（例えば「０」）、該当するＹ列目の記憶領域の読み出し用端子ＶＲを開放し、書き込み用端子ＶＷの電位を共通端子ＶＣに対して相対的に減少させ、スイッチング回路ＳＷＣがワード線ＷＬの電位を制御してＸ行目のスイッチＱＲをＯＮする。これにより、例えば、「０」が書き込まれる。
【００７５】
特定のアドレスの記憶領域Ｐ（Ｘ，Ｙ）の情報を読み出す場合、該当するＹ列目の記憶領域の書き込み用端子ＶＷを開放し、読み出し用端子ＶＲの電位を共通端子ＶＣに対して相対的に増加させ、スイッチング回路ＳＷＣがワード線ＷＬの電位を制御してＸ行目のスイッチＱＲをＯＮする。これにより、記憶領域Ｐ（Ｘ，Ｙ）に位置する磁気抵抗効果素子５に書き込まれた情報「１」「０」に応じた電流が、読み出し用端子ＶＲと共通端子ＶＣとの間を流れ、これに基づき記憶情報を判別することができる。なお、読み出し時の電流の向きは、これとは逆であってもよく、設計に応じて適宜設定すればよい。
【００７６】
なお、スイッチング回路ＳＷＣ及び制御回路ＣＯＮＴは、半導体基板内に形成される。
【００７７】
図７は、図６に示した磁気メモリのＶＩＩ−ＶＩＩ矢印縦断面図である。
【００７８】
読み出し配線７を構成する下部電極は、半導体基板１００上に形成された絶縁層２００を厚み方向に貫通する垂直配線Ａ１を介して、読み出しトランジスタＱＲのソース又はドレイン電極３４ａに接続されている。ここでは、ドレイン電極３４ａとする。読み出しトランジスタＱＲのゲート電極３４ｇは、ワード線ＷＬ自体を構成する又はワード線ＷＬに接続されている。読み出しトランジスタＱＲは、ドレイン電極３４ａ，ソース電極３４ｂと、ゲート電極３４ｇと、ドレイン電極３４ａ，ソース電極３４ｂ直下に形成されたドレイン領域３４ａ’，ソース領域３４ｂ’からなり、ゲート電極３４ｇの電位に応じてドレイン電極３４ａ，ソース電極３４ｂは接続される。ソース電極３４ｂは、内部接続配線１５を介してビット線ＢＬ３に接続されている。
【００７９】
図８は、図６に示した磁気メモリのＶＩＩＩ−ＶＩＩＩ矢印縦断面図である。
【００８０】
読み出しトランジスタＱＲの周囲には、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）による酸化膜（ＳｉＯ２）Ｆが形成されている。
【００８１】
また、ビット線ＢＬ１、ＢＬ２，ＢＬ３やワード線ＷＬは、半導体基板１００上に形成された下部絶縁層２００内に埋設されており、下部絶縁層２００上には上部絶縁層２４が成されている。また、下部絶縁層２００内には必要に応じて複数の配線が設けられる。垂直配線Ａ１は、半導体基板１００の表面から下部絶縁層２００を貫通する配線である。半導体基板１００は例えばＳｉからなり、ソース領域及びドレイン領域には半導体基板１００とは異なる導電型の不純物が添加されている。下部絶縁層２００はＳｉＯ２等からなる。
【００８２】
図９は、図１に示した磁気メモリにおける読み出し電流ＩＲ及び書き込み電流ＩＷ０、ＩＷ１の値と磁気抵抗効果素子５の抵抗値との関係を示すグラフである。
【００８３】
情報記録時の書き込み電流ＩＷ１，ＩＷ０の絶対値は１ｍＡ前後であり、情報読み出し時の読み出し電流ＩＲの絶対値は０．４ｍＡ前後である。正の書き込み電流ＩＷ１の絶対値が０．８ｍＡを超えると、感磁層の磁化反転が生じて反平行状態「１」が記録され、負の書き込み電流ＩＷ０の絶対値が０．８ｍＡを超えると、感磁層の磁化反転が生じて平行状態「０」が記録される。
【００８４】
すなわち、強磁性層（磁化固定層）／非磁性層／強磁性層の積層体において、積層体の正方向に電流を増やしてゆくと所定の閾値（臨界電流）で強磁性層の磁化方向が反転し、磁化固定層と強磁性層との磁化方向が反平行（＝「１」）となり磁気抵抗効果素子の抵抗値が増大する。その後、電流値を負の方向に減少させてゆくと、負の所定の閾値（臨界電流）で強磁性層の磁化が反転し、磁化固定層と強磁性層との磁化方向が平行（＝「０」）となり磁気抵抗効果素子５の抵抗値が減少する。なお、これらの情報の記録ができる電流値は、消費電力や外部へのノイズの影響も考慮して１．５ｍＡ以下に設定してある。
【００８５】
なお、スピン注入磁化反転を伴った記録素子では、臨界電流値を超えない電流を流した場合は、強磁性体の磁化方向は変化することはないため、読出しのための電流を臨界電流値以下にすることにより、記録した情報を書き換えることなく、非破壊による読み出しを行うことができる。
【００８６】
また、膜面に垂直に流れる電流により感磁層の磁化反転を行うことにより、データに記録を行うスピン注入記録においては、反転のための電流は１×１０８〜１×１０６Ａ／ｃｍ２と大きく、また、ＴＭＲ素子の抵抗は比較的高い。したがって、書込み電流を流した場合、ＴＭＲ素子部の発熱が大きくなる傾向があるが、上述の磁気メモリでは、配線に磁気ヨーク８を設けているので、配線を流れる電流によって生じる電流磁界を効率的に感磁層に印加し、より少ない電流でスピン注入磁化反転を行わせている。さらに、磁気ヨーク８により外部磁界による外部磁界によるデータを記録した感磁層への影響を低減でき、メモリデバイスの外部磁界耐性を改善することができる。
【００８７】
次に、上述の磁気メモリの製造方法について説明する。
【００８８】
なお、下部絶縁層２００上には予め磁性層８０（図７参照）を形成しておくが、図面上の記載は省略する。
【００８９】
まず、図１０（ａ）に示すように、下部絶縁層２００上に中央部が開口したホトレジストＰＲ１をパターニングする。次に、図１０（ｂ）に示すように、スパッタ法などでホトレジストＰＲ１上に電極層７を堆積する。さらに、図１０（ｃ）に示すように、リフトオフを行い、ホトレジストＰＲ１上の電極材料を除去する。しかる後、図１０（ｄ）に示すように、下部絶縁層２００上にタンタルからなる下地層２０１、ＩｒＭｎからなる反強磁性層４ｂ、ＣｏＦｅからなる強磁性層４ａ、Ａｌ２Ｏ３からなる絶縁層３、ＣｏＦｅからなる感磁層２、Ｒｕからなる非磁性導電層４１、ＣｏＦｅからなる強磁性層４０、タンタルからなるキャップ層２０２を順次堆積する。なお、絶縁層３は、Ａｌの堆積後にこれを酸化することで形成することもできる。堆積にはスパッタ法を用いることができる。次に、図１０（ｅ）に示すように、キャップ層２０２の中央部上にホトレジストＰＲ２をパターニングする。すなわち、ホトレジストＰＲ２は下部配線７の上方に位置する。
【００９０】
しかる後、図１１（ｆ）に示すように、ホトレジストＰＲ２をマスクとして、積層体のドライエッチングを行う。このエッチングは下部配線７の表面が露出するまで行う。次に、図１１（ｇ）に示すように、ホトレジストＰＲ２を除去した後、下部絶縁層２００上にＳｉＯ２からなる中間絶縁層２００’をスパッタ法やＣＶＤ法などでキャップ層２０２が中間絶縁層２００’内に埋め込まれるまで堆積する。そして、図１１（ｈ）に示すように、キャップ層２０２の表面が露出するまで、ＣＭＰ(Chemical Mechanical Polish)装置を用いて中間絶縁層２００’を研磨し、中間絶縁層２００’の表面を平滑化する。
【００９１】
次に、図１２（ｉ）に示すように、中間絶縁層２００’の表面上に中央部が開口したホトレジストＰＲ３をパターニングする。しかる後、ホトレジストＰＲ３上にスパッタ法などで配線材料６を堆積し（図１２（ｊ））、ホトレジストＰＲ３のリフトオフを行い、キャップ層２０２上に上部配線６を形成する（図１２（ｋ））。配線構造としては、Ｔｉ，Ｃｕ，Ｔａなどの材料の１種からなる単層構造あるいは複数種からなる多層構造などを用いることができる。
【００９２】
しかる後、図１３に示すように、上部配線６をマスクとして周囲の絶縁層２００’を下部絶縁層２００（又は磁性層８０：図７参照）の表面が露出するまでドライエッチングし、露出した素子及び基板表面上を保護絶縁膜２００ｉで被覆する（図１３（ｌ））。しかる後、下部絶縁層２００上に素子形成領域を含む領域が開口したホトレジストＰＲをパターニングし（図１３（ｍ））、続いて、この上にＮｉＦｅなどの磁気材料を堆積し、リフトオフを行って密閉型の磁気ヨーク８が完成する（図１３（ｎ））。
【産業上の利用可能性】
【００９３】
本発明は、磁気メモリに利用することができる。
【図面の簡単な説明】
【００９４】
【図１】記憶領域Ｐ（Ｘ，Ｙ）の斜視図である。
【図２】磁気抵抗効果素子５の縦断面図（磁化の向き平行時）（ａ）、磁気抵抗効果素子５の縦断面図（磁化の向き反平行時）（ｂ）である。
【図３】磁気抵抗効果素子５を含む素子主要部の縦断面構成を示す図である。
【図４】密閉型の磁気ヨーク８を備えた記憶部の斜視図である。
【図５】第１配線６及び第２配線７の別の配置について示す記憶部近傍の斜視図である。
【図６】記憶領域Ｐを複数備えた磁気メモリの回路図である。
【図７】図６に示した磁気メモリのＶＩＩ−ＶＩＩ矢印縦断面図である。
【図８】図６に示した磁気メモリのＶＩＩＩ−ＶＩＩＩ矢印縦断面図である。
【図９】図１に示した磁気メモリにおける読み出し電流ＩＲ及び書き込み電流ＩＷ０、ＩＷ１の値と磁気抵抗効果素子５の抵抗値との関係を示すグラフである。
【図１０】磁気メモリの製造方法を説明するための図である。
【図１１】磁気メモリの製造方法を説明するための図である。
【図１２】磁気メモリの製造方法を説明するための図である。
【図１３】磁気メモリの製造方法を説明するための図である。
【符号の説明】
【００９５】
２・・・感磁層、３・・・非磁性絶縁層、４・・・固定層、５・・・磁気抵抗効果素子、６・・・上部配線、６ａ・・・途中位置、７・・・下部配線、８・・・磁気ヨーク、２４・・・上部絶縁層、４１・・・非磁性導電層、１００・・・半導体基板、２００・・・下部絶縁層、２０１・・・下地層、２０２・・・キャップ層、Ａ１・・・垂直配線、Ａ２・・・垂直配線、ＢＬ１，ＢＬ２，ＢＬ３・・・ビット線、ＣＯＮＴ・・・制御回路、ＦＬ・・・スピンフィルタ、Ｈ１，Ｈ２，Ｈ３・・・スルーホール、Ｐ・・・記憶領域、ＱＲ・・・トランジスタ、ＳＷＣ・・・スイッチング回路、ＶＣ・・・共通端子、ＶＲ・・・端子、ＷＬ・・・ワード線、８０・・・磁性層。 
【図１】
2007173599.tif 000003
【図２】
2007173599.tif 000004
【図３】
2007173599.tif 000005
【図４】
2007173599.tif 000006
【図５】
2007173599.tif 000007
【図６】
2007173599.tif 000008
【図７】
2007173599.tif 000009
【図８】
2007173599.tif 000010
【図９】
2007173599.tif 000011
【図１０】
2007173599.tif 000012
【図１１】
2007173599.tif 000013
【図１２】
2007173599.tif 000014
【図１３】
2007173599.tif 000015