(57)【要約】【課題】撮像領域の配線のずらしを可能にして、よりシェーディングを抑制でき、しかも配線レイアウト用のマスク設計が容易になる固体撮像装置を提供する。【解決手段】光電変換部とトランジスタ素子を含む画素が配列された撮像領域１０２と、１０３周辺回路を有し、撮像領域側１０２の瞳補正に基いてずらした配線１０６〜１０８と、周辺回路１０３のずらしを行わない配線１２５とが、いずれか一方または双方の配線と一体の接続用拡幅部１３０を介して接続されて成る。【選択図】図１
2007317870.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、
前記撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが、いずれか一方または双方の配線と一体の接続用拡幅部を介して接続されて成る
ことを特徴とする固体撮像装置。
【請求項２】
前記接続用拡幅部は、撮像領域中心からの距離に対して最大ずらし幅あるいはそれ以上の幅に対応した幅を有して成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記接続用拡幅部は、前記撮像領域と前記周辺回路の境界付近に形成されて成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記撮像領域側の配線と前記周辺回路の配線が、共に１層目の配線層で形成されて成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記撮像領域側の配線と前記周辺回路側の配線が、互いに異なる層の配線層で形成されて成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、
前記撮像領域側の瞳補正に基いてずらした配線が、該配線と一体の接続用拡幅部を介して前記周辺回路側の素子のコンタクト領域に接続されて成る
ことを特徴とする固体撮像装置。
【請求項７】
前記接続用拡幅部は、撮像領域中心からの距離に対して最大ずらし幅あるいはそれ以上の幅に対応した幅を有して成る
ことを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記配線と接続用拡幅部が、同じ層の配線層で形成されて成る
ことを特徴とする請求項６記載の固体撮像装置。
【請求項９】
前記コンタクト領域が、ＭＯＳトランジスタのソース・ドレイン領域である
ことを特徴とする請求項６記載の固体撮像装置。
【請求項１０】
光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、前記撮像領域側の瞳補正に基いてずらした配線と、前記周辺回路のずらしを行わない配線とが接続される固体撮像装置の製造方法であって、
前記撮像領域側の配線と前記周辺側の配線を異なる層で形成し、前記いずれか一方または双方の配線と一体の接続用拡幅部を介して前記双方の配線を接続する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１１】
光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、前記撮像領域側の瞳補正に基いてずらした配線と、前記周辺回路のずらしを行わない配線とが接続される固体撮像装置の製造方法であって、
１層の配線層により、接続用拡幅部を介して互いに接続された前記撮像領域側の配線と前記周辺回路側の配線を形成する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１２】
光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、前記撮像領域側の瞳補正に基いてずらした配線と、前記周辺回路のずらしを行わない素子とが接続される固体撮像装置の製造方法であって、
１層の配線層により前記撮像領域側の配線と該配線の延長端部の接続用拡幅部を形成し、前記接続用拡幅部と前記素子のコンタクト領域を接続する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１３】
固体撮像装置と光学レンズ系を備え、
前記固体撮像装置は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、前記撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが、いずれか一方または双方の配線と一体の接続用拡幅部を介して接続されて成る
ことを特徴とするカメラモジュール。
【請求項１４】
固体撮像装置と光学レンズ系を備え、
前記固体撮像装置は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、前記撮像領域側の瞳補正に基いてずらした配線が、該配線と一体の接続用拡幅部を介して前記周辺回路側の素子のコンタクト領域に接続されて成る
ことを特徴とするカメラモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその製造方法、特に、光電変換部により生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、例えばＣＭＯＳイメージセンサとその製造方法に関する。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は部分的に使用して作製されたイメージセンサである。
さらに本発明は、上記固体撮像装置を組み込んだカメラモジュールに関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、光電変換素子と複数のＭＯＳトランジスタからなる画素が複数、２次元アレイ状に配列され、光電変換素子により生成された電荷を画素信号に変換して読み出す固体撮像装置である。近年、このＣＭＯＳイメージセンサは、携帯電話用のカメラ、デジタルスチルカメラあるいはデジタルビデオカメラ等の撮像素子として注目されている。
【０００３】
図１０に、一般的なＣＭＯＳイメージセンサ（いわゆるイメージセンサチップ）の概略構成を示す。このＣＭＯＳイメージセンサ１は、半導体基板（半導体チップ）１１内に、画素アレイブロック（いわゆる撮像領域）２と、周辺回路部となる垂直駆動回路３、シャッタ駆動回路４、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）回路５、水平駆動回路６、ＡＧＣ回路（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌｌｅｒ：自動利得制御）７、Ａ／Ｄコンバータ（アナログ／デジタル変換回路）８、タイミングジェネレータ９等とが形成されて成る。
【０００４】
画素アレイブロック２は、１つ又は複数の光電変換素子とＭＯＳトランジスタを含む画素が複数、２次元状に配列され、更に各画素からの出力信号線や、各画素を駆動するための複数の信号配線が形成されて構成されている。垂直駆動回路３は、画素からの読み出し行を選択するための信号を画素アレイに供給する。シャッタ駆動回路４は、垂直駆動回路３と同じ様に画素を行選択するもので、垂直駆動回路３との時間間隔を調節することにより、光電変換素子への露光時間（蓄積時間）を調節することができる。
【０００５】
垂直駆動回路３で選択された行から読み出された信号は、１列または複数列毎に配置されたＣＤＳ回路５に入力される。ＤＣＳ回路５は、各画素からリセットレベルと信号レベルを受け取り、両者の差を取ることにより、画素毎の固定パターンノイズを除去する回路である。水平駆動回路６は、ＣＤＳ処理され、各列に保存されている信号を順番に選択するものである。選択された列の信号は、後段のＡＧＣ回路７に受け渡され、適当なゲインをかけた後、Ａ／Ｄコンバータ８でデジタル信号に変換され、イメージセンサチップ外へ出力される。また、各回路ブロック（垂直駆動回路３、シャッタ駆動回路４、ＣＤＳ回路５、水平駆動回路６、ＡＧＣ回路７、Ａ／Ｄコンバータ８等）は、タイミングジェネレータ９内部で発生された信号により、駆動される。
【０００６】
以上の図１０のブロック構成はＣＭＯＳイメージセンサの一例である。その他ＣＭＯＳイメージセンサとしては、例えば、Ａ／Ｄコンバータをチップ内部に持たないもの、Ａ／Ｄコンバータを各列に持つものや、ＣＤＳ回路を一つだけ持つもの、ＣＤＳ回路、ＡＧＣ回路等、出力系統が多数存在するもの等がある。画素からＣＤＳ回路５への読み出しは、列毎に設けられた画素出力線１０を介して行われる。
【０００７】
図１１に、上記ＣＭＯＳイメージセンサの画素及び周辺回路部の一例を示す。このＣＭＯＳイメージセンサ２１では、例えばフォトダイオードからなる１つの光電変換素子２２と複数のＭＯＳトランジスタからなる画素（単位セル）２３を複数個、２次元アレイ状に配列してなる画素アレイブロック（いわゆる撮像領域）２４と、周辺回路部とから構成される。
【０００８】
光電変換素子２２では光を受けて光電変換により生成された信号電荷が蓄積される。複数のＭＯＳトランジスタは、この例では転送用トランジスタ２６と、リセット用トランジスタ２７と、増幅用トランジスタ２８と、選択用トランジスタ２９の４つのトランジスタで構成される。転送用トランジスタ２６は、光電変換素子２２に蓄積された信号電荷をフローティング・ディフージョン（ＦＤ）、したがって増幅用トランジスタ２８のゲートに転送するためのトランジスタである。リセット用トランジスタ２７は、増幅用トランジスタ２８のゲ−ト電位をリセットするためのトランジスタである。増幅用トランジスタ２８は、信号電荷を増幅するためのトランジスタである。選択用トランジスタ２９は、出力画素を選択するためのトランジスタである。
【０００９】
画素２３においては、転送用トランジスタ２６のソースが光電変換素子２２に接続され、そのドレインがリセット用トランジスタ２７のソースに接続される。転送用トランジスタ２６のゲートには、そのゲート電位を制御するための転送信号配線３１が接続される。リセット用トランジスタ２７は、そのドレインが電源電位供給線３０に接続され、そのゲートがゲート電位を制御するためのリセット信号配線３２に接続される。増幅用トランジスタ２８は、そのドレインが電源電位供給線３０に接続され、そのソースが選択用トランジスタ２９のドレインに接続され、そのゲートが転送用トランジスタ２６とリセット用トランジスタ２７間のフローティング・ディフージョン（ＦＤ）に接続される。選択用トランジスタ２９は、そのソースが画素出力線３４に接続され、そのゲートがゲート電位を制御するための選択信号線３３に接続される。
【００１０】
画素出力線３４には定電流を供給するためのトランジスタ３６が接続され、選択された増幅用トランジスタ２８に定電流を供給し、増幅用トランジスタ２８をソースフォロアとして動作させ、増幅用トランジスタ２８のゲート電位と、ある一定の電圧差をもつ電位が画素出力線３４に表れるようになされる。トランジスタ３６のゲートには、トランジスタ３６がある一定の電流を供給するような飽和領域動作をするよう、一定の電位を供給するための定電位供給線３７が接続される。
【００１１】
一方、周辺回路として、垂直選択手段４１、列選択手段４２及びＣＤＳ（相関二重サンプリング）回路４３が配置される。さらに、画素２３の各行毎に、出力端が転送信号線３１に接続された行選択用ＡＮＤ素子４５、出力端がリッセト信号線３２に接続された行選択用ＡＮＤ素子４６、及び出力端が選択信号線３３に接続された行選択用ＡＮＤ素子４７がそれぞれ配置される。
【００１２】
各行の行選択用ＡＮＤ素子４５の一方に入力端には、転送信号配線３１に転送パルスを供給するためのパスル端子４８が接続され、他方の入力端には、垂直選択手段４１からの出力が接続される。各行の行選択用ＡＮＤ素子４６の一方の入力端には、リセット信号配線３２にリセットパルスを供給するためのパルス端子４９が接続され、他方の入力端には垂直選択手段４１からの出力が接続される。各行の行選択用ＡＮＤ素子４７の一方の入力端には、選択信号配線３３に選択パルスを供給するためのパルス端子５０が接続され、他方の入力端には、垂直選択手段４１からの出力が接続される。
【００１３】
このような構成により、垂直選択手段４１によって選択された行の各信号配線にのみ、各制御パルスが供給される。各画素２３からの読み出し動作は、図１２に示す駆動信号を加えて次のようにして行われる。
【００１４】
図１２の転送信号（パルス）Ｓ１は転送信号配線３１に供給され、リセット信号（パルス）Ｓ２はリセット信号配線３２に供給され、選択信号（パルス）Ｓ３は選択信号配線３３に供給される。
【００１５】
先ず、選択パルスＳ３及びリセットパルスＳ２を供給して、読み出しを行う行の選択用トランジスタ２９と、リセットト用ランジスタ２７を導通状態にして、増幅用トランジスタ２８のゲート（いわゆるフローティング・ディフージョンＦＤ）の電位をリセットする。リセット用トランジスタ２７を非導通にした後、各画素２３のリセットレベルに対応した電圧を後段のＣＤＳ回路４３に読み出しておく。次に、転送パルスＳ３を供給して転送用トランジスタ２６を導通状態にし、光電変換素子２２に蓄積された電荷をフローティング・ディフージョン（ＦＤ）、したがって増幅用トランジスタ２８のゲートに転送する。転送終了後、転送用トランジスタ２６を非導通状態にした後、蓄積されていた電荷量に応じた信号レベルの電圧を後段の回路４３に読み出す。
【００１６】
ＣＤＳ回路４３では、先に読み出しておいたリセットレベルと信号レベルとの差を取り、画素毎の増幅トランジスタの閾値電圧Ｖｔｈのばらつき等により発生する固定的なパターンノイズを相殺する。ＣＤＳ回路４３に蓄積された信号は列選択手段４２によって選択されると、水平信号線２４を通ってＡＧＣ（自動利得制御）等の後段の回路へ読み出されて処理される。
【００１７】
図１３に、図１０の画素アレイブロック２の概略断面構造を示す。画素アレイ部は、半導体基板５１に各画素に対応した複数の光電変換素子２２が形成される。図１３では光電変換素子２２のみ示すが、その他各画素に上述したＭＯＳトランジスタ２６、２７、２８、２９が形成される。この半導体基板５１上に層間絶縁膜５２を介して複数の配線層、本例では３層の配線層５３、５４、５５が形成される。この配線層は垂直信号線３４、リセット信号線３２、読み出し信号線３１、選択信号線３３、電源線３０、さらにこれらの各線とは独立の接続電極（各信号線とＭＯＳトランジスタとの接続）に相当する。
【００１８】
本例において、水平及び垂直方向への信号配線（３４、３２、３１、３３、接続電極）は、光電変換素子２２を取り囲んで開口部が形成されるようにレイアウトされている。一方、電源配線３３は３層目の配線層５５に相当し、最上層に形成される。この電源線３３となる配線層５５は、図１４に示すように、光電変換素子２２〔２２０、２２１、２２・・〕に対応して開口６１を有するように形成される。これら配線層５３〜５５は、遮光層も兼ねることができる。最上層の層間絶縁膜、いわゆる平坦化膜６２上には、カラーフィルタ６３が形成され、さらにその上にオンチプマイクロレンズ６４が形成される。
【００１９】
現在多くの固体撮像装置では、集光率を向上させるために、上記のようにオンチップマイクロレンズを備えているが、しかし、斜めからの入射光が多くなる撮像領域の周辺部においては、オンチップマイクロレンズによる集光中心が光電変換素子の中心からずれ、光電変換素子への集光率が低下する。このため、感度が低下する。この感度低下は撮像領域中心から周辺分に向って大きくなり、シェーディングの原因となる。このようなシェーディングを抑制するために、オンチップマイクロレンズずらしを行っている。
【００２０】
また、ＣＭＯＳ型固体撮像装置においては、配線層が複数層形成されているため、配線層での入射光の蹴られがシェーディングの原因となる。ＣＣＤ型固体撮像装置では、ＣＭＯＳ型固体撮像装置と構造が違うので、このような配線層での入射光の蹴られに起因したシェーディングは起こらない。これに対して、特許文献１、２には、配線層もずらすことでシェーディングを抑制することが提案されている。
【００２１】
【特許文献１】特開２００４ー２５３５６８号公報
【特許文献２】特開２００３ー２７３３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところで、ＣＭＯＳイメージセンサにおいて、配線層でのずらしは、電気的接続を保ったまま行う必要がある。このため、図１４の電源配線となる配線層５５のような全面配線の場合は配線ずらしが比較的容易に行えるが、上記配線層５３、５４のような水平及び垂直方向に延びる配線に関しては、周辺回路と接続されているために、ずらすことができず、この配線層５３、５４で入射光が蹴られ、シェーディングが発生する虞れがあった。
【００２３】
すなわち、図１５に示すように、撮像領域６１側には、各光電変換素子２２〔２２０、２２１、２２２〕を有する画素に接続される配線６３（配線層５３、５４に相当）が形成され、周辺回路６２側には例えば垂直駆動回路、ここでは垂直ドライバーを構成するＭＯＳトランジスタ６５が形成される。このＭＯＳトランジスタ６５は、対のソース・ドレイン領域６６、６７とゲート電極を６８有し、それぞれのソース・ドレイン領域６６、６７に電極（配線）６９、７０が接続されて構成される。そして、この垂直ドライバーを構成するＭＯＳトランジスタ６５はその電極６６、６７及びコンタクト部７１の位置が所要の位置に固定されように形成される。従って、撮像領域６１側の配線６３が一方のソース・ドレイン領域６６の電極６９と接続するには、図では配線６３を延長してコンタクト部７１に接続するには、配線６３の位置は所要の位置に形成せざるを得ず、撮像領域６１側の瞳補正量に基いてずらすことができなかった。
【００２４】
つまり、周辺回路６２での配線位置は決められているため、斜め入射光が蹴られないように上記配線層５３、５４をずらして形成した場合、周辺回路６２の配線６９との接続ができなくなる。このため、配線層５３、５４をずらして形成することができない。
【００２５】
一方、特許文献２（図８参照）には、信号線の位置と周辺回路の位置がずれて、周辺回路のつなぎ部分が接続できないことを改善するために、図１６に示すように、各周辺回路８４側に配線素片８６を設け各周辺回路８４内の配線８４Ａと、画素アレイ８０側の瞳補正量に基づいて位置をずらした各信号線８２とを接続する手法が提案されている。しかし、このような信号線８２と周辺回路の配線８４Ａを、配線素片８６を介して一体化した配線パターンを形成する際、瞳補正量により各配線パターン毎に異なるレイアウトになるので、配線レイアウト用のマスク設計が難しくなる。
【００２６】
本発明は、上述の点に鑑み、撮像領域の配線のずらしを可能にして、よりシェーディングを抑制でき、しかも配線レイアウト用のマスク設計が容易になる固体撮像装置とその製造方法を提供するものである。
また、本発明は、かかる固体撮像装置を備えたカメラモジュールを提供するものである。
【課題を解決するための手段】
【００２７】
本発明に係る固体撮像装置は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが、いずれか一方または双方の配線と一体の接続用拡幅部を介して接続されて成ることを特徴とする。
【００２８】
本発明の固体撮像装置では、撮像領域側のずらし配線と周辺回路のずらしを行わない配線のいずれか一方、または双方に接続用拡幅部を形成することにより、接続用拡幅部の範囲内で撮像領域側の配線のずらしが可能になり、ずらし配線と周辺回路の配線との接続ができる。
【００２９】
本発明に係る固体撮像装置は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線が、この配線と一体の接続用拡幅部を介して周辺回路側の素子のコンタクト領域に接続されて成ることを特徴とする。
【００３０】
本発明の固体撮像装置では、ずらし配線に一体の接続用拡幅部を形成し、この接続用拡幅部の範囲内で接続用拡幅部と周辺回路側の素子のコンタクト領域とを接続することにより、撮像領域側の配線のずらしが可能になる。
【００３１】
本発明に係る固体撮像装置の製造方法は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが接続される固体撮像装置の製造方法であって、撮像領域側の配線と周辺側の配線を異なる層で形成し、いずれか一方または双方の配線と一体の接続用拡幅部を介して双方の配線を接続する工程を有することを特徴とする。
【００３２】
本発明の固体撮像装置の製造方法では、接続用拡幅部を介して撮像領域側の配線と周辺回路側の配線を接続するので、周辺回路側の配線を動かさずに撮像領域の配線のみをずらすことができる。
【００３３】
本発明に係る固体撮像装置の製造方法は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが接続される固体撮像装置の製造方法であって、１層の配線層により、接続用拡幅部を介して互いに接続された撮像領域側の配線と周辺回路側の配線を形成する工程を有することを特徴とする
【００３４】
本発明の固体撮像装置の製造方法では、接続用拡幅部を介して撮像領域側の配線と周辺回路側の配線を接続するので、周辺回路側の配線を動かさずに撮像領域の配線のみをずらすことができる。１層の配線層で互いに接続された周辺回路及び撮像領域の配線を形成するので、製造工程数が削減される。
【００３５】
本発明に係る固体撮像装置の製造方法は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、前記周辺回路のずらしを行わない素子とが接続される固体撮像装置の製造方法であって、１層の配線層により撮像領域側の配線と該配線の延長端部の接続用拡幅部を形成し、接続用拡幅部と前記素子のコンタクト領域を接続する工程を有することを特徴とする。
【００３６】
本発明の固体撮像装置の製造方法では、１層の配線層で撮像領域の配線とその延長端部の接続用拡幅部を形成し、この接続用拡幅部を介して撮像領域側の配線と周辺回路側の素子のコンタクト領域を接続するので、周辺回路側の素子のコンタクト領域を動かさずに、撮像領域の配線のみをずらすことができる。
【００３７】
本発明に係るカメラモジュールは、固体撮像装置と光学レンズ系を備え、固体撮像装置が、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが、いずれか一方または双方の配線と一体の接続用拡幅部を介して接続されて成ることを特徴とする。
【００３８】
本発明に係るカメラモジュールは、固体撮像装置と光学レンズ系を備え、固体撮像装置が、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線が、この配線と一体の接続用拡幅部を介して周辺回路側の素子のコンタクト領域に接続されて成ることを特徴とする。
【発明の効果】
【００３９】
本発明に係る固体撮像装置によれば、周辺回路側の配線あるいは素子のコンタクト領域を動かさずに、撮像領域の配線のみをずらして形成できるので、多層配線に起因したシェーヂングをより抑制することができる。また、配線レイアウト用のマスク設計では、接続用拡幅部を一体の配線のパターンデータを一定にし、接続位置を瞳補正量に基いて異ならしてマスク設計ができるので、容易に設計することができる。
【００４０】
本発明に係る固体撮像装置の製造方法によれば、周辺回路側の配線あるいは素子のコンタクト領域を動かさずに、撮像領域の配線のみをずらして形成できるので、多層配線に起因したシェーヂングがより抑制された固体撮像装置を製造することができる。
【００４１】
本発明に係るカメラモジュールによれば、上記のシェーディングが抑制された固体撮像装置を備えることにより、高画質化を図ることができる。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して本発明の実施の形態を説明する。
【００４３】
図１〜図４に、本発明に係る固体撮像装置の第１実施の形態を示す。本実施の形態に係る固体撮像装置１０１は、光電変換素子とこの光電変換素子の信号を読み出す複数のＭＯＳトランジスタからなる単位セルが複数２次元アレイ状に配列してなる撮像領域と、周辺回路とを備えて構成される。単位セルとしては、１つの光電変換素子と複数のＭＯＳトランジスタで形成した１画素を単位セルとした構成、あるいは複数のＭＯＳトランジスタを複数の光電変換素子で共有した複数画素を単位セルとして構成することができる。
本実施の形態の固体撮像装置１０１は、例えば前述の図１０及び図１１に示すＣＭＯＳイメージセンサ、一部変更したＣＭＯＳイメージセンサを適用することができる。
【００４４】
なお、例えば図１１における画素出力線３４と、転送信号線３１、リセット信号線３２及び選択信号線３３とは、最上層を除く異なる層の配線層で形成され、電源電位供給線（いわゆる電源線）３０は最上層の配線層で形成される。リセット信号線３２及び選択信号線３３は、同一の層の配線層で形成される。
【００４５】
そして、本実施の形態においては、図１に示すように、撮像領域１０２側の光電変換素子１１０、１１１、１１２を含む各画素に接続され、瞳補正量に基いて配線ずらしを行う信号線となる配線１０６、１０７、１０８と、周辺回路１０３側のずらしを行わない配線１２５とを、配線１２５と一体の接続用拡幅部１３０を介して接続して構成される。図１は、前述の図１０の画素アレイブロックすなわち撮像領域２と垂直駆動回路３の接続部分を示ししている。
【００４６】
本実施の形態では、垂直駆動回路、ここではＭＯＳトランジスタ１２１からなる垂直ドライバー１２７、１２８、１２９からの配線１２５の先端に瞳補正に基く配線のずらし方向に所要の幅を有した接続用拡幅部１３０を設ける。すなわち、この接続用拡幅部１３０は、少なくとも撮像領域１０２の中心からの距離に対して最大ずらし幅に対応した幅を有する。この垂直ドライバー１２７〜１２９側の配線１２５は、ずらしを行わず所定位置に固定して形成される。
【００４７】
一方、撮像領域１０２の配線１０６〜１０８は、撮像領域１０２の中心から周辺に行くに従って、瞳補正量に応じて位置をずらして形成され、その接続端が垂直ドライバー１２７〜１２９の配線１２５の接続用拡幅部１３０に接続される。接続用拡幅部１３０は、撮像領域１０２と周辺回路１０３の境界付近に形成される。配線１０６〜１０８は、撮像領域１０２の中心から周辺に向って漸次ずらし量が多くなるように形成される。
【００４８】
ここで、垂直ドライバー１２７〜１２９のＭＯＳトランジスタ１２１は、一対のソース・ドレイン領域１２２、１２３と、ゲート絶縁膜を介して形成したゲート電極１２４とからなり、それぞれのソース・ドレイン領域１２２、１２３にコンタクト部１２０を介して配線（いわゆる電極）１２５、１２６が形成されて成る。一方のソース・ドレイン領域１２２の配線１２５に接続用拡幅部１３０が形成される。
【００４９】
信号線となる配線１０６〜１０８は、垂直ドライバー１２７〜１２９側の配線１２５に設けられた接続用拡幅部１３０に対して、順次位置をずらして接続される。第１実施の形態では、撮像領域１０２の配線１０６〜１０８、垂直ドライバー１２７〜１２９の配線１２５及び接続用拡幅部１３０を共に１層目の配線層で一体に形成される。
【００５０】
接続用拡幅部１３０を有する配線１２５のパターン形状は、撮像領域１０２の垂直方向の全画素に対応して形成される全垂直ドライバーの配線１２５に関して同一にすることができる。つまり配線パターンとしては、一種類となる。この場合には、図２に示すように、接続用拡幅部１３０の中心から配線１２５が延びるようなパターン形状になり、接続用拡幅部１３０の全幅Ｗ３が撮像領域１０２の中心からの距離に対して最大ずらし幅の２倍に対応し且つコンタクト可能な幅を有する。
【００５１】
図２のパターン形状の場合、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域では、信号線となる配線（１０６〜１０８）のずらしが逆方向となため、それぞれ接続用拡幅部１３０の略半分の領域が接続に寄与しないことになる。
【００５２】
そこで、図３Ａ，Ｂに示すように、接続用拡幅部１３０の無駄な部分を削除し、接続用拡幅部１３０を有する配線１２５のパターン形状としては、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域で互いに対称形状の接続用拡幅部１３０、すなわち瞳補正量に応じた最大ずらし量Ｗ２に相応し、且つコンタクト可能な幅Ｗ１の接続用拡幅部１３０〔１３０Ａ，１３０Ｂ〕をそれぞれ有するパターン形状することができる。図３Ａは上領域の配線パターン、図３Ｂは下領域の配線パターンである。すなわち、この場合、周辺回路１０３側の配線パターンとしては、２種類の配線パターンで形成される。なお、図３の配線パターンは、前述した図１５に示す従来のずらしを行わない撮像領域側の配線６３の状態を基準にしている。
【００５３】
配線ずらしを行う画素出力線３４（図１１参照）と、周辺回路の配線ずらしを行わない配線との接続も、図示しないが上述の接続用拡幅部１３０を周辺回路１０３の配線に設けて、この接続用拡幅部１３０を介して接続することができる。この場合、画素出力線は１層目以外の層の配線層で形成し、周辺回路１０３の配線及び接続用拡幅部１３０は１層目の配線層で形成し、接続用拡幅部１３０と画素出力線３４とは埋め込み導電層を介して接続するようになす。
【００５４】
また、前述したように、最上層の配線層で形成される電源線３０は、その光電変換素子に対応する開口位置が瞳補正量に基いて中心から周辺に向ってずれるように形成され、同様にオンチップマイクロレンズ、カラーフィルタも中心から周辺に向ってずれ量が多くなるように形成される。
【００５５】
図４に、本実施の形態の撮像領域の概略断面構造を示す。撮像領域は、半導体基板９１に各画素に対応した複数の光電変換素子２２が形成される。同図では光電変換素子のみ示すが、その他各画素には前述した複数のＭＯＳトランジスタが形成される。この半導体基板９１上に層間絶縁膜９２を介して複数の配線層、本例では３層の配線層９３、９４、９５が形成される。そして、これら３層の配線層９３、９４、９５は、そのそれぞれの開口中心が瞳補正量に基いて光電変換素子２２の中心からずれて、すなわち撮像領域の中心から周辺に向ってずれるように形成される。最上層の層間絶縁膜、いわゆる平坦化膜９６上にカラーフィルタ９７及びオンチップマイクロレンズ９８が形成される。このカラーフィルタ９７及びオンチップマイクロレンズ９８も、同様にそれぞれの中心が光電変換素子２２の中心からずれるように形成される。
【００５６】
第１実施の形態の固体撮像装置の製造は、次のように行う。半導体基板の撮像領域の形成領域に光電変換素子及びトランジスタからなる画素を２次元アレイ状に形成し、周辺回路形成領域に各回路を形成する。次に、層間絶縁膜を介して１層目の配線層を形成し、１層目の配線層に対する１回のパターニングにより、互いに接続された撮像領域側の配線１０６〜１０８、接続用拡幅部１３０及び周辺回路側の配線１２５を形成する。また１層目の配線層で例えば画素出力線と接続される周辺回路側の配線を接続用拡幅部を有するように形成する。次に、層間絶縁膜を形成し、この層間絶縁膜に上記接続用拡幅部に接続した埋め込み導電層を形成する。次に、２層目の配線層により埋め込み導電層に接続する画素出力線を形成する。その後、層間絶縁膜を介して３層目の配線層による電源線を形成し、さらに平坦化膜を介してカラーフィルタ及びオンチップマイクロレンズを形成する。
【００５７】
第１実施の形態に係る固体撮像装置１０１によれば、周辺回路１０３側の配線、例えば垂直駆動回路の配線１２５に瞳補正量に基づく少なくとも最大ずらし幅あるいはそれ以上の幅に対応した所要幅の接続用拡幅部１３０を設けて、この接続用拡幅部１３０を介して撮像領域１０２側のずらし配線１０６〜１０８を接続した構成とすることにより、垂直駆動回路の配線１２５を動かさずに、撮像領域１０２の配線１０６〜１０８のみをすらして形成することができる。従って、よりシェーディングを抑制した固体撮像装置を提供することができる。また、配線レイアウト用のマスク設計に際しては、周辺回路の配線１２５とその先端の接続用拡幅部１３０の配線パターンのデータを一定にして、撮像領域のずらし配線１０６〜１０８との接続位置を瞳補正量に基いて異にしたデータを用いてマスクを設計することができる。従って、前述の特許文献２のように各配線ごとにデータを違えて設計する場合と比べて、容易に設計することができる。
【００５８】
第１実施の形態においては、周辺回路１０３である垂直駆動回路側のずらしを行わない配線１２５に接続用拡幅部１３０を一体に設けた構成としたが、撮像領域１０２のずらしを行う配線１０６〜１０８に接続用拡幅部１３０を一体に設けた構成とすることもできる。
【００５９】
図５に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態に係る固体撮像装置１３８は、光電変換素子とこの光電変換素子の信号を読み出す複数のＭＯＳトランジスタからなる単位セルが複数２次元アレイ状に配列してなる撮像領域と、周辺回路とを備えて構成される。単位セルの構成は第１実施の形態で説明したと同様である。
本実施の形態においても、第１実施の形態で説明したと同様に、前述の図１０及び図１１に示すＣＭＯＳイメージセンサを適用することができる。各信号線と多層配線層の関係も第１実施の形態と同様とすることができる。
【００６０】
そして、本実施の形態においては、図５に示すように、撮像領域１０２側の光電変換素子１１０、１１１、１１２を含む各画素に接続され、瞳補正量に基いて配線ずらしを行う信号線となる配線１０６、１０７、１０８と、周辺回路１０３側の配線ずらしを行わない配線１２５とを、接続用拡幅部１４０及び１４１を介して互いに接続して構成される。図５は、前述の図１０の画素アレイブロックすなわち撮像領域２と周辺回路を構成する垂直駆動回路３の接続部分を示している。
【００６１】
本実施の形態では、撮像領域１０２の各配線１０６〜１０８の先端に瞳補正に基づく配線のずらし方向に所要の幅を有した接続用拡幅部１４０が設けられる。一方、垂直駆動回路、ここではＭＯＳトランジスタ１２１からなる垂直ドライバー１２７、１２８、１２９からの配線１２５の先端に、瞳補正に基づく配線のずらし方向に所要の幅を有した接続用拡幅部１４１が設けられる。すなわち、この接続用拡幅部１４０、１４１は、少なくとも撮像領域中心からの距離に対して最大ずらし幅に対応した幅を有する。
【００６２】
垂直ドライバー１２７〜１２９側の配線１２５は、配線ずらしを行わず所定位置に固定して形成される。撮像領域側の配線１０６〜１０８は、撮像領域の中心から周辺に行くに従って、瞳補正量に応じて位置をずらして形成される。配線１０６〜１０８は、撮像領域１０２の中心から周辺に向って漸次ずらし量が多くなるように形成される。接続用拡幅部１４０、１４１は、撮像領域１０２と周辺回路１０３の境界付近に形成される。
【００６３】
本実施の形態では、垂直ドライバー１２７〜１２９側の配線１２５及びその先端に一体の接続用拡幅部１４１が所要の層、本例では１層目の配線層で形成され、信号線となる配線１０６〜１０８及びその各先端に一体の接続用拡幅部１４０が所要の層、本例では２層目の配線層で形成され、対応する接続用拡幅部１４０と１４１とが層間絶縁膜に形成した埋め込み導電層を介して接続される。すなわち、信号線となる配線１０６〜１０８の接続用拡幅部１４０は、垂直ドライバー１２７〜１２９側の配線１２５に設けられた接続用拡幅部１４１に対して、瞳補正に基いて順次位置をずらして接続される。
【００６４】
垂直ドライバー１２７〜１２９のＭＯＳトランジスタ１２１の構成は第１実施の形態で説明したと同様であるので、詳細説明を省略する。
【００６５】
先端のそれぞれ接続用拡幅部１４０、１４１を有する配線１０６〜１０８、１２５のパターン形状は、各々前述と同様に、撮像領域１０２の垂直方向の全画素に対応して形成される全垂直ドライバーの配線１２５に関して同一にすることができる（図６参照）。つまり配線パターンとしては、一種類となる。
【００６６】
また、図６のパターン形状の場合も、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域では、信号線となる配線（１０６〜１０８）のずらしが逆方向となため、それぞれの接続用拡幅部１４０、１３４１の略半分の領域が接続に寄与しないことになる。
【００６７】
そこで、図７Ａ，Ｂに示すように、接続用拡幅部１４０、１４１の無駄な部分を削除し、接続用拡幅部１４０、１４１を有する配線１０６〜１０８、１２５のパターン形状としては、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域で互いに対称形状の接続用拡幅部１３０、すなわち瞳補正量に応じた最大ずらし量Ｗ２に相応し、且つコンタクト可能な幅Ｗ１の接続用拡幅部１４０〔１４０Ａ，１４０Ｂ〕、１４１〔１４１Ａ．１４１Ｂ〕をそれぞれ有するパターン形状することができる。図７Ａは上領域の配線パターン、図７Ｂは下領域の配線パターンである。すなわち、この場合、撮像領域１０２側の配線パターン及び周辺回路１０３側の配線パターンとしては、それぞれ２種類の配線パターンで形成される。なお、図７の配線パターンは、前述した図１５に示す従来のずらしを行わない撮像領域側の配線６３の状態を基準にしている。
【００６８】
さらに、配線のずらしを行わない配線１２５側の接続用拡幅部１４１は、コンタクトが行えるに十分な幅とにして、配線のずらしを行う配線１０６〜１０８側の接続用拡幅部１４０のみを、図６、図７に示す構成とすることもできる。また、接続用拡幅部１４１、１４０の関係をこの逆にした構成とすることもできる。
【００６９】
配線ずらしを行う画素出力線３４（図１１参照）と、周辺回路の配線ずらしを行わない配線との接続も、図示しないが上述と同様にそれぞれの配線に接続用拡幅部を設け、両接続用拡幅部を層間絶縁膜内に形成した埋め込み導電層を介して接続することができる。あるいは、画素出力線３４及びこれに接続される周辺回路の配線を第１実施の形態と同様に１層目の配線層で形成することもできる。さらに、最上層の配線層で形成される電源線は、その光電変換素子に対応する開口位置が瞳補正量に基いて中心から周辺に向ってずれるように形成され、同様にオンチップマイクロレンズ、カラーフィルタも中心から周辺に向ってずれるように形成される。この第２実施の形態の撮像領域の概略断面構造は、図４と同様になる。
【００７０】
第２実施の形態の固体撮像装置の製造は、次のように行う。半導体基板の撮像領域の形成領域に光電変換素子及びトランジスタからなる画素を２次元アレイ状に形成し、周辺回路形成領域に各回路を形成する。次に、層間絶縁膜を介して１層目の配線層をパターニングして周辺回路側、例えば垂直駆動回路の接続用拡幅部１４１を一体に有する配線を形成する。この１層目の配線層で同時に例えば画素出力線とこれに接続する周辺回路の配線を形成する。次に、層間絶縁膜を形成し、この層間絶縁膜に接続用拡幅部１４１と接続した埋め込み導電層を形成する。次に、２層目の配線層を形成し、この２層目配線層をパターニングにして撮像領域側の接続用拡幅部１４０を一体に有した配線を形成する。このとき、接続用拡幅部１４０が埋め込み導電層と接続されるように形成する。その後、層間絶縁膜を介して３層目の配線層による電源線を形成し、さらに平坦化膜を介してカラーフィルタ及びオンチップマイクロレンズを形成する。
【００７１】
第２実施の形態に係る固体撮像装置１３８によれば、周辺回路１０３側の配線、例えば垂直駆動回路側の配線１２５、及び撮像領域１０２側の配線１０６〜１０８のいずれか一方、もしくは双方に瞳補正量に基づく少なくとも最大ずらし幅あるいはそれ以上に幅に対応した所要幅の接続用拡幅部１４１、１４０を設けて、両接続用拡幅部１４１、１４０を接続した構成とすることにより、垂直駆動回路の配線１２５を動かさずに、撮像領域の配線１０６〜１０８のみをすらして形成することができる。従って、よりシェーディングを抑制した固体撮像装置を提供することができる。また、配線レイアウト用のマスク設計に際しては、配線１２５とその先端の接続用拡幅部１４１を有する配線パターンのデータを一定にして、配線１０６〜１０８の先端の接続用拡幅部１４０と接続用拡幅部１４１の接続位置を瞳補正量に基いて異ならしたデータを用いてマスクを設計することができる。従って、前述の特許文献２のように各配線毎にデータを違えて設計する場合と比べて、容易に設計することができる。
【００７２】
図８に、本発明に係る固体撮像装置の第３実施の形態を示す。本実施の形態に係る固体撮像装置１５１は、光電変換素子とこの光電変換素子の信号を読み出す複数のＭＯＳトランジスタからなる単位セルが複数２次元アレイ状に配列してなる撮像領域と、周辺回路とを備えて構成される。単位セルの構成は第１実施の形態で説明したと同様である。
本実施の形態においても、第１実施の形態で説明したと同様に、前述の図１０及び図１１に示すＣＭＯＳイメージセンサを適用することができる。各信号線と多層配線層の関係も第１実施の形態と同様とすることができる。
【００７３】
そして、本実施の形態においては、図８に示すように、撮像領域１０２側の光電変換素子１１０、１１１、１１２を含む各画素に接続され、瞳補正量に基いて配線ずらしを行う信号線となる配線１０６〜１０８を、この配線１０６〜１０８の周辺回路１０３側に延長する延長端部１５３、１５４、１５５に、それぞれ接続用拡幅部１５６を形成する。そして、本実施の形態では、この接続用拡幅部１５６を介して、周辺回路１０３側の素子、本例では垂直駆動回路の各垂直ドライバー１２７〜１２９を構成するＭＯＳトランジスタ１２１のコンタクト領域１２０に接続して構成される。図８は、前述の図１０の画素アレイブロックすなわち撮像領域２と周辺回路を構成する垂直駆動回路３の接続部分を示している。
【００７４】
本実施の形態では、撮像領域１０２側の配線百六カラ１０８の延長端部１５３〜１４５に、瞳補正に基づく配線のずらし方向に所要の幅を有した接続用拡幅部１５６が設けられる。この接続用拡幅部１５６は、瞳補正量に基づく少なくとも最大ずらし幅あるいはそれ以上の幅に対応した所要幅を有する。この接続用拡幅部１５６が、垂直ドライバー１２７〜１２９を構成するＭＯＳトランジスタ１２１の一方のソース・ドレイン領域１２２のコンタクト領域１２０に接続される。コンタクト領域の位置は固定である。
【００７５】
各配線１０６〜１０８は、瞳補正に基いてずらし配線となるので、その延長端部１５３〜１５５に一体に形成された接続用拡幅部１５６は、ＭＯＳトランジスタ１２１のソース・ドレイン領域１２２のコンタクト領域１２０に対して、順次位置をずらして接続される。第３実施の形態では、配線１０６〜１０８及びその延長端部の接続用拡幅部１５６とを同じ層の配線層、例えば１層目の配線層で形成し、接続用拡幅部１５６とソース・ドレイン領域１２２のコンタクト領域１２０とは、層間絶縁膜に形成した埋め込み導電層を介して接続される。
【００７６】
接続用拡幅部１５６のパターン形状は、前述と同様に、撮像領域１０２の垂直方向の全画素に対応して形成される全垂直ドライバーの配線１２５に関して同一にすることができる。つまり配線パターンとしては、一種類となる。接続用拡幅部の構成は、第１実施の形態で説明したと同様である。
【００７７】
また、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域では、信号線となる配線（１０６〜１０８）のずらしが逆方向となるため、接続用拡幅部１５６のパターン形状としては、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域で互いに対称形状に形成することができる。すなわち、接続用拡幅部１５６は、瞳補正量に応じた最大ずらし量に相応し、且つコンタクト可能な幅を有するパターン形状することができる。
【００７８】
配線ずらしを行う画素出力線（配線）と、周辺回路の配線ずらしを行わない素子のコンタクト領域との接続も、図示しないが、上述と同様にして行うことができる。さらに、最上層の配線層で形成される電源線は、その光電変換素子に対応する開口位置が瞳補正量に基いて中心から周辺に向ってずれるように形成され、同様にオンチップマイクロレンズ、カラーフィルタも中心から周辺に向ってずれるように形成される。この第２実施の形態の撮像領域の概略断面構造は、図２と同様になる。
【００７９】
第３実施の形態に係る固体撮像装置１５１によれば、撮像領域１０２側の配線１０６〜１０８の延長端部に瞳補正量に基づく所要幅の接続用拡幅部１５６を設けて、この接続用拡幅部１５６と周辺回路の素子のコンタクト領域、本例では垂直駆動回路を構成するＭＯＳトランジスタ１２１のソース・ドレイン領域１２２のコンタクト領域１２０とを接続した構成とすることにより、垂直駆動回路のコンタクト領域１２０を動かさずに、撮像領域１０２の配線１０６〜１０８のみをすらして形成することができる。従って、よりシェーディングを抑制した固体撮像装置を提供することができる。また、配線レイアウト用のマスク設計に際しては、接続用拡幅部１５６のパターンデータを一定にして、接続用拡幅部１５６と配線１０６〜１０８との接続位置を瞳補正量に基いて異にしたデータを用いてマスクを設計することができる。従って、前述の特許文献２のように各配線ごとにデータを違えて設計する場合と比べて、容易に設計することができる。
【００８０】
本実施の形態の固体撮像装置は、電子機器モジュール、カメラモジュールに適用することができる。図９に電子機器モジュール、カメラモジュールの実施の形態の概略構成を示す。図９のモジュール構成は、電子機器モジュール、カメラモジュールの双峰に適用可能である。このモジュール１６０は、上述の実施の形態のいずれかの固体撮像装置、すなわちＣＭＯＳイメージセンサ１０１、１３８または１５１、光学レンズ１６１、入出力部１６２、信号処理装置（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒｓ）１６３、光学レンズ系制御用の中央演算装置（ＣＰＵ）１６４を１つに組み込んでモジュールを形成する。また、電子機器モジュール、あるいはカメラモジュール１６５としては、ＣＭＯＳイメージセンサ１０１、１３８または１５１、光学レンズ系１６１及び入出力部１６２のみでモジュールを形成することもできる。また、ＣＭＯＳイメージセンサ１０１、１３８または１５１、光学レンズ系１６１、入出力部１６２及び信号処理装置１６３を備えたモジュールを構成することもできる。
【００８１】
この電子機器モジュール、カメラモジュールによれば、ＣＭＯＳイメージセンサにおけるシェーディングを、より抑制することができ、高画質化を図ることができる。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る固体撮像装置の第１実施の形態を示す要部の概略構成図である。
【図２】第１実施の形態の接続用拡幅部の一例を示す構成図である。
【図３】Ａ，Ｂ  第１実施の形態の接続用拡幅部の他の例を示す構成図である。
【図４】第１実施の形態の撮像領域の断面構造を示す断面図である。
【図５】本発明に係る固体撮像装置の第２実施の形態を示す要部の概略構成図である。
【図６】第２実施の形態の接続用拡幅部の一例を示す構成図である。
【図７】Ａ，Ｂ  第２実施の形態の接続用拡幅部の他の例を示す構成図である。
【図８】本発明に係る固体撮像装置の第３実施の形態を示す要部の概略構成図である。
【図９】本発明に係るモジュールの実施の形態を示す概略構成図である。
【図１０】ＣＭＯＳイメージセンサの一例を示すブロック構成図である。
【図１１】ＣＭＯＳイメージセンサの画素及び周辺回路部の一例を示す構成図である。
【図１２】図１１ＣＭＯＳイメージセンサに用いられる駆動信号を示す波形図である。
【図１３】従来の撮像領域の断面構造を示す断面図である。
【図１４】撮像領域における全面配線の配線ずらしの例を示す平面図である。
【図１５】従来の撮像領域の配線と周辺回路の配線の接続に一例を示す平面図である。
【図１６】従来の撮像領域の配線と周辺回路の配線の接続の他の例を示す平面図である。
【符号の説明】
【００８３】
１・・ＣＭＯＳイメージセンサ、２・・画素アレイブロック（撮像領域）、３・・垂直駆動回路、４・・シャッタ駆動回路、５・・ＣＤＳ回路、６・・水平駆動回路、七・・ＡＧＣ回路、８・・Ａ／Ｄ変換回路、９・・タイミングジェネレータ、２２・・光電変換素子、２３・・画素、２４・・撮像領域、２６、２７、２８、２９・・ＣＭＯＳトランジスタ、３０・・電源線、３１・・転送信号線、３２・・リセット信号線、３３・・選択信号線、３４・・画素出力線、９１・・半導体基板、９２・・層間絶縁膜、９３〜９５・・配線層、９６・・平坦化膜、９７・・カラーフィルタ、９８・・オンチップマイクロレンズ、１０１、１３８、１５１・・固体撮像装置、１０２・・撮像領域、１０３・・周辺回路、１０６〜１０８・・配線、１１０〜１１２・・光電変換素子、１２０・・コンタクト領域、１２１・・ＭＯＳトランジスタ、１２２、１２３・・ソース・ドレイン領域、１２４・・ゲート電極、１２５、１２６・・配線、１２７〜１２９・・垂直ドライバー、１３０、１４０、１４１、１５６・・接続用拡幅部、１６０・・モジュール
【図１】
2007317870.tif 000003
【図２】
2007317870.tif 000004
【図３】
2007317870.tif 000005
【図４】
2007317870.tif 000006
【図５】
2007317870.tif 000007
【図６】
2007317870.tif 000008
【図７】
2007317870.tif 000009
【図８】
2007317870.tif 000010
【図９】
2007317870.tif 000011
【図１０】
2007317870.tif 000012
【図１１】
2007317870.tif 000013
【図１２】
2007317870.tif 000014
【図１３】
2007317870.tif 000015
【図１４】
2007317870.tif 000016
【図１５】
2007317870.tif 000017
【図１６】
2007317870.tif 000018
【手続補正書】
【提出日】平成19年9月12日(2007.9.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその製造方法、特に、光電変換部により生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、例えばＣＭＯＳイメージセンサとその製造方法に関する。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は部分的に使用して作製されたイメージセンサである。
さらに本発明は、上記固体撮像装置を組み込んだカメラモジュールに関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、光電変換素子と複数のＭＯＳトランジスタからなる画素が複数、２次元アレイ状に配列され、光電変換素子により生成された電荷を画素信号に変換して読み出す固体撮像装置である。近年、このＣＭＯＳイメージセンサは、携帯電話用のカメラ、デジタルスチルカメラあるいはデジタルビデオカメラ等の撮像素子として注目されている。
【０００３】
図１０に、一般的なＣＭＯＳイメージセンサ（いわゆるイメージセンサチップ）の概略構成を示す。このＣＭＯＳイメージセンサ１は、半導体基板（半導体チップ）１１内に、画素アレイブロック（いわゆる撮像領域）２と、周辺回路部となる垂直駆動回路３、シャッタ駆動回路４、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）回路５、水平駆動回路６、ＡＧＣ回路（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌｌｅｒ：自動利得制御）７、Ａ／Ｄコンバータ（アナログ／デジタル変換回路）８、タイミングジェネレータ９等とが形成されて成る。
【０００４】
画素アレイブロック２は、１つ又は複数の光電変換素子とＭＯＳトランジスタを含む画素が複数、２次元状に配列され、更に各画素からの出力信号線や、各画素を駆動するための複数の信号配線が形成されて構成されている。垂直駆動回路３は、画素からの読み出し行を選択するための信号を画素アレイに供給する。シャッタ駆動回路４は、垂直駆動回路３と同じ様に画素を行選択するもので、垂直駆動回路３との時間間隔を調節することにより、光電変換素子への露光時間（蓄積時間）を調節することができる。
【０００５】
垂直駆動回路３で選択された行から読み出された信号は、１列または複数列毎に配置されたＣＤＳ回路５に入力される。ＣＤＳ回路５は、各画素からリセットレベルと信号レベルを受け取り、両者の差を取ることにより、画素毎の固定パターンノイズを除去する回路である。水平駆動回路６は、ＣＤＳ処理され、各列に保存されている信号を順番に選択するものである。選択された列の信号は、後段のＡＧＣ回路７に受け渡され、適当なゲインをかけた後、Ａ／Ｄコンバータ８でデジタル信号に変換され、イメージセンサチップ外へ出力される。また、各回路ブロック（垂直駆動回路３、シャッタ駆動回路４、ＣＤＳ回路５、水平駆動回路６、ＡＧＣ回路７、Ａ／Ｄコンバータ８等）は、タイミングジェネレータ９内部で発生された信号により、駆動される。
【０００６】
以上の図１０のブロック構成はＣＭＯＳイメージセンサの一例である。その他ＣＭＯＳイメージセンサとしては、例えば、Ａ／Ｄコンバータをチップ内部に持たないもの、Ａ／Ｄコンバータを各列に持つものや、ＣＤＳ回路を一つだけ持つもの、ＣＤＳ回路、ＡＧＣ回路等、出力系統が多数存在するもの等がある。画素からＣＤＳ回路５への読み出しは、列毎に設けられた画素出力線１０を介して行われる。
【０００７】
図１１に、上記ＣＭＯＳイメージセンサの画素及び周辺回路部の一例を示す。このＣＭＯＳイメージセンサ２１では、例えばフォトダイオードからなる１つの光電変換素子２２と複数のＭＯＳトランジスタからなる画素（単位セル）２３を複数個、２次元アレイ状に配列してなる画素アレイブロック（いわゆる撮像領域）２４と、周辺回路部とから構成される。
【０００８】
光電変換素子２２では光を受けて光電変換により生成された信号電荷が蓄積される。複数のＭＯＳトランジスタは、この例では転送用トランジスタ２６と、リセット用トランジスタ２７と、増幅用トランジスタ２８と、選択用トランジスタ２９の４つのトランジスタで構成される。転送用トランジスタ２６は、光電変換素子２２に蓄積された信号電荷をフローティング・ディフージョン（ＦＤ）、したがって増幅用トランジスタ２８のゲートに転送するためのトランジスタである。リセット用トランジスタ２７は、増幅用トランジスタ２８のゲ−ト電位をリセットするためのトランジスタである。増幅用トランジスタ２８は、信号電荷を増幅するためのトランジスタである。選択用トランジスタ２９は、出力画素を選択するためのトランジスタである。
【０００９】
画素２３においては、転送用トランジスタ２６のソースが光電変換素子２２に接続され、そのドレインがリセット用トランジスタ２７のソースに接続される。転送用トランジスタ２６のゲートには、そのゲート電位を制御するための転送信号線３１が接続される。リセット用トランジスタ２７は、そのドレインが電源電位供給線３０に接続され、そのゲートがゲート電位を制御するためのリセット信号配線３２に接続される。増幅用トランジスタ２８は、そのドレインが電源電位供給線３０に接続され、そのソースが選択用トランジスタ２９のドレインに接続され、そのゲートが転送用トランジスタ２６とリセット用トランジスタ２７間のフローティング・ディフージョン（ＦＤ）に接続される。選択用トランジスタ２９は、そのソースが画素出力線３４に接続され、そのゲートがゲート電位を制御するための選択信号線３３に接続される。
【００１０】
画素出力線３４には定電流を供給するためのトランジスタ３６が接続され、選択された増幅用トランジスタ２８に定電流を供給し、増幅用トランジスタ２８をソースフォロアとして動作させ、増幅用トランジスタ２８のゲート電位と、ある一定の電圧差をもつ電位が画素出力線３４に表れるようになされる。トランジスタ３６のゲートには、トランジスタ３６がある一定の電流を供給するような飽和領域動作をするよう、一定の電位を供給するための定電位供給線３７が接続される。
【００１１】
一方、周辺回路として、垂直選択手段４１、列選択手段４２及びＣＤＳ（相関二重サンプリング）回路４３が配置される。さらに、画素２３の各行毎に、出力端が転送信号線３１に接続された行選択用ＡＮＤ素子４５、出力端がリッセト信号線３２に接続された行選択用ＡＮＤ素子４６、及び出力端が選択信号線３３に接続された行選択用ＡＮＤ素子４７がそれぞれ配置される。
【００１２】
各行の行選択用ＡＮＤ素子４５の一方に入力端には、転送信号線３１に転送パルスを供給するためのパスル端子４８が接続され、他方の入力端には、垂直選択手段４１からの出力が接続される。各行の行選択用ＡＮＤ素子４６の一方の入力端には、リセット信号配線３２にリセットパルスを供給するためのパルス端子４９が接続され、他方の入力端には垂直選択手段４１からの出力が接続される。各行の行選択用ＡＮＤ素子４７の一方の入力端には、選択信号線３３に選択パルスを供給するためのパルス端子５０が接続され、他方の入力端には、垂直選択手段４１からの出力が接続される。
【００１３】
このような構成により、垂直選択手段４１によって選択された行の各信号線にのみ、各制御パルスが供給される。各画素２３からの読み出し動作は、図１２に示す駆動信号を加えて次のようにして行われる。
【００１４】
図１２の転送信号（パルス）Ｓ１は転送信号線３１に供給され、リセット信号（パルス）Ｓ２はリセット信号配線３２に供給され、選択信号（パルス）Ｓ３は選択信号線３３に供給される。
【００１５】
先ず、選択パルスＳ３及びリセットパルスＳ２を供給して、読み出しを行う行の選択用トランジスタ２９と、リセット用ランジスタ２７を導通状態にして、増幅用トランジスタ２８のゲート（いわゆるフローティング・ディフージョンＦＤ）の電位をリセットする。リセット用トランジスタ２７を非導通にした後、各画素２３のリセットレベルに対応した電圧を後段のＣＤＳ回路４３に読み出しておく。次に、転送パルスＳ１を供給して転送用トランジスタ２６を導通状態にし、光電変換素子２２に蓄積された電荷をフローティング・ディフージョン（ＦＤ）、したがって増幅用トランジスタ２８のゲートに転送する。転送終了後、転送用トランジスタ２６を非導通状態にした後、蓄積されていた電荷量に応じた信号レベルの電圧を後段の回路４３に読み出す。
【００１６】
ＣＤＳ回路４３では、先に読み出しておいたリセットレベルと信号レベルとの差を取り、画素毎の増幅トランジスタ２８の閾値電圧Ｖｔｈのばらつき等により発生する固定的なパターンノイズを相殺する。ＣＤＳ回路４３に蓄積された信号は列選択手段４２によって選択されると、水平信号線２４を通ってＡＧＣ（自動利得制御）等の後段の回路へ読み出されて処理される。
【００１７】
図１３に、図１０の画素アレイブロック２の概略断面構造を示す。画素アレイ部は、半導体基板５１に各画素に対応した複数の光電変換素子２２が形成される。図１３では光電変換素子２２のみ示すが、その他各画素に上述したＭＯＳトランジスタ２６、２７、２８、２９が形成される。この半導体基板５１上に層間絶縁膜５２を介して複数の配線層、本例では３層の配線層５３、５４、５５が形成される。この配線層は垂直信号線３４、リセット信号線３２、転送信号線３１、選択信号線３３、電源線３０、さらにこれらの各線とは独立の接続電極（各信号線とＭＯＳトランジスタとの接続）に相当する。
【００１８】
本例において、水平及び垂直方向への信号配線（３４、３２、３１、３３、接続電極）は、光電変換素子２２を取り囲んで開口部が形成されるようにレイアウトされている。一方、電源線３０は３層目の配線層５５に相当し、最上層に形成される。この電源線３０となる配線層５５は、図１４に示すように、光電変換素子２２〔２２０、２２１、２２・・〕に対応して開口６１を有するように形成される。これら配線層５３〜５５は、遮光層も兼ねることができる。最上層の層間絶縁膜、いわゆる平坦化膜６２上には、カラーフィルタ６３が形成され、さらにその上にオンチップマイクロレンズ６４が形成される。
【００１９】
現在多くの固体撮像装置では、集光率を向上させるために、上記のようにオンチップマイクロレンズを備えているが、しかし、斜めからの入射光が多くなる撮像領域の周辺部においては、オンチップマイクロレンズによる集光中心が光電変換素子の中心からずれ、光電変換素子への集光率が低下する。このため、感度が低下する。この感度低下は撮像領域中心から周辺分に向って大きくなり、シェーディングの原因となる。このようなシェーディングを抑制するために、オンチップマイクロレンズずらしを行っている。
【００２０】
また、ＣＭＯＳ型固体撮像装置においては、配線層が複数層形成されているため、配線層での入射光の蹴られがシェーディングの原因となる。ＣＣＤ型固体撮像装置では、ＣＭＯＳ型固体撮像装置と構造が違うので、このような配線層での入射光の蹴られに起因したシェーディングは起こらない。これに対して、特許文献１、２には、配線層もずらすことでシェーディングを抑制することが提案されている。
【００２１】
【特許文献１】特開２００４−２５３５６８号公報
【特許文献２】特開２００３−２７３３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところで、ＣＭＯＳイメージセンサにおいて、配線層でのずらしは、電気的接続を保ったまま行う必要がある。このため、図１４の電源配線となる配線層５５のような全面配線の場合は配線ずらしが比較的容易に行えるが、上記配線層５３、５４のような水平及び垂直方向に延びる配線に関しては、周辺回路と接続されているために、ずらすことができず、この配線層５３、５４で入射光が蹴られ、シェーディングが発生する虞れがあった。
【００２３】
すなわち、図１５に示すように、撮像領域６１側には、各光電変換素子２２〔２２０、２２１、２２２〕を有する画素に接続される配線６３（配線層５３、５４に相当）が形成され、周辺回路６２側には例えば垂直駆動回路、ここでは垂直ドライバーを構成するＭＯＳトランジスタ６５が形成される。このＭＯＳトランジスタ６５は、対のソース・ドレイン領域６６、６７とゲート電極を６８有し、それぞれのソース・ドレイン領域６６、６７に電極（配線）６９、７０が接続されて構成される。そして、この垂直ドライバーを構成するＭＯＳトランジスタ６５はその電極６６、６７及びコンタクト部７１の位置が所要の位置に固定されように形成される。従って、撮像領域６１側の配線６３が一方のソース・ドレイン領域６６の電極６９と接続するには、図では配線６３を延長してコンタクト部７１に接続するには、配線６３の位置は所要の位置に形成せざるを得ず、撮像領域６１側の瞳補正量に基いてずらすことができなかった。
【００２４】
つまり、周辺回路６２での配線位置は決められているため、斜め入射光が蹴られないように上記配線層５３、５４をずらして形成した場合、周辺回路６２の配線６９との接続ができなくなる。このため、配線層５３、５４をずらして形成することができない。
【００２５】
一方、特許文献２（図８参照）には、信号線の位置と周辺回路の位置がずれて、周辺回路のつなぎ部分が接続できないことを改善するために、図１６に示すように、各周辺回路８４側に配線素片８６を設け各周辺回路８４内の配線８４Ａと、画素アレイ８０側の瞳補正量に基づいて位置をずらした各信号線８２とを接続する手法が提案されている。しかし、このような信号線８２と周辺回路の配線８４Ａを、配線素片８６を介して一体化した配線パターンを形成する際、瞳補正量により各配線パターン毎に異なるレイアウトになるので、配線レイアウト用のマスク設計が難しくなる。
【００２６】
本発明は、上述の点に鑑み、撮像領域の配線のずらしを可能にして、よりシェーディングを抑制でき、しかも配線レイアウト用のマスク設計が容易になる固体撮像装置とその製造方法を提供するものである。
また、本発明は、かかる固体撮像装置を備えたカメラモジュールを提供するものである。
【課題を解決するための手段】
【００２７】
本発明に係る固体撮像装置は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが、いずれか一方または双方の配線と一体の接続用拡幅部を介して接続されて成ることを特徴とする。
【００２８】
本発明の固体撮像装置では、撮像領域側のずらし配線と周辺回路のずらしを行わない配線のいずれか一方、または双方に接続用拡幅部を形成することにより、接続用拡幅部の範囲内で撮像領域側の配線のずらしが可能になり、ずらし配線と周辺回路の配線との接続ができる。
【００２９】
本発明に係る固体撮像装置は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線が、この配線と一体の接続用拡幅部を介して周辺回路側の素子のコンタクト領域に接続されて成ることを特徴とする。
【００３０】
本発明の固体撮像装置では、ずらし配線に一体の接続用拡幅部を形成し、この接続用拡幅部の範囲内で接続用拡幅部と周辺回路側の素子のコンタクト領域とを接続することにより、撮像領域側の配線のずらしが可能になる。
【００３１】
本発明に係る固体撮像装置の製造方法は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが接続される固体撮像装置の製造方法であって、撮像領域側の配線と周辺側の配線を異なる層で形成し、いずれか一方または双方の配線と一体の接続用拡幅部を介して双方の配線を接続する工程を有することを特徴とする。
【００３２】
本発明の固体撮像装置の製造方法では、接続用拡幅部を介して撮像領域側の配線と周辺回路側の配線を接続するので、周辺回路側の配線を動かさずに撮像領域の配線のみをずらすことができる。
【００３３】
本発明に係る固体撮像装置の製造方法は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが接続される固体撮像装置の製造方法であって、１層の配線層により、接続用拡幅部を介して互いに接続された撮像領域側の配線と周辺回路側の配線を形成する工程を有することを特徴とする
【００３４】
本発明の固体撮像装置の製造方法では、接続用拡幅部を介して撮像領域側の配線と周辺回路側の配線を接続するので、周辺回路側の配線を動かさずに撮像領域の配線のみをずらすことができる。１層の配線層で互いに接続された周辺回路及び撮像領域の配線を形成するので、製造工程数が削減される。
【００３５】
本発明に係る固体撮像装置の製造方法は、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、前記周辺回路のずらしを行わない素子とが接続される固体撮像装置の製造方法であって、１層の配線層により撮像領域側の配線と該配線の延長端部の接続用拡幅部を形成し、接続用拡幅部と前記素子のコンタクト領域を接続する工程を有することを特徴とする。
【００３６】
本発明の固体撮像装置の製造方法では、１層の配線層で撮像領域の配線とその延長端部の接続用拡幅部を形成し、この接続用拡幅部を介して撮像領域側の配線と周辺回路側の素子のコンタクト領域を接続するので、周辺回路側の素子のコンタクト領域を動かさずに、撮像領域の配線のみをずらすことができる。
【００３７】
本発明に係るカメラモジュールは、固体撮像装置と光学レンズ系を備え、固体撮像装置が、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線と、周辺回路のずらしを行わない配線とが、いずれか一方または双方の配線と一体の接続用拡幅部を介して接続されて成ることを特徴とする。
【００３８】
本発明に係るカメラモジュールは、固体撮像装置と光学レンズ系を備え、固体撮像装置が、光電変換部とトランジスタ素子を含む画素が配列された撮像領域と、周辺回路を有し、撮像領域側の瞳補正に基いてずらした配線が、この配線と一体の接続用拡幅部を介して周辺回路側の素子のコンタクト領域に接続されて成ることを特徴とする。
【発明の効果】
【００３９】
本発明に係る固体撮像装置によれば、周辺回路側の配線あるいは素子のコンタクト領域を動かさずに、撮像領域の配線のみをずらして形成できるので、多層配線に起因したシェーディングをより抑制することができる。また、配線レイアウト用のマスク設計では、接続用拡幅部を一体の配線のパターンデータを一定にし、接続位置を瞳補正量に基いて異ならしてマスク設計ができるので、容易に設計することができる。
【００４０】
本発明に係る固体撮像装置の製造方法によれば、周辺回路側の配線あるいは素子のコンタクト領域を動かさずに、撮像領域の配線のみをずらして形成できるので、多層配線に起因したシェーディングがより抑制された固体撮像装置を製造することができる。
【００４１】
本発明に係るカメラモジュールによれば、上記のシェーディングが抑制された固体撮像装置を備えることにより、高画質化を図ることができる。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して本発明の実施の形態を説明する。
【００４３】
図１〜図４に、本発明に係る固体撮像装置の第１実施の形態を示す。本実施の形態に係る固体撮像装置１０１は、光電変換素子とこの光電変換素子の信号を読み出す複数のＭＯＳトランジスタからなる単位セルが複数２次元アレイ状に配列してなる撮像領域と、周辺回路とを備えて構成される。単位セルとしては、１つの光電変換素子と複数のＭＯＳトランジスタで形成した１画素を単位セルとした構成、あるいは複数のＭＯＳトランジスタを複数の光電変換素子で共有した複数画素を単位セルとして構成することができる。
本実施の形態の固体撮像装置１０１は、例えば前述の図１０及び図１１に示すＣＭＯＳイメージセンサ、一部変更したＣＭＯＳイメージセンサを適用することができる。
【００４４】
なお、例えば図１１における画素出力線３４と、転送信号線３１、リセット信号線３２及び選択信号線３３とは、最上層を除く異なる層の配線層で形成され、電源電位供給線（いわゆる電源線）３０は最上層の配線層で形成される。リセット信号線３２及び選択信号線３３は、同一の層の配線層で形成される。
【００４５】
そして、本実施の形態においては、図１に示すように、撮像領域１０２側の光電変換素子１１０、１１１、１１２を含む各画素に接続され、瞳補正量に基いて配線ずらしを行う信号線となる配線１０６、１０７、１０８と、周辺回路１０３側のずらしを行わない配線１２５とを、配線１２５と一体の接続用拡幅部１３０を介して接続して構成される。図１は、前述の図１０の画素アレイブロックすなわち撮像領域２と垂直駆動回路３の接続部分を示ししている。
【００４６】
本実施の形態では、垂直駆動回路、ここではＭＯＳトランジスタ１２１からなる垂直ドライバー１２７、１２８、１２９からの配線１２５の先端に瞳補正に基く配線のずらし方向に所要の幅を有した接続用拡幅部１３０を設ける。すなわち、この接続用拡幅部１３０は、少なくとも撮像領域１０２の中心からの距離に対して最大ずらし幅に対応した幅を有する。この垂直ドライバー１２７〜１２９側の配線１２５は、ずらしを行わず所定位置に固定して形成される。
【００４７】
一方、撮像領域１０２の配線１０６〜１０８は、撮像領域１０２の中心から周辺に行くに従って、瞳補正量に応じて位置をずらして形成され、その接続端が垂直ドライバー１２７〜１２９の配線１２５の接続用拡幅部１３０に接続される。接続用拡幅部１３０は、撮像領域１０２と周辺回路１０３の境界付近に形成される。配線１０６〜１０８は、撮像領域１０２の中心から周辺に向って漸次ずらし量が多くなるように形成される。
【００４８】
ここで、垂直ドライバー１２７〜１２９のＭＯＳトランジスタ１２１は、一対のソース・ドレイン領域１２２、１２３と、ゲート絶縁膜を介して形成したゲート電極１２４とからなり、それぞれのソース・ドレイン領域１２２、１２３にコンタクト部１２０を介して配線（いわゆる電極）１２５、１２６が形成されて成る。一方のソース・ドレイン領域１２２の配線１２５に接続用拡幅部１３０が形成される。
【００４９】
信号線となる配線１０６〜１０８は、垂直ドライバー１２７〜１２９側の配線１２５に設けられた接続用拡幅部１３０に対して、順次位置をずらして接続される。第１実施の形態では、撮像領域１０２の配線１０６〜１０８、垂直ドライバー１２７〜１２９の配線１２５及び接続用拡幅部１３０を共に１層目の配線層で一体に形成される。
【００５０】
接続用拡幅部１３０を有する配線１２５のパターン形状は、撮像領域１０２の垂直方向の全画素に対応して形成される全垂直ドライバーの配線１２５に関して同一にすることができる。つまり配線パターンとしては、一種類となる。この場合には、図２に示すように、接続用拡幅部１３０の中心から配線１２５が延びるようなパターン形状になり、接続用拡幅部１３０の全幅Ｗ３が撮像領域１０２の中心からの距離に対して最大ずらし幅の２倍に対応し且つコンタクト可能な幅を有する。
【００５１】
図２のパターン形状の場合、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域では、信号線となる配線（１０６〜１０８）のずらしが逆方向となるため、それぞれ接続用拡幅部１３０の略半分の領域が接続に寄与しないことになる。
【００５２】
そこで、図３Ａ，Ｂに示すように、接続用拡幅部１３０の無駄な部分を削除し、接続用拡幅部１３０を有する配線１２５のパターン形状としては、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域で互いに対称形状の接続用拡幅部１３０、すなわち瞳補正量に応じた最大ずらし量Ｗ２に相応し、且つコンタクト可能な幅Ｗ１の接続用拡幅部１３０〔１３０Ａ，１３０Ｂ〕をそれぞれ有するパターン形状することができる。図３Ａは上領域の配線パターン、図３Ｂは下領域の配線パターンである。すなわち、この場合、周辺回路１０３側の配線パターンとしては、２種類の配線パターンで形成される。なお、図３の配線パターンは、前述した図１５に示す従来のずらしを行わない撮像領域側の配線６３の状態を基準にしている。
【００５３】
配線ずらしを行う画素出力線３４（図１１参照）と、周辺回路の配線ずらしを行わない配線との接続も、図示しないが上述の接続用拡幅部１３０を周辺回路１０３の配線に設けて、この接続用拡幅部１３０を介して接続することができる。この場合、画素出力線３４は１層目以外の層の配線層で形成し、周辺回路１０３の配線及び接続用拡幅部１３０は１層目の配線層で形成し、接続用拡幅部１３０と画素出力線３４とは埋め込み導電層を介して接続するようになす。
【００５４】
また、前述したように、最上層の配線層で形成される電源線３０は、その光電変換素子に対応する開口位置が瞳補正量に基いて中心から周辺に向ってずれるように形成され、同様にオンチップマイクロレンズ、カラーフィルタも中心から周辺に向ってずれ量が多くなるように形成される。
【００５５】
図４に、本実施の形態の撮像領域の概略断面構造を示す。撮像領域は、半導体基板９１に各画素に対応した複数の光電変換素子２２が形成される。同図では光電変換素子のみ示すが、その他各画素には前述した複数のＭＯＳトランジスタが形成される。この半導体基板９１上に層間絶縁膜９２を介して複数の配線層、本例では３層の配線層９３、９４、９５が形成される。そして、これら３層の配線層９３、９４、９５は、そのそれぞれの開口中心が瞳補正量に基いて光電変換素子２２の中心からずれて、すなわち撮像領域の中心から周辺に向ってずれるように形成される。最上層の層間絶縁膜、いわゆる平坦化膜９６上にカラーフィルタ９７及びオンチップマイクロレンズ９８が形成される。このカラーフィルタ９７及びオンチップマイクロレンズ９８も、同様にそれぞれの中心が光電変換素子２２の中心からずれるように形成される。
【００５６】
第１実施の形態の固体撮像装置の製造は、次のように行う。半導体基板の撮像領域の形成領域に光電変換素子及びトランジスタからなる画素を２次元アレイ状に形成し、周辺回路形成領域に各回路を形成する。次に、層間絶縁膜を介して１層目の配線層を形成し、１層目の配線層に対する１回のパターニングにより、互いに接続された撮像領域側の配線１０６〜１０８、接続用拡幅部１３０及び周辺回路側の配線１２５を形成する。また１層目の配線層で例えば画素出力線と接続される周辺回路側の配線を接続用拡幅部を有するように形成する。次に、層間絶縁膜を形成し、この層間絶縁膜に上記接続用拡幅部に接続した埋め込み導電層を形成する。次に、２層目の配線層により埋め込み導電層に接続する画素出力線を形成する。その後、層間絶縁膜を介して３層目の配線層による電源線を形成し、さらに平坦化膜を介してカラーフィルタ及びオンチップマイクロレンズを形成する。
【００５７】
第１実施の形態に係る固体撮像装置１０１によれば、周辺回路１０３側の配線、例えば垂直駆動回路の配線１２５に瞳補正量に基づく少なくとも最大ずらし幅あるいはそれ以上の幅に対応した所要幅の接続用拡幅部１３０を設けて、この接続用拡幅部１３０を介して撮像領域１０２側のずらし配線１０６〜１０８を接続した構成とすることにより、垂直駆動回路の配線１２５を動かさずに、撮像領域１０２の配線１０６〜１０８のみをすらして形成することができる。従って、よりシェーディングを抑制した固体撮像装置を提供することができる。また、配線レイアウト用のマスク設計に際しては、周辺回路の配線１２５とその先端の接続用拡幅部１３０の配線パターンのデータを一定にして、撮像領域のずらし配線１０６〜１０８との接続位置を瞳補正量に基いて異にしたデータを用いてマスクを設計することができる。従って、前述の特許文献２のように各配線ごとにデータを違えて設計する場合と比べて、容易に設計することができる。
【００５８】
第１実施の形態においては、周辺回路１０３である垂直駆動回路側のずらしを行わない配線１２５に接続用拡幅部１３０を一体に設けた構成としたが、撮像領域１０２のずらしを行う配線１０６〜１０８に接続用拡幅部１３０を一体に設けた構成とすることもできる。
【００５９】
図５に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態に係る固体撮像装置１３８は、光電変換素子とこの光電変換素子の信号を読み出す複数のＭＯＳトランジスタからなる単位セルが複数２次元アレイ状に配列してなる撮像領域と、周辺回路とを備えて構成される。単位セルの構成は第１実施の形態で説明したと同様である。
本実施の形態においても、第１実施の形態で説明したと同様に、前述の図１０及び図１１に示すＣＭＯＳイメージセンサを適用することができる。各信号線と多層配線層の関係も第１実施の形態と同様とすることができる。
【００６０】
そして、本実施の形態においては、図５に示すように、撮像領域１０２側の光電変換素子１１０、１１１、１１２を含む各画素に接続され、瞳補正量に基いて配線ずらしを行う信号線となる配線１０６、１０７、１０８と、周辺回路１０３側の配線ずらしを行わない配線１２５とを、接続用拡幅部１４０及び１４１を介して互いに接続して構成される。図５は、前述の図１０の画素アレイブロックすなわち撮像領域２と周辺回路を構成する垂直駆動回路３の接続部分を示している。
【００６１】
本実施の形態では、撮像領域１０２の各配線１０６〜１０８の先端に瞳補正に基づく配線のずらし方向に所要の幅を有した接続用拡幅部１４０が設けられる。一方、垂直駆動回路、ここではＭＯＳトランジスタ１２１からなる垂直ドライバー１２７、１２８、１２９からの配線１２５の先端に、瞳補正に基づく配線のずらし方向に所要の幅を有した接続用拡幅部１４１が設けられる。すなわち、この接続用拡幅部１４０、１４１は、少なくとも撮像領域中心からの距離に対して最大ずらし幅に対応した幅を有する。
【００６２】
垂直ドライバー１２７〜１２９側の配線１２５は、配線ずらしを行わず所定位置に固定して形成される。撮像領域側の配線１０６〜１０８は、撮像領域の中心から周辺に行くに従って、瞳補正量に応じて位置をずらして形成される。配線１０６〜１０８は、撮像領域１０２の中心から周辺に向って漸次ずらし量が多くなるように形成される。接続用拡幅部１４０、１４１は、撮像領域１０２と周辺回路１０３の境界付近に形成される。
【００６３】
本実施の形態では、垂直ドライバー１２７〜１２９側の配線１２５及びその先端に一体の接続用拡幅部１４１が所要の層、本例では１層目の配線層で形成され、信号線となる配線１０６〜１０８及びその各先端に一体の接続用拡幅部１４０が所要の層、本例では２層目の配線層で形成され、対応する接続用拡幅部１４０と１４１とが層間絶縁膜に形成した埋め込み導電層を介して接続される。すなわち、信号線となる配線１０６〜１０８の接続用拡幅部１４０は、垂直ドライバー１２７〜１２９側の配線１２５に設けられた接続用拡幅部１４１に対して、瞳補正に基いて順次位置をずらして接続される。
【００６４】
垂直ドライバー１２７〜１２９のＭＯＳトランジスタ１２１の構成は第１実施の形態で説明したと同様であるので、詳細説明を省略する。
【００６５】
先端のそれぞれ接続用拡幅部１４０、１４１を有する配線１０６〜１０８、１２５のパターン形状は、各々前述と同様に、撮像領域１０２の垂直方向の全画素に対応して形成される全垂直ドライバーの配線１２５に関して同一にすることができる（図６参照）。つまり配線パターンとしては、一種類となる。
【００６６】
また、図６のパターン形状の場合も、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域では、信号線となる配線（１０６〜１０８）のずらしが逆方向となため、それぞれの接続用拡幅部１４０、１４１の略半分の領域が接続に寄与しないことになる。
【００６７】
そこで、図７Ａ，Ｂに示すように、接続用拡幅部１４０、１４１の無駄な部分を削除し、接続用拡幅部１４０、１４１を有する配線１０６〜１０８、１２５のパターン形状としては、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域で互いに対称形状の接続用拡幅部１４０、すなわち瞳補正量に応じた最大ずらし量Ｗ２に相応し、且つコンタクト可能な幅Ｗ１の接続用拡幅部１４０〔１４０Ａ，１４０Ｂ〕、１４１〔１４１Ａ，１４１Ｂ〕をそれぞれ有するパターン形状することができる。図７Ａは上領域の配線パターン、図７Ｂは下領域の配線パターンである。すなわち、この場合、撮像領域１０２側の配線パターン及び周辺回路１０３側の配線パターンとしては、それぞれ２種類の配線パターンで形成される。なお、図７の配線パターンは、前述した図１５に示す従来のずらしを行わない撮像領域側の配線６３の状態を基準にしている。
【００６８】
さらに、配線のずらしを行わない配線１２５側の接続用拡幅部１４１は、コンタクトが行えるに十分な幅にして、配線のずらしを行う配線１０６〜１０８側の接続用拡幅部１４０のみを、図６、図７に示す構成とすることもできる。また、接続用拡幅部１４１、１４０の関係をこの逆にした構成とすることもできる。
【００６９】
配線ずらしを行う画素出力線３４（図１１参照）と、周辺回路の配線ずらしを行わない配線との接続も、図示しないが上述と同様にそれぞれの配線に接続用拡幅部を設け、両接続用拡幅部を層間絶縁膜内に形成した埋め込み導電層を介して接続することができる。あるいは、画素出力線３４及びこれに接続される周辺回路の配線を第１実施の形態と同様に１層目の配線層で形成することもできる。さらに、最上層の配線層で形成される電源線は、その光電変換素子に対応する開口位置が瞳補正量に基いて中心から周辺に向ってずれるように形成され、同様にオンチップマイクロレンズ、カラーフィルタも中心から周辺に向ってずれるように形成される。この第２実施の形態の撮像領域の概略断面構造は、図４と同様になる。
【００７０】
第２実施の形態の固体撮像装置の製造は、次のように行う。半導体基板の撮像領域の形成領域に光電変換素子及びトランジスタからなる画素を２次元アレイ状に形成し、周辺回路形成領域に各回路を形成する。次に、層間絶縁膜を介して１層目の配線層をパターニングして周辺回路側、例えば垂直駆動回路の接続用拡幅部１４１を一体に有する配線を形成する。この１層目の配線層で同時に例えば画素出力線とこれに接続する周辺回路の配線を形成する。次に、層間絶縁膜を形成し、この層間絶縁膜に接続用拡幅部１４１と接続した埋め込み導電層を形成する。次に、２層目の配線層を形成し、この２層目配線層をパターニングにして撮像領域側の接続用拡幅部１４０を一体に有した配線を形成する。このとき、接続用拡幅部１４０が埋め込み導電層と接続されるように形成する。その後、層間絶縁膜を介して３層目の配線層による電源線を形成し、さらに平坦化膜を介してカラーフィルタ及びオンチップマイクロレンズを形成する。
【００７１】
第２実施の形態に係る固体撮像装置１３８によれば、周辺回路１０３側の配線、例えば垂直駆動回路側の配線１２５、及び撮像領域１０２側の配線１０６〜１０８のいずれか一方、もしくは双方に瞳補正量に基づく少なくとも最大ずらし幅あるいはそれ以上に幅に対応した所要幅の接続用拡幅部１４１、１４０を設けて、両接続用拡幅部１４１、１４０を接続した構成とすることにより、垂直駆動回路の配線１２５を動かさずに、撮像領域の配線１０６〜１０８のみをすらして形成することができる。従って、よりシェーディングを抑制した固体撮像装置を提供することができる。また、配線レイアウト用のマスク設計に際しては、配線１２５とその先端の接続用拡幅部１４１を有する配線パターンのデータを一定にして、配線１０６〜１０８の先端の接続用拡幅部１４０と接続用拡幅部１４１の接続位置を瞳補正量に基いて異ならしたデータを用いてマスクを設計することができる。従って、前述の特許文献２のように各配線毎にデータを違えて設計する場合と比べて、容易に設計することができる。
【００７２】
図８に、本発明に係る固体撮像装置の第３実施の形態を示す。本実施の形態に係る固体撮像装置１５１は、光電変換素子とこの光電変換素子の信号を読み出す複数のＭＯＳトランジスタからなる単位セルが複数２次元アレイ状に配列してなる撮像領域と、周辺回路とを備えて構成される。単位セルの構成は第１実施の形態で説明したと同様である。
本実施の形態においても、第１実施の形態で説明したと同様に、前述の図１０及び図１１に示すＣＭＯＳイメージセンサを適用することができる。各信号線と多層配線層の関係も第１実施の形態と同様とすることができる。
【００７３】
そして、本実施の形態においては、図８に示すように、撮像領域１０２側の光電変換素子１１０、１１１、１１２を含む各画素に接続され、瞳補正量に基いて配線ずらしを行う信号線となる配線１０６〜１０８を、この配線１０６〜１０８の周辺回路１０３側に延長する延長端部１５３、１５４、１５５に、それぞれ接続用拡幅部１５６を形成する。そして、本実施の形態では、この接続用拡幅部１５６を介して、周辺回路１０３側の素子、本例では垂直駆動回路の各垂直ドライバー１２７〜１２９を構成するＭＯＳトランジスタ１２１のコンタクト領域１２０に接続して構成される。図８は、前述の図１０の画素アレイブロックすなわち撮像領域２と周辺回路を構成する垂直駆動回路３の接続部分を示している。
【００７４】
本実施の形態では、撮像領域１０２側の配線百六カラ１０８の延長端部１５３〜１５５に、瞳補正に基づく配線のずらし方向に所要の幅を有した接続用拡幅部１５６が設けられる。この接続用拡幅部１５６は、瞳補正量に基づく少なくとも最大ずらし幅あるいはそれ以上の幅に対応した所要幅を有する。この接続用拡幅部１５６が、垂直ドライバー１２７〜１２９を構成するＭＯＳトランジスタ１２１の一方のソース・ドレイン領域１２２のコンタクト領域１２０に接続される。コンタクト領域の位置は固定である。
【００７５】
各配線１０６〜１０８は、瞳補正に基いてずらし配線となるので、その延長端部１５３〜１５５に一体に形成された接続用拡幅部１５６は、ＭＯＳトランジスタ１２１のソース・ドレイン領域１２２のコンタクト領域１２０に対して、順次位置をずらして接続される。第３実施の形態では、配線１０６〜１０８及びその延長端部１５３〜１５５の接続用拡幅部１５６とを同じ層の配線層、例えば１層目の配線層で形成し、接続用拡幅部１５６とソース・ドレイン領域１２２のコンタクト領域１２０とは、層間絶縁膜に形成した埋め込み導電層を介して接続される。
【００７６】
接続用拡幅部１５６のパターン形状は、前述と同様に、撮像領域１０２の垂直方向の全画素に対応して形成される全垂直ドライバーの配線１２５に関して同一にすることができる。つまり配線パターンとしては、一種類となる。接続用拡幅部１５６の構成は、第１実施の形態で説明したと同様である。
【００７７】
また、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域では、信号線となる配線（１０６〜１０８）のずらしが逆方向となるため、接続用拡幅部１５６のパターン形状としては、撮像領域１０２の中心を通る水平軸を挟む上領域と下領域で互いに対称形状に形成することができる。すなわち、接続用拡幅部１５６は、瞳補正量に応じた最大ずらし量に相応し、且つコンタクト可能な幅を有するパターン形状することができる。
【００７８】
配線ずらしを行う画素出力線（配線）と、周辺回路の配線ずらしを行わない素子のコンタクト領域との接続も、図示しないが、上述と同様にして行うことができる。さらに、最上層の配線層で形成される電源線は、その光電変換素子に対応する開口位置が瞳補正量に基いて中心から周辺に向ってずれるように形成され、同様にオンチップマイクロレンズ、カラーフィルタも中心から周辺に向ってずれるように形成される。この第３実施の形態の撮像領域の概略断面構造は、図２と同様になる。
【００７９】
第３実施の形態に係る固体撮像装置１５１によれば、撮像領域１０２側の配線１０６〜１０８の延長端部１５３〜１５５に瞳補正量に基づく所要幅の接続用拡幅部１５６を設けて、この接続用拡幅部１５６と周辺回路の素子のコンタクト領域、本例では垂直駆動回路を構成するＭＯＳトランジスタ１２１のソース・ドレイン領域１２２のコンタクト領域１２０とを接続した構成とすることにより、垂直駆動回路のコンタクト領域１２０を動かさずに、撮像領域１０２の配線１０６〜１０８のみをすらして形成することができる。従って、よりシェーディングを抑制した固体撮像装置を提供することができる。また、配線レイアウト用のマスク設計に際しては、接続用拡幅部１５６のパターンデータを一定にして、接続用拡幅部１５６と配線１０６〜１０８との接続位置を瞳補正量に基いて異にしたデータを用いてマスクを設計することができる。従って、前述の特許文献２のように各配線ごとにデータを違えて設計する場合と比べて、容易に設計することができる。
【００８０】
本実施の形態の固体撮像装置は、電子機器モジュール、カメラモジュールに適用することができる。図９に電子機器モジュール、カメラモジュールの実施の形態の概略構成を示す。図９のモジュール構成は、電子機器モジュール、カメラモジュールの双方に適用可能である。このモジュール１６０は、上述の実施の形態のいずれかの固体撮像装置、すなわちＣＭＯＳイメージセンサ１０１、１３８または１５１、光学レンズ系１６１、入出力部１６２、信号処理装置（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒｓ）１６３、光学レンズ系制御用の中央演算装置（ＣＰＵ）１６４を１つに組み込んでモジュールを形成する。また、電子機器モジュール、あるいはカメラモジュール１６５としては、ＣＭＯＳイメージセンサ１０１、１３８または１５１、光学レンズ系１６１及び入出力部１６２のみでモジュールを形成することもできる。また、ＣＭＯＳイメージセンサ１０１、１３８または１５１、光学レンズ系１６１、入出力部１６２及び信号処理装置１６３を備えたモジュールを構成することもできる。
【００８１】
この電子機器モジュール、カメラモジュールによれば、ＣＭＯＳイメージセンサにおけるシェーディングを、より抑制することができ、高画質化を図ることができる。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る固体撮像装置の第１実施の形態を示す要部の概略構成図である。
【図２】第１実施の形態の接続用拡幅部の一例を示す構成図である。
【図３】Ａ，Ｂ  第１実施の形態の接続用拡幅部の他の例を示す構成図である。
【図４】第１実施の形態の撮像領域の断面構造を示す断面図である。
【図５】本発明に係る固体撮像装置の第２実施の形態を示す要部の概略構成図である。
【図６】第２実施の形態の接続用拡幅部の一例を示す構成図である。
【図７】Ａ，Ｂ  第２実施の形態の接続用拡幅部の他の例を示す構成図である。
【図８】本発明に係る固体撮像装置の第３実施の形態を示す要部の概略構成図である。
【図９】本発明に係るモジュールの実施の形態を示す概略構成図である。
【図１０】ＣＭＯＳイメージセンサの一例を示すブロック構成図である。
【図１１】ＣＭＯＳイメージセンサの画素及び周辺回路部の一例を示す構成図である。
【図１２】図１１ＣＭＯＳイメージセンサに用いられる駆動信号を示す波形図である。
【図１３】従来の撮像領域の断面構造を示す断面図である。
【図１４】撮像領域における全面配線の配線ずらしの例を示す平面図である。
【図１５】従来の撮像領域の配線と周辺回路の配線の接続に一例を示す平面図である。
【図１６】従来の撮像領域の配線と周辺回路の配線の接続の他の例を示す平面図である。
【符号の説明】
【００８３】
１・・ＣＭＯＳイメージセンサ、２・・画素アレイブロック（撮像領域）、３・・垂直駆動回路、４・・シャッタ駆動回路、５・・ＣＤＳ回路、６・・水平駆動回路、７・・ＡＧＣ回路、８・・Ａ／Ｄ変換回路、９・・タイミングジェネレータ、２２・・光電変換素子、２３・・画素、２４・・撮像領域、２６、２７、２８、２９・・ＣＭＯＳトランジスタ、３０・・電源線、３１・・転送信号線、３２・・リセット信号線、３３・・選択信号線、３４・・画素出力線、９１・・半導体基板、９２・・層間絶縁膜、９３〜９５・・配線層、９６・・平坦化膜、９７・・カラーフィルタ、９８・・オンチップマイクロレンズ、１０１、１３８、１５１・・固体撮像装置、１０２・・撮像領域、１０３・・周辺回路、１０６〜１０８・・配線、１１０〜１１２・・光電変換素子、１２０・・コンタクト領域、１２１・・ＭＯＳトランジスタ、１２２，１２３・・ソース・ドレイン領域、１２４，１４０，１４１、１５６・・接続用拡幅部、１６０・・モジュール
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2007317870.tif 000019
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2007317870.tif 000020
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2007317870.tif 000021