(57)【要約】【課題】有機ＥＬ素子の特性のばらつきを抑制する。【解決手段】本発明の有機ＥＬ表示装置の製造装置は、真空チャンバと、真空チャンバ内に配置され、基板を水平に支持する基板ホルダと、真空チャンバ内に配置され、蒸発材料ＥＭを収容する坩堝ＣＲと、基板の主面に平行な方向に配列すると共に坩堝ＣＲを挟んで互いに向き合った一対の放熱面を備えたヒータＣＨＴと、坩堝ＣＲの開口を塞ぐと共に貫通孔ＮＺＬが設けられた蓋板ＣＰを備えた蓋部材ＣＭとを含んだ蒸発ユニットＥＵと、蒸発ユニットＥＵを基板の下方で基板に対して一対の放熱面の配列方向に相対的に移動させる移動機構とを具備し、一対の放熱面の上部は蓋板ＣＰの上面を含む平面から上方へと延びており、蓋板ＣＰの上面から一対の放熱面の各上端までの基板の主面に垂直な方向の距離Ｄ１は１８ｍｍ以上であることを特徴とする。【選択図】      図２
2007109438.tif 000002
【特許請求の範囲】
【請求項１】
真空チャンバと、
前記真空チャンバ内に配置され、基板を水平に支持する基板ホルダと、
前記真空チャンバ内に配置され、蒸発材料を収容する坩堝と、前記基板の主面に平行な方向に配列すると共に前記坩堝を挟んで互いに向き合った一対の放熱面を備えたヒータと、前記坩堝の開口を塞ぐと共に貫通孔が設けられた蓋板を備えた蓋部材とを含んだ蒸発ユニットと、
前記蒸発ユニットを前記基板の下方で前記基板に対して前記一対の放熱面の配列方向に相対的に移動させる移動機構とを具備し、
前記一対の放熱面の上部は前記蓋板の上面を含む平面から上方へと延びており、前記蓋板の上面から前記一対の放熱面の各上端までの前記基板の主面に垂直な方向の距離は１８ｍｍ以上であることを特徴とする有機ＥＬ表示装置の製造装置。
【請求項２】
前記蓋部材は、各々が前記貫通孔の両側で前記蓋板から上方に延びると共に前記一対の放熱面とそれぞれ向き合った一対の上部側壁をさらに備えたことを特徴とする請求項１に記載の製造装置。
【請求項３】
前記距離は５８ｍｍ以下であることを特徴とする請求項１に記載の製造装置。
【請求項４】
絶縁基板と、その上に配置された第１電極と、前記第１電極と向き合った第２電極と、前記第１及び第２電極間に介在すると共に発光層を含んだ活性層とを具備した有機ＥＬ表示装置の製造方法であって、請求項１に記載の製造装置を用いて前記活性層が含む少なくとも１つの層を形成することを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス（ＥＬ）装置の製造装置及び製造方法に関する。
【背景技術】
【０００２】
有機ＥＬ素子は、発光層を含む活性層を一対の電極で挟んだ構造を有している。活性層が含む各層は、例えば、特許文献１に記載されるような真空蒸着法により形成することができる。
【０００３】
ところで、有機ＥＬ素子の特性を均一化するうえでは、活性層が含む各層の膜厚や発光層が含むドーパント材料の濃度の有機ＥＬ素子間におけるばらつきを抑制することが重要である。しかしながら、有機ＥＬ表示装置の製造では、これらのばらつきは必ずしも十分に抑制されていない。
【特許文献１】特開２００３−１５７９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、有機ＥＬ素子の特性のばらつきを抑制することにある。
【課題を解決するための手段】
【０００５】
本発明の第１側面によると、真空チャンバと、前記真空チャンバ内に配置され、基板を水平に支持する基板ホルダと、前記真空チャンバ内に配置され、蒸発材料を収容する坩堝と、前記基板の主面に平行な方向に配列すると共に前記坩堝を挟んで互いに向き合った一対の放熱面を備えたヒータと、前記坩堝の開口を塞ぐと共に貫通孔が設けられた蓋板を備えた蓋部材とを含んだ蒸発ユニットと、前記蒸発ユニットを前記基板の下方で前記基板に対して前記一対の放熱面の配列方向に相対的に移動させる移動機構とを具備し、前記一対の放熱面の上部は前記蓋板の上面を含む平面から上方へと延びており、前記蓋板の上面から前記一対の放熱面の各上端までの前記基板の主面に垂直な方向の距離は１８ｍｍ以上であることを特徴とする有機ＥＬ表示装置の製造装置が提供される。
【０００６】
本発明の第２側面によると、絶縁基板と、その上に配置された第１電極と、前記第１電極と向き合った第２電極と、前記第１及び第２電極間に介在すると共に発光層を含んだ活性層とを具備した有機ＥＬ表示装置の製造方法であって、第１側面に係る製造装置を用いて前記活性層が含む少なくとも１つの層を形成することを特徴とする製造方法が提供される。
【発明の効果】
【０００７】
本発明によると、有機ＥＬ素子の特性のばらつきを抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本発明の一態様に係るプロセスで使用可能な真空蒸着装置の一例を概略的に示す図である。図２は、図１の真空蒸着装置が含む蒸発ユニットを概略的に示す断面図である。
【００１０】
図１の真空蒸着装置は、真空排気系に接続された真空チャンバＶＣと、図示しない移動機構と、コントローラＣＮＴとを含んでいる。
【００１１】
真空チャンバＶＣは、典型的には、複数の真空チャンバで薄膜を順次成膜するマルチチャンバ型枚葉式装置に組み込まれる。真空チャンバＶＣ内には、基板ホルダＨＬＤと、蒸発ユニットＥＵと、膜厚センサＳＮＳと、上部シールド板ＵＳＰとが配置されている。
【００１２】
基板ホルダＨＬＤは、基板ＡＳを、その被成膜面が略水平となるように及び蒸発ユニットＥＵと向き合うように着脱可能に支持している。この例では、基板ホルダＨＬＤは、マスクＭＳＫを支持するマスクホルダを兼ねている。なお、この例では、水平面はＸ１方向及びＹ１方向に対して平行であり且つＺ１方向に対して垂直である。また、この例では、Ｘ１方向とＹ１方向とＺ１方向とは互いに直交している。
【００１３】
膜厚センサＳＮＳは、例えば、水晶板の両面に電極を配置した構造を含んでおり、コントローラＣＮＴと共に水晶膜厚計を構成している。膜厚センサＳＮＳは、基板ＡＳとＸ１方向に隣り合うように配置されている。典型的には、膜厚センサＳＮＳは、その検出部の高さが基板ＡＳの被成膜面の高さとほぼ等しくなるように配置される。
【００１４】
上部シールド板ＵＳＰは、膜厚センサＳＮＳの下方に、その主面が略水平となるように配置されている。上部シールド板ＵＳＰには、その膜厚センサＳＮＳの検出部と向き合った部分に貫通孔が設けられている。上部シールド板ＵＳＰは、後述する蒸発材料ＥＭが不所望な位置で堆積するのを防止する。
【００１５】
蒸発ユニットＥＵは、図２に示すように、坩堝ＣＲと、ヒータＣＨＴと、蓋部材ＣＭとを含んでいる。
【００１６】
坩堝ＣＲは、Ｙ１方向に細長い形状を有している。坩堝ＣＲは、蒸発材料ＥＭを収容する。坩堝ＣＲは、例えば、石英、金属材料、カーボンなどからなる。
【００１７】
ヒータＣＨＴは、坩堝ＣＲを加熱し、これにより、それに収容された蒸発材料ＥＭを蒸発させる。ヒータＣＨＴに供給する電力の大きさは、膜厚センサＳＮＳからの出力に基づき、コントローラＣＮＴによって制御する。
【００１８】
ヒータＣＨＴは、例えば、抵抗加熱ヒータである。この例では、ヒータＣＨＴは、カーボン基材ＣＳと抵抗素子ＲＥとを含んでいる。
【００１９】
カーボン基材ＣＳは、この例では、Ｙ１方向に細長い略樋形状を有している。カーボン基材ＣＳが形成している樋の深さは、坩堝ＣＲの高さよりも深い。坩堝ＣＲは、カーボン基材ＣＳが形成している樋の中に配置されている。
【００２０】
抵抗素子ＲＥは、図示しない絶縁層を介して、カーボン基材ＣＳ上に配置されている。具体的には、抵抗素子ＲＥは、図示しない絶縁層を介して、カーボン基材ＣＳが形成している樋の、Ｘ１方向に垂直な外側側面上に配置されている。
【００２１】
このヒータＣＨＴでは、抵抗素子ＲＥは、主に熱伝導によりカーボン基材ＣＳを加熱する。カーボン基材ＣＳが形成している樋の内面，特にはＸ１方向に垂直な一対の内側側面，は、放熱面としての役割を果たす。
【００２２】
蓋部材ＣＭは、この例では、蓋板ＣＰと、一対の下部側壁ＬＳＷと、一対の上部側壁ＵＳＷとを含んでいる。蓋部材ＣＭの材料としては、例えば、石英、金属材料、カーボンなどを使用することができる。
【００２３】
蓋板ＣＰは、坩堝ＣＲの開口を塞いでいる。蓋板ＣＰには１つ以上の貫通孔が設けられており、この貫通孔は、気化した蒸発材料ＥＭを吐出するノズルＮＺＬを形成している。蓋板ＣＰの上面は、カーボン基材ＣＳが形成している樋の上端よりも下方に位置している。
【００２４】
一対の下部側壁ＬＳＷは、各々がＸ１方向に垂直であり、蓋板ＣＰから下方に延びている。これら下部側壁ＬＳＷは、カーボン基材ＣＳが形成している樋の中に配置されている。坩堝ＣＲは、これら下部側壁ＬＳＷの間に配置されている。
【００２５】
一対の上部側壁ＵＳＷは、各々がＸ１方向に垂直であり、蓋板ＣＰから上方に延びている。これら上部側壁ＬＳＷは、カーボン基材ＣＳが形成している樋の中に配置されると共に、ノズルＮＺＬの上部の領域を挟んでいる。上部側壁ＵＳＷの上端は、カーボン基材ＣＳが形成している樋の上端と等しい高さか又はそれよりも下方に位置している。典型的には、上部側壁ＵＳＷの上端は、カーボン基材ＣＳが形成している樋の上端よりも下方に位置している。
【００２６】
移動機構は、基板ＡＳに対して、蒸発ユニットＥＵをＸ１方向に相対的に移動させる。典型的には、移動機構は、蒸発ユニットＥＵをＸ１方向に移動させる。
【００２７】
コントローラＣＮＴは、移動機構と膜厚センサＳＮＳとヒータＣＨＴとに接続されている。コントローラＣＮＴは、移動機構の動作を制御する。加えて、コントローラＣＮＴは、膜厚センサＳＮＳの出力に基づいてヒータＣＨＴに供給する電力の大きさを制御する。
【００２８】
図３は、本発明の一態様に係るプロセスで製造可能な有機ＥＬ表示装置の一例を概略的に示す平面図である。図４は、図３の有機ＥＬ表示装置で使用可能な表示パネルの一例を概略的に示す断面図である。図５は、図４の表示パネルが含み得る有機ＥＬ素子の一例を概略的に示す断面図である。なお、図４では、表示パネルを、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００２９】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図３に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。
【００３０】
表示パネルＤＰは、図３及び図４に示すように、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００３１】
基板ＳＵＢ上には、図４に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮx層とＳｉＯx層とをこの順に積層してなる。
【００３２】
アンダーコート層ＵＣ上では、半導体層ＳＣが配列している。各半導体層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。
【００３３】
アンダーコート層ＵＣ上では、図示しない下部電極がさらに配列している。これら下部電極は、例えば、ｎ+型ポリシリコン層である。
【００３４】
半導体層ＳＣ及び下部電極は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００３５】
ゲート絶縁膜ＧＩ上には、図３に示す走査信号線ＳＬ１及びＳＬ２が形成されている。走査信号線ＳＬ１及びＳＬ２は、図３に示すように、各々が後述する画素ＰＸの行方向（Ｘ２方向）に延びており、画素ＰＸの列方向（Ｙ２方向）に配列している。走査信号線ＳＬ１及びＳＬ２は、例えばＭｏＷなどからなる。
【００３６】
ゲート絶縁膜ＧＩ上では、図示しない上部電極がさらに配列している。これら上部電極は、例えばＭｏＷなどからなる。上部電極は、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００３７】
走査信号線ＳＬ１及びＳＬ２のそれぞれは半導体層ＳＣと交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極は半導体層ＳＣと交差しており、これら交差部も薄膜トランジスタを構成している。具体的には、走査信号線ＳＬ１と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３及び図４に示す出力制御スイッチＳＷａである。走査信号線ＳＬ２と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３に示すダイオード接続スイッチＳＷｃ及び映像信号供給制御スイッチＳＷｂである。上部電極と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３に示す駆動制御素子ＤＲである。
【００３８】
なお、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃには、トップゲート型のｐチャネル薄膜トランジスタを使用している。また、図４において参照符号Ｇで示す部分は、走査信号線ＳＬ１に接続された、スイッチＳＷａのゲートである。
【００３９】
上部電極は、下部電極と向き合っている。上部電極と下部電極とそれらの間に介在している絶縁膜ＧＩとは、図３に示すキャパシタＣを構成している。
【００４０】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１及びＳＬ２、並びに上部電極は、図４に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。
【００４１】
層間絶縁膜ＩＩ上には、図３に示す映像信号線ＤＬと電源線ＰＳＬとが形成されている。層間絶縁膜ＩＩ上には、図４に示すソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。
【００４２】
映像信号線ＤＬは、図１に示すように、各々がＹ２方向に延びており、Ｘ２方向に配列している。映像信号線ＤＬは、画素ＰＸが含む映像信号供給制御スイッチＳＷｂのドレインに接続されている。
【００４３】
電源線ＰＳＬは、この例では、各々がＹ２方向に延びており、Ｘ２方向に配列している。電源線ＰＳＬは、駆動制御素子ＤＲのソースに接続されている。
【００４４】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインにそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸが含む素子間の接続に利用している。
【００４５】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００４６】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、図４に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００４７】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、図４のドレイン電極ＤＥに接続されている。
【００４８】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００４９】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００５０】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００５１】
画素電極ＰＥ上には、活性層として、図５に示す発光層ＥＭＴを含んだ活性層ＯＲＧが形成されている。発光層ＥＭＴは、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この活性層ＯＲＧは、発光層ＥＭＴに加え、正孔輸送層ＨＴ及び電子輸送層ＥＴ、並びに、図示しない正孔注入層、正孔ブロッキング層、及び電子注入層などもさらに含むことができる。
【００５２】
発光層ＥＭＴは、典型的には、ホスト材料とゲスト材料とを含んだ混合物からなる。  
ホスト材料としては、アントラセン類、アミン類、スチリル類、シロール類、アゾール類、ポリフェニル類、金属錯体類などの有機物又は有機金属化合物を使用することができる。例えば、ホスト材料として、ジフェニルアントラセン誘導体、ビスカルバゾール、スチリルアミン、ジスチリルアリーレン、オキサゾール、オキサジアゾール、ベンゾイミダゾール、トリス（８−ヒドロキシキノレート）アルミニウム（Ａｌｑ3）などを使用してもよい。
【００５３】
ドーパント材料としては、ジシアノメチレンピラン類、ジシアノ類、フェノキサゾン類、チオキサンテン類、ルブレン類、スチリル類、クマリン類、キナクリドン類、縮合多環芳香環類、重金属錯体類などの有機物又は有機金属化合物を使用することができる。例えば、ドーパント材料として、クマリン、ルブレン、ペリレン、アザチオキサンテン、Ｎ−メチルキナクリドン、ジフェニルナフタセン、ペリフランテン、フェニルピリジンをイリジウムに３配位させた錯体（Ｉｒ（ｐｐｙ）3）などを使用してもよい。
【００５４】
隔壁絶縁層ＰＩ及び活性層ＯＲＧは、図４及び図５に示す対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、活性層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００５５】
画素ＰＸは、図３に示すように、駆動制御素子ＤＲと、スイッチＳＷａ乃至ＳＷｃと、有機ＥＬ素子ＯＬＥＤと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃにはｐチャネル薄膜トランジスタを使用している。
【００５６】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。
【００５７】
具体的には、駆動制御素子ＤＲのソースは電源端子ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは電源端子ＮＤ２に接続されている。出力制御スイッチＳＷａは、駆動制御素子ＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＳＬ１に接続されている。
【００５８】
キャパシタＣは、定電位端子ＮＤ１’と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、下部電極が電源線ＰＳＬに接続されており、上部電極が駆動制御素子ＤＲのゲートに接続されている。
【００５９】
映像信号供給制御スイッチＳＷｂは、映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されている。映像信号供給制御スイッチＳＷｂのゲートは、走査信号線ＳＬ２に接続されている。
【００６０】
ダイオード接続スイッチＳＷｃは、駆動制御素子ＤＲのドレインとゲートとの間に接続されている。ダイオード接続スイッチＳＷｃのゲートは、走査信号線ＳＬ２に接続されている。
【００６１】
なお、この表示パネルＤＰから活性層ＯＲＧと対向電極ＣＥとを省略したものがアレイ基板ＡＳに相当している。
【００６２】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００６３】
映像信号線ドライバＸＤＲには、映像信号線ＤＬが接続されている。この例では、映像信号線ドライバＸＤＲには、電源線ＰＳＬがさらに接続されている。映像信号線ドライバＸＤＲは、映像信号線ＤＬに映像信号として電流信号を出力すると共に、電源線ＰＳＬに電源電圧を供給する。
【００６４】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。この例では、走査信号線ドライバＹＤＲは、走査信号線ＳＬ１及びＳＬ２にそれぞれ走査信号として電圧信号を出力する。
【００６５】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る行の画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷａを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷｂ及びＳＷｃを閉じる（ＯＮ）走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号としてそれぞれ出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷｂ及びＳＷｃを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷａを閉じる（ＯＮ）走査信号を電圧信号として出力する。
【００６６】
スイッチＳＷａを閉じ（ＯＮ）ている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。
【００６７】
この有機ＥＬ表示装置は、例えば、以下の方法で製造することができる。  
まず、アレイ基板を準備し、その画素電極ＰＥ上に活性層ＯＲＧ及び対向電極ＣＥを順次形成する。活性層ＯＲＧが含む層の少なくとも１つは、後で詳述するように、図１の真空蒸着装置を用いて形成する。次いで、このようにして得られた有機ＥＬ素子ＯＬＥＤを封止し、表示パネルＤＰを完成する。さらに、表示パネルＤＰに映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲを実装する。以上のようにして、有機ＥＬ表示装置を完成する。
【００６８】
活性層ＯＲＧが含む層の少なくとも１つは、例えば、以下の方法で形成する。  
まず、真空チャンバＶＣ内を真空とする。このとき、坩堝ＣＲは蒸発材料ＥＭとして形成すべき層の材料を収容している。
【００６９】
次に、ヒータＣＨＴに電力を供給し、坩堝ＣＲを十分に昇温させる。坩堝ＣＲは、例えば５００℃以下に、典型的には３００℃乃至４００℃に昇温させる。これにより、坩堝ＣＲ１内の蒸発材料ＥＭを気化させる。
【００７０】
坩堝ＣＲ内で気化した蒸発材料ＥＭはノズルＮＺＬから噴き出る。噴き出た蒸発材料ＥＭは、膜厚センサＳＮＳの検出部に堆積する。コントローラＣＮＴは、膜厚センサＳＮＳの出力に基づいて、ヒータＣＨＴに供給する電力の大きさを制御する。このフィードバック制御により、蒸発材料ＥＭの蒸着レートを目標値とほぼ等しくする。
【００７１】
その後、アレイ基板ＡＳを、真空を維持したまま、真空チャンバＶＣ内に搬送する。真空チャンバＶＣでは、アレイ基板ＡＳは、隔壁絶縁層ＰＩが下方を向くように基板ホルダＨＬＤに支持させる。すなわち、アレイ基板ＡＳは、図１のＺ１方向と図４のＺ２方向とが一致するように、基板ホルダＨＬＤに支持させる。
【００７２】
続いて、ノズルＮＺＬから蒸発材料ＥＭを吐出させたまま、蒸発ユニットＥＵをＸ１方向に一定の速度で移動させる。ノズルＮＺＬから噴き出た蒸発材料ＥＭは、マスクＭＳＫに設けた貫通孔を通って画素電極ＰＥ上に堆積する。このようにして、活性層ＯＲＧが含む各層が得られる。
【００７３】
次に、真空を維持したまま、成膜後のアレイ基板ＡＳを真空チャンバＶＣから搬出し、蒸発ユニットＥＵを膜厚センサＳＮＳの下方に移動させる。次いで、２枚目のアレイ基板ＡＳを真空チャンバＶＣに搬入すると共に、先のフィードバック制御を行う。その後、２枚目のアレイ基板ＡＳに対しても、１枚目のアレイ基板ＡＳに対して行ったのと同様の成膜を行う。３枚目以降のアレイ基板ＡＳは、これと同様の方法により処理する。
【００７４】
なお、この方法で、混合物からなる膜，例えばホスト材料とドーパント材料との混合物からなる発光層ＥＭＴ，を形成する場合には、坩堝ＣＲ中に蒸発材料としてホスト材料を収容した蒸発ユニットＥＵと坩堝ＣＲ中に蒸発材料としてドーパント材料を収容した蒸発ユニットＥＵとをＸ１方向に並べる。そして、上記と同様の方法により蒸着を行う。これにより、ホスト材料とドーパント材料との混合物からなる発光層ＥＭＴが得られる。
【００７５】
本態様では、蓋板ＣＰの上面から先の放熱面の各上端までの基板ＡＳの主面に垂直な方向の距離，すなわち図２の距離Ｄ１，を十分に長く設定する。こうすると、以下に説明するように、活性層ＯＲＧが含む各層の膜厚や発光層ＥＭＴが含むドーパント材料の濃度の有機ＥＬ素子ＯＬＥＤ間におけるばらつきを抑制することができる。その結果、有機ＥＬ素子ＯＬＥＤの特性のばらつきを低減することが可能となる。
【００７６】
図１の真空蒸着装置で成膜を一定時間以上継続すると、上部シールド板ＵＳＰの温度は例えば約６０℃乃至約７０℃の範囲内で安定する。他方、真空チャンバＶＣに搬入する基板ＡＳの温度は、例えば、約２５℃乃至約３５℃である。そのため、蒸発ユニットＥＵを基板ＡＳの下方でＸ１方向に移動させている期間では、蒸発ユニットＥＵを上部シールド板ＵＳＰの下方に位置させている期間と比較して、蓋板ＣＰの温度が低くなる。
【００７７】
蒸発ユニットＥＵが単位時間当たりに吐出する蒸発材料ＥＭの量（以下、吐出量という）は、蓋板ＣＰの温度に応じて変化する。具体的には、蓋板ＣＰの温度が低くなると、吐出量は減少する。そのため、蒸発ユニットＥＵを基板ＡＳの下方でＸ１方向に移動させている期間において、蓋板ＣＰの温度変化が大きいと、活性層ＯＲＧが含む各層の膜厚や発光層ＥＭＴが含むドーパント材料の濃度の有機ＥＬ素子ＯＬＥＤ間におけるばらつきが大きくなる。
【００７８】
図２の距離Ｄ１が短い場合、蒸発ユニットＥＵを基板ＡＳの下方でＸ１方向に移動させている期間において、蓋板ＣＰが電磁波として放射する熱エネルギーの多くは、基板ＡＳやマスクＭＳＫによって吸収される。そのため、この期間における蓋板ＣＰの温度変化が大きい。
【００７９】
これに対し、図２の距離Ｄ１が十分に長い場合、蒸発ユニットＥＵを基板ＡＳの下方でＸ１方向に移動させている期間において、蓋板ＣＰが電磁波として放射する熱エネルギーの多くを、上部側壁ＵＳＷなどに吸収させることができる。すなわち、この期間において、蓋部材ＣＭから外部へと熱エネルギーが逃げるのを抑制できる。そのため、この期間における蓋板ＣＰの温度変化が小さい。したがって、距離Ｄ１を十分に長くすると、活性層ＯＲＧが含む各層の膜厚や発光層ＥＭＴが含むドーパント材料の濃度の有機ＥＬ素子ＯＬＥＤ間におけるばらつきを小さくすることができる。
【００８０】
図６は、蓋板の位置と温度変化との関係の一例を示すグラフである。図中、横軸は、距離Ｄ１を示している。また、縦軸は、蒸発ユニットＥＵのＸ１方向への移動を開始する直前における蓋板ＣＰの温度と、蒸発ユニットＥＵのＸ１方向への移動を完了した直後における蓋板ＣＰの温度との差を示している。なお、下記表に、図６のデータに対応した数値データを纏める。
【表１】
2007109438.tif 000003
【００８１】
図６及び上記表のデータは、以下の条件のもとで得た。すなわち、高さが６３ｍｍのカーボン基材ＣＳを使用した。上部側壁ＵＳＷ間の距離Ｄ２は２０ｍｍとし、上部側壁ＵＳＷの上端からカーボン基材ＣＳの上端までのＺ１方向に平行な距離は５ｍｍとした。蒸発材料ＥＭとしてはＡｌｑ3を使用し、蒸着レートが３Å／ｓｅｃとなるようにフィードバック制御を行った。
【００８２】
図６及び表に示すように、距離Ｄ１が１５ｍｍ以下の場合、０．５℃以上の温度差を生じた。これに対し、距離Ｄ１が１８ｍｍ以上の場合、温度差は０．４未満であった。
【００８３】
温度差が０．５℃以上である場合、得られる膜の厚さには明らかな違いが生じ、また、有機ＥＬ素子ＯＬＥＤの特性にも明白な違いが生じる。これに対し、温度差が０．４℃未満である場合、得られる膜の厚さには検出可能な程度の違いが生じず、また、有機ＥＬ素子ＯＬＥＤの特性にも明白な違いは生じない。すなわち、距離Ｄ１を１８ｍｍ以上とすることにより、活性層ＯＲＧが含む各層の膜厚や発光層ＥＭＴが含むドーパント材料の濃度の有機ＥＬ素子ＯＬＥＤ間におけるばらつきを抑制することができる。
【００８４】
距離Ｄ１は、典型的には５８ｍｍ以下とする。距離Ｄ１が長い場合、気化した蒸発材料ＥＭの流れを制御することが難しくなることがある。
【００８５】
距離Ｄ１と距離Ｄ２との比Ｄ１／Ｄ２は、典型的には、０．５乃至２．９の範囲内とする。比Ｄ１／Ｄ２が小さい場合、先の温度差を小さくするのが難しくなることがある。また、比Ｄ１／Ｄ２が大きい場合、気化した蒸発材料ＥＭの流れを制御することが難しくなることがある。
【００８６】
本態様では、蒸発ユニットＥＵを移動させる構成を採用したが、その代わりに、基板ＡＳを移動させる構成を採用してもよい。また、本態様に係る真空蒸着装置は、マルチチャンバ型枚葉式装置に組み込まれてもよく、インライン型バッチ式の製造装置に組み込まれてもよい。
【図面の簡単な説明】
【００８７】
【図１】本発明の一態様に係るプロセスで使用可能な真空蒸着装置の一例を概略的に示す図。
【図２】図１の真空蒸着装置が含む蒸発ユニットを概略的に示す断面図。
【図３】本発明の一態様に係るプロセスで製造可能な有機ＥＬ表示装置の一例を概略的に示す平面図。
【図４】図３の有機ＥＬ表示装置で使用可能な表示パネルの一例を概略的に示す断面図。
【図５】図４の表示パネルが含み得る有機ＥＬ素子の一例を概略的に示す断面図。
【図６】蓋板の位置と温度変化との関係の一例を示すグラフ。
【符号の説明】
【００８８】
ＡＳ…アレイ基板、Ｃ…キャパシタ、ＣＥ…対向電極、ＣＨＴ…ヒータ、ＣＭ…蓋部材、ＣＮＴ…コントローラ、ＣＰ…蓋板、ＣＲ…坩堝、ＣＳ…カーボン基材、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、ＥＭ…蒸発材料、ＥＭＴ…発光層、ＥＴ…電子輸送層、ＥＵ…蒸発ユニット、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＨＬＤ…基板ホルダ、ＨＴ…正孔輸送層、ＩＩ…層間絶縁膜、ＬＳＷ…下部側壁、ＭＳＫ…マスク、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＮＺＬ…ノズル、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…活性層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＲＥ…抵抗素子、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＮＳ…膜厚センサ、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＵＳＰ…上部シールド板、ＵＳＷ…上部側壁、ＶＣ…真空チャンバ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2007109438.tif 000004
【図２】
2007109438.tif 000005
【図３】
2007109438.tif 000006
【図４】
2007109438.tif 000007
【図５】
2007109438.tif 000008
【図６】
2007109438.tif 000009