(57)【要約】【課題】システムとしてのデータ処理性能やチップ面積や消費電力等の観点で最適なＦＩＦＯ容量を、高速なシミュレーションを有効利用することで、容易に決定する方法を提供することを目的とする。【解決手段】システム設計ツール１００に、機能シミュレーションモデル（機能モデル）１０２、１０４と、本発明のターゲットである容量可変ＦＩＦＯシミュレーションモデル（容量可変ＦＩＦＯモデル）１０３と、が含まれている。更に、シミュレーション手段１０１と、ストールモニタ１０８と、データスループットモニタ１０９と、シミュレーション情報記録手段１１１と、シミュレーション情報比較手段と１１２と、ＦＩＦＯ容量決定手段１１３と、が含まれている。更に、インターフェース手段１１４と、システム設計ツール制御手段１１５とが含まれている。【選択図】図１
2007109101.tif 000002
【特許請求の範囲】
【請求項１】
ハードウェアあるいはソフトウェアで構成されるシステムをシミュレーションを利用して設計するためのシステム設計ツールであり、
前記システムを構成する二つ以上の機能モジュールの機能シミュレーションモデルと、
前記機能シミュレーションモデルのデータの受け渡しを行う、容量の変更が可能である一つ以上のＦＩＦＯの容量可変ＦＩＦＯシミュレーションモデルと、
前記機能シミュレーションモデルと前記容量可変ＦＩＦＯシミュレーションモデルとを接続し、データ処理のシミュレーションを実施するシミュレーション手段と、
前記シミュレーションにおいて前記機能シミュレーションモデルにストールが発生していることを検出するストールモニタと、
前記シミュレーションにおいて前記機能シミュレーションモデルのデータスループットを計測するデータスループットモニタと、
前記シミュレーションにおいて前記ストールモニタ及び前記データスループットモニタの情報を記録するシミュレーション情報記録手段と、
前記シミュレーション情報記録手段に記録されているシミュレーション情報を比較するシミュレーション情報比較手段と、
前記シミュレーション情報比較手段の比較結果から前記容量可変ＦＩＦＯシミュレーションモデルの容量を決定するＦＩＦＯ容量決定手段と、
前記構成要素が持つ情報を通知し、変更もしくは選択するインターフェース手段と、
前記構成要素を制御するシステム設計ツール制御手段と、
を有することを特徴とするシステム設計ツール。
【請求項２】
前記シミュレーションに関して、前記容量可変ＦＩＦＯシミュレーションモデルの容量を決定するための、１回目のシミュレーションにおいて、前記容量可変ＦＩＦＯシミュレーションモデルの容量を１段とすることを特徴とする請求項１に記載のシステム設計ツール。
【請求項３】
前記機能シミュレーションモデルが、デザインと、前記デザインに関する複数の抽象度のシミュレーションモデルとを含むことを特徴とする請求項１に記載のシステム設計ツール。
【請求項４】
前記シミュレーション手段が、システムの性能を測るために必要なシミュレーションモデルと、テストシナリオとを具備することを特徴とする請求項１に記載のシステム設計ツール。
【請求項５】
前記インターフェース手段が、設計者に対し、前記容量可変ＦＩＦＯシミュレーションモデルと前記機能シミュレーションモデルと、シミュレーション環境の構成要素を配置し、接続し、シミュレーションに必要な設定を実施しシステムを構築する手段と、システムのステータスを設計者が確認する手段とを提供することを特徴とする請求項１に記載のシステム設計ツール。
【請求項６】
前記システム設計ツール制御手段が、ＦＩＦＯ性能をはかるシミュレーションを実施することを特徴とする請求項１のシステム設計ツール。
【請求項７】
前記ＦＩＦＯ容量決定手段に関して、前記シミュレーション手段によって、シミュレーションを実施した後、前回のシミュレーションで、ストールが発生している場合は、含まれるデータスループットより今回の結果が良い場合、かつ、前記機能シミュレーションモデルにストールが発生している場合に、ストールが発生した機能シミュレーションモデルの後段のＦＩＦＯの容量を増加することを特徴とする請求項１に記載のシステム設計ツール。
【請求項８】
前記システム設計ツールにおいて、前記システムの構成要素として、前記容量可変ＦＩＦＯシミュレーションモデルが二つ以上、かつ前記機能シミュレーションモデルが三つ以あるとき、前記容量可変ＦＩＦＯシミュレーションモデルと前記機能シミュレーションモデルとが交互に配置され、接続されることを特徴とする請求項１に記載のシステム設計ツール。
【請求項９】
前記システムにおいて、前記システムのインプットデータの速度と、アウトプットデータの速度の要求を満たすように、前記ＦＩＦＯ容量決定手段に対して制約を与えることを特徴とする請求項８に記載のシステム設計ツール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムに要求される性能を満たすためのＦＩＦＯの最適な容量を、シミュレーションによって生成するシステム設計ツールに関する。
【背景技術】
【０００２】
従来、ＦＩＦＯの容量は、前記ＦＩＦＯの前段と後段に位置する機能モジュールのデータ転送レートを算出し、前記ＦＩＦＯの容量が、必要な状況に対応できる容量であるべく机上計算で決定さる。決定方法の概要は次の通りである。
【０００３】
図５〜図１７は従来のＦＩＦＯ容量決定のための机上計算について説明する図であり、その中で２つの従来例について説明する。
【０００４】
図５は、ターゲットであるＦＩＦＯの容量を決定するための構成を示す。ＦＩＦＯを介して、module a からmodule bへデータが渡る。図５において、module a のストールをモニタリングし、ＦＩＦＯのデータインプット速度（fifo IN rate）と、データアウトプット速度（fifo OUT rate）をモニタリングすることが示されている。
【０００５】
図６は、module a 又はmodule b がとりうるインプット／アウトプットデータ速度［（Ａ）ｔｙｐｅ］を示している。図６は、１秒間あたり１００ＭＢのデータ転送を、１００ＭＢ／ｓで行うことを示している。このモジュールのクロック周波数は１００Ｈｚであり、１サイクルにつき１ＭＢのデータが移動する。
【０００６】
図７は、module a 又はmodule b がとりうるインプット／アウトプットデータ速度［（Ｂ）ｔｙｐｅ］を示している。図７は、１秒間あたり１００ＭＢのデータ転送を、０．９秒から１．０秒の間に、１０００ＭＢ／ｓで偏って行うことを示している。このモジュールのクロック周波数は１０００Ｈｚであり、１サイクルにつき、１ＭＢのデータが移動する。
【０００７】
図６及び図７のデータ転送性能は、１秒平均で見れば、同じである。
【０００８】
第１従来例として、module aが図６で示す（Ａ）ｔｙｐｅ、module bが図７で示す（Ｂ）ｔｙｐｅであるときに、ＦＩＦＯ段数が図８中のFIFO step欄に示す段数のとき、fifo IN rate及びfifo OUT rateは図８のようになる。その根拠を、図１０〜図１３に示す。図１０〜図１３中の丸囲み番号は、図８の左端の項目番号の行の根拠であることを示す。
【０００９】
第２従来例として、module aが図７で示す（Ｂ）ｔｙｐｅ、module bが図６で示す（Ａ）ｔｙｐｅであるときに、ＦＩＦＯ段数が図９中のFIFO step欄に示す段数のとき、fifo IN rate及びfifo OUT rateは図９のようになる。その根拠を、図１４〜図１７に示す。図１４〜図１７中の丸囲み番号は、図９の左端の項目番号の行の根拠であることを示す。
【００１０】
図１０は、図８にて、module aが（Ａ）ｔｙｐｅ、module bが（Ｂ）ｔｙｐｅ、ＦＩＦＯ容量が１段（１ＭＢ）であるときの、１秒間のＦＩＦＯ使用ステップ数の状況を示している。module aは、１００Ｈｚのクロックにて、１クロックあたり１ＭＢのデータを転送する能力があるので、１段（１ＭＢ）のＦＩＦＯは、時刻０．０１秒にＦＵＬＬになる、そして、module bは、時刻０．９秒からＦＩＦＯのデータを取得し始めるので、それまで、ストールが続く。時刻０．９秒から１．０秒までは、module aはＦＩＦＯへ９サイクル分、転送し、module bは、１０サイクル分、データを取得する。module bのクロックはmodule aのクロックの１０倍であるので、前記時間の９０％はＦＩＦＯエンプティとなる。
【００１１】
図１１〜図１７についても、図１０と同様に考える。結果として、第１従来例については図８に、第２従来例２については、図９にまとめられており、ＦＩＦＯ段数の最適値は９０である。
【００１２】
ここまでは、従来技術にてＦＩＦＯ容量を決定する方法についての説明である。
【００１３】
一方、ＦＩＦＯ容量をシミュレーションで決定することに利用できる、高速なシステムレベルシミュレーション技術が、近年、背景技術として確立されている。
【００１４】
つまり、近年、プロセス技術の進歩によりＬＳＩの集積度が増大し、これまでボードで実現していたシステムをシステムＬＳＩとして１チップ上に搭載することが可能となった。チップ上に搭載する機能モジュールも多様化し、回路規模が増大している。
【００１５】
これに伴い、システムＬＳＩを効率的に設計する手法として、従来のVerilog-HDLやVHDL等のハードウェア記述言語を使用した設計から、SystemCやSpecC等のシステム記述言語による設計が普及してきた。
【００１６】
システム記述言語による設計支援ツールとして、Synopsys社のCoCentricや、CoWare社のn2cが知られている。システム記述言語により記述したモジュールを、ブロック図入力画面で入力し、システムＬＳＩの設計を行うことが可能になっている。
【００１７】
システムＬＳＩの設計が終了すると、設計支援ツールからシミュレーションモデルを生成し、シミュレータを起動してシステムシミュレーションを行いシステムＬＳＩの機能や性能を確認できるものである。
【００１８】
システム記述言語によるモジュール記述には、記述の抽象度により以下の３種類の記述レベルが一般に知られている。
【００１９】
トランザクションレベル（ＴＬ）：
モジュール間の通信を捉えて機能を記述する抽象度レベルである。通信の開始および終了の時間、通信データにより動作するため、クロックに対する精度は非常に低い。イベントにより機能をシミュレートするため、シミュレーション速度は非常に速い。
【００２０】
バスサイクルアキュレート（ＢＣＡ）：
モジュールの入力と出力のイベントとして機能を記述する抽象度レベルである。動作クロックに対し、入力および出力部で正確にシミュレートすることができる。
【００２１】
レジスタトランスファレベル（ＲＴＬ）：
レジスタファイル間の同期転送を捉えて、回路を記述する抽象度レベルである。動作クロックに対し、正確に機能動作をシミュレートすることができ精度が非常に高い。１クロックごとに機能をシミュレートするため、シミュレーション速度は非常に遅い。
【００２２】
抽象度が高いほど、シミュレーション速度は速く、抽象度が低いほどシミュレーション精度は高くなる。システムＬＳＩの設計では、抽象度の高い記述から徐々に抽象度の低い記述へと、モジュールの機能が詳細化されていく。
【００２３】
設計者は、シミュレーションの目的に応じて、各種抽象度で記述されたモジュールを選択し、システムＬＳＩの設計を行うのが一般的である。
【００２４】
近年の上記技術により、抽象度の高いシミュレーションモデルを利用することでシステムレベルシミュレーションが高速になったために、シミュレーションによって、データ転送速度評価が可能となっている。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、上記のＦＩＦＯ容量決定方法は、厳しい仮定の元での最適値である。従って、前記ＦＩＦＯの前後のモジュールのデータ転送速度が、時刻により複雑に変化する場合や、前記ＦＩＦＯを複数持つシステムにおける、実使用時に、システム全体的に最適となるＦＩＦＯ構成などを求めることは事実上不可能である。
【００２６】
そのため、ＦＩＦＯ容量の局所最適のみが実施され、システム全体のデータスループットの維持という観点からは、個々のＦＩＦＯ容量が、オーバースペックになることが多い。また、ハードウェアシステムが大規模化、複雑化するにつれ、特にハードウェアシステム設計経験の浅い人が、システムとしてのデータ処理性能やチップ面積等の観点で最適なＦＩＦＯの構成をシステム設計初期から決定するのは難しい。このため、上記手法を用いてハードウェアシステム設計を行った後、実際に搭載されるソフトウェアやそれを模したテストを実行し、システムの性能評価をすることによって初めてその構成の問題点が明らかになることがある。このような場合、設計を何度もやり直したり、最適なＦＩＦＯ構成に収束させるのに多くの時間を費やすことがある。
【課題を解決するための手段】
【００２７】
本発明は上記課題を解決するために、ハードウェアあるいはソフトウェアで構成されるシステムをシミュレーションを利用して設計するためのシステム設計ツールであり、前記システムを構成する二つ以上の機能シミュレーションモデルと、前記機能シミュレーションモデルのデータの受け渡しを行う、容量の変更が可能である一つ以上の容量可変ＦＩＦＯシミュレーションモデルと、前記機能シミュレーションモデルと前記容量可変ＦＩＦＯシミュレーションモデルとを接続し、データ処理のシミュレーションを実施するシミュレーション手段と、前記シミュレーションにおいて前記機能シミュレーションモデルにストールが発生していることを検出するストールモニタと、前記シミュレーションにおいて前記機能シミュレーションモデルのデータスループットを計測するデータスループットモニタと、前記シミュレーションにおいて前記ストールモニタ及び前記データスループットモニタの情報を記録するシミュレーション情報記録手段と、前記シミュレーション情報記録手段に記録されているシミュレーション情報を比較するシミュレーション情報比較手段と、前記シミュレーション情報比較手段の比較結果から前記容量可変ＦＩＦＯシミュレーションモデルの容量を決定するＦＩＦＯ容量決定手段と、前記構成要素が持つ情報を通知し、変更もしくは選択するインターフェース手段と、前記構成要素を制御するシステム設計ツール制御手段とを有するシステム設計ツール等を提供する。
【発明の効果】
【００２８】
システムとしてのデータ処理性能やチップ面積や消費電力等の観点で最適なＦＩＦＯ容量を、高速なシミュレーションを有効利用することで、容易に決定することができる。
【発明を実施するための最良の形態】
【００２９】
次に、本発明における実施例を、図面を用いて説明する。図１、図２及び図３は、本発明に関する基本構成であるターゲットＦＩＦＯモデルが１つの例である実施例１について説明する図である。また、図４は、図１〜図３で説明した基本構成を拡張して、本発明に関する他の例、即ち、ターゲットＦＩＦＯモデルを複数（３つ）持つシステムの例である実施例２について説明する図である。
【００３０】
（実施例１）
図１は本発明の構成を示す図である。図１を用いて、本発明の構成を説明する。本発明の実施例であるシステム設計ツール１００に、機能シミュレーションモデル（機能モデル）１０２、１０４と、本発明のターゲットである容量可変ＦＩＦＯシミュレーションモデル（容量可変ＦＩＦＯモデル）１０３と、が含まれている。更に、シミュレーション手段１０１と、ストールモニタ１０８と、データスループットモニタ１０９と、シミュレーション情報記録手段１１１と、シミュレーション情報比較手段と１１２と、ＦＩＦＯ容量決定手段１１３と、が含まれている。更に、インターフェース手段１１４と、システム設計ツール制御手段１１５とが含まれている。
【００３１】
シミュレーションモデル１０５、１０６と、テストシナリオ１０７は、前記シミュレーション手段１０１がシミュレーションを実施するために必要である。また、前記シミュレーションで使用される前記シミュレーションモデル１０５、１０６と、テストシナリオ１０７と、機能モデル１０２、１０４は、設計データベース１１０に格納される。システム設計ツール制御手段１１５は、本発明の実施例であるシステム設計ツール１００の整合性を保つための制御の役割を持つ。ユーザ１１６は、前記インターフェース手段１１４を介して、本システムへアクセスする。
【００３２】
図２は、本発明の実施例の処理の流れを示すフローチャートである。
【００３３】
初めに、アーキテクチャ設計ステップ２００では、ユーザ１１６が、インターフェース手段１１４を介して、所望のシステムを構成する機能モデルやシミュレーションモデルやテストを、設計データベース１１０から選択し、配置、接続する。
【００３４】
次に、シミュレーションステップ２０１にて、シミュレーションを実施し、シミュレーション情報を、シミュレーション情報記録手段１１１へ格納する。前記シミュレーション情報は、ストール発生／非発生、スループット、ターゲットＦＩＦＯモデルの容量、ＦＩＦＯ  ＦＵＬＬの時間、ＦＩＦＯ  ＥＭＰＴＹの時間、シミュレーションとテストシナリオの識別情報を含む。
【００３５】
次の判断ステップ２０３では、前記シミュレーションステップ２０１にて、ストールが発生したかどうかを判断する。
【００３６】
ストールが発生していない場合、前記シミュレーションステップ２０１で設定した、容量可変ＦＩＦＯモデル１０３の容量を、システムに実装するＦＩＦＯの容量として確定する（ステップ２０８）（以下、ＦＩＦＯ容量を確定する）。
【００３７】
ＦＩＦＯ容量を確定するステップ２０８は、ユーザ１１６へインターフェース手段１１４を介して、ＦＩＦＯ容量が確定したことを表示し、かつ、確定したＦＩＦＯモデルから、設計データを抽出し、設計データベースへ保存する。
【００３８】
前記シミュレーションステップ２０１の結果を前回シミュレーション結果と比較するステップ２０２では、前記シミュレーションステップ２０１が１回目の実施である場合、比較は行われず、次のステップへ進む。シミュレーションステップ２０１でのシミュレーション実施回数が２以上の場合、スループットの比較を実施する。
【００３９】
次のステップ２０４では、その結果の判断を行い、スループットが向上している場合は、ＦＩＦＯ容量追加ステップ２０５へ進み、向上してない場合は、ＦＩＦＯ容量を確定する。ＦＩＦＯ段数追加ステップ２０５では、本実施例では、１段を追加する。そのＦＩＦＯ構成が、システムの制約を満たすかどうかの判断を行うステップ２０６へ処理が移る。本実施例では、チップ面積の制約があり、ＦＩＦＯ容量の上限値を与えている。
【００４０】
ステップ２０６にて、ステップ２０５で段数が追加されたＦＩＦＯの容量が、チップ面積の制約による、ＦＩＦＯ容量の上限以下である場合、ＦＩＦＯ容量を追加した状態で、シミュレーションを実施するステップ２０１へ移る。
【００４１】
システム設計ツール制御手段は、シミュレーション２０１へ処理が移行したことを受け、ＦＩＦＯモデルを除いて、前回のシミュレーションと同じテストベンチ構成をとりシミュレーションを実施する。ＦＩＦＯ容量が、システム制約による上限値を超えた場合、ＦＩＦＯ容量が追加される前の状態へ戻す処理２０７を実施し、ＦＩＦＯ容量を確定する（ステップ２０８）。
【００４２】
図３は、本発明の実施例１のＦＩＦＯ容量決定過程を示す図である。（構成１）、（構成２）、（構成３）は、図１の機能モデル１（１０２、１０４）と容量可変ＦＩＦＯモデル（１０３）を抜き出したものである。
【００４３】
そして、（構成１）は、初回のシミュレーション２０１における構成であり、（構成２）は、ＦＩＦＯ容量追加手段２０５がＦＩＦＯ容量を１段追加した後のシミュレーション２０１における構成である。また、（構成３）は、ＦＩＦＯ容量追加手段２０５が（構成２）のＦＩＦＯに容量を１段追加した後の、シミュレーションステップ２０１における構成である。
【００４４】
各構成にて、ストール発生判断ステップ２０３と、スループット向上判断ステップ２０４の判断材料となるストールモニタ１０８とデータスループットモニタ１０９の測定値を示す。本実施例では構成１にてストールが発生し、スループットが８０ＭＢ／ｓである。
【００４５】
初回シミュレーションであるので、ＦＩＦＯ容量が１段追加され、後の構成２では、ストールが発生し、スループットが１００ＭＢ／ｓである。構成１におけるシミュレーションと構成２におけるシミュレーションとを比較すると、ストールは両者とも発生しており、スループットは、後者が向上している。
【００４６】
よって、ＦＩＦＯ容量追加ステップで容量を１段追加し、構成３でシミュレーションステップ２０１を実施する。その結果、ストールが発生しなくなったので、ステップ２０３にてＮＯとなり、ＦＩＦＯ容量を確定する。
【００４７】
本発明の実施例１によれば、自動で最適なＦＩＦＯ段数を決定する本発明を利用することによって、以下のような効果が得られる。即ち、実施例１では、時間コストを低減し、オーバースペックを回避し、設計の信頼性を高める効果が得られる。これは、システムを構成するＦＩＦＯの段数決定に関して、第１従来例のような机上計算ではなく、システムレベルシミュレーションを実施し、実使用に則したデータ転送レートを維持するのに最適なＦＩＦＯ容量を算出しているからである。
【００４８】
（実施例２）
図４は、図１〜図３で説明した基本構成を拡張して、本発明に関する他の例、即ち、ターゲットＦＩＦＯモデルを複数（３つ）持つシステムの例である実施例２について説明する図である。
【００４９】
図４は、３つのＦＩＦＯ（４０５、４０６、４０７）を、システム４００全体で最適化するために必要な、シミュレーション手段１０１を構成するブロックを示している。
【００５０】
本実施例２のように拡張する理由は、２つの機能モデルと、それに挟まれたＦＩＦＯのみで、ＦＩＦＯ容量の最適化を図ると、システム全体で見た時にＦＩＦＯ容量において、オーバースペックになる可能性があるためである。
【００５１】
実施例２では、システムの制約として、次の４つを与える。第１の制約は、ＦＩＦＯ（４０５、４０６、４０７）容量の合計である。第２の制約は、システムの要求仕様であるインプットデータ速度が、データスループットモニタ４１０にて検知するインプットデータ速度以下であることである。第３の制約は、要求仕様であるアウトプットデータ速度が、データスループットモニタ４１４で検知するアウトプットデータ速度以下であることである。第４の制約は、消費電力を最低とすることである。
【００５２】
個々のＦＩＦＯの容量については、図１〜図３で説明した方法で、最適な段数を求める。例えば、システムで要求されるデータ転送速度より充分大きなデータスループットが得られているときに、面積の制約が緩く、消費電力の制約が厳しい場合は、ＦＩＦＯ段数は多目にとり、各機能モデルへ入力するクロック周波数を低減する方法がある。また、逆に、面積の制約が厳しく、消費電力の制約が緩い場合は、ＦＩＦＯ段数を小さくとり、各ＦＩＦＯでストールさせることでデータ転送速度を要求仕様まで落とすこともできる。
【００５３】
ＦＩＦＯモデル１（４０５）の容量がＸ段で、ＦＩＦＯモデル２（４０６）の容量がＹ段で、ＦＩＦＯモデル３（４０７）の容量がＺ段の構成で、仮に、機能モデル１（４０１）にストールが発生している状況であるとする。このような状況であっても、実施例２の場合、前記システムの制約を満足する場合は、各ＦＩＦＯの容量を確定する。
【００５４】
本発明の実施例２によれば、自動で最適なＦＩＦＯ段数を決定する本発明を利用することによって、以下のような効果が得られる。即ち、実施例２では、ＦＩＦＯのオーバースペックを回避し、ＦＩＦＯによる消費電力の浪費を削減し、ＦＩＦＯへのチップ面積の無駄な割り当てを減らすことにより、設計の無駄を省く効果が得られる。これは、システムを構成する複数のＦＩＦＯの容量をシステムの消費電力ならびにチップ面積の視点も含めて、全体的に最適となるＦＩＦＯ段数を決定しているからである。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１の構成を示す図である。
【図２】本発明の実施例１の処理の流れを示す図である。
【図３】本発明の実施例１のＦＩＦＯ容量決定過程を示す図である。
【図４】本発明の実施例２のシステム構成を示す図である。
【図５】本発明に関する従来例の一例の構成を示す図である。
【図６】本発明に関する従来例の一例の構成ブロックの性能を示す図である。
【図７】本発明に関する従来例の一例の構成ブロックの性能を示す図である。
【図８】本発明に関する従来例の一例のＦＩＦＯ段数を示す図である。
【図９】本発明に関する従来例の一例のＦＩＦＯ段数を示す図である。
【図１０】図８中の項目番号１におけるＦＩＦＯ使用状態を示す図である。
【図１１】図８中の項目番号２におけるＦＩＦＯ使用状態を示す図である。
【図１２】図８中の項目番号３におけるＦＩＦＯ使用状態を示す図である。
【図１３】図８中の項目番号４におけるＦＩＦＯ使用状態を示す図である。
【図１４】図９中の項目番号５におけるＦＩＦＯ使用状態を示す図である。
【図１５】図９中の項目番号６におけるＦＩＦＯ使用状態を示す図である。
【図１６】図９中の項目番号７におけるＦＩＦＯ使用状態を示す図である。
【図１７】図９中の項目番号８におけるＦＩＦＯ使用状態を示す図である。
【００５６】
１００…本発明の実施例であるシステム設計ツールの基本領域
（３００にて、１０２、１０３、１０４が拡張された場合を示す）
１０１…シミュレーション手段
１０２…機能モデル１
１０３…容量可変ＦＩＦＯモデル
１０４…機能モデル２
１０５…シミュレーションモデル１
１０６…シミュレーションモデル２
１０７…テストシナリオ
１０８…ストールモニタ
１０９…データスループットモニタ
１１０…設計データベース
１１１…シミュレーション情報記録手段
１１２…シミュレーション情報比較手段
１１３…ＦＩＦＯ容量決定手段
１１４…インターフェース手段
１１５…システム設計ツール制御手段
１１６…ユーザ
２００…アーキテクチャ設計
２０１…シミュレーション実施
２０２…シミュレーションデータ比較実施
２０３…ストール発生判断
２０４…スループット向上判断
２０５…ＦＩＦＯ段数追加実施
２０６…システム制約範囲内外判断
２０７…ＦＩＦＯ段数追加分削減実施
２０８…ＦＩＦＯ段数確定実施
３１１…構成１における機能モデル１
３２１…構成２における機能モデル１
３３１…構成３における機能モデル１
３１２…構成１における機能モデル２
３２２…構成２における機能モデル２
３３２…構成３における機能モデル２
３１０…構成１におけるＦＩＦＯモデル
３２０…構成２におけるＦＩＦＯモデル
３３０…構成３におけるＦＩＦＯモデル
４００…ＦＩＦＯと機能モデルがパイプライン状に複数接続されたシステム
（１０２、１０３、１０４を拡張したもの）
４０１…３００の入力口に位置する機能モデル１
４０２…機能モデル２
４０３…機能モデル３
４０４…機能モデル４
４０５…ＦＩＦＯモデル１
４０６…ＦＩＦＯモデル２
４０７…ＦＩＦＯモデル３
４０８…シミュレーションモデル１
４０９…シミュレーションモデル２
４１０…データスループットモニタ１
４１１…ストールモニタ１
４１２…ストールモニタ１
４１３…ストールモニタ１
４１４…データスループットモニタ２
【図１】
2007109101.tif 000003
【図２】
2007109101.tif 000004
【図３】
2007109101.tif 000005
【図４】
2007109101.tif 000006
【図５】
2007109101.tif 000007
【図６】
2007109101.tif 000008
【図７】
2007109101.tif 000009
【図８】
2007109101.tif 000010
【図９】
2007109101.tif 000011
【図１０】
2007109101.tif 000012
【図１１】
2007109101.tif 000013
【図１２】
2007109101.tif 000014
【図１３】
2007109101.tif 000015
【図１４】
2007109101.tif 000016
【図１５】
2007109101.tif 000017
【図１６】
2007109101.tif 000018
【図１７】
2007109101.tif 000019