(57)【要約】【課題】順方向動作時の特性劣化を改善する。【解決手段】ヘテロ半導体領域３に接する第１の電極４は、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択された金属材料により形成されている。これにより、ヘテロ半導体領域３とドリフト領域２のヘテロ接合部の障壁高さよりも高い接合となるために、漏れ電流が生じず、本来のヘテロ接合が示すＩＶ波形を得ることができる。【選択図】図１
2007288030.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基体と、当該半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、当該ヘテロ半導体領域に接する第１の電極と、前記半導体基体に接する第２の電極とを有する半導体装置であって、
前記第１の電極は、第１の電極と前記半導体基体の仕事関数差が少なくとも前記ヘテロ半導体領域と半導体基体の仕事関数差よりも大きくなる金属材料により形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、ゲート絶縁膜を介して前記ヘテロ半導体領域と前記半導体基体の接合部の一部に接するゲート電極を有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置であって、前記ヘテロ半導体領域の少なくとも一部の導電型が前記第１導電型と異なる第２導電型であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のうち、いずれか１項に記載の半導体装置であって、前記半導体基体は炭化珪素、窒化ガリウム、及びダイヤモンドのうちのいずれかにより形成されていることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のうち、いずれか１項に記載の半導体装置であって、前記ヘテロ半導体領域が、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ゲルマニウム、及びシリコンゲルマニウムのうちのいずれかにより形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳しくは、順方向動作時の特性劣化を改善するための技術に係わる。
【背景技術】
【０００２】
従来より、Ｎ+型の炭化珪素基板上にＮ-型のエピタキシャル領域が形成された半導体基体の一主面にＰ+型の多結晶シリコン領域が接するように形成され、エピタキシャル領域と多結晶シリコン領域間にヘテロ接合が形成されている半導体装置が知られている（特許文献１参照）。このような半導体装置では、多結晶シリコン領域上にアルミニウムからなる表面金属電極が形成され、炭化珪素基板の裏面にはチタンやニッケルから成る裏面金属電極が形成されている。そして、表面金属電極及び裏面金属電極をそれぞれアノード及びカソードとして電極間に電圧を印加することにより、ヘテロ接合界面において整流作用を生じさせ、ダイオード特性を得ることができる。
【０００３】
具体的には、カソードを接地した状態でアノードに正電位を印加した場合、ダイオードの順方向特性に相当する導通特性が得られ、逆にアノードに負電位を印加した場合には、ダイオードの逆方向特性に相当する阻止特性が得られる。この順方向特性及び逆方向特性は、金属電極と半導体材料から構成されるショットキー接合のような特性を示す上に任意に調整することができるので、ショットキー接合を利用したダイオードと比較して、必要に応じて最適な耐圧系に調整できるという利点を有する。さらに、多結晶シリコン領域の不純物密度や導電型を所定の条件に調整することにより、ショットキー接合とは本質的に異なる動作メカニズムによって非常に小さな漏れ電流特性を得ることができる。
【特許文献１】特開２００５−２５９７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記半導体装置の構造によれば、多結晶シリコン領域中に存在する結晶粒界や電極を形成する金属原子の拡散の影響によって順方向動作時の特性劣化が生じるために、歩留まりの向上には限界があった。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、順方向動作時の特性劣化を容易に改善することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る半導体装置の特徴は、第１導電型の半導体基体と、半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、ヘテロ半導体領域に接する第１の電極と、半導体基体に接する第２の電極とを有する半導体装置であって、第１の電極が、第１の電極と半導体基体の仕事関数差が少なくともヘテロ半導体領域と半導体基体の仕事関数差よりも大きくなる金属材料により形成されていることにある。
【発明の効果】
【０００７】
本発明に係る半導体装置によれば、第１の電極を構成する金属材料がヘテロ半導体領域とドリフト領域との接合部まで拡散することによって、金属材料とドリフト領域の材料とのショットキー接合が形成されたとしても、ショットキー接合部の障壁高さはヘテロ半導体領域とドリフト領域とのヘテロ接合部の障壁高さよりも高いので、漏れ電流が生じず、本来のヘテロ接合が示すＩＶ波形を得ることができる。従って、本発明に係る半導体装置によれば、特定の部分に電流が集中しない安定したデバイス特性が得られるので、高い歩留まりでヘテロ接合ダイオード本来のデバイス特性を得ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について詳しく説明する。
【０００９】
［実施例１］
始めに、図１を参照して、本発明の第１の実施形態となる半導体装置の構成について説明する。
【００１０】
〔半導体装置の構成〕
本実施形態の半導体装置は、図１に示すように、ポリタイプが４ＨタイプのＮ+型である炭化珪素から成る基板領域（Ｎ+ＳｉＣ）１上にＮ-型のドリフト領域（Ｎμｍ］の材料を用いることができる。本実施形態では、ドリフト領域２の不純物密度は１０16［ｃｍ-3］、膜厚は１０［μｍ］とする。また、本実施形態では、第１の半導体領域１００が基板領域１とドリフト領域２からなる基板材料により形成されている場合について説明するが、抵抗率の大きさに係わらず第１の半導体領域１００を基板領域１のみにより形成してもよい。
【００１１】
本実施形態の半導体装置では、炭化珪素のバンドギャップ幅よりもバンドギャップ幅が小さい多結晶シリコン（Ｓｉ）からなるヘテロ半導体領域３が、第２の半導体領域として、ドリフト領域２と基板領域１の接合面に対向する主面に接するように形成されている。すなわち、この半導体装置では、ドリフト領域２とヘテロ半導体領域３の接合部には炭化珪素のバンドギャップ幅と多結晶シリコンのバンドギャップ幅が異なることによってヘテロ接合ダイオードが形成され、ヘテロ接合界面にエネルギー障壁が存在している。なお、本実施形態では、ヘテロ半導体領域３は、Ｐ型で不純物密度が１０19［ｃｍ-3］、膜厚が０．５［μｍ］の材料を用いた。
【００１２】
本実施形態の半導体装置は、ヘテロ半導体領域３及び基板領域１にそれぞれ接するように形成された第１の電極４及び第２の電極５を備える。第１の電極４は、例えばＮｉ（ニッケル）を堆積させた物等、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択された金属材料により形成されている。第２の電極５は、例えばＴｉ（チタン）の上にＮｉを堆積させたもの等、金属材料により形成されている。
【００１３】
〔半導体装置の動作〕
次に、第１の電極４及び第２の電極５をそれぞれアノード及びカソードとすることにより縦型のダイオードとして動作する場合の半導体装置の動作を順方向動作及び逆方向動作に分けて説明する。
【００１４】
〔順方向動作〕
始めに、上記半導体装置の順方向動作について説明する。
【００１５】
第２の電極５を接地電位とし、第１の電極４に正電位を印加した場合、ドリフト領域２とヘテロ半導体領域３間のヘテロ接合ダイオードは順方向特性を示し、ショットキー接合ダイオードのような導通特性を示す。すなわちこの場合、ヘテロ接合部からドリフト領域２側及びヘテロ半導体領域３側にそれぞれ広がる内蔵電位の和によって決定される電圧降下によって順方向電流が流れる。例えば、本実施形態では、ヘテロ接合部からドリフト領域２及びヘテロ半導体領域３にそれぞれ広がる内蔵電位の和は１．３［Ｖ］程度であり、この和に応じた電圧降下により順方向電流が流れる。
【００１６】
ところで、従来の半導体装置では、多結晶シリコン領域中に存在する結晶粒界や電極を形成する金属原子の拡散によって順方向動作時の特性劣化が生じるために歩留まりの向上に限界があった。すなわち、従来の半導体装置のＩＶ波形は、図２の点線に示すように、本来のヘテロ接合で得られるＩＶ波形に加えて、表面電極に使用しているアルミニウムとエピタキシャル領域の材料である炭化珪素のショットキー接合で得られるＩＶ波形が漏れ電流として合わさった波形となっている。これは、多結晶シリコン領域中に所定の密度で結晶粒界が存在し、多結晶シリコン領域上に形成された表面金属電極を構成するアルミニウムが結晶粒界を介して多結晶シリコン領域とエピタキシャル領域の接合部まで拡散し、アルミニウムとエピタキシャル領域の材料である炭化珪素とのショットキー接合も形成されているためと推定することができる。なお、この現象は、多結晶シリコン領域に単結晶シリコンや別の材料を用いた場合であっても、例えば結晶欠陥の存在や所定の熱処理プロセスによって生じる可能性がある。
【００１７】
これに対して、本実施形態の半導体装置では、ヘテロ半導体領域３の材料やプロセスに依存することなく、本来のヘテロ接合が示すＩＶ波形を得ることができる。すなわち、本実施形態では、ヘテロ半導体領域３に接する第１の電極４は、例えばＮｉ等の、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択された金属材料により形成され、第１の電極４を形成するＮｉが従来の半導体装置と同様にヘテロ半導体領域３とドリフト領域２の接合部まで拡散し、Ｎｉとドリフト領域２の材料である炭化珪素とのショットキー接合が形成された場合であっても、ヘテロ半導体領域３とドリフト領域２のヘテロ接合部の障壁高さよりも高い接合となるために、漏れ電流が生じず、本来のヘテロ接合が示すＩＶ波形を得ることができる。従って、本実施形態の半導体装置によれば、特定の部分に電流が集中しない安定したデバイス特性が得られることから、従来の半導体装置と比較してより高い歩留まりでヘテロ接合ダイオード本来のデバイス特性を得ることができる。
【００１８】
なお、このような技術的効果を得るためには、少なくともヘテロ半導体領域３に接する第１の電極４が、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも多くなるように選択された金属材料であればよく、一般的に半導体の金属材料で用いられる材料を例示すると、Ａｕ，Ｐｔ等も用いることができる。また、ヘテロ半導体領域３に用いる材料や不純物の導電型，密度が変われば利用できる金属材料も変わり、例えばヘテロ半導体領域３がＮ型で不純物見密度が１０19［ｃｍ-3］である場合には、ＴｉやＭｏ等の材料も用いることができる。いずれの場合であっても、第１の電極４を形成する金属材料が、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択されていればよい。
【００１９】
〔逆方向動作〕
次に、上記半導体装置の逆方向動作について説明する。
【００２０】
第１の電極４を接地電位とし、第２の電極５に正電位を印加した場合、ヘテロ接合ダイオードは逆方向特性を示し、遮断状態となる。なお、ヘテロ接合ダイオードの漏れ電流特性は、ヘテロ半導体領域３とドリフト領域２の接合部に拡散した金属とドリフト領域２とにおいて形成されるショットキー接合も影響する。本実施形態の半導体装置によれば、従来の半導体装置と比較して、より高い接合障壁を形成する金属を用いるため、発生する漏れ電流も大幅に低減することができる。
【００２１】
なお、一般に、半導体装置の外周端部はそれ以外の平坦部と比較して電位分布や電界分布に変化点を有する。従って、上記実施形態において、図３に示すように、ドリフト領域２とヘテロ半導体領域３の接合部の端部に電界緩和領域６を形成するようにしてもよい。このような構成によれば、電位分布や電界分布の変化量を緩和することができる。なお、電界緩和領域６を形成する材料としては、ドリフト領域２の導電型とは反対の導電型のＰ型４Ｈ−ＳｉＣ，高い抵抗値を有する不活性領域，ＳｉＯ2等の絶縁性が高い材料を例示することができる。また、電界緩和領域６のさらに外側にガードリング等の耐圧構造を設けるようにしてもよい。
【００２２】
また、図４に示すように、ヘテロ半導体領域３の端部をＳｉＯ2から成る層間絶縁膜７上に形成するようにしてもよい。このような構成によれば、電界緩和の効果が得られると共に、ドライエッチング処理等の処理によりヘテロ半導体領域３をパターニングする際にドリフト領域２にエッチングダメージが入ることを防止できる。なお、図４に示す例は、層間絶縁膜７を電界緩和領域６と共に形成した場合であるが、層間絶縁膜７だけ形成するようにしてもよいことは勿論である。また、接合端部の電界を緩和するために、図５に示すように、ヘテロ半導体領域３とドリフト領域２の端部を掘り込んだメサ構造８を形成するようにしてもよい。
【００２３】
また、上記図３〜図５に示す半導体装置では、第１の電極４の端部はヘテロ半導体領域３と接しているが、第１の電極４の端部が絶縁膜等に乗り上げるようにしてもよい。また、上記図１〜図５に示す半導体装置では、第２の半導体領域は単一の導電型及び不純物密度であるヘテロ半導体領域３のみで形成されていたが、図６や図７に示すように、第２の半導体領域がヘテロ半導体領域３とは導電型又は不純物密度が異なる第２のヘテロ半導体領域９を有していてもよい。第２のヘテロ半導体領域９は、Ｐ型又はＮ型のどちらの導電型であってもよいし、不純物密度もヘテロ半導体領域３の不純物密度より大きくても小さくてもよい。
【００２４】
また、上記図１〜図７に示す半導体装置は、第１の電極４と第２の電極５間にヘテロ接合ダイオードのみが形成された構造であるが、図８，図９に示すショットキー接合ダイオードや図１０，図１１に示すＰＮ接合ダイオードと組み合わせた構造であってもよい。なお、図８は、第１の電極４とショットキー電極領域１０が別領域に形成されている例を示し、図９はショットキー電極領域１０が第１の電極４を兼ねている例を示す。図８及び図９に示す例のいずれの場合であっても、第１の電極４の金属材料は、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択されていればよい。
【００２５】
また、図１０は、第１の電極４とＰ型領域１１が直接接続している例を示し、図１１は第１の電極４とＰ型領域１１がヘテロ半導体領域３を介して接続している例を示す。図１０及び図１１に示すＰ型領域１１は、例えばドリフト領域２の導電型と反対の導電型であるＰ型であり、第１の電極４を形成する金属材料は、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択されていればよい。なお、図１０，図１１は、Ｐ型領域１１と電界緩和領域６とが異なる深さである場合を示す例であるが、同様の不純物密度で同等の深さとしても構わない。また、ヘテロ半導体領域３の端部は必ずしも電界緩和領域６に接していなくてもよい。図８〜図１１のいずれの構造であっても、第１の電極４を形成する金属材料は、第１の電極４とドリフト領域２の仕事関数差が少なくともヘテロ半導体領域３とドリフト領域２の仕事関数差よりも大きくなるように選択されてさえいれば、本発明に係る半導体装置による技術的効果を得ることができる。また、図１２に示すように、ヘテロ半導体領域３と接するドリフト領域２中にドリフト領域２よりも不純物密度が高い高電界領域１２を形成してもよい。
【００２６】
［実施例２］
次に、図１３を参照して、本発明の第２の実施形態となる半導体装置の構成について説明する。
【００２７】
〔半導体装置の構成〕
本実施形態の半導体装置では、ポリタイプが４ＨタイプのＮ+型である炭化珪素から成る基板領域２１上にＮ-型のドリフト領域２２が形成されていると共に、ドリフト領域２２と基板領域２１との接合面に対向する主面に接するようにＰ型の多結晶シリコンからなるヘテロ半導体領域２３とＮ型の多結晶シリコンからなる第２のヘテロ半導体領域２４が形成されている。つまり、この半導体装置では、ドリフト領域２２とヘテロ半導体領域２３及び第２のヘテロ半導体流域２４との接合部は、炭化珪素と多結晶シリコンのバンドギャップ幅が異なる材料によるヘテロ接合からなり、接合界面にはエネルギー障壁が存在する。また、第２のヘテロ半導体領域２４とドリフト領域２２との接合面に共に接するようにシリコン酸化膜からなるゲート絶縁膜２５を介してゲート電極２６が、第２のヘテロ半導体領域２４に接続するようにソース電極２７が、基板領域２１に接続するようにドレイン電極２８がそれぞれ形成されている。また、活性領域の外周端部にはＰ型の電界緩和領域２９が形成されている。また、ソース電極２７は、例えばＮｉを堆積させたもの等、ソース電極２７とドリフト領域２２の仕事関数差が少なくともヘテロ半導体領域２３とドリフト領域２２の仕事関数差よりも大きくなるように選択された金属材料により形成されている。
【００２８】
なお、本実施形態では、ドリフト領域２２に溝が形成されているが、溝を形成しない、いわゆるプレーナ型の構成であっても構わない。また、ドリフト領域２２上にヘテロ半導体領域２３及び第２のヘテロ半導体領域２４を形成しているが、ドリフト領域２２の所定領域に溝を形成し、溝の中にヘテロ半導体領域２３及び第２にヘテロ半導体領域２４を埋め込むように形成してもよい。また、ゲート電極２６と第２のヘテロ半導体領域２４はゲート絶縁膜２５を介して接しているが、図１４に示すように、ゲート絶縁膜２５を介してゲート電極２６とヘテロ半導体領域２３が接し、第２のヘテロ半導体領域２４を有していなくてもよい。
【００２９】
〔半導体装置の動作〕
次に、上記半導体装置の動作について説明する。
【００３０】
始めに、ゲート電極２６を接地電位又は負電位にした場合、遮断状態が保持される。これは、ヘテロ半導体領域２３及び第２のヘテロ半導体領域２４とドリフト領域２２間のヘテロ接合界面には、それぞれ伝導電子に対するエネルギー障壁が形成されているためである。なお、本実施形態の半導体装置は、従来の半導体装置よりも漏れ電流が小さくなるように構成されているために、より高い遮断性を保持することができる。
【００３１】
次に、遮断状態から導通状態へと移行させるべくゲート電極２６に正電位を印加した場合、ゲート絶縁膜２５を介して第２のヘテロ半導体領域２４とドリフト領域２２が接するヘテロ接合界面までゲート電界が及ぶために、ゲート電極２６近傍の第２のヘテロ半導体領域２４及びドリフト領域２２には伝導電子の蓄積層が形成される。すなわち、ゲート電極２６近傍の第２のヘテロ半導体領域２４とドリフト領域２２との接合界面における第２のヘテロ半導体領域２４側のポテンシャルが押し下げられ、且つ、ドリフト領域２２側のエネルギー障壁が急峻になることから、エネルギー障壁中を伝導電子が導通することが可能になる。
【００３２】
次に、導通状態から遮断状態に移行すべくゲート電極２６を再び接地電位にすると、第２のヘテロ半導体領域２４及びドリフト領域２２にヘテロ接合界面に形成されていた伝導電子の反転状態が解除され、エネルギー障壁中のトンネリングが止まる。そして、第２のヘテロ半導体領域２３からドリフト領域２２への伝導電子の流れが止まり、さらにドリフト領域２２中にあった伝導電子が基板領域２１に流れ枯渇すると、ドリフト領域２２側にはヘテロ接合部から空乏層が広がり、遮断状態になる。
【００３３】
なお、上記説明は、ソース電極２７を接地し、ドレイン電極２８に正電位を印加することにより、半導体装置を順方向動作させた場合の半導体装置の動作であるが、ソース電極２７を接地し、ドレイン電極２８に負電位を印加することにより半導体装置を逆方向動作させることも可能である。例えば、ソース電極２７及びゲート電極２６を接地電位とした状態で、ドレイン電極２８に所定の負電位を印加すると、伝導電子に対するエネルギー障壁は消滅し、ドリフト領域２２側からヘテロ半導体領域２３及び第２のヘテロ半導体領域２４側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するために、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、ゲート電極２６を接地さずに制御電極として使用することも可能である。
【００３４】
また、上記実施形態は、ヘテロ接合部をゲート駆動するスイッチ素子の一部に第１の実施形態において説明した漏れ電流を低減できるヘテロ接合ダイオード構造を適用したものであるが、図１５や図１６に示すように、スイッチ素子の一部に内蔵された環流ダイオードとして使用しても同様の効果を有する。すなわち、図１５は、炭化珪素からなるＭＯＳＦＥＴにヘテロダイオードが内蔵された例を示し、第１導電型の基板領域４１及びドリフト領域４２からなる第１の半導体領域に、第１導電型のソース領域４３と第２導電型のベース領域４４が形成されている。また、ドリフト領域４２，ベース領域４４，及びソース領域４３に接するように、ゲート絶縁膜４５を介してゲート電極４６が形成されている。また、ベース領域４４とソース領域４３はソース電極４７に接続され、基板領域４１はドレイン電極４８に接続されている。さらに、ドリフト領域４２とはバンドギャップ幅が異なり、多結晶シリコンからなるヘテロ半導体領域４９がドリフト領域４２とヘテロ接合を形成するように配置されている。なお、ヘテロ半導体領域４９はソース電極４３に接続されている。また、ＭＯＳＦＥＴが形成されている活性領域の外周端部には電界緩和領域５０が形成されている。このように、ＭＯＳＦＥＴの内蔵環流ダイオードとして用いられる場合においても、ヘテロ接合ダイオードに起因する漏れ電流を低減することができる。
【００３５】
また、図１６においても同様に、炭化珪素からなるＪＦＥＴにヘテロダイオードが内蔵された場合でも同様の効果を得ることができる。図１６は、第１導電型の基板領域５１及びドリフト領域５２からなる第１の半導体領域に、第１導電型のソース領域５３と第２導電型のゲート領域５４が形成されており、ゲート領域５４はゲート電極５５に接続されている。また、ソース領域５３はソース電極５６に接続され、基板領域５１はドレイン電極５７に接続されている。さらに、ドリフト領域５２とはバンド幅が異なり、多結晶シリコンからなるヘテロ半導体領域５８がドリフト領域５２とヘテロ接合を形成するように配置されている。なお、本実施形態では、ソース領域５３とヘテロ半導体領域５８は奥行き方向に交互に形成され、ヘテロ半導体領域４９はソース電極５６に接続されている。また、ＪＦＥＴが形成されている活性領域の外周端部には、電界緩和領域５９が形成されている。このように、ＪＦＥＴの内蔵環流ダイオードとして用いられた場合であっても、ヘテロ接合ダイオードに起因する漏れ電流を低減することができる。以上のように、いずれの場合であっても、トランジスタを構成する各部において少なくとも一部でも本発明の特徴である漏れ電流を低減可能なヘテロ接合ダイオードを有していれば、特に遮断性を大幅に向上することができる。
【００３６】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。例えば、上記実施形態では、基板材料は炭化珪素であるとしたが、基板材料はシリコン，シリコンゲルマニウム，窒化ガリウム，ダイヤモンド等のその他の半導体材料であってもよい。また、炭化珪素のポリタイプは４Ｈタイプであるとしたが、６Ｈ，３Ｃ等のその他のポリタイプであってもよい。また、半導体装置は、第２の電極５（ドレイン電極２８，４８，５７）と第１の電極４（ソース電極２７，４７，５６）とをドリフト領域２，２２，４２，５２を挟んで対向するように配置し、両電極間に流れる電流を立て方向に流す、いわゆる縦型構造のダイオード又はトランジスタとして説明してきたが、第２の電極５（ドレイン電極２８，４８，５７）と第１の電極４（ソース電極２７，４７，５６）とを同一主面上に配置し、電流を横方向に流す、いわゆる横型構造のダイオード又はトランジスタであっても構わない。また、ヘテロ半導体領域３，２３，４９，５８及び第２のヘテロ半導体領域９，２４に用いる材料として多結晶シリコンを用いたが、炭化珪素とヘテロ接合を形成する材料であれば、単結晶シリコン，アモルファスシリコン等のその他のシリコン材料、ゲルマニウムやシリコンゲルマニウム等のその他の半導体材料、６Ｈ，３Ｃ等の炭化珪素のその他のポリタイプ等の材料であってもよい。また、ドリフト領域２，２２，４２，５２としてＮ型の炭化珪素を、ヘテロ半導体領域３，２３，４９，５８としてＰ型の多結晶シリコンを用いているが、Ｎ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＮ型の多結晶シリコン等、その他の組み合わせであってもよい。このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態となる半導体装置の構成を示す断面図である。
【図２】従来及び本発明の半導体装置の順方向特性を示す電流電圧特性図である。
【図３】図１に示す半導体装置の応用例の構成を示す断面図である。
【図４】図１に示す半導体装置の応用例の構成を示す断面図である。
【図５】図１に示す半導体装置の応用例の構成を示す断面図である。
【図６】図１に示す半導体装置の応用例の構成を示す断面図である。
【図７】図１に示す半導体装置の応用例の構成を示す断面図である。
【図８】図１に示す半導体装置の応用例の構成を示す断面図である。
【図９】図１に示す半導体装置の応用例の構成を示す断面図である。
【図１０】図１に示す半導体装置の応用例の構成を示す断面図である。
【図１１】図１に示す半導体装置の応用例の構成を示す断面図である。
【図１２】図１に示す半導体装置の応用例の構成を示す断面図である。
【図１３】本発明の第２の実施形態となる半導体装置の構成を示す断面図である。
【図１４】図１３に示す半導体装置の応用例の構成を示す断面図である。
【図１５】図１３に示す半導体装置の応用例の構成を示す断面図である。
【図１６】図１３に示す半導体装置の応用例の構成を示す断面図である。
【符号の説明】
【００３８】
１：基板領域
２：ドリフト領域
３：ヘテロ半導体領域
４：第１の電極
５：第２の電極
１００：第１の半導体領域
【図１】
2007288030.tif 000003
【図２】
2007288030.tif 000004
【図３】
2007288030.tif 000005
【図４】
2007288030.tif 000006
【図５】
2007288030.tif 000007
【図６】
2007288030.tif 000008
【図７】
2007288030.tif 000009
【図８】
2007288030.tif 000010
【図９】
2007288030.tif 000011
【図１０】
2007288030.tif 000012
【図１１】
2007288030.tif 000013
【図１２】
2007288030.tif 000014
【図１３】
2007288030.tif 000015
【図１４】
2007288030.tif 000016
【図１５】
2007288030.tif 000017
【図１６】
2007288030.tif 000018