(57)【要約】【課題】  モニター用のテスト端子を不要とし、スペースメリットの不利点を是正することを目的とする。【解決手段】  複数のアナログ入力端子ＡＩＮ０、ＡＩＮ１を持つ半導体装置において、アナログ入力端子ＡＩＮ０、ＡＩＮ１同士がそれぞれの有するアナログスイッチ１１，１２を介して互いに接続され、前記アナログスイッチ１１，１２の特性テストを、そのアナログスイッチ１１，１２を２個同時にオンさせて行う。【選択図】  図１
2007010679.tif 000002
【特許請求の範囲】
【請求項１】
各アナログ端子同士がそれぞれの有するアナログスイッチを介して互いに接続されている回路において、各アナログ端子に接続されている前記アナログスイッチの特性のテストを、そのアナログスイッチを複数個同時にオンさせて行うことを特徴とする半導体装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置のテスト方法に関し、アナログスイッチ素子を内蔵した半導体装置のテスト方法に関する。
【背景技術】
【０００２】
半導体装置の集積度が大変大きくなっており、１つの半導体装置に多くの機能を有するものが多くなってきている。このため、半導体装置のピン数が増加する。このため、半導体装置のピン数を削減する手法として、内部に備えられたアナログスイッチにより切り替え可能な入力端子を備えて、複数のモードを１つの入力端子で行うものがある。
【０００３】
例えば、特開平６−４３２２２号公報には、テスト端子を削減するために、アナログスイッチにより、テストモード設定時に電源端子を内部電源ラインと切り離し、被試験回路の入力端子に接続するように構成し、電源端子をテスト端子として用いることが開示されている。
【０００４】
このように、アナログスイッチを備えた入力端子を用いることで、アナログスイッチの切替で、１つの端子を複数の入力端子として用いることができる。
【０００５】
図２は、複数のアナログ入力端子を備えた半導体装置を示すブロック回路図である。この図では、アナログ入力端子が２本の例を示している。アナログ入力端子ＡＩＮ０、ＡＩＮ１はアナログスイッチ１１，１２を介して内部のアナログ回路と接続されている。このアナログスイッチ１１，１２は制御回路２により、制御される。スイッチ１１は信号Ａにより、スイッチＢは信号Ｂにより制御される。
【０００６】
ところで、上記した装置において、各アナログスイッチ特性をテストするのには、モニター用のテスト端子３を追加し、制御回路３により、Ａ，Ｂ両信号点を制御し、表１のようにテストを行っていた。表１は、従来テストにおける制御回路のＡ，Ｂ両信号点の制御と各入力端子テスト項目を示す。
【０００７】
【表１】
2007010679.tif 000003
【０００８】
上記したように、従来のテスト手法では、各アナログスイッチ特性をテストするのに、モニター用のテスト端子３を追加する必要がある。そのため、半導体ピン数を１ピン余分に取らねばならず、半導体パッケージの小型化によるスペースメリットには不利である。
【０００９】
又、アナログスイッチ１個につき１回テストを行なうため、アナログ入力端子の数が増せば、その分テスト時間が増すという問題がある。
【特許文献１】特開平６−４３２２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記したように、従来テスト手法ではモニター端子を使い、端子１本につき最低１回ずつのテストを要する。
【００１１】
昨今、半導体素子の小型化及び多ピン化が急速に進んでおり、それに比例して単価コストも下げるべく強い要求が、市場より生じている。その要求に対して従来技術では、どうしても、そのトレンドに追いつくことができない。
【００１２】
この発明は、上記した点に鑑みなされたものにして、モニター用のテスト端子を不要とし、スペースメリットの不利点を是正することを目的とする。
【課題を解決するための手段】
【００１３】
この発明は、各アナログ端子同士がそれぞれの有するアナログスイッチを介して互いに接続されている回路において、各アナログ端子に接続されている前記アナログスイッチの特性のテストを、そのアナログスイッチを複数個同時にオンさせて行うことを特徴とする複数のアナログ入力端子を持つ半導体装置において、アナログ入力端子は内部アナログスイッチを有し、前記アナログスイッチにより切り替えられている各アナログ入力端子の特性テストを、そのアナログスイッチを複数個同時にオンさせて行うことを特徴とする。
【００１４】
上記した構成によれば、モニター端子が不要となり、上記スペースメリットの不利点が是正できる。又、２個ずつ同時に測定を行なうので、アナログ入力端子又はアナログ出力端子の数が増しても、それ程テスト時間増加にならない。
【発明の効果】
【００１５】
以上説明したように、この発明によれば、モニター端子が不要となり、スペースメリットが得られる。又、２個ずつ同時に測定を行なうので、アナログ入力端子又はアナログ出力端子の数が増しても、それ程テスト時間増加にならない。
【発明を実施するための最良の形態】
【００１６】
以下、この発明の実施の形態につき図１を参照して説明する。
【００１７】
図１は、この発明が適用される半導体装置のアナログ入力端子部分を示すブロック回路図である。
【００１８】
アナログ入力端子ＡＩＮ０、ＡＩＮ１はアナログスイッチ１１，１２を介して互いに接続され、そして、内部のアナログ回路と接続されている。このアナログスイッチ１１，１２は制御回路２により制御される。スイッチ１１は信号Ａにより、スイッチＢは信号Ｂにより制御される。従来の図２にと相違するところは、この発明によるテスト方法を用いると、図１に示すようにモニター端子を不要としている。
【００１９】
上記した内部アナログスイッチにより切り替えられている各アナログ入力端子ＡＩＮ０、ＡＩＮ１の特性テストを、そのアナログスイッチ１１，１２を２つ同時にＯＮ（オン）させて、表２のように示すようにテストを行う。表２は、この発明テストで、制御回路のＡ，Ｂ両信号点の制御と各入力端子テスト項目を示している。
【００２０】
【表２】
2007010679.tif 000004
【００２１】
表２に示したテスト手法を用いることで、モニター端子は不要となり、又、２端子のテストが１回の測定（最低、端子数／２回の測定）で済む。
【００２２】
又、テスト精度に関しては、アナログスイッチ特性にバラツキがあった場合、そのバラツキ値が１／２になってしまうが、その分、テストのＯＫ／ＮＧの判定を行なう規格値を厳しく設定することで、従来と同等レベルの精度を保てる。
【００２３】
上記した実施の形態においては、アナログ入力端子を２個同時にオンさせる場合につき説明しているが、必要に応じて３個以上のアナログ入力端子のアナログスイッチを同時にオンさせてテストを行っても良い。
【００２４】
また、上記した実施の形態においては、アナログ入力端子について説明したが、アナログスイッチを有するアナログ出力端子についても同様にテストを行うことができる。
【図面の簡単な説明】
【００２５】
【図１】この発明が適用される半導体装置のアナログ入力端子部分を示すブロック回路図である。
【図２】従来例を説明するための半導体装置のアナログ入力端子部分を示すブロック回路図である。
【符号の説明】
【００２６】
ＡＩＮ０、ＡＩＮ１  アナログ入力端子
１１，１２  アナログスイッチ
３  制御回路
【図１】
2007010679.tif 000005
【図２】
2007010679.tif 000006