(57)【要約】【課題】複数の機能ブロックのリセット順序を考慮することなくリセットできると共に、所定の機能ブロックをリセットした場合であっても、他の機能ブロックにおいて、リセットによる信号変化の影響が生じることを抑制する。【解決手段】複数の機能ブロック１２Ａ〜１２Ｃとリセット管理部１１とを備え、前記機能ブロック１２Ａと機能ブロック１２Ｂとがリセット制御部１３Ａを介して接続され、前記機能ブロック１２Ｂと機能ブロック１２Ｃとがリセット制御部１３Ｂを介して接続される。前記リセット管理部１１において生成されたブロックリセット信号１１２Ａ〜１１２Ｃは、前記複数の機能ブロック１２Ａ〜１２Ｃに供給されて、各機能ブロック１２Ａ〜１２Ｃではリセットが行われる。前記リセット制御部１３Ａ、１３Ｂはリセット対象の機能ブロックから非リセット対象の機能ブロックへの入力信号の伝播を許容するか阻止するかを制御する。【選択図】図１
2007109045.tif 000002
【特許請求の範囲】
【請求項１】
信号処理回路に備えられる複数の機能ブロックと、
前記複数の機能ブロックの各々に対するブロックリセット信号を生成するリセット信号生成手段とを備え、
前記複数の機能ブロックのうち所定の２個の機能ブロックはブロック間配線によって接続され、前記複数の機能ブロックは、各々、前記ブロックリセット信号に従って自己の機能ブロックのリセットを行い、
さらに、前記所定の２個の機能ブロック間には、リセット対象の機能ブロックから非リセット対象の機能ブロックへの前記ブロック間配線を介した入力信号に対して、前記リセット対象の機能ブロックのリセットによる信号変化の影響が前記非リセット対象の機能ブロックへ伝播しないように、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を制御するリセット制御部を備えた
ことを特徴とする信号処理回路のリセット制御装置。
【請求項２】
前記請求項１記載の信号処理回路のリセット制御装置において、
前記リセット信号生成手段は、前記リセット制御部に供給されるリセット制御信号を、前記ブロックリセット信号が前記複数の機能ブロックに供給されるよりも前に生成し、
前記リセット制御部は、前記リセット制御信号を受けてリセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御する
ことを特徴とする信号処理回路のリセット制御装置。
【請求項３】
前記請求項２記載の信号処理回路のリセット制御装置において、
前記リセット信号生成手段は、前記ブロックリセット信号に基づいて前記リセット対象の機能ブロックがリセットする前に前記リセット制御部が動作するように、前記リセット制御部に前記リセット制御信号を供給し、
前記リセット制御部は、前記リセット対象の機能ブロックからのリセット後の信号を前記非リセット対象の機能ブロックに伝播させない状態を保持する状態保持手段を有し、
前記状態保持手段は、前記リセット対象の機能ブロックのリセット状態が解除された後に、前記リセット前のリセット対象の機能ブロックからの信号を伝播させない状態を解除する
ことを特徴とする信号処理回路のリセット制御装置。
【請求項４】
前記請求項３記載の信号処理回路のリセット制御装置において、
前記状態保持手段は、前記非リセット対象の機能ブロックへの出力信号を所定値に固定とする
ことを特徴とする信号処理回路のリセット制御装置。
【請求項５】
前記請求項４記載の信号処理回路のリセット制御装置において、
前記状態保持手段が固定する出力信号の所定値は、「０」値である
ことを特徴とする信号処理回路のリセット制御装置。
【請求項６】
前記請求項４記載の信号処理回路のリセット制御装置において、
前記状態保持手段が固定する出力信号の所定値は、前記リセット対象の機能ブロックからリセット直前に前記非リセット対象の機能ブロックに入力されていた信号の値である
ことを特徴とする信号処理回路のリセット制御装置。
【請求項７】
前記請求項１記載の信号処理回路のリセット制御装置において、
前記リセット制御部は、前記リセット対象の機能ブロックからそのリセット直前に前記非リセット対象の機能ブロックに入力されていた信号を保持する信号保持手段を備え、
前記信号保持手段は、前記リセット制御部が前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態以外のときには、所定の信号の書き込みが可能である
ことを特徴とする信号処理回路のリセット制御装置。
【請求項８】
前記請求項１記載の信号処理回路のリセット制御装置において、
前記複数の機能ブロック間には、各々、前記リセット制御部が配置され、
前記複数のリセット制御部は、各々、対応する２個の機能ブロックのうちリセット対象の機能ブロックからその直前に非リセット対象の機能ブロックに入力されていた信号を保持する信号保持手段を備え、
前記複数の信号保持手段は、順次信号を伝播できるように接続され、
前記リセット制御部が前記リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御している伝播制御状態以外のときに、前記複数の信号保持手段にデータが順次書き込み可能である
ことを特徴とする信号処理回路のリセット制御装置。
【請求項９】
複数の機能ブロックを有し、前記複数の機能ブロックのうち所定の２個の機能ブロックはブロック間配線によって接続される信号処理回路のリセット制御方法であって、
前記複数の機能ブロックのうち何れかにブロックリセット信号を出力して、このブロックリセット信号受けた機能ブロックのリセットを行うと共に、
前記所定の２個の機能ブロック間のリセット対象の機能ブロックから非リセット対象の機能ブロックへの前記ブロック間配線を介した入力信号に対して、前記リセット対象の機能ブロックのリセットによる信号変化の影響が前記非リセット対象の機能ブロックへ伝播しないように、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を制御する
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１０】
前記請求項９記載の信号処理回路のリセット制御方法において、
前記ブロックリセット信号が前記何れかの機能ブロックに供給されるよりも前に、リセット制御信号を生成し、
前記リセット制御信号に基づいてリセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御する
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１１】
前記請求項１０記載の信号処理回路のリセット制御方法において、
前記リセット対象の機能ブロックからのリセット後の信号を前記非リセット対象の機能ブロックに伝播させない状態を保持し、
その後、前記リセット対象の機能ブロックのリセット状態を解除し、
次いで、前記リセット前のリセット対象の機能ブロックからの信号を伝播させない状態を解除する
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１２】
前記請求項１１記載の信号処理回路のリセット制御方法において、
前記リセット対象の機能ブロックからのリセット後の信号を前記非リセット対象の機能ブロックに伝播させない状態を保持することは、前記非リセット対象の機能ブロックへの出力信号を所定値に固定することにより行われる
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１３】
前記請求項１２記載の信号処理回路のリセット制御方法において、
前記リセット対象の機能ブロックへの出力信号を固定する所定値は、「０」値である
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１４】
前記請求項１２記載の信号処理回路のリセット制御方法において、
前記リセット対象の機能ブロックへの出力信号を固定する所定値は、前記リセット対象の機能ブロックからリセット直前に前記非リセット対象の機能ブロックに入力されていた信号の値である
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１５】
前記請求項９記載の信号処理回路のリセット制御方法において、
前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態のときには、前記リセット対象の機能ブロックからそのリセット直前に前記非リセット対象の機能ブロックに入力されていた信号を信号保持回路に保持し、
一方、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態以外のときには、前記信号保持回路に所定の信号を書き込む
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１６】
前記請求項９記載の信号処理回路のリセット制御方法において、
前記複数の機能ブロック相互間のブロック間配線に、各々、信号処理回路を配置し、
前記リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態のときには、前記リセット対象の機能ブロックからそのリセット直前に前記非リセット対象の機能ブロックに入力されていた信号を、この２つの機能ブロック間の信号処理回路に保持し、
一方、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態以外のときには、前記複数の信号処理回路に順次所定の複数の信号を伝播させて書き込む
ことを特徴とする信号処理回路のリセット制御方法。
【請求項１７】
複数の機能ブロックの回路データを組み合わせて信号処理回路の回路データを作成し、
その後、前記作成された信号処理回路の回路データを元に、前記信号処理回路内の所定の機能ブロックと他の機能ブロックとの接続関係を解析し、
次いで、前記解析した接続関係に基づいて、前記所定の機能ブロックと、前記所定の機能ブロックに接続される他の機能ブロックとの間に、この２つの機能ブロック間の信号伝播を制御するリセット制御回路の回路データを前記信号処理回路の回路データに挿入する
ことを特徴とする信号処理回路のリセット制御回路挿入方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の機能ブロックを有する信号処理回路のリセット制御装置に関し、特に、機能ブロックごとにリセットを行う技術に関する。
【背景技術】
【０００２】
近年の信号処理回路では、その機能の多様化と回路規模の増大とに伴って、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）の利用を始めとして、既に開発された実績のある機能ブロックを再利用し、信号処理回路に組み込むことが多くなっている。信号処理回路を正常に動作させるためには各機能ブロックのリセット順序を考慮する必要があり、設計した信号処理回路ごとに、所定の順序でリセットを行うためのリセット制御装置を設計するので、機能ブロックのリセット制御装置を如何に効率的に設計するかという課題が顕著化している。
【０００３】
以下に、信号処理回路のリセット制御に関する従来技術を説明する。
【０００４】
従来、信号処理回路のリセット制御装置として、例えば、特許文献１に記載された技術がある。
【０００５】
図８は、前記特許文献１に記載された信号処理回路のリセット制御に関する従来技術である。同図において、信号処理回路（図示せず）の内部には、ブロックリセット信号８１２Ａ、８１２Ｂ、８１２Ｃが供給される機能ブロック８２Ａ、８２Ｂ、８２Ｃを備え、前記機能ブロック８２Ａ、８２Ｂはブロック間配線８１３ＡＢによって接続されると共に、前記機能ブロック８２Ｂ、８２Ｃはブロック間配線８１４ＢＣによって接続されている。また、前記信号処理回路には、前記機能ブロック８２Ａ〜８２Ｃの各々に対する前記ブロックリセット信号８１２Ａ〜８１２Ｃを生成すると共に所定の順序でのリセットの制御を行うリセット管理部８１が備えられている。
【０００６】
このような信号処理回路においては、前記各機能ブロック８２Ａ〜８２Ｃの機能やリセット順序等を考慮して前記リセット管理部８１を設計し、前記信号処理回路全体のリセットを制御する。
【特許文献１】特開平５−２５００７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記特許文献１記載の技術を適用した信号処理回路について、組み合わせた機能ブロックに応じて、リセット順序を考慮してリセット管理部を設計する必要があるという欠点がある。また、信号処理回路内のリセット対象の機能ブロックをリセットする場合に、前記リセット対象の機能ブロックから信号を供給される非リセット対象の機能ブロックに対して、前記リセット対象の機能ブロックのリセットの影響が伝播しないようにするためには、各機能ブロックに対して制御を追加する必要がある欠点もある。
【０００８】
本発明は、前記の課題に着目してなされたものであり、その目的は、複数の機能ブロックを備える信号処理回路において、前記複数の機能ブロックのリセット順序を考慮することなくリセット管理部を設計することを可能にすると共に、前記リセット対象の機能ブロックをリセットした場合であっても、前記リセット対象の機能ブロックから信号が供給される非リセット対象の機能ブロックにおいて、前記リセット対象の機能ブロックのリセットによる信号変化の影響が生じることを有効に抑制することにある。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明では、複数の機能ブロックを備え、前記機能ブロック同士がブロック間配線で接続される信号処理回路のリセット制御装置において、リセット対象の機能ブロックのリセットの影響が、前記リセット対象の機能ブロックから信号を供給される非リセット対象の機能ブロックに伝播しないように、前記リセット対象の機能ブロックと前記非リセット対象の機能ブロックとの間にリセット制御部を新たに設け、このリセット制御部において信号伝播を制御する構成を採用する。
【００１０】
具体的に、請求項１記載の発明の信号処理回路のリセット制御装置は、信号処理回路に備えられる複数の機能ブロックと、前記複数の機能ブロックの各々に対するブロックリセット信号を生成するリセット信号生成手段とを備え、前記複数の機能ブロックのうち所定の２個の機能ブロックはブロック間配線によって接続され、前記複数の機能ブロックは、各々、前記ブロックリセット信号に従って自己の機能ブロックのリセットを行い、さらに、前記所定の２個の機能ブロック間には、リセット対象の機能ブロックから非リセット対象の機能ブロックへの前記ブロック間配線を介した入力信号に対して、前記リセット対象の機能ブロックのリセットによる信号変化の影響が前記非リセット対象の機能ブロックへ伝播しないように、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を制御するリセット制御部を備えたことを特徴とする。
【００１１】
請求項２記載の発明は、前記請求項１記載の信号処理回路のリセット制御装置において、前記リセット信号生成手段は、前記リセット制御部に供給されるリセット制御信号を、前記ブロックリセット信号が前記複数の機能ブロックに供給されるよりも前に生成し、前記リセット制御部は、前記リセット制御信号を受けてリセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御することを特徴とする。
【００１２】
請求項３記載の発明は、前記請求項２記載の信号処理回路のリセット制御装置において、前記リセット信号生成手段は、前記ブロックリセット信号に基づいて前記リセット対象の機能ブロックがリセットする前に前記リセット制御部が動作するように、前記リセット制御部に前記リセット制御信号を供給し、前記リセット制御部は、前記リセット対象の機能ブロックからのリセット後の信号を前記非リセット対象の機能ブロックに伝播させない状態を保持する状態保持手段を有し、前記状態保持手段は、前記リセット対象の機能ブロックのリセット状態が解除された後に、前記リセット前のリセット対象の機能ブロックからの信号を伝播させない状態を解除することを特徴とする。
【００１３】
請求項４記載の発明は、前記請求項３記載の信号処理回路のリセット制御装置において、前記状態保持手段は、前記非リセット対象の機能ブロックへの出力信号を所定値に固定とすることを特徴とする。
【００１４】
請求項５記載の発明は、前記請求項４記載の信号処理回路のリセット制御装置において、前記状態保持手段が固定する出力信号の所定値は、「０」値であることを特徴とする。
【００１５】
請求項６記載の発明は、前記請求項４記載の信号処理回路のリセット制御装置において、前記状態保持手段が固定する出力信号の所定値は、前記リセット対象の機能ブロックからリセット直前に前記非リセット対象の機能ブロックに入力されていた信号の値であることを特徴とする。
【００１６】
請求項７記載の発明は、前記請求項１記載の信号処理回路のリセット制御装置において、前記リセット制御部は、前記リセット対象の機能ブロックからそのリセット直前に前記非リセット対象の機能ブロックに入力されていた信号を保持する信号保持手段を備え、前記信号保持手段は、前記リセット制御部が前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態以外のときには、所定の信号の書き込みが可能であることを特徴とする。
【００１７】
請求項８記載の発明は、前記請求項１記載の信号処理回路のリセット制御装置において、前記複数の機能ブロック間には、各々、前記リセット制御部が配置され、前記複数のリセット制御部は、各々、対応する２個の機能ブロックのうちリセット対象の機能ブロックからその直前に非リセット対象の機能ブロックに入力されていた信号を保持する信号保持手段を備え、前記複数の信号保持手段は、順次信号を伝播できるように接続され、前記リセット制御部が前記リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御している伝播制御状態以外のときに、前記複数の信号保持手段にデータが順次書き込み可能であることを特徴とする。
【００１８】
請求項９記載の発明の信号処理回路のリセット制御方法は、複数の機能ブロックを有し、前記複数の機能ブロックのうち所定の２個の機能ブロックはブロック間配線によって接続される信号処理回路のリセット制御方法であって、前記複数の機能ブロックのうち何れかにブロックリセット信号を出力して、このブロックリセット信号受けた機能ブロックのリセットを行うと共に、前記所定の２個の機能ブロック間のリセット対象の機能ブロックから非リセット対象の機能ブロックへの前記ブロック間配線を介した入力信号に対して、前記リセット対象の機能ブロックのリセットによる信号変化の影響が前記非リセット対象の機能ブロックへ伝播しないように、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を制御することを特徴とする。
【００１９】
請求項１０記載の発明は、前記請求項９記載の信号処理回路のリセット制御方法において、前記ブロックリセット信号が前記何れかの機能ブロックに供給されるよりも前に、リセット制御信号を生成し、前記リセット制御信号に基づいてリセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御することを特徴とする。
【００２０】
請求項１１記載の発明は、前記請求項１０記載の信号処理回路のリセット制御方法において、前記リセット対象の機能ブロックからのリセット後の信号を前記非リセット対象の機能ブロックに伝播させない状態を保持し、その後、前記リセット対象の機能ブロックのリセット状態を解除し、次いで、前記リセット前のリセット対象の機能ブロックからの信号を伝播させない状態を解除することを特徴とする。
【００２１】
請求項１２記載の発明は、前記請求項１１記載の信号処理回路のリセット制御方法において、前記リセット対象の機能ブロックからのリセット後の信号を前記非リセット対象の機能ブロックに伝播させない状態を保持することは、前記非リセット対象の機能ブロックへの出力信号を所定値に固定することにより行われることを特徴とする。
【００２２】
請求項１３記載の発明は、前記請求項１２記載の信号処理回路のリセット制御方法において、前記リセット対象の機能ブロックへの出力信号を固定する所定値は、「０」値であることを特徴とする。
【００２３】
請求項１４記載の発明は、前記請求項１２記載の信号処理回路のリセット制御方法において、前記リセット対象の機能ブロックへの出力信号を固定する所定値は、前記リセット対象の機能ブロックからリセット直前に前記非リセット対象の機能ブロックに入力されていた信号の値であることを特徴とする。
【００２４】
請求項１５記載の発明は、前記請求項９記載の信号処理回路のリセット制御方法において、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態のときには、前記リセット対象の機能ブロックからそのリセット直前に前記非リセット対象の機能ブロックに入力されていた信号を信号保持回路に保持し、一方、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態以外のときには、前記信号保持回路に所定の信号を書き込むことを特徴とする。
【００２５】
請求項１６記載の発明は、前記請求項９記載の信号処理回路のリセット制御方法において、前記複数の機能ブロック相互間のブロック間配線に、各々、信号処理回路を配置し、前記リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態のときには、前記リセット対象の機能ブロックからそのリセット直前に前記非リセット対象の機能ブロックに入力されていた信号を、この２つの機能ブロック間の信号処理回路に保持し、一方、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態以外のときには、前記複数の信号処理回路に順次所定の複数の信号を伝播させて書き込むことを特徴とする。
【００２６】
請求項１７記載の発明の信号処理回路のリセット制御回路挿入方法は、複数の機能ブロックの回路データを組み合わせて信号処理回路の回路データを作成し、その後、前記作成された信号処理回路の回路データを元に、前記信号処理回路内の所定の機能ブロックと他の機能ブロックとの接続関係を解析し、次いで、前記解析した接続関係に基づいて、前記所定の機能ブロックと、前記所定の機能ブロックに接続される他の機能ブロックとの間に、この２つの機能ブロック間の信号伝播を制御するリセット制御回路の回路データを前記信号処理回路の回路データに挿入することを特徴とする。
【００２７】
以上により、請求項１〜１７記載の発明では、リセット対象の機能ブロックと非リセット対象の機能ブロックとの間にはリセット制御部が接続されるので、リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播が、リセット制御部によって可能になったり遮断されたりする。
【００２８】
特に、請求項２又は１０記載の発明では、リセット対象の機能ブロックがリセットされる前に、リセット制御部がリセット制御信号を受けるので、前記リセット対象の機能ブロックがリセットされる際には前記リセット制御部は既に動作して、リセット対象の機能ブロックからの信号の伝播を許容するか否かを既に決定している。
【発明の効果】
【００２９】
以上説明したように、請求項１〜１７記載の発明の信号処理回路のリセット制御装置及びリセット制御方法によれば、リセット制御部を介してリセット対象の機能ブロックと非リセット対象の機能ブロックとが接続されるので、リセット制御部においてリセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御することが可能となるので、信号処理回路内の複数の機能ブロックのリセット順序を考慮することが不要となり、前記複数の機能ブロックのリセット順序を意識することなくリセット信号生成手段を設計することが可能となる。また、信号処理回路内の所定の機能ブロックのみをリセットする場合においても、前記所定の機能ブロックから信号を供給される非リセット対象の機能ブロックに、前記所定の機能ブロックのリセットによる信号変化の影響が生じることを有効に抑制できる効果を有する。
【００３０】
特に、請求項２又は１０記載の発明の信号処理回路のリセット制御装置によれば、リセット制御部が既に動作して、その後にリセットされるリセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を許容するか否かが決定された後に、リセット対象の機能ブロックが実際にリセットされるので、前記リセット対象の機能ブロックのリセットによる信号変化の影響をより有効に抑制できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態の信号処理回路のリセット制御装置、リセット制御方法及び信号処理回路のリセット制御回路挿入方法を図面に基づいて説明する。
【００３２】
図１は、本発明の実施形態の信号処理回路のリセット制御装置の全体構成のブロック図を示す。
【００３３】
同図において、信号処理回路（図示せず）内には複数の機能ブロック１２Ａ、１２Ｂ、１２Ｃと、リセット管理部１１とが備えられる。前記リセット管理部１１は、リセット信号１１１を受けて、リセットを行う必要のある機能ブロック１２Ａ〜１２Ｃの各々に対するブロックリセット信号１１２Ａ、１１２Ｂ、１１２Ｃを生成する。前記ブロックリセット信号１１２Ａ〜１１２Ｃは、各々、前記対応する機能ブロック１２Ａ〜１２Ｃに供給され、そのブロックリセット信号１１２Ａ〜１１２Ｃに従って、前記複数の機能ブロック１２Ａ〜１２Ｃはリセットを行う。
【００３４】
前記機能ブロック１２Ａと機能ブロック１２Ｂとはブロック間配線１２０ＡＢによって接続され、前記機能ブロック１２Ｂと機能ブロック１２Ｃとはブロック間配線１２１ＢＣによって接続される。ここで、前記２個の機能ブロック１２Ａ、１２Ｂ間にはリセット管理部１３Ａを備えると共に、前記２個の機能ブロック１２Ｂ、１２Ｃ間にはリセット管理部１３Ｂを備えて、前記リセット管理部１３Ａ、１３Ｂではリセット対象の機能ブロックから非リセット対象の機能ブロックへの入力信号の信号伝播を制御する。
【００３５】
ここで、前記リセット管理部１１は、前記リセット制御部１３Ａ、１３Ｂに供給されるリセット制御信号１１３ＡＢ、１１３ＢＣを、前記ブロックリセット信号１１２Ａ〜１１２Ｃが前記複数の機能ブロック１２Ａ〜１２Ｃに供給されるよりも前に生成する。前記リセット制御部１３Ａ、１３Ｂは、前記リセット制御信号１１３ＡＢ、１１３ＢＣを受けて、リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を制御する。
【００３６】
図２は、リセット制御部１３Ａ、１３Ｂの全体構成のブロック図を示す。
【００３７】
同図において、信号セレクト部（リセット制御部）１３Ａ、１３Ｂは、リセット対象の機能ブロックから非リセット対象の機能ブロックへの入力信号２１１Ａ、２１２Ｂの信号伝播の制御を行うと共に、内部には信号保持回路２２Ａ、２２Ｂを有する。この各信号保持回路２２Ａ、２２Ｂは、予め、所定値を保持する。この所定値は、例えば「０」値である。そして、信号伝播の制御はリセット管理部１１からのリセット制御信号１１３ＡＢ、１１３ＢＣによって行われ、信号を伝播させる場合には、前記入力信号２１１Ａ、２１２Ｂ自体を出力信号２１１Ｂ、２１２Ｃとして伝播させる。また、入力信号を伝播させない場合には、出力信号２１１Ｂ、２１２Ｃには前記信号保持回路２２Ａ、２２Ｂに保持されている所定値を伝播させる。
【００３８】
図３は、リセット管理部１１の全体構成のブロック図を示す。
【００３９】
リセット管理部１１は、リセット制御判定部３１と、リセット信号生成部（リセット信号生成手段）３２とで構成される。前記リセット制御判定部３１には、リセット信号３１１とリセット制御情報３１２とが入力され、前記リセット制御情報３１２に基づいて、前記リセット制御部１３Ａ、１３Ｂに出力するリセット制御信号１１３が生成される。前記リセット信号生成部３２には、前記リセット信号３１１とリセット情報３１５とが入力され、前記リセット情報３１５に基づいてリセットを行う機能ブロックの各々に対応するブロックリセット信号１１２を生成する。
【００４０】
図４は、本実施形態のリセット制御装置でのリセットシーケンス図を示す。
【００４１】
まず、リセット管理部１１は、ステップＳ１において、リセット信号３１１とリセット制御情報３１２とに基づいてリセット制御信号１１３を生成し、このリセット制御信号１１３をリセット制御部１３Ａ、１３Ｂに供給する。これによって、例えば前記リセット制御部１３Ａは、リセット対象の機能ブロック１２Ａから非リセット対象の機能ブロック１２Ｂに信号を伝播させない状態とする。次に、リセット管理部１１は、ステップＳ２において、リセット信号３１１とリセット情報３１５とからブロックリセット信号１１２を生成し、このブロックリセット信号１１２をリセット対象の機能ブロック１２Ａに供給する。その結果、前記リセット対象の機能ブロック１２Ａは、ステップＳ３において、前記ブロックリセット信号１１２に従って自己の機能ブロック１２Ａのリセットを行う。そして、ステップＳ４において、前記リセット対象の機能ブロック１２Ａのリセット状態が解除された後に、リセット制御部１３Ａは、ステップＳ５において、前記リセット対象の機能ブロック１２Ａから非リセット対象の機能ブロック１２Ｂに信号を伝播させない状態を解除し、ステップＳ６において、通常動作状態となる。
【００４２】
図５は、リセット制御部１３Ａ、１３Ｂの変形例のブロック図を示す。
【００４３】
信号セレクト部（リセット制御部）１３Ａ、１３Ｂは、リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号の伝播を許容しているときには、非リセット対象の機能ブロックへの出力信号２１１Ｂ、２１２Ｃをリセット制御部１３Ａ、１３Ｂに戻した信号５１４Ａ、５１４Ｂを信号保持回路５２Ａ、５２Ｂで保持する。この構成によれば、リセット対象の機能ブロックがリセットした際には、このリセット対象の機能ブロックからそのリセット直前に非リセット対象の機能ブロックに入力されていた信号２１１Ｂ、２１２Ｃの値を所定値として非リセット対象の機能ブロックに出力できるので、非リセット対象の機能ブロックでは、継続中の処理を最後まで実行することができる。
【００４４】
ここで、前記信号保持回路５２Ａ、５２Ｂや図２に示した信号保持回路２２Ａ、２２Ｂは、非リセット対象の機能ブロックへの出力信号をリセット直前の値や「０」値に固定することによって、リセット対象の機能ブロックからのリセット後の信号を非リセット対象の機能ブロックに伝播させない状態を保持するようにした状態保持手段を構成する。
【００４５】
尚、本実施形態ではリセット制御部１３Ａ、１３Ｂとしてセレクタを用いたが、単にＡＮＤゲートやＯＲゲートを用いて構成することも可能である。また、入力値をラッチするフリップフロップ回路を挿入し、そのロードホールド信号をリセット制御信号によって制御することも可能である。この際、機能ブロック間に１サイクル分の遅延が生じるが、１サイクル分の遅延が発生しても影響がない場合には有効である。
【００４６】
図６は、本発明の信号処理回路のリセット制御装置の他の実施形態を示した図である。
【００４７】
同図では、データ読み書き部６４は、リセット制御部６３Ａ、６３Ｂ内の信号保持回路（同図では図示せず）に対応して、各々、信号６１４ＡＢ、６１４ＢＣを書き込む。ここで、リセット対象の機能ブロックから非リセット対象の機能ブロックへの信号伝播を阻止している伝播制御状態のときに、前記リセット制御部６３Ａ、６３Ｂ内の信号保持回路への前記信号６１４ＡＢ、６１４ＢＣの書き込みが可能であり、これによって、リセット制御部６３Ａ、６３Ｂを用いて機能ブロック１２Ｂのテストを行うことができる。また、機能ブロックの入力端子及び出力端子の接続先が外部端子である場合でも、外部端子に対してデータを設定して期待値と比較することでテストを行うことが可能である。
【００４８】
図７は、本発明の信号処理回路のリセット制御装置の更に他の実施形態を示す。
【００４９】
同図では、リセット制御部７３Ａ内の信号保持回路（同図では図示せず）とリセット制御部７３Ｂ内の信号保持回路（同図では図示せず）とが順次信号が伝播できるように接続されて、前記リセット制御部７３Ａ内の信号保持回路からの信号を前記リセット制御部７３Ｂ内の信号保持回路に順次書き込み可能な状態とされている。また、前記リセット制御部７３Ａ内の信号保持回路の入力を外部入力端子に接続し、前記リセット制御部７３Ｂ内の信号保持回路の出力を外部出力端子に接続して、前記２つの信号保持回路においてデータの入力及び出力を行うことによって、回路を増加させることなく前記機能ブロック１２Ｂのテストを行うことができる。
【００５０】
従って、本実施形態では、複数の機能ブロックを備えた信号処理回路において、リセット対象の機能ブロックと非リセット対象の機能ブロックとはリセット制御部を介して接続され、前記リセット対象の機能ブロックから前記非リセット対象の機能ブロックへの信号
の伝播を許容するか阻止するかをリセット制御部において制御したので、信号処理回路内の複数の機能ブロック１２Ａ、１２Ｂ、１２Ｃのリセット順序を考慮することが不要となり、前記複数の機能ブロック１２Ａ〜１２Ｃのリセット順序を意識することなくリセット管理部１１を設計することが可能となると共に、信号処理回路内の所定の機能ブロックのみをリセットする場合においても、前記所定の機能ブロックから信号が供給される他の機能ブロックでの処理を停止することなく、前記所定の機能ブロックをリセットすることが可能となる。
【００５１】
次に、複数の機能ブロックを備える信号処理回路のリセット制御部の挿入方法を説明する。まず、信号処理回路のデータを元に、所定の機能ブロックから他の機能ブロックへの出力信号を抽出し、この出力信号の経路に図２又は図５に示したリセット制御部の回路データを挿入する。尚、前記他の機能ブロックへの入力信号を抽出してリセット制御部の回路データを挿入すれば、前記所定の機能ブロックの出力信号が分岐して前記他の機能ブロックとは別の機能ブロックに供給されている場合であっても、所定の機能ブロックと、それに接続される１個以上の機能ブロックとの間の信号伝播を一対一に制御することが可能となる。
【産業上の利用可能性】
【００５２】
以上説明したように、本発明は、信号処理回路内の複数の機能ブロック間の信号伝播の制御を行うので、既に開発された実績のある機能ブロックを再利用した半導体集積回路のリセット制御装置等として有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態の信号処理回路のリセット制御装置の全体構成を示すブロック図である。
【図２】同信号処理回路のリセット制御装置におけるリセット制御部の全体構成を示すブロック図である。
【図３】同信号処理回路のリセット制御装置におけるリセット管理部の全体構成を示すブロック図である。
【図４】同信号処理回路のリセット制御装置でのリセットシーケンス図である。
【図５】同信号処理回路のリセット制御装置におけるリセット制御部の変形例を示す図である。
【図６】本発明のリセット制御装置の他の実施形態の全体構成のブロック図である。
【図７】本発明のリセット制御装置の更に他の実施形態の全体構成のブロック図である。
【図８】従来の信号処理回路のリセット制御装置の全体構成を示すブロック図である。
【符号の説明】
【００５４】
１１                              リセット管理部
１２Ａ〜１２Ｃ                    機能ブロック
１３Ａ、１３Ｂ、６３Ａ、
６３Ｂ、７３Ａ、７３Ｂ        リセット制御部
１１２Ａ〜１１２Ｃ                ブロックリセット信号
１１３ＡＢ、１１３ＢＣ            リセット制御信号
１２０ＡＢ、１２１ＢＣ            ブロック間配線
２２Ａ、２２Ｂ、５２Ａ、５２Ｂ    信号保持回路（状態保持手段及び信号保持手段）
３１                              リセット制御判定部
３２                              リセット信号生成部（リセット信号生成手段）
６４                              データ読み書き部
【図１】
2007109045.tif 000003
【図２】
2007109045.tif 000004
【図３】
2007109045.tif 000005
【図４】
2007109045.tif 000006
【図５】
2007109045.tif 000007
【図６】
2007109045.tif 000008
【図７】
2007109045.tif 000009
【図８】
2007109045.tif 000010