(57)【要約】【課題】画像劣化を引き起こすことのない光書込みヘッドを提供する。【解決手段】複数個のチップを偶数番チップと奇数番チップとに分けて、偶数チップのφ２端子をφ２Ｅライン１４に、奇数番チップのφ２端子をφ２Ｏライン１６に接続する。奇数番チップのφＩ端子をまとめてφＩ１ライン１８に、偶数番チップのφＩ端子をまとめてφＩ２ライン２０に接続する。全チップのφＩ端子は、φＩライン２２に接続され、全チップのＶＧＡ端子はＶＧＡライン２４に接続する。光書込みヘッドの各ラインは、バッファｂ１，ｂ２，ｂ３，ｂ４，ｂ５を経て端子に接続されている。バッファｂ２，ｂ３は３ステートバッファとし、バッファｂ２，ｂ３の出力は、高抵抗値のプルダウン抵抗３０，３２を経て、ＶＧＡライン２４に接続する。【選択図】図４
2007268895.tif 000002
【特許請求の範囲】
【請求項１】
１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに信号を供給する信号端子とを備え、
前記光書込みヘッドは、
各チップの第１のクロックパルス端子を共通に接続する第１のクロックパルスラインと、
奇数番目の各チップの第２のクロックパルス端子を共通に接続する第２の奇数クロックパルスラインと、
偶数番目の各チップの第２のクロックパルス端子を共通に接続する第２の偶数クロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各チップの信号端子を共通に接続する信号ラインとを備え、
前記第２の奇数クロックパルスラインに転送信号が加えられ、前記シフト部の発光サイリスタが点灯作動しているときには、前記第２の偶数クロックパルスラインには前記シフト部の発光サイリスタの保持電流以上の電流を流さず、前記第２の偶数クロックパルスラインに転送信号が加えられ、前記シフト部の発光サイリスタが点灯作動しているときには、前記第２の奇数クロックパルスラインには前記シフト部の発光サイリスタの保持電流以上の電流を流さないことを特徴とする光書込みヘッド。
【請求項２】
１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに信号を供給する信号端子とを備え、
前記光書込みヘッドは、
各チップの第１のクロックパルス端子を共通に接続する第１のクロックパルスラインと、
奇数番目の各チップの第２のクロックパルス端子を共通に接続する第２の奇数クロックパルスラインと、
偶数番目の各チップの第２のクロックパルス端子を共通に接続する第２の偶数クロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各チップの信号端子を共通に接続する信号ラインと、
出力が前記第２の奇数クロックパルスラインに接続される第１の３ステートバッファと、
入力が前記第１の３ステートバッファの入力に接続され、出力が前記第２の偶数クロックパルスラインに接続される第２の３ステートバッファと、
前記第１の３ステートバッファの出力を前記電源ラインに接続する第１のプルダウン抵抗と、
前記第２の３ステートバッファの出力を前記電源ラインに接続する第２のプルダウン抵抗とを備え、
前記第１の３ステートバッファがイネーブルされて、奇数番チップが点灯動作しているときには、前記第２の３ステートバッファをディスエーブルし、
前記第２の３ステートバッファがイネーブルされて、偶数番チップが点灯動作しているときには、前記第１の３ステートバッファをディスエーブルすることを特徴とする光書込みヘッド。
【請求項３】
前記第１および第２のプルダウン抵抗の各抵抗値は、プルダウン抵抗が接続される前記３ステートバッファがディスエーブルされているときに、前記シフト部のサイリスタの保持電流以下の電流が流れるように選ぶことを特徴とする請求項２に記載の光書込みヘッド。
【請求項４】
１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに信号を供給する信号端子とを備え、
前記光書込みヘッドは、
奇数番目の各チップの第２のクロックパルス端子を共通に接続する第１の奇数クロックパルスラインと、
偶数番目の各チップの第１のクロックパルス端子を共通に接続する第１の偶数クロックパルスラインと、
各チップの第２のクロックパルス端子を共通に接続する第２のクロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各チップの信号端子を共通に接続する信号ラインとを備え、
点灯動作をさせない非選択チップに対しては、前記第１の奇数クロックパルスラインまたは前記第１の偶数クロックパルスラインの電位を、非選択チップの前記シフト部のサイリスタがオンしない電位とすることを特徴とする光書込みヘッド。
【請求項５】
１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに信号を供給する信号端子とを備え、
前記複数個のチップは、ｎ個（ｎは、Ｎを整数で除算して得られる整数）のブロックに分け、
前記光書込みヘッドは、
各ブロックの奇数番目のチップの第１のクロックパルス端子と偶数番目のチップの第２のクロックパルス端子と共通に接続する第１のクロックパルスラインと、
各ブロックの奇数番目のチップの第２のクロックパルス端子と偶数番目のチップの第１のクロックパルス端子と共通に接続する第２のクロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各ブロックのチップの信号端子が共通にそれぞれ接続されるｎ本の信号ラインとを備え、全部のチップの前記シフト部のサイリスタを同時に所定期間オフする前記第１および第２のクロックパルスラインの電位を選定することを特徴とする光書込みヘッド。
【請求項６】
請求項１〜５のいずれかに記載の光書込みヘッドを備える光プリンタ。
【請求項７】
請求項１〜５のいずれかに記載の光書込みヘッドを備えるファクシミリ。
【請求項８】
請求項１〜５のいずれかに記載の光書込みヘッドを備える複写機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光書込みヘッド、特に自己走査型発光素子アレイチップを用いた光書込みヘッド、さらにはこのような光書込みヘッドを備える光プリンタ，ファクシミリ，複写機に関する。
【背景技術】
【０００２】
ＰＮＰＮ構造の発光サイリスタを用いた自己走査型発光素子アレイに関連する技術として、特開２００１−２５３１１６号公報（特許文献１）は、スタートパルスラインを持った発光素子アレイチップを用いて、複数のチップを１本の信号書込みライン（φＩライン）に接続して駆動する光書込みヘッドを提案している。また、特開２００１−６８７３６号公報（特許文献２）は、スタートパルスラインを他の端子に兼用させることによって発光素子アレイチップと外部回路との間の接続数を減らす自己走査型発光装置を提案している。
【０００３】
特許文献２に開示されている発光素子アレイチップは、独立したスタートパルスラインを持っていないため、特許文献１に開示された光書込みヘッドには使用できない。
【０００４】
このような問題は、次のようにして解決することができる。特許文献２では、スタートパルスラインを電源ラインと兼用させた構造と、スタートパルスラインをφ２ラインに兼用させた構造とが開示されている。このためφ２ラインをスタートパルスラインと読み替えれば、特許文献１に開示の構成を採ることが可能である。
【０００５】
図１に、特許文献２に開示された構成に信号書込みラインφＩを付加したアノードコモン型の自己走査型発光素子アレイチップの回路図を示す。このチップを用いて、特許文献１に開示された光書込みヘッドを構成した例を図２に示す。
【０００６】
図１の自己走査型発光素子アレイチップは、シフト部１０と発光部１２とから構成される。
【０００７】
シフト部１０は、発光サイリスタＳ１，Ｓ２・・・Ｓ１２８と、これらサイリスタのゲート間を結合するダイオードＤと、負荷抵抗ＲＧとから構成されている。
【０００８】
電源端子ＶＧＡは、ＶＧＡライン２を経て、各負荷抵抗ＲＧに接続される。
【０００９】
クロックパルス端子φ１は、電流制限用抵抗Ｒ１およびφ１ライン４を経て、奇数番目のシフト部サイリスタＳ１，Ｓ３，・・・のカソードに接続される。
【００１０】
クロックパルス端子φ２は、電流制限用抵抗Ｒ２およびφ２ライン６を経て、偶数番目のシフト部サイリスタＳ２，Ｓ４，・・・のカソードに接続される。
【００１１】
第１番目のサイリスタＳ１のゲートは、ダイオードＤＳを経てφ２ライン６に接続されている。
【００１２】
一方、発光部１２は、発光サイリスタＬ１，Ｌ２・・・Ｌ１２８で構成され、各サイリスタのゲートは、対応するシフト部のサイリスタのゲートに接続され、カソードは信号ラインφＩ８に接続されている。
【００１３】
図１の自己走査型発光素子アレイチップを、以下ＳＬＥＤ（Ｓｅｌｆ−ｓｃａｎｉｎｇ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ）と略称する。
【００１４】
図２の光書込みヘッドでは、複数個のチップを偶数番チップ（ＳＬＥＤ２，ＳＬＥＤ４，・・・）と奇数番チップ（ＳＬＥＤ１，ＳＬＥＤ３，・・・）とに分けて、偶数チップのφ２端子をφ２Ｅライン１４に、奇数番チップのφ２端子をφ２Ｏライン１６に接続されている。奇数番チップのφＩ端子をまとめてφＩ１ライン１８に、偶数番チップのφＩ端子をまとめてφＩ２ライン２０に接続されている。
【００１５】
全チップのφＩ端子は、φＩライン２２に接続され、全チップのＶＧＡ端子はＶＧＡライン２４に接続されている。
【００１６】
光書込みヘッドの各ラインは、バッファｂ１，ｂ２，ｂ３，ｂ４，ｂ５を経て接続端子ｗ１，ｗ２Ｏ，ｗ２Ｅ，ＶＧＡ，ｗＩ１，ｗＩ２に接続されている。図中、ＲＩ１，ＲＩ２は、電流制限用抵抗である。
【００１７】
この光書込みヘッドを駆動する駆動パルス波形を図３に示す。
【特許文献１】特開２００１−２５３１１６号公報
【特許文献２】特開２００１−６８７３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図３に示した駆動パルスでは、シフト部サイリスタＳ１を点灯するには、φ２ライン６をＨ（Ｈｉｇｈ）とした上でφ１ライン４をＬ（Ｌｏｗ）とする必要がある。このため、奇数番チップに接続されたφ２Ｏライン１６をＨとして、偶数番チップに接続されたφ２Ｅライン１４をＬとする必要がある。この場合、奇数番チップが選択されている間、φ２Ｅラインは常にＬにバイアスされるため、ノイズなどによって偶数番チップ上で誤点灯が起こる可能性がある。もし誤点灯が起こると、φ２Ｅラインは偶数番チップが選択されるタイミングまで常に点灯し続けることとなり、深刻な画像劣化を引き起こす恐れがある。
【００１９】
本発明の目的は、上述したような画像劣化を引き起こすことのない光書込みヘッドを提供することにある。
【００２０】
本発明の他の目的は、このような光書込みヘッドを備える光プリンタ，ファクシミリ，複写機を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の第１の態様は、１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに信号を供給する信号端子とを備え、
前記光書込みヘッドは、
各チップの第１のクロックパルス端子を共通に接続する第１のクロックパルスラインと、
奇数番目の各チップの第２のクロックパルス端子を共通に接続する第２の奇数クロックパルスラインと、
偶数番目の各チップの第２のクロックパルス端子を共通に接続する第２の偶数クロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各チップの信号端子を共通に接続する信号ラインとを備え、
前記第２の奇数クロックパルスラインに転送信号が加えられ、前記シフト部の発光サイリスタが点灯作動しているときには、前記第２の偶数クロックパルスラインには前記シフト部の発光サイリスタの保持電流以上の電流を流さず、前記第２の偶数クロックパルスラインに転送信号が加えられ、前記シフト部の発光サイリスタが点灯作動しているときには、前記第２の奇数クロックパルスラインには前記シフト部の発光サイリスタの保持電流以上の電流を流さないことを特徴とする光書込みヘッドである。
【００２２】
本発明の第２の態様は、１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに記号を供給する信号端子とを備え、
前記光書込みヘッドは、
各チップの第１のクロックパルス端子を共通に接続する第１のクロックパルスラインと、
奇数番目の各チップの第２のクロックパルス端子を共通に接続する第２の奇数クロックパルスラインと、
偶数番目の各チップの第２のクロックパルス端子を共通に接続する第２の偶数クロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各チップの信号端子を共通に接続する信号ラインと、
出力が前記第２の奇数クロックパルスラインに接続される第１の３ステートバッファと、
入力が前記第１の３ステートバッファの入力に接続され、出力が前記第２の偶数クロックパルスラインに接続される第２の３ステートバッファと、
前記第１の３ステートバッファの出力を前記電源ラインに接続する第１のプルダウン抵抗と、
前記第２の３ステートバッファの出力を前記電源ラインに接続する第２のプルダウン抵抗とを備え、
前記第１の３ステートバッファがイネーブルされて、奇数番チップが点灯動作しているときには、前記第２の３ステートバッファをディスエーブルし、
前記第２の３ステートバッファがイネーブルされて、偶数番チップが点灯動作しているときには、前記第１の３ステートバッファをディスエーブルすることを特徴とする光書込みヘッドである。
【００２３】
本発明の第３の態様は、１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに記号を供給する信号端子とを備え、
前記光書込みヘッドは、
奇数番目の各チップの第２のクロックパルス端子を共通に接続する第１の奇数クロックパルスラインと、
偶数番目の各チップの第１のクロックパルス端子を共通に接続する第１の偶数クロックパルスラインと、
各チップの第２のクロックパルス端子を共通に接続する第２のクロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各チップの信号端子を共通に接続する信号ラインとを備え、
点灯動作をさせない非選択チップに対しては、前記第１の奇数クロックパルスラインまたは前記第１の偶数クロックパルスラインの電位を、非選択チップの前記シフト部のサイリスタがオンしない電位とすることを特徴とする光書込みヘッドである。
【００２４】
本発明の第４の態様は、１次元に配列された複数個の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップは、Ｎ個（Ｎは２以上の整数）の発光サイリスタ，発光サイリスタのゲート電極間を結合する結合ダイオードを有するシフト部と、各ゲートが前記シフト部の対応するサイリスタのゲートに接続されたＮ個の発光サイリスタを有する発光部と、前記シフト部のサイリスタのゲートに電源を供給する電源端子と、前記シフト部の奇数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第１のクロックパルス端子と、前記シフト部の偶数番目のサイリスタのアノードまたはカソードにクロックパルスを供給する第２のクロックパルス端子と、第２のクロックパルス端子とシフト部の第１番目のサイリスタのゲートとの間に接続されるダイオードと、前記発光部のサイリスタのアノードまたはカソードに記号を供給する信号端子とを備え、
前記複数個のチップは、ｎ個（ｎは、Ｎを整数で除算して得られる整数）のブロックに分け、
前記光書込みヘッドは、
各ブロックの奇数番目のチップの第１のクロックパルス端子と偶数番目のチップの第２のクロックパルス端子と共通に接続する第１のクロックパルスラインと、
各ブロックの奇数番目のチップの第２のクロックパルス端子と偶数番目のチップの第１のクロックパルス端子と共通に接続する第２のクロックパルスラインと、
各チップの電源端子を共通に接続する電源ラインと、
各ブロックのチップの信号端子が共通にそれぞれ接続されるｎ本の信号ラインとを備え、全部のチップの前記シフト部のサイリスタを同時に所定期間オフする前記第１および第２のクロックパルスラインの電位を選定することを特徴とする光書込みヘッドである。
【発明の効果】
【００２５】
本発明によれば、画像劣化を引き起こすことのない光書込みヘッドを実現できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施例を図面に基づいて説明する。
【実施例１】
【００２７】
図４は、本発明の光書込みヘッドの第１の実施例の構成を示す。図５は、その駆動パルス波形を示す。
【００２８】
本実施例では、図２に示した光書込みヘッドにおいて、φ２Ｅライン／φ２Ｏラインを駆動するバッファを３ステートバッファとする。ここでは、３ステートバッファは光書みヘッドに内臓される構成とするが、ヘッド外に備えてもよい。３ステートバッファｂ２，ｂ３の出力は、高抵抗値のプルダウン抵抗３０，３２を経て、ＶＧＡライン２４に接続する。ここでは、プルダウン抵抗を外付けとしたが、チップ内に集積してもよい。この場合、φ２Ｏライン１６／φ２Ｅライン１４とＶＧＡライン２４との間に、負荷抵抗ＲＧの抵抗値程度の抵抗を挿入すればよい。プルダウン抵抗の値は、シフト部サイリスタがオン状態を保持するために必要な電流（保持電流）以下の電流が流れるように選ばれる。プルダウン抵抗が無い場合も、動作は可能であるが、φ２Ｏライン／φ２Ｅラインがハイインピーダンスとなり電位が定まらないと、ノイズによって、非選択チップであってもシフト部サイリスタが誤点灯する恐れがあるため、安定した動作を実現するためにはプルダウン抵抗は必要である。
【００２９】
３ステートバッファｂ２，ｂ３の入力端子は、共に、接続端子ｗ２に接続され、各３ステートバッファの制御端子は、接続端子ｗ２ｓＯおよびｗ２ｓＥにそれぞれ接続されている。
【００３０】
図５の駆動パルス波形によれば、奇数番チップが選択されている間、バッファｂ２はエネーブルされ、バッファｂ３はディスエーブルされている。したがって、φ２Ｅライン１４は、プルダウン抵抗３２を経て、ＶＧＡ端子に接続され、Ｌレベルより大きい電位にバイアスされる。このため、ノイズなどによって奇数番チップ上で誤点灯が起こることはない。
【実施例２】
【００３１】
３ステートバッファを用いないで、第１の実施例と同等の機能を実現する例を示す。図６に、その構成例を示す。図７は、その駆動パルス波形を示す。
【００３２】
第１の実施例では、φ２ラインを偶数チップ用と奇数チップ用とに分けたが、本実施例では、φ１ラインを偶数チップ用と奇数チップ用とに分ける。φ１Ｏラインを３４で、φ１Ｅラインを３６で示す。φ２ラインを３８で示す。
【００３３】
図７の駆動パルス波形に示すように、非選択チップでは、φ１Ｏライン／φ１ＥラインはＨとなる。このため、シフト部サイリスタＳ１が点灯するタイミングでは、選択チップのサイリスタＳ１のみオンでき、非選択チップはオンできない。次に、シフト部サイリスタＳ２がオンするタイミングでは、選択チップでは、サイリスタＳ１がオンしているため、サイリスタＳ２がオンできるが、非選択チップではサイリスタＳ１がオンしていないため、サイリスタＳ２もオンできない。以下、同様で非選択チップは常にオンできない。したがって、非選択チップの誤点灯は生じない。
【実施例３】
【００３４】
図８は、本発明の光書込みヘッドの第３の実施例の構成を示す。図９Ａおよび図９Ｂは、その駆動パルス波形を示す。
【００３５】
本実施例では、２個のＳＬＥＤチップを１ブロックとし、複数のブロックを構成する。図８では、ＳＬＥＤ１およびＳＬＥＤ２よりなる第１のブロックと、ＳＬＥＤ３およびＳＬＥＤ４よりなる第２のブロックとのみを示す。
【００３６】
各ブロックについて、第１のチップのφ１端子はφＡライン４０に、φ２端子はφＢライン４２に接続され、第２のチップのφ１端子はφＢラインに、φ２端子はφＡライン４０に接続される。
【００３７】
第１のブロックの第１のチップおよび第２のチップのφＩ端子は共通のφＩ１ライン４４に接続され、第２のブロックの第１のチップおよび第２のチップのφＩ端子は共通のφＩ２ライン４６に接続される。
【００３８】
図８では、２個のブロックしか示されていないが、一般に第ｎのブロックでは、第１のチップおよび第２のチップのφＩラインは共通のφＩｎラインに接続される。全チップのＶＧＡ端子はＶＧＡライン４８に接続される。
【００３９】
図９Ａ，図９Ｂの駆動パルス波形から明らかなように、クロックパルス駆動信号ｗＡ，ｗＢが共にＨとなる期間が設けられ、共にＨの場合、全部のシフト部サイリスタがオフする。
【００４０】
このようなオフの期間を設ける理由は、全部のシフト部サイリスタがオフできる時間をできる限り伸ばしておいた方が、安定動作が可能なためである。
【００４１】
全部のシフト部サイリスタがオフの期間の後、奇数番チップの場合φＡライン４０が先にＬとなり（図９Ａ参照）、偶数番チップの場合φＢライン４２が先にＬになる（図９Ｂ参照）。
【００４２】
また、図９Ａ，図９Ｂの波形において、最終発光部サイリスタがオンしているタイミングで、オン状態にあるシフト部サイリスタに接続されているクロックラインがＨとなるタイミングが、最終発光部サイリスタがオンするタイミングよりも後にあるようにしてもよい。
【実施例４】
【００４３】
実施例１〜３は、光書込みヘッドについて説明した。本実施例では、このような光書き込みヘッドを用いた光プリンタについて説明する。光プリンタの基本構造を図１０に示す。
【００４４】
光プリンタには、光書込みヘッド１００が設置される。円筒形の感光ドラム１０２の表面に、アモルファスSi等の光導電性を持つ材料（感光体）が作られている。このドラムは、プリントの速度で回転している。回転しているドラムの感光体表面を、帯電器１０４で一様に帯電させる。そして、光書込みヘッド１００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器１０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１０８でカセット１１０中から送られてきた用紙１１２上に、トナーを転写する。用紙は、定着器１１４にて熟等を加えられ定着され、スタッカ１１６に送られる。一方、転写の終了したドラムは、消去ランプ１１８で帯電が全面にわたって中和され、清掃器１２０で残ったトナーが除去される。
【００４５】
本発明の光書込みヘッドは、プリンタのみならずファクミリ、複写機にも利用することができる。図１１は、ファクシミリまたは複写機の基本構造を示す。図１０と同一の参照番号を付して示す。
【００４６】
紙送りローラ３０で搬送される読取り原稿１２２に光源２４から光を照射し、反射光を結像レンズ１２６を介して、イメージセンサ１２８で受光する。イメージセンサ１２８の出力に基づいて、光書込みヘッド１００の発光素子アレイ１３２が点灯し、ロッドレンズアレイ１３４を介して感光ドラム１０２に照射される。用紙１１２への印字は、光プリンタで説明したとおりである。
【図面の簡単な説明】
【００４７】
【図１】図１は、特許文献２に開示された構成に信号書込みラインφＩを付加したアノードコモン型の自己走査型発光素子アレイチップの回路図である。
【図２】図１のチップを用いて、特許文献１に開示された光書込みヘッドを構成した例を示す図である。
【図３】図２の光書込みヘッドを駆動する駆動パルス波形を示す図である。
【図４】本発明の光書込みヘッドの第１の実施例の構成を示す図である。
【図５】図４の光書込みヘッドを駆動する駆動パルス波形を示す図である。
【図６】本発明の光書込みヘッドの第２の実施例の構成を示す図である。
【図７】図６の光書込みヘッドを駆動する駆動パルス波形を示す図である。
【図８】本発明の光書込みヘッドの第３の実施例の構成を示す図である。
【図９Ａ】図８の光書込みヘッドを駆動する駆動パルス波形を示す図である。
【図９Ｂ】図８の光書込みヘッドを駆動する駆動パルス波形を示す図である。
【図１０】光プリンタの基本構造を示す図である。
【図１１】ファクシリまたは複写機の基本構造を示す図である。
【符号の説明】
【００４８】
２  ＶＧＡライン
４  φ１ライン
６  φ２ライン
８  φＩライン
１０  シフト部
１２  発光部
１４  φ２Ｅライン
１６  φ２Ｏライン
２４，３８  ＶＧＡライン
３４  φ１Ｏライン
３６  φ１Ｅライン
４０  φＡライン
４２  φＢライン
４４  φＩ１ライン
４６  φＩ２ライン
【図１】
2007268895.tif 000003
【図２】
2007268895.tif 000004
【図３】
2007268895.tif 000005
【図４】
2007268895.tif 000006
【図５】
2007268895.tif 000007
【図６】
2007268895.tif 000008
【図７】
2007268895.tif 000009
【図８】
2007268895.tif 000010
【図９Ａ】
2007268895.tif 000011
【図９Ｂ】
2007268895.tif 000012
【図１０】
2007268895.tif 000013
【図１１】
2007268895.tif 000014