(57)【要約】【課題】変換効率を向上させることができる固体撮像装置を提供する。【解決手段】１は半導体基板、２は電荷検出部で、浮遊拡散層３、浮遊拡散層３を定期的にリセットするためのリセットトランジスタ４からなっている。５は出力バッファ回路で、ＭＯＳトランジスタＤ１〜Ｄ３、Ｌ１〜Ｌ３を用いた３段ソースフォロア回路で構成されている。６は電荷検出部２と出力バッファ回路５とを接続する配線である。７は抵抗により電圧を分割する分割回路である。電流源ＭＯＳトランジスタのゲートには抵抗Ｒ１、Ｒ２により電圧を分割する分割回路７が接続されており、電流源ＭＯＳトランジスタがソースフォロア回路の電流源ＭＯＳトランジスタとして機能させることができる電圧ＶＬＧを印加する。この抵抗分割回路の抵抗として、例えばポリシリコン抵抗を用いる。さらに、分割回路の分割点とＧＮＤ（接地電位）の間に容量ＣLGが接続している。【選択図】図１
2007317992.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも電流源トランジスタと駆動トランジスタとを備えたソースフォロア回路であるバッファ回路と、抵抗により電圧を分割する分割回路を備えた固体撮像装置であって、
前記分割回路の分岐点と接地電位との間に容量素子を備え、前記接地電位は前記駆動トランジスタの入力信号に対して十分に安定した電位であり、前記容量素子の容量は前記電流源トランジスタのゲートとドレインとの間に存在する容量よりも小さいことを特徴とする固体撮像装置。
【請求項２】
前記容量素子は、画素部ゲート電極の形成工程で同時に形成された一層目の第一導電膜からなる第一ゲート電極と二層目の第二導電膜からなる第二ゲート電極により構成され、さらに第一ゲート電極と第二ゲート電極との間に比誘電率を有する絶縁膜を備えていることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置の信号出力部に関する。
【背景技術】
【０００２】
近年、固体撮像装置はデジタルスチルカメラやデジタルビデオカメラの撮像装置として需要が拡大している。また、携帯電話に代表される携帯端末装置では、カメラ機能を付加することが求められており、このような携帯端末装置の撮像装置としても、固体撮像装置の需要は拡大している。
【０００３】
さらに、高画質の画像を得るため、固体撮像装置の画素数は増加する傾向にあり、デジタルスチルカメラやデジタルビデオカメラ、携帯端末装置の高感度化の要望に伴い、固体撮像装置の高感度化、高Ｓ／Ｎ化が求められている。
【０００４】
従来技術における固体撮像装置は、フォトダイオードに光の強度に応じて蓄積された光生成電荷を垂直転送部（垂直ＣＣＤ）と水平転送部（水平ＣＣＤ）によって順次、電荷検出部まで転送し、電荷検出部で電荷変化を電位変化に変換し、出力バッファ回路を通して撮像素子外部にその電位変化を出力する。
【０００５】
図５は一部を等価回路で示した従来の固体撮像装置の出力部の構成を示す概略図である。
【０００６】
図５において、１は半導体基板、２は電荷検出部で、浮遊拡散層３、浮遊拡散層３を  定期的にリセットするためのリセットトランジスタ４からなっている。５は出力バッファ回路で、ＭＯＳトランジスタＤ１〜Ｄ３、Ｌ１〜Ｌ３を用いた３段ソースフォロア回路で構成されている。６は電荷検出部２と出力バッファ回路５とを接続する配線である。７は抵抗により電圧を分割する分割回路を示す。
【０００７】
また、ＣFDは浮遊拡散層３の容量、ＣLNは配線６の配線容量、ＣINは出力バッファ回路５の入力容量を示し、ＶＤＤは出力バッファ回路５、電圧分割回路７の電源、ＶＬＧは電圧分割回路７により出力バッファ回路５を構成する３段ソースフォロア回路の電流源ＭＯＳトランジスタ用のゲートに印加される電圧、ＶＲＤは電荷検出部２のリセット電位を示し、φＲはリセット用トランジスタを制御するリセットパルスである。
【０００８】
このような出力部においては、電位変化ΔＶ＝電荷量変化ΔＱ÷容量Ｃの関係を利用し
て信号電荷を検出するようになっており、信号電荷Ｑｓと出力信号Ｖｏの関係は、センス容量をＣｓ、出力バッファ回路の電圧利得をＧとすると、（数１）で示すことができる。
【０００９】
［数１］
Ｖｏ＝Ｇ・Ｑｓ／Ｃｓ
また、センス容量Ｃｓは、浮遊拡散層３の容量ＣFD、配線６の配線容量ＣLN、出力バッファ回路５の入力容量ＣINとの間に（数２）に示す関係がある。
【００１０】
［数２］
Ｃｓ＝ＣFD＋ＣLN＋ＣIN
したがって、固体撮像装置の出力部の変換効率は（数３）に示すようになる。
【００１１】
［数３］
変換効率＝Ｖｏ／Ｃｓ＝Ｇ／Ｃｓ＝Ｇ／（ＣFD＋ＣLN＋ＣIN）
出力部の変換効率は、（数３）より、センス容量が小さいほど大きくなる。したがって、変換効率を向上させる為に、特許文献１に記載されているような(1)浮遊拡散層３の容量を小さくすることや、(2)配線６を短くする、(3)初段ＭＯＳトランジスタＤ１のゲート面積を小さくするなどのように設計されている。
【特許文献１】特開２００２−１１８２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記従来技術に係る固体撮像装置の信号出力部において、固体撮像装置の多画素化に伴い、フォトダイオードの面積減少による信号電荷量の低下が生じる。したがって信号電圧維持の為に、変換効率の向上が必要とされる。
【００１３】
しかし、浮遊拡散層容量、配線容量は設計ルール的に小さくする限界がある上、初段ＭＯＳトランジスタのゲート入力容量も相互コンダクタンスｇｍの劣化とショートチャネル効果による線形性の劣化の問題からゲート面積をより小さくすることができず、変換効率の向上が望めないという問題を有していた。
【００１４】
前記に鑑み、本発明は固体撮像装置の信号出力部において、初段ＭＯＳトランジスタのゲート面積を縮小することなく、ゲート入力容量を小さくし、変換効率の向上を図ることを目的とするものである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の固体撮像装置は、少なくとも電流源トランジスタと駆動トランジスタとを備えたソースフォロア回路であるバッファ回路と、抵抗により電圧を分割する分割回路を備えた固体撮像装置であって、分割回路の分岐点と接地電位との間に容量素子を備え、接地電位は駆動トランジスタの入力信号に対して十分に安定した電位であり、容量素子の容量は電流源トランジスタのゲートとドレインとの間に存在する容量よりも小さいことを特徴とするものである。
【００１６】
なお、本発明の固体撮像装置は、容量素子は、画素部ゲート電極の形成工程で同時に形成された一層目の第一導電膜からなる第一ゲート電極と二層目の第二導電膜からなる第二ゲート電極により構成され、さらに第一ゲート電極と第二ゲート電極との間に比誘電率を有する絶縁膜を備えていることがより好ましい。
【発明の効果】
【００１７】
この構成により、初段ＭＯＳトランジスタのゲート入力容量を支配するゲート・基板容量、ゲート・ドレイン容量ＣGD、ゲート・ソース容量ＣGS、電流源ＭＯＳトランジスタのゲート・ドレイン容量ＣGDLの内、電流源ＭＯＳトランジスタのゲート・ドレイン容量ＣGDLをほとんど無視できるほど小さくし、変換効率を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施形態に係る固体撮像装置を説明する。図１は本発明の実施形態に係る固体撮像装置の出力部の構成を示す装置概略図である。また、図４は本発明の実施形態に係る固体撮像装置の出力部に備えた容量ＣLGを示す概略図である。
【００１９】
図１から、１は半導体基板、２は電荷検出部で、浮遊拡散層３、浮遊拡散層３を定期的にリセットするためのリセットトランジスタ４からなっている。５は出力バッファ回路で、ＭＯＳトランジスタＤ１〜Ｄ３、Ｌ１〜Ｌ３を用いた３段ソースフォロア回路で構成されている。６は電荷検出部２と出力バッファ回路５とを接続する配線である。７は抵抗により電圧を分割する分割回路を示している。
【００２０】
また、ＣFDは浮遊拡散層３の容量、ＣLNは配線６の配線容量、ＣINは出力バッファ回路５の入力容量を示し、ＶＤＤは出力バッファ回路５、電圧分割回路７の電源、ＶＬＧは電圧分割回路７により出力バッファ回路５を構成する３段ソースフォロア回路の電流源ＭＯＳトランジスタ用のゲートに印加される電圧、ＶＲＤは電荷検出部２のリセット電位を示し、φＲはリセット用トランジスタを制御するリセットパルスである。
【００２１】
出力バッファ回路５は基本的には３段ソースフォロア回路を構成するＭＯＳトランジスタＤ１〜Ｄ３、Ｌ１〜Ｌ３からなり、Ｄ１、Ｄ２、Ｄ３は駆動ＭＯＳトランジスタ、Ｌ１、Ｌ２、Ｌ３は電流源ＭＯＳトランジスタである。
【００２２】
上記各駆動ＭＯＳトランジスタのドレインは電源端子ＶＤＤに接続されており、第一段目のソースフォロア回路は、電荷検出部からの出力信号が入力される駆動ＭＯＳトランジスタＤ１と、定電流を流す為の電流源ＭＯＳトランジスタＬ１とからなる。
【００２３】
また、第二段目、三段目のソースフォロア回路は、前段の出力が入力される点を除いて、その構成は図５と同様である。
【００２４】
電流源ＭＯＳトランジスタのゲートには抵抗Ｒ１、Ｒ２により電圧を分割する分割回路７が接続されており、電流源ＭＯＳトランジスタがソースフォロア回路の電流源ＭＯＳトランジスタとして機能させることができる電圧ＶＬＧを印加している。この抵抗分割回路の抵抗として、例えばポリシリコン抵抗を用いる。
【００２５】
さらに、本発明の実施形態に係る固体撮像装置は、分割回路の分割点とＧＮＤ（接地電位）の間に容量ＣLGが接続している。
【００２６】
この容量ＣLGは、図４に示すように画素部ゲート電極の形成工程で同時に形成された一層目の第一導電膜（例えばポリシリコン）からなる第一のゲート電極８と二層目の第二導電膜（例えばポリシリコン）からなる第二のゲート電極１０により対向した面積Ｓの電極を構成し、電極間に、比誘電率εSを有する絶縁膜（例えばポリシリコン酸化膜）９を介して構成され、ＣLG＝（ε0εS／ｄ）×Ｓで表される容量を有する。
【００２７】
以上、図１および図４により説明した本発明の実施形態に係る固体撮像装置は、抵抗により電圧を分割する電圧分割回路の分割点と、出力バッファ回路を構成するソースフォロア回路の駆動ＭＯＳトランジスタＤ１〜Ｄ３の入力信号に対して、十分に安定した電位であるＧＮＤとの間に容量ＣLGが接続されているという装置上の特徴を備えている。
【００２８】
出力バッファ回路５の入力容量ＣINについて、図２に入力容量ＣINの大部分をしめる第一段目のソースフォロア回路と容量ＣLGの概略図を示して説明する。
【００２９】
図２より、Ｄ１は駆動ＭＯＳトランジスタ、Ｌ１は電流源ＭＯＳトランジスタ、ＶO1は駆動ＭＯＳトランジスタＤ１のソースに電流源ＭＯＳトランジスタＬ１のドレインが接続され、ソースフォロア回路の出力端子を構成する。駆動ＭＯＳトランジスタＤ１のドレインは電源端子ＶＤＤに接続されている。
【００３０】
また、駆動ＭＯＳトランジスタＤ１のゲートで入力を構成し、浮遊拡散層３に接続される。なお、ＣGD、ＣGSは、それぞれ駆動ＭＯＳトランジスタＤ１のゲートとドレインの間、ゲートとソースの間に存在する容量、ＣGDL、ＣGSLは、電流源ＭＯＳトランジスタＬ１のゲートとドレインの間、ゲートとソースの間に存在する容量である。
【００３１】
このソースフォロア回路の増幅率をＡとすると入力容量ＣINは、（数４）に示すようになる。
【００３２】
［数４］
ＣIN＝ＣGD＋ＣGS（１−Ａ）＋ＣL
一般にＡは極めて１に近く、したがってこの式の第二項は、ほとんど無視できることから入力容量ＣINは、ＣGD、ＣLによって決まる。ＣLには、ＣGDL、ＣGSLとＣLGとの間に（数５）に示す関係がある。
【００３３】
［数５］
１／ＣL＝１／ＣGDL＋１／（ＣGSL＋ＣLG）
このため、ＣLGの容量がＣLG＞＞ＣGSLの関係にあるとき、ＣLを小さくすることができる。したがって入力容量ＣINを小さくすることが可能になり、結果、固体撮像装置の出力部における変換効率の向上が図れる。
【００３４】
なお、ソースフォロア回路の電流源の定電流特性を向上させる目的で抵抗として、例えば図３に示す出力バッファ回路のように抵抗用ＭＯＳトランジスタＭ１〜Ｍ３を用いても良く、容量ＣLGも分割回路の分割点とＧＮＤの間ではなく、例えば一段目のソースフォロア回路の電流源ＭＯＳトランジスタのソースと抵抗用ＭＯＳトランジスタのドレイン側の電位との間に接続しても同様の効果を得ることができる。
【００３５】
なお、容量ＣLGを電流源ＭＯＳトランジスタのソースと抵抗用ＭＯＳトランジスタのドレイン側の電位との間に接続させる場合、一段目のソースフォロア回路ではなく、二段目または三段目のソースフォロア回路に接続させても良い。
【００３６】
すなわち、一段目のソースフォロア回路に接続させた場合と比較すると、二段目または三段目のソースフォロア回路に接続させた場合は異なる電位に接続することで変換効率を調整が出来る、というさらなる効果も得ることが出来る。
【００３７】
さらに、電圧分割回路の電源電圧は必ずしもＶＤＤと共通にする必要はない。
【００３８】
すなわち、ＶＤＤと共通としない場合は、不必要に高い電圧を使用しなくても良くなる為、消費電力を低減させることが出来る、というさらなる効果も得ることが出来る。
【００３９】
以上説明したように、本固体撮像装置の信号出力部によれば、抵抗により電圧を分割する電圧分割回路の分割点と出力バッファ回路を構成するソースフォロア回路の駆動ＭＯＳトランジスタＤ１〜Ｄ３の入力信号に対して十分に安定した電位であるＧＮＤとの間に容量ＣLGが接続されているという装置上の特徴を備えているため、変換効率向上という作用効果を得ることが出来、初段ＭＯＳトランジスタのゲート面積を縮小することなくゲート入力容量を小さくすることができる為、相互コンダクタンスｇｍの劣化とショートチャネル効果による線形性の劣化を伴うことなく変換効率の向上を図ることが可能となる。
【００４０】
なお、本発明の実施形態に係る固体撮像装置は、従来技術に比べ５〜１０％の変換効率の向上を図ることが出来る。
【産業上の利用可能性】
【００４１】
本発明に係る固体撮像装置は変換効率を向上させることができ、低消費電力が求められるカメラに用いる固体撮像装置として特に有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る固体撮像装置の信号出力部の一つの実施例を示す概略図
【図２】本発明の実施形態に係る固体撮像装置の出力バッファ回路入力容量ＣINの容量モデル概略図
【図３】本発明の実施形態に係る固体撮像装置の信号出力部において抵抗用ＭＯＳトランジスタを用いた場合を示す回路図
【図４】本発明の実施形態に係る固体撮像装置の容量ＣLGを示す概略図
【図５】従来の固体撮像装置の信号出力部を示す概略図
【符号の説明】
【００４３】
１  半導体基板
２  電荷検出部
３  浮遊拡散層
４  リセットトランジスタ
５  出力バッファ回路
６  電荷検出部と出力バッファ回路と接続する配線
７  抵抗により電圧を分割する分割回路
８  一層目の導電膜からなる第一のゲート電極
９  絶縁膜
１０  二層目の導電膜からなる第二のゲート電極
ＶＤＤ  電源電圧
ＶＲＤ  リセット電位
φＲ  リセット用トランジスタを制御するリセットパルス
ＣFD  浮遊拡散層の容量
ＣLN  配線容量
ＣIN  出力バッファ回路の入力容量
ＶIN  入力信号
ＶO  出力信号
ＶＬＧ  電圧分割回路から電流源ＭＯＳトランジスタのゲートに印加される電圧
Ｒ１、Ｒ２  電圧分割回路の分割抵抗
ΔＶ  出力部の電位変化
ΔＱ  出力部の電荷量変化
Ｃｓ  センス容量
Ａ  一段目のソースフォロア回路の電圧利得
ＣGD  駆動ＭＯＳトランジスタＤ１のゲートとドレインの間に存在する容量
ＣGS  駆動ＭＯＳトランジスタＤ１のゲートとドレインの間に存在する容量
ＣGDL  電流源ＭＯＳトランジスタＬ１のゲートとドレインの間に存在する容量
ＣGSL  電流源ＭＯＳトランジスタＬ１のゲートとドレインの間に存在する容量
ＣLG  分割回路の分割点と駆動ＭＯＳトランジスタの入力信号に対して十分に安定した電位との間に接続された容量
ε0  真空の誘電率（８．８５４×１０-12Ｆ／ｍ）
εS  比誘電率
Ｓ  容量ＣLGの電極面積
Ｄ１、Ｄ２、Ｄ３  駆動ＭＯＳトランジスタ
Ｌ１、Ｌ２、Ｌ３  電流源ＭＯＳトランジスタ
Ｍ１、Ｍ２、Ｍ３  抵抗用ＭＯＳトランジスタ
【図１】
2007317992.tif 000003
【図２】
2007317992.tif 000004
【図３】
2007317992.tif 000005
【図４】
2007317992.tif 000006
【図５】
2007317992.tif 000007