(57)【要約】【課題】  上下接続端子の実装温度サイクル性を向上できる半導体装置を提供する。【解決手段】  母基板３と、母基板３上に積層された下段パッケージ２と、上下接続端子１１を介して下段パッケージ２上に積層された上段パッケージ１とを有している。下段パッケージ２のインターポーザ６の周縁領域のうちの上下接続端子１１がオーバーラップする箇所である縁部５０は、母基板３に直接接触している。【選択図】  図１
2007305846.tif 000002
【特許請求の範囲】
【請求項１】
母基板と、前記母基板上に積層された下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、
前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部が、前記母基板に接触していることを特徴とする半導体装置。
【請求項２】
前記母基板と前記下段パッケージとを接続する下側端子を有し、
実装前の前記下段パッケージの反り変形量に対し、実装前の前記下側端子の高さが同等もしくは高く、かつ、実装後の該下側端子の高さが同等もしくは低くなるように、実装前の該下側端子の高さが設計された請求項１に記載の半導体装置。
【請求項３】
前記母基板は、その前記下段パッケージの前記縁部に対応する位置に、凸部を備えている請求項１または２に記載の半導体装置。
【請求項４】
前記母基板の前記下段パッケージの前記縁部に対応する箇所に接合された支持体を有し、
前記下段パッケージの前記縁部が、前記母基板に接合された前記支持体に接触している請求項１乃至３のいずれか１つに記載の半導体装置。
【請求項５】
前記下段パッケージの前記縁部に接合された支持体を有し、
前記下段パッケージの前記縁部に接合された前記支持体は、前記母基板に接触している請求項１乃至３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のパッケージが母基板上に実装された半導体装置に関する。
【背景技術】
【０００２】
近年、大容量・省スペースのメモリモジュール等の半導体装置の需要が高く、積層パッケージの形態を有する薄型の半導体装置の開発が望まれている。積層パッケージとしては、チップ積層型や、パッケージ積層型のパッケージがある。とりわけ、積層時に良品パッケージを選んで組み合わせることによってチップ（半導体チップ）に起因する歩留のロスを抑えることができるパッケージ積層型の半導体装置の開発が望まれている。
【０００３】
例えば、パッケージ積層型の半導体装置として二段のパッケージを積層したものは、母基板と、母基板のランド上に下側端子を介して接続された下段パッケージと、下段パッケージのランド上に上下接続端子を介して接続された上段パッケージとを有している。下段パッケージおよび上段パッケージはそれぞれ、インターポーザと、インターポーザ上にマウント材を介して搭載されたチップとを有している。下段パッケージおよび上段パッケージにおいてはそれぞれ、インターポーザ上のチップが封止樹脂によって封止される場合もある。
【０００４】
このような構成の半導体装置には、上下接続端子の実装温度サイクル耐性に課題がある。実装温度サイクルとは、母基板にパッケージを実装した状態の温度サイクル試験のことを指す。実装温度サイクルは、半導体装置の経時信頼性を顧客保証する上で、重要な項目である。
【０００５】
パッケージは、無機物質と有機物質の複合体であるため、温度サイクルの温度変化に対して各部に応力および変形が生じる。特に接続端子部に生ずる応力は、端子に塑性変形（塑性ひずみ）を生じさせ、この温度変化の繰り返しにより塑性ひずみが蓄積される。この塑性ひずみに応じて端子の破断が進行し、最終的には端子の断線に至る。
【０００６】
下段パッケージおよび上段パッケージの個々の反りが大きい場合の上下接続端子に着目する。上下接続端子に生じる応力は、半導体装置の反り変形量と相関がある。また、塑性ひずみの量は、上下接続端子に生じる応力と相関がある。反り変形の量は半導体装置の縁部で大きいため、上下接続端子の塑性ひずみの量は、半導体装置の縁部で大きくなる。即ち、半導体装置の縁部の上下接続端子は、破断の進行が速く、実装温度サイクル寿命が短くなる。
【０００７】
特許文献１には、パッケージに反り変形が生じた場合であっても、パッケージが母基板に確実に実装されるように、母基板とパッケージ（インターポーザ）の縁部との間にスペーサを設けた半導体装置が開示されている。特許文献１では、実装時に下段パッケージの端子と母基板との距離を一定に保てるような高さ調整機構のついた支持体を基板に設けている。この支持体の高さ調整機構により、パッケージの反り変形ばらつきがあっても、確実な実装性を実現している。
【０００８】
【特許文献１】特許第３１６８９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、文献１の構成では、支持体の高さ調整機能のため、支持体と下段パッケージのインターポーザとの接触部がインターポーザの端に限定されており、上下接続端子部の反り変形を十分に抑制できない。この結果、上下接続端子の実装温度サイクル寿命が短くなる。
【００１０】
それ故、本発明の課題は、複数のパッケージが母基板上に実装された半導体装置において、上下接続端子の実装温度サイクル性を向上できる半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明によれば、母基板と、前記母基板上に積層された下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部が、前記母基板に接触していることを特徴とする半導体装置が得られる。
【００１２】
本発明によればまた、前記母基板と前記下段パッケージとを接続する下側端子を有し、実装前の前記下段パッケージの反り変形量に対し、実装前の前記下側端子の高さが同等もしくは高く、かつ、実装後の該下側端子の高さが同等もしくは低くなるように、実装前の該下側端子の高さが設計された前記半導体装置が得られる。
【００１３】
本発明によればさらに、前記母基板は、その前記下段パッケージの前記縁部に対応する位置に、凸部を備えている前記半導体装置が得られる。
【００１４】
また、本発明によれば、前記母基板の前記下段パッケージの前記縁部に対応する箇所に接合された支持体を有し、前記下段パッケージの前記縁部が、前記母基板に接合された前記支持体に接触していることを特徴とする半導体装置が得られる。
【００１５】
さらに、本発明によれば、前記下段パッケージの前記縁部に接合された支持体を有し、前記下段パッケージの前記縁部に接合された前記支持体は、前記母基板に接触していることを特徴とする半導体装置が得られる。
【発明の効果】
【００１６】
本発明による半導体装置は、上下接続端子の実装温度サイクル性を向上できる。
【発明を実施するための最良の形態】
【００１７】
本発明による半導体装置は、母基板と、母基板上に積層された下段パッケージと、下段パッケージ上に積層された上段パッケージとを有している。
【００１８】
特に、下段パッケージの縁部は、母基板に直接接触している。尚、本発明における下段パッケージの縁部とは、下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所のことを云うものとする。
【００１９】
この構造により、下段パッケージおよびこれに積層された上段パッケージの温度変化による反り変形が拘束され、下段パッケージと上段パッケージとの間に形成された上下接続端子に生じる応力およびひずみが低減され、ひいては、実装温度サイクル寿命が向上される。
【実施例】
【００２０】
以下、図面を参照して、本発明による半導体装置について詳細に説明する。
【００２１】
［実施例１］
［構成］
図１を参照すると、本発明の実施例１による半導体装置は、母基板３と、母基板３上に積層された下段パッケージ２と、下段パッケージ２上に積層された上段パッケージ１とを有している。
【００２２】
特に、下段パッケージ２の縁部５０は、母基板３に直接接触している。縁部５０は、下段パッケージ２の周縁領域のうちの前記上下接続端子がオーバーラップする箇所である。
【００２３】
下段パッケージ２および上段パッケージ１はそれぞれ、インターポーザ６と、インターポーザ６上にマウント材５を介して搭載されたチップ４とを有する半導体パッケージである。
【００２４】
インターポーザ６としては、樹脂テープや樹脂基板が用いられる。マウント材５としては、樹脂ペースト、ダイアタッチフィルム、エラストマ、アンダーフィル等のうちからインターポーザ６にチップ４を搭載する方法に適した材料が、選択される。
【００２５】
図示はしないが、母基板３上には、ランドを含む回路パターンが形成されている。下段パッケージ２のインターポーザ６の上下にはそれぞれ、ランドが形成されている。上下のランド間は、ビアホール等によって電気的に接続されている。上段パッケージ１のインターポーザ６の下にも、ランドが形成されている。
【００２６】
下段パッケージ２のチップ４は、下側端子２１およびインターポーザ６に形成されたビアホール（図示せず）を介して、母基板３上のランドに電気的に接続されている。上段パッケージ１のチップ４は、上下接続端子１１およびインターポーザ６に形成されたビアホール（図示せず）を介して、下段パッケージ２のインターポーザ６上のランドに電気的に接続されている。即ち、上段パッケージ１のチップ４は、下側端子２１、下段パッケージ２のインターポーザ６に形成されたビアホール、上下接続端子１１、および上段パッケージ１のインターポーザ６に形成されたビアホールを介して、母基板３上のランドに電気的に接続されている。
【００２７】
上下接続端子１１および下側端子２１としては、はんだボールが用いられる。
【００２８】
上下接続端子１１は、例えば図２（ａ）および（ｂ）に示されるように、上段パッケージ１のインターポーザ６の下面におけるチップ４とオーバーラップしない領域に形成されたランド上に配置されている。下側端子２１は、例えば図３（ａ）および（ｂ）に示されるように、下段パッケージ２のインターポーザ６の下面における中央部に格子状に形成されたランド上に配置されている。尚、下側端子２１は、必ずしもチップ４とオーバーラップした領域に配置されなくてもよい。
【００２９】
下段パッケージ２および上段パッケージ１はそれぞれ、図４（ａ）および（ｂ）に示されるように、インターポーザ６と、インターポーザ６上にマウント材５を介して搭載されたチップ４と、インターポーザ６と共にチップ４を覆う封止樹脂７とを有する半導体パッケージであってもよい。
【００３０】
図１のならびに〜図３（ａ）および（ｂ）に示されるように、本半導体装置において、下段パッケージ２の縁部５０は、母基板３に直接接触している。尚、縁部５０は、母基板３に、固定的な接合ではなく、接触している。また、本発明における縁部とは、図２（ａ）および（ｂ）ならびに図３（ａ）および（ｂ）に示された四隅に限定されるものではない。下段パッケージの長手方向等の反り変形方向の両端辺部をも含む。
【００３１】
［作用効果］
次に、実施例１の半導体装置の実装温度サイクル寿命が向上する作用効果について、説明する。
【００３２】
まず、実装温度サイクル試験について説明する。
【００３３】
本実施例の実装温度サイクル試験は、図５に示されるように高温状態および低温状態がそれぞれ所定時間交互に保持された環境下に半導体装置をさらす負荷試験である。具体的には、高温側保持温度Ｂを１００℃、低温側保持温度Ｃを−２５℃、各保持時間を１０分に設定した。
【００３４】
次に、図１に示された半導体装置に使用される下段パッケージ２および上段パッケージ１の温度に対する反り変形について説明する。
【００３５】
図６（ａ）〜（ｃ）に、下段パッケージ２単体の温度に対する反り変形例を示す。下段パッケージ２は、高温時ａから常温時ｂを経て低温時ｃに至るにつれ、チップ上向き凸方向に反り変形の量が増加する。この反り変形は、温度変化に対してチップ４よりも線膨張係数が大きいインターポーザ６が相対的に大きく熱収縮するために生じる。図示はしないが、上段パッケージ１の反り変形例も、図６（ａ）〜（ｃ）に示された下段パッケージ２と同様の変化をする。尚、パッケージ４を構成する材料物性、厚さ、製造熱履歴に応じて違いが生じるものの、インターポーザとチップとから構成されるパッケージは、温度に対して図６（ａ）〜（ｃ）に示された反り変形を示すことが多い。
【００３６】
次に、図１に示した本実施例の半導体装置の温度に対する反り変形について説明する。
【００３７】
図７（ａ）〜（ｃ）に、本半導体装置の温度に対する反り変形例を示す。本半導体装置は、高温時ａから常温時ｂを経て低温時ｃに至るにつれ、チップ上向き凸方向に反り変形の量が増加する。この反り変形は、下段パッケージ２および上段パッケージ１各単体の反り変形方向が、これらが積層された状態であっても再現されるためである。尚、上下接続端子１１および下側端子２１によって接続されることで、上段パッケージ１と下段パッケージ２間と母基板３の間で機械的な相互作用が生じるため、半導体装置における下段パッケージ２および上段パッケージ１それぞれの反り変形の形状や量は、パッケージ単体の反り変形の形状や量と必ずしも一致はしない。
【００３８】
図７（ａ）〜（ｃ）から明らかなように、本半導体装置は、常温時ｂ乃至低温時ｃにおいて、縁部５０が母基板３に接触するため、常温時ｂから低温時ｃに至るにつれて生じる反り変形の増加が制限される。
【００３９】
次に、比較例としての、端部が母基板に接触しない半導体装置の温度に対する反り変形について説明する。
【００４０】
図８（ａ）〜（ｃ）に、比較例としての、縁部５０が母基板３に接触しない半導体装置の温度に対する反り変形例を示す。図７（ａ）〜（ｃ）に示された本実施例の半導体装置との違いは、比較例は常温時ｂから低温時ｃに至る段階においても依然として反り変形が増加する点である。
【００４１】
本実施例の半導体装置が比較例に比して実装温度サイクル寿命が向上することを説明する。
【００４２】
パッケージは無機物質と有機物質の複合体であるため、温度サイクルの温度変化に対して、パッケージに隣接する各部に、応力および変形が生じる。特に、接続端子部に生ずる応力は、端子に塑性ひずみを生じさせ、この温度変化の繰り返しによって塑性ひずみが蓄積される。この塑性ひずみに応じて端子の破断が進行し、最終的には端子の断線に至る。
【００４３】
下段パッケージおよび上段パッケージの個々の反りが大きい場合の上下接続端子に着目する。上下接続端子に生じる応力は、半導体装置の反り変形量と相関がある。また、塑性ひずみの量は、上下接続端子に生じる応力と相関がある。反り変形の絶対量は半導体装置の縁部で大きいため、上下接続端子の塑性ひずみの量は、半導体装置の縁部で大きくなる。即ち、半導体装置の縁部の上下接続端子は破断の進行が速く、実装温度サイクル寿命が短い。
【００４４】
図９は、高温側保持温度Ｂから低温側保持温度Ｃへの温度変化に対する上下接続端子の塑性ひずみの増加を示す模式グラフである。
【００４５】
縁部が母基板に接触しない図８に示された比較例の場合には、高温側保持温度Ｂから低温側保持温度Ｃまで、反り変形が継続して増加して増加量に応じて塑性ひずみＤが蓄積される。
【００４６】
一方、縁部が母基板に接触する図７に示された実施例１の場合には、高温側保持温度Ｂから縁部が母基板に接触する温度Ｇまでは、比較例と同様に反り変形が継続して増加して増加量に応じて塑性ひずみＦが蓄積される。その後、温度Ｇから低温側保持温度Ｃまでは、縁部が母基板に接触して反り変形が増加しないため、縁部上方等に位置する上下接続端子に生じる応力も増加しない。よって、塑性ひずみの蓄積勾配が緩やかになり、低温側保持温度Ｃでは、ひずみＥが蓄積されるに留まる。
【００４７】
ひずみＥ＜ひずみＤであることから、縁部が母基板に接触する実施例１の半導体装置は、縁部が母基板に接触しない比較例よりも、実装温度サイクル寿命に優れている。特に、下段パッケージの下側端子が同パッケージの中央部に偏在しており周辺部にない場合には、この効果が大きい。
【００４８】
［実施例２］
本発明の実施例２の半導体装置は、その各部の形状、寸法が規定された点が、実施例１とは異なっている。したがって、以下では、実施例１と同一または同様の点については、詳細な説明を省略する。
【００４９】
図１０（ａ）は、本発明の実施例２の半導体装置における下段パッケージを示す。図１０（ｂ）は、実施例２の半導体装置を示す。
【００５０】
本発明の実施例２の半導体装置は、次のように設計されている。
【００５１】
即ち、図１０（ａ）に示された母基板上に実装する前の下段パッケージ２において、実装前の下側端子２１の高さＪと、実装時に母基板に供給される仮固定材の厚さαとの和を、常温時の下段パッケージ２単体の縁部５０の変形量Ｈ以上に、設計する。変形量Ｈの詳細な定義は、常温時の下段パッケージ２単体における下側端子２１のうちの最外側の下段端子のインターポーザＺ方向における位置２２と、下段パッケージ２の縁部５０のインターポーザＺ方向における位置５１との差の絶対値である。即ち、変形量Ｈは、常温時の下段パッケージ２の縁部５０の変形量に相当する。
Ｊ＋α  ≧  Ｈ
【００５２】
さらに、図１０（ｂ）に示された下段パッケージおよび上段パッケージ１が実装された実装後の半導体装置において、実装後の下側端子２１の高さＫを、常温時の下段パッケージ２単体の縁部５０の変形量Ｈ以下に、設計する。
Ｋ  ≦  Ｈ
【００５３】
次に、形状、寸法が上記のように規定された本発明の実施例２の半導体装置の製造方法を、図１１（ａ）〜（ｅ）を参照して説明する。
【００５４】
図１１（ａ）に示されるように、母基板３上に仮固定材を形成すべく、はんだペースト印刷プロセスが行われる。スキージ４０の動作によって印刷用メタルマスク４２を介してはんだペースト４１を母基板３上の下側端子２１と相対する箇所に、供給する。この工程においては、はんだペースト印刷プロセスを採用したが、他の方法であってもよい。また、はんだペースト４１に代えてフラックスが供給されてもよい。はんだペーストやフラックスは、端子の接合に必要な材料であるが、搭載されたパッケージを仮固定する機能も併せて有している。
【００５５】
図１１（ｂ）に示されるように、母基板３上に、下段パッケージ２が搭載される。母基板３の所定の位置には、はんだペースト４１から成る仮固定材が形成されている。図中、αは、仮固定材の厚さである。下段パッケージ２は、例えば光学的認識によって下側端子２１が仮固定材に位置合わせされるように、母基板３上に搭載される。
【００５６】
図１１（ｃ）に示されるように、下段パッケージ２上に、上段パッケージ１が搭載される。上段パッケージ１の上下接続端子１１の端面上には、フラックス転写装置等を用いて、フラックス４３が供給される。フラックスは、下段パッケージ２１上に供給されてもよい。また、フラックスに代えてはんだペーストが供給されてもよい。その後、上段パッケージ１は、例えば光学的認識によって上下接続端子１１が下段パッケージのインターポーザ上の所定箇所に位置合わせされるように、下段パッケージ２１上に搭載される。
【００５７】
図１１（ｄ）に示されるように、リフロープロセス工程が行われる。下段パッケージ２上に上段パッケージ１が搭載され半導体装置は、はんだの溶融温度以上に加熱され、図１１（ｅ）に示されるように、本発明の実施例２の半導体装置が完成した。
【００５８】
図１１（ｅ）において、下段パッケージ２と上段パッケージ１は、上下接続端子１１を介して、電気的に接続されている。下段パッケージ２は、下側端子２１を介して、母基板３に電気的に接続されている。
【００５９】
図１０（ａ）におけるＪ＋α≧Ｈを満たす下段パッケージ２は、図１１（ｃ）に示された工程において、下段パッケージ２のインターポーザ６の縁部５０が母基板３に接触することを回避できる。これにより、はんだペースト４１から成る仮固定材の効果が発揮される。この結果、図１１（ｂ）〜（ｄ）に示された一連の工程において、下段パッケージ２の位置ズレを防止できる。
【００６０】
また、図１０（ｂ）におけるＫ≦Ｈを満たす下段パッケージ２は、図１１（ｅ）完成状態において、下段パッケージ２のインターポーザ６の縁部５０が母基板３に直接接触する。このため、反り変形の増加が制限される。
【００６１】
したがって、例えば、Ｈ＝約２００μｍと見込まれ、かつ、α＝約１００μｍにする場合には、Ｊ≧約１００μｍ、Ｋ≦約２００μｍになるように、下側端子は設計される。
【００６２】
実施例２の半導体装置は実施例１と同様の作用効果を発揮し、実装温度サイクル寿命が向上する。
【００６３】
［実施例３］
本発明の実施例３の半導体装置は、母基板の形状が、実施例１とは異なっている。したがって、以下では、実施例１と同一または同様の点については、詳細な説明を省略する。
【００６４】
図１２を参照すると、本発明の実施例３の半導体装置は、母基板３１と、母基板３１上に積層された下段パッケージ２と、下段パッケージ２上に積層された上段パッケージ１とを有している。
【００６５】
特に、母基板３１は、下段パッケージ２の縁部５０に対応する箇所に、凸部３１ａを備えている。凸部３１ａは、母基板３１の下側端子２１に対応する位置よりも高さが高い。下段パッケージ２の縁部５０は、母基板３の凸部３１ａに直接接触している。
【００６６】
実施例３の半導体装置は実施例１と同様の作用効果を発揮し、実装温度サイクル寿命が向上する。
【００６７】
［実施例４］
本発明の実施例４の半導体装置は、母基板と下段パッケージの縁部との間にスペーサを有している点で、実施例１とは異なっている。したがって、以下では、実施例１と同一または同様の点については、詳細な説明を省略する。
【００６８】
図１３を参照すると、本発明の実施例４の半導体装置は、母基板３と、母基板３上に積層された下段パッケージ２と、下段パッケージ２上に積層された上段パッケージ１とを有している。
【００６９】
特に、母基板３と下段パッケージ２の縁部５０との間には、支持体としてのスペーサ６０が備えられている。
【００７０】
スペーサ６０は、母基板３の下段パッケージ２の縁部５０に対応する箇所、もしくは、下段パッケージ２の縁部５０に、接合されている。具体的に、スペーサ６０は、テープ、ソルダーレジスト（２重レジスト）、あるいは、はんだによって構成されている。あるいは、スペーサ６０は、母基板上に搭載されたチップコンデンサ等の電子素子によって兼用されてもよい。
【００７１】
母基板３に備えられたスペーサ６０の天面は、母基板３の下側端子２１に対応する位置よりも高さが高い。下段パッケージ２の縁部５０は、母基板３に接合されたスペーサ６０に接触している。もしくは、下段パッケージ２の縁部５０に接合されたスペーサ６０の下側面は、母基板３に接触している。
【００７２】
実施例４の半導体装置は実施例１と同様の作用効果を発揮し、実装温度サイクル寿命が向上する。
【産業上の利用可能性】
【００７３】
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１による半導体装置を示す断面図である。
【図２】（ａ）および（ｂ）は、図１に示された半導体装置における上段パッケージを示す平面図および底面図である。
【図３】（ａ）および（ｂ）は、図１に示された半導体装置における下段パッケージを示す平面図および底面図である。
【図４】（ａ）は本発明の実施例１による半導体装置の変形例における上段パッケージを示す断面図であり、（ｂ）はこの変形例における下段パッケージを示す断面図である。
【図５】本発明の実施例１において実施された実相温度サイクル試験方法を説明するための図である。
【図６】（ａ）〜（ｃ）は、本発明の実施例１において実施された実相温度サイクル試験を説明するための、下段パッケージの反り変形例を示す断面図である。
【図７】（ａ）〜（ｃ）は、本発明の実施例１による半導体装置の反り変形例を示す断面図である。
【図８】（ａ）〜（ｃ）は、比較例としての半導体装置の反り変形例を示す断面図である。
【図９】本発明の実施例１による半導体装置および比較例としての半導体装置における各上下接続端子内に生ずる塑性ひずみを示す図である。
【図１０】（ａ）は本発明の実施例２による半導体装置における積層される前の下段パッケージを示す断面図であり、（ｂ）は完成した実施例２による半導体装置を示す断面図である。
【図１１】（ａ）〜（ｅ）は、本発明の実施例２による半導体装置の製造方法を説明するための図である。
【図１２】本発明の実施例３による半導体装置を示す断面図である。
【図１３】本発明の実施例４による半導体装置を示す断面図である。
【符号の説明】
【００７５】
１    上段パッケージ
２    下段パッケージ
３、３１    母基板
４    チップ
５    マウント材
６    インターポーザ
７    封止樹脂
１１    上下接続端子
２１    下側端子
２２    常温時の下段パッケージ２単体における最外側の下段端子のＺ方向における位置
３１ａ  凸部
５０    縁部
５１    下段パッケージ２の縁部５０のＺ方向における位置
６０    スペーサ
【図１】
2007305846.tif 000003
【図２】
2007305846.tif 000004
【図３】
2007305846.tif 000005
【図４】
2007305846.tif 000006
【図５】
2007305846.tif 000007
【図６】
2007305846.tif 000008
【図７】
2007305846.tif 000009
【図８】
2007305846.tif 000010
【図９】
2007305846.tif 000011
【図１０】
2007305846.tif 000012
【図１１】
2007305846.tif 000013
【図１２】
2007305846.tif 000014
【図１３】
2007305846.tif 000015