(57)【要約】【課題】  入出力インピーダンスを適切な値に調整することが可能なＬＳＩ組み込み用のインピーダンス調整回路を提供する。【解決手段】  入力端子１１とカスコード増幅器３０の入力ノードＮＩの間に、固定のキャパシタ１２と並列に、制御信号ＣＯＮによって選択的に接続することができる同一構成の複数の調整回路２０を設ける。調整回路２０は、キャパシタ２１、ＮＭＯＳ２２、キャパシタ２３を直列接続し、このＮＭＯＳ２２のゲートに制御信号ＣＯＮを与えるように構成している。制御信号ＣＯＮを“Ｈ”にすると、キャパシタ２１，２３が直列接続されるので、この制御信号ＣＯＮを適切に選択することにより、入力インピーダンスＺinを適切な値に近付けることができる。カスコード増幅器３０の出力ノードＮＯと出力端子の間に調整回路を挿入すれば、出力インピーダンスを調整することができる。【選択図】      図１
2007074271.tif 000002
【特許請求の範囲】
【請求項１】
入力端子とカスコード増幅器の入力ノードの間に設けることによって入力インピーダンスを調整するインピーダンス調整回路であって、
前記入力端子と第１のノードの間に接続された第１のキャパシタと、
前記第１のノードと第２のノードの間に設けられて制御信号によってオン・オフ制御されるトランジスタと、
前記第２のノードと前記カスコード増幅器の入力ノードの間に接続された第２のキャパシタとを、
備えたことを特徴とするインピーダンス調整回路。
【請求項２】
出力端子とカスコード増幅器の出力ノードの間に設けることによって出力インピーダンスを調整するインピーダンス調整回路であって、
前記出力端子と第１のノードの間に接続された第１のキャパシタと、
前記第１のノードと第２のノードの間に設けられて制御信号によってオン・オフ制御されるトランジスタと、
前記第２のノードと前記カスコード増幅器の出力ノードの間に接続された第２のキャパシタとを、
備えたことを特徴とするインピーダンス調整回路。
【請求項３】
入力端子とカスコード増幅器の入力ノードの間に設けることによって入力インピーダンスを調整するインピーダンス調整回路であって、
前記インピーダンス調整回路は並列接続された１番目からｎ（但し、ｎは２以上の整数）番目までの複数の調整部で構成され、
前記各調整部は、
前記入力端子と第１のノードの間に接続された第１のキャパシタと、
前記第１のノードと第２のノードの間に設けられて対応する制御信号によってオン・オフ制御されるトランジスタと、
前記第２のノードと前記カスコード増幅器の入力ノードの間に接続された第２のキャパシタとを、
備えたことを特徴とするインピーダンス調整回路。
【請求項４】
出力端子とカスコード増幅器の出力ノードの間に設けることによって出力インピーダンスを調整するインピーダンス調整回路であって、
前記インピーダンス調整回路は並列接続された１番目からｎ（但し、ｎは２以上の整数）番目までの複数の調整部で構成され、
前記各調整部は、
前記出力端子と第１のノードの間に接続された第１のキャパシタと、
前記第１のノードと第２のノードの間に設けられて対応する制御信号によってオン・オフ制御されるトランジスタと、
前記第２のノードと前記カスコード増幅器の出力ノードの間に接続された第２のキャパシタとを、
備えたことを特徴とするインピーダンス調整回路。
【請求項５】
前記各調整部の第１及び第２のキャパシタは同じ静電容量を有し、かつ、ｉ（但し、ｉは２からｎまでの整数）番目の調整部の第１及び第２のキャパシタは、１番目の調整部の第１及び第２のキャパシタの２i-1 倍の静電容量を有することを特徴とする請求項３または４記載のインピーダンス調整回路。
【請求項６】
前記ｉ番目の調整部のトランジスタのゲート幅は、１番目の調整部のトランジスタのゲート幅の２i-1 倍であることを特徴とする請求項５記載のインピーダンス調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスコード増幅器の入出力インピーダンスを調整するためのインピーダンス調整回路に関するものである。
【背景技術】
【０００２】
【特許文献１】特開平９−３０７４５９号公報
【０００３】
図２は、上記特許文献１に記載された従来のインピーダンス整合回路の構成図である。  このインピーダンス整合回路は、短波帯の中電力クラスの送信機に使用されるもので、それぞれ異なる送信周波数帯域に対応するインピーダンス整合要素１ａ，１ｂ，…，１ｎと、切替回路２，３と、制御器４で構成されている。
【０００４】
各インピーダンス整合要素１ａ〜１ｎは、固定コイルＬ１，Ｌ２、可変コンデンサＣ１，Ｃ２、及びモーターＭ１，Ｍ２で構成されている。可変コンデンサＣ１，Ｃ２は、回転軸に取り付けられた電極板と固定された電極板との対向面積に応じた静電容量を呈するもので、この回転軸をモーターＭ１，Ｍ２で回転させることによって、その静電容量を調整できるようになっている。
【０００５】
切替回路２，３は、いずれもリレーで構成され、送信機の出力回路が接続される入力端子ＲＦＩＮとアンテナが接続される出力端子ＲＦＯＵＴの間に、インピーダンス整合要素１ａ〜１ｎのいずれか１つを選択的に接続するものである。
【０００６】
制御器４は、与えられる周波数データＦＤＡＴＡに従い、該当する周波数を帯域とするインピーダンス整合要素１ｉを選択するように切替回路２，３を切り替え、更に、選択したインピーダンス整合要素１ｉの可変コンデンサＣ１，Ｃ２の静電容量が目的の周波数に対応するように、モーターＭ１，Ｍ２を回転させるものである。
【０００７】
このインピーダンス整合回路では、周波数データＦＤＡＴＡが制御器４に与えられると、この制御器４に予め記憶された情報によって該当するインピーダンス整合要素１ｉが選択され、このインピーダンス整合要素１ｉを入力端子ＲＦＩＮと出力端子ＲＦＯＵＴの間に接続させるように、切替回路２，３に対する制御が行われる。更に、制御器４に予め記憶された情報によって、指定された周波数に対する可変コンデンサＣ１，Ｃ２の回転角度が決定され、モーターＭ１，Ｍ２に対する制御が行われる。これにより、インピーダンス整合要素１ｉは、周波数データＦＤＡＴＡに従って、正確にインピーダンス整合が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記インピーダンス整合回路は、回転型の電極板を有する可変コンデンサを用いているため、小型の無線装置には適さなかった。一方、インダクタやキャパシタのＩＣ(Integrated Circuit)化の進歩により、インピーダンス整合回路をＬＳＩ(Large Scale Integration）へ組み込むことも可能になってきた。しかし、インダクタやキャパシタは、製造プロセスのばらつきによる容量の変動が大きいため、所望のインピーダンスを得ることが難しい問題がある。
【０００９】
本発明は、製造プロセスのばらつきがあっても、適切なインピーダンスに調整することが可能なＬＳＩ組み込み用のインピーダンス調整回路を提供するものである。
【課題を解決するための手段】
【００１０】
本発明のインピーダンス調整回路は、入力端子とカスコード増幅器の入力ノードの間、または出力端子とカスコード増幅器の出力ノードの間に設けることによって入力インピーダンスまたは出力インピーダンスを調整するもので、入力端子または出力端子と第１のノードの間に接続された第１のキャパシタと、この第１のノードと第２のノードの間に設けられて制御信号によってオン・オフ制御されるトランジスタと、第２のノードとカスコード増幅器の入力ノードまたは出力ノードの間に接続された第２のキャパシタとを備えたことを特徴としている。
【発明の効果】
【００１１】
本発明では、例えば入力端子とカスコード増幅器の入力ノードの間に、スイッチ用のトランジスタを介して第１及び第２のキャパシタを直列に接続し、制御信号によってこのトランジスタをオン・オフ制御するように構成している。従って、制御信号でトランジスタをオン状態にすれば、第１及び第２のキャパシタがカスコード増幅器の入力側に挿入される。従って、複数のキャパシタを配置して選択的に接続するようにすれば、入力インピーダンスを所望の値に近付けることができる。
【発明を実施するための最良の形態】
【００１２】
インピーダンス調整回路を、並列接続された１番目からｎ番目までの複数の調整部で構成し、これらの各調整部は、入力（または、出力）端子と第１のノードの間に接続された第１のキャパシタと、第１のノードと第２のノードの間に設けられて対応する制御信号によってオン・オフ制御されるトランジスタと、第２のノードとカスコード増幅器の入力（または、出力）ノードの間に接続された第２のキャパシタとで構成する。更に、各調整部の第１及び第２のキャパシタを同じ静電容量とし、かつ、ｉ番目の調整部のキャパシタは、１番目の調整部のキャパシタの２i-1 倍の静電容量を有するように設定する。
【００１３】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１４】
図１は、本発明の実施例１を示すインピーダンス調整回路の回路図である。
このインピーダンス調整回路は、例えば、受信アンテナが接続される入力端子１１とカスコード増幅器３０の間に挿入し、この入力端子１１からカスコード増幅器３０側を見た入力インピーダンスＺinを調整するものである。インピーダンス調整回路は、入力端子１１とカスコード増幅器３０の入力ノードＮＩの間に接続された固定のキャパシタ１２と並列に、調整回路２０ａ，２０ｂを接続したものである。
【００１５】
調整回路２０ａは、一端が入力端子１１に接続されたキャパシタ２１と、このキャパシタ２１の他端にソースが接続されたスイッチ用のＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）２２と、一端がこのＮＭＯＳ２２のドレインに接続され、他端がカスコード増幅器３０の入力ノードＮＩに接続されたキャパシタ２３を有している。ＮＭＯＳ２２のソースとドレインは、それぞれ高抵抗２４，２５を介して接地電位ＧＮＤに接続されている。更に、ＮＭＯＳ２２のゲートには、抵抗２６を介して制御信号ＣＯＮａが与えられるようになっている。なお、高抵抗２４，２５は、ＮＭＯＳ２２のソースとドレインに接地電位ＧＮＤを与えることにより、制御信号ＣＯＮａをレベル“Ｈ”にしたときに、このＮＭＯＳ２２を確実にオン状態とさせるためのものである。
【００１６】
調整回路２０ｂも、調整回路２０ａと同様の回路構成である。但し、調整回路２０ｂのＮＭＯＳ２２のゲートには、抵抗２６を介して制御信号ＣＯＮｂが与えられるようになっている。
【００１７】
カスコード増幅器３０は、ソース接地型の増幅器の後段にゲート接地型の増幅器を接続したもので、入出力間のアイソレーションが十分大きいという特徴を有している。このカスコード増幅器３０は、接地電位ＧＮＤと電源電位ＶＤＤの間に直列に接続されたインダクタ３１、ＮＭＯＳ３２，３３、及びインダクタ３４を有している。ＮＭＯＳ３２のゲートは、インダクタ３５を介して入力ノードＮＩに接続され、この入力ノードＮＩには高抵抗３６を介してバイアス電圧ＶＢ１が与えられるようになっている。
【００１８】
また、ＮＭＯＳ３３のゲートは、キャパシタ３７を介して交流的に接地電位ＧＮＤに接続されると共に、抵抗３８を通してバイアス電圧ＶＢ２が与えられている。そして、出力ノードＮＯであるＮＭＯＳ３３のドレインから増幅された信号ＯＵＴが出力されるようになっている。
【００１９】
次に動作を説明する。
図１において、カスコード増幅器３０の入力ノードＮＩから見た入力インピーダンスＺ30i は、インダクタ３１，３５のインダクタンスをそれぞれＬ31，Ｌ35とし、ＮＭＯＳ３２のゲート・ソース間容量とトランスコンダクタンスをそれぞれＣgs，ｇｍとすると、次式のように表される。
Ｚ30i ＝（Ｌ31／Ｃgs）×ｇｍ＋ｊω（Ｌ35＋Ｌ31）  ・・（１）
【００２０】
従って、入力端子１１から見た入力インピーダンスＺinは、この入力端子１１とカスコード増幅器３０の入力ノードＮＩの間に直列に接続されたキャパシタの静電容量をＣｘとして、次式のように表される。
Ｚin＝（Ｌ31／Ｃgs）×ｇｍ＋ｊω（Ｌ35＋Ｌ31）−ｊ（１／ωＣｘ）  ・・（２）
【００２１】
即ち、図１では、Ｃｘの値を調整することにより、入力インピーダンスＺinを所望の値に合わせることができる。
【００２２】
例えば、制御信号ＣＯＮａ，ＣＯＮｂを“Ｌ”にすると、調整回路２０ａ，２０ｂのＮＭＯＳ２２はオフ状態となり、静電容量Ｃｘはキャパシタ１２の静電容量Ｃ12となる。
【００２３】
また、制御信号ＣＯＮａ，ＣＯＮｂを“Ｈ”にすると、調整回路２０ａ，２０ｂのＮＭＯＳ２２はオン状態となる。従って、調整回路２０ａ，２０ｂのキャパシタ２１，２３の静電容量をすべてＣ20とすれば、静電容量ＣｘはＣ12＋Ｃ20となる。更に、制御信号ＣＯＮａ，ＣＯＮｂをそれぞれ“Ｈ”，“Ｌ”にすれば、静電容量ＣｘはＣ12＋Ｃ20／２となる。
【００２４】
以上のように、この実施例１のインピーダンス調整回路は、入力端子１１とカスコード増幅器３０の入力ノードＮＩの間に、制御信号ＣＯＮａ，ＣＯＮｂによって接続制御が可能な調整回路２０ａ，２０ｂを設けている。これにより、入力インピーダンスＺinの調整が可能になり、この入力インピーダンスＺinを所望の値に近付けることができるという利点がある。
【００２５】
なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１）  入力端子１１に接続されるものは、受信アンテナに限定されない。
（２）  調整回路２０ａ，２０ｂの数は、２つに限定されない。
（３）  調整回路２０ａ，２０ｂのキャパシタ２１，２３の静電容量は、すべて同一である必要はない。
（４）  調整回路２０ａ，２０ｂの回路構成は、図１に例示したものに限定されない。制御信号ＣＯＮに従ってキャパシタの接続制御ができるものであれば、どのような回路構成でも良い。
【実施例２】
【００２６】
図３は、本発明の実施例２を示すインピーダンス調整回路の回路図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００２７】
このインピーダンス調整回路は、例えば、送信アンテナが接続される出力端子５１とカスコード増幅器３０の出力ノードＮＯの間に挿入し、この出力端子５１からカスコード増幅器３０側を見た出力インピーダンスＺout を調整するものである。インピーダンス調整回路は、出力端子５１とカスコード増幅器３０の出力ノードＮＯの間に接続された固定のキャパシタ５２と並列に、調整回路４０ａ，４０ｂを接続したものである。
【００２８】
調整回路４０ａ，４０ｂは、図１中の調整回路２０ａ，２０ｂと同様の構成で、一端がカスコード増幅器３０の出力ノードＮＯに接続されたキャパシタ４１と、このキャパシタ４１の他端にソースが接続されたスイッチ用のＮＭＯＳ４２と、一端がこのＮＭＯＳ４２のドレインに接続され、他端が出力端子５１に接続されたキャパシタ４３を有している。ＮＭＯＳ４２のソースとドレインは、それぞれ高抵抗４４，４５を介して接地電位ＧＮＤに接続されている。更に、調整回路４０ａのＮＭＯＳ４２のゲートには、抵抗４６を介して制御信号ＣＯＮａが与えられ、調整回路４０ｂのＮＭＯＳ４２のゲートには、抵抗４６を介して制御信号ＣＯＮｂが与えられるようになっている。
【００２９】
この回路において、カスコード増幅器３０のインダクタ３４とＮＭＯＳ３３の定数を適当に選べば、このカスコード増幅器３０の出力ノードＮＯから見た出力インピーダンスＺ30o は、次式のように表される。
Ｚ30o ＝Ｒ＋ｊＸ    ・・（３）
【００３０】
出力端子５１から見た出力インピーダンスＺout は、この出力端子５１とカスコード増幅器３０の出力ノードＮＯの間に直列に接続されたキャパシタの静電容量をＣｘとして、次式のように表される。
Ｚout ＝Ｒ＋ｊＸ−ｊ（１／ωＣｘ）  ・・（４）
【００３１】
従って、制御信号ＣＯＮａ，ＣＯＮｂによって調整回路４０ａ，４０ｂのＮＭＯＳ４２をオン・オフすることにより静電容量Ｃｘの値を調整し、出力インピーダンスＺout を所望の値に合わせることができる。
【００３２】
以上のように、この実施例２のインピーダンス調整回路は、出力端子５１とカスコード増幅器３０の出力ノードＮＯの間に、制御信号ＣＯＮａ，ＣＯＮｂによって接続制御が可能な調整回路４０ａ，４０ｂを設けている。これにより、出力インピーダンスＺout の調整が可能になり、この出力インピーダンスＺout を所望の値に近付けることができるという利点がある。
【００３３】
なお、本発明は、上記実施例２に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１）  出力端子５１に接続されるものは、送信アンテナに限定されない。
（２）  調整回路４０ａ，４０ｂの数は、２つに限定されない。
（３）  調整回路４０ａ，４０ｂのキャパシタ４１，４３の静電容量は、すべて同一である必要はない。
（４）  調整回路４０ａ，４０ｂの回路構成は、図３に例示したものに限定されない。制御信号ＣＯＮに従ってキャパシタの接続制御ができるものであれば、どのような回路構成でも良い。
【実施例３】
【００３４】
図４は、本発明の実施例３を示す調整回路の回路図である。この調整回路は、図１中の調整回路２０ａ，２０ｂ、または図３中の調整回路４０ａ，４０ｂに代えて設けられるものである。
【００３５】
この調整回路は、ノードＮＡ，ＮＢ間に複数の調整部６０ｉ（但し、ｉ＝１〜４）を並列に接続したものである。これらの調整部６０ｉは、同一の回路構成で、例えば調整部６０１は、一端がノードＮＡに接続されたキャパシタ６１１と、このキャパシタ６１１の他端にソースが接続されたスイッチ用のＮＭＯＳ６２１と、一端がこのＮＭＯＳ６２１のドレインに接続され、他端がノードＮＢに接続されたキャパシタ６３１を有している。また、ＮＭＯＳ６２１のソースとドレインは、それぞれ高抵抗６４１，６５１を介して接地電位ＧＮＤに接続され、更に、ＮＭＯＳ６２１のゲートには、抵抗６６１を介して制御信号ＣＯＮ１が与えられるようになっている。なお、高抵抗６４１，６５１は、ＮＭＯＳ６２１のソースとドレインに接地電位ＧＮＤを与えることにより、制御信号ＣＯＮ１を“Ｈ”にしたときに、このＮＭＯＳ６２１を確実にオン状態とさせるためのものである。
【００３６】
各調整部６０ｉのキャパシタ６１ｉ，６３ｉは同じ静電容量で、かつ、これらのキャパシタ６１ｉ，６３ｉの静電容量は、調整部６０１のキャパシタ６１１，６３１の静電容量の２i-1 倍に設定されている。また、調整部６０ｉのＮＭＯＳ６２ｉのゲートには、抵抗６６ｉを介して制御信号ＣＯＮｉが与えられるようになっている。
【００３７】
この調整回路では、制御信号ＣＯＮｉを“Ｈ”にすることにより、調整部６０ｉのＮＭＯＳ６２ｉがオン状態となり、ノードＮＡ，ＮＢ間にキャパシタ６１ｉ，６３ｉが直列に接続される。従って、キャパシタ６１１，６３１の静電容量を２Ｃａとすれば、制御信号ＣＯＮ１，ＣＯＮ２，ＣＯＮ３，ＣＯＮ４をそれぞれ“Ｈ”にすることにより、静電容量Ｃａ、２Ｃａ，４Ｃａ，８Ｃａが、それぞれノードＮＡ，ＮＢ間に接続されることになる。即ち、この調整回路では、制御信号ＣＯＮｉの組み合わせにより、ノードＮＡ，ＮＢ間の静電容量を、Ｃａ単位で、０から１５Ｃａまで調整することができる。
【００３８】
以上のように、この実施例３の調整回路は、静電容量の値が２の羃乗の関係となるように設定されたキャパシタを有する複数の調整部を備えているので、制御信号ＣＯＮｉの組み合わせによってキャパシタンスを広範囲に調整することができるという利点がある。
【００３９】
なお、本発明は、上記実施例３に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１）  調整部の数は４個に限定されない。
（２）  ｉ番目の調整部６０ｉのＮＭＯＳ６２ｉのゲート幅を、１番目の調整部６０１のＮＭＯＳ６２１のゲート幅の２i-1 倍に設定する。これにより、キャパシタ６１，６３の静電容量が大きい（即ち、インピーダンスが低い）場合には、スイッチ用のＮＭＯＳ６２のゲート幅を大きくすることによってオン抵抗を低くし、直列抵抗の影響を少なくすることができる。なお、キャパシタ６１，６３の静電容量が小さい場合には、インピーダンスが高いので、ＮＭＯＳ６２のゲート幅は小さくても影響は少ない。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１を示すインピーダンス調整回路の回路図である。
【図２】従来のインピーダンス整合回路の構成図である。
【図３】本発明の実施例２を示すインピーダンス調整回路の回路図である。
【図４】本発明の実施例３を示す調整回路の回路図である。
【符号の説明】
【００４１】
１１    入力端子
１２，２１，２３，３７，４１，４３，５２，６１，６３    キャパシタ
２０，４０    調整回路
２２，３２，３３，４２，６２    ＮＭＯＳ
２４〜２６，３６，３８，４４〜４６，６４〜６６    抵抗
３０    カスコード増幅器
３１，３４，３５    インダクタ
５１    出力端子
【図１】
2007074271.tif 000003
【図２】
2007074271.tif 000004
【図３】
2007074271.tif 000005
【図４】
2007074271.tif 000006