(57)【要約】【課題】水素バリア膜に由来するパーティクルにより上部電極と引き出し配線とが短絡することがない強誘電体メモリ装置を実現できるようにする。【解決手段】基板の上に形成された絶縁性の第１の水素バリア膜１３と、第１の水素バリア膜１３の上に順次形成された下部電極１５、強誘電体膜１６及び上部電極１７からなる容量素子３１並びに容量素子３１の側面を覆う層間絶縁膜１８を含むメサ部３２と、メサ部３２の側面を覆い、下部が第１の水素バリア膜１３と接する導電性の第２の水素バリア膜１９と、第２の水素バリア膜１９と接し且つメサ部３２の上を覆う絶縁性の第３の水素バリア膜２０とを備えている。【選択図】図１
2007317710.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された絶縁性の第１の水素バリア膜と、
前記第１の水素バリア膜の上に順次形成された下部電極、強誘電体膜及び上部電極からなる容量素子並びに該容量素子の少なくとも側面を覆う絶縁膜を含むメサ部と、
前記メサ部の少なくとも側面を覆うと共に前記第１の水素バリア膜と接する導電性の第２の水素バリア膜と、
前記メサ部の上を覆うと共に前記第２の水素バリア膜と接する絶縁性の第３の水素バリア膜とを備えていることを特徴とする強誘電体メモリ装置。
【請求項２】
前記絶縁膜は、前記容量素子の上面を覆い、
前記第３の水素バリア膜は、前記絶縁膜の上に形成されていることを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項３】
前記第２の水素バリア膜は、前記絶縁膜の上面を覆い、
前記第３の水素バリア膜は、前記第２の水素バリア膜の上に形成されていることを特徴とする請求項２に記載の強誘電体メモリ装置。
【請求項４】
前記第１の水素バリア膜及び第３の水素バリア膜は、酸化チタンアルミニウム、窒化硅素又は炭化硅素からなり、
前記第２の水素バリア膜は、窒化チタンアルミニウム、チタン、チタンとアルミニウムとの合金又はアモルファスシリコンからなることを特徴とする請求項１から３のいずれか１項に記載の強誘電体メモリ装置。
【請求項５】
基板の上に絶縁性の第１の水素バリア膜を形成する工程（ａ）と、
前記第１の水素バリア膜の上に下部電極、強誘電体膜及び上部電極からなる容量素子を選択的に形成した後、前記容量素子を覆うように絶縁膜を選択的に形成してメサ部を形成する工程（ｂ）と、
前記メサ部の側面に導電性の第２の水素バリア膜を形成する工程（ｃ）と、
前記工程（ｃ）よりも後で、前記メサ部の上面を覆うように絶縁性の第３の水素バリア膜を形成する工程（ｄ）とを備えていることを特徴とする強誘電体メモリ装置の製造方法。
【請求項６】
前記工程（ｃ）は、
前記第１の水素バリア膜の上に、前記メサ部の上面及び側面を覆うように導電性の第２の水素バリア膜を形成し、
化学機械的研磨法により前記第２の水素バリア膜における前記メサ部の上側部分を除去する工程であることを特徴とする請求項５に記載の強誘電体メモリ装置の製造方法。
【請求項７】
前記工程（ｃ）は、
前記第１の水素バリア膜の上に、前記メサ部の上面及び側面を覆うように導電性の第２の水素バリア膜を形成し、
異方性エッチングにより前記第２の水素バリア膜における前記メサ部の側面上を除く部分を除去する工程であることを特徴とする請求項５に記載の強誘電体メモリ装置の製造方法。
【請求項８】
前記第１の水素バリア膜及び第３の水素バリア膜は、酸化チタンアルミニウム、窒化硅素又は炭化硅素からなり、
前記第２の水素バリア膜は、窒化チタンアルミニウム、チタン、チタンとアルミニウムとの合金又はアモルファスシリコンからなることを特徴とする請求項５から７のいずれか１項に記載の強誘電体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子を覆う水素バリア膜を備えた強誘電体メモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置は、容量絶縁膜に強誘電体膜を用いた容量素子を備えており、強誘電体膜の高速な分極反転と残留分極とを利用した高速書き換えが可能な不揮発性メモリ装置である。酸素原子を有する層状化合物である強誘電体膜は、水素により還元されて自発分極特性が劣化又は喪失し、強誘電体メモリの容量絶縁膜としての機能を喪失してしまう。一方、強誘電体メモリ装置の製造プロセスにおいては、水素雰囲気における熱処理を行わなければならない。このため、信頼性の高い強誘電体メモリ装置を実現するには、強誘電体膜の水素による劣化を防止する必要がある。
【０００３】
強誘電体膜の劣化防止方法として、容量素子を水素バリア膜で覆うことにより、強誘電体膜と水素との接触を防止することが試みられている。例えば、特許文献１には図８に示すような容量素子の容量絶縁膜１０３が、上方を覆う水素バリア膜１０６、側方を覆う水素バリア膜１６４及び下方を覆う水素バリア膜１６１に囲まれた強誘電体メモリ装置が開示されている。容量素子の容量絶縁膜が水素バリア膜に囲まれているため、強誘電体膜の水素による還元劣化を低減することができる。
【特許文献１】特開２００１−７３０３号公報（第２６図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来の強誘電体メモリ装置において、容量素子の上方を覆う水素バリア膜１０６には酸化アルミニウム等の絶縁性材料又は導電性の材料からなる膜が用いられ、側方を覆う水素バリア膜１６４には絶縁性材料からなる膜が用いられている。このため、上部電極上の水素バリア膜が導電性材料からなる場合には、水素バリア膜を形成する際に発生するパーティクルにより上部電極がビット線等に用いる引き出し配線と短絡するおそれがあるという問題が生じる。強誘電体メモリ装置の集積度が高くなり、素子の微細化が進むにつれて短絡が発生するおそれが高くなり、また短絡によりビット線容量のアンバランスが生じ、強誘電体メモリ装置が誤動作するおそれも高くなる。
【０００５】
このような、パーティクルによる短絡の発生は、強誘電体メモリ装置が完成した後に行うスクリーニング検査においては発見することが非常に困難である。従って、強誘電体メモリ装置の信頼性を向上させるためには、短絡の発生の防止は非常に重要である。
【０００６】
また、水素の侵入を防止するためには、各水素バリア膜同士が十分に密着している必要がある。例えば、容量素子の下方を覆う水素バリア膜１６１と容量素子の側方水素バリア膜１６４との密着性が悪い場合に、アニール工程等により間欠的に熱ストレスが加わると、膜剥がれが発生して水素バリア膜１６１と水素バリア膜１６４との界面から水素が侵入し、強誘電体膜が劣化するという問題がある。
【０００７】
下部水素バリア膜と上部水素バリア膜とを同一の原子を含む化合物とすることにより下部の水素バリア膜と上部の水素バリア膜との密着性を向上させる方法も提案されているが、この場合には下部水素バリア膜及び上部水素バリア膜の材質が限定されてしまうという問題がある。
【０００８】
本発明は、水素バリア膜に由来するパーティクルにより上部電極と引き出し配線とが短絡することがない強誘電体メモリ装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は強誘電体メモリ装置を、上部電極の上側に形成された絶縁性の水素バリア膜と上部電極の側方に形成された導電性の水素バリア膜とを備えた構成とする。
【００１０】
具体的に本発明に係る強誘電体メモリ装置は、基板の上に形成された絶縁性の第１の水素バリア膜と、第１の水素バリア膜の上に順次形成された下部電極、強誘電体膜及び上部電極からなる容量素子並びに該容量素子の少なくとも側面を覆う絶縁膜を含むメサ部と、メサ部の少なくとも側面を覆うと共に第１の水素バリア膜と接する導電性の第２の水素バリア膜と、メサ部の上を覆うと共に第２の水素バリア膜と接する絶縁性の第３の水素バリア膜とを備えていることを特徴とする。
【００１１】
本発明の強誘電体メモリ装置によれば、メサ部の少なくとも側面を覆うと共に第１の水素バリア膜と接する導電性の第２の水素バリア膜と、メサ部の上を覆うと共に第２の水素バリア膜と接し絶縁性の第３の水素バリア膜とを備えているため、第３の水素バリア膜の形成に由来するパーティクルが発生した場合にも、発生するパーティクルが絶縁性であるので、上部電極と引き出し配線とが短絡するおそれがない。また、絶縁性の膜と導電性の膜とが接するため第１の水素バリア膜と第２の水素バリア膜との密着性が優れているので、第１の水素バリア膜と第２の水素バリア膜との界面から水素が侵入するおそれもほとんどない。その結果、信頼性が高い強誘電体メモリ装置を実現できる。
【００１２】
本発明の強誘電体メモリ装置において、絶縁膜は容量素子の上面を覆い、第３の水素バリア膜は絶縁膜の上に形成されていることが好ましい。
【００１３】
本発明の強誘電体メモリ装置において、第２の水素バリア膜は絶縁膜の上面を覆い、第３の水素バリア膜は第２の水素バリア膜の上に形成されていることが好ましい。
【００１４】
本発明の強誘電体メモリ装置において、第１の水素バリア膜及び第３の水素バリア膜は、酸化チタンアルミニウム、窒化硅素又は炭化硅素からなり、第２の水素バリア膜は、窒化チタンアルミニウム、チタン、チタンとアルミニウムとの合金又はアモルファスシリコンからなることが好ましい。
【００１５】
本発明に係る強誘電体メモリ装置の製造方法は、基板の上に絶縁性の第１の水素バリア膜を形成する工程（ａ）と、第１の水素バリア膜の上に下部電極、強誘電体膜及び上部電極からなる容量素子を選択的に形成した後、容量素子を覆うように絶縁膜を選択的に形成してメサ部を形成する工程（ｂ）と、メサ部の側面に導電性の第２の水素バリア膜を形成する工程（ｃ）と、工程（ｃ）よりも後で、メサ部の上面を覆うように絶縁性の第３の水素バリア膜を形成する工程（ｄ）とを備えていることを特徴とする。
【００１６】
本発明の強誘電体メモリ装置の製造方法によれば、メサ部の側面に導電性の第２の水素バリア膜を形成する工程と、メサ部の上面及び側面を覆うように絶縁性の第３の水素バリア膜を形成する工程とを備えているため、容量素子を水素バリア膜により囲み、強誘電体膜に水素が到達するおそれがほとんどない構造を容易に形成することができる。従って、信頼性が高い強誘電体メモリ装置を実現できる。
【００１７】
本発明の強誘電体メモリ装置の製造方法は、工程（ｃ）は、第１の水素バリア膜の上に、メサ部の上面及び側面を覆うように導電性の第２の水素バリア膜を形成し、化学機械的研磨法により第２の水素バリア膜におけるメサ部の上側部分を除去する工程であることが好ましい。
【００１８】
本発明の強誘電体メモリ装置の製造方法は、工程（ｃ）は、第１の水素バリア膜の上に、メサ部の上面及び側面を覆うように導電性の第２の水素バリア膜を形成し、異方性エッチングにより第２の水素バリア膜におけるメサ部の側面上を除く部分を除去する工程であることが好ましい。
【００１９】
本発明の強誘電体メモリ装置の製造方法において、第１の水素バリア膜及び第３の水素バリア膜は、酸化チタンアルミニウム、窒化硅素又は炭化硅素からなり、第２の水素バリア膜は、窒化チタンアルミニウム、チタン、チタンとアルミニウムとの合金又はアモルファスシリコンからなることが好ましい。このような構成とすることにより、第１の水素バリア膜、第２の水素バリア膜及び第３の水素バリア膜間の密着性が向上するため、強誘電体膜に水素が到達するおそれがほとんどない強誘電体メモリ装置を製造することができる。
【発明の効果】
【００２０】
本発明に係る強誘電体メモリ装置によれば、水素バリア膜に由来するパーティクルにより上部電極と引き出し配線とが短絡することがない強誘電体メモリ装置を実現できる。
【発明を実施するための最良の形態】
【００２１】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図１は一実施形態に係る強誘電体メモリ装置の断面構成を示している。図１に示すように本実施の形態の強誘電体メモリ装置は、半導体基板（図示せず）に形成されたトランジスタ（図示せず）と、トランジスタを覆う第１の層間絶縁膜１２の上に形成され、トランジスタの拡散層と電気的に接続された容量素子３１とを備えている。
【００２２】
第１の層間絶縁膜１２の上には、窒化シリコン（ＳｉＮ）等の絶縁性材料からなる第１の水素バリア膜１３が形成されている。第１の水素バリア膜１３の上には、白金（Ｐｔ）等からなる下部電極１５と、容量絶縁膜であるストロンチウムビスマスオキサイド（ＳＢＴ）等からなる強誘電体膜１６と、白金（Ｐｔ）等からなる上部電極１７とが順次形成されており、容量素子３１が形成されている。
【００２３】
下部電極１５の下には、第１の水素バリア膜１３及び第１の層間絶縁膜を貫通し、トランジスタの拡散層と電気的に接続されたコンタクトプラグ１４が形成されており、下部電極１５は、トランジスタの拡散層と電気的に接続されている。
【００２４】
第１の水素バリア膜１３の上には、容量素子３１を覆う絶縁膜１８が選択的に形成され、容量素子３１及び絶縁膜１８からなるメサ部３２が形成されている。メサ部３２の側面上には、チタン（Ｔｉ）等からなる導電性の第２の水素バリア膜１９が形成されている。第２の水素バリア膜１９の下部は、第１の水素バリア膜１３と接している。メサ部３２の上には、酸化チタンアルミニウム（ＴｉＡｌＯ）等からなる絶縁性の第３の水素バリア膜２０が形成されている。第３の水素バリア膜２０は、第２の水素バリア膜１９の上部と接するように形成されており、容量素子３１は、第１の水素バリア膜１３と第２の水素バリア膜１９と第３の水素バリア膜２０とに囲まれている。これにより、強誘電体膜１６に到達する水素を大幅に低減できる。
【００２５】
以下に、本実施形態に係る強誘電体メモリ装置の製造方法について図面を参照して説明する。図２は本実施形態の強誘電体メモリ装置の各製造工程における断面構成を工程順に示している。
【００２６】
まず、図２（ａ）に示すようにシリコン等からなる半導体基板（図示せず）に、拡散層を有するトランジスタ（図示せず）を既知の方法により形成する。トランジスタが形成された基板の上にホウ素燐ケイ酸ガラス（ＢＰＳＧ）膜等からなる第１の層間絶縁膜１２を形成する。続いて、第１の層間絶縁膜１２の上に、酸化チタンアルミニウム（ＴｉＡｌＯ）、窒化硅素（ＳｉＮ）又は炭化硅素（ＳｉＣ）等からなる絶縁性の第１の水素バリア膜１３を形成する。さらに、第１の水素バリア膜１３及び第１の層間絶縁膜１２を貫通し、トランジスタの拡散層と電気的に接続されたコンタクトプラグ１４を形成する。
【００２７】
この後、第１の層間絶縁膜１２の上にコンタクトプラグ１４と電気的に接続されるように例えばＰｔからなる下部電極１５と、ＳＢＴからなる強誘電体膜１６と、Ｐｔからなる上部電極１７とが順次積層された容量素子３１を既知の方法により形成する。続いて、第１の水素バリア膜１３の上に容量素子３１を覆うように、酸化シリコン（ＳｉＯ2）からなる絶縁膜１８を選択的に形成して、メサ部３２を形成する。
【００２８】
なお、下部電極は、貴金属又は貴金属酸化物からなる。また、下部電極は、電極となる導電膜と、酸素バリア膜となる導電膜とから構成してもよい。
【００２９】
次に、図２（ｂ）に示すようにＴｉからなる導電性の第２の水素バリア膜１９を第１の水素バリア膜１３の露出部分とメサ部３２の側面及び上面とを覆うように形成する。第２の水素バリア膜１９は、膜厚が５０ｎｍから１５０ｎｍとすることが好ましく、スパッタ法等により形成すればよい。第２の水素バリア膜には、窒化チタンアルミニウム、チタン、チタンとアルミニウムとの合金又はアモルファスシリコンを用いればよい。
【００３０】
次に図２（ｃ）に示すように第２の水素バリア膜１９におけるメサ部３２の上に形成された部分をＣＭＰ法を用いて研磨して除去する。
【００３１】
次に、図２（ｄ）に示すように第２の水素バリア膜１９の上及びメサ部３２の上を覆うようにＴｉＡｌＯ、窒化硅素ＳｉＮ又はＳｉＣ等からなる絶縁性の第３の水素バリア膜２０をスパッタ法等により形成する。第３の水素バリア膜２０の膜厚は５０ｎｍから１５０ｎｍとすることが好ましい。
【００３２】
次に、図２（ｅ）に示すようにフォトマスクを用いて第３の水素バリア膜２０及び第２の水素バリア膜１９を選択的にエッチングし、第３の水素バリア膜２０におけるメサ部３２の上以外の部分と第２の水素バリア膜１９におけるメサ部３２の側面上を除く部分とを除去する。
【００３３】
次に、図２（ｆ）に示すように第１の水素バリア膜１３の上に、第２の水素バリア膜１９及び第３の水素バリア膜２０に覆われたメサ部３２を覆うようにＳｉＯ2からなる第２の層間絶縁膜２１を形成した後、ラピッドサーマルアニール（ＲＴＡ）法により約８００℃で２〜３分程度の熱処理を行う。続いて、既知の方法により配線等を形成する。
【００３４】
本実施形態の強誘電体メモリ装置は、容量素子３１が第１の水素バリア膜１３、第２の水素バリア膜１９及び第３の水素バリア膜２０により覆われているため、熱処理の際に強誘電体膜が水素に曝され劣化されることを防ぐことができる。
【００３５】
また、本実施形態の強誘電体メモリ装置は、上部電極１７の上側に形成されている第３の水素バリア膜２０が絶縁性の膜であるため、第３の水素バリア膜２０の形成に由来するパーティクルは絶縁性である。このため、第３の水素バリア膜２０に由来するパーティクルにより上部電極１７とビット線等となる引き出し配線とが短絡するおそれがない。
【００３６】
さらに、第３の水素バリア膜２０を、第２の水素バリア膜１９を覆うように後から成膜している。このため、第２の水素バリア膜１９の形成時に導電性のパーティクルが発生したとしても、発生したパーティクルが絶縁性第３の水素バリア膜２０に覆われるので、ビット線等となる引き出し配線と上部電極とが短絡するおそれがない。
【００３７】
また、本実施形態の強誘電体メモリ装置において、絶縁性の第１の水素バリア膜１３の上面と接しているのは、導電性の第２の水素バリア膜１９である。このため、第１の水素バリア膜１３と第２の水素バリア膜１９との密着性がよく、第１の水素バリア膜１３と第２の水素バリア膜１９との界面から水素が侵入するおそれがほとんどない。
【００３８】
図３は導電性の水素バリア膜４２を備えた従来の強誘電体メモリ装置において生じる問題点の一例を示している。図３に示すように、導電性の水素バリア膜４２の形成時に導電性のパーティクルが発生することにより、上部電極１７の上側に形成された導電性の水素バリア膜４２と上部電極１７とが接触し、短絡するという問題が生じる。この他にも、図示していないが、導電性の水素バリア膜４２の上側に形成されたアルミ配線４３と導電性の水素バリア膜４２とが短絡するという問題も生じる。しかし、本実施形態の強誘電体メモリ装置は、上部電極１７と配線（図示せず）との間に絶縁性の第３の水素バリア膜２０を備えているため、パーティクルが発生したとしてもこのような短絡が発生するおそれがない。
【００３９】
図３に例示したような短絡が発生すると、メモリの読み出し不良が発生する。このような不良の発生を最終検査において全てスクリーニングできればよいが、実際の短絡の仕方は様々であり、短絡の仕方によっては、検査のたびに負荷の大きさが変わることがある。このような場合には、あたかもメモリが正常に動作しているように検査されてしまうため、検査工程でのスクリーニングは困難であり、信頼性が高いメモリ装置を実現できない。
【００４０】
しかし、本実施形態の強誘電体メモリ装置は、第３の水素バリア膜２０が絶縁性であるため、第３の水素バリア膜２０とアルミ配線又は強誘電体膜との接触が生じても、強誘電体メモリ装置が誤動作するおそれがない。一方、第２の水素バリア膜１９は導電性であり第１の水素バリア膜１３との密着性が優れているため、第１の水素バリア膜１３と第２の水素バリア膜１９との界面から水素が侵入するおそれがほとんどなく、信頼性が高い強誘電体メモリ装置が実現できる。
【００４１】
一方、従来のように第１の水素バリア膜と第２の水素バリア膜とが絶縁性である場合、一般に、膜の密着性能は、膜の組成、膜中の内部応力、膜界面の不純物及び中間層の生成等によって決まる界面特性及び熱膨張率特性等に大きく依存する。また、特に絶縁性の膜同士の場合には膜界面において不純物が存在しやすくなる。これは、成膜中のプロセスに酸素ガス等の活性化ガスを用いるため、成膜反応の初期又は終端に過剰酸化層が数原子層生成するためである。この酸化層は、膜組成を制御していない層であるため、機械強度も弱く密着性能を低下させる。
【００４２】
（一実施形態の第１変形例）
以下に、本発明の一実施形態の第１変形例について図面を参照して説明する。図４は第１変形例に係る強誘電体メモリ装置の断面構成を示している。図４において図１と同一の構成要素については同一の符号を附すことにより説明を省略する。
【００４３】
図４に示すように本変形例に係る強誘電体キャパシタは、第３の水素バリア膜２０がメサ部３２の上面だけでなく側面にも形成されている。
【００４４】
図５は本変形例に係る強誘電体メモリ装置の製造方法の各工程における断面構成を、工程順に示している。第２の水素バリア膜１９を第１の水素バリア膜１３の露出部とメサ部３２の側面及び上面とを覆うように形成するまでは、第１の実施形態と同一であるため説明を省略する。
【００４５】
図５（ａ）に示すように、第２の水素バリア膜１９を異方性エッチングすることにより、第２の水素バリア膜１９をメサ部３２の側面上に形成された部分を除いて除去する。
【００４６】
次に、図５（ｂ）に示すように、ＴｉＡｌＯ、ＳｉＮ又はＳｉＣからなる絶縁性の第３の水素バリア膜２０をスパッタ法により形成する。
【００４７】
次に、図５（ｃ）に示すように、フォトマスクを用いて選択的にエッチングを行うことにより、第３の水素バリア膜２０におけるメサ部３２を覆う部分以外の部分を除去する。
【００４８】
次に、図５（ｄ）に示すように第１の水素バリア膜１３の上に、メサ部を覆うようにＳｉＯ2からなる第２の層間絶縁膜２１を形成した後、ＲＴＡ法により約８００℃で２〜３分程度の熱処理を行う。続いて、既知の方法により配線等を形成する。
【００４９】
本実施形態の強誘電体メモリ装置は、第２の水素バリア膜１９を異方性エッチングにより自己整合的に形成しているため、ＣＭＰ法を用いて形成する場合と比べて簡便に形成することができる。従って、製造コストを低減できるという利点がある。
【００５０】
（一実施形態の第２変形例）
以下に、本発明の一実施形態の第２変形例について図面を参照して説明する。図６は第２変形例に係る強誘電体メモリ装置の断面構成を示している。図６において図１と同一の構成要素については同一の符号を附すことにより説明を省略する。
【００５１】
図６に示すように本変形例に係る強誘電体キャパシタは、第２の水素バリア膜１９がメサ部３２の上面に残存している。
【００５２】
図７は本変形例に係る強誘電体メモリ装置の製造方法の各工程における断面構成を、工程順に示している。第２の水素バリア膜１９を第１の水素バリア膜１３の露出部及びメサ部３２の側面を覆うように形成するまでは、第１の実施形態と同一であるため説明を省略する。
【００５３】
まず、図７（ａ）に示すように第２の水素バリア膜１９の上に第３の水素バリア膜２０を堆積する。
【００５４】
次に、図７（ｂ）に示すようにフォトマスクを用いて、第３の水素バリア膜２０におけるメサ部３２の上を除く部分と第２の水素バリア膜１９のメサ部３２の側面上を除く部分とを除去する。
【００５５】
次に、図７（ｃ）に示すように第１の水素バリア膜１３の上に、メサ部３２を覆うようにＳｉＯ2からなる第２の層間絶縁膜２１を形成した後、ＲＴＡ法により約８００℃で２〜３分程度の熱処理を行う。続いて、既知の方法により配線等を形成する。
【００５６】
本実施形態の強誘電体メモリ装置は、メサ部３２の上面から第２の水素バリア膜１９を除去する必要がないため、強誘電体メモリ装置の製造工程をさらに簡略化することができる。
【００５７】
なお、本実施形態において、第３の水素バリア膜２０をメサ部３２の側方に残した構成としても同様の効果を得ることができる。
【産業上の利用可能性】
【００５８】
本発明の強誘電体メモリ装置及びその製造方法は，水素バリア膜に由来するパーティクルにより上部電極と引き出し配線とが短絡することがない強誘電体メモリ装置を実現でき、容量素子を覆う水素バリア膜を備えた強誘電体メモリ装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態に係る強誘電体メモリ装置を示す断面図である。
【図２】本発明の一実施形態に係る強誘電体メモリ装置の製造方法を工程順に示す断面図である。
【図３】従来の強誘電体メモリ装置において発生する問題を説明するための断面図である。
【図４】本発明の一実施形態の第１変形例に係る強誘電体メモリ装置を示す断面図である。
【図５】本発明の一実施形態の第１変形例に係る強誘電体メモリ装置の製造方法を工程順に示す断面図である。
【図６】本発明の一実施形態の第２変形例に係る強誘電体メモリ装置を示す断面図である。
【図７】本発明の一実施形態の第２変形例に係る強誘電体メモリ装置の製造方法を工程順に示す断面図である。
【図８】従来例に係る強誘電体メモリ装置を示す断面図である。
【符号の説明】
【００６０】
１２    第１の層間絶縁膜
１３    第１の水素バリア膜
１４    コンタクトプラグ
１５    下部電極
１６    強誘電体膜
１７    上部電極
１８    絶縁膜
１９    第２の水素バリア膜
２０    第３の水素バリア膜
２１    第２の層間絶縁膜
３１    容量素子
３２    メサ部
４２    導電性の水素バリア膜
４３    アルミ配線
【図１】
2007317710.tif 000003
【図２】
2007317710.tif 000004
【図３】
2007317710.tif 000005
【図４】
2007317710.tif 000006
【図５】
2007317710.tif 000007
【図６】
2007317710.tif 000008
【図７】
2007317710.tif 000009
【図８】
2007317710.tif 000010