(57)【要約】【課題】従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路のテストが行える半導体集積回路、その試験装置、及びその試験方法を提供する。【解決手段】ＤＡコンバータ14,15へ、ノイズを加えたベースバンドデジタル信号を外部より入力でき、そのベースバンドデジタル信号及び信号処理部12を用いてＤＡコンバータ14,15及びＡＤコンバータ16,17のテストを行うための端子を備えたことにより、半導体集積回路10が良品の場合にはベースバンドデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路10が不良品である場合にはベースバンドデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路10のテストが行える。【選択図】図１
2007127452.tif 000002
【特許請求の範囲】
【請求項１】
デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、
前記ＤＡコンバータへノイズを加えたデジタル信号を外部より入力し、前記ＤＡコンバータの出力信号を前記ＡＤコンバータを介して前記信号処理部に入力することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための端子群を備えたことを特徴とする半導体集積回路。
【請求項２】
デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、
前記ＤＡコンバータへノイズを加えたデジタル信号を外部より入力するためのデジタル信号入力端子と、
前記ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続端子と、
テストモードを設定するための信号を外部より入力するための設定端子と、
テスト結果を出力するための出力端子とを備えたことを特徴とする半導体集積回路。
【請求項３】
前記デジタル信号入力端子と前記ＤＡコンバータとの間にシリアルパラレル変換回路を設け、前記ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことを特徴とする請求項２記載の半導体集積回路。
【請求項４】
デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、
前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、
前記ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための端子群とを備えたことを特徴とする半導体集積回路。
【請求項５】
デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、
前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、
前記ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続端子と、
テストモードを設定するための信号を外部より入力するための設定端子と、
テスト結果を出力するための出力端子とを備えたことを特徴とする半導体集積回路。
【請求項６】
テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことを特徴とする請求項１から５のいずれか１項記載の半導体集積回路。
【請求項７】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行うための試験装置であって、
前記ＤＡコンバータの入力端子へ前記半導体集積回路のデジタル信号入力端子を介してノイズを加えたデジタル信号を入力するためのデジタルテスターと、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段とを備えたことを特徴とする半導体集積回路の試験装置。
【請求項８】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行うための試験装置であって、
前記半導体集積回路のデジタル信号入力端子を介して前記ＤＡコンバータへノイズを加えたデジタル信号を入力するためのデジタルテスターと、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段と、
テストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力するためのホストコンピュータとを備えたことを特徴とする半導体集積回路の試験装置。
【請求項９】
前記半導体集積回路は、前記デジタル信号入力端子と前記ＤＡコンバータとの間にシリアルパラレル変換回路を設け、前記ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことを特徴とする請求項７または８記載の半導体集積回路の試験装置。
【請求項１０】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験を行うための試験装置であって、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段を備えたことを特徴とする半導体集積回路の試験装置。
【請求項１１】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路を行うための試験装置であって、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段と、
テストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力するホストコンピュータとを備えたことを特徴とする半導体集積回路の試験装置。
【請求項１２】
前記半導体集積回路は、テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことを特徴とする請求項７から１１のいずれか１項記載の半導体集積回路の試験装置。
【請求項１３】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行う試験方法であって、
デジタルテスターにより前記半導体集積回路のデジタル信号入力端子を介して前記ＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程とを備えたことを特徴とする半導体集積回路の試験方法。
【請求項１４】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行う試験方法であって、
デジタルテスターにより前記半導体集積回路のデジタル信号入力端子を介して前記ＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程と、
ホストコンピュータによりテストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力する工程とを備えたことを特徴とする半導体集積回路の試験方法。
【請求項１５】
前記半導体集積回路は、前記デジタル信号入力端子と前記ＤＡコンバータとの間にシリアルパラレル変換回路を設け、前記ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことを特徴とする請求項１３または１４記載の半導体集積回路の試験方法。
【請求項１６】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験を行う試験方法であって、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程を備えたことを特徴とする半導体集積回路の試験方法。
【請求項１７】
デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験方法であって、
前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続する少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程と、
ホストコンピュータにより、テストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力する工程とを備えたことを特徴とする半導体集積回路の試験方法。
【請求項１８】
前記半導体集積回路は、テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことを特徴とする請求項１３から１７のいずれか１項記載の半導体集積回路の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、その試験装置、及びその試験方法に関する。
【背景技術】
【０００２】
半導体システム（集積回路）のテストは、テスターと呼ばれる装置を用いて特定のパターンの信号を入力し、その入力に対して期待値照合を行うことにより良否判定を行うものである。
従来そのパターンを生成する手法として、スキャン、ＡＴＰＧ（Automatic Test Pattern Generator：論理ＬＳＩテスタで使うテスト・パターンを自動生成するＥＤＡ「Electric Design Automation」ツール）並びにＢＩＳＴ（built in self-test：テスト容易化設計技術の１つであるＢＩＳＴ回路のＬＳＩ（Large Scale Integration：大規模集積回路）への組み込みをサポートするツール）がある。これらの手法（ツール）をより効率的に導入する技術が開発されている（例えば、特許文献１参照）。
【０００３】
これらの技術は半導体システムのデジタル部のテストに関するものである。現在、無線ＬＡＮ（Local Area Network）チップに代表される半導体システムではデジタル部だけでなく、アナログ部、特に高精度が要求されるＡＤ（Analog Digital）コンバータやＤＡ（Digital Analog）コンバータを搭載したものが多くなってきている。
この様なデジタル回路部とアナログ回路部とが混在している半導体システムは、現状としてデジタル回路部とアナログ回路部とを分けて個別にテストすることが多い。
【０００４】
一方、高精度の測定器を使用した方法において、効率良くテストする手法が開発されている（例えば、特許文献２参照）。
【０００５】
図５に従来の半導体集積回路のアナログ部のテスト環境の一例を示す概念図である。
図中、５０はテスト対象となる高精度のＡＤコンバータ（ＡＤＣ）５２、５３やＤＡコンバータ（ＤＡＣ）５５、５６を搭載した半導体システム（半導体集積回路）であり、インターフェースＨＯＳＴ  Ｉ／Ｆ５１、信号処理回路５２、及びＣＰＵ（Central Processing Unit：中央演算処理装置）５７を有している。
５８はアナログの特性評価が行えるアナログ専用測定器であり、５９はＦＦＴアナライザ等信号解析が行える機能（ＦＦＴ機能）６０を有するアナログ用テスターを示す。
従来はこの様に、アナログ専用測定器５８もしくはアナログ用テスター５９を使用し、ＤＡコンバータ５３、５４やＡＤコンバータ５５、５６をそれぞれ別々に評価し、良否判定を行っていた。
【特許文献１】特開２００４−１１７２５８号公報
【特許文献２】特開２００１−１７４５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、一般に、デジタル、アナログ混在の半導体システムのテストにはループバックテストと呼ばれる簡易的なテスト方法と高精度の測定器を使用した方法との２通りが挙げられる。
単純なループバックテストでは高精度のＡＤコンバータやＤＡコンバータの良否を判定することが困難である。また、高精度のＡＤコンバータやＤＡコンバータのテストには信号解析機能を備えた高精度で高額なテスターもしくは測定器が必要となる。
【０００７】
そこで、本発明の目的は、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路のテストが行える半導体集積回路、その試験装置、及びその試験方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、前記ＤＡコンバータへノイズを加えたデジタル信号を外部より入力し、前記ＤＡコンバータの出力信号を前記ＡＤコンバータを介して前記信号処理部に入力することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための端子群を備えたことを特徴とする。
【０００９】
請求項１記載の発明によれば、ＤＡコンバータへノイズを加えたデジタル信号を外部より入力でき、そのデジタル信号及び信号処理部を用いて少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための端子群を備えたことにより、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００１０】
請求項２記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、前記ＤＡコンバータへノイズを加えたデジタル信号を外部より入力するためのデジタル信号入力端子と、前記ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続端子と、テストモードを設定するための信号を外部より入力するための設定端子と、テスト結果を出力するための出力端子とを備えたことを特徴とする。
【００１１】
請求項２記載の発明によれば、ＤＡコンバータへノイズを加えたデジタル信号を外部より入力するためのデジタル信号入力端子と、ＤＡコンバータの出力信号をＡＤコンバータに入力することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続端子と、テストモードを設定するための信号を外部より入力するための設定端子と、テスト結果を出力するための出力端子とを備えたことにより、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、信号処理部のテストが行える。
【００１２】
請求項３記載の発明は、請求項２記載の発明において、前記デジタル信号入力端子と前記ＤＡコンバータとの間にシリアルパラレル変換回路を設け、前記ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことを特徴とする。
【００１３】
請求項３記載の発明によれば、デジタル信号入力端子とＤＡコンバータとの間にシリアルパラレル変換回路を設け、ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことにより、従来外部に必要であった高額な信号解析装置が不要になると同時に、テストで使用するピン数（端子数）の削減を行うことができる。
【００１４】
請求項４記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、前記ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための端子群とを備えたことを特徴とする。
【００１５】
請求項４記載の発明によれば、ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、ＤＡコンバータの出力信号をＡＤコンバータに入力することにより少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための端子群とを備えたことにより、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターが不要なると同時にノイズの種類を変更してテストすることができ、低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００１６】
請求項５記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、前記ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続端子と、テストモードを設定するための信号を外部より入力するための設定端子と、テスト結果を出力するための出力端子とを備えたことを特徴とする。
【００１７】
請求項５記載の発明によれば、ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、ＤＡコンバータの出力信号を前記ＡＤコンバータに入力することにより少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続端子と、テストモードを設定するための信号を外部より入力するための設定端子と、テスト結果を出力するための出力端子とを備えたことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターが不要なると同時にノイズの種類を変更してテストすることができ、低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００１８】
請求項６記載の発明は、請求項１から５のいずれか１項記載の発明において、テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことを特徴とする。
【００１９】
請求項６記載の発明によれば、テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことにより、従来外部に必要であった高額な信号解析装置が不要になると同時に、期待値照合を行う時間を短縮することができる。
【００２０】
請求項７記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行うための試験装置であって、前記ＤＡコンバータの入力端子へ前記半導体集積回路のデジタル信号入力端子を介してノイズを加えたデジタル信号を入力するためのデジタルテスターと、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段とを備えたことを特徴とする。
【００２１】
請求項７記載の発明によれば、ＤＡコンバータの入力端子へ半導体集積回路のデジタル信号入力端子を介してノイズを加えたデジタル信号を入力するためのデジタルテスターと、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段とを備えたことにより、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００２２】
請求項８記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行うための試験装置であって、前記半導体集積回路のデジタル信号入力端子を介して前記ＤＡコンバータへノイズを加えたデジタル信号を入力するためのデジタルテスターと、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段と、テストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力するためのホストコンピュータとを備えたことを特徴とする。
【００２３】
請求項８記載の発明によれば、半導体集積回路のデジタル信号入力端子を介してＤＡコンバータへノイズを加えたデジタル信号を入力するためのデジタルテスターと、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段と、テストモードを設定するための信号を信号処理部に出力し、テスト結果を入力するためのホストコンピュータとを備えたことにより、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、信号処理部のテストが行える。
【００２４】
請求項９記載の発明は、請求項７または８記載の発明において、前記半導体集積回路は、前記デジタル信号入力端子と前記ＤＡコンバータとの間にシリアルパラレル変換回路を設け、前記ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことを特徴とする。
【００２５】
請求項９記載の発明によれば、半導体集積回路は、デジタル信号入力端子とＤＡコンバータとの間にシリアルパラレル変換回路を設け、ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことにより、従来外部に必要であった高額な信号解析装置が不要になると同時に、テストで使用するピン数（端子数）の削減を行うことができる。
【００２６】
請求項１０記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験を行うための試験装置であって、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段を備えたことを特徴とする。
【００２７】
請求項１０記載の発明によれば、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段を備えたことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターが不要なると同時にノイズの種類を変更してテストすることができ、低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００２８】
請求項１１記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路を行うための試験装置であって、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続手段と、
テストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力するホストコンピュータとを備えたことを特徴とする。
【００２９】
請求項１１記載の発明によれば、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段と、テストモードを設定するための信号を信号処理部に出力し、テスト結果を入力するホストコンピュータとを備えたことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターが不要なると同時にノイズの種類を変更してテストすることができ、低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００３０】
請求項１２記載の発明は、請求項７から１１のいずれか１項記載の発明において、前記半導体集積回路は、テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことを特徴とする。
【００３１】
請求項１２記載の発明によれば、従来外部に必要であった高額な信号解析装置が不要になると同時に、期待値照合を行う時間を短縮することができる。
【００３２】
請求項１３記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行う試験方法であって、デジタルテスターにより前記半導体集積回路のデジタル信号入力端子を介して前記ＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程とを備えたことを特徴とする。
【００３３】
請求項１３記載の発明によれば、デジタルテスターにより半導体集積回路のデジタル信号入力端子を介してＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程とを備えことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００３４】
請求項１４記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及び前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行う試験方法であって、デジタルテスターにより前記半導体集積回路のデジタル信号入力端子を介して前記ＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程と、ホストコンピュータによりテストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力する工程とを備えたことを特徴とする半導体集積回路の試験方法。
【００３５】
請求項１４記載の発明によれば、デジタルテスターにより半導体集積回路のデジタル信号入力端子を介してＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程と、ホストコンピュータによりテストモードを設定するための信号を信号処理部に出力し、テスト結果を入力する工程とを備えたことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、信号処理部のテストが行える。
【００３６】
請求項１５記載の発明は、請求項１３または１４記載の発明において、前記半導体集積回路は、前記デジタル信号入力端子と前記ＤＡコンバータとの間にシリアルパラレル変換回路を設け、前記ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことを特徴とする。
【００３７】
請求項１５記載の発明によれば、半導体集積回路は、デジタル信号入力端子とＤＡコンバータとの間にシリアルパラレル変換回路を設け、ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしたことにより、従来外部に必要であった高額な信号解析装置が不要になると同時に、テストで使用するピン数（端子数）の削減を行うことができる。
【００３８】
請求項１６記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験を行う試験方法であって、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続することにより、少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程を備えたことを特徴とする。
【００３９】
請求項１６記載の発明によれば、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程を備えたことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターが不要なると同時にノイズの種類を変更してテストすることができ、低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００４０】
請求項１７記載の発明は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、前記デジタル送信信号の変調及び前記アナログ受信信号の復調を行う信号処理部、及び前記ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験方法であって、前記ＤＡコンバータ及び前記ＡＤコンバータの接続端子を接続する少なくとも前記ＤＡコンバータ及び前記ＡＤコンバータのテストを行うための接続工程と、ホストコンピュータにより、テストモードを設定するための信号を前記信号処理部に出力し、テスト結果を入力する工程とを備えたことを特徴とする。
【００４１】
請求項１７記載の発明によれば、ＤＡコンバータ及びＡＤコンバータの接続端子を接続する少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程と、ホストコンピュータにより、テストモードを設定するための信号を信号処理部に出力し、テスト結果を入力する工程とを備えたことによって、半導体集積回路が良品の場合である場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターが不要なると同時にノイズの種類を変更してテストすることができ、低コストで、より効率的に半導体集積回路、特にＤＡコンバータ、ＡＤコンバータ、及び信号処理部のテストが行える。
【００４２】
請求項１８記載の発明は、請求項１３から１７のいずれか１項記載の発明において、前記半導体集積回路は、テスト結果の判定を行うベクトル変調誤差算出部を前記信号処理部に設けたことを特徴とする。
請求項１８記載の発明によれば、従来外部に必要であった高額な信号解析装置が不要になると同時に、期待値照合を行う時間を短縮することができる。
【発明の効果】
【００４３】
本発明によれば、ＤＡコンバータへ、ノイズを加えたデジタル信号を外部より入力でき、そのデジタル信号及び信号処理部を用いてＤＡコンバータ及びＡＤコンバータのテストを行うための端子を備えたことにより、半導体集積回路が良品の場合にはデジタル信号がノイズを含んでいても正常に動作し、半導体集積回路が不良品である場合にはデジタル信号がノイズを含んでいると正常に動作しないので、従来必要であった高額な信号解析機能を搭載した測定器もしくはテスターを使用することなく低コストで、より効率的に半導体集積回路のテストが行える。
【発明を実施するための最良の形態】
【００４４】
本実施形態の半導体集積回路は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、ＤＡコンバータへノイズを加えたデジタル信号を外部より入力し、ＤＡコンバータの出力信号をＡＤコンバータを介して信号処理部に入力することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための端子群を備えたことを特徴とする。
【００４５】
ここで、テスト中は信号処理部とＤＡコンバータとの間は切断され、テスト終了後は信号処理部とＤＡコンバータとの間は接続される。また、テストはＤＡコンバータ及びＡＤコンバータだけでなく、信号処理部も同時に行うことができる。ＤＡコンバータの出力信号をＡＤコンバータに入力するための接続手段としては例えば、同軸ケーブルが挙げられるが、ツイステッドケーブルもしくは平行フィーダを用いてもよい。
【００４６】
また、本実施形態の半導体集積回路は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、ＤＡコンバータへノイズを加えたデジタル信号を外部より入力するためのデジタル信号入力端子と、ＤＡコンバータの出力信号をＡＤコンバータに入力することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続端子と、テストモードを設定するための信号を外部より入力するための設定端子と、テスト結果を出力するための出力端子とを備えたことを特徴とする。
【００４７】
また、本実施形態の半導体集積回路は、上記構成に加え、デジタル信号入力端子とＤＡコンバータとの間にシリアルパラレル変換回路を設け、ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしてもよい。
【００４８】
また、本実施形態の半導体集積回路は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、ＤＡコンバータの出力信号をＡＤコンバータに入力することにより少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための端子群とを備えたことを特徴とする。
【００４９】
また、本実施形態の半導体集積回路は、デジタル送信信号をアナログ信号に変換するＤＡコンバータと、アナログ受信信号をデジタル信号に変換するＡＤコンバータと、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部とを有する半導体集積回路であって、ＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵと、ＤＡコンバータの出力信号をＡＤコンバータに入力することにより少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続端子と、テストモードを設定するための信号を外部より入力するための設定端子と、テスト結果を出力するための出力端子とを備えたことを特徴とする。
【００５０】
また、本実施形態の半導体集積回路は、上記構成に加え、テスト結果の判定を行うベクトル変調誤差算出部を信号処理部に設けてもよい。
【００５１】
本実施形態の半導体集積回路の試験装置は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及びデジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行うための試験装置であって、ＤＡコンバータの入力端子へ半導体集積回路のデジタル信号入力端子を介してノイズを加えたデジタル信号を入力するためのデジタルテスターと、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段とを備えたことを特徴とする。
ここで、デジタルテスターとしては例えば、横河電機社製の半導体テスターＴＳ６０００Ｈ＋＋が挙げられる。
【００５２】
また、本実施形態の半導体集積回路の試験装置は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及びデジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行うための試験装置であって、半導体対集積回路のデジタル信号入力端子を介してＤＡコンバータへノイズを加えたデジタル信号を入力するためのデジタルテスターと、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段と、テストモードを設定するための信号を信号処理部に出力し、テスト結果を入力するためのホストコンピュータとを備えたことを特徴とする。
【００５３】
本実施形態の半導体集積回路の試験装置は、上記構成に加え、半導体集積回路は、デジタル信号入力端子とＤＡコンバータとの間にシリアルパラレル変換回路を設け、ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしてもよい。
【００５４】
また、本実施形態の半導体集積回路の試験装置は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部、及びＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験を行うための試験装置であって、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段を備えたことを特徴とする。
【００５５】
また、本実施形態の半導体集積回路の試験装置は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部、及びＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路を行うための試験装置であって、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続手段と、テストモードを設定するための信号を信号処理部に出力し、テスト結果を入力するホストコンピュータとを備えたことを特徴とする。
【００５６】
また、本実施形態の半導体集積回路の試験装置は、上記構成に加え、半導体集積回路は、テスト結果の判定を行うベクトル変調誤差算出部を信号処理部に設けてもよい。
【００５７】
本実施形態の半導体集積回路の試験方法は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及びデジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行う試験方法であって、デジタルテスターにより半導体集積回路のデジタル信号入力端子を介してＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程とを備えたことを特徴とする。
【００５８】
また、本実施形態の半導体集積回路の試験方法は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、及びデジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部を有する半導体集積回路の試験を行う試験方法であって、デジタルテスターにより半導体集積回路のデジタル信号入力端子を介してＤＡコンバータへノイズを加えたデジタル信号を出力する工程と、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程と、ホストコンピュータによりテストモードを設定するための信号を信号処理部に出力し、テスト結果を入力する工程とを備えたことを特徴とする。
【００５９】
また、本実施形態の半導体集積回路の試験方法は、上記構成に加え、半導体集積回路は、デジタル信号入力端子とＤＡコンバータとの間にシリアルパラレル変換回路を設け、ＤＡコンバータへのデジタル信号を外部よりシリアルデータにて入力できるようにしてもよい。
【００６０】
また、本実施形態の半導体集積回路の試験方法は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部、及びＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験を行う試験方法であって、ＤＡコンバータ及びＡＤコンバータの接続端子を接続することにより、少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程を備えたことを特徴とする。
【００６１】
また、本実施形態の半導体集積回路の試験方法は、デジタル送信信号をアナログ信号に変換するＤＡコンバータ、アナログ受信信号をデジタル信号に変換するＡＤコンバータ、デジタル送信信号の変調及びアナログ受信信号の復調を行う信号処理部、及びＤＡコンバータへノイズを加えたデジタル信号を入力できるＣＰＵを有する半導体集積回路の試験方法であって、ＤＡコンバータ及びＡＤコンバータの接続端子を接続する少なくともＤＡコンバータ及びＡＤコンバータのテストを行うための接続工程と、ホストコンピュータにより、テストモードを設定するための信号を信号処理部に出力し、テスト結果を入力する工程とを備えたことを特徴とする。
【００６２】
また、本実施形態の半導体集積回路の試験方法は、上記構成に加え、半導体集積回路は、テスト結果の判定を行うベクトル変調誤差算出部を信号処理部に設けてもよい。
【００６３】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【実施例１】
【００６４】
本発明の実施例１について図１を参照して説明する。
図１は本発明に係る半導体集積回路のアナログ部のテスト環境の実施例１を示す概念図である。以下、各実施例では半導体集積回路が無線ＬＡＮチップの場合で説明する。
【００６５】
図中、１０は半導体集積回路としての無線ＬＡＮチップ、１１は無線ＬＡＮチップ１０と図示しない外部のホストコンピュータＨＯＳＴとを接続するインターフェースＨＯＳＴｉ／Ｆ、１２は無線ＬＡＮ変復調処理を行う信号処理回路、１３はＦＦＴ（Fast Fourier Transform：高速フーリエ変換）処理を行うＦＦＴ回路、１４、１５はＤＡコンバータ（ＤＡＣ：Ｉチャンネル、Ｑチャンネル）、１６、１７はＡＤコンバータ（ＡＤＣ：Ｉチャンネル、Ｑチャンネル）、１８は無線ＬＡＮチップ１０を制御するＣＰＵ、１９はデジタルテスターをそれぞれ示す。
【００６６】
ここでＤＡコンバータ１４、１５の出力端子（図示省略）はテスト基板上でＡＤコンバータ１６、１７の入力端子（図示省略）にケーブル（例えば、同軸ケーブル）Ｌ１、Ｌ２でそれぞれ電気的に直結されている。
本実施例で、外部（本実施例ではＨＯＳＴ  Ｉ／Ｆ１１の外部）から信号が印加されることによりアナログ部のテストを行うモードに設定されると、信号処理回路１２はテストモードになり、半導体集積回路１０の外部よりデジタル信号入力端子（図示せず）を介してＩチャンネル、ＱチャンネルのＤＡコンバータ１４、１５の入力端子（図示省略）にデジタルデータを入力できるようになる。
本実施例ではデジタルテスター１９から１０ビットのデータがＩチャンネル、Ｑチャンネルにそれぞれに入力できるようになる。
【００６７】
これらＤＡコンバータ１４、１５の入力端子、ＨＯＳＴ  Ｉ／Ｆ１１のテストモード設定信号の入力端子、及びＨＯＳＴ  Ｉ／Ｆ１１のテスト結果の出力端子がＤＡコンバータ１４、１５及びＡＤコンバータ１６、１７のテストを行うための端子を構成している。
このような状態でデジタルテスター１９より、無線ＬＡＮチップ１０として正常に受信できる範囲で最大のノイズを付加したデータを通常のベースバンド信号に加えたデータをＤＡコンバータ１４、１５に入力する。
ここで、ノイズの発生源は、ノイズを付加したパターンをシミュレーションツール（図示せず）予め作成しておきテスター１９で入力することができるものである。
【００６８】
ＤＡコンバータ１４、１５はそのノイズを含んだデータをアナログ信号に変換し、送出する。テスト基板上でＤＡコンバータ１４、１５の出力端子とＡＤコンバータ１６、１７の入力端子とが接続されているため、ＤＡコンバータ１４、１５から送出されたアナログ信号は、ＡＤコンバータ１６、１７に入力される。ＡＤコンバータ１６、１７から入力された信号はデジタルデータに変換され、信号処理回路１２に送られ、ＦＦＴ回路１３を経由して復調される。
【００６９】
ここで、ＤＡコンバータ１４、１５及びＡＤコンバータ１６、１７が設計規格を満足するもの（良品）であれば、受信可能な範囲で最大のノイズが付加されていても正常に受信することができるはずである。
【００７０】
一方、ＤＡコンバータ１４、１５及びＡＤコンバータ１６、１７が設計規格を満足しないもの（不良品）は、受信可能な範囲で最大のノイズが付加されているデータに対し、さらにＤＡコンバータ１４、１５もしくはＡＤコンバータ１６、１７により発生するノイズの成分が加算されるため、正常に受信することができない。
【００７１】
従って、この受信データをＨＯＳＴ  Ｉ／Ｆ１１より外部に出力し、期待値と照合することで良否判定ができるものである。正常に受信できた場合、受信データと期待値が同じになるため、ＤＡコンバータ１４、１５及びＡＤコンバータ１６、１７は共に問題ないもの（良品）であると判断できる。これにより従来外部に必要であった高額な信号解析装置が不必要になる。
【００７２】
以上において、本実施例によれば、無線ＬＡＮチップ１０においては、従来外部に必要であった高額な信号解析装置が不必要になる。
【実施例２】
【００７３】
本発明の実施例２について図２を参照して説明する。
図２は本発明に係る半導体集積回路のアナログ部のテスト環境の実施例２を示す概念図である。以下、図１に示した実施例と同様の部材には共通の符号を用いた。
本実施例の実施例１との相違点は、シリアルパラレル変換回路２１、２２を用いた点である。
【００７４】
図中、２０は半導体集積回路としての無線ＬＡＮチップ、１１は無線ＬＡＮチップ２０と図示しない外部のホストコンピュータＨＯＳＴとを接続するインターフェース、１２は無線ＬＡＮ変復調処理を行う信号処理回路、１３はＦＦＴ処理を行うＦＦＴ回路、１４、１５はＤＡコンバータ（Ｉチャンネル、Ｑチャンネル）、１６、１７はＡＤコンバータ（Ｉチャンネル、Ｑチャンネル）、１８は無線ＬＡＮチップ２０を制御するＣＰＵ、１９はデジタルテスター、２１、２２は半導体集積回路１０の外部よりデジタル信号入力端子（図示せず）を介して入力されるシリアルデータを１０ビットのＢＵＳ（パラレルデータ）に変換するシリアルパラレル変換回路（Ｉチャンネル用、Ｑチャンネル用）を示す。
ここで、ＤＡコンバータ１４、１５の出力端子はテスト基板上でＡＤコンバータ１６、１７の入力端子にケーブルＬ１、Ｌ２でそれぞれ電気的に直結されている。
【００７５】
本実施例で、外部（本実施例ではＨＯＳＴ  Ｉ／Ｆ１１の外部）よりアナログ部のテストを行うモードに設定されると、信号処理回路１２はテストモードになり、外部よりＩチャンネル、ＱチャンネルのＤＡコンバータ１４、１５にデジタルデータを入力できるようになる。本実施例ではデジタルテスター１９からシリアルデータがＩチャンネル、Ｑチャンネルそれぞれに入力できるようになっている。
【００７６】
この状態でデジタルテスター１９より、無線ＬＡＮチップ２０として正常に受信できる範囲で最大のノイズを付加したデータを通常のベースバンド信号に加えたデータを本無線ＬＡＮチップ２０にシリアル形式（シリアルデータ）にて入力する。入力されたシリアルデータは、シリアルパラレル変換回路２１、２２にて１０ビットのＢＵＳデータ（パラレル形式のデータ：パラレルデータ）に変換されＤＡコンバータ１４、１５に入力される。
【００７７】
ＤＡコンバータ１４、１５はそのデータをアナログ信号に変換し、送出する。テスト基板上でＤＡコンバータ１４、１５とＡＤコンバータ１６、１７とが接続されているため、ＤＡコンバータ１４、１５から送出されたアナログ信号は、ＡＤコンバータ１６、１７に入力される。ＡＤコンバータ１６、１７から入力された信号はデジタルデータに変換され、信号処理回路３に送られ、ＦＦＴ回路１３を経由して復調される。
【００７８】
ここで、ＤＡコンバータ１４、１５、ＡＤコンバータ１６、１７が設計規格を満足するもの（良品）であれば、受信可能な範囲で最大のノイズが付加されていても正常に受信することができるはずである。
【００７９】
一方、ＤＡコンバータ１４、１５、ＡＤコンバータ１６、１７が設計規格を満足しないもの（不良品）は、受信可能な範囲で最大のノイズが付加されているデータに対し、さらにＤＡコンバータ１４、１５もしくはＡＤコンバータ１６、１７により発生するノイズの成分が加算されるため、正常に受信することができない。
従って、この受信データをＨＯＳＴ  Ｉ／Ｆ１１より外部に出力し、期待値と照合することで良否判定ができるものである。
【００８０】
正常に受信できた場合、受信データと期待値とが同じになるため、ＤＡコンバータ１４、１５、ＡＤコンバータ１６、１７共に問題ないもの（良品）であると判断できる。
以上において、本実施例によれば、無線ＬＡＮチップ２０において従来、外部に必要であった高額な信号解析装置が不必要になると同時にテストで使用するピン数の削減ができる。
【実施例３】
【００８１】
本発明の実施例３について図３を参照して説明する。
図３は本発明に係る半導体集積回路のアナログ部のテスト環境の実施例３を示す概念図である。
本実施例の実施例２との相違点は、ＤＡコンバータ１４、１５及びＡＤコンバータ１６、１７のテストを行うためのＣＰＵ３１を備えた点である。
【００８２】
図中、３０は半導体集積回路としての無線ＬＡＮチップ、１１は無線ＬＡＮチップ３０と図示しない外部のホストコンピュータＨＯＳＴとを接続するインターフェース、１２は無線ＬＡＮ変復調処理を行う信号処理回路、１３はＦＦＴ処理を行うＦＦＴ回路、
１４、１５はＤＡコンバータ（Ｉチャンネル、Ｑチャンネル）、１６、１７はＡＤコンバータ（Ｉチャンネル、Ｑチャンネル）、２１、２２は半導体集積回路１０の外部よりデジタル信号入力端子（図示せず）を介して入力されるシリアルデータを１０ビットのＢＵＳ（パラレルデータ）に変換するシリアルパラレル変換回路（Ｉチャンネル用、Ｑチャンネル用）、３１は無線ＬＡＮチップ３０を制御すると共にノイズを発生することができるＣＰＵ、３２はデジタルテスターをそれぞれ示す。ここでＤＡコンバータ１４、１５の出力端子はテスト基板上でＡＤコンバータ１６、１７の入力端子にケーブルＬ１、Ｌ２でそれぞれ電気的に直結されている。また、ＣＰＵ３１が発生するノイズは、入力信号に対して不要な成分を付加したものであって、一般的に言われるノイズ（例えば、Ｂ電波）とは異なるものである。
【００８３】
本実施例で、外部（本実施例ではＨＯＳＴ  Ｉ／Ｆ１１の外部）よりアナログ部のテストを行うモードに設定されると、信号処理回路１２はテストモードになり、外部よりＩチャンネル、ＱチャンネルのＤＡコンバータ１４、１５にデジタルデータをＣＰＵ３１経由で入力できるようになっている。
本実施例ではデジタルテスター３３からシリアルデータがＩチャンネル、ＱチャンネルそれぞれＣＰＵ３１経由で入力できるようになる。
【００８４】
このような状態でデジタルテスター３３より、ノイズを付加していないベースバンド信号を本無線ＬＡＮチップ３０にシリアル形式にて入力する。入力されたシリアルデータは、シリアルパラレル変換回路２１、２２にて１０ビットのＢＵＳデータ（パラレルデータ）に変換されＣＰＵ３１に入力される。ＣＰＵ３１ではこのデータに予めプログラムされたアルゴリズムによりノイズを付加し、ＤＡコンバータ１４、１５にデータを転送する。
【００８５】
ＤＡコンバータ１４、１５はそのデータをアナログ信号に変換し、送出する。テスト基板上でＤＡコンバータ１４、１５とＡＤコンバータ１６、１７とが接続されているため、ＤＡコンバータ１４、１５から送出されたアナログ信号は、ＡＤコンバータ１６、１７に入力される。ＡＤコンバータ１６、１７から入力された信号はデジタルデータに変換され、信号処理回路１２に送られ、ＦＦＴ回路１３を経由して復調される。
【００８６】
ここで、ＤＡコンバータ１４、１５、ＡＤコンバータ１６、１７が設計規格を満足するもの（良品）であれば、受信可能な範囲で最大のノイズが付加されていても正常に受信することができるはずである。
【００８７】
一方、ＤＡコンバータ１４、１５、ＡＤコンバータ１６、１７が設計規格を満足しないもの（不良品）は、受信可能な範囲で最大のノイズが付加されているデータに対し、さらにＤＡコンバータ１４、１５もしくはＡＤコンバータ１６、１７により発生するノイズの成分が加算されるため、正常に受信することができない。
従って、この受信データをＨＯＳＴ  Ｉ／Ｆ１１より外部に出力し、期待値と照合することで良否判定ができるものである。
正常に受信できた場合、受信データと期待値とが同じになるため、Ｄコンバータ１４、１５及びＡＤコンバータ１６、１７共に問題ないもの（良品）であると判断できる。
【００８８】
以上において、本実施例によれば、無線ＬＡＮチップ３０において、従来外部に必要であった高額な信号解析装置が不必要になると同時にノイズの種類を変更してテストすることができる。
【実施例４】
【００８９】
本発明の実施例４について図４を参照して説明する。
図４は本発明に係る半導体集積回路のアナログ部のテスト環境の実施例４を示す概念図である。
本実施例の実施例１との相違点は、ＥＶＭ（Error Vector Module：ベクトル変調誤差）算出部４１を用いた点である。
【００９０】
図中、４０は半導体集積回路としての無線ＬＡＮチップ、１１は無線ＬＡＮチップ４０と図示しない外部のＨＯＳＴを接続するインターフェース、１２は無線ＬＡＮ変復調処理を行う信号処理回路、１３はＦＦＴ処理を行うＦＦＴ回路、１４、１５はＤＡコンバータ（Ｉチャンネル、Ｑチャンネル）、１６、１７はＡＤコンバータ（Ｉチャンネル、Ｑチャンネル）、１８は無線ＬＡＮチップ４０を制御するＣＰＵ、１９はデジタルテスター、４１は受信時のＥＶＭ（ベクトル変調誤差）を算出するＥＶＭ算出部をそれぞれ示す。
ここでＤＡコンバータ１４、１５の出力端子はテスト基板上でケーブルＬ１、Ｌ２でＡＤコンバータ１６、１７の入力端子にそれぞれ電気的に直結されている。
【００９１】
本実施例で、外部（本実施例ではＨＯＳＴ  Ｉ／Ｆ１１の外部）よりアナログ部のテストを行うモードに設定されると、信号処理回路１２はテストモードになり、半導体集積回路１０の外部よりデジタル信号入力端子（図示せず）を介してＩチャンネル、ＱチャンネルのＤＡコンバータ１４、１５にデジタルデータを入力できるようになる。
本実施例ではデジタルテスター１９から１０ビットのデータがＩチャンネル、Ｑチャンネルそれぞれに入力できるようになっている。
【００９２】
この状態でデジタルテスター１９より、無線ＬＡＮチップ４０として正常に受信できる範囲で最大のノイズを付加したデータを通常のベースバンド信号に加えたデータをＤＡコンバータ１４、１５に入力する。ＤＡコンバータ１４、１５はそのデータをアナログ信号に変換し、送出する。テスト基板上でＤＡコンバータ１４、１５とＡＤコンバータ１６、１７とが接続されているため、ＤＡコンバータ１４、１５から送出されたアナログ信号は、ＡＤコンバータ１６、１７に入力される。ＡＤコンバータ１６、１７から入力された信号は、デジタルデータに変換され、信号処理回路１２に送られ、ＦＦＴ回路１３を経由して復調される。復調時にＥＶＭ算出部４１でＥＶＭを算出し、算出されたＥＶＭ値はＨＯＳＴ  Ｉ／Ｆ１１経由で外部に出力される。
【００９３】
ここで、ＡＤコンバータ１６、１７が設計規格を満足するもの（良品）であれば、受信可能な範囲で最大のノイズが付加されていてもＥＶＭの値はある一定の値（閾値）より小さい値になり良品であると判定できる。
【００９４】
一方、ＤＡコンバータ１４、１５、ＡＤコンバータ１６、１７が設計規格を満足しないもの（不良品）であれば、受信可能な範囲で最大のノイズが付加されているデータに対し、さらにＤＡコンバータ１４、１５もしくはＡＤコンバータ１６、１７により発生するノイズの成分が加算されるため、ＥＶＭの値は閾値を超えるものになり、不良品であると判定できる。
【００９５】
以上において、本実施例によれば、無線ＬＡＮチップ４０において、従来外部に必要であった高額な信号解析装置が不必要になると同時に、期待値照合を行う時間を短縮できる。
【００９６】
尚、上記各実施例では半導体集積回路が無線ＬＡＮチップの場合で説明したが、本発明はこれに限定されるものではなく、ＤＡコンバータ、ＡＤコンバータ、及び信号処理回路を備え、通信を行うことができる半導体集積回路であってもよい。
【産業上の利用可能性】
【００９７】
本発明は、無線ＬＡＮ等の半導体集積回路、その試験装置、及びその試験方法に利用することができる。
【図面の簡単な説明】
【００９８】
【図１】本発明に係る半導体集積回路のアナログ部のテスト環境の実施例１を示す概念図である。
【図２】本発明に係る半導体集積回路のアナログ部のテスト環境の実施例２を示す概念図である。
【図３】本発明に係る半導体集積回路のアナログ部のテスト環境の実施例３を示す概念図である。
【図４】本発明に係る半導体集積回路のアナログ部のテスト環境の実施例４を示す概念図である。
【図５】従来の半導体集積回路のアナログ部のテスト環境の一例を示す概念図である。
【符号の説明】
【００９９】
１０    半導体集積回路（無線ＬＡＮチップ）
１１    ＨＯＳＴ  Ｉ／Ｆ（インターフェース）
１２    信号処理回路
１３    ＦＦＴ回路
１４、１５    ＤＡコンバータ（ＤＡＣ）
１６、１７    ＡＤコンバータ（ＡＤＣ）
１８    ＣＰＵ
１９    デジタルテスター
【図１】
2007127452.tif 000003
【図２】
2007127452.tif 000004
【図３】
2007127452.tif 000005
【図４】
2007127452.tif 000006
【図５】
2007127452.tif 000007