(57)【要約】【課題】半田接合における初期接合強度を高め、電子デバイス等を確実に半田接合し得るようにした、半田接合形成方法を提供する。【解決手段】基板２と、基板上に形成する電極層４と、電極層上に形成する半田層５と、を含む電子デバイス実装基板１において、予め、電子デバイスを半田層５に接合した電子デバイス実装基板１を、半田層５の融点よりも低温の熱処理温度にて熱処理を施すことにより、半田接合を形成する。電子デバイスの半田接合後に、半田層５を構成する半田を熱処理することによって、平衡状態として、初期接合強度を３０ＭＰａ以上にすることができる。電子デバイスの半田付け不良が低減され、電子デバイス実装における歩留まりが向上する。【選択図】図１
2007109829.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に形成される電極層と、該電極層上に形成される半田層と、を含む電子デバイス実装基板において、予め電子デバイスが上記半田層に接合された電子デバイス実装基板を、上記半田層の融点よりも低温の熱処理温度にて熱処理を施すことを特徴とする、半田接合形成方法。
【請求項２】
基板と、該基板上に形成される電極層と、該電極層上に形成される半田層とを含む電子デバイス実装基板への電子デバイスの半田接合形成方法であって、
上記電子デバイスを、上記半田層により半田接合する工程と、
上記半田層を、上記半田層の融点よりも低温の熱処理温度にて熱処理する工程と、を含むことを特徴とする、半田接合形成方法。
【請求項３】
前記半田接合を行なう温度が、３００℃以下であることを特徴とする、請求項１又は２に記載の半田接合形成方法。
【請求項４】
前記熱処理温度が、１２５℃以上であることを特徴とする、請求項１又は２に記載の半田接合形成方法。
【請求項５】
前記熱処理の時間が、２５時間以上であることを特徴とする、１又は２に記載の半田接合形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に設けた半田層へ半導体装置などの電子デバイスを接合する際の、半田接合形成方法に関する。
【背景技術】
【０００２】
通常、各種の電子部品はプリント基板上に形成される銅配線パターン上の所定箇所に搭載され、半田付けされて電子回路の結線を行っている。
しかしながら、プリント基板の材料として、紙フェノール樹脂、エポキシ樹脂、ガラスエポキシ樹脂などの各種樹脂が使用されている場合には、基板は低コストではあるが、放熱性がよくない。
【０００３】
特許文献１には、半導体搭載用回路基板の高密度実装化のために、Ａｌ，Ｃｕ等のパターニングされたメタルベース基板上に、絶縁フィラーを流し込んで、回路を形成するようにした半導体実装用回路基板が開示されている。この文献に記載された基板においては、絶縁フィラーとして、厚さ１００μｍのシリカ含有エポキシ樹脂を用い、この樹脂の上面にアルミニウム及び銅からなる箔が配線層として形成されている。
【０００４】
特許文献２には、ＡｌＮからなるセラミック基板上に、Ｃｕ等の導電層を貼付等により設けて、この導電層をパターンニングすることにより、回路を形成するようにした、ＩＣパッケージなどに用いることができる金属薄膜積層セラミック基板が開示されている。
【０００５】
上記の各種基板においては、さらに、導電層上に半田層を形成し、この半田層に半導体装置や抵抗やコンデンサなどの各種部品を半田接合により実装している。近年、半田層は、環境負荷低減のため、鉛（Ｐｂ）を含まない所謂Ｐｂフリー半田、例えば、Ａｕ−Ｓｎ、Ａｇ−Ｓｎ、Ｉｎ−Ｓｎ、Ｚｎ−Ｓｎなどの半田で形成することが提案されている。
【０００６】
サブマウント基板上に最上層が金（Ａｕ）からなる電極層を形成し、この電極層上に半田層をＡｕ−ＳｎなどのＰｂフリー半田で形成する場合、半田層が加熱されることにより一旦溶解し、その後急冷されて硬化する。このため、半田層を構成する半田自体が非平衡状態になりやすく、初期接合強度が不安定な状態になってしまうことが知られている。例えば、非特許文献１には、Ｐｂフリー半田を室温に放置しても平衡に達するまでには１０ケ月以上掛かることが、報告されている。
【０００７】
このため、Ｐｂフリー半田を用いて半田層を構成する半田自体が非平衡状態になりやすく、初期接合強度が不安定な状態になってしまうことが知られている。非特許文献２においては、Ｐｂフリー半田を用いた半導体レーザパッケージにおいて、半田接合後の熱サイクルによる負荷が加わった場合に、この熱サイクル負荷により、徐々に半田接合の接合強度が変化することが報告されている。したがって、半導体装置等の電子デバイスの実装時に、電子デバイスのＰｂフリー半田接合の初期接合強度が、比較的低くなってしまう。
【０００８】
【特許文献１】特許第３１５６７９８号公報
【特許文献２】特許第２７６２００７号公報
【非特許文献１】V. SIMIC and Z. MARINKOVIC, “Thin film interdiffusion of Au and Sn at room temperature", J. Less-Common Metals, 51, pp.177-179, 1977
【非特許文献２】J-H. Kuang 他５名, “Effect of Temperature Cycling on Joint Strength of PbSn and AuSn Solders in Laser Packages", IEEE Trans., Adv. Pack,  Vol.24, No.4, pp.563-568, 2001
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の半田接合において、半導体装置等の電子デバイスと半田層との接合強度を向上させるためには、３００℃以上の温度で接合することが好ましい。しかしながら、３００℃以上の温度で半田接合を行なった場合には、半導体装置や電子部品などの電子デバイスへの熱負荷が大きくなり、半導体装置のチップ自体等の損傷が生じる場合がある。
一方、３００℃以下の温度で半田接合を行なった場合には、電子デバイスへの熱負荷が小さくなるので、半導体装置のチップ自体等の損傷が生じる可能性は低くなるが、半田接合の初期接合強度が弱く、落下等により半田接合が外れてしまうおそれがあることから、電子部品を実装した基板の取扱いに注意が必要である。したがって、半田接合の接合強度を短期間に増大させることが課題となっている。
【００１０】
この発明は、以上の点に鑑み、半田接合における初期接合強度を高め、電子デバイス等が確実に半田接合され得るようにした、半田接合形成方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半田接合形成方法は、基板と、基板上に形成される電極層と、電極層上に形成される半田層と、を含む電子デバイス実装基板において、予め電子デバイスが半田層に接合された電子デバイス実装基板を、半田層の融点よりも低温の熱処理温度にて熱処理を施すことを特徴とする。
本発明の半田接合形成方法は、基板と、基板上に形成される電極層と、電極層上に形成される半田層とを含む電子デバイス実装基板への電子デバイスの半田接合形成方法であって、電子デバイスを、半田層により半田接合する工程と、半田層を、半田層の融点よりも低温の熱処理温度にて熱処理する工程と、を含むことを特徴とする。
【００１２】
上記構成によれば、半田層を構成する半田が、加熱による電子デバイスの接合後に、熱処理されることによって、電子デバイスの初期接合強度を向上させ、電子デバイスが確実に半田接合されることになる。したがって、電子デバイスの半田付け不良が低減され、電子デバイス実装における歩留まりが向上すると共に、電子デバイスを実装した基板の取扱いが容易になる。
【００１３】
上記構成において、半田接合を行なう温度は、好ましくは３００℃以下である。また、熱処理温度は、好ましくは１２５℃以上である。熱処理の時間は、好ましくは２５時間以上とする。
上記構成によれば、半田接合温度を３００℃以下とすることで、半導体装置のチップなどの損傷を防ぐことができる。そして、半田層の熱処理により電子デバイスの初期接合強度を３０ＭＰａ以上に高めることができる。
【発明の効果】
【００１４】
本発明によれば、電子デバイスの半田接合後に、半田層を構成する半田を熱処理することによって、初期接合強度を３０ＭＰａ以上とすることができる。これにより、電子デバイスの半田接合の初期接合強度が高められるので、電子デバイスが確実に半田接合されることになり、電子デバイスの半田付け不良が低減され、電子デバイス実装における歩留まりが向上する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面により詳細に説明する。各図において同一又は対応する部材には同一符号を用いる。
最初に、本発明の半田接合形成方法に用いる基板について説明する。
図１は、本発明の半田接合形成方法に用いる基板の構造を模式的に示す断面図である。図１に示すように、電子デバイス実装基板１は、サブマウント基板２の片面及び／又は両面に形成される電極層４と、この電極層４表面の所定箇所に形成される半田層５と、から構成されている。この半田層５は、密着層３を介して電極層４上に形成されてもよい。ここで、電極層４の所定箇所としては、発光ダイオードなどの場合には、全面でもよいし、電極パターンであってもよい。また、電極層４の一部には、金線を接続して電気回路を形成してもよい。
【００１６】
サブマウント基板２としては、熱伝導率の高い窒化アルミニウム（ＡｌＮ）、シリコンカーバイド（ＳｉＣ）、ダイヤモンドＩＩａなどを用いることができる。また、サブマウント基板２の側面にも、上記と同様な電極層を形成してサブマウント基板２の上面と下面を電気的に接続してもよい。
【００１７】
図２及び図３は、本発明の半田接合形成方法に用いる基板の別の例として、金属−セラミック複合基板の構造を模式的に示す断面図である。図２において、金属−セラミック複合基板１０は、金属基板１１と、この金属基板１１の表面及び裏面にてこの金属基板１１の全体を覆うように形成されたセラミック層１２，１２と、この表面側のセラミック層１２の一部または全面を覆うようにセラミック層１２の表面に形成された電極層１３と、この電極層１３表面の所定箇所１３Ａに形成された半田層１４と、から構成されている。
【００１８】
ここで、電極層１３の所定箇所１３Ａとしては、発光ダイオードなどの場合には、全面でもよい。また、半田層が形成されない電極層１３Ｂがあってもよい。この電極層１３Ｂにはパターンが形成されていてもよい。また、電極層１３Ｂの一部には、金線を接続して電気回路を形成してもよい。
【００１９】
金属基板１１の裏面側にも、電極層１３や半田層１４を設けてもよい。図３に示す金属−セラミック複合基板１０Ａの場合には、金属基板１１の裏面側に、セラミック層１２と電極層１３と半田層１４と、を順に積層した例を示している。また、上記金属基板１１とセラミック層１２との間及び／又は上記電極層１３と半田層１４との間には、成膜時の密着性を高めるために密着層を配置してもよい。密着層としては、チタンを好適に用いることができる。
【００２０】
上記金属基板１１としては、銅，アルミニウム等の金属からなるメタルベース基板が使用されることができる。このようなメタルベース基板は、例えば２００Ｗ／ｍＫ以上の熱伝導率を有していることが望ましい。
【００２１】
上記セラミック層１２は、金属基板１１との密着性が良好なセラミック薄膜、好ましくは熱抵抗が小さい窒化アルミニウム（ＡｌＮ）等の窒化物系セラミック薄膜を使用することができる。
【００２２】
本発明の半田接合形成方法に用いる電子デバイス実装基板１，１０の２例を説明したが、上記例示に限らず、電極層４，１３とその上部に形成される半田層５，１４を備え、電子デバイスが半田層５，１４により接合される、即ち実装できる基板であればどのような構造の基板でもよい。
【００２３】
電極層４，１３は、金属が望ましく、特に金（Ａｕ），白金（Ｐｔ），銀（Ａｇ），銅（Ｃｕ），鉄（Ｆｅ），アルミニウム（Ａｌ），チタン（Ｔｉ），タングステン（Ｗ）の何れか、あるいはこれらの金属の何れかを含む合金が使用され得る。
【００２４】
半田層５，１４には、鉛（Ｐｂ）を含まない、すなわちＰｂフリーハンダが望ましい。さらに好ましくは、銀，金，銅，亜鉛（Ｚｎ），ニッケル（Ｎｉ），インジウム（Ｉｎ），ガリウム（Ｇａ），ビスマス（Ｂｉ），アルミニウム，スズ（Ｓｎ）のうち、２種類以上の元素を含んだ半田を好ましく用いることができる。
【００２５】
密着層３は、サブマウント基板１との密着性が良好で、半田層５との相互拡散が生じにくい高融点の金属を使用することが好ましい。密着層３に用いる金属材料としては、チタン（Ｔｉ），Ｃｒ（クロム），Ｎｉ（ニッケル），Ｍｏ（モリブデン）などの何れか一つを主成分とする材料を用いることができる。また、Ｔｉ，Ｎｉ，Ｃｒ，Ｍｏの何れか一つの合金を主成分とする材料を用いて形成してもよい。
【００２６】
次に、本発明に用いる基板１や金属−セラミック複合基板１０による半導体装置の実装について説明する。
図４は、本発明のサブマウントに半導体装置を実装した構造を模式的に示す断面図である。図４に示すようにサブマウント１において、半導体装置７は半田層５ａにより半田接合をすることができる。
【００２７】
図５は、図３の金属−セラミック複合基板に半導体装置を実装した構造を模式的に示す断面図である。図５に示すように、本発明に用いる金属−セラミック複合基板１０において、半導体装置１５の下部電極１５Ａは半田層１４により金属−セラミック複合基板１０へ半田接合をすることができる。また、汎用的に使用されているＡｕ−Ｓｎ合金からなる半田層１４を用いた場合には、半導体装置１５はフラックス無しで半田接合をすることができる。
【００２８】
一方、図示するように、右側の電極層１３Ａとは絶縁され、かつ、半田層が形成されていない左側の電極層１３Ｂ上には、半導体装置１５の上部電極１５ＢをＡｕ線１６などによりワイヤーボンディングして接続することができる。
【００２９】
ここで、半導体装置７，１５とは、レーザーダイオード又は発光ダイオードのような発光素子、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタのような能動素子、集積回路などである。
なお、図４及び図５においては実装する電子部品として半導体装置７，１５を示しているが、受動素子や各種能動素子を含む、所謂電子デバイスであれば何でもよく、複数の電子デバイスが基板上の半田層５，１４に半田接合されてもよい。
【００３０】
ここで、半導体装置７，１５の下部の電極層４ａ，１３Ａへのハンダ接合は、詳細には以下のようにして行なわれる。
図６は、本発明の基板への半田接合形成方法における工程を順次に示すフローチャートである。基板としては、図２に示した金属−セラミック複合基板１０として説明するが、図１に示した電子デバイス実装基板１でも同様である。図６のフローチャートに示すように、ステップＳ１にて、まず半導体装置１５の下部電極１５Ａが、金属−セラミック複合基板１０の半田層１４上に載置される。
【００３１】
続いて、ステップＳ２にて、半田層１４が、ランプ加熱法等によって、例えば３００℃大気中雰囲気にて加熱され、半田層１４を構成する半田が溶解する。これにより、上記半田が半導体装置１５の下部電極１５Ａに接触し、いわゆる濡れた状態となる。加熱が終了すると、半田層１４を構成する半田は、次のステップＳ３で行なう熱処理温度まで降温されることで硬化し、半田接合される。このとき、上記半田層１４を構成する半田は、熱処理温度まで降温されても、初期接合強度が不安定な状態にある。この場合、熱処理温度までの降温は、早すぎると冷却中に半田層１４に歪みが入り、残留応力が発生するので好ましくない。熱処理温度までの降温は、例えば、加熱に用いる炉を所謂炉冷して行なってもよい。
【００３２】
また、半田接合した後で室温まで冷却して、その後、半田層１４または電子デバイス実装基板１，１０を、後述する熱処理温度まで昇温してもよい。
【００３３】
次に、ステップＳ３にて、半田層１４を、所定の熱処理温度で所定時間熱処理する。これにより、半田層１４を構成する半田の初期接合強度を向上させることができる。この場合、熱処理温度は、加熱に用いる炉を一定温度を保つように温度制御されることが好適である。
【００３４】
上記熱処理は、熱処理温度を２段階以上で行なってもよい。例えば、最初の熱処理温度を１５０℃とし、次に２００℃で行なうようにすることができる。また、最初の１２５℃以上の熱処理温度から所定の熱処理温度まで、半田層１４の融点を越えない温度領域で連続的に変化させてもよい。また、熱処理時間は、それぞれの熱処理温度を考慮して、最終的に半田接合の接合強度を３０ＭＰａ以上となるようにすればよい。好ましくは、３５ＭＰａ以上である。例えば、上記熱処理温度で熱処理した後、一度室温まで冷却した後、再度熱処理を施してもよい。熱処理は、半田接合に用いる加熱装置や、専用の熱処理用の電気炉などを用いた加熱装置により実施することができる。
【００３５】
上記ステップＳ１〜Ｓ３は、所定のガス雰囲気で行なうことが好ましい。このようなガスとして、大気、窒素のような不活性ガス、不活性ガスに水素などを混合したガスなどを用いることができる。また、予め、電子デバイス実装基板１，１０に電子デバイスを半田接合した後で、これらの基板に上記熱処理を施してもよい。このようにすれば、予め大量に作っておいた多数枚の基板に形成された半田接合の熱処理を一括処理、即ちバッチ処理を行うことができる。
【００３６】
半田層１４として、その融点が３００℃以下の組成を有するＡｕとＳｎからなる半田を用いた場合には、上記熱処理温度としては、例えば、１２５℃以上、２００℃以下とすることが好ましい。この熱処理温度においては、効果的に接合強度を向上させることができる。また、同一の熱処理温度で熱処理を施す場合には、熱処理時間として２５時間以上とすれば、半導体装置１５と半田層１４との初期接合強度を３０ＭＰａ以上とすることができ、後述するテープ剥離試験に耐える接合強度が得られる。したがって、低温で長時間熱処理を行なうことにより、半田層１４の残留応力を無くすことができる。そして、比較的高温で短時間の熱処理を行なう場合には、短時間で接合強度を向上させることができるので、量産性に優れた半田接合形成を実施することができる。
【００３７】
このようにして、熱処理により平衡状態とされた半田層５，１４を介して、半導体装置７，１５は、基板の電極層４，１３に対して半田接合されることにより、半田層５，１４の残留応力１４が低減し、半田層５，１４の組織の再配列が行なわれる。このため、半田接合の初期接合強度が安定するので、半田接合が確実に行なわれることになる。したがって、電子デバイスの実装工程における半田不良の発生が抑制され、電子デバイス実装の歩留まりが向上する。
【００３８】
上述した実施形態においては、上記セラミック層１２は、金属基板１１の表面全体に形成してもよい。
また、必要に応じて金属基板１１の表面の所定部分に形成してもよい。この場合には、セラミック層１２の堆積の前に、フォトリソグラフィー法でパターニングを施した後でセラミック層１２を堆積し、その後でパターニングに用いたレジスト膜をエッチングする、所謂リフトオフ法で、所定の領域にのみセラミック層１２を形成することができる。
また、所定部分が開口した金属マスクを金属基板１１の上に載置した状態で、セラミック層１２を堆積してもよい。この場合には金属マスクの開口部だけにセラミック層１２が形成される。
【００３９】
上述した実施形態においては、上記金属−セラミック複合基板１０は、片面基板として構成されているが、金属基板１１の表面側の片面だでけでなく裏面側にも、即ち両面に、セラミック層１２，電極層１３，半田層１４を設けてもよく、さらに必要に応じて、セラミック層１２と電極層１３との間に、セラミック層保護膜を挿入してもよい。
【実施例１】
【００４０】
以下、実施例に基づいて、本発明をさらに詳細に説明する。
最初に、実施例に用いた金属−セラミック複合基板の製造方法について説明する。
５０ｍｍ×５０ｍｍの大きさで、厚さが３００μｍであり、熱伝導率が３００Ｗ／ｍＫのＣｕからなる金属基板１１の両面を洗浄して表面清浄化を行ない、この金属基板１１の表面及び裏面全体に、厚さ１０μｍのＡｌＮからなるセラミック層１２をＰＶＤ法（物理蒸着法：ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）により形成した。ＰＶＤ法としては、スパッタ装置を用いた。ターゲットとしてＡｌを用い、さらに、窒素ガスを同時に供給することでＡｌＮ薄膜１２を堆積した。このＡｌＮ薄膜の熱伝導率は２００Ｗ／ｍＫであった。
次に、図１に示した金属−セラミック複合基板において、さらに、ＡｌＮ薄膜１２の表面及び裏面の全面にセラミック層保護膜となる、熱伝導率が２０Ｗ／ｍＫのＴｉを、真空蒸着装置により０．０５μｍ堆積した。
【００４１】
続いて、フォトリソグラフィー法によるパターニングを行うため、ＡｌＮ薄膜１２及びセラミック層保護膜を形成した金属基板１１の表面全体をスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行った。露光用のマスクは１ｍｍ角のサブマウント寸法で２５００個分を同時にパターニングできるように、マスクを設計した。
露光後、テトラメチルアミン系液現像液により、電極層１３となる部分のレジストを溶解し、セラミック層保護膜を露出させた。この際、金属基板１１の裏面側のセラミック層保護膜には、パターニングを施さなかった。
次に、真空蒸着装置により金属基板１１の表面及び裏面側のセラミック層保護膜に、熱熱伝導率が３１５Ｗ／ｍＫの金を蒸着した。そして、金属基板１１の表面側のセラミック層保護膜に形成したレジストパターンにリフトオフ工程を施した。具体的には、アセトンを用いてレジスト全体を溶解させることにより、電極層１３以外のＡｕを除去し、所定の電極層１３を形成した。電極層１３の厚さは０．１μｍであり、そのサイズは両面共に８００μｍ角であった。
【００４２】
続いて、電極層１３と同様にフォトリソグラフィー法および真空蒸着装置を用い、金属基板１１の表面に形成した電極層１３の一部に、厚さ５μｍの半田層１４をリフトオフ工程により形成した。半田層１４としては、熱熱伝導率が５０Ｗ／ｍＫで融点が２７８℃のＡｕ0.7 Ｓｎ0.3 を使用した。半田層１４のサイズは、半導体素子接合面が５００μｍ角、サブマウント接合面が８００μｍ角である。この際、金属基板１１の裏面側に設けたＡｕ層上の半田層１４には、パターニングを施さなかった。
【００４３】
最後に、得られた金属基板１１を、ダイシング装置を用いて１ｍｍ角に切断し、金属−セラミック複合基板を製造した。
【００４４】
この金属−セラミック複合基板に発光ダイオードを半田接合した。具体的には、金属−セラミック複合基板をランプ加熱し、大気雰囲気中において２８０℃で発光ダイオードの半田接合を行ない、半田接合の後、室温まで急冷した。次に、大気雰囲気中において、１２５℃で、それぞれ２５，５０，７５時間の熱処理を施し、実施例１の実装例とした。
【実施例２】
【００４５】
実施例２としては、熱処理温度を１５０℃とし、２５，５０，７５時間の熱処理を施した以外は実施例１と同様にして、発光ダイオードを実装した。
【実施例３】
【００４６】
実施例３としては、熱処理温度を１７５℃とし、２５，５０，７５時間の熱処理を施した以外は実施例１と同様にして、発光ダイオードを実装した。
【実施例４】
【００４７】
実施例４としては、熱処理温度を２００℃とし、２５，５０，７５時間の熱処理を施した以外は実施例１と同様にして、発光ダイオードを実装した。
【００４８】
次に、比較例について説明する。
（比較例）
実施例の半田接合後の熱処理を行なわないことを除いては、実施例と同様に発光ダイオードを、金属−セラミック複合基板に半田接合した。
【００４９】
次に、実施例１〜４及び比較例の半田接合の接合強度をテープ剥離テストにより調べた。テープ剥離テストは、一般に金属の密着強度測定に用いられる手法と同じであり、使用するテープは、一定の粘着力を持つものを使用した。接合した発光ダイオードの半田接合のうち、テープ剥離テストにより剥離の起こったものを半田接合不良とし、サンプル数に対する半田接合不良個数の割合をテープ剥離率（％）とした。ここで、サンプル数は実施例及び比較例共に各２０個とした。なお、実施例１〜４の何れの場合にも、上記半田接合時にチップの損傷は生じなかった。
【００５０】
表１は実施例１のテープ剥離率（％）を示す表である。表１に示すように、熱処理温度が１２５℃の実施例１のテープ剥離率は、熱処理時間が２５時間では１０％であったが、熱処理時間が５０時間及び７５時間の場合には、テープ剥離が生じないことが分かった。実施例２〜４では、熱処理時間が２５時間、５０時間及び７５時間の何れの場合にも、テープ剥離が生じないことが分かった。
一方、比較例の場合には、テープ剥離率が１５％であり、実施例１〜４よりもテープ剥離が生じやすいことが分かった。このように、比較例では２８０℃の半田接合だけでは、少なからずテープ剥離が生じた。
【表１】
2007109829.tif 000003
【００５１】
次に、実施例１〜４及び比較例において、上記テープ剥離テストで剥離しなかったサンプルを使用して、発光ダイオードチップのダイシェアせん断試験を行ない、所謂チップせん断強度を測定した。ダイシェアせん断試験は、ＭＩＬ規格（ＭＩＬ−ＳＴＤ−８８３Ｃ、Ｍｅｔｈｏｄ  ２０１９．４）に準拠して行ない、各条件Ｎ数＝１０とし、その平均値からチップせん断強度を得た。
【００５２】
表２は、実施例１〜４の熱処理に対するダイシェアせん断試験により測定したチップせん断強度（ＭＰａ）を示す表である。
表２から明らかなように、実施例１〜４においては、熱処理時間を増すにつれて、チップせん断強度が増大することが分かった。具体的には、実施例１（熱処理温度＝１２５℃）のチップせん断強度は、熱処理時間を２５，５０，７５時間とした場合に、それぞれ、２８．３ＭＰａ，３０．１ＭＰａ，３０．２ＭＰａと増大し、ほぼ５０時間の熱処理で３０ＭＰａ以上のチップせん断強度を得た。
【表２】
2007109829.tif 000004
【００５３】
実施例２（熱処理温度＝１５０℃）のチップせん断強度は、熱処理時間を２５，５０，７５時間とした場合に、それぞれ、３１．３ＭＰａ，３５．２ＭＰａ，３６．３ＭＰａと増大し、２５時間以上の熱処理で３１ＭＰａ以上のチップせん断強度が得られることが分かった。
【００５４】
実施例３（熱処理温度＝１７５℃）のチップせん断強度は、熱処理時間を２５，５０，７５時間とした場合に、それぞれ、３５．３ＭＰａ，３６．３ＭＰａ，３６．５ＭＰａと増大し、２５時間以上の熱処理で３５ＭＰａ以上のチップせん断強度が得られることが分かった。
【００５５】
実施例４（熱処理温度＝２００℃）のチップせん断強度は、熱処理時間を２５，５０，７５時間とした場合に、それぞれ、３２．２ＭＰａ，３１．３ＭＰａ，３２．８ＭＰａとほぼ同じになり、２５時間以上の熱処理で約３１ＭＰａ以上のチップせん断強度が得られることが分かった。
【００５６】
この結果から明らかなように、半田層として融点が２７８℃のＡｕ0.7 Ｓｎ0.3 を用いた場合には、実施例１においては、熱処理温度を１２５℃とし、熱処理時間をほぼ５０時間以上とすれば、３０ＭＰａ以上のチップせん断強度が得られた。さらに、実施例２〜４の熱処理温度がそれぞれ１５０℃，１７５℃，２００℃では、熱処理時間を２５時間以上とすれば、３０ＭＰａ以上のチップせん断強度が得られた。
【００５７】
一方、比較例のチップせん断強度は、２７．７ＭＰａであった。
【００５８】
上記実施例及び比較例によれば、実施例の半田接合形成方法によれば、接合強度を、確実に３０ＭＰａ以上に向上できることが判明した。
【００５９】
上述した実施形態においては、電子デバイスとして半導体装置１５を実装する場合について説明したが、これに限らず、裏面電極を有する半導体装置や回路部品等の電子デバイスであれば適用でき、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。例えば、半導体装置は発光ダイオードなどにに限定されることなく、また、金属基板１１として、Ｃｕ，Ａｌを使用した場合について説明したが、これに限らず、金属基板１１は、他の金属から構成されていてもよいし、基板はサブマウントや他の基板でもよい。また、上述した実施形態においては、セラミック層１２は、ＡｌＮから構成されているが、これに限らず、他のセラミック材料から構成されていてもよい。さらに、電極層４，１３や半田層５，１４のパターンは、目的の回路構成となるように適宜に設計すればよい。
【図面の簡単な説明】
【００６０】
【図１】本発明の電子デバイス実装に用いる基板の構造を模式的に示す断面図である。
【図２】本発明の電子デバイス実装に用いる金属−セラミック複合基板の構造を模式的に示す断面図である。
【図３】本発明の電子デバイス実装に用いる金属−セラミック複合基板の構造を模式的に示す断面図である。
【図４】本発明のサブマウントに半導体装置を実装した構造を模式的に示す断面図である。
【図５】図３の金属−セラミック複合基板に半導体装置を実装した構造を模式的に示す断面図である。
【図６】本発明の金属−セラミック複合基板の半田接合形成方法における工程を順次に示すフローチャートである。
【符号の説明】
【００６１】
１：電子デバイス実装基板
２：サブマウント基板
３：密着層
４，１３：電極層
５，１４：半田層
７，１５：半導体装置
１０：金属−セラミック複合基板
１１：金属基板
１２：セラミック層（セラミック薄膜）
１５Ａ：半導体装置の上部電極
１５Ｂ：半導体装置の下部電極
１６：Ａｕ線
【図１】
2007109829.tif 000005
【図２】
2007109829.tif 000006
【図３】
2007109829.tif 000007
【図４】
2007109829.tif 000008
【図５】
2007109829.tif 000009
【図６】
2007109829.tif 000010