(57)【要約】      （修正有）【課題】スイッチング素子を高速に駆動することでスイッチング損失を低減し、さらにスイッチング素子の制御電圧を安定化させる技術を提供する。【解決手段】出力電圧レベルをN（Ｎは３以上の整数）個有し、共振動作によりゲートを充放電させるゲート駆動回路において、前記出力電圧レベルを順次切換える切換え手段を有し、いずれかの電圧レベルから次の電圧レベルへの切換え時点を出力電圧レベルの変化後に発生する共振電圧の変化率が零付近となる時点とする。【選択図】図３
2007282326.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧レベルをN（Ｎは３以上の整数）個有し、共振動作によりゲートを充放電させるゲート駆動回路において、前記出力電圧レベルを順次切換える切換え手段を有し、いずれかの電圧レベルから次の電圧レベルへの切換え時点を出力電圧レベルの変化後に発生する共振電圧の変化率が零付近となる時点とすることを特徴とするゲート駆動方式。
【請求項２】
上記ゲート駆動回路とスイッチング素子のゲート間にスイッチと電流抑制器の並列回路を挿入することを特徴とする請求項１に記載のゲート駆動方式。
【請求項３】
上記ゲート駆動回路の出力電圧が第Ｎの電圧レベルに変化した後に上記スイッチをオンからオフに切換えることを特徴とする請求項２に記載のゲート駆動方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動形の半導体素子を高速にオンまたはオフさせるゲート駆動方式に関する。
【背景技術】
【０００２】
図８に従来の技術を用いたゲート駆動回路例を、図９にその動作波形例を示す。図８において、スイッチング素子１のゲートとゲート駆動回路２の出力との間にリアクトル３と抵抗6の直列回路が接続される。スイッチング素子１を制御するためにゲート駆動回路2から異なる２つの電圧レベルを持つ信号が出力され、スイッチング素子１をオンまたはオフさせる。図９に示すようにゲート駆動回路2の出力電圧を零からVGに変化させることでスイッチング素子1をオンさせ、逆にVGから零に変化させることでスイッチング素子1をオフさせる。
【０００３】
しかし、このような構成でのゲート・ソース間波形は、ターンオン時およびターンオフ時共にリアクトル３とスイッチング素子のゲート・ソース間容量との共振により、振動波形となる。この振動を抑制するための方法として、抵抗６が用いられるが、振動を抑制するためには大きな抵抗値が必要となる。抵抗値が大きいとゲート電圧の立上げ時間や立下げ時間が大きくなり、高速に駆動することが困難となる。また、高周波でゲート・ソース間容量の充放電を行うと抵抗での損失が大きくなり駆動電力の増大と装置の変換効率の低下を引き起こす結果となる。以上の内容の詳細は特許文献１に記載されている。
【特許文献１】特開平３−６５０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように、従来技術では、ゲート駆動回路2とスイッチング素子1との間にはゲート・ソース間電圧の充電電流を抑制する抵抗６が挿入され、さらにゲート駆動回路2とスイッチング素子1との間の配線によってインダクタンス3が生じる。スイッチング素子１を高速に駆動し、スイッチング素子1で発生するスイッチング損失を低減させるためには、抵抗6の値を小さく設定し、急速にゲート・ソース間の電圧を充放電する必要がある。しかし、抵抗6の値が小さいとゲート・ソース間容量と3とで共振が発生し、図９に示すようにターンオン時ではゲート・ソース間電圧vGSのオーバーシュート、ターンオフ時ではアンダーシュートが発生する。このオーバーシュートやアンダーシュートにより、ゲート・ソース間電圧は耐圧を超え、スイッチング素子1を破損してしまう恐れがある。また、共振電圧により、スイッチング素子1の動作が不安定となり、オンとオフを高速に繰り返してしまい、スイッチング損失が増加するなどの課題が生じる。さらに、抵抗6の値を小さく設定すると、ノイズによってゲート電圧vGSが変化してしまい、スイッチング素子1が誤動作してしまう。
【０００５】
また、特許文献１では、共振動作によってスイッチング素子のスイッチング周波数とオン・オフ時間が決定される。例えば、スイッチング素子は、共振動作しているゲート電圧VG’が閾値電圧Vth以上の期間でオンし、ゲート電圧VG’が閾値電圧Vth以下の期間でオフとなる。ここで、共振周期はゲート直列インダクタンスLG2や配線インダクタンスLGのインダクタンス成分とゲート・ソース間容量CGSのコンデンサ容量によって決定され、動作中に変化させることはできない。従って、共振周期は一定であり、スイッチング素子のスイッチング周波数やオン・オフ時間比を自由に制御することができない。
【０００６】
以上の説明から本発明の課題は、スイッチング素子を高速に駆動することでスイッチング損失を低減し、さらにスイッチング素子の制御電圧を安定化させる技術を提供することである。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために、第1の発明においては出力電圧レベルをN（Ｎは３以上の整数）個有し、共振動作によりゲートを充放電させるゲート駆動回路において、前記出力電圧レベルを順次切換える切換え手段を有し、いずれかの電圧レベルから次の電圧レベルへの切換え時点を出力電圧レベルの変化後に発生する共振電圧の変化率が零付近となる時点とする。
【０００８】
第２の発明においては、上記ゲート駆動回路とスイッチング素子のゲート間にスイッチと電流抑制器の並列回路を挿入する。
【０００９】
第３の発明においては、上記ゲート駆動回路の出力電圧が第Ｎの電圧レベルに変化した後に上記スイッチをオンからオフに切換える。
【発明の効果】
【００１０】
本発明では、スイッチング素子を高速に駆動することができ、スイッチング損失を低減させることができる。その結果、装置の効率が向上し、冷却部品を小形化することができる。さらに、スイッチング素子のスイッチング周波数やオン・オフ時間比は回路の共振周期に制限されないので、制御性能を向上させることができる。また、ゲート・ソース間電圧の振動を抑制することができ、ノイズによる誤動作を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明の要点は、共振動作によりゲートを充放電するゲート駆動回路の出力電圧レベルをＮ（Ｎは３以上の整数）個とし、出力電圧レベルを順次切換えることによりオーバーシュートやアンダーシュートをなくすることである。
【実施例１】
【００１２】
図１および図３に本発明の第1の実施例を、図２にその動作図を、各々示す。図１の回路構成はゲート駆動回路1とスイッチング素子2のゲートとの間にリアクトル３が接続された構成である。図３はゲート駆動回路２の出力レベルが3個の時のゲート駆動回路例である。ここで、従来回路に用いられていたゲート・ソース間容量の充電電流を抑制する抵抗は接続されていない。ここで、リアクトル３はゲート駆動回路2とスイッチング素子1のゲートを接続する配線のインダクタンス成分でも良く、意図的にインダクタンス成分を有する部品（リアクトル、配線など）を挿入してもよい。
【００１３】
図３に出力レベルが3個の時のゲート駆動回路の出力レベル切換え回路例を示す。ゲート駆動用電源１０と１１を直列接続した電源部の各点の電圧をスイッチ７から９で出力する構成である。即ち、スイッチ７がオンの時は電圧零が、スイッチ８がオンの時は電圧VGMが、スイッチ９がオンの時は電圧＋VGがゲート駆動回路の出力となる。図４はスイッチ７〜９を順次切換える時のタイムチャートである。ターンオン時は、零→＋VGM→＋VGの順にゲート駆動回路２の出力に電圧が出力される。また、ターンオフ時は、＋VG→＋VGM→零の順にゲート駆動回路２の出力に電圧が出力される。
【００１４】
図２に示すターンオン時のように時刻t1の時点でゲート駆動回路2の出力電圧を零から＋VGMに変化させると、リアクトル3とスイッチング素子1のゲート・ソース間容量で共振する。しかし、＋VGMの電圧レベルをゲート・ソース間電圧VGSの目標値＋VGより低い電圧に設定することで、オーバーシュートすることなく、急速にゲート・ソース間容量を充電し、VGSを増加させることができる。例えば、ゲート駆動回路2とスイッチング素子1の間の抵抗成分が零の場合、＋VGM=＋VG/2とすることで、VGSは急速に＋VGまで増加し、VGS =＋VGの時点t2でVGS の変化率は零となる。この時点でゲート駆動回路2の出力電圧を＋VGMから＋VGに変化させることで、VGS は共振することなく、VGS=＋VGの状態を保つことができる。ターンオフ時の動作はターンオン時の動作と逆の順序にすることによって、ゲート・ソース間容量を急速に放電させることができる。以上のように駆動することにより、スイッチング素子1を高速に駆動することができ、スイッチング損失を低減することができる。
【００１５】
ここで、ターンオン時の動作とターンオフ時の動作はスイッチング周期と比較して、非常に短い時間で行われ、スイッチ7がオンしている期間はスイッチング素子1がオフし、スイッチ9がオンしている期間ではスイッチング素子1がオンする。従って、特許文献1のように回路定数によって決まる共振周期に制限されることなく、スイッチン周波数やオン・オフ時間比を自由に調整でき、制御性能を向上させることができる。
【実施例２】
【００１６】
図５に、本発明の第２の実施例を、図６にスイッチ７〜９、１２、１３を切換える時のタイムチャートを示す。本実施例は第１の実施例において、ゲート駆動電圧をオン時は＋VG、オフ時は−VGに駆動する場合の実施例である。オフ時−VGであるゲート電圧をターンオン動作で＋VGまで順次切換える動作とオン時＋VGである電圧をターンオフ動作で−VGまで順次切換える動作である。ターンオン時の動作は、スイッチ１３がオンの状態からスイッチ１２→スイッチ7→スイッチ８→スイッチ９の順に切換えることにより、ゲート駆動回路２の出力電圧は、−VG→−VGM→零→＋VGM→＋VGとステップ状に変化する。ターンオフ時の動作はスイッチ９がオンの状態からスイッチ８→スイッチ７→スイッチ１２→スイッチ１３の順に切換えることにより、ゲート駆動回路２の出力電圧は＋VG→＋VGM→零→−VGM→−VGとステップ状に変化する。このように駆動することにより、第１の実施例と同じようにターンオン時のオーバーシュートやターンオフ時のアンダーシュートがなく、高速にスイッチング素子１を駆動することができる。
【００１７】
尚、本実施例のゲート駆動回路２の出力電圧は、−VG→−VGM→零→＋VGM→＋VGとステップ状に変化する場合であるが、図5におけるスイッチ７を省略して、ゲート駆動回路２の出力を−VG→−VGM→＋VGM→＋VGとなるように変化させるとさらに高速な駆動が可能となる。
【実施例３】
【００１８】
第１の実施例と第２の実施例では抵抗成分を零としたが、実際の配線には抵抗成分がある。また、スイッチング素子1のゲート・ソース間容量は各素子においてばらつきがあり、VGSの共振状態もばらつく。従って、VGSの変化率が零となるt2の時点を正確に把握するのは困難であり、t2がずれることによってVGSの共振を完全に抑制できなくなる。そこで、図７ではゲート駆動回路2とスイッチング素子1のゲートとの間にスイッチ4と電流抑制器5の並列回路を挿入している。この電流抑制器5は抵抗や過飽和リアクトルなどの小形な部品で実現できる。ここで、時刻t2まではスイッチ4をオンしておくことによって、請求項1と同様の動作となり、VGSを急速に充電または放電させることができる。
【００１９】
さらに、時刻t2以降にスイッチ4をオフすることによって、共振電流は電流抑制器5を流れるので、VGSの共振は減衰する。また、ゲート駆動回路2とスイッチング素子1のゲートとの間の抵抗成分が小さいと、スイッチング素子1が外部からのノイズによって再び共振する可能性がある。スイッチ4をオフすることによってスイッチング素子1のゲートとゲート駆動回路2間の抵抗成分が増加し、ノイズによって引き起こされる共振を抑制することができる。このように、高速にスイッチング素子1を駆動することでスイッチング損失を低減し、ゲート・ソース間電圧の共振を抑制するとともにノイズによる誤動作を抑制することができる。
【産業上の利用可能性】
【００２０】
本発明は、高周波スイッチングを必要とするスイッチング電源、ＤＣ−ＤＣコンバータ、高周波電源などへの適用が可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施例を示す回路図
【図２】図１の動作を示す波形図
【図３】図１のゲート駆動回路の詳細回路例
【図４】図３の動作タイムチャート
【図５】本発明の第２の実施例を示す回路図
【図６】図５の動作タイムチャート
【図７】本発明の第３の実施例を示す回路図
【図８】従来の回路例
【図９】図８の動作波形例
【符号の説明】
【００２２】
１・・・スイッチング素子          ２・・・ゲート駆動回路
３・・・リアクトル          ４、７〜９、１２、１３・・・スイッチ
５、６・・・抵抗          １０、１１、１４、１５・・・ゲート駆動電源          
【図１】
2007282326.tif 000003
【図２】
2007282326.tif 000004
【図３】
2007282326.tif 000005
【図４】
2007282326.tif 000006
【図５】
2007282326.tif 000007
【図６】
2007282326.tif 000008
【図７】
2007282326.tif 000009
【図８】
2007282326.tif 000010
【図９】
2007282326.tif 000011