(57)【要約】      （修正有）【課題】半導体パッケージにおいて、多層配線基板やチップにかかる熱応力を緩和し、それぞれの変形及び破損を防ぎ信頼性の高い半導体パッケージを提供する。【解決手段】絶縁樹脂層と導体層とを積層した多層配線基板２と、多層配線基板２の一方の面にハンダバンプ４を介して電気的に接合された半導体チップ１と、該ハンダバンプ４を被覆し多層配線基板２と半導体チップ１との接合面に充填されたアンダーフィル５と、多層配線基板の半導体チップ１接合面に多層配線基板２を支持可能に接着されたスティフナ３とを備えた半導体パッケージであって、スティフナ３は、半導体チップ１を内部に収納可能な枠形状であり、スティフナ３の内枠と半導体チップ１外周との最も近接した距離は、０．５ｍｍ以上から２．９ｍｍ以下の範囲である半導体パッケージ。【選択図】図１
2007305652.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂層と導体層とを積層した多層配線基板と、多層配線基板の一方の面にハンダバンプを介して電気的に接合された半導体チップと、該ハンダバンプを被覆し多層配線基板と半導体チップとの接合面に充填されたアンダーフィルと、多層配線基板の半導体チップ接合面に多層配線基板を支持可能に接着されたスティフナとを備えた半導体パッケージであって、スティフナは、半導体チップを内部に収納可能な枠形状であり、スティフナの内枠と半導体チップ外周との最も近接した距離は、０．５ｍｍ以上から２．９ｍｍ以下の範囲であることを特徴とする半導体パッケージ。
【請求項２】
前記スティフナの備える内枠は、半導体チップ外周に沿った直線部分を備え、半導体チップ外周とスティフナ内枠との直線部分の最も近接した距離は、０．５ｍｍ以上から２．９ｍｍ以下の範囲であることを特徴とする請求項１記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと多層配線基板とを電気的な接続を行うハンダバンプ、及びそれらの間に充填されるアンダーフィルによって構成される半導体パッケージであり、特にスティフナに関する。
【背景技術】
【０００２】
図５は、従来の半導体パッケージの構造の事例を模式的に示す側断面図である。
【０００３】
図５では、多層配線基板上１２に形成された入出力用パッド上のハンダバンプ１４と、半導体チップ１１の入出力端子の電極とをアライメントしてマウントしたあと、ハンダリフローすることによりハンダ材を融かし、電気的に接続される。そして、その間隙にアンダーフィルを充填し、熱により硬化して図５に示す構造が完成する。
【０００４】
しかし、加熱処理時に多層配線基板に反り等の変形が生じると、半導体チップのマウント時やハンダリフロー工程で半導体チップの位置がずれたり、部分的にハンダボールが接合されないという問題が発生する。また、接合したとしても、その後の温度サイクル試験（ＴＣＴ）において規格に絶えうる基板数が減少するか、又は合格してもこの変形により半導体チップや多層配線基板へのダメージを蓄積した基板数が増加する結果、経時変化による断線を引き起こすことが予測される。その対策として、この実装工程、又は後のマザーボードの接続時の信頼性の向上を目的とする、剛性のある支持体として金属枠（スティフナ）をつけて多層配線基板の形状保持を施してきた（特許文献１参照）。
【０００５】
最近、多層配線基板の薄型化が進み、尚、半導体パッケージの変形する問題は深刻化している。それぞれの変形は半導体チップやアンダーフィル、多層配線基板のそれぞれの熱膨張率の違いから製造過程において受ける熱履歴により熱応力が生じ、多層配線基板や半導体チップの変形及び破壊が発生していると考えられる。
【０００６】
高密度化実装及び微細化配線への加速により、スティフナの外枠は小形化されるなか、その内枠を半導体チップに近接させることにより、スティフナ幅をより広くする工夫が必要となっている。また、スティフナの内枠を半導体チップへ近接させることにより、熱応力を緩和する工夫が必要となっている。
【０００７】
熱応力を緩和するために、剛性のあるスティフナを接着して形状保持をしてきたが、半導体チップと多層配線基板の変形はまだ大きく実装信頼性の高いものと言えない。
【０００８】
以下に公知文献を記す。
【特許文献１】特許第３１８０６２３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上のことから本発明の課題は、多層配線基板やチップにかかる熱応力を緩和し、それぞれの変形及び破損を防ぎ信頼性の高い半導体パッケージを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る発明は、絶縁樹脂層と導体層とを積層した多層配線基板と、多層配線基板の一方の面にハンダバンプを介して電気的に接合された半導体チップと、該ハ
ンダバンプを被覆し多層配線基板と半導体チップとの接合面に充填されたアンダーフィルと、多層配線基板の半導体チップ接合面に多層配線基板を支持可能に接着されたスティフナとを備えた半導体パッケージであって、スティフナは、半導体チップを内部に収納可能な枠形状であり、スティフナの内枠と半導体チップ外周との最も近接した距離は、０．５ｍｍ以上から２．９ｍｍ以下の範囲であることを特徴とする半導体パッケージである。
【００１１】
本発明の請求項２に係る発明は、前記スティフナの備える内枠は、半導体チップ外周に沿った直線部分を備え、半導体チップ外周とスティフナ内枠との直線部分の最も近接した距離は、０．５ｍｍ以上から２．９ｍｍ以下の範囲であることを特徴とする請求項１記載の半導体パッケージである。
【００１２】
本発明によれば、半導体チップと多層配線基板とその間を充填しているアンダーフィルとに掛かる熱応力を緩和するためのスティフナを用いて形状保持をするために、スティフナの内枠を半導体チップの外周に近接させ、すなわち、そのスティフナ幅を広げ、剛性の強化により多層配線基板の変形および破壊の少ない半導体パッケージを発明した。
【発明の効果】
【００１３】
本発明の半導体パッケージの構造にすれば、表１の結果に示すように、実施例１〜５の事例、すなわちチップ−スティフナ間距離が近ければ近いほど多層配線基板の変形量が小さくなり、チップ実装が可能な良好な半導体パッケージを得ることが出来た。
【００１４】
また、比較例１〜８のようにチップ−スティフナ間距離が離れると、多層配線基板の変形量が大きく、チップ実装が出来ないものが現れる。そして、チップ実装できたとしても、変形量は大きくなる事がわかる。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体パッケージの構造を一実施形態に基づいて以下説明する。
【００１６】
図１は、本発明の半導体パッケージの構造の一実施例を模式的に示す側断面図である。
【００１７】
図１に示す半導体パッケージの構造は、多層配線基板２にスティフナ３を接着剤６により貼りつけ、熱硬化する。多層配線基板２上に形成してあるハンダバンプ４に半導体チップ１をマウントし、リフロー炉へ投入し、溶融し固着、その間隙に充填したアンダーフィル５からなる構造である。半導体チップ１の実装では、多層配線基板側からのコプラナリティ測定等の工程内評価を行い、放熱冷却し、アンダーフィル５を充填後、熱硬化する場合もあり、アンダーフィルがスティフナに接触しないこと等を確認する場合もある。なお、必要の場合では、放熱補強板（リッド）を接着してもよい。前記コプラナリティとは、変形量の測定を行い、レベリングかけて最大値と最小値の差であり、すなわち多層配線基板の平面度であり、以下に説明する。
【００１８】
コプラナリティ測定法は、触針式の測定装置、例えば、ＤＥＫＴＡＫ、サーフコーダを使用して、多層配線基板２上に形成してある複数のハンダバンプ４の表面の高さを測定する。ハンダバンプ上を対角方向に選択し、該一対のハンダバンプの高さ差を測定し、同様の測定を全てのハンダバンプに繰り返し、その測定値の最大値と最小値の差を多層配線基板の反り量とする。すなわちコプラナリティ測定法は、基板の反り量を測定する方法に近似した方法であり、触針により基板表面に接触させて、基板の反りを測定する。
【００１９】
本発明で用いるスティフナは、半導体チップを内部に収納可能な枠形状をしている。スティフナが半導体パッケージ用基板に接着されると、半導体チップの外周とスティフナの内枠は、内部に収納すた半導体チップと最も近接した距離が０．５ｍｍ以上２．９ｍｍ以
下の範囲となる。スティフナと半導体チップとの最も近接した距離がこの範囲にあると、多層配線基板と半導体チップとの間の変形を抑えつつ、熱変形によるスティフナと半導体チップとの干渉を抑えることができる。本発明では、最も近接した距離がこの範囲にあればよく、スティフナ内枠と半導体チップとの距離は、例えば半導体チップのコーナー部では２．９ｍｍより遠くに離れていてもよい。
【００２０】
スティフナの内枠形状としてはなめらかな曲面やのこぎり型、波型、直線で取り囲まれた、円形、方形等を挙げることができるが、好ましくは半導体チップの外形に沿った直線部分を備えた方形状であることが好ましい。通常半導体チップは正方形、若しくは長方形であるため、スティフナの内枠もこれら方形の四辺に対応した直線部分を備えた形状とする。ここで、当該半導体チップ外周とスティフナの内枠直線部分との最も近接した距離とは、スティフナ内枠直線部分の任意の一点から半導体チップまでの最短距離を指す。より好ましくは、直線部分を備えたスティフナ内枠は半導体チップのコーナー部に対応する部分、すなわち直線の交わる部位に切り込みを備えてもよい。多層配線基板の熱変形による応力の集中を分散し、スティフナ内枠のコーナー部の破壊を防ぐからである。
【００２１】
半導体チップとスティフナ間距離が、０．３〜８．０ｍｍ範囲で、複数の条件を振り半導体チップを実装する実験を実施した。０．４ｍｍ以下の場合では、アンダーフィル５がスティフナに接触してしまった。また、３．０〜８．０ｍｍの場合では、多層配線基板２の変形量が大きいためチップ実装が出来ない場合が生じた。本発明では、半導体チップとスティフナ間距離を近接させて、多層配線基板を支持可能となる接着されたスティフナを配置した構造とし多層配線基板の変形を押さえる半導体パッケージの構造とした。
【００２２】
図１の本発明の半導体パッケージの構造は、多層配線基板２上のハンダバンプ４に半導体チップ１をマウントし、半導体チップ１の外周に枠形状のスティフナ３が接着されている。半導体チップ１の実装での多層配線基板２の変形は、半導体チップ１に四方の外周をスティフナ３で囲い込むように接着させて、金属からなるスティフナ３の基板強度により多層配線基板２を支持する構造である。従って、スティフナ幅９は、広くして、半導体チップとスティフナの隙間８は狭くした。
【００２３】
以上、本発明を図１に示す半導体パッケージ構造に基づいた説明をしたが、本発明はこのような態様のものに限定されるものではない。実装の順序や接着形式等の異なるものであっても良い。
【００２４】
図２は、本発明の半導体パッケージの構造の一実施例のスティフナの形状を示す上面図である。本発明のスティフナでは、半導体チップを内部に収納可能な枠形状であり、スティフナの内枠と半導体チップ外周との距離を最少距離まで近接する形状にした。すなわち、半導体チップとスティフナ間距離は、０．５ｍｍ〜２．９ｍｍの範囲に制限し、スティフナ幅をより広くした効果により多層配線基板側からのコプラナリティを制御するものである。図２では、スティフナの内枠の形状を四角形とし、破線枠に半導体チップをマウントする。半導体チップとスティフナの隙間８は、同じ距離であり、その隙間幅は、均等となる。すなわち、半導体チップとスティフナ間の近接距離７は、０．５ｍｍ〜２．９ｍｍの範囲で適宜に最適化する。
【００２５】
図３は、本発明の半導体パッケージの構造の一実施例のスティフナの形状を示す上面図である。図３では、スティフナの内枠の形状を切り込み等を用いて複雑化し、破線枠に半導体チップをマウントする。半導体チップとスティフナの隙間８は、不均等となる。すなわち、半導体チップとスティフナ間の近接距離７は、０．５ｍｍ〜２．９ｍｍの範囲で適宜に最適化、且つ必要場所には空隙を持つ形状とする。図２では、スティフナの内枠の四隅に正方形の切り込みを持たせた形状である。また、図２において、正方形の切り込みを
内枠の直線部に持たせた形状等、スティフナの内枠の形状を工夫することが好ましい。
【００２６】
図２、３のスティフナの場合では、半導体チップとスティフナの隙間８は最小間隙であり、且つスティフナ幅は広く形成する形状に工夫した。従って、半導体チップ１の近傍までスティフナの内枠が近接して配置され、スティフナ幅は広く確保されている。本発明の半導体パッケージの構造は、熱応力を緩和する、剛性のある金属枠のスティフナを多層配線基板に支持可能となるように接着されたものである。
【００２７】
本発明の実施例を以下に説明する。なお実施例１〜５と、及び比較例１〜８を実施したうち、実施例１、実施例２、比較例１のみ詳細に説明する。他の条件に関しては、表１に結果と共にまとめた。
【実施例１】
【００２８】
多層配線基板２にスティフナ用接着剤６を貼り、図２に示したスティフナを貼り合わせてオーブンにて硬化し、半導体チップ１を載せてピーク温度２６０℃でリフローし、冷却後、多層配線基板側からのコプラナリティを測定した。２０３．８μｍであった。このときの半導体チップサイズは２５ｍｍ□、多層配線基板は４５ｍｍ□、スティフナの外形サイズは４５ｍｍ□、スティフナの幅は９．５ｍｍであり、半導体チップとスティフナ間距離は０．５ｍｍである。
【実施例２】
【００２９】
多層配線基板２にスティフナ用接着剤６を貼り、図３に示したスティフナを貼り合わせてオーブンにて硬化し、半導体チップ１を載せてピーク温度２６０℃でリフローし、アンダーフィル５を充填後、硬化し、多層配線基板側からのコプラナリティを測定した。２２０．４μｍであった。このときの半導体チップサイズは２５ｍｍ□、多層配線基板は４５ｍｍ□、スティフナの外形サイズは４５ｍｍ□、スティフナの幅は９ｍｍであり、半導体チップとスティフナ間距離は１．０ｍｍである。
【００３０】
本発明の比較例１の実施例について以下説明する。
【００３１】
比較例１では、多層配線基板２にスティフナ用接着剤を貼り、図４に示したスティフナを貼り合わせてオーブンにて硬化し、半導体チップ１を載せてピーク温度２４０℃でリフローし、アンダーフィル５を充填後、硬化し、多層配線基板側からのコプラナリティを測定した。３８２μｍであった。このときの半導体チップサイズは１５ｍｍ□、多層配線基板は４０ｍｍ□、スティフナの外形サイズは４０ｍｍ□、スティフナの幅は９．５ｍｍであり、半導体チップとスティフナ間距離は３．０ｍｍである。
【００３２】
他の条件に関しては、下記の表１に結果と共にまとめた。
【００３３】
【表１】
2007305652.tif 000003
なお、比較例１を実施例とした。
【００３４】
半導体チップとスティフナ間の距離が０．５ｍｍ〜２．９ｍｍの範囲で、且つスティフナ幅が広い場合では、全て良好な評価であり、それ以外では、半導体チップを実装に不都合が発生した。
【図面の簡単な説明】
【００３５】
【図１】本発明の半導体パッケージの構造の一実施例を模式的に示す側断面図である。
【図２】本発明の半導体パッケージの構造の一実施例のスティフナの形状を示す上面図である。
【図３】本発明の半導体パッケージの構造の一実施例のスティフナの形状を示す上面図である。
【図４】従来の半導体パッケージのスティフナの形状の事例を示す上面図である。
【図５】従来の半導体パッケージの構造の実例を模式的に示す側断面図である。
【符号の説明】
【００３６】
１…半導体チップ
２…多層配線基板
３…スティフナ
４…ハンダバンプ
５…アンダーフィル
６…接着剤
７…半導体チップとスティフナ間の近接距離
８…半導体チップとスティフナの隙間
９…スティフナ幅
１１…半導体チップ
１２…多層配線基板
１３…スティフナ
１４…ハンダバンプ
１５…アンダーフィル
１６…接着剤
【図１】
2007305652.tif 000004
【図２】
2007305652.tif 000005
【図３】
2007305652.tif 000006
【図４】
2007305652.tif 000007
【図５】
2007305652.tif 000008