(57)【要約】【課題】ＤＣ−ＤＣコンバータの高周波化および小型化を実現し、ノートＰＣに搭載可能にする。【解決手段】直流電源から供給される電力を第１および第２のＤＣ−ＤＣコンバータに分け、さらに第１のＤＣ−ＤＣコンバータからは第３のＤＣ−ＤＣコンバータおよび第１のシステム負荷に電力を供給し、第２のＤＣ−ＤＣコンバータからは第４のＤＣ−ＤＣコンバータおよび第２のシステム負荷に電力を供給し、それぞれが異なる位相で制御される第３および第４のＤＣ−ＤＣコンバータからプロセッサに電力を供給する。これにより第３および第４のＤＣ−ＤＣコンバータを高周波化し、大幅に小型化することができ、さらに第１および第２のＤＣ−ＤＣコンバータの外形寸法をノートＰＣに搭載可能な範囲を超えないようにすることができる。【選択図】図３
2007282324.tif 000002
【特許請求の範囲】
【請求項１】
ノート型パーソナル・コンピュータの電源システムであって、
直流電源と、
前記直流電源から電力の供給を受ける第１のコンバータと、
前記直流電源から電力の供給を受ける第２のコンバータと、
前記第１のコンバータから電力の供給を受ける第３のコンバータと、
前記第２のコンバータから電力の供給を受ける第４のコンバータと、
前記第３のコンバータと前記第４のコンバータの相互の位相関係を制御する位相コントローラと、
前記第３のコンバータと前記第４のコンバータから電力の供給を受けるプロセッサとを有する電源システム。
【請求項２】
前記第１のコンバータから電力の供給を受ける第１のシステム負荷と、前記第２のコンバータから電力の供給を受ける第２のシステム負荷とを有する請求項１記載の電源システム。
【請求項３】
前記プロセッサの消費電力は前記第１のシステム負荷および前記第２のシステム負荷のそれぞれの消費電力より大きい請求項１記載の電源システム。
【請求項４】
前記プロセッサの動作電圧は前記第１のシステム負荷および前記第２のシステム負荷のそれぞれの動作電圧より小さい請求項１記載の電源システム。
【請求項５】
前記直流電源が電池である請求項１記載の電源システム。
【請求項６】
前記第３のコンバータと前記第４のコンバータの出力電圧が異なる位相でかつそれぞれ一定の周期で前記プロセッサに供給される請求項１記載の電源システム。
【請求項７】
ノート型パーソナル・コンピュータの電源システムであって、
直流電源と、
前記直流電源から電力の供給を受ける第１のコンバータと、
前記直流電源から電力の供給を受ける第２のコンバータと、
前記第１のコンバータに接続された第１のスイッチング素子と、
前記第１のスイッチング素子に接続された第１の平滑回路と、
前記第１のスイッチング素子を制御する第１の駆動回路と、
前記第２のコンバータに接続された第２のスイッチング素子と、
前記第２のスイッチング素子に接続された第２の平滑回路と、
前記第２のスイッチング素子を制御する第２の駆動回路と、
前記第１の駆動回路と前記第２の駆動回路の動作タイミングを制御する位相コントローラと、
前記第１の平滑回路と前記第２の平滑回路に接続されたプロセッサと
を有する電源システム。
【請求項８】
前記位相コントローラは、前記第１のスイッチング素子と前記第２のスイッチング素子とが１８０度異なる位相で動作するように前記第１の駆動回路と前記第２の駆動回路とを制御する請求項７記載の電源システム。
【請求項９】
前記電源システムが前記ノート型パーソナル・コンピュータのマザー・ボードに実装されている請求項７記載の電源システム。
【請求項１０】
直流電源と、
前記直流電源から電力の供給を受ける第１のコンバータと、
前記直流電源から電力の供給を受ける第２のコンバータと、
ｍ個のコンバータによって構成され、前記第１のコンバータから電力の供給を受ける第１の群のコンバータと、
ｎ個のコンバータによって構成され、前記第２のコンバータから電力の供給を受ける第２の群のコンバータと、
前記第１の群のコンバータと前記第２の群のコンバータを構成する複数のコンバータから供給する電力を３６０度／（ｍ＋ｎ）で制御する位相コントローラと、
前記第１の群のコンバータと前記第２の群のコンバータのそれぞれから電力の供給を受けるプロセッサと
を有する電源システム（ただしｍおよびｎは１以上の整数で、かつｍ＋ｎ≧３）。
【請求項１１】
直流電源と、
前記直流電源から電力の供給を受ける第１のコンバータと、
前記第１のコンバータから電力の供給を受ける第１のシステム負荷と、
前記直流電源から電力の供給を受ける第２のコンバータと、
前記第２のコンバータから電力の供給を受ける第２のシステム負荷と、
前記第１のコンバータから電力の供給を受ける第３のコンバータと、
前記第２のコンバータから電力の供給を受ける第４のコンバータと、
前記第３のコンバータと前記第４のコンバータの相互の位相関係を制御する位相コントローラと、
前記第３のコンバータと前記第４のコンバータから電力の供給を受けるプロセッサとを有するノート型パーソナル・コンピュータ。
【請求項１２】
前記第１のシステム負荷が磁気ディスク装置を含み、前記第２のシステム負荷がバスに接続されたコントローラを含む請求項１１記載のノート型パーソナル・コンピュータ。
【請求項１３】
前記第３のコンバータと前記第４のコンバータの動作周波数が２００ＫＨｚ〜５ＭＨｚの範囲内である請求項１１記載のノート型パーソナル・コンピュータ。
【請求項１４】
直流電源と、
前記直流電源から電力の供給を受ける第１の電圧調整手段と、
前記直流電源から電力の供給を受ける第２の電圧調整手段と、
前記第１の電圧調整手段から電力の供給を受ける第３の電圧調整手段と、
前記第２の電圧調整手段から電力の供給を受ける第４の電圧調整手段と、
前記第３の電圧調整手段と前記第４の電圧調整手段の相互の位相関係を制御する位相制御手段と、
前記第３の電圧調整手段と前記第４の電圧調整手段から電力の供給を受けるプロセッサとを有する電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノート型パーソナル・コンピュータ内部のプロセッサに電源を供給する技術に関し、さらに詳細には当該プロセッサに電源を供給するための内部装置を小型化する技術に関する。
【背景技術】
【０００２】
ノート型パーソナル・コンピュータ（以下ノートＰＣという）には、筐体の内部にＣＰＵ、メモリ、ディスク装置などの多くのデバイスが搭載され、各デバイスはＡＣアダプタもしくはバッテリー・パックなどの直流電源から電力の供給を受けて動作する。その際、ＡＣアダプタから出力される電圧と、バッテリー・パックから出力される放電末期の電圧とは、たとえば８〜２０Ｖの間で変動する。各デバイスの動作電圧はさまざまであり、たとえば磁気ディスク装置、光学ディスク装置、ＵＳＢポートなどは５．０Ｖで動作し、またシステム・バス（ＦＳＢバス、ＰＣＩバス、ＬＰＣバスなど）に接続されたコントローラなどは３．３Ｖで動作する。しかも、各デバイスに許容される電圧変動の幅は、直流電源の電圧変動の幅より狭い。
【０００３】
さらに、ノートＰＣ全体の消費電力のうちの約２／３を消費するデバイスであるＣＰＵは、クロック周波数の高周波化に伴い、発熱および消費電力を抑制するために低電圧で動作するように設計されることが多くなっている。近年のノートＰＣ向けＣＰＵが動作する電圧は１．０〜１．５Ｖ程度が主流である。さらに、米国インテル社のスピード・ステップ（SpeedStep：登録商標）などのように、負荷に応じてＣＰＵの動作電圧および周波数を切り替える技術が一般的なものになっている。そのため、ノートＰＣ内部の電源装置は５．０Ｖ、３．３Ｖ、およびＣＰＵが動作する１．０〜１．５Ｖ程度という少なくとも３通りの電圧を供給できる必要がある。
【０００４】
ＰＣ内部の電源装置で、直流電源から出力される電圧を所定の電圧に変換するために最も多く使用されているのがスイッチング・レギュレータによって構成されるＤＣ−ＤＣコンバータである。現在、ＤＣ−ＤＣコンバータの発熱量が増大する要因は、主に当該ＤＣ−ＤＣコンバータが動作するスイッチング周波数の高周波化に伴うスイッチング損失の増大、１次電圧−２次電圧の差の増大に伴うスイッチング損失の増大、および電力容量の増大である。また、ＤＣ−ＤＣコンバータの外形寸法が増大する要因は、主に当該ＤＣ−ＤＣコンバータから負荷に供給される電力容量の増大に伴うＤＣ−ＤＣコンバータを構成する各々の素子の外形寸法の増大である。特に平滑回路に使用されるインダクタが、ＤＣ−ＤＣコンバータを構成する素子の中で最も外形寸法が大きく、電力容量の増大によって寸法が増大しやすい。逆に、ＤＣ−ＤＣコンバータのスイッチング周波数を高周波化すれば、外形寸法は小さくなる。しかし、前述のように発熱量は多くなる。
【０００５】
なお、スイッチング・レギュレータによるＤＣ−ＤＣコンバータの技術として、たとえば以下のような文献がある。特許文献１は同期整流方式のＤＣ−ＤＣコンバータで、一つの発振・制御回路によって複数種類の電圧を得る技術を開示する。特許文献２は少なくとも２つのスイッチング素子からの出力電圧を重畳することによって平滑回路の不要な出力電圧を得る低リプルＤＣ−ＤＣコンバータ装置を開示する。特許文献３はｎ台の電源装置を並列接続し、各々の電源装置が３６０度／ｎずつ異なる位相でスイッチングの動作を行う技術を開示する。
【特許文献１】特開２００４−２０８４９０号公報
【特許文献２】特開２００３−１０２１７５号公報
【特許文献３】特開２００１−２１８４６８号公報
【０００６】
図７は、ノートＰＣにおいて従来から採用されている、ＣＰＵおよび電源の構成について示すブロック図である。従来、ノートＰＣ内部の電源装置２５５は、５．０Ｖ、３．３Ｖ、およびＣＰＵが使用する１．０〜１．５Ｖ程度という３通りの電圧を各デバイスに供給するために、図７のように構成されていた。ＡＣアダプタもしくはバッテリー・パックなどの直流（ＤＣ）電源１０１から供給される電力を４系統に分け、それぞれディスプレイ１１のバックライト１０２、ＤＣ−ＤＣコンバータ２０３、ＤＣ−ＤＣコンバータ２０５、ＤＣ−ＤＣコンバータ２０７に供給する。ＤＣ−ＤＣコンバータ２０３は５．０Ｖの直流電圧を５．０Ｖシステム負荷２１１に供給する。５．０Ｖシステム負荷２１１は磁気ディスク装置、光学ディスク装置、ＵＳＢポートなどを含む。ＤＣ−ＤＣコンバータ２０５は３．３Ｖの直流電圧を３．３Ｖシステム負荷２１３に供給する。３．３Ｖシステム負荷２１３はシステム・バスに接続されたコントローラなどを含む。ＤＣ−ＤＣコンバータ２０７は、１．０〜１．５Ｖ程度の直流電圧をＣＰＵ１５に供給する。
【０００７】
ＤＣ−ＤＣコンバータ２０３は、ＦＥＴ２４０、ＦＥＴ２４２、インダクタ２４１、キャパシタ２４３、およびＦＥＴドライバ２４４などで構成される。ＤＣ−ＤＣコンバータ２０５も同様に、ＦＥＴ２４６、ＦＥＴ２４８、インダクタ２４５、キャパシタ２４７、およびＦＥＴドライバ２４９などで構成される。さらにＤＣ−ＤＣコンバータ２０７も同様に、ＦＥＴ２２７、ＦＥＴ２２９、インダクタ２３１、キャパシタ２３３、およびＦＥＴドライバ２２５などで構成される。なお、ＤＣ−ＤＣコンバータ２０７とＣＰＵ１５との間、ＤＣ−ＤＣコンバータ２０３と５．０Ｖシステム負荷２１１との間、ＤＣ−ＤＣコンバータ２０５と３．３Ｖシステム負荷２１３との間には、それぞれ平滑用のキャパシタ２３７、２５０、２５１が接続されている。
【０００８】
ＣＰＵに電力を供給するＤＣ−ＤＣコンバータを小型化するために、当該ＤＣ−ＤＣコンバータのスイッチング周波数の高周波化はもはや不可欠である。特に、従来３００ＫＨｚ程度だったスイッチング周波数を１ＭＨｚ程度にまで高周波化できれば、ＣＰＵに電力を供給するＤＣ−ＤＣコンバータ２０７の外形寸法を、従来と比べてマザー・ボード上の面積比で約１／３程度にまで小型化できる。これによって、全てのＤＣ−ＤＣコンバータの外形寸法の合計を、大幅に縮小することが可能となる。
【０００９】
しかし、図７のような構造だと、ＤＣ−ＤＣコンバータ２０７で８〜２０Ｖ程度の電圧を１．０〜１．５Ｖ程度に変換する必要があり、１次電圧と２次電圧との比率が大きくなるため、スイッチング周波数を高周波化するとスイッチング損失が多くなり、その結果ＤＣ−ＤＣコンバータ２０７での発熱が多くなる。特にノートＰＣでは筐体内部の空間が小さく、冷却ファンなどによって筐体外部へ排出できる熱量がデスクトップ型ＰＣと比べて少ないため、高周波化によって発熱の増大したＤＣ−ＤＣコンバータを搭載することができない。発熱量の制約から、ノートＰＣにおいてはＤＣ−ＤＣコンバータ２０７の高周波化は３００ＫＨｚ程度が限界となるので、高周波化による小型化は難しい。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図８は、デスクトップ型ＰＣもしくはＰＣサーバにおいて従来から採用されている、ＣＰＵ１５および電源装置３５５の構成について示すブロック図である。この構成では、ＡＣアダプタもしくはバッテリー・パックなどの直流（ＤＣ）電源１０１から供給される電力を３系統に分け、それぞれディスプレイ１１のバックライト１０２、ＤＣ−ＤＣコンバータ３０３、ＤＣ−ＤＣコンバータ３０５に供給する。ＤＣ−ＤＣコンバータ３０３は５．０Ｖの直流電圧を５．０Ｖシステム負荷２１１に供給する。ＤＣ−ＤＣコンバータ３０５は３．３Ｖの直流電圧を３．３Ｖシステム負荷２１３に供給する。５．０Ｖシステム負荷２１１および３．３Ｖシステム負荷２１３は図７の例と同一である。ＤＣ−ＤＣコンバータ３０３は、ＦＥＴ３４０、ＦＥＴ３４２、インダクタ３４１、キャパシタ３４３、およびＦＥＴドライバ３４４などで構成される。ＤＣ−ＤＣコンバータ３０５も同様に、ＦＥＴ３４６、ＦＥＴ３４８、インダクタ３４５、キャパシタ３４７、およびＦＥＴドライバ３４９などで構成される。さらにＤＣ−ＤＣコンバータ３０３の下にはＤＣ−ＤＣコンバータ３０７およびＤＣ−ＤＣコンバータ３０９が接続され、各々が第１のＤＣ−ＤＣコンバータ３０３が出力した５．０Ｖの直流電圧を、１．０〜１．５Ｖ程度の直流電圧に変換してＣＰＵ１５に供給する。なお、ＤＣ−ＤＣコンバータ３０３と５．０Ｖシステム負荷２１１との間、ＤＣ−ＤＣコンバータ３０５と３．３Ｖシステム負荷２１３との間には、それぞれ平滑用のキャパシタ３５０、３５１が接続されている。
【００１１】
ＤＣ−ＤＣコンバータ３０７はＦＥＴドライバ３１５、ＦＥＴ３１７、ＦＥＴ３１９、インダクタ３２１、キャパシタ３２３などで構成される。インダクタ３２１とキャパシタ３２３とは、ＤＣ−ＤＣコンバータ３０７からＣＰＵ１５に流れる電流の脈動を低減する平滑回路を形成する。ＦＥＴドライバ３１５は、ＦＥＴ３１７およびＦＥＴ３１９を所定の周期で同期させながら駆動する。ＦＥＴ３１７がオン状態の期間中はＦＥＴ３１９がオフ状態になり、ＦＥＴ３１７がオフ状態の期間中はＦＥＴ３１９がオン状態になる。これによって、ＤＣ−ＤＣコンバータ３０３から出力された電力は、ＦＥＴ３１７がオン状態の期間中はＣＰＵ１５に供給されると同時にインダクタ３２１およびキャパシタ３２３に蓄積される。ＦＥＴ３１７がオフ状態の期間中は、インダクタ３２１およびキャパシタ３２３に蓄積された電力がＣＰＵ１５に供給される。なお、ＤＣ−ＤＣコンバータ３０７とＣＰＵ１５との間には、平滑用のキャパシタ３３７が接続されている。
【００１２】
ＤＣ−ＤＣコンバータ３０９はＦＥＴドライバ３２５、ＦＥＴ３２７、ＦＥＴ３２９、インダクタ３３１、キャパシタ３３３などで構成される。構成および動作の内容はＤＣ−ＤＣコンバータ３０７と同一であるので、説明を省略する。ただし、ＦＥＴドライバ３１５およびＦＥＴドライバ３２５は、各々１８０度異なる位相によって各々のＦＥＴのスイッチングを行う。位相コントローラ３３５は、ＦＥＴドライバ３１５およびＦＥＴドライバ３２５に各々１８０度異なる位相の信号を供給する。
【００１３】
図９は、図８の回路中のＤＣ−ＤＣコンバータ３０７および３０９において、ＦＥＴ３１７，３１９，３２７，３２９のオン／オフのタイミング、および図８の回路中の（Ａ’）（Ｃ’）各点の電圧、および（Ｂ’）（Ｄ’）各点の電流の変化を示す図である。（Ａ’）（Ｂ’）はそれぞれインダクタ３２１の入力位置および出力位置、（Ｃ’）（Ｄ’）はそれぞれインダクタ３３１の入力位置および出力位置である。ＦＥＴ３１７がオンになっている間、ＦＥＴ３１９がオフになる。同様にＦＥＴ３２７がオンになっている間、ＦＥＴ３２９がオフになる。そして、ＦＥＴ３１７および３１９の周期と、ＦＥＴ３２７および３２９のスイッチングの周期およびデューティ比は同一であるが、位相は前者と後者とで１８０度異なる。ＤＣ−ＤＣコンバータ３０７および３０９から出力されて平滑化された後の電圧がＣＰＵの動作電圧になるように、各々のＦＥＴを駆動する際のデューティ比が調整される。ＣＰＵの動作電圧は、前述のスピード・ステップなどの手段によってＣＰＵの負荷などから決定された値であり、約１．０〜１．５Ｖ程度になる。
【００１４】
図１０は、図８の回路中で使用されるＤＣ−ＤＣコンバータ３０７および３０９の、電力値に対するエネルギー変換効率の変化を表すグラフである。このグラフからわかるように、ＤＣ−ＤＣコンバータ３０７および３０９は、２５Ｗ付近で動作させる方が５０Ｗ付近よりも電力の変換効率が高い。従って、この構成にすることにより、エネルギー変換のロスを少なくすることができるので、合計の発熱量が小さくなる。さらに、ＤＣ−ＤＣコンバータ３０７および３０９は５．０Ｖの入力電圧を１．０〜１．５Ｖ程度にして出力するので、図７の構成と比べて１次電圧と２次電圧との比率が小さい。この点も、発熱量の抑制につながる。従って、スイッチング周波数を１ＭＨｚ程度にまで高周波化しても、当該ＤＣ−ＤＣコンバータからの発熱は小さく、ノートＰＣに搭載可能な範囲内である。以上の各点から、高周波化によるＤＣ−ＤＣコンバータ３０７および３０９の小型化は達成できる。
【００１５】
しかし、ここで問題となる点は、ＤＣ−ＤＣコンバータ３０７および３０９に電力を供給するＤＣ−ＤＣコンバータ３０３の容量が大きくなりすぎることである。いま、ＣＰＵ１５の消費電力を５０Ｗとし、ＤＣ−ＤＣコンバータ３０７および３０９が各々２５ＷずつをＣＰＵ１５に供給するものとする。ＤＣ−ＤＣコンバータ３０７および３０９における変換効率を、現在使われている当該装置の仕様から約８７％と考えると、ＤＣ−ＤＣコンバータ３０３はＤＣ−ＤＣコンバータ３０７および３０９に対して各々２９Ｗずつを供給する必要がある。さらに、ＣＰＵ以外のシステム負荷についても、ＤＣ−ＤＣコンバータ３０３から５．０Ｖシステム負荷２１１に対して３０Ｗ、ＤＣ−ＤＣコンバータ３０５から３．３Ｖシステム負荷２１３に対して２２Ｗを供給する必要がある。
【００１６】
従って、ＤＣ−ＤＣコンバータ３０３は、ＣＰＵ１５に供給する分の負荷と５．０Ｖシステム負荷２１１とを合わせて、２９×２＋３０＝８８Ｗ（１７．６Ａ）を出力する必要がある。この負荷により、特にＤＣ−ＤＣコンバータ３０３を構成する部品の一つであるインダクタ３４１が、１３×１３×６．５ｍｍ前後の外形寸法を必要とする。寸法についての制限が緩いデスクトップ型ＰＣもしくはＰＣサーバなどにおいては、この寸法は特に問題にはならない。しかし、筐体の小さいノートＰＣにおいては、ＤＣ−ＤＣコンバータ３０３および３０５で使用されるインダクタ３４１および３４５の外形寸法を１０×１０×５ｍｍ以内程度に収めることが求められている。従って、このままではこの構成の電源装置をノートＰＣに搭載することができない。インダクタ３４１および３４５の外形寸法をこの条件に収めるためには、ＤＣ−ＤＣコンバータ３０３および３０５から出力される電流が１０〜１５Ａ前後であることが目安となる。
【００１７】
そこで本発明の目的は、ＣＰＵに電力を供給するための電源システムを小型化し、ノートＰＣに搭載可能である電源システムを提供することにある。さらに本発明の目的は、そのような電源システムを搭載したノートＰＣを提供することにある。
【課題を解決するための手段】
【００１８】
本発明に係るノートＰＣの電源システムは、直流電源から供給される電力を第１および第２のＤＣ−ＤＣコンバータに分けて供給する。さらに第１のＤＣ−ＤＣコンバータからは第３のＤＣ−ＤＣコンバータに電力が供給され、第２のＤＣ−ＤＣコンバータからは第４のＤＣ−ＤＣコンバータに電力が供給され、第３および第４のＤＣ−ＤＣコンバータからプロセッサに電力が供給される。第３および第４のＤＣ−ＤＣコンバータは、位相コントローラによって相互の位相が制御される。この構成によって、消費電力の大きいＣＰＵ（プロセッサ）に対する電力を分散し、第１および第２のＤＣ−ＤＣコンバータの外形寸法をノートＰＣに搭載可能な範囲を超えないようにすることができる。また、第３および第４のＤＣ−ＤＣコンバータを変換効率の高い電流値の帯域で使用することができるので、発熱量を抑えることができる。さらに、第３および第４のＤＣ−ＤＣコンバータを高周波化し、大幅に小型化することができるので、第１〜第４のＤＣ−ＤＣコンバータを合わせた外形寸法の合計を小型化することができる。
【００１９】
ここで、第１および第２のＤＣ−ＤＣコンバータは、ＣＰＵだけでなく、コンピュータを構成するその他の部品によるシステム負荷に対しても電力を供給する。たとえば前述の「５．０Ｖ」と「３．３Ｖ」という２通りの電圧を要求するシステムに対して、第１のＤＣ−ＤＣコンバータは５．０Ｖを、第２のＤＣ−ＤＣコンバータは３．３Ｖを供給することができる。もちろん電圧値は、これら以外の値であってもよい。第１および第２のＤＣ−ＤＣコンバータは、消費電力の大きいＣＰＵに対する電力を分担しているのと同時にシステム負荷に対しても電力を供給しているが、この構成により外形寸法をノートＰＣに搭載可能な範囲を超えないように抑えることができる。
【００２０】
第３および第４のＤＣ−ＤＣコンバータは、システム負荷の電圧よりもさらに低いＣＰＵの動作電圧に対応する。また、第３および第４のＤＣ−ＤＣコンバータは、システム負荷の消費電力よりもさらに大きいＣＰＵの消費電力に対応する。そして、第３および第４のＤＣ−ＤＣコンバータは、位相コントローラの制御によってそれぞれ異なる位相でかつそれぞれ一定の周期によって動作を行う。ここでいう直流電源は、ＡＣアダプタもしくはバッテリー（電池）・パックなどで構成されるが、それらに限定されない。
【００２１】
第３および第４のＤＣ−ＤＣコンバータは、一般的なスイッチング・レギュレータで多く使われる同期整流方式で動作する。各々のＤＣ−ＤＣコンバータは、平滑回路、スイッチング素子、駆動回路を含む。平滑回路は出力電流を平滑化する。スイッチング素子は、入力された電圧を所定の周期で開閉し、ＣＰＵに一定の電圧を供給する。第３および第４のＤＣ−ＤＣコンバータでスイッチング素子を駆動する駆動回路は、位相コントローラによって動作タイミングを制御される。ここでいう動作タイミングは、各々のスイッチング素子がそれぞれ１８０度異なる位相で動作するものであることが望ましい。そして、ＤＣ−ＤＣコンバータを構成する各々の素子および回路は全てノートＰＣのマザー・ボード上に実装することが可能である。
【００２２】
本発明に係るノートＰＣの電源システムにはさらに、５つ以上のＤＣ−ＤＣコンバータを有する形態もある。ｍおよびｎは１以上の整数で、かつｍ＋ｎ≧３とすると、前述の第１のＤＣ−ＤＣコンバータからｍ個のＤＣ−ＤＣコンバータ（これを第１の群とする）に電力が供給され、前述の第２のＤＣ−ＤＣコンバータからｎ個のＤＣ−ＤＣコンバータ（これを第２の群とする）に電力が供給され、第１および第２の群のＤＣ−ＤＣコンバータからプロセッサに電力が供給される。これにより、ＣＰＵによる電力の負荷がさらに増大しても適切に負荷を分散し、変換効率の高い電流値の帯域で電圧の変換を行うことができる。この場合、第１および第２の群のＤＣ−ＤＣコンバータは位相コントローラにより各々３６０度／（ｍ＋ｎ）ずつ異なる位相で制御される。
【００２３】
本発明は、ノートＰＣの電源システムとしてだけでなく、以上で述べたような特徴を持つ電源システムを備えたノートＰＣとしても捉えられる。ここで、前述の第１および第２のＤＣ−ＤＣコンバータは、ＣＰＵ以外の部品によるシステム負荷に対しても電力を供給する。たとえばそれらのＤＣ−ＤＣコンバータのうちの一方が磁気ディスク装置を含む負荷に対して電力を供給し、もう一方がバスに接続されたコントローラを含む負荷に対して電力を供給するなどのように構成することができる。
【００２４】
以上のように構成することにより、ＣＰＵに直接電力を供給するＤＣ−ＤＣコンバータの動作周波数を２００ＫＨｚ〜５ＭＨｚの範囲にまで高周波化し、それによって当該ＤＣ−ＤＣコンバータを大幅に小型化することが可能である。また、ＤＣ−ＤＣコンバータ以外の電圧調整手段、もしくは位相コントローラ以外の位相調整手段が存在しうる場合、そのような電圧調整手段および位相調整手段によって以上に述べたような構成を実施することもまた本発明の範囲である。
【発明の効果】
【００２５】
本発明により、ＣＰＵに電力を供給するための電源システムを小型化し、ノートＰＣに搭載可能である電源システムを提供することができた。さらに、そのような電源システムを搭載したノートＰＣを提供することができた。
【発明を実施するための最良の形態】
【００２６】
図１は、本発明の実施の形態にかかるノートＰＣ１０の外形図で、図２はそのシステム構成を示す概略ブロック図である。ノートＰＣ１０は、外形が表面にキーボードを搭載し内部に多くのデバイスを収納した筐体１３と、液晶ディスプレイ（ＬＣＤ）１１とで構成されている。液晶ディスプレイ１１において、液晶の背後にあるバックライトは、後述のように直流電源からＤＣ−ＤＣコンバータを介さずに電力供給を受ける。筐体１３の内部には、図２に示す各種のデバイスが搭載されている。ＣＰＵ１５は、ノートＰＣ１０の中枢機能を担う演算処理装置で、ＯＳ、ＢＩＯＳ、デバイス・ドライバ、あるいはアプリケーション・プログラムなどを実行する。ＣＰＵ１５は、システム・バスとしてのＦＳＢ(Front Side Bus)１７、ＣＰＵ１５と周辺機器との間の通信を行うためのＰＣＩ(Peripheral Component Interconnect)バス１９、ＩＳＡバスに代わるインタフェースであるＬＰＣ(Low Pin Count)バス２０という３段階のバスを介して各デバイスに接続されて信号の送受を行っている。
【００２７】
ＦＳＢ１７とＰＣＩバス１９は、メモリ/ＰＣＩチップと呼ばれるＣＰＵブリッジ２１によって連絡されている。ＣＰＵブリッジ２１は、メイン・メモリ２３へのアクセス動作を制御するためのメモリ・コントローラ機能や、ＦＳＢ１７とＰＣＩバス１９との間のデータ転送速度の差を吸収するためのデータ・バッファ機能などを含んだ構成となっている。メイン・メモリ２３は、ＣＰＵ１５が実行するプログラムの読み込み領域、処理データを書き込む作業領域として利用される書き込み可能メモリである。ビデオ・カード２５は、ビデオ・チップおよびＶＲＡＭ（ともに図示せず）を含み、ＣＰＵ１５からの描画命令を受けて描画すべきイメージを生成し、ディスプレイ１１に描画データとして送る。
【００２８】
ＰＣＩバス１９には、Ｉ／Ｏブリッジ２７、ＣａｒｄＢｕｓコントローラ２９、ｍｉｎｉＰＣＩスロット３５、Ｅｔｈｅｒｎｅｔ（登録商標）コントローラ３９がそれぞれ接続されている。ＣａｒｄＢｕｓコントローラ２９は、ＰＣＩバス１９とＰＣカード３３とのデータ転送を制御するコントローラである。ＣａｒｄＢｕｓコントローラ２９にはＣａｒｄＢｕｓスロット３１が接続され、ＣａｒｄＢｕｓスロット３１には、ＰＣカード３３が装着される。ｍｉｎｉＰＣＩスロット３５には、例えばワイヤレスＬＡＮモジュールが内蔵されたｍｉｎｉＰＣＩカード３７が装着される。Ｅｔｈｅｒｎｅｔコントローラ３９は、ノートＰＣ１０をＬＡＮに接続するためのコントローラである。
【００２９】
Ｉ／Ｏブリッジ２７は、ＰＣＩバス１９とＬＰＣバス２０とのブリッジ機能を備えている。また、Ｉ／Ｏブリッジ２７は、ＩＤＥ(Integrated Device Electronics)インタフェース機能を備えており、ハード・ディスク・ドライブ(ＨＤＤ)４３および光学ドライブ４５（ＣＤドライブ，ＤＶＤドライブ等）が接続される。また、Ｉ／Ｏブリッジ２７にはＵＳＢコネクタ４１が接続されている。ＬＰＣバス２０には、エンベデッド・コントローラ４７、ＢＩＯＳフラッシュＲＯＭ５１、Ｉ／Ｏコントローラ４９が接続されている。Ｉ／Ｏコントローラ５９にはＩ／Ｏコネクタ５３が接続されている。
【００３０】
エンベデッド・コントローラ４７は、ＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されたマイクロ・コンピュータであり、複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、およびデジタル入出力端子を備えている。エンベデッド・コントローラ４７には、それらの入出力端子を介して、冷却ファン、温度センサ（いずれも図示せず）、および電源装置５５などが接続されている。電源装置５５は、ＡＣアダプタ、バッテリー・パック、ＤＣ−ＤＣコンバータを含むが、詳しくは後述する。
【００３１】
図３は、本発明の実施の形態にかかるノートＰＣ１０の中で、ＣＰＵ１５および電源装置５５の構成について示すブロック図である。ＡＣアダプタもしくはバッテリー・パックなどの直流（ＤＣ）電源１０１から供給される電力を３系統に分け、それぞれディスプレイ１１のバックライト１０２、ＤＣ−ＤＣコンバータ１０３、ＤＣ−ＤＣコンバータ１０５に供給する。ＤＣ−ＤＣコンバータ１０３は、ＦＥＴ１４０、ＦＥＴ１４２、インダクタ１４１、キャパシタ１４３、およびＦＥＴドライバ１４４などで構成される。ＤＣ−ＤＣコンバータ１０５も同様に、ＦＥＴ１４６、ＦＥＴ１４８、インダクタ１４５、キャパシタ１４７、およびＦＥＴドライバ１４９などで構成される。
【００３２】
ＤＣ−ＤＣコンバータ１０３は５．０Ｖの直流電圧を５．０Ｖシステム負荷１１１およびＤＣ−ＤＣコンバータ１０７に供給する。５．０Ｖシステム負荷１１１は、ＨＤＤ４３、光学ドライブ４５、ＵＳＢコネクタ４１などを含む。ＤＣ−ＤＣコンバータ１０５は３．３Ｖの直流電圧を３．３Ｖシステム負荷１１３およびＤＣ−ＤＣコンバータ１０９に供給する。３．３Ｖシステム負荷１１３は、ＣＰＵブリッジ２１、Ｉ／Ｏブリッジ２７などを含む。ＤＣ−ＤＣコンバータ１０７はＤＣ−ＤＣコンバータ１０３が出力した５．０Ｖの直流電圧を、ＤＣ−ＤＣコンバータ１０９はＤＣ−ＤＣコンバータ１０５が出力した３．３Ｖの直流電圧を、各々１．０〜１．５Ｖ程度の電圧に変換してＣＰＵ１５に供給する。なお、ＤＣ−ＤＣコンバータ１０３と５．０Ｖシステム負荷１１１との間、ＤＣ−ＤＣコンバータ１０５と３．３Ｖシステム負荷１１３との間には、それぞれ平滑用のキャパシタ１５０、１５１が接続されている。
【００３３】
ＤＣ−ＤＣコンバータ１０７はＦＥＴドライバ１１５、ＦＥＴ１１７、ＦＥＴ１１９、インダクタ１２１、キャパシタ１２３などで構成される。インダクタ１２１とキャパシタ１２３とは、ＤＣ−ＤＣコンバータ１０７からＣＰＵ１５に流れる電流の脈動を低減する平滑回路を形成する。ＦＥＴドライバ１１５はＦＥＴ１１７および１１９を所定の周期で同期させながら駆動する。ＦＥＴ１１７がオン状態の期間中はＦＥＴ１１９がオフ状態になり、ＦＥＴ１１７がオフ状態の期間中はＦＥＴ１１９がオン状態になる。これによって、ＤＣ−ＤＣコンバータ１０３から出力された電力は、ＦＥＴ１１７がオン状態の期間中はＣＰＵ１５に供給されると同時にインダクタ１２１およびキャパシタ１２３に蓄積される。ＦＥＴ１１７がオフ状態の期間中は、インダクタ１２１およびキャパシタ１２３に蓄積された電力がＣＰＵ１５に供給される。
【００３４】
ＤＣ−ＤＣコンバータ１０９は、ＦＥＴドライバ１２５、ＦＥＴ１２７、ＦＥＴ１２９、インダクタ１３１、キャパシタ１３３などで構成される。構成および動作の内容はＤＣ−ＤＣコンバータ１０７と同一であるので、説明を省略する。ただし、ＦＥＴドライバ１１５およびＦＥＴドライバ１２５は、互いに１８０度異なる位相の信号を位相コントローラ１３５から供給され、この位相の信号に基づいて各々のＦＥＴのスイッチングを行う。なお、以上で述べたＤＣ−ＤＣコンバータ１０３〜１０９およびＣＰＵ１５は、ノートＰＣ１０の筐体１３内部のマザー・ボード（図示せず）上に実装されている。また、ＤＣ−ＤＣコンバータ１０７および１０９とＣＰＵ１５との間には、平滑用のキャパシタ１３７が接続されている。
【００３５】
図４は、図３の回路中のＤＣ−ＤＣコンバータ１０７および１０９において、ＦＥＴ１１７，１１９，１２７，１２９のオン／オフのタイミング、および（Ａ）（Ｃ）各点の電圧および（Ｂ）（Ｄ）各点の電流の変化を示す図である。（Ａ）（Ｂ）はそれぞれインダクタ１２１の入力位置および出力位置、（Ｃ）（Ｄ）はそれぞれインダクタ１３１の入力位置および出力位置である。ＦＥＴ１１７がオンになっている間、ＦＥＴ１１９がオフになる。同様にＦＥＴ１２７がオンになっている間、ＦＥＴ１２９がオフになる。そして、ＦＥＴ１１７および１１９の周期と、ＦＥＴ１２７および１２９のスイッチングの周期は同一であるが、位相は前者と後者とで１８０度異なる。このことは、図９に示す従来技術と同様である。ただし、ＤＣ−ＤＣコンバータ１０７の入力電圧が５．０Ｖであり、ＤＣ−ＤＣコンバータ１０９の入力電圧が３．３Ｖである。その一方で、ＤＣ−ＤＣコンバータ１０７および１０９から平滑化されてＣＰＵ１５に出力される電圧は各々同一の値であり、前述のスピード・ステップなどの手段によってＣＰＵの負荷などから決定された約１．０〜１．５Ｖ程度の値である。このため、図４に示しているように、ＦＥＴ１１７および１１９と、ＦＥＴ１２７および１２９とではスイッチングの周期は同一だが、デューティ比が異なっていることに注意されたい。
【００３６】
ちなみに、図２および図３は本実施の形態を説明するために、主要なハードウェアの構成および接続関係を簡素化して記載したに過ぎないものである。ノートＰＣ１０、もしくは電源装置５５を構成するためには、これら以外にも多くのデバイスが使われるが、それらは当業者には周知であるので詳しく言及しない。もちろん、図２および図３で記載した複数のブロックを１個の集積回路としたり、逆に１個のブロックを複数の集積回路に分割して構成したりすることも、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。
【００３７】
図５は、図３で示した本実施の形態と図７で示した従来技術とで、ＤＣ−ＤＣコンバータを構成する素子のマザー・ボード上の寸法の比較を示す図である。実線が本実施の形態による各素子の外形寸法、破線が従来技術による各素子の外形寸法をそれぞれ示す。図５（Ａ）については後述する。図５（Ｂ）は、本実施の形態のインダクタ１２１および１３１の寸法を、従来技術のインダクタ２３１と比較している。従来技術の場合はインダクタ２３１が約１０×１０ｍｍ程度の外形寸法の素子が２個必要であるのに対して、本実施の形態では高周波化によって大幅に小型化されている。またＦＥＴについても、従来技術のＦＥＴ２２７および２２９と比べて、本実施の形態のＦＥＴ１１７，１１９，１２７，１２９は高周波化によって大幅に小型化される。キャパシタについても同様に、従来技術のキャパシタ２３３と比べて、本実施の形態のキャパシタ１２３および１３３は高周波化によって大幅に小型化される。本実施の形態によるＤＣ−ＤＣコンバータ１０７および１０９は、従来技術と比べてマザー・ボード上の面積比で約１／３程度にまで小型化されていることが、図５の比較によってわかる。
【００３８】
本実施の形態による構成では、ＤＣ−ＤＣコンバータ１０７および１０９はいずれも１次電圧と２次電圧との比率が小さい。さらに、当該ＤＣ−ＤＣコンバータの電力値に対するエネルギー変換効率の変化は、図１０に示したグラフと同じく、２５Ｗ付近の電力帯域でエネルギー変換効率が最大となる。従って、最もエネルギー変換効率が高くスイッチング損失の少ない電力値の帯域を有効に使えるので、スイッチング周波数を１ＭＨｚ程度にまで高周波化しても当該ＤＣ−ＤＣコンバータからの発熱が小さい。従って、従来技術と比べて大幅に小型化されたＤＣ−ＤＣコンバータ１０７および１０９を、ノートＰＣに搭載することが可能になる。
【００３９】
今、ＣＰＵ１５の消費電力を５０Ｗとし、ＤＣ−ＤＣコンバータ１０７および１０９が各々２５ＷずつをＣＰＵ１５に供給するものとする。図８および図１０で示した従来技術の場合と同様に、ＤＣ−ＤＣコンバータ１０７および１０９の２５Ｗ付近における変換効率を約８７％と考えると、ＤＣ−ＤＣコンバータ１０３はＤＣ−ＤＣコンバータ１０７に対して２９Ｗを供給する必要がある。同様に、ＤＣ−ＤＣコンバータ１０５はＤＣ−ＤＣコンバータ１０９に対して２９Ｗを供給する必要がある。さらに、ＣＰＵ以外のシステム負荷についても図８の場合と同様に、ＤＣ−ＤＣコンバータ１０３から５．０Ｖシステム負荷１１１に対して３０Ｗ、ＤＣ−ＤＣコンバータ１０５から３．３Ｖシステム負荷１１３に対して２２Ｗを供給する必要がある。
【００４０】
従って、ＤＣ−ＤＣコンバータ１０３は、ＣＰＵ１５に供給する分の負荷と５．０Ｖシステム負荷とを合わせて、２９＋３０＝５９Ｗ（１１．８Ａ）を出力する。ＤＣ−ＤＣコンバータ１０５は、ＣＰＵ１５に供給する分の負荷と３．３Ｖシステム負荷とを合わせて、２９＋２２＝５１Ｗ（１５．４Ａ）を出力する。つまり、ＤＣ−ＤＣコンバータ１０３および１０５がいずれも６０Ｗ以下の出力電力で済み、当該ＤＣ−ＤＣコンバータで使用されるインダクタをノートＰＣに搭載可能な１０×１０×５ｍｍの外形寸法に収めることができる。
【００４１】
図５（Ａ）は、本実施の形態のインダクタ１４１および１４５、キャパシタ１４３および１４７の寸法を、従来技術のインダクタ２４１および２４５、キャパシタ２４３および２４７と比較している。従来技術のインダクタ２４１および２４５、キャパシタ２４３および２４７と比べて、本実施の形態のインダクタ１４１および１４５、キャパシタ１４３および１４７は、ＣＰＵに供給する電力の負荷が加わっているため、素子の外形寸法が若干大きくなっている。しかし、これらの素子はいずれもノートＰＣに搭載できるための外形寸法条件を満たしている。しかも、ＣＰＵに電力を供給するＤＣ−ＤＣコンバータ１０７および１０９が大幅に小型化したのに対して、システム負荷に電力を供給するＤＣ−ＤＣコンバータ１０３および１０５は少ししか大きくなっていない。従って、本実施の形態によって、高周波化を達成したＤＣ−ＤＣコンバータの構成をノートＰＣに搭載でき、全てのＤＣ−ＤＣコンバータを合わせた外形寸法の合計を大幅に小型化することが可能となる。
【００４２】
なお、ここまでに述べた実施の形態では、ＣＰＵで消費される電力を２つのＤＣ−ＤＣコンバータ１０７および１０９で半分ずつ均等に供給している。しかし、２つのＤＣ−ＤＣコンバータ１０７および１０９が受け持つ負荷は、必ずしも均等である必要はない。位相コントローラから２つのＤＣ−ＤＣコンバータに供給される位相角、あるいは各々のＤＣ−ＤＣコンバータで電圧をオン／オフするデューティ比などを調整することによって、各々のＤＣ−ＤＣコンバータが受け持つ負荷の比率を調整することができる。たとえば、ノートＰＣのハードウェアの構成などの都合で、５．０Ｖ側と３．３Ｖ側とでＣＰＵ以外のシステム負荷が大きく異なる場合がある。その場合は、システム負荷の少ない側の電圧からより多くの負荷をＣＰＵに対して供給するようにすることができる。ただし、一つのＤＣ−ＤＣコンバータの負荷が増大すると、それによって当該ＤＣ−ＤＣコンバータの外形寸法および発熱量が増大するという点には注意が必要である。
【００４３】
図６は、ＣＰＵ１５に電源を直接供給するＤＣ−ＤＣコンバータが３個以上に増えた場合のＣＰＵ１５および電源システムの構成について示すブロック図である。たとえばＣＰＵの消費電力がさらに増大して図３のように２個のＤＣ−ＤＣコンバータ１０７および１０９でＣＰＵ１５の消費電力による負荷をまかなうことが困難になった場合、ＤＣ−ＤＣコンバータの動作周波数をさらに高周波化する場合、ＤＣ−ＤＣコンバータでエネルギー変換効率の最も高くなる電力値の帯域が低くなった場合、あるいは５．０Ｖシステム負荷４１５と３．３Ｖシステム負荷４１７とで電力値が大きく異なる場合などでは、ＣＰＵ１５に電源を直接供給するＤＣ−ＤＣコンバータを３個以上使用して、効率の良い電源システムを構成することができる。
【００４４】
図６では、ＡＣアダプタもしくはバッテリー・パックなどの直流（ＤＣ）電源４０１からＤＣ−ＤＣコンバータ４０３およびＤＣ−ＤＣコンバータ４０５に電力が供給され、ＤＣ−ＤＣコンバータ４０３からはｍ個のＤＣ−ＤＣコンバータで構成されるＤＣ−ＤＣコンバータ群４０７および５．０Ｖシステム負荷４１１に電力が供給され、ＤＣ−ＤＣコンバータ４０５からはｎ個のＤＣ−ＤＣコンバータで構成されるＤＣ−ＤＣコンバータ群４０９および３．３Ｖシステム負荷４１３に電力が供給される。ここで、ｍおよびｎは１以上の整数でかつｍ＋ｎ≧３である。この場合、ＤＣ−ＤＣコンバータ群４０７を構成するＤＣ−ＤＣコンバータの個数ｍと、ＤＣ−ＤＣコンバータ群４０９を構成するＤＣ−ＤＣコンバータの個数ｎを等しくする必要はない。ただし位相コントローラ４３５は、ＣＰＵに電源を直接供給するＤＣ−ＤＣコンバータ群４０７および４０９を構成する各々のＤＣ−ＤＣコンバータに対して３６０度／（ｍ＋ｎ）ずつ違った位相の信号を供給して各々のＤＣ−ＤＣコンバータのＦＥＴドライバを駆動することが望ましい。
【００４５】
これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることは言うまでもないことである。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態にかかるノートＰＣの外形図である。
【図２】本発明の実施の形態にかかるノートＰＣの概略ブロック図である。
【図３】本発明の実施の形態にかかるＣＰＵおよび電源装置の構成について示すブロック図である。
【図４】図３の回路中の各々のＦＥＴのオン／オフのタイミング、および（Ａ）（Ｃ）各点の電圧および（Ｂ）（Ｄ）各点の電流の変化を示す図である。
【図５】本実施の形態と従来技術とでＤＣ−ＤＣコンバータを構成する素子の寸法の比較を示す図である。
【図６】ＤＣ−ＤＣコンバータが合計５個以上に増えた場合のＣＰＵおよび電源の構成について示すブロック図である。
【図７】従来技術のノートＰＣの中でＣＰＵおよび電源の構成について示すブロック図である。
【図８】従来技術のデスクトップ型ＰＣもしくはＰＣサーバなどのＰＣの中でＣＰＵおよび電源の構成について示すブロック図である。
【図９】図８の回路中の各々のＦＥＴのオン／オフのタイミング、および（Ａ’）（Ｃ’）各点の電圧および（Ｂ’）（Ｄ’）各点の電流の変化を示す図である。
【図１０】図８の回路中で使用されるＤＣ−ＤＣコンバータの、電力値に対するエネルギー変換効率の変化を表すグラフである。
【符号の説明】
【００４７】
１０  ノートＰＣ
１５  ＣＰＵ
５５  電源装置
１０１  直流（ＤＣ）電源
１０３，１０５，１０７，１０９  ＤＣ−ＤＣコンバータ
１１５，１２５  ＦＥＴドライバ
１１７，１１９，１２７，１２９  ＦＥＴ
１２１，１３１  インダクタ
１２３，１３３  キャパシタ
１３５  位相コントローラ
【図１】
2007282324.tif 000003
【図２】
2007282324.tif 000004
【図３】
2007282324.tif 000005
【図４】
2007282324.tif 000006
【図５】
2007282324.tif 000007
【図６】
2007282324.tif 000008
【図７】
2007282324.tif 000009
【図８】
2007282324.tif 000010
【図９】
2007282324.tif 000011
【図１０】
2007282324.tif 000012