(57)【要約】【課題】裏面に放熱と接地を兼ねたＰＨＳを備える半導体装置を、簡単かつ確実にはんだ付けすることができ、その際に発生する熱を適切に放散させ、接地も容易に行うことのできる半導体装置の実装構造等を提供する。【解決手段】裏面に放熱と接地を兼ねたＰＨＳ６を備える半導体装置１と、スルーホール１２を有する基板２と、半導体装置１のＰＨＳ６以外の部分と、基板２とを接続する第１のはんだ３と、半導体装置１のＰＨＳ６の部分と、基板２とを接続するとともに、基板２のスルーホール１２に充填され、第１のはんだ３よりも融点の低い第２のはんだ４とを備える半導体装置の実装構造。ＰＨＳ６以外の部分を第１のはんだ３にてはんだ付けし、次に、ＰＨＳ６の部分を第２のはんだにてはんだ付けする。基板２の、半導体装置１の実装面の反対側の面、及び半導体装置１のケースに放熱ラジエータ８、９を設けてもよい。【選択図】図１
2007109751.tif 000002
【特許請求の範囲】
【請求項１】
裏面に放熱と接地を兼ねたプレーテッドヒートシンクを備える半導体装置と、
スルーホールを有する基板と、
前記半導体装置の前記プレーテッドヒートシンク以外の部分と、前記基板とを接続する第１のはんだと、
前記半導体装置の前記プレーテッドヒートシンクの部分と、前記基板とを接続するとともに、前記基板の前記スルーホールに充填され、前記第１のはんだよりも融点の低い第２のはんだとを備えることを特徴とする半導体装置の実装構造。
【請求項２】
前記基板の、前記半導体装置の実装面の反対側の面に、放熱ラジエータを備えることを特徴とする請求項１に記載の半導体装置の実装構造。
【請求項３】
前記半導体装置のケースに放熱ラジエータを備えることを特徴とする請求項１又は２に記載の半導体装置の実装構造。
【請求項４】
裏面に放熱と接地を兼ねたプレーテッドヒートシンクを備える半導体装置を、スルーホールを有する基板に実装する半導体装置の実装方法であって、
前記プレーテッドヒートシンク以外の部分を前記基板に第１のはんだにてはんだ付けする第１段階と、
前記基板の、前記半導体装置の実装面の反対側から、前記プレーテッドヒートシンクの部分を、前記第１のはんだよりも融点の低い第２のはんだにてはんだ付けする第２段階とで構成され、
該第２段階が完了した後で、前記第２のはんだが前記基板の前記スルーホールに充填されることを特徴とする半導体装置の実装方法。
【請求項５】
前記基板の、前記半導体装置の実装面の反対側の面に、放熱ラジエータを実装することを特徴とする請求項４に記載の半導体装置の実装方法。
【請求項６】
前記半導体装置のケースに放熱ラジエータを実装することを特徴とする請求項４又は５に記載の半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の実装構造及び実装方法に関し、特に、半導体パッケージ等の表面実装部品の裏面を直接基板にはんだ付けし、表面実装部品から発生する熱を適切に放散させて実装する半導体装置の実装構造及び実装方法に関する。
【背景技術】
【０００２】
従来、半導体チップを回路基板に実装する際には、半導体チップを回路基板に接地することが重要な要素の一つとなっている。そこで、例えば、特許文献１に記載の半導体装置の実装構造及び実装方法では、ＴＡＢ（Tape Automated Bonding）方式により製造された半導体装置を回路基板に接地するため、導電性接着剤を回路基板のスルーホールを介して回路基板の反対面から流し込むことにより、半導体チップを回路基板に接地する技術が開示されている。この技術は、ＴＡＢ方式により製造された半導体装置を回路基板に接地すること、及び、ＴＡＢ方式により製造された半導体装置から発生する熱を適切に放散することにおいて一応の効果を奏している。
【０００３】
また、この種の実装構造では、表面実装部品の裏面から発生する熱を適切に放散することが重要な要素の一つとなっている。そこで、例えば、特許文献２に記載の半導体パッケージ搭載基板では、表面実装部品の裏面に対応するパターンと、基板反対面に平面状の導体層とを形成し、表面実装部品の裏面をはんだ付けするとともに、スルーホールを介して両導体層同士を接続している。この技術は、表面実装部品から発生する熱を表面実装部品の裏面、基板実装面の導体層、スルーホール、そして基板反対面の導体層へと導くことで、表面実装部品の裏面から発生する熱を適切に放散させることにおいて一応の効果を奏している。
【０００４】
さらに、この種の実装構造では、表面実装部品の裏面をはんだ付けするため、裏面のはんだが部品全体を浮上させてしまい、配線用電極のはんだ付け品質を低下させるという問題がある。そこで、例えば、特許文献３に記載の表面実装部品の実装構造、実装方法及びリペア方法では、表面実装部品の裏面に対応するパッドにスルーホールを設ける技術が開示されている。この技術は、リフロー時に余分なはんだがスルーホールへ流れ込むようにすることで、表面実装部品の浮きの抑制において一応の効果を奏している。
【０００５】
【特許文献１】特許第２７７８７９０号公報
【特許文献２】特開平６−８５４２７号公報
【特許文献３】特開２００４−３４９４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載の技術は、ＴＡＢ方式により製造された半導体装置に特化したものであって、導電性接着剤の熱膨張係数と、はんだ付けされた入出力端子の熱膨張係数の差により、新たに導電性接着剤、又は、はんだにクラックが生じる可能性があるという問題があった。ＴＡＢ方式であれば、導電性接着剤の熱膨張係数と、はんだ付けされた入出力端子の熱膨張係数の差よるストレスは、ＴＡＢリードや入出力端子により吸収可能であり、有効な手段ではある。しかし、表面実装部品の裏面に放熱と接地を兼ねたプレーテッドヒートシンクを備える半導体装置への適用を考えると、熱膨張係数の差によるストレスを吸収することができないという問題があった。
【０００７】
また、特許文献２に記載の半導体パッケージ搭載基板は、特許文献３で指摘されているように、裏面のはんだが部品全体を浮上させてしまい、配線用電極のはんだ付け品質を低下させるという問題があった。
【０００８】
さらに、特許文献３に記載の技術は、表面実装部品の裏面のはんだペーストの量を制御する必要があり、余分なはんだがスルーホールへ流れ込むようにしているが、余分なはんだの量が多過ぎると、部品全体を浮上させてしまい、少な過ぎれば、裏面のはんだ付けが不十分となるという問題があった。
【０００９】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、裏面に放熱と接地を兼ねたプレーテッドヒートシンクを備える半導体装置を、簡単かつ確実にはんだ付けすることができ、その際に発生する熱を適切に放散させ、接地も容易に行うことのできる半導体装置の実装構造及び実装方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、半導体装置の実装構造であって、裏面に放熱と接地を兼ねたプレーテッドヒートシンク（以下、「ＰＨＳ」という）を備える半導体装置と、スルーホールを有する基板と、前記半導体装置の前記ＰＨＳ以外の部分と、前記基板とを接続する第１のはんだと、前記半導体装置の前記ＰＨＳの部分と、前記基板とを接続するとともに、前記基板の前記スルーホールに充填され、前記第１のはんだよりも融点の低い第２のはんだとを備えることを特徴とする。
【００１１】
そして、本発明によれば、第１のはんだと第２のはんだ（低温はんだ）との熱膨張係数の差を、第１のはんだと導電性接着剤の熱膨張係数と比べて十分小さくすることができるため、はんだ部分にクラック等が発生する可能性がなく、裏面に放熱と接地を兼ねたＰＨＳを備える半導体装置を、簡単かつ確実に実装することができる。
【００１２】
また、本発明によれば、内部が電気的、熱的良導体である低温はんだで充填された円柱型のサーマルビアを形成することになり、従来の中空の円筒型のサーマルビアと比べて、実装面と反対面との間の熱抵抗を大幅に下げることができる。
【００１３】
さらに、副次的な効果として、ＰＨＳのはんだ付け時の温度上昇も低温はんだの溶融点程度に抑えることができるため、半導体装置は熱ストレスを受けにくいという効果も奏する。
【００１４】
前記半導体装置の実装構造において、前記基板の、前記半導体装置の実装面の反対側の面に、放熱ラジエータを備えることができる。これによって、放熱効率をより高めることができる。
【００１５】
また、前記半導体装置の実装構造において、前記半導体装置のケースに放熱ラジエータを備えることができる。これによって、放熱効率をさらに高めることができる。
【００１６】
さらに、本発明は、裏面に放熱と接地を兼ねたＰＨＳを備える半導体装置を、スルーホールを有する基板に実装する半導体装置の実装方法であって、前記ＰＨＳ以外の部分を前記基板に第１のはんだにてはんだ付けする第１段階と、前記基板の、前記半導体装置の実装面の反対側から、前記ＰＨＳの部分を、前記第１のはんだよりも融点の低い第２のはんだにてはんだ付けする第２段階とで構成され、該第２段階が完了した後で、前記第２のはんだが前記基板の前記スルーホールに充填されることを特徴とする。
【００１７】
そして、本発明によれば、上述のように、はんだ部分にクラック等が発生する可能性がなく、裏面に放熱と接地を兼ねたＰＨＳを備える半導体装置を、簡単かつ確実に実装することができる。例えば、第１段階で第１のはんだを鉛共晶はんだとした場合、鉛共晶はんだの溶融点は約１８３℃である。第２の低温はんだをインジウムはんだとした場合、溶融点は約１００℃であり、第１のはんだより溶融点が低いため、第１段階でのはんだ付け品質を劣化させることがない。
【００１８】
また、本発明によれば、従来の中空の円筒型のサーマルビアと比べて、実装面と反対面との間の熱抵抗を大幅に下げることができ、ＰＨＳのはんだ付け時の温度上昇も低温はんだの溶融点程度に抑えることができ、半導体装置は熱ストレスを受けにくくなる。
【００１９】
前記半導体装置の実装方法において、前記基板の、前記半導体装置の実装面の反対側の面に、放熱ラジエータを実装することができる。これによって、放熱効率をより高めることができる。
【００２０】
また、半導体装置の実装方法において、前記半導体装置のケースに放熱ラジエータを実装することができる。これによって、放熱効率をさらに高めることができる。
【発明の効果】
【００２１】
以上のように、本発明によれば、裏面に放熱と接地を兼ねたＰＨＳを備える半導体装置を、簡単かつ確実にはんだ付けすることができ、その際に発生する熱を適切に放散させ、接地も容易に行うことが可能となる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の実施の形態について、図面を参照しながら説明する。本発明にかかる半導体装置の実装構造及び実装方法は、Small Outline Pakage（ＳＯＰ）、Quad Flat Pakage（ＱＦＰ）、Leaderess Chip Carrier（ＬＣＣ）等の表面実装（Surfase Mount Device：ＳＭＤ）形状であり、底面にＰＨＳを有する大発熱半導体装置に好適に用いることができる。一例として、インジウム−ガリウム−リン（ＩｎＧａＰ）プロセスを用いたヘテロバイポーラトランジスタ（ＨＢＴ）があり、これらは主にＳＯＰ形状で、底面のほとんどの部分を放熱と接地を兼ねたＰＨＳが占めている。以下の説明では、ＳＯＰを実装する場合を例にとって説明する。
【００２３】
本発明では、発熱量の大きい半導体装置１を基板２に実施するにあたって、まず、図１（ａ）に示すように、第１段階として、ＰＨＳ６以外の部分（リード３）を通常のはんだ（第１のはんだ）にてはんだ付けする。
【００２４】
次に、図１（ｂ）に示すように、第２段階として、基板２の、半導体装置１の実装面とは反対側の面から、サーマルビア５（図２参照）のみに対して低温はんだ（第２のはんだ）４のはんだ付けを行う。このとき、低温はんだ４は、液体化し、サーマルビア５を介してＰＨＳ６に流れ込むことではんだ付けが行われる。尚、図２に示すように、基板２には、多数のスルーホール１３が穿設され、リード３と、入力信号パターン１０、出力信号パターン１１及び電源入力パターン１２が接続される。
【００２５】
ＰＨＳ６は、第１段階ではんだ付けしたリード３と同一平面上に存在するため、第１段階のはんだ層に相当する厚みの隙間がＰＨＳ６と基板２の間に存在する。この隙間に対し、主に毛細管現象によって低温はんだ４が流れ込む。半導体装置１のＰＨＳ６は、はんだでプリコートされていることが通常であり、また、半導体装置１のケース７（図３参照）は、プラスチックであることがほとんどである。このため、ＰＨＳ６と基板２の間と比べて、プラスチックケースと基板間では、低温はんだ４の親和性が大きく異なり、ＰＨＳ６と基板２との間の部分にだけ低温はんだ４が回り込む。
【００２６】
上記第２段階の低温はんだ４の使用量は、図２に示した一つのサーマルビア５に対し、そのサーマルビア５の容積と同等の分量とする。基板設計図からサーマルビア５の容積を計算することは容易である。ＰＨＳ６と基板実装面、基板反対面間の熱抵抗を下げるため、ＰＨＳ６に対して複数のサーマルビア５を形成することが通常であるため、ＰＨＳ６と基板２の間に流れ込む低温はんだ４の量は、複数のサーマルビア５の総容積と比べて微量だからである。
【００２７】
上述のように、本発明では、従来に比較してはんだ付けが一回追加となるが、既に示したように、低温はんだ４を使用するため、例えば、リフロー炉の温度プロファイルのみを変更するだけで対応可能である。また、低温はんだ４を用いるため、はんだ付けに必要な時間も短時間で済む。
【００２８】
尚、上記実施の形態では、ＳＯＰ形状の半導体装置を例として示したが、既に述べたように底面にＰＨＳを備えるＱＦＰ、ＬＣＣ形状や他のＳＭＤにも本発明を適用することができる。
【００２９】
また、上記実施の形態において、通常のはんだを第１のはんだ、低温はんだを第２のはんだとしたが、ここで重要なことは、２種類のはんだの熱膨張係数の差が十分小さいことであり、通常のはんだのはんだ付け品質を劣化させない温度で溶融する低温はんだを用いることが需要である。
【００３０】
尚、上記２回のはんだ付けの後、図４に示すように、基板２の、半導体装置１の実装面とは反対側の面に放熱ラジエータ８を取り付けることで、さらに放熱効果を高めることができる。これは、上述のように、サーマルビア５の反対面側では、充填された低温はんだ４は、ＰＨＳ６と基板２の実装面に微量ながら流れ込むので、やや内側に凹んでいる。そのため、サーマルビア５の反対面は、放熱ラジエータ８を取り付けることができる程度に平坦であるからである。放熱ラジエータ８は、熱的良導体接着材で固定してもよく、また機械的なばね等で押圧するようにしてもよい。
【００３１】
また、図５に示すように、半導体装置１のケース７自体に放熱ラジエータ９を取り付けることで、さらに放熱効果を高めることも可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明にかかる半導体装置の実装方法の一実施の形態を説明するための断面図であって、（ａ）は第１段階を、（ｂ）は第２段階を示す。
【図２】本発明が適用される半導体装置の裏面の一例を示す図である。
【図３】本発明にかかる半導体装置の実装構造の一実施の形態を示す基板の裏面透視図である。
【図４】本発明にかかる半導体装置の実装構造の他の実施の形態を示す断面図である。
【図５】本発明にかかる半導体装置の実装構造の他の実施の形態を示す断面図である。
【符号の説明】
【００３３】
１  半導体装置
２  基板
３  リード（第１段階ではんだ付けする通常はんだ部分）
４  低温はんだ
５  サーマルビア
６  半導体装置のＰＨＳ
７  半導体装置のケース
８  放熱ラジエータ
９  放熱ラジエータ
１０  半導体装置の入力信号パターン
１１  半導体装置の出力信号パターン
１２  半導体装置の電源入力パターン
１３  スルーホール
【図１】
2007109751.tif 000003
【図２】
2007109751.tif 000004
【図３】
2007109751.tif 000005
【図４】
2007109751.tif 000006
【図５】
2007109751.tif 000007