(57)【要約】 【課題】  薄型で作製が容易で信頼性の高い積層型圧電バイモルフ素子およびその製造方法を提供すること。【解決手段】  積層圧電セラミック素子６が弾性を有する板８の両面に貼り合わされてなる積層型圧電バイモルフ素子において、電極層５の取り出し部５１は積層型圧電バイモルフ素子の端面に沿って形成され、一方の電位に接続される側面外部電極層４ａと、他方の電位に接続される側面外部電極層４ｂとが１つの端面で互いに隣接して設けられた積層型圧電バイモルフ素子である。また、積層の単位となる圧電セラミック層の主面の片面には、電極層５およびその取り出し部５１が形成されると共に、積層される他の電極層の間をつなぐための接続用電極部５０が形成されている。【選択図】  図５
2007173456.tif 000002
【特許請求の範囲】
【請求項１】
矩形の圧電セラミック層と電極層が複数枚積層され対向する電極層同士が異なる２つの電位に接続された積層圧電セラミック素子が、弾性を有する板の両面に貼り合わされてなり、前記積層圧電セラミック素子に発生する圧電歪みが前記板の両面で逆になるような電圧印加により屈曲変位を生じる積層型圧電バイモルフ素子において、前記電極層の取り出し部は前記積層型圧電バイモルフ素子の主面にほぼ直交する一側面に沿って形成され、一方の電位に接続される前記取り出し部と、他方の電位に接続される前記取り出し部とは前記一側面で互いに隣接して設けられたことを特徴とする積層型圧電バイモルフ素子。
【請求項２】
前記圧電セラミック層の主面の片面には、前記電極層およびその取り出し部が形成されると共に、積層される他の電極層の間をつなぐための接続用電極部が形成されたことを特徴とする請求項１記載の積層型圧電バイモルフ素子。
【請求項３】
請求項１または２記載の積層型圧電バイモルフ素子の製造方法において、２つの積層圧電セラミック素子と前記板の貼り付けに、所定形状に打ち抜いたシート状エポキシ樹脂を前記板に貼り付けた後に、前記積層圧電セラミック素子を加熱圧着し、圧電バイモルフ構造を形成することを特徴とする積層型圧電バイモルフ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電アクチュエータ、圧電センサ、発音素子などの積層型圧電バイモルフ素子およびその製造方法に関する。
【背景技術】
【０００２】
積層圧電セラミック素子は、単板の圧電セラミック素子と比較して、駆動電圧を下げることが可能である。また、構造的に積層した内部電極層を並列に接続する構造となるため静電容量を大きくすることができ、見かけ上の大きな圧電ｅ定数の材料の役割をし、外部からの機械的入力に対して大きな電流を取り出すことが可能となることより、広く活用されている。
【０００３】
従来の積層圧電セラミック素子は、圧電セラミック粉末を有機バインダおよび有機溶剤で分散、混合させたスラリーをドクターブレード法等のシート成形法によりシート化される。このシートに、銀を主成分とした銀−パラジウムの電極ペーストを用いて電極パターンを印刷する。このセラミックシートと電極を印刷したシートを交互に積層し、熱プレスによって積層体が得られる。積層は、対向する電極同士の互いにその端部に相当する部分で位置をずらしてある。この積層体を所定の形状に分離切断する際には、両端面には内部の電極層が一層毎に露出するように積層構成する。なお、この所定の形状に切断された素子の最外層には電極を印刷しない場合が多い。
【０００４】
この所定形状に切断された積層体に脱脂処理を大気中で、有機バインダが分解し、焼結反応が起こらない温度で、かつセラミック素子内にカーボンが残留しない時間行った後、密閉容器中で焼成を行うことで焼結体が得られる。次に、この焼結体の最外層および端面に電極形成を行いセラミック内部の電極層との電気的な接続を行うことで、各層に電界が印加できる構成となり、積層圧電セラミック素子が得られる。
【０００５】
図６は、このような従来の積層圧電セラミック素子を用いた基本的な積層型圧電バイモルフ素子の模式的な断面図であり、図７はその上面図である。その積層型圧電バイモルフ素子は、金属板２の両面に積層圧電セラミック素子１１が接着層３を介して貼り合わされ、積層圧電セラミック素子１１の側面外部電極層４ａと金属板２が導通する構造となることによって薄型の素子が得られる。なお、図６で、１は圧電セラミック層、５は電極層であり、４ｂは金属板２とは絶縁された側面外部電極層である。
【０００６】
【特許文献１】特開平５−１７５５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図６のように、積層圧電セラミック素子の一方の電極と金属板２の間の導通は、接着層３が液状のエポキシ樹脂の場合、非常に薄く形成されることで金属板２（シム板）と電極とが部分的に点接触することによって電気的につながっているが、積層圧電セラミック素子で圧電バイモルフを構成する場合、対向する側面外部電極層４ｂとの距離が小さいため、この部分での絶縁処理が必要となる。通常この部分についてシム板の一部に切り欠きを設け、側面電極とシム板が接触して導通するのを防ぎ絶縁していることが多いが、この部分について圧電セラミック素子にクラックが発生したり、絶縁不良が発生するなどの問題があった。
【０００８】
また、この構造では積層圧電セラミックを貼り付ける弾性を有する板（シム板）は電気的導通を得るため金属などの導体に限られ、要求特性に対する設計の範囲を狭めるという問題がある。
【０００９】
また、接着層３を両面テープなどのシート状にした場合、先の積層圧電セラミック素子１１の対向する側面外部電極層４ｂとの絶縁は確保できるが、半田や導電接着剤などで導通を得る必要がある。また、両面テープなどの基材に接着剤を塗布したシートは、接着層３が柔らかくなるため、両側の逆向きの圧電歪みが協同することによる屈曲変位を生じさせる力を減少させる。
【００１０】
この状況にあって、本発明の課題は、薄型で作製が容易で信頼性の高い積層型圧電バイモルフ素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題解決のために、本発明の積層型圧電バイモルフ素子は、矩形の圧電セラミック層と電極層が複数枚積層され対向する電極層同士が異なる２つの電位に接続された積層圧電セラミック素子が、弾性を有する板の両面に貼り合わされてなり、前記積層圧電セラミック素子に発生する圧電歪みが前記板の両面で逆になるような電圧印加により屈曲変位を生じる積層型圧電バイモルフ素子において、前記電極層の取り出し部は前記積層型圧電バイモルフ素子の主面にほぼ直交する一側面に沿って形成され、一方の電位に接続される前記取り出し部と、他方の電位に接続される前記取り出し部とは前記一側面で互いに隣接して設けられたことを特徴とする。
【００１２】
前記圧電セラミック層の主面の片面には、前記電極層およびその取り出し部が形成されると共に、積層される他の電極層の間をつなぐための接続用電極部が形成されるとよい。
【００１３】
また、本発明の積層型圧電バイモルフ素子の製造方法は、前記積層型圧電バイモルフ素子に対するその製造方法において、２つの積層圧電セラミック素子と前記板の貼り付けに、所定形状に打ち抜いたシート状エポキシ樹脂を前記板に貼り付けた後に、前記積層圧電セラミック素子を加熱圧着し、圧電バイモルフ構造を形成することを特徴とする。
【発明の効果】
【００１４】
本発明では、積層圧電セラミック素子の側面の一方に外部電極を設けるように積層面の電極パターンを形成すると共に、積層圧電セラミック素子とシム板の貼り付けに、所定形状に打ち抜いたエポキシ樹脂をシム板に貼り付けた後に、積層圧電セラミック素子を加熱圧着し、積層圧電セラミック素子の取り出し電極とシム板を電気的に絶縁する構造とすることで製造工数の削減および工程不具合を軽減することができ、信頼性の高い圧電バイモルフ素子およびその製造方法が得られる。
【００１５】
また、本発明によれば、圧電素子を貼り付けるシム板について金属板などの導体以外の材質も選択でき、製品の要求特性に合わせて選定可能な積層型圧電バイモルフ素子が得られる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施の形態について図面に基づいて説明する。図１は、本発明の積層圧電セラミック素子を示す斜視図であり、図２はその上面図である。
【００１７】
図１の積層圧電セラミック素子６において、圧電セラミック積層体１０の上側には最外層の電極層５が位置しており、その取り出し部５１と、他の積層面の電極層と接続するための接続用電極部５０とが表出している。また、４ａと４ｂは圧電セラミック層の積層後に形成される側面外部電極層である。このような圧電セラミック素子は、たとえば、図３のように、構成単位層を３層積層してなる圧電セラミック素子である。図３は本発明に係る積層圧電セラミック素子の分解斜視図であり、その構成単位層は、圧電セラミック層１と、その上面（主面の片方）に形成された電極層５と、その取り出し部５１と、積層される他層の電極層５に接続される接続用電極部５０とからなる。このように１つの積層面において、その面内の電極層とは接続されず、隣接する積層面の電極層と接続される接続用電極部５０が設けられている。なお、本実施の形態での積層圧電セラミック素子の電極層は後述するように５層であるが、簡略化して３層で図示した。また、個々の場合の積層数はこれらに限られるものでなく、用途に応じて適宜選択できる。
【００１８】
その積層圧電セラミック素子の製造方法について説明する。チタン酸ジルコン酸鉛系のセラミック粉末に有機バインダ、溶剤および添加剤を分散・混練しペースト状のスラリーを作製する。ドクターブレード法などを用いて、シート成形を行う。このシートに、銀を主成分とした銀−パラジウムの電極ペーストを用いて電極パターンを印刷する。このセラミックシートと電極を印刷したシートを交互に積層し、熱プレスによって積層体が得られる。積層は、対向する電極同士のその端部に相当する部分で内部電極層の取り出し部分が互いにずれるように行われる。この積層体を所定の形状に分離切断する際に、端面には内部の電極層が一層毎に露出するように積層構成する。また内部電極パターン構成については、図３のとおり、内部電極の取り出しを矩形板の長手方向の一方端面の側面からとしている。
【００１９】
これを所定の大きさの個片に切断してセラミック素子が得られる。今回は、長さ３０ｍｍ×幅１０ｍｍ×厚み０．２ｍｍの矩形板で、セラミックシート厚みが０．０５ｍｍ、電極層は最外層を含めて５層となるようにした。次に脱脂処理を行うために緻密質のアルミナあるいはジルコニアセッターにセラミック成形体を配置し、脱脂処理を行う。脱脂処理は、大気中で有機バインダが分解し、焼結反応が起こらない温度で、かつセラミック素子内にカーボンが残留しない時間行った。焼結は、密閉容器中で９００〜１１００℃の範囲で行い積層セラミック焼結体が得られる。この積層セラミック焼結体の最外層の電極パターンと内部電極取り出し部を銀等の電極ペーストで電気的な接続を得ることで積層圧電セラミック素子が得られる。この電気的な接続を得るための銀ペーストは、焼き付けるタイプ、熱硬化タイプ、どちらのタイプでもよい。
【００２０】
次に本発明の積層型圧電バイモルフ素子の構成について説明する。図４は本発明の積層型圧電バイモルフ素子の分解斜視図であり、図５は本発明の積層型圧電バイモルフ素子の全体の斜視図である。この構造は、積層圧電セラミック素子に発生する圧電歪みが弾性を有する板の両面で逆になるような電圧印加により屈曲変位を生じる積層型圧電バイモルフ素子を示す構造である。
【００２１】
その積層型圧電バイモルフ素子の製造方法について説明する。弾性材の板８の両面に所定形状に打ち抜いたシート状エポキシ樹脂７ａ、他のシート状エポキシ樹脂７ｂを所定の位置に貼り付ける。次に、上記のように作製した積層圧電セラミック素子６を前記シート状エポキシ樹脂に載せ、この後、同様に板８の反対側に積層圧電セラミック素子を貼り付け加圧加熱を行う。このとき、加熱はシート状エポキシ樹脂７ａ，７ｂが完全に硬化する温度より低めに設定し、かつ積層圧電セラミック素子６が搬送等によってズレなどが生じない温度で行う。エポキシ樹脂が完全に硬化する温度で加熱することによって積層型圧電バイモルフ素子が得られる。
【００２２】
本実施の形態の積層型圧電バイモルフ素子では、圧電セラミック層とその上の電極層およびその引き出し部ならびに積層された電極層間をつなぐための接続用電極部からなる積層の単位となる構造が単純であり、積層圧電セラミック素子作製のための積層は容易であり、積層型圧電バイモルフ素子を作製する際には、その主面に電圧印加用のリード線を接続するのではなく、ひとつの端面にリード線を接続すればよいので、薄型に形成できる。また電極の露出部は、ひとつの端面と最外層のみなので、他部との短絡を防止し易い構造である。たとえば、積層圧電セラミック素子に挟まれる弾性板に金属を用いる場合にも、ひとつの端面にある電極と弾性板の間の短絡を防止すればよい。これにはシート状エポキシ樹脂による接着固定が適している。
【００２３】
このように本発明の積層型圧電バイモルフ素子は、短絡防止のための高度な寸法精度を必要とせずに作製でき、また、圧電セラミック素子、シート状エポキシ樹脂および弾性材の板の位置合わせも容易である。こうして、製造工数の削減および工程不具合の軽減が可能になり、信頼性の高い積層型圧電バイモルフ素子が得られる。
【図面の簡単な説明】
【００２４】
【図１】本発明の積層圧電セラミック素子を示す斜視図。
【図２】本発明の積層圧電セラミック素子を示す上面図。
【図３】本発明に係る積層圧電セラミック素子を示す分解斜視図。
【図４】本発明の積層型圧電バイモルフ素子を示す分解斜視図。
【図５】本発明の積層型圧電バイモルフ素子を示す斜視図。
【図６】従来の積層型圧電バイモルフ素子を示す断面図。
【図７】従来の積層型圧電バイモルフ素子を示す上面図。
【符号の説明】
【００２５】
１    圧電セラミック層
２    金属板
３    接着層
４ａ，４ｂ    側面外部電極層
５    電極層
６    積層圧電セラミック素子
７ａ，７ｂ    シート状エポキシ樹脂
８    板
１０    圧電セラミック積層体
１１    積層圧電セラミック素子
５０    接続用電極部
５１    取り出し部
【図１】
2007173456.tif 000003
【図２】
2007173456.tif 000004
【図３】
2007173456.tif 000005
【図４】
2007173456.tif 000006
【図５】
2007173456.tif 000007
【図６】
2007173456.tif 000008
【図７】
2007173456.tif 000009