(57)【要約】【課題】複数の半導体スイッチ素子を並列接続して負荷への電力供給制御を行う場合に、部品点数を軽減しつつ半導体スイッチ素子間のばらつきによる異常電流判定のばらつきを抑制することが可能な電力供給制御装置を提供する。【解決手段】電源６１（車両用電源）と負荷５０との間の通電路６３に並列接続された２つの半導体スイッチ装置１１ａ，１１ｂは、それぞれから出力されるセンス電流Ｉｓ１、Ｉｓ２の合成センス電流Ｉｓを共通のＲＣ並列回路１２に流し、各半導体スイッチ装置１１ａ，１１ｂは、そのＲＣ並列回路１２の端子電圧Ｖｏを閾値電圧としての分圧電圧Ｖｒと比較して電流異常を検出する。【選択図】図３
2007288356.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、
前記電源から前記負荷への通電路に互いに並列接続される複数の半導体スイッチ素子と、
前記複数の半導体スイッチ素子それぞれに対応して設けられ、その対応する半導体スイッチ素子に流れる電流に応じた検出電流をそれぞれ出力する複数の電流検出素子と、を備え、
前記複数の電流検出素子の出力側に共通接続され、それら複数の電流検出素子からの合成検出電流を電圧に変換する共通変換回路と、
前記共通変換回路の出力電圧が閾値電圧を超えている場合に異常信号を出力する異常検出回路と、を備える電力供給制御装置。
【請求項２】
前記各半導体スイッチ素子はパワーＦＥＴであると共に、前記各電流検出素子は、それに対応するパワーＦＥＴに流れる電流に対し所定関係のセンス電流が流れるセンスＦＥＴとされこのセンス電流を前記検出電流として出力する構成である請求項１に記載の電力供給制御装置。
【請求項３】
前記共通変換回路は、前記複数の半導体スイッチ素子からの検出電流の合流経路に対して直列接続された第１抵抗素子及びコンデンサと、これらの第１抵抗素子及びコンデンサに対して並列接続される第２抵抗素子と、を有して構成されている請求項１または請求項２に記載の電力供給制御装置。
【請求項４】
前記第２抵抗素子は、前記第１抵抗素子よりも抵抗値が大きいことを特徴とする請求項３に記載の電力供給制御装置。
【請求項５】
前記共通変換回路が抵抗素子である請求項１または請求項２に記載の電力供給制御装置。
【請求項６】
前記異常検出回路は、前記複数の半導体スイッチ素子それぞれに対応して複数設けられ、
前記各異常検出回路から出力された各異常信号に基づき、それに対応する前記各半導体スイッチ素子に遮断動作をさせる保護回路を備える請求項１から請求項５のいずれかに記載の電力供給制御装置。
【請求項７】
前記異常検出回路は、前記複数の半導体スイッチ素子に対して１つの共通異常検出回路であって、
前記共通異常検出回路から出力された異常信号に基づき、前記複数の半導体スイッチ素子に一括で遮断動作をさせる保護回路を備える請求項１から請求項５のいずれかに記載の電力供給制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力供給制御装置に関する。
【背景技術】
【０００２】
従来、電源と負荷とを接続する通電路に、例えばパワーＭＯＳＦＥＴなどの大電力用半導体スイッチ素子を介設し、この半導体スイッチ素子をオンオフさせることにより負荷への電力供給を制御するようにした電力供給制御回路が提供されている。このような電力供給制御回路では、上記通電路に過電流が流れると上記半導体スイッチ素子の制御端子の電位を制御して当該半導体スイッチ素子をオフにして通電を遮断することにより、上記半導体スイッチ素子を保護する自己保護機能を有するものが知られている。
【０００３】
下記特許文献１では、パワーＭＯＳＦＥＴの電流量に応じたセンス電流を流すセンスＦＥＴを設けて、このセンスＦＥＴに流れるセンス電流を電位制御回路を介して電流検出抵抗に流し、この電流検出抵抗での電圧降下を検出して、この電圧降下が所定の閾値以上になると過電流（電流の異常）と判定するようになっている。具体的には、パワーＭＯＳＦＥＴ及びセンスＦＥＴのドレインを電源側に共通接続する一方で、両者のソース電位を例えばボルテージフォロア接続がされたオペアンプを有する電位制御回路によって同電位に保持する構成になっている。これにより、パワーＭＯＳＦＥＴに流れる負荷電流に対して安定した一定比率（パワーＭＯＳＦＥＴとセンスＦＥＴのセンス比）のセンス電流をセンスＦＥＴに流すことができる。
【特許文献１】特開２００４−２３６４０５公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、通電路に極めて大きな負荷電流が流れる負荷への電力供給制御を行う場合には、複数の半導体スイッチ素子を通電路に並列接続し、これらの複数の半導体スイッチ素子によって電力供給制御を行うようにすることがある。しかし、従来のものでは、同一の通電路の過電流判定を行うにもかかわらず、複数の半導体スイッチ素子それぞれに対応して設けられた複数の電流検出抵抗の各電圧降下に基づき過電流判定を行う構成とされていた。
具体的には、２つの半導体スイッチ素子が同一のオン抵抗（例えば１０［ｍΩ］）、同一閾値（例えば１００［Ａ］）で負荷への通電路の電流異常を検出したい場合、設計通りに均等に分流できれば上記通電路に最大２００［Ａ］まで電流を流すことができるはずである。しかしながら、実際には半導体スイッチ素子間でオン抵抗のばらつきがあるため、通電路に流れる電流が２００［Ａ］に達する前に、一方の半導体スイッチ素子に流れる電流が上記閾値（１００［Ａ］）を超えて遮断してしまい、負荷に２００［Ａ］の電流を流すことができなくなるという問題があった。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、複数の半導体スイッチ素子を並列接続して負荷への電力供給制御を行う場合に、部品点数を軽減しつつ半導体スイッチ素子間のばらつきによる異常電流判定のばらつきを抑制することが可能な電力供給制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、請求項１の発明に係る電力供給制御装置は、電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、前記電源から前記負荷への通電路に互いに並列接続される複数の半導体スイッチ素子と、前記複数の半導体スイッチ素子それぞれに対応して設けられ、その対応する半導体スイッチ素子に流れる電流に応じた検出電流をそれぞれ出力する複数の電流検出素子と、を備え、前記複数の電流検出素子の出力側に共通接続され、それら複数の電流検出素子からの合成検出電流を電圧に変換する共通変換回路と、前記共通変換回路の出力電圧が閾値電圧を超えている場合に異常信号を出力する異常検出回路と、を備える。
【０００７】
請求項２の発明は、請求項１に記載の電力供給制御装置において、前記各半導体スイッチ素子はパワーＦＥＴであると共に、前記各電流検出素子は、それに対応するパワーＦＥＴに流れる電流に対し所定関係のセンス電流が流れるセンスＦＥＴとされこのセンス電流を前記検出電流として出力する構成である。
【０００８】
請求項３の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記共通変換回路は、前記複数の半導体スイッチ素子からの検出電流の合流経路に対して直列接続された第１抵抗素子及びコンデンサと、これらの第１抵抗素子及びコンデンサに対して並列接続される第２抵抗素子と、を有して構成されている。
【０００９】
請求項４の発明は、請求項３に記載の電力供給制御装置において、前記第２抵抗素子は、前記第１抵抗素子よりも抵抗値が大きいことを特徴とする。
【００１０】
請求項５の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記共通変換回路が抵抗素子である。
【００１１】
請求項６の発明は、請求項１から請求項５のいずれかに記載の電力供給制御装置において、前記異常検出回路は、前記複数の半導体スイッチ素子それぞれに対応して複数設けられ、前記各異常検出回路から出力された各異常信号に基づき、それに対応する前記各半導体スイッチ素子に遮断動作をさせる保護回路を備える。
なお、本発明の「保護回路」は、例えば、外部からの信号に基づき半導体スイッチ素子の遮断状態を解除して通電状態に復帰させるためのリセット回路を備えて、半導体スイッチ素子に遮断動作をさせた後、その遮断状態がリセット回路によって解除されるまで維持される構成や、半導体スイッチ素子に遮断動作をさせた後、一定時間後に通電状態に強制的に復帰させる構成であってもよい。
【００１２】
請求項７の発明は、請求項１から請求項５のいずれかに記載の電力供給制御装置において、前記異常検出回路は、前記複数の半導体スイッチ素子に対して１つの共通異常検出回路であって、前記共通異常検出回路から出力された異常信号に基づき、前記複数の半導体スイッチ素子に一括で遮断動作をさせる保護回路を備える。
【発明の効果】
【００１３】
＜請求項１の発明＞
本構成によれば、複数の半導体スイッチ素子を並列接続して負荷への電力供給制御を行いつつ、各半導体スイッチ素子の電流量に応じた検出電流を合流させて共通変換回路に流し、この共通変換回路の端子電圧が閾値電圧を超えている場合に異常信号を出力する構成とした。従って、複数の半導体スイッチ素子にそれぞれ個別の電流検出抵抗を設けて異常判定を行っていた従来の構成とは異なり、半導体スイッチ素子間のばらつきによる異常電流判定のばらつきを制御することが可能、かつ、部品点数の軽減を図ることができる。
【００１４】
＜請求項２の発明＞
本構成は、パワーＦＥＴに流れる電流に対し所定関係のセンス電流が流れるセンスＦＥＴを用いて検出電流を出力する、いわゆるセンス方式を採用しており、この構成であっても勿論本発明の効果を得ることができる。
【００１５】
＜請求項３，４の発明＞
本構成によれば、共通変換回路は、合成検出電流（センス電流）の通電時間経過に伴ってその合成検出電流から電圧への変換率を増大させる特性を示す。つまり、例えば外部回路（制御対象装置等の負荷や配線部材など）の短絡異常や、短絡していなくても負荷の定格電流よりも大きい電流が半導体スイッチ素子（パワーＦＥＴ）に流れる過電流異常が発生した場合、その通電時間経過に伴う共通変換回路での変換率の増大により出力電圧が上昇し、閾値電圧を超えたときに異常信号が出力される。そして、上記電流異常発生時から異常信号出力時までの異常電流の通電時間は、その異常電流レベルが大きいほど短く、小さいほど長くなる。
要するに、電力供給制御装置は、半導体スイッチ素子に連なる外部回路（例えば配線部材（電線））に高いレベルの異常電流が流れたときには即時的に異常信号を出力し、比較的に低いレベルの異常電流が流れたときにはある程度の通電時間を経過した後に異常信号を出力するように動作する。これにより、外部回路に大電流が流れて焼損などすることを抑制することが可能となる。
そして、本構成では、共通変換回路は、検出電流の合流経路に対して直列接続された第１抵抗素子及びコンデンサと、それらに対して並列接続される第２抵抗素子（請求項２では第１抵抗素子よりも抵抗値が大きいもの）と、を有して構成した。このような構成であれば、共通変換回路の回路定数（各抵抗素子の抵抗値、コンデンサの容量）を変更することで、その出力電圧が閾値電圧を超えるまでの合成検出電流−通電時間の関係曲線を適切なものに調整することができる。また、共通変換回路に流れる合成検出電流の最大電流量が有限となるため、この最大電流量を、第１抵抗素子、第２抵抗素子のうち少なくともいずれか一方の抵抗値を調整することにより半導体スイッチ素子の最大許容電流値に対応した値に設定することができる。また、第２抵抗素子の抵抗値を調整することにより過電流状態が長時間継続した場合における合成検出電流の収束値を調整することができる。更に、第１及び第２の抵抗素子及びコンデンサの値を調整することにより合成検出電流−通電時間の関係曲線の経時的な収束度合いを調整することができる。
【００１６】
＜請求項５の発明＞
本構成によれば、共通変換回路としての抵抗素子の端子電圧と閾値電圧との大小関係に基づき各半導体スイッチ素子における電流異常を検出することができる。
【００１７】
＜請求項６の発明＞
本構成によれば、各異常検出回路ごとに異常電流判定のはらつきが生じ得るが、各半導体スイッチ素子ごとのばらつき（オン抵抗のばらつき）による影響が抑制できる。
【００１８】
＜請求項７の発明＞
本構成によれば、電流異常の発生に対して複数の半導体スイッチを一括で遮断動作させることができる。
【発明を実施するための最良の形態】
【００１９】
＜実施形態１＞
本発明の実施形態１を図１〜図７を参照しつつ説明する。
［電力供給制御装置の全体構成］
図１は、本実施形態に係る電力供給制御装置１０の全体構成を示すブロック図である。この電力供給制御装置１０は、複数（本実施形態では２つ）の半導体スイッチ装置（半導体ディバイス）１１を備えている。各半導体スイッチ装置１１は、それぞれが有するパワーＭＯＳＦＥＴ１５（本発明の「半導体スイッチ素子、パワーＦＥＴ」に相当）が電源６１（車両用電源）と負荷５０との間の通電路６３に並列接続されており、これら２つのパワーＭＯＳＦＥＴ１５をオンオフ動作させることで電源６１から負荷５０への電力供給を制御するようになっている。なお、電力供給制御装置１０は図示しない車両に搭載され、負荷５０として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどの駆動制御をするために使用される。なお、以下では、「負荷」は電力供給制御装置１０の制御対象装置であって、電力供給制御装置１０とその制御対象装置との間に連なる電線（配線部材）５１を含まない意味とし、「外部回路」を負荷５０と電線５１とを含めた意味として説明する。また、以下では、２つの半導体スイッチ装置を区別しない場合には符号１１を付し、区別する場合には符号１１ａ，１１ｂをそれぞれ付して説明する。
【００２０】
各半導体スイッチ装置１１は、同図に示すように、入力端子Ｐ１、電源（Ｖcc）端子Ｐ２、出力端子Ｐ３、外部接続端子Ｐ４及びダイアグ出力端子Ｐ５がそれぞれ設けられている。２つの半導体スイッチ装置１１は、両入力端子Ｐ１が操作スイッチ５２に共通接続され、両電源端子Ｐ２が電源６１に共通接続され、出力端子Ｐ３が負荷５０に共通接続され、外部接続端子Ｐ４が後述するＲＣ並列回路１２に共通接続されている。
【００２１】
電源６１からの負荷電流Ｉｐは、両電源端子Ｐ２の共通接続点で分流電流Ｉｐ１、Ｉｐ２に分流され、分流電流Ｉｐ１が半導体スイッチ装置１１ａのパワーＭＯＳＦＥＴ１５に流れ、分流電流Ｉｐ２が半導体スイッチ装置１１ｂのパワーＭＯＳＦＥＴ１５に流れる。各半導体スイッチ装置１１は、センスＭＯＳＦＥＴ１６（本発明の「電流検出素子、センスＦＥＴ」に相当）と制御回路１４とをそれぞれ備える。各制御回路１４は、入力端子Ｐ１を介して操作スイッチ５２に共通接続されている。入力端子Ｐ１は、操作スイッチ５２がオフされているときは電源電圧Ｖcc側にプルアップされており、操作スイッチ５２がオンされることでローレベルの制御信号Ｓ１（負荷駆動指令信号）が制御回路１４に入力されて制御回路１４が動作し、定電圧信号、或いは、ＰＷＭ（Pulse Width Modulation。パルス幅変調）信号をパワーＭＯＳＦＥＴ１５の制御入力端子（ゲート端子Ｇ）に与えて通電動作をさせる。
【００２２】
各センスＭＯＳＦＥＴ１６は、後述するように各パワーＭＯＳＦＥＴ１５の分流電流Ｉｐ１、Ｉｐ２の電流量に応じたセンス電流Ｉｓ１、Ｉｓ２（本発明の「検出電流」に相当）がそれぞれ流れ、これらのセンス電流Ｉｓ１、Ｉｓ２が各制御回路１４及び各外部接続端子Ｐ４を介して合流し、この合成センス電流Ｉｓ（＝Ｉｓ１＋Ｉｓ２  本発明の「合成検出電流」に相当）がＲＣ並列回路１２が流れるようになっている。
【００２３】
１．各半導体スイッチ装置の全体構成
図２には、各半導体スイッチ装置１１の内部構成を示すブロック図である。なお、両半導体スイッチ装置１１の内部構成は同一であり、同図では半導体スイッチ装置１１ａの構成が示されている。
【００２４】
図２に示すように、制御信号Ｓ１は入力端子Ｐ１に接続された入力インターフェース４５に入力されるようになっており、入力インターフェース４５にローレベルの制御信号Ｓ１が入力されることでＦＥＴ４７がオン状態となり、保護用論理回路４０が通電される構成をなしている。保護用論理回路４０にはチャージポンプ回路４１とターンオフ回路４２がそれぞれ接続されており、さらに過電流検知回路１３、過温度検知回路４８もそれぞれ接続されている。また、パワーＭＯＳＦＥＴ１５のドレイン端子Ｄ及びゲート端子Ｇの間にはダイナミッククランプ４４が接続されている。なお、過温度検知回路４８は、パワーＭＯＳＦＥＴ１５近傍の温度を検出し、これが所定の閾値温度を超えた場合に温度異常としてハイレベルの出力信号Ｓ３を出力する。
【００２５】
チャージポンプ回路４１の出力は、パワーＭＯＳＦＥＴ１５のゲート端子Ｇに与えられるとともに、過電流検知回路１３内のセンスＭＯＳＦＥＴ１６のゲート端子Ｇに与えられる（図３参照）。ターンオフ回路４２は、パワーＭＯＳＦＥＴ１５のドレイン端子Ｄとソース端子Ｓとの間に設けられ、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６のゲート端子Ｇにそれぞれ接続されている。後述するように、チャージポンプ回路４１及びターンオフ回路４２は、保護用論理回路４０からの制御信号Ｓ４に基づき駆動されて、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６に通電動作ないし遮断動作をさせる。
【００２６】
２．過電流検知回路
次に、過電流検知回路１３について説明する。図３は、電力供給制御装置１０の過電流検知回路１３（本発明の「異常検出回路」に相当）を主として示す回路図である。なお、同図も半導体スイッチ装置１１ａの構成が示されている。
【００２７】
同図に示すように、電力供給制御装置１０は、パワーＭＯＳＦＥＴ１５と、パワーＭＯＳＦＥＴ１５の電流量に応じたセンス電流Ｉｓ１が流れるセンスＭＯＳＦＥＴ１６と、パワーＭＯＳＦＥＴ１５に流れる電流の異常検出を行う後述の過電流検知回路１３と、保護用論理回路４０がワンチップ化された形態、或いは、複数のチップで構成されてワンパッケージ内に収容された形態にて半導体スイッチ装置１１が構成されている。
【００２８】
パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６については、ドレイン端子Ｄが共通接続されて電源端子Ｐ２に接続される複数のＭＯＳＦＥＴが配列され、ほとんどのＭＯＳＦＥＴ群が、ソース端子Ｓを出力端子Ｐ３に共通接続することでパワーＭＯＳＦＥＴ１５が構成され、一部のＭＯＳＦＥＴ群が、ソース端子Ｓを共通接続することでセンスＭＯＳＦＥＴ１６が構成されている。なお、パワーＭＯＳＦＥＴ１５を構成するＭＯＳＦＥＴ群の数と、センスＭＯＳＦＥＴ１６を構成するＭＯＳＦＥＴ群の数との比が概ねセンス比である。パワーＭＯＳＦＥＴ１５のソース端子Ｓ及びセンスＭＯＳＦＥＴ１６のソース端子Ｓは、オペアンプ１８の各入力端子にそれぞれ接続されており、このオペアンプ１８の出力側には、ＦＥＴ２０のゲート端子が接続されている。
【００２９】
このように、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６のドレイン端子Ｄ同士、ソース端子Ｓ同士を互いに同電位することで、パワーＭＯＳＦＥＴ１５に流れる分流電流Ｉｐ１に対して安定した一定比率のセンス電流Ｉｓ１をセンスＭＯＳＦＥＴ１６に流すことができる。これらのパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６は、操作スイッチ５２がオンとなって入力端子Ｐ１からローレベルの制御信号Ｓ１が入力されることを前提条件として通電状態となるように構成されている。
【００３０】
センスＭＯＳＦＥＴ１６からのセンス電流Ｉｓ１は、ＦＥＴ２４及びＦＥＴ２６からなるカレントミラー回路によってセンス電流Ｉｓ１と同レベルのミラー電流Ｉｓ１’がＦＥＴ２６及びＦＥＴ２８の接続ラインに流れる。そして、更にＦＥＴ２８及びＦＥＴ３０からなるカレントミラー回路によってセンス電流Ｉｓ１と同レベルのミラー電流Ｉｓ１”がＦＥＴ３０から外部接続端子Ｐ４に流れるようになっている。
【００３１】
さて、パワーＭＯＳＦＥＴ１５のソース端子Ｓとグランドとの間には、複数（例えば２つ）の分圧抵抗Ｒ１，Ｒ２を直列接続してなる分圧回路５５が配されている。これにより、分圧抵抗Ｒ１と分圧抵抗Ｒ２との接続点Ａの分圧電圧Ｖｒ（本発明の「閾値電圧」に相当）は、パワーＭＯＳＦＥＴ１５のソース電位Ｖｓ（パワーＦＥＴの出力側電圧）を２つの分圧抵抗Ｒ１，Ｒ２の抵抗比に応じて分圧されたレベルとなる。ここで、分圧抵抗Ｒ１，Ｒ２は、予め一定の抵抗比率（例えば分圧抵抗Ｒ１の抵抗値：分圧抵抗Ｒ２の抵抗値＝１：１）のものが選択されている。
【００３２】
そして、接続点Ａの分圧電圧Ｖｒはコンパレータ３２の一方の入力端子（負入力端子）に与えられ、ＦＥＴ３０と外部接続端子Ｐ４との接続ラインにはコンパレータ３２の他方の入力端子（正入力端子）が接続されている。
【００３３】
また、分圧回路５５とグランドとの間には、ダイオード接続（ゲート端子Ｇとドレイン端子Ｄとが共通接続）されたＦＥＴ６６が配されている。そして、ＦＥＴ６６のゲート端子Ｇは、バイアス用抵抗６８及びＦＥＴ７０（暗電流遮断回路）を介して電源端子Ｐ２に接続されている。ＦＥＴ７０は、入力端子Ｐ１にローレベルの制御信号Ｓ１が入力されることでオン状態となって電源端子Ｐ２とバイアス用抵抗６８との間の通電を許容する（半導体スイッチ素子への入力信号がアクティブのとき）。そして、ＦＥＴ６６によって分圧回路５５とグランドとの間に定電圧Ｖｔ（バイアス）が付与される。このような構成により、入力端子Ｐ１にハイレベルの制御信号Ｓ１が入力されている、即ち、負荷駆動指令信号が入力されていないときは、ＦＥＴ７０が遮断状態にあり、これにより、電源６１からバイアス用抵抗６８、分圧回路５５を介して負荷５０へ流れ込む暗電流を阻止できる。なお、本実施形態では、ＦＥＴ６６，７０、バイアス用抵抗６８は、半導体スイッチ装置１１内に収容されている。
【００３４】
ＲＣ並列回路１２には、半導体スイッチ装置１１ａからのセンス電流Ｉｓ１”と半導体スイッチ装置１１ｂからのセンス電流Ｉｓ２”とが合流してなる合成センス電流Ｉｓ（＝Ｉｓ１”＋Ｉｓ２”）が流れ込む。なお、この合成センス電流Ｉｓは、電源６１から負荷５０に流れる負荷電流Ｉｐに対して一定比率の値となる。そして、ＲＣ並列回路１２の端子電圧Ｖｏ（本発明の「出力電圧」に相当）は、上記合成センス電流Ｉｓに応じて変動する。コンパレータ３２は、ＲＣ並列回路１２の端子電圧Ｖｏ（外部接続端子Ｐ４の電位）と接続点Ａの分圧電圧Ｖｒとを比較し、大きなレベルのセンス電流Ｉｓ１がＲＣ並列回路１２に流れて端子電圧Ｖｏが分圧電圧Ｖｒを上回ったときにハイレベルの出力信号Ｓ２（本発明の「異常信号」に相当）を出力する。この分圧電圧Ｖｒは、（１／２）・（Ｖｓ−Ｖｔ）＋Ｖｔ（Ｖｓ：パワーＭＯＳＦＥＴ１５のソース電位）であり、電力供給制御装置１０に連なる外部回路（例えば負荷５０など）の負荷抵抗に応じて、ＲＣ並列回路１２の回路定数を変えることで異常検出値を自由に設定することができる。
【００３５】
３．ＲＣ並列回路
（１）回路構成
図１，３に示すように、ＲＣ並列回路１２（本発明の「共通変換回路」に相当）は、直列接続された第１抵抗６０（抵抗値ｒ  本発明の「第１抵抗素子」に相当）及びコンデンサ６２と、第２抵抗６４（抵抗値Ｒ  本発明の「第２抵抗素子」に相当）とが並列接続されて構成されている。そして、このＲＣ並列回路１２の一端側が外部接続端子Ｐ４に接続され、他端側がグランドに接続される。従って、ＲＣ並列回路１２の端子電圧Ｖｏが外部接続端子Ｐ４を介して各半導体スイッチ装置１１内のコンパレータ３２の入力端子に与えられる。
【００３６】
（２）回路定数の設定
ここで、ＲＣ並列回路１２に合成センス電流Ｉｓ（＝Ｉｓ１”＋Ｉｓ２”）を流した場合の端子電圧Ｖｏは、次の数式１で求めることができる。
【数１】
2007288356.tif 000003
ｒ：第１抵抗６０の抵抗値
Ｃ：コンデンサ６２の容量
Ｒ：第２抵抗６４の抵抗値
ｔ：通電時間
従って、数式１から、異常検出される電流（端子電圧Ｖｏが閾値電圧としての分圧電圧Ｖｒに達したときの合成センス電流Ｉｓ、以下、「異常電流Ｉｏ」という）は、次の数式２で表すことができる。
【数２】
2007288356.tif 000004
そして、通電開始当初は、合成センス電流Ｉｓが第１抵抗６０、第２抵抗６４及びコンデンサ６２に流れる。このときの異常電流Ｉｏは、上記数式２より、次の数式３に示す電流Ｉｏ１となる。
【数３】
2007288356.tif 000005
（通電時間ｔ＝０）
そして、その通電状態が継続し通電時間ｔが経過するに従って、異常電流Ｉｏは、数式４に示す電流Ｉｏ２に収束していく。
【数４】
2007288356.tif 000006
（通電時間ｔ＝∞）
以上から、異常電流Ｉｏと通電時間ｔとの関係は、図４の点線で示す収束曲線Ｌ９となる。このことは、通電開始当初、ＲＣ並列回路１２の電流／電圧の変換率が小さく異常電流Ｉｏは大きなレベルとなり（つまり、大電流を流すことができ）、そのまま通電状態が継続した場合、ＲＣ並列回路１２における電流／電圧の変換率が徐々に増大し、異常電流Ｉｏのレベルが低減していく（流すことができる電流量が低減していく）ことを意味する。要するに、ＲＣ並列回路１２は、それに流れた合成センス電流Ｉｓの通電時間に応じて増大する変換率によって当該合成センス電流Ｉｓを端子電圧Ｖｏに変換するのである。なお、後述するように、閾値電圧としての分圧電圧ＶｒはパワーＭＯＳＦＥＴ１５のソース電圧Ｖｓに依存して変化するため、上記収束曲線Ｌ９も、同ソース電圧Ｖｓに応じた電流レベルの曲線となる（ソース電圧Ｖｓに依存して変化する分圧電圧Ｖｒの各値を上記数式１〜４に代入して求められる各曲線）。
【００３７】
また、同図で実線で示した曲線は、例えば電力供給制御装置１０及び負荷５０の間に連なる電線５１（例えば電線被覆材）の発煙特性について、負荷電流Ｉｐに対応する合成センス電流と通電時間（発煙時間）との関係を示した発煙特性曲線Ｌ１０である。つまり、電線５１に任意の一定電流（ワンショット電流）を継続して流したときに、当該電線５１の被覆材の焼損が発生するまでの時間を示している。
【００３８】
同図中でＩstdは負荷５０の定格電流に対応する合成センス電流（以下、単に「定格電流Ｉstd」という）であり、Ｉmaxは電線５１における発熱と放熱のバランスがとれた熱平衡状態で流すことが可能な平衡時限界電流に対応する合成センス電流（以下、単に「平衡時限界電流Ｉmax」という）である。この平衡時限界電流Ｉmaxよりも高いレベルの電流を流す場合には、過度熱抵抗領域となり、電流レベルと焼損までの通電時間ｔとが略反比例関係となる。なお、発煙特性曲線Ｌ１０は例えば実験的に求めることができる。
【００３９】
本実施形態では、図４に示すように、上記収束曲線Ｌ９が発煙特性曲線Ｌ１０よりも低い電流レベルの領域内において当該発煙特性曲線Ｌ１０にほぼ平行な曲線になるように、ＲＣ並列回路１２の各回路定数（第１抵抗６０及び第２抵抗６４の抵抗値ｒ，Ｒ、コンデンサ６２の容量Ｃ）が調整されている。また、上記電流Ｉｏ２を電線５１の定格電流Ｉstdにほぼ一致させている。ここで、第１抵抗６０及び第２抵抗６４は、通電開始当初において上記電流Ｉｏ１を設定し、上記発煙特性曲線Ｌ１０を超えないようにする役割を果たす。
【００４０】
なお、上記発煙特性曲線Ｌ１０は、電力供給制御装置１０に接続される外部回路としての電線の種類等によって異なるが、外付けされたＲＣ並列回路１２の回路定数（ｒ，Ｃ，Ｒ）を調整することによって、保護対象となる各電線の発煙特性曲線に応じた収束曲線を形成することができる。
【００４１】
なお、上述したコンパレータ３２からのハイレベルの出力信号Ｓ２は保護用論理回路４０に入力されるように構成されており、後述の保護動作がなされるようになっている。また、図２に示すように、この出力信号Ｓ２はＯＲ回路４９にも入力されるようになっており、出力信号Ｓ２、及び、過温度検知回路４８からの温度異常を示すハイレベルの出力信号Ｓ３のいずれかの信号が入力された場合には、ＦＥＴ４６がオンされ、ダイアグ出力端子Ｐ５に連なるプルアップ抵抗５４を利用して外部回路（例えば警告ランプ等）に異常を示す信号が出力される。なお、後述するように、温度異常が発生したときにはパワーＭＯＳＦＥＴ１５を一時的又は継続的に遮断動作をさせる構成となっている。
【００４２】
４．保護用論理回路
図５には、前述のローレベルの制御信号Ｓ１を受けることで起動する保護用論理回路４０（本発明の「保護回路」に相当）の構成が示されている。この保護用論理回路４０は、チャージポンプ回路４１、ターンオフ回路４２に制御信号Ｓ４を与えてオンオフ動作させる、ラッチ回路としてのＲＳ−ＦＦ９０（ＲＳフリップフロップ  「リセット回路」に相当）を有している。このＲＳ−ＦＦ９０はセット端子ＳにＯＲ回路９１からのセット信号ＳＥＴが入力され、リセット端子ＲにＡＮＤ回路９２からの出力信号が入力される。ＯＲ回路９１には、電流異常を示すハイレベルの出力信号Ｓ２と温度異常を示すハイレベルの出力信号Ｓ３が入力されるようになっており、これらのいずれかの信号が入力されたときにセット信号ＳＥＴを出力してＲＳ−ＦＦ９０をセット状態とし、これによりＲＳ−ＦＦ９０はハイレベルの制御信号Ｓ４を出力する。
【００４３】
ＡＮＤ回路９２には、過温度検知回路４８からの出力信号Ｓ３をレベル反転した信号と、リセット信号ＲＳＴとが入力される。これにより、ＡＮＤ回路９２は、温度異常が発生せず或いは解消されて保護用論理回路４０がローレベルの出力信号Ｓ３を受けているときはリセット信号ＲＳＴを有効化させてＲＳ−ＦＦ９０をリセット状態にする。一方、温度異常の発生により保護用論理回路４０が出力信号Ｓ３を受けているときはリセット信号ＲＳＴを無効化させる。このリセット信号ＲＳＴは、入力端子Ｐ１にローレベルの制御信号Ｓ１が入力されたとき（負荷駆動指令信号が入力されたとき）、または、温度異常（過熱状態）から温度低下により復帰温度（正常に動作可能な閾値温度）に達したときにパルス信号として保護用論理回路４０に与えられる。
【００４４】
このような構成により、保護用論理回路４０は、ローレベルの制御信号Ｓ１を受けることで起動し、正常時は、チャージポンプ回路４１を駆動させ、このチャージポンプ回路４１は昇圧した電圧をパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６の各ゲート−ソース間に与えてオンして通電状態にさせるように動作する。一方、保護用論理回路４０は、上記電流異常を示すハイレベルの出力信号Ｓ２を受けた異常検出時には、チャージポンプ回路４１をオフさせるとともに、ターンオフ回路４２を駆動させるハイレベルの制御信号Ｓ４を出力し、これにより、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６の各ゲート−ソース間の電荷を放電し、遮断動作させるように動作する。そして、この遮断動作は、制御信号Ｓ１が再入力（例えば負荷駆動指令信号が入力）されない限り通電状態に復帰することができない、自己復帰不能な遮断動作である。
【００４５】
また、保護用論理回路４０は、温度異常を示すハイレベルの出力信号Ｓ３を受けたときも制御信号Ｓ４を出力してパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６に遮断動作させる。この遮断動作は、パワーＭＯＳＦＥＴ１５が復帰温度に達したときに、保護用論理回路４０が温度異常の出力信号Ｓ３を受けなくなり、再び通電状態に復帰する、自己復帰可能な遮断動作である。
【００４６】
［本実施形態の効果］
（１）パワーＭＯＳＦＥＴ１５がオンして通電状態となり安定点に達するまでにおける迅速な電流異常検出
図６は、半導体スイッチ装置１１ａ，１１ｂの両センスＭＯＳＦＥＴ１６のドレイン−ソース間電圧Ｖｄｓ及び分圧電圧Ｖｒと、合成センス電流Ｉｓとの関係を示す図である。横軸は、両センスＭＯＳＦＥＴ１６のドレイン−ソース間電圧Ｖｄｓを示し、縦軸は、そのドレイン−ソース間電圧Ｖｄｓに応じた分圧電圧Ｖｒ及び合成センス電流Ｉｓを示している。ラインＬ１は負荷抵抗によって定まる合成センス電流Ｉｓの変化を示す負荷線であり、ラインＬ２はセンスＭＯＳＦＥＴ１６のオン抵抗によって定まる合成センス電流Ｉｓの変化を示すオン抵抗線である。
【００４７】
負荷５０が正常状態にあって、パワーＭＯＳＦＥＴ１５がオンすると、センスＭＯＳＦＥＴ１６のドレイン−ソース間電圧Ｖｄｓ及び合成センス電流Ｉｓの安定点は、負荷線Ｌ１とオン抵抗線Ｌ２との交点Ａとなる。即ち、センスＭＯＳＦＥＴ１６のドレイン−ソース間電圧Ｖｄｓ及び合成センス電流Ｉｓの値は、パワーＭＯＳＦＥＴ１５のオン状態が維持されるのに伴って、点Ｂ（Ｖｓ（パワーＭＯＳＦＥＴ１５のソース電圧）＝０、Ｉｄ（パワーＭＯＳＦＥＴ１５のドレイン電流）＝０の状態）から、負荷線Ｌ１に沿って変化し、安定点（交点Ａ）に到達した時点で安定する。なお、図６では負荷線Ｌ１が３本示されているが、これらに囲まれる領域が半導体スイッチ装置１１の製造段階におけるばらつき範囲を示している。
【００４８】
しかしながら、負荷が短絡しているなどの異常事態が発生した場合、起動時に点Ｂから出発しても、その負荷５０での電圧降下が極めて少ないため、パワーＭＯＳＦＥＴ１５のソース電圧Ｖｓはほとんど上昇しない。即ち、パワーＭＯＳＦＥＴ１５のドレイン−ソース間電圧があまり変化しない状態で、パワーＭＯＳＦＥＴ１５を流れる負荷電流Ｉｐが急激に上昇してしまい、合成センス電流Ｉｓが点Ｂから出発して急激に上昇することとなる（図６で線Ｌ８）。
【００４９】
仮に、一定値として設定されている閾値電圧をＲＣ並列回路１２の端子電圧Ｖｏが上回ったときに、これを電流異常として検出する構成とすると、図７に示すように、その閾値電圧は安定点Ａよりも高い値に設定しなくてはならないから、ソース電圧Ｖｓが低く、ドレイン−ソース間電圧Ｖｄｓが高い段階では、電流異常を検出するまでに時間を要する。従って、電流異常を迅速に検出するには、ドレイン−ソース間電圧Ｖｄｓが高い領域では閾値電圧を低く、同電圧Ｖｄｓが低くなった領域では閾値電圧が高くなることが望ましい。
【００５０】
そこで、本実施形態では、図６のラインＬ３に示すように、ドレイン−ソース間電圧Ｖｄｓに応じて閾値電圧としての分圧電圧Ｖｒが、基本的に負荷線Ｌ１とほぼ同じ勾配で変化するように設定している。そして、閾値電圧としての分圧電圧Ｖｒの変化態様をこのような勾配とするため、本実施形態では、上述したように、パワーＭＯＳＦＥＴ１５のソース電圧Ｖｓを分圧した分圧電圧Ｖｒを閾値電圧としている。これにより、分圧電圧Ｖｒは、パワーＭＯＳＦＥＴ１５のドレイン−ソース間電圧Ｖｄｓに応じて直線的に変化し、同電圧Ｖｄｓが高い領域で低く、同電圧Ｖｄｓが低い領域で高くなる。
【００５１】
また、ソース電圧Ｖｓが低く、ドレイン−ソース間電圧Ｖｄｓが高い領域では、上記異常事態時において負荷電流Ｉｐが急上昇してしまうこととなるが、ＦＥＴ６６及びバイアス用抵抗６８によって定電圧Ｖｔが印加されるため、安定した立ち上がり動作を行うことができる。これにより、パワーＭＯＳＦＥＴ１５のドレイン−ソース間電圧Ｖｄｓが非常に高い領域でも適切な閾値電圧とすることができ、閾値電圧を一定値とする構成と比較して適切な閾値電圧として、迅速かつパワーＭＯＳＦＥＴ１５での電力損失が小さい状態での遮断が可能となる。
【００５２】
また、図６で点線Ｌ３は短絡異常時の閾値としての分圧電圧Ｖｒの推移を示しており、半導体スイッチ装置１１の製造段階におけるばらつき範囲を示している。このように、本実施形態では、半導体スイッチ装置１１を製造する段階においても、分圧抵抗Ｒ１，Ｒ２の抵抗値のばらつきが生じるが、これは同一チップ或いは同一パッケージ内で製造されるため、いずれの分圧抵抗Ｒ１，Ｒ２の抵抗値（図６でＬ３）も同方向（抵抗値が減少する方向、或いは、増大する方向）にばらつき、分圧比は変わらない。従って、ＲＣ並列回路１２を、検出したい異常電流レベル（短絡異常時の電流レベル、過電流異常時の電流レベル）に応じた適切な回路定数のものとすることで、分圧抵抗Ｒ１，Ｒ２の抵抗値のばらつきに影響させることなく精度の高い異常検出を行うことができる。
【００５３】
（２）ヒューズ機能
操作スイッチ５２がオンされローレベルの制御信号Ｓ１が電力供給制御装置１０に与えられると、保護用論理回路４０のＲＳ−ＦＦ６６がリセット状態となる。これにより、チャージポンプ回路４１が駆動しパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６がオンして通電状態となり、負荷５０への電力供給が開始される。
【００５４】
ここで、例えば電線５１や負荷５０などの外部回路が短絡し、パワーＭＯＳＦＥＴ１５に大電流が流れると、これに比例した高いレベルの合成センス電流ＩｓがＲＣ並列回路１２に流れる（以下、このときの合成センス電流Ｉｓを「短絡電流Ｉｓ１」という）。そして、この短絡電流Ｉｓ１は、短絡異常の発生当初は、第１抵抗６０、第２抵抗６４及びコンデンサ６２に流れ込む。このとき、ＲＣ並列回路１２は低変換率状態にあるから、端子電圧Ｖｏは未だ分圧電圧Ｖｒに達することはなく、コンパレータ３２から出力信号Ｓ２は出力されない。
【００５５】
そして、そのまま短絡電流Ｉｓ１が流れ続けると、ＲＣ並列回路１２が次第に高変換率状態となり、図４で示すように、通電時間がｔ１になったとき（短絡電流Ｉｓ１と通電時間の関係が上記収束曲線Ｌ９上に達したとき）に、端子電圧Ｖｏが閾値電圧Ｖｒを超えてコンパレータ３２から出力信号Ｓ２が出力される。この出力信号Ｓ２を受けて保護用論理回路４０のＲＳ−ＦＦ６６はセット状態となってハイレベルの制御信号Ｓ４を出力して、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６に上記自己復帰不能な遮断動作をさせる。ここで、収束曲線Ｌ９は電線５１の発煙特性曲線Ｌ１０よりも低いレベル領域内に設定されているから、短絡異常の発生後、その短絡異常が継続する場合には通電時間ｔ１経過後にパワーＭＯＳＦＥＴ１５に遮断動作させて、電線５１が焼損等することを防止することができる。即ち、電力供給制御装置１０は、電線５１を保護する、いわゆるヒューズ機能を有しているのである。
【００５６】
また、短絡状態にはならなくても何らかの原因により、パワーＭＯＳＦＥＴ１５に定格電流Ｉstdよりも大きい電流が流れる過電流異常が発生する場合がある（以下、このときの合成センス電流Ｉｓを「過電流Ｉｓ２（＜短絡電流Ｉｓ１）」という）。この場合、この過電流異常が継続し、図４に示すように、通電時間がｔ２（＞ｔ１）になったとき（過電流Ｉｓ２と通電時間の関係が上記収束曲線Ｌ９上に達したとき）に、端子電圧Ｖｏが閾値電圧Ｖｒを超えてコンパレータ３２から出力信号Ｓ２が出力される。これにより、過電流異常の発生後、その過電流異常が継続する場合には通電時間ｔ２経過後にパワーＭＯＳＦＥＴ１５に自己復帰不能な遮断動作させて、電線５１が焼損等することを防止することができる。
【００５７】
このように、本実施形態に係る電力供給制御装置１０は、例えば短絡異常や過電流異常などの電流異常が発生した場合、各異常電流レベルに応じた適切な通電時間（ｔ１，ｔ２）で自己復帰不能な遮断動作を実行することができる。
【００５８】
また、ＲＣ並列回路１２は、半導体スイッチ装置１１の外部に設けた構成であるから、製造過程に起因する抵抗値のばらつき（いわゆる倍半分とも称されるような大きなばらつき）を抑えてＲＣ並列回路１２の特性を精度よく設定でき、且つ、回路定数を自由に設定でき、ひいては、電線に応じた高精度のヒューズ機能を実現できる。
【００５９】
しかも、ＲＣ並列回路１２は、直列接続された第１抵抗６０及びコンデンサ６２と、第２抵抗６４とが並列接続された構成である。この構成であれば、通電開始当初や異常電流発生当初における異常電流Ｉｏの最大電流量を、上記数式３で示すように有限値にすることができる。従って、第１，２抵抗６０，６４の抵抗値Ｒ，ｒを調整することで、パワーＭＯＳＦＥＴ１５やセンスＭＯＳＦＥＴ１６の最大許容電流値を超えない値に設定してパワーＭＯＳＦＥＴ１５やセンスＭＯＳＦＥＴ１６を保護できるようにすることができる。
【００６０】
更に、本実施形態では、電源６１と負荷５０との間の通電路６３に２つのパワーＭＯＳＦＥＴ１５を並列接続して、これら２つのパワーＭＯＳＦＥＴ１５をオンオフ動作させることで負荷５０への電力供給を行う構成において、共通のＲＣ並列回路１２を利用して電流異常を検出する構成である。従って、２つのパワーＭＯＳＦＥＴ１５にそれぞれ個別にＲＣ並列回路１２を設けた構成に比べて部品点数の軽減を図りつつ、効率よく電流異常を検出することができる。
【００６１】
＜実施形態２＞
図８は実施形態２を示す。前記実施形態との相違は、ＲＣ並列回路１２の回路定数の設定値にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００６２】
図８で点線で示した収束曲線Ｌ１１は、異常電流Ｉｏと通電時間ｔとの関係を示すものであり、上記実施形態１の収束曲線と同様の数式１〜４で表すことができる。同図で実線で示した曲線は、パワーＭＯＳＦＥＴ１５の自己破壊特性について、パワーＭＯＳＦＥＴ１５に流れる電流レベルに応じた合成センス電流とその電流レベルでパワーＦＥＴ１５が自己破壊し得るまでの許容通電時間との関係を示した曲線を示した自己破壊特性曲線Ｌ１２である。つまり、パワーＭＯＳＦＥＴ１５に任意の一定電流（ワンショット電流）を継続して流したときに、当該パワーＭＯＳＦＥＴ１５が自己破壊するまでの時間を示している。
【００６３】
同図中でＩstdは定格電流に対応する合成センス電流（以下、単に「定格電流Ｉstd」という）であり、ＩmaxはパワーＭＯＳＦＥＴ１５における発熱と放熱のバランスがとれた熱平衡状態で流すことが可能な平衡時限界電流に対応する合成センス電流（以下、単に「平衡時限界電流Ｉmax」という）である。この平衡時限界電流Ｉmaxよりも高いレベルの電流を流す場合には、過度熱抵抗領域となり、電流レベルと自己破壊までの通電時間ｔとが略反比例関係となる。なお、自己破壊特性曲線Ｌ１２は例えば実験的に求めることができる。
【００６４】
本実施形態では、図８に示すように、上記収束曲線Ｌ１１が自己破壊特性曲線Ｌ１２よりも低いレベル領域内において当該自己破壊特性曲線Ｌ１２にほぼ平行な曲線になるように、ＲＣ並列回路１２の各回路定数（第１抵抗６０及び第２抵抗６４の抵抗値ｒ，Ｒ、コンデンサ６２の容量Ｃ）が調整されている。また、上記電流Ｉｏ２をパワーＭＯＳＦＥＴ１５の定格電流Ｉstdにほぼ一致させている。ここで、第１抵抗６０及び第２抵抗６４は、通電開始当初において上記電流Ｉｏ１を設定し、上記自己破壊特性曲線Ｌ１２を超えないようにする役割を果たす。
【００６５】
なお、上記自己破壊特性曲線Ｌ１２は、パワーＭＯＳＦＥＴ１５の構成や製造ばらつき等によって異なるが、外付けされたＲＣ並列回路１２の回路定数（ｒ，Ｃ，Ｒ）を調整することによって、保護対象となる各パワーＭＯＳＦＥＴの自己破壊特性曲線に応じた収束曲線を形成することができる。
【００６６】
また、図８で一点鎖線で示した曲線は、例えばランプやモータなどの負荷５０の突入電流特性について、その負荷５０に流れる負荷電流に応じた合成センス電流と、その通電時間との関係を示した突入電流特性曲線Ｌ１３である。つまり、電流異常が発生しない状態において、負荷５０への通電を開始してから定常状態になるまでの負荷電流レベル（合成センス電流レベル）の経時的変化を示している。なお、この突入電流特性曲線Ｌ１３も例えば実験的に求めることができる。そして、上記収束曲線Ｌ１１が、この突入電流特性曲線Ｌ１３よりも高いレベル領域内に位置するように、ＲＣ並列回路１２の各回路定数（第１抵抗６０及び第２抵抗６４の抵抗値ｒ，Ｒ、コンデンサ６２の容量Ｃ）が調整されている。
【００６７】
このような構成であれば、例えば短絡異常や過電流異常などの電流異常が発生した場合、各異常電流レベルに応じた適切な通電時間（ｔ１，ｔ２）で自己復帰不能な遮断動作を実行させて、パワーＭＯＳＦＥＴ１５を自己破壊から確実に保護することができる。しかも、負荷５０への通電開始当初に流れる突入電流に対して異常検出してパワーＭＯＳＦＥＴ１５に遮断動作させることも防止できる。
【００６８】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記各実施形態において、複数の分圧抵抗（分圧抵抗Ｒ１，Ｒ２）は、同一の抵抗値としたが、これに限らず、互いに異なる抵抗値のものであってもよい。
【００６９】
（２）上記各実施形態では、コンパレータ３２において分圧電圧Ｖｒを端子電圧Ｖｏが上回ったときにハイレベルの出力信号Ｓ２を出力する正論理回路としたが、ローレベルの出力信号Ｓ２を出力する負論理回路で構成したものであっても勿論よい。
【００７０】
（３）上記各実施形態では、出力信号Ｓ２を受けてパワーＭＯＳＦＥＴ１５に遮断動作させる保護用論理回路４０を、電力供給制御装置１０内に設けた構成としたが、これに限らず、電力供給制御装置１０から外部に出力信号Ｓ２を出力し、外部に設けた保護回路によってパワーＭＯＳＦＥＴ１５に遮断動作させる構成であってもよい。
【００７１】
（４）上記実施形態１について、実施形態２と同様に、収束曲線Ｌ９を負荷５０の突入電流特性曲線Ｌ１３よりも高いレベル領域内に位置するようにして、突入電流に対する異常検出を回避する構成としてもよい。
【００７２】
（５）上記実施形態２に対して、収束曲線Ｌ１１を突入電流特性曲線Ｌ１３よりも高いレベル領域内において当該突入電流特性曲線Ｌ１３に沿った曲線であって、他の特性曲線（上記発煙特性曲線Ｌ１０や上記自己破壊特性曲線Ｌ１２以外の特性曲線）よりも低いレベル領域内に位置する曲線になるようにＲＣ並列回路１２の回路定数を設定する構成であってもよい。
【００７３】
（６）上記実施形態では、第２抵抗６４を、第１抵抗６０の抵抗値とほぼ同じものとしたが、これに限らず、第１抵抗６０の抵抗値よりも大きいものや小さいものであってもよい。具体的には、例えば第１抵抗６０と第２抵抗６４の抵抗値の比を、１対４にする構成であってもよい。
【００７４】
（７）上記各実施形態では、共通変換回路として、ＲＣ並列回路としたが、これに限らず、第１抵抗素子としての第１抵抗６０を除いたＲＣ並列回路であってもよい。また、単なる抵抗、或いは、コンデンサであってもよい。
【００７５】
（８）上記各実施形態では、２つの半導体スイッチ装置１１を用いて負荷５０への電力供給を行う構成であったが、３つ以上の半導体スイッチ装置１１を用いて負荷５０への電力供給を行う構成であってもよい。この場合も、３つの以上の半導体スイッチ装置１１の各センスＭＯＳＦＥＴ１６からのセンス電流の合成センス電流をＲＣ並列回路１２に流すようにして、部品点数の低減等を図ることができる。
【００７６】
（９）上記各実施形態では、半導体スイッチ素子としてパワーＭＯＳＦＥＴ１５としたが、これに限らず、他のユニポーラトランジスタであっても、バイポーラトランジスタであってもよい。
【００７７】
（１０）上記各実施形態では、電流検出素子としてセンスＭＯＳＦＥＴ１６を利用した、いわゆるセンス方式としたが、これに限らず、例えば通電路にシャント抵抗を設けてこの電圧降下分に基づき負荷電流を検出する、いわゆるシャント方式であってもよい。
【００７８】
（１１）上記各実施形態では、各パワーＭＯＳＦＥＴ１５ごとに個別に過電流検知回路１３，１３を設ける構成としたが、これに限らず、全パワーＭＯＳＦＥＴ１５に対して共通の過電流検知回路１３を１つ設ける構成であってもよい。この場合、共通の過電流検知回路１３から出力信号Ｓ２が出力されたことを条件に、各パワーＭＯＳＦＥＴ１５ごとに個別に設けた保護用論理回路４０または共通の１つの保護用論理回路４０によって全パワーＭＯＳＦＥＴ１５を一括で遮断動作させる構成が望ましい。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施形態１に係る電力供給制御装置の全体概要図
【図２】各半導体スイッチ装置の構成を示すブロック図
【図３】過電流検知回路の構成を主として例示する回路図
【図４】収束曲線と発煙特性曲線とを示したグラフ
【図５】保護回路を概念的に例示するブロック図
【図６】センスＭＯＳＦＥＴのドレイン−ソース間電圧及び分圧電圧と、合成センス電流Ｉｓとの関係を示す図
【図７】閾値を一定に設定する場合の問題点を説明する説明図
【図８】実施形態２の収束曲線と自己破壊特性曲線と突入電流特性曲線を示したグラフ
【符号の説明】
【００８０】
１０…電力供給制御装置
１２…ＲＣ並列回路（共通変換回路）
１３…過電流検知回路（異常検出回路）
１５…パワーＭＯＳＦＥＴ（半導体スイッチ素子、パワーＦＥＴ）
１６…センスＭＯＳＦＥＴ（電流検出素子、センスＦＥＴ）
４０…保護用論理回路（保護回路）
５０…負荷（外部回路）
６１…電源
６３…通電路
６０…第１抵抗（第１抵抗素子）
６２…コンデンサ
６４…第２抵抗（第２抵抗素子）
Ｉｓ１（Ｉｓ１’，Ｉｓ１”），Ｉｓ２（Ｉｓ２”）…センス電流（検出電流）
Ｓ２…出力信号（異常信号）
Ｖｒ…分圧電圧（閾値電圧）
Ｖｏ…端子電圧（出力電圧）
Ｖｓ…ソース電位（パワーＦＥＴの出力側電圧）
【図１】
2007288356.tif 000007
【図２】
2007288356.tif 000008
【図３】
2007288356.tif 000009
【図４】
2007288356.tif 000010
【図５】
2007288356.tif 000011
【図６】
2007288356.tif 000012
【図７】
2007288356.tif 000013
【図８】
2007288356.tif 000014