(57)【要約】【課題】同一の半導体基板上において、短波長光に対して高速・高受光感度のフォトダイオードと高速のトランジスタの混載を実現する。【解決手段】低濃度のｐ型のシリコン基板１上に形成された低不純物濃度のｎ型エピタキシャル層（第２のエピタキシャル層）２４と、ｎ型エピタキシャル層２４内にイオン注入等により選択的に形成されたｐ型の低不純物濃度のアノード層（第１の拡散層）２５と、アノード層２５上に形成されたｎ型の高濃度のカソード層（第２の拡散層）９と、アノード層２５とカソード層９で構成された受光素子２と、ｎ型エピタキシャル層２４上に形成されたトランジスタ３を備えている。【選択図】図１
2007317767.tif 000002
【特許請求の範囲】
【請求項１】
受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されている光半導体装置。
【請求項２】
受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上部に形成された第１の導電型の高不純物濃度の埋め込み層と、
前記埋め込み層上に形成された第１の導電型の低不純物濃度の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されている光半導体装置。
【請求項３】
さらに、前記第２のエピタキシャル層内に選択的に形成された第２の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されている請求項１または請求項２に記載の光半導体装置。
【請求項４】
さらに、前記第２のエピタキシャル層内に選択的に形成された第１の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されている請求項１または請求項２に記載の光半導体装置。
【請求項５】
前記第１の拡散層の不純物濃度のピークは前記第２のエピタキシャル層の表面にある請求項１から請求項４までのいずれかに記載の光半導体装置。
【請求項６】
受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程と、
前記第２のエピタキシャル層に第１の導電型の低不純物濃度の第１の拡散層を選択的に形成する工程と、
前記第１の拡散層の上部に第２の導電型の高不純物濃度の第２の拡散層を形成する工程と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程とを備え、
前記第１の拡散層と前記第２の拡散層とで前記受光素子を構成する光半導体装置の製造方法。
【請求項７】
受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板上部に第１の導電型の高不純物濃度の埋め込み層を形成する工程と、
前記埋め込み層上に第１の導電型の低不純物濃度の第１のエピタキシャル層を形成する工程と、
前記第１のエピタキシャル層上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程と、
前記第２のエピタキシャル層に第１の導電型の低不純物濃度の第１の拡散層を選択的に形成する工程と、
前記第１の拡散層の上部に第２の導電型の高不純物濃度の第２の拡散層を形成する工程と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程とを備え、
前記第１の拡散層と前記第２の拡散層とで前記受光素子を構成する光半導体装置の製造方法。
【請求項８】
さらに、前記第２のエピタキシャル層内の前記トランジスタの形成領域に第２の導電型のウェル層を選択的に形成する工程を備える請求項６または請求項７に記載の光半導体装置の製造方法。
【請求項９】
さらに、前記第２のエピタキシャル層内の前記トランジスタの形成領域に第１の導電型のウェル層を選択的に形成する工程を備える請求項６または請求項７に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子とトランジスタが同一基板上に混載された光半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
受光素子は、光信号を電気信号に変換する素子であり、様々な分野で用いられている。中でもＣＤ（CompactDisc）やＤＶＤ（Digital Versatile Disc）等の光ディスクの分野において、光ディスク上に記録されている信号を読み書きする光ヘッド装置（光ピックアップ）のキーデバイスとして重要である。近年、高性能化・高集積化の要請により、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗、容量等の各種電子素子を同一基板上に混載したいわゆる光電子集積回路（ＯＥＩＣ：OptoElectronicIC）が開発されている。また、このＯＥＩＣにおいては、高受光感度・高速・低ノイズ特性を有する受光素子と、高速・高性能のバイポーラトランジスタとの混載が要求されている。特に最近は、光ディスクの大容量化に伴って、青色半導体レーザ（波長４０５ｎｍ）を光源として採用したＢｌｕ−ｒａｙ（ＢＤ）やＨＤ−ＤＶＤの製品化が開始され、青色半導体レーザに対応した短波長領域で高速・高受光感度特性を有するＯＥＩＣが要請されている。
【０００３】
以下、従来の光半導体装置について説明する。
【０００４】
図８は、従来構造による光半導体装置（ＯＥＩＣ）の概略断面図である。図示の例では、半導体基板としてシリコン基板、バイポーラトランジスタとしてダブルポリシリコンエミッタ型の高速ＮＰＮトランジスタ、受光素子としてｐｉｎフォトダイオードが同一基板上に構成されたＯＥＩＣを例示するものである。
【０００５】
１は低濃度ｐ型のシリコン基板、２はシリコン基板１上に形成されたフォトダイオード、３はシリコン基板１上に形成されたＮＰＮトランジスタである。４はシリコン基板１上に形成された高濃度のｐ型埋め込み層、５はｐ型埋め込み層４上に形成された低濃度のｐ型エピタキシャル層、６はｐ型エピタキシャル層５上に形成されたｎ型エピタキシャル層である。７はｎ型エピタキシャル層６上に形成されたＬＯＣＯＳ分離層である。
【０００６】
フォトダイオード２において、８はｎ型エピタキシャル層６により構成されたカソード層、９はカソード層８上に形成されたカソードコンタクト層、１０はカソードコンタクト層９上に選択的に形成されたカソード電極、１１はｐ型エピタキシャル層５とｎ型エピタキシャル層６の界面に形成されたアノード埋め込み層、１２はアノード埋め込み層１１上に形成されたアノードコンタクト層、１３はアノードコンタクト層１２上に形成されたアノード電極である。
【０００７】
ＮＰＮトランジスタ３において、１４はｐ型エピタキシャル層５とｎ型エピタキシャル層６の界面に形成された高濃度ｎ型のコレクタ埋め込み層、１５はコレクタ埋め込み層１４上に選択的に形成されたコレクタコンタクト層、１６はコレクタコンタクト層１５上に形成されたコレクタ電極、１７はコレクタ埋め込み層１４上のｎ型エピタキシャル層６中に選択的に形成されたベース層、１８はベース層１７と接続されたベース電極、１９はベース層１７上に選択的に形成されたエミッタ層、２０はエミッタ層１９上に形成されたエミッタ電極である。
【０００８】
２１はｎ型エピタキシャル層６上に形成された第１の絶縁膜、２２は第１の絶縁膜２１上に形成された第２の絶縁膜であり、２３はフォトダイオード２の第２の絶縁膜２２を選択的に除去して第１の絶縁膜２１を露出させた受光面であり、第１の絶縁膜２１の膜厚・屈折率を最適化することにより、入射光の界面での反射を低減するための反射防止膜として使用される。
【０００９】
以上のように構成されたＯＥＩＣについて、以下にその動作を説明する。
【００１０】
受光面２３から光が入射し、カソード層８とアノードであるｐ型エピタキシャル層５で吸収され、電子・正孔対が発生する。このとき、フォトダイオード２に逆バイアスを印加すると、低不純物濃度であるｐ型エピタキシャル層５側に空乏層が広がり、空乏層近傍で発生した電子・正孔対のうち、電子はカソードコンタクト層９に、正孔はアノード埋め込み層１１に、それぞれ拡散とドリフトにより分離されて到達し、キャリアがそれぞれカソード電極１０と、アノード電極１３より光電流として取り出される。この光電流を受けて、ＮＰＮトランジスタ３やシリコン基板１上に混載された抵抗素子や容量素子により形成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生信号となる。
【特許文献１】特開２００５−１８３７２２号公報（第５−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来の技術の構造では、フォトダイオード２における光電流は、拡散電流成分とドリフト電流成分に大きく分けられるが、拡散電流は少数キャリアの空乏層端までの拡散に支配されるため、空乏層内の電界によるドリフト電流成分に比べて応答速度が遅く、さらに空乏層に到達するまでに再結合し、光電流に寄与しないキャリアも存在する。つまり、拡散電流はフォトダイオード２の周波数特性および受光感度を低下させる要因となる。
【００１２】
特に光の波長が短くなるに従って表面付近で吸収されるキャリアの割合が高くなる。例えばシリコンの場合、ＤＶＤの光源として用いられる波長６５０ｎｍの赤色光では９５％のキャリアの吸収率を得るには約１１μｍの深さが必要であるが、波長４０５ｎｍの青色光では約０．８μｍの深さで同等の吸収率が得られるため、短波長光はシリコン表面付近の影響が顕著である。
【００１３】
本発明は、上記従来技術の問題点を解決するもので、青色光に対して高受光感度・高速の受光素子と高速のトランジスタとを同一基板上に搭載した光半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
（１）本発明による第１の光半導体装置は、受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されているものである。ここで、第２のエピタキシャル層における「第２の」は、後述の第１のエピタキシャル層、第２のエピタキシャル層をもつ（２）の構成の第２のエピタキシャル層に対応させるために用いている。
【００１５】
また、この第１の半導体装置に対応する本発明の光半導体装置の製造方法は、受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程と、
前記第２のエピタキシャル層に第１の導電型の低不純物濃度の第１の拡散層を選択的に形成する工程と、
前記第１の拡散層の上部に第２の導電型の高不純物濃度の第２の拡散層を形成する工程と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程とを備え、
前記第１の拡散層と前記第２の拡散層とで前記受光素子を構成するものである。
【００１６】
ここで、第１の導電型、第２の導電型は、半導体のｐ型、ｎ型のいずれか一方を指す。第１の導電型がｐ型のとき、第２の導電型はｎ型であり、逆に、第１の導電型がｎ型のとき、第２の導電型はｐ型である（以下同様）。
【００１７】
この構成によれば、受光素子における拡散層を、第１の導電型の低不純物濃度の第１の拡散層と、第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層との組み合わせとしているので、第２の拡散層の深さを浅くすることにより、受光素子部をほぼ完全に空乏化することが可能となり、光電流はドリフト電流に支配されるので、キャリアの再結合割合が減少し、高速・高受光感度が可能となる。
【００１８】
（２）また、本発明による第２の光半導体装置は、受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上部に形成された第１の導電型の高不純物濃度の埋め込み層と、
前記埋め込み層上に形成された第１の導電型の低不純物濃度の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されているものである。
【００１９】
また、この第２の半導体装置に対応する本発明の光半導体装置の製造方法は、受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板上部に第１の導電型の高不純物濃度の埋め込み層を形成する工程と、
前記埋め込み層上に第１の導電型の低不純物濃度の第１のエピタキシャル層を形成する工程と、
前記第１のエピタキシャル層上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程と、
前記第２のエピタキシャル層に第１の導電型の低不純物濃度の第１の拡散層を選択的に形成する工程と、
前記第１の拡散層の上部に第２の導電型の高不純物濃度の第２の拡散層を形成する工程と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程とを備え、
前記第１の拡散層と前記第２の拡散層とで前記受光素子を構成するものである。
【００２０】
この構成によれば、半導体基板と第１の導電型の高不純物濃度の埋め込み層との間にポテンシャルバリアが形成されるため、半導体基板中で吸収された光はポテンシャルバリアを越えることができずに再結合し、拡散電流成分を低減できる。第１の導電型の低不純物濃度の第１のエピタキシャル層と第１の導電型の低不純物濃度の第１の拡散層を低濃度でかつ適当な膜厚を選択することによって完全空乏化が実現でき、より高速化を図ることができる。また、第１の導電型の高不純物濃度の埋め込み層の存在によってキャリアがアノード側へ移動する場合のシリーズ抵抗が低減され、さらなる高速化に繋がる。
【００２１】
（３）また上記（１），（２）の構成において、さらに、前記第２のエピタキシャル層内に選択的に形成された第２の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されていることが好ましい。これに対応する光半導体装置の製造方法は、上記の（１），（２）の製造方法において、さらに、前記第２のエピタキシャル層内の前記トランジスタの形成領域に第２の導電型のウェル層を選択的に形成する工程を備えるものである。この構成において、第２の導電型のウェル層の濃度を第２の導電型の低不純物濃度の第２のエピタキシャル層より高濃度にすることにより、トランジスタのコレクタ抵抗が低減し、さらに高速特性を実現できる。
【００２２】
（４）また上記（１），（２）の構成において、さらに、前記第２のエピタキシャル層内に選択的に形成された第１の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されていることが好ましい。これに対応する光半導体装置の製造方法は、上記の（１），（２）の製造方法において、さらに、前記第２のエピタキシャル層内の前記トランジスタの形成領域に第１の導電型のウェル層を選択的に形成する工程を備えるものである。これは、バーティカルトランジスタに有効である。この構成において、第１の導電型の低不純物濃度の第１の拡散層とは別に第１の導電型のウェル層を形成すると、第１の導電型のウェル層を高濃度化できるため、コレクタ抵抗が低減し、バーティカルトランジスタの高速化が可能である。
【００２３】
（５）また、上記（１）〜（４）の構成において、前記第１の拡散層の不純物濃度のピークは前記第２のエピタキシャル層の表面にあることが好ましい。第１の導電型の低不純物濃度の第１の拡散層の濃度のピーク位置を第２の導電型の低不純物濃度の第２のエピタキシャル層の表面に形成すると、受光素子のアノード層に濃度勾配が形成されてポテンシャル傾斜が形成されるので、第２のエピタキシャル層の深さ方向に対してのキャリアの移動速度が向上し、受光素子のさらなる高速化を実現できる。
【発明の効果】
【００２４】
本発明の光半導体装置または光半導体装置の製造方法によれば、第２の導電型の第２の拡散層の深さを浅くすることにより、受光素子部をほぼ完全に空乏化することが可能となり、光電流がドリフト電流に支配されるので、キャリアの再結合割合が減少し、高速・高受光感度が可能となる。
【発明を実施するための最良の形態】
【００２５】
（光半導体装置の実施の形態１）
以下、本発明の光半導体装置の実施の形態１について、図面を参照しながら説明する。
【００２６】
図１は本発明の実施の形態１における光半導体装置の構造を示す断面図である。図１に示すように、１は低濃度ｐ型のシリコン基板、２はフォトダイオード、３はＮＰＮトランジスタ、７はＬＯＣＯＳ分離層、９はカソードコンタクト層（第２の拡散層）、１０はカソード電極、１１はアノード埋め込み層、１２はアノードコンタクト層、１３はアノード電極、１４はコレクタ埋め込み層、１５はコレクタコンタクト層、１６はコレクタ電極、１７はベース層、１８はベース電極、１９はエミッタ層、２０はエミッタ電極、２１は第１の絶縁膜、２２は第２の絶縁膜であり、２３は受光面であり、これらは従来の構成と同一である。
【００２７】
さらに、２４はシリコン基板１上に形成された低濃度のｎ型エピタキシャル層（第２のエピタキシャル層）、２５はｎ型のエピタキシャル層２４中のフォトダイオード２の領域にシリコン基板１まで達するように拡散により形成された低濃度のｐ型のアノード層（第１の拡散層）、２６はｎ型のエピタキシャル層２４中のＮＰＮトランジスタ３の領域に拡散により形成された低濃度のｎ型ウェル層である。
【００２８】
以上のように構成された本実施形態の光半導体装置について、以下にその動作を説明する。
【００２９】
基本的な動作は、図８の説明と同様である。受光面２３より光が入射すると、カソードコンタクト層９とアノード層２５とシリコン基板１で吸収され、電子・正孔対が発生し、電子はカソードコンタクト層９に、正孔はアノード埋め込み層１１に、それぞれ拡散とドリフトにより分離されて到達し光電流が発生する。例えば、カソードコンタクト層９の深さを０．３μｍ以下で、ｐ型のシリコン基板１およびアノード層２５の濃度を１×１０14ｃｍ-3程度とすると、アノードの空乏層の伸びは約１０μｍ程度となり、特にＤＶＤで用いられる波長６５０ｎｍより短波長の光では、空乏層中で入射光がほとんど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が支配的となるため、フォトダイオード２の高速応答が可能となる。また、キャリアの再結合の割合も減少するため受光感度も向上する。
【００３０】
一方、本実施形態では、ＮＰＮトランジスタ３のコレクタは、コレクタ埋め込み層１４とｎ型ウェル層２６で構成されている。ｎ型ウェル層２６の濃度をｎ型のエピタキシャル層２４より高濃度にすることにより、コレクタ抵抗が低減し、高速特性が実現できる。
【００３１】
つまり、高速・高感度のフォトダイオード２と、高速のＮＰＮトランジスタ３を同一基板上に形成することが可能となり、各素子の特性向上を最大限に発揮するような構造が可能となり、ＯＥＩＣとして特性向上を図ることができる。
【００３２】
本実施形態は、特に吸収係数が大きい短波長光で有効である。ＢＤ用の青色光（波長４０５ｎｍ）の光に対しては、０．８μｍの深さで９５％のキャリアが吸収されるので、ｎ型のエピタキシャル層２４の膜厚を１μｍとすると、ほぼ１００％近くのキャリアが吸収される。また、ＮＰＮトランジスタ３は寄生抵抗や寄生容量が低減されるので、高速化のためにはｎ型エピタキシャル層２４の膜厚が薄いほうが有利であり、例えばｎ型のエピタキシャル層２４の膜厚１μｍで、ＮＰＮトランジスタ３の周波数特性が１５ＧＨｚ以上の高速特性が実現可能である。
【００３３】
（光半導体装置の実施の形態２）
以下、本発明の光半導体装置の実施の形態２について、図面を参照しながら説明する。
【００３４】
図２は本発明の実施の形態２における光半導体装置の構造を示す断面図である。図２において、４はシリコン基板１上に形成された高濃度のｐ型埋め込み層、５はｐ型埋め込み層４上に形成された低濃度のｐ型エピタキシャル層（第１のエピタキシャル層）であり、その他の構成は、実施の形態１の構成と同一である。
【００３５】
本実施形態の光半導体装置は、実施の形態１のシリコン基板１の代わりに、シリコン基板１とｐ型埋め込み層４およびｐ型エピタキシャル層５を用いた構成である。
【００３６】
ここで、フォトダイオード２の深さ方向の濃度プロファイルを図３に示す。図中の番号は図２の番号と同一である。
【００３７】
この構成では、実施の形態１の効果に加え、シリコン基板１とｐ型埋め込み層４間にポテンシャルバリアが形成されるため、シリコン基板１中で吸収された光はポテンシャルバリアを越えることができずに再結合し、拡散電流成分を低減できる。ｐ型エピタキシャル層（第１のエピタキシャル層）５とアノード層（第１の拡散層）２５を低濃度でかつ適当な膜厚を選択することによって完全空乏化が実現でき、より高速化を図ることができる。また、ｐ型埋め込み層４の存在によってキャリアがアノード埋め込み層１１へ移動する場合のシリーズ抵抗が低減され、さらなる高速化に繋がる。
【００３８】
さらに、アノード層（第１の拡散層）２５の濃度のピーク位置をｎ型エピタキシャル層（第２のエピタキシャル層）２４の表面に形成すると、図３に示すようにアノード層２５に濃度勾配が形成されるため、ポテンシャル傾斜が形成され、ｐ型エピタキシャル層（第１のエピタキシャル層）５の深さ方向に対してのキャリアの移動速度が向上し、フォトダイオード２のさらなる高速化を実現できる。
【００３９】
（光半導体装置の実施の形態３）
以下、本発明の光半導体装置の実施の形態３について、図面を参照しながら説明する。
【００４０】
図４は本発明の実施の形態３における光半導体装置の構造を示す断面図である。図４において、２７はバーティカルＰＮＰトランジスタ、２８は高濃度のｐ型コレクタ埋め込み層である。２９はｐ型コレクタウェル層である。
【００４１】
１は低濃度ｐ型のシリコン基板、２はフォトダイオード、４はｐ型埋め込み層、５はｐ型エピタキシャル層、７はＬＯＣＯＳ分離層、９はカソードコンタクト層、１０はカソード電極、１１はアノード埋め込み層、１２はアノードコンタクト層、１３はアノード電極、１４は高濃度ｎ型のコレクタ埋め込み層、１５はコレクタコンタクト層、１６はコレクタ電極、１７はベース層、１８はベース電極、１９はエミッタ層、２０はエミッタ電極、２１は第１の絶縁膜、２２は第２の絶縁膜であり、２３は受光面であり、これらは従来の構成と同一である。
【００４２】
本実施の形態では、実施の形態２のＮＰＮトランジスタ３の代わりに、バーティカルＰＮＰトランジスタ２７を採用した構造となっている。
【００４３】
ｐ型コレクタウェル層２９は、アノード層２５と共通でも可能であるが、ｐ型コレクタウェル層２９とアノード層２５を別々に形成すると、ｐ型コレクタウェル層２９を高濃度化できるため、コレクタ抵抗が低減し、バーティカルＰＮＰトランジスタ２７の高速化が可能である。
【００４４】
よって、この構成では、同一基板上において、高速・高受光感度のフォトダイオードと高速バーティカルＰＮＰトランジスタの混載を実現できる。
【００４５】
（実施の形態１の光半導体装置の製造方法）
図５は本発明における光半導体装置の製造方法の実施の形態１の各工程を示す断面図である。４０はフォトダイオード、４１はＮＰＮトランジスタ、４２は低濃度ｐ型のシリコン基板、４３はｐ型埋め込み層、４４はＮＰＮトランジスタ４１のコレクタのｎ型埋め込み層、４５は低濃度のｎ型エピタキシャル層（第２のエピタキシャル層）、４６は低濃度のｐ型アノード拡散層（第１の拡散層）、４７はｎ型エピタキシャル層（第２のエピタキシャル層）４５より高濃度のｎ型ウェル層、４８はＬＯＣＯＳ分離層、４９は高濃度ｎ型のカソード層（第２の拡散層）である。
【００４６】
まず、シリコン基板４２中にｐ型埋め込み層４３とｎ型埋め込み層４４をイオン注入等により選択的に形成する（図５（ａ）参照）。
【００４７】
次に、シリコン基板４２上にｎ型エピタキシャル層（第２のエピタキシャル層）４５（例えば、膜厚約１μｍ、濃度約１×１０14ｃｍ-3）を成長する（図５（ｂ）参照）。
【００４８】
次いで、ｎ型エピタキシャル層（第２のエピタキシャル層）４５中においてフォトダイオード２の領域にｐ型アノード拡散層（第１の拡散層）４６（例えばドーパント：Ｂ（ボロン）、１００ｋｅＶ、ドーズ量１×１０11ｃｍ-2）と、ＮＰＮトランジスタ４１の領域にｎ型ウェル層４７（例えばドーパント：Ｐ（リン）、１００ｋｅＶ、ドーズ量１×１０12ｃｍ-2）をイオン注入等により選択的に形成した後、ＬＯＣＯＳ分離層４８を形成する（図５（ｃ）参照）。
【００４９】
さらに、ｐ型アノード拡散層（第１の拡散層）４６上にカソード層（第２の拡散層）４９およびＮＰＮトランジスタ４１のベース・エミッタ拡散層を形成し（図５（ｄ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード２とＮＰＮトランジスタ３を形成する（図５（ｅ）参照）。
【００５０】
以上をまとめると、次のようにいうことができる。
【００５１】
受光素子４０とトランジスタ４１とが同一基板４２上に混載された光半導体装置の製造方法であって、
第１の導電型（ｐ型）の半導体基板４２上に第２の導電型（ｎ型）の低不純物濃度の第２のエピタキシャル層４５を形成する工程と、
前記第２のエピタキシャル層４５に第１の導電型（ｐ型）の低不純物濃度の第１の拡散層４６を選択的に形成する工程と、
前記第１の拡散層４６の上部に第２の導電型（ｎ型）の高不純物濃度の第２の拡散層４９を形成する工程と、
前記第２のエピタキシャル層４５内に前記トランジスタ４１を選択的に形成する工程とを備え、
前記第１の拡散層４６と前記第２の拡散層４９とで前記受光素子４０を構成する。
【００５２】
（実施の形態２の光半導体装置の製造方法）
図６は本発明における光半導体装置の製造方法の実施の形態２の各工程を示す断面図である。図６において、５０は高濃度のｐ型埋め込み層、５１は低濃度のｐ型エピタキシャル層（第１のエピタキシャル層）であり、その他の構成は図５と同一である。
【００５３】
まず、シリコン基板４２中にｐ型埋め込み層５０をイオン注入等により形成した後、ｐ型エピタキシャル層（第１のエピタキシャル層）５１を成長する（図６（ａ），（ｂ）参照）。
【００５４】
次に、ｐ型エピタキシャル層（第１のエピタキシャル層）５１中にｐ型埋め込み層４３とｎ型埋め込み層４４をイオン注入等により選択的に形成する（図６（ｂ）参照）。
【００５５】
次に、ｐ型エピタキシャル層（第１のエピタキシャル層）５１上にｎ型エピタキシャル層（第２のエピタキシャル層）４５を成長する（図６（ｃ）参照）。
【００５６】
次いで、ｎ型エピタキシャル層４５中においてフォトダイオード４０の領域にｐ型アノード拡散層（第１の拡散層）４６と、ＮＰＮトランジスタ４１の領域にｎ型ウェル層４７をイオン注入等により選択的に形成した後、ＬＯＣＯＳ分離層４８を形成する（図６（ｄ）参照）。
【００５７】
さらに、ｐ型アノード拡散層（第１の拡散層）４６上にカソード層（第２の拡散層）４９およびＮＰＮトランジスタ４１のベース・エミッタ拡散層を形成し（図６（ｅ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード２とＮＰＮトランジスタ３を形成する（図６（ｆ）参照）。
【００５８】
以上をまとめると、次のようにいうことができる。
【００５９】
受光素子４０とトランジスタ４１とが同一基板４２上に混載された光半導体装置の製造方法であって、
第１の導電型（ｐ型）の半導体基板４２上部に第１の導電型（ｐ型）の高不純物濃度の埋め込み層５０を形成する工程と、
前記埋め込み層５０上に第１の導電型（ｐ型）の低不純物濃度の第１のエピタキシャル層５１を形成する工程と、
前記第１のエピタキシャル層５１上に第２の導電型（ｎ型）の低不純物濃度の第２のエピタキシャル層４５を形成する工程と、
前記第２のエピタキシャル層４５に第１の導電型（ｐ型）の低不純物濃度の第１の拡散層４６を選択的に形成する工程と、
前記第１の拡散層４６の上部に第２の導電型（ｎ型）の高不純物濃度の第２の拡散層４９を形成する工程と、
前記第２のエピタキシャル層４５内に前記トランジスタ４１を選択的に形成する工程とを備え、
前記第１の拡散層４６と前記第２の拡散層４９とで前記受光素子４０を構成する。
【００６０】
（実施の形態３の光半導体装置の製造方法）
図７は本発明における光半導体装置の製造方法の実施の形態３の各工程を示す断面図である。図７において、５２はバーティカルＰＮＰトランジスタ、５３はｐ型コレクタ埋め込み層、５４はｐ型ウェル層である。その他の構成は図６と同一である。
【００６１】
まず、シリコン基板４２中にｐ型埋め込み層５０をイオン注入等により形成した後、ｐ型エピタキシャル層（第１のエピタキシャル層）５１を成長する（図７（ａ），（ｂ）参照）。
【００６２】
次に、ｐ型エピタキシャル層（第１のエピタキシャル層）５１中にｐ型埋め込み層４３とｎ型埋め込み層４４およびｐ型コレクタ埋め込み層５３をイオン注入等により選択的に形成する（図７（ｂ）参照）。ここで、ｐ型埋め込み層４３とｐ型コレクタ埋め込み層５３は同一でも構わない。
【００６３】
次に、ｐ型エピタキシャル層（第１のエピタキシャル層）５１上にｎ型エピタキシャル層（第２のエピタキシャル層）４５を成長する（図７（ｃ）参照）。
【００６４】
次いで、ｎ型エピタキシャル層（第２のエピタキシャル層）４５中においてフォトダイオード２の領域にｐ型アノード拡散層（第１の拡散層）４６と、ＮＰＮトランジスタ４１の領域にｐ型ウェル層５４をイオン注入等により選択的に形成した後、ＬＯＣＯＳ分離層４８を形成する（図７（ｄ）参照）。ここで、ｐ型アノード拡散層４６とｐ型ウェル層５４は同一でも構わない。
【００６５】
さらに、ｐ型アノード拡散層（第１の拡散層）４６上にカソード層（第２の拡散層）４９およびバーティカルＰＮＰトランジスタ５２のベース・エミッタ拡散層を形成し（図７（ｅ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード４０とバーティカルＮＰＮトランジスタ５２を形成する（図７（ｆ）参照）。
【００６６】
なお、本実施形態において、シリコン基板を用いたが、必ずしもシリコン基板に限定されるものではなく、例えば長波長域で広く用いられているゲルマニウム基板や、化合物半導体であってもよい。
【００６７】
また本発明では、受光素子としてｐｉｎフォトダイオードを用いたが、アバランシェフォトダイオードについても適用が可能であることはいうまでもない。また、トランジスタとしてＮＰＮまたはＰＮＰのバイポーラトランジスタを用いたが、ＭＯＳトランジスタについても適用可能であることはいうまでもない。
【００６８】
また、本発明では半導体基板および第１のエピタキシャル層としてｐ型を用いたが、ｎ型を用いても適用可能であることはいうまでもない。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明は、同一基板上に高速・高性能のトランジスタと高速・高受光感度の受光素子を集積したいわゆるＯＥＩＣ等に有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施の形態１における光半導体装置の構造を示す断面図
【図２】本発明の実施の形態２における光半導体装置の構造を示す断面図
【図３】本発明の実施の形態２における光半導体装置のフォトダイオードの濃度プロファイル
【図４】本発明の実施の形態３における光半導体装置の構造を示す断面図
【図５】本発明の実施の形態１における光半導体装置の製造方法を示す工程断面図
【図６】本発明の実施の形態２における光半導体装置の製造方法を示す工程断面図
【図７】本発明の実施の形態３における光半導体装置の製造方法を示す工程断面図
【図８】従来技術における光半導体装置の構造を示す断面図
【符号の説明】
【００７１】
１  シリコン基板
２  フォトダイオード
３  ＮＰＮトランジスタ
４  ｐ型埋め込み層
５  ｐ型エピタキシャル層（第１のエピタキシャル層）
６  ｎ型エピタキシャル層
７  ＬＯＣＯＳ分離層
８  カソード層
９  カソードコンタクト層（第２の拡散層）
１０  カソード電極
１１  アノード埋め込み層
１２  アノードコンタクト層
１３  アノード電極
１４  コレクタ埋め込み層
１５  コレクタコンタクト層
１６  コレクタ電極
１７  ベース層
１８  ベース電極
１９  エミッタ層
２０  エミッタ電極
２１  第１の絶縁膜
２２  第２の絶縁膜
２３  受光面
２４  ｎ型エピタキシャル層（第２のエピタキシャル層）
２５  アノード層（第１の拡散層）
２６  ｎ型ウェル層
２７  バーティカルＰＮＰトランジスタ
２８  ｐ型コレクタ埋め込み層
２９  ｐ型コレクタウェル層
４０  フォトダイオード
４１  ＮＰＮトランジスタ
４２  シリコン基板
４３  ｐ型埋め込み層
４４  ｎ型埋め込み層
４５  ｎ型エピタキシャル層（第２のエピタキシャル層）
４６  ｐ型アノード拡散層（第１の拡散層）
４７  ｎ型ウェル層
４８  ＬＯＣＯＳ分離層
４９  カソード層（第２の拡散層）
５０  ｐ型埋め込み層
５１  ｐ型エピタキシャル層（第１のエピタキシャル層）
５２  バーティカルＰＮＰトランジスタ
５３  ｐ型コレクタ埋め込み層
５４  ｐ型ウェル層
【図１】
2007317767.tif 000003
【図２】
2007317767.tif 000004
【図３】
2007317767.tif 000005
【図４】
2007317767.tif 000006
【図５】
2007317767.tif 000007
【図６】
2007317767.tif 000008
【図７】
2007317767.tif 000009
【図８】
2007317767.tif 000010