(57)【要約】【課題】電界効果トランジスタを構成するｐ型半導体層内のドーパント不純物量やｐ型層とゲート絶縁膜間の界面準位密度を制御することにより、チャネルとなるｐ型半導体層の低抵抗を確保しつつ、コラプス現象を抑制し、更に高温での動作を安定化し、良好な信頼性を確保する。【解決手段】基板２と、前記基板２の上に形成され、ｐ型のドーパントとともにｎ型のドーパントがドーピングされた前記基板と格子定数が異なるｐ型の窒化物系化合物半導体層３と、前記ｐ型の窒化物系化合物半導体層３上に形成された絶縁膜４と、前記ｐ型の窒化物系化合物半導体層３をチャネル層とするために前記ｐ型の窒化物系化合物半導体層３と電気的に接続されたソース電極Ｓ及びドレイン電極Ｄと、前記絶縁膜４上に形成されたゲート電極Ｇと、を有する電界効果トランジスタ１。【選択図】図１
2007305630.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成され、ｐ型のドーパントとともにｎ型のドーパントがドーピングされた前記基板と格子定数が異なるｐ型の窒化物系化合物半導体層と、
前記ｐ型の窒化物系化合物半導体層上に形成された絶縁膜と、
前記ｐ型の窒化物系化合物半導体層をチャネル層とするために前記ｐ型の窒化物系化合物半導体層と電気的に接続されたソース電極及びドレイン電極と、
前記絶縁膜上に形成されたゲート電極と、
を有する電界効果トランジスタ。
【請求項２】
前記ｐ型のドーパントと前記ｎ型のドーパントのドーピング濃度の比は、略２：１である請求項１記載の電界効果トランジスタ。
【請求項３】
前記ｐ型のドーパントのドーピング濃度は、２×１０１６ｃｍ-3〜２×１０１９ｃｍ-3である請求項１又は請求項２記載の電界効果トランジスタ。
【請求項４】
前記ｐ型の窒化物系化合物半導体層は、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）からなる請求項１から請求項３のいずれか一項に記載の電界効果トランジスタ。
【請求項５】
前記ｐ型のドーパントは、Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのうち一種類以上であり、前記ｎ型のドーパントは、Ｃ，Ｓｉ，Ｇｅ，Ｓｎ，Ｐｂ，Ｏ，Ｓ，Ｓｅ，Ｔｅ，Ｐｏのうち一種類以上である請求項１から請求項４のいずれか一項に記載の電界効果トランジスタ。
【請求項６】
前記絶縁膜は、ＳｉＯ2，Ａｌ2Ｏ3，Ｇａ2Ｏ3，ＭｇＯ，Ｓｃ2Ｏ3，Ｇｄ2Ｏ3の酸化物からなる層，Ｓｉ3Ｎ4，ＡｌＮ，ＳｉＯＮ，ＡｌＯＮの窒化物からなる層のうち一種類以上の層により構成される請求項１から請求項５のいずれか一項に記載の電界効果トランジスタ。
【請求項７】
基板の上に、ｐ型のドーパントとともにｎ型のドーパントを同時にドーピングしながらｐ型の窒化物系化合物半導体層を形成するステップと、
前記ｐ型の窒化物系化合物半導体層の上に絶縁膜を形成するステップと、
前記ｐ型の窒化物系化合物半導体層をチャネル層とするために前記ｐ型の窒化物系化合物半導体層と電気的に接続するようにソース電極及びドレイン電極とを形成するステップと、
前記絶縁膜上にゲート電極を形成するステップと、
を有する電界効果トランジスタの製造方法。
【請求項８】
前記ｐ型の窒化物系化合物半導体層にドーピングされたドーパントを活性化する熱処理を行うステップをさらに有する請求項７記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体から構成される電界効果トランジスタ及び電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体はバンドギャップエネルギーが大きく、しかも耐熱温度が高いので、窒化物系化合物半導体を使用した半導体デバイスは、高温動作特性に優れるようになる。たとえば、半導体デバイスとしてトランジスタは、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｃｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタや、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）がある。
【０００３】
ところで、半導体をデバイスとして使用する場合、ｎ型の導電性を有する半導体層又はｐ型の導電性を有する半導体層、又は、それらの両方の半導体層が必要となる。ここで、窒化物系化合物半導体はバンドギャップエネルギーが大きいので、ｐ型の導電性を有する半導体層を形成するためにｐ型ドーパントをドーピングしても活性化エネルギーが比較的大きくなる。そのため、ドーピングされたドーパントは室温では活性化されず、活性化率は非常に小さい。
【０００４】
ここで、窒化物系化合物半導体のｐ型ドーパントとして一般的に用いられているのはマグネシウム（Ｍｇ）である。
また、窒化物系化合物半導体の層を成長する場合は一般的に、有機金属気相成長法（ＭＯＣＶＤ法）と分子線ビームエピタキシー法（ＭＢＥ法）が用いられる。前者のＭＯＣＶＤ法においては、ｐ型ドーパントとしてビシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が用いられている。後者のＭＢＥ法においては、ｐ型ドーパントとして、ビシクロペンタジエニルマグネシウムの他、金属マグネシウム（Ｍｇ）が用いられている。
【０００５】
しかし、窒化物系化合物半導体におけるＭｇの活性化エネルギーは約２００ｍｅＶと大きく、活性化率も約１％程度と低いために、１０19ｃｍ-3と高濃度にドーピングしてもキャリア濃度は１０17ｃｍ-3程度と十分なキャリア濃度を得ることが困難である。更にキャリア濃度を得るためにドーピング量を１０20ｃｍ-3と増加させていくとドーピングしたマグネシウムは格子間位置に入り、ドナー不純物として働き、補償してしまうことになる。さらに、ＭＯＣＶＤ法ではキャリアガスとして多量の水素が用いられており、ｐ型ドーパントをドーピングしても水素パッシベーションにより、ｐ型ドーパントが不活性化されて高濃度キャリアを得にくいという問題がある。
【０００６】
その他、Ｍｇドーピング量が１０19ｃｍ-3を超えるとピラミッド型欠陥が生成されることが報告されている。また、Ｍｇドーピング量が１０20ｃｍ-3を超えると表面モフォロジーが悪くなり、逆に高抵抗になってしまう。
【０００７】
そこで、低抵抗なｐ型の導電性を有する半導体層を成長する方法として、高抵抗化した窒化物系化合物半導体層のIII族窒化物に特別な処理を行って低抵抗なｐ型半導体層とする半導体層の作製方法と、結晶成長の工程を工夫して低抵抗なｐ型半導体層とする半導体層の作製方法とがある。
【０００８】
高抵抗化した窒化物系化合物半導体層のIII族窒化物に特別な処理を行って低抵抗なｐ型半導体層を得る技術として、これまでに電子線照射による方法や熱処理による方法がこれまでに提案されている。特開平３−２１８６２５号公報（特許文献１）には、低エネルギーの電子線を照射し、結晶中に含まれる水素とｐ型半導体の結合を切って低抵抗のｐ型半導体層にする方法が提案されている。
【０００９】
特許２７８５２５３（特許文献２）には、ｐ型ドーパントがドープされた窒化物系化合物半導体層をエッチングして、その表面に凹凸を形成する工程と、凹凸を形成した後、その窒化物系化合物半導体を４００℃以上の温度でアニーリングする工程により低抵抗のｐ型半導体層を得る方法が提案されている。
【００１０】
特開平１１−１８６１７４号公報（特許文献３）には、窒化物系化合物半導体層に紫外線を照射することによって、ｐ型のドーパントと水素との結合を分離してドーパントを効率的に活性化することができる。同時に、ドナーとして作用し、ｐ型半導体層を補償している空孔を減少させ、実効的なキャリア濃度を増加させることができる。また、紫外線の照射に際しては、従来よりも低い５０℃〜４００℃の温度範囲において加熱すれば十分にｐ型ドーパントの活性化を図ることができる。また、紫外線の中心波長は３８０ｎｍ以下であることが望ましく、さらに、窒素雰囲気とすることが望ましいということが提案されている。
【００１１】
結晶成長の工程を工夫して低抵抗なｐ型半導体層とする半導体層の作製方法としては、特開平５−１８３１８９号公報（特許文献４）に記載されているように、水素や水素を生成する水素化物のガス（ＮＨ3等）を含まない雰囲気ガス中で熱処理を行い、結晶中に含まれる水素の一部を結晶外へ拡散排出し、低抵抗のｐ型半導体層にする方法が提案されている。また、特開平８−１２５２２２号公報（特許文献５）には、結晶成長後の冷却過程を窒素や不活性ガス等の水素を含まないガス雰囲気中で行うことで、低抵抗のｐ型半導体層にする方法が開示されている。
【００１２】
また、特開平６−２３２４５１号公報（特許文献６）には、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物形化合物半導体層を成長させた後に、Ｍｇを１×１０17ｍ-3から３×１０20ｍ-3の範囲でドーピングしてｐ型の窒化物形化合物半導体層を作製する方法が開示されている。この方法は、ＩｎxＡｌyＧａ(1-x-y) Ｎ（０＜ｘ＜１、０＜ｙ＜１）層を緩衝層として用いることにより、その上に成長するｐ型ＧａＮ層の歪を緩和して結晶性の悪化を防ぐことで、ａｓ−ｇｒｏｗｎでｐ型ＧａＮを作製するものである。この方法によればＧａＮにＭｇを３×１０20ｃｍ-3の濃度でドーピングして、５×１０17ｍ-3のキャリア濃度のｐ型ＧａＮを作製している。
【００１３】
【特許文献１】特開平３−２１８６２５号公報
【特許文献２】特許２７８５２５３
【特許文献３】特開平１１−１８６１７４号公報
【特許文献４】特開平５−１８３１８９号公報
【特許文献５】特開平８−１２５２２２号公報
【特許文献６】特開平６−２３２４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
Ｍｇを窒化物系化合物半導体のｐ型ドーパントとして用いる場合は、Ｍｇが所定の結晶以外まで拡散するという問題がある。（ ＡＰＬ５５（１９８９）ｐｐ．１０１７−１０１９）。また、この拡散は成長時に生じるだけでなく、成長後のアニール処理によっても生じる可能性がある。さらに、ＭＯＣＶＤ装置の反応炉である石英リアクタに吸着するメモリー効果について検討した結果がＪｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ，  Ｖｏｌ．  １４５  （１９９４）ｐｐ．２１４−２１８に記載されている。論文によると、Ｍｇがメモリ効果を有するために、短時間に大量のＣｐ2Ｍｇを反応炉に導入してもＧａＮ結晶中のＭｇ分布が急峻とはならず、ドープに遅延が生じることが示されている。
【００１５】
さらに、窒化物系化合物半導体ではその層と格子整合する基板が存在しないため、エピタキシャル基板を作製する際には、サファイアや炭化珪素等よりなる格子不整合基板を用いたヘテロエピタキシャル成長とならざるを得ない。これにより、ＧａＡｓ系半導体では結晶中の欠陥密度が１０3ｍ-2程度であるが、窒化物系化合物半導体では欠陥密度が１０9ｍ-2程度と極めて多数の貫通転位が生じるため、p型ドーパントがこの貫通転位を通って容易に拡散して、急峻な接合界面を得られないという問題がある。
【００１６】
この対策として、特開平６−２８３８２５号公報には、拡散抑制層としてＧａＮよりもバンドギャップが大きいＡｌＧａＮ層をアンドープ層として用いることにより、拡散を抑制している。
【００１７】
特許３４０８４１３には、窒化ガリウム系半導体において、ｐ型半導体層とｎ型半導体層とよりなるｐ−ｎ接合部におけるｐ型半導体層のｎ型半導体層側にｐ型ドーパントとｎ型ドーパントを同時にドーピングすることにより、窒化ガリウム系半導体に急峻なドーピングプロファイルを持つｐ−ｎ接合を形成することができる。これは、ｐ型ドーパントとｎ型ドーパントとがクーロン相互作用により電気的に中性な原子対を形成することによりp型ドーパントが拡散しにくくなるというものである。
【００１８】
窒化物系化合物半導体を用いた半導体デバイスにおいて、ｐ型の導電型の半導体層を使用する場合は、ドーピングの調整が困難であるため低抵抗の半導体層を得にくいことに加えて、以上のように半導体層にドーピングされたドーパントが拡散してしまうという問題がある。さらに、ドーパントが拡散すると、そのドーパントがｐ型の導電型の半導体層の表面に偏析することもある。この偏析したアクセプタ不純物は絶縁膜と半導体との表面状態を悪化させたり、界面準位を形成してしまうために、デバイスの特性を劣化させることになる。
【００１９】
また、アクセプタにおいてアクセプタ不純物はエネルギー的に深いため活性化していないアクセプタ不純物が高温動作時に活性化するために特性が不安定となる要因となる。
さらには、アクセプタを高濃度にドーピングすると、アクセプタは本来入るべき原子サイトに入らず、結晶欠陥を形成するために特性劣化を引き起こす原因となる。
【００２０】
そこで、本発明が解決しようとする課題は、電界効果トランジスタを構成するｐ型半導体層内のドーパント不純物量やｐ型層とゲート絶縁膜間の界面準位密度を制御することにより、電界効果トランジスタのチャネルとなるｐ型半導体層の導電性を確保しつつ、特性劣化を抑制し、更に高温での動作を安定化し、良好な信頼性の電界効果トランジスタ及びそのような電界効果トランジスタの製造方法を実現することである。
【課題を解決するための手段】
【００２１】
本発明は、基板と、前記基板の上に形成され、ｐ型のドーパントとともにｎ型のドーパントがドーピングされた前記基板と格子定数が異なるｐ型の窒化物系化合物半導体層と、前記ｐ型の窒化物系化合物半導体層上に形成された絶縁膜と、前記ｐ型の窒化物系化合物半導体層をチャネル層とするために前記ｐ型の窒化物系化合物半導体層と電気的に接続されたソース電極及びドレイン電極と、前記絶縁膜上に形成されたゲート電極と、を有する電界効果トランジスタである。
【００２２】
好ましくは、前記ｐ型のドーパントと前記ｎ型のドーパントのドーピング濃度の比は、略２：１である。
【００２３】
好ましくは、前記ｐ型のドーパントのドーピング濃度は、２×１０１６ｃｍ-3〜２×１０１９ｃｍ-3である。
【００２４】
本発明の電界効果トランジスタは、前記ｐ型の窒化物系化合物半導体層は、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）からなる。
【００２５】
本発明の電界効果トランジスタは、前記ｐ型のドーパントは、Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのうち一種類以上であり、前記ｎ型のドーパントは、Ｃ，Ｓｉ，Ｇｅ，Ｓｎ，Ｐｂ，Ｏ，Ｓ，Ｓｅ，Ｔｅ，Ｐｏのうち一種類以上である。
【００２６】
本発明の電界効果トランジスタは、前記絶縁膜は、ＳｉＯ2，Ａｌ2Ｏ3，Ｇａ2Ｏ3，ＭｇＯ，Ｓｃ2Ｏ3，Ｇｄ2Ｏ3の酸化物からなる層，Ｓｉ3Ｎ4，ＡｌＮ，ＳｉＯＮ，ＡｌＯＮの窒化物からなる層のうち一種類以上の層により構成される。
【００２７】
また本発明は、基板の上に、ｐ型のドーパントとともにｎ型のドーパントを同時にドーピングしながらｐ型の窒化物系化合物半導体層を形成するステップと、前記ｐ型の窒化物系化合物半導体層の上に絶縁膜を形成するステップと、前記ｐ型の窒化物系化合物半導体層をチャネル層とするために前記ｐ型の窒化物系化合物半導体層と電気的に接続するようにソース電極及びドレイン電極とを形成するステップと、前記絶縁膜上にゲート電極を形成するステップと、を有する電界効果トランジスタの製造方法である。
【００２８】
好ましくは、前記ｐ型の窒化物系化合物半導体層にドーピングされたドーパントを活性化する熱処理を行うステップをさらに有する。
【発明の効果】
【００２９】
本発明の電界効果トランジスタは、チャネルとなるｐ型半導体層の低抵抗を確保しつつ、コラプス現象を抑制し、更に高温での動作を安定化し、良好な信頼性を実現できる。また、本発明の電界効果トランジスタの製造方法によれば、チャネルとなるｐ型半導体層の導電性を確保しつつ、特性劣化を抑制し、更に高温での動作を安定化し、良好な信頼性を有する電界効果トランジスタを製造することができる。
【発明を実施するための最良の形態】
【００３０】
図１は、本発明の電界効果トランジスタ１の概略断面図を示したものである。
図１に示した電界効果トランジスタ１は、基板２と、基板の上に形成されたｐ型の窒化物系化合物半導体層３を有している。また、基板２とｐ型の窒化物系化合物半導体層３の格子定数は互いに異なる。
【００３１】
ここで、ｐ型の窒化物系化合物半導体層３は電界効果トランジスタ１のチャネル層となり、そのチャネル層は所定の長さがある。当該所定の長さのチャネル層の役割を果たすｐ型の窒化物系化合物半導体層３のチャネルの一端と他端にはそれぞれ、ｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄがコンタクト層として形成されており、ｎ+ソース層３１ｓ上にはソース電極Ｓが形成されｎ+ドレイン層３１ｄ上にはドレイン電極Ｄが形成されている。
【００３２】
ソース電極Ｓとドレイン電極Ｄを挟んだｐ型の窒化物系化合物半導体層３上には、絶縁膜４が形成されている。この絶縁膜４の上に、ゲート電極Ｇを形成することにより絶縁膜４に、電界効果トランジスタ１のゲート絶縁膜としての役割を持たすことができる。
【００３３】
ここで、ｐ型の窒化物系化合物半導体層３はｐ型の導電性を有するが、ｐ型の窒化物系化合物半導体層３には、ｐ型のドーパントとともにｎ型のドーパントがドーピングされている。このようにすることで、ｐ型の窒化物系化合物半導体層３を低抵抗化することができ、均一なドーピングも可能である。
【００３４】
さらに、ｐ型ドーパントをドーピングするのと同時にｎ型ドーパントをドーピングすることにより、活性化エネルギーを低下させることができるので、単独でｐ型のドーパントをドーピングするよりも少ないドーピング量で高濃度のキャリアを得ることが可能となる。ｐ型ドーパントのドーピング量を少なくすることで、チャネル層としての役割を果たすｐ型の窒化物系化合物半導体層３において、ドーパントによるキャリアの散乱を減少させることができる。これによって、チャネル層におけるキャリアの移動度が向上し、電界効果トランジスタ１の高速動作が可能となる。
【００３５】
また、ｐ型ドーパントをドーピングするのと同時にｎ型ドーパントをドーピングすることで、アクセプタの準位が浅くなるので、温度に依存せずホールがドーパントから放出されやすくなる。そのため、電界効果トランジスタ１の温度特性が向上する。さらに、アクセプタの準位が浅くなることで、ｐ型の窒化物系化合物半導体層３上の絶縁膜４に形成されたゲート電極Ｇに加える電圧の制御幅がわずかであっても、ｐ型の窒化物系化合物半導体層３に反転層を形成しやすい。
【００３６】
ここで、特開平１０−１０１４９６号公報（科学技術振興団）には、ＭｇとＳｉを２：１、あるいはＭｇとＯを２：１、あるいはＢｅとＳｉを２：１、あるいはＢｅとＯを２：１の比率でＧａＮに１×１０18から１×１０20ｍ-3程度同時ドーピングすることによりキャリア濃度を増加させる方法が開示されている。この方法では、母体結晶（この場合は、ＧａＮ）中にアクセプタ性不純物原子２原子とドナー性不純物１原子からなる複合体が形成されることで、不純物準位（アクセプタ準位）が浅くなるとともに、アクセプタ不純物の固溶限界が上昇するために、高キャリア濃度で低抵抗のｐ型半導体層を作成することができるようになる。
【００３７】
また、特開平１０−１４４９６０号公報には、ＳｉとＭｇを１／１０以上１／１以下のＳｉ／Ｍｇ比でドーピングすることで、特開平１０−１５４８２９号には、ＯとＭｇを１／１０以上１／１以下のＯ／Ｍｇ比でドーピングすることで、上記特開平１０−１０１４９６と同様の効果が得られると記載されている。さらには特開２０００−２９４８８０号公報には、ＯとＺｎを１／５以上１／２以下のＯ／Ｚｎ比でドーピングすることで、上記特開平１０−１０１４９６と同様の効果が得られると記載されている。
【００３８】
以上のように、電界効果トランジスタ１に使用されるｐ型の窒化物系化合物半導体層３に、ｐ型のドーパントとともにｎ型のドーパントをドーピングすることで、ｐ型の窒化物系化合物半導体層３を低抵抗化することができる。
【００３９】
ｐ型の窒化物系化合物半導体層３上には絶縁膜４を形成されているが、アクセプタ不純物とともにドナー不純物もドーピングすることで拡散が抑制されており、ｐ型の窒化物系化合物半導体層３中にドーピングされたドーパントが表面偏析しにくい。すなわち、ｐ型の窒化物系化合物半導体層３と絶縁膜４の界面にドーパントが偏析しにくいため、界面状態が悪化したり、界面準位が形成されにくい。
【００４０】
ここで、基板２とｐ型の窒化物系化合物半導体層３の格子定数は互いに異なっている。そのためｐ型の窒化物系化合物半導体層３には極めて多数の貫通転位が生じ、ｐ型ドーパントがこの貫通転位を通って容易に拡散するおそれもある。しかし、ｐ型の窒化物系化合物半導体層３に、ｐ型のドーパントとともにｎ型のドーパントをドーピングされているため、ｐ型ドーパントはｐ型の窒化物系化合物半導体層３内で移動しにくくなり、拡散するおそれも少ない。
【００４１】
窒化物系化合物半導体層３にドーピングされたｐ型のドーパントとｎ型のドーパントのドーピング濃度の差は、１×１０１５ｃｍ-3〜１×１０１７ｃｍ-3であることが望ましい。このような範囲に設定することにより、電界効果トランジスタ１がオンするためのしきい値電圧Ｖthを低く設定できるようになる。また、界面準位の低減により余分なしきい値電圧のシフトを抑制できる。
【００４２】
また、ｐ型の窒化物系化合物半導体層３の具体的な半導体材料としては、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）を使用することができる。そのようにすることで、格子定数やバンドギャップエネルギーの大きさを容易に調整することができ、設計の自由度が向上する。このとき、基板２は、Ｓｉ、サファイア、ＳｉＣ、ＺｎＯ、ＧａＮ基板を使用することができる。
【００４３】
ｐ型の窒化物系化合物半導体層３の厚さは、０．１〜５μｍの範囲であることが望ましい。０．１μｍ以下の場合では、ｐ型のドーパントの濃度が１×１０１７ｃｍ-3以下の場合、表面および基板側から空間電荷層がのびてしまい、所望のキャリア濃度を得るのが困難である。また、０．１μｍ以下の場合では、基板２とｐ型の窒化物系化合物半導体層３の格子定数に差があることによる結晶欠陥の影響が出にくく、本発明の効果が現れにくい。５μｍ以上の場合では、基板２とｐ型の窒化物系化合物半導体層３の格子定数に差があることによる結晶欠陥の影響が顕著になり、本発明の効果がやはり現れにくい。
【００４４】
ｐ型の窒化物系化合物半導体層３のｐ型のドーパントについてはIIＢ族の元素とする。すなわち、IIＢ族の元素を窒化物系化合物半導体層３にドーピングすると、窒化物系化合物半導体を構成するＮのサイトにその元素が入る。
【００４５】
ｐ型の窒化物系化合物半導体層３のｎ型のドーパントについてはIVＢ族の元素とする。すなわち、IVＢ族の元素を窒化物系化合物半導体層３にドーピングすると、窒化物系化合物半導体を構成するＧａのサイトにその元素が入り、II族の元素とＮを介してクーロン力で互いに引き合う力が働く。そのため、ｐ型のドーパントと同様にしてｎ型のドーパントも、拡散しにくい。
【００４６】
具体的には、ｐ型のドーパントは、Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのうち一種類以上、ｎ型のドーパントは、Ｃ，Ｓｉ，Ｇｅ，Ｓｎ，Ｐｂ，Ｏ，Ｓ，Ｓｅ，Ｐｏのうち一種類以上を選択することができる。
【００４７】
絶縁膜４の材料は、酸化物又は窒化物からなる層から一種類以上を選択して使用することができる。絶縁膜４として酸化物を使用する場合は、ＳｉＯ2，Ａｌ2Ｏ3，Ｇａ2Ｏ3，ＭｇＯ，Ｓｃ2Ｏ3，Ｇｄ2Ｏ3を挙げることができる。また、絶縁膜４として窒化物を使用する場合は、Ｓｉ3Ｎ4，ＡｌＮ，ＳｉＯＮ，ＡｌＯＮを挙げることができる。
【００４８】
以上の絶縁膜４の材料は、４ｅＶ以上の大きなバンドギャップを有しており、ｐ型の窒化物系化合物半導体層３をチャネルとして流れるキャリアに対する十分な障壁となる。また、比誘電率が高いものもあるので、ゲート絶縁膜として以上の材料を絶縁膜４に使用した場合は、変調度を高くすることができる。さらに、絶縁破壊電圧が高いため、ゲート電極Ｇに電圧を加えた場合に、絶縁膜４の破壊を防ぐことができる。これらの材料は不活性であるため、界面準位密度が低く、絶縁膜４とｐ型の窒化物系化合物半導体層３との界面を良好に保つことができる。
【００４９】
以上の電界効果トランジスタ１を製造する場合の基本的な手段はまず、基板２の上に、ｐ型のドーパントとともにｎ型のドーパントを同時にドーピングしながらｐ型の窒化物系化合物半導体層３を形成する。そして、ｐ型の窒化物系化合物半導体層３の上に絶縁膜４を形成する。絶縁膜４の形成後、ｐ型の窒化物系化合物半導体層３をチャネル層とするためにｐ型の窒化物系化合物半導体層３の一部にｎ+層（ｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄ）を形成し、さらにｎ+層に電気的に接続するようにソース電極Ｓ及びドレイン電極Ｄとを形成し、絶縁膜４上にゲート電極Ｇを形成することにより電界効果トランジスタ１が完成する。
【００５０】
また、ｐ型のドーパントとともにｎ型のドーパントがドーピングされたｐ型の窒化物系化合物半導体層３中のドーパントを活性化するために、ｐ型の窒化物系化合物半導体層３を形成後に熱処理を行うことが望ましい。
【００５１】
ｐ型の窒化物系化合物半導体層３と接触するｎ+型の窒化物系化合物半導体層を設ける際は、ｐ型の窒化物系化合物半導体層３の一部をエッチングして、エッチング部分にｎ+型の窒化物系化合物半導体層を埋め込むようにしても良い。さらに、ソース電極Ｓ及びドレイン電極Ｄが形成される箇所にｎ+型の窒化物系化合物半導体層を設ける代わりに、当該部分のｐ型の窒化物系化合物半導体層３をｎ+型化するようにしても良い。そのためには、その箇所にｎ型の不純物をイオン打ち込みや熱拡散によりドーピングする。
【００５２】
こうすることで、ソース電極Ｓ及びドレイン電極Ｄと半導体層とのオーミック抵抗を減少させることができる。ｎ型の窒化物系化合物半導体層は、再成長によっても形成することができるし、ｐ型の窒化物系化合物半導体層３の一部にｎ型のイオンを打ち込んだり、熱拡散により拡散させて形成することもできる。
【００５３】
ｐ型の窒化物系化合物半導体層３をチャネル層とする電界効果トランジスタ１の特性は、ゲート電極Ｇに電圧を加えていない状態では、ソース電極Ｓとドレイン電極Ｄの間に電流が流れないいわゆるノーマリーオフ型となる。
【００５４】
例えば、ゲート電極Ｇが形成された絶縁膜４の直下部分に相当する領域についてのｐ型の窒化物系化合物半導体層３を薄くすることで、ピンチオフ 電圧ＶTが上昇する。そのため、ゲート電極に電圧を加えていない状態においては、ｐ型の窒化物系化合物半導体層３が空乏化する。これにより、ゲート電極Ｇに電圧を加えない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れないいわゆるノーマリーオフの動作をする電界効果トランジスタの実現ができる。また、ｐ型ドーパントとｎ型ドーパント濃度を変化させることにより、しきい値電圧を制御できる。
【００５５】
（実施例１）
図２に、本実施例１についての電界効果トランジスタ１の概略断面図を示した。
図２に示した電界効果トランジスタ１は、Ｓｉ、ＳｉＣ又はサファイアからなる基板２の上に、厚さ５０ｎｍのＧａＮ又はＡｌＮからなるバッファ層２１が形成されている。バッファ層２１の上には、ｐ型の窒化物系化合物半導体層３として厚さ２ｎｍのＧａＮからなる層が形成されている。
【００５６】
ｐ型の窒化物系化合物半導体層３上には、ゲート絶縁膜４として、厚さ１００ｎｍのＳｉＯ２薄膜が形成され、絶縁膜４上にはＮｉからなるゲート電極Ｇが形成されている。ゲート絶縁膜４を挟んだ両側のｐ型の窒化物系化合物半導体層３には、ｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄがコンタクト層として形成されており、ｎ+ソース層３１ｓ上にはソース電極Ｓが形成されｎ+ドレイン層３１ｄ上にはドレイン電極Ｄが形成されている。
【００５７】
上記のような構成からなる、電界効果トランジスタ１を製造する工程を説明する。
まず、ＳｉＣ又はサファイア基板２上にＭＯＣＶＤ法(有機金属気相成長)又はＭＢＥ法(分子線エピタキシー)により、ＧａＮ又はＡｌＮバッファ層２１を堆積する。その上にｎ型不純物としてＳｉ及びｐ型不純物としてＭｇをそれぞれ５×１０1６ｃｍ-3と１×１０1７ｃｍ-3に同時にドーピングしながらｐ型の窒化物系化合物半導体層３としてのｐ型ＧａＮ層を堆積する（図３（ａ）参照）。
【００５８】
ＧａＮ層堆積温度はＭＯＣＶＤ法では１１００℃程度、ＭＢＥ法では９００℃程度で、成長速度は１μｍ／ｈで行っている。ＭＢＥ法に比べてＭＯＣＶＤ法での堆積温度が高いのは、有機金属原料であるＴＭＧａ(トリメチルガリウム)からの炭素不純物の結晶中への混入を避けるためである。ＭＢＥ成長では金属原料であるＧａをクヌーセンセルにより加熱して蒸発させることにより基板表面に直接供給させるために原料からの炭素不純物の混入はない。Ｖ族の窒素原料としては、ＭＯＣＶＤ法ではアンモニア（ＮＨ3）を用い、ＭＢＥ法ではアンモニア（ＮＨ3）又は窒素（Ｎ2）を高周波プラズマで窒素ラジカル種に分解させたものを用いても良い。
【００５９】
続いて、ゲート絶縁膜４となるＡｌＮ薄膜を堆積させる。堆積条件は基板温度５５０℃以下と低温で、原料としては、ＭＯＣＶＤ法ではトリメチルアルミニウム（ＴＭＡ）、ＭＢＥ法では金属アルミニウムを用いて行うことによりアモルファスのＡｌＮゲート絶縁膜４の形成が可能となる。なお、ｐ型の窒化物系化合物半導体層３と絶縁膜４の間に、ＡｌＧａＮ膜やＡｌ組成が傾斜されたＡｌＧａＮ層を堆積することにより、高温で良好な結晶性を有するＡｌＮゲート絶縁膜の堆積も可能である。
【００６０】
なお、ゲート絶縁膜４としてＡｌＮに代えてＳｉＯ２を使用してもよい。その場合には、堆積条件は基板温度３００℃以下と低温で、ＳｉＯ２原料としては、シラン（ＳｉＨ４）もしくはＴＥＯＳ（テトラエチルオルソシリケート）とＮＯ２ガスを用いＰＥＣＶＤ法（プラズマ化学気相成長）にＳｉＯ２ゲート絶縁膜を形成することが可能となる。
【００６１】
次に、成長チャンバーから基板を取り出して、ＰＥＣＶＤ法（プラズマ化学気相成長）によりマスク層となるＳｉＯ2膜を堆積させる。なお、マスク層の下にＡｌＮ薄膜上に別のゲート絶縁膜材料を積層しても良い。次に、マスク層の開口から露出するＡｌＮ膜層をＲＩＥ（反応性イオンエッチング法）によりエッチングする。エッチング後に、ソース電極Ｓとドレイン電極Ｄとコンタクトをとるｎ+ソース層３１ｓとｎ+ドレイン層３１ｄを形成するため、マスク開口部のｐ型層にシリコン（Ｓｉ）をイオン注入法によりドーズ量１×１０15ｃｍ-2、加速電圧６５ｋｅＶで注入する。これにより、ｎ+ソース層３１ｓとｎ+ドレイン層３１ｄが形成される（図３（ｂ）参照）。但し、この時点ではイオン注入した不純物は活性化されていない。なお、導入するＳｉ原子の活性化率を向上させるために、イオン注入の際に、基板を高温に維持しても良い。
【００６２】
次に、マスク層をＢＨＦで除去した後ＳｉＯ2膜を再度形成する。これにより、ウェハ表面全体がＳｉＯ2膜にて覆われた状態となる。次に、窒素（Ｎ2）雰囲気中にて１１００℃で５分間アニール処理を行う。これにより、イオン注入したＳｉ原子を活性化させる。アニール後にマスク層であるＳｉＯ2膜をＨＦ水溶液で除去する。
【００６３】
この際、イオン注入したＳｉ原子の活性化率を更に向上するために、ＳｉＯ2よりも耐熱性を有するＡｌＮ膜を形成し、次に窒素雰囲気中にて１３００℃で１分間アニール処理を行っても良い。アニール後、ＡｌＮ膜はＫＯＨ水溶液で除去する。
次に、フォトレジスト工程によりソース電極Ｓ及びドレイン電極Ｄ用の開口部を形成する。開口部から露出したｎ+ソース層３１ｓとｎ+ドレイン層３１ｄにＴｉとＡｌを順にＥＢ蒸着法（電子線ビーム蒸着）により蒸着しソース電極Ｓ及びドレイン電極Ｄを形成する。
【００６４】
その後、窒素雰囲気中において６００℃でソース電極Ｓ及びドレイン電極Ｄの１０分間アニール処理を行う。蒸着後のアニール処理によりオーミック性接触が得られる。次にｐ型の窒化物半導体層３上に形成したゲート絶縁膜４上にｎ型の導電性のポリシリコン膜を形成する。ｎ型導電性のポリシリコン膜は、Ｓｉ原料としてはシラン（ＳｉＨ４）又はＴＥＯＳを用い、スパッタ法もしくはＬＰＣＶＤ法により堆積させることにより形成できる。
【００６５】
ｎ型導電性とするためのドーピング材料としては、Ｐを使用することができ、Ｐ原料としてはフォスフィン（ＰＨ３）又はＰＯＣｌ３を用い、ポリシリコン膜を堆積中、又は堆積後にドーピングする。その後、フォトレジスト工程によりゲート電極領域をパターニングし、ＳＦ６ガスをもちいたＲＩＥ（反応性イオンエッチング法）により、ゲート電極領域以外のポリシリコンを除去する。その後、パッド電極としてＴｉ／Ｍｏ／ＡｕをＥＢ蒸着法により堆積しゲート電極を形成する。なお、蒸着の方法として、抵抗加熱蒸着法やスパッタ法などにより蒸着しても良い。こうして図２に示した電界効果トランジスタ１が完成する。
【００６６】
（実施例２）
図４に、本実施例２についての電界効果トランジスタ１の概略断面図を示した。
本実施例２における電界効果トランジスタ１は、図２に示した実施例１における電界効果トランジスタ１と構造を共通にする。ただし、実施例２における電界効果トランジスタ１では、実施例１における電界効果トランジスタ１のＧａＮからなるｐ型の窒化物系化合物半導体層３の上に、０．２のＡｌ組成からなる２.５ｎｍの厚さのｎ型のＡｌＧａＮ層３２が形成されている。また、ｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄは形成されていない。
【００６７】
さらに、ｎ型のＡｌＧａＮ層３２が、２．５ｎｍとなっていることで、ゲート電極Ｇに電圧を加えていない状態では、絶縁膜４が形成されている箇所のｐ型の窒化物系化合物半導体層３には空乏層が発生し、ソース電極Ｓとドレイン電極Ｄの間には電流が流れない。すなわち、図４に示した電界効果トランジスタ１はノーマリーオフ型の電界効果トランジスタとなる。また、実施例２における電界効果トランジスタ１では、実施例１における電界効果トランジスタ１のＡｌＮからなる絶縁膜４に代えて、ＳｉＮからなる絶縁膜４を使用している。
【００６８】
このような構成からなる実施例２の電界効果トランジスタ１を製造する工程は、実施例１の電界効果トランジスタ１と共通する。ただし、ＧａＮからなるｐ型の窒化物系化合物半導体層３を堆積した後、ＡｌＧａＮ層３２を堆積する。
【００６９】
そして、ＡｌＧａＮ層３２の上に、Ｃａｔ−ＣＶＤ法（触媒化学気相蒸着法）により絶縁膜４としてＳｉＮ膜を２０ｎｍ程度堆積する。Ｃａｔ−ＣＶＤ法では堆積する前に、水素ガスを流して表面クリーニング処理を行うことにより、ドライエッチングによる表面ダメージ層を除去している。次に、堆積したＳｉＮ膜の一部をフォトレジスト工程により除去し、Ｔｉ−Ａｌ−Ｎｉ−Ａｕ電極を電子ビーム蒸着法により形成した後、窒素雰囲気中で８００℃２ｍｉｎのアニール処理を行い、オーム性接触を得る。最後に、絶縁膜４上にＮｉ−Ｐｔ−Ａｕを電子ビーム蒸着法により形成し、ショットキー電極を作製することにより、ゲート電極Ｇを形成する。
以上の工程により、図４に示した電界効果トランジスタ１を作製することができる。
【００７０】
（実施例３）
図５に、本実施例３についての電界効果トランジスタ１の概略断面図を示した。
本実施例３における電界効果トランジスタ１は、図２に示した実施例１における電界効果トランジスタ１と構造を共通にする。ただし、図２に示した実施例１における電界効果トランジスタ１では、コンタクト層としてｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄがイオン注入法により形成されているのに対し、実施例３における電界効果トランジスタ１では、コンタクト層としてｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄが選択再成長されたｎ型のＧａＮ層により形成されている点で異なる。
【００７１】
このような構成からなる実施例３の電界効果トランジスタ１を製造する工程は、実施例１の電界効果トランジスタ１と共通する。ただし、ｐ型の窒化物系化合物半導体層３の堆積が終了した後は、ソース電極Ｓ及びドレイン電極Ｄ形成される箇所に相当する箇所のｐ型の窒化物系化合物半導体層３の一部をフォトレジスト工程によりドライエッチングにより除去し、その後、ＭＢＥ装置に導入して、エッチングにより除去した部分に選択的にＳｉドープのｎ型ＧａＮ層を堆積し、ｎ+ソース層３１ｓ，ｎ+ドレイン層３１ｄを形成する。
【００７２】
その後、ＭＢＥ装置から取り出し、ＰＥＣＶＤ法によりＳｉＯ2膜をウェハ全面に堆積させる。次に、フォトレジスト工程を用いてＳｉＯ2膜の一部の領域を除去し絶縁膜４を形成する。そして、ソース電極Ｓ及びドレイン電極ＤとなるＴｉ−Ａｌ−Ｎｉ−Ａｕ電極を電子ビーム蒸着法により形成させた後、窒素雰囲気中で８００℃２ｍｉｎのアニール処理を行い、オーム性接触を得る。最後に、絶縁膜４上にＮｉ−Ｐｔ−Ａｕを電子ビーム蒸着法により形成し、ゲート電極Ｇを形成する。なお、ゲート電極は実施例１に示したようにｎ型ポリシリコンとＴｉ／Ｍｏ／Ａｕを用いても良い。
以上の工程により、図５に示した電界効果トランジスタ１を作製することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の電界効果トランジスタの概略断面図を示したものである。
【図２】本発明の実施例についての電界効果トランジスタの概略断面図を示したものである。
【図３】本発明の実施例についての電界効果トランジスタの製造工程を示す概略断面図を示したものである。
【図４】本発明の別の実施例についての電界効果トランジスタの概略断面図を示したものである。
【図５】本発明のさらに別の実施例についての電界効果トランジスタの概略断面図を示したものである。
【符号の説明】
【００７４】
１…電界効果トランジスタ，  ２…基板，  ３…ｐ型の窒化物系化合物半導体層，  ４…絶縁膜
【図１】
2007305630.tif 000003
【図２】
2007305630.tif 000004
【図３】
2007305630.tif 000005
【図４】
2007305630.tif 000006
【図５】
2007305630.tif 000007