(57)【要約】【課題】各々マルチフィンガー構造を有するｐチャネル及びｎチャネルの両トランジスタの性能を向上することのできる半導体装置を提供する。【解決手段】半導体装置において、ｎチャネルトランジスタの複数のゲートは、第１領域Ａｎの一辺にそのゲート幅方向が平行となるように配置され、ｐチャネルトランジスタの複数のゲートは、第２領域Ａｐの一辺に対してそのゲート幅方向が４５度の傾きを有するように配置されている。第２領域Ａｐに配置されるｐチャネルトランジスタの最大ゲート幅と複数のゲート間のピッチとの比率は、第２領域に生じる無効領域の割合に応じて設定されている。【選択図】図１
2007288142.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
マルチフィンガー構造で、第１領域内に所定のピッチで並列に配置された複数の第１ゲートを含む第１トランジスタと、
マルチフィンガー構造で、前記第１トランジスタのゲート幅方向に対して４５度の傾きを有するように第２領域内に所定のピッチで並列に配置された複数の第２ゲートを含み、前記複数の第２ゲートのうちの１つが最大ゲート幅を有する、前記第１トランジスタと異なる導電型の第２トランジスタと、を備え、
前記第２領域は、前記第２トランジスタを配置すべき領域を除く無効領域を含み、前記第２領域内における前記無効領域の割合に応じて、前記複数の第２ゲート間のピッチと前記第２トランジスタの最大ゲート幅との比率が設定されていることを特徴とする半導体装置。
【請求項２】
前記第２トランジスタは、前記無効領域の割合に応じた所定の特性オン抵抗を有し、前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に対して４５度の傾きで配置したときに得られる第１オン抵抗の値が前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に平行に配置したときに得られる第２オン抵抗の値よりも小さくなるように前記比率が設定されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記比率は、前記第１オン抵抗と前記第２オン抵抗との比率を示す第１係数と、前記無効領域の割合を示す第２係数とを用いて算出されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
半導体装置であって、
マルチフィンガー構造で、第１領域内に所定のピッチで並列に配置された複数の第１ゲートを含む第１トランジスタと、
マルチフィンガー構造で、前記第１トランジスタのゲート幅方向に対して４５度の傾きを有するように第２領域内に所定のピッチで並列に配置された複数の第２ゲートを含み、前記複数の第２ゲートのうちの１つが最大ゲート幅を有する、前記第１トランジスタと異なる導電型の第２トランジスタと、を備え、
前記第２トランジスタは所定の特性オン抵抗を有し、前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に対して４５度の傾きで配置したときに得られる第１オン抵抗の値が前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に平行に配置したときに得られる第２オン抵抗の値よりも小さくなるように、前記複数の第２ゲート間のピッチと前記第２トランジスタの最大ゲート幅との比率が設定されていることを特徴とする半導体装置。
【請求項５】
前記第１領域及び前記第２領域の各々は正方形状か、もしくは矩形状を有し、前記第１トランジスタのゲート幅方向は前記第１領域の一辺に平行であり、前記第２トランジスタのゲート幅方向は前記第２領域の一辺に対して４５度の傾きを有していることを特徴とする請求項１乃至４の何れか一項記載の半導体装置。
【請求項６】
前記第１及び第２トランジスタの各々はチャネルを有し、前記半導体装置は、前記第１及び第２トランジスタの各々のチャネル方向を規定する結晶軸と前記第１及び第２トランジスタの各々のチャネル形成面を規定する結晶面とを含むシリコンウェハを用いて製造されており、
前記第１及び第２トランジスタの各々は、前記導電型に応じたキャリアの移動度に基づいて互いに異なる前記チャネル方向か、もしくは互いに異なる前記チャネル形成面を有す
ることを特徴とする請求項１乃至５の何れか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各々マルチフィンガー構造を有するｐチャネルトランジスタとｎチャネルトランジスタを備える半導体装置に関する。
【背景技術】
【０００２】
電子機器の小型化や低コスト化の進展に伴い、電子機器に搭載される電力用トランジスタにおいてもその小型化が要求されている。特に、携帯機器や家庭用機器などの１００Ｖ以下の耐圧領域で動作する電子機器にあっては、さらなる小型化や低電圧化が求められており、その駆動回路においてｐチャネルトランジスタとｎチャネルトランジスタとを同一チップ上に集積する回路構成が広く採用されている。
【０００３】
従来、ｐチャネルおよびｎチャネルの両トランジスタを同一チップ上に集積する際には、製造コストや製造設備の面から、ｐチャネルトランジスタのキャリアの移動方向とｎチャネルトランジスタのキャリアの移動方向とは同一方向に揃えられる。ところが、キャリアの移動度が最大となるときの結晶面や結晶軸はｎチャネルとｐチャネルとで異なっている。そこで、一般にｐチャネルおよびｎチャネルの両トランジスタを相補に接続するように構成された出力回路を採用するロジックＬＳＩの分野では、ｎチャネルトランジスタとｐチャネルトランジスタとでチャネルの形成面（結晶面）か又はチャネル方向（結晶軸）が変更される（例えば特許文献１、非特許文献１，２参照）。例えば非特許文献１には、プレーナ型のトランジスタにおいて、ｎチャネルトランジスタのチャネル方向とｐチャネルトランジスタのチャネル方向とを４５度の角度で交差させることにより両トランジスタにおけるキャリアの移動度の向上を図ることが記載されている。
【特許文献１】特開昭６３−８０５６１号公報
【非特許文献１】H.Sayama、et al、"Effect of <100> Channel Direction for HighPerformance SCE Immune pMOSFET with Less Than 0.15um Gate Length"、IEDM Technology Digest、１９９９年、ｐ．６５７
【非特許文献２】H.Momose、et al、"110GHz cutoff frequency of ultra-thin gateoxide p-MOSFETs on (110) surface-oriented Si substrate"、2002 Symposium on VLSITechnology Digest of Technical Papers、IEEE、２００２年
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、複数の電力用トランジスタの集積を容易化する構造の一つとして、横方向二重拡散型接合絶縁ゲート電界効果トランジスタ（Lateral Double Diffused Metal Oxide Semiconductor Field Effect Transistor：以下、「ＬＤＭＯＳＦＥＴ」と記載）が知られている。このＬＤＭＯＳＦＥＴは、上述のｎチャネルトランジスタとｐチャネルトランジスタを同一チップ上に集積する構造としても有効であり、広く実用化されている。
【０００５】
こうしたＬＤＭＯＳＦＥＴにおいては通常、耐圧向上の目的で、そのドレインの近傍にドリフト領域が設けられている。このドリフト領域に必要な長さは一般に、約０．０６７μｍ／Ｖとされている。従って、例えば耐圧４０ＶのＬＤＭＯＳＦＥＴの製造にあたっては、サブミクロンの微細加工技術を用いて約３μｍの長さのドリフト領域を設ける必要がある。このため、金属配線に接続されるコンタクト部分やゲート電極等の素子を含めると、ＬＤＭＯＳＦＥＴにおけるソース・ドレイン間のピッチは５μｍ以上必要となる。更に駆動回路に搭載される電力用トランジスタでは、スイッチング時のオン抵抗をできるだけ小さくすべくゲート幅を非常に長く確保する必要がある。そこで、トランジスタのゲート長方向（チャネル方向）に複数のソースと複数のドレインを併設し、ソースとドレインを
ゲートを隔てて交互に形成する構造、いわゆるマルチフィンガー構造が採用されている。このマルチフィンガー構造では、並設された複数のゲートによりトランジスタの総ゲート幅を増大させることができる。しかしながら、チップ上の電力用トランジスタの形成領域が比較的大きくなってしまうのが実情である。
【０００６】
更に、このマルチフィンガー構造のｎチャネルトランジスタおよびｐチャネルトランジスタを有する半導体装置にあっては、ｎチャネルトランジスタにおけるキャリアの移動度の向上とｐチャネルトランジスタにおけるキャリアの移動度の向上との両立を図ろうとすると、以下に示す問題が生じる。
【０００７】
一般に半導体基板の主表面に形成される各素子は、チップ面積を不必要に増大させないため、半導体チップの四辺に各辺が平行な矩形状の領域に形成されている。ここで例えばｐチャネルトランジスタを、そのゲート幅方向がｎチャネルトランジスタのゲート幅方向に対して４５度傾くように配置すると、ｐチャネルトランジスタのゲート幅方向は矩形状の領域の一辺に対して４５度の傾きで交差するように形成される。この場合、ｐチャネルトランジスタの形成領域にトランジスタのゲート幅の増大に寄与しない無効領域が生じてしまい、その分、特性オン抵抗（オン抵抗×面積）を低減することができない。このため、ｎチャネルトランジスタとｐチャネルトランジスタとで結晶面や結晶軸を変えることにより個々のトランジスタにおいてキャリア移動度の向上を図っても、両チャネルのトランジスタが同一チップ上に集積された半導体装置では必ずしも性能の向上が図られない。
【０００８】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、同一の半導体基板に設けられた各々マルチフィンガー構造を有するｐチャネルおよびｎチャネルの両トランジスタの性能を双方共に効率的に向上することのできる半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、請求項１に記載の発明では、半導体装置は、マルチフィンガー構造で、第１領域内に所定のピッチで並列に配置された複数の第１ゲートを含む第１トランジスタと、マルチフィンガー構造で、前記第１トランジスタのゲート幅方向に対して４５度の傾きを有するように第２領域内に所定のピッチで並列に配置された複数の第２ゲートを含み、前記複数の第２ゲートのうちの１つが最大ゲート幅を有する、前記第１トランジスタと異なる導電型の第２トランジスタと、を備え、前記第２領域は、前記第２トランジスタを配置すべき領域を除く無効領域を含み、前記第２領域内における前記無効領域の割合に応じて、前記複数の第２ゲート間のピッチと前記第２トランジスタの最大ゲート幅との比率が設定されている。
【００１０】
従って、請求項１に記載の発明によれば、マルチフィンガー構造を有する第１及び第２トランジスタにおいて、第１トランジスタに対して４５度の傾きで配置される第２トランジスタのオン抵抗を低減しつつ、第２トランジスタを配置する第２領域の面積を無効領域の割合を考慮して最小にすることができる。
【００１１】
請求項２に記載の発明では、請求項１に記載の半導体装置において、前記第２トランジスタは、前記無効領域の割合に応じた所定の特性オン抵抗を有し、前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に対して４５度の傾きで配置したときに得られる第１オン抵抗の値が前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に平行に配置したときに得られる第２オン抵抗の値よりも小さくなるように前記比率が設定されている。
【００１２】
従って、請求項２に記載の発明によれば、４５度の傾きで配置される第２トランジスタ
の特性オン抵抗（オン抵抗×面積）を効果的に低減させることができる。
【００１３】
請求項３に記載の発明では、請求項２に記載の半導体装置において、前記比率は、前記第１オン抵抗と前記第２オン抵抗との比率を示す第１係数と、前記無効領域の割合を示す第２係数とを用いて算出されている。
【００１４】
従って、請求項３に記載の発明によれば、第１係数と第２係数を用いて、トランジスタピッチと最大ゲート幅との比率を容易に算出することができる。
【００１５】
請求項４に記載の発明では、半導体装置は、マルチフィンガー構造で、第１領域内に所定のピッチで並列に配置された複数の第１ゲートを含む第１トランジスタと、マルチフィンガー構造で、前記第１トランジスタのゲート幅方向に対して４５度の傾きを有するように第２領域内に所定のピッチで並列に配置された複数の第２ゲートを含み、前記複数の第２ゲートのうちの１つが最大ゲート幅を有する、前記第１トランジスタと異なる導電型の第２トランジスタと、を備え、前記第２トランジスタは所定の特性オン抵抗を有し、前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に対して４５度の傾きで配置したときに得られる第１オン抵抗の値が前記第２トランジスタの各第２ゲートを前記第１トランジスタのゲート幅方向に平行に配置したときに得られる第２オン抵抗の値よりも小さくなるように、前記複数の第２ゲート間のピッチと前記第２トランジスタの最大ゲート幅との比率が設定されている。
【００１６】
従って、請求項４に記載の発明によれば、マルチフィンガー構造を有する第１及び第２トランジスタにおいて、第１トランジスタに対して４５度の傾きで配置される第２トランジスタの特性オン抵抗（オン抵抗×面積）を効果的に低減することができる。
【００１７】
請求項５に記載の発明では、請求項１乃至４の何れか一項記載の半導体装置において、前記第１領域及び前記第２領域の各々は正方形状か、もしくは矩形状を有し、前記第１トランジスタのゲート幅方向は前記第１領域の一辺に平行であり、前記第２トランジスタのゲート幅方向は前記第２領域の一辺に対して４５度の傾きを有している。
【００１８】
従って、請求項５に記載の発明によれば、正方形状もしくは矩形状を有する第１及び第２領域にそれぞれ第１及び第２トランジスタを効率良く且つ容易にレイアウトすることができる。
【００１９】
請求項６に記載の発明では、請求項１乃至５の何れか一項記載の半導体装置において、前記第１及び第２トランジスタの各々はチャネルを有し、前記半導体装置は、前記第１及び第２トランジスタの各々のチャネル方向を規定する結晶軸と前記第１及び第２トランジスタの各々のチャネル形成面を規定する結晶面とを含むシリコンウェハを用いて製造されており、前記第１及び第２トランジスタの各々は、前記導電型に応じたキャリアの移動度に基づいて、互いに異なる前記チャネル方向か、もしくは互いに異なる前記チャネル形成面を有する。
【００２０】
従って、請求項６に記載の発明によれば、第１及び第２トランジスタの各々のキャリア移動度すなわち電流駆動能力を最適化して、両トランジスタの性能を双方共に向上させることができる。
【発明の効果】
【００２１】
本発明によれば、同一の半導体装置に設けられた各々マルチフィンガー構造を有するｐチャネル及びｎチャネルの両トランジスタの性能を効率的に向上することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施の形態）
以下、本発明の第１の実施の形態の半導体装置１００を図１〜図４を参照して説明する。
【００２３】
図１は、第１の実施の形態の半導体装置１００の概略的なレイアウト図である。
【００２４】
この半導体装置１００はシリコン基板１（ウェハ）を用いて形成されている。シリコン基板１の主表面には、好適には、各々正方形状か、もしくは矩形状を有する３つの領域Ａｎ，Ａｐ，Ａｃが設けられている。領域Ａｎ（第１領域）にはｎチャネルトランジスタＴｒ１が配置され、領域Ａｐ（第２領域）にはｐチャネルトランジスタＴｒ２が配置され、領域Ａｃ（第３領域）には制御回路が配置されている。制御回路は、ｎチャネルトランジスタとｐチャネルトランジスタの両方を用いて形成されている。
【００２５】
第１領域Ａｎに配置されたｎチャネルトランジスタＴｒ１は、複数のｎチャネル型ＬＤＭＯＳＦＥＴ（以下、ｎ−ＬＤＭＯＳＦＥＴ）を用いて形成され、第２領域Ａｐに配置されたｐチャネルトランジスタＴｒ２は、複数のｐチャネル型ＬＤＭＯＳＦＥＴ（以下、ｐ−ＬＤＭＯＳＦＥＴ）を用いて形成されている。すなわち、ｎチャネルトランジスタＴｒ１及びｐチャネルトランジスタＴｒ２の各々はマルチフィンガー構造を有している。同図１では、第１及び第２領域Ａｎ，Ａｐに形成された各ＬＤＭＯＳＦＥＴのゲート幅方向を実線にて模式的に示している。
【００２６】
詳しくは、この半導体装置１００は、（１００）面の主表面と（１１０）面のオリエンテーションフラット（orientation flat：以下「ＯＦ」と記載）を有するＰ型のシリコン基板１上に形成されている。そして、第１領域Ａｎには、各々＜１１０＞結晶軸に沿ったチャネルを有する複数のｎ−ＬＤＭＯＳＦＥＴが形成されるとともに、第２領域Ａｐには、各々＜１００＞結晶軸に沿ったチャネルを有する複数のｐ−ＬＤＭＯＳＦＥＴが形成されている。すなわち、ｎ−ＬＤＭＯＳＦＥＴとｐ−ＬＤＭＯＳＦＥＴとでは異なる結晶軸が用いられており、ｐ−ＬＤＭＯＳＦＥＴのチャネル方向とｎ−ＬＤＭＯＳＦＥＴのチャネル方向との間には、４５度の角度差が存在している。換言すれば、ｎ−ＬＤＭＯＳＦＥＴのゲート幅方向は第１領域Ａｎの一辺に平行であり、ｐ−ＬＤＭＯＳＦＥＴのゲート幅方向は第２領域Ａｐの一辺に対して４５度の傾きを有している。尚、本明細書中においては、矩形状もしくは正方形状の領域の一辺に対してトランジスタのゲートを４５度の傾きで配置することを「４５度レイアウト」という。
【００２７】
図２は、図１の第２領域Ａｐ内に配置されたｐチャネルトランジスタＴｒ２の概略的な平面図である。図２に示すように、各ｐ−ＬＤＭＯＳＦＥＴのゲート幅方向が第２領域Ａｐの一辺に対して４５度の傾きを有する場合、第２領域Ａｐ内の周縁部には、ｐ−ＬＤＭＯＳＦＥＴの最大ゲート幅Ｗｇの増大に寄与しない三角形状の無効領域Ａｐｓが生じる。換言すれば、第２領域Ａｐは、範囲の広さの問題によりｐチャネルトランジスタＴｒ２を配置することができない無効領域Ａｐｓを含む。この無効領域Ａｐｓは、第２領域Ａｐに形成される複数のｐ−ＬＤＭＯＳＦＥＴのゲート間のピッチであるトランジスタピッチｔｐの増大とともに増大する。そして、この無効領域Ａｐｓの増大に伴い、同一面積（第２領域Ａｐ）に配置することのできるｐチャネルトランジスタＴｒ２の総ゲート幅は小さくなる。このため、マルチフィンガー構造では、トランジスタを４５度の傾きで配置しても、無効領域Ａｐｓの大きさによっては、必ずしも特性オン抵抗（オン抵抗×面積）が低減されないことがある。すなわち、第２領域Ａｐ内の個々のｐ−ＬＤＭＯＳＦＥＴにおいては、上記４５度レイアウト手法を用いることによってそのチャネル方向が＜１００＞となるためホール移動度が向上し、単位ゲート幅あたりのオン抵抗の低減が図られている。しかし、これを第２領域Ａｐ内にレイアウトした場合、トランジスタピッチｔｐに依存した無効領域Ａｐｓの発生により、該領域内にレイアウトできるｐチャネルトランジスタＴｒ２の総ゲート幅は通常レイアウトと比較して減少してしまう。このため、レイアウト面積で比較した抵抗すなわち、特性オン抵抗は必ずしも低下しない。
【００２８】
図３は、図２のｐチャネルトランジスタＴｒ２の特性を示す概略的なグラフである。同図３において、横軸は、第２領域Ａｐ内に配置された複数のｐ−ＬＤＭＯＳＦＥＴのうちの何れか１つのゲート幅である最大ゲート幅Ｗｇとトランジスタピッチｔｐとの比率「ｔｐ／Ｗｇ」を示す。縦軸は、＜１００＞結晶軸に沿ったチャネル方向を有するｐチャネルトランジスタＴｒ２の特性オン抵抗（第１オン抵抗）Ｒ＜１００＞と、＜１１０＞結晶軸に沿ったチャネルを有するｐチャネルトランジスタＴｒ２の特性オン抵抗（第２オン抵抗）Ｒ＜１１０＞との比率「Ｒ＜１１０＞／Ｒ＜１００＞」を示す。なお、第１オン抵抗Ｒ＜１００＞は、ｐチャネルトランジスタＴｒ２の各ゲートをｎチャネルトランジスタＴｒ１のゲート幅方向に対して４５度の傾きで配置したときに得られる特性オン抵抗値に相当する。第２オン抵抗Ｒ＜１１０＞は、ｐチャネルトランジスタＴｒ２の各ゲートをｎチャネルトランジスタＴｒ１のゲート幅方向に平行に配置したときに得られる特性オン抵抗値に相当する。
【００２９】
図３に示されるように、ｔｐ／Ｗｇが減少するにつれてＲ＜１１０＞／Ｒ＜１００＞は増加する。そして、ｔｐ／Ｗｇが０．０５２６（約５％）のとき、Ｒ＜１１０＞／Ｒ＜１００＞が「１．０」を有するようになる。ここで、Ｒ＜１１０＞／Ｒ＜１００＞＝１．０は、第１オン抵抗Ｒ＜１００＞と第２オン抵抗Ｒ＜１１０＞とが均衡する状態である。すなわち、Ｒ＜１１０＞／Ｒ＜１００＞＝１．０は、ｐチャネルトランジスタＴｒ２を第２領域Ａｐに４５度の傾きで配置しても、第１オン抵抗Ｒ＜１００＞が第２オン抵抗Ｒ＜１１０＞と実質的に同一値で得られることを意味する。従って、Ｒ＜１１０＞／Ｒ＜１００＞が１．０よりも大きくなるようにｔｐ／Ｗｇを設定することで、ｐチャネルトランジスタＴｒ２の特性オン抵抗を低減することができる。Ｒ＜１１０＞／Ｒ＜１００＞＞１．０を満たすｔｐ／Ｗｇは、次式、
Ｗｇ＞ｔｐ×（α＋β−１）／（１−α）      …（式１）
によって決定することができる。
【００３０】
ここで、式１において、αは、第１オン抵抗Ｒ＜１００＞と第２オン抵抗Ｒ＜１１０＞との比率を示す抵抗低減率（第１係数）であり、
α＝Ｒ＜１００＞／Ｒ＜１１０＞
によって表される。
【００３１】
また、上記式１において、βは、第２領域Ａｐ内における無効領域Ａｐｓの割合を示すレイアウトファクタ（第２係数）である。第１の実施の形態では、レイアウトファクタβは、第２領域Ａｐが正方形状を有するときの面積をβ＝１として規定している。従って、上記式１にβ＝１を代入すると、式１は、以下のように変形される。
【００３２】
ｔｐ／Ｗｇ＜（１−α）／α      …（式２）
ここで、例えば、上記４５度レイアウトによるオン抵抗の低減効果、換言すればｐチャネルトランジスタＴｒ２のキャリア移動度の改善効果を５％とした場合、上記式２にα＝０．９５を代入すると、
ｔｐ／Ｗｇ＜５．２６（％）      …（式３）
と算出される。従って、第２領域Ａｐが正方形状を有する場合には、ｔｐ／Ｗｇが５．２６（％）よりも小さくなるように、トランジスタピッチｔｐと最大ゲート幅Ｗｇとを求めることにより、ｐチャネルトランジスタＴｒ２の特性オン抵抗を低減することが可能となる。
【００３３】
ところで、通常、トランジスタピッチｔｐは、半導体装置１００に形成される第１及び第２トランジスタの耐圧によって所定の一定値に決定される。従って、第１の実施の形態では好ましくは、トランジスタピッチｔｐと最大ゲート幅Ｗｇとの比率は、トランジスタ
ピッチｔｐを固定して最大ゲート幅Ｗｇを変更することにより設定される。従って、例えば、トランジスタ耐圧に基づいてトランジスタピッチｔｐを５μｍに設定した場合には、上記式３に従って、
Ｗｇ＞９５（μｍ）
と算出される。従って、ｔｐ＝５μｍの場合、ｐチャネルトランジスタＴｒ２の最大ゲート幅Ｗｇを９５μｍよりも大きくすることで、ｐチャネルトランジスタＴｒ２の特性オン抵抗を低減することができる。
【００３４】
図４は、第１の実施の形態の半導体装置１００の構造を示す概略的な断面図である。同図４は、ｎチャネルトランジスタＴｒ１及びｐチャネルトランジスタＴｒ２の各々において、マルチフィンガー構造を形成する複数のフィンガー（ＬＤＭＯＳＦＥＴ）のうち１つのみを示している。また、説明の便宜上、一点鎖線よりも左側には図１中のＡ−Ａに沿った半導体装置１００（ｎ−ＬＤＭＯＳＦＥＴ）の断面構造を示し、一点鎖線よりも右側には図１中のＢ−Ｂに沿った半導体装置１００（ｐ−ＬＤＭＯＳＦＥＴ）の断面構造を示している。
【００３５】
第１の実施の形態の半導体装置１００は、（１００）面の主表面と（１１０）面のＯＦとを有するＰ型のシリコン基板１を用いて形成されている。このシリコン基板１の上層には、例えば「１〜２Ω・ｃｍ」程度の比抵抗を有し、「２μｍ」程度の膜厚を有するＮ型エピタキシャルシリコン層５が形成されている。Ｎ型エピタキシャルシリコン層５とシリコン基板１との間には例えば「２０Ω／□」程度のシート抵抗を有するＮ＋埋込拡散層３が埋設されている。
【００３６】
第１領域Ａｎと第２領域Ａｐとは、シリコン基板１内に形成された拡散層４及び拡散層４からＮ型エピタキシャルシリコン層５の上面に向かって延びる拡散層６により分離されている。更に、Ｎ型エピタキシャルシリコン層５の表面部分には、拡散層６に接続された絶縁膜１１と、各ＬＤＭＯＳＦＥＴの電気的分離または個々のＬＤＭＯＳＦＥＴにおける各層の電気的分離を行うフィールド絶縁膜１２とが、局所的酸化（ＬＯＣＯＳ）法を用いて形成されている。
【００３７】
第１領域Ａｎにおいて、Ｎ型エピタキシャルシリコン層５の表面にはｎ−ＬＤＭＯＳＦＥＴのドリフト層として機能するドリフト拡散層７が燐（Ｐ）を用いて形成されている。このドリフト拡散層７は、好適には、第３領域Ａｃにおける制御回路のｎウエルの形成とともに併せて形成される。更に、Ｎ型エピタキシャルシリコン層５の表面にはｎ−ＬＤＭＯＳＦＥＴのボディ拡散層１６がボロン（Ｂ）を用いて形成されている。そのボディ拡散層１６にはｎ−ＬＤＭＯＳＦＥＴのソース拡散層１８が砒素（Ａｓ）を用いて形成されている。更に、ｎ−ＬＤＭＯＳＦＥＴのソース拡散層１８及びドリフト拡散層７には、ｎ＋高濃度拡散層２０が砒素（Ａｓ）を用いて形成され、ｎ−ＬＤＭＯＳＦＥＴのバックゲートコンタクト領域には、ｐ＋高濃度拡散層２１がボロン（Ｂ）を用いて形成されている。
【００３８】
一方、第２領域Ａｐにおいて、Ｎ型エピタキシャルシリコン層５の表面にはｐ−ＬＤＭＯＳＦＥＴのドリフト層として機能するドリフト拡散層８がボロン（Ｂ）を用いて形成されている。このドリフト拡散層８は、好適には、第３領域Ａｃにおける制御回路のｐウエルの形成とともに併せて形成される。更に、Ｎ型エピタキシャルシリコン層５において、ドリフト拡散層８の表面には燐（Ｐ）を用いてボディ拡散層１５が形成されている。そのボディ拡散層１５にはソース拡散層１７がボロン（Ｂ）を用いて形成されている。更に、ｐ−ＬＤＭＯＳＦＥＴのボディ拡散層１５（ウェル）及びバックゲートコンタクト領域には、ｎ＋高濃度拡散層２０が砒素（Ａｓ）を用いて形成されているとともに、ｐ−ＬＤＭＯＳＦＥＴのドリフト拡散層８及びソース拡散層１７には、ｐ＋高濃度拡散層２１がボロン（Ｂ）を用いて形成されている。
【００３９】
Ｎ型エピタキシャルシリコン層５の上面には、ゲート絶縁膜１３を介して、ｎ−ＬＤＭＯＳＦＥＴ及びｐ−ＬＤＭＯＳＦＥＴの各ゲート電極１４が形成されている。ゲート電極１４は、例えばＬＰ−ＣＶＤ等の方法を用いてゲート絶縁膜１３上に堆積させたポリシリコンに、ＰＯＣＬ３（オキシ塩化リン）等を用いた熱処理によって燐（Ｐ）をドーピングすることにより形成されている。そのゲート電極１４の両側には、サイドウォール１９が形成されている。このサイドウォール１９は、例えばＴＥＯＳ（テトラエトキシシラン）を用いたＬＰ−ＣＶＤ法により、Ｎ型エピタキシャルシリコン層５の上方から２０００Å程度の層間絶縁膜を堆積させ、その後、ＲＩＥ（反応性イオンエッチング）によるエッチバックを行うことにより形成されている。
【００４０】
更に、Ｎ型エピタキシャルシリコン層５の上面には、ＨＤＰ−ＣＶＤなどの方法を用いて層間絶縁膜２２が形成されている。この層間絶縁膜２２の内部には、フォトリソグラフィおよびＲＩＥを通じて、ｎ＋高濃度拡散層２０およびｐ＋高濃度拡散層２１に達するコンタクトホール２３が形成されている。
【００４１】
コンタクトホール２３の内部にはコンタクトプラグ２４が形成されている。コンタクトプラグ２４は、例えば六フッ化タングステン（ＷＦ６）ガスを用いたＣＶＤ法によりコンタクトホール２３の内部にタングステン（Ｗ）を堆積させた後、エッチバックを行うことで形成されている。このコンタクトプラグ２４には、金属配線２５が電気的に接続されている。金属配線２５は、例えばスパッタ法を用いてＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮの積層膜を堆積させた後、フォトリソグラフィおよびエッチングを施すことによって形成されている。
【００４２】
第１の実施の形態の半導体装置１００は、以下の利点を有する。
【００４３】
（１）ｎチャネルトランジスタＴｒ１の各ｎ−ＬＤＭＯＳＦＥＴは＜１１０＞結晶軸に沿ったチャネルを有し、ｐチャネルトランジスタＴｒ２の各ｐ−ＬＤＭＯＳＦＥＴは＜１００＞結晶軸に沿ったチャネルを有する。従って、ウェハの（１００）面において各ＬＤＭＯＳＦＥＴのキャリア移動度、すなわち電流駆動能力を最適化することができる。その結果、ｎチャネルとｐチャネルの両トランジスタＴｒ１，Ｔｒ２の性能を双方共に向上させることができる。
【００４４】
（２）（１００）面の主表面と（１１０）面のＯＦとを有するシリコン基板１を用いて半導体装置１００が形成されている。このため、チップのダイシング方向とシリコン基板１のへき開方向とが一致することにより、（１００）面の主表面と（１００）面のＯＦとを有するシリコン基板を用いて半導体装置を製造する場合に比較して、製造歩留りの向上を図ることができる。
【００４５】
（第２の実施の形態）
次に、本発明の第２の実施の形態の半導体装置２００を図５及び図６を参照して説明する。
【００４６】
図５は、第２の実施の形態の半導体装置２００の概略的なレイアウト図である。第２の実施の形態の半導体装置２００も第１の実施の形態の半導体装置１００と同様、シリコン基板（ウェハ）３１の主表面に好適には、各々正方形状かもしくは矩形状を有する３つの領域Ａｎ，Ａｐ，Ａｃが設けられている。そして、第１領域ＡｎにはｎチャネルトランジスタＴｒ１１が配置され、第２領域ＡｐにはｐチャネルトランジスタＴｒ１２が配置され、第３領域Ａｃには制御回路が配置されている。制御回路は、ｎチャネルトランジスタとｐチャネルトランジスタの両方を用いて形成されている。
【００４７】
第２の実施の形態の半導体装置２００は、ｎチャネルトランジスタＴｒ１１とｐチャネルトランジスタＴｒ１２の各々がトレンチゲート型ＤＭＯＳＦＥＴを用いて形成されている点で第１の実施の形態の半導体装置１００と異なる。すなわち、第１領域Ａｎに配置されたｎチャネルトランジスタＴｒ１１は、複数のトレンチゲート型ｎ−ＤＭＯＳＦＥＴを用いたマルチフィンガー構造を有し、第２領域Ａｐに配置されたｐチャネルトランジスタＴｒ１２は、複数のトレンチゲート型ｐ−ＤＭＯＳＦＥＴを用いたマルチフィンガー構造を有している。なお、図５では、第１及び第２領域Ａｎ，Ａｐに形成された各トレンチゲート型ＤＭＯＳＦＥＴのゲート幅方向を実線にて模式的に示している。
【００４８】
第２の実施の形態の半導体装置２００も、第１の実施の形態と同様に、（１００）面の主表面と、（１１０）面のＯＦとを有するＰ型のシリコン基板３１上に形成されている。詳しくは、トレンチゲート型ｎ−ＤＭＯＳＦＥＴのチャネル形成面は第１領域Ａｎにおいて（１００）面を用いて形成され、トレンチゲート型ｐ−ＤＭＯＳＦＥＴのチャネル形成面は第２領域Ａｐにおいて（１１０）面を用いて形成されている。従って、トレンチゲート型ｎ−ＤＭＯＳＦＥＴとトレンチゲート型ｐ−ＤＭＯＳＦＥＴとでは互いに異なる結晶面が用いられている。このため、トレンチゲート型ｐ−ＤＭＯＳＦＥＴのチャネル形成面とトレンチゲート型ｎ−ＤＭＯＳＦＥＴのチャネル形成面との間において両トランジスタのゲート幅方向には４５度の角度差が存在している。言い換えれば、第２の実施の形態では、トレンチゲート型ｐ−ＤＭＯＳＦＥＴのゲート幅方向が第２領域Ａｐの一辺に平行であり、トレンチゲート型ｎ−ＤＭＯＳＦＥＴのゲート幅方向が第１領域Ａｎの一辺に対して４５度の傾きで交差している。
【００４９】
このような第２の実施の形態の半導体装置２００においては、第１領域Ａｎ内に４５度の傾きで配置されたｎチャネルトランジスタＴｒ１１が、上記第１の実施の形態で説明したｐチャネルトランジスタＴｒ２（図３参照）と同様のトランジスタ特性を有する。従って、第２の実施の形態ではｎチャネルトランジスタＴｒ１１に関して、ｔｐ／Ｗｇが減少するにつれてＲ（１１０）／Ｒ（１００）が増加する。このため、ｎチャネルトランジスタＴｒ１１のｔｐ／Ｗｇは、第１の実施の形態と同様、上記式１に従って設定される。例えば、第１領域Ａｎが正方形領域であり、上記４５度レイアウトによりオン抵抗が１０％低減できる場合には、第１の実施の形態と同様、上記式１によりｔｐ／Ｗｇ＜１１．１１（％）を満たすようにｎチャネルトランジスタＴｒ１１のｔｐとＷｇがそれぞれ設定される。
【００５０】
図６は、第２の実施の形態の半導体装置２００の構造を示す概略的な断面図である。同図６は、ｎチャネルトランジスタＴｒ１１及びｐチャネルトランジスタＴｒ１２の各々において、マルチフィンガー構造を形成する複数のフィンガー（トレンチゲート型ＤＭＯＳＦＥＴ）のうち１つのみを示している。また、説明の便宜上、一点鎖線よりも左側には図５中のＣ−Ｃに沿った半導体装置２００（トレンチゲート型ｎ−ＤＭＯＳＦＥＴ）の断面構造を示し、一点鎖線よりも右側には図５中のＤ−Ｄに沿った半導体装置２００（トレンチゲート型ｐ−ＤＭＯＳＦＥＴ）の断面構造を示している。
【００５１】
半導体装置２００は、（１００）面の主表面と（１１０）面のＯＦとを有するＰ型のシリコン基板（ウエハ）３１を用いて形成されている。このシリコン基板３１の上層には、Ｎ型エピタキシャルシリコン層３５ａ，３５が積層されている。これらＮ型エピタキシャルシリコン層３５ａ及び３５の間には、第１領域ＡｎにおいてＮ＋埋込拡散層３３ａが、第２領域ＡｐにおいてＰ＋埋込拡散層３３ａがそれぞれ埋設されている。第１領域Ａｎと第２領域Ａｐとは、拡散層３４ａ，３４，３６及び拡散層３６に接続された絶縁層３７により分離されている。
【００５２】
第１領域Ａｎにおいて、Ｎ型エピタキシャルシリコン層３５の表面には、ボディ拡散層
４１がボロン（Ｂ）を用いて形成され、そのボディ拡散層４１内にはソース拡散層４２が砒素（Ａｓ）を用いて形成されている。更に、Ｎ型エピタキシャルシリコン層３５には、ボディ拡散層４１及びソース拡散層４２をそれぞれ貫通し、「１．５μｍ」程度の幅及び「１μｍ」程度の深さを有するトレンチ溝４３Ａ，４３Ｂが形成されている。
【００５３】
トレンチ溝４３Ａ，４３Ｂの内壁には、サイドウォール状のゲート電極４５Ａ，４５Ｂがゲート絶縁膜４４を介してそれぞれ形成されている。このゲート電極４５Ａ，４５Ｂは、トレンチ溝４３Ａ，４３Ｂの内部に堆積させた「２０００Å」程度のポリシリコンに、例えばＰＯＣＬ３（オキシ塩化リン）を用いた熱処理によって燐（Ｐ）をドーピングし、その後ＲＩＥによる異方性エッチングを施すことによって形成される。
【００５４】
更に、トレンチ溝４３Ａ，４３Ｂには、Ｎ型エピタキシャルシリコン層３５の上面からＮ＋埋込拡散層３３ａに達する溝４７Ａ，４７Ｂが、「１０００Å」程度の厚さを有する層間絶縁膜４６を介してそれぞれ形成されている。この溝４７Ａ，４７Ｂの内壁及び層間絶縁膜４６の上層には、溝４７Ａ，４７Ｂの底面のみが外部に露出するように、「１０００Å」程度の厚さを有する層間絶縁膜４８が形成されている。
【００５５】
一方、第２領域Ａｐにおいて、Ｎ型エピタキシャルシリコン層３５の表面には、Ｐ＋埋込拡散層３３ｂに接するドリフト拡散層３８がボロン（Ｂ）を用いて形成されている。このドリフト拡散層３８内にはボディ拡散層３９が燐（Ｐ）を用いて形成され、そのボディ拡散層３９内にはソース拡散層４０がボロン（Ｂ）を用いて形成されている。更に、Ｎ型エピタキシャルシリコン層３５には、ボディ拡散層３９及びソース拡散層４０をそれぞれ貫通し、「１．５μｍ」程度の幅及び「１μｍ」程度の深さを有するトレンチ溝４３Ｃ，４３Ｄが形成されている。このトレンチ溝４３Ｃ，４３Ｄの内壁には、ゲート絶縁膜４４を介してサイドウォール状のゲート電極４５Ｃ，４５Ｄが形成されている。
【００５６】
更に、トレンチ溝４３Ｃ，４３Ｄには、Ｎ型エピタキシャルシリコン層３５の上面からＰ＋埋込拡散層３３ｂに達する溝４７Ｃ，４７Ｄが、「１０００Å」程度の厚さを有する層間絶縁膜４６を介してそれぞれ形成されている。この溝４７Ｃ，４７Ｄの内壁及び層間絶縁膜４６の上層には、溝４７Ｃ，４７Ｄの底面のみが外部に露出するように、「１０００Å」程度の厚さを有する層間絶縁膜４８が形成されている。更に、溝４７Ｃ，４７Ｄの下端部には、ドレイン拡散層４９Ａ，４９Ｂがそれぞれボロン（Ｂ）を用いて形成されている。
【００５７】
溝４７Ａ，４７Ｂの内部には、Ｎ＋埋込拡散層３３ａに接続されるドレイン引出電極５０Ａ，５０Ｂが形成され、溝４７Ｃ，４７Ｄの内部には、ドレイン拡散層４９Ａ，４９Ｂにそれぞれ接続されるドレイン引出電極５０Ｃ，５０Ｄが形成されている。ドレイン引出電極５０Ａ〜５０Ｄは、窒化チタン（ＴｉＮ）等のバリアメタルを形成し、六フッ化タングステン（ＷＦ６）ガスを用いたＣＶＤ法を用いて溝４７Ａ〜４７Ｄの内部にタングステン（Ｗ）を堆積した後、ＲＩＥによるエッチバックを行うことにより形成されている。
【００５８】
層間絶縁膜４８の上面には、ＨＤＰ−ＣＶＤなどの方法を用いて層間絶縁膜５１が形成されている。この層間絶縁膜５１には、ソース拡散層４０，４２及びドレイン引出電極５０Ａ〜５０Ｄにそれぞれ達するコンタクトプラグ５２がタングステン（Ｗ）を用いて形成されている。そして、各コンタクトプラグ５２の上面には、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮの積層膜からなる金属配線５３が形成されている。
【００５９】
第２の実施の形態の半導体装置２００は、以下の利点を有する。
【００６０】
（１）ｎチャネルトランジスタＴｒ１１の各トレンチゲート型ｎ−ＤＭＯＳＦＥＴは（１００）面のチャネル形成面を有し、ｐチャネルトランジスタＴｒ１２の各トレンチゲー
ト型ｐ−ＤＭＯＳＦＥＴは（１１０）面のチャネル形成面を有する。従って、各トレンチゲート型ＤＭＯＳＦＥＴのキャリア移動度、すなわち電流駆動能力を最適化することができる。その結果、ｎチャネルとｐチャネルの両トランジスタＴｒ１１，Ｔｒ１２の性能を双方共に向上させることができる。特に、第２の実施の形態では、チャネル形成面（すなわち結晶面）がｐチャネルとｎチャネルで４５度異なるように形成されている。従って、第１の実施の形態のようにチャネル方向（すなわち結晶軸）を４５度で交差させる場合に比べてキャリアの移動度を一層向上させることができる。その結果、ｎチャネル及びｐチャネルの両トランジスタの性能を一段と向上させることができる。
【００６１】
（２）（１００）面の主表面と（１１０）面のＯＦとを有するシリコン基板３１を用いて半導体装置２００が形成されている。このため、チップのダイシング方向と基板３１のへき開方向とが一致することにより、（１００）面の主表面と（１００）面のＯＦとを有するシリコン基板を用いて半導体装置を製造する場合に比較して、製造歩留りの向上を図ることができる。
【００６２】
＜数値例＞
以下、本発明の半導体装置におけるトランジスタ特性の種々の数値例を説明する。
【００６３】
図７は、抵抗低減率α＝０．９５（すなわち、オン抵抗の低減率が５％）の場合の上記４５度レイアウトにおける「ｔｐ／Ｗｇ」と「Ｒ通常レイアウト／Ｒ４５度レイアウト」との関係を示すグラフである。なお、通常レイアウトとは、矩形状もしくは正方形状の領域の一辺に対してトランジスタのゲートを平行に配置することをいい、Ｒ通常レイアウトとは、そのような通常レイアウトで配置されたトランジスタの特性オン抵抗を示す。Ｒ４５度レイアウトとは、上記４５度レイアウト（すなわち、領域の一辺に対してトランジスタのゲートを４５度傾けて配置する）により配置されたトランジスタの特性オン抵抗を示す。
【００６４】
図７に示す曲線Ｃ１は、正方形領域に４５度の傾きで配置されたトランジスタの特性を示している。この曲線Ｃ１は、図３に示す曲線、すなわちレイアウトファクタβ＝１のときのトランジスタ特性に相当する。従って、図３で説明したように、α＝０．９５、β＝１のときは、５．２６％よりも小さなｔｐ／Ｗｇを設定することで、上記４５度レイアウトにより特性オン抵抗が低減される。
【００６５】
図７に示す曲線Ｌ２は、短辺と長辺の比が１：２の矩形領域（長方形領域）に配置されたトランジスタの特性を示している。ここで、短辺と長辺の比が１：Ｎの矩形領域において上記４５度レイアウトにより生じる無効領域の割合を示すレイアウトファクタβは、次式、
β＝（Ｌ１−Ｌ２）／（Ｌ１×Ｎ）      …（式４）
で表される。
【００６６】
なお、式４において、Ｌ１は、単位形状である正方形領域の一辺を「１」とした場合の矩形領域の総単位辺数を表す。この場合、総単位辺数は、１：Ｎの矩形領域内に含まれる複数の正方形領域（単位形状）間で互いに重複する辺を含む。例えば、１：２の矩形領域の場合は正方形領域を２つ含むため、総単位辺数Ｌ１は「８」である。また、上記式４において、Ｌ２は、重複する辺の数を表す。例えば１：２の矩形領域の場合、Ｌ２は「２」である。
【００６７】
上記式４より、１：２の矩形領域におけるレイアウトファクタβは、β＝０．３７５である。従って、α＝０．９５、β＝０．３７５のときは、１５．３８％よりも小さなｔｐ／Ｗｇを設定することで、上記４５度レイアウトにより特性オン抵抗が低減される。
【００６８】
図７に示す曲線Ｌ３は、１：３の矩形領域に配置されたトランジスタの特性を示している。この場合、レイアウトファクタβは、式４よりβ＝０．２２２である。従って、α＝０．９５、β＝０．２２２のときは、２９．０３％よりも小さなｔｐ／Ｗｇを設定することで、上記４５度レイアウトにより特性オン抵抗が低減される。
【００６９】
曲線Ｃ１，Ｃ２，Ｃ３で示されるように、ｔｐを一定値（例えば、５μｍ）に固定した場合、１：２の矩形領域における最大ゲート幅Ｗｇは正方形領域におけるそれよりも小さくなる。更に、１：３の矩形領域における最大ゲート幅Ｗｇは１：２の矩形領域におけるそれよりも小さくなる。この理由は、１：Ｎの矩形領域では、互いに重複する辺により、正方形領域のときに比べて無効領域の占める割合が減少するためである。従って、矩形領域内で重複する辺が増加するほど、最大ゲート幅Ｗｇが小さくなる。
【００７０】
図８は、抵抗低減率α＝０．９３（すなわち、オン抵抗の低減率が７％）の場合の上記４５度レイアウトにおける「ｔｐ／Ｗｇ」と「Ｒ通常レイアウト／Ｒ４５度レイアウト」との関係を示すグラフである。
【００７１】
曲線Ｃ１１は、正方形領域（すなわちβ＝１）に配置されたトランジスタの特性を示している。従って、α＝０．９３、β＝１のときは、７．５３％よりも小さなｔｐ／Ｗｇを設定することで、上記４５度レイアウトにより特性オン抵抗が低減される。
【００７２】
曲線Ｃ１２は、１：２の矩形領域（すなわちβ＝０．３７５）に配置されたトランジスタの特性を示している。従って、α＝０．９３、β＝０．３７５のときは、２２．９５％よりも小さなｔｐ／Ｗｇを設定することにより、上記４５度レイアウトにより特性オン抵抗が低減される。
【００７３】
曲線Ｃ１３は、１：３の矩形領域（すなわちβ＝０．２２２）に配置されたトランジスタの特性を示している。従って、α＝０．９３、β＝０．２２２のときは、４５．９９％よりも小さなｔｐ／Ｗｇを設定することにより、上記４５度レイアウトにより特性オン抵抗が低減される。
【００７４】
なお、上記した本発明の各実施の形態は以下のように変更することもできる。
【００７５】
・マルチフィンガー構造を有するトランジスタは、ＬＤＭＯＳＦＥＴやトレンチゲート型ＤＭＯＳＦＥＴを用いたトランジスタに限定されず、一般的なＭＯＳトランジスタ等のその他の構造でもよい。
【００７６】
・４５度の傾きで配置されるトランジスタの配置領域は正方形状や矩形状に限定されない。
【００７７】
・上記実施形態では、チャネル方向か又はチャネル形成面をｎチャネルトランジスタとｐチャネルトランジスタとで４５度変えることにより上記４５度レイアウトにおける特性オン抵抗が改善されるのであれば、（１００）面の主表面と（１１０）面のＯＦとを有するシリコンウェハに替えて、他の面方位のウェハを用いることができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１の実施の形態の半導体装置の概略的なレイアウト図。
【図２】図１に示すマルチフィンガー構造を有するｐチャネルトランジスタの概略的な平面図。
【図３】図２のｐチャネルトランジスタのトランジスタ特性を示すグラフ。
【図４】図１の半導体装置の概略的な断面構造図。
【図５】本発明の第２の実施の形態の半導体装置の概略的なレイアウト図。
【図６】図５の半導体装置の概略的な断面構造図。
【図７】抵抗低減率α＝０．９５の場合の４５度レイアウトによるトランジスタ特性を示すグラフ。
【図８】抵抗低減率α＝０．９３の場合の４５度レイアウトによるトランジスタ特性を示すグラフ。
【符号の説明】
【００７９】
１，３１：Ｐ型シリコン基板、３，３３ａ：Ｎ＋埋込拡散層、４，６，３４，３４ａ，３６：素子分離拡散層、５，３５，３５ａ：Ｎ型エピタキシャルシリコン層、７，８：ドリフト拡散層、１１：絶縁膜、１２：フィールド絶縁膜、１３，４４：ゲート絶縁膜、１４，４５Ａ〜４５Ｄ：ゲート電極、１５，１６，３９，４１：ボディ拡散層、１７，１８，４０，４２：ソース拡散層、１９：サイドウォール、２０：ｎ＋高濃度拡散層、２１：ｐ＋高濃度拡散層、２２，４６，４８，５１：層間絶縁膜、２３：コンタクトホール、２４，５２：コンタクトプラグ、２５，５３：金属配線、３３ｂ：Ｐ＋埋込拡散層、３８：ドリフト拡散層、４３Ａ〜４３Ｄ：トレンチ溝、４７Ａ〜４７Ｄ：溝、４９Ａ，４９Ｂ：ドレイン拡散層、５０Ａ〜５０Ｄ：ドレイン引出電極。
【図１】
2007288142.tif 000003
【図２】
2007288142.tif 000004
【図３】
2007288142.tif 000005
【図４】
2007288142.tif 000006
【図５】
2007288142.tif 000007
【図６】
2007288142.tif 000008
【図７】
2007288142.tif 000009
【図８】
2007288142.tif 000010