(57)【要約】【課題】破損を防止して部品信頼性を向上させることができる半導体パッケージを提供する。【解決手段】半導体パッケージ１０Ａにおいて、板状に形成され、主面２１ａに第１電力端子２２及び制御端子２３を有し、主面２１ａに対向する裏面２１ｂに第２電力端子２５を有する半導体素子２０と、半導体素子２０の主面２１ａに対向させて設けられ、その主面２１ａに向けて突起して第１電力端子２２に接合された第１電力電極３２を有する第１電極板３０と、半導体素子２０の裏面２１ｂに対向させて設けられ、第２電力端子２５に接合された第２電力電極４１ａを有する第２電極板４０と、半導体素子２０と第１電極板３０との間に設けられ、第１電力電極３２が通過する開口部５２を有し、制御端子２３に接合された制御電極５３を有する絶縁基板５０とを備え、第１電力電極３２は、制御電極５３の平面方向の周囲を囲むように形成されている。【選択図】図２
2007305911.tif 000002
【特許請求の範囲】
【請求項１】
板状に形成され、主面にそれぞれ設けられた第１電力端子及び制御端子を有し、前記主面に対向する裏面に設けられた第２電力端子を有する半導体素子と、
前記半導体素子の前記主面に対向させて設けられ、前記半導体素子の前記主面に向けて突起して前記第１電力端子に接合された第１電力電極を有する第１電極板と、
前記半導体素子の前記裏面に対向させて設けられ、前記第２電力端子に接合された第２電力電極を有する第２電極板と、
前記半導体素子と前記第１電極板との間に設けられ、前記第１電力電極が通過する開口部を有し、前記制御端子に接合された制御電極を有する絶縁基板と、
を備え、
前記第１電力電極は、前記制御電極の平面方向の周囲を囲むように形成されていることを特徴とする半導体パッケージ。
【請求項２】
前記第１電力電極は、前記制御電極を収容する凹部を有していることを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
前記凹部は、その底面に形成された貫通孔を有していることを特徴とする請求項２記載の半導体パッケージ。
【請求項４】
板状に形成され、主面にそれぞれ設けられた第１電力端子及び制御端子を有し、前記主面に対向する裏面に設けられた第２電力端子を有する半導体素子と、
前記半導体素子の前記主面に対向させて設けられ、前記半導体素子の前記主面に向けて突起して前記第１電力端子に接合された第１電力電極を有する第１電極板と、
前記半導体素子の前記裏面に対向させて設けられ、前記第２電力端子に接合された第２電力電極、平面方向の一方向に突出するように形成された第１突出部及びその第１突出部に対向する位置に設けられ前記第１突出部と嵌合する形状に形成された第１引込部を有する第２電極板と、
前記半導体素子と前記第１電極板との間に設けられ、前記第１電力電極が通過する開口部を有し、前記制御端子に接合された制御電極、前記第１突出部と同じ直線上に位置付けられ前記第１突出部と同一形状に形成された第２突出部及びその第２突出部に対向する位置に設けられ前記第２突出部と嵌合する形状に形成された第２引込部を有する絶縁基板と、
前記第１突出部と前記第２突出部との間に設けられ、前記第２電極板と前記絶縁基板との間の離間距離を一定に保持する第１スペーサと、
前記第２電極板の前記第１引込部を挟むように前記第２電極板と前記絶縁基板との間にそれぞれ設けられ、前記第２電極板と前記絶縁基板との間の離間距離を一定に保持する第２スペーサ及び第３スペーサと、
を備えることを特徴とする半導体パッケージ。
【請求項５】
前記第１スペーサ、前記第２スペーサ及び前記第３スペーサは、角柱状に形成された表面実装用の素子であることを特徴とする請求項４記載の半導体パッケージ。
【請求項６】
前記絶縁基板は、
前記半導体素子、前記第１電極板及び前記第２電極板の各外周縁よりも外側に突出する引出部と、
前記制御端子に接続されて前記引出部上に設けられた外部接続端子と、
を有することを特徴とする請求項１ないし５のいずれか一に記載の半導体パッケージ。
【請求項７】
請求項１ないし６のいずれか一に記載の複数の半導体パッケージと、
前記複数の半導体パッケージを挟持するようにそれぞれ設けられた第１導電部材及び第２導電部材と、
を備えることを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及び半導体モジュールに関し、特に電力用半導体素子を備え、インバータやコンバータ等の電力制御機器を構築する半導体パッケージ及びこの半導体パッケージを複数個備える半導体モジュールに関する。
【背景技術】
【０００２】
電力用半導体素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Gate Transistor）、ＭＯＳ−ＦＥＴ等の半導体素子が多用されている。通常、電力用半導体素子は板状に形成されており、表面に表面側電力端子及び制御端子を具備しており、裏面に裏面側電力端子を具備している。なお、電力用半導体素子がＩＢＧＴ素子である場合には、表面側電力端子はエミッタ電極、裏面側電力端子はコレクタ電極、制御端子はゲート電極と称されている。
【０００３】
このような電力用半導体素子を基板に実装してパッケージ化する場合には、半導体素子の裏面側電力端子ははんだ接合により基板表面側の電極に接続され、半導体素子の表面側電力端子及び制御端子はアルミニウムワイヤを用いたワイヤボンディングにより基板表面側の電極に接続される（例えば、特許文献１及び特許文献２参照）。ところが、ワイヤボンディングは、ワイヤを１本ずつボンディングするためボンディング時間が長いこと、ワイヤがループ形状を描くためワイヤ長が長くなり配線インダクタンスが大きくなること、振動に弱く切断や隣接間ショートが生じる可能性が高いこと等、技術的な課題を残している。
【０００４】
このため、半導体素子の表面側電力端子にワイヤに代えてアルミニウム薄板をボンディングする方法、平板やリードをはんだ接合し電極として引き出す方法が採用される傾向にある。特に、半導体素子の表面側電力端子にはんだ接合が可能な材質を選定し、表面側電極端子に平板やリードをはんだ接合により接続する方法は、最近注目されている技術である。ただし、制御端子からの引出配線には、ワイヤボンディングによりボンディングされたワイヤが使用されている。
【０００５】
このような半導体パッケージを複数個備える半導体モジュールでは、複数の半導体パッケージが、放熱板であるベース基板上に一列に並べて設けられている。このとき、半導体パッケージの基板裏面がベース基板上に接合される。この半導体モジュールがインバータやコンバータ等の電力制御機器に搭載される。
【特許文献１】特開２００３−１１００６４号公報
【特許文献２】特開２００２−１６４４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述の半導体モジュールでは、各半導体パッケージの片面だけがベース基板に接触している状態であり、放熱性が十分でない。また、各半導体パッケージの基板裏面がベース基板上に接合されて設けられるため、ベース基板に対する半導体パッケージの設置面積が大きくなり、半導体モジュールが大型化する。これらを防止するためには、各半導体パッケージを一列に並べて設け、それらの半導体パッケージを表裏面からバスバー等の一対の導電部材により挟持し、それをベース基板上に設けるようにすればよい。
【０００７】
ただし、一対の導電部材は、熱伝導性を有しており、放熱部材としても機能するため、電流の供給に応じて熱膨張及び収縮する。加えて、導電部材のベース基板側の端部が固定端であり、その反対側の端部が自由端となるため、導電部材の自由端の熱膨張及び収縮に応じた挙動は、導電部材の固定端の熱膨張及び収縮に応じた挙動に比べて大きくなる。このような一対の導電部材の熱膨張及び収縮によって、半導体パッケージに対して外力が加わるため、半導体パッケージが破損してしまう場合がある。特に、電力用半導体素子の各端子の接続部分が破損してしまう。
【０００８】
ここで、各導電部材の熱膨張及び収縮を考慮して半導体モジュールを設計することにより、半導体パッケージの破損をある程度抑えることは可能である。ところが、電流が一対の導電部材に流れ始める初期段階では、各導電部材内に温度差が発生するため、各導電部材は部分的に熱膨張する。この熱膨張を考慮して半導体モジュールを設計することは困難である。
【０００９】
また、各半導体パッケージが一列に並べて設けられるため、各半導体パッケージの整列方向の長さが長くなる。これに応じて、一対の導電部材の長さも長くなり、ベース基板も大きくなるため、半導体モジュールが大型化してしまう。したがって、放熱性を向上させながら半導体モジュールの小型化を実現することは困難である。
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的は、破損を防止して部品信頼性を向上させることができる半導体パッケージ及び半導体モジュールを提供することである。また、別の目的は、放熱性を向上させながら小型化を実現することができる半導体パッケージ及び半導体モジュールを提供することである。
【課題を解決するための手段】
【００１１】
本発明の実施の形態に係る第１の特徴は、半導体パッケージにおいて、板状に形成され、主面にそれぞれ設けられた第１電力端子及び制御端子を有し、主面に対向する裏面に設けられた第２電力端子を有する半導体素子と、半導体素子の主面に対向させて設けられ、半導体素子の主面に向けて突起して第１電力端子に接合された第１電力電極を有する第１電極板と、半導体素子の裏面に対向させて設けられ、第２電力端子に接合された第２電力電極を有する第２電極板と、半導体素子と第１電極板との間に設けられ、第１電力電極が通過する開口部を有し、制御端子に接合された制御電極を有する絶縁基板とを備え、第１電力電極は、制御電極の平面方向の周囲を囲むように形成されていることである。
【００１２】
本発明の実施の形態に係る第２の特徴は、半導体パッケージにおいて、板状に形成され、主面にそれぞれ設けられた第１電力端子及び制御端子を有し、主面に対向する裏面に設けられた第２電力端子を有する半導体素子と、半導体素子の主面に対向させて設けられ、半導体素子の主面に向けて突起して第１電力端子に接合された第１電力電極を有する第１電極板と、半導体素子の裏面に対向させて設けられ、第２電力端子に接合された第２電力電極、平面方向の一方向に突出するように形成された第１突出部及びその第１突出部に対向する位置に設けられ第１突出部と嵌合する形状に形成された第１引込部を有する第２電極板と、半導体素子と第１電極板との間に設けられ、第１電力電極が通過する開口部を有し、制御端子に接合された制御電極、第１突出部と同じ直線上に位置付けられ第１突出部と同一形状に形成された第２突出部及びその第２突出部に対向する位置に設けられ第２突出部と嵌合する形状に形成された第２引込部を有する絶縁基板と、第１突出部と第２突出部との間に設けられ、第２電極板と絶縁基板との間の離間距離を一定に保持する第１スペーサと、第２電極板の第２引込部を挟むように第２電極板と絶縁基板との間にそれぞれ設けられ、第２電極板と絶縁基板との間の離間距離を一定に保持する第２スペーサ及び第３スペーサとを備えることである。
【００１３】
本発明の実施の形態に係る第３の特徴は、半導体モジュールにおいて、前述の第１の特徴又は第２の特徴に係る複数の半導体パッケージと、複数の半導体パッケージを挟持するようにそれぞれ設けられた第１導電部材及び第２導電部材とを備えることである。
【発明の効果】
【００１４】
本発明によれば、破損を防止して部品信頼性を向上させることができる。また、放熱性を向上させながら小型化を実現することができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施の形態）
本発明の第１の実施の形態について図１ないし図４を参照して説明する。
【００１６】
図１ないし図３に示すように、本発明の第１の実施の形態に係る半導体パッケージ１０Ａは、ＩＧＢＴ素子等の電力用半導体素子２０と、この半導体素子２０の表面である主面２１ａ側に設けられた第１電極板３０と、半導体素子２０の主面２１ａと対向する裏面２１ｂ側に設けられた第２電極板４０と、第１電極板３０と半導体素子２０との間に設けられた絶縁基板５０とを積層することにより構成されている。
【００１７】
半導体素子２０は、板状小片の半導体チップ２１にＩＧＢＴが搭載されたＩＧＢＴ素子である。この半導体素子２０は、その外周縁が第１電極板３０、第２電極板４０及び絶縁基板５０の各外周縁より内側になるように形成されている。半導体素子２０の主面２１ａには、エミッタ電極である第１電力端子２２及びゲート電極である制御端子２３が設けられている。第１電力端子２２は、制御端子２３の平面方向の周囲を囲むように、例えば制御端子２３の３辺だけを囲むように設けられている。制御端子２３の周囲には、はんだ流れによるショートを防止するためのソルダーレジスト膜２４が印刷により形成されている。また、半導体チップ２１の裏面２１ｂには、コレクタ電極である第２電力端子２５が設けられている。
【００１８】
ここで、ソルダーレジスト膜２４の開口形状は、はんだ接合に用いるはんだ量やはんだの種類（はんだボールの形状やはんだシートの形状）に応じて決定される。はんだ接合にはんだボールを用いる場合には、ソルダーレジスト膜２４の開口形状は例えば円形に設定される。
【００１９】
第１電極板３０は、例えば銅材等の導電性材料により板状に形成された基板本体３１を備えている。銅材は価格、電気伝導性、熱伝導性の点から優れているため用いられるが、これに限るものではない（なお、他の導電性材料については後述する）。基板本体３１の半導体素子２０側の面３１ａには、半導体素子２０の主面２１ａに向けて突起し、半導体素子２０の第１電力端子２２に接合される第１電力電極３２が形成されている（図３参照）。この第１電力電極３２は、第１電力端子２２の形状と略同様にして制御端子２３の平面方向の周囲を囲むように形成されている。また、第１電力電極３２は、制御端子２３に対向する位置に設けられた凹部３３を有している。
【００２０】
第２電極板４０は、例えば銅材等の導電性材料により板状に形成された基板本体４１を備えている。この基板本体４１の半導体素子２０側の面である第２電力電極４１ａが半導体素子２０の第２電力端子２５に接合され、第２電極板４０は第２電力端子２５と電気的に接続されている。なお、基板本体４１の材料は基板本体３１と同一材料でも異なる材料であってもよい。
【００２１】
絶縁基板５０は、ガラスエポキシ樹脂やポリイミド樹脂等により板状に形成された基板本体５１を備えている。基板本体５１には、第１電極板３０の第１電力電極３２が通過する開口部５２が設けられている。この開口部５２は、第１電力電極３２と同一平面形状かつ若干大きめの相似形状に形成された貫通開口であり、第１電極板３０の第１電力電極３２は開口部５２に嵌合する。このような形状の開口部５２により、基板本体５１には、開口部５２の中央に向かって突出する配線部５１ａが形成されている。
【００２２】
また、基板本体５１には、第１電極板３０及び第２電極板４０の各外周縁よりも外側に突出する引出部５１ｂが形成されている。基板本体５１の第１電極板３０側の面には、第１電極板３０を固定するための固定パッド５１ｃが設けられている（図２参照）。この固定パッド５１ｃは例えば４つ設けられており、それらの固定パッド５１ｃは例えば基板本体５１の４つの角にそれぞれ位置付けられている。一方、基板本体５１の第２電極板４０側の面には、接合パッド５１ｄが設けられている（図３参照）。この接合パッド５１ｄは例えば４つ設けられており、それらの接合パッド５１ｄは半導体素子２０の外周縁より外側に、例えば基板本体５１の４つの角にそれぞれ位置付けられている。
【００２３】
また、基板本体５１の第２電極板４０側の面には、接続パッド等の制御電極５３が半導体素子２０の制御端子２３に対向させて設けられている。加えて、基板本体５１の第２電極板４０側の面には、制御電極５３に接続された配線５４が設けられている。なお、制御電極５３及び配線５４は、配線部５１ａ上に配設されている。また、配線５４に接続された外部接続端子５５は、引出部５１ｂに位置付けられて設けられている。
【００２４】
ここで、接合パッド５１ｄ、制御電極５３及び外部接続端子５５の接続部以外は、はんだ流れを防止するためソルダーレジスト膜（図示せず）により被覆されている。レジストの材質や種類は特に限定されない。ソルダーレジスト膜の開口形状は、はんだ接合に用いるはんだ量やはんだの種類（はんだボールの形状やはんだシートの形状）に応じて決定される。はんだ接合にはんだボールを用いる場合には、ソルダーレジスト膜の開口形状は例えば円形に設定される。
【００２５】
次いで、第１電極板３０の第１電力電極３２について詳しく説明する。
【００２６】
図３及び図４に示すように、第１電力電極３２は、半導体素子２０の主面２１ａに向かって突起する突起部である。第１電極電極３２の略中央には、凹部３３が形成されている。この凹部３３は制御電極５３を収容する収容部であり、制御電極５３と共に配線部５１ａも収容する。また、凹部３３は、その底面３３ａに形成された貫通孔３３ｂを有している。この貫通孔３３ｂは、凹部３３に侵入した洗浄液を排出するための孔であり、例えば２つ設けられている。これにより、はんだ接合後の洗浄工程（例えば超音波洗浄等）により凹部３３に侵入した洗浄液が各貫通孔３３ｂから排出される。
【００２７】
次に、半導体素子２０、第１電極板３０、第２電極板４０及び絶縁基板５０の相互間の電気的接続構造並びに接合構造について説明する。
【００２８】
半導体素子２０の第１電力端子２２と第１電極板３０の第１電力電極３２とは、はんだ接合により接合されている。また、半導体素子２０の制御端子２３と絶縁基板５０上の制御電極５３とは、はんだボール６０（図２参照）によるはんだ接合により接合されている。さらに、半導体素子２０の第２電力端子２５と第２電極板４０の第２電力電極４１ａとは、はんだ接合により接合されている。はんだ接合としては、例えばはんだボールやはんだシート等を使用するはんだ接合を用いる。
【００２９】
第１電極板３０と絶縁基板５０の固定パッド５１ｃとは、はんだ接合により接合されており、第１電極板３０は絶縁基板５０に固定されている。また、固定パッド５１ｃは、はんだに対して濡れ性が高い材料により形成されており、絶縁基板５０の製作プロセスを増加させないために、制御電極５３と同一材料により同一製作工程において製作されている。
【００３０】
第２電極板４０と絶縁基板５０との間には、それらの間の離間距離を一定に保持するスペーサ６１が設けられている。このスペーサ６１は例えば４つ設けられており、それらのスペーサ６１は各接合パッド５１ｄにそれぞれ対向させて半導体素子２０の外周縁より外側に、例えば基板本体５１の４つの角にそれぞれ位置付けられている。各スペーサ６１は、はんだ接合又は接着剤により各接合パッド５１ｄ上にそれぞれ固定されている。なお、接着剤を用いる場合には、各接合パッド５１ｄを設けなくてもよい。スペーサ６１としては、例えば、表面実装部品（チップ部品）、はんだ被覆ボール及び金属片等を用いる。表面実装部品は、例えば角柱状に形成されており、導電性を有する抵抗やコンデンサ等の部品である。また、はんだ被覆ボールは、金属製の芯材の表面、又はプラスチック等の非金属材の芯材の表面に金属材を被覆した部材の表面にはんだをコーティングすることにより形成されている。また、金属片は、例えば、金属を円板状ないし角柱状に形成した部材である。
【００３１】
以上説明したように、第１の実施の形態に係る半導体パッケージ１０Ａによれば、絶縁基板５０の制御電極５３の平面方向の周囲を囲むように第１電極板３０の第１電力電極３２を形成することによって、絶縁基板５０の制御電極５３と半導体素子１０Ａの制御端子２３との接続部分が第１電力電極３２により囲まれ、その接続部分の周辺部の機械的な強度が増加するので、その接続部分から外力によって半導体素子１０Ａが破損することを防止することができ、その結果として、半導体パッケージ１０Ａの部品信頼性を向上させることができる。特に、複数の半導体パッケージ１０Ａを一列に並べて設け、それらの半導体パッケージ１０Ａを表裏面からバスバー等の一対の導電部材により挟持し、それを放熱板であるベース基板に設けた場合でも、各導電部材の熱膨張及び収縮に応じて加えられる外力によって半導体素子１０Ａが破損することを防止することができる。
【００３２】
また、第１電力電極３２が制御電極５３を収容する凹部３３を有していることから、第１電力電極３２により制御電極５３の平面方向の周囲を容易に囲むことができ、加えて、通常の加工技術により第１電力電極３２に凹部３３を簡単に形成することができる。
【００３３】
さらに、凹部３３は、その底面３３ａに形成された貫通孔３３ｂを有していることから、はんだ接合にフラックスを用いた場合、はんだ付け後の洗浄工程（例えば超音波洗浄等）により凹部３３に侵入した洗浄液が貫通孔３３ｂから容易に排出されるので、残留洗浄液による耐圧不良等の各種不良を防止することができる。
【００３４】
また、半導体素子２０の制御端子２３と絶縁基板５０の制御電極５３とを対向する位置に設けることによって、それらをはんだ接合によって接続することが可能になり、ワイヤボンディングによる接合が不要となる。これにより、ワイヤボンディングのためのボンディングスペースを確保する必要がなくなり、さらに、ボンディングワイヤによるショート防止のための離間距離を確保する必要がなくなるので、半導体パッケージ１０Ａの小型化を実現することができる。また、ワイヤボンディングを行うためのワイヤボンダの設備が不要になるので、製造設備投資並びに生産設備のスペースを削減することができる。
【００３５】
さらに、絶縁基板５０は、半導体素子２０、第１電極板３０及び第２電極板４０の各外周縁よりも外側に突出する引出部５１ｂと、制御電極５３に接続されて引出部５１ｂ上に設けられた外部接続端子５５とを有することから、ワイヤボンディングを用いることなく、制御配線をパッケージ外に引き出すことができる。
【００３６】
また、第２電極板４０と絶縁基板５０との間に半導体素子２０の外周縁よりも外側に位置付けてスペーサ６１を設けることによって、第２電極板４０と絶縁基板５０との間が一定に保持されるため、外力による半導体素子２０の破損を確実に防止することができ、その結果として、半導体パッケージ１０Ａの部品信頼性を向上させることができる。加えて、半導体パッケージ１０Ａの製造工程や半導体モジュールの製造工程において外力が加わる場合でも、その外力による半導体素子２０の破損を防止することができる。その結果として、半導体パッケージ１０Ａや半導体モジュールを製造する際の製造上の歩留まりの低下を抑えることができる。
【００３７】
（第２の実施の形態）
本発明の第２の実施の形態について図５及び図６を参照して説明する。本発明の第２の実施の形態では、第１の実施の形態に係る半導体パッケージ１０Ａを備える半導体モジュール１１Ａの一例について説明する。なお、第２の実施の形態においては、第１の実施の形態で説明した部分と同一部分は同一符号で示し、その説明は省略する（他の実施の形態も同様である）。
【００３８】
図５及び図６に示すように、本発明の第２の実施の形態に係る半導体モジュール１１Ａは、第１の実施の形態に係る複数の電力用半導体パッケージ１０Ａと、複数の整流用半導体パッケージ１２Ａと、各半導体パッケージ１０Ａ、１２Ａを挟持するように設けられた第１導電部材７１及び第２導電部材７２と、それらの第１導電部材７１及び第２導電部材７２が絶縁シートや絶縁板等の絶縁体７３を介して設けられた放熱板７４とを備えている。
【００３９】
各半導体パッケージ１０Ａ、１２Ａは、交互に同一直線上に並べて設けられている。これらの半導体パッケージ１０Ａ、１２Ａは、はんだ接合により第１導電部材７１及び第２導電部材７２に接合されている。はんだ接合としては、例えば拡散接合を用いる。
【００４０】
半導体パッケージ１２Ａは、ダイオード素子等の整流用半導体素子１２ａと、その整流用半導体素子１２ａを挟むようにそれぞれ設けられた第１電極板１２ｂ及び第２電極板１２ｃと、第１電極板１２ｂと第２電極板１２ｃとの間の離間距離を一定に保持するスペーサ６２とを備えている。このスペーサ６２は例えば４つ設けられており、それらのスペーサ６２は整流用半導体素子１２ａの外周縁より外側に、例えば第１電極板１２ｂの４つの角にそれぞれ位置付けられている。
【００４１】
第１導電部材７１及び第２導電部材７２は、導電性を有しており、各半導体パッケージ１０Ａ、１２Ａの共通の電極部材としてそれぞれ機能し、さらに、熱伝導性を有しており、放熱部材としてもそれぞれ機能する。ここで、第１導電部材７１は半導体パッケージ１０Ａの第１電極板３０（図１参照）と接続されており、エミッタ電極ブロックとして機能する。また、第２導電部材７２は半導体パッケージ１０Ａの第２電極板４０（図１参照）と接続されており、コレクタ電極ブロックとして機能する。
【００４２】
以上説明したように、第２の実施の形態に係る半導体モジュール１１Ａによれば、第１の実施の形態と同様の効果を得ることができる。特に、機械的な強度が高い半導体パッケージ１０Ａを用いることにより、半導体モジュール１１Ａの部品信頼性を向上させることができる。加えて、第１導電部材７１及び第２導電部材７２により半導体パッケージ１０Ａを挟み込むことによって、放熱性の向上を実現することができる。
【００４３】
また、半導体パッケージ１０Ａと導電部材７１、７２とをはんだによる拡散接合により接合することによって、はんだの溶融を防止し、はんだによる溶融接合を用いた場合の凝固収縮に起因する半導体パッケージ１０Ａの破損、特に半導体素子２０の破損を防止することができる。その結果として、半導体モジュール１１Ａを製造する際の製造上の歩留まりの低下を抑えることができる。
【００４４】
（第３の実施の形態）
本発明の第３の実施の形態について図７及び図８を参照して説明する。
【００４５】
本発明の第３の実施の形態は、基本的に第１の実施の形態と同じであり、第３の実施の形態では、第１の実施の形態と異なる部分について説明する。
【００４６】
図７及び図８に示すように、本発明の第３の実施の形態に係る半導体パッケージ１０Ｂにおいて、第２電極板４０の基板本体４１には、平面方向の一方向に突出するように形成された第１突出部８１ａ及びその第１突出部８１ａと嵌合する形状に形成された第１引込部（引っ込み部）８２ａが設けられている。この第１引込部８２ａは、第１突出部８１ａに対向する位置に設けられている。第１突出部８１ａ及び第１引込部８２ａは、基板本体５１の引出部５１ｂが位置する１辺に交差する基板本体４１の２辺にそれぞれ設けられている。
【００４７】
また、絶縁基板５０の基板本体５１には、第１突出部８１ａと同一形状に形成された第２突出部８１ｂ及びその第２突出部８１ｂと嵌合する形状に形成された第２引込部８２ｂが設けられている。第２突出部８１ｂは、第１突出部８１ａと同じ直線上に位置付けられている。第２引込部８２ｂは、第１引込部８２ａと同じ直線上に位置付けられており、第２突出部８１ｂに対向する位置に設けられている。第２突出部８１ｂ及び第２引込部８２ｂは、基板本体５１における引出部５１ｂが位置する１辺に交差する２辺にそれぞれ設けられている。
【００４８】
また、第１電極板３０の基板本体３１には、第１突出部８１ａと同一形状に形成された第３突出部８１ｃ及びその第３突出部８１ｃと嵌合する形状に形成された第３引込部８２ｃが設けられている。第３突出部８１ｃは、第２突出部８１ｂと同じ直線上に位置付けられている。第３引込部８２ｃは、第２引込部８２ｂと同じ直線上に位置付けられており、第３突出部８１ｃに対向する位置に設けられている。第３突出部８１ｃ及び第３引込部８２ｃは、基板本体５１の引出部５１ｂが位置する１辺に交差する基板本体３１の２辺にそれぞれ設けられている。
【００４９】
スペーサ６１は、第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃとして第２電極板４０と絶縁基板５０との間に設けられている。これらの第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃは、半導体素子２０の外周縁より外側に位置付けられ、絶縁基板５０上の配線５４を避けて設けられている。すなわち、第１スペーサ６１ａは、第２電極板４０の第１突出部８１ａと絶縁基板５０の第２突出部８１ｂとの間に位置付けられて設けられている。また、第２スペーサ６１ｂ及び第３スペーサ６１ｃは、第２電極板４０の第１引込部８２ａを挟むようにそれぞれ位置付けられて設けられている。
【００５０】
第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃは、角柱状に形成されている。なお、第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃとしては、例えば表面実装部品（チップ部品）や、円板状ないし角柱状に形成した金属片等を用いる。表面実装部品は、導電性を有する抵抗やコンデンサ等の部品である。
【００５１】
以上説明したように、第３の実施の形態に係る半導体パッケージ１０Ｂによれば、第１の実施の形態と同様の効果を得ることができる。加えて、複数の半導体パッケージ１０Ｂを一列に並べて設け、それらの半導体パッケージ１０Ｂを表裏面からバスバー等の一対の導電部材により挟持し、それを放熱板であるベース基板に設けた場合でも、隣接する半導体パッケージ１０Ｂの各々の突出部８１ａ、８１ｂ、８１ｃと引込部８２ａ、８２ｂ、８２ｃとが嵌合するので、第１の実施の形態に係る複数の半導体パッケージ１０Ａを一列に並べて設けた場合に比べ、各半導体パッケージ１０Ｂの整列方向の長さが短くなる。これにより、各導電部材の長さを短くすることが可能になり、ベース板に対する各導電部材の設置面積が小さくなるので、ベース板を小さくすることができ、その結果として、半導体モジュールの小型化を実現することができる。
【００５２】
さらに、スペーサ６１を第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃとして３つ設けることによって、絶縁基板５０が３点支持されるので、絶縁基板５０と各スペーサ６１ａ、６１ｂ、６１ｃとの間のはんだ層の厚さ又は接着層の厚さの均一性を向上させることができる。
【００５３】
また、第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃが、角柱状に形成された表面実装用の素子であることから、第２電極板４０及び絶縁基板５０の少なくとも一方に第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃをマウントすればよく、第１スペーサ６１ａ、第２スペーサ６１ｂ及び第３スペーサ６１ｃを希望する位置に容易に設けることができる。
【００５４】
（第４の実施の形態）
本発明の第４の実施の形態について図９を参照して説明する。
【００５５】
本発明の第４の実施の形態は、基本的に第２の実施の形態と同じであり、第４の実施の形態では、第２の実施の形態と異なる部分について説明する。
【００５６】
図９に示すように、本発明の第４の実施の形態に係る半導体モジュール１１Ｂでは、第３の実施の形態に係る半導体パッケージ１０Ｂが、半導体パッケージ１０Ａに替えて設けられており、半導体パッケージ１２Ｂが半導体パッケージ１２Ａに替えて設けられている。
【００５７】
半導体パッケージ１２Ｂの第１電極板１２ｂには、平面方向の一方向に突出するように形成された第４突出部８１ｄ及びその第４突出部８１ｄと嵌合する形状に形成された第４引込部８２ｄが設けられている。この第４引込部８２ｄは、第４突出部８１ｄに対向する位置に設けられている。
【００５８】
半導体パッケージ１２Ｂの第２電極板１２ｃには、第４突出部８１ｄと同一形状に形成された第５突出部８１ｅ及びその第５突出部８１ｅと嵌合する形状に形成された第５引込部８２ｅが設けられている。第５突出部８１ｅは、第４突出部８１ｄと同じ直線上に位置付けられている。第５引込部８２ｅは、第４引込部８２ｄと同じ直線上に位置付けられており、第５突出部８１ｅに対向する位置に設けられている。
【００５９】
半導体パッケージ１２Ｂのスペーサ６２は、第１スペーサ６２ａ、第２スペーサ６２ｂ及び第３スペーサ６２ｃとして第１電極板１２ｂと第２電極板１２ｃとの間に設けられている。これらの第１スペーサ６２ａ、第２スペーサ６２ｂ及び第３スペーサ６２ｃは整流用半導体素子１２ａの外周縁より外側に位置付けられて設けられている。すなわち、第１スペーサ６２ａは、第１電極板１２ｂの第４突出部８１ｄと第２電極板１２ｃの第５突出部８１ｅとの間に位置付けられて設けられている。また、第２スペーサ６２ｂ及び第３スペーサ６２ｃは、第１電極板１２ｂの第４引込部８２ｄを挟むようにそれぞれ位置付けられて設けられている。
【００６０】
以上説明したように、第４の実施の形態に係る半導体モジュール１１Ｂによれば、第２の実施の形態と同様の効果を得ることができる。特に、機械的な強度が高い半導体パッケージ１０Ｂを用いることにより、半導体モジュール１１Ｂの部品信頼性を向上させることができる。加えて、第１導電部材７１及び第２導電部材７２により半導体パッケージ１０Ｂを挟み込むことによって、放熱性の向上を実現することができる。
【００６１】
さらに、半導体モジュール１１Ｂに半導体パッケージ１０Ｂを用いることによって、隣接する半導体パッケージ１０Ｂの突出部８１ａ、８１ｂ、８１ｃと半導体パッケージ１２Ｂの引込部８２ｄ、８２ｅとが嵌合するので、第２の実施の形態に係る半導体モジュール１１Ａ（図６参照）に比べ、各半導体パッケージ１０Ｂ、１２Ｂの整列方向の長さが短くなる。これにより、各導電部材７１、７２の長さを短くすることが可能になり、放熱板７４に対する各導電部材７１、７２の設置面積が小さくなるので、放熱板７４も小さくすることができ、その結果として、半導体モジュール１１Ｂの小型化を実現することができる。
【００６２】
（他の実施の形態）
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【００６３】
例えば、前述の第１及び第３の実施の形態においては、第１電極板３０及び第２電極板４０の材質は銅材としているが、これに限るものではなく、導電性材料であればよく、成形性、比重及び熱膨張率等の観点から、アルミニウム、モリブデン、銅モリブデン合金及び銅タングステン合金等であっても良い。さらに、第１電極板３０及び第２電極板４０の材質は各種材料のクラッド材であっても良く、はんだ接合の濡れ性を向上させるために表面を別材料でめっきしても良い。
【００６４】
また、前述の第１及び第３の実施の形態においては、第１電極板３０の第１電力電極３２をプレスコイニング加工により形成しているが、これに限るものではなく、例えば、第１電極板３０の材料、すなわち第１電力電極３２の材料として焼結材料を用いる場合には、焼結により形成するようにしても良い。また、同種ないし異種材料からなる突起部（凸部）と平板部とをロウ付け等により組み立てることによって第１電極板３０を形成するようにしてもよい。
【００６５】
また、前述の第１及び第３の実施の形態においては、はんだ接合に用いるはんだ材料は、通常のＳｎ−Ｐｂ共晶はんだ、鉛フリーはんだ、Ｐｂリッチ高温はんだ等、どのようなはんだ材料であっても良い。また、第２電力端子２５及び第２電極板４０の間と、第１電力端子２２及び第１電極板３０の間に供給されるはんだとしては、所定寸法に切断されたはんだシート、印刷法により印刷されたはんだペースト、めっき若しくは蒸着により成膜されたはんだ等を使用することができる。さらに、制御端子２３と制御電極５３との間に供給されるはんだとしては、はんだボール、印刷法により印刷されたはんだペースト、ディスペンスにより供給されたはんだペースト等を使用することができるが、はんだボールの使用が最も簡便であり好適である。
【００６６】
また、前述の第１及び第３の実施の形態においては、第１電極板３０との固定をはんだ接合により行う場合、絶縁基板５０として両面板を用いているが、これに限るものではなく、例えば、第１電極板３０との固定を接着又は機械的な固定のみで行う場合には、絶縁基板５０として片面板を用いるようにしてもよい。さらに、絶縁基板５０としては、フレキシブル基板やベンダブル基板等を用いることが可能であり、特に、耐熱性が要求される場合には、ＢＴレジン・ポリイミド・テフロン（登録商標）基板等を用いることが可能である。
【００６７】
また、前述の第１及び第３の実施の形態においては、絶縁基板５０に開口部５２として貫通孔を設けているが、これに限るものではなく、例えば、開口部５２として切欠部を設けるようにしてもよい。
【００６８】
また、前述の第１及び第３の実施の形態においては、はんだ接合として溶融接合を用いているが、これに限るものではなく、例えば拡散接合を用いるようにしてもよい。この場合には、はんだの溶融を防止し、はんだ層の厚さを制御することが可能になるので、半導体パッケージ１０Ａ、１０Ｂが備える第１電極板３０と第２電極板４０との平行度を保つことができ、さらに、半導体パッケージ１０Ａ、１０Ｂの厚さも一定にすることができる。その結果として、複数の半導体パッケージ１０Ａ、１０Ｂを組み合わせてモジュール化する場合にも、各半導体パッケージ１０Ａ、１０Ｂが備える第１電極板３０と第２電極板４０との平行度の不均一や各半導体パッケージ１０Ａ、１０Ｂの厚さの不均一等に依存する不具合を生じさせずに半導体モジュールを製造することができる。
【００６９】
また、前述の第３の実施の形態においては、第１電極板３０に第３突出部８１ｃ及び第３引込部８２ｃを設けているが、これに限るものではなく、第１電極板３０は、その外周縁が絶縁基板５０の外周縁と同じ又はその外周縁より内側になるように形成されていればよく、例えば、第１電極板３０に第３突出部８１ｃ及び第３引込部８２ｃを設けず、第１電極板３０を長方形状に形成するようにしてもよい。
【００７０】
最後に、前述の第２及び第４の実施の形態においては、はんだ接合として拡散接合を用いているが、これに限るものではなく、例えば溶融接合を用いるようにしてもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態に係る半導体パッケージを示す斜視図である。
【図２】図１に示す半導体パッケージを示す分解斜視図である。
【図３】図１に示す半導体パッケージが備える絶縁基板及び第１電極板を示す分解斜視図である。
【図４】図３に示す絶縁基板及び第１電極板を示す斜視図である。
【図５】本発明の第２の実施の形態に係る半導体モジュールを示す側面図である。
【図６】図５に示す半導体モジュールを示す正面図である。
【図７】本発明の第３の実施の形態に係る半導体パッケージを示す斜視図である。
【図８】図７に示す半導体パッケージを示す分解斜視図である。
【図９】本発明の第４の実施の形態に係る半導体モジュールを示す正面図である。
【符号の説明】
【００７２】
１０Ａ，１０Ｂ…半導体パッケージ、１１Ａ，１１Ｂ…半導体モジュール、２０…半導体素子、２１ａ…主面、２１ｂ…裏面、２２…第１電力端子、２３…制御端子、２５…第２電力端子、３０…第１電極板、３２…第１電力電極、３３…凹部、３３ａ…底面、３３ｂ…貫通孔、４０…第２電極板、４１ａ…第２電力電極、５０…絶縁基板、５１ｂ…引出部、５２…開口部、５３…制御電極、５５…外部接続端子、６１ａ…第１スペーサ、６１ｂ…第２スペーサ、６１ｃ…第３スペーサ、７１…第１導電部材、７２…第２導電部材、８１ａ…第１突出部、８１ｂ…第２突出部、８２ａ…第１引込部、８２ｂ…第２引込部
【図１】
2007305911.tif 000003
【図２】
2007305911.tif 000004
【図３】
2007305911.tif 000005
【図４】
2007305911.tif 000006
【図５】
2007305911.tif 000007
【図６】
2007305911.tif 000008
【図７】
2007305911.tif 000009
【図８】
2007305911.tif 000010
【図９】
2007305911.tif 000011