(57)【要約】【課題】コーナーにも良好なフィレットを形成できる半導体集積回路装置を提供することを目的とする。【解決手段】半導体素子１のコーナー部６ａ〜６ｄの裏面に形成された突起電極３の単位面積あたりの配設密度を、半導体素子１のコーナー部６ａ〜６ｄに接した辺１ａ，１ｂ，１ｃ，１ｄに形成された突起電極３の配設密度よりも低く形成し、流れ出す封止樹脂材５をコーナー部６ａ〜６ｄへ導くことを特徴とする。【選択図】図１
2007305814.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、
半導体素子のコーナー部の裏面に形成された突起電極の単位面積あたりの配設密度を、前記半導体素子のコーナー部に接した辺に形成された突起電極の配設密度よりも低く形成した
半導体集積回路装置。
【請求項２】
前記半導体素子のコーナー部に接した辺に沿って前記半導体素子の裏面の外周より内周側にかけて複数列にわたって突起電極を配設し、前記半導体素子の外周側よりも内周側の列の突起電極の数が少ない
請求項１記載の半導体集積回路装置。
【請求項３】
前記半導体素子の裏面の中央部から前記半導体素子のコーナー部に向かって、突起電極が形成されていない低流動抵抗領域を形成した
請求項２記載の半導体集積回路装置。
【請求項４】
前記半導体素子の裏面の中央部から前記半導体素子のコーナー部に向かって、突起電極が形成されていない単一幅の低流動抵抗領域を形成した
請求項２記載の半導体集積回路装置。
【請求項５】
前記半導体素子の裏面の中央部から前記半導体素子のコーナー部に向かって、突起電極が形成されていない幅が前記中央部から前記コーナー部にかけて次第に広くなる低流動抵抗領域を形成した
請求項２記載の半導体集積回路装置。
【請求項６】
半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、
前記半導体素子のコーナー部に接した辺に形成された突起電極のピッチを、前記コーナー部に近いほど大きく形成した
半導体集積回路装置。
【請求項７】
前記半導体素子のコーナー部に接した辺に沿って前記半導体素子の裏面の外周より内周側にかけて複数列にわたって突起電極を配設し、前記半導体素子の外周側よりも内周側の列の突起電極の数が少ない
請求項６記載の半導体集積回路装置。
【請求項８】
前記配線基板の側で、実装された半導体素子のコーナー部と前記配線基板との対向個所から前記半導体素子よりも外側の位置に、軟化した前記封止樹脂材に対する濡れ性が前記配線基板の表面より良好な濡れ性改善領域を形成した
請求項１〜請求項７のいずれかに記載の半導体集積回路装置。
【請求項９】
前記配線基板の側で、実装された半導体素子の中央部から前記半導体素子のコーナー部の下方位置に向かって、軟化した前記封止樹脂材に対する濡れ性が前記配線基板の表面より良好な濡れ性改善領域を形成した
請求項１〜請求項７のいずれかに記載の半導体集積回路装置。
【請求項１０】
前記配線基板の側で、実装された半導体素子の中央部から前記半導体素子のコーナー部に接した辺との間に、
軟化した前記封止樹脂材に対する濡れ性が前記配線基板の表面より悪い濡れ性低減領域を形成した
請求項１〜請求項７のいずれかに記載の半導体集積回路装置。
【請求項１１】
半導体素子を配線基板にフリップチップ実装するに際し、
半導体素子のコーナー部の裏面に形成された突起電極の単位面積あたりの配設密度を、前記半導体素子のコーナー部に接した辺に形成された突起電極の配設密度よりも低く形成し、
平面形状が前記半導体素子の平面形状と相似形でシート状の封止樹脂材を、半導体素子と配線基板の間に挟み、前記半導体素子と配線基板の間の隙間を小さくして、流れ出す前記封止樹脂材を半導体素子の前記コーナー部へ導く
半導体集積回路装置の実装方法。
【請求項１２】
半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、
前記半導体素子のコーナー部に接した辺に形成された突起電極のピッチを、前記コーナー部に近いほど大きく形成し、
平面形状が前記半導体素子の平面形状と相似形でシート状の封止樹脂材を、半導体素子と配線基板の間に挟み、前記半導体素子と配線基板の間の隙間を小さくして、流れ出す前記封止樹脂材を半導体素子の前記コーナー部へ導く
半導体集積回路装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップチップ実装タイプの半導体集積回路装置に関するものである。
【背景技術】
【０００２】
フリップチップ実装タイプの半導体集積回路装置は図１２（ａ）〜（ｃ）に示すように構成されている。
半導体素子１を配線基板２に実装したこの種の半導体集積回路装置は、半導体素子１の裏面に形成された外部接続用の突起電極３が、配線基板２の上に形成された基板電極４に当設し、半導体素子１と配線基板２の間には硬化した封止樹脂材５が設けられている。封止樹脂材５は半導体素子１が配線基板２の実装位置から移動しないように固定する役目と、突起電極３と基板電極４との接触部を封止して良好な電気接続状態を維持する役目を果たしている。
【０００３】
実装の工程は図１３のように実施されている。
図１３（ａ）（ｂ）に示すように、配線基板２の基板電極４の上に、シート状の封止樹脂材５を貼り付ける。次に図１３（ｃ）に示すように、半導体素子１を、この半導体素子１の突起電極３が形成されている裏面を配線基板２の側に向けて、熱可塑性の封止樹脂材５の上に配置し、熱をかけながら半導体素子１を配線基板２の側に押し付けると、封止樹脂材５が軟化して図１２（ｂ）に示すように半導体素子１の外側に流動する。このとき、半導体素子１の突起電極３と配線基板２の基板電極４とが当設して導通する。この状態で、温度を下げて封止樹脂材５を硬化させると、図１３（ｄ）に示すように配線基板２における半導体素子１の位置が、硬化した封止樹脂材５によって固定されて実装が完了する。
【特許文献１】特開２００１−３５８１７５公報（図１）
【特許文献２】特開２００２−１３４５５９公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１２（ｂ）は図１２（ａ）のＡ−Ａ断面図、図１２（ｃ）は図１２（ａ）のＢ−Ｂ断面図を示しているが、平面形状が矩形の半導体素子１の場合には、４つの辺１ａ，１ｂ，１ｃ，１ｄから外側へは封止樹脂材５の十分な量の流出が発生して、硬化した封止樹脂材５によって半導体素子１を配線基板２に十分な接合力で係止できる。しかし、図１２（ｃ）に示すように半導体素子１のコーナー６への封止樹脂材５の流出の不足のために、硬化した封止樹脂材５による良好なフィレットが形成されない。
【０００５】
これは、半導体素子１の薄型化などのために、図１４に示すように半導体素子１に反りが発生した場合には、突起電極３と基板電極４との導通の不良が発生する。
なお、（特許文献１）には、中央部での接合力の不足を改善することを目的として、接合材料が不均一にはみ出すことを規制するために、半導体回路素子１の突起電極配列の大きな隙間にダミーの突起電極としての接合材料流動規制部材３を設けて接合材料の分布の均一化を図ることが記載されており、（特許文献２）には、中央部での接合力の不足を改善することを目的として、接合材料が不均一にはみ出すことを規制するために、配線基板としての回路形成体６−１の側に接合材料流動規制部材３０３を設けて接合材料の分布の均一化を図ることが記載されている。しかし、このように構成しても、図１２（ｃ）に示したようなコーナー６に良好なフィレットを形成できない。
【０００６】
本発明はコーナーにも良好なフィレットを形成できる半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１記載の半導体集積回路装置は、半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、半導体素子のコーナー部の裏面に形成された突起電極の単位面積あたりの配設密度を、前記半導体素子のコーナー部に接した辺に形成された突起電極の配設密度よりも低く形成したことを特徴とする。
【０００８】
本発明の請求項２記載の半導体集積回路装置は、請求項１において、前記半導体素子のコーナー部に接した辺に沿って前記半導体素子の裏面の外周より内周側にかけて複数列にわたって突起電極を配設し、前記半導体素子の外周側よりも内周側の列の突起電極の数が少ないことを特徴とする。
【０００９】
本発明の請求項３記載の半導体集積回路装置は、請求項２において、前記半導体素子の裏面の中央部から前記半導体素子のコーナー部に向かって、突起電極が形成されていない低流動抵抗領域を形成したことを特徴とする。
【００１０】
本発明の請求項４記載の半導体集積回路装置は、請求項２において、前記半導体素子の裏面の中央部から前記半導体素子のコーナー部に向かって、突起電極が形成されていない単一幅の低流動抵抗領域を形成したことを特徴とする。
【００１１】
本発明の請求項５記載の半導体集積回路装置は、請求項２において、前記半導体素子の裏面の中央部から前記半導体素子のコーナー部に向かって、突起電極が形成されていない幅が前記中央部から前記コーナー部にかけて次第に広くなる低流動抵抗領域を形成したことを特徴とする。
【００１２】
本発明の請求項６記載の半導体集積回路装置は、半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、前記半導体素子のコーナー部に接した辺に形成された突起電極のピッチを、前記コーナー部に近いほど大きく形成したことを特徴とする。
【００１３】
本発明の請求項７記載の半導体集積回路装置は、請求項６において、前記半導体素子のコーナー部に接した辺に沿って前記半導体素子の裏面の外周より内周側にかけて複数列にわたって突起電極を配設し、前記半導体素子の外周側よりも内周側の列の突起電極の数が少ないことを特徴とする。
【００１４】
本発明の請求項８記載の半導体集積回路装置は、請求項１〜請求項７において、前記配線基板の側で、実装された半導体素子のコーナー部と前記配線基板との対向個所から前記半導体素子よりも外側の位置に、軟化した前記封止樹脂材に対する濡れ性が前記配線基板の表面より良好な濡れ性改善領域を形成したことを特徴とする。
【００１５】
本発明の請求項９記載の半導体集積回路装置は、請求項１〜請求項７において、前記配線基板の側で、実装された半導体素子の中央部から前記半導体素子のコーナー部の下方位置に向かって、軟化した前記封止樹脂材に対する濡れ性が前記配線基板の表面より良好な濡れ性改善領域を形成したことを特徴とする。
【００１６】
本発明の請求項１０記載の半導体集積回路装置は、請求項１〜請求項７において、前記配線基板の側で、実装された半導体素子の中央部から前記半導体素子のコーナー部に接した辺との間に、軟化した前記封止樹脂材に対する濡れ性が前記配線基板の表面より悪い濡れ性低減領域を形成したことを特徴とする。
【００１７】
本発明の請求項１１記載の半導体集積回路装置の実装方法は、半導体素子を配線基板にフリップチップ実装するに際し、半導体素子のコーナー部の裏面に形成された突起電極の単位面積あたりの配設密度を、前記半導体素子のコーナー部に接した辺に形成された突起電極の配設密度よりも低く形成し、平面形状が前記半導体素子の平面形状と相似形でシート状の封止樹脂材を、半導体素子と配線基板の間に挟み、前記半導体素子と配線基板の間の隙間を小さくして、流れ出す前記封止樹脂材を半導体素子の前記コーナー部へ導くことを特徴とする。
【００１８】
本発明の請求項１２記載の半導体集積回路装置の実装方法は、半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、前記半導体素子のコーナー部に接した辺に形成された突起電極のピッチを、前記コーナー部に近いほど大きく形成し、平面形状が前記半導体素子の平面形状と相似形でシート状の封止樹脂材を、半導体素子と配線基板の間に挟み、前記半導体素子と配線基板の間の隙間を小さくして、流れ出す前記封止樹脂材を半導体素子の前記コーナー部へ導くことを特徴とする。
【発明の効果】
【００１９】
この構成によると、半導体素子のコーナー部の裏面に形成された突起電極の単位面積あたりの配設密度を、前記コーナー部に接した辺に形成された突起電極の配設密度よりも低く形成したり、前記半導体素子のコーナー部に接した辺に形成された突起電極のピッチを、前記コーナー部に近いほど大きく形成したため、半導体素子のコーナーと前記配線基板との間にも良好なフィレットを形成できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の各実施の形態を図１〜図１１に基づいて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）を示す。
【００２１】
図１（ａ）〜（ｃ）は、図２に示した半導体素子１を配線基板２にフリップチップ実装した半導体集積回路装置を示す。
半導体素子１の裏面に形成されている突起電極３は、半導体素子１の四隅のコーナー６を有するコーナー部６ａ，６ｂ，６ｃ，６ｄの単位面積あたりの配設密度が、それに接した辺の場合よりも低くなるように形成されている。具体的には、コーナー部６ａに接した辺１ａ，１ｂに形成された突起電極３の配設密度よりも低く形成し、コーナー部６ｂに接した辺１ｂ，１ｃに形成された突起電極３の配設密度よりも低く形成し、コーナー部６ｃに接した辺１ｃ，１ｄに形成された突起電極３の配設密度よりも低く形成し、コーナー部６ｄに接した辺１ａ，１ｄに形成された突起電極３の配設密度よりも低く形成されている。
【００２２】
この半導体素子１を配線基板２の上に封止樹脂材５で熱圧着する。その工程は図１３（ａ）（ｂ）と同じように、平面形状が半導体素子１の外形と相似形の封止樹脂材５を配線基板２の上に貼り付け、熱可塑性の封止樹脂材５の上に、半導体素子１を、この半導体素子１の突起電極３が形成されている裏面を配線基板２の側に向けて配置し、熱をかけながら半導体素子１を配線基板２の側に押し付けて熱圧着する。
【００２３】
半導体素子１を配線基板２に押し付ける図１３（ｃ）と図１３（ｄ）の間には、軟化した封止樹脂材５は次のように半導体素子１の外側に押し広げられる。
配線基板２に貼り付けられ熱圧着によって軟化した封止樹脂材５は、半導体素子１の辺１ａ〜１ｄと配線基板２との間から外側に流動し、図１（ｂ）に示すように半導体素子１の辺１ａ〜１ｄと配線基板２との間に良好なフィレットが形成される。
【００２４】
従来では良好なフィレットの形成が期待できなかったコーナー６については、突起電極３の配設密度を辺１ａ〜１ｄよりも低く形成したため、コーナー６にも軟化した封止樹脂材５が良好に流動し、図１（ｃ）に示すように半導体素子１のコーナー６と配線基板２の間にも良好なフィレットを形成する。
【００２５】
したがって、半導体素子１のコーナー６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
なお、ここではコーナー部６ａ〜６ｄの単位面積あたりの突起電極３の配設密度が、それに接した辺の場合よりも低くなるように形成して、半導体素子１の４つのコーナー部の全部の反りを防止するように構成したが、半導体素子１の４つのコーナー部の内の特定のコーナー部の単位面積あたりの突起電極３の配設密度が、それに接した辺の場合よりも低くなるように形成した場合も実施可能である。
【００２６】
（実施の形態２）
図３は本発明の（実施の形態２）を示す。
この（実施の形態２）は、（実施の形態１）の構成に加えて、半導体素子１の裏面の外周より内周側にかけて前記辺１ａ〜１ｄに沿って複数列、図３では２列の突起電極を配設し、外周側の列の突起電極３の数よりも内周側の列の突起電極３の数が少なく配列されている。
【００２７】
このように形成したため、配線基板２に貼り付けられ熱圧着によって軟化した封止樹脂材５は、半導体素子１の辺１ａ〜１ｄと配線基板２との間から外側に流動し、図１（ｂ）に示すように半導体素子１の辺１ａ〜１ｄと配線基板２との間に良好なフィレットが形成される。また、各コーナー部６ａ〜６ｄでは、半導体素子１の外側に押し広げられる流動性を持った封止樹脂材５が、ｐ１〜ｐ３で示す複数の突起電極３によって矢印１０で示すようにガイドされながら半導体素子１のコーナー６に向かって流動するので、半導体素子１の各コーナー６と配線基板２の間により良好なフィレットを形成できる。
【００２８】
なお、ここでは半導体素子１の辺１ａ〜１ｄについて２列の突起電極３を形成したが、特定の辺にだけ形成した場合も実施可能である。
（実施の形態３）
図４は本発明の（実施の形態３）を示す。
【００２９】
図３では２列の突起電極を配設されていたが、図４では３列の突起電極を配設し、外周側の列の突起電極３の数よりも内周側の列の突起電極３の数が少なく配列されており、半導体素子１の外側に押し広げられる流動性を持った封止樹脂材５が、ｐ１〜ｐ４で示す複数の突起電極３によって矢印１０で示すようにガイドされながら半導体素子１のコーナー６に向かってより確実に流動させることができ、図１（ｂ）（ｃ）と同じように良好なフィレットを形成できる。
【００３０】
なお、ここでは半導体素子１の辺１ａ〜１ｄについて３列の突起電極３を形成したが、特定の辺にだけ形成した場合も実施可能である。
（実施の形態４）
図５は本発明の（実施の形態４）を示す。
【００３１】
この（実施の形態４）は、（実施の形態１）の構成に加えて、半導体素子１の裏面の中央部Ｓ０から前記コーナー部６ａ〜６ｄに向かって、突起電極３が形成されていない低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４が形成されており、半導体素子１の外側に押し広げられる流動性を持った封止樹脂材５が、流動抵抗が突起電極３が形成されている領域よりも低い低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４によって半導体素子１のコーナー９に向かって流動させることができ、図１（ｂ）（ｃ）と同じように良好なフィレットを形成できる。
【００３２】
なお、ここでは４つのコーナー部６ａ〜６ｄに向かって、低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４を形成したが、特定のコーナー部に向かって低流動抵抗領域を形成した場合も実施可能である。
【００３３】
（実施の形態５）
図６は本発明の（実施の形態５）を示す。
この実施の形態では、低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４の形状が、中央部Ｓ０からコーナー部６ａ〜６ｄにかけて仮想線１２で示すように次第に幅が広くなる点だけが、単一幅であった図５の低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４と異なっている。
【００３４】
この構成によると、半導体素子１の外側に押し広げられる流動性を持った封止樹脂材５が、流動抵抗が突起電極３が形成されている領域よりも低い低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４によって半導体素子１のコーナー６に向かってより確実に流動させることができ、図１（ｂ）（ｃ）と同じように良好なフィレットを形成できる。
【００３５】
なお、ここでは４つのコーナー部６ａ〜６ｄに向かって、低流動抵抗領域Ｓ１，Ｓ２，Ｓ３，Ｓ４を形成したが、特定のコーナー部に向かって低流動抵抗領域を形成した場合も実施可能である。
【００３６】
（実施の形態６）
図７は本発明の（実施の形態６）を示す。
半導体素子１の裏面に形成されている突起電極３は、半導体素子１のコーナー部６ａ〜６ｄに接した辺１ａ，１ｂ，１ｃ，１ｄに形成された突起電極３のピッチを、コーナー部６ａ〜６ｄに近いほど大きく、Ｐ３  ＞  Ｐ２  ＞  Ｐ１に形成されている。
【００３７】
このように構成したため、この半導体素子１を配線基板２の上に封止樹脂材５で熱圧着すると、軟化した封止樹脂材５は、半導体素子１の辺１ａ〜１ｄと配線基板２との間から外側に流動し、図１（ｂ）に示すように半導体素子１の辺１ａ〜１ｄと配線基板２との間に良好なフィレットが形成されるとともに、突起電極３のピッチがコーナー部６ａ〜６ｄに近いほど大きく形成されているため、コーナー部６ａ〜６ｄにも軟化した封止樹脂材５が良好に流動し、図１（ｃ）に示すように半導体素子１の各コーナー６と配線基板２の間にも良好なフィレットを形成する。
【００３８】
したがって、半導体素子１のコーナー部６ａ〜６ｄを従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
なお、ここでは半導体素子１の辺１ａ〜１ｄについて突起電極３のピッチを、コーナー部６ａ〜６ｄに近いほど大きく形成したが、特定の辺にについて突起電極３のピッチを、コーナー部６ａ〜６ｄに近いほど大きく形成した場合も実施可能である。
【００３９】
（実施の形態７）
図８は本発明の（実施の形態７）を示す。
この（実施の形態７）は、（実施の形態６）の構成に加えて、半導体素子１の裏面の外周より内周側にかけて前記辺１ａ〜１ｄに沿って複数列、図８では２列の突起電極を配設し、外周側の列の突起電極３の数よりも内周側の列の突起電極３の数が少なく配列されている。
【００４０】
このように形成したため、配線基板２に貼り付けられ熱圧着によって軟化した封止樹脂材５は、半導体素子１の辺１ａ〜１ｄと配線基板２との間から外側に流動し、図１（ｂ）に示すように半導体素子１の辺１ａ〜１ｄと配線基板２との間に良好なフィレットが形成される。また、各コーナー部６ａ〜６ｄでは、半導体素子１の外側に押し広げられる流動性を持った封止樹脂材５が、ｐ１〜ｐ３で示す複数の突起電極３によって矢印１０で示すようにガイドされながら半導体素子１のコーナー６に向かって流動するので、半導体素子１の各コーナー６と配線基板２の間により良好なフィレットを形成できる。
【００４１】
なお、ここでは半導体素子１の辺１ａ〜１ｄについて突起電極３のピッチを、コーナー部６ａ〜６ｄに近いほど大きく形成したが、特定の辺にについて突起電極３のピッチを、コーナー部６ａ〜６ｄに近いほど大きく形成した場合も実施可能である。
【００４２】
（実施の形態８）
図９は本発明の（実施の形態８）を示す。
この（実施の形態８）の半導体集積回路装置は、（実施の形態１）の構成に加えて、配線基板２には、実装される半導体素子１のコーナー部６に対応して、濡れ性改善領域１１ａ〜１１ｄが形成されている。濡れ性改善領域１１ａ〜１１ｄは、配線基板２の表面を化学処理することによって、軟化した封止樹脂材５に対する濡れ性がその周辺部より良好に加工されている。一例としては、濡れ性改善領域１１ａ〜１１ｄの部分にだけプラズマが照射されるように配線基板２の上にマスクをセットし、プラズマを照射することによって、プラズマの照射を受けた部分の濡れ角が小さく加工されている。
【００４３】
このように構成したため、平面形状が半導体素子１の平面形状と相似形でシート状の封止樹脂材５を、半導体素子１と配線基板２の間に挟み、半導体素子１を配線基板２に熱圧着すると、流れ出した封止樹脂材５によって、図５（ｂ）に示すように半導体素子１の辺１ａ，１ｂ，１ｃ，１ｄと配線基板２との間に良好なフィレットが形成される。また、濡れ性改善領域１１ａ〜１１ｄの作用によって、従来よりも多くの封止樹脂材５がコーナー６へ導びかれて、図５（ｃ）に示すように半導体素子１の各コーナー６と配線基板２の間に良好なフィレットを形成することができ、半導体素子１のコーナー６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
【００４４】
なお、半導体素子１の４つのコーナー部のそれぞれに対応して濡れ性改善領域１１ａ〜１１ｄを形成したが、半導体素子１の４つのコーナー部の内の特定のコーナー部に対応して濡れ性改善領域を形成して、封止樹脂材を半導体素子１の前記特定のコーナー部だけへ導くように形成した場合も実施可能である。
【００４５】
また、この（実施の形態８）では（実施の形態１）の配線基板２に濡れ性改善領域１１ａ〜１１ｄを形成した場合を例に挙げて説明したが、（実施の形態２）〜（実施の形態７）の配線基板２に濡れ性改善領域１１ａ〜１１ｄを形成した場合も同様に実施できる。
【００４６】
（実施の形態９）
図１０は本発明の（実施の形態９）を示す。
この（実施の形態９）の半導体集積回路装置は、（実施の形態１）の構成に加えて、配線基板２には、半導体素子１の実装位置の中央部からコーナー６の下方位置に向かって、軟化した封止樹脂材５に対する濡れ性が配線基板２の表面より良好な濡れ性改善領域１１を形成されている点が（実施の形態８）と異なっている。
【００４７】
このように構成したため、封止樹脂材５を挟んで配線基板２に半導体装置１を積み重ねて、熱圧着することによって、濡れ性改善領域１１の作用によって、従来よりも多くの封止樹脂材５がコーナー６へ導びかれて、図５（ｃ）に示すように半導体素子１の各コーナー６と配線基板２の間に良好なフィレットを形成することができ、半導体素子１のコーナー６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
【００４８】
なお、半導体素子１の４つのコーナー部のそれぞれに対応して濡れ性改善領域１１を形成したが、半導体素子１の４つのコーナー部の内の特定のコーナー部に対応して濡れ性改善領域を形成して、封止樹脂材を半導体素子１の前記特定のコーナー部だけへ導くように形成した場合も実施可能である。
【００４９】
また、この（実施の形態９）では（実施の形態１）の配線基板２に濡れ性改善領域１１を形成した場合を例に挙げて説明したが、（実施の形態２）〜（実施の形態７）の配線基板２に濡れ性改善領域１１を形成した場合も同様に実施できる。
【００５０】
（実施の形態１０）
図１１は本発明の（実施の形態１０）を示す。
この（実施の形態１０）の半導体集積回路装置は、（実施の形態１）の構成に加えて、配線基板２には、濡れ性低減領域７ａ〜７ｄが形成されている。具体的には、半導体素子１の実装位置の基板電極４よりも実装位置の内側にかけて濡れ性低減領域７ａ〜７ｄが形成されている。濡れ性低減領域７ａ〜７ｄは、配線基板２の表面を化学処理することによって、軟化した封止樹脂材５に対する濡れ性がその周辺部より悪く加工されている。一例としては、濡れ性低減領域７ａ〜７ｄの部分の表面荒さを周辺部よりも荒くして濡れ角が大きく加工されている。
【００５１】
このように構成したため、配線基板２に貼り付けられ熱圧着によって軟化した封止樹脂材５は、濡れ性低減領域７ａ〜７ｄを越えて半導体素子１の辺１ａ〜１ｄと配線基板２との間から外側に流動し、図１（ｂ）に示すように半導体素子１の辺１ａ〜１ｄと配線基板２との間に良好なフィレットが形成される。また、濡れ性低減領域７ａ〜７ｄの部分は濡れ角が大きいため、封止樹脂材５の一部が濡れ性低減領域７ａ〜７ｄに沿って矢印１３で示すように、半導体素子１のコーナー６に向かって流動する。したがって、図１（ｃ）に示すように半導体素子１の各コーナー６と配線基板２の間にも良好なフィレットを形成することができ、半導体素子１のコーナー６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
【００５２】
また、この（実施の形態１０）では（実施の形態１）の配線基板２に濡れ性低減領域７ａ〜７ｄを形成した場合を例に挙げて説明したが、（実施の形態２）〜（実施の形態７）の配線基板２に濡れ性低減領域７ａ〜７ｄを形成した場合も同様に実施できる。
【００５３】
上記の各実施の形態において封止樹脂材５は、非導電性の封止樹脂材であっても、導電異方性樹脂材であっても、実施できる。
【産業上の利用可能性】
【００５４】
半導体集積回路装置の高信頼性化に寄与できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の（実施の形態１）の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図
【図２】同実施の形態の半導体素子の正面図とその底面図
【図３】本発明の（実施の形態２）の半導体集積回路装置に使用する半導体素子の底面図
【図４】本発明の（実施の形態３）の半導体集積回路装置に使用する半導体素子の底面図
【図５】本発明の（実施の形態４）の半導体集積回路装置に使用する半導体素子の底面図
【図６】本発明の（実施の形態５）の半導体集積回路装置に使用する半導体素子の底面図
【図７】本発明の（実施の形態６）の半導体集積回路装置に使用する半導体素子の底面図
【図８】本発明の（実施の形態７）の半導体集積回路装置に使用する半導体素子の底面図
【図９】本発明の（実施の形態８）の半導体集積回路装置に使用する配線基板の平面図
【図１０】本発明の（実施の形態９）の半導体集積回路装置に使用する配線基板の平面図
【図１１】本発明の（実施の形態１０）の半導体集積回路装置に使用する配線基板の平面図
【図１２】従来の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図
【図１３】一般的な実装工程を示す断面図
【図１４】半導体素子に反りが発生した場合の断面図
【符号の説明】
【００５６】
１    半導体素子
１ａ，１ｂ，１ｃ，１ｄ    半導体素子１のコーナー部に接した辺
２    配線基板
３    突起電極
４    基板電極
５    封止樹脂材
６    半導体素子１のコーナー
６ａ，６ｂ，６ｃ，６ｄ    半導体素子１のコーナー部
７ａ〜７ｄ    濡れ性低減領域
１１，１１ａ〜１１ｄ    濡れ性改善領域
Ｓ１，Ｓ２，Ｓ３，Ｓ４    低流動抵抗領域
【図１】
2007305814.tif 000003
【図２】
2007305814.tif 000004
【図３】
2007305814.tif 000005
【図４】
2007305814.tif 000006
【図５】
2007305814.tif 000007
【図６】
2007305814.tif 000008
【図７】
2007305814.tif 000009
【図８】
2007305814.tif 000010
【図９】
2007305814.tif 000011
【図１０】
2007305814.tif 000012
【図１１】
2007305814.tif 000013
【図１２】
2007305814.tif 000014
【図１３】
2007305814.tif 000015
【図１４】
2007305814.tif 000016