(57)【要約】【課題】発振回路の発振周波数を高速に目的周波数とする。【解決手段】発振回路の発振周波数を目的周波数に制御する発振制御装置であって、値が増加又は減少するに連れて、発振回路の発振周波数を増加又は減少させる制御信号の可変範囲を複数の部分に分割する可変範囲分割部と、可変範囲分割部によって分割された各部分の境界の制御信号を出力して発振回路の発振周波数を取得することにより、発振周波数が目的周波数となる制御信号が含まれる部分を判定する判定部と、を備え、可変範囲分割部は、発振回路の発振周波数が目的周波数となるまで、判定部によって判定される部分を可変範囲として、可変範囲の分割を繰り返し実行すること。【選択図】図１
2007288326.tif 000002
【特許請求の範囲】
【請求項１】
発振回路の発振周波数を目的周波数に制御する発振制御装置であって、
値が増加又は減少するに連れて、前記発振回路の前記発振周波数を増加又は減少させる制御信号の可変範囲を複数の部分に分割する可変範囲分割部と、
前記可変範囲分割部によって分割された各部分の境界の前記制御信号を出力して前記発振回路の前記発振周波数を取得することにより、前記発振周波数が前記目的周波数となる前記制御信号が含まれる前記部分を判定する判定部と、
を備え、
前記可変範囲分割部は、前記発振回路の前記発振周波数が前記目的周波数となるまで、前記判定部によって判定される前記部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行すること、
を特徴とする発振制御装置。
【請求項２】
請求項１に記載の発振制御装置であって、
前記可変範囲分割部は、前記可変範囲を所定数の部分に分割すること、
を特徴とする発振制御装置。
【請求項３】
請求項１又は２に記載の発振制御装置であって、
前記発振回路は、ＦＭ受信信号又はＡＭ受信信号から前記目的周波数の信号を抽出する同調回路であること、
を特徴とする発振制御装置。
【請求項４】
請求項１又は２に記載の発振制御装置であって、
前記発振回路は、ＦＭ受信信号又はＡＭ受信信号から抽出された受信周波数の信号に混合させて中間周波信号を生成するための、前記受信周波数に応じた前記目的周波数の信号を出力する局部発振回路であること、
を特徴とする発振制御装置。
【請求項５】
請求項１又は２に記載の発振制御装置であって、
前記発振回路は、ＦＭ検波されたステレオ複合信号から左右の音声信号を生成するための、前記ステレオ複合信号に含まれるパイロット信号に応じた前記目的周波数の信号を出力すること、
を特徴とする発振制御装置。
【請求項６】
発振回路の発振周波数を目的周波数に制御するプログラムであって、
プロセッサに、
値が増加又は減少するに連れて、前記発振回路の前記発振周波数を増加又は減少させる制御信号の可変範囲を複数の部分に分割する手順と、
前記可変範囲の分割された各部分の境界の前記制御信号を出力する手順と、
前記発振回路の前記発振周波数を取得することにより、前記発振周波数が前記目的周波数となる前記制御信号が含まれる前記部分を判定する手順と、
前記発振回路の前記発振周波数が前記目的周波数となるまで、前記判定される部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行する手順と、
を実行させるためのプログラム。
【請求項７】
請求項６に記載のプログラムであって、
前記可変範囲を複数の部分に分割する手順は、前記可変範囲を所定数の部分に分割する手順であること、
を特徴とするプログラム。
【請求項８】
請求項６又は７に記載のプログラムであって、
前記発振回路は、ＦＭ受信信号又はＡＭ受信信号から前記目的周波数の信号を抽出する同調回路であること、
を特徴とするプログラム。
【請求項９】
請求項６又は７に記載のプログラムであって、
前記発振回路は、ＦＭ受信信号又はＡＭ受信信号から抽出された受信周波数の信号に混合させて中間周波信号を生成するための、前記受信周波数に応じた前記目的周波数の信号を出力する局部発振回路であること、
を特徴とするプログラム。
【請求項１０】
請求項６又は７に記載のプログラムであって、
前記発振回路は、ＦＭ検波されたステレオ複合信号から左右の音声信号を生成するための、前記ステレオ複合信号に含まれるパイロット信号に応じた前記目的周波数の信号を出力すること、
を特徴とするプログラム。
【請求項１１】
入力される制御信号に応じた発振周波数で発振することにより、ＦＭ受信信号又はＡＭ受信信号から前記発振周波数の信号を抽出する同調回路と、
前記同調回路の前記発振周波数を受信周波数に制御する発振制御装置と、
を含んで構成される選局装置であって、
前記発振制御装置は、
値が増加又は減少するに連れて、前記同調回路の前記発振周波数を増加又は減少させる前記制御信号の可変範囲を複数の部分に分割する可変範囲分割部と、
前記可変範囲分割部によって分割された各部分の境界の前記制御信号を出力して前記同調回路の前記発振周波数を取得することにより、前記発振周波数が前記受信周波数となる前記制御信号が含まれる前記部分を判定する判定部と、
を備え、
前記可変範囲分割部は、前記同調回路の前記発振周波数が前記受信周波数となるまで、前記判定部によって判定される前記部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行すること、
を特徴とする選局装置。
【請求項１２】
請求項１１に記載の選局装置であって、
入力される前記制御信号に応じた発振周波数の局部発振信号を出力する局部発振回路と、
前記同調回路から出力される前記受信周波数の信号に、前記局部発振回路から出力される前記受信周波数に応じた前記局部発振信号を混合して中間周波信号を生成する混合回路と、
を更に備え、
前記可変範囲分割部は、
値が増加又は減少するに連れて、前記局部発振信号の周波数を増加又は減少させる前記制御信号の可変範囲を複数の部分に分割し、
前記判定部は、
前記可変範囲分割部によって分割された各部分の境界の前記制御信号を出力して前記局部発振信号の周波数を取得することにより、前記局部発振信号の周波数が前記受信周波数に応じた周波数となる前記制御信号が含まれる前記部分を判定し、
前記可変範囲分割部は、
前記局部発振信号の周波数が前記受信周波数に応じた周波数となるまで、前記判定部によって判定される前記部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行すること、
を特徴とする選局装置。
【請求項１３】
請求項１２に記載の選局装置であって、
前記中間周波信号をＦＭ検波してステレオ複合信号を出力するＦＭ検波回路と、
入力される前記制御信号に応じた発振周波数の信号を出力する発振回路と、
前記ＦＭ検波回路から出力される前記ステレオ複合信号と、前記発振回路から出力される、前記ステレオ複合信号に含まれるパイロット信号の周波数に応じた周波数の信号とに基づいて、左右の音声信号を生成するステレオ復調回路と、
を更に備え、
前記可変範囲分割部は、
値が増加又は減少するに連れて、前記発振回路の前記発振周波数を増加又は減少させる前記制御信号の可変範囲を複数の部分に分割し、
前記判定部は、
前記可変範囲分割部によって分割された各部分の境界の前記制御信号を出力して前記発振回路の前記発振周波数を取得することにより、前記発振回路の前記発振周波数が前記パイロット信号の周波数に応じた周波数となる前記制御信号が含まれる前記部分を判定し、
前記可変範囲分割部は、
前記発振回路の前記発振周波数が前記パイロット信号の周波数に応じた周波数となるまで、前記判定部によって判定される前記部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行すること、
を特徴とする選局装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振制御装置、プログラム、及び選局装置に関する。
【背景技術】
【０００２】
ＦＭラジオ受信機やＡＭラジオ受信機等では、受信信号から所望の放送局の信号を抽出したり、受信信号を中間周波信号に変換したりするために発振回路が用いられている。このような発振回路は、例えば、コイルやキャパシタ、バリキャップ（可変容量ダイオード）等を含んで構成されている。そして、マイコン等から入力される制御信号の値に応じてキャパシタやバリキャップの容量を変化させて、発振回路の発振周波数を目的周波数に変化させることにより、所望の放送局の信号の抽出や中間周波信号への変換等が行われる（特許文献１）。
【特許文献１】特開２００２−１１１５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようにキャパシタやバリキャップ等の容量を変化させて発振周波数を調整する発振回路では、温度特性や製造ばらつき等の影響を受けるため、発振周波数を目的周波数とするための制御信号の値を予め定めておくことができない。そのため、発振周波数を変化させるタイミングで、発振周波数が目的周波数となる制御信号の値を求める必要がある。
【０００４】
そこで、目的周波数に応じた制御信号の値を求める方法の一つとして、制御信号の値を可変範囲において１段階ずつ変化させて、発振周波数が目的周波数となる制御信号の値を求める方法がある。  
しかし、この方法では、制御信号の値を１段階ずつ変化させていくため、目的周波数に応じた制御信号の値を得るまでの時間が非常に長くなってしまう。
【０００５】
また、目的周波数に応じた制御信号の値を求める別の方法として、直線近似を用いる方法がある。直線近似を用いる方法では、適当な二つの制御信号の値における発振周波数に基づいて、発振周波数の周波数特性を示す近似直線が求められる。そして、この近似直線に従って、目的周波数に応じた制御信号の概算値が求められる。その後、制御信号の値を概算値の近傍で変化させることにより、目的周波数に応じた制御信号が求められる。  
しかし、発振回路における発振周波数の周波数特性は、二次曲線等の曲線であり、近似直線により得られる制御信号の概算値と、目的周波数に応じた制御信号の値との差が大きくなる場合がある。そのため、制御信号の概算値の近傍で制御信号を変化させる範囲を大きく取る必要があり、目的周波数に応じた制御信号の値を得るまでの時間が長くなってしまう。
【０００６】
本発明は上記課題を鑑みてなされたものであり、発振回路の発振周波数を高速に目的周波数とすることができる発振制御装置、プログラム、及び選局装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の発振制御装置は、発振回路の発振周波数を目的周波数に制御する発振制御装置であって、値が増加又は減少するに連れて、前記発振回路の前記発振周波数を増加又は減少させる制御信号の可変範囲を複数の部分に分割する可変範囲分割部と、前記可変範囲分割部によって分割された各部分の境界の前記制御信号を出力して前記発振回路の前記発振周波数を取得することにより、前記発振周波数が前記目的周波数となる前記制御信号が含まれる前記部分を判定する判定部と、を備え、前記可変範囲分割部は、前記発振回路の前記発振周波数が前記目的周波数となるまで、前記判定部によって判定される前記部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行することとする。
【０００８】
また、本発明のプログラムは、発振回路の発振周波数を目的周波数に制御するプログラムであって、プロセッサに、値が増加又は減少するに連れて、前記発振回路の前記発振周波数を増加又は減少させる制御信号の可変範囲を複数の部分に分割する手順と、前記可変範囲の分割された各部分の境界の前記制御信号を出力する手順と、前記発振回路の前記発振周波数を取得することにより、前記発振周波数が前記目的周波数となる前記制御信号が含まれる前記部分を判定する手順と、前記発振回路の前記発振周波数が前記目的周波数となるまで、前記判定される部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行する手順と、を実行させるためのものとする。
【０００９】
また、本発明の選局装置は、入力される制御信号に応じた発振周波数で発振することにより、ＦＭ受信信号又はＡＭ受信信号から前記発振周波数の信号を抽出する同調回路と、前記同調回路の前記発振周波数を受信周波数に制御する発振制御装置と、を含んで構成される選局装置であって、前記発振制御装置は、値が増加又は減少するに連れて、前記同調回路の前記発振周波数を増加又は減少させる前記制御信号の可変範囲を複数の部分に分割する可変範囲分割部と、前記可変範囲分割部によって分割された各部分の境界の前記制御信号を出力して前記同調回路の前記発振周波数を取得することにより、前記発振周波数が前記受信周波数となる前記制御信号が含まれる前記部分を判定する判定部と、を備え、前記可変範囲分割部は、前記同調回路の前記発振周波数が前記受信周波数となるまで、前記判定部によって判定される前記部分を前記可変範囲として、前記可変範囲の分割を繰り返し実行することとする。
【発明の効果】
【００１０】
発振回路の発振周波数を高速に目的周波数とすることができる発振制御装置、プログラム、及び選局装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
＝＝全体構成＝＝
図１は、本発明の一実施形態であるＦＭラジオ受信機の構成例を示す図である。ＦＭラジオ受信機１は、アンテナ１０、高周波同調回路１１、高周波増幅回路１２、局部発振回路１３、混合回路１４、中間周波増幅回路１５、検波回路１６、パイロット検出回路１７、発振回路１８、ステレオ復調回路１９、低周波増幅回路２０Ｌ，２０Ｒ、スピーカ２１Ｌ，２１Ｒ、スイッチ回路２４、カウンタ２５、操作部２６、及びマイコン２７を備えている。なお、ＦＭラジオ受信機１が本発明の選局装置に相当し、マイコン２７が本発明の発振制御装置に相当する。
【００１２】
高周波同調回路１１は、アンテナ１０から入力されるＦＭ受信信号から、所望の受信周波数ｆrの受信信号を抽出する同調動作を行う。高周波同調回路１１では、マイコン２７から入力される制御信号に基づいて、同調周波数がｆrとなるように制御される。そして、高周波増幅回路１２は、高周波同調回路１１から出力される受信周波数の信号を増幅して出力する。
【００１３】
局部発振回路１３は、受信周波数ｆrより所定の中間周波数ｆi（例えば１０．７ＭＨｚ）だけ高い周波数の局部発振信号を出力する。局部発振回路１３では、マイコン２７から入力される制御信号に基づいて、局部発振信号の周波数がｆr＋ｆiとなるように制御される。
【００１４】
混合回路１４は、高周波増幅回路１２から出力される周波数ｆrの受信信号と、局部発振回路１３から出力される周波数ｆr＋ｆiの局部発振信号とを混合して、その差成分に対応する信号を出力する。そして、中間周波増幅回路１５は、混合回路１４から出力される信号を増幅するとともに、所定の中間周波数ｆi近傍の周波数成分のみを通過させることにより、中間周波信号を生成する。
【００１５】
検波回路１６は、中間周波増幅回路１５から出力される中間周波信号に対して検波処理を行い、ステレオ複合信号（コンポジット信号）に変換する。このステレオ複合信号は、Ｌ信号（左音声信号）成分と、Ｒ信号（右音声信号）成分と、例えば１９ｋＨｚのパイロット信号とを合成したものである。
【００１６】
パイロット検出回路１７は、検波回路１６から出力されるステレオ複合信号に含まれるパイロット信号の周波数を検出する。パイロット検出回路１７で検出されたパイロット信号の周波数は、マイコン２７に入力される。
【００１７】
発振回路１８は、パイロット信号の周波数（例えば１９ｋＨｚ）に応じた周波数（例えば１９ｋＨｚを２４倍した４５６ｋＨｚ）の信号を出力する。発振回路１８では、マイコン２７から入力される制御信号に基づいて、パイロット信号の周波数に応じた発振周波数となるように制御される。
【００１８】
ステレオ復調回路１９は、発振回路１８から出力されるパイロット信号の周波数に応じた周波数（例えば４５６ｋＨｚ）の信号から、例えばパイロット信号の２倍の周波数（例えば３８ｋＨｚ）の周波数の副搬送波信号を生成する。そして、ステレオ復調回路１９は、検波回路１６から出力されるステレオ複合信号を副搬送波信号に同期して取り込むことにより、ステレオ複合信号からＬ信号及びＲ信号を取り出して出力する。
【００１９】
低周波増幅回路２０Ｌは、ステレオ復調回路１９から出力されるＬ信号を増幅してスピーカ２１Ｌに出力する。また、低周波増幅回路２０Ｒは、ステレオ復調回路１９から出力されるＲ信号を増幅してスピーカ２１Ｒに出力する。
【００２０】
スイッチ回路２４は、マイコン２７の制御により、高周波同調回路１１、局部発振回路１３、又は発振回路１８の何れか一つから出力される信号を選択してカウンタ２５に出力する。カウンタ２５は、入力される信号の所定時間における発振回数をカウントして出力する。  
操作部２６は、利用者が所望の受信周波数を選択するためのものであり、例えば、ダイヤル式やボタン式等の周波数入力装置である。
【００２１】
マイコン２７は、高周波同調回路１１、局部発振回路１３、及び発振回路１８の発振周波数を制御するための制御信号を出力する。高周波同調回路１１の発振周波数を制御する場合、マイコン２７は、スイッチ回路２４を高周波同調回路１１側に切り替えてカウンタ２５の出力を得る。そして、マイコン２７は、カウンタ２５から出力されるカウント数が、操作部２６で選択された受信周波数を示すカウント数になるように、制御信号を変化させて高周波同調回路１１に出力する。また、局部発振回路１３の発振周波数を制御する場合、マイコン２７は、スイッチ回路２４を局部発振回路１３側に切り替えてカウンタ２５の出力を得る。そして、マイコン２７は、カウンタ２５から出力されるカウント数が、操作部２６で選択された受信周波数に中間周波数を加えた周波数を示すカウント数になるように、制御信号を変化させて局部発振回路１３に出力する。また、発振回路１８の発振周波数を制御する場合、マイコン２７は、スイッチ回路２４を発振回路１８側に切り替えてカウンタ２５の出力を得る。そして、マイコン２７は、カウンタ２５から出力されるカウント数が、パイロット信号の周波数に応じた周波数（例えば４５６ｋＨｚ）を示すカウント数になるように、制御信号を変化させて発振回路１８に出力する。
【００２２】
＝＝詳細構成＝＝
次に、高周波同調回路１１、局部発振回路１３、及び発振回路１８の詳細構成について説明する。図２は、高周波同調回路１１の構成例を示す図である。高周波同調回路１１は、インダクタ５０、キャパシタＣ１〜Ｃ８、スイッチ回路Ｓ１〜Ｓ８、バリキャップ（可変容量ダイオード）５１，５２、レジスタ５３，５４、及びＤＡコンバータ（ＤＡＣ）５５を備えている。高周波同調回路１１は、インダクタ５０、キャパシタＣ１〜Ｃ８、及びバリキャップ５１，５２が並列に接続された同調回路であり、スイッチ回路Ｓ１〜Ｓ８のオンオフによるキャパシタの容量変化およびバリキャップ５１，５２の容量変化により、同調周波数を調整することができる。
【００２３】
レジスタ５３，５４は、例えば８ビットの記憶回路であり、マイコン２７から出力される制御信号が記憶される。なお、本実施形態においては、制御信号は８ビットであることとする。
【００２４】
スイッチ回路Ｓ１〜Ｓ８は、レジスタ５３から出力される制御信号の各ビットの値に応じてオンオフする。本実施形態では、スイッチ回路Ｓ１〜Ｓ８は、制御信号の対応するビットが”０”の場合にオンとなり、制御信号の対応するビットが”１”の場合にオフとなることとする。
【００２５】
したがって、例えば、制御信号が０ｘ００（０ｘは１６進表現を示す）の場合はスイッチ回路Ｓ１〜Ｓ８が全てオンとなり、制御信号が０ｘ０１の場合はスイッチ回路Ｓ８のみがオフ、スイッチ回路Ｓ１〜Ｓ７がオンとなり、制御信号が０ｘＦＦの場合はスイッチ回路Ｓ１〜Ｓ８が全てオフとなる。
【００２６】
そして、高周波同調回路１１では、スイッチ回路Ｓ１〜Ｓ８が全てオンの時にキャパシタＣ１〜Ｃ８による合成容量が最大となり、同調周波数が最小となる。また、スイッチ回路Ｓ１〜Ｓ８が全てオフの時にキャパシタＣ１〜Ｃ８による合成容量が最小となり、同調周波数が最大となる。なお、スイッチ回路Ｓ１〜Ｓ８のオンオフによる同調周波数の可変範囲は、例えば、７５ＭＨｚ〜１１０ＭＨｚ程度とすることができる。
【００２７】
ＤＡＣ５５は、レジスタ５４から出力される制御信号をバリキャップ５１，５２に印加する逆バイアスの電圧に変化させて出力する。ＤＡＣ５５から出力される電圧が小さくなると、バリキャップ５１，５２の容量が大きくなり、同調周波数が小さくなる。一方、ＤＡＣ５５から出力される電圧が大きくなると、バリキャップ５１，５２の容量が小さくなり、同調周波数が大きくなる。
【００２８】
本実施形態では、レジスタ５４から出力される制御信号に比例して、ＤＡＣ５５から出力される電圧が変化することとする。したがって、制御信号の値が小さくなるに連れて同調周波数が小さくなり、制御信号の値が大きくなるに連れて同調周波数が大きくなる。なお、バリキャップ５１，５２の容量変化による同調周波数の可変幅は１ＭＨｚ程度とすることができる。
【００２９】
このような高周波同調回路１１では、まず、マイコン２７の制御により、レジスタ５３に設定される制御信号が調整されることにより、同調周波数が所望の受信周波数の近傍に追い込まれる。その後、マイコン２７の制御により、レジスタ５４に設定される制御信号が調整されることにより、同調周波数が受信周波数となるように制御される。例えば、所望の受信周波数が８０．０ＭＨｚの場合、レジスタ５３に設定される制御信号によって同調周波数が７９．５ＭＨｚ〜８０．５ＭＨｚ程度に調整され、レジスタ５４に設定される制御信号によって同調周波数が８０．０ＭＨｚとなるように微調整される。
【００３０】
図３は、局部発振回路１３の構成例を示す図である。局部発振回路１３は、インダクタ６０、キャパシタ６１、バリキャップ６２，６３、レジスタ６４、及びＤＡＣ６５を備えている。局部発振回路１３は、インダクタ６０、キャパシタ６１、及びバリキャップ６２，６３が並列に接続された同調回路であり、バリキャップ６２，６３の容量変化により、発振周波数を調整することができる。
【００３１】
レジスタ６４は、例えば８ビットの記憶回路であり、マイコン２７から出力される制御信号が記憶される。  
ＤＡＣ６５は、レジスタ６４から出力される制御信号をバリキャップ６２，６３に印加する逆バイアスの電圧に変化させて出力する。ＤＡＣ６５から出力される電圧が小さくなると、バリキャップ６２，６３の容量が大きくなり、発振周波数が小さくなる。一方、ＤＡＣ６５から出力される電圧が大きくなると、バリキャップ６２，６３の容量が小さくなり、発振周波数が大きくなる。
【００３２】
本実施形態では、レジスタ６４から出力される制御信号に比例して、ＤＡＣ６５から出力される電圧が変化することとする。したがって、制御信号の値が小さくなるに連れて発振周波数が小さくなり、制御信号の値が大きくなるに連れて発振周波数が大きくなる。
【００３３】
図４は、発振回路１８の構成例を示す図である。発振回路１８は、インダクタ７０、キャパシタ７１、バリキャップ７２，７３、レジスタ７４、及びＤＡＣ７５を備えている。各部７０〜７５の詳細は、局部発振回路１３の各部６０〜６４と同様である。  
なお、局部発振回路１３及び発振回路１８においても、高周波同調回路１１と同様に、制御信号に応じてキャパシタ６１，７１の容量を変化させるように構成することも可能である。
【００３４】
図５は、マイコン２７によって実現される機能ブロックの構成を示す図である。マイコン２７は、可変範囲分割部９０及び判定部９５を備えている。各部９０，９５は、マイコン２７内のプロセッサ（不図示）が、マイコン２７内のＲＯＭ（Read Only Memory）等のメモリに格納されたプログラムを実行することにより実現されるものである。
【００３５】
可変範囲分割部９０は、制御信号の可変範囲を複数のブロック（部分）に分割する。なお、本実施形態では制御信号を８ビットとしているため、制御信号の可変範囲の初期値は０ｘ００〜０ｘＦＦとなる。  
判定部９５は、可変範囲分割部９０によって分割された各ブロックの境界の制御信号を出力して、高周波同調回路１１、局部発振回路１３、又は発振回路１８の発振周波数を取得する。これにより、判定部９５は、発振回路の発振周波数が目的周波数となる制御信号が含まれるブロックを判定する。  
そして、可変範囲分割部９０は、発振回路の発振周波数が目的周波数となるまで、判定部９５によって判定されるブロックを可変範囲として、可変範囲の分割を繰り返し実行する。これにより、発振回路の発振周波数が目的周波数となる制御信号の値が特定される。
【００３６】
＝＝動作説明＝＝
次に、ＦＭラジオ受信機１における発振周波数を調整する動作について説明する。まず、具体例に基づいて、制御信号の調整処理の概要について説明する。図６は、所望の受信周波数が８０．０ＭＨｚの場合における、高周波同調回路１１のレジスタ５３に出力する制御信号の調整過程の例を示す図である。
【００３７】
本実施形態では、制御信号を８ビットとしているため、初期状態における制御信号の可変範囲は０ｘ００〜０ｘＦＦとなっている。可変範囲分割部９０は、この可変範囲を例えば４つのブロック（部分）に分割する。つまり、図６（１）に示すように、０ｘ００〜０ｘ３Ｆ、０ｘ４０〜０ｘ７Ｆ、０ｘ８０〜０ｘＢＦ、０ｘＣ０〜０ｘＦＦの４つのブロックに分割される。
【００３８】
判定部９５は、可変範囲分割部９０によって分割された各ブロックの境界を示す制御信号を出力し、同調周波数が所望の受信周波数となる制御信号が含まれているブロックを判定する。例えば、図６（１）の段階では、判定部９５は、同調周波数が所望の受信周波数以上となるまで、各ブロックの境界を示す制御信号である０ｘ３Ｆ、０ｘ７Ｆ、０ｘＢＦを順に出力していく。図６（１）の例では、判定部９５は、制御信号０ｘ３Ｆを出力した際の同調周波数が８０．０ＭＨｚ未満であるため、続いて制御信号０ｘ７Ｆを出力する。そして、制御信号０ｘ７Ｆを出力した際の同調周波数が８０．０ＭＨｚより大きいため、判定部９５は、同調周波数が８０．０ＭＨｚとなる制御信号が含まれているブロックは左から２番目のブロックであると判定する。
【００３９】
判定部９５によって同調周波数が８０．０ＭＨｚとなる制御信号が含まれているブロックが判定されると、可変範囲分割部９０は、そのブロックを更に例えば４つのブロックに分割する。つまり、図６（２）に示すように、０ｘ４０〜０ｘ４Ｆ、０ｘ５０〜０ｘ５Ｆ、０ｘ６０〜０ｘ６Ｆ、０ｘ７０〜０ｘ７Ｆの４つのブロックに分割される。
【００４０】
そして、判定部９５は、可変範囲分割部９０によって分割された各ブロックの境界を示す制御信号０ｘ４Ｆ、０ｘ５Ｆ、０ｘ６Ｆを順に出力し、同調周波数が所望の受信周波数となる制御信号が含まれているブロックを判定する。図６（２）の例では、判定部９５は、制御信号０ｘ４Ｆを出力した際の同調周波数が８０．０ＭＨｚ未満であるため、続いて制御信号０ｘ５Ｆを出力する。そして、制御信号０ｘ５Ｆを出力した際の同調周波数が８０．０ＭＨｚより大きいため、判定部９５は、同調周波数が８０．０ＭＨｚとなる制御信号が含まれているブロックは左から２番目のブロックであると判定する。
【００４１】
続いて、可変範囲分割部９０は、そのブロックを更に例えば４つのブロックに分割する。つまり、図６（３）に示すように、０ｘ５０〜０ｘ５３、０ｘ５４〜０ｘ５７、０ｘ５８〜０ｘ５Ｂ、０ｘ５Ｃ〜０ｘ５Ｆの４つのブロックに分割される。  
そして、判定部９５は、可変範囲分割部９０によって分割された各ブロックの境界を示す制御信号０ｘ５３、０ｘ５７、０ｘ５Ｂを順に出力し、同調周波数が所望の受信周波数となる制御信号が含まれているブロックを判定する。図６（３）の例では、判定部９５は、制御信号０ｘ５３を出力した際の同調周波数が８０．０ＭＨｚ未満であるため、続いて制御信号０ｘ５７を出力する。そして、制御信号０ｘ５７を出力した際の同調周波数が８０．０ＭＨｚより大きいため、判定部９５は、同調周波数が８０．０ＭＨｚとなる制御信号が含まれているブロックは左から２番目のブロックであると判定する。
【００４２】
続いて、可変範囲分割部９０は、そのブロックを更に例えば４つのブロックに分割する。つまり、図６（４）に示すように、０ｘ５４、０ｘ５５、０ｘ５６、０ｘ５７の４つのブロックに分割される。  
そして、判定部９５は、可変範囲分割部９０によって分割された各ブロックの境界を示す制御信号０ｘ５４、０ｘ５５、０ｘ５６を順に出力し、同調周波数が所望の受信周波数となる制御信号が含まれているブロックを判定する。図６（４）の例では、判定部９５は、制御信号０ｘ５５を出力した際の同調周波数が８０．０ＭＨｚ未満であるため、続いて制御信号０ｘ５６を出力する。そして、制御信号０ｘ５６を出力した際の同調周波数が８０．０ＭＨｚより大きいため、判定部９５は、同調周波数が８０．０ＭＨｚとなる制御信号が含まれているブロックは左から３番目のブロック、つまり制御信号０ｘ５６であると判定する。
【００４３】
このように、可変範囲分割部９０は、同調周波数が受信周波数となるまで、判定部９５によって判定されるブロックを可変範囲として、可変範囲の分割を繰り返し実行する。なお、図６の例では、高周波同調回路１１のレジスタ５３に出力する制御信号の値を調整する例について示したが、高周波同調回路１１のレジスタ５４、局部発振回路１３のレジスタ６４、発振回路１８のレジスタ７４に出力する制御信号の値の調整についても同様の手順にて行われる。
【００４４】
次に、フローチャートを用いて、制御信号の調整処理の詳細について説明する。図７は、制御信号の調整処理を示すフローチャートである。なお、ここでは、高周波同調回路１１のレジスタ５３に出力する制御信号を調整する場合を例として説明する。
【００４５】
まず、目的周波数を示すカウント数は定まっているため、可変範囲分割部９０は、このカウント数を定数Ｓcountにセットする（Ｓ７０１）。そして、可変範囲分割部９０は、制御信号の可変範囲の先頭を示す変数Ｓtopに０ｘ００をセットし、可変範囲の末尾を示す変数Ｓendに０ｘＦＦをセットする（Ｓ７０２）。これにより、制御信号の可変範囲として、０ｘ００〜０ｘＦＦの全範囲が指定される。
【００４６】
その後、可変範囲分割部９０は、可変範囲の分割幅を示す変数Ｓstepに、Ｓend−Ｓtopを例えば２ビット右シフトした値をセットし、変数ｉに初期値３をセットする（Ｓ７０３）。つまり、可変範囲を２ビット右シフトすることにより、可変範囲の１／４が分割幅となり、可変範囲は４ブロックに分割される。
【００４７】
判定部９５は、Ｓtop＋Ｓstepを制御信号として高周波同調回路１１のレジスタ５３に出力する（Ｓ７０４）。つまり、ブロックの境界を示す制御信号が出力される。そして、判定部９５は、このときカウンタ２５から出力されるカウント数を発振周波数のカウント結果を示す変数Ｃountにセットする（Ｓ７０５）。
【００４８】
判定部９５は、ＣountがＳcountと一致しているかどうか確認する（Ｓ７０６）。つまり、発振周波数が目的周波数と一致しているかどうかの確認が行われる。ＣountがＳcountと一致している場合（Ｓ７０６：Ｎｏ）、判定部９５は、この時点でレジスタ５３に出力されている制御信号が、発振周波数が目的周波数となる制御信号であると判定し、処理を終了する。
【００４９】
ＣountがＳcountと一致しない場合（Ｓ７０６：Ｙｅｓ）、判定部９５は、ＣountがＳcountより大きいかどうか確認する（Ｓ７０７）。ＣountがＳcountより大きい場合（Ｓ７０７：Ｙｅｓ）、判定部９５は、Ｓstepが０であるかどうか、つまり、ブロックが最小単位に分割されているかどうかを確認する（Ｓ７０８）。Ｓstepが０である場合（Ｓ７０８：Ｙｅｓ）、判定部９５は、この時点でレジスタ５３に出力されている制御信号が、発振周波数が目的周波数となる制御信号であると判定し、処理を終了する。
【００５０】
ＣountがＳcountより小さい場合（Ｓ７０７：Ｎｏ）、判定部９５は、ＳtopにＳtop＋Ｓstep＋１をセットし、ｉを１減じる（Ｓ７０９）。そして、判定部９５は、ｉが０であるかどうか判定し（Ｓ７１０）、ｉが０でない場合は（Ｓ７１０：Ｎｏ）、次のブロックの境界の制御信号を出力する処理（Ｓ７０４）へと戻る。つまり、発振周波数が目的周波数以上となるまで、ブロックの境界の制御信号を出力する処理が繰り返し実行される（Ｓ７０４〜Ｓ７１０）。また、ｉが０の場合（Ｓ７１０：Ｙｅｓ）、判定部９５は、Ｓstepが０であるかどうか、つまり、ブロックが最小単位に分割されているかどうかを確認する（Ｓ７１１）。Ｓstepが０である場合（Ｓ７１１：Ｙｅｓ）、判定部９５は、発振周波数が目的周波数となる制御信号がＳendであると判定し、Ｓendを制御信号としてレジスタ５３に出力し（Ｓ７１２）、処理を終了する。
【００５１】
Ｓstepが０でない場合（Ｓ７０８：Ｎｏ，Ｓ７１１：Ｎｏ）、可変範囲分割部９０は、ＳendにＳtop＋Ｓstepをセットする（Ｓ７１３）。つまり、判定部９５によって判定された、発振周波数が目的周波数となる制御信号を含むブロックが、新たな可変範囲として設定される。
【００５２】
そして、可変範囲分割部９０は、新たな可変範囲を４ブロックに分割する（Ｓ７０３）。判定部９５は、新たに分割された４ブロックについて、前述の処理（Ｓ７０４〜Ｓ７１２）を繰り返し実行する。このように、可変範囲の分割処理と、発振周波数が目的周波数となる制御信号を含むブロックの判定処理とが繰り返し行われることにより、目的周波数に対応する制御信号の値が特定される。
【００５３】
なお、高周波同調回路１１のレジスタ５３に出力する制御信号を調整する処理について説明したが、高周波同調回路１１のレジスタ５４、局部発振回路１３のレジスタ６４、発振回路１８のレジスタ７４に出力する制御信号の調整処理についても同様の手順で行われる。
【００５４】
以上、本発明の実施形態について説明した。前述したように、制御信号の可変範囲の分割処理と、発振周波数が目的周波数となる制御信号を含むブロックの判定処理とを繰り返し行うことにより、制御信号の値を可変範囲で１段階ずつ変化させる方法や、直線近似を用いる方法と比較して、発振周波数が目的周波数となる制御信号の値を高速に特定することができる。例えば、図６に示した例において、制御信号の値を可変範囲で１段階ずつ変化させる方法では、制御信号の値を最大で２５５回変更する必要があるが、本実施形態では、制御信号の値を変更する回数は最大で１２回となる。
【００５５】
また、図６及び図７に示したように、可変範囲の分割数を固定（本実施形態では４）とすることにより、１つの分割処理を再帰的に使用することが可能となる。そのため、制御信号を調整するプログラムのステップ数が削減され、プログラム格納に必要なメモリの容量を減らすことができる。
【００５６】
そして、図７に示した処理に従って、高周波同調回路１１の同調周波数が目的周波数となる制御信号の値を特定することにより、アンテナ１０から受信したＦＭ受信信号から受信周波数の信号を高速に抽出することができる。さらに、同調周波数を調整するためにＰＬＬ回路を用いる必要がないため、回路規模を小さくすることができる。
【００５７】
同様に、図７に示した処理に従って、局部発振回路１３の発振周波数が目的周波数となる制御信号の値を特定することにより、中間周波信号を生成するために必要となる発振信号を高速に生成することができる。さらに、発振周波数を調整するためにＰＬＬ回路を用いる必要がないため、回路規模を小さくすることができる。
【００５８】
また、図７に示した処理に従って、発振回路１８の発振周波数が目的周波数となる制御信号の値を特定することにより、ステレオ復調処理を行うために必要となる発振信号を高速に生成することができる。さらに、発振周波数を調整するためにＰＬＬ回路を用いる必要がないため、回路規模を小さくすることができる。
【００５９】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００６０】
例えば、本実施形態ではＦＭラジオ受信機１に含まれる発振回路の発振周波数の調整について説明したが、ＡＭラジオ受信機に含まれる発振回路についても、本実施形態と同様に発振周波数を調整することができる。  
また、例えば、本実施形態では制御信号を８ビットとしたが、制御信号は８ビット以外であってもよい。  
また、例えば、本実施形態では制御信号の可変範囲を４分割することとしたが、可変範囲の分割数は４以外であってもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態であるＦＭラジオ受信機の構成例を示す図である。
【図２】高周波同調回路の構成例を示す図である。
【図３】局部発振回路の構成例を示す図である。
【図４】発振回路の構成例を示す図である。
【図５】マイコンによって実現される機能ブロックの構成を示す図である。
【図６】所望の受信周波数が８０．０ＭＨｚの場合における、制御信号の調整過程の例を示す図である。
【図７】制御信号の調整処理を示すフローチャートである。
【符号の説明】
【００６２】
１  ＦＭラジオ受信機                    １０  アンテナ
１１  高周波同調回路                    １２  高周波増幅回路
１３  局部発振回路                      １４  混合回路
１５  中間周波増幅回路                  １６  検波回路
１７  パイロット検出回路                １８  発振回路
１９  ステレオ復調回路                  ２０Ｌ，２０Ｒ  低周波増幅回路
２１Ｌ，２１Ｒ  スピーカ                ２４  スイッチ回路
２５  カウンタ                          ２６  操作部
２７  マイコン                          ５０，６０  インダクタ
５１，５２  バリキャップ                ６２，６３  バリキャップ
７２，７３  バリキャップ                ７０  インダクタ
５３，５４，６４，７４  レジスタ        ５５，６５，７５  ＤＡコンバータ
Ｃ１〜Ｃ８，６１，７１  キャパシタ      Ｓ１〜Ｓ８  スイッチ回路
９０  可変範囲分割部                    ９５  判定部
【図１】
2007288326.tif 000003
【図２】
2007288326.tif 000004
【図３】
2007288326.tif 000005
【図４】
2007288326.tif 000006
【図５】
2007288326.tif 000007
【図６】
2007288326.tif 000008
【図７】
2007288326.tif 000009