(57)【要約】【課題】変換効率を改善し省電力化を図った高効率ＤＣ／ＤＣコンバータを提供することを目的とする。【解決手段】ゲート制御回路１０５により、ｐ−ｃｈＭＯＳＦＥＴ１０２をオフ状態からオン状態にドライブする際、ゲートドライブ用追加下側スイッチ２０１をまずオンし、追加出力用コンデンサ２０２に電荷を充電し、同コンデンサの電圧があるレベルに達したところでゲートドライブ用追加下側スイッチ２０１をオフ、ゲートドライブ用下側スイッチ１０４をオンする制御を行うことにより、ゲート・ドレイン間寄生容量１０２に充電されていた電荷はレギュレータ２０３から出力へ供給される。これにより寄生容量１０２に充電されていたエネルギーを有効利用する。【選択図】図１
2007288935.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータのスイッチング素子として使用するＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴのゲート・ドレイン間寄生容量の電荷を移動して蓄積するコンデンサと、
前記コンデンサへ電荷を移動させるゲートドライブ用追加スイッチと、
前記コンデンサに蓄積した電荷を電圧変換した電圧を前記ＤＣ／ＤＣコンバータの出力側に出力するレギュレータと
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
ＤＣ／ＤＣコンバータのスイッチング素子として使用するＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴのゲート・ドレイン間寄生容量の電荷を移動して蓄積するコンデンサと、
前記コンデンサへ電荷を移動させるゲートドライブ用追加スイッチと、
前記ＭＯＳＦＥＴのゲートを制御してＤＣ電圧をスイッチングさせる電源ＩＣと、
前記コンデンサに蓄積した電荷を電圧変換し前記電源ＩＣの駆動電力として供給するレギュレータと
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記レギュレータは３端子レギュレータにより構成されることを特徴とする請求項１または請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記ＤＣ／ＤＣコンバータの負荷電流に基づいて、前記ＭＯＳＦＥＴのスイッチングの各サイクルごとの前記ゲートドライブ用追加スイッチのスイッチ動作を制限することを特徴とする請求項１または請求項２記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノートパソコンなどの電子機器の電源装置に使用されるスイッチング素子にＭＯＳＦＥＴを用いたＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来のノートパソコンなどの電子機器の電源装置に使用されるＤＣ／ＤＣコンバータは、使用しているＭＯＳＦＥＴをスイッチングさせる際に、ＭＯＳＦＥＴのゲート入力寄生容量に電荷が充電される。
【０００３】
図３は、従来の非絶縁・降圧型ＤＣ／ＤＣコンバータを示す回路図である。
【０００４】
図３において、電源ＩＣ１０６は、ｐ−ｃｈＭＯＳＦＥＴ１０１のゲートをゲート制御回路１０５からゲートドライブ用上側スイッチ１０３とゲートドライブ用下側スイッチ１０４を用いてドライブしている。電源ＩＣ１０６は、出力電圧が一定となるよう、ｐ−ｃｈＭＯＳＦＥＴ１０１のオン／オフ時間比を調整する。フライホイールダイオード１０８はｐ−ｃｈＭＯＳＦＥＴ１０１がオフの期間中に導通して出力へ電流を供給する。１０９は平滑用コイル、１１０は平滑用コンデンサであり、ｐ−ｃｈＭＯＳＦＥＴ１０１のオン／オフにより出力する矩形波電圧を平滑してＤＣ電圧を取り出す。
【０００５】
ｐ−ｃｈＭＯＳＦＥＴ１０１をオフ状態からオン状態にドライブする際には、ｐ−ｃｈＭＯＳＦＥＴ１０１のゲート・ドレイン間寄生容量１０２に充電されていた電荷は、ゲートドライブ用下側スイッチ１０４により放電され、ｐ−ｃｈＭＯＳＦＥＴ１０１をオンからオフ状態にする際には、ゲート・ドレイン間寄生容量１０２はゲートドライブ用上側スイッチ１０３経由で電荷が充電される。
【０００６】
最近のノートパソコンなどの電子機器では、出力電流の最大値がより大きいＤＣ／ＤＣコンバータが必要となってきている。これに対応するにはｐ−ｃｈＭＯＳＦＥＴ１０１に、より低オン抵抗のタイプのものを使用する必要があるが、一般にＭＯＳＦＥＴは低オン抵抗のものほどゲート・ドレイン間寄生容量１０２やゲート・ソース間寄生容量１０７が大きい傾向にある。
【０００７】
一方、電子機器の待機時消費電力を抑制し、省エネルギー化するためには、軽負荷領域から重負荷領域にいたる幅広い出力電流領域で高い変換効率が求められている。重負荷領域での効率向上のためには、例えば上記のように低オン抵抗のＭＯＳＦＥＴが使用される。また、軽・中負荷領域での変換効率を高めるためには、たとえば特許文献１のように、スイッチング動作の速度を向上させて、いわゆるスイッチングロスを軽減する技術が用いられてきた。
【特許文献１】特開２０００−２８７４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の構成では、ｐ−ｃｈＭＯＳＦＥＴ１０２をオフ状態からオン状態にドライブする際、ゲート・ドレイン間寄生容量１０２に充電されていた電荷は、スイッチ１０４経由で無駄に消費され、変換効率を低下させるという課題を有していた。
【０００９】
電力制御用ＭＯＳＦＥＴではこのゲート・ドレイン間寄生容量は通常のものに比べて大きく、この無駄に消費されるエネルギーの割合は、ＤＣ／ＤＣコンバータが非常に軽負荷での動作時に特に顕著である。
【００１０】
本発明は、上記従来の課題を解決するもので、変換効率を改善し省電力化を図った高効率ＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記従来の課題を解決するために、本発明の高効率ＤＣ／ＤＣコンバータは、追加されたもう一つのゲートドライブ用追加スイッチを有し、ＭＯＳＦＥＴのゲートドライブを行うとともに、外部へゲート入力寄生容量から取り出した電荷をエネルギーとして再利用するようにしたものである。
【００１２】
本構成によって、ゲート寄生容量に充電された電荷を無駄なくエネルギーとして取り出すことが可能となる。
【発明の効果】
【００１３】
本発明の高効率ＤＣ／ＤＣコンバータによれば、変換効率を、特にゲートドライブ用電力が主な変換損失となっている軽負荷動作時に向上することができ、省電力化を図ることができる。
【発明を実施するための最良の形態】
【００１４】
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１における高効率ＤＣ／ＤＣコンバータの回路図である。
【００１６】
図１において、従来例の図３と同じ構成要素については同じ符号を用い、説明を省略する。従来例の図３と異なるところは、図３の回路にゲートドライブ用追加下側スイッチ２０１、追加出力用コンデンサ２０２、レギュレータ（３端子レギュレータ、シリーズレギュレータ）２０３およびダイオード２０４を追加した点である。
【００１７】
図１において、ゲートドライブ用追加下側スイッチ２０１は、ゲートドライブ用下側スイッチ１０４と並列にｐ−ｃｈＭＯＳＦＥＴ１０１のゲートに接続され、追加出力用コンデンサ２０２とレギュレータ２０３により、出力へ電力を供給する追加出力回路を構成している。
【００１８】
以上のように構成された高効率ＤＣ／ＤＣコンバータについて、以下その動作を説明する。
【００１９】
ゲート制御回路１０５により、ｐ−ｃｈＭＯＳＦＥＴ１０１をオフ状態からオン状態にドライブする際、ゲートドライブ用追加下側スイッチ２０１をまずオンし、追加出力用コンデンサ２０２に電荷を充電し、追加出力用コンデンサ２０２の電圧が最適なレベルに達したところでゲートドライブ用追加下側スイッチ２０１をオフ、ゲートドライブ用下側スイッチ１０４をオンする制御を行う。このようにすることでゲート・ドレイン間寄生容量１０２に充電されていた電荷はレギュレータ２０３からダイオード２０４を通じて出力へ供給される。なお、ダイオード２０４は出力電流がレギュレータ２０３に逆流しないようにするものである。
【００２０】
これにより、従来は無駄に消費されていたエネルギーを出力として取り出すことができる。
【００２１】
なお、本実施の形態において追加出力回路としてレギュレータ２０３を、３端子レギュレータを例にとって説明したが、スイッチング式レギュレータとしても良い。
【００２２】
また、ゲート制御回路１０５は負荷電流に応じて、あるいは追加出力用コンデンサ２０２の電圧に応じて、スイッチングの各サイクルごとにゲートドライブ用追加下側スイッチ２０１をオンするか否かを決めても良い。
【００２３】
（実施の形態２）
図２は、本発明の実施の形態２の高効率ＤＣ／ＤＣコンバータのブロック図である。図２において、実施の形態１の図１および従来例の図３と同じ構成要素については同じ符号を用いて、説明を省略する。
【００２４】
図２において、ｎ−ｃｈＭＯＳＦＥＴ３０１は、図１、図３のフライホイールダイオード１０８に代えて配置された同期整流用ｎ−ｃｈＭＯＳＦＥＴ３０２とで同期整流式降圧型ＤＣ／ＤＣコンバータを構成している。
【００２５】
ゲートドライブ用追加下側スイッチ２０１は、ゲートドライブ用下側スイッチ１０４と並列にｎ−ｃｈＭＯＳＦＥＴ１０１のゲートに接続され、追加出力用コンデンサ２０２とレギュレータ２０３により、電源ＩＣの電源Ｖｃｃ（＋５Ｖ）入力へ電力を供給する追加出力回路を構成している。
【００２６】
なお、ダイオード３０３は実施の形態のダイオード２０４同様、電源ＩＣの電源Ｖｃｃからレギュレータ２０３に出力電流が逆流しないようにするものである。また、ダイオード３０４，コンデンサ３０５はｎ−ｃｈＭＯＳＦＥＴ３０１をオン／オフさせるための電圧を生成するもので、ここでは詳細は省略する。
【００２７】
以上のように構成された高効率ＤＣ／ＤＣコンバータについて、以下その動作を説明する。
【００２８】
ゲート制御回路１０５により、ｎ−ｃｈＭＯＳＦＥＴ３０１をオン状態からオフ状態にドライブする際、ゲートドライブ用追加下側スイッチ２０１をまずオンし、追加出力用コンデンサ２０２に電荷を充電、追加出力用コンデンサ２０２の電圧が最適なレベルに達したところでゲートドライブ用追加下側スイッチ２０１をオフ、ゲートドライブ用下側スイッチ１０４をオンする制御を行うことにより、ゲート・ドレイン間寄生容量１０２とゲート・ソース間寄生容量１０７に充電されていた電荷はレギュレータ２０３からダイオード３０３を通じて電源ＩＣ１０６へ供給され、従来は無駄に消費されていたエネルギーを電源ＩＣの入力電源として取り出すことができる。
【００２９】
なお、本実施の形態において、レギュレータ２０３の出力を電源ＩＣ１０６の電源として供給したが、実施の形態１の図１と同様、出力側に取り出しても良い。
【産業上の利用可能性】
【００３０】
本発明にかかる高効率ＤＣ／ＤＣコンバータは、従来無駄に消費していたエネルギーを取り出し、有効に使用することが可能になるので、ノートパソコンなどの電子機器の電源装置に使用されるＤＣ／ＤＣコンバータとして有用である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１における高効率ＤＣ／ＤＣコンバータの回路図
【図２】本発明の実施の形態２における高効率ＤＣ／ＤＣコンバータの回路図
【図３】従来のＤＣ／ＤＣコンバータの回路図
【符号の説明】
【００３２】
１０１  ｐ−ｃｈＭＯＳＦＥＴ
１０２  ゲート・ドレイン間寄生容量
１０３  ゲートドライブ用上側スイッチ
１０４  ゲートドライブ用下側スイッチ
１０５  ゲート制御回路
１０６  電源ＩＣ
１０７  ゲート・ソース間寄生容量
１０８  フライホイールダイオード
１０９  平滑用コイル
１１０  平滑用コンデンサ
２０１  ゲートドライブ用追加下側スイッチ
２０２  追加出力用コンデンサ
２０３  レギュレータ
２０４  ダイオード
３０１  ｎ−ｃｈＭＯＳＦＥＴ
３０２  同期整流用ｎ−ｃｈＭＯＳＦＥＴ
３０３  ダイオード
３０４  ダイオード
３０５  コンデンサ
【図１】
2007288935.tif 000003
【図２】
2007288935.tif 000004
【図３】
2007288935.tif 000005