(57)【要約】【課題】キャパシタ誘電体膜が水素や水分により還元されるのをより確実に防止し得る薄膜キャパシタ及びその製造方法、並びに、その薄膜キャパシタを用いた電子装置及び回路基板を提供する。【解決手段】支持基板１０上に形成され、第１のキャパシタ電極１４と；第１のキャパシタ電極上に形成されたキャパシタ誘電体膜１６と；キャパシタ誘電体膜上に形成された第２のキャパシタ電極１８とを有するキャパシタ部２０と、第１のキャパシタ電極又は第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａ、２６ｂと、引き出し電極に接続された外部接続用電極３４ａ、３４ｂとを有している。【選択図】図１
2007173386.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
前記引き出し電極に接続された外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
【請求項２】
支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
前記引き出し電極に接続された外部接続用電極を形成する工程と
を有することを特徴とする薄膜キャパシタの製造方法。
【請求項３】
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
前記回路基板に実装された半導体素子と
を有することを特徴とする電子装置。
【請求項４】
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタと、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
を有することを特徴とする電子装置。
【請求項５】
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
【請求項６】
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
【請求項７】
支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、
前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、
前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
【請求項８】
支持基板上に形成された、第１のキャパシタ電極と、
前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、
前記第１の導電性バリア膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極と、
前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、
前記第１のキャパシタ電極上及び前記第２のキャパシタ電極上に形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
【請求項９】
支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成するとともに、前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、
前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように絶縁膜を形成する工程と、
前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
【請求項１０】
支持基板上に、第１のキャパシタ電極を形成する工程と、
前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成する工程と、
前記第１の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に、前記第２のキャパシタ電極を形成する工程と、
前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、
前記第１の導電性バリア膜上及び前記第２の導電性バリア膜上に絶縁膜を形成する工程と、
前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、前記絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜キャパシタ及びその製造方法、電子装置並びに回路基板に関する。
【背景技術】
【０００２】
一般に、回路配線基板上に実装されたＬＳＩ（Large Scale Integrated circuit）等の近傍には、電源電圧変動や高周波ノイズによる誤動作を防止すべく、デカップリングキャパシタが実装される。
【０００３】
デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装される。
【０００４】
近時では、ＬＳＩ等の高速化や低消費電力化に伴って、デカップリングキャパシタの特性を向上することが求められている。また、ＬＳＩ等の小型化に伴い、デカップリングキャパシタの小型化が要請されている。
【０００５】
そこで、デカップリングキャパシタの小型化の要請を満たしつつ、静電容量を向上する技術が提案されている。
【０００６】
提案されているキャパシタを図３５を用いて説明する。図３５は、提案されているキャパシタを示す断面図である。
【０００７】
図２２に示すように、シリコン基板１１０上には、シリコン酸化膜１１２が形成されている。シリコン酸化膜１１２上には、例えば膜厚１００ｎｍのＰｔ膜より成るキャパシタ電極（下部電極）１１４が形成されている。キャパシタ電極１１４上には、例えば、高誘電体であるＢａＸＳｒ１−ＸＴｉＯ３膜（以下、「ＢＳＴ膜」ともいう）より成る膜厚１００ｎｍのキャパシタ誘電体膜１１６が形成されている。キャパシタ誘電体膜１１６上には、膜厚１００ｎｍのＰｔより成るキャパシタ電極（上部電極）１１８が形成されている。こうして、キャパシタ電極１１４とキャパシタ誘電体膜１１６とキャパシタ電極１１８とを有するキャパシタ部１２０が構成されている。
【０００８】
キャパシタ部１２０が形成されたシリコン基板１１０上には、絶縁性バリア膜１２２が形成されている。絶縁性バリア膜１２２は、水素や水分がキャパシタ部１２０に達するのを防止するためのものである。
【０００９】
即ち、薄膜キャパシタを製造する際や使用する際に、水素や水分がキャパシタ誘電体膜１１６に達すると、キャパシタ誘電体膜１１６を構成する酸化物が水素により還元され、キャパシタ部１２０の電気的特性の劣化を招いてしまう虞がある。図２２に示す薄膜キャパシタでは、キャパシタ部１２０を覆うように絶縁性バリア膜１２２を形成することにより、水素や水分がキャパシタ誘電体膜１１６に達するのを抑制している。
【００１０】
絶縁性バリア膜１２２上には、例えば樹脂より成る保護膜１３０が形成されている。保護膜１３０及び絶縁性バリア膜１２２には、キャパシタ電極１１４に達する開口部１３２ａとキャパシタ電極（上部電極）１１８に達する開口部１３２ｂとが形成されている。開口部１３２ａ、１３２ｂ内には、外部接続用電極１３４ａ、１３４ｂが埋め込まれている。外部接続用電極１３４ａ、１３４ｂ上には、半田バンプ１３６が形成されている。
【００１１】
キャパシタ部１２０のキャパシタ電極１１４は、外部接続用電極１３４ａ及び半田バンプ１３６を介して、例えば回路配線基板（図示せず）の電源線に電気的に接続される。また、キャパシタ部１２０のキャパシタ電極１１８は、外部接続用電極１３４ｂ及び半田バンプ１３６を介して、例えば回路配線基板（図示せず）の接地線に電気的に接続される。
【００１２】
図２２に示す薄膜キャパシタによれば、キャパシタ誘電体膜１１６の材料として高誘電体が用いられており、キャパシタ誘電体膜１１６が１００ｎｍ程度と薄く形成されているので、静電容量の向上を図ることができる。しかも、半導体プロセスを利用して製造することができるため、微細に形成することができ、インダクタンスの低減を図ることも可能である。従って、提案されている薄膜キャパシタによれば、電源電圧変動をより確実に防止することができ、高周波ノイズを十分に除去することが可能となる。
【特許文献１】特開平１１−９７２８９号公報
【特許文献２】特開２０００−２２８４９９号公報
【特許文献３】特許第３１５７７３４号公報
【特許文献４】特開平９−２９３８６９号公報
【特許文献５】特開２００２−１１０９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図２２に示す提案されている薄膜キャパシタでは、外部接続用電極１３４ａ、１３４ｂを介して水素や水分がキャパシタ誘電体膜１１６に達するのを防止することができなかった。このため、キャパシタ誘電体膜１１６がある程度還元されてしまい、必ずしも十分に良好な電気的特性が得られない場合があった。
【００１４】
本発明の目的は、キャパシタ誘電体膜が水素や水分により還元されるのをより確実に防止し得る薄膜キャパシタ及びその製造方法、並びに、その薄膜キャパシタを用いた電子装置及び回路基板を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の一観点によれば、支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有することを特徴とする薄膜キャパシタが提供される。
【００１６】
また、本発明の他の観点によれば、支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、前記引き出し電極に接続された外部接続用電極を形成する工程とを有することを特徴とする薄膜キャパシタの製造方法が提供される。
【００１７】
また、本発明の更に他の観点によれば、回路基板と、前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、前記回路基板に実装された半導体素子とを有することを特徴とする電子装置が提供される。
【００１８】
また、本発明の更に他の観点によれば、回路基板と、前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタと、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子とを有することを特徴とする電子装置が提供される。
【００１９】
また、本発明の更に他の観点によれば、薄膜キャパシタが内蔵された回路基板であって、前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されていることを特徴とする回路基板が提供される。
【００２０】
また、本発明の更に他の観点によれば、薄膜キャパシタが内蔵された回路基板であって、前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、前記貫通電極は、前記回路基板に形成された配線に電気的に接続されていることを特徴とする回路基板が提供される。
【００２１】
また、本発明の更に他の観点によれば、支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように形成された絶縁膜と、前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを有することを特徴とする薄膜キャパシタが提供される。
【００２２】
また、本発明の更に他の観点によれば、支持基板上に形成された、第１のキャパシタ電極と、前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、前記第１の導電性バリア膜上に形成されたキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極と、前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、前記第１のキャパシタ電極上及び前記第２のキャパシタ電極上に形成された絶縁膜と、前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを有することを特徴とする薄膜キャパシタが提供される。
【００２３】
また、本発明の更に他の観点によれば、支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成するとともに、前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように絶縁膜を形成する工程と、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、絶縁膜に埋め込む工程とを有することを特徴とする薄膜キャパシタの製造方法が提供される。
【００２４】
また、本発明の更に他の観点によれば、支持基板上に、第１のキャパシタ電極を形成する工程と、前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成する工程と、前記第１の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、前記キャパシタ誘電体膜上に、前記第２のキャパシタ電極を形成する工程と、前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、前記第１の導電性バリア膜上及び前記第２の導電性バリア膜上に絶縁膜を形成する工程と、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、前記絶縁膜に埋め込む工程とを有することを特徴とする薄膜キャパシタの製造方法が提供される。
【発明の効果】
【００２５】
本発明によれば、キャパシタ電極と外部接続用電極とが導電性バリア膜より成る引き出し電極を介して接続されているため、外部接続用電極を介して浸入する水素や水分がキャパシタ電極に達するのを引き出し電極において十分に遮断することができる。このため、本発明によれば、水素や水分がキャパシタ部に達するのを確実に防止することができ、水素や水分によりキャパシタ誘電体膜が劣化するのを防止することができる。従って、本発明によれば、電気的特性の劣化や信頼性の低下を防止し得る薄膜キャパシタ、並びに、その薄膜キャパシタを用いた電子装置及び回路基板を提供することができる。
【００２６】
本発明によれば、第１のキャパシタ電極上に水素又は水分の拡散を防止する第１の導電性バリア膜が形成されており、第２のキャパシタ電極上に水素又は水分の拡散を防止する第２の導電性バリア膜が形成されており、第１の外部接続用電極が第１の導電性バリア膜を介して第１のキャパシタ電極に電気的に接続されており、第２の外部接続用電極が第２の導電性バリア膜を介して第２の外部接続用電極に接続されているため、第１の外部接続用電極及び第２の外部接続用電極を介して水素や水分がキャパシタ誘電体膜に達するのを防止することができる。
【発明を実施するための最良の形態】
【００２７】
［第１実施形態］
本発明の第１実施形態による薄膜キャパシタ及びその製造方法を図１乃至図４を用いて説明する。図１は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ′線断面図である。
【００２８】
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタについて図１を用いて説明する。
【００２９】
図１に示すように、支持基板１０上には、絶縁膜１２が形成されている。支持基板１０の材料としては、例えば半導体基板、より具体的にはシリコン基板が用いられている。絶縁膜１２としては、例えば、シリコン酸化膜が形成されている。絶縁膜１２は、支持基板１０と後述するキャパシタ部２０とを絶縁するためのものである。
【００３０】
絶縁膜１２上には、密着層（図示せず）が形成されている。密着層としては、例えば、厚さ１００ｎｍの酸化チタン（ＴｉＯ２）層が形成されている。
【００３１】
密着層上には、膜厚１００ｎｍの白金（Ｐｔ）より成るキャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４には、絶縁膜１２に達する開口部１５が形成されている。
【００３２】
キャパシタ電極１４上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、多結晶のＢａＸＳｒ１−ＸＴｉＯ３膜（以下、「ＢＳＴ膜」ともいう）がキャパシタ誘電体膜１６として用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。キャパシタ誘電体膜１６には、キャパシタ電極１４に形成された開口部１５に対応するように開口部１７が形成されている。開口部１７の直径は、開口部１５の直径より大きくなっている。
【００３３】
キャパシタ誘電体膜１６上には、膜厚１００ｎｍのＰｔより成るキャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８には、開口部１５、１７に対応するように、開口部１９が形成されている。開口部１９の直径は、開口部１７の直径より大きくなっている。
【００３４】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部が構成されている。
【００３５】
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２２が形成されている。絶縁性バリア膜２２は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２２は、後述する保護膜３０を硬化（キュア）させる際や、外部接続用電極３４ａ、３４ｂを電気めっき法で形成する際に生じる水素ガス等がキャパシタ部２０に達するのを、後述する絶縁性バリア膜２８及び導電性バリア膜２６ａ、２６ｂと相俟って防止するためのものである。絶縁性バリア膜２２としては、例えばキャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる。本実施形態では、キャパシタ誘電体膜１６としてＢＳＴ膜が用いられているため、絶縁性バリア膜２２として非晶質のＢＳＴ膜を用いる。絶縁性バリア膜２２の膜厚は、例えば５０ｎｍ程度とする。
【００３６】
本実施形態において絶縁性バリア膜２２として非晶質膜を用いているのは、以下のような理由によるものである。即ち、多結晶膜には、結晶粒どうしの間に隙間、即ち、結晶粒界が存在するため、水素や水分が結晶粒どうしの隙間を通り抜けやすい。これに対し、非晶質膜には結晶粒界が存在しないため、水素や水分は非晶質膜を通り抜けにくい。このため、本実施形態では、絶縁性バリア膜２２として非晶質膜を用いている。
【００３７】
また、本実施形態において絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いているのは、以下のような理由によるものである。即ち、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６の材料と異なる材料を用いた場合には、絶縁性バリア膜２２の熱膨張係数とキャパシタ誘電体膜１６の熱膨張係数との相違に起因して、キャパシタ部２０にストレスが加わる虞がある。これに対し、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いた場合には、絶縁性バリア膜２２の熱膨張係数とキャパシタ誘電体膜１６の熱膨張係数とが等しいため、キャパシタ部２０にストレスが加わるのを防止することができる。このため、本実施形態では、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いている。
【００３８】
なお、ここでは、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と異なる材料を用いることも可能である。
【００３９】
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂとが形成されている。開口部２４ｂと外部接続電極３４ｂとの間の距離は例えば５μｍ以上に設定されている。開口部２４ｂと外部接続用電極３４ｂとの間の距離を５μｍ以上に設定するのは、後述するように、外部接続用電極３４ｂを介して浸入する水素や水分がキャパシタ部２０に達するのを引き出し電極２６ｂにより確実に防止するためである。
【００４０】
開口部２４ａ内における絶縁膜１２上及びキャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａが形成されている。また、絶縁性バリア膜２２上及び開口部２４ｂ内には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｂが形成されている。即ち、引き出し電極２６ｂは、開口部２４ｂを介してキャパシタ電極１８に接続されている。引き出し電極２６ａ、２６ｂを構成する導電性バリア膜としては、例えば非晶質のＴａＳｉＮ膜が用いられている。引き出し電極２６ａ、２６ｂの膜厚は、例えば１００ｎｍ程度とする。
【００４１】
本実施形態において、引き出し電極２６ａ、２６ｂとして非晶質膜を用いているのは、以下のような理由によるものである。即ち、多結晶膜の場合には、結晶粒どうしの間に隙間、即ち、結晶粒界が存在するため、水素や水分が結晶粒どうしの隙間を通り抜けやすい。これに対し、非晶質膜には結晶粒界が存在しないため、水素や水分は非晶質膜を通り抜けにくい。このため、本実施形態では、引き出し電極２６ａ、２６を構成する導電性バリア膜として非晶質膜を用いている。
【００４２】
絶縁性バリア膜２２上及び引き出し電極２６ａ、２６ｂ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８の材料としては、例えば非晶質の酸化アルミニウム（アルミナ、Ａｌ２Ｏ３）膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。絶縁性バリア膜２８は、後述する保護膜３０を硬化させる際や、外部接続用電極３４ａ、３４ｂを電気めっき法で形成する際に生じる水素ガス等が、キャパシタ部２０に達するのを、絶縁性バリア膜２２及び導電性バリア膜２６ａ、２６ｂと相俟って防止するためのものである。
【００４３】
なお、本実施形態において絶縁性バリア膜２８として非晶質膜を用いているのは、絶縁性バリア膜２２として非晶質膜を用いている上述した理由と同様である。
【００４４】
絶縁性バリア膜２８上には、例えば感光性ポリイミド樹脂より成る保護膜３０が形成されている。保護膜３０の厚さは、例えば２μｍ程度とする。
【００４５】
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが形成されている。
【００４６】
開口部３２ａ、３２ｂ内には、チタン（Ｔｉ）膜と銅（Ｃｕ）膜とを順次積層して成る積層膜（図示せず）が形成されている。かかる積層膜は、密着層として機能する。
【００４７】
積層膜が形成された開口部３２ａ、３２ｂ内には、ニッケル（Ｎｉ）より成る外部接続用電極（パッド電極）３４ａ、３４ｂが形成されている。
【００４８】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【００４９】
こうして本実施形態による薄膜キャパシタが構成されている。
【００５０】
本実施形態による薄膜キャパシタは、キャパシタ電極１４、１８が水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａ、２６ｂに接続されており、キャパシタ電極１４、１８から引き出された引き出し電極２６ａ、２６ｂに外部接続用電極３４ａ、３４ｂが接続されていることに主な特徴がある。
【００５１】
外部接続用電極とキャパシタ電極との間に単に導電性のバリア膜を挟んだ場合には、外部接続用電極を介して浸入する水素や水分が導電性バリア膜を通ってキャパシタ部に達するまでの距離は、導電性バリア膜の膜厚に相当する距離である。導電性バリア膜の膜厚は、通常は１００ｎｍ程度と薄い。このため、外部接続用電極とキャパシタ電極との間に単に導電性バリア膜を挟んだ場合には、引き出し電極を介して浸入する水素や水分を導電性バリア膜により十分に遮断し得ず、水素や水分がキャパシタ誘電体膜に達し、電気的特性の劣化や信頼性の低下等を招いてしまう虞がある。
【００５２】
これに対し、本実施形態では、キャパシタ電極１４、１８と外部接続用電極２６ａ、２６ｂとが導電性バリア膜より成る引き出し電極２６ａ、２６ｂを介して接続されているため、外部接続用電極３４ａ、３４ｂを介して浸入する水素や水分が導電性バリア膜２６ａ、２６ｂを通ってキャパシタ電極１４、１８に達するまでの距離は、外部接続用電極３４ａ、３４ｂと引き出し電極２６ａ、２６ｂとが接続されている箇所と、キャパシタ電極１４、１８と引き出し電極２６ａ、２６ｂとが接続されている箇所との間の距離である。キャパシタ電極１４、１８と外部接続用電極３４ａ、３４ｂとを引き出し電極２６ａ、２６ｂを介して接続する場合には、外部接続用電極３４ａ、３４ｂと引き出し電極２６ａ、２６ｂとが接続されている箇所と、キャパシタ電極１４、１８と引き出し電極２６ａ、２６ｂとが接続されている箇所との間の距離は、数μｍ〜数百μｍ程度と十分に大きく設定することが可能である。このため、本実施形態のように、キャパシタ電極１４、１８と外部接続用電極３４ａ、３４ｂとを導電性バリア膜より成る引き出し電極２６ａ、２６ｂを介して接続した場合には、外部接続用電極３４ａ、３４ｂを介して浸入する水素や水分は引き出し電極２６ａ、２６ｂにおいて十分に遮断される。このため、本実施形態によれば、水素や水分がキャパシタ部２０に達するのを確実に防止することができ、水素や水分によりキャパシタ誘電体膜１６が劣化するのを防止することができる。従って、本実施形態によれば、電気的特性の劣化や信頼性の低下を防止し得る薄膜キャパシタを提供することができる。
【００５３】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図２乃至図４を用いて説明する。図２乃至図４は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。      
【００５４】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。支持基板１０としては、例えば半導体基板を用いる。より具体的には、支持基板１０として例えばシリコン基板を用い、絶縁膜１２として例えばシリコン酸化膜が形成されている。
【００５５】
次に、かかる支持基板１０をスパッタリング装置（図示せず）の成膜室内に導入する。スパッタリング装置としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【００５６】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【００５７】
次に、全面に、スパッタリング法により、キャパシタ電極（下部電極）を形成するための導電膜１４を形成する。導電膜１４としては、例えばＰｔ膜を形成する。導電膜１４の膜厚は、例えば１００ｎｍとする。
【００５８】
次に、全面に、スパッタリング法により、キャパシタ誘電体膜１６を形成する。キャパシタ誘電体膜１６としては、例えば多結晶のＢＳＴ膜を形成する。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
【００５９】
次に、全面に、スパッタリング法により、キャパシタ電極（上部電極）を形成するための導電膜１８を形成する。導電膜１８としては、例えばＰｔ膜を形成する。導電膜１８の膜厚は、例えば１００ｎｍとする（図１（ａ）参照）。
【００６０】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【００６１】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ電極（上部電極）１８（図１参照）の平面形状にパターニングする。
【００６２】
次に、イオンミリング法により、フォトレジスト膜をマスクとして導電膜１８をパターニングする（図２（ｂ）参照）。これにより、キャパシタ誘電体膜１６に達する開口部１９が形成されたキャパシタ電極（上部電極）１８が形成される。
【００６３】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ誘電体膜１６（図１参照）の平面形状にパターニングする。
【００６４】
次に、イオンミリング法により、フォトレジスト膜をマスクとしてキャパシタ誘電体膜１６をパターニングする（図２（ｃ）参照）。こうして、キャパシタ誘電体膜１６に導電膜１４に達する開口部１７が形成される。
【００６５】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ電極（下部電極）１４（図１参照）の平面形状にパターニングする。
【００６６】
次に、イオンミリング法により、フォトレジスト膜をマスクとして導電膜１４をパターニングする。これにより、絶縁膜１２に達する開口部１５が形成されたキャパシタ電極（下部電極）１４が形成される。
【００６７】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される（図２（ｄ）参照）。
【００６８】
なお、本実施形態において、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８をベタ状に連続して成膜した後に、キャパシタ電極１８、キャパシタ電極１６、及びキャパシタ電極１４を順次パターニングするのは、以下のような理由によるものである。
【００６９】
即ち、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８を成膜する毎にパターニングした場合には、パターニングの際に生じるダストやバリの影響により、キャパシタ部２０の製造歩留りや信頼性が低下する虞がある。これに対し、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８をベタ状に連続して成膜した後に、キャパシタ電極１８、キャパシタ誘電体膜１６、及びキャパシタ電極１４を順次パターニングする場合には、ダストやバリに起因して製造歩留りや信頼性が低下して虞がない。このため、本実施形態では、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８をベタ状に連続して成膜した後に、キャパシタ電極１８、キャパシタ誘電体膜１６、及びキャパシタ電極１４を順次パターニングする。
【００７０】
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２２を形成する。絶縁性バリア膜２２としては例えば非晶質のＢＳＴ膜を形成する。絶縁性バリア膜２２の膜厚は、例えば５０ｎｍとする。
【００７１】
次に、フォトリソグラフィ技術を用い、キャパシタ電極１４及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂとを、絶縁性バリア膜２２に形成する。開口部２４ａは、キャパシタ電極１４の内縁部、即ち、キャパシタ電極１４のうちの開口部１５の周縁部を露出するように形成する（図３（ａ）参照）。
【００７２】
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば非晶質のＴａＳｉＮ膜を形成する。導電性バリア膜の膜厚は、例えば１００ｎｍとする。
【００７３】
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、開口部２４ａ内における絶縁膜１２上及びキャパシタ電極１４上に、導電性バリア膜より成る引き出し電極２６ａが形成される。また、絶縁性バリア膜２２上及び開口部２４ｂ内に、導電性バリア膜より成る引き出し電極２６ｂが形成される（図３（ｂ）参照）。
【００７４】
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム（アルミナ）膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図３（ｃ）参照）。
【００７５】
次に、全面に、例えばスピンコート法により、保護膜３０を形成する。保護膜３０としては、例えば感光性ポリイミド樹脂より成る保護膜３０を形成する。保護膜３０の厚さは、例えば２μｍ程度とする。
【００７６】
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する（図４（ａ）参照）。
【００７７】
次に、開口部３２ａ、３２ｂ内に露出している絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図４（ｂ）参照）。
【００７８】
次に、例えばスパッタリング法により、Ｔｉ膜（図示せず）とＣｕ膜（図示せず）とを順次積層することにより積層膜を形成する。かかる積層膜は、密着層（図示せず）として機能するものである。また、かかる積層膜は、後工程で電気めっきを行う際にシード層としても機能する。
【００７９】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００８０】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、外部接続用電極（パッド電極）３４ａ、３４ｂを形成するためのものである。
【００８１】
次に、電気めっき法により、開口部３２ａ、３２ｂ内及び開口部３２ａ、３２ｂの周囲における保護膜３０上に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
【００８２】
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
【００８３】
次に、外部接続用電極３４ａ、３４ｂの周囲に露出している積層膜をウエットエッチングにより除去する。
【００８４】
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
【００８５】
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
【００８６】
こうして本実施形態による薄膜キャパシタが製造される（図４（ｃ）参照）。
【００８７】
（評価結果）
本実施形態による薄膜キャパシタの評価結果について説明する。
【００８８】
図２２に示す提案されている薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、５μＦ／ｃｍ２であった。
【００８９】
これに対し、本実施形態による薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、５μＦ／ｃｍ２であった。
【００９０】
これらのことから、本実施形態による薄膜キャパシタにおける単位面積当たりの静電容量は、図２２に示す提案されている薄膜キャパシタにおける単位面積当たりの静電容量と同様であることがわかる。
【００９１】
また、図２２に示す提案されている薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて約５０ＭΩであった。
【００９２】
これに対し、本実施形態による薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて１０ＧΩ以上であった。
【００９３】
これらのことから、本実施形態によれば、絶縁抵抗の極めて高い薄膜キャパシタを実現し得ることが分かる。
【００９４】
また、図２２に示す提案されている薄膜キャパシタについて、ＰＣＢＴ試験（Pressure Cooker Bias Test）を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＭΩであった。なお、ＰＣＢＴ試験の条件は、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
【００９５】
これに対し、本実施形態による薄膜キャパシタについて、ＰＣＢＴ試験を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＧΩであった。なお、ＰＣＢＴ試験の条件は、提案されている薄膜キャパシタに対するＰＣＢＴ試験の条件と同様に、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
【００９６】
これらのことから、本実施形態によれば、電気的特性の劣化を著しく抑制し得ることが分かる。
【００９７】
［第２実施形態］
本発明の第２実施形態による薄膜キャパシタ及びその製造方法を図５乃至図８を用いて説明する。図５は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図５（ａ）は、図５（ｂ）のＡ−Ａ′線断面図である。図１乃至図４に示す第１実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００９８】
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図５を用いて説明する。
【００９９】
本実施形態による薄膜キャパシタは、キャパシタ電極１４に形成された開口部１５ａの内側に外部接続用電極３４ｂが形成されていることに主な特徴がある。
【０１００】
図５に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
【０１０１】
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
【０１０２】
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。キャパシタ電極１４には、絶縁膜１２に達する開口部１５、１５ａが形成されている。
【０１０３】
キャパシタ電極１４上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。キャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１７、１７ａが開口部１５、１５ａに対応するように形成されている。開口部１７、１７ａの直径は、開口部１５、１５ａの直径より大きくなっている。
【０１０４】
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。キャパシタ電極１８には、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されている。開口部１９は、開口部１５、１７に対応するように形成されている。開口部１９ａは、開口部１５ａ、１７ａに対応するように形成されている。開口部１９、１９ａの直径は、開口部１７、１７ａの直径より大きくなっている。
【０１０５】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
【０１０６】
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２２が形成されている。絶縁性バリア膜２２は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２２としては、例えば、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる。ここでは、絶縁性バリア膜２２として非晶質のＢＳＴ膜を用いる。絶縁性バリア膜２２の膜厚は、例えば５０ｎｍ程度とする。
【０１０７】
なお、ここでは、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と異なる材料を用いてもよい。
【０１０８】
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２を露出する開口部２４ｃとが形成されている。
【０１０９】
絶縁膜１２上及びキャパシタ電極１４の内縁部上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａが形成されている。また、絶縁性バリア膜２２上、開口部２４ｂ、２４ｃ内には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｃが形成されている。引き出し電極２６ａ、２６ｂを構成する導電性バリア膜としては、例えばＴａＳｉＮ膜が用いられている。引き出し電極２６ａ、２６ｂの厚さは、例えば１００ｎｍ程度とする。
【０１１０】
絶縁性バリア膜２２上及び引き出し電極２６ａ、２６ｂ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８の材料としては、例えば非晶質の酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０１１１】
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば２μｍ程度とする。
【０１１２】
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ａに達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、引き出し電極２６ｂに達する開口部３２ｂが形成されている。
【０１１３】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
【０１１４】
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
【０１１５】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０１１６】
こうして本実施形態による薄膜キャパシタが構成されている。
【０１１７】
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極１４に形成された開口部１５、１５ａの内側に外部接続用電極３４ａ、３４ｂが設けられていることに主な特徴がある。
【０１１８】
本実施形態によれば、キャパシタ電極１４に形成された開口部１５、１５ａの内側に外部接続用電極３４ａ、３４ｂが設けられているため、薄膜キャパシタを回路基板（図示せず）等にボンディングする際にキャパシタ部２０にストレスが加わるのを防止することができる。従って、本実施形態によれば、更なる信頼性の向上を実現することができる。
【０１１９】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図６乃至図８を用いて説明する。図６乃至図８は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
【０１２０】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
【０１２１】
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【０１２２】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【０１２３】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
【０１２４】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
【０１２５】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する（図６（ａ）参照）。
【０１２６】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【０１２７】
次に、フォトリソグラフィ技術を用い、導電膜１８をパターニングする。これにより、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されたキャパシタ電極１８が形成される（図６（ｂ）参照）。
【０１２８】
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜１６をパターニングする。これにより、キャパシタ誘電体膜１６に開口部１７、１７ａが形成される（図６（ｃ）参照）。
【０１２９】
次に、フォトリソグラフィ技術を用い、導電膜１４をパターニングする。これにより、絶縁膜１２に達する開口部１５、１５ａが形成されたキャパシタ電極１４が形成される（図６（ｄ）参照）。
【０１３０】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
【０１３１】
次に、全面に、例えばスパッタリング法により、絶縁性バリア膜２２を形成する。絶縁性バリア膜２２としては、例えば膜厚５０ｎｍの非晶質のＢＳＴ膜を形成する。
【０１３２】
次に、フォトリソグラフィ技術を用い、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２を露出する開口部２６ｃとを、絶縁性バリア膜２２に形成する（図７（ａ）参照）。
【０１３３】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば膜厚１００ｎｍの非晶質のＴａＳｉＮ膜を形成する。
【０１３４】
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、絶縁膜１２上及びキャパシタ電極１４の内縁部上に、導電性バリア膜より成る引き出し電極２６ａが形成される。また、絶縁性バリア膜２２上及び開口部２４ｂ、２４ｃ内に、導電性バリア膜より成る引き出し電極２６ｃが形成される（図７（ｂ）参照）。
【０１３５】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図７（ｃ）参照）。
【０１３６】
次に、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば２μｍ程度とする。
【０１３７】
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する（図８（ａ）参照）。
【０１３８】
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図８（ｂ）参照）。
【０１３９】
次に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層してなる積層膜（図示せず）を形成する。かかる積層膜は、密着層として機能する。また、かかる積層膜は、後工程で電気めっき法により外部接続用電極３４ａ、３４ｂを形成する際にシード層としても機能する。
【０１４０】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
【０１４１】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、外部接続用電極３４ａ、３４ｂを形成するためのものである。
【０１４２】
次に、電気めっき法により、開口部３４ａ、３４ｂ内に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
【０１４３】
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
【０１４４】
次に、外部接続用電極３４ａ、３４ｂの周囲に露出している積層膜をウエットエッチングにより除去する。
【０１４５】
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
【０１４６】
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
【０１４７】
こうして本実施形態による薄膜キャパシタが製造される（図８（ｃ）参照）。
【０１４８】
［第３実施形態］
本発明の第３実施形態による薄膜キャパシタ及びその製造方法を図９乃至図１３を用いて説明する。図９は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図９（ａ）は、図９（ｂ）のＡ−Ａ′線断面図である。図１乃至図８に示す第１又は第２実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１４９】
本実施形態による薄膜キャパシタは、キャパシタ電極１８上にキャパシタ誘電体膜３８が更に形成されており、かかるキャパシタ誘電体膜３８上にキャパシタ電極４０が更に形成されており、キャパシタ電極４０とキャパシタ電極１４とが電気的に接続されていることに主な特徴がある。
【０１５０】
図９に示すように、キャパシタ電極１８上には、キャパシタ誘電体膜３８が形成されている。キャパシタ誘電体膜３８の材料としては、例えばキャパシタ誘電体膜１６の材料と同様に、高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜３８として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜３８の膜厚は、例えば１００ｎｍとする。
【０１５１】
キャパシタ誘電体膜３８上には、キャパシタ電極４０が形成されている。キャパシタ電極４０としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。キャパシタ電極４０は、後述する引き出し電極２６ｄを介してキャパシタ電極１４に電気的に接続されている。
【０１５２】
こうして、キャパシタ電極１４、キャパシタ誘電体膜１６、キャパシタ電極１８、キャパシタ誘電体膜３８及びキャパシタ電極４０を有するキャパシタ部２０ａが構成されている。
【０１５３】
キャパシタ部２０ａが形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０ａを覆うように形成されている。絶縁性バリア膜２８としては、例えばキャパシタ誘電体膜１６、３８と同一の材料より成る非晶質膜を用いる。ここでは、キャパシタ誘電体膜２８として非晶質のＢＳＴ膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０１５４】
なお、ここでは、絶縁性バリア膜２８の材料として、キャパシタ誘電体膜１６、３８と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２８の材料として、キャパシタ誘電体膜１６６、３８と異なる材料を用いてもよい。
【０１５５】
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２の表面を露出する開口部２４ｃと、キャパシタ電極４０の一部を露出する開口部２４ｄとが形成されている。
【０１５６】
開口部２４ｄ内、絶縁性バリア膜２２上、キャパシタ電極１４の内縁部上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｄが形成されている。また、キャパシタ電極１８の内縁部上、絶縁性バリア膜２２上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｃが形成されている。引き出し電極２６ｃ、２６ｄを構成する導電性バリア膜としては、例えば酸化イリジウム（ＩｒＯ２）膜が用いられている。引き出し電極２６ｃ、２６ｄの膜厚は、例えば１００ｎｍ程度とする。
【０１５７】
絶縁性バリア膜２２上及び引き出し電極２６ｃ、２６ｄ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８の材料としては、例えば非晶質の酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０１５８】
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の厚さは、例えば２μｍ程度とする。
【０１５９】
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ｃ、２６ｄに達する開口部３２ａ、３２ｂが形成されている。
【０１６０】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。かかる積層膜は、密着層として機能する。積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
【０１６１】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０１６２】
こうして本実施形態による薄膜キャパシタが構成されている。
【０１６３】
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極１８上にキャパシタ誘電体膜３８が更に形成されており、かかるキャパシタ誘電体膜３８上にキャパシタ電極４０が更に形成されており、キャパシタ電極４０とキャパシタ電極１４とが引き出し電極２６ｄにより電気的に接続されていることに主な特徴がある。
【０１６４】
本実施形態によれば、キャパシタ電極１４、４０とキャパシタ電極１６とが対向する総面積を大きくすることができるため、より静電容量の大きい薄膜キャパシタを提供することができる。
【０１６５】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図１０乃至図１３を用いて説明する。図１０乃至図１３は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
【０１６６】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、例えば、表面にシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
【０１６７】
次に、かかる支持基板１０をスパッタリング装置（図示せず）の成膜室内に導入する。スパッタリング装置としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【０１６８】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【０１６９】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
【０１７０】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
【０１７１】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
【０１７２】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜３８を形成する。
【０１７３】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜４０を形成する（図１０（ａ）参照）。
【０１７４】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【０１７５】
次に、フォトリソグラフィ技術を用い、導電膜４０をパターニングする。こうして、キャパシタ誘電体膜３８に達する開口部４１、４１ａが形成されたキャパシタ電極４０が形成される（図１０（ｂ）参照）
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜３８をパターニングする。こうして、導電膜１８に達する開口部４１、４１ａが、キャパシタ誘電体膜３８に形成される（図１０（ｃ）参照）。
【０１７６】
次に、フォトリソグラフィ技術を用い、導電膜１８をパターニングする。こうして、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されたキャパシタ電極１８が形成される（図１０（ｄ）参照）
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜１６をパターニングする。こうして、導電膜１４に達する開口部１７、１７ａが、キャパシタ誘電体膜１６に形成される（図１１（ａ）参照）。
【０１７７】
次に、フォトリソグラフィ技術を用い、導電膜１４をパターニングする。これにより、絶縁膜１２に達する開口部１５、１５ａが形成されたキャパシタ電極１４が形成される（図１１（ｂ）参照）
こうして、キャパシタ電極１４、キャパシタ誘電体膜１６、キャパシタ電極１８、キャパシタ誘電体膜３８及びキャパシタ電極４０を有するキャパシタ部２０ａが形成される。
【０１７８】
次に、全面に、スパッタリング法により、例えば膜厚５０ｎｍの非晶質のＢＳＴ膜より成る絶縁性バリア膜２２を形成する。
【０１７９】
次に、フォトリソグラフィ技術を用い、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２を露出する開口部２４ｃと、キャパシタ電極４０の一部を露出する開口部２４ｄとを、絶縁性バリア膜２２に形成する（図１１（ｃ）参照）。
【０１８０】
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば膜厚１００ｎｍの非晶質の酸化イリジウム（ＩｒＯ２）膜を形成する。
【０１８１】
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、開口部２６ａ内における絶縁膜１２上及びキャパシタ電極１４の内縁部上に、導電性バリア膜より成る引き出し電極２６ｄが形成される。また、キャパシタ電極１８の内縁部上、絶縁性バリア膜２２上及び絶縁膜１２上に、導電性バリア膜より成る引き出し電極２６ｃが形成される（図１２（ａ）参照）。
【０１８２】
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図１２（ｂ）参照）。
【０１８３】
次に、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば２μｍ程度とする。
【０１８４】
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する（図１２（ｃ）参照）。
【０１８５】
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される。
【０１８６】
次に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜を形成する。
【０１８７】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
【０１８８】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部を形成する。かかる開口部は、外部接続用電極３４ａ、３４ｂを形成するためのものである。
【０１８９】
次に、電気めっき法により、開口部３２ａ、３２ｂ内に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
【０１９０】
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
【０１９１】
次に、Ｃｕ膜及びＴｉ膜より成る積層膜をウエットエッチングにより除去する。
【０１９２】
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
【０１９３】
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
【０１９４】
こうして本実施形態による薄膜キャパシタが製造される（図１３（ｂ）参照）。
【０１９５】
（評価結果）
本実施形態による薄膜キャパシタの評価結果について説明する。
【０１９６】
図２２に示す提案されている薄膜キャパシタでは、上述したように、単位面積当たりの静電容量は５μＦ／ｃｍ２であった。
【０１９７】
これに対し、本実施形態による薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、９μＦ／ｃｍ２であった。
【０１９８】
これらのことから、本実施形態によれば、単位面積当たりの静電容量の大きい薄膜キャパシタを実現し得ることが分かる。本実施形態において単位面積当たりの静電容量の大きい薄膜キャパシタが得られるのは、キャパシタ電極１８の上方及び下方にそれぞれキャパシタ電極１４、３０が形成されているためである。
【０１９９】
また、図２２に示す提案されている薄膜キャパシタでは、上述したように、絶縁抵抗は、印加電圧１．５Ｖにおいて約５０ＭΩであった。
【０２００】
これに対し、本実施形態による薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて１０ＧΩ以上であった。
【０２０１】
これらのことから、本実施形態によれば、絶縁抵抗の極めて高い薄膜キャパシタを実現し得ることが分かる。
【０２０２】
また、図２２に示す提案されている薄膜キャパシタでは、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＭΩであった。なお、ＰＣＢＴ試験の条件は、上述したように、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
【０２０３】
これに対し、本実施形態による薄膜キャパシタについて、ＰＣＢＴ試験を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＧΩであった。なお、ＰＣＢＴ試験の条件は、提案されている薄膜キャパシタに対するＰＣＢＴ試験の条件と同様に、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
【０２０４】
これらのことから、本実施形態によれば、電気的特性の劣化を著しく抑制し得ることが分かる。
【０２０５】
［第４実施形態］
本発明の第４実施形態による薄膜キャパシタ及びその製造方法を図１４乃至図１７を用いて説明する。図１４は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図１３に示す第１乃至第３実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２０６】
本実施形態による薄膜キャパシタは、インターポーザとして機能するものである。インターポーザとは、例えば回路基板等と半導体素子（ＬＳＩ）等との間に設けられるものである。本出願の明細書及び特許請求の範囲において、薄膜キャパシタとは、インターポーザをも含むものとする。
【０２０７】
図１４に示すように、支持基板１０上には、絶縁膜１２が形成されている。
【０２０８】
絶縁膜１２上には、例えば膜厚１００ｎｍの酸化チタン（ＴｉＯ２）より成る密着層が形成されている。
【０２０９】
密着層上には、例えば膜厚１００ｎｍのＰｔより成るキャパシタ電極１４が形成されている。キャパシタ電極１４には、絶縁膜１２に達する開口部１３、１３ａが形成されている。
【０２１０】
キャパシタ電極１２上には、例えば膜厚１００ｎｍのＢＳＴより成るキャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６には、キャパシタ誘電体膜１４に達する開口部１５、１５ａが形成されている。開口部１５、１５ａは、開口部１３、１３ａに対応するように形成されている。
【０２１１】
キャパシタ誘電体膜１６上には、例えば膜厚１００ｎｍのＰｔより成るキャパシタ電極１８が形成されている。キャパシタ電極１８には、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されている。開口部１９、１９ａは、開口部１３、１３ａに対応するように形成されている。
【０２１２】
キャパシタ電極１８上には、例えば膜厚１００ｎｍのＢＳＴより成るキャパシタ誘電体膜３８が形成されている。キャパシタ誘電体膜３８には、キャパシタ電極１８に達する開口部３９、３９ａが形成されている。開口部３９、３９ａは、開口部１３、１３ａに対応するように形成されている。
【０２１３】
キャパシタ誘電体膜３８上には、例えば膜厚１００ｎｍのＰｔより成るキャパシタ電極４０が形成されている。キャパシタ電極４０は、引き出し電極２６ｄを介してキャパシタ電極１４に電気的に接続されている。キャパシタ電極４０には、キャパシタ誘電体膜３８に達する開口部４１、４１ａが形成されている。開口部４１、４１ａは、開口部１３、１３ａに対応するように形成されている。
【０２１４】
こうして、キャパシタ電極１４、キャパシタ誘電体膜１６、キャパシタ電極１８、キャパシタ誘電体３８膜及びキャパシタ電極４０を有するキャパシタ部２０ａが構成されている。
【０２１５】
キャパシタ部２０ａが形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２２が形成されている。絶縁性バリア膜２２は、キャパシタ部２０ａを覆うように形成されている。絶縁性バリア膜２２としては、例えばキャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる。ここでは、絶縁性バリア膜２２として、例えば膜厚５０ｎｍの非晶質のＢＳＴ膜を用いる。
【０２１６】
なお、ここでは、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６、３８と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６、３８と異なる材料を用いてもよい。
【０２１７】
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極４０の一部を露出する開口部２４ｄと、絶縁膜１２を露出する開口部２４ｃと、キャパシタ電極１８の内縁部を露出する開口部２４ｂとが形成されている。
【０２１８】
開口部２４ｄ内、絶縁性バリア膜２２上、キャパシタ電極１４の内縁部上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｄが形成されている。また、キャパシタ電極１８の内縁部上、絶縁性バリア膜２２上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２４ｃが形成されている。引き出し電極２６ｃ、２６ｄを構成する導電性バリア膜としては、例えば膜厚１００ｎｍの酸化イリジウム（ＩｒＯ２）膜が用いられている。
【０２１９】
絶縁性バリア膜２２上及び引き出し電極２６ｃ、２６ｄ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８としては、例えば膜厚５０ｎｍの非晶質の酸化アルミニウム膜が用いられている。
【０２２０】
絶縁性バリア膜２８上には、例えば膜厚２μｍの感光性ポリイミドより成る保護膜３０が形成されている。
【０２２１】
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ｃ、２６ｄに達する開口部３２ａ、３２ｂが形成されている。
【０２２２】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。
【０２２３】
積層膜が形成された開口部３２ａ、３２ｂ内には、例えばＮｉより成る部分電極３４ａ、３４ｂが形成されている。部分電極３４ａ、３４ｂは、貫通電極５４ａ、５４ｂの一部を構成するものである。
【０２２４】
部分電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０２２５】
支持基板１０及び絶縁膜には、引き出し電極２６ｃ、２６ｄに達する貫通孔４２ａ、４２ｂが形成されている。
【０２２６】
貫通孔４２ａ、４２ｂ内及び支持基板１０の下面側（キャパシタ部２０ａが形成されている側とは反対側の面）には、例えば樹脂より成る絶縁膜４４が形成されている。
【０２２７】
絶縁膜１２及び絶縁膜４４には、引き出し電極２６ｃ、２６ｄに達する貫通孔４６ａ、４６ｂが形成されている。
【０２２８】
開口部４６ａ、４６ｂ内における引き出し電極２６ｃ、２６ｄの下面側（部分電極３４ａ、３４ｂに接する側とは反対側）には、水素又は水分の拡散を防止する導電性バリア膜４８が形成されている。
【０２２９】
絶縁膜４４及び導電性バリア膜４８が形成された貫通孔内には、例えばＮｉより成る部分電極５０ａ、５０ｂが形成されている。部分電極５０ａ、５０ｂは、貫通電極５４ａ、５４ｂの一部を構成するものである。部分電極３４ａと部分電極５４ａとにより貫通電極５４ａが構成されている。また、部分電極３４ｂと部分電極５４ｂとにより貫通電極５４ｂが構成されている。
【０２３０】
部分電極５０ａ、５０ｂの下面側（導電性バリア膜４８に接する面とは反対側）には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ５２が形成されている。
【０２３１】
こうして本実施形態による薄膜キャパシタ４が構成されている。
【０２３２】
本実施形態による薄膜キャパシタは、例えば回路基板（図示せず）とＬＳＩ（図示せず）との間に設けられる。薄膜キャパシタを回路基板とＬＳＩとの間に設ければ、ＬＳＩとキャパシタ部２０ａとの間のインダクタンスを極めて小さくすることが可能となる。このため、本実施形態によれば、電源電圧変動や高周波ノイズ等をより確実に除去することが可能となる。
【０２３３】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図１５乃至図１７を用いて説明する。図１５乃至図１７は、本実施形態による薄膜キャパシタを示す工程断面図である。
【０２３４】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する工程から、部分電極３４ａ、３４ｂ上に半田バンプ３６を成形する工程までは、図１０（ａ）乃至図１３（ｂ）に示す第３実施形態による薄膜キャパシタの製造方法と同様であるので、説明を省略する（図１５（ａ）参照）。
【０２３５】
次に、支持基板１０の表面側（保護膜３０、半田バンプ３６等が形成されている面側）を、例えば粘着テープ（図示せず）を用いて図示しない台座（保持基板）に接着する。かかる粘着テープとしては、例えばＵＶテープを用いる。ＵＶテープとは、接着時には強力な接着力を有し、紫外線（ＵＶ）を照射すると粘着力が急激に弱くなる性質を有する粘着テープである。
【０２３６】
次に、例えばバックグラインダを用い、支持基板１０の厚さが５０μｍ程度になるまで、支持基板１０の裏面側（キャパシタ部２０ａ等が形成されている面とは反対側の面）を研磨する（図１５（ｂ）参照）。
【０２３７】
次に、スピンコート法により、支持基板１０の裏面側にフォトレジスト膜を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、貫通孔４２ａ、４２ｂ（図１５（ｃ）参照）を形成するための開口部がフォトレジスト膜に形成される。
【０２３８】
次に、フォトレジスト膜をマスクとし、絶縁膜１２をエッチングストッパとして、支持基板１０をウエットエッチングすることにより、貫通孔４２ａ、４２ｂを形成する。エッチング液としては、例えばフッ酸と硝酸とを混合溶液を用いる。貫通孔４２ａ、４２ｂの直径は、例えば１００μｍ程度とする。貫通孔４２ａ、４２ｂのピッチは、例えば２５０μｍ程度とする（図１５（ｃ）参照）。
【０２３９】
次に、スピンコート法により、支持基板１０の裏面側に例えばエポキシ樹脂を塗布する。この後、熱処理を行うことによりエポキシ樹脂を硬化させる。こうして、エポキシ樹脂より成る絶縁膜４４が形成される（図１６（ａ）参照）。
【０２４０】
次に、例えばＡｒＦエキシマレーザを用い、絶縁膜４４に貫通孔４６ａを形成する。貫通孔４６ａの直径は、例えば７０μｍ程度とする。この際、貫通孔４６ａ内に露出する絶縁膜１２も除去される（図１６（ｂ）参照）。
【０２４１】
次に、支持基板１０の裏面側に、スパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば膜厚２００ｎｍの非晶質のＴａＳｉＮ膜を形成する。
【０２４２】
次に、イオンミリングにより、支持基板１０の裏面側と貫通孔４６ａ、４６ｂの側面とに存在している導電性バリア膜を除去する。こうして、貫通孔４６ａ、４６ｂ内における引き出し電極２６ｃ、２６ｄの下面側に、導電性バリア膜４８が形成される（図１６（ｃ）参照）。
【０２４３】
次に、例えばスパッタリング法により、支持基板の裏面側に、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜を形成する。かかる積層膜は、密着層として機能する。また、かかる積層膜は、後工程で電気めっきを行う際にシード層としても機能する。
【０２４４】
次に、全面に、スピンコート法により、支持基板１０の裏面側に、フォトレジスト膜（図示せず）を形成する。
【０２４５】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、部分電極５０ａ、５０ｂを形成するためのものである。
【０２４６】
次に、電気めっき法により、開口部内に、例えばＮｉより成る部分電極５０ａ、５０ｂを形成する。部分電極３４ａと部分電極５０ａとにより貫通電極５４ａが構成される。また、部分電極３４ｂと部分電極５０ｂとにより貫通電極５４ｂが構成される。
【０２４７】
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ５２を形成する。この後、フォトレジスト膜を剥離する。
【０２４８】
次に、Ｃｕ膜及びＴｉ膜より成る積層膜をウエットエッチングにより除去する。
【０２４９】
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
【０２５０】
こうして本実施形態による薄膜キャパシタが製造される（図１７参照）。
【０２５１】
（評価結果）
本実施形態による薄膜キャパシタの評価結果について説明する。
【０２５２】
図２２に示す提案されている薄膜キャパシタでは、上述したように、単位面積当たりの静電容量は５μＦ／ｃｍ２程度であった。
【０２５３】
これに対し、本実施形態による薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、８μＦ／ｃｍ２であった。
【０２５４】
これらのことから、本実施形態によれば、単位面積当たりの静電容量の大きい薄膜キャパシタを実現し得ることが分かる。本実施形態において単位面積当たりの静電容量の大きい薄膜キャパシタが得られるのは、キャパシタ電極１８の上方及び下方にキャパシタ電極１４、４０が形成されているため、キャパシタ電極１８とキャパシタ電極１４、４０とが対向する総面積が大きくなるためである。
【０２５５】
また、提案されている薄膜キャパシタでは、上述したように、絶縁抵抗は、印加電圧１．５Ｖにおいて約５０ＭΩであった。
【０２５６】
これに対し、本実施形態による薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて１０ＧΩ以上であった。
【０２５７】
これらのことから、本実施形態によれば、絶縁抵抗の極めて高い薄膜キャパシタを実現し得ることが分かる。
【０２５８】
また、図２２に示す提案されている薄膜キャパシタでは、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＭΩであった。なお、ＰＣＢＴ試験の条件は、上述したように、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
【０２５９】
これに対し、本実施形態による薄膜キャパシタについて、ＰＣＢＴ試験を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１０ＭΩであった。なお、ＰＣＢＴ試験の条件は、提案されている薄膜キャパシタに対するＰＣＢＴ試験の条件と同様に、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
【０２６０】
これらのことから、本実施形態によれば、電気的特性の劣化を著しく抑制し得ることが分かる。
【０２６１】
［第５実施形態］
本発明の第５実施形態による電子装置を図１８を用いて説明する。図１８は、本実施形態による電子装置を示す断面図である。図１乃至図１７に示す第１乃至第４実施形態による薄膜キャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２６２】
本実施形態による電子装置（キャパシタ内蔵パッケージ）は、上述した第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が用いられていることに主な特徴がある。
【０２６３】
パッケージ基板（回路基板）５５には、配線（図示せず）等が形成されている。パッケージ基板５５の下面側には、ピン５６が設けられている。ピン５６は、本実施形態による電子装置を他の回路基板（図示せず）に実装する際に、かかる他の回路基板と本実施形態による電子装置とを電気的に接続するためのものである。かかるピン５６は、パッケージ基板５５に形成された配線に電気的に接続されている。パッケージ基板５５の上面側及び下面側には、それぞれ複数の電極（図示せず）が設けられている。かかる電極は、パッケージ基板５５に形成された配線等に電気的に接続されている。
【０２６４】
パッケージ基板５５上には、ＬＳＩ（半導体素子）５８が実装されている。パッケージ基板５５に形成された電極とＬＳＩ５８に形成された電極（図示せず）とは、半田バンプ６０を介して電気的に接続されている。パッケージ基板５５とＬＳＩ５８との隙間には、アンダーフィル剤６２が充填されている。
【０２６５】
ＬＳＩ５８が実装されたパッケージ基板５５上には、ＬＳＩ５８を囲むように、フレーム６４が設けられている。
【０２６６】
ＬＳＩ５８上には、サーマルコンパウンド６６、即ち、熱伝導性グリースが塗布されている。
【０２６７】
サーマルコンパウンド６６が塗布されたＬＳＩ５８上には、放熱板６８が設けられている。
【０２６８】
一方、パッケージ基板５５の下面側には、上述した第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が実装されている。薄膜キャパシタ２の電極３４ａ、３４ｂとパッケージ基板５５の電極とは、半田バンプ３６を介して電気的に接続されている。薄膜キャパシタ２は、アンダーフィル剤７０により覆われている。
【０２６９】
こうして、本実施形態による電子装置（キャパシタ内蔵パッケージ）が構成されている。
【０２７０】
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ２が用いられているため、電気的特性が良好で信頼性の高い電子装置を提供することができる。
【０２７１】
［第６実施形態］
本発明の第６実施形態による電子装置を図１９を用いて説明する。図１９は、本実施形態による電子装置を示す断面図である。図１乃至図１８に示す第１乃至第５実施形態による薄膜キャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２７２】
本実施形態による電子装置（キャパシタ内蔵パッケージ）は、上述した第４実施形態による薄膜キャパシタ４が用いられていることに主な特徴がある。
【０２７３】
パッケージ基板（回路基板）７０には、配線（図示せず）等が形成されている。パッケージ基板７０の上面側及び下面側には、それぞれ複数の電極（図示せず）が設けられている。かかる電極は、パッケージ基板７０に形成された配線等に電気的に接続されている。パッケージ基板７０に形成された電極には、半田バンプ７２が形成されている。半田バンプ７２は、本実施形態による電子装置を他の回路基板（図示せず）に実装する際に、かかる他の回路基板と本実施形態による電子装置とを電気的に接続するためのものである。
【０２７４】
パッケージ基板７０上には、上述した第４実施形態による薄膜キャパシタ４が実装されている。薄膜キャパシタ４は、インターポーザとして機能するものである。薄膜キャパシタ４に形成された貫通電極５４ａ、５４ｂ（図１４参照）と、パッケージ基板７０に形成された電極（図示せず）とは、半田バンプ５２を介して電気的に接続されている。
【０２７５】
薄膜キャパシタ４上には、ＬＳＩ（半導体素子）５８が実装されている。薄膜キャパシタ４に形成された貫通電極５４ａ、５４ｂ（図１４参照）とＬＳＩ５８に形成された電極（図示せず）とは、半田バンプ３６を介して電気的に接続されている。
【０２７６】
パッケージ基板７０上には、パッケージ基板７０と薄膜キャパシタ４との隙間、及び、薄膜キャパシタ４とＬＳＩ５８との隙間を埋めるように、アンダーフィル剤が充填されている。
【０２７７】
薄膜キャパシタ４及びＬＳＩ５８が実装されたパッケージ基板７０上には、薄膜キャパシタ４及びＬＳＩ５８を囲むようにフレーム６４が設けられている。
【０２７８】
ＬＳＩ５８上には、サーマルコンパウンド６６、即ち、熱伝導性グリースが塗布されている。
【０２７９】
サーマルコンパウンド６６が塗布されたＬＳＩ５８上には、放熱板６８が設けられている。
【０２８０】
こうして、本実施形態による電子装置（キャパシタ内蔵パッケージ）が構成されている。
【０２８１】
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ４が用いられているため、電気的特性が良好で信頼性の高い電子装置を提供することができる。
【０２８２】
［第７実施形態］
本発明の第７実施形態による回路基板を図２０を用いて説明する。図２０は、本実施形態による回路基板を示す断面図である。なお、図２０は、本実施形態による回路基板７４上にＬＳＩ５８が実装されている状態を示している。図１乃至図１９に示す第１乃至第６実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２８３】
本実施形態による回路基板（キャパシタ内蔵基板）は、第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が内蔵されていることに主な特徴がある。
【０２８４】
図２０に示すように、本実施形態による回路基板は、樹脂層７６と、所定の形状にパターニングされた配線層７８とを、交互に積層することにより形成されている。
【０２８５】
樹脂層７６には、上述した第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が埋め込まれている。
【０２８６】
薄膜キャパシタ２は、樹脂層７６に埋め込まれたビア８０及び半田バンプ８２を介して、ＬＳＩ５８の電子回路（図示せず）に電気的に接続されている。また、樹脂層７６に埋め込まれた配線７８は、ビア８０及び半田バンプ８２を介して、ＬＳＩ５８の電子回路（図示せず）に電気的に接続されている。
【０２８７】
こうして、本実施形態による回路基板（キャパシタ内蔵基板）７４が構成されている。
【０２８８】
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ２が埋め込まれているため、電気的特性が良好で信頼性の高い回路基板７４を提供することができる。
【０２８９】
［第８実施形態］
本発明の第８実施形態による回路基板を図２１を用いて説明する。図２１は、本実施形態による回路基板を示す断面図である。なお、図２１は、本実施形態による回路基板８４上にＬＳＩ５８が実装されている状態を示している。図１乃至図２０に示す第１乃至第７実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２９０】
本実施形態による回路基板（薄膜キャパシタ内蔵基板）は、第４実施形態のいずれかによる薄膜キャパシタ４が内蔵されていることに主な特徴がある。
【０２９１】
図２１に示すように、本実施形態による回路基板８４は、樹脂層７６と、所定の形状にパターニングされた配線層７８とを、交互に積層することにより構成されている。
【０２９２】
樹脂層７６には、上述した第４実施形態による薄膜キャパシタ４が埋め込まれている。
【０２９３】
樹脂層７６に埋め込まれた配線７８は、樹脂層に埋め込まれたビア８０、薄膜キャパシタ４の貫通電極５４ａ、５４ｂ（図１４参照）及び半田バンプ８２を介して、ＬＳＩ５８に電気的に接続されている。
【０２９４】
こうして、本実施形態による回路基板（薄膜キャパシタ内蔵基板）８４が構成されている。
【０２９５】
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ４が埋め込まれているため、電気的特性が良好で信頼性の高い回路基板８４を提供することができる。
【０２９６】
［第９実施形態］
本発明の第９実施形態による薄膜キャパシタ及びその製造方法を図２２乃至図２５を用いて説明する。図２２は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図２１に示す第１乃至第８実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２９７】
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図２２を用いて説明する。
【０２９８】
本実施形態による薄膜キャパシタは、水素又は水分の拡散を防止する導電性バリア膜８６ａ、８６ｂがキャパシタ電極１４、１８上にそれぞれ形成されており、かかる導電性バリア膜８６ａ、８６ｂを介して外部接続用電極３４ａ、３４ｂがキャパシタ電極１４、１８にそれぞれ電気的に接続されていることに主な特徴がある。
【０２９９】
図２２に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
【０３００】
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
【０３０１】
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
【０３０２】
キャパシタ電極１４上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
【０３０３】
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
【０３０４】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
【０３０５】
開口部１９内におけるキャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜８６ａが形成されている。また、キャパシタ電極１６上には、水素又は水分の拡散を防止する導電性バリア膜８６ｂが形成されている。導電性バリア膜８６ａと導電性バリア膜８６ｂとは、同一導電膜をパターニングすることにより形成したものである。導電性バリア膜８６ａ、８６ｂとしては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜８６ａ、８６ｂの材料としてＩｒＯ２膜を用いているのは、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜８６ａ、８６ｂの膜厚は、例えば５０ｎｍ程度とする。
【０３０６】
本実施形態において、導電性バリア膜８６ａと導電性バリア膜８６ｂとを同一導電膜により構成しているのは、以下のような理由によるものである。即ち、導電性バリア膜８６ａ、８６ｂの材料として用いられているＩｒＯ２膜は、水素や水分の拡散を防止する機能が非常に優れている一方、内部応力が非常に大きい。このため、導電性バリア膜８６ａと導電性バリア膜８６ｂとを別個の工程で複数層形成した場合には、キャパシタ部２０に大きなストレスが加わり、膜の剥がれ等の問題が生ずる虞がある。本実施形態では、後述するように、全面に導電性バリア膜８６を形成し（図２３（ｄ）参照）、この後、導電性バリア膜８６をパターニングすることにより、導電性バリア膜８６ａと導電性バリア膜８６ｂとを形成するため（図２４（ａ）参照）、キャパシタ部２０に大きなストレスが加わるのを防止することができ、膜の剥がれ等の問題が生ずるのを防止することができる。
【０３０７】
導電性バリア膜８６ａ、８６ｂ上には、導電膜８８ａ、８８ｂが形成されている。かかる導電膜８８ａ、８８ｂは、保護膜３０をエッチングして開口部３２ａ、３２ｂを形成する際に導電性バリア膜８６ａ、８６ｂまでもがエッチング除去されるのを防止するためのものである。導電性バリア膜８６ａ、８６ｂがエッチング除去されないため、水素又は水分の拡散を導電性バリア膜８６ａ、８６ｂにより十分に防止することが可能となる。
【０３０８】
導電性バリア膜８６ａと導電膜８８ａとにより導電層９０ａが構成されている。導電性バリア膜８６ｂと導電膜８８ｂとにより導電層９０ｂが構成されている。
【０３０９】
キャパシタ部２０、導電層９０ａ及び導電層９０ｂが形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０３１０】
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
【０３１１】
保護膜３０及び絶縁性バリア膜２８には、導電層９０ａに達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電層９０ｂに達する開口部３２ｂが形成されている。
【０３１２】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
【０３１３】
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
【０３１４】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０３１５】
こうして本実施形態による薄膜キャパシタが構成されている。
【０３１６】
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極１４、１８上に水素又は水分の拡散を防止する導電性バリア膜８６ａ、８６ｂがそれぞれ形成されており、かかる導電性バリア膜８６ａ、８６ｂを介して外部接続用電極３４ａ、３４ｂがキャパシタ電極１４、１８にそれぞれ電気的に接続されていることに主な特徴がある。
【０３１７】
本実施形態によれば、導電性バリア膜８６ａ、８６ｂを介して外部接続用電極３４ａ、３４ｂがキャパシタ電極１４、１８にそれぞれ電気的に接続されているため、外部接続用電極３４ａ、３４ｂを介して水素や水分がキャパシタ誘電体膜１６に達するのを防止することができる。
【０３１８】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図２３乃至図２５を用いて説明する。図２３乃至図２５は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
【０３１９】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
【０３２０】
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【０３２１】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【０３２２】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
【０３２３】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
【０３２４】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する（図２３（ａ）参照）。
【０３２５】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【０３２６】
次に、フォトリソグラフィ技術を用い、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図２３（ｂ）参照）。
【０３２７】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
【０３２８】
次に、図２３（ｃ）に示すように、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜８６を形成する。かかる導電性バリア膜８６としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
【０３２９】
次に、全面に、例えばスパッタリング法により、導電膜８８を形成する。かかる導電膜８８としては、例えば膜厚５０ｎｍのＡｕ膜又はＩｒ膜を形成する。こうして、導電性バリア膜８６と導電膜８８とから成る積層膜９０が構成される（図２３（ｄ）参照）。
【０３３０】
次に、フォトリソグラフィ技術を用い、積層膜９０をパターニングする。こうして、開口部１９内におけるキャパシタ電極１４上に、積層膜９０より成る導電層９０ａが形成される。また、キャパシタ電極１８上に、積層膜９０より成る導電層９０ｂが形成される（図２４（ａ）参照）。
【０３３１】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図２４（ｂ）参照）。
【０３３２】
次に、図２４（ｃ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
【０３３３】
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する。
【０３３４】
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図２４（ｄ）参照）。
【０３３５】
次に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層してなる積層膜（図示せず）を形成する。かかる積層膜は、密着層として機能する。また、かかる積層膜は、後工程で電気めっき法により外部接続用電極３４ａ、３４ｂを形成する際にシード層としても機能する。
【０３３６】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
【０３３７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、外部接続用電極３４ａ、３４ｂを形成するためのものである。導電性バリア膜８６ａ、８６ｂ上に導電膜８８ａ、８８ｂが形成されているため、開口部３２ａ、３２ｂを形成する際に導電性バリア膜８６ａ、８６ｂまでもがエッチング除去されるのを防止することができる。導電性バリア膜８６ａ、８６ｂがエッチング除去されるのを防止することができるため、水素又は水分の拡散を導電性バリア膜８６ａ、８６ｂにより十分に防止することが可能となる。
【０３３８】
導電性バリア膜８６ａと導電膜８８ａとにより導電層９０ａが構成されている。導電性バリア膜８６ｂと導電膜８８ｂとにより導電層９０ｂが構成されている。
【０３３９】
次に、電気めっき法により、開口部３４ａ、３４ｂ内に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
【０３４０】
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
【０３４１】
次に、外部接続用電極３４ａ、３４ｂの周囲に露出している積層膜をウエットエッチングにより除去する。
【０３４２】
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
【０３４３】
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
【０３４４】
こうして本実施形態による薄膜キャパシタが製造される（図２５参照）。
【０３４５】
本実施形態による半導体装置の製造方法は、導電性バリア膜８６ａと導電性バリア膜８６ｂとを同一導電膜８６により形成することに主な特徴がある。
【０３４６】
導電性バリア膜８６ａ、８６ｂとして用いられているＩｒＯ２膜は、上述したように、水素や水分の拡散を防止する機能が非常に優れている一方、内部応力が非常に大きい。このため、導電性バリア膜８６ａと導電性バリア膜８６ｂとを別個の工程で複数層形成した場合には、キャパシタ部２０に大きなストレスが加わり、膜の剥がれ等の問題が生ずる虞がある。本実施形態では、全面に導電性バリア膜８６を形成し、この後、導電性バリア膜８６をパターニングすることにより、導電性バリア膜８６ａと導電性バリア膜８６ｂとを形成するため、導電性バリア膜８６は１層のみ形成すればよい。形成すべき導電性バリア膜８６が１層のみでよいため、キャパシタ部２０に過度のストレスが加わるのを防止することができ、膜の剥がれ等の問題が生ずるのを防止することができる。
【０３４７】
また、本実施形態による半導体装置の製造方法は、導電性バリア膜８６ａ、８６ｂ上に導電膜８８ａ、８８ｂを形成することにも主な特徴の一つがある。
【０３４８】
本実施形態によれば、導電性バリア膜８６ａ、８６ｂ上に導電膜８８ａ、８８ｂを形成するため、開口部３２ａ、３２ｂを形成する際に導電性バリア膜８６ａ、８６ｂまでもがエッチング除去されるのを防止することができる。本実施形態によれば、導電性バリア膜８６ａ、８６ｂがエッチング除去されるのを防止することができるため、水素又は水分の拡散を導電性バリア膜８６ａ、８６ｂにより十分に防止することが可能となる。
【０３４９】
［第１０実施形態］
本発明の第１０実施形態による薄膜キャパシタ及びその製造方法を図２６乃至図２８を用いて説明する。図２６は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図２５に示す第１乃至第９実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０３５０】
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図２６を用いて説明する。
【０３５１】
本実施形態による薄膜キャパシタは、キャパシタ電極（下部電極）１４上に導電性バリア膜９２が形成されており、キャパシタ電極（上部電極）１８上に導電性バリア膜９２と別個の導電性バリア膜９４が形成されており、更に、キャパシタ電極（下部電極）１４とキャパシタ誘電体膜１６との間に導電性バリア膜９２が存在していることに主な特徴がある。
【０３５２】
図２６に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
【０３５３】
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
【０３５４】
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
【０３５５】
キャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜９２が形成されている。導電性バリア膜９２としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９２の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９２の膜厚は、例えば５０ｎｍ程度とする。
【０３５６】
導電性バリア膜９２上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
【０３５７】
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。
【０３５８】
キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜９４が形成されている。導電性バリア膜９４としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９４の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９４の膜厚は、例えば５０ｎｍ程度とする。
【０３５９】
導電性バリア膜９４、キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
【０３６０】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
【０３６１】
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０３６２】
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
【０３６３】
保護膜３０及び絶縁性バリア膜２８には、導電性バリア膜９２に達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電性バリア膜９４に達する開口部３２ｂが形成されている。
【０３６４】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
【０３６５】
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
【０３６６】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０３６７】
こうして本実施形態による薄膜キャパシタが構成されている。
【０３６８】
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極（下部電極）１４上に導電性バリア膜９２が形成されており、キャパシタ電極（上部電極）１８上に導電性バリア膜９２と別個の導電性バリア膜９４が形成されており、更に、キャパシタ電極（下部電極）１４とキャパシタ誘電体膜１６との間に導電性バリア膜９２が存在していることに主な特徴がある。
【０３６９】
本実施形態によれば、外部接続用電極３４ａ、３４ｂとキャパシタ電極１４、１８との間に導電性バリア膜９２、９４が存在しているため、外部接続用電極３４ａ、３４ｂを介して外部から浸入する水素や水分がキャパシタ電極１４、１８に達するのを防止することができる。しかも、本実施形態によれば、導電性バリア膜９２がキャパシタ電極１４とキャパシタ誘電体膜１６との間に存在しているため、水素や水分がキャパシタ電極１４に達したとしても、キャパシタ電極１４からキャパシタ誘電体膜１６に水素や水分が達するのを、キャパシタ電極１４とキャパシタ誘電体膜１６との間に存在する導電性バリア膜９２により防止することができる。
【０３７０】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図２７及び図２８を用いて説明する。図２７及び図２８は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
【０３７１】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
【０３７２】
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【０３７３】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【０３７４】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
【０３７５】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９２を形成する。かかる導電性バリア膜９２としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
【０３７６】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
【０３７７】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
【０３７８】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９４を形成する。かかる導電性バリア膜９４としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する（図２７（ａ）参照）。
【０３７９】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【０３８０】
次に、フォトリソグラフィ技術を用い、導電性バリア膜９４、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、導電性バリア膜９４、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図２７（ｂ）参照）。
【０３８１】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
【０３８２】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図２７（ｃ）参照）。
【０３８３】
次に、図２７（ｄ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
【０３８４】
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する。
【０３８５】
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図２８（ａ）参照）。
【０３８６】
この後の半導体装置の製造方法は、図２５を用いて上述した第９実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０３８７】
こうして本実施形態による薄膜キャパシタが製造される（図２８（ｂ）参照）。
【０３８８】
［第１１実施形態］
本発明の第１１実施形態による薄膜キャパシタ及びその製造方法を図２９乃至図３１を用いて説明する。図２９は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図２８に示す第１乃至第１０実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０３８９】
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図２９を用いて説明する。
【０３９０】
本実施形態による薄膜キャパシタは、導電性バリア膜９２上に更に導電膜９６が形成されていることに主な特徴がある。
【０３９１】
図２９に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
【０３９２】
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
【０３９３】
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
【０３９４】
キャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜９２が形成されている。導電性バリア膜９２としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９２の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９２の膜厚は、例えば５０ｎｍ程度とする。
【０３９５】
導電性バリア膜９２上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
【０３９６】
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。
【０３９７】
キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜９４が形成されている。導電性バリア膜９４としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９４の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９４の膜厚は、例えば５０ｎｍ程度とする。
【０３９８】
導電性バリア膜９４上には、導電膜９６が形成されている。かかる導電膜９６は、保護膜３０をエッチングして開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止するためのものである。導電性バリア膜９４がエッチング除去されないため、水素又は水分の拡散を導電性バリア膜９４により十分に防止することが可能となる。
【０３９９】
導電性バリア膜９４と導電膜９６とにより積層膜９８が構成されている。
【０４００】
積層膜９８、キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
【０４０１】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
【０４０２】
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０４０３】
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
【０４０４】
保護膜３０及び絶縁性バリア膜２８には、導電性バリア膜９２に達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電性バリア膜９４に達する開口部３２ｂが形成されている。
【０４０５】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
【０４０６】
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
【０４０７】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０４０８】
こうして本実施形態による薄膜キャパシタが構成されている。
【０４０９】
本実施形態による薄膜キャパシタは、上述したように、導電性バリア膜９２上に更に導電膜９６が形成されていることに主な特徴がある。本実施形態によれば、導電性バリア膜９４上に導電膜９６が更に形成されているため、保護膜３０をエッチングして開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９４により防止することが可能となる。
【０４１０】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図３０及び図３１を用いて説明する。図３０及び図３１は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
【０４１１】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
【０４１２】
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【０４１３】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【０４１４】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
【０４１５】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９２を形成する。かかる導電性バリア膜９２としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
【０４１６】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
【０４１７】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
【０４１８】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９４を形成する。かかる導電性バリア膜９４としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
【０４１９】
次に、全面に、例えばスパッタリング法により、導電膜９６を形成する。かかる導電膜９６としては、例えば膜厚５０ｎｍのＡｕ膜又はＩｒ膜を形成する。こうして、導電性バリア膜９４と導電膜９６とから成る積層膜９８が構成される（図３０（ａ）参照）。
【０４２０】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【０４２１】
次に、フォトリソグラフィ技術を用い、積層膜９８、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、積層膜９８、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図３０（ｂ）参照）。
【０４２２】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
【０４２３】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図３０（ｃ）参照）。
【０４２４】
次に、図３０（ｄ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
【０４２５】
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する。本実施形態では、導電性バリア膜９４上に導電膜９６が更に形成されているため、開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止することができる。
【０４２６】
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図３１（ａ）参照）。
【０４２７】
この後の半導体装置の製造方法は、図２５を用いて上述した第９実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０４２８】
こうして本実施形態による薄膜キャパシタが製造される（図３１（ｂ）参照）。
【０４２９】
本実施形態によれば、導電性バリア膜９４上に導電膜９６が更に形成されているため、開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９４により防止することが可能となる。
【０４３０】
［第１２実施形態］
本発明の第１２実施形態による薄膜キャパシタ及びその製造方法を図３２乃至図３４を用いて説明する。図３２は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図３１に示す第１乃至第１１実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０４３１】
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図３２を用いて説明する。
【０４３２】
本実施形態による薄膜キャパシタは、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されていることに主な特徴がある。
【０４３３】
図３２に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
【０４３４】
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
【０４３５】
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
【０４３６】
キャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜９２ａ、９２ｂが形成されている。導電性バリア膜９２ａ、９２ｂとしては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９２ａ、９２ｂの材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９２ａ、９２ｂの膜厚は、例えば５０ｎｍ程度とする。
【０４３７】
導電性バリア膜９２ｂ上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
【０４３８】
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。
【０４３９】
キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜９４が形成されている。導電性バリア膜９４としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９４の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９４の膜厚は、例えば５０ｎｍ程度とする。
【０４４０】
導電性バリア膜９４上には、導電膜９６ｂが形成されている。かかる導電膜９６ｂは、保護膜３０をエッチングして開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止するためのものである。導電性バリア膜９４がエッチング除去されないため、水素又は水分の拡散を導電性バリア膜９４により十分に防止することが可能となる。
【０４４１】
導電性バリア膜９２ａ上には、導電膜９６ａが形成されている。かかる導電膜９６ａは、保護膜３０をエッチングして開口部３２ａを形成する際に導電性バリア膜９２ａまでもがエッチング除去されるのを防止するためのものである。導電性バリア膜９２ａがエッチング除去されないため、水素又は水分の拡散を導電性バリア膜９２ａにより十分に防止することが可能となる。
【０４４２】
導電性バリア膜９２ａと導電膜９６ａとにより積層膜（導電層）９８ａが構成されている。また、導電性バリア膜９４と導電膜９６ｂとにより積層膜（導電層）９８ｂが構成されている。
【０４４３】
積層膜９８ｂ、キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
【０４４４】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
【０４４５】
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
【０４４６】
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
【０４４７】
保護膜３０及び絶縁性バリア膜２８には、導電膜９６ａに達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電膜９６ｂに達する開口部３２ｂが形成されている。
【０４４８】
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
【０４４９】
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
【０４５０】
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
【０４５１】
こうして本実施形態による薄膜キャパシタが構成されている。
【０４５２】
本実施形態による薄膜キャパシタは、上述したように、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されていることに主な特徴がある。
【０４５３】
本実施形態によれば、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されているため、保護膜３０をエッチングして開口部３２ａ、３２ｂを形成する際に、導電性バリア膜９４がエッチング除去されるのを防止し得るのみならず、導電性バリア膜９２ａがエッチング除去されるのも防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９２ａ、９４により防止することが可能となる。
【０４５４】
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図３３及び図３４を用いて説明する。図３３及び図３４は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
【０４５５】
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
【０４５６】
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
【０４５７】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
【０４５８】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
【０４５９】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９２を形成する。かかる導電性バリア膜９２としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
【０４６０】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
【０４６１】
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
【０４６２】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９４を形成する。かかる導電性バリア膜９４としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する（図３３（ａ）参照）。
【０４６３】
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
【０４６４】
次に、フォトリソグラフィ技術を用い、導電性バリア膜９４、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、導電性バリア膜９４、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図３３（ｂ）参照）。
【０４６５】
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
【０４６６】
次に、全面に、例えばスパッタリング法により、導電膜９６を形成する。かかる導電膜９６としては、例えば膜厚５０ｎｍのＡｕ膜又はＩｒ膜を形成する。こうして、導電性バリア膜９４と導電膜９６とから成る積層膜９８が構成される（図３３（ｃ）参照）。
【０４６７】
次に、フォトリソグラフィ技術を用い、積層膜９８をパターニングする。こうして、導電性バリア膜９２ａと導電膜９６ａとから成る積層膜９８ａが構成される。また、導電性バリア膜９４と導電膜９６ｂとから成る積層膜９８ｂが構成される（図３３（ｄ）参照）。本実施形態では、導電性バリア膜９２ａ、９４上に導電膜９６ａ、９６ｂが更に形成されているため、開口部３２ａ、３２ｂを形成する際に導電性バリア膜９２ａ、９４までもがエッチング除去されるのを防止することができる。
【０４６８】
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図３４（ａ）参照）。
【０４６９】
次に、図３４（ｂ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
【０４７０】
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図３４（ｃ）参照）。
【０４７１】
この後の半導体装置の製造方法は、図２５を用いて上述した第９実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０４７２】
こうして本実施形態による薄膜キャパシタが製造される（図３４（ｂ）参照）。
【０４７３】
本実施形態によれば、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されているため、保護膜３０をエッチングして開口部３２ａ、３２ｂを形成する際に、導電性バリア膜９４がエッチング除去されるのを防止し得るのみならず、導電性バリア膜９２ａがエッチング除去されるのも防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９２ａ、９４により防止することが可能となる。
【０４７４】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０４７５】
例えば、上記実施形態では、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として非晶質膜を用いる場合を説明したが、導電性バリア膜の膜質は非晶質に限定されるものではない。例えば、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として、微結晶より成る多結晶膜、即ち微結晶膜を用いてもよい。より具体的には、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜を、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として用いてもよい。微結晶より成る多結晶膜は、結晶粒どうしの隙間、即ち、結晶粒界が極めて狭いため、水素や水分が結晶粒どうしの隙間を通り抜けにくい。従って、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として微結晶より成る多結晶膜をとして用いた場合にも、水素や水分の拡散を十分に防止することが可能である。
【０４７６】
また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料は、上記実施形態において示した材料に限定されるものではない。例えば、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＩｒＯ２などの酸化物を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＴｉＮやＴａＳｉＮ等の窒化物を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＴｉＣ、ＳｉＣ等の炭化物を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、導電性のダイヤモンドライクカーボン等を用いてもよい。即ち、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、導電性の炭素膜を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＣｏＳｉやＴａＳｉ等のシリサイド（珪化物）を用いてもよい。また、このような材料の複合物を、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として用いてもよい。
【０４７７】
また、上記実施形態では、引き出し電極２６ａ〜２６ｄの材料として、導電性バリア膜、即ち、水素や水分の拡散を防止する機能が高い材料を用いたが、水素や水分の拡散を防止する機能が必ずしも十分に高くない材料を、引き出し電極２６ａ〜２６ｄの材料として用いることも可能である。外部接続用電極３４ａ、３４ｂとキャパシタ電極１４、１８とを引き出し電極２６ａ、２６ｂを用いて接続すれば、外部接続用電極３４ａ、３４ｂと引き出し電極２６ａ、２６ｂとが接続されている箇所と、キャパシタ電極１４、１８と引き出し電極２６ａ、２６ｂとが接続されている箇所との間の距離を十分に大きく設定することができるため、外部接続用電極３４ａ、３４ｂを介して浸入する水素や水分を引き出し電極２６ａ、２６ｂにおいて十分に遮断することが可能なためである。例えば、引き出し電極２６ａ〜２６ｄの材料として、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｗ（タングステン）等の通常の金属を用いた場合にも、使用条件によっては十分なバリア効果が得ることが可能である。
【０４７８】
また、上記実施形態では、絶縁性バリア膜２２、２８として非晶質膜を用いる場合を説明したが、絶縁性バリア膜２２、２８の膜質は非晶質に限定されるものではない。例えば、微結晶より成る多結晶膜、即ち微結晶膜を、絶縁性バリア膜２２、２８として用いてもよい。より具体的には、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜を絶縁性バリア膜２２、２８として用いてもよい。微結晶より成る多結晶膜は、上述したように、結晶粒どうしの隙間、即ち、結晶粒界が極めて狭いため、水素や水分が結晶粒どうしの隙間を通り抜けにくい。従って、微結晶より成る多結晶膜を絶縁性バリア膜２２、２８として用いた場合にも、水素や水分の拡散を防止する絶縁性バリア膜２２、２８を構成することが可能である。
【０４７９】
また、絶縁性バリア膜２２、２８の材料は、上記実施形態で示した材料に限定されるものではない。例えば、酸化アルミニウム、酸化チタン、酸化ジルコニウム、ＢａＳｒＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴＯ）等の酸化物を絶縁性バリア膜２２、２８の材料として用いてもよい。また、絶縁性のダイヤモンドライクカーボン等を絶縁性バリア膜２２、２８の材料として用いてもよい。即ち、絶縁性の炭素膜を絶縁性バリア膜２２、２８として用いてもよい。また、このような材料の複合物を絶縁性バリア膜２２、２８の材料として用いてもよい。
【０４８０】
また、上記実施形態では、キャパシタ誘電体膜１６、３８としてＢＳＴ膜を用いる場合を例に説明したが、キャパシタ誘電体膜１６、３８の材料はＢＳＴ膜に限定されるものではない。他のあらゆる誘電体膜をキャパシタ誘電体膜１６、３８として適宜用いることが可能である。
【０４８１】
例えば、ペロブスカイト型の結晶構造を有する酸化物（ペロブスカイト酸化物）を主成分とする誘電体膜を、キャパシタ誘電体膜１６、３８として広く用いることが可能である。より具体的には、例えば、ＢａＳｒＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴＯ）、ＢａＺｒＴｉＯ３、ＢａＴｉＳｎＯ３等のＢａＴｉＯ３系等のペロブスカイト酸化物を、キャパシタ誘電体膜１６、３８の材料として用いてもよい。また、ＰｂＭｎＮｂＯ３−ＰｂＴｉＯ３（ＰＭＮ−ＰＴ）等のＰｂ系のペロブスカイト酸化物を、キャパシタ誘電体膜１６、３８の材料として用いてもよい。
【０４８２】
また、酸化タンタル、酸化ニオブ、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等の酸化物をキャパシタ誘電体膜１６、３８の材料として用いてもよい。また、Ｔａ、Ｎｂ、Ｈｆ、Ｙ、Ａｌ等の金属を二種類以上含む複合酸化物をキャパシタ誘電体膜１６、３８の材料として用いてもよい。また、このような材料の混合物をキャパシタ誘電体膜１６、３８の材料として用いてもよい。
【０４８３】
また、上記実施形態では、多結晶の誘電体膜をキャパシタ誘電体膜１６、３８として用いる場合を例に説明したが、キャパシタ誘電体膜１６、３８の膜質は多結晶に限定されるものではない。例えば、単結晶の誘電体膜をキャパシタ誘電体膜１６、３８として用いてもよい。単結晶の誘電体膜をキャパシタ誘電体膜１６、３８として用いれば、比誘電率が極めて高いキャパシタ部２０、２０ａを構成することが可能である。また、非晶質の誘電体膜をキャパシタ誘電体膜１６、３８として用いてもよい。非晶質の誘電体膜をキャパシタ誘電体膜１６、３８として用いれば、リーク特性の良好なキャパシタ部を構成することが可能である。また、結晶質と非晶質との混合相の誘電体膜をキャパシタ誘電体膜１６、３８として用いてもよい。
【０４８４】
また、上記実施形態では、キャパシタ電極１４、１８、４０の材料としてＰｔを用いる場合を例に説明したが、キャパシタ電極１４、１８、４０の材料はＰｔに限定されるものではない。例えば、Ｉｒ、Ｒｕ、Ｒｈ等の他の貴金属をキャパシタ電極１４、１８、４０の材料として用いてもよい。貴金属は、酸化しにくく、しかも電気抵抗が低いため、キャパシタ電極１４、１８、４０の材料として適している。また、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＬａＳｒＣｏＯ３等の導電性酸化物を、キャパシタ電極１４、１８、４０の材料として用いてもよい。また、ＡｌＴｉＮ等の導電性窒化物をキャパシタ電極１４、１８、４０の材料として用いてもよい。また、ＴｉＣ等の導電性炭化物をキャパシタ電極１４、１８、４０の材料として用いてもよい。また、Ｃｕ、Ｎｉ等をキャパシタ電極１４、１８、４０の材料として用いてもよい。
【０４８５】
また、上記実施形態では、保護膜３０の材料としてポリイミド樹脂を用いる場合を例に説明したが、保護膜３０の材料はポリイミド樹脂に限定されるものではない。例えば、エポキシ樹脂等の他のあらゆる樹脂を保護膜３０の材料として適宜用いてもよい。また、酸化アルミニウム膜、シリコン酸化膜等を保護膜３０として用いてもよい。また、窒化物や、酸窒化物等を保護膜３０の材料として用いてもよい。また、他の絶縁材料を保護膜３０の材料として適宜用いてもよい。また、このような絶縁材料の混合物を保護膜３０の材料として用いてもよい。また、複数の絶縁膜を積層して成る積層膜を保護膜３０として用いてもよい。これら保護膜３０には、例えばエッチングを行うことにより引き出し電極２６ａ〜２６ｄに達する開口部３２ａ、３２ｂを形成することが可能である。また、保護膜３０として感光性の材料を用いる場合には、保護膜３０に対して露光、現像等を行うことにより、引き出し電極２６ａ〜２６ｄに達する開口部３２ａ、３２ｂを形成することが可能である。
【０４８６】
また、上記実施形態では、支持基板１０としてシリコン基板を用いる場合を例に説明したが、支持基板１０はシリコン基板に限定されるものではない。例えば、ガラス基板を支持基板１０として用いてもよい。また、酸化アルミニウム等より成るセラミックス基板を支持基板１０として用いてもよい。また、モリブデン（Ｍｏ）やタングステン（Ｗ）等より成る金属基板を支持基板１０として用いてもよい。また、エポキシ樹脂等より成る樹脂基板を支持基板１０として用いてもよい。また、このような材料の複合材料を支持基板１０の材料として用いてもよい。
【０４８７】
また、第９乃至第１２実施形態では、導電性バリア膜８６ａ、８６ｂの材料としてＩｒＯ２膜を用いる場合を例に説明したが、導電性バリア膜８６ａ、８６ｂの材料はＩｒＯ２膜に限定されるものではない。他のあらゆる導電性バリア膜８６ａ、８６ｂを適宜用いてもよい。ただし、水素や水分の拡散を防止する機能ができるだけ高い材料を導電性バリア膜８６ａ、８６ｂの材料として用いることが好ましい。水素や水分の拡散を防止する機能が高い材料としては、ＩｒＯ２の他に、例えばＲｕＯ２等の酸化物、ＴｉＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＮｂＳｉＮ等の窒化物、ＴｉＣ、ＳｉＣ等の炭化物、カーボン等を挙げることができる。
【０４８８】
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
前記引き出し電極に接続された外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
（付記２）
付記１記載の薄膜キャパシタにおいて、
前記キャパシタ部及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
ことを特徴とする薄膜キャパシタ。
（付記３）
付記１又は２記載の薄膜キャパシタにおいて、
前記第１のキャパシタ電極、前記キャパシタ誘電体膜及び前記第２のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第１のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
（付記４）
付記１又は２記載の薄膜キャパシタにおいて、
前記第１のキャパシタ電極、前記キャパシタ誘電体膜及び前記第２のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第２のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
（付記５）
付記１乃至４のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ部は、前記第２のキャパシタ電極上に形成された他のキャパシタ誘電体膜と、前記他のキャパシタ誘電体膜上に形成された第３のキャパシタ電極とを更に有し、
前記第１のキャパシタ電極と前記第３のキャパシタ電極とが電気的に接続されている
ことを特徴とする薄膜キャパシタ。
（付記６）
付記１記載の薄膜キャパシタにおいて、
前記キャパシタ部を覆うように形成され、水素又は水分の拡散を防止する第１の絶縁性バリア膜を更に有し、
前記引き出し電極は、前記第１の絶縁性バリア膜上に形成されており、前記第１の絶縁性バリア膜に形成された開口部を介して前記第２のキャパシタ電極に接続されており、
前記第１の絶縁性バリア膜及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する第２の絶縁性バリア膜を更に有し、
前記外部接続用電極は、前記第２の絶縁性バリア膜に形成された開口部を介して前記引き出し電極に接続されている
ことを特徴とする薄膜キャパシタ。
（付記７）
付記１乃至６のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を更に有する
ことを特徴とする薄膜キャパシタ。
（付記８）
付記１乃至７のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、非晶質膜、又は、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
（付記９）
付記１乃至７のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、酸化物、窒化物、炭素、炭化物、珪化物、又は、これらの複合物より成る
ことを特徴とする薄膜キャパシタ。
（付記１０）
付記１乃至９のいずれかに記載の薄膜キャパシタにおいて、
前記絶縁性バリア膜は、非晶質膜、又は、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
（付記１１）
付記１乃至１０のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
（付記１２）
支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
前記引き出し電極に接続された外部接続用電極を形成する工程と
を有することを特徴とする薄膜キャパシタの製造方法。
（付記１３）
付記１２記載の薄膜キャパシタの製造方法において、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を形成する工程を更に有する
ことを特徴とする薄膜キャパシタの製造方法。
（付記１４）
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
前記回路基板に実装された半導体素子と
を有することを特徴とする電子装置。
（付記１５）
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタと、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
を有することを特徴とする電子装置。
（付記１６）
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
（付記１７）
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
（付記１８）
支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、
前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、
前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
（付記１９）
付記１８記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜及び前記第２のキャパシタ電極に第３の開口部が形成されており、
前記第１の導電性バリア膜は、前記第３の開口部内における前記第１のキャパシタ電極上に形成されている
ことを特徴とする薄膜キャパシタ。
（付記２０）
付記１８又は１９記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜と前記第２の導電性バリア膜とは、同一導電膜より成る
ことを特徴とする薄膜キャパシタ。
（付記２１）
付記１８乃至２０のいずれかに記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜上に形成された第１の導電膜と、
前記第２の導電性バリア膜上に形成された第２の導電膜とを更に有し、
前記第１の外部接続用電極は、前記第１の導電膜に接続されており、
前記第２の外部接続用電極は、前記第２の導電膜に接続されている
ことを特徴とする薄膜キャパシタ。
（付記２２）
支持基板上に形成された、第１のキャパシタ電極と、
前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、
前記第１の導電性バリア膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極と、
前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、
前記第１のキャパシタ電極上及び前記第２のキャパシタ電極上に形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
（付記２３）
付記２２記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜上又は前記第２の導電性バリア膜上に形成された導電膜を更に有する
ことを特徴とする薄膜キャパシタ。
（付記２４）
付記１８乃至２３のいずれかに記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜及び前記第２の導電性バリア膜は、ＩｒＯ２より成る
ことを特徴とする薄膜キャパシタ。
（付記２５）
付記１８乃至２４のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
（付記２６）
支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成するとともに、前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、
前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように絶縁膜を形成する工程と、
前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
（付記２７）
支持基板上に、第１のキャパシタ電極を形成する工程と、
前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成する工程と、
前記第１の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に、前記第２のキャパシタ電極を形成する工程と、
前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、
前記第１の導電性バリア膜上及び前記第２の導電性バリア膜上に絶縁膜を形成する工程と、
前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、前記絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
【図面の簡単な説明】
【０４８９】
【図１】本発明の第１実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図２】本発明の第１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。
【図５】本発明の第２実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図６】本発明の第２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図７】本発明の第２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図８】本発明の第２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。
【図９】本発明の第３実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図１０】本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図１１】本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図１２】本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。
【図１３】本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その４）である。
【図１４】本発明の第４実施形態による薄膜キャパシタを示す断面図である。
【図１５】本発明の第４実施形態による薄膜キャパシタを示す工程断面図（その１）である。
【図１６】本発明の第４実施形態による薄膜キャパシタを示す工程断面図（その２）である。
【図１７】本発明の第４実施形態による薄膜キャパシタを示す工程断面図（その３）である。
【図１８】本発明の第５実施形態による電子装置を示す断面図である。
【図１９】本発明の第６実施形態による電子装置を示す断面図である。
【図２０】本発明の第７実施形態による回路基板を示す断面図である。
【図２１】本発明の第８実施形態による回路基板を示す断面図である。
【図２２】本発明の第９実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図２３】本発明の第９実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図２４】本発明の第９実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図２５】本発明の第９実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。
【図２６】本発明の第１０実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図２７】本発明の第１０実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図２８】本発明の第１０実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図２９】本発明の第１１実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図３０】本発明の第１１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図３１】本発明の第１１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図３２】本発明の第１２実施形態による薄膜キャパシタを示す断面図及び平面図である。
【図３３】本発明の第１２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。
【図３４】本発明の第１２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。
【図３５】提案されている薄膜キャパシタを示す断面図である。
【符号の説明】
【０４９０】
１０…支持基板
１２…絶縁膜
１４…キャパシタ電極
１５、１５ａ…開口部
１６…キャパシタ誘電体膜
１７、１７ａ…開口部
１８…キャパシタ電極
１９、１９ａ…開口部
２０、２０ａ…キャパシタ部
２２…絶縁性バリア膜
２４ａ、２４ｂ…開口部
２６ａ〜２６ｄ…引き出し電極
２８…絶縁性バリア膜
３０…保護膜
３２ａ、３２ｂ…開口部
３４ａ、３４ｂ…外部接続用電極、部分電極
３６…半田バンプ
３８…キャパシタ誘電体膜
３９、３９ａ…開口部
４０…キャパシタ電極
４１、４１ａ…開口部
４２ａ、４２ｂ…貫通孔
４４…絶縁膜
４６…貫通孔
４８…導電性バリア膜
５０ａ、５０ｂ…部分電極
５２…半田バンプ
５４ａ、５４ｂ…貫通電極
５５…パッケージ基板、回路基板
５６…ピン
５８…ＬＳＩ
６０…半田バンプ
６２…アンダーフィル剤
６４…フレーム
６６…サーマルコンパウンド
６８…放熱板
７０…パッケージ基板、回路基板
７２…半田バンプ
７４…回路基板
７６…樹脂層
７８…配線層
８０…ビア
８２…半田バンプ
８４…回路基板
８６…導電性バリア膜
８８…導電膜
９０ａ、９０ｂ…導電層
９２、９２ａ、９２ｂ…導電性バリア膜
９４…導電性バリア膜
９６、９６ａ、９６ｂ…導電膜
９８ａ、９８ｂ…積層膜、導電層
１１０…シリコン基板
１１２…シリコン酸化膜
１１４…キャパシタ電極
１１６…キャパシタ誘電体膜
１１８…キャパシタ電極
１２０…キャパシタ部
１２２…絶縁性バリア膜
１３０…保護膜
１３２ａ、１３２ｂ…開口部
１３４ａ、１３４ｂ…外部接続用電極
１３６…半田バンプ
【図１】
2007173386.tif 000003
【図２】
2007173386.tif 000004
【図３】
2007173386.tif 000005
【図４】
2007173386.tif 000006
【図５】
2007173386.tif 000007
【図６】
2007173386.tif 000008
【図７】
2007173386.tif 000009
【図８】
2007173386.tif 000010
【図９】
2007173386.tif 000011
【図１０】
2007173386.tif 000012
【図１１】
2007173386.tif 000013
【図１２】
2007173386.tif 000014
【図１３】
2007173386.tif 000015
【図１４】
2007173386.tif 000016
【図１５】
2007173386.tif 000017
【図１６】
2007173386.tif 000018
【図１７】
2007173386.tif 000019
【図１８】
2007173386.tif 000020
【図１９】
2007173386.tif 000021
【図２０】
2007173386.tif 000022
【図２１】
2007173386.tif 000023
【図２２】
2007173386.tif 000024
【図２３】
2007173386.tif 000025
【図２４】
2007173386.tif 000026
【図２５】
2007173386.tif 000027
【図２６】
2007173386.tif 000028
【図２７】
2007173386.tif 000029
【図２８】
2007173386.tif 000030
【図２９】
2007173386.tif 000031
【図３０】
2007173386.tif 000032
【図３１】
2007173386.tif 000033
【図３２】
2007173386.tif 000034
【図３３】
2007173386.tif 000035
【図３４】
2007173386.tif 000036
【図３５】
2007173386.tif 000037