(57)【要約】【課題】出力共振信号電流が増大する振動子およびその振動子の製作方法を提供する。【解決手段】振動子が、２つの容量結合した電極（１、２）から成る。一方の電極を、ｐ型ドープ半導体材料で作成し、他方の電極をｎ型ドープ半導体材料で作成する。本発明はまた、振動子からの出力信号電流を増強するために、このようなドーピングの特定選択を使用する方法を含む。【選択図】図３
2007116700.tif 000002
【特許請求の範囲】
【請求項１】
振動子の製作において、各電極が半導体材料で作成される、２つの容量結合した電極（１、２）から成る振動子からの出力信号電流を増強するために、前記２つの容量結合した電極に２つの異なる種類のドーピングを使用する方法であって、
一方の前記電極に対してｐ型ドープ半導体材料を選択し、他方の前記電極に対してｎ型ドープ半導体材料を選択する工程と、
選択したｐ型ドープ半導体材料を一方の電極に対して使用し、選択したｎ型ドープ半導体材料を他方の電極に対して使用して、振動子を製作する工程と、から成ることを特徴とする方法。
【請求項２】
前記振動子は、電気信号を振動子に印加すると共振周波数で振動するように配置される、少なくとも１つの電極（２）を有する微小電気機械システム（ＭＥＭＳ）振動子であることを特徴とする、請求項１に記載の方法。
【請求項３】
電極が、ドープしたシリコンで作成されることを特徴とする、請求項１および２のいずれかに記載の方法。
【請求項４】
電極が、ドープしたポリシリコンで作成されることを特徴とする、請求項１および２のいずれかに記載の方法。
【請求項５】
ホウ素（Ｂ）でドープした材料を一方の電極に対して選択し、ヒ素（Ａｓ）および／またはリン（Ｐ）でドープした材料を他方の電極に対して選択することを特徴とする、先行請求項いずれかに記載の方法。
【請求項６】
少なくとも一方の電極（２）を、電気信号を振動子に印加すると、共振周波数で振動できるように配置する工程を含むことを特徴とする、先行請求項いずれかに記載の方法。
【請求項７】
前記電極の第２電極（２）が、少なくとも１つのビーム部（２１、２１０）を含むように製作され、該ビーム部が前記電極の第１電極（１）の少なくとも一部の上に、前記電極の前記第１電極（１）の前記一部にほぼ平行に延びて、振動領域を画成することを特徴とする、先行請求項いずれかに記載の方法。
【請求項８】
前記振動領域が、長さ（Ｌ）および幅（Ｗ）を有することを特徴とする、請求項７に記載の方法。
【請求項９】
前記電極の前記第２電極（２）が、支持部（２２）を含むように製作され、前記少なくとも１つのビーム部（２１、２１０）が前記支持部から延び、前記少なくとも１つのビーム部が第１電極からビーム部の主要面に対して垂直方向に変位していることを特徴とする、請求項７および８のいずれかに記載の方法。
【請求項１０】
前記少なくとも１つのビーム部が、平行に配置される複数のビーム部（２１０）を含むように製作されることを特徴とする、請求項７から９のいずれかに記載の方法。
【請求項１１】
電極が、誘電体材料の帯片（３）で隔離されるように製作されることを特徴とする、先行請求項のいずれかに記載の方法。
【請求項１２】
電極（１、２；５０３、５０５）が、下にあるシリコン層（５０１）から前記電極を隔離する誘電体層（５０２）の上に製作されることを特徴とする、先行請求項のいずれかに記載の方法。
【請求項１３】
前記誘電体層（５０２）が二酸化ケイ素層であることを特徴とする、請求項１２に記載の方法。
【請求項１４】
振動子が、標準ＣＭＯＳプロセスを用いて製作されることを特徴とする、先行請求項のいずれかに記載の方法。
【請求項１５】
前記標準ＣＭＯＳプロセスが、バルクＣＭＯＳプロセスであることを特徴とする、請求項１４に記載の方法。
【請求項１６】
複数の回路素子（６０１−６０９）を製作する工程を含む、前記回路素子の少なくとも１つが先行請求項のいずれかに係わる振動子であることを特徴とする、高周波アプリケーション用の集積回路の制作方法。
【請求項１７】
各電極が半導体材料で作成される、２つの容量結合した電極（１、２）から成る振動子であって、
一方の電極をｐ型ドープ半導体材料で作成し、他方の電極をｎ型ドープ半導体材料で作成し、
電極（１、２；５０３、５０５）が、下にあるシリコン層（５０１）から前記電極を隔離する誘電体層（５０２）の上に製作されることを特徴とする、振動子。
【請求項１８】
前記誘電体層（５０２）が二酸化ケイ素層であることを特徴とする、請求項１７に記載の振動子。
【請求項１９】
少なくとも１つの電極（２）は、電気信号を振動子に印加すると、共振周波数で振動できるように配置されることを特徴とする、請求項１７に記載の振動子。
【請求項２０】
前記振動子が、微小電気機械システム(MEMS)振動子であることを特徴とする、請求項１７から１９のいずれかに記載の振動子。
【請求項２１】
各電極が、ドープしたシリコンで作成されることを特徴とする、請求項１７から２０のいずれかに記載の振動子。
【請求項２２】
各電極が、ドープしたポリシリコンで作成されることを特徴とする、請求項１７から２０のいずれかに記載の振動子。
【請求項２３】
一方の電極をホウ素（Ｂ）でドープし、他方の電極をヒ素（Ａｓ）またはリン（Ｐ）でドープすることを特徴とする、請求項１７から２２のいずれかに記載の振動子。
【請求項２４】
前記電極の第２電極（２）が、少なくとも１つのビーム部（２１、２１０）を含み、該ビーム部が前記電極の第１電極（１）の少なくとも一部の上に、前記電極の前記第１電極（１）の前記一部にほぼ平行に延びて、振動領域を画成することを特徴とする、請求項１７から２３のいずれかに記載の振動子。
【請求項２５】
前記振動領域が、長さ（Ｌ）および幅（Ｗ）を有することを特徴とする、請求項２４に記載の振動子。
【請求項２６】
前記電極の前記第２電極（２）が、支持部（２２）を含み、前記少なくとも１つのビーム部（２１、２１０）が前記支持部から延び、前記少なくとも１つのビーム部が第１電極からビーム部の主要面に対して垂直方向に変位していることを特徴とする、請求項２４および２５のいずれかに記載の振動子。
【請求項２７】
前記少なくとも１つのビーム部が、平行に配置される複数のビーム部（２１０）を含むことを特徴とする、請求項２４から２６のいずれかに記載の振動子。
【請求項２８】
電極が、誘電体材料の帯片（３）で隔離されることを特徴とする、請求項１７から２７のいずれかに記載の振動子。
【請求項２９】
標準ＣＭＯＳプロセスで製作されることを特徴とする、請求項１７から２８のいずれかに記載の振動子。
【請求項３０】
前記標準ＣＭＯＳプロセスが、バルクＣＭＯＳプロセスであることを特徴とする、請求項２９に記載の振動子。
【請求項３１】
請求項１７から３０のいずれかに係わる少なくとも１つの振動子を含有する複数の回路素子（６０１−６０９）を含むことを特徴とする、高周波アプリケーション用の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本アプリケーションは振動子の分野に関し、特にＭＥＭＳ（微小電気機械システム）振動子の分野に関する。
【背景技術】
【０００２】
微小電気機械システム（ＭＥＭＳ）は、例えば高周波（ＲＦ）アプリケーション等のための、低コスト、低電力構成部品を実現するためのもっとも有望な技術の１つである。ＭＥＭＳデバイスのマイクロメータのスケールと集積化の実現性は、従来の高周波システムにおいて受動素子が占有する大きな領域の問題を軽減するのに有用である。
【０００３】
このような状況において、いわゆるＭＥＭＳ振動子が開発されており、これは容量結合された２つの半導体電極（シリコン、ポリシリコン等で作成される）を含む。電気信号を電極に印加すると、振動子はその共振周波数で共振信号を発生する。電気信号により、例えば電極の１つである電極配置の一部の機械的振動が生じ、その機械的共振周波数で発振が開始される。これにより電極配置の電気容量が変化し、システムは電気共振信号を発生する。
【０００４】
通常、半導体アプリケーションでは、電極（例えばシリコン電極またはポリシリコン電極）の材料は極性を持ち、この極性は、電極をドープするドーピング材料（ｐ型またはｎ型）で決まる。ｐ型ドーピング材料の例としては、ホウ素（Ｂ）が挙げられ、ｎ型ドーピング材料としてはヒ素（Ａｓ）およびリン（Ｐ）が挙げられる。公知の容量結合されたＭＥＭＳ振動子は、同じ材料でドープした２つの半導体電極から成る。図１は、そのような従来技術のＭＥＭＳ振動子を概略的に図示したもので、２つの電極１Ａ、２Ａから成り、両電極ともｐ型ドーピング材料でドープされ、ＤＣバイアス電圧ＶPに接続している。
【０００５】
【特許文献１】米国特許第６２３８９４６号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＭＥＭＳ振動子を使用する際に頻繁に直面する問題は、出力共振信号電流が非常に弱いことで、通常ナノアンペアのオーダーである。これは、振動子自体が小さいという事実による。さらに、機械的エネルギーから電気的エネルギーへの変換効率があまり良くないことにもよる。従って、出力共振信号電流を増大させ、ＭＥＭＳ振動子を多くの実用的用途でより有用なものにする必要がある。しばしばこの問題に対して、直列運動抵抗を減少させる試みがなされてきた。しかし、必ずしも適切または最適ではなく、および／または必ずしも出力電流のレベルを十分または最適なものにするものではない。従って、代替のおよび／または補足的な解決方法が必要であると考えられる。
【０００７】
特許文献１は、特定の電極に関してある効果を得るために、電極のドーピングが選択されることがあり、電極が同じではないドーピングを有することになるデバイスを開示している。例えば、特許文献１で開示しているものの一例では、「ｎ型」ドープシリコンをある層に使用して、Ｐ型ドープシリコン基板に対して隔離させ（接合静電容量を用いて）、別の電極をイオン注入でドープし、振動子の弾性定数を変えることによって振動子構造の固有周波数を変更する。Ｂ（ｐ型）、ＡＳ（ｎ型）およびＰ（ｎ型）等のドーパント置換原子を注入するなど、異なる別の方法もある。ビーム電極のドーピングの種類は全く重要ではなく、問題は、イオンがどのようにシリコンの局部接着および振動子の弾性定数に影響するか言うことだけである。事実、特許文献１では、この種の材料（ｎ型およびｐ型両方の材料を含む）を取り込んで、振動子のバンドパス周波数特性を変更することを開示し、またｎ型材料でもｐ型材料でもない炭素またはゲルマニウムを利用することを示唆している。
【課題を解決するための手段】
【０００８】
本発明の第一の態様は、振動子、特に微小電気機械システム（ＭＥＭＳ）振動子に関し、該振動子は２つの容量結合した電極から成り、各電極は半導体材料で作成される。電極は、下にあるシリコン層から前記電極を隔離する誘電体層（例えば、二酸化ケイ素層）の上に配置される。一方の電極はｐ型ドープ半導体材料で作成し、他方の電極はｎ型ドープ半導体材料で作成する。よって、出力信号電流を下記に説明するように、増加することができる。
【０００９】
ＭＥＭＳ振動子の半導体電極間の単位当たりの電荷は、下記のように算出できる。
2007116700.tif 000003
（ここで、Ｃ0は２つの電極間の静電容量、ＶPは２つの電極間のＤＣバイアス電圧、ＶFBはフラットバンド電圧、Φfはフェルミ準位、ΦABは図１のように配置された２つの半導体電極間のビルトインポテンシャル）
【００１０】
従来型の配置では、両電極は同じ方法でドープされた材料から構成され（すなわち、図１に示すように、ｐ型とｐ型、またはｎ型とｎ型の半導体材料）、ビルトインポテンシャルΦABは下記の通りである。
2007116700.tif 000004
（ここで、Ｅgは半導体のエネルギーバンドギャップ、Ｎaは底面側（基準）半導体電極のドーピング密度、ｋはボルツマン定数、Ｔは温度、ｎiは半導体の固有密度、）
そして、電極の電荷は下記の通り。
2007116700.tif 000005
【００１１】
しかし、電極が異なる方法でドープされた材料で作成される場合（例えば、それぞれｐ型、ｎ型の半導体材料で）、ビルトインポテンシャルΦABは下記のようになる。
2007116700.tif 000006
【００１２】
そして、電極の電荷は下記のようになる。
2007116700.tif 000007
【００１３】
上記の式から、電極の電荷の差、すなわちｑ1とｑ2の差が求められる。
2007116700.tif 000008
【００１４】
このようにして、一方の電極をｐ型半導体材料で作成し、他方の電極をｎ型半導体材料で作成した振動子は、両電極が同じ方法でドープされた従来技術の振動子より、多くの電荷を蓄積できることが分かる。
【００１５】
共振周波数で、インピーダンスＲXを有する容量型のＭＥＭＳ振動子ついて検討する。該振動子は、下記のように算出できる出力信号電力を生成する。
2007116700.tif 000009
ここで、Ａ0＝ＬＷは振動子重複領域（下記図３を参照）、ｄ0は２つの電極間を離間させる間隙、δＣ／δｘは単位変位当たりの振動子容量の変化、Ｘは振動振幅、ω0＝２πｆ0は角振動周波数、ε0は誘電率である。
【００１６】
振動子の静電容量は下記の通りである。
2007116700.tif 000010
よって、
2007116700.tif 000011
【００１７】
共振出力信号は電荷に比例する。したがって、静電結合型の振動子の半導体電極は、ｐ型半導体電極とｎ型半導体電極から構成され、同じ方法でドープされた２つの半導体電極を有する振動子よりも大きな出力信号電流を生成する。
【００１８】
したがって、振動子特性が向上し、振動子は、例えば無線通信デバイスで使用される集積回路等の高周波アプリケーションに、より好ましく利用できるように形成される。さらに、本発明は、特別な製造工程を追加することや、従来の製造プロセスを実質的に変更することを必要とはしない。言いかえれば、標準の半導体製造プロセスが利用できるということである。よって、本発明は、既存の技術で、追加のコストもなく、直接実施できる。
【００１９】
電極は、電気信号を振動子に印加すると少なくとも一方の電極が共振周波数で振動できるように、配置可能である。
【００２０】
材料は、各電極がドープシリコンまたはポリシリコンで作成されるように選択できる（ポリシリコンの利用可能性は、本発明を実用的に多数実現するためには重要であると考えられる）。
【００２１】
一方の電極を、ホウ素（Ｂ）等のｐ型ドーピング材料でドープし、他方の電極を、ヒ素（Ａｓ）および／またはリン（Ｐ）等のｎ型ドーピング材料でドープすることが可能である。
【００２２】
前記電極の第２電極は、少なくとも１つのビーム部を含むことが可能で、該ビーム部が前記電極の第１電極の少なくとも一部の上に、前記電極の前記第１電極の前記一部にほぼ平行に延びて、振動領域を画成する。この振動子は、いわゆるＭＥＭＳマイクロフラップ振動子に相当し得る。振動領域は、長さ（Ｌ）および幅（Ｗ）を有することが可能で、ほぼ正方形または長方形である。
【００２３】
電極の第２電極は、支持（アンカー）部を含むことが可能で、ビーム部が前記支持部から延び、ビーム部が第１電極からビーム部の主要面に対して垂直方向に変位している。ビーム部は固定端部と可動端部を有し、固定端部の周囲で、例えば支持部が取り付けられた地点の周囲で、振動または揺動するように配置可能である。
【００２４】
１つの単一のビーム部の代わりに、第２電極は、複数のビーム部、例えば平行に配置されるほぼ等しい複数のビーム部を含むことが可能である。
【００２５】
電極は、誘電体材料の帯片で、例えば第１電極および第２電極の支持部の一部を収容する平面において隔離することができる。
【００２６】
振動子は、標準ＣＭＯＳプロセス、例えばバルクＣＭＯＳプロセスにより製作可能で、多くのアプリケーションに対して、例えばＳＯＩ（シリコン・オン・インシュレータ）ウェハよりも工業向けで安価であり得る。また、振動子製作のためのバルクＣＭＯＳプロセスは、とりわけ、振動子を標準バルクＣＭＯＳ集積回路に直接集積できるので、有利である。
【００２７】
本発明の別の態様は、無線通信デバイスで使用される集積回路等の高周波（ＲＦ）アプリケーション用の集積回路に関する。該回路は、本発明の第１の態様に係わる少なくとも１つの振動子を含有する複数の回路素子を含む。
【００２８】
さらなる本発明の態様は、振動子の製作において、各電極が半導体材料で作成される、２つの容量結合した電極（１、２）から成る振動子からの出力信号電流を増強または増加するために、２つの容量結合した電極に２つの異なる種類のドーピングを使用する方法に関する。
【００２９】
該方法は、
一方の前記電極に対してｐ型ドープ半導体材料を選択し、他方の前記電極に対してｎ型ドープ半導体材料を選択する工程と、
選択したｐ型ドープ半導体材料を一方の電極に対して使用し、選択したｎ型ドープ半導体材料を他方の電極に対して使用して、振動子を製作する工程と、から成る。
【００３０】
振動子に関連して述べてきたことはまた、該方法にも必要な変更を加えて適用できる。
例えば、
−振動子は、電気信号を振動子に印加すると共振周波数で振動するように配置される、１つの電極を有する微小電気機械システム（ＭＥＭＳ）振動子であり得る。
−電極に使用する材料が、ドープしたシリコンおよび／またはポリシリコンを含み得る。
−ホウ素（Ｂ）でドープした材料を一方の電極に対して選択可能で、ヒ素（Ａｓ）および／またはリン（Ｐ）でドープした材料を他方の電極に対して選択可能である。
【００３１】
該方法は、少なくとも一方の電極を、電気信号を振動子に印加すると、共振周波数で振動できるように配置する工程を含むことができる。
【００３２】
前記電極の第２電極は、少なくとも１つのビーム部を含むように製作することが可能で、該ビーム部が前記電極の第１電極の少なくとも一部の上に、前記電極の前記第１電極の前記一部にほぼ平行に延びて、長さと幅を有し得る振動領域を画成する。
【００３３】
前記電極の第２電極は、支持部を含むように製作することが可能で、前記少なくとも１つのビーム部が前記支持部から延び、前記少なくとも１つのビーム部が第１電極からビーム部の主要面に対して垂直方向に変位している。
【００３４】
前記少なくとも１つのビーム部は、平行に配置される複数のビーム部（２１０）を含むように製作することができる。
【００３５】
電極は、誘電体材料の帯片で隔離されるように製作することができる。
【００３６】
電極は、下にあるシリコン層から前記電極を隔離する誘電体層の上に製作することができる。これは、振動子構造が完全にシリコン基板から隔離され、また従来技術で使用されることがあるｐｎ接合のみによる隔離ではないということである。そのようなｐｎ接合は基板に寄生容量を生じさせ、振動子の性能を低減させる。前記誘電体層は二酸化ケイ素層であり得る。
【００３７】
振動子は、標準ＣＭＯＳプロセス、例えば上述のバルクＣＭＯＳプロセスを用いて製作できる。
【００３８】
本発明の別の態様は、複数の回路素子を製作する工程を含む、前記回路素子の少なくとも１つが上述した振動子である、高周波アプリケーション用の集積回路の制作方法に関する。
【発明の効果】
【００３９】
本発明は、振動子、特に微小電気機械システム（ＭＥＭＳ）振動子に関し、出力信号電流を増加する効果を有する。
【発明を実施するための最良の形態】
【００４０】
説明を完全にし、本発明をより良く理解するために、図面１式を備えた。図面は説明に不可欠な部分であり、本発明の好ましい実施形態を図解している。実施形態は、本発明の範囲を制限するものではなく、本発明をどのように実施できるかの例に過ぎないと解釈すべきである。
【００４１】
図２は、本発明の基本の実施形態を概略的に説明したもので、すなわち、容量結合したＭＥＭＳ振動子の２つの電極１および２であり、電極１は、ｎ型ドーピング材料（例えばＡｓまたはＰ）でドープした半導体材料（例えばシリコンまたはポリシリコン）で作成し、一方、他方の電極２はＢ等のｐ型ドーピング材料でドープしたシリコンまたはポリシリコンから成る。ＤＣバイアス電圧源ＶPが描かれているが、これは反転させても良い。
【００４２】
図３および４は、１つの可能な電極構成の説明図である。第１電極１および第２電極２を、第１電極の平面にある誘電体材料の帯片３（例えば酸化ケイ素帯片）によって隔離するように配置する。上記で概説したように、一方の電極はｎ型でドープされ、他方の電極はｐ型でドープされる。図示した振動子は、いわゆるマイクロフラップ振動子であり、第２電極２は、ビーム部２１を含む。該ビーム部は支持部２２から、第１電極の表面の少なくとも一部の上に延び、ビーム部が（図４に矢印で概略的に図示するように）振動するようになっている。支持部２２の反対側の端部には、ベース部２３がビーム部２１の方向とは反対の方向に延びる。
【００４３】
電極は、それぞれ典型的にはシリコンまたはポリシリコンで作成し、（ｐ型ドープ電極の場合は）ホウ素（Ｂ）でドープし、また、（ｎ型ドープ電極の場合は）ヒ素（Ａｓ）またはリン（Ｐ）でドープする。電極が重なる領域、すなわちビーム部２１が下にある電極１に重なる領域は、固有ＭＥＭＳ振動領域で、幅Ｗおよび長さＬを有する。電気信号を電極に印加すると、振動子はその共振周波数で共振信号を発生する。電気信号により、ビーム部２１の機械的振動が生じ、ビーム部２１はその機械的共振周波数で垂直に発振を開始する。これにより電極配置の電気容量が変化し、システムは電気共振信号を発生する。２つの電極のドーピングの極性が異なるため、同じ条件下で作動する従来の振動子と比較して、増大した出力電流が得られる。
【００４４】
図５は、本発明の一実施形態にしたがって振動子を製造する１つの可能な方法を概略的に説明している。基本的に作製プロセスは標準バルクＣＭＯＳ技術に基づき、振動子を集積回路に集積するのに適している。
【００４５】
図５（ａ）は第１工程後に得られる構造を示す。第１工程では基板ウェハを準備し、第１シリコン層５０１（例えば、ｐまたはｎ型のドープシリコン）を構成し、その上に第１の絶縁層または誘電体層（例えば二酸化ケイ素（ＳｉＯ2）の層で、フィールド酸化層としても公知である）を熱酸化により堆積する。誘電体層５０２の厚さは、典型的には１００００Å程度である。
【００４６】
図５（ｂ）では、第１ポリシリコン層５０３をＣＶＤ（化学気相成長）法によって第１誘電体層５０２の一部の上に堆積する。この第１ポリシリコン層は、ポリシリコン層の抵抗率を減少させるために、熱拡散またはイオン注入により、（例えば、ボロン（Ｂ）を用いたｐ型ドーピング、またはヒ素（Ａｓ）またはリン（Ｐ）を用いたｎ型ドーピングを用いて）ドープされる。その後、ウェハはドーピングの均一性を維持するように熱アニールされる。この第１ポリシリコン層５０３の厚さは、典型的には５０００Å程度である（しかし、この層の幅は本振動子の作製プロセスでは重要ではない。この場合、第１ポリシリコン層が第１電極を構成するが、振動させることは意図しておらず、そのためその寸法は特には関係がないからである）。
【００４７】
図５（ｃ）において、第２誘電体（例えば二酸化ケイ素（ＳｉＯ2）等）層５０４が、後に続くポリシリコン層から第１ポリシリコン層５０３を絶縁するために、熱酸化により追加される。また、第２誘電体層５０４は振動子の全体的な支持体または「アンカー」部としての役割をする。第２誘電体層５０４の厚さは、振動子の垂直に重なり合う部分間に設けられる間隙に依存する。典型的には第２誘電体層５０４は５００ｎｍ未満の厚さを有することができる。
【００４８】
図５（ｄ）において、第２ポリシリコン層５０５が、第２誘電体層５０４の一部の上にＣＶＤ法により堆積される。この第２ポリシリコン層５０５は、ポリシリコン層の抵抗率を減少させるために、熱拡散またはイオン注入により、（例えば、ボロン（Ｂ）を用いたｐ型ドーピング、またはヒ素（Ａｓ）またはリン（Ｐ）を用いたｎ型ドーピングを用いて）ドープされる。
【００４９】
本発明の原則に従うと、この第２ポリシリコン層のドーピングは、第１ポリシリコン層の種類に依存する。第１ポリシリコン層（５０３）をｐ型ドーピングでドープするなら、第２ポリシリコン層はｎ型ドーピングでドープするが、逆もまた同様である。すなわち、一方のポリシリコン層はＡｓまたはＰでドープ可能であり、他方はＢでドープ可能である。
【００５０】
それから、ウェハはドーピングの均一性を維持するように熱アニールされる。この第２ポリシリコン層５０５の厚さは、振動子の所望の特性に従って選択される（この層の厚さは、振動子の特性に強く影響する重要なパラメータである）。典型的には第２ポリシリコン層は、５００ｎｍから２０００ｎｍの間の厚さを有する（しかし、厚いポリシリコン層は製造がより難しい場合があり、標準ＣＭＯＳ製造プロセスとは互換性がない）。
【００５１】
次の工程、いわゆる「ポストプロセス」工程では、犠牲層（すなわち、第２誘電体層５０４の一部）を取り除き、支持部に連結する部分を除いたビーム部（第２ポリシリコン層５０５の一部に相当する）を自由にさせることにより振動子を作動できるようにする。支持部もまた第２ポリシリコン層５０５により構成されている。ポストプロセスリリースエッチングはフッ化水素酸リリース溶液（この溶液は、典型的にはシリコン酸化犠牲層を除去するために用いられる）を用いて行われる。エッチング時間は、除去される第２誘電体層５０４の長さに依存する。このプロセスの結果は、図５（ｅ）に見ることができる。
【００５２】
図６は、高周波アプリケーションの集積回路、すなわちアンテナ６００に接続されたトランシーバモジュール示す。トランシーバモジュールは、複数のバンドパスフィルタ６０１、中間周波数バンドパスフィルタ６０２、Ｒｘ／Ｔｘ（受信／送信）スイッチ６０３、低雑音増幅器６０４、電力増幅器６０５、中間周波数増幅器６０６、局部発振器６０７、周波数変換ミキサ６０８、ベースバンドブロック６０９から成る。この回路構成は、この種のアプリケーションでは従来型のものである。しかし、本発明にしたがうと、１つ以上のバンドパスフィルタ（６０１、６０２）と局部発振器は本発明の振動子に基づくことが可能であり、他の要素、任意にはアンテナ６００も含む回路に集積されている。
【００５３】
図７は、本発明の代替実施形態に係わるＭＥＭＳ振動子を概略的に説明している。図３および４の実施形態においては単一のビーム部２１が、平行に配置される２個（図７（ａ））および３個（図７（ｂ））のビーム部２１０に置き換わっている。複数のビーム部を平行に配置すると、特に全てのビーム部がほぼまたは全く同じ形状の場合、さらに出力信号を増大させることができる。
【００５４】
本明細書において、用語「から成る」およびその派生語（「含む」等）は除外の意味で理解すべきではなく、すなわちこれらの用語は、記載および定義されたものがさらなる要素、工程等を含む可能性を除外するような解釈をすべきではい。
【００５５】
一方、本発明は、ここに記載した特定の実施形態に限定されないことは明らかであり、特許請求の範囲で定義した本発明の全般的な範囲内で、当業者が想到し得る任意の変形（例えば、材料、寸法、構成要素、構成等の選択に関して）を、包含する。
【産業上の利用可能性】
【００５６】
本発明は、ＭＥＭＳデバイスのマイクロメータのスケールと集積化の実現に関し、高周波システムにおいて受動素子が占有する大きな領域の問題を軽減するのに有用である。
【図面の簡単な説明】
【００５７】
【図１】従来技術のＭＥＭＳ振動子の断面の概略図。
【図２】本発明の一実施形態に係わるＭＥＭＳ振動子の断面の概略図。
【図３】本発明の一実施形態に係わるＭＥＭＳ振動子の上面図。
【図４】図３のＭＥＭＳ振動子の断面図。
【図５】製造プロセスの異なる工程における振動子の断面の概略説明図。
【図６】本発明に係わる振動子を含む、高周波アプリケーションの回路の概略説明図。
【図７】本発明の代替実施形態に係わるＭＥＭＳ振動子の上面図。
【符号の説明】
【００５８】
１、２・・・・・電極
３・・・・・・・帯片
２１、２１０・・ビーム部
２２・・・・・・支持部
２３・・・・・・ベース部
５０１・・・・・第１シリコン層
５０２・・・・・第１誘電体層
５０３・・・・・第１ポリシリコン層
５０４・・・・・第２誘電体層
５０５・・・・・第２ポリシリコン層
【図１】
2007116700.tif 000012
【図２】
2007116700.tif 000013
【図３】
2007116700.tif 000014
【図４】
2007116700.tif 000015
【図５】
2007116700.tif 000016
【図６】
2007116700.tif 000017
【図７】
2007116700.tif 000018
【外国語明細書】
2007116700000001.pdf