(57)【要約】【課題】正スタガ構造において、ソース・ドレイン電極間に位置するチャネル領域の不純物濃度の低減を図りトランジスタ特性を向上させる技術を提供する。【解決手段】ガラス基板１０の上部に、少なくともその表面部に不純物（不純物層１３ａ、１３ｂ）を含有するソース・ドレイン電極１２ａ、１２ｂをレジスト膜１４ａ、１４ｂをマスクにエッチングした後、レジスト膜を残存させた状態で、例えば絶縁性の液体材料を塗布し、ソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂの側壁を覆うように絶縁膜１５を形成し、その後、レジスト膜１４ａ、１４ｂを除去し、半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極Ｇを順次形成する。【選択図】図１
2007109731.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板上に、導電膜および不純物を含む不純物ドープ半導体膜を積層する導電膜形成工程と、
（ｂ）前記不純物ドープ半導体膜上にレジストマスクを形成し、前記導電膜および前記不純物ドープ半導体膜のエッチングを行って相互が離間したソース電極およびドレイン電極を形成するパターニング工程と、
（ｃ）前記ソース電極およびドレイン電極の少なくとも側壁を覆う絶縁膜を形成する絶縁膜形成工程と、
（ｄ）前記ソース電極、前記絶縁膜および前記ドレイン電極上に半導体膜を形成する半導体膜形成工程と、
（ｅ）前記ソース電極およびドレイン電極間上の前記半導体膜上にゲート電極を形成するゲート電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記（ｃ）工程は、前記ソース電極およびドレイン電極の側壁が隠れるように両電極相互間を液体絶縁材料で埋設して埋め込み絶縁膜を形成する工程であること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記（ｃ）工程は、前記レジストマスクが残存した状態で、前記ソース電極およびドレイン電極の側壁が隠れるように両電極相互間を液体絶縁材料で埋設して埋め込み絶縁膜を形成する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記（ｃ）工程は、前記レジストマスクが残存した状態で、前記基板の全面に前記絶縁膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記（ｃ）工程の前に、前記レジストマスクに対して撥液処理を施すこと
を特徴とする請求項３記載の半導体装置の製造方法。
【請求項６】
前記レジストマスクは逆テーパー形状であること
を特徴とする請求項３記載の半導体装置の製造方法。
【請求項７】
前記（ｃ）工程の前に、前記レジストマスクに対して耐熱化処理を施す工程を有し、
前記（ｃ）工程は１５０℃以上の雰囲気下で行われる処理を含むこと
を特徴とする請求項３記載の半導体装置の製造方法。
【請求項８】
（ａ）基板と、
（ｂ）前記基板上に離間して配置され、導電膜とその上部に位置する不純物を含む不純物半導体膜との積層膜よりなるソース電極およびドレイン電極と、
（ｃ）前記ソース電極およびドレイン電極の少なくとも側壁を覆う絶縁膜と、
（ｄ）前記ソース電極およびドレイン電極間上の前記半導体膜上に、ゲート絶縁膜を介して形成されたゲート電極と、
を有することを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置を有する電気光学装置。
【請求項１０】
請求項８に記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：metal insulator semiconductor field effect transistor）を有する半導体装置、特に、薄膜トランジスタ（ＴＦＴ：thin film transistor）を有する半導体装置の製造方法等に関するものである。
【背景技術】
【０００２】
液晶やエレクトロルミネッセンス（ＥＬ：electroluminescence）素子を利用した表示装置のスイッチング素子や駆動回路としてＴＦＴが広く用いられている。
【０００３】
中でも、多結晶シリコン（ポリシリコン）を用いたＴＦＴは、キャリア移動度が高く、ガラス基板のような透明の絶縁基板上に作成することができるという特徴を有しており、上記表示装置に用いて好適である。
【０００４】
また、ソース・ドレイン電極がゲート電極より下側に配置される正スタガ（トップゲート）構造のＴＦＴは、その構造が比較的簡単であり、フォトリソ工程が少ない等の利点を有している。
【０００５】
このようなＴＦＴは、ソース・ドレイン電極と、その上部の半導体層と、半導体層上にゲート絶縁膜を介して形成されたゲート電極とを有する。
【０００６】
ここで、半導体層とソース・ドレイン電極との間には、良好なオーミックコンタクトをとることが重要である。例えば、下記特許文献１（特開平８−７８６９９）には、ソース電極とドレイン電極とを形成した後、その上部からＰＨ3によるプラズマ処理を行い表面層にＰ（リン）を拡散させることにより寄生容量が小さく、オン抵抗が小さいＴＦＴを製造することが記載されている。
【０００７】
しかしながら、追って詳細に説明するように、ＰＨ3によるプラズマ処理を行った場合、基板全面にかかる処理を施した後、チャネル領域となるアモルファスシリコンを成膜することとなる。
【０００８】
従って、アモルファスシリコン層のバックチャネル領域にＰが拡散し、界面準位を形成するため、トランジスタ特性を劣化させてしまう。
【０００９】
そこで、例えば、下記特許文献２（特開平１０−２９４４６６）では、ソース・ドレイン電極間に露出しているシリコン酸化膜の表面を、ドライあるいはウエット処理により平坦化し、この上部に付着するＰ濃度を抑制する技術が開示されている。
【特許文献１】特開平８−７８６９９号公報
【特許文献２】特開平１０−２９４４６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献２に記載の方法を用いても、ソース・ドレイン電極間に露出しているシリコン酸化膜がＰＨ3プラズマにさらされることに変わりはなく、バックチャネル領域中のＰ濃度をある程度抑制できるにすぎなかった。
【００１１】
本発明は、ＴＦＴのバックチャネル部の不純物濃度の低減を図りトランジスタ特性を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１）本発明の半導体装置の製造方法は、（ａ）基板上に、導電膜および不純物を含む不純物ドープ半導体膜を積層する導電膜形成工程と、（ｂ）前記不純物ドープ半導体膜上にレジストマスクを形成し、前記導電膜および前記不純物ドープ半導体膜のエッチングを行って相互が離間したソース電極およびドレイン電極を形成するパターニング工程と、（ｃ）前記ソース電極およびドレイン電極の少なくとも側壁を覆う絶縁膜を形成する絶縁膜形成工程と、（ｄ）前記ソース電極、前記絶縁膜および前記ドレイン電極上に半導体膜を形成する半導体膜形成工程と、（ｅ）前記ソース電極およびドレイン電極間上の前記半導体膜上にゲート電極を形成するゲート電極形成工程と、を含むものである。
【００１３】
このような製造方法によれば、前記ソース電極およびドレイン電極の側壁が絶縁膜で覆われるため電極と半導体膜が接触することを防ぐことができ、不純物による半導体膜への汚染が低減され、半導体装置の特性の向上を図ることができる。
【００１４】
（２）本発明の半導体装置は、（ａ）基板と、（ｂ）前記基板上に離間して配置され、導電膜とその上部に位置する不純物を含む不純物半導体膜との積層膜よりなるソース電極およびドレイン電極と、（ｃ）前記ソース電極およびドレイン電極の少なくとも側壁を覆う絶縁膜と、（ｄ）前記ソース電極およびドレイン電極間上の前記半導体膜上に、ゲート絶縁膜を介して形成されたゲート電極と、を有するものである。
【００１５】
このような構成によれば、ソース電極およびドレイン電極の側壁が絶縁膜で覆われるため電極と半導体膜が接触することを防ぐことができ、不純物による半導体膜への汚染が低減されており、半導体装置の特性の向上を図ることができる。
【００１６】
（３）本発明の電気光学装置は、前記半導体装置を有するものである。ここで「電気光学装置」とは、本発明にかかる半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を抑制するものの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等がある。
【００１７】
（４）本発明の電子機器は、前記半導体装置を有するものである。ここで「電子機器」とは、本発明にかかる半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定はないが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付ファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどが含まれる。
【発明を実施するための最良の形態】
【００１８】
＜実施の形態１＞
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００１９】
図１は、本実施の形態のＴＦＴの製造方法を示す工程断面図である。
【００２０】
図１（ａ）に示すように、ガラス基板（基板、透明基板、絶縁性基板）１０上に下地保護膜（下地酸化膜、下地絶縁膜）１１として例えば酸化シリコン膜を形成する。この酸化シリコン膜は、ＴＥＯＳ（tetra ethyl ortho silicate、テトラエトキシシラン）および酸素ガスなどを原料ガスとして、例えばプラズマＣＶＤ（chemical vapor deposition、化学気相成長）法を用いて形成する。
【００２１】
次いで、下地保護膜１１上に、導電性膜（導電体膜、導電膜、導電層）１２として例えば金属膜を形成する。この金属膜は、例えば、Ｍｏ（モリブデン）、Ｃｕ（銅）等の金属材料よりなり、例えば、スパッタリング法により形成される。この他、ＩＴＯ（インジウム・スズ酸化膜）等を用いてもよい。
【００２２】
次いで、導電性膜１２上に、高濃度の不純物層１３を形成する。この不純物層（不純物ドープ半導体層）１３は、例えば、Ｐ（リン）もしくはＢ（ボロン）を含有したシリコン層（半導体層）であり、例えば、ＳｉＨ4（モノシラン）ガスとＰＨ3（リン化水素、ホスフィン、フォスフィン、Phosphine）もしくはＢ2Ｈ6（ジボラン）の混合ガスを用いたＣＶＤ法で形成する。
【００２３】
なお、ここでは、不純物を含有させながらシリコン層を形成したが、真性のアモルファスシリコン層をＣＶＤ法で堆積した後、不純物（ＰもしくはＢ）をイオン注入法によってドープしても良い。
【００２４】
次いで、図１（ｂ）に示すように、不純物層１３上に、フォトレジスト膜（以下、単に「レジスト膜」という）を形成し、露光および現像（フォトリソグラフィー）することにより、ソース・ドレイン電極の形成領域上にのみレジスト膜（マスク膜、レジストマスク）１４ａ、１４ｂを残存させる。
【００２５】
次いで、レジスト膜１４ａ、１４ｂをマスクとして導電性膜１２および不純物層１３をエッチングする。例えば、チャンバー（処理室）内でＣＦ4とＯ2を１：１の割合で混合し、１０Ｐａ、印加電力７５０Ｗの雰囲気下でプラズマエッチングを行う。このように導電性膜１２および不純物層１３を１回のフォトリソグラフィー工程によってパターニングする。その結果、ソース・ドレイン電極（ソース・ドレイン引き出し電極、導電性膜片）１２ａ、１２ｂが形成され、その表面部には不純物層１３ａ、１３ｂが位置する。この不純物層１３ａ、１３ｂをソース・ドレイン領域として使用しても良い。また、ソース・ドレイン電極１２ａ、１２ｂ上に不純物層を形成することにより後述する半導体膜１６ａとの間でオーミックコンタクトをとることができる。なお、１２ａ、１２ｂのうち、いずれか一方がソース電極となり、他方がドレイン電極となる。
【００２６】
次いで、図１（ｃ）に示すように、レジスト膜１４ａ、１４ｂを残存させた状態で、ソース・ドレイン電極１２ａ、１２ｂ間を絶縁膜１５で埋め込む（埋設する）。この絶縁膜（埋め込み絶縁層）１５は、少なくともソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂのソース・ドレイン電極間、つまり後にチャネル領域となる側の側壁を覆うよう（側壁が隠れるよう）に形成される。従って、不純物層１３ａ、１３ｂの側面は絶縁膜１５で、その表面はレジスト膜１４ａ、１４ｂで覆われることとなる。
【００２７】
また、この絶縁膜１５は、例えば、酸化シリコン膜などの絶縁性材料よりなり、例えば、ポリシラザン溶液をスピンコート法で塗布し形成する。ポリシラザン溶液とは、ポリシラザンを有機溶媒（例えば２０％のキシレン溶液）に溶かしたものである。スピンコートの条件は、例えば４０００ｒｐｍで２０分程度である。なお、スピンコートで形成可能な絶縁膜としては、絶縁性の液体材料であれば良く、上記ポリシラザンでなくとも良い。
【００２８】
また、絶縁性の液体材料を用いた他の成膜方法には、インクジェット法がある。即ち、絶縁性の液体材料をインクジェット法で所望の領域、ここではソース・ドレイン電極１２ａ、１２ｂ間に滴下（塗布）することにより絶縁膜１５を形成する。
【００２９】
このような液体材料を使用した場合には、レジスト膜を除去する前に、溶媒を気化させるために例えば１００℃程度のポストベーク（熱処理）を行うことが好ましい。
【００３０】
次いで、図１（ｄ）に示すように、レジスト膜１４ａ、１４ｂをアッシング（灰化処理）により除去した後、絶縁性の液体材料（この場合ポリシラザン）を焼成させるため、酸素を含んだ雰囲気中で３００℃、１時間のアニール（熱処理）を行う。その結果、ポリシラザンが酸化シリコンとなる。アニール後の絶縁膜を１５ａとする。
【００３１】
ここで、絶縁膜１５ａの膜厚は、ソース・ドレイン電極１２ａ、１２ｂとその上部の不純物層１３ａ、１３ｂとの積層膜の側壁を覆う程度の膜厚（積層膜の膜厚以上）であることが必要であるが、かかる積層膜の膜厚と同程度とすることがより望ましい。絶縁膜１５ａの膜厚を前述の積層膜の膜厚と同程度とすることで、かかる層の平坦化を図ることができる。従って、この上部に形成される層（例えば、半導体層１６ａ）の被覆性を向上させることができる。また、この上部に形成される層の薄膜化を図ることができる。
【００３２】
また、絶縁性の液体材料を用いた場合には、前記側壁部においてその膜厚が若干大きくなる傾向にある（図１（ｃ）参照）。従って、絶縁膜１５ａの膜厚を最終的にソース・ドレイン電極１２ａ、１２ｂとその上部の不純物層１３ａ、１３ｂとの積層膜の膜厚と同程度となるよう調整しても、前記側壁部を効率良く覆うことができる。
【００３３】
また、本実施の形態においては絶縁性の液体材料を用いて絶縁膜１５ａを形成したが、ＣＶＤ法やＰＶＤ（physical vapor deposition、物理気相成長）法を用いて基板の全面に絶縁膜を形成しても良い。図７にＣＶＤ法で絶縁膜を形成した場合の工程断面を模式的に示す。図示するように、ＣＶＤ条件を調整することで、レジスト膜１４ａ、１４ｂ上、ソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂの側壁および下地保護膜１１上に絶縁膜（例えば、酸化シリコン膜）１１５を形成することができる。なお、レジスト膜１４ａ、１４ｂ上の絶縁膜１１５は、その後のレジスト膜の除去の際に取り除かれる。
【００３４】
また、本実施の形態においては、ソース・ドレイン電極１２ａ、１２ｂ間に露出した下地保護膜１１を覆うように絶縁膜１５を形成したが、かかる絶縁膜は、少なくともソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂのソース・ドレイン電極間、つまり後にチャネル領域となる側の側壁を覆うよう形成されれば良い。
【００３５】
図８は、本実施の形態の他の絶縁膜の形成状態（構造）を模式的示す工程断面図である。例えば、図８（ａ）に示すようにソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂの側壁を覆う側壁膜（絶縁膜）１１５ａ、１１５ｂを形成しても良い。例えば、インクジェット法を用いれば、上記側壁部のみに絶縁膜（１１５ａ、１１５ｂ）を形成することができる。なお、図８（ｂ）は、ゲート電極形成後の断面図である。
このように、本実施の形態によれば、ソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂの側壁に絶縁膜を形成したので、不純物層の側壁からチャネル領域への不純物の拡散（汚染）を低減することができる。
【００３６】
また、レジスト膜１４ａ、１４ｂを残存させた状態で絶縁膜１５を形成したので、不純物層１３ａ、１３ｂの上面からバックチャネル領域（下地保護膜１１や絶縁膜１５上）への不純物の拡散（汚染）を低減することができる。
【００３７】
さらに、ソース・ドレイン電極１２ａ、１２ｂ間を絶縁膜１５で埋め込む、即ち、バックチャネル領域の全面に絶縁膜１５を延在させることによりバックチャネル領域（下地保護膜１１の表面）が覆われ、かかる領域への不純物の拡散（汚染）を防止することができる。
【００３８】
また、レジスト膜１４ａ、１４ｂを残存させた状態で絶縁性の液体材料を用いて絶縁膜を形成したので、ソース・ドレイン電極１２ａ、１２ｂ上の膜の高さを確保でき、絶縁性の液体材料の塗布量を容易に調整することができる。また、自己整合的に（セルフアラインで）絶縁膜１５を形成することができる。
【００３９】
次いで、希フッ酸溶液を用いて上記アッシング時などの際に生じた基板表面（不純物層１３ａ、１３ｂの表面）の自然酸化膜を除去する。希フッ酸溶液は、例えば、水：フッ酸が６０：１の溶液である。
【００４０】
次いで、図１（ｅ）に示すように、ソース・ドレイン電極１２ａ、１２ｂ（不純物層１３ａ、１３ｂ）および後にチャネル領域となるソース・ドレイン間の絶縁膜上に、半導体膜（半導体層）１６として例えばアモルファスシリコン膜をＣＶＤ法で堆積する。次いで、アモルファスシリコン膜を結晶化し、多結晶シリコン膜とする。この結晶化の方法には、レーザ照射による結晶化や固相成長による結晶化などがある。但し、６００℃以上の雰囲気下での結晶化処理を行う場合には、ソース・ドレイン電極１２ａ、１２ｂをかかる高温処理に耐えられるよう、Ｍｏ、Ｔａ（タンタル）もしくはＴｉ（チタン）などの高融点金属で形成する必要がある。結晶化した後の半導体膜を１６ａとする。
【００４１】
また、本発明はアモルファスシリコン膜を結晶化せずにアモルファスシリコンTFTとして利用することもできる。
【００４２】
次いで、図１（ｆ）に示すように、半導体膜１６ａを図示しないレジスト膜をマスクに、エッチングすることにより、所望の形状にパターニングする。その結果、各素子毎に半導体膜１６ａが分離される。
【００４３】
次いで、ゲート絶縁膜１７として例えば酸化シリコン膜をプラズマＣＶＤ法で形成する。例えばＴＥＯＳおよび酸素ガスを流量比１：５０でチャンバー（成膜室）内に導入し、室内の圧力を１７５Ｐａに調節する。室内のガス圧力が安定したらＲＦ（radio frequency）放電を開始し、成膜を行う。ＲＦ電力は例えば１．３ｋＷである。成膜速度が１００ｎｍ／ｍｉｎとなるよう成膜条件を調整し、例えば１００ｎｍの酸化シリコン膜を堆積する。
【００４４】
次いで、導電性膜１８として例えばＴａ膜をスパッタリング法により堆積する。この導電性膜はＴＦＴのゲート電極となる。ゲート電極には電気抵抗が小さい材料を用いることが好ましい。例えば、スパッタガスとして窒素ガス６．７％含有のＡｒ（アルゴン）ガスを用い、基板温度１８０℃で６００ｎｍのＴａ膜を堆積した場合、その結晶構造はα構造となり、比抵抗は約４０μΩｃｍとなる。
【００４５】
なお、導電性膜の製造には他のＰＶＤ法やＣＶＤ法を用いても良く、Ｔａ以外の導電性材料を用いても良い。
【００４６】
次いで、導電性膜１８を所望の形状にパターニングし、ゲート電極Ｇを形成する。なお、本実施の形態においては、不純物層１３ａ、１３ｂをソース・ドレイン領域としたが、ゲート電極Ｇをマスクとして半導体膜１６ａ中に不純物イオンを打ち込むことによりソース・ドレイン領域を形成してもよい。
【００４７】
ここで、ゲート電極１８の下側に位置する半導体膜１６ａの表面部分がチャネル領域となる。そこで、半導体膜１６ａの表面部分のチャネル領域に対して、ソース・ドレイン電極間に位置する半導体膜１６ａの裏面部分をバックチャネル領域という。
【００４８】
以上の工程によって、スタガ構造のＴＦＴがほぼ完成する。
【００４９】
これに対し従来技術では、図９（ａ）に示すように、ソース・ドレイン電極１２ａ、１２ｂをパターニングした後、その表面にＰを拡散させるため、ＰＨ3によるプラズマ処理を行った場合、下地保護膜１１上にＰが付着する（図９（ｂ））。９０は、リン拡散領域を示す。その結果、半導体膜（アモルファスシリコン膜）１６のバックチャネル領域にＰが拡散し、界面準位を形成し、トランジスタ特性を劣化させる（図９（ｃ）〜（ｄ））。１７ａは、第１ゲート絶縁膜、１７ｂは、第２ゲート絶縁膜である。なお、図９は、本実施の形態の効果を説明するための工程断面図であり、本実施の形態と対応する部位には同一もしくは関連の符号を付し、その説明を省略する。
【００５０】
このように、本実施の形態によればバックチャネル領域（ソース電極およびドレイン電極間）への不純物の拡散（汚染）を低減することができるため、オフ電流の低減等、トランジスタ特性を向上させることができる。
【００５１】
＜実施の形態２＞
次に、実施の形態２について、図面を参照しながら詳細に説明する。なお、実施の形態１と対応する部位には同一もしくは関連の符号を付し、その形成工程等の繰り返しの説明を省略する。
【００５２】
図２は、本実施の形態のＴＦＴの製造方法を示す工程断面図である。
【００５３】
図２（ａ）および（ｂ）に示す工程は、実施の形態１と同様であるのでその詳細な説明を省略する。レジスト膜１４ａ、１４ｂをマスクとして導電性膜１２および不純物層１３をエッチングした後、図２（ｃ）に示すように、レジスト膜１４ａ、１４ｂに対して撥液処理を行う。この撥液処理は、例えば、処理室内にＣＦ4ガスを１５０ｓｃｃｍの流量で導入し、基板をＣＦ4プラズマに、１５分間曝すことにより行う。２９は、プラズマ発生部を示し、２４ａ、２４ｂは撥液処理後のレジスト膜を示す。
【００５４】
この処理によって、レジスト膜の撥液性（非親和性）が高まる。従って、ソース・ドレイン電極１２ａ、１２ｂや不純物層１３ａ、１３ｂの表面（側面）とレジスト膜２４ａ、２４ｂとの間には撥液性の差による選択性が生じる。その結果、図２（ｃ）において、絶縁膜１５となる、絶縁性の液体材料（例えば、ポリシラザン溶液）を塗布した際、ソース・ドレイン電極１２ａ、１２ｂや不純物層１３ａ、１３ｂの側面に絶縁性の液体材料が廻りこみ易くなり、ソース・ドレイン電極等の側壁を良好に覆うことができる。なお、実施の形態１で説明したように、絶縁性の液体材料の塗布には、スピンコート法やインクジェット法が用いられる。絶縁膜１５の具体的な成膜方法は実施の形態１と同様であるためその説明を省略する。
【００５５】
次いで、実施の形態１と同様に、レジスト膜２４ａ、２４ｂを除去し、絶縁膜を焼成した後、半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極Ｇを順次形成する（図２（ｄ）〜（ｈ））。
【００５６】
＜実施の形態３＞
次に、実施の形態３について、図面を参照しながら詳細に説明する。なお、実施の形態１と対応する部位には同一もしくは関連の符号を付し、その形成工程等の繰り返しの説明を省略する。
【００５７】
図３は、本実施の形態のＴＦＴの製造方法を示す工程断面図である。
【００５８】
図３（ａ）に示すように、ガラス基板１０上に下地保護膜１１、導電性膜１２および不純物層１３を順次堆積する。具体的な成膜方法は実施の形態１と同様であるためその説明を省略する。次いで、図３（ｂ）に示すように、不純物層１３上に、レジスト膜を形成し、露光および現像することにより、ソース・ドレイン電極の形成領域上にのみレジスト膜３４ａ、３４ｂを残存させる。この際、レジスト膜３４ａ、３４ｂが、逆テーパー形状となるようレジスト材料、露光・現像条件等を調整する。例えば、ネガ型レジストを用いると逆テーパー形状のレジスト膜を形成することができる。
【００５９】
次いで、レジスト膜３４ａ、３４ｂをマスクとして導電性膜１２および不純物層１３をエッチングする。実施の形態１の場合と同様に、例えば、チャンバー（処理室）内でＣＦ4とＯ2を１：１の割合で混合し、１０Ｐａ、印加電力７５０Ｗの雰囲気下でプラズマエッチングを行う。但し、このエッチング処理後もレジスト膜３４ａ、３４ｂの形状が逆テーパー状である必要がある。テーパー角度は、後述する絶縁性の液体材料がレジスト膜の表面全体に廻り込まない程度であれば良い。
【００６０】
次いで、図３（ｃ）に示すように、レジスト膜３４ａ、３４ｂを残存させた状態で、ソース・ドレイン電極１２ａ、１２ｂ間を絶縁膜１５で埋め込む。例えば、ポリシラザン溶液のような絶縁性の液体材料を塗布し、実施の形態１と同様に絶縁膜１５を形成する。
【００６１】
このように、本実施の形態によれば、逆テーパー形状のレジスト膜３４ａ、３４ｂを残存させた状態で絶縁性の液体材料を塗布したので、ソース・ドレイン電極１２ａ、１２ｂ間上に溜まった液体材料がレジスト膜３４ａ、３４ｂの表面に回り込みにくくなり、ソース・ドレイン電極１２ａ、１２ｂ間を良好に埋め込むことができる。
【００６２】
次いで、実施の形態１と同様に、レジスト膜３４ａ、３４ｂを除去し、絶縁膜を焼成した後、半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極Ｇを順次形成する（図３（ｄ）〜（ｇ））。
【００６３】
＜実施の形態４＞
次に、実施の形態４について、図面を参照しながら詳細に説明する。なお、実施の形態１と対応する部位には同一もしくは関連の符号を付し、その形成工程等の繰り返しの説明を省略する。
【００６４】
図４は、本実施の形態のＴＦＴの製造方法を示す工程断面図である。
【００６５】
図４（ａ）および（ｂ）に示す工程は、実施の形態１と同様であるのでその詳細な説明を省略する。レジスト膜１４ａ、１４ｂをマスクとして導電性膜１２および不純物層１３をエッチングした後、図４（ｃ）に示すように、レジスト膜１４ａ、１４ｂに対して耐熱処理を行う。この耐熱処理は、例えば、処理室内を減圧（真空）状態とし、１３０℃の雰囲気下で波長２５６ｎｍのＵＶ（ultra violet）を３分間照射する。例えば、このようなＵＶ処理で、レジスト膜が耐熱化する。４４ａ、４４ｂは耐熱処理後のレジスト膜を示す。
【００６６】
次いで、実施の形態１と同様に、絶縁膜１５を形成した後、レジスト膜４４ａ、４４ｂを除去し、必要に応じて絶縁膜を焼成し、半導体膜１６ａ、ゲート絶縁膜１７、ゲート電極Ｇを順次形成する（図４（ｄ）〜（ｈ））。
【００６７】
このように、本実施の形態によれば、レジスト膜に耐熱処理を施したので、レジスト膜が残存した状態で、１５０℃以上の熱が加わる処理を施すことができる。耐熱処理を行わないレジスト膜の耐熱温度は１５０℃程度である。従って、例えば、レジスト膜４４ａ、４４ｂが残存した状態で、絶縁膜１５（絶縁性の液体材料）のポストベークを行う際、その温度を１５０℃以上とすることができる。また、レジスト膜４４ａ、４４ｂが残存した状態で、絶縁膜１５（絶縁性の液体材料）の焼成を行うことができる。このようにレジスト膜が残存した状態で絶縁膜１５（絶縁性の液体材料）のポストベークや焼成を行った方が、絶縁膜１５と下地保護膜およびソース・ドレイン電極側壁との密着性が上がり、レジスト除去等の後工程による膜剥がれの危険性をより低減することができる。さらに、絶縁膜１５をＣＶＤ法を用いて形成する場合（図７参照）には、１５０℃以上（例えば、３００℃程度）の加熱を要するが、このような高温化の処理もレジスト膜４４ａ、４４ｂを残存させた状態で行うことができる。
【００６８】
＜実施の形態５＞
次に、実施の形態５について、図面を参照しながら詳細に説明する。なお、実施の形態１、２および４と対応する部位には同一もしくは関連の符号を付し、その形成工程等の繰り返しの説明を省略する。
【００６９】
図５は、本実施の形態のＴＦＴの製造方法を示す工程断面図である。
【００７０】
図５（ａ）および（ｂ）に示す工程は、実施の形態１と同様であるのでその詳細な説明を省略する。レジスト膜１４ａ、１４ｂをマスクとして導電性膜１２および不純物層１３をエッチングした後、図５（ｃ）に示すように、レジスト膜１４ａ、１４ｂに対して例えばＵＶを照射することにより耐熱処理を行う。５４４ａ、５４４ｂは耐熱処理後のレジスト膜を示す。耐熱処理の具体的な条件については実施の形態４で詳細に説明したのでここでは省略する。
【００７１】
次いで、図５（ｄ）に示すように、レジスト膜５４４ａ、５４４ｂに対して撥液処理を行う。撥液処理の具体的な条件については実施の形態２で詳細に説明したのでここでは省略する。５５４ａ、５５４ｂは撥液処理後のレジスト膜を示す。
【００７２】
この耐熱処理および撥液処理は、同一処理室内で連続して行うことができる。もちろん、それぞれを異なる処理室（装置）で行っても良い。これらの処理の結果、レジスト膜５５４ａ、５５４ｂは、耐熱性と撥液性を有する。なお、撥液処理を行った後、耐熱処理を行っても良い。
【００７３】
次いで、実施の形態１と同様に、絶縁膜１５を形成し、レジスト膜５５４ａ、５５４ｂを除去し、絶縁膜を焼成した後、半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極Ｇを順次形成する（図５（ｅ）〜（ｉ））。
【００７４】
このように本実施の形態においては、レジスト膜に耐熱処理と撥液処理を施したので、例えば、絶縁膜１５となる絶縁性の液体材料（例えば、ポリシラザン溶液）を塗布した際、ソース・ドレイン電極１２ａ、１２ｂや不純物層１３ａ、１３ｂの側面に絶縁性の液体材料が廻りこみ易くなり、ソース・ドレイン電極等の側壁を良好に覆うことができる。
【００７５】
また、レジスト膜が残存した状態で、１５０℃以上の熱が加わる処理を施すことができる。従って、例えば、レジスト膜５５４ａ、５５４ｂが残存した状態で、絶縁膜１５（絶縁性の液体材料）のポストベークを行う際、その温度を１５０℃以上とすることができる。また、レジスト膜５５４ａ、５５４ｂが残存した状態で、絶縁膜１５（絶縁性の液体材料）の焼成を行うことができる。さらに、絶縁膜１５をＣＶＤ法を用いて形成する場合には、１５０℃以上（例えば、３００℃程度）の加熱を要するが、このような高温下の処理もレジスト膜５５４ａ、５５４ｂを残存させた状態で行うことができる。
【００７６】
＜実施の形態６＞
次に、実施の形態６について、図面を参照しながら詳細に説明する。なお、実施の形態１および５と対応する部位には同一もしくは関連の符号を付し、その形成工程等の繰り返しの説明を省略する。
【００７７】
図６は、本実施の形態のＴＦＴの製造方法を示す工程断面図である。
【００７８】
図６（ａ）に示すように、ガラス基板１０上に下地保護膜１１、導電性膜１２および不純物層１３を順次堆積する。具体的な成膜方法は実施の形態１と同様であるためその説明を省略する。次いで、図６（ｂ）に示すように、不純物層１３上に、レジスト膜を形成し、ソース・ドレイン電極の形成領域上にレジスト膜３４ａ、３４ｂを残存させる。この際、レジスト膜３４ａ、３４ｂが、逆テーパー形状となるようレジスト材料、露光・現像条件等を調整する。例えば、ネガ型レジストを用いると逆テーパー形状のレジスト膜を形成することができる。次いで、レジスト膜３４ａ、３４ｂをマスクとして導電性膜１２および不純物層１３をエッチングする。エッチングの具体的な条件については実施の形態３で詳細に説明したのでここでは省略する。
【００７９】
次いで、図６（ｃ）に示すように、レジスト膜３４ａ、３４ｂに対して耐熱処理を行う。６４４ａ、６４４ｂは耐熱処理後のレジスト膜を示す。耐熱処理の具体的な条件については実施の形態４および５で詳細に説明したのでここでは省略する。
【００８０】
次いで、図６（ｄ）に示すように、レジスト膜６４４ａ、６４４ｂに対して撥液処理を行う。撥液処理の具体的な条件については実施の形態２および５で詳細に説明したのでここでは省略する。６５４ａ、６５４ｂは撥液処理後のレジスト膜を示す。
【００８１】
これらの処理の結果、耐熱性と撥液性を有する逆テーパー状のレジスト膜６５４ａ、６５４ｂが形成される。
【００８２】
次いで、実施の形態１と同様に、絶縁膜１５を形成し、レジスト膜６５４ａ、６５４ｂを除去し、絶縁膜を焼成した後、半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極Ｇを順次形成する（図６（ｅ）〜（ｉ））。
【００８３】
このように、本実施の形態によれば、レジスト膜の形状を逆テーパー形状としたので、例えば、絶縁膜１５となる絶縁性の液体材料（例えば、ポリシラザン溶液）を塗布した際、ソース・ドレイン電極１２ａ、１２ｂ間上に溜まった液体材料がレジスト膜６５４ａ、６５４ｂの表面に回り込みにくくなり、ソース・ドレイン電極１２ａ、１２ｂ間を良好に埋め込むことができる。
【００８４】
また、レジスト膜に撥液処理を施したので、例えば、絶縁膜１５となる絶縁性の液体材料（例えば、ポリシラザン溶液）を塗布した際、撥液性の差によってソース・ドレイン電極１２ａ、１２ｂや不純物層１３ａ、１３ｂの側面に絶縁性の液体材料が廻りこみ易くなり、ソース・ドレイン電極１２ａ、１２ｂ等の側壁を良好に覆うことができる。
【００８５】
また、レジスト膜６５４ａ、６５４ｂが残存した状態で、１５０℃以上の熱が加わる処理を施すことができる。従って、例えば、レジスト膜６５４ａ、６５４ｂが残存した状態で、絶縁膜１５（絶縁性の液体材料）のポストベークを行う際、その温度を１５０℃以上とすることができる。また、レジスト膜６５４ａ、６５４ｂが残存した状態で、絶縁膜１５（絶縁性の液体材料）の焼成を行うことができる。さらに、絶縁膜１５をＣＶＤ法を用いて形成する場合には、１５０℃以上（例えば、３００℃程度）の加熱を要するが、このような高温下の処理もレジスト膜６５４ａ、６５４ｂを残存させた状態で行うことができる。
【００８６】
＜ＴＦＴ構造説明＞
前述の実施の形態１〜６で説明した製造方法により形成されるＴＦＴ構造が明らかになったと思われるが、ここでは、ＴＦＴ構造の特徴的な部分について特記しておく。
【００８７】
図８（ａ）および（ｂ）に示すように、ガラス基板１０の上部にはチャネル領域を介して対向するようにソース・ドレイン電極１２ａ、１２ｂが配置されている。このソース・ドレイン電極の表面には不純物層１３ａ、１３ｂが配置されている。即ち、ソース・ドレイン電極の表面部は不純物を含有している。
【００８８】
このソース、ドレイン電極１２ａ、１２ｂおよび不純物層１３ａ、１３ｂのソース・ドレイン電極間、つまり後にチャネル領域となる側の側壁は側壁膜（絶縁膜）１１５ａ、１１５ｂで覆われている。少なくとも前記側壁が絶縁膜で覆われていればよく、その形状は、図８（ｂ）に示す側壁膜でもよいし、図１（ｃ）等に示す埋め込み膜でもよい。
【００８９】
また、ソース、ドレイン電極１２ａ、１２ｂ（不純物層１３ａ、１３ｂ）およびソース・ドレイン電極間、つまりチャネル領域上には半導体膜１６ａが位置し、その上部にはゲート絶縁膜１７を介してゲート電極１８（Ｇ）が配置されている。
【００９０】
＜電気光学装置および電子機器の説明＞
次に、前述の実施の形態１〜６で説明した製造方法により形成されるＴＦＴが使用される電気光学装置や電子機器について説明する。
【００９１】
本発明のＴＦＴは、例えば、電気光学装置（表示装置）の駆動素子として用いられる。図１０に、本発明の電気光学装置を用いた電子機器の例を示す。図１０（Ａ）は携帯電話への適用例であり、図１０（Ｂ）は、ビデオカメラへの適用例である。また、図１０（ｃ）は、テレビジョンへ（ＴＶ）の適用例であり、図１０（Ｄ）は、ロールアップ式テレビジョンへの適用例である。
【００９２】
図１０（Ａ）に示すように、携帯電話５３０には、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明の電気光学装置を使用することができる。
【００９３】
図１０（Ｂ）に示すように、ビデオカメラ５４０には、受像部５４１、操作部５４２、音声入力部５４３および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明の電気光学装置を使用することができる。
【００９４】
図１０（Ｃ）に示すように、テレビジョン５５０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明の電気光学装置を使用することができる。なお、パーソナルコンピュータ等に用いられるモニタ装置（電気光学装置）にも本発明の電気光学装置を使用することができる。
【００９５】
図１０（Ｄ）に示すように、ロールアップ式テレビジョン５６０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明の電気光学装置を使用することができる。
【００９６】
なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。
【図面の簡単な説明】
【００９７】
【図１】実施の形態１のＴＦＴの製造方法を示す工程断面図
【図２】実施の形態２のＴＦＴの製造方法を示す工程断面図
【図３】実施の形態３のＴＦＴの製造方法を示す工程断面図
【図４】実施の形態４のＴＦＴの製造方法を示す工程断面図
【図５】実施の形態５のＴＦＴの製造方法を示す工程断面図
【図６】実施の形態６のＴＦＴの製造方法を示す工程断面図
【図７】ＣＶＤ法で絶縁膜を形成した場合の工程断面を模式的に示した図
【図８】実施の形態１の他の絶縁膜の形成状態（構造）を模式的示す工程断面図
【図９】実施の形態１の効果を説明するための工程断面図
【図１０】本発明の電気光学装置が使用される電子機器の例を示す図
【符号の説明】
【００９８】
１０…ガラス基板  １１…下地保護膜  １２…導電性膜  １２ａ、１２ｂ…ソース・ドレイン電極  １３、１３ａ、１３ｂ…不純物層  １４ａ、１４ｂ…レジスト膜  １５、１５ａ…絶縁膜  １６、１６ａ…半導体膜  １７…ゲート絶縁膜  １７ａ…第１ゲート絶縁膜  １７ｂ…第２ゲート絶縁膜  １８…導電性膜  ２４ａ、２４ｂ…レジスト膜  ２９…プラズマ発生部  ３４ａ、３４ｂ…レジスト膜  ４４ａ、４４ｂ…レジスト膜  ９０…リン拡散領域  １１５…絶縁膜  １１５ａ、１１５ｂ…側壁膜  ５００…電気光学装置  ５３０…携帯電話  ５３１…アンテナ部  ５３２…音声出力部  ５３３…音声入力部  ５３４…操作部  ５４０…ビデオカメラ  ５４１…受像部  ５４２…操作部  ５４３…音声入力部  ５４４ａ、５４４ｂ…レジスト膜  ５５４ａ、５５４ｂ…レジスト膜  ５５０…テレビジョン  ５６０…ロールアップ式テレビジョン  ６４４ａ、６４４ｂ…レジスト膜  ６５４ａ、６５４ｂ…レジスト膜  Ｇ…ゲート電極
【図１】
2007109731.tif 000003
【図２】
2007109731.tif 000004
【図３】
2007109731.tif 000005
【図４】
2007109731.tif 000006
【図５】
2007109731.tif 000007
【図６】
2007109731.tif 000008
【図７】
2007109731.tif 000009
【図８】
2007109731.tif 000010
【図９】
2007109731.tif 000011
【図１０】
2007109731.tif 000012