(57)【要約】【課題】簡単な回路構成で小型、軽量、低ノイズ且つ高効率のスイッチング電源装置。【解決手段】整流回路Ｂ１の出力端子間に接続され、ダイオードＤＰと平滑用コンデンサＣ１とが直列に接続された整流平滑回路と、平滑用コンデンサＣ１の端子間に接続され、１次巻線Ｐとスイッチング素子Ｑ１とが直列に接続された回路と、整流回路Ｂ１の出力端子間に接続され、リアクトルＬＰ及びコンデンサＣＰからなる共振回路とスイッチング素子Ｑ２とが直列に接続された回路と、１次巻線Ｐとスイッチング素子Ｑ１との接続点と共振回路とスイッチング素子Ｑ２との接続点とに接続されたダイオードＤ３と、２次巻線Ｓに発生する電圧を整流して得られる出力電圧を所定電圧に制御するようにＱ１をオン／オフ制御する第１制御回路１２と、Ｑ１がオンすると同時にＱ２をオンさせ、Ｑ１のオン期間より短いオン期間後にＱ２をオフさせる第２制御回路１４とを備える。【選択図】図１
2007288855.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流電圧を整流する整流回路と、
前記整流回路の出力端子間に接続され、第１ダイオードと平滑用コンデンサとが直列に接続された整流平滑回路と、
前記平滑用コンデンサの端子間に接続され、トランスの１次巻線と第１スイッチング素子とが直列に接続された第１直列回路と、
前記整流回路の出力端子間に接続され、リアクトル及び第１コンデンサからなる共振回路と第２スイッチング素子とが直列に接続された第２直列回路と、
前記トランスの１次巻線と前記第１スイッチング素子との接続点と前記共振回路と前記第２スイッチング素子との接続点とに接続された第２ダイオードと、
前記トランスの２次巻線に発生する電圧を整流し得られる出力電圧が所定電圧になるように前記第１スイッチング素子をオン／オフさせる第１制御回路と、
前記第１スイッチング素子がオンすると同時に前記第２スイッチング素子をオンさせ、前記第１スイッチング素子のオン期間より短いオン期間後に前記第２スイッチング素子をオフさせる第２制御回路と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記第２制御回路は、前記第２スイッチング素子をオンすることにより前記共振回路による正弦波状の共振電流が前記第２スイッチング素子から前記第１コンデンサに流れる期間に前記第２スイッチング素子をオフさせることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記第２制御回路は、前記第１制御回路から出力される前記第１スイッチング素子を駆動するための第１駆動信号のパルス幅と該第２制御回路が出力する前記第２スイッチング素子を駆動するための第２駆動信号のパルス幅とを比較し、前記第１駆動信号のパルス幅が前記第２駆動信号のパルス幅以下になったときに、前記第２駆動信号の出力を停止することを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【請求項４】
出力電力が所定値以下であることを検出する軽負荷検出回路をさらに備え、
前記第２制御回路は、前記軽負荷検出回路が軽負荷状態であることを表す信号を出力したときは、前記第２駆動信号の出力を停止することを特徴とする請求項１乃至請求項３のいずれか１項記載のスイッチング電源装置。
【請求項５】
前記整流回路の一方の出力端子と前記第１ダイオードとの間に接続された第３ダイオードと、
前記整流回路の出力端子間又は前記交流電源の出力端子間に接続された第２コンデンサと、
を備えることを特徴とする請求項１乃至請求項４のいずれか１項記載のスイッチング電源装置。
【請求項６】
前記トランスの１次巻線と前記第１スイッチング素子との接続点と前記第２ダイオードとの間に接続された第３スイッチング素子を備えることを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源の交流電圧を所定の直流電圧に変換して出力するスイッチング電源装置に関し、特に変換効率を上げるための技術に関する。
【背景技術】
【０００２】
スイッチング電源装置は、小型化及び省電力化が可能であることから、各種の電子機器に採用されている。このスイッチング電源装置は、交流電源の交流電圧をダイオードによって整流しコンデンサで平滑する整流回路を備え、整流回路から出力される整流電圧を断続して交番信号を生成し、その後、所定の直流電圧に変換するコンデンサインプット方式を採用している。コンデンサインプット方式が採用されたスイッチング電源装置では、交流電源からの入力電流が歪み波形となるため、力率改善を行うことが推薦されている。
【０００３】
力率を改善する簡便な方法としては、整流回路の出力側にチョークコイルを挿入し、いわゆるチョークインプット方式を採用することが一般的である。しかし、チョークインプット方式においては、商用電源周波数に対応する大きなインダクタンスを使用する必要があるので、スイッチング電源装置の重量及びサイズが大きくなり、小型の電子機器に適用することが困難になる。
【０００４】
そこで、力率を改善するために、図８に示すような昇圧形チョッパ回路を使用した力率改善回路１０が採用されている。スイッチング電源装置の一次側には、交流電源Ｖａｃから入力される交流電力を全波整流する整流ブリッジ回路Ｂ１と、整流ブリッジ回路Ｂ１の出力の高周波ノイズを除去するコンデンサＣ２が設けられる。コンデンサＣ２の両端間には力率改善回路１０が接続されている。力率改善回路１０の出力端子間には、トランスＴ１の１次巻線Ｐと第１スイッチング素子Ｑ１とが直列に接続されたスイッチング回路が接続されている。第１スイッチング素子Ｑ１は、例えばＭＯＳＦＥＴからなり、第１スイッチング素子Ｑ１のソース−ドレイン間には、ダイオードＤ１が接続されている。
【０００５】
力率改善回路１０は、コンデンサＣ２の両端子間に接続され、チョークコイルＬ１３と力率改善用スイッチング素子である第２スイッチング素子Ｑ２とが直列に接続された直列回路と、第２スイッチング素子Ｑ２のソース−ドレイン間に接続され、ダイオードＤＰ１と平滑用コンデンサＣ１とが直列に接続された直列回路と、ダイオードＤＰ１のカソードに接続された第２検出比較回路１３と、第２検出比較回路１３の出力に接続された第２制御回路１４ａとを有している。第２スイッチング素子Ｑ２は、例えばＭＯＳＦＥＴからなり、第２スイッチング素子Ｑ２のソースドレイン間には、ダイオードＤ２が接続されている。
【０００６】
第２検出比較回路１３は、力率改善回路１０の出力電圧（ダイオードＤＰ１と平滑用コンデンサＣ１の接続点の電圧）と内部に保持している基準電圧とを比較することにより誤差電圧を求める。
【０００７】
第２制御回路１４ａは、第２検出比較回路１３からの誤差電圧に応じて、パルス幅変調（ＰＷＭ：Pulse Width  Modulation）された第２駆動信号を生成し、第２スイッチング素子Ｑ２のゲートに送る。これにより、第２スイッチング素子Ｑ２は、第２駆動信号に応じて断続し、力率改善回路１０の出力電圧が一定値となるように制御される。
【０００８】
スイッチング電源装置の二次側には、トランスＴ１の２次巻線Ｓの両端間に接続され、且つダイオードＤ０１とコンデンサＣ０とが直列に接続された整流平滑回路が設けられている。コンデンサＣ０の両端は出力端子に接続され、出力端子から出力電圧Ｅｏｕｔが負荷ＲＬに供給される。
【０００９】
ダイオードＤ０１とコンデンサＣ０との接続点には第１検出比較回路１１が接続されている。第１検出比較回路１１は、出力電圧Ｅｏｕｔと内部に保持している基準電圧とを比較することにより誤差電圧を求める。第１制御回路１２ａは、第１検出比較回路１１からの誤差電圧に応じてパルス幅変調された第１駆動信号を生成し、第１スイッチング素子Ｑ１のゲートに送る。これにより、第１スイッチング素子Ｑ１は、第１駆動信号に応じて断続し、出力電圧Ｅｏｕｔが一定値となるように制御される。
【００１０】
しかしながら、図８に示す力率改善回路１０は、高周波でスイッチングするので、スイッチングノイズが増加し、ＥＭＣ（Electro-Magnetic Compatibility：電磁環境適合性）規格をクリアするための対策が必要になり、コストアップを招く。また、力率改善回路１０の出力にスイッチング回路が接続されているので、２回の電力変換が行われることになり、電源効率が悪くなる。
【００１１】
そこで、昇圧形チョッパ回路を使用した力率改善回路と、スイッチング電源装置のスイッチング素子を共通に使用することにより回路の簡易化とコストダウンを図るスイッチング電源装置が開発されている（特許文献１）。
【００１２】
図９は特許文献１に開示されたスイッチング電源装置の回路構成を示す図である。ただし、特許文献１に開示されたスイッチング電源装置はフォワード型であるのに対し、図９に示すスイッチング電源装置はフライバック型である。スイッチング電源装置の一次側には、整流ブリッジ回路Ｂ１とコンデンサＣ２とが設けられ、コンデンサＣ２の両端間には、チョークコイルＬ１３、ダイオードＤＰ１、トランスＴ１の１次巻線Ｐ、ダイオードＤＰ２及びスイッチング素子Ｑ１が順次に接続された直列回路が接続されている。
【００１３】
ダイオードＤＰ１と１次巻線Ｐの接続点と、スイッチング素子Ｑ１と整流ブリッジ回路Ｂ１との接続点との間には平滑用コンデンサＣ１が接続されている。チョークコイルＬ１３とダイオードＤＰ１の接続点と、スイッチング素子Ｑ１とダイオードＤＰ２との接続点との間には、コンデンサＣ３が接続されている。
【００１４】
トランスＴ１の２次巻線Ｓ側は、図８に示すトランスＴ１の２次巻線Ｓ側と同一構成である。また、検出比較回路１１、制御回路１２ａの構成も、図８に示す対応部分と同一構成であるので、その部分の説明は省略する。
【００１５】
また、コンデンサＣ３は、チョークコイルＬ１３及びスイッチング素子Ｑ１とともにステップアップコンバータを構成し、スイッチング素子Ｑ１が断続することによりチョークコイルＬ１３に蓄積されるエネルギーを利用して力率が改善されている。
【特許文献１】特開平５−９５６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図８に示したスイッチング電源装置では、図１０に示すように、電流波形Ｉｄと電圧波形Ｖｄｓとが交差する。同様に、図９に示したスイッチング電源装置では、図１１に示すように、電流波形Ｉｄと電圧波形Ｖｄｓとが交差する。従って、いずれのスイッチング電源装置でも、スイッチング損失が増加するとともに、ＥＭＩ（electromagnetic interference）ノイズが大きい。特に、図８に示すスイッチング電源装置では、力率改善用の第２スイッチング素子Ｑ２と第１スイッチング素子Ｑ１とが独立してスイッチング動作を行うため、スイッチング素子の相互干渉やＥＭＩノイズがさらに増大する。
【００１７】
また、図８及び図９に示すスイッチング電源装置は、いずれも昇圧方式を採用しているため、平滑用コンデンサＣ１の電圧が高くなり、コンデンサの耐圧に注意する必要がある。特に、入力電圧がワイド入力仕様の場合は、入力電圧が高く軽負荷時には、平滑用コンデンサＣ１に印加される電圧が過度に上昇するため、平滑用コンデンサＣ１の耐圧を越えないように特別な制御が必要になる。
【００１８】
本発明の課題は、簡単な回路構成で小型、軽量、低ノイズ且つ高効率のスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１９】
前記課題を解決するために本発明は、以下の構成とした。請求項１の発明は、交流電源の交流電圧を整流する整流回路と、前記整流回路の出力端子間に接続され、第１ダイオードと平滑用コンデンサとが直列に接続された整流平滑回路と、前記平滑用コンデンサの端子間に接続され、トランスの１次巻線と第１スイッチング素子とが直列に接続された第１直列回路と、前記整流回路の出力端子間に接続され、リアクトル及び第１コンデンサからなる共振回路と第２スイッチング素子とが直列に接続された第２直列回路と、前記トランスの１次巻線と前記第１スイッチング素子との接続点と前記共振回路と前記第２スイッチング素子との接続点とに接続された第２ダイオードと、前記トランスの２次巻線に発生する電圧を整流し得られる出力電圧が所定電圧になるように前記第１スイッチング素子をオン／オフさせる第１制御回路と、前記第１スイッチング素子がオンすると同時に前記第２スイッチング素子をオンさせ、前記第１スイッチング素子のオン期間より短いオン期間後に前記第２スイッチング素子をオフさせる第２制御回路とを備えることを特徴とする。
【００２０】
請求項２の発明では、請求項１記載のスイッチング電源装置において、前記第２制御回路は、前記第２スイッチング素子をオンすることにより前記共振回路による正弦波状の共振電流が前記第２スイッチング素子から前記第１コンデンサに流れる期間に前記第２スイッチング素子をオフさせることを特徴とする。
【００２１】
請求項３の発明では、請求項１又は請求項２記載のスイッチング電源装置において、前記第２制御回路は、前記第１制御回路から出力される前記第１スイッチング素子を駆動するための第１駆動信号のパルス幅と該第２制御回路が出力する前記第２スイッチング素子を駆動するための第２駆動信号のパルス幅とを比較し、前記第１駆動信号のパルス幅が前記第２駆動信号のパルス幅以下になったときに、前記第２駆動信号の出力を停止することを特徴とする。
【００２２】
請求項４の発明は、請求項１乃至請求項３のいずれか１項記載のスイッチング電源装置において、出力電力が所定値以下であることを検出する軽負荷検出回路をさらに備え、前記第２制御回路は、前記軽負荷検出回路が軽負荷状態であることを表す信号を出力したときは、前記第２駆動信号の出力を停止することを特徴とする。
【００２３】
請求項５の発明は、請求項１乃至請求項４のいずれか１項記載のスイッチング電源装置において、前記整流回路の一方の出力端子と前記第１ダイオードとの間に接続された第３ダイオードと、前記整流回路の出力端子間又は前記交流電源の出力端子間に接続された第２コンデンサとを備えることを特徴とする。
【００２４】
請求項６の発明は、請求項１記載のスイッチング電源装置において、前記トランスの１次巻線と前記第１スイッチング素子との接続点と前記第２ダイオードとの間に接続された第３スイッチング素子を備えることを特徴とする。
【発明の効果】
【００２５】
請求項１の発明によれば、第１スイッチング素子と第２スイッチング素子とを同期してスイッチングさせるので、ノイズの発生が単純化され、ノイズ対策が容易になる。また、第１スイッチング素子より短い期間だけ第２スイッチング素子をオンさせることにより、スイッチング損失を低減できる。さらに、第２スイッチング素子は、リアクトルとコンデンサからなる共振回路の共振によりゼロ電圧・ゼロ電流スイッチングするので、ノイズを大幅に低減できる。その結果、ノイズフィルタや放熱フィンを小型化できる。また、力率改善用のＩＣに、従来必要であった乗算回路やＰＦＣ出力電圧フィードバック制御回路、過電流過電圧保護回路といった制御回路が不要となるので、制御回路の簡素化や安価な制御ＩＣで対応できる。これにより、電源の小型化及び低コスト化が図れる。
【００２６】
請求項２の発明は、第２スイッチング素子をオフさせるタイミングを具体的に規定したもので、請求項１の発明と同様の効果が得られる。
【００２７】
請求項３及び請求項４の発明によれば、従来のスイッチング電源装置のように、力率改善のために昇圧形のチョッパ回路を使用していないため、平滑用コンデンサに印加される電圧は交流電源の電圧の√２倍となり、過大な電圧が印加されない。また、軽負荷時には、第２スイッチング素子はオン／オフ動作を停止し、力率改善動作を停止するので、第２スイッチング素子による損失がなくなり、軽負荷時の変換効率が向上する。
【００２８】
請求項５の発明によれば、高い周波数のノイズ成分を交流電源側に流さないようにすることができ、スイッチング素子のスイッチング等で発生した高周波ノイズを低減できる。
【００２９】
請求項６の発明によれば、第２スイッチング素子から第１コンデンサに電流が流れる期間に第２ダイオードを介して第１スイッチング素子の電流波形の吸い込み現象をなくすことができ、第１スイッチング素子に力率改善用の電流を流さないようにすることができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明のスイッチング電源装置の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００３１】
図１は本発明の実施例１に係るスイッチング電源装置の回路構成を示す図である。スイッチング電源装置の一次側には、交流電源Ｖａｃから入力される交流電力を全波整流する整流ブリッジ回路Ｂ１（本発明の整流回路に対応）と、整流ブリッジ回路Ｂ１の出力の高周波ノイズを除去するコンデンサＣ２（本発明の第２コンデンサに対応）が設けられる。コンデンサＣ２の両端間には、ダイオードＤＰ（本発明の第３ダイオードに対応）と、リアクトルＬＰ及びコンデンサＣＰ（本発明の第１コンデンサに対応）からなる直列共振回路（本発明の共振回路に対応）と、第２スイッチング素子Ｑ２とが順次に接続された直列回路が接続されている。第２スイッチング素子Ｑ２は、例えばＭＯＳＦＥＴからなり、第２スイッチング素子Ｑ２のソース−ドレイン間には、ダイオードＤ２が接続されている。
【００３２】
また、コンデンサＣ２の両端間には、ダイオードＤＰ、ダイオードＤＰ１（本発明の第１ダイオードに対応）及び平滑用コンデンサＣ１が順次に直列に接続された整流平滑回路が接続されている。
【００３３】
平滑用コンデンサＣ１の両端間には、トランスＴ１の１次巻線Ｐと第１スイッチング素子Ｑ１とが直列に接続された直列回路が接続されている。第１スイッチング素子Ｑ１は、例えばＭＯＳＦＥＴからなり、第１スイッチング素子Ｑ１のソース−ドレイン間には、ダイオードＤ１が接続されている。
【００３４】
また、１次巻線Ｐと第１スイッチング素子Ｑ１の接続点と、コンデンサＣＰと第２スイッチング素子Ｑ２の接続点との間には、ダイオードＤ３（本発明の第２ダイオードに対応）が接続されている。
【００３５】
整流ブリッジ回路Ｂ１の出力端子間に接続されたコンデンサＣ２と、整流ブリッジ回路Ｂ１の出力端子とダイオードＤＰ１との間に接続されたダイオードＤＰとは、高い周波数のノイズ成分を交流電源Ｖａｃ側に流さないようにするために設けられている。
【００３６】
コンデンサＣ２は、整流ブリッジ回路Ｂ１の交流入力端子間（交流電源Ｖａｃの出力端子間）に設けるようにしても良い。ダイオードＤＰとして、高速スイッチング用ダイオードを使用すると、高い周波数成分は、阻止されて交流電源Ｖａｃ側へ流れるノイズが低減される。また、ノイズ成分を、コンデンサＣ２により、その発生源である第１スイッチング素子Ｑ１や第２スイッチング素子Ｑ２に戻すことにより、交流電源Ｖａｃ側に流れるノイズ成分を低減できる。
【００３７】
トランスＴ１の２次巻線Ｓ側は、図８に示すトランスＴ１の２次巻線Ｓ側と同一構成である。また、検出比較回路１１の構成も、図８に示す対応部分と同一構成であるので、その部分の説明は省略する。
【００３８】
第１制御回路１２は、検出比較回路１１から送られてくる誤差電圧に応じてパルス幅変調された第１駆動信号を生成し、第１スイッチング素子Ｑ１のゲート、第２制御回路１４及び軽負荷検出回路１５に送る。これにより、第１スイッチング素子Ｑ１は、第１駆動信号に応じて断続し、出力電圧Ｅｏｕｔが一定値となるように制御される。
【００３９】
第２制御回路１４は、第１制御回路１２からの第１駆動信号に基づき、第２スイッチング素子Ｑ２をオン／オフさせるための第２駆動信号を生成し、第２スイッチング素子Ｑ２のゲートに送る。第２駆動信号は、詳細は後述するが、第１スイッチング素子Ｑ１のオンと同時に第２スイッチング素子Ｑ２をオンさせ、第１スイッチング素子Ｑ１のオン期間より短いオン期間が経過した後に第２スイッチング素子Ｑ２をオフさせる信号である。また、軽負荷検出回路１５は、第１制御回路１２からの第１駆動信号に基づき、負荷の軽重を検出し、第２制御回路１４に送る。
【００４０】
次に、上記のように構成される本発明の実施例１に係るスイッチング電源装置の動作を、図２に示すタイミングチャート及び図３に示す動作波形図を参照しながら説明する。なお、図３において、Ｖｄｓはスイッチング素子のドレイン−ソース間電圧、Ｉｄはスイッチング素子のドレイン電流を示している。
【００４１】
まず、検出比較回路１１は、出力電圧Ｅｏｕｔと基準電圧とを比較することにより誤差電圧を求め、第１制御回路１２に送る。第１制御回路１２は、検出比較回路１１からの誤差電圧に応じてパルス幅変調された第１駆動信号を生成し、第１スイッチング素子Ｑ１のゲートに送る。
【００４２】
第１駆動信号は、図２（ａ）に示すＱ１ゲートのように、定格出力時のオン期間はＴON１であり、軽負荷になるにつれてオン期間ＴON１より短いオン期間ＴON２になる信号である。このような第１駆動信号により、第１スイッチング素子Ｑ１のオン幅を制御するＰＷＭ制御が行われ、出力電圧Ｅｏｕｔが一定値となるように制御される。
【００４３】
第２制御回路１４は、第１制御回路１２からの第１駆動信号に基づき第２駆動信号を生成し、第２スイッチング素子Ｑ２のゲートに送る。第２駆動信号は、図２（ｂ）に示すＱ２ゲートのように、第１駆動信号と同時にオンになり、第１駆動信号のオン期間ＴON１又はＴON２より短い所定のオン期間ＴON３を有する信号である。第２駆動信号のオフのタイミングは、リアクトルＬＰとコンデンサＣＰとからなる共振回路の共振周波数で決定される。
【００４４】
共振回路による共振電流が第２スイッチング素子Ｑ２を負方向に流れている期間（第２スイッチング素子Ｑ２からコンデンサＣＰに電流が流れる方向を負方向とし、図３（ｂ）に示す期間Ｔｂ）に第２スイッチング素子Ｑ２がオフされるように予め第２制御回路１４の内部で設定されている。この構成により、第２スイッチング素子Ｑ２は、オン時はゼロ電流でターンオンし、オフ時はゼロ電圧でターンオフするため、スイッチング損失は発生しない。
【００４５】
また、軽負荷検出回路１５は、第１制御回路１２から出力される第１駆動信号を入力し、第１駆動信号のパルス幅に基づき出力電力の軽重を判断して、負荷電力が所定値以下になったことを検出したときには、軽負荷検出信号を第２制御回路１４に送る。
【００４６】
第２制御回路１４は、軽負荷検出信号に応答して、第２スイッチング素子Ｑ２に送る第２駆動信号の出力を停止する。これにより、軽負荷時は力率変換機能が停止されるので、第２制御回路１４及び第１スイッチング素子Ｑ２における損失がなくなり、軽負荷時の変換効率を向上させることができる。
【００４７】
なお、軽負荷検出回路１５は、第１スイッチング素子Ｑ１へ送る第１駆動信号に基づき負荷の軽重を検出するが、負荷の軽量の検出には、他の方法を用いることもできる。例えば、第１スイッチング素子Ｑ１のドレイン電流や、トランスＴ１の２次側の出力電流値に基づき負荷の軽重を検出するように構成できる。
【００４８】
また、軽負荷検出回路１５は、第１スイッチング素子Ｑ１へ送られる第１駆動信号のパルス幅と、第２スイッチング素子Ｑ２へ送られる第２駆動信号のパルス幅とを比較し、第１駆動信号のパルス幅が第２駆動信号のパルス幅になった時に、軽負荷状態であると判断しても良い。
【００４９】
図２に示すように、第１スイッチング素子Ｑ１がオンするタイミングと第２スイッチング素子Ｑ２がオンするタイミングとは同じであり、第２スイッチング素子Ｑ２がオフするタイミングは、第１スイッチング素子Ｑ１がオフするタイミングよりも必ず早くなるように設定されている。
【００５０】
具体的には、第２スイッチング素子Ｑ２がオフするタイミングは、リアクトルＬＰとコンデンサＣＰとからなる直列共振回路の共振周波数によって決定され、図３（ｂ）に示す第２スイッチング素子Ｑ２の電流波形Ｉｄの負の期間中になるように設定される。第２スイッチング素子Ｑ２がオンしてからオフするまでのオン期間ＴON３は、上記のようにして決定され、オン期間ＴON３は、固定である。
【００５１】
また、軽負荷時には、第１スイッチング素子Ｑ１のオン期間ＴON１が短くなって、第２スイッチング素子Ｑ２の固定のオン期間ＴON３より短くなる場合があるが、その前に、第２スイッチング素子Ｑ２のスイッチング動作は停止される。これにより、待機電力を軽減することができる。なお、規格上は、規定の出力電力以下、例えば４０Ｗでは力率改善しなくてもよいことになっている。
【００５２】
次に、実施例１に係るスイッチング電源装置の具体的な動作を説明する。
【００５３】
まず、スイッチング電源装置の入力端子に交流電源Ｖａｃから交流入力電圧が印加されると、平滑用コンデンサＣ１に充電電流が流れ、平滑用コンデンサＣ１の両端電圧が「√２Ｖａｃ」になるまで充電される。
【００５４】
図４は入力電圧電流の波形を示し、入力電流Ｉｉｎの波形には、平滑用コンデンサＣ１の影響による突起部が存在する。この状態で、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２が共にオンすると、第２スイッチング素子Ｑ２には、交流電源Ｖａｃ→整流ブリッジ回路Ｂ１→ダイオードＤＰ→リアクトルＬＰ→コンデンサＣＰ→第２スイッチング素子Ｑ２→整流ブリッジ回路Ｂ１→交流電源Ｖａｃの経路で正弦波状に電流Ｉｄが流れる。やがてピークを越えて下降に転じる（図３（ｂ）の期間Ｔａ参照）。
【００５５】
その後、図３（ｂ）の期間Ｔｂにおいて、この電流Ｉｄは主に、コンデンサＣＰ→リアクトルＬＰ→ダイオードＤＰ１→平滑用コンデンサＣ１→第２スイッチング素子Ｑ２又はダイオードＤ２→コンデンサＣＰの経路で流れる。
【００５６】
一部では、コンデンサＣＰ→リアクトルＬＰ→ダイオードＤＰ１→平滑用コンデンサＣ１→第１スイッチング素子Ｑ１→ダイオードＤ３→コンデンサＣＰの経路で電流が流れる。
【００５７】
さらに、他の一部では、コンデンサＣＰ→リアクトルＬＰ→ダイオードＤＰ１→トランスＴ１の１次巻線Ｐ→ダイオードＤ３→コンデンサＣＰの経路で電流が流れる。
【００５８】
一方、第１スイッチング素子Ｑ１にも平滑用コンデンサＣ１からトランスＴ１の１次巻線Ｐを介して励磁電流が流れ、トランスＴ１にエネルギーが蓄積される。その際、第１スイッチング素子Ｑ１の電流波形Ｉｄは、図３（ａ）に示すように、第２スイッチング素子Ｑ２に逆方向電流が流れる期間Ｔｂにおいて、ダイオードＤ３を介してコンデンサＣＰ側へ吸い込まれる形状になる（窪み部分）。
【００５９】
次に、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフする場合の動作を説明する。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオンされてから所定の期間ＴON３が経過すると、第２スイッチング素子Ｑ２がオフする。その際の第２スイッチング素子Ｑ２に送られる第２駆動信号のオフのタイミングは、上述したように、第２スイッチング素子Ｑ２に逆接続されたダイオードＤ２（第２スイッチング素子Ｑ２がＭＯＳＦＥＴから構成される場合はボディ−ダイオードで代用することができる）に電流が流れている期間Ｔｂである。これにより、図３に示すように、ゼロ電圧スイッチングが可能となり、第２スイッチング素子Ｑ２のオフ時のＶｄｓサージが全く発生しないので、ＥＭＩノイズや第２スイッチング素子Ｑ２のスイッチング損失を低減できる。
【００６０】
その後、トランスＴ１の２次側の電圧を整流平滑して得られる出力電圧Ｅｏｕｔに基づき検出比較回路１１及び第１制御回路１２により、出力電圧Ｅｏｕｔが所定値になるよう制御された第１駆動信号が第１スイッチング素子Ｑ１のゲートに送られ、第１スイッチング素子Ｑ１がオフする。第１スイッチング素子Ｑ１がオフすると、その際のフライバック電圧でダイオードＤ３を介して、コンデンサＣＰが大きく逆充電されると同時に、トランスＴ１に蓄えられたエネルギーが二次側に放出される。
【００６１】
トランスＴ１の二次側の動作は、フライバックと同等であるので、説明を省略する。コンデンサＣＰの逆充電は、第２スイッチング素子Ｑ２の次回のオン時に共振動作の初期値を与え、ゼロ電流スイッチング動作が可能になる。上述した動作により、第２スイッチング素子Ｑ２には大きなストレスが加えられないため、第２スイッチング素子Ｑ２として、定格が小さいスイッチング素子を使用することができる。以後、上述した動作を繰返すことにより、オン／オフのスイッチング動作が継続される。
【実施例２】
【００６２】
本発明の実施例２に係るスイッチング電源装置は、図１に示すスイッチング電源装置において、トランスＴ１の１次巻線Ｐと第１スイッチング素子Ｑ１との接続点と、コンデンサＣＰと第２スイッチング素子Ｑ２との接続点との間に接続されたダイオードＤ３を、図５に示すような、ダイオードＤ３と第３スイッチング素子Ｑ３とからなる直列回路で置き換えたものである。
【００６３】
第３スイッチング素子Ｑ３は、例えばＭＯＳＦＥＴからなり、オン／オフの動作が、第１スイッチング素子Ｑ１のオン／オフの動作と逆になるように制御される。この構成により、第１スイッチング素子Ｑ１がオンしている期間は第３スイッチング素子Ｑ３がオフされる。
【００６４】
これにより、第２スイッチング素子Ｑ２に負の電流が流れる期間Ｔｂ中にダイオードＤ３を介して第１スイッチング素子Ｑ１の電流波形Ｉｄの吸い込み現象をなくすことができ、第１スイッチング素子Ｑ１に力率改善用の電流を流さないようにすることができる。その結果、電流の利用率を向上させることができる。
【実施例３】
【００６５】
本発明の実施例３に係るスイッチング電源装置は、擬似共振型のスイッチング電源装置である。図６は本発明の実施例３に係るスイッチング電源装置の回路構成を示す図である。スイッチング電源装置は、実施例１に係るスイッチング電源装置の第１スイッチング素子Ｑ１のソース−ドレイン間にコンデンサＣ４が追加されて構成されている。
【００６６】
図７は実施例３に係るスイッチング電源装置の動作波形図である。スイッチング電源装置においては、トランスＴ１の１次巻線Ｐと２次巻線ＳとのリーケージインダクタンスＬｒとコンデンサＣ４との共振により、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の各々のスイッチング素子において、ターンオン時及びターンオフ時にはゼロ電圧スイッチング動作される。
【００６７】
この場合、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２に起因するスイッチング損失とノイズが低減される結果、より一層の低ノイズ化、高効率化されたスイッチング電源装置を実現することができる。
【００６８】
なお、上述した実施例１乃至実施例３に係るスイッチング電源装置は、第１スイッチング素子Ｑ１の動作が通常のフライバック型の動作であったが、例えば、第１スイッチング素子Ｑ１の動作は、フォワード型であってもよい。
【産業上の利用可能性】
【００６９】
本発明は、小型・軽量で変換効率の高いスイッチング電源装置に適用可能である。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施例１に係るスイッチング電源装置の回路構成を示す図である。
【図２】本発明の実施例１に係るスイッチング電源装置の動作を説明するためのタイミングチャートである。
【図３】本発明の実施例１に係るスイッチング電源装置の動作波形図である。
【図４】本発明の実施例１に係るスイッチング電源装置の入力電圧電流波形を示す図である。
【図５】本発明の実施例２に係るスイッチング電源装置の回路構成を部分的に示す図である。
【図６】本発明の実施例３に係るスイッチング電源装置の回路構成を示す図である。
【図７】本発明の実施例３に係るスイッチング電源装置の動作波形図である。
【図８】従来の昇圧形チョッパ回路による力率改善回路が採用されたスイッチング電源装置の回路構成を示す図である。
【図９】従来の他の力率改善回路が採用されたスイッチング電源装置の回路構成を示す図である。
【図１０】図８に示すスイッチング電源装置の動作波形を示す図である。
【図１１】図９に示すスイッチング電源装置の動作波形を示す図である。
【符号の説明】
【００７１】
Ｖａｃ  交流電源
Ｂ１  整流ブリッジ回路
ＤＰ、ＤＰ１、Ｄ０１、Ｄ１、Ｄ２、Ｄ３  ダイオード
Ｃ１  平滑用コンデンサ
Ｃ０、Ｃ２、Ｃ４、ＣＰ  コンデンサ
ＬＰ  リアクトル
Ｑ１  第１スイッチング素子
Ｑ２  第２スイッチング素子
Ｑ３  第３スイッチング素子
Ｔ１  トランス
Ｐ  １次巻線
Ｓ  ２次巻線
ＲＬ  負荷
１１  検出比較回路
１２、１２ａ  第１制御回路
１４、１４ａ  第２制御回路
１５  軽負荷検出回路
【図１】
2007288855.tif 000003
【図２】
2007288855.tif 000004
【図３】
2007288855.tif 000005
【図４】
2007288855.tif 000006
【図５】
2007288855.tif 000007
【図６】
2007288855.tif 000008
【図７】
2007288855.tif 000009
【図８】
2007288855.tif 000010
【図９】
2007288855.tif 000011
【図１０】
2007288855.tif 000012
【図１１】
2007288855.tif 000013