(57)【要約】【課題】同一の半導体基板上において、短波長光に対して高速・高受光感度のフォトダイオードと高速のトランジスタの混載を実現する。【解決手段】低濃度のｐ型のシリコン基板１と、低不純物濃度のｎ型エピタキシャル層（第２のエピタキシャル層）２６と、ｐ型の低不純物濃度のアノード層２７と、高濃度ｎ型のカソードコンタクト層９と、アノード層２７とカソードコンタクト層９で構成されたフォトダイオード２と、ｎ型エピタキシャル層２６上に形成されたＮＰＮトランジスタ３を備え、アノード層２７の不純物濃度のピークをシリコン基板１とｎ型エピタキシャル層２６の界面付近にすることにより、アノードをほぼ完全空乏化することが可能となるため、高速・高受光感度特性が実現できることに加え、周辺部の埋め込み層からのオートドーピングの影響を抑制して、アノードに空乏層が安定して形成できる。【選択図】図１
2007317768.tif 000002
【特許請求の範囲】
【請求項１】
受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されており、
前記第１の拡散層は前記半導体基板と前記第２のエピタキシャル層の界面に不純物濃度のピークを持つことを特徴とする光半導体装置。
【請求項２】
受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上部に形成された第１の導電型の高不純物濃度の埋め込み層と、
前記埋め込み層上に形成された第１の導電型の低不純物濃度の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されており、
前記第１の拡散層は前記第１のエピタキシャル層と前記第２のエピタキシャル層の界面に不純物濃度のピークを持つことを特徴とする光半導体装置。
【請求項３】
さらに、前記第２のエピタキシャル層内に選択的に形成された第２の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されている請求項１または請求項２に記載の光半導体装置。
【請求項４】
さらに、前記第２のエピタキシャル層内に選択的に形成された第１の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されている請求項１または請求項２に記載の光半導体装置。
【請求項５】
さらに、前記第１の拡散層の上部に、前記第２のエピタキシャル層の表面に不純物濃度のピークを持つ第１の導電型の第３の拡散層を備えている請求項１から請求項４までのいずれかに記載の光半導体装置。
【請求項６】
受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程（ａ）と、
前記半導体基板と前記第２のエピタキシャル層の界面に不純物濃度のピークを持つように、イオン注入により前記第２のエピタキシャル層内に第１の導電型の低不純物濃度の第１の拡散層を選択的に形成する工程（ｂ）と、
前記第１の拡散層の上部に第２の導電型の高不純物濃度の第２の拡散層を形成する工程（ｃ）と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程（ｄ）とを備え、
前記第１の拡散層と前記第２の拡散層とで前記受光素子を構成する光半導体装置の製造方法。
【請求項７】
受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板の上部に、この半導体基板の表面に不純物濃度のピークを持つ第１の導電型の低不純物濃度の第２の埋め込み層を選択的に形成する工程（ａ）と、
前記半導体基板上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程（ｂ）と、
前記第２のエピタキシャル層の上部に前記第２の埋め込み層に接合する第２の導電型の高不純物濃度の第２の拡散層を形成する工程（ｃ）と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程（ｄ）とを備え、
前記第２の埋め込み層と前記第２の拡散層とで前記受光素子を構成する光半導体装置の製造方法。
【請求項８】
さらに、前記工程（ｂ）と前記工程（ｃ）の間に、前記第１の拡散層または前記第２の埋め込み層の上部に、前記第２のエピタキシャル層の表面に不純物濃度のピークを持つ第１の導電型の第３の拡散層を選択的に形成する工程（ｅ）を備える請求項６または請求項７に記載の光半導体装置の製造方法。
【請求項９】
さらに、前記工程（ａ）の前に、前記半導体基板の上部に第１の導電型の高不純物濃度の第１の埋め込み層を形成する工程（ｆ１）と、前記第１の埋め込み層上に第１の導電型の低不純物濃度の第１のエピタキシャル層を形成する工程（ｆ２）とを備える請求項６から請求項８までのいずれかに記載の光半導体装置の製造方法。
【請求項１０】
前記第２のエピタキシャル層は２段階に分けて成長する請求項６から請求項９までのいずれかに記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子とトランジスタが同一基板上に混載された光半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
受光素子は、光信号を電気信号に変換する素子であり、様々な分野で用いられている。中でもＣＤ（CompactDisc）やＤＶＤ（Digital Versatile Disc）等の光ディスクの分野において、光ディスク上に記録されている信号を読み書きする光ヘッド装置（光ピックアップ）のキーデバイスとして重要である。近年、高性能化・高集積化の要請により、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗、容量等の各種電子素子を同一基板上に混載したいわゆる光電子集積回路（ＯＥＩＣ：OptoElectronicIC）が開発されている。また、このＯＥＩＣにおいては、高受光感度・高速・低ノイズ特性を有する受光素子と、高速・高性能のバイポーラトランジスタとの混載が要求されている。特に最近は、光ディスクの大容量化に伴って、青色半導体レーザ（波長４０５ｎｍ）を光源として採用したＢｌｕ−ｒａｙ（ＢＤ）やＨＤ−ＤＶＤの製品化が開始され、青色半導体レーザに対応した短波長領域で高速・高受光感度特性を有するＯＥＩＣが要請されている。
【０００３】
以下、従来の光半導体装置について説明する。
【０００４】
図１１は、従来構造による光半導体装置（ＯＥＩＣ）の概略断面図である。図示の例では、半導体基板としてシリコン基板、バイポーラトランジスタとしてダブルポリシリコンエミッタ型の高速ＮＰＮトランジスタ、受光素子としてｐｉｎフォトダイオードが同一基板上に構成されたＯＥＩＣを例示するものである。
【０００５】
１は低濃度ｐ型のシリコン基板、２はシリコン基板１上に形成されたフォトダイオード、３はシリコン基板１上に形成されたＮＰＮトランジスタである。４はシリコン基板１上に形成された高濃度のｐ型埋め込み層、５はｐ型埋め込み層４上に形成された低濃度のｐ型エピタキシャル層、６はｐ型エピタキシャル層５上に形成されたｎ型エピタキシャル層である。７はｎ型エピタキシャル層６上に形成されたＬＯＣＯＳ分離層である。
【０００６】
フォトダイオード２において、８はｎ型エピタキシャル層６により構成されたカソード層、９はカソード層８上に形成されたカソードコンタクト層、１０はカソードコンタクト層９上に選択的に形成されたカソード電極、１１はｐ型エピタキシャル層５とｎ型エピタキシャル層６の界面に形成されたｐ型のアノード埋め込み層、１２はアノード埋め込み層１１上に形成されたｐ型のアノードコンタクト層、１３はアノードコンタクト層１２上に形成されたアノード電極である。
【０００７】
ＮＰＮトランジスタ３において、１４はｐ型エピタキシャル層５とｎ型エピタキシャル層６の界面に形成された高濃度ｎ型のコレクタ埋め込み層、１５はコレクタ埋め込み層１４上に選択的に形成された高濃度ｎ型のコレクタコンタクト層、１６はコレクタコンタクト層１５上に形成されたコレクタ電極、１７はコレクタ埋め込み層１４上のｎ型エピタキシャル層６中に選択的に形成されたｐ型のベース層、１８はベース層１７と接続されたベース電極、１９はベース層１７上に選択的に形成された高濃度ｎ型のエミッタ層、２０はエミッタ層１９上に形成されたエミッタ電極である。
【０００８】
２１はｎ型エピタキシャル層６上に形成された第１の絶縁膜、２２は第１の絶縁膜２１上に形成された第２の絶縁膜であり、２３はフォトダイオード２の第２の絶縁膜２２を選択的に除去して第１の絶縁膜２１を露出させた受光面であり、第１の絶縁膜２１の膜厚・屈折率を最適化することにより、入射光の界面での反射を低減するために反射防止膜が設けられる。
【０００９】
以上のように構成されたＯＥＩＣについて、以下にその動作を説明する。
【００１０】
受光面２３から光が入射し、カソード層８とアノードであるｐ型エピタキシャル層６で吸収され、電子・正孔対が発生する。このとき、フォトダイオード２に逆バイアスを印加すると、低不純物濃度であるｐ型エピタキシャル層６側に空乏層が広がり、空乏層近傍で発生した電子・正孔対のうち、電子はカソードコンタクト層９に、正孔はアノード埋め込み層１１に、それぞれ拡散とドリフトにより分離されて到達し、キャリアがそれぞれカソード電極１０と、アノード電極１３より光電流として取り出される。この光電流を受けて、ＮＰＮトランジスタ３やシリコン基板１上に混載された抵抗素子や容量素子により形成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生信号となる。
【００１１】
しかしながら、この構造では、フォトダイオード２における光電流は、拡散電流成分とドリフト電流成分に大きく分けられるが、拡散電流は少数キャリアの空乏層端までの拡散に支配されるため、空乏層内の電界によるドリフト電流成分に比べて応答速度が遅く、さらに空乏層に到達するまでに再結合するキャリアも存在する。つまり、拡散電流はフォトダイオード２の周波数特性および受光感度を低下させる要因となる。特に光の波長が短くなるに従って表面付近で吸収されるキャリアの割合が高くなる。例えばシリコンの場合、ＤＶＤの光源として用いられる波長６５０ｎｍの赤色光では、９５％のキャリアの吸収率を得るには約１１μｍの深さが必要であるが、波長４０５ｎｍの青色光では深さ０．８μｍで同等の吸収率を得ることができるため、短波長光はシリコン表面付近の影響が顕著である。
【００１２】
この課題を解決するために別途提案されている光半導体装置について説明する。図１２は、別途提案のＯＥＩＣの概略断面図である。
【００１３】
図１２において、２４は高濃度ｐ型埋め込み層４上に形成された低濃度の第１のｐ型エピタキシャル層、２５は第１のｐ型エピタキシャル層２４上に形成された低濃度の第２のｐ型エピタキシャル層である。２４，２５ともにｐ型エピタキシャル層となっているところが図１１と異なる。その他の構成は、図１１の従来例の構成と同一である。
【００１４】
この構成では、受光素子は、カソードコンタクト層９によるカソードと、第１のｐ型エピタキシャル層２４および第２のｐ型エピタキシャル層２５からなるアノードにより構成される。図１１の構成と比べて、カソード層が充分に薄いものになっている。
【００１５】
受光面２３より光が入射すると、カソードコンタクト層９と第１のｐ型エピタキシャル層２４および第２のｐ型エピタキシャル層２５で吸収され、電子・正孔対が発生し、電子はカソードコンタクト層９に、正孔はアノード埋め込み層１１に、それぞれ拡散とドリフトにより分離されて到達し光電流が発生する。例えば、カソードコンタクト層９の深さを０．３μｍ以下とし、第１のｐ型エピタキシャル層２４および第２のｐ型エピタキシャル層２５の濃度を１×１０14ｃｍ-3程度にすると、アノードの空乏層の伸びは約１０μｍ程度となり、特にＤＶＤで用いられる波長６５０ｎｍより短波長の光では、空乏層中で入射光がほとんど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が支配的となるため、フォトダイオード２の高速応答が可能となる。
【特許文献１】特開２００５−１８３７２２号公報（第５−６頁、第１図）
【特許文献２】特開２００１−２８４６２９号公報（第７−８頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図１２の構造ではアノード内には、第１のｐ型エピタキシャル層２４と第２のｐ型エピタキシャル層２５との間に低不純物濃度の界面が存在する。そのため、第２のｐ型エピタキシャル層２５の成長時に、フォトダイオード２の周辺にあるアノード埋め込み層１１やコレクタ埋め込み層１４からのオートドーピングの影響があり、界面の不純物濃度がばらつきが生じ、最悪の場合には、ｎ型に反転する可能性もある。反転した場合は、アノード内にｐｎ接合が生じてしまい、光吸収によって生成したキャリアが再結合し、光電流に寄与しなくなるので、フォトダイオード２の周波数特性および受光感度を低下させる要因となる。
【００１７】
本発明は、上記従来技術の問題点を解決するもので、青色光に対して高受光感度・高速の受光素子と高速のトランジスタとを同一基板上に搭載した光半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
（１）本発明による第１の光半導体装置は、受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されており、
前記第１の拡散層は前記半導体基板と前記第２のエピタキシャル層の界面に不純物濃度のピークを持つことを特徴とするものである。ここで、第２のエピタキシャル層における「第２の」は、後述の第１のエピタキシャル層、第２のエピタキシャル層をもつ（２）の構成の第２のエピタキシャル層に対応させるために用いている。
【００１９】
また、この第１の半導体装置に対応する本発明の光半導体装置の製造方法は、受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程（ａ）と、
前記半導体基板と前記第２のエピタキシャル層の界面に不純物濃度のピークを持つように、イオン注入により前記第２のエピタキシャル層内に第１の導電型の低不純物濃度の第１の拡散層を選択的に形成する工程（ｂ）と、
前記第１の拡散層の上部に第２の導電型の高不純物濃度の第２の拡散層を形成する工程（ｃ）と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程（ｄ）とを備え、
前記第１の拡散層と前記第２の拡散層とで前記受光素子を構成するものである。
【００２０】
ここで、第１の導電型、第２の導電型は、半導体のｐ型、ｎ型のいずれか一方を指す。第１の導電型がｐ型のとき、第２の導電型はｎ型であり、逆に、第１の導電型がｎ型のとき、第２の導電型はｐ型である（以下同様）。
【００２１】
この構成によれば、受光素子における拡散層を、第１の導電型の低不純物濃度の第１の拡散層と、第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層との組み合わせとしているので、第２の拡散層の深さを浅くすることにより、受光素子部をほぼ完全に空乏化することが可能となり、光電流はドリフト電流に支配されるので、キャリアの再結合割合が減少し、高速・高受光感度が可能となる。
【００２２】
さらに、第１の拡散層は半導体基板と第２のエピタキシャル層の界面付近に不純物濃度のピークがあり、不純物濃度は第１の拡散層の側に十分空乏層が伸びるように設定されている。この界面に不純物濃度のピークがあるため、第２のエピタキシャル層の成長時に発生する、受光素子の周辺部のアノード・コレクタの埋め込み層からのオートドーピングの影響を低減でき、所望の濃度プロファイルを安定して実現することができる。
【００２３】
また、上記の第１の半導体装置に対応する本発明の別の光半導体装置の製造方法として、受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であって、
第１の導電型の半導体基板の上部に、この半導体基板の表面に不純物濃度のピークを持つ第１の導電型の低不純物濃度の第２の埋め込み層を選択的に形成する工程（ａ）と、
前記半導体基板上に第２の導電型の低不純物濃度の第２のエピタキシャル層を形成する工程（ｂ）と、
前記第２のエピタキシャル層の上部に前記第２の埋め込み層に接合する第２の導電型の高不純物濃度の第２の拡散層を形成する工程（ｃ）と、
前記第２のエピタキシャル層内に前記トランジスタを選択的に形成する工程（ｄ）とを備え、
前記第２の埋め込み層と前記第２の拡散層とで前記受光素子を構成するものもある。
【００２４】
（２）また、本発明による第２の光半導体装置は、受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、
第１の導電型の半導体基板上部に形成された第１の導電型の高不純物濃度の埋め込み層と、
前記埋め込み層上に形成された第１の導電型の低不純物濃度の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成された第２の導電型の低不純物濃度の第２のエピタキシャル層と、
前記第２のエピタキシャル層に選択的に形成された第１の導電型の低不純物濃度の第１の拡散層と、
前記第１の拡散層の上部に形成された第２の導電型の高不純物濃度の第２の拡散層とを備え、
前記受光素子は前記第１の拡散層と前記第２の拡散層で構成され、前記トランジスタは前記第２のエピタキシャル層内に形成されており、
前記第１の拡散層は前記第１のエピタキシャル層と前記第２のエピタキシャル層の界面に不純物濃度のピークを持つことを特徴とするものである。
【００２５】
この構成によれば、半導体基板と第１の導電型の高不純物濃度の埋め込み層との間にポテンシャルバリアが形成されるため、半導体基板中で吸収された光はポテンシャルバリアを越えることができずに再結合し、拡散電流成分を低減できる。また、第１の導電型の低不純物濃度の第１のエピタキシャル層と第１の導電型の低不純物濃度の第１の拡散層を低濃度でかつ適当な膜厚を選択することによって完全空乏化が実現でき、より高速化を図ることができる。また、第１の導電型の高不純物濃度の埋め込み層の存在によってキャリアがアノード側へ移動する場合のシリーズ抵抗が低減され、さらなる高速化に繋がる。
【００２６】
（３）また、上記（１），（２）の構成において、さらに、前記第２のエピタキシャル層内に選択的に形成された第２の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されることが好ましい。この構成において、第２の導電型のウェル層の濃度を第２の導電型の低不純物濃度の第２のエピタキシャル層より高濃度にすることにより、トランジスタのコレクタ抵抗が低減し、さらに高速特性を実現できる。
【００２７】
（４）さらに、前記第２のエピタキシャル層内に選択的に形成された第１の導電型のウェル層を備え、前記トランジスタは前記ウェル層内に形成されていることが好ましい。これは、バーティカルトランジスタに有効である。この構成において、第１の導電型の低不純物濃度の第１の拡散層とは別に第１の導電型のウェル層を形成すると、第１の導電型のウェル層を高濃度化できるため、コレクタ抵抗が低減し、バーティカルトランジスタの高速化が可能である。
【００２８】
（５）さらに、前記第１の拡散層の上部に、前記第２のエピタキシャル層の表面に不純物濃度のピークを持つ第１の導電型の第３の拡散層を備えていることが好ましい。このように構成すれば、第２のエピタキシャル層の成長時のオートドーピングの低減に加えて、アノードの実効濃度プロファイルに濃度勾配が形成されるため、ポテンシャル傾斜が形成され、エピタキシャル層の方向に対してキャリアの移動速度が向上し、受光素子のさらなる高速化を実現できる。
【発明の効果】
【００２９】
本発明の光半導体装置または光半導体装置の製造方法によれば、第２の導電型の第２の拡散層の深さを浅くすることにより、フォトダイオード部をほぼ完全に空乏化することが可能となり、光電流がドリフト電流に支配されるので、キャリアの再結合割合が減少し、高速・高受光感度が可能となる。
【００３０】
また、第１の拡散層の不純物濃度のピークを半導体基板と第１の導電型のエピタキシャル層界面に設けることにより、周辺部の埋め込み層からのオートドーピングの影響を抑制して、安定した界面濃度が確保できるため、アノードに空乏層が安定して形成され、高速のフォトダイオードが再現性良く実現できる。
【発明を実施するための最良の形態】
【００３１】
（光半導体装置の実施の形態１）
以下、本発明の光半導体装置の実施の形態１について、図面を参照しながら説明する。
【００３２】
図１は本発明の実施の形態１における光半導体装置の構造を示す断面図である。図１において、１は低濃度ｐ型のシリコン基板、２はフォトダイオード、３はＮＰＮトランジスタ、７はＬＯＣＯＳ分離層、９はカソードコンタクト層（第２の拡散層）、１０はカソード電極、１１はアノード埋め込み層、１２はアノードコンタクト層、１３はアノード電極、１４は高濃度ｎ型のコレクタ埋め込み層、１５はコレクタコンタクト層、１６はコレクタ電極、１７はベース層、１８はベース電極、１９はエミッタ層、２０はエミッタ電極、２１は第１の絶縁膜、２２は第２の絶縁膜であり、２３は受光面であり、これらは従来の構成と同一である。
【００３３】
さらに、２６はシリコン基板１上に形成された低濃度のｎ型エピタキシャル層（第２のエピタキシャル層）、２７はｎ型のエピタキシャル層２６中のフォトダイオード２の領域に拡散により形成された低濃度のｐ型のアノード層（第１の拡散層）、２８はｎ型エピタキシャル層２６中のＮＰＮトランジスタ３の領域に拡散により形成されたｎ型エピタキシャル層２６よりも高濃度であるｎ型ウェル層である。
【００３４】
以上のように構成された本実施形態の光半導体装置について、以下にその動作を説明する。
【００３５】
基本的な動作は、図１１および図１２の説明と同様である。受光面２３より光が入射すると、カソードコンタクト層９とアノード層２７とシリコン基板１で吸収され、電子・正孔対が発生し、電子はカソードコンタクト層９に、正孔はアノード埋め込み層１１に、それぞれ拡散とドリフトにより分離されて到達し光電流が発生する。例えば、カソードコンタクト層９の深さを０．３μｍ以下で、ｐ型のシリコン基板１およびアノード層２７の濃度を１×１０14ｃｍ-3程度とすると、アノードの空乏層の伸びは約１０μｍ程度となり、特にＤＶＤで用いられる波長６５０ｎｍより短波長の光では、空乏層中で入射光がほとんど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が支配的となるため、フォトダイオード２の高速応答が可能となる。また、キャリアの再結合の割合も減少するため受光感度も向上する。
【００３６】
次に、フォトダイオード２の深さ方向の濃度プロファイルを図２に示す。図中の番号は図１と同一である。アノード層（第１の拡散層）２７は、シリコン基板１とｎ型エピタキシャル層（第２のエピタキシャル層）２６の界面付近に不純物濃度のピークがある。縦方向の点線はその界面を示す。不純物濃度はアノード層２７側に十分空乏層が伸びるように設定されている。この構成では、界面に不純物濃度のピークがあるため、ｎ型エピタキシャル層２６の成長時に発生する、フォトダイオード２の周辺部のアノード埋め込み層１１やコレクタ埋め込み層１４からのオートドーピングの影響を低減でき、所望の濃度プロファイルを安定して実現することができる。
【００３７】
一方、本実施形態では、ＮＰＮトランジスタ３のコレクタは、コレクタ埋め込み層１４とウェル層２８で構成されている。ウェル層２８の濃度をｎ型エピタキシャル層２６より高濃度にすることにより、コレクタ抵抗が低減し、高速特性が実現できる。
【００３８】
つまり、高速・高感度のフォトダイオード２と、高速のＮＰＮトランジスタ３を同一基板上に安定して形成することが可能となり、各素子の特性向上を最大限に発揮するような構造が可能となり、ＯＥＩＣとしての特性向上を図ることができる。
【００３９】
本実施形態は、特に吸収係数が大きい短波長光で有効である。ＢＤ用の青色光（波長４０５ｎｍ）の光に対しては、０．８μｍの深さで９５％のキャリアが吸収されるので、ｎ型エピタキシャル層２６の膜厚を１μｍとすると、ほぼ１００％近くのキャリアが吸収される。また、ＮＰＮトランジスタ３は寄生抵抗や寄生容量の低減による高速化のためにはｎ型エピタキシャル層２６の膜厚が薄いほうが有利であり、ｎ型エピタキシャル層２６の膜厚１μｍで、高速のＮＰＮトランジスタ３が可能である。
【００４０】
（光半導体装置の実施の形態２）
以下、本発明の光半導体装置の実施の形態２について、図面を参照しながら説明する。
【００４１】
図３は本発明の実施の形態２における光半導体装置の構造を示す断面図である。図３において、４はシリコン基板１上に形成された高濃度のｐ型埋め込み層、５はｐ型埋め込み層４上に形成された低濃度のｐ型エピタキシャル層（第１のエピタキシャル層）、２９は低濃度ｐ型のアノード層（第１の拡散層）であり、その他の構成は、実施の形態１の構成と同一である。
【００４２】
本実施形態の光半導体装置は、実施の形態１のシリコン基板１の代わりに、シリコン基板１とｐ型埋め込み層４およびｐ型エピタキシャル層（第１のエピタキシャル層）５を用いた構成である。
【００４３】
ここで、フォトダイオード２の深さ方向の濃度プロファイルを図４に示す。図中の番号は図３の番号と同一である。アノード層（第１の拡散層）２９は、ｐ型エピタキシャル層（第１のエピタキシャル層）５とｎ型エピタキシャル層（第２のエピタキシャル層）２６の界面付近に不純物濃度のピークがあるため、ｎ型エピタキシャル層２６の成長時のオートドーピングの影響を低減でき、所望の濃度プロファイルを安定して実現することができる。
【００４４】
この構成では、実施の形態１の効果に加え、シリコン基板１とｐ型埋め込み層４間にポテンシャルバリアが形成されるため、シリコン基板１中で吸収された光はポテンシャルバリアを越えることができずに再結合し、拡散電流成分を低減できる。そして、ｐ型エピタキシャル層５とアノード層２９を低濃度でかつ適当な膜厚を選択することによって完全空乏化が実現でき、より高速化を図ることができる。また、ｐ型埋め込み層４の存在によってキャリアがアノード埋め込み層１１へ移動する場合のシリーズ抵抗が低減され、さらなる高速化に繋がる。
【００４５】
（光半導体装置の実施の形態３）
以下、本発明の光半導体装置の実施の形態３について、図面を参照しながら説明する。
【００４６】
図５は本発明の実施の形態３における光半導体装置の構造を示す断面図である。図５において、３０はｐ型の低濃度アノード埋め込み層、３１はｐ型の低濃度アノード拡散層（第３の拡散層）である。その他の構成は、実施の形態１の構成と同一である。
【００４７】
ここで、フォトダイオード２の深さ方向の濃度プロファイルを図６に示す。３２はアノード実効濃度プロファイルであり、その他の図中の番号は図５の番号と同一である。
【００４８】
低濃度アノード埋め込み層３０は、ｐ型エピタキシャル層（第１のエピタキシャル層）５とｎ型エピタキシャル層（第２のエピタキシャル層）２６の界面付近に不純物濃度のピークがある。
【００４９】
また、低濃度アノード拡散層（第３の拡散層）３１は、ｎ型エピタキシャル層（第２のエピタキシャル層）２６の表面付近に不純物濃度のピークがある。
【００５０】
この構成では、ｎ型エピタキシャル層２６の成長時のオートドーピングの低減に加えて、アノード実効濃度プロファイル３２に濃度勾配が形成されるため、ポテンシャル傾斜が形成され、ｐ型エピタキシャル層５の深さ方向に対してキャリアの移動速度が向上し、フォトダイオード２のさらなる高速化を実現できる。
【００５１】
（光半導体装置の製造方法の実施の形態１）
図７は本発明における光半導体装置の製造方法の実施の形態１の各工程を示す断面図である。４０はフォトダイオード、４１はＮＰＮトランジスタ、４２は低濃度ｐ型のシリコン基板、４３はｐ型埋め込み層、４４はＮＰＮトランジスタ４１のコレクタのｎ型埋め込み層、４５は低濃度のｎ型エピタキシャル層（第２のエピタキシャル層）、４６は低濃度ｐ型のアノード拡散層（第１の拡散層）、４７はｎ型エピタキシャル層４５より高濃度のｎ型ウェル層、４８はＬＯＣＯＳ分離層、４９は高濃度ｎ型のカソード層（第２の拡散層）である。
【００５２】
まず、シリコン基板４２中にｐ型埋め込み層４３とｎ型埋め込み層４４をイオン注入等により選択的に形成する（図７（ａ）参照）。
【００５３】
次に、シリコン基板４２上にｎ型エピタキシャル層（第２のエピタキシャル層）４５（例えば膜厚１μｍ、濃度５×１０14ｃｍ-3）を成長する（図７（ｂ）参照）。
【００５４】
次いで、ｎ型エピタキシャル層（第２のエピタキシャル層）４５中のフォトダイオード４０の領域にｐ型アノード拡散層（第１の拡散層）４６を、不純物濃度のピークをシリコン基板４２とｎ型エピタキシャル層（第２のエピタキシャル層）４５の界面付近になるように、高エネルギー条件によるイオン注入（例えば加速エネルギー２００ｋｅＶ、ドーズ量１×１０11ｃｍ-2）により選択的に形成する。その後、ＮＰＮトランジスタ４１の領域にｎ型ウェル層４７をイオン注入等により選択的に形成後、ＬＯＣＯＳ分離層４８を形成する（図７（ｃ）参照）。
【００５５】
さらに、アノード拡散層（第１の拡散層）４６上にカソード層（第２の拡散層）４９およびＮＰＮトランジスタ４１のベース・エミッタ拡散層を形成し（図７（ｄ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード４０とＮＰＮトランジスタ４１を形成する（図７（ｅ）参照）。
【００５６】
以上をまとめると、次のようにいうことができる。
【００５７】
受光素子４０とトランジスタ４１とが同一基板４２上に混載された光半導体装置の製造方法であって、
第１の導電型（ｐ型）の半導体基板４２上に第２の導電型（ｎ型）の低不純物濃度の第２のエピタキシャル層４５を形成する工程（ａ）と、
前記半導体基板４２と前記第２のエピタキシャル層４５の界面に不純物濃度のピークを持つように、イオン注入により前記第２のエピタキシャル４５層内に第１の導電型（ｐ型）の低不純物濃度の第１の拡散層４６を選択的に形成する工程（ｂ）と、
前記第１の拡散層４６の上部に第２の導電型（ｎ型）の高不純物濃度の第２の拡散層４９を形成する工程（ｃ）と、
前記第２のエピタキシャル層４５内に前記トランジスタ４１を選択的に形成する工程（ｄ）とを備え、
前記第１の拡散層４６と前記第２の拡散層４９とで前記受光素子４０を構成する。
【００５８】
（光半導体装置の製造方法の実施の形態２）
図８は本発明における光半導体装置の製造方法の実施の形態２の各工程を示す断面図である。５０は低濃度ｐ型のアノード埋め込み層（第２の埋め込み層）であり、その他の構成は図７と同一である。
【００５９】
まず、シリコン基板４２中にｐ型埋め込み層４３とｎ型埋め込み層４４、およびアノード埋め込み層（第２の埋め込み層）５０をイオン注入等により選択的に形成する（図８（ａ）参照）。このとき、アノード埋め込み層（第２の埋め込み層）５０の不純物濃度のピークがシリコン基板４２の表面付近になるように条件を設定する（例えば加速エネルギー３０ｋｅＶ、ドーズ量１×１０11ｃｍ-2）。
【００６０】
次に、シリコン基板４２上にｎ型エピタキシャル（第２のエピタキシャル層）層４５（例えば膜厚１μｍ、濃度５×１０14ｃｍ-3）を成長する（図８（ｂ）参照）。
【００６１】
次いで、ｎ型エピタキシャル層４５中のＮＰＮトランジスタ４１の領域にｎ型ウェル層４７をイオン注入等により選択的に形成後、ＬＯＣＯＳ分離層４８を形成する（図８（ｃ）参照）。このとき、アノード埋め込み層（第２の埋め込み層）５０がｎ型エピタキシャル層（第２のエピタキシャル層）４５の表面まで拡散するように、熱処理工程を行う。
【００６２】
さらに、アノード埋め込み層（第２の埋め込み層）５０上にカソード層（第２の拡散層）４９およびＮＰＮトランジスタ４１のベース・エミッタ拡散層を形成し（図８（ｄ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード４０とＮＰＮトランジスタ４１を形成する（図８（ｅ）参照）。
【００６３】
以上をまとめると、次のようにいうことができる。
【００６４】
受光素子４０とトランジスタ４１とが同一基板４２上に混載された光半導体装置の製造方法であって、
第１の導電型（ｐ型）の半導体基板４２の上部に、この半導体基板４２の表面に不純物濃度のピークを持つ第１の導電型（ｐ型）の低不純物濃度の第２の埋め込み層５０を選択的に形成する工程（ａ）と、
前記半導体基板４２上に第２の導電型（ｎ型）の低不純物濃度の第２のエピタキシャル層４５を形成する工程（ｂ）と、
前記第２のエピタキシャル層４５の上部に前記第２の埋め込み層５０に接合する第２の導電型（ｎ型）の高不純物濃度の第２の拡散層４９を形成する工程（ｃ）と、
前記第２のエピタキシャル層４５内に前記トランジスタ４１を選択的に形成する工程（ｄ）とを備え、
前記第２の埋め込み層５０と前記第２の拡散層４９とで前記受光素子を構成する。
【００６５】
（光半導体装置の製造方法の実施の形態３）
図９は本発明における光半導体装置の製造方法の実施の形態３の各工程を示す断面図である。５１は低濃度ｐ型のアノード拡散層（第３の拡散層）であり、その他の構成は図８と同一である。
【００６６】
まず、シリコン基板４２中にｐ型埋め込み層４３とｎ型埋め込み層４４、およびアノード埋め込み層（第２の埋め込み層）５０をイオン注入等により選択的に形成する（図９（ａ）参照）。このとき、アノード埋め込み層（第２の埋め込み層）５０の不純物濃度のピークは、シリコン基板４２の表面付近になるように条件を設定する（例えば加速エネルギー２００ｋｅＶ、ドーズ量１×１０11ｃｍ-2）。
【００６７】
次に、シリコン基板４２上にｎ型エピタキシャル層（第２のエピタキシャル層）４５（例えば膜厚１μｍ、濃度５×１０14ｃｍ-3）を成長する（図９（ｂ）参照）。
【００６８】
次いで、ｎ型エピタキシャル層（第２のエピタキシャル層）４５中にフォトダイオード２の領域にアノード拡散層（第３の拡散層）５１を、不純物濃度のピークをｎ型エピタキシャル層（第２のエピタキシャル層）４５の表面付近になるように、かつ、アノード埋め込み層（第２の埋め込み層）５０に接続するように、イオン注入により選択的に形成する（例えば加速エネルギー３０ｋｅＶ、ドーズ量１×１０11ｃｍ-2）。また、ＮＰＮトランジスタ４１の領域にｎ型ウェル層４７をイオン注入等により選択的に形成後、ＬＯＣＯＳ分離層４８を形成する（図９（ｃ）参照）。
【００６９】
さらに、アノード拡散層（第３の拡散層）５１上にカソード層（第２の拡散層）４９およびＮＰＮトランジスタ４１のベース・エミッタ拡散層を形成し（図９（ｄ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード４０とＮＰＮトランジスタ４１を形成する（図９（ｅ）参照）。
【００７０】
まとめると、次のようにいうことができる。
【００７１】
光半導体装置の製造方法の実施の形態１または実施の形態２において、さらに、前記工程（ｂ）と前記工程（ｃ）の間に、前記第１の拡散層４５あるいは前記第２の埋め込み層５０の上部に、前記第２のエピタキシャル層４５の表面に不純物濃度のピークを持つ第１の導電型（ｐ型）の第３の拡散層５１を選択的に形成する工程（ｅ）を備える。
【００７２】
（光半導体装置の製造方法の実施の形態４）
図１０は本発明における光半導体装置の製造方法の実施の形態４の各工程を示す断面図である。５２は高濃度のｐ型埋め込み層（第１の埋め込み層）、５３は低濃度のｐ型エピタキシャル層（第１のエピタキシャル層）であり、その他の構成は図７と同一である。
【００７３】
まず、シリコン基板４２中にｐ型埋め込み層（第１の埋め込み層）５２をイオン注入等により形成した後、ｐ型エピタキシャル層（第１のエピタキシャル層）５３を成長する（図１０（ａ），（ｂ）参照）。
【００７４】
次に、ｐ型エピタキシャル層５３中にｐ型埋め込み層４３とｎ型埋め込み層４４をイオン注入等により選択的に形成する（図１０（ｂ）参照）。
【００７５】
次に、ｐ型エピタキシャル層（第１のエピタキシャル層）５３上にｎ型エピタキシャル層（第２のエピタキシャル層）４５（例えば膜厚１μｍ、濃度５×１０14ｃｍ-3）を成長する（図１０（ｃ）参照）。ここで、ｎ型エピタキシャル層４５の成長時に、薄膜（例えば約０．２μｍ）成長した後、シラン系の材料ガスの供給をストップしてそのままの状態でしばらくホールドするか、あるいは一度エピ炉から取り出した後に、再度エピタキシャル層４５の残膜厚分（例えば約０．８μｍ）を成長させる（いわゆるキャッピングエピタキシャル成長法）。この場合、埋め込み層からのオートドーピングをより低減することができる。
【００７６】
次いで、ｎ型エピタキシャル層（第２のエピタキシャル層）４５中にフォトダイオード２の領域にｐ型アノード拡散層（第１の拡散層）４６と、ＮＰＮトランジスタ４１の領域にｎ型ウェル層４７をイオン注入等により選択的に形成した後、ＬＯＣＯＳ分離層４８を形成する（図１０（ｄ）参照）。
【００７７】
さらに、アノード拡散層（第１の拡散層）４６上にカソード層（第２の拡散層）４９およびＮＰＮトランジスタ４１のベース・エミッタ拡散層を形成し（図１０（ｅ）参照）、最後にフィールド膜・電極形成を行ってフォトダイオード４０とＮＰＮトランジスタ４１を形成する（図１０（ｆ）参照）。
【００７８】
まとめると、次のようにいうことができる。
【００７９】
光半導体装置の製造方法の実施の形態１または実施の形態２または実施の形態３において、さらに、前記工程（ａ）の前に、前記半導体基板４２の上部に第１の導電型（ｐ型）の高不純物濃度の第１の埋め込み層５２を形成する工程（ｆ１）と、前記第１の埋め込み層５２上に第１の導電型（ｐ型）の低不純物濃度の第１のエピタキシャル層５３を形成する工程（ｆ２）を備える。
【００８０】
なお、本実施形態において、シリコン基板を用いたが、必ずしもシリコン基板に限定されるものではなく、例えば長波長域で広く用いられているゲルマニウム基板や化合物半導体であってもよい。
【００８１】
また本発明では、受光素子としてｐｉｎフォトダイオードを用いたが、アバランシェフォトダイオード、フォトトランジスタについても適用が可能であることはいうまでもない。また、トランジスタとしてＮＰＮトランジスタを用いたが、ＰＮＰトランジスタやＭＯＳトランジスタについても適用可能であることはいうまでもない。
【００８２】
また、本発明では半導体基板および第１のエピタキシャル層としてｐ型を用いたが、ｎ型を用いても適用可能であることはいうまでもない。
【産業上の利用可能性】
【００８３】
以上説明したように、本発明は、同一基板上に高速・高性能のトランジスタと高速・高受光感度の受光素子を集積したいわゆるＯＥＩＣ等に有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態１における光半導体装置の構造を示す断面図
【図２】本発明の実施の形態１における光半導体装置のフォトダイオードの濃度プロファイル
【図３】本発明の実施の形態２における光半導体装置の構造を示す断面図
【図４】本発明の実施の形態２における光半導体装置のフォトダイオードの濃度プロファイル
【図５】本発明の実施の形態３における光半導体装置の構造を示す断面図
【図６】本発明の実施の形態３における光半導体装置のフォトダイオードの濃度プロファイル
【図７】本発明の実施の形態１における光半導体装置の製造方法を示す工程断面図
【図８】本発明の実施の形態２における光半導体装置の製造方法を示す工程断面図
【図９】本発明の実施の形態３における光半導体装置の製造方法を示す工程断面図
【図１０】本発明の実施の形態４における光半導体装置の製造方法を示す工程断面図
【図１１】従来技術における光半導体装置の構造を示す断面図
【図１２】別途提案の光半導体装置の構造を示す断面図
【符号の説明】
【００８５】
１  シリコン基板
２  フォトダイオード
３  ＮＰＮトランジスタ
４  ｐ型埋め込み層
５  ｐ型エピタキシャル層（第１のエピタキシャル層）
６  ｎ型エピタキシャル層
７  ＬＯＣＯＳ分離層
８  カソード層
９  カソードコンタクト層（第２の拡散層）
１０  カソード電極
１１  アノード埋め込み層
１２  アノードコンタクト層
１３  アノード電極
１４  コレクタ埋め込み層
１５  コレクタコンタクト層
１６  コレクタ電極
１７  ベース層
１８  ベース電極
１９  エミッタ層
２０  エミッタ電極
２１  第１の絶縁膜
２２  第２の絶縁膜
２３  受光面
２４  第１のｐ型エピタキシャル層
２５  第２のｐ型エピタキシャル層
２６  ｎ型エピタキシャル層（第２のエピタキシャル層）
２７  アノード層（第１の拡散層）
２８  ｎ型ウェル層
２９  アノード層（第１の拡散層）
３０  低濃度アノード埋め込み層
３１  低濃度アノード拡散層（第３の拡散層）
４０  フォトダイオード
４１  ＮＰＮトランジスタ
４２  シリコン基板
４３  ｐ型埋め込み層
４４  ｎ型埋め込み層
４５  ｎ型エピタキシャル層（第２のエピタキシャル層）
４６  アノード拡散層（第１の拡散層）
４７  ｎ型ウェル層
４８  ＬＯＣＯＳ分離層
４９  カソード層（第２の拡散層）
５０  アノード埋め込み層（第２の埋め込み層）
５１  アノード拡散層（第３の拡散層）
５２  ｐ型埋め込み層（第１の埋め込み層）
５３  ｐ型エピタキシャル層（第１のエピタキシャル層）
【図１】
2007317768.tif 000003
【図２】
2007317768.tif 000004
【図３】
2007317768.tif 000005
【図４】
2007317768.tif 000006
【図５】
2007317768.tif 000007
【図６】
2007317768.tif 000008
【図７】
2007317768.tif 000009
【図８】
2007317768.tif 000010
【図９】
2007317768.tif 000011
【図１０】
2007317768.tif 000012
【図１１】
2007317768.tif 000013
【図１２】
2007317768.tif 000014