(57)【要約】【課題】受光領域を狭めることなく、界面準位による受光感度の低下を防止する半導体受光素子を提供する。【解決手段】アノード２１に接続されたｐ型半導体基板１１と、ｐ型半導体基板１１の表面側に設けられた複数のｎ型拡散層１３と、ｎ型拡散層１３に接続されたカソード２２とを備えた半導体受光素子において、ｐ型半導体基板１１におけるｎ型拡散層１３の間のｐ-型半導体層１２上に、絶縁膜１４を介して光透過性を有する透明電極３１が配置されていることを特徴とする半導体受光素子である。【選択図】図１
2007109686.tif 000002
【特許請求の範囲】
【請求項１】
第１電極に接続された第１導電型の半導体基板と、当該半導体基板の表面側に設けられた複数の第２導電型の拡散層と、当該拡散層に接続された第２電極とを備えた半導体受光素子において、
前記半導体基板における各拡散層の間の領域上に、絶縁膜を介して光透過性を有する第３電極が配置されている
ことを特徴とする半導体受光素子。
【請求項２】
請求項１記載の半導体受光素子において、
前記半導体基板の表層側は、当該半導体基板よりも不純物濃度が低い前記第１導電型の半導体層で構成されている
ことを特徴とする半導体受光素子。
【請求項３】
請求項１記載の半導体受光素子において、
前記第３電極には、前記第１電極とは異なる電位の電圧が印加されている
ことを特徴とする半導体受光素子。
【請求項４】
請求項１記載の半導体受光素子において、
前記半導体基板の前記拡散層上に、前記第３電極とは離間した状態で、当該第３電極と同一材料で形成された前記第２電極が配置されている
ことを特徴とする半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子に関し、特に、横型のＰＩＮフォトダイオードからなる半導体受光素子に関する。
【背景技術】
【０００２】
特に光ピックアップ等のアプリケーションを想定したフォトディテクタにおいて、製造方法の簡便さ・コスト面での優位性・並びにフォトディテクタＩＣ（ＰＤＩＣ）としての集積回路化のし易さから、シリコン（Ｓｉ）系基板を用いたＰＩＮ（ＰＮ）フォトダイオードが多く用いられている。近年の光学系ディスクの短波長化 及び 高速化の需要に伴い、フォトディテクタにも同一の需要が大きくなっている。
【０００３】
通常のＰＩＮフォトダイオードにおいて、その周波数特性の向上を目指した場合、大きく、以下の２つのパラメータが周波数特性の決定要因となる。１つはキャリアの走行時間であり、もう１つはＣＲ時定数である。キャリアの走行時間は、実際に受光領域に入射された光子が基板内で光電変換により電子正孔対に変換された後、拡散およびドリフトにて各電極まで移動する時間である。また、ＣＲ時定数は、ＰＮ接合容量及び各電極までの抵抗成分が主なパラメータであると考えられる。
【０００４】
従来、周波数特性決定に対しては、主にＣＲ時定数、特に接合容量が支配的であり、このパラメータを低減する方向でＰＩＮフォトダイオードの世代が進んできた。具体的には、ＰＩＮフォトダイオードのＩ領域（空乏層）をより拡げるように、例えばＰ層(アノード）、Ｐ-層（低濃度Ｐ領域)、Ｎ層(カソード)をこの順に配置し、Ｐ-層に空乏層を拡げる方向に開発が進んできた。つまり、低濃度Ｐ領域の更なる濃度低下、厚膜化により、空乏層を出来るだけ拡げることによって、ＰＮ接合容量の低減を図ってきた。
【０００５】
しかし、ＰＮ間の電位差が同一の場合、空乏層幅の上昇に従って、空乏層内のキャリアのドリフト速度(空乏層内の電界強度に依存)は低下してしまうと共に、移動距離(空乏層幅)が大きくなってしまうのでキャリアの移動時間は大きくなってしまう。
【０００６】
例えば、Ｓｉ系のＰｉＮフォトダイオードにて、ＰＮ接合容量を１／２に低減させる為に、ＰＮ間に２．５Ｖの電位を掛けた状態で、空乏層の幅を１０μｍから２０μｍに変更したと仮定し、それぞれの空乏層内でのドリフトによるキャリア(ここでは電子)の移動速度を簡易的に算出してみる。この場合、空乏層の幅が１０μｍの場合は、３．０×１０-6ｃｍ／ｓｅｃであるのに対し、空乏層の幅が２０μｍの場合は０．６×１０-6ｃｍ／ｓｅｃとなる。さらに、それぞれの走行距離(空乏層幅)を考慮すると、各条件下での 空乏層内の走行時間によって決定するカットオフ周波数（ｆｃ）(ここでは、−３ｄＢとなる周波数とする)は、１．３ＧＨｚから３５０ＭＨｚまで低下する。上述したように、この計算はあくまで空乏層内の電子の走行時間成分をｆｃに算出し直したものであり、現実的には他のパラメータをも考慮する必要があるため、ｆｃは更に低下すると考えられる。
【０００７】
そして、ＧＨｚオーダーのｆｃの要求を想定した場合、既にキャリアの走行時間は無視できない領域に入っている。また、光学ディスク関連のアプリケーションの仕様から、極端にＰＮ間に印加する電圧を上げることは出来ず、寧ろ回路的な要求から電圧を低減する方向であるため、空乏層を拡げた形で電界強度を上げ、ドリフト速度を上げることは難しい状態である。以上のことから、現実的に、ＰＮ接合容量の低減を目的として、空乏層を拡げてｆｃの向上を目指す方向には限界があることが分かる。
【０００８】
そこで、アノードコモンのＰＩＮフォトダイオードからなるアノード／カソードを互い違いに配置したいわゆる横型のフォトディテクタが開発されている（例えば、非特許文献１参照）。
【０００９】
ここで、横型のフォトディテクタの一例について図６を用いて説明すると、ｐ型シリコン基板からなるｐ型半導体基板１１の表層側は、ｐ型半導体基板１１よりも低い不純物濃度のｐ-型半導体層１２で構成されている。また、ｐ型半導体基板１１のｐ-型半導体層１２の表面側には、複数のｎ型拡散層１３が設けられており、ＰＮ接合が形成されている。この半導体基板１１上には、例えば酸化シリコン（ＳｉＯ2）からなる絶縁膜１４が設けられている。また、上記半導体基板１１のｎ型拡散層１３が設けられた面の反対側はアノード（図示省略）に接続されており、ｎ型拡散層１３はカソード（図示省略）に接続されている。
【００１０】
この場合、例えばｎ型拡散層１３の実効面積をフォトダイオードの受光領域の０．２倍とすれば、大まかには見かけのＰＮ接合容量を０．２倍まで下げることが出来る。これにより、例えばＰＮ接合による空乏層幅が１０μｍから２μｍまで低減したとしても、見かけの単位面積当たりの容量は上昇することがない。このため、本来トレードオフの関係であってＣＲ時定数の低減、（特にＰＮ接合容量の低減）および空乏層幅の低減によるキャリア移動速度・距離の低減を両立することが可能となる。
【００１１】
【非特許文献１】p-i-nフォトダイオードの高周波応答特性のモデル化，「応用物理学会分科会，シリコンテクノロジーＮｏ．６５，ＳＴＭ０４−０１」２００４年９月
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上述したような横型のフォトディテクタでは、図７に示すように、実際にはｎ型拡散層１３の間のｐ-型半導体層１２の表面側に不純物の低濃度領域が形成されるため、絶縁膜１４との界面に界面準位(interface trapped charge）Ａが形成され易い状態になっている。そして、界面準位Ａが形成された受光面に受光された光子は、電子正孔対に変換した途端に界面準位Ａにトラップされてしまい、光電変換に寄与しない電荷の割合が増加してしまう。これにより、実質的な受光感度の低下が見られる。
【００１３】
また、この受光感度の低下は、図７中のｐ-型半導体層１２のｎ型拡散層１３に対する表面積の比率が大きくなれば大きくなるほど、可能性が大きくなってしまう。また、不安定な界面状態のばらつきにより受光感度などのフォトディテクタ特性の制御性も困難であると考えられる。
【００１４】
そこで本発明は、受光領域を狭めることなく、界面準位による受光感度の低下を防止する半導体受光素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
このような目的を達成するために、本発明の半導体受光素子は、第１電極に接続された第１導電型の半導体基板と、半導体基板の表面側に設けられた複数の第２導電型の拡散層と、拡散層に接続された第２電極とを有する半導体受光素子において、半導体基板における各拡散層の間の領域上に、絶縁膜を介して光透過性を有する第３電極が配置されていることを特徴としている。
【００１６】
このような半導体受光素子によれば、半導体基板における拡散層の間の領域上に、第３電極が設けられていることから、第３電極と絶縁膜と拡散層とで、トランジスタ構造が形成される。これにより、この第３電極に電圧を印加することで、第３電極の直下の半導体基板の表面に電荷が蓄積される。このため、半導体基板における拡散層の間の領域に界面準位が形成されたとしても、蓄積された電荷により補償される。これにより、受光された光子から光電変換された電子正孔対が界面準位にトラップされることが防止される。また、第３電極が光透過性を有することで、第３電極直下の半導体基板の表面側が受光領域として維持される。
【発明の効果】
【００１７】
以上説明したように、本発明の半導体受光素子によれば、受光領域を狭めることなく、受光された光子から光電変換された電子正孔対が界面準位にトラップされることが防止されるため、効率よく光電変換することが可能となり、受光感度を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る半導体受光素子の実施形態を、図面に基づいて詳細に説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体受光素子の構成の概略を示す断面構成図である。本実施形態に係る横型のＰＩＮフォトダイオードの断面図である。例えば、１×１０18atoms／ｃｍ3程度の不純物濃度を有するｐ型（第１導電型）のシリコン基板からなるｐ型半導体基板１１の表層側は、ｐ型半導体基板１１よりも低い１×１０14atoms／ｃｍ3程度の不純物濃度を有するｐ-型半導体層１２で構成されている。また、ｐ+型半導体基板１１のｐ-型半導体層１２の表面側には、１×１０16atoms／ｃｍ3程度の不純物濃度を有する複数のｎ型（第２導電型）拡散層１３が設けられ、ＰＮ接合が形成されている。
【００２０】
この半導体基板１１の表面は、例えば酸化シリコン（ＳｉＯ2）からなる絶縁膜１４が設けられている。この絶縁膜１４は、反射防止膜として機能する。
【００２１】
また、上記半導体基板１１のｎ型拡散層１３が設けられた面の反対側はアノード（第１電極）２１に接続されており、ｎ型拡散層１３はカソード（第２電極）２２と接続されている。
【００２２】
そして、本発明に特徴的な構成として、前記半導体基板１１におけるｎ型拡散層１３の間のｐ-型半導体層１２上には、絶縁膜１４を介して、光透過性を有する例えば酸化亜鉛（ＺｎＯ）からなる透明電極（第３電極）３１が設けられている。この透明電極３１は、光透過性を有する導電材料で構成されている。これにより、透明電極３１の直下の半導体基板１１の表面側は、受光領域として維持される。この透明電極３１の膜厚は、目的とする受光波長の光に対して反射率が低くなるように調整することで、高い光透過率が得られるようにする。
【００２３】
上記透明電極３１に用いられる光透過性を有する導電材料としては、上記ＺｎＯの他に、酸化インジウム錫（Indium Tin Oxide（ＩＴＯ））、酸化インジウム亜鉛（Indium Zinc Oxide）、酸化錫（ＳｎＯ2）、酸化チタン（ＴｉＯ2）、酸化ビスマス（Ｂｉ2Ｏ3）、酸化クロム（Ｃｒ2Ｏ3）、酸化インジウム（Ｉｎ2Ｏ3）、ガリウム（Ｇａ）含有ＺｎＯが挙げられる。この中でも、特に抵抗値の低い導電材料を用いることが好ましい。
【００２４】
また、ｎ型拡散層１３の間のｐ-型半導体層１２上に、絶縁膜１４を介して上記透明電極３１が設けられることにより、透明電極３１と絶縁膜１４、ｎ型拡散層１３とで、所謂、表面電界効果型トランジスタが設けられた状態となる。そして、透明電極３１に上記アノード２１とは異なる電位の電圧を印加することで、透明電極３１の直下のｐ-型半導体層１２の表面には電荷が蓄積される。これにより、ｎ型拡散層１３の間のｐ-型半導体層１２において絶縁膜１４との界面近傍に形成される界面準位が蓄積された電荷で補償される。
【００２５】
例えば、図２の要部拡大図に示すように、アノード２１にマイナス（−）電圧、カソード２２にプラス（＋）電圧を印加することで、逆方向の電位をかける。そして、透明電極３１にアノード２１よりも低い電位の電圧（−Ｖ１）を印加する。これにより、半導体基板１１におけるｎ型拡散層１３の間のｐ-型半導体層１２の表面側には正電荷Ｑが蓄積され、空乏層Ｉがｎ型拡散層１３を囲う状態で広がる。
【００２６】
また、図３の要部拡大図に示すように、アノード２１とカソード２２に逆方向の電位をかけた状態で、透明電極３１にアノード２１よりも高い電圧（＋Ｖ１）をかけた場合には、ｎ型拡散層１３の間のｐ-型半導体層１２の表面側には負電荷Ｑ’が蓄積され、空乏層Ｉ’はｎ型拡散層１３の周囲と、ｐ-型半導体層１２の表面側とに連通した状態で広がる。この場合の空乏層Ｉ’は、図２を用いて説明した透明電極３１にアノード２１よりも低い電位の電圧を印加した場合の空乏層Ｉよりも広くなる。
【００２７】
この際、透明電極３１にかける電圧（＋Ｖ１）は、カソード２２に印加する電圧（＋Ｖ２）以下であること（Ｖ１≦Ｖ２）が好ましい。これは、透明電極３１下で発生した負電荷Ｑ’はドリフトモードでカソード２２に向かう。この際、Ｖ１＞Ｖ２であれば、透明電極３１下で発生したキャリアがカソード２２に進む際、電界強度が弱められ、キャリアの進行速度を阻害してしまうからである。
【００２８】
ここで、図２および図３を用いて説明したどちらの場合であっても、縦方向と横方向の双方で光電変換領域（空乏層Ｉ，Ｉ’）が形成される。そして、透明電極３１にかける電圧Ｖ１をアノード２１よりも高くするか低くするかは、このフォトダイオードの目的により、適宜設定する。
【００２９】
例えば、周波数優先である場合、または低電圧下での使用を前提としている場合には、キャリアの走行時間が重要となるため、図２を用いて説明したように、空乏層Ｉの幅が狭い方が好ましく、透明電極３１にアノード２１よりも低い電圧（−Ｖ１）をかける。
【００３０】
また、受光感度が優先である場合、または高電圧下での使用が可能である場合には、図３を用いて説明したように、空乏層Ｉ’の幅が広い方が好ましく、透明電極３１にアノード２１よりも高い電圧（＋Ｖ１）をかける。
【００３１】
さらに、設計するフォトディテクタの構造、具体的には、縦型プロファイルまたはカソード間の間隔など横方向の構造によっても、透明電極３１にかける電圧を最適化して適宜設定することが好ましい。
【００３２】
このような横型のＰＩＮフォトダイオードによれば、ｐ型半導体基板１１におけるｎ型拡散層１３の間のｐ-型半導体層１２上に、絶縁膜１４を介して透明電極３１が設けられていることから、この透明電極３１にアノード２１とは異なる電位の電圧を印加することで、透明電極３１の直下の半導体基板１１の表面に電荷が蓄積される。このため、ｐ型半導体基板におけるｐ-型半導体層１２の絶縁膜１４との界面に界面準位が形成されたとしても、受光された光子から変換された電子正孔対が界面準位にトラップされることが防止される。また、透明電極３１の直下の半導体基板の表面も受光領域として維持される。したがって、受光領域を狭めることなく、効率よく光電変換を行うことができ、受光感度を向上させることができる。
【００３３】
さらに、横型のＰＩＮフォトダイオードであることで、ＣＲ時定数の低減および空乏層幅の低減によるキャリア移動速度・距離の低減を両立することができることから、短波長レーザおよび高周波応答に対応したフォトダイオードを実現することができる。
【００３４】
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体受光素子の構成の概略を示す断面構成図である。この図に示すように、本実施形態の半導体受光素子は、第１実施形態で図１を用いて説明した横型のＰＩＮフォトダイオードにおいて、半導体基板１１のｎ型拡散層１３上に絶縁膜１４を介して、カソード２２が配置されている。このカソード２２は、絶縁膜１４を貫通するコンタクトプラグ２３を介してｎ型拡散層１３と接続されている。これにより、高周波デバイスにおいて問題となっているカソード２２の寄生抵抗が低減される。このカソード２２は、ｎ型拡散層１３上を覆うとともに、上記透明電極３１とはショートしない程度に離間した状態で配置されることとする。
【００３５】
また、上記カソード２２は、透明電極３１と同一材料で、同一の膜厚となるように構成されることとする。すなわち、カソード２２は、透明電極３１と同様に、光透過性を有する導電材料で形成され、ここではＺｎＯで形成されることとする。これにより、受光領域全体で光透過率を合わせることが可能となる。
【００３６】
ここで、このＰＩＮフォトダイオードの全体図を図５に示す。図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＸ−Ｘ’断面図である。図５（ａ）に示すように、アノード２１に接続されたｐ型半導体基板１１上に櫛型のカソード２２が設けられており、コンタクトプラグ２３を介して図５（ｂ）に示すｎ型拡散層１３に接続されている。また、このカソード２２から露出するｐ型半導体基板１１を覆うように、櫛形の透明電極３１が配置されている。
【００３７】
なお、ここでは、カソード２２と透明電極３１とが櫛型に配置される例について説明したが、本発明はこれに限定されることなく、使用目的に応じた臨機応変なレイアイトとすることが可能である。
【００３８】
このようなフォトダイオードであっても、ｐ型半導体基板１１におけるｐ-型半導体層１２上に絶縁膜１４を介して透明電極３１が配置されることから、第１実施形態と同様の効果を奏することができる。さらに、本実施形態のフォトダイオードでは、ｐ型半導体基板１１の表面側に設けられたｎ型拡散層１３上に、透明電極３１と同一材料で形成されたカソード２２が配置されることから、受光領域全体で光透過率を合わせることができるとともに、カソード２２の寄生抵抗を低減することができる。
【００３９】
なお、第１実施形態および第２実施形態で説明したフォトダイオードでは、ｐ型半導体基板１１の表面側に複数のｎ型拡散層１３が設けられた例について説明したが、本発明はこれに限定されることなく、ｎ型半導体基板の表面側にｐ型拡散層が設けられた例であっても適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の半導体受光素子に係る第１実施形態を説明するための構成断面図である。
【図２】本発明の半導体受光素子に係る第１実施形態を説明するための要部拡大断面図である。
【図３】本発明の半導体受光素子に係る第１実施形態を説明するための要部拡大断面図である。
【図４】本発明の半導体受光素子に係る第２実施形態を説明するための構成断面図である。
【図５】本発明の半導体受光素子に係る第２実施形態の全体図を説明するための平面図（ａ）および断面図（ｂ）である。
【図６】従来の半導体受光素子を説明するための構成断面図である。
【図７】従来の半導体受光素子の課題を説明するための構成断面図である。
【符号の説明】
【００４１】
１１…ｐ型半導体基板、１２…ｐ-型半導体層、１３…ｎ型拡散層、１４…絶縁膜、２１…アノード(第１電極）、２２…カソード（第２電極）、３１…透明電極（第３電極）
【図１】
2007109686.tif 000003
【図２】
2007109686.tif 000004
【図３】
2007109686.tif 000005
【図４】
2007109686.tif 000006
【図５】
2007109686.tif 000007
【図６】
2007109686.tif 000008
【図７】
2007109686.tif 000009