(57)【要約】【課題】各画素に転送トランジスタを備えるＣＭＯＳイメージセンサ型の固体撮像装置において、縦型オーバーフロー構造によってブルーミング率を抑制を図る。【解決手段】固体撮像装置を、複数の画素を含む撮像領域と、上記撮像領域の半導体基板中に形成された第１のＰ型ウェル領域と、上記第１のＰ型ウェル領域の下方に形成された第２のＰ型ウェル領域とを有し、上記第２のＰ型ウェル領域はイオン不純物濃度が１×１０１６／ｃｍ３以下である構成とする。【選択図】図１
2007207891.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含む撮像領域と、
上記撮像領域の半導体基板中に形成された第１導電型の第１ウェル領域と、
上記第１ウェル領域の下方に形成された第１導電型の第２ウェル領域とを有し、
上記第２ウェル領域はイオン不純物濃度が１×１０１６／ｃｍ３以下である
ことを特徴とする固体撮像装置。
【請求項２】
上記第１ウェルが、１つの上記画素ごと又は複数の上記画素ごとにウェルコンタクトと接続されている
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
上記第１ウェルが、基板深さ方向に複数の第１導電型領域を含み、
上記複数の第１導電型領域の最深の第１導電型領域のイオン不純物濃度が、上記第２ウェル領域のイオン不純物濃度以上であり、かつ２×１０１６／ｃｍ３以下である
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
上記第１ウェルが、基板深さ方向に複数の第１導電型領域を含み、
上記複数の第１導電型領域に含まれる上記第２ウェルから１．５μｍ以内の距離に位置する第１導電型領域のイオン不純物濃度が、上記第２ウェル領域のイオン不純物濃度以上であり、かつ２×１０１６／ｃｍ３以下である
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
上記第２ウェルが、少なくともフォトダイオードの下方に設けられた間欠部を有する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
上記半導体基板が、第１導電型または第２導電型のイオン不純物を含んで形成され、
上記第１導電型がｐ型であり、上記第２導電型がｎ型である
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
複数の画素を含む撮像領域を有する固体撮像装置の製造方法であって、
半導体基板中に、該半導体基板の一主面側から第１導電型の第２ウェル領域を形成する工程と、
上記半導体基板の一主面側から、上記第２ウェル領域に比して不純物濃度の高い部分を含む第１導電型の第１ウェル領域を、間欠部を残して格子状に形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項８】
上記第２ウェル領域を、上記第１ウェルの形成と同一の格子状に形成する
ことを特徴とする請求項７に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳ増幅型撮像素子による、所謂ＣＭＯＳイメージセンサと呼称される固体撮像装置が知られている。この固体撮像装置は、一般に、多数の画素が２次元マトリクス状に規則性を有して、例えば垂直方向及び水平方向に列及び行として規則的な配列とされた撮像部と、垂直駆動部と、水平転送部及び出力部とによって構成されている。
この固体撮像装置の一例として、列（カラム）毎にアナログ／デジタル変換器を有するＭＯＳ増幅型固体撮像装置の概略構成を、図８に示す。この固体撮像装置１は、撮像領域２に複数の画素１ａが２次元行列状に配置され、垂直信号線３、カラム部４、水平信号線５に接続された出力回路６、垂直駆動回路７、水平駆動回路８及び制御回路９を有して構成される。
【０００３】
制御回路９は、入力クロックや、動作モードなどを指令するデータをＭＯＳイメージセンサの外部から受け取り、それに従って以下の各部の動作に必要なクロックやパルスを供給する。
垂直駆動回路７は、画素部の行を選択し、その行の画素に図示しない横方向の制御配線を通して必要なパルスが供給される。
カラム部４には、カラム信号処理回路１０が列に対応して並ぶ。カラム信号処理回路１０は、１行分の画素の信号を受けて、その信号にＣＤＳ（Correlated Double Sampling：固定パターンノイズ除去の処理）や信号増幅やＡＤ変換などの処理を行う。
水平駆動回路８は、カラム信号処理回路１０を順番に選択し、その信号を水平信号線５に導く。出力回路６は、水平信号線５の信号を処理して出力する。例えばバッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、信号増幅、色関係処理などを行うこともある。
また、画素１ａは、１つの光電変換素子であるフォトダイオード（ＰＤ）と、複数のＭＯＳトランジスタとによって構成される。
【０００４】
画素１ａに用いられ得る回路構成としては、例えば図９に示す所謂３トランジスタ型の構成が挙げられる。
この回路構成においては、フォトダイオード（ＰＤ）のカソード（ｎ領域）が、転送トランジスタＴｒ１を介して増幅トランジスタＴｒ３のゲートに接続される。この増幅トランジスタＴｒ３のゲートと電気的に繋がったノードをフローティング・ディフージョン（ＦＤ）と呼ぶ。転送トランジスタＴｒ１はフォトダイオード（ＰＤ）とフローティング・ディフュージョン（ＦＤ）との間に接続され、ゲートに転送線１１を介して転送パルスφＴＲＧが与えられることによりオン状態となり、フォトダイオード（ＰＤ）で光電変換された信号電荷をフローティング・ディフージョン（ＦＤ）に転送する。
【０００５】
リセットトランジスタＴｒ２は、ドレインが画素電源Ｖｄｄ１に接続され、ソースがフローティング・ディフージョン（ＦＤ）に接続される。リセットトランジスタＴｒ２は、ゲートにリセット線１２を介してリセットパルスφＲＳＴが与えられことによってオン状態となり、フォトダイオード（ＰＤ）からフローティング・ディフージョン（ＦＤ）への信号電荷の転送に先立って、フローティング・ディフージョン（ＦＤ）の電荷を画素電源Ｖｄｄ１に捨てることによりフローティング・ディフージョン（ＦＤ）をリセットする。
【０００６】
増幅トランジスタＴｒ３は、ゲートがフローティング・ディフージョン（ＦＤ）に接続され、ドレインが画素電源Ｖｄｄ２に接続され、ソースが垂直信号線１３に接続される。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティング・ディフージョン（ＦＤ）の電位をリセットレベルとして垂直信号線に出力し、さらに転送トランジスタＴｒ１によって信号電荷を転送した後のフローティング・ディフージョン（ＦＤ）の電位を信号レベルとして垂直信号線１３に出力する。
なお、画素の駆動に伴い画素電源Ｖｄｄ１が高レベルと低レベルとに切り換えられる影響を受け、増幅トランジスタＴｒ３のドレインは変動する。
【０００７】
一方、画素１ａに用いられ得る他の回路構成としては、例えば図１０に示す所謂４トランジスタ型の構成が挙げられる。
この回路構成においては、光電変換素子、例えばフォトダイオード（ＰＤ）に加えて４つのトランジスタＴｒ１〜Ｔｒ４が設けられる。ここで、トランジスタＴｒ１〜Ｔｒ４は、例えばＮチャネルのＭＯＳトランジスタにとして構成される。
フォトダイオード（ＰＤ）は、受光した光をその光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード（ＰＤ）のカソード（ｎ型領域）は、転送トランジスタＴｒ１を介して増幅トランジスタＴｒ３のゲートと接続されている。この増幅トランジスタＴｒ３のゲートと電気的に繋がったノードがフローティングディフュージョン（ＦＤ）となる。
横方向の配線、即ち転送線１４、リセット線１５および選択線１６は、同一行の画素について共通となっており、垂直駆動回路７によって制御される。但し、画素１ａのｐウェル電位を固定するためのｐウェル配線１７は、グランド電位に固定されている。
【０００８】
また、この構成において、転送トランジスタＴｒ１は、フォトダイオード（ＰＤ）のカソードとフローティング・ディフュージョン（ＦＤ）との間に接続され、ゲートに転送線１４を介して転送パルスφＴＲＧが与えられることによってオン状態となり、フォトダイオード（ＰＤ）で光電変換された光電荷をフローティング・ディフュージョン（ＦＤ）に転送する。
リセットトランジスタＴｒ２は、ドレインが画素電源Ｖｄｄに、ソースがフローティング・ディフュージョン（ＦＤ）にそれぞれ接続され、ゲートにリセット線１５を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード（ＰＤ）からフローティング・ディフュージョン（ＦＤ）への信号電荷の転送に先立って、フローティング・ディフュージョン（ＦＤ）の電荷を画素電源Ｖｄｄに捨てることによってこのフローティングディフュージョン（ＦＤ）をリセットする。
増幅トランジスタＴｒ３は、ゲートがフローティング・ディフュージョン（ＦＤ）に、ドレインが画素電源Ｖｄｄにそれぞれ接続され、リセットトランジスタＴｒ２によってリセットした後のフローティング・ディフュージョン（ＦＤ）の電位をリセットレベルとして出力し、さらに転送トランジスタＴｒ１によって信号電荷を転送した後のフローティング・ディフュージョン（ＦＤ）の電位を信号レベルとして出力する。
選択トランジスタＴｒ４は、例えば、ドレインが増幅トランジスタＴｒ３のソースに、ソースが垂直信号線１８にそれぞれ接続され、ゲートに選択線１６を介して選択パルスφＳＥＬが与えられることによってオン状態となり、画素１ａを選択状態として増幅トランジスタＴｒ３から出力される信号を垂直信号線１８に中継する。
【０００９】
ところで、これらの回路構成によるＣＭＯＳイメージセンサにおいては、光電変換と蓄積を行うフォトダイオードＰＤに非常に強い光が入射した場合や、蓄積時間が長い場合に、ＰＤ内で電子が飽和して隣接画素やさらに遠くの画素に漏れ出すブルーミングと呼ばれる現象が生じるおそれがある。
ブルーミングは、固体撮像装置における画質を劣化させる原因となるため、その制御（抑制）を図った構造が求められている。これに対して提案されている構造としては、フォトダイオードから基板側にパス（電子の流路）を設ける所謂縦型オーバーフロー構造や、転送トランジスタからフローティングディフュージョン（ＦＤ）方向にパスを設ける所謂横型オーバーフロー構造などが挙げられる。
ここで、ＣＭＯＳイメージセンサ構造の固体撮像装置においては、駆動時に転送トランジスタのゲートに負電位を印加することによって暗電流の低減を図ることが求められるため、前述の横型オーバーフローによってブルーミング抑制を図ることは難しく、前述のブルーミングを抑制するには縦型オーバーフローを用いる必要があった（例えば特許文献１参照）。
【００１０】
しかしながら一方で、各画素に転送トランジスタを備えるＣＭＯＳイメージセンサにおいては、ＣＣＤ型イメージセンサのように基板の深さ方向側に設けるオーバーフローバリア／ドレイン不純物領域や基板バイアス印加は、撮像領域と同じ基板上に設けられた駆動回路部や信号処理回路部のトランジスタの動作に影響を及ぼすと考えられていたため、また、プロセス上も縦型オーバーフロー構造をなすポテンシャル分布を形成することが容易ではなかったため、横型オーバーフロー構造が一般的であった。
【特許文献１】特開2005-217397号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明はこのような問題に鑑みてなされたものであって、その目的は、各画素に転送トランジスタを備えるＣＭＯＳイメージセンサ型でありながら、縦型オーバーフロー構造に適したポテンシャル分布を有する固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像装置は、複数の画素を含む撮像領域と、上記撮像領域の半導体基板中に形成された第１のＰ型ウェル領域と、上記第１のＰ型ウェル領域の下方に形成された第２のＰ型ウェル領域とを有し、上記第２のＰ型ウェル領域はイオン不純物濃度が１×１０１６／ｃｍ３以下であることを特徴とする。
【００１３】
本発明に係る固体撮像装置の製造方法は、複数の画素を含む撮像領域を有する固体撮像装置の製造方法であって、半導体基板中に、該半導体基板の一主面側から第１導電型の第２ウェル領域を形成する工程と、上記半導体基板の一主面側から、上記第２ウェル領域に比して不純物濃度の高い部分を含む第１導電型の第１ウェル領域を、間欠部を残して格子状に形成する工程とを有することを特徴とする。
【発明の効果】
【００１４】
本発明に係る固体撮像装置によれば、複数の画素を含む撮像領域と、上記撮像領域の半導体基板中に形成された第１のＰ型ウェル領域と、上記第１のＰ型ウェル領域の下方に形成された第２のＰ型ウェル領域とを有し、上記第２のＰ型ウェル領域はイオン不純物濃度が１×１０１６／ｃｍ３以下であることから、後述するように、ブルーミング率を抑制して固体撮像装置を構成することが可能となる。
【００１５】
本発明に係る固体撮像装置の製造方法によれば、半導体基板中に第１導電型の第２ウェル領域を形成する工程と、上記第２ウェル領域に比して不純物濃度の高い部分を含む第１導電型の第１ウェル領域を間欠部を残して格子状に形成する工程とを有することから、ブルーミング率の抑制が図られた固体撮像装置を簡潔に製造することが可能となる。
【発明を実施するための最良の形態】
【００１６】
本実施形態に係る固体撮像装置においては、まずフォトダイオードへの電荷蓄積時に転送トランジスタのゲートに負電位を印加するようにして、基板のより深い位置に向かう以外のブルーミングパスの発生の抑制を図る。更に、撮像領域の基板の中で特に深い位置（例えば最深部）に形成される第１導電型の第２ウェル領域（深いウェル領域；deep p-well）における不純物濃度を選定することにより、フォトダイオードに蓄積された電荷の流路（パス）となり得るもののうち、基板のより深い位置に向かうものを、唯一乃至主たる流路とする。
また、この流路によって、基板のより深い位置により多くの電子を流すために、主に素子分離手段と第２ウェル領域との間に存在する第１ウェル領域（p-well）の濃度を選定し、必要に応じて第１ウェル領域内で深さ方向に所定の不純物濃度分布を形成することで、ポテンシャル締め付けを低減し、例えば後述するようにブルーミング率を１０パーセント以下に低減するなど、ブルーミングの抑制を図るものである。
なお、本実施形態において、ブルーミング率とは、ある特定画素から隣接画素へ信号が漏れ出す比率と定義する。
【００１７】
図面を参照して本発明の実施の形態を説明する。
以下に説明する本実施の形態に係る固体撮像装置、すなわちＭＯＳ増幅型固体撮像装置は、全体の概略構成が前述の図８の固体撮像装置１と同じ構成である。また、画素としては、前述の図９あるいは図１０に示す３トランジスタ型、４トランジスタ型等の複数のトランジスタ型を適用することができる。すなわち、以下の説明において、固体撮像装置は１つの画素に３つあるいは４つのトランジスタを有するものとする。
また、ＣＭＯＳイメージセンサ型の固体撮像装置では、画素を含む撮像領域のみならず、周辺回路も同一チップ上に集積化されうるが、以下の説明において、周辺回路部のp-wellと画素部のp-wellは電気的に分離されているものとする。
【００１８】
＜固体撮像装置の第１の実施の形態＞
まず、本発明に係る固体撮像装置の第１の実施の形態を説明する。
図１Ａ及び図１Ｂに、本実施形態に係る固体撮像装置２１の要部となる、画素２１ａの概略断面図と、この概略断面図のＡ−Ａ´線上における断面図とを示す。
本実施形態に係る固体撮像装置２１は、撮像部を構成する各画素２１ａにおいて、不純物濃度の低い第１導電型（ｐ型）または任意の濃度の第２導電型（ｎ型）の半導体基板である例えばシリコン基板２２の一主面側（本例では上面側）に、高濃度のｐ型不純物領域２３及びｎ型不純物領域２４による光電変換素子２５が設けられている。光電変換素子２５は埋め込み型フォトダイオードとされており、表面の高濃度ｐ型不純物層２３によって暗電流の低減が図られている。
一方、この光電変換素子２５をソースとする転送トランジスタのゲート２６を挟んで対向する位置に、この転送トランジスタのドレインとなる高濃度のｎ型不純物領域２７が設けられている。
【００１９】
この転送トランジスタの外側には、光電変換素子２５とｎ型不純物領域２７に接して、この主面側に露出しかつｐ型不純物領域２３及びｎ型不純物領域２７よりも深い位置まで、素子分離手段２８ａ及び２８ｂが形成されている。これら素子分離手段２８ａ及び２８ｂは、ＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）など、素子分離の機能を有するものであれば、いずれの形態でも構わない。
また、各素子分離手段２８ａ及び２８ｂの下部には、ｐ型の第１ウェル領域２９ａ及び２９ｂが設けられる。これらの第１ウェル領域２９ａ及び２９ｂに接して前述の主面とは反対側、本例では下側に共通の第２ウェル領域３０が形成されており、これら第１ウェル領域２９ａ及び２９ｂと第２ウェル領域３０とが、低濃度のｎ型不純物領域３１によって光電変換素子２５と分離された構成を有する。
【００２０】
第２ウェル領域３０は、少なくとも第１ウェル領域２９ａ及び２９ｂに比してイオン不純物濃度が抑制され、例えば１×１０１６／ｃｍ３以下とされている。
また、図示しないが、第１ウェル領域２９ａ及び２９ｂを、基板深さ方向に分布する複数の第１導電型領域を含む構成とすることが好ましい。
更に、半導体基板２２には正の固定電荷が印加され、第２ウェル領域３０にはグランド（ＧＮＤ）電位が印加されている。
【００２１】
本実施形態に係る固体撮像装置２１においては、１画素あたり１つまたは数画素あたり１つ、対応するウェルコンタクトが設けられているものとする。このウェルコンタクトによって、第１ウェル領域２９ａ及び２９ｂの電位が安定化され、ウェルゆれに起因する、飽和時あるいは暗時に各画素の中心部と周辺部とで出力に偏りが生じる所謂シェーディングを抑制することができる。
なお、画素アレー部が小さい場合やシェーディングが問題となりにくい場合には、必ずしもウェルコンタクトを設けなくとも良く、一方、面積や抵抗などで余裕があれば、コンタクトを１画素あたり複数個おいてウェル電位の安定化能力をより高くして、ウェル抵抗が高くなった場合にもシェーディングの抑制を図ることができる。
このようにウェルコンタクトが設けられることにより、第１ウェル領域２９ａ及び２９ｂや第２ウェル領域３０の不純物濃度を単純に低下させた場合に生じうるウェル抵抗ｋ（well抵抗）の増大を回避して、画素アレー領域での時定数の違いによるシェーディング（画素領域内での出力の分布及び不均一）を回避することが可能となる。
【００２２】
図２に、図１ＡのＡ−Ａ´断面のポテンシャル構造を示す。フォトダイオードの中でAs（ヒ素）やP（リン）といったn型不純物が打たれているところがポテンシャル的に深くなり、電子が蓄積されていく。
電荷の蓄積期間においては、フォトダイオードに電子が多数蓄積されると、ポテンシャルが浅くなり、フォトダイオード直下のオーバーフローバリア（ＯＦＢ）つまり第２のウェル領域３０を超えて基板側に流れていくことにより、縦型オーバーフロー構造が形成される。ＯＦＢを低くすると、電子が基板のより深い位置（深さ方向）に流れていきやすくなるため、これによってブルーミングの抑制が図られる。
なお、ＯＦＢは、第２のウェル領域の不純物濃度が小さくなるに従って、つまりポテンシャルを正の方向へもっていくにしたがって、低くなる。本実施の形態では、この第２のウェル領域３０の不純物濃度をコントロールすることによって適切なＯＦＢレベルが得られる。一方、電荷蓄積期間では、転送トランジスタのゲート電極に正電圧が印加されることによって、チャネル部がｐ化され、暗電流が抑制される。
【００２３】
このようにして、本実施形態に係る固体撮像装置２１においては、第２ウェル領域３０のイオン不純物濃度が抑制され、例えば１×１０１６／ｃｍ３以下とされることにより、光電変換素子２５から基板のより深い位置に向かうように電子のオーバーフローパス（流路）が形成され、ブルーミングの抑制が図られるものである。
【００２４】
＜固体撮像装置の第２の実施の形態＞
まず、本発明に係る固体撮像装置の第２の実施の形態を説明する。
図３に、本実施形態に係る固体撮像装置４１の要部となる、画素４１ａの概略断面図を示す。
本実施形態に係る固体撮像装置４１は、撮像部を構成する各画素４１ａにおいて、不純物濃度の低い第１導電型（ｐ型）または任意の濃度の第２導電型（ｎ型）の半導体基板である例えばシリコン基板４２の一主面側（本例では上面側）に、高濃度のｐ型不純物領域４３及びｎ型不純物領域４４による光電変換素子４５が設けられている。光電変換素子４５は埋め込み型フォトダイオードとされており、表面の高濃度ｐ型不純物層４３によって暗電流の低減が図られている。
一方、この光電変換素子４５をソースとする転送トランジスタのゲート４６を挟んで対向する位置に、この転送トランジスタのドレインとなる高濃度のｎ型不純物領域４７が設けられている。
【００２５】
この転送トランジスタの外側には、光電変換素子４５とｎ型不純物領域４７に接して、この主面側に露出しかつｐ型不純物領域４３及びｎ型不純物領域４７よりも深い位置まで、素子分離手段４８ａ及び４８ｂが形成されている。これら素子分離手段４８ａ及び４８ｂは、ＳＴＩやＬＯＣＯＳなど、素子分離の機能を有するものであれば、いずれの形態でも構わない。
また、各素子分離手段４８ａ及び４８ｂの下部には、ｐ型の第１ウェル領域４９ａ及び４９ｂが設けられる。これらの第１ウェル領域４９ａ及び４９ｂに接して前述の主面とは反対側、本例では下側に共通の第２ウェル領域５０が形成されており、これら第１ウェル領域４９ａ及び４９ｂと第２ウェル領域５０とが、低濃度のｎ型不純物領域５１によって光電変換素子４５と分離された構成を有する。
【００２６】
なお、本実施形態において、第２ウェル領域５０は、図４に示すように、第１ウェル領域４９ａ及び４９ｂの形成部に対応して格子状に設けられており、画素の中央部を含む一部には、第２ウェル領域５０の無い間欠部が設けられている。
この構成による場合には、第１ウェル領域４９ａ及び４９ｂのうち最深の（第２ウェル領域に近接する）第１導電型領域及び第２ウェル領域５０の少なくとも一方から、不純物の拡散などにより、直接には第２ウェル領域５０が形成されていない画素の中央部へ向けてポテンシャルの締め付けが生じ、間接的に光電変換素子４５から基板のより深い位置へ向う深さ方向にオーバーフローバリアが形成される。
したがって、この構成による場合には、前述した第１実施形態における構成と同様にブルーミングの抑制が図られるのみならず、製造コストも低減される。製造において、第１ウェル領域４９ａ及び４９ｂの形成に用いたマスクを第２ウェル領域５０の形成にも用いることができ、更にイオン注入におけるフォトレジストも、第１ウェル領域４９ａ及び４９ｂと第２ウェル領域との各形成時で兼用できるため、レジストの形成や除去などに関する工程を減らすことができる。
【００２７】
第２ウェル領域５０は、少なくとも第１ウェル領域４９ａ及び４９ｂに比してイオン不純物濃度が抑制され、例えば１×１０１６／ｃｍ３以下とされている。
また、図示しないが、第１ウェル領域４９ａ及び４９ｂを、基板深さ方向に分布する複数の第１導電型領域を含む構成とすることが好ましい。
更に、半導体基板４２には正の固定電荷が印加され、第２ウェル領域５０にはグランド（ＧＮＤ）電位が印加されている。
【００２８】
本実施形態に係る固体撮像装置４１においても、１画素ずつ、あるいは数画素で共通して、対応するウェルコンタクトが設けられているものとする。このウェルコンタクトによって、第１ウェル領域４９ａ及び４９ｂの電位が安定化され、ウェルゆれに起因する飽和時あるいは暗時に各画素の中心部と周辺部とで出力に偏りが生じる所謂シェーディングを抑制することができる。
なお、画素アレー部が小さい場合やシェーディングが問題となりにくい場合には必ずしもウェルコンタクトを設けなくとも良く、一方、面積や抵抗などで余裕があれば、コンタクトを１画素あたり複数個おいてウェル電位の安定化能力をより高くして、ウェル抵抗が高くなった場合にもシェーディングの抑制を図ることができる。
【００２９】
本実施形態においても、電荷の蓄積期間においては、フォトダイオードに電子が多数蓄積されると、ポテンシャルが浅くなり、フォトダイオード直下のオーバーフローバリア（ＯＦＢ）つまり第２のウェル領域５０を超えて基板側に流れていくことにより、縦型オーバーフロー構造が形成される。ＯＦＢを低くすると、電子が基板のより深い位置（深さ方向）に流れていきやすくなるため、これによってブルーミングの抑制が図られる。
なお、ＯＦＢは、第２のウェル領域の不純物濃度が小さくなるに従って低くなる。本実施の形態では、この第２のウェル領域５０の不純物濃度をコントロールすることによって適切なＯＦＢレベルが得られる。一方、電荷蓄積期間では、転送トランジスタのゲート電極に正電圧が印加されることによって、チャネル部がｐ化され、暗電流が抑制される。
【００３０】
このようにして、本実施形態に係る固体撮像装置においても、第２ウェル領域５０のイオン不純物濃度が抑制され、例えば１×１０１６／ｃｍ３以下とされることにより、光電変換素子４５から基板のより深い位置に向かうように電子のオーバーフローパス（流路）が形成され、ブルーミングの抑制が図られるものである。
【００３１】
＜固体撮像装置の製造方法の実施の形態＞
次に、本発明に係る固体撮像装置の製造方法の実施の形態を説明する。
なお、本実施形態においては、前述した、固体撮像装置の第１の実施形態で説明した固体撮像装置２１の製造方法の一例について、その要部の形成について説明する。
【００３２】
本実施形態に係る固体撮像装置の製造方法においては、まず、ｎ型の半導体基板２２を用意し、この基板２２に対して画素内及び画素間の素子分離すべき位置に素子分離手段２８ａ及び２８ｂを形成する。
続いて、この基板の上面から、所定の深さ位置にイオン注入によってｐ型の第２ウェル領域３０を形成し、更に画素内に対応する位置にｐ型の最終的に得る第１ウェル領域の平面形状に対応した格子状のマスクを用い、第１ウェル領域２９ａ及び２９ｂを形成する。
なお、前述した固体撮像装置の第２の実施形態で説明したような間欠部を有する形状に第２ウェル領域を形成する場合には、予め第１ウェル領域に用いるマスクを設置しておき、共通のマスクを用いて簡潔に第１ウェル領域及び第２ウェル領域を形成することができる。
【００３３】
また、ここで、第１ウェル領域を複数の不純物領域によって構成する場合に、特に第２ウェル領域に近接する不純物領域ほど不純物濃度を低く形成するには、不純物の打ち込みエネルギーを徐々に減らしながらドーズ量を増やして徐々に浅くするように行うことが好ましい。
また、これらの第１ウェル領域及び第２ウェル領域は、撮像領域に対する選択的な不純物の注入によって、周辺回路を構成するウェルとは独立したものとして形成することができる。
【００３４】
続いて、光電変換素子を構成するｎ型領域２４と高濃度のｐ型領域２３とを、第２ウェル領域３０及び第１ウェル領域２９ａ及び２９ｂとは離して上面近傍にイオン注入により形成し、更にこのｎ型領域２４をソースとする転送トランジスタのドレインとなる高濃度のｎ型領域２７を、第１ウェル領域２９ｂに接するようにイオン注入によって形成する。
続いて、ｎ型領域２４とｎ型領域２７の間に対応するチャネル領域の、ゲート絶縁膜を介して上に、ゲート電極２６を形成する。
このようにして、固体撮像装置２１を得る。
【００３５】
＜実施例＞
本発明に係る固体撮像装置の、実施例について説明する。
まず、第１の実施例として、前述した第１の実施形態に係る固体撮像装置において、（第２ウェル領域３０の不純物濃度／第１ウェル領域２９ａ及び２９ｂの不純物濃度）によって得られるdeep p-well濃度比と、ブルーミング率との検討を行った。結果を図５に示す（実線ａ）。
この結果より、第２ウェル領域３０の不純物濃度が第１ウェル領域２９ａ及び２９ｂの不純物濃度の半分以下であることが好ましいこと、具体的には第２ウェル領域３０のイオン不純物濃度が１×１０１６／ｃｍ３ 以上かつ２×１０１６／ｃｍ３以下であることが好ましいことが確認できた。
【００３６】
なお、不純物濃度をコントロールすることによりブルーミング率を任意の値で制御できる。すなわち、ＯＦＢを小さくすることで当然ながらPDに蓄積される電荷量が少なくなり飽和信号量の低下を招くが、飽和信号量とブルーミング率を任意の値に制御できる。ブルーミング率をdeep p-wellで制御する場合、もちろんゼロにする方が抑制効果が大きく、図５の結果からも、deep p-wellがないとき（濃度比０）が最もブルーミングが少ないことがわかる。
しかしながら、飽和信号量のばらつきが大きくなり制御性の低下が懸念されるため、量産を考慮すると、不純物濃度は０でない方が好ましいと考えられる。
【００３７】
次に、第２の実施例として、前述した第１実施形態に係る固体撮像装置において、第１ウェル領域を、基板深さ方向に分布する複数の第１導電型領域を含む構成とした場合の、deep p-well濃度比と、ブルーミング率との関係を行った。
図６に、第１ウェル領域に比して不純物濃度の低い第２ウェル領域を設けたのみの構成（第１実施例と共通；実線ａ´）と、これに加えて第１ウェル領域の中で最も深い（つまり第２ウェル領域に最も近接する）第１導電型不純物領域の濃度を２段階で低めた構成（破線ｂ）とに関する結果を示す。
本実施例においては、ＯＦＢのポテンシャルの形成に間接的に寄与する位置にある、第１ウェル領域の最深の一部の不純物濃度が第１実施例における場合の半分とされたことにより、ブルーミング率が大きく低減されており、ブルーミングの抑制が確認できた。
なお、第１ウェル領域を構成する複数の不純物領域のうち、第２ウェル領域から１．５μｍ以内の距離に位置する不純物領域の濃度をこのように低減させることが有効であることも確認できた。ここで、不純物領域の位置とは、その濃度中心の位置をいう。
【００３８】
次に、第３の実施例として、前述した第１実施形態に係る固体撮像装置と第２実施形態に係る固体撮像装置の比較検討を行った。
図７に、第１ウェル領域に比して不純物濃度の低い第２ウェル領域を設けたのみの構成（第１実施例と共通；実線ａ´´）と、第２ウェル領域を間欠的に、画素の中央を含む開口を有して格子状に設けた構成（破線ｃ）とに関する結果を示す。
この結果より、格子状にした場合、ブルーミングが特に低減されることが確認できた。
【００３９】
以上の実施の形態及び実施例で説明したように、本実施形態に係る固体撮像装置によれば、半導体基板の、光電変換素子を含む画素が多数形成された一主面側に、第１導電型の第１ウェル領域が形成され、上記第１ウェル領域の上記主面とは反対側に、第１導電型の第２ウェル領域が形成され、上記第２ウェル領域のイオン不純物濃度が、１×１０１６／ｃｍ３以下とされたことから、後述するように、ブルーミング率を抑制して固体撮像装置を構成することが可能となる。
【００４０】
なお、以上の実施の形態の説明で挙げた使用材料及びその量、処理時間及び寸法などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではない。
【００４１】
例えば、前述の説明においては、第１導電型をｐ型、第２導電型をｎ型として本発明に係る固体撮像装置及び固体撮像装置の製造方法の一例を説明するが、両導電型を逆とすることもできる。
また、例えば、前述の実施形態では、電子を蓄積する場合を例として説明したが、ホールの場合にも全ての極性が反転するのみで、同様の構造によって構成することができる。
【００４２】
また、例えば半導体基板はｎ型に限らず、極めて低濃度のｐ型であっても良い。
また、例えば、本発明に係る固体撮像装置は、前述した所謂４トランジスタと３トランジスタのいずれの回路構成によることもできるが、更に、例えば選択トランジスタ１１５については画素電源Ｖｄｄと増幅トランジスタ１１４のドレインとの間に接続した回路構成を採ることも可能であるなど、本発明は種々の変形及び変更をなされうる。
【図面の簡単な説明】
【００４３】
【図１】Ａ，Ｂ  それぞれ、本発明に係る固体撮像装置の一例における、要部の構成を示す概略断面図、及びこれとは９０°異なる断面に関する概略断面図である。
【図２】本発明に係る固体撮像装置の一例における、要部のポテンシャルの分布を示す模式図である。
【図３】本発明に係る固体撮像装置の他の例における、要部の構成を示す概略断面図である。
【図４】本発明に係る固体撮像装置の他の例における、第２ウェル領域の一例の平面形状を示す模式図である。
【図５】本発明に係る固体撮像装置の一例の説明に供する、不純物濃度比とブルーミング率の関係を示す模式図である。
【図６】本発明に係る固体撮像装置の一例の説明に供する、不純物濃度比とブルーミング率の関係を示す模式図である。
【図７】本発明に係る固体撮像装置の一例の説明に供する、不純物濃度比とブルーミング率の関係を示す模式図である。
【図８】固体撮像装置の説明に供する概略構成図である。
【図９】固体撮像装置の説明に供する回路図である。
【図１０】固体撮像装置の説明に供する回路図である。
【符号の説明】
【００４４】
１，２１，４１・・・固体撮像装置、１ａ，２１ａ，４１ａ・・・画素、２・・・撮像領域、３・・・垂直信号線、４・・・カラム部、５・・・水平信号線、６・・・出力回路、７・・・垂直駆動回路、８・・・水平駆動回路、９・・・制御回路、１０・・・カラム信号処理回路、１１・・・転送線、１２・・・リセット線、１３・・・垂直信号線、１４・・・転送線、１５・・・リセット線、１６・・・選択線、１７・・・ウェル配線、１８・・・垂直信号線、２２，４２・・・半導体基板、２３，４３・・・ｐ型不純物領域、２４，４４・・・ｎ型不純物領域、２５，４５・・・光電変換素子、２６，４６・・・ゲート、２７，４７・・・ｎ型不純物領域、２８ａ，２８ｂ，４８ａ，４８ｂ・・・素子分離手段、２９ａ，２９ｂ，４９ａ，４９ｂ・・・第１ウェル領域、３０，５０・・・第２ウェル領域
【図１】
2007207891.tif 000003
【図２】
2007207891.tif 000004
【図３】
2007207891.tif 000005
【図４】
2007207891.tif 000006
【図５】
2007207891.tif 000007
【図６】
2007207891.tif 000008
【図７】
2007207891.tif 000009
【図８】
2007207891.tif 000010
【図９】
2007207891.tif 000011
【図１０】
2007207891.tif 000012