(57)【要約】【課題】表示画像に対して強調係数の値を自動調整し、過強調による画質劣化を小規模回路で抑制でき、かつ各パネル、各画像に適応した最適な強調係数を設定でき、汎用性のある画像表示調整装置を提供することである。【解決手段】入力信号ｆ1をメモリ手段１０２に１フレーム分保持させた1フレーム前の入力信号ｆ0と現入力信号ｆ1との差分を差分手段１０３で得、この差分信号（ｆ1−ｆ0）に乗算手段１０６にて強調係数αを乗算し、その乗算出力信号α（ｆ1−ｆ0）を補正データとして現入力信号ｆ1に加算手段１０７で加算することにより、応答性を改善した出力信号を得る画像表示調整装置において、入力信号ｆ1又は差分信号（ｆ1−ｆ0）を入力し、その信号に所定のデコードを行い、そのデコード値を用いて入力信号又は差分信号に適応した強調係数αを出力する強調係数制御手段１０４，１０５を設けた。【選択図】  図１
2007127972.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を１フレーム保持するメモリ手段と、
そのメモリ手段に保持された1フレーム前の入力信号と現入力信号との差分信号を得る差分手段と、
前記差分手段からの差分信号に強調係数を乗算する乗算手段と、
前記乗算手段の出力信号を現入力信号に加算する加算手段と、
前記入力信号又は前記差分信号を入力し、その信号に対して所定のデコードを行い、そのデコード値を用いて前記入力信号又は前記差分信号に適応した前記強調係数を出力する強調係数制御手段と、
を具備したことを特徴とする画像表示調整装置。
【請求項２】
前記強調係数制御手段は、前記入力信号の中間調レベルにおいて前記強調係数の値を基準となる最小値に設定し、前記入力信号が前記中間調レベルに対して生じる差分値の大小に応じて前記強調係数の値を増減させるデコード機能を有したことを特徴とする請求項１に記載の画像表示調整装置。
【請求項３】
前記強調係数制御手段は、前記差分信号の中間レベルにおいて前記強調係数の値を基準となる最小値に設定し、前記差分信号が前記中間レベルに対して生じる差分値の大小に応じて前記強調係数の値を増減させるデコード機能を有したことを特徴とする請求項１に記載の画像表示調整装置。
【請求項４】
前記強調係数制御手段は、前記強調係数を外部から調整可能な設定レジスタを有することを特徴とする請求項１乃至３のいずれか１つに記載の画像表示調整装置。
【請求項５】
前記強調係数制御手段は、前記入力信号又は前記差分信号の範囲を外部から調整可能な設定レジスタを有し、前記範囲を分割した複数の入力範囲又は差分範囲ごとに、前記設定レジスタによって前記強調係数の値を設定することを特徴とする請求項１に記載の画像表示調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイなどの表示デバイスにおいて、画像表示の応答特性を改善し、高画質な動画表示を可能とする画像表示調整装置に関する。
【背景技術】
【０００２】
近年の平面形ディスプレイ（以下ＦＰＤ：Flat Panel Displayと称す）においては、大型化，高解像度化が進んでおり、液晶ディスプレイにおいても特に大型化、高画質化が要求されている。ＦＰＤの中でも、特に液晶ディスプレイは身近なものとなっており、最も注目されている。それ故に、高画質化での更なる要望が高い。しかし、液晶ディスプレイは、他のＦＰＤよりも表示の応答速度が遅いという問題がある。
【０００３】
以下に、液晶ディスプレイにおける液晶パネルの応答特性について示す。図２８において、（a)は液晶層内部の電圧波形、(b)は応答速度改善後の電圧波形を示している。
【０００４】
液晶パネルは、液晶層間に、表示したい階調に応じた電圧を印加して液晶分子の配向を変化させることによって、バックライトの透過光量を制御し、画像表示を行っている。ここで、階調表示を行うための印加電圧は、液晶容量、液晶駆動回路との接続抵抗によるＣＲ時定数等の要因により、図２８(a)に示すように目標階調電圧に到達するまで、多くの時間を要してしまい、これが、応答特性の遅さに繋がっている。特に動きのある動画画像においては、従来のＣＲＴ等に比べ、応答特性の遅さが顕著にみられ、残像が残ってしまう。また、この応答特性は、個々の各パネルにおいて均等になっていないという問題もある。
【０００５】
ここで、前記応答特性を改善するために、一般的に利用される技術の一つとして、オーバードライブ（以下ＬＡＯ：Level Adaptive Overdriveと称す）駆動法が知られている。このＬＡＯ駆動法は、現フレームデータにおける階調電圧より高い駆動電圧或いはより低い駆動電圧を液晶表示パネルに供給することにより、データの立上り、又は立下り時間を短縮し、応答性を改善するものである。ここで、ＬＡＯ駆動法による改善データの一般的な式の一例を、以下に示す。
【０００６】
ＬＡＯ＝α(ｆ１−ｆ０)＋ｆ１            …  式（１）
ここで、ＬＡＯ：改善データ、α：強調係数、ｆ０：前フレームデータ、ｆ1：現フレームデータとする。
【０００７】
上式（１）は、現フレームと前フレームの差分値に強調係数αを乗算し、その乗算後のデータを、応答速度改善用の補正データとして、現フレームデータに加算する。それにより、液晶の応答速度を擬似的に向上させた改善データを得るものである。これは、図２８(b)に示すように、液晶駆動波形の立ち上がり、又は立ち下がり時に、一時的に目標階調レベルよりも高いレベル又は低いレベルの補正データが加えられることにより、目標階調レベルに到達するまでの時間を短縮させることができる。このようなＬＡＯ駆動法は、公知例として特許文献１などで紹介されている。
【０００８】
しかし、このＬＡＯ駆動法による技術において、特定の画像を表示した場合に、画質劣化するという問題が生ずる。なお、以下の説明で、[dec]は１０進数、[hex]は１６進数を表している。
【０００９】
その一例として、図２９(a)，(b)に示すような過強調による画像劣化例を示す。図２９(a)に示すような、背景階調レベル１２７[dec]の表示Ｐに階調レベル２５５[dec]の表示Ｑがあり、この階調レベル２５５[dec]の表示Ｑが図２９(b)のように移動した場合、移動後の移動前の位置におけるデータの階調レベルは、その階調データとしては１２７[dec]になるべきであるが、前式（１）ＬＡＯの式による応答性改善が実行されることにより、改善後のデータＬＡＯとして、ＬＡＯ＝α（１２７−２５５）＋１２７となる。ここで、ＬＡＯは強調係数αの値に依存するが、他の画像でα＝０．５が最適値であり、ここでもその値を固定値として利用することとする。その場合、ＬＡＯ＝０．５×（１２７−２５５）＋１２７＝６３[dec]となる。よって、図２８(b)の表示Ｑの移動後における移動前の位置の階調レベルは先の計算により６３[dec]となり、背景階調レベル１２７[dec]に対し、大きく黒く歪んでしまうという問題を生じる。このように、α値の設定は、表示画像、並びに表示パネルにも依存し、α値固定であると上記のような動画像に対し、弊害が出てしまう。
【００１０】
一方、特許文献２においても、ＬＡＯ駆動法を用いる例が記載されており、画像データの階調ごとに、前記α値に相当する強調変換パラメータ（ＯＳパラメータ）をＲＯＭに記憶して、画像データのレベルに応じてＲＯＭに格納されているパラメータを読み出して使用することが記載されている。
【００１１】
しかしながら、特許文献２に記載の例では、ＲＯＭの使用によって回路規模が大きくなる一方、個々の液晶パネル毎に、応答特性を計測し、ＲＯＭへのパラメータを決める作業が必要であり、大きな手間がかかる。また、どのパネルにも適応可能とするように汎用性を持たせるとすると、前記ＲＯＭサイズが大きくなり、回路規模が増大する欠点がある。
【特許文献１】特開平７−２０８２８号公報
【特許文献２】特開２００５−１７３５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、本発明は、上記の問題に鑑み、表示画像に対して強調係数（α）の値を自動調整し、上記のような過強調による画質劣化を小規模回路で抑制することができ、かつ各パネル、各画像に適応した最適な強調係数を設定することを可能とし、汎用性のある画像表示調整装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明の一態様によれば、入力信号を１フレーム保持するメモリ手段と、そのメモリ手段に保持された1フレーム前の入力信号と現入力信号との差分信号を得る差分手段と、前記差分手段からの差分信号に強調係数を乗算する乗算手段と、前記乗算手段の出力信号を現入力信号に加算する加算手段と、前記入力信号又は前記差分信号を入力し、その信号に対して所定のデコードを行い、そのデコード値を用いて前記入力信号又は前記差分信号に適応した前記強調係数を出力する強調係数制御手段とを具備したことを特徴とする画像表示調整装置が提供される。ここで、デコードとは、ある信号を入力し、その信号の変化に対して別の変化特性を持った信号に変換する機能を言い、出力される変換信号をデコード値としている。
【発明の効果】
【００１４】
本発明によれば、表示画像に対し、強調係数の値を自動調整し、過強調による画質劣化を小規模回路で抑制することができ、かつ各パネル、各画像に適応した最適な強調係数を設定することを可能とし、汎用性のある画像表示調整装置を実現できる。
【発明を実施するための最良の形態】
【００１５】
発明の実施の形態について図面を参照して説明する。  
［第１の実施形態］
図１は本発明の第１の実施形態による画像表示調整装置のブロック図を示している。図１乃至図５を用いて説明する。
【００１６】
図１において、画像表示調整装置１００は、映像信号の入力端子１０１と、１フレーム分の映像信号を蓄えることが可能なフレームメモリ１０２と、現フレームの入力映像信号ｆ1と前記フレームメモリ１０２からの１フレーム前の映像信号ｆ0との差分をとり、フレーム間の階調差（ｆ1−ｆ0）を検出する差分手段である差分器１０３と、自動的に最適なα値を得るために、入力映像信号に対して所定のデコードを行うαデコード値生成回路１０４と、このαデコード値生成回路１０４からのデコード値を用いて最適なα値を選択するα値選択回路１０５と、前記差分器１０３からのフレーム間の階調差（ｆ1−ｆ0）と前記α値選択回路１０５で選択される最適な強調係数αを乗算し、応答速度改善のための補正データ｛α（ｆ1−ｆ0）｝を生成する乗算手段である乗算器１０６と、現在の入力映像信号ｆ1と応答速度改善のための補正データ｛α（ｆ1−ｆ0）｝とを加算し、改善データ｛α（ｆ1−ｆ0）＋ｆ1｝を出力する加算手段である加算器１０７と、を備えている。これにより、出力端子１０８より、現在の入力映像信号ｆ1と応答速度改善用の補正データ｛α（ｆ1−ｆ0）｝が加わったデータが出力映像信号として出力され、前記ＬＡＯの式（１）を実現する回路構成としている。出力端子１０８からの改善された出力映像信号は、後段の極性反転回路（図示せず）を経て液晶パネルに供給される。なお、αデコード値生成回路１０４及びα値選択回路１０５は、強調係数制御手段を構成している。
【００１７】
図１の本第１の実施形態では、予め決めた強調係数αをＲＯＭ等から読み出して乗算器１０６に与えるものではなく、入力映像信号に基づいてαデコード値生成回路１０４及びα値選択回路１０５で入力映像信号レベルに応じて自動的に生成して乗算器１０６に供給するものであり、適切なα値を小回路規模で供給できる。
【００１８】
次に、前記におけるαデコード値生成回路１０４、α値選択回路１０５について図２乃至図４を参照して説明する。  
まず、本実施形態では入力映像信号を８ｂｉｔ（０〜２５５[dec]）で取り扱うことを前提とした場合を想定しているものである。ここで、αデコード値生成回路１０４は、図２に示す構成とし、差分器２０１により、入力映像信号から１２７[dec]（１２８[dec]でも構わない）を減算し、その差分データを絶対値回路（以下、ＡＢＳ回路）２０２により、絶対値化する。これは、α値過強調による画質劣化は主に中間調部分で生じ、中間調（１２７dec）付近ではα値を小さく設定する必要があり、中間調から離れた階調ほどα値を大きく設定する。よって、絶対値化されたデータは、１２７(中間調)を中心として０〜１２８[dec]で表すことができ、図３に示すような特性を実現できることとする。図３では、横軸を（入力映像信号）−１２７とし、縦軸をα値とする特性としている。
【００１９】
次に、α値選択回路１０５について図４を用いて、具体的に説明する。  
α値選択回路１０５は、前記αデコード値生成回路１０４で生成されたαデコード値（０〜１２８[dec]）を受け、所望のα値を選択する。本構成では、図４に示すように、α値選択回路１０５は、テーブルを有し、αデコード値の変化に対してα値０．０００００〜１．０００００［倍］を０．００７８１刻みで変化する構成としている。このように、本実施形態では、入力映像信号に応じて図３に示す特性のように、中間調付近ではα値を小さく設定することを可能とし、α値は中間調からの離間度合いに応じてリニアに変化するＶ字特性となっている。
【００２０】
前述より、本実施形態では、αデコード値生成回路１０４は、入力映像信号の中間調レベルにおいてα値を基準となる最小値に設定し、入力映像信号が中間調レベルに対して生じる差分値の大小に応じてα値を増減させるデコード機能を有し、そのデコード値に基づいてα値選択回路１０５でα値を決定することができる。
【００２１】
なお、本実施形態では、α値をリニアに生成することを前提にしているが、前記したように、α値は個々のパネル特性に依存するものであり、パネル特性に適合したノンリニア特性でも良い。
【００２２】
以上により、入力映像信号に最適なαを生成し、式（１）に示す改善データＬＡＯを実現する。
【００２３】
次に、本実施形態の効果について、前記した図２９での問題の表示画像について、図５を用いて説明する。図５は図２９と同様、背景階調レベル１２７[dec]の表示Ｐに階調レベル２５５[dec]の表示Ｑがあり、階調レベル２５５[dec]の表示Ｑが移動することとする。ここで、前述で問題となっていた移動前の位置におけるデータは前記ＬＡＯの式（１）から、
ＬＡＯ＝α（１２７−２５５）＋１２７      …  式（２）
尚、本実施形態で得られるα値は、αデコード値生成回路１０４より、入力映像信号（１２７[dec]）−１２７[dec]＝０[dec]となる。よってα値は、図４からα値=０．０００００［倍］が得られる。よって、式（２）は、ＬＡＯ＝０．０００００×（１２７−２５５）＋１２７＝１２７[dec]となり、移動前の位置におけるデータ１２７[dec]の値となり、過強調による画質劣化を抑制できることとなる。入力映像信号から最適なα値を自動選択でき、且つ小回路規模で過強調を抑制し、高画質化を実現することができる。
【００２４】
［第２の実施形態］
次に、本発明の第２の実施形態による画像表示調整装置１００Ａについて、図６から図８を用いて説明する。  
図６は本発明の第２の実施形態における画像表示調整装置の構成図であり、前述の第１の実施形態と大きく異なる点は、設定レジスタ６０１が設けられており、αデコード値生成回路６０２とα値選択回路６０３については、この設定レジスタ６０１により外部（例えばマイクロコンピュータ）より制御可能としている点である。設定レジスタ６０１は、αデコード値生成回路６０２を制御するビットシフトレジスタ６０４と、α値選択回路６０３のαテーブル値を制御するαテーブル値選択レジスタ６０５と、入力信号の中間調レベルにおいてα値を０〜上限値（例えば１）の間の所定値に調整する（即ちオフセットを付ける）オフセット調整レジスタ６０６と、α値の上限値を制御するリミッタ制御レジスタ６０７とを備えている。なお、前記設定レジスタ６０１、αデコード値生成回路６０２及びα値選択回路６０３以外の構成要素については、第１の実施形態と同様の構成で且つ同様の動作をすることとする。なお、αデコード値生成回路６０２、α値選択回路６０３及び設定レジスタ６０１は、強調係数制御手段を構成している。
【００２５】
そこで、設定レジスタ６０１、αデコード値生成回路６０２、α値選択回路６０３を中心に図７乃至図１２を用いて、本第２の実施形態の動作説明を行う。
【００２６】
まず、図７に本実施形態におけるαデコード値生成回路６０２を示す。第１の実施形態での図２の構成に対し、ＡＢＳ回路２０２の後にビットシフト回路７０１を設け、設定レジスタ６０１内のビットシフトレジスタ６０４から出力される値を受け、ＡＢＳ回路２０２の絶対値化後のデータを、ビットシフトする構成としている。
【００２７】
ビットシフト回路７０１は、ビットシフトレジスタ６０４の値＝０の時、ビットシフトしない、ビットシフトレジスタ６０４の値＝１の時、１ビット（bit）シフト、ビットシフトレジスタ６０４の値＝２の時、２ビットシフト、ビットシフトレジスタ６０４の値＝３の時、３ビットシフトする構成とする。これらビットシフト制御により、前記第１の実施形態のαデコード値（０〜１２８[dec]＝０〜８０[hex]）は、１ビットシフトでは、αデコード値（０〜６４[dec]＝０〜４０[hex]）、２ビットシフトでは、αデコード値（０〜３２[dec]＝０〜２０[hex]）、３ビットシフトでは、αデコード値（０〜１６[dec]＝０〜１０[hex]）となり、αデコード値を可変できるので、入力映像信号におけるα値の割り振り方を容易に可変でき、α値の汎用度を小回路規模で高めることができる。
【００２８】
このように、前記設定レジスタ６０１内にビットシフトレジスタ６０４を設け、αデコード値生成回路６０２内のビットシフト回路７０１を設けることで、αデコード値をビットシフトさせることを可能とし、α値の汎用性をより高めることができる。つまり、ビットシフトレジスタ６０４は、右に１ビットずつシフトするごとにαデコード値を１/２の倍数倍にでき、左に１ビットずつシフトするごとにαデコード値を２の倍数倍にすることができるので、図８（ａ）に示すように液晶パネルの種類や、個々の液晶パネルの特性差（特性ばらつき）に応じてα値の変化の度合い（割合）を変えて、各パネルの特性に合ったα値設定を行い易くできる。
【００２９】
次に、図９のα値選択回路６０３について説明する。図１０は図９における一方のテーブル値８０１を示す図、図１１は図９におけるもう一方のテーブル値を示す図である。  
α値選択回路６０３は、異なる複数（図では２つ）のα値のテーブル８０１，８０２を有し、設定レジスタ６０１内のαテーブル値選択レジスタ６０５の値を受け、αテーブル値選択レジスタ６０５の値＝０の場合、図１０に示すテーブル８０１の値を有効とし、αテーブル値選択レジスタ６０５の値＝１の場合、図１１に示すテーブル８０２の値を有効とする。ここでも、設定レジスタ６０１内にαテーブル値選択レジスタ６０５を設けることにより、図１２に示すように異なる２つのαテーブル値を選択できるので、更にαの汎用度を高めることができる。図１２はαデコード値の範囲は一定で、α値の上限を変化させた場合の特性となっている。
【００３０】
このように、αテーブル値選択レジスタ６０５についても、入力されるαデコード値に応じてα値を選択する際に、αデコード値に対してあらかじめ複数のα選択用テーブルを備えたα値選択回路６０３に対して使用すべきα選択用テーブルを指定することが可能であり、α値の各種パネルに対する汎用性を高めることができる。
【００３１】
更に、図８（ｂ）に示すようにオフセット調整レジスタ６０６及びリミッタ制御レジスタ６０７にて中間調レベルにおけるα値のオフセットを調整したり、α値の上限値を制御することができる。
【００３２】
上記設定レジスタ６０１を構成するビットシフトレジスタ６０４、αテーブル値選択レジスタ６０５、オフセット調整レジスタ６０６及びリミッタ制御レジスタ６０７は、ハードウェア的にはフリップフロップ（ＦＦ）回路からなるラッチ回路で構成され、外部のマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
【００３３】
なお、本第２の実施形態では、前記異なるαテーブル値を２つ利用した構成を示しているが、このテーブル値を複数個用意する構成とすれば、汎用度は更に上がる。
【００３４】
前述より、設定レジスタ６０１、αデコード値生成回路６０２、α値選択回路６０３以外の構成要素は、第１の実施形態と同様の動作をすることから、本実施形態では、上記設定レジスタ６０１、αデコード値生成回路６０２、α値選択回路６０３を設けることにより、入力映像信号から最適なα値を自動選択でき、且つ小回路規模でα設定値の汎用度を上げ、第１の実施形態と同様に過強調を抑制し、高画質化を実現することができる。
【００３５】
［第３の実施形態］
次に、本発明の第３の実施形態による画像表示調整装置１００Ｂについて、図１３乃至図１５を用いて説明する。第１の実施形態と同一部分には同一符号を付して説明する。  
図１３は本発明の第３の実施形態による画像表示調整装置の構成図である。画像表示調整装置１００Ｂは、映像信号の入力端子１０１と、１フレーム分の映像信号を蓄えることが可能な第１の実施形態と同様なフレームメモリ１０２と、現フレームの入力映像信号ｆ1と前記フレームメモリ１０２からの１フレーム前の映像信号ｆ0との差分をとり、フレーム間の階調差（ｆ1−ｆ0）を検出する差分手段である第１の実施形態と同様な差分器１０３と、自動的に最適なα値を得るために、入力映像信号ｆ1と１フレーム前の映像信号ｆ0の差分信号９０１に対して所定のデコードを行うαデコード値生成回路９０２と、このαデコード値生成回路９０２からのデコード値を用いて最適なα値を選択するα値選択回路１０５と、前記差分器１０３からのフレーム間の階調差（ｆ1−ｆ0）と前記α値選択回路１０５で選択される最適な強調係数αを乗算し、応答速度改善のための補正データ｛α（ｆ1−ｆ0）｝を生成する乗算手段である乗算器１０６と、現在の入力映像信号ｆ1と応答速度改善のための補正データ｛α（ｆ1−ｆ0）｝とを加算し、改善データ｛α（ｆ1−ｆ0）＋ｆ1｝を出力する加算手段である加算器１０７と、を備えている。これにより、出力端子１０８より、現在の入力映像信号ｆ1と応答速度改善用の補正データ｛α（ｆ1−ｆ0）｝が加わったデータが出力映像信号として出力され、前記ＬＡＯの式（１）を実現する回路構成としている。出力端子１０８からの改善された出力映像信号は、後段の極性反転回路（図示せず）を経て液晶パネル（図示せず）に供給される。なお、αデコード値生成回路９０２及びα値選択回路１０５は、強調係数制御手段を構成している。
【００３６】
ここで、本第３の実施形態の特徴として、第１の実施形態と大きく異なる点は、αデコード値生成回路９０２である。第１の実施形態におけるαデコード値生成回路１０４は入力映像信号からαデコード値を生成していたが、本実施形態では、入力映像信号ｆ1と１フレーム前映像信号ｆ0の差分結果を示す差分信号９０１からαデコード値を生成する構成としている。ここで、第１の実施形態及び第２の実施形態と同様に本実施形態のα値においても、前記フレーム差分信号９０１が中間レベル付近であれば、α値を低く設定する必要がある。よって、α値とフレーム差分信号９０１の関係も、第１の実施形態の図３の横軸をフレーム差分信号９０１と置き換えた場合と同じの特性にしたい。
【００３７】
そこで、図１４に本実施形態におけるαデコード値生成回路９０２の具体的な構成を示す。  
図１４において、フレーム差分信号９０１は、−２５５〜２５５[dec]の範囲をとる。そこで、第１のＡＢＳ回路１００１で絶対値化を行い、０〜２５５[dec]をとる形とする。その後、差分器１００２によって１２７[dec]を引き、第２のＡＢＳ回路１００３で絶対値化することにより、前記第１の実施形態のように、１２７[dec]を中心として０〜１２８[dec]に遷移するαデコード値が生成できる。前述したように、本第３の実施形態の特徴として、第１の実施形態と異なる点は、前記αデコード値生成回路９０２のαデコード値の生成方法を、フレーム差分信号９０１に基づいて生成することとし、他の動作は第１の実施形態と同様であるため、本第３の実施形態においては、フレーム差分信号９０１から最適なα値を自動選択でき、且つ小回路規模で過強調を抑制し、高画質化を実現することができる。
【００３８】
ここで、本実施形態のα値においても、前記フレーム差分信号９０１が中間レベル付近であれば、α値を低く設定する必要があり、中間レベルから離れたレベルほどα値を大きく設定する。このときの第３の実施形態におけるα値の選択特性を図１５に示している。よって、絶対値化されたデータは、１２７(中間レベル)を中心として０〜１２８[dec]で表すことができ、図１５では、横軸を│フレーム差分信号│−１２７とし、縦軸をα値とする特性となっている。
【００３９】
このように、本実施形態では、入力映像信号に応じて図１５に示す特性のように、中間レベル付近ではα値を小さく設定することを可能とし、α値は中間レベルからの離間度合いに応じてリニアに変化する特性となっている。
【００４０】
前述より、本実施形態では、αデコード値生成回路９０２は、差分信号の中間レベルにおいてα値を基準となる最小値に設定し、差分信号が中間レベルに対して生じる差分値の大小に応じてα値を増減させるデコード機能を有し、そのデコード値に基づいてα値選択回路１０５でα値を決定することができる。
【００４１】
なお、本実施形態では、α値をリニアに生成することを前提にしているが、前記したように、α値は個々のパネル特性に依存するものであり、パネル特性に適合したノンリニア特性でも良い。
【００４２】
［第４の実施形態］
次に、本発明の第４の実施形態による画像表示調整装置１００Ｃについて、図１６乃至図１９を用いて説明する。  
図１６は本発明の第４の実施形態による画像表示調整装置の構成図である。前述した第２の実施形態と同一部分には同一符号を付して説明する。第２の実施形態と同様に、ビットシフトレジスタ６０４とαテーブル値選択レジスタ６０５を備えた設定レジスタ６０１を使用する例を示している。
【００４３】
図１６において、第２の実施形態と大きく異なる点は、第３の実施形態で示した入力映像信号ｆ1と１フレーム前の映像信号ｆ0の差分信号９０１からαデコード値を生成する構成としている点である。よって、αデコード値生成回路１１０１の構成が第２の実施形態と異なり、他の動作については第２の実施形態と同様である。即ち、前述した図１３における第３の実施形態のαデコード値生成回路９０２及びα値選択回路１０５に対し、第２の実施形態と同様な動作をする設定レジスタ６０１を追加した構成としている。設定レジスタ６０１は、αデコード値生成回路６０２を制御するビットシフトレジスタ６０４と、α値選択回路６０３のαテーブル値を制御するαテーブル値選択レジスタ６０５と、入力信号の中間調レベルにおいてα値を０〜上限値（例えば１）の間の所定値に調整する（即ちオフセットを付ける）オフセット調整レジスタ６０６と、α値の上限値を制御するリミッタ制御レジスタ６０７とを備えている。なお、αデコード値生成回路１１０１、α値選択回路６０３及び設定レジスタ６０１は、強調係数制御手段を構成している。
【００４４】
なお、本実施形態の設定レジスタ６０１を構成するビットシフトレジスタ６０４及びαテーブル値選択レジスタ６０５についても、第２の実施形態の場合と同様に、ハードウェア的にはフリップフロップ（ＦＦ）回路からなるラッチ回路で構成され、外部のマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
【００４５】
そこで、図１７を用いて、αデコード値生成回路１１０１の詳細を説明する。  
図１７は、αデコード値生成回路１１０１の構成を示しており、前述した図１２における第３の実施形態のαデコード値生成回路９０２に対し、第２の実施形態で示したと同様な動作をする設定レジスタ６０１、ビットシフト回路７０１を追加した構成としている。よって図１７のαデコード値生成回路１１０１もビットシフトレジスタ６０４の値＝０の時、ビットシフトしない、ビットシフトレジスタ６０４の値＝１の時、１ビットシフト、ビットシフトレジスタ６０４の値＝２の時、２ビットシフト、ビットシフトレジスタ６０４の値＝３の時、３ビットシフトする構成とする。これらビットシフト制御により、前記第２の実施形態同様、αデコード値は、ビットシフトしない時（０〜１２８[dec]＝０〜８０[hex]）、１ビットシフトした時、（０〜６４[dec]＝０〜４０[hex]）、２ビットシフトした時、（０〜３２[dec]＝０〜２０[hex]）、３ビットシフトした時、（０〜１６[dec]＝０〜１０[hex]）と第２の実施形態同様動作をすることとする。これにより、フレーム差分信号９０１におけるα値の割り振り方を可変でき、α値の汎用度を小回路規模で高めることができる。
【００４６】
図１８（ａ）はαデコード値をビットシフトしたときのα値の変化特性を示している。横軸を│フレーム差分信号│−１２７として、縦軸にα値を示している。ビットシフトレジスタ６０４の設定値を大きくすることによって、ビットシフト値を大きくするほど、αデコード値の範囲が狭くなるので、αデコード値に対するα値の変化の割合を大きく即ち粗くすることができ、またビットシフト値を小さくするほど、αデコード値の範囲が広くなるので、αデコード値に対するα値の変化の割合を小さくして微細なα値調整を可能とすることができる。αテーブル値選択レジスタ６０５についても、入力されるαデコード値に応じてα値を選択する際に、αデコード値に対して複数のα選択用テーブルを備えたα値選択回路６０３に対して使用すべきα選択用テーブルを指定することを可能としている。
【００４７】
図１９はαテーブル値選択レジスタ６０５の設定値を変化したときの、αデコード値に対するα値の変化特性を示している。αデコード値の範囲は一定で、α値の上限を変化させた場合の特性となっている。
【００４８】
更に、図１８（ｂ）に示すようにオフセット調整レジスタ６０６及びリミッタ制御レジスタ６０７にて中間調レベルにおけるα値のオフセットを調整したり、α値の上限値を制御することができる。
【００４９】
ここで、本実施形態の特徴として、前述したように、第２の実施形態と異なる点は、αデコード値生成回路１１０１をフレーム差分信号９０１で生成することを特徴としており、他の動作は第２の実施形態同様であるため、本実施形態においても、フレーム差分信号９０１から最適なα値を自動選択でき、且つ小回路規模でα設定値の汎用度を上げ、第１の実施形態同様に過強調を抑制し、高画質化を実現することができる。
【００５０】
［第５の実施形態］
次に、本発明の第５の実施形態による画像表示調整装置１００Ｄについて、図２０乃至図２３を用いて説明する。  
図２０は本発明の第５の実施形態における構成図であり、前述した第２の実施形態と異なる点は、第２の実施形態におけるαデコード値生成回路６０２とα値選択回路６０３を、入力範囲に応じたα値設定回路１２０２とし、設定レジスタ１２０３においても、入力範囲設定１レジスタ１２０４、入力範囲設定２レジスタ１２０５、入力範囲設定３レジスタ１２０６、入力範囲設定４レジスタ１２０７、α設定１レジスタ１２０８、α設定２レジスタ１２０９、α設定３レジスタ１２１０、α設定４レジスタ１２１１を有することとする。なお、入力範囲に応じたα値設定回路１２０２及び設定レジスタ１２０３は、強調係数制御手段を構成している。
【００５１】
以下、本第５の実施形態の動作について説明する。  
まず、入力映像信号１０１を前記入力範囲設定１レジスタ１２０４〜入力範囲設定４レジスタ１２０７で、図２１に示すように、その入力範囲を設定できることとする。ここでは一例として、入力範囲設定１レジスタ１２０４＝６３[dec]、入力範囲設定２レジスタ１２０５＝１２７[dec]、入力範囲設定３レジスタ１２０６＝１９１[dec]、入力範囲設定４レジスタ１２０７＝２５５[dec]と設定した場合を示しており、図２１のような入力範囲を得ることとしている。そこで、α設定１レジスタ１２０８〜α設定４レジスタ１２１１は、図２２に示すように前記で設定された各入力範囲のα値を設定するできることとする。ここでは、入力範囲０〜６３[dec]では、α設定１レジスタ１２０８は０．５［倍］を設定し、入力範囲６４〜１２８[dec]では、α設定２レジスタ１２０９は０．１［倍］を設定し、入力範囲１２９〜１９１[dec]では、α設定３レジスタ１２１０は０．１［倍］を設定し、入力範囲１９２〜２５５[dec]では、α設定４レジスタ１２１１は０．５［倍］を設定していることを示している。以上のように各入力範囲毎にα値の設定を入力範囲に応じたα値設定回路１２０２で行うこととする。
【００５２】
ここで、前述の第２の実施形態では、入力映像信号１０１で自動的にα値をテーブル設定してある値を利用するだけであったが、本第５の実施形態では、入力範囲を前記入力範囲設定１レジスタ１２０４〜入力範囲設定４レジスタ１２０７で、外部の制御手段から設定することができ、その入力範囲毎にα値も、α設定１レジスタ１２０８〜α設定４レジスタ１２１１で、外部の制御手段から設定できる構成としている。これにより、前述の第２の実施形態よりもα値、入力範囲の汎用性が上がり、液晶パネルの種類や、個々の液晶パネルの特性差（特性ばらつき）に応じてα値の変化の割合を変えて、各パネルの特性に合ったα値設定をより行い易くできる。第１乃至第４の実施形態では、αデコード値に対して線形（リニア）なα特性であったが、第５の実施形態では、図２３に示すように入力映像信号レベルの範囲に対して非線形なα特性で対応可能としている。
【００５３】
上記設定レジスタ１２０３を構成する入力範囲設定１レジスタ１２０４〜入力範囲設定４レジスタ１２０７、及びα設定１レジスタ１２０８〜α設定４レジスタ１２１１についても、第２，第２の実施形態の場合と同様に、ハードウェア的にはフリップフロップ（ＦＦ）回路からなるラッチ回路で構成され、外部の制御手段であるマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
【００５４】
なお、本第５の実施形態は一例として、入力範囲を４通りとしたものであり、この設定数を増やせば、より精度の高くなるシステムとなる。
【００５５】
本第５の実施形態によれば、入力映像信号１０１から入力範囲設定１レジスタ１２０４〜入力範囲設定４レジスタ１２０７で、入力範囲を設定し、それに応じ、αの設定値もα設定１レジスタ１２０８〜α設定４レジスタ１２１１で設定できる構成としているので、前述の第２の実施形態と同様に過強調を抑制し、高画質化を実現することができる。また、更にα設定値の汎用度を上げることができる構成としている。
【００５６】
［第６の実施形態］
次に、本発明の第６の実施形態による画像表示調整装置１００Ｅについて、図２４乃至図２７を用いて説明する。  
図２４は本発明の第６の実施形態における構成図であり、前述した第４の実施形態と異なる点は、第４の実施形態におけるαデコード値生成回路１１０１とα値選択回路６０３を、差分範囲に応じたα値設定回路１３０２とし、設定レジスタ１３０３においても、差分範囲設定１レジスタ１３０４、差分範囲設定２レジスタ１３０５、差分範囲設定３レジスタ１３０６、差分範囲設定４レジスタ１３０７、α設定１レジスタ１３０８、α設定２レジスタ１３０９、α設定３レジスタ１３１０、α設定４レジスタ１３１１を有することとする。なお、差分範囲に応じたα値設定回路１３０２及び設定レジスタ１３０３は、強調係数制御手段を構成している。
【００５７】
以下、本第６の実施形態の動作について説明する。  
まず、フレーム差分信号９０１をＡＢＳ回路１３０１で絶対値化し、前記差分範囲設定１レジスタ１３０４〜差分範囲設定４レジスタ１３０７で、図２５に示すように、その差分範囲を設定できることとする。ここでは一例として、差分範囲設定１レジスタ１３０４＝６３[dec]、差分範囲設定２レジスタ１３０５＝１２７[dec]、差分範囲設定３レジスタ１３０６＝１９１[dec]、差分範囲設定４レジスタ１３０７＝２５５[dec]と設定した場合を示しており、図２５のような差分範囲を得ることとしている。そこで、α設定１レジスタ１３０８〜α設定４レジスタ１３１１は、図２６に示すように前記で設定された各差分範囲のα値を設定するできることとする。ここでは、差分範囲０〜６３[dec]では、α設定１レジスタ１３０８は０．５［倍］を設定し、差分範囲６４〜１２８[dec]では、α設定２レジスタ１３０９は０．１［倍］を設定し、差分範囲１２９〜１９１[dec]では、α設定３レジスタ１３１０は０．１［倍］を設定し、差分範囲１９２〜２５５[dec]では、α設定４レジスタ１３１１は０．５［倍］を設定していることを示している。以上のように各差分範囲毎にα値の設定を差分範囲に応じたα値設定回路１３０２で行うこととする。
【００５８】
ここで、前述の第４の実施形態では、フレーム差分信号９０１で自動的にα値をテーブル設定してある値を利用するだけであったが、本第６の実施形態では、差分範囲を前記差分範囲設定１レジスタ１３０４〜差分範囲設定４レジスタ１３０７で、外部の制御手段から設定することができ、その差分範囲毎にα値も、α設定１レジスタ１３０８〜α設定４レジスタ１３１１で、外部の制御手段から設定できる構成としている。これにより、前述の第４の実施形態よりもα値、差分範囲の汎用性が上がり、液晶パネルの種類や、個々の液晶パネルの特性差（特性ばらつき）に応じてα値の変化の割合を変えて、各パネルの特性に合ったα値設定をより行い易くできる。第１乃至第４の実施形態では、αデコード値に対して線形（リニア）なα特性であったが、第６の実施形態では、図２７に示すようにフレーム差分値の範囲に対して非線形なα特性で対応可能としている。
【００５９】
上記設定レジスタ１３０３を構成する差分範囲設定１レジスタ１３０４〜差分範囲設定４レジスタ１３０７、及びα設定１レジスタ１３０８〜α設定４レジスタ１３１１についても、第２，第４，第５の実施形態の場合と同様に、ハードウェア的にはフリップフロップ（ＦＦ）回路からなるラッチ回路で構成され、外部の制御手段であるマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
【００６０】
なお、本第６の実施形態は一例として、差分範囲を４通りとしたものであり、この設定数を増やせば、より精度の高くなるシステムとなる。
【００６１】
本第６の実施形態によれば、フレーム差分信号９０１から差分範囲設定１レジスタ１３０４〜差分範囲設定４レジスタ１３０７で、差分範囲を設定し、それに応じ、αの設定値もα設定１レジスタ１３０８〜α設定４レジスタ１３１１で設定できる構成としているので、前述の第４の実施形態と同様に過強調を抑制し、高画質化を実現することができる。また、更にα設定値の汎用度を上げることができる構成としている。
【００６２】
以上述べた本発明によれば、大、中、小型の液晶ディスプレイを含む応答特性が遅い表示デバイスにおいて、従来の応答特性改善法の１つであるオーバードライブにおける強調係数を入力映像信号、又は、現在の入力映像信号と１フレーム前の信号との差分値によって、前記強調係数を小規模回路で最適な強調係数を作成することを制御可能とし、あらゆる絵柄、又は、あらゆる液晶パネルの種類において、前記強調係数の過強調による画質劣化を抑制することが可能である。よって、本発明では応答特性を改善し、より高画質な画像表示が小回路規模で実現可能である。
【００６３】
また、本発明は、液晶パネルに限らず、応答特性を持つ、様々な画像表示調整装置において適応可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態による画像表示調整装置の構成図。
【図２】図１におけるαデコード値生成回路の構成図。
【図３】図２におけるαデコード値に相当する{(入力映像信号レベル)−１２７}[dec]とαの関係を示す図。
【図４】図１におけるα値選択回路の構成を示す図。
【図５】本発明の第１の実施形態による画像劣化改善例を示す説明図。
【図６】本発明の第２の実施形態による画像表示調整装置の構成図。
【図７】図６におけるαデコード値生成回路の構成図。
【図８】本発明の第２の実施形態における、設定レジスタの制御によるα値の変化特性を示す特性図。
【図９】図６におけるα値選択回路の構成を示す図。
【図１０】図９における一方のテーブル値を示す図。
【図１１】図９におけるもう一方のテーブル値を示す図。
【図１２】本発明の第２の実施形態における、複数のαテーブル値からのαテーブル値選択によるα値の変化特性を示す特性図。
【図１３】本発明の第３の実施形態による画像表示調整装置の構成図。
【図１４】図１３におけるαデコード値生成回路の構成図。
【図１５】図１４におけるαデコード値に相当する{│フレーム差分値│−１２７}[dec]とαの関係を示す図。
【図１６】本発明の第４の実施形態による画像表示調整装置の構成図。
【図１７】図１６におけるαデコード値生成回路の構成図。
【図１８】本発明の第４の実施形態における、設定レジスタの制御によるα値の変化特性を示す特性図。
【図１９】本発明の第４の実施形態における、複数のαテーブル値からのαテーブル値選択によるα値の変化特性を示す特性図。
【図２０】本発明の第５の実施形態による画像表示調整装置の構成図。
【図２１】図２０における各入力範囲設定レジスタの説明図。
【図２２】図２０における各α設定レジスタの説明図。
【図２３】本発明の第５の実施形態における、αデコード値に相当する入力映像信号レベル[dec]の範囲に対するαの変化特性を示す特性図。
【図２４】本発明の第６の実施形態による画像表示調整装置の構成図。
【図２５】図２４における各差分範囲設定レジスタの説明図。
【図２６】図２４における各α設定レジスタの説明図。
【図２７】本発明の第６の実施形態における、αデコード値に相当するフレーム差分値[dec]の範囲に対するαの変化特性を示す特性図。
【図２８】従来技術の説明図
【図２９】従来技術における過強調による画像劣化例を示す説明図。
【符号の説明】
【００６５】
１００…画像表示調整装置
１０１…入力端子
１０２…フレームメモリ（メモリ手段）
１０３…差分器（差分手段）
１０４…αデコード値生成回路
１０５…α値選択回路
１０６…乗算器（乗算手段）
１０７…加算器（加算手段）
１０８…出力端子
【図１】
2007127972.tif 000003
【図２】
2007127972.tif 000004
【図３】
2007127972.tif 000005
【図４】
2007127972.tif 000006
【図５】
2007127972.tif 000007
【図６】
2007127972.tif 000008
【図７】
2007127972.tif 000009
【図８】
2007127972.tif 000010
【図９】
2007127972.tif 000011
【図１０】
2007127972.tif 000012
【図１１】
2007127972.tif 000013
【図１２】
2007127972.tif 000014
【図１３】
2007127972.tif 000015
【図１４】
2007127972.tif 000016
【図１５】
2007127972.tif 000017
【図１６】
2007127972.tif 000018
【図１７】
2007127972.tif 000019
【図１８】
2007127972.tif 000020
【図１９】
2007127972.tif 000021
【図２０】
2007127972.tif 000022
【図２１】
2007127972.tif 000023
【図２２】
2007127972.tif 000024
【図２３】
2007127972.tif 000025
【図２４】
2007127972.tif 000026
【図２５】
2007127972.tif 000027
【図２６】
2007127972.tif 000028
【図２７】
2007127972.tif 000029
【図２８】
2007127972.tif 000030
【図２９】
2007127972.tif 000031