(57)【要約】【課題】  歪性能がよく、かつ低消費電力のチューナ回路およびデジタル放送受信機を提供する。【解決手段】  このチューナ回路１において、自動利得制御回路１９は、ＩＦ増幅器１８の出力信号のレベルに応じてＲＦ−ＡＧＣ増幅器１３の利得を自動的に制御するためのＲＦ−ＡＧＣ電圧を生成する。エミッタフォロア回路２０は電流増幅用のトランジスタを含み、ＲＦ−ＡＧＣ電圧に応じてトランジスタの駆動電流を変化させる構成にする。これにより、妨害信号のレベルが高いときはトランジスタの駆動電流が増大するため、エミッタフォロア回路２０の歪性能が向上する。一方、妨害信号のレベルが低い通常の状態では、トランジスタの駆動電流が小さいままであるため消費電力が少なくてすむ。【選択図】        図１
2007074230.tif 000002
【特許請求の範囲】
【請求項１】
デジタル放送のテレビ信号を受信するチューナ回路において、
可変利得を有し、受信したテレビ信号を高周波増幅して出力する高周波増幅器、
希望するチャンネルの周波数に対応した発振周波数の局部発振信号を生成する発振器、
前記高周波増幅器の出力信号を前記局部発振信号と混合させて、中間周波数の信号に周波数変換して出力する混合回路、
電流増幅用のトランジスタを含み、高い入力インピーダンスと低い出力インピーダンスを有し、前記混合回路の出力信号を電流増幅するエミッタフォロア回路、
前記混合回路の出力信号のレベルに応じて、前記高周波増幅器の出力信号が常に一定レベルになるように前記高周波増幅器の利得を自動的に制御するための制御電圧を出力する利得制御回路、および
前記混合回路の出力信号を前記エミッタフォロア回路を介して受け、デジタル復調してトランスポートストリーム信号を生成する復調回路を備え、
前記エミッタフォロア回路において、前記利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように前記電流増幅用のトランジスタの駆動電流を変化させることを特徴とする、チューナ回路。
【請求項２】
前記エミッタフォロア回路において、前記利得制御回路からの制御電圧に応じて、前記電流増幅用のトランジスタのバイアス電圧を変化させることによって、前記電流増幅用のトランジスタの駆動電流を変化させることを特徴とする、請求項１に記載のチューナ回路。
【請求項３】
前記エミッタフォロア回路において、前記利得制御回路からの制御電圧に応じて、前記電流増幅用のトランジスタのバイアス電流を変化させることによって、前記電流増幅用のトランジスタの駆動電流を変化させることを特徴とする、請求項１に記載のチューナ回路。
【請求項４】
さらに、前記利得制御回路と前記エミッタフォロア回路との間に設けられ、前記利得制御回路からの制御電圧を反転して出力する反転回路を備えることを特徴とする、請求項１から請求項３までのいずれかに記載のチューナ回路。
【請求項５】
さらに、前記利得制御回路と前記エミッタフォロア回路との間に設けられ、前記利得制御回路からの制御電圧と予め定められた基準電圧とを比較し、比較結果に応じた電圧を出力する比較回路を備えることを特徴とする、請求項１から請求項４までのいずれかに記載のチューナ回路。
【請求項６】
前記混合回路は、周波数変換用のトランジスタを含み、
前記混合回路において、前記利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように前記周波数変換用のトランジスタの駆動電流を変化させることを特徴とする、請求項１から請求項５までのいずれかに記載のチューナ回路。
【請求項７】
さらに、前記高周波増幅器の前段に設けられ、増幅用のトランジスタを含み、受信したテレビ信号を広い周波数帯域にわたって増幅して出力する広帯域増幅器を備え、
前記広帯域増幅器において、前記利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように前記増幅用のトランジスタの駆動電流を変化させることを特徴とする、請求項１から請求項５までのいずれかに記載のチューナ回路。
【請求項８】
請求項１から請求項７までのいずれか１項に記載のチューナ回路を備える、デジタル放送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チューナ回路およびデジタル放送受信機に関し、特に、デジタル放送のテレビ信号を受信するチューナ回路およびデジタル放送受信機に関する。
【背景技術】
【０００２】
アナログのテレビ放送が開始されてから５０年が経ち、地上波テレビ放送やケーブルテレビ放送がデジタル方式に移行しつつある。デジタル放送はアナログ放送に比べて高画質・多チャンネル・高機能などの特徴があり、デジタル放送を受信することができるテレビ受像機、ＶＴＲ（ビデオ・テープ・レコーダー）、ＳＴＢ（セット・トップ・ボックス）などのデジタル放送受信機の需要が次第に増えてきている。
【０００３】
図９は、従来のデジタル放送受信機におけるチューナ回路１０１の概略構成を示すブロック図である。図９において、このチューナ回路１０１は、広帯域増幅器１１１、ＲＦ（高周波）入力フィルタ１１２、ＲＦ−ＡＧＣ（自動利得制御）増幅器１１３、ＲＦ段間フィルタ１１４、ＰＬＬ（位相同期ループ）回路１１５、局部発振器１１６、混合回路１１７、ＩＦ（中間周波数）増幅器１１８、自動利得制御回路１１９、エミッタフォロア回路１２０、ＩＦフィルタ１２１、ＩＦ−ＡＧＣ増幅器１２２、Ａ／Ｄ（アナログ／デジタル）変換器１２３、デジタル復調回路１２４およびエラー訂正回路１２５を備える。
【０００４】
広帯域増幅器１１１は、アンテナ１０２で受信されたテレビ信号（ＲＦ信号）を受け、広い周波数帯域にわたって増幅して出力する。ＲＦ入力フィルタ１１２は、広帯域増幅器１１１の出力信号を受け、不要な成分を除去して所望の周波数帯域の信号のみを通過させる。ＲＦ−ＡＧＣ増幅器１１３は、可変利得を有し、ＲＦ入力フィルタ１１２を通過した信号（ＲＦ信号）を高周波増幅して出力する。ＲＦ段間フィルタ１１４は、ＲＦ−ＡＧＣ増幅器１１３の出力信号を受け、不要な成分を除去して所望の周波数帯域の信号のみを通過させる。
【０００５】
ＰＬＬ回路１１５および局部発振器１１６は、希望するチャンネルの周波数に対応した発振周波数の局部発振信号を生成する。混合回路１１７は、ＲＦ段間フィルタ１１４の出力信号を、局部発振器１１６からの局部発振信号と混合してＩＦ信号に周波数変換する。ＩＦ増幅器１１８は、混合回路１１７からのＩＦ信号を増幅して出力する。自動利得制御回路１１９は、ＩＦ増幅器１１８の出力信号のレベルに応じて、ＲＦ−ＡＧＣ増幅器１１３の利得を自動的に制御する。
【０００６】
エミッタフォロア回路１２０は、高い入力インピーダンスと低い出力インピーダンスを有するインピーダンス変換回路であり、ＩＦ増幅器１１８の出力信号を電流増幅する。ＩＦフィルタ１２１は、たとえばＳＡＷ（弾性表面波）フィルタであり、ＩＦ増幅器１１８の出力信号をエミッタフォロア回路１２０を介して受けて、不要な成分を除去して所望の周波数帯域の信号のみを通過させる。ＩＦ−ＡＧＣ増幅器１２２は、可変利得を有し、ＩＦフィルタ１２１を通過した信号（ＩＦ信号）を増幅して出力する。なお、エミッタフォロア回路１２０は、チューナ回路１０１内で歪信号が生じるのを抑制する役割を有し、後段のＩＦフィルタ１２１のインピーダンスが低くてもチューナ回路１０１の歪性能が劣化しないようにするために挿入されている。
【０００７】
Ａ／Ｄ変換器１２３は、ＩＦ−ＡＧＣ増幅器１２２の出力信号をアナログ／デジタル変換する。デジタル復調回路１２４は、Ａ／Ｄ変換器１２３からのデジタル信号を受け、ＱＡＭ復調やＯＦＤＭ復調などのデジタル復調を行なう。また、このデジタル復調回路１２４は、Ａ／Ｄ変換器１２３の出力信号のレベルに応じて、ＩＦ−ＡＧＣ増幅器１２２の利得を自動的に制御する。
【０００８】
エラー訂正回路１２５は、デジタル復調回路１２４によってデジタル復調された信号を受け、ノイズなどの影響により発生したエラーを訂正して、ＴＳ（トランスポートストリーム)信号を生成する。Ａ／Ｄ変換器１２３、デジタル復調回路１２４およびエラー訂正回路１２５は、１チップに集積された復調ＩＣ（集積回路）１２６を構成する。エラー訂正回路１２５から出力されたＴＳ信号は、デジタル放送受信機の内部の信号処理回路（図示せず）によって映像信号、音声信号およびデータ信号に変換されて、モニタによる視聴が可能となる。
【０００９】
図１０は、図９に示したエミッタフォロア回路１２０の構成を示す回路図である。図１０において、このエミッタフォロア回路１２０は、電流増幅用のトランジスタ（たとえばバイポーラトランジスタ）１３１、および抵抗素子１３２〜１３４を含む。トランジスタ１３１のベースＢは図９に示したＩＦ増幅器１１８の出力ノードに接続され、コレクタＣは電源電位Ｖｃｃのラインに接続され、エミッタＥは図９に示したＩＦフィルタ１２１の入力ノードに接続される。抵抗素子１３２は、トランジスタ１３１のコレクタＣとベースＢとの間に接続される。抵抗素子１３３は、トランジスタ１３１のベースＢと接地電位ＧＮＤのラインとの間に接続される。抵抗素子１３４は、トランジスタ１３１のエミッタＥと接地電位ＧＮＤのラインとの間に接続される。
【００１０】
このエミッタフォロア回路１２０において、入力側の抵抗素子１３２，１３３の抵抗値は大きく、出力側の抵抗素子１３４の抵抗値は小さい。このため、高い入力インピーダンスと低い出力インピーダンスを有するインピーダンス変換回路として動作する。また、出力側の抵抗素子１３４の抵抗値が小さいため、出力ノードに接続される負荷に比較的大きな電流を供給することができ、小さな抵抗値の負荷にも耐えることができる。
【００１１】
図９に戻って、次に、ＲＦ−ＡＧＣ増幅器１１３およびＩＦ−ＡＧＣ増幅器１２２の自動利得制御動作について説明する。図９に示すように、デジタル放送受信機においては、一般的にＲＦ信号系統に対する自動利得制御とＩＦ信号系統に対する自動利得制御とを行なうことが多い。
【００１２】
自動利得制御回路１１９は、ＩＦ増幅器１１８の出力信号のレベルを検出し、検出した信号レベルに応じて、ＲＦ−ＡＧＣ増幅器１１３の出力信号が常に一定レベルになるようにＲＦ−ＡＧＣ増幅器１１３の利得を自動的に制御するためのＲＦ−ＡＧＣ電圧を生成する。具体的には、ＩＦ増幅器１１８の出力信号のレベルが低い場合は、ＲＦ−ＡＧＣ増幅器１１３の利得を大きくすることによって雑音指数（ＮＦ）の劣化を防ぎ、ＩＦ増幅器１１８の出力信号のレベルが高い場合は、ＲＦ−ＡＧＣ増幅器１１３の利得を小さくすることによってチューナ回路１０１の歪性能の劣化を防ぐ。このように、ＲＦ信号系統に対する自動利得制御は、ＩＦ増幅器１１８の出力信号のレベルを検出して行なう場合が多い。
【００１３】
デジタル復調回路１２４は、Ａ／Ｄ変換器１２３の出力信号のレベルに応じて、ＩＦ−ＡＧＣ増幅器１２２の出力信号が常に一定レベルになるようにＩＦ−ＡＧＣ増幅器１２２の利得を自動的に制御するためのＩＦ−ＡＧＣ電圧を生成する。具体的には、Ａ／Ｄ変換器１２３の出力信号のレベルが低い場合は、ＩＦ−ＡＧＣ増幅器１２２の利得を大きくし、Ａ／Ｄ変換器１２３の出力信号のレベルが高い場合は、ＩＦ−ＡＧＣ増幅器１２２の利得を小さくすることによって、復調ＩＣ１２６による復調性能を最適化する。このように、ＩＦ信号系統に対する自動利得制御を行なう機能は、デジタル復調回路１２４に搭載されていることが多い。
【００１４】
ここで、広帯域増幅器１１１は、チューナ回路１０１の受信感度を広い周波数帯域にわたって改善するために設けられる。しかしながら、受信感度が改善される反面、アンテナ１０２の受信信号が強入力レベル（９０ｄＢｕＶ以上）である場合にエミッタフォロア回路１２０で歪信号が生じることがある。
【００１５】
図１１は、エミッタフォロア回路１２０の歪性能について説明するための図である。図１１を参照して、アンテナ１０２が妨害信号を受信しなかった場合は、エミッタフォロア回路１２０で歪信号は生じない。また、比較的よくあるケースで、受信した妨害信号のレベルがテレビ信号のレベルと同程度であっても、エミッタフォロア回路１２０で生じる歪信号は問題にならない。
【００１６】
しかしながら、たとえばテレビ信号の送信アンテナ局が遠くて妨害信号の送信アンテナ局が非常に近い場合や、ビルなどの建造物で電波が遮へいされてテレビ信号のレベルが非常に低くなる場合がある。このような特殊な条件下においては、図１１に示すように、テレビ信号のレベルよりも妨害信号のレベルが４０ｄＢ以上高い状況が発生し得る。このような場合、エミッタフォロア回路１２０で歪信号が生じ、スプリアス妨害の影響が無視できなくなる。
【００１７】
そこで、上述のような特殊な条件下においても、妨害信号の影響を受けずに希望するテレビ信号を良好に受信することができる、高性能なデジタル放送受信機の実現が求められている。
【００１８】
下記の特許文献１には、テレビチューナ装置において、隣接チャンネルの受信電界が大きいときの高周波増幅の飽和を防止し、この飽和に基づく隣接チャンネル妨害を防止する方法が開示されている。
【特許文献１】特開平６−１５３１００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上述のように、テレビ信号のレベルよりも妨害信号のレベルが４０ｄＢ以上高い場合でも、妨害信号の影響を受けずに希望するテレビ信号を良好に受信することができる、高性能なデジタル放送受信機の実現が求められている。
【００２０】
エミッタフォロア回路１２０の歪性能を改善するためには、エミッタフォロア回路１２０に含まれるトランジスタ１３１の駆動電流を大きくすればよいことはわかっている。しかしながら、近年省電力化を求める声が強くなっているなか、エミッタフォロア回路１２０の駆動電流を単純に大きくすることは消費電力の増大につながり好ましくない。また、駆動電流の増大に伴う発熱が問題となることがあった。また、モバイル用途においては電池寿命が限られているため、駆動電流を単純に大きくすることは好ましくない。
【００２１】
それゆえに、この発明の主たる目的は、歪性能がよく、かつ低消費電力のチューナ回路およびデジタル放送受信機を提供することである。
【課題を解決するための手段】
【００２２】
この発明に係わるチューナ回路は、デジタル放送のテレビ信号を受信するチューナ回路において、可変利得を有し、受信したテレビ信号を高周波増幅して出力する高周波増幅器と、希望するチャンネルの周波数に対応した発振周波数の局部発振信号を生成する発振器と、高周波増幅器の出力信号を局部発振信号と混合させて、中間周波数の信号に周波数変換して出力する混合回路と、電流増幅用のトランジスタを含み、高い入力インピーダンスと低い出力インピーダンスを有し、混合回路の出力信号を電流増幅するエミッタフォロア回路と、混合回路の出力信号のレベルに応じて、高周波増幅器の出力信号が常に一定レベルになるように高周波増幅器の利得を自動的に制御するための制御電圧を出力する利得制御回路と、混合回路の出力信号をエミッタフォロア回路を介して受け、デジタル復調してトランスポートストリーム信号を生成する復調回路とを備え、エミッタフォロア回路において、利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように電流増幅用のトランジスタの駆動電流を変化させることを特徴とする。
【００２３】
好ましくは、エミッタフォロア回路において、利得制御回路からの制御電圧に応じて、電流増幅用のトランジスタのバイアス電圧を変化させることによって、電流増幅用のトランジスタの駆動電流を変化させることを特徴とする。
【００２４】
また好ましくは、エミッタフォロア回路において、利得制御回路からの制御電圧に応じて、電流増幅用のトランジスタのバイアス電流を変化させることによって、電流増幅用のトランジスタの駆動電流を変化させることを特徴とする。
【００２５】
また好ましくは、さらに、利得制御回路とエミッタフォロア回路との間に設けられ、利得制御回路からの制御電圧を反転して出力する反転回路を備えることを特徴とする。
【００２６】
また好ましくは、さらに、利得制御回路とエミッタフォロア回路との間に設けられ、利得制御回路からの制御電圧と予め定められた基準電圧とを比較し、比較結果に応じた電圧を出力する比較回路を備えることを特徴とする。
【００２７】
また好ましくは、混合回路は、周波数変換用のトランジスタを含み、混合回路において、利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように周波数変換用のトランジスタの駆動電流を変化させることを特徴とする。
【００２８】
また好ましくは、さらに、高周波増幅器の前段に設けられ、増幅用のトランジスタを含み、受信したテレビ信号を広い周波数帯域にわたって増幅して出力する広帯域増幅器を備え、広帯域増幅器において、利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように増幅用のトランジスタの駆動電流を変化させることを特徴とする。
【００２９】
この発明に係わるデジタル放送受信機は、上記チューナ回路を備えたものである。
【発明の効果】
【００３０】
この発明に係わるチューナ回路では、可変利得を有し、受信したテレビ信号を高周波増幅して出力する高周波増幅器と、希望するチャンネルの周波数に対応した発振周波数の局部発振信号を生成する発振器と、高周波増幅器の出力信号を局部発振信号と混合させて、中間周波数の信号に周波数変換して出力する混合回路と、電流増幅用のトランジスタを含み、高い入力インピーダンスと低い出力インピーダンスを有し、混合回路の出力信号を電流増幅するエミッタフォロア回路と、混合回路の出力信号のレベルに応じて、高周波増幅器の出力信号が常に一定レベルになるように高周波増幅器の利得を自動的に制御するための制御電圧を出力する利得制御回路と、混合回路の出力信号をエミッタフォロア回路を介して受け、デジタル復調してトランスポートストリーム信号を生成する復調回路とが設けれ、エミッタフォロア回路において、利得制御回路からの制御電圧に応じて、歪レベルが小さくなるように電流増幅用のトランジスタの駆動電流を変化させることを特徴とする。したがって、歪性能がよく、かつ低消費電力のチューナ回路およびデジタル放送受信機が実現できる。
【発明を実施するための最良の形態】
【００３１】
［実施の形態１］
図１は、この発明の実施の形態１によるデジタル放送受信機におけるチューナ回路１の概略構成を示すブロック図である。図１において、このチューナ回路１は、広帯域増幅器１１、ＲＦ入力フィルタ１２、ＲＦ−ＡＧＣ増幅器１３、ＲＦ段間フィルタ１４、ＰＬＬ回路１５、局部発振器１６、混合回路１７、ＩＦ増幅器１８、自動利得制御回路１９、エミッタフォロア回路２０、ＩＦフィルタ２１、ＩＦ−ＡＧＣ増幅器２２、Ａ／Ｄ変換器２３、デジタル復調回路２４およびエラー訂正回路２５を備える。
【００３２】
広帯域増幅器１１は、アンテナ２で受信されたテレビ信号（ＲＦ信号）を受け、広い周波数帯域にわたって増幅して出力する。ＲＦ入力フィルタ１２は、広帯域増幅器１１の出力信号を受け、不要な成分を除去して所望の周波数帯域の信号のみを通過させる。ＲＦ−ＡＧＣ増幅器１３は、可変利得を有し、ＲＦ入力フィルタ１２を通過した信号（ＲＦ信号）を高周波増幅して出力する。ＲＦ段間フィルタ１４は、ＲＦ−ＡＧＣ増幅器１３の出力信号を受け、不要な成分を除去して所望の周波数帯域の信号のみを通過させる。
【００３３】
ＰＬＬ回路１５および局部発振器１６は、希望するチャンネルの周波数に対応した発振周波数の局部発振信号を生成する。混合回路１７は、ＲＦ段間フィルタ１４の出力信号を、局部発振器１６からの局部発振信号と混合してＩＦ信号に周波数変換する。ＩＦ増幅器１８は、混合回路１７からのＩＦ信号を増幅して出力する。自動利得制御回路１９は、ＩＦ増幅器１８の出力信号のレベルを検出し、検出した信号レベルに応じて、ＲＦ−ＡＧＣ増幅器１３の出力信号が常に一定レベルになるようにＲＦ−ＡＧＣ増幅器１３の利得を自動的に制御するためのＲＦ−ＡＧＣ電圧を生成する。
【００３４】
エミッタフォロア回路２０は、高い入力インピーダンスと低い出力インピーダンスを有する電流増幅用の回路である。ＩＦフィルタ２１は、たとえばＳＡＷ（弾性表面波）フィルタであり、ＩＦ増幅器１８の出力信号をエミッタフォロア回路２０を介して受けて、不要な成分を除去して所望の周波数帯域の信号のみを通過させる。ＩＦ−ＡＧＣ増幅器２２は、可変利得を有し、ＩＦフィルタ２１を通過した信号（ＩＦ信号）を増幅して出力する。なお、エミッタフォロア回路２０は、チューナ回路１内で歪信号が生じるのを抑制する役割を有し、後段のＩＦフィルタ２１のインピーダンスが低くてもチューナ回路１の歪性能が劣化しないようにするために挿入されている。
【００３５】
Ａ／Ｄ変換器２３は、ＩＦ−ＡＧＣ増幅器２２の出力信号をアナログ／デジタル変換する。デジタル復調回路２４は、Ａ／Ｄ変換器２３からのデジタル信号を受け、ＱＡＭ復調やＯＦＤＭ復調などのデジタル復調を行なう。また、このデジタル復調回路２４は、Ａ／Ｄ変換器２３の出力信号のレベルに応じて、ＩＦ−ＡＧＣ増幅器２２の出力信号が常に一定レベルになるようにＩＦ−ＡＧＣ増幅器２２の利得を自動的に制御するためのＩＦ−ＡＧＣ電圧を生成する。
【００３６】
エラー訂正回路２５は、デジタル復調回路２４によってデジタル復調された信号を受け、ノイズなどの影響により発生したエラーを訂正して、ＴＳ信号を生成する。Ａ／Ｄ変換器２３、デジタル復調回路２４およびエラー訂正回路２５は、１チップに集積された復調ＩＣ２６を構成する。エラー訂正回路２５から出力されたＴＳ信号は、デジタル放送受信機の内部の信号処理回路（図示せず）によって映像信号、音声信号およびデータ信号に変換されて、モニタによる視聴が可能となる。
【００３７】
図２は、図１に示したエミッタフォロア回路２０の構成を示す回路図である。図２において、このエミッタフォロア回路２０は、電流増幅用のトランジスタ（たとえばバイポーラトランジスタ）３１、および抵抗素子３２〜３５を含む。トランジスタ３１のベースＢは図１に示したＩＦ増幅器１８の出力ノードに接続され、コレクタＣは電源電位Ｖｃｃのラインに接続され、エミッタＥは図１に示したＩＦフィルタ２１の入力ノードに接続される。抵抗素子３２は、トランジスタ３１のコレクタＣとベースＢとの間に接続される。抵抗素子３３は、トランジスタ３１のベースＢと接地電位ＧＮＤのラインとの間に接続される。抵抗素子３４は、トランジスタ３１のエミッタＥと接地電位ＧＮＤのラインとの間に接続される。
【００３８】
このエミッタフォロア回路２０において、入力側の抵抗素子３２，３３の抵抗値は大きく、出力側の抵抗素子３４の抵抗値は小さい。このため、高い入力インピーダンスと低い出力インピーダンスを有するインピーダンス変換回路として動作する。出力側の抵抗素子３４の抵抗値が小さいため、出力側に接続される負荷に比較的大きな電流を供給することができ、小さな抵抗値の負荷にも耐えることができる。
【００３９】
また、抵抗素子３５は、図１に示した自動利得制御回路１９の出力ノードとトランジスタ３１のベースＢとの間に接続される。すなわち、自動利得制御回路１９から出力されたＲＦ−ＡＧＣ電圧は、抵抗素子３５を介してトランジスタ３１のベースＢに与えられる。このため、ＲＦ−ＡＧＣ電圧が高くなると、トランジスタ３１のベース電圧が上昇する。すなわち、トランジスタ３１のバイアス電圧が高くなる。一方、ＲＦ−ＡＧＣ電圧が低くなると、トランジスタ３１のベース電圧が低下する。すなわち、トランジスタ３１のバイアス電圧が低くなる。
【００４０】
このような回路構成は、受信信号のレベルが高いときほどＲＦ−ＡＧＣ電圧を高くするフォワードタイプの自動利得制御回路１９を使用した場合に適用される。具体的には、妨害信号のレベルが高いときは、受信信号のレベルが高くなるためＲＦ−ＡＧＣ電圧が上昇する。したがって、トランジスタ３１のベース電圧が上昇して、トランジスタ３１の駆動電流が増大するため、エミッタフォロア回路２０の歪性能が向上する。これにより、エミッタフォロア回路２０における歪レベルが小さくなり、スプリアス妨害の影響を回避することができる。
【００４１】
一方、妨害信号のレベルが低い通常の状態では、受信信号のレベルが高くならないためＲＦ−ＡＧＣ電圧は低レベルを維持する。したがって、トランジスタ３１のベース電圧も低レベルを維持し、トランジスタ３１の駆動電流が小さいままであるため消費電力が少なくてすむ。
【００４２】
以上のように、この実施の形態１では、ＲＦ−ＡＧＣ電圧に応じて、トランジスタ３１の駆動電流を変化させることが可能になる。したがって、歪性能がよく、かつ低消費電力のチューナ回路およびデジタル放送受信機が実現できる。また、簡単な構成で実現できるため、回路部品の増加やコストアップは最小限に抑えることができる。
【００４３】
図３は、実施の形態１の変更例を示す図であって、図２と対比される図である。図３のエミッタフォロア回路を参照して、図２のエミッタフォロア回路と異なる点は、抵抗素子３４，３５が削除され、トランジスタ（たとえばバイポーラトランジスタ）４１および抵抗素子４２，４３が追加されている点である。なお、図３において、図２と対応する部分においては同一符号を付し、その詳細説明は繰返さない。
【００４４】
図３を参照して、トランジスタ４１は、トランジスタ３１のエミッタＥと接地電位ＧＮＤのラインとの間に接続される。このトランジスタ４１は、電流増幅用のトランジスタ３１の電流源として機能する。抵抗素子４２はトランジスタ４１のベースＢと接地電位ＧＮＤのラインとの間に接続される。抵抗素子４３は、図１に示した自動利得制御回路１９の出力ノードとトランジスタ４１のベースＢとの間に接続される。すなわち、自動利得制御回路１９から出力されたＲＦ−ＡＧＣ電圧は、抵抗素子４３を介してトランジスタ４１のベースＢに与えられる。このため、ＲＦ−ＡＧＣ電圧が高くなると、トランジスタ４１のベース電圧が上昇してトランジスタ３１のバイアス電流が増大し、ＲＦ−ＡＧＣ電圧が低くなると、トランジスタ４１のベース電圧が低下してトランジスタ３１のバイアス電流が減少する。
【００４５】
具体的には、妨害信号のレベルが高いときは、受信信号のレベルが高くなるためＲＦ−ＡＧＣ電圧が上昇する。したがって、トランジスタ４１のベース電圧が上昇してトランジスタ３１のバイアス電流が増大し、トランジスタ３１の駆動電流が増大するため、エミッタフォロア回路２０の歪性能が向上する。これにより、エミッタフォロア回路２０における歪レベルが小さくなり、スプリアス妨害の影響を回避することができる。
【００４６】
一方、妨害信号のレベルが低い通常の状態では、受信信号のレベルが高くならないためＲＦ−ＡＧＣ電圧は低レベルを維持する。したがって、トランジスタ４１のベース電圧も低レベルを維持してトランジスタ３１のバイアス電流は増大せず、トランジスタ３１の駆動電流が小さいままであるため消費電力が少なくてすむ。
【００４７】
［実施の形態２］
図４は、この発明の実施の形態２によるデジタル放送受信機におけるチューナ回路５１の概略構成を示すブロック図であって、図１と対比される図である。図４のチューナ回路５１を参照して、図１のチューナ回路１と異なる点は、反転回路５２が追加されている点である。なお、図４において、図１と対応する部分においては同一符号を付し、その詳細説明は繰返さない。
【００４８】
図４を参照して、反転回路５２は、自動利得制御回路１９からのＲＦ−ＡＧＣ電圧を反転してエミッタフォロア回路２０に与える。このような回路構成は、受信信号のレベルが高いときほどＲＦ−ＡＧＣ電圧を低くするリバースタイプの自動利得制御回路１９を使用した場合に適用される。通常は、このようなリバースタイプの自動利得制御回路１９を使用する場合が多い。
【００４９】
図５は、図４に示した反転回路５２の構成を示す回路図である。図５において、この反転回路５２は、トランジスタ（たとえばバイポーラトランジスタ）６１および抵抗素子６２，６３を含む。抵抗素子６２およびトランジスタ６１は、電源電位Ｖｃｃのラインと接地電位ＧＮＤのラインとの間に直列接続される。トランジスタ６１のコレクタＣは、図４に示したエミッタフォロア回路２０に接続される。抵抗素子６３は、図４に示した自動利得制御回路１９の出力ノードとトランジスタ６１のベースＢとの間に接続される。すなわち、自動利得制御回路１９から出力されたＲＦ−ＡＧＣ電圧は、抵抗素子６３を介してトランジスタ６１のベースＢに与えられる。このため、ＲＦ−ＡＧＣ電圧が高くなると、トランジスタ６１のベース電圧が上昇するためトランジスタ６１のオン抵抗が減少して、コレクタＣからエミッタフォロア回路２０に与えられる電圧が低下する。一方、ＲＦ−ＡＧＣ電圧が低くなると、トランジスタ６１のベース電圧が低下するためトランジスタ６１のオン抵抗が増大して、コレクタＣからエミッタフォロア回路２０に与えられる電圧が上昇する。
【００５０】
具体的には、妨害信号のレベルが高いときは、受信信号のレベルが高くなるためＲＦ−ＡＧＣ電圧が低下する。このため、自動利得制御回路１９からエミッタフォロア回路２０に与えられる電圧は上昇し、エミッタフォロア回路２０に含まれる電流増幅用のトランジスタの駆動電流が増大するため、エミッタフォロア回路２０の歪性能が向上する。これにより、エミッタフォロア回路２０における歪レベルが小さくなり、スプリアス妨害の影響を回避することができる。
【００５１】
一方、妨害信号のレベルが低い通常の状態では、受信信号のレベルが高くならないためＲＦ−ＡＧＣ電圧が高レベルを維持する。このため、自動利得制御回路１９からエミッタフォロア回路２０に与えられる電圧は低レベルを維持し、エミッタフォロア回路２０に含まれる電流増幅用のトランジスタの駆動電流が小さいままであるため消費電力が少なくてすむ。したがって、この実施の形態２では実施の形態１と同様に、歪性能がよく、かつ低消費電力のチューナ回路およびデジタル放送受信機が実現できる。
【００５２】
なお、反転回路５２は、図５に示した構成に限定されるものではなく、入力電圧が高レベルの場合には低レベルの電圧を出力して、入力電圧が低レベルの場合には高レベルの電圧を出力する回路であればどのような構成であってもよい。たとえば、直列接続されたＰチャネルトランジスタとＮチャネルトランジスタとで構成され、信号の論理レベルを反転させるインバータ回路を用いてもよい。
【００５３】
［実施の形態３］
図６は、この発明の実施の形態３によるデジタル放送受信機におけるチューナ回路７１の概略構成を示すブロック図であって、図４と対比される図である。図６のチューナ回路７１を参照して、図４のチューナ回路５１と異なる点は、比較回路７２が追加されている点である。なお、図６において、図５と対応する部分においては同一符号を付し、その詳細説明は繰返さない。
【００５４】
図６を参照して、比較回路７２は、自動利得制御回路１９からのＲＦ−ＡＧＣ電圧を基準電圧と比較して、比較結果に応じた電圧を反転回路５２に出力する。
【００５５】
図７は、図６に示した比較回路７２の構成を示す回路図である。図７において、この比較回路７２は、オペアンプ（演算増幅器）８１、抵抗素子８２〜８５およびコンデンサ８６を含む。抵抗素子８２は、図６に示した自動利得制御回路１９の出力ノードとオペアンプ８１の非反転入力端子＋との間に接続される。抵抗素子８３，８４は、電源電位Ｖｃｃのラインと接地電位ＧＮＤのラインとの間に直列接続される。抵抗素子８３と抵抗素子８４との間のノードは、オペアンプ８１の反転入力端子−に接続される。抵抗素子８５とコンデンサ８６は、オペアンプ８１の出力端子と反転入力端子−との間に並列接続される。また、オペアンプ８１の出力端子は、図６に示した反転回路５２に接続される。
【００５６】
このような回路構成は、受信信号のレベルが高いときほどＲＦ−ＡＧＣ電圧を低くするリバースタイプの自動利得制御回路１９を使用した場合に適用される。通常は、このようなリバースタイプの自動利得制御回路１９を使用する場合が多い。
【００５７】
自動利得制御回路１９から出力されたＲＦ−ＡＧＣ電圧は、抵抗素子８２を介してオペアンプ８１の非反転入力端子＋に与えられる。電源電位Ｖｃｃのラインと接地電位ＧＮＤのラインとの間の電圧Ｖｃｃは抵抗素子８３，８４によって分圧され、基準電圧Ｖｒｅｆとしてオペアンプ８１の反転入力端子−に与えられる。オペアンプ８１は、非反転入力端子＋に入力されるＲＦ−ＡＧＣ電圧と、反転入力端子−に入力される基準電圧Ｖｒｅｆとを比較して、比較結果に応じた電圧をエミッタフォロア回路２０に与える。
【００５８】
図８は、図７に示した比較回路７２の動作を説明するためのタイムチャートである。図８において、電源電位Ｖｃｃが５．０Ｖ、基準電圧Ｖｒｅｆが２．３Ｖの場合を一例として示している。
【００５９】
図８を参照して、ＲＦ−ＡＧＣ電圧が基準電圧Ｖｒｅｆよりも高い場合は、比較回路７２の出力電圧は一定値Ｖｈ（たとえば３．８Ｖ）にされる。ＲＦ−ＡＧＣ電圧が基準電圧Ｖｒｅｆよりも低い場合は、比較回路７２の出力電圧はＲＦ−ＡＧＣ電圧にほぼ比例した値にされる。
【００６０】
リバースタイプの自動利得制御回路１９を使用した場合、妨害信号のレベルが高いときは、受信信号のレベルが高くなるためＲＦ−ＡＧＣ電圧が基準電圧Ｖｒｅｆ（たとえば２．３Ｖ）よりも低くなる。これに応じて、比較回路７２の出力電圧は低下する。すなわち、比較回路７２の後段に設けられた反転回路５２の出力電圧が上昇する。したがって、反転回路５２からエミッタフォロア回路２０に与えられる電圧は上昇し、エミッタフォロア回路２０に含まれる電流増幅用のトランジスタの駆動電流が増大するため、エミッタフォロア回路２０の歪性能が向上する。これにより、エミッタフォロア回路２０における歪レベルが小さくなり、スプリアス妨害の影響を回避することができる。
【００６１】
一方、妨害信号のレベルが低い通常の状態では、受信信号のレベルが高くならないためＲＦ−ＡＧＣ電圧が基準電圧Ｖｒｅｆ（たとえば２．３Ｖ）よりも高いレベルを維持する。このため、比較回路７２の出力電圧は一定値Ｖｈ（たとえば３．８Ｖ）となる。すなわち、比較回路７２の後段に設けられた反転回路５２の出力電圧は低レベルを維持する。したがって、反転回路５２からエミッタフォロア回路２０に与えられる電圧は低レベルを維持し、エミッタフォロア回路２０に含まれる電流増幅用のトランジスタの駆動電流が小さいままであるため消費電力が少なくてすむ。
【００６２】
なお、基準電圧Ｖｒｅｆの値は、抵抗素子８３，８４の抵抗比および電源電位Ｖｃｃにより任意に設定することができる。すなわち、自動利得制御回路１９から出力されたＲＦ−ＡＧＣ電圧が任意に設定された基準電圧Ｖｒｅｆよりも低くなった場合にだけ、エミッタフォロア回路２０の歪性能を向上させるようにすることができる。
【００６３】
したがって、この実施の形態３では実施の形態１，２と同様に、歪性能がよく、かつ低消費電力のチューナ回路およびデジタル放送受信機が実現できる。さらに、比較回路７２を追加したことによって設計の幅が広がり、エミッタフォロア回路２０に含まれる電流増幅用のトランジスタの駆動電流をより適切に制御することが可能となる。
【００６４】
なお、この実施の形態３では、リバースタイプの自動利得制御回路１９を使用した場合の構成について説明したが、フォワードタイプの自動利得制御回路１９を使用した場合は、反転回路５２を削除し、オペアンプ８１の非反転入力端子＋と反転入力端子−とを入替えることによって適用することも可能である。
【００６５】
また、実施の形態１〜３では、自動利得制御回路１９からのＲＦ−ＡＧＣ電圧に応じて、エミッタフォロア回路２０に含まれる電流増幅用のトランジスタの駆動電流を大きくすることによってエミッタフォロア回路１２０の歪性能を改善する場合について説明したが、さらに混合回路１７に含まれる周波数変換用のトランジスタの駆動電流を大きくすることによって混合回路１７の歪性能を改善するようにしてもよい。また、さらに広帯域増幅器１１に含まれる増幅用のトランジスタの駆動電流を大きくすることによって広帯域増幅器１１の歪性能を改善するようにしてもよい。妨害信号のレベルが高い場合に歪性能が最も問題となるのはエミッタフォロア回路２０であるが、その次に歪性能が最も問題となるのは混合回路１７と広帯域増幅器１１である。
【００６６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６７】
【図１】この発明の実施の形態１によるデジタル放送受信機におけるチューナ回路の概略構成を示すブロック図である。
【図２】図１に示したエミッタフォロア回路の構成を示す回路図である。
【図３】実施の形態１の変更例を示す図である。
【図４】この発明の実施の形態２によるデジタル放送受信機におけるチューナ回路の概略構成を示すブロック図である。
【図５】図４に示した反転回路の構成を示す回路図である。
【図６】この発明の実施の形態３によるデジタル放送受信機におけるチューナ回路の概略構成を示すブロック図である。
【図７】図６に示した比較回路の構成を示す回路図である。
【図８】図７に示した比較回路の動作を説明するためのタイムチャートである。
【図９】従来のデジタル放送受信機におけるチューナ回路の概略構成を示すブロック図である。
【図１０】図９に示したエミッタフォロア回路の構成を示す回路図である。
【図１１】エミッタフォロア回路の歪性能について説明するための図である。
【符号の説明】
【００６８】
１，５１，７１，１０１  チューナ回路、２，１０２  アンテナ、１１，１１１  広帯域増幅器、１２，１１２  ＲＦ入力フィルタ、１３，１１３  ＲＦ−ＡＧＣ増幅器、１４，１１４  ＲＦ段間フィルタ、１５，１１５  ＰＬＬ回路、１６，１１６  局部発振器、１７，１１７  混合回路、１８，１１８  ＩＦ増幅器、１９，１１９  自動利得制御回路、２０，１２０  エミッタフォロア回路、２１，１２１  ＩＦフィルタ、２２，１２２  ＩＦ−ＡＧＣ増幅器、２３，１２３  Ａ／Ｄ変換器、２４，１２４  デジタル復調回路、２５，１２５  エラー訂正回路、３１，４１，６１，１３１  トランジスタ、３２〜３５，４２，４３，６２，６３，８２〜８５，１３２〜１３４  抵抗素子、５２  反転回路、７２  比較回路、８１  オペアンプ、８６  コンデンサ。
【図１】
2007074230.tif 000003
【図２】
2007074230.tif 000004
【図３】
2007074230.tif 000005
【図４】
2007074230.tif 000006
【図５】
2007074230.tif 000007
【図６】
2007074230.tif 000008
【図７】
2007074230.tif 000009
【図８】
2007074230.tif 000010
【図９】
2007074230.tif 000011
【図１０】
2007074230.tif 000012
【図１１】
2007074230.tif 000013