(57)【要約】      （修正有）【課題】半導体集積回路に多数の素子または回路を搭載して、各素子または回路のリーク電流を正確に測定する。【解決手段】Ｐｃｈ−トランジスタ３−１〜３−ｎの他方の入出力端子を電流測定用端子と同電位とし、例えば、測定素子１−１のリーク電流を測定する際、デコーダ４とインバータ５−１〜５−ｎは、測定素子１−１に接続したＰｃｈ−トランジスタ２−１をオン状態、Ｐｃｈ−トランジスタ３−１をオフ状態とし、非測定対象の測定素子１−２〜１−ｎに接続したＰｃｈ−トランジスタ２−２〜２−ｎをオフ状態、Ｐｃｈ−トランジスタ３−２〜３−ｎをオン状態とすると、Ｐｃｈ−トランジスタ２−２〜２−ｎのソース／ドレインの電位は等しくなりリーク電流が流れない。また、電流測定用端子、他方の入出力端子をそれぞれ共用しているため、ＰＡＤ数が削減される。【選択図】図１
2007109870.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の複数の素子または複数の回路のリーク電流を測定する半導体装置において、
一方の入出力端子を前記素子または前記回路に接続し、他方の入出力端子を電流測定用端子とした第１のスイッチングトランジスタと、
一方の入出力端子を前記第１のスイッチングトランジスタの前記一方の入出力端子に接続し、他方の入出力端子を前記電流測定用端子と同電位にした第２のスイッチングトランジスタと、
測定対象の前記素子または前記回路に接続した前記第１のスイッチングトランジスタをオン状態、前記第２のスイッチングトランジスタをオフ状態とし、非測定対象の前記素子または前記回路に接続した前記第１のスイッチングトランジスタをオフ状態、前記第２のスイッチングトランジスタをオン状態とする測定対象選択回路と、を有し、
前記素子または前記回路ごとに設けられた複数の前記第１のスイッチングトランジスタの前記電流測定用端子同士、及び複数の前記第２のトランジスタの前記他方の入出力端子同士を接続したことを特徴とする半導体装置。
【請求項２】
前記第１及び前記第２のスイッチングトランジスタのバックゲートを、前記第２のスイッチングトランジスタの前記他方の入出力端子と電気的に接続したことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１及び前記第２のスイッチングトランジスタはＰチャネル型ＭＯＳＦＥＴであり、前記バックゲートはウェル分離領域によって分離されたＮ型のウェル領域であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１及び前記第２のスイッチングトランジスタはＮチャネル型ＭＯＳＦＥＴであり、前記バックゲートは、Ｐ型半導体基板に形成されるＮ型のウェル領域内においてウェル分離領域によって分離されて形成されるＰ型のウェル領域であることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記第１及び前記第２のスイッチングトランジスタは、高耐圧トランジスタであることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に半導体集積回路の複数の素子または複数の回路の微少なリーク電流を測定する半導体装置に関する。
【背景技術】
【０００２】
近年のＬＳＩ（Large Scale Integrated circuit）チップの高集積化に伴い、非動作時（スタンバイ時）の素子や回路に流れるリーク電流（これをオフ電流またはスタンバイ電流という場合もある。）が、ＬＳＩチップの消費電力に占める割合が増加している。
【０００３】
特に、携帯機器などに使用するＬＳＩにおいては電源が電池となるため、非動作時のＬＳＩの消費電流を正確に見積もる技術が重要であり、様々な手法が提案されている（例えば、特許文献１参照。）。
【０００４】
非動作時のＬＳＩの消費電流を正確に見積もるには、ＬＳＩチップ内部に搭載されている様々な回路または素子のリーク電流を正確に測定すればよいが、微細加工のＬＳＩにおいては、加工寸法のばらつきなどにより、各素子のリーク電流もばらつきが生じる。そのため、リーク電流の中心値を測定するとともに、リーク電流のばらつきの範囲を正確に測定することも重要になりつつある。
【０００５】
ところで、素子や回路の電流を測定する方法には、従来以下のようなものがあった。
図１１は、素子の特性を測定する従来の回路を示す図である。
この回路では単純に、測定したい素子、例えば、Ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）（以下Ｎｃｈ−トランジスタと表記する。）７００の端子を、外部に接続するためのＰＡＤ７０１、７０２、７０３、７０４に接続している。各ＰＡＤ７０１〜７０４に測定の目的に応じた電圧を印加することにより、ドレイン−ソース間のリーク電流や、ゲートリーク電流、ソースまたはドレインとバックゲート間のジャンクションリーク電流などの微少電流も正確に測定することができる。
【０００６】
しかし、このようなＰＡＤ７０１〜７０４は、通常１００μｍ四方程度の大きさがあり、小さくすると外部との接続が困難になるので、無闇に小さくすることはできない。そのため、この方式では、１つの素子が占める面積が大きくなり、素子の種類や形状を様々に変えたものを、リーク電流のばらつきがわかるほど多くＬＳＩに搭載することができない。
【０００７】
図１２は、複数の素子のオン電流を測定する従来の回路を示す図である。
この回路では、複数のＮｃｈ−トランジスタ８００−１、８００−２、８００−３、…、８００−ｎのバックゲート、ドレイン及びソースをそれぞれ共通のＰＡＤ８０１、８０２、８０３に接続している。また、Ｎｃｈ−トランジスタ８００−１〜８００−ｎは、それぞれのゲートをスイッチＳＷ１、ＳＷ２、ＳＷ３、…、ＳＷｎに接続している。このスイッチＳＷ１〜ＳＷｎを制御することによって、ＰＡＤ８０４またはＰＡＤ８０５のいずれかから供給される電圧によって、Ｎｃｈ−トランジスタ８００−１〜８００−ｎをオンまたはオフするような構成となっている。
【０００８】
このような回路において、特定の素子、例えば、Ｎｃｈ−トランジスタ８００−１のオン電流を測定する場合には、スイッチＳＷ１〜ＳＷｎを制御して、Ｎｃｈ−トランジスタ８００−１のゲートに、例えばＰＡＤ８０４からＨ（High）レベルの電圧をゲートに供給しオンさせる。他のＮｃｈ−トランジスタ８００−２〜８００−ｎのゲートには、ＰＡＤ８０５からＬ（Low）レベルの電圧を供給しオフさせる。これにより、ＰＡＤ８０１〜８０３から所定の電圧を供給したときのＮｃｈ−トランジスタ８００−１のオン電流を測定することができる。また、この回路では複数のＮｃｈ−トランジスタ８００−１〜８００−ｎでＰＡＤ８０１〜８０５を共有しているので、ＰＡＤ数を減らすことができ、小さい面積に多数の素子を配置することが可能であり、多数の素子のオン電流を測定することができる。
【０００９】
しかし、図１２の回路で非動作時のリーク電流を測定する場合には、全てのＮｃｈ−トランジスタ８００−１〜８００−ｎをオフにするしかなく、個々のＮｃｈ−トランジスタ８００−１〜８００−ｎのリーク電流を測定することはできない。
【００１０】
上記回路の欠点を補うため、以下のような回路が知られている。
図１３は、個々の素子のリーク電流を個別に測定する従来の回路を示す図である。
この回路は、Ｎｃｈ−トランジスタ９００−１、９００−２、９００−３、…、９００−ｎの一方の入出力端子（例えばドレイン）に、スイッチングトランジスタであるＰチャネル型ＭＯＳＦＥＴ（以下Ｐｃｈ−トランジスタと表記する。）９０１−１、９０１−２、９０１−３、…、９０１−ｎを接続している。図１２と同様に、Ｎｃｈ−トランジスタ９００−１〜９００−ｎは、バックゲート、他方の入出力端子（例えばソース）、ゲートをそれぞれ共通のＰＡＤ９０２、９０３、９０４に接続している。また、Ｐｃｈ−トランジスタ９０１−１〜９０１−ｎのバックゲート及び一方の入出力端子（例えばソース）もそれぞれ共通のＰＡＤ９０５、９０６に接続している。例えば、ＰＡＤ９０６には図示しない電流計が接続されている。Ｐｃｈ−トランジスタ９０１−１〜９０１−ｎは、ゲートに入力される選択信号により、オンまたはオフする。
【００１１】
このような回路において、特定の素子、例えば、Ｎｃｈ−トランジスタ９００−１のドレイン−ソース間のリーク電流を測定する場合、ＰＡＤ９０４からＬレベルの電圧を供給しＮｃｈ−トランジスタ９００−１〜９００−ｎを全てオフする。さらに、選択信号により、測定対象のＮｃｈ−トランジスタ９００−１に接続したＰｃｈ−トランジスタ９０１−１をオンし、それ以外のＰｃｈ−トランジスタ９０１−２〜９０１−ｎを全てオフする。これにより、例えば、Ｎｃｈ−トランジスタ９０１−１のリーク電流をＰＡＤ９０６に接続される図示しない電流計にて個別に測定することができる。
【特許文献１】特開２００２−１６８９２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、図１３に示したような回路では、例えば、測定対象の素子をＮｃｈ−トランジスタ９００−１とした場合、ここに流れるリーク電流よりも、スイッチングトランジスタであるＰｃｈ−トランジスタ９０１−２〜９０１−ｎのリーク電流の和の方が大きくなってしまう場合があった。
【００１３】
つまり、スイッチングトランジスタで複数の素子から測定対象を選択してリーク電流を個別に測定する従来の回路では、素子数が多くなると、測定対象以外の素子を非選択状態とするためのスイッチングトランジスタのリーク電流により、測定対象の素子のリーク電流を正確に測定できないという問題があった。
【００１４】
本発明はこのような点に鑑みてなされたものであり、半導体集積回路に多数の素子または回路を搭載して、各素子または回路のリーク電流を正確に測定可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明では上記問題を解決するために、半導体集積回路の複数の素子または複数の回路のリーク電流を測定する半導体装置において、図１に示すように、一方の入出力端子を素子または回路（図１では測定素子１−１、１−２、１−３、…、１−ｎ）に接続し、他方の入出力端子を電流測定用端子とした第１のスイッチングトランジスタ（Ｐｃｈ−トランジスタ２−１、２−２、２−３、…、２−ｎ）と、一方の入出力端子を第１のスイッチングトランジスタの一方の入出力端子に接続し、他方の入出力端子を電流測定用端子と同電位にした第２のスイッチングトランジスタ（Ｐｃｈ−トランジスタ３−１、３−２、３−３、…、３−ｎ）と、測定対象の素子または回路に接続した第１のスイッチングトランジスタをオン状態、第２のスイッチングトランジスタをオフ状態とし、非測定対象の素子または回路に接続した第１のスイッチングトランジスタをオフ状態、第２のスイッチングトランジスタをオン状態とする測定対象選択回路（図１ではデコーダ４、インバータ５−１、５−２、５−３、…、５−ｎ）と、を有し、素子または回路ごとに設けられた複数の第１のスイッチングトランジスタの電流測定用端子同士、及び複数の第２のトランジスタの他方の入出力端子同士を接続したことを特徴とする半導体装置が提供される。
【００１６】
上記の構成によれば、Ｐｃｈ−トランジスタ３−１〜３−ｎの他方の入出力端子を電流測定用端子と同電位とし、例えば、測定素子１−１のリーク電流を測定する際、測定対象選択回路は、測定素子１−１に接続したＰｃｈ−トランジスタ２−１をオン状態、Ｐｃｈ−トランジスタ３−１をオフ状態とし、非測定対象の測定素子１−２〜１−ｎに接続したＰｃｈ−トランジスタ２−２〜２−ｎをオフ状態、Ｐｃｈ−トランジスタ３−２〜３−ｎをオン状態とすると、Ｐｃｈ−トランジスタ２−２〜２−ｎのソース−ドレイン間の電位差は略０Ｖとなりリーク電流が流れない。また、非測定対象の測定素子１−２〜１−ｎのリーク電流は、Ｐｃｈ−トランジスタ３−２〜３−ｎ側に流れ、電流測定端子には流れない。また、Ｐｃｈ−トランジスタ２−１〜２−ｎの電流測定用端子同士、Ｐｃｈ−トランジスタ３−１〜３−ｎの他方の入出力端子同士を接続しているため、ＰＡＤ数が削減される。
【発明の効果】
【００１７】
本発明は、測定対象の素子または回路以外からのリーク電流が、電流計と接続する電流測定用端子に影響を与えないようにしたので、測定対象の素子または回路のリーク電流を正確に測定することができる。
【００１８】
また、複数のスイッチングトランジスタで電流測定用端子を共有するのでＰＡＤ数も少なくでき、多くの素子または回路を半導体集積回路に搭載できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置の回路構成を示す図である。
本実施の形態の半導体装置は、リーク電流の測定対象となりうるｎ個（例えば数万個）の測定素子１−１〜１−ｎと、各測定素子１−１〜１−ｎに接続されるＰｃｈ−トランジスタ２−１〜２−ｎ、３−１〜３−ｎと、複数の測定素子１−１〜１−ｎの中から測定対象を選択するデコーダ４、デコーダ４からの選択信号を反転してＰｃｈ−トランジスタ３−１〜３−ｎのゲートに入力するインバータ５−１〜５−ｎを有する。
【００２０】
測定素子１−１〜１−ｎは、例えば、Ｐｃｈ−トランジスタ、Ｎｃｈ−トランジスタやこれらにより構成されるインバータ回路などである。詳細は後述する。
Ｐｃｈ−トランジスタ２−１〜２−ｎの一方の入出力端子（ドレイン）は、測定素子１−１〜１−ｎに接続している。他方の入出力端子（ソース）は電流測定用端子であり、図示しない電流計が接続される。電流測定用端子の電圧は測定目的に応じて決める。ゲートには、デコーダ４からの選択信号が入力される。また、Ｐｃｈ−トランジスタ２−１〜２−ｎの電流測定用端子同士は共通に接続されている。
【００２１】
Ｐｃｈ−トランジスタ３−１〜３−ｎの一方の入出力端子（ドレイン）は、Ｐｃｈ−トランジスタ２−１〜２−ｎのドレインと接続している。他方の入出力端子（ソース）は、電流測定用端子と同電位としており、Ｐｃｈ−トランジスタ２−１〜２−ｎ及び自身のバックゲートと接続している。以下、Ｐｃｈ−トランジスタ３−１〜３−ｎのソース側の入出力端子をキャンセル端子と呼ぶことにする。キャンセル端子には、電流測定用端子と同じ電圧を与える。ゲートには、デコーダ４からの選択信号がインバータ５−１〜５−ｎにより反転されて入力される。Ｐｃｈ−トランジスタ３−１〜３−ｎのキャンセル端子同士は共通に接続されている。
【００２２】
デコーダ４は、外部から図示しないアドレス線によって入力されるアドレス信号に応じて測定素子１−１〜１−ｎの中から測定対象を選択するための選択信号を出力する。例えば、測定素子数がｎ＝２５６個の場合、必要なアドレス線は８本である。
【００２３】
図２は、スイッチングトランジスタ部の断面構成を示す図である。
ここでは、２つのＰｃｈ−トランジスタ２−１、３−１からなるスイッチングトランジスタ部１０の断面構成を示しているが、他の測定素子１−２〜１−ｎに接続されたＰｃｈ−トランジスタ２−２〜２−ｎ、３−２〜３−ｎも同様の構成である。
【００２４】
領域１１ａが図１のＰｃｈ−トランジスタ２−１、領域１１ｂが図１のＰｃｈ−トランジスタ３−１が形成された領域を示している。
Ｐ型半導体基板１２には、Ｎ型のウェル領域（Ｐｃｈ−トランジスタ２−１、３−１のバックゲート）１３が形成されており、さらにウェル領域１３の表面部分には、Ｐｃｈ−トランジスタ２−１のソース領域１４、ドレイン領域１５及びＰｃｈ−トランジスタ３−１のソース領域１６がＰ型不純物のドーピングにより形成されている。ドレイン領域１５は、２つのＰｃｈ−トランジスタ２−１、３−１で共有される。Ｐｃｈ−トランジスタ２−１のソース領域１４とドレイン領域１５の上部には、両領域に跨るようにゲート酸化膜１７ａが形成されており、その上にはゲート電極１８ａが形成され、さらに側面酸化膜１９ａが形成されている。Ｐｃｈ−トランジスタ３−１側にも同様に、ゲート酸化膜１７ｂ、ゲート電極１８ｂ、側面酸化膜１９ｂが形成されている。なお、ウェル領域１３は、例えばトレンチに埋め込まれた絶縁物からなるウェル分離領域２０によって、図示しない他の領域と絶縁分離されている。電流測定用端子は、ソース領域１４に接続され、測定素子１−１は、ドレイン領域１５に接続されている。また、キャンセル端子はＰｃｈ−トランジスタ３−１のソース領域１６及び、ソース領域１６と絶縁層２１により分離された部分のウェル領域１３に接続されている。
【００２５】
以下、図１、図２を用いて本実施の形態の半導体装置の動作を説明する。
例えば、測定素子１−１のリーク電流を測定する場合、デコーダ４は、測定素子１−１に接続したＰｃｈ−トランジスタ２−１のゲートにＬレベルの電圧を入力して、Ｐｃｈ−トランジスタ２−１をオンする。このときインバータ５−１によりＰｃｈ−トランジスタ３−１のゲートにはＨレベルの電圧が入力され、Ｐｃｈ−トランジスタ３−１はオフする。
【００２６】
一方、デコーダ４は、非測定対象である測定素子１−２〜１−ｎに接続したＰｃｈ−トランジスタ２−２〜２−ｎのゲートにＨレベルの電圧を入力して、Ｐｃｈ−トランジスタ２−２〜２−ｎをオフする。このとき、インバータ５−２〜５−ｎによりＰｃｈ−トランジスタ３−２〜３−ｎのゲートにはＬレベルの電圧が入力され、Ｐｃｈ−トランジスタ３−２〜３−ｎはオンする。なお、測定素子１−１〜１−ｎはいずれもオフ状態とする。
【００２７】
ここで電流測定用端子と、キャンセル端子に同じ電圧、例えば１．２Ｖを与えると、Ｐｃｈ−トランジスタ２−１がオンしているので、図２において、ウェル領域１３、ソース領域１４及びドレイン領域１５が１．２Ｖとなる。このとき測定素子１−１に流れる微少な（例えば、数ｐＡ〜ｎＡ程度）リーク電流により、ソース領域１４、ドレイン領域１５間に例えば数ｍＶ程度の電位差が生じ、リーク電流が電流測定用端子に流れる。そしてリーク電流は電流測定用端子に接続された図示しない電流計により測定される。
【００２８】
ソース領域１４、ドレイン領域１５、バックゲート（ウェル領域１３）はいずれも１．２Ｖであり、各領域間での電位差は略０Ｖとなるので、ＰＮ接合部分のリーク電流は流れない。また、ウェル領域１３が１．２ＶでありＰ型半導体基板１２は接地電位（ＧＮＤ）であり、両領域間には電位差があるのでリーク電流が流れるが、この電流はキャンセル端子側に流れるため、電流測定用端子には影響を与えない。
【００２９】
なお、Ｐｃｈ−トランジスタ２−１のゲートリーク電流（ゲート酸化膜１７ａを通して流れる漏れ電流）のみは測定値に影響するが、予め別途ゲートリーク電流を測定してその影響を評価しておけばよい。
【００３０】
一方、Ｐｃｈ−トランジスタ３−１はオフしており、ドレイン領域１５とソース領域１６は共に１．２Ｖで電位差が略０Ｖであるので、このＰｃｈ−トランジスタ３−１のドレイン領域１５とソース領域１６間にはオフ電流が流れない。
【００３１】
次に、図１のＰｃｈ−トランジスタ２−１と電流測定用端子を共有している他のＰｃｈ−トランジスタ２−２〜２−ｎを有するスイッチングトランジスタ部の動作を説明する。
測定素子１−１のリーク電流の測定時には、前述したように、これらのスイッチングトランジスタ部において、Ｐｃｈ−トランジスタ２−２〜２−ｎはオフ、Ｐｃｈ−トランジスタ３−２〜３−ｎはオンしている。スイッチングトランジスタ部の構成は図２と同様であるので、この図を用いて説明すると、領域１１ａのＰｃｈ−トランジスタがオフ、領域１１ｂのＰｃｈ−トランジスタがオンしている場合について考えればよい。
【００３２】
このとき、ソース領域１４とドレイン領域１５間の電位差は略０Ｖであるから、測定素子１−２〜１−ｎのリーク電流は電流測定用端子には流れず、ドレイン領域１５からゲート酸化膜１７ｂの下部のウェル領域１３界面に形成される図示しないＰ型反転領域を介してソース領域１６に流れ、キャンセル端子に流れる。また、ソース領域１４、ドレイン領域１５、バックゲート（ウェル領域１３）間の電位差は略０Ｖであるので、ＰＮ接合部分のリーク電流も流れない。さらに、ゲート電極１８ａには１．２Ｖが与えられるので、ゲートリーク電流も流れない。
【００３３】
このように、本実施の形態の半導体装置によれば、測定対象となる測定素子１−１以外のリーク電流は電流測定用端子に影響を与えないので、測定対象となる測定素子１−１のリーク電流のみを正確に測定することが可能になる。
【００３４】
なお、ここでは測定素子１−１のリーク電流を測定する場合について説明したが、他の測定素子１−２〜１−ｎのリーク電流を測定する場合も同様であることはいうまでもない。
【００３５】
次に、図１で示した半導体装置に適用する測定素子１−１〜１−ｎの例をいくつか説明する。なお、以下ではスイッチングトランジスタ部１０に接続した測定素子１−１のみを図示する。図１と同様の構成要素については同一符号としている。
【００３６】
図３は、Ｐｃｈ−トランジスタのオフ時のソース−ドレイン間のリーク電流（オフ電流）を測定する場合の回路図である。
オフ電流を測定するためにスイッチングトランジスタ部１０に接続した測定素子１−１であるＰｃｈ−トランジスタ３０は、ソースをスイッチングトランジスタ部１０のＰｃｈ−トランジスタ２−１、３−１のドレインに接続している。
【００３７】
そして、電流測定用端子及びキャンセル端子には電圧ＶＤＳを与え、Ｐｃｈ−トランジスタ２−１のゲートには、図１のデコーダ４により、Ｐｃｈ−トランジスタ３０のオフ電流の測定時には０Ｖを、他の測定素子１−２〜１−ｎの測定時には電圧ＶＤＳを与える。Ｐｃｈ−トランジスタ３０のゲート端子、バックゲート端子には電圧ＶＤＳを与えてオフ状態とし、ドレイン端子は０Ｖとする。
【００３８】
電圧ＶＤＳの値は測定するＰｃｈ−トランジスタ３０の仕様、あるいは測定の目的によって変える。例えば、１．２Ｖ用のＰｃｈ−トランジスタ３０であれば、電圧ＶＤＳ＝１．２Ｖとする。ゲート端子やバックゲート端子に与える電圧は必要に応じて変えてもよい（例えば１．３Ｖや１．１Ｖなど）。
【００３９】
以上のように、スイッチングトランジスタ部１０にＰｃｈ−トランジスタ３０を接続して各端子に所定の電圧を印加することにより、Ｐｃｈ−トランジスタ３０のオフ電流を正確に測定することができる。
【００４０】
なお、ゲート端子、バックゲート端子、ドレイン端子は、他のスイッチングトランジスタ部に接続する測定素子１−２〜１−ｎで共用できる。
また、図３では、１つのＰｃｈ−トランジスタ３０のオフ電流を測定する場合について示しているが、複数個を１つのスイッチングトランジスタ部１０に接続し、複数の合計電流を測定するようにしてもよい。以下の例でも同様である。
【００４１】
図４は、Ｎｃｈ−トランジスタのオフ電流を測定する場合の回路図である。
オフ電流を測定するためにスイッチングトランジスタ部１０に接続した測定素子１−１であるＮｃｈ−トランジスタ３１は、ソースをスイッチングトランジスタ部１０のＰｃｈ−トランジスタ２−１、３−１のドレインに接続している。
【００４２】
そして、電流測定用端子及びキャンセル端子には電圧ＶＤＳを与え、Ｐｃｈ−トランジスタ２−１のゲートには、図１のデコーダ４により、Ｎｃｈ−トランジスタ３１のオフ電流の測定時には０Ｖを、他の測定素子１−２〜１−ｎの測定時には電圧ＶＤＳを与える。Ｎｃｈ−トランジスタ３１のゲート端子、バックゲート端子には０Ｖを与えてオフ状態とし、ドレイン端子も０Ｖとする。
【００４３】
以上のように、スイッチングトランジスタ部１０にＮｃｈ−トランジスタ３１を接続して各端子に所定の電圧を印加することにより、Ｎｃｈ−トランジスタ３１のオフ電流を正確に測定することができる。
【００４４】
なお、ゲート端子、バックゲート端子、ドレイン端子は、他のスイッチングトランジスタ部に接続する測定素子１−２〜１−ｎで共用できる。
図５は、Ｐｃｈ−トランジスタのゲートリーク電流を測定する場合の回路図である。
【００４５】
ゲートリーク電流を測定するためにスイッチングトランジスタ部１０に接続した測定素子１−１であるＰｃｈ−トランジスタ３２は、ドレイン、ソース及びバックゲートをスイッチングトランジスタ部１０のＰｃｈ−トランジスタ２−１、３−１のドレインに接続している。
【００４６】
そして、電流測定用端子及びキャンセル端子には電圧ＶＤＳを与え、Ｐｃｈ−トランジスタ２−１のゲートには、図１のデコーダ４により、Ｐｃｈ−トランジスタ３２のゲートリーク電流の測定時には０Ｖを、他の測定素子１−２〜１−ｎの測定時には電圧ＶＤＳを与える。Ｐｃｈ−トランジスタ３２のゲート端子には０Ｖを与えてオフ状態とする。
【００４７】
以上のように、スイッチングトランジスタ部１０にＰｃｈ−トランジスタ３２を接続して各端子に所定の電圧を印加することにより、Ｐｃｈ−トランジスタ３２のゲートリーク電流を正確に測定することができる。
【００４８】
なお、ゲート端子は、他のスイッチングトランジスタ部に接続する測定素子１−２〜１−ｎで共用できる。
図６は、Ｐｃｈ−トランジスタのソースまたはドレインとバックゲート間のジャンクションリーク電流を測定する場合の回路図である。
【００４９】
ジャンクションリーク電流を測定するためにスイッチングトランジスタ部１０に接続した測定素子１−１であるＰｃｈ−トランジスタ３３は、バックゲートをスイッチングトランジスタ部１０のＰｃｈ−トランジスタ２−１、３−１のドレインに接続している。
【００５０】
そして、電流測定用端子及びキャンセル端子には電圧ＶＤＳを与え、Ｐｃｈ−トランジスタ２−１のゲートには、図１のデコーダ４により、Ｐｃｈ−トランジスタ３３のジャンクションリーク電流の測定時には０Ｖを、他の測定素子１−２〜１−ｎの測定時には電圧ＶＤＳを与える。Ｐｃｈ−トランジスタ３３のソース／ドレイン端子には０Ｖを与える。
【００５１】
以上のように、スイッチングトランジスタ部１０にＰｃｈ−トランジスタ３３を接続して各端子に所定の電圧を印加することにより、Ｐｃｈ−トランジスタ３３のジャンクションリーク電流を正確に測定することができる。
【００５２】
なお、ドレイン端子は、他のスイッチングトランジスタ部に接続する測定素子１−２〜１−ｎで共用できる。
以上、素子のリーク電流を測定する場合について説明したが、回路のリーク電流を測定する際にも本実施の形態の半導体装置を適用できる。
【００５３】
図７は、インバータ回路のリーク電流（スタンバイ電流）を測定する場合の回路図である。
スタンバイ電流を測定するためにスイッチングトランジスタ部１０に接続したインバータ回路は、Ｐｃｈ−トランジスタ３４とＮｃｈ−トランジスタ３５とが直列に接続された構成であり、Ｐｃｈ−トランジスタ３４とＮｃｈ−トランジスタ３５のゲート端子は共有されている。また、Ｎｃｈ−トランジスタ３５のソースがグランド端子（０Ｖ）に接続されている。インバータ回路を構成するＰｃｈ−トランジスタ３４のソースは、スイッチングトランジスタ部１０のＰｃｈ−トランジスタ２−１、３−１のドレインに接続している。
【００５４】
そして、電流測定用端子及びキャンセル端子には電圧ＶＤＳを与え、Ｐｃｈ−トランジスタ２−１のゲートには、図１のデコーダ４により、インバータ回路のスタンバイ電流の測定時には０Ｖを、他のスイッチングトランジスタ部に接続された測定素子または回路の測定時には電圧ＶＤＳを与える。Ｐｃｈ−トランジスタ３４及びＮｃｈ−トランジスタ３５のゲート端子には電圧ＶＤＳまたは０Ｖを与えていずれか一方をオンする。これにより、一方のリーク電流を測定することができる。
【００５５】
ここでは、インバータ回路について説明したが、その他の回路でも同様にスタンバイ電流を測定することができる。
以上、図３〜図７までに示したように、本実施の形態の半導体装置によれば、様々な素子または回路のリーク電流を正確に測定することができる。
【００５６】
ところで、図１で示したようなＰｃｈ−トランジスタ２−１〜２−ｎ、３−１〜３−ｎとして例えば、３．３Ｖのゲート電圧で駆動するような高耐圧トランジスタを用いてもよい。
【００５７】
図８は、スイッチングトランジスタ部に高耐圧トランジスタを用いた例を示す図である。
スイッチングトランジスタ部１０ａに、高耐圧のＰｃｈ−トランジスタ２−１ａ、３−１ａを用いた場合、以下のようなメリットがある。（１）高耐圧のＰｃｈ−トランジスタ２−１ａ、３−１ａはゲートリーク電流がコアトランジスタ（例えば１．２Ｖのゲート電圧で駆動するトランジスタ）に対し数桁少ないため、ゲートリーク電流の影響を抑えられる。（２）Ｐｃｈ−トランジスタ２−１ａ、３−１ａのゲート端子に広い範囲の電圧を印加できる。そのため、Ｐｃｈ−トランジスタ２−１ａのオン抵抗またはオフ抵抗を、ある程度調整可能になる。例えば、コアトランジスタが１．２Ｖ用で、高耐圧のＰｃｈ−トランジスタ２−１ａ、３−１ａが３．３Ｖ用の場合には、電圧ＶＤＳ＝２．２Ｖ、グランド電圧ＶＧＮＤ＝１．０Ｖなどとして、Ｐｃｈ−トランジスタ２−１ａのゲートには０Ｖまたは３．３Ｖを与える。これにより、測定素子１−１のリーク電流を測定する場合、Ｐｃｈ−トランジスタ２−１ａのゲートソース間電圧Ｖｇｓ＝２．２Ｖとなり、オン抵抗を下げることができ、非測定時にはゲートソース間電圧Ｖｇｓ＝−１．１Ｖとなり、リーク電流をより流れにくくすることができる。
【００５８】
また、上記では、測定素子１−１〜１−ｎの微少なリーク電流を測定する場合について説明したが、測定素子１−１〜１−ｎのオン時の電流も測定するようにしてもよい。この場合、Ｐｃｈ−トランジスタ２−１〜２−ｎ、３−１〜３−ｎのトランジスタサイズを大きくしてオン抵抗を下げる必要がある。例えば、図３で示したような回路において、測定素子１−１であるＰｃｈ−トランジスタ３０のゲート端子に０Ｖを与えることでオン電流を測定し、電圧ＶＤＳを与えることでオフ電流を測定するようにできる。なお、オンまたはオフ電流を測定するいずれの場合にも、電流測定用端子に、測定対象以外の測定素子に流れる電流の影響はないことは同じである。
【００５９】
また、上記では、スイッチングトランジスタ部がＰｃｈ−トランジスタ２−１〜２−ｎ、３−１〜３−ｎで構成されている場合について説明したが、Ｎｃｈ−トランジスタを用いてもよい。
【００６０】
図９は、スイッチングトランジスタ部をＮｃｈ−トランジスタで構成した場合の半導体装置の一部を示す図である。
スイッチングトランジスタ部１０ｂは、Ｎｃｈ−トランジスタ２−１ｂ、３−１ｂにより構成されている。Ｎｃｈ−トランジスタ２−１ｂ、３−１ｂの一方の入出力端子（ドレイン）は互いに測定素子１−１に接続され、Ｎｃｈ−トランジスタ２−１ｂの他方の入出力端子（ソース）は電流測定用端子である。Ｎｃｈトランジスタ３−１ｂの他方の入出力端子（ソース）はキャンセル端子であり、電流測定用端子と同一の電圧を与える（例えば０Ｖ）。さらに、Ｎｃｈ−トランジスタ３−１ｂのソースは自身のバックゲート及びＮｃｈ−トランジスタ２−１ｂのバックゲートに接続している。
【００６１】
ところで、このバックゲートとして、同一チップ上で全て共通のＧＮＤとなるＰ型半導体基板を用いると、バックゲートの電位をキャンセル端子に印加する電圧で自由に変えられなくなる。そのため、Ｎｃｈ−トランジスタをスイッチングトランジスタ部１０ｂに用いる場合には、以下のようなトリプルウェル構造を適用する。
【００６２】
図１０は、Ｎｃｈ−トランジスタで構成されるスイッチングトランジスタ部の断面構成を示す図である。
領域４１ａが図９のＮｃｈ−トランジスタ２−１ｂ、領域４１ｂが図９のＮｃｈ−トランジスタ３−１ｂを示している。
【００６３】
Ｐ型半導体基板４２には、Ｎ型のウェル領域４３及びウェル領域４３中にＰ型のウェル領域（Ｎｃｈ−トランジスタ２−１ｂ、３−１ｂのバックゲート）４４が形成されており、さらにウェル領域４４の表面部分には、Ｎｃｈ−トランジスタ２−１ｂのソース領域４５、ドレイン領域４６及びＮｃｈ−トランジスタ３−１ｂのソース領域４７がＮ型不純物のドーピングにより形成されている。ドレイン領域４６は、２つのＮｃｈ−トランジスタ２−１ｂ、３−１ｂで共有される。Ｎｃｈ−トランジスタ２−１ｂのソース領域４５とドレイン領域４６の上には、両領域に跨るようにゲート酸化膜４８ａが形成されており、その上にはゲート電極４９ａが形成され、さらに側面酸化膜５０ａが形成されている。Ｎｃｈ−トランジスタ３−１ｂ側にも同様に、ゲート酸化膜４８ｂ、ゲート電極４９ｂ、側面酸化膜５０ｂが形成されている。なお、Ｐ型のウェル領域４４は、例えばトレンチに埋め込まれた絶縁物からなるウェル分離領域５１によって、図示しない他の領域と絶縁分離されている。電流測定用端子はソース領域４５に接続され、測定素子１−１はドレイン領域４６に接続されている。また、キャンセル端子はＮｃｈ−トランジスタ３−１ｂのソース領域４７及び、ソース領域４７と絶縁層５２により分離された部分のウェル領域４４に接続されている。このようなトリプルウェル構成とすることによって、バックゲートの電位をキャンセル端子に印加する電圧で変えることができる。
【００６４】
以下、図９、図１０を用いてスイッチングトランジスタ部１０ｂにＮｃｈ−トランジスタを用いた場合の動作を簡単に説明する。
例えば、電流測定用端子及びキャンセル端子に０Ｖ、Ｎ型のウェル領域４３に例えば１．２Ｖの電圧を印加する。また、測定素子１−１のリーク電流の測定時には、図１０のゲート電極４９ａに電圧ＶＤＳ（例えば１．２Ｖ）を印加してＮｃｈ−トランジスタ２−１ｂをオンし、ゲート電極４９ｂは０ＶとしてＮｃｈ−トランジスタ３−１ｂをオフする。このとき測定素子１−１からのリーク電流はドレイン領域４６から図示しないＮ型反転層を介してソース領域４５に流れ込み、電流測定用端子に流れる。そして電流測定用端子に接続される図示しない電流計にて測定される。Ｎｃｈ−トランジスタ２−１ｂのバックゲート（ウェル領域４４）、ソース領域４５、ドレイン領域４６の電位差は略０ＶとなりＰＮ接合部分のリーク電流は流れず、Ｎｃｈ−トランジスタ３−１ｂはオフでありドレイン領域４６とソース領域４７の電位差は略０Ｖであるのでオフ電流も流れない。
【００６５】
測定素子１−１の非測定時には、ゲート電極４９ａは０ＶとしＮｃｈ−トランジスタ２−１ｂをオフし、ゲート電極４９ｂには電圧ＶＤＳを印加してＮｃｈ−トランジスタ３−１ｂをオンする。このとき、ソース領域４５とドレイン領域４６間の電位差は略０Ｖであるから、測定素子１−１のリーク電流は電流測定用端子には流れず、ドレイン領域４６からゲート酸化膜４８ｂ下部のウェル領域４４界面に生成される図示しないＮ型反転領域を介してソース領域４７に流れ、キャンセル端子に流れる。また、ソース領域４５、ドレイン領域４６、バックゲート（ウェル領域４４）間の電位差は略０Ｖであるので、ＰＮ接合部分のリーク電流も流れない。また、電流測定用端子及びキャンセル端子を０Ｖとすると、ゲート電極４９ａには０Ｖが与えられるので、ゲートリーク電流も流れない。
【００６６】
このように、他の測定素子のリーク電流を測定している場合、測定素子１−１に接続したスイッチングトランジスタ部１０ｂからは電流測定用端子にリーク電流が流れず、測定結果に影響を与えず、正確な測定結果が得られるようになる。
【００６７】
なお、スイッチングトランジスタ部１０ｂにＮｃｈ−トランジスタ２−１ｂ、３−１ｂを適用した場合においても、図３〜図７のように様々な素子または回路が適用可能である。また、図８で示したように高耐圧のトランジスタを使用することも可能であるし、測定素子のオン電流を測定するためにトランジスタサイズを大きくすることも同様に可能である。
【図面の簡単な説明】
【００６８】
【図１】本実施の形態の半導体装置の回路構成を示す図である。
【図２】スイッチングトランジスタ部の断面構成を示す図である。
【図３】Ｐｃｈ−トランジスタのオフ時のソース−ドレイン間のリーク電流（オフ電流）を測定する場合の回路図である。
【図４】Ｎｃｈ−トランジスタのオフ電流を測定する場合の回路図である。
【図５】Ｐｃｈ−トランジスタのゲートリーク電流を測定する場合の回路図である。
【図６】Ｐｃｈ−トランジスタのソースまたはドレインとバックゲート間のジャンクションリーク電流を測定する場合の回路図である。
【図７】インバータ回路のリーク電流（スタンバイ電流）を測定する場合の回路図である。
【図８】スイッチングトランジスタ部に高耐圧トランジスタを用いた例を示す図である。
【図９】スイッチングトランジスタ部をＮｃｈ−トランジスタで構成した場合の半導体装置の一部を示す図である。
【図１０】Ｎｃｈ−トランジスタで構成されるスイッチングトランジスタ部の断面構成を示す図である。
【図１１】素子の特性を測定する従来の回路を示す図である。
【図１２】複数の素子のオン電流を測定する従来の回路を示す図である。
【図１３】個々の素子のリーク電流を個別に測定する従来の回路を示す図である。
【符号の説明】
【００６９】
１−１〜１−ｎ  測定素子
２−１〜２−ｎ、３−１〜３−ｎ  Ｐｃｈ−トランジスタ
４  デコーダ
５−１〜５−ｎ  インバータ
１０  スイッチングトランジスタ部
【図１】
2007109870.tif 000003
【図２】
2007109870.tif 000004
【図３】
2007109870.tif 000005
【図４】
2007109870.tif 000006
【図５】
2007109870.tif 000007
【図６】
2007109870.tif 000008
【図７】
2007109870.tif 000009
【図８】
2007109870.tif 000010
【図９】
2007109870.tif 000011
【図１０】
2007109870.tif 000012
【図１１】
2007109870.tif 000013
【図１２】
2007109870.tif 000014
【図１３】
2007109870.tif 000015