(57)【要約】【課題】回路構成を複雑にすることなく、非標準のコンポジット同期信号を用いた場合に垂直同期期間中に発振周波数が乱れる不具合を解消できるようにした「ＰＬＬ回路およびこれを用いたドットクロック発生回路」を提供する。【解決手段】ＰＬＬ回路の位相比較器２０２とローパスフィルタ２０３との間にアナログスイッチ１０を設け、映像の垂直同期期間中にはアナログスイッチ１０をオフとすることにより、垂直同期期間中に水平同期パルスの欠落が生じ、それによって位相比較器２０２に入力される基準信号ＨＤと比較信号ＨＤ’とに位相差が生じても、位相比較器２０２から出力される信号がローパスフィルタ２０３に供給されないようにして、不要な周波数補正動作が行われることを防止する。【選択図】        図１
2007288526.tif 000002
【特許請求の範囲】
【請求項１】
基準信号と比較信号との位相差を検出し、上記位相差に応じた制御電圧によって発振回路の発振周波数を制御するように成されたＰＬＬ回路において、
上記基準信号となる水平同期信号と上記比較信号となる水平同期信号との位相差を検出し、上記位相差に比例した信号を出力する位相比較器と、
上記位相比較器から出力される信号をもとに、上記発振回路の制御電圧を発生するローパスフィルタと、
上記位相比較器と上記発振回路との間に設けられ、映像の垂直同期期間中において上記制御電圧が上記発振回路に供給されることを遮断する遮断回路とを備えたことを特徴とするＰＬＬ回路。
【請求項２】
上記遮断回路は、上記垂直同期期間中にオフとなり、それ以外の期間中にオンとなるように成されたスイッチ回路であり、
上記垂直同期期間以外の期間にのみ上記位相比較器の出力信号を上記ローパスフィルタに供給するようにしたことを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
請求項２に記載のＰＬＬ回路と、
コンポジット同期信号から水平同期信号と垂直同期信号とを分離する同期分離回路と、
上記発振回路より出力される信号の周波数を所定の分周比で分周することによってドットクロックを発生する分周回路とを備え、
上記同期分離回路により分離された水平同期信号を上記基準信号として上記位相比較器に入力するとともに、上記同期分離回路により分離された垂直同期信号を上記スイッチ回路に制御用信号として入力するように成したことを特徴とするドットクロック発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路およびこれを用いたドットクロック発生回路に関するものである。
【背景技術】
【０００２】
図２に、テレビチューナを内蔵した画像処理装置の構成を示す。図２において、テレビチューナ１０２は、アンテナ１０１を介して放送波のテレビ信号を受信する。このテレビ信号はコンポジットビデオ信号であり、映像信号とコンポジット同期信号（水平同期信号および垂直同期信号）とが含まれている。ビデオキャプチャ１０３は、システムマイコン１０５からの指示に従って、テレビチューナ１０２から出力されるコンポジットビデオ信号をアナログ−デジタル変換してデジタル映像信号を得て、これをビデオＲＡＭ１０４に書き込む。
【０００３】
システムマイコン１０５は、画像処理装置全体の制御を行う。例えば、システムマイコン１０５は、描画ＩＣ１０７の動作タイミングの制御を行う。すなわち、システムマイコン１０５は、水晶発振子１０６で発生された基準周波数のクロック信号を固定の分周比で分周し、ドットクロックを発生して描画ＩＣ１０７に出力する。ドットクロックは、１水平期間中におけるデジタル映像信号のドット発生の基準タイミングとなるクロックである。描画ＩＣ１０７は、システムマイコン１０５から与えられるドットクロックに従ってビデオＲＡＭ１０４からデジタル映像信号を読み出し、これをデジタル−アナログ変換することによってアナログのコンポジットビデオ信号（あるいは、ＲＧＢ／Ｓｙｎｃ信号、ＹＣbＣr／Ｓｙｎｃ信号、ＹＣ分離信号形態の場合も含む）を再生する。
【０００４】
描画ＩＣ１０７にて再生されたコンポジットビデオ信号は、ＬＣＤ映像処理部１０８に供給される。ＬＣＤ映像処理部１０８は、アナログ映像信号処理、映像信号とコンポジット同期信号との分離処理、画質調整処理のほか、ＬＣＤ用ＲＧＢ映像信号の生成処理などを行う。ここで生成されたＬＣＤ用ＲＧＢ映像信号はＬＣＤ（Liquid Crystal Display）１１０に供給され、コンポジット同期信号はＬＣＤタイミングコントローラ１０９に供給される。
【０００５】
ＬＣＤタイミングコントローラ１０９は、水平同期信号と垂直同期信号との分離処理、ドットクロックの再生処理などを行い、再生したドットクロックをＬＣＤ１１０に供給する。ＬＣＤ１１０は、ＬＣＤタイミングコントローラ１０９から供給されるドットクロックに従って、ＬＣＤ映像処理部１０８から供給されるＬＣＤ用ＲＧＢ映像信号をもとに画像を画面表示する。ここで、ドットクロック（８ＭＨｚ）は、ＬＣＤタイミングコントローラ１０９内に備えられたＰＬＬ回路の原発振周波数（約１２ＭＨｚ）を分周することによって生成する。
【０００６】
図３は、ＰＬＬ回路を用いた従来のドットクロック発生回路（ＬＣＤタイミングコントローラ１０９）の構成を示す図である。図３において、同期分離回路２０１は、図２のＬＣＤ映像処理部１０８から供給されるコンポジット同期信号を水平同期信号ＨＤと垂直同期信号ＶＤとに分離する。
【０００７】
図４は、ＮＴＳＣ規格の標準的なコンポジット同期信号と、同期分離回路２０１によって生成される水平同期信号ＨＤとを示す図である。図４（ａ）がコンポジット同期信号を示し、図４（ｂ）が水平同期信号ＨＤを示している。図４（ａ）に示すように、コンポジット同期信号の垂直同期期間（垂直ブランキング期間）は、水平同期パルス（Ｈパルス）のほかに等価パルスおよびセパレーションパルスが含まれている。同期分離回路２０１は、これら各パルスの立下りに同期して立ち上がるようなパルスを水平同期信号ＨＤとして生成する。なお、等価パルスおよびセパレーションパルスの中に含まれている半周期のＨパルスは、所謂ハーフＨキラー機能によって無視される。
【０００８】
位相比較器２０２は、同期分離回路２０１から基準信号として供給される水平同期信号ＨＤ（以下、「基準信号ＨＤ」と記す）と、ＨＤ生成用分周回路２０５から比較信号として供給される水平同期信号ＨＤ’（以下、「比較信号ＨＤ’」と記す）との位相差を検出し、その位相差に比例した信号をローパスフィルタ２０３に出力する。ローパスフィルタ２０３は、位相比較器２０２から出力される信号の高周波成分を除去して、発振回路２０４の直流制御電圧を発生する。
【０００９】
発振回路２０４は、例えば可変容量ダイオードとコルピッツ発振回路とを備えた電圧制御発振器（ＶＣＯ）である。発振回路２０４は、ローパスフィルタ２０３から供給される直流制御電圧に比例した周波数で発振し、局部発振信号をＨＤ生成用分周回路２０５およびドットクロック生成用分周回路２０６に出力する。
【００１０】
ＨＤ生成用分周回路２０５は、発振回路２０４より出力される局部発振信号の周波数を指定された分周比で分周し、その結果を比較信号ＨＤ’として位相比較器２０２に供給する。また、ドットクロック生成用分周回路２０６は、発振回路２０４より出力される局部発振信号の周波数を固定の分周比で分周し、その結果をドットクロックとして図２のＬＣＤ１１０に出力する。例えば、発振回路２０４の出力周波数は１２ＭＨｚで、ドットクロック生成用分周回路２０６の出力周波数、すなわち、ドットクロックの周波数は８ＭＨｚである。
【００１１】
次に、上記のように構成された従来のＰＬＬ回路（同期分離回路２０１およびドットクロック生成用分周回路２０６を除いた部分）の動作を説明する。位相比較器２０２は、同期分離回路２０１から出力される基準信号ＨＤと、ＨＤ生成用分周回路２０５から出力される比較信号ＨＤ’との位相差を検出する。比較信号ＨＤ’の位相が基準信号ＨＤの位相より遅れると、その位相差に応じたパルス幅を有するＵＰ信号が位相比較器２０２から出力される。位相比較器２０２からＵｐ信号が出力されると、ローパスフィルタ２０３のコンデンサが自ら充電するように動作する。
【００１２】
このようにコンデンサが充電されると、ローパスフィルタ２０３より出力される直流制御電圧が上昇し、発振回路２０４の発振周波数は上昇する。そのため、発振回路２０４からＨＤ生成用分周回路２０５を介して位相比較器２０２に供給される比較信号ＨＤ’の周波数が上昇する。これにより、基準信号ＨＤの周波数よりも低かった比較信号ＨＤ’の周波数が、当該基準信号ＨＤの周波数に近づいていく。その結果、発振回路２０４より出力される局部発振信号の周波数は、基準信号ＨＤの周波数に比例した所望の周波数（１２ＭＨｚ）に近づいていく。
【００１３】
一方、比較信号ＨＤ’の位相が基準信号ＨＤの位相より進むと、その位相差に応じたパルス幅を有するＤｏｗｎ信号が位相比較器２０２から出力される。位相比較器２０２からＤｏｗｎ信号が出力されると、ローパスフィルタ２０３のコンデンサが自ら放電するように動作する。このようにコンデンサが放電されると、ローパスフィルタ２０３より出力される直流制御電圧が下降し、発振回路２０４の発振周波数は下降する。
【００１４】
そのため、発振回路２０４からＨＤ生成用分周回路２０５を介して位相比較器２０２に供給される比較信号ＨＤ’の周波数が下降する。これにより、基準信号ＨＤの周波数よりも高かった比較信号ＨＤ’の周波数が、当該基準信号ＨＤの周波数に近づいていく。その結果、発振回路２０４より出力される局部発振信号の周波数は、基準信号ＨＤの周波数に比例した所望の周波数に近づいていく。
【００１５】
このように、ＰＬＬ回路は、比較信号ＨＤ’の周波数が基準信号ＨＤの周波数より高くても低くても、最終的には、比較信号ＨＤ’の周波数が基準信号ＨＤの周波数に近づくように動作し、それによって発振回路２０４の発振周波数は一定周波数にロックされる。このロック状態のときに、比較信号ＨＤ’の位相と基準信号ＨＤの位相とが同期しており、位相比較器２０２の出力はハイインピーダンス状態となる。このとき、発振回路２０４に印加される直流制御電圧も一定となる。
【００１６】
図４（ａ）に示したようなＮＴＳＣ規格通りのコンポジット同期信号を処理する普通のシステムでは、水平同期信号ＨＤは図４（ｂ）のように正しいパルス間隔で分離することができる。したがって、これを基準信号ＨＤとして比較信号ＨＤ’と位相比較することによって生成する発振周波数およびこれを分周して生成するドットクロックは、安定したものとなる。
【００１７】
ところが、図４（ａ）に示すようなコンポジット同期信号は非常に複雑なものであり、これを正確に生成するためには、それ相応の回路を作らなければならず、製造コストも大きくなる。そのため、信号の作りやすさという観点から、図５（ａ）に示すような「ＮＴＳＣもどき」の非標準的なコンポジット同期信号を生成するようにしたシステムが作られることもある。このような非標準のコンポジット同期信号から生成される水平同期信号ＨＤは、図５（ｂ）のようなものとなる。
【００１８】
図５（ｂ）に示すように、非標準のコンポジット同期信号から水平同期信号ＨＤを生成すると、垂直同期期間のところで本来必要なＨＤパルスが１つ欠けてしまい、異常となる。このような異常が発生すると、位相比較器２０２に入力される基準信号ＨＤがなくなることにより、位相比較器２０２は比較信号ＨＤ’との間に位相差が生じたと判断し、ＰＬＬ回路は再びアンロック状態となる。これにより、発振周波数が不必要に変更されてしまい、ドットクロックのジッタが発生してしまう。
【００１９】
通常、位相比較器２０２はトライステート出力で、ＰＬＬ回路がロック状態（安定引き込み状態）にあるときは、位相比較器２０２の出力波形は図６（ａ）のようになる。このとき、ローパスフィルタ２０３の出力波形には多少リップルが含まれるものの、一定直流電圧であり、発振回路２０４の可変容量ダイオードへの印加電圧も一定となる。これにより、ＰＬＬ回路の発振周波数も、図６（ｃ）の「正常期間」で示されるように一定となる。
【００２０】
これに対して、図５（ｂ）のように垂直同期期間のところで本来必要なＨＤパルスが１つ欠けると、図６（ｂ）の符号Ａで示すように位相が狂い、位相比較器２０２において比較異常が生じてしまう。この場合、図６（ｂ）の符号Ｂで示すように、ＰＬＬ回路は位相の狂いを必死に修正しようとする。これにより、図６（ｃ）に示すようにＰＬＬ回路の発振周波数が不必要に変更されてしまい、ドットクロックのジッタが発生してしまう。
【００２１】
ドットクロックのジッタは、当該ドットクロックに従ってＬＣＤ１１０のドライバを高速にスキャンしたときに放射ノイズとして現れる。例えば、図２の画像表示装置が車載システムとして実装される場合、ＬＣＤ１１０の近くにアンテナ１０１が配置されることが多くなる。この場合、ＬＣＤ１１０で生じた放射ノイズがアンテナ１０１に混入し、ビデオキャプチャ１０３におけるキャプチャ映像にノイズとなって取り込まれてしまう。
【００２２】
なお、ドットクロックのジッタは、ＬＣＤ映像処理部１０８により生成されたコンポジット同期信号（以下、「描画の同期信号」という）の垂直同期期間中に発生するものである。よって、ビデオキャプチャ１０３により取り込まれるコンポジット同期信号（以下、「キャプチャの同期信号」という）と描画の同期信号とが正確に同期していれば、キャプチャの同期信号の垂直同期期間中にノイズ期間が入るので、ＬＣＤ１１０の画面上で目に見える実害が発生することはない。
【００２３】
しかしながら、図２のように構成された車載システムでは、実際にはキャプチャの同期信号と描画の同期信号とが非同期となっている。そのため、ドットクロックのジッタが、ＬＣＤ１１０の画面上で目に見える映像ノイズとして現れてしまい、画質が劣化してしまうという問題があった。また、例えばナビゲーション画像とテレビ画像とを２画面に分けて表示する場合などにも、ドットクロックのジッタに起因するノイズはキャプチャの同期信号の垂直同期期間中に入らなく、大きく画質を損ねることになってしまう。
【００２４】
なお、入力映像信号をデジタル画像情報として記憶手段にいったん記憶させ、それを読み出すときに使用する同期信号と、表示手段に映像を表示する際に使用する同期信号とを同期させることによって、美しい映像を表示できるようにした画像表示装置が提供されている（例えば、特許文献１参照）。しかしながら、この特許文献１に記載の技術では、映像信号の読み出しクロックをもとに表示用の同期信号を生成する回路を設ける必要があり、回路構成が複雑になってしまうという問題があった。
【特許文献１】特開２００１−３４３９６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
本発明は、このような問題を解決するために成されたものであり、回路構成を複雑にすることなく、非標準のコンポジット同期信号を用いた場合に垂直同期期間の付近でＰＬＬの発振周波数が乱れる不具合を解消できるようにすることを目的とする。
【課題を解決するための手段】
【００２６】
上記した課題を解決するために、本発明では、ＰＬＬ回路の位相比較器と発振回路との間に遮断回路を設け、映像の垂直同期期間中には発振回路に制御電圧が供給されないようにしている。
【発明の効果】
【００２７】
上記のように構成した本発明によれば、非標準のコンポジット同期信号を用いた場合に、垂直同期期間中に水平同期パルスの欠落が生じ、それによって位相比較器に入力される基準信号としての水平同期信号と比較信号としての水平同期信号とに位相差が生じても、その位相差に応じた制御電圧が発振回路に供給されることがなくなる。そのため、ロック状態が維持され、不要な周波数補正動作が行われることがなくなる。これにより、ドットクロックのジッタの発生を回避することができ、ＰＬＬの発振周波数が乱れる不具合を解消することができる。しかも、簡単な遮断回路を追加するだけの簡単な回路構成でこれを実現することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるＰＬＬ回路およびこれを用いたドットクロック発生回路の構成例を示す図である。なお、この図１において、図３に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。図１に示すドットクロック発生回路は、例えば、図２に示す車載システムのＬＣＤタイミングコントローラ１０９として実装される。
【００２９】
図１に示すように、本実施形態のドットクロック発生回路は、位相比較器２０２とローパスフィルタ２０３との間にＣＭＯＳ（Complementary Metal Oxide Semiconductor）のアナログスイッチ１０（本発明の遮断回路およびスイッチ回路に相当する）を備えている。
【００３０】
アナログスイッチ１０は、同期分離回路２０１により分離された垂直同期信号ＶＤを制御用信号として入力し、ＬＣＤ１１０に表示する映像の垂直同期期間中にはオフとなり、それ以外の期間中にはオンとなるように成されている。これにより、垂直同期期間以外の期間にのみ、位相比較器２０２の出力信号がローパスフィルタ２０３に供給されるようになっている。
【００３１】
次に、上記のように構成された本実施形態によるＰＬＬ回路（同期分離回路２０１およびドットクロック生成用分周回路２０６を除いた部分）の動作を説明する。位相比較器２０２は、同期分離回路２０１から入力される基準信号ＨＤと、ＨＤ生成用分周回路２０５から入力される比較信号ＨＤ’との位相差を検出する。比較信号ＨＤ’の位相が基準信号ＨＤの位相より遅れると、その位相差に応じたパルス幅を有するＵＰ信号が位相比較器２０２から出力される。
【００３２】
このとき、図２のＬＣＤ映像処理部１０８から同期分離回路２０１に入力されるコンポジット同期信号（描画の同期信号）の垂直同期期間中でなければ、アナログスイッチ１０はオンとなっている。これにより、位相比較器２０２から出力されたＵｐ信号は、ローパスフィルタ２０３に入力される。ローパスフィルタ２０３にＵｐ信号が入力されると、ローパスフィルタ２０３のコンデンサが自ら充電するように動作する。
【００３３】
このようにコンデンサが充電されると、ローパスフィルタ２０３より出力される直流制御電圧が上昇し、発振回路２０４の発振周波数は上昇する。そのため、発振回路２０４からＨＤ生成用分周回路２０５を介して位相比較器２０２に供給される比較信号ＨＤ’の周波数が上昇する。これにより、基準信号ＨＤの周波数よりも低かった比較信号ＨＤ’の周波数が、当該基準信号ＨＤの周波数に近づいていく。その結果、発振回路２０４より出力される局部発振信号の周波数は、基準信号ＨＤの周波数に比例した所望の周波数に近づいていく。
【００３４】
ただし、描画の同期信号の垂直同期期間中である場合は、同期分離回路２０１からアナログスイッチ１０に入力される垂直同期信号ＶＤによってアナログスイッチ１０はオフとされる。これにより、位相比較器２０２から出力されたＵｐ信号がローパスフィルタ２０３に入力されることはない。よって、たとえ図５のようにＨＤパルスが欠落して基準信号ＨＤと比較信号ＨＤ’との間に位相差が生じていても、ローパスフィルタ２０３のコンデンサの充電は行われず、発振周波数の補正動作は行われない。
【００３５】
一方、比較信号ＨＤ’の位相が基準信号ＨＤの位相より進むと、その位相差に応じたパルス幅を有するＤｏｗｎ信号が位相比較器２０２から出力される。このとき、描画の同期信号の垂直同期期間中でなければ、アナログスイッチ１０はオンとなっている。これにより、位相比較器２０２から出力されたＤｏｗｎ信号は、ローパスフィルタ２０３に入力される。ローパスフィルタ２０３にＤｏｗｎ信号が入力されると、ローパスフィルタ２０３のコンデンサが自ら放電するように動作する。
【００３６】
このようにコンデンサが放電されると、ローパスフィルタ２０３より出力される直流制御電圧が下降し、発振回路２０４の発振周波数は下降する。そのため、発振回路２０４からＨＤ生成用分周回路２０５を介して位相比較器２０２に供給される比較信号ＨＤ’の周波数が下降する。これにより、基準信号ＨＤの周波数よりも高かった比較信号ＨＤ’の周波数が、当該基準信号ＨＤの周波数に近づいていく。その結果、発振回路２０４より出力される局部発振信号の周波数は、基準信号ＨＤの周波数に比例した所望の周波数に近づいていく。
【００３７】
ただし、描画の同期信号の垂直同期期間中である場合は、同期分離回路２０１からアナログスイッチ１０に入力される垂直同期信号ＶＤによってアナログスイッチ１０はオフとされる。これにより、位相比較器２０２から出力されたＤｏｗｎ信号がローパスフィルタ２０３に入力されることはない。よって、たとえ図５のようにＨＤパルスが欠落して基準信号ＨＤと比較信号ＨＤ’との間に位相差が生じていても、ローパスフィルタ２０３のコンデンサの放電は行われず、発振周波数の補正動作は行われない。
【００３８】
以上のように、本実施形態のＰＬＬ回路は、描画の同期信号の垂直同期期間以外の期間においては、比較信号ＨＤ’の周波数が基準信号ＨＤの周波数より高くても低くても、最終的には、比較信号ＨＤ’の周波数が基準信号ＨＤの周波数に近づくように動作し、それによって発振回路２０４の発振周波数は一定周波数にロックされる。このロック状態のときに、比較信号ＨＤ’の位相と基準信号ＨＤの位相とが同期しており、位相比較器２０２の出力はハイインピーダンス状態となる。
【００３９】
このようにしてＰＬＬがロック状態になった後、描画の同期信号の垂直同期期間に入ったときに、非標準のコンポジット同期信号を用いているがために水平同期パルスの欠落が生じたとする。この場合でも、垂直同期信号ＶＤによってアナログスイッチ１０がオフとされるので、位相比較器２０２から出力される信号がローパスフィルタ２０３に供給されることがない。そのため、位相比較器２０２の出力がハイインピーダンス状態であるときと等価な状態となる。
【００４０】
これにより、垂直同期期間付近における不要な周波数補正動作が行われなくなり、不要な周波数偏移をなくすことができる。したがって、ドットクロックのジッタの発生を回避することができ、ＰＬＬの発振周波数が乱れる不具合を解消することができる。しかも、このようなドットクロックのジッタの発生回避を、アナログスイッチ１０という簡単な回路を追加するだけで実現することができる。
【００４１】
なお、上記実施形態では、本発明による遮断回路の一例としてＣＭＯＳのアナログスイッチ１０を挙げているが、これに限定されない。例えば、ＦＥＴ（Field-Effect Transistor）スイッチでも良い。
【００４２】
また、上記実施形態では、アナログスイッチ１０を位相比較器２０２とローパスフィルタ２０３との間に設けているが、ローパスフィルタ２０３と発振回路２０４との間に設けても良い。なお、位相比較器２０２とローパスフィルタ２０３との間にアナログスイッチ１０を設けると、ローパスフィルタ２０３のコンデンサに対する不要な充放電動作も回避できるので、より好ましい。
【００４３】
また、本実施形態によるドットクロック発生回路は、ＬＣＤ１１０とアンテナ１０１とが近くに位置する車載システムに用いて好適であるが、車載システム以外にも適用することが可能である。例えば、家庭用の画像表示装置であっても、アンテナが近くに配置されるようなシステムの場合には、本実施形態のドットクロック発生回路を用いると好適である。
【００４４】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００４５】
本発明のＰＬＬ回路およびこれを用いたドットクロック発生回路は、映像信号の表示を行うシステムに有用である。特に、映像信号をキャプチャするときの同期信号と映像信号を表示するときの同期信号との間で同期がとれていないシステムに有用である。
【図面の簡単な説明】
【００４６】
【図１】本実施形態によるＰＬＬ回路およびこれを用いたドットクロック発生回路の構成例を示す図である。
【図２】本実施形態のドットクロック発生回路が適用されるテレビチューナ内蔵の車載システムの構成例を示す図である。
【図３】ＰＬＬ回路を利用した従来のドットクロック発生回路の構成を示す図である。
【図４】ＮＴＳＣ規格の標準的なコンポジット同期信号およびこれから生成される水平同期信号を示す図である。
【図５】非標準のコンポジット同期信号およびこれから生成される水平同期信号を示す図である。
【図６】位相比較器の出力波形とこれに基づき生成される発振周波数を示す図である。
【符号の説明】
【００４７】
１０  アナログスイッチ
２０１  同期分離回路
２０２  位相比較器
２０３  ローパスフィルタ
２０４  発振回路
２０５  ＨＤ生成用分周回路
２０６  ドットクロック生成用分周回路
【図１】
2007288526.tif 000003
【図２】
2007288526.tif 000004
【図３】
2007288526.tif 000005
【図４】
2007288526.tif 000006
【図５】
2007288526.tif 000007
【図６】
2007288526.tif 000008