(57)【要約】【課題】電源ＯＦＦシーケンス時に、ゲートドライバ２及びソースドライバ３に供給されている電源部４には、過大な負荷かがかかることになり、強いては過電流現象を引き起こし、ＬＳＩのラッチアップ等を引き起こす原因となっていた。【解決手段】液晶表示パネルのゲートを駆動するゲートドライバにおいて、液晶表示パネルの外部装置から電源をＯＦＦする信号が入力されると、前記液晶表示パネルのゲート線を順次にＯＮレベルにし、前記ゲート線を全てＯＮレベルにした後、各ゲート線をＯＮレベルの状態にホールドする制御を行う。【選択図】図２
2007127997.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルのゲートを駆動するゲートドライバにおいて、
液晶表示パネルの外部装置から電源をＯＦＦする信号が入力されると、前記液晶表示パネルのゲート線を順次にＯＮレベルにし、前記ゲート線を全てＯＮレベルにした後、次の少なくとも１垂直期間、各ゲート線をＯＮレベルの状態にホールドする制御を行う制御手段を含むゲートドライバ。
【請求項２】
前記液晶表示パネルの複数のゲート線の各ゲート線に接続され、水平同期信号に同期して順次シフトしていくシフトパルスを出力するシフトレジスタと、
通常動作時は前記シフトパルスを出力し、前記液晶表示パネルの外部装置から前記電源をＯＦＦする信号が入力されたときには、ゲート線の各線を順次にＯＮレベルにする信号を出力する順次ＯＮ制御部と、
を含むことを特徴とする請求項1に記載のゲートドライバ。
【請求項３】
前記順次ＯＮ制御部は、前記電源をＯＦＦする信号が入力されると少なくとも１垂直期間アクティブになるゲートＯＮ信号が入力され、該ゲートＯＮ信号がアクティブになった後に、垂直同期信号がアクティブになると、前記シフトレジスタからのシフト信号に同期してゲート線を順次にＯＮレベルにし、全てのゲート線がＯＮレベルになってから、該ＯＮレベル状態を次の少なくとも１垂直期間の間ホールドすることを特徴とする請求項２に記載のゲートドライバ。
【請求項４】
請求項２または請求項３に記載のゲートドライバであって、
前記順次ＯＮ制御部は、前記電源をＯＦＦする信号が入力されたときに少なくとも１垂直期間アクティブになるゲートＯＮ信号がデータ端子に入力され、前記シフトレジスタからのシフトパルスがクロック端子に入力され、シフトパルスをクロックとしてゲートＯＮ信号を出力するＤフリップフロップと、
前記Ｄフリップフロップから出力された信号と、前記シフトパルスとの何れを出力するかを前記ゲートＯＮ信号によって切り替えるマルチプレクサと、
を含む順次ON遅延発生部を、ゲート線の各段に対応して有するゲートドライバ。
【請求項５】
請求項１から請求項４に何れか記載のゲートドライバであって、
前記電源をＯＦＦする信号が入力されたときには、ゲート線を順次にＯＮレベルにする間隔を、通常動作時よりも大きくする遅延手段を含むゲートドライバ。
【請求項６】
請求項１から請求項5に記載のゲートドライバであって、
液晶表示パネルのゲート線を順次にゲートＯＮレベルにするタイミングの設定値を記憶する遅延幅記憶部と、
垂直同期信号がアクティブになると、前記遅延幅記憶部の設定値をもとに、動作基準となる外部クロックに同期してカウントを行い、カウントが一定の値になるとパルスを出力する遅延カウンタと、
前記液晶表示パネルのゲート線が順次ＯＮになり、全ての前記ゲート線をＯＮレベルにホールドするための延長ゲートＯＮ信号を生成し、該延長ゲートＯＮ信号をアクティブ状態に保つ期間を制御するゲートＯＮ制御部と、
前記延長ゲートＯＮ信号の状態によって水平同期信号あるいは前記遅延カウンタからのパルスのどちらか一方を選択し出力するマルチプレクサと、
前記液晶表示パネルのゲート線の数をビット数とする入力データを前記マルチプレクサからの出力信号に同期して順次シフトしていくシフトパルスを生成するシフトレジスタと、
通常動作では前記シフト信号を出力し、前記延長ゲートＯＮ信号がアクティブになると、前記液晶表示パネルの全素子から順次に電荷を抜くためにゲート線のレベルの元となる信号を生成し出力する順次ＯＮ制御部と、
前記電源へ電源ＯＦＦするためのパルスである電源ＯＦＦ信号を出力する電源ＯＦＦ制御部と、
を含むことを特徴とするゲートドライバ。
【請求項７】
前記遅延カウンタは、前記遅延幅記憶部の設定値を初期値として、動作基準となるクロックに同期してダウンカウントを行い、該ダウンカウントが０になるとパルスを出力することを特徴とする請求項６に記載のゲートドライバ。
【請求項８】
前記遅延カウンタは、０を初期値として、動作基準となるクロックに同期してアップカウントを行い、該アップカウントが前記遅延幅記憶部の設定値と同じになるとパルスを出力することを特徴とする請求項６記載のゲートドライバ。
【請求項９】
前記クロックは、水平同期信号であること特徴とする請求項７あるいは請求項８に記載のゲートドライバ。
【請求項１０】
前記クロックは、水平同期信号よりも周波数が高いことを特徴とする請求項７あるいは請求項８に記載のゲートドライバ。
【請求項１１】
前記ゲートＯＮ制御部は、前記電源をＯＦＦする信号が入力されると少なくとも１垂直期間アクティブになるゲートＯＮ信号が入力され、該ゲートＯＮ信号がアクティブになると、前記順次ＯＮ制御部から出力されるゲート線が全てＯＮレベルになるまでの垂直期間を繰り返す期間と、さらに全てＯＮレベルになってから次の少なくとも１垂直期間中、前記延長ゲートＯＮ信号がアクティブ状態を保持することを特徴とする請求項６から請求項１０のいずれかに記載のゲートドライバ。
【請求項１２】
前記順次ＯＮ制御部は、前記延長ゲートＯＮ信号がアクティブになった後に、垂直同期信号がアクティブになると、前記シフトレジスタからのシフト信号に同期して出力するゲート線を順次にＯＮレベルとし、全てのゲート線がＯＮレベルになってから、次の少なくとも１垂直期間まで全てのゲート線のＯＮレベルをホールドすることを特徴とする請求項１１に記載のゲートドライバ。
【請求項１３】
前記電源ＯＦＦ制御部は、入力された延長ゲートＯＮ信号がアクティブから非アクティブに変化すると、電源ＯＦＦ信号を出力することを特徴とする請求項１２に記載のゲートドライバ。
【請求項１４】
前記電源ＯＦＦ信号は、少なくとも１水平期間の幅をもつであることを特徴とする請求項１３に記載のゲートドライバ。
【請求項１５】
請求項１から請求項１４のいずれかに記載のゲートドライバを備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置のゲートドライバ、及び、それを用いた液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示パネルは、電子機器、一般電化製品、パーソナルコンピュータなどあらゆる商品に搭載されるようになった。液晶の駆動方式は、低消費電力かつコストの低減の実現により、ＴＦＴ駆動を中心とするアクティブマトリックス型液晶表示が主流になっている。
アクティブマトリックス型液晶表示装置においては、表示パネル駆動用電源をＯＦＦする信号が液晶表示パネルの外部装置から入力されると、液晶表示パネルに残る残像を速やかに消去し、表示品位の向上を図るとともに、残像に伴う異常な電圧印加による液晶の劣化を防止することを目的に、少なくとも1垂直期間にゲートドライバ出力を全てのゲート線上のアクティブ素子がいったん同時にＯＮとなるようにし、それと同時にソースドライバからは、液晶表示パネルの表示が全面ＯＦＦするよう映像信号を出力し、全てのアクティブ素子から電荷を抜いた（以下、電源ＯＦＦシーケンス）後に、電源をＯＦＦすることで、残像が残らないよう駆動を行っていた。ここで、液晶表示パネルの外部装置とは、液晶表示パネルを組み込んでいる電子機器や家電機器に搭載されているＣＰＵや制御装置を言う。また、液晶表示パネルの電源をＯＦＦするというときは、主に外部装置から液晶表示装置に電源供給を止めるコマンド（以下、電源ＯＦＦ命令コマンド）を与えることをいい、直ちに液晶表示パネルへのすべての電力供給を遮断するようなことを言うのではない。
【０００３】
この駆動方式を持つ従来の液晶表示装置の基本構成について、図１を用いて説明する。従来の液晶表示装置は、画像を表示するためのＴＦＴ型の液晶表示パネル１と、液晶表示パネル１内で選択しているラインのＴＦＴ素子をスイッチングするＯＮレベル信号とＯＦＦレベル信号とを出力するゲートドライバ２と、液晶表示パネル１に表示データに応じた電圧を出力するソースドライバ３と、ゲートドライバ２とソースドライバ３を動作させるための電圧生成を行なう電源部４と、ゲートドライバ２とソースドライバ３と電源部４への制御信号を生成するタイミングコントローラ５と、装置外部とのデータのやり取りを行なうホスト部６とを備えて構成される。
【０００４】
液晶表示パネル１は、複数の画素がｍ行ｎ列のマトリクス状に配置されていて、ゲート線がｍ本（ｍは、１以上の整数）、ソース線がｎ本（ｎは、１以上の整数）あり、それぞれの線が互いに直交している。
【０００５】
ゲートドライバ２は、入力が入力画像データに対する水平同期信号と垂直同期信号、出力が液晶表示パネルのゲート線と接続している。第1段目のＤタイプフリップフロップの入力データとして垂直同期信号が接続され、水平同期信号の立ち上がりエッジと同期して次段のＤタイプフリップフロップへ入力データをシフトしていく。
【０００６】
ここで、従来のゲートドライバ２の基本構成を図１１に示す。従来のゲートドライバ２は、シフトレジスタ２１と、レベルシフタ２３と、出力バッファ２９で構成されている。シフトレジスタ２１、レベルシフタ２３および出力バッファ２９（２９１〜２９ｍ）は、共にｍ段構成である。
【０００７】
シフトレジスタ２１は、ｍビットのデータを順次シフトしていく一般的なレジスタであり、主にｍ段のＤタイプフリップフロップで構成されている。
【０００８】
レベルシフタ２３は、入力信号を液晶表示パネル１のＴＦＴ素子のゲートを駆動できる電圧レベルに変換してから出力する一般的な回路である。
【０００９】
次に、上記に記載されている従来のゲートドライバ２の動作について説明を行う。シフトレジスタ２１の1段目に垂直同期信号が走査開始信号として供給され、シフトレジスタ２１を構成している各段のＤタイプフリップフロップ（図示せず）のクロック端子に水平同期信号がクロック信号として供給され、１垂直同期信号毎に、１水平期間に順次遅延されたパルスが各段の出力端子よりレベルシフタ２３の各段へ信号ＳＨ１〜ＳＨｍとして出力される。ＳＨ１〜ＳＨｍとゲートＯＮ信号を、レベルシフタ２３が液晶表示パネル１のＴＦＴ素子のゲートを駆動できる電圧レベルに変換して、それぞれＬ１〜ＬｍとゲートをＯＮＬ信号として、出力バッファ２９へ出力する。ここで、ゲートＯＮ信号は、電源ＯＦＦシーケンス時に、液晶表示パネル１を全面ＯＦＦさせるために、ＴＦＴのゲートをＯＮするためのＨｉｇｈアクティブ信号であり、タイミングコントローラ５から出力されるものである。出力バッファ２９は、各段に２入力のＯＲゲート２９１〜２９ｍが設けられており、ＯＲゲート２９１〜２９ｍの入力の１つは、レベルシフタ２３の各段の出力L１〜Lｍがそれぞれ接続され、もう１つの入力にはゲートＯＮＬ信号が接続されている。これらのＯＲゲートの出力は、ゲートドライバ２の出力Ｇ１〜Ｇｍとなる。
【００１０】
このような構成を有する従来のゲートドライバ２の動作を、図１２を用いて説明する。通常動作時、ゲートＯＮ信号がＬｏｗレベルのため、出力バッファ２９からの出力Ｇ１〜Ｇｍは、ｍ本のゲート線を順次にＯＮレベルにするレベルシフタ２３からの出力Ｌ１〜Ｌｍがそのまま出力される。これが通常の液晶表示パネル１のゲート駆動信号となる。その一方、ゲートＯＮ信号がＨｉｇｈレベルになると、ＯＲゲート２９１〜２９ｍの出力Ｇ１〜Ｇｍは全てＯＮレベルになる。
【００１１】
ソースドライバ３は、入力が水平同期信号、ソースＯＦＦ信号および表示データであり、出力が液晶表示パネルのソース線と接続している。通常動作時にソースドライバ３は、水平同期信号に同期して、ＲＧＢごとの単色の表示データを取り込み、液晶表示パネル１の1行分ごとの表示データを出力する。ソースＯＦＦ信号は、電源ＯＦＦシーケンス時に、ソースをＯＦＦレベルにするための信号である。電源ＯＦＦシーケンス時に、ソースドライバ３は、ソースＯＦＦ信号にＯＦＦレベルが入力され、液晶表示パネル１の共通電極と同相かつ同電圧レベルの矩形波が出力され、液晶表示パネル１が液晶素子に蓄えられている電荷を抜きとり、全面ＯＦＦ状態にする。
【００１２】
電源部４は、液晶表示装置全体の主電源から、液晶表示パネル１を駆動させるために必要なゲートドライバ用電源電圧とソースドライバ用電源電圧を生成し、それぞれの電源電圧がゲートドライバ２とソースドライバ３へ供給するものである。電源部４の電源ＯＮ信号がアクティブの時に、電源供給がＯＮされる。また、電源ＯＦＦ信号がアクティブになると、液晶表示装置の内部の全てが電源ＯＦＦする。ただし、電源ＯＦＦ信号と電源ＯＮ信号とが共にアクティブになっても、電源ＯＦＦ信号が優先される。
【００１３】
タイミングコントローラ５は、液晶表示装置の主な制御をおこなう制御装置であり、電源部４への制御信号の生成や、ゲートドライバ２とソースドライバ３への制御信号の生成を行う。通常動作時、電源ＯＮ信号がアクティブとなる。これによって、電源部５から電源電圧を液晶表示装置の内部回路に供給する。電源ＯＦＦ操作が行われると、ホスト部６からの電源ＯＦＦ命令信号がアクティブになり、さらにその次に垂直同期信号がアクティブになると、次の垂直期間と同期して、ゲートＯＮ信号とソースＯＦＦ信号をＨｉｇｈレベル（アクティブ）にして、さらに次の１垂直期間中までその状態をホールドした後、ゲートＯＮ信号とソースＯＦＦ信号をＬｏｗレベル（非アクティブ）にする。これと同時に、電源ＯＦＦ信号はアクティブになる。
【００１４】
ホスト部６は、液晶駆動装置の外部装置によって様々なコマンドが書き込まれ、表示装置内部の他の回路へ指示をかける回路である。そのコマンドのうちの１つが電源ＯＦＦ命令コマンドである。コマンドは、その外部装置から出力される外部データバスとライトイネーブル信号によって書き込まれるが、必要に応じてチップセレクト信号（図示せず）を加える。
【００１５】
以上の構成によれば、従来の液晶表示装置は、液晶表示装置の外部装置から電源ＯＦＦ操作が行われると、全てのゲート線をＯＮレベル、全てのソース線をＯＦＦレベルにして、液晶表示パネル１を全面ＯＦＦ状態にする電源ＯＦＦシーケンスを行なう。
【００１６】
電源ＯＦＦシーケンスになると、タイミングコントローラ５から出力されるゲートＯＮ信号とソースＯＦＦ信号を１垂直期間以上の一定期間、共にアクティブ（Ｈｉｇｈレベル）状態にして、ゲートドライバ３では図１２の波形図のようにゲート線Ｇ１〜Ｇｍの全てがシフトレジスタ２１からの出力とは無関係に全てＯＮレベルを保持し続け、またソース線もこのＨｉｇｈレベルを１垂直期間以上保持し続けた後、タイミングコントローラ５から電源ＯＦＦ信号がアクティブになり、電源部４からの電源供給がＯＦＦし、液晶表示パネルをＯＦＦする電圧レベルを全ゲート線に与え、液晶表示パネル１をＯＦＦする。
【００１７】
図１３は、ゲートドライバ２とソースドライバ３とを接続している液晶表示パネル１の内部の構成を示したものである。液晶表示パネル１の各画素にはアクティブ素子として薄膜トランジスタ（以下、ＴＦＴ）１１が設けられている。各ＴＦＴ１１のゲート部は、対応するゲート線Ｇ１〜Ｇｍに接続され、ゲート線Ｇ１〜Ｇｍのそれぞれには配線寄生容量１２が伴っている。その一方、各ＴＦＴ１１のソース部は、対応するソース線Ｓ１〜Ｓｎに接続され、ソース線Ｓ１〜Ｓｎのそれぞれには配線寄生容量１３が伴っている。また、各ＴＦＴ１１のドレイン部は、各画素の液晶容量１４の一方の電極として共通電極に接続している。共通電極は、液晶表示パネル１の他方の基板上に画素全体に対して共通に設けられている。
【００１８】
従来の液晶駆動技術として、特開平１０−２１４０６７号公報（特許文献１）がある。この技術も同様に電源ＯＦＦ操作時に、液晶表示パネルの残像現象を消去するため、液晶表示パネルの全ゲート線に、全てのゲート線上のＴＦＴ１１を同時にＯＮするような電圧を印加し、その後に装置の電源をＯＦＦする技術が記載されている。
【特許文献１】特開平１０−２１４０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
図１３に示す液晶表示パネルのゲート線の配線寄生容量１２と、ソース線の配線寄生容量１３と、液晶素子の液晶容量１４、との全てが電源部４の負荷となり、電源ＯＦＦ動作時にそれらの容量に向かって同時に充電する必要がある。そのため、アクティブマトリックス型液晶表示装置の電源ＯＦＦ時に、全てのゲート線上のＴＦＴ１１を同時にＯＮさせて、ソースドライバ３より液晶パネル全面の画素をＯＦＦする映像信号を出力させる時、その瞬間にゲートドライバ２及びソースドライバ３に供給されている電源部４には、過大な負荷かがかかることになり、強いては過電流現象を引き起こし、ＬＳＩのラッチアップ等を引き起こす原因となっていた。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、請求項１にかかわるゲートドライバは、液晶表示パネルのゲートを駆動するゲートドライバにおいて、液晶表示パネルを駆動するための外部装置から電源をＯＦＦする信号が入力される、表示に直接関係しない期間に液晶表示パネルのゲート線を順次にＯＮレベルとし、ゲート線を全てＯＮレベルにした後、次の少なくとも１垂直期間、各ゲート線をＯＮレベルの状態にホールドする制御を行う制御手段を含むことを特徴としている。これにより、電源ＯＦＦシーケンス時にゲート線へ順次にＯＮレベルになる電圧を与えた後、ゲート線をＯＮレベルにホールドするので、液晶駆動用電源あるいは主電源などを供給する外部にある電源装置のラッチアップを防ぐとともに、確実に液晶の負荷放電が可能である。
【００２１】
また、請求項２にかかわるゲートドライバは、液晶表示パネルのゲート線の各段に接続され、水平同期信号に同期して順次シフトしていくシフトパルスを出力するシフトレジスタと、通常動作時は前記シフトパルスを出力し、前記液晶表示パネルの外部装置から電源をＯＦＦする信号が入力されたときには、ゲート線の各段に順次にゲート線をＯＮレベルにする信号を出力する順次ＯＮ制御部と、を含むことを特徴としている。これにより、複雑な回路構成を必要としないで、ゲート線の各段に順次にゲート線をＯＮレベルにする信号を生成することが可能となる。
【００２２】
また、請求項３にかかわるゲートドライバは、請求項２に記載のゲートドライバにおいて、順次ＯＮ制御回路は、電源をＯＦＦする信号が入力されると少なくとも１垂直期間アクティブになるゲートＯＮ信号が入力され、ゲートＯＮ信号がアクティブになった後に、垂直同期信号がアクティブになると、シフトレジスタからのシフト信号に同期してゲート線を順次にＯＮレベルにして、全てのゲート線がＯＮレベルになってから、ＯＮレベル状態を次の少なくとも１垂直期の間ホールドすることを特徴とする。これにより、電源ＯＦＦシーケンス時にゲート線へ順次にＯＮレベルになる電圧を与えた後、ゲート線をＯＮレベルにホールドするので、外部の電源装置のラッチアップを防ぎ、確実に液晶の負荷放電が可能となる。
【００２３】
また、請求項４にかかわるゲートドライバは、請求項２または請求項３に記載のゲートドライバであって、前記順次ＯＮ制御部は、電源をＯＦＦする信号が入力されたときに少なくとも１垂直期間アクティブになるゲートＯＮ信号がデータ端子に入力され、前記シフトレジスタからのシフトパルスがクロック端子に入力され、シフトパルスをクロックとしてゲートＯＮ信号を出力するＤフリップフロップと、前記Ｄフリップフロップから出力された信号と、前記シフトパルスとの何れを出力するかを前記ゲートＯＮ信号によって切り替えるマルチプレクサと、を含むことを特徴とする。これによって、電源ＯＦＦシーケンス時にゲート線へ順次にＯＮレベルになる電圧を与えた後、ゲート線をＯＮレベルにホールドする回路を簡易な構成で実現できる。
【００２４】
また、請求項５にかかわるゲートドライバは、請求項１から請求項４に何れか記載のゲートドライバであって、電源をＯＦＦする操作が行われたときには、ゲート線を順次にＯＮレベルにする間隔を、通常動作時よりも大きくする遅延手段を含むことを特徴とする。液晶表示パネルのゲート線へ順次にＯＮレベルにする遅延幅を、搭載されている電源装置のラッチアップ耐性に合わせて設定すれば、より確実に液晶の負荷放電を行うことが可能となる。
【００２５】
また、請求項６にかかわるゲートドライバは、前記液晶表示パネルのゲート線に順次にゲートをＯＮレベルにする際の遅延幅となる設定値を記憶する遅延幅記憶部と、垂直同期信号がアクティブになると、前記遅延幅記憶部の設定値をもとに、動作基準となる外部クロックに同期してカウントを行い、カウントが一定の値になるとパルスを出力する遅延カウンタと、前記液晶表示パネルのゲート線が順次ＯＮになり、全ての前記ゲート線をＯＮレベルにホールドするための延長ゲートＯＮ信号を生成し、該延長ゲートＯＮ信号をアクティブ状態に保つ期間を制御するゲートＯＮ制御部と、前記延長ゲートＯＮ信号の状態によって水平同期信号あるいは前記遅延カウンタからのパルスのどちらか一方を選択し出力するマルチプレクサと、前記液晶表示パネルのゲート線の数をビット数とする入力データを前記マルチプレクサからの出力信号に同期して順次シフトしていくシフトパルスを生成するシフトレジスタと、通常動作では前記シフト信号をそのまま通過させ、前記延長ゲートＯＮ信号がアクティブになると、前記液晶表示パネルの全素子から順次に電荷を抜くためにゲート線のレベルの元となる信号を生成し出力する電源ＯＦＦ制御部と、該電源ＯＦＦ制御部からの出力信号を前記液晶表示パネルのアクティブ素子をゲート線ごとにＯＮできる電圧レベルに変換するレベルシフタと、該レベルシフタからの出力をバッファリングする出力バッファと、を備えて構成する。この構成によれば、液晶表示パネルのゲート線を順次にＯＮレベルにする遅延幅を調整できるような制御が実現できる。
【００２６】
また、請求項７にかかわるゲートドライバは、請求項６に記載のゲートドライバにおいて、遅延カウンタは、遅延幅記憶部の設定値を初期値として、動作基準となるクロックに同期してダウンカウントを行い、該ダウンカウントが０になるとパルスを出力する。これによって、ゲート線を順次ＯＮする遅延幅をダウンカウントで実現できる。
【００２７】
また、請求項８にかかわるゲートドライバは、請求項６に記載のゲートドライバにおいて、遅延カウンタは、０を初期値として、動作基準となるクロックに同期してアップカウントを行い、アップカウントが前記遅延幅記憶部の設定値と同じになるとパルスを出力する。これによって、ゲート線を順次ＯＮする遅延幅をアップカウントで実現できる。
【００２８】
また、請求項９にかかわるゲートドライバは、請求項７あるいは請求項８に記載のゲートドライバにおいて、遅延カウンタに入力するクロックは、水平同期信号とする。これによって、ゲート線を順次にＯＮする遅延幅を水平同期信号の周期の整数倍に制御できる。
【００２９】
また、請求項１０にかかわるゲートドライバは、請求項７あるいは請求項８に記載のゲートドライバにおいて、遅延カウンタに入力するクロックは、水平同期信号よりも周波数を高いクロックに設定する。これによって、水平同期信号の整数倍よりもきめ細かな周波数をもつパルスを生成できるようになるため、ゲート線を順次にＯＮする遅延幅をきめ細かなに調整可能となる。
【００３０】
また、請求項１１にかかわるゲートドライバは、請求項６から請求項１０のいずれかに記載のゲートドライバにおいて、ゲートＯＮ制御部は、電源をＯＦＦする信号が入力されると少なくとも１垂直期間アクティブになるゲートＯＮ信号が入力され、該ゲートＯＮ信号がアクティブになると、前記順次ＯＮ制御部から出力されるゲート線が全てにＯＮ状態になるまでの垂直期間を繰り返す期間と、さらに全てＯＮ状態になってから次の少なくとも１垂直期間、延長ゲートＯＮ信号がアクティブ状態を保持することを特徴とする。これによって、本発明のゲートドライバ内で、現存のゲートＯＮ信号をそのまま入力した状態で、液晶表示パネルのゲート線の電源ＯＦＦ制御が可能となる。
【００３１】
また、請求項１２にかかわるゲートドライバは、請求項１１に記載のゲートドライバにおいて、前記順次ＯＮ制御部は、前記延長ゲートＯＮ信号がアクティブになった後に、垂直同期信号がアクティブになると、前記シフトレジスタからのシフト信号に同期して出力するゲート線を順次にＯＮレベルにし、全てのゲート線がＯＮレベルになってから、次の少なくとも１垂直期間まで全てのゲート線のＯＮレベルをホールドすることを特徴とする。これによって、電源ＯＦＦシーケンス時にゲート線へ可変可能な遅延幅で順次にＯＮレベルになる電圧を与えた後、ゲート線をＯＮレベルにホールドするので、外部の電源装置のラッチアップを防ぎ、確実に液晶の負荷放電が可能となる。
【００３２】
また、請求項１３にかかわるゲートドライバは、請求項１２に記載のゲートドライバにおいて、前記電源ＯＦＦ制御部は、入力する延長ゲートＯＮ信号がアクティブから非アクティブに変化すると、パルスが出る電源ＯＦＦ信号を出力することを特徴とする。これによって、液晶表示パネルへのゲート線が順次にＯＮレベルになる遅延幅が１水平期間よりも大きくなったとしても、電源ＯＦＦシーケンスが完全に終了してから、電源ＯＦＦ信号を出力できる。
【００３３】
また、請求項１４にかかわるゲートドライバは、請求項１３に記載のゲートドライバにおいて、パルスは、少なくとも１水平期間の幅をもつ。これによって、このパルスがグリッジ（ひげ）になることはなくなり、誤って電源をＯＦＦしなくなる。
【００３４】
また、請求項１５にかかわる液晶表示装置は、請求項１あるいは請求項１４に記載のゲートドライバを備えることを特徴とする。これによって、液晶負荷放電時の瞬時負荷電流が垂直方向ライン数により時間分散され、瞬時における瞬間負荷電流を低減する液晶表示装置が実現できる。
【発明の効果】
【００３５】
本発明において、電源ＯＦＦシーケンス時に液晶表示パネルのゲート線へ順次にＯＮレベルになる電圧を与えることにより、液晶負荷放電時の瞬時負荷電流が垂直方向ライン数により時間分散され、瞬時における瞬間負荷電流を低減することができる。
【発明を実施するための最良の形態】
【００３６】
（第１の実施形態）
第１の実施形態のゲートドライバ２aの構成を、図２を用いて説明する。ゲートドライバ２aは、液晶パネル１の表示駆動に関係する期間に駆動電力を供給する電源部４について、電源ＯＦＦ操作を行うと、電源ＯＦＦシーケンス期間に、垂直同期信号のアクティブ期間を活用して、水平同期信号に同期して順次にゲート線をＯＮレベルにする信号を生成し、さらに電源ＯＦＦシーケンス終了と同時に、電源部４の電源をＯＦＦするための信号を生成する回路である。ゲートドライバ２aは、シフトレジスタ２１と、順次ＯＮ制御部２２と、レベルシフタ２３aと、出力バッファ２４で構成されている。シフトレジスタ２１とレベルシフタ２３ａは、共にｍ段構成であり、シフトレジスタ２１とレベルシフタ２３ａは従来のものと同じである。
【００３７】
ゲートドライバ２aの入力信号は、水平同期信号と垂直同期信号とゲートＯＮ信号である。以下の、説明ではいずれの信号もＨｉｇｈレベルがアクティブであるとして説明するが、Ｌｏｗレベルをアクティブとしても良い。なお、ゲートドライバ２aの出力信号は、出力信号Ｇ１〜Ｇｍとして記載され、液晶パネルのゲート線を駆動するための信号となる。また、シフトレジスタ２１の各段から水平同期信号に同期して出力されるパルス状の信号はＳＨ１〜ＳＨｍとして記載され、順次ＯＮ制御部２２の各段に入力される。
【００３８】
順次ＯＮ制御部２２は、通常動作時にはＳＨ１〜ＳＨｍがそのまま通過し、電源ＯＦＦシーケンス時には、水平同期信号に同期して順次にＬｏｗレベルからＨｉｇｈレベルになる信号Ｒ１〜Ｒｍとして出力する。そして、信号Ｒ１〜Ｒｍはそれぞれレベルシフタ２３aの各段に入力される。
【００３９】
レベルシフタ２３ａは、順次ＯＮ制御部２２から出力されるＲ１〜Ｒｍを液晶表示パネル１のＴＦＴ素子のゲートを駆動できる電圧レベルに変換し、信号Ｌ１〜Ｌｍとして出力する。そして、信号Ｌ１〜Ｌｍは、それぞれ出力バッファ２４の各段に入力される。
【００４０】
出力バッファ２４は、各段に入力された信号Ｌ１〜Ｌｍをバッファリングしておき、それぞれ各段のゲート線に信号Ｇ１〜Ｇｍとして出力する。
【００４１】
次に図３を用いてゲートドライバ２aの構成要素の１つである順次ＯＮ制御部２２の構成について説明する。順次ＯＮ制御部２２は、ゲート線の数（ｍ本）と同数あるｍ段の順次ＯＮ遅延生成部２２１〜２２ｍで構成されている。それぞれの段の順次ＯＮ遅延生成部２２１〜２２ｍには、シフトレジスタ２１からのシフト信号ＳＨ１〜ＳＨｍが順次ＯＮ生成部２２１〜２２ｍの入力ＳＨと入力Ｄにそれぞれ入力されるとともに、ゲートＯＮ信号が入力ＧＯに入力される。出力信号Ｒ１〜Ｒｍは、それぞれの段の順次ＯＮ遅延生成部２２１〜２２ｍの出力Ｒから出力される。
【００４２】
順次ＯＮ遅延生成部２２１〜２２ｍは、全て回路が同じであり、それぞれが次の動作を行う。通常動作時（ゲートＯＮ信号が非アクティブ時）にはシフトレジスタ２１からのパルス信号がそのまま通過し、電源ＯＦＦシーケンス（ゲートＯＮ信号がアクティブ）時には、シフトレジスタ２１からのパルス信号の立ち上がりに同期して、ＬｏｗレベルからＨｉｇｈレベルになる信号を出す動作を行なう。つまり、電源ＯＦＦシーケンス時に、順次ＯＮ遅延生成部２２１〜２２ｍは、シフトレジスタ２１からの信号ＳＨ１〜ＳＨｍの立ち上がりにそれぞれ同期して、ゲートＯＮ信号をラッチした信号を出力する。
【００４３】
この動作を実現する一例として、順次ＯＮ遅延生成部２２１〜２２ｍの構成図を図４に示す。
【００４４】
順次ＯＮ遅延生成部２２１〜２２ｍは、それぞれがＤタイプフリップフロップ２２１１と、マルチプレクサ２２１２で構成されている。入力ＧＯはＤタイプフリップフロップ２２１１のデータ端子に接続し、さらに選択信号を与える配線としてマルチプレクサ２２１２に接続している。入力ＤはＤタイプフリップフロップ２２１１のクロック端子ＣＫに接続し、Ｄタイプフリップフロップ２２１１の端子Ｑから出力されたラッチ信号ＬＡＴ＿ＧＯはマルチプレクサ２２１２に入力される。入力ＳＨは、マルチプレクサ２２１２のもう一方の入力に接続され、出力Ｒは、マルチプレクサ２２１２の端子０から出力される。通常動作時、入力ＧＯにはＬｏｗが入力され、入力ＳＨがマルチプレクサ２２１２を経て出力Ｒへ出力される。電源ＯＦＦシーケンス時には、入力ＧＯにはＨｉｇｈが入力されるため、入力Ｄの立ち上がりエッジで、Ｄタイプフリップフロップ２２１１がＧＯ信号をラッチし、ＬＡＴ＿ＧＯとして出力する。その時、入力ＧＯはＨｉｇｈであるため、マルチプレクサ２２１２からＬＡＴ＿ＧＯが通過し、出力信号Ｒへ出力される。
次に、図５に示されている動作波形図を用いて、本実施例のゲートドライバ２ａの動作について、説明を行う。まず、通常動作時はゲートＯＮ信号が非アクティブ（Ｌｏｗレベル）であるため、シフトレジスタ２１からの出力ＳＨ１〜ＳＨｍが順次ＯＮ制御部２２からそのままＲ１〜Ｒｍとして出力される。
【００４５】
それに対して、電源ＯＦＦ時はゲートＯＮ信号がアクティブ（Ｈｉｇｈレベル）となると、次の動作を行なう。シフトレジスタの第1段目に垂直同期信号が走査開始信号として供給され、シフトレジスタ２１の各段のＤタイプフリップフロップ（図示せず）のクロック端子に水平同期信号がクロック信号ＣＫとして供給され、１垂直同期信号が１水平期間ずつ順次遅延されたパルスが各段の出力端子より出力される。そして、それらのパルスがレベルシフタ２３ａの各段に入力され、レベルシフタ２３ａが予め設計によって調整されている液晶素子のゲートをＯＮできる電圧レベルに変換し、出力バッファ２４から出力する。
【００４６】
順次ＯＮ制御部２２は、ゲートＯＮ信号がアクティブ（Ｈｉｇｈレベル）の時、レベルシフタからの信号ＳＨ１〜ＳＨｍに同期（本実施形態では立ち上がりエッジで同期）して出力Ｒ１〜Ｒｍ信号がそれぞれ順次にＬｏｗレベルからＨｉｇｈレベルにする。そのＲ１〜Ｒｍ信号がレベルシフタ２３ａによって液晶素子のゲートをＯＮできる電圧レベルに変換し、Ｌ１〜Ｌｍ信号として出力され、さらに出力バッファ２４を経て、ゲート線のＧ１〜Ｇｍ信号として出力する。
【００４７】
ここからさらに少なくとも1垂直期間中、ゲートＯＮ信号にＨｉｇｈレベルの信号が入り続け、この期間が終了すると同時にゲートＯＮ信号にＬｏｗレベルの信号が入り、ゲートドライバ２ａの出力Ｇ１〜ＧｍはゲートＯＦＦレベルになる。以上のようなゲートドライバ２ａを使うことで、電源ＯＦＦ時に水平同期信号に同期して順次にゲートをＯＮできるゲート線Ｇ１〜Ｇｍへの信号を生成することができる。
【００４８】
第１の実施形態のゲートドライバ２ａを組み込んだ液晶表示装置の基本構成は、図１に記載のゲートドライバ２を本発明のゲートドライバ２ａに置き換えたものであり、それに伴う配線の変更はない。
【００４９】
この液晶駆動装置は、画像を表示するための液晶表示パネル１と、液晶表示パネル１内で選択しているラインのＴＦＴ素子をＯＮ、ＯＦＦさせるレベルの信号を出力するゲートドライバ２ａと、液晶表示パネル１に表示データに応じた電圧を出力するソースドライバ３と、ゲートドライバ２aとソースドライバ３とに動作のための電圧生成を行なう電源部４と、ゲートドライバ２aとソースドライバ３と電源部４への制御信号を生成するタイミングコントローラ５と、外部とのデータのやり取りを行なうホスト部６とを備えて構成される。
【００５０】
液晶表示パネル１と、ソースドライバ３と、電源部４と、タイミングコントローラ５と、ホスト部６は、従来のものと同じものを使用していて、それらの説明は従来技術に記載されているため省略する。
【００５１】
ゲートドライバ２ａを組み込んだ液晶駆動装置によれば、液晶駆動装置の外部装置から電源ＯＦＦ操作を行うと、ホスト５へ電源ＯＦＦコマンドを書き込まれ、ホスト６から電源ＯＦＦ命令信号をタイミングコントローラ５へ出力し、タイミングコントローラ５から出力されるゲートＯＮ信号とソースＯＦＦ信号を１垂直期間以上の一定期間、共にアクティブ（Ｈｉｇｈアクティブ）状態にする。それにともない、ゲートドライバ２ａではゲート線Ｇ１〜Ｇｍは、シフトレジスタ２１からの出力の立ち上がりに同期して、順次にＬｏｗレベルからＨｉｇｈレベルになり、またソース線もこのＨｉｇｈレベルを１垂直期間以上保持し続けることで、液晶表示パネル１をＯＦＦできるような信号レベルにする。そして、その後にタイミングコントローラ５から電源ＯＮ信号が非アクティブになり、電源部４からの電源供給がＯＦＦし、液晶表示パネル１は消灯される。また、電源ＯＦＦシーケンス時にゲート線へ順次にＯＮレベルになる電圧を与えた後、ゲート線をＯＮレベルにホールドするので、確実に液晶の負荷放電が可能である。
【００５２】
（第２の実施形態）
次に第２の液晶ドライバの実施形態として、ゲートをＯＮする遅延値を設定できる記憶装置を備え、その記憶装置の設定によって順次にゲート線をＯＮさせるゲートドライバ出力の遅延値を可変できるようなゲートドライバについて説明する。このように遅延値を可変できるようにすれば、搭載されている電源装置のラッチアップ耐性に合わせることができる。
【００５３】
第２の実施形態にかかるゲートドライバの構成を図６に示す。第２の実施形態のゲートドライバ２ｂは、シフトレジスタ２１と、順次ＯＮ制御部２２と、レベルシフタ２３ａと、出力バッファ２４と、順次シフトするゲート出力が１垂直期間以上となる時に、ゲートＯＮ信号のアクティブ状態の期間の制御を行うゲートＯＮ制御部２５と、ゲート線に順次にゲートをＯＮレベルするように遅延幅の設定を行なう遅延幅記憶部２６と、垂直同期信号がアクティブになると、その遅延幅を初期値としてダウンカウントを行い、カウントが０になるとパルスを出力する遅延カウンタ２７と、延長されたゲートＯＮ信号の状態によって水平同期信号あるいは遅延カウンタ２７からのパルスのどちらか一方を選択し出力するマルチプレクサ２８と、電源装置へ電源ＯＦＦするときにパルスが出る電源ＯＦＦ信号を出力する電源ＯＦＦ制御部２９と、で構成されている。シフトレジスタ２１、順次ＯＮ制御部２２、レベルシフタ２３ａおよび出力バッファ２４は、共にｍ段構成であり、いずれも図２に図示されているゲートドライバ２の第１の実施形態のものと同じである。ゲートＯＮ信号は、実施形態１に記載と同じ信号を用いるものとする。
【００５４】
次に、ゲートＯＮ制御部２５について、図７を用いて説明を行う。第１の実施形態では電源ＯＦＦシーケンス時の期間は２垂直期間だけであったため、搭載されている電源の容量によってはラッチアップを起こしてしまうおそれがある。そこで、電源ＯＦＦシーケンス時には、ゲート線Ｇ１〜Ｇｍの順次シフトの幅が大きくするように変化させ、現存のゲートＯＮ信号がアクティブになる期間を、２垂直期間以上にすべく延長制御を行う。これによって、本実施形態では、ゲートドライバ２ａ内で、現存のゲートＯＮ信号をそのまま入力した状態で、液晶表示パネルのゲート線Ｇ１〜Ｇｍの電源ＯＦＦ制御が可能となる。
【００５５】
そのため、ゲートＯＮ制御部２５は、電源ＯＦＦシーケンス時にゲート線Ｇ１〜Ｇｍの順次シフトが全て完了するまで垂直期間を繰り返し、ゲート線Ｇ１〜Ｇｍが全てＨｉｇｈになってから、次の少なくとも１垂直期間、ゲートＯＮ信号のアクティブ状態を延長すべく、ゲート線Ｇ１〜Ｇｍを順次シフトさせる時間を遅延させる信号を生成する動作を行なう。延長制御したゲートＯＮ信号を延長ゲートＯＮ信号とする。
【００５６】
この動作を実現するための一例として、図７のようなゲートＯＮ制御部２５の構成がある。ゲートＯＮ制御部２５は、インバータ２５１と、ＡＮＤゲート２５２、Ｄタイプフリップフロップ２５３、２５４、ＯＲゲート２５５で構成されている。入力信号は、順次ＯＮ制御部２２からの出力Ｒ１とＲｍと、ゲートＯＮ信号である。出力信号は、延長ゲートＯＮ信号であり、延長された電源ＯＦＦシーケンス時に対応した延長されたゲートＯＮ信号となる。
【００５７】
ＡＮＤゲート２５２は、３入力のＡＮＤゲートであり、インバータ２５１によるＲｍのレベル反転信号と、Ｒ１と、延長ゲートＯＮ信号が入力され、入力信号の全てがｈｉｇｈレベルのとき信号ＧＯ０をＤタイプフリップフロップ２５３に出力する。
【００５８】
Ｄタイプフリップフロップ２５３は、ＧＯ０が入力データ（Ｄタイプフリップフロップ２５３のＤ端子に入力される）、垂直同期信号がクロック信号（Ｄタイプフリップフロップ２５３のＣＫ端子に入力される）、ＧＯ１が出力信号（Ｄタイプフリップフロップ２５３のＱ端子から出力される）となっている。そして、Ｄ端子に入力された信号ＧＯ０は、ＣＫ端子に入力された垂直同期信号と同期してラッチされ、出力信号ＧＯ１が出力端子ＱからＤタイプフリップフロップ２５４のD端子およびＯＲゲート２５５の入力端子の一つに向かって出力される。
【００５９】
Ｄタイプフリップフロップ２５４は、ＧＯ１が入力データ（Ｄタイプフリップフロップ２５４のＤ端子に入力される）、垂直同期信号がクロック信号（Ｄタイプフリップフロップ２５４のＣＫ端子に入力される）、ＧＯ２が出力信号（Ｄタイプフリップフロップ２５４のＱ端子に入力される）となっている。そして、Ｄ端子に入力された信号ＧＯ１は、ＣＫ端子に入力された垂直同期信号と同期してラッチされ、出力信号ＧＯ２が出力端子ＱからＯＲゲート２５５の入力端子の一つに出力される。
【００６０】
ＯＲゲート２５５は、３入力のＯＲゲートであり、ＧＯ１と、ＧＯ２と、ゲートＯＮ信号が入力され、延長ゲートＯＮ信号が出力される。
【００６１】
次にこのゲートＯＮ制御部の動作について、図８を用いて説明を行う。通常動作（液晶表示を行っている）時は、ゲートＯＮ信号がＬｏｗであるため、ＡＮＤ２５２の出力ＧＯ０はＬｏｗである。このＧＯ０は、Ｄタイプフリップフロップ２５３、２５４で、垂直同期信号に同期してシフトしていくため、ＧＯ１とＧＯ２は常にＬｏｗである。そのため、ＯＲゲート２５５の出力である延長ゲートＯＮ信号はＬｏｗである。
【００６２】
電源ＯＦＦシーケンス時には、ゲートＯＮ信号が２垂直期間でＨｉｇｈであるために、延長ゲートＯＮ信号は、ＯＲゲート２５５を経てＨｉｇｈとなる。最初はＲ１＝ＬｏｗかつＲｍ＝ＬｏｗであるためＧＯ０＝Ｌｏｗであるが、Ｒ１＝Ｈｉｇｈとなると、そのときＧＯ０＝Ｈｉｇｈであるので、次の垂直同期信号に同期して、ＧＯ１＝Ｈｉｇｈとなり、さらに次の垂直同期信号に同期して、ＧＯ２＝Ｈｉｇｈとなり、Ｒｍ＝ＨｉｇｈになるまでＧＯ０＝Ｈｉｇｈをホールドし続ける。Ｒ１〜Ｒｍが全てＨｉｇｈになると、ＧＯ０＝Ｌｏｗになり、その次の垂直同期信号に同期して、ＧＯ１＝Ｌｏｗになる。さらにその次の垂直期間で、ＧＯ２＝Ｌｏｗとなると、ＯＲゲート２５５の入力が全てＬｏｗになることから、延長ゲートＯＮ信号はＬｏｗとなる。このように構成することで、ゲートＯＮ信号をそのまま入力する場合よりも、長い期間、電源ＯＦＦシーケンス時にゲートをＯＮした状態に保持することが可能である。
【００６３】
遅延幅記憶部２６は、ゲート線Ｇ１〜Ｇｍの順次出力の遅延幅を記憶するための記憶手
段であり、複数ビットで構成されている遅延幅信号として出力される。この遅延幅信号は、外部にあるＣＰＵや制御装置から書き込まれるのが一般的である。そのため、外部にあるＣＰＵや制御装置からのデータバスとライトイネーブル信号が入力される。記憶手段としては一般的にはレジスタを用いる。
【００６４】
遅延カウンタ２７は、入力が垂直同期信号と、遅延幅記憶部２６から出力される遅延幅信号と、ゲートＯＮ制御部から出力された延長ゲートＯＮ信号と、外部装置から入力される外部クロックであり、出力が遅延パルスである。第２の実施形態では、外部クロックは、きめ細かな遅延幅を得る目的として、水平同期信号の周波数よりも大きくしているが、どの周波数のクロックでも構わない。延長ゲートＯＮ信号がＨｉｇｈとなった後、垂直同期信号がＨｉｇｈになると、遅延幅記憶部２６からの遅延幅信号をカウントの初期値として、水平同期信号に同期してその初期値からカウントダウンし、そのカウント値が０になるたびにパルス（以下、遅延パルス）を出力する動作を行なう回路であり、いわゆるダウンカウンタを使用した例である。この回路の同期クロックは、外部クロックを使用しているが、構成を単純化する場合、あるいは遅延幅にきめ細かさが要求されない場合は、水平同期信号を用いてよい。なお、ダウンカウンタをアップカウンタに入れ替えて、０を初期値として、水平同期信号あるいは水平同期信号の周波数より小さなクロックに同期してカウントアップを行い、そのカウントアップが遅延幅記憶部２６の設定値と同じになると遅延パルスを出力するように変更してもよい。
【００６５】
マルチプレクサ２８は、入力が水平同期信号と、遅延カウンタ２７からの遅延パルスと、ゲートＯＮ制御部からの延長ゲートＯＮ信号であり、出力がシフトレジスタ２１の同期を取るためのシフトクロックである。通常動作（延長ゲートＯＮ信号＝Ｌｏｗ）時は、水平同期信号を出力し、電源ＯＦＦシーケンス（延長ゲートＯＮ信号＝Ｈｉｇｈ）時は、遅延パルスを出力する。この出力がシフトクロックとなる。
【００６６】
電源ＯＦＦ制御部２９は、入力する延長ゲートＯＮ信号がアクティブから非アクティブに変化すると、液晶パネルの表示駆動の電源装置に電源をＯＦＦすることを許可するときにパルスが出る電源ＯＦＦ信号を出力する。そのパルスの幅は、グリッジ（ひげ）のような短いパルスになることを防止し、外部の電源装置の誤動作をなくすために、少なくとも１水平期間取るものとする。
【００６７】
この動作を実現するための一例として、延長ゲートＯＮ信号がＨｉｇｈからＬｏｗに立ち下がると、その次の水平同期信号の立ち上がりに同期して、１水平期間に、電源ＯＦＦ信号からＨｉｇｈのパルスを出力する動作を行う電源ＯＦＦ制御部２９が設けられている。この電源ＯＦＦ制御部２９は、図８のような構成にすることで実現できる。電源ＯＦＦ制御部２９は、Ｄフリップフロップ２９１、２９２と、インバータ２９３と、ＡＮＤゲート２９４で構成されている。入力は延長ゲートＯＮ信号と、水平同期信号であり、出力は電源ＯＦＦ信号である。
【００６８】
Ｄタイプフリップフロップ２９１は、延長ゲートＯＮ信号が入力データ（Ｄタイプフリップフロップ２９１のＤ端子に入力される）、水平同期信号がクロック信号（Ｄタイプフリップフロップ２９１のＣＫ端子に入力される）、ＥＧＯ０が出力信号（Ｄタイプフリップフロップ２９１のＱ端子から出力される）となっている。そして、Ｄ端子に入力された信号延長ゲートＯＮ信号は、ＣＫ端子に入力された水平同期信号と同期してラッチされ、出力信号ＥＧＯ０が出力端子ＱからＤタイプフリップフロップ２９２のD端子およびインバータ２９３の入力端子に出力される。
【００６９】
Ｄタイプフリップフロップ２９２は、ＥＧＯ０が入力データ（Ｄタイプフリップフロップ２９２のＤ端子に入力される）、水平同期信号がクロック信号（Ｄタイプフリップフロップ２９２のＣＫ端子に入力される）、ＥＧＯ１が出力信号（Ｄタイプフリップフロップ２９２のＱ端子から出力される）となっている。そして、Ｄ端子に入力された信号延長ゲートＯＮ信号は、ＣＫ端子に入力された水平同期信号と同期してラッチされ、出力信号ＥＧＯ１が出力端子ＱからＡＮＤゲート２９４の入力端子の１つに向かって出力される。
【００７０】
インバータ２９３は、ＥＧＯ０が入力、ｎＥＧＯ０が出力となっていて、ｎＥＧＯ０は、ＡＮＤゲート２９４の入力端子のもう一方に出力される。
【００７１】
次に、電源ＯＦＦ制御部２９の動作について図８と図９を用いて説明を行う。入力されている延長ゲートＯＮ信号は、Ｄタイプフリップフロップ２９１、２９２で、水平同期信号に同期してシフトしていく。延長ゲートＯＮ信号がＬｏｗからＨｉｇｈになる、つまり延長ゲートＯＮ信号が立ち下がると、その次の水平同期信号の立ち上がりに同期して、Ｄタイプフリップフロップ２９１で延長ゲート信号をシフトして、ＥＧＯはＨｉｇｈからＬｏｗへ変化する。このとき、ＥＧＯ０＝ＬｏｗかつＥＧＯ１＝Ｈｉｇｈとなるため、ｎＥＧＯ＝Ｈｉｇｈとなり、ＡＮＤゲート２９４から電源ＯＦＦ信号はＨｉｇｈが出力される。さらにその次の水平同期信号の立ち上がりに同期して、Ｄタイプフリップフロップ２９２でＥＧＯ０をシフトし、ＥＧＯ１はＨｉｇｈからＬｏｗへ変化する。このとき、ＥＧＯ０＝ＬｏｗかつＥＧＯ１＝Ｌｏｗとなるため、ＡＮＤゲート２９４から電源ＯＦＦ信号はＬｏｗが出力される。結果として、電源ＯＦＦ制御部２９は、延長ゲートＯＮ信号が立ち下がると、その次の水平同期信号の立ち上がりに同期して、１水平期間のＨｉｇｈのパルスを電源ＯＦＦ信号として出力する。
【００７２】
本実施形態は、電源ＯＦＦ信号のＨｉｇｈのパルスの幅を１水平期間としているが、外部の電源装置の耐圧を考慮して、電源ＯＦＦ信号から出力されるＨｉｇｈのパルスの幅を２水平期間以上にしても構わない。例えば、このときの電源ＯＦＦ制御部２９は、Ｄタイプフリップフロップの段数を増やし、Ｄタイプフリップフロップの初段からの出力の反転信号と、Ｄタイプフリップフロップの最終段の出力との論理積（ＡＮＤ）を取ればよい。また、電源ＯＦＦ信号のアクティブがパルスではなく、Ｈｉｇｈレベルを保持した信号であっても構わない。
【００７３】
また、この実施形態は、水平同期信号の立ち上がりに同期した動作を行うが、水平同期信号の立ち下りに同期した動作でも構わない。
【００７４】
次に図９に記載されている動作波形を用いて、第２の実施形態のゲートドライバ２の動作について説明を行う。まず、通常動作時はゲートＯＮ信号がＬｏｗであるため、シフトレジスタ２１からの出力ＳＨ１〜ＳＨｍが順次ＯＮ制御部２２からそのままＲ１〜Ｒｍとして出力される。それに対して、電源ＯＦＦシーケンス時はゲートＯＮ信号がＨｉｇｈとなり、次の動作を行なう。ゲートＯＮ信号がＨｉｇｈになると、ゲートＯＮ制御部２５から延長ゲートＯＮ信号がＨｉｇｈになる。その後、垂直同期信号がＬｏｗレベルからＨｉｇｈレベルになると、遅延カウンタ２７は、遅延幅記憶部２６の設定値を初期値としてクロック信号に同期してダウンカウントしカウント値が０になるたびにパルス（以下、遅延パルス）を出力する。
【００７５】
延長ゲートＯＮ信号がＨｉｇｈのため、マルチプレクサ２８は、通常動作時の水平同期信号から遅延パルスの出力に切り替え、この遅延パルスがシフトレジスタ２１へのシフトクロックとなる。シフトレジスタ２１では、この遅延パルスに同期して、順次にシフトされたパルスを出力し、順次ＯＮ制御部２２は、順次にゲートにＯＮレベルの信号Ｒ１〜Ｒｍを出力していく。それらの出力Ｒ１〜Ｒｍはレベルシフタ２３の各段でゲートをＯＮレベルに変換し、出力バッファ２４の各段を経て、Ｇ１〜Ｇｍから順次にゲートをＯＮレベルにする信号が出力される。最終段のＲｍ＝Ｈｉｇｈになるまで、ゲートＯＮ制御部２５は延長ゲートＯＮ信号をアクティブ状態（Ｈｉｇｈレベル）にホールドし、Ｒｍ＝Ｈｉｇｈになると、その次の１垂直期間中は延長ゲートＯＮ信号がアクティブ（Ｈｉｇｈレベル）になり、Ｒ１〜Ｒｍは全てＨｉｇｈレベルを保ち続ける。
【００７６】
その１垂直期間終了後、垂直同期信号に同期して、延長ゲートＯＮ信号が非アクティブ（Ｌｏｗレベル）になり、Ｒ１〜Ｒｍは全てＬｏｗレベルになる。前述の動作を行うことで、図６の構成から最終的にこれらの出力Ｒ１〜Ｒｍは、レベルシフタ２３ａの各段でゲートをＯＮレベルに変換し、出力バッファ２４の各段を経て、Ｇ１〜Ｇｍから順次にゲートをＯＮレベルにする信号が出力される。
【００７７】
このとき、延長ゲートＯＮ信号がＨｉｇｈからＬｏｗになるため、電源ＯＦＦ制御部２９で、次の水平同期信号の立ち上がりに同期して、１水平期間に電源ＯＦＦ信号からＨｉｇｈのパルスを出力する。
【００７８】
このゲートドライバ２ｂを備えた、液晶表示装置の構成例を図９に示す。本実施形態の液晶表示装置は、画像を表示するための液晶表示パネル１と、液晶表示パネル１内で選択しているラインのＴＦＴ素子をＯＮ、ＯＦＦさせるレベルの信号を出力するゲートドライバ２ｂと、液晶表示パネル１に表示データに応じた電圧を出力するソースドライバ３と、ゲートドライバ２ｂとソースドライバ３と動作させるための電圧生成を行なう電源部４と、ゲートドライバ２ｂとソースドライバ３と電源部４への制御信号を生成するタイミングコントローラ５と、外部とのデータのやり取りを行なうホスト部６と、を備えて構成される。液晶表示パネル１と、ソースドライバ３と、電源部４と、タイミングコントローラ５と、ホスト部６は、従来のものと同じものを使用していて、それらの説明は従来技術に記載されているため省略する。
【００７９】
ここで第１の実施形態との違いは、タイミングコントローラ５から出力されている電源ＯＦＦ信号の代わりに、ゲートドライバ２ｂからの電源ＯＦＦ信号を使用して、電源部４に入力していることである。この構成を用いることで、ゲートドライバ２ｂから出力されるゲート線を順次にＯＮする際の遅延幅が水平期間よりも大きくなったとしても、電源ＯＦＦシーケンスが終了しない限り、誤って電源ＯＦＦされる惧れはなくなる。
【００８０】
以上のようなゲートドライバによれば、電源ＯＦＦシーケンス時に液晶表示パネルのゲート線を順次にＯＮレベルにする電圧を与えることが実現できる。特に、実施形態２に記載の構成であれば、液晶表示パネルのゲート線を順次にＯＮレベルにする遅延幅を調整できるようにすることができるため、搭載されている電源装置のラッチアップ耐性に合わせることができる。
【００８１】
さらに本発明のゲートドライバを備えて液晶表示装置を構成すれば、電源ＯＦＦシーケンス時に液晶表示パネルのゲート線を順次にＯＮレベルにする電圧を与えることにより、液晶負荷放電時の瞬時負荷電流が垂直方向ライン数により時間分散され、瞬時における瞬間負荷電流を低減することができる。また、電源ＯＦＦシーケンス時にゲート線を順次にＯＮレベルにする電圧を与えた後、ゲート線をＯＮレベルにホールドするので、確実に液晶の負荷放電が可能であり、より液晶表示パネルの残留電荷による品質の劣化を防止できる。また、本発明のゲートドライバは、携帯電話などに使用されているシステム液晶（モノシリック型液晶）にも適応可能である。
【図面の簡単な説明】
【００８２】
【図１】本発明の液晶表示装置の構成図である。
【図２】上記液晶表示装置内にあるゲートドライバの第１の実施形態を示す構成図である。
【図３】上記ゲートドライバ内にある電源ＯＦＦ制御部の実施形態を示す構成図である。
【図４】上記電源ＯＦＦ制御部内にある電源ＯＦＦ遅延生成部の実施形態を示す構成図である。
【図５】第１の実施形態のゲートドライバの動作波形図である。
【図６】ゲートドライバの第２の実施形態を示す構成図である。
【図７】上記ゲートドライバ内にあるゲートＯＮ制御部の実施形態を示す構成図である。
【図８】上記ゲートドライバ内にある電源ＯＦＦ制御部の実施形態を示す構成図である。
【図９】第２の実施形態のゲートドライバの動作波形図である。
【図１０】第２の実施形態のゲートドライバを備えた液晶表示装置の構成図である。
【図１１】従来のゲートドライバの実施形態を示す構成図である。
【図１２】上記ゲートドライバの動作波形図である。
【図１３】液晶表示パネルの内部の構成図である。
【符号の説明】
【００８３】
１     液晶表示パネル
２、２ａ、２ｂ       ゲートドライバ
３     ソースドライバ
４     電源部
５     タイミングコントローラ
６     ホスト部
７  ＯＲゲート
１１  ＴＦＴ素子
１２  ゲート線の配線寄生容量
１３  ソース線の配線寄生容量
１４  液晶容量
２１  シフトレジスタ
２２  順次ＯＮ制御部
２３、２３ａ  レベルシフタ
２４、２９  出力バッファ
２５   ゲートＯＮ制御部
２６    遅延幅記憶部
２７    遅延カウンタ
２８    マルチプレクサ
２９    電源ＯＦＦ制御部
２５１ インバータゲート
２５２ ＡＮＤゲート
２５３、２５４  Ｄタイプフリップフロップ
２５５ ＯＲゲート
２２１、２２２、２２３、２２ｍ  順次ＯＮ遅延生成部
２２１１  Ｄタイプフリップフロップ
２２１２  マルチプレクサ
２９１、２９２  Ｄタイプフリップフロップ
２９３  インバータ
２９４  ＡＮＤゲート
【図１】
2007127997.tif 000003
【図２】
2007127997.tif 000004
【図３】
2007127997.tif 000005
【図４】
2007127997.tif 000006
【図５】
2007127997.tif 000007
【図６】
2007127997.tif 000008
【図７】
2007127997.tif 000009
【図８】
2007127997.tif 000010
【図９】
2007127997.tif 000011
【図１０】
2007127997.tif 000012
【図１１】
2007127997.tif 000013
【図１２】
2007127997.tif 000014
【図１３】
2007127997.tif 000015