(57)【要約】【課題】半導体活性層およびゲート絶縁膜の形成に用いる材料を同一にすることにより、製造プロセスを簡略化し低コスト化した、界面順位の低い低オフ電流で、良好なオン／オフ特性、移動度、導電率を持つトランジスタを提供すること。【解決手段】ゲート絶縁膜と半導体層を同一のスパッタターゲットから作製するにあたり、スパッタガスの酸素流量を制御することで、同一真空漕内で、半導体活性層の導電率が１×１０−１０Ｓ／ｃｍ以上１０−２Ｓ／ｃｍ以下、ゲート絶縁膜の導電率が１０−１１Ｓ／ｃｍ以下とした半導体層とゲート絶縁膜を形成することができ、半導体層およびゲート絶縁膜の形成に際しての真空引きが１回で済ませ、低コストでトランジスタを製造する。【選択図】図１
2007109918.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に設けられた半導体層と、該半導体層に電気的に接触して配列されたソース電極と、前記半導体層に電気的に接触すると共に前記ソース電極に離隔して配列されたドレイン電極と、前記絶縁性基板を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備え、該ゲート電極に印加する電圧の有無によって、前記ソース電極と前記ドレイン電極との導通をオン又はオフするトランジスタであって、前記半導体層および前記ゲート絶縁膜がＩｎ、Ｇａ、Ｚｎ、Ｏから構成されることを特徴とするトランジスタ。
【請求項２】
前記半導体層の導電率が１×１０−１０Ｓ／ｃｍ以上１×１０−２Ｓ／ｃｍ以下、前記ゲート絶縁膜の導電率が１×１０−１１Ｓ／ｃｍ以下であることを特徴とする請求項１に記載のトランジスタ。
【請求項３】
絶縁性基板上に、酸化物半導体から構成される半導体層を形成する半導体層形成工程と、前記半導体層に電気的に接触すると共に、相互に離隔したソース電極とドレイン電極とを、前記半導体層上に配列するソース電極及びドレイン電極配列工程と、前記絶縁性基板を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記半導体層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程とを有するトランジスタの製造方法であって、前記半導体層形成工程および前記ゲート絶縁膜形成工程が、Ｉｎ、Ｇａ、Ｚｎ、Ｏからなるスパッタターゲットを不活性ガスまたは酸素の少なくとも一方でスパッタする工程であって、前記半導体層を形成する工程で用いるスパッタガスの酸素流量比が１０％以下であり、前記ゲート絶縁膜を形成する工程で用いるスパッタガスの酸素流量比が２０％以上であることを特徴とするトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の材料から構成される半導体層とゲート絶縁膜を有するトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
一般に液晶表示デバイスや有機ＥＬデバイスの駆動用等のトランジスタとして、アモルファスシリコンや多結晶シリコンを用いた薄膜トランジスタが広く使われてきた。
しかしながら、シリコンは可視光領域に光感度を有しているため、光によりキャリアが生成され導電率が上昇し、トランジスタ特性が大きく影響を受ける。
【０００３】
また、シリコンは２００℃以上の高温で成膜することで優れた特性を発揮するため低温成膜が難しく、耐熱温度が低い汎用のポリマーフィルム上には形成しにくいため、フレキシブルな表示装置の普及を阻んできた。
【０００４】
そこで、シリコンに代わる半導体材料としてＺｎＯを用いて、電界効果型トランジスタを作製する試みが多くなされている。
【０００５】
しかしながら、従来の技術では、ＺｎＯ膜内の酸素欠損や不純物を減らすことは極めて難しく、キャリア濃度を減らすことができないため、ノーマリーオフな電界効果型トランジスタを構成できない等の欠点がある。
【０００６】
そこで近年、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ材料を用いた電界効果型トランジスタが提案されている（非特許文献１参照）。
【０００７】
アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ材料を用いたアモルファス酸化物半導体を半導体層として用いることで、室温で、ＰＥＴ基板上に移動度１０ｃｍ２／Ｖｓ前後の優れた特性を持つ透明電界効果型トランジスタを作製することができる。
このような透明電界効果型トランジスタではゲート絶縁膜としては、酸化シリコン、窒化シリコン、酸化イットリウム、酸化ハフニウム、窒化ハフニウムシリケート等が用いられてきた。
しかしながら、半導体層、ゲート絶縁膜と種々の元素を含む材料をそれぞれ準備する必要があり、製造コストが大きく増加するという問題点があった（特許文献１参照）。
【０００８】
【非特許文献１】Ｋ．Ｎｏｍｕｒａ  ｅｔ  ａｌ．Ｎａｔｕｒｅ，４３２，４８８（２００４）
【特許文献１】特開２００２−３１９６８２号広報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、半導体層およびゲート絶縁膜の形成に用いる材料を同一にすることにより、製造プロセスを簡略化し低コスト化した、界面順位の低い低オフ電流で、良好なオン／オフ特性、移動度、導電率を持つトランジスタを提供するものである。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、絶縁性基板上に設けられた半導体層と、該半導体層に電気的に接触して配列されたソース電極と、前記半導体層に電気的に接触すると共に前記ソース電極に離隔して配列されたドレイン電極と、前記絶縁性基板を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備え、該ゲート電極に印加する電圧の有無によって、前記ソース電極と前記ドレイン電極との導通をオン又はオフするトランジスタであって、前記半導体層および前記ゲート絶縁膜がＩｎ、Ｇａ、Ｚｎ、Ｏから構成されることを特徴とするトランジスタである。
【００１１】
請求項２に記載の発明は、前記半導体層の導電率が１×１０−１０Ｓ／ｃｍ以上１×１０−２Ｓ／ｃｍ以下、前記ゲート絶縁膜の導電率が１×１０−１１Ｓ／ｃｍ以下であることを特徴とする請求項１に記載のトランジスタである。
【００１２】
請求項３に記載の発明は、絶縁性基板上に、酸化物半導体から構成される半導体層を形成する半導体層形成工程と、前記半導体層に電気的に接触すると共に、相互に離隔したソース電極とドレイン電極とを、前記半導体層上に配列するソース電極及びドレイン電極配列工程と、前記絶縁性基板を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記半導体層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程とを有するトランジスタの製造方法であって、前記半導体層形成工程および前記ゲート絶縁膜形成工程が、Ｉｎ、Ｇａ、Ｚｎ、Ｏからなるスパッタターゲットを不活性ガスまたは酸素の少なくとも一方でスパッタする工程であって、前記半導体層を形成する工程で用いるスパッタガスの酸素流量比が１０％以下であり、前記ゲート絶縁膜を形成する工程で用いるスパッタガスの酸素流量比が２０％以上であることを特徴とするトランジスタの製造方法である。
【００１３】
半導体層を形成する工程において、Ｉｎ、Ｇａ、Ｚｎ、Ｏからなるスパッタターゲットをスパッタして作製されるスパッタ膜の物性が、スパッタガスの酸素流量に極めて大きく左右されることを見い出した。
【００１４】
例えば、酸素流量を０％（アルゴン流量１００％）でアモルファス酸化物を作製すると１（Ｓ／ｃｍ）を超える導電率が得られるが、酸素流量を５０％とすると導電率が１×１０−１３（Ｓ／ｃｍ）以下の完全な絶縁体が得られる。
つまり、Ｉｎ、Ｇａ、Ｚｎ、Ｏからなるスパッタターゲットを用いスパッタガスの酸素流量を制御してスパッタすることで、従来困難であったゲート絶縁膜と半導体層を同一のスパッタターゲットから作製することが可能となり、同一真空槽内で半導体層とゲート絶縁膜を形成することができ、半導体層およびゲート絶縁膜の形成に際しての真空引きが１回で済み、低コストでトランジスタを製造することができる。
【発明の効果】
【００１５】
本発明のトランジスタは、同一のスパッタターゲットからゲート絶縁膜および半導体層を作製し、製造プロセスを簡略化し低コスト化することができ、またゲート絶縁膜および半導体層が同一材料から形成されているため、界面準位の低い良好な電気的特性をもつトランジスタを提供することが可能となった。
【発明を実施するための最良の形態】
【００１６】
トランジスタの製造方法の例を図２を基にして説明する。
【００１７】
まず、絶縁性基板１上に半導体層２を形成する（図２（ａ））。
【００１８】
絶縁性基板１の材料としては、ガラス、石英、ＹＳＺ（イットリア安定化ジルコニア）、ＭｇＯ、ポリメチルメタクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ポリアクリル系樹脂などを用いることができるが、これらに限定されるわけではない。
これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。
また、絶縁性基板１の材料としては、可撓性、非可撓性のどちらでもよい。
【００１９】
半導体層２の形成方法としては、スパッタ法や、パルスレーザー蒸着法（ＰＬＤ法）を用いることができるが、スパッタ法が好ましい。
スパッタ法ではパルスレーザー蒸着法（ＰＬＤ法）と比較してより広い範囲で酸素濃度、キャリア濃度を制御可能でありかつ大面積に容易に成膜可能であるからである。
また、ここで述べるスパッタ法というのはＲＦマグネトロンスパッタ法、ＤＣスパッタ法双方の概念を含む物である。
【００２０】
半導体層２の材料としては、スパッタターゲットとして、ＩｎＡＭＢＺｎＣＯＤ（式中Ｍはガリウム及びアルミニウムのうち少なくとも一つの元素であり、
０．６＜ａ＜１．５
０．６＜ｂ＜１．５
０．６＜ｃ＜１．５
０≦ｄ≦５）からなるアモルファス酸化物材料を用いることができる。
０．９＜ａ＜１．１
０．９＜ｂ＜１．１
０．９＜ｃ＜１．１
３．８＜ｄ＜４．２であればより好ましい。
【００２１】
また、スパッタガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等の不活性ガス、もしくは、これらを混合した物と、スパッタガスの酸素流量比が２０％以下になるように、好ましくは１０％以下になるように酸素を混合したものを用いることができる。
価格等を考慮するとＡｒが好適に用いられる。
また酸素の代わりにオゾンもしくは酸素とオゾンの混合ガスを用いても構わない。
【００２２】
半導体層２はＩｎＸＭＹＺｎＺＯＷ（式中Ｍはガリウムもしくはアルミニウムのうち少なくとも一つの元素であり、
０．７＜Ｘ／Ｙ＜１．４
０．７＜Ｚ／Ｙ＜１．７
３＜Ｗ＜５）
から構成されるアモルファス酸化物材料であり、
０．９＜Ｘ／Ｙ＜１．１
１．０＜Ｚ／Ｙ＜１．３
３．０＜Ｗ＜４．５であればより好ましい。
【００２３】
半導体層２の導電率は１０−１０（Ｓ／ｃｍ）以上１０−３（Ｓ／ｃｍ）以下、好ましくは１０−９（Ｓ／ｃｍ）以上、１０−４（Ｓ／ｃｍ）以下が好ましい。
半導体層２の導電率が上記範囲内であれば、良好な移動度とオン／オフ特性を持つ。
【００２４】
次に、前記半導体層２上にゲート絶縁膜３を形成する（図２（ｂ））。
【００２５】
ゲート絶縁膜３の形成方法としては、スパッタ法や、パルスレーザー蒸着法（ＰＬＤ法）を用いることができるが、スパッタ法が好ましい。
この時、パターニングはマスクを用いて行う。
【００２６】
ゲート絶縁膜３の材料は、半導体層２と同じにする。
但し、スパッタガスの酸素流量比は２０％以上、好ましくは５０％以上の物を用いる。
スパッタガスの酸素流量比を５０％以上にすると、極めて低い導電率（１０−１２Ｓ／ｃｍ）のゲート絶縁膜３を得ることができる。
またゲート絶縁膜３の導電率が１０−１１Ｓ／ｃｍ以下であれば、良好な絶縁特性を発揮し、低いオフ電流、良好なオン／オフ特性を実現することができる。
【００２７】
ゲート絶縁膜３は、ＩｎＸＭＹＺｎＺＯＷ（式中Ｍはガリウムもしくはアルミニウムのうち少なくとも一つの元素であり、
０．７＜Ｘ／Ｙ＜１．４
０．７＜Ｚ／Ｙ＜１．７
３＜Ｗ＜５）
から構成されるアモルファス酸化物材料であり、
０．９＜Ｘ／Ｙ＜１．１
１．０＜Ｚ／Ｙ＜１．３
３．０＜Ｗ＜４．５であればより好ましい。
【００２８】
最後に、半導体活性層２上にソース電極５およびドレイン電極６を、また、ゲート絶縁膜３上にゲート電極４を形成しトランジスタを得る（図２（ｃ））。
【００２９】
ソース電極５、ドレイン電極６およびゲート電極４の材料としては、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等の金属や、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）等の酸化物材料を用いることができる。
また、これらの酸化物材料に不純物をドープしたものも好適に用いられる。
例えば、Ｉｎ２Ｏ３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたもの等である。
ゲート電極、ソース電極及びドレイン電極の材料は、全て同じでもよく、異なっても良い。
【００３０】
ソース電極５、ドレイン電極６およびゲート電極４の形成方法としては、スパッタ法とフォトリソグラフィー法の組み合わせた方法を用いることができる。
【００３１】
スパッタガスとしては、Ａｒおよび酸素を用いることができる。
【００３２】
プラスチックフィルム上に薄膜トランジスタを形成する場合は連続巻取成膜法で成膜することが望ましい。
この場合、半導体層２、ゲート絶縁膜３および電極（ゲート電極４、ソース電極５、ドレイン電極６）の全ての層をスパッタ法で作製しても構わないし、半導体層２およびゲート絶縁膜３をスパッタ法で作製し、電極は蒸着法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、印刷法等で形成しても構わない。
【００３３】
以下、本発明の実施例を説明するが、本発明は実施例に記載された構成および条件に限られるものではない。
【実施例１】
【００３４】
表１に示した作製条件で、ＲＦマグネトロンスパッタ法においてガラス基板上に作製した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜の導電率を図１に示す。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料においては酸素流量を変えることで１４桁以上もの極めて広範囲において導電率を変化させることが可能であった。
この材料は半導体層２およびゲート絶縁膜３の双方として使用可能であることが確認された。
【実施例２】
【００３５】
まず、スパッタターゲットとしてＩｎＧａＺｎＯ４を、スパッタガスとしてＡｒガスと酸素ガスの混合ガス（混合ガスの流量２０ＳＣＣＭ）を用い、ＲＦマグネトロンスパッタ法によってガラス製の絶縁性基板上に４０ｎｍの膜厚を有する半導体層を作製した。
【００３６】
上記の混合ガスにおいて、酸素ガスの流量を０．２ＳＣＣＭ〜２ＳＣＣＭ（酸素流量比で１％〜１０％）の範囲内で変化させることで、５×１０−１０〜１．８（Ｓ／ｃｍ）の導電率を持つ半導体層を作製した。
作製した半導体層は元素比Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９のアモルファス膜であった。
【００３７】
次に、半導体層を作製した真空槽内で大気開放せずに、スパッタターゲットとしては半導体層の作製で用いたものと同じＩｎＧａＺｎＯ４を、スパッタガスとしてＡｒガスと酸素ガスの混合ガスにおいて、酸素ガスの流量を４ＳＣＣＭ〜１８ＳＣＣＭ（酸素流量比で２０％〜９０％）の範囲内で変化させて、ＲＦマグネトロンスパッタ法によって、１７０ｎｍの膜厚を有するゲート絶縁膜を半導体層上の一部にマスクを用いて形成した。
ゲート絶縁膜は元素比Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９のアモルファス膜であった。
【００３８】
次に、このゲート絶縁膜および半導体層上に、スパッタターゲットとしてＳｎを１０％ドープしたＩｎ２Ｏ３を用い、スパッタガスとして、Ａｒを流量２０ＳＣＣＭ、酸素を流量０．１ＳＣＣＭ用いてスパッタを行った後、フォトリソグラフィーでＳｎをドープした酸化インジウムでできたスパッタ膜をソース電極、ドレイン電極およびゲート電極の３領域に分離しトランジスタを形成した。
このとき形成されたＳｎドープ酸化インジウム（ＩＴＯ）からなる電極膜の導電率は４．０×１０３（Ｓ／ｃｍ）であった。
チャネル長は５０μｍ、チャネル幅は２００μｍであった。
【００３９】
＜比較例１＞
まず、スパッタターゲットとしてＩｎＧａＺｎＯ４を、スパッタガスとしてＡｒガスと酸素ガスの混合ガス（混合ガスの流量２０ＳＣＣＭ）を用い、ＲＦマグネトロンスパッタ法によってガラス製の絶縁性基板上に４０ｎｍの膜厚を有する半導体層を作製した。
【００４０】
上記の混合ガスにおいて、酸素ガスの流量を０．２ＳＣＣＭ〜２ＳＣＣＭ（酸素流量比で１％〜１０％）の範囲内で変化させて、３×１０−１３〜１．８（Ｓ／ｃｍ）の導電率を持つ半導体層を作製した。
作製した半導体層は元素比Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９のアモルファス膜であった。
【００４１】
次に、半導体層を作製した真空槽内で大気開放せずに、スパッタターゲットとしては半導体層の作製で用いたものと同じＩｎＧａＺｎＯ４を、スパッタガスとしてＡｒガスと酸素ガスの混合ガスにおいて、酸素ガスの流量を０．２ＳＣＣＭ〜２ＳＣＣＭ（酸素流量比で１％〜１０％）の範囲内で変化させて、ＲＦマグネトロンスパッタ法によって、１７０ｎｍの膜厚を有するゲート絶縁膜を半導体層上の一部にマスクを用いて形成した。
ゲート絶縁膜は元素比Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９のアモルファス膜であった。
【００４２】
次に、このゲート絶縁膜および半導体層上に、スパッタターゲットとしてＳｎを１０％ドープしたＩｎ２Ｏ３を用い、スパッタガスとして、Ａｒを流量２０ＳＣＣＭ、酸素を流量０．１ＳＣＣＭ用いてスパッタを行った後、フォトリソグラフィーでＳｎをドープした酸化インジウムでできたスパッタ膜をソース電極、ドレイン電極およびゲート電極の３領域に分離しトランジスタを形成した。
このとき形成されたＳｎドープ酸化インジウム（ＩＴＯ）からなる電極膜の導電率は４．０×１０３（Ｓ／ｃｍ）であった。
チャネル長は５０μｍ、チャネル幅は２００μｍであった。
【００４３】
＜比較例２＞
まず、スパッタターゲットとしてＩｎＧａＺｎＯ４を、スパッタガスとしてＡｒガスと酸素ガスの混合ガス（混合ガスの流量２０ＳＣＣＭ）を用い、ＲＦマグネトロンスパッタ法によってガラス製の絶縁性基板上に４０ｎｍの膜厚を有する半導体層を作製した。
【００４４】
上記の混合ガスにおいて、酸素ガスの流量を４ＳＣＣＭ〜１０ＳＣＣＭ（酸素流量比で２０％〜５０％）の範囲内で変化させて、３×１０−１３〜１．８（Ｓ／ｃｍ）の導電率を持つ半導体層を作製した。
作製した半導体層は元素比Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９のアモルファス膜であった。
【００４５】
次に、半導体層を作製した真空槽内で大気開放せずに、スパッタターゲットとしては半導体層の作製で用いたものと同じＩｎＧａＺｎＯ４を、スパッタガスとしてＡｒガスと酸素ガスの混合ガスにおいて、酸素ガスの流量を２ＳＣＣＭ〜１８ＳＣＣＭ（酸素流量比で１０％〜９０％）の範囲内で変化させて、ＲＦマグネトロンスパッタ法によって、１７０ｎｍの膜厚を有するゲート絶縁膜を半導体層上の一部にマスクを用いて形成した。
ゲート絶縁膜は元素比Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９のアモルファス膜であった。
【００４６】
次に、このゲート絶縁膜および半導体層上に、スパッタターゲットとしてＳｎを１０％ドープしたＩｎ２Ｏ３を用い、スパッタガスとして、Ａｒを流量２０ＳＣＣＭ、酸素を流量０．１ＳＣＣＭ用いてスパッタを行った後、フォトリソグラフィーでＳｎをドープした酸化インジウムでできたスパッタ膜をソース電極、ドレイン電極およびゲート電極の３領域に分離しトランジスタを形成した。
このとき形成されたＳｎドープ酸化インジウム（ＩＴＯ）からなる電極膜の導電率は４．０×１０３（Ｓ／ｃｍ）であった。
チャネル長は５０μｍ、チャネル幅は２００μｍであった。
【００４７】
効果を確認するため、作製した薄膜トランジスタの特性評価を行った。
成膜条件（酸素流量）、半導体層およびゲート絶縁膜の導電率、およびそれらを用いたトランジスタのＯＮ／ＯＦＦ比を表１に示す。
【００４８】
【表１】
2007109918.tif 000003
【００４９】
また、この結果をグラフにまとめたものを図３に示す。
【００５０】
半導体の導電率が１×１０−３〜２×１０−９（Ｓ／ｃｍ）の範囲内、ゲート絶縁膜の導電率が１×１０−１１（Ｓ／ｃｍ）以下の範囲で、移動度０．８〜８．５ｃｍ２／Ｖｓ以上、ＯＮ／ＯＦＦ比７×１０５〜３×１０８の良好な特性を示している。
半導体層の導電率が上記の範囲内にあっても、絶縁層の導電率が５×１０−１０（Ｓ／ｃｍ）であれば、ＯＮ／ＯＦＦ比が８〜７００程度と低くトランジスタとしては使用できない。また上記の範囲外ではトランジスタの動作は確認できなかった。
【産業上の利用可能性】
【００５１】
本発明のトランジスタは液晶ディスプレー、有機ＥＬディスプレー、光書き込み型コレステリック液晶型ディスプレー、Ｔｗｉｓｔｉｎｇ  Ｂａｌｌ  方式ディスプレー、トナーディスプレー方式ディスプレー、可動フィルム方式ディスプレー、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、センサーなどのデバイスに利用することができる。
【図面の簡単な説明】
【００５２】
【図１】酸素流量比に対するＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス材料の導電率の変化を説明するための図である。
【図２】本発明における製造プロセスを説明するための断面図である。
【図３】本発明のトランジスタの半導体層の導電率とゲート絶縁膜の導電率に対する、トタンジスタの動作状況およびＯＮ／ＯＦＦ比を説明するための図である。
【符号の説明】
【００５３】
１・・・絶縁性基板
２・・・半導体層
３・・・ゲート絶縁膜
４・・・ゲート電極
５・・・ソース電極
６・・・ドレイン電極
【図１】
2007109918.tif 000004
【図２】
2007109918.tif 000005
【図３】
2007109918.tif 000006