(57)【要約】【課題】外来ノイズによってリセット回路が誤動作することを防止することができる制御回路を提供すること。【解決手段】装置の制御を行う制御回路において、リセット信号を発生させるリセット信号発生手段と、リセット信号発生手段で発生したリセット信号により回路のリセット動作を行うリセット手段と、リセット信号の感度を鈍くする感度鈍化手段を備えたことを特徴とする。又、前記感度鈍化手段は、制御回路で指定した所定の期間のみ有効とする。【選択図】図１
2007116626.tif 000002
【特許請求の範囲】
【請求項１】
装置の制御を行う制御回路において、
リセット信号を発生させるリセット信号発生手段と、リセット信号発生手段で発生したリセット信号により回路のリセット動作を行うリセット手段と、リセット信号の感度を鈍くする感度鈍化手段を備えたことを特徴とする制御回路。
【請求項２】
前記感度鈍化手段は、制御回路で指定した所定の期間のみ有効とすることを特徴とする請求項１記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路の初期化動作を行うためのリセット信号を発生させるリセット信号発生手段を備えた制御回路に関するものである。特に、画像形成装置等のように、高圧のリークや駆動負荷のドライブに同期してノイズが発生し易く、そのノイズがリセット信号に重畳されることにより誤動作が発生するような装置における制御回路において有効である。
【背景技術】
【０００２】
画像形成装置等における制御回路においては、ＣＰＵやＡＳＩＣ等の回路を初期化するためにリセット信号を発生させるリセット発生手段を持っている。これは、電源投入時や何らかの異常時にこれらの回路を初期化し、安定動作させることを目的とした信号である。
【０００３】
しかしながら、画像形成装置においては電子写真のプロセス機構部において使用する高電圧やモータ等の負荷の駆動によって発生するノイズによりリセット信号線にノイズがのる場合がある。このノイズによってリセット回路が不安定に動作したり、意図しないタイミングでリセットが掛かることにより制御回路そのものの動作が不安定になる場合がある。
【０００４】
このような不具合を防止する手段として、例えば特許文献１では外来ノイズを検出すると、これを所定時間幅のリセット信号に整形している。安定してリセット動作を行わせるためには、所定時間幅異常のリセット信号が必要であるが、特許文献１によれば、スパイクノイズ的な短い幅のノイズ信号を所定時間幅のリセット信号に整形することにより、リセット動作を安定して行わせることを可能としている。
【０００５】
又、特許文献２においては、装置内でノイズが発生するタイミングで発生したリセット信号のノイズをキャンセルする手法が提案されている。具体的には、装置内において高電圧を発生させる放電灯を点灯させる際にノイズが発生したときに、高電圧が発生しているときに発生したリセット信号かどうかを判断し、その間に発生したリセット信号をキャンセル、若しくは所定期間（ノイズの発生が十分収まるまでの期間）遅延させるとしている。これにより、ノイズ発生期間のリセットの誤動作を防止することを可能としている。
【特許文献１】特開平５−０３５３６７号公報
【特許文献２】特開２００１−３３８７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の手法では、外来ノイズがあった場合にリセット動作を安定して行うことは可能となるが、リセット動作をさせたくない場合に外来ノイズが発生してリセット回路が働いてしまう可能性がある。例えば、画像形成装置において画像形成中に高電圧を発生させており、更に紙搬送のためにモータやソレノイド、クラッチといった誘導性の負荷を多く駆動しているため、ノイズがどうしても発生してしまう。特許文献１の手法によれば、これらのノイズにより安定したリセットを掛けることになるが、これは画像形成動作を途中で中止してしまうことであり、使用者にとって所望の動作ではない。
【０００７】
一方、特許文献２の手法によれば、ノイズが発生するタイミングでリセット信号をキャンセル、若しくはノイズ発生が収まるまで遅延させているが、画像形成中においては高電圧のリークやＣＰＵの暴走、モータ等の駆動系負荷の異常等による電源電圧の低下等が発生する可能性があり、この場合は制御回路のリセット動作を速やかに行うことが重要であり、キャンセルしてしまうことは望ましくない。
【０００８】
従って、本発明の目的とする処は、外来ノイズによってリセット回路が誤動作することを防止することができる制御回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１記載の発明は、装置の制御を行う制御回路において、リセット信号を発生させるリセット信号発生手段と、リセット信号発生手段で発生したリセット信号により回路のリセット動作を行うリセット手段と、リセット信号の感度を鈍くする感度鈍化手段を備えたことを特徴とする。
【００１０】
請求項２記載の発明は、請求項１記載の発明において、前記感度鈍化手段は、制御回路で指定した所定の期間のみ有効とすることを特徴とする。
【発明の効果】
【００１１】
請求項１記載の発明によれば、リセット信号の感度を鈍くする手段を備えることにより、外来ノイズによってリセット回路が誤動作することを防止することが可能である。
【００１２】
請求項２記載の発明によれば、請求項１記載の発明における感度鈍化手段の動作を制御回路で指定する期間に限定することにより、装置内でノイズが発生し易い期間だけ前記感度鈍化手段を動作させることが可能である。即ち、ノイズが発生していない間は通常のリセット動作が可能であり、より安全な回路を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００１４】
本発明の実施の形態に係る画像形成装置の全体構成を図２に基づき説明する。
【００１５】
図２は本発明の実施の形態に係る画像形成装置の内部構造を示す構成図である。本画像形成装置は、画像形成装置本体Ａの各部にスキャナ部Ｂ、画像形成部Ｃ、シートデッキＤを備える構成となっている。
【００１６】
画像形成装置本体Ａは、その上部にブック現行の画像情報を読み取る画像読み取り手段であるスキャナ部Ｂを有し、その下部に画像形成手段となる画像形成部Ｃを有し、更にその下部にシートデッキＤを組み付けて構成されている。
【００１７】
上記構成を詳述すると、スキャナ部Ｂは、操作系光源２０１、プラテンガラス２０２、画像形成装置本体Ａに対して開閉可能な原稿圧板２０３、ミラー２０４、レンズ２０５、受光素子( 光電変換素子) ２０６及び画像処理部などを有して構成されている。そして、プラテンガラス２０２上に本／厚紙／カール紙等のブック原稿やシート状原稿等を原稿面を下側にして載置し、原稿圧板２０３により背面を押圧して静止状態でセットし、読み取り開始キーを押すと、走査系光源２０１がプラテンガラス２０２の下部を矢印ａ方向に走査して原稿面の画像情報を読み取る。走査系光源２０１により読み取られた原稿の画像情報は画像処理部で処理され、電気信号に変換されて、画像形成部Ｃのレーザースキャナ１１１に伝送される。
【００１８】
ここで、画像形成装置本体Ａは、画像形成部Ｃのレーザースキャナ１１１に画像処理部の処理信号を入力すれば複写機として機能し、外部装置（コンピュータ）の出力信号を入力すればプリンタとして機能する。又、画像形成装置本体Ａは、他のファクシミリ装置からの信号を受信したり、画像処理部の信号を他のファクシミリ装置に送信したりすれば、ファクシミリ装置としても機能する。
【００１９】
一方、画像形成部Ｃの下部にはシートカセット１が装着されており、このシートカセット１は、下段カセット１ａと上段カセット１ｂの２個で１つの給送ユニットとして構成されている。本実施の形態では、２つの給装ユニットＵ１，Ｕ２を装着して４個のカセットを装着するようにしている。そして、上方に位置する１つの給送ユニットＵ１は、画像形成装置本体Ａに対して着脱可能に取り付けられ、下方の給送ユニットＵ２は、シートデッキＤに着脱可能に取り付けられている。
【００２０】
上記の下段カセット１ａ、上段カセット１ｂの内部に収容されたシート（被記録材）は、後述するように給送回転体となるピックアップローラ３により繰り出され、フィードローラ４とリタードローラ５との協同作用により１枚ずつ分離、給送された後、搬送ローラ１０４，１０５によって搬送され、レジストローラ１０６によって導かれ、該レジストローラ１０６によって画像形成動作に同期するようにして画像形成部Ｃへと給送される。
【００２１】
又、上記のシートカセット１とは別に、手差しトレイ１０が画像形成装置本体Ａの側面に配置されており、手差しトレイ１０上のシートＳは、手差し給紙ローラ１１により、レジストローラ１０６へと繰り出される。
【００２２】
画像形成部C は、電子写真感光ドラム１１２、画像書き込み光学系１１３、現像器１１４及び転写帯電器１１５等を有して構成されている。そして、転写帯電器１１５により一様に帯電された感光ドラム１１２の表面に、レーザースキャナ１１１から射出された画像情報に対応するレーザー光が画像書き込み光学系１１３により走査されて潜像を形成し、この潜像に現像器１１４によりトナー画像が形成されて、レジストローラ１０６により感光体ドラム１１２の回転に同期して搬送されたシートの第１面に、転写帯電器１１５によりトナー画像が転写される。
【００２３】
図中、１１７はトナー画像が形成されたシートを搬送する搬送部、１１８は定着装置、１１９は排出ローラである。トナー画像が形成されたシートは、搬送部１１７により定着装置１１８に搬送されて、加熱および加圧されてトナー画像がシート表面に定着された後、機外に配置されたソータ１２０に排出ローラ１１９によって排出、積載される。
【００２４】
又、シート両面に画像を記録する場合には、定着装置１１８から排出されたシートが排出ローラ１１９に狭持され、シートの後端が分岐点２０７を通過した時点で該排出ローラ１１９を逆転し、シートがシート両面トレイ１２１上に一旦載置された後、搬送ローラ１０４，１０５により搬送されて、レジストローラ１０６に到達し、反転されたシートは第２面に上述と同様にして画像が形成された後、ソータ１２０に排出、積載されるように構成されている。
【００２５】
次に、本実施の形態における画像形成装置の制御回路について説明する。
【００２６】
図３は本実施の形態の画像形成装置における制御回路の概略ブロック図である。５０１はＣＰＵであり、本制御回路の制御を行っている。５０４はリード・オンリー・メモリ（ＲＯＭ）であり、本制御回路を制御するためのプログラムが格納されている。５０３はランダム・アクセス・メモリ（ＲＡＭ）であり、ＣＰＵのプログラム動作を行うためのものである。
【００２７】
又、図示しないバッテリーにより電源オフの状態でもデータのバックアップが可能である。５０２はＡＳＩＣであり、本制御回路に接続された負荷の制御や、ＣＰＵに対する割り込み等のサポート機能を有している。ＣＰＵ５０１、ＡＳＩＣ５０２、ＲＯＭ５０３、ＲＡＭ５０４は、それぞれＣＰＵバスで接続されており、ＣＰＵが各ＩＣに対してデータを読み書きすることが可能な構成になっている。
【００２８】
又、５０５はモータドライバ回路であり、ＡＳＩＣ５０２で生成された制御信号を基にモータ５１０の回転制御を行う。５０６はソレノイドドライバであり、ソレノイド５１１の駆動制御を行う。５０７はセンサ信号入力回路部であり、フォトインタラプタ等のセンサからの入力信号が入力される。このセンサ入力信号は、ＡＳＩＣ５０２に入力され、画像形成装置における紙搬送のタイミング等を検出することが可能である。
【００２９】
次に、リセットＩＣ５００について説明する。
【００３０】
これは、電源電圧やＣＰＵからのウォッチドッグ監視信号に基いてリセット信号”ＲＥＳＥＴ＊”を生成するものである。ＲＥＳＥＴ＊信号は”Ｌｏｗ”でリセットの論理であり、”Ｈｉｇｈ”でリセット解除となる。リセットＩＣの動作を図４及び図５に基いて説明する。
【００３１】
図４は電源投入時の動作を表すタイミングチャートである。Ｔ０のタイミングで電源が投入されると、電源電圧”Ｖｃｃ”は徐々に所定電圧電圧まで上昇する。Ｔ１で閾値電圧”Ｖｔｈ”に到達してからリセット時間”Ｔ＿ｒｓｔ”の間だけ”ＲＥＳＥＴ＊”信号が”Ｌｏｗ”を保持した後”Ｈｉｇｈ”に反転しリセットが解除となる。
【００３２】
又、Ｔ２のタイミングで電源電圧が一時的に低下しＶｔｈを下回ったときにもＲＥＳＥＴ＊信号が”Ｌｏｗ”となり、リセット状態となる。その後、電源電圧が復帰し、Ｔ３のタイミングでＶｔｈよりも高くなると、Ｔ＿ｒｓｔの時間だけ”Ｌｏｗ”を保持した後にＲＥＳＥＴ＊信号が”Ｈｉｇｈ”となり、リセットが解除される。このようにすることで、制御回路内のＣＰＵやＡＳＩＣを安定して動作させることが可能となっている。
【００３３】
次に、図５に基いて通常動作時のウォッチドッグの動作について説明する。
【００３４】
ＣＰＵ５０１からは図５に示すようなＷａｔｃｈＤｏｇ信号が出力されており、リセットＩＣ５００に入力されている。ＷａｔｃｈＤｏｇ信号はＣＰＵが発生する所定の周期”Ｔｃｙｃ”を持つ繰り返し波形である。リセットＩＣ５００ではＷａｔｃｈＤｏｇ信号が所定の周期で入力されていることを確認することによりＲＥＳＥＴ＊信号を”Ｈｉｇｈ”に保持している。
【００３５】
ＴｅｒｒのタイミングでＣＰＵが何らかの原因で暴走した場合には、ＷａｔｃｈＤｏｇ信号が出力されなくなるので、直前のＷａｔｃｈＤｏｇ信号が発生してからＴｃｙｃ以上経過しても次のＷａｔｃｈＤｏｇ信号が入力されず、リセットＩＣの出力ＲＥＳＥＴ＊信号が”Ｌｏｗ”となり、ＣＰＵに対してリセットを掛ける。リセット信号はＴｃｙｃの時間だけ”Ｌｏｗ”を保持した後にリセットが解除され、ＣＰＵからは再びＷａｔｃｈＤｏｇ信号がＴｃｙｃの周期で出力される。
【００３６】
次に、図６に基いて本実施の形態における画像形成装置のプリント動作中に、リセット信号ラインに影響を及ぼすようなノイズが発生し易いタイミングについて説明する。
【００３７】
図６において、斜線で示した部分がノイズが発生する可能性が高い時間帯を示している。”Ｍｏｔｏｒ＿Ｏｎ”のタイミングでモーターが起動されると、その時点から所定時間ノイズが発生する可能性がある。次に、ＨＶＴ＿ＯｎからＨＶＴ＿Ｏｆｆの間は高圧リーク等によりノイズが発生する可能性がある。又、Ｍｏｔｏｒ＿Ｏｆｆのタイミングでモーターをオフすると、所定時間の間ノイズが発生する可能性がある。
【００３８】
次に、図１に基いて本実施の形態におけるリセット回路の動作について説明する。
【００３９】
図１において、リセットＩＣ５００で生成されたリセット信号”ＲＥＳＥＴ＊”は抵抗、コンデンサから成るローパスフィルタを介してＡＳＩＣ５０２に入力される。このローパスフィルタは、ＲＥＳＥＴ＊信号にのる軽微なノイズを除去するためのものである。ローパスフィルタを通った信号はＳＧ１とし、ＡＮＤゲート５５３に入力されるとともに、感度鈍化回路５５１に入力される。感度鈍化回路５５１によって処理されたＳＧ１信号は、ＳＧ２として出力され、ＳｎｓＣｈｇ信号と共にＯＲゲート５５２に入力される。ここで、ＳｎｓＣｈｇ信号は感度鈍化回路を有効にするかどうかを切り替える信号であり、”Ｈｉｇｈ”で有効、”Ｌｏｗ”で無効となるように構成されている。ＯＲゲート５５２の出力ＳＧ３は、ＳＧ１信号と共にＡＮＤゲート５５３に入力され、その出力はＡＳＩＣ内をリセットする”Ｒｓｔ＊”信号となる。
【００４０】
次に、感度鈍化回路５５１について説明する。
【００４１】
図１０は感度鈍化回路を具体化した一例である。入力されたＳＧ１はＤフリップフロップで４クロック分遅延される。ここで遅延された信号とＳＧ１信号とを後段のＡＮＤゲートに入力される。このようにすることにより、４クロック幅以下の”Ｌｏｗ”パルスはキャンセルされる。又、正常なリセット信号が入力された場合は４クロック分遅延してＳＧ２信号として出力される。本実施例では、リセット鈍化回路で４クロック分の幅の信号をキャンセルするようにしているが、リセット信号に混入するノイズの幅に合わせて適当な幅に設定する、若しくは可変としても良い。
【００４２】
次に、リセット感度鈍化手段を無効とした場合の動作を図７に基いて説明する。
【００４３】
図７はリセット感度鈍化手段を無効にした場合のタイミングチャートであり、信号の左側に示している信号名は図１のブロック図における信号名に対応している。Ｔ＿ｎ１のタイミングで小さいノイズが混入しているが、これは入力部のローパスフィルタにより除去されるのでリセット動作を引き起こさない。
【００４４】
次に、Ｔ＿ｎ２のタイミングで、ＲＥＳＥＴ＊信号に先ほどよりも大きいノイズが混入しているが、これは入力端子部のローパスフィルタでも除去し切れずに、Ｒｓｔ＊信号を”Ｌｏｗ”として出力されてしまうので、ＡＳＩＣ内部にリセット動作を起こさせてしまう。又、Ｔ＿ｎ３のタイミングで発生しているリセット信号ＲＥＳＥＴ＊は正常なリセット信号であり、同時にＲｓｔ＊信号も”Ｌｏｗ”となり、正常にリセット動作を行うことができる。
【００４５】
次に、ＳｎｓＣｈｇ信号を切り替えた場合の動作を説明する。
【００４６】
図８はＳｎｓＣｈｇ信号を切り替えるタイミングを表すタイミングチャートである。図６で説明したノイズが発生し易いタイミングでＳｎｓＣｈｇ信号を”Ｈｉｇｈ”に切り替えることにより、リセット感度鈍化回路を有効にするようにしている。ＳｎｓＣｈｇ信号を”Ｈｉｇｈ”としたときの動作を図９のタイミングチャートに基づいて説明する。
【００４７】
Ｔ＿ｎ２のタイミングで発生した短い幅のノイズはＳＧ１に伝達されるが、感度鈍化回路の出力ＳＧ２では除去されている。ＳｎｓＣｈｇ信号が”Ｈｉｇｈ”となっており、感度鈍化回路が有効となっているので、ＳＧ３＝ＳＧ２となる。従って、Ｒｓｔ＊信号はＳＧ１とＳＧ３のＡＮＤとなり、図９の最下段に示すように”Ｈｉｇｈ”が保持される。その後、Ｔ＿ｎ３のタイミングで発生したリセット信号については、ＲＥＳＥＴ＊信号が入力されてから４クロック分の時間だけ遅延してリセット信号が”Ｌｏｗ”となる。
【００４８】
以上説明したように、本実施の形態によればノイズが発生し易いことが予め分かっている期間のみリセット感度鈍化回路を有効にすることにより、意図しないリセット動作を防止することが可能である。
【００４９】
又、リセット鈍化回路を有効にしてもリセットのタイミングが遅れるものの正常なリセット信号が発生した場合にはリセット動作を行うことが可能である。更に、リセット感度鈍化回路を無効としている期間においては、リセット信号をダイレクトに反映させることが可能であるので、電源電圧の低下やＣＰＵの暴走に対して速やかにリセット動作をさせることが可能である。
【００５０】
一般的に、画像形成中のリセットは異常時に発生する場合が多く、非画像形成時のリセットは装置の電源オフ時等正常な場合に発生する場合が多い。従って、画像形成中は多少のノイズは確実にキャンセルし、異常時には確実にリセットを行うことが重要である。又、非画像形成時には電源電圧の低下や他のユニットからのリセット指示に速やかに応答して、リセット動作を行うことが重要である。本実施の形態で説明したように、本発明によれば前記２つの目的を達成することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態におけるリセット信号周りの回路ブロック図である。
【図２】本発明の実施の形態における画像形成装置の断面を示す図である。
【図３】本発明の実施の形態における画像形成装置の制御回路のブロック図である。
【図４】本発明の実施の形態におけるリセットＩＣの動作を示すタイミングチャートである。
【図５】本発明の実施の形態におけるリセットＩＣの動作を示すタイミングチャートである。
【図６】本発明の実施の形態の画像形成装置におけるノイズの発生しやすいタイミングを示した図である。
【図７】本発明の実施の形態においてリセット感度鈍化回路が無効の場合の動作を示すタイミングチャートである。
【図８】本発明の実施の形態においてリセット鈍化回路を有効にするタイミングを説明するためのタイミングチャートである。
【図９】本発明の実施の形態においてリセット感度鈍化回路を有効とした場合の動作を示すタイミングチャートである。
【図１０】本発明の実施の形態におけるリセット鈍化回路の一例を示す図である。
【符号の説明】
【００５２】
５００    リセットＩＣ
５０１    ＣＰＵ
５０２    ＡＳＩＣ
５５１    リセット感度鈍化回路
【図１】
2007116626.tif 000003
【図２】
2007116626.tif 000004
【図３】
2007116626.tif 000005
【図４】
2007116626.tif 000006
【図５】
2007116626.tif 000007
【図６】
2007116626.tif 000008
【図７】
2007116626.tif 000009
【図８】
2007116626.tif 000010
【図９】
2007116626.tif 000011
【図１０】
2007116626.tif 000012