(57)【要約】【課題】リレーベースの裏面に絶縁封止膜を形成する際に接続端子の根元部分の余分な這い上がりを抑制した電磁リレーを提供する。【解決手段】電磁リレー１の構成部品を表面に実装し、裏面より接続端子４を突出させたリレーベース２を、電磁リレーの構成部品とともにケース本体３で覆い、該ケース本体の裏底面を上にして上記リレーベースの裏面上に液状の絶縁封止剤５を充たし、硬化させて封止する構造にした電磁リレーにおいて、上記リレーベースの裏面上には、上記接続端子の周囲を囲み、ケース本体の下縁３ｂを突出させない高さの封止壁８を設け、上記絶縁封止剤を上記リレーベースの裏面に充たした際に、この封止壁によって、該液面に作用する表面張力を分散させ、絶縁封止剤の這い上がりを抑制するようにしていることを特徴とする。【選択図】図１
2007317506.tif 000002
【特許請求の範囲】
【請求項１】
電磁リレーの構成部品を表面に搭載し、裏面より接続端子を突出させたリレーベースを、電磁リレーの構成部品とともにケース本体で覆い、該ケース本体の裏底面を上にして上記リレーベースの裏面上に液状の絶縁封止剤を充たし、硬化させて封止する構造にした電磁リレーにおいて、
上記リレーベースの裏面上には、上記接続端子の周囲を囲み、ケース本体の下縁を突出させない高さの封止壁を設け、上記絶縁封止剤を上記リレーベースの裏面に充たした際に、この封止壁によって、該液面に作用する表面張力を分散させ、上記絶縁封止剤の這い上がりを抑制するようにしていることを特徴とする電磁リレー。
【請求項２】
請求項１において、
上記封止壁には、上記絶縁封止剤を導入させるための導入部が設けられていることを特徴とする電磁リレー。
【請求項３】
請求項１又は請求項２において、
上記ケース本体の下縁は、該電磁リレーが実装される回路基板との離隔間隔を一定に保持するスタンドオフ突起を有していることを特徴とする電磁リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に実装される電磁リレーに関し、詳しくは回路基板へ確実な半田付けができ、実装後の接続信頼性が高い電磁リレーの改良に関する。
【背景技術】
【０００２】
従来より、回路基板へ実装される電磁リレーは、回路基板への実装形態やその構造等、用途に応じて様々なタイプのものがある。その中で、電磁リレーの接続端子を回路基板の孔部に挿入し、半田付けすることにより実装するタイプのものにおいて、回路基板への実装工程でフラックスがケース本体内に浸入しないように、また、洗浄時にも洗浄液がケース本体内に浸入しないように、上記リレーベースとケース本体とを接着剤等の絶縁封止剤によって封止することにより、電磁リレーの構成部品への汚染を防止する構造としたものがある。
【０００３】
しかしながらこのように接着剤によって封止する構造には、以下のような問題があった。
図３は従来の電磁リレーの封止構造の問題点を示す図であり、図３（ａ）、（ｂ）は電磁リレーの部分拡大断面図である。ここで図３は接着剤によって封止される電磁リレーのケース本体を天地逆に示しており、図３（ｂ）は接着剤によって封止した後、電磁リレーが実装される回路基板に形成された孔部に電磁リレーの接続端子を挿通させ、半田付けを行った状態を示している。
ここに示す電磁リレーは、裏面より接続端子４００を突出させた平板状のリレーベース２００を、電磁リレーの構成部品（不図示）とともにケース本体３００で覆い、該ケース本体３００の裏底面よりリレーベース２００の裏面上に液状の接着剤５００を充たし硬化させて、封止する構造にしたものである。２００ａは接続端子４００をリレーベース２００の裏面側へと挿通させるために形成された挿通孔、３００ａは、ケース本体３００の下端に形成されたスタンドオフ突起である。このスタンドオフ突起３００ａは、電磁リレーを回路基板６００へ実装した際に、回路基板６００と適切な一定離隔間隔を保持することができるよう形成されている。
【０００４】
このような構造において、ケース本体３００の裏底面を上にして液状の接着剤５００を充填していくと、接着剤５００に表面張力が働き、接続端子４００の根元から接着剤５００が、図３（ａ）に示すように表面張力により這い上がってきてしまう現象が見られる。
接続端子４００の根元を這い上がろうとする接着剤５００が、この状態で硬化すると、電磁リレーを回路基板６００に半田付けする際に、この硬化した接着剤５００が障害となって、図３（ｂ）に示すように、電磁リレーが回路基板６００上で浮き上がってしまったり、孔部６００ａに硬化した接着剤５００が嵌まり込んで充分な半田フィレット７００の形成ができないため、確実な半田付けができず、接続信頼性を損なう要因となっていた。
【０００５】
また下記特許文献１は上記同様に、接続端子とリレーベースとの隙間を接着剤で封止する構造の電磁リレーが開示されており、ここでは、接着剤の這い上がり現象を防止し、接着剤（シール剤）の注入量や特性に左右されることがないよう、リレーベース（基台）上にシール剤貯留溝を形成し、該シール剤貯留溝の中に仕切壁で囲まれたリレーベースの厚さと同等の深さを有する長方形断面の貫通孔が形成されたものが記載されている。
【特許文献１】実開平５−８３９９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載のものは、溝加工や仕切壁の構造が複雑であるため、電磁リレーの接続端子の形状や大きさによってはこのような溝加工を施すことが困難なため、採用できない場合があった。また電磁リレーの接続信頼性を高めるためは、電磁リレーを回路基板へ半田付けするにあたり、一定の離隔間隔を保持した状態で電磁リレーと回路基板とが、平行に実装されることが望ましいが、上記特許文献１はこれに対して何ら配慮がなされていないものであった。
【０００７】
本発明は、上記実情に鑑みなされたものであり、簡易な構造でありながら、確実に半田付けができ、接続信頼性の高い電磁リレーを提供することを目的としている。
【課題を解決するための手段】
【０００８】
請求項１に係る電磁リレーは、電磁リレーの構成部品を表面に搭載し、裏面より接続端子を突出させたリレーベースを、電磁リレーの構成部品とともにケース本体で覆い、該ケース本体の裏底面を上にして上記リレーベースの裏面上に液状の絶縁封止剤を充たし、硬化させて封止する構造にしたものにおいて、上記リレーベースの裏面上には、上記接続端子の周囲を囲み、ケース本体の下縁を突出させない高さの封止壁を設け、上記絶縁封止剤を上記リレーベースの裏面に充たした際に、この封止壁によって、該液面に作用する表面張力を分散させ、上記絶縁封止剤の這い上がりを抑制するようにしていることを特徴とする。ここで絶縁封止剤としては、例えば熱硬化性エポキシ樹脂、ウレタン樹脂系接着剤、ＵＶ硬化型接着剤（アクリル系）等が用いられる。
【０００９】
本発明の電磁リレーは、請求項２のように、請求項１において、上記封止壁には、上記絶縁封止剤を導入させるための導入部が設けられたものとすることができ、また請求項３のように、請求項１又は請求項２において、上記ケース本体の下縁は、該電磁リレーが実装される回路基板との離隔間隔を一定に保持するスタンドオフ突起を有しているものとすることができる。
【発明の効果】
【００１０】
請求項１に記載の電磁リレーによれば、リレーベースの裏面上には、接続端子の周囲を囲み、ケース本体の下縁を突出させない高さの封止壁が設けられているので、リレー基板の裏面上を液状の絶縁封止剤によって充たして封止する際に、接続端子の根元より液面に作用する表面張力によって這い上がろうとする絶縁封止剤は、封止壁が介在することによってその表面張力が分散され、絶縁封止剤の這い上がりを抑制することができる。
そのため、電磁リレーを回路基板に半田付けする際に、這い上がって硬化した絶縁封止剤が障害となって、電磁リレーが回路基板上で浮き上がったり、回路基板の孔部に硬化した絶縁封止剤が嵌まり込んで充分な半田フィレットの形成を阻害するといったことがないので、確実に半田付けでき、接続信頼性が確保できる。
【００１１】
請求項２に記載の電磁リレーによれば、封止壁には、絶縁封止剤を導入させるための導入部が設けられているので、接続端子の根元及びリレーベースの裏面全体をスムーズに絶縁封止剤で充たすことができ、密封性の高い電磁リレーとすることができる。
【００１２】
請求項３に記載の電磁リレーによれば、ケース本体の下縁は、該電磁リレーが実装される回路基板との離隔間隔を一定に保持するスタンドオフ突起を有しているので、このスタンドオフ突起によって、電磁リレーを回路基板に実装する際に、電磁リレーの底面が回路基板に接触することなく、適切な離隔間隔を一定に保持することができる。
そのため、電磁リレーが回路基板上で上下位置にずれることなく、平行に実装でき、半田不良が生じにくいため、接続信頼性の高いものとすることができる。
また電磁リレーの接続端子を回路基板の孔部へ挿入する際には、スタンドオフ突起と回路基板とが接触する位置まで挿入させればよく、実装工程をスムーズに行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下に本発明の最良の実施の形態について、図面に基づいて説明する。図１（ａ）は本発明の電磁リレーを示した斜視図、図１（ｂ）は図１（ａ）のＸ部の部分拡大斜視図、図２（ａ）は本発明の電磁リレーの構造を示した部分拡大断面図、図２（ｂ）は本発明の電磁リレーが回路基板に実装された状態を示した部分拡大断面図である。
尚、これら図面はいずれも説明のため、ケース本体の裏側が上面になっている状態、即ち、天地逆の状態を示しており、図１は接着剤５により、接着封止する前の状態を示しており、図２は接着剤５により、接着封止された後の状態を示している。
【００１４】
図中、１は電磁リレー、４は接続端子、２はリレーベース、２ａはリレーベース２上に形成される挿通孔、３はケース本体、３ａはスタンドオフ突起、３ｂはケース本体３の側壁下端、５は接着剤、６は電磁リレー１が実装される回路基板、６ａは回路基板６の孔部、７は半田フィレット、８は封止壁、８ａは導入部である。
【００１５】
電磁リレー１は、コイルボビン、鉄芯、通電コイル、制御接点等で構成される構成物品（不図示）と、コイルへの通電端子、固定接点端子、制御端子となる種々の接続端子４と、上記構成部品をシールドするためのケース本体３と、リレーベース２とで構成されている。平板状でなるリレーベース２には、接続端子４を挿通する挿通孔２ａが形成されており、リレーベース２の表面には上記構成部品が搭載され、その裏面は、図１（ａ）に示すように挿通孔２ａを通じて接続端子４が突出している。
ケース本体３は一方が開口された箱状体でなり、ケース本体３の下端、即ち側壁下縁３ｂには、電磁リレー１を実装する回路基板６との離隔間隔を一定に保持するためのスタンドオフ突起３ａが形成されている。
リレーベース２上に搭載された構成物品は、リレーベース２とともに、このケース本体３により覆われている。そして、この電磁リレー１は、回路基板６への実装工程においてフラックスや洗浄液等がケース本体３内へ浸入しないよう、リレーベース２とケース本体３との間に生じる隙間や挿通孔２ａと接続端子４との間に生じる隙間を絶縁封止するため、ケース本体３の裏底面を上にしてリレーベース２の裏面上に液状の接着剤５を充たし、硬化させて、絶縁封止膜を形成する構造としている。
【００１６】
図１（ｂ）は、図１（ａ）のＸ部の部分拡大斜視図である。
接続端子４の根元には、接続端子４を囲むように封止壁８が設けられ、その構成は特に限定されるものではない。例えば、図例のように封止壁８を接続端子４の角部周辺に断片として設け、導入部８ａを設けたものとすれば、リレーベース２の裏面上に液状の接着剤５を充填するにあたって、接続端子４の根元及びリレーベース２の裏面全体をスムーズに接着剤５で充たすことができる。
封止壁８の構成としては、図示していないが、接続端子４の周囲全周を取り囲む構造としてもよいし、全周に形成された封止壁８の一部を切り欠いて導入部８ａを形成したものとしてもよい。
【００１７】
図２（ａ）は本発明の電磁リレーの構造を示した部分拡大断面図、図２（ｂ）は本発明の電磁リレーが回路基板に実装された状態を示す拡大要部断面図である。
封止壁８ａは、ケース本体３の下縁３ｂと同じか或いは側壁下端３ｂを突出させない高さに形成されている。このように形成すれば、封止する接着剤５を側壁下端３ｂよりもやや下方に達するところまで充たした際に、その接着剤５の表面に働く表面張力が、接続端子４の側面及び封止壁８ａの側面に接することにより分散され、接着剤５の這い上がり現象を抑えることができる。
このように封止壁８が形成されていることにより、後に回路基板６へ電磁リレー１を実装する際において、這い上がってきて硬化した接着剤５が障害になることがなく、図２（ｂ）に示すように、スムーズに電磁リレー１の接続端子４をスタンドオフ突起３ａと回路基板６とが接する位置まで挿入させることができる。
【００１８】
即ち、これによれば、接着剤５で封止した電磁リレー１の接続端子４を、回路基板６に形成した孔部６ａに挿通させて半田付けする際にも、硬化した接着剤５が、電磁リレー１を回路基板６上で浮き上がらせたり、或いは回路基板６の孔部６ａに硬化した接着剤５が嵌まり込み、半田フィレット７の形成を阻害するようなことがない。
また硬化した接着剤５が、電磁リレー１を実装する回路基板６との離隔間隔を一定に保持するためのスタンドオフ突起３ａの邪魔になることもないので、電磁リレー１の接続端子を回路基板６の孔部６ａへ挿入する際には、スタンドオフ突起３ａと回路基板６とが接触する位置まで挿入させればよく、実装工程をスムーズに行うことができる。
更にスタンドオフ突起３ａが介在することにより、電磁リレー１の底面が回路基板６に接触することもなく、適切な離隔間隔を一定に保持した状態で実装することができる上、回路基板６上で電磁リレー１が上下位置にずれを生じることなく、平行に実装することができる。
【００１９】
尚、実施形態の説明においては、挿入実装形態の電磁リレーについて説明したが、電磁リレーの接続端子の形状、構成等はこれに限定されるものではないことは言うまでもない。
【図面の簡単な説明】
【００２０】
【図１】（ａ）は本発明の電磁リレーを示した斜視図、（ｂ）は（ａ）のＸ部の部分拡大斜視図である。
【図２】（ａ）は本発明の電磁リレーの構造を示した部分拡大断面図、（ｂ）は本発明の電磁リレーが回路基板に実装された状態を示す拡大要部断面図した図である。
【図３】（ａ）、（ｂ）は従来の電磁リレーの構造を示した部分拡大断面図である。
【符号の説明】
【００２１】
１      電磁リレー
２      リレーベース
３      ケース本体
３ａ    スタンドオフ突起
３ｂ    側壁端部（ケース本体の下端）
４      接続端子
４ａ    凹部
５      接着剤（絶縁封止剤）
６      回路基板
８      封止壁
８ａ    導入部
【図１】
2007317506.tif 000003
【図２】
2007317506.tif 000004
【図３】
2007317506.tif 000005