(57)【要約】  【課題】  ＲＦ信号ラインとサージアブソーバの間に介在した１／４波長長さのマイクロストリップ線路の線路幅を変えずに、従来技術より耐サージ電圧値を向上させた雷サージ保護回路を提供する。  【解決手段】  ＲＦ信号を通す配線に、１／４波長長さのマイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、空芯コイル等を備えたバイパス経路を、前記マイクロストリップ線路に対し、並列に接続した構成とする。  【選択図】      図２
2007074855.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ信号を通す配線に、１／４波長長さの第１マイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、
空芯コイルを備えたバイパス経路を、第１マイクロストリップ線路に対し、並列に接続したことを特徴とする雷サージ保護回路。
【請求項２】
ＲＦ信号を通す配線に、１／４波長長さの第１マイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、
１／４波長を超える長さの第２マイクロストリップ線路を備えたバイパス経路を、前記第１マイクロストリップ線路に対し、並列に接続したことを特徴とする雷サージ保護回路。
【請求項３】
第２マイクロストリップ線路の線路厚みを、第１マイクロストリップ線路の線路厚みより大きくしたことを特徴とする請求項２に記載の雷サージ保護回路。
【請求項４】
ＲＦ信号を通す配線に、１／４波長長さの第１マイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、
チップインダクタを備えたバイパス経路を、前記マイクロストリップ線路に対し、並列に接続したことを特徴とする雷サージ保護回路。
【請求項５】
請求項１から請求項４の何れかに記載の雷サージ保護回路が組み込まれたことを特徴とするＬＮＢ。
【請求項６】
請求項１から請求項４の何れかに記載の雷サージ保護回路が組み込まれたことを特徴とするＳＷ−ＢＯＸ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＮＢ（Low Noise Block Converter：低雑音ダウンコンバータ）やＳＷ−ＢＯＸ（ＩＦ信号切替ＳＷユニット）等に使用される、雷サージ保護回路に関するものである。
【背景技術】
【０００２】
放送及び通信衛星などからの電波を受信するＬＮＢやＩＦ信号切替のためのＳＷ−ＢＯＸ等では、入出力信号端子の芯線は直接内部回路とつながっている。そのため例えば、これらの信号端子に接続されるケーブルを通じて外部からの雷サージの影響を受け、信号ラインにつながるデバイスの劣化や破損を引起すおそれがある。
【０００３】
そのためＬＮＢやＳＷ−ＢＯＸ等における雷サージの影響を受ける端子の近傍には、例えば図５のように、ＲＦ（Radio Frequency）信号波長の１／４の長さのマイクロストリップ線路（以下、「１／４波長長さのマイクロストリップ線路」とする）を介してサージアブソーバを設けた雷サージ保護回路が従来用いられる。なお特許文献１にも、ほぼ同様の原理に基づいた雷サージ保護回路が開示されている。
【０００４】
１／４波長長さのマイクロストリップ線路は、特許文献２等にも記載されているように、動作に必要なＲＦ（高周波）信号に対してはハイインピーダンスとして、また、サージ電流（ＲＦ信号に比べて低周波）に対しては導体として機能する。これにより図５に記載の雷サージ保護回路は、ＲＦ信号入力端子５２から入力されたＲＦ信号を、ＲＦ信号ラインを通じてＲＦ信号出力端子５３に伝える一方、サージ電流が流入した場合には、これをサージアブソーバ５６に導いて放出することとしている。
【０００５】
なおＳＷ−ＢＯＸにおいては、レシーバから供給される電流をＬＮＢへも供給する必要性から、その入出力端子にはＲＦ信号とＤＣが重畳された回路構成にする場合がある。また、ＳＷ−ＢＯＸでは例え接続されたＬＮＢがショートしていてもＳＷ−ＢＯＸ自体が破壊されないようにするため、過電流に耐えるべく、ＬＮＢより多くの電流を流すことのできる回路構成にするのが望ましい。
【特許文献１】特開平１１−２６６５２９号公報
【特許文献２】特開２０００−２４５０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし１／４波長長さのマイクロストリップ線路に一定量以上のサージ電流が流れると（サージ電圧がかかると）、該マイクロストリップ線路はジュール熱により損傷するおそれがある。そうすると、１／４波長長さのマイクロストリップ線路のフィルタとしての機能が低下し、ＲＦ信号が該マイクロストリップ線路側に漏洩することとなり、ＲＦ信号の劣化を引き起こすことがある。
【０００７】
この点、上述した従来の雷サージ保護回路では、ＲＦ信号ラインとサージアブソーバの間は１／４マイクロストリップ線路のみが介在するものであるため、サージ電流は全て該マイクロストリップ線路を通過することになる。そのためサージ発生時における該マイクロストリップ線路への負荷は過大となり易く、雷サージ保護回路の耐サージ電圧値を十分に確保することは困難であった。
【０００８】
また耐サージ電圧値を向上させるためにマイクロストリップ線路の幅を大きくすることも考えられるが、一般に線路幅はインピーダンス整合等を考慮して所定値に設定されているため、線路幅を自由に変更できないことがある。すなわち線路幅をあまり太くすると、該線路でのインピーダンス変動によって電流の反射が多くなり、ＲＦ信号のＶＳＷＲ（Voltage Standing Wave Ratio：電圧定在波比）が悪化するおそれがある。従って、耐サージ電圧値を向上させるにあたっても、マイクロストリップ線路の線路幅を変動させることは望ましくない。
【０００９】
そこで本発明は上記の問題点に鑑み、マイクロストリップ線路の線路幅を変えずに、従来技術より耐サージ電圧値を向上させた雷サージ保護回路を提供することを主な目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る雷サージ保護回路は、ＲＦ信号を通す配線に、１／４波長長さの第１マイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、空芯コイルを備えたバイパス経路を、前記マイクロストリップ線路に対し、並列に接続した構成（第１の構成）とする。
【００１１】
また、本発明に係る雷サージ保護回路は、ＲＦ信号を通す配線に、１／４波長長さの第１マイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、１／４波長を超える長さの第２マイクロストリップ線路を備えたバイパス経路を、前記第１マイクロストリップ線路に対し、並列に接続した構成（第２の構成）とする。
【００１２】
また上述した第２の構成において、第２マイクロストリップ線路の線路厚みを、第１マイクロストリップ線路の線路厚みより大きくした構成（第３の構成）としてもよい。
【００１３】
また、本発明に係る雷サージ保護回路は、ＲＦ信号を通す配線に、１／４波長長さの第１マイクロストリップ線路を介して、サージアブソーバが接続され、前記配線に流入したサージ電流を前記サージアブソーバに導く雷サージ保護回路において、チップインダクタを備えたバイパス経路を、前記マイクロストリップ線路に対し、並列に接続した構成（第４の構成）とする。
【００１４】
上述した第１から第４の構成によれば、ＲＦ信号を通す配線に流入したサージ電流は、１／４波長長さのマイクロストリップ線路だけでなく、バイパス経路をも通ってサージアブソーバに流出する。そのため、１／４波長長さのマイクロストリップ線路を流れるサージ電流は、バイパス経路を設けない場合よりも減少することとなり、ひいては雷サージ保護回路の耐サージ電圧値が向上する。また本構成は、従来の雷サージ保護回路にバイパス経路を設けるだけで達成されるから、１／４波長長さのマイクロストリップ線路の線路幅を変動させる必要もない。
【００１５】
また、上記第１から第４の構成に係る雷サージ保護回路を組み込んだＬＮＢもしくはＳＷ−ＢＯＸであれば、１／４波長長さのマイクロストリップ線路の線路幅を変動させる必要なく、耐サージ電圧値を向上させたものが実現できる。
【発明の効果】
【００１６】
上記したように、本発明に係る雷サージ保護回路であれば、ＲＦ信号を通す配線に流入したサージ電流は、１／４波長の長さの第１マイクロストリップ線路だけでなく、空芯コイル、第２マイクロストリップ線路、もしくはチップインダクタを備えたバイパス経路をも通って、サージアブソーバに流出する。そのため、マイクロストリップ線路を流れるサージ電流は、従来技術のようにバイパス経路を設けない場合よりも減少することとなり、ひいては雷サージ保護回路の耐サージ電圧値が向上する。また従来の雷サージ保護回路にバイパス経路を設けるだけで達成されるから、１／４波長長さのマイクロストリップ線路の線路幅を変動させる必要もない。
【００１７】
また、上記第２及び第３の構成とした場合においては、従来のものに比べて、第２マイクロストリップ線路を新たに設けるだけで達成される。すなわち新たに部品を設けることなく、基板のパターン調整にて実現できるため、製品の生産コスト上昇を極力抑えることが可能である。
【００１８】
また、上記第４の構成とした場合においては、従来のものに、実装の容易な市販のチップインダクタを新たに設けるだけで達成されるため、製品の生産工程における負担を極力抑えることが可能となる。
【発明を実施するための最良の形態】
【００１９】
［実施例１］
本発明の実施例１に係る雷サージ保護回路について、ＳＷ−ＢＯＸに組み込んだものを例に挙げて説明する。図１に示すように、ＳＷ−ＢＯＸ１の接続端子にはＬＮＢ２およびレシーバ３が接続されており、ＳＷ−ＢＯＸ１自体は、所定の処理を行う処理部および雷サージ保護回路４等から成る。
【００２０】
雷サージ保護回路４は、ＬＮＢ２側から入力されたＲＦ信号をレシーバ３側の回路に伝達する一方で、レシーバ３側の回路からサージ電流が流入した場合にはこれをサージアブソーバに導き、サージ電流がＬＮＢ２側に流れることを未然に防止する。
【００２１】
本実施例に係る雷サージ保護回路４の構成について、図２に基づいて説明する。ＲＦ信号入力端子１２とＲＦ信号出力端子１３は、直流をカットする第１コンデンサ１４を介して接続されている。また、第１コンデンサ１４とＲＦ信号出力端子１３の間には、マイクロストリップ線路１５の一端と空芯コイル１１の一端が接続されている。また、マイクロストリップ線路１５の他端と空芯コイル１１の他端には、第２コンデンサ１７の一端と、サージアブソーバ１６が接続されている。そして第２コンデンサ１７の他端は接地されている。なお空芯コイル１１を備えたバイパス経路１８は、マイクロストリップ線路１５に対して並列に接続されている。
【００２２】
ここでマイクロストリップ線路１５は、ＲＦ信号波長の１／４の長さに設定されている。そのため、ＲＦ信号電流に対してはハイインピーダンスとなる。その一方で、雷サージ電圧は一般的に広い周波数スペクトルをもつが、その大部分はＲＦ信号より低い帯域にある。従って、信号出力端子１３から流入してきたサージ電流に対しては、マイクロストリップ線路１５は導体として機能する。
【００２３】
空芯コイル１１は、ＲＦ信号のような高周波を殆ど通さないようにその特性（インダクタンス等）が設定されている。そのため空芯コイル１１を備えたバイパス経路１８は、ＲＦ信号を殆ど通すことはないが、ＲＦ信号に比べて周波数の低いサージ電流に対しては導体として機能する。
【００２４】
サージアブソーバ１６は、ツェナーダイオードやバリスタ等から構成され、通常は高抵抗であるが、サージが発生した場合（一定電圧を超えた場合）は急に抵抗値が下がり、一定電圧以上になることを防止する。
【００２５】
以上の構成により本実施例の雷サージ保護回路では、ＲＦ信号入力端子１２に入力されたＲＦ信号はサージアブソーバ１６側に殆ど漏洩することなく、ＲＦ信号出力端子１３から後続の回路に出力される。またその一方で、ＲＦ信号出力端子１３から流入してきたサージ電流は、ＲＦ信号入力端子１２に流れる前にサージアブソーバ１６に導かれるため、ＬＮＢ２内部の回路等をサージ電流から保護することができる。
【００２６】
またサージ電流は、マイクロストリップ線路１５だけでなく、空芯コイル１１を備えたバイパス経路１８をも通ってサージアブソーバ１６に導かれる。そのため、従来技術のようにバイパス経路を設けないものに比べて、マイクロストリップ線路１５に流れるサージ電流を減少させることができ、ひいては雷サージ保護回路４の耐サージ電圧値を向上させることが可能となる。
【００２７】
なお雷サージ試験を実施したところ、従来の雷サージ保護回路（ＲＦラインとサージアブソーバの間に、１／４波長長さのマイクロストリップ線路のみを介したもの）では、一定の3.5kV以上の雷サージに対して、熱による損傷が見受けられた。しかし本実施例の雷サージ保護回路（１／４波長長さのマイクロストリップ線路と並列に空芯コイルを設けたもの）では、ＲＦ信号の劣化が少なく耐サージ電圧値も4.4kVまで上昇することが確認できた。
【００２８】
［実施例２］
次に本発明の実施例２に係る雷サージ保護回路について、図３に基づいて説明する。なお雷サージ保護回路４を除く機器の全体的な構成は、第１実施例のものと同様であるため、その説明を省略する。
【００２９】
図３のように、ＲＦ信号入力端子２２とＲＦ信号出力端子２３は、直流をカットする第１コンデンサ２４を介して接続されている。また、第１コンデンサ２４とＲＦ信号出力端子２３の間には、第１マイクロストリップ線路２５の一端と第２マイクロストリップ線路２１の一端が接続されている。また、第１マイクロストリップ線路２５の他端と第２マイクロストリップ線路２１の他端には、第２コンデンサ２７の一端と、サージアブソーバ２６が接続されている。そして第２コンデンサ２７の他端は接地されている。すなわち実施例２の雷サージ保護回路は、実施例１のものにおいて、空芯コイル１１を第２マイクロストリップ線路２１に置き換えた構成としている。
【００３０】
ここで第１マイクロストリップ線路２５は、実施例１におけるマイクロストリップ線路１５と同様に、ＲＦ信号波長の１／４の長さに設定されている。そのためＲＦ信号に対してはハイインピーダンスとなる一方、サージ電流に対しては導体として機能する。
【００３１】
第２マイクロストリップ線路２１は、ＲＦ信号波長の１／４よりも長く設定されている。そのため第２マイクロストリップ線路２１は、第１マイクロストリップ線路２５よりもインピーダンスが高く、ＲＦ信号は流れにくくなっている。
【００３２】
以上の構成により、実施例２の雷サージ保護回路は、ＲＦ信号入力端子２２に入力されたＲＦ信号を殆ど漏洩させることなく、ＲＦ信号出力端子２３から出力させる。その一方で、ＲＦ信号出力端子２３から流入してきたサージ電流は、第１マイクロストリップ線路２５だけでなく、第２マイクロストリップ線路２１を通ってサージアブソーバ２６に導かれる。
【００３３】
そのため、従来技術のように第２マイクロストリップ線路２１を設けないものに比べて、第１マイクロストリップ線路２５に流れるサージ電流を減少させることができ、ひいては雷サージ保護回路の耐サージ電圧値を向上させることができる。
【００３４】
また本実施例の雷サージ保護回路は、従来のものに比べて、第２マイクロストリップ線路２１を新たに設けるだけで達成される。すなわち新たに部品を設けることなく、基板のパターン調整にて実現できるため、製品の生産コスト上昇を極力抑えることが可能である。
【００３５】
なお、第２マイクロストリップ線路の線路厚みを、第１マイクロストリップ線路の線路厚みより大きくしても良い。このようにすれば、バイパス経路でより多くのサージ電流をバイパスさせることができ、第１マイクロストリップ線路への負荷を軽減させることが可能となる。
【００３６】
［実施例３］
次に本発明の実施例３に係る雷サージ保護回路について、図４に基づいて説明する。なお雷サージ保護回路を除く機器の全体的な構成は、第１実施例のものと同様であるため、説明を省略する。
【００３７】
図５のように、ＲＦ信号入力端子３２とＲＦ信号出力端子３３は、直流をカットする第１コンデンサ３４を介して接続されている。また、第１コンデンサ３４とＲＦ信号出力端子３３の間には、マイクロストリップ線路３５の一端とチップインダクタ３１の一端が接続されている。また、マイクロストリップ線路３５の他端とチップインダクタ３１の他端には、第２コンデンサ３７の一端と、サージアブソーバ３６が接続されている。そして第２コンデンサ３７の他端は接地されている。すなわち実施例４の雷サージ保護回路は、実施例１のものにおいて、空芯コイル１１をチップインダクタ３１に置き換えた構成としている。
【００３８】
ここで第１マイクロストリップ線路３５は、実施例１におけるマイクロストリップ線路１５と同様に、ＲＦ信号波長の１／４の長さに設定されている。そのためＲＦ信号に対してはハイインピーダンスとなる一方、サージ電流に対しては導体として機能する。
【００３９】
チップインダクタ３１は、高周波数であるＲＦ信号を殆ど通さないように、その特性（インダクタンス等）が設定されている。そのためチップインダクタ３１を備えたバイパス経路３８は、ＲＦ信号を殆ど通すことはないが、周波数の低いサージ電流に対しては、ほぼ導体として機能する。
【００４０】
以上の構成により、雷サージ保護回路は、ＲＦ信号入力端子３２に入力されたＲＦ信号を殆ど漏洩させることなく、ＲＦ信号出力端子３３から出力させる。一方で、ＲＦ信号出力端子３３から流入してきたサージ電流は、マイクロストリップ線路３５だけでなく、チップインダクタ３１をも通ってサージアブソーバ３６に導かれる。
【００４１】
そのため、従来技術のようにチップインダクタ３１を設けないものに比べて、マイクロストリップ線路３５に流れるサージ電流を減少させることができ、ひいては雷サージ保護回路の耐サージ電圧値が向上する。
【００４２】
また本実施例の雷サージ保護回路は、従来のものに、実装の容易な市販のチップインダクタを新たに設けるだけで達成されるため、製品の生産工程における負担を極力抑えることが可能となる。
【００４３】
以上に説明したとおり、実施例１から実施例３までの雷サージ保護回路であれば、ＲＦ信号入力端子とＲＦ信号出力端子を結ぶ配線に流入したサージ電流は、１／４波長長さのマイクロストリップ線路だけでなく、空芯コイル、第２マイクロストリップ線路、もしくはチップインダクタを備えたバイパス経路をも通って、サージアブソーバに流出する。そのため、マイクロストリップ線路を流れるサージ電流は、バイパス経路を設けない従来技術のものより減少することとなり、ひいては雷サージ保護回路の耐サージ電圧値が向上する。
【００４４】
また各実施例では、従来技術のものに所定のバイパス経路を備えることで達成されるから、１／４波長長さのマイクロストリップ線路の線路幅を変える必要がない。従って、第１マイクロストリップ線路におけるＶＳＷＲの悪化を懸念することなく、耐サージ電圧値の向上を図ることができる。
【００４５】
また各実施例の雷サージ保護回路は、ＳＷ−ＢＯＸに組み込まれたものを例に挙げて説明したが、本発明はこれらに限定されるものではなく、例えばＬＮＢ等、サージ電流から保護すべき種々の機器に広く適用することが可能である。
【００４６】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００４７】
本発明はＬＮＢやＳＷ−ＢＯＸ等、サージ電流から保護すべき種々の機器に関して有用な技術である。
【図面の簡単な説明】
【００４８】
【図１】は、本発明に係るＳＷ−ＢＯＸの使用例についての説明図である。
【図２】は、実施例１における雷サージ保護回路の構成図である。
【図３】は、実施例２における雷サージ保護回路の構成図である。
【図４】は、実施例３における雷サージ保護回路の構成図である。
【図５】は、従来の雷サージ保護回路の構成図である。
【符号の説明】
【００４９】
１    ＳＷ−ＢＯＸ
２    ＬＮＢ
３    レシーバ
４    雷サージ保護回路
１１    空芯コイル
１２、２２、３２、５２    ＲＦ信号入力端子
１３、２３、３３、５３    ＲＦ信号出力端子
１４、２４、３４、    第１コンデンサ
１５、２５、３５、５５    第１マイクロストリップ線路
１６、２６、３６、５６    サージアブソーバ
１７、２７、３７、    第２コンデンサ
１８、２８、３８、    バイパス経路
２１    第２マイクロストリップ線路
３１    チップインダクタ
【図１】
2007074855.tif 000003
【図２】
2007074855.tif 000004
【図３】
2007074855.tif 000005
【図４】
2007074855.tif 000006
【図５】
2007074855.tif 000007