(57)【要約】 【課題】小型化及び高精度化を実現するセンサを提供する。【解決手段】ガラス基板からなるベースブロック１に、検出部が形成された半導体基板３とガラス基板４からなるセンサチップ２を陽極接合などにより複数接合し、多軸センサを製造する。ベースブロック１は、各センサチップ２に対して共有である。このセンサチップは、加速度センサチップ、力センサチップ、角速度センサチップ、モーションセンサチップ、温度センサチップ、圧力センサチップ、光センサチップ、バイオセンサチップのいずれか１つであり、何種類かのセンサチップを組み合わせて構成してもよい。【選択図】図２
2007127607.tif 000002
【特許請求の範囲】
【請求項１】
検出部が形成された半導体基板を有するセンサチップを複数備えたセンサブロックであって、前記各センサチップの半導体基板は共通のベースブロックに電気的に接合されると共に支持されていることを特徴とするセンサブロック。
【請求項２】
前記複数のセンサチップは、加速度センサチップ、力センサチップ、角速度センサチップ、モーションセンサチップ、温度センサチップ、圧力センサチップ、光センサチップ、バイオセンサチップのいずれか１つ以上のセンサチップであることを特徴とする請求項１記載のセンサブロック。
【請求項３】
前記ベースブロックはガラスで構成されると共に前記各センサチップの半導体基板と陽極接合されていることを特徴とする請求項１記載のセンサブロック。
【請求項４】
前記ベースブロックと前記半導体基板は、低融点ガラスを介してガラス−ガラス接合されていることを特徴とする請求項１記載のセンサブロック。
【請求項５】
前記ベースブロックと前記半導体基板は、Ａｕ−Ｇｅ又はＡｕ−Ｓｎ薄膜を介してＳｉ−Ｓｉ共晶結合により接合されていることを特徴とする請求項１記載のセンサブロック。
【請求項６】
前記ベースブロックと前記半導体基板は、ＳｉＯ2を介してＳｉ−Ｓｉ接合されていることを特徴とする請求項１記載のセンサブロック。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサチップ（加速度センサチップ、力センサチップ、温度センサチップ、バイオセンサチップ等）を実装したセンサブロックに関するものである。
【背景技術】
【０００２】
従来より、検出部を備えた半導体基板の両面をガラス基板で接合した３層構造からなる１軸センサチップを、基準ブロックとなるベースブロックに接着剤などを用いて貼り付けたセンサブロックが広く用いられている。
【０００３】
特許文献１に開示されているセンサブロックは、センサチップを接着剤を用いずに、陽極接合によって基準ブロックとなるガラス基板に接合したもので、これにより、接着剤とそれに接着される要素間の熱膨張係数の差による精度悪化を改善し、接合時に加わる熱応力や、接合する各要素の変形量を低減することができる。
【特許文献１】特開２００１−１８３３８９、図１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このように構成されるセンサブロックは、センサ全体のサイズが大きくなり、センサチップの貼り付け作業に時間と手間を要する。また、複数のセンサチップで構成されるセンサブロックでは、要素間の熱膨張率の差などによる信頼性の低下や幾何誤差累積による計測精度の低下が生じる。
【０００５】
本発明は、このような点に鑑みてなされたもので、センササイズの小型化を図ると共に、組み立て工数の削減及び計測の高精度化を実現するセンサブロックを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によるセンサブロックは、検出部が形成された半導体基板と該半導体基板の両面に接合された２つのガラス基板を有するセンサチップが複数組み合わされたセンサブロックであって、前記一方のガラス基板は、前記複数のセンサチップと共有であり、複数の前記センサチップを支持するベースブロックであることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、センサチップを構成する半導体基板の一方の面をベースブロックに直接接合し、複数のセンサチップと共有することによって、組み立て工数を減らし、センサのサイズ小型化を図ることが可能となる。また、組み立て要素が減ることにより、要素を組み合わせる際に生じる幾何誤差による計測精度の悪化を軽減し、計測精度を向上させることができる。更に、センササイズの小型化に伴う固有振動数の増大により、センサブロックの応答速度を早め計測時間の短縮を図ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、添付した図面を参照して本発明に係る実施の形態を説明する。
【０００９】
図１は、本発明の実施形態に係るセンサの斜視図であり、図２は、その分解斜視図である。
【００１０】
センサブロック１０は、ガラス基板に電極１ａが多面パタニングされたベースブロック１のＸＹＺ面上に、加速度を測定する静電容量式加速度センサであるセンサチップ２がそれぞれ設置されている。センサチップ２は、加速度に応じて変位する錘３ａと電極３ｂを有する半導体基板３と、半導体基板３と対向する面にこの錘３ａの相対変位を検出する電極４ａが配されたガラス基板４とからなり、半導体基板３及びガラス基板４は陽極接合により接合されている。また、半導体基板３には、絶縁体３ｃによって周囲が囲まれたコンタクトホール３ｄが設置され、ガラス基板４には、コンタクトホール４ｂ，ｃ，ｄが設置されており、電極１ａはコンタクトホール３ｄ及び４ｂ、電極３ｂはコンタクトホール４ｃ，電極４ａはコンタクトホール４ｄに導電性樹脂などの導電性物質を埋め込むことにより外部品と電気的に接合することができる。ここで、ベースブロック１やガラス基板４に形成された電極１ａ，４ｂは、フォトリソグラフィを用いることも可能であるが、導電性インクの印刷や直接描画法を用いると多面パタニングの工程をより容易に実施することができる。
【００１１】
次にこのように構成されたセンサの効果について説明する。
【００１２】
複数のセンサチップ２の一方の面を１つのベースブロックに共有で接合することにより、従来、半導体基板３とベースブロック１の間に介していたガラス基板を省略することができる。これにより、センサブロックの小型化を実現し、組み立て工数を削減することができる。また、ガラス基板の要素を削減することにより、要素を組み合わせる際に生じる幾何誤差による計測精度の悪化を軽減し、計測精度を向上させることができる。更に、センササイズの小型化に伴う固有振動数の増大により、センサブロックの応答速度を早め計測時間の短縮を図ることができる。
【００１３】
本実施例において、ベースブロック１と半導体基板３とを接合する手段として陽極接合を用いているが、ベースブロック１と半導体基板３との間にフリットガラス等の低融点ガラスを介してガラス−ガラス接合を行ったり、また、Ａｕ−Ｇｅ又はＡｕ−Ｓｎ薄膜を介したＳｉ−Ｓｉ共晶結合や、ＳｉＯ2層を介したＳｉ−Ｓｉ接合を用いても本発明を実施することができる。
【００１４】
本実施形態では、六面体のＸＹＺ面にそれぞれセンサチップ２を設置して多軸センサを構成したが、図３のように、両面に電極１Ａａが形成されたベースブロック１Ａの対向する面にセンサチップ２Ａを配して両面センサブロック２０を構成したり、図４のように、ガラス基板１Ｂの１つの面に複数のセンサチップを配置し複合センサブロック３０を構成することでも本発明を実施することができる。
【００１５】
本実施形態では、センサチップを静電容量式加速度センサチップとしたが、検出部が形成された半導体基板の一方と接合する基板が同材料で形成できるものならば、加速度センサチップ、力センサチップ、角速度センサチップ、モーションセンサチップ、温度センサチップ、圧力センサチップ、光センサチップ、バイオセンサチップ等の異なる物理量を検出するセンサチップを複数組み合わせて用いることができ、用途に応じて、センサチップの数や種類を任意に選択し、本発明を実施することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るセンサの実装構造を示す斜視図である。
【図２】図１の分解斜視図である。
【図３】他の実施形態に係るセンサの実装構造を示す斜視図である。
【図４】更に他のセンサの実装構造を示す斜視図である。
【符号の説明】
【００１７】
１…ベースブロック、２…センサチップ、３…半導体基板、４…ガラス基板、１０，２０，３０…センサブロック。
【図１】
2007127607.tif 000003
【図２】
2007127607.tif 000004
【図３】
2007127607.tif 000005
【図４】
2007127607.tif 000006