(57)【要約】【課題】  チップ実装部品において、更なる実装面積の省スペース化を行うこと。【解決手段】  実装基材１と、実装基材１の表裏面の一方に実装されたドライバＩＣ２と、実装基材１の表裏面の他方に実装されたチップ部品３と、実装基材１の裏面にチップ部品３を避けて導電性接着材料４で接着され外部との電気的接続を行う外部電極５が形成された電極部材６と、を備え、実装基材１が、ドライバＩＣ２及びチップ部品３と外部電極５との電気的接続を導電性接着材料４を介して行うスルーホール９及び配線パターン１０を有している。【選択図】      図１
2007109897.tif 000002
【特許請求の範囲】
【請求項１】
実装基材と、
前記実装基材の表裏面の一方に実装された半導体チップと、
前記実装基材の表裏面の他方に実装されたチップ部品と、
前記実装基材の裏面に前記半導体チップ又は前記チップ部品を避けて導電性接着材料で接着され外部との電気的接続を行う外部電極が形成された電極部材と、を備え、
前記実装基材が、前記半導体チップ及び前記チップ部品と前記外部電極との電気的接続を前記導電性接着材料を介して行うスルーホール及び配線パターンを有していることを特徴とするチップ実装部品。
【請求項２】
請求項１に記載のチップ実装部品において、
前記電極部材が、前記実装基材の外縁部に設けられ前記実装基材の裏面に実装された前記半導体チップ又は前記チップ部品よりも厚く形成されていることを特徴とするチップ実装部品。
【請求項３】
請求項１又は２に記載のチップ実装部品において、
前記電極部材の周囲が、絶縁性接着材料で前記実装基材に接着されていることを特徴とするチップ実装部品。
【請求項４】
表裏面に複数の実装領域を有する実装用基板にスルーホール及び配線パターンを前記実装領域毎に形成する工程と、
前記実装用基板の表裏面の一方における前記実装領域毎に半導体チップを実装すると共に前記スルーホール又は前記配線パターンに電気的に接続する工程と、
前記実装用基板の表裏面の他方における前記実装領域毎にチップ部品を実装すると共に前記スルーホール又は前記配線パターンに電気的に接続する工程と、
電極用基板に外部との電気的接続を行う外部電極及び実装孔部を前記実装領域に対応して複数形成する工程と、
前記電極用基板を、前記実装用基板の裏面に前記半導体チップ又は前記チップ部品を前記実装孔部内に配して導電性接着材料で接着すると共に前記スルーホール及び前記配線パターンと前記外部電極とを前記導電性接着材料を介して電気的に接続する工程と、
接着された前記実装用基板と前記電極用基板とを前記実装領域毎にダイシングして複数のチップ実装部品に分割する工程と、を備えていることを特徴とするチップ実装部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ＩＣ等の半導体チップ等とチップコンデンサ等のチップ部品との複合実装において、小面積化及び低コスト化が可能なチップ実装部品及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体ＩＣチップ及び抵抗やコンデンサ等のチップ部品は、マザーボードやモジュール用基板の表面上に平面的に実装される。例えば、特許文献１には、プリント基板上にチップ部品やモジュール部品が表面実装された構造が記載されている。また、この特許文献１では、複数のチップ部品がモジュール用基板上に表面実装されたモジュール部品が記載されている。
【０００３】
【特許文献１】特開２００２−７６５６６号公報（特許請求の範囲、図１、図７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の技術には、以下の課題が残されている。
すなわち、従来は、マザーボード又はモジュール用基板上にチップ部品等を平面的に搭載しているため、マザーボードやモジュール用基板の配線ピッチ細密化により、実装面積の縮小は進んでいるものの、今後更なる小面積化に対してはチップ部品等の小型化に依存することとなり、全体としての小面積化が困難であった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、更なる実装面積の省スペース化を行い、さらには低コスト化も可能にすることができるチップ実装部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のチップ実装部品は、実装基材と、前記実装基材の表裏面の一方に実装された半導体チップと、前記実装基材の表裏面の他方に実装されたチップ部品と、前記実装基材の裏面に前記半導体チップ又は前記チップ部品を避けて導電性接着材料で接着され外部との電気的接続を行う外部電極が形成された電極部材と、を備え、前記実装基材が、前記半導体チップ及び前記チップ部品と前記外部電極との電気的接続を前記導電性接着材料を介して行うスルーホール及び配線パターンを有していることを特徴とする。
【０００７】
このチップ実装部品では、表裏面に半導体チップ及びチップ部品を実装した実装基材と電極部材とを導電性接着材料を介して接続すると共に、外部電極とスルーホール及び配線パターンとの電気的接続を行うことにより、表裏面における立体実装構造が得られ、省スペース化を図ることができる。また、半導体チップとチップ部品とを表裏面に分けて実装しているので、それぞれ別個の封止手段や実装手段を用いることが容易となる。さらに、予め本発明のチップ実装部品に半導体チップやチップ部品が複合的に実装されているので、本発明のチップ実装部品をマザーボード上に実装するだけで、搭載している半導体チップ及びチップ部品とマザーボードとの電気的接続が完了するので、実装時間の短縮及び低コスト化を図ることが可能になる。
【０００８】
また、本発明のチップ実装部品は、前記電極部材が、前記実装基材の外縁部に設けられ前記実装基材の裏面に実装された前記半導体チップ又は前記チップ部品よりも厚く形成されていることを特徴とする。すなわち、このチップ実装部品では、電極部材が実装基材の外縁部において実装基材裏面の半導体チップ又はチップ部品よりも厚く形成されているので、マザーボード等への実装時に電極部材が実装基材を外縁部で支持すると共に実装基材裏面の半導体チップ又はチップ部品をマザーボード実装面に直接当接させることなく保護することができる。したがって、実装基材裏面の半導体チップ又はチップ部品に実装時に加わるストレス等を低減することができる。
【０００９】
また、本発明のチップ実装部品は、前記電極部材の周囲が、絶縁性接着材料で前記実装基材に接着されていることを特徴とする。すなわち、このチップ実装部品では、電極部材の周囲を補強材として絶縁性接着材料で実装基材に接着することで、導電性接着材料のみで接着する場合よりも接着強度を向上させることができる。
【００１０】
本発明のチップ実装部品の製造方法は、表裏面に複数の実装領域を有する実装用基板にスルーホール及び配線パターンを前記実装領域毎に形成する工程と、前記実装用基板の表裏面の一方における前記実装領域毎に半導体チップを実装すると共に前記スルーホール又は前記配線パターンに電気的に接続する工程と、前記実装用基板の表裏面の他方における前記実装領域毎にチップ部品を実装すると共に前記スルーホール又は前記配線パターンに電気的に接続する工程と、電極用基板に外部との電気的接続を行う外部電極及び実装孔部を前記実装領域に対応して複数形成する工程と、前記電極用基板を、前記実装用基板の裏面に前記半導体チップ又は前記チップ部品を前記実装孔部内に配して導電性接着材料で接着すると共に前記スルーホール及び前記配線パターンと前記外部電極とを前記導電性接着材料を介して電気的に接続する工程と、接着された前記実装用基板と前記電極用基板とを前記実装領域毎にダイシングして複数のチップ実装部品に分割する工程と、を備えていることを特徴とする。
【００１１】
このチップ実装部品の製造方法では、複数の実装領域を有する実装用基板の表裏面に半導体チップ及びチップ部品を実装領域毎に実装し、電極用基板を接着した後に、ダイシングにより複数のチップ実装部品に分割するので、一度に多数のチップ実装部品を効率的にかつ低コストで作製することができる。
【発明の効果】
【００１２】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係るチップ実装部品及びその製造方法によれば、表裏面に半導体チップ及びチップ部品を実装した実装基材と電極部材とを導電性接着材料を介して接続して、外部電極とスルーホール及び配線パターンとの電気的接続を行うので、立体実装構造による省スペース化を図ることができると共に、モジュール化による実装時間の短縮及び低コスト化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係るチップ実装部品及びその製造方法の第１実施形態を、図１から図９を参照しながら説明する。
【００１４】
本実施形態のチップ実装部品は、例えば携帯電話機器における液晶表示バックライト用のドライバ回路等に用いるもので、図１から図４に示すように、ガラスエポキシ基板等で形成された実装基材１と、実装基材１の表面にペースト等で接着実装されたバックライト用のドライバＩＣ（半導体チップ）２と、実装基材１の裏面にハンダ付け等で実装された複数のチップコンデンサ等のチップ部品３と、実装基材１の裏面にチップ部品３を避けてＡｇペースト等の導電性接着材料４で接着され外部との電気的接続を行う外部電極５が複数形成された電極部材６と、を備えている。
【００１５】
上記実装基材１の表面には、ワイヤーボンド用パッド７が両側に並列して複数形成され、これらのワイヤーボンド用パッド７とドライバＩＣ２上の電極パッド（図示略）とがワイヤーボンディングによる金線等のワイヤー８で接続されている。また、各ワイヤーボンド用パッド７は、実装基材１中に形成されたスルーホール９を介して裏面側に電気的に接続されている。
さらに、実装基材１の裏面には、各チップ部品３用の配線パターン１０が形成されていると共に、これら配線パターン１０又はスルーホール９に接続された接続用電極１１が両側に並列して複数形成されている。
【００１６】
上記電極部材６は、ガラスエポキシ基板等で形成され、実装基材１の両側の外縁部に分割して接着されている。
上記外部電極５は、図４に示すように、上記電極部材６の表面（接合面）に接続用電極１１に対応して並列に複数形成された表面電極部５ａと、各表面電極５ａに接続され電極部材５の外側面に並列して複数形成された側面電極部５ｂと、各側面電極部５ｂと接続され電極部材６の裏面に並列に複数形成された裏面電極部５ｃと、を備えている。
【００１７】
すなわち、ドライバＩＣ２は、ワイヤーボンド用パッド７、スルーホール９及び接続用電極１１を介して外部電極５に電気的に接続されている。また、各チップ部品３は、配線パターン１０及び接続用電極１１を介してドライバＩＣ２又は外部電極５に電気的に接続されている。
なお、ワイヤーボンド用パッド７、配線パターン１０及び接続用電極１１は、それぞれ所定の銅パターン上に金メッキして形成されている。
【００１８】
電極部材６は、実装基材１の裏面に実装されたチップ部品３よりも厚く形成されている。また、電極部材６の内側周囲は、エポキシ系樹脂等の絶縁性接着材料１２で実装基材１に接着されている。
さらに、ドライバＩＣ２は、実装基材１上でエポキシ系樹脂の封止樹脂１３で封止されている。
【００１９】
このように本実施形態では、表裏面にドライバＩＣ２及び複数のチップ部品３を実装した実装基材１と電極部材６とを導電性接着材料４を介して接続すると共に、外部電極５とスルーホール９及び配線パターン１０との電気的接続を行うことにより、表裏面における立体実装構造が得られ、省スペース化を図ることができる。また、ドライバＩＣ２とチップ部品３とを表裏面に分けて実装しているので、それぞれ別個の封止手段や実装手段を用いることが容易となる。
【００２０】
さらに、電極部材６が実装基材１の外縁部において実装基材１裏面のチップ部品３よりも厚く形成されているので、マザーボード等への実装時に電極部材６が支持部材として実装基材１を外縁部で支持すると共に、実装基材１裏面のチップ部品３をマザーボード実装面に直接当接させることなく実装することができる。したがって、電極部材６が実装基材１裏面のチップ部品３を保護し、チップ部品３に加わる実装時のストレス等を低減することができる。
【００２１】
また、電極部材６の内側周囲を補強材として絶縁性接着材料１２で実装基材１に接着することで、導電性接着材料４のみで接着する場合よりも接着強度を向上させることができる。
このように、本実施形態のチップ実装部品にドライバＩＣ２やチップ部品３が複合的に実装されているので、本実施形態のチップ実装部品をマザーボード上に実装するだけで、ドライバＩＣ２及びチップ部品３とマザーボードとの電気的接続が一度に完了するので、実装時間の短縮及び低コスト化を図ることが可能になる。
【００２２】
次に、本実施形態のチップ実装部品の製造方法について、図５から図９を参照して説明する。
【００２３】
まず、表裏面に複数の実装領域Ａを有するガラスエポキシ基板等の実装用基板２１に、ワイヤーボンド用パッド７、スルーホール９、接続用電極１１及び配線パターン１０を実装領域Ａ毎に形成し、図５及び図６に示すように、表面の各実装領域ＡにドライバＩＣ２をペースト等で接着実装する。上記ワイヤーボンド用パッド７、接続用電極１１及び配線パターン１０は、それぞれフォトリソグラフィ技術等により形成した銅パターン上に金メッキしてパターン形成される。また、上記スルーホール９は、所定位置に形成された貫通孔内に金属メッキ等の導電性材料が充填されて形成される。
【００２４】
次に、ドライバＩＣ２とワイヤーボンド用パッド７とを、ワイヤーボンディングによるワイヤー８で接続する。さらに、各ドライバＩＣ２を封止樹脂１３で封止する。なお、図５以下の図面では、封止樹脂１３の図示は省略する。
次に、図７に示すように、実装用基板２１の裏面に各チップ部品３を所定の配線パターン１０上にハンダ付けによって接着する。これにより、チップ部品３とドライバＩＣ２とが配線パターン１０、接続用電極１１、スルーホール９、ワイヤーボンド用パッド７及びワイヤー８を介して電気的に接続される。
【００２５】
一方、図８に示すように、ガラスエポキシ基板等で形成された電極用基板２６に、外部との電気的接続を行う外部電極５及び長孔状の実装孔部２７を各実装領域Ａに対応して複数形成する。ここで外部電極５の表面電極部５ａ及び裏面電極部５ｃは、電極用基板２６の表面及び裏面にスクリーン印刷等でパターン形成される。また、外部電極５の側面電極部５ｂは、電極用基板２６に形成された電極用スルーホールの内部に金属メッキ等の導電性材料が充填されて形成される。
【００２６】
次に、図９に示すように、電極用基板２６を、実装用基板２１の裏面に各チップ部品３を対応する実装孔部２７内に配し、スクリーン印刷等で接続用電極１１上にパターン形成されたＡｇペーストの導電性接着材料４で接着する。この際、実装用基板２１の接続用電極１１と対応する表面電極部５ａとを位置合わせした状態で接合を行う。これにより、スルーホール９及び配線パターン１０と外部電極５とが、導電性接着材料４を介して電気的に接続される。
【００２７】
さらに、電極用基板２６の各電極部材６となる部分の内側周囲と実装基材１とを、エポキシ系樹脂等の絶縁性接着材料１２で接着する。
次に、接着された実装用基板２１と電極用基板２６とを実装領域Ａ毎に、ダイシングラインＬにおいて格子状にダイシングして分割することにより、複数のチップ実装部品を同時に作製することができる。
【００２８】
このように、複数の実装領域Ａを有する実装用基板２１の表裏面にドライバＩＣ２及びチップ部品３を実装領域Ａ毎に実装し、電極用基板２６を接着した後に、ダイシングにより複数のチップ実装部品に分割するので、一度に多数のチップ実装部品を効率的にかつ低コストで作製することができる。
【００２９】
次に、本発明に係るチップ実装部品の第２実施形態について、図１０を参照して説明する。なお、以下の実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。
【００３０】
第２実施形態と第１実施形態との異なる点は、第１実施形態では実装基材１と電極部材６とをＡｇペーストの導電性接着材料４で接着して電気的接続を行っているのに対し、第２実施形態では、図１０に示すように、電極用基板２６の表面電極部５ａ上に形成したＡｕバンプ（導電性接着材料）３０と、Ａｕバンプ３０を覆うようにＮＣＰ（Non-Conductive Paste）（導電性接着材料）３１を供給した状態で、実装用基板２１を接着している点である。
【００３１】
すなわち、第２実施形態では、Ａｕバンプ３０及びＮＣＰ３１によって電極用基板２６と実装用基板２１との接着を行うため、実装用基板２１と電極用基板２６との電気的接続がより確実に行われると共に、実装用基板２１と電極用基板２６との接着強度の向上を図ることができる。したがって、実装基材１と電極部材６との電気的接続及び機械的接着が、さらに良好に行われる。
なお、上記ＮＣＰ３１の代わりに、ＮＣＦ（Non-Conductive Film）を用いて実装用基板２１と電極用基板２６との接合を行っても構わない。
【００３２】
なお、本発明の技術範囲は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００３３】
例えば、上記実施形態では、ドライバＩＣ２についてワイヤーボンディングで電気的接続を行っているが、ドライバＩＣ２がフリップチップ型ＩＣである場合は、バンプ等により接着及び電気的接続を行っても構わない。この場合、封止樹脂１３によるドライバＩＣ２の封止を行わなくてもよい。
また、上記実施形態では、ドライバＩＣ２のみ封止樹脂１３で封止しているが、裏面側のチップ部品３も封止樹脂１３により封止しても構わない。
【００３４】
また、上記実施形態では、電極用基材２６が、複数の実装領域Ａに対応した長孔状の実装孔部２７を有しているが、実装領域Ａ毎の正方形状又は長方形状等の実装孔部を形成した電極用基板を用いても構わない。この場合、ダイシング後の電極部材は四角枠状となり、実装基材１の外縁部の４辺において実装基材１を支持することから、全体の強度がさらに向上する。
また、上記実施形態では、実装基材１の表面にドライバＩＣ２が実装されていると共に、実装基材１の裏面にチップ部品３が実装されているが、逆に実装基材１の表面にチップ部品３を実装すると共に実装基材１の裏面にドライバＩＣ２を実装しても構わない。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る第１実施形態のチップ実装部品を示す断面図である。
【図２】第１実施形態のチップ実装部品において、封止樹脂の図示を省略した表面側から見た斜視図である。
【図３】第１実施形態のチップ実装部品において、封止樹脂の図示を省略した裏面側から見た斜視図である。
【図４】第１実施形態のチップ実装部品において、封止樹脂を省略した状態での要部の拡大断面図である。
【図５】第１実施形態のチップ実装部品の製造方法において、実装用基板にドライバＩＣを実装する工程を示す斜視図である。
【図６】第１実施形態のチップ実装部品の製造方法において、実装用基板にドライバＩＣを実装する工程を示す要部を拡大した上面図である。
【図７】第１実施形態のチップ実装部品の製造方法において、実装用基板にチップ部品を実装する工程を示す要部を拡大した裏面図である。
【図８】第１実施形態のチップ実装部品の製造方法において、電極用基板を示す斜視図である。
【図９】第１実施形態のチップ実装部品の製造方法において、実装用基板と電極用基板との接合状態を示す要部の拡大断面図である。
【図１０】第２実施形態のチップ実装部品の製造方法において、実装用基板と電極用基板との接合状態を示す要部の拡大断面図である。
【符号の説明】
【００３６】
１…実装基材、２…ドライバＩＣ（半導体チップ）、３…チップ部品、４…導電性接着材料、５…外部電極、６…電極部材、９…スルーホール、１０…配線パターン、１２…絶縁性接着材料、２１…実装用基板、２６…電極用基板、２７…実装孔部、３０…Ａｕバンプ（導電性接着材料）、３１…ＮＣＰ（導電性接着材料）、Ａ…実装領域
【図１】
2007109897.tif 000003
【図２】
2007109897.tif 000004
【図３】
2007109897.tif 000005
【図４】
2007109897.tif 000006
【図５】
2007109897.tif 000007
【図６】
2007109897.tif 000008
【図７】
2007109897.tif 000009
【図８】
2007109897.tif 000010
【図９】
2007109897.tif 000011
【図１０】
2007109897.tif 000012