(57)【要約】【課題】光素子およびその製造方法に関して、静電破壊を防止して信頼性の向上を図る。【解決手段】本発明にかかる光素子１００は、基板１０１の上方に、基板側から配置された、第１ミラーとして機能し、第１の導電型からなる第１の半導体部１０２と、活性層として機能する第２の半導体部１０３と、第２ミラーとして機能し、第２の導電型からなる第３の半導体部１０４、１０６と、を含む発光素子部１６０と、基板の上方に、基板側から配置された、第１の半導体部と同一組成からなる第１の支持部１１２と、第２の半導体部と同一組成からなる第２の支持部１１３と、第２の導電型からなる第４の半導体部１１４、１１６と第４の半導体部よりエッチング速度の大きい材料からなる第５の半導体部１１７と、容量低減部１１８と、第１の導電型からなる第６の半導体部１１９と、を含む整流素子部と、を含む。【選択図】図２
2007305959.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、前記第３の半導体層よりエッチング速度の大きい材料からなる第４の半導体層と、容量低減部として機能する第５の半導体層と、第１の導電型からなる第６の半導体層と、を積層する工程と、
（ｂ）少なくとも前記第３、第４、第５、及び第６の半導体層をパターニングすることによって、前記基板の上方に前記基板側から配置された、第１の導電型からなる第１の半導体部、活性層として機能する第２の半導体部、および第２の導電型からなる第３の半導体部を含む発光素子部と、前記第２の導電型からなる第４の半導体部、前記第４の半導体部よりエッチング速度の大きい材料からなる第５の半導体部、容量低減部、および第１の導電型からなる第６の半導体部を含む整流素子部とを形成する工程と、
（ｃ）前記発光素子部を駆動する第１および第２の電極を形成する工程と、
（ｄ）前記第４および第６の半導体部を、前記発光素子部とは逆方向の整流作用を有するように前記第１及び第２の電極の間に並列接続する工程と、
を含み、
前記工程（ｂ）は、前記第３の半導体層の上面の一部が露出するまでエッチングする工程を有する、光素子の製造方法。
【請求項２】
請求項１において、
前記容量低減部は、真性半導体からなるように形成されている、光素子の製造方法。
【請求項３】
請求項１において、
前記容量低減部は、前記第４または第６の半導体部より低濃度の不純物を含む半導体からなるように形成されている、光素子の製造方法。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記第５の半導体部は、前記第２の導電型からなるように形成されている、光素子の製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記工程（ｂ）では、前記第４の半導体層をウェットエッチングすることにより、前記第４の半導体部の上面の一部を露出させる、光素子の製造方法。
【請求項６】
請求項５において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含むように形成され、
前記第５の半導体部は、ＩｎＧａＰ層からなるように形成されている、光素子の製造方法。
【請求項７】
請求項５において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含むように形成され、
前記第５の半導体部は、ＡｌＧａＡｓ層からなるように形成されている、光素子の製造方法。
【請求項８】
基板の上方に、前記基板側から配置された、第１ミラーとして機能し、第１の導電型からなる第１の半導体部と、活性層として機能する第２の半導体部と、第２ミラーとして機能し、第２の導電型からなる第３の半導体部と、を含む発光素子部と、
前記基板の上方に、前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部と、前記第２の半導体部と同一組成からなる第２の支持部と、第２の導電型からなる第４の半導体部と、前記第４の半導体部よりエッチング速度の大きい材料からなる第５の半導体部と、容量低減部と、第１の導電型からなる第６の半導体部と、を含む整流素子部と、
前記発光素子部を駆動する第１及び第２の電極と、
を含み、
前記第４及び第６の半導体部は、前記第１及び第２の電極の間に並列接続され、前記発光素子部とは逆方向の整流作用を有する、光素子。
【請求項９】
請求項８において、
前記第４の半導体部は、前記第３の半導体部と同一組成から形成されている、光素子。
【請求項１０】
請求項８または９において、
前記容量低減部は、真性半導体からなる、光素子。
【請求項１１】
請求項８または９において、
前記容量低減部は、前記第４または第６の半導体部より低濃度の不純物を含む半導体からなる、光素子。
【請求項１２】
請求項８ないし１１のいずれかにおいて、
前記第５の半導体部は、前記第２の導電型からなる、光素子。
【請求項１３】
請求項８ないし１２のいずれかにおいて、
前記第４の半導体部は、ＧａＡｓ層を最上面に含み、
前記第５の半導体部は、ＩｎＧａＰ層からなる、光素子。
【請求項１４】
請求項８ないし１２のいずれかにおいて、
前記第４の半導体部は、ＧａＡｓ層を最上面に含み、
前記第５の半導体部は、ＡｌＧａＡｓ層からなる、光素子。
【請求項１５】
請求項８ないし１２のいずれかにおいて、
前記発光素子部は、面発光型半導体レーザとして機能し、
前記第１の半導体部は、第１ミラーとして機能し、
前記第３の半導体部は、第２ミラーとして機能し、
前記第３の半導体部および前記第４の半導体部の最上面は、ＧａＡｓ層からなり、
前記第５の半導体部は、ＩｎＧａＰ層からなり、
前記容量低減部および前記第６の半導体部は、ＧａＡｓ層からなり、
前記第１の電極は、前記第３の半導体部の上面に形成され、
前記第１の電極と電気的に接続され、かつ前記第６の半導体部の上面に形成された第３の電極と、
前記第２の電極と電気的に接続され、かつ前記第４の半導体部の上面に形成された第４の電極と、
をさらに含む、光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光素子およびその製造方法に関する。
【背景技術】
【０００２】
一般に、光素子は実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。面発光型半導体レーザは、順バイアスの電圧にはある程度の耐性を有するが、逆バイアスの電圧には耐性が低く、逆バイアスの電圧が印加されることによって素子が破壊されることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
【特許文献１】特開２００４−６５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、光素子およびその製造方法に関して、静電破壊を防止して信頼性の向上を図ることにある。
【課題を解決するための手段】
【０００４】
本発明にかかる光素子の製造方法は、
（ａ）基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、前記第３の半導体層よりエッチング速度の大きい材料からなる第４の半導体層と、容量低減部として機能する第５の半導体層と、第１の導電型からなる第６の半導体層と、を積層する工程と、
（ｂ）少なくとも前記第３、第４、第５、及び第６の半導体層をパターニングすることによって、前記基板の上方に前記基板側から配置された、第１の導電型からなる第１の半導体部、活性層として機能する第２の半導体部、および第２の導電型からなる第３の半導体部を含む発光素子部と、前記第２の導電型からなる第４の半導体部、前記第４の半導体部よりエッチング速度の大きい材料からなる第５の半導体部、容量低減部、および第１の導電型からなる第６の半導体部を含む整流素子部とを形成する工程と、
（ｃ）前記発光素子部を駆動する第１および第２の電極を形成する工程と、
（ｄ）前記第４および第６の半導体部を、前記発光素子部とは逆方向の整流作用を有するように前記第１及び第２の電極の間に並列接続する工程と、
を含み、
前記工程（ｂ）は、前記第３の半導体層の上面の一部が露出するまでエッチングする工程を有する。
【０００５】
本発明によれば、発光素子部に逆バイアスの電圧が印加されても、発光素子部と並列接続された整流素子部の半導体部に電流が流れるようになっている。これによって、逆バイアスの電圧に対する静電破壊耐圧を著しく向上させることができる。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
【０００６】
また、本発明にかかる光素子の製造方法において、第３の半導体層よりエッチング速度の大きい材料からなる第４の半導体層を適用することにより、第３の半導体層の上面の一部が露出するまでエッチングすること、即ち、第４の半導体層と第３の半導体層の界面でエッチングを止めることを容易にすることができる。これにより、第３の半導体部および第４の半導体部の上面を平滑化することができる。これにより、第３の半導体部および第４の半導体部の上面と、電極との接触を良好にすることができる。また第３の半導体部の膜厚を再現性よく均一にすることができるため、たとえば第３の半導体部がミラーとして機能する場合には、ミラーの反射率の制御性を高めることができる。その結果、光素子の製造において、素子特性の均一性および再現性を良好にすることができ、ひいては製造歩留まりを良好にすることができる。
【０００７】
なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
【０００８】
本発明にかかる光素子の製造方法において、
前記容量低減部は、真性半導体からなるように形成されていることができる。
【０００９】
本発明にかかる光素子の製造方法において、
前記容量低減部は、前記第４または第６の半導体部より低濃度の不純物を含む半導体からなるように形成されていることができる。
【００１０】
本発明にかかる光素子の製造方法において、
前記第５の半導体部は、前記第２の導電型からなるように形成されていることができる。
【００１１】
本発明にかかる光素子の製造方法において、
前記工程（ｂ）では、前記第４の半導体層をウェットエッチングすることにより、前記第４の半導体部の上面の一部を露出させることができる。
【００１２】
本発明にかかる光素子の製造方法において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含むように形成され、
前記第５の半導体部は、ＩｎＧａＰ層からなるように形成されていることができる。
【００１３】
本発明にかかる光素子の製造方法において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含むように形成され、
前記第５の半導体部は、ＡｌＧａＡｓ層からなるように形成されていることができる。
【００１４】
本発明にかかる光素子は、
基板の上方に、前記基板側から配置された、第１ミラーとして機能し、第１の導電型からなる第１の半導体部と、活性層として機能する第２の半導体部と、第２ミラーとして機能し、第２の導電型からなる第３の半導体部と、を含む発光素子部と、
前記基板の上方に、前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部と、前記第２の半導体部と同一組成からなる第２の支持部と、第２の導電型からなる第４の半導体部と、前記第４の半導体部よりエッチング速度の大きい材料からなる第５の半導体部と、容量低減部と、第１の導電型からなる第６の半導体部と、を含む整流素子部と、
前記発光素子部を駆動する第１及び第２の電極と、
を含み、
前記第４及び第６の半導体部は、前記第１及び第２の電極の間に並列接続され、前記発光素子部とは逆方向の整流作用を有する。
【００１５】
本発明にかかる光素子において、
前記第４の半導体部は、前記第３の半導体部と同一組成から形成されていることができる。
【００１６】
本発明にかかる光素子において、
前記容量低減部は、真性半導体からなることができる。
【００１７】
本発明にかかる光素子において、
前記容量低減部は、前記第４または第６の半導体部より低濃度の不純物を含む半導体からなることができる。
【００１８】
本発明にかかる光素子において、
前記第５の半導体部は、前記第２の導電型からなることができる。
【００１９】
本発明にかかる光素子において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含み、
前記第５の半導体部は、ＩｎＧａＰ層からなることができる。
【００２０】
本発明にかかる光素子において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含み、
前記第５の半導体部は、ＡｌＧａＡｓ層からなることができる。
【００２１】
本発明にかかる光素子において、
前記発光素子部は、面発光型半導体レーザとして機能し、
前記第１の半導体部は、第１ミラーとして機能し、
前記第３の半導体部は、第２ミラーとして機能し、
前記第３の半導体部および前記第４の半導体部の最上面は、ＧａＡｓ層からなり、
前記第５の半導体部は、ＩｎＧａＰ層からなり、
前記容量低減部および前記第６の半導体部は、ＧａＡｓ層からなり、
前記第１の電極は、前記第３の半導体部の上面に形成され、
前記第１の電極と電気的に接続され、かつ前記第６の半導体部の上面に形成された第３の電極と、
前記第２の電極と電気的に接続され、かつ前記第４の半導体部の上面に形成された第４の電極と、
をさらに含むことができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２３】
１．光素子の構造
図１は、本発明を適用した実施の形態に係る光素子１００を模式的に示す平面図であり、図２は、本発明を適用した実施の形態に係る光素子１００を模式的に示す断面図である。図２は、図１のＡ−Ａ線における断面を示す図である。図３は、本発明を適用した実施の形態に係る光素子１００の回路図である。
【００２４】
本実施の形態にかかる光素子１００は、図１および図２に示すように、整流素子部１７０と、発光素子部の一例としての面発光型半導体レーザ１６０と、面発光型半導体レーザ１６０と整流素子部１７０とを並列接続するための第１接続電極１４１および第２接続電極１４２と、を含む。面発光型半導体レーザ１６０および整流素子部１７０は、同一基板（半導体基板１０１）上に形成され、モノリシック構造をなしている。また、面発光型半導体レーザ１６０および整流素子部１７０は、同一基板上にそれぞれが複数形成されていてもよい。
【００２５】
以下、面発光型半導体レーザ１６０、整流素子部１７０、および全体の構成について説明する。なお、本実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明するが、これに限定されず、第１導電型はｐ型であり、第２導電型はｎ型であってもよい。
【００２６】
１．１．面発光型半導体レーザ
面発光型半導体レーザ１６０は、垂直共振器を有する。また、この面発光型半導体レーザ１６０は、柱状の半導体堆積体（以下「柱状部」とする）１６２を含むことができる。柱状部１６２の平面形状は、図１に示すような円形状であってもよいが、これに限定されるものではない。
【００２７】
面発光型半導体レーザ１６０は、第１の半導体部としての第１ミラー１０２と、第２の半導体部としての活性層１０３と、第３の半導体部としての第２ミラー１０４およびコンタクト層１０６とを有する。第１ミラーとしては、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布ブラッグ反射型ミラー（ＤＢＲ）を用いることができる。活性層１０３としては、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を適用することができる。第２ミラー１０４としては、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラーを用いることができる。コンタクト層１０６としては、たとえばｐ型ＧａＡｓ層を用いることができる。なお、上述した各層の組成および層数はこれに限定されるわけではない。
【００２８】
第２ミラー１０４は、たとえば炭素（Ｃ）がドーピングされることによりｐ型にされ、第１ミラー１０２は、たとえばケイ素（Ｓｉ）がドーピングされることによりｎ型にされている。したがって、ｐ型の第２ミラー１０４、不純物がドーピングされていない活性層１０３、およびｎ型の第１ミラー１０２により、ｐｉｎダイオードが形成される。
【００２９】
さらに、第２ミラー１０４を構成する層のうち活性層１０３に近い領域に、ＡｌＧａＡｓ層を側面から酸化することにより得られる電流狭窄層１０５が形成されている。この電流狭窄層１０５は、柱状部１６２の周縁に沿ったリング形状を有することができる。
【００３０】
また、面発光型半導体レーザ１６０は、さらにｐ型の第１の電極１２１とｎ型の第２の電極１２２とを有する。第１の電極１２１は、第２ミラー１０４上に設けられている。第１の電極１２１は、たとえばリング状に形成され、開口部は、レーザ光の出射面１０８として機能する。第２の電極１２２は、第１ミラー１０２上、かつ第２接続電極１４２の下に柱状部１６２を取り囲むように設けられている。この第１の電極１２１および第２の電極１２２は、面発光型半導体レーザ１６０を駆動するために使用される。
【００３１】
１．２．整流素子部
整流素子部１７０は、整流作用を有するｐｎ接合ダイオードやショットキー障壁ダイオード障壁ダイオードなどの接合ダイオード１７２を有することができ、上述した面発光型半導体レーザ１６０とは異なる領域に形成されている。
【００３２】
整流素子部１７０は、半導体基板１０１側から順に配置された第１ミラー１０２と同一組成からなる第１の支持部１１２と、活性層１０３と同一組成からなる第２の支持部１１３と、第２ミラー１０４およびコンタクト層１０６と同一組成からなる第４の半導体部１１４、１１６と、第５の半導体部１１７と、容量低減部１１８と、第６の半導体部１１９と、第３の電極１３２と、第４の電極１３１ａ、１３１ｂとを含む。
【００３３】
第１の支持部１１２は、半導体基板１０１上に形成されている。第１の支持部１１２は、第１ミラー１０２と連続的に形成されていてもよい。即ち、第１の支持部１１２と第１ミラー１０２は、同一の半導体層からなっていてもよい。第２の支持部１１３は、第１の支持部１１２上に形成されている。第２の支持部１１３は、図２に示すように活性層１０３と離間していてもよいし、活性層１０３と連続的に形成されていてもよい。即ち、第２の支持部１１３と活性層１０３は、同一の半導体層からなってもよい。
【００３４】
第４の半導体部１１４、１１６は、第２の支持部１１３上に形成されている。本実施の形態において、第４の半導体部１１４は、第２ミラー１０４と同一組成で形成され、第４の半導体部１１６は、コンタクト層１０６と同一組成で形成されている。なお、絶縁層１１５は、第４の半導体部１１４を構成する層のうち、第２の支持部１１３に近い領域に形成されていてもよい。かかる絶縁層１１５は、上述した電流狭窄層１０５と同一の製造工程で形成されることができる。第２の支持部１１３、および第４の半導体部１１４、１１６は、たとえば図１に示すように、平面視において屈曲した形状（略Ｌ字形状）を有してもよい。
【００３５】
なお、本実施の形態において、接合ダイオード１７２は、第４の半導体部１１６、第５の半導体部１１７、容量低減部１１８、および第６の半導体部１１９によって構成されているが、第４の半導体部１１４も接合ダイオード１７２の動作に寄与してもよい。
【００３６】
第５の半導体部１１７は、第４の半導体部１１６の上面の一部の領域に形成されている。第５の半導体部１１７は、第４の半導体部１１６よりエッチング速度の大きい材料からなる。たとえば、第４の半導体部１１６がＧａＡｓ層からなる場合には、第５の半導体部１１７は、ＩｎＧａＰ層からなることができる。このような材質を用いることによって、第４の半導体部１１６がエッチングストッパとして機能することができる。
【００３７】
第５の半導体部１１７は、第４の半導体部１１６と同一導電型（例えばｐ型）であってもよい。第５の半導体部１１７は、後述する容量低減部１１８と同様に接合ダイオード１７２の容量低減を図ることのできる材質からなってもよい。すなわち、第５の半導体部１１７は、第４の半導体部１１６よりもドーピングされる不純物濃度が低いことが好ましい。あるいは、第５の半導体部１１７は、真性半導体であってもよい。
【００３８】
容量低減部１１８は、第５の半導体部１１７上に形成されている。容量低減部１１８は、接合ダイオード１７２の容量低減を図ることができる。これにより、接合ダイオード１７２が面発光型半導体レーザ１６０の高速駆動を妨げるのを防止することができる。特に本実施の形態では、整流素子部１７０を面発光型半導体レーザ１６０に対して並列接続するため、面発光型半導体レーザ１６０及び整流素子部１７０の容量はそれぞれが加算された値として影響する。そのため、接合ダイオード１７２の容量低減を図ることは、光素子の高速駆動化に対して非常に効果的である。
【００３９】
容量低減部１１８は、電気的接続領域を確保するために、第５の半導体部１１７の一部の領域上に設けられていてもよい。容量低減部１１８の材料、厚さ及び面積は、接合ダイオード１７２の容量値に基づいて決めることができる。接合ダイオード１７２の容量の低減を図るためには、容量低減部１１８として、比誘電率が低い材料を用いることが好ましい。
【００４０】
容量低減部１１８は、半導体からなってもよい。容量低減部１１８が真性半導体から形成される場合、接合ダイオード１７２は、ｐｉｎダイオードと呼ぶこともできる。なお、真性半導体とは、電気伝導に関与するキャリアのほとんどが、価電子帯から伝導体に熱励起された自由電子、あるいは価電子帯に生じた同数の正孔であり、不純物や格子欠陥の存在によるキャリア濃度の変化が無視できる半導体をいう。
【００４１】
あるいは、第５の半導体部１１７が第４の半導体部１１６と同一導電型である場合には、容量低減部１１８は、第４の半導体部１１６と同一導電型（例えばｐ型）であって、第４の半導体部１１６よりもドーピングされる不純物濃度が低い（例えば１桁以上不純物濃度が低い）半導体であってもよい。あるいは、容量低減部１１８は、第６の半導体部１１９と同一導電型（例えばｎ型）であって、第６の半導体部１１９よりもドーピングされる不純物濃度が低い（例えば１桁以上不純物濃度が低い）半導体部であってもよい。
【００４２】
なお、接合ダイオード１７２の容量の低減を図るためには、容量低減部１１８の膜厚を大きくし、その面積を小さくすることが好ましい。容量低減部１１８の膜厚については、後で詳述する。
【００４３】
容量低減部１１８は、例えば、ＡｌＧａＡｓ層、ＧａＡｓ層などから形成することができる。容量低減部１１８をＡｌＧａＡｓ層から形成する場合、各組成の比率は特に限定されるものではないが、Ａｌ組成比が高いほうが容量低減部１１８の比誘電率を低くすることができるので好ましい。容量低減部１１８のＡｌＧａＡｓ層の各組成の比率は、例えばＡｌｘＧａ１−ｘＡｓ（ｘ≧０．５）であってもよい。これによれば、Ａｌ組成比が高いために接合ダイオード１７２のさらなる容量低減を図ることができる。
【００４４】
ここで容量低減部１１８の膜厚について説明する。容量低減部１１８の膜厚は、少なくとも５０ｎｍ以上であることが好ましい。これは、仮に接合ダイオード１７２が容量低減部１１８を有さずにｐｎ接合が形成された場合、空乏層の厚さ自体がおおむね５０ｎｍ程度である。これに対し本実施の形態では、ｐｎ接合の間に容量低減部１１８が設けられており、容量低減部１１８が上述した空乏層の厚さ以上の膜厚を有することにより、その機能を発揮することができるからである。
【００４５】
容量低減部１１８が接合ダイオード１７２の容量の低減を最大限に発揮するためには、その膜厚を可能な限り大きくすることが好ましいが、一定値以上になると、容量低減の効果が飽和に達するため、容量の変化率が所定値以下になったときの膜厚が上限値とすることが好ましい。このことは図４および式（１）により具体的に説明することができる。静電容量値Ｃと、膜厚ｄとの関係を以下の式（１）に示す。式（１）において、ε０は、真空の誘電率であり、εｒは、容量低減部の比誘電率であり、Ｓは、第３の電極１３２の上面の面積（図１参照）である。
【００４６】
【数１】
2007305959.tif 000003
図４は、容量低減部における静電容量値Ｃと、膜厚ｄとの関係を示す図であり、式（１）に基づいて計算および測定を行い作成したものである。図４において横軸は膜厚ｄを示し、縦軸は静電容量値Ｃを示している。図４によれば、容量低減部の膜厚を大きくするほど、容量を低減していることがわかる。しかしながら、膜厚が２μｍより大きくなると、膜厚を大きくしても、容量値はほとんど変わっていない。従って、容量低減部１１８の膜厚を、２μｍ以下にすることが好ましい。これにより、容量低減機能を十分に発揮し、かつ素子の小型化を実現することができる。また、図４においては、εｒとしてＧａＡｓの比誘電率を用いて計算および測定を行った。なお、容量低減部の材質としてＡｌＧａＡｓを適用した場合には、ＡｌＧａＡｓの比誘電率がＧａＡｓの比誘電率より低いことから、図４よりさらに小さい膜厚で容量値の変化がなくなる。したがってＡｌＧａＡｓを適用した場合であっても、容量低減部１１８の膜厚を２μｍ以下にすることにより、ＧａＡｓを適用したときと同様の効果が得られる。
【００４７】
また第５の半導体部１１７が、接合ダイオード１７２の容量低減を図ることのできる材質からなる場合には、膜厚ｄは、容量低減部１１８に第５の半導体部１１７を加えた膜厚として計算される。このような場合に、容量低減部１１８と第５の半導体部１１７との膜厚の関係としては、{容量低減部１１８の膜厚＞第５の半導体部１１７の膜厚}を満たすことが好ましい。即ち、第５の半導体部１１７は、上述したように、第４の半導体部１１６とエッチング速度の異なる材質からなることが好ましく、たとえばＩｎＧａＰ層からなる場合ある。この場合には、第５の半導体部１１７は、容量低減部１１８よりも第４の半導体部１１６との格子定数の差が大きいため、第５の半導体部１１７の膜厚を小さくすることにより、第５の半導体部１１７だけでなく、容量低減部１１８の結晶性を良好にすることができる。特に、第５の半導体部１１７の膜厚は、できる限り小さくすることが好ましい。また第５の半導体部１１７としては、少なくとも単原子層が形成されていればよく、具体的にその膜厚は、約２〜３ｎｍ程度あればよい。
【００４８】
第６の半導体部１１９は、容量低減部１１８の上面に形成される。第６の半導体部１１９たとえばｐ型ＧａＡｓ層を用いることができる。
【００４９】
第４の電極１３１ａおよび第４の電極１３１ｂは、第４の半導体部１１６上における第５の半導体部１１７が形成されていない領域に形成される。第４の電極１３１ａと第４の電極１３１ｂは、同一の機能を有する電極であり、互いに離れた位置に形成されている。第４の電極１３１ａは、第４の半導体部１１６上の一方の端部に形成され、第４の電極１３１ｂは、他方の端部に形成される。第３の電極１３２は、第６の半導体部１１９上に形成される。
【００５０】
なお第４の半導体部１１６は、図１に示すように、平面視において、第４の電極１３１ａと第４の電極１３１ｂとを結ぶ仮想線上の領域の少なくとも一部を含まない領域に形成されている。即ち、第４の半導体部１１６は屈曲しており、第４の電極１３１ａと第４の電極１３１ｂは、第４の半導体部１１６上において反対側の端部に形成されている。屈曲方向は、第２接続電極１４２の屈曲方向と同じであり、これにより、素子面積をコンパクトにすることが可能となる。
【００５１】
また、このように第４の電極１３１ａと第４の電極１３１ｂとが一直線の第４の半導体部１１６上にないことにより、第４の半導体部１１６が製造工程において収縮することによって生じる応力を分散させることができ、第２接続電極１４２が断線するのを防止することができる。
【００５２】
１．３．全体の構成
上述したように、面発光型半導体レーザ１６０と整流素子部１７０は並列接続されている。即ち、面発光型半導体レーザ１６０の第１の電極１２１と、整流素子部１７０の第３の電極１３２とが第１接続電極１４１によって電気的に接続され、面発光型半導体レーザ１６０の第２の電極１２２と、整流素子部１７０の第４の電極１３１ａおよび第４の電極１３１ｂとが第２接続電極１４２によって電気的に接続されている。
【００５３】
第１接続電極１４１は、第１の電極１２１の上面から第３の電極１３２の上面にかけて連続的に形成されている。第１の電極１２１と第３の電極１３２は、互いに異なる高さに形成されている。さらに、面発光型半導体レーザ１６０は柱状部１６２を有し、整流素子部１７０は柱状部１７４を有するため、柱状部１６２と柱状部１７４との間には溝が形成される。したがって、第１の電極１２１と第３の電極１３２の間には複数の段差があるため、第１接続電極１４１は、段差の上方において断線しやすい。
【００５４】
そこで本実施の形態にかかる光素子１００においては、面発光型半導体レーザ１６０の柱状部１６２と整流素子部１７０の柱状部１７４との間に絶縁層の一例としての樹脂層１４３が形成されている。かかる樹脂層１４３は、図２に示すように、第３の電極１３２側から第１の電極１２１側にかけて下方に傾斜した面を有する。
【００５５】
これにより、第１接続電極１４１が第１の電極１２１と第３の電極１３２との間に形成された段差を樹脂層１４３が被覆するため、第１接続電極１４１が直接的に複数の段差を乗り越えることによって断線することを防止することができる。
【００５６】
第２接続電極１４２は、第４の電極１３１ａおよび第４の電極１３１ｂの上面から第２の電極１２２の上面にかけて連続的に形成されている。第２接続電極１４２と、第４の電極１３１ａおよび第４の電極１３１ｂとは、互いに異なる高さに形成されている。さらに、整流素子部１７０は柱状部１７４を有するため、柱状部１７４と第２の電極１２２との間には段差がある。このため、第２接続電極１４２は、この段差の上方において断線しやすい。
【００５７】
そこで本実施の形態にかかる光素子１００においては、第４の電極１３１ａおよび第４の電極１３１ｂと第２の電極１２２との間に絶縁層の一例としての樹脂層１４４が形成されている。かかる樹脂層１４４は、図２に示すように、第４の電極１３１ａおよび第４の電極１３１ｂ側から第２の電極１２２側にかけて下方に傾斜した面を有する。
【００５８】
これにより、第２接続電極１４２が第２の電極１２２と第４の電極１３１ａおよび第４の電極１３１ｂとの間に形成された段差を樹脂層１４４が被覆するため、第２接続電極１４２が直接的に複数の段差を乗り越えることによって断線することを防止することができる。
【００５９】
また第２接続電極１４２は、第２の電極１２２と２箇所で接続している。即ち、第２接続電極１４２は、第４の電極１３１ａと第２の電極１２２との接続、および第４の電極１３１ｂと第２の電極１２２と接続を行っている。これにより、一方の接続が断線した場合でも、他方が電気的に接続されているため、光素子１００の信頼性を向上することができる。
【００６０】
本実施の形態にかかる光素子１００によれば、面発光型半導体レーザ１６０に逆バイアスの電圧が印加されても、面発光型半導体レーザ１６０と並列接続された整流素子部１７０の接合ダイオード１７２に電流が流れる。これによって、面発光型半導体レーザ１６０の逆バイアスの電圧に対する静電破壊耐圧を著しく向上させることができる。したがって、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。
【００６１】
一方で、面発光型半導体レーザ１６０を駆動させる場合、面発光型半導体レーザ１６０に順バイアスの電圧を印加するが、その場合、面発光型半導体レーザ１６０のみに電流を流すために、接合ダイオード１７２のブレークダウン電圧は、面発光型半導体レーザ１６０の駆動電圧よりも大きいことが好ましい。こうすることで、面発光型半導体レーザ１６０の駆動時に順バイアスの電圧を印加しても、接合ダイオード１７２には逆電流が流れない（又はほとんど流れない）ので、面発光型半導体レーザ１６０によって正常に発光動作が行われる。
【００６２】
ここで、接合ダイオード１７２のブレークダウン電圧値は、第４の半導体部１１６、第５の半導体部１１７、容量低減部１１８、および第６の半導体部１１９の組成又は不純物濃度などを調整することで適宜制御可能である。例えば、第４の半導体部１１６及び第６の半導体部１１９の不純物濃度を小さくすれば、接合ダイオード１７２のブレークダウン電圧を大きくすることができる。本実施の形態の場合、第６の半導体部１１９は、面発光型半導体レーザ１６０の構成に依存することなく形成できるので、その組成又は不純物濃度などを自由に調整することができる。したがって、より理想的な特性を有する接合ダイオード１７２を容易に形成することができ、静電破壊の効果的な防止と、より安定した発光動作を実現することができる。
【００６３】
本実施の形態に係る光素子１００では、第１接続電極１４１および第２接続電極１４２を介して電圧が印加される。面発光型半導体レーザ１６０では、ｐｉｎダイオードの順方向の電圧を印加すると、電子と正孔との再結合が起こり、かかる再結合による発光が生じる。そこで生じた光が第１ミラー１０２と第２ミラー１０４との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、出射面１０８から、半導体基板１０１に対して垂直方向にレーザ光が出射する。
【００６４】
なお、本発明にかかる光素子は、面発光型半導体レーザに限定されず、その他の発光素子等（例えば半導体発光ダイオードや有機ＬＥＤ）に適用することができる。また、上述の各半導体において、ｐ型とｎ型を入れ替えてもよい。また、上述の例では、ＡｌＧａＡｓ系のものについて説明したが、発振波長に応じてその他の材料系、例えば、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＡｌＧａＮ系、ＩｎＧａＡｓ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系の半導体材料を用いることも可能である。
【００６５】
２．光素子の製造方法
本発明を適用した実施の形態の光素子１００の製造方法の一例について、図５〜図１２を用いて説明する。図５〜図１２は、光素子１００の製造工程を示す図であり、図２に対応している。
【００６６】
（１）まず、ｎ型ＧａＡｓ層からなる半導体基板１０１の表面に、組成を変調させながらエピタキシャル成長させることにより、図５に示すように、半導体多層膜が形成される。ここで、半導体多層膜は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの第１の半導体層１０２ａ、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む第２の半導体層１０３ａ、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの第３の半導体層１０４ａ、ｐ型ＧａＡｓ層からなる第３の半導体層１０６ａ、第３の半導体層１０６ａよりエッチング速度の大きい第４の半導体層１０７ａ、容量低減部として機能する第５の半導体層１０８ａ、およびｎ型ＧａＡｓ層からなる第６の半導体層１０９ａからなる。
【００６７】
ここで第３の半導体層１０６ａがｐ型ＧａＡｓ層からなることから、第４の半導体層１０７ａは、たとえばｐ型ＩｎｘＧａ１−ｘＰ層からなることができる。ここでＩｎｘＧａ１−ｘＰにおいては、ｘ＝０．５であることが好ましい。これにより、第４の半導体層１０７ａの下層にあるｐ型ＧａＡｓ層（第３の半導体層１０６ａ）と格子整合率を高めることができる。
【００６８】
また、第５の半導体層１０８ａとしては、たとえば不純物がドーピングされていないＧａＡｓ層からなることができる。これらの層を順に半導体基板１０１上に積層させることにより、図５に示すように半導体多層膜が形成される。
【００６９】
エピタキシャル成長を行う際の温度は、成長方法や原料、半導体基板１０１の種類、あるいは形成する半導体多層膜の種類、厚さ、およびキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法や、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、あるいはＬＰＥ法（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）を用いることができる。
【００７０】
なお、第３の半導体層１０４ａを成長させる際に、第２の半導体層１０３ａ近傍の少なくとも１層は、後に酸化され、絶縁層となる層に形成される（図１０参照）。
【００７１】
（２）次に、第４の半導体層１０７ａ、第５の半導体層１０８ａ、および第６の半導体層１０９ａを所定の形状にパターニングして、第５の半導体部１１７、容量低減部１１８、および第６の半導体部１１９を形成する（図６および図７参照）。
【００７２】
まず、半導体多層膜上にレジスト（図示せず）を塗布した後、リソグラフィ法により該レジストをパターニングすることにより、図６に示すように所定のパターンのレジスト層Ｒ１が形成される。
【００７３】
ついで、レジスト層Ｒ１をマスクとして、例えばドライエッチング法により、第４の半導体層１０７ａが露出するまで第５の半導体層１０８ａおよび第６の半導体層１０９ａをエッチングする。ここで、第４の半導体層１０７ａの一部を同時にエッチングしてもよいが、第３の半導体層１０６ａの上面が露出しない程度にエッチングすることが好ましい。
【００７４】
ついで、レジスト層Ｒ１をマスクとして、たとえばウェットエッチング法により第４の半導体層１０７ａをエッチングする。上述したように、第３の半導体層１０６ａとしてｐ型ＧａＡｓ層を用い、第４の半導体層１０７ａとしてｐ型ＩｎＧａＰ層を用いているため、第４の半導体層１０７ａを選択的にエッチングすることができる。これにより、第３の半導体層１０６ａの上面が露出した時点でエッチングを止めることが容易になる。エッチャントとしては、塩酸と水との混合溶液を用いることができる。これにより、第３の半導体層１０６ａに対して第４の半導体層１０７ａのエッチング選択比を極めて高くすることができる。その後、レジスト層Ｒ１が除去される。このようにして、第５の半導体部１１７、容量低減部１１８、および第６の半導体部１１９を形成することができる。
【００７５】
このように第４の半導体部１１６をエッチングストッパとして機能させてウェットエッチング法により第４の半導体層１０７ａをエッチングすることにより、第４の半導体部１１６の上面を平滑に形成することができる。これにより、後に形成される第４の電極１３１ａおよび第４の電極１３１ｂと、第４の半導体部１１６との接触を良好にすることができ、光素子１００の信頼性を向上させることができる。
【００７６】
また、容量低減部１１８とエッチングストッパとしての第４の半導体部１１６との間に第５の半導体部１１７を形成することによって、容量低減部１１８の厚さを、接合ダイオード１７２の容量値のみに応じて決めることができる。
【００７７】
なお、本実施の形態では、第４の半導体層１０７ａとしてｐ型ＩｎＧａＰ層を適用しているが、これにかえて、たとえばｉ型ＩｎＧａＰ層、ｐ型またはｉ型のＡｌＧａＡｓ層を適用してもよい。
【００７８】
（３）次に、第３の半導体層１０６ａ、第３の半導体層１０４ａ、第２の半導体層１０３ａ、および第１の半導体層１０２ａの一部を所定の形状にパターニングする（図８参照）。具体的には、まず、第３の半導体層１０６ａの上方にレジスト（図示せず）を塗布した後、リソグラフィ法により該レジストをパターニングすることにより、レジスト層Ｒ２が形成される。次いで、レジスト層Ｒ２をマスクとして、例えばドライエッチング法によりエッチングする。その後、レジスト層Ｒ２を除去する。
【００７９】
これにより、整流素子部１７０の接合ダイオード１７２と、面発光型半導体レーザ１６０の柱状部１６２とを同時に形成することができる。
【００８０】
（４）次に、例えば４００℃程度の水蒸気雰囲気中に、上記工程によって面発光型半導体レーザ１６０の柱状部１６２および整流素子部１７０の接合ダイオード１７２が形成された半導体基板１０１を投入することにより、第２ミラー１０４中および第４の半導体部１１４中のＡｌ組成が高い層を側面から酸化して、面発光型半導体レーザ１６０の電流狭窄層１０５および絶縁層１１５（図１０参照）が形成される。
【００８１】
（５）次に、半導体基板１０１上の所定の領域に、樹脂層１４３、１４４を形成する（図１１参照）。樹脂層１４３、１４４は、窒化シリコンや酸化シリコンなどの無機物質からなってもよいし、ポリイミド樹脂、フッ素系樹脂、アクリル樹脂、エポキシ樹脂などの樹脂からなってもよい。なお、樹脂層は、複数層であってもよいし、単層であってもよい。
【００８２】
（６）次に、第４の電極１３１ａ、第４の電極１３１ｂ、第３の電極１３２、第１の電極１２１、および第２の電極１２２が形成される（図１１参照）。
【００８３】
まず、電極形成工程前に、必要に応じて、プラズマ処理等を用いて、それぞれの電極形成位置を洗浄してもよい。
【００８４】
第４の電極１３１ａと第４の電極１３１ｂは、同一の材料を用いて形成される。第１の電極１２１と第４の電極１３１ａおよび第４の電極１３１ｂは、ｐ型の電極材料からなり、たとえば白金（Ｐｔ）と金（Ａｕ）の積層膜からなることができる。第２の電極１２２および第３の電極１３２は、ｎ型の電極材料からなり、たとえば金とゲルマニウムの合金（ＡｕＧｅ）とニッケル（Ｎｉ）と金（Ａｕ）との積層膜からなることができる。また、電極の形成方法は、例えば、スパッタ法または真空蒸着法によって少なくとも１層の導電層を形成し、その後、リフトオフ法によって導電層の一部を除去してもよい。なお、リフトオフ法のかわりに、ドライエッチング法を適用してもよい。第１の電極１２１の開口部は、面発光型半導体レーザ１６０の出射面１０８を形成する。さらに、電極形成と同時にアライメントマーク２２０を形成してもよい（図１参照）。
【００８５】
（７）次に、第１接続電極１４１および第２接続電極１４２が形成される（図１および図２参照）。
【００８６】
第１接続電極１４１および第２接続電極１４２は、たとえば金（Ａｕ）を用いて形成することができる。電極の形成方法としては、上述した形成方法と同様のものを用いることができる。
【００８７】
こうして、整流素子部１７０と、面発光型半導体レーザ１６０とを含む光素子１００を形成することができる。これによれば、面発光型半導体レーザ１６０に逆バイアスの電圧が印加されても、整流素子部１７０に電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
【００８８】
３．光伝達装置
図１３は、本実施の形態にかかる光素子１００を適用した光伝達装置の一例を示す図である。光伝達装置２００は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器２０２を相互に接続するものである。電子機器２０２は、情報通信機器であってもよい。光伝達装置２００は、ケーブル２０４の両端にプラグ２０６が設けられたものであってもよい。ケーブル２０４は、光ファイバを含む。プラグ２０６は、光素子１００を内蔵する。プラグ２０６は、半導体チップをさらに内蔵してもよい。
【００８９】
光ファイバの一方の端部に接続される光素子１００は、発光素子であり、光ファイバの他方の端部に接続される光素子は、受光素子である。一方の電子機器２０２から出力された電気信号は、発光素子によって光信号に変換される。光信号は光ファイバを伝わり、受光素子に入力される。受光素子は、入力された光信号を電気信号に変換する。そして、電気信号は、他方の電子機器２０２に入力される。こうして、本実施の形態に係る光伝達装置２００によれば、光信号によって、電子機器２０２の情報伝達を行うことができる。
【００９０】
図１４は、本実施の形態にかかる光素子１００を適用した光伝達装置の使用形態を示す図である。光伝達装置２１２は、電子機器２１０間を接続する。電子機器２１０として、液晶表示モニター又はディジタル対応のＣＲＴ（金融、通信販売、医療、教育の分野で使用されることがある。）、液晶プロジェクタ、プラズマディスプレイパネル（ＰＤＰ）、ディジタルＴＶ、小売店のレジ（ＰＯＳ（Point of Sale Scanning）用）、ビデオ、チューナー、ゲーム装置、プリンタ等が挙げられる。
【００９１】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００９２】
【図１】本実施の形態にかかる光素子を模式的に示す平面図。
【図２】本実施の形態にかかる光素子を模式的に示す断面図。
【図３】本実施の形態にかかる光素子回路構成を示す図。
【図４】容量低減部における静電容量値Ｃと、膜厚ｄとの関係を示す図。
【図５】本実施の形態にかかる光素子の製造工程を示す図。
【図６】本実施の形態にかかる光素子の製造工程を示す図。
【図７】本実施の形態にかかる光素子の製造工程を示す図。
【図８】本実施の形態にかかる光素子の製造工程を示す図。
【図９】本実施の形態にかかる光素子の製造工程を示す図。
【図１０】本実施の形態にかかる光素子の製造工程を示す図。
【図１１】本実施の形態にかかる光素子の製造工程を示す図。
【図１２】本実施の形態にかかる光素子の製造工程を示す図。
【図１３】本実施の形態にかかる光素子を適用した光伝達装置の一例を示す図。
【図１４】本実施の形態にかかる光素子を適用した光伝達装置の使用形態を示す図。
【符号の説明】
【００９３】
１００  光素子、  １０１  半導体基板、  １０２  第１ミラー、  １０３  活性層、  １０４  第２ミラー、  １０５  電流狭窄層、  １０６  コンタクト層、  １０８  出射面、  １１２  第１の支持部、  １１３  第２の支持部、  １１４、１１６  第４の半導体部、  １１７  第５の半導体部、  １１８  容量低減部、  １１９  第６の半導体部、  １２１  第１の電極、  １２２  第２の電極、  １３１ａ  第４の電極、  １３１ｂ  第４の電極、  １３２  第３の電極、  １４１  第１接続電極、  １４２  第２接続電極、  １４３、  １４４  樹脂層、  １６０  面発光型半導体レーザ、  １６２  柱状部、  １７０  整流素子部、  １７２  接合ダイオード
【図１】
2007305959.tif 000004
【図２】
2007305959.tif 000005
【図３】
2007305959.tif 000006
【図４】
2007305959.tif 000007
【図５】
2007305959.tif 000008
【図６】
2007305959.tif 000009
【図７】
2007305959.tif 000010
【図８】
2007305959.tif 000011
【図９】
2007305959.tif 000012
【図１０】
2007305959.tif 000013
【図１１】
2007305959.tif 000014
【図１２】
2007305959.tif 000015
【図１３】
2007305959.tif 000016
【図１４】
2007305959.tif 000017