(57)【要約】【課題】電子デバイスの外部電極上に形成されたＡｕスタッドバンプを受けるインターポーザー基板の電極パッドは、フリップチップ実装工程の熱によって下層の樹脂が軟化するため、電極パッドが沈み込み、接続不良や信頼性の低下が発生する。【解決手段】インターポーザー基板は、絶縁樹脂シート５の少なくとも一方の面に、バンプを用いたフリップチップ実装プロセスで電子デバイスを接続するための複数の電極パッド１を有する。これらの電極パッド１のうち、少なくとも一つの電極パッドの真下の絶縁樹脂シート中に金属柱４が備えられ、当該電極パッドのフリップチップ実装プロセスでの沈み込みを防止する。【選択図】図１
2007317715.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂シートと、
前記絶縁樹脂シートの少なくとも一方の面に配設され、電子デバイスの一面に形成された複数のバンプと接続される複数の電極パッドと、を有するインターポーザー基板において、
前記複数の電極パッドのうち、少なくとも一つの電極パッドの真下の絶縁樹脂シート中で、かつ、前記絶縁樹脂シートの電極パッド形成面と交差する方向に延びる金属柱を備え、前記金属柱が当該電極パッドの沈み込みを防止する形状を有することを特徴とするインターポーザー基板。
【請求項２】
絶縁樹脂シートと、
前記絶縁樹脂シートの少なくとも一方の面に配設され、電子デバイスと電気的に接続される複数の電極パッドと、を有するインターポーザー基板において、
前記複数の電極パッドのうち、少なくとも一つの電極パッドの真下の絶縁樹脂シート中で、かつ、前記絶縁樹脂シートの電極パッド形成面と交差する方向に延びる金属柱を備え、前記金属柱が当該電極パッドの沈み込みを防止する形状を有することを特徴とするインターポーザー基板。
【請求項３】
前記金属柱の少なくとも電極パッド側端部での横断面積が、前記バンプの前記電極パッド表面との接触面積以上で且つ前記電極パッドの面積以下であることを特徴とする請求項１に記載のインターポーザー基板。
【請求項４】
前記金属柱の少なくとも電極パッド側端部での横断面積が、前記電極パッドの面積の４０％以上１００％以下であることを特徴とする請求項１から３のいずれかに記載のインターポーザー基板。
【請求項５】
電極パッドの真下に備えられる金属柱は、当該電極パッドと接触していることを特徴とする請求項１から４のいずれかに記載のインターポーザー基板。
【請求項６】
電極パッドの真下に備えられる金属柱が、当該電極パッドと接触している場合であって、
前記電極パッドに外接する円の半径をａ、前記バンプの先端半径をｂ、前記電極パッドの中心に加わる荷重をｗ、前記電極パッド及び前記金属柱の構成材料の縦弾性率をＥ、前記電極パッド及び前記金属柱の構成材料のポアソン比をν、前記電極パッドの厚みをｔm 、前記金属柱の高さをｔb としたとき、前記金属柱の高さｔb が、
2007317715.tif 000004
の関係式を満たす値であることを特徴とする請求項１、３、または４に記載のインターポーザー基板。
【請求項７】
前記金属柱の高さｔb が少なくとも２μｍであることを特徴とする請求項６に記載のインターポーザー基板。
【請求項８】
電極パッドの真下に備えられる金属柱は当該電極パッドと接触していないことを特徴とする請求項１から４のいずれかに記載のインターポーザー基板。
【請求項９】
前記絶縁樹脂シートの前記複数の電極パッドが配された面とは反対側の面に導体パターン及びこれを覆う絶縁層を有し、
前記金属柱は、前記導体パターンと接触していることを特徴とする請求項１から８のいずれかに記載のインターポーザー基板。
【請求項１０】
前記金属柱が、前記絶縁樹脂シートの電極パッド形成面に向かって細くなるテーパー形状を有していることを特徴とする請求項１から９のいずれかに記載のインターポーザー基板。
【請求項１１】
前記金属柱が、前記絶縁樹脂シートの電極パッド形成面とは反対側に向かって細くなるテーパー形状を有していることを特徴とする請求項１から９のいずれかに記載のインターポーザー基板。
【請求項１２】
前記絶縁樹脂シートの前記複数の電極パッドが配された面上に、熱可塑性樹脂層または硬化前の状態の熱硬化性樹脂層を備えたことを特徴とする請求項１から１１のいずれかに記載のインターポーザー基板。
【請求項１３】
少なくとも１つ以上の電子デバイスと、
請求項１から１２のいずれか１項に記載のインターポーザー基板とを備え、
前記インターポーザー基板に設けられた複数の電極パッドに前記電子デバイスの一面に形成された複数のバンプが接続された電子デバイスパッケージ。
【請求項１４】
少なくとも１つ以上の電子デバイスと、
請求項１から１２のいずれか１項に記載のインターポーザー基板とを備え、
前記インターポーザー基板に設けられた複数の電極パッドに前記電子デバイスの一面に形成された複数のバンプが接続され、かつ、前記インターポーザー基板が折り曲げられて前記電子デバイスの少なくとも、前記バンプが形成された面とは反対側に外部端子が設けられた電子デバイスパッケージ。
【請求項１５】
少なくとも１つ以上の電子デバイスと、
請求項１から１２のいずれか１項に記載のインターポーザー基板と、
平板とを有し、
前記インターポーザー基板に設けられた複数の電極パッドに前記電子デバイスの一面に形成された複数のバンプが接続されると共に、前記平板が前記電子デバイスの周囲に少なくとも１つ以上配置された電子デバイスパッケージ。
【請求項１６】
少なくとも１つ以上の電子デバイスと、
請求項１から１２のいずれか１項に記載のインターポーザー基板と、
平板とを有し、
前記インターポーザー基板に設けられた複数の電極パッドに前記電子デバイスの一面に形成された複数のバンプが接続されると共に、前記平板が前記電子デバイスの周囲に少なくとも１つ以上配置され、かつ、前記インターポーザー基板が折り曲げられて前記電子デバイスの少なくとも、前記バンプが形成された面とは反対側に外部端子が設けられた電子デバイスパッケージ。
【請求項１７】
前記平板として、前記電子デバイスが入る貫通穴が形成された平板を用いていることを特徴とする請求項１５または１６に記載の電子デバイスパッケージ。
【請求項１８】
前記平板として、前記電子デバイスが入るキャビティが形成された平板を用いていることを特徴とする請求項１５または１６に記載の電子デバイスパッケージ。
【請求項１９】
前記インターポーザー基板に受動素子が実装されていることを特徴とする請求項１３から１８のいずれかに記載の電子デバイスパッケージ。
【請求項２０】
前記電子デバイスがベアチップであることを特徴とする請求項１３から１９のいずれかに記載の電子デバイスパッケージ。
【請求項２１】
請求項１３から２０のいずれかに記載の電子デバイスパッケージを複数積層してなる積層型電子デバイスパッケージ。
【請求項２２】
請求項１４に記載の電子デバイスパッケージの少なくとも１個と、請求項１６に記載の電子デバイスパッケージとを積層してなる積層型電子デバイスパッケージ。
【請求項２３】
請求項１３から２０のいずれかに記載の電子デバイスパッケージが回路基板に実装されたモジュール。
【請求項２４】
請求項１３から２０のいずれかに記載の電子デバイスパッケージを備えた電子機器。
【請求項２５】
絶縁樹脂シートと、該絶縁樹脂シートの少なくとも一方の面に配設された複数の電極パッドと、を有し、前記複数の電極パッドのうち、少なくとも一つの電極パッドの真下の絶縁樹脂シート中で、かつ、前記絶縁樹脂シートの電極パッド形成面と交差する方向に延びる金属柱を備えたインターポーザー基板の製造方法であって、
金属箔の一面に対してエッチングもしくはメッキ法により前記複数の電極パッドの少なくとも一つに対応する箇所だけに前記金属柱を形成し、前記金属箔の前記金属柱が形成されている面上に前記絶縁樹脂シートとなる樹脂層を形成することを特徴とするインターポーザー基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザー基板に電子デバイスを実装してなる電子デバイスパッケージと、これに用いられるインターポーザー基板及びその製法に関する。さらに、本発明は、電子デバイスパッケージを積層してなる積層型電子デバイスパッケージ、電子デバイスパッケージを備えた電子機器、特定の機能だけを有する電子デバイスパッケージを回路基板に実装してなるモジュールなどに関する。
【背景技術】
【０００２】
近年、電子機器の軽薄短小化のニーズに伴い、小型で薄型化の電子デバイスを用いたパッケージやモジュールが開発されている。これを実現するために電子デバイスとインターポーザー基板、または回路基板もフリップチップ実装技術を利用して接続されるようになってきた。ここで言うフリップチップ実装とは、チップの表面に配置された複数の外部電極に金属バンプを形成し、そのバンプを、回路基板上に形成された電極パッドに接合する方式のことである。
【０００３】
その代表的なものとしてＣＳＰ（チップ・サイズ・パッケージ）がある。
【０００４】
ＣＳＰは、インターポーザー基板と半導体デバイスとをフリップチップ実装方式で接続し、インターポーザー基板の外部電極上にはんだボールを搭載した小型で薄型の電子デバイスパッケージである。
【０００５】
図４９と図５０は、それぞれ従来技術の一例を示すインターポーザー基板（その１）とこれを用いた電子デバイスパッケージ（その１）の断面図である。
【０００６】
図４９（ａ）に示す従来のインターポーザー基板２００は、絶縁樹脂シート２０９の両面に配線パターン２０７が形成された基板である。絶縁樹脂シート２０９の一方の面に形成された配線パターン２０７の一部は、半導体デバイス２１６（図５０参照）の外部電極と接続されるための電極パッド２０７として用いられている。もう一方の面に形成された配線パターン２０７の一部は、マザーボードへ２次実装するための外部電極パッド２０７として用いられている。
【０００７】
また、図４９（ｂ）に示す従来のインターポーザー基板２００は、図４９（ａ）のインターポーザー基板２００とほぼ同じ構造であるが、ソルダーレジスト２１０が形成されているところが異なっている。具体的には、インターポーザー基板２００の、電子デバイス２１６（図５０参照）が搭載される面とは反対側の面に、ソルダーレジスト２１０が形成されている。ソルダーレジスト２１０は、はんだボール２１４（図５０参照）を搭載するための外部電極パッド２０７を露出させている。
【０００８】
図５０に示す従来の電子デバイスパッケージ２０３（その１）は、図４９（ｂ）に示すインターポーザー基板２００と半導体デバイス２１６とをＡｕスタッドバンプ２１２を用いたフリップチップ実装プロセスで接続することで作製されている。半導体デバイス２１６とインターポーザー基板２００との隙間にアンダーフィル樹脂２１３が充填されている。インターポーザー基板２００の半導体デバイス搭載面とは反対側の面の外部電極パッド２０７上に、はんだボール２１４が搭載されている。
【０００９】
また、図５１、図５２、図５３は、それぞれ従来技術のもう一つの例を示すインターポーザー基板（その２）とこれを用いた従来の電子デバイスパッケージ（その２）、（その３）の断面図である。
【００１０】
図５１に示すインターポーザー基板２０１は、絶縁樹脂シート２０９の両面に配線パターン２０７が形成された基板である。絶縁樹脂シート２０９の一方の面に形成された配線パターン２０７の一部は、半導体デバイス２１６の外部電極と接続されるための電極パッド２０７として用いられる。絶縁樹脂シート２０９の、電極パッド２０７が配設された面には、熱可塑性樹脂２１１の層が形成されている。
【００１１】
絶縁樹脂シート２０９のもう一方の面に形成された配線パターン２０７の一部は、マザーボードへ２次実装するための外部電極パッド２０７として用いられる。外部電極パッド２０７を除いた絶縁樹脂シート２０９の表面には、熱硬化性樹脂または熱可塑性樹脂２１７の層が形成されている。このインターポーザー基板２０１の特徴は、熱で熱可塑性樹脂２１１を溶融させることで、熱可塑性樹脂２１１が形成されている面を接着できる点にある。
【００１２】
図５２に示す従来の電子デバイスパッケージ（その２）２０４は、図５１に示す従来のインターポーザー基板（その２）２０１を用いて作製されており、特許文献１に記載された半導体パッケージである。これは次のように作製される。まず、図５１に示すインターポーザー基板２０１と半導体デバイス２１６とがＡｕスタッドバンプ２１２を用いたフリップチップ実装プロセスで接続される。その後、インターポーザー基板２０１が加熱され、かつ、半導体デバイス２１６の側面と裏面に沿って折り曲げられて接着される。最後に、外部電極パッド２０７上にはんだボール２１４が搭載される。
【００１３】
また、図５３に示す従来の電子デバイスパッケージ（その３）２０５は、特許文献２に記載された半導体パッケージである。これは次のように作製される。まず、図５１に示すインターポーザー基板２０１と半導体デバイス２１６とがＡｕスタッドバンプ２１２を用いたフリップチップ実装プロセスで接続される。その後、インターポーザー基板２０１の半導体デバイス２１６の周囲に挿入基板２１８が実装される。そして、インターポーザー基板２０１が加熱され、かつ、挿入基板２１８の側面と挿入基板２１８および半導体デバイス２１６の裏面に沿って折り曲げられて接着される。最後に、外部電極パッド２０７上にはんだボール２１４が搭載される。
【００１４】
以上述べたようなインターポーザー基板を用いて作製した電子デバイスパッケージは、チップサイズに近い小型で且つ薄いパッケージとなる。なお、電子デバイスとしてベアチップのような半導体デバイスを用いたパッケージは半導体パッケージと呼ばれている。
【００１５】
また、図５４と図５５はそれぞれ、従来技術のさらにもう一つの例を示すインターポーザー基板（その３）とこれを用いた従来の電子デバイスパッケージ（その４）を示す断面図である。これらの図は、特許文献３に開示されている。
【００１６】
図５４に示す従来のインターポーザー基板（その３）２０２は、絶縁樹脂シート２０９の両面に半導体デバイス２１６と接続するための配線パターン２０７が形成された基板である。絶縁樹脂シート２０９を挟んでインターポーザー基板２０２の配線パターン２０７が対向していない部分に、ダミーパターン２０８が設けられている。但し、ダミーパターン２０８は、半導体デバイス２１６とは接続しない配線パターンである。
【００１７】
また、図５５に示す従来の電子デバイスパッケージ（その４）２０６は、従来のインターポーザー基板（その３）２０２の両面に半導体デバイス２１６を、Ａｕスタッドバンプ２１２を用いたフリップチップ実装プロセスで接続した構成である。半導体デバイス２１６とインターポーザー基板２０２との隙間にはアンダーフィル樹脂２１３が充填されている。
【特許文献１】特許第３３６０６６９号公報
【特許文献２】特開２００４−１７２３２２号公報
【特許文献３】特開２００２−２３７５０３号公報
【特許文献４】特開２０００−５８５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図５０、図５２、図５３などに示す従来の電子デバイスパッケージ（その１、２、３）では、Ａｕスタッドバンプを用いたフリップチップ実装プロセスにより、インターポーザー基板と半導体デバイスを接続することで、パッケージの小型化、薄型化を図っている。
【００１９】
近年、パッケージの更なる小型化、薄型化のために、基板上に形成される配線パターンも微細化がますます進んでいる。これに伴い、配線微細加工を容易にするために配線層の金属厚が薄くなり、配線パターンの一部である電極パッドの厚みが２０μｍ以下に薄くなってきている。
【００２０】
しかし、パッケージの小型化を容易に実現できる、Ａｕスタッドバンプを用いたフリップチップ実装プロセスは、半導体デバイスが実装されるインターポーザー基板に対し、約２００℃〜３００℃の熱と、荷重とが加わる接続工程である。
【００２１】
その上、半導体デバイスの外部電極上に形成されたＡｕスタッドバンプを受けるインターポーザー基板の電極パッドの下は、樹脂層である。
【００２２】
さらに、半導体デバイスの外部電極に形成されるスタッドバンプは、トップ径がボトム径よりも小さい形状である。つまり、スタッドバンプはワイヤーボンディング法で形成されるため、スタットバンプの、インターポーザー基板の電極パッドと接続される接続面の直径（すなわちトップ径）の方が、半導体デバイスの外部電極と接続されている面の直径（すなわちボトム径）よりも小さい。
【００２３】
以上のような実情により、少なくとも一方の面に２０μｍ以下の厚みの電極パッドが形成された樹脂層を有するインターポーザー基板に半導体デバイスを、Ａｕスタッドバンプを用いたフリップチップ実装方法で実装するとき、次のような課題があった。
【００２４】
上記フリップチップ実装プロセスでは半導体デバイスのＡｕスタッドバンプがインターポーザー基板の電極パッドに約２００℃〜３００℃の熱と所定の荷重で圧着される。この間、約２００℃〜３００℃の熱によって電極パッド下部の樹脂層が軟化し、また電極パッド厚が２０μｍ以下と薄いこともあって、電極パッドが凹状に変形して絶縁樹脂層に沈み込んでしまう。その結果、Ａｕスタッドバンプと電極パッドとの間の接続不良が発生する、もしくは接続できたとしても信頼性に問題が生じる。なお、フリップチップ実装では２μｍ以上の電極パッドの沈み込みがあれば接続不良、または信頼性低下を招く可能性が高くなる。
【００２５】
また、図５３に示す従来のインターポーザー基板は、上記のような課題を解決するために提案された構造である。しかし、絶縁樹脂層を挟んで電極パッドを表裏対象に形成しなければならないという制約により、パッケージの構造設計の自由度が狭くなるという欠点や、絶縁樹脂層が厚くなるに伴って改善効果が薄れてしまうという課題などがある。
【００２６】
また、特許文献４（特開２０００−５８５８３号公報）には、配線上に絶縁膜を介して電極パッドを設け、電極パッドがワイヤーボンディング時の応力で絶縁膜から剥離しないことを目的として、電極パッドと配線を複数のコンタクトで接続した半導体チップが開示されている。この発明に開示されたコンタクトとは、チップ表面の電極パッドとチップ内部の配線とを電気的に接続している断面直径および厚さが約１μｍ以下の導体柱を指している。このようなコンタクトが電極パッドの下部に複数配置されていても、それぞれの断面積が小さく、且つ厚さが非常に薄いため、上記のようなフリップチップ実装プロセスにおける電極パッドの沈み込みを十分に抑えることはできない。これは、下記の実施形態１で開示する計算式（５）により、断面直径および厚さが約１μｍ以下の導体柱の場合はフリップチップ実装時に２μｍ以上電極パッドが沈み込むことを防止できないと言えるからである。
【００２７】
本発明の目的は、絶縁樹脂シート上に電極パッドを形成してなるインターポーザー基板に電子デバイスを実装する際、上記のような電極パッドの沈み込みによる接続不良や信頼性低下の課題を解決することにある。
【課題を解決するための手段】
【００２８】
本発明のインターポーザー基板は、絶縁樹脂シートと、該絶縁樹脂シートの少なくとも一方の面に配設され、電子デバイスの一面に形成された複数のバンプと接続される複数の電極パッドと、を有する基板である。上記課題を解決するために、本発明では、上記複数の電極パッドのうち、少なくとも一つの電極パッドの真下の絶縁樹脂シート中で、かつ、前記絶縁樹脂シートの電極パッド形成面と交差する方向に延びる金属柱が備えられている。この金属柱は電極パッドの沈み込みを防止する形状を有する。
【００２９】
また本発明のインターポーザー基板は、電極パッドの真下に備えられる金属柱が、当該電極パッドと接触している形態、または、金属柱が当該電極パッドと接触していない形態であってもよい。あるいは、これらの形態において、上記絶縁樹脂シートの複数の電極パッドが配された面とは反対側の面に導体パターン及びこれを覆う絶縁層が備えられ、金属柱が、上記導体パターンと接触している形態であってもよい。
【００３０】
さらに、上記金属柱が絶縁樹脂シートの電極パッド形成面に向かって細くなるテーパー形状、あるいは金属柱が絶縁樹脂シートの電極パッド形成面とは反対側に向かって細くなるテーパー形状であることが好ましい。
【００３１】
また本発明の電子デバイスパッケージは上記の発明のインターポーザー基板を用いて作製された電子デバイスパッケージであることを特徴としている。
【発明の効果】
【００３２】
本発明の電子デバイスパッケージに使用されるインターポーザー基板によれば、インターポーザー基板の電極パッドの下面に直接または絶縁樹脂層を挟んで真下に金属柱が配置されている。このため、電子デバイスをインターポーザー基板の電極パッドと電気的に接続する際、電極パッドの沈み込み変形を妨げる、または変形を最小限に抑えることができる。したがって、接続信頼性の高い電子デバイスパッケージ、またはモジュール等を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照し、本発明の実施の形態について詳しく述べる。
【００３４】
（実施の形態１）
図１（ａ）〜（ｄ）は本発明の実施の形態１を示すインターポーザー基板の断面図である。図１（ａ）〜（ｄ）に示すインターポーザー基板は、ポリイミド、エポキシ樹脂、ガラスエポキシ樹脂などを基材とする絶縁樹脂シート５の片面に、厚さ５〜１８μｍのＣｕ、Ａｌなどの導体材料で作製された配線パターン２１を有する。配線パターン２１の一部が、電子デバイスと接続する電極パッド１として用いられている。絶縁樹脂シート５の、電極パッド１が配設された面とは反対側の面には、２次実装用のはんだボールを搭載するための外部電極パッド２を露出する穴６が形成されている。外部電極パッド２は、配線パターン２１の一部である。電子デバイスと接続する電極パッド１ごとに一つの金属柱４が、この電極パッド１から絶縁樹脂シート５の電子デバイス搭載面とは反対側に向けて延びている。つまり、各電極パッド１の真下の絶縁樹脂中に金属柱４が配置されている。金属柱４は、電極パッド１と同じＣｕ、Ａｌなどで電極パッド１と一体形成されている。
【００３５】
図１（ａ）と（ｃ）のインターポーザー基板の構造の違いは、図１（ａ）に示す構造では金属柱４の先端が絶縁樹脂シート５の表面から露出しているのに対し、図１（ｃ）に示す構造では金属柱４の先端が絶縁樹脂シート５の内部にあるという点である。製造プロセスとしては図１（ｃ）の方がより簡単で低コストでできる。
【００３６】
また、図１（ｂ）、（ｄ）に示すインターポーザー基板は、図１（ａ）、（ｃ）のインターポーザー基板と類似しているが、金属柱４が電極パッド１の全てに形成されずに、複数の電極パッド１に対し１つおきに形成されている点だけが異なっている。
【００３７】
図１（ａ）、（ｃ）のインターポーザー基板のように金属柱４を電極パッド１の全てに形成するのが理想的である。しかし、電極パッド１のピッチが約１００μｍ以下の狭ピッチになった場合は隣どうしの金属柱４をショートさせずに形成することが困難になる。その場合は図１（ｂ）、（ｄ）のように金属柱４を複数の電極パッド１に対し１つおきに形成することが好ましい。このような場合でも、後で述べるＬＳＩチップとインターポーザー基板とをフリップチップ実装プロセスで接続する際の電極パッド１の沈み込みを抑制する効果はある。また、金属柱４は電極パッド１の１つおきに形成する形態に限定されるわけではなく、２つおきに形成するなど必ずしも全ての電極パッド１に形成しないでも電極パッド１の沈み込みを抑制する効果はある。つまり、電極パッド１の沈み込み防止効果があれば、１つおきに形成する形態に限定されない。また、もしも電子デバイス上の電極パッドの配列が単列でなく、複数列の場合には、金属柱４は隣り合う電極パッド１のいずれかに配置されるように千鳥配置が好ましい。
【００３８】
また、金属柱４の太さサイズ（断面積）とインターポーザー基板の電極パッド１の沈み込みの抑制効果との関係について説明する。電極パッド１の沈み込みを抑制するためには、金属柱４のボトム部（即ちインターポーザー基板の電極パッド１と連結している部位）の太さ方向の断面積が、Ａｕスタッドバンプの電極パッド１表面と接触する面積以上で、且つインターポーザー基板の電極パッド１の面積以下であることが好ましい。具体的には金属柱４の電極パッド１側端部での横断面積が電極パッド１の面積の４０％〜１００％が好ましい。その理由について詳しく述べる。一般にＬＳＩチップのような電子デバイスの外部電極パッド上に形成するＡｕスタッドバンプのボトム部面積は、電子デバイスの外部電極パッドの面積の約８０％としている。これは、１００％では電子デバイスへのバンプ形成時の位置ズレにより電子デバイスの外部電極パッドからＡｕバンプがはみ出してしまい、小さすぎるとＡｕバンプの接続強度が低下するため、約８０％としている。一方、Ａｕスタッドバンプがインターポーザー基板の電極パッド１内に実装できるように、インターポーザー基板の電極パッド１の形状及び面積は、電子デバイスの外部電極パッドとほぼ同じ形状及び面積にしている。また、Ａｕスタッドバンプとインターポーザー基板の電極パッド１との接続について詳しく説明すると、両者の接続はＡｕスタッドバンプの先端とインターポーザー基板の電極パッド１との間で実現されている。そして、その接続箇所の面積、即ちＡｕスタッドバンプ先端の電極パッド１表面と接触する面積は、およそＡｕスタッドバンプのボトム部の横断面積の５０％くらいである。
【００３９】
本発明によれば金属柱４がＡｕスタッドバンプの先端を支えることにより電極パッド１の沈み込みを抑制している。したがって、実際に必要な金属柱４のボトム部の横断面積は、Ａｕスタッドバンプ先端の電極パッド１表面と接触する面積以上であれば良い。つまり、金属柱４のボトム部の横断面積は、インターポーザー基板の電極パッド１の面積の４０％（＝８０％×５０％）以上であることが好ましい。なお、金属柱４のボトム部の横断面積は、Ａｕスタッドバンプ先端が電極パッド１に序々に押し付けられた時に、当該バンプ先端が潰れる力と電極パッド１が変形する力との関係で電極パッド１の耐力が負けたときのバンプ先端の面積以上になっていれば良いとも言える。
【００４０】
また、金属柱４のボトム部断面積は、電極パッド１の面積より大きい場合は隣りの金属柱４とショートする恐れがあるので、電極パッド１の面積以下であることが望ましい。
【００４１】
以上述べたような金属柱４の形成条件による、電極パッド１の沈み込み抑制効果については、以後述べる全ての実施の形態についても同様である。
【００４２】
また、本形態においては、電極パッド１の沈み込みを抑制するために、電極パッド１の真下に延びる金属柱４の高さ（厚さ）は、少なくとも２μｍ程度必要である。その理由について詳しく説明する。
【００４３】
電極パッド１の下層にある絶縁樹脂層が、ベアチップを実装する時に用いる熱（例えばＡｕスタッドバンプとＡｕパッドとの熱圧着であれば３００℃）によって軟化して、電極パッド１の変形を抑えられないと仮定する。このとき、図２及び図３に示すように電極パッド１の中心にＡｕスタッドバンプ１１の先端によって圧力ｐ（荷重ｗ÷バンプ先端面積πｂ2）が加えられた時の電極パッド１の変形量δは、次の式で表される（参考文献：黒木剛司郎  著、基礎機械工学全書１「材料力学」、森北出版株式会社、Ｐ１９７〜２０８）。但し、図１では計算を簡単にするため電極パッド１と金属柱４の形状を円柱と仮定している。また、計算では金属柱４の横断面積は電極パッド１の横断面積に等しいと近似している。
δ ＝ a2b2p/16D ×｛(3+ν)/(1+ν)−(7+3ν)/(1+ν)×(b/a)2/4
+ (b/a)2log(b/a)｝    ・・・・・式（１）
D（曲げ剛性）= Et3/12(1−ν2)    ・・・・・式（２）
P = ｗ/πb2    ・・・・・式（３）
（a:電極パッド1の半径、b:Ａｕスタッドバンプ11の先端半径、ν:電極材料のポアソン比、E:電極材料の縦弾性率、t:電極パッドの実効厚さ＝ 基板の配線材料の厚さｔm + 金属柱の厚さｔb ）
ここで、式（２）（３）、及び t＝ｔm + ｔb  を式（１）に代入すると、
δ = 3a2ｗ((1−ν2)/4πE(ｔm +ｔb)3 ×｛(3+ν)/(1+ν)−(7+3ν)/(1+ν)×(b/a)2/4 + (b/a)2log(b/a)｝  ・・・・・式（4）    となる。
【００４４】
発明者らの鋭意評価（実験）の結果、電極パッド１の変形量が２μｍ以上になると接続不良が発生することがわかっているので、式（４）のδが２μm（ ２×１０-6 ｍ）未満となるように金属柱の厚さｔbを設計すれば良い。
【００４５】
従って、式（５）より、接続不良を発生させないための金属柱４の厚さは、
2007317715.tif 000003
となり、本発明において規定できる金属柱４の厚さｔbは、式（５）で示される。
【００４６】
例えば、電極パッド１の材料に厚さ１２×１０-6ｍのＣｕ（ポアソン比：０．３、縦弾性率：１１０×１０9Ｐａ、「参考文献:中島登  著、『機械系公式集、P.13』、P265,268」）を用い、電極パッド１のサイズが、ａ＝５０×１０-6ｍ であると仮定する。このとき、電極パッド１に０．６９Ｎの荷重ｗ（一般的な実装条件）が加わった時、電極パッド１に２μm の変形を生じさせないための金属柱４の厚さｔbは、約２μｍ以上と計算される。
【００４７】
なお、電極パッド１の形状が四角形の場合でも円に外接する四角形（正方形）を仮定し、式（５）を用いて計算することで、電極パッド１に対する金属柱４の厚みを決定できる。
【００４８】
上記厚みの条件は、以後述べる、電極パッド１と金属柱４を接触させる全ての実施の形態についても同様である。
【００４９】
次に、インターポ−ザー基板の作製方法について述べる。図１（ａ）〜（ｄ）に示すインターポーザー基板は次のように作製される。まず厚さ１８〜１００μｍのＣｕ、またはＡｌ箔の片面をフォトリソプロセスを用いてエッチングすることにより、ＣｕまたはＡｌ箔上に金属柱４が形成される。そして、ＣｕまたはＡｌ箔の、金属柱４が形成された面上に、液状の絶縁樹脂がスピンコートで塗布されて熱硬化される、またはフィルム状の絶縁樹脂が熱プレスにより貼り合せられる。その後、フォトリソプロセスを用いてＣｕ、Ａｌ箔をパターニングすることで、配線パターン２１及び電極パッド１が形成される。そして、絶縁樹脂シート５に、２次実装用のはんだボールを搭載するための穴６が、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザーなどにより形成される。さらに、絶縁樹脂シート５の穴６についてデスミア処理が実施される。最後に、配線パターン２１表面の所定の箇所に、メッキ法やスパッタ法などで、Ｎｉ／Ａｕ、ＳｎＡｇ、Ｎｉ／ＳｎＡｇが成膜される。
【００５０】
上述した金属柱４の形成方法以外には、厚さ５μｍ〜５０μｍのＣｕ、またはＡｌ箔上にフォトリソプロセスとメッキ法によってＣｕ、Ｎｉなどの金属柱４を形成するという方法をとることができる。
【００５１】
金属柱４を絶縁樹脂シート５の表面から露出させるか、あるいは絶縁樹脂シート５の内部に埋没させるか否かについては、絶縁樹脂のスピンコート塗布量を変更することにより、制御が可能である。具体的には、塗布量を減らせば金属柱４の先端を絶縁樹脂シート５の表面に露出させることができる。塗布量を増やせば絶縁樹脂シート５の内部に埋没させることができる。また絶縁フィルムを用いる場合は、フィルムの厚さを金属柱４の高さ以下にすることによって金属柱４の先端を絶縁樹脂シート５の表面に露出させることができる。フィルムの厚さを金属柱４の高さより厚くすれば金属柱４を絶縁樹脂シート５の内部に埋没させることができる。
【００５２】
また、絶縁樹脂シート５の材料として感光性樹脂を用いれば、レーザー装置およびデスミア処理工程を用いないで樹脂にはんだボール搭載用の穴６を形成できるので製造コストの面から好ましい。
【００５３】
図４（ａ）〜（ｄ）は、図１（ｃ）、（ｄ）に示すインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１）を示す断面図である。特に、図４（ａ）、（ｃ）は図５（ａ）のＡ−Ａ断面図で、図４（ｂ）、（ｄ）は図５（ｂ）のＢ−Ｂ断面図である。なお、図５（ａ）、（ｂ）はともに、パッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【００５４】
図４（ａ）に示す電子デバイスパッケージは次のように作製される。すなわち、Ａｕスタッドバンプ１１が表面電極上に形成された１個の電子デバイス１３と、図１（ｃ）に示すインターポーザー基板とがフリップチップ実装マウンターを用いて接続される。その後、電子デバイス１３とインターポーザー基板との隙間にエポキシ樹脂を主成分とするアンダーフィル樹脂１４が充填され、かつ熱硬化させられる。そして、インターポーザー基板の外部電極パッド２上にリフローによって、ＳｎＰｂ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉなどを基材とするはんだボール１２が実装される。
【００５５】
このようなパッケージではインターポーザー基板の電極パッド１の下に金属柱４が設けられているので、フリップチップ実装工程の熱（約２００℃〜３００℃）によって絶縁樹脂シート５が軟化しても電極パッド１の沈み込みは発生しない。この結果、より信頼性の高いパッケージを得ることができる。
【００５６】
図４（ｂ）に示す電子デバイスパッケージは図４（ａ）の電子デバイスパッケージとほぼ同じ構造であるが、電子デバイス１３を２個用いているところが異なっている。図４（ｂ）は電子デバイス１３を２個用いた例を示しているが、２個に限定されるわけでなく、３個以上の例もあることは言うまでも無い。
【００５７】
図４（ｃ）に示す電子デバイスパッケージは、１個の電子デバイス１３と図１（ｄ）に示すインターポーザー基板を用いて作製されたものであり、製造方法は図４（ａ）に示したパッケージと同じである。電子デバイス１３の外部電極パッドのピッチが例えば１００μｍ以下と狭ピッチであり、製造上、隣同士の金属柱４がショートしやすくなるような場合は、この構造の方が望ましい。金属柱４が電子デバイス１３の全ての電極パッド１に形成されていなくても、図４（ｃ）に示すように電極パッド１の１つおきに形成されていれば、電極パッド１の沈み込みはほとんど発生しない。したがって、図４（ａ）の電子デバイスパッケージとほぼ同じ信頼性を得ることができる。勿論、接続信頼性を損なわなければ、電極パッド１の２つおきに金属柱４を配置してもよい。
【００５８】
図４（ｄ）に示す電子デバイスパッケージは、図４（ｃ）の電子デバイスパッケージとほぼ同じ構造であるが、電子デバイス１３を２個用いているところが異なっている。
【００５９】
（実施の形態２）
図６（ａ）〜（ｄ）は、本発明の実施の形態２を示すインターポーザー基板の断面図である。図６（ａ）〜（ｄ）に示すインターポーザー基板は、図１（ａ）〜（ｄ）に示すインターポーザー基板と類似している構造である。しかし、インターポーザー基板の電子デバイスを搭載する側の面にポリイミドやエポキシ樹脂やアクリル系樹脂を主成分とする熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が貼り合わされている点だけが異なっている。
【００６０】
図６（ａ）〜（ｄ）に示すインターポーザー基板は、実施の形態１で述べた図１（ａ）〜（ｄ）に示すインターポーザー基板と途中までは同じ製造方法によって作製される。そして、最後に上記の熱可塑性樹脂７、または熱硬化性樹脂８を絶縁樹脂シート５に真空プレス装置やラミネート機などによって貼り合わせることによって完成させている。
【００６１】
図７（ａ）〜（ｄ）は、図６（ａ）〜（ｄ）に示すインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その２）を示す断面図である。特に、図７（ａ）〜（ｄ）は図８のＡ−Ａ断面図である。なお、図８はパッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【００６２】
図７（ａ）に示す電子デバイスパッケージの製造方法は、初めに、Ａｕスタッドバンプ１１が外部電極上に形成された１個の電子デバイス１３と、図６（ａ）に示すインターポーザー基板とがフリップチップ実装マウンターを用いて接続される。この時、フリップチップ実装工程での加熱によって、Ａｕスタッドバンプ１１が熱可塑性樹脂７、または半硬化状態の熱硬化性樹脂８を突き破り、インターポーザー基板の電極パッド１と接続される。そして、熱可塑性樹脂７、または半硬化状態の熱硬化性樹脂８の表面と電子デバイス１３の回路面とが接着される。なお、一般に熱硬化樹脂の熱硬化には６０分程度必要であるのに対し、フリップチップ実装に要する時間は５〜２０秒程度である。このため、上記フリップチップ実装工程では半硬化状態の熱硬化性樹脂８は硬化しない。
【００６３】
本形態ではＡｕスタッドバンプ１１が樹脂７または８によって封止されるので、図４に示す電子デバイスパッケージ（その１）のようにアンダーフィル樹脂１４を充填するというプロセスが不要であることが特徴である。その結果、熱ストレスがかかりチップの特性が劣化する、熱ストレスにより反りが発生する、充填コストが高いなどの、アンダーフィル樹脂のディメリットが生じない。
【００６４】
上記フリップチップ実装後に、インターポーザー基板の電極パッド２上にリフローによって、ＳｎＰｂ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉなどを基材とするはんだボール１２を実装することにより、パッケージが完成する。図７（ａ）では電子デバイス１３を１個用いた例を示しているが、２個以上の例もあることは言うまでも無い。
【００６５】
図７（ｂ）に示す電子デバイスパッケージは図７（ａ）の電子デバイスパッケージとほぼ同じ構造であるが、金属柱４が電子デバイス１３の電極パッド１の１つおきに形成されているところだけが異なっている。このパッケージは、電子デバイス１３の外部電極パッドのピッチが約１００μｍ以下となった場合に好ましい構造である。
【００６６】
図７（ｃ）に示す電子デバイスパッケージは、１個の電子デバイス１３と図６（ｃ）に示すインターポーザー基板を用いて作製されたものである。このパッケージは、図７（ａ）の電子デバイスパッケージとほぼ同じ構造であるが、金属柱４の先端が絶縁樹脂シート５の内部にあるという点だけが異なっている。実施の形態１でも述べたので説明は省略するが、図７（ａ）のパッケージよりも簡単で低コストでできることが特徴である。
【００６７】
図７（ｄ）に示す電子デバイスパッケージは、図７（ｃ）に示すパッケージとほぼ同じ構造であるが、金属柱４が電極パッド１の１つおきに形成されているところだけが異なっている。このパッケージは、電子デバイス１３の外部電極がより狭ピッチとなった場合に適している。
【００６８】
実施の形態２においても実施の形態１と同様に、インターポーザー基板の電極パッド１の下に金属柱４が設けられているので、フリップチップ実装工程の熱（約２００℃〜３００℃）によって絶縁樹脂５が軟化しても電極パッド１の沈み込みは発生しない。したがって、より信頼性の高い電子デバイスパッケージを得ることができる。
【００６９】
図９（ａ）〜（ｅ）は、図６（ａ）〜（ｄ）に示す本発明の実施の形態２のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その３）を示す断面図である。特に、図９（ａ）、（ｃ）は図１０（ａ）のＡ−Ａ断面図で、図９（ｅ）は図１０のＢ−Ｂ断面図である。なお、図９はパッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【００７０】
図９（ａ）〜（ｅ）に示す電子デバイスパッケージは、図７（ａ）に示すパッケージと類似している構造であるが、電子デバイス１３の周囲に、Ｃｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されている点だけが異なっている。平板１６は図１０に示すように１又は複数の電子デバイス１３の周囲に配置される。また、図１０（ａ）、（ｃ）に示すように、複数の平板１６を電子デバイス１３の周囲に配置してもよい。また図１０（ｂ）、（ｄ）のように、電子デバイス１３を収容できる貫通穴１０もしくはキャビティ１７が形成された一つの平板１６を使用することもできる。このようにインターポーザー基板上に平板１６を実装することにより、図７に示す電子デバイスパッケージと比較して反りを低減できるところが特徴である。
【００７１】
図９（ａ）に示す電子デバイスパッケージは、図７（ａ）に示す電子デバイスパッケージとほぼ同じ構造であるが、インターポーザー基板上に、電子デバイス１３を収容する貫通穴１０が形成された平板１６が実装されているところだけが異なっている。
【００７２】
図９（ｂ）に示す電子デバイスパッケージは、図９（ａ）に示す電子デバイスパッケージと類似している構造であるが、平板１６に、凹状のキャビティ１７が形成されたものを用いている点だけが異なっている。図９（ｂ）のような構造にすることによって、電子デバイス１３の裏面を機械的な損傷から保護できるという特徴がある。
【００７３】
図９（ｃ）に示す電子デバイスパッケージは、図９（ａ）に示す電子デバイスパッケージと類似している構造であるが、金属柱４が電極パッド１の１つおきに形成されているところだけが異なっている。
【００７４】
図９（ｄ）に示す電子デバイスパッケージは、図９（ｃ）に示すパッケージと類似しているが、平板１６にキャビティ１７が形成されたものを用いているところだけが異なっている。
【００７５】
図９（ｅ）に示す電子デバイスパッケージは、図９（ｄ）に示すパッケージと類似しているが、電子デバイス１３を２つ用いているところ、および金属柱４の先端が絶縁樹脂シート５の内部にあるという点が異なっている。それぞれの意図する効果については上記で述べたので省略する。
【００７６】
図１１（ａ）、（ｂ）は、図６（ｃ）、（ｄ）に示す本発明の実施の形態２のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その４）を示す断面図である。特に、図１１（ａ）、（ｂ）は図１２のＡ−Ａ断面図である。なお、図１２はパッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【００７７】
図１１（ａ）に示す電子デバイスパッケージは、図６（ｃ）に示すインターポーザー基板を用いて作製されたものである。このパッケージは、図７（ｃ）に示す電子デバイスパッケージと類似している構造であるが、インターポーザー基板が電子デバイス両側２辺、または４辺の端で折り曲げられて電子デバイス１３表面の回路面とは反対側の裏面に接着されている点が異なっている。このような構造にすることにより、外部電極２が電子デバイス１３の裏面側にも露出するので、裏面側への部品実装やパッケージの３次元実装が可能となるという特徴を有している。
【００７８】
図１１（ｂ）に示す電子デバイスパッケージは、図１１（ａ）に示す電子デバイスパッケージと類似している構造であるが、インターポーザー基板が電子デバイス１３の１辺の端で折り曲げられているところだけが異なっている。図１１（ｂ）に示すようにインターポーザー基板を電子デバイス１３の１辺の端で折り曲げる方が、２辺での折り曲げや４辺での折り曲げプロセスと比べてより組み立て精度が高いというメリットがある。一方、図１１（ｂ）のような１辺での折り曲げ構造では、インターポーザー基板の配線ピッチ（線幅と線間スペースを加えたもの）がより狭ピッチになった場合は、インターポーザー基板の配線層数を増やさなければならない。その結果、コストが高くなるという欠点がある。すなわち、１辺での折り曲げ構造では１辺方向に全ての配線を引き出さなければならないが、２辺での折り曲げ構造では２辺の方向に分けて配線を引き出すことができる。さらに４辺での折り曲げ構造では４辺の方向に分けて配線を引き出すことができる。一方、折り曲げる辺の長さを増やせば、１辺での折り曲げ構造でも配線を引き出すことができるが、パッケージの外形寸法が大きくなる。このため、１辺での折り曲げ構造の場合、パッケージの仕様上、配線数が多く、配線ピッチの製造限界を超えた場合は配線層数を増やさなければならない。したがって、どのような折り曲げ構造を採るかは状況に応じて選択する。
【００７９】
図１１（ａ）、（ｂ）に示す電子デバイスパッケージの製造方法は、上記で述べた図７の電子デバイスパッケージの製造方法と途中まで同じであるので詳細は省略する。異なる点は、電子デバイス１３をインターポーザー基板にフリップチップ実装した後に、インターポーザー基板を加熱し、熱可塑性樹脂７、または半硬化状態の熱硬化性樹脂８の接着性を出現させながら、インターポーザー基板を電子デバイス１３の裏面まで折り曲げ、その裏面に接着させている点である。最後は、図７の電子デバイスパッケージと同様に、インターポーザー基板の外部電極パッド２上にリフローによって、ＳｎＰｂ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉなどを基材とするはんだボール１２を実装することによりパッケージが完成する。
【００８０】
なお、図１１に示す形態では電子デバイス１３の側面とインターポーザー基板の折り曲げ部との間に隙間が存在するが、この隙間は無くても構わない。しかし、インターポーザー基板が厚くなればなるほど、電子デバイスが薄くなればなるほど、さらには組み立て時間を短くすればするほど、電子デバイス１３の側面とインターポーザー基板とを完全に接着することが困難になる。したがって、インターポーザー基板の厚み、電子デバイスの厚み、コストに影響する組み立て時間の制限などによっては、隙間が存在する場合がある。この点については、下記に述べる、インターポーザー基板を折り曲げる形態のすべてに対して同じ事が言える。
【００８１】
図１３（ａ）〜（ｄ）は、図６（ｃ）、（ｄ）に示す本発明の実施の形態２のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その５）を示す断面図である。特に、図１３（ａ）〜（ｄ）は図１４のＡ−Ａ断面図である。なお、図１４はパッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【００８２】
図１３（ａ）〜（ｄ）に示す電子デバイスパッケージは、図１１（ａ）、（ｂ）に示す電子デバイスパッケージと類似した構造であるが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が、図１０に示すような配置で実装されている点だけが異なっている。電子デバイス１３の外形サイズが小さい場合、図１１に示す構造にしてしまうとパッケージのはんだボール１２のピッチが非常に狭くなる。その結果、２次実装するためのマザーボード基板の設計が困難になる。電子デバイス１３としてのロジックＬＳＩが例えば７．３ｍｍ×７．３ｍｍサイズでピン数（外部電極の数）が３２８本である場合、そのままリアルチップサイズのパッケージを作製しようとすると、パッケージのはんだボールのピッチが０．４ｍｍ以下となる。このような場合には、図１３に示すようなパッケージ構造にすることが有効である。この点は他の全ての実施の形態についても同様である。
【００８３】
（実施の形態３）
図１５（ａ）、（ｂ）は、本発明の実施の形態３を示すインターポーザー基板の断面図である。図１５（ａ）、（ｂ）に示すインターポーザー基板は、図１（ａ）〜（ｄ）に示す本発明の実施の形態１のインターポーザー基板と類似している構造であるが、インターポーザー基板の配線層数が２層であるところが異なっている。つまり、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に、第二配線層となる導体パターン１５及び外部電極パッド２が形成されている。また、金属柱４における電極パッド１とは反対側の端部や、導体パターン１５が、ソルダーレジスト３、絶縁樹脂シート５と同じ絶縁樹脂、または熱硬化性樹脂８で覆われている。さらに、金属柱４または、電極パッド１の真下に位置する導体パターン１５は外部電極パッド２とは電気的に接続されていない。なお、電極パッド１と外部電極パッド２の間の信号伝送経路は、電極パッド１の形成面と同一面において電極パッド１からインターポーザー基板の電子デバイス実装領域外側へ配線パターンを形成してから、ビアで、電極パッド１の形成面とは反対側面の外部電極パッド２と接続する経路をとっている。
【００８４】
図１に示す配線層数が１層のインターポーザー基板では配線の引き回しが不可能である場合には、図１５に示す構造が有効である。
【００８５】
図１５に示すインターポーザー基板の製造方法は、次のとおりである。初めに、厚さ３５〜１００μｍのＣｕ、またはＡｌ箔の片面をフォトリソプロセスを用いてエッチングすることにより、ＣｕまたはＡｌ箔に金属柱４が形成される。そして、ＣｕまたはＡｌ箔の、金属柱４が形成された面上に、液状の絶縁樹脂がスピンコートで塗布されて熱硬化される、またはフィルム状の絶縁樹脂が熱プレスにより貼り合せられる。その後、絶縁樹脂層の、ＣｕまたはＡｌ箔とは反対側の樹脂面に、厚さ５μｍ〜１８μｍのＣｕまたはＡｌ箔が熱プレス法により貼り合わせられる。その後、フォトリソプロセスを用いて絶縁樹脂層の両面のＣｕまたはＡｌ箔をパターニングすることで、電極パッド１，２および導体パターン１５が形成される。このとき、外部電極パッド２は金属柱４とは電気的に接続されていない。次に、ソルダーレジスト３または、絶縁樹脂シート５と同じ樹脂が、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に形成される。このとき、ソルダーレジスト３または、絶縁樹脂シート５と同じ樹脂に、２次実装用のはんだボールを搭載する外部電極パッド２だけを露出させる穴６が形成される。最後に、メッキ法やスパッタ法を用いて電極１、２の表面にＮｉ／Ａｕ、ＳｎＡｇ、Ｎｉ／ＳｎＡｇが成膜される。
【００８６】
ここで、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に形成された絶縁樹脂に感光性樹脂を用いれば、フォトリソプロセスを用いてランド用の穴６を形成できる。通常の熱硬化性樹脂８を用いる場合は、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザーなどによりはんだボール搭載用の穴６を形成する。
【００８７】
また、図１と図１５では配線層数がそれぞれ１層、２層の場合を示しているが、３層以上の場合もありえることは言うまでも無い。
【００８８】
なお、図１５（ｂ）、（ｄ）に示すように、電極パッド１に金属柱４が設けられていない箇所において導体パターン１５を電極パッド１と表裏対象に配置すると、その箇所における電極パッド１の変形をできるだけ防止する効果がある。この点は他の全ての実施の形態についても同様である。
【００８９】
図１６（ａ）、（ｂ）は、図１５（ａ）、（ｂ）に示す本発明の実施の形態３のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その６）を示す断面図である。なお、図１６（ｂ）では導体パターン１５を省略している。
【００９０】
図１６（ａ）、（ｂ）に示すパッケージは、図４（ａ）、（ｃ）に示す本発明の電子デバイスパッケージ（その１）とほぼ同じ構造であるが、インターポーザー基板の配線層数が２層である（その１では１層である）ところだけが異なっている。
【００９１】
使用する電子デバイス１３が例えばロジックＬＳＩのように多ピンである場合は、配線層数が１層のインターポーザー基板では配線の引き回しが不可能である。この場合には、図１５に示すインターポーザー基板を用いて図１６の構造とすることが有効である。
【００９２】
（実施の形態４）
図１７（ａ）〜（ｄ）は、本発明の実施の形態４を示すインターポーザー基板の断面図である。
【００９３】
図１７（ａ）〜（ｄ）に示すインターポーザー基板は、図１５（ａ）〜（ｄ）に示す本発明の実施の形態３のインターポーザー基板と類似している構造である。しかし、インターポーザー基板の、電子デバイスを搭載する側の面に、ポリイミドやエポキシ樹脂やアクリル系樹脂を主成分とする熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が貼り合わされているところだけが異なっている。
【００９４】
その製造方法は、実施の形態３で述べた図１５（ａ）〜（ｄ）の製造方法と途中まで同じである。異なる点は、絶縁樹脂シート５の、電極パッド１が形成された側の面に、熱プレス法を用いて熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８を貼り合わせたことである。
【００９５】
図１８（ａ）、（ｂ）は、図１７（ｃ）、（ｄ）に示す本発明の実施の形態４のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その７）を示す断面図である。
【００９６】
図１８に示すパッケージは、図１６（ａ）、（ｂ）に示す本発明の電子デバイスパッケージ（その６）に類似している構造である。しかし、インターポーザー基板のデバイス搭載面に熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が形成されているので、アンダーフィル樹脂１４を用いないでも良い点が異なっている。また、金属柱４が絶縁樹脂シート５の内部に埋め込まれているので製造が簡単で低コストでできるという特徴もある。
【００９７】
図１９（ａ）〜（ｄ）は、図１７（ｃ）、（ｄ）に示す本発明の実施の形態４のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その８）を示す断面図である。
【００９８】
図１９（ａ）、（ｂ）に示すパッケージは、図１８（ａ）、（ｂ）に示す本発明の電子デバイスパッケージ（その７）に類似している構造であるが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されているところだけが異なっている。このパッケージの特徴は反りを低減できるという点である。
【００９９】
また、図１９（ａ）、（ｂ）のパッケージと図１９（ｃ）、（ｄ）のパッケージとの構造の違いは、平板１６にキャビティ１７が形成されている（図１９（ｃ）、（ｄ））か、貫通穴１０が形成されている（図１９（ａ）、（ｂ））かの点である。図１９（ｃ）、（ｄ）の構造の方が電子デバイス１３の裏面が平板１６によって保護されているので機械的な衝撃に強いという特徴がある。
【０１００】
図１９に示す電子デバイスパッケージの製造方法は、図１８に示す電子デバイスパッケージ（その７）と途中まで同じである。異なる点は、電子デバイス１３をインターポーザー基板に実装後に、平板１６をインターポーザー基板にフリップチップ実装マウンターを用いて搭載した点である。
【０１０１】
図２０は、図１７（ｃ）、（ｄ）に示す本発明の実施の形態４のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その９）を示す断面図である。特に、図２０は図２１のＡ−Ａ断面図である。なお、図２１はパッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【０１０２】
図２０に示す電子デバイスパッケージ（その９）は、図１８（ａ）、（ｂ）に示す半導体パッケージと類似している構造である。異なる点は、インターポーザー基板が半導体デバイス両側２辺、または４辺の端で折り曲げられて電子デバイス１３表面の回路面とは反対側の裏面に接着されている点である。このような構造にすることにより、外部電極パッド２が電子デバイス１３の裏面側にも露出するので、裏面側への部品実装やパッケージの３次元実装が可能となる。
【０１０３】
また図２０では、インターポーザー基板を電子デバイス１３の両側２辺、または４辺の端で折り曲げて回路面とは反対側の裏面に接着させている例を示している。しかし、インターポーザー基板を電子デバイス１３の１辺で折り曲げる例もあることは言うまでも無い。
【０１０４】
図２２（ａ）〜（ｄ）は、図１７（ｃ）、（ｄ）に示す本発明の実施の形態４のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１０）を示す断面図である。特に、図２２（ａ）、（ｃ）は図２３（ａ）のＡ−Ａ断面図で、図２２（ｂ）、（ｄ）は図２３（ｂ）のＢ−Ｂ断面図である。なお、図２３はパッケージを真上から透視した図であり、電極パッド１及び配線パターン２１を省略してある。
【０１０５】
図２２（ａ）、（ｂ）に示す電子デバイスパッケージは、図１７（ｃ）に示すインターポーザー基板を用いて作製したものである。このパッケージは、図２０に示す電子デバイスパッケージ（その８）に類似している構造であるが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が図１０に示すような配置で実装されている点が異なっている。電子デバイス１３の外形サイズが小さい場合、図２０に示す構造にしてしまうとパッケージのはんだボール１２のピッチが非常に狭くなる。その結果、２次実装するためのマザーボード基板の設計が困難になってしまう。このような場合には、図２２に示すパッケージ構造が有効である。図２２（ｂ）は電子デバイス１３を２個用いた例で、かつ、キャビティ１７が形成された平板１６を用いて電子デバイス１３の裏面を機械的に保護した例である。
【０１０６】
図２２（ｃ）、（ｄ）は、インターポーザー基板に図１７（ｄ）に示す基板を用いたところだけが図２２（ａ）、（ｂ）の構造と異なる点である。
【０１０７】
（実施の形態５）
図２４（ａ）、（ｂ）は、本発明の実施の形態５を示すインターポーザー基板の断面図である。図２４に示すインターポーザー基板は、図１５に示す本発明の実施の形態３のインターポーザー基板と類似している構造である。異なる点は、金属柱４が、電子デバイス１３と接続される電極パッド１に形成されていない点と、２次実装用のはんだボールを搭載する外部電極パッド２と同一面内に形成された導体パターン１５上の、電極パッド１の真下の部分に金属柱４が形成されている点である。また、金属柱４と電極パッド１とは接触しておらず、さらに導体パターン１５も外部電極パッド２とは電気的に接続されていない構造である。なお、電極パッド１と外部電極パッド２の間の信号伝送経路は、電極パッド１の形成面と同一面において電極パッド１からインターポーザー基板の電子デバイス実装領域外側へ配線パターンを形成してから、ビアで、電極パッド１の形成面とは反対側面の外部電極パッド２と接続する経路をとっている。
【０１０８】
また、外部電極パッド２と同一面に形成された導体パターン１５は、ソルダーレジスト３、絶縁樹脂シート５と同じ絶縁樹脂、または熱硬化性樹脂８で覆われている。
【０１０９】
図２４（ａ）、（ｂ）に示すインターポーザー基板の製造方法は、図１５に示す実施の形態３のインターポーザー基板の製造方法とほぼ同じである。
【０１１０】
図２４に示すインターポーザー基板の製造方法は、次のとおりである。先ず、厚さ３５〜１００μｍのＣｕ、またはＡｌ箔の片面をフォトリソプロセスを用いてエッチングすることで、ＣｕまたはＡｌ箔に金属柱４が形成される。そして、ＣｕまたはＡｌ箔の、金属柱４が形成された面上に、液状の絶縁樹脂がスピンコートで塗布されて熱硬化される、またはフィルム状の絶縁樹脂が熱プレスにより貼り合せられる。このとき、金属柱４は絶縁樹脂シート５の内部に埋没させる。その後、絶縁樹脂層の、ＣｕまたはＡｌ箔とは反対側の樹脂面に、厚さ５μｍ〜１８μｍのＣｕまたはＡｌ箔が熱プレス法により貼り合わせられる。次に、フォトリソプロセスを用いて絶縁樹脂層の両面のＣｕまたはＡｌ箔をパターニングすることで、電極パッド１，２および導体パターン１５が形成される。このとき、外部電極パッド２は、金属柱４が形成された導体パターン１５とは電気的に接続されていない。また、図１５に示すインターポーザー基板との違いは、金属柱４が形成されている側のＣｕまたはＡｌ箔（つまり厚さ３５〜１００μｍの導体材料側）において、２次実装用のはんだボールを搭載する外部電極パッド２が形成されている点である。
【０１１１】
次に、ソルダーレジスト３または、絶縁樹脂シート５と同じ樹脂が、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に形成される。このとき、ソルダーレジスト３または、絶縁樹脂シート５と同じ樹脂に、２次実装用のはんだボールを搭載する外部電極パッド２だけを露出させる穴６が形成される。最後に、メッキ法やスパッタ法を用いて電極１、２の表面に、Ｎｉ／Ａｕ、ＳｎＡｇ、Ｎｉ／ＳｎＡｇが成膜される。
【０１１２】
ここで、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に形成された絶縁樹脂に感光性樹脂を用いれば、フォトリソプロセスを用いてランド用の穴６を形成できる。通常の熱硬化性樹脂８を用いる場合は、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザーなどによりはんだボール搭載用の穴６を形成する。
【０１１３】
図２５（ａ）、（ｂ）は、図２４（ａ）、（ｂ）に示す本発明の実施の形態５のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１１）を示す断面図である。
【０１１４】
図２５に示す電子デバイスパッケージ（その１１）は、図１６（ａ）、（ｂ）に示す本発明の電子デバイスパッケージ（その６）に類似している構造である。これと異なる点は、パッケージの、２次実装用はんだボールを搭載する面側の導体パターン１５に金属柱４が形成されているところである。図２５のパッケージの場合、金属柱４の先端は、電子デバイス１３と接続する電極パッド１とは接触していない。そして、金属柱４の先端と電極パッド１との隙間を５μｍ以下にすることにより、フリップチップ実装工程時の電極パッド１の沈み込み量を１μｍ以下にすることができ、本発明の電子デバイスパッケージ（その６）とほぼ同様に高い信頼性を得ることができる。
【０１１５】
（実施の形態６）
図２６（ａ）、（ｂ）は、本発明の実施の形態６を示すインターポーザー基板の断面図である。図２６に示すインターポーザー基板は、図２４に示す本発明の実施の形態５のインターポーザー基板と類似している構造である。これと異なる点は、インターポーザー基板の、電子デバイスを搭載する側の面に、ポリイミドやエポキシ樹脂やアクリル系樹脂を主成分とする熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が貼りあわされている点だけである。
【０１１６】
図２６に示すインターポーザー基板は、実施の形態５のインターポーザー基板と途中までは同じ製造方法によって作製されるが、最後に上記の熱可塑性樹脂７、または熱硬化性樹脂８を絶縁樹脂シート５に真空プレス装置やラミネート機などによって貼り合わせることによって完成されている。
【０１１７】
図２７（ａ）、（ｂ）は、図２６に示す本発明の実施の形態６のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１２）の断面図を示すものである。本発明の電子デバイスパッケージ（その１２）は、図２５に示す本発明の電子デバイスパッケージ（その１１）と類似している構造である。しかし、インターポーザー基板のデバイス搭載面に熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が形成されているので、アンダーフィル樹脂１４を用いないでも良いという点が異なっている。
【０１１８】
図２８（ａ）、（ｂ）は、図２６に示す本発明の実施の形態６のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１３）を示す断面図である。本発明の電子デバイスパッケージ（その１３）は、図２７に示す本発明の電子デバイスパッケージ（その１２）と類似している構造であるが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されているところだけが異なっている。平板１６を実装することによりパッケージの反りを低減できるという特徴がある。
【０１１９】
図２９は、図２６に示す本発明の実施の形態６のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１４）を示す断面図である。本発明の電子デバイスパッケージ（その１４）は、図２７に示す本発明の電子デバイスパッケージ（その１２）と類似している構造である。異なる点は、インターポーザー基板が、電子デバイス１３の両側２辺、または４辺の端で折り曲げられて電子デバイス１３表面の回路面とは反対側の裏面に接着されている点である。このような構造にすることにより、外部電極パッド２が電子デバイス１３の裏面側にも露出するので、電子デバイス１３の裏面側への部品実装やパッケージの３次元実装が可能となる。
【０１２０】
図３０（ａ）、（ｂ）は、図２６に示す本発明の実施の形態６のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１５）を示す断面図である。本発明の電子デバイスパッケージ（その１５）は、図２９に示す本発明の電子デバイスパッケージ（その１４）に類似しているが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されているところだけが異なっている。電子デバイス１３の外形サイズが小さい場合、図２９に示す構造にしてしまうとパッケージのはんだボール１２のピッチが非常に狭くなる。その結果、２次実装するためのマザーボード基板の設計が困難になる。このような場合には、図３０に示すようなパッケージ構造にすることが有効である。
【０１２１】
（実施の形態７）
図３１（ａ）、（ｂ）は、本発明の実施の形態７を示すインターポーザー基板の断面図である。図３１に示すインターポーザー基板は、図１５に示す本発明の実施の形態３のインターポーザー基板と類似している構造である。これと異なる点は、電極パッド１の真下に延びる金属柱４の端部が、２次実装用はんだボールを搭載する面側の導体パターン１５と接触している点である。このため、インターポーザー基板の電極パッド１に電子デバイスがフリップチップ接続されたとき、実施形態３や５の基板構造に比べて、さらに電極パッド１の沈み込みが発生しにくい構造になっている。但し、電極パッド１の小径化に応じて金属柱４の横断面積が小さくなればなるほど金属柱４の厚み（高さ）を厚くすることが製造上困難になる。したがって、製品仕様によって製造歩留まりが低くなる場合は、金属柱４を絶縁樹脂シート５の厚さよりも薄くして導体パターン１５とは接続しない構造をとることが好ましい。
【０１２２】
なお、電極パッド１と外部電極パッド２の間の信号伝送経路は、実施形態３，５と同様、電極パッド１の形成面と同一面において電極パッド１からインターポーザー基板の電子デバイス実装領域外側へ配線パターンを形成してから、ビアで、電極パッド形成面とは反対側面の外部電極パッド２と接続する経路をとっている。
【０１２３】
また、図３１に示すインターポーザー基板の製造方法は、図１５に示す本発明の実施の形態３のインターポーザー基板の製造方法と類似している。この製法では、先ず、厚さ３５〜１００μｍのＣｕ、またはＡｌ箔の片面をフォトリソプロセスを用いてエッチングすることで、ＣｕまたはＡｌ箔に金属柱４が形成される。そして、ＣｕまたはＡｌ箔の、金属柱４が形成された面上に、液状の絶縁樹脂がスピンコートで塗布され熱硬化される、またはフィルム状の絶縁樹脂が熱プレスにより貼り合せられる。この工程では金属柱４の先端が絶縁樹脂層より露出させられる。その後、絶縁樹脂層の、ＣｕまたはＡｌ箔とは反対側の樹脂面に、厚さ５μｍ〜１８μｍのＣｕまたはＡｌ箔が熱プレス法により貼り合わせられる。さらに、フォトリソプロセスを用いて絶縁樹脂層の両面のＣｕまたはＡｌ箔をパターニングすることにより、電極パッド１，２および導体パターン１５が形成される。このとき、外部電極パッド２は導体パターン１５とは電気的に接続されていない。次に、ソルダーレジスト３または、絶縁樹脂シート５と同じ樹脂が、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に形成される。このとき、ソルダーレジスト３または、絶縁樹脂シート５と同じ樹脂に、２次実装用のはんだボールを搭載する外部電極パッド２だけを露出させる穴６が形成される。最後に、メッキ法やスパッタ法を用いて電極１、２の表面にＮｉ／Ａｕ、ＳｎＡｇ、Ｎｉ／ＳｎＡｇが成膜される。
【０１２４】
ここで、絶縁樹脂シート５の、電極パッド１が形成された側とは反対側の面に形成された絶縁樹脂に感光性樹脂を用いれば、フォトリソプロセスを用いてランド用の穴６を形成できる。通常の熱硬化性樹脂８を用いる場合は、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザーなどによりはんだボール搭載用の穴６を形成する。
【０１２５】
図３２（ａ）、（ｂ）は、本発明の実施の形態７のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その１６）の断面図を示すものである。図３２に示す本発明の電子デバイスパッケージ（その１６）は、図１６に示す本発明の電子デバイスパッケージ（その６）に類似している。しかし、金属柱４の端部と、２次実装用はんだボールを搭載する面側の導体パターン１５とが接触している点で異なる。このため、本パッケージは電子デバイスパッケージ（その６）の構造よりも、さらに電極パッド１の沈み込みは発生しにくい構造になっている。フリップチップ実装工程でバンプと電極パッドとの接合時により大きな荷重を必要とする場合は、図３２（ａ）、（ｂ）に示す構造の方が好ましい。
【０１２６】
（実施の形態８）
図３３（ａ）、（ｂ）は、本発明の実施の形態８を示すインターポーザー基板の断面図である。図３３に示すインターポーザー基板は、図３１に示す本発明の実施の形態７のインターポーザー基板と類似している構造である。異なる点は、インターポーザー基板の、電子デバイスを搭載する側の面に、ポリイミドやエポキシ樹脂やアクリル系樹脂を主成分とする熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が貼り合わされている点だけである。
【０１２７】
図３３に示すインターポーザー基板は、実施の形態７のインターポーザー基板と途中までは同じ製造方法によって作製されるが、最後に上記の熱可塑性樹脂７、または熱硬化性樹脂８を絶縁樹脂シート５に真空プレス装置やラミネート機などによって貼り合わせることによって完成される。
【０１２８】
図３４（ａ）、（ｂ）は、本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１７）の断面図である。本発明の電子デバイスパッケージ（その１７）は、図３２（ａ）、（ｂ）に示す本発明の電子デバイスパッケージ（その１６）と類似している構造である。しかし、本パッケージに使用されるインターポーザー基板では、電子デバイス１３を搭載する側の面に熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が貼りあわされている。このため、フリップチップ実装工程でＡｕスタッドバンプ１１とインターポーザー基板の電極パッド１とが接続され、同時に熱可塑性樹脂７、または熱硬化性樹脂８の表面と電子デバイス１３の回路面とが接着されている。つまりＡｕスタッドバンプ１１はこれらの樹脂によって封止されるので、図３２に示す半導体パッケージ（その１６）のようにアンダーフィル樹脂１４を充填する、というプロセスが不要であることが特徴である。
【０１２９】
図３５（ａ）、（ｂ）は、本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１８）の断面図である。本発明の電子デバイスパッケージ（その１８）は、図３４（ａ）、（ｂ）に示す本発明の電子デバイスパッケージ（その１７）と類似している構造であるが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されているところだけが異なっている。このパッケージは、パッケージの反りをより低減できるという特徴がある。
【０１３０】
図３６は、本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１９）の断面図である。本発明の電子デバイスパッケージ（その１９）は、図３４（ａ）、（ｂ）に示す本発明の電子デバイスパッケージ（その１７）と類似している構造である。異なる点は、インターポーザー基板が、電子デバイス１３の両側２辺、または４辺の端で折り曲げられて電子デバイス１３の回路面とは反対側の裏面に接着されている点である。このような構造にすることにより、外部電極パッド２が電子デバイス１３の裏面側にも露出するので、裏面側への部品実装やパッケージの３次元実装が可能となる。
【０１３１】
図３７（ａ）、（ｂ）は、本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２０）の断面図である。本発明の電子デバイスパッケージ（その２０）は、図３６に示す本発明の電子デバイスパッケージ（その１９）に類似しているが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されているところだけが異なっている。電子デバイス１３の外形サイズが小さい場合、図３６に示す構造にしてしまうとパッケージのはんだボール１２のピッチが非常に狭くなる。その結果、２次実装するためのマザーボード基板の設計が困難になる。このような場合には、図３７に示すようなパッケージ構造にすることが有効である。
【０１３２】
（実施の形態９）
図３８（ａ）〜（ｄ）は本発明の実施の形態９を示すインターポーザー基板の断面図である。図３８（ａ）、（ｂ）に示す本発明の実施の形態９のインターポーザー基板は、図３１（ａ）、（ｂ）に示す本発明の実施の形態７のインターポーザー基板に類似しているが、金属柱４が、電子デバイス１３と接続する電極パッド１に向かって細くなるようなテーパー形状を有しているところが異なる。このような構造にすることにより、電子デバイス１３の外部電極パッドのピッチがより狭くなった場合、金属柱４間のショート不良を防止することができるという特徴がある。図３１（ａ），（ｂ）に示す金属柱４のように横断面積が一定の形状（いわゆるストレート形状）の場合、横断面積が小さければ小さいほど、精度良く形成することが難しくなる。このため、電極パッド１の小径化に応じて金属柱４の横断面積が非常に小さくなり、かつ、電子デバイス１３の外部電極パッドの狭ピッチ化に応じて電極パッド１のピッチが狭くなると、隣接する金属柱４間のショート不良が発生しやすくなり、製造歩留まりが低下するおそれがある。特に金属柱４を全パッドに形成する場合は金属柱４の横断面積の製造バラツキにより、隣り合う金属柱４同士が接触する確率が高くなり、歩留まり低下を招き易い。これと比較して、金属柱４がテーパー形状の場合は、隣り合う金属柱４同士の距離がストレート形状の場合よりも広がるため、ショート不良の発生率が低下し、より製造歩留まりは改善される。
【０１３３】
また図３８（ｃ）、（ｄ）に示す本発明の実施の形態９のインターポーザー基板は、図２４（ａ）、（ｂ）に示す本発明の実施の形態５のインターポーザー基板に類似しているが、上記と同様にテーパー形状を有しており、上記と同様な効果が得られることを特徴としている。
【０１３４】
図３８（ａ）〜（ｄ）に示す本発明の実施の形態９のインターポーザー基板の製造方法は、実施の形態５、および７で述べた製造方法とほぼ同じであるが金属柱４の形成工程だけが異なる。つまり、ＣｕやＡｌなどの金属箔をエッチングして金属柱４を形成する工程において、エッチングの薬品を選定してエッチングのスピードを早くすること、フォトリソプロセスにおいて露光時間を早くするなどにより、本実施形態のテーパー形状の金属柱４を容易に形成している。
【０１３５】
なお、図３８（ａ）〜（ｄ）に示す金属柱４の形状は電極パッド１に向かって細くなるようなテーパー形状であるが、このテーパーの向きが逆の形状も考えられる。図３９（ａ）に、金属柱４が、電極パッド１とは反対側に向かうほど細くなるようなテーパー形状を有する形態のインターポーザー基板の部分断面を示す。この図に示すような逆テーパー形状の金属柱４の場合も、電極パッド１が狭ピッチ化されたとき、ストレート形状の金属柱４と比較して、隣の金属柱４とのショート不良発生が少なくなるので、製造歩留まりが良い。もっとも、図３９（ａ）に示す逆テーパー形状の金属柱４よりも、図３８（ｂ）に示すように金属柱４を電極パッド１に向かって細くなるようなテーパー形状で形成し、電極パッド１の一つおきに配置する方が、さらに製造歩留まりを良くすることができる。つまり、この場合は図３９（ｂ）のように、電極パッド１の真下の導体パターン１５の幅を電極パッド１の幅よりも大きくできるので、金属柱４の、導体パターン１５と接触する部分の横断面積も大きくできる。金属柱４の横断面積が大きいほど金属柱４を精度良く簡単に形成することが可能となるため、図３９（ａ）に示す形態よりも製造歩留まりが良くなる。
【０１３６】
また、図３９（ａ），（ｂ）に示した変形例の他には、隣り合う金属柱４のテーパーの向きを逆向きに異ならせても良い。この場合、隣り同士の金属柱４のピッチを狭くすることができ、電極パッド１の狭ピッチ化に寄与できる効果がある。
【０１３７】
以下、図３８（ａ）、（ｂ）に示したテーパー形状の金属柱４を持つインターポーザー基板及び電子デバイスパッケージ等を説明するが、以上述べたような金属柱４の種々のテーパー形状例についても、以後述べる全ての形態に対して適用できることは言うまでも無い。
【０１３８】
図４０（ａ）、（ｂ）は、本発明の実施の形態９のインターポーザー基板を用いて作製した電子デバイスパッケージ（その２１）の断面図である。本発明の半導体パッケージ（その２１）は、図３２に示す本発明の電子デバイスパッケージ（その１６）とほぼ同じ構造であるが、金属柱４が、電極パッド１に向かって細くなるようなテーパー形状である点だけが異なっている。このパッケージは、電子デバイス１３の外部電極パッドのピッチがより狭ピッチになった場合、このような電子デバイス１３を実装する時に適している。
【０１３９】
（実施の形態１０）
図４１（ａ）、（ｂ）は、本発明の実施の形態１０を示すインターポーザー基板の断面図である。図４１（ａ）、（ｂ）に示す本発明の実施の形態１０のインターポーザー基板は、図３８（ａ）、（ｂ）に示す本発明の実施の形態９のインターポーザー基板に類似している構造である。異なる点は、インターポーザー基板の、電子デバイス１３を搭載する側の面に、ポリイミドやエポキシ樹脂やアクリル系樹脂を主成分とする熱可塑性樹脂７、または熱硬化前（半硬化状態）の熱硬化性樹脂８が貼りあわされている点だけである。製造方法は実施の形態９のインターポーザー基板と途中までは同じであるが、最後に熱可塑性樹脂７、または熱硬化性樹脂８を絶縁樹脂シート５に真空プレス装置やラミネート機などによって貼り合わせることによって、本実施形態のインターポーザー基板を完成させている。
【０１４０】
図４２（ａ）、（ｂ）は、本発明の実施の形態１０のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その２２）を示す断面図である。電子デバイスパッケージ（その２２）は、図３４に示す本発明の電子デバイスパッケージ（その１７）とほぼ同じ構造であるが、金属柱４がテーパー形状を有している点だけが異なっている。このパッケージは、より狭ピッチに配置された外部電極パッドを持つ電子デバイス１３の組み立てに適している構造である。
【０１４１】
図４３（ａ）、（ｂ）は、本発明の実施の形態１０のインターポーザー基板を用いて作製された本発明の電子デバイスパッケージ（その２３）を示す断面図である。電子デバイスパッケージ（その２３）は、図４２に示す本発明の電子デバイスパッケージ（その２２）と類似している構造である。異なる点は、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されている点だけである。この構造は、パッケージの反りをより低減できるという特徴がある。
【０１４２】
図４４は、本発明の実施の形態１０のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２４）を示す断面図である。電子デバイスパッケージ（その２４）は、図３６に示す本発明の電子デバイスパッケージ（その１９）と類似している構造であるが、金属柱４が、電極パッド１に向かって細くなるようなテーパー形状を有している点だけが異なる。このパッケージは、より狭ピッチに配置された外部電極パッドを持つ電子デバイス１３の組み立てに適している構造である。
【０１４３】
図４５（ａ）、（ｂ）、（ｃ）は、本発明の実施の形態１０のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２５）を示す断面図である。図４５（ａ）、（ｂ）に示す電子デバイスパッケージ（その２５）は、図４４に示す本発明の電子デバイスパッケージ（その２４）と類似している構造であるが、電子デバイス１３の周囲にＣｕ、Ａｌ、ＳＵＳ、ＮｉＦｅなどの平板１６が実装されている点だけが異なっている。電子デバイス１３の外形サイズが小さい場合、図４４に示す構造にしてしまうとパッケージのはんだボール１２のピッチが非常に狭くなる。したがって、２次実装するためのマザーボード基板の設計が困難になる。このような場合には、図４５（ａ）、（ｂ）のパッケージ構造が適している。
【０１４４】
また、図４５（ｃ）に示すパッケージは、図４５（ｂ）に示すパッケージ構造と類似している。これと異なる点は、電子デバイス１３を２つ用いている点、キャビティ１７が形成されている平板１６を用いている点、および、電子デバイス１３の裏面側に位置するインターポーザー基板の外部電極パッド２にチップコンデンサなどの受動部品１８をはんだ１９を用いて実装している点である。中でも、受動部品１８を実装している点が大きな特徴である。一般的には受動部品１８をマザーボード基板上に実装している。このため、受動部品１８の部品点数が多くなると、マザーボード基板上の占有面積が大きくなる、すなわち機器のサイズが大きくなるという課題が生じる。このような課題を解決したい場合は図４５（ｃ）に示すような構造が適している。
【０１４５】
（実施の形態１１）
図４６は、本発明の実施の形態１１に係わる３次元実装パッケージ（その１）を示す断面図である。
【０１４６】
図４６に示す本発明の３次元実装パッケージ（その１）は、図４４に示す本発明の電子デバイスパッケージ（その２４）を２つ積層して作製したものである。
具体的には、マウンターまたは積層位置合わせ治具などを用いて電子デバイスパッケージが積層した後、リフロー工程によってパッケージ同士をはんだで接続した。
【０１４７】
電子デバイス１３としては記憶容量の大容量化のニーズが高いフラッシュメモリ、ＤＲＡＭなどのメモリが好ましい。
【０１４８】
（実施の形態１２）
図４７は、本発明の実施の形態１２に係わる３次元実装パッケージ（その２）を示す断面図である。図４７に示す本発明の３次元実装パッケージ（その２）は、図４５（ｂ）に示す本発明の電子デバイスパッケージ（その２５）の上に、図４６に示す本発明の実施の形態１１に示した３次元実装パッケージ（その１）を積層して作製したものである。パッケージの積層および接続方法は上記の実施の形態１２と同じである。
【０１４９】
図４７において、最下段のパッケージに搭載する電子デバイス１３としては、ＣＰＵ、ＤＳＰ、信号処理ＬＳＩなどを用い、その上に積層されるパッケージの電子デバイス１３としてはこれらのＬＳＩに必要なフラッシュメモリ、ＤＲＡＭなどのメモリを用いることが好ましい。
【０１５０】
図４７に示すような構造にすることで、より小型なシステムインパッケージを実現することができる。
【０１５１】
（実施の形態１３）
図４８は、本発明の実施の形態１３に係わる３次元実装パッケージ（その３）を示す断面図である。図４８に示す本発明の３次元実装パッケージ（その３）は、図４５（ｃ）に示す本発明の電子デバイスパッケージ（その２５）の上に、図４４に示す本発明の電子デバイスパッケージ（その２４）を積層して作製したものである。パッケージの積層および接続方法は上記の実施の形態１２と同じである。
【０１５２】
図４８において、最下段のパッケージに搭載する電子デバイス１３としては、例えばＤＳＰとフラッシュメモリなどを用い、その上に積層されるパッケージの電子デバイス１３としては大容量のＤＲＡＭを用いることが好ましい。
【０１５３】
図４８に示すような構造にすることで、図４７と同様な小型システムインパッケージを実現することができる。
【０１５４】
その他、本発明はＡｕスタッドバンプを用いたフリップチップ実装プロセスでベアチップを、絶縁樹脂を基材とするインターポーザー基板上の電極パッドに接続する場合に特に有効な技術である。しかし本発明は、その要旨を逸脱しない限り、上記の実施の形態に限定されるものではない。例えば、ワイヤボンディングやＴＡＢ接続などのプロセスでも電極パッド１の沈み込みが懸念される場合には本発明が適用できる。また、電子デバイス１３としては、ジャイロ素子、抵抗素子、コンデンサ、ＬＳＩチップ、ＤＲＡＭチップなどが適用できる。
【実施例】
【０１５５】
以下、図面を参照し、本発明を更に詳しく説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
【０１５６】
（実施例１）
図１（ｃ）と図４（ａ）とを用いて本発明の実施例１を説明する。図１（ｃ）に示すインターポーザー基板は次のように作製される。先ず、厚さ３５μｍのＣｕ箔をフォトリソプロセスを用いてハーフエッチングすることにより、Ｃｕ箔の、電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所にだけ、Ｃｕの円柱状の金属柱４が２３μｍの厚みに形成される。金属柱４の直径は、この後に形成する電極パッド１の幅（１００μｍ）の８０％に相当し、且つ電子デバイス１３の外部電極パッド上に形成したＡｕスタッドバンプのボトム直径と同じ８０μｍになるように作製した。また、金属柱４の直径（８０μｍ）は、本実施例で用いたＡｕスタッドバンプの先端直径（４０μｍ）の２倍の寸法になっている。
【０１５７】
その後、Ｃｕ箔の、金属柱４が形成されている面に対して、厚さ２５μｍの感光性ポリイミドカバーレイフィルムが真空プレス装置で貼り合わせられる。このとき、金属柱４がフィルム内部に埋没させられている。次に、金属柱４が形成されていない側のＣｕ箔面をフォトリソプロセスを用いてパターニングし、正方形の電極パッド１を含めた配線パターンを形成する。次に、２次実装用のはんだボールを搭載する外部電極パッド２を露出させるため、感光性ポリイミドカバーレイフィルムを露光、現像することで、所定の位置に穴６が開けられる。そして、インターポーザー基板の両面の電極パッド１、２上に、電解メッキ法によりＮｉ（３μｍ）／ＳｎＡｇ３．５％（１０μｍ）膜が形成される。最後に、電子デバイス１３が実装される領域の外部で配線パターンが露出する箇所が、ソルダーレジスト３で保護されて、インターポーザー基板が完成する。なお、Ｎｉ（３μｍ）／ＳｎＡｇ３．５％（１０μｍ）膜 とは、厚み３μｍのＮｉ層の上に、Ａｇの含有率が３．５％の厚み１０μｍのＳｎＡｇ合金層が積層された膜を意味し、他の実施例でも同じである。
【０１５８】
このようにして作製した図１（ｃ）に示すインターポーザー基板と、電子デバイス１３であるＤＲＡＭとを用いて図４（ａ）に示す電子デバイスパッケージを
作製した。なお、上記ＤＲＡＭとして、外形寸法が１０ｍｍ×１３ｍｍ×厚さ０．１５ｍｍ、電極パッドピッチが１３０μｍ、電極パッドサイズが１００μｍ角のものを使用した。
【０１５９】
このパッケージの作製方法は次のとおりである。初めに、電子デバイス１３の外部電極パッド上に、Ａｕスタッドバンプボンダーを用いてＡｕスタッドバンプ１１が形成され、電子デバイス１３とインターポーザー基板とが熱圧着式フリップチップマウンターを用いて接続される。その後、電子デバイス１３とインターポーザー基板との隙間に、エポキシ樹脂を主成分とするアンダーフィル樹脂１４が充填され熱硬化させられる。フリップチップ実装工程では、ピーク温度をＳｎＡｇはんだの融点以上となる２５０℃まで上げることで、Ａｕスタッドバンプ１１と接続される電極パッド１表面のＳｎＡｇはんだを融着させた。次に、インターポーザー基板の外部電極パッド２上に、印刷法によってＳｎＡｇＣｕペーストが塗布される。その後、リフロープロセスによって外部電極パッド２上に直径０．４ｍｍのＳｎＡｇＣｕはんだボールが形成される。
【０１６０】
図４（ａ）に示す電子デバイスパッケージを作製後、Ａｕスタッドバンプ１１と電極パッド１との接続箇所を断面観察によって確認したところ、電極パッド１の沈み込みは発生していないことを確認できた。
【０１６１】
（実施例２）
図６（ｄ）と図９（ｅ）を用いて本発明の実施例２を説明する。図６（ｄ）に示すインターポーザー基板の作製方法は次のとおりである。初めに、厚さ１２μｍのＣｕ箔の片面上の所定の箇所以外に、フォトレジストのパターンが形成される。そして、電解メッキ法によりＣｕ箔の片面の所定の箇所に厚さ２０μｍのＮｉの金属柱４が形成され、その後フォトレジストが剥離される。このとき、Ｃｕ箔の、フォトレジストパターンが形成されていない側の面は保護フィルムによってカバーしておき、Ｎｉが片面にだけ形成されるようにした。このような方法によってＮｉの金属柱４を、Ｃｕ箔の片面上において電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所にだけ形成した。本実施例では電極パッド１全てに金属柱４を形成せずに電極パッド１の１つおきに形成した。円柱状の金属柱４のボトム直径は、この後に形成する電極パッド１の幅（１００μｍ）の８０％に相当し、且つ電子デバイス１３の外部電極上に形成したＡｕスタッドバンプのボトム直径と同じである８０μｍで作製した。また、金属柱４の直径（８０μｍ）は、本実施例で用いたＡｕスタッドバンプの先端直径（４０μｍ）の２倍の寸法になっている。
【０１６２】
その後、Ｃｕ箔の、金属柱４が形成されている面に対して、厚さ２５μｍの感光性ポリイミドカバーレイフィルムが真空プレス装置で貼り合わせられる。このとき、金属柱４はフィルム内部に埋没している。次に、金属柱４が形成されていない側のＣｕ箔面をフォトリソプロセスを用いてパターニングし、正方形の電極パッド１を含めた配線パターンを形成する。次に、２次実装用のはんだボールを搭載する外部電極パッド２を露出させるために、感光性ポリイミドカバーレイフィルムを露光、現像することにより、所定の位置に穴６が開けられる。そして、インターポーザー基板の両面の電極パッド１、２上に、電解メッキ法によりＮｉ（３μｍ）／Ａｕ（０．５μｍ）膜が形成される。最後に、インターポーザー基板の、電子デバイス１３が実装される側の面に、厚さ２５μｍの変成ポリイミドを主成分とする熱可塑性樹脂７が真空プレス装置を用いて貼り合わせられる。このようにしてインターポーザー基板が完成する。熱可塑性樹脂７は、１５０℃で接着できる変成ポリイミドを用いた。
【０１６３】
このようにして作製した図６（ｄ）に示すインターポーザー基板と、電子デバイス１３である音源ＬＳＩとフラッシュメモリを用いて、図９（ｅ）に示す電子デバイスパッケージを作製した。なお、上記の音源ＬＳＩとしては、外形寸法が３ｍｍ×３ｍｍ×厚さ０．１ｍｍ、電極パッドピッチが１３０μｍ、電極パッドサイズが１００μｍ角  のものを使用した。フラッシュメモリは、外形寸法が５ｍｍ×８ｍｍ×厚さ０．１ｍｍ、電極パッドピッチが１３０μｍ、電極パッド径が１００μｍ  のものを使用した。
【０１６４】
このパッケージの作製方法は次のとおりである。初めに、電子デバイス１３の外部電極パッド上にＡｕスタッドバンプボンダーを用いてＡｕスタッドバンプ１１が形成される。そして、電子デバイス１３とインターポーザー基板とが熱圧着式フリップチップマウンターを用いて接続される。本例のフリップチップ実装工程はＡｕスタッドバンプ１１と電極パッド１上のＡｕメッキとのＡｕ−Ａｕ金属接合である。このため、実施例１のＡｕ−はんだ融着プロセスよりは高いピーク温度、３００℃で、フリップチップ実装を実施した。フリップチップ実装プロセスでの加熱と荷重により、Ａｕスタッドバンプ１１とインターポーザー基板の電極パッド１上のＡｕメッキ膜とが接続される。これと同時に、インターポーザー基板表面の熱可塑性樹脂７と音源ＬＳＩチップ、およびフラッシュメモリチップの回路面とが接着され、Ａｕスタッドバンプ１１は熱可塑性樹脂７によって封止される。次に、図１０（ｄ）に示すＣｕで作製され、中心部にキャビティ１７が形成された平板１６が、フリップチップマウンターを用いて熱可塑性樹脂７と熱圧着される。次に、インターポーザー基板の外部電極パッド２上に、印刷法によってＳｎＡｇＣｕペーストが塗布される。その後、リフロープロセスによって外部電極パッド２上に直径０．４ｍｍのＳｎＡｇＣｕはんだボールが形成される。このようにしてパッケージが完成する。
【０１６５】
図９（ｅ）に示す本発明の実施例２の半導体パッケージについて、同様にＡｕスタッドバンプ１１と電極パッド１との接続箇所を断面観察したところ、電極パッド１の沈み込みは発生していないことを確認できた。
【０１６６】
（実施例３）
図６（ｄ）と図１１（ａ）を用いて本発明の実施例３を説明する。実施例３に用いたインターポーザー基板の構造は図６（ｄ）に示したものであり、その製造方法は次のとおりである。先ず、厚さ３５μｍのＣｕ箔をフォトリソプロセスを用いてハーフエッチングすることにより、Ｃｕ箔の、電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所にだけ、Ｃｕの円柱状の金属柱４が２３μｍの厚みに形成される。このとき、もう片方のＣｕ箔面は保護フィルムでカバーした。このような方法によってＣｕの金属柱４を、Ｃｕ箔の片面上において電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所に形成した。本実施例でも実施例２と同様、電極パッド１全てに突起４を形成せずに電極パッド１の１つおきに形成した。円柱状の金属柱４のボトム直径は、この後に形成する電極パッド１の幅（１００μｍ）の８０％に相当し、且つ電子デバイス１３の外部電極パッド上に形成したＡｕスタッドバンプのボトム直径と同じである８０μｍで作製した。また、金属柱４の直径（８０μｍ）は、本実施例で用いたＡｕスタッドバンプの先端直径（４０μｍ）の２倍の寸法になっている。
【０１６７】
その後、Ｃｕ箔の、金属柱４が形成されている面に対して、厚さ２５μｍの感光性ポリイミドカバーレイフィルムが真空プレス装置で貼り合わせられる。このとき、金属柱４はフィルム内部に埋没させられる。次に、金属柱４が形成されていない側のＣｕ箔面をフォトリソプロセスを用いてパターニングし、正方形の電極パッド１を含めた配線パターンを形成する。次に、２次実装用のはんだボールを搭載する外部電極パッド２を露出させるために、感光性ポリイミドカバーレイフィルムを露光、現像することにより、所定の位置に穴６が開けられる。そして、インターポーザー基板の両面の電極パッド１、２上に、電解メッキ法によりＮｉ（３μｍ）／ＳｎＡｇ３．５％（１０μｍ）膜が形成される。最後に、インターポーザー基板の、電子デバイス１３が実装される側の面に、厚さ２５μｍの変成ポリイミドを主成分とする熱可塑性樹脂７が真空プレス装置を用いて貼り合わせられる。このようにしてインターポーザー基板が完成する。熱可塑性樹脂７には、実施例２と同様に１５０℃で接着できる変成ポリイミドを用いた。
【０１６８】
このようにして作製した図６（ｄ）に示すインターポーザー基板と、電子デバイス１３であるＤＲＡＭとを用いて、図１１（ａ）に示す電子デバイスパッケージを作製した。なお、上記のＤＲＡＭは、外形寸法が１０ｍｍ×１３ｍｍ×厚さ０．１５ｍｍ、電極パッドピッチが１３０μｍ、電極パッドサイズが１００μｍ角のものを用いた。
【０１６９】
このパッケージの作製方法は次のとおりである。初めに、電子デバイス１３の外部電極パッド上に、Ａｕスタッドバンプボンダーを用いてＡｕスタッドバンプ１１が形成される。そして、電子デバイス１３とインターポーザー基板とが熱圧着式フリップチップマウンターを用いて接続される。このフリップチップ実装工程では、ピーク温度をＳｎＡｇはんだの融点以上となる２５０℃まで上げることで、Ａｕスタッドバンプ１１と接続される電極パッド１表面のＳｎＡｇはんだを融着させた。フリップチップ実装プロセスでの加熱と荷重により、Ａｕスタッドバンプ１１と、インターポーザー基板の電極パッド１上のＳｎＡｇはんだ膜とが接続される。これと同時に、インターポーザー基板表面の熱可塑性樹脂７とＤＲＡＭチップの回路面とが接着され、Ａｕスタッドバンプ１１は熱可塑性樹脂７によって封止される。
【０１７０】
次に、このようにして作製したサンプルが、１８０℃に加熱したヒーターステージ上に吸着固定される。そして、インターポーザー基板がＤＲＡＭチップの端面２辺で折り曲げられてチップの裏面と接着される。最後に、インターポーザー基板の外部電極パッド２上に、マスクを用いたボール転写法により直径０．４ｍｍのＳｎＡｇ３．５％Ｃｕ０．５％のはんだボール１２が仮接着させられる。その後、リフロープロセスによって外部電極パッド２上にＳｎＡｇＣｕはんだボールが形成される。このようにしてパッケージが完成する。なお、ＳｎＡｇ３．５％Ｃｕ０．５％のはんだとは、Ａｇの含有率が３．５％、Ｃｕの含有率が０．５％、残りがＳｎ及び不純物からなるＳｎＡｇＣｕ合金のはんだを意味し、その他の実施例でも同じである。
【０１７１】
図１１（ａ）に示す本発明の実施例３の電子デバイスパッケージについても、同様にＡｕスタッドバンプ１１と電極パッド１との接続箇所を断面観察したところ、電極パッド１の沈み込みが発生していないことを確認できた。
【０１７２】
（実施例４）
図１７（ｄ）と図２２（ｃ）を用いて本発明の実施例４を説明する。実施例４に用いたインターポーザー基板の構造は図１７（ｄ）に示す構造であり、その製造方法は次のとおりである。厚さ３５μｍのＣｕ箔をフォトリソプロセスを用いてハーフエッチングすることにより、Ｃｕ箔、電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所にだけ、Ｃｕの円柱状の金属柱４が２３μｍの厚みに形成される。このとき、もう片方のＣｕ箔面は保護フィルムでカバーした。このような方法によってＣｕの金属柱４を、Ｃｕ箔の片面上において電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所に形成した。本実施例でも実施例２、３と同様、電極パッド１全てに突起４を形成せずに電極パッド１の１つおきに形成した。円柱状の金属柱４のボトム直径は、この後に形成する電極パッド１の幅（７０μｍ）の約６０％に相当し、且つ電子デバイス１３の外部電極パッド上に形成したＡｕスタッドバンプのボトム直径（５６μｍ）の約７０％である４０μｍで作製した。また、金属柱４の直径（４０μｍ）は、本実施例で用いたＡｕスタッドバンプの先端直径（３０μｍ）の約１．３倍の寸法になっている。
【０１７３】
その後、Ｃｕ箔の、金属柱４が形成されている面に対して、熱可塑性接着剤が両面に塗布されているトータル厚さ２５μｍの絶縁樹脂シート５になるフィルムが、真空プレス装置で貼り合わせられる。このとき。金属柱４はフィルム内部に埋没させられる。その後、表面全体に熱可塑性接着剤が露出している側のフィルム面に、厚さ１２μｍのＣｕ箔が真空プレス装置を用いて貼り合わせられる。その後、ＵＶ−ＹＡＧレーザを用い、金属柱４が形成されている側のＣｕ箔と後から貼り合わせたＣｕ箔の所定の箇所に貫通穴が形成され、デスミア処理が実施される。その後、スパッタ法および電解メッキ法を用いて貫通穴の内部にＣｕ膜を形成することにより、ビアを形成した。そして、フォトレジストを用いた露光、現像プロセスによって基板両面のＣｕ箔をパターンニングすることにより、正方形の電極パッド１，２と導体パターン１５とが形成される。このとき、導体パターン１５は電極パッド１と接続されていないので、外部電極パッド２とは電気的に接続していない。
【０１７４】
次に、電解メッキ法により基板両面に、Ｎｉ（３μｍ）／ＳｎＡｇ３．５％（１０μｍ）膜が成膜される。このとき、電子デバイス１３と接続する箇所にのみメッキ膜が形成できるように、メッキ前に、基板の、電極パッド１側の面にフィルムマスクを貼り付けておき、メッキ後に剥離した。
【０１７５】
次に、インターポーザー基板の、電極パッド１側の面に、１５０℃で接着できる変成ポリイミドを主成分とした厚さ２５μｍの熱可塑性樹脂シート７が真空プレス装置で貼り合わせられる。そして、インターポーザー基板の、２次実装用のはんだボールを搭載する面には、厚さ２５μｍのアクリル系樹脂を主成分とする感光性樹脂が貼り合わせられる。最後に、感光性樹脂の所定の位置に露光、現像によって穴６を開けることで、２次実装用はんだボールを搭載する外部電極パッド２が露出される。このようにして、インターポーザー基板が完成する。
【０１７６】
このようにして作製した図１７（ｄ）に示すインターポーザー基板と、電子デバイス１１であるロジックＬＳＩを用いて、図２２（ｃ）に示す電子デバイスパッケージを作製した。なお、ロジックＬＳＩは、外形寸法が７ｍｍ×７ｍｍ×厚さ０．１５ｍｍ、電極パッドピッチが８０μｍ、電極パッドサイズが７０μｍ角のものを使用した。
【０１７７】
パッケージの作製方法は、初めに、電子デバイス（ロジックＬＳＩチップ）１３の外部電極パッド上に、Ａｕスタッドバンプボンダーを用いてＡｕスタッドバンプ１１が形成される。そして、電子デバイス１３とインターポーザー基板とが熱圧着式フリップチップマウンターを用いて接続される。このフリップチップ実装工程では、ピーク温度をＳｎＡｇはんだの融点以上となる２５０℃まで上げることで、Ａｕスタッドバンプ１１と接続される電極パッド１表面のＳｎＡｇはんだを融着させた。フリップチップ実装プロセスでの加熱と荷重により、インターポーザー基板表面の熱可塑性樹脂７とロジックＬＳＩチップの回路面とが接着され、Ａｕスタッドバンプ１１は熱可塑性樹脂７によって封止される。次に、Ｃｕで作製され、中心部に貫通穴１０が形成された図１０（ｂ）に示すような平板１６が、フリップチップマウンターを用いて熱可塑性樹脂７と熱圧着される。
【０１７８】
さらには、このようにして作製したサンプルが、１８０℃に加熱したヒーターステージ上に吸着固定される。そして、インターポーザー基板がＣｕの平板１６の端面２辺で折り曲げられてチップの裏面側と接着される。次に、インターポーザー基板の外部電極パッド２上に、マスクを用いたボール転写法により直径０．４ｍｍのＳｎＡｇ３．５％Ｃｕ０．５％のはんだボールが仮接着される。最後に、リフロープロセスによって外部電極パッド２上にＳｎＡｇＣｕバンプが形成される。このようにしてパッケージが完成する。
【０１７９】
図２２（ｃ）に示す本発明の実施例４の電子デバイスパッケージについても、同様にＡｕスタッドバンプ１１と電極パッド１との接続箇所を断面観察したところ、電極パッド１の沈み込みが発生していないことを確認できた。
【０１８０】
（実施例５）
図４１（ｂ）と図４４を用いて本発明の実施例５を説明する。実施例５に用いたインターポーザー基板の構造は図４１（ｂ）に示す構造であり、その製造方法は次のとおりである。先ず、厚さ３５μｍのＣｕ箔の片面をフォトレジストを用いた露光、現像プロセスによってハーフエッチングすることにより、Ｃｕ箔の、電子デバイス１３の外部電極と接続するための電極パッド１に対応する箇所にだけ、Ｃｕの金属柱４が形成される。この時、もう片方のＣｕ箔面は保護フィルムでカバーした。金属柱４はその高さが２３μｍになるようＣｕ箔のハーフエッチングでテーパー形状に形成されている。このとき、円柱状の金属柱４のボトム直径は６０μｍ、トップ直径（パッケージを組み立てた時、Ａｕバンプに近い方）はこの後に形成する電極パッド１の幅（７０μｍ）の約６０％に相当し、且つ電子デバイス１３の外部電極パッド上に形成したＡｕスタッドバンプのボトム直径（５６μｍ）の約７０％である４０μｍで作製した。すなわち、Ｃｕの金属柱４を、Ｃｕ箔と接続されている部位すなわちボトム部の直径に対し、先端部（トップ部）にいくほど直径が小さいテーパー形状に形成した。
【０１８１】
ここでテーパー形状の金属柱４の作製方法であるが、テーパー形状が無い金属柱４を形成する時よりもエッチングのスピードを早くし、且つフォトリソプロセスの露光時間を早くすることによってテーパー形状を制御した。このような方法によって形成されたＣｕの金属柱４は、実施例２〜４と同様、本実施例でも電子デバイス１３の外部電極と接続するための電極パッド１全てに対応する箇所には形成せずに電極パッド１の１つおきに形成した。
【０１８２】
その後、Ｃｕ箔の、金属柱４が形成されている面に対して、熱可塑性接着剤が両面に塗布されているトータル厚さ２３μｍの熱硬化性ポリイミドの絶縁樹脂シート５になるフィルムが、真空プレス装置で貼り合わせられる。このとき、金属柱４をフィルム表面にぎりぎり露出するかしないかの状態にした。その後、表面全体に熱可塑性接着剤が露出している側のフィルム面に、厚さ１２μｍのＣｕ箔が真空プレス装置を用いて貼り合わせる。そして、フォトレジストを用いた露光、現像プロセスによって基板両面のＣｕ箔をパターンニングすることにより、電極パッド１，２と導体パターン１５とが形成される。このとき、金属柱４は電極パッド１と外部電極パッド２とを接続するためのビアとして用いていないので、導体パターン１５は外部電極パッド２と電気的に接続していない。
【０１８３】
次に、電解メッキ法により基板両面に、Ｎｉ（３μｍ）／ＳｎＡｇ３．５％（１０μｍ）膜が成膜される。このとき、電子デバイス１３と接続する箇所にのみメッキ膜が形成できるように、メッキ前に、基板の、電極パッド１側の面にフィルムマスクを貼り付けておき、メッキ後に剥離した。次に、インターポーザー基板の、電極パッド１側の面に、１５０℃で接着できる変成ポリイミドを主成分とした厚さ２５μｍの熱可塑性樹脂シート７が真空プレス装置で貼り合わせられる。そして、インターポーザー基板の、２次実装用のはんだボールを搭載する面には、厚さ２５μｍのアクリル系樹脂を主成分とする感光性樹脂が貼り合わせられる。最後に、感光性樹脂の所定の位置に露光、現像によって穴６を開けることで、２次実装用はんだボールを搭載する外部電極パッド２が露出される。このようにして、インターポーザー基板が完成する。
【０１８４】
このようにして作製した図４１（ｂ）に示すインターポーザー基板と、電子デバイス１３であるＤＲＡＭチップを用いて、図４４に示す電子デバイスパッケージを作製した。なお、ＤＲＡＭチップは、外形寸法が１０．５ｍｍ×１２．５ｍｍ×厚さ０．１５ｍｍ、電極パッドピッチが９０μｍ、電極パッドサイズが７０μｍ角のものを使用した。
【０１８５】
パッケージの作製方法は次のとおりである。Ａｕスタッドバンプ１１が形成されたＤＲＡＭチップ１３と、インターポーザー基板とが熱圧着式フリップチップマウンターを用いてピーク温度２５０℃で接続される。このフリップチップ実装工程では加熱と荷重により、インターポーザー基板表面の熱可塑性樹脂７とＤＲＡＭチップの回路面とが接着され、Ａｕスタッドバンプ１１は熱可塑性樹脂７によって封止される。次に、このようにして作製したサンプルが、１８０℃に加熱したヒーターステージ上に吸着固定される。そして、インターポーザー基板が、ＤＲＡＭチップの端面２辺で折り曲げられてチップの裏面側と接着される。次に、インターポーザー基板の外部電極パッド２上に、マスクを用いたボール転写法により直径０．４ｍｍのＳｎＡｇ３．５％Ｃｕ０．５％のはんだボールが仮接着される。その後、リフロープロセスによって外部電極パッド２上にＳｎＡｇＣｕバンプが形成される。このようにしてパッケージが完成する。
【０１８６】
図４４に示す本発明の実施例５の電子デバイスパッケージについても、同様にＡｕスタッドバンプ１１と電極パッド１との接続箇所を断面観察したところ、電極パッド１の沈み込みが発生していないことを確認できた。
【０１８７】
（実施例６）
図４１（ｂ）と図４５（ｂ）を用いて本発明の実施例６を説明する。実施例６に用いたインターポーザー基板の構造は図４５（ｂ）に示す構造であり、作製方法は実施例５と同じなので詳細は省略する。図４１（ｂ）に示すインターポーザー基板と電子デバイス１３であるロジックＬＳＩ（外形寸法：７ｍｍ×７ｍｍ×厚さ０．１５ｍｍ、電極パッドピッチ：８０μｍ、電極パッドサイズ：７０μｍ角）を用いて、図４５（ｂ）に示す電子デバイスパッケージを作製した。
【０１８８】
パッケージの作製方法は次のとおりである。先ず、Ａｕスタッドバンプ１１が形成されたロジックＬＳＩチップと、インターポーザー基板とが熱圧着式フリップチップマウンターを用いてピーク温度２５０℃で接続される。このフリップチップ実装工程では加熱と荷重によって、インターポーザー基板表面の熱可塑性樹脂７とロジックＬＳＩチップの回路面とが接着され、熱可塑性樹脂７によってＡｕスタッドバンプ１１が封止される。次に、図１０（ｂ）に示すような中心部に貫通穴１０が形成された平板１６（材料はＣｕ）が、フリップチップマウンターを用いてインターポーザー基板表面の熱可塑性樹脂７と熱圧着される。次に、このようにして作製したサンプルが、１８０℃に加熱したヒーターステージ上に吸着固定される。そして、インターポーザー基板が、Ｃｕの平板１６の端面２辺で折り曲げられてチップの裏面側と接着される。次に、インターポーザー基板の外部電極パッド２上に、マスクを用いたボール転写法により直径０．４ｍｍのＳｎＡｇ３．５％Ｃｕ０．５％のはんだボールが仮接着される。最後に、リフロープロセスによって外部電極パッド２上にＳｎＡｇＣｕバンプが形成される。このようにしてパッケージが完成する。
【０１８９】
図４５（ｂ）に示す本発明の実施例６の電子デバイスパッケージについても、同様にＡｕスタッドバンプ１１と電極パッド１との接続箇所を断面観察したところ、電極パッド１の沈み込みが発生していないことを確認できた。
【０１９０】
（実施例７）
図４６を用いて本発明の実施例７を説明する。図４６に示す本発明の実施例７は、図４４に示す実施例５の構造のパッケージを２つ積層することにより作製した。
【０１９１】
本発明の実施例７の作製方法は、先ず、実施例５のパッケージのはんだボール１２側の面が上向きにされ、はんだボール１２にフラックスが塗布される。次に、このパッケージが、もう一つの、実施例５のパッケージの上に、フリップチップ実装マウンターを用いてピックアップされ、上下の位置合わせが実施される。その後、下方のパッケージの外部電極パッド２に、上方のパッケージのはんだボール１２がフラックスにより仮接着される。
【０１９２】
その後、積層されたパッケージがリフロー炉に投入され、上下のパッケージのはんだ接続が行われる。このようにして、図４６に示す実施例７の電子デバイスパッケージが完成する。
【０１９３】
本発明の実施例７のように、ＤＲＡＭチップを２つ用いた３次元実装パッケージを作製することにより、実施例５よりも記憶容量が２倍となる大容量メモリパッケージを実現することができた。
【０１９４】
また、本発明の実施例７の３次元実装パッケージを、パソコン、サーバー、ワークステーションなどの電子機器に実装されているメモリモジュール基板に搭載することにより、これらの電子機器の記憶容量をアップさせ、より電子機器の高性能化を実現することができた。
【０１９５】
（実施例８）
図４７を用いて本発明の実施例８を説明する。図４７に示す本発明の実施例８は、図４５（ｂ）に示す本発明の実施例６のパッケージ（ロジックＬＳＩを用いたパッケージ）の上に、図４６に示す本発明の実施例７のパッケージ（ＤＲＡＭチップを２段積層したパッケージ）を積層することにより作製した。
【０１９６】
本発明の実施例８の作製方法における、パッケージの積層方法は、実施例７に示す方法と同じなので省略する。
【０１９７】
本発明の実施例８のように、ロジックＬＳＩチップとＤＲＡＭチップを２つ積層した３次元実装パッケージを実現することにより、実装面積が小さく、且つ記憶容量が大容量なシステムインパッケージ（ＳｉＰ）を実現することができた。
【０１９８】
また、このようなＳｉＰを携帯電話、デジタルカメラなどの電子機器に搭載することにより、これらの電子機器の小型化を実現することができた。
【０１９９】
（実施例９）
図４１（ｂ）と図４５（ｃ）を用いて本発明の実施例９を説明する。実施例９に用いたインターポーザー基板の構造は図４５（ｂ）に示す構造であり、その製造方法は実施例５で説明した内容と同じなので詳細は省略する。
【０２００】
図４１（ｂ）に示すインターポーザー基板と、電子デバイス１３であるフォトダイオード及び信号処理ＬＳＩチップとを用いて、図４５（ｃ）に示す半導体パッケージを作製した。なお、フォトダイオードは、外形寸法が１．２ｍｍ×０．５ｍｍ×厚さ０．２ｍｍ、電極パッドピッチが１３０μｍ、電極パッドサイズが７０μｍ角のものを用いた。信号処理ＬＳＩチップは、外形寸法が１．５ｍｍ×１．８ｍｍ×厚さ０．３５ｍｍ、電極パッドピッチが１００μｍ、電極パッドサイズが７０μｍ角のものを用いた。
【０２０１】
パッケージの作製方法は次のとおりである。先ず、Ａｕスタッドバンプ１１が外部電極上に形成されたフォトダイオードと、信号処理ＬＳＩチップとがインターポーザー基板に熱圧着式フリップチップマウンターを用いてピーク温度２５０℃で接続される。このフリップチップ実装工程での加熱と荷重によって、インターポーザー基板表面の熱可塑性樹脂７と、フォトダイオードおよび信号処理ＬＳＩチップの回路面とが接着され、熱可塑性樹脂７によってＡｕスタッドバンプ１１が封止される。次に、図１０（ｄ）に示すような中心部にキャビティ１７が形成されたＣｕ平板１６が、フリップチップマウンターを用いて熱可塑性樹脂７と熱圧着される。次に、このようにして作製したサンプルが、１８０℃に加熱したヒーターステージ上に吸着固定される。そして、インターポーザー基板が、Ｃｕの平板１６の端面２辺で折り曲げられてチップの裏面側と接着される。次に、インターポーザー基板の外部電極パッド２上に、マスクを用いたボール転写法により直径０．４ｍｍのＳｎＡｇ３．５％Ｃｕ０．５％のはんだボールが仮接着される。そして、リフロープロセスによって外部電極パッド２上にＳｎＡｇＣｕバンプが形成される。その後、電子デバイス１３の裏面側のインターポーザー基板の外部電極に、容量０．１μＦで１００５タイプのチップコンデンサ（受動部品１８）が６個、はんだペースト１９を用いてリフローで実装される。このようにして、図４５（ｃ）に示す電子デバイスパッケージが完成する。
【０２０２】
図４５（ｃ）に示す本発明の実施例９の構造にすることにより、本来ならばパッケージの周囲のマザーボード上に実装しなければならないデカップリングコンデンサをパッケージ上に実装することが可能になり、より高密度実装が可能な電子デバイスパッケージを実現できた。また冷却効率が高いパッケージも実現できた。
【０２０３】
以上、本発明の実施例について種々述べてきたが、本発明は上記の実施例に限定されるものではなく、発明の精神を逸脱しない範囲でさらに多くの改変を施しえるのは言うまでも無いことである。
【図面の簡単な説明】
【０２０４】
【図１】本発明の実施の形態１に係わるインターポーザー基板を示す断面図である。
【図２】本発明のインターポーザー基板に備わる金属柱の高さの有効値を説明するための図である。
【図３】本発明のインターポーザー基板に備わる金属柱の高さの有効値を説明するための図である。
【図４】本発明の実施の形態１のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１）を示す断面図である。
【図５】本発明の電子デバイスパッケージ（その１）を真上から透視した図である。
【図６】本発明の実施の形態２に係わるインターポーザー基板を示す断面図である。
【図７】本発明の実施の形態２のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２）を示す断面図である。
【図８】本発明の電子デバイスパッケージ（その２）を真上から透視した図である。
【図９】本発明の実施の形態２のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その３）を示す断面図である。
【図１０】本発明の電子デバイスパッケージ（その３）を真上から透視した図であり、本発明の実施の電子デバイスパッケージ（その３）に用いている平板と半導体デバイスとの位置関係を説明した図である。
【図１１】本発明の実施の形態２のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その４）を示す断面図である。
【図１２】本発明の電子デバイスパッケージ（その４）を真上から透視した図である。
【図１３】本発明の実施の形態２のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その５）を示す断面図である。
【図１４】本発明の電子デバイスパッケージ（その５）を真上から透視した図である。
【図１５】本発明の実施の形態３に係わるインターポーザー基板を示す断面図である。
【図１６】本発明の実施の形態３のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その６）を示す断面図である。
【図１７】本発明の実施の形態４に係わるインターポーザー基板を示す断面図である。
【図１８】本発明の実施の形態４のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その７）を示す断面図である。
【図１９】本発明の実施の形態４のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その８）を示す断面図である。
【図２０】本発明の実施の形態４のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その９）を示す断面図である。
【図２１】本発明の電子デバイスパッケージ（その９）を真上から透視した図である。
【図２２】本発明の実施の形態４のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１０）を示す断面図である。
【図２３】本発明の電子デバイスパッケージ（その１０）を真上から透視した図である。
【図２４】本発明の実施の形態５に係わるインターポーザー基板を示す断面図である。
【図２５】本発明の実施の形態５のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１１）を示す断面図である。
【図２６】本発明の実施の形態６に係わるインターポーザー基板を示す断面図である。
【図２７】本発明の実施の形態６のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１２）を示す断面図である。
【図２８】本発明の実施の形態６のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１３）を示す断面図である。
【図２９】本発明の実施の形態６のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１４）を示す断面図である。
【図３０】本発明の実施の形態６のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１５）を示す断面図である。
【図３１】本発明の実施の形態７に係わるインターポーザー基板を示す断面図である。
【図３２】本発明の実施の形態７のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１６）を示す断面図である。
【図３３】本発明の実施の形態８に係わるインターポーザー基板を示す断面図である。
【図３４】本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１７）を示す断面図である。
【図３５】本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１８）を示す断面図である。
【図３６】本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その１９）を示す断面図である。
【図３７】本発明の実施の形態８のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２０）を示す断面図である。
【図３８】本発明の実施の形態９に係わるインターポーザー基板を示す断面図である。
【図３９】図３８に示したインターポーザー基板の形態における金属柱の変形例を示す部分断面図である。
【図４０】本発明の実施の形態９のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２１）を示す断面図である。
【図４１】本発明の実施の形態１０に係わるインターポーザー基板を示す断面図である。
【図４２】本発明の実施の形態１０のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２２）を示す断面図である。
【図４３】本発明の実施の形態１０のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２３）を示す断面図である。
【図４４】本発明の実施の形態１０のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２４）を示す断面図である。
【図４５】本発明の実施の形態１０のインターポーザー基板を用いて作製した本発明の電子デバイスパッケージ（その２５）を示す断面図である。
【図４６】本発明の実施の形態１１に係わる３次元実装パッケージ（その１）を示す断面図である。
【図４７】本発明の実施の形態１２に係わる３次元実装パッケージ（その２）を示す断面図である。
【図４８】本発明の実施の形態１３に係わる３次元実装パッケージ（その３）を示す断面図である。
【図４９】従来のインターポーザー基板（その１）を示した図である。
【図５０】従来の電子デバイスパッケージ（その１）を示した図である。
【図５１】従来のインターポーザー基板（その２）を示した図である。
【図５２】従来の電子デバイスパッケージ（その２）を示した図である。
【図５３】従来の電子デバイスパッケージ（その３）を示した図である。
【図５４】従来のインターポーザー基板（その３）を示した図である。
【図５５】従来の電子デバイスパッケージ（その４）を示した図である。
【符号の説明】
【０２０５】
１：電子デバイスと接続するインターポーザー基板の電極パッド
２：２次実装用のはんだボールを搭載する外部電極パッド
３：ソルダーレジスト
４：金属柱
５：絶縁樹脂シート
６：穴
７：熱可塑性樹脂
８：樹脂硬化前の熱硬化性樹脂
１０：貫通穴
１１：Ａｕスタッドバンプ
１２：はんだボール
１３：電子デバイス
１４：アンダーフィル樹脂
１５：導体パターン
１６：平板
１７：キャビティ
１８：受動部品（コンデンサ、抵抗、インダクタ）
１９：はんだ
２１：配線パターン
【図１】
2007317715.tif 000005
【図２】
2007317715.tif 000006
【図３】
2007317715.tif 000007
【図４】
2007317715.tif 000008
【図５】
2007317715.tif 000009
【図６】
2007317715.tif 000010
【図７】
2007317715.tif 000011
【図８】
2007317715.tif 000012
【図９】
2007317715.tif 000013
【図１０】
2007317715.tif 000014
【図１１】
2007317715.tif 000015
【図１２】
2007317715.tif 000016
【図１３】
2007317715.tif 000017
【図１４】
2007317715.tif 000018
【図１５】
2007317715.tif 000019
【図１６】
2007317715.tif 000020
【図１７】
2007317715.tif 000021
【図１８】
2007317715.tif 000022
【図１９】
2007317715.tif 000023
【図２０】
2007317715.tif 000024
【図２１】
2007317715.tif 000025
【図２２】
2007317715.tif 000026
【図２３】
2007317715.tif 000027
【図２４】
2007317715.tif 000028
【図２５】
2007317715.tif 000029
【図２６】
2007317715.tif 000030
【図２７】
2007317715.tif 000031
【図２８】
2007317715.tif 000032
【図２９】
2007317715.tif 000033
【図３０】
2007317715.tif 000034
【図３１】
2007317715.tif 000035
【図３２】
2007317715.tif 000036
【図３３】
2007317715.tif 000037
【図３４】
2007317715.tif 000038
【図３５】
2007317715.tif 000039
【図３６】
2007317715.tif 000040
【図３７】
2007317715.tif 000041
【図３８】
2007317715.tif 000042
【図３９】
2007317715.tif 000043
【図４０】
2007317715.tif 000044
【図４１】
2007317715.tif 000045
【図４２】
2007317715.tif 000046
【図４３】
2007317715.tif 000047
【図４４】
2007317715.tif 000048
【図４５】
2007317715.tif 000049
【図４６】
2007317715.tif 000050
【図４７】
2007317715.tif 000051
【図４８】
2007317715.tif 000052
【図４９】
2007317715.tif 000053
【図５０】
2007317715.tif 000054
【図５１】
2007317715.tif 000055
【図５２】
2007317715.tif 000056
【図５３】
2007317715.tif 000057
【図５４】
2007317715.tif 000058
【図５５】
2007317715.tif 000059