(57)【要約】【課題】消費電力の低減を図ることが可能なＤＣ−ＤＣコンバータ用のモニタ回路及び電源制御回路を提供すること。【解決手段】本発明のモニタ回路（１）は、ＤＣ−ＤＣコンバータ（２）の出力電圧の変動を検出するモニタ回路（３）であって、上記ＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサ（Ｃ４、Ｃ５）と、上記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続されるスイッチ（ＳＷ２ｄ）と、を含む。【選択図】図１
2007288943.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータの出力電圧の変動を検出するモニタ回路であって、
前記ＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサと、
前記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続されるスイッチと、
を含む、ＤＣ−ＤＣコンバータ用のモニタ回路。
【請求項２】
一方端子に前記接続点の電圧が与えられ、他方端子にリファレンス電圧が与えられるレベル比較器を更に備える、請求項１に記載のＤＣ−ＤＣコンバータ用のモニタ回路。
【請求項３】
ＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力電圧の変動を検出するモニタ回路と、
を備え、
前記モニタ回路は、
前記ＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサと、
前記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続されるスイッチと、
を含む、電源制御回路。
【請求項４】
前記モニタ回路は、一方端子に前記接続点の電圧が与えられ、他方端子にリファレンス電圧が与えられるレベル比較器を更に備える、請求項１に記載の電源制御回路。
【請求項５】
相補的に動作する第１及び第２のＤＣ−ＤＣコンバータと、
前記第１のＤＣ−ＤＣコンバータの出力電圧の変動を検出する第１のモニタ回路と、
前記第２のＤＣ−ＤＣコンバータの出力電圧の変動を検出する第２のモニタ回路と、
を備え、
前記第１のモニタ回路は、
前記第１のＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサと、
前記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続される第１のスイッチと、
を含み、
前記第２のモニタ回路は、
前記第２のＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第３及び第４のコンデンサと、
前記第３及び第４のコンデンサの間の接続点とグランド端子との間に接続されるスイッチと、
を含む、電源制御回路。
【請求項６】
前記第１のモニタ回路は、一方端子に前記第１及び第２のコンデンサの間の接続点の電圧が与えられ、他方端子に第１のリファレンス電圧が与えられる第１のレベル比較器を含み、
前記第２のモニタ回路は、一方端子に前記第３及び第４のコンデンサの間の接続点の電圧が与えられ、他方端子に第２のリファレンス電圧が与えられる第２のレベル比較器を含む、請求項５に記載の電源制御回路。
【請求項７】
前記第１及び第２のレベル比較器の各出力電圧に応じて、前記第１及び第２のＤＣ−ＤＣコンバータを相補的に動作させるスイッチ制御回路を更に備える、請求項６に記載の電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電気泳動装置などの表示装置に組み込まれるＤＣ−ＤＣコンバータの出力状態を監視するモニタ回路及びこのモニタ回路を含む電源制御回路に関する。
【背景技術】
【０００２】
電気泳動表示装置や液晶表示装置などの表示装置を備えた電子機器において、低消費電力への要求が高まっている。特に携帯型の電子機器においては、バッテリの持続時間を延ばしたい等の事情から消費電力を削減したいという要望が強い。そこで、効率よく電源を供給し、電力を安定的に供給することが可能な電源制御技術が求められている。電力を安定に供給するために、電源の出力レベルをモニタする回路を使用すると、そのモニタ回路自身の消費電力も無視できない存在となる。このため、消費電力を増加させることなく電源の出力レベルをモニタできることが望まれる。
【０００３】
従来、この種のモニタ回路では、電源の出力端に抵抗素子を接続することによって当該出力端の電圧を分配し、この抵抗分割によって分配した電圧をコンパレータ等によってモニタしていた（例えば、特許文献１）。この場合、電圧の分配に用いる抵抗素子がそのまま出力負荷となるため、原理的に消費電力が増加しやすい。抵抗素子として抵抗値の極めて高いものを用いることによりある程度消費電力を抑制することができるが、そのような高抵抗値の抵抗素子を組み込むことが難しい場合もある。例えば、腕時計のような電子機器ではマイクロアンペアのオーダの消費電流であっても影響が大きいことから、抵抗素子の抵抗値を数十ＭΩ以上にすることが必要となるが、このような抵抗値を集積回路に組み込むことは困難である。なお、かかる不都合は、腕時計に限定されるものではなく種々の電子機器に共通するものである。また、この不都合は監視の対象となる電圧が高いほど顕著となる。例えば、近年注目されている電気泳動装置では、表示制御のために比較的に高い電圧（例えば、１２〜１５Ｖ程度）が必要となるため、この電圧の出力レベルをモニタする場合には、上記の分配用の抵抗素子に流れる電流も大きくなり、モニタ回路における消費電力がより大きくなる。なお、かかる不都合は、電気泳動装置を採用した場合に限定されるものではなく種々の表示デバイスに共通するものである。
【０００４】
【特許文献１】特開平７−７９５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで本発明は、消費電力の低減を図ることが可能なＤＣ−ＤＣコンバータ用のモニタ回路及び電源制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のモニタ回路は、ＤＣ−ＤＣコンバータの出力電圧の変動を検出するモニタ回路であって、上記ＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサと、上記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続されるスイッチと、を含む。
【０００７】
かかる構成によれば、ＤＣ−ＤＣコンバータの出力電圧を監視するための電圧分割（分圧）が２つのコンデンサを用いて行われているので、抵抗素子を用いた従来例と比較して消費電力を低減することが可能となる。また、回路実装の観点からは、抵抗素子を用いる場合よりもコンデンサを用いる方が面積効率を向上させることができるという副次的な効果も得られる。
【０００８】
好ましくは、一方端子に上記接続点の電圧が与えられ、他方端子にリファレンス電圧が与えられるレベル比較器を更に備える。
【０００９】
これによれば、例えば、２つのコンデンサ間の接続点に表れる電圧（分圧された監視対象の電圧）が所定のリファレンスより低下した際にレベル比較器の出力信号が変化する。この出力信号の変化を用いて、例えばＣＰＵ等の制御手段によってＤＣ−ＤＣコンバータの動作を制御することが可能となる。
【００１０】
本発明の電源制御回路は、ＤＣ−ＤＣコンバータと、上記ＤＣ−ＤＣコンバータの出力電圧の変動を検出するモニタ回路と、を備える。上記モニタ回路は、上記ＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサと、上記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続されるスイッチと、を含む。
【００１１】
かかる構成によれば、消費電力の少ない電源制御回路が得られる。
【００１２】
好ましくは、上記モニタ回路は、一方端子に上記接続点の電圧が与えられ、他方端子にリファレンス電圧が与えられるレベル比較器を更に備える。
【００１３】
これによれば、上記と同様に、レベル比較器の出力信号の変化を用いて、例えばＣＰＵ等の制御手段によってＤＣ−ＤＣコンバータの動作を制御することが可能となる。
【００１４】
本発明の電源制御回路は、相補的に動作する第１及び第２のＤＣ−ＤＣコンバータと、上記第１のＤＣ−ＤＣコンバータの出力電圧の変動を検出する第１のモニタ回路と、上記第２のＤＣ−ＤＣコンバータの出力電圧の変動を検出する第２のモニタ回路と、を備えていてもよい。このとき、上記第１のモニタ回路は、上記第１のＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第１及び第２のコンデンサと、上記第１及び第２のコンデンサの間の接続点とグランド端子との間に接続される第１のスイッチと、を含み、上記第２のモニタ回路は、上記第２のＤＣ−ＤＣコンバータの出力端子とグランド端子との間に直列接続される第３及び第４のコンデンサと、上記第３及び第４のコンデンサの間の接続点とグランド端子との間に接続されるスイッチと、を含む。
【００１５】
かかる構成によれば、消費電力の少ない電源制御回路が得られる。また、２つのＤＣ−ＤＣコンバータ及び２つのモニタ回路を備えることにより、消費電力を低減しつつ、より安定した電源供給とその状態監視が可能な電源制御回路を提供できる。
【００１６】
好ましくは、上記第１のモニタ回路は、一方端子に上記第１及び第２のコンデンサの間の接続点の電圧が与えられ、他方端子に第１のリファレンス電圧が与えられる第１のレベル比較器を含む。また、上記第２のモニタ回路は、一方端子に上記第３及び第４のコンデンサの間の接続点の電圧が与えられ、他方端子に第２のリファレンス電圧が与えられる第２のレベル比較器を含む。
【００１７】
これによれば、上記と同様に、各レベル比較器の出力信号の変化を用いて、例えばＣＰＵ等の制御手段によって各ＤＣ−ＤＣコンバータの動作を制御することが可能となる。
【００１８】
好ましくは、上記第１及び第２のレベル比較器の各出力電圧に応じて、上記第１及び第２のＤＣ−ＤＣコンバータを相補的に動作させるスイッチ制御回路を更に備える。
【００１９】
かかる構成では、負荷に応じて自動的にいずれか一方のＤＣ−ＤＣコンバータをチャージ動作させ、他方のＤＣ−ＤＣコンバータを出力動作させることができる。これにより、負荷の変動に応じて動作速度を変え、消費電力の増加を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２１】
図１は、一実施形態の電源制御回路の構成を示す回路図である。図１に示す電源制御回路１は、３つのスイッチと１つのコンデンサを組み合わせて構成される単位回路を３段備えるＤＣ−ＤＣコンバータ（直流−直流変換器）２と、このＤＣ−ＤＣコンバータ２の出力側に接続されるモニタ回路３と、ＤＣ−ＤＣコンバータ２の出力端に設けられたスイッチＳＷ１ｄと、を含んで構成される。
【００２２】
ＤＣ−ＤＣコンバータ２は、接続点Ｎ１−Ｎ２間の単位回路、接続点Ｎ２−Ｎ３間の単位回路、接続点Ｎ３−Ｎ４間の単位回路、を含んで構成される。このＤＣ−ＤＣコンバータ２は、電源電圧ＶＤＤを電圧ＶＳＣに昇圧する。各単位回路はそれぞれ同様の構成を有する。
【００２３】
接続点Ｎ１−Ｎ２間の単位回路は、３つのスイッチＳＷ１ａ、ＳＷ２ａ、ＳＷ２ａ’と、１つのコンデンサＣ１と、を含んで構成される。スイッチＳＷ１ａとスイッチＳＷ２ａ’は、互いの一方端が直列接続されている。スイッチＳＷ１ａの他方端は接続点Ｎ１に接続され、スイッチＳＷ２ａ’の他方端はグランド端子に接続されている。スイッチＳＷ２ａは、接続点Ｎ１と接続点Ｎ２との間に接続されている。コンデンサＣ１は、スイッチＳＷ１ａとスイッチＳＷ２ａ’との接続点と接続点Ｎ２との間に接続されている。
【００２４】
接続点Ｎ２−Ｎ３間の単位回路は、３つのスイッチＳＷ１ｂ、ＳＷ２ｂ、ＳＷ２ｂ’と、１つのコンデンサＣ２と、を含んで構成される。スイッチＳＷ１ｂとスイッチＳＷ２ｂ’は、互いの一方端が直列接続されている。スイッチＳＷ１ｂの他方端は接続点Ｎ２に接続され、スイッチＳＷ２ｂ’の他方端はグランド端子に接続されている。スイッチＳＷ２ｂは、接続点Ｎ２と接続点Ｎ３との間に接続されている。コンデンサＣ２は、スイッチＳＷ１ｂとスイッチＳＷ２ｂ’との接続点と接続点Ｎ３との間に接続されている。
【００２５】
接続点Ｎ３−Ｎ４間の単位回路は、３つのスイッチＳＷ１ｃ、ＳＷ２ｃ、ＳＷ２ｃ’と、１つのコンデンサＣ３と、を含んで構成される。スイッチＳＷ１ｃとスイッチＳＷ２ｃ’は、互いの一方端が直列接続されている。スイッチＳＷ１ｃの他方端は接続点Ｎ３に接続され、スイッチＳＷ２ｃ’の他方端はグランド端子に接続されている。スイッチＳＷ２ｃは、接続点Ｎ３と接続点Ｎ４との間に接続されている。コンデンサＣ３は、スイッチＳＷ１ｃとスイッチＳＷ２ｃ’との接続点と接続点Ｎ４との間に接続されている。
【００２６】
モニタ回路３は、ＤＣ−ＤＣコンバータ２の出力電圧ＶＳＣの変動を検出する。検出結果は、例えば図示しない上位装置に含まれるＣＰＵへ与えられる。このモニタ回路３は、ＤＣ−ＤＣコンバータ２の出力端子と、グランド端子との間に直列接続されるコンデンサＣ４、Ｃ５（第１及び第２のコンデンサ）と、これらのコンデンサＣ４、Ｃ５の間の接続点Ｎ５とグランド端子との間に接続されるスイッチＳＷ２ｄと、一方端子に接続点Ｎ５の電圧Ｖ５が与えられ、他方端子に所定のリファレンス電圧（参照電圧）Ｖｒｅｆが与えられるレベル比較器４と、を含んで構成されている。各コンデンサＣ４、Ｃ５は、各々の静電容量値の比が例えば１：５程度に設定される。
【００２７】
次に、この電源制御回路１の動作について説明する。図１に示した電源制御回路１では、「スイッチＳＷ１ａ、スイッチＳＷ１ｂ、スイッチＳＷ１ｃ、スイッチＳＷ１ｄ」からなるスイッチ群（以下「スイッチ群１」と呼ぶ。）と、「スイッチＳＷ２ａ、スイッチＳＷ２ａ’、スイッチＳＷ２ｂ、スイッチＳＷ２ｂ’、スイッチＳＷ２ｃ、スイッチＳＷ２ｃ’、スイッチＳＷ２ｄ」からなるスイッチ群（以下「スイッチ群２」と呼ぶ。）と、が交互にオン状態／オフ状態となる。
【００２８】
図２は、スイッチ群１がオフ状態、スイッチ群２がオン状態となったときの電源制御回路１の状態を説明する図である。このときには、各コンデンサＣ１、Ｃ２、Ｃ３にそれぞれ電圧ＶＤＤがチャージされる。また、コンデンサＣ４にも電圧ＶＤＤがチャージされる。接続点Ｎ５の電圧Ｖ５はグランドレベルとなる。
【００２９】
図３は、スイッチ群１がオン状態、スイッチ群２がオフ状態となったときの電源制御回路１の状態を説明する図である。このときには、図示のように接続点Ｎ１と接続点Ｎ４の間に各コンデンサＣ１、Ｃ２、Ｃ３が直列接続された状態となる。各コンデンサＣ４、Ｃ５の静電容量が各コンデンサＣ１、Ｃ２、Ｃ３と比べて十分に小さければ、ＤＣ−ＤＣコンバータ２の出力電圧ＶＳＣは、電圧ＶＤＤの４倍（４×ＶＤＤ）に上昇する。このとき、電圧ＶＤＤが＋３Ｖ（ボルト）であったとき、コンデンサＣ４、Ｃ５の相互間の接続点Ｎ５の電圧Ｖ５は約１．５Ｖになる。この電圧Ｖ５を用いて、ＤＣ−ＤＣコンバータ２の出力電圧ＶＳＣの状態を監視することができる。具体的には、レベル比較器４を用いて電圧Ｖ５とリファレンス電圧Ｖｒｅｆとを比較する。例えば、電圧Ｖ５がリファレンス電圧Ｖｒｅｆよりも高いときにはレベル比較器４の出力信号ＯＫＶの電圧が高電圧となり、電圧Ｖ５がリファレンス電圧Ｖｒｅｆよりも低いときにはレベル比較器４の出力信号ＯＫＶの電圧が低電圧となる。よって、この出力信号ＯＫＶを図示しないＣＰＵに入力し、出力信号ＯＫＶのレベルの高低を“１”又は“０”の論理値として認識することにより、ＤＣ−ＤＣコンバータ２の出力電圧ＶＳＣの低下を検出できる。
【００３０】
図４は、電源制御回路の他の構成例を説明する回路図である。図４に示す電源制御回路１ａは、上記図１に示した電源制御回路１とほぼ同様の構成を有しており、スイッチＳＷ１ｄの出力端側に更にチャージ用のコンデンサＣ６が追加された点が相違している。なお、電源制御回路１ａと電源制御回路１との間で共通する要素については同符号を用い、それらについての詳細な説明は省略する。本例の電源制御回路１ａでは、上記したスイッチ群１とスイッチ群２とが交互にオン状態、オフ状態となることにより、コンデンサＣ６に電荷がチャージされ、出力電圧ＶＳＣが昇圧される。
【００３１】
図５は、電源制御回路１ａの動作を説明する信号波形図である。詳細には、図５（Ａ）は電源電圧ＶＤＤ及び出力電圧ＶＳＣの各信号波形を示し、図５（Ｂ）は各コンデンサＣ４、Ｃ５の接続点Ｎ５の電圧Ｖ５の信号波形を示している。各図に示すように、電圧Ｖ５の値は出力電圧ＶＳＣに応じて変化する。上記のように、この電圧Ｖ５は最大値が約１．５Ｖである。また、この電圧Ｖ５は、スイッチＳＷ１ｄがオフ状態のときにはグランドレベルに低下する。このため、電圧Ｖ５は図示のようにスイッチＳＷ１ｄの開閉状態に応じて電圧レベルが増減する。
【００３２】
図６は、電源制御回路の他の構成例を説明する回路図である。図６に示す電源制御回路１０１は、上記した図１に示した電源制御回路１と、当該電源制御回路１と同様の構成を有する電源制御回路１’と、を並列に接続して構成されている。電源制御回路１については詳細な説明を省略する。電源制御回路１’について以下に詳細に説明する。
【００３３】
電源制御回路１’は、３つのスイッチと１つのコンデンサを組み合わせて構成される単位回路を３段備えるＤＣ−ＤＣコンバータ（直流−直流変換器）２’と、このＤＣ−ＤＣコンバータ２’の出力側に接続されるモニタ回路３’と、ＤＣ−ＤＣコンバータ２’の出力端に設けられたスイッチＳＷ２ｄ’と、を含んで構成される。
【００３４】
ＤＣ−ＤＣコンバータ２’は、接続点Ｎ１’−Ｎ２’間の単位回路、接続点Ｎ２’−Ｎ３’間の単位回路、接続点Ｎ３’−Ｎ４’間の単位回路、を含んで構成される。このＤＣ−ＤＣコンバータ２’は、電源電圧ＶＤＤを所定電圧ＶＳＣに昇圧する。各単位回路はそれぞれ同様の構成を有する。
【００３５】
接続点Ｎ１’−Ｎ２’間の単位回路は、３つのスイッチＳＷ１ａ’、ＳＷ１ａ”、ＳＷ２ａ”と、１つのコンデンサＣ１’と、を含んで構成される。スイッチＳＷ２ａ”とスイッチＳＷ１ａ”は、互いの一方端が直列接続されている。スイッチＳＷ１ａ”の他方端は接続点Ｎ１’に接続され、スイッチＳＷ１ａ”の他方端はグランド端子に接続されている。スイッチＳＷ１ａ’は、接続点Ｎ１’と接続点Ｎ２’との間に接続されている。コンデンサＣ１’は、スイッチＳＷ２ａ”とスイッチＳＷ１ａ”との接続点と接続点Ｎ２’との間に接続されている。
【００３６】
接続点Ｎ２’−Ｎ３’間の単位回路は、３つのスイッチＳＷ１ｂ’、ＳＷ１ｂ”、ＳＷ２ｂ”と、１つのコンデンサＣ２’と、を含んで構成される。スイッチＳＷ２ｂ”とスイッチＳＷ１ｂ”は、互いの一方端が直列接続されている。スイッチＳＷ２ｂ”の他方端は接続点Ｎ２’に接続され、スイッチＳＷ１ｂ”の他方端はグランド端子に接続されている。スイッチＳＷ１ｂ’は、接続点Ｎ２’と接続点Ｎ３’との間に接続されている。コンデンサＣ２’は、スイッチＳＷ２ｂ”とスイッチＳＷ１ｂ”との接続点と接続点Ｎ３’との間に接続されている。
【００３７】
接続点Ｎ３’−Ｎ４’間の単位回路は、３つのスイッチＳＷ１ｃ’、ＳＷ１ｃ”、ＳＷ２ｃ”と、１つのコンデンサＣ３’と、を含んで構成される。スイッチＳＷ２ｃ”とスイッチＳＷ１ｃ”は、互いの一方端が直列接続されている。スイッチＳＷ２ｃ”の他方端は接続点Ｎ３’に接続され、スイッチＳＷ１ｃ”の他方端はグランド端子（接地レベル）に接続されている。スイッチＳＷ１ｃ’は、接続点Ｎ３’と接続点Ｎ４’との間に接続されている。コンデンサＣ３’は、スイッチＳＷ２ｃ”とスイッチＳＷ１ｃ”との接続点と接続点Ｎ４’との間に接続されている。
【００３８】
モニタ回路３’は、ＤＣ−ＤＣコンバータ２’の出力電圧ＶＳＣの変動を検出する。検出結果は、例えば図示しない上位装置に含まれるＣＰＵへ与えられる。このモニタ回路３’は、ＤＣ−ＤＣコンバータ２’の出力端子と、グランド端子との間に直列接続されるコンデンサＣ４’、Ｃ５’（第１及び第２のコンデンサ）と、これらのコンデンサＣ４’、Ｃ５’の間の接続点Ｎ５’と、グランド端子との間に接続されるスイッチＳＷ１ｄ’と、一方端子に接続点Ｎ５の電圧Ｖ５’が与えられ、他方端子に所定のリファレンス電圧Ｖｒｅｆが与えられるレベル比較器４’と、を含んで構成されている。各コンデンサＣ４’、Ｃ５’は、各々の静電容量値の比が例えば１：５程度に設定される。
【００３９】
次に、この電源制御回路１０１の動作について説明する。図６に示した電源制御回路１０１では、「スイッチＳＷ１ａ、スイッチＳＷ１ｂ、スイッチＳＷ１ｃ、スイッチＳＷ１ｄ、スイッチＳＷ１ａ’、スイッチＳＷ１ｂ’、スイッチＳＷ１ｃ’、スイッチＳＷ１ｄ’、スイッチＳＷ１ａ”、スイッチＳＷ１ｂ”、スイッチＳＷ１ｃ”」からなるスイッチ群（以下「スイッチ群３」と呼ぶ。）と、「スイッチＳＷ２ａ、スイッチＳＷ２ａ’、スイッチＳＷ２ｂ、スイッチＳＷ２ｂ’、スイッチＳＷ２ｃ、スイッチＳＷ２ｃ’、スイッチＳＷ２ｄ、スイッチＳＷ２ａ”、スイッチＳＷ２ｂ”、スイッチＳＷ２ｃ”、スイッチＳＷ２ｄ”」からなるスイッチ群（以下「スイッチ群４」と呼ぶ。）と、が交互にオン状態／オフ状態となる。それにより、並列接続された電源制御回路１と電源制御回路１’とは、交互にチャージ／出力を行う。詳細について以下に説明する。
【００４０】
図７は、スイッチ群３がオン状態、スイッチ群４がオフ状態となったときの電源制御回路１０１の状態を説明する図である。このときには、電源制御回路１’に含まれる各コンデンサＣ１’、Ｃ２’、Ｃ３’及びコンデンサＣ４’にそれぞれ電圧ＶＤＤがチャージされ、接続点Ｎ５’の電圧Ｖ５’はグランドレベルとなる。また、このとき、電源制御回路１は、接続点Ｎ１と接続点Ｎ４の間に各コンデンサＣ１、Ｃ２、Ｃ３が直列接続された状態となり、昇圧された電圧ＶＳＣが出力される。
【００４１】
図８は、スイッチ群３がオフ状態、スイッチ群４がオン状態となったときの電源制御回路１０１の状態を説明する図である。このときには、電源制御回路１に含まれる各コンデンサＣ１、Ｃ２、Ｃ３及びコンデンサＣ４にそれぞれ電圧ＶＤＤがチャージされ、接続点Ｎ５の電圧Ｖ５はグランドレベルとなる。また、このとき、電源制御回路１’は、接続点Ｎ１’と接続点Ｎ４’の間に各コンデンサＣ１’、Ｃ２’、Ｃ３’が直列接続された状態となり、昇圧された電圧ＶＳＣが出力される。
【００４２】
図９は、電源制御回路１０１の動作を説明する信号波形図である。詳細には、図９（Ａ）は電源電圧ＶＤＤ及び出力電圧ＶＳＣの各信号波形を示し、図９（Ｂ）は各コンデンサＣ４、Ｃ５の接続点Ｎ５の電圧Ｖ５の信号波形を示し、図９（Ｃ）は各コンデンサＣ４’、Ｃ５’の接続点Ｎ５’の電圧Ｖ５’の信号波形を示している。各図に示すように、電圧Ｖ５、Ｖ５’の値は出力電圧ＶＳＣに応じて変化する。上記のようにこの電圧Ｖ５、Ｖ５’は最大値が約１．５Ｖである。また、電圧Ｖ５はスイッチＳＷ１ｄがオフ状態のときにはグランドレベルに低下し、電圧Ｖ５’はスイッチＳＷ２ｄ’がオフ状態のときにはグランドレベルに低下する。このため、各電圧Ｖ５、Ｖ５’は、図示のように各スイッチＳＷ１ｄ、ＳＷ２ｄ’の開閉状態に応じて電圧レベルが増減する。図示のように、これらの各電圧Ｖ５、Ｖ５’の電圧レベルが互いに相補的に増減するので、これらの電圧Ｖ５、Ｖ５’をそれぞれ交互に各モニタ回路３、３’によってモニタすることができる。具体的には、各モニタ回路３、３’は、それぞれ、電圧Ｖ５、Ｖ５’を所定のリファレンス電圧Ｖｒｅｆと比較し、出力信号ＯＫＶ１、ＯＫＶ２を出力する。よって、これらの出力信号ＯＫＶ１、ＯＫＶ２を図示しないＣＰＵに入力し、各出力信号ＯＫＶ１、ＯＫＶ２のレベルの高低を“１”又は“０”論理状態として認識することにより、ＤＣ−ＤＣコンバータ２の出力電圧ＶＳＣの低下を検出できる。これにより、出力電圧ＶＳＣの状態をより良好に監視することができる。
【００４３】
次に、上記した各モニタ回路３、３’の出力信号ＯＫＶ１、ＯＫＶ２を利用した電源制御の更なる応用例について説明する。
【００４４】
図１０は、電源制御回路の他の構成例を説明するブロック図である。図１０に示す電源制御回路１０１ａは、ＤＣ−ＤＣコンバータ１０２、モニタ回路１０３、スイッチ制御回路１０４を含んで構成される。ＤＣ−ＤＣコンバータ１０２は、上記図６に示したＤＣ−ＤＣコンバータ１及びＤＣ−ＤＣコンバータ１’を含む。モニタ回路１０３は、上記のモニタ回路３、モニタ回路３’、レベル比較器４、レベル比較器４’を含む。スイッチ制御回路１０４は、各レベル比較器４、４’の出力信号ＯＫＶ１、ＯＫＶ２が入力され、当該各信号に応じてＤＣ−ＤＣコンバータ１０２に含まれる各スイッチの開閉状態を制御する。
【００４５】
図１１は、スイッチ制御回路１０４の具体的な構成例を示す回路図である。このスイッチ制御回路１０４は、インバータ１１１、１１２、１１９、ＮＡＮＤ（ナンド）１１３、１１４、１１５、スイッチ１１６、１１７、１１８、を含んで構成される。
【００４６】
インバータ１１１は、レベル比較器４の出力信号ＯＫＶ１が入力され、当該出力信号ＯＫＶ１の反転信号（以後「／ＯＫＶ１」と表記する）を出力する。インバータ１１２は、レベル比較器４’の出力信号ＯＫＶ２が入力され、当該出力信号ＯＫＶ２の反転信号（以後「／ＯＫＶ２」と表記する）を出力する。
【００４７】
ＮＡＮＤ１１３は、インバータ１１１から反転信号／ＯＫＶ１が入力されるとともにインバータ１１２から反転信号／ＯＫＶ２が入力され、これらの否定論理積信号ＯＮＤＣＫを出力する。ＮＡＮＤ１１４は、レベル比較器の出力信号ＯＫＶ１が入力されるとともにインバータ１１２から反転信号／ＯＫＶ２が入力され、これらの否定論理積信号ＯＮＯ１を出力する。ＮＡＮＤ１１４は、インバータ１１１から反転信号／ＯＫＶ１が入力されるとともにレベル比較器４’の出力信号ＯＫＶ２が入力され、これらの否定論理積信号ＯＮＯ２を出力する。
【００４８】
スイッチ１１６は、ＮＡＮＤ１１３から出力される否定論理積信号ＯＮＤＣＫの電圧レベル（論理値）に応じて開閉する。スイッチ１１６の一方端にはクロック信号ＤＣＫＩＮが与えられる。スイッチ１１７は、ＮＡＮＤ１１４から出力される否定論理積信号ＯＮＯ１の電圧レベルに応じて開閉する。スイッチ１１７の一方端には電源電圧ＶＤＤが与えられる。スイッチ１１８は、ＮＡＮＤ１１５から出力される否定論理積信号ＯＮＯ２の電圧レベルに応じて開閉する。スイッチ１１８の一方端にはグランドレベルが与えられる。なお、本例の各スイッチ１１６、１１７、１１８は、各ＮＡＮＤ１１３、１１４、１１５から与えられる否定論理積信号が“Ｌ”（ローレベル）となったときに閉じ、“Ｈ”（ハイレベル）となったときに開く。
【００４９】
各スイッチ１１６、１１７、１１８の他方端は共通に接続されており、当該他方端に表れる信号は、上記したスイッチ群３（図中「ＳＷ１＊」と表現する）の制御信号として各スイッチに与えられる。また、各スイッチ１１６、１１７、１１８の他方端に表れる信号をインバータ１１９によって反転して得られる信号は、上記したスイッチ群４（図中「ＳＷ２＊」と表現する）の制御信号として各スイッチに与えられる。
【００５０】
図１２は、スイッチ制御回路１０４の動作内容を説明する図である。接続点Ｎ５の電圧Ｖ５及び接続点Ｎ５’の電圧Ｖ５’（図６参照）がともにリファレンス電圧Ｖｒｅｆ以下のときは、各レベル比較器４、４’の出力信号ＯＫＶ１、ＯＫＶ２がともに“Ｌ”となり、ＮＡＮＤ１１３の否定論理積信号ＯＮＤＣＫが“Ｌ”となる。このとき、スイッチ１１６が閉じ（オン状態となり）、クロック信号ＤＣＫＩＮが制御信号としてスイッチ群３に供給され、またこのクロック信号ＤＣＫＩＮの反転信号（以後「／ＤＣＫＩＮ」と表記する）が制御信号としてスイッチ群４に供給される。これにより、各スイッチ群３、４が交互に開閉する。そして、上記図６に示した各ＤＣ−ＤＣコンバータ２、２’は交互にチャージされ（図７、図８参照）、出力信号ＶＳＣが昇圧される。すなわち、各ＤＣ−ＤＣコンバータ２、２’が相補的に動作する。
【００５１】
接続点Ｎ５の電圧Ｖ５又は接続点Ｎ５’の電圧Ｖ５’のいずれかがリファレンス電圧Ｖｒｅｆを超えると、レベル比較器４の出力信号ＯＫＶ１又はレベル比較器４’の出力信号ＯＫＶ２のいずれかが“Ｌ”から“Ｈ”へ変化する。ここでは例えば、電圧Ｖ５がリファレンス電圧Ｖｒｅｆを超えたとすると、レベル比較器４の出力信号ＯＫＶ１が“Ｌ”から“Ｈ”へ変化し、図１２の表の２段目に示すように、（ＯＫＶ１，ＯＫＶ２）＝（Ｈ，Ｌ）となる。このとき、ＮＡＮＤ１１４の否定論理積信号ＯＮＯ１が“Ｌ”となり、スイッチ１１７が閉じる。それにより、スイッチ群３は電源電圧ＶＤＤ（換言すればハイレベル信号）が与えられるので閉じ、スイッチ群４はＶＤＤの反転信号（換言すればローレベル信号）が与えられるので開く。このときの回路状態は上記図７に示した通りであり、接続点Ｎ５の電圧Ｖ５がリファレンス電圧Ｖｒｅｆ以下になるまではその状態が保たれる。接続点Ｎ５の電圧Ｖ５がリファレンス電圧Ｖｒｅｆ以下になると、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）の状態となる。このときは、上記と同様、スイッチ１１６が閉じ、クロック信号ＤＣＫＩＮがスイッチ群３に供給され、またこのクロック信号ＤＣＫＩＮの反転信号／ＤＣＫＩＮがスイッチ群４に供給される。これにより、各スイッチ群３、４が交互に開閉し、各ＤＣ−ＤＣコンバータ２、２’は交互にチャージされ（図７、図８参照）、出力信号ＶＳＣが昇圧される。
【００５２】
同様に、電圧Ｖ５’がリファレンス電圧Ｖｒｅｆを超えたとすると、レベル比較器４’の出力信号ＯＫＶ２が“Ｌ”から“Ｈ”へ変化し、図１２の表の３段目に示すように、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｈ）となる。このとき、ＮＡＮＤ１１５の否定論理積信号ＯＮＯ２が“Ｌ”となり、スイッチ１１８が閉じる。それにより、スイッチ群３はグランドレベルの電圧（換言すればローレベル信号）が与えられるので開き、スイッチ群４はグランドレベルの電圧の反転信号（換言すればハイレベル信号）が与えられるので閉じる。このときの回路状態は上記図８に示した通りであり、接続点Ｎ５’の電圧Ｖ５’がリファレンス電圧Ｖｒｅｆ以下になるまではその状態が保たれる。接続点Ｎ５’の電圧Ｖ５’がリファレンス電圧Ｖｒｅｆ以下になると、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）の状態となる。このときは、上記と同様、スイッチ１１６が閉じ、クロック信号ＤＣＫＩＮがスイッチ群３に供給され、またこのクロック信号ＤＣＫＩＮの反転信号／ＤＣＫＩＮがスイッチ群４に供給される。これにより、各スイッチ群３、４が交互に開閉し、各ＤＣ−ＤＣコンバータ２、２’は交互にチャージされ（図７、図８参照）、出力信号ＶＳＣが昇圧される。
【００５３】
図１３は、電源制御回路１０１の動作時の信号波形を示す図である。詳細には、図１３（Ａ）は電源電圧ＶＤＤ及び出力電圧ＶＳＣの各信号波形を示し、図１３（Ｂ）は接続点Ｎ５の電圧Ｖ５の信号波形を示し、図１３（Ｃ）は接続点Ｎ５’の電圧Ｖ５’の信号波形を示している。動作条件の一例を以下に示す。ここで「負荷」とは、電圧ＶＳＣの供給を受ける対象となるものの電気抵抗値をいい、例えば電気泳動素子などである。また「区間」は図１３の上側に示す通りである。なお、以下に提示する条件は一例であり、求められる出力信号ＶＳＣの電圧レベル、負荷の条件、クロック信号ＤＣＫＩＮ、各コンデンサの値、等の諸条件により適宜最適化される。
【００５４】
（動作条件の一例）
ＶＤＤ  ：  ３Ｖ
Ｃ１，Ｃ１’，Ｃ２，Ｃ２’，Ｃ３，Ｃ３’，Ｃ４，Ｃ４’  ：  ０．１μＦ
Ｃ４，Ｃ４’  ：  ２ｐＦ
Ｃ５，Ｃ５’  ：  １０ｐＦ
Ｖｒｅｆ  ：  １．３Ｖ
ＤＣＫＩＮ  ：  ５００Ｈｚ
区間（１），（２），（４）の負荷  ：  １０ＭΩ
区間（３）の負荷  ：  ６２５ｋΩ
【００５５】
図１３に示す区間（１）では、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）の状態であり、クロック信号ＤＣＫＩＮで各スイッチ群３、４が交互に開閉している。次の区間（２）では、（ＯＫＶ１，ＯＫＶ２）＝（Ｈ，Ｌ）の状態であり、ＤＣ−ＤＣコンバータ１０２は上記図７に示した状態に保たれる。
【００５６】
次の区間（３）では、負荷が変化したため、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）の状態、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｈ）の状態、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）の状態、（ＯＫＶ１，ＯＫＶ２）＝（Ｈ，Ｌ）の状態、と自動的に切り替わり、出力信号ＶＳＣの電圧レベルが低下しないように制御される。
【００５７】
次の区間（４）では、負荷が軽くなるので、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｈ）の状態となり、ＤＣ−ＤＣコンバータ１０２は上記図８に示した状態に保たれる。
【００５８】
なお、各レベル比較器４、４’の出力信号ＯＫＶ１、ＯＫＶ２の他の使用方法として以下のような態様も考えられる。例えば、各出力信号ＯＫＶ１、ＯＫＶ２をＣＰＵなどの判断手段に入力する。そして、（ＯＫＶ１，ＯＫＶ２）＝（Ｈ，Ｈ）のときには、ＣＰＵは、そのような状態はありえないとして「ハードエラー（装置故障）」と判断する。また、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）のときには、ＣＰＵは、所定のセトリングタイムを超えてもなおその状態が続いたときにはアラームを出力する。また、（ＯＫＶ１，ＯＫＶ２）＝（Ｌ，Ｌ）以外のときには、ＣＰＵは、クロック信号ＤＣＫＩＮを停止する制御を行う。それにより、クロック信号ＤＣＫＩＮによる消費電力を低減することができる。
【００５９】
以上のような本実施形態によれば、電源消費量の少ないモニタ回路及び電源制御回路が得られる。なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。
【図面の簡単な説明】
【００６０】
【図１】一実施形態の電源制御回路の構成を示す回路図である。
【図２】電源制御回路の状態を説明する図である。
【図３】電源制御回路の状態を説明する図である。
【図４】電源制御回路の他の構成例を説明する回路図である。
【図５】電源制御回路の動作を説明する信号波形図である。
【図６】電源制御回路の他の構成例を説明する回路図である。
【図７】電源制御回路の状態を説明する図である。
【図８】電源制御回路の状態を説明する図である。
【図９】電源制御回路の動作を説明する信号波形図である。
【図１０】電源制御回路の他の構成例を説明するブロック図である。
【図１１】スイッチ制御回路の具体的な構成例を示す回路図である。
【図１２】スイッチ制御回路の動作内容を説明する図である。
【図１３】電源制御回路の動作時の信号波形を示す図である。
【符号の説明】
【００６１】
１…電源制御回路、２…ＤＣ−ＤＣコンバータ、３…モニタ回路、４…レベル比較器、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５…コンデンサ、Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５…接続点、ＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ１ｄ、ＳＷ２ａ、ＳＷ２ａ’、ＳＷ２ｂ、ＳＷ２ｂ’、ＳＷ２ｃ、ＳＷ２ｃ’、ＳＷ２ｄ…スイッチ
【図１】
2007288943.tif 000003
【図２】
2007288943.tif 000004
【図３】
2007288943.tif 000005
【図４】
2007288943.tif 000006
【図５】
2007288943.tif 000007
【図６】
2007288943.tif 000008
【図７】
2007288943.tif 000009
【図８】
2007288943.tif 000010
【図９】
2007288943.tif 000011
【図１０】
2007288943.tif 000012
【図１１】
2007288943.tif 000013
【図１２】
2007288943.tif 000014
【図１３】
2007288943.tif 000015