(57)【要約】【課題】  高温に晒された場合であってもビアの周囲にクラックを発生し難い積層セラミック電子部品を提供すること。【解決手段】  本発明の好適なセラミック電子部品は、セラミック層及び導体層が交互に積層された積層体と、積層体の内部において複数の異なる導体層同士を接続するように設けられ、導電材料から主として構成されるビアとを備えている。そして、ビアには、前記導電材料よりも線膨張係数の小さい材料からなる粒子が散在している。【選択図】  図２
2007207885.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層及び導体層が交互に積層された積層体と、
前記積層体の内部において複数の異なる前記導体層同士を接続するように設けられ、導電材料から主として構成されるビアと、を備え、
前記ビアには、前記導電材料よりも線膨張係数の小さい材料からなる粒子が散在していることを特徴とする積層セラミック電子部品。
【請求項２】
前記粒子は、前記導電材料よりも線膨張係数の小さいセラミック材料からなることを特徴とする請求項１記載の積層セラミック電子部品。
【請求項３】
前記ビアにおける前記粒子の含有量は、前記導電材料１００質量部に対して１〜３０質量部であることを特徴とする請求項１又は２記載の積層セラミック電子部品。
【請求項４】
前記ビアの任意の断面において、当該断面における前記粒子の占有面積が、前記導電材料の占有面積に対して２．２〜３９．７％であることを特徴とする請求項１〜３のいずれか一項に記載の積層セラミック電子部品。
【請求項５】
前記ビアは複数形成されており、且つ、隣り合う前記ビア間の間隔が８００μｍ以下であることを特徴とする請求項１〜４のいずれか一項に記載の積層セラミック電子部品。
【請求項６】
前記セラミック層及び前記導体層の厚さが、それぞれ１〜２５μｍであることを特徴とする請求項１〜５のいずれか一項に記載の積層セラミック電子部品。
【請求項７】
前記セラミック層及び前記導体層は、合計で５０層以上積層されていることを特徴とする請求項１〜６のいずれか一項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
【背景技術】
【０００２】
セラミック層と導体層とが交互に複数積層された積層セラミック電子部品としては、積層セラミック配線基板、積層セラミックコンデンサ、積層圧電素子、積層セラミックパッケージ等が知られている。これらの積層セラミック電子部品においては、等価直列抵抗や等価直列インダクタンスを低くするために、内部電極である導体層を積層構造の内部でビアホール導体（ビア）によって接続する構造が多く採用されている。
【０００３】
このような構成を有する積層セラミック電子部品は、例えば、以下のようにして製造することができる。すなわち、まず、セラミック層形成用のセラミックグリーンシート上の所定の位置に貫通孔を設け、さらに導体層形成用の導電ペーストを印刷した後、前述の貫通孔にビア形成用の導電ペーストを充填したシートを得る。それから、このシートを貫通孔が一致するように複数積層して積層体を得た後、この積層体を焼成することで、積層セラミック電子部品が得られる。
【０００４】
しかし、上記の製造方法においては、セラミック層と導体層とからなる積層構造にそりが生じ易いという問題があった。これは、導電材料として通常金属を含んでいる導電ペーストの方が、セラミックグリーンシートに比して焼成温度が低いことが要因と考えられる。つまり、積層セラミック電子部品の製造に用いる焼成温度では、導電ペーストがセラミックグリーンシートよりも先に焼成されて体積収縮を生じ、これにより隣接するセラミックグリーンシートが引っ張られてそりが発生する。
【０００５】
そこで、このような積層セラミック電子部品の製造時に生じるそりを低減するため、導体層（配線パターン層）を形成する導電体粉末中に、無機化合物粉末を添加することが行われている（例えば、特許文献１参照）。
【特許文献１】特開２００３−１５１８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、積層セラミック電子部品は、例えば、基板等に実装される際のはんだリフロー等の処理や、実装後の電子機器の発熱等によって、上述したような製造時だけでなく、その完成後にも高温に晒されることが多い。この場合、上記のようにそりの低減された積層セラミック電子部品であっても、完成後に高温に晒されることによって、今度は積層構造の内部に形成されたビアの周辺でクラックが生じてしまうという新たな問題が発生していた。
【０００７】
特に、近年では、電子機器に対して小型化への要求が高まっており、電子機器に搭載される積層セラミック電子部品にも、従来以上に小型化及び高密度実装化が求められている。そして、ビアを有する積層セラミック電子部品においてこのような小型化等の課題を達成するためには、ビアの径を大幅に小さくし、且つビア間の距離を短くする必要があるが、このようにビア径が小さく、ビア間距離が短くされた積層セラミック電子部品では、上述したようなクラックの発生がより顕著となる傾向にあった。
【０００８】
そこで、本発明はこのような事情に鑑みてなされたものであり、高温に晒された場合であってもビアの周囲にクラックを発生し難い積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の積層セラミック電子部品は、セラミック層及び導体層が交互に積層された積層体と、この積層体の積層方向の少なくとも一部を貫通するように設けられ、導電材料から主として構成されるビアとを備え、ビアには、導電材料よりも線膨張係数の小さい材料からなる粒子が散在していることを特徴とする。
【００１０】
上述したような従来の積層セラミック電子部品におけるビア周辺のクラックは、ビアを主として構成している金属が周囲のセラミック層よりも熱膨張を生じる度合いが大きいことから、高温に晒された場合にビアが周囲に比して大きく膨張してしまうために生じているものと考えられる。これに対し、上記本発明の積層セラミック電子部品においては、ビア中に導電材料よりも線膨張係数の小さい材料からなる粒子が散在しているため、この積層セラミック電子部品が高温条件に晒されたとしても、ビアがその周囲（セラミック層等）に比して過度に膨張するのが抑制される。その結果、ビアの周囲におけるクラックの発生が大幅に低減される。
【００１１】
ここで、上記粒子としては、導電材料よりも線膨張係数の小さいセラミック材料からなるものが好ましい。セラミック材料は、金属等の導電材料に比して線膨張係数が小さいものが多いため、ビア中に分散させる粒子としてセラミック材料からなるものを用いれば、ビアの熱膨張を更に抑制してクラックの発生を低減することが容易となる。
【００１２】
また、セラミック材料は、通常の導電材料に比して高抵抗であるという特性をも有しているため、これを用いることで、以下に示すような効果も得られるようになる。すなわち、積層セラミック電子部品においては、所望の特性にあわせてビアの抵抗を調節することが回路設計上重要である。従来、ビアの抵抗を調節するためにはビアの径を変化させていたが、この場合、設計変更のたびにビア径を変える必要があるため、電子部品の製造が極めて煩雑となっていた。また、小型化された電子部品においてビアの抵抗を高くする場合には、ビア径を極めて小さくしなければならないが、これは技術的に極めて困難なことであった。これに対し、本発明のようにセラミック材料からなる粒子をビアに分散させれば、ビア径を変えずにビアの高抵抗化を図ることができるため、上記のような不都合を生じることなくビアの抵抗を調節することが可能となる。
【００１３】
本発明の積層セラミック電子部品において、ビアにおける上記粒子の含有量は、導電材料１００質量部に対して１〜３０質量部であると好ましく、５〜３０質量部であるとより好ましい。こうすれば、ビア周囲のクラックの発生をより確実に低減することができる。ビア中の上記粒子の含有量が上述した範囲よりも小さいと、ビア周囲におけるクラックの発生を低減する効果が低下する傾向にある。一方、粒子の含有量が上記範囲よりも大きいと、ビア電極による導通が不十分となる場合がある。
【００１４】
ビア中における上記粒子は、次の条件を満たすように含有されていてもよい。すなわち、上記ビアの任意の断面において、当該断面における上記粒子の占有面積が、導電材料の占有面積に対して２．２〜３９．７％であると好適である。この場合であっても、ビア周囲のクラックの発生がより確実に低減される。粒子の占有面積が上記範囲よりも小さいと、ビア周囲のクラックの発生を十分に低減するのが困難となる傾向にある。一方、この範囲よりも大きいと、ビア電極による導通が不十分となる場合がある。
【００１５】
また、積層セラミック電子部品においては、ビアは複数形成されており、且つ、隣接するビア間の間隔が８００μｍ以下であると好ましい。従来、このようにビアが近接していると、ビアの間隔が十分に離れている場合に比してビアの熱膨張の影響を受け易いため、よりクラックが生じ易い傾向にあった。これに対し、本発明の積層セラミック電子部品は、上述の如く、ビアと周囲との熱膨張率の差が小さいことから、このようにビアが近接する構造を採用してもクラックを生じ難い。そして、このようにビアを近接させることができると、より微細な導体パターン等を形成することが可能となり、積層セラミック電子部品の更なる高密度化も図れるようになる。
【００１６】
さらに、本発明の積層セラミック電子部品においては、セラミック層及び導体層の厚さが、それぞれ１〜２５μｍであると好ましい。また、本発明の積層セラミック電子部品において、セラミック層及び導体層は、合計で５０層以上積層されていると好ましい。これらにより、例えば、積層セラミックコンデンサの場合、より薄層多層化が可能となり、同じ面積で従来よりも大きな静電容量を得ることができるようになる。
【発明の効果】
【００１７】
本発明によれば、ビアの周囲におけるクラックの発生を低減できる積層セラミック電子部品を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の好適な実施形態について説明する。なお、全図を通じ、同一の要素には同一の符号を付し、重複する説明は省略する。
【００１９】
以下、まず、積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。図１は、好適な実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。
【００２０】
積層セラミックコンデンサ（以下、単に「コンデンサ」という）１０は、複数のセラミック層２と複数の内部電極４（導体層）とが交互に積層された積層体８、及び、複数の異なる内部電極４同士を接続するビア６を備えた構成を有している。
【００２１】
コンデンサ１０において、セラミック層２は、誘電材料から形成される誘電体層であり、実際には隣接する層同士の境界が視認できない程度に一体化されている。このようなセラミック層２の構成材料としては、セラミックコンデンサに適用され得る公知の高誘電率セラミック材料が適用できる。例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト化合物系材料、チタン酸ストロンチウム系（ＳｒＴｉＯ３）系材料等が例示できる。このようなセラミック層２は、１〜２５μｍの厚さを有するものが好ましい。
【００２２】
内部電極４は、積層体８の外周よりも内側の領域に設けられており、隣接するセラミック層２の間に形成されている。この内部電極４は、一層おきに同じパターンとなるように形成されている。各内部電極４は一部に不連続な領域を有しており、隣の層の内部電極４とはこの不連続な領域が重ならないようになっている。つまり、内部電極４は、互いに隣り合うもの同士が上記不連続な領域以外の部分で重複するように形成されており、この重複部分においてコンデンサとしての機能が発現される。
【００２３】
内部電極４は、積層型の電気素子の内部電極として通常用いられる導電材料から構成される。このような導電材料としては、例えばＮｉやＮｉ合金が挙げられる。かかる内部電極４の好適な厚さは、１〜２５μｍである。
【００２４】
ビア６は、積層体８をその積層方向に貫通するように設けられており、積層方向に重複している複数の内部電極４と接することで、これらの電気的な導通を可能としている。このビア６は、内部電極４の上記不連続な領域を通るように設けられている。これにより、隣り合うビア６同士は、互いに異なる層の内部電極４と接することとなっている。
【００２５】
このようなビア６は、主として導電材料から構成されるものである。そして、このビア６中には、上記導電材料よりも線膨張係数が小さい材料からなる粒子が散在している。ここで、ビア６の構造について図２を参照して説明する。図２は、ビア６の断面構造を拡大して示す模式図である。図示されるように、ビア６は、導電粒子が焼結等して形成された導電材料からなる導電相２２から主として構成される。また、この導電相２２中には、導電材料よりも線膨張係数が小さい粒子（粒子２４）が、分散した状態で散在している。
【００２６】
導電相２２を構成する導電材料としては、金属が好ましく、例えば、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｐｄやこれらを主成分とする合金が挙げられる。
【００２７】
また、粒子２４の構成材料としては、導電材料よりも線膨張係数の小さい材料であれば特に限定されないが、無機化合物材料が好ましく、金属に比して線膨張係数が極めて小さいことからセラミック材料が特に好ましい。
【００２８】
粒子２４を構成するセラミック材料としては、Ａｌ酸化物、Ｓｉ酸化物、Ｔｉ酸化物、Ｍｎ酸化物、Ｚｒ酸化物等の金属酸化物セラミックス、或いは、ＢａＴｉＯ３、ＣａＺｒＯ３、ＰｂＴｉＯ３等のペロブスカイト型酸化物セラミックス又はペロブスカイト型酸化物を主成分とした酸化物セラミックス等の複合酸化物セラミックスが挙げられる。なお、粒子２４の構成材料は、導電材料よりも線膨張係数が小さいものであれば、セラミック層２の構成材料と同じであってもよく、異なっていてもよい。ただし、焼結過程においては、少量の粒子２４がビア６からセラミック層２に拡散する場合があるため、これによるセラミック層２の特性の変化を低減する観点から、粒子２４の構成材料は、セラミック層２の構成材料と同じであるとより好ましい。
【００２９】
これらの粒子２４を構成する材料は、上述の導電材料よりも線膨張係数の小さいものである。線膨張係数としては、ＪＩＳ  Ｒ１６１８に記載の方法により測定された値を採用することができる。
【００３０】
ビア６においては、粒子２４が略均一に分散していることが好ましい。粒子２４が均一に分散していると、温度上昇に伴うビア６の体積膨張が効果的に低減される。具体的には、例えば、コンデンサ１０の所定の断面に露出したビア６をマイクロスコープ等で観察したときに、複数の領域（例えば、中央領域と端部領域等）において、所定の面積中に占める粒子２４の面積の割合がほぼ同じ値（例えば、１．０％以内の相違）となっていると好ましい。
【００３１】
また、ビア６において、粒子２４は、導電材料（導電相２２）１００質量部に対して、好ましくは１〜３０質量部、より好ましくは５〜３０質量部となるように含有されている。この粒子２４の含有量が１質量部未満であると、ビア６の体積膨張を抑制する効果が十分に得られ難くなる傾向にある。一方、３０質量部を超えると、ビア６の粒子２４による影響が大きくなりすぎる傾向にあり、例えば、高抵抗な材料を用いた場合にビアの導電性が不十分となる。なお、各成分の含有量としては、後述する製造段階における焼成等によっても大きく変化しないことから、その原料の配合量に基づいて算出された値を採用してもよい。
【００３２】
このようなビア６は、コンデンサ１０中に複数形成されているが、本実施形態においては、隣り合うビア６間の間隔を８００μｍ以下とすることができる。従来、ビアの間隔を狭くし過ぎると、ビアに挟まれた領域が温度上昇に伴うビアの熱膨張の影響を過度に受けてしまい、この領域にクラックが極めて生じ易くなる傾向にあった。これに対し、本実施形態におけるビア６は、上述したような構成を有するため、熱膨張の度合いが周囲のセラミック層等に比べて過度に大きくなく、ビア６の間隔を８００μｍ以下と狭くした場合であっても、これらの間のクラックの発生を十分に抑制し得る。なお、ここでいうビア６の間隔とは、隣り合うビア６間の最短距離をいい、ビア６が円柱状である場合はこれらの外周間の最短距離が該当する。
【００３３】
そして、コンデンサ１０においては上記のようにビア６間の間隔を小さくすることができるため、内部電極４のパターン形状を更に複雑化したり、また、コンデンサ１０そのものを小型化したりといったことが容易となる。本実施形態においては、これらの設計上の要求に応じて、ビア６間の間隔を６００μｍ以下としてもよく、さらに４００μｍ以下としてもよい。このようにした場合であっても、ビア６の周囲におけるクラックの発生は十分に抑制される。
【００３４】
上記構成を有するコンデンサ１０において、セラミック層２と内部電極４の合計の積層数は５０層以上であると好ましく、５０〜８００層であるとより好ましい。また、このように積層されたコンデンサ１０全体のサイズとしては、長さ１．０〜１０．０ｍｍ、幅０．５〜１０．０ｍｍ程度が実用上好適である。
【００３５】
本実施形態のコンデンサ１０は上述したような構成を有するものであるが、例えば、コンデンサ１０におけるビア６の露出部には、更に表面実装用の金属バンプ等が設けられてもよい。この場合、コンデンサ１０におけるバンプ非形成面側には、ビア６の露出部を覆うようにセラミック層が更に形成されてもよい。
【００３６】
次に、上述した構成を有するコンデンサ１０の好適な製造方法について説明する。
【００３７】
コンデンサ１０の製造においては、まず、セラミック層２を形成するためのセラミック層用ペースト、内部電極４を形成するための内部電極用ペースト、及び、ビア６を形成するためのビア用ペーストをそれぞれ準備する。
【００３８】
セラミック層用ペーストは、セラミック層２を構成するセラミック材料の原料に有機ビヒクル等を混合・混錬して得ることができる。セラミック材料の原料としては、例えば、セラミック材料が上述したような各種の複合酸化物系材料である場合は、当該複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物等の組み合わせが挙げられる。
【００３９】
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂等が例示できる。また、溶剤としては、例えばテルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール等の有機溶剤が挙げられる。
【００４０】
また、セラミック層用ペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体等が必要に応じて含有されていてもよい。
【００４１】
内部電極用ペーストは、内部電極４を構成するための導電材料と有機ビヒクルとを混合・混錬したものである。導電材料としては、球状やリン片状等の種々の形状のものを適用でき、これらの混合物を用いてもよい。導電材料の粒子径は、０．５μｍ以下、好ましくは０．０１〜０．４μｍとする。また、内部電極用ペースト中には、必要に応じて無機化合物を適量含有させることが好ましい。これにより、後述する焼成時において、セラミック層用ペースト及び内部電極用ペーストの体積変化の差を小さくして、これに起因する応力の発生を低減することができる。その結果、かかる応力に基づくクラックや反り等の不具合を抑制することが可能となる。
【００４２】
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体などが挙げられる。溶剤としては、例えば、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシン等が例示できる。
【００４３】
内部電極用ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル（ＢＢＰ）等のフタル酸エステル、アジピン酸、リン酸エステル、グリコール類等が適用できる。
【００４４】
さらに、ビア用ペーストは、ビアを構成する導電材料の原料、この導電材料よりも線膨張係数が小さい粒子（以下、「ビア添加用粒子」という）及び有機ビヒクルを混合・混錬して得られるものである。
【００４５】
導電材料の原料としては、上述したようなビア６に好適な金属の粒子が挙げられ、その形状は球状、リン片状等特に制限はない。導電材料の原料である金属粒子の好ましい粒径（平均粒径）は２．０μｍ以下であり、より好ましい粒径は０．２〜２．０μｍである。金属粒子の粒径が０．２μｍ未満であると、金属粒子の凝集が生じ易くなり、ビア中にビア添加用粒子を均一に分散させるのが困難となる傾向にある。一方、２．０μｍを超えると、ビア６を形成するための貫通孔内に金属粒子が十分に緻密に充填され難くなり、ビア６の導通不良を引き起こす場合がある。これは、直径１０００μｍ以下の微細なビアを形成する場合に特に顕著となる。また、ビア用ペースト中の導電材料の原料の含有量は、４０〜９５質量部であると好ましい。
【００４６】
ビア添加用粒子は、上述した粒子２４を構成するセラミックス等の粒子であり、平均粒径が０．０５〜０．５μｍであるものが好ましい。ビア添加用粒子の平均粒子径が０．０５μｍ未満であると、かかる粒子が凝集し易くなってビア６中への均一な分散が困難となる。一方、０．５μｍを超えると、ビア６とその周辺のセラミック材料との焼結時の体積変化の差が大きくなり、ビア６の周囲でクラックが発生し易くなる傾向にある。ビア用ペースト中の添加用粒子の含有量は、１〜３０質量部であると好ましく、５〜３０質量部であるとより好ましい。ビア添加用粒子の含有量が３０質量部を超えると、高抵抗な材料を用いた場合にビア６の導電性が不十分となる場合がある。一方、１質量部未満であると、ビア６の熱膨張低減効果が十分に得られ難くなる傾向にある。
【００４７】
ビア用ペーストに用いる有機ビヒクル及び溶剤としては、上述した内部電極用ペーストに用いるのと同様のものが挙げられる。また、ビア用ペースト中には、導電材料の原料とビア添加用粒子との分散を促進するため、適量の有機分散剤を更に添加することが好ましい。
【００４８】
コンデンサ１０の製造においては、上述したセラミック層用ペースト、内部電極用ペースト及びビア用ペーストを準備した後、まず、所定のキャリアシート上にセラミック層用ペーストをドクターブレード法等の公知の方法でセラミックグリーンシートを形成する。次いで、このセラミックグリーンシートにおけるビア６を形成すべき位置に、金型、パンチング、レーザー等によって貫通孔を設ける。
【００４９】
それから、セラミックグリーンシートに設けられた貫通孔にビア用ペーストを充填した後（ビア用ペーストが充填された部分を便宜上、単に「ビア」という）このシート上における内部電極４を形成すべき位置に、内部電極用ペーストをスクリーン印刷等により印刷して内部電極ペースト層を形成する。こうして、ビアを有するセラミックグリーンシート上に内部電極ペースト層が形成されたグリーンシートを得る。
【００５０】
その後、内部電極４の形状にあわせて内部電極ペースト層のパターンを適宜変えたグリーンシートを所望の積層枚数分準備した後、これらをビアの位置が一致するように積層し、更に必要に応じて所望のサイズに切断して、グリーンチップを得る。なお、グリーンシートの製造に用いたキャリアシートは、グリーンシート製造の適切な段階、或いは、この積層の直前又は直後に剥離すればよい。
【００５１】
次いで、得られたグリーンチップから、各部に含まれるバインダーを除去した後（脱バインダー）、このグリーンチップを焼成する。かかる焼成により、セラミックグリーンシートからセラミック層２が、内部電極ペースト層から内部電極４が、また、ビアからビア６がそれぞれ形成される。脱バインダーは、グリーンチップを、空気中、又は、Ｎ２及びＨ２の混合ガス等の還元雰囲気中で、２００〜６００℃程度に加熱することにより行うことができる。また、焼成は、脱バインダー後のグリーンチップを、好ましくは還元雰囲気下で１１００〜１３００℃程度に加熱することにより行うことができる。
【００５２】
そして、かかるグリーンチップの焼成後、得られた焼成物に、必要に応じて８００〜１１００℃、２〜１０時間保持するアニール処理を施すことで、上述した構成を有するコンデンサ１０が得られる。
【００５３】
上述のように構成されたコンデンサ１０においては、まず、ビア６中に、このビア６を主として構成している導電材料よりも線膨張係数が小さい材料からなる粒子２４（ビア添加用粒子）が略均一に散在していることから、実装時又は動作時にコンデンサ１０が高温に晒されたとしても、周囲のセラミック層２に比してビア６が過度に熱膨張を生じることがない。そのため、従来、ビアとセラミック層との間の、熱による体積膨張の差によって生じ易かった、ビア周辺におけるクラックの発生を大幅に低減することができる。
【００５４】
また、この粒子２４は、導電材料に比して高い抵抗又は低い抵抗を有する材料からなるものである。したがって、この粒子２４の種類又は含有量を調整すれば、通常、導電材料のみから形成した場合では困難であったビアの抵抗値を適切に制御することができる。特に、粒子２４として高抵抗な材料からなるものを用いれば、ビアの径を変えずに高抵抗化が図れるため、コンデンサ１０の設計上、極めて有利となる。
【００５５】
さらに、上述のように、コンデンサ１０の製造時に、ビア６を形成するためのビア用ペースト中に、粒子２４となるべきビア添加用粒子を加えていることから、焼成の際においても、ビアが周囲に比して低温で焼結を開始して過度に収縮するのを抑制することができる。従来、ビアを備えるコンデンサ等においては、焼成における焼結過程においてもビアとその周囲との焼結による収縮挙動の差によってクラックが生じやすかったが、本実施形態によれば、このような焼成時のクラックの発生も大幅に低減できるようになる。
【００５６】
さらにまた、コンデンサ１０においては、ビア６の過度の熱膨張が抑制されることから、隣り合うビア６間の間隔を狭めた場合、具体的には８００μｍ以下とした場合であっても、クラックの発生を効果的に抑制することができる。このため、コンデンサ１０は、更なる高密度化や小型化を容易に図れるようになる。
【００５７】
以上、本発明の積層セラミック電子部品の一例として、好適な実施形態に係るコンデンサ１０について説明したが、本発明は、必ずしも上述の実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
【００５８】
まず、上記実施形態では、ビア６がセラミック層２及び内部電極４からなる積層体８を全て貫通するような形態であったが、これに限定されず、ビア６は、複数の内部電極４を接続するものであれば、積層体８内部の一部を貫通するような形態であってもよい。
【００５９】
また、上記のコンデンサ１０の製造方法においては、ビアを有するセラミックグリーンシート上に導電ペースト層が形成されたグリーンシートを積層することでコンデンサ１０の製造を行ったが、例えば、セラミックグリーンシート及び導電ペースト層を交互に所定枚数ずつ積層して積層体とした後、この積層体に対して貫通孔を設けてビア用ペーストを充填してもよい。こうして得られたビアを有するグリーンチップを焼成すれば、上記実施形態と同様の構成を有するコンデンサ１０を得ることができる。
【００６０】
さらに、本発明の積層セラミック電子部品としては、上述したコンデンサに限られず、同様の積層構造を有する積層型のセラミック電子部品であれば特に制限されない。このような積層セラミック電子部品としては、積層圧電素子、積層セラミックパッケージ等が挙げられる。これらは、セラミック層や導体層の構成材料、或いは、積層構造等が適宜変更されるとともに、上述した実施形態と同様のビアを備えるものとなる。
【実施例】
【００６１】
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
［積層セラミックコンデンサの製造］
【００６２】
下記に示す各実施例では、以下に示す方法にしたがって積層セラミックコンデンサの製造を行った。すなわち、まず、セラミック層用のセラミック材料の原料混合物を、バインダーであるポリビニルブチラール樹脂及び溶剤であるエタノールを含む有機ビヒクル、及び、可塑剤であるフタル酸ジオクチルと混合・混錬してセラミック層用ペーストを調製した。また、内部電極用の導電粒子及び無機化合物粒子を、バインダーであるエチルセルロース樹脂及び溶剤であるテルピオネールを含む有機ビヒクルと混合・混錬して、内部電極用ペーストを調製した。
【００６３】
さらに、ビア用の導電粒子を、この導電粒子よりも線膨張係数が小さいビア添加用の粒子、並びに、バインダーであるエチルセルロース樹脂及び溶剤であるテルピオネールを含む有機ビヒクルと混合・混錬して、ビア用ペーストを調製した。なお、このビア用ペーストは、当該ペーストの総量中に占める導電粒子の含有量が６０質量％となるようにした。
【００６４】
次に、キャリアフィルムであるポリエチレンテレフタレートフィルム上に、セラミックペーストをドクターブレード法によって塗布した後、乾燥してセラミックグリーンシートを得た。このセラミックグリーンシートの所望の位置に、レーザーにより複数の貫通孔を設けた後、この貫通孔にそれぞれビア用ペーストを充填してビアを形成した。なお、セラミックグリーンシートにおけるビアは、隣り合うビアの外周間の間隔（ビア間距離）が４００μｍとなるように形成した。
【００６５】
それから、このビアを有するセラミックグリーンシート上に、所望の形状となるようにスクリーン印刷法により内部電極ペーストを印刷して導電ペースト層を形成した。こうして、ビアを有するセラミックグリーンシート上に内部電極ペースト層が形成されたグリーンシートを得た。このグリーンシートを、同一位置にビアを形成するとともに、内部電極ペースト層の形状を適宜変化させて複数作製した。
【００６６】
その後、上記グリーンシートからキャリアシートを剥離した後、これらを、ビアの位置が一致するように積層することで、合計の積層数が１６０枚であるグリーンチップを得た。そして、得られたグリーンチップに対し、１２５０℃で２時間の焼成を行い、図１に示すのと同様の構造を有する積層セラミックコンデンサを得た。
［実施例１］
【００６７】
実施例１においては、セラミック材料として、ＭｇＯに換算して２モル％、ＭｎＯに換算して３モル％、ＣａＯに換算して３モル％、ＳｉＯ２に換算して６モル％、Ｙ２Ｏ３に換算して２モル％の組成を有するチタン酸バリウム（ＢａＴｉＯ３）系のセラミック材料（線膨張係数：１０．１×１０−６／℃、粒径０．１〜１．０μｍ）、内部電極用の導電粒子として平均粒径が０．４μｍのニッケル粒子、ビア用の導電粒子として平均粒径が０．６μｍであるニッケル粒子（線膨張係数：１３．３×１０−６／℃）、ビア添加用の粒子として平均粒径が０．３μｍであるチタン酸バリウム粒子（線膨張係数：１０．１×１０−６／℃）をそれぞれ用いて積層セラミックコンデンサを作製した。また、実施例１においては、ビア添加用の粒子であるチタン酸バリウムの添加量を表１に示すように変化させて、７種の積層セラミックコンデンサ（サンプル１〜７）を作製した。なお、表１において、チタン酸バリウムの添加量は、ビア用の導電粒子であるニッケルの質量に対する質量部で表されている。
【００６８】
（ビア中のビア添加用粒子の占有面積率の測定）
サンプル１〜７の積層セラミックコンデンサを、それぞれビアを含む断面で切断し、この切断面をマイクロスコープにより３０００倍で観察した。そして、この切断面に露出したビアを画像処理により解析して、当該ビアの所定面積（２０×１７μｍ２）中にビア添加用粒子であるチタン酸バリウム粒子が占める面積（μｍ２）の割合（％）を算出した。得られた結果をまとめて表１に示す。
【００６９】
（導通不良率の測定）
サンプル１〜７にそれぞれ対応する積層セラミックコンデンサを多数作製し、各サンプルに形成されたビアのうちの２００個について導通の有無を確認した。ビアの導通は、マニピュレーターを用いてテスターにより確認した。そして、各サンプルの２００個のビアのうち、導通のなかったものの割合（％）を算出した。得られた結果を表１に示す。
【００７０】
（ビア近傍のクラック発生の評価）
サンプル１〜７に対応する積層セラミックコンデンサをそれぞれ多数作製し、そのうちの２００個ずつを抜き出し、これらを用いて以下の試験を行った。すなわち、まず、各サンプルを、３４０℃のはんだ浴に２０秒浸漬した後、引き上げた。その後、各サンプルを樹脂に埋め込んだ後、ビアを含む断面が露出するまで研磨し、この断面をマイクロスコープにより観察して、ビア近傍にクラックが発生しているか否かを確認した。そして、各サンプルについて、２００個の積層セラミックコンデンサ中、クラックが発生していたものの数を数えた。得られた結果をまとめて表１に示す。
【表１】
2007207885.tif 000003
［実施例２］
【００７１】
実施例２においては、セラミック材料として実施例１と同様のチタン酸バリウム系材料（線膨張係数：１０．１×１０−６／℃）、内部電極用の導電粒子として平均粒径が０．４μｍであるＮｉ粒子、ビア用の導電粒子として平均粒径が０．６μｍであるＮｉ粒子（線膨張係数：１３．３×１０−６／℃）、ビア添加用の粒子として平均粒径が０．５μｍである酸化アルミニウム粒子（線膨張係数：８．０×１０−６／℃）をそれぞれ用いて、積層セラミックコンデンサの製造を行った。また、実施例２においては、ビア添加用の粒子である酸化アルミニウム粒子の添加量を表２に示すように変化させて、５種の積層セラミックコンデンサ（サンプル８〜１２）を作製した。なお、表２において、酸化アルミニウム粒子の添加量は、Ｎｉの質量に対する質量部で表されている。
【００７２】
そして、サンプル８〜１２の積層セラミックコンデンサを用いて、実施例１と同様にして、「ビア中のビア添加用粒子の占有面積率の測定」、「導通不良率の測定」、及び、「ビア近傍のクラック発生の評価」を行った。得られた結果をまとめて表２に示す。
【表２】
2007207885.tif 000004
［実施例３］
【００７３】
実施例３においては、セラミック材料として、実施例１と同様のチタン酸バリウム系材料（線膨張係数：１０．１×１０−６／℃）、内部電極用の導電粒子として平均粒径が０．４μｍであるＮｉ粒子、ビア用の導電粒子として平均粒径が０．６μｍであるＮｉ粒子（線膨張係数：１３．３×１０−６／℃）、及び、ビア添加用の粒子として平均粒径が０．３μｍである上記と同様のチタン酸バリウム系粒子（線膨張係数：８．０×１０−６／℃）をそれぞれ用いて、積層セラミックコンデンサの製造を行った。また、実施例３においては、ビア添加用の粒子であるチタン酸バリウム系粒子の添加量を表３に示すように変化させるとともに、ビア間距離をこれまでの４００μｍに代えて表３に示すように変化させて、５種の積層セラミックコンデンサ（サンプル１３〜１７）を作製した。なお、表３において、チタン酸バリウム系粒子の添加量は、Ｎｉの質量に対する質量％で表されている。
【００７４】
そして、サンプル１３〜１７の積層セラミックコンデンサを用いて、実施例１と同様にして、「ビア中のビア添加用粒子の占有面積率の測定」、「導通不良率の測定」、及び、「ビア近傍のクラック発生の評価」を行った。得られた結果をまとめて表３に示す。また、表３には、各積層セラミックコンデンサのサンプルにおけるビア間距離を併せて示す。
【表３】
2007207885.tif 000005
【００７５】
表１〜３より、ビア中に、ビア用の導電粒子よりも線膨張係数が小さいビア添加用の粒子を添加することで、ビア周辺のクラックの発生を低減できることが確認された。特に、表３より、ビア添加用の粒子の添加により、ビア間距離を８００μｍ以下、更には６００μｍ以下とした場合であっても、ビア周辺のクラック発生を確実に低減できることが判明した。
【図面の簡単な説明】
【００７６】
【図１】好適な実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。
【図２】ビア６の断面構造を拡大して示す模式図である。
【符号の説明】
【００７７】
２…セラミック層、４…内部電極、６…ビア、８…積層体、２２…導電相、２４…導電材料よりも線膨張係数が小さい粒子。
【図１】
2007207885.tif 000006
【図２】
2007207885.tif 000007