(57)【要約】【課題】欠陥画素の検査時間を短縮することができる固体撮像素子の製造・検査方法を提供する。【解決手段】本発明に係わる固体撮像素子の製造・検査方法は、ウェーハプロセス工程およびプローブ検査工程を含む。ウェーハプロセス工程では、ウェーハ上のチップ領域に固体撮像素子を形成するとともに、チップ領域を区画するスクライブ領域に、固体撮像素子から画素ごとに出力される撮像信号を規格値と比較しながら欠陥画素の数をカウントし、カウント数が所定値に達したときフラグ信号を出力する検査回路を形成する。プローブ検査工程では、固体撮像素子を駆動するとともに、検査回路に規格値を設定し、検査回路から出力されるフラグ信号に基づいて欠陥画素に関する良否判定を行う。このプローブ検査工程では、固体撮像素子を駆動しながらリアルタイムに良否判定を行うことができるため、検査時間を短縮することができる。【選択図】図１
2007305928.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハ上のチップ領域に固体撮像素子を形成するとともに、前記チップ領域を区画するスクライブ領域に、前記固体撮像素子から画素ごとに出力される撮像信号を規格値と比較しながら欠陥画素の数をカウントし、カウント数が所定値に達したときフラグ信号を出力する検査回路を形成する製造工程と、
前記固体撮像素子を駆動するとともに、前記検査回路に前記規格値を設定し、前記検査回路から出力される前記フラグ信号に基づいて欠陥画素に関する良否判定を行う検査工程と、
を備えることを特徴とする固体撮像素子の製造・検査方法。
【請求項２】
前記チップ領域はウェーハ上に複数形成されており、前記検査工程が終了した後、前記スクライブ領域に沿って切断を行い、前記チップ領域を個片化する個片化工程を備えることを特徴とする請求項１記載の固体撮像素子の製造・検査方法。
【請求項３】
前記個片化工程後に、個片化された前記チップ領域をパッケージ化する組立工程を備えることを特徴とする請求項２記載の固体撮像素子の製造・検査方法。
【請求項４】
前記固体撮像素子は、有効画素領域および光学的黒領域を有し、前記検査回路は、前記有効画素領域から出力された撮像信号と、前記光学的黒領域から出力されたノイズ信号との差分を取り、この差分値を前記規格値と比較しながら欠陥画素の数をカウントし、カウント数が所定値に達したとき前記フラグ信号を出力することを特徴とする請求項１ないし３いずれか記載の固体撮像素子の製造・検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造・検査方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Charge Coupled Device）イメージセンサ等の固体撮像素子が使用された撮像装置が広く普及しており、更なる精細な画質への要求と、半導体微細加工技術の発展とともに、固体撮像素子の画素数は増加の一途にある。しかし、画素数が増加するとともに、微小なゴミや結晶欠陥に起因する欠陥画素の完全に存在しない固体撮像素子を製造することは難しくなりつつある。固体撮像素子の製造メーカでは、検査時に欠陥画素の数について判定を行い、欠陥画素の数が許容範囲内であるものについては良品として出荷を行っているのが現状である。
【０００３】
このため、固体撮像素子をデジタルカメラ等の撮影装置に組み込んで使用するカメラメーカでは、欠陥画素の画素信号を周囲の画素を用いて求めた信号値に置き換える補正回路を撮影装置内に設けることで対処を行っている（例えば、特許文献１参照）。
【特許文献１】特開平５−６８２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、固体撮像素子の製造メーカでは、固体撮像素子の製品価格は年々下がる傾向にあるため、製品原価を低減することが重要であり、検査時間を短縮することも製品原価を低減する上では無視することができない課題である。しかしながら、上記の欠陥画素を検出するための検査は、固体撮像素子から全画素について読み出しを行った後、検査装置上で欠陥画素の判定と個数のカウントを行うことによりなされており、各固体撮像素子について一律の検査時間が要され、検査時間の短縮が図られていない。
【０００５】
本発明は、欠陥画素の検査時間を短縮することができる固体撮像素子の製造・検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の固体撮像素子の製造・検査方法は、ウェーハ上のチップ領域に固体撮像素子を形成するとともに、前記チップ領域を区画するスクライブ領域に、前記固体撮像素子から画素ごとに出力される撮像信号を規格値と比較しながら欠陥画素の数をカウントし、カウント数が所定値に達したときフラグ信号を出力する検査回路を形成する製造工程と、前記固体撮像素子を駆動するとともに、前記検査回路に前記規格値を設定し、前記検査回路から出力される前記フラグ信号に基づいて欠陥画素に関する良否判定を行う検査工程と、を備えることを特徴とする。
【０００７】
なお、前記チップ領域はウェーハ上に複数形成されており、前記検査工程が終了した後、前記スクライブ領域に沿って切断を行い、前記チップ領域を個片化する個片化工程を備えることが好ましい。また、前記個片化工程後に、個片化された前記チップ領域をパッケージ化する組立工程を備えることが好ましい。
【０００８】
さらに、前記固体撮像素子は、有効画素領域および光学的黒領域を有し、前記検査回路は、前記有効画素領域から出力された撮像信号と、前記光学的黒領域から出力されたノイズ信号との差分を取り、この差分値を前記規格値と比較しながら欠陥画素の数をカウントし、カウント数が所定値に達したとき前記フラグ信号を出力することが好ましい。
【発明の効果】
【０００９】
本発明の固体撮像素子の製造・検査方法によれば、固体撮像素子を駆動しながらリアルタイムに欠陥画素の良否判定を行うことができるため、検査時間を短縮することができる。また、この検査を実施する検査回路は、スクライブ領域に形成されているため、固体撮像素子のチップサイズを増大させることはない。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明に係わる固体撮像素子の製造・検査方法を示す。まず、ウェーハプロセス工程（製造工程）では、図２に示すように、シリコンウェーハ１０上に、２次元マトリクス状に配列された複数のチップ領域１１と、チップ領域１１を区画するスクライブ領域１２とを設定し、チップ領域１１には、製品部としての固体撮像素子を形成し、スクライブ領域１２には、固体撮像素子の検査回路を形成する。なお、スクライブ領域１２には、モニタ用トランジスタなど、他の回路も適宜形成してよい。
【００１１】
ウェーハプロセス工程が終了した後、各チップ領域１１に形成された固体撮像素子について、プローブ検査を行う。このプローブ検査工程（検査工程）では、図３に示すように、シリコンウェーハ１０上の検査対象の固体撮像素子に、光源２０から所定光量の光（平行光）を照射した状態で、所定の電極パッドにプローブカード２１のプローブ針２２を接触させ、半導体テスタ２３との間でプローブカード２１を介して電気的信号をやり取りすることにより、欠陥画素の検査を含む所定の電気的検査を実施し、良否判定を行う。
【００１２】
プローブ検査工程が終了すると、シリコンウェーハ１０に対してダイシング（スクライビング）を行い、各チップ領域１１を分離して個片化する。このダイシング工程（個片化工程）では、図４に示すように、シリコンウェーハ１０を、ウェーハリング２４に保持されたダイシングテープ２５上にマウントした状態で、高速回転するダイサー（ダイシングソー）２６によって切断を行う。この切断は、スクライブ領域１２に沿って行い、スクライブ領域１２は、ダイサー２６によって粉砕される。
【００１３】
ダイシング工程が終了すると、上記のプローブ検査の良否判定結果に基づき、検査を合格したチップ領域１１（良品チップ）をダイシングテープ２５から剥がし、アセンブリ工程（組立工程）にてパッケージングを行う。アセンブリ工程では、ボンディング、モールド封入、リード形成などを行い、良品チップをパッケージ化する。
【００１４】
次に、図５は、チップ領域１１に形成される固体撮像素子３０と、これに付随してスクライブ領域１２に形成される検査回路３１とを示している。固体撮像素子３０は、インターライントランスファ方式のＣＣＤイメージセンサであり、２次元マトリクス状に配列されたフォトダイオード（ＰＤ）３２と、ＰＤ３２の垂直列ごとに設けられた垂直ＣＣＤ（ＶＣＣＤ）３３と、ＰＤ３２とＶＣＣＤ３３との間に設けられた読み出し転送ゲート（ＴＧ）３４と、各ＶＣＣＤ３３の最終段に共通に接続された水平ＣＣＤ（ＨＣＣＤ）３５と、ＨＣＣＤ３５の最終段に隣接して設けられた出力ゲート（ＯＧ）３６およびフローティングディフュージョン（ＦＤ）３７と、ＦＤ３７に接続されたソースフォロア型のアンプ回路３８とから構成されている。
【００１５】
ＰＤ３２は、入射光を光電変換し、入射光の光量に応じた信号電荷を生成して蓄積する。ＴＧ３４は、ＰＤ３２に蓄積された信号電荷をＶＣＣＤ３３へ転送する。ＶＣＣＤ３３は、ＰＤ３２から転送された信号電荷を受け取り、ＨＣＣＤ３５に向けて１行ずつ垂直転送を行う。ＨＣＣＤ３５は、ＶＣＣＤ３３の最終段から出力される信号電荷を１行ずつ受け取り、１行分（１水平ライン分）の信号電荷を受け取るたびに順にＯＧ３６に向けて水平転送を行う。ＯＧ３６は、ＨＣＣＤ３５から送られた信号電荷を画素ごとに順にＦＤ３７へ転送する。ＦＤ３７は、ＦＤ３７から転送された信号電荷を電圧信号に変換する。アンプ回路３８は、ＦＤ３７が生成した電圧信号を増幅し、撮像信号Ｖｏｕｔとして出力を行う。なお、これらの動作は、半導体テスタ２３から入力される駆動パルス（読み出し転送パルス、垂直転送パルス、水平転送パルスなど）に基づいて行われる。
【００１６】
検査回路３１は、アンプ回路３８の出力信号が入力されるコンパレータ回路３９と、コンパレータ回路３９の出力信号が入力されるカウンタ回路４０とから構成されている。コンパレータ回路３９は、アンプ回路３８から画素ごとに出力される撮像信号Ｖｏｕｔを、半導体テスタ２３から入力される所定の規格値Ｖｔｈと比較し、比較結果に応じた信号（Ｖｏｕｔ≦Ｖｔｈのとき“０”、Ｖｏｕｔ＞Ｖｔｈのとき“１”）を出力する。カウンタ回路４０は、コンパレータ回路３９から出力される信号が“１”である場合にカウントを行い、“１”のカウント数が所定値に達した場合にフラグ信号ＦＬを出力する。この場合、規格値Ｖｔｈは、欠陥画素として白傷を検出するための基準値であり、正常な撮像信号Ｖｏｕｔの値より高い値であることが要される。
【００１７】
上記のプローブ検査工程では、半導体テスタ２３は、検査対象の固体撮像素子３０を駆動するとともに、これに付随する検査回路３１のコンパレータ回路３９に上記の規格値Ｖｔｈを入力し、カウンタ回路４０から出力されるフラグ信号ＦＬを監視する。半導体テスタ２３は、カウンタ回路４０のカウント数（つまり、白傷の画素数）が所定値に達し、カウンタ回路４０からフラグ信号ＦＬが出力されたことを検出すると、その時点で検査中の固体撮像素子３０を不良と判断して検査を終了し、他の固体撮像素子３０の検査に移行する。
【００１８】
このように、本プローブ検査工程では、所定数の欠陥画素が検出された時点で、その固体撮像素子３０は不良と判定されて検査が中止されるため、固体撮像素子３０から全画素を読み出してから判定を行う従来の検査方法に比して、検査時間を短縮することができる。また、この検査を行うための検査回路３１は、スクライブ領域１２に形成されているため、固体撮像素子３０のチップサイズは増大しない。
【００１９】
なお、上記実施形態では、画素欠陥の検査として、輝度値が正常な画素より高く変位した白傷の検査を行う場合を例に挙げて説明しているが、本発明はこれに限定されず、輝度値が正常な画素より低く変位した黒傷の検査を行うことも可能である。黒傷の検出を行う場合には、カウンタ回路４０を、上記とは逆に、コンパレータ回路３９から出力される信号が“０”である場合にカウントを行い、“０”のカウント値が所定数に達した場合にフラグ信号ＦＬを出力するように構成するとともに、規格値Ｖｔｈを、正常な撮像信号Ｖｏｕｔの値より高い値とすればよい。
【００２０】
また、上記実施形態では、コンパレータ回路３９を、１つの値と比較を行う回路としているが、本発明はこれに限定されず、コンパレータ回路３９を、上限値と下限値とで決められる範囲と比較を行うウィンドウコンパレータとしてもよい。この場合は、白傷と黒傷とを同時に検査を行うことができる。
【００２１】
次に、図６は、本発明の第２実施形態に係わる固体撮像素子５０および検査回路５１を示す。なお、上記実施形態と同一の部分については、同一の符号を付しており、その部分の詳しい説明は省略する。
【００２２】
固体撮像素子５０は、入射光を光電変換する前述のＰＤ３２を含む有効画素領域５２の他、遮光膜により入射光が遮られたＰＤ５３を含む光学的黒（ＯＢ：オプティカルブラック）領域５４を有する。ＰＤ５３は、垂直方向に１列だけ配列されており、ＰＤ５３に生じた電荷（暗電流ノイズ）は、ＴＧ５５、ＶＣＣＤ５６、およびＯＧ５７を介してＦＤ５８に転送され、ＦＤ５８によって電圧信号（ノイズ信号Ｖｎ）に変換される。有効画素領域５２とＯＢ領域５４との読み出し転送および垂直転送は、同一の転送電極によって制御され、同期が取られている。
【００２３】
検査回路５１には、ＦＤ５８が生成した電圧信号を増幅し、ノイズ信号Ｖｎとして出力を行うソースフォロア型のアンプ回路５９と、アンプ回路３８から撮像信号Ｖｏｕｔ、アンプ回路５９からノイズ信号Ｖｎが入力される差動アンプ回路６０と、前述のコンパレータ回路３９およびカウンタ回路４０とが設けられている。差動アンプ回路６０は、撮像信号Ｖｏｕｔとノイズ信号Ｖｎとの差分を取り、差分値（Ｖｏｕｔ−Ｖｎ）を出力する。なお、ＯＢ領域５４のＰＤ５３は、有効画素領域５２の１水平ライン分のＰＤ３２に対して１つしか設けられていないため、差動アンプ回路６０では、１水平ライン分の撮像信号Ｖｏｕｔは、同一水平ラインに属する１つのノイズ信号Ｖｎを用いて差分が取られる。
【００２４】
コンパレータ回路３９は、上記と同様に、差分値（Ｖｏｕｔ−Ｖｎ）を規格値Ｖｔｈと比較して、比較結果に応じた信号を出力する。カウンタ回路４０は、上記と同様に、コンパレータ回路３９からの出力値が特定の値（“１”または“０”）である場合にカウントを行う。
【００２５】
このように、本実施形態は、固体撮像素子５０に有効画素領域５２とＯＢ領域５４とを設け、有効画素領域５２から出力される撮像信号ＶｏｕｔからＯＢ領域５４から出力されるノイズ信号Ｖｎを差し引いた上で、上記と同様な欠陥画素の検出を行うように構成したものであり、暗電流ノイズに左右されない、より確実な欠陥画素の検出を行うことができる。
【００２６】
なお、上記第１および第２実施形態では、固体撮像素子として、ＣＣＤイメージセンサを例に挙げて説明しているが、本発明はこれに限定されず、各フォトダイオードにアンプを備えたＣＭＯＳイメージセンサなど、他種の固体撮像素子を適用することも可能である。
【図面の簡単な説明】
【００２７】
【図１】固体撮像素子の製造・検査方法を示すフローチャートである。
【図２】シリコンウェーハの平面図である。
【図３】プローブ検査工程を説明する図である。
【図４】ダイシング検査工程を説明する図である。
【図５】固体撮像素子および検査回路の構成を示すブロック図である。
【図６】本発明の第２実施形態に係わる固体撮像素子および検査回路の構成を示すブロック図である。
【符号の説明】
【００２８】
１０  シリコンウェーハ
１１  チップ領域
１２  スクライブ領域
３０  固体撮像素子
３１  検査回路
３２  フォトダイオード
３８  アンプ回路
３９  コンパレータ回路
４０  カウンタ回路
５０  固体撮像素子
５１  検査回路
５２  有効画素領域
５４  光学的黒領域
５９  アンプ回路
６０  差動アンプ回路
【図１】
2007305928.tif 000003
【図２】
2007305928.tif 000004
【図３】
2007305928.tif 000005
【図４】
2007305928.tif 000006
【図５】
2007305928.tif 000007
【図６】
2007305928.tif 000008