(57)【要約】【課題】偶数ビット且つ規則性のあるデータパターンを用いた試験ではアドレスカウンタに不具合が発生した場合、アドレスはカウントアップされないが期待値に対しリードデータが一致するため、不具合の検出ができなかった。【解決手段】試験装置１Ａから奇数ビットのデータパターンを単位として繰り返すテストパターンデータを発生させる第１のステップと、発生させたテストパターンデータを半導体記憶装置２へ転送し半導体記憶装置２に対して奇数ビットのデータパターンを単位として繰り返し書き込む第２のステップと、半導体記憶装置２に書き込んだデータを読み出して読み出したデータを試験装置１Ａに取り込む第３のステップと、試験装置１Ａに取り込んだデータを期待値と比較する第４のステップと、比較結果により半導体記憶装置２の正常又は不良を判定し、その判定結果のデータを表示する第５のステップとを有する。【選択図】図１
2007207368.tif 000002
【特許請求の範囲】
【請求項１】
試験装置から半導体記憶装置へテストパターンデータを転送して、前記半導体記憶装置の不具合箇所を検出する半導体記憶装置の試験方法において、
前記試験装置から奇数ビットのデータパターンを単位として順次繰り返すテストパターンデータを発生させる第１のステップと、
前記試験装置で発生させたテストパターンデータを半導体記憶装置へ転送し、前記半導体記憶装置内のメモリ素子に対して、奇数ビットのデータパターンを単位として繰り返し書き込む第２のステップと、
前記半導体記憶装置に書き込んだメモリ素子のデータを順次読み出して、該読み出したデータを前記試験装置に取り込む第３のステップと、
前記試験装置に取り込んだデータを、予め記憶しておいた期待値とを比較する第４のステップと、
前記比較結果により、半導体記憶装置の正常又は不良を判定し、その判定結果のデータを表示する第５のステップと、
を有することを特徴とする半導体記憶装置の試験方法。
【請求項２】
前記不具合箇所の検出では、前記半導体記憶装置内の特定アドレスの行アドレスカウンタ又は列アドレスカウンタの異常が原因で、正常にカウントアップされないメモリデバイスの不良品を検出することを特徴とする請求項１記載の半導体記憶装置の試験方法。
【請求項３】
前記試験装置は、少なくとも、テストパターンデータとアドレスデータを発生するためのテストプログラムと、前記テストプログラムの制御によりテストパターンを発生させるテストパターン発生部と、予め期待値を記憶させておく期待値記憶部と、半導体記憶装置から読み出したリードデータを予め記憶させておいた期待値とを比較するコンパレータと、前記コンパレータの比較結果について良否判定を行う比較結果判定部と、前記良否判定結果の情報を表示する表示装置を有することを特徴とする請求項１記載の半導体記憶装置の試験方法。
【請求項４】
前記テストパターンデータは、メモリ素子への書き込みアドレスと、メモリ素子へ書き込む奇数ビットのデータパターンを単位として順次繰り返すパターンデータを含んでいることを特徴とする請求項１記載の半導体記憶装置の試験方法。
【請求項５】
試験装置から半導体記憶装置へテストパターンデータを転送して、前記半導体記憶装置の不具合箇所を検出する半導体記憶装置の試験装置において、
奇数ビットのデータパターンを単位として順次繰り返すテストパターンデータを発生させる第１の手段と、
前記発生させたテストパターンデータを半導体記憶装置へ転送し、前記半導体記憶装置内のメモリ素子に対して、奇数ビットのデータパターンを単位として繰り返し書き込む第２の手段と、
前記半導体記憶装置に書き込んだメモリ素子のデータを順次読み出して、該読み出したデータを前記試験装置に取り込む第３の手段と、
前記試験装置に取り込んだデータを、予め記憶しておいた期待値とを比較する第４の手段と、
前記比較結果により、半導体記憶装置の正常又は不良を判定し、その判定結果のデータを表示する第５の手段と、
を備えていることを特徴とする半導体記憶装置の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置からテストパターンデータを発生させて、半導体記憶装置に対し奇数ビットのデータパターンを単位として繰り返すパターンデータを書き込み、その後、前記書き込んだデータを読み出し、予め記憶させておいた期待値と比較することで、半導体記憶装置の不具合（アドレスカウンタの不具合等）を検出する半導体記憶装置の試験方法及び半導体記憶装置の試験装置に関する。
【背景技術】
【０００２】
(1) ：従来例１
以下、図７乃至図９に基づいて従来例１を説明する。
【０００３】
◎：従来のテスタの説明
図７は従来のテスタの説明図である。図示のテスタ（試験装置）は、半導体記憶装置２の不具合を試験（以下、単に「テスト」とも記す）するための装置である。テスタ１にはテストパターン発生部１８と、コンパレータ１３と、期待値記憶部１４と、表示装置１６と、ドライバ１９等が設けてある。
【０００４】
テストパターン発生部１８は半導体記憶装置２内の不具合を検出するための試験（テスト）を行う際に使用するテストパターンデータ（パルス信号）を発生させるためのものである。ドライバ１９はテストパターン発生部１８により発生させたテストパターンデータを駆動して半導体記憶装置２へ転送し、半導体記憶装置２を駆動するものである。
【０００５】
コンパレータ１３は前記テストパターンデータを半導体記憶装置２へ転送させ、そのパターンデータを半導体記憶装置２に書き込んだ後に、前記半導体記憶装置２から読み出したデータ（読み出しデータ、又はリードデータ）を取り込んで、期待値記憶部１４に予め記憶させておいた期待値と比較するものである。表示装置１６はコンパレータ１３により比較された結果のデータを表示するものである。
【０００６】
◎：半導体記憶装置の具体例による構成の説明
図８は半導体記憶装置の説明図であり、図７に示した半導体記憶装置２の内部の基本的な構成の１例を示したものである。
【０００７】
この例は、２次元アドレス方式と呼ばれており、アドレスを二つに分割して、二つの交点にアクセスしようとするものである。二つのアドレスデコーダは、それぞれ行アドレスデコーダ（Ｙアドレスデコーダ）、列アドレスデコーダ（Ｘアドレスデコーダ）と呼ばれる。この方式では物理的に長方形の配列になるので、集積回路化に適している。
【０００８】
また、前記行アドレスデコーダ（又はＹアドレスデコーダ）、列アドレスデコーダ（又はＸアドレスデコーダ）と前記テスタ１との間には、行アドレスカウンタ（Ｙアドレスカウンタ）、列アドレスカウンタ（Ｘアドレスカウンタ）が設けてある。
【０００９】
そして、テスタ１からのテストパターンデータは、行アドレスカウンタ（Ｙアドレスカウンタ）、又は列アドレスカウンタ（Ｘアドレスカウンタ）に入力し、ここでアドレスのカウントが行われ、その信号は、行アドレスデコーダ（又はＹアドレスデコーダ）、又は列アドレスデコーダ（又はＸアドレスデコーダ）によりアドレスのデコードが行われた後、記憶手段（メモリ素子）に入力し、データがライト（書き込み）されたり、リード（読み出し）されたりする。
【００１０】
以下のテスト例では、行アドレスカウンタ（Ｙアドレスカウンタ）を単に「Ｙカウンタ」とし、Ｙカウンタのみを使用してテストを行う場合を説明する。また、Ｙカウンタの使用桁数をＹ３、Ｙ２、Ｙ１、Ｙ０の４桁とした例について説明する。更に、不具合の発生したＹカウンタのＹ０（Ｙ０カウンタと記す）が不具合（不良とも記す）になった例について説明する。
【００１１】
◎：テストデータの説明
図９は従来例１のテストデータ説明図である。以下、図９に基づいて従来例１のテストデータについて説明する。なお、この例は、Ｙ０カウンタが不良（障害）であることを検出する例である。また、図９において、（Ａ）（又は括弧内のＡ）はライトデータ（リードデータの期待値と同じ）を示す。また、（Ｐ）はコンパレータの比較結果がｐａｓｓ（正常）であることを示し、（Ｆ）はコンパレータの比較結果がｆａｉｌ（失敗）であることを示している。
【００１２】
テスト時には、先ず、データパターンを「０１０１」の４ビット（偶数ビット）を単位として、この４ビットのデータパターンをテスタ１から繰り返し発生させて半導体記憶装置２へ転送し、メモリ素子にデータを書き込む。そして、テストパターンによるデータ書き込み後、書き込んだデータを半導体記憶装置２から読み出してチェック（リードデータと期待値を比較）を行うことで半導体記憶装置２の不具合（障害発生等）を検出する。
【００１３】
すなわち、半導体記憶装置２を構成するメモリ素子のビット構成は偶数であるため、テスタから２、４、８のように偶数ビットで、かつ規則性のあるデータパターンを用いて繰り返し実行する。例えば、データパターンを、「０１０１」の４ビット（偶数ビット）を単位として半導体記憶装置２にデータの書き込みを行う。
【００１４】
この時、半導体記憶装置２に対し、テスタ１からデータパターンを「０１０１」と４ビット単位で書き込み（ライト）すると、各アドレス間は次のように、期待値のパターンである「０１０１」と同一パターン（仮に、このデータを「データＡ」とする）を繰り返しライトされる。
【００１５】
◎：Ｙカウンタが正常の場合（良品）次のようになる。
(a) ：指定アドレスとライトデータ
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）、０１０１をライト（データＡ）。
【００１６】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）、０１０１をライト（データＡ）。
【００１７】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）、０１０１をライト（データＡ）。
【００１８】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）、０１０１をライト（データＡ）。
【００１９】
この場合のライトデータは、０１０１→０１０１→０１０１→０１０１と続く。すなわち、ライトデータは（Ａ）→（Ａ）→（Ａ）→（Ａ）と続く。
【００２０】
(b) ：リードデータ
前記(a) のようなデータをライトした後、そのデータをメモリ素子からリードすると、Ｙカウンタ正常の場合は、次のようになる。
【００２１】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）、０１０１をライト（データＡ）。
【００２２】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）、０１０１をライト（データＡ）。
【００２３】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）、０１０１をライト（データＡ）。
【００２４】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）、０１０１をライト（データＡ）。
【００２５】
このようにして、Ｙカウンタ正常の場合は、リードデータと期待値（ライトデータと同じ）は一致する（Ｐ）。
【００２６】
◎：Ｙカウンタ（例えば、Ｙ０カウンタ）が故障し、信号が「０」固定になった（不良品）、次のようになる。
【００２７】
(a) ：指定アドレスとライトデータ
アドレス（例えば、Ｙ０カウンタ）の信号が「０」固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ０１０１→０１０１→０１０１→０１０１（Ａ→Ａ→Ａ→Ａ）が繰り返しライトされる（この例では、最終データ：０１０１）。
【００２８】
(b) ：リードデータ
アドレス（例えば、Ｙ０）の信号が「０」固定ため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ０１０１→０１０１→０１０１→０１０１（Ａ→Ａ→Ａ→Ａ）が繰り返しリードされる。
【００２９】
すなわち、１回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「０１０１」がライトされ、２回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「０１０１」が上書きでライトされ、３回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「０１０１」が上書きでライトされ、４回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「０１０１」が上書きでライトされる。
【００３０】
従って、１回目、２回目、３回目にライトしたデータは全て上書きにより消去され、最終データとして残るのは、４回目にライトされたライトデータ０１０１＝Ａだけとなる。このような最終データのみがライトされた状態で次の処理でリードが行われると次の(c) のような結果になる。
【００３１】
(c) ：リードデータ
前記ライトデータをリードした場合、アドレス（例えば、Ｙ０）が０固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ０１０１→０１０１→０１０１→０１０１（Ａ→Ａ→Ａ→Ａ）が繰り返しリードされる。
【００３２】
すなわち、１回目のリードではＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「０１０１」がリードされ、２回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「０１０１」がリードされ、３回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「０１０１」がリードされ、４回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「０１０１」がリードされる。
【００３３】
従って、リードデータと期待値との比較を行うと、１回目のリードデータ（０１０１）と期待値（０１０１）は一致し、判定結果は正常（Ｐ）となる。２回目のリードデータ（０１０１）と期待値（０１０１）は一致し、判定結果は正常（Ｐ）となる。３回目のリードデータ（０１０１）と期待値（０１０１）は一致し、判定結果は正常（Ｐ）となる。４回目のリードデータ（０１０１）と期待値（０１０１）は一致し、判定結果は正常（Ｐ）となる。
【００３４】
このように、データパターンとして偶数ビットの繰り返しデータを使用すると、Ｙカウンタが正常の場合でも、故障の場合であっても、常に同じデータがライトされ、常に同じデータがリードされるので、リードデータと期待値が一致し、半導体記憶装置２の不具合は検出できない。
【００３５】
従って、前記のような２、４、８のように偶数ビット且つ規則性のあるデータパターンを用いた試験では、アドレスカウンタに不具合が発生した場合、アドレスはカウントアップされないが期待値に対しリードデータが一致するため、半導体記憶装置２の不具合の検出ができなかった。
【００３６】
(2) ：従来例２
以下、特許文献１を従来例２として説明する。従来例２には次のような内容が記載されている。
【００３７】
(a) ：「本発明は、半導体集積回路（以下ＬＳＩと称する）に様々な試験信号を与えその機能や性能などを検査する半導体集積回路試験装置（以下ＬＳＩテスタと称する）において発生される信号波形（この信号波形はＬＳＩを試験動作させるために用いられる）の変化タイミングを高精度に制御することを目的とした波形発生機構に関する。」・・・段落番号［０００１］参照。
【００３８】
(b) ：「被試験半導体集積回路の有するピンごとに、所定のパターンで変化する複数のビットからなるテスト信号を与える装置であつて、前記ピンごとに前記所定のパターンを格納し、前記所定のパターン及び前記所定のパターンにおいて隣接する３ビットからなるビット情報を出力するパターン情報源と、前記所定のパターンの変化するタイミングを規定するタイミング情報を出力するタイミング情報源と、前記ビット情報における前記３ビットが１０１，０１０，００１，１１０のいずれかの場合には非零の値を、０１１，１００，０００，１１１のいずれかの場合には零の値を、それぞれ補正量として出力するタイミング補正情報源と、前記補正量及び前記タイミング情報に基づいて、前記パターン情報源から得た前記所定のパターンを所定のタイミングで発生させて前記テスト信号を生成するテスト信号発生部とを備える、半導体集積回路試験装置。」・・・特許請求の範囲参照。
【特許文献１】特開平１１−３３７６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００３９】
従来、半導体記憶装置の不具合の検出を行うための試験を行う場合、次のようにしていた。すなわち、半導体記憶装置を構成するメモリ素子のビット構成は偶数ビットであるため、試験装置（テスタ）のパターンプログラムを、２、４、８のように偶数ビット且つ規則性のあるデータパターンを発生させ、このデータパターンを半導体記憶装置に入力し、データのライトとリードを繰り返すことで試験を行っていた。
【００４０】
しかし、このような２、４、８のように偶数ビット且つ規則性のあるデータパターンを用いた試験では、アドレスカウンタに不具合が発生した場合、アドレスはカウントアップされないが期待値に対しリードデータが一致するため、不具合の検出ができなかった。
【００４１】
本発明は前記の課題を解決するためになされたものであり、半導体記憶装置を構成するメモリ素子に書き込み、読み出し動作を行わせるためのテストパターンデータを改善することにより、特定アドレスのアドレスカウンタの異常（故障）が原因で、正常にカウントアップされない不具合の発生したメモリデバイスを確実に検出できるようにすることを目的とする。
【課題を解決するための手段】
【００４２】
本発明は前記の目的を達成するため、次のように構成した。
(1) ：試験装置から半導体記憶装置へテストパターンデータを転送して、前記半導体記憶装置の不具合箇所を検出する半導体記憶装置の試験方法において、前記試験装置から奇数ビットのデータパターンを単位として順次繰り返すテストパターンデータを発生させる第１のステップと、前記試験装置で発生させたテストパターンデータを半導体記憶装置へ転送し、前記半導体記憶装置内のメモリ素子に対して、奇数ビットのデータパターンを単位として繰り返し書き込む第２のステップと、前記半導体記憶装置に書き込んだメモリ素子のデータを順次読み出して、該読み出したデータを前記試験装置に取り込む第３のステップと、前記試験装置に取り込んだデータを、予め記憶しておいた期待値とを比較する第４のステップと、前記比較結果により、半導体記憶装置の正常又は不良を判定し、その判定結果のデータを表示する第５のステップとを有することを特徴とする。
【００４３】
(2) ：前記(1) の半導体記憶装置の試験方法において、前記不具合箇所の検出では、前記半導体記憶装置内の特定アドレスの行アドレスカウンタ又は列アドレスカウンタの異常が原因で、正常にカウントアップされないメモリデバイスの不良品を検出することを特徴とする。
【００４４】
(3) ：前記(1) の半導体記憶装置の試験方法において、前記試験装置は、少なくとも、テストパターンデータとアドレスデータを発生するためのテストプログラムと、前記テストプログラムの制御によりテストパターンを発生させるテストパターン発生部と、予め期待値を記憶させておく期待値記憶部と、半導体記憶装置から読み出したリードデータを予め記憶させておいた期待値とを比較するコンパレータと、前記コンパレータの比較結果について良否判定を行う比較結果判定部と、前記良否判定結果の情報を表示する表示装置を有することを特徴とする。
【００４５】
(4) ：前記(1) の半導体記憶装置の試験方法において、前記テストパターンデータは、メモリ素子への書き込みアドレスと、メモリ素子へ書き込む奇数ビットのデータパターンを単位として順次繰り返すテストパターンデータを含んでいることを特徴とする。
【００４６】
(5) ：試験装置から半導体記憶装置へテストパターンデータを転送して、前記半導体記憶装置の不具合箇所を検出する半導体記憶装置の試験装置において、奇数ビットのデータパターンを単位として順次繰り返すテストパターンデータを発生させる第１の手段と、前記発生させたテストパターンデータを半導体記憶装置へ転送し、前記半導体記憶装置内のメモリ素子に対して、奇数ビットのデータパターンを単位として繰り返し書き込む第２の手段と、前記半導体記憶装置に書き込んだメモリ素子のデータを順次読み出して、該読み出したデータを前記試験装置に取り込む第３の手段と、前記試験装置に取り込んだデータを、予め記憶しておいた期待値とを比較する第４の手段と、前記比較結果により、半導体記憶装置の正常又は不良を判定し、その判定結果のデータを表示する第５の手段とを備えていることを特徴とする。
【００４７】
（作用）
以下、図１を参照しながら前記構成に基づく本発明の作用を説明する。
【００４８】
半導体記憶装置２の試験を行う場合、先ず、試験装置１Ａのテストプログラム１２Ａを起動すると、該テストプログラム１２Ａが、テストパターン発生部１８に対し、奇数ビット単位のデータパターン構造を有するテストパターンデータの発生を制御する信号を送り、テストパターン発生部１８から奇数ビット単位のデータパターンを繰り返すテストパターンデータを発生させる。
【００４９】
前記発生させたテストパターンデータは、ドライバ１９から半導体記憶装置２へ転送され、半導体記憶装置２内のメモリ素子に順次書き込まれる。この時の書き込みデータは奇数ビットを単位として繰り返し書き込まれる。
【００５０】
次に、前記書き込んだデータは半導体記憶装置２から読み出され、試験装置１Ａに取り込まれる。そして、試験装置においてコンパレータ１３は半導体記憶装置２から取り込んだデータを期待値記憶部１４に記憶されている期待値と比較する。その結果は、比較結果判定部１５で良否判定を行い、その結果の情報を表示装置１６に表示する。
【００５１】
このようにして、メモリ素子パターン動作を奇数ビットのデータパターンを単位として、繰り返し実行することで、特定アドレスのアドレスカウンタの異常が原因で、正常にカウントアップされないメモリデバイス（不良品）を検出できる。
【発明の効果】
【００５２】
本発明は前記の構成により次のような効果がある。
(1) ：半導体記憶装置内のメモリデバイスの不良検出力アップを図ることにより、汎用装置（半導体記憶装置）に搭載される部品の品質向上を図り、装置自体のより一層の信頼性向上を行うことが可能になる。
【００５３】
(2) ：メモリ素子パターン動作を奇数ビットデータを単位として、順次繰り返すことにより試験を行うことで、特定アドレスの行アドレスカウンタ又は列アドレスカウンタの異常が原因で、正常にカウントアップされないメモリデバイスの不具合を検出できる。
【発明を実施するための最良の形態】
【００５４】
§１：概要の説明
半導体記憶装置の試験工程において、半導体記憶装置のメモリデバイスの障害（不良）が発生し、障害（不良）の原因解析を行ったところ、或るメモリに対するテストパターンデータのみで、障害（不良）が再現することが判明した。すなわち、奇数ビット、例えば、３ビット単位（例えば、００１、００１・・・）のデータパターンで繰り返し書き込みを実行することにより半導体記憶装置の障害（不良）検出が可能になった。
【００５５】
障害発生品のメモリデバイスに対して物理解析を行い、特定アドレスの行アドレスカウンタ又は列アドレスカウンタの特定入力信号線と内部電源配線が、例えば、ショートしていることが原因で、特定のテストパターンデータで不良になることが判った。この特定のテストパターンデータを用いることにより、同一不良モードの検出力アップを図ることで、半導体記憶装置の品質向上を図ることができた。
【００５６】
このように、メモリ素子パターン動作を奇数ビットデータを単位として繰り返し実行することにより、特定アドレスのアドレスカウンタの異常が原因で、正常にカウントアップされないメモリデバイス（不良品）を検出することを可能にする。
【００５７】
§２：試験装置（テスタ）の構成の説明
図２はテスタの構成図である。以下、図２に基づいてテスタの構成を説明する。
【００５８】
図１に示した試験装置は図２に示したテスタ１で構成され、このテスタ１により半導体記憶装置２の不具合（障害）を検出する例である。
【００５９】
テスタ１には、主制御部（プロセッサ）１１と、テストパターン発生制御部（テストプログラム）１２と、コンパレータ１３と、期待値記憶部１４と、比較結果判定部１５と、表示装置１６と、表示データ処理部１７と、テストパターン発生部１８と、ドライバ１９等を備えている。
【００６０】
前記主制御部（プロセッサ）１１は、テスタ１内の各種制御や処理を行うものである。テストパターン発生制御部（テストプログラム）１２は、テストパターンを発生させる際の制御を行うもの（プログラム）である。コンパレータ１３は、半導体記憶装置２から読み出したデータ（リードデータ）を期待値記憶部１４に記憶されている期待値と比較するものである。
【００６１】
期待値記憶部１４は、予め、期待値（ライトデータと同じ値）を記憶させておくものである。比較結果判定部１５は、コンパレータ１３での比較結果を判定（正常又は不良等の判定）処理をするものである。表示装置１６は、比較結果判定部１５の処理結果の情報を表示するものである。表示データ処理部１７は、表示装置１６で表示するためのデータ処理を行うものである。テストパターン発生部１８は、テストパターン発生制御部（テストプログラム）１２の制御によりテストパターンを発生させるものである。ドライバ１９は、半導体記憶装置２をドライブするものである。なお、半導体記憶装置２の内部は、図８に示した従来例と同じ構成なので、本発明でも図８の半導体記憶装置を援用する。
【００６２】
§３：テスタの処理の説明
図３はテスタの処理フローチャートである。以下、図３に基づいて、テスタの処理を説明する。なお、図３において、Ｓ１〜Ｓ５は各処理ステップを示す。
【００６３】
先ず、主制御部１１の制御によりテストパターン発生制御部１２のテストパターンプログラムを起動すると、このテストパターンプログラムにより、テストパターンとアドレスを含むテストパターンデータを発生させる（Ｓ１）。
【００６４】
次に、発生させたテストパターンとアドレスを含むテストパターンデータを半導体記憶装置２の行アドレスカウンタへ転送する（Ｓ２）。この処理により、半導体記憶装置２内のメモリ素子に、順次テスト用のデータが書き込まれる。
【００６５】
次に、半導体記憶装置２からデータを読み出し、そのデータ（前記書き込んだデータを読み出したデータ）をテスタ１に取り込んで、コンパレータ１３の期待値と比較する（Ｓ３）。そして、コンパレータの比較結果を、比較結果判定部１５が取り込んで判定処理（正常又は不良の判定）を行う（Ｓ４）。
【００６６】
そして、判定結果のデータを、表示データ処理部１７が処理し、表示装置１６の画面上に表示させる（Ｓ５）。そして、この処理を終了する。なお、前記処理は、行アドレスカウンタだけでなく、列アドレスカウンタを使用しても同様に処理が可能である。
【００６７】
§４：テストデータの説明
(a) ：例１の説明
図４は例１のテストデータ説明図である。以下、図４を参照しながら、例１のテストデータを説明する。
【００６８】
このテストでは、テスタ１から００１と３ビットを単位として繰り返す奇数ビット単位のテストパターンデータを発生させて半導体記憶装置２へ転送し、前記半導体記憶装置２に対してデータパターンを００１と３ビットを単位としてライトすると、各アドレス間は次のように期待値００１０、０１００、１００１の３つのデータパターン毎に（仮に、データＡ、Ｂ、Ｃとする）繰り返しライトされる。
【００６９】
◎：Ｙカウンタが正常の場合（良品）次のようになる。
(a) ：指定アドレスとライトデータ（期待値と同じ）
【００７０】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）に、データ００１０をライト（データＡ）。
【００７１】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）に、データ０１００をライト（データＢ）。
【００７２】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）に、データ１００１をライト（データＣ）。
【００７３】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）に、データ００１０をライト（データＡ）。
【００７４】
(b) ：リードデータ
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）から、データ００１０をリード（データＡ）。
【００７５】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）から、データ０１００をリード（データＢ）。
【００７６】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）から、データ１００１をリード（データＣ）。
【００７７】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）から、データ００１０をリード（データＡ）
この場合、リードデータと期待値（ライトデータと同じ）とが一致し、半導体記憶装置２に不具合がない（正常である）ことを検出できる。
【００７８】
◎：Ｙカウンタ（例えば、Ｙ０カウンタ）が故障し、信号が「０」固定になった（不良品）場合、次のようになる。
【００７９】
(a) ：指定アドレスとライトデータ（期待値と同じ）
【００８０】
アドレス（例えば、Ｙ０）の信号が「０」固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ００１０→０１００→１００１→００１０（Ａ→Ｂ→Ｃ→Ａ）が順次、上書きされながら繰り返しライトされる（この例では、最終データＡ：００１０）。
【００８１】
すなわち、１回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「００１０」がライトされ、２回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「０１００」が上書きでライトされ、３回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「１００１」が上書きでライトされ、４回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「００１０」が上書きでライトされる。
【００８２】
従って、１回目、２回目、３回目にライトしたデータは全て上書きにより消去され、最終データとして残るのは、４回目にライトされたライトデータ００１０＝Ａだけとなる。このような最終データのみがライトされた状態で次の処理でリードが行われると次の(b) のような結果になる。
【００８３】
(b) ：リードデータ
前記ライトデータをリードした場合、アドレス（例えば、Ｙ０）が０固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ００１０→００１０→００１０→００１０（Ａ→Ａ→Ａ→Ａ）が繰り返しリードされる。
【００８４】
すなわち、１回目のリードではＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「００１０」がリードされ、２回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「００１０」がリードされ、３回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「００１０」がリードされ、４回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「００１０」がリードされる。
【００８５】
従って、リードデータと期待値との比較を行うと、１回目のリードデータ（００１０）と期待値（００１０）は一致し、判定結果は正常（Ｐ）となる。２回目のリードデータ（００１０）と期待値（０１００）は不一致となり、判定結果は失敗（Ｆ）となる。３回目のリードデータ（００１０）と期待値（１００１）は不一致となり、判定結果は失敗（Ｆ）となる。４回目のリードデータ（００１０）と期待値（００１０）は一致し、判定結果は正常（Ｐ）となる。
【００８６】
このように、リード時には、リードデータはアドレスがカウントアップされないため、最終ライトデータＡに対し期待値Ｂ、Ｃリード時（２回目、３回目）に、判定結果は失敗（Ｆ）となり、半導体記憶装置２の不良として検出可能。
【００８７】
(c) ：例２の説明
図５は例２のテストデータ説明図である。以下、図５を参照しながら、例２のテストデータを説明する。
【００８８】
このテストでは、テスタ１から００１１１と５ビットを単位として繰り返す奇数ビット単位のテストパターンデータを発生させて半導体記憶装置２へ転送し、前記半導体記憶装置２に対してデータパターンを００１１１と５ビットを単位としてライトすると、各アドレス間は次のように期待値００１１、１００１、１１００、１１１０の４つのデータパターン毎に（仮に、データＡ、Ｂ、Ｃ、Ｄとする）繰り返しライトされる。
【００８９】
◎：Ｙカウンタが正常の場合（良品）次のようになる。
(a) ：指定アドレスとライトデータ（期待値と同じ）
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）に、データ００１１をライト（データＡ）。
【００９０】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）に、データ１００１をライト（データＢ）。
【００９１】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）に、データ１１００をライト（データＣ）。
【００９２】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）に、データ１１１０をライト（データＡ）。
【００９３】
(b) ：リードデータ
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）から、データ００１１をリード（データＡ）。
【００９４】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）から、データ１００１をリード（データＢ）。
【００９５】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）から、データ１１００をリード（データＣ）。
【００９６】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）から、データ１１１０をリード（データＡ）。
【００９７】
この場合、リードデータと期待値（ライトデータと同じ）とが一致し、半導体記憶装置２に不具合がない（正常である）ことを検出できる。
【００９８】
◎：Ｙカウンタ（例えば、Ｙ０カウンタ）が故障し、信号が「０」固定になった（不良品）場合、次のようになる。
【００９９】
(a) ：指定アドレスとライトデータ（期待値と同じ）
アドレス（例えば、Ｙ０カウンタ）の信号が「０」固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ００１１→１００１→１１００→１１１０（Ａ→Ｂ→Ｃ→Ｄ）が繰り返しライトされる（この例では、最終データＤ：１１１０）。
【０１００】
すなわち、１回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「００１１」がライトされ、２回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「１００１」が上書きでライトされ、３回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「１１００」が上書きでライトされ、４回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「１１１０」が上書きでライトされる。
【０１０１】
従って、１回目、２回目、３回目にライトしたデータは全て上書きにより消去され、最終データとして残るのは、４回目にライトしたライトデータ１１１０＝Ｄだけとなる。このような最終データのみがライトされた状態で次の処理でリードが行われると次の(b) のような結果になる。
【０１０２】
(b) ：リードデータ
前記のようにしてライトしたデータをリードした場合、アドレス（例えば、Ｙ０）の信号が０固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ１１１０→１１１０→１１１０→１１１０（Ａ→Ａ→Ａ→Ａ）が繰り返しリードされる。
【０１０３】
すなわち、１回目のリードではＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１１０」がリードされ、２回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１１０」がリードされ、３回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１１０」がリードされ、４回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１１０」がリードされる。
【０１０４】
従って、リードデータと期待値との比較を行うと、１回目のリードデータ（１１１０）と期待値（００１１）は不一致となり、判定結果は失敗（Ｆ）となる。２回目のリードデータ（１１１０）と期待値（１００１）は不一致となり、判定結果は失敗（Ｆ）となる。３回目のリードデータ（１１１０）と期待値（１１００）は不一致となり、判定結果は失敗（Ｆ）となる。４回目のリードデータ（１１１０）と期待値（１１１０）は一致し、判定結果は正常（Ｐ）となる。
【０１０５】
このように、リード時には、リードデータはアドレスがカウントアップされないため、最終ライトデータＤに対し、期待値Ａ、Ｂ、Ｃリード時（１回目、２回目、３回目）に、判定結果は失敗（Ｆ）となり、半導体記憶装置２の不良として検出可能。
【０１０６】
(c) ：例３の説明
図６は例３のテストデータ説明図である。以下、図６を参照しながら、例３のテストデータを説明する。
【０１０７】
このテストでは、テスタ１から００００１１１と７ビットを単位として繰り返す奇数ビット単位のテストパターンデータを発生させて半導体記憶装置２へ転送し、前記半導体記憶装置２に対してデータパターンを００００１１１と７ビットを単位としてライトすると、各アドレス間は次のように期待値００００、１１１０、０００１、１１００の４つのデータパターン毎に（仮に、データＡ、Ｂ、Ｃ、Ｄとする）繰り返しライトされる。
【０１０８】
◎：Ｙカウンタが正常の場合（良品）次のようになる。
(a) ：指定アドレスとライトデータ（期待値と同じ）
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）に、データ００００をライト（データＡ）。
【０１０９】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）に、データ１１１０をライト（データＢ）。
【０１１０】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）に、データ０００１をライト（データＣ）。
【０１１１】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）に、データ１１００をライト（データＤ）。
【０１１２】
(b) ：リードデータ
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス間）から、データ００００をリード（データＡ）。
【０１１３】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝１（＃０４〜＃０７アドレス間）から、データ１１１０をリード（データＢ）。
【０１１４】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝０（＃０８〜＃０Ｂアドレス間）から、データ０００１をリード（データＣ）。
【０１１５】
Ｙ３＝０、Ｙ２＝０、Ｙ１＝１、Ｙ０＝１（＃０Ｃ〜＃０Ｆアドレス間）から、データ１１００をリード（データＤ）。
【０１１６】
この場合、リードデータと期待値（ライトデータと同じ）とが一致し、半導体記憶装置２に不具合がない（正常である）ことを検出できる。
【０１１７】
◎：Ｙカウンタ（例えば、Ｙ０）が故障し、信号が「０」固定になった（不良品）、次のようになる。
【０１１８】
(a) ：指定アドレスとライトデータ（期待値と同じ）
アドレス（例えば、Ｙ０）の信号が「０」固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ００００→１１１０→０００１→１１００（Ａ→Ｂ→Ｃ→Ｄ）が繰り返しライトされる（この例では、最終データＤ：１１００）。
【０１１９】
すなわち、１回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「００００」がライトされ、２回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「１１１０」が上書きでライトされ、３回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「０００１」が上書きでライトされ、４回目はＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）にデータ「１１００」が上書きでライトされる。（この例では、最終データＤ：１１００）。
【０１２０】
従って、１回目、２回目、３回目にライトしたデータは全て上書きにより消去され、最終データとして残るのは、４回目にライトしたライトデータ１１００＝Ｄだけとなる。このような最終データのみがライトされた状態で次の処理でリードが行われると次の(b) のような結果になる。
【０１２１】
(b) ：リードデータ
アドレス（例えば、Ｙ０）の信号が０固定のため、アドレスのカウントアップが出来ず、Ｙ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）間のみ１１００→１１００→１１００→１１００（Ｄ→Ｄ→Ｄ→Ｄ）が繰り返しリードされる（この例では、最終ライトデータＤ：１１００）。
【０１２２】
すなわち、１回目のリードではＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１００」がリードされ、２回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１００」がリードされ、３回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１００」がリードされ、４回目のリードでもＹ３＝０、Ｙ２＝０、Ｙ１＝０、Ｙ０＝０（＃００〜＃０３アドレス）からデータ「１１００」がリードされる。
【０１２３】
従って、リードデータと期待値との比較を行うと、１回目のリードデータ（１１００）と期待値（００００）は不一致となり、判定結果は失敗（Ｆ）となる。２回目のリードデータ（１１００）と期待値（１１１０）は不一致となり、判定結果は失敗（Ｆ）となる。３回目のリードデータ（１１００）と期待値（０００１）は不一致となり、判定結果は失敗（Ｆ）となる。４回目のリードデータ（１１００）と期待値（１１００）は一致し、判定結果は正常（Ｐ）となる。
【０１２４】
このように、リード時には、リードデータはアドレスがカウントアップされないため、最終ライトデータＤに対し、期待値Ａ、Ｂ、Ｃリード時（１回目、２回目、３回目）に、判定結果は失敗（Ｆ）となり、半導体記憶装置２の不良として検出可能。
【０１２５】
なお、データパターンが９ビット以上の奇数ビットの繰り返しを単位としたデータパターンであっても、前記と同様にして半導体記憶装置２の不良を検出可能である。すなわち、奇数ビットのデータパターンを単位として繰り返すパターンデータをメモリ素子に書き込んで試験を行えば、メモリデバイスの故障等でアドレスがカウントアップされない場合に、メモリ素子にライトされるデータパターンがそれぞれ異なるから、リード時には最終ライトデータが順次リードされて故障の検出が正しく行える。
【図面の簡単な説明】
【０１２６】
【図１】本発明の原理説明図である。
【図２】実施の形態におけるテスタの構成図である。
【図３】実施の形態におけるテスタの処理フローチャートである。
【図４】実施の形態における例１のテストデータ説明図である。
【図５】実施の形態における例２のテストデータ説明図である。
【図６】実施の形態における例３のテストデータ説明図である。
【図７】従来のテスタの説明図である。
【図８】半導体記憶装置の説明図である。
【図９】従来例１のテストデータ説明図である。
【符号の説明】
【０１２７】
１  テスタ
１Ａ  試験装置
２  半導体記憶装置
１１  主制御部（プロセッサ）
１２  テストパターン発生制御部（テストプログラム）
１２Ａ  テストプログラム
１３  コンパレータ
１４  期待値記憶部
１５  比較結果判定部
１６  表示装置
１７  表示データ処理部
１８  テストパターン発生部
１９  ドライバ
【図１】
2007207368.tif 000003
【図２】
2007207368.tif 000004
【図３】
2007207368.tif 000005
【図４】
2007207368.tif 000006
【図５】
2007207368.tif 000007
【図６】
2007207368.tif 000008
【図７】
2007207368.tif 000009
【図８】
2007207368.tif 000010
【図９】
2007207368.tif 000011