(57)【要約】【課題】画素部に層内レンズを形成する際に、周辺回路部の金属配線部を損傷することを防止できる半導体素子の製造方法及び半導体素子を提供する。【解決手段】半導体基板１０と、半導体基板１０上に、層内レンズを有する画素部２１と金属配線部１３を有する周辺回路部１１とを備えた半導体素子の製造する際に、画素部２１と周辺回路部１１に絶縁膜１４を形成して金属配線部１３を覆い、絶縁膜１４上に、層内レンズを形成するためのレンズ材料層１５を積層し、レンズ材料層１５をエッチングするためのレジスト層１６を形成し、レジスト層１６を硬化させた後、レジスト層１６の周辺回路部１１上に、該レジスト層１６の厚さが画素部２１側の領域より厚い領域を形成する。【選択図】図２
2007305746.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に、層内レンズを有する画素部と金属配線部を有する周辺回路部とを備えた半導体素子の製造方法であって、
前記画素部と前記周辺回路部に絶縁膜を形成して前記金属配線部を覆い、前記絶縁膜上に、前記層内レンズを形成するためのレンズ材料層を積層し、前記レンズ材料層をエッチングするためのレジスト層を形成し、前記レジスト層を硬化させた後、前記レジスト層の前記周辺回路部上に、該レジスト層の厚さが前記画素部側の領域より厚い領域を形成することを特徴とする半導体素子の製造方法。
【請求項２】
前記レジスト層を硬化させた後で、該レジスト層の前記周辺回路部上の領域に、前記補助レジスト層を積層することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記レジスト層を硬化させた後で、該レジスト層の前記画素部上の領域を現像して前記周辺回路部側の前記レジスト層の厚さより薄くすることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
半導体基板と、前記半導体基板上に、層内レンズを有する画素部と金属配線部を有する周辺回路部とを備えた半導体素子であって、
前記金属配線部を覆うとともに前記画素部と前記周辺回路部に形成された絶縁膜と、
前記絶縁膜上に設けられ、前記層内レンズを形成するためのレンズ材料層と、を有し、
前記レンズ材料層の、前記周辺回路部上の厚さが前記画素部側の厚さより厚いことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、具体的には画素部に層内レンズを備える半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子としては、例えば、下記特許文献１又は２に記載のようなＣＣＤなどの固体撮像素子が知られている。固体撮像素子は、半導体基板の画素部にフォトダイオードなどの光電変換部と、光電変換部で生じた電荷を転送する電荷転送部とを備え、画素部の表面にはマイクロレンズが形成されている。また、固体撮像素子は、マイクロレンズに集光した光を光電変換部へ確実に受光させて光感度を向上させるために、画素部の層内の所定の膜（例えば、パッシベーション膜）を、光電変換部上の領域がレンズ形状となるように形成された層内レンズとする構成のものがある。
【０００３】
【特許文献１】特開２００２−２４６５７８号公報
【特許文献２】特開２００３−７９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＣＣＤ等の固体撮像素子の光学層に下凸層内レンズを設ける場合には、下凸層内レンズ層の表面の平坦度を向上させ、若しくは、最上部のマイクロレンズまでの距離を調整するために、エッチバック法を用いて下凸層内レンズの厚さを制御している。このとき、下記のよう不具合が生じることが懸念されている。
【０００５】
図４は、固体撮像素子の製造プロセスの一部を説明するための断面模式図である。図４において、半導体基板１には、金属配線部３が形成された周辺回路部１ａと、図示しない光電変換部と電荷転送電極２が形成された画素部１ｂとが設けられ、画素部１ｂには層内レンズ層５が形成されている。層内レンズ層５は、周辺回路部１ａと画素部１ｂとを含む半導体基板の表面全体に塗布した後、エッチバック法によって所定の厚さとなるように表面処理される。このとき、層内レンズ層５がエッチバック法によって全体的に薄くなる結果、周辺回路部１ａの層内レンズ層５に被服された金属配線部３の上部が露呈してしまい、該金属配線部３に損傷を与えてしまう懸念があった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、その目的は、画素部に層内レンズを形成する際に、周辺回路部の金属配線部を損傷することを防止できる半導体素子の製造方法及び半導体素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の上記目的は、下記構成によって達成される。
（１）半導体基板と、前記半導体基板上に、層内レンズを有する画素部と金属配線部を有する周辺回路部とを備えた半導体素子の製造方法であって、前記画素部と前記周辺回路部に絶縁膜を形成して前記金属配線部を覆い、前記絶縁膜上に、前記層内レンズを形成するためのレンズ材料層を積層し、前記レンズ材料層をエッチングするためのレジスト層を形成し、前記レジスト層を硬化させた後、前記レジスト層の前記周辺回路部上に、該レジスト層の厚さが前記画素部側の領域より厚い領域を形成することを特徴とする半導体素子の製造方法。
（２）前記レジスト層を硬化させた後で、該レジスト層の前記周辺回路部上の領域に、前記補助レジスト層を積層することを特徴とする上記（１）に記載の半導体素子の製造方法。
（３）前記レジスト層を硬化させた後で、該レジスト層の前記画素部上の領域を現像して前記周辺回路部側の前記レジスト層の厚さより薄くすることを特徴とする上記（１）に記載の半導体素子の製造方法。
（４）半導体基板と、前記半導体基板上に、層内レンズを有する画素部と金属配線部を有する周辺回路部とを備えた半導体素子であって、前記金属配線部を覆うとともに前記画素部と前記周辺回路部に形成された絶縁膜と、前記絶縁膜上に設けられ、前記層内レンズを形成するためのレンズ材料層と、を有し、前記レンズ材料層の、前記周辺回路部上の厚さが前記画素部側の厚さより厚いことを特徴とする半導体素子。
【０００８】
本発明によれば、レンズ材料層を覆うレジスト層が、周辺回路部上の領域を画素部側よりも厚くなるように形成されている。そして、層内レンズを形成する際に、レンズ材料層をエッチバックすると、画素部及び周辺回路部上のレンズ材料層が薄くなるが、周辺回路部上のレジスト層が画素部よりも厚いため、エッチバック後に周辺回路部上に残るレンズ材料層の厚さが、画素部側の厚さよりも厚く残る。このため、周辺回路部においてレンズ材料層の下に形成された金属配線部が露呈してしまうことを防止でき、該金属配線部が損傷することを防止できる。
【発明の効果】
【０００９】
本発明によれば、画素部に層内レンズを形成する際に、周辺回路部の金属配線部を損傷することを防止できる半導体素子の製造方法及び半導体素子を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１，２は、本発明にかかる半導体素子の製造方法の第１実施形態の手順を説明する断面図である。以下の実施形態では、半導体素子として固体撮像素子を例に説明するが、半導体素子は固体撮像素子に限定されず、例えば、ＣＭＯＳ型イメージセンサなどにも適用することができる。
【００１１】
本実施形態の固体撮像素子は、イオンドーピングにより不純物領域が形成されたシリコンなどからなる半導体基板１０を有し、半導体基板１０に、図示しないフォトダイオードなどの光電変換部と、光電変換部で生じた電荷を転送するための電荷転送領域が形成されている。
【００１２】
半導体基板には、金属配線部が形成される領域である周辺回路部１１と、画素ごとに光電変換部が形成された画素部２１とを有している。
【００１３】
半導体基板の表面には、図示しないが、ゲート絶縁膜が形成されている。例えば、ゲート絶縁膜は、酸化膜と窒化膜と酸化膜とを順次に成膜した３層構造とすることができる。
【００１４】
図１（ａ）に示すように、半導体基板１０の、周辺回路部１１及び画素部２１にポリシリコンなどからなる電荷転送電極１２が形成される。また、周辺回路部１１には、電荷転送電極１２上に図示しない絶縁膜を介してアルミニウムなどからなる金属配線部１３が形成される。
【００１５】
図１（ｂ）に示すように、周辺回路部１１及び画素部２１上に、ＢＰＳＧ膜など透明な絶縁膜１４を形成、熱処理（リフロー処理）を行うことで、絶縁膜１４の表面をなだらかにする。
【００１６】
図１（ｃ）に示すように、絶縁膜１４にリフロー処理を行った後、この絶縁膜１４上に層内レンズを形成するためのレンズ材料層１５を積層する。本実施形態では、画素部２１の光電変換部上に層内レンズの下凸形状を有するレンズ部が位置するように構成される。
【００１７】
図１（ｄ）に示すように、レンズ材料層１５を積層した後、該レンズ材料層１５上にエッチバック用のポジ型のレジスト層１６を塗布する。そして、レジスト層１６にプリベーク処理を行う。
【００１８】
プリベーク処理は、レジスト層１６を硬化させる工程であり、具体的には、従来では９０℃〜１１０℃程度であるのに対し、１８０℃〜２３０℃の高温のプリベーク処理を行うことで、レジスト層１６を硬化させる。また、レジスト層１６を硬化させる手段としては、プリベーク処理に限定されず、紫外線照射装置を使用して紫外線エネルギーによりレジスト層１６に含まれる熱効果成分を硬化させてもよい。
【００１９】
次に、図２（ａ）及び２（ｂ）に示すように、本実施形態では、硬化したレジスト層１６の、周辺回路部１１上の領域に補助レジスト層１８を積層する。補助レジスト層１８を形成する際には、画素部２１の領域に補助レジスト層１８を形成しないように、フォトリソグラフィ工程においてパターニングされたマスクによって露光し、現像する。このとき、露光装置は、補助レジスト層１８の感光機構に合っていれば、特に限定されない。
【００２０】
図２（ｃ）に示すように、レジスト層１６及び補助レジスト層１８を形成した状態で、エッチバック処理を行う。すると、エッチバックによって、周辺回路部１１及び画素部２１を覆うレンズ材料層１５が均一に薄くなるものの、周辺回路部１１ではレジスト層１６の上に更に補助レジスト層１８を形成しているため、周辺回路部１１において、レンズ材料層１５を、画素部２１上のレンズ材料層２１より厚く残すことができ、このとき、金属配線部１３がレンズ材料層１５から露呈してしまうことを防止できる。
【００２１】
また、本実施形態の製造方法によって得られる固体撮像素子は、レンズ材料層１５の、周辺回路部１１上の厚さが画素部２１側の厚さよりも厚くなるように形成することができる。
【００２２】
本実施形態の製造方法によれば、レンズ材料層１５を覆うレジスト層１６が、周辺回路部１１上の領域を画素部２１側よりも厚くなるように形成されている。そして、層内レンズを形成する際に、レンズ材料層１５をエッチバックすると、画素部２１及び周辺回路部１１上のレンズ材料層１５が薄くなるが、周辺回路部１１上のレジスト層１６が補充レジスト層１８の分だけ画素部２１よりも厚いため、エッチバック後に周辺回路部１１上に残るレンズ材料層１５の厚さが、画素部２１側の厚さよりも厚く残る。このため、周辺回路部１１においてレンズ材料層１５の下に形成された金属配線部１３が露呈してしまうことを防止でき、該金属配線部１３が損傷することを防止できる。
【００２３】
本実施形態では、レジスト層１６の、周辺回路部１１上の領域に更に補助レジスト層１８を積層する工程を行ったが、実質的に、レジスト層の周辺回路部１１上に、該レジスト層の厚さを画素部２１より厚くすることができれば、以下の実施形態に説明するように他の手段を用いてもよい。
【００２４】
次に、本発明にかかる第２実施形態を説明する。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００２５】
図３は、本発明にかかる半導体素子の製造方法の第２実施形態の手順を説明する断面図である。本実施形態において、半導体基板１０の、周辺回路部１１及び画素部２１の上に絶縁膜１４と、レンズ材料層１５とを形成する手順は、上記実施形態と同じであるため、説明を省略する。
【００２６】
図３（ａ）に示すように、レンズ材料層１５の上に、８００ｎｍ〜２４００ｎｍの厚さで、レンズ材料層１５をエッチバックするためのポジ型のレジスト層２７を形成する。なお、従来の塗布されるレジスト層の厚さは、４００〜１２００ｎｍである。ここで、フォトレジストはｉ線露光又はｇ線露光に対応する材料とする。
【００２７】
次に、レジスト層２７にプリベーク処理を行い、硬化させる。プリベーク処理は、上記実施形態と同様に行うことができ、具体的には、従来では９０℃〜１１０℃程度であるのに対し、１８０℃〜２３０℃の高温のプリベーク処理を行うことで、レジスト層２７を硬化させる。
【００２８】
本実施形態では、図３（ｂ）に示すように、レジスト層２７の、画素部２１上における領域２７ｂを露光領域とするフォトマスクを用いて、この画素部２１上の領域２７ｂのみを露光し、ＰＥＢ（露光後のベーク処理）、現像処理を行う。露光光源は、ｉ線又はｇ線であり、露光エネルギーは、Eth（現像液に溶解するフォトレジスト残膜がちょうど０となる露光エネルギー）未満に設定する。このように、露光エネルギーをEth未満とすることで、現像後にレジスト層２７の残膜の厚さを調整することができる。一般に、Eth以下の現像速度、とりわけ現像開始直後の現像速度は速く、制御することが困難であるが、プリベーク温度は通常より高い温度に制御し、また、ＰＥＢ温度は通常より低い温度に制御することで、現像液溶解速度を著しく低下させ、制御性を向上させることができる。なお、露光する領域のパターンは、厳密である必要がなく、ラフなものでもよいため、障害とはならない。また、現像液は、任意の濃度のＴＭＡＨ水溶液を使用し、現像時間を３０〜９０秒とする。
【００２９】
このように、現像処理されたレジスト層２７は、周辺回路部１１上の領域２７ａが、画素部２１上の領域２７ｂより厚く残されるため、エッチバックからの保護に十分な厚さを保ちつつ、画素部２１はエッチバック材として必要な所望のレジスト厚みとすることができる。このため、図３（ｃ）に示すように、周辺回路部１１の金属配線部１３がレンズ材料層１５から露呈することを防止することができる。
【００３０】
本発明の半導体素子の製造方法によれば、画素部と周辺回路部との設計上の理由による工程の相違にかかわらず、周辺回路部に影響を及ぼすことなく画素部にエッチバックを行うことができる。
【００３１】
なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、上記実施形態のような下凸型の層内レンズの形成プロセスに限定されず、エッチバックのプロセスを用いてて周辺回路部の保護を必要とする構成の半導体素子に応用することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明にかかる半導体素子の製造方法の第１実施形態の手順を説明する断面図である。
【図２】半導体素子の製造方法の第１実施形態の手順を説明するための断面図である。
【図３】半導体素子の製造方法の第２実施形態の手順を説明する断面図である。
【図４】固体撮像素子の製造プロセスの一部を説明するための断面模式図である。
【符号の説明】
【００３３】
１０    半導体基板
１１    周辺回路部
１３    金属配線部
１５    レンズ材料層
１６，２７    （エッチバック用の）レジスト層
２１    画素部
【図１】
2007305746.tif 000003
【図２】
2007305746.tif 000004
【図３】
2007305746.tif 000005
【図４】
2007305746.tif 000006