(57)【要約】【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にエミッタ引き出し電極７が形成され、エミッタ引き出し電極７およびそのサイドウォール直下を除いたＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５にボロン注入でベース引き出し電極１１が形成され、リンをＳｉキャップ層５中に拡散してエミッタ拡散層５ａが形成され、ボロンをＳｉコレクタ層３ａ中に拡散して外部ベース拡散層１ｃが形成され、エミッタ拡散層５ａの直下の真性ベース領域Ｂint に対して、ベース引き出し電極１１と外部ベース拡散層１ｃで構成される外部ベース注入領域Ｂexを自己整合的に形成し、ベースリンク領域を削除し、ベース抵抗を低減できる。【選択図】図１
2007173452.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられ、第１導電型不純物を含むコレクタ層として機能する第１の半導体層と、
前記第１の半導体層を挟んで互いに離間して形成された絶縁体からなる分離層と、
前記第１の半導体層の上に設けられ、前記第１の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第３の半導体層と、
前記第３の半導体層上に設けられ、第１導電型不純物を含む多結晶半導体からなるエミッタ引き出し電極と、
前記エミッタ引き出し電極の側面に設けられた絶縁膜からなるサイドウォールとを備え、
前記第３の半導体層のうち、前記エミッタ引き出し電極の下方に位置する領域は、第１導電型不純物を含むエミッタ拡散層であり、
前記第２の半導体層のうち、前記エミッタ拡散層と前記第１の半導体層とによって挟まれる領域は、第２導電型不純物を含む真性ベース層であり、
前記第２の半導体層および前記第３の半導体層のうち前記真性ベース層の外方領域は、第２導電型不純物を含むベース引き出し電極であり、
前記第１の半導体層のうち、前記ベース引き出し電極の下方に位置する領域は、第２導電型不純物を含む外部ベース拡散層であり、
前記真性ベース層と、前記外部ベース拡散層とが隣接しているバイポーラトランジスタ。
【請求項２】
さらに、前記ベース引き出し電極の前記第３の半導体層表面と前記エミッタ引き出し電極の上部にシリサイド層を有している請求項１に記載のバイポーラトランジスタ。
【請求項３】
基板上に設けられた第１導電型の第１の半導体層を挟んで互いに離間する絶縁体からなる分離層を形成する第１の工程と、
前記第１の半導体層と前記分離層との上に、前記第１の半導体層とはバンドギャップが異なり第２導電型不純物を含む第２の半導体層をエピタキシャル成長させる第２の工程と、
前記第２の半導体層の上に、前記第２の半導体層とはバンドギャップが異なる第２導電型不純物を含む第３の半導体層をエピタキシャル成長させる第３の工程と、
前記第３の半導体層の上に第１導電型不純物がドープされた第４の半導体層と続いて第１の絶縁膜を堆積する第４の工程と、
前記第１の絶縁膜と前記第４の半導体層をパターニングしてエミッタ引き出し電極およびその上部の前記第１の絶縁膜パターンを形成する第５の工程と、
前記エミッタ引き出し電極の側面に第２の絶縁膜からなるサイドウォールを形成する第６の工程と、
少なくとも前記エミッタ引き出し電極と前記第２の絶縁膜からなるサイドウォールの直下を除く前記第２の半導体層および前記第３の半導体層の領域に第２導電型不純物を注入する第７の工程と、
前記第１の絶縁膜パターンと前記第２の絶縁膜からなるサイドウォールを除去する第８の工程と、
前記第２の半導体層と前記第３の半導体層をパターニングして、前記分離層に跨るベース引き出し電極を形成する第９の工程と、
全面に第３の絶縁膜を堆積する第１０の工程と、
前記エミッタ引き出し電極から前記第３の半導体層に第１導電型不純物を拡散させてエミッタ拡散層を形成するとともに、前記ベース引き出し電極から前記第１の半導体層に第２導電型不純物を拡散させて外部ベース拡散層を形成する第１１の工程と、
前記エミッタ引き出し電極の側面と前記ベース引き出し電極の側面に、前記第３の絶縁膜からなるサイドウォールを形成する第１２の工程とを含むバイポーラトランジスタの製造方法。
【請求項４】
基板上に設けられた第１導電型の第１の半導体層を挟んで互いに離間する絶縁体からなる分離層を形成する第１の工程と、
前記第１の半導体層と前記分離層との上に、前記第１の半導体層とはバンドギャップが異なり第２導電型不純物を含む第２の半導体層をエピタキシャル成長させる第２の工程と、
前記第２の半導体層の上に、前記第２の半導体層とはバンドギャップが異なる第２導電型不純物を含む第３の半導体層をエピタキシャル成長させる第３の工程と、
前記第３の半導体層の上に第１導電型不純物がドープされた第４の半導体層と続いて第１の絶縁膜を堆積する第４の工程と、
前記第１の絶縁膜と前記第４の半導体層をパターニングしてエミッタ引き出し電極およびその上部の前記第１の絶縁膜パターンを形成する第５の工程と、
前記エミッタ引き出し電極の側面に、前記第１の絶縁膜と膜種が異なる第３の絶縁膜からなるサイドウォールを形成する第６の工程と、
少なくとも前記エミッタ引き出し電極と前記第３の絶縁膜からなるサイドウォールの直下を除く前記第２の半導体層および前記第３の半導体層の領域に第２導電型不純物を注入する第７の工程と、
前記第１の絶縁膜パターンを選択的に除去する第８の工程と、
前記第２の半導体層と前記第３の半導体層をパターニングして、前記分離層に跨るベース引き出し電極を形成する第９の工程と、
前記エミッタ引き出し電極から前記第３の半導体層に第１導電型不純物を拡散させてエミッタ拡散層を形成するとともに、前記ベース引き出し電極から前記第１の半導体層に第２導電型不純物を拡散させて外部ベース拡散層を形成する第１０の工程とを含むバイポーラトランジスタの製造方法。
【請求項５】
前記外部ベース拡散層を形成する工程の後に、前記第３の絶縁膜からなるサイドウォールをマスクにして、前記ベース引き出し電極の前記第３の半導体層表面と前記エミッタ引き出し電極の上部とをシリサイド化する工程とをさらに含む請求項３または請求項４に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタおよびその製造方法に関し、特にＳｉＧｅ、ＳｉＧｅＣなどをベース層に用いたヘテロバイポーラトランジスタについて、その高性能化を実現する素子の構造および製造方法に関するものである。
【背景技術】
【０００２】
従来より、ヘテロ接合バイポーラトランジスタは、Ｓｉホモ接合バイポーラトランジスタに比べて優れた高速動作性・高電流駆動能力を持つことから、高速・高集積を必要とする移動体通信などの通信用デバイスとして利用されている。特に、近年は、バイポーラトランジスタにＳｉ／ＳｉＧｅ、Ｓｉ／ＳｉＧｅＣ等のヘテロ接合構造を組み込んで、１００ＧＨｚを超える遮断周波数をもつヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）が実現されている（例えば、特許文献１参照）。
【０００３】
ＨＢＴ（Heterojunction Bipolar Transistor）を集積化したものを例として以下に説明する。図１０は従来のＳｉＧｅ−ＨＢＴの構造を示す断面図、図１１はエミッタ−ベース接合付近の構造を拡大して示す部分断面図である。
【０００４】
図１０、図１１に示すように、Ｓｉ基板１のコレクタ埋め込み層１ａの上にはＳｉエピタキシャル層１ｂが設けられている。Ｓｉエピタキシャル層１ｂには、活性領域を区画するためのシャロートレンチ２ａが設けられている。また、シャロートレンチ２ａよりもさらに下方に延びてＳｉ基板１の奥方に達するディープトレンチ２ｂが設けられている。このディープトレンチ２ｂによりＨＢＴ形成領域Ｒbtが取り囲まれている。また、シャロートレンチ２ａにより、ＨＢＴ形成領域Ｒbtが第１の活性領域Ｒe1 と第２の活性領域Ｒe2とに区画されている。
【０００５】
そして、Ｓｉエピタキシャル層１ｂ内のコレクタ埋め込み層１ａの上方に位置する領域において、第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが、第２の活性領域Ｒe2 にはコレクタウォール層３ｂがそれぞれ設けられている。さらに、第１の活性領域Ｒe1の上には、エピタキシャル成長によって形成されたＧｅ含有率が約１５％で厚み２０ｎｍのＳｉＧｅスペーサ層４ａが設けられている。このＳｉＧｅスペーサ層４ａは、ボロンの拡散によるパラスティックバリア（寄生バリア）の形成を抑制するためのものであって、不純物がドープされていないアンドープ層である。
【０００６】
また、ＳｉＧｅスペーサ層４ａの上には、Ｇｅ含有率が１５％から上方に向かって減少し上端で０％となっている傾斜ＳｉＧｅベース層４ｂが設けられている。この傾斜ＳｉＧｅベース層４ｂの厚みは約４０ｎｍで、傾斜ＳｉＧｅベース層４ｂ内には、ｉｎ−ｓｉｔｕドーピングによりボロンが導入されている。さらに、傾斜ＳｉＧｅベース層４ｂの上には、エピタキシャル成長により形成された厚み約２０ｎｍのアンドープのＳｉキャップ層５が設けられている。
【０００７】
また、Ｓｉキャップ層５の上には、シリコン酸化膜からなる下敷き酸化膜３１が設けられており、下敷き酸化膜３１には、Ｓｉキャップ層５の一部を露出させるエミッタ開口部３１ａが形成されている。そして、下敷き酸化膜３１のエミッタ開口部３１ａを埋めて、下敷き酸化膜３１上にのびるリンがドープされたポリシリコン膜からなるエミッタ引き出し電極７が設けられている。一方、Ｓｉキャップ層５のうちエミッタ開口部３１ａの下方に位置する領域には、エミッタ引き出し電極７からの拡散によるリンがドープされたエミッタ拡散層５ａが形成されている。
【０００８】
そして、傾斜ＳｉＧｅベース層４ｂのうちエミッタ拡散層５ａの直下方に位置する領域が真性ベース層Ｂint である。また、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂおよびＳｉキャップ層５のうち、エミッタ引き出し電極７の外方に位置する領域には、イオン注入によりＰ型不純物であるボロン（Ｂ）がドープされて外部ベース注入領域Ｂexが形成されており、この外部ベース注入領域Ｂexが外部ベース層の一部となっている。また、傾斜ＳｉＧｅベース層４ｂのうち下敷き酸化膜３１の下方において、真性ベース層Ｂint と外部ベース注入領域Ｂexとに挟まれているベースリンク領域Ｂlinkも外部ベース層の一部となっている。
【０００９】
エミッタ引き出し電極７の側面と、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂおよびＳｉＧｅスペーサ層４ａからなる積層膜ｍの側面に、それぞれシリコン酸化膜からなるサイドウォール１２ａ，１２ｂが設けられている。さらに、ウェハ上には、ＢＰＳＧ（Boron Phosphorous Silicate Glass）膜からなる層間絶縁膜１４が設けられている。層間絶縁膜１４には、エミッタ引き出し電極７、Ｓｉキャップ層５、コレクタウォール層３ｂにそれぞれ到達する接続孔が設けられており、各接続孔には、エミッタ引き出し電極７、Ｓｉキャップ層５、コレクタウォール層３ｂの表面部に、外部ベース注入領域Ｂexの抵抗成分Ｒexの低減のために形成されたシリサイド層１３に接触するタングステンプラグ１５が埋め込まれている。また、層間絶縁膜１４の上には、各タングステンプラグ１５に接続される金属配線１６が設けられている。
【００１０】
次に、上記従来のＳｉＧｅ−ＨＢＴの製造方法について説明する。図１２（ａ）〜図１２（ｃ）は、従来のＳｉＧｅ−ＨＢＴの製造方法の一例を示す工程順の断面フロー図である。
【００１１】
まず、図１２（ａ）に示す工程で、Ｓｉ基板１上にコレクタ埋め込み層１ａと、その上にＳｉエピタキシャル層１ｂを形成した後、シャロートレンチ２ａとディープトレンチ２ｂを形成し、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1 にＳｉコレクタ層３ａを、第２の活性領域Ｒe2 にはコレクタウォール層３ｂを形成する。
【００１２】
次に、ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により、ウェハ上にＳｉＧｅスペーサ層４ａと、傾斜ＳｉＧｅベース層４ｂと、Ｓｉキャップ層５とを形成する。続いて、Ｓｉキャップ層５上の全面に、下敷き酸化膜となるシリコン酸化膜３１ｘを成長した後、フォトレジスト膜３２をマスクにシリコン酸化膜３１ｘをウェットエッチングして、エミッタ開口部３１ａを形成する。
【００１３】
次に、図１２（ｂ）に示す工程で、フォトレジスト膜３２を除去した後、リンがドープされたポリシリコン膜７ｘを堆積し、フォトレジスト膜３３をマスクにドライエッチによりポリシリコン膜７ｘとシリコン酸化膜３１ｘをパターニングしてエミッタ引き出し電極７および下敷き酸化膜３１を形成する。続いて、フォトレジスト膜３３をマスクにしてボロンをイオン注入３４する。これによって、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａのうち、エミッタ引き出し電極７の外方領域にボロンがドープされる。さらに、ボロンがドープされた領域のうちＳｉエピタキシャル層１ｂの表面部分には、ボロンが導入されて外部ベース拡散層１ｃが形成される。
【００１４】
次に、図１２（ｃ）に示す工程で、フォトレジスト膜３３を除去した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチにより、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａをパターニングして、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍからなるＳｉＧｅベース層を形成する。次に、全面にシリコン酸化膜を堆積した後、ＲＴＡ（Rapid Thermal Anneal）による熱処理により、エミッタ引き出し電極７中のリンをＳｉキャップ層５内に拡散させて、エミッタ拡散層５ａを形成する。その後、シリコン酸化膜をドライエッチして、エミッタ引き出し電極７の側壁とＳｉＧｅベース層の側壁に、それぞれシリコン酸化膜のサイドウォール１２ａ，１２ｂを形成する。次に、全面にコバルト膜を堆積した後、熱処理によりエミッタ引き出し電極７の表面、外部ベース層領域のＳｉキャップ層５の表面、コレクタウォール層３ｂの表面に、抵抗低減のためにシリサイド層１３を形成する。
【００１５】
この後は図示しないが、層間絶縁膜１４と、エミッタ引き出し電極７、Ｓｉキャップ層５、コレクタウォール層３ｂに到達する接続孔と、各接続孔を埋め込むタングステンプラグ１５と、タングステンプラグに接続する金属配線１６を順次形成することにより、図１０、図１１に示す従来のＳｉＧｅ−ＨＢＴが形成される。
【特許文献１】特開平９−１８１０９１号公報（第３−６頁、第１−１４図）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来のＳｉＧｅ−ＨＢＴの構造や製造方法では、ベース抵抗Ｒb の低減が困難であった。図１１に、ベース抵抗Ｒbの抵抗成分を示す。ベース抵抗Ｒb は下記式（１）により表される。
【００１７】
Ｒb ＝Ｒex＋Ｒlink＋Ｒint ………（１）
Ｒex：外部ベース層中の外部ベース注入領域Ｂexの抵抗成分
Ｒlink：外部ベース層中のベースリンク領域Ｂlinkの抵抗成分
Ｒint ：真性ベース層Ｂint の抵抗成分
ここで、ベースリンク領域の抵抗成分Ｒlinkは、上記従来のＳｉＧｅ−ＨＢＴに特有の成分である。
【００１８】
図１２（ｂ）に示すフォトレジスト膜３３をマスクとしてポリシリコン膜７ｘをドライエッチしてエミッタ引き出し電極７を形成する工程において、エミッタ開口部３１ａとの間にマスク合わせの余裕を設ける必要から、下敷き酸化膜３１の幅を縮小することができない。つまり、エミッタ開口部３１ａを形成する前提としてシリコン酸化膜３１ｘを形成する。エミッタ開口部３１ａに位置合わせする状態でエミッタ引き出し電極７を形成したときに、エミッタ引き出し電極７の直下において、エミッタ開口部３１ａの形成の前提のシリコン酸化膜３１ｘが下敷き酸化膜３１として残存することになる。このような過程で残存する下敷き酸化膜３１は、その幅を縮小することは困難である。そのために、下敷き酸化膜３１の下方において、真性ベース層Ｂint と外部ベース注入領域Ｂexとに挟まれるベースリンク領域Ｂlinkが形成される。従来のＳｉＧｅ−ＨＢＴにおいては、このベースリンク領域Ｂlinkにおける抵抗成分Ｒlinkがベース抵抗Ｒbの低減を困難化していた。
【００１９】
ＳｉＧｅ−ＨＢＴでは、傾斜ＳｉＧｅベース層４ｂの不純物濃度を高くすることができるため、本来、ベース抵抗Ｒb を低くできるはずであるが、上記の理由のために、本来の低ベース抵抗特性を十分に発揮できないという不具合がある。
【００２０】
本発明は、ウェットエッチでエミッタ開口を形成するＳｉＧｅ−ＨＢＴにおいて、リンク領域の抵抗成分を削減できる手段を講ずることにより、ベース抵抗が小さく、最大遮断周波数などの高周波特性の優れたヘテロバイポーラトランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明によるバイポーラトランジスタは、
基板上に設けられ、第１導電型不純物を含むコレクタ層として機能する第１の半導体層と、
前記第１の半導体層を挟んで互いに離間して形成された絶縁体からなる分離層と、
前記第１の半導体層の上に設けられ、前記第１の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体層とはバンドギャップが異なる、第２導電型不純物を含む第３の半導体層と、
前記第３の半導体層上に設けられ、第１導電型不純物を含む多結晶半導体からなるエミッタ引き出し電極と、
前記エミッタ引き出し電極の側面に設けられた絶縁膜からなるサイドウォールとを備え、
前記第３の半導体層のうち、前記エミッタ引き出し電極の下方に位置する領域は、第１導電型不純物を含むエミッタ拡散層であり、
前記第２の半導体層のうち、前記エミッタ拡散層と前記第１の半導体層とによって挟まれる領域は、第２導電型不純物を含む真性ベース層であり、
前記第２の半導体層および前記第３の半導体層のうち前記真性ベース層の外方領域は、第２導電型不純物を含むベース引き出し電極であり、
前記第１の半導体層のうち、前記ベース引き出し電極の下方に位置する領域は、第２導電型不純物を含む外部ベース拡散層であり、
前記真性ベース層と、前記外部ベース拡散層とが隣接していることを特徴とする。
【００２２】
図１は上記構成を理解する上で参考とすることができる。符号のＤ1 は第１導電型不純物を表す符丁とし、Ｄ2 は第２導電型不純物を表す符丁とする。
【００２３】
上記の構成によれば、エミッタ引き出し電極の側面にサイドウォールがあり、エミッタ引き出し電極の下方で第３の半導体層にエミッタ拡散層があり、さらにその下方で第１の半導体層との間に真性ベース層があり、真性ベース層の外側にベース引き出し電極があり、ベース引き出し電極の下方の外部ベース拡散層が真性ベース層に隣接する構造となっているので、エミッタ拡散層および真性ベース層に対して外部ベース注入領域を自己整合的に形成できる。結果として、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒb からリンク領域成分Ｒlinkを削除できる。したがって、ベース抵抗を低減でき、最大発振周波数ｆmaxの増大および低雑音化を実現できる。
【００２４】
上記構成のバイポーラトランジスタにおいて、さらに、前記ベース引き出し電極の前記第３の半導体層表面と前記エミッタ引き出し電極の上部にシリサイド層を有していることが好ましい。これによれば、シリサイド層の存在は、ベース引き出し電極の寄生抵抗を軽減し、かつ層間絶縁膜上の金属配線に対してスルーホール内導電体を介してベース引き出し電極およびエミッタ引き出し電極を電気的に接続するときに、その接続抵抗を軽減する。
【００２５】
次に、本発明によるバイポーラトランジスタの製造方法は、
基板上に設けられた第１導電型の第１の半導体層を挟んで互いに離間する絶縁体からなる分離層を形成する第１の工程と、
前記第１の半導体層と前記分離層との上に、前記第１の半導体層とはバンドギャップが異なり第２導電型不純物を含む第２の半導体層をエピタキシャル成長させる第２の工程と、
前記第２の半導体層の上に、前記第２の半導体層とはバンドギャップが異なる第２導電型不純物を含む第３の半導体層をエピタキシャル成長させる第３の工程と、
前記第３の半導体層の上に第１導電型不純物がドープされた第４の半導体層と続いて第１の絶縁膜を堆積する第４の工程と、
前記第１の絶縁膜と前記第４の半導体層をパターニングしてエミッタ引き出し電極およびその上部の前記第１の絶縁膜パターンを形成する第５の工程と、
前記エミッタ引き出し電極の側面に第２の絶縁膜からなるサイドウォールを形成する第６の工程と、
少なくとも前記エミッタ引き出し電極と前記第２の絶縁膜からなるサイドウォールの直下を除く前記第２の半導体層および前記第３の半導体層の領域に第２導電型不純物を注入する第７の工程と、
前記第１の絶縁膜パターンと前記第２の絶縁膜からなるサイドウォールを除去する第８の工程と、
前記第２の半導体層と前記第３の半導体層をパターニングして、前記分離層に跨るベース引き出し電極を形成する第９の工程と、
全面に第３の絶縁膜を堆積する第１０の工程と、
前記エミッタ引き出し電極から前記第３の半導体層に第１導電型不純物を拡散させてエミッタ拡散層を形成するとともに、前記ベース引き出し電極から前記第１の半導体層に第２導電型不純物を拡散させて外部ベース拡散層を形成する第１１の工程と、
前記エミッタ引き出し電極の側面と前記ベース引き出し電極の側面に、前記第３の絶縁膜からなるサイドウォールを形成する第１２の工程とを含むことを特徴とする。
【００２６】
この製造方法によれば、エミッタ引き出し電極およびそのサイドウォールの直下を除く第２、第３の半導体層に第２導電型不純物を注入し、サイドウォールを除去し、第２、第３の半導体層をパターニングしてベース引き出し電極を形成し、エミッタ引き出し電極から第３の半導体層に第１導電型不純物を拡散させてエミッタ拡散層を形成すると同時にベース引き出し電極から第１の半導体層に第２導電型不純物を拡散させて外部ベース拡散層を形成するので、結果として、エミッタ拡散層および真性ベース層に対して外部ベース注入領域を自己整合的に形成することができる。したがって、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒb からリンク領域成分Ｒlinkを削除できる。以上の結果として、ベース抵抗Ｒb を低減でき、最大発振周波数ｆmaxなどの高周波特性の優れたバイポーラトランジスタの製造を実効あるものにすることができる。
【００２７】
また、本発明によるバイポーラトランジスタの製造方法は、
基板上に設けられた第１導電型の第１の半導体層を挟んで互いに離間する絶縁体からなる分離層を形成する第１の工程と、
前記第１の半導体層と前記分離層との上に、前記第１の半導体層とはバンドギャップが異なり第２導電型不純物を含む第２の半導体層をエピタキシャル成長させる第２の工程と、
前記第２の半導体層の上に、前記第２の半導体層とはバンドギャップが異なる第２導電型不純物を含む第３の半導体層をエピタキシャル成長させる第３の工程と、
前記第３の半導体層の上に第１導電型不純物がドープされた第４の半導体層と続いて第１の絶縁膜を堆積する第４の工程と、
前記第１の絶縁膜と前記第４の半導体層をパターニングしてエミッタ引き出し電極およびその上部の前記第１の絶縁膜パターンを形成する第５の工程と、
前記エミッタ引き出し電極の側面に、前記第１の絶縁膜と膜種が異なる第３の絶縁膜からなるサイドウォールを形成する第６の工程と、
少なくとも前記エミッタ引き出し電極と前記第３の絶縁膜からなるサイドウォールの直下を除く前記第２の半導体層および前記第３の半導体層の領域に第２導電型不純物を注入する第７の工程と、
前記第１の絶縁膜パターンを選択的に除去する第８の工程と、
前記第２の半導体層と前記第３の半導体層をパターニングして、前記分離層に跨るベース引き出し電極を形成する第９の工程と、
前記エミッタ引き出し電極から前記第３の半導体層に第１導電型不純物を拡散させてエミッタ拡散層を形成するとともに、前記ベース引き出し電極から前記第１の半導体層に第２導電型不純物を拡散させて外部ベース拡散層を形成する第１０の工程とを含むことを特徴とする。
【００２８】
この製造方法によれば、エミッタ引き出し電極およびそのサイドウォールの直下を除く第２、第３の半導体層に第２導電型不純物を注入し、第２、第３の半導体層をパターニングしてベース引き出し電極を形成し、エミッタ引き出し電極から第３の半導体層に第１導電型不純物を拡散させてエミッタ拡散層を形成すると同時にベース引き出し電極から第１の半導体層に第２導電型不純物を拡散させて外部ベース拡散層を形成するので、結果として、エミッタ拡散層および真性ベース層に対して外部ベース注入領域を自己整合的に形成することができる。したがって、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒb からリンク領域成分Ｒlinkを削除できる。以上の結果として、ベース抵抗Ｒb を低減でき、最大発振周波数ｆmaxなどの高周波特性の優れたバイポーラトランジスタの製造を実効あるものにすることができる。
【００２９】
上記の各製造方法において、前記外部ベース拡散層を形成する工程の後に、前記第３の絶縁膜からなるサイドウォールをマスクにして、前記ベース引き出し電極の前記第３の半導体層表面と前記エミッタ引き出し電極の上部とをシリサイド化する工程とをさらに含むことが好ましい。これによれば、シリサイド層の存在は、ベース引き出し電極の寄生抵抗を軽減し、かつ層間絶縁膜上の金属配線に対してスルーホール内導電体を介してベース引き出し電極およびエミッタ引き出し電極を電気的に接続するときに、その接続抵抗を軽減するため、製造方法を実効あるものにすることができる。
【発明の効果】
【００３０】
本発明によれば、エミッタ層および真性ベース層領域に対して外部ベース注入領域を自己整合的に形成でき、第３の絶縁膜からなるサイドウォールの膜厚の最適化によって、真性ベース層と外部ベース注入領域が隣接する最適な構成を実現できる。結果として、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域を無くすことができ、ベース抵抗からリンク領域成分を削除できる。したがって、ベース抵抗を低減でき、最大発振周波数などの高周波特性の優れたバイポーラトランジスタが得られる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明にかかわるバイポーラトランジスタおよびその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００３２】
（実施の形態１）
図２は本発明の実施の形態１におけるＳｉエミッタ層とＳｉＧｅベース層を有するヘテロバイポーラトランジスタ（ＨＢＴ）の構造を示す断面図、図３はエミッタ−ベース接合付近の構造を拡大して示す部分断面図である。
【００３３】
図２に示すように、Ｓｉ基板１のコレクタ埋め込み層１ａの上にはＳｉエピタキシャル層１ｂが設けられている。Ｓｉエピタキシャル層１ｂが上記の第１の半導体層に対応している。
【００３４】
Ｓｉエピタキシャル層１ｂには、活性領域を区画するためのシャロートレンチ２ａが設けられている。また、シャロートレンチ２ａよりもさらに下方に延びてＳｉ基板１の奥方に達するディープトレンチ２ｂが設けられている。このディープトレンチ２ｂによりＨＢＴ形成領域Ｒbtが取り囲まれ、シャロートレンチ２ａにより、ＨＢＴ形成領域Ｒbtが第１の活性領域Ｒe1 と第２の活性領域Ｒe2とに区画されている。これらのトレンチが上記の絶縁体からなる分離層に対応している。
【００３５】
そして、Ｓｉエピタキシャル層１ｂ内のコレクタ埋め込み層１ａの上方に位置する領域において、第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが、第２の活性領域Ｒe2 にはコレクタウォール層３ｂがそれぞれ設けられている。さらに、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1の上には、エピタキシャル成長によって形成されたＧｅ含有率が約１５％で厚み２０ｎｍのＳｉＧｅスペーサ層４ａが設けられている。このＳｉＧｅスペーサ層４ａは、ボロンの拡散によるパラスティックバリア（寄生バリア）の形成を抑制するためのものであって、不純物がドープされていないアンドープ層である。
【００３６】
また、ＳｉＧｅスペーサ層４ａの上には、Ｇｅ含有率が１５％から上方に向かって減少し上端で０％となっている傾斜ＳｉＧｅベース層４ｂが設けられている。この傾斜ＳｉＧｅベース層４ｂの厚みは約４０ｎｍで、傾斜ＳｉＧｅベース層４ｂ内には、ｉｎ−ｓｉｔｕドーピングにより、濃度が２×１０18ａｔｏｍｓ・ｃｍ-3のボロンが導入されている。
【００３７】
ＳｉＧｅスペーサ層４ａと傾斜ＳｉＧｅベース層４ｂとが上記の第２の半導体層に対応している。
【００３８】
さらに、傾斜ＳｉＧｅベース層４ｂの上には、エピタキシャル成長により形成された厚み約２０ｎｍのアンドープのＳｉキャップ層５が設けられている。このＳｉキャップ層５が上記の第３の半導体層に対応している。
【００３９】
また、Ｓｉキャップ層５の上には、厚みが約２００ｎｍのポリシリコン膜からなるエミッタ引き出し電極７が設けられている。エミッタ引き出し電極７には、濃度約５×１０20ａｔｏｍｓ・ｃｍ-3のＮ型不純物であるリン（Ｐ）がドープされている。さらに、Ｓｉキャップ層５のうちエミッタ引き出し電極７の直下方に位置する領域には、エミッタ引き出し電極７からの拡散により、高濃度のリン（Ｐ）がドープされたエミッタ拡散層５ａが形成されている。
【００４０】
そして、図３に示すように、傾斜ＳｉＧｅベース層４ｂのうちエミッタ拡散層５ａの直下方に位置する領域に真性ベース層Ｂint が形成される。
【００４１】
さらに、真性ベース層Ｂint の周囲領域のＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂおよびＳｉキャップ層５の積層膜ｍにＰ型不純物であるボロン（Ｂ）がドープされ、ベース引き出し電極１１が形成されている。さらに、真性ベース層Ｂint周囲領域のＳｉエピタキシャル層１ｂの表面部分にはベース引き出し電極１１からの拡散により、ボロン（Ｂ）がドープされた外部ベース拡散層１ｃが形成されている。これらベース引き出し電極１１と外部ベース拡散層１ｃによって、外部ベース注入領域Ｂexが形成されている。
【００４２】
また、エミッタ引き出し電極７の側面には絶縁膜のサイドウォール１２ａが設けられており、エミッタ引き出し電極７とベース引き出し電極１１を電気的に分離している。なお、絶縁膜はシリコン酸化膜またはシリコン窒化膜を用いる。さらに、ベース引き出し電極１１のうち絶縁膜のサイドウォール１２ａが設けられていない領域の表面部と、エミッタ引き出し電極７の表面部、コレクタウォール層３ｂの表面部にはシリサイド層１３が形成されている。
【００４３】
さらに、ウェハ上には、ＢＰＳＧ（Boron Phosphorous SilicateGlass）膜からなる層間絶縁膜１４が設けられている。層間絶縁膜１４には、エミッタ引き出し電極７、ベース引き出し電極１１、コレクタウォール層３ｂのシリサイド層１３にそれぞれ到達する接続孔が設けられており、各接続孔にはシリサイド層１３に接触するタングステンプラグ１５が埋め込まれている。また、層間絶縁膜１４の上には、各タングステンプラグ１５に接触される金属配線１６が設けられている。
【００４４】
以上のように本実施の形態におけるＳｉＧｅ−ＨＢＴによれば、エミッタ拡散層５ａおよび真性ベース層領域Ｂint に対して外部ベース注入領域Ｂexが自己整合的に形成され、真性ベース層Ｂint と外部ベース注入領域Ｂexが隣接する最適構成となっている。このため、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒbからリンク領域成分Ｒlinkを削除できる。
【００４５】
したがって、本実施の形態のＳｉＧｅ−ＨＢＴによれば、ベース抵抗を低減することができ、最大発振周波数ｆmaxの増大と、低雑音化を実現することができる。
【００４６】
（実施の形態２）
図４（ａ）〜図６（ｂ）は、本発明の実施の形態２におけるＳｉＧｅ−ＨＢＴの製造方法を示す工程順の断面図である。
【００４７】
まず、図４（ａ）に示す工程で、Ｓｉ基板１に、Ｎ型不純物（例えば砒素（Ａｓ））の注入によりコレクタ埋め込み層１ａを形成した後、エピタキシャル成長により、Ｓｉ基板１上にＳｉエピタキシャル層１ｂを形成する。このとき、コレクタ埋め込み層１ａ内の砒素（Ａｓ）などの不純物がＳｉエピタキシャル層１ｂに拡散する。その後、シャロートレンチ２ａ、ディープトレンチ２ｂを形成し、ＨＢＴ形成領域Ｒbtを、エミッタ・ベース接合などを形成するための第１の活性領域Ｒe1 と、コレクタ電極の引き出しを行うための第２の活性領域Ｒe2とに区画する。つまり、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが形成され、第２の活性領域Ｒe2にはコレクタウォール層３ｂが形成される。次に、ウェハ上にシリコン酸化膜２１と、続いてポリシリコン膜２２を成長した後、第１の活性領域Ｒe1上のポリシリコン膜２２とシリコン酸化膜２１を除去する。
【００４８】
なお、シリコン酸化膜２１およびポリシリコン膜２２は、第１の活性領域Ｒe1 にＳｉＧｅベース層を形成する際、ウェハ上の他領域がＧｅによって汚染されるのを防止する目的で形成しており、ＳｉＧｅベース層形成後には完全除去する。
【００４９】
次に、図４（ｂ）に示す工程で、ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により、ウェハ上に、膜厚が約２０ｎｍで不純物を含まずＧｅの含有率が１５％のＳｉＧｅスペーサ層４ａと、膜厚が約４０ｎｍでＰ型不純物であるボロン（Ｂ）を含みＧｅ含有率が１５％から０％に漸次減少する傾斜ＳｉＧｅベース層４ｂと、膜厚が約２０ｎｍで不純物を含まないＳｉキャップ層５とを、ガス種を変えながらほぼ連続して堆積する。続いて、Ｓｉキャップ層５上の全面に、膜厚が約１００ｎｍのシリコン酸化膜６を成長した後、ＨＢＴ形成領域Ｒbtを開口したフォトレジスト膜（図示せず）をマスクに、シリコン酸化膜６をエッチング除去して、ＨＢＴ形成領域ＲbtのＳｉキャップ層５を露出させる。
【００５０】
次に、図４（ｃ）に示す工程で、シリコン酸化膜６および露出させたＳｉキャップ層５の全面に、ｉｎ−ｓｉｔｕドーピングにより高濃度のリン（Ｐ）がドープされた膜厚が約２００ｎｍのＮ型のポリシリコン膜７ｘ（図示せず）を堆積し、続いて膜厚が約２００ｎｍのシリコン酸化膜８ｘ（図示せず）を堆積する。なお、ポリシリコン膜８ｘには、イオン注入によりＮ型不純物（リンまたは砒素）をドープしてもよい。その後、フォトレジスト膜（図示せず）をマスクに、ＲＩＥによる異方性エッチングによりシリコン酸化膜８ｘと、続いてポリシリコン膜７ｘをパターニングし、その後、フォトレジスト膜を除去して、エミッタ引き出し電極７とエミッタ引き出し電極７の上部を覆うシリコン酸化膜８を形成する。
【００５１】
なお、この異方性エッチングでは、ポリシリコン膜７ｘのエッチング速度は、膜中に高濃度のリン（Ｐ）がドープされているため下地Ｓｉキャップ層５のエッチング速度より十分大きく、また、エッチング終点はシリコン酸化膜６が露出した時点を検出しているため、ＨＢＴ形成領域ＲbtのＳｉキャップ層５の被エッチング量は数ｎｍ程度になっている。
【００５２】
次に、図５（ａ）に示す工程で、ウェハ全面に膜厚が約１５０ｎｍのシリコン酸化膜９ｘ（図示せず）を堆積した後、ＲＩＥによる異方性エッチングによりエッチバックして、エミッタ引き出し電極７の側面にシリコン酸化膜のサイドウォール９を形成する。次に、シリコン酸化膜８と、エミッタ引き出し電極７のサイドウォール９およびシリコン酸化膜６をマスクにして、ウェハ全面にＰ型の不純物であるボロンをイオン注入する（２３）。
【００５３】
これによりＨＢＴ形成領域Ｒbtの中で、エミッタ引き出し電極７およびそのサイドウォール９の直下を除いて、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍにボロンがドープされる。
【００５４】
次に、図５（ｂ）に示す工程で、シリコン酸化膜６、シリコン酸化膜８、サイドウォール９をウェットエッチにより除去する。次いで、第１の活性領域Ｒe1 上に形成したフォトレジスト膜（図示せず）をマスクに、ＲＩＥによる異方性エッチングにより、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａをパターニングして、第１の活性領域Ｒe1のＳｉエピタキシャル層１ｂ上にＳｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍからなるＳｉＧｅベース層１０を形成する。ここで、ＳｉＧｅベース層１０の中で図５（ｂ）に示す工程でボロンがドープされたエミッタ引き出し電極７およびそのサイドウォール９の直下を除く領域がベース引き出し電極１１となる。さらに、ポリシリコン膜２２およびシリコン酸化膜２１を同時に除去する。次に、前記フォトレジスト膜を除去した後、ウェハ全面に膜厚約２００ｎｍのシリコン酸化膜１２ｘを堆積する。
【００５５】
次に、図５（ｃ）で示す工程で、９００℃、約１５秒間の条件で、急速加熱処理（ＲＴＡ）を行って、エミッタ引き出し電極７中のリンをＳｉキャップ層５内に拡散させてエミッタ拡散層５ａを形成し、同時にベース引き出し電極１１中にドープされたボロン（Ｂ）をＳｉエピタキシャル層１ｂ中に拡散させてＰ型の外部ベース拡散層１ｃを形成する。このとき、シリコン酸化膜１２ｘでエミッタ引き出し電極７およびＳｉＧｅベース層１０が覆われているため、リンおよびボロンの外部へ拡散が防止されている。
【００５６】
ここで、エミッタ拡散層５ａの直下の傾斜ＳｉＧｅベース層４ｂおよびＳｉＧｅスペーサ層４ａの領域が真性ベース領域Ｂint となり、またベース引き出し電極１１と外部ベース拡散層１ｃによって、外部ベース注入領域Ｂexが形成される。
【００５７】
次に、図６（ａ）に示す工程で、シリコン酸化膜１２ｘを異方性エッチングによりエッチングして、エミッタ引き出し電極７の側面と、ＳｉＧｅベース層１０（積層膜ｍ）の側面とに、それぞれシリコン酸化膜１２ｘからなる絶縁膜のサイドウォール１２ａ，１２ｂを形成する。次に、ウェハ上に金属膜（例えばコバルト膜）を堆積した後、熱処理により、露出しているエミッタ引き出し電極７の表面、ＳｉＧｅベース層１０のＳｉキャップ層５の表面、コレクタウォール層３ｂの表面において金属とシリコンを反応させてシリサイド層（例えばコバルトシリサイド層）１３を形成する。
【００５８】
最後に、図６（ｂ）に示す工程で、ウェハ上の全面にＢＰＳＧ膜からなる層間絶縁膜１４を堆積する。層間絶縁膜１４に、エミッタ引き出し電極７、ベース引き出し電極１１、コレクタウォール層３ｂにそれぞれ到達する接続孔を形成した後、各接続孔にタングステンを埋め込んで、エミッタ引き出し電極７、ベース引き出し電極１１、コレクタウォール層３ｂの表面に形成されたシリサイド層１３に接触するタングステンプラグ１５を形成する。その後、層間絶縁膜１４の上に、各タングステンプラグ１５に接続されるアルミニウムからなる金属配線１６を形成する。これにより、図２、図３に示すＳｉＧｅ−ＨＢＴの構造が実現される。
【００５９】
上記のように、本実施の形態のＨＢＴの製造方法によれば、図５（ａ）、図５（ｂ）、図５（ｃ）に示す工程で、エミッタ拡散層５ａおよび真性ベース領域Ｂint に対して、外部ベース注入領域Ｂexが自己整合的に形成され、シリコン酸化膜のサイドウォール９の膜厚を約１５０ｎｍにすることで、エミッタ拡散層５ａおよび真性ベース領域Ｂintの周囲に、外部ベース注入領域Ｂexを隣接して形成できる。
【００６０】
このため、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒb からリンク領域成分Ｒlinkを削除できる。
【００６１】
このように、本実施の形態のＳｉＧｅ−ＨＢＴによれば、ベース抵抗を低減することができ、最大発振周波数ｆmaxの増大と、低雑音化を実現することができる。
【００６２】
（実施の形態３）
図７（ａ）〜図９（ｂ）は、本発明の実施の形態３におけるＳｉＧｅ−ＨＢＴの製造方法を示す工程順の断面図である。
【００６３】
まず、図７（ａ）に示す工程で、Ｓｉ基板１に、Ｎ型不純物（例えば砒素（Ａｓ））の注入によりコレクタ埋め込み層１ａを形成した後、エピタキシャル成長により、Ｓｉ基板１上にＳｉエピタキシャル層１ｂを形成する。このとき、コレクタ埋め込み層１ａ内の砒素（Ａｓ）などの不純物がＳｉエピタキシャル層１ｂに拡散する。その後、シャロートレンチ２ａ、ディープトレンチ２ｂを形成し、ＨＢＴ形成領域Ｒbtを、エミッタ・ベース接合などを形成するための第１の活性領域Ｒe1 と、コレクタ電極の引き出しを行うための第２の活性領域Ｒe2とに区画する。つまり、Ｓｉエピタキシャル層１ｂのうち第１の活性領域Ｒe1 にはＳｉコレクタ層３ａが形成され、第２の活性領域Ｒe2にはコレクタウォール層３ｂが形成される。次に、ウェハ上にシリコン酸化膜２１と、続いてポリシリコン膜２２を成長した後、第１の活性領域Ｒe1上のポリシリコン膜２２とシリコン酸化膜２１を除去する。なお、シリコン酸化膜２１およびポリシリコン膜２２は、第１の活性領域Ｒe1 にＳｉＧｅベース層を形成する際、ウェハ上の他領域がＧｅによって汚染されるのを防止する目的で形成しており、ＳｉＧｅベース層形成後には完全除去する。
【００６４】
次に、図７（ｂ）に示す工程で、ＵＨＶ−ＣＶＤを用いたエピタキシャル成長法により、ウェハ上に、膜厚が約２０ｎｍで不純物を含まずＧｅの含有率が１５％のＳｉＧｅスペーサ層４ａと、膜厚が約４０ｎｍでＰ型不純物であるボロン（Ｂ）を含みＧｅ含有率が１５％から０％に漸次減少する傾斜ＳｉＧｅベース層４ｂと、膜厚が約２０ｎｍで不純物を含まないＳｉキャップ層５とを、ガス種を変えながらほぼ連続して堆積する。続いて、Ｓｉキャップ層５上の全面に、膜厚が約１００ｎｍのシリコン酸化膜６を成長した後、ＨＢＴ形成領域Ｒbtを開口したフォトレジスト膜（図示せず）をマスクに、シリコン酸化膜６をエッチング除去して、ＨＢＴ形成領域ＲbtのＳｉキャップ層５を露出させる。
【００６５】
次に、図７（ｃ）に示す工程で、シリコン酸化膜６および露出させたＳｉキャップ層５の全面に、ｉｎ−ｓｉｔｕドーピングにより高濃度のリン（Ｐ）がドープされた膜厚が約２００ｎｍのＮ型のポリシリコン膜７ｘ（図示せず）を堆積し、続いて膜厚が約２００ｎｍのシリコン酸化膜８ｘ（図示せず）を堆積する。なお、ポリシリコン膜８ｘには、イオン注入によりＮ型不純物（リンまたは砒素）をドープしてもよい。その後、フォトレジスト膜（図示せず）をマスクに、ＲＩＥによる異方性エッチングによりシリコン酸化膜８ｘと、続いてポリシリコン膜７ｘをパターニングし、その後、フォトレジスト膜を除去して、エミッタ引き出し電極７とエミッタ引き出し電極上部を覆うシリコン酸化膜８を形成する。
【００６６】
なお、この異方性エッチングでは、ポリシリコン膜７ｘのエッチング速度は、膜中に高濃度のリン（Ｐ）がドープされているため下地Ｓｉキャップ層５のエッチング速度より十分大きく、また、エッチング終点はシリコン酸化膜６が露出した時点を検出しているため、ＨＢＴ形成領域ＲbtのＳｉキャップ層５の被エッチング量は数ｎｍ程度になっている。
【００６７】
次に、図８（ａ）に示す工程で、ウェハ全面に膜厚が１５０〜２００ｎｍのシリコン窒化膜１７ｘ（図示せず）後、ＲＩＥによる異方性エッチングによりエッチバックして、エミッタ引き出し電極７の側面にシリコン窒化膜のサイドウォール１７を形成する。次に、シリコン酸化膜８と、シリコン窒化膜のサイドウォール１７およびシリコン酸化膜６をマスクにして、ウェハ全面にＰ型の不純物であるボロンをイオン注入する（２３）。
【００６８】
これにより、ＨＢＴ形成領域Ｒbtの中で、エミッタ引き出し電極７およびシリコン窒化膜のサイドウォール１７の直下を除いて、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍにボロンがドープされる。
【００６９】
次に、図８（ｂ）に示す工程で、シリコン酸化膜６、シリコン酸化膜８をウェットエッチにより除去する。次いで、第１の活性領域Ｒe1 上に形成したフォトレジスト膜（図示せず）をマスクに、ＲＩＥによる異方性エッチングにより、Ｓｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａをパターニングして、第１の活性領域Ｒe1のＳｉエピタキシャル層１ｂ上にＳｉキャップ層５、傾斜ＳｉＧｅベース層４ｂ、ＳｉＧｅスペーサ層４ａの積層膜ｍからなるＳｉＧｅベース層１０を形成する。ここで、ＳｉＧｅベース層１０の中で図５（ｂ）に示す工程でボロンがドープされた、エミッタ引き出し電極７およびシリコン窒化膜のサイドウォール１７の直下を除く領域が、ベース引き出し電極１１となる。さらに、ポリシリコン膜２２およびシリコン酸化膜２１を同時に除去する。次に、前記フォトレジスト膜を除去する。
【００７０】
次に、図８（ｃ）で示す工程で、９００℃、約１５秒間の条件で、急速加熱処理（ＲＴＡ）を行って、エミッタ引き出し電極７中のリンをＳｉキャップ層５内に拡散させてエミッタ拡散層５ａを、また同時にベース引き出し電極１１中にドープされたボロン（Ｂ）をＳｉエピタキシャル層１ｂ中に拡散させてＰ型の外部ベース拡散層１ｃを形成する。ここで、エミッタ拡散層５ａの直下の傾斜ＳｉＧｅベース層４ｂおよびＳｉＧｅスペーサ層４ａの領域が真性ベース領域Ｂint となり、またベース引き出し電極１１と外部ベース拡散層１ｃによって、外部ベース注入領域Ｂexが形成される。
【００７１】
次に、図９（ａ）に示す工程で、ウェハ上に金属膜（例えばコバルト膜）を堆積した後、熱処理により、露出しているエミッタ引き出し電極７の表面、ＳｉＧｅベース層１０のＳｉキャップ層５の表面、コレクタウォール層３ｂの表面において金属とシリコンを反応させてシリサイド層（例えばコバルトシリサイド層）１３を形成する。
【００７２】
最後に、図９（ｂ）に示す工程で、ウェハ上の全面にＢＰＳＧ膜からなる層間絶縁膜１４を堆積する。層間絶縁膜１４に、エミッタ引き出し電極７、ベース引き出し電極１１、コレクタウォール層３ｂにそれぞれ到達する接続孔を形成した後、各接続孔にタングステンを埋め込んで、エミッタ引き出し電極７、ベース引き出し電極１１、コレクタウォール層３ｂの表面に形成されたシリサイド層１３に接触するタングステンプラグ１５を形成する。その後、層間絶縁膜１４の上に、各タングステンプラグ１５に接続されるアルミニウムからなる金属配線１６を形成する。これにより、図２、図３に示すＳｉＧｅ−ＨＢＴの構造が実現される。
【００７３】
上記のように、本実施の形態のＨＢＴの製造方法によれば、図８（ａ）、図８（ｂ）、図８（ｃ）に示す工程で、エミッタ拡散層５ａおよび真性ベース領域Ｂint に対して、外部ベース注入領域Ｂexが自己整合的に形成され、シリコン窒化膜のサイドウォール１７の膜厚を約１５０〜２００ｎｍにすることで、エミッタ拡散層５ａおよび真性ベース領域Ｂintの周囲に、外部ベース注入領域Ｂexを隣接して形成できる。
【００７４】
このため、従来、エミッタ開口のマスク合わせ余裕確保のため必然的に構成されていたベースリンク領域Ｂlinkを無くすことができ、ベース抵抗Ｒb からリンク領域成分Ｒlinkを削除できる。
【００７５】
このように、本実施の形態のＳｉＧｅ−ＨＢＴによれば、ベース抵抗を低減することができ、最大発振周波数ｆmaxの増大と低雑音化を実現することができる。
【産業上の利用可能性】
【００７６】
以上説明したように、本発明は、ベース抵抗を低減でき、よって最大発振周波数ｆmaxの高い、低雑音化されたバイポーラトランジスタ等に有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明のバイポーラトランジスタの構成についての参考図
【図２】本発明の実施の形態１におけるバイポーラトランジスタの断面図
【図３】本発明の実施の形態１におけるエミッタ−ベース接合付近の構造を拡大して示す部分断面図
【図４】本発明の実施の形態２におけるバイポーラトランジスタの製造方法を示す工程断面図（その１）
【図５】本発明の実施の形態２におけるバイポーラトランジスタの製造方法を示す工程断面図（その２）
【図６】本発明の実施の形態２におけるバイポーラトランジスタの製造方法を示す工程断面図（その３）
【図７】本発明の実施の形態３におけるバイポーラトランジスタの製造方法を示す工程断面図（その１）
【図８】本発明の実施の形態３におけるバイポーラトランジスタの製造方法を示す工程断面図（その２）
【図９】本発明の実施の形態３におけるバイポーラトランジスタの製造方法を示す工程断面図（その３）
【図１０】従来のＳｉＧｅ−ＨＢＴの構造を示す断面図
【図１１】従来のエミッタ−ベース接合付近の構造を拡大して示す部分断面図
【図１２】従来のＳｉＧｅ−ＨＢＴの製造方法を示す工程断面図
【符号の説明】
【００７８】
１  Ｓｉ基板
１ａ  コレクタ埋め込み層
１ｂ  Ｓｉエピタキシャル層
１ｃ  外部ベース拡散層
２ａ  シャロートレンチ
２ｂ  ディープトレンチ
３ａ  Ｓｉコレクタ層
３ｂ  コレクタウォール層
４ａ  ＳｉＧｅスペーサ層
４ｂ  傾斜ＳｉＧｅベース層
５  Ｓｉキャップ層
５ａ  エミッタ拡散層
６  シリコン酸化膜
７  エミッタ引き出し電極
８  シリコン酸化膜
９  サイドウォール
１０  ＳｉＧｅベース層
１１  ベース引き出し電極
１２ａ，１２ｂ  シリコン酸化膜のサイドウォール
１３  シリサイド層
１４  層間絶縁膜
１５  タングステンプラグ
１６  金属配線
１７  シリコン窒化膜のサイドウォール
２１  シリコン酸化膜
２２  ポリシリコン膜
ｍ  積層膜
【図１】
2007173452.tif 000003
【図２】
2007173452.tif 000004
【図３】
2007173452.tif 000005
【図４】
2007173452.tif 000006
【図５】
2007173452.tif 000007
【図６】
2007173452.tif 000008
【図７】
2007173452.tif 000009
【図８】
2007173452.tif 000010
【図９】
2007173452.tif 000011
【図１０】
2007173452.tif 000012
【図１１】
2007173452.tif 000013
【図１２】
2007173452.tif 000014