(57)【要約】【課題】表面に内部電極を形成したセラミックシートの複数枚を積層してチップ体２に一体化し，このチップ体の側面に，前記各陽極側内部電極３の各々が電気的に繋がる陽極側外部端子電極７と，前記各陰極側内部電極５の各々が電気的に繋がる陰極側外部端子電極８とを形成して成る積層コンデンサにおいて，前記両外部端子電極間におけるＥＳＬ（等価直列インダクタンス）を低減する。【解決手段】前記各陽極側内部電極３及び前記各陰極側内部電極５のうちいずれか一方又は両方に，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極７，８の方向に延びる延長部３ａ，５ａを一体に設けて，この各延長部の相互間を，その先端において互いに接続する。【選択図】図１
2007173261.tif 000002
【特許請求の範囲】
【請求項１】
表面に内部電極を形成したセラミックシートの複数枚を積層してチップ体に一体化し，このチップ体の側面に，前記各陽極側内部電極の各々が電気的に繋がる陽極側外部端子電極と，前記各陰極側内部電極の各々が電気的に繋がる陰極側外部端子電極とを形成して成る積層コンデンサにおいて，
前記各陽極側内部電極及び前記各陰極側内部電極のうちいずれか一方又は両方には，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部が一体に設けられ，この各延長部の相互間は，その先端において互いに接続されていることを特徴とする積層コンデンサ。
【請求項２】
表面に容量の大きい第１コンデンサ素子を構成する内部電極及び容量の小さい第２コンデンサ素子を構成する内部電極を形成したセラミックシートの複数枚を積層して一つのチップ体に一体化し，このチップ体の側面に，前記第１コンデンサ素子における各陽極側内部電極及び各陰極側内部電極に対する外部端子電極と，前記第２コンデンサ素子における各陽極側内部電極及び各陰極側内部電極に対する外部端子電極とを形成して成り，前記両コンデンサ素子における各陽極側内部電極及び前記各陰極側内部電極のうちいずれか一方又は両方には，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部が一体に設けられ，この各延長部の相互間は，その先端において互いに接続されていることを特徴とする積層コンデンサ。
【請求項３】
前記請求項１又は２の記載において，前記延長部は，積層方向から見て前記非重なり部分における左右両側に設けられていることを特徴とする積層コンデンサ。
【請求項４】
前記請求項１〜３のいずれかの記載において，前記各延長部の先端は前記チップ体の側面に露出される一方，前記チップ体の側面には，前記各延長部の先端の相互間を電気的に接続する電極膜が形成されていることを特徴とする積層コンデンサ。
【請求項５】
セラミックシートの複数枚を用意する工程と，
前記各セラミックシートのうち一部の複数枚のセラミックシートに陽極側内部電極を，残りの複数枚のセラミックシートに陰極側内部電極を各々形成する工程と，
前記各セラミックシートを，前記陽極側内部電極と前記陰極側内部電極とが交互に重なるように積層したのち焼成してチップ体にする工程と，
前記チップ体の側面に，前記各陽極側内部電極の各々が電気的に繋がる陽極側外部端子電極と，前記各陰極側内部電極の各々が電気的に繋がる陰極側外部端子電極とを形成する工程と，
を備えて成る製造方法において，
前記陽極側内部電極及び前記陰極側内部電極のうちいずれか一方又は両方を形成する工程が，前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部を一体に設ける工程であり，
更に，前記チップ体の側面に，前記各延長部の先端の相互間を電気的に接続する電極膜を形成する工程を備えていることを特徴とする積層コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，表面に内部電極を形成したセラミックシートの複数枚を積層して成る積層コンデンサと，この積層コンデンサを製造する方法とに関するものである。
【背景技術】
【０００２】
一般に，この種の積層コンデンサは，例えば特許文献１等に記載されているように，表面に陽極側の内部電極を形成したセラミックシートの複数枚と，表面に陰極側の内部電極を形成したセラミックシートの複数枚とを交互に積層してチップ体に一体化し，このチップ体の側面に，前記各陽極側内部電極の各々が電気的に繋がる陽極側外部端子電極と，前記各陰極側内部電極の各々が電気的に繋がる陰極側外部端子電極とを形成するという構成である。
【特許文献１】特開平６−３４９６６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この積層コンデンサを，電気回路におけるノイズを消去するフィルタ回路等にした場合に，以下に述べるような問題があった。
【０００４】
すなわち，この積層コンデンサに通電したとき，その各陽極側内部電極及び各陰極側内部電極には，電磁界が誘起されて自己インダクタンス成分が存在するが，前記各陽極側内部電極及び各陰極側内部電極のうち，その積層方向から見て互いに重なる部分においては，各陽極側内部電極における電磁界による自己インダクタンス成分と各陰極側内部電極における電磁界による自己インダクタンス成分とが互いに相殺されることになる。
【０００５】
しかし，前記各陽極側内部電極及び各陰極側内部電極において，そのうち外部端子電極に接続する部分は，これらの積層から見て当該陽極側内部電極と陰極側内部電極とが互い重なっていないことにより，この二つの非重なり部分（つまり，外部端子電極への接続部）においては，電磁界が誘起され，この電磁界に起因する自己インダクタンス成分が必然的に存在するにもかかわらず，この自己インダクタンス成分が相殺されることがないから，前記両外部端子電極間におけるＥＳＬ（等価直列インダクタンス）が，前記二つの非重なり部分（外部端子電極への接続部）に存在する自己インダクタンス成分の分だけ高くなる。
【０００６】
従って，この積層コンデンサを，電気回路におけるノイズを消去するフィルタ回路等に使用した場合に，ＥＳＬが前記したように高くなる分だけ高周波特性が低下するのであった。
【０００７】
本発明は，ＥＳＬを低くした積層コンデンサと，その製造方法とを提供することを技術的課題とするものである。
【課題を解決するための手段】
【０００８】
この技術的課題を達成するため本発明の積層コンデンサは，請求項１に記載したように，
「表面に内部電極を形成したセラミックシートの複数枚を積層してチップ体に一体化し，このチップ体の側面に，前記各陽極側内部電極の各々が電気的に繋がる陽極側外部端子電極と，前記各陰極側内部電極の各々が電気的に繋がる陰極側外部端子電極とを形成して成る積層コンデンサにおいて，
前記各陽極側内部電極及び前記各陰極側内部電極のうちいずれか一方又は両方には，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部が一体に設けられ，この各延長部の相互間は，その先端において互いに接続されている。」
ことを特徴としている。
【０００９】
また，本発明の積層コンデンサは，請求項２に記載したように，
「表面に容量の大きい第１コンデンサ素子を構成する内部電極及び容量の小さい第２コンデンサ素子を構成する内部電極を形成したセラミックシートの複数枚を積層して一つのチップ体に一体化し，このチップ体の側面に，前記第１コンデンサ素子における各陽極側内部電極及び各陰極側内部電極に対する外部端子電極と，前記第２コンデンサ素子における各陽極側内部電極及び各陰極側内部電極に対する外部端子電極とを形成して成り，前記両コンデンサ素子における各陽極側内部電極及び前記各陰極側内部電極のうちいずれか一方又は両方には，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部が一体に設けられ，この各延長部の相互間は，その先端において互いに接続されている。」
ことを特徴としている。
【００１０】
更にまた，本発明の積層コンデンサは，請求項３に記載したように，
「前記請求項１又は２の記載において，前記延長部は，積層方向から見て前記非重なり部分における左右両側に設けられている。」
ことを特徴としている。
【００１１】
加えて，本発明の積層コンデンサは，請求項４に記載したように，
「前記請求項１〜３のいずれかの記載において，前記各延長部の先端は前記チップ体の側面に露出される一方，前記チップ体の側面には，前記各延長部の先端の相互間を電気的に接続する電極膜が形成されている。」
ことを特徴としている。
【００１２】
次に，本発明の製造方法は，請求項５に記載したように，
「セラミックシートの複数枚を用意する工程と，
前記各セラミックシートのうち一部の複数枚のセラミックシートに陽極側内部電極を，残りの複数枚のセラミックシートに陰極側内部電極を各々形成する工程と，
前記各セラミックシートを，前記陽極側内部電極と前記陰極側内部電極とが交互に重なるように積層したのち焼成してチップ体にする工程と，
前記チップ体の側面に，前記各陽極側内部電極の各々が電気的に繋がる陽極側外部端子電極と，前記各陰極側内部電極の各々が電気的に繋がる陰極側外部端子電極とを形成する工程と，
を備えて成る製造方法において，
前記陽極側内部電極及び前記陰極側内部電極のうちいずれか一方又は両方を形成する工程が，前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部を一体に設ける工程であり，
更に，前記チップ体の側面に，前記各延長部の先端の相互間を電気的に接続する電極膜を形成する工程を備えている。」
ことを特徴としている。
【発明の効果】
【００１３】
前記したように，各陽極側内部電極及び前記各陰極側内部電極のうちいずれか一方又は両方に，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極の方向に延びる延長部を一体に設け，この各延長部の相互間を，その先端において互いに接続するという構成にしたことにより，通電時において，前記各延長部にも電流が流れて，この各延長部には，電磁界による自己インダクタンス成分が発生する。
【００１４】
そして，この各延長部における電磁界による自己インダクタンス成分が，前記各内部電極のうち非重なり部分（つまり，外部端子電極への接続部）における自己インダクタンス成分を相殺するように作用することになる。
【００１５】
この場合，前記延長部を，各陽極側内部電極に対してのみ設けたときには，この陽極側内部電極のうち陰極側内部電極に対する非重なり部分における自己インダクタンス成分を低減することができる。
【００１６】
また，前記延長部を，各陰極側内部電極に対してのみ設けたときには，この陰極側内部電極のうち陽極側内部電極に対する非重なり部分における自己インダクタンス成分を低減することができる。
【００１７】
更にまた，前記延長部を，各陽極側内部電極及び各陰極側内部電極の両方に対して設けたときには，これら陽極側内部電極及び陰極側内部電極の両方における非重なり部分における自己インダクタンス成分を同時に低減することができる。
【００１８】
従って，本発明によると，両外部端子電極間におけるＥＳＬ（等価直列インダクタンス）を確実に低減できて，フィルタ回路等に使用した場合における高周波特性を的確に向上できる。
【００１９】
また，請求項２に記載した構成にすることにより，一つのチップ体に二つのコンデンサ素子を設けて成る二連の積層コンデンサにおいて，その両コンデンサ素子におけるＥＳＬを同時に低減できる。
【００２０】
この場合に，請求項３に記載した構成にすることにより，内部電極のうち非重なり部分における自己インダクタンス成分を，両延長部によって更に低減できるから，前記した効果を助長できる。
【００２１】
また，請求項４に記載した構成にすることにより，各延長部における先端の相互間を電気的に接続することを，チップ体の側面に電極膜を形成するという極く簡単な構成によって実現することができる。
【００２２】
そして，請求項５に記載した製造方法によると，前記した構成の積層コンデンサを，安価に製造することができる。
【発明を実施するための最良の形態】
【００２３】
以下，本発明の実施の形態を図面について説明する。
【００２４】
図１〜図４は，本発明における第１の実施の形態による積層コンデンサ１を示す。
【００２５】
この第１の実施の形態による積層コンデンサ１は，表面に陽極側内部電極３を形成した第１セラミックシート４と，表面に陰極側内部電極５を形成した第２セラミックシート６とを交互に多層状に積層して一体化して成るチップ体２を備えている。
【００２６】
前記チップ体２の側面には，陽極側の外部端子電極７が，当該外部端子電極に前記各陽極用内部電極３の各々が電気的に接続されるように形成されているほか，陰極側の外部端子電極８が，当該外部端子電極８に前記各陰極側内部電極５の各々が電気的に接続されるように形成されている。
【００２７】
そして，前記各第１セラミックシート４の表面には，当該表面における陽極側内部電極３から一体に延びる延長部３ａが，積層方向から見て前記陰極側内部電極５のうち前記陽極側内部電極３と重なっていない非重なり部（つまり，陰極側内部電極５のうち陰極側外部端子電極８への接続部）に沿ってその外部端子電極８の方向に延びるように形成している。
【００２８】
一方，前記各第２セラミックシート６の表面には，当該表面における陰極側内部電極５から一体に延びる延長部５ａが，積層方向から見て前記陽極側内部電極３のうち前記陰極側内部電極５と重なっていない非重なり部（つまり，陽極側内部電極３のうち陽極側外部端子電極７への接続部）に沿ってその外部端子電極７の方向に延びるように形成している。
【００２９】
更に，前記チップ体２の側面には，前記各陽極側内部電極３における延長部３ａの相互間を電気的に接続するための電極膜９と，前記各陰極側内部電極５における延長部５ａの相互間を電気的に接続するための電極膜１０とが形成されている。
【００３０】
この構成にした積層コンデンサ１においては，プリント回路基板等に対しては，その両外部端子電極７，８を半田付けすることによって実装される。
【００３１】
なお，前記チップ体２の側面における各電極膜９，１０は，前記実装した状態において，プリント回路基板側にたいしては，非接触（ノンコンタクト）にされる。
【００３２】
この実装した状態で通電したとき，前記各陽極側内部電極３における延長部３ａ，及び，前記各陰極側内部電極５における延長部５ａには電流が流れることにより，この各延長部に，電磁界による自己インダクタンス成分が発生する。
【００３３】
そして，前記各陽極側内部電極３の延長部３ａにおける自己インダクタンス成分が，前記各陰極側内部電極５のうち前記陽極側内部電極３と重なっていない非重なり部分に存在している自己インダクタンス成分を低減するように作用し，前記各陰極側内部電極５の延長部５ａにおける自己インダクタンス成分が，前記各陽極側内部電極３のうち前記陰極側内部電極５と重なっていない非重なり部に存在している自己インダクタンス成分を低減するように作用するから，両外部端子電極７，８の間におけるＥＳＬ（等価直列インダクタンス）を確実に低減できる。
【００３４】
前記した第１の実施の形態においては，ＥＳＬの低減の効果が前記陽極側内部電極３及び陰極側内部電極５の両方に延長部３ａ，５ａを設けた場合よりも低くなるものの，前記陽極側内部電極３及び陰極側内部電極５のうち一方の陽極側内部電極３のみに延長部３ａを設けて，陰極側内部電極５には延長部５ａを設けないという構成にしたり，或いは，逆に，陰極側内部電極５のみに延長部５ａを設けて，陽極側内部電極３には延長部３ａを設けないという構成にしたりすることができる。
【００３５】
また，前記各陽極側内部電極３における延長部３ａ及び前記各陰極側内部電極５における延長部５ａのうちいずれか一方又は両方は，前記一つの非重なり部分に対して一つだけ設ける構成にしても良いが，図示のように，非重なり部の左右両側に設けるという構成にすることにより，非重なり部に存在している自己インダクタンス成分をより効果的に低減できる。
【００３６】
更にまた，前記各陽極側内部電極３における延長部３ａ及び前記各陰極側内部電極５における延長部５ａのうちいずれか一方又は両方をその先端において互いに電気的に接続するに際しては，図示したように，チップ体２の側面に形成した電極膜９，１０によって行うことに代えて，スルーホール等のような他の手段によって行うようにしても良いが，前記チップ体２の側面に形成した電極膜９，１０によって行うように構成した場合には，極く簡単な構成にすることができる。
【００３７】
そして，前記した構成の積層コンデンサ１の製造に際しては，以下に述べる製造方法を採用することができる。
【００３８】
すなわち，先ず，図４に示すように，第１セラミックシート４の複数枚と，第２セラミックシート６の複数枚とを用意し，前記各第１セラミックシート４の表面には延長部３ａを一体に備えた陽極側内部電極３を，前記各第２セラミックシート６の表面には延長部５ａを一体に備えた陰極側内部電極５を各々形成する。
【００３９】
次いで，前記第１セラミックシート４と，前記第２セラミックシート６とを交互に重ねるように積層して，その積層方向にプレスしたのち高い温度で焼成することによって一体化して，チップ体２にする。
【００４０】
次いで，前記チップ体２の側面に，前記両外部端子電極７，８及び電極膜９，１０を，導電性ペーストの塗布と，その乾燥又は焼成にて形成する。
【００４１】
次いで，前記両外部端子電極７，８及び電極膜９，１０のうち少なくとも両外部端子電極７，８の表面に，錫等の半田接合性に優れた金属のメッキ層を，バレルメッキ処理等にて形成する。
【００４２】
これらの各工程を順次経ることにより，前記図１〜図４に示す構成の積層コンデンサ１を製造することができる。
【００４３】
ところで，積層コンデンサを使用したフィルタ回路は，図５に示すように，負荷Ａ等への電気回路Ｂと，グランドＧとの間に前記積層コンデンサＣを介挿することによって構成される。
【００４４】
このフィルタ回路において，周波数に対するノイズ等の減衰量は，図６に太い実線で示す減衰特性曲線のように，或る特定の周波数Ｈ０において最大値Ｘ０になるように周波数に比例して増加し，これより高い周波数領域においては，周波数に比例して逆に減少するのである。
【００４５】
そこで，前記積層コンデンサＣとして，前記したように構成した本発明の積層コンデンサ１を使用した場合，この積層コンデンサ１におけるＥＳＬが低いことにより，図６に太い点線で示す減衰特性曲線のように，減衰量が最大値になる周波数が，前記Ｈ０からＨ１に高くなることに加えて，減衰量の最大値も前記Ｘ０からＸ１に増加できるから，高い周波数領域における減衰特性を確実に改善できる。
【００４６】
また，積層コンデンサを使用したフィルタ回路は，図７に示すように，負荷Ａ等への電気回路Ｂと，グランドＧとの間に，容量の大きい第１積層コンデンサＣ′と，容量の小さい第２積層コンデンサＣ″との二つを並列に介挿することによって構成する場合がある。      
【００４７】
この構成のフィルタ回路において，周波数に対するノイズ等の減衰量は，図８に太い実線で示す減衰特性曲線のように，前記第１積層コンデンサＣ′による減衰量が最大値Ｘ０′に成るときの周波数Ｈ０′よりも高い周波数Ｈ１′において，前記第２積層コンデンサＣ″によって減衰量を最大値Ｘ０″できることにより，高い周波数領域における減衰特性を，一つの積層コンデンサのみを使用する場合よりも，改善することができる。
【００４８】
図９〜図１２に示す第２の実施の形態は，この場合に使用する二連の積層コンデンサ１１を示す。
【００４９】
この二連の積層コンデンサ１１は，一つのチップ体１２の内部に，容量の大きい第１コンデンサ素子Ｃ１と，容量の小さい第２コンデンサ素子Ｃ２とを並べて設けて成る構成である。
【００５０】
前記第１コンデンサ素子Ｃ１は，交互に積層した陽極側内部電極１３及び陰極側内部電極１５の複数枚と，前記チップ体１２の側面に形成した陽極側外部端子電極１７及び陰極側外部端子電極１８とによって構成されている。
【００５１】
また，前記第２コンデンサ素子Ｃ２は，交互に積層した陽極側内部電極２３及び陰極側内部電極２５の複数枚と，前記チップ体１２の側面に形成した陽極側外部端子電極２７及び陰極側外部端子電極２８とによって構成されている。
【００５２】
この場合，両コンデンサ素子Ｃ１，Ｃ２における陽極側内部電極１３，２３は，第１セラミックシート１４の表面に，両コンデンサ素子Ｃ１，Ｃ２における陰極側内部電極１５，２５は，第２セラミックシート１６の表面に各々形成され，これら第１セラミックシート１４及び第２セラミックシート１６の複数枚を交互に積層して一体化することによって，前記チップ体１２を構成している。
【００５３】
そして，前記両コンデンサ素子Ｃ１，Ｃ２における陽極側内部電極１３，２３及び前記両コンデンサ素子Ｃ１，Ｃ２における陰極側内部電極１５，２５のうちいずれか一方又は両方には，前記第１の実施の形態と同様に，延長部１３ａ，２３ａ，１５ａ，２５ａを一体に設ける一方（但し，図面は，全ての内部電極に延長部を一体に設けた場合を示していきる），前記チップ体１２の側面に，前記各延長部１３ａ，２３ａ，１５ａ，２５ａの相互間を電気的に接続するための電極膜１９，２０，２９，３０を形成するという構成にしたものである。
【００５４】
このように構成することにより，前記第１コンデンサ素子Ｃ１の陽極側内部電極１３及び陰極側内部電極１５における非重なり部（外部端子電極への接続部），並びに，前記第２コンデンサ素子Ｃ２の陽極側内部電極２３及び陰極側内部電極２５における非重なり部（外部端子電極への接続部）における自己インダクタンス成分を，その各々における延長部１３ａ，１５ａ，２３ａ，２５ａによる相殺にて低減できるから，両コンデンサ素子Ｃ１，Ｃ２におけるＥＳＬ（等価直列インダクタンス）を，同時に確実に低減することができる。
【００５５】
従って，この構成の二連の積層コンデンサ１１を，前記図７に示すフィルタ回路に使用することにより，図８に太い点線で示す減衰特性曲線のように，第１コンデンサ素子Ｃ１による減衰量が最大値になる周波数を，前記Ｈ０′からＨ１′に高くできることに加えて，減衰量の最大値も前記Ｘ０′からＸ１′に増加でき，しかも，第２コンデンサ素子Ｃ２による減衰量が最大値になる周波数を，前記Ｈ０″からＨ１″に高くできることに加えて，減衰量の最大値も前記Ｘ０″からＸ１″に増加できるから，高い周波数領域における減衰特性を大幅に改善できる。
【００５６】
なお，この二連の積層コンデンサ１１は，前記第１の実施の形態と同様に方法で製造できることはいうまでもない。
【図面の簡単な説明】
【００５７】
【図１】第１の実施の形態による積層コンデンサを示す斜視図である。
【図２】図１のII−II視断面図である。
【図３】図１のIII −III 視断面図である。
【図４】第１の実施の形態による積層コンデンサの分解斜視図である。
【図５】フィルタ回路を示す図である。
【図６】図５のフィルタ回路における減衰特性を示す図である。
【図７】別のフィルタ回路を示す図である。
【図８】図７のフィルタ回路における減衰特性を示す図である。
【図９】第２の実施の形態による積層コンデンサを示す斜視図である。
【図１０】図９のＸ−Ｘ視断面図である。
【図１１】図９のXI−XI視断面図である。
【図１２】第１の実施の形態による積層コンデンサの分解斜視図である。
【符号の説明】
【００５８】
１，１１                            積層コンデンサ
２，１２                            チップ体
３，１３，２３                      陽極側内部電極
４，１４                            第１セラミックシート
５，１５，１５                      陰極側内部電極
６，１６                            第２セラミックシート
７，１７，２７                      陽極側外部端子電極
８，１８，２８                      陰極側外部端子電極
９，１０，１９，２０，２９，３０    電極膜
３ａ，１３ａ，２３ａ                陽極側延長部
５ａ，１５ａ，２５ａ                陰極側延長部
【図１】
2007173261.tif 000003
【図２】
2007173261.tif 000004
【図３】
2007173261.tif 000005
【図４】
2007173261.tif 000006
【図５】
2007173261.tif 000007
【図６】
2007173261.tif 000008
【図７】
2007173261.tif 000009
【図８】
2007173261.tif 000010
【図９】
2007173261.tif 000011
【図１０】
2007173261.tif 000012
【図１１】
2007173261.tif 000013
【図１２】
2007173261.tif 000014