(57)【要約】      （修正有）【課題】画素電極の角部周辺のテクスチャ不良による表示不良を防止した液晶表示装置及びその製造方法を提供すること。【解決手段】交差構造で画素領域を定義するゲートライン２１及びデータライン６０と、前記画素領域に形成され、前記ゲートライン及び前記データラインの交差部と隣接する一辺が傾斜して形成された画素電極１００と、前記画素電極の傾斜した一辺と並んで形成されて光漏れを遮蔽する光遮蔽パターン２３とを含む液晶表示装置及びその製造方法。【選択図】図１
2007213070.tif 000002
【特許請求の範囲】
【請求項１】
交差構造で画素領域を定義するゲートライン及びデータラインと、
前記画素領域に形成され、前記ゲートライン及び前記データラインの交差部と隣接する一辺が傾斜して形成された画素電極と、
前記画素電極の傾斜した一辺と並んで形成され、光漏れを遮蔽する光遮蔽パターンとを含むことを特徴とする液晶表示装置。
【請求項２】
前記光遮蔽パターンが、前記ゲートラインと同一の金属で同一平面上に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記光遮蔽パターンが、
前記ゲートラインと並んで形成され、ストレージ電圧を供給するストレージラインと、
前記ストレージラインから突出して前記データラインと並び、前記画素電極の一側部と重なるように形成されたストレージ突出部とをさらに含むことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記ストレージ突出部と次段の前記ストレージラインとを電気的に接続するブリッジ電極をさらに備えることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記ブリッジ電極が、前記画素電極と同一の金属で同一平面上に形成されることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記光遮蔽パターンが、前記画素電極と同一の金属で同一平面上に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記ゲートラインと並んで形成され、ストレージ電圧を供給するストレージラインと、
前記ストレージラインから突出して前記データラインと並び、前記画素電極の一側部と重なるように形成されたストレージ突出部とをさらに含み、
前記光遮蔽パターンが、前記ストレージ突出部と次段のストレージラインとを電気的に接続し、前記画素電極の傾斜した一辺と平行な傾斜した一辺を有することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記光遮蔽パターンには、ストレージ電圧が供給されることを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
交差構造で画素領域を定義するゲートライン及びデータラインを形成し、
前記画素領域に形成され、前記ゲートライン及び前記データラインの交差部と隣接する一辺が傾斜して形成された画素電極を形成し、
前記画素電極の傾斜した一辺と並んで形成された光遮蔽パターンを形成することを含むことを特徴とする液晶表示装置の製造方法。
【請求項１０】
前記光遮蔽パターンを形成することは、
前記ゲートラインと同一の金属で同一平面上に並んで形成されたストレージラインを形成することと、
前記ストレージラインから突出して前記データラインと並び、前記画素電極の一側部と重なるように形成されたストレージ突出部を形成することとをさらに含むことを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１１】
前記光遮蔽パターンを形成することは、
前記ストレージラインの一部を前記画素電極の傾斜した一辺と平行になるように形成することと、
前記ストレージ突出部の端部の一辺を前記画素電極の傾斜した一辺と平行になるように形成することとをさらに含むことを特徴とする請求項１０に記載の液晶表示装置の製造方法。
【請求項１２】
前記ストレージ突出部と次段の前記ストレージラインとを接続するブリッジ電極を形成することをさらに含むことを特徴とする請求項１１に記載の液晶表示装置の製造方法。
【請求項１３】
前記ブリッジ電極を形成することは、
前記画素電極と同一の金属で同一平面上に前記ブリッジ電極の一辺を、傾斜して形成された前記画素電極の一辺と平行になるように形成することをさらに含むことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１４】
前記光遮蔽パターンを形成することは、
前記画素電極を形成する際に、前記光遮蔽パターンを前記画素電極と同一の金属で同一平面上に形成することを含むことを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１５】
前記ゲートラインと並んで形成されたストレージラインを形成し、
前記ストレージラインから突出し、前記データラインと並んで形成されたストレージ突出部を形成することとをさらに含み、
前記ストレージ突出部と次段の前記ストレージラインとが電気的に接続された前記光遮蔽パターンを形成することをさらに含むことを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特にカラーフィルタ基板の整列ミス又は外部衝撃に伴う柱状スペーサの移動により発生する画素電極の角部周辺の光漏れによるテクスチャ不良を防止する液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
フラットパネルディスプレイの１つである液晶表示装置（LCD;  Liquid  Crystal  Display）は、一般に、陰極線管（CRT;  Cathode  Ray  Tube）と比較して、小型、軽量及び低消費電力などの利点があるため、最近は携帯電話、コンピュータのモニタ及びテレビなどに多く使用されており、液晶表示装置の需要は増加し続けている現状である。
【０００３】
液晶表示装置は、一般に、共通電極やカラーフィルタなどが形成されたカラーフィルタ基板と、薄膜トランジスタや画素電極などが形成されたカラーフィルタ基板との間に液晶を注入し、画素電極と共通電極に異なる電位を印加することによって電界を形成して液晶分子の配列を変更させ、これにより光の透過率を調節することによって画像を表現する装置である。
【０００４】
その中でも、電界が印加されていない状態で液晶分子の長軸を上下基板に対して垂直となるように配列した垂直配向モードの液晶表示装置は、コントラスト比が大きく、かつ広視野角実現が容易なため脚光を浴びている。
【０００５】
垂直配向モードの液晶表示装置において広視野角を実現するための手段としては、電極に切開パターンを形成する方法や突起を形成する方法などがある。これらは全てフリンジフィールド（Fringe  Field）を形成し、液晶の傾斜する方向を４方向に均等に分散させることによって広視野角を確保する方法である。これらのうち、電極に切開パターンを形成するＰＶＡ（Patterned  Vertically  Aligned）モードは、ＩＰＳ（In  Plane  Switching）モードに代わる広視野角技術として認められている。
【０００６】
また、ＰＶＡモードは液晶分子の挙動にねじれがなく、電界方向に垂直な方向にスプレイするか、又は弾性的にベンドすることによってのみ動作するのでＴＮ（Twisted  nematic）方式と比較して相対的に速い応答特性を有する。
【０００７】
しかし、光漏れを防止するためのブラックマトリクスが形成された上部基板と、薄膜トランジスタが形成された下部基板とのアライメントが崩れたり、外部の物理的衝撃によって上部基板が移動すると、画素電極の角部の光漏れを防止するブラックマトリクスも移動し、光漏れによるテクスチャ（Texture）不良が原因となって液晶表示装置の表示不良が発生する。特に、上部基板と下部基板との間のセルギャップを維持する柱状スペーサが青色の画素領域と隣接する領域に形成された場合、青色の画素領域と隣接する柱状スペーサに衝撃が加わると、柱状スペーサが画素領域方向に移動することによる光漏れ視認性がさらに大きくなる。そして、これによるテクスチャ不良が発生し、柱状スペーサが元位置に回復しても青色画素領域はテクスチャ不良が復元されず、輝度が低下して横線不良及び黄色に視認されるイエローウィッシュ（Yellowish）が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、前記の問題を解決するための本発明の技術的課題は、画素電極の角部に光遮蔽パターンを形成して表示不良を防止した液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明は、交差構造で画素領域を定義するゲートライン及びデータラインと、前記画素領域に形成され、前記ゲートライン及び前記データラインの交差部と隣接する一辺が傾斜して形成された画素電極と、前記画素電極の傾斜した一辺と並んで形成されて光漏れを遮蔽する光遮蔽パターンとを含む液晶表示装置を提供する。
【００１０】
ここで、前記光遮蔽パターンは前記ゲートラインと同一の金属で同一平面上に形成される。
【００１１】
また、前記光遮蔽パターンは、前記ゲートラインと並んで形成され、ストレージ電圧を供給するストレージラインと、前記ストレージラインから突出して前記データラインと並び、前記画素電極の一側部と重なるように形成されたストレージ突出部とをさらに含む。
【００１２】
さらに、前記ストレージ突出部と次段の前記ストレージラインとを電気的に接続するブリッジ電極をさらに備える。
【００１３】
さらに、前記ブリッジ電極は前記画素電極と同一の金属で同一平面上に形成される。
【００１４】
一方、前記光遮蔽パターンは前記画素電極と同一の金属で同一平面上に形成される。
【００１５】
ここで、前記ゲートラインと並んで形成されてストレージ電圧を供給するストレージラインと、前記ストレージラインから突出して前記データラインと並び、前記画素電極の一側部と重なるように形成されたストレージ突出部とをさらに含み、前記光遮蔽パターンは、前記ストレージ突出部と次段の前記ストレージラインとを電気的に接続し、前記画素電極の傾斜した一辺と平行な傾斜した一辺を有する。
【００１６】
また、前記光遮蔽パターンにはストレージ電圧が供給される。
【００１７】
さらに、上記の目的を達成するために、本発明は、交差構造で画素領域を定義するゲートライン及びデータラインを形成し、前記画素領域に形成されて前記ゲートライン及び前記データラインの交差部と隣接し、一辺が傾くように形成された画素電極を形成そ、前記画素電極の傾斜した一辺と並んで形成された光遮蔽パターンを形成することを含む液晶表示装置の製造方法を提供する。
【００１８】
ここで、前記光遮蔽パターンを形成することは、前記ゲートラインと同一の金属で同一平面上に並んで形成されたストレージラインを形成することと、前記ストレージラインから突出して前記データラインと並び、前記画素電極の一側部と重なるように形成されたストレージ突出部を形成することとをさらに含む。
【００１９】
また、前記光遮蔽パターンを形成することは、前記ストレージラインの一部が前記画素電極の傾斜した一辺と平行になるように形成することと、前記ストレージ突出部の端部の一辺を前記画素電極の傾斜した一辺と平行になるように形成することとをさらに含む。
【００２０】
さらに、前記ストレージ突出部と次段の前記ストレージラインとを接続するブリッジ電極を形成することをさらに含む。
【００２１】
ここで、前記ブリッジ電極を形成することは、前記画素電極と同一の金属で同一平面上に前記ブリッジ電極の一辺を、傾斜して形成された前記画素電極の一辺と平行になるように形成する段階をさらに含む。
【００２２】
一方、前記光遮蔽パターンを形成する際に、前記光遮光パターンを前記画素電極と同一の金属で同一平面上に形成することを含む。
【００２３】
また、前記ゲートラインと並んで形成されたストレージラインを形成することと、前記ストレージラインから突出し、前記データラインと並んで形成されたストレージ突出部を形成することとをさらに含み、前記ストレージ突出部と次段の前記ストレージラインとが電気的に接続された前記光遮蔽パターンを形成することを含む。
【発明の効果】
【００２４】
前述したように、本発明の実施形態による液晶表示装置及びその製造方法は、垂直配向型液晶表示装置において、ストレージ突出部又はこれに接続されるブリッジ電極の少なくとも１つが画素電極の角部と並んで形成されてフリンジフィールドを形成することにより、カラーフィルタ基板と薄膜トランジスタ基板との整列ミスによる光漏れをフリンジフィールドが形成された領域の液晶を垂直に駆動して防止することができる。
【００２５】
また、外部の物理的衝撃による柱状スペーサの流動が発生してもテクスチャ不良が防止され、表示品質を向上させる
【発明を実施するための最良の形態】
【００２６】
前記目的以外の本発明の他の目的及び利点は、添付図面を参照した本発明の好ましい実施形態についての説明により明白になるであろう。以下、添付図面を参照して本発明の具体的な実施形態を詳細に説明する。
【００２７】
図１は本発明の実施形態による薄膜トランジスタ基板を示す平面図であり、図２は図１に示す薄膜トランジスタ基板のI−I’線断面図である。
【００２８】
図１及び図２に示すように、本発明の第１実施形態による薄膜トランジスタ基板は、交差構造で画素領域を定義するゲートライン２１及びデータライン６０と、画素領域に形成され、ゲートライン２１及びデータライン６０の交差部と隣接する傾斜した一辺１００ａを有する画素電極１００と、ゲートライン２１と並んで形成されてストレージ電圧を供給するストレージライン２２と、ストレージライン２２から突出して形成されたストレージ突出部２３とを含み、ストレージ突出部２３の一辺２３ａが画素電極１００の傾斜した一辺１００ａと平行に形成される。ここで、ストレージライン２２とストレージ突出部２３とは光遮蔽パターンで構成される。
【００２９】
具体的には、ゲートライン２１はスキャン信号を供給し、データライン６０は画像データ信号を供給する。このようなゲートライン２１及びデータライン６０は、ゲート絶縁膜３０を介して交差して画素領域を定義する。また、画素領域にはゲートライン２１及びデータライン６０に接続された薄膜トランジスタが形成される。
【００３０】
薄膜トランジスタは、ゲートライン２１に接続されたゲート電極２０と、データライン６０に接続されたソース電極５０と、画素電極１００に接続されたドレイン電極４０と、ゲート電極２０とゲート絶縁膜３０を介して重なってソース電極５０とドレイン電極４０間にチャネルを形成する半導体層３１とを備える。また、薄膜トランジスタは、ソース電極５０及びドレイン電極４０と半導体層３１間のオーミックコンタクトのためのオーミックコンタクト層３２をさらに備える。このような薄膜トランジスタは、ゲートライン２１のスキャン信号に応答してデータライン６０の画像データ信号を画素電極１００に供給する。
【００３１】
画素電極１００は、薄膜トランジスタを覆う保護膜９０上に形成され、保護膜９０を貫通する画素コンタクトホール７０を介してドレイン電極４０に接続される。画素電極１００は、薄膜トランジスタからの画像データ信号が供給されると、カラーフィルタ基板の共通電極との電圧差により液晶を駆動して光透過率が調節されるようにする。このような画素電極１００は、画素領域を複数のドメインに分割するために複数のスリット１０１、１０２を備える。複数のスリットは、画素電極１００の短軸方向を基準に上部及び下部にそれぞれ対称となり、傾斜角を有して形成された第１スリット１０１及び第２スリット１０２を含む。ここで、本実施形態においては、第１スリット１０１及び第２スリット１０２は互いに垂直をなして形成される。第１スリット１０１及び第２スリット１０２は、フリンジフィールドの方向を複数の方向に均等に分散して１つの画素に複数のドメインを形成する。ここで、画素電極１００は、ゲートライン２１及びデータライン６０の交差部と隣接する一辺１００ａが傾斜して形成される。すなわち、画素電極１００の角部の一辺１００ａが傾斜して形成され、ストレージ突出部２３と次段のストレージライン２２を接続するブリッジ電極１１０との重複を回避する。
【００３２】
光遮蔽パターンは、ストレージライン２２とストレージ突出部２３とを含み、画素電極１００と重なるように形成される。前記光遮蔽パターンにはストレージ電圧が供給され、１フレームの間、画素電極１００に充電されたデータ電圧を維持する。
【００３３】
ストレージライン２２は、ゲートライン２１と平行に形成されてストレージ電圧を供給する。また、ストレージライン２２から突出してデータライン６０と平行に形成されたストレージ突出部２３を備える。
【００３４】
ストレージ突出部２３は、データライン６０と隣接する画素電極１００の一側と重なり、データライン６０と並んで形成される。ストレージ突出部２３の端部は、次のストレージライン２２とブリッジ電極１１０を介して接続される。ここで、ストレージ突出部２３の側辺２３ａは、画素電極１００の傾斜した一辺１００ａと平行に形成されて画素電極１００の角部で発生する光漏れを防止する。また、ストレージライン２２にも画素電極１００の傾斜した一辺１００ａと並んで傾斜して形成され、画素電極１００の角部で発生する光漏れを防止する。
【００３５】
従って、光遮蔽パターンは、カラーフィルタが形成されたカラーフィルタ基板と薄膜トランジスタが形成された薄膜トランジスタ基板との間に整列ミス（ミスアライメント）によって画素電極１００の角部で発生する光漏れを防止することができる。
【００３６】
特に、柱状スペーサが形成される領域Ａにおいて外部の物理的衝撃による柱状スペーサの移動が生じても、ストレージ突出部の端部の側辺２３ａにより光漏れを遮蔽することができる。これにより、画素電極１００の角部で発生するテクスチャ不良を防止することができる。また、液晶表示装置の表示品質が向上する。特に、青色画素と隣接して柱状スペーサが位置し、柱状スペーサの移動によるイエローウィッシュの発生を防止することができる。
【００３７】
ストレージ突出部２３の端部は、次段のストレージライン２２との接続のために第１コンタクトホール８０をさらに備え、次段のストレージライン２２の所定領域に第２コンタクトホール８１を備える。また、ストレージ突出部２３と次段のストレージライン２２はブリッジ電極１１０により電気的に接続される。
【００３８】
ブリッジ電極１１０は、第１コンタクトホール８０及び第２コンタクトホール８１を介してストレージ突出部２３と次段のストレージライン２２に接続される。このようなブリッジ電極１１０は、ＩＴＯ（Indium  Tin  Oxide）又はＩＺＯ（Indium  Zinc  Oxide）などの透明電極で形成される。
【００３９】
図３Ａ〜図３Ｅは本発明の実施形態による薄膜トランジスタ基板の製造方法を順に示す断面図である。
【００４０】
図３Ａに示すように、第１マスク工程により基板１０上に、ゲートライン２１及びゲート電極２０と、光遮蔽パターンとを含む第１導電パターン群が形成される。ここで、光遮蔽パターンは、ストレージライン２２、及び一辺が傾斜して形成されたストレージ突出部２３を含む。
【００４１】
具体的には、基板１０上に第１導電層をスパッタリングなどによって堆積することにより形成する。第１導電層は、アルミニウム、クロム、銅、及びモリブデンなどの金属又はそれらの合金が単一層に形成されるか、それらの組み合わせからなる多層構造に形成される。次に、第１マスクを利用したフォトリソグラフィ工程とエッチング工程で第１導電層をパターニングすることにより、ゲートライン２１、ゲート電極２０、ストレージライン２２、及びストレージ突出部２３を含む第１導電パターン群が形成される。特に、ストレージ突出部２３は、その端部が後に形成される画素電極１００の傾斜した一辺１００ａと平行な一辺２３ａを有するように形成される。また、ストレージライン２２にも画素電極１００の傾斜した一辺１００ａと並んで形成して光漏れを遮蔽することが好ましい。
【００４２】
図３Ｂに示すように、第２マスク工程により第１導電パターン群が形成された基板上に、ゲート絶縁膜３０、半導体層３１、及びオーミックコンタクト層３２が順次積層される。
【００４３】
具体的には、ゲートライン２１、ゲート電極２０、ストレージライン２２、及びレージ突出部２３が形成された基板１０上に、ゲート絶縁膜３０、アモルファスシリコン層、及び高濃度ドーピングされたアモルファスシリコン層がプラズマ化学気相成長法（Plasma  Enhanced  Chemical  Vapor  Deposition;  PEVCD）などの成膜方法により順次積層される。次に、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程でアモルファスシリコン層及び高濃度ドーピングされたアモルファスシリコン層がパターニングされることにより、半導体層３１及びオーミックコンタクト層３２が形成される。ゲート絶縁膜３０としては、ＳｉＮｘ、ＳｉＯｘなどの無機絶縁物質が用いられる。
【００４４】
図３Ｃに示すように、第３マスク工程により半導体層３１及びオーミックコンタクト層３２が形成されたゲート絶縁膜３０上に、データライン６０、ソース電極５０、及びドレイン電極４０を含む第２導電パターン群が形成される。
【００４５】
具体的には、データライン６０はストレージ突出部２３と並んでゲート絶縁膜３０上に形成され、ドレイン電極４０は半導体層３１及びオーミックコンタクト層３２が形成されたゲート絶縁膜３０上に形成され、ソース電極５０はデータライン６０から突出してドレイン電極４０と対向するように半導体層３１及びオーミックコンタクト層３２が形成されたゲート絶縁膜３０上に形成される。このような第２導電パターン群は、スパッタリングなどの成膜方法により第２導電層を形成した後、第３マスク工程を用いたフォトリソグラフィ工程及びエッチング工程で第２導電層をパターニングすることにより形成される。第２導電層は、アルミニウム、クロム、銅、及びモリブデンなどの金属又はそれらの合金が単一層に形成されるか、それらの組み合わせからなる多層構造に形成される。
【００４６】
図３Ｄに示すように、第４マスク工程により第２導電パターン群が形成されたゲート絶縁膜３０上に、画素コンタクトホール７０と、第１コンタクトホール８０及び第２コンタクトホール８１とを有する保護膜９０が形成される。
【００４７】
詳細には、保護膜９０は、第２導電パターン群が形成された基板上にＰＥＣＶＤ、スピンコーティングなどの成膜方法により形成され、第４マスクを用いたフォトリソグラフィ工程及びエッチング工程で保護膜９０を貫通してドレイン電極４０を露出させる画素コンタクトホール７０と、ゲート絶縁膜３０及び保護膜９０を貫通してストレージ突出部２３の端部を露出させる第１コンタクトホール８０と、次段のストレージライン２２の所定領域に第２コンタクトホール８１とが形成される。保護膜９０としては、ゲート絶縁膜３０などの無機絶縁物質又は有機絶縁物質が用いられる。
【００４８】
図３Ｅに示すように、第５マスク工程により保護膜９０上に画素電極１００及びブリッジ電極１１０が形成される。
【００４９】
具体的には、画素電極１００及びブリッジ電極１１０は、保護膜９０上にスパッタリングなどの方法により透明導電層が形成された後、第５マスクを用いたフォトリソグラフィ及びエッチング工程で透明導電層をパターニングして形成される。ここで、画素電極１００には第１スリット１０１及び第２スリット１０２がパターニングされる。また、ストレージ突出部２３の端部と次段のストレージライン２２を接続するブリッジ電極１１０がパターニングされる。ここで、画素電極１００のそれぞれの角部は、ブリッジ電極１１０との重複を回避するために一辺が傾斜して形成される。透明導電層としては、ＩＴＯ（Indium  Tin  Oxide）、ＩＺＯ（Indium  Zicn  Oxide）、及びＴＯ（Tin  Oxide）などの透明導電物質が用いられる。画素電極１００は画素コンタクトホール７０を介してドレイン電極４０に接続され、ブリッジ電極は第１コンタクトホール８０及び第２コンタクトホール８１を通してストレージ突出部２３及び次段のストレージライン２２にそれぞれ接続される。
【００５０】
図４は本発明の第２実施形態による薄膜トランジスタ基板を示す平面図であり、図５は図４に示す薄膜トランジスタ基板のII−II'線断面図である。
【００５１】
図４及び図５は図１及び図２と比べて、ストレージ突出部２３の端部に接続されるブリッジ電極１１０の形状が変更されたことを除いては同じ構成要素を備えるので、同じ構成要素についての重複した説明は省略する。
【００５２】
図４及び図５に示すように、本発明の第２実施形態による薄膜トランジスタ基板は、交差構造で画素領域を定義するゲートライン２１及びデータライン６０と、画素領域に形成され、ゲートライン２１及びデータライン６０の交差部と隣接する一辺が傾斜して形成された画素電極１００と、ゲートライン２１と並んで形成されてストレージ電圧を供給するストレージライン２２と、ストレージライン２２から突出してデータライン６０と隣接する画素電極１００の一側部と重なるように形成されたストレージ突出部２３とを含み、ストレージ突出部２３と次段のストレージライン２２を接続するブリッジ電極１１０を備え、ブリッジ電極１１０の側辺１１０ａ、１１０ｂは画素電極１００の傾斜した一辺１００ａと平行に形成されて水平電界を形成する。ここで、ブリッジ電極１１０は光漏れを遮蔽する光遮蔽パターンである。
【００５３】
具体的には、ブリッジ電極１１０は、ストレージ突出部２３と次段のストレージライン２２とを電気的に接続する。また、ブリッジ電極１１０は画素電極１００と同一の透明金属で形成される。画素電極１００は、ゲートライン２１及びデータライン６０の交差部と隣接する一辺が傾斜して形成される。ここで、ブリッジ電極１１０は、画素電極１００の傾斜した一辺１００ａと並んだ一辺１１０ａを有して形成される。これにより、ブリッジ電極１１０と画素電極１００との間に水平電界が形成されて画素電極１００の角部に形成された液晶を制御できる。すなわち、ブリッジ電極１１０の傾斜した一辺１１０ａと、画素電極１００の傾斜した一辺１００ａとの間に形成された電界は、互いの間に形成されたフリンジフィールドによる水平電界が形成されて液晶が垂直方向に駆動されることにより光漏れを遮蔽する。
【００５４】
従って、画素電極１００の角部において光漏れによって発生するテクスチャ不良を防止することができる。
【００５５】
後工程において、液晶表示装置には、ゲートライン２１及びブリッジ電極１１０と重なる領域Ａに柱状スペーサが配置される。ここで、外部の物理的な衝撃が発生して柱状スペーサが移動しても、ブリッジ電極１１０と画素電極１００間にフリンジフィールドが形成されて異常テクスチャが発生することを防止し、これにより液晶表示装置の表示品質が向上する。特に、青色画素と隣接して柱状スペーサが配置され、柱状スペーサの移動によるイエローウィッシュの発生を防止することができる。
【００５６】
図６Ａ〜図６Ｅは本発明の第２実施形態による薄膜トランジスタ基板の製造方法を順に示す断面図である。
【００５７】
図６Ａ〜図６Ｅは図３Ａ〜図３Ｅと比べて、ストレージ突出部２３の端部を画素電極１００の角部と並んで形成するのではなく、ブリッジ電極１１０の一端を画素電極１００の角部と並んで形成することを除いては同じ方法で製造されるので、重複した説明は省略する。
【００５８】
図６Ａに示すように、第１マスク工程により基板１０上に、ゲートライン２１と、ゲート電極２０と、ストレージライン２２と、ストレージ突出部２３とを含む第１導電パターン群が形成される。
【００５９】
具体的には、基板１０上に第１導電層をスパッタリングなどの成膜方法により形成する。第１導電層は、アルミニウム、クロム、銅、及びモリブデンなどの金属又はそれらの合金が単一層に形成されるか、それらの組み合わせからなる多層構造に形成される。次に、第１マスクを用いたフォトリソグラフィ工程とエッチング工程で第１導電層をパターニングすることにより、ゲートライン２１、ゲート電極２０、ストレージライン２２、及びストレージ突出部２３を含む第１導電パターン群が形成される。
【００６０】
図６Ｂ〜図６Ｄは前述した工程と同一なので、その詳細な説明は省略する。
【００６１】
図６Ｅに示すように、第５マスク工程により保護膜９０上に画素電極１００及びブリッジ電極１１０が形成される。
【００６２】
具体的には、画素電極１００及びブリッジ電極１１０は、保護膜９０上にスパッタリングなどの方法により透明導電層が形成された後、第５マスクを利用したフォトリソグラフィ及びエッチング工程で透明導電層をパターニングして形成される。ここで、画素電極１００には第１スリット１０１及び第２スリット１０２がパターニングされる。ここで、画素電極１００の角部は、ブリッジ電極１１０との重複を回避するために、斜線に切断した形状に形成される。また、ストレージ突出部２３の端部と次段のストレージライン２２を接続するブリッジ電極１１０とがパターニングされる。特に、ブリッジ電極１１０の側辺１１０ａ、１１０ｂは、画素電極１００の角部と平行にパターニングされて形成される。これにより、ブリッジ電極１１０と画素電極１００間にフリンジフィールドが形成される。ここで、透明導電層としては、ＩＴＯ（Indium  Tin  Oxide）、ＩＺＯ（Indium  Zinc  Oxide）、及びＴＯ（Tin  Oxide）などの透明導電物質が用いられる。画素電極１００は画素コンタクトホール７０を介してドレイン電極４０に接続され、ブリッジ電極１１０は第１コンタクトホール８０及び第２コンタクトホール８１を介してストレージ突出部２３及び次段のストレージライン２２にそれぞれ接続される。
【００６３】
以上詳述した本発明において、本発明が属する技術分野における通常の知識を有する者であれば、様々な置換、変形、及び変更が可能であろう。よって、本発明は上述した実施形態及び添付図面に限定されるものではなく、請求範囲によりその権利が決定されるべきである。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施形態による薄膜トランジスタ基板を示す平面図である。
【図２】図１に示す薄膜トランジスタ基板のI−I’線断面図である。
【図３Ａ】本発明の第１実施形態による薄膜トランジスタ基板の製造方法を順次説明するために示す断面図である。
【図３Ｂ】本発明の第１実施形態による薄膜トランジスタ基板の製造方法を順次説明するために示す断面図である。
【図３Ｃ】本発明の第１実施形態による薄膜トランジスタ基板の製造方法を順次説明するために示す断面図である。
【図３Ｄ】本発明の第１実施形態による薄膜トランジスタ基板の製造方法を順次説明するために示す断面図である。
【図３Ｅ】本発明の第１実施形態による薄膜トランジスタ基板の製造方法を順次説明するために示す断面図である。
【図４】本発明の第２実施形態による薄膜トランジスタ基板を示す平面拡大図である。
【図５】図４に示す薄膜トランジスタ基板のII−II'線断面図である。
【図６Ａ】本発明の第２実施形態による薄膜トランジスタ基板の製造方法を説明するために示す断面図である。
【図６Ｂ】本発明の第２実施形態による薄膜トランジスタ基板の製造方法を説明するために示す断面図である。
【図６Ｃ】本発明の第２実施形態による薄膜トランジスタ基板の製造方法を説明するために示す断面図である。
【図６Ｄ】本発明の第２実施形態による薄膜トランジスタ基板の製造方法を説明するために示す断面図である。
【図６Ｅ】本発明の第２実施形態による薄膜トランジスタ基板の製造方法を説明するために示す断面図である。
【符号の説明】
【００６５】
１０：基板
２０：ゲート電極
２１：ゲートライン
２２：ストレージライン
２３：ストレージ突出部
３０：ゲート絶縁膜
３１：半導体層
３２：オーミックコンタクト層
４０：ドレイン電極
５０：ソース電極
６０：データライン
７０：画素コンタクトホール
８０：第１コンタクトホール
８１：第２コンタクトホール
９０：保護膜
１００：画素電極
１０１，１０２：スリット
１１０：ブリッジ電極
【図１】
2007213070.tif 000003
【図２】
2007213070.tif 000004
【図３Ａ】
2007213070.tif 000005
【図３Ｂ】
2007213070.tif 000006
【図３Ｃ】
2007213070.tif 000007
【図３Ｄ】
2007213070.tif 000008
【図３Ｅ】
2007213070.tif 000009
【図４】
2007213070.tif 000010
【図５】
2007213070.tif 000011
【図６Ａ】
2007213070.tif 000012
【図６Ｂ】
2007213070.tif 000013
【図６Ｃ】
2007213070.tif 000014
【図６Ｄ】
2007213070.tif 000015
【図６Ｅ】
2007213070.tif 000016