(57)【要約】【課題】オン抵抗の増加を抑制しつつ，簡素な製造プロセスでスナップバック特性を改善する絶縁ゲート型半導体装置およびその製造方法を提供すること。【解決手段】半導体装置１００は，その表層部に，Ｐ- ボディ領域１３およびＮ- ドリフト領域１４ａ中が形成されている。さらに，Ｐ- ボディ領域１３中には，Ｎ+ ソース領域１１が形成されている。また，Ｎ- ドリフト領域１４ａ中には，Ｎ+ ドレイン領域１６が形成されている。また，半導体装置１００では，Ｐ- ボディ領域１３とＮ- ドリフト領域１４ａとの間に，Ｎ- 中間領域１４ｂおよびＰ- 第２ボディ領域１８が配置されている。Ｐ- 第２ボディ領域１８は，Ｐ- ボディ領域１３とフィールド酸化膜１１４との間に位置し，Ｐ- ボディ領域１３からＮ- 中間領域１４ｂを挟んで分離している。【選択図】            図１
2007317775.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，半導体基板内の上面側に位置し下面が前記ボディ領域と接し第２導電型半導体であるソース領域と，半導体基板内の上面側に位置する第２導電型半導体であるドレイン領域と，半導体基板の上面上に位置し前記ボディ領域と絶縁層を挟んで対向し前記ボディ領域中にチャネル領域を形成するゲート領域とを有する横型の絶縁ゲート型半導体装置において，
半導体基板内の上面側でかつ前記ボディ領域と前記ドレイン領域との間に位置し，前記ゲート領域と絶縁層を挟んで対向し，第１導電型半導体である第２ボディ領域と，
半導体基板内の上面側に位置し，前記ゲート領域と絶縁層を挟んで対向し，前記ボディ領域と前記第２ボディ領域とに挟まれて両領域を隔離し，第２導電型半導体である中間領域とを有することを特徴とする絶縁ゲート型半導体装置。
【請求項２】
請求項１に記載する絶縁ゲート型半導体装置において，
半導体基板の上面側にフィールド酸化膜が形成され，
前記第２ボディ領域は，前記ボディ領域と前記フィールド酸化膜との間に位置することを特徴とする絶縁ゲート型半導体装置。
【請求項３】
半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，半導体基板内の上面側に位置し下面が前記ボディ領域と接し第２導電型半導体であるソース領域と，半導体基板内の上面側に位置する第２導電型半導体であるドレイン領域と，半導体基板の上面上に位置し前記ボディ領域と絶縁層を挟んで対向し前記ボディ領域中にチャネル領域を形成するゲート領域とを有する横型の絶縁ゲート型半導体装置の製造方法において，
イオン注入およびその後の熱拡散処理により，前記ボディ領域とともに，前記ボディ領域から隔離され第１導電型半導体である第２ボディ領域を併せて形成する第１不純物拡散工程と，
前記ボディ領域および前記第２ボディ領域上に絶縁層を形成し，その絶縁層上に前記ボディ領域および前記第２ボディ領域と対向する前記ゲート領域を形成するゲート領域形成工程と，
イオン注入およびその後の熱拡散処理により，前記ソース領域とともに前記ドレイン領域を形成する第２不純物拡散工程とを含み，
前記第２ボディ領域は，前記ボディ領域と前記ドレイン領域との間に配置されることを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項４】
半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，半導体基板内の上面側に位置し下面が前記ボディ領域と接し第２導電型半導体であるソース領域と，半導体基板内の上面側に位置する第２導電型半導体であるドレイン領域と，半導体基板の上面上に位置し前記ボディ領域と絶縁層を挟んで対向し前記ボディ領域中にチャネル領域を形成するゲート領域とを有する横型の絶縁ゲート型半導体装置の製造方法において，
イオン注入およびその後の熱拡散処理により，前記ボディ領域を形成する第１不純物拡散工程と，
イオン注入およびその後の熱拡散処理により，前記ボディ領域を貫通し前記ボディ領域の一部を前記ボディ領域から隔離する中間領域を形成する第２不純物拡散工程と，
前記ボディ領域および前記中間領域によって前記ボディ領域から隔離された第２ボディ領域上に絶縁膜を形成し，その絶縁層上に前記ボディ領域および前記第２ボディ領域と対向する前記ゲート領域を形成するゲート領域形成工程と，
イオン注入およびその後の熱拡散処理により，前記ソース領域とともに前記ドレイン領域を形成する第３不純物拡散工程とを含み，
前記第２ボディ領域は，前記ボディ領域と前記ドレイン領域との間に配置されることを特徴とする絶縁ゲート型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，横型の絶縁ゲート型半導体装置に関する。さらに詳細には，サージ電圧による素子破壊を防止する絶縁ゲート型半導体装置に関するものである。
【背景技術】
【０００２】
従来の横型パワーＭＯＳＦＥＴ９００の構成を図７に示す。横型のパワーＭＯＳＦＥＴ９００では，ドレイン電極１１６−ソース電極１１１間にサージ電圧が印加されると，電流の局部集中により素子破壊が生じるおそれがある。
【０００３】
ここで，サージ電圧の印加による耐圧低下のメカニズムについて簡単に説明する。横型パワーＭＯＳＦＥＴ９００では，ドレイン電圧を上昇させると，ソースからドレインに流れる電子が高電界によって加速される。そして，Ｐ- ボディ領域１３とＮ- 活性領域１７との間のＰＮ接合箇所近傍やフィールド酸化膜１１４の端部（バーズビーク）近傍でインパクトイオン化現象によるホットキャリア（電子およびホール）が発生する。その際，ホール電流は，Ｐ- ボディ領域１３に流れ込み，Ｎ- ソース領域１１の下方を通ってソース電極１１１へ流れる。このとき，Ｐ- ボディ領域１３が低濃度の場合やＮ- ソース領域１１の幅が大きい場合には，抵抗Ｒが大きいことから電圧降下が生じる。そのため，ホール電流が，Ｎ- 活性層１７をコレクタ，Ｐ- ボディ領域１３をベース，Ｎ+ ソース領域１１をエミッタとする寄生バイポーラトランジスタを動作させる（いわゆる，「スナップバック現象」が生じる）。このスナップバック現象は局所的に発生し，電流集中による素子破壊を招く。
【０００４】
そこで，抵抗Ｒを低減し，電圧降下を抑制することで，スナップバック現象の発生を抑制することが提案されている。例えば，特許文献１には，Ｐ- ボディ領域内でかつＮ+ ソース領域の下方に高濃度のＰ+ 領域を設けている。これにより，Ｐ- ボディ領域内に生じる寄生トランジスタの抵抗Ｒを小さくすることが可能となり，スナップバック現象を抑制できるとしている。
【０００５】
また，例えば特許文献２に開示された横形絶縁ゲート型トランジスタは，図８に示すように，Ｎ半導体基板１の表面にＰベース領域２とＮドレイン領域３とが形成され，Ｐベース領域２中にはＮソース領域４が形成されている。また，ゲート絶縁膜５を介してゲート電極６が形成されている。また，ソース電極７がベース領域２およびソース領域４に接し，ドレイン電極８がドレイン領域３に接している。また，ソース電極７をゲート電極６とドレイン電極８との間に配置している。
【０００６】
この横形絶縁ゲート型トランジスタ９１０は，ドレイン電極８とソース電極７との間にサージ電圧が入力されると，Ｎ半導体基板１とＰベース領域２とのＰＮ接合箇所がブレイクダウンする。そして，ブレイクダウン電流がドレイン電極８からソース電極７に流れる（図８中の電流経路Ｌ１）。つまり，ブレイクダウン電流は，ドレイン電極８から，Ｎドレイン領域３，Ｎ半導体基板１の表層部，Ｐベース領域２の表層部，ソース電極７の順に流れる。このように，ブレイクダウン電流は，Ｐベース領域２を通ってソースコンタクトホールへ抜ける。このとき，ブレイクダウン電流は，Ｎソース領域の下方を流れない。そのため，寄生バイポーラトランジスタの動作は抑制され，破壊耐量が向上するとしている。
【特許文献１】特開２００２−１４１５０２号公報
【特許文献２】特開平１１−３３０４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら，前記した特許文献１の半導体装置には，次のような問題があった。すなわち，Ｐ- ボディ領域内のＮ+ ソース領域の下方領域にＰ+ 領域を導入している。そのため，実際の製造プロセスにおいて，このＰ+ 領域を形成するために専用のフォトリソ工程，イオン注入工程，拡散工程などが必要となる。そのため，工程が複雑になり，プロセスコストの増大を招く。
【０００８】
また，特許文献２の横形絶縁ゲート型トランジスタ９１０には，次のような問題があった。すなわち，横形絶縁ゲート型トランジスタ９１０がオンした際には，ドレイン電極８からソース電極７に電子電流が流れる（図８中の電流経路Ｌ２）。この場合の電子電流は，ドレイン電極８から，Ｎドレイン領域３，Ｎ半導体基板１，Ｐベース領域２のゲート電極６と対向する表層部，Ｎソース領域４，ソース電極７の順に流れる。つまり，電子電流は，一旦，ソース電極７を越え，チャネル領域で折り返すことになる。そのため，一般的な横型ＭＯＳＦＥＴと比較して電子電流の経路が長く，実効的なドリフト抵抗が高い。よって，高オン抵抗化を招いてしまう。
【０００９】
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，オン抵抗の増加を抑制しつつ，簡素な製造プロセスでスナップバック特性を改善する絶縁ゲート型半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
この課題の解決を目的としてなされた絶縁ゲート型半導体装置は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，半導体基板内の上面側に位置し下面がボディ領域と接し第２導電型半導体であるソース領域と，半導体基板内の上面側に位置する第２導電型半導体であるドレイン領域と，半導体基板の上面上に位置しボディ領域と絶縁層を挟んで対向しボディ領域中にチャネル領域を形成するゲート領域とを有する横型の絶縁ゲート型半導体装置であって，半導体基板内の上面側でかつボディ領域とドレイン領域との間に位置し，ゲート領域と絶縁層を挟んで対向し，第１導電型半導体である第２ボディ領域と，半導体基板内の上面側に位置し，ゲート領域と絶縁層を挟んで対向し，ボディ領域と第２ボディ領域とに挟まれて両領域を隔離し，第２導電型半導体である中間領域とを有することを特徴としている。
【００１１】
本発明の絶縁ゲート型半導体装置は，横方向に電流を流す横型の半導体装置であって，半導体基板の上面から見てドレイン領域とソース領域との間の位置にチャネル領域が形成されるレイアウトになっている。そのため，ゲート電圧のオン時に流れる電子電流は，ドレイン領域，チャネル領域，ソース領域の順に，折り返すことなく半導体基板の表面付近に流れる。よって，本発明の絶縁ゲート型半導体装置は，低オン抵抗で動作する。
【００１２】
また，本発明の絶縁ゲート型半導体装置は，半導体基板の上面から見て，ボディ領域（第１導電型半導体）とドレイン領域（第２導電型半導体）との間に，第２ボディ領域（第１導電型半導体）が設けられている。さらに，第２ボディ領域は，中間領域（第２導電型半導体）によってボディ領域から隔離されている。本発明の半導体装置では，例えば第１導電型半導体をＰ型とし第２導電型半導体をＮ型とすると，第２ボディ領域よりもドレイン領域側の領域でインパクトイオン化現象によって発生したホールが，ソース−ドレイン間の電界によって第２ボディ領域に導かれる。その後，第２ボディ領域内に侵入したホールは，ボディ領域と第２ボディ領域との間に位置する中間領域によって行く手を遮られる。そのため，ホールは，第２ボディ領域内に駐留する。これにより，ボディ領域に流れ込むホール電流が抑制される。よって，寄生バイポーラトランジスタの動作が抑制され，破壊耐量（スナップバック特性）が向上する。
【００１３】
また，第２ボディ領域は，半導体基板内の上面側に位置し，基板厚さ方向の深さおよび不純物濃度がボディ領域と略均等である。そのため，ボディ領域を形成する際のイオン注入および熱拡散処理と兼ねて形成することができる。つまり，半導体装置を作製するにあたって従来の作製工程に追加する工程はない。よって，シンプルな工程によって作製可能であり，製造コストの増加もない。
【００１４】
また，本発明は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，半導体基板内の上面側に位置し下面がボディ領域と接し第２導電型半導体であるソース領域と，半導体基板内の上面側に位置する第２導電型半導体であるドレイン領域と，半導体基板の上面上に位置しボディ領域と絶縁層を挟んで対向しボディ領域中にチャネル領域を形成するゲート領域とを有する横型の絶縁ゲート型半導体装置の製造方法であって，イオン注入およびその後の熱拡散処理により，ボディ領域とともに，ボディ領域から隔離され第１導電型半導体である第２ボディ領域を併せて形成する第１不純物拡散工程と，ボディ領域および第２ボディ領域上に絶縁層を形成し，その絶縁層上にボディ領域および第２ボディ領域と対向するゲート領域を形成するゲート領域形成工程と，イオン注入およびその後の熱拡散処理により，ソース領域とともにドレイン領域を形成する第２不純物拡散工程とを含み，第２ボディ領域は，ボディ領域とドレイン領域との間に配置されることを特徴とする絶縁ゲート型半導体装置の製造方法を含んでいる。
【００１５】
また，本発明は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，半導体基板内の上面側に位置し下面がボディ領域と接し第２導電型半導体であるソース領域と，半導体基板内の上面側に位置する第２導電型半導体であるドレイン領域と，半導体基板の上面上に位置しボディ領域と絶縁層を挟んで対向しボディ領域中にチャネル領域を形成するゲート領域とを有する横型の絶縁ゲート型半導体装置の製造方法であって，イオン注入およびその後の熱拡散処理により，ボディ領域を形成する第１不純物拡散工程と，イオン注入およびその後の熱拡散処理により，ボディ領域を貫通しボディ領域の一部をそのボディ領域から隔離する中間領域を形成する第２不純物拡散工程と，ボディ領域および中間領域によってボディ領域から隔離された第２ボディ領域上に絶縁膜を形成し，その絶縁層上にボディ領域および第２ボディ領域と対向するゲート領域を形成するゲート領域形成工程と，イオン注入およびその後の熱拡散処理により，ソース領域とともにドレイン領域を形成する第３不純物拡散工程とを含み，第２ボディ領域は，ボディ領域とドレイン領域との間に配置されることを特徴とする絶縁ゲート型半導体装置の製造方法を含んでいる。
【発明の効果】
【００１６】
本発明によれば，オン抵抗の増加を抑制しつつ，簡素な製造プロセスでスナップバック特性を改善する絶縁ゲート型半導体装置およびその製造方法が実現されている。
【発明を実施するための最良の形態】
【００１７】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，絶縁ゲートへの電圧印加により，ドレイン−ソース間の導通をコントロールするＮチャネル横型パワーＭＯＳに本発明を適用したものである。
【００１８】
実施の形態に係る絶縁ゲート型半導体装置１００（以下，「半導体装置１００」とする）は，図１に示す構造を有している。図１は，その上図に半導体装置１００の平面透視図を示し，下図に上図のＡ１断面を示している。
【００１９】
半導体装置１００は，図１の下図に示すように，支持基板１０，Ｎ- エピタキシャル層１７からなる半導体基板に形成されている。半導体基板の表層部には，Ｐ- ボディ領域１３が形成されている。さらに，Ｐ- ボディ領域１３中には，Ｎ+ ソース領域１１およびＰ+ ボディコンタクト領域１２が形成されている。また，半導体基板の表層部には，Ｎ- ドリフト領域１４ａが形成されている。さらに，Ｎ- ドリフト領域１４ａ中には，Ｎ+ ドレイン領域１６が形成されている。また，半導体装置１００では，Ｐ- ボディ領域１３とＮ- ドリフト領域１４ａとの間に，Ｎ- 中間領域１４ｂおよびＰ- 第２ボディ領域１８が配置されている。この点，従来の半導体装置（図７参照）と異なる。
【００２０】
Ｐ- 第２ボディ領域１８は，基板厚さ方向の深さおよび不純物濃度がＰ- ボディ領域１３の深さおよび不純物濃度と略均等である。また，Ｎ- 中間領域１４ｂは，基板厚さ方向の深さおよび不純物濃度がＮ- ドリフト領域１４ａの深さおよび不純物濃度と略均等である。
【００２１】
また，半導体基板上には，ゲート絶縁膜１５を介してゲートポリシリコン１５０が形成され，そのゲートポリシリコン１５０がゲート電極１１５に接している。また，ソース電極１１１がＮ+ ソース領域１１およびＰ+ ボディコンタクト領域１２に接し，ドレイン電極１１６がＮ+ ドレイン領域１６に接している。ゲート電極１１５は，ソース電極１１１とドレイン電極１１６との間に配置されている。
【００２２】
この他，半導体基板上には，フィールド酸化膜１１４，層間絶縁膜１１９等が設けられている。フィールド酸化膜１１４は，Ｎ- ドリフト領域１４ａ上に位置している。また，層間絶縁膜１１９には，Ｎ+ ソース領域１１と接続するためのソースコンタクトホール１９１と，ゲートポリシリコンと接続するためのゲートコンタクトホール１９５と，Ｎ+ ドレイン領域１６と接続するためのドレインコンタクトホール１９６とが設けられている。ソースコンタクトホール１９１は，Ｐ+ ボディコンタクト領域１２と接続するためのコンタクトホールとしての機能を兼ねる。
【００２３】
また，半導体装置１００のＰ- 第２ボディ領域１８は，Ｐ- ボディ領域１３とフィールド酸化膜１１４との間に位置し，図１の上図に示すようにＰ- ボディ領域１３からＮ- 中間領域１４ｂを挟んで分離している。すなわち，Ｐ- 第２ボディ領域１８は，Ｎ- 中間領域１４ｂによってＰ- ボディ領域１３から隔離されており，電気的に浮いた状態である。そして，Ｐ- ボディ領域１３の一部およびＰ- 第２ボディ領域１８は，ゲート絶縁膜１５を介してゲートポリシリコン１５０と対向している。つまり，半導体装置１００では，Ｐ- ボディ領域１３とＰ- 第２ボディ領域１８とにチャネルが形成されるレイアウトとなっている。
【００２４】
このような構造を持つ半導体装置１００では，ゲート電極１１５への電圧印加によりＰ- ボディ領域１３およびＰ- 第２ボディ領域１８中のゲートポリシリコン１５０と対向する部分にチャネル効果を生じさせ，もってＮ+ ソース領域１１とＮ+ ドレイン領域１６との間の導通をコントロールしている。
【００２５】
Ｎ- 中間領域１４ｂは，Ｐ- ボディ領域１３とＰ- 第２ボディ領域１８との間に位置し，チャネル領域を分割するレイアウトとなっている。Ｎ- 中間領域１４ｂの幅は非常に狭く，Ｐ- ボディ領域１３とのＰＮ接合箇所から広がる空乏層によって空乏化される領域である。よって，半導体装置１００の幅方向の耐圧は，Ｐ- 第２ボディ領域１８とＮ- ドリフト領域１４ａとのＰＮ接合箇所近傍の電界強度による。
【００２６】
半導体装置１００では，Ｐ- ボディ領域１３とフィールド酸化膜１１４との間に，Ｎ- ドリフト領域１４ａとＮ- 中間領域１４ｂに挟まれたＰ- 第２ボディ領域１８を設けることにより，次のような特性を有する。
【００２７】
すなわち，ドレイン電極１１６−ソース電極１１１間に耐圧を超えるサージ電圧が印加されると，Ｐ- 第２ボディ領域１８とＮ- ドリフト領域１４ａとの間のＰＮ接合箇所でブレイクダウン（アバランシェ降伏）が生じる。そして，図２に示すように，Ｐ- ボディ領域１３とＮ- ドリフト領域１４ａとの間のＰＮ接合箇所近傍（図２中のＸ１）やフィールド酸化膜１１４の端部近傍（図２中のＸ２）でインパクトイオン化現象によるホットキャリア（電子ｅおよびホールＨ）が発生する。ホールＨは，ソース−ドレイン間の電界によってＰ- 第２ボディ領域１８に導かれる。
【００２８】
そして，Ｐ- 第２ボディ領域１８内に侵入したホールＨは，Ｐ- ボディ領域１３とＰ- 第２ボディ領域１８との間に位置するＮ- 中間領域１４ｂによって行く手を遮られる。そのため，ホールＨは，Ｐ- 第２ボディ領域１８内に駐留する。これにより，Ｐ- ボディ領域１３に流れ込むホール電流（図２中のＬ１）が抑制される。よって，寄生バイポーラトランジスタの動作が抑制され，破壊耐量（スナップバック特性）が向上する。
【００２９】
また，図２に示したようにＰ- 第２ボディ領域１８の表層部ではチャネルが形成される。そのため，ゲート電圧がオンした際の電子電流（図２中のＬ２）は，ドレイン電極１１６から，Ｎ+ ドレイン領域１６，Ｎ- ドリフト領域１４ａの表層部，Ｐ- 第２ボディ領域１８の表層部（チャネル），Ｎ- 中間領域１４ｂの表層部，Ｐ- ボディ領域１３の表層部（チャネル），Ｎ+ ソース領域１１，ソース電極１１１の順に流れる。つまり，電子電流は，途中で折り返すことになくドレイン電極１１６からソース電極１１１に流れる。そのため，図８に示した横型ＭＯＳＦＥＴ９１０と比較して電子電流の経路が短く，実効的なドリフト抵抗が低い。
【００３０】
図３に，実施の形態にかかる半導体装置１００（図１）のドレイン電流Ｉｄの特性を示す。また，図４に，従来の形態にかかる半導体装置９００（図７）のドレイン電流Ｉｄの特性を示す。以下，Ｖｇ＝０の際のドレイン電流Ｉｄについて説明する。ドレイン電圧Ｖｄを上昇させると，両半導体装置とも４０Ｖ手前でアバランシェ降伏が生じる。その後，さらにドレイン電圧Ｖｄを上昇させると，従来の半導体装置９００では，４７Ｖ付近でスナップバック現象が生じてＶｄが大きく低下する。一方，本形態の半導体装置１００では，５２Ｖ付近までスナップバック現象は生じず，スナップバック現象が生じたとしてもＶｄの低下量が従来の半導体装置９００よりも小さい。これにより，スナップバック特性が改善されたことがわかる。
【００３１】
続いて，半導体装置１００の製造プロセスについて，図５基に説明する。まず，あらかじめ，図５（Ａ）に示すように，支持基板１０上にエピタキシャル成長によってなるＮ- エピタキシャル層１７が形成された半導体基板を用意する。なお，支持基板１０は，Ｎ型であってもＰ型であってもよい。
【００３２】
次に，図５（Ｂ）に示すように，半導体基板の表面にフィールド酸化膜１１４を形成する。フィールド酸化膜１１４は，一般的なＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成される。具体的には，Ｎ- エピタキシャル層１７の表面に酸化膜と窒化膜とを形成した後，フォトリソ工程および選択エッチング工程により，フィールド部分の酸化膜および窒化膜を除去し，酸素雰囲気中で１１００℃の熱処理を行うことで酸化膜を局所的に形成する。フィールド酸化膜１１４の膜厚は，その後のエッチング工程等を考慮して，最終的におよそ５００ｎｍとなるように形成する。
【００３３】
次に，図５（Ｃ）に示すように，Ｎ- ドリフト領域１４ａおよびＮ- 中間領域１４ｂとなるＮ型の拡散層を形成する。拡散層は，イオン注入およびその後のアニール処理によって形成される。イオン注入は，１回の注入でもよいし，高エネルギイオン注入によって縦方向に複数段の注入を行ってもよい。
【００３４】
次に，図５（Ｄ）に示すように，Ｐ- ボディ領域１３およびＰ- 第２ボディ領域１８となる拡散層を形成する。拡散層は，イオン注入およびその後のアニール処理によって形成される。イオン注入は，１回の注入でもよいし，高エネルギイオン注入によって縦方向に複数段の注入を行ってもよい。特に，複数段のイオン注入によってＰ- 第２ボディ領域１８を形成することで，Ｐ- 第２ボディ領域１８の横方向への広がりを抑制することができる。つまり，チャネル領域の拡張を防ぐことができる。Ｐ- ボディ領域１３およびＰ- 第２ボディ領域１８は同時に形成され，その深さは略均等である。また，Ｐ- ボディ領域１３とＰ- 第２ボディ領域１８との間には，両領域を隔離するＮ- 中間領域１４ｂが形成される。
【００３５】
次に，半導体基板の表面の犠牲酸化および酸化膜ウェットエッチングにより，半導体基板の表面の欠陥を取り除く。その後，清浄な半導体基板の表面上にゲート絶縁膜１５となる酸化膜を形成し，さらにゲート絶縁膜１５上にゲート電極およびフィールドプレートとして機能するゲートポリシリコン１５０を形成する。さらに，図５（Ｅ）に示すように，ゲートポリシリコン１５０をパターニングする。
【００３６】
次に，図５（Ｆ）に示すように，半導体基板の表面上にパターンマスク１２１を形成し，Ｎ+ ソース領域１１，Ｎ+ ドレイン領域１６となるＮ型の拡散層を形成する。拡散層は，イオン注入およびその後のアニール処理によって形成される。ドナーとなる不純物は，例えばヒ素（Ａｓ）やリン（Ｐ）が適用可能である。
【００３７】
次に，図５（Ｇ）に示すように，半導体基板の表面上にパターンマスク１２２を形成し，Ｐ+ ボディコンタクト領域１２となるＰ型の拡散層を形成する。拡散層は，イオン注入およびその後のアニール処理によって形成される。アクセプタとなる不純物は，例えばボロン（Ｂ）やフッ化ボロン（ＢＦ2 ）が適用可能である。
【００３８】
次に，層間絶縁膜１１９となる絶縁膜を形成する。絶縁膜としては，酸化膜や窒化膜が適用可能である。層間絶縁膜に対して各種のコンタクトホールを形成する。その後，ソース電極１１１，ゲート電極１１５，およびドレイン電極１１６の各電極を形成する。電極としては，アルミニウム（Ａｌ）や銅（Ｃｕ）が適用可能である。これにより，絶縁ゲート型半導体装置１００が作製される。
【００３９】
すなわち，半導体装置１００のＰ- 第２ボディ領域１８は，基板厚さ方向の深さおよび不純物濃度がＰ- ボディ領域１３の深さおよび不純物濃度と略均等であり，Ｐ- ボディ領域１３とともに製造することが可能である。つまり，半導体装置１００を作製するにあたって従来の作製工程に追加する工程はない。よって，シンプルな工程によって作製可能であり，製造コストの増加もない。
【００４０】
［応用例］
本形態の半導体装置１００は，図６に示す製造プロセスによっても作製可能である。まず，あらかじめ，図６（Ａ）に示すように，支持基板１０上にエピタキシャル成長によってなるＮ- エピタキシャル層１７が形成された半導体基板を用意する。次に，図６（Ｂ）に示すように，半導体基板の表面にフィールド酸化膜１１４を形成する。
【００４１】
次に，図６（Ｃ）に示すように，Ｐ- ボディ領域１３およびＰ- 第２ボディ領域１８となるＰ型の拡散層を形成する。拡散層は，イオン注入およびその後のアニール処理によって形成される。イオン注入は，１回の注入でもよいし，高エネルギイオン注入によって縦方向に複数段の注入を行ってもよい。
【００４２】
次に，図６（Ｄ）に示すように，Ｎ- ドリフト領域１４ａおよびＮ- 中間領域１４ｂとなるＮ型の拡散層を形成する。拡散層は，イオン注入およびその後のアニール処理によって形成される。イオン注入は，１回の注入でもよいし，高エネルギイオン注入によって縦方向に複数段の注入を行ってもよい。なお，Ｐ- ボディ領域１３とＰ- 第２ボディ領域１８とを隔離するため，Ｎ- 中間領域１４ｂがＰ型の拡散領域を貫通するようにＮ型の拡散層を形成する。これにより，Ｎ- ドリフト領域１４ａおよびＮ- 中間領域１４ｂは同時に形成され，その深さは略均等である。また，Ｎ- ドリフト領域１４ａとＮ- 中間領域１４ｂとの間には，Ｐ- ボディ領域１３から隔離されたＰ- 第２ボディ領域１８が形成される。
【００４３】
以降，図５に示した製造プロセスと同様に，清浄な半導体基板の表面上にゲート絶縁膜１５となる酸化膜を形成し，さらにゲート絶縁膜１５上にゲート電極およびフィールドプレートとして機能するゲートポリシリコン１５０を形成する。さらに，図６（Ｅ）に示すように，ゲートポリシリコン１５０をパターニングする。次に，図６（Ｆ）に示すように，半導体基板の表面上にパターンマスク１２１を形成し，Ｎ+ ソース領域１１，Ｎ+ ドレイン領域１６となるＮ型の拡散層を形成する。次に，図６（Ｇ）に示すように，半導体基板の表面上にパターンマスク１２２を形成し，Ｐ+ ボディコンタクト領域１２となるＰ型の拡散層を形成する。その後，層間絶縁層１１９，ソース電極１１１，ゲート電極１１５，およびドレイン電極１１６の各電極を形成する。これにより，絶縁ゲート型半導体装置１００が作製される。
【００４４】
すなわち，本応用例においても，Ｐ- 第２ボディ領域１８とＰ- ボディ領域１３とはともに製造することが可能である。つまり，半導体装置１００を作製するにあたって従来の作製工程に追加する工程はない。よって，シンプルな工程によって作製可能であり，製造コストの増加もない。
【００４５】
以上詳細に説明したように本形態の半導体装置１００は，Ｎ+ ドレイン領域１６とＮ+ ソース領域１１との間の位置にチャネルが形成されるレイアウトになっている。そのため，ゲート電圧のオン時に流れる電子電流は，Ｎ+ ドレイン領域１６，チャネル（Ｐ- 第２ボディ領域１８，Ｐ- ボディ領域１３），Ｎ+ ソース領域１１の順に，折り返すことなく半導体基板の表面付近を流れる。よって，本形態の半導体装置１００は，低オン抵抗で動作する。
【００４６】
また，半導体装置１００は，半導体基板の上面から見て，Ｐ- ボディ領域１３とＮ- ドリフト領域１４ａとの間に，Ｐ- 第２ボディ領域１８が設けられている。さらに，Ｐ- 第２ボディ領域１８は，Ｎ- 中間領域１４ｂによってＰ- ボディ領域１３から隔離されている。半導体装置１００では，Ｎ- ドリフト領域１４ａとＰ- 第２ボディ領域１８との間のＰＮ接合箇所付近や，フィールド酸化膜１１４のバーズビーク付近で発生したホールが，ソース−ドレイン間の電界によってＰ- 第２ボディ領域１８に導かれる。その後，Ｐ- 第２ボディ領域１８内に侵入したホールは，Ｎ- 中間領域１４ｂによって行く手を遮られる。そのため，ホールは，Ｐ- 第２ボディ領域１８内に駐留する。これにより，Ｐ- ボディ領域１３に流れ込むホール電流が抑制される。よって，寄生バイポーラトランジスタの動作が抑制され，破壊耐量（スナップバック特性）が向上する。
【００４７】
また，Ｐ- 第２ボディ領域１８は，半導体基板内の上面側に位置し，基板厚さ方向の深さおよび不純物濃度がＰ- ボディ領域１３の深さおよび不純物濃度と略均等である。そのため，Ｐ- ボディ領域１３を形成する際のイオン注入および熱拡散処理と兼ねて形成することができる。つまり，半導体装置を作製するにあたって従来の作製工程に追加する工程はない。よって，シンプルな工程によって作製可能であり，製造コストの増加もない。従って，オン抵抗の増加を抑制しつつ，簡素な製造プロセスでスナップバック特性を改善する絶縁ゲート型半導体装置およびその製造方法が実現している。
【００４８】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，本実施の形態では，支持基板上にエピタキシャル層を有する基板上に素子を形成しているが，このような半導体基板に限定するものではない。すなわち，一般的な半導体基板（例えば，ＳＯＩ基板）であれば適用可能である。また，ゲート絶縁膜については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，実施の形態の絶縁ゲート型半導体装置は，パワーＭＯＳＦＥＴに限らず，ＩＧＢＴ等の他の半導体装置に対しても適用可能である。
【図面の簡単な説明】
【００４９】
【図１】実施の形態にかかる絶縁ゲート型半導体装置の構造を示す平面図およびそのＡ−Ａ断面を示す断面図である。
【図２】絶縁ゲート型半導体装置のホール電流経路を示す断面図である。
【図３】実施の形態にかかる絶縁ゲート型半導体装置のドレイン電流Ｉｄの特性を示すグラフである。
【図４】従来の形態にかかる絶縁ゲート型半導体装置のドレイン電流Ｉｄの特性を示すグラフである。
【図５】実施の形態にかかる絶縁ゲート型半導体装置の製造工程を示す図である。
【図６】応用例にかかる絶縁ゲート型半導体装置の製造工程を示す図である。
【図７】従来の形態にかかる絶縁ゲート型半導体装置の構造を示す断面図である。
【図８】スナップバック現象を回避する従来の絶縁ゲート型半導体装置を示す断面図である。
【符号の説明】
【００５０】
１０    支持基板
１１    Ｎ+ ソース領域（ソース領域）
１２    Ｐ+ ボディコンタクト領域（ボディコンタクト領域）
１３    Ｐ- ボディ領域（ボディ領域）
１４ａ  Ｎ- ドリフト領域（ドリフト領域）
１４ｂ  Ｎ- 中間領域（中間領域）
１５    ゲート絶縁膜
１６    Ｎ+ ドレイン領域（ドレイン領域）
１７    Ｎ- 活性層
１８    Ｐ- 第２ボディ領域（第２ボディ領域）
１００  半導体装置
１１１  ソース電極
１１５  ゲート電極
１１６  ドレイン電極
１５０  ゲートポリシリコン（ゲート領域）
【図１】
2007317775.tif 000003
【図２】
2007317775.tif 000004
【図３】
2007317775.tif 000005
【図４】
2007317775.tif 000006
【図５】
2007317775.tif 000007
【図６】
2007317775.tif 000008
【図７】
2007317775.tif 000009
【図８】
2007317775.tif 000010