(57)【要約】【課題】チップ部品を実装する際の位置ずれを防止できるチップ部品の実装方法を提供すること。【解決手段】回路基板１のランド端子２１上に付着したはんだ付着物３３を平坦化する。更に、平坦化されたはんだ付着物３３にフラックス３７を塗布する。その後、チップ部品５を、フラックス３７を介してはんだ付着物３３の上に載せられた態様で配置する。本発明は、はんだ付着物３３の平坦化と同時に、または、はんだ付着物３３の平坦化の後でフラックス３７の塗布の前に、はんだ付着物３３の表面に凹溝４１、４２を形成することを特徴としている。【選択図】図５
2007173490.tif 000002
【特許請求の範囲】
【請求項１】
回路基板のランド端子上に付着したはんだ付着物を平坦化し、
前記平坦化されたはんだ付着物にフラックスを塗布し、
その後、チップ部品を、前記フラックスを介してはんだ付着物の上に載せられた態様で配置するチップ部品の実装方法であって、
前記はんだ付着物の平坦化と同時に、または、前記はんだ付着物の平坦化の後で前記フラックスの塗布の前に、はんだ付着物の表面に凹溝を形成する
チップ部品の実装方法。
【請求項２】
請求項１に記載されたチップ部品の実装方法であって、
凹溝を、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成する
チップ部品の実装方法。
【請求項３】
請求項１に記載されたチップ部品の実装方法であって、
回路基板上に設定されたチップ部品実装領域でみて、凹溝は、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成される
チップ部品の実装方法。
【請求項４】
請求項１に記載されたチップ部品の実装方法であって、
回路基板上に設定されたチップ部品実装領域でみて、凹溝は、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成される
チップ部品の実装方法。
【請求項５】
請求項１に記載されたチップ部品の実装方法であって、
チップ部品は、セラミック基体と、前記セラミック基体においてその長手方向に平行な側面に形成された端子電極とを備えている、
チップ部品の実装方法。
【請求項６】
ランド端子と、はんだ付着物とを備えた回路基板であって、
前記ランド端子は、回路基板の基板面に形成され、
前記はんだ付着物は、前記ランド端子の表面に付着され、前記はんだ付着物の表面に凹溝が形成されている、
回路基板。
【請求項７】
請求項６に記載された回路基板であって、
前記凹溝は、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成されている、
回路基板。
【請求項８】
請求項６に記載された回路基板であって、
回路基板の基板面に設定されたチップ部品実装領域でみて、前記凹溝は、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成されている、
回路基板。
【請求項９】
請求項６に記載された回路基板であって、
回路基板の基板面に設定されたチップ部品実装領域でみて、前記凹溝は、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成されている、
回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ部品の実装方法及び回路基板に関する。
【背景技術】
【０００２】
セラミックコンデンサチップ、半導体チップなどのチップ部品を回路基板にはんだ付けする方法として、次のようなプレソルダリング(pre-soldering)工法が知られている。
【０００３】
まず、回路基板のランド端子上にはんだペーストを印刷する。次に、はんだペースト上にチップ部品を載せない状態でリフロー炉に通炉することにより、はんだペーストに含まれるはんだ成分を溶融させ、ランド端子に付着したはんだ付着物を得る。
【０００４】
その後、チップ部品を載せるのに適した形状となるように、はんだ付着物をフラットニングツール（特許文献１参照）などで平坦化する。そして、平坦化されたはんだ付着物にフラックスを塗布した後、その上にチップ部品を載置する。この状態でリフロー炉に通炉することにより、はんだ付着物を溶融させ、チップ部品をはんだ付けする。
【特許文献１】特開平１１−８７４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
フラックスは、はんだの、溶融に伴う酸化を防止するという重要な役割を担う。従来のプレソルダリング工法では、フラックスをはんだ付着物の表面全体に行き渡らせるため、フラックスを厚く塗布せざるを得ない。すなわち、チップ部品を載せた状態では、はんだ付着物とチップ部品との間に存在するフラックスの膜厚が大きくなる。このため、リフロー炉に通炉すると、チップ部品がフラックスの影響で浮き上がり、チップ部品の位置ずれが生じる可能性がある。
【０００６】
本発明は、上記問題点に鑑みてなされたものであり、チップ部品を実装する際の位置ずれを防止できるチップ部品の実装方法及び回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
＜チップ部品の実装方法＞
上述した課題を解決するため、本発明に係るチップ部品の実装方法では、まず、回路基板のランド端子上に付着したはんだ付着物を平坦化し、前記平坦化されたはんだ付着物にフラックスを塗布する。その後、チップ部品を、前記フラックスを介してはんだ付着物の上に載せられた態様で配置する。そして、前記はんだ付着物の平坦化と同時に、または、前記はんだ付着物の平坦化の後で前記フラックスの塗布の前に、はんだ付着物の表面に凹溝を形成する。
【０００８】
上述したように、本発明に係るチップ部品の実装方法では、回路基板のランド端子上に付着したはんだ付着物を平坦化し、平坦化されたはんだ付着物にフラックスを塗布した後、チップ部品を、フラックスを介してはんだ付着物の上に載せられた態様で配置する。従って、この状態で、リフロー炉に通炉するなど、周知の熱処理を施すことにより、はんだ付着物を溶融させ、チップ部品をはんだ付けする基本的な作用を得ることができる。
【０００９】
本発明は、はんだ付着物の平坦化と同時に、または、はんだ付着物の平坦化の後でフラックスの塗布の前に、はんだ付着物の表面に凹溝を形成することを特徴としている。凹溝は、はんだ付着物の表面において、必要なフラックスを保持するための領域として機能する。従って、はんだ付着物に対するフラックスの塗布量を抑えても、すなわち、フラックスを薄く塗布しても、はんだの酸化を防止するというフラックスの役割を損なうことはない。よって、チップ部品を載せた状態で、はんだ付着物とチップ部品との間に存在するフラックスの膜厚を小さくすることができるから、リフロー炉に通炉するなどの熱処理の際、フラックスの影響によるチップ部品の位置ずれを防止することができる。
【００１０】
また、出願人が研究したところ、チップ部品の位置ずれを回避するには、熱処理の際、フラックスに含まれる溶剤の突沸を回避することも重要であることがわかった。
【００１１】
本発明のように、はんだ付着物の表面に凹溝を形成した構造によれば、はんだ付着物に対するフラックスの接触面積が大きくなる。従って、熱処理の際、フラックスに含まれる溶剤を、安定にかつ均一に蒸発させることができ、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避することができる。
【００１２】
しかも、凹溝は、熱処理の際、はんだ付着物と、チップ部品とに挟まれた領域で溶剤を蒸発させるための通路として機能する。この点からみても、凹溝は、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避するのに効果的である。
【００１３】
好ましくは、凹溝を、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成する。
【００１４】
一つの実施態様では、凹溝は、回路基板上に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成される。
【００１５】
もう一つの実施態様では、凹溝は、回路基板上に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成される。
【００１６】
＜回路基板＞
本発明に係る回路基板は、ランド端子と、はんだ付着物とを備える。前記ランド端子は、回路基板の基板面に形成され、前記はんだ付着物は、前記ランド端子の表面に付着され、前記はんだ付着物の表面に凹溝が形成されている。
【００１７】
上述した本発明に係る回路基板では、ランド端子が基板面に形成されている。更に、はんだ付着物がランド端子の表面に付着されている。従って、はんだ付着物にフラックスを塗布した後、チップ部品を、フラックスを介してはんだ付着物の上に載せられた態様で配置すればよい。この状態でリフロー炉に通炉するなどの熱処理を施すことにより、はんだ付着物を溶融させ、チップ部品を回路基板のランド端子にはんだ付けする基本的な作用を得ることができる。
【００１８】
本発明に係る回路基板は、はんだ付着物の表面に凹溝が形成されていることを特徴としている。以下の説明では、チップ部品の実装方法について述べたのと同様な説明を含む。凹溝は、はんだ付着物の表面において、必要なフラックスを保持するための領域として機能する。従って、はんだ付着物に対するフラックスの塗布量を抑えても、すなわち、フラックスを薄く塗布しても、はんだの酸化を防止するというフラックスの役割を損なうことはない。よって、チップ部品を載せた状態で、はんだ付着物とチップ部品との間に存在するフラックスの膜厚を小さくすることができるから、リフロー炉に通炉するなどの熱処理の際、フラックスの影響によるチップ部品の位置ずれを防止することができる。
【００１９】
更に、はんだ付着物の表面に凹溝を形成した構造によれば、はんだ付着物に対するフラックスの接触面積が大きくなる。従って、熱処理の際、フラックスに含まれる溶剤を、安定にかつ均一に蒸発させることができ、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避することができる。
【００２０】
しかも、凹溝は、熱処理の際、はんだ付着物と、チップ部品とに挟まれた領域で溶剤を蒸発させるための通路として機能する。この点からみても、凹溝は、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避するのに効果的である。
【００２１】
好ましくは、凹溝は、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成されている。
【００２２】
一つの実施態様では、凹溝は、回路基板の基板面に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成されている。
【００２３】
もう一つの実施態様では、凹溝は、回路基板の基板面に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成されている。
【発明の効果】
【００２４】
以上述べたように、本発明によれば、チップ部品を実装する際の位置ずれを防止できるチップ部品の実装方法及び回路基板を提供することができる。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明に係るチップ部品の実装方法の一実施形態で用いられる回路基板を示す図である。図には、回路基板１の断面が表れている。回路基板１は、有機樹脂などの電気絶縁材料から構成され、厚さ方向Ｚで定められる厚みを有する平板形状となっている。回路基板１の基板面１１には、チップ部品を実装するための領域Ｓ１（以下チップ部品実装領域と称する）が設定されている。図示のチップ部品実装領域Ｓ１は、セラミックコンデンサチップのための領域であり、長さ方向Ｘ及び幅方向Ｙで定義される長方形状となっている。
【００２６】
回路基板１は、ランド端子２１と、レジスト膜２５とを備えている。ランド端子２１は、Ｃｕなどの導電金属材料から構成されており、回路基板１の基板面１１において長さ方向Ｘでみたチップ部品実装領域Ｓ１の両端側に配置されている。
【００２７】
レジスト膜２５は、回路基板１の基板面１１においてランド端子２１の周囲の領域に付着されている。詳しくは、レジスト膜２５は、開口部２５１を有しており、開口部２５１を通してランド端子２１の表面が露出されている。更に、レジスト膜２５の開口部２５１の縁が、ランド端子２１の上に部分的に重なっていることが好ましい。
【００２８】
次に図２に示すように、ランド端子２１の表面にはんだペースト３１を印刷する。具体的には、開口部を備えたマスク６１を用意し、マスク６１を、その開口部がレジスト膜２５の開口部２５１（図１参照）に重なる態様で配置する。そして、マスク６１にはんだペースト３１を載せ、マスク６１の上でスキージ６３を矢印Ａ２の方向に摺動させる。
【００２９】
はんだペースト３１は、はんだ成分と、フラックスとを混合することにより調製することができる。はんだ成分としては、例えばＳｎ／Ａｇ／Ｃｕ系を用いることができる。フラックスは、はんだペーストの印刷の際、はんだペーストの流動性を確保する機能を担うと共に、後で述べる熱処理の際、はんだの酸化を防止する機能を担う。
【００３０】
図２に示した工程の後、回路基板１に、リフロー炉に通炉するなどの熱処理を施す。この熱処理は、はんだペースト３１上にチップ部品を載せない状態で行う。
【００３１】
このような熱処理によって、はんだペースト３１に含まれるはんだ成分が合金化し、図３に示すように、ランド端子２１に付着したはんだ付着物３３が得られる。はんだ付着物３３は、厚さ方向Ｚに平行な断面で見て、丸い形状または尖った形状で得られる。フラックス３５は、熱処理の際にはんだ成分から分離され、はんだ付着物３３の表面に付着する。
【００３２】
この後、はんだ付着物３３に付着したフラックス３５を洗浄液などで溶かし、はんだ付着物３３の表面からフラックス３５を除去する。
【００３３】
次に図４に示すように、はんだ付着物３３を平坦化する。ここで、平坦化とは、はんだ付着物３３を、その上にチップ部品を載せるのに適した形状、すなわち、厚さ方向Ｚに平行な断面で見て、平らな形状に近づける加工を指す。図示実施形態では、フラットニングツール７の面７１を、はんだ付着物３３の表面に当てる。更に、矢印Ａ４に示されるように、フラットニングツール７の面７１ではんだ付着物３３に圧力をかけ、はんだ付着物３３を押し潰す。
【００３４】
図５は、図４に示した工程の後の回路基板１の状態を示す断面図、図６は、図５に示した回路基板１においてはんだ付着物３３の表面を、厚み方向Ｚからみた平面図である。図４を参照して説明した平坦化工程により、図５及び図６に示すように、平坦化されたはんだ付着物３３が得られる。平坦化されたはんだ付着物３３の寸法について一例を挙げると、長さ寸法（長さ方向Ｘでみた寸法）が２００μｍ、幅寸法（幅方向Ｙでみた寸法）が１０００μｍ、厚さ寸法（厚さ方向Ｚでみた寸法）が２０μｍである。
【００３５】
更に図示実施形態では、はんだ付着物３３を平坦化するのと同時に、はんだ付着物３３の表面に凹溝４１、４３を形成している（図５及び図６参照）。具体的には、フラットニングツール７の面７１には凸条７３が備えられており（図４参照）、凸条７３によって、平坦化と同時に凹溝４１、４３を形成することができる。
【００３６】
図６を参照すると、凹溝４１は、はんだ付着物３３の表面上で幅方向Ｙに連続して延び、両端が、はんだ付着物３３の幅方向Ｙの両端縁に達する態様で形成されている。同様に、凹溝４３は、はんだ付着物３３の表面上で長さ方向Ｘに連続して延び、はんだ付着物３３の長さ方向Ｘの両端縁に達する態様で形成されている。凹溝４１、４３の寸法について述べると、溝幅は、例えば５μｍから１８０μｍまでの範囲内に、一例を挙げると１０μｍに設定することができる。また、溝深さは、例えば５μｍから２０μｍまでの範囲内に、一例を挙げると１０μｍに設定することができる。
【００３７】
また、凹溝４１、４３間の配置関係について述べると、凹溝４１、４３は、はんだ付着物３３の表面において、例えば、長さ方向Ｘ及び幅方向Ｙに沿い格子状に形成されている。具体的には、凹溝４１は、幅方向Ｙに延び、かつ、長さ方向Ｘの間隔を互いに隔てた態様で形成されている。凹溝４３は、長さ方向Ｘに延び、かつ、幅方向Ｙの間隔を互いに隔てた態様で形成されており、凹溝４１と交わる。
【００３８】
このような格子状の凹溝４１、４３は、フラットニングツール７の面７１に格子状に設けられた凸条７３によって形成することができる。
【００３９】
また、図６を参照すると、チップ部品実装領域Ｓ１は、中央部Ｓ１１と、中央部Ｓ１１を囲むように設定される外周部Ｓ１２とを含んでいる。一つの実施形態では、幅方向Ｙに延びる凹溝４１は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４１の溝深さｄ１（図５参照）が大きくなる態様で形成される。凹溝４１の溝深さｄ１は、連続的に大きくなるとは限らず、段階的に大きくなってもよい。例えば、チップ部品実装領域Ｓ１の中央部Ｓ１１で凹溝４１の溝深さｄ１を第１の値に設定し、外周部Ｓ１２で、凹溝４１の溝深さｄ１を第１の値よりも大きい第２の値に設定してもよい。長さ方向Ｘに延びる凹溝４３についても同様である。
【００４０】
もう一つの実施形態では、図７に示すように、長さ方向Ｘに延びる凹溝４３は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４３の本数が大きくなる態様で形成される。詳しくは、幅方向Ｙでみて、凹溝４３の本数密度が、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、大きくなる。凹溝４３の本数密度は、連続的に大きくなるとは限らず、段階的に大きくなってもよい。また、図示と異なり、幅方向Ｙに延びる凹溝４１についても同様な態様としてもよい。
【００４１】
また、図示実施形態の場合、はんだ付着物３３を平坦化するのと同時に、はんだ付着物３３の表面に凹溝４１、４３を形成する工程が採用されているが（図４及び図５参照）、かような工程と異なり、はんだ付着物を平坦化した後に、はんだ付着物の表面に凹溝を形成する工程を採用してもよい。
【００４２】
次に図８に示すように、はんだ付着物３３の表面にフラックス３７を塗布する。具体的には、開口部を備えたマスク６５を用意し、マスク６５を、その開口部の内側にはんだ付着物３３を位置させる態様で配置する。そして、マスク６５にフラックス３７を載せ、マスク６５の上でスキージ６７を矢印Ａ６の方向に摺動させる。
【００４３】
ここで用いられるフラックス３７は、先のはんだペースト３１（図２参照）に含まれているフラックスと同様な構成であってもよいし、異なった構成でもよい。フラックス３７は、はんだ付着物３３の上にチップ部品を載せる際、チップ部品を粘着力で保持する機能を担うと共に、その後の熱処理の際、はんだの酸化を防止する機能を担う。このようなフラックス３７の例としては、水溶性フラックスを挙げることができる。
【００４４】
また、はんだ付着物３３に対するフラックス３７の塗布量は、マスク６５の厚さＴ３によって制御することができる。例えば、マスク６５の厚さＴ３を小さくすることにより、フラックス３７の塗布量を抑える、すなわち、フラックス３７を薄く塗布することができる。
【００４５】
次に図９に示すように、回路基板１にチップ部品５を、厚さ方向Ｚに垂直な平面で見てチップ部品実装領域Ｓ１に重なるように配置する。具体的には、チップ部品５を、フラックス３７を介してはんだ付着物３３の上に載せられた態様で配置する。チップ部品５は、はんだ付着物３３及びレジスト膜２５の上でフラックス３７の粘着力により保持される。
【００４６】
また、図示のチップ部品５は、セラミック基体５１と、セラミック基体５１の長手方向に平行な両側面に形成された端子電極５３とを備えている。チップ部品５は、セラミック基体５１の長手方向が回路基板１の幅方向Ｙに一致する態様で回路基板１に配置される。
【００４７】
図９に示した工程の後、回路基板１にチップ部品５を載せた状態で、リフロー炉に通炉するなどの熱処理を施す。これにより、はんだ付着物３３が溶融し、図１０に示すように、チップ部品５の端子電極５３が、はんだ３４を介してランド端子２１に接合される。
【００４８】
上述したチップ部品の実装方法では、図４及び図５に示すように、回路基板１のランド端子２１上に付着したはんだ付着物３３を平坦化する。次に、図８に示すように、平坦化されたはんだ付着物３３にフラックス３７を塗布する。その後、図９に示すように、チップ部品５を、フラックス３７を介してはんだ付着物３３の上に載せられた態様で配置する。この状態でリフロー炉に通炉するなどの熱処理を施すことにより、はんだ付着物３３を溶融させ、図１０に示すように、チップ部品５をはんだ付けする基本的な作用を得ることができる。
【００４９】
更に、図４及び図５を参照して説明したように、はんだ付着物３３を平坦化するだけでなく、はんだ付着物３３の表面に凹溝４１、４３を形成する。チップ部品５を載せた状態（図９参照）で熱処理を施す際、凹溝４１、４３は、はんだ付着物３３の表面で必要なフラックス３７を保持するための領域として機能する。従って、図８に示すように、マスク６５の厚さＴ３を小さくすることにより、はんだ付着物３３に対するフラックス３７の塗布量を抑える、すなわち、フラックス３７を薄く塗布しても、熱処理に伴うはんだの酸化を防止するというフラックス３７の役割を損なうことはない。
【００５０】
よって、図９に示すように、チップ部品５を載せた状態で、はんだ付着物３３とチップ部品５との間に存在するフラックス３７の膜厚Ｔ５を小さくすることができ、その後の熱処理の際、フラックス３７の影響によるチップ部品５の位置ずれを防止することができる。
【００５１】
更に、はんだ付着物３３の表面に凹溝４１、４３を形成した構造によれば、チップ部品５を載せた状態で、はんだ付着物３３に対するフラックス３７の接触面積が大きくなる（図９参照）。従って、熱処理の際、フラックス３７に含まれる溶剤を、安定にかつ均一に蒸発させることができ、溶剤の突沸によるチップ部品５の位置ずれやチップ立ちを回避することができる。
【００５２】
しかも、凹溝４１、４３は、熱処理の際、はんだ付着物３３と、チップ部品５とに挟まれた領域で溶剤を蒸発させるための通路として機能する（図９参照）。この点からみても、凹溝４１、４３は、溶剤の突沸によるチップ部品５の位置ずれやチップ立ちを回避するのに効果的である。
【００５３】
更に、図６を参照して説明したように、凹溝４１は、はんだ付着物３３の表面上で連続して延び、一端がはんだ付着物３３の端縁に達する態様で形成されている。かかる態様の凹溝４１は、はんだ付着物３３と、チップ部品５とに挟まれた領域で過剰なフラックス３７を排出するための通路として適している（図９参照）。また、熱処理の際、フラックス３７に含まれる溶剤を蒸発させるための通路としても適している。従って、チップ部品５の位置ずれやチップ立ちを防止するのに役立つ。凹溝４３についても同様である。
【００５４】
また、出願人が研究したところ、チップ部品５の位置ずれやチップ立ちを生じさせる力は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２（図６参照）にいくほど大きい傾向があることがわかった。
【００５５】
一つの実施形態では、幅方向Ｙに延びる凹溝４１は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４１の溝深さｄ１（図５参照）が大きくなる態様で形成される。かかる態様によれば、チップ部品の外周にフラックス３７が多く存在し、チップ部品の近傍には必要最小限のフラックスが供給されることになるので、フラックスが急激に揮発した場合でも、チップ部品５の位置ずれやチップ立ちを低減することができる。長さ方向Ｘに延びる凹溝４３についても同様である。
【００５６】
もう一つの実施形態では、図７に示すように、長さ方向Ｘに延びる凹溝４３は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４３の本数が大きくなる態様で形成される。かかる態様によっても、チップ部品の外周にフラックス３７が多く存在し、チップ部品の近傍には必要最小限のフラックスが供給されることになるので、フラックスが急激に揮発した場合でも、チップ部品５の位置ずれやチップ立ちを低減することができる。幅方向Ｙに延びる凹溝４１についても同様である。
【００５７】
また、出願人が研究したところ、セラミック基体５１の長手方向に平行な両側面に端子電極５３を形成するチップ部品構造（図９参照）の場合、セラミック基体の長手方向に垂直な両端面に端子電極を形成する通常のチップ部品構造に比べて、対向する端子電極間の距離が短くなり、チップ部品の位置ずれやチップ立ちが生じ易いという問題がある。従って、はんだ付着物３３の表面に凹溝４１、４２を形成した構造は特に有効となる。
【００５８】
以上、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【図面の簡単な説明】
【００５９】
【図１】本発明に係るチップ部品の実装方法の一実施形態で用いられる回路基板を示す図である。
【図２】本発明に係るチップ部品の実装方法の一実施形態に含まれる一つの工程を示す図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の回路基板の状態を示す断面図である。
【図６】図５に示した回路基板においてはんだ付着物の表面を、厚み方向からみた平面図である。
【図７】別の実施形態においてはんだ付着物の表面を、厚み方向からみた平面図である。
【図８】図４に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】チップ部品が回路基板にはんだ付けされた状態を示す図である。
【符号の説明】
【００６０】
１                回路基板
２１              ランド端子
３３              はんだ付着物
３７              フラックス
４１、４２        凹溝
５                チップ部品
【図１】
2007173490.tif 000003
【図２】
2007173490.tif 000004
【図３】
2007173490.tif 000005
【図４】
2007173490.tif 000006
【図５】
2007173490.tif 000007
【図６】
2007173490.tif 000008
【図７】
2007173490.tif 000009
【図８】
2007173490.tif 000010
【図９】
2007173490.tif 000011
【図１０】
2007173490.tif 000012