(57)【要約】【課題】ナノドットを具備する不揮発性メモリ素子及びその製造方法を提供する。【解決手段】抵抗変換物質で形成された酸化層を備えるメモリ素子であって、下部電極と、下部電極上に遷移金属酸化物を含んで形成された酸化層と、酸化層内に形成され、酸化層内部のカレントパスを単一化するナノドットと、酸化層上に形成された上部電極とを備えるメモリ素子である。これにより、酸化層のカレントパスを単一化してリセット電流を安定化させることができる。【選択図】図３
2007116166.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変換物質で形成された酸化層を含むメモリ素子であって、
下部電極と、
前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、
前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、
前記酸化層上に形成された上部電極とを備えることを特徴とするナノドットを具備する不揮発性メモリ素子。
【請求項２】
前記ナノドットは、金属で形成されたことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
【請求項３】
前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
【請求項４】
前記下部電極は、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物で形成されたことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
【請求項５】
前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする請求項１に記載のナノドットを具備する不揮発性メモリ素子。
【請求項６】
抵抗変換物質で形成された酸化層を含むメモリ素子であって、
基板と、
前記基板に形成された第１不純物領域及び第２不純物領域と、
前記第１不純物領域及び前記第２不純物領域と接触し、前記基板上に形成されたゲート絶縁層及びゲート電極層と、
前記第２不純物領域と電気的に連結された下部電極と、
前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、
前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、
前記酸化層上に形成された上部電極とを備えることを特徴とするナノドットを具備する不揮発性メモリ素子。
【請求項７】
前記ナノドットは、金属で形成されたことを特徴とする請求項６に記載のナノドットを具備する不揮発性メモリ素子。
【請求項８】
前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項６に記載のナノドットを具備する不揮発性メモリ素子。
【請求項９】
前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする請求項６に記載のナノドットを具備する不揮発性メモリ素子。
【請求項１０】
抵抗変換物質で形成された酸化層を含むメモリ素子であって、
金属電極と、
前記金属電極上に形成されたダイオード構造体と、
前記ダイオード構造体上に形成された下部電極と、
前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、
前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、
前記酸化層上に形成された上部電極とを備えることを特徴とするナノドットを具備する不揮発性メモリ素子。
【請求項１１】
前記ナノドットは、金属で形成されたことを特徴とする請求項１０に記載のナノドットを具備する不揮発性メモリ素子。
【請求項１２】
前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項１０に記載のナノドットを具備する不揮発性メモリ素子。
【請求項１３】
前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする請求項１０に記載のナノドットを具備する不揮発性メモリ素子。
【請求項１４】
抵抗変換物質で形成された酸化層を含むメモリ素子の製造方法であって、
（イ）下部電極上に第１酸化層を形成する段階と、
（ロ）前記第１酸化層表面にナノドットを形成する段階と、
（ハ）前記第１酸化層及び前記ナノドット上に第２酸化層を形成する段階と、
（ニ）前記第２酸化層上に上部電極を形成する段階とを含むことを特徴とするナノドットを含む不揮発性メモリ素子の製造方法。
【請求項１５】
前記第１酸化層及び前記第２酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか１つの物質を含むことを特徴とする請求項１４に記載のナノドットを具備する不揮発性メモリ素子の製造方法。
【請求項１６】
前記段階（ロ）は、
前記酸化層表面に集束イオンビームであって第１極性を帯びた帯電点を形成する段階と、
前記酸化層表面に第２極性を帯びた物質を塗布して前記帯電点上にナノドットを形成する段階とを含むことを特徴とする請求項１４に記載のナノドットを具備する不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子及びその製造方法に係り、より詳しくは、抵抗勾配を有した酸化層を含む不揮発性メモリ素子の酸化層内にナノドットを形成し、酸化層内のカレントパスを単一化した不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子、特にメモリ素子は、単位面積当たりメモリ容量を向上させるために、集積度を高めるための研究が進められ、また低電力で駆動可能であり、その動作速度を向上させるように多くの研究が進められてきた。
【０００３】
一般的な半導体メモリ装置は、回路的に連結された多くの単位メモリセルを含む。半導体メモリ素子は、一般的に揮発性メモリ素子及び不揮発性メモリ素子に分けることができる。
【０００４】
代表的な揮発性半導体メモリ素子であるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の場合、単位メモリセルは、１個のスイッチと１個のキャパシタとで構成されることが一般である。ＤＲＡＭは、集積度が高くて動作速度が速いという利点がある。しかしながら、揮発性メモリ素子なので、電源が消えた後には、保存されたデータが全て消失される短所がある。
【０００５】
電源が消えた後にも保存されたデータが保存されうる不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリは、ＤＲＡＭとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低くて動作速度が遅いという短所がある。多くの研究が進められている不揮発性メモリ素子としては、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）及びＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などがある。
【０００６】
ＭＲＡＭは、トンネル接合における磁化方向の変化を用いてデータを保存する方式であり、ＦＲＡＭは、強誘電体の分極特性を用いてデータを保存する方式である。これらはいずれもそれぞれの長短点を有しているが、基本的には、前述したように、集積度が高く、高速の動作特性を有し、低電力で駆動可能であり、データリテンション特性が良くなるように研究開発されている。
【０００７】
ＰＲＡＭは、相変化による抵抗値の変化を用いてデータを保存する方式で駆動する。ＰＲＡＭに使用される抵抗体は、一般的にカルコゲナイド系抵抗体であり、非晶質状態での抵抗が結晶質であるときより高いという特性を用いてメモリ素子を形成する。ＰＲＡＭの製造時に従来の半導体素子製造工程を用いる場合には、エッチングが難しく、長時間を要する。従って、生産性が低くなって製品コストが上昇し、競争力を減少させる短所がある。
【０００８】
ＲＲＡＭは、主に遷移金属酸化物をデータ抵抗層として使用したものであり、印加電圧による抵抗値が変わる特性（抵抗変換特性）を用いたものである。図１Ａ及び図１Ｂは、ＲＲＡＭの一般的な構造及び印加電圧によって酸化層に形成されるカレントパスを示した図面である。
【０００９】
図１Ａ及び図１Ｂを参照すれば、ＲＲＡＭは、基本的に下部電極１１上に順次に形成された酸化層１２及び上部電極１３を備える構造を有する。下部電極１１及び上部電極１３は、一般的にメモリ素子の電極として使用されるＩｒ、Ｒｕ、ＡｕまたはＰｔのような金属やこれらの酸化物で形成される。そして、酸化層１２は、抵抗変換（可変抵抗）特性を有した遷移金属酸化物で形成される。酸化層１２は、データ保存層の役割を果たすものであり、下部電極１１及び上部電極１３を介して酸化層１２に電圧を印加してデータを記録するか、あるいは記録されたデータを再生する。
【００１０】
下部電極１１及び上部電極１３を介して電圧を印加すれば、酸化層１２には電位差による電流が流れるが、この電流は、酸化層１２の全ての領域に同一に流れるのではなく、結晶粒界などによって酸化層１２の内部に瞬間的なカレントパス１０ａ、１０ｂを形成しつつ流れる。このとき、酸化層１２内に形成されるカレントパス１０ａ、１０ｂは、ランダムに形成されるものであり、下部電極１１及び上部電極１３を介して同一な電圧を印加しても、カレントパス１０ａ、１０ｂの形成位置、個数は常に変わる。すなわち、図１Ａに示したカレントパス１０ａと図１Ｂに示したカレントパス１０ｂは、それぞれその形成領域と個数とが相異なることというが分かる。
【００１１】
図２は、一般的な抵抗変換物質で形成された酸化層を含むメモリ素子の下部電極及び上部電極を介して電圧を印加する場合、印加電圧に対する電流値を示したグラフである。具体的に説明すれば、図２は、図１Ａ及び図１Ｂのような構造を有したＲＲＡＭの下部電極１１及び上部電極１３に対して所定の電圧を印加した場合、酸化層１２に流れる電流の値を示したものである。例えば、酸化層１２は、ニッケル酸化物（ＮｉＯ）で形成し、下部電極１１及び上部電極１３は、Ｐｔで形成することができる。
【００１２】
図２を参照すると、下部電極１１及び上部電極１３を介して印加する電圧を０Ｖから次第に増大させつつ、酸化層１２に流れる電流値を測定した結果、各測定時毎に印加電圧に対する電流の値が一定せず、少しずつ差がある。特に、リセット電流（ＲＣ）の場合、同一な印加前に対して１０倍の差ができ、セット電圧（ＳＶ）値も一定に維持されないことが分かる。かような不安定な結果は、酸化層１２のカレントパスの分布が一定しないので発生すると思料される。リセット電流値が不安定であり、高い場合、メモリ素子自体の信頼度を低下させ、消費電力を増加させる問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の技術的課題は、抵抗変換物質で形成された酸化層を含むメモリ素子のリセット電流値を減少させて安定化させ、セット電圧を安定化させて信頼性があるメモリ素子を提供するところにある。
【００１４】
本発明の他の技術的課題は、抵抗変換物質で形成された酸化層を備えるメモリ素子のリセット電流値を減少及び安定化させ、セット電圧を安定化させた不揮発性メモリ素子の製造方法を提供するところにある。
【課題を解決するための手段】
【００１５】
前記技術的課題を達成するために本発明は、抵抗変換物質で形成された酸化層を備えるメモリ素子であって、下部電極と、前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、前記酸化層上に形成された上部電極とを備えるナノドットを具備する不揮発性メモリ素子を提供する。
【００１６】
本発明において、前記ナノドットは、金属で形成されたことを特徴とする。
【００１７】
本発明において、前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち、少なくともいずれか１つの物質を含むことを特徴とする。
【００１８】
本発明において、前記下部電極は、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物で形成されたことを特徴とする。
【００１９】
本発明において、前記ナノドットは、前記酸化層内の中央領域に形成されたことを特徴とする。
【００２０】
また、本発明では、抵抗変換物質で形成された酸化層を備えるメモリ素子であって、基板と、前記基板に形成された第１不純物領域及び第２不純物領域と、前記第１不純物領域及び前記第２不純物領域と接触し、前記基板上に形成されたゲート絶縁層及びゲート電極層と、前記第２不純物領域と電気的に連結された下部電極と、前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、前記酸化層上に形成された上部電極とを備えるナノドットを具備する不揮発性メモリ素子を提供する。
【００２１】
また、本発明では、抵抗変換物質で形成された酸化層を備えるメモリ素子であって、金属電極と、前記金属電極上に形成されたダイオード構造体と、前記ダイオード構造体上に形成された下部電極と、前記下部電極上に遷移金属酸化物を含んで形成された酸化層と、前記酸化層内に形成され、前記酸化層内部のカレントパスを単一化するナノドットと、前記酸化層上に形成された上部電極とを備えるナノドットを具備する不揮発性メモリ素子を提供する。
【００２２】
また、本発明では、抵抗変換物質で形成された酸化層を備えるメモリ素子の製造方法であって、（イ）下部電極上に第１酸化層を形成する段階と、（ロ）前記第１酸化層表面にナノドットを形成する段階と、（ハ）前記第１酸化層及び前記ナノドット上に第２酸化層を形成する段階と、（ニ）前記第２酸化層上に上部電極を形成する段階とを含むナノドットを具備する不揮発性メモリ素子の製造方法を提供する。
【００２３】
本発明において、前記段階（ロ）は、前記酸化層表面に集束イオンビームであって第１極性を帯びた帯電点を形成する段階と、前記酸化層表面に第２極性を帯びた物質を塗布して前記帯電点上にナノドットを形成する段階とを含むことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、次の通りの効果がある。
【００２５】
第一に、抵抗性メモリ素子の酸化層内にカレントパスを単一化するナノドットを形成することにより、抵抗変換物質を使用するメモリ素子のリセット電流値を減少させて安定化させ、消費電力を減少させ、メモリ素子としての信頼性を確保できる。
【００２６】
第二に、セット電圧の散布を改善して安定化させることによってメモリの動作制御時の信頼性を確保できる。
【発明を実施するための最良の形態】
【００２７】
以下、添付した図面に基づき、本発明の実施形態による不揮発性メモリ素子及びその製造方法について詳細に説明する。図面に示されている各層や領域の厚さ及び幅は、説明のために誇張して示したことには留意されたい。
【００２８】
図３は、本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の構造を示した断面図である。
【００２９】
図３を参照すれば、下部電極３１上に順次に形成された酸化層３２及び上部電極３３と、酸化層３２内に形成され、酸化層３２内でカレントパスを調節するナノドット３４とを備えている。酸化層３２は、ＲＲＡＭの印加電圧によってその抵抗状態が変化する多層抵抗変換物質を含むものであり、例えば  ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５などの遷移金属酸化物のうち、少なくともいずれか１つの物質を含んで形成されたものである。下部電極３１及び上部電極３３は、一般的な半導体素子の電極に使用される伝導性物質で形成され、具体的には、例えばＡｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉのような金属または金属酸化物を含む伝導性物質などで形成されたものである。ナノドット３４は、下部電極３１及び上部電極３３を介して電源を印加する場合、酸化層３２内部に最短距離のカレントパス３０を形成するためのものであり、金属のような伝導性物質で形成されたものである。
【００３０】
図３を参照すれば、下部電極３１及び上部電極３３を介して酸化層３２に電源を印加する場合、図１Ａ及び図１Ｂとは異なり、カレントパス３０が酸化層３２の全領域にランダムに形成されるのではなく、ナノドット３４が形成された部分の酸化層３２領域でのみ形成されるということを確認できる。１つの半導体メモリセルの場合、カレントパスを単一化するために、酸化層３２には、１つのナノドット３４のみが形成されたことが好ましい。もし複数のナノドットを１つの半導体メモリセルの酸化層に形成した場合には、図１Ａ及び図１Ｂのように複数個のカレントパスが形成されるためである。ナノドット３４は、酸化層３２内部のカレントパスを調節するために形成するので、金属のような伝導性物質で形成されたことが好ましい。また、ナノドット３４の形成位置は、酸化層３２内周の中央領域に形成されたことが好ましい。
【００３１】
図４Ａ及び図４Ｂは、前記図３に示した本発明の実施形態によるナノドットを具備する半導体メモリ素子の下部電極または上部電極にスイッチング素子が連結された構造を示した図面である。本発明の実施形態によるナノドットを具備するメモリ素子は、１Ｓ（ｓｗｉｔｃｈ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）の構造を有するように形成され、ここで、Ｓは、トランジスタ（この場合１Ｔ−１Ｒ）またはダイオード（この場合１Ｄ−１Ｒ）である。図４Ａは、トランジスタ構造体が連結された構造を示したものであり、図４Ｂは、ダイオード構造体が連結された構造を示したものである。
【００３２】
図４Ａを参照すれば、第１不純物領域４１ａ及び第２不純物領域４１ｂが形成された基板が設けられており、ゲート構造体４２，４３が第１不純物領域４１ａ及び第２不純物領域４１ｂと接触し、基板４０上に形成されている。ゲート構造体は、ゲート絶縁層４２及びゲート電極層４３からなり、基板４０、ゲート絶縁層４２及びゲート電極層４３の表面には、層間絶縁膜４４，４５が形成されている。そして、コンタクトプラグ４６は、層間絶縁膜４５を貫通して第２不純物領域４１ｂ上に形成されている。図３に示した本発明の実施形態によるナノドットを具備する半導体メモリ素子の下部電極３１は、コンタクトプラグ４６と電気的に連結されている。前述したトランジスタ構造体は、従来の一般的な半導体素子の製造工程を用いて容易に形成することができ、それぞれの層を構成する物質は、従来のトランジスタ構造体の構成物質をそのまま使用できる。一般的にスパッタリングのようなＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの工程を使用できる。
【００３３】
次に、図４Ｂを参照すれば、金属電極５１上にダイオード構造体５２、５３が形成されており、その上部に、図３に示すように下部電極３１、ナノドット３４を備えた酸化層３２及び上部電極３３が形成されている。ここで、ダイオード構造体５２、５３は、例えばｐ型半導体層５２及びｎ型半導体層５３で形成され、一般的に知られたダイオード構造体を使用できる。金属電極５１は、下部電極３１や上部電極３３と同一な物質を使用して形成されうる。
【００３４】
図４Ａ及び図４Ｂでは、半導体メモリ素子の単位セル構造のみを示したが、アレイ形態に形成することが可能である。例えば、図４Ｂに示したダイオード構造体と連結された構造の半導体メモリアレイの場合、金属電極５１及び上部電極３３を互いに交差する形態のパターンされたアレイ形態に構成し、その間にナノドット３４を含む酸化層３２を備える１Ｄ−１Ｒクロスポイントアレイ形式に形成することができる。
【００３５】
以下、図５Ａ〜図５Ｅを参照し、本発明の実施形態によるナノドットを具備する半導体メモリ素子の製造方法について詳細に説明する。
【００３６】
図５Ａを参照すれば、ＰＶＤ、ＡＬＤまたはＣＶＤなどの工程を用いて下部電極３１上に第１酸化層３２ａを形成する。第１酸化層３２ａは、  ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のような多層抵抗変換物質を含む。
【００３７】
図５Ｂを参照すれば、第１酸化層３２ａ上に位置を指定し、集束イオンビーム（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ；ＦＩＢ）装置を用い、第１酸化層３２ａの所定領域を帯電させて帯電点３４ａを形成する。このとき、帯電点３４ａを（＋）または（−）のうち少なくともいずれか１つの極性に帯電させることが好ましい。集束イオンビーム装置を用いれば、第１酸化層３２ａ上に非常に精密な位置調整を行って帯電点３４ａを形成することが可能である。
【００３８】
図５Ｃを参照すれば、例えば（−）に帯電された帯電点３４ａを（＋）に帯電された伝導性物質、例えば金属ドットを蒸着してナノドット３４ｂを形成する。
【００３９】
図５Ｄを参照すれば、ナノドット３４ｂを形成した後、第１酸化層３２ａ上にＰＶＤ、ＡＬＤまたはＣＶＤなどの工程を用いて第２酸化層３２ｂを形成する。第２酸化層３２ｂは、第１酸化層３２ａと同様に、ＮｉＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のような多層抵抗変換物質を含む。
【００４０】
図５Ｅを参照すれば、第２酸化層３２ｂ上にＡｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を塗布して上部電極３３を形成する。
【００４１】
以下、本発明の実施形態による不揮発性メモリ素子の動作特性を図３及び図６を参照して詳細に説明する。図６は、本発明のような多層抵抗変換物質を含むメモリ素子の電気的特性を示すグラフであって、横軸は、印加電圧を示し、縦軸は、印加電圧に対する電流値を示したものである。
【００４２】
図６を参照すれば、下部電極３１及び上部電極３３を介して電圧を０Ｖから次第に上昇させれば、電圧に比例してＧ１グラフに沿って電流値が増大する。しかしながら、Ｖ１以上の電圧を印加すれば、抵抗の急な増加によって電流値が減少する現象が示される。Ｖ１〜Ｖ２範囲の電圧を印加すれば、電流値がＧ２グラフに沿って増加する。そして、Ｖ２（Ｖ２＞Ｖ１）以上の電圧を印加すれば、抵抗が急に減少して電流が増加しつつ、再びＧ１グラフに沿うことが分かる。
【００４３】
一方、Ｖ１より大きい電圧範囲では、印加する電圧の大きさによってメモリ素子の電気的特性が設定されるが、この電気的特性はＶ１より小さい電圧印加時に確認できる。これを詳細に説明すれば次の通りである。
【００４４】
先ず、Ｖ１〜Ｖ２範囲の電圧をメモリ素子に印加した後、Ｖ１より小さい電圧を再び印加すれば、測定される電流はＧ２グラフによる電流値が測定される。一方、Ｖ２より大きい範囲の電圧（例えばＶ３）をメモリ素子に印加した後、Ｖ１より小さい電圧を再び印加すれば、測定される電流は、Ｇ１グラフによる電流値が測定される。従って、Ｖ１〜Ｖ２範囲の電圧印加によって設定されるメモリ素子の電気的特性を“０”に指定し、Ｖ２より大きい範囲の電圧印加によって設定されるメモリ素子の電気的特性を“１”に指定し、メモリ素子として使用できるようになる。
【００４５】
図１Ａ及び図１Ｂに示した従来技術によるメモリ素子の場合には、カレントパスが電圧を印加するたびに異なって示され、リセット状態の電流値が一定しなかった。しかしながら、図３のような本発明の実施形態による半導体メモリ素子のような構造では、ナノドット３４を酸化層３２内に形成し、酸化層３２のカレントパスを単一化してリセット状態の電流値を一定に維持でき、信頼性があるメモリ素子を実現できる。
【００４６】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、好ましい実施形態の例示として解釈されなければならない。酸化層の材料は、開示された材料以外に抵抗変換物質であれば、制限なしに使用可能である。結果的に、本発明の範囲は、説明された実施形態によって決められるのではなく、特許請求の範囲に記載された技術的思想によってのみ決められるのである。
【産業上の利用可能性】
【００４７】
本発明のナノドットを具備する不揮発性メモリ素子及びその製造方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００４８】
【図１Ａ】従来技術による抵抗変換物質で形成された酸化層を備えるメモリ素子に電圧を印加する場合、酸化層に形成されたカレントパスを示した図面である。
【図１Ｂ】従来技術による抵抗変換物質で形成された酸化層を備えるメモリ素子に電圧を印加する場合、酸化層に形成されたカレントパスを示した図面である。
【図２】従来技術による抵抗変換物質で形成された酸化層を備えるメモリ素子について電圧を印加する場合、印加電圧に対する電流値を示したグラフである。
【図３】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の構造を示した図面である。
【図４Ａ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子をトランジスタ構造体と連結した実施形態を示した図面である。
【図４Ｂ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子をダイオード構造体と連結した実施形態を示した図面である。
【図５Ａ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の製造方法を示した図面である。
【図５Ｂ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の製造方法を示した図面である。
【図５Ｃ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の製造方法を示した図面である。
【図５Ｄ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の製造方法を示した図面である。
【図５Ｅ】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の製造方法を示した図面である。
【図６】本発明の実施形態によるナノドットを具備する不揮発性メモリ素子の動作原理を示したグラフである。
【符号の説明】
【００４９】
１０ａ、１０ｂ、３０  カレントパス
１１、３１  下部電極
１２、３２、３２ａ、３２ｂ  酸化層
１３、３３  上部電極
３４  ナノドット
４０  基板
４１ａ  第１不純物領域
４１ｂ  第２不純物領域
４２  ゲート絶縁層
４３  ゲート電極層
４４、４５  層間絶縁膜
４６  コンタクトプラグ
５１  金属電極
５２、５３  ダイオード構造体
【図１Ａ】
2007116166.tif 000003
【図１Ｂ】
2007116166.tif 000004
【図２】
2007116166.tif 000005
【図３】
2007116166.tif 000006
【図４Ａ】
2007116166.tif 000007
【図４Ｂ】
2007116166.tif 000008
【図５Ａ】
2007116166.tif 000009
【図５Ｂ】
2007116166.tif 000010
【図５Ｃ】
2007116166.tif 000011
【図５Ｄ】
2007116166.tif 000012
【図５Ｅ】
2007116166.tif 000013
【図６】
2007116166.tif 000014