(57)【要約】【課題】  ベース板上にＣＳＰと呼ばれる半導体構成体が設けられ、半導体構成体の周囲におけるベース板上に絶縁層が設けられ、半導体構成体および絶縁層上に上層絶縁膜を介して上層配線が設けられ、上層配線の接続パッド部上に半田ボールが設けられた半導体装置において、ベース板（装置全体）の平面サイズを小さくする。【解決手段】  半導体構成体２下のベース板１には、チップ部品４２を収容するための貫通孔４１が設けられている。これにより、半導体構成体２の周囲におけるベース板１上にチップ部品４２を設ける場合と比較して、ベース板１（装置全体）の平面サイズを小さくすることができる。【選択図】  図１
2007288037.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも下面を開放された開口部を有するベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲および前記半導体構成体の上面を覆う絶縁膜と、前記絶縁膜上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも１層の上層配線と、前記ベース板の開口部内に設けられた受動部品と、前記ベース板下に前記受動部品に接続されて設けられた下層配線と、前記絶縁膜および前記ベース板を貫通して前記上層配線と前記下層配線とを接続する上下導通部とを備えていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記受動部品はチップ部品であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の発明において、前記受動部品は薄膜受動素子であることを特徴とする半導体装置。
【請求項４】
請求項３に記載の発明において、前記薄膜受動素子は薄膜容量素子であることを特徴とする半導体装置。
【請求項５】
請求項１に記載の発明において、前記ベース板の開口部は前記半導体構成体下に設けられていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の発明において、前記ベース板の開口部は貫通孔であることを特徴とする半導体装置。
【請求項７】
請求項５に記載の発明において、前記ベース板の開口部は下面を開放された凹部であることを特徴とする半導体装置。
【請求項８】
請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
【請求項９】
請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
【請求項１０】
請求項９に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置には、半導体基板上に複数の柱状電極を有する半導体構成体をそれよりも平面サイズの大きいベース板上に配置し、半導体構成体の周囲におけるベース板上にチップ部品を配置し、半導体構成体の周囲におけるベース板上に絶縁層をチップ部品を覆うように設け、半導体構成体および絶縁層上に上層絶縁膜を設け、上層絶縁膜上に上層配線を半導体構成体の柱状電極に接続させて設け、ベース板下に下層配線をチップ部品に接続させて設け、上層絶縁膜、絶縁膜およびベース板に設けられた貫通孔内に上層配線と下層配線とを接続する上下導通部を設けたものがある（例えば、特許文献１参照）。この場合、半導体構成体の周囲におけるベース板上にチップ部品を設けているのは、当該半導体装置が実装される回路基板を含む全体としての小型化を図るためである。
【０００３】
【特許文献１】特開２００５−１９１１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置では、半導体構成体の周囲におけるベース板上にチップ部品を設けているため、半導体構成体の周囲におけるベース板上にチップ部品搭載領域を確保しなければならず、それに応じてベース板（装置全体）の平面サイズが大きくなってしまうという問題があった。
【０００５】
そこで、この発明は、ベース板（装置全体）の平面サイズを小さくすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、ベース板に受動部品を収容するための開口部を設けたことを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、ベース板に受動部品を収容するための開口部を設けているので、半導体構成体の周囲におけるベース板上に受動部品を設ける場合と比較して、ベース板（装置全体）の平面サイズを小さくすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面部を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。
【０００９】
半導体構成体２は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。
【００１０】
接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。絶縁膜６の上面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。
【００１１】
保護膜８の上面には銅等からなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。
【００１２】
ここで、上面に集積回路を有するシリコン基板４、接続パッド５、絶縁膜６、保護膜８、下地金属層１０、配線１１、柱状電極１２および封止膜１３により、一般的にはＣＳＰと呼ばれる半導体構成体２が構成されている。
【００１３】
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂中にシリカフィラー等の無機材料からなる補強材が分散されたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
【００１４】
半導体構成体２および絶縁層２１の上面には第１の上層絶縁膜２２がその上面を平坦とされて設けられている。第１の上層絶縁膜２２は、例えば、ガラス布やガラス繊維等からなる基材にエポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂が含浸されたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
【００１５】
半導体構成体２の柱状電極１２の上面中央部に対応する部分における第１の上層絶縁膜２２には開口部２３が設けられている。第１の上層絶縁膜２２の上面には銅等からなる第１の上層下地金属層２４が設けられている。第１の上層下地金属層２４の上面全体には銅からなる第１の上層配線２５が設けられている。第１の上層下地金属層２４を含む第１の上層配線２５の一端部は、第１の上層絶縁膜２２の開口部２３を介して半導体構成体２の柱状電極１２の上面に接続されている。
【００１６】
第１の上層配線２５を含む第１の上層絶縁膜２２の上面には、第１の上層絶縁膜２２と同一の材料からなる第２の上層絶縁膜２６がその上面を平坦とされて設けられている。第１の上層配線２５の接続パッドに対応する部分における第２の上層絶縁膜２６には開口部２７が設けられている。
【００１７】
第２の上層絶縁膜２６の上面には銅等からなる第２の上層下地金属層２８が設けられている。第２の上層下地金属層２８の上面全体には銅からなる第２の上層配線２９が設けられている。第２の上層下地金属層２８を含む第２の上層配線２９の一端部は、第２の上層絶縁膜２６の開口部２７を介して第１の上層配線２５の接続パッド部に接続されている。
【００１８】
第２の上層配線２９を含む第２の上層絶縁膜２６の上面にはソルダーレジスト等からなる最上層絶縁膜３０が設けられている。第２の上層配線２９の接続パッド部に対応する部分における最上層絶縁膜３０には開口部３１が設けられている。最上層絶縁膜３０の開口部３１内およびその上方には半田ボール３２が第２の上層配線２９の接続パッド部に接続されて設けられている。
【００１９】
半導体構成体２下におけるベース板１には平面方形状の貫通孔（開口部）４１が設けられている。ベース板１の貫通孔４１内にはコンデンサや抵抗等からなるチップ部品（受動部品）４２が接着層４３を介して接着層３の下面に接着されて収容されている。チップ部品４２は、直方体形状のチップ部品本体４４の両側に電極４５、４６が設けられた構造となっている。
【００２０】
ベース板１の貫通孔４１内を含むベース板１の下面には銅等からなる下層下地金属層４７が設けられている。下層下地金属層４７の下面全体には銅からなる下層配線４８が設けられている。下層下地金属層４７を含む下層配線４８の各一端部はチップ部品４２の各電極４５、４６に接続されている。下層配線４８を含むベース板１の下面にはソルダーレジスト等からなる下層絶縁膜４９が設けられている。
【００２１】
第２の上層下地金属層２８を含む第２の上層配線２９の一部と下層下地金属層４７を含む下層配線４８とは、第２の上層絶縁膜２６、第１の上層絶縁膜２２、絶縁層２１およびベース板１の所定の箇所に設けられた貫通孔５１の内壁面に設けられた銅等からなる下地金属層５２ａと銅層５２ｂとからなる上下導通部５２を介して接続されている。上下導通部５２内にはソルダーレジスト等からなる充填材５３が充填されている。
【００２２】
ここで、一例として、半導体構成体２の所定の２本の柱状電極１２は、第１の上層配線２５、第２の上層配線２９、上下導通部５２および下層配線４８を介してチップ部品４２の電極４５、４６に接続されている。
【００２３】
そして、この半導体装置では、半導体構成体２下のベース板１にチップ部品４２を収容するための貫通孔４１を設けているので、半導体構成体２の周囲におけるベース板１上にチップ部品４２を設ける場合と比較して、ベース板１（装置全体）の平面サイズを小さくすることができる。
【００２４】
なお、上記実施形態では、下層下地金属層４７を含む下層配線４８を貫通孔４１内に形成したが、下層下地金属層４７を含む下層配線４８はベース板１の一面上に形成し、貫通孔４１の対応部分領域で分離するようにしてもよい。この場合、下層配線４８をベース板１の他面側に引き回す必要があれば、ベース板１にスルホールを形成すればよい。
【００２５】
（第２実施形態）
図２はこの発明の第２実施形態としての半導体装置の断面部を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体２下におけるベース板１に設けられた貫通孔４１内およびその下方に薄膜容量素子（薄膜受動素子、受動部品）６１を設けた点である。
【００２６】
すなわち、ベース板１の貫通孔４１内における接着層３の下面には、薄膜容量素子６１の最上層を構成する銅等からなる平面方形状の下地金属層６２が設けられている。下地金属層６２の下面全体には銅からなる上部電極６３が設けられている。下地金属層６２を含む上部電極６３は、ベース板１の下面に設けられた銅等からなる第１の下層下地金属層６４を含む銅からなる第１の下層配線６５の一端部に接続されている。
【００２７】
上部電極６３の下面には導電性接着剤や導電性ペースト等からなる導電性接着層６６を介して平面方形状の強誘電体膜６７が設けられている。この場合、強誘電体膜６７の材料としては、例えば、ＳＴＯ（ＳｒＴｉＯ３）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ３）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３）等が挙げられる。
【００２８】
強誘電体膜６７および第１の下層配線６５等を含むベース板１の下面には、第１の上層絶縁膜２２と同一の材料からなる下層絶縁膜６８が設けられている。第１の下層配線６５の接続パッド部に対応する部分における下層絶縁膜６８には開口部６９が設けられている。強誘電体膜６７の下面中央部に対応する部分における下層絶縁膜６８には開口部７０が設けられている。
【００２９】
下層絶縁膜６８の開口部７０を介して露出された強誘電体膜６７の下面およびその周囲の下層絶縁膜６８の下面には銅等からなる下地金属層７１が設けられている。下地金属層７１の下面全体には銅からなる下部電極７２が設けられている。ここで、薄膜容量素子６１は、下地金属層６２、上部電極６３、導電性接着層６６、強誘電体膜６７、下地金属層７１および下部電極７２により構成されている。
【００３０】
下層絶縁膜６８の下面には銅等からなる第２の下層下地金属層７３が設けられている。第２の下層下地金属層７３の下面全体には第２の下層配線７４が設けられている。一の第２の下層下地金属層７３を含む第２の下層配線７４の一端部は、下層絶縁膜６８の開口部６９を介して第１の下層配線６５の接続パッド部に接続されている。他の第２の下地金属層７３を含む第２の下層配線７４の一端部は、下地金属層７１を含む下部電極７２に接続されている。第２の下層配線７４を含む下層絶縁膜６８の下面にはソルダーレジスト等からなる最下層絶縁膜７５が設けられている。
【００３１】
第２の上層下地金属層２８を含む第２の上層配線２９の一部と第２の下層下地金属層７３を含む第２の下層配線７４とは、第２の上層絶縁膜２６、第１の上層絶縁膜２２、絶縁層２１、ベース板１および下層絶縁膜６８の所定の箇所に設けられた貫通孔５２の内壁面に設けられた銅等からなる下地金属層５２ａと銅層５２ｂとからなる上下導通部５２を介して接続されている。上下導通部５２内にはソルダーレジスト等からなる充填材５３が充填されている。
【００３２】
ここで、一例として、半導体構成体２の所定の１本の柱状電極１２は、第１の上層配線２５、第２の上層配線２９、上下導通部５２、第２の下層配線７４および第１の下層配線６５を介して薄膜容量素子６１の上部電極６３に接続されている。半導体構成体２の所定の他の１本の柱状電極１２は、第１の上層配線２５、第２の上層配線２９、上下導通部５２および第２の下層配線７４を介して薄膜容量素子６１の下部電極７２に接続されている。
【００３３】
そして、この半導体装置では、半導体構成体２下のベース板１に薄膜容量素子６１を収容するための貫通孔４１を設けているので、半導体構成体２の周囲におけるベース板１上に薄膜容量素子６１を設ける場合と比較して、ベース板１（装置全体）の平面サイズを小さくすることができる。
【００３４】
（第３実施形態）
図３はこの発明の第３実施形態としての半導体装置の断面部を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２下のベース板１の下面にチップ部品４２を収容するための凹部（開口部）８１を設けた点である。この場合、チップ部品４２はベース板１の凹部８１内の下面に接着層３を介して接続されている。
【００３５】
（第４実施形態）
図４はこの発明の第３実施形態としての半導体装置の断面部を示す。この半導体装置において、図２に示す半導体装置と異なる点は、半導体構成体２下のベース板１の下面に薄膜容量素子６１を収容するための凹部（開口部）８１を設けた点である。この場合、薄膜容量素子６１最上層を構成する下地金属層６２はベース板１の凹部８１内の下面に設けられている。
【００３６】
なお、上記各実施形態に示された半導体構成体は、一例に過ぎず、本発明の半導体構成体は、集積回路を外部に接続するための外部接続用端子を有する如何なる半導体装置でも適用可能である。
【図面の簡単な説明】
【００３７】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】この発明の第２実施形態としての半導体装置の断面図。
【図３】この発明の第３実施形態としての半導体装置の断面図。
【図４】この発明の第４実施形態としての半導体装置の断面図。
【符号の説明】
【００３８】
１  ベース板
２  半導体構成体
４  シリコン基板
１２  柱状電極
２１  絶縁層
２２  第１の上層絶縁膜
２５  第１の上層配線
２６  第２の上層絶縁膜
２９  第２の上層配線
３０  最上層絶縁膜
３２  半田ボール
４１  凹部
４２  チップ部品
４３  接着層
４４  チップ部品本体
４５、４６  電極
４８  下層配線
４９  下層絶縁膜
５１  貫通孔
５２  上下導通部
６１  薄膜容量素子
６３  上部電極
６５  第１の下層配線
６６  導電性接着層
６７  強誘電体膜
６８  下層絶縁膜
７２  下部電極
７４  第２の下層配線
７５  最下層絶縁膜
８１  凹部
【図１】
2007288037.tif 000003
【図２】
2007288037.tif 000004
【図３】
2007288037.tif 000005
【図４】
2007288037.tif 000006