(57)【要約】【課題】  ＳＯＧ膜の希望しないエッチングが防止できる突起型トランジスタ製造方法を提供する。【解決手段】  突起型トランジスタ製造方法は、活性領域及びフィールド領域を有するシリコン基板上にフィールド領域を露出させるハードマスク膜を形成し、露出した基板フィールド領域をエッチングしてトレンチを形成し、トレンチ内にＳＯＧ膜を埋込み、ハードマスク膜を除去して基板活性領域を露出させ、露出した基板活性領域上にエピシリコン膜を形成し、トレンチ内の下層部のみ埋込むようにＳＯＧ膜をエッチングし、トレンチを埋込むようにエッチングされたＳＯＧ膜上にＨＤＰ酸化膜を形成して、ＳＯＧ膜とＨＤＰ酸化膜からなるフィールド酸化膜を形成し、エピシリコン膜の両側面が露出するようにフィールド酸化膜のＨＤＰ酸化膜をエッチングし、両側面が露出したエピシリコン膜及びフィールド酸化膜上にゲートを形成することを含む。【選択図】      図２Ｆ
2007173789.tif 000002
【特許請求の範囲】
【請求項１】
活性領域及びフィールド領域を有するシリコン基板上に前記フィールド領域を露出させるハードマスク膜を形成するステップと、
前記露出した基板フィールド領域をエッチングしてトレンチを形成するステップと、
前記トレンチ内にＳＯＧ（Spin On Glass）膜を埋込むステップと、
前記ハードマスク膜を除去して基板活性領域を露出させるステップと、
前記露出した基板活性領域上にエピシリコン膜を形成するステップと、
前記トレンチ内の下層部のみ埋込むようにＳＯＧ膜をエッチングするステップと、
前記トレンチを埋込むようにエッチングされたＳＯＧ膜上にＨＤＰ（High Density Plasma）酸化膜を形成して、前記ＳＯＧ膜とＨＤＰ酸化膜からなるフィールド酸化膜を形成するステップと、
前記エピシリコン膜の両側面が露出するようにフィールド酸化膜のＨＤＰ酸化膜をエッチングするステップと、
前記両側面が露出したエピシリコン膜及びフィールド酸化膜上にゲートを形成するステップと、
を含むことを特徴とする突起型トランジスタ製造方法。
【請求項２】
前記ハードマスク膜は、パッド酸化膜とパッド窒化膜の積層膜であることを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項３】
前記ハードマスク膜は、３００〜１０００Åの厚さで形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項４】
前記エピシリコン膜を形成するステップは、ファーネスで６００〜１０００℃の温度で遂行することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項５】
前記エピシリコン膜は、ＳｉＨ4、Ｓｉ2Ｈ6及びＳｉＣｌ2Ｈ2から構成されたグループから選択されるいずれか１つをソースガスとして使用して形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項６】
前記エピシリコン膜は、ＧｅまたはＰの不純物をドーピングさせて形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項７】
前記エピシリコン膜は、ＳｉとＳｉＧｅとを順次に積層して形成する、または、ＳｉとＳｉＧｅとを所望する厚さが得られるまで少なくとも２回以上交互に積層して形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項８】
前記エピシリコン膜は、ハードマスク膜よりも９０〜１１０Å薄く形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項９】
前記ＳＯＧ膜のエッチングは、トレンチ上段から１５０〜２００Å下の深さから残留するように遂行することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項１０】
前記ＳＯＧ膜のエッチング後、そして、前記ＨＤＰ酸化膜の形成前、前記ＳＯＧ膜の緻密化のために熱処理を遂行するステップを更に含むことを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項１１】
前記熱処理は、ファーネスでＮ2雰囲気及び６００〜１０００℃の温度で遂行することを特徴とする請求項１０に記載の突起型トランジスタ製造方法。
【請求項１２】
前記ＨＤＰ膜の形成後、前記ＨＤＰ膜を緻密化させるために熱処理を遂行するステップを更に含むことを特徴とする請求項１に記載の突起型トランジスタ製造方法。
【請求項１３】
前記熱処理は、ファーネスでＮ2またはＯ2雰囲気で７００〜１０００℃の温度で遂行することを特徴とするトランジスタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、より詳しくは、半導体素子の性能及び歩留まりを増大させることができる突起型トランジスタ（Fin Transistor）製造方法に関する。
【背景技術】
【０００２】
メモリ素子のデザインルールが急激に減少することにつれて、それに対応してトランジスタのチャンネル長さ（length）及び幅（width）は非常に短くなった反面、接合領域のドーピング濃度は増加して、電界（electric field）の増加による接合漏洩電流が増加することになった。これによって、既存の２次元平面（planar）型チャンネル構造を有するトランジスタでは高集積素子で要求されるしきい電圧値を得ることが困難になり、併せて、リフレッシュ特性を向上させることが限界に至ることになった。
【０００３】
ここに、最近、チャンネル長さを拡張させることができる３次元チャンネル構造を有するトランジスタの具現に対する研究が活発に進行しており、このような研究結果の１つで、最近に３次元チャンネル構造を有する突起型トランジスタ（Fin Transistor）が提案された。
【０００４】
前記突起型トランジスタは、フィールド領域に存在するフィールド酸化膜を全部または一部エッチングして活性領域部分を突出させる。したがって、前記活性領域が突出することによって、３次元チャンネル構造を有することになり、これによって、電流駆動（current drive）特性を向上させることができる。したがって、前記突起型トランジスタは、次世代超高集積素子が具現できる最も理想的な構造として注目されている。特に、前記突起型トランジスタは、ＤＲＡＭメモリ素子におけるリフレッシュタイムを増加させることができる長所を有しているので、最近大きく注目されている。
【０００５】
一方、素子の集積度が増加することにつれて、活性領域間を分離するフィールド酸化膜の形成が非常に困難になった。特に、フィールド領域間の間隔が非常に狭くなることにつれて、絶縁膜によるトレンチ埋込みが非常に困難になった。したがって、既存にトレンチ埋込み用絶縁膜として使用するＨＤＰ（High Density Plasma）酸化膜の単独使用の代りに、トレンチ埋込みに有利なＳＯＧ（Spin On Glass）膜とＨＤＰ酸化膜の積層膜を使用することになった。即ち、トレンチ埋込みの際、トレンチの下部層はＳＯＧ膜で埋込み、上部層はＨＤＰ酸化膜で埋込む構造を使用するようになった。このような方式は、トレンチの深さに関わらず、トレンチ埋込みを非常に容易にすることができる。
【０００６】
しかしながら、活性領域を突出させるためのフィールド酸化膜のエッチングの際、エッチング液に対するエッチング率の大きいＳＯＧ膜が露出しながら後続の洗浄工程で露出したＳＯＧ膜の側面がエッチングされる問題が発生している。このようにＳＯＧ膜の側面がエッチングされれば、ゲート配線物質であるポリシリコン膜がエッチングされたＳＯＧ膜の側面から除去されずに残留して、ゲート間、並びにゲート及びビットライン間のショットが生じて、素子歩留まりが減少することは勿論、寄生容量により素子の駆動速度が低下する等の素子特性の低下をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明は、前記したような従来の問題を解決するために案出したものであって、ＳＯＧ膜の希望しないエッチングが防止できる突起型トランジスタ製造方法を提供することをその目的とする。
【０００８】
また、本発明は、ＳＯＧ膜の希望しないエッチングを防止することによって、素子特性低下及び歩留まりの減少が防止できる突起型トランジスタ製造方法を提供することをその他の目的とする。
【課題を解決するための手段】
【０００９】
前記のような目的を達成するために、本発明は、活性領域及びフィールド領域を有するシリコン基板上に前記フィールド領域を露出させるハードマスク膜を形成するステップと、前記露出した基板フィールド領域をエッチングしてトレンチを形成するステップと、前記トレンチ内にＳＯＧ膜を埋込むステップと、前記ハードマスク膜を除去して基板活性領域を露出させるステップと、前記露出した基板活性領域上にエピシリコン膜を形成するステップと、前記トレンチ内の下層部のみ埋込むようにＳＯＧ膜をエッチングするステップと、前記トレンチを埋込むようにエッチングされたＳＯＧ膜上にＨＤＰ酸化膜を形成して、前記ＳＯＧ膜とＨＤＰ酸化膜からなるフィールド酸化膜を形成するステップと、前記エピシリコン膜の両側面が露出するようにフィールド酸化膜のＨＤＰ酸化膜をエッチングするステップと、前記両側面が露出したエピシリコン膜及びフィールド酸化膜上にゲートを形成するステップと、を含む突起型トランジスタ製造方法を提供する。
【００１０】
ここで、本発明において、前記ハードマスク膜は、パッド酸化膜とパッド窒化膜の積層膜であることを特徴とする。
【００１１】
本発明において、前記ハードマスク膜は、３００〜１０００Åの厚さで形成することを特徴とする。
【００１２】
本発明において、前記エピシリコン膜を形成するステップは、ファーネスで６００〜１０００℃の温度で遂行することを特徴とする。
【００１３】
本発明において、前記エピシリコン膜は、ＳｉＨ4、Ｓｉ2Ｈ6及びＳｉＣｌ2Ｈ2から構成されたグループから選択されるいずれか１つをソースガスとして使用して形成することを特徴とする。
【００１４】
本発明において、前記エピシリコン膜は、ＧｅまたはＰの不純物をドーピングさせて形成することを特徴とする。
【００１５】
本発明において、前記エピシリコン膜は、ＳｉとＳｉＧｅとを順次に積層して形成する、または、ＳｉとＳｉＧｅとを所望する厚さが得られるまで少なくとも２回以上交互に積層して形成することを特徴とする。
【００１６】
本発明において、前記エピシリコン膜は、ハードマスク膜よりも９０〜１１０Å薄く形成することを特徴とする。
【００１７】
本発明において、前記ＳＯＧ膜のエッチングは、トレンチ上段から１５０〜２００Å下の深さから残留するように遂行することを特徴とする。
【００１８】
本発明において、前記ＳＯＧ膜のエッチング後、そして、前記ＨＤＰ酸化膜の形成前、前記ＳＯＧ膜の緻密化のために熱処理を遂行するステップを更に含むことを特徴とする。
【００１９】
本発明において、前記熱処理は、ファーネスでＮ2雰囲気及び６００〜１０００℃の温度で遂行することを特徴とする。
【００２０】
本発明において、前記ＨＤＰ膜の形成後、前記ＨＤＰ膜を緻密化させるために熱処理を遂行するステップを更に含むことを特徴とする。
【００２１】
本発明において、前記熱処理は、ファーネスでＮ2またはＯ2雰囲気で７００〜１０００℃の温度で遂行することを特徴とする。
【発明の効果】
【００２２】
以上、本発明によれば、ＳＯＧ膜とＨＤＰ酸化膜とでフィールド酸化膜を形成することによって、ボイドフリーのフィールド酸化膜を形成することができる。また、本発明によれば、基板活性領域上に選択的エピシリコン膜を形成することによって、活性領域の両側面を露出させるためのフィールド酸化膜のエッチングの際、ＳＯＧ膜が露出及びエッチングされることを防止することができる。これによって、後続する洗浄工程で前記ＳＯＧ膜がエッチングされることを防止することができ、その結果、後続のゲート形成工程を信頼性よく進行することができるので、素子特性及び歩留まりを向上させることができる。その上、本発明によれば、エピシリコン膜の形成の際、不純物をドーピングさせることにより、トランジスタチャンネル地域のストレーン（strain）が調節できるので、チャンネルキャリアの移動度を増加させることができ、これによって、トランジスタの動作特性を向上させることができる。
【００２３】
本発明によれば、フィールド領域のトレンチ埋込み特性を向上させることができ、突起型トランジスタの性能を向上させることができるので、素子の歩留まりの増大は勿論、特性改善の効果を期待することができ、延いては、より微細なパターンを使用する更に高集積化した半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付の図面を参照しつつ本発明の好ましい実施形態を詳細に説明する。
図１は本発明に係る突起型トランジスタ製造方法を説明するための平面図である。
【００２５】
図示の通り、シリコン基板１０は多数の活性領域１２及び前記活性領域１２を限定するフィールド領域１４を有する。フィールド酸化膜９０が前記フィールド領域１４に形成される。ゲート１００が前記活性領域１２及びフィールド領域１４上に配置されるように形成される。
【００２６】
図２Ａ乃至図２Ｆは図１のＸ−Ｘ’線による工程別断面図であり、図３Ａ乃至図３Ｆは図１のＹ−Ｙ’線による工程別断面図である。
【００２７】
図２Ａ及び図３Ａを参照して、活性領域及びフィールド領域が備えられたシリコン基板１０上に３００〜１０００Åの厚さでハードマスク膜２０を形成する。前記ハードマスク膜２０は、パッド酸化膜とパッド窒化膜との積層膜で形成する。次に、前記ハードマスク膜２０をエッチングして基板フィールド領域を露出させた後、前記露出した基板フィールド領域をエッチングしてトレンチ３０を形成する。
【００２８】
次に、前記トレンチ３０が形成された基板結果物に対して側壁酸化工程を遂行し、これを通じて、前記トレンチ３０の表面に側壁酸化膜４０を形成する。その後、前記側壁酸化膜４０を含んだ基板の全面上にライナー窒化膜５０を蒸着する。
【００２９】
図２Ｂ及び図３Ｂを参照して、前記トレンチ３０を埋込むようにライナー窒化膜５０上に流動性の良いＳＯＧ膜６０を蒸着した後、前記ハードマスク膜２０が露出する時までＳＯＧ膜６０とライナー窒化膜５０とをＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）する。ここで、前記ＳＯＧ膜６０は、ＳＯＧ溶液をスピンコーティングした後、ベーキング（baking）を行ってＳＯＧ溶液内に残留するソルベントを排出させ、そして、ファーネス（furnace）で３００〜７００℃の温度で熱処理して硬化させることによって形成される。前記トレンチ３０の埋込みが流動性の良いＳＯＧ膜６０を用いてなされることによってボイドフリー（void free）の埋込み特性が得られる。
【００３０】
図２Ｃ及び図３Ｃを参照して、前記ハードマスク膜を除去して基板活性領域を露出させる。その後、前記露出した基板活性領域上に選択的エピタキシャル成長（Selective Epitaxial Growth；ＳＥＧ）工程によりエピシリコン膜７０を形成する。前記ＳＥＧ工程はファーネスで６００〜１０００℃の温度で進行し、そして、ＳｉＨ4、Ｓｉ2Ｈ6またはＳｉＣｌ2Ｈ2のうち、いずれか１つをソースガスとして使用して進行する。
【００３１】
前記エピシリコン膜７０は、ハードマスク膜よりも９０〜１１０Å程度薄く形成し、併せて、ＧｅまたはＰの不純物がドーピングされるように形成する。前記エピシリコン膜７０はＳｉとＳｉＧｅとを順次に積層して形成したり、または、ＳｉとＳｉＧｅとを所望する厚さが得られるまで少なくとも２回以上交互に積層して形成する。
【００３２】
ここで、本発明によれば、活性領域に選択的にエピシリコン膜を形成することによって、後続での前記エピシリコン膜の両側面を露出させるためのフィールド酸化膜のエッチングの際、ＳＯＧ膜の露出が防止でき、これによって、後続の洗浄工程でＳＯＧ膜の側面がエッチングされることを防止することができる。したがって、本発明によれば、前記ＳＯＧ膜の側面がエッチングされることによって問題が生じることを防止することができる。
【００３３】
また、本発明によれば、エピシリコン膜７０の形成の際、不純物を添加することによって、チャンネルキャリア（channel carrier）の移動度を増加させることができ、これによって、トランジスタの動作性能を向上させることができる。
【００３４】
図２Ｄ及び図３Ｄを参照して、ＳＯＧ膜６０をふっ酸（ＨＦ）溶液を利用して前記ＳＯＧ膜６０がトレンチの上段から１５０〜２００Å下の深さから残留するようにエッチングする。その後、前記ＳＯＧ膜６０がエッチングされた基板結果物に対して前記ＳＯＧ膜６０の緻密化のためにファーネス内でＮ2雰囲気及び６００〜１０００℃の温度で熱処理を遂行する。次に、前記ＳＯＧ膜６０を含んだエピシリコン膜７０の上にＨＤＰ酸化膜８０を蒸着した後、前記エピシリコン膜７０が露出する時まで前記ＨＤＰ酸化膜８０をＣＭＰしてフィールド酸化膜９０を形成する。
【００３５】
ここで、本発明によれば、トレンチ３０の下層部は流動性の良いＳＯＧ膜で埋込み、トレンチの上層部はＨＤＰ酸化膜で埋込むことによって、トレンチの深さに関わらず、 ボイドフリー（void free）のフィールド酸化膜９０を形成することができる。
【００３６】
一方、前記ＨＤＰ酸化膜８０を形成した後には前記ＨＤＰ酸化膜８０を緻密化させるために基板結果物に対して熱処理を遂行することが好ましく、この時の熱処理はファーネスでＮ2またはＯ2雰囲気及び７００〜１０００℃の温度で遂行する。
【００３７】
図２Ｅ及び図３Ｅを参照して、前記エピシリコン膜７０の両側面が露出するようにフィールド酸化膜９０のＨＤＰ酸化膜８０をエッチングする。この際、前記ＳＯＧ膜６０はエッチングされない。
【００３８】
ここで、本発明によれば、基板活性領域上にエピシリコン膜７０を形成することによって、前記活性領域の両側面を突出させるためのフィールド酸化膜９０のエッチングの際、ＳＯＧ膜６０の露出を防止することができる。したがって、本発明によれば、前記ＳＯＧ膜６０が後続の洗浄工程でエッチングされることが防止でき、結局、素子歩留まりの低下及び素子特性の低下を防止することができる。
【００３９】
図２Ｆ及び図３Ｆを参照して、前記両側面が露出したエピシリコン膜７０を含んだフィールド酸化膜９０上にゲート絶縁膜１００ａとゲート導電膜１００ｂ及びゲートハードマスク膜１００ｃとを順次に形成した後、ゲートハードマスク膜１００ｃとゲート導電膜１００ｂ及びゲート絶縁膜１００ａとをエッチングしてゲート１００を形成する。
【００４０】
以後、図示してはいないが、前記ゲートの両側のエピシリコン膜７０内にソース／ドレーン領域を形成する工程を含む公知された一連の後続工程を順次に進行して本発明に係る突起型トランジスタを製造する。
【００４１】
以上、ここでは、本発明を特定の実施形態に関連して図示及び説明したが、本発明がそれに限るのではなく、特許請求範囲は本発明の精神と分野から外れない限度内で、本発明が多様に改造及び変形できるということを当業界で通常の知識を有する者であれば容易に分かる。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る突起型トランジスタ製造方法を説明するための平面図である。
【図２Ａ】図１のＸ−Ｘ’線による工程別断面図である。
【図２Ｂ】図１のＸ−Ｘ’線による工程別断面図である。
【図２Ｃ】図１のＸ−Ｘ’線による工程別断面図である。
【図２Ｄ】図１のＸ−Ｘ’線による工程別断面図である。
【図２Ｅ】図１のＸ−Ｘ’線による工程別断面図である。
【図２Ｆ】図１のＸ−Ｘ’線による工程別断面図である。
【図３Ａ】図１のＹ−Ｙ’線による工程別断面図である。
【図３Ｂ】図１のＹ−Ｙ’線による工程別断面図である。
【図３Ｃ】図１のＹ−Ｙ’線による工程別断面図である。
【図３Ｄ】図１のＹ−Ｙ’線による工程別断面図である。
【図３Ｅ】図１のＹ−Ｙ’線による工程別断面図である。
【図３Ｆ】図１のＹ−Ｙ’線による工程別断面図である。
【符号の説明】
【００４３】
１０    シリコン基板
１２    活性領域
１４    フィールド領域
２０    ハードマスク膜
３０    トレンチ
４０    側壁酸化膜
５０    ライナー窒化膜
６０    ＳＯＧ膜
７０    エピシリコン膜
８０    ＨＤＰ酸化膜
９０    フィールド酸化膜
１００    ゲート
１００ａ    ゲート絶縁膜
１００ｂ    ゲート導電膜
１００ｃ    ゲートハードマスク膜
【図１】
2007173789.tif 000003
【図２Ａ】
2007173789.tif 000004
【図２Ｂ】
2007173789.tif 000005
【図２Ｃ】
2007173789.tif 000006
【図２Ｄ】
2007173789.tif 000007
【図２Ｅ】
2007173789.tif 000008
【図２Ｆ】
2007173789.tif 000009
【図３Ａ】
2007173789.tif 000010
【図３Ｂ】
2007173789.tif 000011
【図３Ｃ】
2007173789.tif 000012
【図３Ｄ】
2007173789.tif 000013
【図３Ｅ】
2007173789.tif 000014
【図３Ｆ】
2007173789.tif 000015
【手続補正書】
【提出日】平成18年12月14日(2006.12.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】
前記熱処理は、ファーネスでＮ2またはＯ2雰囲気で７００〜１０００℃の温度で遂行することを特徴とする請求項１２に記載の突起型トランジスタ製造方法。