(57)【要約】【課題】電荷蓄積絶縁膜から蓄積電荷がデトラップすることを抑制した半導体記憶装置を提供することである。【解決手段】本発明の１態様による半導体記憶装置は、半導体基板と、前記半導体基板上に設けられたブロッキング膜と、前記ブロッキング膜上に設けられ、ホールを蓄積する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に設けられたホール伝導絶縁膜と、前記ホール伝導絶縁膜上に設けられたゲート電極とを具備する。【選択図】図１
2007305788.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられたブロッキング膜と、
前記ブロッキング膜上に設けられ、ホールを蓄積する電荷蓄積絶縁膜と、
前記電荷蓄積絶縁膜上に設けられたホール伝導絶縁膜と、
前記ホール伝導絶縁膜上に設けられたゲート電極と
を具備することを特徴とする半導体記憶装置。
【請求項２】
前記ホール伝導絶縁膜は、ホールに対する浅い準位を有し、前記電荷蓄積絶縁膜は、ホールに対する深い準位を有することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記ホールは、前記ゲート電極から前記ホール伝導絶縁膜を介して前記電荷蓄積絶縁膜に注入されて蓄積されることを特徴とする請求項１若しくは２に記載の半導体記憶装置。
【請求項４】
前記電荷蓄積絶縁膜に蓄積された前記ホールは、前記ゲート電極又は前記半導体基板から注入される電子と再結合して消去されることを特徴とする請求項１ないし３のいずれか１に記載の半導体記憶装置。
【請求項５】
前記ホールを前記ゲート電極から前記電荷蓄積絶縁膜に注入することは、前記ゲート電極と前記半導体基板間に正の高電界を印加することにより実行され、前記電子を前記半導体基板から前記電荷蓄積絶縁膜に注入することは、前記ゲート電極と前記半導体基板間に正の中電界を印加することにより実行されることを特徴とする請求項４に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に係り、特に半導体基板上に設けられた電荷蓄積絶縁膜を有する不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴って、ＭＯＮＯＳ（metal-oxide-nitride-oxide-silicon）型の不揮発性半導体記憶装置においても電荷蓄積絶縁膜に高誘電率絶縁膜が要求されてきている。しかし、高誘電率絶縁膜を単層で用いるだけでは、デトラップが大きいという問題がある。ここで、「デトラップ」とは、電荷蓄積絶縁膜に蓄積された電荷が意図に反して放出され失われることを呼ぶ。
【０００３】
上記のデトラップを解決する半導体記憶装置が、例えば、特許文献１に開示されている。従来型のＭＯＮＯＳ型半導体記憶装置のゲート積層膜は、電荷蓄積絶縁膜であるシリコン窒化膜（Ｓｉ３Ｎ４膜）をシリコン酸化膜（ＳｉＯ２膜）で挟んだ、ＳｉＯ２膜／Ｓｉ３Ｎ４膜／ＳｉＯ２膜からなる、いわゆるＯＮＯ膜を使用している。これに対して、上記の特許文献１に開示されている半導体記憶装置は、トンネリング膜／トラップ物質膜／拡散障壁膜からなるＯＨＡ膜を備えている。具体的に、トンネリング膜は、ＳｉＯ２膜であり、トラップ物質膜は、ジスプロシウム（Ｄｙ）をドープしたハフニウム酸化膜（ＨｆＯ２膜）であり、拡散障壁膜は、アルミニウム酸化膜（Ａｌ２Ｏ３膜）である。この半導体記憶装置では、電荷、すなわち、電子が半導体基板からトンネリング膜を通過してトラップ物質膜にトラップされ蓄積される。拡散障壁膜は、電子の一部がトラップ物質膜を通り抜けて、ゲート電極に到達することを防止する。この半導体記憶装置は、ＨｆＯ２膜にＤｙをドープすることにより、トラップ密度を調節し、データの保存及び消去電圧を低下させ、従来の半導体記憶装置より早い消去動作を実現している。
【０００４】
しかし、上記の特許文献１の半導体記憶装置を含むＭＯＮＯＳ型半導体記憶装置では、電子を電荷蓄積絶縁膜にトラップしてデータを蓄積しているが、電子のデトラップが大きいという問題がある。また、データの書き込み時及び消去時の両者において、トンネル絶縁膜に電流が流れるため、その寿命が、書き込み及び消去の両者の回数によって決められるという問題がある。さらに、データの書き込み時と消去時において、逆方向の電圧を印加する必要があり、それに対応して正負両方の電圧を供給する周辺回路が必要になるという問題もある。
【特許文献１】特開２００４−３３６０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、電荷蓄積絶縁膜から蓄積電荷がデトラップすることを抑制した半導体記憶装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の１態様による半導体記憶装置は、半導体基板と、前記半導体基板上に設けられたブロッキング膜と、前記ブロッキング膜上に設けられ、ホールを蓄積する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に設けられたホール伝導絶縁膜と、前記ホール伝導絶縁膜上に設けられたゲート電極とを具備する。
【発明の効果】
【０００７】
本発明によって、電荷蓄積絶縁膜から蓄積電荷がデトラップすることを抑制した半導体記憶装置が提供される。
【発明を実施するための最良の形態】
【０００８】
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
【０００９】
本発明の実施形態によれば、電荷蓄積絶縁膜にホールを蓄積するＭＯＮＯＳ型の不揮発性半導体記憶装置が提供される。ホールを蓄積することによって、電子を蓄積する従来のＭＯＮＯＳ型半導体記憶装置よりもデトラップが少なくなる、すなわち、電荷の保持が容易になる。さらに、正電界だけの印加で動作させることも可能になる。
【００１０】
（実施形態）
本発明の１実施形態による不揮発性半導体記憶装置のメモリセルトランジスタの断面図の一例を図１に示す。この不揮発性半導体記憶装置は、半導体基板１０とその上方に設けられたコントロールゲート電極３０との間にブロッキング膜２２、電荷蓄積絶縁膜２４及びホール伝導絶縁膜２６を含むゲート積層膜２０を備える。
【００１１】
ホール伝導絶縁膜２６は、ホールの伝導を容易にする準位、すなわち、ホールに対する浅い準位を有する絶縁膜であり、この絶縁膜２６を通してコントロールゲート電極３０から電荷蓄積絶縁膜２４にホールが注入される。ここでホールに対する浅い準位とは、ホール伝導絶縁膜２６のバンドギャップ中で、価電子帯とミッドギャップ（バンドギャップの中央）との間に位置する準位を指す。ホール伝導絶縁膜２６として、例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）、ハフニウム・シリコン酸窒化膜（ＨｆＳｉＯＮ膜）のような窒素を含む絶縁膜を使用することができる。絶縁膜が窒素を含むと、ホールに関して金属（電極）と絶縁膜との間のバリアハイトが小さくなり、ホールの注入が容易になる。
【００１２】
電荷蓄積絶縁膜２４は、ホールを蓄積する絶縁膜であり、ホールに対する深い準位、すなわち、電子に対する浅い準位を有する。ここでホールに対する深い準位とは、電荷蓄積絶縁膜２４のバンドギャップ中で、伝導帯とミッドギャップとの間に位置する準位を指し、以降ホールトラップ準位とも呼ぶ。電荷蓄積絶縁膜２４として、例えば、ハフニウム・シリコン酸化膜（ＨｆＳｉＯ膜）、ハフニウム・シリコン酸窒化膜（ＨｆＳｉＯＮ膜）、ハフニウム酸化膜（ＨｆＯ２膜）、ハフニウム・アルミニウム酸化膜（ＨｆＡｌＯ膜）のような高誘電率絶縁膜を使用することができる。電荷蓄積絶縁膜２４に注入されたホールは、ホールトラップ準位にトラップされるため、容易にデトラップされることがない。
【００１３】
ブロッキング膜２２は、電荷蓄積絶縁膜２４に注入されたホールが半導体基板１０に抜けないようにホールの移動を阻止する。ブロッキング膜として、例えば、Ｓｉ３Ｎ４膜、ＳｉＯ２膜を使用することができる。
【００１４】
従来のＭＯＮＯＳ型半導体記憶装置のゲート積層膜が、半導体基板側からトンネル絶縁膜、電荷蓄積絶縁膜、ブロッキング膜であるのに対して、本実施形態の半導体記憶装置の構造は、各絶縁膜の機能が上下逆になっている。さらに、従来の半導体記憶装置では、電荷蓄積絶縁膜に電子を蓄積してデータを記憶させるのに対して、本実施形態では、ホールを蓄積させる。この点においても、従来型の半導体記憶装置とは異なっている。
【００１５】
本実施形態による半導体記憶装置の動作の一例を以下に説明する。さらに、従来のＭＯＮＯＳ型半導体記憶装置の動作と比較する。図２は、本実施形態の半導体記憶装置の動作を説明するために示すバンド図であり、図２（ａ）は書き込み時、図２（ｂ）、（ｃ）は消去時をそれぞれ示している。図３は、比較のために示す従来のＭＯＮＯＳ型半導体記憶装置の動作時のバンド図である。図２、３では、右端に半導体基板、左端にゲート電極を示しおり、中央に電荷蓄積絶縁膜を示している。バンド図の上下の２本の線は、それぞれ伝導帯及び価電子帯を示し、両者の間隔がバンドギャップである。本実施形態の説明に関係する準位をバンドギャップ中に破線で示してある。
【００１６】
本実施形態の半導体記憶装置のデータの書き込みは、電荷蓄積絶縁膜にホールを蓄積させることにより行う。書き込み時には、ゲート電極と半導体基板との間に正の高電界を印加する。したがって、図２（ａ）に示されたように、バンド図は、右上りの傾きが大きく表される。半導体基板中の電子（ｅ−）は、ブロッキング膜を通り電荷蓄積絶縁膜に高エネルギーで注入される。電荷蓄積絶縁膜は、上記のようにホールに対する深い準位（ホールトラップ準位）Ｌ１、すなわち、電子に対する浅い準位を有する。注入された高エネルギーの電子は、このホールトラップ準位Ｌ１及び／又は別の浅い準位を介してホッピングして電荷蓄積絶縁膜を通り抜け、ホール伝導絶縁膜を通過してゲート電極に達する。ゲート電極に達した高エネルギーの電子は、ゲート電極でインパクトイオン化によりエネルギーを失う。このインパクトイオン化によりゲート電極内に電子−ホール対が発生する。発生したホール（ｈ＋）は、ゲート電極の価電子帯に蓄積される。なお、発生した電子は、ゲート電極中の多数キャリアであるため、ゲート電極中の伝導に寄与する。ホール伝導絶縁膜は、ホールに対してゲート電極の価電子帯とのバリアハイトｈｂが低いため、ホールはゲート電極からホール伝導絶縁膜に注入される。ホール伝導絶縁膜は、ホールに対する浅い準位Ｌ２を有するため、ホール伝導絶縁膜に注入されたホールは、このホール伝導準位Ｌ２を介して電荷蓄積絶縁膜に到達する。電荷蓄積絶縁膜に到達したホールは、ホールトラップ準位Ｌ１にトラップされる。電荷蓄積絶縁膜に到達するホールのエネルギーが高い場合には、ホールは、電荷蓄積絶縁膜を通り抜けて半導体基板に到達する可能性があるが、ブロッキング膜によって移動が阻止される。このようにして、電荷蓄積絶縁膜にホールを蓄積させることができ、データを書き込むことができる。ホールトラップ準位は、ホールに対する深い準位であるため、ホールがデトラップする確率は低い。したがって、半導体記憶装置のリテンション特性を向上させることができる。
【００１７】
本実施形態の半導体記憶装置のデータ消去は、電荷蓄積絶縁膜に電子を注入することによって、蓄積されたホールと再結合させてホールを消滅させることにより行う。電子を注入するための２つの方法がある。１つは、図２（ｂ）に示したように、ゲート電極と半導体基板との間に正の中電界を印加して行う方法である。もう１つは、図２（ｃ）に示したように、ゲート電極と半導体基板との間に上記とは逆の負の中電界を印加して行う方法である。
【００１８】
図２（ｂ）を参照して、ゲート電極と半導体基板との間に正の中電界を印加して、半導体基板から電子を注入してデータを消去する場合を説明する。印加電界が書き込み時より低くなるため、バンド図の右上りの傾きが小さくなる。電子は、半導体基板からブロッキング膜を通過して電荷蓄積絶縁膜に注入される。しかし、書き込み時よりも印加電界が低いため、注入される電子のエネルギーも低い。さらに、電荷蓄積絶縁膜のホールトラップ準位Ｌ１には、ホールがトラップされているため、注入された電子は、このホールトラップ準位Ｌ１をホッピングして通り抜ける代わりにトラップされているホールと再結合してホールを消滅させる。
【００１９】
このように動作させる実施形態では、書き込み時と消去時においてゲート電極と半導体基板との間に印加する電界強度を変えるだけ、すなわち、強度が異なる一方向の電界を印加するだけで書き込み、消去を実行できる。これは、従来のＭＯＮＯＳ型半導体記憶装置が、書き込みと消去において逆方向の電界を印加する必要があることとは異なっている。したがって、一方向の電界を印加するだけで半導体記憶装置を動作させることが可能であるので、従来装置と比較して周辺回路を簡略化できる。
【００２０】
次に、ゲート電極から電子を電荷蓄積絶縁膜に注入してデータを消去する場合を、図２（ｃ）を参照して説明する。この場合には、ゲート電極と半導体基板との間に上記とは逆の負の中電界を印加して行う。これは、バンド図では、図２（ｂ）と逆の右下がりの傾きによって表されている。ここでは、電子は、ゲート電極からホール伝導絶縁膜を通過して電荷蓄積絶縁膜に注入される。注入された電子は、図２（ｂ）の場合と同様に、電荷蓄積絶縁膜のホールトラップ準位Ｌ１をホッピングして通り抜ける代わりに、ホールトラップ準位Ｌ１にトラップされているホールと再結合してホールを消滅させる。この場合には、半導体基板上に設けられたブロッキング膜には、消去時に電流が流れない。したがって、ブロッキング膜を流れる電流を書き込み時だけの半分にできるため、半導体記憶装置を長寿命化することができる。
【００２１】
このようにして、電荷蓄積絶縁膜に電子を注入して蓄積されたホールを消滅させることによりデータを消去することができる。
【００２２】
本実施形態の半導体記憶装置の動作電界は、個々の装置の設計によって異なるが、書き込み時の高電界強度は、例えば、＋８ＭＶ／ｃｍから１５ＭＶ／ｃｍであり、消去時の中電界強度は、例えば、書き込み時の１／２から２／３程度の正又は負電界である。
【００２３】
次に、従来のＭＯＮＯＳ型半導体記憶装置と動作を比較する。従来の半導体記憶装置は、図３（ａ）に示したように、書き込み時には、本実施形態と同様にゲート電極と半導体基板との間に正の高電界を印加して、電子を電荷蓄積絶縁膜に蓄積させる。電子は、半導体基板からトンネル絶縁膜を通過して電荷蓄積絶縁膜に注入される。注入された電子は、電荷蓄積絶縁膜の電子トラップ準位Ｌ３にトラップされる。電子トラップ準位Ｌ３は、ホールトラップ準位Ｌ１よりもミッドギャップに近いため、電子は、この電子トラップ準位Ｌ３を介してホッピングをしにくい。さらに、高エネルギーの電子が存在したとしても、電荷蓄積絶縁膜とゲート電極との間に設けられたブロッキング膜によって電子がゲート電極に到達することが阻止される。
【００２４】
従来の半導体記憶装置の消去時には、図３（ｂ）に示したように、ゲート電極と半導体基板との間に負の高電界を印加して、ホールを半導体基板から電荷蓄積絶縁膜に注入することによって、電荷蓄積絶縁膜中の電荷を消滅させてデータを消去する。
【００２５】
このように、本発明による実施形態の半導体記憶装置と従来型の半導体記憶装置とでは、構造だけでなく動作においても相違点がある。すなわち、電荷蓄積絶縁膜に蓄積する電荷は、ホール（正電荷）であること、このホールは、正の高電界を印加することによりゲート電極から注入されること、ホールの消去は、正の中電界を印加することにより半導体基板から電子を注入して行うこと、若しくは負の中電界を印加することによりゲート電極から電子を注入して行うこと、等である。
【００２６】
次に、本発明の１実施形態による半導体記憶装置の製造方法を図１に示したメモリセルトランジスタの断面図を参照して説明する。
【００２７】
半導体基板１０、例えば、シリコン基板に素子分離（図示せず）を、例えば、ＳＴＩ（shallow trench isolation）により形成する。素子分離を形成した半導体基板１０上にブロッキング膜２２を堆積する。ブロッキング膜２２は、この上に形成される電荷蓄積絶縁膜中に注入されるホールが半導体基板１０に流出することを防止する機能を有する。ブロッキング膜２２として、例えば、ＡＬＤ（atomic layer deposition）又はＣＶＤ（chemical vapor deposition）により形成したＳｉ３Ｎ４膜若しくは熱酸化等で形成したＳｉＯ２膜を使用することができる。Ｓｉ３Ｎ４膜をブロッキング膜２２に使用する場合には、上記以外の、例えば、シリコン基板のプラズマ窒化、又はアンモニア雰囲気中の熱処理によるシリコン基板の熱窒化により形成することができる。ブロッキング膜２２の膜厚は、例えば、３ｎｍから６ｎｍである。
【００２８】
ブロッキング膜２２上に電荷蓄積絶縁膜２４を堆積させる。電荷蓄積絶縁膜２４は、ホールトラップ準位を有する膜であり、注入されたホールをトラップして、電荷を蓄積する。電荷蓄積絶縁膜２４は、高誘電率絶縁膜であることが望ましいが、上記の深い準位を有する膜であれば、Ｓｉ３Ｎ４膜より高い誘電率を有する絶縁膜を使用することができる。電荷蓄積絶縁膜２４として、例えば、ＭＯＣＶＤ（metal organic CVD）で形成したＨｆＳｉＯ膜を使用することができる。この場合、原料ガスとして、例えば、テトラジメチルアミノシリコン及びテトラジメチルアミノハフニウムを使用することができる。上記以外の形成方法として、例えば、ＣＶＤ、ＡＬＤ、スパッタリング等を使用することができる。さらに、上記以外の膜として、例えば、ＨｆＳｉＯＮ膜、ＨｆＯ２膜、ＨｆＡｌＯ膜等を使用することができる。電荷蓄積絶縁膜２４の膜厚は、例えば、３ｎｍから１０ｎｍである。電荷蓄積絶縁膜２４を堆積後、酸素雰囲気中で熱処理して、膜質を向上させることができる。
【００２９】
電荷蓄積絶縁膜２４上にホール伝導絶縁膜２６を形成する。ホール伝導絶縁膜２６は、ホールに対する浅い準位を有する絶縁膜である。ホール伝導絶縁膜２６として、例えば、ＡＬＤ又はＣＶＤにより形成したＳｉ３Ｎ４膜を使用することができる。ホール伝導絶縁膜２６の膜厚は、ブロッキング膜２２よりも薄いことが好ましい。ホール伝導絶縁膜２６として、上記のＳｉ３Ｎ４膜以外に、ＨｆＳｉＯＮ膜等の窒素（Ｎ）を含む絶縁膜を使用することができる。窒素を含む絶縁膜は、一般に、ホールに対する浅い準位を有し、金属（ゲート電極）に対してホールに関するバリアハイトが小さい。ホール伝導絶縁膜２６の膜厚は、例えば、３ｎｍから６ｎｍである。
【００３０】
このようにして、ゲート積層膜２０を形成することができる。
【００３１】
ホール伝導絶縁膜２６上に導電性膜３０を堆積する。導電性膜３０として、例えば、リン（Ｐ）等のドーパントをドープしたポリシリコンを使用することができる。
【００３２】
導電性膜３０、ホール伝導絶縁膜２６、電荷蓄積絶縁膜２４及びブロッキング膜２２をリソグラフィ及びエッチングによりパターニングする。このようにして、図１に示したゲート電極を形成することができる。
【００３３】
次に、ゲート電極をマスクとして、半導体基板１０にドーパント、例えば、ヒ素（Ａｓ）をイオン注入して、ソース／ドレイン３２を形成する。
【００３４】
このようにして、図１に示した半導体記憶装置のメモリセルトランジスタを形成することができる。
【００３５】
その後、層間絶縁膜の形成、多層配線の形成等、半導体記憶装置に必要な工程を行って、本実施形態の半導体記憶装置を完成する。
【００３６】
ここで、電荷蓄積絶縁膜２４を厚く形成すると、電荷蓄積絶縁膜自身のデトラップが多くなるため、電荷蓄積絶縁膜２４の膜厚は、ホール伝導絶縁膜２６又はブロッキング膜２２の膜厚の３倍以下にすることが好ましい。
【００３７】
本発明は上記の実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変形をして実施することができる。例えば、上記の実施形態では、半導体基板１０としてシリコン基板を例に説明してきたが、その他の半導体基板、例えば、ＳＯＩ（silicon on insulator）基板を使用することが可能である。
【００３８】
以上説明してきたように、電荷蓄積絶縁膜中にホールをトラップして蓄積するＭＯＮＯＳ型の不揮発性半導体記憶装置を提供することができる。本半導体記憶装置は、従来型のＭＯＮＯＳ型の半導体記憶装置と比較して多くの特徴的な相違点を有する。従来の半導体記憶装置が電子を蓄積するのに対して、本半導体記憶装置は、上記のようにホールを蓄積してデータを記憶するという点で異なっている。構造においても、データを蓄積するゲート積層膜は、半導体基板側からブロッキング膜、電荷蓄積絶縁膜、ホール伝導絶縁膜であり、従来型の半導体記憶装置とは、それぞれの膜の機能が上下逆になっている。また、従来型の半導体記憶装置が半導体基板から電荷蓄積絶縁膜に電子を注入するのに対して、本半導体記憶装置では、正の高電界を印加してホールをゲート電極から電荷蓄積絶縁膜に注入する点でも異なっている。さらに、蓄積されたデータの消去は、正の中電界を印加して半導体基板から電子を注入する又は負の中電界を印加してゲート電極から電子を注入する２方向の注入のいずれかによって行うことができる。従来型の半導体記憶装置が、半導体基板からの１方向からホールを注入してデータを消去することとは異なっている。注入されたホールは、電荷蓄積絶縁膜のホールに対する深い準位にトラップされるため、デトラップを生じ難いという特徴も有する。その結果、半導体記憶装置のリテンション特性を向上させることができる。その上、上記のように正の電界を印加して電界強度を変えるだけで、書き込み及び消去を行うことが可能であり、この点でも従来型の半導体記憶装置とは異なっている。これにより、周辺回路を簡略化できるという、別の利点もある。さらに、ゲート電極から電子を注入する消去法を使用する場合に、半導体基板上の絶縁膜を流れる電流を書き込み時だけにできるため、半導体記憶装置を長寿命化することができる。
【００３９】
したがって、本発明によって、上記のような特徴を備え、電荷蓄積絶縁膜から蓄積電荷がデトラップすることを抑制した半導体記憶装置を提供することが可能になる。
【００４０】
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、本発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
【図面の簡単な説明】
【００４１】
【図１】図１は、本発明の１実施形態による不揮発性半導体記憶装置のメモリセルトランジスタの断面構造の一例を説明するため示す断面図である。
【図２】図２は、本実施形態の半導体記憶装置の動作を説明するために示すバンド図であり、図２（ａ）は書き込み時を、図２（ｂ）及び（ｃ）は消去時をそれぞれ示している。
【図３】図３は、従来のＭＯＮＯＳ型半導体記憶装置の動作時のバンド図である。
【符号の説明】
【００４２】
１０…半導体基板，２０…ゲート積層膜，２２…ブロッキング膜，２４…電荷蓄積絶縁膜，２６…ホール伝導絶縁膜，３０…ゲート電極，３２…ソース／ドレイン。
【図１】
2007305788.tif 000003
【図２】
2007305788.tif 000004
【図３】
2007305788.tif 000005