(57)【要約】【課題】フィードバックループを構成する回路素子のＤＣオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させるフロントエンド信号処理回路、及びそのようなフロントエンド信号処理回路を備えた撮像装置を提供する。【解決手段】フロントエンド信号処理回路（１００）は、輝度検出／デジタル化部（２）と黒レベルクランプ部（３）により構成されるフィードバックループを有し、イメージセンサ（１）の出力信号の黒レベルを所定の設定レベルにクランプする。フロントエンド信号処理回路（１００）はオフセット補正部（４）をさらに備える。オフセット補正部（４）は、イメージセンサのＯＢ部の信号レベルと設定レベルとの差分であるオフセット値を保持し、イメージセンサの有効画素部に対応するデジタル輝度信号からオフセット値を減算して出力する。【選択図】図３
2007282204.tif 000002
【特許請求の範囲】
【請求項１】
オプティカルブラック部と有効画素部とを有するイメージセンサの出力信号に含まれる輝度情報を検出し、フィードバック電圧に基づいて前記輝度情報の黒レベルを所定の設定レベルにクランプして、前記輝度情報をデジタル輝度信号に変換する輝度検出／デジタル化部と、
前記オプティカルブラック部に対応するデジタル輝度信号に基づいて、前記フィードバック電圧を生成し、前記輝度検出／デジタル化部に供給する黒レベルクランプ部と、
クランプ後の前記有効画素部に対応するデジタル輝度信号の黒レベルと前記所定の設定レベルとの差分を前記オプティカルブラック部に対応するデジタル輝度信号に基づいて補正するオフセット補正部と、
を有するフロントエンド信号処理回路。
【請求項２】
前記オフセット補正部は、
前記オプティカルブラック部に対応するデジタル輝度信号の信号レベルと前記設定レベルとの差分をオフセット値として保持するオフセット保持部と、
前記輝度検出／デジタル化部から出力されるクランプ後の前記有効画素部に対応するデジタル輝度信号から、前記オフセット保持部に保持された前記オフセット値を減算する減算器と、
を有する請求項１に記載のフロントエンド信号処理回路。
【請求項３】
前記オフセット保持部は、前記イメージセンサの複数の水平ラインについての前記オプティカルブラック部に対応するデジタル輝度信号の平均値を算出し、その平均値と前記設定レベルとの差分を前記オフセット値として保持する、請求項２に記載のフロントエンド信号処理回路。
【請求項４】
前記オフセット保持部は、低域通過デジタルフィルタである、請求項２に記載のフロントエンド信号処理回路。
【請求項５】
前記オフセット補正部から出力される前記有効画素部に対応するデジタル輝度信号をゲイン制御信号に基づいて増幅するデジタルプログラマブルゲイン増幅器をさらに有する請求項１に記載のフロントエンド信号処理回路。
【請求項６】
前記オフセット補正部から出力される前記有効画素部に対応するデジタル輝度信号に、黒レベルの基準となる所定値を加算する加算部をさらに有する請求項１に記載のフロントエンド信号処理回路。
【請求項７】
オプティカルブラック部と有効画素部とを有するイメージセンサと、
前記イメージセンサの出力信号を処理する、請求項１に記載のフロントエンド信号処理回路と、
を有する撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサから出力されるアナログ信号を処理するフロントエンド信号処理回路、及びそのようなフロントエンド信号処理回路を備えた撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）などのイメージセンサから出力されるアナログ信号は、まずフロントエンド信号処理回路で処理されてから、後段のＤＳＰ（Digital Signal Processor）などに出力される。特許文献１に、イメージセンサやフロントエンド信号処理回路を有する撮像装置が開示されている。イメージセンサは、被写体からの光を受光して光電変換する有効画素部と光電変換を行わない光学的黒領域であるオプティカルブラック部（以下、「ＯＢ部」と言う。）とを有しており、有効画素部とＯＢ部に対応する出力信号を出力する。フロントエンド信号処理回路は、イメージセンサの出力信号をサンプリングしてデジタル輝度信号に変換する輝度検出／デジタル化部と、輝度検出／デジタル化部と共にフィードバックループを構成する黒レベルクランプ部とを備えている。黒レベルクランプ部は、ＯＢ部に対応するデジタル輝度信号が所定の設定レベルに一致するようにフィードバック電圧をＣＤＳに供給し、有効画素部に対応するデジタル輝度信号の黒レベルが所定の設定レベルにクランプされるようにＣＤＳを制御する。クランプされた有効画素部に対応するデジタル輝度信号は、増幅されて後段のＤＳＰに出力される。輝度検出／デジタル化部は、相関二重標本化器（以下、「ＣＤＳ」と言う。）やＡ／Ｄコンバータ（以下、「ＡＤＣ」と言う。）などの回路素子を備えており、黒レベルクランプ部はＤ／Ａコンバータ（以下、「ＤＡＣ」と言う。）などの回路素子を備えている。
【特許文献１】特開２００１−１８９８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
輝度検出／デジタル化部や黒レベルクランプ部に含まれるＣＤＳ、ＡＤＣやＤＡＣなどの各回路素子にＤＣオフセット成分が含まれていなければ、ＯＢ部に対応するデジタル輝度信号に基づいて、クランプされた有効画素部に対応するデジタル輝度信号の黒レベルは設定レベルに一致する。しかし、通常、これらの回路素子にはＤＣオフセット成分が含まれているため、ＤＣオフセット成分の影響により誤差が生じ、有効画素部に対応する出力信号の黒レベルは設定レベルに一致しない。そのため、有効画素部の本来の信号レベルに応じた出力が得られないという問題があった。例えば、ＤＣオフセット成分により、有効画素部の信号レベルと黒レベルとの差分が小さくなると、本来の映像よりも暗くなるという問題が生じる。特に、有効画素部に対応する出力信号が増幅されて後段のＤＳＰなどに出力される場合は、増幅率に応じてＤＣオフセット成分の誤差が大きくなるため、ＤＳＰにおいて得られる出力が有効画素部の本来の信号レベルとかけ離れた信号になるという問題があった。
【０００４】
本発明は、上記問題を解決するものであり、フィードバックループを構成する回路素子のＤＣオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させるフロントエンド信号処理回路、及びそのようなフロントエンド信号処理回路を備えた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のフロントエンド信号処理回路は、ＯＢ部と有効画素部とを有するイメージセンサの出力信号に含まれる輝度情報を検出し、フィードバック電圧に基づいて輝度情報の黒レベルを所定の設定レベルにクランプして、輝度情報をデジタル輝度信号に変換する輝度検出／デジタル化部と、ＯＢ部に対応するデジタル輝度信号に基づいて、フィードバック電圧を生成し、輝度検出／デジタル化部に供給する黒レベルクランプ部と、クランプ後の有効画素部に対応するデジタル輝度信号の黒レベルと所定の設定レベルとの差分をＯＢ部に対応するデジタル輝度信号に基づいて補正するオフセット補正部と、を有する。
【０００６】
「所定の設定レベル」とは、図３の減算器６に入力される前の状態で「基準レベル信号発生回路１６が出力する基準レベル信号の信号レベル」に相当し、減算器６の出力、すなわちＤＰＧＡ２５の入力において「ゼロ」に相当する。
【０００７】
上記オフセット補正部は、ＯＢ部に対応するデジタル輝度信号の信号レベルと設定レベルとの差分をオフセット値として保持するオフセット保持部と、輝度検出／デジタル化部から出力されるクランプ後の有効画素部に対応するデジタル輝度信号から、オフセット保持部に保持されたオフセット値を減算する減算器と、を有しても良い。
【０００８】
上記オフセット保持部は、イメージセンサの複数の水平ラインについてのＯＢ部に対応するデジタル輝度信号の平均値を算出し、その平均値と設定レベルとの差分をオフセット値として保持しても良い。
【０００９】
上記オフセット保持部は、低域通過デジタルフィルタ（以下、「ＬＰＦ」と言う。）であっても良い。
【００１０】
上記フロントエンド信号処理回路は、ゲイン制御信号に基づいて、オフセット補正部から出力される有効画素部に対応するデジタル輝度信号を増幅するデジタルプログラマブルゲイン増幅器（以下、「ＤＰＧＡ」と言う。）をさらに有しても良い。
【００１１】
上記フロントエンド信号処理回路は、オフセット補正部から出力される有効画素部に対応するデジタル輝度信号に、黒レベルの基準となる所定値を加算する加算部をさらに有しても良い。
【００１２】
本発明の撮像装置は、ＯＢ部と有効画素部とを有するイメージセンサと、イメージセンサの出力信号を処理する、上記フロントエンド信号処理回路と、を有する。
【発明の効果】
【００１３】
本発明のフロントエンド信号処理回路及びフロントエンド信号処理回路を備えた撮像装置によれば、クランプ後の有効画素部に対応するデジタル輝度信号の黒レベルと所定の設定レベルとの差分をＯＢ部に対応するデジタル輝度信号に基づいて補正するので、フィードバックループを構成する回路素子のＤＣオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好ましい実施形態について、図面を参照して説明する。
【００１５】
［１．１］撮像装置の構成
図１に、本発明の実施形態の撮像装置の構成を示す。本実施形態の撮像装置は、イメージセンサ１と、イメージセンサ１の出力信号を処理するフロントエンド信号処理回路１００とを有する。フロントエンド信号処理回路１００は、半導体集積回路（ＩＣ）により構成される。
【００１６】
フロントエンド信号処理回路１００は、イメージセンサ１の出力信号に含まれる輝度情報を検出し、クランプレベルとなるフィードバック電圧に基づいて輝度情報の黒レベルを所定の設定レベルにクランプすると共に輝度情報をデジタル輝度信号に変換する輝度検出／デジタル化部２と、輝度検出／デジタル化部２と共にフィードバックループを構成して、デジタル輝度信号の黒レベルが所定の設定レベルにクランプされるように輝度検出／デジタル化部２にフィードバック電圧を供給する黒レベルクランプ部３とを有する。
【００１７】
輝度検出／デジタル化部２と黒レベルクランプ部３とにより構成されるフィードバックループは、デジタル輝度信号の黒レベルを所定の設定レベルにクランプするように動作するが、フィードバックループに含まれる回路素子のＤＣオフセット成分の影響により誤差が生じ、クランプ後のデジタル輝度信号の黒レベルは所定の設定レベルに一致しない。そこで、本実施形態のフロントエンド信号処理回路１００は、デジタル輝度信号の黒レベルと所定の設定レベルとの誤差であるオフセット値を補正するオフセット補正部４をさらに有する。
【００１８】
オフセット補正部４は、輝度検出／デジタル化部２から出力されるデジタル輝度信号に含まれるオフセット値を保持するオフセット保持部５と、輝度検出／デジタル化部２の出力信号からオフセット保持部５の出力信号をデジタル的に減算する減算器６とを有する。
【００１９】
［１．１．１］イメージセンサの構成
図２に、イメージセンサ１の構成を示す。本実施形態において、イメージセンサ１は、ＣＣＤイメージセンサである。イメージセンサ１は、被写体からの光を受光して光電変換する有効画素部１ａと、有効画素部１ａの周辺に設けられた光電変換を行わない光学的黒領域であるＯＢ部１ｂとを有する。イメージセンサ１は、有効画素部１ａとＯＢ部１ｂとに対応する信号を水平ライン１１毎に読み出して出力する。イメージセンサ１の出力には、光が入射しない状態でも結晶欠陥により生じる暗電流が含まれている。ＯＢ部１ｂの信号は、有効画素部１ａの信号からこの暗電流の直流分を除去するために用いられる。
【００２０】
［１．１．２］フロントエンド信号処理回路の構成
図３に、フロントエンド信号処理回路１００の内部構成を示す。輝度検出／デジタル化部２は、イメージセンサ１の出力信号から輝度情報をサンプリングして、アナログ輝度信号を出力するＣＤＳ１２と、ＣＤＳ１２から出力されるアナログ輝度信号をデジタル輝度信号に変換するＡＤＣ１３とを有する。ＣＤＳ１２は、黒レベルクランプ部３から供給されるフィードバック電圧に基づいて、ＯＢ部１ｂに対応するアナログ輝度信号と有効画素部１ａに対応するアナログ輝度信号の黒レベルとが所定の設定レベルに一致するように、ＯＢ部１ｂに対応するアナログ輝度信号と有効画素部１ａに対応するアナログ輝度信号とをクランプする。
【００２１】
黒レベルクランプ部３は、ＡＤＣ１３の出力に接続されたスイッチ１４を有する。スイッチ１４は、ＡＤＣ１３からＯＢ部１ｂに対応するデジタル輝度信号が出力されているときのみオンし、有効画素部１ａに対応するデジタル輝度信号が出力されているときにオフする。スイッチ１４がオンのとき、ＯＢ部１ｂに対応するデジタル輝度信号は、ＬＰＦ１５を介して、減算器１７に入力される。ＬＰＦ１５は低い周波数のデジタル輝度信号を出力する。基準レベル信号発生回路１６は、黒レベルの基準となる基準レベル信号を出力する。減算器１７は、ＬＰＦ１５の出力から基準レベル信号を減算して出力する。
【００２２】
減算器１７の出力信号はＤＡＣ１８に入力されて、デジタルからアナログに変換される。ＤＡＣ１８の出力側は、スイッチ２０の一端に接続されている。容量１９はグラウンド電位とバッファ２１入力との間に接続されており、スイッチ２０の他端は、容量１９とバッファ２１入力との間に接続される。スイッチ２０は、所定期間にオンする。スイッチ２０がオンすることにより、ＤＡＣ１８の出力値に基づいたフィードバック電圧がクランプレベルとして容量１９に保持される。バッファ２１から出力されるフィードバック電圧は、輝度検出／デジタル化部２のＣＤＳ１２に供給される。このように、黒レベルクランプ部３は、フィードバック電圧をＣＤＳ１２に供給することにより、アナログ輝度信号の黒レベルが所定の設定レベルにクランプされるようにＣＤＳ１２を制御する。ここでの「所定の設定レベル」とは、基準レベル信号発生回路１６から出力される基準レベル信号の信号レベルに相当する。
【００２３】
オフセット補正部４のオフセット保持部５は、ＬＰＦ２２により構成される。本実施形態において、ＬＰＦ２２は、黒レベルクランプ部３のＬＰＦ１５より低域のフィルタである。ＬＰＦ２２は、ＯＢ部１ｂに対応するデジタル輝度信号が出力されている期間のみオンするスイッチ１４に接続されており、ＯＢ部１ｂに対応するデジタル輝度信号をＡＤＣ１３から入力される。ＬＰＦ２２は、デジタル輝度信号の信号レベルを保持する機能を有する。ＡＤＣ１３から出力されるデジタル輝度信号には、フィードバックループに含まれるＣＤＳ１２、ＡＤＣ１３、及びＤＡＣ１８の回路素子のＤＣオフセット成分により生じる、デジタル輝度信号の黒レベルと所定の設定レベルとの誤差であるオフセットが含まれている。ＬＰＦ２２はＡＤＣ１３から出力されるデジタル輝度信号を保持することにより、そのオフセット値を保持する。本実施形態において、ＬＰＦ２２は、入力されたＯＢ部１ｂに対応するデジタル輝度信号の信号レベルの平均値を算出して、その平均値を保持する。ＬＰＦ２２の出力は減算器６に接続される。減算器６は、ＡＤＣ１３から出力されるデジタル輝度信号からＬＰＦ２２に保持されているデジタル輝度信号の信号レベルの平均値を減算して出力する。
【００２４】
フロントエンド信号処理回路１００は、所定のゲイン制御信号を出力するゲイン制御信号発生回路２４と、ゲイン制御信号に基づいて、減算器６の出力を増幅して出力するＤＰＧＡ２５をさらに有する。
【００２５】
また、フロントエンド信号処理回路１００は、黒レベルの基準となるＯＢレベル信号を出力するＯＢレベル信号発生回路２６と、ＤＰＧＡ２５の出力にＯＢレベル信号を加算して出力する加算器２７とをさらに有する。加算器２７の出力がフロントエンド信号処理回路１００の出力となり、後段のＤＳＰなどに出力される。
【００２６】
［１．２］撮像装置の動作
図４（ａ）〜（ｃ）は複数の水平ライン分の出力信号に対応する各波形図であって、図４（ａ）にイメージセンサ１の出力信号、図４（ｂ）にＡＤＣ１３の出力信号、図４（ｃ）にＤＰＧＡ２５の入力信号をそれぞれ示している。
【００２７】
図４（ａ）に示すように、イメージセンサ１の出力信号は、ＯＢ部１ｂに対応する信号ＯＢとブランキング期間に対応する信号ＢＬＫと有効画素部１ａに対応する信号（ｌｉｎｅ１など）とを含んでいる。図４（ｂ）に示すように、ＡＤＣ１３から出力される信号には、フィードバックループを構成する輝度検出／デジタル化部２と黒レベルクランプ部３に含まれる回路素子のＤＣオフセット成分に起因するオフセットが含まれている。しかし、本実施形態のフロントエンド信号処理回路１００は、ＡＤＣ１３とＤＰＧＡ２５との間に、オフセットを補正するオフセット補正部４を有するため、図４（ｃ）に示すＤＰＧＡ２５の入力信号にはこのオフセットが含まれない。
【００２８】
以下、図５を用いて、本実施形態のフロントエンド信号処理回路１００の動作について具体的に説明する。図５（ａ）〜（ｄ）は、図４（ａ）のｌｉｎｅ１の有効信号を含む１水平ライン分の出力信号に応じた各波形図であって、図５（ａ）にイメージセンサ１の出力信号、図５（ｂ）にＡＤＣ１３の出力信号、図５（ｃ）にオフセット補正部４のＬＰＦ２２の出力信号、及び図５（ｄ）にＤＰＧＡ２５の入力信号をそれぞれ示している。
【００２９】
［１．２．１］ＯＢ期間の動作
ＯＢ期間とは、イメージセンサ１のＯＢ部１ｂに対応する信号を入力する期間であって、フロントエンド信号処理回路１００は、この期間にクランプレベルとなるフィードバック電圧を容量１９に充電すると共に、クランプ後のＯＢ部１ｂの信号に含まれるオフセットをＬＰＦ２２に保持する。
【００３０】
イメージセンサ１からＯＢ部１ｂに対応する信号が出力されている間、黒レベルクランプ部３のスイッチ１４はオンする。イメージセンサ１から出力されたＯＢ部１ｂの信号は、輝度検出／デジタル化部２と黒レベルクランプ部３とにより構成されるフィードバックループに入る。黒レベルクランプ部３は、所定期間にスイッチ２０をオンにすることにより、ＯＢ部１ｂの信号レベルと基準レベル信号発生回路１６から出力される基準レベル信号の信号レベルとの差分に基づいたフィードバック電圧をクランプレベルとして容量１９に充電する。容量１９に充電されたフィードバック電圧は、ＣＤＳ１２に供給される。これにより、ＯＢ部１ｂの信号は基準レベル信号の信号レベルにクランプされる。しかし、フィードバックループに含まれる回路素子のＤＣオフセット成分の影響により、クランプ後のＯＢ部１ｂの信号はオフセットを含み、基準レベル信号の信号レベルに一致していない。
【００３１】
一方、ＡＤＣ１３から出力されるＯＢ部１ｂのデジタル輝度信号は、オン状態のスイッチ１４を介して、オフセット補正部４のＬＰＦ２２に入力されて保持される。ＬＰＦ２２に保持されるＯＢ部１ｂの信号にもオフセットが含まれる。
【００３２】
［１．２．２］ブランキング期間の動作
ブランキング期間とは、ＯＢ期間と有効画素期間との間に設けられる期間であって、本実施形態においてはこの期間にＬＰＦ２２の出力をＯＢ期間に保持した信号に切り替える。
【００３３】
イメージセンサ１からブランキング期間に対応する信号が出力されると、黒レベルクランプ部３のスイッチ１４はオフする。ＬＰＦ２２は、ＯＢ期間に入力したＯＢ部１ｂの信号の平均値を算出して保持し、ブランキング期間内の所定のタイミングでその平均値を出力する。ＬＰＦ２２の出力信号は、基準レベル信号にオフセット値が加算されたレベルとなる（図５（ｃ））。
【００３４】
［１．２．３］有効画素期間の動作
有効画素期間とは、イメージセンサ１の有効画素部１ａに対応する信号を入力する期間であって、フロントエンド信号処理回路１００は、ＯＢ期間に保持したフィードバック電圧に基づいて有効画素部１ａの信号をクランプすると共に、ＬＦＰ２２の出力に基づいて有効画素部１ａの信号に含まれるオフセットを補正する。
【００３５】
イメージセンサ１から有効画素部１ａに対応する信号が出力されている間、黒レベルクランプ部３のスイッチ１４はオフする。ＣＤＳ１２は、イメージセンサ１から出力された有効画素部１ａの信号をサンプリングして出力する。このとき、黒レベルクランプ部３によりＯＢ期間に容量１９に充電されたフィードバック電圧がＣＤＳ１２に供給されて、有効画素部１ａの信号の黒レベルは基準レベル信号の信号レベルにクランプされる。しかし、実際には、フィードバックループに含まれる回路素子のＤＣオフセット成分の影響により、クランプ後の有効画素部１ａの信号の黒レベルはオフセットを含み、基準レベル信号の信号レベルに一致しない。そのため、ＡＤＣ１３から出力されるデジタル輝度信号は、オフセットを含んだ状態となる。ＡＤＣ１３の出力は、減算器６に出力される。
【００３６】
スイッチ１４がオフしているため、有効画素部１ａのデジタル輝度信号は黒レベルクランプ部３及びＬＰＦ２２には出力されない。ＬＰＦ２２は、ブランキング期間内の所定のタイミングで出力を切り替えて以降、オフセットを含んだ信号を出力している。
【００３７】
減算器６は、ＡＤＣ１３から出力される有効画素部１ａに対応するデジタル輝度信号から、ＬＰＦ２２の出力信号を減算して、ＤＰＧＡ２５に入力する。減算器６に入力される有効画素部１ａの信号とＬＰＦ２２に保持されている信号の両方にオフセットが含まれているため、減算器６の出力は、有効画素部１ａの信号からオフセットが取り除かれた値となり、オフセット補正前と比較すると、オフセット成分が取り除かれた分だけ小さくなる（図５（ｄ））。ＬＰＦ２２が保持する信号には基準レベル信号が含まれているため、ＤＰＧＡ２５に入力される信号は、基準レベル信号とオフセット分とが差し引かれた値となり、ＤＰＧＡ２５に入力される信号の黒レベルはゼロに一致する。オフセットが取り除かれた信号は、ゲイン制御信号に基づいてＤＰＧＡ２５により増幅され、さらに加算器２７により、ＯＢレベル信号が加算されて、フロントエンド処理回路１００の出力信号として出力される。このようにしてフロントエンド処理回路１００から出力される信号の黒レベルは、ＯＢレベル信号の信号レベルに一致する。
【００３８】
このように、本実施形態のフロントエンド信号処理回路１００によれば、ＬＰＦ２２を備えており、フィードバックループに含まれる回路素子のＤＣオフセット成分に起因する、ＯＢ部１ｂの信号と所定の設定レベルとの誤差であるオフセットを含んだ状態の信号をＬＰＦ２２により保持している。そのため、有効画素部１ａの信号がフロントエンド信号処理回路１００に入力されたときに、有効画素部１ａの信号からＬＰＦ２２により保持された信号を減算することにより、有効画素部１ａの信号に含まれるオフセットを除去することができる。よって、ＤＰＧＡ２５に入力されるときの有効画素部１ａの信号の黒レベルをゼロに一致させることができ、安定した黒レベルを得ることができる。
【００３９】
アナログ信号を処理する回路の精度を上げてオフセット成分を含まないようにしようとすれば、回路規模が増大して、フロントエンド信号処理回路のコストが増大する。しかし、本実施形態であれば、オフセット保持部５としてＬＰＦ２２を備えるだけで良いため、回路規模を増大させることなく、ＤＰＧＡの入力時の黒レベルをゼロに安定させることができる。よって、フロントエンド信号処理回路１００のコストを低減できる。また、ＤＣオフセット成分による影響を抑制できることから、製造歩留まりが向上する。
【００４０】
［１．３］変形例
なお、本実施形態においては、ＬＰＦ２２はイメージセンサ１の１水平ライン分のＯＢ部１ｂのデジタル輝度信号の平均値を算出してその平均値を保持したが、複数の水平ライン分のＯＢ部１ｂのデジタル輝度信号の平均値を算出して、その平均値を保持しても良い。これにより、簡単な回路で、黒レベルをゼロに安定させることができる。
【００４１】
なお、本実施形態において、イメージセンサ１はＣＣＤイメージセンサであったが、イメージセンサ１は他のイメージセンサであっても良い。例えば、ＣＭＯＳイメージセンサであっても良い。
【００４２】
なお、輝度検出／デジタル化部２のＣＤＳ１２とＡＤＣ１３との間に、プログラマブルゲイン増幅器（ＰＧＡ）を備えても良い。
【００４３】
なお、本実施形態においては、ＬＰＦ１５とＬＰＦ２２とを別々に設けたが、１つのＬＰＦが黒レベルクランプ部３内での動作とオフセット保持部５としての動作とを実行するように構成しても良い。
【００４４】
なお、黒レベルクランプ部３の内部構成は本実施形態に限定されない。フィードバックループにより、ＯＢ部１ｂの信号を用いて、デジタル輝度信号の黒レベルを一定の基準レベルにクランプできる構成であれば良い。
【産業上の利用可能性】
【００４５】
本発明のフロントエンド信号処理回路は、フィードバックループを構成する回路素子のＤＣオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させることができるという効果を有し、デジタルカメラやビデオカメラなどの撮像装置に有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態の撮像装置の構成を示すブロック図
【図２】本発明の実施形態のイメージセンサを示す図
【図３】本発明の実施形態のフロントエンド信号処理回路の内部構成を示すブロック図
【図４】複数の水平ライン分の出力信号に応じた各波形図であって、（ａ）はイメージセンサの出力信号、（ｂ）はＡＤＣの出力信号、（ｃ）はＤＰＧＡの入力信号を示す波形図
【図５】１水平ライン分の出力信号に応じた各波形図であって、（ａ）はイメージセンサの出力信号、（ｂ）はＡＤＣの出力信号、（ｃ）はオフセット補正部のＬＰＦの出力信号、（ｄ）はＤＰＧＡの入力信号の波形図
【符号の説明】
【００４７】
１    イメージセンサ
２    輝度検出／デジタル化部
３    黒レベルクランプ部
４    オフセット補正部
５    オフセット保持部
６、１７    減算器
１２  ＣＤＳ
１３  ＡＤＣ
１４、２０  スイッチ
１５、２２  ＬＰＦ
１６  基準レベル信号発生回路
１８  ＤＡＣ
１９  容量
２１  バッファ
２４  ゲイン制御信号発生回路
２５  ＤＰＧＡ
２６  ＯＢレベル信号発生回路
２７  加算器
【図１】
2007282204.tif 000003
【図２】
2007282204.tif 000004
【図３】
2007282204.tif 000005
【図４】
2007282204.tif 000006
【図５】
2007282204.tif 000007