(57)【要約】【課題】パッシベート膜の段切れや破断を防止可能な半導体装置およびその製造方法を提供する。【解決手段】半導体装置１に、半導体素子２と、第一のスパッタリングにより半導体素子２上に形成される配線膜５と、第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより配線膜５上に形成され、配線膜５に形成された凹み部５ａを架橋する架橋膜６と、架橋膜６上に形成されるパッシベート膜７と、を具備することにより、パッシベート膜７が凹み部５ａに沿って成長することに起因するパッシベート膜の段切れや破断を防止する。【選択図】図４
2007305743.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
第一のスパッタリングにより半導体素子上に形成される配線膜と、
前記第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより前記配線膜上に形成され、前記配線膜に形成された凹み部を架橋する架橋膜と、
前記架橋膜上に形成されるパッシベート膜と、
を具備することを特徴とする半導体装置。
【請求項２】
前記第二のスパッタリングは、
前記第一のスパッタリングよりも成膜圧力が高い、または、スパッタエネルギーが低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線膜上に前記架橋膜を形成する前に、前記配線膜の表面を酸化することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
第一のスパッタリングにより半導体素子上に配線膜を形成する配線膜形成工程と、
前記第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより前記配線膜上に架橋膜を形成し、前記配線膜に形成された凹み部を架橋する架橋膜形成工程と、
前記架橋膜上にパッシベート膜を形成するパッシベート膜形成工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
前記第二のスパッタリングは、
前記第一のスパッタリングよりも成膜圧力が高い、または、スパッタエネルギーが低いことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記配線膜形成工程と前記架橋膜形成工程との間に、
前記配線膜の表面を酸化する配線膜酸化工程を具備することを特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。より詳細には、半導体装置の耐久性を向上する技術に関する。
【背景技術】
【０００２】
従来、半導体素子上にＡｌからなる配線膜を形成し、当該配線膜上にパッシベート膜を形成した半導体装置が知られている。
パッシベート膜は配線膜を被覆して保護することにより、配線膜に水やイオン等が接触して配線膜が腐食したり配線膜の一部に異常な電荷が溜まって誤動作を引き起こしたりするといった不具合を防止するものである。パッシベート膜は通常、緻密な絶縁物からなり、代表的なものとしてはシリコン酸化物、シリコン窒化物あるいはこれらを積層したものが挙げられる。
【０００３】
このような半導体装置は通常、樹脂材料によりモールドされるが、当該樹脂材料とパッシベート膜を構成する材料、および配線膜を構成する材料（Ａｌ）とパッシベート膜とは熱膨張係数が異なる。
そのため、半導体装置の発熱によりパッシベート膜に熱膨張に起因する歪み（以下、「熱歪み」と表す。）が発生し、パッシベート膜が配線膜から剥離、破断して、配線膜を保護する本来の機能を果たすことができなくなるという問題が発生する。
特に、大電流を扱うパワー半導体装置（ＩＧＢＴモジュール等）の場合、発熱量が大きく、半導体素子の温度変化が大きいため、パッシベート膜に発生する熱歪みが大きい。
【０００４】
このような問題を解消する方法としては、従来、以下の（１）〜（６）の方法が知られている。
【０００５】
（１）の方法は、半導体素子をモールドする樹脂材料として、熱膨張係数が小さい（パッシベート膜を構成する材料の熱膨張係数に近い）材料を使用することにより、パッシベート膜に発生する熱歪みを小さくするものである。
しかし、この方法はモールドを構成する樹脂材料の選択の幅が狭く、選択可能なモールド樹脂の耐久性が一般に良くないという問題がある。
【０００６】
（２）の方法は、パッシベート膜の厚さを増大することによりパッシベート膜の強度を向上するものである。
しかし、この方法は、パッシベート膜に当接するＡｌからなる配線膜に生じる歪みが大きくなり、配線膜の信頼性低下、ひいては半導体装置の導通の信頼性低下の原因となるという問題がある。
【０００７】
（３）の方法は、パッシベート膜とモールドとの間にポリイミド等からなる柔軟な応力緩衝膜を形成することにより、パッシベート膜に発生する熱歪みを緩和するものである。
しかし、この方法は、半導体装置の製造工程が増加し、半導体装置の製造コストが増大するという問題がある。
【０００８】
（４）の方法は、半導体素子の表面に突起や段差等の応力緩和パターンを形成し、当該パターンが温度変化によるパッシベート膜の面方向の膨張・収縮を抑止することにより、パッシベート膜に発生する熱歪みを小さくするものである。
しかし、この方法は応力緩和パターンを形成した部分を半導体素子のアクティブ領域として使用することができず、半導体素子の面積増大を引き起こすという問題がある。
【０００９】
（５）の方法は、配線膜の厚さを薄くしたり、配線膜のパターンを縮小したりすることにより、配線膜の表面の凹凸（段差）を極力小さくして、パッシベート膜に発生する熱歪みを小さくするものである。
しかし、この方法は半導体装置のデザインルールを変更することとなり、結果的には半導体素子の面積増大を引き起こすという問題がある。
【００１０】
（６）の方法は、Ｓｉを含有するＡｌからなる配線膜を形成し、配線膜を構成する材料の熱膨張係数を小さくする（パッシベート膜の熱膨張係数に近付ける）ことにより、パッシベート膜に発生する熱歪みを小さくするものである。
【００１１】
しかし、この方法は以下の問題点を有する。
図６に示す従来の半導体装置１０１を用いて説明すると、通常、Ｓｉを含有するＡｌからなる配線膜１０５はスパッタリングにより形成されるが、配線膜１０５の形成時の温度（成膜温度）が高いとＳｉがＡｌの粒界に偏析し、配線膜１０５の電気抵抗が大きくなる。
そこで、配線膜１０５の成膜温度を低下させると、配線膜１０５のコンタクトカバレッジが低下する。そのため、半導体素子１０２のアクティブ領域間の導通を行うための配線１０３、配線１０３と配線膜１０５との絶縁を行うための絶縁膜１０４、配線１０３と配線膜５との導通を行うために絶縁膜１０４に形成された孔であるコンタクトホール１０４ａ等、予め半導体素子１０２上に形成されたものによる段差や凹み、あるいは半導体素子１０２自身の表面の段差や凹み、に起因して配線膜５の表面に深い（急峻な）凹み部１０５ａが形成される。
配線膜５の表面に凹み部１０５ａが形成されると、配線膜１０５上に形成されたパッシベート膜１０７における凹み部１０５ａに対応する部分に段切れや破断（クラック１０７ａ）が発生し易くなるため、結局パッシベート膜の破断を防止することができない。
【００１２】
上記の方法の他、パッシベート膜の破断を防止する技術としては、特許文献１に記載の半導体装置の製造方法が提案されている。
特許文献１に記載の半導体装置の製造方法は、簡単に言えば、半導体素子上に形成された絶縁膜に設けられたコンタクトホールを半導体素子側から絶縁膜の表面側に向かって拡径した形状とし、絶縁膜上においてコンタクトホールに対応する部分に形成された配線膜の表面の凹みを極力緩やかなものとすることにより、当該配線膜上に形成されるパッシベート膜の破断を防止するものである。
しかし、特許文献１に記載の半導体装置の製造方法は絶縁膜およびコンタクトホールの形成が複雑であり、工数増加により製造コストが上昇するという問題がある。
【特許文献１】特開２００１−３０８１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は以上の如き状況に鑑み、パッシベート膜の段切れや破断を防止可能な半導体装置およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１４】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【００１５】
即ち、請求項１においては、
半導体素子と、
第一のスパッタリングにより半導体素子上に形成される配線膜と、
前記第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより前記配線膜上に形成され、前記配線膜に形成された凹み部を架橋する架橋膜と、
前記架橋膜上に形成されるパッシベート膜と、
を具備するものである。
【００１６】
請求項２においては、
前記第二のスパッタリングは、
前記第一のスパッタリングよりも成膜圧力が高い、または、スパッタエネルギーが低いものである。
【００１７】
請求項３においては、
前記配線膜上に前記架橋膜を形成する前に、前記配線膜の表面を酸化するものである。
【００１８】
請求項４においては、
第一のスパッタリングにより半導体素子上に配線膜を形成する配線膜形成工程と、
前記第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより前記配線膜上に架橋膜を形成し、前記配線膜に形成された凹み部を架橋する架橋膜形成工程と、
前記架橋膜上にパッシベート膜を形成するパッシベート膜形成工程と、
を具備するものである。
【００１９】
請求項５においては、
前記第二のスパッタリングは、
前記第一のスパッタリングよりも成膜圧力が高い、または、スパッタエネルギーが低いものである。
【００２０】
請求項６においては、
前記配線膜形成工程と前記架橋膜形成工程との間に、前記配線膜の表面を酸化する配線膜酸化工程を具備するものである。
【発明の効果】
【００２１】
本発明の効果として、以下に示すような効果を奏する。
【００２２】
請求項１においては、パッシベート膜の段切れや破断を防止することが可能である。
【００２３】
請求項２においては、パッシベート膜の段切れや破断を防止することが可能である。
【００２４】
請求項３においては、パッシベート膜の段切れや破断を防止することが可能である。
【００２５】
請求項４においては、パッシベート膜の段切れや破断を防止することが可能である。
【００２６】
請求項５においては、パッシベート膜の段切れや破断を防止することが可能である。
【００２７】
請求項６においては、パッシベート膜の段切れや破断を防止することが可能である。
【発明を実施するための最良の形態】
【００２８】
以下では、図１乃至図４を用いて本発明に係る半導体装置の実施の一形態である半導体装置１の構成について説明する。
図４に示す如く、半導体装置１は半導体素子２、配線３、絶縁膜４、配線膜５、架橋膜６、パッシベート膜７を具備する。
【００２９】
半導体素子２は主としてシリコン（Ｓｉ）等の半導体からなり、通常はボロン（Ｂ）やリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等の種々のドーパントをドープすることにより所定の機能を有する素子を形成する。
【００３０】
配線３は半導体素子２の表面（半導体素子２上）に形成され、半導体素子２に形成されたアクティブ領域間の導通を行うものである。配線３はアルミニウム（Ａｌ）やＡｌ合金（例えば、Ａｌ−Ｓｉ合金）等の導通可能な材料からなる。
【００３１】
絶縁膜４は配線３の表面（配線３上）に形成され、配線膜５との間で必要箇所（後述するコンタクト部分）以外の部分の絶縁を行うものである。図１に示す如く、絶縁膜４には適宜コンタクトホール４ａが設けられる。
なお、本実施例の絶縁膜４を構成する材料は二酸化シリコン（ＳｉＯ２）であるが、他の絶縁物を用いて絶縁膜を形成しても良い。
【００３２】
配線膜５は本発明に係る配線膜の実施の一形態であり、スパッタリングにより半導体素子２上（本実施例の場合、厳密には半導体素子２と配線膜５との間には配線３および絶縁膜４が挟まれた構造となっている）に形成される。配線膜５はＳｉを含有したＡｌ、すなわちＡｌ−Ｓｉ合金からなり、導電性を有する。配線膜５を構成する材料であるＡｌ−Ｓｉ合金はコンタクトホール４ａにも充填され、配線３と配線膜５との間を導通する。配線膜５は半導体素子２の複数の部分、あるいは半導体素子２と外部の他の装置等との間を導通するための配線を形成する。
「スパッタリング」は、通常、真空容器中に基板（本実施例の場合、半導体素子２）およびターゲット（本実施例の場合、Ａｌ−Ｓｉ合金からなる部材）を配置し、真空容器中にアルゴン（Ａｒ）ガス等の不活性ガスを導入しながら基板とターゲットとの間に直流電圧を印可し、イオン化したＡｒがターゲットに衝突することにより真空容器中に放出されたターゲット物質を基板表面に付着させ、基板表面にターゲット物質からなる膜を形成する方法を指す。
なお、以下の説明では、配線膜５を形成するスパッタリングを「第一のスパッタリング」と表記する。
【００３３】
配線膜５を形成する第一のスパッタリングの成膜温度（第一のスパッタリングにおける基板たる半導体素子２の温度）は、ＳｉがＡｌ中で活発に拡散しない程度の低温（本実施例の場合２８０℃）である。
このように、配線膜５の成膜温度を低温とすることにより、配線膜５中のＳｉがＡｌの粒界に偏析して配線膜５の電気抵抗が大きくなるのを防止している。
【００３４】
配線膜５の成膜温度が低い場合、一般に配線膜５の成膜方向（配線膜５の厚さ方向であり、図１乃至図４における紙面上下方向）への成長速度に比べて、成膜方向に垂直な方向すなわち配線膜５の面方向への成長速度が非常に遅くなる。
そのため、図２に示す如くスパッタリングの基板たる半導体素子２上にコンタクトホール４ａのような凹みが存在すると、当該部分に対応する配線膜５の表面には急峻な凹み部５ａが形成される。
なお、本実施例の凹み部５ａは、先に半導体素子２上に形成されているパターンである絶縁膜４に形成されたコンタクトホール４ａに起因するものであるが、本発明に係る配線膜の凹み部はこれに限定されず、他の理由（例えば、半導体素子自身の段差や凹み等）に起因するものでも良い。
【００３５】
架橋膜６は本発明に係る架橋膜の実施の一形態であり、スパッタリングにより配線膜５の表面（配線膜５上）に形成され、配線膜５の凹み部５ａを架橋するものである。本実施例の場合、架橋膜６は配線膜５と同じくＳｉを含有したＡｌからなる。
「架橋膜が配線膜の凹み部を架橋する」とは、架橋膜において配線膜の凹み部に対応する部分が破断しておらず、架橋膜により配線膜の凹み部（の開口部）が閉塞されることを指す。このとき、配線膜の凹み部に架橋膜を構成する材料が充填されていても充填されていなくても良い。
なお、以下の説明では、架橋膜６を形成するスパッタリングを「第二のスパッタリング」と表記する。
【００３６】
架橋膜６を形成する第二のスパッタリングは、配線膜５を形成する第一のスパッタリングよりもスパッタ粒子（ターゲット物質）の平均自由工程が短い条件で行われる。
スパッタ粒子の平均自由工程が短くなると、一般にターゲットから放出されるスパッタ粒子の放出角度が広角になり、架橋膜６の成膜方向への成長速度と、成膜方向に垂直な方向すなわち架橋膜６の面方向への成長速度との差が小さくなる。
その結果、配線膜５上に形成される架橋膜６の成長が面方向にも進行し、架橋膜６が配線膜５の凹み部５ａを架橋する。
【００３７】
第二のスパッタリングにおけるスパッタ粒子の平均自由工程を第一のスパッタリングにおけるスパッタ粒子の平均自由工程よりも短くする方法としては、（１）第二のスパッタリングにおける成膜圧力を第一のスパッタリングにおける成膜圧力よりも高くする（高圧とする）方法、（２）第二のスパッタリングにおけるスパッタエネルギーを第一のスパッタリングにおけるスパッタエネルギーよりも低くする方法、が挙げられる。
なお、第二のスパッタリングにおけるスパッタ粒子の平均自由工程を第一のスパッタリングにおけるスパッタ粒子の平均自由工程よりも短くする方法は上記方法に限定されず、他の方法でも良い。
ただし、上記（１）および（２）の方法は、いずれも、スパッタリングに用いられる真空容器を開放せずに第一のスパッタリングおよび第二のスパッタリングを連続的に行うことが可能であり、作業性（ひいては半導体装置の生産性）に優れる。
また、架橋膜本来の機能という観点からは必ずしも架橋膜を配線膜と同じ材料で構成する必要はなく、架橋膜を配線膜と異なる材料で構成しても良いが、第一のスパッタリングおよび第二のスパッタリングを連続的に行うことにより作業性（生産性）を向上する観点からは、配線膜と同じ材料で構成することが望ましい。
【００３８】
パッシベート膜７は本発明に係るパッシベート膜の実施の一形態であり、架橋膜６の表面（架橋膜６上）に形成される。パッシベート膜７は二酸化シリコンからなる膜と窒化シリコンからなる膜とを積層したものからなり、通常はプラズマＣＶＤにより形成される。
パッシベート膜７は緻密な構造を有することから、外部から水やイオン等が侵入することを防止し、ひいては配線膜５の腐食、あるいは配線膜５の局所への電荷の滞留を防止する。
パッシベート膜７は二酸化シリコン（ＳｉＯ２）からなる第一膜７ａと窒化シリコン（ＳｉＮｘ）からなる第二膜７ｂとを積層したものである。
なお、本発明に係るパッシベート膜を構成する材料は二酸化シリコンからなる膜と窒化シリコンからなる膜とを積層したものに限定されず、水やイオン等が外部から侵入するのを防止することが可能であれば他の材料でも良い。
【００３９】
以下では、図１乃至図５を用いて本発明に係る半導体装置の製造方法の実施の一形態について説明する。
本発明に係る半導体装置の製造方法の実施の一形態は半導体装置１を製造する方法であり、図５に示す如く、配線膜形成工程Ｓ１００、配線膜酸化工程Ｓ２００、架橋膜形成工程Ｓ３００、パッシベート膜形成工程Ｓ４００を具備する。
【００４０】
配線膜形成工程Ｓ１００は本発明に係る配線膜形成工程の実施の一形態であり、第一のスパッタリングにより半導体素子２上に配線膜５を形成する工程である。
【００４１】
配線膜形成工程Ｓ１００において、まず、既知の半導体装置の製造方法で用いられる手法（例えば、スパッタリング、プラズマＣＶＤ、フォトリソグラフィによるレジストパターンニング、ドライエッチング等）により、図１に示す如き半導体素子２上に配線３およびコンタクトホール４ａが設けられた絶縁膜４が予め形成されたものを用意する。
なお、本実施例の場合、絶縁膜４の厚さは１４００ｎｍであり、コンタクトホール４ａの直径は２０００ｎｍである。
【００４２】
次に、半導体素子２上に配線３およびコンタクトホール４ａが設けられた絶縁膜４が予め形成されたものを基板とし、Ｓｉを含有したＡｌからなる部材をターゲットとしてマグネトロンスパッタリング装置の真空容器（不図示）の内部に配置し、当該真空容器の内部を所定の圧力となるまで減圧（真空引き）した後、当該真空容器内部に所定の流量でアルゴンガスを導入しつつ当該真空容器内部の圧力（成膜圧力）を当該所定の圧力で一定に保持する。
そして、図２に示す如く、基板とターゲットとの間に所定の電圧値で直流電圧を印可し、所定の成膜温度で半導体素子２上に配線膜５を形成する。
【００４３】
本実施例の第一のスパッタリングにおける成膜圧力（真空容器内部の圧力）は０．５Ｐａ、成膜温度（基板の温度）は２８０℃である。また、本実施例における第一のスパッタリングのスパッタ粒子の平均自由工程は約１０ｍｍである。
また、配線膜５のＳｉ濃度は２ｗｔ％、配線膜５の厚さは３０００ｎｍであり、配線膜５の凹み部５ａの幅Ｌ（図２参照）は約５００ｎｍである。
【００４４】
配線膜形成工程Ｓ１００が終了したら、配線膜酸化工程Ｓ２００に移行する。
【００４５】
配線膜酸化工程Ｓ２００は、本発明に係る配線膜酸化工程の実施の一形態であり、配線膜５の表面（より厳密には、配線膜５における架橋膜側の表面）を酸化する工程である。
配線膜酸化工程Ｓ２００において、配線膜形成工程Ｓ１００が終了した状態（マグネトロンスパッタリング装置の真空容器（不図示）の内部に、半導体素子２上に配線３、絶縁膜４および配線膜５が形成されたものを基板、Ｓｉを含有したＡｌからなる部材をターゲットとして配置した状態）で所定の時間保持することにより、真空容器（不図示）の内部に残留する酸素が配線膜５の表面で反応してＡｌの酸化膜を形成する。
なお、マグネトロンスパッタリング装置の真空容器（不図示）の内部に所定量の酸素を別途導入することにより配線膜５の表面にＡｌの酸化膜を形成しても良い。
【００４６】
配線膜酸化工程Ｓ２００が終了したら、架橋膜形成工程Ｓ３００に移行する。
【００４７】
架橋膜形成工程Ｓ３００は本発明に係る架橋膜形成工程の実施の一形態であり、配線膜形成工程Ｓ１００における第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより配線膜５上に架橋膜６を形成し、配線膜５の凹み部５ａを架橋する工程である。
【００４８】
架橋膜形成工程Ｓ３００において、配線膜酸化工程Ｓ２００が終了した状態（マグネトロンスパッタリング装置の真空容器（不図示）の内部に、半導体素子２上に配線３、絶縁膜４および配線膜５が形成されたものを基板、Ｓｉを含有したＡｌからなる部材をターゲットとして配置した状態）からアルゴンガスの流量を増加し、真空容器内部の圧力（成膜圧力）を上昇させ、所定の圧力に保持する。
そして、図３に示す如く、基板とターゲットとの間に所定の電圧値で直流電圧を印可し、所定の成膜温度で配線膜５上に架橋膜６を形成する。
【００４９】
本実施例の第二のスパッタリングにおける成膜圧力（真空容器内部の圧力）は１０Ｐａ、成膜温度（基板の温度）は２８０℃である。また、本実施例における第二のスパッタリングのスパッタ粒子の平均自由工程は約１ｍｍである。
また、架橋膜６のＳｉ濃度は１ｗｔ％、架橋膜６の厚さは５００ｎｍである。
【００５０】
本実施例の場合、架橋膜形成工程Ｓ３００における成膜圧力（０．５Ｐａ）を配線膜形成工程Ｓ１００における成膜圧力（１０Ｐａ）の２０倍とすることにより、第二のスパッタリングにおけるスパッタ粒子の平均自由工程（約１ｍｍ）を第一のスパッタリングにおけるスパッタ粒子の平均自由工程（約１０ｍｍ）の１０分の１としている。その結果、架橋膜６の成膜方向への成長速度と架橋膜６の面方向への成長速度との差が小さくなり、架橋膜６は凹み部５ａの表面に沿って成長せず、配線膜５の面方向（図１乃至図４における紙面左右方向）に成長し、図３に示す如く凹み部５ａの開口部を閉塞する。
【００５１】
また、配線膜酸化工程２００において配線膜５の表面（架橋膜６側の表面）を酸化し、酸化膜を形成することにより、架橋膜６の濡れ性が低下し、架橋膜６が凹み部５ａの表面に沿って成長するのを防止することが可能であり、架橋膜６が配線膜５の面方向に成長し、凹み部５ａの開口部を閉塞することを容易にする。
なお、半導体装置の配線膜の表面に形成される凹み部の開口部分の大きさや開口端部の形状等によっては、配線膜の表面を酸化して架橋膜の濡れ性を低下させなくても凹み部を十分に閉塞可能な場合もある。このような場合には配線膜酸化工程を省略することも可能である。
【００５２】
架橋膜形成工程Ｓ３００が終了したら、パッシベート膜形成工程Ｓ４００に移行する。
【００５３】
パッシベート膜形成工程Ｓ４００は本発明に係るパッシベート膜形成工程の実施の一形態であり、架橋膜６上にパッシベート膜７を形成する工程である。
パッシベート膜形成工程Ｓ４００において、まず、プラズマ気相成長（ＣＶＤ）により架橋膜６上に二酸化シリコンからなる第一膜７ａを形成する。第一膜７ａの形成に用いられる原料としてはＴＥＯＳ（正珪酸エチル（Ｓｉ（ＯＣ２Ｈ５）４）等の液体ソース、ＳｉＨ４とＯ２の混合ガス、ＳｉＨ４とＮ２Ｏの混合ガス等が挙げられる。
次に、プラズマ気相成長（ＣＶＤ）により第一膜７ａ上に二酸化シリコンからなる第二膜７ｂを形成する。第二膜７ｂの形成に用いられる原料としてはＳｉＨ４とＮＨ３の混合ガス、ＳｉＨ２Ｃｌ２とＮＨ３の混合ガス等が挙げられる。
本実施例の場合、第一膜７ａの厚さは３００ｎｍ、第二膜７ｂの厚さは６００ｎｍであるため、パッシベート膜７の厚さは９００ｎｍである。
架橋膜６が凹み部５ａの開口部を閉塞しているため、架橋膜６の表面において凹み部５ａに対応する部分は比較的滑らかな曲面を成している。従って、パッシベート膜７は凹み部５ａに対応する部分において破断することがなく、架橋膜６の表面に沿って形成される。
【００５４】
パッシベート膜形成工程Ｓ４００が終了したら、モールド樹脂による被覆が行われ、半導体装置１が製造される。
【００５５】
以上の如く、本発明に係る半導体装置の実施の一形態である半導体装置１は、
半導体素子２と、
第一のスパッタリングにより半導体素子２上に形成される配線膜５と、
第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより配線膜５上に形成され、配線膜５に形成された凹み部５ａを架橋する架橋膜６と、
架橋膜６上に形成されるパッシベート膜７と、
を具備するものである。
このように構成することにより、配線膜５の表面に凹み部５ａがある場合でもパッシベート膜７の段切れや破断を防止することが可能である。
また、配線膜５および架橋膜６を実質的に同一の材料（本実施例の場合、Ａｌ−Ｓｉ合金）で構成する場合には、第一のスパッタリングと第二のスパッタリングを同一のスパッタリング装置を用いて連続的に行うことが可能であり作業性に優れる（具体的には、スパッタリング装置の真空容器の清掃、真空引き、開放といった一連の作業を第一のスパッタリングおよび第二のスパッタリングを通じて一回行うだけで良い）とともに、製造コストの抑制、半導体装置１の製造に係るサイクルタイムの短縮に寄与する。
なお、「配線膜５および架橋膜６を実質的に同一の材料で構成する」とは、スパッタリング装置のターゲットとして用いる材料が同一でも、第一のスパッタリングおよび第二のスパッタリングの条件が異なると、配線膜５および架橋膜６を構成する合金の組成（本実施例の場合、Ａｌ−Ｓｉ合金中のＳｉの濃度）が若干変化する場合があることによる。
【００５６】
また、半導体装置１の架橋膜６を形成する第二のスパッタリングは、
配線膜５を形成する第一のスパッタリングよりも成膜圧力が高い、または、スパッタエネルギーが低いものである。
このように構成することにより、簡単な操作で第一のスパッタリングと第二のスパッタリングとの間で条件を変更する（スパッタ粒子の平均自由工程を調整する）ことが可能であり、作業性に優れる。
【００５７】
また、半導体装置１は、
配線膜５上に架橋膜６を形成する前に、配線膜５の表面を酸化するものである。
このように構成することにより、架橋膜６の濡れ性が低下し、架橋膜６は容易に配線膜５の凹み部５ａを架橋し、凹み部５ａの開口部を閉塞することが可能である。
【００５８】
また、本発明に係る半導体装置の製造方法の実施の一形態は、
第一のスパッタリングにより半導体素子２上に配線膜５を形成する配線膜形成工程Ｓ１００と、
第一のスパッタリングよりもスパッタ粒子の平均自由工程が短い第二のスパッタリングにより配線膜５上に架橋膜６を形成し、配線膜５に形成された凹み部５ａを架橋する架橋膜形成工程Ｓ３００と、
架橋膜６上にパッシベート膜７を形成するパッシベート膜形成工程Ｓ４００と、
を具備するものである。
このように構成することにより、配線膜５の表面に凹み部５ａがある場合でもパッシベート膜７の段切れや破断を防止することが可能である。
また、配線膜５および架橋膜６を実質的に同一の材料（本実施例の場合、Ａｌ−Ｓｉ合金）で構成する場合には、第一のスパッタリングと第二のスパッタリングを同一のスパッタリング装置を用いて連続的に行うことが可能であり作業性に優れる（具体的には、スパッタリング装置の真空容器の清掃、真空引き、開放といった一連の作業を第一のスパッタリングおよび第二のスパッタリングを通じて一回行うだけで良い）ととともに、製造コストの抑制、半導体装置１の製造に係るサイクルタイムの短縮に寄与する。
【００５９】
また、本発明に係る半導体装置の製造方法の実施の一形態における第二のスパッタリングは、
第一のスパッタリングよりも成膜圧力が高い、または、スパッタエネルギーが低いものである。
このように構成することにより、簡単な操作で第一のスパッタリングと第二のスパッタリングとの間で条件を変更する（スパッタ粒子の平均自由工程を調整する）ことが可能であり、作業性に優れる。
【００６０】
また、本発明に係る半導体装置の製造方法の実施の一形態は、
配線膜形成工程Ｓ１００と架橋膜形成工程Ｓ３００との間に、
配線膜５の表面を酸化する配線膜酸化工程Ｓ２００を具備するものである。
このように構成することにより、架橋膜６の濡れ性が低下し、架橋膜６は容易に配線膜５の凹み部５ａを架橋し、凹み部５ａの開口部を閉塞することが可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る半導体装置の実施の一形態の配線膜形成工程開始前の状態を示す要部断面図。
【図２】本発明に係る半導体装置の実施の一形態の配線膜形成工程終了時の状態を示す要部断面図。
【図３】本発明に係る半導体装置の実施の一形態の架橋膜形成工程終了時の状態を示す要部断面図。
【図４】本発明に係る半導体装置の実施の一形態のパッシベート膜形成工程終了時の状態を示す要部断面図。
【図５】本発明に係る半導体装置の製造方法の実施の一形態を示すフロー図。
【図６】従来の半導体装置の要部断面図。
【符号の説明】
【００６２】
１    半導体装置
２    半導体素子
５    配線膜
５ａ  凹み部
６    架橋膜
７    パッシベート膜
【図１】
2007305743.tif 000003
【図２】
2007305743.tif 000004
【図３】
2007305743.tif 000005
【図４】
2007305743.tif 000006
【図５】
2007305743.tif 000007
【図６】
2007305743.tif 000008