(57)【要約】      （修正有）【課題】限られたスペースに効率よく高密度で薄膜トランジスタ回路を作り込むことを可能とした半導体装置とその製造方法を提供する。【解決手段】下地膜ＵＣを窒化シリコン層ＳｉＮの上に酸化シリコン層ＳｉＯを成膜した２層構造とする。上層の酸化シリコン層ＳｉＯをエッチングして掘り下げ、第１面ＰＬ1と元の表面を第２面ＰＬ２とした段差ＢＰを形成する。段差ＢＰの高さは２〜３μｍとし、段差ＢＰの幅は８μｍ以上が望ましい。段差ＢＰを有する下地膜ＵＣの表面を覆って非晶質シリコン膜ＡＳＩを成膜する。連続発振レーザＬＳの焦点位置ＦＢを段差ＢＰの第１面ＰＬ1における非晶質シリコン膜ＡＳＩに合わせ、レーザＬＳのプロファイルの長手方向に交差する方向Ｓで非晶質シリコン膜ＡＳＩが成膜されたガラス基板ＳＵＢ上を走査し、段差ＢＰの第１面ＰＬ1における非晶質シリコン膜ＡＳＩを帯状結晶シリコン膜ＳＥＬＡＸに改質する。【選択図】図２
2007305893.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板の上に形成された下地膜と、前記下地膜の上に形成された半導体膜と、前記半導体膜を用いた薄膜トランジスタとを有する表示装置であって、
前記下地膜は、前記絶縁基板からの高さが互いに異なる第1の領域及び第2の領域の間に形成された段差を有し、
前記半導体膜のうち前記第1の領域に形成された半導体膜は、結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶であり、
前記段差の高さは２μｍ以上であり、
前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第２の方向の寸法は、８μｍ以上であることを特徴とする表示装置。
【請求項２】
絶縁基板と、前記絶縁基板の上に形成された下地膜と、前記下地膜の上に形成された半導体膜と、前記半導体膜を用いた薄膜トランジスタとを有する表示装置であって、
前記下地膜は、前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に形成された段差を有し、
前記半導体膜のうち前記第１の領域に形成された半導体膜は、結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶であり、
前記半導体膜のうち前記第２の領域に形成された半導体膜は、結晶の形が前記絶縁基板の主面に平行な第２の方向に沿って長い帯状結晶であり、
前記第２の方向は前記第１の方向とは異なることを特徴とする表示装置。
【請求項３】
前記段差の高さは２μｍ以上であり、
前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第３の方向の寸法は、８μｍ以上であることを特徴とする請求項２に記載の表示装置。
【請求項４】
絶縁基板と、前記絶縁基板の上に形成された下地膜と、前記下地膜の上に形成された半導体膜と、前記半導体膜を用いた薄膜トランジスタとを有する表示装置の製造方法であって、
前記下地膜は、前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に形成された段差を有し、
前記段差の高さは２μｍ以上であり、
前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第２の方向の寸法は、８μｍ以上であり、
前記半導体膜に対して連続発振レーザを照射しながら走査することにより、前記第１の領域と前記第２の領域とのうち、前記第１の領域に形成された半導休膜のみを、結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶に改質することを特徴とする表示装置の製造方法。
【請求項５】
絶縁基板と、前記絶縁基板の上に形成された下地膜と、前記下地膜の上に形成された半導体膜と、前記半導体膜を用いた薄膜トランジスタとを有する表示装置の製造方法であって、
前記下地膜は、前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に形成された段差を有し、
前記半導体膜に対して連続発振レーザを照射しながら走査することにより、前記第１の領域と前記第２の領域とのうち、前記第１の領域に形成された半導体膜のみを、結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶に改質し、
前記半導体膜に対して連続発振レーザを照射しながら走査することにより、前記第１の領域と前記第２の領域とのうち、前記第２の領域に形成された半導体膜のみを、結晶の形が前記絶縁基板の主面に平行な第２の方向に沿って長い帯状結晶に改質するとともに、
前記第２の方向は前記第１の方向とは異なり、
前記第２の領域の前記半導体膜を改質する時の前記連続発振レーザの焦点深度は、前記第１の領域の前記半導体膜を改質する時の前記連続発振レーザの焦点深度とは異なることを特徴とする表示装置の製造方法。
【請求項６】
前記段差の高さは２μｍ以上であり、
前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第３の方向の寸法は、８μｍ以上であることを特徴とする請求項５に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、アクティブ・マトリクス方式のフラット・パネル型表示装置とその製造に好適なものである。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置などのアクティブ・マトリクス方式のフラット・パネル型表示装置では、二次元マトリクス状に画素を配置したガラス等の絶縁基板の主面に該画素をオン・オフするための駆動回路や付帯回路を作り込むことで、高精細かつ高速表示を実現できる。
【０００３】
より高精細かつ高速表示を実現するためには、駆動回路を構成する薄膜トランジスタの高速化が必要である。薄膜トランジスタを構成するシリコン半導体膜のキャリア移動度を高めるため、非晶質シリコン半導体膜をエキシマレーザの照射でアニールして粒状結晶（ポリシリコン）半導体膜に結晶化し、この半導体膜にし、このポリシリコン半導体膜を薄膜トランジスタの活性層とすることでキャリア移動度を上げることが行われている。
【０００４】
そして、さらにキャリア移動度を上げる方法として、高速動作が必要な薄膜トランジスタ形成領域の非晶質シリコン半導体膜あるいはポリシリコン半導体膜に連続発振レーザを選択的に走査し照射して走査方向に沿って長い粒界をもつ帯状結晶シリコン半導体膜に改質する方法が開発されている。以下、この方法を選択的レーザ結晶化法（ＳＥＬＡＸ：Selectively Enlarging Laser Crystallization）と称することとする。
【０００５】
図９は、ＳＥＬＡＸによる帯状結晶シリコン半導体膜への改質を説明する模式図で、図９（ａ）は平面図、図９（ｂ）は断面図を示す。絶縁基板ＳＵＢの主面に窒化シリコン層ＳｉＮと酸化シリコン層ＳｉＯをこの順で積層成膜して下地膜ＵＣとする。この下地膜ＵＣの上に非晶質シリコン半導体膜ＡＳＩ（または、非晶質シリコン半導体膜ＡＳＩをエキシマレーザの照射等でアニールした粒状結晶シリコン半導体膜ＰＳＩ）が成膜されている。
【０００６】
この非晶質シリコン半導体膜ＡＳＩまたは粒状結晶シリコン半導体膜ＰＳＩの所要部分Ｚ１、Ｚ２、Ｚ３の並びに島状の帯状結晶シリコン半導体膜に改質する場合、このシリコン半導体膜の平面に焦点を合わせた長さＬのプロファイルを有する連続発振レーザを該長さ方向に交差する方向（矢印で示す）で前記絶縁基板ＳＵＢの平面に沿って走査させる。まず、所要部分Ｚ１の並びについて一回目の走査（１ｓｔ）を行い、次いで所要部分Ｚ２の並びに２回目の走査（２ｎｄ）を行う。さらに、所要部分Ｚ３の並びに３回目の走査（３ｒｄ）を行う。
【０００７】
連続発振レーザを使った結晶化技術に関しては、特許文献１や特許文献２を挙げることができる。これらの文献は、下地膜に段差を設け、段差の下段にある非晶質シリコン半導体膜を粒界のない結晶シリコン半導体膜に改質した半導体装置とその製造方法を開示する。特に、特許文献２には、深さ3μｍ、幅２μｍとの記載がある。しかしながら、特許文献２では、段差の凹部の半導体層を結晶化してチャネル層として用いることを前提とし、かつ、凹部の幅を０．０１μｍ〜２μｍの大きさまで小さくすることで、粒界を凸部に選択的に形成し、凹部には粒界が形成されないようにする技術である。
【特許文献１】特開２００２−３３３３０号公報
【特許文献２】特開２００４−６６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図９で説明したＳＥＬＡＸでは、一部の選択的な領域Ｚｌ、Ｚ２、Ｚ３のみを帯状結晶に改質しようとした場合、ＥＯモジュレータなどを用いて連続発振レーザの強度を時間的に変調することによって、走査の途中でレーザを強く照射する領域Ｚｌ、Ｚ２、Ｚ３と、弱く照射あるいは照射しない領域に分けることで、強く照射した領域Ｚｌ、Ｚ２、Ｚ３のみに選択的に帯状結晶を形成することが可能となる。
【０００９】
帯状結晶を用いて薄膜トランジスタを形成した場合、粒状結晶を用いて薄膜トランジスタを形成した場合に比べて、移動度は高いが、耐圧が低いという問題が生じる場合がある。そこで、帯状結晶と粒状結晶を所定の領域に所定のパターンで作り分けたいという要求が生じる。また、帯状結晶の粒界の延在方向（結晶が一方向に細長くなっている長手方向）とキャリア移動方向を一致させれば移動度を高くできるが、直交させるとあまり移動度を上げることができないので、帯状結晶の延在方向をある領域では第１の方向に、別の領域では第１の方向とは異なる第２の方向に作り分けて混在させたいという要求が生じる場合もある。
【００１０】
しかしながら、図９（ａ）で示したＺｌとＺ２のように改質開始または改質終了の位置が異なる場合、１ｓｔと２ｎｄのように２回に分けて走査する必要が生じる。よって、より細かいパターンで改質領域と非改質領域に分けたい場合には、レーザの長さＬを小さくする必要があるが、これにともなって走査回数が増えてしまうという問題がある。
【００１１】
本発明の第１の目的は、連続発振レーザを時間変調しなくても選択的な領域に帯状結晶を形成できる技術を提供することにある。
【００１２】
アクティブ・マトリクス型の表示装置では、その駆動回路を絶縁基板の限られた周辺部に高密度で薄膜トランジスタ回路を形成する必要がある。薄膜トランジスタ回路は複数の薄膜トランジスタをスペース効率よく配置することが要求される。例えば、近接する薄膜トランジスタ回路の間で隣接する薄膜トランジスタのチャネル方向を直交させて配置することで効率のよい回路配置を実現できる。しかし、前記特許文献１、２のようにして段差の一方のみに帯状結晶シリコン半導体膜を形成しただけでは、隣接する薄膜トランジスタのチャネル方向を直交させることはできない。また、長尺のプロファイルを有する連続発振レーザで走査する場合は、キャリア移動度が大きいチャネル方向が走査領域内では同一方向となるため、薄膜トランジスタをスペース効率よく配置することができない。
【００１３】
本発明の第２の目的は、限られたスペースに効率よく高密度で薄膜トランジスタ回路を作り込むことを可能とした半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の表示装置は、絶縁基板と、前記絶縁基板の上に形成された下地膜と、前記下地膜の上に形成された半導体膜と、前記半導体膜を用いた薄膜トランジスタとを有する。
【００１５】
上記目的を達成するために、本発明は、前記下地膜に前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に形成された段差を設ける。前記半導体膜のうち前記第1の領域に形成された半導体膜は結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶で、前記段差の高さは２μｍ以上であり、前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第２の方向の寸法を８μｍ以上とした。
【００１６】
また本発明は、前記下地膜に前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に形成された段差を設け、前記半導体膜のうち前記第１の領域に形成された半導体膜は、結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶で、前記半導体膜のうち前記第２の領域に形成された半導体膜は、結晶の形が前記絶縁基板の主面に平行な第２の方向に沿って長い帯状結晶であり、前記第２の方向を前記第１の方向と異ならせた。
【００１７】
また本発明は、前記段差の高さを２μｍ以上とし、前記第１の領域の前記第１の方向に直交し前記絶縁基板の前記主面に平行な第３の方向の寸法を８μｍ以上とした。
【００１８】
また、前記表示装置を製造するための本発明の方法は、前記下地膜に前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に段差を形成し、
前記段差の高さを２μｍ以上とし、
前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第２の方向の寸法を８μｍ以上とし、
前記半導体膜に対して連続発振レーザを照射しながら走査することにより、前記第１の領域と前記第２の領域とのうち、前記第１の領域に形成された半導休膜のみを結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶に改質する。
【００１９】
また、前記表示装置を製造するための本発明の方法は、前記下地膜に前記絶縁基板からの高さが互いに異なる第１の領域及び第２の領域の間に段差を形成し、
前記半導体膜に対して連続発振レーザを照射しながら走査することにより、前記第１の領域と前記第２の領域とのうち、前記第１の領域に形成された半導体膜のみを結晶の形が前記絶縁基板の主面に平行な第１の方向に沿って長い帯状結晶に改質し、
前記半導体膜に対して連続発振レーザを照射しながら走査することにより、前記第１の領域と前記第２の領域とのうち、前記第２の領域に形成された半導体膜のみを結晶の形が前記絶縁基板の主面に平行な第２の方向に沿って長い帯状結晶に改質するとともに、
前記第２の方向は前記第１の方向とを異ならせ、
前記第２の領域の前記半導体膜を改質する時の前記連続発振レーザの焦点深度を前記第１の領域の前記半導体膜を改質する時の前記連続発振レーザの焦点深度とは異ならせる。
【００２０】
また、前記表示装置を製造するための本発明の方法は、前記段差の高さを２μｍ以上とし、
前記第１の領域の、前記第１の方向に直交し前記絶縁基板の前記主面に平行な第３の方向の寸法を８μｍ以上とする。
【００２１】
なお、半導体膜はシリコンが望ましいがシリコン以外でも可である。レーザ光のフォーカスをずらすために、段差の高さは２μｍ以上が望ましい。段差の高さの上限は特に制限がない。但し、あまり高すぎると段差間の接続が困難になるので、２〜３μｍが好ましい。
【００２２】
第1の領域の幅（第２の方向の寸法）は、８μｍ以上が望ましいが、上限は特に制限がない。本発明のように幅が８μｍ以上になると、粒界を凸部に選択的に形成し、凹部には粒界が形成されないようにすることができなくなり、前記した特許文献２に記載の技術思想は成り立たなくなる。これに対して、本発明では、段差を利用してレーザ光のフォーカスをずらすことで必要な領域のみを帯状結晶にするものであり、凹部であっても帯状の粒界が形成される。よって、本発明は特許文献2に記載されている発明とは全く異なるものである。
【００２３】
レーザの走査は、レーザ光スポットと半導体膜とが相対移動すればいいので、レーザ光スポットを移動させても良いし、絶縁基板を移動させても良いし、両者を移動させても良い。絶縁基板を移動させることが最も好ましい。
【発明の効果】
【００２４】
本発明によれば、連続発振レーザを時間変調しなくても選択的な領域に帯状結晶を形成できる。これによって、例えば、長さＬのレーザを使ったとしても、Lより狭い幅の領域のみを帯状結晶に改質することが可能となり、複雑なパターンを形成する場合でもレーザ走査回数を減らすことができる。
【００２５】
これによって、帯状結晶の領域と粒状結晶または非晶質の領域を混在させることができる。あるいは、互いに異なる方向に長手方向を持った帯状結晶の領域を混在させることができる
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について、実施例の図面を参照して詳細に説明する。以下では、絶縁基板としてガラス基板を用いた場合を説明する。
【実施例１】
【００２７】
図１は、本発明の半導体装置を説明する段差パターンを用いた帯状結晶半導体膜の製造方法の模式図である。図２は、本発明の実施例１を説明する図１のＡ−Ａ'線に沿った断面図である。図１において、ガラス基板ＳＵＢの主面に下地膜ＵＣが形成されている。この下地膜ＵＣは、図２に示したように、窒化シリコン層ＳｉＮの上に酸化シリコン層ＳｉＯを成膜した２層構造を有し、上層の酸化シリコン層ＳｉＯをエッチングして掘り下げた第１面ＰＬ1と元の表面を第２面ＰＬ２とした段差ＢＰが形成されている。この段差の高さは２μｍ以上が望ましい。段差の高さがあまり高すぎると段差間の接続が困難になるので、２〜３μｍが好ましい。段差ＢＰの幅は８μｍ以上が望ましい。この段差ＢＰを有する下地膜ＵＣの表面を覆って非晶質シリコン膜ＡＳＩが成膜されている。
【００２８】
実施例１では、連続発振レーザＬＳの焦点位置ＦＢを段差ＢＰの第１面ＰＬ1における非晶質シリコン膜ＡＳＩに合わせてある。この連続発振レーザＬＳは長さＬの長尺のプロファイルを有する。この長さＬは複数の段差ＢＰを含む大きさを有し、長尺のプロファイルの長手方向に交差する方向Ｓ（ここでは、直交する方向）で非晶質シリコン膜ＡＳＩが成膜されたガラス基板ＳＵＢ上を走査する。これにより、段差ＢＰの第１面ＰＬ1における非晶質シリコン膜ＡＳＩが帯状結晶シリコン膜ＳＥＬＡＸに改質される。段差ＢＰの第２面ＰＬ２における非晶質シリコン膜ＡＳＩはフォーカスが外れており、パワーが弱いのでそのまま、あるいは微結晶、あるいは粒状結晶である。
【００２９】
なお、連続発振レーザＬＳの照射前に、非晶質シリコン膜ＡＳＩの全域にエキシマレーザを照射してアニールし、非晶質シリコン膜ＡＳＩを粒状結晶シリコン膜（いわゆる、ポリシリコン膜）とし、第１面ＰＬ1の粒状結晶シリコン膜を連続発振レーザＬＳの照射で帯状結晶シリコン膜ＳＥＬＡＸに改質してもよい。
【００３０】
実施例１によれば、段差を利用してレーザ光のフォーカスをずらすことで必要な領域のみを帯状結晶にするものであり、凹部であっても帯状の粒界を形成することができる。その結果、ガラス基板ＳＵＢに帯状結晶シリコン膜ＳＥＬＡＸの領域と非晶質シリコン膜ＡＳＩ又は粒状結晶シリコン膜の領域を共存させることができ、それぞれの領域に適した薄膜トランジスタ回路を作り込むことが可能となる。
【実施例２】
【００３１】
図３は、本発明の実施例２を説明する図２と同様の断面図である。図２と同様に、ガラス基板ＳＵＢの主面に窒化シリコン層ＳｉＮの上に酸化シリコン層ＳｉＯを成膜した２層構造の下地膜を有し、上層の酸化シリコン層ＳｉＯをエッチングして掘り下げた第１面ＰＬ1と元の表面を第２面ＰＬ２とした段差ＢＰが形成されている。段差ＢＰの幅は８μｍ以上が望ましい。この段差ＢＰを有する下地膜ＵＣの表面を覆って非晶質シリコン膜ＡＳＩが成膜されている。
【００３２】
実施例２では、連続発振レーザＬＳの焦点位置ＦＢを段差ＢＰの第２面ＰＬ２における非晶質シリコン膜ＡＳＩに合わせてある。この連続発振レーザＬＳも図２と同様に、長さＬの長尺のプロファイルを有する。この長さＬは複数の段差ＢＰを含む大きさを有し、長尺のプロファイルの長手方向に交差する方向Ｓ（ここでも、直交する方向）で非晶質シリコン膜ＡＳＩが成膜されたガラス基板ＳＵＢ上を走査する。これにより、段差ＢＰの第２面ＰＬ２における非晶質シリコン膜ＡＳＩが帯状結晶シリコン膜ＳＥＬＡＸに改質される。段差ＢＰの第１面ＰＬ１における非晶質シリコン膜ＡＳＩはそのまま、または微結晶または粒状結晶となる。
【００３３】
なお、実施例２でも、連続発振レーザＬＳの照射前に、非晶質シリコン膜ＡＳＩの全域にエキシマレーザを照射してアニールし、非晶質シリコン膜ＡＳＩを粒状結晶シリコン膜（いわゆる、ポリシリコン膜）とし、第２面ＰＬ２の粒状結晶シリコン膜を連続発振レーザＬＳの照射で帯状結晶シリコン膜ＳＥＬＡＸに改質してもよい。
【００３４】
実施例２により、ガラス基板ＳＵＢに帯状結晶シリコン膜ＳＥＬＡＸの領域と非晶質シリコン膜ＡＳＩ又は粒状結晶シリコン膜の領域を共存させることができ、それぞれの領域に適した薄膜トランジスタ回路を作り込むことが可能となる。
【実施例３】
【００３５】
本発明の実施例３は、上記図２と図３を組み合わせたものであり、連続発振レーザＬＳの焦点位置を段差ＢＰの第１面ＰＬ１における非晶質シリコン膜ＡＳＩ（又は粒状結晶シリコン膜）に合わせて走査する。そして、その後に段差ＢＰの第２面ＰＬ２における非晶質シリコン膜ＡＳ２（又は粒状結晶シリコン膜）に焦点を合わせた連続発振レーザＬＳを第１面ＰＬ１における連続発振レーザＬＳの走査方向と交差（ここでは、直交）する方向で走査する。これにより、段差ＢＰの第１面ＰＬ１と第２面ＰＬ２のそれぞれに、帯状結晶の長手方向が互いに交差（直交）した帯状結晶シリコン膜ＳＥＬＡＸが形成される。
【００３６】
図４〜図６は、実施例３で説明した本発明の半導体装置の製造方法をさらに説明するための拡大斜視図である。図４では、長さＬの長尺のプロファイルを有する連続発振レーザＬＳを段差ＢＰの第１面ＰＬ１に焦点位置を合わせてＳｘ方向に走査する。この走査で段差ＢＰの第１面ＰＬ１にある非晶質シリコン膜ＡＳＩ（又は粒状結晶シリコン膜）が帯状結晶シリコン膜ＳＥＬＡＸに改質される。図４では、この走査方向Ｓｘに帯状結晶の長手方向をもつ帯状結晶シリコン膜をＳＥＬＡＸ―Ｘと表記してある。段差ＢＰの第２面ＰＬ２の非晶質シリコン膜ＡＳＩ（又は粒状結晶シリコン膜）はそのままである。
【００３７】
次に、図５に示したように、長さＬの長尺のプロファイルを有する連続発振レーザＬＳを段差ＢＰの第２面ＰＬ２に焦点位置を合わせて上記走査方向Ｓｘと交差（ここでは、直交）するＳｙ方向に走査する。この走査で段差ＢＰの第２面ＰＬ２にある非晶質シリコン膜ＡＳＩ（又は粒状結晶シリコン膜）が帯状結晶シリコン膜ＳＥＬＡＸに改質される。図５では、この走査方向Ｓｙに帯状結晶の長手方向をもつ帯状結晶シリコン膜をＳＥＬＡＸ―Ｙと表記してある
【００３８】
図６は、本発明の実施例３で得られた半導体装置の基板要部を説明する図４、図５と同様の拡大斜視図である。図６に示したように、段差ＢＰの第１面ＰＬ１および第２面ＰＬ２のそれぞれに、互いに交差（直交）する帯状結晶シリコン膜ＳＥＬＡＸ（帯状結晶シリコン膜をＳＥＬＡＸ―ＸとＳＥＬＡＸ―Ｙ）が形成される。このＳＥＬＡＸ―ＸとＳＥＬＡＸ―Ｙをパターニングして、薄膜トランジスタの活性層（チャネルを形成する半導体層）ＡＣＬ−Ｘ、ＡＣＬ−Ｙをそれぞれ形成する。
【００３９】
図７は、本発明の実施例３で得られた半導体装置の基板に薄膜トランジスタのチャネル部となる活性層（半導体層）をパターニングした状態を模式的に示す図４〜図６と同様の拡大斜視図である。なお、図７には、段差ＢＰの第１面ＰＬ１および第２面ＰＬ２のそれぞれに帯状結晶シリコン膜ＳＥＬＡＸ―ＸとＳＥＬＡＸ―Ｙを各一個ずつ示してあるが、実際には複数の薄膜トランジスタがそれぞれの段差の各第１面および第２面に形成される。すなわち、例えば１つの段差ＢＰで囲まれた第２面ＰＬ２（ＩＳＬ）の中に２個以上の薄膜トランジスタを配置してもよい。
【００４０】
図８は、本発明の実施例３で得られた半導体装置の基板要部の構成例を説明する断面図である。この半導体装置の基板では、下地膜ＵＣの上層である酸化シリコン層ＳｉＯに第１面ＰＬ１をエッチング加工して元の表面である第２面ＰＬ２と共に段差ＢＰを形成してある。段差ＢＰの第１面ＰＬ１および第２面ＰＬ２のそれぞれは薄膜トランジスタ回路が１個又は２個以上作り込むことができるスペースとし、段差ＢＰの大きさは２μｍ以上としてレーザの強度差を大きくし、第１面ＰＬ１のＳＥＬＡＸ化時には第２面ＰＬ２へのエネルギーが小さく、第２面ＰＬ２のＳＥＬＡＸ化時には第１面ＰＬ１へのエネルギーが小さくなるようにして、所定領域以外のシリコン膜が溶解されないようにしてある。
【００４１】
このように、本発明によれば、チャネル方向を交差あるいは直交できるシリコン膜を所望の領域に任意の大きさ、任意の配置、任意の数で形成できるため、アクティブ・マトリクス方式の表示装置のように、ガラス基板の有効表示領域（画素領域）の周辺にある限られた領域にスペース効率よく高速の薄膜トランジスタ回路を高密度で作り込むことが可能となる。
【００４２】
以上の説明では、段差を２つとしたが、本発明はこれに限るものではなく、３段以上の複数段の領域を複数設けることもできる。また、各面に異なるチャネル方向のシリコン半導体膜だけでなく、異なる結晶構造のシリコン半導体膜を混在させて形成して、回路機能に応じたシリコン膜を必要な配置で形成できる。また、下地膜ＵＣの酸化シリコン層ＳｉＯをエッチングするだけでなく、窒化シリコン層ＳｉＮをエッチングすることや、ガラス基板をエッチングすることにより、段差を形成することもできる。
【図面の簡単な説明】
【００４３】
【図１】本発明の半導体装置を説明する段差パターンを用いた帯状結晶半導体膜の製造方法の模式図である。
【図２】本発明の実施例１を説明する図１のＡ−Ａ'線に沿った断面図である。
【図３】本発明の実施例２を説明する図２と同様の断面図である。
【図４】実施例３で説明した本発明の半導体装置の製造方法をさらに説明するための拡大斜視図である。
【図５】実施例３で説明した本発明の半導体装置の製造方法をさらに説明するための図４に続く拡大斜視図である。
【図６】実施例３で説明した本発明の半導体装置の製造方法をさらに説明するための図５に続く拡大斜視図である。
【図７】本発明の実施例３で得られた半導体装置の基板に薄膜トランジスタのチャネル部となる活性層（半導体層）をパターニングした状態を模式的に示す図４〜図６と同様の拡大斜視図である。
【図８】本発明の実施例３で得られた半導体装置の基板要部の構成例を説明する断面図である。
【図９】ＳＥＬＡＸによる帯状結晶シリコン半導体膜への改質を説明する模式図である。
【符号の説明】
【００４４】
ＳＵＢ・・・絶縁基板、ＵＣ・・・下地膜、ＳｉＮ・・・窒化シリコン層、ＳｉＯ・・・酸化シリコン層、ＢＰ・・・段差、ＰＬ1・・・第１面、ＰＬ２・・・第２面。
【図１】
2007305893.tif 000003
【図２】
2007305893.tif 000004
【図３】
2007305893.tif 000005
【図４】
2007305893.tif 000006
【図５】
2007305893.tif 000007
【図６】
2007305893.tif 000008
【図７】
2007305893.tif 000009
【図８】
2007305893.tif 000010
【図９】
2007305893.tif 000011