(57)【要約】【課題】高電子移動度トランジスタにおいて、高耐圧化と低オン抵抗化の両立を図る。【解決手段】高電子移動度トランジスタ１は、半絶縁性基板２上に順に形成された高耐圧のＧａＮ層３及びＡｌＧａＮ層４を有し、このＧａＮ層３上のＡｌＧａＮ層４の両端部を除去し、このＧａＮ層３上からＡｌＧａＮ層４上に亘って、両層に接するようにドレイン電極５及びソース電極６を備える。これにより、ＧａＮ層３におけるＡｌＧａＮ層４との接触面付近に発生する２次元電子ガス８による電流経路の低抵抗化と、各電極５、６と２次元電子ガス８との間の電流経路の低抵抗化によりドレイン・ソース間抵抗を低減でき、高耐圧化と低オン抵抗化を両立できる。【選択図】図２
2007173453.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層上にＡｌＧａＮ層を設け、このＧａＮ層のＡｌＧａＮ層との接触面付近に発生する２次元電子ガス（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）を電流経路とする高電子移動度トランジスタにおいて、
前記ＧａＮ層上のＡｌＧａＮ層の両端部を除去し、このＡｌＧａＮ層の除去されたＧａＮ層上からＡｌＧａＮ層上に亘って、両層に接するようにドレイン電極及びソース電極をそれぞれ形成すると共に、該ドレイン・ソース電極間にゲート電極を形成したことを特徴とする高電子移動度トランジスタ。
【請求項２】
前記ＧａＮ層における前記ドレイン電極及びソース電極と接する部分に、高濃度にドープしたＮ型のＧａＮ層を形成したことを特徴とする請求項１に記載の高電子移動度トランジスタ。
【請求項３】
ＧａＮ層上にＡｌＧａＮ層を設け、このＧａＮ層のＡｌＧａＮ層との接触面付近に発生する２次元電子ガス（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）を電流経路とする高電子移動度トランジスタにおいて、
前記ＡｌＧａＮ層をＧａＮ層内に埋め込み、前記ＧａＮ層上から前記埋め込まれたＡｌＧａＮ層上に亘って両層に接するようにドレイン電極及びソース電極をそれぞれ形成し、該ドレイン・ソース電極間にゲート電極を形成したことを特徴とする高電子移動度トランジスタ。
【請求項４】
前記ＧａＮ層における前記ドレイン電極及びソース電極と接する部分に、高濃度にドープしたＮ型のＧａＮ層を形成したことを特徴とする請求項３に記載の高電子移動度トランジスタ。
【請求項５】
前記ＧａＮ層における前記ＡｌＧａＮ層の下の部分に、高濃度にドープしたＮ型のＧａＮ層を形成したことを特徴とする請求項１乃至請求項４のいずれかに記載の高電子移動度トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧、かつ低オン抵抗を実現する窒化ガリュウム（ＧａＮ）及び窒化ガリュウムアルミニュム（ＡｌＧａＮ）系の高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）に関するものである。
【背景技術】
【０００２】
マイクロ波機器用等の超高周波デバイスとして、従来よりガリュウム砒素（ＧａＡｓ）の半導体材料が用いられ、このＧａＡｓは、シリコン（Ｓｉ）よりも高い電子移動度と低いソース抵抗を有し、ＧａＡｓデバイスがより高い周波帯で機能することを可能にしてきた。しかし、ＧａＡｓは、比較的狭いバンドキャップ（室温で１．４２ｅＶ）と、比較的低い降伏電圧のため、ＧａＡｓによるＨＥＭＴでは、高周波で高電力を発生することが困難であった。
【０００３】
近年、窒化ガリュウム（ＧａＮ）及び窒化ガリュウムアルミニュム（ＡｌＧａＮ）等のＧａＮ系半導体材料が、ＧａＡｓ系半導体材料に比べて広いバンドギャップ（室温でＧａＮは３．３６ｅＶ）と高い降伏電圧及び高飽和電子ドリフト速度等を有することにより、これらの特性を生かした各種デバイス、例えば、ＧａＮ材料系による高電子移動度トランジスタ（ＨＥＭＴ）の開発が行われている。
【０００４】
このＧａＮ材料を用いた従来の高電子移動度トランジスタ（ＨＥＭＴ）を図８（ａ）、８（ｂ）を参照して説明する。ＨＥＭＴ１００は、サファイヤ等の半絶縁性基板１０１の上に非導電性であるＧａＮ層１０２が形成され、その上にＧａＮ層１０２よりも広いバンドギャップを有するＡｌＧａＮ層１０３が設けられ、ＡｌＧａＮ層１０３とＧａＮ層１０２はヘテロ接合構造を成している。このＨＥＭＴ構造では、ＡｌＧａＮ層１０３の上に、ドレイン電極１０４とソース電極１０５が形成され、これらドレイン電極１０４とソース電極１０５の間には、ゲート電極１０６が形成されている。上記ＡｌＧａＮ／ＧａＮヘテロ接合（異種物質接合）では、ＧａＮ層１０２のＡｌＧａＮ層１０３と接触する接触面付近において、自発分極と界面応力に起因するピエゾ分極のため、より高い濃度でしかも移動度の高い２次元電子ガス１０７（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ、以下、２ＤＥＧと略す）が発生する。このＨＥＭＴ構造において、ＨＥＭＴ１００の動作時に、ＡｌＧａＮ層１０３は電子供給層として機能し、ＧａＮ層１０２に電子を供給し、ドレイン電極１０４とソース電極１０５が作動すると、ＧａＮ層１０２に供給された電子は２ＤＥＧ１０７を通って移動し、この移動によりドレイン電極１０４からソース電極１０５へドレイン電流Ｉｄが流れる。
【０００５】
図８（ｂ）に示すように、ドレイン・ソース間を流れるドレイン電流Ｉｄは、ドレイン電極１０４から、ＡｌＧａＮ層１０３を経て、２ＤＥＧ１０７の電流路を通り、再度ＡｌＧａＮ層１０３を経てソース電極１０５に至る経路を流れる。この電流経路の全抵抗は、ドレイン・ソース間抵抗（Ｒｄｓ０と記す）となり、
Ｒｄｓ０＝Ｒｇ１＋２×（Ｒｉ＋Ｒｃ）・・・（１）
と表せる。なお、Ｒｇ１は２ＤＥＧ１０７の電流路抵抗、ＲｉはＡｌＧａＮ層１０３の厚み方向の抵抗、ＲｃはＡｌＧａＮ層１０３と各電極１０４、１０５とのコンタクト抵抗を示す。ここで、電流路抵抗のＲｇ１は極めて小さい抵抗値を示すが、ＡｌＧａＮ層１０３が高抵抗であるため、
Ｒｉ＞＞Ｒｇ１、
となる。このＡｌＧａＮ層１０３の厚み方向の抵抗Ｒｉが大きいため、ドレイン・ソース間抵抗Ｒｄｓ０は、２ＤＥＧ１０７のドレイン電流Ｉｄの流れる電流路抵抗Ｒｇ１（チャンネル抵抗）が低抵抗にも拘らず全体として低抵抗にはならず、ＨＥＭＴ１００の低オン抵抗化が十分なされていなかった。
【０００６】
このように、従来のＨＥＭＴ１００では、ＧａＮ層１０２とＡｌＧａＮ層１０３により高耐圧性は得られるものの、ＡｌＧａＮ層１０３の高抵抗性により、ドレイン・ソース間抵抗Ｒｄｓ０の低抵抗性を得ることができず、高耐圧と低オン抵抗を両立させることが困難であった。
【０００７】
なお、ＧａＮ系の高移動度トランジスタとしては、半絶縁性基板上にＧａＮからなるバッファ層と、第１のＧａＮ系半導体材料のチャンネル層が順次蓄積され、このチャンネル層上にバンドキャップの大きい第２のＧａＮ系半導体材料からなる第１の電子供給層と第２の電子供給層が互いに隔離して形成されたものが知られている（例えば、特許文献１参照）。しかし、この構成では、電子供給層が２つに分離されているため、２次元電子ガスの電流流路が不連続になっているので、ゲート電極へのバイアス電圧が小さい場合、ドレイン電流が流れない又は電流経路抵抗が大きくなり、ゲート電圧を高くしないと動作しない等、使用に制限があった。
【特許文献１】ＷＯ２００３−７１６０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題を解決するためになされたものであり、ＧａＮ層／ＡｌＧａＮ層による高耐圧化と、２次元電子ガスの低抵抗性を生かしたドレイン・ソース間抵抗の低抵抗化を同時に実現することができる高耐圧、低抵抗のＡｌＧａＮ／ＧａＮ系高電子移動度トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために請求項１の発明は、ＧａＮ層上にＡｌＧａＮ層を設け、このＧａＮ層のＡｌＧａＮ層との接触面付近に発生する２次元電子ガス（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）を電流経路とする高電子移動度トランジスタにおいて、前記ＧａＮ層上のＡｌＧａＮ層の両端部を除去し、このＡｌＧａＮ層の除去されたＧａＮ層上からＡｌＧａＮ層上に亘って、両層に接するようにドレイン電極及びソース電極をそれぞれ形成すると共に、該ドレイン・ソース電極間にゲート電極を形成したものである。
【００１０】
請求項２の発明は、請求項１に記載の高電子移動度トランジスタにおいて、前記ＧａＮ層における前記ドレイン電極及びソース電極と接する部分に、高濃度にドープしたＮ型のＧａＮ層を形成したものである。
【００１１】
請求項３の発明は、ＧａＮ層上にＡｌＧａＮ層を設け、このＧａＮ層のＡｌＧａＮ層との接触面付近に発生する２次元電子ガス（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）を電流経路とする高電子移動度トランジスタにおいて、前記ＡｌＧａＮ層をＧａＮ層内に埋め込み、前記ＧａＮ層上から前記埋め込まれたＡｌＧａＮ層上に亘って両層に接するようにドレイン電極及びソース電極をそれぞれ形成し、該ドレイン・ソース電極間にゲート電極を形成したものである。
【００１２】
請求項４の発明は、請求項３に記載の発明において、前記ＧａＮ層における前記ドレイン電極及びソース電極と接する部分に、高濃度にドープしたＮ型のＧａＮ層を形成したものである。
【００１３】
請求項５の発明は、請求項１乃至請求項４のいずれかに記載の高電子移動度トランジスタにおいて、前記ＧａＮ層における前記ＡｌＧａＮ層の下の部分に、高濃度にドープしたＮ型のＧａＮ層を形成したものである。
【発明の効果】
【００１４】
請求項１の発明によれば、ドレイン電極及びソース電極と２次元電子ガスとの間の電流経路において、ＡｌＧａＮ層の厚み方向の抵抗と、ＡｌＧａＮ層と電極のコンタクト抵抗とによる直列抵抗の部分を、この直列抵抗に代えて、より低抵抗のＧａＮ層と電極のコンタクト抵抗とすることができるので、ドレイン・ソース間抵抗を低減することができる。これにより、高耐圧特性と共に、低オン抵抗特性を持つ高効率なＡｌＧａＮ／ＧａＮ高電子移動度トランジスタを得ることができる。
【００１５】
請求項２の発明によれば、ドレイン電流が流れる各電極付近のＧａＮ層のＮ型化により、ＧａＮ層とドレイン電極及びソース電極とのコンタクト抵抗を小さくできるので、ドレイン電流の電流路の抵抗を低減することができ、ドレイン・ソース間抵抗をさらに低減できる。
【００１６】
請求項３の発明によれば、２次元電子ガスがドレイン電極及びソース電極に接近して形成されることにより、２次元電子ガスと各電極の接する面積を大きくできるので、２次元電子ガスと各電極とのコンタクト抵抗を小さくでき、ドレイン・ソース間抵抗を低減することができる。これにより、低オン抵抗となる高効率なＡｌＧａＮ／ＧａＮ高電子移動度トランジスタを実現できる。
【００１７】
請求項４の発明によれば、ドレイン電極及びソース電極付近のＧａＮ層がＮ型化されるので、コンタクト抵抗が小さくされたＮ型ＧａＮ層を経由する低抵抗の電流路が電極近傍に別途形成され、この電流路の抵抗（電極とＮ型ＧａＮ層とのコンタクト抵抗）が２次元電子ガスと各電極が直接接触するコンタクト抵抗に並列に付加される。これにより、ドレイン電流の流れる２次元電子ガスと各電極間のトータルの電流路抵抗をより小さくでき、ドレイン・ソース間抵抗をさらに低減することができる。
【００１８】
請求項５の発明によれば、ドレイン電流流路において、抵抗値の大きいＧａＮ層の電流流路を殆ど抵抗値の低いＮ型のＧａＮ層の電流流路にすることができるので、ドレイン・ソース間抵抗をさらに低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の第１の実施の形態に係る高電子移動度トランジスタについて図１、図２を参照して説明する。第１の実施形態は主に請求項１に対応する。図１、図２において、本実施形態の高電子移動度トランジスタ（ＨＥＭＴ）１は、サファイヤ等の半絶縁性基板２の上に非導電性であるＧａＮ層３が形成され、その上にＧａＮ層３よりも広いバンドギャップを有するＡｌＧａＮ層４が設けられている。このＡｌＧａＮ層４とＧａＮ層３はヘテロ接合（異種物質接合）構造を成している。ＧａＮ層３上のＡｌＧａＮ層４は、その両端部がエッチングによって除去されている。そして、このＡｌＧａＮ層４の除去されたＧａＮ層３の両端部からＡｌＧａＮ層４に亘ってドレイン電極５及びソース電極６がそれぞれ形成され、このドレイン・ソース電極間にさらにゲート電極７が形成されている。
【００２０】
上記ＡｌＧａＮ／ＧａＮヘテロ接合によるＨＥＭＴ１では、ＧａＮ層３のＡｌＧａＮ層４との接触面付近において、自発分極と界面応力に起因するピエゾ分極のため、より高い濃度でしかも移動度の高い２次元電子ガス８（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：以下、２ＤＥＧと略す）が発生する。この２ＤＥＧ８は、超低抵抗の電流路として働き、またＡｌＧａＮ層４は電子供給層として機能し、ＧａＮ層３に電子を供給する。そして、この電子は、ドレイン・ソース電極間と、ゲート電極７にそれぞれ駆動電圧が印加されると、電子移動度の高い２ＤＥＧ８を通って移動し、この移動により、ＨＥＭＴ１は、ドレイン電極５からソース電極６へ高速にドレイン電流（Ｉｄで表す）を流すことができ、高電子移動度トランジスタとして動作する。
【００２１】
図２において、本実施形態におけるＨＥＭＴ１のドレイン・ソース間抵抗（Ｒｄｓ１と記す）は、２次元電子ガス８の電流路抵抗（Ｒｇ１と記す）と、ドレイン電極５及びソース電極６とＧａＮ層３との各コンタクト抵抗（Ｒ１と記す）と、２次元電子ガス８と各電極５、６との接触面までのＧａＮ層内の電流路抵抗（Ｒａと記す）により、
Ｒｄｓ１＝Ｒｇ１＋２（Ｒ１＋Ｒａ）・・・（２）
と表せる。ここで、２次元電子ガス８の電流路抵抗Ｒｇ１は、ＨＥＭＴ１の特性上、極めて小さい抵抗値を成す。従って、ドレイン・ソース間抵抗Ｒｄｓは、殆ど各電極とＧａＮ層とのコンタクト抵抗Ｒ１と電流路抵抗Ｒａによって決定されると言える。
【００２２】
一方、上記の式（２）を、前述の図８（ｂ）で示した従来構造におけるドレイン・ソース間抵抗Ｒｄｓ０の式（１）と比較すると、ＡｌＧａＮ層の高抵抗によりＲｉが高抵抗となるので、
Ｒｉ＋Ｒｃ＞＞Ｒ１＋Ｒａ
となる。これにより、本実施形態のＨＥＭＴ１のドレイン・ソース間抵抗Ｒｄｓ１は、
Ｒｄｓ１≪Ｒｄｓ０
となり、従来に比べ、ＨＥＭＴ１のドレイン・ソース間抵抗を低減することができる。これにより、耐圧性に優れると共に、オン抵抗の低い、高効率なＨＥＭＴ１を形成することができる。
【００２３】
このように、本実施形態によれば、ドレイン電極及びソース電極と２次元電子ガス間の電流経路において、ＡｌＧａＮ層の厚み方向の抵抗ＲｉとＡｌＧａＮ層と電極とのコンタクト抵抗Ｒｃによる直列抵抗（Ｒｉ＋Ｒｃ）を、この直列抵抗よりも抵抗値の低いＧａＮ層と電極とのコンタクト抵抗Ｒ１と電流路抵抗Ｒａの直列抵抗（Ｒ１＋Ｒａ）に置き換えることができるので、ドレイン・ソース間抵抗を低減することができる。これにより、オン抵抗の小さい高効率なＡｌＧａＮ／ＧａＮ高電子移動度トランジスタを実現できる。
【００２４】
次に、本発明の第２の実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）について図３（ａ）、（ｂ）を参照して説明する。第２の実施形態は、主に請求項２に対応する。本実施形態は、上記第１の実施形態において、ＧａＮ層３のドレイン電極５及びソース電極６と接する部分に、高濃度にドープした（例えばＳｉ）Ｎ型のＧａＮ層９（以下、Ｎ型ＧａＮ層と記す）をさらに形成したものである。なお、図３（ａ）、（ｂ）において、前記実施形態と同一部材には、同一符号を付している。
【００２５】
図３（ａ）、（ｂ）において、本実施形態のＨＥＭＴ１は、サファイヤ等の半絶縁性基板２の上に非導電性であるＧａＮ層３が形成され、その上にＡｌＧａＮ層４が設けられて、ＡｌＧａＮ層４とＧａＮ層３によるヘテロ接合（異種物質接合）が形成される。このＧａＮ層３上のＡｌＧａＮ層４は、その両端部がエッチングによって除去され、このＡｌＧａＮ層４の除去されたＧａＮ層３の両端部からＡｌＧａＮ層４に亘ってドレイン電極５及びソース電極６がそれぞれ形成され、このドレイン・ソース電極間にゲート電極７が形成されている。そして、ドレイン電極５及びソース電極６の下のＧａＮ層３において、高濃度にドープした（例えばＳｉ）Ｎ型ＧａＮ層９が形成されている。
【００２６】
上記ＨＥＭＴ１では、ＡｌＧａＮ層４は電子供給層として機能し、ＧａＮ層３に電子を供給し、この電子は、ドレイン電極５、ソース電極６間と、ゲート電極７にそれぞれ駆動電圧が印加されると、電子移動度の高い２ＤＥＧ８を通って移動する。この電子の移動により、ドレイン電流Ｉｄは、ドレイン電極５からＮ型ＧａＮ層９を通り、２ＤＥＧ８を経て、再度Ｎ型ＧａＮ層９を通ってソース電極６に高速に流れる。
【００２７】
図３（ｂ）に示すように、このＮ型ＧａＮ層９を形成したことにより、本実施形態におけるＨＥＭＴ１のドレイン・ソース間抵抗（Ｒｄｓ２と記す）は、２ＤＥＧ８の電流路抵抗Ｒｇ１と、ドレイン電極５及びソース電極６とＮ型ＧａＮ層９との各コンタクト抵抗（Ｒ２と記す）と、２ＤＥＧ８からＮ型ＧａＮ層９までの短い距離の電流路抵抗（Ｒｂと記す）により、
Ｒｄｓ２＝Ｒｇ１＋２×（Ｒ２＋Ｒｂ）・・・（２）
と表せる。ここで、コンタクト抵抗Ｒ２は、ＧａＮ層３が高濃度にドープされて低抵抗のＮ型ＧａＮ層９となったことにより、ＧａＮ層３と各電極とのコンタクト抵抗Ｒ１より低抵抗になる。また、電流路抵抗Ｒｂは、短い距離の抵抗なので前記Ｒａより十分小さい。従って、
Ｒｄｓ２＝Ｒｇ１＋２×（Ｒ２＋Ｒｂ）＜Ｒｇ１＋２×（Ｒ１＋Ｒａ）＝Ｒｄｓ１
となり、ドレイン・ソース間抵抗がさらに低減される。これにより、第１の実施形態より、さらに高効率のＨＥＭＴ１を形成することができる。
【００２８】
このように、本実施形態によれば、電極と接するＧａＮ層３に高濃度にドープされたＮ型ＧａＮ層９を形成したことにより、ＧａＮ層３と電極とのコンタクト抵抗を小さくできるので、ドレイン・ソース間抵抗をさらに低減することができる。
【００２９】
次に、本発明の第３の実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）について図４（ａ）、（ｂ）を参照して説明する。第３の実施形態は、主に請求項５に対応する。本実施形態は、上記第２の実施形態において、ＧａＮ層３におけるＡｌＧａＮ層４の下の部分に、高濃度にドープした（例えばＳｉ）Ｎ型のＧａＮ層９を形成したものである。
【００３０】
図４（ａ）、（ｂ）に示すように、本実施形態のＨＥＭＴ１は、サファイヤ等の半絶縁性基板２の上に非導電性であるＧａＮ層３が形成され、その上にＡｌＧａＮ層４が設けられて、ＡｌＧａＮ層４とＧａＮ層３によるヘテロ接合（異種物質接合）が形成される。このＧａＮ層３上のＡｌＧａＮ層４は、その両端部がエッチングによって除去され、このＡｌＧａＮ層の除去されたＧａＮ層３の両端部からＡｌＧａＮ層４に亘ってドレイン電極５及びソース電極６がそれぞれ形成され、このドレイン・ソース電極間にゲート電極７が形成されている。そして、ＧａＮ層３におけるドレイン電極５及びソース電極６と接する部分に加え、ＧａＮ層３におけるＡｌＧａＮ層４の下の部分にまで高濃度にドープした（例えばＳｉ）Ｎ型ＧａＮ層９が形成されている。
【００３１】
上記ＨＥＭＴ１では、ＡｌＧａＮ層４は電子供給層として機能し、ＧａＮ層３に電子を供給し、この電子は、ドレイン電極５、ソース電極６間と、ゲート電極７にそれぞれ駆動電圧が印加されると、電子移動度の高い２ＤＥＧ８を通って移動する。そして、ドレイン電流Ｉｄは、ドレイン電極５からＮ型ＧａＮ層９を通り、このＮ型ＧａＮ層９から２ＤＥＧ８を経て、再度Ｎ型ＧａＮ層９を通ってソース電極６に高速に流れる。また、Ｎ型ＧａＮ層９と２ＤＥＧ８は、その間に介在する流路媒体はなく、互いに直接的に結合される。
【００３２】
図４（ｂ）に示すように、このＮ型ＧａＮ層９をＧａＮ層３におけるＡｌＧａＮ層４の下の部分にまで形成したことにより、Ｎ型ＧａＮ層９が広がり、各電極とＮ型ＧａＮ層９のコンタクト面積が増加し、前記図３（ｂ）中のＧａＮ層３内の電流路抵抗Ｒｂがなくなると共に、ＧａＮ層３を通る電流経路を無くしている。これにより、ドレイン電流流路において、抵抗値の大きいＧａＮ層３が抵抗値の低いＮ型ＧａＮ層４により置き換えられる。また、前記電極とＧａＮ層３とのコンタクト抵抗Ｒ２は、低抵抗のＮ型ＧａＮ層９と電極とのコンタクト抵抗（Ｒ３と記す）に置き換わる。従って、ドレイン・ソース間抵抗（Ｒｄｓ３と表す）は、２ＤＥＧ８の電流路抵抗Ｒｇ１と、ドレイン電極５及びソース電極６とＮ型ＧａＮ層９とのコンタクト抵抗Ｒ３とを用いて、
Ｒｄｓ３＝Ｒｇ１＋２Ｒ３・・・（２）
と表せる。ここで、
Ｒ３＜Ｒ２＋Ｒｂ
より、
Ｒｄｓ３＝Ｒｇ１＋２Ｒ３＜Ｒｇ１＋２×（Ｒ２＋Ｒｂ）＝Ｒｄｓ２
となるため、ドレイン・ソース間抵抗がさらに低減される。
【００３３】
このように、本実施形態によれば、ＧａＮ層３におけるＡｌＧａＮ層４の下の部分に、高濃度にドープしたＮ型のＧａＮ層をさらに形成し、Ｎ型ＧａＮ層９を２ＤＥＧ８に接する領域まで広げることにより、各電極とＮ型ＧａＮ層９とのコンタクト面積を増加させ、ＧａＮ層を通る電流経路を無くすことができる。これにより、ドレイン電流流路において、抵抗値の大きいＧａＮ層３が抵抗値の低いＮ型ＧａＮ層４に置き換えられるのでドレイン・ソース間抵抗をさらに低減でき、オン抵抗の小さい高効率のＨＥＭＴ１を形成することができる。
【００３４】
次に、本発明の第４の実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）について図５（ａ）、（ｂ）を参照して説明する。第４の実施形態は、主に請求項３に対応する。図５（ａ）、（ｂ）に示すように、本実施形態の高電子移動度トランジスタ（ＨＥＭＴ）１は、サファイヤ等の半絶縁性基板２の上に非導電性であるＧａＮ層３が形成され、その上にＧａＮ層３よりも広いバンドギャップを有するＡｌＧａＮ層４が設けられ、ＡｌＧａＮ層４とＧａＮ層３はヘテロ接合（異種物質接合）構造を成している。このＡｌＧａＮ層４は、ＧａＮ層３の表面側からＧａＮ層３内に埋め込まれ、その埋め込まれたＡｌＧａＮ層４の表面とＧａＮ層３の表面とは、同一面になるよう形成されている。また、ＧａＮ層３上から埋め込まれたＡｌＧａＮ層４上に亘って両層に接するようにドレイン電極５及びソース電極６をそれぞれ形成し、これらドレイン・ソース電極間にゲート電極７を形成している。
【００３５】
上記ＡｌＧａＮ／ＧａＮヘテロ接合によるＨＥＭＴ１において、ＧａＮ層３内では、ＡｌＧａＮ層４の側面側（半絶縁性基板２の長手方向に対して垂直方向側の側面）の接触面付近まで延びる２ＤＥＧ８ａが発生する。この２ＤＥＧ８ａは、超低抵抗の電流路として働き、またＡｌＧａＮ層４は電子供給層として機能し、ＧａＮ層３に電子を供給する。そして、この電子は、ドレイン電極５、ソース電極６間と、ゲート電極７にそれぞれ駆動電圧が印加されると、電子移動度の高い２ＤＥＧ８ａを通って移動し、この移動により、ＨＥＭＴ１は、ドレイン電極５からソース電極６へ高速にドレイン電流（Ｉｄで表す）を流すことができ、高電子移動度トランジスタとして動作する。
【００３６】
図５（ａ）に示すように、ＡｌＧａＮ層４をＧａＮ層３内に埋め込んだことにより、ＧａＮ層３内のＡｌＧａＮ層４との側面（半絶縁性基板２の長手方向に対して垂直方向側の側面）における接触面近傍においても２ＤＥＧ８ａが発生するようになるため、ドレイン電流Ｉｄは、主としてこの２ＤＥＧ８ａを通ってドレイン電極５からソース電極６に流れる。
【００３７】
図５（ｂ）に示すように、２ＤＥＧ８ａがドレイン電極５及びソース電極６の近傍まで伸延されることにより、２ＤＥＧ８ａとドレイン電極５及びソース電極６との接する面積を大きくすることができる。この２ＤＥＧ８ａと各電極とのコンタクト抵抗をＲ４とすると、本実施形態のドレイン・ソース間抵抗（Ｒｄｓ４と表す）は、２ＤＥＧ８ａの電流路抵抗Ｒｇ２と、２ＤＥＧ８ａとドレイン電極５及びソース電極６との各コンタクト抵抗Ｒ４により、
Ｒｄｓ４＝Ｒｇ２＋２×Ｒ４・・・（２）
と表せる。ここでの２ＤＥＧ８ａの電流路抵抗Ｒｇ２は、前記電流路抵抗Ｒｇ１より距離は長くなるが、電流路抵抗Ｒｇ１、Ｒｇ２は、抵抗値として元々微小であるので、他の抵抗に比べ殆ど差はないと考えられる（これによりＲｇ１≒Ｒｇ２とできる）。また、コンタクト抵抗Ｒ４は、低抵抗の２ＤＥＧ８ａと各電極とのコンタクト抵抗であるので、２ＤＥＧ８ａより抵抗値の高いＧａＮ層３と電極５、６とのコンタクト抵抗Ｒ１より小さくなる。従って、
Ｒ４＜Ｒ１
となるため、
Ｒｄｓ４＝Ｒｇ２＋２×Ｒ４＜Ｒｇ１＋２×Ｒ１＝Ｒｄｓ１
が成立し、ドレイン・ソース間抵抗が低減される。これにより、第１の実施形態より、低オン抵抗の高効率なＨＥＭＴ１を形成することができる。
【００３８】
このように、本実施形態によれば、２ＤＥＧ８ａとドレイン電極５及びソース電極６との接する面積を大きくでき、第１の実施形態と比べて２ＤＥＧ８ａと各電極とのコンタクト抵抗を小さくできるので、ドレイン・ソース間抵抗を低減できる。これにより、オン抵抗の小さい高効率なＡｌＧａＮ／ＧａＮ高電子移動度トランジスタを実現できる。
【００３９】
次に、本発明の第５の実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）について図６（ａ）、（ｂ）を参照して説明する。第５の実施形態は、主に請求項４に対応する。本実施形態は、上記第４の実施形態において、ドレイン電極５及びソース電極６の下に高濃度にドープした（例えばＳｉ）Ｎ型のＧａＮ層９をさらに備えたものである。
【００４０】
図６（ａ）、（ｂ）に示されるように、本実施形態のＨＥＭＴ１では、サファイヤ等の半絶縁性基板２の上に非導電性であるＧａＮ層３が形成され、その上にＡｌＧａＮ層４が設けられて、ＡｌＧａＮ層４とＧａＮ層３によるヘテロ接合（異種物質接合）が形成される。このＡｌＧａＮ層４は、ＧａＮ層３の表面側からＧａＮ層３内に埋め込まれ、その埋め込まれたＡｌＧａＮ層４の表面とＧａＮ層３の表面とは、同一面になるよう形成されている。また、ＧａＮ層３上から埋め込まれたＡｌＧａＮ層４上に亘って両層に接するようにドレイン電極５及びソース電極６をそれぞれ形成し、これらドレイン・ソース電極間にゲート電極７を形成している。さらに、ＧａＮ層３におけるこれらドレイン電極５及びソース電極６と接する部分に、高濃度にドープしたＮ型ＧａＮ層９が形成されている。
【００４１】
図６（ａ）に示すように、ＡｌＧａＮ層４をＧａＮ層３内に埋め込んで、かつドレイン電極５及びソース電極６の下に高濃度にドープしたＮ型ＧａＮ層９をさらに備えたことにより、ドレイン電流Ｉｄは、電極近傍の２ＤＥＧ８ａを通ってドレイン電極５からソース電極６に流れる電流Ｉｄ１と、Ｎ型ＧａＮ層９を通る電流Ｉｄ２の２つの電流が並列に分かれて流れているものと見なせる。
【００４２】
これにより、図６（ｂ）に示すように、本実施形態のドレイン・ソース間抵抗（Ｒｄｓ５と表す）は、２次元電子ガス８ａの電流路抵抗Ｒｇ２と、上述の電流Ｉｄ１の流れる、ドレイン電極及びソース電極と２次元電子ガス８ａとのコンタクト抵抗Ｒ４と、電流Ｉｄ２の流れる、Ｎ型ＧａＮ層９とドレイン電極５及びソース電極６とのコンタクト抵抗（Ｒ５と記す）により、
Ｒｄｓ５＝Ｒｇ２＋２×Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）・・・（４）
と表せる。ここで、コンタクト抵抗Ｒ５は、高濃度にドープされたＮ型ＧａＮ層９により抵抗が低くなるため、各電極５、６とＧａＮ層３とのコンタクト抵抗Ｒ４より低抵抗になる。従って、
Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）＜Ｒ４
が成立し、
Ｒｄｓ５＝Ｒｇ２＋２×Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）＜Ｒｇ２＋２×Ｒ４＝Ｒｄｓ４
となる。これにより、ドレイン・ソース間抵抗がさらに低減され、第４の実施形態より、さらにオン抵抗の小さい高効率のＨＥＭＴ１を形成することができる。
【００４３】
このように、本実施形態によれば、電極と接するＧａＮ層３に高濃度にドープされたＮ型ＧａＮ層９を形成したことにより、電極近傍のドレイン電流Ｉｄの電流経路において、２ＤＥＧ８ａからＮ型ＧａＮ層９を経由する抵抗の低い電流路（この電流路抵抗はコンタクト抵抗Ｒ５に相当）が別に形成されたことになり、電流路を増やすことができる。このコンタクト抵抗Ｒ５は、前記の２ＤＥＧ８ａと電極５、６との直接のコンタクト抵抗Ｒ４に並列に付加されるので、２ＤＥＧ８ａと各電極間のトータルの電流路抵抗をより小さくでき、ドレイン・ソース間抵抗をさらに低減することができる。
【００４４】
次に、本発明の第６の実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）について図７（ａ）、（ｂ）を参照して説明する。第６の実施形態は、主に請求項５に対応する。本実施形態は、上記第５の実施形態において、ＧａＮ層３におけるＡｌＧａＮ層４の下の部分に、高濃度にドープしたＮ型のＧａＮ層をさらに形成したものである。
【００４５】
図７（ａ）、（ｂ）に示されるように、本実施形態のＨＥＭＴ１では、サファイヤ等の半絶縁性基板２の上に非導電性であるＧａＮ層３が形成され、その上にＡｌＧａＮ層４が設けられて、ＡｌＧａＮ層４とＧａＮ層３によるヘテロ接合（異種物質接合）が形成される。このＡｌＧａＮ層４は、ＧａＮ層３の表面側からＧａＮ層３内に埋め込まれ、その埋め込まれたＡｌＧａＮ層４の表面とＧａＮ層３の表面とは、同一面になるよう形成されている。また、ＧａＮ層３上から埋め込まれたＡｌＧａＮ層４上に亘って両層に接するようにドレイン電極５及びソース電極６をそれぞれ形成し、これらドレイン・ソース電極間にゲート電極７を形成している。そして、ＧａＮ層３において、ドレイン電極５及びソース電極６と接する部分からさらに、ＡｌＧａＮ層４の下の部分に至るまで高濃度にドープした（例えばＳｉ）Ｎ型ＧａＮ層９が形成されている。また、これにより、このＮ型ＧａＮ層９は、ＡｌＧａＮ層４の側面（ＡｌＧａＮ層４の長手方向に垂直方向側の側面）に接するようになる。
【００４６】
図７（ａ）に示すように、ＡｌＧａＮ層４をＧａＮ層３内に埋め込んで、かつＧａＮ層３におけるＡｌＧａＮ層４の下の部分に、高濃度にドープしたＮ型のＧａＮ層をさらに形成したことにより、Ｎ型ＧａＮ層９内に２ＤＥＧ８ａが広がり、ＡｌＧａＮ層４の側面のＧａＮ層３がなくなる。そして、電極近傍付近では、ドレイン電流Ｉｄは、ＡｌＧａＮ層４の側面における低抵抗のＮ型ＧａＮ層９内の２ＤＥＧ８ａを通る電流Ｉｄ３と、前記のＮ型ＧａＮ層９とドレイン電極５及びソース電極６とのコンタクト抵抗Ｒ５の電流路を通る電流Ｉｄ２に分かれて流れることになる。この電流Ｉｄ３の流れるＮ型ＧａＮ層９の部分の電流路抵抗（後述のコンタクト抵抗Ｒ６）は、前記電流Ｉｄ１の流れるＧａＮ層３の部分の電流路抵抗（前述のコンタクト抵抗Ｒ４）（図６（ｂ）参照）より低くなる。
【００４７】
すなわち、図７（ｂ）に示すように、ＡｌＧａＮ層４の側面近傍の２ＤＥＧ８ａが低抵抗のＮ型ＧａＮ層９内を通ることにより、電流Ｉｄ３の流れる電流路のコンタクト抵抗（Ｒ６と記す）を、図６（ａ）に示される電流Ｉｄ１の流れていた２ＤＥＧ８ａと電極５、６とのコンタクト抵抗Ｒ４より低下させることができる。従って、本実施形態においては、コンタクト抵抗Ｒ４がコンタクト抵抗Ｒ６に変ったと考えると、２ＤＥＧ８ａのＮ型ＧａＮ層９内に入る手前から見た２ＤＥＧ８ａと電極間のトータルのコンタクト抵抗は、コンタクト抵抗Ｒ６と前記コンタクト抵抗Ｒ５の並列抵抗となる。これにより、本実施形態のＨＥＭＴ１におけるドレイン・ソース間抵抗（Ｒｄｓ６と表す）は、２ＤＥＧ８ａの電流路抵抗Ｒｇ２（Ｒｇ１にほぼ等しい）と、コンタクト抵抗Ｒ５、Ｒ６の並列抵抗とにより、
Ｒｄｓ６＝Ｒｇ２＋２×Ｒ５・Ｒ６／（Ｒ５＋Ｒ６）・・・（２）
と表せる。また、上記のように、Ｒ６＜Ｒ４であるから、
Ｒ５・Ｒ６／（Ｒ５＋Ｒ６）＜Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）
となる。そして、Ｒｇ１≒Ｒｇ２より、
Ｒｇ２＋２×Ｒ５・Ｒ６／（Ｒ５＋Ｒ６）＜Ｒｇ１＋２×Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）
となることにより、
Ｒｄｓ６＜Ｒｄｓ５
となる。これにより、第６の実施形態のＨＥＭＴ１では、上記第５の実施形態の場合と比べて、ドレイン・ソース間抵抗がさらに低減される。
【００４８】
このように、本実施形態よれば、ＧａＮ層３におけるＡｌＧａＮ層４の下の部分に、高濃度にドープしたＮ型のＧａＮ層９をさらに形成したので、電極とＮ型ＧａＮ層９のコンタクト面積の増加と、２ＤＥＧ８のＮ型ＧａＮ層３への広がりにより、ＧａＮ層３内の電流経路を無くすことができる。すなわち、ドレイン電流流路において、抵抗値の大きいＧａＮ層３を抵抗値の低いＮ型ＧａＮ層９に置き換えたことにより、第５の実施形態に比べて、ドレイン・ソース間抵抗をさらに低減することができ、オン抵抗の小さい高効率のＨＥＭＴ１を形成することができる。
【００４９】
なお、本発明は、上記実施形態に限られるものではなく、様々な変形が可能である。上記では、Ｎ型ＧａＮ層を形成するためにｎ型不純物としてＳｉを例にあげたが、Ｓｉ以外にＴｅやＳを用いることもできる。また、半絶縁性基板材料として、サファイヤ以外にＳｉＣ、ＧａＡｓ、Ｓｉ、Ｇａｎ等を用いてもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態における高電子移動度トランジスタの構成図。
【図２】上記トランジスタのドレイン・ソース間の抵抗を示す図。
【図３】（ａ）は、本発明の第２の実施形態における高電子移動度トランジスタの構成図、（ｂ）は、このトランジスタのドレイン・ソース間の抵抗を示す図。
【図４】（ａ）は、本発明の第３の実施形態における高電子移動度トランジスタの構成図、（ｂ）は、このトランジスタのドレイン・ソース間の抵抗を示す図。
【図５】（ａ）は、本発明の第４の実施形態における高電子移動度トランジスタの構成図、（ｂ）は、このトランジスタのドレイン・ソース間の抵抗を示す図。
【図６】（ａ）は、本発明の第５の実施形態における高電子移動度トランジスタの構成図、（ｂ）は、このトランジスタのドレイン・ソース間の抵抗を示す図。
【図７】（ａ）は、本発明の第６の実施形態における高電子移動度トランジスタの構成図、（ｂ）は、このトランジスタのドレイン・ソース間の抵抗を示す図。
【図８】（ａ）は、従来の高電子移動度トランジスタの構成図、（ｂ）は、このトランジスタのドレイン・ソース間の抵抗を示す図。
【符号の説明】
【００５１】
１  高電子移動度トランジスタ
２  半絶縁性基板
３  ＧａＮ層
４  ＡｌＧａＮ層
５  ドレイン電極
６  ソース電極
７  ゲート電極
８、８ａ  ２ＤＥＧ（２次元電子ガス）
９  Ｎ型ＧａＮ層
【図１】
2007173453.tif 000003
【図２】
2007173453.tif 000004
【図３】
2007173453.tif 000005
【図４】
2007173453.tif 000006
【図５】
2007173453.tif 000007
【図６】
2007173453.tif 000008
【図７】
2007173453.tif 000009
【図８】
2007173453.tif 000010