(57)【要約】【課題】現実の製造バラツキに対応でき、また付加電流源を必要とすることなく、またバラツキの勾配の影響を受けず、Ｄ／Ａ変換の直線性を向上させる。【解決手段】デジタル信号ＤＩＮが４ビットで、電流源２１Ａ〜２１Ｏの電流Ｉａ〜Ｉｏの値が図３の関係にあるとき、ＤＩＮ＝「０」のときは電流は０とし、ＤＩＮ＝「１」のときは電流Ｉｈ＝Ｉを、ＤＩＮ＝「２」のときは電流「Ｉａ／２＋Ｉｈ＋Ｉｏ／２＝２Ｉ」を、ＤＩＮ＝「３」のときは電流「Ｉａ＋Ｉｈ＋Ｉｏ＝３Ｉ」を、・・・・、ＤＩＮ＝「１４」のときは電流「Ｉａ＋Ｉｂ＋・・・＋Ｉｆ＋Ｉｇ／２＋Ｉｈ＋Ｉｉ／２＋Ｉｊ＋・・・Ｉｎ＋Ｉｏ＝１４Ｉ」を、ＤＩＮ＝「１５」のときは電流「Ｉａ＋Ｉｂ＋・・・＋Ｉｎ＋Ｉｏ＝１５Ｉ」を、それぞれ抵抗２３に供給して、出力端子ＯＵＴからアナログ電圧を取り出す。【選択図】図４
2007288618.tif 000002
【特許請求の範囲】
【請求項１】
Ｎビットの入力デジタル信号に応じて２N−１個の電流源の内の１又は２以上の電流源の電流を出力抵抗に供給してアナログ信号を発生させるＤ／Ａ変換方法において、
前記各電流源を出力電流の大小関係に基づいて識別し、
前記出力抵抗に供給すべき電流が単位電流の奇数倍のときは、前記大小関係の中央の電流源の電流を供給し、
又は、該中央の電流源の電流と、該中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の１組又は２組以上の電流とを加算して供給し、
前記出力抵抗に供給すべき電流が単位電流の偶数倍のときは、前記中央の電流源の電流と、前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の加算値の１／２の電流とを加算して供給し、
又は、前記中央の電流源の電流と、前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の加算値の１／２の電流と、前記中央の電流源に対して前記大小関係が対象な関係にある別の２つの電流源の１組あるいは２組以上の電流とを加算して供給する、
ことを特徴とするＤ／Ａ変換方法。
【請求項２】
Ｎビットの入力デジタル信号に応じた２N−１個の電流源および該各電流源と出力抵抗との間に接続された２N−１個のスイッチ素子からなる電流加算部と、前記デジタル信号に応じて前記電流加算部の前記スイッチ素子のオン／オフを制御するデコーダとを備えたＤ／Ａ変換器において、
前記各電流源が全電流とその１／２の電流を切り替える切り替え手段を備え、
前記出力抵抗に単位電流の奇数倍の電流を供給すべきときは、前記各電流源の前記全電流で決まる大小関係の中央の電流源の電流を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、
又は、該中央の電流源を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ該中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の１組あるいは２組以上を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、
前記出力抵抗に前記単位電流の偶数倍の電流を供給すべきときは、前記中央の電流源の電流を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の電流を前記１／２の電流にセットするとともに対応する前記スイッチ素子をオンさせ、
又は、前記中央の電流源の電流を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の電流を前記１／２の電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ前記中央の電流源に対して前記大小関係が対象な関係にある別の２つの電流源の１組あるいは２組以上を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせる、
ことを特徴とするＤ／Ａ変換器。
【請求項３】
請求項２に記載のＤ／Ａ変換器において、
前記大小関係の中央の電流源を、前記全電流のみが出力可能である電流源に置き換えたことを特徴とするＤ／Ａ変換器。
【請求項４】
請求項２に記載のＤ／Ａ変換器において、
前記各電流源を、前記全電流と前記全電流の１／２と前記全電流の１／４の電流を切り替え可能な電流源に置き換え、前記全電流と前記１／２の電流の切り替えの第１の組み合わせと、前記１／２の電流と前記１／４の電流の切り替えの第２の組み合わせを選択可能にしたことを特徴とするＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力するデジタル信号に応じて電流加算値を切り替えてアナログ信号を発生させる電流加算型のＤ／Ａ変換方法およびＤ／Ａ変換器に関するものである。
【背景技術】
【０００２】
電流加算型のＤ／Ａ変換器は、図５に示すように、入力するデジタル信号ＤＩＮをデコードするデコーダ１０と、このデコーダ１０でデコードされた結果に応じて電流加算値を決める電流加算部２０とから構成される。図６は具体的構成を示す回路図であり、入力デジタル信号ＤＩＮが４ビットの場合に対応するものである。電流加算部２０は電流値がＩａ〜Ｉｏ（＝Ｉ）の１５個の電流源２４Ａ〜２４Ｏと、デコーダ１０によってオン／オフが制御される１５個のトランジスタ２５Ａ〜２５Ｏと、電流値を加算する出力抵抗２３からなる。ＯＵＴは出力端子である。
【０００３】
このＤ／Ａ変換器は、４ビットの入力デジタル信号ＤＩＮの値「０」〜「１５」に応じて、デコーダ１０により、電流加算部２０のトランジスタ２５Ａ〜２５Ｏの全部がオフ又は１以上がオンすることで、出力抵抗２３に流れる電流の加算値が決定される。図７はこれを説明するための図である。
【０００４】
例えば、ＤＩＮ＝「０」のときは全トランジスタ２５Ａ〜２５Ｏがオフし、出力抵抗２３には電流が流れず、これにより、出力端子ＯＵＴの電圧は最小電圧となる。
【０００５】
また、ＤＩＮ＝「１」のときはトランジスタ２５Ａのみがオンし、出力抵抗２３にはＩａ＝Ｉの電流が流れ、これにより、出力端子ＯＵＴの電圧は最小電圧よりも１ステップ大きな電圧となる。
【０００６】
以下、同様にして、デジタル信号ＤＩＮが大きくなるほど、出力抵抗２３に流れる電流の加算値が増し、それに応じた電圧が出力端子ＯＵＴに出力し、デジタル信号がアナログの差動電圧信号に変換される。
【０００７】
ところが、１５個の電流源２４Ａ〜２４Ｏで発生する電流Ｉａ〜Ｉｏは、一様な単位電流Ｉになるとは限らず、半導体チップの製造バラツキによってレイアウト位置等による差異が生じ、このため、Ｄ／Ａ変換の直線性が劣化する。特に、１個の半導体チップ内に複数チャネルのＤ／Ａ変換器を組み込む場合には、チャネル間でもＤ／Ａ変換の直線性にバラツキが生じる。
【０００８】
そこで、電流源の電流値のバラツキの傾向が例えば、ある一方向に勾配を持つような場合には、次のような配慮が行われている。すなわち、電流源とスイッチ対の組をＡ，Ｂ，・・・，Ｎ，Ｏとする場合、その各組を図８に示すようにレイアウトして、図８の左右方向にバラツキの勾配があるとき、デジタル信号ＤＩＮが順次増大するときのトランジスタをオンする選択順序を、Ａ→Ｂ→Ｃ→Ｄ→Ｈ→Ｇ→Ｆ→Ｅ→Ｉ→Ｊ→Ｋ→Ｌ→Ｏ→Ｎ→Ｍ→のようにしている。
【０００９】
また、文献としては、電流源の電流値のバラツキに応じてスイッチング素子のスイッチング順序を決定する特許文献１、本来の電流源の他に選択用の付加電流源を設ける特許文献２がある。
【特許文献１】特開平２−２５３７１９号公報
【特許文献２】特開平６−３４３０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、図８で説明した手法や特許文献１に記載の手法は、そのバラツキの打ち消しが不十分であった。また、これらの手法は製造前に取得したバラツキの勾配に基づくものであり、個々の半導体チップ毎に異なる製造バラツキには対応できなかった。さらに、特許文献２に記載のものは、本来の電流源の他に付加電流源を必要とするので電流源数が増大し、また本来の電流源とその付加電流源の一方を選択する特別な制御が必要となる。
【００１１】
本発明の目的は、現実の製造バラツキに対応でき、また付加電流源を必要とすることなく、またバラツキの勾配の影響を受けず、Ｄ／Ａ変換の直線性を向上できるようにしたＤ／Ａ変換器を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１にかかる発明は、Ｎビットの入力デジタル信号に応じて２N−１個の電流源の内の１又は２以上の電流源の電流を出力抵抗に供給してアナログ信号を発生させるＤ／Ａ変換方法において、前記各電流源を出力電流の大小関係に基づいて識別し、前記出力抵抗に供給すべき電流が単位電流の奇数倍のときは、前記大小関係の中央の電流源の電流を供給し、又は、該中央の電流源の電流と、該中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の１組又は２組以上の電流とを加算して供給し、前記出力抵抗に供給すべき電流が単位電流の偶数倍のときは、前記中央の電流源の電流と、前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の加算値の１／２の電流とを加算して供給し、又は、前記中央の電流源の電流と、前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の加算値の１／２の電流と、前記中央の電流源に対して前記大小関係が対象な関係にある別の２つの電流源の１組あるいは２組以上の電流とを加算して供給するとを特徴とする。
請求項２にかかる発明は、Ｎビットの入力デジタル信号に応じた２N−１個の電流源および該各電流源と出力抵抗との間に接続された２N−１個のスイッチ素子からなる電流加算部と、前記デジタル信号に応じて前記電流加算部の前記スイッチ素子のオン／オフを制御するデコーダとを備えたＤ／Ａ変換器において、前記各電流源が全電流とその１／２の電流を切り替える切り替え手段を備え、前記出力抵抗に単位電流の奇数倍の電流を供給すべきときは、前記各電流源の前記全電流で決まる大小関係の中央の電流源の電流を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、又は、該中央の電流源を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ該中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の１組あるいは２組以上を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、前記出力抵抗に前記単位電流の偶数倍の電流を供給すべきときは、前記中央の電流源の電流を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の電流を前記１／２の電流にセットするとともに対応する前記スイッチ素子をオンさせ、又は、前記中央の電流源の電流を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ前記中央の電流源に対して前記大小関係が対象な関係にある２つの電流源の電流を前記１／２の電流にセットするとともに対応する前記スイッチ素子をオンさせ、かつ前記中央の電流源に対して前記大小関係が対象な関係にある別の２つの電流源の１組あるいは２組以上を前記全電流にセットするとともに対応する前記スイッチ素子をオンさせることを特徴とする。
請求項３にかかる発明は、請求項２に記載のＤ／Ａ変換器において、前記大小関係の中央の電流源を、前記全電流のみが出力可能である電流源に置き換えたことを特徴とする。
請求項４にかかる発明は、請求項２に記載のＤ／Ａ変換器において、前記各電流源を、前記全電流と前記全電流の１／２と前記全電流の１／４の電流を切り替え可能な電流源に置き換え、前記全電流と前記１／２の電流の切り替えの第１の組み合わせと、前記１／２の電流と前記１／４の電流の切り替えの第２の組み合わせを選択可能にしたことを特徴とする。
【発明の効果】
【００１３】
請求項１〜３にかかる発明によれば、現実の製造バラツキに対応でき、また付加電流源を必要とすることなく、またバラツキの勾配の影響を受けず、Ｄ／Ａ変換の直線性を向上させることができ、複数チャネルのＤ／Ａ変換を行うとき、その変換結果を均一な精度に保つことができる。また、請求項４にかかる発明によれば、Ｄ／Ａ変換器のフルスケールを変更することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例のＤ／Ａ変換器について説明する。図１は４ビットのＤ／Ａ変換器の構成を示す図であり、１０は入力するデジタル信号ＤＩＮをデコードするデコーダ、２０はデコーダ１０の出力によって加算電流を決める電流加算部、３０は検出部、４０はＤＳＰ（デジタルシグナルプロセッサ）である。電流加算部２０は、電流Ｉａ〜Ｉｏを出力する１５個の電流源２１Ａ〜２１Ｏと、１５個のＰＭＯＳトランジスタ２２Ａ〜２２Ｏと、出力抵抗２３と、出力端子ＯＵＴを有する。
【００１５】
図２は電流Ｉａを出力する電流源２１Ａの具体例を示す回路図である。、この電流源２１Ａは、並列接続したＬ／Ｗが同じＰＭＯＳトランジスタＭＰ１，ＭＰ２と、この両トランジスタＭＰ１，ＭＰ２をオフさせるためにそのゲートに電源電圧ＶＤＤを印加するスイッチＳＷ１，ＳＷ２と、両トランジスタＭＰ１，ＭＰ２をオンさせるためにそのゲートにバイアス電圧ＶＢ（＝ＧＮＤ）を印加するスイッチＳＷ３，ＳＷ４とを備える。トランジスタＭＰ１，ＭＰ２はそれがオンしたとき同じ電流Ｉａ／２が流れる。そして、スイッチＳＷ１〜ＳＷ４はＤＳＰ４０により制御されるようになっている。他の電流源２１Ｂ〜２１Ｏも電流源２１Ａと同じ構成である。
【００１６】
さて、電流源２１Ａ〜２１Ｏの電流Ｉａ〜Ｉｏの値に製造バラツキがあるとき、その大小関係を調べるために、各電流源２１Ａ〜２１ＯのスイッチＳＷ１，ＳＷ２をオフさせ、スイッチＳＷ３，ＳＷ４をオンさせて、電流Ｉａ〜Ｉｏを出力させる。また、トランジスタ２２Ａ〜２２Ｏを１個づつオンさせて、出力端子ＯＵＴに現れる電圧の大小を検出部３０で検出する。
【００１７】
例えば、トランジスタ２２Ａをオンさせると、出力端子ＯＵＴの電圧値は電流源２１Ａの電流Ｉａの値と出力抵抗２３の値ＲによってＩａ×Ｒとなる。また、トランジスタ２２Ｂをオンさせると、出力端子ＯＵＴの電圧値は電流源２１Ｂの電流Ｉｂの値と出力抵抗２３の値ＲによってＩｂ×Ｒとなる。この両電圧を検出部３０で検出することによって、電流ＩａとＩｂのいずれがどれだけ大きいかが判明する。以下同様に、トランジスタ２２Ｃ〜２２Ｏをそれぞれオンさせて、上記比較を繰り返し、電流Ｉａ〜Ｉｏの値の大小関係を測定する。
【００１８】
図３は上記の手法によって測定された電流源２１Ａ〜２１Ｏの電流Ｉａ〜Ｉｏの値の大小関係の一例を示す図である。電流源２１Ａの電流Ｉａから電流源２１Ｏの電流Ｉｏにかけて、その電流値が等差αで順次大きくなっている（左側が小、右側が大）。ちょうど中央の電流源２１Ｈの電流Ｉｈの値を単位電流Ｉとすると、電流源２１Ａの電流Ｉａの値は「Ｉ−７α」、電流源２１Ｏの電流Ｉｏの値は「Ｉ＋７α」である。よって、電流源２１Ａの電流Ｉａと電流源２１Ｏの電流Ｉｏを加算してその加算値を１／２にする（つまり、電流源２１Ａ，２１Ｏの電流をそれぞれ１／２に切り替える）と、電流源２１Ｈの電流Ｉｈ（＝Ｉ）と同じになる。また、電流源２１Ｂの電流Ｉｂと電流源２１Ｎの電Ｉｎを加算してその加算値を１／２にしても、電流源２１Ｈの電流Ｉｈ（＝Ｉ）と同じになる。以下、電流源２１Ｃの電流Ｉｃと電流源２１Ｍの電流Ｉｍを加算したとき、・・・・・、電流源２１Ｇの電流Ｉｇと電流源２１Ｉの電流Ｉｉを加算したときも、同様である。
【００１９】
次に、以上のように電流源２１Ａ〜２１Ｏの電流Ｉａ〜Ｉｏの値の大小関係が確定した後に、これに基づいて、デコーダ２０とＤＳＰ４０によって、電流加算を行う。このときは、図４に示すように行う。なお、電流源２１Ａ〜２１Ｏは原則的にスイッチＳＷ１，ＳＷ２がオフ、ＳＷ３，ＳＷ４がオンである。
【００２０】
まず、ＤＩＮ＝「０」のときは、トランジスタ２２Ａ〜２２Ｏはオフする。よって、出力抵抗２３には電流が流れない。これにより、出力端子ＯＵＴの電圧は最小電圧（＝ＧＮＤ）となる。
【００２１】
また、ＤＩＮ＝「１」のときは、トランジスタ２２Ｈがオンし、トランジスタ２２Ｂ〜２２Ｇ，２２Ｉ〜２２Ｏがオフして、出力抵抗２３にはＩｈ＝Ｉの電流が流れる。これにより、出力端子ＯＵＴの電圧は最小電圧よりも１ステップ大きな電圧となる。
【００２２】
また、ＤＩＮ＝「２」のときは、図３の両側の電流源２１Ａ，２１ＯのスイッチＳＷ１，ＳＷ４がオフ、ＳＷ２，ＳＷ３がオンして、トランジスタＭＰ１がオン、ＭＰ２がオフとなり（又は、スイッチＳＷ１，ＳＷ４がオン、ＳＷ２，ＳＷ３がオフして、トランジスタＭＰ１がオフ、ＭＰ２がオンとなり）、電流源２１Ａ，２１Ｏからは電流Ｉａ／２、Ｉｏ／２を出力する。また、トランジスタ２２Ａ，２２Ｈ，２２Ｏがオンし、トランジスタ２２Ｂ〜２２Ｇ，２２Ｉ〜２２Ｏがオフして、出力抵抗２３にはＩａ／２＋Ｉｈ＋Ｉｏ／２＝２Ｉの電流が流れる。これにより、出力端子ＯＵＴの電圧は最小電圧よりも２ステップ大きな電圧電圧となる。
【００２３】
また、ＤＩＮ＝「３」のときは、トランジスタ２２Ａ，２２Ｈ，２２Ｏがオンし、トランジスタ２２Ｂ〜２２Ｇ，２２Ｉ〜２２Ｎがオフする。よって、出力抵抗２３にはＩａ＋Ｉｈ＋Ｉｏ＝３Ｉの電流が流れる。これにより、出力端子ＯＵＴの電圧は最小電圧よりも３ステップ大きな電圧となる。
【００２４】
以下、同様にして、ＤＩＮが大きくなるほど、出力抵抗２３に流れる電流の加算値が増して、それに応じた電圧が出力端子ＯＵＴに出力し、デジタル信号がアナログの電圧信号に変換される。
【００２５】
以上のように、本実施例は、図３に示したように１５個の電流源の電流Ｉａ〜Ｉｏが差分αの勾配のバラツキをもつとき、単位電流Ｉを出力するときは中央の電流Ｉｈを、２Ｉの電流を出力するときは中央の電流Ｉｈと両端の半分の電流Ｉａ／２，Ｉｏ／２を加算し、３Ｉの電流を出力するときは中央の電流Ｉｈとその両端の電流Ｉａ，Ｉｏを加算し、４Ｉの電流を出力するときは中央の電流Ｉｈとその両端の電流のＩａ，Ｉｏとその両端の内側の半分の電流Ｉｂ／２，Ｉｎ／２を加算し、・・・・のようにして、中央の電流Ｉｈとその電流Ｉｈに対して対象な大小関係にある２個の電流（又はその２個の各電流の１／２の電流）を加算するものである。このため、電流源の電流Ｉａ〜Ｉｏにバラツキがあっても、入力デジタル信号ＤＩＮに対して直線性の良好なアナログ電圧を出力することができる。
【００２６】
なお、図４では入力デジタル信号ＤＩＮの増大に応じて図３の両端の電流の組から加算するようにしたが、中央の電流Ｉｈに対して対象な大小関係にある２つの電流であれば、どの組み合わせを採用しても良い。また、以上の実施例では、電流源に２個のトランジスタＭＰ１，ＭＰ２を並列接続して２種類の電流を選択して出力できるようにしたが、２の倍数のトランジスタを並列接続して１倍、１／２倍、１／４倍、１／８倍等の電流を選択して出力できるようにすれば、１倍と１／２の組み合わせで最も大きなフルスケールを、１／２倍と１／４の組み合わせでその１／２倍のフルスケールを、１／４倍と１／８の組み合わせでそのその１／４倍のフルスケールを、・・・・のように、フルスケールを切り替えることも可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例の電流加算型のＤ／Ａ変換器の構成を示す回路図である。
【図２】図１のＤ／Ａ変換器における電流源の回路図である。
【図３】図１のＤ／Ａ変換器における電流源の電流値の説明図である。
【図４】図１のＤ／Ａ変換器の変換動作の説明図である。
【図５】一般的な電流加算型のＤ／Ａ変換器のブロック図である。
【図６】従来のＤ／Ａ変換器の構成を示す回路図である。
【図７】図６のＤ／Ａ変換器の変換動作の説明図である。
【図８】電流源とスイッチ対を１組とする場合の各組のレイアウトの説明図である。
【符号の説明】
【００２８】
１０：デコーダ
２０：電流加算部、２１Ａ〜２１Ｏ：電流源、２２Ａ〜２２Ｏ：トランジスタ、２３：出力抵抗、２４Ａ〜２４Ｏ：電流源、２５Ａ〜２５Ｏ：トランジスタ
３０：検出部
４０：ＤＳＰ
【図１】
2007288618.tif 000003
【図２】
2007288618.tif 000004
【図３】
2007288618.tif 000005
【図４】
2007288618.tif 000006
【図５】
2007288618.tif 000007
【図６】
2007288618.tif 000008
【図７】
2007288618.tif 000009
【図８】
2007288618.tif 000010