(57)【要約】【課題】画素の正常部を劣化させることなく、欠陥部をオープン破壊させることのできる有機ＥＬ表示装置及びその製造方法を提供する。【解決手段】有機ＥＬ素子を含む複数の画素が配列されて成る有機ＥＬ表示装置の製造方法は、カソード電極とアノード電極の間に有機化合物からなる発光層からなる有機ＥＬ素子を形成する工程（ステップＳ１）を有する。また、カソード電極とアノード電極間がショートした画素の位置を検知する工程（ステップＳ２）と、検知された画素に対して選択的にカソード電極とアノード電極間に電圧を印加して欠陥部をオープン破壊させるリペア工程（ステップＳ３）とを備える。【選択図】図２
2007317384.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子を含む複数の画素が配列されて成る有機ＥＬ表示装置の製造方法であって、
前記画素毎に、カソード電極とアノード電極の間に有機化合物からなる発光層からなる有機ＥＬ素子を形成する工程と、
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する欠陥画素検知工程と、
検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させるリペア工程とを備えることを特徴とする有機ＥＬ表示装置の製造方法。
【請求項２】
前記欠陥画素検知工程は、
前記有機ＥＬ表示装置を全面点灯させる工程と、
全面点灯させた前記有機ＥＬ表示装置の全ての画素のうち前記欠陥画素に対応する滅点画素を光学顕微鏡で捉えてその画素の位置を検知する工程とを含むことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項３】
前記欠陥画素検知工程は、前記カソード電極と前記アノード電極間に流れる電流を測定することにより、前記画素の欠陥を判定する工程を含むことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項４】
前記欠陥画素検知工程と前記リペア工程とを繰り返し実施する工程をさらに有することを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項５】
前記欠陥画素検知工程と前記リペア工程とを繰り返し実施する工程は、前記欠陥画素がなくなるまで繰り返し実施することを特徴とする請求項４に記載の有機ＥＬ表示装置の製造方法。
【請求項６】
前記有機ＥＬ表示装置は、複数の信号線、複数の走査線、及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有し、
前記複数の画素の各々は、カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子と、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含み、
前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方が前記電圧供給線に、その他方が前記アノード電極にそれぞれ接続されていることを特徴とする請求項１から５のいずれか１項に記載の有機ＥＬ表示装置の製造方法。
【請求項７】
前記欠陥画素検知工程は、
全ての画素の前記動作トランジスタをオフ状態にする工程と、
前記動作トランジスタを順次オン状態にして、前記アノード電極と前記カソード電極間に流れる電流を測定することにより前記画素の欠陥を判定する工程とを含むことを特徴とする請求項６に記載の有機ＥＬ表示装置の製造方法。
【請求項８】
前記リペア工程は、前記電圧供給線または前記カソード電極の電圧を変調する工程を含むことを特徴とする請求項６または７に記載の有機ＥＬ表示装置の製造方法。
【請求項９】
前記画素内に画素回路を有し、
前記画素回路は、前記複数の画素に接続された信号線を介して入力される電流信号に対応した電圧値を保持し、該保持した電圧値に応じた電流値を前記有機ＥＬ素子に出力するものであることを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項１０】
前記有機ＥＬ表示装置は、前記複数の画素から成る表示領域の外周に、前記複数の画素に行制御線を介して接続される行制御回路と、前記複数の画素に前記信号線を介して接続される電流信号出力回路及び電圧電流変換回路とを備えた請求項９に記載の有機ＥＬ表示装置の製造方法。
【請求項１１】
前記有機ＥＬ表示装置は、電流測定回路を備えた請求項９または１０に記載の有機ＥＬ表示装置の製造方法。
【請求項１２】
前記電流測定回路が前記信号線にスイッチを介して接続され、
前記欠陥画素検知工程は、前記有機ＥＬ素子が前記電流測定回路と接続され、前記電流測定回路により測定される電流量によって前記画素の欠陥を判定する工程を含むことを特徴とする請求項１１に記載の有機ＥＬ表示装置の製造方法。
【請求項１３】
前記欠陥画素検知工程は、前記行制御回路の出力電圧ＶＰ１と、前記カソード電極の電圧Ｖｃと、前記アノード電極の電圧Ｖａとを、Ｖａ＞Ｖｃ＞ＶＰ１＞０に設定する工程を含むことを特徴とする請求項１２に記載の有機ＥＬ表示装置の製造方法。
【請求項１４】
複数の信号線、複数の走査線、及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有し、
前記複数の画素の各々は、カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子と、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含み、
前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方が前記電圧供給線に、その他方が前記アノード電極にそれぞれ接続され、
前記複数の画素から成る表示領域の外周に、前記走査線に接続されたゲート線駆動回路と、前記信号線に接続された信号線駆動回路とを備えた有機ＥＬ表示装置において、
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知し且つ検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させるように、前記電圧供給線または前記カソード電極の電圧を変調駆動する回路を備えることを特徴とする有機ＥＬ表示装置。
【請求項１５】
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する信号として、前記カソード電極及びアノード電極間を流れる電流を測定する電流測定回路をさらに有することを特徴とする請求項１４に記載の有機ＥＬ表示装置。
【請求項１６】
複数の信号線、複数の走査線及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有し、
前記複数の画素の各々は、カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子と、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含み、
前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方が前記電圧供給線に、その他方が前記アノード電極にそれぞれ接続され、
前記複数の画素から成る表示領域の外周に、前記走査線に接続されたゲート線駆動回路と、前記信号線に接続された信号線駆動回路とを備えた有機ＥＬ表示装置において、
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知し且つ検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させるように、前記ゲート線駆動回路と前記信号線駆動回路を駆動する電源線と、前記電圧供給線とがそれぞれ独立した電源に接続されていることを特徴とする有機ＥＬ表示装置。
【請求項１７】
カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子を含む画素が複数配列され、
前記複数の画素から成る表示領域の外周に、前記複数の画素に行制御線を介して接続される行制御回路と、前記複数の画素に信号線を介して接続される電流信号出力回路及び電圧電流変換回路とを備え、
前記画素内に画素回路を有し、前記画素回路は、前記電流信号出力回路からの信号に対応した電圧値を保持し、その電圧値に応じた電流値を前記有機ＥＬ素子に出力する有機ＥＬ表示装置において、
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知するために、前記カソード電極及びアノード電極間の電流量を測定する電流測定回路を備えたことを特徴とする有機ＥＬ表示装置。
【請求項１８】
前記行制御回路の出力電圧と、前記カソード電極のカソード電圧とを変調する電圧変調回路をさらに備えた請求項１７に記載の有機ＥＬ表示装置。
【請求項１９】
前記行制御回路の駆動電源と、前記電流信号出力回路の駆動電源とが独立して設けられていることを特徴とする請求項１７に記載の有機ＥＬ表示装置。
【請求項２０】
前記カソード電極に接続される電源がグランドと独立して設けられていることを特徴とする請求項１７に記載の有機ＥＬ表示装置。
【請求項２１】
前記カソード電極が金属であることを特徴とする請求項１４から２０のいずれか１項に記載の有機ＥＬ表示装置。
【請求項２２】
前記カソード電極の材料は、Ａｇ、Ｍｇ、およびＡｌの少なくとも１つを含有することを特徴とする請求項２１に記載の有機ＥＬ表示装置。
【請求項２３】
有機ＥＬ素子を含む複数の画素が配列されて成る有機ＥＬ表示装置のリペア方法であって、
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する欠陥画素検知工程と、
検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させる工程とを備えることを特徴とする有機ＥＬ表示装置のリペア方法。
【請求項２４】
有機ＥＬ素子を含む複数の画素が配列されて成る有機ＥＬ表示装置のリペア装置であって、
前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する欠陥画素検知手段と、
検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させる手段とを備えることを特徴とする有機ＥＬ表示装置のリペア装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置、その製造方法、リペア方法及びリペア装置に関し、特にリペアディスプレイの歩留まりを向上させるため、有機ＥＬ素子のカソード電極とアノード電極間がショートした欠陥部を有する画素を選択的にリペアする方法に関する。
【背景技術】
【０００２】
近年、ＣＲＴ（cathode ray tube）に比べ薄型化が可能であり、液晶表示装置に比べ広い視野角が得られ、軽量、低コスト化が容易なＥＬ（elecroluminescence）表示装置（有機ＥＬディスプレイ）の開発が盛んとなっている。
【０００３】
有機ＥＬディスプレイは、一般的に、有機発光層がアノード電極とカソード電極間に挟まれた構造であり、外部駆動回路により電極間に電流を流すことで発光する。有機発光層を挟むアノード電極とカソード電極とは、ＸＹマトリクス電極を構成するよう配設され、互いに直交する。このＸＹマトリクス電極の交点が１画素を構成することとなる。
【０００４】
ＴＦＴ（thin Film Transistor）を付設した有機ＥＬディスプレイの場合、アクティブマトリクス動作は、たとえばＸ電極に順次走査パルス電圧を印加して、これに接続されているＴＦＴを一斉にオン状態とする。同時に、Ｙ電極に信号電圧を印加して、ＴＦＴを通して各画素の静電容量に電荷を蓄積する。１ラインの走査が終了すると、ＴＦＴはオフ状態となり、画素容量に蓄積された電荷はそのまま保持されることになる。これにより、幅広い範囲で印加電圧を任意に設定でき、速い応答速度と高いコントラストを得ている。
【特許文献１】特開２００４−１９９９７０号公報
【特許文献２】特開昭６１−１１４４９３号公報
【特許文献３】特許第２８１８２５５号公報
【特許文献４】特許第３５６２５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した有機ＥＬディスプレイでは、有機発光層を挟むアノード電極とカソード電極がショートした場合、その部分の有機ＥＬ素子が発光しなくなるため、非点灯欠陥が生じる。このように電極間にショートが発生する原因としては、異物の付着や有機発光層のピンホールなどがある。一般的に電極間に形成される有機発光層の厚さは、数１０ｎｍから１００ｎｍ程度と非常に薄く、電極間ショートによる非点灯画素が多数発生しやすい。有機ＥＬディスプレイでは、ディスプレイの面内にサブミクロン以下の異物を付着しないようにするのは非常に困難であるため、非点灯画素の対策が望まれている。
【０００６】
一方、このような非点灯欠陥は、ショート個所をレーザーで焼き切ることにより絶縁化し、正常点灯できることが知られている。しかしながら、画素中のどの場所にショート個所が存在するのかは発見し難く、特許文献１に示されるように赤外線温度画像検出顕微鏡の高倍率視野内で、ショートによる発熱個所の位置を特定するという方法が開示されている。しかし、このような方法は、レーザーリペア（焼断補修）の工程が煩雑で時間がかかるため、パネル１枚のコストが大幅に増加してしまう。
【０００７】
一方、他の焼断補修の方法としてエージング工程中にショート箇所を補修する方法が知られている。これは、有機ＥＬ素子の製造工程において、アノード電極とカソード電極との間に電圧を印加するエージング処理を行って膜欠陥部を予めオープン破壊させておくという方法である。オープン破壊とは、欠陥部を不導体化させることである。これは、エージングの際に生じるジュール熱によって当該膜欠陥部に対応する電極を破壊してオープン状態（絶縁状態）としたり、酸化して不導体化したりする等の現象により発生すると考えられる。このようなオープン破壊を行った膜欠陥部は、局所的な非発光状態となる。しかし、膜欠陥部は、もともと視認できない程度の微小なものであり、表示品質には影響しない。
【０００８】
このようなエージングによるオープン破壊を行うものとして、特許文献２には、無機ＥＬ素子によけるエージング方法が開示されている。これは、第１のエージング工程として直流電圧を印加して、パネル内に存在する欠陥部を微小破壊させるというものである。
【０００９】
また、特許文献３においては、有機ＥＬ素子に対して、第１のエージング工程として、１×１０４〜１×１０７［Ｖ／ｃｍ］の範囲内の電圧で、直流の順電圧を１秒以上、直流の逆電圧を１秒以上それぞれ順次印加してエージングする。その後、さらに第２のエージング工程として、第１のエージング工程よりも長時間直流の順電圧を印加する方法が提案されている。
【００１０】
また、特許文献４においては、欠陥部の破壊電圧及び有機ＥＬ素子の破壊電圧を求めた後、これら両破壊電圧の間の電圧範囲を、エージング処理における印加電圧の範囲としてエージング工程を行うという方法である。
【００１１】
これらの方法は、いずれも正常画素にも電圧を印加するため、正常画素の素子劣化を引き起こし、パネル輝度の低下や表示ムラの発生といった不都合が生じる。さらに、パネル面積が大きい場合には、パネルに流れる電流が大きくなるため、電源配線自体が発熱して断線したり、パネルの発熱による素子劣化も生じたりする。実際に、このようなエージング処理を適用するのは困難であった。
【００１２】
そこで、本発明は、上記問題に鑑み、画素の正常部を劣化させることなく、欠陥部をオープン破壊させることのできる有機ＥＬ表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明に係る有機ＥＬ表示装置の製造方法は、有機ＥＬ素子を含む複数の画素が配列されて成るものであって、前記画素毎に、カソード電極とアノード電極の間に有機化合物からなる発光層からなる有機ＥＬ素子を形成する工程を有する。また、前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する欠陥画素検知工程を有する。さらに、検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させるリペア工程を有する。
【００１４】
本発明に係る有機ＥＬ表示装置は、複数の信号線、複数の走査線、及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有する。前記複数の画素の各々は、カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子と、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含む。前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方が前記電圧供給線に、その他方が前記アノード電極にそれぞれ接続される。前記複数の画素から成る表示領域の外周に、前記走査線に接続されたゲート線駆動回路と、前記信号線に接続された信号線駆動回路とを備える。前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知し且つ検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加する。こうして前記欠陥部をオープン破壊させるように、前記電圧供給線または前記カソード電極の電圧を変調駆動する回路を備える。
【００１５】
本発明に係る有機ＥＬ表示装置は、複数の信号線、複数の走査線及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有する。前記複数の画素の各々は、カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子と、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含む。前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方が前記電圧供給線に、その他方が前記アノード電極にそれぞれ接続される。前記複数の画素から成る表示領域の外周に、前記走査線に接続されたゲート線駆動回路と、前記信号線に接続された信号線駆動回路とを備える。前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知し且つ検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加する。こうして前記欠陥部をオープン破壊させるように、前記ゲート線駆動回路と前記信号線駆動回路を駆動する電源線と、前記電圧供給線とがそれぞれ独立した電源に接続されている。
【００１６】
本発明に係る有機ＥＬ表示装置は、カソード電極とアノード電極の間に発光層を配置した有機ＥＬ素子を含む画素が複数配列される。前記複数の画素から成る表示領域の外周に、前記複数の画素に行制御線を介して接続される行制御回路と、前記複数の画素に信号線を介して接続される電流信号出力回路及び電圧電流変換回路とを備える。前記画素内に画素回路を有し、前記画素回路は、前記電流信号出力回路からの信号に対応した電圧値を保持し、その電圧値に応じた電流値を前記有機ＥＬ素子に出力する。前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知するために、前記カソード電極及びアノード電極間の電流量を測定する電流測定回路を備える。
【００１７】
本発明に係る有機ＥＬ表示装置のリペア方法は、有機ＥＬ素子を含む複数の画素が配列されて成るものであって、前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する欠陥画素検知工程を有する。また、検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させる工程を有する。
【００１８】
本発明に係る有機ＥＬ表示装置のリペア装置は、有機ＥＬ素子を含む複数の画素が配列されて成るものであって、前記複数の画素のうち、前記カソード電極と前記アノード電極間がショートした欠陥部を有する欠陥画素の位置を検知する欠陥画素検知手段を有する。また、検知された前記欠陥画素に対して選択的に前記カソード電極と前記アノード電極間に電圧を印加して前記欠陥部をオープン破壊させる手段を有する。
【発明の効果】
【００１９】
本発明によれば、欠陥部を検知した後、欠陥部のみに電流を流すので、正常画素の劣化は発生しない。さらに、パネルに流れる電流は、全画素に電流を流す場合よりも大幅に抑えられるので、電源配線の断線やパネルの発熱による素子劣化は生じない。従って、画素の正常部を劣化させることなく、欠陥部をオープン破壊させることができ、レーザーリペアと比べて欠陥画素を短時間でリペアすることができるので、コストの増加はほとんどない。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る有機ＥＬ表示装置の製造方法及び有機ＥＬ表示装置の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
まず、図１〜図５を参照して、本発明の第１の実施の形態について説明する。図１は、本実施の形態に係る有機ＥＬ表示装置の構成を示すブロック図、図２はその製造方法の概略を示す流れ図である。
【００２１】
図１に示す有機ＥＬ表示装置において、絶縁性基板（アクティブマトリクス基板）上の画素マトリクスアレイ領域には、複数の画素８がマトリクスアレイ状に配列されている。複数の画素８の各々は、画素選択トランジスタ（ＴＦＴ）Ｑ１、保持容量Ｃｓ、動作トランジスタ（ＴＦＴ）Ｑ２、及び有機ＥＬ素子１７を有する。また、絶縁性基板（アクティブマトリクス基板）上には、その行方向に沿って複数の走査線（ゲート線）１０が、またその列方向に沿って複数の信号線１１がそれぞれ設けられている。図中の例では、Ｇ１は１行目の走査線１０、Ｇ２は２行目の走査線１０をそれぞれ示す（２行目以降は省略）。絶縁基板上には、さらに、各画素８の電圧供給線として、例えば行方向に沿って、複数のアノード線１５が設けられている。絶縁基板上には、アノード電極が形成され、このアノード電極上には、有機発光層とカソード電極が順に形成されており、アノード電極、有機発光層、及びカソード電極により、有機ＥＬ素子１７が構成される。カソード電極はカソード線１３に接続される。
【００２２】
有機ＥＬ素子１７は、その一端（アノード側）がアクティブマトリクス基板に形成された動作トランジスタＱ２のドレイン側の電極に接続されている。また、この有機ＥＬ素子１７は、その他端（カソード側）がカソード線１３を介してカソード電源１４に各画素共通に接続されている。画素選択トランジスタＱ１は、ゲートが走査線１０に、ソースが信号線１１に、ドレインが動作トランジスタＱ２のゲート及び保持容量Ｃｓの一端に、それぞれ接続されている。動作トランジスタＱ２は、ドレインが有機ＥＬ素子１７の一端に接続されている。また、この動作トランジスタＱ２は、ソースがアノード線１５を介してアノード電源１６に各画素共通に接続されている。保持容量Ｃｓは、その他端がアノード線１５を介してアノード電源１６に各画素共通に接続されている。
【００２３】
この画素マトリクスアレイ領域において、複数の走査線１０は走査線駆動回路（ゲート線駆動回路）９に、複数の信号線１１は信号線駆動回路１２にそれぞれ接続されている。これら走査線駆動回路９及び信号線駆動回路１２は、アクティブマトリクス基板上に形成することもできる。この場合、走査線駆動回路９及び信号線駆動回路１２は、各画素８が成す表示領域の外周に設けてもよい。
【００２４】
上記の走査線駆動回路９、信号線駆動回路１２、カソード電源１４、及びアノード電源１６は、コントローラー１８に接続される。コントローラー１８には、映像信号が入力され、これに基づいて、走査線駆動回路９、信号線駆動回路１２、カソード電源１４、及びアノード電源１６の動作が制御可能となっている。
【００２５】
次に、上記の有機ＥＬ表示装置の動作について説明する。
【００２６】
まず、コントローラー１８に映像信号が入力される。入力された映像信号は、コントローラー１８によって有機ＥＬ表示装置を駆動するための信号に変換され、走査線駆動回路９、及び信号線駆動回路１２に送られる。
【００２７】
そして、コントローラー１８から送られてくるスタート信号等のコントロール信号に基づき、走査線駆動回路９から各走査線１０（Ｇ１、Ｇ２、・・・）に、一水平走査期間（１Ｈ）だけオンする走査信号が供給される。これにより、まず第１行目の画素選択トランジスタＱ１が同時にオンされ、２行目以降の画素選択トランジスタＱ１が行単位で順次選択される。
【００２８】
一方、信号線駆動系回路１２から各信号線１１に制御電圧が供給され、各画素８の保持容量Ｃｓに画素選択トランジスタＱ１を介して充電される。保持容量Ｃｓが充電されると、動作トランジスタＱ２がオンし、これによりアノード電極から供給される電流が有機ＥＬ素子１７に流れて、画素８が点灯する。なお、保持容量Ｃｓに充電する電圧を制御することによって、有機ＥＬ素子１７に流れる電流を制御できるので、多諧調表示が可能である。
【００２９】
次に、図２を参照して、上記の有機ＥＬ表示装置の製造方法について説明する。
【００３０】
図２に示す製造方法は、ＥＬ素子形成工程、欠陥画素検知工程、及びリペア工程を有する。まず、最初のＥＬ素子形成工程では、カソード電極とアノード電極の間に有機化合物からなる発光層からなる有機ＥＬ素子１７を形成する（ステップＳ１）。
【００３１】
この工程では、一般的なアクティブマトリクス基板の製造方法により、ガラス基板上に走査線、信号線、トランジスタを形成し、その上に有機ＥＬ素子１７を形成する。有機ＥＬ素子１７は、アノード電極、正孔輸送層、有機発光層、電子注入層、カソード電極を順に成膜して得られる。その後、有機ＥＬ素子１７をガラスなどの封止基板と有機樹脂で封止し、有機ＥＬ素子１７内への水分の浸入を防止する。封止方法としては、窒化シリコン膜などの保護膜を形成しても良く、この場合は封止基板が不要となり、有機ＥＬ表示装置の厚さが約半分と薄くすることができる。
【００３２】
上記の工程後、欠陥画素検知工程では、形成された有機ＥＬ素子１７のカソード電極とアノード電極間がショートした画素（ショート画素）の位置を検知する（ステップＳ３）。この工程後、リペア工程では、検知されたショート画素のカソード電極とアノード電極間に電圧を印加して欠陥部をオープン破壊させる（ステップＳ３）。
【００３３】
リペア工程は、個々の欠陥画素ごとに電流を検知しながら徐々に電圧をあげてオープン破壊が起きるまで行ってもよいが、すべての欠陥画素に通常の動作電圧よりも高い一定の電圧を、一定時間（例えば、約１００時間）印加し続けることにより行ってもよい。この場合の電圧と時間は、欠陥画素がすべてオープン破壊を起こすのに十分な電圧と時間に設定する。
【００３４】
従って、本実施の形態によれば、欠陥部を検知した後、欠陥部のみに電流を流すので、正常画素の劣化は発生しない。さらに、パネルに流れるリペア時の電流は、全画素に電流を流す場合よりも大幅に抑えられるので、電源配線の断線やパネルの発熱による素子劣化は生じない。従って、画素の正常部を劣化させることなく、欠陥部をオープン破壊させることができ、レーザーリペアと比べて短時間で行うことができるので、コストの増加はほとんどない。
【００３５】
さらに、欠陥画素を電気的に検知する場合においては、検出時間を短縮化できる上、リペア工程と欠陥画素検知工程を繰り返すことで、欠陥画素のない有機ＥＬ表示装置を簡便に製造することが可能である。さらに、カソード電極として、Ａｇ、Ｍｇ、ＡＬのいずれかを採用することによって、ショート部の不導体化が容易になるので、リペア工程の時間を大幅に短縮できる。また、画素回路内のトランジスタサイズが小さくても、欠陥画素を十分にリペアすることができるので、画素の高精細化が可能である。
【００３６】
なお、上記の欠陥画素検知工程とリペア工程とは、有機ＥＬ表示装置のカソード成膜後であれば、その後の製造工程において、どの工程で行っても良く、製造容易性を考慮すると、封止後に行うことが望ましい。
【００３７】
上記のようにして欠陥を修復した後、正常画素も含めて全画素に電圧を一定の期間印加し、エージングを行ってもよい。エージングは、製造直後の特性のばらつきを平均化し、各画素の特性を安定させるために行われる。短時間で行うために、駆動電圧よりも高い電圧を印加して特性変化を加速する。上記のリペアのために印加した電圧をそのまま全画素に印加して、リペア工程に引き続いてエージングを行うことができる。あるいは、リペア時よりも印加電圧をさらに大きくして、より短時間で行ってもよい。
【００３８】
図３は、上記の製造方法のうち欠陥画素検知工程及びリペア工程で用いるリペア装置としての検査装置の概略図、図４は、その検査装置を用いた製造方法を説明する流れ図である。
【００３９】
図３に示す検査装置は、有機ＥＬ表示装置１が配置されるＸＹステージ２と、そのＸＹステージ２上の有機ＥＬ表示装置１を臨む対向位置に配置される光学顕微鏡３と、その光学顕微鏡３に付設される撮像装置としてのＣＣＤカメラ４とを有する。また、この検査装置は、ＸＹステージ２を駆動するステージ駆動装置７と、光学顕微鏡３、ＣＣＤカメラ４、およびステージ駆動装置７にそれぞれ接続される計測制御コンピュータ５と、その計測制御コンピュータ５に接続されるモニタ６とを有する。
【００４０】
上記の検査装置において、有機ＥＬ表示装置１は、ＸＹステージ２からなる移動機構上に配置され、光学顕微鏡３でその画素の点灯状態を観察できるようになっている。光学顕微鏡３には、ＣＣＤカメラ４が付設され、ＣＣＤカメラ４の観測画像を撮像データとして計測制御コンピュータ５へ送出する。計測制御コンピュータ５には、モニタ６が接続され、ＣＣＤカメラ４から送られた撮像データを、観測画像として、このモニタ６に表示する。ステージ駆動装置７は、計測制御コンピュータ５によって制御され、ＸＹステージ２を駆動することにより、有機ＥＬ表示装置１の表示面上における任意の位置を光学顕微鏡３の光軸に位置合わせができるように構成されている。
【００４１】
次に、有機ＥＬパネルの製造方法について、図４を参照して説明する。
【００４２】
最初に、前述と同様のＥＬ素子形成工程により、有機ＥＬ素子を形成する（ステップＳ１１）。その後、図３に示す検査装置を用いた欠陥画素検知工程及びリペア工程に移行する。これに際し、まず、有機ＥＬ素子が形成された有機ＥＬ表示装置１をＸＹステージ２上に固定し、有機ＥＬ表示装置１の原点位置及び座標軸を設定する。この際、ＸＹステージ２の駆動走査及び原点位置データの設定は、計測制御コンピュータ５によってステージ駆動装置７を介して行う。
【００４３】
次いで、計測制御コンピュータ５は、コントローラー１８へ制御信号を送る。こうすることで、有機ＥＬ表示装置１を全面点灯させる（ステップＳ１２）。この状態で、光学顕微鏡３にて、有機ＥＬ表示装置１のパネル表示面を走査し、モニタ６に表示された画像から、パネル表示面上で点灯していない欠陥画素（滅点画素）を捜索する（ステップＳ１３）。
【００４４】
ここで、複数分割された視野内に滅点画素を捉えるのは、例えば計測制御コンピュータ５から順次捜索するようにステージ駆動装置７に駆動信号を送出することにより、自動で行うことができる。また、計測制御コンピュータ５は、滅点画素を画像処理により特定することができ、特定した滅点画素の位置データを記憶する（ステップＳ１４）。この動作を繰り返すことで、表示領域全面の点灯状態を検査することができ、滅点画素の位置データを記憶する。
【００４５】
次に、計測制御コンピュータ５は、得られた滅点画素の位置データから、正常画素を非点灯状態に、滅点画素を点灯状態にするような画像パターンを作成し、この画像パターンに対応する映像信号を有機ＥＬ表示装置１に送出する。すると、有機ＥＬ表示装置１では、コントローラー１８により、各画素のうち滅点画素にだけ電流が流れるように制御され、この状態を維持することによって、滅点画素のみを選択的にリペアすることができる（ステップＳ１５）。
【００４６】
なお、この滅点画素の検出工程とリペア工程は、有機ＥＬ表示装置１のカソード成膜後であれば、その後の製造工程において、どの工程で行っても良く、製造容易性を考慮すると、封止後に行うことが望ましい。
【００４７】
このように、上述の有機ＥＬ表示装置の製造方法によれば、画素欠陥部のみに選択的に電流を流すので、正常画素の劣化は発生しない。さらに、パネルに流れる電流は、全画素に電流を流す場合よりも大幅に抑えられるので、電源配線の断線やパネルの発熱による素子劣化は生じない。従って、画素の正常部を劣化させることなく、欠陥部をオープン破壊させることができ、レーザーリペアと比べて短時間で欠陥画素をリペアすることができるので、コストの増加はほとんどない。
【００４８】
なお、本実施の形態では、欠陥画素のリペア時にアノード電圧またはカソード電圧を変調してアノード・カソード間の電位差を大きくすることによって、欠陥画素に流れる電流をより大きくでき、リペアに要する時間をさらに短縮することが可能である。この場合、アノード電圧またはカソード電圧を変調するために、図１に示す有機ＥＬ表示装置の構成に加え、電源変調回路を設けてもよい。図５は、カソード電圧を変調する場合の有機ＥＬ表示装置の構成例である。
【００４９】
また、カソード電極は、一般的に共通電極として有機ＥＬ表示装置の表示領域全面に形成されており、通常０Ｖが印加される。また、走査線駆動回路９と信号線駆動回路１２の回路駆動電源１９ａの電位として、０Ｖがコントローラー１８から入力される。従って、カソード電圧の変調を行うためには、図５に示すように走査線駆動回路９及び信号線駆動回路１２の回路駆動電源１９ａとカソード電源１４とが独立に接続されている必要がある。
【００５０】
さらに、カソード電極を例えばＡｇ、Ｍｇ、またはＡＬなどの金属薄膜を使用してもよい。この場合には、ショート部が酸化し、不導体化しやすくなるので、有機ＥＬ素子の駆動トランジスタＱ２の電流供給能力が小さくても十分に欠陥画素を正常化することができる。その結果、駆動トランジスタＱ２が小さい高精細画素においても、欠陥画素を十分にリペアすることができる。
（第２の実施の形態）
次に、図６〜図８を参照して、本発明の第２の実施の形態について説明する。本実施の形態は、第１の実施の形態と異なり、欠陥画素検知工程に光学顕微鏡を用いず、欠陥画素を電気的に検出する方法である。
【００５１】
図６は、本実施の形態に係る有機ＥＬ表示装置の製造方法のうち欠陥画素検知工程及びリペア工程で用いるリペア装置としての検査装置の概略図、図７は、その検査装置を用いた製造方法の概略を示す流れ図である。本実施の形態による有機ＥＬ表示装置の構成は、第１の実施の形態と同様であるため、その説明を省略する。
【００５２】
図６に示す検査装置は、有機ＥＬ表示装置２０に接続される計測制御コンピュータ２１及びモニタ２２と、有機ＥＬ表示装置２０及び計測制御コンピュータ２１に接続される電流測定機２３とを備える。電流測定機２３は、有機ＥＬ表示装置２０のアノード電源（図１及び図５参照）に接続されており、アノード電極に流れる電流を測定し、その測定値を計測制御コンピュータ２１に送る。
【００５３】
図７において、まず、前述と同様のＥＬ素子形成工程にて、有機ＥＬ素子１７を形成する（ステップＳ２１）。その後に、図６に示す検査装置を用いた欠陥画素検知工程及びリペア工程に移行する。これに際し、まず、図６に示すように有機ＥＬ表示装置２０を計測制御コンピュータ２１と電流測定機２３に接続する。
【００５４】
次いで、電流測定機２３により、有機ＥＬ表示装置２０のｎ番目の画素のアノード・カソード間に流れる電流を測定する（ステップＳ２２）。そして、計測制御コンピュータ２１により、その測定値に基づいてｎ番目の画素がショートしているかどうか判定し、そのショート画素の位置データ（座標値）を記憶する（ステップＳ２３）。以後、ステップＳ２２、Ｓ２３の動作を全画素のショート判定が終了するまで繰り返し実行する（ステップＳ２４）。全画素のショート判定の終了後、計測制御コンピュータ２１により、得られたショート画素の位置データから、ショート画素のみを選択的に点灯状態にするような画像パターンを作成する。そして、この画像パターンに対応する映像信号を有機ＥＬ表示装置２０に送出する。すると、有機ＥＬ表示装置２０において、ショート画素にだけ電流が流れ、この状態を維持することによって、ショート画素のみを選択的にリペアすることができる（ステップＳ２５）。
【００５５】
図８は、上述の製造方法の詳細を説明する流れ図である。
【００５６】
図８において、前述と同様の前述と同様のＥＬ素子形成工程にて、有機ＥＬ素子１７を形成する（ステップＳ５１）。その後に、図６に示すように有機ＥＬ表示装置２０を計測制御コンピュータ２１と電流測定機２３に接続する。
【００５７】
その後、計測制御コンピュータ２１より画像信号を有機ＥＬ表示装置２０に送出し、有機ＥＬ表示装置２０は、コントローラー１８により、全画素の動作トランジスタＱ２がＯＦＦになるように保持容量Ｃｓに信号線１１を介して制御電圧を書き込む（ステップＳ５２）。すると、全画素８の有機ＥＬ素子１７は非点灯状態となる。次に、コントローラー１８は、カソード電圧をアノード電圧よりも大きくなるように電圧を設定する（ステップＳ５３）。その後、コントローラー１８は、ｎ番目の画素に対して、１画素のみに制御電圧を書き込んで、動作トランジスタＱ２をＯＮにする（ステップＳ５４）。すると、有機ＥＬ素子１７には逆バイアスが印加され、有機ＥＬ素子１７が正常な場合には、アノード電極とカソード電極間に電流は流れず、アノード電極とカソード電極間がショートしている場合に電流が流れることになる。この電流を電流測定機２３で測定する（ステップＳ５５）。この測定結果は、計測制御コンピュータ２１に送られる。
【００５８】
これにより、計測制御コンピュータ２１は、対象とするｎ番目の画素の欠陥を判定する。その欠陥判定を行った結果、ショートしている場合には、計測制御コンピュータ２１は、そのショート画素の位置データ（座標値）を記憶する（ステップＳ５６）。ｎ番目の画素に対する欠陥判定後、計測制御コンピュータ２１から有機ＥＬ表示装置２０に制御信号が送られ、これによりコントローラー１８は、動作トランジスタＱ２をＯＦＦにする（ステップＳ５７）。以後、全ての画素に対する欠陥判定が終了するまで、上述の動作を繰り返す（ステップＳ５８）。こうすることで、表示領域全面の点灯状態を検査することができる。
【００５９】
次に、計測制御コンピュータ２１は、得られた欠陥画素の位置データから、正常画素を非点灯状態に、欠陥画素を点灯状態にするような画像パターンを作成し、この画像パターンに対応する映像信号をコントローラー１８に送出する。すると、有機ＥＬ表示装置２０において、ショートが検出された欠陥画素にだけ電流が流れ、この状態を維持することによって、欠陥画素のみをリペアすることができる（ステップＳ５９）。
【００６０】
このような有機ＥＬ表示装置の製造方法であっても、第２の実施の形態と同様の効果が得られる。さらに、第２の実施の形態と比べて光学顕微鏡、ＣＣＤカメラ、ＸＹステージ、ステージ駆動装置を必要としないので、検査装置の構成を簡素化してコストを削減することができるだけでなく、ＸＹステージの移動時間がなくなるので検査時間が大幅に短縮される。
【００６１】
なお、本実施の形態では、欠陥画素検知工程でアノード電流を測定する場合について説明したが、電流測定機をカソード電源に接続し、カソード電流を測定する場合についても同様の効果が得られる。
（第３の実施の形態）
次に、図９を参照して、本発明の第３の実施の形態について説明する。図９は、本実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。本実施の形態による有機ＥＬ表示装置の構成は、第１の実施の形態と同じで、リペア方法が異なる。
【００６２】
図９において、まず、前述と同様にＥＬ素子形成（ステップＳ３１）後に、ｎ番目の画素のカソード電極とアノード電極間に電流を流し（ステップＳ３２）、その測定結果により欠陥判定を行い、ショート画素の位置データ（座標値）を記憶する（ステップＳ３３）。この動作を全ての画素の欠陥判定が終了するまで繰り返す（ステップＳ３４）。その後、ショート画素に所定の時間、電圧を印加してリペアを行う。その後、再度、ショート画素の点灯状態の検査及びその判定を行って（ステップＳ３５）、ショート画素があれば、そのショート画素を所定の時間、電圧を印加してリペアを行う（ステップＳ３６）。
【００６３】
従って、このような製造方法によれば、ショート画素が全て点灯化するまで、簡便にリペアを行うことができる。さらに、第３の実施形態では、点灯化した画素が輝度劣化を引き起こす恐れがあるが、本実施の形態では、リペア時間を短縮して、ショート検査の頻度を増すことによって、輝度劣化を最小限に抑えることができる。
（第４の実施の形態）
次に、図１０を参照して、本発明の第４の実施の形態について説明する。図１０は、本実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。本実施の形態による有機ＥＬ表示装置の構成及びその製造方法は、第１〜第３の実施の形態と同じで、リペア方法が異なる。
【００６４】
図１０において、まず、前述と同様にＥＬ素子形成（ステップＳ４１）後に、ｎ番目の画素のカソード電極とアノード電極間に電流を流し（ステップＳ４２）、その測定結果により欠陥判定を行い、ショート画素の位置データを記憶する（ステップＳ４３）。この動作を全ての画素の欠陥判定が終了するまで繰り返す（ステップＳ４４）。その後、ショート画素に所定の時間、電圧を印加して欠陥部をリペアを行う。その後、再度、ショート画素の検査及び判定を行って（ステップＳ４５）、ショート画素があれば、そのショート画素に所定の時間、電圧を印加してリペアを行う（ステップＳ４６）。
【００６５】
その後、ｎ番目の画素のカソード電極とアノード電極間に電流を流し（ステップＳ４７）、その測定結果により欠陥判定を行い、ショート画素の位置データを記憶し（ステップＳ４８）、この動作を全ての画素のショート判定が終了するまで繰り返す（ステップＳ４９）。
【００６６】
従って、このような製造方法によれば、リペア後のショート検査をショート画素だけに行うので、ショート検査の回数を抑えることができる。従って、欠陥画素のリペア処理やショート検査による素子劣化を最小限に抑えることができるので、有機ＥＬ表示装置の歩留りをより高くすることが可能である。
（第５の実施の形態）
次に、図１１〜図１３を参照して、本発明の第５の実施の形態について説明する。
【００６７】
前述した第１から第４の実施形態では、電圧設定方式による画素回路構成の有機ＥＬ表示装置を例に説明したが、本実施の形態では、電流設定方式の画素回路の場合について説明する。電圧設定方式では、ＴＦＴの特性ばらつきによって表示むらが発生しやすいが、電流設定方式では、ＴＦＴの特性ばらつきの影響を受けにくく、表示むらの少なくなる方式として知られている。
【００６８】
図１１は、本実施の形態による有機ＥＬ表示装置の構成を示すブロック図、図１２は、その画素内の画素回路の構成を示す回路図、図１３は、その画素回路の動作を説明するタイミングチャートである。
【００６９】
図１１に示す有機ＥＬ表示装置において、画素マトリクスアレイ領域には、複数の画素３０がマトリクスアレイ状に配列されている。複数の画素３０の各々は、２つの行制御線３２、３３を介して行制御線駆動回路３４に、信号線３１を介して信号線駆動回路３５に、カソード線３７を介してカソード電源３６に、アノード線３９を介してアノード電源３８にそれぞれ接続される。行制御線駆動回路３４、信号線駆動回路３５、カソード電源３６、及びアノード電源３８は、映像信号が入力されるコントローラー４０に接続され、これにより各々の動作が制御される。
【００７０】
図１２に示す画素回路は、１つの画素３０に対応する。この画素３０は、図１１に示すようにマトリクスアレイ状に配置されている。図１２に示す画素回路において、Ｐ１及びＰ２は、行制御線駆動回路３４から行制御線３２及び３３に入力される行制御信号（走査信号）に対応する。ｉ（ｄａｔａ）は、信号線駆動回路３５から信号線３１に入力される列制御信号としての電流信号に対応する。ＥＬは有機ＥＬ素子、ＭＰ１、ＭＰ２、ＭＰ３はＰ型ＴＦＴ、ＭＮ１はＮ型ＴＦＴ、Ｃｓは保持容量である。Ｎ１は、ＭＮ１のドレイン、ＭＰ１のソース、及びＭＰ２のドレイン間を接続するノードである。
【００７１】
有機ＥＬ素子は、アノード電極がＭＰ１のドレインに、カソード電極がカソード電位Ｖｃにそれぞれ接続される。ＭＰ１は、ゲート電極が行制御線Ｐ１に、ドレイン電極が有機ＥＬ素子のアノード電極に、ソース電極がＭＰ３のドレイン電極及びノードＮ１にそれぞれ接続される。ＭＰ２は、ゲート電極が行制御線Ｐ２に、ドレイン電極がノードＮ１に、ソース電極がＭＰ３のゲート電極及び保持容量Ｃｓの一端にそれぞれ接続される。ＭＰ３は、ゲート電極がＭＰ２のソース電極及び保持容量Ｃｓの一端に、ソース電極がアノード電位Ｖａに、ドレイン電極がＭＰ１のソース電極及びノードＮ１にそれぞれ接続される。ＭＮ１は、ゲート電極が行制御線Ｐ１に、ソース電極が信号線３１の電流信号ｉ（ｄａｔａ）に、ドレイン電極がノードＮ１にそれぞれ接続される。保持容量Ｃｓは、一端がＭＰ２のソース電極及びＭＰ３のゲート電極に、他端がアノード電位Ｖａにそれぞれ接続される。
【００７２】
次に、図１３のタイムチャートを使用して、画素３０内の画素回路の動作を説明する。図１３において、Ｉ（ｍ−１）、Ｉ（ｍ）、Ｉ（ｍ＋１）は、ｍ−１行（１行前）、ｍ行（該当行）、ｍ＋１行（１行後）の該当行の画素回路に入力される電流信号Ｉ（ｄａｔａ）を示す。
【００７３】
まず、時刻ｔ０以前において、該当ｍ行のＰ１及びＰ２は、各々Ｌレベル及びＨレベルである。このため、ＭＮ１及びＭＰ２は共にＯＦＦであり、ＭＰ１がＯＮである。この状態では、ＭＮ１は導通状態でないため、該当ｍ行の画素回路には、１行前の電流信号ｉ（ｍ−１)は流れない。
【００７４】
次いで、時刻ｔ０において、該当ｍ行のＰ１及びＰ２は、各々Ｈレベル及びＬレベルに変化する。このとき、ＭＮ１及びＭＰ２がＯＮ、ＭＰ１がＯＦＦとなる。この状態では、ＭＮ１がＯＮのため、該当ｍ行の画素回路に該当ｍ行の電流データＩ（ｄａｔａ）に対応するＩ（ｍ）が入力される。入力された電流信号Ｉ（ｍ）により、ＭＰ３の電流駆動能力に応じた電圧が、ＭＰ３のゲート電極とアノード電源電位Ｖａの間に配置された保持容量Ｃｓに生じる。このとき、ＭＰ１は導通状態でないため、有機ＥＬ素子には電流が流れない。
【００７５】
次いで、時刻ｔ１では、Ｐ２にＨレベルの信号が入力され、ＭＰ２がＯＦＦの状態となり、電流信号ｉ（ｍ）により設定（プログラミング）された保持容量Ｃｓの電圧が保持される。さらに、時刻ｔ２では、Ｐ１にＬレベルの信号が入力され、ＭＮ１がＯＦＦ、ＭＰ１がＯＮとなる。この状態は、該当ｍ行の画素回路が電流信号ｉ（ｄａｒａ）から切り離される。そして、ＭＰ１が導通状態であるため、電流信号ｉ（ｍ）により保持容量Ｃｓに生じた電圧により、ＭＰ３の電流駆動能力に応じたソース・ドレイン間電流が、ＭＰ１を介して有機ＥＬ素子に供給される。これにより、該当ｍ行の画素回路に供給された電流信号ｉ（ｍ）に応じた輝度で有機ＥＬ素子が発光する。この状態は、次にＭＮ１がＯＮするまで継続される。
【００７６】
従って、本実施の形態のような電流設定（プログラミング）方式の有機ＥＬ表示装置であっても、第１〜第４の実施の形態と同様に、非点灯画素を検出することができ、同様の効果が得られる。さらに、欠陥画素をリペアする際、欠陥画素のＭＰ３のゲート電位が負の電位になるように電流設定を行うと、ＭＰ３のソース・ドレイン間に流れる電流がより大きくなるので、短時間で欠陥画素のリペアを行うことが可能となる。さらに、カソード電源３６の出力電圧Ｖｃとアノード電源３８の出力電圧Ｖａとを変調することによって、アノード・カソード間電位差を大きくして欠陥画素のリペア時間を短くすることが可能である。
（第６の実施の形態）
次に、図１４〜図１８を参照して、本発明の第６の実施の形態について説明する。
【００７７】
図１４は、本実施の形態に係る有機ＥＬ表示装置の構成を示すブロック図、図１５は、その信号線駆動回路内の構成を示す回路図である。
【００７８】
図１４は、第５の実施の形態と同様の電流設定方式の有機ＥＬ表示装置を適用したものである。図１４に示す有機ＥＬ表示装置において、画素マトリクスアレイ領域には、複数の画素５０がマトリクスアレイ状に配列されている。画素５０は、前述の図１１に示す回路を備え、前述の図１２に示すタイムチャートでもって、第５の実施の形態と同様の動作をする。
【００７９】
複数の画素５０の各々は、２つの行制御信号Ｐ１、Ｐ２用の行制御線５３、５４を介して行制御線駆動回路（行制御回路）５４に、また信号線５１を介して信号線駆動回路５５にそれぞれ接続される。行制御線駆動回路５４内には、行制御信号Ｐ１の出力電圧を変調するためのＰ１電源変調回路６５が設けられている。また、複数の画素５０の各々は、カソード線５８を介してカソード電源５７に、アノード線６０を介してアノード電源５９にそれぞれ接続される。カソード線５８とカソード電源５７との間には、カソード電圧Ｖｃを変調するための電源変調回路６３が設けられている。また、アノード線６０とアノード電源５９との間には、アノード電圧Ｖａを変調するための電源変調回路６４が設けられている。
【００８０】
上記の行制御線駆動回路５４、信号線駆動回路５５、カソード電源５７、及びアノード電源５９は、コントローラー６２に接続され、これにより各々の動作が制御される。行制御線駆動回路５４、信号線駆動回路５５には、回路駆動電源６６が接続される。信号線駆動回路５５とコントローラー６２との間には、電流測定回路６１が介挿される。信号線駆動回路５５内には、電流信号発生回路５６が形成され、コントローラー６２から送出された映像信号を電流に変換する機能（電圧電流変換回路）を備える。
【００８１】
図１５は、信号線駆動回路５５内の出力部の回路構成を示す図である。
【００８２】
図中、８４は電流信号発生回路５６の出力が共通に接続される電流信号出力線、８１は電流信号発生回路５６の出力と電流信号出力線８４との接続関係を制御するスイッチ部である。８２及び８３は、図１４に示す電流信号発生回路５６と画素５０側との接続関係を制御するスイッチ部である遮断部である。９１ａ〜９Ｎｃは信号線である。Ｍ１１〜Ｍ３Ｎ、Ｍ４１〜Ｍ６Ｎ、及びＭ７１〜Ｍ９Ｎはトランジスタ（電界効果トランジスタ）である。Ｉ（ｏｕｔ）は、電流信号出力線８４の総和電流である。ＣＣｘ、ＣＣｙ、ＣＣｚは、総和電流検出制御信号である。電流信号出力線８４は、図１４に示す電流測定回路６１を介してグランドに接続される。電流測定回路６１は、電流信号出力線８４からグランドに流れ込む電流Ｉ（ｏｕｔ）を測定する。
【００８３】
スイッチ部８１は、各信号線９１ａ〜９Ｎｃと電流信号出力線８４とを接続し、開閉制御が自在なスイッチであるトランジスタ群Ｍ１１〜Ｍ１Ｎから構成される。遮断部８２は、スイッチ部８１と画素回路５０間の各信号線９１ａ〜９Ｎｃに接続された、開閉制御が自在なスイッチである遮断トランジスタ群Ｍ４１〜Ｍ６Ｎから構成される。また、遮断部８３は、スイッチ部８１と信号線駆動回路５５間の各信号線に接続された、開閉制御が自在なスイッチである遮断トランジスタ群Ｍ７１〜Ｍ９Ｎから構成される。
【００８４】
信号線駆動回路５５と該当列の画素回路５０とを接続する信号線９１ａ〜９Ｎｃは、遮断部８２のＭ４１〜Ｍ６Ｎを介してスイッチ部８１のＭ１１〜Ｍ６Ｎのソース電極と接続される。スイッチ部８１のＭ１１〜Ｍ３Ｎのドレイン電極は、全て共通に電流信号出力線８４に接続される。この電流信号出力線８４から総和電流Ｉ（ｏｕｔ）が出力される。
【００８５】
一方、遮断部８２のＭ４１〜Ｍ６Ｎのドレイン電極は、それぞれ該当列のデータ線９１ａ〜９Ｎｃに接続される。スイッチ部８１のＭ１１〜Ｍ３Ｎのゲート電極は、全て共通に接続され、コントローラー６２からの総和電流検出制御信号ＣＣｘが入力される。遮断部８２のＭ４１〜Ｍ６Ｎのゲート電極、及び遮断部８３のＭ７１〜Ｍ９Ｎのゲート電極は全て共通に接続されてコントローラー６２からの総和電流検出制御信号ＣＣｙ、ＣＣｚがそれぞれ入力される。なお、全てのトランジスタはスイッチ動作をするものであり、適切に制御すれば、ｐ型及びｎ型の限定や構成は限定されない。
【００８６】
表示パネルを構成する基板としては、ガラス基板を好適に用いることができる。ガラス基板には、アモルファスシリコンまたはポリシリコンを用いたＴＦＴが形成され、信号線駆動回路５５及び行制御線駆動回路５４を構成している。しかしながら、ＴＦＴは、その特性上、ＣＭＯＳトランジスタに比べて素子間のばらつきが大きく、電流信号発生回路５６の電流出力も隣り合う信号線間においてもばらつき、表示パネルに輝度むらが発生することがあった。本実施の形態では、電流信号発生回路５６の出力を電流測定回路６１で測定し、出力ばらつきを補正する機能を備えており、輝度むらを低減することが可能である。
【００８７】
次に、図１６〜図１７を参照して、本実施の形態の有機ＥＬ表示装置の製造方法について説明する。図１６は、その製造方法のうち欠陥画素検知工程及びリペア工程で用いるリペア装置としての検査装置の概略図、図１７は、その検査装置を用いた製造方法の概略を示す流れ図、図１８は、その製造方法を説明するタイムチャートである。
【００８８】
まず、前述と同様のＥＬ素子形成工程にて、有機ＥＬ素子を形成し（ステップＳ６１）、その後に、図１６に示す検査装置を用いた欠陥画素検知工程及びリペア工程に移行する。これに際し、まず、有機ＥＬ表示装置７０を図１６に示すように計測制御コンピュータ７１に接続する。この計測制御コンピュータ７１にはモニタ７２が接続されている。
【００８９】
次に、図１８の期間Ｓ２において、計測制御コンピュータ７１からコントローラー６２を介して信号線駆動回路５５に制御信号を送出し、ＣＣｘをＨレベル、ＣＣｙをＬレベル、ＣＣｚをＨレベルにする。すると、信号線駆動回路５５内の電流信号発生回路５６と信号線９１ａ〜９Ｎｃ間が遮断部８２により切り離され、全ての電流信号発生回路５６の出力が電流測定回路６１に接続される（ステップＳ６２）。
【００９０】
その後、期間Ｓ３で、コントローラー６２から信号線駆動回路５５に制御信号を送出して１つの電流信号Ｉｄａｔａが出力されるように設定する。すると、信号線駆動回路５５内の１つの電流信号発生回路５６の出力電流が電流測定回路６１に流れ、電流測定回路６１により電流値Ｉｏｕｔを測定することができる。このような動作を順次行い、全ての電流信号発生回路５６の電流量を測定し、測定結果を補正データとして記憶する（ステップＳ６３）。その後、映像信号を信号線駆動回路５５へ送出する場合には、記憶した補正データに基づいて信号を補正し、表示むらの発生を抑える。
【００９１】
次に、期間Ｓ４で、計測制御コンピュータ７１は、全画素が点灯するような映像信号をコントローラー６２に送出し、全画素５０のＭＰ３をＯＮにする（ステップＳ６４）。その後、電流信号発生回路５６の出力をＯＦＦにする。このとき、Ｐ１がＬレベル、Ｐ２がＨレベルにあるので、ＭＰ１がＯＦＦとなり、有機ＥＬ素子に電流は流れず、発光しない。
【００９２】
次に、期間Ｓ５で、電流信号Ｉｄａｔａを０に設定して、ｎ番目の画素に電流プログラミングを行い、ＭＰ３をＯＦＦにする（ステップＳ６５）。
【００９３】
次に、期間Ｓ６で、計測制御コンピュータ７１は、コントローラー６２を介してＰ１電源変調回路６５及び電源変調回路６３に制御信号を送出する。これにより、Ｐ１電源変調回路６５及び電源変調回路６３は、ｎ番目の画素に属する行の行制御信号Ｐ１の電位及びカソード電位Ｖｃを変調し、Ｖａ＞Ｖｃ＞Ｐ１＞０となるように設定する（ステップＳ６６）。
【００９４】
次に、期間Ｓ７で、計測制御コンピュータ７１からコントローラー６２を介して信号線駆動回路５５に制御信号を送出し、ＣＣｘをＨレベル、ＣＣｚをＬレベルに設定し、全ての信号線９１ａ〜９Ｎｃを電流測定回路６１に接続する（ステップＳ６７）。ここで、信号線の電位は電流測定回路６１を介してグランドに接続されているので０Ｖである。また、ＭＮ１のゲート電位はＰ１となる。よって、ＭＮ１はＯＮ状態となる。ｎ番目の画素で有機ＥＬ素子がショートしていない場合には、ノードＮ１の電位はＭＮ１を介して０Ｖとなる。すると、ＭＰ１のゲート電位がＰ１で、ノードＮ１の電位が０Ｖとなるので、ＭＰ１はＯＦＦとなる。この場合、ＭＰ１のソース・ドレイン間がリークして有機ＥＬ素子のアノード電位Ｖａが０Ｖとなったとしても、カソード電位ＶｃがＶｃ＞０の条件であるので、有機ＥＬ素子に電流は流れず、電流測定回路６１で電流は検出されない。
【００９５】
これに対し、ｎ番目の画素の有機ＥＬ素子がショートしている場合には、期間Ｓ５〜Ｓ６と同じ期間Ｓ５ａ〜Ｓ６ｎ後の期間Ｓ７ｎのように、アノード電位Ｖａが有機ＥＬ素子のショート箇所を介してＶｃとなる。これにより、ＭＰ１のゲート電位よりもＭＰ１のソース、ドレイン電位のほうが高くなる。よって、ＭＰ１がＯＮになる。従って、カソード電源５７から有機ＥＬ素子、ＭＰ１、及びＭＮ１を介して信号線に電流が流れるので、そこから信号線駆動回路５５内のスイッチ部８１を介して電流測定回路６１で電流Ｉｏｕｔが検出される。ここで、ｎ番目の画素以外の画素については、ＭＰ３がＯＮであることから、ノードＮ１の電位がＭＰ３を介してＶａとなる。また、ＭＮ１のゲート電位Ｐ１よりもノードＮ１の電位が高くなる（Ｖａ＞Ｐ１）。よって、ＭＮ１はＯＦＦとなる。従って、ｎ番目の画素以外の画素からの電流測定回路６１への電流の流れ込みはなく、ｎ番目の画素の有機ＥＬ素子のショート検査を精度良く行うことができる。
【００９６】
次に、期間Ｓ８では、計測制御コンピュータ７１からコントローラー６２を介して信号線駆動回路５５に制御信号を送出し、ＣＣｘをＬレベル、ＣＣｚをＨレベル、Ｖｃを０Ｖ、Ｐ１をＬレベルに設定する（ステップＳ６８）。そして、期間Ｓ９で、ｎ番目の画素のＭＰ３がＯＮになるように、電流プログラミングを行って、ｎ番目の画素の検査を終了させる（ステップＳ６９）。この動作は、期間Ｓ８ｎ〜Ｓ９ｎも同様である。
【００９７】
上述の動作を全画素５０にわたって順次繰り返すことによって、表示領域全面の有機ＥＬ素子の欠陥を検査することができる（ステップＳ７０）。
【００９８】
次いで、期間Ｓ１１では、計測制御コンピュータ７１は、得られた欠陥画素の位置データから、正常画素を非点灯状態に、欠陥画素を点灯状態にするような画像パターンを作成し、この画像パターンに対応する映像信号をコントローラー６２に送出する。すると、有機ＥＬ表示装置７０において、ショートが検出された欠陥画素にだけ電流が流れ、この状態を維持することによって、欠陥画素のみをリペアすることができる（ステップＳ７１）。
【００９９】
従って、本実施の形態のような上記有機ＥＬ表示装置の製造方法であっても、第１の実施の形態と同様の効果が得られる。
【０１００】
上述の効果を得るためには、有機ＥＬ表示装置の構成としては、図１４に示すようにアノード電圧またはカソード電圧を変調するための電源変調回路６３、６４を備えている必要がある。また、ショート画素を検出するために、行制御線駆動回路５４にＰ１電源変調回路６５を具備し、行制御信号Ｐ１を変調する。また、カソード電極は一般的に共通電極として表示領域全面に形成されており、通常０Ｖが印加される。また、行制御線駆動回路５４と信号線駆動回路５６の回路駆動電源６６の電位として、０Ｖがコントローラー６２から入力される。前述のカソード電圧Ｖｃの変調を行うためには、図１４に示すように駆動回路電源６６とカソード電源５７が独立に接続されている必要がある。
【０１０１】
さらに、信号線駆動回路５６内にシフトレジスタを備え、順次、信号線と電流測定回路６１を１本ずつ接続する回路を備えても同様に、ショート画素を検出することができ、上述と同様の効果が得られる。
【０１０２】
また、第１から第６の実施の形態においては、トランジスタ素子として表示パネルを構成するガラス基板にアモルファスシリコンまたはポリシリコンを用いたＴＦＴを例に説明したが、本発明は必ずしもこれに限定されない。例えば、シリコン以外の無機半導体や有機半導体を用いたものであっても同様の効果は得られる。
【実施例】
【０１０３】
以下、本発明の実施例について説明する。本実施例は、前述した第１の実施の形態に対応するものである。
【０１０４】
まず、本実施例では、画素数が横方向９６０個、縦方向２４０個、総画素数２３０４００個、画素サイズ５１μｍ×１５３μｍ、対角寸法が２．４インチのアクティブマトリクス基板を作成した。その後、その上に、アノード電極として、ＡＬとＩＺＯをスパッタ法により、それぞれ順に１００ｎｍ、２０ｎｍを積層し、フォトエッチング法によって、各画素に対応する位置にアノード電極を形成した。
【０１０５】
次に、正孔輸送性を有するαＮＰＤを抵抗加熱蒸着法により成膜速度０．２〜０．３ｎｍ／ｓｅｃの条件で成膜し、膜厚３５ｎｍ正孔輸送層を形成した。なお、正孔輸送層、発光層、および電子注入層は、同一の蒸着マスクを用いることにより所定の部分に蒸着した。
【０１０６】
続いて、正孔輸送層の上にアルキレート錯体であるＡｌｑ３を抵抗加熱蒸着法により正孔輸送層と同様の成膜条件で膜厚１５ｎｍ成膜、発光層を形成した。
【０１０７】
次に、発光層の上に抵抗加熱共蒸着法によりＡｌｑ３と炭酸セシウム（Ｃｓ３ＣＯ３）を膜厚比９：１の割合で混合されるよう、各々の蒸着速度を調整して成膜、膜厚３５ｎｍ電子注入層を形成した。詳しくは、それぞれの蒸着ボートにセットした材料を抵抗加熱方式で蒸発させ、有機層は５Å／ｓｅｃの蒸着速度で膜形成を行った。
【０１０８】
次に、電子注入層の上に、Ａｇターゲットを用いてＤＣマグネトロンスパッタリング法により、膜厚が１０ｎｍになるようマスク成膜によりカソード電極を形成した。カソードとしてＡｇを採用しているが、膜厚が十分薄いため半透過膜として機能し、ＥＬ発光した光がアノードとカソード間で多重反射することで、より色純度の高い光を取り出すことが可能である。
【０１０９】
以上のようにして、基板上にアノード電極、絶縁層、正孔輸送層、発光層、電子注入電極層、カソード電極を設け、有機発光層を形成した。
【０１１０】
次に、カバーガラス内側に酸化ストロンチウムの吸湿膜を形成し、カバーガラスの周囲にＵＶ硬化型シール剤を塗布し、有機ＥＬ素子基板に貼り合わせ、ＵＶを６分照射して接着シールし、封止した。
【０１１１】
このようにして作成された有機ＥＬ表示装置を点灯すると、４１１１個の非点灯画素が検出された。これらの検出された各非点灯画素に電流１４０ｎＡを９６時間ほど流すと、非点灯画素は、７７個に低減した。
【０１１２】
さらに、保護膜で封止したパネルにおいても同様の効果は見られており、保護膜としてはＣＶＤ（Chemical Vapor Deposition）装置を用いて、基板上に厚さ３μｍの窒化シリコン膜を堆積形成したものを用いた。
【０１１３】
なお、保護膜で封止した有機ＥＬ表示装置にレーザーリペアを試みたが、レーザー照射により保護膜が破壊され、水分が素子内に浸入し素子劣化が見られた。このように、窒化シリコン膜で封止した有機ＥＬ表示装置においては、レーザー照射によるリペアが非常に困難であるが、本実施例によれば、窒化シリコン膜にダメージを与えることなくリペアを行うことができることも確認した。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１の実施の形態に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図２】第１の実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。
【図３】第１の実施の形態に係る有機ＥＬ表示装置の製造方法で用いる検査装置の概略図である。
【図４】図３に示す検査装置を用いた製造方法の概略を示す流れ図である。
【図５】第１の実施の形態に係る有機ＥＬ表示装置のカソード電源を変調する場合の有機ＥＬ表示装置の構成を示すブロック図である。
【図６】本発明の第２の実施の形態に係る有機ＥＬ表示装置の製造方法で用いる検査装置の概略図である。
【図７】第２の実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。
【図８】第２の実施の形態に係る有機ＥＬ表示装置の製造方法の詳細を示す流れ図である。
【図９】本発明の第３の実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。
【図１０】本発明の第４の実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。
【図１１】本発明の第５の実施の形態に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図１２】第５の実施の形態に係る有機ＥＬ表示装置の画素回路図である。
【図１３】図１２に示す画素回路の動作を説明するタイムチャートである。
【図１４】本発明の第６の実施の形態に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図１５】図１４に示す信号線駆動回路の出力部の回路構成を示す図である。
【図１６】第６の実施の形態に係る有機ＥＬ表示装置の製造方法で用いる検査装置の概略図である。
【図１７】第６の実施の形態に係る有機ＥＬ表示装置の製造方法の概略を示す流れ図である。
【図１８】第６の実施の形態に係る有機ＥＬ表示装置の製造方法で用いる電流検出方法を説明するタイムチャートである。
【符号の説明】
【０１１５】
１  有機ＥＬ表示装置
２  ＸＹステージ
３  光学顕微鏡
４  ＣＣＤカメラ
５  計測制御コンピュータ
６  モニタ
７  ステージ駆動装置
８  画素
９  走査線駆動回路
１０  走査線
１１  信号線
１２  信号線駆動回路
１３  カソード線
１４  カソード電源
１５  アノード線
１６  アノード電源
１７  有機ＥＬ素子
１８  コントローラー
１９  電源変調回路
２０  有機ＥＬ表示装置
２１  計測制御コンピュータ
２２  モニタ
２３  電流測定機
３０  画素
３１  信号線
３２  行制御線Ｐ１
３３  行制御線Ｐ２
３４  行制御線駆動回路
３５  信号線駆動回路
３６  カソード電源
３７  カソード線
３８  アノード電源
３９  アノード線
４０  コントローラー
５０  画素
５２  行制御線Ｐ１
５３  行制御線Ｐ２
５４  行制御線駆動回路
５５  信号線駆動回路
５６  電流信号発生回路
５７  カソード電源
５８  カソード線
５９  アノード電源
６０  アノード線
６１  電流測定回路
６２  コントローラー
６３  電源変調回路
６４  電源変調回路
６５  Ｐ１電源変調回路
６６  回路駆動電源
７０  有機ＥＬ表示装置
７１  計測制御コンピュータ
７２  モニタ
８１  スイッチ部
８２  遮断部
８３  遮断部
８４  電流信号出力線
９１ａ〜９Ｎｃ  信号線
ＣＣｘ、ＣＣｙ、ＣＣｚ  総和電流検出制御信号
ｉ（ｏｕｔ）  総和電流
ｉ（ｄａｔａ）  電流信号
Ｍ１〜Ｍ１２、Ｍ１１〜Ｍ６Ｎ、Ｍ７１〜Ｍ９Ｎ  ＴＦＴ
【図２】
2007317384.tif 000003
【図４】
2007317384.tif 000004
【図７】
2007317384.tif 000005
【図８】
2007317384.tif 000006
【図９】
2007317384.tif 000007
【図１０】
2007317384.tif 000008
【図１７】
2007317384.tif 000009
【図１】
2007317384.tif 000010
【図３】
2007317384.tif 000011
【図５】
2007317384.tif 000012
【図６】
2007317384.tif 000013
【図１１】
2007317384.tif 000014
【図１２】
2007317384.tif 000015
【図１３】
2007317384.tif 000016
【図１４】
2007317384.tif 000017
【図１５】
2007317384.tif 000018
【図１６】
2007317384.tif 000019
【図１８】
2007317384.tif 000020