(57)【要約】【課題】完成状態でも内部の不良を良好に検出することができる構造の半導体装置を提供する。【解決手段】  半導体チップ２００の外周近傍に無端形状の環状配線２１０が形成されており、この環状配線２１０に複数のチップ電極２２０が接続されている。この複数のチップ電極２２０と実装基板３００の複数の基板電極３１０とが樹脂パッケージ４００の内部で個々に接続されている。半導体チップ２００の環状配線２１０が外部に露出している基板電極３１０に接続されているので、半導体チップ２００が外面に露出していない完成状態でも基板電極３１０から環状配線２１０にアクセスすることができる。【選択図】図１
2007305763.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが実装基板に搭載されて樹脂パッケージで封入されている構造の半導体装置であって、
前記半導体チップは、その外周近傍に形成されている無端形状の環状配線と、前記環状配線に接続されている複数のチップ電極と、を有し、
前記実装基板は、前記樹脂パッケージに一部が封止されているとともに一部が封止されていない複数の基板電極を有し、
前記樹脂パッケージの内部で複数の前記チップ電極と複数の前記基板電極とが個々に接続されている半導体装置。
【請求項２】
前記半導体チップは、前記環状配線に複数の前記チップ電極を個々に接続している複数の引出配線を、さらに有する請求項１に記載の半導体装置。
【請求項３】
前記引出配線の少なくとも一部が前記環状配線の内側に略平行に形成されている請求項２に記載の半導体装置。
【請求項４】
前記引出配線が、前記環状配線から内側に略直角に形成されている第一部分と、前記第一部分に略直角に連続して前記環状配線の内側に略平行に形成されている第二部分と、前記第二部分から内側に略直角に連続して末端に前記チップ電極が接続されている第三部分と、を有する請求項３に記載の半導体装置。
【請求項５】
前記環状配線の四等分の位置に四個の前記チップ電極が個々に接続されている請求項１ないし４の何れか一項に記載の半導体装置。
【請求項６】
前記環状配線の少なくとも一部が多層構造に形成されている請求項１ないし５の何れか一項に記載の半導体装置。
【請求項７】
前記環状配線は、配線電極とヴィアとが交互に積層されている多層構造に少なくとも一部が形成されている請求項１ないし５の何れか一項に記載の半導体装置。
【請求項８】
前記環状配線は、上下方向に細長く形成されていて前記外周近傍を一周する一列に配置されている複数の垂直配線と、複数の前記垂直配線を隣接する一対ずつ下端で接続している複数の下部配線と、複数の前記垂直配線を前記下部配線とは相違する組み合わせで隣接する一対ずつ上端で接続している複数の上部配線と、を有する請求項１ないし７の何れか一項に記載の半導体装置。
【請求項９】
前記環状配線がシールリング電極として形成されている請求項１ないし７の何れか一項に記載の半導体装置。
【請求項１０】
前記半導体チップは、前記チップ電極に個々に接続されているサブ電極を、さらに有する請求項１ないし９の何れか一項に記載の半導体装置。
【請求項１１】
前記チップ電極が前記サブ電極より大きく形成されている請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップが実装基板に搭載されて樹脂パッケージで封入されている構造の半導体装置に関する。
【背景技術】
【０００２】
１３０ｎｍノード以降のプロセスでは、配線層間膜に低誘電率膜が使用されるようになっている。低誘電率膜は、吸湿しやすく、吸湿することにより、容量値の変化や配線の不良(腐食)の発生を引き起こす。
【０００３】
これを防ぐため、一般的にシールリング電極をチップ外周に配置することにより、低誘電率膜の吸湿を防いでいる。また、低誘電率膜と従来から使用されている層間絶縁膜との密着性が低く、組立工程中の機械的ダメージにより、層間絶縁膜の剥離を引き起こす可能性がある。
【０００４】
しかし、ダイシング等の組立工程で、シールリング電極にダメージが入るほどのクラックや剥離を起こしたとしても、低誘電率膜の吸湿には時間がかかる。このため、吸湿の影響が内部回路まで達していない限り、組立後の電気的な測定では不良を検出できない。
【０００５】
そのため、上述のような吸湿による半導体装置の不良が、組立後の出荷直前の最終検査では発見されず、出荷以後のユーザの使用中に発生することがある。そこで、半導体装置の不良を簡単に発見するための各種の提案がある。
【０００６】
ここで、不良を簡単に発見できるようにした半導体装置の第一の従来例を図１２を参照して以下に説明する。この半導体チップ１０はプレーナ型であり、半導体基板１１を有する。半導体基板１１の表面には、パワートランジスタなどの半導体回路１２が形成されている。
【０００７】
この半導体回路１２より外側の半導体基板１１の表面の外周近傍に、環状のガードリング電極１３が形成されている。半導体基板１１は矩形であるため、ガードリング電極１３も矩形に形成されている。このガードリング電極１３は、四隅の部分が矩形のプロービングパッド１４として形成されており、四辺の部分が細長い配線部１５として形成されている。
【０００８】
このような半導体チップ１０を利用した半導体装置(図示せず)では、半導体チップ１０が実装基板の表面に実装されて樹脂パッケージに封入されている。実装基板は、例えば、表面から両面まで外部配線が形成されている。
【０００９】
そこで、半導体チップ１０の半導体回路１２に接続されているチップ電極(図示せず)が、樹脂パッケージの内部で実装基板の外部配線にボンディングワイヤなどで接続されている。
【００１０】
これで半導体装置の外面に露出している実装基板の外部配線に半導体チップ１０の半導体回路１２が接続されているので、この外部配線から半導体回路１２に信号の入出力などが実行される。
【００１１】
上述のような半導体チップ１０では、半導体回路１２がガードリング電極１３により保護されている。半導体回路１２に形成不良があるとガードリング電極１３にも形成不良が発生している可能性が高い。また、半導体基板１１に破損が発生すると、ガードリング電極１３に断線などが発生する。
【００１２】
そこで、プロービングパッド１４にプローブを接触させてガードリング電極１３の抵抗値を測定し、その抵抗値が正常範囲を逸脱していると、その半導体チップ１０は不良品として排除する(例えば、特許文献１参照)。
【００１３】
つぎに、不良を簡単に発見できるようにした半導体装置の第二の従来例を図１３を参照して以下に説明する。ここで例示する半導体チップ２０でも、矩形の半導体基板２１の中央領域に半導体回路２２が形成されている。そして、この半導体回路２２より外側の半導体基板２１の表面外周に配線２３が導電性領域として形成されている。
【００１４】
ただし、この配線２３は、無端形状の一部を分断した形状に形成されており、その両端は半導体回路２２のボンディングパッド２４に接続されている。なお、配線２３は二重以上とすることもできる。
【００１５】
上述の半導体チップ２０は、やはりボンディングパッド２４から配線２３の抵抗値変動を測定することで、ストレスマイグレーションによる不良を検出することができる。さらに、ボンディングパッド２４から配線２３の抵抗値、導電率、漏話、等を測定することにより、エレクトロマイグレーションによる不良など、様々な故障を検出することができる(例えば、特許文献２参照)。
【特許文献１】特開２００２−１４１４７４号
【特許文献２】特開２００２−０９３９１８号
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし、特許文献１に記載の半導体チップ１０は、組立前のプローブテストによる検出を目的としている。このため、プロービングパッド１４が半導体基板１１の表面に形成されている。
【００１７】
しかし、前述のように完成した半導体装置(図示せず)では、半導体基板１１は樹脂パッケージに封入されている。このため、プロービングパッド１４にプローブを接触させることができない。
【００１８】
つまり、特許文献１に記載の半導体チップ１０では、半導体基板１１が樹脂パッケージに封入された完成状態ではガードリング電極１３を利用した半導体基板１１の破損の検査などはできない。
【００１９】
また、特許文献２に記載の半導体チップ２０では、検査用の配線２３が環状の一部を分断した形状に形成されている。このため、その分断されている位置で半導体基板２１に破損などが発生すると、これを配線２３の抵抗値などで検出できない可能性がある。
【００２０】
なお、図示したように、配線２３を分断の位置が相違する二重以上とすれば、上述の課題を解決することはできる。しかし、これでは半導体チップ２０の使用時には無用な配線２３の面積が倍増することになる。
【課題を解決するための手段】
【００２１】
本発明の半導体装置は、半導体チップが実装基板に搭載されて樹脂パッケージで封入されている構造の半導体装置であって、半導体チップは、その外周近傍に形成されている無端形状の環状配線と、環状配線に接続されている複数のチップ電極と、を有し、実装基板は、樹脂パッケージに一部が封止されているとともに一部が封止されていない複数の基板電極を有し、樹脂パッケージの内部で複数のチップ電極と複数の基板電極とが個々に接続されている。
【００２２】
従って、本発明の半導体装置では、外部に露出している基板電極に半導体チップの環状配線が接続されているので、半導体チップが外面に露出していない完成状態でも基板電極から環状配線にアクセスすることができ、環状配線が無端形状に形成されているので、半導体チップの外周部分の何処に破損が発生しても環状配線が影響される。
【００２３】
なお、本発明で云う各種の構成要素は、必ずしも個々に独立した存在である必要はなく、複数の構成要素が一個の部材として形成されていること、１つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でもよい。
【発明の効果】
【００２４】
本発明の半導体装置では、外部に露出している基板電極に半導体チップの環状配線が接続されていることにより、半導体チップが外面に露出していない完成状態でも基板電極から環状配線にアクセスすることができるので、完成状態の半導体装置の内部の不良を簡単に検査することができ、環状配線が無端形状に形成されていることにより、半導体チップの外周部分の何処に破損が発生しても環状配線が影響されるので、半導体チップの破損などに起因した不良を確実に検査することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施の一形態を図１ないし図１０を参照して以下に説明する。なお、図１は本発明の実施の形態の半導体装置の内部構造を示す模式的な縦断正面図、図２は半導体チップの内部構造を示す模式的な平面図、図３は半導体チップの要部を拡大した模式的な平面図、図４は図３のＡＡ断面を示す模式的な断面図、図５は図３のＢＢ断面を示す模式的な断面図、図６は図３のＣＣ断面を示す模式的な断面図、図７は環状配線の等価回路を示す回路図、図８は半導体チップにクラックが発生した状態を示す模式的な平面図、図９は半導体チップの多層構造に剥離が発生した状態を示す模式的な縦断正面図、図１０は半導体チップの多層構造に剥離が発生した状態を示す模式的な縦断正面図、である。
【００２６】
本実施の形態の半導体装置１００は、図１に示すように、半導体チップ２００、実装基板３００、樹脂パッケージ４００、を有する。半導体チップ２００は実装基板３００の表面に搭載されている。この実装基板３００の表面の半導体チップ２００が樹脂パッケージ４００で封入されている。
【００２７】
半導体チップ２００は、半導体回路(図示せず)が形成されている半導体基板２０１と、半導体基板２０１の表面の外周近傍に形成されている無端形状の環状配線２１０と、環状配線２１０に接続されている複数のチップ電極２２０と、を有する。
【００２８】
実装基板３００は、樹脂パッケージ４００に一部が封止されているとともに一部が封止されていない複数の基板電極３１０を有する。そして、本実施の形態の半導体装置１００では、半導体チップ２００の複数のチップ電極２２０と実装基板３００の複数の基板電極３１０とが、樹脂パッケージ４００の内部で個々に接続されている。
【００２９】
より詳細には、半導体チップ２００の環状配線２１０は、図４ないし図６に示すように、配線電極２１１とヴィア２１２とが交互に積層された多層構造に形成されている。また、環状配線２１０は、複数の垂直配線２１３と複数の下部配線２１４と複数の上部配線２１５からなる。
【００３０】
垂直配線２１３は、交互に積層されている配線電極２１１とヴィア２１２により上下方向に細長く形成されている。複数の垂直配線２１３は、半導体基板２０１の表面の外周近傍を一周する一列に配置されている。
【００３１】
下部配線２１４は、半導体基板２０１の表面に位置する最下層の配線電極２１１で形成されている。複数の下部配線２１４は、複数の垂直配線２１３を上部配線２１５とは相違する組み合わせで隣接する一対ずつ下端で接続している。
【００３２】
上部配線２１５は、半導体チップ２００の最上層の配線電極２１１で形成されている。複数の上部配線２１５は、複数の垂直配線２１３を下部配線２１４とは相違する組み合わせで隣接する一対ずつ上端で接続している。
【００３３】
図２に示すように、本実施の形態の半導体チップ２００では、環状配線２１０より内側に四個のチップ電極２２０が配置されている。この四個のチップ電極２２０は、環状配線２１０の四等分の位置に引出配線２３０で個々に接続されている。
【００３４】
この引出配線２３０は、環状配線２１０から内側に直角に形成されている第一部分と、第一部分に直角に連続して環状配線２１０の内側に平行に形成されている第二部分と、第二部分から内側に直角に連続して末端にチップ電極２２０が接続されている第三部分と、からなり、全体的にクランク状の平面形状に形成されている。
【００３５】
さらに、本実施の形態の半導体チップ２００では、引出配線２３０がチップ電極２２０より内側まで延長されており、その末端にサブ電極２２１が接続されている。このサブ電極２２１は、プロービングに必要な最小サイズに形成されている。一方、チップ電極２２０はワイヤボンディングに必要なサイズに形成されている。このため、チップ電極２２０はサブ電極２２１より大きく形成されている。
【００３６】
図５に示すように、チップ電極２２０は、半導体チップ２００の最上層の配線電極２１１で形成されている。このため、チップ電極２２０は環状配線２１０の上部配線２１５と同層に形成されている。
【００３７】
なお、上述した環状配線２１０などは、図４ないし図６に示すように、多層構造(図示せず)の層間膜２４０に埋設されている。また、半導体チップ２００は、半導体回路に接続されている複数のチップ電極(図示せず)も形成されている。この半導体回路に接続されている複数のチップ電極と、環状配線２１０に接続されているチップ電極２２０とは、層間膜２４０の上面に露出している。
【００３８】
実装基板３００は、絶縁基板３２０からなる。実装基板３００は、絶縁基板３２０を上面から下面まで貫通する形状に複数の基板電極３１０が形成されている。複数の基板電極３１０の下面には、複数の半田バンプ３３０が個々に接続されている。
【００３９】
半導体チップ２００は、実装基板３００の上面に実装されている。そして、図１に示すように、半導体チップ２００の複数のチップ電極２２０と実装基板３００の複数の基板電極３１０とが、複数のボンディングワイヤ３４０により樹脂パッケージ４００の内部で個々に接続されている。
【００４０】
上述のような構成において、本実施の形態の半導体装置１００では、半導体チップ２００の環状配線２１０が外部に露出している基板電極３１０に接続されている。このため、半導体チップ２００が外面に露出していない完成状態でも、基板電極３１０から環状配線２１０にアクセスすることができる。
【００４１】
従って、完成状態の半導体装置１００の内部の不良を簡単に検査することができる。このため、例えば、クラックが発生している半導体装置１００を出荷し、出荷後に水分の侵入により半導体装置１００に不良が発生するようなことも防止できる。
【００４２】
また、半導体装置１００の物理的な不良を電気的な信号として取得することができる。このため、半導体装置１００の不良の発生状態などをデータ管理して生産工程の改善などに利用することができる。
【００４３】
さらに、本実施の形態の半導体装置１００では、環状配線２１０が無端形状に形成されている。このため、半導体基板２０１の外周部分の何処に破損が発生しても環状配線２１０が影響される。
【００４４】
従って、半導体基板２０１の破損などに起因した不良を確実に検査することができる。例えば、図１(ｂ)および図８に示すように、半導体基板２０１の外周部に破損が発生した場合、環状配線２１０が部分的に断線する。これをチップ電極２２０に接続されている四個の半田バンプ３３０から、抵抗値の変化などとして検出することができる。
【００４５】
また、本実施の形態の半導体装置１００では、環状配線２１０が層間膜や半導体回路と共通の多層構造に形成されている。このため、図９および図１０に示すように、多層構造の層間膜２４０などに剥離が発生すると、環状配線２１０が部分的に断線する。これもチップ電極２２０に接続されている四個の半田バンプ３３０から、抵抗値の変化などとして検出することができる。
【００４６】
特に、本実施の形態の半導体装置１００では、引出配線２３０の一部が環状配線２１０の内側に平行に形成されている。このため、多層構造の外周部などに剥離が発生すると、環状配線２１０とともに引出配線２３０にも断線が発生することになり、より確実に多層構造の剥離などを検出することができる。
【００４７】
しかも、環状配線２１０の多層構造が交互に積層されている配線電極２１１とヴィア２１２からなる。このため、半導体チップ２００の半導体回路を製造するときに環状配線２１０を同時に形成することができる。
【００４８】
さらに、環状配線２１０は、複数の垂直配線２１３と複数の上部配線２１５と複数の下部配線２１４とでジグザグ形状に形成されている。このため、環状配線２１０が半導体基板２０１の表面だけでなく、半導体チップ２００の外周部分に立体的に位置している。従って、半導体基板２０１の外周部分の損傷だけでなく、層間膜２４０の外周部分の損傷なども良好に検出することができる。
【００４９】
また、本実施の形態の半導体装置１００では、半導体チップ２００の環状配線２１０とチップ電極２２０とが引出配線２３０で接続されている。このため、チップ電極２２０を、ボンディングワイヤ３４０の結線に最適な位置など、所望の位置に配置することができる。
【００５０】
しかも、環状配線２１０の内側にチップ電極２２０が配置されている。このため、環状配線２１０を半導体チップ２００の最外周に配置することができる。従って、環状配線２１０の内側の半導体回路の領域を最大とすることができる。さらに、半導体基板２０１の外周部分の損傷が軽微でも良好に検出することができる。
【００５１】
さらに、本実施の形態の半導体チップ２００では、引出配線２３０がチップ電極２２０より内側まで延長されており、その末端にサブ電極２２１が接続されている。このため、半導体チップ２００を製造した段階で、サブ電極２２１にプローブを当接させて剥離などを検査することができる。
【００５２】
このようにプローブを当接させて検査すると、電極表面に微細な凹穴などが発生し、ボンディングワイヤ３４０の接続不良の原因となることがある。しかし、本実施の形態の半導体装置１００では、上述のようにプローブを当接させるサブ電極２２１とボンディングワイヤ３４０を接続するチップ電極２２０とが別個に形成されているので、上述の問題が発生することがない。
【００５３】
しかも、チップ電極２２０はワイヤボンディングに必要なサイズに形成されているが、サブ電極２２１はプロービングに必要な最小サイズに形成されている。このため、サブ電極２２１により回路領域が制限されることが最小限となっている。
【００５４】
さらに、本実施の形態の半導体装置１００では、四個のチップ電極２２０が環状配線２１０の四等分の位置に個々に接続されている。このため、上述のような環状配線２１０の部分的な断線などを、ホイストーンブリッジを利用した手法により検出することができる。
【００５５】
より具体的には、図２および図７(ａ)に示すように、環状配線２１０でホイストーンブリッジが形成されるように、チップ電極２２０に接続されている四個の半田バンプ３３０に検査装置の四個のプローブ電極が個々に接続される(図示せず)。
【００５６】
このような状態で、環状配線２１０の四個のチップ電極２２０が接続されている位置間Ｉ〜IＶの各抵抗値がＲ１〜Ｒ４とすると、環状配線２１０に異常がないときには以下の数式(１)のようになる。
Ｒ１×Ｒ３−Ｒ２×Ｒ４＝０  ・・・(１)
【００５７】
換言すると、上述の数式(１)が成立しないときには、環状配線２１０に断線などの異常が発生していることになるので、これで半導体装置１００の不良を検出することができる。
【００５８】
なお、ホイストーンブリッジを利用することなく、環状配線２１０の異常を判定することもできる。例えば、相対する位置の二個のチップ電極２２０が接続されている位置間Ｉ＋II、III＋IＶの各抵抗値がＲ５(＝Ｒ１＋Ｒ２)，Ｒ６(＝Ｒ３＋Ｒ４)とする。
【００５９】
この場合、上述のチップ電極２２０に接続されている二個の半田バンプ３３０に検査装置の二個のプローブ電極が個々に接続される(図示せず)。そして、その二個の半田バンプ３３０間の抵抗値Ｒ０を測定すると、環状配線２１０に異常がないときには以下の数式(２)のようになり、環状配線２１０の一部に断線が発生したときには数式(３)のようになる。
Ｒ０＝Ｒ５*Ｒ６/（Ｒ５＋Ｒ６）＝１／２*Ｒ５＝１／２*Ｒ６  ・・・(２)
Ｒ０＝Ｒ６＝Ｒ５  ・・・(３)
【００６０】
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では環状配線２１０が複数の垂直配線２１３と複数の上部配線２１５と複数の下部配線２１４とでジグザグ形状に形成されていることを例示した。しかし、図１１に示すように、環状配線５００が隔壁状のシールリング電極として形成されていてもよい。
【００６１】
また、上記形態では実装基板３００の基板電極３１０が絶縁基板３２０を貫通する形状に形成されていることを例示した。しかし、実装基板の基板電極が絶縁基板の表面にプリント配線などで形成されていてもよい。
【００６２】
さらに、上記形態では半導体チップ２００の上面のチップ電極２２０が実装基板３００の上面の基板電極３１０にボンディングワイヤ３４０で接続されていることを例示した。しかし、半導体チップの下面のチップ電極が実装基板の上面の基板電極に直接に接続されていてもよい。
【００６３】
また、上記形態では四個のチップ電極２２０が環状配線２１０の四等分の位置に個々に接続されていることを例示した。しかし、前述のように環状配線２１０の二等分の位置で抵抗値を検出するような場合、当然ながらチップ電極は二個でよい。
【００６４】
さらに、上記形態では引出配線２３０の一部が環状配線２１０の内側に平行に形成されていることを例示した。しかし、引出配線が環状配線２１０に直交する最短距離に形成されていてもよい(図示せず)。
【００６５】
また、上記形態では環状配線２１０の一辺の一部と平行に引出配線２３０が形成されていることを例示した。しかし、環状配線２１０の一辺の全体と平行に引出配線が形成されていてもよい(図示せず)。
【００６６】
さらに、上記形態ではチップ電極２２０の各々に小サイズのサブ電極２２１が個々に接続されていることを例示したが、このようなサブ電極が形成されていなくともよく、サブ電極がチップ電極２２０と同一サイズでもよい(ともに図示せず)。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態の半導体装置の内部構造を示す模式的な縦断正面図である。
【図２】半導体チップの内部構造を示す模式的な平面図である。
【図３】半導体チップの要部を拡大した模式的な平面図である。
【図４】図３のＡＡ断面を示す模式的な断面図である。
【図５】図３のＢＢ断面を示す模式的な断面図である。
【図６】図３のＣＣ断面を示す模式的な断面図である。
【図７】環状配線の等価回路を示す回路図である。
【図８】半導体チップにクラックが発生した状態を示す模式的な平面図である。
【図９】半導体チップの多層構造に剥離が発生した状態を示す模式的な縦断正面図である。
【図１０】半導体チップの多層構造に剥離が発生した状態を示す模式的な縦断正面図である。
【図１１】一変形例の環状配線を示す模式的な縦断正面図である。
【図１２】第一の従来例の半導体チップの内部構造を示す模式的な平面図である。
【図１３】第二の従来例の半導体チップの内部構造を示す模式的な平面図である。
【符号の説明】
【００６８】
１０    半導体チップ
１１    半導体基板
１２    半導体回路
１３    ガードリング電極
１４    プロービングパッド
１５    配線部
２０    半導体チップ
２１    半導体基板
２２    半導体回路
２３    配線
２４    ボンディングパッド
１００    半導体装置
２００    半導体チップ
２０１    半導体基板
２１０    環状配線
２１１    配線電極
２１２    ヴィア
２１３    垂直配線
２１４    下部配線
２１５    上部配線
２２０    チップ電極
２２１    サブ電極
２３０    引出配線
２４０    層間膜
３００    実装基板
３１０    基板電極
３２０    絶縁基板
３３０    半田バンプ
３４０    ボンディングワイヤ
４００    樹脂パッケージ
【図１】
2007305763.tif 000003
【図２】
2007305763.tif 000004
【図３】
2007305763.tif 000005
【図４】
2007305763.tif 000006
【図５】
2007305763.tif 000007
【図６】
2007305763.tif 000008
【図７】
2007305763.tif 000009
【図８】
2007305763.tif 000010
【図９】
2007305763.tif 000011
【図１０】
2007305763.tif 000012
【図１１】
2007305763.tif 000013
【図１２】
2007305763.tif 000014
【図１３】
2007305763.tif 000015