(57)【要約】【課題】カットオフ周波数を利用者が容易に変更ができる平滑回路を提供する。【解決手段】半導体集積回路に設けられる平滑回路であって、平滑回路を抵抗素子と容量素子で構成してカットオフ周波数を設定するとき、抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第１並列回路と、第１並列回路の抵抗値は容量素子の容量値とサイズによって選択することを特徴とする平滑回路である。【選択図】図１
2007282360.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に設けられる平滑回路であって、
前記平滑回路を第１抵抗素子と容量素子で構成してカットオフ周波数を設定するとき、前記第１抵抗素子と第１スイッチを並列に接続して抵抗値を切替えることが可能な第１並列回路と、前記第１並列回路の前記抵抗値は前記容量素子の容量値とサイズによって選択することを特徴とする平滑回路。
【請求項２】
前記平滑回路の出力電圧が前記抵抗値の変更により変化したときは、前記変動前の電圧値になるように前記出力電圧を切替えるために第２抵抗素子と第２スイッチを並列に接続して抵抗値を切替えることが可能な第２並列回路を設けることを特徴とする請求項１に記載の平滑回路。
【請求項３】
前記平滑回路の出力が比較検出回路の一方の入力に接続されているときに、前記比較検出回路の他方の入力の電圧を制御するために第４抵抗素子と第３スイッチを並列に接続して抵抗値を切替えることが可能な第３並列回路を設けることを特徴とする請求項２に記載の平滑回路。
【請求項４】
前記平滑回路の前記第１並列回路と前記第２並列回路と前記第３並列回路の前記抵抗素子を可変抵抗素子とし、前記容量素子を可変容量素子とすることを特徴とする請求項３に記載の平滑回路。
【請求項５】
前記第１並列回路と前記第２並列回路と前記第３並列回路の前記可変抵抗素子と、前記可変容量素子の制御を行う制御部を設けることを特徴とする請求項４に記載の平滑回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に設けられた平滑回路のカットオフ周波数の調整の技術に関する。
【背景技術】
【０００２】
近年、ＩＣチップ（半導体集積回路）は低コスト化、小型化とともに、周辺部品の点数を少なくすることが求められている。例えば、ＲＦ信号（Radio Frequency）などを積分をして必要な信号を得るため、平滑化を行う場合には、一般にローパスフィルタが用いられる。そのような場合のローパスフィルタの構成は、抵抗素子と容量素子で構成されることが知られている。そしてローパスフィルタに使用する抵抗素子と容量素子は、ＩＣチップの外付け部品として、利用者が製作する基板に実装される。
【０００３】
ところが、ローパスフィルタのカットオフ周波数を低く設定するには使用する抵抗素子、容量素子の抵抗値、容量値が大きくなることが知られている。今日ではこのような問題に対して、技術の進歩により抵抗素子や容量素子のチップサイズが小さくなっているためある程度の対応ができる。その結果利用者はＩＣチップとその外付け部品を用いた場合でもレイアウト設計が容易にできるようになった。
【０００４】
また、このように進歩とともに、ＩＣチップの中に抵抗素子や容量素子を内蔵しようとする試みも実施されている。
図５に示した回路の場合で説明する。図５に示した回路は、全波整流回路５１、バッファ回路５２、容量素子５３（外付け部品）、抵抗素子５４、比較検出回路５５、ＤＣバイアス電圧源５６、閾値電圧源５７から構成されている。
【０００５】
例えば、入力された信号を全波整流回路５１で全波整流し、その信号をバッファ回路５２を介して出力し、容量素子５３と抵抗素子５４によって平滑化を行っている。その後平滑化された信号と閾値電圧源５７から供給される閾値電圧とを比較検出回路５５で比較している。このような回路の場合、通常容量素子５３は外付け部品として利用者が用意する必要がある。
【０００６】
特許文献１、２によれば外付け部品点数を削減するための提案がされている。
【特許文献１】特開平０６−７７８５１号公報
【特許文献２】特開２０００−３３２６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の技術では外付け部品点数を削減することについての提案はされているが、利用者が平滑回路の容量素子５３を変更してカットオフ周波数を設定すると、抵抗素子５４の抵抗値を変更しなければならない。また、ＩＣチップに容量素子５３、抵抗素子５４を内蔵した場合には、カットオフ周波数を利用者は設定を変えることができないという問題がある。
【０００８】
本発明は上記のような実情に鑑みてなされたものであり、カットオフ周波数を利用者が容易に設定を変えることができる平滑回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の態様のひとつである半導体集積回路に設けられる平滑回路であって、
上記平滑回路を第１抵抗素子と容量素子で構成してカットオフ周波数を設定するとき、上記第１抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第１並列回路と、上記第１並列回路の上記抵抗値は前記容量素子の容量値とサイズによって選択する構成とする。
【００１０】
好ましくは、上記平滑回路の出力電圧が上記抵抗値の変更により変化したときは、上記変動前の電圧値になるように上記出力電圧を切替えるために抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第２並列回路を設ける構成としてもよい。
【００１１】
好ましくは、上記平滑回路の出力が比較検出回路の一方の入力に接続されているときに、上記比較検出回路の他方の入力の電圧を制御するために抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第３並列回路を設ける構成としてもよい。
【００１２】
好ましくは、上記平滑回路の上記第１並列回路と上記第２並列回路と上記第３並列回路の上記抵抗素子を可変抵抗素子とし、上記容量素子を可変容量素子とする構成としてもよい。
【００１３】
好ましくは、上記第１並列回路と上記第２並列回路と上記第３並列回路の上記可変抵抗素子と、上記可変容量素子の制御を行う制御部を設ける構成としてもよい。
上記構成により、抵抗素子の抵抗値と容量素子の容量値を変更することができるので、平滑回路のカットオフ周波数が調整でき、平滑回路の周辺回路も、平滑回路に合った周辺回路のパラメータに変更することができる。
【発明の効果】
【００１４】
本発明によれば、平滑回路のカットオフ周波数を容易に調整でき、平滑回路とその周辺回路を構成する抵抗素子や容量素子のサイズによる制限を考慮しなくてもよい。
【発明を実施するための最良の形態】
【００１５】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１に示す回路は、全波整流回路１、バッファ回路２、第１抵抗素子３、第１スイッチ４、容量素子５、第２抵抗素子６、第２スイッチ７、第３抵抗素子８、ＤＣバイアス電圧源９、比較検出回路１０、閾値電圧源１１から構成されている。
【００１６】
全波整流回路１は入力信号を全波整流し次段のバッファ回路２に全波整流信号を出力する。その後バッファ回路２が平滑回路に出力信号を出力する。
平滑回路（本例ではローパスフィルタ）を構成する第１抵抗素子３、第１スイッチ４、容量素子５は、バッファ回路２の出力信号を平滑化して平滑信号を出力する。
【００１７】
次に、第２抵抗素子６、第２スイッチ７、第３抵抗素子８は、比較検出回路１０の＋入力端子に入力される平滑信号へのＤＣバイアス電圧源９から供給されるＤＣバイアス電圧を調整する。閾値電圧源１１は比較検出回路１０の−入力端子に比較信号を供給し、平滑信号と比較信号を比較する。
【００１８】
ここで、第３抵抗素子８はなくてもよい、つまり最小抵抗値を決めるためにあってもよい。第３抵抗素子８を入れた場合はステップ（分解能）を小さく設定することができる。
次に、従来の図５との違いはバッファ回路２の出力段に、第１抵抗素子３と第１スイッチ４を並列接続した第１並列回路が設けられている。また、第２抵抗素子６と第２スイッチ７が並列に接続された第２並列回路が、第３抵抗素子８と直列に接続されている。そして第２並列回路の他方は容量素子５と接続されている。
【００１９】
例えば、図５のバッファ回路５２の出力インピーダンスが３００ｋΩである場合に、カットオフ周波数＝０．５３Ｈｚであると、外付け容量素子５３の容量値は１μＦとなる。
図１に示した第１並列回路の第１抵抗素子３の抵抗値を３ＭΩにすると、容量素子５の容量値は１／１０倍になる。つまり０．１μＦでよくなる。
【００２０】
しかし、比較検出回路１０の＋入力での電圧が図５に示した回路と異なってくる。そのため＋入力電圧を調整することが必要になる。そこで、第２並列回路の第２抵抗素子６によって適正な電圧に調整する必要がある。
【００２１】
つまり上記に示した第１抵抗素子３を３ＭΩにすると、比較検出回路１０の＋端子での電圧がシフトしてしまうため、第２並列回路の第２抵抗素子６の抵抗を変更しなければならない。本例では第２抵抗素子６は４４ｋΩ、第３抵抗素子８は３３ｋΩとしている。
【００２２】
次に、チップ内のレイアウトについて考えると、第１並列回路の第１抵抗素子３の抵抗値を大きくしても抵抗素子サイズは容量素子に比べて大きくならない、それとは逆に容量素子５のサイズは容量値が小さくなった分小さくすることができるので容量素子を内部に取り込める。
（実施例２）
実施例１にさらに比較検出回路１０に閾値電圧可変用の抵抗素子を用意する。図２の回路は、全波整流回路１、バッファ回路２、第１抵抗素子３、第１スイッチ４、容量素子５、第２抵抗素子６、第２スイッチ７、第３抵抗素子８、ＤＣバイアス電圧源９、比較検出回路１０、閾値電圧源１１、第４抵抗素子１２、第３スイッチ１３から構成されている。
【００２３】
本例では第４抵抗素子１２と第３スイッチ１３を並列接続する第３並列回路を設けたものである。第４抵抗素子１２は、比較検出回路１０の−端子に入力する閾値電圧源１１から供給される閾値電圧の電圧を制御する。この場合の第３スイッチ１３は上記説明したようにショートしてもよい。
【００２４】
このように構成することでさらに調整する範囲が広がる。
（実施例３）
次にＩＣチップに抵抗素子と容量素子を内蔵する場合について実施例３を図３に示す。内蔵するために実施例２の第１抵抗素子３、第２抵抗素子６、第４抵抗素子１２を、第１可変抵抗素子１４、第２可変抵抗素子１６、第３可変抵抗素子１７として調整可能にする。また、実施例２の容量素子５を第１可変容量素子１５に変更する。
【００２５】
可変抵抗は複数の抵抗素子を直列または並列に接続しスイッチなどで切替える。またトランジスタで切替えてもよい。可変容量素子も同様である。電流源を制御してもよい。
（実施例４）
実施例３にさらに自動調整できるように制御部２２を設けることで調整をする。制御部２２は自動調整するために抵抗値と容量値を可変することができる。第４可変抵抗素子１８、第２可変容量素子１９、第５可変抵抗素子２０、第６可変抵抗素子２１を制御部２２により調整可能にする。
【００２６】
制御部２２は第４可変抵抗素子１８、第２可変容量素子１９、第５可変抵抗素子２０、第６可変抵抗素子２１と接続され、制御部２２からの信号により抵抗値および容量値を調整する。また、外部に設けた調整装置により入力値と出力値を測定しその結果により調整するデータを生成する。そのデータを制御部２２に転送しデコードするなどして各抵抗素子と容量素子を可変する。
【００２７】
このように構成することで自動調整が可能となり調整時間を削減することができる。また、ＩＣチップに第４可変抵抗素子１８、第２可変容量素子１９、第５可変抵抗素子２０、第６可変抵抗素子２１、制御部２２を内蔵しいてもよい。
【００２８】
また、ローパスフィルタに限定するものでなくバンドパスフィルタやハイパスフィルタなどでも利用してもよい。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００２９】
【図１】実施例１の回路を示す図である。
【図２】実施例２の回路を示す図である。
【図３】実施例３の回路を示す図である。
【図４】実施例４の回路を示す図である。
【図５】従来の回路を示す図である。
【符号の説明】
【００３０】
１・・・全波整流回路、２・・・バッファ回路、３・・・第１抵抗素子
４・・・第１スイッチ、５・・・容量素子、６・・・第２抵抗素子
７・・・第２スイッチ、８・・・第３抵抗素子、９・・・ＤＣバイアス電圧源
１０・・・比較検出回路、１１・・・閾値電圧源
１２・・・第４抵抗素子、１３・・・第３スイッチ
１４・・・第１可変抵抗素子、１５・・・可変容量素子
１６・・・第２可変抵抗素子、１７・・・第３可変抵抗素子
１８・・・第４可変抵抗素子、１９・・・第２可変容量素子
２０・・・第５可変抵抗素子、２１・・・第６可変抵抗素子
２２・・・制御部
【図１】
2007282360.tif 000003
【図２】
2007282360.tif 000004
【図３】
2007282360.tif 000005
【図４】
2007282360.tif 000006
【図５】
2007282360.tif 000007