(57)【要約】  【課題】  画素セルの増幅トランジスタや周辺回路のアナログ回路にて、１／ｆノイズの低減を実現した固体撮像装置とその製造方法を提供する。  【解決手段】  本発明に係る固体撮像装置は、半導体基板上１００に、マトリクス状に配列された複数の画素セルと、前記画素セルから所定の信号線を経由して信号を出力させる周辺回路とを備えた固体撮像装置であって、前記固体撮像装置を構成する複数のトランジスタのゲート絶縁膜として、窒化されたゲート絶縁膜１０５と窒化されていないゲート絶縁膜１０３の双方を含むことを特徴とする。【選択図】  図１
2007317741.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、マトリクス状に配列された複数の画素セルと、前記画素セルから所定の信号線を経由して信号を出力させる周辺回路とを備えた固体撮像装置であって、前記固体撮像装置を構成する複数のトランジスタのゲート絶縁膜として、窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜の双方を含むことを特徴とする固体撮像装置。
【請求項２】
前記窒化されていないゲート絶縁膜を有するトランジスタが、前記画素セル内の増幅トランジスタである請求項１に記載の固体撮像装置。
【請求項３】
前記周辺回路を構成する複数のトランジスタとして、ＮチャネルトランジスタとＰチャネルトランジスタの双方を含み、前記画素セルを構成するトランジスタの少なくとも一部がＮチャネルトランジスタであり、かつ、前記Ｎチャネルトランジスタの少なくとも一部は、窒化されていないゲート絶縁膜を有する請求項１または２に記載の固体撮像装置。
【請求項４】
前記Ｎチャネルトランジスタは、Ｎ型不純物をドーピングされたゲート電極を備え、前記Ｐチャネルトランジスタは、Ｐ型不純物をドーピングされたゲート電極を備える請求項３に記載の固体撮像装置。
【請求項５】
前記Ｎチャネルトランジスタ及び前記Ｐチャネルトランジスタのいずれもが、Ｎ型不純物をドーピングされたゲート電極を備える請求項３に記載の固体撮像装置。
【請求項６】
半導体基板上に、マトリクス状に配列された複数の画素セルと、前記画素セルから所定の信号線を経由して信号を出力させる周辺回路とを備えた固体撮像装置の製造方法であって、前記半導体基板上に前記固体撮像装置を構成するトランジスタのゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上の一部をマスク層でマスキングする工程と、前記マスク層でマスキングされていない領域の前記ゲート絶縁膜をプラズマ窒化する工程と、前記マスク層を剥離する工程と、前記半導体基板をアニールする工程と、前記半導体基板上にゲート電極を形成する工程とを備えることを特徴とする固体撮像装置の製造方法。
【請求項７】
前記画素セル内の増幅トランジスタが形成される領域が、前記マスク層でマスキングされる請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記周辺回路を構成する複数のトランジスタとして、ＮチャネルトランジスタとＰチャネルトランジスタの双方を含み、前記画素セルを構成するトランジスタの少なくとも一部がＮチャネルトランジスタであり、かつ、前記Ｎチャネルトランジスタの少なくとも一部が形成される領域が前記マスク層でマスキングされる請求項６または７に記載の固体撮像装置の製造方法。
【請求項９】
前記Ｎチャネルトランジスタは、Ｎ型不純物をドーピングされたゲート電極を備え、前記Ｐチャネルトランジスタは、Ｐ型不純物をドーピングされたゲート電極を備える請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記Ｎチャネルトランジスタ及び前記Ｐチャネルトランジスタのいずれもが、Ｎ型不純物をドーピングされたゲート電極を備える請求項８に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、より特定的には、ＭＯＳ型固体撮像装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、一般的な半導体装置において素子寸法の微細化が進展するのに伴い、ＭＯＳ型トランジスタを用いる固体撮像装置においても素子寸法の微細化が進展している。これにより、ＭＯＳ型固体撮像装置の画素セルのピッチを微細化することが可能となるため、同じ光学サイズ、すなわち、画素アレイが存在する受光領域の面積が一定であっても、受光領域により多くの画素セルを配置することによって高解像度の固体撮像装置を構成することができる。
【０００３】
図３は、ＭＯＳ型固体撮像装置の代表的な構成を示す回路図である。
【０００４】
図３に示される固体撮像装置は、フォトダイオード３０１と、転送トランジスタ３０２と、増幅トランジスタ３０４と、リセットトランジスタ３０３とを含み、かつ、各々がマトリクス状に配列される複数の画素セル３１２と、複数の垂直信号線３１１と、複数の共通ドレイン線３０６と、垂直ドライバ回路３０７と、雑音抑圧回路３０８と、水平ドライバ回路３０９とを備える。増幅トランジスタ３０４及びリセットトランジスタ３０３の各々のドレインは、共通ドレイン線３０６に接続されている。また、増幅トランジスタ３０４のソースは、垂直信号線３１１に接続されている。垂直信号線３１１の一方端は、負荷トランジスタ３０５に接続され、垂直信号線３１１の他方端は、雑音抑圧回路３０８に接続されている。雑音抑圧回路３０８の出力は、水平ドライバ回路３０９によって駆動される水平選択トランジスタ３１０に接続されている。
【０００５】
ここで、図４を用いて、画素セル３１２と雑音抑圧回路３０８の動作について説明する。
【０００６】
なお、図４には、ＭＯＳ型固体撮像装置における画素セルと、雑音抑制回路と、水平シフトレジスタ（ＳＲ）を含む部分までを記載し、他の部分は省略している。
【０００７】
まず、リセットトランジスタ３０３をオン及びオフさせることによって、フローティングディフュージョン２０２の電位はＶＤＤにリセットされる。このとき、定電流源２０５によって規定される増幅トランジスタ３０４の動作点によって、垂直信号線の電位（例えば節点２０６の電位）Ｖ１は次式（ａ）を満たす。
【０００８】
Ｖ１＝ＶＧ−ＶＧＳ＝ＶＤＤ−ＶＧＳ    …（ａ）
【０００９】
ここで、ＶＧは、増幅トランジスタ３０４のゲート電位を示し、ＶＧＳは、増幅トランジスタ３０４のゲート−ソース間電圧を示す。また、ＶＧＳは、増幅トランジスタ３０４の動作点によって定数として求められる。
【００１０】
次に、雑音抑制回路３０８内のトランジスタ２１０をオンすることによって、節点２０９の電位がＶＤＤに制御されている状態において、トランジスタ２０７をオンしてキャパシタ２０８を充電する。このとき、キャパシタの容量をＣ１とすると、キャパシタ２０８に充電される電荷Ｑは次式（ｂ）を満たす。
【００１１】
Ｃ１（ＶＤＤ−Ｖ１）＝Ｑ              …（ｂ）
【００１２】
次に、トランジスタ２１０をオフし、続いて、転送トランジスタ３０２をオンすることによって、フォトダイオード３０１に蓄積されている電荷Ｑ１がフローティングディフュージョン２０２に転送される。フローティングディフュージョン２０２の容量をＣとすると、フローティングディフュージョン２０２の電位は（ＶＤＤ−Ｑ１／Ｃ）に変化する。このとき、節点２０６の電位Ｖ２は、次式（ｃ）を満たす。
【００１３】
Ｖ２＝ＶＤＤ−Ｑ１／Ｃ−ＶＧＳ        …（ｃ）
【００１４】
キャパシタ２０８に最初に充電されていた電荷Ｑは、キャパシタ２０８および２１１の容量値に従ってキャパシタ２０８および２１１に分配される。ここで、節点２０９の電位をＶｏｕｔとし、キャパシタ２０８に充電されていた電荷の変化量をΔＱとすると、次式（ｄ）及び（ｅ）が成立する。
【００１５】
Ｃ１（Ｖｏｕｔ−Ｖ２）＝Ｑ＋ΔＱ    …（ｄ）
Ｃ２Ｖｏｕｔ＝−ΔＱ                …（ｅ）
【００１６】
上記式（ａ）〜（ｅ）を解くことによって、Ｖｏｕｔは次式（ｆ）の通りに求められる。
【００１７】
Ｖｏｕｔ＝Ｃ１／（Ｃ１＋Ｃ２）×（ＶＤＤ−Ｑ１／Ｃ）  …（ｆ）
【００１８】
上記式（ｆ）で表される電位Ｖｏｕｔは、水平選択トランジスタ３１０をオンすることによって水平信号線２１３を介してアンプへと出力される。
【００１９】
ところで、マイクロコンピュータやロジック素子などの半導体集積回路装置においては、素子寸法を微細化する場合、１）スケーリング則にできるだけ沿う形で素子のサイズを縮小する、２）ＭＯＳトランジスタのゲート絶縁膜を薄膜化する、または、３）電源電圧を下げる、ということが行われる。しかしながら、図３および図４に示されるような固体撮像装置においてはこれらとは違った対応をとることとなる。
【００２０】
まず、固体撮像装置では、画素セルにおいてフォトダイオードが配置される所定面積の領域を確保することを優先して、感度や飽和電子数といったフォトダイオードの特性を維持することが重要とされる。したがって、固体撮像装置において素子寸法を微細化する場合には、ＣＭＯＳロジックＬＳＩなどのようにスケーリング則に沿って全ての素子のサイズを単純に比例縮小するのではなく、フォトダイオードの面積をできる限り減少させることなく、画素セルや周辺回路に含まれるトランジスタのサイズを微細化するような設計が採用される。
【００２１】
また、固体撮像装置において、画素セル内で、ゲート絶縁膜を単純に薄くしてそれに合わせて電源電圧を下げるようなことを行うと、画素セルから出力される信号電圧のダイナミックレンジが小さくなり、フォトダイオードで受光した光の振幅を大きな電圧の振幅として出力できなくなるために、結果としてＳ／Ｎ比を損なうことになる。したがって画素セルに関しては、電源電圧を下げたりゲート絶縁膜の膜厚を薄くしたりすることをかえって抑制する設計が採用される。このことも素子の寸法を制約する要因となり、上記したＣＭＯＳロジックＬＳＩなどのような単純な比例縮小はなじまない。
【００２２】
このため、素子寸法の微細化において、単純にゲート絶縁膜を薄くしてそれに合わせて電源電圧を下げるような通常の手法が適用され得るのは、固体撮像装置の中では周辺回路を構成する素子に限定される場合が多い。
【００２３】
以上をまとめると、固体撮像素子においては、素子の微細化は画素セル数を増加させるので画像の解像度向上のために有効であるが、ＣＭＯＳロジックのように単純に微細化が進むのではなく（１）画素セル内では素子の微細化よりもフォトダイオード面積の確保あるいは維持が優先される、（２）画素セル内ではゲート絶縁膜厚および電源電圧の単純なスケーリングは抑制される、（３）周辺回路はＣＭＯＳロジックと同様にスケーリングが進む、ということになる。
【００２４】
ところで、一般的なＭＯＳトランジスタのサイズを微細化する際には、後述するショートチャネル特性等の影響によって、各トランジスタの特性のばらつきが問題となる。この各トランジスタの特性のばらつきは、素子毎の特性差に起因する不均一性を引き起こす可能性があるため、トランジスタ特性のばらつきを抑制するために必要なプロセス改善が行われる。
【００２５】
例えば、最小ゲート長が０．３μｍより小さい世代のＣＭＯＳロジック半導体デバイス製造プロセスにおいては、ＮチャネルＭＯＳトランジスタにはＮ型ポリシリコンゲート電極を、ＰチャネルＭＯＳトランジスタにはＰ型ポリシリコンゲート電極を採用するデュアルゲート構造が採用されることが一般的である。上記のようにデュアルゲート構造を採用するのは、表面チャネル構造を有することで、チャネル部の半導体基板表面領域（ゲート電極直下におけるＳｉ基板とゲート絶縁膜との界面近く）のポテンシャルコントロールを可能な限りゲート電界によって行い、その結果ソース・ドレイン間の電流制御を容易にすることができるからである。
【００２６】
また、チャネルのポテンシャルコントロールを可能な限りゲート電界によって行うための別の方策として、ゲート絶縁膜を薄膜化することも行われる。
【００２７】
しかし、上記のデュアルゲート構造においては、ポリシリコンゲートの導電型をＰ型にするために一般的に用いられるボロン不純物が、ゲート電極形成後の熱処理によってゲート電極からゲート絶縁膜へと染み出す性質を有している。ボロンがゲート電極からゲート絶縁膜へと染み出すと、半導体装置の特性が設計されたものから変化する。これは、ゲート絶縁膜が薄膜化されるとより顕著になる。
【００２８】
また、ゲート絶縁膜の薄膜化により、ゲート絶縁膜の膜厚が５ｎｍ未満となるような場合、ゲート電極からゲート絶縁膜を介して半導体基板にトンネル電流が流れてしまい、ゲートリークとなってしまう。このことは、ＭＯＳＦＥＴのゲートの入力インピーダンスが高いことを利用して回路構成しているような場合には大きな問題となる。固体撮像素子では、信号電荷をしばしばＭＯＳＦＥＴゲート入力として扱うため特に深刻である。
【００２９】
このボロンの染み出しやゲートリークを回避するために、半導体製造プロセスにおいてゲート絶縁膜を窒化するという対策が取られている。窒化された酸化膜にはボロン拡散を抑制する効果があることと、比誘電率が高くなるために実効的な絶縁膜厚を厚くすることが出来るからである。
【００３０】
しかしながら、このゲート絶縁膜の窒化という手段には、ゲート絶縁膜と半導体基板との界面の界面準位が増加して１／ｆノイズの原因となるという別の課題があることがわかっている。すなわち、ゲート絶縁膜が窒化されると、窒素によってゲート絶縁膜のエネルギーギャップに準位が発生するため、その準位とトランジスタのチャネル間の電荷のやり取りにより１／ｆノイズが発生するのである。ここで、固体撮像装置は、光電変換によって生成された電気信号をトランジスタで増幅して出力するものであるから、ゲート絶縁膜の窒化による１／ｆノイズの増加は、固体撮像装置における電気信号のＳ／Ｎ比を悪化させる要因となるものである。
【００３１】
さらに、固体撮像装置においては、前述のとおり画素セル面積を減少させる場合でも、フォトダイオードの面積は可能な限り維持しながら画素セルに含まれるトランジスタのサイズのみを微細化する方針が採られているために、画素セルに含まれている増幅トランジスタは、最小ゲート長および最小ゲート幅に近いサイズが用いられていることが多い。
【００３２】
ここで、一般に１／ｆノイズは、
Ｖｎ2＝Ｋ／（Ｃｏｘ・Ｗ・Ｌ・ｆ）
Ｖｎ  ：ノイズ電圧密度［Ｖ／√Ｈｚ］
Ｋ    ：定数
Ｃｏｘ：ゲート絶縁膜容量［Ｆ／μｍ２］
Ｗ    ：ゲート幅［μｍ］
Ｌ    ：ゲート長［μｍ］
ｆ    ：周波数［Ｈｚ］
でノイズ電圧密度Ｖｎ2が表されるため、ゲート幅Ｗやゲート長Ｌを減少させ、最小ゲート長および最小ゲート幅に近いサイズが用いられる固体撮像装置の画素セル内の増幅トランジスタは、１／ｆノイズの影響を最も受けやすいトランジスタのひとつであるということになる。
【００３３】
近年では、膜厚の制御をよくし、所望の窒素濃度を得ることができるゲート絶縁膜の窒化方法として、従来の酸窒化法によるものに代えてプラズマ窒化法を用いることが、特許文献１および２などに記載されている。そして、図５にＳＩＭＳ分析による窒素濃度曲線を示すように、ゲート絶縁膜中に含まれる窒素濃度のピークをゲート絶縁膜と半導体基板との界面から遠ざけ、界面の窒素濃度を減らす試みがなされている。この技術は固体撮像装置にも適用され、非特許文献１にみられるように、１／ｆノイズの低減が報告されている。
【特許文献１】特開２００４−３１１７３９
【特許文献２】特開２００４−２９６６０３
【非特許文献１】Chang-Rok Moon et al.          :International Electron Device Meeting 2005 Technical Digest, 33.2 (2005)
【発明の開示】
【発明が解決しようとする課題】
【００３４】
しかしながら、図５に示す窒素濃度曲線からも明らかなように、ゲート絶縁膜と半導体基板との界面での窒素のピーク濃度は、プラズマ窒化法を用いた場合でも酸窒化法の場合の１／２程度であり、依然として一定量以上の窒素が存在している。このため、１／ｆノイズの程度は、純粋な酸化膜をゲート絶縁膜とした場合に比べると劣っている。
【００３５】
一方、前述の固体撮像装置の画素セルに含まれている増幅トランジスタは、一般にＮチャネルトランジスタで構成され、かつ画素セルでは、前述のように出力される信号のＳ／Ｎ比を損なうことがないようゲート絶縁膜の膜厚と電源電圧のスケーリングを抑制する必要があることから、ゲート絶縁膜は厚いままで用いられる。このため、画素セルのＮチャネル増幅トランジスタだけを取り出してみると、ゲート電極およびゲート絶縁膜を通したボロンの染み出し、およびゲートリークの課題はそもそも存在しないのである。
【００３６】
また、このことは、固体撮像装置の周辺回路で信号処理に用いられているアナログ回路のトランジスタについても、Ｎチャネルトランジスタでありかつゲート絶縁膜の厚みが５ｎｍ以上確保できるものであれば同様にあてはまることである。したがって、これら画素セルの増幅トランジスタや周辺回路のアナログ回路を、ゲート絶縁膜が比較的厚いＮチャネルＭＯＳトランジスタで構成する場合には、ゲート絶縁膜の窒化は本来必要ではない。
【００３７】
一方で、周辺回路でロジック回路や駆動回路を形成し、高速動作のために微細トランジスタと薄膜ゲート絶縁膜が要求されるような部位では、これらの課題を解決するためにゲート絶縁膜の窒化は必要である。
【００３８】
このように、固体撮像装置においては、それぞれのトランジスタ素子の構成によってすべてのトランジスタのケート絶縁膜に対して必ずしも窒化する必要はなく、むしろゲート絶縁膜を窒化することが出力特性の低下につながることすらあるのである。しかしながら、従来から行われていたゲート絶縁膜の酸窒化法は、ゲート絶縁膜をＮＯ＋Ｏ2ガスなどの雰囲気中で１１００℃くらいまで加熱して行われるという方法であったため、ウェハ全面のゲート絶縁膜を窒化することしか出来ない。また、ゲート絶縁膜の窒化にプラズマ窒化法を用いる方法でも、同一の半導体基板あるいはチップ上で窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜とに分けて形成する手段が存在していなかったために、本来必要ではなく、むしろ１／ｆノイズの課題から窒化させたくないゲート絶縁膜まで窒化してしまうことになっていた。
【００３９】
本発明は上記の課題を解決するものであり、窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜を並存させ得た固体撮像装置と、その製造方法を実現することを目的とする。
【課題を解決するための手段】
【００４０】
本発明に係る固体撮像装置は、半導体基板上に、マトリクス状に配列された複数の画素セルと、前記画素セルから所定の信号線を経由して信号を出力させる周辺回路とを備えた固体撮像装置であって、前記固体撮像装置を構成する複数のトランジスタのゲート絶縁膜として、窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜の双方を含むことを特徴とする。このようにすることで、元来窒化が必要でないゲート絶縁膜には窒素不純物を混入させないようにし、界面準位の増加による１／ｆノイズの増加を抑えて固体撮像装置のＳ／Ｎ比が悪化することを防止することができる。
【００４１】
また、本発明に係る固体撮像層の製造方法は、半導体基板上に、マトリクス状に配列された複数の画素セルと、前記画素セルから所定の信号線を経由して信号を出力させる周辺回路とを備えた固体撮像装置の製造方法であって、前記半導体基板上に前記固体撮像装置を構成するトランジスタのゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上の一部をマスク層でマスキングする工程と、前記マスク層でマスキングされていない領域の前記ゲート絶縁膜をプラズマ窒化する工程と、前記マスク層を剥離する工程と、前記半導体基板をアニールする工程と、前記半導体基板上にゲート電極を形成する工程とを備えることを特徴とする。このようにすることで、本来窒化処理が不要なゲート絶縁膜を選択的に窒化しないようにすることが容易にできる。
【発明の効果】
【００４２】
本発明に係る固体撮像装置およびその製造方法によれば、窒化させたいゲート絶縁膜と窒化させたくないゲート絶縁膜を並存させることができるので、周辺回路のロジック回路や駆動回路を構成するトランジスタのゲート絶縁膜を窒化し、一方、画素セルの増幅トランジスタや周辺回路のアナログ回路を構成するトランジスタのケート絶縁膜を窒化させないようにと、それぞれを作り分けることができる。このため、ボロンの染み出しの抑制やゲートリークの抑制という効果に加えて、画素セルの増幅トランジスタや周辺回路のアナログ回路では、窒化されていない酸化膜をゲート絶縁膜として使用することができ、固体撮像装置のトランジスタ特性を所望の設計通りのものとしつつ、窒素起因の界面準位の影響を完全に排して１／ｆノイズの低減を実現することができる。
【発明を実施するための最良の形態】
【００４３】
上記した本発明に係る固体撮像装置では、前記窒化されていないゲート絶縁膜を有するトランジスタが、前記画素セル内の増幅トランジスタであることが好ましい。画素セル内の増幅トランジスタは、１／ｆノイズの影響を最も受けやすいトランジスタのひとつであるからである。
【００４４】
また、前記周辺回路を構成する複数のトランジスタとして、ＮチャネルトランジスタとＰチャネルトランジスタの双方を含み、前記画素セルを構成するトランジスタの少なくとも一部がＮチャネルトランジスタであり、かつ、前記Ｎチャネルトランジスタの少なくとも一部は、窒化されていないゲート絶縁膜を有することがより好ましい。Ｎチャネルトランジスタには、Ｎ型ポリシリコンゲート電極が使用されるため、ゲート電極のボロン染み出しが発生せず、ゲート絶縁膜を窒化しなくてもトランジスタ特性の変化が変化するという課題が生じないからである。
【００４５】
さらに、前記Ｎチャネルトランジスタは、Ｎ型不純物をドーピングされたゲート電極を備え、前記Ｐチャネルトランジスタは、Ｐ型不純物をドーピングされたゲート電極を備えることが好ましい。あるいは、前記Ｎチャネルトランジスタ及び前記Ｐチャネルトランジスタのいずれもが、Ｎ型不純物をドーピングされたゲート電極を備えることが好ましい。
【００４６】
また、上記した本発明に係る固体撮像装置の製造方法においては、前記画素セル内の増幅トランジスタが形成される領域が、前記マスク層でマスキングされることが好ましい。画素セル内の増幅トランジスタは、１／ｆノイズの影響を最も受けやすいトランジスタのひとつであるから、そのゲート絶縁膜が窒化されないようにするためである。
【００４７】
さらに、前記周辺回路を構成する複数のトランジスタとして、ＮチャネルトランジスタとＰチャネルトランジスタの双方を含み、前記画素セルを構成するトランジスタの少なくとも一部がＮチャネルトランジスタであり、かつ、前記Ｎチャネルトランジスタの少なくとも一部が形成される領域が前記マスク層でマスキングされることがより好ましい。Ｎチャネルトランジスタであれば、Ｎ型ポリシリコンゲート電極が使用されるため、ゲート電極のボロン染み出しが発生しないため、そのゲート絶縁膜を窒化されないようにするためである。
【００４８】
（第１の実施形態）
以下、本発明に係る固体撮像装置について、図面を用いて詳細に説明する。
【００４９】
図１は、窒化されたゲート絶縁膜を持つＭＯＳトランジスタと、窒化されていないゲート絶縁膜を持つＭＯＳトランジスタを、同一の半導体基板１００上に形成した場合の模式図である。
【００５０】
素子分離１０１に分離された左右の２つのトランジスタについて、それぞれＰ型ウェル１０２上に窒化されたゲート絶縁膜１０５と窒化されていないゲート絶縁膜１０３が形成され、それぞれの上にゲート電極１０６が配置されている。なお、この図は、固体撮像装置における実質的に酸化膜からなるゲート絶縁膜を有するＭＯＳトランジスタと、窒化酸化膜からなるゲート絶縁膜を有するＭＯＳトランジスタとを並べて表示したものであって、固体撮像装置の特定部分の断面を表示したものではない。
【００５１】
このように、同じ半導体基板上に、２つの異なるゲート絶縁膜を持つＭＯＳトランジスタを形成する製造方法について、図２を用いて説明する。
【００５２】
まず、図２（ａ）に示す、素子分離１０１およびＰ型ウェル１０２が形成された半導体基板１００に、図２（ｂ）に示すように、熱酸化によってゲート絶縁膜１０３を形成する。このゲート絶縁膜１０３は、窒素不純物を含まない純粋なシリコン酸化膜であり、従来から知られた通常の方法で形成すればよい。具体的な形成条件は、例えば以下の通りである。
【００５３】
ガス        ：希釈酸素（Ｏ2／Ｎ2混合  Ｏ2：５％）
温度        ：８００℃〜９００℃
処理時間    ：１０〜２０分
【００５４】
ここで、図２（ｃ）に示すように、一方のＮチャネルトランジスタ領域をマスキングするマスク層を得るため、レジストを塗布してレジスト膜を形成した後、通常の露光現像処理を経てパターンニングされたレジスト１０４を得る。
【００５５】
この状態でプラズマ窒化を行う。条件は例えば以下の通りである。
【００５６】
高周波電力  ：１３．５６ＭＨｚ  ５００Ｗ
ガス        ：Ｎ2
圧力        ：５Ｐａ
処理時間    ：１０〜１２０秒
ステ−ジ温度：２０℃
【００５７】
このとき、表面が窒素プラズマにさらされた部分のゲート絶縁膜は窒化され、レジストに覆われた部分のゲート絶縁膜は窒化されていないため、図２（ｄ）に示すように、窒化ゲート絶縁膜１０５と窒化されていないゲート絶縁膜１０３に分けて形成することができる。
【００５８】
次に、硫酸と過酸化水素の混合液など薬液によるレジスト除去を実施した後、ポストアニールを例えば以下の条件で行う。
【００５９】
温度：８００〜１１００℃
ガス：酸素または窒素雰囲気
時間：１０〜１２０秒
【００６０】
これにより膜質が安定化する。この後、シリコンのようなゲート電極材料膜を堆積、パターンニングを行なって図２（ｅ）に示すようにゲート電極１０６を形成し、トランジスタの基本構成が得られる。
【００６１】
なお、ゲート電極形成以降の固体撮像装置の製造方法は、周知のものと同様であるため、ここでの説明は省略する。
【００６２】
（実施の形態２）
次に、本願発明に係る固体撮像装置の構成について説明する。
【００６３】
上記説明した方法によれば、実質的に酸化膜からなるゲート絶縁膜と、窒化酸化膜からなるゲート絶縁膜を１つの半導体基板に形成することができるので、これを実際の固体撮像装置に適用することができる。本実施形態に係る固体撮像装置は、実質的に酸化膜からなるゲート絶縁膜と、窒化酸化膜からなるゲート絶縁膜との双方をその半導体基板上に有するものである。
【００６４】
本実施形態に係る固体撮像装置の基本的回路構成は、図３に示した固体撮像装置の代表的な回路構成と同じである。ここで、画素セルは、フォトダイオード３０１の他に、転送トランジスタ３０２、増幅トランジスタ３０４、および、リセットトランジスタ３０３の３つのトランジスタを含んでいる。そして、本実施形態に係る固体撮像装置においては、このうちの増幅トランジスタ３０４のゲート絶縁膜として、窒化されていないゲート絶縁膜を有し、また、増幅トランジスタ３０４をＮチャネルトランジスタとしている。これは、撮像時に１／ｆノイズの原因となるのが、増幅トランジスタ３０４のみであり、また、これをＮチャネルトランジスタとすることでボロンの染み出しを心配する必要がなくなるからである。
【００６５】
撮像時に１／ｆノイズの原因となるのは、増幅トランジスタ３０４のみであり、他のトランジスタは特に問題とならない点について、少し詳細に述べる。
【００６６】
まず、転送トランジスタ３０２は、フォトダイオード３０１から電荷を完全転送出来る限りにおいて、チャネルには電荷は残らないので、１／ｆノイズの原因となるゲート絶縁膜と半導体基板との界面の界面準位との電荷のやり取りは発生しない。
【００６７】
また、リセットトランジスタ３０３は、リセット時にオフセットノイズ（ｋＴＣノイズと呼ばれる）を発生させるが、図４を用いて雑音抑制回路の動作を説明した内容からもわかるように、最初にリセットした状態の画素セルからの出力電位Ｖ１、および、電荷を転送した状態の画素セルからの出力電位Ｖ２が、
Ｖ１＝ＶＤＤ−ＶＧＳ        ・・・（ａ）
Ｖ２＝ＶＤＤ−ＶＧＳ−Ｑ／Ｃ・・・（ｃ）
となり、最終出力は
Ｖｏｕｔ＝Ｃ１／（Ｃ１＋Ｃ２）×（ＶＤＤ−Ｖ１＋Ｖ２）
＝Ｃ１／（Ｃ１＋Ｃ２）×（ＶＤＤ−Ｑ１／Ｃ）  …（ｆ）
となる。ここで、画素のリセット電位にオフセットノイズ（ｋＴＣノイズ）offsetが乗って、
Ｖ１＝ＶＤＤ＋offset−ＶＧＳ
Ｖ２＝ＶＤＤ＋offset−ＶＧＳ−Ｑ／Ｃ
となった場合でも、最終出力ではＶ２−Ｖ１の部分で打ち消されるので実質上の問題は生じないのである。
【００６８】
次に、周辺回路を構成するトランジスタについて説明する。
【００６９】
周辺回路を構成する、垂直ドライバ回路３０７、雑音抑圧回路３０８、および、水平ドライバ回路３０９の中で、まず雑音抑圧回路３０８を構成するＭＯＳトランジスタについては、窒化されていないゲート絶縁膜を使用する。雑音抑圧回路では、前述したようにフォトダイオード３０１で生成された画像信号を取り扱うことになるため、１／ｆノイズの影響を回避する必要があるからである。
【００７０】
一方、周辺回路のうちの垂直ドライバ回路３０７、水平ドライバ回路３０９については、窒化されたゲート絶縁膜を使用する。これらの回路を構成するトランジスタは、駆動スピードが要請されるために微細トランジスタで構成するのが望ましく、したがってＭＯＳトランジスタのゲート絶縁膜の実効膜厚を厚くできる窒素不純物を含むゲート絶縁膜を用いることが望ましいからである。
【００７１】
また、本発明の固体撮像装置は、デュアルゲート構造を用いることができ、その場合にはそれぞれのトランジスタを以下のようにすればよい。
【００７２】
たとえば、垂直ドライバ回路３０７や水平ドライバ回路３０９、シフトレジスタ、その他デジタル信号処理回路のような低電圧系ＭＯＳトランジスタ（例えば、電源電圧１．５Ｖ、ゲート絶縁膜厚３ｎｍのもの）と、画素セル３１２、雑音抑圧回路３０８、アンプ、アナログ信号処理回路のようなフォトダイオードからの信号を扱う高電圧系ＭＯＳトランジスタ（例えば、電源電圧３．３Ｖ、ゲート絶縁膜厚７ｎｍのもの）との２電圧系の固体撮像装置であれば、Ｎチャネル低電圧系ＭＯＳトランジスタとＰチャネル低電圧系ＭＯＳトランジスタは、窒化されたゲート絶縁膜を用いる。そして、Ｎチャネル高電圧系ＭＯＳトランジスタとＰチャネル高電圧系ＭＯＳトランジスタは、窒化されていないゲート絶縁膜を用いる。Ｎチャネル低電圧系ＭＯＳトランジスタではゲートリークを防止する必要があり、また、Ｐチャネル低電圧系ＭＯＳトランジスタでは、ゲートリーク防止の他にボロンの染み出しを防止するためである。一方、高電圧系ＭＯＳトランジスタは、画素信号を取り扱うものであるため、１／ｆノイズを回避するために窒化されていないゲート絶縁膜を用いることが望ましい。画像信号を取り扱うという点では、高電圧系ＰチャネルＭＯＳトランジスタの場合も同様であるため、高電圧系ＰチャネルＭＯＳトランジスタの場合は、ゲート酸化膜を窒化するのではなくゲート絶縁膜の膜厚を５ｎｍ以上とすることにより、ゲートリークとボロン染み出しの問題を回避するようにする。
【００７３】
なお、図３で示した各回路素子についていえば、雑音抑圧回路３０８は通常アナログ回路で構成されるため、信号のダイナミックレンジを確保するために高電圧系ＭＯＳトランジスタで作成されることが多く、一方、垂直ドライバ回路３０７や水平ドライバ回路３０９は、フレームレートを上げて１秒間に多数の画像を撮像するモードにおいて高速動作が要求されるため、低電圧系ＭＯＳトランジスタで作成されることが多い。このような場合に、上記のようなゲート絶縁膜の使い分けをすることが有効である。
【００７４】
また、ＮチャネルＭＯＳトランジスタ（表面チャネルトランジスタ）とＰチャネルＭＯＳトランジスタ（埋め込みチャネルトランジスタ）双方のゲート電極構造として、いずれにもＮ型不純物をドーピングしたポリシリコンからなるゲート電極を用いることにより、ボロンの染み出しの課題を完全に排除しようとする設計も提案されている。この設計を採用する場合も、上記と同様に、低電圧系のＭＯＳトランジスタについては、ＮチャネルＭＯＳトランジスタの場合もＰチャネルＭＯＳトランジスタの場合も窒化されたゲート絶縁膜を使用し、高電圧系のＭＯＳトランジスタについては、ＮチャネルＭＯＳトランジスタの場合もＰチャネルＭＯＳトランジスタの場合も窒化されていないゲート絶縁膜を使用する。これらの場合は、ボロンの染み出しの課題が解決されているため、ゲートリークを防止するという観点からゲート絶縁膜を選択すればよいからである。
【産業上の利用可能性】
【００７５】
本発明は、１／ｆノイズの低減を実現した微細化されたＭＯＳトランジスタを用いる固体撮像装置とその製造方法を提供しており、Ｓ／Ｎ比の良い高画質な固体撮像装置を実現する上で有用である。
【図面の簡単な説明】
【００７６】
【図１】窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜を有する２種のトランジスタを示す模式図
【図２】窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜を有する２種のトランジスタの製造方法を説明する図
【図３】ＭＯＳ型固体撮像装置の代表的な構成を示す回路図
【図４】ＭＯＳ型固体撮像装置の画素セルと雑音抑圧回路の動作の一部を説明するための要部回路構成図
【図５】ゲート絶縁膜中の窒素分布を示す図
【符号の説明】
【００７７】
１００  半導体基板
１０１  素子分離
１０２  Ｐ型ウェル
１０３  窒化されていないゲート絶縁膜
１０４  レジスト
１０５  窒化されたゲート絶縁膜
１０６  ゲート電極
２０２  フローティングディフュージョン
２０５  定電流源
２０６  節点
２０７  トランジスタ
２０８  キャパシタ
２０９  節点
２１０  トランジスタ
２１１  キャパシタ
２１３  水平信号線
３０１  フォトダイオード
３０２  転送トランジスタ
３０３  リセットトランジスタ
３０４  増幅トランジスタ
３０５  負荷トランジスタ
３０６  共通ドレイン線
３０７  垂直ドライバ回路
３０８  雑音抑圧回路
３０９  水平ドライバ回路
３１０  水平トランジスタ
３１１  垂直信号線
３１２  画素セル
【図１】
2007317741.tif 000003
【図２】
2007317741.tif 000004
【図３】
2007317741.tif 000005
【図４】
2007317741.tif 000006
【図５】
2007317741.tif 000007