(57)【要約】【課題】小型化と高い信頼性とを両立したセンサ機器を提供する。【解決手段】電源入力を含む入力部と検知回路を含む出力部とを備え、上記入力部および出力部をディスクリート表面実装デバイス１０３、パッケージＩＣ１０２およびベアチップＩＣ１０１を含む電子部品で構成したセンサ機器において、ディスクリート表面実装デバイス１０３、パッケージＩＣ１０２およびベアチップＩＣ１０１を、実装基板１００の主表面に半田１０４で接続して混載実装する。このときベアチップＩＣ１０１はフリップチップ実装する。【選択図】図１
2007109998.tif 000002
【特許請求の範囲】
【請求項１】
電源入力を含む入力部と検知回路を含む出力部とを備え、前記入力部および出力部をディスクリート表面実装デバイス、パッケージＩＣおよびベアチップＩＣを含む電子部品で構成したセンサ機器であって、
該ディスクリート表面実装デバイス、パッケージＩＣおよびベアチップＩＣを、実装基板の主表面に半田で接続して混載実装した、センサ機器。
【請求項２】
前記入力部は、前記ディスクリート表面実装デバイスを含む電子部品により構成され、前記出力部は前記ベアチップＩＣを含む電子部品により構成されている、請求項１に記載のセンサ機器。
【請求項３】
前記パッケージＩＣは、パッケージ内にディスクリート素子を複数個内蔵したマルチチップパッケージＩＣである、請求項１または２に記載のセンサ機器。
【請求項４】
前記ディスクリート素子には、少なくともトランジスタおよびダイオードを含む、請求項３に記載のセンサ機器。
【請求項５】
前記ベアチップＩＣは、フリップチップ実装により前記実装基板に実装されており、
前記ベアチップＩＣは、前記実装基板に設けられた電極上に配設された半田と該ベアチップＩＣに設けられた電極上に配設された金電極とが接続されることで前記実装基板に接続されている、請求項１から４のいずれかに記載のセンサ機器。
【請求項６】
前記実装基板上の前記電極における半田付着が可能な領域の面積は、前記ベアチップＩＣの対応する前記電極の面積の１００％以上、５００％以下であり、
前記ベアチップＩＣの前記電極上に配設された金電極の体積は、前記実装基板の対応する前記電極上に配設された半田の体積の７０％以上である、請求項５に記載のセンサ機器。
【請求項７】
前記実装基板上の前記電極は、該電極の外周部が耐半田膜で覆われている、請求項５または６に記載のセンサ機器。
【請求項８】
前記検出部は、検出対象領域からの光を受けて電気信号に変換する受光素子を有し、
前記センサ機器は、該受光素子からの出力に基づいて検出対象領域の状態に関する信号を出力する光電センサである、請求項１から７のいずれかに記載のセンサ機器。
【請求項９】
磁束を形成するための発振回路をさらに備え、
前記センサ機器は、検出対象となる金属物体による前記磁束の変化を検知する近接センサである、請求項１から７のいずれかに記載のセンサ機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、近接センサや光電センサなどのセンサ機器に関する。
【背景技術】
【０００２】
一般的にセンサ機器においては、金属配線された実装基板に表面実装部品を実装して必要な回路を構成し、その機能を実現している。このようなセンサ機器はファクトリーオートメーションにおいて多く使用されているが、特に半導体の微細化に伴い高性能化が進んでいる半導体製造装置においては、設備の安定稼動や未然の故障検知の観点から、組み込まれるセンサ機器の数が増加している。
【０００３】
ところで、半導体製造装置自体やそれを設置するためのクリーンルームなどの設備は、非常に高額な設備であるため、設置する半導体製造装置の省スペース化を図ることにより、限られた面積を有効に活用することで生産効率を向上させる方向に進んでいる。そのため、組み込まれるセンサ機器に対しても小型化の要求が高まっている。
【０００４】
この要求に応えるため、センサ機器の構造面では、実装基板の薄型化や、電子部品の実装の高密度化、さらには電子部品のパッケージの小型化などが図られている。
【０００５】
一方、半導体製造装置はセンサ機器からの信号に基づいて制御されるので、センサ機器には高い機能と高い信頼性が必要とされる。
【０００６】
しかし、センサ機器の高性能化を図るためにはＩＣのチップサイズの拡大や、ＩＣを安定駆動させるための入力系ディスクリートデバイスの追加などが必要となり、これらはセンサ機器の小型化を阻害する要因となる。
【０００７】
また、実装密度を高くすると、基板のたわみやねじれなどに起因する、実装基板と電子部品との接合部に加わる応力が増大するが、センサ機器の信頼性を確保するためには、この問題にも対処する必要がある。
【０００８】
これらの結果、市場のこれらの要望を全て満たすセンサ機器は実現していない。薄小型化を優先する場合は高性能化および高信頼性が犠牲とならざるをえず、高性能化および高信頼性化を優先する場合は薄小型化が犠牲とならざるをえないのが現状である。
【０００９】
なお、後述するフリップチップ実装を開示したものとして、特許文献１（特開２００１−３１３４６２号公報）がある。
【特許文献１】特開２００１−３１３４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、発明者は、実装密度を向上させるひとつの手段として、センサ機器を構成する部品の中で最も実装容積の大きいＩＣのパッケージレス実装、すなわちベアチップＩＣのフリップチップ実装について検討してきた。
【００１１】
センサ機器に限定しない一般的なフリップチップ実装として、実装基板とベアチップＩＣとを接続する方法はいくつか確立されている。例えば、実装基板の電極に半田を設け、ベアチップＩＣに金電極を打ち込んで上記の半田と接続する方法や、金属系の導電ペーストで接着する方法、実装基板とベアチップＩＣとを密着させながら超音波を印加して接合する方法などがある。
【００１２】
半田で接続する方法では、ベアチップＩＣへの半田付着が必要となる。一般的にベアチップＩＣの電極にはアルミが用いられているため半田と接合できない。そこで、アルミの表面に半田と接合するメタル膜、例えばニッケル膜を成膜した後にボール状の半田を形成する。このＩＣチップの半田と実装基板に載せられた半田とを接合する。
【００１３】
この接続方法は、半田同士の同種金属接続となるため、接合性に優れる。また、他のディスクリート表面実装デバイスやパッケージＩＣと同時搭載可能であるため汎用性に優れる。しかし、ベアチップＩＣへの余分な加工が必要になるため、専用設備費を含めたコストアップおよびリードタイム増加の問題がある。
【００１４】
一方、半田と金で接続する方法は、ベアチップＩＣの電極表面に金バンプの加工が必要となるが、これは一般的な汎用設備で加工できるため特殊な技術や設備を必要とせずコストを抑えながら加工できる。加えて、半田と金は接合性が確保し易い利点がある。しかしその反面、半田と金の合金は非常に脆く、信頼性に劣るという問題がある。
【００１５】
導電性ペーストを用いた接合は、導電性ペースト自体のコストが高く、また接着であるため実装基板とベアチップＩＣの接合性や品質が劣る。また、ディスクリート表面実装デバイスやパッケージＩＣは半田接続されるため、工程数が増加してコストおよびリードタイムが増加するという問題がある。
【００１６】
超音波で接続する場合も、ベアチップＩＣへの電極加工や、そのための専用設備が必要となる。また、ディスクリート表面実装デバイスやパッケージＩＣは、別工程で半田接続することとなるため工程数が増加し、それに伴うコスト増大の問題もある。
【００１７】
上記のいずれのフリップチップ実装方法も、十分に厚く(たとえば１．０ｍｍ以上)、外部の応力の影響を受けにくい実装基板や、フレキシブル基板のように基板からの応力がほとんど発生しない実装基板に適用する場合には問題ないが、センサ機器の小型化を図るため、ある程度の剛性を有する薄い実装基板を用いた場合には、薄実装基板のねじれなどに伴うコンタクト不良などの問題が発生する。
【００１８】
特に、ベアチップＩＣの電極サイズは数十〜数百μｍ程度であり、ディスクリート表面実装デバイス、パッケージＩＣなどの電極に比べて非常に小さい。そのためフリップチップ実装後のベアチップＩＣの接合強度は、ディスクリート表面実装デバイス、パッケージＩＣなどに比べて非常に弱い。このため薄実装基板に、フリップチップ実装したベアチップＩＣとディスクリート表面実装デバイスやパッケージＩＣとを混載実装した場合、薄実装基板が、たわんだりねじれたりすることで最も接合強度の弱いフリップチップ接合部がコンタクト不良となるという問題がある。
【００１９】
この発明は、上記課題を解決するためになされたものであり、小型化と高い信頼性を両立したセンサ機器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
この発明に基づいたセンサ機器に従えば、電源入力を含む入力部と検知回路を含む出力部とを備え、上記入力部および出力部をディスクリート表面実装デバイス、パッケージＩＣおよびベアチップＩＣを含む電子部品で構成したセンサ機器であって、該ディスクリート表面実装デバイス、パッケージＩＣおよびベアチップＩＣを、実装基板の主表面に半田で接続して混載実装している。
【００２１】
また、上記入力部は、上記ディスクリート表面実装デバイスを含む電子部品により構成され、上記出力部は上記ベアチップＩＣを含む電子部品により構成されていてもよい。上記パッケージＩＣは、パッケージ内にディスクリート素子を複数個内蔵したマルチチップパッケージＩＣであってもよい。上記ディスクリート素子には、少なくともトランジスタおよびダイオードを含んでいてもよい。
【００２２】
このようにディスクリート表面実装デバイス、パッケージＩＣおよびベアチップＩＣを、実装基板の主表面に半田で接続して混載実装することで、ひとつの基板上にこれらの機能を実現することができ、センサ機器を小型化することができる。一方、センサ機器においてこのような混載実装を実現するひとつの手段として、次に述べるようなフリップチップ実装における高信頼性化を達成した。
【００２３】
発明者は、フリップチップ実装の高信頼性化の課題を解決するために、実装基板とベアチップＩＣの接続方法に着目し、半田と金による接合で信頼性を確保する方法を詳細に調査した。その結果、金と半田の接合力は、実装基板の電極面積とベアチップＩＣの電極面積、および、半田体積とベアチップＩＣの電極である金の体積に関係があることを見出した。
【００２４】
一般的に半田と金は馴染みが良く、接合性に優れることが知られており、金は酸化防止膜として実装基板やパッケージＩＣなどの電極に用いられる。しかし、半田中に金が拡散して合金化すると金属的な強度が低下するため、実装基板とベアチップＩＣとの接合耐信頼性が悪化する。そのため金と半田との組み合わせは酸化防止膜の用途以外使用されることはなかった。このように従来の半田と金との接合については半田中に金が拡散する時点で、信頼性が低くなるとの固定観念により、踏み込んだ調査がなされていなかった。
【００２５】
半田と金とを用いた接合は、実装基板上に載せた半田と、ベアチップＩＣ上に成膜された金とを接続することで行なう。この場合、半田と金が拡散しＡｕｘＳｎｙ（ｘとｙは金の拡散比率により異なる変数）なる合金層を形成する。したがって構造的には実装基板とベアチップＩＣとは上記の合金層にて接続されることとなる。この合金層は、膨張収縮応力に対する強度が低く、また１５０℃程度の温度やストレスでも拡散が進行するため、不安定な状態をつくりやすく信頼性が低い。
【００２６】
ところで、実装基板上の電極は半田や半田と金の合金層と接合する重要な役割がある。一般的に実装基板の電極には銅が使用される。銅は、半田や、半田と金の合金との馴染みが良いため、これらの金属を付着させると横方向に激しく拡散し、銅の電極側面まで広がる。したがって、設計した半田印刷面積よりも広がり、多くの場合、電極の面積の全面に広がる。その結果、合金層の面積が広がり、厚さが薄くなることで、膨張収縮応力への耐性が低下し、電極と合金層間の接合信頼性が低下する。
【００２７】
本発明はこのような新しい知見に基づきなされたもので、この合金層に応力緩衝用の金属を組み込むと共に、また実装基板上の電極における半田の付着可能な面積を制御することで合金層の厚さを制御し、強度確保、低温拡散の防止、耐ストレス性確保を達成した。
【００２８】
具体的には、上記ベアチップＩＣを、フリップチップ実装により上記実装基板に実装する。このとき好ましくは、上記ベアチップＩＣを上記実装基板に設けられた電極上に配設された半田と該ベアチップＩＣに設けられた電極上に配設された金電極とを接続することで上記実装基板に接続する。このとき、上記実装基板上の上記電極における半田付着が可能な領域の面積は、ベアチップＩＣの対応する電極の面積の１００％以上、５００％以下とし、上記ベアチップＩＣに設けられた金電極の体積は、上記実装基板の対応する前記電極上に形成された半田の体積の７０％以上とすることが好ましい。さらに、上記実装基板上の電極の外周部を耐半田膜で覆うことが好ましい。
【００２９】
上記のように、半田と接合する金の体積を制御し、半田体積の７０％以上としたことにより、半田中に金が十分拡散し、熱やストレスによりそれ以上拡散が進行しない安定した合金層を形成することができる。また、上記の範囲に金の体積を制御することで、全ての金が拡散せず一部が金の状態で残るため、ベアチップＩＣには金が残り、この金を応力緩衝用金属として活用することができる。金は経時劣化が少なく、膨張収縮応力に強いため強度的に優れているので、長期間安定した強度を確保することができる。
【００３０】
また、実装基板の電極の半田付着が可能な面積を半田の面積の１００％以上、３００％以下に制御したことで、必要な接合強度を確保することができる。また、電極の外周部を耐半田膜で覆うことで、電極の半田付着が可能な面積を容易に制御することができる。
【発明の効果】
【００３１】
本発明に係るセンサ機器によると、小型化と高い信頼性を両立することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る実施の形態について、図面を参照して説明する。なお、図１は、本実施の形態における、電子部品を実装した実装基板の構造を示す側面図である。
【００３３】
図１に示すように、本実施の形態のセンサ機器においては、薄実装基板１００の両面にフリップ実装したベアチップＩＣ１０１、パッケージＩＣ１０２およびディスクリート表面実装デバイス１０３を半田１０４で接合して混載している。
【００３４】
あくまでも一例であるが、図１に示す薄実装基板１００においては、一方の表面に、一つのベアチップＩＣ１０１、一つのパッケージＩＣ１０２および二つのディスクリート表面実装デバイス１０３を実装し、他方の表面に、一つのベアチップＩＣ１０１、一つのパッケージＩＣ１０２および二つのディスクリート表面実装デバイス１０３を実装している。これらの電子部品を実装する個数および配置は種々変更することができる。
【００３５】
図２は、混載実装の工程を示すフローチャートである。混載実装においては、まず、予め所定位置に電極１０６を配設した薄実装基板１００の一方の主表面１００ａに、半田１０４を半田印刷機にて規定パターン通りに印刷する。ここでは、半田１０４としてＳｎ−Ａｇ−Ｃｕ系の一般的な鉛フリー半田を使用している。
【００３６】
次に、接合面積の大きいディスクリート表面実装デバイス１０３を必要個数搭載する。ディスクリート表面実装デバイス１０３としては、ここでは、０６０３（０．６ｍｍ×０．３ｍｍ）〜２１２５（２．１ｍｍ×２．５ｍｍ）サイズの小型部品を実装している。
【００３７】
続いて、パッケージＩＣ１０２を搭載し、さらにフリップチップ実装するベアチップＩＣ１０１を搭載したのち、リフロー工程を通す。リフロー工程においては、２４０℃のピーク温度において約５秒間加熱する。さらに、フリップチップ実装したベアチップＩＣ１０１と薄実装基板１００と間に封止剤１０５を塗布し硬化させる。
【００３８】
次に他方の主表面１００ｂにおいても接合面積の大きいディスクリート表面実装デバイス１０３、パッケージＩＣ１０２、フリップチップ実装するベアチップＩＣ１０１の順で搭載し、リフロー工程を通す。
【００３９】
このように接合面積の大きい電子部品から順に搭載する理由は次のとおりである。薄実装基板１００に電子部品を実装する場合、薄実装基板１００に電子部品が当たることで振動が生じる。この振動により、すでに搭載した電子部品の搭載位置にズレが発生する。この振動による位置ズレは、薄実装基板１００と電子部品の接合面積が大きいほど影響が少ないため、最初に接合面積の大きいディスクリート表面実装デバイス１０３を実装し、順に接合面積の小さな部品を搭載する。このようにすることで、電子部品の搭載時における振動の影響を最小限にすることができる。
【００４０】
図３は、一方の主表面にのみフリップチップ実装を用いたベアチップＩＣを実装した実装基板の構造を示す側面図である。図３に示すように、薄実装基板１００のいずれか一方の主表面にのみフリップチップ実装によりベアチップＩＣ１０１を実装する場合には、ベアチップＩＣ１０１を実装する主表面に、先に電子部品を実装する。
【００４１】
薄実装基板１００に電子部品を実装すると、薄実装基板１００の薄さ故に実装面の反対面の平坦度が損なわれる恐れがある。接合面積が小さいベアチップＩＣ１０１を含む電子部品を先に実装する先に実装することで、平坦度悪化の影響を回避することができる。なお、薄実装基板１００の各主表面における電子部品の搭載順序は、上記と同じく、接合面積の大きい電子部品から行なう。
【００４２】
図４は、本実施の形態のセンサ機器を構成する回路のブロック図である。一般的なセンサ機器は、図４に示すような回路を有している。すなわち、受光素子などを含む検出回路と、検出された信号と所定の信号とを比較する比較回路と、その結果を出力する出力回路と、出力回路の出力に応じて結果を表示する表示回路と、これらの回路の電源を構成する電源回路とを備えている。これらを分類すると、電源回路は入力系に分類され、それ以外の回路は出力系に分類される。
【００４３】
ここで、入力系は、ディスクリート表面実装デバイス１０３を含む電子部品により構成され、出力系はベアチップＩＣ１０１を含む電子部品により構成されている。
【００４４】
図５は、本実施の形態のマルチチップパッケージＩＣの内部における電子部品の配置を示す模式図である。図５に示すように、ディスクリート表面実装デバイス１０３を、パッケージＩＣ１０２に内蔵させ、パッケージＩＣ１０２をマルチチップパッケージＩＣとしてもよい。マルチチップパッケージＩＣに内蔵するディスクリート素子としては、たとえばＬＥＤなどのダイオードやトランジスタなどが挙げられる。なお、マルチチップパッケージＩＣの封止樹脂は、必要性に応じて黒樹脂と透明樹脂とを使い分けている。ＬＥＤなどの光学系デバイスを内蔵するような場合には、封止樹脂に透明樹脂を用いる。
【００４５】
マルチチップパッケージＩＣ内での電子部品の配置は、図５（ａ）および（ｂ）に一例を示すように種々の配置が可能である。図５（ａ）においては、ＩＣチップの他に、二つダイオードと一つのＬＥＤを内蔵している。図５（ｂ）においては、ＩＣチップの他に、ダイオード、ＬＥＤおよびトランジスタをそれぞれ一つづつ内蔵している。パッケージ内に複数のＩＣチップを内蔵するようにしてもよい。
【００４６】
図６は、パッケージの内部におけるディスクリート素子の配置を示す模式図である。薄実装基板１００の表面に実装するディスクリート表面実装デバイス１０３を、図６に示すように一つのパッケージの内部に内蔵させ、このパッケージを薄実装基板１００に実装するようにしてもよい。
【００４７】
上記のようにディスクリート素子をパッケージに内蔵させることで、実装工程におけるリードタイムを削減することができる。
【００４８】
次に、本実施の形態における、フリップチップ実装を用いたベアチップＩＣ１０１の接続について詳しく説明する。フリップチップ実装するベアチップＩＣ１０１はセンサ機器のＯＮ／ＯＦＦを判定するロジックＩＣであり、そのサイズは一辺が３．５ｍｍとした。ベアチップＩＣ１０１の電極１０８のサイズは一辺が１００μｍの正方形とし、電極数はペリフェラル配置で５０個とした。
【００４９】
ベアチップＩＣ１０１を実装する薄実装基板１００は、厚さ０．４ｍｍのものを用い、片面の実装面積を１００ｍｍ２とした。この薄実装基板１００の両面に電子部品を実装した。なお、薄実装基板とは、その厚みが凡そ０．８ｍｍ以下のものをいう。
【００５０】
具体的には、ディスクリート表面実装デバイス１０３としては、外部電源から供給される電圧や電流制御用の０６０３〜２１２５サイズのものを使用した。これを薄実装基板１００の両面で２０個実装した。パッケージＩＣ１０２は、センサおよび出力系回路を構成する。ここでは、ＩＣチップとディスクリート素子を複数個内蔵したマルチチップパッケージＩＣを薄実装基板１００の両面に３個実装した。このマルチチップパッケージＩＣは、センサを構成する光学用途であるため、封止材料として透明樹脂を使用した。なお、光学用途でないパッケージＩＣは、一般的な黒色の樹脂を使用している。
【００５１】
図７は、フリップチップ接続されるベアチップＩＣの電極および実装基板の電極の構造を示す断面図であり、図８は、実装基板の電極の構造を示す平面図である。図７に示すように、フリップチップ実装するベアチップＩＣ１０１の電極１０８にはワイヤボンダで突起状の金電極１２１を形成した。一方、薄実装基板１００の主表面に形成した電極１０６の表面には半田１０７を付着させた。この半田１０７は印刷により付着させている。
【００５２】
上述のように、薄実装基板１００の電極１０６における半田付着が可能な領域の面積はベアチップＩＣ１０１の電極１０８に対して所定の範囲に制御する必要があり、併せて、ベアチップＩＣに設けられた金電極１２１の体積は、薄実装基板１００の対応する電極１０６に形成された半田の体積に対して所定の範囲に制御する必要がある。
【００５３】
半田１０７の印刷面積は、フリップチップ実装するベアチップＩＣ１０１の電極１０８の面積と両者の配置間隔とを基準に設計されている。一般的に半田１０７の印刷面積は、半田印刷装置の印刷能力に応じて、ベアチップＩＣ１０１の電極１０８の面積に対して１００から２００％に設定される。そこで、ベアチップＩＣ１０１の電極１０８の面積を固定値として、薄実装基板１００の電極１０６の開口１０６ａの面積を変更した。なお、本明細書中において、半田の印刷面積とは、印刷により半田を電極に付着させる際の、印刷マスクにおける半田パターンの面積を意味する。
【００５４】
具体的には、センサ機器の電気特性を損ねないために、予め薄実装基板の電極面積を十分に大きくとり、図７および図８に示すように、電極１０６の外周を耐半田膜１０９で覆うことで、電極１０６の開口面積（電極の半田付着が可能な領域の面積）を調整した。半田１０７の拡散を防止する耐半田膜１０９はソルダーレジストで構成した。
【００５５】
また、金電極１２１の体積を変化させることで、薄実装基板１００の電極１０６に設けた半田１０７の体積に対する金電極の体積を制御した。
【００５６】
これらの最適値を求めるため、次のような実験を行なった。
図９は、ベアチップＩＣの電極面積に対する実装基板の電極開口面積の比と剥離強度との関係を示す図である。剥離強度は横押しせん断試験法にて測定した。上述のように半田の印刷面積はベアチップＩＣ１０１の電極１０８の面積との関係で決定される。そのため、図９から明らかなように、ベアチップＩＣ１０１の電極１０８の面積に対する薄実装基板１００の電極１０６の開口面積が１００％以下の場合には、半田１０７が高く盛り上がるため、金電極１２１との接合面積が不足し、十分な接合強度が得られない。一方、６５０％を越える場合には、半田１０７が電極１０６の開口１０６ａの全体に拡散することで半田１０７の厚みが不足し十分な接合強度が得られない。
【００５７】
図１０は、ベアチップＩＣの電極面積に対する実装基板の電極開口面積の比と信頼性試験後良品率との関係を示す図である。ここでは、信頼性試験として熱衝撃テストを実施した。熱衝撃テストは、−５５℃〜１２５℃の範囲で温度を変化させる。−５５℃と１２５℃とでそれぞれ３０分間放置する工程を１サイクルとして、１０００サイクル印加した後に電気特性を測定し、その良品率で比較した。
【００５８】
図１０から明らかなように、信頼性はベアチップＩＣ１０１の電極１０８の面積に対する薄実装基板１００の電極１０６の開口面積の比が７０％未満および５００％を越える範囲において低下する。これは７０％未満の場合は、接合面積が小さくなるため熱衝撃サイクル時のストレスに耐えられないためであり、５００％を越える場合には、半田１０７の厚みもしくは、半田１０７と金電極１２１の合金層の厚みが薄くなるために膨張収縮ストレスに耐えられないためであると考えられる。
【００５９】
この結果、半田印刷面積に対する薄実装基板上の電極面積は１００％以上、５００％以下の範囲が好ましいことがわかった。さらに好ましくは、１５０％以上、４００％以下とすることで、さらに歩留まりが向上することが期待できる。
【００６０】
図１１は、半田体積に対する金電極の体積の比と剥離強度との関係を示す図である。なお、薄実装基板１００の電極１０６の開口面積は、ベアチップＩＣ１０１の電極１０８の面積の３６０％に固定して実験した。また、本実験においては、半田１０７の体積を一定とし、金電極１２１の体積を変化させた。
【００６１】
金電極１２１は、ベアチップＩＣ１０１にワイヤボンダにて形成し、ボンディング条件を調整することでその体積を変化させた。剥離強度は、横押しせん断試験法にて測定した。剥離強度は半田１０７の体積に対する金電極１２１の体積が５０％以下において低下する。これは半田１０７中に金電極１２１が拡散していまい、金電極１２１の下地金属と半田１０７が接合しなかったために接合強度が低下したと考えられる。また、半田１０７中に金電極１２１が拡散しきらない場合でも、金電極１２１の厚みが薄くなり、接合強度が劣る半田１０７と金電極１２１の合金層により接合される状態となるため、接合強度が低下したと考えられる。
【００６２】
図１２は、半田体積に対する金電極の体積の比と信頼性試験後良品率との関係を示す図である。信頼性は、熱衝撃テストで評価した。熱衝撃テストの条件および方法は、上述の熱衝撃テストと同様である。
【００６３】
図１２から、十分な信頼性を確保するためには、半田体積に対する金電極の体積の比が７０％以上必要であることがわかる。これは、７０％以上であれば、金電極１２１が半田１０７中に拡散しても、十分な厚さの金電極１２１が残り、この金電極１２１が応力緩衝用の金属の役割を果たし膨張収縮ストレスに耐えるためであると考えられる。なお、半田体積に対する金電極の体積の比の、物理的特性上の上限値は特に存在しないが、金のコストを考慮すると、２００％程度が現実的には上限値となる。
【００６４】
なお、歩留まりを向上させるためには、製造上のばらつきを考慮して、半田体積に対する金電極の体積の比を８０％以上とすることがより好ましい。また、一般的に使用されているワイヤボンダを使用することを考慮すると、１４０％以下とすることがより好ましい。
【００６５】
以上の実験により、ベアチップＩＣの電極面積に対する実装基板の電極開口面積が所定範囲となるように制御し、半田体積に対する金電極の体積の比が所定範囲となるように制御することで、従来は、耐久性が劣ると考えられていた、金と半田を用いたフリップチップ実装において十分な耐久性を得ることができることが実証された。
【００６６】
これらの結果、ベアチップＩＣの薄実装基板へのフリップチップ実装が実用可能となり、ベアチップＩＣのほかパッケージＩＣおよびディスクリート表面実装デバイスを薄実装基板に混載実装することで、小型化と高い信頼性とを両立したセンサ装置を構成することが可能となった。
【００６７】
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【図面の簡単な説明】
【００６８】
【図１】この発明に基づいた実施の形態における電子部品を実装した実装基板の構造を示す側面図である。
【図２】この発明に基づいた実施の形態における混載実装の工程を示すフローチャートである。
【図３】この発明に基づいた実施の形態における一方の主表面にのみフリップチップ実装を用いたベアチップＩＣを実装した実装基板の構造を示す側面図である。
【図４】この発明に基づいた実施の形態におけるセンサ機器を構成する回路のブロック図である。
【図５】この発明に基づいた実施の形態におけるマルチチップパッケージＩＣの内部の電子部品の配置を示す模式図である。
【図６】この発明に基づいた実施の形態におけるパッケージの内部におけるディスクリート素子の配置を示す模式図である。
【図７】この発明に基づいた実施の形態におけるフリップチップ接続されるベアチップＩＣの電極および実装基板の電極の構造を示す断面図である。
【図８】この発明に基づいた実施の形態における実装基板の電極の構造を示す平面図である。
【図９】この発明に基づいた実施の形態におけるベアチップＩＣの電極の面積に対する実装基板の電極開口面積の比と剥離強度との関係を示す図である。
【図１０】この発明に基づいた実施の形態におけるベアチップＩＣの電極の面積に対する実装基板の電極開口面積の比と信頼性試験後良品率との関係を示す図である。
【図１１】この発明に基づいた実施の形態における半田体積に対する金電極の体積の比と剥離強度との関係を示す図である。
【図１２】この発明に基づいた実施の形態における半田体積に対する金電極の体積の比と信頼性試験後良品率との関係を示す図である。
【符号の説明】
【００６９】
１００  薄実装基板、１０１  ベアチップＩＣ、１０２  パッケージＩＣ、１０３  ディスクリート表面実装デバイス、１０４，１０７  半田、１０６  実装基板の電極、１０６ａ  開口、１０８  ベアチップＩＣの電極、１０９  耐半田膜、１２１  金電極。
【図１】
2007109998.tif 000003
【図２】
2007109998.tif 000004
【図３】
2007109998.tif 000005
【図４】
2007109998.tif 000006
【図５】
2007109998.tif 000007
【図６】
2007109998.tif 000008
【図７】
2007109998.tif 000009
【図８】
2007109998.tif 000010
【図９】
2007109998.tif 000011
【図１０】
2007109998.tif 000012
【図１１】
2007109998.tif 000013
【図１２】
2007109998.tif 000014