(57)【要約】【課題】設計パターンを変更することなく、かつ他の抵抗素子の抵抗値に影響を与えることなく特定の抵抗素子の抵抗を変更することができる半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、絶縁膜１０上に形成され、抵抗素子１２を具備する半導体装置であって、抵抗素子１２は、半導体パターン内に、不純物が第１の濃度で導入された第１領域１２ａと、第１領域１２ａと同一導電型の不純物が第２の濃度で導入された第２領域１２ｂとを直列又は並列に配置したものである。この半導体装置によれば、第１領域１２ａと第２領域１２ｂの面積比率を変えることにより、抵抗素子１２の抵抗を変えることができる。【選択図】図１
2007317918.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上に半導体パターンを形成する工程と、
前記半導体パターンに第１の不純物導入を行う工程と、
前記半導体パターンの一部をマスク膜で覆い、前記半導体パターンのうち前記マスク膜
から露出している領域に第２の不純物導入を行う工程と、
前記半導体パターンの抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記半導体パターンのうち前記マスク膜で覆われる
領域の面積を変更する工程と、
を具備する半導体装置の製造方法。
【請求項２】
半導体基板に素子分離膜を形成することにより、前記半導体基板の抵抗領域を他の領域
から分離する工程と、
前記抵抗領域に第１の不純物導入を行う工程と、
前記抵抗領域の一部をマスク膜で覆い、前記抵抗領域のうち前記マスク膜から露出して
いる領域に第２の不純物導入を行う工程と、
前記抵抗領域の抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記抵抗領域のうち前記マスク膜で覆われる領域の
面積を変更する工程と、
を具備する半導体装置の製造方法。
【請求項３】
絶縁膜上に第１及び第２の半導体パターンを形成する工程と、
前記第１及び第２の半導体パターンに第１の不純物導入を行う工程と、
前記第１の半導体パターンの一部、及び前記第２の半導体パターンの一部それぞれをマ
スク膜で覆い、前記第１及び第２の半導体パターンのうち前記マスク膜から露出している
領域に第２の不純物導入を行う工程と、
前記第１の半導体パターンの抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記第１の半導体パターンのうち前記マスク膜で覆
われる領域の面積を変更する工程と、
を具備する半導体装置の製造方法。
【請求項４】
半導体基板に素子分離膜を形成することにより、前記半導体基板の第１及び第２の抵抗
領域それぞれを他の領域から分離する工程と、
前記第１及び第２の抵抗領域に第１の不純物導入を行う工程と、
前記第１の抵抗領域の一部、及び前記第２の抵抗領域の一部をマスク膜で覆い、前記第
１及び第２の抵抗領域のうち前記マスク膜から露出している領域に第２の不純物導入を行
う工程と、
前記第１の抵抗領域の抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記第１の抵抗領域のうち前記マスク膜で覆われる
領域の面積を変更する工程と、
を具備する半導体装置の製造方法。
【請求項５】
前記第２の不純物導入を行う工程において、前記第１の不純物導入と同一導電型の不純
物を導入する請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記不純物を再び導入する工程において、前記第１の不純物導入とは異なる導電型の不
純物を導入する請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
絶縁膜上に形成された抵抗素子を具備する半導体装置であって、
前記抵抗素子は、半導体パターン内に、不純物が第１の濃度で導入された第１領域と、
前記第１領域と同一導電型の不純物が前記第１の濃度とは異なる第２の濃度で導入された
第２領域とを、直列又は並列に配置したものである半導体装置。
【請求項８】
半導体基板に不純物を導入することにより形成された抵抗素子を具備する半導体装置で
あって、
前記抵抗素子は、前記半導体基板に、不純物が第１の濃度で導入された第１領域と、前
記第１領域と同一導電型の不純物が前記第１の濃度とは異なる第２の濃度で導入された第
２領域とを、直列又は並列に配置したものである半導体装置。
【請求項９】
前記抵抗素子は発振回路の一部である請求項７又は８に記載の半導体装置。
【請求項１０】
絶縁膜上に形成され、平面形状が互いに略同一である第１及び第２の抵抗素子を具備し
、
前記第１及び第２の抵抗素子それぞれは、半導体パターン内に、不純物が第１の濃度で
導入された第１領域と、前記第１領域と同一導電型の不純物が前記第１の濃度とは異なる
第２の濃度で導入された第２領域と、を直列又は並列に配置したものであり、
前記第１領域に対する前記第２領域の面積比率が、前記第１および第２の抵抗素子相互
間で異なる半導体装置。
【請求項１１】
半導体基板に不純物を導入することにより形成され、平面形状が互いに略同一である第
１及び第２の抵抗素子を具備し、
前記第１及び第２の抵抗素子それぞれは、不純物が第１の濃度で導入された第１領域と
、前記第１領域と同一導電型の不純物が前記第１の濃度とは異なる第２の濃度で導入され
た第２領域とを、前記半導体基板内に直列又は並列に配置したものであり、
前記第１領域に対する前記第２領域の面積比率が、前記第１および第２の抵抗素子相互
間で異なる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、設計パター
ンを変更することなく、かつ他の抵抗素子の抵抗値に影響を与えることなく特定の抵抗素
子の抵抗を変更することができる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の内部の回路には様々な形で抵抗素子が組み込まれている。この抵抗素子は
、例えばシリコン基板又はポリシリコンパターンに不純物を導入することにより形成され
ている。このような抵抗素子の抵抗値は、抵抗素子のパターン形状、及び導入される不純
物量によって定められる。これらのうち不純物量は、抵抗素子が形成される層毎に定めら
れる。このため、複数の抵抗素子が同一の層に形成される場合、これら抵抗素子のパター
ン形状を互いに異ならせることにより、各抵抗素子の抵抗値を互いに異なる値にしている
（例えば特許文献１参照）。
【特許文献１】特開平３−２０１５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置を設計に従って製造した場合に、特定の抵抗素子の抵抗値が設計値と異なる
値を示すことがある。この場合、特定の抵抗素子の抵抗値を、他の抵抗素子の抵抗値に影
響を与えないように変更する必要がある。上記したように抵抗素子の抵抗値は、抵抗素子
のパターン形状及び不純物量により定められるが、このうち不純物量を変更すると、同一
層に位置する他の抵抗素子の抵抗値も変えてしまう。このため、従来は抵抗素子のパター
ン形状を変更する必要があった。しかし、一般に半導体装置の設計パターンは、スペース
を効率よく使うように、すなわち隙間が無いように設計されているため、抵抗素子のパタ
ーン形状を変えるためには、設計パターン全体を変える必要がある場合が多かった。
【０００４】
また、複数のヒューズを電気回路的に並列に形成しておき、これらヒューズの一部を切
断することにより、抵抗素子の抵抗値を調節する技術もあるが、この技術ではヒューズを
形成するために必要な面積が大きくなってチップサイズが大きくなってしまい、かつヒュ
ーズを切断する工程が必要である。このため、上記した問題を解決するためにヒューズを
用いることは実用上難しい。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、設計パターン
を変更することなく、かつ他の抵抗素子の抵抗値に影響を与えることなく特定の抵抗素子
の抵抗を変更することができる半導体装置の製造方法及び半導体装置を提供することにあ
る。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、絶縁膜上に半導体パ
ターンを形成する工程と、
前記半導体パターンに第１の不純物導入を行う工程と、
前記半導体パターンの一部をマスク膜で覆い、前記半導体パターンのうち前記マスク膜
から露出している領域に第２の不純物導入を行う工程と、
前記半導体パターンの抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記半導体パターンのうち前記マスク膜で覆われる
領域の面積を変更する工程とを具備する。
【０００７】
この半導体装置の製造方法によれば、前記半導体パターンのうち前記マスク膜で覆われ
る領域の面積を変更することにより、前記半導体パターンの抵抗値を変更することができ
る。このとき、他の半導体パターンにおいて前記マスク膜で覆われる領域を変更しないよ
うにすれば、他の半導体パターンの抵抗値は変更されない。従って、設計パターンを変更
することなく、かつ他の半導体パターンの抵抗値に影響を与えることなく特定の半導体パ
ターンの抵抗値を変更することができる。
【０００８】
本発明に係る他の半導体装置の製造方法は、半導体基板に素子分離膜を形成することに
より、前記半導体基板の抵抗領域を他の領域から分離する工程と、
前記抵抗領域に第１の不純物導入を行う工程と、
前記抵抗領域の一部をマスク膜で覆い、前記抵抗領域のうち前記マスク膜から露出して
いる領域に第２の不純物導入を行う工程と、
前記抵抗領域の抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記抵抗領域のうち前記マスク膜で覆われる領域の
面積を変更する工程とを具備する。
【０００９】
本発明に係る他の半導体装置の製造方法は、絶縁膜上に第１及び第２の半導体パターン
を形成する工程と、
前記第１及び第２の半導体パターンに第１の不純物導入を行う工程と、
前記第１の半導体パターンの一部、及び前記第２の半導体パターンの一部それぞれをマ
スク膜で覆い、前記第１及び第２の半導体パターンのうち前記マスク膜から露出している
領域に第２の不純物導入を行う工程と、
前記第１の半導体パターンの抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記第１の半導体パターンのうち前記マスク膜で覆
われる領域の面積を変更する工程とを具備する。
【００１０】
この半導体装置によれば、前記第１の半導体パターンのうち前記マスク膜で覆われる領
域の面積を変更することにより、前記第１の半導体パターンの抵抗値を変更することがで
きる。このとき、前記第２の半導体パターンにおいて前記マスク膜で覆われる領域を変更
しないようにすれば、前記第２の半導体パターンの抵抗値は変更されない。従って、設計
パターンを変更することなく、かつ前記第２の半導体パターンの抵抗値に影響を与えるこ
となく、前記第１の半導体パターンの抵抗値を変更することができる。
【００１１】
本発明に係る他の半導体装置の製造方法は、半導体基板に素子分離膜を形成することに
より、前記半導体基板の第１及び第２の抵抗領域それぞれを他の領域から分離する工程と
、
前記第１及び第２の抵抗領域に第１の不純物導入を行う工程と、
前記第１の抵抗領域の一部、及び前記第２の抵抗領域の一部をマスク膜で覆い、前記第
１及び第２の抵抗領域のうち前記マスク膜から露出している領域に第２の不純物導入を行
う工程と、
前記第１の抵抗領域の抵抗値を測定する工程と、
前記抵抗値の測定結果に基づいて、前記第１の抵抗領域のうち前記マスク膜で覆われる
領域の面積を変更する工程とを具備する。
【００１２】
前記第２の不純物導入を行う工程において、前記第１の不純物導入と同一導電型の不純
物を導入してもよいし、前記第１の不純物導入とは異なる導電型の不純物を導入してもよ
い。
【００１３】
本発明に係る半導体装置は、絶縁膜上に形成された抵抗素子を具備する半導体装置であ
って、
前記抵抗素子は、半導体パターン内に、不純物が第１の濃度で導入された第１領域と、
前記第１領域と同一導電型の不純物が前記第１の濃度とは異なる第２の濃度で導入された
第２領域とを、直列又は並列に配置したものである。
【００１４】
本発明に係る他の半導体装置は、半導体基板に不純物を導入することにより形成された
抵抗素子を具備する半導体装置であって、
前記抵抗素子は、前記半導体基板に、不純物が第１の濃度で導入された第１領域と、前
記第１領域と同一導電型の不純物が前記第１の濃度とは異なる第２の濃度で導入された第
２領域とを、直列又は並列に配置したものである。
【００１５】
前記抵抗素子は、例えば発振回路の一部である。
【００１６】
本発明に係る他の半導体装置は、絶縁膜上に形成され、平面形状が互いに略同一である
第１及び第２の抵抗素子を具備し、
前記第１及び第２の抵抗素子それぞれは、半導体パターン内に、不純物が第１の濃度で
導入された第１領域と、前記第１領域と同一導電型の不純物が前記第１の濃度とは異なる
第２の濃度で導入された第２領域と、を直列又は並列に配置したものであり、
前記第１領域に対する前記第２領域の面積比率が、前記第１および第２の抵抗素子相互
間で異なる。
【００１７】
本発明に係る他の半導体装置は、半導体基板に不純物を導入することにより形成され、
平面形状が互いに略同一である第１及び第２の抵抗素子を具備し、
前記第１及び第２の抵抗素子それぞれは、不純物が第１の濃度で導入された第１領域と
、前記第１領域と同一導電型の不純物が前記第１の濃度とは異なる第２の濃度で導入され
た第２領域とを、前記半導体基板内に直列又は並列に配置したものであり、
前記第１領域に対する前記第２領域の面積比率が、前記第１および第２の抵抗素子相互
間で異なる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施形態について説明する。図１の各図は本発明の第１
の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によっ
て製造される半導体装置はポリシリコン抵抗を有する。このポリシリコン抵抗は、例えば
発振回路を構成している。この場合、ポリシリコン抵抗の抵抗値によって発振周波数が変
わるため、抵抗値を厳密に管理する必要がある。
【００１９】
まず、図１（Ａ）に示すように、シリコン基板（図示せず）に半導体素子（例えばトラ
ンジスタ：図示せず）を形成し、トランジスタ上に層間絶縁膜１０をＣＶＤ法により形成
する。次いで、層間絶縁膜１０上にポリシリコン膜をＣＶＤ法により形成する。次いで、
ポリシリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとしてポ
リシリコン膜をエッチングする。これにより、層間絶縁膜１０にはポリシリコンパターン
からなる抵抗素子１２が形成される。その後、レジストパターンを除去する。
次いで、抵抗素子１２の全面（領域１２ａ及び１２ｂの双方）に不純物を導入する。
【００２０】
次いで、図１（Ｂ）に示すように、抵抗素子１２を含む全面上にフォトレジスト膜を塗
布し、レチクルを用いてこのフォトレジスト膜を露光し、その後現像する。これにより、
抵抗素子１２上にはレジストパターン５０が形成される。レジストパターン５０は、抵抗
素子１２うち領域１２ａを覆っている。次いで、レジストパターン５０をマスクとして抵
抗素子１２に不純物を再び導入する。これにより、抵抗素子１２のうち領域１２ｂには再
び不純物が導入される。
【００２１】
その後、図１（Ｃ）に示すように、レジストパターン５０を除去する。そして、抵抗素
子１２を含む全面上に層間絶縁膜１７を形成する。次いで、層間絶縁膜１７上にレジスト
パターン（図示せず）を形成し、このレジストパターンをマスクとして層間絶縁膜１７を
エッチングする。これにより、層間絶縁膜１７には抵抗素子１２上に位置する接続孔が２
つ形成される。その後、レジストパターンを除去する。
【００２２】
次いで、２つの接続孔内及び層間絶縁膜１７上にＡｌ合金膜をスパッタリング法により
形成する。次いで、Ａｌ合金膜上にレジストパターン（図示せず）を形成し、このレジス
トパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜１７上
には、接続孔を介して抵抗素子１２に接続するＡｌ合金配線１８ａ，１８ｂが形成される
。
【００２３】
本図に示す例では、抵抗素子１２の領域１２ａ，１２ｂは電気的に直列に配置されてい
る。領域１２ａはＡｌ合金配線１８ａに接続しており、領域１２ｂはＡｌ合金配線１８ｂ
に接続している。
【００２４】
このようにして形成される抵抗素子１２は、領域１２ａ及び領域１２ｂで、不純物の濃
度が異なり、シート抵抗値が互いに異なる。具体的には、図１（Ａ）に示した不純物導入
工程と図１（Ｂ）に示した不純物導入工程とで同一導電型の不純物が導入される場合、領
域１２ａのシート抵抗値は領域１２ｂのシート抵抗値より高くなる。また、図１（Ｂ）に
示した不純物導入工程において図１（Ａ）に示した不純物導入工程とは逆導電型の不純物
が導入される場合、領域１２ａのシート抵抗値は領域１２ｂのシート抵抗値より低くなる
。なお、逆導電型の不純物を導入する場合、図１（Ｂ）で示した工程において導入される
不純物量は、図１（Ａ）で示した工程において導入される不純物量より少なくする必要が
ある。
【００２５】
抵抗素子１２の抵抗値は、領域１２ａ及び領域１２ｂが電気的に直列に配置されている
場合、領域１２ａ及び領域１２ｂの抵抗値の和になり、領域１２ａ及び領域１２ｂが電気
的に並列に配置されている場合、領域１２ａの抵抗値の逆数と領域１２ｂの抵抗値の逆数
の和の逆数になる。
【００２６】
その後、抵抗素子１２の抵抗値を測定し、許容範囲内であるか否かを確認する。許容範
囲外である場合、抵抗素子１２のうちレジストパターン５０で覆われる領域を変更して領
域１２ａと領域１２ｂの面積比率を変える。これにより、図１（Ａ）及び図１（Ｂ）で示
した不純物導入工程における不純物導入量を変更しなくても、抵抗素子１２の抵抗値を変
更することができる。
【００２７】
従って、半導体装置の設計パターンを変更することなく、かつ他の抵抗素子の抵抗値に
影響を与えることなく抵抗素子１２の抵抗値を変更することができる。
【００２８】
一例を挙げてみる。例えば領域１２ａが抵抗素子１２の全面を占めた場合の抵抗素子１
２の抵抗値が１０ｋΩであり、領域１２ｂが抵抗素子１２の全面を占めた場合の抵抗素子
１２の抵抗値が１ｋΩであり、領域１２ａ，１２ｂが電気的に直列に配置される場合、抵
抗素子１２の抵抗値は、１〜１０ｋΩの範囲で調節可能である。例えば領域１２ａが抵抗
素子１２の１／２を占める場合、抵抗素子１２の抵抗値は５．５ｋΩになり、領域１２ａ
が抵抗素子１２の３／４を占める場合、抵抗素子１２の抵抗値は７．７５ｋΩになる。
【００２９】
以上、本実施形態によれば、抵抗素子１２のうちレジストパターン５０で覆われる領域
を変更することにより、第１の不純物濃度を有する領域１２ａと、第２の不純物濃度を有
する領域１２ｂの面積比率を変更し、抵抗素子１２の抵抗値を変更することができる。
【００３０】
従って、抵抗素子１２の抵抗値が許容範囲外となった場合、レジストパターン５０を形
成するときのレチクルを変更して、抵抗素子１２のうちレジストパターン５０で覆われる
領域を変更するのみで、抵抗素子１２の抵抗値を調節することができる。また、他の抵抗
素子の抵抗値に影響を与えることなく抵抗素子１２の抵抗値を変更することができる。
【００３１】
また、抵抗素子１２が発振回路を構成する場合、抵抗素子１２のうちレジストパターン
５０で覆われる領域を変更することにより、発振回路の発振周波数を変更することができ
る。すなわちレジストパターン５０を形成するためのレチクルを複数種類用意することに
より、一つの設計パターンに基づいて、互いに発振周波数が異なる発振回路を有する半導
体装置を製造することができる。
【００３２】
図２の各図は、第２の実施形態に係る半導体装置の製造方法を説明する為の断面図であ
る。本実施形態によって製造される半導体装置は、シリコン基板１に形成された拡散抵抗
を有している。
【００３３】
まず、図２（Ａ）に示すように、シリコン基板１に溝を形成し、この溝に素子分離膜２
を埋め込む。これにより、トランジスタが形成される素子領域（図示せず）及び拡散抵抗
が形成される抵抗領域２０それぞれが、他の領域から分離される。
次いで、抵抗領域２０の全面（領域２０ａ及び２０ｂの双方）に不純物を導入する。
【００３４】
次いで、図２（Ｂ）に示すように、抵抗領域２０を含む全面上にフォトレジスト膜を塗
布し、レチクルを用いてこのフォトレジスト膜を露光し、その後現像する。これにより、
抵抗領域２０上にはレジストパターン５１が形成される。レジストパターン５１は、抵抗
領域２０うち領域２０ａを覆っている。次いで、レジストパターン５１をマスクとして抵
抗領域２０に不純物を再び導入する。これにより、抵抗領域２０のうち領域２０ｂには再
び不純物が導入される。
【００３５】
その後、図２（Ｃ）に示すように、レジストパターン５１を除去する。そして、抵抗領
域２０を含む全面上に層間絶縁膜２４を形成する。次いで、層間絶縁膜２４上にレジスト
パターン（図示せず）を形成し、このレジストパターンをマスクとして層間絶縁膜２４を
エッチングする。これにより、層間絶縁膜２４には抵抗領域２０上に位置する接続孔が２
つ形成される。その後、レジストパターンを除去する。
【００３６】
次いで、２つの接続孔内及び層間絶縁膜２４上にＡｌ合金膜をスパッタリング法により
形成する。次いで、Ａｌ合金膜上にレジストパターン（図示せず）を形成し、このレジス
トパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜２４上
には、接続孔を介して抵抗領域２０に接続するＡｌ合金配線２６ａ，２６ｂが形成される
。本図に示す例では、抵抗領域２０の領域２０ａ，２０ｂは電気的に直列に配置されてお
り、領域２０ａはＡｌ合金配線２６ａに接続しており、領域２０ｂはＡｌ合金配線２６ｂ
に接続している。
【００３７】
このようにして形成される抵抗領域２０は、領域２０ａ及び領域２０ｂで、不純物の濃
度が異なり、シート抵抗値が互いに異なる。具体的には、図２（Ａ）に示した不純物導入
工程と図２（Ｂ）に示した不純物導入工程とで同一導電型の不純物が導入される場合、領
域２０ａのシート抵抗値は領域２０ｂのシート抵抗値より高くなる。また、図２（Ｂ）に
示した不純物導入工程において図２（Ａ）に示した不純物導入工程とは逆導電型の不純物
が導入される場合、領域２０ａのシート抵抗値は領域２０ｂのシート抵抗値より低くなる
。
【００３８】
そして、抵抗領域２０の抵抗値は、領域２０ａ及び領域２０ｂが電気的に直列に配置さ
れている場合、領域２０ａ及び領域２０ｂの抵抗値の和になり、領域２０ａ及び領域２０
ｂが電気的に並列に配置されている場合、領域２０ａの抵抗値の逆数と領域２０ｂの抵抗
値の逆数の和の逆数になる。
【００３９】
その後、抵抗領域２０の抵抗値を測定し、許容範囲内であるか否かを確認する。許容範
囲外である場合、抵抗領域２０のうちレジストパターン５１で覆われる領域を変更して領
域２０ａと領域２０ｂの面積比率を変える。これにより、図２（Ａ）及び図２（Ｂ）で示
した不純物導入工程における不純物導入量を変更しなくても、抵抗領域２０の抵抗値を変
更することができる。
従って、半導体装置の設計パターンを変更することなく、かつ他の抵抗素子の抵抗値に
影響を与えることなく抵抗領域２０の抵抗値を変更することができる。
【００４０】
以上、本実施形態によれば、抵抗領域２０のうちレジストパターン５１で覆われる領域
を変更することにより、第１の不純物濃度を有する領域２０ａと、第２の不純物濃度を有
する領域２０ｂの面積比率を変更し、抵抗領域２０の抵抗値を変更することができる。
従って、抵抗領域２０の抵抗値が許容範囲外となった場合、レジストパターン５１を形
成するときのレチクルを変更するのみで、抵抗領域２０の抵抗値を調節することができる
。また、他の抵抗素子の抵抗値に影響を与えることなく抵抗領域２０の抵抗値を変更する
ことができる。
【００４１】
図３の各図は、第３の実施形態に係る半導体装置の製造方法を説明する為の断面図であ
る。本実施形態に係る半導体装置は、互いに異なる領域１ａ，１ｂそれぞれに抵抗素子１
４，１６を有している。
【００４２】
まず、図３（Ａ）に示すように、シリコン基板（図示せず）の領域１ａ，１ｂそれぞれ
にトランジスタ（図示せず）を形成し、トランジスタ上に層間絶縁膜１０をＣＶＤ法によ
り形成する。次いで、層間絶縁膜１０上にポリシリコンパターンからなる抵抗素子１４，
１６を形成する。抵抗素子１４，１６の形成方法は、第１の実施形態において抵抗素子１
２を形成する方法と同様である。
次いで、抵抗素子１４，１６それぞれの全面（領域１４ａ，１４ｂ，１６ａ，１６ｂの
全て）に不純物を導入する。
【００４３】
次いで、図３（Ｂ）に示すように、抵抗素子１４，１６を含む全面上にフォトレジスト
膜を塗布し、レチクルを用いてこのフォトレジスト膜を露光し、その後現像する。これに
より、抵抗素子１４，１６それぞれ上にはレジストパターン５２ａ，５２ｂが形成される
。レジストパターン５２ａは、抵抗素子１４のうち領域１４ａを覆っており、レジストパ
ターン５２ｂは、抵抗素子１６のうち領域１６ａを覆っている。次いで、レジストパター
ン５２ａ，５２ｂをマスクとして抵抗素子１４，１６それぞれに不純物を再び導入する。
これにより、第１の実施形態と同様に、抵抗素子１４，１６のうち領域１４ｂ，１４ｂそ
れぞれには再び不純物が導入される。
【００４４】
その後、図３（Ｃ）に示すように、レジストパターン５２ａ，５２ｂを除去する。そし
て、抵抗素子１４，１６を含む全面上に層間絶縁膜１７を形成する。次いで、層間絶縁膜
１７に、抵抗素子１４上に位置する２つの接続孔、及び抵抗素子１６上に位置する２つの
接続孔が形成される。これらの形成方法は、第１の実施形態において層間絶縁膜１７に接
続孔を形成する方法と同様である。
【００４５】
次いで、層間絶縁膜１７上に、接続孔を介して抵抗素子１４に接続するＡｌ合金配線１
９ａ，１９ｂ、及び接続孔を介して抵抗素子１６に接続するＡｌ合金配線１９ｃ，１９ｄ
を形成する。これらの形成方法は、第１の実施形態においてＡｌ合金配線１８ａ，１８ｂ
を形成する方法と同様である。本図に示す例では、抵抗素子１４の領域１４ａ，１４ｂは
電気的に直列に配置されており、抵抗素子１６の領域１６ａ，１６ｂは電気的に直列に配
置されている。そして、領域１４ａ，１６ａはＡｌ合金配線１９ａ，１９ｃに接続してお
り、領域１４ｂ，１６ｂはＡｌ合金配線１９ｂ，１９ｄに接続している。
【００４６】
このようにして形成される抵抗素子１４，１６は、第１の実施形態における抵抗素子１
２と同様に、領域１４ａ，１４ｂ相互間、及び領域１６ａ，１６ｂ相互間で、不純物の濃
度が異なり、シート抵抗値が互いに異なる。ただし、領域１４ａ，１６ａは不純物の濃度
及びシート抵抗値が互いに同一である。また領域１４ｂ，１６ｂは不純物の濃度及びシー
ト抵抗値が互いに同一である。
【００４７】
また、第１の実施形態と同様に、領域１４ａ，１４ｂの面積比率を変えることにより抵
抗素子１４の抵抗値を変更することができる。また、領域１６ａ，１６ｂの面積比率を変
えることにより抵抗素子１６の抵抗値を変更することができる。領域１４ａ，１４ｂの面
積比率、及び領域１６ａ，１６の面積比率は、抵抗素子１４，１６のうちレジストパター
ン５２ａ，５２ｂで覆われる領域を変えることにより、互いに独立して変えることができ
る。
【００４８】
このため、本実施形態によれば、抵抗素子１４（又は１６）の抵抗値が許容範囲外にな
った場合、抵抗素子１４（又は１６）のうちレジストパターン５２ａ（又は５２ｂ）で覆
われる領域を変えることにより、抵抗素子１６（又は１４）の抵抗値を変えることなく、
かつ半導体装置の設計パターンを変更することなく、抵抗素子１４の抵抗値を修正するこ
とができる。
【００４９】
図４は、第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本
実施形態に係る半導体装置は、同一のシリコン基板（図示せず）に領域１ａ，１ｂを同一
工程で形成するものである。領域１ａ，１ｂの構成は互いに同一である。以下、第２の実
施形態と同様の構成については同一の符号を付し、説明を省略する。
【００５０】
まず、図４（Ａ）に示すように、シリコン基板１に素子分離膜２を埋め込み、トランジ
スタが形成される素子領域（図示せず）及び拡散抵抗が形成される抵抗領域２１，２２そ
れぞれを、他の領域から分離する。抵抗領域２１，２２の平面形状は互いに同一である。
次いで、抵抗領域２１，２２の全面（領域２１ａ，２１ｂ，２２ａ，２２ｂの全て）に
不純物を導入する。
【００５１】
次いで、図４（Ｂ）に示すように、抵抗領域２１，２２を含む全面上にフォトレジスト
膜を塗布し、レチクルを用いてこのフォトレジスト膜を露光し、その後現像する。これに
より、抵抗領域２１，２２それぞれ上にはレジストパターン５３ａ，５３ｂが形成される
。レジストパターン５３ａは、抵抗領域２１のうち領域２１ａを覆っており、レジストパ
ターン５３ｂは、抵抗領域２２のうち領域２２ａを覆っている。次いで、レジストパター
ン５３ａ，５３ｂをマスクとして抵抗領域２１，２２それぞれに不純物を再び導入する。
これにより、第２の実施形態と同様に、抵抗領域２１，２２のうち領域２１ｂ，２２ｂそ
れぞれには再び不純物が導入される。
【００５２】
その後、図４（Ｃ）に示すように、レジストパターン５３ａ，５３ｂを除去する。そし
て、抵抗領域２１，２２を含む全面上に層間絶縁膜２４を形成する。次いで、層間絶縁膜
２４に、抵抗領域２１上に位置する２つの接続孔、及び抵抗領域２２上に位置する２つの
接続孔が形成される。これらの形成方法は、第２の実施形態において層間絶縁膜２４に接
続孔を形成する方法と同様である。
【００５３】
次いで、層間絶縁膜２４上に、接続孔を介して抵抗領域２１に接続するＡｌ合金配線２
７ａ，２７ｂ、及び接続孔を介して抵抗領域２２に接続するＡｌ合金配線２７ｃ，２７ｄ
を形成する。これらの形成方法は、第２の実施形態においてＡｌ合金配線２６ａ，２６ｂ
を形成する方法と同様である。本図に示す例では、抵抗領域２１の領域２１ａ，２１ｂは
電気的に直列に配置されており、抵抗領域２２の領域２２ａ，２２ｂは電気的に直列に配
置されている。そして、領域２１ａ，２２ａはＡｌ合金配線２７ａ，２７ｃに接続してお
り、領域２１ｂ，２１ｂはＡｌ合金配線２７ｂ，２７ｄに接続している。
【００５４】
このようにして形成される抵抗領域２１，２２は、第２の実施形態における抵抗領域２
０と同様に、領域２１ａ，２１ｂ相互間、及び領域２２ａ，２２ｂ相互間で、不純物の濃
度及びシート抵抗値が互いに異なる。ただし、領域２１ａ，２２ａは不純物の濃度及びシ
ート抵抗値が互いに同一であり、領域２１ｂ，２２ｂは不純物の濃度及びシート抵抗値が
互いに同一である。
【００５５】
また、領域２１ａ，２１ｂの面積比率を変えることにより抵抗領域２１の抵抗値を変更
することができる。また、領域２２ａ，２２ｂの面積比率を変えることにより抵抗領域２
２の抵抗値を変更することができる。領域２１ａ，２１ｂの面積比率、及び領域２２ａ，
２２ｂの面積比率は、抵抗領域２１，２２のうちレジストパターン５３ａ，５３ｂで覆わ
れる領域を変えることにより、互いに独立して調節することができる。
【００５６】
このため、本実施形態によれば、抵抗領域２１（又は２２）の抵抗値が許容範囲外にな
った場合、抵抗領域２１（又は２２）のうちレジストパターン５３ａ（又は５３ｂ）で覆
われる領域を変えることにより、抵抗領域２２（又は２１）の抵抗値を変えることなく、
かつ半導体装置の設計パターンを変更することなく、抵抗領域２１の抵抗値を修正するこ
とができる。
【００５７】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない
範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００５８】
【図１】各図は、第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】各図は、第２の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図３】各図は、第３の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図４】各図は、第４の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【符号の説明】
【００５９】
１…シリコン基板、１ａ，１ｂ…領域、１０，１７，２４…層間絶縁膜、１２，１４，１
６…抵抗素子、２０，２１，２２…抵抗領域（拡散抵抗）、１８ａ，１８ｂ，１９ａ〜１
９ｄ，２６ａ，２６ｂ，２７ａ〜２７ｄ…Ａｌ合金配線、５０，５１，５２ａ，５２ｂ，
５３ａ，５３ｂ…レジストパターン
【図１】
2007317918.tif 000003
【図２】
2007317918.tif 000004
【図３】
2007317918.tif 000005
【図４】
2007317918.tif 000006