(57)【要約】【課題】信号ドライバに供給される階調基準電圧を生成する基準電圧生成回路における消費電力を削減して、電子機器の使用時間を向上させることができる表示駆動装置を提供する。【解決手段】液晶表示装置１００は、表示データ（階調データ）に応じた階調信号電圧Ｖpixを生成して表示パネル１１０に配列された表示画素Ｐｘに供給する信号ドライバ１３０と、信号ドライバ１３０において階調信号電圧Ｖpixを生成するための階調基準電圧Ｖ０〜Ｖｎを生成する基準電圧生成回路１５０と、基準電圧生成回路１５０における階調基準電圧Ｖ０〜Ｖｎの各々の生成動作を個別に制御する階調電圧生成制御回路１６０と、少なくとも階調電圧生成制御回路１６０に電圧生成制御信号を供給するタイミング制御回路１４０と、を有している。【選択図】図１
2007127701.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに２次元配列された複数の表示画素に対して表示データに応じた階調信号電圧を供給する表示駆動装置において、
前記表示駆動装置は、少なくとも、
前記表示データに応じた階調データが取り得る全ての階調レベルに対応した複数の階調基準電圧を生成する基準電圧生成手段と、
前記階調データを前記複数の階調基準電圧に基づいて、各階調ごとに所定の電圧値を有する前記階調信号電圧に変換して前記表示パネルに配設された信号ラインを介して前記各表示画素に供給する階調信号電圧生成部と、
前記階調データに基づいて前記基準電圧生成手段における前記複数の階調基準電圧の各々の生成動作を個別に制御する階調電圧生成制御手段と、
少なくとも前記階調信号電圧生成部及び前記電圧生成制御手段における動作タイミングを制御するタイミング制御手段と、
を備えることを特徴とする表示駆動装置。
【請求項２】
前記基準電圧生成手段は、複数の電圧成分を生成する電圧生成部と、前記複数の電圧成分の各々を個別の増幅器により増幅して、前記複数の階調基準電圧を生成する電圧増幅部と、を具備し、
前記電圧生成制御手段は、前記全ての階調レベルと前記表示データに基づく前記階調データに対応する前記階調レベルとを比較する手段と、前記全ての階調レベルのうち、前記表示データに基づく前記階調データに対応しない前記階調レベルの前記階調基準電圧を生成するための前記増幅器の動作を停止させる手段と、を具備することを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記増幅器の動作を停止させる手段は、駆動電力の供給を遮断する手段を備えることを特徴とする請求項２記載の表示駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置に関し、特に、液晶表示装置等の表示装置の信号ドライバとして適用可能な表示駆動装置に関する。
【背景技術】
【０００２】
近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話機やポータブルオーディオ装置、電子辞書等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報機器やテレビジョン受像器等の映像機器のモニタやディスプレイとして、液晶表示装置（Liquid Crystal Display；ＬＣＤ）をはじめとする、薄型軽量で低消費電力化が可能であり、表示画質にも優れた表示装置が多用されている。
【０００３】
以下に、従来技術における表示装置の例として、液晶表示装置の要部概略構成を簡単に説明する。
図４は、アクティブマトリクス型の駆動方式を採用した液晶表示装置の要部構成を示す概略図であり、図５は、従来技術における液晶表示装置に適用される信号ドライバの概略構成を示すブロック図である。
【０００４】
図４に示すように、従来技術における液晶表示装置は、行方向及び列方向に直交するように複数の走査ラインＳＬｐ及び複数の信号ラインＤＬｐが配設されるとともに、当該走査ラインＳＬｐ及び信号ラインＤＬｐの各交点近傍に表示画素（液晶表示画素）Ｐｘが配列された表示パネル１１０Ｐと、上記走査ラインＳＬｐに接続された走査ドライバ（ゲートドライバ）１２０Ｐと、上記信号ラインＤＬｐに接続された信号ドライバ（データドライバ）１３０Ｐと、走査ドライバ１２０Ｐ及び信号ドライバ１３０Ｐにおける動作タイミングを制御する垂直制御信号及び水平制御信号を生成して出力するタイミング制御回路（ＬＣＤコントローラ）１４０Ｐと、を備えた周知の構成を有している。
【０００５】
ここで、信号ドライバ１３０Ｐは、例えば、図５に示すように、デジタル信号からなり、シリアルデータとして供給される１行分の表示データを順次取り込んで保持し、パラレルデータとして出力するラッチ回路１３１Ｐと、ラッチ回路１３１Ｐから出力された１行分の表示データを取り込んで、階調データに変換して出力するデコーダ回路１３２Ｐと、信号ドライバ１３０Ｐ外から供給される階調基準電圧Ｖ０〜Ｖｎに基づいて、デコーダ回路１３２Ｐから出力された階調データに応じた電圧値を有するアナログ信号からなる階調信号電圧Ｖpixに変換して、表示パネル１１０Ｐの各列に配設された信号ラインＤＬｐに出力するデジタル−アナログ変換回路（Ｄ／Ａコンバ−タ；ＤＡＣ）１３３Ｐと、を備えている。
【０００６】
また、階調データに応じた階調信号電圧Ｖpixを生成するための階調基準電圧Ｖ０〜Ｖｎは、例えば、図５に示すように、複数段の抵抗素子ＲＳが直列に接続され、電源電圧ＶＤＤ、ＶＳＳが両端に印加されるラダー抵抗を有する抵抗分割回路１５１Ｐと、抵抗分割回路１５１Ｐにより生成される複数段の電圧成分（基準電圧）の各々に対応した個別のアンプＡＭＰを有する階調アンプ回路１５２Ｐと、を備えた基準電圧生成回路１５０Ｐにより供給される。
【０００７】
このような基準電圧生成回路１５０Ｐにおいては、抵抗分割回路１５１Ｐを構成する複数段の抵抗素子ＲＳ（ラダー抵抗）の各接続接点から複数段（例えば、ｎ階調分；ｎは正の整数）の電圧成分が生成され、階調アンプ回路１５２Ｐに設けられたアンプＡＭＰにより、各段の電圧成分が所定の電圧レベルに個別に増幅されて上記階調基準電圧Ｖ０〜Ｖｎとしてデジタル−アナログ変換回路１３３Ｐに供給される。
このような表示装置の基準電圧生成回路については、例えば、特許文献１等に詳しく記載されている。
【０００８】
なお、図４に示した表示装置（液晶表示装置）において、表示データは、例えば表示パネル１１０Ｐ一画面分の画像情報に対応した表示データを、図示を省略した表示メモリ（ＲＡＭ）に一旦記憶（保持）し、表示パネルの各行ごとに順次読み出して、信号ドライバ１３０Ｐ（ラッチ回路１３１Ｐ）に供給するものであってもよい。また、基準電圧生成回路１５０Ｐを構成する抵抗分割回路１５１Ｐは、表示パネル１１０Ｐ（表示画素Ｐｘ）の特性に応じて、ガンマ補正処理に対応した抵抗値を有する抵抗素子ＲＳからなるラダー抵抗を備えるものであってもよい。
このような信号ドライバや基準電圧生成回路については、例えば、特許文献２等に詳しく記載されている。
【０００９】
【特許文献１】特開２００３−１２２３２５号公報（第４頁〜第６頁、図１、図２）
【特許文献２】特開２００４−２１１６３号公報（第８頁〜第９頁、第１２頁、図３、図９）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述したように、デジタル駆動方式の表示装置（液晶表示装置）においては、抵抗分割回路１５１Ｐ及び階調アンプ回路１５２Ｐからなる基準電圧生成回路１５０Ｐにより生成されたｎ階調分の階調基準電圧Ｖ０〜Ｖｎをデジタル−アナログ変換器（ＤＡＣ）に供給し、デジタル信号からなる階調データ（表示データ）をアナログ信号からなる階調信号電圧Ｖpixに変換して、表示パネル１１０Ｐに配列された各表示画素Ｐｘに供給することにより、所望の画像情報を表示するように構成されていた。
【００１１】
ここで、基準電圧生成回路１５０Ｐは、階調データが取り得る全ての階調レベルの数（ｎ階調分）に対応した個別の電圧値を有する複数の階調基準電圧Ｖ０〜Ｖｎを生成するために、図５に示したように、抵抗分割回路１５１Ｐにより生成された複数の電圧成分を、アンプＡＭＰにより個別に増幅処理する構成を有しているため、階調アンプ回路１５２Ｐは、表示データのビット数（上記階調レベルの数；ｎ階調分）に応じた数（ｎ個）のアンプＡＭＰを設ける必要があった。また、従来、階調アンプ回路１５２Ｐを構成する複数のアンプＡＭＰは、一括してオン、オフ動作が制御され、さらに、表示パネル１１０Ｐへの画像情報の表示期間中（階調信号電圧Ｖpixの供給動作期間中）、常時オン状態に設定されていた。
【００１２】
そのため、表示される画像情報によっては、ｎ階調分の階調基準電圧Ｖ０〜Ｖｎのうち、デジタル−アナログ変換器（ＤＡＣ）１３３Ｐにおける階調信号電圧Ｖpixの生成処理において、使用されていない階調レベルの階調基準電圧がある場合であっても、全てのアンプＡＭＰに駆動電力が常時供給されているため、使用されていない階調レベルの階調基準電圧を生成するアンプＡＭＰにおいて無駄な電力を消費してしまうという問題を有していた。
【００１３】
このような問題は、例えば、携帯電話機等のように、バッテリにより駆動し、かつ、表示パネルに余り多くの階調を使用しない画像情報を一定期間、あるいは、長時間表示するような表示駆動方法を採用している場合には、当該電子機器の使用時間（バッテリ駆動時間）が短縮されることになり、使い勝手や利便性が見劣りするという問題を有していた。
【００１４】
そこで、本発明は、上記問題点に鑑み、信号ドライバに供給される階調基準電圧を生成する基準電圧生成回路における消費電力を削減して、電子機器の使用時間を向上させることができる表示駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１記載の発明は、表示パネルに２次元配列された複数の表示画素に対して表示データに応じた階調信号電圧を供給する表示駆動装置において、前記表示駆動装置は、少なくとも、前記表示データに応じた階調データが取り得る全ての階調レベルに対応した複数の階調基準電圧を生成する基準電圧生成手段と、前記階調データを前記複数の階調基準電圧に基づいて、各階調ごとに所定の電圧値を有する前記階調信号電圧に変換して前記表示パネルに配設された信号ラインを介して前記各表示画素に供給する階調信号電圧生成部と、前記階調データに基づいて前記基準電圧生成手段における前記複数の階調基準電圧の各々の生成動作を個別に制御する階調電圧生成制御手段と、少なくとも前記階調信号電圧生成部及び前記電圧生成制御手段における動作タイミングを制御するタイミング制御手段と、を備えることを特徴とする。
【００１６】
請求項２記載の発明は、請求項１記載の表示駆動装置において、前記基準電圧生成手段は、複数の電圧成分を生成する電圧生成部と、前記複数の電圧成分の各々を個別の増幅器により増幅して、前記複数の階調基準電圧を生成する電圧増幅部と、を具備し、前記電圧生成制御手段は、前記全ての階調レベルと前記表示データに基づく前記階調データに対応する前記階調レベルとを比較する手段と、前記全ての階調レベルのうち、前記表示データに基づく前記階調データに対応しない前記階調レベルの前記階調基準電圧を生成するための前記増幅器の動作を停止させる手段と、を具備することを特徴とする。
請求項３記載の発明は、請求項２記載の表示駆動装置において、前記増幅器の動作を停止させる手段は、駆動電力の供給を遮断する手段を備えることを特徴とする。
【発明の効果】
【００１７】
本発明に係る表示駆動装置は、階調データに基づいて基準電圧生成手段における複数の階調基準電圧の各々の生成動作を個別に制御する階調電圧生成制御手段を備えることにより、階調基準電圧の生成動作に係わる消費電力の無駄を排して、消費電力の低減を図ることができる。すなわち、信号ドライバのデコーダ回路において表示データに基づいて生成される階調データと、基準電圧生成手段（基準電圧生成回路）により生成される階調基準電圧における全ての階調レベルとを比較して、上記階調データにおいて使用されていない階調レベルが存在するか否かを判定（検出）し、使用されていない階調レベルが存在する場合には、当該階調レベルの階調基準電圧を生成するための増幅器（アンプ）をオフ動作するように制御するので、当該増幅器への駆動電力の供給を遮断して消費電力を削減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る表示駆動装置について、実施の形態を示して詳しく説明する。
まず、本発明に係る表示駆動装置を適用可能な表示装置について説明する。ここでは、表示装置の一例としてアクティブマトリクス型の駆動方式を採用した液晶表示装置を示して説明する。
【００１９】
図１は、本発明に係る表示駆動装置を適用可能な表示装置の一実施形態を示す概略図である。ここで、上述した従来技術と同等の構成については、同等又は同一の符号を付して説明する。また、図２は、本実施形態に係る表示装置に適用される信号ドライバ及び基準電圧生成回路の一例を示す概略構成図である。
【００２０】
図１に示すように、本発明に係る表示駆動装置が適用される液晶表示装置（表示装置）１００は、行方向及び列方向に直交するように配設された複数の走査ラインＳＬ及び複数の信号ラインＤＬの各交点近傍に表示画素Ｐｘが配列された表示パネル１１０と、複数の走査ラインＳＬに接続された走査ドライバ（ゲートドライバ）１２０と、複数の信号ラインＤＬに接続された信号ドライバ（データドライバ）１３０と、少なくとも走査ドライバ１２０及び信号ドライバ１３０に垂直制御信号及び水平制御信号を供給するタイミング制御回路（タイミング制御手段）１４０と、信号ドライバ１３０において表示データ（階調データ）に応じた階調信号電圧Ｖpixを生成するための階調基準電圧Ｖ０〜Ｖｎを生成する基準電圧生成回路（基準電圧生成手段）１５０と、を備えた周知の構成（すなわち、上述した従来技術（図４）と同等の構成）に加え、基準電圧生成回路１５０における階調基準電圧Ｖ０〜Ｖｎの各々の生成動作を個別に制御する階調電圧生成制御回路（階調電圧生成制御手段）１６０を有している。ここで、階調電圧生成制御回路１６０は、図２における階調アンプ制御回路１６０Ａに対応する。
【００２１】
本実施形態に適用される信号ドライバ１３０は、図２に示すように、例えば、表示パネル１１０一画面分の表示データが保持された表示メモリ（ＲＡＭ）２００から、シリアルデータとして順次供給される１行分の表示データ（デジタル信号）を取り込んで保持するラッチ回路１３１と、ラッチ回路１３１からパラレルデータとして出力された１行分の表示データをデコードして表示階調を示す階調データに変換（生成）するデコーダ回路１３２と、後述する基準電圧生成回路１５０から供給される階調基準電圧Ｖ０〜Ｖｎに基づいて、デコーダ回路１３２から出力された１行分の各階調データに応じた電圧値を有する階調信号電圧Ｖpix（アナログ信号）に変換して、表示パネル１１０の各列に配設された信号ラインＤＬに出力するデジタル−アナログ変換回路（階調信号電圧生成部）１３３と、を備えた周知の構成（すなわち、上述した従来技術（図５）と同等の構成）を有し、特に、本実施形態に適用されるデコーダ回路１３２においては、表示データをデコードして階調データに変換して、後段のデジタル−アナログ変換器１３３に供給するとともに、当該１行分の階調データを後述する階調アンプ制御回路１６０Ａ（階調電圧生成制御回路１６０）にも出力するように構成されている。
【００２２】
また、基準電圧生成回路１５０は、図２に示すように、例えば、複数段の抵抗素子ＲＳが直列に接続された抵抗分割回路（電圧生成部）１５１と、抵抗分割回路１５１の各抵抗素子ＲＳの接続接点から取り出された電圧成分の各々を、個別のアンプ（増幅器）ＡＭＰにより増幅する階調アンプ回路（電圧増幅部）１５２と、を備えた周知の構成（すなわち、上述した従来技術（図５）と同等の構成）を有し、特に、本実施形態に適用される階調アンプ回路１５２おいては、各アンプＡＭＰが後述する階調アンプ制御回路１６０Ａから供給されるアンプ制御信号に基づいて個別にオン、オフ動作が制御されるように構成されている。
【００２３】
ここで、各アンプＡＭＰのオン、オフ動作は、例えば、各アンプＡＭＰへの駆動電力をアンプ制御信号に基づいて、個別に供給、遮断することにより制御される。また、これに限らず、例えば、アンプ制御信号に基づいて各アンプＡＭＰの増幅動作を停止させて各アンプＡＭＰに電流が流れないようにしてもよい。なお、抵抗分割回路１５１は、従来技術に示した構成と同様に、表示パネル１１０（表示画素Ｐｘ）の特性に応じて、ガンマ補正処理に対応した抵抗値を有する抵抗素子ＲＳからなるラダー抵抗を備えるものであってもよい。
【００２４】
図１に示した階調電圧生成制御回路１６０の一構成例である階調アンプ制御回路１６０Ａは、詳細な駆動制御については後述するが、概略、デコーダ回路１３２から供給された１行分の各表示画素Ｐｘの表示データから変換された実際の階調データと、表示パネル１１０に任意の画像情報を表示するために取り得る全ての階調レベル、すなわち、基準電圧生成回路１５０により生成される全ての階調基準電圧Ｖ０〜Ｖｎからなるｎ階調分の階調レベルと比較し、上記実際の階調データに使用されていない階調レベルが存在するか否かを判定（検出）し、使用されていない階調レベルが存在する場合には、当該階調レベルの階調基準電圧を生成するためのアンプＡＭＰに対し、例えば駆動電力の供給を遮断して、当該アンプＡＭＰをオフ動作させる制御を行う。ここで、階調アンプ制御回路１６０Ａによる階調アンプ回路１５２の各アンプＡＭＰのオン、オフ動作の制御は、タイミング制御回路１４０において垂直同期信号や水平同期信号、システムクロックに基づいて生成される電圧生成制御信号に基づくタイミングで実行される。
【００２５】
なお、本実施形態においては、基準電圧生成回路１５０の階調アンプ回路１５２を構成する各アンプＡＭＰのオン、オフ動作を制御する階調アンプ制御回路１６０Ａを、他の構成とは独立して設けた場合について示したが、本発明はこれに限定されるものではなく、例えば、タイミング制御回路（すなわち、ＬＣＤコントローラ）１４０や基準電圧生成回路１５０に内蔵、又は、一体的に構成されるものであってもよい。
【００２６】
次に、上述した構成を有する表示装置（表示駆動装置）における駆動制御方法について、図面を参照して説明する。
図３は、本実施形態に係る表示装置（信号ドライバ及び基準電圧生成回路、階調アンプ制御回路）における駆動制御方法を示すタイミングチャートである。なお、図３においては、便宜上、基準電圧生成回路１５０は階調基準電圧としてＶ０〜Ｖ３の４階調の電圧を生成するものとしたが、これに限るものではなく、更に多くの階調を有するものであってもよいことは言うまでもない。
【００２７】
図３において、ＧＳＴは表示スキャン開始信号（ゲートスタート信号）であり、ＧＲＥＳはゲートリセット信号であり、ＶＳＡＶＥは階調アンプ制御動作イネーブル信号であり、ＡＭＰ  ＣＮＴ  ＣＬＫはアンプ制御信号取込クロックであり、ＤＡＴ  ＣＬＫは表示データ取込クロックであって、これらの各信号はタイミング制御回路１４０から階調アンプ制御回路１６０Ａに対して電圧生成制御信号として供給されるものである。また、ＳｉＶＳＥＬｊ（Ｓ０ＶＳＥＬ０〜Ｓ０ＶＳＥＬ３、Ｓ１ＶＳＥＬ０〜Ｓ１ＶＳＥＬ３）は出力電圧選択信号であり、ＶｊＣＮＴＳ（Ｖ０ＣＮＴＳ〜Ｖ３ＣＮＴＳ）はアンプ使用状況信号であって、これらの各信号は階調アンプ制御回路１６０Ａの内部信号である。また、ＶＣＮＴＥＮは階調アンプ制御イネーブル信号であり、ＶｊＣＮＴ（Ｖ０ＣＮＴ〜Ｖ３ＣＮＴ）はアンプ制御信号であって、これらの各信号は階調アンプ制御回路１６０Ａから階調アンプ回路１５２に対してアンプ制御信号として供給されるものである。なお、図示を簡明にするために、駆動制御動作の一部のみを抜粋して示す。
【００２８】
本実施形態に係る表示装置（信号ドライバ及び基準電圧生成回路、階調アンプ制御回路）の駆動制御方法は、図３に示すように、まず、表示パネルの各行を走査（スキャン）する走査ドライバ１２０における走査信号の出力開始タイミングを規定する表示スキャン開始信号（ゲートスタート信号）ＧＳＴのハイレベル（Ｈ）への立ち上がりタイミングに同期して、タイミング制御回路１４０から階調アンプ制御回路１６０Ａに供給される電圧生成制御信号である階調アンプ制御動作イネーブル信号ＶＳＡＶＥがハイレベル（Ｈ）に立ち上がることにより、階調アンプ制御回路１６０Ａが駆動状態に移行する（アンプ制御機能がオンする）。
【００２９】
次いで、表示メモリに一旦保持された１画面分の表示データのうち、１行目の表示画素Ｐｘに対応した表示データを順次読み出し、ラッチ回路１３１を介して取り込み、デコーダ回路１３２において階調データに変換する。ここで、デコーダ回路１３２により生成された階調データは、次段のデジタル−アナログ変換器（ＤＡＣ）に供給されるとともに、階調アンプ制御回路１６０Ａにも供給される。
【００３０】
そして、階調アンプ制御回路１６０Ａにおいて、デコーダ回路１３２から供給された階調データと、基準電圧生成回路１５０により生成される全ての階調レベル（階調基準電圧）とを比較し、階調データにより使用される階調レベルに対応する出力電圧選択信号ＳｉＶＳＥＬｊ（ｉは０≦ｉ≦ｍとなる整数、ｊは０≦ｊ≦ｎとなる整数であって、ｉ列目の表示画素Ｐｘに階調レベルｊの階調基準電圧Ｖｊを有する階調信号電圧Ｖpixを生成、出力するか否かを選択するための制御信号）をハイレベル（Ｈ）に設定する。
【００３１】
このような階調データと階調レベルとの比較処理は、上記階調アンプ制御動作イネーブル信号ＶＳＡＶＥの立ち上がりタイミングから２画面分走査する期間継続的に実行され、この期間中に出力電圧選択信号ＳｉＶＳＥＬｊがハイレベルに設定された場合には、当該階調レベルに対応するアンプＡＭＰが使用されていると判断して、アンプ使用状況信号ＶｊＣＮＴＳをハイレベル（Ｈ）にラッチ（設定）する。ここで、２画面分走査する期間中上記比較処理を実行するのは、表示パネルの表示駆動制御において極性反転が行われるからである。
【００３２】
次いで、２画面分走査が完了した後の画面走査の開始タイミング（表示スキャン開始信号ＧＳＴの立ち上がりタイミング）で階調アンプ制御イネーブル信号ＶＣＮＴＥＮをハイレベル（Ｈ）に設定することにより、階調アンプ回路１５２の各アンプＡＭＰの動作状態を個別に制御する動作を開始する。具体的には、上述した階調データと階調レベルとの比較処理において、ハイレベルに設定されたアンプ使用状況信号ＶｊＣＮＴＳ（使用されていると判断されたアンプＡＭＰ）に対応したアンプ制御信号ＶｊＣＮＴをハイレベルに保持することにより、当該アンプＡＭＰへの駆動電力の供給を継続してオン状態を保持し、一方、ローレベル（Ｌ）に保持されたアンプ使用状況信号ＶｊＣＮＴＳに対応したアンプ制御信号ＶｊＣＮＴをローレベルに設定することにより、当該アンプＡＭＰへの駆動電力の供給を遮断してオフ状態に移行させる制御を行う。
【００３３】
そして、このような駆動制御を各画像表示区間（表示スキャン開始信号ＧＳＴの立ち上がりタイミングから表示スキャンの終了に対応するゲートリセット信号ＧＲＥＳの立ち下がりタイミングまでの期間）ごとに繰り返し実行する。
また、表示メモリ（ＲＡＭ）２００に保持された表示データの書き換えが発生した場合（図中、画面表示区間ｎ＋１に「ＲＡＭ書換発生」と表記）には、使用される階調レベル（すなわち、アンプＡＭＰ）も変化するため、当該表示メモリ２００における表示データの書き換えに先立って（事前に）、上記階調アンプ制御動作イネーブル信号ＶＳＡＶＥ及び階調アンプ制御イネーブル信号ＶＣＮＴＥＮをローレベル（Ｌ）に設定することにより、階調アンプ制御回路１６０Ａ及び階調アンプ回路１５２を非駆動状態（停止状態、出力停止状態）に移行する（アンプ制御機能をオフする）とともに、全てのアンプＡＭＰについてのアンプ制御信号ＶｊＣＮＴをハイレベルに設定することにより、全てのアンプＡＭＰに駆動電力を供給してオン状態に設定する制御を行う。
【００３４】
ここで、階調アンプ制御回路１６０Ａ及び階調アンプ回路１５２を非駆動状態（アンプ制御機能をオフ状態）に設定した後、例えば全てのアンプＡＭＰがオン状態に移行するまでの時間（立ち上がり時間）が経過した後に、表示メモリ（ＲＡＭ）２００における表示データの書き換えを開始する。
そして、表示データの書き換えが終了した後には、再び階調アンプ制御回路１６０Ａ及び階調アンプ回路１５２を駆動状態（アンプ制御機能をオン状態）に設定して、上述した一連の駆動制御動作を実行する。
【００３５】
このように、本実施形態に係る表示装置（表示駆動装置）によれば、信号ドライバに供給された表示データ（階調データ）において使用される階調レベルを検出して、使用されない階調レベルの対応した階調アンプ回路のアンプをオフ状態（停止状態）に移行させるように制御することにより、当該アンプへの駆動電力の供給を遮断して消費電力の削減を図ることができる。
【００３６】
したがって、携帯電話機等のように、バッテリにより駆動し、かつ、表示パネルに余り多くの階調を使用しない画像情報を一定期間、あるいは、長時間表示するような表示駆動方法を採用している電子機器に本実施形態に係る表示装置（表示駆動装置）を適用することにより、使用時間（バッテリ駆動時間）を長くして、使い勝手や利便性に優れた電子機器を提供することができる。
【００３７】
なお、上述した実施形態においては、表示メモリ（ＲＡＭ）２００における表示データの書き換えに先立って、アンプ制御機能をオフ設定するように制御する場合について説明したが、本発明はこれに限定されるものではなく、例えば、表示メモリ（ＲＡＭ）２００における表示データの書き換え動作を検出してアンプ制御機能をオフ設定するように制御するものであってもよい。具体的には、表示メモリ（ＲＡＭ）への表示データの書込動作において、例えば、データ書込みを行うインデックスの指定を行った後、表示データの書込みを実行する手順（仕様）を有する表示メモリ及びメモリ制御回路を備える場合にあっては、当該データ書込みインデックス指定動作を検出して、階調アンプ制御回路１６０Ａ及び階調アンプ回路１５２を非駆動状態（停止状態、出力停止状態）に移行するように制御するものであってもよい。
【００３８】
さらに、上述した実施形態においては、表示メモリ（ＲＡＭ）２００における表示データの書き換えが終了した後、アンプ制御機能をオン状態に移行するように制御する場合について説明したが、本発明はこれに限定されるものではなく、例えば、表示データの書き換え終了後、任意の一定期間の経過後にアンプ制御機能をオン状態に移行するように制御するものであってもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る表示駆動装置を適用可能な表示装置の一実施形態を示す概略図である。
【図２】本実施形態に係る表示装置に適用される信号ドライバ及び基準電圧生成回路の一例を示す概略構成図である。
【図３】本実施形態に係る表示装置（信号ドライバ及び基準電圧生成回路、階調アンプ制御回路）における駆動制御方法を示すタイミングチャートである。
【図４】アクティブマトリクス型の駆動方式を採用した液晶表示装置の要部構成を示す概略図である。
【図５】従来技術における液晶表示装置に適用される信号ドライバの概略構成を示すブロック図である。
【符号の説明】
【００４０】
１００      液晶表示装置
１１０      表示パネル
１２０      走査ドライバ
１３０      信号ドライバ
１３１      ラッチ回路
１３２      デコーダ回路
１３３      デジタル−アナログ変換器
１４０      タイミング制御回路
１５０      基準電圧生成回路
１５１      抵抗分割回路
１５２      階調アンプ回路
１６０      階調電圧生成制御回路
１６０Ａ    階調アンプ制御回路
２００      表示メモリ（ＲＡＭ）
Ｐｘ        表示画素
【図１】
2007127701.tif 000003
【図２】
2007127701.tif 000004
【図３】
2007127701.tif 000005
【図４】
2007127701.tif 000006
【図５】
2007127701.tif 000007