(57)【要約】【課題】サージ耐量が大きくて、且つ低雑音な半導体装置とその製造方法を提供すること。【解決手段】Ｎ型半導体基板１の上層に低濃度Ｎ型エピタキシャル層２が形成され、該エピタキシャル層２の表面から層内へ第一の沈み込みＤ１まで延在するＰ型半導体層３が形成され、該半導体層３の第二主面中央局所が第二の沈み込みＤ２まで延在して第一主面側へ浅く形成されて第二主面の低濃度Ｎ型エピタキシャル層２側に開口する窪みを成してＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａを形成する事により、降伏電流が流れる際に電流密度が小さい場合は窪みに電流が集中し、電流密度が大きい場合は接合面Ｊａの第一の沈み込みＤ１部を断面として流れるのでサージ耐量と低雑音を両立できる。【選択図】図１
2007173681.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体基板の上層に低濃度第一導電型エピタキシャル層が形成され、
前記低濃度第一導電型エピタキシャル層の第一主面から層内へ延在する第二導電型半導体層が、該エピタキシャル層の第一主面から第一の沈み込み深さに形成され、
該第二導電型半導体層の略中央局所は前記第一の沈み込み深さよりも浅い第二の沈み込み深さに形成されて第二主面側へ開口する窪みを有し、
該窪みに入り込んだ前記低濃度第一導電型エピタキシャル層側は局部的に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部であり、
逆方向電圧が印加されて降伏電流が流れ始める際に、前記第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部に前記降伏電流が集中する事を特徴とする半導体装置。
【請求項２】
第一導電型半導体基板の上層に低濃度第一導電型エピタキシャル層が形成され、
前記低濃度第一導電型エピタキシャル層の第一主面から層内へ延在する第二導電型半導体層が、該エピタキシャル層の第一主面から第一の沈み込み深さに形成され、
該第二導電型半導体層の略中央局所は前記第一の沈み込み深さよりも浅い第二の沈み込み深さに形成された第二主面側へ開口する窪みを有し、
該窪みに入り込んだ前記低濃度第一導電型エピタキシャル層側は局部的に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部であり、
半導体基板の第一主面に前記第二導電型半導体層周縁を残した内側の面に窓開けされた絶縁皮膜が覆って形成され、
前記第二導電型半導体層の表面から前記絶縁皮膜の表面周辺へ延在するアノード電極が形成され、
前記半導体基板の第二主面にカソード電極が形成され、
前記カソード電極と前記アノード電極との間に、逆方向電圧が印加されて降伏電流が流れ始める際に、前記第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部に前記降伏電流が集中する事を特徴とする半導体装置。
【請求項３】
前記第二導電型半導体層第二主面に前記窪みが複数形成された事を特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第二導電型第二主面に該主面に対して中心対称な位置関係に複数の前記窪みが形成された事を特徴とする請求項１から３に記載の半導体装置。
【請求項５】
第一導電型半導体基板の上層に低濃度第一導電型エピタキシャル層をエピタキシャル成長させ、該エピタキシャル層の第一主面を熱酸化法にて酸化被膜である絶縁皮膜で覆う初期酸化工程と、
前記絶縁皮膜の、略中央の円面を残して、該円面と略同心な円の内側に選択的エッチング除去を施して環状に窓開けして、前記低濃度第一導電型エピタキシャル層の表面を露出させ、該エピタキシャル層表面に第二導電型ドーパントを含む膜を形成し、前記絶縁皮膜をマスクとして熱拡散法にて第一の沈み込み深さまでドライブ拡散を施して、前記低濃度第一導電型エピタキシャル層の表面から前記第一の沈み込み深さまで延在する環状の第一の前記第二導電型半導体層を形成する第一の第二導電型半導体層形成工程と、
前記第一の第二導電型半導体層の外縁から内側の面総ての前記絶縁皮膜に選択的エッチング除去を施して前記第一の第二導電型半導体層と、該第二導電型半導体層の略中央に位置する前記低濃度第一導電型エピタキシャル層との面を露出させ、該面に第二導電型ドーパントを含む膜を形成し、前記絶縁皮膜をマスクとして熱拡散法にて前記第一の沈み込みよりも浅い第二の沈み込み深さまでドライブ拡散を施して、前記低濃度第一導電型エピタキシャル層の表面から前記第二の沈み込み深さまで延在する第二の第二導電型半導体層を形成して前記第一の第二導電型半導体層と前記第二の第二導電型半導体層とを合わせた第二導電型半導体層とすることで第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部を形成する第二の第二導電型半導体層形成工程と、
前記第二導電型半導体層表面から前記絶縁皮膜の表面周辺へ延在するアノード電極を蒸着やめっきと、選択的エッチング除去とを施して形成し、前記第一導電型半導体基板の主面を研削研磨して厚み調整の後該第一導電型半導体基板の主面にカソード電極を蒸着にて形成する電極形成工程と、を含む事を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の分野で、特に整流ダイオードや定電圧ダイオードに関する。
【背景技術】
【０００２】
なだれ降伏現象を利用した定電圧ダイオードは、基準電圧回路や保護回路等の種々の電子回路に広く使用されている（例えば、特許文献１参照）。
【０００３】
図６は、前記特許文献１に記載された従来の定電圧ダイオードの構成を示す断面図である。図６において、１０１はＮ型半導体基板、１０２は低濃度Ｎ型エピタキシャル層、１０３はＰ型半導体層、１０３ａはＰ型半導体層と低濃度Ｎ型エピタキシャル層との接合面の曲率部、１０５は絶縁皮膜、１０６はアノード電極、１０７はカソード電極、１０８は空乏層を各々示している。
【０００４】
図６に示された構成は、Ｎ型半導体基板１０１の上層に低濃度Ｎ型エピタキシャル層１０２が形成され、該エピタキシャル層１０２の表面から層内へ延在するＰ型半導体層１０３が形成され、Ｎ型半導体基板１０１と低濃度Ｎ型エピタキシャル層１０２とＰ型半導体層１０３とから成る半導体基板のＰ型半導体層１０３を表面に有する該半導体基板の第一主面をＰ型半導体層１０３周縁を残した内側面に窓を有した絶縁皮膜１０５が覆って形成され、Ｐ型半導体層１０３の表面から絶縁皮膜１０５表面の周辺へ延在するアノード電極１０６が形成され、半導体基板の第一主面に対して背中合わせである該半導体基板の第二主面にカソード電極１０７が形成されている。
【０００５】
これによれば、アノード電極１０６とカソード電極１０７との間に逆方向電圧を印加するとＰ型半導体層１０３と低濃度Ｎ型エピタキシャル層１０２との接合面から主に低濃度Ｎ型エピタキシャル層１０２側へ空乏層１０８が現れ、更に電圧を上げて行くと空乏層１０８の表面曲率部およびＰ型半導体層の曲率部１０３ａに電界集中する事によって臨界電界に達してアバランシェ降伏による降伏電流が発生して降伏電圧（定電圧）を得ていた。
一方、前記アバランシェ降伏とは別のリーチスルー降伏の状態を示した断面が図７である。
【０００６】
図７において、２０１はＮ型半導体基板、２０２は低濃度Ｎ型エピタキシャル層、２０３はＰ型半導体層、２０３ａは主な通電部、２０５は絶縁皮膜、２０６はアノード電極、２０７はカソード電極、２０８は空乏層、ＤはＰ型半導体層とＮ型半導体基板との間隙を各々示している。
【０００７】
図７の断面形状は、図６と同様であるが、アノード電極２０６とカソード電極２０７との間に逆方向電圧を印加していく際に現れる空乏層２０８は、臨界電界に達してアバランシェ降伏になる事なく低濃度Ｎ型エピタキシャル層２０２中を拡大していき、Ｎ型半導体基板２０１へ達して、主な通電部２０３ａを通路の断面としてアノード電極２０６からＰ型半導体層２０３と低濃度Ｎ型エピタキシャル層２０２とを経てＮ型半導体基板２０１からカソード電極２０７へ電子流が通電される前記リーチスルー降伏を示すものである。
【０００８】
これら、アバランシェ降伏とリーチスルー降伏とのいずれで降伏電流が発生して降伏電圧（定電圧）を得るかを決定する主要因は、Ｐ型半導体層とＮ型半導体基板との間隙Ｄの距離と、低濃度Ｎ型エピタキシャル層２０２が有する比抵抗である。
これらの定電圧ダイオードは、装置の保護回路や基準電圧回路などに用いられていた。
【特許文献１】特開平７−１５３９７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
一般に、装置の保護回路や基準電圧回路に用いられる定電圧ダイオードに求められる特性として、サージ耐量が大きい事と、降伏電流発生時のショット雑音が低い事と、が求められる。
【００１０】
しかしながら、前記図６に示したアバランシェ降伏による定電圧ダイオードではＰ型半導体層１０３と低濃度Ｎ型エピタキシャル層１０２との接合面全面均一に電流が通過することなく、電界が集中するＰ型半導体層と低濃度Ｎ型エピタキシャル層との界面の曲率部１０３ａ近傍の該接合面に電流が集中するので、サージ耐量が小さくなる欠点を有していた。
【００１１】
また、図７に示したリーチスルー降伏による定電圧ダイオードではＰ型半導体層２０３と低濃度Ｎ型エピタキシャル層２０２との接合面であって、該低濃度Ｎ型エピタキシャル層２０２と該Ｎ型半導体基板２０１との界面に平行である主な通電部２０３ａ近傍に分散した電流と成るので、該主な通電部２０３ａの面積を大きくすることでサージ耐量を大きくする事が可能であるがその場合、降伏電流が小さくて電流密度が小さい状態では主な通電部２０３ａ近傍のＰ型半導体層２０３と低濃度Ｎ型エピタキシャル層２０２との接合面全面で散発的に降伏が発生するので、ショット雑音が発生する欠点を有していた。
【００１２】
従って、前記従来の構成では、サージ耐量を大きくする事と、ショット雑音を小さくする事と、を両立させることが困難であるという課題を有していた。
【００１３】
本発明は、前記従来の課題を解決するもので、サージ耐量を損なうことなく、低雑音性に優れた定電圧ダイオード等の半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記従来の課題を解決するために、本発明の半導体装置は、第一導電型半導体基板の上層に低濃度第一導電型エピタキシャル層が形成され、低濃度第一導電型エピタキシャル層の第一主面から層内へ延在する第二導電型半導体層が、該エピタキシャル層の第一主面から第一の沈み込み深さに形成され、該第二導電型半導体層の略中央局所は第一の沈み込み深さよりも浅い第二の沈み込み深さに形成されて第二主面側へ開口する窪みを有し、該窪みに入り込んだ低濃度第一導電型エピタキシャル層側は局部的に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部であり、逆方向電圧が印加されて降伏電流が流れ始める際に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部に降伏電流が集中する事を特徴とするものである。
【００１５】
本発明の別の半導体装置は、第一導電型半導体基板の上層に低濃度第一導電型エピタキシャル層が形成され、低濃度第一導電型エピタキシャル層の第一主面から層内へ延在する第二導電型半導体層が、該エピタキシャル層の第一主面から第一の沈み込み深さに形成され、該第二導電型半導体層の略中央局所は前記第一の沈み込み深さよりも浅い第二の沈み込み深さに形成された第二主面側へ開口する窪みを有し、該窪みに入り込んだ低濃度第一導電型エピタキシャル層側は局部的に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部であり、半導体基板の第一主面に第二導電型半導体層周縁を残した内側の面に窓開けされた絶縁皮膜が覆って形成され、第二導電型半導体層の表面から絶縁皮膜の表面周辺へ延在するアノード電極が形成され、半導体基板の第二主面にカソード電極が形成され、カソード電極とアノード電極との間に、逆方向電圧が印加されて降伏電流が流れ始める際に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部に降伏電流が集中する事を特徴とするものである。
【００１６】
より詳しくは、第二導電型半導体層第二主面に窪みが複数形成されたものとしてもよい。
【００１７】
より詳しくは、第二導電型第二主面に該主面に対して中心対称な位置関係に複数の窪みが形成されたものとしてもよい。
【００１８】
前記従来の課題を解決するために、本発明の半導体装置の製造方法は、第一導電型半導体基板の上層に低濃度第一導電型エピタキシャル層をエピタキシャル成長させ、該エピタキシャル層の第一主面を熱酸化法にて酸化被膜である絶縁皮膜で覆う初期酸化工程と、
絶縁皮膜の、略中央の円面を残して、該円面と略同心な円の内側に選択的エッチング除去を施して環状に窓開けして、低濃度第一導電型エピタキシャル層の表面を露出させ、該エピタキシャル層表面に第二導電型ドーパントを含む膜を形成し、絶縁皮膜をマスクとして熱拡散法にて第一の沈み込み深さまでドライブ拡散を施して、低濃度第一導電型エピタキシャル層の表面から第一の沈み込み深さまで延在する環状の第一の第二導電型半導体層を形成する第一の第二導電型半導体層形成工程と、第一の第二導電型半導体層の外縁から内側の面総ての絶縁皮膜に選択的エッチング除去を施して第一の第二導電型半導体層と、該第二導電型半導体層の略中央に位置する低濃度第一導電型エピタキシャル層との面を露出させ、該面に第二導電型ドーパントを含む膜を形成し、絶縁皮膜をマスクとして熱拡散法にて第一の沈み込みよりも浅い第二の沈み込み深さまでドライブ拡散を施して、低濃度第一導電型エピタキシャル層の表面から第二の沈み込み深さまで延在する第二の第二導電型半導体層を形成して第一の第二導電型半導体層と第二の第二導電型半導体層とを合わせた第二導電型半導体層とすることで第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部を形成する第二の第二導電型半導体層形成工程と、第二導電型半導体層表面から絶縁皮膜の表面周辺へ延在するアノード電極を蒸着やめっきと、選択的エッチング除去とを施して形成し、第一導電型半導体基板の主面を研削研磨して厚み調整の後該第一導電型半導体基板の主面にカソード電極を蒸着にて形成する電極形成工程と、を含むものとすればよい。
【００１９】
本構成によって、逆方向電圧が印加されて降伏電流が流れ始める際に、第二導電型半導体層に囲まれた低濃度第一導電型エピタキシャル層部に降伏電流が集中するので、電流密度が小さな状態でも一定の部分に降伏状態を留め置くことにより、ショット雑音が発生しない。また、降伏電流の電流密度が大きな状態では、第二導電型層と低濃度第一導電型エピタキシャル層との接合面の第一の沈み込み深さ部である面積がより広い面を断面として電流が流れるのでサージ耐量を大きくすることができる。
【００２０】
よって、サージ耐量が大きくて、且つ降伏時に流れる電流量にかかわらず、低濃度第一導電型エピタキシャル層と第二導電型半導体層との接合面全面で散発的に降伏が発生してショット雑音が発生することなく、出力電圧が安定した半導体装置とする事が可能である。
【発明の効果】
【００２１】
以上のように、本発明の半導体装置によれば、サージ耐量が大きくて、且つ低雑音で出力電圧を安定させることができる。
【発明を実施するための最良の形態】
【００２２】
（実施の形態１）
図１（ａ）（ｂ） は、本発明の実施の形態１における半導体装置の断面図と、半導体基板上の電極と皮膜構造を取り除いたものを上面視した上面図である。
また、図２は本発明の実施の形態１の動作を説明した断面図である。
図１、２ において、１はＮ型半導体基板、２は低濃度Ｎ型エピタキシャル層、２ａはＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部、３はＰ型半導体層、３ａは主な通電部、７は絶縁皮膜、８はアノード電極、９はカソード電極、１０は空乏層、Ｊａは低濃度Ｎ型エピタキシャル層とＰ型半導体層との接合面、Ｄ１は第一の沈み込み、Ｄ２は第二の沈み込み、を各々示している。
【００２３】
図１（ａ）（ｂ）において、Ｎ型半導体基板１の上層に低濃度Ｎ型エピタキシャル層２が形成され、該エピタキシャル層２の表面から層内へ延在するＰ型半導体層３が低濃度Ｎ型エピタキシャル層２の第一主面から第一の沈み込みＤ１の深さに形成され、該Ｐ型半導体層３の略中央局所は第一の沈み込みＤ１よりも浅い第二の沈み込みＤ２の深さに形成されて局部的に第二主面側へ開口する窪みとなり、Ｐ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａが形成されて低濃度Ｎ型エピタキシャル層とＰ型半導体層との接合面Ｊａを有し、Ｎ型半導体基板１と低濃度Ｎ型エピタキシャル層２とＰ型半導体層３とから成る半導体基板の第一主面にＰ型半導体層３周縁を残した内側の面に窓開けされた絶縁皮膜７が覆って形成され、Ｐ型半導体層３の表面から絶縁皮膜７の表面周辺へ延在するアノード電極８が形成され、半導体基板の第二主面にカソード電極９が形成されている。
【００２４】
図１（ｂ）はアノード電極８と絶縁皮膜７とを除去した状態を上面視したものであるが、Ｐ型半導体層３は上面視円形で第二主面側の中央にＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａに相当する窪みを形成されると共に主な通電部３ａに相当する面は環状に形成されている。
【００２５】
ここで、第一主面とは、半導体基板の表面でいう低濃度Ｎ型エピタキシャル層２とＰ型半導体層３とから成る面で、第二主面とは第一主面と背中合わせの面である。
【００２６】
図２は、アノード電極８とカソード電極９との間に逆方向電圧を印加した際に低濃度Ｎ型エピタキシャル層とＰ型半導体層との接合面Ｊａから現れて主に低濃度Ｎ型エピタキシャル層２の側へ拡がる空乏層１０がＮ型半導体基板１に達したリーチスルー降伏状態を示す断面図である。
【００２７】
かかる構成によれば、半導体装置に逆方向電圧が印加された場合に、Ｐ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａの電位勾配が大きくなると考えられる。これにより、降伏時に半導体装置に流れる電流量が所定量より小さいときには、電流は、Ｐ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａを集中して流れ、電流量が所定量以上のときには、より広い領域である主な通電部３ａを主に流れる。
【００２８】
これによれば、サージ耐量を大きくする為に主な通電部３ａの面積を大きく形成しても、降伏時に半導体装置に流れる電流量にかかわらず、低濃度Ｎ型エピタキシャル層とＰ型半導体層との接合面Ｊａ全面で散発的に降伏が発生してショット雑音が発生することなく、半導体装置の出力電圧が安定する。
【００２９】
尚、Ｐ型半導体層３から離間した低濃度Ｎ型エピタキシャル層２の表面から層内へ延在する環状のＰ型層を単数または複数設けて空乏層の拡がりを調整する事や、低濃度Ｎ型エピタキシャル層２の表面の外周縁に高濃度なＮ型層を設けて空乏層が低濃度Ｎ型エピタキシャル層２の側面へ達することを防止する事等、本発明の趣旨を逸脱しない範囲で変更実施が可能であるのは言うまでもない。
【００３０】
（実施の形態２）
図３（ａ）（ｂ）は、本発明の実施の形態２の半導体装置を示す図で、（ａ）はアノード電極と絶縁皮膜とを除去したものを上面視した上面図で、そのＡ−Ａ線に沿った断面を示す図が（ｂ）である。また、図４は本発明の実施の形態２の動作を説明した断面図である。図３と図４において、図１および図２と同じ構成要素については同じ符号を用い、説明を省略する。
【００３１】
図３と図４において、４はＰ型半導体層、４ａは主な通電部で、実施の形態１との相違点は、図３（ａ）（ｂ）に示す様にＰ型半導体層４は上面視円形で、その第二主面側には略中央に一箇所のＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａに相当する窪みが形成され、その周囲へ離間した六ヶ所の低濃度Ｎ型エピタキシャル層部２ａに相当する窪みがＰ型半導体層４の第二主面に対して中心対称に形成されている。
【００３２】
図４にはアノード電極８とカソード電極９との間に逆方向電圧が印加されて低濃度Ｎ型エピタキシャル層とＰ型半導体層との接合面Ｊａから現れた空乏層１０がＮ型半導体基板１まで達した状態を示している。
【００３３】
これによれば、サージ耐量を大きくするために、実施例１の主な通電部３ａに相当する主な通電部４ａの総面積をより広く構成してもＰ型半導体層４の第二主面側に対して複数で均等にバランスさせた位置に形成されたＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａが同時に均一な作用をして、降伏電流の低電流領域から高電流領域への移り替わり時の電子の注入効率が低下する事を防止出来る。
【００３４】
この様な半導体装置の製造方法は、図５を参考にすることができる。図５（ａ）〜（ｇ）において、１はＮ型半導体基板、２は低濃度Ｎ型エピタキシャル層、２ａはＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部、３'は第一のＰ型半導体層、３"は第二のＰ型半導体層、３はＰ型半導体層、４'は第一のＰ型半導体層、４"は第二のＰ型半導体層、４はＰ型半導体層、７は絶縁皮膜、８はアノード電極、９はカソード電極、Ｄ１は第一の沈み込み、Ｄ２は第二の沈み込み、を各々示している。例えば、降伏電圧３００Ｖの定電圧を得るものと仮定して以下を説明する。
【００３５】
図５（ａ）は、Ｎ型半導体基板１の上層に低濃度Ｎ型エピタキシャル層２をエピタキシャル成長させ、該エピタキシャル層２の表面を熱酸化法にて酸化被膜である絶縁皮膜７で覆う初期酸化工程終了後を示す断面である。
【００３６】
ここで、Ｎ型ドーパントには燐等を用い、Ｎ型半導体基板１の濃度は１×１０18〜１×１０19程度で、低濃度Ｎ型エピタキシャル層２の濃度と厚さとは１×１０14〜５×１０14と２５〜３０μｍ程度で、熱酸化の温度と雰囲気とは１１００℃程度のウェット雰囲気で、酸化膜である絶縁皮膜７の厚さは１μｍ程度であることが好ましい。
【００３７】
図５（ｂ）は、初期酸化工程終了後の絶縁皮膜７の略中央の円面を残して、該円面と略同心な円の内側に選択的エッチング除去を施して環状に窓開けして低濃度Ｎ型エピタキシャル層２の表面を露出させ、露出した該エピタキシャル層２表面にボロン等のＰ型ドーパントを含む膜を形成し、絶縁皮膜７をマスクとして熱拡散法にて第一の沈み込みＤ１深さまでドライブ拡散を施して、低濃度Ｎ型エピタキシャル層２の表面から第一の沈み込みＤ１深さまで延在する環状の第一のＰ型半導体層３'を形成する第一のＰ型半導体層形成工程終了後を示す断面である。
【００３８】
ここで、絶縁皮膜７に選択的エッチング除去を施して窓開けを施した環状な窓の、外径はφ２００μｍ程度で内径はφ４０μｍ程度で、熱拡散の温度は１２００℃程度で、第一のＰ型半導体層３'の第一の沈み込みＤ１の深さと表面濃度とは１０〜１５μｍと１×１０18〜５×１０19程度である事が好ましく、形成された第一のＰ型半導体層３'第一主面の内径はφ２０μｍ程度となる。
【００３９】
図５（ｃ）は、第一のＰ型半導体層形成工程終了後の第一のＰ型半導体層３'の外縁から内側の面総ての絶縁皮膜７に選択的エッチング除去を施して第一のＰ型半導体層３'と、該Ｐ型半導体層３'の略中央に位置する低濃度Ｎ型エピタキシャル層２との面を露出させ、該面にボロン等のＰ型ドーパントを含む膜を形成し、絶縁皮膜７をマスクとして熱拡散法にて第一の沈み込みＤ１よりも浅い第二の沈み込みＤ２深さまでドライブ拡散を施して、低濃度Ｎ型エピタキシャル層２の表面から第二の沈み込みＤ２深さまで延在する第二のＰ型半導体層３"を形成して第一のＰ型半導体層３'と第二のＰ型半導体層３"とを合わせたＰ型半導体層３とすることでＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａを形成する第二のＰ型半導体層形成工程終了後を示す断面である。
【００４０】
ここで、熱拡散の温度は１１５０℃程度で、第二の沈み込みＤ２深さは３〜４μｍ程度で、第二のＰ型半導体層３"の表面で第一のＰ型半導体層３'に囲まれていた中心部の濃度は１×１０18〜５×１０19程度である事が好ましく、形成されたＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａの直径はφ２０μｍ程度となる。
【００４１】
また、第二のＰ型半導体層３"の外径は必ずしも第一のＰ型半導体層３'と同じ大きさとする必要はなく、第一のＰ型半導体層３'よりも大きくても小さくても良く、Ｐ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａが形成されれば適宜変更実施が可能である。
【００４２】
図５（ｄ）は、第二のＰ型半導体層形成工程終了後のＰ型半導体層３表面から絶縁皮膜７の表面周辺へ延在するアノード電極８を蒸着やめっきと、選択的エッチング除去とを施して形成し、Ｎ型半導体基板１の主面を研削研磨して厚み調整の後該Ｎ型半導体基板１の主面にカソード電極９を蒸着にて形成する電極形成工程終了後を示す断面で、図１（ａ）と同様な構成を得る事ができる。
【００４３】
ここで、アノード電極８の材質はアルミでその厚さはＰ型半導体層３表面から３〜５μｍで、半導体基板の厚さは１２０μｍ程度で、カソード電極９の材質は、金、アンチモン、ニッケル等を含みその厚さは２μｍ程度であることが好ましい。
【００４４】
また、変更実施例として、図５（ｅ）は、図５（ａ）で示す初期酸化工程終了後の絶縁皮膜７の略中央に選択的エッチング除去を施すが、この際に図３に示したＰ型半導体層４と同様の７箇所の窪みに相当する部分の該絶縁皮膜７の７箇所の円面を残した選択的エッチング除去とし、中心対称に窓開けを施して低濃度Ｎ型エピタキシャル層２表面を露出させ、露出した該エピタキシャル層２表面にボロン等のＰ型ドーパントを含む膜を形成し、絶縁皮膜７をマスクとして熱拡散法にて第一の沈み込みＤ１深さまでドライブ拡散を施して、低濃度Ｎ型エピタキシャル層２の表面から第一の沈み込みＤ１深さまで延在する中心対称な第一のＰ型半導体層４'を形成する第三のＰ型半導体層形成工程終了後を示す断面である。
【００４５】
ここで、絶縁皮膜７に窓開けする窓の外径はφ２００μｍ程度で、その内側に残す７箇所の絶縁皮膜７円面の外形はφ４０μｍ程度で、前記７箇所の絶縁皮膜７円面を残した選択的エッチング除去として中心対称に窓開けを施す際の前記７箇所の絶縁皮膜７円面の位置関係は、第一のＰ型半導体層４'に対して、中央に１箇所と該中央に対して同心な円上に６箇所で、各々７箇所の隣り合う絶縁皮膜７円面のピッチ間隔は７０μｍ程度であることが好ましい。
【００４６】
また、熱拡散の温度は１２００℃程度で、第一の沈み込みＤ１深さは１０〜１５μｍ程度で、第一のＰ型半導体層４'の表面濃度は１×１０18〜５×１０19程度であることが好ましい。
【００４７】
これにより、形成された第一のＰ型半導体層４'の第一主面から層内部に繋がる未拡散領域が７箇所形成され、該未拡散領域の内径はφ２０μｍ程度となる。
【００４８】
図５（ｆ）は、第三のＰ型半導体層形成工程終了後の第一のＰ型半導体層４'外縁から内側の面総ての絶縁皮膜７に選択的エッチング除去を施して第一のＰ型半導体層４'と該Ｐ型半導体層４'の略中心対称に位置する低濃度Ｎ型エピタキシャル層２との面を露出させ、該面にボロン等のＰ型ドーパントを含む膜を形成し、絶縁皮膜７をマスクとして熱拡散法にて第一の沈み込みＤ１よりも浅い第二の沈み込みＤ２深さまでドライブ拡散を施して、低濃度Ｎ型エピタキシャル層２の表面から第二の沈み込みＤ２深さまで延在する第二のＰ型半導体層４"を形成して第一のＰ型半導体層４'と第二のＰ型半導体層４"とを合わせたＰ型半導体層４とすることでＰ型半導体層４第二主面に対して中心対称な７箇所のＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ｂを形成する第四のＰ型半導体層形成工程終了後を示す断面である。
【００４９】
ここで、熱拡散の温度は１１５０℃程度で、第二の沈み込みＤ２深さは３〜４μｍ程度で、第二のＰ型半導体層４"の表面で第一のＰ型半導体層４'に囲まれていた中心部の濃度は１×１０18〜５×１０19程度である事が好ましく、形成されたＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａの直径はφ２０μｍ程度となる。
【００５０】
また、第二のＰ型半導体層４"の外径は必ずしも第一のＰ型半導体層４'と同じ大きさとする必要はなく、第一のＰ型半導体層４'よりも大きくても小さくても良く、Ｐ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａが形成されれば適宜変更実施が可能である。
【００５１】
図５（ｇ）は、第四のＰ型半導体層形成工程終了後のＰ型半導体層４表面から絶縁皮膜７の表面周辺へ延在するアノード電極８を蒸着やめっきと、選択的エッチング除去とを施して形成し、Ｎ型半導体基板１の主面を研削研磨して厚み調整の後該Ｎ型半導体基板１の主面にカソード電極９を蒸着にて形成する電極形成工程終了後を示す断面で、図３（ｂ）と同様な構成を得る事ができる。
【００５２】
ここで、アノード電極８の材質はアルミでその厚さはＰ型半導体層４表面から３〜５μｍで、半導体基板の厚さは１２０μｍ程度で、カソード電極９の材質は、金、アンチモン、ニッケル等を含みその厚さは２μｍ程度であることが好ましい。
【００５３】
尚、本発明の説明では、第一導電型をＮ型、第二導電型をＰ型としたが、これを入れ替えた実施も可能である。その場合、電圧電流の方向が逆向きとなって、アノードとカソードとが入れ替わる事と成る。
【産業上の利用可能性】
【００５４】
本発明に係る半導体装置は整流ダイオード、定電圧ダイオードの低雑音化に関する技術として有用である。本発明に係る半導体装置は例えばリーチスルー型の定電圧ダイオードに適している。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１における半導体装置の断面および上視透過図
【図２】本発明の実施の形態１における半導体装置の動作時の断面図
【図３】本発明の実施の形態２における半導体装置の断面および上視透過図
【図４】本発明の実施の形態２における半導体装置の動作時の断面図
【図５】本発明の半導体装置の製造方法を示す断面図
【図６】従来の半導体装置を示す図
【図７】従来の半導体装置を示す断面図
【符号の説明】
【００５６】
１、１０１、２０１  Ｎ型半導体基板
２、１０２、２０２  低濃度Ｎ型エピタキシャル層
２ａ  Ｐ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部
３、４、１０３、２０３  Ｐ型半導体層
１０３ａ  Ｐ型半導体層と低濃度Ｎ型エピタキシャル層との接合面の曲率部
３'、４'  第一のＰ型半導体層
３"、４"  第二のＰ型半導体層
３ａ、４ａ、２０３ａ  主な通電部
７、１０５、２０５  絶縁皮膜
８、１０６、２０６  アノード電極
９、１０７、２０７  カソード電極
１０、１０８、２０８  空乏層
Ｊａ  低濃度Ｎ型エピタキシャル層とＰ型半導体層との接合面
Ｄ  Ｐ型半導体層とＮ型半導体基板との間隙
Ｄ１  第一の沈み込み
Ｄ２  第二の沈み込み
【図１】
2007173681.tif 000003
【図２】
2007173681.tif 000004
【図３】
2007173681.tif 000005
【図４】
2007173681.tif 000006
【図５】
2007173681.tif 000007
【図６】
2007173681.tif 000008
【図７】
2007173681.tif 000009