(57)【要約】【課題】ＲＣ遅延が抑制された半導体装置の製造方法を提供する。【解決手段】まず、基板上に設けられた層間絶縁膜７に、配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を形成する工程を行う。次に、デュアルダマシン開口部８の内壁を覆う状態で、層間絶縁膜７上にＭｎからなる金属膜２１を形成する工程を行う。次いで、熱処理を行い、金属膜２１中の金属を層間絶縁膜７の構成成分と反応させて、金属膜２１と層間絶縁膜７との界面に、Ｍｎ化合物からなる自己形成バリア膜１１を形成する工程を行う。続いて、金属膜２１の未反応部分を選択的に除去する工程を行う。その後、デュアルダマシン開口部８に、Ｃｕを含む導電層を埋め込んで、配線溝８ａと接続孔８ｂとに上層配線１２とヴィア１３とをそれぞれ形成する工程を行うことを特徴とする半導体装置の製造方法である。【選択図】図１
2007173511.tif 000002
【特許請求の範囲】
【請求項１】
基板上の絶縁膜に設けられた凹部に銅を含む導電層を埋め込む半導体装置の製造方法において、
前記基板上に設けられた前記絶縁膜に、前記基板に達する前記凹部を形成する第１工程と、
前記凹部の内壁を覆う状態で、銅以外の金属からなる金属膜を形成する第２工程と、
熱処理を行い、前記金属膜中の前記金属を前記絶縁膜の構成成分と反応させて、前記金属膜と前記絶縁膜との界面に、前記導電層からの銅の拡散を防止する金属化合物からなるバリア膜を形成する第３工程と、
前記金属膜の未反応部分を選択的に除去する第４工程と、
前記未反応部分が除去された前記凹部に、前記導電層を埋め込む第５工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記絶縁膜が多孔質膜を含んでおり、
前記第１工程と前記第２工程との間に、
前記凹部の底部を除く当該凹部の内壁を覆う状態で、保護絶縁膜を形成する工程を行い、
前記第３工程では、熱処理を行い、前記金属膜中の前記金属を前記保護絶縁膜の構成成分と反応させて、前記金属膜と前記保護絶縁膜との界面に、前記バリア膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第４工程と前記第５工程の間に、
前記凹部の内壁を覆う状態で、銅と銅以外の金属とからなる合金膜を形成する工程を行い、
前記第５工程の後に、前記導電層上および前記絶縁膜上に、上層絶縁膜を形成し、熱処理を行うことで、前記合金膜中の銅以外の前記金属と前記上層絶縁膜の構成成分とを反応させて、前記導電層と前記上層絶縁膜との界面に、当該導電層からの銅の拡散を防止する金属化合物からなるバリア膜を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、配線またはヴィアと層間絶縁膜との間に自己形成バリア膜が設けられたダマシン構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このため、多層配線工程で用いられる導電層は、アルミニウム(Ａｌ)系合金の配線に代わり、銅(Ｃｕ)配線が導入されるようになっている。ＣｕはＡｌなど従来の多層配線構造に使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるため、層間絶縁膜に配線溝を形成しておき、Ｃｕを埋め込むことにより配線パターンを形成するダマシン法が一般に使われている。特に、層間絶縁膜に接続孔と配線溝を形成しておき、Ｃｕの埋め込みを同時に行うデュアルダマシン法は、工程数の削減に有効である（例えば、特許文献１参照）。
【０００３】
Ｃｕダマシン配線の形成においては、通常、タンタル(Ｔａ)、もしくはタンタル窒化膜(ＴａＮ)等のバリア膜をスパッタリング法によりダマシン開口部に成膜する。続いて、シード層となる薄いＣｕ層をバリアメタル成膜と同一装置にてスパッタリング法により形成後、電解めっき法によりＣｕの埋め込みを行い、化学機械研磨（Chemical Mechanical Polishing(ＣＭＰ)）法により不要部分のＣｕとバリア膜を除去する方法が主流となっている。しかし、配線ピッチの微細化に伴い、バリア膜の段差被覆性に限界が見え始めており、Ｃｕの埋め込み難易度が上がっている事、配線の総体積に占めるバリア膜の割合が増加し、配線抵抗が上昇している事、等の理由により、４５ｎｍ世代以降のメタライゼーションにおいては、バリア膜の薄膜化及び段差被覆性の改善、さらにはめっきによるＣｕの埋め込み性能向上に関する研究が盛んに報告されている。
【０００４】
近年、Ｃｕ配線のメタライゼーションに対する新しいアプローチとして、自己形成バリアと呼ばれる新技術が提案されている（例えば、非特許文献１参照）。この方法では、従来のバリア膜の成膜を行わず、ダマシン開口部に直接マンガン(Ｍｎ)を含有したＣｕをスパッタリング法により成膜し、その後の熱処理によりＭｎを拡散させ、層間絶縁膜表面にＭｎ化合物を自己形成させることにより、コンフォーマルで３ｎｍ以下の薄膜バリア形成を可能とし、その後のめっき埋め込み難易度の低減も期待できる。
【０００５】
上記自己形成バリアプロセスについて、図１０を用いて説明する。まず、図１０（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、炭素含有酸化シリコン（ＳｉＯＣ）膜からなる層間絶縁膜２が形成され、この層間絶縁膜２に形成された配線溝３にバリア膜４を介してＣｕを埋め込んだ下層配線５が形成されている。また、下層配線５上および層間絶縁膜２上には、Ｃｕの酸化防止膜６として、例えば炭化シリコン膜(ＳｉＣ)が設けられている。
【０００６】
そして、酸化防止膜６上に、炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電材料層７ａと酸化シリコン(ＳｉＯ2）膜からなるハードマスク層７ｂとを順次積層してなる層間絶縁膜７を形成する。次いで、本構造の層間絶縁膜７に配線溝８ａとこの配線溝８ａの底部に連通する接続孔８ｂとからなるデュアルダマシン開口部８を形成する。その後、接続孔８ｂ底部の酸化防止膜６を除去して、下層配線５を露出させる。
【０００７】
次に、図１０（ｂ）に示すように、通常の指向性スパッタリング法により、上記デュアルダマシン開口部８の内壁を覆う状態で、ハードマスク層７ｂ上に、１ｗｔ％のＭｎを含むＣｕＭｎ合金膜からなるシード層９’を成膜する。
【０００８】
続いて、図１０（ｃ）に示すように、電解めっき法により、配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を埋め込む状態で、シード層９’上に純Ｃｕからなる導電膜１０を形成する。
【０００９】
次に、図１１（ｄ）に示すように、窒素（Ｎ2）雰囲気下にて２５０℃〜４００℃の熱処理を行うことにより、シード層９’中に含まれるＭｎを層間絶縁膜７の構成成分と反応させて、シード層９’と層間絶縁膜７との界面に、２ｎｍ〜３ｎｍのＭｎ化合物からなる自己形成バリア膜１１を形成する。この際、導電膜１０（前記図１０（ｃ）参照）中へのＭｎ拡散も生じるため、導電膜１０は、微量にＭｎを含んだＣｕ膜からなる導電膜１０’に変化する。また、このＭｎ拡散にともない、シード層９’中のＭｎ濃度は低下するが、ある程度のＭｎはシード層９’中に残存した状態となる。
【００１０】
この後、図１１（ｅ）に示すように、化学機械研磨(Chemical Mechanical Polishing（ＣＭＰ））法により、配線パターンとして不要な部分の導電膜１０’（前記図１１（ｄ）参照）および自己形成バリア膜１１を除去することで、上記配線溝８ａに上層配線１２’を形成するとともに、接続孔８ｂにヴィア１３’を形成する。なお、ヴィア１３’と下層配線５との界面には、上記自己形成バリア膜１１は形成されないため、Ｃｕ(合金)同士の接合界面が形成される。また、下層配線５上と同様に、酸化防止膜１４として、例えばＳｉＣ膜を上層配線１２’上およびハードマスク層７ｂ上に形成する。以上説明した図１０（ａ）〜図１１（ｅ）の工程を繰り返すことで、デュアルダマシン構造の多層配線構造を形成する。
【００１１】
上述したような製造方法により形成された多層配線構造においては、通常のＴａからなるバリア膜を用いた埋め込みプロセスに比べて、薄膜化された自己形成バリア膜１１が形成され、下層配線５とヴィア１３’の界面にバリア膜が介在することが防止される。
【００１２】
【特許文献１】特開平１１−０４５８８７号公報
【非特許文献１】「Low Resistive and Highly Reliable Cu Dual Damascene Interconnect Technology using Self-Formed MnSixOy Barrier Layer」2005年 Symposium on VLSI Technology p.188-190
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、上述したような製造方法では、上層配線１２’およびヴィア１３’には、微量にＭｎが拡散されており、シード層９’中にもＭｎが残存するため、上層配線１２’およびヴィア１３’が純Ｃｕで構成されている場合よりも比抵抗の上昇が起こり、十分に配線抵抗を下げられないという問題がある。これは、残存したＭｎによるＣｕの結晶格子ひずみの発生や結晶粒界への偏析に起因するものと考えられる。上記製造方法においては、上層配線１２’のシート抵抗に換算して、純Ｃｕ配線に対し、約１５％の上昇が認められた。従って、極薄膜の自己形成バリア膜１１の形成を行っても、配線抵抗の低減には繋がらず、結果としてＲＣ遅延（配線遅延）に代表されるデバイス性能の向上には効果が無いことになる。
【００１４】
以上のことから、本発明の目的は、自己形成バリア膜を適用したダマシン配線の形成において、ＲＣ遅延が抑制された多層配線構造を有する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の半導体装置の製造方法は、基板上の絶縁膜に設けられた凹部に銅を含む導電層を埋め込む半導体装置の製造方法において、次のような工程を順次行うことを特徴としている。まず、第１工程では、基板上に設けられた絶縁膜に、基板に達する凹部を形成する工程を行う。次に、第２工程では、凹部の内壁を覆う状態で、銅以外の金属からなる金属膜を形成する工程を行う。次いで、第３工程では、熱処理を行い、金属膜中の金属を絶縁膜の構成成分と反応させて、金属膜と絶縁膜との界面に、導電層からの銅の拡散を防止する金属化合物からなるバリア膜を形成する工程を行う。続いて、第４工程では、金属膜の未反応部分を選択的に除去する工程を行う。その後、第５工程では、未反応部分が除去された凹部に、導電層を埋め込む工程を行う。
【００１６】
このような半導体装置の製造方法によれば、凹部の内壁を覆う状態で金属膜を形成し、金属膜中の金属を絶縁膜の構成成分と反応させて、金属化合物からなるバリア膜を形成した後、上記金属膜の未反応部分を除去することから、凹部内に埋め込まれる導電層が配線またはヴィアである場合には、銅を含む導電層中に未反応の銅以外の金属が残存することによる配線抵抗の上昇が抑制される。
【発明の効果】
【００１７】
以上説明したように、本発明の半導体装置の製造方法によれば、配線抵抗の上昇が抑制されるため、ＲＣ遅延が抑制される。したがって、高性能且つ、高信頼性の多層配線を有した半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
（第１実施形態）
本実施形態例は、本発明にかかる半導体装置の製造方法の実施形態の一例であり、デュアルダマシン構造の形成に係わる。以下、図１〜図４の製造工程断面図を用いて本発明の第１実施形態を説明する。なお、背景技術と同様の構成には、同一の番号を付して説明することとする。
【００２０】
図１（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、層間絶縁膜２が形成され、この層間絶縁膜２に形成された配線溝３にバリア膜４を介してＣｕを埋め込んだ下層配線５が形成されている。上記層間絶縁膜２には、一例として炭素含有酸化シリコン（ＳｉＯＣ）膜が用いられている。また、下層配線５上および層間絶縁膜２上には、例えば炭化シリコン膜(ＳｉＣ)からなるＣｕの酸化防止膜６が設けられている。この酸化防止膜６は、下層配線５からのＣｕの拡散を防止する拡散防止膜または酸化防止膜６上に形成する層間絶縁膜に接続孔を形成するためのエッチングストッパー膜としても機能する。
【００２１】
そして、上記酸化防止膜６上に、無機の低誘電材料であるＳｉＯＣ膜からなる低誘電材料層７ａと酸化シリコン（ＳｉＯ2)膜からなるハードマスク層７ｂとを順次積層してなる層間絶縁膜７を形成する。次いで、本構造の層間絶縁膜７に、配線溝８ａとこの配線溝８ａの底部に連通する接続孔８ｂとからなるデュアルダマシン開口部８を形成する。続いて、接続孔８ｂの底部の上記酸化防止膜６を除去し、接続孔８ｂの底部に下層配線５の表面を露出させる。なお、デュアルダマシン開口部８は、請求項の凹部に相当する。その後、必要に応じて、各種プラズマ処理を行うことで、デュアルダマシン開口部８の側壁を均一化してもよい。
【００２２】
次に、図１（ｂ）に示すように、通常の指向性スパッタリング法により、上記デュアルダマシン開口部８の内壁を覆う状態で、ハードマスク層７ｂ上に、例えばＭｎからなる金属膜２１を形成する。ここでは、スパッタチャンバーに純Ｍｎのターゲットを取り付け、５ｎｍ〜２０ｎｍのＭｎ膜を堆積させる。
【００２３】
続いて、図１（ｃ）に示すように、Ｎ2雰囲気下にて２５０℃〜４００℃の熱処理を行うことにより、金属膜２１中のＭｎと層間絶縁膜７の構成成分とを反応させて、金属膜２１と層間絶縁膜７との界面に、２ｎｍ〜３ｎｍのＭｎ化合物からなる自己形成バリア膜１１を形成する。この自己形成バリア膜１１は、後工程で配線溝８ａおよび接続孔８ｂに形成されるＣｕからなる上層配線およびヴィアから層間絶縁膜７へのＣｕの拡散を防止する。
【００２４】
ここでは、層間絶縁膜７が、ＳｉＯＣ膜からなる低誘電材料層７ａとＳｉＯ2膜からなるハードマスク層７ｂとで構成されているため、この自己形成バリア膜１１は、例えばシリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy）、またはＭｎ酸化物（ＭｎxＯy）等のＭｎ化合物で構成される。また、接続孔８ｂの底部には、上記自己形成バリア膜１１は形成されずに、上記熱処理により、接続孔８ｂ底部を覆う金属膜２１からこの金属膜２１に接する下層配線５の表面側にＭｎが拡散された状態となる（領域Ａ）。
【００２５】
その後、図１（ｄ）に示すように、Ｍｎからなる金属膜２１（前記図１（ｃ）参照）の未反応部分を選択的に除去する。これにより、デュアルダマシン開口部８の内壁に自己形成バリア膜１１が露出される。ここでは、ウェットエッチングにより、自己形成バリア膜１１および下層配線５に対して、上記金属膜２１の未反応部分を選択的に除去することとする。この際、接続孔８ｂ底部に露出されたＣｕからなる下層配線５の表面がエッチングされない条件で行うことが好ましい。
【００２６】
ここで、図２のＭｎのエリンガム図（例えば、「Atlas of Eh-pH diagram Intercomparison of thermodynamic database」p.146-147参照）に示すように、無電界状態において、Ｍｎ膜は中性から酸性の広範囲の薬液に対して溶解性がある。一方、図３のＣｕのエリンガム図（例えば、「ECS Proceedings」,2000年,Vol.99-36,p.582-592参照）に示すように、無電界状態において、Ｃｕ膜は中性からアルカリ性側で酸化される。
【００２７】
したがって、再び図１（ｄ）に示すように、中性〜酸性の薬液処理により、金属膜２１の未反応部分を除去することで、下層配線５の表面をエッチングせずに、金属膜２１の未反応部分を選択的に除去することが可能となる。ここでは、上記金属膜２１の表面にｐＨ５程度の二酸化炭素（ＣＯ2）水を供給して約３分間の流水処理を行うこととする。また、上記処理以外に、ｐＨ７以下のフッ化アンモン系の有機洗浄処理や、酸性のフッ酸処理を行うことによっても、下層配線５の表面エッチングを防止しつつ、金属膜２１の未反応部分を選択的に除去することが可能である。
【００２８】
次いで、図４（ｅ）に示すように、通常の指向性スパッタリング法により、自己形成バリア膜１１が露出されたデュアルダマシン開口部８の内壁を覆う状態で、自己形成バリア膜１１上に、例えば純Ｃｕからなるシード層９を成膜する。
【００２９】
続いて、図４（ｆ）に示すように、電解めっき法により、デュアルダマシン開口部８を埋め込む状態で、シード層９（前記図４（ｅ）参照）上に、例えば純Ｃｕからなる導電膜１０を形成する。なお、ここでは、シード層９と導電膜１０を純Ｃｕで構成し、後述するように上層配線とヴィアとが純Ｃｕで構成される例について説明するが、上記シード層９と導電膜１０とはＣｕを主成分として含む膜であればよく、例えば比抵抗の上昇が少ないＣｕＡｇ合金を用いてもよい。
【００３０】
その後、図４（ｇ）に示すように、必要に応じてＮ2雰囲気下にて、１５０℃〜４００℃の熱処理を行い、導電膜１０（前記図４（ｆ）参照）を構成するＣｕ膜の結晶状態と膜ストレスを安定化させる。続いて、ＣＭＰ法により、配線パターンとして不要な部分の導電膜１０および自己形成バリア膜１１を除去することで、上記配線溝８ａに上層配線１２を形成するとともに、接続孔８ｂにヴィア１３を形成する。次いで、上層配線１２上およびハードマスク層７ｂ上に、例えばＳｉＣ膜からなる酸化防止膜１４を形成する。
【００３１】
この後の工程は、図１（ａ）〜図４（ｇ）を用いて説明した工程を繰り返して行うことで、デュアルダマシン構造の多層配線構造を形成する。
【００３２】
このような半導体装置の製造方法によれば、デュアルダマシン開口部８の内壁を覆う状態で、金属膜２１を形成し、金属膜２１中のＭｎを層間絶縁膜７の構成成分と反応させてＭｎ化合物からなる自己形成バリア膜１１を形成した後、上記金属膜２１の未反応部分（Ｍｎ）を除去することから、Ｃｕからなる上層配線１２およびまたはヴィア１３にＭｎが残存することによる配線抵抗の上昇が抑制される。これにより、ＲＣ遅延を抑制することができる。また、薄膜化された自己形成バリア膜１１が形成されるとともに、下層配線５とヴィア１３との間にバリア膜が介在しない点は、従来技術と同様であるため、低抵抗で、且つ良好な埋め込み特性を有し、高性能、高信頼性の多層配線構造を有した半導体装置を製造することができる。
【００３３】
なお、本実施形態では層間絶縁膜７がＳｉＯＣ膜からなる低誘電材料層７ａとＳｉＯ2膜からなるハードマスク層７ｂとの積層膜で構成された例について説明したが、本発明はこれに限定されず、層間絶縁膜７の構成材料は自己形成バリア膜１１を形成可能であれば、デバイス要求性能によって選択すればよい。層間絶縁膜７の構成材料としては、無機系材料として、上述したＳｉＯ2膜、ＳｉＯＣ膜の他に、無機系の低誘電材料膜であるフッ素含有酸化シリコン（ＳｉＯＦ）膜、有機系の低誘電材料膜として、ポリアリールエーテル（ＰＡＥ）膜、Ｐ−ベンゾシクロブテン（Ｐ−ＢＣＢ）膜等を用いてもよい。または、これらを多孔質化した膜を用いてもよい。上述した膜は、単層で用いても積層してもよく、例えば、無機系の低誘電材料膜と有機系の低誘電材料膜とを積層させてハイブリッド構造としてもよい。
【００３４】
また、本実施形態では、金属膜２１として、Ｍｎ膜を成膜する例について説明したが、本発明はこれに限定されるものではなく、デュアルダマシン開口部８の側壁を構成する絶縁膜と反応してＣｕの拡散を防止するバリア膜を形成可能な金属で構成されていればよい。このような金属材料としては、Ｍｎ以外に例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）を例示することができる。上記金属膜２１にＡｌ膜を用いた場合には、自己形成バリア膜１１として、例えばシリコン含有Ａｌ酸化物（ＡｌＳｉxＯy)またはＡｌ酸化物（ＡｌxＯy)が形成され、上記金属膜２１にＴｉ膜を用いた場合には、自己形成バリア膜１１として、例えばシリコン含有Ｔｉ酸化物（ＴｉＳｉxＯy)またはＴｉ酸化物（ＴｉxＯy)が形成される。また、上記金属膜２１として、絶縁膜と反応してバリア膜を形成可能な金属を組み合わせた合金膜を用いることも可能である。
【００３５】
さらに、本実施形態では、自己形成バリア膜１１を構成するＭｎ化合物として、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy)またはＭｎ酸化物（ＭｎxＯy)を例示したが、層間絶縁膜７が、例えば有機系絶縁膜等の炭素を含む絶縁膜である場合には、自己形成バリア膜１１を構成するＭｎ化合物としてＭｎ炭化物（ＭｎxＣy)が形成される場合もある。なお、金属膜２１として、上述したＡｌ膜またはＴｉ膜を用いた場合には、Ａｌ炭化物（ＡｌxＣy)またはチタン炭化物（ＴｉxＣy)が形成される場合もある。
【００３６】
（第２実施形態）
次に、本発明の半導体装置の製造方法に係る第２の実施の形態を図５〜図７の製造工程断面図を用いて説明する。なお、第１実施形態と同様の構成には、同一の番号を付して説明する。ここでは、層間絶縁膜に多孔質（ポーラス）構造の低誘電材料（ｌｏｗ-ｋ材料）を適用した例について説明する。
【００３７】
図５（ａ）に示すように、基板（図示せず）に堆積された下地絶縁膜１上に、例えばＰＡＥ膜からなる有機絶縁層２ａ’と例えばＳｉＯ2膜からなるハードマスク層２ｂ’とを順次積層してなる層間絶縁膜２’が形成されている。そして、この層間絶縁膜２’に形成された配線溝３にはバリア膜４を介して、Ｃｕからなる下層配線５が形成されている。また、下層配線５上およびハードマスク層２ｂ’上には、例えばＳｉＣ膜からなる酸化防止膜６が３５ｎｍの膜厚で設けられている。
【００３８】
まず、酸化防止膜６上に、例えば多孔質（ポーラス）構造の低誘電材料層を含む層間絶縁膜７’を形成する。層間絶縁膜７’としては、例えば多孔質構造のＳｉＯＣ膜（ポーラスＳｉＯＣ膜）からなる無機絶縁層７ａ’と、多孔質構造のＰＡＥ膜（ポーラスＰＡＥ膜）からなる有機絶縁層７ｂ’およびＳｉＯ2膜からなるハードマスク層７ｃ’とを順次積層することとする。
【００３９】
ここで、ポーラスＳｉＯＣ膜からなる無機絶縁層７ａ’は、塗布およびキュアにより形成する。このポーラスＳｉＯＣ膜は、例えば触媒化学社製のＮＣＳ（Nano Clustorering Silica)を塗布し、Ｎ2雰囲気下で３００℃〜４００℃のキュアを施すことにより形成することができる。このポーラスＳｉＯＣ膜の比誘電率は２．３前後、平均ポアサイズは３ｎｍ以下である。また、ポーラスＳｉＯＣ膜として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ（ＭＳＱ：メチルシルセスキオキサン）膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜してもよい。さらには、電子ビームキュアや紫外線キュアを施してＳｉＯＣ膜の結合を整えることも可能である。
【００４０】
また、ポーラスＰＡＥ膜からなる有機絶縁層７ｂ’は、前駆体をスピンコート法により塗布した後、３００℃〜４００℃程度の熱処理を行って形成する。ポーラスＰＡＥ膜は、例えばダウケミカル（Dow Chemical）社製のPorous SiLK-Yをスピンコート法により堆積した後、３００℃〜４００℃程度の熱処理を行って形成することができる。このポーラスＰＡＥ膜の比誘電率は２．３、平均ポアサイズは数ｎｍ程度である。
【００４１】
次に、本構造の層間絶縁膜７’に配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を形成する。ここで、ハードマスク層７ｃ’および有機絶縁層７ｂ’には配線溝８ａが形成され、無機絶縁層７ａ’には接続孔８ｂを形成することとする。ここで、本実施形態では、後述するように、デュアルダマシン開口部８の内壁を覆う状態で保護絶縁膜を形成することから、配線溝８ａと接続孔８ｂを保護絶縁膜が形成される分、広く開口する。その後、接続孔８ｂの底部の酸化防止膜６を除去し、下層配線５を露出させる。
【００４２】
このデュアルダマシン開口部８の形成方法としては、最初に接続孔８ｂを開口し、その後に配線溝８ａを開口する方法を用いることができる。また、上記層間絶縁膜７’上に形成した積層ハードマスク（図示省略）に配線溝パターンを形成した後、上記層間絶縁膜７’に接続孔８ｂを途中まで開口し、その後、上記積層ハードマスクを用いて配線溝８ａと接続孔８ｂとを完全に開口する製造方法を用いてもよい。この詳細な形成方法は、例えば特開２００４−６３８５９号公報に開示されている。
【００４３】
次に、図５（ｂ）に示すように、上記デュアルダマシン開口部８の内壁を覆う状態で、ハードマスク層７ｃ’上に、例えばＳｉＯ2膜からなる保護絶縁膜２２を形成する。この保護絶縁膜２２は、多孔質膜のように粗な膜ではなく、緻密に形成された膜で形成されることが好ましい。これにより、デュアルダマシン開口部８の内壁を構成する多孔質構造の無機絶縁層７ａ’と有機絶縁層７ｂ’とが保護絶縁膜２２で覆われることから、後工程でデュアルダマシン開口部８の内壁に形成する自己形成バリア膜の密着性不良が防止され、無機絶縁層７ａ’や有機絶縁層７ｂ’からの脱ガスが抑制される。
【００４４】
保護絶縁膜２２の成膜方法は一例として、平行平板型プラズマＣＶＤ(Chemical Vapor Deposition)装置を用い、シリコン源にはＴＥＯＳ(Tetraethyl orthosilicate Tetraethoxysilane)ガスを用い、酸化剤として一酸化二窒素（Ｎ2Ｏ）ガスを用いる。また、成膜条件としては、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。上記成膜条件で、膜厚２０ｎｍのＳｉＯ2膜を成膜した結果、比誘電率は４前後であった。
【００４５】
なお、ここでは、保護絶縁膜２２をＳｉＯ2膜で形成することとするが、ＳｉＯ2膜に拘わらず、非多孔質構造の絶縁膜であればよく、例えば窒化シリコン（ＳｉＮ）膜、窒素含有炭化シリコン（ＳｉＣＮ）膜、窒素含有酸化シリコン(ＳｉＯＮ)膜、炭素含有酸化シリコン(ＳｉＯＣ）膜、Ｐ−ベンゾシクロブテン（Ｐ−ＢＣＢ）、メタン（ＣＨ4）系等の有機絶縁膜を用いることも可能である。
【００４６】
続いて、図５（ｃ）に示すように、接続孔８ｂ底部の保護絶縁膜２２を選択的に開口させる。この方法としては、例えばタンタル（Ｔａ）ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを１０００Ｗ、ターゲットＤＣパワーを５ｋＷに設定し、アルゴン（Ａｒ）１００％雰囲気として、２６．７ｍＰａの成膜圧力にて、Ｔａの成膜量とエッチング量との比率が、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して所定時間の放電処理を施す。これにより、配線溝８ａ底部上およびハードマスク層７ｃ’上ならびに側壁部では保護絶縁膜２２が残存した状態を保ちながら、アスペクト比が高い接続孔８ｂ底部では、バイアスエッチングの成分が大きくなることにより、保護絶縁膜２２を選択的に貫通させることが出来る。この際、下層配線５の表面は掘り込まれた状態となる。
【００４７】
この後の工程は、第１実施形態と同様に行うこととする。すなわち、図６（ｄ）に示すように、通常の指向性スパッタリング法により、上記デュアルダマシン開口部８の内壁を覆う状態で、保護絶縁膜２２上に、例えばＭｎからなる金属膜２１を５ｎｍ〜２０ｎｍの膜厚で形成する。
【００４８】
続いて、図６（ｅ）に示すように、Ｎ2雰囲気下にて２５０℃〜４００℃の熱処理を行うことにより、金属膜２１中のＭｎと保護絶縁膜２２の構成成分とを反応させて、金属膜２１と保護絶縁膜２２との界面に、２ｎｍ〜３ｎｍのＭｎ化合物からなる自己形成バリア膜１１を形成する。ここでは、保護絶縁膜２２がＳｉＯ2膜で構成されることから、自己形成バリア膜１１は、例えばＭｎシリコン酸化物（ＭｎＳｉxＯy）またはＭｎ酸化物（ＭｎＯz）等のＭｎ化合物で構成される。また、接続孔８ｂの底部には自己形成バリア膜１１は形成されずに、上記熱処理により、接続孔８ｂ底部を覆う金属膜２１からこの金属膜２１に接する下層配線５の表面側にＭｎが拡散された状態となる（領域Ａ）。
【００４９】
その後、図６（ｆ）に示すように、Ｍｎからなる金属膜２１（前記６（ｅ）参照）の未反応部分を選択的に除去する。これにより、デュアルダマシン開口部８の内壁には、自己形成バリア膜１１が露出された状態となる。
【００５０】
次いで、図７（ｇ）に示すように、上記デュアルダマシン開口部８の内壁を覆う状態で、自己形成バリア膜１１上に、純Ｃｕからなるシード層（図示省略）を成膜する。続いて、電解めっき法により、デュアルダマシン開口部８を埋め込む状態で、シード層上に純Ｃｕからなる導電膜１０を形成する。その後、必要に応じてＮ2雰囲気下にて、１５０℃〜４００℃の熱処理を行い、導電膜１０を構成するＣｕ膜の結晶状態と膜ストレスを安定化させる。
【００５１】
続いて、図７（ｈ）に示すように、ＣＭＰ法により、配線パターンとして不要な部分の導電膜１０（前記図７（ｇ）参照）および自己形成バリア膜１１を除去することで、上記配線溝８ａに上層配線１２を形成するとともに、接続孔８ｂにヴィア１３を形成する。次いで、上層配線１２上に、例えばＳｉＣ膜からなる酸化防止膜１４を形成する。この後の工程は、上記図５（ａ）〜図７（ｈ）を用いて説明した工程を繰り返すことで、デュアルダマシン構造の多層配線構造が形成される。
【００５２】
このような半導体装置の製造方法であっても、デュアルダマシン開口部８の内壁を覆う状態で、金属膜２１を形成し、金属膜２１中のＭｎを保護絶縁膜２２の構成成分と反応させて自己形成バリア膜１１を形成した後、上記金属膜２１の未反応部分を除去することから、第１実施形態と同様の効果を奏することができる。
【００５３】
また、本実施形態の半導体装置の製造方法によれば、デュアルダマシン開口部８の内壁を覆う状態で、保護絶縁膜２２を形成することから、自己形成バリア膜１１の密着性不良が無くなり、多孔質構造の無機絶縁層７ａ’や有機絶縁層７ｂ’からの脱ガスが抑制される。これにより、脱ガスによる自己形成バリア膜１１や上層配線１２およびヴィア１３の変質さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能、高歩留まり、高信頼性の多層配線構造を提供することができる。
【００５４】
（第３実施形態）
次に、本発明の半導体装置の製造方法に係る第３の実施の形態を図８〜図９の製造工程断面図を用いて説明する。なお、第１実施形態と同様の構成には、同一の番号を付して説明する。また、以下の図８（ａ）〜図８（ｄ）に示す工程は、第１実施形態で図１（ａ）〜図１（ｄ）を用いて説明した工程と同様に行うこととする。
【００５５】
図８（ａ）に示すように、酸化防止膜６上に、ＳｉＯＣ膜からなる低誘電材料層７ａとＳｉＯ2層からなるハードマスク層７ｂを順次積層してなる層間絶縁膜７を形成し、配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を形成する。
【００５６】
次いで、図８（ｂ）に示すように、デュアルダマシン開口部８の内壁を覆う状態で、ハードマスク層７ｂ上に、Ｍｎからなる金属膜２１を形成し、図８（ｃ）に示すように、Ｎ2雰囲気下にて熱処理を行うことにより、金属膜２１中のＭｎと層間絶縁膜７の構成成分とを反応させて、金属膜２１と層間絶縁膜７との界面に、２ｎｍ〜３ｎｍのＭｎ化合物からなる自己形成バリア膜１１を形成する。その後、図８（ｄ）に示すように、Ｍｎからなる金属膜２１（前記図８（ｃ）参照）の未反応部分を選択的に除去する。これにより、デュアルダマシン開口部８の内壁に、自己形成バリア膜１１が露出された状態となる。
【００５７】
次に、図９（ｅ）に示すように、例えば指向性スパッタリング法により、自己形成バリア膜１１が露出された形成されたデュアルダマシン開口部８の内壁を覆う状態で、ハードマスク層７ｂ上に、１ｗｔ％のＭｎを含むＣｕＭｎ合金膜からなるシード層９’を形成する。
【００５８】
次いで、図９（ｆ）に示すように、電解めっき法により、デュアルダマシン開口部８を埋め込む状態で、シード層９’上に例えばＣｕからなる導電膜１０を形成する。その後、必要に応じて、Ｎ2雰囲気下にて１５０℃〜４００℃の熱処理を行い、導電膜１０を構成するＣｕ膜の結晶状態と膜ストレスを安定化させる。
【００５９】
続いて、図９（ｇ）に示すように、ＣＭＰ法により、配線パターンとして不要な部分の導電膜１０（前記図９（ｆ）参照）および自己形成バリア膜１１を除去することで、上記配線溝８ａに上層配線１２を形成するとともに、接続孔８ｂにヴィア１３を形成する。
【００６０】
次いで、例えばＣＶＤ法により、上層配線１２上およびハードマスク層７ｂ上に、上層の層間絶縁膜１５として、例えばＳｉＯＣ膜を形成する。この際、成膜時の熱により、シード層９’中のＭｎと層間絶縁膜１５の構成材料とが反応して、上層配線１２と層間絶縁膜１５との界面にＭｎ化合物からなる自己形成バリア膜１６を形成する。また、成膜時の熱による自己形成バリア膜１６の形成が不十分である場合には、必要に応じて、２５０℃〜４００℃の熱処理を行うことで、シード層９’中のＭｎと層間絶縁膜１５の構成材料との反応を確実にしてもよい。
【００６１】
このような半導体装置の製造方法によれば、シード層９’がＣｕＭｎ合金膜で構成されるため、上層配線１２およびヴィア１３に微量のＭｎが残留し、第１実施形態および第２実施形態と比較して、配線抵抗は高くなる。しかし、上層配線１２と上層の層間絶縁膜１５との界面にＭｎ化合物からなる自己形成バリア膜１６を形成することで、上層配線１２の酸化および上層配線１２からの層間絶縁膜１５へのＣｕの拡散が防止されるため、比較的比誘電率の高い酸化防止膜１４（前記図４（ｇ）参照）の形成を省略することができる。これにより、第１実施形態の半導体装置と比較して配線間容量を低減することができ、ＲＣ遅延を抑制することができる。
【００６２】
また、上述した第１実施形態から第３実施形態の半導体装置の製造方法では、デュアルダマシン構造を有する半導体装置の製造方法を例にとり説明したが、配線とヴィアとをそれぞれ別工程で形成するシングルダマシン構造を有する半導体装置の製造方法に適用してもよく、例えば、上記下層配線５と層間絶縁膜２との間のバリア膜４を形成する際にも本発明は適用可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。
【図２】Ｍｎのエリンガム図である。
【図３】Ｃｕのエリンガム図である。
【図４】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。
【図５】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。
【図６】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。
【図７】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その３）である。
【図８】本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図（その１）である。
【図９】本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図（その２）である。
【図１０】従来の半導体装置の製造方法を説明するための製造工程断面図（その１）である。
【図１１】従来の半導体装置の製造方法を説明するための製造工程断面図（その２）である。
【符号の説明】
【００６４】
５…下層配線、７，７’…層間絶縁膜、８…デュアルダマシン開口部、１２…上層配線、１３…ヴィア、２１…金属膜、２２…保護絶縁膜
【図１】
2007173511.tif 000003
【図２】
2007173511.tif 000004
【図３】
2007173511.tif 000005
【図４】
2007173511.tif 000006
【図５】
2007173511.tif 000007
【図６】
2007173511.tif 000008
【図７】
2007173511.tif 000009
【図８】
2007173511.tif 000010
【図９】
2007173511.tif 000011
【図１０】
2007173511.tif 000012
【図１１】
2007173511.tif 000013