(57)【要約】【課題】画素信号を高速に読み出すことができる高フレームレートの固体撮像装置を提供する。【解決手段】固体撮像装置は、半分の画素行毎に部分画素領域１６Ａ及び１６Ｂとしてグループ化された画素アレイ部１７と、部分画素領域１６Ａ及び１６Ｂ毎に設けられた複数の垂直信号線２Ａ及び２Ｂと、垂直走査回路８Ａ及び８Ｂと、水平走査回路５Ａ及び５Ｂと、出力回路４Ａ及び４Ｂとを備える。垂直走査回路８Ａ及び８Ｂの各々は、部分画素領域１６Ａ及び１６Ｂの各々から並列的に１行ずつ画素を選択する。選択された行に整列する画素から出力される画素信号は、行毎に出力回路４Ａ及び４Ｂに保持される。水平走査回路５Ａ及び５Ｂの各々は、出力アンプ４Ａ及び４Ｂから列毎に画素信号を出力する。【選択図】図１
2007116479.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像装置であって、
行列状に配列され、所定行毎に部分画素領域としてグループ化された複数の画素と、
前記部分画素領域の各々から、並列的に１行ずつ前記画素を選択する垂直走査回路と、
前記部分画素領域毎に設けられ、選択された行に整列する前記画素の各々から出力される画素信号を列毎に読み出して出力する２以上の読み出し制御回路とを備える、固体撮像装置。
【請求項２】
前記垂直走査回路は、前記部分画素領域毎に２以上設けられることを特徴とする、請求項１に記載の固体撮像装置。
【請求項３】
前記読み出し制御回路は、
前記部分画素領域において列方向に整列する前記画素の各々に接続される複数の垂直信号線と、
前記垂直信号線の各々に接続され、前記垂直信号線上に出力される前記画素信号を保持する出力回路と、
前記出力回路に接続され、保持される前記画素信号の各々を前記出力回路から列毎に出力する水平走査回路とを含むことを特徴とする、請求項１または請求項２に記載の固体撮像装置。
【請求項４】
前記読み出し制御回路は、
前記部分画素領域において列方向に整列する前記画素の各々に接続される複数の垂直信号線と、
前記垂直信号線の各々に接続されると共に、前記垂直信号線上の前記画素信号を列毎に読み出し、読み出された前記画素信号をデジタル信号に変換して出力する出力ＡＤ回路とを含むことを特徴とする、請求項１または請求項２に記載の固体撮像装置。
【請求項５】
複数の前記画素は、半分の行毎に２つの部分画素領域としてグループ化されており、
前記垂直走査回路及び前記読み出し制御回路の各々は、前記部分画素領域毎に２つずつ設けられていることを特徴とする、請求項１から請求項４のいずれかに記載の固体撮像装置。
【請求項６】
行列状に配列され、所定行毎に部分画素領域としてグループ化された複数の画素を含む固体撮像装置から画素信号を読み出すための信号読み出し方法であって、
前記部分画素領域の各々から、並列的に１行ずつ前記画素を選択する垂直走査ステップと、
選択された行の各々から出力される画素信号を、列毎に並列的に読み出して出力する読み出しステップとを備える、信号読み出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサ等の固体撮像装置及びその信号読み出し方法に関し、より特定的には、複数の画素から高速に画素信号を読み出す固体撮像装置及びその信号読み出し方法に関する。
【背景技術】
【０００２】
従来、複数の画素毎に電荷検出用増幅器が設けられた、いわゆるアクティブピクセル回路を採用するＣＭＯＳイメージセンサが知られている。従来のＣＭＯＳイメージセンサから画素信号を読み出すためには、まず、１つの画素行に整列する複数の画素の各々からメモリへと画素信号が並列的に出力される。次に、メモリに蓄積された１画素行分の画素信号から、列毎に画素信号が１つずつ読み出される。
【０００３】
また、画素領域の上下に配置される２つの出力回路を備えた固体撮像装置も知られている（例えば、特許文献１参照）。
【特許文献１】特開２００４−１６５９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の固体撮像装置において、画素信号の読み出しを高速化するためには、メモリに蓄積された１画素行分の画素信号から列毎に画素信号を読み出す水平読み出し周波数を高くすることによって、メモリからの信号の読み出し速度を向上させることが考えられる。しかしながら、画像信号を読み出すために、少なくとも画素領域から１画素行分の画素信号をメモリに読み出す水平ブランキング期間が必要であるため、単に水平読み出し期間の周波数を高くしても、画素信号の読み出し速度の高速化には限界があった。
【０００５】
また、特許文献１に記載されている固体撮像装置は、２つの出力回路を備えている。しかしながら、出力回路の各々は、ノイズを低減させるために、同一の画素行から出力された画素信号を２つの出力経路を介して同時に読み出しているに過ぎず、画素信号の読み出しを高速化するためには、上記と同様に、水平読み出し周波数を高くすることが必要である。したがって、特許文献１に記載されている固体撮像装置においても、読み出し速度の高速化には限界がある。
【０００６】
それ故に、本発明は、画素信号を高速に読み出すことができる高フレームレートの固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、固体撮像装置であって、行列状に配列され、所定行毎に部分画素領域としてグループ化された複数の画素と、部分画素領域の各々から、並列的に１行ずつ画素を選択する垂直走査回路と、部分画素領域毎に設けられ、選択された行に整列する画素の各々から出力される画素信号を列毎に読み出して出力する２以上の読み出し制御回路とを備える。
【０００８】
この場合、垂直走査回路は、部分画素領域毎に２以上設けられても良い。
【０００９】
また、読み出し制御回路は、部分画素領域において列方向に整列する画素の各々に接続される複数の垂直信号線と、垂直信号線の各々に接続され、垂直信号線上に出力される画素信号を保持する出力回路と、出力回路に接続され、保持される画素信号の各々を出力回路から列毎に出力する水平走査回路とを含んでも良い。
【００１０】
また、読み出し制御回路は、部分画素領域において列方向に整列する画素の各々に接続される複数の垂直信号線と、垂直信号線の各々に接続されると共に、垂直信号線上の画素信号を列毎に読み出し、読み出された画素信号をデジタル信号に変換して出力する出力ＡＤ回路とを含んでも良い。
【００１１】
また、複数の画素は、半分の行毎に２つの部分画素領域としてグループ化されており、垂直走査回路及び読み出し制御回路の各々は、部分画素領域毎に２つずつ設けられていても良い。
【００１２】
第２の発明は、行列状に配列され、所定行毎に部分画素領域としてグループ化された複数の画素を含む固体撮像装置から画素信号を読み出すための信号読み出し方法であって、部分画素領域の各々から、並列的に１行ずつ画素を選択する垂直走査ステップと、選択された行の各々から出力される画素信号を、列毎に並列的に読み出して出力する読み出しステップとを備える。
【発明の効果】
【００１３】
本発明に係る固体撮像装置及びその信号読み出し方法によれば、複数行の画素から並列的に画素信号が読み出されるため、画素信号の実効的な読み出し速度を向上させることが可能となる。したがって、高フレームレートを有するイメージセンサを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、各図面を参照しながら、本発明にかかる固体撮像装置及びその信号読み出し方法について説明する。尚、各図中において、同一符号は、同一または相当部分を示す。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成を示す回路図であり、図２は、画素回路の一例を示す回路図である。尚、図１においては、一部の回路のみが示され、他の部分は、記載の便宜上省略されている。
【００１６】
図１に示される固体撮像装置は、画素アレイ部１７と、複数の垂直信号線２Ａ及び２Ｂと、垂直走査回路８Ａ及び８Ｂと、水平走査回路５Ａ及び５Ｂと、出力回路４Ａ及び４Ｂとを備える。本実施形態においては、垂直信号線と、水平走査回路と、出力回路とは、垂直走査回路によって選択された行に整列する画素の各々から出力される画素信号を列毎に読み出して出力するための読み出し制御回路に相当する。
【００１７】
画素アレイ部１７は、行列状に配列される複数の画素１Ａ及び１Ｂを含んでいる。画素アレイ部１７に含まれる複数の画素は、半分の行毎に、複数の画素１Ａを含む部分画素領域１６Ａと、複数の画素１Ｂを含む部分画素領域１６Ｂとにグループ化されている。
【００１８】
画素１Ａ及び１Ｂの各々は、アクティブピクセル回路として構成されており、図２に示されるように、光電変換素子であるフォトダイオード（以下、「ＰＤ」という）１０と、転送ゲート配線に接続される転送トランジスタ１１と、増幅トランジスタ１２と、垂直信号線及び選択ゲート配線に接続される選択トランジスタ１３と、リセットゲート配線に接続されるリセットトランジスタ１４とを備える。
【００１９】
ＰＤ１０は、光電変換によって生成された電子を蓄積する。転送トランジスタ１１は、転送ゲート配線の選択に従って、ＰＤ１０に蓄積された電子をフローティングディフュージョン（以下、「ＦＤ」という）１５へと転送する。増幅トランジスタ１２は、ゲートがＦＤ１５に接続されており、ＦＤ１５において生じたＦＤ１５の電位変動を電気信号に変換する。リセットトランジスタ１４は、リセットゲート配線の選択に従って、ＦＤ１５の電位を所定の電源電位Ｖｄｄにリセットする。選択トランジスタ１３は、選択ゲート配線を介して、信号を読み出す画素を行単位で選択するためのものである。また、選択トランジスタ１３は、増幅トランジスタ１２から出力された電気信号を画素信号として垂直信号線に出力する。
【００２０】
尚、図２に示される画素回路は、一例であるので、画素回路は、例えば３トランジスタ構成等、図２に示される例以外の構成を有していても良い。
【００２１】
垂直信号線２Ａ及び２Ｂの各々は、部分画素領域１６Ａ及び１６Ｂの間において、互いに分離されている。すなわち、複数の垂直信号線２Ａの各々は、部分画素領域１６Ａにおいて列方向に整列する画素１Ａの各々と出力回路４１Ａとに接続され、複数の垂直信号線２Ｂの各々は、部分画素領域１６Ｂにおいて列方向に整列する画素１Ｂの各々と出力回路４１Ｂとに接続されている。また、垂直信号線２Ａ及び２Ｂの各々には、定電流源３Ａ及び３Ｂが接続されている。
【００２２】
垂直走査回路８Ａは、部分画素領域１６Ａにおいて行方向に整列する画素１Ａの各々に、転送ゲート配線と、リセットゲート配線と、選択ゲート配線とを介して接続されている。他方の垂直走査回路８Ｂも同様に、転送ゲート配線と、リセットゲート配線と、選択ゲート配線とを介して、部分画素領域１６Ｂにおいて行方向に整列する画素１Ｂの各々に接続されている。垂直走査回路８Ａ及び８Ｂの各々は、画素アレイ部１７からの画素信号の読み出しを制御するために、部分画素領域１６Ａ及び１６Ｂの各々から、並列的に１行ずつ画素１Ａ及び１Ｂを選択する。
【００２３】
水平走査回路５Ａは、出力回路４Ａに接続され、出力回路４Ａによって保持されている画素信号を列毎に出力回路４Ａから出力する。より詳細には、水平走査回路５Ａは、出力回路４Ａに含まれる複数の選択トランジスタ４６Ａを水平方向に順に走査し、出力回路４Ａに列毎に保持されている画素信号を、水平信号線７Ａを介して出力アンプ６Ａに出力する。また、他方の水平走査回路５Ｂも、水平走査回路５Ａと同様に構成されている。
【００２４】
出力回路４Ａは、画素アレイ部１７において撮影された同一の映像についての画素信号をそれぞれ読み出して保持する。出力回路４Ａは、垂直信号線２Ａの各々にそれぞれ接続されると共に、水平信号線７Ａを介して、出力アンプ６Ａに接続されている。出力回路４Ａは、垂直信号線２Ａの各々に出力される画素信号をサンプルホールドし、固定パターンノイズ等のノイズを除去する列信号処理部を含む。また、他方の出力回路４Ｂも、出力回路４Ａと同様に構成されている。
【００２５】
出力回路４Ａ及び４Ｂに含まれる列信号処理部は、各画素のリセットレベルと信号レベルとの差分に基づいてノイズ除去を行うＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）回路を含んでいる。列信号処理部は、クランプ用キャパシタ４１Ａ及び４１Ｂと、クランプトランジスタ４２Ａ及び４２Ｂと、サンプルホールドトランジスタ４３Ａ及び４３Ｂと、サンプルホールド用キャパシタ４４Ａ及び４４Ｂと、出力選択トランジスタ４６Ａ及び４６Ｂとを備える。尚、出力回路４Ａ及び４Ｂの各々は、同一の構成を有するので、以下においては、一方の出力回路４Ａの動作についてのみ詳細に説明する。
【００２６】
クランプ用キャパシタ４１Ａには、垂直信号線２Ａを通じて、各画素のリセットレベルのサンプル信号と、信号レベルのサンプル信号とが順次入力される。クランプトランジスタ４２Ａは、クランプ用キャパシタ４１Ａにリセットレベルのサンプル信号が入力された時点で、クランプ用キャパシタ４１Ａの出力を所定のクランプ電圧レベルにクランプする。
【００２７】
すなわち、クランプトランジスタ４２Ａによって、クランプ用キャパシタ４１Ａの出力側の電位が所定のクランプ電圧レベルにクランプされている状態において、クランプ用キャパシタ４１Ａの入力側電位と出力側電位とは、異なる電位に保持される。次に、クランプ用キャパシタ４１Ａの入力に信号レベルのサンプル信号が入力されることによって、クランプ用キャパシタ４１Ａの入力側電位が変動すると、出力側電位もまた変動する。そして、出力側の電位変動は、サンプルホールドトランジスタ４３Ａと、サンプルホールド用キャパシタ４４Ａとによって、サンプルホールドされる。
【００２８】
サンプルホールドトランジスタ４３Ａは、クランプトランジスタ４２Ａによってクランプ用キャパシタ４１Ａの出力側電位が所定電位にクランプされた後、クランプ用キャパシタ４１Ａに信号レベルのサンプル信号が入力された時点で、クランプ用キャパシタ４１Ａの出力値をサンプルホールド用キャパシタ４４Ａへと出力する。サンプルホールド用キャパシタ４４Ａは、クランプ用キャパシタ４１Ａからの出力値をホールドする。
【００２９】
出力選択トランジスタ４６Ａは、水平走査回路５Ａによる走査にしたがって、サンプルホールド用キャパシタ４４Ａに保持されているサンプル信号値を水平信号線７Ａを介して出力アンプ６Ａに順次出力する。
【００３０】
尚、本実施形態においては、出力回路４Ａ及び４Ｂの回路構成が特定されているが、固体撮像装置は、同一の機能を有する他の構成の出力回路を備えていても良い。
【００３１】
ここで、本実施形態に係る固体撮像装置における信号読み出し方法について説明する。
【００３２】
まず、垂直走査回路８Ａ及び８Ｂの各々は、部分画素領域１６Ａ及び１６Ｂの各々から並列的に１行ずつ画素１Ａ及び１Ｂを選択する。垂直走査回路８Ａ及び８Ｂによる制御に従って、部分画素領域１６Ａから選択された行に整列する画素１Ａの各々は、画素信号を複数の垂直信号線２Ａ上に出力し、部分画素領域１６Ｂから選択された行に整列する画素１Ｂの各々は、画素信号を複数の垂直信号線２Ｂ上に出力する。
【００３３】
次に、垂直信号線２Ａ上に出力された１画素行分の画素信号と、垂直信号線２Ｂ上に出力された一画素行分の画素信号とは、それぞれ、出力回路４Ａ及び４Ｂへとそれぞれ出力され、画素列毎に設けられたサンプルホールド用キャパシタ４４Ａの各々と、サンプルホールド用キャパシタ４４Ｂの各々とによって保持される。
【００３４】
そして、水平走査回路５Ａ及び５Ｂの各々は、並列的に出力回路４Ａ及び４Ｂの各々を走査する。水平走査回路５Ａによる走査に基づいて、サンプルホールド用キャパシタ４４Ａの各々に保持されている画素信号は、列毎に順次出力アンプ６Ａに出力され、水平走査回路５Ｂによる走査に基づいて、サンプルホールド用キャパシタ４４Ｂの各々に保持されている画素信号は、列毎に順次出力アンプ６Ｂに出力される。
【００３５】
以上のように、本実施形態に係る固体撮像装置及びその信号読み出し方法によれば、部分画素領域毎に複数行の画素信号が並列して出力されるため、画素信号の読み出しに要する時間を短縮することが可能となる。特に、本実施形態に係る固体撮像装置は、２つの部分画素領域１６Ａ及び１６Ｂ毎に画素信号が読み出されるため、画素信号の読み出しに要する時間は、従来の固体撮像素子と比べて、実効的に１／２に短縮される。したがって、高フレームレートを有するイメージセンサを実現することが可能となる。
【００３６】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る固体撮像装置の概略構成を示す回路図である。図３に示される固体撮像装置は、第１の実施形態における出力回路及び水平走査回路に代えて、列型ＡＤ変換器を含む出力ＡＤ回路９Ａ及び９Ｂを備える。尚、画素アレイ部１７と、垂直信号線２Ａ及び２Ｂと、垂直走査回路８Ａ及び８Ｂとについては、第１の実施形態と同様であるので、以下において説明を省略する。
【００３７】
出力ＡＤ回路９Ａは、垂直信号線２Ａの各々に接続され、部分画素領域１６Ａから選択された行の画素１Ａの各々から垂直信号線２Ａの各々に出力された画素信号を列毎に読み出す。更に、出力ＡＤ回路９Ａは、読み出された画素信号をデジタル信号に変換して、列毎に出力する。他方の出力ＡＤ回路９Ｂもまた、出力ＡＤ回路９Ａと同様に構成されている。本実施形態においては、出力ＡＤ回路９Ａ及び９Ｂは、部分画素領域毎に設けられる読み出し制御回路に相当する。
【００３８】
本実施形態においても、垂直走査回路８Ａ及び８Ｂの各々は、部分画素領域１６Ａ及び１６Ｂの各々から１行ずつ並列的に画素１Ａ及び１Ｂの各々を選択する。垂直走査回路８Ａ及び８Ｂによる制御に従って、部分画素領域１６Ａから選択された行に整列する画素１Ａの各々は、画素信号を複数の垂直信号線２Ａ上に出力し、部分画素領域１６Ｂから選択された行に整列する画素１Ｂの各々は、画素信号を複数の垂直信号線２Ｂ上に出力する。
【００３９】
次に、出力ＡＤ回路９Ａ及び９Ｂの各々は、垂直信号線２Ａ及び２Ｂの各々に出力された画素信号を列毎に順次読み出し、読み出された信号をデジタル変換したデジタル信号を出力する。
【００４０】
以上のように、本実施形態に係る固体撮像装置及びその信号出力方法は、第１の実施形態と同様の効果を奏することができる。すなわち、本実施形態に係る固体撮像装置によれば、２つの部分画素領域１６Ａ及び１６Ｂ毎に画素信号が並列的に読み出されるため、画素信号の読み出しに要する時間を、従来の固体撮像素子と比べて、実効的に１／２に短縮することが可能となる。
【００４１】
尚、上記の各実施形態においては、部分画素領域毎に垂直走査回路が設けられているが、部分画素領域の各々から並列的に１行ずつ画素を選択する垂直走査回路が１つだけ設けられていても良い。
【００４２】
また、上記の各実施形態においては、画素アレイ部に含まれる複数の画素は、半分の行毎に２つの部分画素領域にグループ化されているが、所定行毎に３以上の部分画素領域にグループ化されていても良い。この場合、固体撮像装置は、部分画素領域毎に読み出し制御回路を備えていれば、上記の各実施形態と同様の効果を奏することができる。
【産業上の利用可能性】
【００４３】
本発明は、例えば、ＣＭＯＳイメージセンサ等の固体撮像装置及びその信号読み出し方法に有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態に係る固体撮像装置の概略構成を示す回路図
【図２】画素回路の一例を示す回路図
【図３】本発明の第２の実施形態に係る固体撮像装置の概略構成を示す回路図
【符号の説明】
【００４５】
１  画素
２  垂直信号線
４  出力回路
５  水平走査回路
８  垂直走査回路
９  出力ＡＤ回路
１５  画素アレイ部
１６  部分画素領域
【図１】
2007116479.tif 000003
【図２】
2007116479.tif 000004
【図３】
2007116479.tif 000005