(57)【要約】【課題】第１の半導体チップの上に第２の半導体チップが実装されたチップオンチップ構造の半導体装置において、第１の半導体チップの上面にアンダーフィル材の供給領域を確保できなくても適正にアンダーフィル材の充填作業を行うことができる半導体装置の製造方法及び半導体装置を提供する【解決手段】本発明に係る半導体装置の製造方法は、第２の半導体チップ２２の端子面の一部が第１の半導体チップ２１の周縁２１Ｅから露出するように第２の半導体チップ２２を第１の半導体チップ２１の上に実装する工程と、第１，第２の半導体チップ２１，２２の上下を反転する工程と、第２の半導体チップ２２の露出した端子面にアンダーフィル材２４を供給し、第１の半導体チップ２１と第２の半導体チップ２２との間にアンダーフィル材２４を充填する工程とを有する。【選択図】図１
2007207805.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体チップの上に第２の半導体チップをフリップチップ実装した後、前記第１の半導体チップと前記第２の半導体チップとの間にアンダーフィル材を充填する工程を有する半導体装置の製造方法において、
前記第２の半導体チップの端子面の一部が前記第１の半導体チップの周縁から露出するように前記第２の半導体チップを前記第１の半導体チップの上に実装する工程と、
前記第１，第２の半導体チップの上下を反転する工程と、
前記第２の半導体チップの露出した端子面にアンダーフィル材を供給し、前記第１の半導体チップと前記第２の半導体チップとの間に前記アンダーフィル材を充填する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記アンダーフィル材を充填する工程では、前記注入ノズルと対向する前記第１の半導体チップの周縁の一部に前記アンダーフィル材のフィレットを形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
第１の半導体チップの上に第２の半導体チップがフリップチップ実装され、前記第１，第２の半導体チップの間にアンダーフィル材が充填された半導体装置において、
前記第２の半導体チップは、その端子面の一部が前記第１の半導体チップの周縁から露出するように前記第１の半導体チップの上に実装されており、
前記第２の半導体チップの露出した端子面の一部が前記アンダーフィル材の供給領域とされている
ことを特徴とする半導体装置。
【請求項４】
前記第１の半導体チップの周縁の一部には、前記アンダーフィル材のフィレットが形成されている
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２の半導体チップの露出した端子面には、前記アンダーフィル材の流出防止用のダムが形成されている
ことを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記第１の半導体チップの下面には実装基板と接続される外部端子が形成されているとともに、前記第１の半導体チップには当該第１の半導体チップの上面と前記外部端子との間を連絡する層間接続部が形成されている
ことを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記第１の半導体チップはロジックチップであり、前記第２の半導体チップはメモリチップである
ことを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップオンチップ型の半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化や軽薄短小化の要求に伴って、電子部品の高密度集積化や高密度実装化が進み、フリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、半導体チップの上に半導体チップがフリップチップ実装されたチップオンチップ構造のものが知られている（例えば下記特許文献１参照）。
【０００３】
図５Ａ，Ｂは、チップオンチップ構造の半導体装置を備えたマルチチップモジュールの概略構成を示す断面図である。第１の半導体チップ１の上に第２の半導体チップ２が、はんだバンプ３を介してフリップチップ実装されている。第１の半導体チップ１と第２の半導体チップ２との間にはアンダーフィル材４が充填されている。第１の半導体チップ１の端子面の周囲には電極パッド５が形成されており、電極パッド５の内周側にはアンダーフィル材４の流出防止用のダム６が形成されている。
【０００４】
図５Ａに示すマルチチップモジュール１６Ａは、インターポーザ基板等の実装基板７上に第１の半導体チップ１の下面が接着剤８を用いて接着されている。電極パッド５は実装基板７上のランド９とボンディングワイヤ１０を介して電気的に接続されている。実装基板７上の第１，第２の半導体チップ１，２は、モールド樹脂１１により封止されている。
【０００５】
他方、図５Ｂに示すマルチチップモジュール１６Ｂは、実装基板７の中空部１３に第２の半導体チップ２が収容されるように第１の半導体チップ１が実装基板７に搭載され、電極パッド５とランド４との間がバンプ１４を介して電気的に接合されている。第１の半導体チップ１と実装基板７との間の接合部は封止樹脂１５によって封止されている。
【０００６】
以上のような構成のマルチチップモジュール１６Ａ，１６Ｂは、実装基板７の下面に形成された外部接続端子１２を介して、マザーボード基板に実装される。これにより、電子部品の高密度集積化や高密度実装化が可能となり、電子機器の小型化及び高機能化に対応できるようになる。
【０００７】
次に、第１の半導体チップ１と第２の半導体チップ２とからなる半導体装置の製造方法について説明する。図６Ａ，Ｂは従来の半導体装置の製造方法を説明する平面図及び側断面図である。
【０００８】
第１の半導体チップ１と第２の半導体チップ２とは、その端子面同士がはんだバンプ３を介して接合される。第１の半導体チップ１はロジックチップで構成され、第２の半導体チップ２はメモリチップで構成されている。図示の例では、はんだバンプ３は、第２の半導体チップ２の端子部２Ａ上に形成され、第１の半導体チップ１の端子部１Ａ上には予備はんだ１７が設けられる。そして、予備はんだ１７のリフロー処理によってバンプ３と端子部１Ａとの間が接合される。
【０００９】
第１の半導体チップ１と第２の半導体チップ２とを接合した後、これらの間にアンダーフィル材４が充填される。アンダーフィル材４の充填工程では、ダム６と第２の半導体チップ２の周縁２Ｅとの間に形成されたアンダーフィル供給領域１８に注入ノズル（ニードル）１９の先端を対向配置させ、所定量のアンダーフィル材４を供給する。供給されたアンダーフィル材４は第１，第２の半導体チップ１，２の間に毛細管現象により進入し充填される。充填後、アンダーフィル材は加熱硬化処理される。これにより、第１，第２半導体チップ１，２間の接合部の機械的強度の向上が図られる。
【００１０】
上述したアンダーフィル材４の充填工程において、電極パッド５がアンダーフィル材４で汚染されると、実装基板７との電気的導通に不具合を生じさせる。このため、ダム６の形成により、注入ノズル１９から供給されたアンダーフィル材４の電極パッド５側への流出を防止する。
【００１１】
近年、メモリ容量の増大によるメモリチップの大面積化と、配線幅の縮小による信号回路の小型化の要求を受けて、第１の半導体チップ（ロジックチップ）１に対して第２の半導体チップ（メモリチップ）２の面積が大きくなる傾向にある。このため、図７Ａ，Ｂに示すように、第１の半導体チップ１の端子面においてダム６の内周側に区画されるチップ実装領域に、アンダーフィル材４の供給領域を確保することが困難となっている。このため、注入ノズル１９の先端がダム６の外周側に対向し、供給されたアンダーフィル材４で電極パッド５が汚染されてしまう。
【００１２】
このような問題を解決するため、例えば図８Ａ〜Ｃに示すように、第１の半導体チップ１に対して第２の半導体チップ２を一方向にずらして実装することで、アンダーフィル材４の供給領域１８を確保する手法が知られている（例えば下記特許文献２参照）。すなわち、第２の半導体チップ２の端子面の一部が第１の半導体チップ１の周縁から露出するように第２の半導体チップ２を第１の半導体チップ１の上に実装することにより、第２の半導体チップ２の周縁２Ｅとダム６との間に、注入ノズル１９の先端部を収容できる程度の大きさの供給領域１８が確保される。これにより、電極パッド４を汚染することなくアンダーフィル材４の充填工程を適正に行うことが可能となる。
【００１３】
【特許文献１】特開２００５−２７６８７９号公報
【特許文献２】特開２００５−１８３９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図８に示した手法でアンダーフィル材４の供給領域１８を確保する手法は確かに有効である。しかしながら、第１，第２の半導体チップ１，２のチップ面積の関係で、供給領域１８の確保にも限界が生じる。従って、今後更に第２の半導体チップ２のチップ面積の増大が進むと、第１の半導体チップ１の上面にアンダーフィル材４の供給領域の確保が困難となり、上述した方法ではアンダーフィル材４の充填作業を適正に行うことが不可能になるという問題が発生し得る。
【００１５】
本発明は上述の問題に鑑みてなされ、第１の半導体チップの上に第２の半導体チップが実装されたチップオンチップ構造の半導体装置において、第１の半導体チップの上面にアンダーフィル材の供給領域を確保できなくても適正にアンダーフィル材の充填作業を行うことができる半導体装置の製造方法及び半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、第２の半導体チップの端子面の一部が第１の半導体チップの周縁から露出するように第２の半導体チップを第１の半導体チップの上に実装する工程と、第１，第２の半導体チップの上下を反転する工程と、第２の半導体チップの露出した端子面にアンダーフィル材を供給し、第１の半導体チップと第２の半導体チップとの間にアンダーフィル材を充填する工程とを有する。
【００１７】
また、本発明の半導体装置は、第１の半導体チップの上に第２の半導体チップがフリップチップ実装され、第１，第２の半導体チップの間にアンダーフィル材が充填された半導体装置において、第２の半導体チップは、その端子面の一部が第１の半導体チップの周縁から露出するように第１の半導体チップの上に実装されており、第２の半導体チップの露出した端子面の一部がアンダーフィル材の供給領域とされている。
【００１８】
本発明においては、第１の半導体チップ１の周縁から露出した第２の半導体チップの端子面にアンダーフィル材を供給するようにしている。これにより、第１の半導体チップの上面にアンダーフィル材の供給領域を確保することができない場合でも、第２の半導体チップの露出した端子面にアンダーフィル材を供給することで、適正なアンダーフィル材の充填作業を行うことが可能となる。
【００１９】
また、第１の半導体チップに対する第２の半導体チップの実装形態に自由度が増し、例えば各半導体チップの端子間の最短接続が可能となるので、各半導体チップの内部の回路構成や端子配置の設計自由度を向上させることができる。
【００２０】
そして、アンダーフィル材の供給領域に臨む第１の半導体チップの周縁部に、フィレットが形成される程度の供給量でアンダーフィル材を供給することにより、アンダーフィル充填後において第１の半導体チップと第２の半導体チップとの間の機械的接合力がより強固となる。
【００２１】
上記のように第１の半導体チップの周縁の一部にアンダーフィル材のフィレットを形成するために、第２の半導体チップの露出した端子面にアンダーフィル流出防止用のダムが形成されることが好ましい。
【００２２】
第１，第２の半導体チップの構成、種類等は特に制限されないが、第１の半導体チップをロジックチップ、第２の半導体チップをメモリチップで構成することにより、ＳＩＰタイプの半導体装置を構成することが可能となる。
【発明の効果】
【００２３】
以上述べたように、本発明によれば、第１の半導体チップの上に第２の半導体チップが実装されたチップオンチップ構造の半導体装置において、第１の半導体チップの上面にアンダーフィル材の供給領域を確保できなくても適正にアンダーフィル材の充填作業を行うことができるので、従来ではサイズ的に不可能であった異種チップの組み合わせが可能となるとともに、各半導体チップの設計自由度を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の各実施の形態について図面を参照して説明する。
【００２５】
（第１の実施の形態）
図１Ａ〜Ｃは本発明の第１の実施の形態による半導体装置２０の概略構成及び製造方法を示しており、Ａは半導体装置２０の平面図、Ｂはアンダーフィル充填工程を示す側断面図、Ｃは半導体装置２０の側断面図である。
【００２６】
本実施の形態の半導体装置２０は、第１の半導体チップ２１の上に第２の半導体チップ２２がフリップチップ実装されたチップオンチップ構造を有している。第１の半導体チップ２１と第２の半導体チップ２２との間はアンダーフィル材２４が充填されている。なお本実施の形態では、第１の半導体チップ２１はロジックチップで構成され、第２の半導体チップ２２はメモリチップで構成されている。
【００２７】
第１の半導体チップ２１と第２の半導体チップ２２とは、その端子面同士がはんだバンプ２３を介して接合されている。図示の例では、はんだバンプ２３は、第２の半導体チップ２２の端子部２２Ａ上に形成され、第１の半導体チップ２１の端子部２１Ａ上には予備はんだ２９が設けられている。そして、予備はんだ２９のリフロー処理によってバンプ２３と端子部２１Ａとの間が接合される。
【００２８】
第２の半導体チップ２２は、第１の半導体チップ２１に対して一方向（図において右方側）にずらして実装されており、第１の半導体チップ２１のひとつの周縁（一端部）２１Ｅから第２の半導体チップ２２の端子面の一部が露出している。
【００２９】
第１の半導体チップ２１の端子面には、第２の半導体チップ２２の直下領域を除く領域にアンダーフィル流出防止用のダム２６が形成されている。ダム２６の外周側には複数の電極パッド２５が配置され、ダム２６の内周側は第２の半導体チップ２２が接合されるチップ接合領域とされている。
【００３０】
一方、第２の半導体チップ２２の端子面には、第１の半導体チップ２１の周縁２１Ｅから露出する領域に、同じくアンダーフィル流出防止用のダム２７が形成されている。ダム２７と第１の半導体チップ２１の周縁２１Ｅとの間の距離は、アンダーフィル材２４を供給する注入ノズル（ニードル）の先端部がこれらダム２７と周縁２１Ｅとの間の領域に対向できる程度の大きさ（例えば０．３ｍｍ以上）に設定される。これらダム２７と周縁２１Ｅとの間の領域は、アンダーフィル材２４の供給領域２８（図１Ｃ）とされる。
【００３１】
アンダーフィル材２４は、第１の半導体チップ２１と第２の半導体チップ２２との間の接合部の機械的強度を高めるために設けられている。アンダーフィル材２４は、第１の半導体チップ２１と第２の半導体チップ２２との間に充填される。アンダーフィル材２４の充填により、第２の半導体チップ２２の周縁はもとより、本実施の形態では第１の半導体チップ２１の周縁２１Ｅにもフィレット（隅肉）２４Ｆが形成されている。なお、アンダーフィル材２４の供給領域２８は、アンダーフィル材２４の硬化後において、第１の半導体チップ２１の周縁２１Ｅからダム２７に亘ってフィレット２４Ｆの傾斜面とこれより傾斜が緩い裾野部分との複合形状を呈する。
【００３２】
なお、ダム２６，２７は、はんだや各種金属、絶縁樹脂等で形成することができる。形成方法としては、印刷法やめっき法、インクジェット法その他の方法を用いることができる。
【００３３】
次に、以上のように構成される本実施の形態の半導体装置２０の製造方法について説明する。
【００３４】
まず、第１の半導体チップ２１の上に第２の半導体チップ２２をフリップチップ実装する。このとき、第２の半導体チップ２２の端子面の一部が、第１の半導体チップ２１の一方の周縁２１Ｅから露出するように、第２の半導体チップ２２を第１の半導体チップ２１の上に実装する。これにより、第１の半導体チップ２１の中心に対して第２の半導体チップ２２の中心が、第１の半導体チップ２１の周縁２１Ｅ側にシフトした（ずれた）状態で第１，第２の半導体チップ２１，２２が接合される。
【００３５】
次に、一体化した第１，第２の半導体チップ２１，２２の上下を反転して、図１Ｂに示したように、第２の半導体チップ２２の露出した端子面が上向きとなるようにする。そして、第１の半導体チップ２１の周縁２１Ｅと第２の半導体チップ２２側のダム２７との間の領域に、アンダーフィル材２４の注入ノズル１９の先端を対向配置させ、アンダーフィル材２４を所定量滴下（供給）する。アンダーフィル材２４としては、例えば酸無水物系の樹脂材料が用いられる。
【００３６】
供給されたアンダーフィル材２４は、毛細管現象により、第１の半導体チップ２１と第２の半導体チップ２２との間に導かれ、両チップ２１，２２間に充填される。このとき、アンダーフィル材２４は、第１の半導体チップ２１に形成されたダム２６により電極パッド２５側への流出が堰き止められて、アンダーフィル材２４による電極パッド２５の汚染が防止される。また、アンダーフィル材２４は、第２の半導体チップ２２に形成されたダム２７により堰き止められて、図示しない作業台へのアンダーフィル材２４の付着が防止される。
【００３７】
アンダーフィル材２４の供給量としては、第１の半導体チップ２１の周縁２１Ｅと第２の半導体チップ２２の周縁２２Ｅに所定形状のフィレット２４Ｆが形成される程度の量とされる。
【００３８】
以上のようにしてアンダーフィル材２４の充填工程が完了した後、アンダーフィル材２４を所定温度に加熱して硬化処理を施す。これにより、図１Ｃに示した半導体装置２０が製造される。この半導体装置２０は、第１の半導体チップ２１上の電極パッド２５が図示しないインターポーザ基板等の実装基板上にボンディングワイヤを介して電気的に接合される。
【００３９】
本実施の形態によれば、第１の半導体チップ２１の上に第２の半導体チップ２２が実装された半導体装置において、第１の半導体チップ２１の上面にアンダーフィル材２４の供給領域が確保できない場合であっても、第２の半導体チップ２２の露出した端子面側からアンダーフィル材２４を供給するようにしているので、アンダーフィル材２４の充填工程を適正に行うことができる。
【００４０】
これにより、第１の半導体チップ２１上のダム２６と第２の半導体チップ２２の周縁２２Ｅとの間の距離を任意に設定することができるようになるので、チップサイズの関係で組み合わせが不可能であった異種の半導体チップの接合が実現可能となる。また、第１の半導体チップ２１の上面にアンダーフィル材の供給領域を設ける必要がなくなるので、半導体装置２０全体の外形形状の小型化を図ることも可能となる。
【００４１】
また、第１の半導体チップ２１に対する第２の半導体チップ２２の接合位置を任意に設定することができるので、チップ内の回路配線や端子位置の設計自由度を従来よりも高くすることが可能となり、両半導体チップ２１，２２間の配線距離の更なる短縮化を図ることができる。これにより、Face to Face方式の実装構造のメリットを有効に享受できるようになる。
【００４２】
更に、本実施の形態の半導体装置２１によれば、図１Ｃに示したように第１，第２の半導体チップ２１，２２の周縁２１Ｅ，２２Ｅにアンダーフィル材２４のフィレット２４Ｆが形成されるので、第１，第２半導体チップ２１，２２間の接合部に作用する外的ストレスに対して機械的強度が向上し、特にせん断方向の応力に対して耐性を高めることができる。
【００４３】
（第２の実施の形態）
図２Ａ〜Ｃは本発明の第２の実施の形態による半導体装置３０の概略構成及び製造方法を示しており、Ａは半導体装置３０の平面図、Ｂはアンダーフィル充填工程を示す側断面図、Ｃは半導体装置３０の側断面図である。
【００４４】
本実施の形態の半導体装置３０は、第１の半導体チップ３１の上に第２の半導体チップ３２がフリップチップ実装されたチップオンチップ構造を有している。第１の半導体チップ３１と第２の半導体チップ３２との間はアンダーフィル材３４が充填されている。なお本実施の形態では、第１の半導体チップ３１はロジックチップで構成され、第２の半導体チップ３２はメモリチップで構成されている。
【００４５】
第１の半導体チップ３１と第２の半導体チップ３２とは、その端子面同士がはんだバンプ３３を介して接合されている。図示の例では、はんだバンプ３３は、第２の半導体チップ３２の端子部３２Ａ上に形成され、第１の半導体チップ３１の端子部３１Ａ上には予備はんだ３９が設けられている。そして、予備はんだ３９のリフロー処理によってバンプ３３と端子部３１Ａとの間が接合される。
【００４６】
第２の半導体チップ３２は、第１の半導体チップ３１に対して一方向（図において右方側）にずらして実装されており、第１の半導体チップ３１のひとつの周縁（一端部）３１Ｅから第２の半導体チップ３２の端子面の一部が露出している。
【００４７】
第１の半導体チップ３１の端子面には、第２の半導体チップ３２の直下領域を除く領域にアンダーフィル流出防止用のダム３６が形成されている。一方、第２の半導体チップ３２の端子面には、第１の半導体チップ３１の周縁３１Ｅから露出する領域に、同じくアンダーフィル流出防止用のダム３７が形成されている。ダム３７と第１の半導体チップ３１の周縁３１Ｅとの間の距離は、アンダーフィル材３４を供給する注入ノズル（ニードル）の先端部がこれらダム３７と周縁３１Ｅとの間の領域に対向できる程度の大きさ（例えば０．３ｍｍ以上）に設定される。これらダム３７と周縁３１Ｅとの間の領域は、アンダーフィル材３４の供給領域３８（図２Ｃ）とされる。
【００４８】
アンダーフィル材３４は、第１の半導体チップ３１と第２の半導体チップ３２との間の接合部の機械的強度を高めるために設けられている。アンダーフィル材３４は、第１の半導体チップ３１と第２の半導体チップ３２との間に充填される。アンダーフィル材３４の充填により、第２の半導体チップ３２の周縁はもとより、本実施の形態では第１の半導体チップ３１の周縁３１Ｅにもフィレット（隅肉）３４Ｆが形成されている。なお、アンダーフィル材３４の供給領域３８は、アンダーフィル材３４の硬化後において、第１の半導体チップ３１の周縁３１Ｅからダム３７に亘ってフィレット３４Ｆの傾斜面とこれより傾斜が緩い裾野部分との複合形状を呈する。
【００４９】
本実施の形態において、第１の半導体チップ３１の下面側、すなわち第２の半導体チップ３２と接合される端子面とは反対側の面に、複数の外部端子３５が設けられている。これらの外部端子３５は、層間接続部（ビア）４０を介して、第１の半導体チップ３１の上面（端子面）と電気的に接続されている。なお、符号４１は、隣接する外部端子２１間の電気的な絶縁を図るための絶縁層である。
【００５０】
以上のように構成される半導体装置３０は、外部端子３５に図示せずともバンプを形成し、当該バンプを介してインターポーザ基板等の実装基板上に実装される。
【００５１】
また、本実施の形態による半導体装置３０において、アンダーフィル材３４の充填は、上述の第１の実施の形態と同様にして行われる。すなわち、一体化した第１，第２の半導体チップ３１，３２の上下を反転して、図２Ｂに示したように、第２の半導体チップ３２の露出した端子面が上向きとなるようにする。そして、第１の半導体チップ３１の周縁３１Ｅと第２の半導体チップ３２側のダム３７との間の領域に、アンダーフィル材３４の注入ノズル１９の先端を対向配置させ、アンダーフィル材３４を所定量滴下（供給）し、第１，第２の半導体チップ３１，３２間に充填する。最後にアンダーフィル材３４の硬化処理を施すことで、図２Ｃに示した半導体装置３０が作製される。
【００５２】
本実施の形態によっても、上述の第１の実施の形態と同様な作用効果を得ることができる。
【実施例】
【００５３】
図３及び図４は、本発明者らが上述の第１の実施の形態において説明した工法を用いて作製した半導体装置を示している。なお、図に示すチップ相互間の大きさ関係は、以下に説明する寸法値と異なる場合があるとする。
【００５４】
（実施例１）
図３Ａ〜Ｃに示した例では、第１の半導体チップ（ロジックチップ）２１は縦の長さが８．０ｍｍ、横の長さが１０．０ｍｍであり、第２の半導体チップ（メモリチップ）２２は縦の長さが６．５ｍｍ、横の長さが１０．４ｍｍである。第２の半導体チップ２２を第１の半導体チップ２１に対して、第１の半導体チップ２１の一周縁２１Ｅ側に１．５ｍｍはみ出るようにして実装した。
【００５５】
ダム２６，２７の形成幅は１００μｍである。ダム２６と第２の半導体チップ２２の周縁２２Ｅとの最長距離は２００μｍである。そこで、図３Ｂに示すように、第１，第２の半導体チップ２１，２２の上下を反転させ、第２の半導体チップ２２の露出した端子面から注入ノズル１９を介してアンダーフィル材２４を供給した。その結果、電極パッド２５を汚染することなくアンダーフィル材２４の充填作業を行うことができた。
【００５６】
図３Ｃに示したように、上述のようにして作製された半導体装置は、その第１の半導体チップ２１側を、裏面側に外部接続端子５１が形成されたインターポーザ基板５０の表面側に接着剤５２を介して接合した。そして、電極パッド２５とインターポーザ基板５０上のランド５３との間をボンディングワイヤ５４で接続した後、モールド樹脂５５によって封止し、マルチチップモジュールとして構成した。
【００５７】
（実施例２）
図４Ａ〜Ｃに示した例では、第１の半導体チップ（ロジックチップ）２１は縦の長さが８．０ｍｍ、横の長さが１１．０ｍｍであり、第２の半導体チップ（メモリチップ）２２は縦の長さが９．０ｍｍ、横の長さが９．０ｍｍである。第２の半導体チップ２２を第１の半導体チップ２１に対して、第１の半導体チップ２１の一周縁２１Ｅ側に２．０ｍｍはみ出るようにして実装した。
【００５８】
第２の半導体チップ２２の周縁２２Ｅと電極パッド２５との間の最短距離は１．０ｍｍである。そこで、図４Ｂに示すように、第１，第２の半導体チップ２１，２２の上下を反転させ、第２の半導体チップ２２の露出した端子面から注入ノズル１９を介してアンダーフィル材２４を供給した。その結果、アンダーフィル流出防止用のダム２６，２７を形成せずとも、電極パッド２５を汚染することなくアンダーフィル材２４の充填作業を行うことができた。
【００５９】
図４Ｃに示したように、上述のようにして作製された半導体装置は、その第１の半導体チップ２１側を、裏面側に外部接続端子５１が形成されたインターポーザ基板５０の表面側に接着剤５２を介して接合した。そして、電極パッド２５とインターポーザ基板５０上のランド５３との間をボンディングワイヤ５４で接続した後、モールド樹脂５５によって封止し、マルチチップモジュールとして構成した。
【００６０】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００６１】
例えば以上の各実施の形態では、第１の半導体チップ２１に対して第２の半導体チップ２２を一方側にずらした位置に接合することで、第２の半導体チップ２２の端子面の一部を第１の半導体チップ２１の周縁２１Ｅから露出させるようにしたが、第２の半導体チップの長辺方向の両端部が第１の半導体チップの互いに対向する端部から突出する形態の半導体装置においても本発明は適用可能である。この場合においても、第１の半導体チップの両端部から露出する第２の半導体チップの端子面から、アンダーフィル材を供給すればよい。
【００６２】
また、第１の半導体チップ２１に対する第２の半導体チップ２２の接合形態は上述の例に限られず、第２の半導体チップの周縁部の少なくとも一部が、第１の半導体チップの周縁から外方に突出するように接合されていればよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施の形態による半導体装置２０の概略構成及びアンダーフィルの充填工程を示す平面図及び側断面図である。
【図２】本発明の第２の実施の形態による半導体装置２０の概略構成及びアンダーフィルの充填工程を示す平面図及び側断面図である。
【図３】本発明の実施例１において説明する半導体装置の概略構成及びアンダーフィルの充填工程を示す平面図及び側断面図である。
【図４】本発明の実施例２において説明する半導体装置の概略構成及びアンダーフィルの充填工程を示す平面図及び側断面図である。
【図５】チップオンチップ構造の半導体装置を内蔵したパッケージ部品の概略構成を示す側断面図である。
【図６】チップオンチップ構造の半導体装置を内蔵したパッケージ部品の他の概略構成を示す側断面図である。
【図７】従来の半導体装置の製造方法を示す平面図及び側断面図である。
【図８】従来の他の半導体装置の構成及びアンダーフィルの充填工程を示す平面図及び側断面図である。
【符号の説明】
【００６４】
１９…注入ノズル、２０，３０…半導体装置、２１，３１…第１の半導体チップ（ロジックチップ）、２２，３２…第２の半導体チップ（メモリチップ）、２３，３３…はんだバンプ、２４，３４…アンダーフィル材、２５…電極パッド、２６，２７，３６，３７…ダム、２８，３８…アンダーフィル材の供給領域、３５…外部端子、４０…層間接続部、５０…インターポーザ基板
【図１】
2007207805.tif 000003
【図２】
2007207805.tif 000004
【図３】
2007207805.tif 000005
【図４】
2007207805.tif 000006
【図５】
2007207805.tif 000007
【図６】
2007207805.tif 000008
【図７】
2007207805.tif 000009
【図８】
2007207805.tif 000010