(57)【要約】【課題】ＳｉＯＣ系材料を用いた層間絶縁膜に埋込配線を設ける際、層間絶縁膜の誘電率をより低く抑えながらも、層間絶縁膜表面のウォーターマークの発生を防止することが可能な半導体装置の製造方法を提供する。【解決手段】基板上に、少なくとも最上層がＳｉＯＣ系材料からなる層間絶縁膜３を成膜し、層間絶縁膜３に溝パターン３ａを形成する。溝パターン３ａ内が埋め込まれるように層間絶縁膜３上に導電性材料膜７を成膜し、導電性材料膜７を表面側から研磨除去することにより溝パターン３ａ内のみに導電性材料膜７を残した埋込配線７ａを形成する。埋込配線７ａを形成した後、層間絶縁膜３にアルキル基を導入するための熱処理を行うことにより層間絶縁膜３を構成するＳｉＯＣ系材料を低誘電率化する。【選択図】図１
2007317818.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくとも最上層がＳｉＯＣ系材料からなる層間絶縁膜を成膜する工程と、
前記層間絶縁膜に溝パターンを形成する工程と、
前記溝パターン内が埋め込まれるように前記層間絶縁膜上に導電性材料膜を成膜する工程と、
前記導電性材料膜を表面側から研磨除去することにより前記溝パターン内のみに当該導電性材料膜を残した埋込配線を形成する工程と、
前記埋込配線を形成した後、前記層間絶縁膜にアルキル基を導入するための熱処理を行うことにより当該層間絶縁膜を構成するＳｉＯＣ系材料を低誘電率化する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記熱処理は、アルキル基を有するシラン系のガス雰囲気中で行う
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記層間絶縁膜を成膜する工程では、接触角が３０°程度の親水性となるように、ＳｉＯＣ系材料中における炭素（Ｃ）の含有量を調整した成膜を行う
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層間絶縁膜に形成された接続孔や配線溝などの溝パターン内に埋込配線を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａl）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。
【０００３】
一般にＣｕは、Ａｌ系合金配線と異なりドライエッチングが容易ではない。このため、Ｃｕ配線の形成には、ダマシンプロセスが広く適用されている。ダマシンプロセスとは、例えば酸化シリコン（ＳｉＯ2）などからなる層間絶縁膜に予め所定の溝を形成し、その溝を埋め込むように配線材料層を成膜し、その後余剰配線材料を化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法などにより除去することにより形成される埋込配線の形成プロセスである。
【０００４】
また、高集積化が進んだ半導体装置においては、配線間容量の増大が半導体装置の動作速度の低下を招くために、層間絶縁膜を低誘電率化することによる配線間容量の抑制が不可欠となっている。
【０００５】
そこで、ポリアリールエーテル（ＰＡＥ）に代表される有機材料、さらにはＳｉＯＣ系材料など、酸化シリコン（ＳｉＯ2）よりも誘電率の低い材料からなる、いわゆる低誘電率膜が層間絶縁膜として導入されるようになってきている。なかでも、ＳｉＯＣ系材料は、ＣＭＰに対する耐性も強く、溝パターン内に埋め込まれる導電性材料との間に剥れが発生しにくい等の点から、埋込配線用の層間絶縁膜として特に有効に用いられている（下記特許文献１参照）。
【０００６】
【特許文献１】特開２００３−３６３５１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述したＳｉＯＣ系材料においては、炭素Ｃ［より詳細にはメチル基（−ＣＨ3）］の含有量を上昇させることによって、さらなる誘電率の低下が図られる。その一方、メチル基で終端される結合が多くなるため、材料膜表面の疎水性が上昇する。このため、上述した埋込配線の形成において、配線間容量の低下を目的としてＣ含有率の高いＳｉＯＣ系材料からなる層間絶縁膜を成膜した場合には、導電性材料膜をＣＭＰ研磨した後に、研磨によって露出した疎水性の高いＳｉＯＣ系材料からなる層間絶縁膜表面にウォーターマークが発生し易い。そして、層間絶縁膜表面に発生したウォーターマークは、層間絶縁膜における絶縁性を低下させ、またＣｕ配線のマイグレーションを引き起こす要因になるため、歩留まり低下の一因となる。
【０００８】
そこで本発明は、ＳｉＯＣ系材料を用いた層間絶縁膜に埋込配線を設ける際、層間絶縁膜の誘電率をより低く抑えながらも、層間絶縁膜表面のウォーターマークの発生を防止することが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
このような目的を達成するための本発明の半導体装置の製造方法は、次の手順で行うことを特徴としている。先ず、基板上に少なくとも最上層がＳｉＯＣ系材料からなる層間絶縁膜を成膜し、この層間絶縁膜に溝パターンを形成する。次に、溝パターン内が埋め込まれるように層間絶縁膜上に導電性材料膜を成膜し、この導電性材料膜を表面側から研磨除去することにより、溝パターン内のみに当該導電性材料膜を残した埋込配線を形成する。その後、層間絶縁膜にアルキル基を導入するための熱処理を行うことにより、層間絶縁膜を構成するＳｉＯＣ系材料を低誘電率化する。
【００１０】
このような構成の半導体装置の製造方法においては、埋込配線形成のための研磨の後に、熱処理によってＳｉＯＣ材料にアルキル基を導入して層間絶縁膜を低誘電率化する構成である。このため、この研磨の前には、誘電率に関わらずＳｉＯＣ系材料における炭素含有量を少なくして層間絶縁膜を親水化させておくことで、研磨後における層間絶縁膜表面でのウォーターマークの発生を防止することができる。そして、表面にウォーターマークの発生のない層間絶縁膜に対して、埋込配線形成後に熱処理による低誘電化が図られる。
【発明の効果】
【００１１】
以上説明したように、本発明の半導体装置の製造方法によれば、ＳｉＯＣ系材料からなる層間絶縁膜に埋込配線を設ける際、層間絶縁膜表面のウォーターマークの発生を防止しつつ、層間絶縁膜の誘電率を低く抑えることができる。この結果、より低誘電率化が進んだＳｉＯＣ系材料からなる層間絶縁膜を用いた埋込配線構造において、ウォーターマークの発生に起因する絶縁性の低下や埋込配線のマイグレーションを防止することが可能になり、半導体装置のさらなる高機能化を達成することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、図面に基づいて詳細に説明する。
【００１３】
先ず、図１（１）に示すように、ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板を下地絶縁膜で覆ってなる基板１を用意する。この基板１の表面層には、例えば半導体素子に接続されたプラグが、下地絶縁膜に埋め込み形成された状態で露出していることとする。
【００１４】
次に、プラグが形成された基板１上に、炭素含有酸化シリコン(ＳｉＯＣ)系材料からなる層間絶縁膜３を成膜する。ここでは、層間絶縁膜３表面において接触角３０°程度の親水性となるように、ＳｉＯＣ系材料中における炭素（Ｃ）［より詳細にはメチル基（−ＣＨ3）などのアルキル基］の含有量を調整した成膜を行う。このようなＳｉＯＣ系材料からなる層間絶縁膜３の成膜は、化学的気相成長（Chemical Vapor Deposition：ＣＶＤ）法、またはＭＳＱ（メチルシルセスキオキサン）を用いた塗布法によって行う。
【００１５】
例えば、ＣＶＤ法によってＳｉＯＣ系材料からなる層間絶縁膜３を成膜する場合には、プラズマＣＶＤ装置を用いて以下の条件での成膜を行う。成膜ガスとしては、トリメチルシラン〔ＳｉＨ（ＣＨ3）3］を流量１０００［ｃｍ3／ｍｉｎ］，酸素（Ｏ2）を流量１０００［ｃｍ3／ｍｉｎ］，ヘリウム（Ｈｅ）を流量１０００［ｃｍ3／ｍｉｎ］として流す。また成膜雰囲気の圧力を６００Ｐａ、ＣＶＤ装置のＲＦ（Radio Frequency）電力を７００Ｗに設定する。尚、ガス流量は標準状態における体積流量を示すものとする。
【００１６】
以上のような条件でのＣＶＤ成膜により、ＦＴ−ＩＲの強度比で、−ＯＨ（３６００ｃｍ-1）基がＳｉ−Ｏ結合（１０３９ｃｍ-1）に比して、０．３以上であるＳｉＯＣ系材料からなる層間絶縁膜３が得られる。
【００１７】
このようにして得られた層間絶縁膜３は、膜中に−ＯＨや−Ｈなどの親水基が多く含まれることにより、炭素Ｃの含有量が少なく、膜表面の接触角が３０°程度の親水性となる。尚、ＳｉＯＣ系材料からなる絶縁膜３中における−ＯＨや−Ｈの含有量（言い換えればＣ含有量）は、成膜ガスの流量によって調整され、トリメチルシラン〔ＳｉＨ（ＣＨ3）3］に対して酸素（Ｏ2）の流量比を多くすることにより、−ＯＨや−Ｈの含有量を増やして親水性をより高くすることができる。
【００１８】
一方、ＭＳＱを用いた塗布法によってＳｉＯＣ系材料からなる層間絶縁膜３を成膜する場合には、ＳｉＯＣ系材料からなる絶縁膜３中における−ＯＨや−Ｈの含有量（言い換えればＣ含有量）は、塗布材料の調整や熱処理条件によって調整することができる。
【００１９】
次に、図１（２）に示すように、上述のようにして成膜したＳｉＯＣ系材料からなる層間絶縁膜３に、例えば配線溝となる溝パターン３ａを形成する。この際、例えばここでの図示を省略したレジストパターンをマスクにした層間絶縁膜３のエッチングを行う。そして、基板１の表面に露出するプラグ（図示省略）を、溝パターン３ａの底面に露出させる。
【００２０】
次いで、図１（３）に示すように、溝パターン３ａの内壁を覆う状態で、層間絶縁膜３上に、拡散防止層５を成膜する。この拡散防止層５は、例えばＴａからなるバリアメタル層として成膜する。その後、拡散防止層５上に、導電性材料層として例えば銅膜７を成膜する。銅膜７の成膜は、先ず、スパッタ法によって銅薄膜を成膜した後、この銅薄膜をシード層とした電解めっき法にて、溝パターン３ａ内を完全に埋め込む状態で銅膜７を成膜する。
【００２１】
次に、図１（４）に示すように、例えば化学的機械研磨（chemical mechanical polishing：ＣＭＰ）により、銅膜７を上面側から研磨除去し、さらに拡散防止層５を研磨除去して層間絶縁膜３を露出させる。またＣＭＰ研磨の後処理として、例えばクエン酸、またはシュウ酸などを用いたウェット洗浄を行い、純粋リンス後に乾燥処理を行う。
【００２２】
以上により、溝パターン３ａ内のみに拡散防止層５および銅膜７を残す。これにより、溝パターン３ａの底部に露出させたプラグに接続された状態で、拡散防止層５を介して銅膜７からなる埋込配線７ａを形成する。
【００２３】
次に、図２（５）に示すように、層間絶縁膜３にアルキル基を導入するための熱処理を行うことにより、層間絶縁膜３を構成するＳｉＯＣ系材料をさらに低誘電率化する工程を行う。ここでは、アルキル基を有するシラン系のガス雰囲気中において熱処理を行うことにより、層間絶縁膜３を構成するＳｉＯＣ系材料における−ＯＨや−Ｈなどの親水基を、特にメチル基（−ＣＨ3）のようなアルキル基で置換する。
【００２４】
この際に用いられるアルキル基を有するシラン系のガスとしては、例えばトリメチルシラン（３ＭＳ）,テトラメチルシラン（４ＭＳ）,ヘキサメチルジシラン（ＨＭＤＳ），オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）,テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）,ジメチルフェニルシラン（ＤＭＰＳ）,ジエトキシメチルシラン（ＤＥＭＳ）,ジメチルジメトキシシラン（ＤＭＤＭＯＳ）などのシラン系ガスが挙げられる。また、この熱処理において用いられるガスは、シラン系のガス以外にも、例えばメタン（ＣＨ4）やエチレン（Ｃ2Ｈ4）等のカーボン系ガスを用いても良い。
【００２５】
また、この熱処理は、基板温度を２００℃以上に設定して行うこととする。
【００２６】
このような熱処理の一例として、ＨＭＤＳ雰囲気下において、基板温度３５０℃、３０分間の熱処理を行う。このような条件でＳｉＯＣ系材料からなる層間絶縁膜３を熱処理することにより、ＦＴ−ＩＲの強度比で、−ＯＨ（３６００ｃｍ-1）基がＳｉ−Ｏ結合（１０３９ｃｍ-1）に比して０．０１以下となる。また、このような熱処理がなされた後の層間絶縁膜３’は、上述したように膜中の−ＯＨ含有量が低下したことにより、炭素Ｃ［より詳細にはメチル基（−ＣＨ3）などのアルキル基］の含有量が増加し、分極率の低減により誘電率も２．７にまで低下したものとなる。また、このようにして低誘電率化が図られた層間絶縁膜３’は、親水基である−ＯＨ含有量が低下したことにより、膜表面の接触角が７０°程度の疎水性となる。さらに、この熱処理においては、後の工程での脱ガス成分の除去も行われる。
【００２７】
以上の後には、図２（６）に示すように、低誘電率化したＳｉＯＣ系材料からなる層間絶縁膜３’上および埋込配線７ａ上を覆う状態で、窒化炭化シリコン（ＳｉＣＮ）などからなるキャップ絶縁膜９を成膜し、埋込配線７ａを保護する。
【００２８】
以上説明した半導体装置の製造方法によれば、図１（４）で説明した埋込配線７ａの形成のための研磨後に、図２（５）に示すように、熱処理によって層間絶縁膜３を構成するＳｉＯＣ材料にアルキル基を導入し、低誘電率化を進めた層間絶縁膜３’を得る構成としている。
【００２９】
このため、図１（１）を用いて説明した層間絶縁膜３を成膜する段階では、誘電率に関わらずＳｉＯＣ系材料における炭素（Ｃ）含有量を少なくして層間絶縁膜３を親水化させておくことで、図１（４）に示した研磨後における層間絶縁膜３表面でのウォーターマークの発生を防止することができる。実施形態で説明した例においては、膜表面の接触角が３０°程度の親水性となるように層間絶縁膜３を成膜しておくことにより、図１（４）で示したＣＭＰ研磨後の洗浄においてウォーターマークの発生を４個程度に抑えることが出来ている。
【００３０】
そして、以上のようなウォーターマークの発生のない層間絶縁膜３に対して、図２（５）を用いて説明したように熱処理を行うことにより、低誘電化を進めた層間絶縁膜３’を得ることができる。尚、実施形態で説明した例においては、熱処理によって誘電率２．７にまで低誘電率化が図られた層間絶縁膜３’が得られているが、このように低誘電率化された層間絶縁膜３’に対しては、同様のＣＭＰ研磨後の洗浄において、ウォーターマークの発生が３３０個程度もあった。
【００３１】
以上のように、実施形態で説明した本発明の半導体装置の製造方法によれば、より低誘電率化が進んだＳｉＯＣ系材料からなる層間絶縁膜３’を用いた埋込配線構造において、ウォーターマークの発生を防止でき、ウォーターマークの発生に起因する絶縁性（ＴＤＤＢ：Time-Dependent Dielectric Breakdoen特性）の低下や、埋込配線のマイグレーションを防止することが可能になり、半導体装置のさらなる高機能化を達成することが可能になる。
【００３２】
尚、以上説明した実施形態においては、図１（１）に示すように、ＳｉＯＣ系材料からなる単層構造の層間絶縁膜３に埋込配線を形成する構成を説明した。しかしながら、本発明は、少なくとも最上層がＳｉＯＣ系材料からなる層間絶縁膜３に埋込配線を形成する構成に対して広く適用可能であり、同様の効果を得ることができる。このような構成として、有機低誘電率膜上にＳｉＯＣ系材料膜を積層した層間絶縁膜３に埋込配線を形成する構成への適用が例示される。このような構成であれば、下層に設けられた有機低誘電率膜をＳｉＯＣ系材料膜で保護した状態でＣＭＰを行い、かつ本実施形態と同様に層間絶縁膜の表面におけるウォーターマークの発生を防止しつつも、ＳｉＯＣ系材料膜のさらなる低誘電率化を進めることが可能になる。
【００３３】
また、以上説明した実施形態においては、層間絶縁膜３に埋込配線を形成するダマシン工程に本発明を適用した製造方法を説明した。しかしながら、本発明は、配線溝底部に接続孔を設けた溝パターン内に一括で埋込配線を形成するデュアルダマシン工程への適用も可能であり、同様の効果を得ることが可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態を説明するための断面工程図（その１）である。
【図２】本発明の実施形態を説明するための断面工程図（その２）である。
【符号の説明】
【００３５】
１…基板、３…層間絶縁膜、３ａ…溝パターン、５…拡散防止層、７…銅膜、７ａ…埋込配線
【図１】
2007317818.tif 000003
【図２】
2007317818.tif 000004