(57)【要約】【課題】本発明は、消費電力を低減できる通信装置、半導体集積回路装置及び通信システムを提供することを目的とする。【解決手段】クロックラインＬ１とデータラインＬ２を用いて双方向シリアル通信を行う通信装置において、クロックラインとデータラインのレベルから通信開始条件を検出してスタンバイ状態の後続回路１２３を起動する起動信号を発生する開始条件検出手段１６１と、クロックラインに接続されてクロック信号の送受信を行うクロック送受信手段１３１と、開始条件検出手段から起動信号を供給されたのち、起動した後続回路からスタンバイ解除を指示されるまでの期間、クロック送受信手段によりクロックラインを所定レベルに固定して双方向シリアル通信を停止させる出力制御部１６２を有し、後続回路が起動したのちクロックラインとデータラインを通して他の通信装置との間の通信を行う。【選択図】    図１
2007282186.tif 000002
【特許請求の範囲】
【請求項１】
クロックラインとデータラインを用いて双方向シリアル通信を行う通信装置において、
前記クロックラインと前記データラインのレベルから通信開始条件を検出してスタンバイ状態の後続回路を起動する起動信号を発生する開始条件検出手段と、
前記クロックラインに接続されてクロック信号の送受信を行うクロック送受信手段と、
前記開始条件検出手段から前記起動信号を供給されたのち、起動した前記後続回路からスタンバイ解除を指示されるまでの期間、前記クロック送受信手段により前記クロックラインを所定レベルに固定して前記双方向シリアル通信を停止させる出力制御部を有し、
前記後続回路が起動したのち前記クロックラインとデータラインを通して他の通信装置との間の通信を行うことを特徴とする通信装置。
【請求項２】
請求項１記載の通信装置において、
前記データラインからシリアルに供給されるデータを前記クロックラインから供給されるクロックを用いてパラレルデータに変換するインタフェース手段と、
前記インタフェース手段の出力するパラレルデータを自装置アドレスと比較し一致したのち前記インタフェース手段の出力するパラレルデータを前記後続回路に供給させるアドレス一致検出手段を有し、
前記インタフェース手段と前記アドレス一致検出手段は前記後続回路と共にスタンバイ状態となり前記起動信号によって起動することを特徴とする通信装置。
【請求項３】
請求項１又は２記載の通信装置において、
前記開始条件検出手段は、前記クロックラインがハイレベルの状態で前記データラインがローレベルに立ち下がったとき前記通信開始条件を検出することを特徴とする通信装置。
【請求項４】
請求項１乃至３のいずれか１項記載の通信装置において、
前記後続回路は、前記他の通信装置との間の通信が終了するとスタンバイ状態となることを特徴とする通信装置。
【請求項５】
請求項１乃至４のいずれか１項記載の通信装置を半導体集積回路化したことを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
前記後続回路は、バッテリの充放電電流を積算してバッテリ残量を算出する回路であることを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置をバッテリと共に搭載し、前記バッテリから電子機器に電源を供給し、前記半導体集積回路装置から前記電子機器にバッテリ残量情報を送信することを特徴とするバッテリパック。
【請求項８】
請求項１乃至４のいずれか１項記載の通信装置を前記クロックラインとデータラインに３台以上接続して構成したことを特徴とする通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置、半導体集積回路装置及び通信システムに係り、特に、クロックラインとデータラインを用いて双方向シリアル通信を行う通信装置、半導体集積回路装置及び通信システムに関する。
【背景技術】
【０００２】
近年、携帯型パーソナルコンピュータ、デジタルスチルカメラ等のバッテリパックには、バッテリ残量を測定するためのフューエルゲージが搭載されるようになっている。フューエルゲージＩＣは、バッテリの充放電電流を積算することによりバッテリ残量を算出し、携帯型パーソナルコンピュータ本体やデジタルスチルカメラ本体等の本体回路に通知するＩＣチップである。（特許文献１参照）。
【０００３】
フューエルゲージＩＣは、それ自体電力を消費しており、バッテリの持続時間を確保するために、低消費電力化が求められている。フューエルゲージＩＣとの通信には、例えば、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ＩスクウェアＣ）通信が採用されている。このため、フューエルゲージには、Ｉ２Ｃコントローラが搭載されており、Ｉ２Ｃコントローラにより本体回路と通信を行っていた。
【０００４】
図８は従来のＩ２Ｃ通信の一例の動作を説明するための図を示す。図８（Ａ）はデータＳＤＡ、図８（Ｂ）はクロックＳＣＬの動作タイミングを示している。
Ｉ２Ｃコントローラは、時刻ｔ１で開始条件を検出されると、図８（Ｂ）に示すようにクロックＳＣＬが略一定間隔で順次出力される。図８（Ｂ）に示すクロックＳＣＬに基づいて図８（Ａ）に示すようにデータＳＤＡが通信される。
【０００５】
このため、Ｉ２Ｃコントローラをスタンバイ状態にしてしまうと、Ｉ２Ｃコントローラがスタンバイ状態から立ち上がるまで、時間がかかり、通信開始までに時間がかかり、応答が遅れてしまい、通信が行えなくなる。よって、Ｉ２Ｃコントローラは、常時動作状態として応答が可能な状態とされていた。
【特許文献１】特開２００１−１７４５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかるに、従来のこの種の通信システムでは、開始条件を満たしたときに即時に応答が行えるように通信コントローラを常時動作状態にしており、このことが消費電力を低減の妨げとなっていた。
【０００７】
本発明は上記の点に鑑みてなされたもので、消費電力を低減できる通信装置、半導体集積回路装置及び通信システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施態様による通信装置は、クロックライン（Ｌ１）とデータライン（Ｌ２）を用いて双方向シリアル通信を行う通信装置において、
前記クロックラインと前記データラインのレベルから通信開始条件を検出してスタンバイ状態の後続回路（１２３）を起動する起動信号を発生する開始条件検出手段（１６１）と、
前記クロックラインに接続されてクロック信号の送受信を行うクロック送受信手段（１３１）と、
前記開始条件検出手段から前記起動信号を供給されたのち、起動した前記後続回路からスタンバイ解除を指示されるまでの期間、前記クロック送受信手段により前記クロックラインを所定レベルに固定して前記双方向シリアル通信を停止させる出力制御部（１６２）を有し、
前記後続回路が起動したのち前記クロックラインとデータラインを通して他の通信装置との間の通信を行うことにより、消費電力を低減できる。
【０００９】
前記通信装置において、
前記データライン（Ｌ２）からシリアルに供給されるデータを前記クロックライン（Ｌ１）から供給されるクロックを用いてパラレルデータに変換するインタフェース手段（１６５）と、
前記インタフェース手段の出力するパラレルデータを自装置アドレスと比較し一致したのち前記インタフェース手段の出力するパラレルデータを前記後続回路（１２３）に供給させるアドレス一致検出手段（１６４）を有し、
前記インタフェース手段と前記アドレス一致検出手段は前記後続回路と共にスタンバイ状態となり前記起動信号によって起動する構成とすることができる。
【００１０】
前記通信装置において、
前記開始条件検出手段（１６１）は、前記クロックライン（Ｌ１）がハイレベルの状態で前記データライン（Ｌ２）がローレベルに立ち下がったとき前記通信開始条件を検出する構成とすることができる。
【００１１】
前記通信装置において、
前記後続回路（１２３）は、前記他の通信装置との間の通信が終了するとスタンバイ状態となる構成とすることができる。
【００１２】
本発明の一実施態様による半導体集積回路装置は、請求項１乃至４のいずれか１項記載の通信装置を半導体集積回路化した構成とすることができる。
【００１３】
前記半導体集積回路装置において、
前記後続回路（１２３）は、バッテリ（３０１，３０２）の充放電電流を積算してバッテリ残量を算出する回路である構成とすることができる。
【００１４】
本発明の一実施態様によるバッテリパック（３００）は、請求項６記載の半導体集積回路装置（２００）をバッテリ（３０１，３０２）と共に搭載し、前記バッテリから電子機器（４００）に電源を供給し、前記半導体集積回路装置から前記電子機器にバッテリ残量情報を送信する構成とすることができる。
【００１５】
本発明の一実施態様による通信システムは、
請求項１乃至４のいずれか１項記載の通信装置（１１１，１１２，１１３）を前記クロックライン（Ｌ１）とデータライン（Ｌ２）に３台以上接続して構成することができる。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、スタンバイ状態であってもスタンバイが解除されるまで通信開始を待たせ、通信が可能となった後に通信を行うことによって、必要最小限の回路だけを動作状態としてスタンバイ状態とすることができ、消費電力を低減することが可能となる。
【発明を実施するための最良の形態】
【００１８】
図１は本発明の通信システムの一実施形態のブロック構成図を示す。同図中、通信システム１００は、通信装置１１１、１１２、１１３が通信ライン１１４を介して相互に接続された構成とされている。通信ライン１１４は、クロックラインＬ１、及び、データラインＬ２から構成されている。
【００１９】
クロックラインＬ１には、抵抗Ｒ１を介して電源電圧Ｖｃｃが印加されている。これによって、クロックラインＬ１は、所定の電圧にプルアップされている。データラインＬ２には、抵抗Ｒ２を介して電源電圧Ｖｃｃが印加されている。これによって、データラインＬ２は、所定の電圧にプルアップされている。
【００２０】
通信装置１１１〜１１３は、Ｉ２Ｃドライバ１２１、Ｉ２Ｃコントローラ１２２、システムコントローラ１２３から構成されている。通信装置１１１〜１１３は、Ｉ２Ｃドライバ１２１を介して通信ライン１１４に接続されている。Ｉ２Ｃドライバ１２１は、Ｉ２Ｃコントローラ１２２の制御によって通信ライン１１４を用いてクロック信号ＳＣＬ、／ＳＣＬ、及び、データ信号ＳＤＡ、／ＳＤＡの送受信を行う。Ｉ２Ｃコントローラ１２２は、受信データをシステムコントローラ１２３に供給し、また、システムコントローラ１２３から送信データを供給される。
【００２１】
図２はＩ２Ｃドライバ１２１のブロック構成図を示す。同図中、Ｉ２Ｃドライバ１２１は、クロックドライバ１３１、データドライバ１３２から構成されている。
【００２２】
クロックドライバ１３１は、ドライバ回路１４１及びｎチャネルトランジスタ１４２から構成されている。ドライバ回路１４１は、通信ライン１１４のクロックラインＬ１から受信したクロック信号ＳＣＬをＩ２Ｃコントローラ１２２に供給する。トランジスタ１４２は、通信ライン１１４のクロックラインＬ１と接地間に接続されており、Ｉ２Ｃコントローラ１２２からのクロック信号／ＳＣＬがハイレベルのときオン（ローレベルのときオフ）してクロックラインＬ１の電位をローレベル／ハイレベルに制御することでクロック信号ＳＣＬをクロックラインＬ１に送出する。
【００２３】
データドライバ１３２は、ドライバ回路１５１及びｎチャネルトランジスタ１５２から構成されている。ドライバ回路１５１は、通信ライン１１４のデータラインＬ２から受信したデータ信号ＳＤＡをＩ２Ｃコントローラ１２２に供給する。トランジスタ１５２は、通信ライン１１４のデータラインＬ２と接地間に接続されており、Ｉ２Ｃコントローラ１２２からのデータ信号／ＳＤＡがハイレベルのときオン（ローレベルのときオフ）してデータラインＬ２の電位をローレベル／ハイレベルに制御することでデータ信号ＳＤＡをデータラインＬ２に送出する。
【００２４】
図３はＩ２Ｃコントローラ１２２の機能ブロック図を示す。同図中、Ｉ２Ｃコントローラ１２２は、開始条件検出部１６１、出力制御部１６２、シーケンサ１６３、スレーブアドレス一致検出部１６４及びバスインタフェース１６５から構成されている。このうち、スタンバイ状態では開始条件検出部１６１と出力制御部１６２にのみ動作電源が供給され、シーケンサ１６３、スレーブアドレス一致検出部１６４及びバスインタフェース１６５には動作電源が供給されない。
【００２５】
開始条件検出部１６１は、例えば、クロックラインＬ１、データラインＬ２に接続されており、クロックラインＬ１及びデータラインＬ２の状態に応じて通信開始条件を検出し、ウェイクアップ信号（起動信号）ＷＫＵＰを出力する。
【００２６】
開始条件検出部１６１は、例えば、クロックラインＬ１がハイレベルの状態であり、かつ、データラインＬ２がローレベルに立ち下がったときに、他の通信装置が送信を開始した、すなわち、通信開始条件であると判定し、ウェイクアップ信号ＷＫＵＰをハイレベルにする。
【００２７】
なお、通信開始条件の検出は、クロックラインＬ１及びデータラインＬ２の状態だけに限定されるものではなく、他の条件をであってもよく、要は通信が開始される条件を検出できればこれらに限定されるものではない。
【００２８】
開始条件検出部１６１から出力されるウェイクアップ信号ＷＫＵＰは、システムコントローラ１２３及び出力制御部１６２並びにシーケンサ１６３に供給される。
【００２９】
出力制御部１６２には、開始条件検出部１６１からウェイクアップ信号ＷＫＵＰが供給される共に、シーケンサ１６３からスタンバイ解除信号が供給される。出力制御部１６２は、開始条件検出部１６１からのウェイクアップ信号ＷＫＵＰがハイレベルになったとき、すなわち、通信開始条件を満たしたときにＩ２Ｃドライバ１２１のクロックドライバ１３１を構成するトランジスタ１４２を制御するクロック信号／ＳＣＬをトランジスタ１４２がオンするように制御する。トランジスタ１４２がオンすることにより通信ライン１１４のクロックラインＬ１がローレベルに保持される。
【００３０】
また、出力制御部１６２は、シーケンサ１６３からシステムコントローラ１２３及びＩ２Ｃコントローラ１２２のスタンバイが解除されたことを示すスタンバイ解除信号が供給されると、通信準備が完了したと判断して、Ｉ２Ｃドライバ１２１のクロックドライバ１３１を構成するトランジスタ１４２を制御するクロック信号／ＳＣＬをトランジスタ１４２がオフするように制御する。
【００３１】
これによって、通信ライン１１４のクロックラインＬ１に他の通信装置が送出したクロック信号が現れ、クロックラインＬ１を通して供給されるクロックとデータラインＬ２を通して供給されるデータを受信することが可能となる。
【００３２】
シーケンサ１６３は、Ｉ２Ｃコントローラ１２２の全体の動作を監視し、制御している。シーケンサ１６３は、開始条件検出部１６１から供給されるウェイクアップ信号ＷＫＵＰがハイレベルに反転すると、自らの動作電源の供給を開始し、Ｉ２Ｃコントローラ１２２をスタンバイ状態から復帰する処理を実行し、スレーブアドレス一致検出部１６４及びバスインタフェース１６５に動作電源が供給される。その後、システムコントローラ１２３から供給されるスタンバイ信号がローレベルとなると、出力制御部１６２に対しスタンバイが解除されたことを示すスタンバイ解除信号を供給する。
【００３３】
スレーブアドレス一致検出部１６４は、バスインタフェース１６５から受信データをパラレルに供給され、上記受信データの宛先であるスレーブアドレスを自装置のアドレスと比較し、スレーブアドレスが自装置のアドレスと一致したことを検出すると、一致検出信号をバスインタフェース１６５に供給する。
【００３４】
バスインタフェース１６５は、システムコントローラ１２３との間でパラレルに通信データの交換を行い、Ｉ２Ｃドライバ１２１とクロック信号ＳＣＬ、／ＳＣＬ、及び、データ信号ＳＤＡ、／ＳＤＡとのやり取りを行う。バスインタフェース１６５は、クロックラインＬ１から受信したクロック信号ＳＣＬに同期して、データラインＬ２からシリアルに受信したデータ信号ＳＤＡを内蔵のシフトレジスタでシフトする。そして、内蔵シフトレジスタをシフトされた受信データをパラレルにスレーブアドレス一致検出部１６４に供給する。また、スレーブアドレス一致検出部１６４から一致検出信号を供給されると、その後、内蔵シフトレジスタをシフトされた受信データを通信データとしてパラレルにシステムコントローラ１２３に転送する。
【００３５】
次にシステムコントローラ１２３の動作を説明する。図４はシステムコントローラ１２３の処理フローチャートを示す。
【００３６】
システムコントローラ１２３は、ステップＳ１−１でＩ２Ｃコントローラ１２２の開始条件検出部１６１からウェイクアップ信号ＷＫＵＰを受信すると、ステップＳ１−２でスタンバイ状態から解除する処理を行う。システムコントローラ１２３は、ステップＳ１−３でスタンバイ状態が解除されたか否かを判別し、スタンバイ状態が解除されると、ステップＳ１−４でＩ２Ｃコントローラ１２２に供給するスタンバイ信号ＳＴＢＹを、スタンバイ解除を示す値にする。例えば、スタンバイ信号ＳＴＢＹをローレベルとする。
【００３７】
これにより、Ｉ２Ｃコントローラ１２２は、スタンバイ状態を解除され、ステップＳ１−５で通信ライン１１４を介して通信つまりデータ受信を行って受信データをＩ２Ｃコントローラ１２２に供給する。
【００３８】
この後、システムコントローラ１２３は、ステップＳ１−６で通信つまりデータ受信が終了したことを判別すると、ステップＳ１−７で、また、動作状態をスタンバイ状態とする。このとき、Ｉ２Ｃコントローラ１２２に供給するスタンバイ信号ＳＴＢＹを、スタンバイ状態を示すハイレベルとする。
【００３９】
Ｉ２Ｃコントローラ１２２のシーケンサ１６３は、システムコントローラ１２３からのスタンバイ信号ＳＴＢＹがハイレベル、すなわち、システムコントローラ１２３がスタンバイ状態になると、シーケンサ１６３、スレーブアドレス一致検出部１６４、バスインタフェース１６５それぞれに対する動作電源の供給を停止してスタンバイ状態とする。
【００４０】
〔動作〕
図５は本発明の一実施形態の動作説明図を示す。図５（Ａ）はデータラインＬ２のデータ信号ＳＤＡ、図５（Ｂ）はクロックラインＳＣＬのクロック信号ＳＣＬの状態を示している。
【００４１】
他の通信装置がクロックラインＬ１にクロック信号ＳＣＬ、データラインＬ２にデータ信号ＳＤＡを送出することにより、時刻ｔ１１でデータラインＬ２がローレベルとなり、クロックラインＬ１がハイレベルの状態となると、Ｉ２Ｃコントローラ１２２の開始条件検出部１６１がこれを検出して開始条件を満たしたと判断すると、ウェイクアップ信号ＷＫＵＰがハイレベルとなる。これによって、出力制御部１６２によりクロックラインＬ１がローレベルに保持される。また、ウェイクアップ信号ＷＫＵＰがハイレベルになることによりシステムコントローラ１２３及びＩ２Ｃコントローラ１２２がスタンバイ状態から通信可能な状態に復帰する処理が開始される。
【００４２】
クロックラインＬ１がローレベルに保持されることで、他の通信装置ではクロックラインＬ１に自装置が出力したクロック信号ＳＣＬが現れないため、データラインＬ２にデータ信号ＳＤＡを送出することを延期する。
【００４３】
時刻ｔ１２でＩ２Ｃコントローラ１２２及びシステムコントローラ１２３が通信可能な状態になると、出力制御部１６２は、Ｉ２Ｃドライバ１２１のクロックドライバ１３１のトランジスタ１４２をオフすることにより、クロックラインＬ１をローレベルの保持状態から解放し、クロックラインＬ１に他の通信装置が送出したクロック信号ＳＣＬが現れるようにする。なお、時刻ｔ１１から時刻ｔ１２までの期間はクロック信号ＳＣＬの数１０クロック〜数１００クロック程度である。
【００４４】
他の通信装置ではクロックラインＬ１に自装置が出力したクロック信号ＳＣＬが現れたことを検知すると、クロックラインＬ１にクロック信号ＳＣＬを送出すると共にデータラインＬ２にデータ信号ＳＤＡを送出し、これによって、データラインＬ２を介してデータ通信が可能となる。
【００４５】
以上、本実施形態によれば、Ｉ２Ｃコントローラ１２２において、開始条件検出部１６１及び出力制御部１６２が動作していれば、システムコントローラ１２３、シーケンサ１６３、スレーブアドレス一致検出部１６４、バスインタフェース１６５がスタンバイ状態となっていても、システムコントローラ１２３、シーケンサ１６３、スレーブアドレス一致検出部１６４、バスインタフェース１６５がスタンバイ状態を解除されるまで、通信ライン１１４を通信できない状態として他の通信装置の通信開始を待たせることで、開始条件検出部１６１及び出力制御部１６２以外のＩ２Ｃコントローラ１２２と、システムコントローラ１２３をスタンバイ状態とすることが可能となる。
【００４６】
従って、Ｉ２Ｃコントローラ１２２及びシステムコントローラ１２３の消費電力を低減できる。また、開始条件検出部１６１及び出力制御部１６２は、比較的簡単な構成で実現できるため、簡単に適用することが可能である。
【００４７】
図６は、本発明の通信システムを適用したバッテリパックの一実施形態のブロック図を示す。同図中、フューエルゲージＩＣ２００は半導体集積化されており、デジタル部２１０とアナログ部２５０とから大略構成されている。
【００４８】
デジタル部２１０内には、ＣＰＵ２１１、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４、割込み制御部２１５、バス制御部２１６、Ｉ２Ｃ部２１７、シリアル通信部２１８、タイマ部２１９、パワーオンリセット部２２０が設けられている。これらの回路は内部バス２２２にて相互に接続されている。
【００４９】
ＣＰＵ２１１は、ＲＯＭ２１２に記憶されているプログラムを実行してフューエルゲージＩＣ２００全体を制御し、バッテリの充放電電流を積算してバッテリ残量を算出する処理等を実行する。この際にＲＡＭ２１３が作業領域として使用される。ＥＥＰＲＯＭ２１４にはトリミング情報等が記憶される。なお、ＣＰＵ２１１は図１に示すシステムコントローラ１２３に相当する。
【００５０】
割込み制御部２１５は、フューエルゲージＩＣ２００の各部から割込み要求を供給され、各割込み要求の優先度に応じて割込みを発生しＣＰＵ２１１に通知する。バス制御部２１６は、どの回路部が内部バス２２２を使用するかの制御を行う。
【００５１】
Ｉ２Ｃ部２１７は図１に示すＩ２Ｃドライバ１２１及びＩ２Ｃコントローラ１２２に相当し、ポート２３１，２３２を介して通信ラインに接続されて２線式のシリアル通信を行う。シリアル通信部２１８はポート２３３を介して図示しない通信ラインに接続されて１線式のシリアル通信を行う。
【００５２】
タイマ部２１９はシステムクロックをカウントし、そのカウント値はＣＰＵ２１１に参照される。パワーオンリセット部２２０はポート２３５に供給される電源Ｖｄｄが立ち上がったことを検出してリセット信号を発生しフューエルゲージＩＣ２００全体のリセットを行う。
【００５３】
アナログ部２５０内には、発振回路２５１、水晶発振回路２５２、マルチプレクサ（ＭＰＸ）２５３、分周器２５４、電圧センサ２５５、温度センサ２５６、電流センサ２５７、マルチプレクサ２５８、シグマ・デルタ変調器２５９が設けられている。
【００５４】
発振回路２５１はＰＬＬを持つ発振器であり数ＭＨｚの発振信号を出力する。水晶発振回路２５２はポート２７１，２７２に水晶振動子を外付けされて発振を行い、数ＭＨｚの発振信号を出力する。水晶発振回路２５２の発振周波数は発振回路２５１に対し高精度である。
【００５５】
マルチプレクサ２５３はポート２７３から供給される選択信号に基づいて発振回路２５１と水晶発振回路２５２のいずれか一方の出力する発振周波信号を選択しシステムクロックとしてフューエルゲージＩＣ２００の各部に供給すると共に分周器２５４に供給する。ところで、マルチプレクサ２５３はポート２７３から選択信号が供給されない場合には例えば発振回路２５１の出力する発振周波信号を選択する。分周器２５４はシステムクロックを分周して各種クロックを生成しフューエルゲージＩＣ２００の各部に供給する。
【００５６】
電圧センサ２５５はポート２７４，２７５それぞれに外付けされるバッテリ３０１，３０２の電圧を検出し、アナログの検出電圧をマルチプレクサ２５８に供給する。温度センサ２５６はフューエルゲージＩＣ２００の環境温度を検出しアナログの検出温度をマルチプレクサ２５８に供給する。
【００５７】
ポート２７６，２７７には電流検出用の抵抗３０３の両端が接続されており、電流センサ２５７はポート２７６，２７７それぞれの電位差から抵抗３０３を流れる電流を検出しアナログの検出電流をマルチプレクサ２５８に供給する。
【００５８】
マルチプレクサ２５８は、アナログの検出電圧、アナログの検出温度、アナログの検出温度を順次選択してシグマ・デルタ変調器２５９に供給する。シグマ・デルタ変調器２５９は各検出値をシグマ・デルタ変換することでパルス密度変調信号を内部バス２２２を通してＣＰＵ２１１に供給し、ＣＰＵ２１１にてデジタルフィルタ処理を行って検出電圧、検出温度、検出電流それぞれのデジタル化を行う。また、ＣＰＵ２１１は、バッテリの充放電電流を積算することによりバッテリ残量を算出する。この際検出温度は温度補正のために使用される。
【００５９】
上記のフューエルゲージＩＣ２００は、バッテリ（リチウムイオン電池）３０１，３０２、電流検出用の抵抗３０３、レギュレータ・保護回路３０４、抵抗３０５及びスイッチ３０６と共に筐体３１０に収納されてバッテリパック３００が構成されている。バッテリパック３００の端子３１１にバッテリ３０１の正電極及びレギュレータ・保護回路３０４の電源入力端子が接続され、レギュレータ・保護回路３０４の電源出力端子がフューエルゲージＩＣ２００の電源Ｖｄｄのポート２３５が接続されている。端子３１２は抵抗３０５を介してレギュレータ・保護回路３０４の接地端子に接続されると共に、スイッチ３０６を介して電流検出用の抵抗３０３のポート２７７との接続点に接続されている。レギュレータ・保護回路３０４は、端子３１１，３１２間の電圧を安定化すると共に、この電圧が所定範囲外となった場合にスイッチ３０６を遮断して保護を行う。
【００６０】
また、電流検出用の抵抗３０３のポート２７６との接続点はフューエルゲージＩＣ２００の電源Ｖｓｓのポート２３６が接続される。バッテリパック３００の端子３１３，３１４にはフューエルゲージＩＣ２００のポート２３１，２３２が接続されている。
【００６１】
図７は、図６のバッテリパック３００を使用した携帯型電子機器の一実施形態のブロック図を示す。同図中、携帯型電子機器４００は、例えば携帯型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話等の本体回路である。携帯型電子機器４００は、図１に示す通信装置１１１、１１２、１１３と同一構成の通信装置４１０を有している。
【００６２】
バッテリパック３００の端子３１１〜３１４それぞれは携帯型電子機器４００の電源Ｖｄｄ，Ｖｓｓの端子４０１，４０２、及びクロックラインＬ１及びデータラインＬ２が接続される端子４０３，４０４に接続される。これにより、バッテリパック３００内のバッテリ３０１，３０２から携帯型電子機器４００に電源が供給される。
【００６３】
この場合、通常、携帯型電子機器４００がマスタ、フューエルゲージＩＣ２００がスレーブとして動作し、携帯型電子機器４００からの要求により、フューエルゲージＩＣ２００は算出したバッテリ残量を携帯型電子機器４００の通信装置４１０に応答する。
【００６４】
なお、本実施形態では、Ｉ２Ｃドライバ１２１とＩ２Ｃコントローラ１２２とは別のブロックで記載されているが、一体であってもよい。さらに、本実施形態ではＩ２Ｃ通信方式の通信ラインを例に説明を行ったが、通信方式はＩ２Ｃに限定されるものではなく、所定の開始条件を検出して通信線を通信可能な状態として通信を行う通信方式一般に適用可能である。
【００６５】
また、本発明は上記実施形態に限定されるのもではなく、本発明の要旨を逸脱しない範囲で種々の変形例が考えられることは言うまでもない。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態のブロック構成図である。
【図２】Ｉ２Ｃドライバ１２１のブロック構成図である。
【図３】Ｉ２Ｃコントローラ１２２の機能ブロック図である。
【図４】システムコントローラ１２３の処理フローチャートである。
【図５】本発明の一実施形態の動作説明図である。
【図６】本発明の通信システムを適用したバッテリパックの一実施形態のブロック図である。
【図７】図６のバッテリパックを使用した携帯型電子機器の一実施形態のブロック図である。
【図８】従来のＩ２Ｃ通信の一例の動作を説明するための図である。
【符号の説明】
【００６７】
１００  通信システム
１１１，１１２，１１３  通信装置
１２１  Ｉ２Ｃドライバ
１２２  Ｉ２Ｃコントローラ
１２３  システムコントローラ
１１４  通信ライン
１３１  クロックドライバ
１３２  データドライバ
１４１  ドライブ回路
１４２  トランジスタ
１５１  ドライブ回路
１５２  トランジスタ
１６１  開始条件検出部
１６２  出力制御部
１６３  シーケンサ
１６４  スレーブアドレス一致検出部
１６５  バスインタフェース
２００  フューエルゲージＩＣ
３００  バッテリパック
３０１，３０２  バッテリ
４００  携帯型電子機器
Ｌ１  クロックライン
Ｌ２  データライン
【図１】
2007282186.tif 000003
【図２】
2007282186.tif 000004
【図３】
2007282186.tif 000005
【図４】
2007282186.tif 000006
【図５】
2007282186.tif 000007
【図６】
2007282186.tif 000008
【図７】
2007282186.tif 000009
【図８】
2007282186.tif 000010