(57)【要約】【課題】  演算増幅器の出力が負荷電流により変動した場合であっても、従来のように出力電流を検出することなく、より安定した出力電圧を負荷に供給する。【解決手段】  演算増幅回路１０Ａの出力端と接地間に負帰還抵抗Ｒ１およびＲ２を２個直列接続してその間から差動増幅器２に負帰還すると、その利得が（1+R1/R2）倍とすることができる。この演算増幅回路１０Ａの出力端と接地間に直列に接続された負帰還抵抗Ｒ１およびＲ２を切り離し、負荷４の手前までの往復分の配線抵抗ｒ１およびｒ２を含めて負帰還抵抗手段を構成することにより、負荷電流の増加分によって配線抵抗ｒ１およびｒ２の電圧降下が大きくなった分だけ、差動増幅器２で利得制御されて利得を高くできるため、負荷電流による電位変動を低減することができて、従来のように出力電流を検出することなく、演算増幅回路１０Ａによる安定した出力電圧を得ることができる。【選択図】  図１
2007074029.tif 000002
【特許請求の範囲】
【請求項１】
負荷に所定の電圧を供給可能とすると共に、帰還抵抗手段によって利得制御を可能とする増幅駆動手段が設けられ、該増幅駆動手段の出力端と該負荷との間の配線の接続点に、該帰還抵抗手段の一端が接続可能とされている演算増幅回路。
【請求項２】
前記増幅駆動手段は、一方入力端に入力される内部基準電圧と、他方入力端に入力される帰還電圧との差動増幅を行う差動増幅回路と、該差動増幅回路からの出力電圧により制御されて前記出力端から前記所定の電圧を前記負荷に出力可能とする駆動用トランジスタ手段とを有し、
前記帰還抵抗手段は、該他方入力端に抵抗分割電圧を供給可能とすると共に、前記一端が前記配線の接続点に接続可能とされ、他端が回路基準電圧側に接続されている請求項１に記載の演算増幅回路。
【請求項３】
前記増幅駆動手段の出力端に接続された出力端子と、前記帰還抵抗手段の一端が接続された帰還用端子とが設けられた請求項１または２に記載の演算増幅回路。
【請求項４】
前記所定の電圧は、前記負荷の基準電圧である請求項１または２に記載の演算増幅回路。
【請求項５】
前記増幅駆動手段の出力端から前記配線の接続点までの配線抵抗の抵抗値ｒ１、該接続点から前記帰還抵抗手段の一端までの配線抵抗の抵抗値ｒ２とし、
前記差動増幅回路は、該帰還抵抗手段が２個の抵抗器の直列回路であり、一方の抵抗値Ｒ１の抵抗器と他方の抵抗値Ｒ２の抵抗器間の電圧が負帰還されて、利得を｛１+（Ｒ１+ｒ１+ｒ２）/Ｒ２｝倍とする請求項１または２に記載の演算増幅回路。
【請求項６】
前記増幅駆動手段の出力端に前記帰還抵抗手段の一方の抵抗値Ｒ１の抵抗器の一端が接続され、該抵抗値Ｒ１の抵抗器の他端から前記配線の接続点までの配線抵抗の抵抗値ｒ１、該接続点から該帰還抵抗手段の他方の抵抗値Ｒ２の抵抗器の一端までの配線抵抗の抵抗値ｒ２とし、
前記差動増幅回路は、該一方の抵抗値Ｒ１の抵抗器、該抵抗値ｒ１の配線抵抗および該抵抗値ｒ２の配線抵抗と、該他方の抵抗値Ｒ２の抵抗器との間の電圧が負帰還されて、利得を｛１+（Ｒ１+ｒ１+ｒ２）/Ｒ２｝倍とする請求項１または２に記載の演算増幅回路。
【請求項７】
請求項１〜６のいずれかに記載の演算増幅回路と、該演算増幅回路から出力される所定の電圧により駆動する前記負荷とを有し、該演算増幅回路の出力端と該負荷との間の配線に、前記帰還抵抗手段の一端が接続されている電子情報機器。
【請求項８】
前記演算増幅回路はＬＳＩ（大規模集積回路）で構成され、前記増幅駆動手段の出力端が接続された出力端子と、前記帰還抵抗手段またはその一部の一端が接続された帰還用端子との別々の端子を介してＬＳＩ外部の前記負荷に接続されている請求項７に記載の電子情報機器。
【請求項９】
前記配線の接続点は、前記演算増幅回路の出力端と前記負荷との中間点よりも該負荷側かまたは、該負荷の入力端に設けられている請求項７または８に記載の電子情報機器。
【請求項１０】
前記配線の接続点は、前記負荷を搭載した前記ＬＳＩ内部に設けられている請求項８に記載の電子情報機器。
【請求項１１】
前記負荷は、前記所定の電圧を基準にして所定の高電圧または低電圧を発生させるチャージポンプ回路である請求項７〜１０のいずれかに記載の電子情報機器。
【請求項１２】
前記負荷は、液晶表示を駆動するソースドライバである請求項７〜１０のいずれかに記載の電子情報機器。
【請求項１３】
前記負荷として、前記所定の電圧を基準にして所定の高電圧または低電圧を発生させるチャージポンプ回路と、該チャージポンプ回路からの出力電圧を用いて液晶表示を駆動するためのソースドライバとが設けられた液晶表示パネルを有する請求項７〜１０のいずれかに記載の電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧が負荷電流により変動した場合でも安定した出力が供給される演算増幅回路および、これを用いた液晶表示パネルなどの電子情報機器に関する。
【背景技術】
【０００２】
この種の演算増幅回路における演算増幅器は、その出力側と接地側間に各抵抗を直列に接続してその接続点から負帰還されることにより、利得を（1+R1/R2）倍にして、基準電圧発生回路からの出力電圧を増幅する。これを従来技術１として図５を用いて説明する。
（従来技術１）
図５は、従来技術１の演算増幅回路の要部構成例を示す回路図である。
【０００３】
図５において、従来技術１の演算増幅回路１０は、内部的な基準電圧を発生させる基準電圧発生回路１と、出力電圧が２入力電圧差に比例する差動増幅器２と、この差動増幅器２からの出力電圧により制御される駆動用トランジスタ３と、この駆動用トランジスタ３の出力端子Voutと接地間に直列に設けられた帰還抵抗Ｒ１およびＲ２とを有し、その出力端子Voutに配線を介してコンデンサＣ１および負荷４が並列に接続されている。
【０００４】
差動増幅器２は、基準電圧発生回路１からの内部的な出力基準電圧が２入力端子の＋側端子に入力され、この２入力端子の−側端子が、直列接続された各帰還抵抗Ｒ１およびＲ２の接続点に接続され、その出力端が駆動用トランジスタ３のゲート（制御端）に接続されている。このように、駆動用トランジスタ３の出力電圧を、各帰還抵抗Ｒ１およびＲ２の接続点を介して、差動増幅器２の−側端子側に負帰還させることにより、差動増幅器２の利得が（1+R1/R2）倍になる。
【０００５】
駆動用トランジスタ３は、そのソース側に電源電圧ＡＶＤＤの出力端が接続され、そのドレイン側に、直列接続された帰還抵抗Ｒ１およびＲ２の一方端が接続され、その他方端が接地されている。さらに、この帰還抵抗Ｒ１およびＲ２の一方端と駆動用トランジスタ３のドレインとの接続部には演算増幅回路１０の出力端子ＶＯＵＴが接続されている。
【０００６】
図６は、図５の演算増幅回路に具体的回路定数を記載した回路図である。
【０００７】
図６において、基準電圧発生回路１から基準電圧として1.25Vを出力し、帰還抵抗Ｒ１の抵抗値としてR1=1500KΩ、帰還抵抗Ｒ２の抵抗値としてR2=500KΩに設定すると、演算増幅回路２の出力端子Voutには、
VOUT=1.25*（1+1500/500）=5.0V
の出力電圧が負荷４の基準電圧として出力される。  
（従来技術２）
従来技術２は、その従来の演算増幅回路を含む安定化電源回路に関するものであり、負荷変動による出力電圧の降下を抑制するために、出力電流を検出し、電圧降下した分の出力電圧を上げるという手法が特許文献１に示されている。
【０００８】
図７は、従来技術２の演算増幅器の要部構成例を含む安定化電源回路の回路図である。
【０００９】
図７に示すように、この安定化電源回路は、負荷に直列に接続され、負荷からの電流の逆流を阻止するダイオードである逆流阻止ダイオードＤ１と、出力電流を検出する抵抗である検出素子Ｒ３と、半導体素子である電力制御素子Ｑ１と、定電流制御素子Ｑ２と、定電圧制御手段２１とを有している。
【００１０】
逆流阻止ダイオードＤ１は、負荷からの電流の逆流を阻止するためのものであり、電流方向に負荷に直列に接続されている。
【００１１】
定電圧制御手段２１は、オペアアンプ（演算増幅器）ＯＰ１と、出力電圧設定抵抗Ｒ４およびＲ５と、ツェナーダイオードＺＤ１と、整流用ダイオードＤ２とを有し、その入力電圧により電力制御素子Ｑ１を制御して規定電圧の発生を維持させる。
【００１２】
また、定電圧制御手段２１は、逆流阻止ダイオードＤ１に流れる出力電流の変動による出力電圧の低下を補償して、規定電圧の出力を維持するために、出力電流のフィードバックによる電圧制御機能を有して電力制御素子Ｑ１を制御する。
【００１３】
以上により、従来技術２のオペアアンプ（演算増幅器）ＯＰ１は、上記従来技術１の場合と同様に、その電力制御素子Ｑ１を介した出力側と接地側ライン２２間に各抵抗Ｒ４およびＲ５を直列に接続してその接続点からオペアアンプＯＰ１の−側入力端子に負帰還することにより、オペアアンプＯＰ１の利得を（1+R4/R5）倍にして、その＋側入力端子への電圧と−側入力端子への電圧との差を差動増幅する。
【特許文献１】特開平４−１２５７０９号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、実際は、上記従来の演算増幅回路１０の出力端子VOUTの先には、配線抵抗（パッドあるいはバンプ抵抗も含む）などの抵抗成分が存在し、演算増幅回路１０の出力端子VOUからの出力電流によって電位降下が生じる。
【００１５】
具体的な例で説明すると、液晶表示パネル上にLSIチップが実装されるＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式では、演算増幅回路の出力端子VOUTの先には液晶表示パネル上の配線による配線抵抗が存在し、その抵抗値は数十Ωオーダーで接続される。
【００１６】
図８は、ＣＯＧされた従来の液晶表示パネルの要部構成例を示した上面図である。
【００１７】
図８において、従来の液晶表示パネル５のガラス基板上に搭載されるＣＯＧ方式にてＬＳＩチップ６（ソースドライバまたは、コントローラ内蔵のソースドライバなど）が実装されており、ＬＳＩチップ６と回路基板７とが接続されている。この回路基板７は、他の回路（信号処理回路や外部回路との信号をやり取りする回路など）を搭載した回路基板である。
【００１８】
図９は、図８のＬＳＩチップ６と回路基板７間の配線抵抗を強調して表した上面図である。
【００１９】
図１０は、従来技術１の演算増幅回路において、配線抵抗による電位降下を説明するための回路図である。
【００２０】
図１０において、例えば負荷電流としてIo=20mAを要求する負荷４が存在し、配線抵抗r１=50Ωとすると、平滑コンデンサＣ１のノードに現れる電圧は、VOUT-50Ω*20mA=VOUT-0.1Vとなり、本来その演算増幅回路１０の出力電圧VOは5Vであるはずのところが、配線抵抗r１の存在により0.1Vの電位降下を生じてしまう。
【００２１】
具体的な回路定数を以下のように設定して、その効果を回路シミュレーションする。図１０の回路シミュレーション結果は、
AVDD=6V、R１=1500KΩ、R２=500KΩ、配線抵抗ｒ１=50Ωに対して、図２の破線９に示すように、横軸の配線長（ｍ）が長くなるほど、負荷電流が増えた分の積（電圧Ｖ＝電流Ｉ・抵抗Ｒ）で電位降下していることが分かる。
【００２２】
一方、従来技術２では、負荷変動による電圧降下を抑制するために、検出素子Ｒ３により出力電流を検出し、これに基づいて、電圧降下した分の出力電圧を上げるようにしている。このように、負荷変動による電圧降下を抑制するためには出力電流を検出する必要があった。
【００２３】
本発明は、上記従来の問題を解決するもので、演算増幅器の出力が負荷電流により変動した場合であっても、従来のように出力電流を検出することなく、より安定した出力電圧を負荷に供給できる演算増幅回路および、これを用いた液晶表示パネルなどの電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明の演算増幅回路は、負荷に所定の電圧を供給可能とすると共に、帰還抵抗手段によって利得制御を可能とする増幅駆動手段が設けられ、該増幅駆動手段の出力端と該負荷との間の配線の接続点に、該帰還抵抗手段の一端が接続可能とされているものであり、そのことにより上記目的が達成される。
【００２５】
また、好ましくは、本発明の演算増幅回路における増幅駆動手段は、一方入力端に入力される内部基準電圧と、他方入力端に入力される帰還電圧との差動増幅を行う差動増幅回路と、該差動増幅回路からの出力電圧により制御されて前記出力端から前記所定の電圧を前記負荷に出力可能とする駆動用トランジスタ手段とを有し、前記帰還抵抗手段は、該他方入力端に抵抗分割電圧を供給可能とすると共に、前記一端が前記配線の接続点に接続可能とされ、他端が回路基準電圧側に接続されている。
【００２６】
さらに、好ましくは、本発明の演算増幅回路において、増幅駆動手段の出力端に接続された出力端子と、前記帰還抵抗手段の一端が接続された帰還用端子とが設けられている。
【００２７】
さらに、好ましくは、本発明の演算増幅回路における所定の電圧は、前記負荷の基準電圧である。
【００２８】
さらに、好ましくは、本発明の演算増幅回路において、前記増幅駆動手段の出力端から前記配線の接続点までの配線抵抗の抵抗値ｒ１、該接続点から前記帰還抵抗手段の一端までの配線抵抗の抵抗値ｒ２とし、
前記差動増幅回路は、該帰還抵抗手段が２個の抵抗器の直列回路であり、一方の抵抗値Ｒ１の抵抗器と他方の抵抗値Ｒ２の抵抗器間の電圧が負帰還されて、利得を｛１+（Ｒ１+ｒ１+ｒ２）/Ｒ２｝倍とする。
【００２９】
さらに、好ましくは、本発明の演算増幅回路において、前記増幅駆動手段の出力端に前記帰還抵抗手段の一方の抵抗値Ｒ１の抵抗器の一端が接続され、該抵抗値Ｒ１の抵抗器の他端から前記配線の接続点までの配線抵抗の抵抗値ｒ１、該接続点から該帰還抵抗手段の他方の抵抗値Ｒ２の抵抗器の一端までの配線抵抗の抵抗値ｒ２とし、
前記差動増幅回路は、該一方の抵抗値Ｒ１の抵抗器、該抵抗値ｒ１の配線抵抗および該抵抗値ｒ２の配線抵抗と、該他方の抵抗値Ｒ２の抵抗器との間の電圧が負帰還されて、利得を｛１+（Ｒ１+ｒ１+ｒ２）/Ｒ２｝倍とする。
【００３０】
本発明の電子情報機器は、本発明の上記演算増幅回路と、該演算増幅回路から出力される所定の電圧により駆動する前記負荷とを有し、該演算増幅回路の出力端と該負荷との間の配線に、前記帰還抵抗手段の一端が接続されているものであり、そのことにより上記目的が達成される。
【００３１】
また、好ましくは、本発明の電子情報機器における演算増幅回路はＬＳＩ（大規模集積回路）で構成され、前記増幅駆動手段の出力端が接続された出力端子と、前記帰還抵抗手段またはその一部の一端が接続された帰還用端子との別々の端子を介してＬＳＩ外部の前記負荷に接続されている。
【００３２】
さらに、好ましくは、本発明の電子情報機器における配線の接続点は、前記演算増幅回路の出力端と前記負荷との中間点よりも該負荷側かまたは、該負荷の入力端に設けられている。
【００３３】
さらに、好ましくは、本発明の電子情報機器における配線の接続点は、前記負荷を搭載した前記ＬＳＩ内部に設けられている。
【００３４】
さらに、好ましくは、本発明の電子情報機器における負荷は、前記所定の電圧を基準にして所定の高電圧または低電圧を発生させるチャージポンプ回路である。
【００３５】
さらに、好ましくは、本発明の電子情報機器における負荷は、液晶表示を駆動するソースドライバである。
【００３６】
さらに、好ましくは、本発明の電子情報機器において、前記負荷として、前記所定の電圧を基準にして所定の高電圧または低電圧を発生させるチャージポンプ回路と、該チャージポンプ回路からの出力電圧を用いて液晶表示を駆動するためのソースドライバとが設けられた液晶表示パネルを有する。
【００３７】
上記構成により、以下、本発明の作用を説明する。
【００３８】
本発明にあっては、演算増幅回路の出力電圧が、負荷電流に影響を受けずに、安定した出力を得られるよう、演算増幅回路の出力端と接地間に直列に接続されている負帰還抵抗手段との接続を切り離し、その直列の負帰還抵抗手段の一端を負荷の手前の配線抵抗との間で接続する。この負荷の手前の配線における接続点は、演算増幅回路の出力端と負荷との中間点よりも負荷側かまたは、負荷の入力端に設けられていることが好ましい。
【００３９】
このように、演算増幅回路の出力端から負荷の手前までの往復分の配線抵抗を含めて負帰還抵抗手段を構成することにより、負荷電流の変動分によって配線抵抗部分の抵抗値が変化し、これが差動増幅回路の利得制御に反映されて、負荷電流による電位変動を低減することが可能となる。これによって、従来のように出力電流を検出することなく、演算増幅回路から負荷に安定した出力電圧を供給することが可能となる。
【発明の効果】
【００４０】
以上により、本発明によれば、演算増幅回路の出力端と接地間に負帰還抵抗手段として抵抗を２個直列接続してその間から差動増幅回路に負帰還すると、その利得が（1+R1/R2）倍とすることができる。この演算増幅回路の出力端と接地間に直列に接続された負帰還抵抗手段を切り離し、負荷の手前までの往復分の配線抵抗を含めて負帰還抵抗手段を構成することにより、負荷電流の増加分によって配線抵抗部分の電圧降下が大きくなった分だけ、差動増幅回路で利得制御されて利得を高くできるため、負荷電流による電位変動を低減することができて、従来のように出力電流を検出することなく、演算増幅回路による安定した電圧出力を得ることができる。
【００４１】
特に、液晶表示パネルのガラス基板上に搭載されるCOG（Chip OnGlass）方式では、必然として、負荷である液晶表示パネルまでの配線抵抗および液晶表示パネルの配線抵抗が出力電圧に付加された構成となってしまい、演算増幅回路からの出力電圧が電位降下を引き起こす原因となるため、本発明による効果は図２に示す通り、有効な手段であることが分かる。
【００４２】
また、液晶表示パネルの駆動に本発明の演算増幅回路を使用する場合、液晶表示パネルの負荷変動による影響を受けにくいことから、液晶表示パネルの安定した高品位な表示動作を実現することができる。
【発明を実施するための最良の形態】
【００４３】
以下に、本発明の演算増幅回路の実施形態１および、この実施形態１の演算増幅回路を用いた電子情報機器を実施形態２，３として、図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係る演算増幅回路の要部構成例を示す回路図である。
【００４４】
図１において、実施形態１の演算増幅回路１０Ａは、ＬＳＩ（大規模集積回路）で構成され、内部基準電圧を発生する基準電圧発生回路１と、この基準電圧発生回路１からの内部基準電圧と帰還電圧との差動増幅を行う差動増幅回路としての差動増幅器２と、この差動増幅器２からの出力電圧により制御される駆動用トランジスタ手段としての駆動用トランジスタ３と、差動増幅器２の利得制御用の帰還抵抗手段としての帰還抵抗Ｒ１およびＲ２とを有している。これらの差動増幅器２および駆動用トランジスタ３により増幅駆動手段が構成されており、この増幅駆動手段が負荷に所定の電圧を供給可能とする。
【００４５】
差動増幅器２は、その一方入力端（＋側入力端）が基準電圧発生回路１の出力端に接続され、他方入力端（−側入力端）が、直列接続された帰還抵抗Ｒ１およびＲ２の接続点に接続され、差動増幅器２の出力端は駆動用トランジスタ３のゲートに接続されて、一方入力端（＋側入力端）に入力される内部基準電圧と、他方入力端（−側入力端）に入力される帰還電圧との差動増幅を行う。この場合に、差動増幅器２の利得を｛１＋（Ｒ１／Ｒ２｝倍とすることができる。
【００４６】
駆動用トランジスタ３は、この差動増幅器２からの出力電圧が制御端としてのゲートに接続され、そのソースが電源電圧ＡＶＤＤの出力端に接続され、そのドレインがＬＳＩの出力端子ＲＥＦｏに接続され、出力端子ＲＥＦｏから所定の電圧を負荷４側に出力可能としている。
【００４７】
帰還抵抗Ｒ１およびＲ２は、直列回路で構成されており、差動増幅器２の他方入力端（−側入力端）に抵抗分割電圧を供給可能とすると共に、この直列回路の一端がＬＳＩの帰還抵抗端子ＲＥＦｉに接続可能とされ、この直列回路の他端が回路基準電圧側（接地電圧側）に接続されている。
【００４８】
演算増幅回路１０Ａの出力端子ＲＥＦｏと、帰還抵抗Ｒ１およびＲ２の直列回路の一端が接続された帰還用端子ＲＥＦｉとの別々の端子を介してＬＳＩ外部のコンデンサＣ１と負荷３に並列に接続可能とされている。即ち、演算増幅回路１０Ａの出力端子ＲＥＦｏと、負荷４との間の配線（配線抵抗ｒ１）の接続点（出力部）Ｖｏｕｔに、帰還用端子ＲＥＦｉが配線（配線抵抗ｒ２）を介して接続可能とされている。
【００４９】
上記構成により、以下、その動作について説明する。
【００５０】
まず、駆動用トランジスタ３からの出力電圧は、出力端子ＲＥＦｏから出力され、出力端子ＲＥＦｏ、さらに抵抗ｒ１の第１配線を介して接続点Ｖｏｕｔから負荷４に出力される電流経路と、第１配線を介して接続点Ｖｏｕｔから抵抗ｒ２の第２配線側に分岐する電流経路とに分かれる。
【００５１】
ここで、本実施形態１の第２配線の抵抗ｒ２は、第１配線の抵抗ｒ１による接続点Ｖｏｕｔまでの電位降下を防いでいる。このため、本実施形態１の演算増幅回路１０Ａは安定した出力を負荷４に供給することができる。
【００５２】
具体的な回路定数を以下のように設定し、その効果をシミュレーションした結果を図２に示している。
【００５３】
ｒ1=ｒ2=50Ω、AVDD=6V、R1=1500KΩ、R2=500KΩ
図２は、図１の回路構成の回路シミュレーションの結果を示す図である。
【００５４】
従来の回路では、図２の破線９に示すように、横軸の配線長（ｍ）が長くなるほど、負荷電流が増えた分の積（電圧Ｖ＝電流Ｉ・抵抗Ｒ）で電位降下したが、本実施形態１の回路では、図２の実線８に示すように、横軸の配線長（ｍ）が長くなっても、負荷電流に対する電位降下が大幅に軽減されているのが明らかである。
（実施形態２）
上記実施形態１では、本発明の演算増幅回路の一例について説明したが、本実施形態２では、上記実施形態１の負荷４が、所定の電圧を基準にして所定の高電圧または低電圧を発生させるチャージポンプ回路の場合であって、上記実施形態１の演算増幅回路１０Ａの出力端をチャージポンプ回路の入力端に接続した場合について説明する。
【００５５】
図３は、本発明の実施形態１に係る演算増幅回路からの出力電圧をチャージポンプ回路に用いた実施形態２に係る電子情報機器の要部構成例を示す回路図である。なお、図３では、図１の構成部材と同一の作用効果を奏する構成部材には同一の符号を付してその説明を省略する。
【００５６】
図３に示すように、本実施形態２では、本実施形態１の演算増幅回路１０Ａの出力端に負荷４としてのチャージポンプ回路４１の入力端を接続したものである。このチャージポンプ回路４１は、基準電圧を昇圧したり、負の電圧を生成したりする回路である。
【００５７】
このチャージポンプ回路４１の特性について説明する。
【００５８】
チャージポンプ回路４１からの出力電圧は、電子情報機器である液晶表示パネルの表示の変化による負荷変動（TFT液晶表示パネル内の画素容量への充放電など）があるため、チャージポンプ出力の負荷電流が変動する。この負荷電流の変動によりチャージポンプ出力電圧（電源電圧など）が変動すると、液晶表示パネル、特に、アクティブ素子を配置したTFT液晶表示パネル内の各素子の動作に影響を与え、表示品位に影響を与えてしまう。このため、チャージポンプ出力電圧は、負荷変動による電位変動も少ないことが求められている。
【００５９】
本実施形態２における演算増幅回路１０Ａからの出力電圧は、ＬＳＩ１１の外部の配線を介した後、さらに端子を介してＬＳＩ１１の内部に入り、チャージポンプ回路４１に入力される。このとき、ＬＳＩ１１の内部であって、チャージポンプ回路４１の入力端の近傍に演算増幅回路１０Ａに帰還する配線の接続点を設け、チャージポンプ回路４１への入力電圧の降下を防いでいる。ＬＳＩ１１の外部配線の各配線抵抗における抵抗成分はr３、r４、r５、r６である。
【００６０】
このチャージポンプ回路４１からの出力電圧は、ＬＳＩ内の液晶表示パネル１１を駆動する回路（液晶ドライバのソースドライバやゲートドライバ）の電源電圧として主に使用される。
【００６１】
上記構成により、以下にその動作について説明する。
【００６２】
まず、駆動用トランジスタ３からの出力電圧がＬＳＩ１１の出力端子ＲＥＦｏを介して出力される。
【００６３】
次に、このＬＳＩ１１の出力端子ＲＥＦｏからの出力電圧はＬＳＩ外部の抵抗ｒ３の第３配線および抵抗ｒ６の第６配線を介して入力端子ＲＥＦｏ1に入力される。さらに、入力端子ＲＥＦｏ1からの入力電圧はＬＳＩ１１の内部で、かつチャージポンプ回路４１の入力端に近い位置で、チャージポンプ回路４１の入力端へ向かう出力と端子ＲＥＦｉ1へ向かう出力に分岐する。
【００６４】
ここで、上記実施形態１の場合と同様に、この抵抗ｒ５の第５配線および抵抗ｒ４の第４配線は、抵抗ｒ３の第３配線および抵抗ｒ６の第６配線による電位降下を防ぐ役割を果たす。
【００６５】
この結果、本実施形態１の演算増幅回路１０Ａは、負荷変動があっても、安定した出力電圧をチャージポンプ回路４１に供給することができる。このように、演算増幅回路１０Ａからの出力電圧が安定供給できるため、チャージポンプ回路４１の負荷変動による電位変動を抑制することができる。
（実施形態３）
上記実施形態１では、本発明の演算増幅回路の一例についての説明したが、本実施形態３では、上記実施形態１の負荷４が、液晶表示パネルを表示駆動するソースドライバの場合であって、上記実施形態１の演算増幅回路１０Ａの出力端をソースドライバの入力端に接続した場合について説明する。
【００６６】
図４は、本発明の実施形態１に係る演算増幅回路からの出力電圧を、液晶表示パネルを表示駆動するソースドライバの電源電圧に用いた実施形態３に係る電子情報機器の要部構成例を示す回路図である。なお、図４では、図１の構成部材と同一の作用効果を奏する構成部材には同一の符号を付してその説明を省略する。
【００６７】
図４に示すように、本実施形態３では、本実施形態１の演算増幅回路１０Ａの出力端に負荷４としてのソースドライバ４２の入力端を接続したものである。このソースドライバ４２は、液晶表示パネルを表示駆動するものである。
【００６８】
このソースドライバ４２の特性について説明する。
【００６９】
ソースドライバ４２は、液晶表示の階調表示データをデジタル・アナログ変換して表示電圧を各画素部に出力するものであり、その電源電圧の電位変動は、液晶表示パネルの表示のコントラスト、透過率などの出力ダイナミックレンジを決定するものである。このため、電源電圧の電位変動は液晶表示パネルの表示品位に影響を与える。また、ソースドライバ４２からの表示出力電圧は、容量性の液晶負荷に直接接続されており、液晶表示パネルの表示による負荷変動を直接受けるものである。この負荷変動による電位変動は、液晶表示に大きな影響を与える。このため、演算増幅回路１０Ａから安定した出力電圧を供給することが重要である。
【００７０】
図４中の各配線抵抗の抵抗成分はr１０、r１１、ｒ１２、ｒ１３である。各端子REF0、REFiで駆動用トランジスタ３の出力端と負帰還抵抗Ｒ１およびＲ２の直列回路とを切り離し、ソースドライバ４２の入力端に近い領域で各端子REF0１、REFi１を介してＬＳＩ１２内部の接続点で接続している。
【００７１】
上記構成により、以下、その動作について説明する。
【００７２】
まず、駆動用トランジスタ３からの出力電圧が出力端子ＲＥＦｏを介してＬＳＩ１２の外部に出力される。
【００７３】
次に、出力端子ＲＥＦｏからの出力電圧は、ＬＳＩ１２の外部の第１０配線抵抗ｒ１０および第１３配線抵抗ｒ１３を介し入力端子ＲＥＦｏ1に入力される。さらに、この入力端子ＲＥＦｏ1からの入力電圧はＬＳＩ１２の内部で、かつソースドライバ４２の入力端に近い位置で、ソースドライバ４２の入力端へ向かう出力と出力端子ＲＥＦｉ1へ向かう出力とに分岐する。
【００７４】
ここで、上記実施形態１の場合と同様に、第１２配線抵抗ｒ１２および第１１配線抵抗ｒ１１は、第１０配線抵抗ｒ１０および第１３配線抵抗ｒ１３による電位降下を防ぐ役割を果たす。
【００７５】
その結果、本発明の演算増幅回路１０Ａは安定した出力電圧をソースドライバ４２に供給することができる。
【００７６】
本実施形態３では、演算増幅回路１０Ａからの出力電圧は、ＬＳＩ１２の外部の配線を介した後、さらに端子を介してＬＳＩ１２の内部に入り、ソースドライバ４２に入力される。このとき、ＬＳＩ１２の内部であって、ソースドライバ４２の入力端の近傍位置に演算増幅回路１０Ａへ帰還する配線の接続点を設け、ソースドライバ４２への入力電圧の降下を防ぐことができる。
【００７７】
以上により、本実施形態１〜３によれば、演算増幅回路１０Ａの出力端と接地間に負帰還抵抗Ｒ１およびＲ２を２個直列接続してその間から差動増幅器２に負帰還すると、その利得が（1+R1/R2）倍とすることができる。この演算増幅回路１０Ａの出力端と接地間に直列に接続された負帰還抵抗Ｒ１およびＲ２を切り離し、負荷４の手前までの往復分の配線抵抗ｒ１およびｒ２を含めて負帰還抵抗手段を構成することにより、負荷電流の増加分によって配線抵抗ｒ１およびｒ２の電圧降下が大きくなった分だけ、差動増幅器２で利得制御されて利得を高くできるため、負荷電流による電位変動を低減することができて、従来のように出力電流を検出することなく、演算増幅回路１０Ａによる安定した出力電圧を得ることができる。
【００７８】
また、チャージポンプ回路４１やソースドライバ４２を有する液晶表示パネルが負荷変動に対して影響を受けにくいため、安定した高品位な表示を実現することができる電子情報機器を得ることができる。
【００７９】
なお、上記実施形態２では、図３において、演算増幅回路１０Ａおよびチャージポンプ回路４１が内蔵されたＬＳＩ１１の事例であるが、これに限らず、演算増幅回路１０Ａとチャージポンプ回路４１とが別のＬＳＩに設けられていてもよい。また、演算増幅回路１０Ａから基準電圧発生回路１が分離されていてもよい。
【００８０】
即ち、動トランジスタ３の出力端子ＲＥＦｏから配線の接続点Ｖｏｕｔまでの配線抵抗の抵抗値ｒ１、この接続点Ｖｏｕｔから帰還抵抗Ｒ１の一端が接続された端子ＲＥＦｉまでの配線抵抗の抵抗値ｒ２とし、差動増幅器２は、負帰還抵抗手段が２個の抵抗器の直列回路であり、一方の抵抗値Ｒ１の抵抗器と他方の抵抗値Ｒ２の抵抗器間の電圧が負帰還されて、利得を｛１+（Ｒ１+ｒ１+ｒ２）/Ｒ２｝倍とすることができる。
【００８１】
または、駆動トランジスタ３の出力端子ＲＥＦｏから配線の接続点Ｖｏｕｔまでの配線抵抗の抵抗値ｒ１、この接続点Ｖｏｕｔから帰還抵抗Ｒ１の一端が接続された端子ＲＥＦｉまでの配線抵抗の抵抗値ｒ２とし、差動増幅器２は、負帰還抵抗手段が２個の抵抗器で構成され、一方の抵抗値Ｒ１の抵抗器、抵抗値ｒ１の配線抵抗および抵抗値ｒ２の配線抵抗と、他方の抵抗値Ｒ２の抵抗器との間の電圧が負帰還されて、利得を｛１+（Ｒ１+ｒ１+ｒ２）/Ｒ２｝倍とすることができる。
【００８２】
また、上記実施形態３では、図４において、演算増幅回路１０Ａおよびソースドライバ４２が内蔵されたＬＳＩ１２の事例であるが、これに限らず、演算増幅回路１０Ａとソースドライバ４２とが別のＬＳＩに設けられていてもよい。また、演算増幅回路１０Ａから基準電圧発生回路１が分離されていてもよい。
【００８３】
さらに、上記実施形態１〜３では、負帰還抵抗Ｒ1およびＲ２の直列回路の一端と駆動用トランジスタ３の出力端との間を切り離しているが、負帰還抵抗Ｒ1と負帰還抵抗Ｒ２との間を切り離してもよい。
【００８４】
上記実施形態２では、負荷４として、所定の電圧を基準にして所定の高電圧または低電圧を発生させるチャージポンプ回路４１について説明し、上記実施形態３では、負荷４として、液晶表示を駆動するソースドライバ４２について説明したが、これに限らず、これらは一緒に設けられていてもよい。この場合に、電子情報機器である液晶表示パネルの負荷４として、チャージポンプ回路４１と、このチャージポンプ回路４１からの出力電圧を電源電圧として用いて液晶表示を駆動するためのソースドライバ４２とを有していてもよい。
【００８５】
以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００８６】
本発明は、出力電圧が負荷電流により変動した場合でも安定した出力が供給される演算増幅回路および、これを用いた液晶表示パネルなどの電子情報機器の分野において、演算増幅回路の出力端と接地間に負帰還抵抗手段として抵抗を２個直列接続してその間から差動増幅回路に負帰還すると、その利得が（1+R1/R2）倍とすることができる。この演算増幅回路の出力端と接地間に直列に接続された負帰還抵抗手段を切り離し、負荷の手前までの往復分の配線抵抗を含めて負帰還抵抗手段を構成することにより、負荷電流の増加分によって配線抵抗部分の電圧降下が大きくなった分だけ、差動増幅回路で利得制御されて利得を高くできるため、負荷電流による電位変動を低減することができて、従来のように出力電流を検出することなく、演算増幅回路による安定した電圧出力を得ることができる。特に、液晶表示パネルのガラス基板上に搭載されるCOG（ChipOn Glass）方式では、必然として、負荷である液晶表示パネルまでの配線抵抗および液晶表示パネルの配線抵抗が出力電圧に付加された構成となってしまい、演算増幅回路からの出力電圧が電位降下を引き起こす原因となるため、本発明による効果は図２に示す通り、有効な手段であることが分かる。また、液晶表示パネルの駆動に本発明の演算増幅回路を使用する場合、液晶表示パネルの負荷変動による影響を受けにくいことから、液晶表示パネルの安定した高品位な表示動作を実現することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施形態１に係る演算増幅回路の要部構成例を示す回路図である。
【図２】図１の回路構成の回路シミュレーションの結果を示す図である。
【図３】本発明の実施形態１に係る演算増幅回路からの出力電圧をチャージポンプ回路に適用した実施形態２に係る電子情報機器の要部構成例を示す回路図である。
【図４】本発明の実施形態１に係る演算増幅回路からの出力電圧をソースドライバに適用した実施形態３に係る電子情報機器の要部構成例を示す回路図である。
【図５】従来技術１の演算増幅回路の要部構成例を示す回路図である。
【図６】図５の演算増幅回路に具体的回路定数を記載した回路図である。
【図７】従来技術２の演算増幅器の要部構成例を含む安定化電源回路の回路図である。
【図８】ＣＯＧされた従来の液晶表示パネルの要部構成例を示した上面図である。
【図９】図８のＬＳＩチップと回路基板間の配線抵抗を強調して表した上面図である。
【図１０】従来技術１の演算増幅回路において、配線抵抗による電位降下を説明するための回路図である。
【符号の説明】
【００８８】
１  基準電圧発生回路
２  差動増幅器（差動増幅回路）
３  駆動用トランジスタ
４  負荷
４１  チャージポンプ回路
４２  ソースドライバ
５  液晶表示パネル
６  ＬＳＩチップ
７  回路基板
８  本発明による回路シミュレーション結果
９  従来回路の回路シミュレーション結果
１０Ａ  演算増幅回路
１１，１２  ＬＳＩ
ｒ１  第１配線抵抗
ｒ２  第２配線抵抗
ｒ３  第３配線抵抗  
ｒ４  第４配線抵抗
ｒ５  第５配線抵抗
ｒ６  第６配線抵抗
ｒ７  第７配線抵抗
ｒ８  第８配線抵抗
ｒ９  第９配線抵抗
ｒ１０  第１０配線抵抗
ｒ１１  第１１配線抵抗
ｒ１２  第１２配線抵抗
ｒ１３  第１３配線抵抗
C1、C2  平滑コンデンサ
R1、R2  帰還抵抗
ＲＥＦｏ、ＲＥＦｉ、ＲＥＦｏ１、ＲＥＦｉ１  端子
Ｖｏｕｔ  演算増幅回路から配線を介した接続点（出力部）
【図１】
2007074029.tif 000003
【図２】
2007074029.tif 000004
【図３】
2007074029.tif 000005
【図４】
2007074029.tif 000006
【図５】
2007074029.tif 000007
【図６】
2007074029.tif 000008
【図７】
2007074029.tif 000009
【図８】
2007074029.tif 000010
【図９】
2007074029.tif 000011
【図１０】
2007074029.tif 000012