(57)【要約】【課題】    オン抵抗ないしはオン電圧が効果的に低減されるとともに、オフ耐圧を効果的に向上させる半導体装置を提供する。【解決手段】  ｎ型のドリフト領域２０と、ｐ型のボディ領域３０と、半導体装置１の表面に形成されており、ボディ領域３０によってドリフト領域２０から隔てられているソース領域４０と、ソース領域４０の表面からボディ領域３０に伸びるトレンチ６１と、トレンチ６１の内壁に形成されたゲート絶縁膜６２，６５を備え、半導体装置１の表面から底部のゲート絶縁膜６５の表面側までの深さは、半導体装置１の表面からドリフト領域２０までの深さよりも浅く形成されている。また、ｎ型の不純物を高濃度に含むとともに、底部のゲート絶縁膜６５の厚み部分に対向して、ドリフト領域２０に接してボディ領域３０に形成されている半導体領域７０を備えている。【選択図】  図１
2007173503.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の不純物を含む第１半導体領域と、
第２導電型の不純物を含むとともに、第１半導体領域の上部に設けられている第２半導体領域と、
第１導電型の不純物を含み、半導体装置の表面に形成されているとともに、第２半導体領域によって第１半導体領域から隔てられている第３半導体領域と、
第３半導体領域の表面から第２半導体領域内に伸びているトレンチと、
トレンチの内壁に形成されているゲート絶縁膜と、
ゲート絶縁膜に包まれているトレンチゲート電極を備えており、
半導体装置の表面からトレンチの底部に形成されているゲート絶縁膜の表面までの深さが、半導体装置の表面から第１半導体領域の表面までの深さよりも浅く形成されており、
第１導電型の不純物を高濃度に含むとともに、トレンチの底部に形成されているゲート絶縁膜と第１半導体領域に接する位置において第２半導体領域内に形成されている第４半導体領域を備えていることを特徴とする半導体装置。
【請求項２】
第１半導体領域は、第１導電型の不純物を含む第５半導体領域と、第２導電型の不純物を含む第６半導体領域を備え、
第５半導体領域と第６半導体領域は、相互に対を成した状態で、第２半導体領域の裏面側に分散配置されていることを特徴とする請求項１の半導体装置。
【請求項３】
第５半導体領域と第６半導体領域の間には絶縁膜が設けられていることを特徴とする請求項２の半導体装置。
【請求項４】
第１導電型の不純物を含む第１半導体領域を形成する工程と、
第２導電型の不純物を含む第２半導体領域を第１半導体領域の上部に形成する工程と、
第１導電型の不純物を含む第３半導体領域を第２半導体領域の表面の一部に形成する工程と、
第３半導体領域の表面から第２半導体領域に伸びるトレンチを形成する工程と、
トレンチの底部に、第１導電型の不純物の拡散源を含むゲート絶縁部材を配置する不純物拡散源配置工程と、
トレンチの内壁面に熱酸化を施してゲート絶縁膜を形成する加熱工程を備え、
前記不純物拡散源配置工程の後に前記加熱工程を実施することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オン抵抗ないしはオン電圧を効果的に低減するとともに、オフ耐圧を効果的に向上させる半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
ドリフト領域と、ドリフト領域の上部に設けられているボディ領域と、ボディ領域の表面の一部に形成されているとともに、ボディ領域によってドリフト領域から隔てられているソース領域と、ソース領域の表面からドリフト領域に伸びているトレンチゲート電極を備える縦型のＭＯＳＦＥＴが知られている。
トレンチゲート電極の内壁にはゲート絶縁膜が設けられており、トレンチにはポリシリコン等の導電性部材が埋め込まれている。一般的に、半導体装置の表面から導電性部材の底部までの深さ（トレンチの底部に形成されているゲート絶縁膜の表面までの深さ）は、ドリフト領域に達するように構成されている。これにより、半導体装置がオンする際に、トレンチゲート電極の側壁にゲート絶縁膜を介して対向しているボディ領域の導電型が反転してチャネル領域が形成される。そして、ソース領域とドリフト領域がチャネル領域を介して導通する。
しかしながら、この構成によると、半導体装置がオフ状態の際に、ゲートとドレイン間にかかる電圧による電界が、トレンチゲート電極の底部のエッジ部に集中し易い。これにより半導体装置のオフ耐圧は、トレンチゲート電極の底部のエッジ部近傍の電界の集中度合いによって決定され、オフ耐圧が低くなる虞があった。
【０００３】
そこで、図１７に示す特許文献１の半導体装置１００では、トレンチゲート電極１６０の底部がドリフト領域１２０に達していない。すなわち、トレンチゲート電極１６０は、ソース領域１４０の表面からボディ領域１３０の深さ方向の途中まで形成されている。また、トレンチゲート電極１６０の底部からドリフト領域１２０に亘って、ドリフト領域１２０と同じ導電型の不純物を含む半導体領域１７０を配設している。これにより、半導体装置１００がオンする際には、トレンチゲート電極１６０の側壁にゲート絶縁膜１６２を介して対向しているボディ領域１３０（図１７の×印部）に形成されたチャネル領域１６０ａと半導体領域１７０を介して、ソース領域１４０とドリフト領域１２０を導通状態とすることができる。この構成によれば、従来と比較して、半導体装置がオフ状態の際にゲートとドレイン間にかかる電圧による電界が、トレンチゲート電極の底部のエッジ部Ｅに集中し難く、オフ耐圧を改善することができる。
【特許文献１】特開２０００−２６９４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置１００は、図１７に示すように、チャネル領域１６０ａと半導体領域１７０を介してソース領域１４０とドリフト領域１２０が導通状態となってターンオンする。半導体領域１７０が電流経路となるため、不純物濃度が高濃度である方がオン抵抗を低減することができる。しかしながら、半導体領域１７０の近傍は、オフ状態の際には空乏化するべき領域であり、半導体領域１７０の不純物濃度が高いと空乏層が形成され難くなり、オフ耐圧を効果的に改善することができない。したがって、半導体領域１７０の不純物濃度は、オフ耐圧とオン抵抗の兼ね合いにより設定され、両方を十分に満たす不純物濃度の設定が難しい。
本発明は、上記の問題点を解決するために創案された。本発明では、オン抵抗ないしはオン電圧を効果的に低減するとともに、オフ耐圧を効果的に向上させる技術を提供する。
【課題を解決するための手段】
【０００５】
（請求項１に記載の発明）
本発明の半導体装置は、第１導電型の不純物を含む第１半導体領域と、第２導電型の不純物を含むとともに第１半導体領域の上部に設けられている第２半導体領域と、第１導電型の不純物を含んだ状態で半導体装置の表面に形成されているとともに第２半導体領域によって第１半導体領域から隔てられている第３半導体領域と、第３半導体領域の表面から第２半導体領域内に伸びているトレンチと、トレンチの内壁に形成されているゲート絶縁膜と、ゲート絶縁膜に包まれているトレンチゲート電極を備えている。そして、半導体装置の表面からトレンチの底部に形成されているゲート絶縁膜の表面までの深さが、半導体装置の表面から第１半導体領域の表面までの深さよりも浅く形成されている。また、第１導電型の不純物を高濃度に含むとともに、トレンチ底部に形成されているゲート絶縁膜と第１半導体領域に接する位置において第２半導体領域内に形成されている第４半導体領域を備えている。
第１半導体領域には第１導電型の不純物を含む領域があればよく、全ての領域にわたって第１導電型の不純物を含んでいなくてもよい。
この半導体装置は、半導体装置の表面からトレンチ底部に形成されているゲート絶縁膜の表面までの深さが、半導体装置の表面から第１半導体領域の表面までの深さよりも浅く形成されていればよく、トレンチそのものは、第３半導体領域から第２半導体領域内を伸びて第１半導体領域に至るまで形成されていてもよいし、第２半導体領域の途中まで形成されていてもよい。すなわち、第１半導体領域に達していてもよいし、達していなくてもよい。トレンチの底部が第１半導体領域に達している場合には、半導体装置がオフ状態の際にゲート絶縁膜の底部に電界が集中し易いので、トレンチ底部に形成するゲート絶縁膜を厚く形成するのが好ましい。トレンチの底部が第１半導体領域に達していない場合には、トレンチ底部に形成するゲート絶縁膜を必ずしも厚く形成する必要がない。
【０００６】
トレンチの内壁に形成されているゲート絶縁膜の内側には、ポリシリコン等の導電性電極部材が埋められて、トレンチゲート電極が形成される。本発明の半導体装置では、半導体装置の表面からトレンチの底部に形成されているゲート絶縁膜の表面までの深さが、半導体装置の表面から第１半導体領域の表面までの深さよりも浅く形成されている。したがって、導電性電極部材で埋められている部分（トレンチゲート電極）は、第１半導体領域に設けられていない。
これにより、半導体装置がオフ状態の際に、ゲート電極の底部のエッジ部に電界が集中することを防止することができる。そして、半導体装置のオフ耐圧、例えば、半導体装置がＭＯＳ型ＦＥＴ等の場合にはゲートとドレイン間の耐圧、半導体装置がＩＧＢＴ等の場合にはゲートとコレクタ間の耐圧を向上させることができる。また、本発明の半導体装置では、高濃度に不純物を含む第４半導体領域が設けられていることにより、半導体装置がオン状態の際には、第２半導体領域のトレンチ側壁部に形成されたチャネル層と第４半導体領域を介して、第３半導体領域と第１半導体領域が導通する。半導体装置のオン抵抗あるいはオン電圧を小さくすることができる。
したがって、本発明の半導体装置を用いれば、オン抵抗ないしはオン電圧が効果的に低減されるとともに、オフ耐圧を効果的に向上させることができる。
【０００７】
（請求項２に記載の発明）
半導体装置の第１半導体領域が、第１導電型の不純物を含む第５半導体領域と、第２導電型の不純物を含む第６半導体領域を備え、第５半導体領域と第６半導体領域は、相互に対を成した状態で、第２半導体領域の裏面側に分散配置されていることがある。いわゆる、スーパージャンクション構造を有する半導体装置は、上記の構成を備えている。
本発明は、スーパージャンクション構造を有する半導体装置に適用したときにも有用である。この場合、一般的に、第５半導体領域の上部にトレンチが形成されて、トレンチゲート電極が形成される。
【０００８】
（請求項３に記載の発明）
上記したスーパージャンクション構造を有する半導体装置において、第５半導体領域と第６半導体領域の間に絶縁膜が設けられていることがある。
これによれば、第４半導体領域を形成する際に、絶縁膜が不純物の拡散防止膜となり、不純物が不要な半導体領域に無駄に拡散しない。したがって、特性の良い半導体装置を容易に形成することができる。
【０００９】
（請求項４に記載の発明）
本発明の半導体装置の製造方法は、第１導電型の不純物を含む第１半導体領域を形成する工程と、第２導電型の不純物を含む第２半導体領域を第１半導体領域の上部に形成する工程と、第１導電型の不純物を含む第３半導体領域を第２半導体領域の表面の一部に形成する工程と、第３半導体領域の表面から第２半導体領域に伸びるトレンチを形成する工程と、トレンチの底部に第１導電型の不純物の拡散源を含むゲート絶縁部材を配置する不純物拡散源配置工程と、トレンチの内壁面に熱酸化を施してゲート絶縁膜を形成する加熱工程を備えている。そして、不純物拡散源配置工程の後に加熱工程を実施する。
「不純物の拡散源を含むゲート絶縁部材」には、元々不純物の拡散源を含んでいるゲート絶縁部材を用いてもよいし、ゲート絶縁部材を配置してから不純物の拡散源をゲート絶縁部材に注入してもよい。また、不純物拡散源配置工程はトレンチを形成する工程の前に実施してもよいし、トレンチを形成する工程の後に実施してもよい。
また、加熱工程によって不純物拡散源を含むゲート絶縁部材の不純物が第２半導体領域に拡散すればよい。すなわち、不純物拡散源配置工程の後に加熱工程を実施すればよく、直度に実施してもよいし、直後ではなくてもよい。
【００１０】
本発明の半導体装置の製造方法を用いれば、加熱工程でトレンチの内面にゲート絶縁膜を形成する際に、トレンチの底部の位置に配置したゲート絶縁部材からゲート絶縁部材に含まれている第１導電型の不純物を、ゲート絶縁部材に接している第２半導体領域に拡散させることができる。
これにより、トレンチ底部に形成されているゲート絶縁膜と第１半導体領域の両者に接する位置の第２半導体領域内に第１導電型の不純物を含む第４半導体領域を形成するのと同時に、トレンチ内壁面にゲート絶縁膜を形成することができる。したがって、工程数を減少させることにより半導体装置の製造コストを削減することができる。
【発明の効果】
【００１１】
本発明によれば、半導体装置のオン抵抗ないしはオン電圧が効果的に低減されるとともにオフ耐圧が効果的に向上する。
【発明を実施するための最良の形態】
【００１２】
以下に説明する実施例の主要な特徴を列記しておく。
（第１実施形態）トレンチ底部には、第１導電型の不純物の拡散源を含むゲート絶縁部材と、その下に不純物の拡散防止用のゲート絶縁部材を配置する。
（第２実施形態）拡散防止用のゲート絶縁部材は、窒化シリコンにより形成されている。
（第３実施形態）ボディ領域の裏面側に、スーパージャンクション構造が形成されている。
（第４実施形態）ボディ領域の裏面側に形成されているスーパージャンクション構造は、ｎコラムとｐコラムの間に絶縁膜が設けられている。トレンチゲート電極はｎコラムの表面側に位置するボディ領域内に形成されている。
（第５実施形態）ｎコラムとｐコラムの間に絶縁膜を形成する工程を実施した後に、トレンチを形成する工程、トレンチの底部に第１導電型の不純物の拡散源を含むゲート絶縁部材を配置する不純物拡散源配置工程、トレンチの内壁面に熱酸化を施してゲート絶縁膜を形成する加熱工程を順次実施する。
【実施例】
【００１３】
（第１実施例）
以下に第１実施例の半導体装置１を図１〜図６を参照して説明する。第１実施例は、パワーＭＯＳＦＥＴに本発明を適用したものである。
図１は、第１実施例の半導体装置１の断面図を示す。図２〜図６は、半導体装置１の製造方法を示す。
図１に示すように、半導体装置１には、ｎ＋型のドレイン領域１０上にｎ−型のドリフト領域（特許請求の範囲の第１半導体領域の実施例）２０が設けられている。また、ドリフト領域２０の表面側（図１に示す上側）には、ｐ−型のボディ領域（特許請求の範囲の第２半導体領域の実施例）３０が設けられている。また、ボディ領域３０の表面側の一部には、ｎ＋型のソース領域（特許請求の範囲の第３半導体領域の実施例）４０，４０が対を成して設けられている。ｎ＋型のソース領域４０，４０の間には、半導体装置1の表面からボディ領域３０の下面（ドリフト領域２０の表面）に向かって伸びる、トレンチゲート電極６０が形成されている。各ソース領域４０のトレンチゲート電極６０の反対側のボディ領域３０の表面には、それぞれボディコンタクト領域５０が形成されている。
【００１４】
トレンチ６１の内壁はゲート絶縁膜６２，６４で覆われている。ゲート絶縁膜６２，６４の内側にポリシリコン等の導電性部材６４が充填されており、トレンチゲート電極が形成されている。トレンチ６１の側壁に形成されているゲート絶縁膜６２よりも、トレンチ６１の底部に形成されているゲート絶縁膜６５の方が厚く形成されている。例えば、ドリフト領域２０から半導体装置の表面までの深さＬ２が６μｍ程度の場合、側壁のゲート絶縁膜６２の厚みは０．１μｍ程度であり、底部のゲート絶縁膜６５の厚みは０．２μｍ程度に形成する。すなわち、側壁のゲート絶縁膜６２の厚みと底部のゲート絶縁膜６５の厚みの比が１：２程度となるように、各ゲート絶縁膜を形成する。なお、半導体装置１の表面からトレンチ６１の底部に形成されているゲート絶縁膜６５の表面までの深さＬ１は、半導体装置１の表面からドリフト領域２０の表面までの深さＬ２よりも浅く形成されている。
【００１５】
また、半導体装置１には、ゲート絶縁膜６２の底部の厚み部分６５に対向するボディ領域３０内に、ｎ型の不純物を含む半導体領域（特許請求の範囲の第４半導体領域の実施例）７０が設けられている。半導体領域７０は、ドリフト領域２０の表面に接するボディ領域３０に設けられている。
図１では、半導体装置１のごく一部のみを示しているが、実際には多数のトレンチゲート電極６０等が設けられ、多数のＭＯＳＦＥＴ群が形成されている。
【００１６】
半導体装置１を使用する場合には、ドレイン領域１０に接続されたドレイン電極（図示省略）に数百Ｖ〜１０００Ｖ程度の正電圧が印加され、ソース領域４０及びボディコンタクト領域５０に接続されたソース電極（図示省略）が接地され、トレンチゲート電極６０に印加されるゲート電圧がオンオフ制御される。トレンチゲート電極６０にゲートオン電圧が印加されると、トレンチゲート電極６０の側壁に対向するボディ領域３０（図１に示す×印部分）がｎ型に反転し、チャネル領域６０ａが形成される。そのために、ソース領域４０とドリフト領域２０の間が、チャネル領域６０ａと半導体領域７０を介して導通状態となる。そして、ソース領域４０からドリフト領域２０に電子が移動し、半導体装置１はオン状態となる。
また、トレンチゲート電極６０に印加する電圧がオフされると、チャネル領域６０ａが消失して半導体装置１はオフ状態となる。
【００１７】
ここで、半導体装置１の製造方法を、図２〜図６を用いて簡単に説明する。
まず図２に示すように、ｎ＋型のシリコン基板で構成されるドレイン領域１０の上に、エピタキシャル成長によってｎ−型のドリフト領域２０を形成する。次に、ドリフト領域２０の表面に熱酸化を施して酸化シリコン（ＳｉＯ２）のゲート絶縁膜６５を形成する。
次に、所定の間隔を隔てて離間するマスクを形成する（図示省略）。そして、マスクから露出しているゲート絶縁膜６５を除去する。この結果、図３に示すように、ドリフト領域２０上にゲート絶縁膜６５が所定の間隔を隔てて離間して存在することとなる。そして、残したゲート絶縁膜６５の上部に、その表面から、インクジェット方式でｎ型不純物の拡散源を注入する工程を実施する。
次に、図４に示すように、ドリフト領域２０の上に、エピタキシャル成長によってｐ−型のボディ領域３０を形成する。
次に、図５に示すように、残したゲート絶縁膜６５の上部以外のボディ領域３０の表面にマスクＭを形成する。そして、マスクＭから露出しているボディ領域３０にエッチングを行って、ゲート絶縁膜６５に至るまでトレンチ６１を形成する。次に、トレンチ６１の側壁に熱酸化を行ってトレンチの側壁に酸化シリコン（ＳｉＯ２）のゲート絶縁膜６２を形成する。この熱によって、同時に各ゲート絶縁膜６５の上部に注入したｎ型不純物の拡散源が、各ゲート絶縁膜６５に接しているボディ領域３０に拡散する。これによってボディ領域３０内にｎ型の不純物を含む半導体領域７０が形成される。なお、この時点で、半導体領域７０にｎ型不純物が０．５×１０１８ｃｍ−３以上が拡散するように、前述したゲート絶縁膜６５の上部にｎ型不純物の拡散源を注入する工程で注入する際の拡散源の量が設定されている。半導体領域７０は、ゲート絶縁膜６５とドリフト領域２０の両者に接する位置に形成される。
次に、図６に示すように、トレンチ６１内を導電性電極部材６４で埋め、ゲート電極６０を形成する。
その後、イオン注入及び熱処理によってボディ領域３０の表面の一部に、図１に示すように、ソース領域４０及びボディコンタクト領域５０を形成する。
【００１８】
本実施例の半導体装置１では、半導体装置１の表面からトレンチ底部のゲート絶縁膜６５の表面までの深さＬ１が、半導体装置１の表面からドリフト領域２０の表面までの深さＬ２よりも浅く形成されている。したがって、トレンチゲート電極６０の、少なくとも導電性電極部材６４で埋められている部分は、ドリフト領域２０に配置されていない。
これにより、半導体装置１がオフ状態の際に、ゲート電極６０の底部のエッジ部Ｅに電界が集中することを防止することができる。そして、半導体装置１のオフ耐圧を向上させることができる。
また、本実施例の半導体装置１では、高濃度に不純物を含む半導体領域７０が設けられていることにより、半導体装置１がオン状態の際には、ボディ領域３０のトレンチ側壁部に形成されたチャネル層６０ａと半導体領域７０を介して、ソース領域４０とドリフト領域２０を導通状態とすることができる。そして、半導体装置１のオン抵抗を小さくすることができる。
したがって、半導体装置１を用いれば、オン抵抗が効果的に低減されるとともに、オフ耐圧を効果的に向上させることができる。
【００１９】
第１実施例では、トレンチ６１が深さ方向（図１に示す上下方向）についてドリフト領域２０の表面まで達している（トレンチ６１の深さ方向の寸法＝ドリフト領域２０の表面までの深さＬ２）場合について説明したが、導電性電極部材６４で埋められている部分がドリフト領域２０に配置されていなければよい。トレンチ６１自体は、ドリフト領域２０に至るまで形成されていても（トレンチ６１の深さ方向の寸法＞ドリフト領域２０の表面までの深さＬ２）よい。また、半導体装置１がオン状態となる際に、半導体領域７０を経路の一部として、ソース領域４０とドリフト領域２０の間を導通状態とすることができれば、トレンチ６１はドリフト領域２０の表面まで達していなくても（トレンチ６１の深さ方向の寸法＜ドリフト領域２０の表面までの深さＬ２）よい。
【００２０】
（第２実施例）
以下に第２実施例の半導体装置１ａを図７〜図１２を参照して説明する。第２実施例の半導体装置１ａでは、トレンチゲート電極のトレンチを形成した後に不純物拡散源配置工程を実施して形成する。
図７は、第２実施例の半導体装置１ａの断面図を示す。図８〜図１２は、半導体装置１ａの製造方法を示す。
半導体装置１ａでは、トレンチゲート電極６０ａの底部に窒化シリコン（Ｓｉ３Ｎ４）絶縁部材６７ａが配設されている。そして、窒化シリコン絶縁部材６７ａの上部には、予め不純物拡散源を含んでいる絶縁部材６６ａが配設されている。また、トレンチゲート電極６０ａの側壁には、ゲート酸化膜６２ａが形成されている。また、半導体装置１ａの表面から絶縁部材６６ａの表面までの深さＬ３は、半導体装置１ａの表面からドリフト領域２０の表面までの深さＬ２よりも浅く形成されている。
その他の構成は、図１に示す半導体装置１と同様である。図１と図７で同様の構成部材には、同じ符号を付して表している。
【００２１】
ここで、半導体装置１ａの製造方法を、図８〜図１２を用いて説明する。
まず図８に示すように、ｎ＋型のシリコン基板で構成されるドレイン領域１０の上に、エピタキシャル成長によってｎ−型のドリフト領域２０を形成する。次に、ドリフト領域２０の上に、エピタキシャル成長によってｐ−型のボディ領域３０を形成する。
次に、図９に示すように、所定の間隔を隔てて離間するマスクＭを形成する。そして、マスクＭから露出しているボディ領域３０にエッチングを行って、ドリフト領域２０に至るまでトレンチ６１ａを形成する。
次に、図１０に示すように、各トレンチ６１ａ底部に、窒化シリコン（Ｓｉ３Ｎ４）の絶縁部材６７aを形成する。
次に、図１１に示すように、絶縁部材６７aの上部に、ｎ型不純物（例えば、リン）の拡散源を含む絶縁部材６６aを形成する。
そして、図１２に示すように、トレンチ６1ａの表面に熱酸化を行って酸化シリコン（ＳｉＯ２）の膜６２ａを形成する。この熱によって、絶縁部材６６aに含まれているｎ型不純物の拡散源が、各絶縁部材６６aに接しているボディ領域３０に拡散する。これによってｎ型の不純物を含む半導体領域７０が形成される。なお、この時点で、半導体領域７０にｎ型不純物が０．５×１０１８ｃｍ−３以上拡散するように、前述した絶縁部材６６aに含めるｎ型不純物の拡散源の量が設定される。
後は、図６に示した第１実施例と同様、各トレンチ６１ａ内をポリシリコン等の導電性電極部材６４で埋め、ゲート電極６０を形成する。そして、マスクＭを除去し、イオン注入及び熱処理によってボディ領域３０の表面の一部にソース領域及びボディコンタクト領域を形成する。
【００２２】
本実施例の半導体装置１ａでは、ｎ型不純物の拡散源を含む絶縁部材６６aの下部に、窒化シリコン（Ｓｉ３Ｎ４）の絶縁部材６７aを形成している。これにより、絶縁部材６６aに含まれるｎ型不純物がドリフト領域２０に拡散し難く、効率よく半導体領域７０を形成することができる。
【００２３】
（第３実施例）
以下に第３実施例の半導体装置１ｂを図１３〜図１６を参照して説明する。第３実施例の半導体装置１ｂは、ドリフト領域２０ｂにスーパージャンクション構造を有している。
図１３は、第３実施例の半導体装置１ｂの断面図を示す。図１４〜図１６は、半導体装１ｂの製造方法を示す。
図１３に示すように、ドリフト領域２０ｂのスーパージャンクション構造として、ｎ型コラム２３ｂとｐ型コラム２１ｂの繰り返し構造が形成されている。ｎ型コラム２３ｂとｐ型コラム２１ｂは、ドレイン領域１０とボディ領域３０ｂの間で、縦方向（図１３の上下方向）に伸びている。また、各コラム２１ｂ，２３ｂは、奥行き方向（図１の紙面に垂直な方向）に伸びており、横方向（図１の左右方向）には所定の幅を有している。各コラム２１ｂ，２３ｂの間には、絶縁膜２２ｂが設けられている。すなわち、各コラム２１ｂ，２３ｂは薄板状に形成されており、横方向（図１３の左右方向）で、絶縁膜２２ｂを介して互いに隣接して繰り返し設けられている。
【００２４】
ここで、半導体装置１ｂの製造方法を、図１４〜図１６を用いて説明する。
まず、ｎ＋型のシリコン基板で構成されるドレイン領域１０の上に、エピタキシャル成長によってｎ-型の半導体領域を形成する。
そして、図１４に示すように、所定の間隔を隔てて離間するマスクMを形成する。そして、マスクＭから露出しているｎ-型の半導体領域にエッチングを行って溝８０を形成する。この結果、ｎ-型の半導体領域が離間して存在することとなる。この工程により残存したｎ-型の半導体領域がスーパージャンクション構造のｎ型コラム２３ｂとなる。次に、溝８０の内周面を熱酸化して絶縁膜２２ｂを形成する。溝８０の底部に形成された酸化膜（図示省略）は除去しておく。
そして、図１４のマスクＭを除去し、図１５に示すように、離間して存在する溝８０内にｎ型コラム２３ｂを囲繞するまでｐ型のシリコン結晶を埋め込みエピタキシャル成長させてｐ型コラム２１ｂとｎ型コラム２３ｂが絶縁膜２２ｂを介して交互に繰り返されたスーパージャンクション構造を形成する。この際、ｐ型コラム２１ｂのｐ型不純物が、エピタキシャル成長させたｐ型半導体領域（ｐ型コラム２１ｂから、さらに上方やそ側方に成長した半導体領域）からｎ型コラム２３ｂの上面に拡散する。そのため、ｎ型コラム２３ｂの上面はカウンタードーピングされ、ｐ型に反転する。この工程によりｎ型コラム２３ｂ上部に形成されたｐ型の半導体領域が半導体装置１ｂのボディ領域３０ｂとなる。なお、ボディ領域３０ｂを形成するために、ｎ型コラム２３ｂ上部を積極的にｐ型に反転する目的で、その位置にｐ型の不純物をイオン注入してもよい。
次に、図１６に示すように、トレンチゲート電極６０ｂ（併せて図１３参照）を形成しない位置の表面にマスクＭを形成する。そして、ボディ領域３０ｂにエッチングを行い、表面からｎ型コラム２３ｂに至るトレンチ６1ｂを形成する。
その後の工程は、図１０〜図１２に示した第２実施例の半導体装置１ａと同様、半導体装置１ａのトレンチゲート電極６０ａのように、トレンチ６１ｂにトレンチゲート電極６０ｂを形成する。そして、マスクＭを除去し、イオン注入及び熱処理によってボディ領域３０ｂの表面の一部にソース領域及びボディコンタクト領域を形成する。
【００２５】
本実施例の半導体装置１ｂは、ドリフト領域２０ｂにスーパージャンクション構造を有している。これにより、オフ耐圧を向上させることができるとともに、オン抵抗を減少させることができる。また、ｐ型コラム２１ｂとｎ型コラム２３ｂの間に設けられている絶縁膜２２ｂが不純物の拡散防止膜となって、不純物がボディ領域３０に無駄に拡散せず、効率良く半導体領域７０を形成することができる。したがって、特性の良い半導体装置を容易に形成することができる。
【００２６】
第１実施例〜第３実施例では、特許請求の範囲でいう第１導電型がｎ型であり、第２導電型がｐ型である場合を示している。第１導電型がｐ型であり、第２導電型がｎ型である実施例もありえる。
第１実施例〜第３実施例では、半導体装置が縦型ＭＯＳ電界効果トランジスタである場合について説明したが、本発明は、ＩＧＢＴ等他の半導体装置にも適用することができる。
【００２７】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２８】
【図１】半導体装置１の断面図を示す。
【図２】半導体装置１の製造方法を示す。
【図３】半導体装置１の製造方法を示す。
【図４】半導体装置１の製造方法を示す。
【図５】半導体装置１の製造方法を示す。
【図６】半導体装置１の製造方法を示す。
【図７】半導体装置１ａの断面図を示す。
【図８】半導体装置１ａの製造方法を示す。
【図９】半導体装置１ａの製造方法を示す。
【図１０】半導体装置１ａの製造方法を示す。
【図１１】半導体装置１ａの製造方法を示す。
【図１２】半導体装置１ａの製造方法を示す。
【図１３】半導体装置１ｂの断面図を示す。
【図１４】半導体装置１ｂの製造方法を示す。
【図１５】半導体装置１ｂの製造方法を示す。
【図１６】半導体装置１ｂの製造方法を示す。
【図１７】従来の半導体装置１００の断面図を示す。
【符号の説明】
【００２９】
１，１ａ，１ｂ  半導体装置
１０  ドレイン領域
２０，２０ｂ  ドリフト領域
２１ｂ  ｐ型コラム
２２ｂ  絶縁膜
２３ｂ  ｎ型コラム
３０，３０ｂ  ボディ領域
４０  ソース領域
５０  ボディコンタクト領域
６０，６０ａ，６０ｂ  トレンチゲート電極
６１，６１ａ，６１ｂ  トレンチ
６２，６２ａ，６２ｂ，６５  ゲート絶縁膜
６６ａ，６７ａ  絶縁部材
７０  ｎ＋型の半導体領域
８０  溝
【図１】
2007173503.tif 000003
【図２】
2007173503.tif 000004
【図３】
2007173503.tif 000005
【図４】
2007173503.tif 000006
【図５】
2007173503.tif 000007
【図６】
2007173503.tif 000008
【図７】
2007173503.tif 000009
【図８】
2007173503.tif 000010
【図９】
2007173503.tif 000011
【図１０】
2007173503.tif 000012
【図１１】
2007173503.tif 000013
【図１２】
2007173503.tif 000014
【図１３】
2007173503.tif 000015
【図１４】
2007173503.tif 000016
【図１５】
2007173503.tif 000017
【図１６】
2007173503.tif 000018
【図１７】
2007173503.tif 000019