(57)【要約】【課題】利用可能性が高いダミー配線を付加することができる半導体集積回路装置の設計方法を提供すること。【解決手段】ブリッジ配線を作成するＬＣ層の配線方向と直交する配線方向が設定されたＬＢ層において配線が作成されていない配線グリッドを空き領域４２として抽出し、空き領域４２間にＬＣ層の配線方向に沿って延びるブリッジ配線ＢＬを作成した。ＬＢ層の空き領域４２は、改版のための配線を形成するために利用される。【選択図】図５
2007305800.tif 000002
【特許請求の範囲】
【請求項１】
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計方法であって、
前記第１の配線層の第１の配線方向と直交する第２の配線方向に設定された第２の配線層において配線が作成されていない配線グリッドを空き領域として抽出し、空き領域間に前記第１の配線方向に沿って延びる前記ブリッジ配線を前記第１の配線層に作成した、ことを特徴とする半導体集積回路装置の設計方法。
【請求項２】
前記ブリッジ配線は、前記空き領域が所定のグリッド数以上の場合に該空き領域の最外グリッドまで形成されたことを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項３】
前記ブリッジ配線の両端に、前記第１の配線層の配線と接続可能なコンタクトを作成したことを特徴とする請求項１又は２記載の半導体集積回路装置の設計方法。
【請求項４】
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計装置であって、
前記第１の配線層の第１の配線方向と直交する第２の配線方向に設定された第２の配線層において配線が作成されていない配線グリッドを空き領域として抽出し、空き領域間に前記第１の配線方向に沿って延びる前記ブリッジ配線を前記第１の配線層に作成した、ことを特徴とする半導体集積回路装置の設計装置。
【請求項５】
所定の第１の配線層の第１の配線方向と直交する第２の配線方向に沿って配線が形成された第２の配線層において配線が形成されていない配線グリッドからなる空き領域に対して、該空き領域間に前記第１の配線方向に沿って延びるブリッジ配線が前記第１の配線層に形成されてなることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の設計方法、設計装置、及び半導体集積回路装置に関するものである。
近年、半導体集積回路装置は、（ＬＳＩ）は大規模化・高集積化が進められ、多くの配線層を利用して素子が接続されている。そして、半導体集積回路装置の作成後、仕様の変更等により、回路を修正する必要が生じる場合がある。この回路修正は、半導体集積回路装置の作成に用いられるマスクを改版することにより行なわれることが多い。そして、少ないマスク層の改版により回路修正を行なうことが求められている。
【背景技術】
【０００２】
従来、半導体集積回路装置の回路修正をマスクの改版により行なう方法として、迂回配線（ダミー配線）を所定の配線層に予め挿入し、該迂回配線を利用することで、少ないマスク層の改版にて回路修正を行なう方法が開示されている（例えば、特許文献１，特許文献２参照）。
【特許文献１】特開平６−２１６２４７号公報
【特許文献２】特開２０００−２５２３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上記の従来方法では、迂回配線の配置位置、長さを最適化する手段が開示されていないため、必ずしも配線修正に適した配線があるとは限らず、改版するマスクの数が増加する虞があった。
【０００４】
迂回配線の利用率を高めるために、配線が形成されていない配線グリッドに可能な限り迂回配線を挿入することが考えられる。しかしながら、利用した迂回配線において不要な配線部分が配線に付加されるため、その回路に対して大きな配線容量が付加されることになり、遅延が増大するため、迂回配線を利用することが難しいという問題があった。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、利用可能性が高いブリッジ配線を付加することができる半導体集積回路装置の設計方法、設計装置、及び半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明によれば、前記第１の配線層の第１の配線方向と直交する第２の配線方向に設定された第２の配線層において配線が作成されていない配線グリッドが空き領域として抽出され、空き領域間に前記第１の配線方向に沿って延びる前記ブリッジ配線が前記第１の配線層に作成される。第２の配線層の空き領域は、改版のための配線を形成するために利用される。従って、空き領域間に作成されたブリッジ配線の利用度が高く、配線が形成されていない配線グリッドの全てにブリッジ配線を作成する場合に比べて作成されるブリッジ配線の配線長が短いため余分な配線容量が付加することがない。
【０００７】
請求項２に記載の発明によれば、前記ブリッジ配線は、前記空き領域が所定のグリッド数以上の場合に該空き領域の最外グリッドまで形成される。
請求項３に記載の発明によれば、前記ブリッジ配線の両端に、前記第１の配線層の配線と接続可能なコンタクトが作成される。従って、第２の配線層に配線を形成するだけで論理変更に対応が可能となる、つまり第２の配線層のみを改版すればよい。
【０００８】
請求項４に記載の発明によれば、半導体集積回路装置の設計装置は、前記第１の配線層の第１の配線方向と直交する第２の配線方向に設定された第２の配線層において配線が作成されていない配線グリッドを空き領域を抽出し、空き領域間に前記第１の配線方向に沿って延びる前記ブリッジ配線を前記第１の配線層に作成する。第２の配線層の空き領域は、改版のための配線を形成するために利用される。従って、空き領域間に作成されたブリッジ配線の利用度が高く、空き領域の全てにブリッジ配線を作成する場合に比べて作成されるブリッジ配線の配線長が短いため余分な配線容量が付加することがない。
【０００９】
請求項５に記載の発明によれば、半導体集積回路装置には、所定の第１の配線層の第１の配線方向と直交する第２の配線方向に沿って配線が形成された第２の配線層において配線が形成されていない配線グリッドからなる空き領域に対して、該空き領域間に前記第１の配線方向に沿って延びるブリッジ配線が前記第１の配線層に形成されてなる。第２の配線層の空き領域は、改版のための配線を形成するために利用される。従って、空き領域間に作成されたブリッジ配線の利用度が高く、空き領域の全てにブリッジ配線を作成する場合に比べて作成されるブリッジ配線の配線長が短いため余分な配線容量が付加することがない。
【発明の効果】
【００１０】
本発明によれば、利用可能性が高いブリッジ配線を付加することが可能な半導体集積回路装置の設計方法、設計装置、及び半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１は、半導体集積回路装置の設計処理，改版処理を実施するためのコンピュータシステムの概略構成図である。
【００１２】
このコンピュータ１１は、一般的なＣＡＤ（Computer Aided Design ）装置からなり、中央処理装置（以下、ＣＰＵという）１２、メモリ１３、磁気ディスク１４、表示装置１５、入力装置１６、及び外部記憶装置１７により構成され、それらはバス１８を介して相互に接続されている。
【００１３】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、半導体集積回路装置の設計処理，改版処理を実行する。メモリ１３には、各種処理を実現するために必要なプログラムとデータが格納され、このメモリ１３としては、通常、キャッシュ・メモリ，システム・メモリ，及びディスプレイ・メモリ等（図示略）を含む。
【００１４】
表示装置１５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ，ＬＣＤ，ＰＤＰ等（図示略）が用いられる。入力装置１６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボード及びマウス装置等（図示略）が用いられる。
【００１５】
磁気ディスク１４は、通常、磁気ディスク装置，光ディスク装置，光磁気ディスク装置等（図示略）を含む。この磁気ディスク１４には、半導体集積回路装置の設計処理，改版処理のためのプログラムデータ、ネットリストやレイアウトデータ等の各種データが格納されている。ＣＰＵ１２は、入力装置１６等による指示に応答して前記プログラム，データをメモリ１３へ転送し、それを逐次実行する。
【００１６】
ＣＰＵ１２が実行するプログラムデータは、記録媒体１９にて提供される。外部記憶装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、外部記憶装置１７を介して記録媒体１９からプログラムデータを読み出し、それを磁気ディスク１４にインストールする。
【００１７】
記録媒体１９はコンピュータ読み取り可能な記録媒体であり、例えば、ＣＤＲＯＭ，ＤＶＤ等の光ディスク１９ａ、磁気テープ(MT)，フレキシブルディスク，光磁気ディスク(MO,MD,…)等の磁気媒体１９ｂが用いられる。尚、半導体メモリや外部接続されるハードディスク装置等が用いられても良い。この記録媒体１９に、上述のプログラムデータを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００１８】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体、ディスク装置、通信媒体を介してコンピュータ１１が接続されるサーバ装置の記憶装置、等を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００１９】
次に、半導体集積回路装置の設計処理，改版処理を説明する。
図２（ａ）は、半導体集積回路装置の初版レイアウトデータを作成する処理の一部フローチャートである。
【００２０】
ステップ２１において、図１のＣＰＵ１２は、メモリ１３又は磁気ディスク１４に記憶されたネットリストとライブラリデータに基づいて、半導体集積回路装置を構成するセルなどを配置し、セル間等を配線にて接続し、作成したレイアウトデータをメモリ１３又は磁気ディスク１４に記憶する。
【００２１】
ステップ２２において、ＣＰＵ１２は、半導体集積回路装置のレイアウトデータに対して、所定の配線層に対してブリッジ配線を挿入し、挿入後のレイアウトデータを記憶する。半導体集積回路装置は多層配線構造であり、製造プロセスでは、アルミニウムや銅等の金属配線を形成するためのマスク、拡散層を形成するためのマスク、配線層間の絶縁層に開孔されたスルーホール（ビアとも呼ばれる）を介して配線層間等を接続するためのコンタクトを形成するためのマスク（スルーホールを形成するためのマスク）、等が使用される。
【００２２】
ＣＰＵ１２は、第２の配線層として所定の改版対象層に対応する配線層にブリッジ配線を作成する。詳述すると、ＣＰＵ１２は、先ず、改版対象層において、配線が存在しない配線グリッドがある領域を空き領域として抽出する。そして、ＣＰＵ１２は、改版対象層の配線方向と直交する方向を配線方向とする層（以下、配線追加層）において、配線方向に沿って配線グリッドを通り、空き領域の上方を通過するブリッジ配線を作成する。この時、ＣＰＵ１２は、作成する配線の両端が空き領域の枠上となるようにブリッジ配線を作成する。更に、ＣＰＵ１２は、空き領域の大きさが所定グリッド数（例えば２×２グリッド）以上のとき、その領域の最外のグリッドまでブリッジ配線を形成する。つまり、ＣＰＵ１２は、所定グリッド数以上の大きさの空き領域の内部には、ブリッジ配線を形成しないようにしている。
【００２３】
次に、ステップ２３において、ＣＰＵ１２は、ステップ２２において作成されたレイアウトデータに対して物理検証を実施する。物理検証において、ＣＰＵ１２は、配線幅、配線間隔、等の幾何的な設計ルールに従ってレイアウトデータの配線等が形成されているか否かをチェックする。
【００２４】
図２（ｂ）は、半導体集積回路装置のレイアウトデータを改版する修正処理のフローチャートである。
ステップ３１において、図１のＣＰＵ１２は、金属配線層の改版のみで論理変更が可能か否かを検討する。この検討の条件として、論理変更時に不要となるセルの実質的な削除を行わないこと、ＥＣセルの追加・変更・削除、それらを接続する配線を形成するメタル層の変更、がある。ＥＣセルは、回路変更などを見越して予め半導体集積回路装置に作られた予備のセル（冗長なセル）である。回路変更に応じて、冗長セルをネット中に追加する、使用していた論理セルと異なる論理の冗長セルを使用する（変更）、ネットの論理セルを使用しないように配線を形成する（削除）、ことが可能である。ＣＰＵ１２は、金属配線層の改版のみによる論理変更が可能な場合に次のステップに移行し、論理変更が不可能な場合に本処理を終了する。
【００２５】
ステップ３２において、ＣＰＵ１２は、論理変更を実施する。この時、メタルＥＣＯ（Engineering Change Order：ネットリストの変更に、金属配線のみの変更により対応すること）のためのネットリストを変更する。
【００２６】
ステップ３３において、ＣＰＵ１２は、ステップ３２にて作成したネットリストに基づいて、予め作成されたブリッジ配線を利用し、改版対象層においてメタルＥＣＯを実施する。改版対象層は、修正の内容に応じて設定される。この改版対象層が少なければ、回路修正した半導体集積回路装置を製造するために作成されるマスクの数が少なくなり、そのマスク作成に要する時間、コスト、等を削減することができる。
【００２７】
改版対象層は、予め作成されたブリッジ配線に応じて設定される。ＣＰＵ１２は、セルの追加・削除を行わない、つまり単なる結線のみ変更する場合、ブリッジ配線にコンタクトを介して接続可能な配線を形成する配線層を改版対象層に設定する。また、ＣＰＵ１２は、回路変更にＥＣセルの追加・変更・削除が伴う場合、そのＥＣセルを利用することにより修正が必要な配線層、及びそのＥＣセルをブリッジ配線と接続するために修正が必要な配線層を改版対象層に設定する。
【００２８】
例えば、ブリッジ配線がＬＣ層（金属配線層であり、半導体基板から上方に向かって３つめの層）の配線である場合、そのブリッジ配線とコンタクトを介して接続される配線層（例えばＬＢ層）を改版対象層とする。ＥＣセルを使用するために変更が必要な配線層ＮＡ，ＬＡ，ＮＢと、ＥＣセルをブリッジ配線と接続するために修正が必要な配線層ＬＢとを、改版対象層とする。尚、配線層ＬＡは複数の金属配線のうちの最下層であり、配線層ＮＡは、配線層ＬＡの配線と拡散層を接続するコンタクトを形成するための層であり、配線層ＮＢは配線層ＬＢの配線と配線層ＬＡの配線とを接続するコンタクトを形成するための層である。
【００２９】
ＣＰＵ１２は、ステップ３２にて作成したネットリストに従って、設定した改版対象層について、配線やコンタクトなどの配線要素の追加・変更・削除をレイアウトデータに対して行い、改版後のレイアウトデータを記憶する。
【００３０】
次に、ステップ３４において、ＣＰＵ１２は、ブリッジ配線を利用し、タイミングＥＣＯを実施する。論理セルの追加・変更・削除により、ゲート遅延や配線遅延の増加・減少等により、動作タイミングが変化する。このため、タイミングの調整が必要なネットに対して、ブリッジ配線を利用してタイミング調整のための回路修正を行い、その修正後のレイアウトデータを記憶する。
【００３１】
ステップ３５において、ＣＰＵ１２は、回路修正されたレイアウトデータに対して、半導体集積回路装置のタイミング検証、物理検証を実施する。この検証においてエラーがない場合、ＣＰＵ１２は、修正処理を終了する。検証においてエラーが発生する場合、ステップ３１に移行し、修正処理を実行する。尚、発生するエラーに応じて、移行するステップを適宜変更してもよい。
【００３２】
次に、レイアウトの説明図を用いてステップ２２のブリッジ配線の挿入処理を説明する。
図３は、配置・配線処理終了後、つまり図２（ａ）のステップ２１において作成されたレイアウトデータ４１の一部拡大図である。尚、図３には、素子、ブリッジ配線を挿入する配線層（ＬＣ層）と改版対象層（ＬＢ層）の配線、及び素子と配線又は配線間を接続するコンタクトを示している。更に、図３において、図面縦方向がＬＢ層の配線方向であり、図面横方向がＬＣ層の配線方向である。
【００３３】
先ず、ＣＰＵ１２は、図４に示すように、ＬＢ層の配線に着目し、配線が存在していない配線グリッドを空き領域４２として抽出する。尚、図４には、空き領域４２の配線グリッドに黒丸を表示して領域を示している。
【００３４】
次に、図５に示すように、ＣＰＵ１２は、ＬＢ層の配線方向と直交する配線方向であるＬＣ層において、配線方向に沿って配線グリッドを通り、空き領域４２の上方を通過するブリッジ配線ＢＬを作成する。この時、ＣＰＵ１２は、作成する配線の両端が空き領域の枠上となるようにブリッジ配線ＢＬを作成する。更に、ＣＰＵ１２は、空き領域の大きさが所定グリッド数（例えば２×２グリッド）以上のとき、その領域の最外のグリッドまでブリッジ配線を形成する。つまり、ＣＰＵ１２は、所定グリッド数以上の大きさの空き領域の内部には、ブリッジ配線を形成しないようにしている。
【００３５】
次に、レイアウトの説明図を用いて改版処理を説明する。
今、図３において、セルＣ１とセルＣ２の接続を入れ替える論理変更を行なう。つまり、セルＣ１の端子Ｔ１に接続された配線Ｌ１と、セルＣ２の端子Ｔ２に接続された配線Ｌ２とをそれぞれセルから切り離し、配線Ｌ１のネットをセルＣ２の端子Ｔ２に接続し、配線Ｌ２のネットをセルＣ１の端子Ｔ１に接続する。この場合、図５に示すブリッジ配線ＢＬを利用し、図６にハッチングを付して表わした配線及びコンタクトをそれぞれＬＢ層及びＮＣ層に作成する。このように作成した配線及びコンタクトとブリッジ配線ＢＬを図７に示す。ＬＢ層の配線Ｌ１は、ＬＢ層に作成した配線Ｌ１１〜Ｌ１３と、ＮＣ層に作成したコンタクトＶ１１〜Ｖ１４と、ＬＣ層のブリッジ配線ＢＬ１，ＢＬ２を介して端子Ｔ２に接続され、端子Ｔ１は、ＬＢ層に作成した配線Ｌ２１，Ｌ２２と、ＮＣ層に作成したコンタクトＶ２１，Ｖ２２と、ＬＣ層のブリッジ配線ＢＬ３を介して配線Ｌ２に接続される。このように、ブリッジ配線ＢＬ（ＢＬ１〜ＢＬ３）を利用することにより、ＬＢ層及びＮＣ層の改版により、論理変更を行なうことができる。
【００３６】
従来のブリッジ配線は、図８に示すように、ＬＣ層において、配線が形成されていない配線グリッド全てに対して、所定の配線方向に伸びるブリッジ配線がＢＬ１１が形成されている。この半導体集積回路装置において、図６と同様に、図９に示すように、論理変更のための配線及びコンタクトを形成する。このように作成した配線及びコンタクトとブリッジ配線ＢＬ１１を図１０に示す。ＬＢ層の配線Ｌ１は、ＬＢ層に作成した配線Ｌ３１，〜Ｌ３２と、ＮＣ層に作成したコンタクトＶ３１，〜Ｖ３２と、ＬＣ層のブリッジ配線ＢＬ１１ａを介して端子Ｔ２に接続され、端子Ｔ１は、ＬＢ層に作成した配線Ｌ４１，Ｌ４２と、ＮＣ層に作成したコンタクトＶ４１，Ｖ４２と、ＬＣ層のブリッジ配線ＢＬ１１ｂを介して配線Ｌ２に接続される。このように、従来のブリッジ配線ＢＬ１１（ＢＬ１１ａ，ＢＬ１１ｂ）を用いても、ＬＢ層及びＮＣ層の改版により、論理変更を行なうことができる。
【００３７】
しかし、従来のブリッジ配線ＢＬ１１ａ，ＢＬ１１ｂの端部が配線経路から分岐している。つまり、配線経路に対して余分な配線が存在する。これらの配線部分は、接続する配線の配線容量を増加することとなり、この配線容量は信号の伝搬にスルーレートの低下などの影響を与える。
【００３８】
これに対し、本実施形態のブリッジ配線ＢＬを用いた改版処理では、図７に示すように、分岐した部分がない。このため、余分な配線容量がないため、配線容量が信号の伝搬に対して影響を与えることがない。
【００３９】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ブリッジ配線を作成するＬＣ層の配線方向と直交する配線方向が設定されたＬＢ層において配線が作成されていない配線グリッドを空き領域４２として抽出し、空き領域４２間にＬＣ層の配線方向に沿って延びるブリッジ配線ＢＬを作成した。ＬＢ層の空き領域４２は、改版のための配線を形成するために利用される。従って、空き領域４２間にブリッジ配線ＢＬを作成することにより、そのブリッジ配線ＢＬの利用度を高くすることができる。
【００４０】
（２）ブリッジ配線ＢＬの端点が空き領域４２の最外グリッドに作成されるため、そのブリッジ配線ＢＬの端点に改版の際の配線を接続することで、配線の分岐がなくなる。このため、配線が形成されていない配線グリッドの全てにブリッジ配線ＢＬ１１を作成する場合に比べて作成されるブリッジ配線ＢＬの配線長が短いため余分な配線容量が付加することがない。
【００４１】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、ＬＣ層にブリッジ配線ＢＬを作成したが、図１１に示すように、配線ＢＬの両端のうちの少なくとも一方に、ＬＣ層の配線と改版対象層であるＬＢ層の配線とを接続するコンタクトＢＣを作成してもよい。この場合、改版する配線層をＬＢ層のみとすることができ、論理変更後のマスクの作成時間、マスクを作成するコストを、上記実施形態と比べて削減することができる。
【００４２】
更に、図１２に示すように、改版対象層であるＬＢ層に配線ＢＬｂを形成しても良い。この場合、配線ＢＬｂは、既存の配線、コンタクト等と接触しないように、所定の長さ（例えば１グリッド分）にて作成される。
【００４３】
上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計方法であって、
前記第１の配線層の第１の配線方向と直交する第２の配線方向に設定された第２の配線層において配線が作成されていない配線グリッドを空き領域として抽出し、空き領域間に前記第１の配線方向に沿って延びる前記ブリッジ配線を前記第１の配線層に作成した、ことを特徴とする半導体集積回路装置の設計方法。
（付記２）
前記ブリッジ配線は、前記空き領域が所定のグリッド数以上の場合に該空き領域の最外グリッドまで形成されたことを特徴とする付記１記載の半導体集積回路装置の設計方法。
（付記３）
前記ブリッジ配線の両端に、前記第１の配線層の配線と接続可能なコンタクトを作成したことを特徴とする付記１又は２記載の半導体集積回路装置の設計方法。
（付記４）
前記第１の配線層に前記コンタクトと接続された所定長の配線を作成したことを特徴とする付記３記載の半導体集積回路装置の設計方法。
（付記５）
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計装置であって、
前記第１の配線層の第１の配線方向と直交する第２の配線方向に設定された第２の配線層において配線が作成されていない配線グリッドを空き領域として抽出し、空き領域間に前記第１の配線方向に沿って延びる前記ブリッジ配線を前記第１の配線層に作成した、ことを特徴とする半導体集積回路装置の設計装置。
（付記６）
前記ブリッジ配線は、前記空き領域が所定のグリッド数以上の場合に該空き領域の最外グリッドまで形成されたことを特徴とする付記５記載の半導体集積回路装置の設計装置。
（付記７）
前記ブリッジ配線の両端に、前記第１の配線層の配線と接続可能なコンタクトを作成したことを特徴とする付記５又は６記載の半導体集積回路装置の設計装置。
（付記８）
前記第１の配線層に前記コンタクトと接続された所定長の配線を作成したことを特徴とする付記７記載の半導体集積回路装置の設計装置。
（付記９）
所定の第１の配線層の第１の配線方向と直交する第２の配線方向に沿って配線が形成された第２の配線層において配線が形成されていない配線グリッドからなる空き領域に対して、該空き領域間に前記第１の配線方向に沿って延びるブリッジ配線が前記第１の配線層に形成されてなることを特徴とする半導体集積回路装置。
（付記１０）
前記ブリッジ配線は、前記空き領域が所定のグリッド数以上の場合に該空き領域の最外グリッドまで形成されたことを特徴とする付記９記載の半導体集積回路装置。
（付記１１）
前記ブリッジ配線の両端に、前記第１の配線層の配線と接続可能なコンタクトを作成したことを特徴とする付記９又は１０記載の半導体集積回路装置。
（付記１２）
前記第１の配線層に前記コンタクトと接続された所定長の配線を作成したことを特徴とする付記１１記載の半導体集積回路装置。
【図面の簡単な説明】
【００４４】
【図１】コンピュータシステムの概略構成図である。
【図２】（ａ）は設計処理の一部フローチャート、（ｂ）は改版処理のフローチャートである。
【図３】ブリッジ配線挿入処理の説明図である。
【図４】ブリッジ配線挿入処理の説明図である。
【図５】ブリッジ配線挿入処理の説明図である。
【図６】ブリッジ配線挿入処理の説明図である。
【図７】一実施形態のブリッジ配線を利用したネット配線の説明図である。
【図８】従来のブリッジ配線の説明図である。
【図９】従来のブリッジ配線の説明図である。
【図１０】従来のブリッジ配線を利用したネット配線の説明図である。
【図１１】別のブリッジ配線の説明図である。
【図１２】別のブリッジ配線の説明図である。
【符号の説明】
【００４５】
４２  空き領域
ＢＬ  ブリッジ配線
【図１】
2007305800.tif 000003
【図２】
2007305800.tif 000004
【図３】
2007305800.tif 000005
【図４】
2007305800.tif 000006
【図５】
2007305800.tif 000007
【図６】
2007305800.tif 000008
【図７】
2007305800.tif 000009
【図８】
2007305800.tif 000010
【図９】
2007305800.tif 000011
【図１０】
2007305800.tif 000012
【図１１】
2007305800.tif 000013
【図１２】
2007305800.tif 000014