(57)【要約】【課題】装置サイズを大きくすることなく、放熱性を高めた半導体装置を提供する。【解決手段】整流用ＭＯＳＦＥＴと転流用ＭＯＳＦＥＴ２１、及びこれらを駆動する駆動用ＩＣ２２を一つのパッケージに実装した半導体装置において、主電流の経路に金属板２８を用い、この金属板２８の表面が露出している。これにより、実装面積を増大させることなく、半導体装置の放熱特性を向上することができる。【選択図】図１
2007116012.tif 000002
【特許請求の範囲】
【請求項１】
整流用ＭＯＳＦＥＴの一方の主端子が直流入力電源の正電位側に接続され、前記整流用ＭＯＳＦＥＴの他方の主端子がチョークコイルと転流用ＭＯＳＦＥＴの一方の主端子に接続され、前記転流用ＭＯＳＦＥＴの他方の主端子が前記直流入力電源の負電位側に接続され、出力コンデンサの一方の端子が前記チョークコイルの他方の端子に接続され、前記出力コンデンサの他方の端子が前記転流用ＭＯＳＦＥＴの他方の主端子に接続され、負荷となる半導体装置に電力を供給する端子の一方が前記チョークコイルの他方の端子に接続され、前記負荷となる半導体装置に電力を供給する端子の他方が前記転流用ＭＯＳＦＥＴの他方の主端子に接続され、制御回路により前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴのゲートを駆動する同期整流方式の電源装置に用いられ、
前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴと、これら２つのＭＯＳＦＥＴを駆動する駆動用半導体素子を集積した半導体装置であって、
前記直流入力電源の正電位側から前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴを通じた前記直流入力電源の負電位側への主電流の経路に金属板を用い、前記駆動用半導体素子と前記２つのＭＯＳＦＥＴの接続には金属線を用い、
前記金属線のループ高さは前記金属板の上面より低く、前記金属板の表面が露出していることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記金属板の表面に複数の溝が形成されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記半導体装置の全ての端子がパッケージの一辺に配置され、
前記金属板と前記整流用ＭＯＳＦＥＴまたは前記転流用ＭＯＳＦＥＴを搭載した裏面側金属板が露出していることを特徴とする半導体装置。
【請求項４】
整流用ＭＯＳＦＥＴの一方の主端子が直流入力電源の正電位側に接続され、前記整流用ＭＯＳＦＥＴの他方の主端子がチョークコイルと転流用ＭＯＳＦＥＴの一方の主端子に接続され、前記転流用ＭＯＳＦＥＴの他方の主端子が前記直流入力電源に負電位側に接続され、出力コンデンサの一方の端子が前記チョークコイルの他方の端子に接続され、前記出力コンデンサの他方の端子が前記転流用ＭＯＳＦＥＴの他方の主端子に接続され、負荷となる半導体装置に電力を供給する端子の一方が前記チョークコイルの他方の端子に接続され、前記負荷となる半導体装置に電力を供給する端子の他方が前記転流用ＭＯＳＦＥＴの他方の主端子に接続され、制御回路により前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴのゲートを駆動する同期整流方式の電源装置に用いられ、
前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴと、これら２つのＭＯＳＦＥＴを駆動する駆動用半導体素子を集積した半導体装置であって、
前記整流用ＭＯＳＦＥＴ、前記転流用ＭＯＳＦＥＴ及び前記駆動用半導体素子の一方の面にＢＧＡを用い、他方の面を金属板に取り付け、前記ＢＧＡ側の面をプリント基板に実装し、
前記直流入力電源の正電位側から前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴを通じた前記直流入力電源の負電位側への主電流が、前記プリント基板に接続された前記金属板を経由し、前記２つのＭＯＳＦＥＴのうち少なくとも１つを縦方向に流れ、
前記金属板は、前記駆動用半導体素子が搭載された部分と、前記２つのＭＯＳＦＥＴが搭載された部分が半導体装置の中で絶縁されていることを特徴とする半導体装置。
【請求項５】
整流用ＭＯＳＦＥＴの一方の主端子が直流入力電源の正電位側に接続され、前記整流用ＭＯＳＦＥＴの他方の主端子がチョークコイルと転流用ＭＯＳＦＥＴの一方の主端子に接続され、前記転流用ＭＯＳＦＥＴの他方の主端子が前記直流入力電源に負電位側に接続され、出力コンデンサの一方の端子が前記チョークコイルの他方の端子に接続され、前記出力コンデンサの他方の端子が前記転流用ＭＯＳＦＥＴの他方の主端子に接続され、負荷となる半導体装置に電力を供給する端子の一方が前記チョークコイルの他方の端子に接続され、前記負荷となる半導体装置に電力を供給する端子の他方が前記転流用ＭＯＳＦＥＴの他方の主端子に接続され、制御回路により前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴのゲートを駆動する同期整流方式の電源装置であって、
前記負荷となる半導体装置を実装するソケットが形成され、前記ソケットの中央に前記出力コンデンサのうち第１のコンデンサが配置され、前記ソケットの周囲に第２のコンデンサと前記チョークコイルと半導体装置が配置され、
前記半導体装置は、前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴと、これら２つのＭＯＳＦＥＴを駆動する駆動用半導体素子を集積したものであることを特徴とする電源装置。
【請求項６】
請求項５記載の電源装置において、
前記半導体装置は、
前記直流入力電源の正電位側から前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴを通じた前記直流入力電源の負電位側への主電流の経路に金属板を用い、前記駆動用半導体素子と前記２つのＭＯＳＦＥＴの接続には金属線を用い、
前記金属線のループ高さは前記金属板の上面より低く、前記金属板の表面が露出していることを特徴とする電源装置。
【請求項７】
請求項６記載の電源装置において、
前記半導体装置の前記金属板の表面に複数の溝が形成されていることを特徴とする電源装置。
【請求項８】
請求項６記載の電源装置において、
前記半導体装置の全ての端子がパッケージの一辺に配置され、
前記半導体装置の前記金属板と前記整流用ＭＯＳＦＥＴまたは前記転流用ＭＯＳＦＥＴを搭載した裏面側金属板が露出していることを特徴とする電源装置。
【請求項９】
請求項５記載の電源装置において、
前記半導体装置は、
前記整流用ＭＯＳＦＥＴ、前記転流用ＭＯＳＦＥＴ及び前記駆動用半導体素子の一方の面にＢＧＡを用い、他方の面を金属板に取り付け、前記ＢＧＡ側の面をプリント基板に実装し、
前記直流入力電源の正電位側から前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴを通じた前記直流入力電源の負電位側への主電流が、前記プリント基板に接続された前記金属板を経由し、前記２つのＭＯＳＦＥＴのうち少なくとも１つを縦方向に流れ、
前記金属板は、前記駆動用半導体素子が搭載された部分と、前記２つのＭＯＳＦＥＴが搭載された部分が半導体装置の中で絶縁されていることを特徴とする電源装置。
【請求項１０】
請求項５記載の電源装置において、
前記半導体装置と、前記チョークコイルを複数並列に配置したことを特徴とする電源装置。
【請求項１１】
請求項１０記載の電源装置において、
前記半導体装置は、
前記直流入力電源の正電位側から前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴを通じた前記直流入力電源の負電位側への主電流の経路に金属板を用い、前記駆動用半導体素子と前記２つのＭＯＳＦＥＴの接続には金属線を用い、
前記金属線のループ高さは前記金属板の上面より低く、前記金属板の表面が露出していることを特徴とする電源装置。
【請求項１２】
請求項１１記載の電源装置において、
前記半導体装置の前記金属板の表面に複数の溝が形成されていることを特徴とする電源装置。
【請求項１３】
請求項１１記載の電源装置において、
前記半導体装置の全ての端子がパッケージの一辺に配置され、
前記半導体装置の前記金属板と前記整流用ＭＯＳＦＥＴまたは前記転流用ＭＯＳＦＥＴを搭載した裏面側金属板が露出していることを特徴とする電源装置。
【請求項１４】
請求項１０記載の電源装置において、
前記半導体装置は、
前記整流用ＭＯＳＦＥＴ、前記転流用ＭＯＳＦＥＴ及び前記駆動用半導体素子の一方の面にＢＧＡを用い、他方の面を金属板に取り付け、前記ＢＧＡ側の面をプリント基板に実装し、
前記直流入力電源の正電位側から前記整流用ＭＯＳＦＥＴ及び前記転流用ＭＯＳＦＥＴを通じた前記直流入力電源の負電位側への主電流が、前記プリント基板に接続された前記金属板を経由し、前記２つのＭＯＳＦＥＴのうち少なくとも１つを縦方向に流れ、
前記金属板は、前記駆動用半導体素子が搭載された部分と、前記２つのＭＯＳＦＥＴが搭載された部分が半導体装置の中で絶縁されていることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に係り、特に、電子機器等に用いられる半導体装置及び電源装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来より、電子機器等に用いられる電源装置として、図２に示すような電源装置が知られている。図２に示す電源装置では、直流入力電源６０から入力コンデンサ６１を含んで構成された入力部５１に入力された直流電力を駆動部７０から出力される制御信号に基づいてスイッチング部５２でスイッチングし、転流ダイオード６３や出力フィルタ５５を含んで構成された出力部５３から負荷６６に対して電力が供給される。また、負荷６６へ出力される電圧や電流は検出部６７で検出され、この検出値と設定部６８で設定された負荷６６の制御目標値とが比較演算部６９で比較され、駆動部７０から比較結果に基づいた制御信号がスイッチング部５２に出力される。このようにして、負荷に供給される電力が制御目標値と一致するように制御される。
【０００３】
このような電源装置の具体的な回路構成を図３に示す。スイッチング部５２は、能動素子（例えばトランジスタやＭＯＳＦＥＴ等）６２で構成されている。出力部５３は、転流ダイオード６３と、チョークコイル６４及びコンデンサ６５で構成された出力フィルタとで構成されている。制御部５４は、比較演算部６９、設定部６８、駆動部７０で構成されている。さらに、制御部５４は図示しない発振回路を備えており、駆動部７０からパルス信号を能動素子６２に出力する。これにより、能動素子６２に印加される直流入力電源６０からの直流電圧Ｖｉｎがスイッチングされる。
【０００４】
図３に示す電源装置では、能動素子６２がオンの場合には、直流電力はチョークコイル６４及びコンデンサ６５にチャージされると共に負荷６６へ供給される。能動素子６２がオフの場合は、チョークコイル６４及びコンデンサ６５にチャージされていたエネルギーが転流ダイオード６３を介して負荷６６に供給される。
【０００５】
このとき、制御部５４では、比較演算部６９において検出部６７で検出した出力電圧Ｖｏをモニタし、これと設定部６８で設定された制御目標値と比較し、駆動部７０から比較結果に基づいた制御信号をスイッチング部５２に出力する。これにより、能動素子６２がオンオフ制御され、負荷に供給される電力が制御目標値と一致するように制御される。このときの出力電圧Ｖｏは、以下の（１）式で示される。
【０００６】
Ｖｏ＝Ｖｉｎ×（Ｔｏｎ／Ｔ）・・・（１）
ただし、Ｖｉｎは入力直流電圧、Ｔは駆動部７０から出力されるパルス信号の周期、Ｔｏｎは周期Ｔのうち能動素子６２が導通の時間を示す。すなわち、Ｔｏｎ／Ｔはデューティ比を示す。
【０００７】
ところで、出力部５３における転流側には、図３に示すように受動素子であるダイオードを使用するのが通常であるが、転流ダイオード６３は、図４に示すような電流−電圧特性を有しており、電流がある所定値以上になると、順方向電圧が飽和状態になる。この飽和電圧は、高速ダイオードにおいては０．９Ｖ〜１．３Ｖ、ショットキーダイオードでは０．４５Ｖ〜０．５５Ｖ程度となっている。このように、転流ダイオード６３の順方向電圧が飽和することにより電力損失が生じ、電源変換効率を悪化させるという問題があった。さらに、電力損失が大きく素子のジャンクション温度が上昇するため、出力電流を大きくする程、転流ダイオード６３を多くして（２個や３個等）並列接続し、１素子当たりの電力損失を分散させ、ジャンクション温度を抑制する必要があるという問題があった。
【０００８】
この問題を解決するため、図５に示すように、転流側に転流用ＭＯＳＦＥＴ３（ダイオード３Ａ）を使用した同期整流方式の電源装置が知られている。図５において、１は直流入力電源、２は整流用ＭＯＳＦＥＴ（ダイオード２Ａ）、４はチョークコイル、５は出力コンデンサ、６は負荷となるＬＳＩを示す抵抗、７は入力コンデンサ、９は制御回路である。これは図６に示すように、ダイオードの電流−電圧特性が非線形性であるのに対し、ＭＯＳＦＥＴの電流−電圧特性がゲート電圧によっては線形性になり、電圧降下がダイオードの場合と比較して小さいことを利用したものである。
【０００９】
このような電源装置では、図７に示すような回路の形状に起因する寄生成分が存在する。例えば、主回路の寄生抵抗１０、主回路の寄生インダクタンス１１、ＭＯＳＦＥＴゲート駆動回路の寄生抵抗１２、ＭＯＳＦＥＴゲート駆動回路の寄生インダクタンス１３がこれに該当する。図８は、主回路の寄生インダクタンス１１と電源損失の関係を示したもので、インダクタンスが大きくなるにしたがい、損失が増加することが分かる。主回路の寄生抵抗１０、ＭＯＳＦＥＴゲート駆動回路の寄生抵抗１２、ＭＯＳＦＥＴゲート駆動回路の寄生インダクタンス１３についても同様に、数値が大きくなるに従い、損失が増加するという傾向を示す。
【００１０】
主回路の寄生インダクタンス１１を低減する手段として、複数の半導体チップを一つのパッケージに実装する手法があり、マルチチップモジュール（ＭＣＭ：Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）、またはＳｉＰ（Ｓｙｅｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）と呼ばれている。最近、図９に示す駆動部１５と整流用ＭＯＳＦＥＴ２、転流用ＭＯＳＦＥＴ３を機能ブロック１６として集積化したモジュールが製品化されており、これらの内容は、特開２００４−３４２７３５号公報（特許文献１）に詳細に記述されている。
【００１１】
図１０は、上記特許文献１に示された図で、ＱＦＮパッケージ（Ｑｕａｄ  ＦｌａｔＮｏ−Ｌｅａｄ）に整流用ＭＯＳＦＥＴ２０、転流用ＭＯＳＦＥＴ２１、駆動用ＩＣ２２を集積し、チップ間の接続とチップとリードフレームの接続はワイヤボンディング２３を用いている。図１１は、図１０の断面図（ａ−ａ’線）でパッケージ表面が封止材２７で充填されており、通常、この封止材には樹脂が用いられる。
【特許文献１】特開２００４−３４２７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、このパッケージは封止材に熱伝導率が低い樹脂を用いるため、表面側の放熱性が低いという問題がある。
【００１３】
そこで、本発明は、上記問題を解決すべくなされたものであり、装置サイズを大きくすることなく、放熱性を高めた半導体装置を提供することを目的とするものである。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明は、上記目的を達成するために、整流用ＭＯＳＦＥＴと転流用ＭＯＳＦＥＴ、及びこれらを駆動する駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を一つのパッケージに実装した半導体装置において、主電流の経路に金属板を用い、前記金属板の表面が露出していることを特徴とする。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
本発明によれば、半導体装置の実装面積の増加を招くことなく、放熱性を向上し、電子機器が小型化されるという効果を有する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
また、図面において、半導体装置を示す平面図は、実際には上面が封止材で覆われているが、分かりやすくするために、封止材を取り除いて内蔵している部品が露出した状態を示している。さらに、半導体装置を示す断面図は、主要な部品を切断するように線を決め、この線で切断した断面を示している。
【００２１】
本発明の実施の形態における半導体装置は、前述した図５に示すような同期整流方式の電源装置に用いられる。すなわち、この電源装置は、整流用ＭＯＳＦＥＴの一方の主端子が直流入力電源の正電位側に接続され、整流用ＭＯＳＦＥＴの他方の主端子がチョークコイルと転流用ＭＯＳＦＥＴの一方の主端子に接続され、転流用ＭＯＳＦＥＴの他方の主端子が直流入力電源の負電位側に接続され、出力コンデンサの一方の端子がチョークコイルの他方の端子に接続され、出力コンデンサの他方の端子が転流用ＭＯＳＦＥＴの他方の主端子に接続され、負荷となる半導体装置に電力を供給する端子の一方がチョークコイルの他方の端子に接続され、負荷となる半導体装置に電力を供給する端子の他方が転流用ＭＯＳＦＥＴの他方の主端子に接続され、制御回路により整流用ＭＯＳＦＥＴ及び転流用ＭＯＳＦＥＴのゲートを駆動するような構成となっている。
【００２２】
本発明の実施の形態においては、半導体装置の一例として、＜ワイヤボンディングによる半導体装置＞、＜ＢＧＡによる半導体装置＞、＜その他の半導体装置＞の例に分け、さらに各実施例に分けて説明する。
【００２３】
＜ワイヤボンディングによる半導体装置＞
（第１の実施例）
図１２、図１を用いて、本発明の第１の実施例における半導体装置について説明する。図１２に示すように、本実施例の半導体装置は、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１、及びこれらを駆動する駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２２を備え、ワイヤボンディング（金属線）２３により駆動用ＩＣ２２と整流用ＭＯＳＦＥＴ２０、及び転流用ＭＯＳＦＥＴ２１を接続し、整流用ＭＯＳＦＥＴ２０の表面電極と出力端子ＬＸに繋がるリードフレーム２５を金属板２９で接続し、転流用ＭＯＳＦＥＴ２１とグランド端子Ｇｎｄに繋がるリードフレームを金属板２８で接続する。図１は、図１２の断面図（ａ−ａ’線）を示しており、金属板２８の表面が露出し、ワイヤボンディング２３のループ高さは金属板２８の上面より低い。ワイヤボンディング２３のループ高さを金属板２８より低くする理由は、ワイヤが露出すると信頼性が著しく劣化するためである。
【００２４】
次に、この半導体装置の電流経路について説明する。電流は、主回路電流とゲート電流の２種類があり、また主回路電流は２つの期間に分けることができる。つまり、「電力を供給する期間」と「転流期間」である。「電力を供給する期間」は、整流用ＭＯＳＦＥＴ２０がオン、転流用ＭＯＳＦＥＴ２１がオフで、電流は図１２の電源端子Ｖｉｎに繋がるリードフレーム２４から、整流用ＭＯＳＦＥＴ２０を裏面から表面に向かって流れ、金属板２９を通り、図９のチョークコイル４と出力コンデンサ５からなる出力フィルタを介して負荷に流れ込む。一方、「転流期間」の電流は、グランド端子Ｇｎｄから金属板２８を通って、転流用ＭＯＳＦＥＴ２１の表面に達し、更に、転流用ＭＯＳＦＥＴ２１の表面から裏面に向かって流れ、リードフレーム２５を経由してチョークコイル４に流れ込む。図１２では、整流用ＭＯＳＦＥＴ２０、転流用ＭＯＳＦＥＴ２１ともに表面側にソース電極とゲート電極、裏面側にドレイン電極がある、所謂「縦型デバイス」を想定している。
【００２５】
図１３は、本発明と従来例の熱抵抗を比較したものである。表面が樹脂で封止された従来例の熱抵抗が１５．７℃／Ｗであるのに対して、本発明は１２．３℃／Ｗと、熱抵抗を約２２％低減することができる。
【００２６】
（第２の実施例）
次に、図１４を用いて、更に放熱性を向上した実施例について述べる。本実施例が第１の実施例と異なる点は、金属板２８の表面に複数の溝４６があることである。図１５は、図１４の断面図（ａ−ａ’線）であり、溝４６を形成することで金属板２８の表面積が増加し、金属板２８と空気の接触熱抵抗が低減する。本発明では、表面に複数の金属板が露出するが、それぞれの金属板の電位は異なるので、表面全体を覆うようにヒートシンクを取り付けることができない。よって、ヒートシンクを取り付けなくても、熱抵抗を低減することが求められる。本実施例を適用すれば、ヒートシンクが無くても、熱抵抗を大幅に低減できる。
【００２７】
（第３の実施例）
次に、図１６から図１８を用いて、両面の金属板を空気中に露出させた実施例について述べる。本実施例が第１の実施例と異なる点は、全てのリード４７がパッケージの一辺にあることである。本実施例は、リード４７をプリント基板に挿入する。図１７は、図１６の断面図（ａ−ａ’線）で、リード４７が下方向にある。第１の実施例では、裏面の金属板がプリント基板に接続されるが、プリント基板は表面温度が高いので、プリント基板を介した放熱は期待できない。図１８は、本実施例の鳥瞰図である。
【００２８】
（第４の実施例）
次に、図１９から図２０を用いて、他の実施例について述べる。本実施例が図１６の実施例と異なる点は、リードに金属板４８，４９を用い、パッケージの奥行き方向に複数配置したことである。この構造をとることで、図１７と比べて金属板４８，４９と空気との接触面積が増加し、放熱性が更に向上する。
【００２９】
（第５の実施例）
次に、他の実施例について述べる。図１２では、整流用ＭＯＳＦＥＴ２０、転流用ＭＯＳＦＥＴ２１ともに表面側がソース、裏面側がドレインの縦型デバイスを想定した。しかし、近年、電源の負荷となるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）の動作電圧、すなわち電源の出力電圧は下がり、電源の入力電圧が変わらない条件では、電源のデューティーは下がることになる。この場合、整流用ＭＯＳＦＥＴ２０の導通期間は短くなるので、整流用ＭＯＳＦＥＴ２０は導通損失に比べて、スイッチング損失が支配的になる。一方、転流用ＭＯＳＦＥＴ２１は導通損失が大部分を占める。このように、整流用ＭＯＳＦＥＴ２０はスイッチング損失、転流用ＭＯＳＦＥＴ２１は導通損失が主要な損失になり、整流用ＭＯＳＦＥＴ２０にはスイッチング損失を低減できる横型デバイスが適していると言われている。
【００３０】
これについては、下記の文献に詳しく述べられている。“Ｌｏｗ  Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ  ａｎｄ  Ｌｏｗ  Ｆｅｅｄｂａｃｋ  Ｃｈａｒｇｅ，Ｌａｔｅｒａｌ  Ｐｏｗｅｒ  ＭＯＳＦＥＴｓ  ｗｉｔｈ  Ｍｕｌｔｉ−Ｄｒａｉｎ  Ｒｅｇｉｏｎｓ  ｆｏｒ  Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ”，Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ＩＳＰＳＤ  ’０２，ｐｐ．２５−２８，“Ｌｏｗ  Ｇａｔｅ  Ｃｈａｒｇｅ  ３０Ｖ  Ｎ−ｃｈａｎｎｅｌ  ＬＤＭＯＳ  ＤＣ−ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ”，Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ＩＳＰＳＤ  ’０３，ｐｐ．１８６−１８９。
【００３１】
一般的に、横型デバイスは配線抵抗が大きいことが知られており、配線抵抗をを低減できる「裏面ソース電極構造」が提案されている。これについては、下記の文献に詳しく述べられている。“Ｌｏｗ  Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ  ａｎｄ  Ｌｏｗ  Ｆｅｅｄｂａｃｋ  Ｃｈａｒｇｅ，  Ｌａｔｅｒａｌ  Ｐｏｗｅｒ  ＭＯＳＦＥＴｓ  ｗｉｔｈ  Ｍｕｌｔｉ−Ｄｒａｉｎ  Ｒｅｇｉｏｎｓ  ｆｏｒ  Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ”，Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ＩＳＰＳＤ  ’０２，ｐｐ．２５−２８。
【００３２】
図２１は、整流用ＭＯＳＦＥＴ２０にソース電極を裏面からとった横型デバイスを想定しており、電力の供給期間、電流は電源端子Ｖｉｎから整流用ＭＯＳＦＥＴ２０を表面から裏面に向かって流れ、リードフレーム２５を介して、チョークコイルに流れ込む。一方、転流期間は、グランド端子Ｇｎｄから金属板２８を経由して、転流用ＭＯＳＦＥＴ２１を表面から裏面に向かって流れる。
【００３３】
（第６の実施例）
これまでの説明では、整流用ＭＯＳＦＥＴ、転流用ＭＯＳＦＥＴともにｎ型を想定した。しかし、整流用ＭＯＳＦＥＴにｎ型を使った場合、ソースの電位がフローティングになるので、ゲート駆動回路にブートストラップなどの回路が別途必要になる。図２２の実施例では、整流用ＭＯＳＦＥＴ２０にｐ型を用いており、ゲート駆動回路が簡素化される。更に、整流用ＭＯＳＦＥＴ２０にｐ型を用いることで、出力端子ＬＸに繋がるリードフレーム２５が、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１で共通化できるので主回路のインダクタンスを低減することができる。
【００３４】
（第７の実施例）
次に、本発明の半導体装置を応用した実施例について述べる。図２３は、図１にヒートシンク３０を追加したもので、表面を樹脂で封止した従来例と比べて、ヒートシンク３０の効果が大きくなる。以下、その理由を簡単に説明する。
【００３５】
図１１の従来例の場合、転流用ＭＯＳＦＥＴ２１は熱伝導率が低い封止材２７に覆われているので、ヒートシンクをつけて空気との熱伝導率を上げても、封止材２７の熱伝導率が小さいので、トータルの熱伝導率は低減されない。一方、本応用例では、ヒートシンク３０と半導体チップの間に樹脂が介在しないので、ヒートシンク３０による熱伝導率向上の効果が大きくなる。
【００３６】
（第８の実施例）
図２４は、図１４で述べた溝４６を形成した金属板２８にヒートシンク３０を取り付けた例で、図２３の実施例と比べて、ヒートシンク３０との接触面積が大きいので更に放熱性が向上する。
【００３７】
（第９の実施例）
次に、負荷となるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）を含めた応用例について述べる。図２５は、本発明の半導体装置と、その負荷となるＬＳＩ３１を電気回路基板（プリント基板）３２に搭載し、これらに共通のヒートシンク３０を取り付けたものである。ヒートシンク３０を共通化することで、本発明の半導体装置のためのヒートシンクが不要となり、部品数が削減できる。
【００３８】
（半導体装置の製造方法）
次に、本発明の半導体装置の製造方法について述べる。ここでは、第１の実施例の半導体装置の製造方法について説明するが、他の実施例の半導体装置においても同様である。
【００３９】
図２６において、（ａ）テープ４４にリードフレーム２５を取り付け、その上に転流用ＭＯＳＦＥＴ２１と駆動用ＩＣ２２のベアチップを搭載する。（ｂ）次に、ワイヤボンディング２３で転流用ＭＯＳＦＥＴ２１と駆動用ＩＣ２２を接続し、転流用ＭＯＳＦＥＴ２１とリードフレーム２５を金属板２８で接続する。（ｃ）次に、樹脂などの封止材２７を充填し、（ｄ）上面を機械的又は化学的な手法により研磨し、金属板２８の上面を露出させ、最後にテープ４４を取り外し完成となる。なお、図示しないが、整流用ＭＯＳＦＥＴ２０のベアチップもリードフレーム２５に搭載される。
【００４０】
（半導体装置の他の製造方法）
次に、図２７を用いて、本発明の半導体装置の他の製造方法を述べる。（ａ）テープ４４にリードフレーム２５を取り付け、その上に転流用ＭＯＳＦＥＴ２１と駆動用ＩＣ２２のベアチップ（整流用ＭＯＳＦＥＴ２０も含む）を搭載する。（ｂ）次に、ワイヤボンディング２３で転流用ＭＯＳＦＥＴ２１と駆動用ＩＣ２２を接続し、転流用ＭＯＳＦＥＴ２１とリードフレーム２５を金属板２８で接続する。（ｃ）次に、上面にテープ４５を取り付け、（ｄ）樹脂などの封止材２７を充填し、最後に上面のテープ４５と下面のテープ４４を取り外し完成となる。
【００４１】
＜ＢＧＡによる半導体装置＞
（従来例）
上記の実施例はゲート駆動回路にワイヤボンディングを用いているため、ゲート回路のインダクタンスが大きい。これを解決する方法として、特開２００５−１２３５３５号公報にあるように、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を用いたマルチチップモジュールが知られている。ＢＧＡはワイヤボンディングを用いないので、インダクタンスを低減することができる。図３９に、特開２００５−１２３５３５号公報に示された従来例を示す。
【００４２】
しかしながら、上記従来例は、表面が熱伝導率が低い樹脂で覆われているという問題に加え、金属板とプリント基板の接続にＢＧＡを用いているため、製造工程が増え、製造コストが増大するという問題がある。図４０により、製造工程が増加し、かつ製造が難しくなる理由を説明する。金属板２６に、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１を半田または銀ペーストなどにより取り付け（ａ）、周辺の金属板２６を折り曲げ（ｂ）、ＢＧＡ１２８を取り付け（ｃ）、樹脂などの封止材２７により充填する（ｄ）。本製造方法の問題点は、以下の３点である。
【００４３】
（１）製造工程数が多いので、製造コストが高い、（２）金属板に半導体チップを実装した後にＢＧＡを取り付けるので、半導体チップと金属板を同時に位置合わせすることが難しい、（３）表面の金属板のみに樹脂などの封止材を接着させることが難しい。
【００４４】
以下に示す他の実施例は、上記問題を解決すべく、なされたものであり、製造コストを低減し、製造の難易度を低減した半導体装置を提供することができる。
【００４５】
（第１０の実施例）
本実施例は、上記目的を達成するために、整流用ＭＯＳＦＥＴと転流用ＭＯＳＦＥＴ、及びこれらを駆動する駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を一つのパッケージに実装した半導体装置において、整流用ＭＯＳＦＥＴ、転流用ＭＯＳＦＥＴ及び駆動用ＩＣの一方の面にＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を用い、他方の面を金属板に取り付け、ＢＧＡ側を下側にプリント基板に実装し、主回路電流が上記金属板を経由し、上記２つのＭＯＳＦＥＴのうち少なくとも一つを縦方向に流れ、金属板がプリント基板に接続され、駆動用ＩＣとＭＯＳＦＥＴのゲート駆動の配線長が最短になるようにＢＧＡを配置し、駆動用ＩＣが搭載された金属板とＭＯＳＦＥＴが搭載された金属板が半導体装置の中で絶縁されたことを特徴とする。
【００４６】
図２８を用いて、本実施例における半導体装置について説明する。図２８に示すように、半導体装置は、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１、及びこれらを駆動する駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２２を備え、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１は出力端子に繋がる金属板２６に搭載され、リード１３７を介してプリント基板に接続され、整流用ＭＯＳＦＥＴ２０、転流用ＭＯＳＦＥＴ２１、駆動用ＩＣ２２にはＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）１２８が使われる。
【００４７】
次に、図２９を用いて、本実施例の半導体装置の電流経路について説明する。上記した「電力を供給する期間」は、整流用ＭＯＳＦＥＴ２０がオン、転流用ＭＯＳＦＥＴ２１がオフで、電流は図２９の電源端子に繋がるＢＧＡ１３２から、整流用ＭＯＳＦＥＴ２０を表面から裏面に向かって流れ、金属板２６とリード１３７を通り、図９のチョークコイル４と出力コンデンサ５からなる出力フィルタを介して負荷に流れ込む。一方、「転流期間」の電流は、グランド端子に繋がるＢＧＡ１３０から転流用ＭＯＳＦＥＴ２１を表面から裏面に向かって流れ、金属板２６とリード１３７を経由してチョークコイル４に流れ込む。駆動用ＩＣ２２のＢＧＡには、整流用ＭＯＳＦＥＴ２０のゲートと接続されるＢＧＡ１３５、ソースと接続されるＢＧＡ１３６、転流用ＭＯＳＦＥＴ２１のゲートと接続されるＢＧＡ１３３、ソースと接続されるＢＧＡ１３４がある。
【００４８】
図２８では、整流用ＭＯＳＦＥＴ２０、転流用ＭＯＳＦＥＴ２１ともに表面側がソース、裏面側がドレインの所謂「縦型デバイス」で、整流用ＭＯＳＦＥＴ２０はｐ型、転流用ＭＯＳＦＥＴ２１はｎ型を想定している。図３０は、図２８の断面図（ａ−ａ’線）で、図４０の従来例と異なり、金属板２６の折り曲げ部がパッケージのリード１３７となり、ＢＧＡを経由せず、直接プリント基板に接続される。
【００４９】
図４１は、本実施例の半導体装置の製造方法を示す図で、半導体の前工程でＢＧＡを取り付けた整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１を金属板２６に取り付け（ａ）、端部を折り曲げリードとする（ｂ）。図４０で示した従来の製造方法と比べて、以下の３つのメリットがある。
【００５０】
（１）製造工程数を少なくできる、（２）ＢＧＡ１２８の位置合わせを半導体の前工程で実施するため、パッケージの製造工程の精度が緩められる、（３）樹脂などの封止材を用いないので、製造が容易になる。
【００５１】
（第１１の実施例）
次に、図３１を用いて、本発明の他の実施例について述べる。図３１の実施例が、図２８の実施例と異なる点は、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１を搭載する金属板が電気的に絶縁されていることである。第１の実施例では、整流用ＭＯＳＦＥＴ２０にｐ型、転流用ＭＯＳＦＥＴ２１にｎ型を用いるとしたが、ｐ型はオン抵抗が大きいという問題がある。これは、ｎ型の電流の担い手が電子であるのに対して、ｐ型は移動度が小さい正孔であるためである。
【００５２】
図３１は、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１ともにｎ型を用いるので、オン抵抗を低くすることできる。しかし、金属板を共通化できないので、電流を整流用ＭＯＳＦＥＴ２０のＢＧＡの面から、転流用ＭＯＳＦＥＴ２１の金属板に引き上げる必要がある。
【００５３】
図３１の断面図（ａ−ａ’線）を示す図３２を用いて、本実施例の電流の流れを簡単に説明する。「電力を供給する期間」、電流は整流用ＭＯＳＦＥＴ２０の金属板１３８からＢＧＡ１３９に向かって流れ、チョークコイルに繋がる。一方、「転流期間」は、グランド端子に繋がるＢＧＡ１４１から転流用ＭＯＳＦＥＴ２１を通り金属板１４０を介しチョークコイルに繋がる。ＢＧＡ１３９と金属板１４０は、リード１３７とプリント基板を経由して電気的に接続される。
【００５４】
（第１２の実施例）
次に、図３３を用いて、その他の実施例について述べる。本実施例が第１の実施例と異なる点は、駆動用ＩＣ２２を含まないことである。本実施例では、駆動用ＩＣを外付けする必要があるが、半導体装置のユーザが任意の駆動用ＩＣを選択できるというメリットがある。
【００５５】
（第１３の実施例）
次に、負荷となるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）を含めた実施例について述べる。図３４は、本発明の半導体装置と、その負荷となるＬＳＩ１４４を電気回路基板１４３に搭載し、これらに共通のヒートシンク１４２を取り付けたものである。ヒートシンク１４２を共通化することで、本発明の半導体装置のためのヒートシンクが不要となり、部品数が削減できる。また、ＬＳＩの発熱は、本発明の半導体装置と比べると大きいので、ＬＳＩ用のヒートシンクを大型化する必要はない。
【００５６】
＜その他の半導体装置＞
（第１４の実施例）
次に、図４２を用いて、本発明を、整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１を積層したパッケージに適用した実施例を述べる。図４２は、整流用ＭＯＳＦＥＴ２０の上に、金属板２８を介して転流用ＭＯＳＦＥＴ２１を積層し、その上にグランド端子に繋がる金属板２８を配置したもので、従来のように整流用ＭＯＳＦＥＴ２０及び転流用ＭＯＳＦＥＴ２１を平面状に配置したものと比べて、寄生抵抗と寄生インダクタンスを大幅に低減できる。
【００５７】
しかしながら、発熱体となる整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１を積層するため発熱密度が増加し、放熱性が劣化するという問題がある。本実施例では、最上部の金属板２８を露出させることで、上面からの放熱性が向上し、この問題を改善することができる。
【００５８】
（第１５の実施例）
次に、本発明の半導体装置と、出力フィルタとなるインダクタンス及びコンデンサを含めた実施例について述べる。図５の電気回路において、整流用ＭＯＳＦＥＴ２と転流用ＭＯＳＦＥＴ３は交互にオンとなり、出力の電流及び電圧は矩形波となるので、出力コンデンサ５とチョークコイル４は電圧と電流を平滑化し、安定した電圧を出力する役割を果たす。
【００５９】
図３５は、本発明の半導体装置、チョークコイル、コンデンサと負荷となるＬＳＩのソケットを含めた実施例を示す。ソケット１４５は、ＬＳＩを取り付けるソケットで、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）である。ソケット１４５の中心付近に、周波数特性が良いコンデンサ１４６が置かれ、その周囲に周波数特性が上記コンデンサ１４６より劣るコンデンサ１４７が置かれ、その周囲にチョークコイル１４８が置かれ、その周囲に本発明の半導体装置１４９が置かれる。このように、電源を構成する部品を密に配置することで、出力フィルタと負荷であるＬＳＩの距離が短くなり、整流用ＭＯＳＦＥＴがスイッチングする際、負荷となるＬＳＩの電圧変化を小さくすることができる。
【００６０】
ここで、コンデンサの周波数特性を説明する。図３６は、コンデンサの周波数特性を示した図で、横軸が周波数、縦軸がインピーダンスを表す。コンデンサの周波数がＶ字型となる理由は、低周波数領域ではコンデンサの寄生インダクタンスが無視できるので、インピーダンスが純粋なコンデンサ特性を示すのに対し、高周波では寄生インダクタンスが支配的になるので、インピーダンスがインダクタンス特性を示すからである。周波数特性が良いコンデンサは、高い周波数までインピーダンスがコンデンサの特性を示す。本実施例では、２つの異なる周波数特性を持つコンデンサを例に説明したが、周波数特性が異なるコンデンサを３種以上用いても、同様の効果が得られる。
【００６１】
（第１６の実施例）
次に、本発明の半導体装置を応用した実施例について述べる。図３７は、本発明の半導体装置７１を４個並列に用いた実施例で、半導体装置７１の前段に、制御信号を出力する制御回路７５があり、それぞれの半導体装置７１に位相の異なる信号を出力する。図３７において、７２はチョークコイル、７３は出力コンデンサ、７４は負荷となるＬＳＩを示す抵抗である。本実施例では、半導体装置７１の並列数が４個なので、制御回路７５が出力する信号の位相は９０度ずつ異なる。このように位相をずらすことで、電源の実効的なスイッチング周波数を、それぞれの周波数の４倍にすることができ、出力電流のリップルを低減することができる。
【００６２】
（第１７の実施例）
次に、本発明の他の実施例について述べる。他の実施例を示す図３８が、図９と異なる点は、制御部１４をパッケージに取り込んだことで、点線で示した範囲の機能ブロック１５０を一つのパッケージに実装したことで、制御部１４から整流用ＭＯＳＦＥＴ２と転流用ＭＯＳＦＥＴ３までの距離が短くなるので、制御部１４からの信号の遅延が短くなり、負荷となるＬＳＩの電流が急変した場合の応答性が向上する。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６４】
本発明は、電源装置に係り、特に、電子機器等に用いられる半導体装置及び電源装置に適用して有効である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施例における半導体装置を示す断面図である。
【図２】従来の電源装置の機能を説明するための構成図である。
【図３】従来の電源装置の機能及び電気回路を説明するための構成図である。
【図４】ダイオードの電圧降下と電流の関係を示す図である。
【図５】従来の電源装置の電気回路を説明するための図である。
【図６】ダイオード及びＭＯＳＦＥＴの電圧降下と電流の関係を示す図である。
【図７】電源装置の寄生インダクタンスと寄生抵抗を説明するための図である。
【図８】主回路インダクタンスと電源損失の関係を示す図である。
【図９】従来の半導体装置の機能を説明するための図である。
【図１０】従来の半導体装置を示す平面図である。
【図１１】従来の半導体装置を示す断面図である。
【図１２】本発明の第１の実施例における半導体装置を示す平面図である。
【図１３】本発明の効果を説明するための図である。
【図１４】本発明の他の実施例（第２）における半導体装置を示す平面図である。
【図１５】本発明の他の実施例（第２）における半導体装置を示す断面図である。
【図１６】本発明の他の実施例（第３）における半導体装置を示す平面図である。
【図１７】本発明の他の実施例（第３）における半導体装置を示す断面図である。
【図１８】本発明の他の実施例（第３）における半導体装置を示す鳥瞰図である。
【図１９】本発明の他の実施例（第４）における半導体装置を示す断面図である。
【図２０】本発明の他の実施例（第４）における半導体装置を示す鳥瞰図である。
【図２１】本発明の他の実施例（第５）における半導体装置を示す平面図である。
【図２２】本発明の他の実施例（第６）における半導体装置を示す平面図である。
【図２３】本発明の半導体装置を応用した実施例（第７）を示す断面図である。
【図２４】本発明の半導体装置を応用した実施例（第８）を示す断面図である。
【図２５】本発明の半導体装置を応用した実施例（第９）を示す断面図である。
【図２６】本発明の第１の実施例の製造方法（（ａ）〜（ｄ））を示す図である。
【図２７】本発明の第１の実施例の他の製造方法（（ａ）〜（ｄ））を示す図である。
【図２８】本発明の他の実施例（第１０）における半導体装置を示す平面図である。
【図２９】本発明の他の実施例（第１０）における半導体装置を示す平面図である。
【図３０】本発明の他の実施例（第１０）における半導体装置を示す断面図である。
【図３１】本発明の他の実施例（第１１）における半導体装置を示す平面図である。
【図３２】本発明の他の実施例（第１１）における半導体装置を示す断面図である。
【図３３】本発明の他の実施例（第１２）における半導体装置を示す平面図である。
【図３４】本発明の半導体装置を応用した実施例（第１３）を示す断面図である。
【図３５】本発明の半導体装置を応用した実施例（第１５）を示す平面図である。
【図３６】コンデンサの周波数特性を説明するための図である。
【図３７】本発明の半導体装置を応用した実施例（第１６）の電気回路を示す図である。
【図３８】本発明の半導体装置を応用した実施例（第１７）の機能を示す図である。
【図３９】従来の半導体装置を示す断面図である。
【図４０】従来の半導体装置の製造方法（（ａ）〜（ｄ））を示す図である。
【図４１】本発明の他の実施例（第１０）の製造方法（（ａ），（ｂ））を示す図である。
【図４２】本発明の他の実施例（第１４）における半導体装置を示す断面図である。
【符号の説明】
【００６６】
１…直流入力電源、２…整流用ＭＯＳＦＥＴ、３…転流用ＭＯＳＦＥＴ、４…チョークコイル、５…出力コンデンサ、６…負荷となるＬＳＩを示す抵抗、７…入力コンデンサ、９…制御回路、１０…主回路の寄生抵抗、１１…主回路の寄生インダクタンス、１２…駆動回路の寄生抵抗、１３…駆動回路の寄生インダクタンス、１４…制御部、１５…駆動部、１６…機能ブロック、２０…整流用ＭＯＳＦＥＴ、２１…転流用ＭＯＳＦＥＴ、２２…駆動用ＩＣ、２３…ワイヤボンディング、２４，２５…リードフレーム、２６…金属板、２７…封止材、２８，２９…金属板、３０…ヒートシンク、３７…リード、４４，４５…テープ、４６…溝、４７…リード、４８，４９…金属板、５１…入力部、５２…スイッチング部、５３…出力部、５４…制御部、５５…出力フィルタ、６０…直流入力電源、６１…入力コンデンサ、６２…能動素子、６３…転流ダイオード、６４…チョークコイル、６５…コンデンサ、６６…負荷、６７…検出部、６８…設定部、６９…比較演算部、７０…駆動部、７１…本発明の半導体装置、７２…チョークコイル、７３…出力コンデンサ、７４…負荷となるＬＳＩを示す抵抗、７５…制御回路、１２８，１２９，１３０，１３１，１３２，１３３，１３４，１３５，１３６…ＢＧＡ、１３７…リード、１３８，１４０…リードフレーム、１３９，１４１…ＢＧＡ、１４２…ヒートシンク、１４３…電気回路基板、１４４…電源の負荷となるＬＳＩ、１４５…ソケット、１４６，１４７…コンデンサ、１４８…チョークコイル、１４９…本発明の半導体装置、１５０…本発明の半導体装置に含まれる機能ブロック。
【図１】
2007116012.tif 000003
【図２】
2007116012.tif 000004
【図３】
2007116012.tif 000005
【図４】
2007116012.tif 000006
【図５】
2007116012.tif 000007
【図６】
2007116012.tif 000008
【図７】
2007116012.tif 000009
【図８】
2007116012.tif 000010
【図９】
2007116012.tif 000011
【図１０】
2007116012.tif 000012
【図１１】
2007116012.tif 000013
【図１２】
2007116012.tif 000014
【図１３】
2007116012.tif 000015
【図１４】
2007116012.tif 000016
【図１５】
2007116012.tif 000017
【図１６】
2007116012.tif 000018
【図１７】
2007116012.tif 000019
【図１８】
2007116012.tif 000020
【図１９】
2007116012.tif 000021
【図２０】
2007116012.tif 000022
【図２１】
2007116012.tif 000023
【図２２】
2007116012.tif 000024
【図２３】
2007116012.tif 000025
【図２４】
2007116012.tif 000026
【図２５】
2007116012.tif 000027
【図２６】
2007116012.tif 000028
【図２７】
2007116012.tif 000029
【図２８】
2007116012.tif 000030
【図２９】
2007116012.tif 000031
【図３０】
2007116012.tif 000032
【図３１】
2007116012.tif 000033
【図３２】
2007116012.tif 000034
【図３３】
2007116012.tif 000035
【図３４】
2007116012.tif 000036
【図３５】
2007116012.tif 000037
【図３６】
2007116012.tif 000038
【図３７】
2007116012.tif 000039
【図３８】
2007116012.tif 000040
【図３９】
2007116012.tif 000041
【図４０】
2007116012.tif 000042
【図４１】
2007116012.tif 000043
【図４２】
2007116012.tif 000044