(57)【要約】【課題】  短絡耐量を向上しながらも、アバランシェ現象の発生も抑制する半導体装置を実現すること。【解決手段】  半導体装置１０は、オフしたときに空乏層が形成される電界保持領域３８を一対の主電極間に備えている。その電界保持領域３８は、一対の主電極間方向に直交する面内において、キャリア濃度が相対的に濃い第１部分領域３４と、キャリア濃度が相対的に薄い第２部分領域３２を備えていることを特徴としている。これにより、短絡耐量を向上しながらも、アバランシェ現象の発生も抑制することができる。【選択図】  図１
2007173675.tif 000002
【特許請求の範囲】
【請求項１】
オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置であり、
その電界保持領域は、一対の主電極間方向に直交する面内において、キャリア濃度が相対的に濃い第１部分領域と、キャリア濃度が相対的に薄い第２部分領域を備えていることを特徴とする半導体装置。
【請求項２】
第１部分領域と第２部分領域の組合せは、一対の主電極間方向に直交する面内において、少なくとも一方方向に繰返し形成されていることを特徴とする請求項１の半導体装置。
【請求項３】
オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置であり、
第１主電極と、
その第１主電極上に形成されており、第１導電型の不純物を含むコレクタ領域と、
そのコレクタ領域上に形成されている半導体領域と、
その半導体領域上に形成されている第１導電型の不純物を含むボディ領域と、
そのボディ領域によって半導体領域から隔てられており、第２導電型の不純物を含むエミッタ領域と、
そのエミッタ領域に電気的に接続している第２主電極と、
ボディ領域を貫通しており、半導体領域とエミッタ領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、を備えており、
前記半導体領域は、電界保持領域を有し、
その電界保持領域は、一対の主電極間方向に直交する面内において、第２導電型のキャリア濃度が相対的に濃い第１部分領域と、第２導電型のキャリア濃度が相対的に薄い第２部分領域を備えていることを特徴とする半導体装置。
【請求項４】
半導体領域は、第２導電型のキャリア濃度が高濃度なバッファ領域をさらに備えており、
そのバッファ領域は、コレクタ領域と電界保持領域の間に形成されていることを特徴とする請求項３の半導体装置。
【請求項５】
コレクタ領域は、第１主電極上に分散して形成されており、
半導体領域は、分散するコレクタ領域の間を介して第１主電極に接していることを特徴とする請求項３又は４の半導体装置。
【請求項６】
オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置であり、
第１主電極と、
その第１主電極上に形成されており、第２導電型の不純物を含むドレイン領域と、
そのドレイン領域上に形成されている半導体領域と、
その半導体領域上に形成されている第１導電型の不純物を含むボディ領域と、
そのボディ領域によって半導体領域から隔てられており、第２導電型の不純物を含むソース領域と、
そのソース領域に電気的に接続している第２主電極と、
ボディ領域を貫通しており、半導体領域とソース領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、を備えており、
前記半導体領域は、電界保持領域を有し、
その電界保持領域は、一対の主電極間方向に直交する面内において、第２導電型のキャリア濃度が相対的に濃い第１部分領域と、第２導電型のキャリア濃度が相対的に薄い第２部分領域を備えていることを特徴とする半導体装置。
【請求項７】
第１部分領域と第２部分領域の組合せは、一対の主電極間方向に直交する面内において、少なくとも一方方向に繰返し形成されていることを特徴とする請求項３〜６のいずれかの半導体装置。
【請求項８】
第１部分領域及び第２部分領域に導入されている第２導電型の不純物の濃度は、ほぼ等しいことを特徴とする請求項３〜７のいずれかの半導体装置。
【請求項９】
第１部分領域は、電界保持領域の表面から裏面にまで伸びており、
第２部分領域も、電界保持領域の表面から裏面にまで伸びていることを特徴とする請求項３〜８のいずれかの半導体装置。
【請求項１０】
第２部分領域は、電界保持領域とボディ領域の接合界面に接していることを特徴とする請求項９の半導体装置。
【請求項１１】
第２部分領域は、電界保持領域とボディ領域の接合界面の全面に接していることを特徴とする請求項１０の半導体装置。
【請求項１２】
電界保持領域は、第２導電型のキャリア濃度が相対的に薄い第３部分領域をさらに備えており、
その第３部分領域は、電界保持領域の裏面部全体に形成されていることを特徴とする請求項３〜１１のいずれかの半導体装置。
【請求項１３】
第１部分領域は、トレンチゲート電極の底面及び側面に接していることを特徴とする請求項３〜１２のいずれかの半導体装置。
【請求項１４】
オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置の製造方法であり、
不純物を含む半導体基板の表面に対向して複数の開口が形成されているマスクを設ける工程と、
前記マスクの開口越しに半導体基板に向けて荷電粒子を打ち込む工程を備えており、
荷電粒子が通過した領域に導入されていた不純物の一部が不活性化されることによって、半導体基板内にキャリア濃度が相対的に濃い第１部分領域とキャリア濃度が相対的に薄い第２部分領域を備えている電界保持領域が形成されることを特徴とする製造方法。
【請求項１５】
前記打込工程では、荷電粒子にプロトンを用い、荷電粒子を打ち込んだ後に熱処理を実施することによって、荷電粒子が通過した領域に導入されていた不純物の一部を不活性化させキャリア濃度を低下させるとともに、半導体基板の深部において蓄積している荷電粒子によってキャリア濃度を増加させることを特徴とする請求項１４の製造方法。
【請求項１６】
前記打込工程では、荷電粒子を１×１０13cm-2以上で打ち込むことを特徴とする請求項１５の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置に関する。本発明はまた、そのような半導体装置の製造方法にも関する。
【背景技術】
【０００２】
一般的に、半導体装置は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている。例えば、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）は、裏面のコレクタ電極と表面のエミッタ電極の間に、ｎ型の不純物を含むベース領域（電界保持領域の一例）を備えている。また、縦型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）は、裏面のドレイン電極と表面のソース電極の間に、ｎ型の不純物を含むドリフト領域（電界保持領域の一例）を備えている。
【０００３】
非特許文献１には、ベース領域の不純物濃度を薄くすることによって、ベース領域をｉ型化したＩＧＢＴが提案されている。ベース領域をｉ型化することによって、ベース領域の厚み方向に伸びる電界の強度は、ベース領域の全体に亘って一様化される。このため、ベース領域の厚みを薄くしたとしても、ベース領域は多くの電界を保持することができ、必要な耐圧を確保することができる。換言すると、非特許文献１のＩＧＢＴは、必要な耐圧を確保しながら、ベース領域の厚みを薄くすることによって、電流経路を短距離化することができる。非特許文献１のＩＧＢＴは、耐圧とオン電圧の間のトレードオフ関係を改善することができる。さらに、半導体装置に接続される外部負荷が短絡し、半導体装置に高電圧・高電流が加わったとしても、ベース領域の厚み方向に伸びる電界の強度が一様化されているので、発熱領域をベース領域の全体に亘って分散させることができる。これにより、非特許文献１のＩＧＢＴは、短絡時の破壊が抑制され、短絡耐量が向上している。
【０００４】
【非特許文献１】H.Ruething, F.Umbach, O.Hellmund, P.Kanschat, G.Schmidt, "600V-IGBT3: Trench Field Stop Technology in 70μm Ultra Thin Wafer Technology", Proceedings of the 15th ISPSD, pp.63-66, 2003
【発明の開示】
【発明が解決しようとする課題】
【０００５】
非特許文献１のＩＧＢＴように、ベース領域の全体がｉ型化されていると、オフ状態において、ベース領域の大部分が空乏化されてしまう。また、ＩＧＢＴのベース領域は、裏面に形成されているｐ型のコレクタ領域と、表面に形成されているｐ型のボディ領域によって挟まれている。このため、非特許文献１のＩＧＢＴでは、オフ状態において、ｐ型のコレクタ領域／ｉ型のベース領域／ｐ型のボディ領域に起因する寄生バイポーラが動作し易いという問題がある。特に、ベース領域の全体がｉ型化されていると、ベース領域の全体が高電界な状態になるので、寄生バイポーラが容易に動作してしまう。これにより、寄生バイポーラによって増幅された電流は、アバランシェ現象の発生を促進させ、半導体装置の破壊を引き起こしてしまう。
【０００６】
また、電界保持領域をｉ型化する構造は、縦型のＭＩＳＦＥＴにも適用することができる。この場合、ドリフト領域の全体がｉ型化される。しかしながら、ドリフト領域の全体がｉ型化されると、高電圧・高電流が加わったときに、ドレイン領域の近傍の電界強度が高くなり、アバランシェ現象の発生を促進させ、半導体装置の破壊を引き起こしてしまう。
電界保持領域の全体をｉ型化すると、半導体装置の破壊現象が増加してしまう現象は、縦型のＩＧＢＴ及び縦型のＭＩＳＦＥＴに限ったものではない。この種の課題は、例えば、横型のＩＧＢＴ及びＭＩＳＦＥＴ、PINダイオード等の半導体装置に共通して存在している。また、この種の課題は、ゲート電極の構造に関係なく、トレンチタイプのゲート電極又はプレーナータイプのゲート電極のいずれにも存在している。
本発明は、短絡耐量を向上させ、アバランシェ現象の発生も抑制する技術を実現することを目的としている。
【課題を解決するための手段】
【０００７】
本発明は、電界保持領域の一部をｉ型化することによって、短絡耐量の向上とアバランシェ現象の発生の抑制の両者を実現する技術を提供する。非特許文献１の半導体装置では、電界保持領域の全体をｉ型化することによって、短絡耐量を向上させている。しかしながら、電界保持領域の全体をｉ型化すると、アバランシェ現象の発生が促進されてしまう。本発明の半導体装置では、電界保持領域の一部をｉ型化する。これにより、本発明の半導体装置は、アバランシェ現象の発生を抑制しながら、短絡耐量を向上することができる。
ここで、本明細書で用いられる用語に関して説明する。本明細書でいう「ｉ型」は、「キャリア濃度が薄い状態」をいい、広義の意味で解釈される。「キャリア濃度が薄い状態」は、「キャリアに寄与する不純物の濃度が薄い状態」をいう。本明細書では、「ｉ型」と「キャリア濃度が薄い状態」と「不純物のエネルギー準位の濃度が薄い状態」は同義の意味で解釈される。本明細書では、「キャリア濃度」という用語を主に使用する。「キャリア濃度が薄い状態」を実現する半導体領域は、多くの状態であり得る。例えば、導入されている不純物の濃度が濃くても、活性化している不純物が少なければ、キャリア濃度の薄い状態が実現できる。あるいは、導入されている不純物の濃度が濃くても、欠陥準位に起因して不純物のエネルギー準位の濃度が薄くなれば、キャリア濃度が薄い状態を実現できる。もちろん、そもそも導入されている不純物の濃度が薄いことによって、キャリア濃度の薄い状態を実現することもできる。したがって、本明細書でいう「キャリア濃度の薄い状態」とは、（１）活性化している不純物が少ない状態、（２）欠陥準位に起因して不純物のエネルギー準位の濃度が薄い状態、（３）そもそも不純物の濃度が薄い状態、あるいは当業者が容易に想到するその他の手法を用いて実現できるものが含まれる。
【０００８】
本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置に具現化することができる。その電界保持領域は、一対の主電極間方向に直交する面内において、キャリア濃度が濃い第１部分領域とキャリア濃度が薄い第２部分領域を備えていることを特徴としている。電界保持領域は、一対の主電極間方向に伸びる第１部分領域と、一対の主電極間方向に伸びる第２部分領域を備えている。例えば、第１部分領域は、ドナー準位の濃度が濃い領域である。第２部分領域は、ドナー準位の濃度が薄い領域である。
第１部分領域は、キャリア濃度が濃く調整されている。このため、半導体装置がオフしたときに、第１部分領域が空乏層の伸びを抑制することができる。空乏層の伸びが抑制されると、例えば寄生のバイポーラ又はダイオード等がオンすることが抑制される。したがって、アバランシェ現象の発生も抑制される。
第２部分領域は、キャリア濃度が薄く調整されている。したがって、第２部分領域の厚み方向に伸びる電界の強度は一様化される。このため、本発明の半導体装置は、半導体装置に接続される外部負荷が短絡し、半導体装置に高電圧・高電流が加わったとしても、第２部分領域、ひいては電界保持領域の全体に亘って発熱領域を分散させることができる。これにより、本発明の半導体装置は、短絡時の破壊が抑制され、短絡耐量が向上している。
本発明の半導体装置は、短絡耐量を向上しながらも、アバランシェ現象の発生も抑制することができる。
【０００９】
本発明の半導体装置では、第１部分領域と第２部分領域の組合せは、一対の主電極間方向に直交する面内において、少なくとも一方方向に繰返し形成されていることが好ましい。第１部分領域及び第２部分領域が薄板状に形成されていれば、第１部分領域と第２部分領域の組合せは、一方方向に繰返す。第１部分領域及び第２部分領域が四角柱状、六角柱状、又はその他の形状に形成されていれば、第１部分領域と第２部分領域の組合せは、複数の方向に繰返す。
上記の形態によると、第１部分領域と第２部分領域は、電界保持領域内において、分散して形成される。これにより、上記形態の半導体装置は、短絡耐量を向上する効果とアバランシェ現象の発生を抑制する効果を有効に得ることができる。
【００１０】
本発明は、縦型のＩＧＢＴに具現化することができる。本発明の半導体装置は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている。本発明の半導体装置は、第１主電極と、その第１主電極上に形成されているコレクタ領域と、そのコレクタ領域上に形成されている半導体領域と、その半導体領域上に形成されているボディ領域と、そのボディ領域によって半導体領域から隔てられているエミッタ領域と、そのエミッタ領域に電気的に接続している第２主電極を備えている。コレクタ領域は、第１導電型の不純物を含んでいる。ボディ領域は、第１導電型の不純物を含んでいる。エミッタ領域は、第２導電型の不純物を含んでいる。本発明の半導体装置はさらに、トレンチゲート電極を備えている。トレンチゲート電極は、ボディ領域を貫通しており、半導体領域とエミッタ領域を隔てているボディ領域にゲート絶縁膜を介して対向している。本発明の半導体領域は、電界保持領域を有している。本発明では、電界保持領域が、一対の主電極間方向に直交する面内において、第２導電型のキャリア濃度が濃い第１部分領域と第２導電型のキャリア濃度が薄い第２部分領域を備えていることを特徴としている。
【００１１】
本発明の縦型のＩＧＢＴでは、半導体領域は、第２導電型のキャリア濃度が高濃度なバッファ領域をさらに備えているのが好ましい。そのバッファ領域は、コレクタ領域と電界保持領域の間に形成されている。この形態の半導体装置は、パンチスルー型と称される。なお、本発明の縦型のＩＧＢＴは、パンチスルー型、ノンパンチスルー型のいずれにも具現化することができる。
【００１２】
本発明の縦型のＩＧＢＴでは、コレクタ領域は、第１主電極上に分散して形成されているのが好ましい。さらに、半導体領域は、分散するコレクタ領域の間を介して第１主電極に接していることが好ましい。
上記形態の半導体装置によると、ターンオフしたときに、半導体領域に蓄積していたキャリアは、第１主電極に素早く排出される。したがって、上記形態の半導体装置は、スイッチング速度を向上させることができる。
【００１３】
本発明は、縦型のＭＩＳＦＥＴに具現化することができる。本発明の半導体装置は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている。本発明の半導体装置は、第１主電極と、その第１主電極上に形成されているドレイン領域と、そのドレイン領域上に形成されている半導体領域と、その半導体領域上に形成されているボディ領域と、そのボディ領域によって半導体領域から隔てられているソース領域と、そのソース領域に電気的に接続している第２主電極を備えている。ドレイン領域は、第２導電型の不純物を含んでいる。ボディ領域は、第１導電型の不純物を含んでいる。ソース領域は、第２導電型の不純物を含んでいる。本発明の半導体装置はさらに、トレンチゲート電極を備えている。トレンチゲート電極は、ボディ領域を貫通しており、半導体領域とソース領域を隔てているボディ領域にゲート絶縁膜を介して対向している。本発明の半導体領域は、電界保持領域を有している。本発明では、電界保持領域が、一対の主電極間方向に直交する面内において、第２導電型のキャリア濃度が濃い第１部分領域と第２導電型のキャリア濃度が薄い第２部分領域を備えていることを特徴としている。
【００１４】
本発明の縦型のＩＧＢＴ及びＭＩＳＦＥＴでは、第１部分領域に導入されている第２導電型の不純物の濃度及び第２部分領域に導入されている第２導電型の不純物の濃度がほぼ等しくてもよい。
この場合、第１部分領域及び第２部分領域の間のキャリア濃度の差は、欠陥準位に起因して形成されている。欠陥準位に起因して第１部分領域及び第２部分領域の間のキャリア濃度の差が形成されている構造は、新規で斬新な構造である。
【００１５】
本発明の縦型のＩＧＢＴ及びＭＩＳＦＥＴでは、第１部分領域は、電界保持領域の表面から裏面にまで伸びているのが好ましい。第２部分領域も、電界保持領域の表面から裏面にまで伸びているのが好ましい。
この形態によると、電界保持領域の全体に亘って、一対の主電極間方向に直交する面内において、第１部分領域と第２部分領域を備えた構造が得られる。この態様によると、短絡耐量の向上とアバランシェ現象の抑制の効果を有効に得ることができる。
【００１６】
本発明の縦型のＩＧＢＴ及びＭＩＳＦＥＴでは、第２部分領域は、電界保持領域とボディ領域の接合界面に接していることが好ましい。より好ましくは、第２部分領域は、電界保持領域とボディ領域の接合界面の全面に接していることが好ましい。
この形態によると、半導体装置に接続する外部負荷が短絡した場合、高電流を第２部分領域を介して流すことができる。第２部分領域は、キャリア濃度が薄く調整されているので、第２部分領域の厚み方向に伸びる電界の強度は一様化されている。したがって、半導体装置に高電圧・高電流が加わったとしても、第２部分領域の全体に亘って発熱領域を分散させることができる。
【００１７】
本発明の縦型のＩＧＢＴ及びＭＩＳＦＥＴでは、電界保持領域は、第２導電型のキャリア濃度の薄い第３部分領域をさらに備えているのが好ましい。その第３部分領域は、電界保持領域の裏面部全体に形成されていることを特徴としている。
この形態によると、半導体装置の耐圧を向上させることができる。
【００１８】
本発明の縦型のＩＧＢＴ及びＭＩＳＦＥＴでは、第１部分領域は、トレンチゲート電極の底面及び側面に接していることが好ましい。
この形態の半導体装置によると、トレンチゲート電極の側面と第１部分領域を連続させることができる。したがって、半導体装置がオンしたときに、トレンチゲート電極の側面に沿って移動するキャリアは、第１部分領域を介して第１主電極と第２主電極の間を移動することができる。この形態の半導体装置は、低いオン電圧又はオン抵抗を得ることができる。
【００１９】
本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置の製造方法に具現化することができる。本発明の製造方法は、不純物を含む半導体基板の表面に対向して複数の開口が形成されているマスクを設ける工程と、そのマスクの開口越しに半導体基板に向けて荷電粒子を打ち込む工程（以下、打込工程と略記する）を備えている。本発明の製造方法では、荷電粒子が通過した領域に導入されていた不純物の一部が不活性化されることによって、半導体基板内にキャリア濃度が濃い第１部分領域とキャリア濃度が薄い第２部分領域を備えている電界保持領域が形成されることを特徴としている。
この製造方法を利用すると、電界保持領域の表面から裏面にまで伸びる第１部分領域及び第２部分領域を形成することができる。
【００２０】
打込工程では、荷電粒子にプロトンを用いることができる。この場合、打込工程において、荷電粒子を打ち込んだ後に熱処理を実施することによって、荷電粒子が通過した領域に導入されていた不純物の一部を不活性化させキャリア濃度を低下させるとともに、半導体基板の深部において蓄積している荷電粒子によってキャリア濃度を増加させることを特徴としている。
この製造方法を利用すると、電界保持領域を形成するのと同時に、電界保持領域の下方にキャリア濃度が濃く調整された領域を形成することができる。例えば、上記の製造方法をパンチスルー型の縦型のＩＧＢＴに利用した場合、電界保持領域とバッファ領域を同時に形成することができる。
【００２１】
打込工程では、荷電粒子にプロトンを用いた場合、プロトンを１×１０13cm-2以上で打ち込むことが好ましい。
プロトンを上記の条件で打ち込むと、プロトンが通過した領域に導入されていた不純物の一部を不活性化させキャリア濃度を低下させることができる。
【発明の効果】
【００２２】
本発明の半導体装置は、一対の主電極間方向に直交する面内において、キャリア濃度の濃い第１部分領域とキャリア濃度の薄い第２部分領域を有する電界保持領域を備えている。これにより、本発明の半導体装置は、短絡耐量の向上とアバランシェ現象の抑制の両者を実現することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の主要な特徴を列記する。
（第１形態）  荷電粒子には、プロトン、ヘリウム、電子線、二重水素、及び三重水素等を含む。なかでも、プロトンを用いるのが好ましい。プロトンは、所定の熱処理によって、プロトンが通過した領域のキャリア濃度を低下させるとともに、プロトンが蓄積している領域のキャリア濃度を増加させることができる。
（第２形態）  荷電粒子にプロトンを利用する場合、照射後の熱処理の温度は、３００℃〜６００℃の範囲が好ましい。３００℃を超える熱処理によって、プロトンが蓄積している領域のキャリア濃度を増加させることができる。６００℃未満の熱処理によって、プロトンが通過した領域のキャリア濃度が低下した状態を維持することができる。また、３００℃〜６００℃の範囲の熱処理は、アルミニウムからなるエミッタ電極を溶融させることもない。
（第３形態）  形態２において、照射後の熱処理の時間は、２０秒〜３００秒の範囲が好ましい。より好ましくは、２０秒〜６０秒の範囲がよい。２０秒を超える熱処理時間によって、プロトンが蓄積している領域のキャリア濃度を増加させることができる。３００秒未満の熱処理時間によって、プロトンが通過した領域のキャリア濃度が低下した状態を維持することができる。６０秒未満の熱処理時間によって、プロトンが通過した領域のキャリア濃度が顕著に低下した状態を維持することができる。
【実施例】
【００２４】
以下に、図面を参照して各実施例を説明する。以下の各実施例の半導体装置は、その半導体材料にシリコンを用いている。しかしながら、本発明の技術思想は、他の半導体材料を用いた半導体装置に対しても有用である。
【００２５】
（第１実施例）
図１に、半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、パンチスルー型の縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
半導体装置１０は、コレクタ電極２２（主電極の一例）と、そのコレクタ電極２２上に形成されているコレクタ領域２４と、そのコレクタ領域２４上に形成されている半導体領域３７と、その半導体領域３７上に形成されているボディ領域４２と、そのボディ領域４２の表面部に選択的に形成されているエミッタ領域４６及びボディコンタクト領域４４と、そのエミッタ領域４６及びボディコンタクト領域４４に電気的に接続しているエミッタ電極５５（主電極の一例）を備えている。コレクタ電極２２には、アルミニウムが用いられている。コレクタ領域２４は、ｐ型の不純物（典型的にはボロン）を含んでいる。コレクタ領域２４の不純物濃度は、概ね５×１０16〜１×１０19cm-3に調整されている。ボディ領域４２は、ｐ型の不純物（典型的にはボロン）を含んでいる。ボディ領域４２の不純物濃度は、概ね１×１０16〜１×１０18cm-3に調整されている。エミッタ領域４６は、ボディ領域４２によって半導体領域３７から隔てられている。エミッタ領域４６は、ｎ型の不純物（典型的にはリン又はヒ素）を含んでいる。エミッタ領域４６の不純物濃度は、概ね１×１０19〜１×１０21cm-3に調整されている。ボディコンタクト領域４４は、ｐ型の不純物（典型的にはボロン）を含んでいる。ボディコンタクト領域４４の不純物濃度は、概ね１×１０19〜１×１０21cm-3に調整されている。エミッタ電極５５には、アルミニウムが用いられている。
【００２６】
半導体装置１０はさらに、トレンチゲート電極５４を備えている。トレンチゲート電極５４は、ボディ領域４２を貫通して半導体領域３７に達している。トレンチゲート電極５４は、半導体領域３７とエミッタ領域４６を隔てているボディ領域４２にゲート絶縁膜５２を介して対向している。トレンチゲート電極５４とそれに隣接するトレンチゲート電極５４は、所定距離を隔てている。トレンチゲート電極５４群は、平面視したときに、ストライプ状に配置されている。トレンチゲート電極５４とエミッタ電極５５は、絶縁分離膜５３によって電気的に分離されている。トレンチゲート電極５４には、ポリシリコンが用いられている。
【００２７】
半導体領域３７は、電界保持領域３８とバッファ領域３６を備えている。電界保持領域３８は、半導体領域３７のうちの上部分に形成されている。バッファ領域３６は、半導体領域３７のうちの下部分に形成されている。バッファ領域３６は、コレクタ領域２４と電界保持領域３８の間に形成されている。
電界保持領域３８は、第１部分領域３４と第２部分領域３２を備えている。電界保持領域３８の厚みは、概ね５０〜２００μｍに調整されている。第１部分領域３４は、電界保持領域３８の表面から裏面にまで伸びている。第２部分領域３２も、電界保持領域３８の表面から裏面にまで伸びている。第１部分領域３４は薄板状の形状を有しており、第２部分領域３２もまた薄板状の形状を有している。第１部分領域３４と第２部分領域３２は、一対の主電極間方向（紙面上下方向）に直交する面内において、ストライプ状に配置されている。したがって、第１部分領域３４と第２部分領域３２の組合せは、一対の主電極間方向（紙面上下方向）に直交する面内において、一方方向（紙面左右方向）に繰返し形成されている。第１部分領域３４は、トレンチゲート電極５４を覆っているゲート絶縁膜５２の底面５２ｂ及び側面５２ａに接している。
【００２８】
後の製造工程で説明するように、バッファ領域３６、第１部分領域３４及び第２部分領域３２は、ｎ型の不純物を含む半導体領域３７にプロトンを打ち込むことによって作り分けられる。したがって、バッファ領域３６に導入されているｎ型の不純物の濃度、第１部分領域３４に導入されているｎ型の不純物の濃度、及び第２部分領域３２に導入されているｎ型の不純物の濃度はほぼ等しい。打ち込まれるプロトンが半導体領域３７の一部をｎ＋型に変質したり、半導体領域３７の一部をｉ型に変質したりすることによって、バッファ領域３６、第１部分領域３４及び第２部分領域３２が作り分けられる。
【００２９】
バッファ領域３６は、蓄積したプロトンがドナーを形成することにより作製される。バッファ領域３６は、プロトンに起因するドナーによって、ドナー準位の濃度が濃い領域である。ドナー準位の濃度は、キャリア濃度によって評価することができる。バッファ領域３６のキャリア濃度は、概ね１×１０15〜１×１０17cm-3に調整されている。
第１部分領域３４は、プロトンが通過しない領域であり、もともとの半導体領域３７の状態が維持されている。したがって、第１部分領域３４は、不純物濃度とキャリア濃度が一致している。第１部分領域３４のキャリア濃度は、概ね５×１０13〜２×１０14cm-3に調整されている。
第２部分領域３２は、プロトンが通過したことによって、半導体領域３７の一部に導入されていたｎ型の不純物の一部が不活性化し、ドナー準位の濃度が薄くなった領域である。第２部分領域３２のキャリア濃度は、概ね１×１０11〜１×１０13cm-3に調整されている。
ここで、電界保持領域３８に含まれる不純物濃度及び電界保持領域３８の厚みは、所謂パンチスルー型のＩＧＢＴのベース領域に基づいて調整されている。したがって、電界保持領域３８は、所謂パンチスルー型のＩＧＢＴのベース領域の一部に第２部分領域３２が形成されていると評価することができる。
【００３０】
第２部分領域３２は、キャリア濃度が薄く調整されている。したがって、第２部分領域３２の厚み方向に伸びる電界の強度は一様化される。このため、半導体装置１０は、半導体装置１０に接続される外部負荷が短絡し、半導体装置１０に高電圧・高電流が加わったとしても、発熱領域を第２部分領域３２、ひいては電界保持領域３８の全体に亘って分散させることができる。これにより、半導体装置１０は、短絡時の破壊が抑制され、短絡耐量が向上している。
【００３１】
第１部分領域３４は、キャリア濃度が濃く調整されている。このため、半導体装置１０がオフしたときに、電界保持領域３８とボディ領域４２の接合面から伸びる空乏層の伸びは、第１部分領域３４によって抑制される。空乏層の伸びが抑制されると、ｐ型のコレクタ領域２２／ｎ型の電界保持領域３８／ｐ型のボディ領域４２に起因する寄生のバイポーラがオンすることが抑制される。したがって、アバランシェ現象の発生も抑制される。
半導体装置１０によると、短絡耐量を向上しながらも、アバランシェ現象の発生も抑制することができる。
【００３２】
以下に、半導体装置１０の他の特徴を記載する。
（１）  半導体装置１０では、第１部分領域３４と第２部分領域３２の組合せが、一対の主電極間方向（紙面上下方向）に直交する面内において、一方方向（紙面左右方向）に繰返し形成されている。このため、第１部分領域３４と第２部分領域３２は、電界保持領域３８内において、分散して形成される。したがって、半導体装置１０は、短絡耐量を向上する効果とアバランシェ現象の発生を抑制する効果を有効に得ることができる。
（２）  半導体装置１０では、第１部分領域３４が、トレンチゲート電極５４を覆っているゲート絶縁膜５２の底面５２ｂ及び側面５２ａに接している。半導体装置１０によると、トレンチゲート電極５４を覆っているゲート絶縁膜５２の側面５２ａと第１部分領域３４を連続させることができる。したがって、半導体装置１０がオンしたときに、トレンチゲート電極５４の側面に沿って移動する電子は、第１部分領域３４を介してコレクタ電極２２とエミッタ電極５５の間を移動することができる。半導体装置１０は、低いオン電圧を得ることができる。
【００３３】
（半導体装置１０の製造方法）
図２及び図３を参照して、半導体装置１０の製造方法を説明する。
まず、図２に示される状態まで半導体装置１０を作り込む。具体的には、ｎ型の半導体基板３０の表面にボロンをイオン注入した後に、熱拡散を実施することによってボディ領域４２を形成する。次に、ボディ領域４２の表面部の一部にリン（又はヒ素）及びボロンを選択的にイオン注入した後に、熱拡散を実施することによってエミッタ領域４６及びボディコンタクト領域４４を形成する。
次に、半導体基板３０の表面からボディ領域４２を貫通するトレンチを形成する。そのトレンチの側壁を熱酸化し、ゲート絶縁膜５２を形成する。さらに、トレンチ内にポリシリコンを充填することによってトレンチゲート電極５４を形成する。
次に、トレンチゲート電極５４の表面に絶縁分離膜５３を形成した後に、半導体基板３０の表面にエミッタ電極５５を形成する。
次に、半導体基板３０の裏面からボロンをイオン注入し、６００℃以下の低温熱処理によってコレクタ領域２４を形成する。
これらの工程を経て、図２に示す状態の半導体装置１０が得られる。
【００３４】
次に、図３に示すように、プロトンの打ち込み工程を実施する。
まず、半導体基板３０の表面に対向して複数の開口６３が形成されているマスク６２を設ける。次に、そのマスク６２の開口６３越しに半導体基板３０に向けてプロトンを打ち込む。このとき、プロトンの投影飛程（プロトンが最も多く存在する領域）が、コレクタ領域２４よりも僅かに浅い位置になるように（図３中の領域６５参照）、照射エネルギーを設定する。投影飛程の領域６５では、プロトンがシリコン原子の原子核と作用し、照射エネルギーを放出することによって加速イオンが停止する（原子核阻止能）。このため、投影飛程の領域６５では、プロトンが縦方向及び横方向に拡散する。
一方、通過領域６４では、プロトンの照射エネルギーが低下する現象は電子阻止能が中心である。したがって、通過領域６４では、プロトンの横方向への広がりは小さい。
【００３５】
投影飛程の領域６５において、縦方向及び横方向へのプロトンの広がりは、照射エネルギーに概ね比例する。本実施例では、照射エネルギーを４ＭｅＶに設定することによって、投影飛程の領域６５を半導体基板３０の表面から約１５０μｍ、縦方向の広がりを１０μｍ、横方向の広がりを８μｍに調整している。また、マスク６２の幅６２ａ（開口６３とそれに隣接する開口６３の間の幅）を横方向の広がりの８μｍ以下にすることによって、蓄積するプロトンの存在範囲を投影飛程の領域６５において横方向に連続することができる。
【００３６】
次に、所定温度及び所定時間の熱処理を実施する。これにより、半導体領域３７の上部分には、キャリア濃度が濃い第１部分領域３４とキャリア濃度が薄い第２部分領域３２を備えている電界保持領域３８が形成される。また、半導体領域３７の下部分には、キャリア濃度が濃いバッファ領域３６が形成される。
【００３７】
図４に、プロトンの打ち込み量と半導体基板３０の表面から深さ方向におけるキャリア濃度の関係を示す。図４は、プロトンを半導体基板３０に打ち込んだ後に、３００℃、３０分の熱処理を実施したときの結果である。３００℃、３０分の熱処理は、表面のエミッタ電極５５が溶融しない範囲内の条件である。キャリア濃度の測定は、広がり抵抗測定によって測定した。
図４に示すように、プロトンの打ち込み量を１×１０13cm-2以上にすると、通過領域６４のキャリア濃度が低下することが分かる。これは、プロトンが通過すると、その通過領域６４に結晶欠陥が形成され、その欠陥準位によって通過領域６４の不純物が不活性化されるからである。したがって、半導体基板３０の一部のキャリア濃度を低下させるためには、プロトンの打ち込み量を１×１０13cm-2以上にするのが好ましい。
【００３８】
図５に、熱処理時間と半導体基板３０の表面から深さ方向におけるキャリア濃度の関係を示す。図５は、熱処理温度が４５０℃であり、プロトンの打ち込み量を１×１０15cm-2にしたときの結果である。４５０℃の熱処理は、表面のエミッタ電極５５が溶解しない範囲内の条件である。
図５に示すように、投影飛程６５におけるドナーの形成は、短い熱処理時間でも達成できる。１秒を超える熱処理時間が確保されていれば、投影飛程６５においてドナーを形成することができる。しかしながら、熱処理時間が３００秒に達すると、通過領域６４の欠陥が回復し、通過領域６４のキャリア濃度がもともとの不純物濃度（初期濃度）に一致してしまう。したがって、投影飛程６５においてドナーを形成しながら、通過領域６４においてキャリア濃度を低下させるためには、熱処理時間を３００秒未満にすることが望ましい。
【００３９】
（第２実施例）
図６に、第２実施例の半導体装置１００の要部断面図を模式的に示す。なお、図１の半導体装置１０の同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置１００は、第２部分領域１３２が広く形成されている。第２部分領域１３２は、電界保持領域１３８とボディ領域４２の接合界面４２ａの全面に接している。第１部分領域１３４は、トレンチゲート電極５４を覆っているゲート絶縁膜５２の底面５２ｂにのみ接している。
半導体装置１００では、半導体装置１００に接続する外部負荷が短絡した場合、高電流を第２部分領域１３２を介して流すことができる。第２部分領域１３２は、キャリア濃度が薄く調整されているので、第２部分領域１３２の厚み方向に伸びる電界の強度は一様化されている。したがって、半導体装置１００に高電圧・高電流が加わったとしても、第２部分領域１３２の全体に亘って発熱領域を分散させることができる。半導体装置１００の短絡耐量は、顕著に改善されている。
なお、上記の作用効果を得るためには、第２部分領域１３２が、電界保持領域１３８とボディ領域４２の接合界面４２ａの必ずしも全面に接している必要はない。第２部分領域１３２は、電界保持領域１３８とボディ領域４２の接合界面４２ａの広い範囲に接していれば、上記作用効果を得ることができる。
【００４０】
（第３実施例）
図７に、第３実施例の半導体装置２００の要部断面図を模式的に示す。なお、図１の半導体装置１０の同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置２００の電界保持領域２３８は、キャリア濃度が薄い第３部分領域２３１をさらに備えている。第３部分領域２３１は、電界保持領域２３８の裏面部全体に形成されている。
半導体装置２００は、キャリア濃度が薄い第３部分領域２３１が電界保持領域２３８の裏面部全体に形成されているので、縦方向で保持する電界量を増加させることができる。したがって、半導体装置２００の耐圧を向上させることができる。
【００４１】
（第４実施例）
図８に、第４実施例の半導体装置３００の要部断面図を模式的に示す。なお、図１の半導体装置１０の同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置３００のコレクタ領域３２４は、コレクタ電極２２上に分散して形成されている。バッファ領域３３６は、分散するコレクタ領域３２４の間の領域３３６ａを介してコレクタ電極２２に接している。コレクタ領域３２４は、半導体基板の裏面からボロンを選択的にイオン注入し、熱処理を実施することによって形成することができる。
半導体装置３００によると、ターンオフしたときに、半導体領域３７に蓄積していた電子は、コレクタ領域３２４の間の領域３３６ａを介してコレクタ電極２２に素早く排出される。したがって、半導体装置３００は、スイッチング速度を向上させることができる。さらに、半導体装置３００は、ｐ型のコレクタ領域３２４と、ｎ型の半導体領域３７と、ｐ型のボディ領域４２によって構成されている寄生バイポーラの動作を抑制し、アバランシェ現象の発生を抑制することができる。
【００４２】
（第５実施例）
図９に、第５実施例の半導体装置４００の要部断面図を模式的に示す。なお、図１の半導体装置１０の同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置４００は、縦型のＭＩＳＦＥＴの構造を備えている。半導体装置４００は、コレクタ電極２２に代えて、ドレイン電極４２２を備えている。半導体装置４００は、エミッタ電極５５に代えて、ソース電極４５５を備えている。半導体装置４００は、コレクタ領域２４に代えて、ｎ型の不純物を高濃度に含むドレイン領域４２４を備えている。半導体装置４００は、エミッタ領域４６に代えて、ｎ型の不純物を高濃度に含むソース領域４４６を備えている。なお、ドレイン領域４２４とバッファ領域３６は、同一濃度で形成されていてもよい。
半導体装置４００も、電界保持領域３８に第１部分領域３４と第２部分領域３２を備えている。仮に、電界保持領域３８の全体が第２部分領域３２のみで構成されていると、高電圧・高電流が加わったときに、電界保持領域３８とバッファ領域３６の接合界面の近傍の電界強度が高くなり、アバランシェ現象の発生を促進させてしまう。
一方、半導体装置４００のように、電界保持領域３８が第１部分領域３４と第２部分領域３２を備えていることによって、高電圧・高電流が加わったとしても、電界保持領域３８とバッファ領域３６の接合界面の近傍の電界強度が高くなり過ぎる現象を抑えることができる。
【００４３】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４４】
【図１】第１実施例の半導体装置の要部断面図を模式的に示す。
【図２】第１実施例の半導体装置の製造過程を示す（１）。
【図３】第１実施例の半導体装置の製造過程を示す（２）。
【図４】プロトンの打ち込み量とキャリア濃度の関係を示す。
【図５】熱処理時間をキャリア濃度の関係を示す。
【図６】第２実施例の半導体装置の要部断面図を模式的に示す。
【図７】第３実施例の半導体装置の要部断面図を模式的に示す。
【図８】第４実施例の半導体装置の要部断面図を模式的に示す。
【図９】第５実施例の半導体装置の要部断面図を模式的に示す。
【符号の説明】
【００４５】
２２：コレクタ電極
２４、３２４：コレクタ領域
３２、１３２：第２部分領域
３４、１３４：第１部分領域
３６、３３６：バッファ領域
３７、１３７、２３７：半導体領域
３８、１３８、２３８：電界保持領域
４２：ボディ領域
４４：ボディコンタクト領域
４６：エミッタ領域
５２：ゲート絶縁膜
５３：絶縁分離膜
５４：トレンチゲート電極
５５：エミッタ電極
２３１：第３部分領域
４２２：ドレイン電極
４２４：ドレイン領域
４４６：ソース領域
４５５：ソース電極
【図１】
2007173675.tif 000003
【図２】
2007173675.tif 000004
【図３】
2007173675.tif 000005
【図４】
2007173675.tif 000006
【図５】
2007173675.tif 000007
【図６】
2007173675.tif 000008
【図７】
2007173675.tif 000009
【図８】
2007173675.tif 000010
【図９】
2007173675.tif 000011