(57)【要約】【課題】実質的な調光範囲を制約せずに縞模様の発生を低減する。【解決手段】光源駆動装置は１フレーム期間毎に繰り返され液晶表示パネルＤＰの明るさを設定するために調整されるデューティ比のパルスとして調光制御信号を発生する調光制御回路１４と、調光制御信号のパルス幅に対応する期間についてバックライトＢＬを発光させるインバータ回路ＬＤとを備え、調光制御回路１４は先頭行の液晶画素ＰＸによる階調画像表示の開始から最終行の液晶画素ＰＸによる階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対して調光制御信号のパルスを対称的にするようにパルス位相を設定し、デューティ比を所定値よりも減少させる場合にパルスの中心を基準タイミングよりも早めてバックライトＢＬの発光の遅れを補償するようにパルス位相をシフトさせる位相制御部１４Ｂを含む。【選択図】図１
2007127785.tif 000002
【特許請求の範囲】
【請求項１】
複数行の液晶画素が１フレーム期間に対して一定の時間割合で階調画像表示および非階調画像表示を行うように少なくとも１行ずつ順次駆動される液晶表示パネルを照明するランプ光源用の光源駆動装置であって、前記１フレーム期間毎に繰り返され前記液晶表示パネルの明るさを設定するために調整されるデューティ比のパルスとして調光制御信号を発生する調光制御回路と、前記調光制御信号のパルス幅に対応する期間について前記ランプ光源を発光させるインバータ回路とを備え、前記調光制御回路は先頭行の液晶画素による前記階調画像表示の開始から最終行の液晶画素による前記階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対して前記調光制御信号のパルスを対称的にするようにパルス位相を設定し、前記デューティ比を所定値よりも減少させる場合に前記パルスの中心を前記基準タイミングよりも早めて前記ランプ光源の発光の遅れを補償するように前記パルス位相をシフトさせる位相制御部を含むことを特徴とする光源駆動装置。
【請求項２】
前記液晶画素は非階調画像表示としてベンド配向からスプレイ配向への逆転移を防止する電圧を得るために黒表示を行うＯＣＢ液晶画素であることを特徴とする請求項１に記載の光源駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＣＢ(Optically Compensated Bend）モードの液晶表示パネルを照明するランプ光源用の光源駆動装置に関し、特に液晶表示パネルの明るさを調整する調光のためにランプ光源をブリンキングさせる光源駆動装置に関する。
【背景技術】
【０００２】
液晶表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。
【０００３】
一般に、液晶表示装置は複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この表示パネルを照明するバックライト、およびこのバックライトおよび表示パネルを制御する表示制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
【０００４】
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極は液晶層の画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。  
液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルが用いられることがある（特許文献１を参照）。この液晶表示パネルでは、液晶分子が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレイ配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれら液晶分子をスプレイ配向からベンド配向に転移させてから表示動作を行う。
【０００５】
液晶が電源投入前にスプレイ配向となる理由は、スプレイ配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このような液晶分子は一旦ベンド配向に転移しても、スプレイ配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレイ配向に逆転移してしまうという性質を有する。スプレイ配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
【０００６】
従来、例えば１フレームの映像を表示するフレーム期間の一部で大きな電圧をスプレイ配向への逆転移防止電圧として液晶層に印加する駆動方式がとられている。ＯＣＢモードの液晶表示パネルでは、この逆転移防止電圧はノーマリホワイトの表示動作において黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。黒挿入率は１フレーム期間に対する黒挿入期間（非階調画像表示期間）の割合として設定され、階調画像表示期間は１フレーム期間から黒挿入期間を差引いた長さになる。複数行の液晶画素はそれぞれ水平表示ラインとして図６に示すような位相差で駆動され、階調画像表示期間において画像データに対応した表示、例えば白表示を行い、黒挿入期間にスプレイ配向への逆転移を防止する黒表示を行う。
【特許文献１】特開２００２−２０２４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、バックライトは一般に冷陰極管のような単一の放電ランプ光源であり、表示制御回路に設けられるインバータ回路により駆動される。液晶表示パネルの明るさを調整する調光を行う必要がある場合、インバータ回路は図６に示すように調光制御信号に対応したデューティ比でランプ光源を発光（点灯）させる。各水平表示ラインの階調画像表示期間は１フレーム期間内において互いにずれているため、調光制御信号は先頭水平表示ラインの階調画像表示の開始から最終水平表示ラインの階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対してランプ光源の発光期間を対称的にするように発生される。すなわち、調光制御信号の立上りタイミングから基準タイミングまでの期間tAおよび基準タイミングから立下りタイミングまでの期間tBは等しい。
【０００８】
しかしながら、従来において調光制御信号のデューティ比を小さく絞ると、縞模様が表示パネルの画面に発生することが確認されている。この縞模様を発生させないように調光制御信号の最小デューティ比を設定すると、広い調光範囲を確保できないという問題があった。
【０００９】
本発明の目的は、実質的な調光範囲を制約せずに縞模様の発生を低減できる光源駆動装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、複数行の液晶画素が１フレーム期間に対して一定の時間割合で階調画像表示および非階調画像表示を行うように少なくとも１行ずつ順次駆動される液晶表示パネルを照明するランプ光源用の光源駆動装置であって、１フレーム期間毎に繰り返され液晶表示パネルの明るさを設定するために調整されるデューティ比のパルスとして調光制御信号を発生する調光制御回路と、調光制御信号のパルス幅に対応する期間についてランプ光源を発光させるインバータ回路とを備え、調光制御回路は先頭行の液晶画素による階調画像表示の開始から最終行の液晶画素による階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対して調光制御信号のパルスを対称的にするようにパルス位相を設定し、デューティ比を所定値よりも減少させる場合にパルスの中心を基準タイミングよりも早めてランプ光源の発光の遅れを補償するようにパルス位相をシフトさせる位相制御部を含む光源駆動装置が提供される。
【発明の効果】
【００１１】
この光源駆動装置では、位相制御部が先頭行の液晶画素による階調画像表示の開始から最終行の液晶画素による階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対して調光制御信号のパルスを対称的にするようにパルス位相を設定し、デューティ比を所定値よりも減少させる場合にパルスの中心を基準タイミングよりも早めてランプ光源の発光の遅れを補償するようにパルス位相をシフトさせる。ここで、ランプ光源の発光が応答性に起因して遅れても、ランプ光量を基準タイミングの前後に均等に配分することができる。具体的には、調光制御信号のデューティ比を低下させてランプ光源の発光期間を少なくしていき、液晶表示パネルの階調画像表示動作とランプ光源の発光動作とのずれによって縞模様が観察され始めるデューティ比を所定値とすれば、このずれがパルス位相のシフトによりキャンセルされる。この場合、調光制御信号のデューティ比を所定値を越えて低下させることが可能である。この結果、実質的な調光範囲を制約せずに縞模様の発生を低減できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１３】
図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、表示パネルＤＰを照明するバックライトＢＬ、および表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は例えばノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移されると共にベンド配向からスプレイ配向への逆転移が周期的に印加され黒表示となる電圧により阻止される液晶材料を含む。表示制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレイ配向からベンド配向への転移は電源投入時に表示制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。
【００１４】
図２は液晶表示パネルＤＰの断面構造を詳細に示す。アレイ基板１は、ガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥ上に形成される配向膜ＡＬを含む。対向基板２はガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層ＣＦ上に形成される共通電極ＣＥ、およびこの共通電極ＣＥ上に形成される配向膜ＡＬを含む。液晶層３は対向基板２とアレイ基板１の間隙に液晶を充填することにより得られる。カラーフィルタ層ＣＦは赤画素用の赤着色層、緑画素用の緑着色層、青画素用の青着色層、およびブラックマトリクス用の黒着色（遮光）層を含む。図２では、液晶分子１９がスプレイ配向した状態にある。また、液晶表示パネルＤＰはアレイ基板１および対向基板２の外側に配置される一対の位相差板ＲＴ、これら位相差板ＲＴの外側に配置される一対の偏光板ＰＬ、およびアレイ基板１側の偏光板ＰＬの外側に配置される光源用のバックライトＢＬを備える。アレイ基板１側の配向膜ＡＬおよび対向基板２側の配向膜ＡＬは互いに平行にラビング処理される。これにより、液晶分子のプレチルト角は約１０°に設定される。
【００１５】
アレイ基板１では、複数の画素電極ＰＥが透明絶縁基板ＧＬ上において略マトリクス状に配置される。また、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）が複数の画素電極ＰＥの行に沿って配置され、複数のソース線Ｘ（Ｘ１〜Ｘｎ）が複数の画素電極ＰＥの列に沿って配置される。これらゲート線Ｙおよびソース線Ｘの交差位置近傍には、複数の画素スイッチング素子Ｗが配置される。各画素スイッチング素子Ｗは例えばゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される薄膜トランジスタからなり、対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通する。
【００１６】
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、それぞれ配向膜ＡＬで覆われ、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層３の一部である画素領域と共に液晶画素ＰＸを構成する。
【００１７】
複数の液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有する。複数の補助容量線Ｃ１〜Ｃｍは各々対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して補助容量Ｃｓを構成する。
【００１８】
表示制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを順次駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力するソースドライバＸＤ、バックライトＢＬを駆動するバックライト駆動部ＬＤ、表示パネルＤＰの駆動用電圧を発生する駆動用電圧発生回路４、およびゲートドライバＹＤ、ソースドライバＸＤおよびバックライト駆動部（インバータ）ＬＤを制御するコントローラ回路５を備える。
【００１９】
駆動用電圧発生回路４は、ゲートドライバＹＤを介して補助容量線Ｃに印加される補償電圧Ｖeを発生する補償電圧発生回路６、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７、および対向電極ＣＴに印加されるコモン電圧Ｖcomを発生するコモン電圧発生回路８を含む。コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣ（ＶＳＹＮＣ，ＤＥ）に基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣ（ＶＳＹＮＣ，ＤＥ）に基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、複数の画素ＰＸに対して外部信号源ＳＳから入力される画像データについて例えば黒挿入２倍速変換を行う画像データ変換回路１３、および外部信号源ＳＳからのパルス幅変調（ＰＷＭ）調光信号に基づいてバックライト駆動用インバータ回路ＬＤを制御する調光制御回路１４を含む。画像データは複数の液晶画素ＰＸに対する複数の画素データＤＩからなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路１３から変換結果として得られる画素データＤＯと共にソースドライバＸＤに供給される。制御信号ＣＴＹは上述のように順次複数のゲート線Ｙを駆動する動作をゲートドライバＹＤに行わせるために用いられ、制御信号ＣＴＸは画像データ変換回路１３の変換結果として１行分の液晶画素ＰＸ単位に得られ直列に出力される画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせるために用いられる。
【００２０】
ゲートドライバＹＤおよびソースドライバＸＤは複数のゲート線Ｙおよび複数のソース線Ｘをそれぞれ選択するために例えばシフトレジスタ回路を用いて構成される。この場合、制御信号ＣＴＹは、階調画像表示開始タイミングを制御する第１スタート信号ＳＴＨＡ、黒挿入開始タイミングを制御する第２スタート信号ＳＴＨＢ、シフトレジスタ回路においてこれらスタート信号ＳＴＨＡ，ＳＴＨＢをシフトさせるクロック信号、およびスタート信号ＳＴＨＡ，ＳＴＨＢの保持位置に対応してシフトレジスタ回路によって少なくとも１本ずつ順次選択されるゲート線Ｙ１〜Ｙｍへの駆動信号の出力を制御する出力イネーブル信号等を含む。他方、制御信号ＣＴＸは１行分の画素データの取込開始タイミングを制御するスタート信号、シフトレジスタ回路においてこのスタート信号をシフトさせるクロック信号、スタート信号の保持位置に対応してシフトレジスタ回路によって１本ずつ選択されるソース線Ｘ１〜Ｘｎに対してそれぞれ取り込まれる１行分の画素データＤＯの並列出力タイミングを制御するロード信号、および画素データに対応する画素電圧Ｖｓの信号極性を制御する極性信号等を含む。
【００２１】
ここでは、ゲートドライバＹＤが制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１〜Ｙｍを階調画像表示用および黒挿入（非階調画像表示）用に順次選択し、各行の画素スイッチング素子Ｗを１水平走査期間Ｈだけ導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。画像データ変換回路１３が黒挿入２倍速変換を行う場合、１行分の入力画素データＤＩが１Ｈ毎に出力画素データＤＯとなる１行分の黒用画素データＢおよび１行分の階調用画素データＳに変換される。階調用画素データＳは画素データＤＩと同じ階調値であり、黒用画素データＢは黒表示の階調値である。１行分の黒用画素データＢおよび１行分の階調用画素データＳの各々はそれぞれＨ／２期間において画像データ変換回路１３から直列に出力される。ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら画素データＢ，Ｓをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。
【００２２】
画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。２倍速の垂直走査速度で黒挿入駆動を行う場合には、例えばライン反転駆動およびフレーム反転駆動（１Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。また、補償電圧Ｖeは１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに接続されるゲート線Ｙに対応した補助容量線ＣにゲートドライバＹＤを介して印加され、これらスイッチング素子Ｗの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償するために用いられる。
【００２３】
ゲートドライバＹＤが例えばゲート線Ｙ１をオン電圧により駆動してこのゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に対応した補助容量線Ｃ１に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを１水平走査期間だけ導通させた直後にこれら画素スイッチング素子Ｗを非導通にするオフ電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。
【００２４】
ここで、図１に示す液晶表示装置の動作について概略的に説明する。図３は２倍速の垂直走査速度で黒挿入駆動を行う場合について液晶表示装置の動作を示す。図３では、Ｂが各行の画素ＰＸに共通な黒用画素データを表し、Ｓ１，Ｓ２，Ｓ３，…がそれぞれ１行目，２行目，３行目，…の画素ＰＸに対する階調用画素データを表す。＋，−はこれら画素データＢ，Ｓ１，Ｓ２，Ｓ３…が画素電圧Ｖｓに変換されてソースドライバＸＤから出力されるときの信号極性を表す。
【００２５】
ここでは、第１スタート信号ＳＴＨＡおよび第２スタート信号ＳＴＨＢがいずれもＨ／２期間分のパルス幅でゲートドライバＹＤに入力されるパルスである。第１スタート信号ＳＴＨＡが最初に入力され、第２スタート信号ＳＴＨＢが黒挿入率に従って第１スタート信号ＳＴＨＡよりも遅れて入力される。黒挿入率は１フレーム期間（１Ｖ：垂直走査期間）における黒挿入期間（非階調画像表示期間）の割合として設定される。ここで、黒挿入期間は、黒用画素電圧Ｂが１フレーム期間において保持される期間である。また、階調画像表示期間は階調用素電圧Ｓが１フレーム期間において保持される期間であり、１フレーム期間から黒挿入期間を差引いた長さになる。
【００２６】
ゲートドライバＹＤは第１スタート信号ＳＴＨＡをシフトさせて複数のゲート線Ｙ１〜Ｙｍを１水平走査期間Ｈ当たり１本ずつ選択し、１Ｈ期間の後半でゲート線Ｙ１，Ｙ２，Ｙ３，…に駆動信号を出力する。これに対し、ソースドライバＸＤは階調用画素データＳ１，Ｓ２，Ｓ３，…の各々を対応１Ｈ期間の後半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓは、ゲート線Ｙ１〜Ｙｍの各々が対応１Ｈ期間の後半で駆動される間に１行目，２行目，３行目，４行目…の液晶画素ＰＸに供給される。
【００２７】
また、ゲートドライバＹＤは第２スタート信号ＳＴＨＢをシフトさせて複数のゲート線Ｙ１〜Ｙｍを１水平走査期間Ｈ当たり１本ずつ選択し、１Ｈ期間の前半でゲート線Ｙ１，Ｙ２，Ｙ３，…に駆動信号を出力する。これに対し、ソースドライバＸＤは黒用画素データＢ，Ｂ，Ｂ，…の各々を対応１Ｈ期間の前半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応１Ｈ期間の前半で駆動される間に１行目，２行目，３行目，…の液晶画素ＰＸに供給される。尚、図３では、第１スタート信号ＳＴＨＡと第２スタート信号ＳＴＨＢとが比較的短い間隔で入力されているが、実際には階調画像表示期間と黒挿入期間との関係が黒挿入率に適合するように離して入力される。
【００２８】
ちなみに、１．５倍速の垂直走査速度で黒挿入駆動を行う場合には、画像データ変換回路１３は外部信号源ＳＳから入力され画像データについて黒挿入１．５倍速変換を行うように構成される。さらに、ソースドライバＸＤは２ライン単位反転駆動およびフレーム反転駆動（２Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される画素電圧Ｖｓをソース線Ｘ１〜Ｘｎに出力するように構成される。黒挿入１．５倍速変換では、２行分の入力画素データＤＩが２Ｈ期間毎に出力画素データＤＯとなる１行分の黒用画素データＢおよび２行分の階調用画素データＳに変換される。階調用画素データＳは画素データＤＩと同じ階調値であり、黒用画素データＢは黒表示の階調値である。１行分の黒用画素データＢおよび２行分の階調用画素データＳの各々はそれぞれ２Ｈ／３期間において画像データ変換回路１３から直列に出力される。
【００２９】
１．５倍速の垂直走査速度で黒挿入駆動を行う場合、液晶表示装置の動作は次のようになる。この場合、第１スタート信号ＳＴＨＡが２Ｈ／３期間分のパルス幅でゲートドライバＹＤに入力されるパルスであり、第２スタート信号ＳＴＨＢがいずれも２Ｈ期間分のパルス幅でゲートドライバＹＤに入力されるパルスである。第２スタート信号ＳＴＨＢが黒挿入率に従って第１スタート信号ＳＴＨＡよりも遅れて入力される。
【００３０】
ゲートドライバＹＤは第１スタート信号ＳＴＨＡをシフトさせて、複数のゲート線Ｙ１〜Ｙｍを２Ｈ期間当たり２本ずつ順次選択し、対応２Ｈ期間に含まれる２番目および３番目の２Ｈ／３期間にこれら選択ゲート線Ｙ１，Ｙ２；Ｙ３，Ｙ４；…に出力される。これに対し、ソースドライバＸＤは階調用画素データＳ１，Ｓ２；Ｓ３，Ｓ４；…を対応２Ｈ期間に含まれる第２および第３番目の２Ｈ／３期間に画素電圧Ｖｓに変換し、これらを２Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応２Ｈ期間に含まれる第２または第３番目の２Ｈ／３期間で駆動される間に１行目，２行目，３行目，４行目，…の液晶画素ＰＸに供給される。
【００３１】
また、ゲートドライバＹＤは第２スタート信号ＳＴＨＢをシフトさせて複数のゲート線Ｙ１〜Ｙｍを２Ｈ期間当たり２本ずつ一緒に選択し、対応２Ｈ期間に含まれる１番目の２Ｈ／３期間にこれら選択ゲート線Ｙ１，Ｙ２；Ｙ３，Ｙ４；…に駆動信号を出力する。これに対し、ソースドライバＸＤは黒用画素データＢ，Ｂ，Ｂ，…の各々を対応２Ｈ期間に含まれる第１番目の２Ｈ／３期間において画素電圧Ｖｓに変換し、これらを２Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応２Ｈ期間に含まれる第１番目の２Ｈ／３期間で駆動される間に１行目，２行目，３行目，４行目，…の液晶画素ＰＸに供給される。
【００３２】
図１に示すバックライトＢＬは単一の冷陰極管等の放電ランプ光源からなり、表示パネルＤＰを全体的に照明するためにインバータ回路ＬＤによって交流駆動される。このバックライトＢＬの具体的な照明対象は、表示パネルＤＰの表示画面を構成する複数の液晶画素ＰＸである。ここでは、各行の液晶画素ＰＸを１水平表示ラインとして扱う。
【００３３】
図１に示す調光制御回路１４は外部信号源ＳＳからのＰＷＭ調光信号のデューティ比を検出して検出結果に対応した調光制御信号を発生するデューティ比検出部１４Ａ、およびこのデューティ比検出部１４Ａからの調光制御信号の位相を制御してインバータ回路ＬＤに出力する位相制御部１４Ｂを含む。調光制御信号は１フレーム期間毎に繰り返されるパルスであり、このパルスのデューティ比は液晶表示パネルＤＰの明るさを設定するためにＰＷＭ調光信号のデューティ比に対応して調整される。位相制御部１４Ｂは、先頭行の液晶画素ＰＸ（第１水平表示ライン）による階調画像表示の開始から最終行の液晶画素ＰＸ（第ｍ水平表示ライン）による階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対して調光制御信号のパルスを対称的にするようにパルス位相を設定し、デューティ比を所定値よりも減少させる場合にパルスの中心を基準タイミングよりも早めてバックライトＢＬの発光の遅れを補償するようにパルス位相をシフトさせる。ここで、基準タイミングは例えば制御信号ＣＴＹに含まれる第１および第２スタート信号ＳＴＨＡ，ＳＴＨＢおよびクロック信号から求められる。また、所定値は調光制御信号のデューティ比を低下させてバックライトＢＬの発光期間を少なくしていき、液晶表示パネルＤＰの階調画像表示動作とバックライトＢＬの発光動作とのずれによって縞模様が観察され始める６０％程度のデューティ比に設定されている。インバータ回路ＬＤは位相制御部１４Ａから出力される調光制御信号を交流駆動電圧にそれぞれ電圧変換してバックライトＢＬに出力する。バックライトＢＬは調光制御信号が高レベルであるときに点灯し、調光制御信号が低レベルであるときに消灯する。
【００３４】
図４は互いに異なるデューティ比の調光制御信号とバックライトＢＬのランプ輝度との関係を示す。この関係は、調光制御信号のデューティ比を８５％，６０％，３０％，および１５％に変化させた結果である。ランプ輝度はいずれのデューティ比の場合でも調光制御信号の立上りタイミングよりも遅れて最大輝度（＝１００％）になり、調光信号の立下りタイミングよりも遅れて最小輝度(＝０％)になる。階調画像表示動作とバックライトＢＬの発光動作とのずれが生じても、デューティ比８５％程度あるいは６０％であれば、縞模様が全くまたはわずかしか観察されないため、調光制御信号のパルス位相は図６に示す従来と同様に制御される。これに対して、デューティ比６０％よりも小さなデューティ比３０％または１５％にして従来と同様な制御を行うと、縞模様が実質的に観察てしまうことになる。このため、位相制御部１４Ｂはデューティ比を所定値の６０％以下にする場合にパルス位相をシフトさせ、パルスの中心を基準タイミングよりも早めてバックライトＢＬの発光の遅れを補償する。図４に示すｔＰはこの位相シフトにより変化するパルスの中心と基準タイミングとの時間差である。パルス位相が互いに異なるデューティ比の調光制御信号において実際にシフトされると、水平画素ラインの表示動作に対して図５に示すような関係となる。すなわち、ｔＰは液晶表示パネルＤＰの明るさを低下させるために行われる調光制御信号のデューティ比の減少に伴って図５に示すような曲線に沿って増大する。
【００３５】
尚、バックライトＢＬ、すなわち放電ランプ光源の応答性は環境温度によっても変化するため、ｔＰはこの環境温度の変化に対応して最適化されることが好ましい。
【００３６】
本実施形態では、複数行の液晶画素ＰＸが１フレーム期間に対して一定の時間割合で階調画像表示および非階調画像表示を行うように少なくとも１行ずつ順次駆動される液晶表示パネルＤＰを照明するバックライトＢＬとして冷陰極管等の放電ランプ光源を用いているが、このランプ光源に対して発光において良好な応答性を期待できない。このため、調光制御回路１４およびインバータ回路ＬＤがこのランプ光源用の光源駆動装置として設けられている。調光制御回路１４の位相制御部１４Ａは先頭行の液晶画素ＰＸによる階調画像表示の開始から最終行の液晶画素ＰＸによる階調画像表示の終了までの総階調画像表示期間を２等分する基準タイミングに対して調光制御信号のパルスを対称的にするようにパルス位相を設定し、デューティ比を６０％の所定値よりも減少させる場合にパルスの中心を基準タイミングよりも早めてランプ光源の発光の遅れを補償するようにパルス位相をシフトさせる。このように、液晶表示パネルＤＰの階調画像表示動作とランプ光源の発光動作とのずれがパルス位相のシフトによりキャンセルされるため、ランプ光源の発光が応答性に起因して遅れても、ランプ光量を基準タイミングの前後に均等に配分することができる。この場合、調光制御信号のデューティ比を所定値を越えて低下させることが可能である。この結果、実質的な調光範囲を制約せずに縞模様の発生を低減できる。
【００３７】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００３８】
上述の実施形態では、黒挿入駆動を必要とする液晶の配向形式を用いた液晶表示装置について説明したが、本発明は黒挿入駆動という限定的なものではなく周期的に画素電圧を階調画像表示に関係なく最小輝度に近い一定値に固定するような非階調画像表示を必要とする液晶表示装置であれば適用することができる。従って、液晶配向形式がＯＣＢである必要はない。
【００３９】
また、上述の実施形態では、バックライトＢＬが単一の放電ランプ光源であるため、このランプ光源で複数の液晶画素ＰＸの全てを照明している。しかし、各々例えば任意行数の液晶画素ＰＸからなる複数の表示領域に表示画面を区分し、これら表示領域をそれぞれ照明対象とする複数のランプ光源を設けてもよい。この場合、調光制御回路１４は複数のランプ光源に対応する数の調光制御信号を出力し、インバータ回路ＬＤはこれら調光制御信号にそれぞれ対応して複数のランプ光源をそれぞれ独立に駆動できるように構成される。ここで、各調光制御信号のパルス位相は対応ランプ光源によって照明される任意行数の液晶画素ＰＸのうちの先頭行の液晶画素ＰＸによる階調画像表示開始から最終行の液晶画素ＰＸによる階調画像表示終了までの総階調画像表示期間を２等分する別々の基準タイミングからシフトされることが最適化において好ましい。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す液晶表示パネルの断面構造を示す図である。
【図３】図１に示す液晶表示装置において２倍速の垂直走査速度で黒挿入駆動を行う場合の動作を示すタイムチャートである。
【図４】互いに異なるデューティ比の調光制御信号と図１に示すバックライトのランプ輝度との関係を示す図である。
【図５】図４に示すデューティ比の調光制御信号のパルス位相を実際にシフトしたときに水平画素ラインの表示動作に対して得られる関係を示すタイムチャートである。
【図６】従来の液晶表示装置で用いられる調光制御信号のパルス位相を示すタイムチャートである。
【符号の説明】
【００４１】
１…アレイ基板、２…対向基板、３…液晶層、４…駆動用電圧発生回路、５…コントローラ回路、６…補償電圧発生回路、７…階調基準電圧発生回路、８…コモン電圧発生回路、１１…垂直タイミング制御回路、１２…水平タイミング制御回路、１３…画像データ変換回路、１４…調光制御回路、１４Ａ…デューティ比検出部、１４Ｂ…位相制御部、ＢＬ…バックライト、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、ＰＸ…液晶画素、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示制御回路、ＬＤ…バックライト駆動部、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2007127785.tif 000003
【図２】
2007127785.tif 000004
【図３】
2007127785.tif 000005
【図４】
2007127785.tif 000006
【図５】
2007127785.tif 000007
【図６】
2007127785.tif 000008