(57)【要約】【課題】  積層型圧電素子において、素子の破壊を防止しながら、飽和分極に近い十分な分極を実現する。【解決手段】  圧電セラミック層２と内部電極層３とが交互に積層されてなる積層型圧電素子１を分極するに際し、直流電圧を印加してＤＣ分極を行った後、パルス電圧を印加してパルス分極を行う。ＤＣ分極により、圧電セラミック層２の少なくとも一部に当該圧電セラミック層２を厚さ方向において横切ることのないクラックが形成される。次いでパルス分極を行うことで、飽和分極に近い分極状態が実現される。【選択図】  図３
2007305907.tif 000002
【特許請求の範囲】
【請求項１】
圧電セラミック層と内部電極層とが交互に積層され、圧電セラミック層の少なくとも一部に、当該圧電セラミック層を厚さ方向において横切ることのないクラックが形成されていることを特徴とする積層型圧電素子。
【請求項２】
クラックが形成された圧電セラミック層の数が圧電セラミック層の積層数の３％以上であることを特徴とする請求項１記載の積層型圧電素子。
【請求項３】
圧電セラミック層と内部電極層とが交互に積層されてなる積層型圧電素子を分極するに際し、
直流電圧を印加してＤＣ分極を行った後、パルス電圧を印加してパルス分極を行うことを特徴とする積層型圧電素子の分極方法。
【請求項４】
前記ＤＣ分極により、圧電セラミック層の少なくとも一部に当該圧電セラミック層を厚さ方向において横切ることのないクラックを形成することを特徴とする請求項３記載の積層型圧電素子の分極方法。
【請求項５】
前記ＤＣ分極の際に印加する直流電圧は、積層型圧電素子の駆動電圧以上とすることを特徴とする請求項３または４記載の積層型圧電素子の分極方法。
【請求項６】
前記パルス分極の際に印加するパルス電圧は、積層型圧電素子の駆動電圧以上とすることを特徴とする請求項３から５のいずれか１項記載の積層型圧電素子の分極方法。
【請求項７】
前記パルス分極の際に印加するパルス電圧のパルス周波数は、自己発熱により温度が１００℃〜２００℃となるような周波数とすることを特徴とする請求項３から６のいずれか１項記載の積層型圧電素子の分極方法。
【請求項８】
前記ＤＣ分極は加圧せずに行い、前記パルス分極は加圧しながら行うことを特徴とする請求項３から７のいずれか１項記載の積層型圧電素子の分極方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電セラミック層と内部電極層とを交互に積層することにより構成される積層型圧電素子及びその分極方法に関するものであり、特に、積層型圧電素子を破壊することなく飽和分極に近づけるための技術に関する。
【背景技術】
【０００２】
例えばアクチュエータや圧電ブザー、発音体、センサ等の各種圧電素子の開発が進められており、電圧印加により変位する圧電セラミックスを電極を介して積層することにより構成される積層アクチュエータ（積層型圧電素子）等も提案されている。例えば圧電効果によって発生する変位を機械的な駆動源として利用したアクチュエータは、消費電力や発熱量が少なく、応答性も良好であること、小型化や軽量化が可能であること等の利点を有しており、実用性が高い。特に、前記積層アクチュエータは、変位効率や位置精度が高く、応答が高速である等の特徴を有することから、燃料噴射システム用インジェクタ等、広範な分野への応用が期待されている。
【０００３】
ところで、この種の圧電素子の製造に際しては、分極処理が必須の工程となる。分極処理は、焼成後の圧電素子に一定方向に高電圧を印加することにより行われ、当該分極処理によって分極方向を揃えることによって圧電素子は圧電特性を示すようになる。
【０００４】
従来、分極処理の方法としては、直流高電圧を印加するＤＣ分極を行うのが一般的である。ＤＣ分極では、直流高電圧を印加することにより分極を行うが、分極に伴う急激な歪みや内部応力によって素子が破壊されることがあり、これを緩和するために、所定の圧力を加えながらＤＣ分極を行うことが試みられている（例えば特許文献１等を参照）。特許文献１記載の発明では、上下各層間に内部電極を有する積層セラミック圧電素子用積層体であつてかつ一方の側面の近傍の部分およびその一方の側面と平行な他の側面の近傍の部分では内部電極を形成した電極形成部分と内部電極を形成していない電極非形成部分とが上下に交互に位置するようになされた積層セラミック圧電素子用積層体に対して分極処理を施すにあたり、積層体の上面と下面との間に５０〜１０００ｋｇｆ／ｃｍ２の範囲内の一定の荷重を均一に加えながら内部電極間に所定の分極電圧を印加するようにしている。荷重を加えた状態で分極を行うことによって、分極に伴う急激な歪みや内部応力を緩和することができ、積層体内部破壊の発生を防止できるとしている。
【０００５】
前記分極処理の方法としては、前記ＤＣ分極の他、いわゆるパルス分極も提案されている（例えば、特許文献２や特許文献３等を参照）。パルス分極では、パルス状の波形を有するパルス電圧を印加することで分極を行う。特許文献２記載の発明では、圧電磁器にパルス状の電圧波形を有するパルス電圧を印加して分極する圧電磁器の分極法であって、前記パルス電圧が高周波数成分を含むことを特徴としている。高周波数成分を含むパルス電圧を印加して分極することにより、圧電磁器に含まれる多くの結晶粒やドメインを振動させることができ、圧電磁器に損傷を生じることなく短時間で十分な分極処理が行えるとしている。
【０００６】
また、特許文献３には、圧電体に、実効電圧が該圧電体の最小破壊電圧の２／３以下である条件で直流パルス電圧を印加することでパルス分極を行うことが開示されている。特許文献３に記載されるパルス分極では、圧電体の発熱を決定する実効電圧が抑制されているので、分極処理中に絶縁破壊が起こらず、一方、ピーク電圧を分極に必要な大きさとすることにより、絶縁抵抗が比較的小さい圧電体でも効果的に分極処理を行うことができるとしている。
【特許文献１】特開平２−１６３９８３号公報
【特許文献２】特開２００４−２９６７８４号公報
【特許文献３】特開昭６１−２６８０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、飽和分極及び破壊防止の両立を考えた場合、従来の分極方法（ＤＣ分極やパルス分極）では必ずしも十分な結果が得られていないのが実情である。例えば、ＤＣ分極においては、特許文献１等にも記載されるように、素子の破壊を防ぐためには加圧しながら分極を行う必要があるが、加圧条件下では分極が十分に進み難く、飽和分極まで到達させることは難しい。例えば燃料噴射システム用インジェクタに用いられる積層型圧電素子において、分極が不十分で飽和分極に到達していないと、使用に伴って分極が進み、特性が経時的に変化してしまうという不都合が生ずる。このような不都合を解消するために、加圧することなく飽和分極に十分なＤＣ電圧を印加すると、素子の破壊が避けられない。
【０００８】
パルス分極についても同様である。これまでパルス分極の優位性のみが着目されてきたが、本発明者らが検討した結果、パルス分極においても飽和分極に必要な電圧を印加すると、簡単に素子破壊が起こることがわかってきた。パルス分極においては、パルス波形の電圧の切り替わりの際に一瞬高電圧が加わり、これが原因で素子破壊が起こる。前記素子破壊を解消するには、結局はパルス電圧を低くせざるを得ず、その結果、分極が不十分となり飽和分極に到達させることが難しくなる。
【０００９】
本発明は、前述の従来技術の有する不都合に実情に鑑みて提案されたものであり、素子の破壊を防止しながら、飽和分極に近い十分な分極を実現することを目的とし、十分な圧電特性を有し、圧電特性が経時変化することのない積層型圧電素子を提供することを目的とする。さらには、素子の破壊を防止しながら、飽和分極に近い十分な分極を実現することが可能な積層型圧電素子の分極方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明の積層型圧電素子は、圧電セラミック層と内部電極層とが交互に積層され、圧電セラミック層の少なくとも一部に、当該圧電セラミック層を厚さ方向において横切ることのないクラックが形成されていることを特徴とする。
【００１１】
一般に、積層型圧電素子においては、セラミック層にクラックが入っていないことが理想とされており、クラックの存在を排除する方向にある。しかしながら、本発明者らが検討したところ、全てのクラックが特性に悪影響を及ぼすわけではなく、特定の方向のクラックに関しては、その存在が分極の促進に必要不可欠であることがわかった。すなわち、本発明の積層型圧電素子においては、圧電セラミック層の少なくとも一部に、当該圧電セラミック層を厚さ方向において横切ることのないクラックが形成されており、前記クラックの存在により十分な分極が実現されている。また、前記クラックの存在が素子の破壊に繋がることもない。
【００１２】
一方、本発明の積層型圧電素子の分極方法は、圧電セラミック層と内部電極層とが交互に積層されてなる積層型圧電素子を分極するに際し、直流電圧を印加してＤＣ分極を行った後、パルス電圧を印加してパルス分極を行うことを特徴とする。
【００１３】
本発明においては、先ず、ＤＣ分極を行うが、このＤＣ分極によって飽和分極とする必要はなく、例えば圧電セラミック層の少なくとも一部に、当該圧電セラミック層を厚さ方向において横切ることのないクラックが形成される程度の条件で行う。次いで、パルス分極を行うことで飽和分極、あるいは飽和分極に近い状態とする。本発明者らの検討によれば、前記ＤＣ分極とパルス分極の組み合わせにより、素子破壊を引き起こすことなく、飽和分極に近い十分な分極が実現されることがわかった。
【発明の効果】
【００１４】
本発明の積層型圧電素子によれば、圧電特性に悪影響を及ぼすような素子破壊が起こることがなく、十分な分極により十分な圧電特性を有し、圧電特性が経時変化することのない積層型圧電素子を提供することが可能である。また、本発明の積層型圧電素子の分極方法によれば、素子の破壊を防止しながら、飽和分極に近い十分な分極を実現することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した積層型圧電素子及びその分極方法ついて、図面を参照して詳細に説明する。
【００１６】
本実施形態の積層型圧電素子１は、例えば燃料噴射システム用インジェクタのようなアクチュエータとして使用されるものであり、図１に示すように、圧電セラミック層２と内部電極層３とが交互に積層された積層体４と、この積層体４の両側面に形成された外部電極５とから構成されるものである。
【００１７】
ここで、前記積層体４の圧電セラミック層２を構成するセラミック材料としては、圧電特性を有するセラミック材料全般を使用することが可能であり、例えば還元雰囲気で焼成される圧電セラミック材料等も使用可能である。
【００１８】
還元雰囲気で焼成される圧電セラミック材料としては、例えばチタン酸ジルコン酸鉛系の圧電セラミック材料等を挙げることができる。チタン酸ジルコン酸鉛系の圧電セラミック材料は、Ｐｂ、Ｔｉ、及びＺｒを構成元素とする複合酸化物を主成分とする圧電セラミック材料である。ここで、前記複合酸化物は、例えばチタン酸鉛（ＰｂＴｉＯ３）とジルコン酸鉛（ＰｂＺｒＯ３）、及び亜鉛・ニオブ酸鉛［Ｐｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３］により構成される３元系の複合酸化物や、前記３元系の複合酸化物においてＰｂの一部をＳｒ、Ｂａ、Ｃａ等で置換した複合酸化物である。
【００１９】
具体的な組成としては、下記（１）式、あるいは（２）式で表される複合酸化物等を挙げることができる。なお、これら（１）式、あるいは（２）式において、酸素の組成は化学量論的に求めたものであり、実際の組成においては、化学量論組成からのずれは許容されるものとする。
【００２０】
Ｐｂａ［（Ｚｎ１／３Ｎｂ２／３）ｘＴｉｙＺｒｚ］Ｏ３  ・・・（１）
（ただし、０．９６≦ａ≦１．０３、０．０５≦ｘ≦０．１５、０．２５≦ｙ≦０．５、０．３５≦ｚ≦０．６、ｘ＋ｙ＋ｚ＝１である。）
【００２１】
（Ｐｂａ−ｂＭｅｂ）［（Ｚｎ１／３Ｎｂ２／３）ｘＴｉｙＺｒｚ］Ｏ３  ・・・（２）
（ただし、０．９６≦ａ≦１．０３、０＜ｂ≦０．１、０．０５≦ｘ≦０．１５、０．２５≦ｙ≦０．５、０．３５≦ｚ≦０．６、ｘ＋ｙ＋ｚ＝１である。また、式中のＭｅは、Ｓｒ、Ｃａ、Ｂａから選ばれる少なくとも１種を表す。）
【００２２】
前記複合酸化物は、いわゆるペロブスカイト構造を有しており、Ｐｂ、及び（２）式における置換元素Ｍｅについては、ペロブスカイト構造のいわゆるＡサイトに位置する。ＺｎやＮｂ、Ｔｉ、Ｚｒは、ペロブスカイト構造のいわゆるＢサイトに位置する。
【００２３】
前述のチタン酸ジルコン酸鉛系の圧電セラミック材料は、還元焼成条件において焼成されたものであることが大きな特徴点の一つである。圧電セラミック材料を酸化性雰囲気中で焼成すると、例えば圧電素子の内部電極の電極材料として貴金属を用いる必要がある。これに対して、還元焼成条件において焼成される圧電セラミック材料を用いれば、ＣｕやＮｉ等の安価な電極材料を内部電極に用いることができる。なお、前記還元焼成条件としては、例えば焼成温度８００℃〜１２００℃、酸素分圧１×１０−１０〜１×１０−６気圧である。
【００２４】
前記圧電セラミック層２は、前記圧電セラミック材料を含むグリーンシートを焼成することにより形成されるが、焼成後の圧電セラミック層２の厚さは、例えば８０μｍ〜１００μｍ程度とされる。圧電セラミック層２の厚さは、これに限定されるものではなく、積層数等に応じて所望の圧電特性（変位量等）が得られるように設計すればよい。
【００２５】
一方、内部電極層３は、例えば銀やパラジウム等の貴金属を導電材料として含む導電ペースト等を前記グリーンシート上にスクリーン印刷等の手法により所定のパターンで印刷することにより形成される。また、圧電セラミック材料として前記還元雰囲気で焼成される圧電セラミック材料を用いた場合には、Ｃｕ等の卑金属を導電材料として含む導電ペーストを使用することも可能である。内部電極層３の厚さとしては、例えば０．５μｍ〜５μｍ程度とされるが、これに限定されるものではない。
【００２６】
前記内部電極層３は、前記積層体４の両側面に交互に引き出され、各側面に形成された外部電極５と電気的に接続されている。したがって、外部電極５に電圧を印加することで、内部電極層３間の各圧電セラミック層２に電圧が印加され、前記積層体４が圧電セラミック層２の積層方向に変位する。外部電極５は、例えば銀を導電材料とする導電ペーストを印刷し、これを焼き付けることにより形成される。
【００２７】
前述の構成の積層型圧電素子１においては、各圧電セラミック層２の圧電特性を発揮させるために、使用前に分極処理を行うが、本実施形態の積層型圧電素子１においては、飽和分極、あるいは飽和分極に近い分極を実現した結果として、圧電セラミック層２にクラックを有することが特徴である。
【００２８】
図２（ａ）は、前記クラックＣを模式的に示すものである。図２（ａ）に示す例の場合、圧電セラミック層２と内部電極層３の境界に沿って、あるいは内部電極層３が存在しない部分において圧電セラミック層２間の境界に沿って、ほぼ水平方向（図中横方向）にクラックＣが形成されている。ここで、前記クラックＣについては、図２（ａ）に示すように圧電セラミック層２と内部電極層３の境界に沿ってほぼ水平方向に形成されていることが重要であり、例えば図２（ｂ）に示すように圧電セラミック層２の厚さ方向にクラックＣが入り、圧電セラミック層２を厚さ方向に横切る形で形成されると、当該クラックＣが形成された圧電セラミック層２を挟む形で形成される一対の内部電極層３間の短絡等が問題になるおそれがある。
【００２９】
前記クラックＣの長さは任意であり、例えばクラックＣの長さが長くても問題になることはない。強いて言うならば、前記クラックＣが図２（ａ）に示す不活性部内に止まっていることが好ましい。クラックＣが不活性部に止まっていれば、当該クラックＣが積層型圧電素子１の性能に影響を及ぼすことは皆無である。一方、クラックＣの数も任意であるが、クラックＣが入った圧電セラミック層２の数が圧電セラミック層２全体の積層数の３％以上であることが好ましい。例えば圧電セラミック層２の積層数が３００層である場合には、クラックＣが入った圧電セラミック層２の数が概ね１０層以上であることが好ましい。クラックＣが入った圧電セラミック層２の数が少なすぎると、応力が十分に開放されず、分極時に素子破壊が起こるおそれがある。
【００３０】
前述のクラックＣは、適正な分極処理の結果形成されるものである。そこで、以下においては、積層型圧電素子１の分極処理について説明する。
【００３１】
分極処理は、前記外部電極５間に所定の電圧を印加することにより行われ、前記圧電セラミック層２と内部電極層３の積層方向に電圧が印加され、圧電セラミック層２の分極ベクトルの方向が当該方向に揃うことで圧電特性が発現する。分極処理の方法としては、直流電圧を印加するＤＣ分極やパルス電圧を印加するパルス分極が知られているが、本実施形態においては前記ＤＣ分極とパルス分極とを組み合わせることで、積層型圧電素子１を破壊することなく飽和分極あるいは飽和分極に近い状態とする。
【００３２】
図３は、本実施形態の分極処理における印加電圧プロファイル［図３（ａ）］及び印加圧力プロファイル［図３（ｂ）］を示すものである。本実施形態においては、先ず、積層型圧電素子１に対してＤＣ分極を行う。ＤＣ分極は直流電圧を印加することにより行うが、このとき積層体４を加圧しないでＤＣ分極を行う。圧力を開放した状態で飽和分極に至るまでＤＣ分極を行うと、素子破壊に至るおそれがある。そこで積層体４を加圧することで、クラックが入ることを抑制し前記素子破壊を解消するというのが従来の考えである。これに対して、本実施形態では、前記ＤＣ分極を加圧することなく開放状態で行い、これによって素子破壊や短絡等に繋がることのないクラックを積極的に形成し、分極を促進するようにする。
【００３３】
したがって、前記ＤＣ分極は、飽和分極に必要なほどの条件は不要であり、前記クラックが形成される程度の条件で行えばよい。ＤＣ分極を飽和分極させるような条件で行うと、積層体４を加圧していないので、簡単に素子破壊が引き起こされる。そこで、例えば図３に示すように、通常のＤＣ分極の場合よりも緩やかに電圧を上昇し、所定の電圧に到達した後、短時間で電圧を降下させる。前記ＤＣ分極における到達電圧は、あまり低すぎるとクラックの発生が不足し、その後のパルス分極によって飽和分極に近い状態とすることが難しくなるおそれがある。実用的な観点からは、積層型圧電素子１の駆動電圧以上とすることが好ましい。ＤＣ分極の際の温度についても、例えば高温（１５０℃程度）とする必要はなく、室温（２５℃程度）で行えばよい。
【００３４】
前記ＤＣ分極により圧電セラミック層２にはクラックが形成されるが、例えば駆動時のクラックの入り方とは異なり、形成されるクラックは前記の通り圧電セラミック層２を厚さ方向に横切ることがなく、素子破壊や短絡等の原因となることはない。
【００３５】
ＤＣ分極の後、パルス分極を行うが、パルス分極の際に印加するパルス電圧の波形は任意である。例えば矩形波であってもよいし、サイン波であってもよい。本実施形態においては、積層体４を加圧しながらパルス電圧を印加する。これは次のような理由による。
【００３６】
通常、パルス分極においては、分極を促進するために加圧を行わずにパルス電圧の印加を行う。この場合、飽和分極に必要な条件でパルス電圧の印加を行うと、ＤＣ分極の場合と同様、素子破壊が引き起こされる可能性がある。これを解消するためには、積層体４を加圧しながらパルス電極の印加を行わざるを得ないが、パルス分極のみにより分極を行う場合、加圧すると結局は飽和分極に到達させることが難しくなる。これに対して、本実施形態の場合、予めＤＣ分極により圧電セラミック層２の分極が進んでいるので、加圧しながらパルス電圧を印加しても十分に飽和分極に到達させることができる。また、加圧を行うので、素子破壊も防ぐことができる。
【００３７】
前記パルス分極の際の条件としては、先ず第１に、積層型圧電素子１をアクチュエータとして使用する際に加わる圧力以上の圧力を加えながらパルス分極を行うことが好ましい。積層体４の加圧圧力が小さすぎると、素子破壊のおそれが生ずる。第２に、パルス電圧は、積層型圧電素子１の駆動電圧以上とすることが好ましい。パルス電圧が低すぎると、飽和分極に近い状態とすることが難しくなるおそれがある。
【００３８】
第３に、印加するパルス電圧の周波数であるが、前記周波数についても積層型圧電素子１の駆動周波数以上とすることが好ましく、さらには温度との兼ね合いから適正な周波数に設定することが好ましい。圧電セラミック層２の分極に際しては、温度も重要な要素であり、温度が高いほど分極が促進される。一方、パルス分極においては、印加するパルス電圧の周波数に応じて積層体４が発熱する。前記発熱は、印加するパルス電圧の周波数が高いほど高くなる。分極を促進するのに必要な温度は、６０℃〜１８０℃程度であり、これに必要なパルス電圧の周波数は３０Ｈｚ〜２００Ｈｚである。すなわち、前記パルス電圧の周波数は、３０Ｈｚ〜２００Ｈｚとすることが好ましい。
【００３９】
以上のように、ＤＣ分極とパルス分極を併用し、ＤＣ分極によりクラックを形成した状態でパルス分極を行うことで、素子破壊を引き起こすことなく、十分な分極（飽和分極、あるいは飽和分極に近い分極）を実現することができる。すなわち、積層型圧電素子においては、積層方向とほぼ直交するクラック（圧電セラミック層２と内部電極層３の界面とほぼ平行なクラック）は、駆動時に悪影響を及ぼすことがなく、素子がフリーな状態でＤＣ電圧を印加して前記クラックを入れ、その後圧力を加えながらパルス電圧を印加することにより、積層型圧電素子を壊さずに飽和分極に近づけることができる。
【実施例】
【００４０】
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
【００４１】
積層型圧電素子の作製
６ｍｍ×６ｍｍのＰＺＴ（チタン酸ジルコン酸鉛）圧電セラミック材料を含むグリーンシート上に内部電極層を形成し、これを３００層重ねて積層体を形成した。ＰＺＴ圧電セラミック材料の組成は、（Ｐｂ０．９６５Ｓｒ０．０３）［（Ｎｂ２／３Ｚｎ１／３）０．１０Ｔｉ０．４３０Ｚｒ０．４６０］Ｏ３＋Ｔａ２Ｏ５（０．４質量％）である。内部電極層は、Ａｇ／Ｐｄ（７０：３０）を導電材料として含む導電ペーストを所定パターンで印刷することにより形成した。層間（各圧電セラミック層の厚さ）は８０μｍとした。
【００４２】
分極処理
作製した積層型圧電素子に対して、先ず、ＤＣ分極のみにより分極処理を行った。この場合には、ＤＣ電圧２．５ｋＶ／ｍｍ［印加した電圧／素子のサイズ（ｍｍ）］を越えるＤＣ電圧を印加すると、破壊してしまうものがあった。そこで、ＤＣ電圧を２００Ｖ（２．５ｋＶ／ｍｍとし、加圧条件下、１５０℃でＤＣ分極を行ったところ、駆動前後の変位変化率が約４．５％にもなり、分極が不十分であることがわかった。
【００４３】
次に、パルス分極のみにより分極処理を行った。パルス分極の場合にも、圧力を加えた状態でパルス電圧を印加すると、素子が壊れてしまった。昇圧スピードを非常に遅くしてパルス分極を試みたが、電圧が上昇してホールド状態になると、数秒で素子が破壊してしまった。
【００４４】
そこで次に、圧力を開放した状態でＤＣ分極を行い、次いで圧力を加えながらパルス分極を行った。ＤＣ分極では、到達電圧２００Ｖとし、前記到達電圧での保持時間は０秒とした。すなわち、昇圧後、直ちに降圧した。このＤＣ分極によって素子に圧電セラミック層と内部電極層の界面に沿ってクラックが形成された。パルス分極は、３７ＭＰａの圧力を加えながら、２００Ｖ（２．５ｋＶ／ｍｍ）のパルス電圧を印加した。パルス波形の形状は、０．２−１−０．２ｍｓｅｃの台形波とした。その結果、駆動前後の変位変化率が約０．２％となり、飽和分極に近いレベルまで分極が進んでいることが確認された。また、パルス電圧の印加後に壊れたサンプルも皆無であった。
【００４５】
さらに、ＤＣ分極の際の温度条件を変え、パルス電圧２００Ｖ（２．５ｋＶ／ｍｍ）及び１７５Ｖ（２．２ｋＶ／ｍｍ）にてパルス分極を行い、レーザドップラ変位計により変位特性を調べた。結果を図４に示す。パルス分極の際のパルス電圧が２．２ｋＶ／ｍｍの場合、ＤＣ分極の際の温度が低いと変位量ｄ３３が若干低下する傾向にある。これに対して、パルス分極の際のパルス電圧が２．５ｋＶ／ｍｍである場合には、ＤＣ分極温度に左右されず十分な変位量ｄ３３を示すことがわかった。
【図面の簡単な説明】
【００４６】
【図１】積層型圧電素子の概略構成を示す斜視図である。
【図２】クラックの入る様子を示す模式図であり、（ａ）は圧電セラミック層と内部電極層の界面に沿って形成されるクラックの模式図、（ｂ）は圧電セラミック層を横切る方向に入ったクラックの模式図である。
【図３】本発明を適用した分極方法における印加電圧プロファイル及び印加圧力プロファイルを示す図である。
【図４】パルス電圧２００Ｖ（２．５ｋＶ／ｍｍ）及び１７５Ｖ（２．２ｋＶ／ｍｍ）について、ＤＣ分極温度と変位量ｄ３３の関係を示す特性図である。
【符号の説明】
【００４７】
１  積層型圧電素子、２  圧電セラミック層、３  内部電極層、４  積層体、５  外部電極
【図１】
2007305907.tif 000003
【図２】
2007305907.tif 000004
【図３】
2007305907.tif 000005
【図４】
2007305907.tif 000006