(57)【要約】【課題】同期パターンの記録品質が悪い場合にも、同期検出を正確に行うことが可能な同期検出方法及び装置、それを用いた光学的情報再生装置を提供する。【解決手段】同期検出を行う際に光ディスク５０１に付加された同期パターンを検出し、同期パターンの前後に含まれている固定パターンを検出し、これら同期パターンの検出結果と固定パターンの検出結果から情報信号の同期をとる。同期パターンを検出する際には、予め決められた同期パターンに長さの近いマークを同期パターンとして検出する。そうすることで、光ディスクの同期パターン部位にキズやホコリ等の誤差要因が発生しても、確実に同期検出処理を行うことができる。【選択図】図１
2007109298.tif 000002
【特許請求の範囲】
【請求項１】
情報記録媒体に付加された同期パターンに基づいて情報信号の同期を検出する方法において、前記同期パターンを検出し、前記同期パターンの前又は後に挿入された少なくとも１つの固定パターンを検出し、前記固定パターンの検出結果と前記同期パターンの検出結果から前記情報信号の同期をとることを特徴とする同期検出方法。
【請求項２】
前記情報信号の同期をとる場合には、前記同期パターンが検出された時に前記固定パターンの検出を許可するウィンドウを所定期間開き、前記ウィンドウ内で検出された固定パターンの検出結果に基づいて前記情報信号の同期をとることを特徴とする請求項１に記載の同期検出方法。
【請求項３】
前記同期パターンを検出する場合には、予め決められた同期パターンに近い長さのマークを同期パターンとして検出することを特徴とする請求項１又は２に記載の同期検出方法。
【請求項４】
前記情報信号の同期をとる場合には、前記固定パターンが検出された時に前記同期パターンの検出を許可するウィンドウを所定期間開き、前記ウィンドウ内で検出された同期パターンに基づいて前記情報信号の同期をとることを特徴とする請求項１に記載の同期検出方法。
【請求項５】
情報記録媒体に付加された同期パターンに基づいて情報信号の同期を検出する装置において、前記同期パターンを検出する手段と、前記同期パターンの前又は後に挿入された少なくとも１つの固定パターンを検出する手段と、前記固定パターン検出手段の検出結果と前記同期パターン検出手段の検出結果から前記情報信号の同期をとる手段とを備えたことを特徴とする同期検出装置。
【請求項６】
光学的情報記録媒体に記録された情報信号を前記記録媒体に付加された同期パターンに基づいて同期をとることによって再生する光学的情報再生装置において、請求項１〜４のいずれか１項に記載の同期検出方法を用いて、前記記録媒体に記録された情報信号を再生することを特徴とする光学的情報再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク等のデータ再生時に同期検出を行う方法及び装置、それを用いた光学的情報再生装置に関するものである。
【背景技術】
【０００２】
従来からＣＤ、ＭＯ、ＤＶＤ等の情報記録媒体が広く普及している。今日では情報量の増加からＢｌｕ−ｒａｙ Ｄｉｓｃ装置（以下、ＢＤ装置と記す）のような高密度媒体を用いた情報記録再生装置が実用化されており、ディスク状媒体の高密度化や転送速度の高速化の要求が高まっている。特に、高密度化記録媒体の再生を行うときの再生性能をより高めることが必要不可欠である。
【０００３】
ＢＤ装置に用いられている技術や物理フォーマットについては、Ｒｏｙａｌ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ，“ＯＤＳ  Ｏｐｔｉｃａｌ Ｄａｔａ Ｓｔｏｒａｇｅ ２００３”，Ｓｕｎｄａｙ，Ｍａｙ，１１，２００３に紹介されている（非特許文献１）。
【０００４】
“ＯＤＳ  Ｏｐｔｉｃａｌ Ｄａｔａ Ｓｔｏｒａｇｅ ２００３”によると、ＢＤではＲＵＢ（Ｒｅｃｏｒｄｉｎｇ Ｕｎｉｔ Ｂｌｏｃｋ）と呼ばれる単位でデータの記録を行う。図１３はＲＵＢの構成を示す。図１３によると、ＲＵＢはＲｕｎ−ｉｎ，Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ，Ｒｕｎ−ｏｕｔから構成されている。
【０００５】
Ｒｕｎ−ｉｎは図１４に示すように、主に３Ｔ／３Ｔ／２Ｔ／２Ｔ／５Ｔ／５Ｔ（ここで「Ｔ」はチャネルクロック周期を示す）を繰り返す固定パターンで構成されている。この固定パターンはＰＬＬ同期処理やデータの保護を目的として使用するパターンである。繰り返しの固定パターン中にフレームシンク（Ｆｒａｍｅ Ｓｙｎｃ；以下ＦＳと略記する）と呼ばれる同期信号ＦＳ４、ＦＳ６が含まれており、ＦＳ４とＦＳ６の間には３Ｔ／３Ｔ／２Ｔ／２Ｔ／５Ｔ／５Ｔを２回繰り返す固定パターンが含まれている。
【０００６】
Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒはユーザデータエリアであり、Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒの先頭にＦＳ０が存在し、ＦＳ６とＦＳ０の間に３Ｔ／３Ｔ／２Ｔ／２Ｔ／５Ｔ／５Ｔの固定パターンが含まれている。例えば、Ｐｈｓｉｃａｌ Ｃｌｕｓｔｅｒの開始タイミングの検出を行うために、Ｒｕｎ−ｉｎに含まれているＦＳ４とＦＳ６の９Ｔ／９Ｔの同期パターンを検出する。その後でＦＳ検出ウィンドウを開き、Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒの最初に含まれているＦＳ０の９Ｔ／９Ｔの同期パターンを検出して、データの再生を行う。
【０００７】
一般に、情報記録再生装置においては、変調時にある一定数のデータをフレームとして分け、各フレームの先頭にフレームの切れ目を示す同期パターンを付加して記録する。再生する時には、復調時にフレーム毎に付加されている同期パターンを検出することにより、フレームの先頭を正しく検出することができる。
【０００８】
データの同期が確保されないまま再生動作を行うと、リードエラーがフレーム全体やブロック全体にわたり、大きなバーストエラーを引き起こす原因となる。このような大きなバーストエラーは誤り訂正技術を用いても訂正が不可能であり、同期パターンの検出性能は光学的情報記録再生装置の再生性能を大きく左右する要因となる。
【非特許文献１】Ｒｏｙａｌ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ，“ＯＤＳ  ＯｐｔｉｃａｌＤａｔａ Ｓｔｏｒａｇｅ ２００３”，Ｓｕｎｄａｙ，Ｍａｙ，１１，２００３
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のＦＳは９Ｔ／９Ｔを含む比較的単純なパターンで構成されているため、９Ｔの部分に傷や埃等が付いた欠陥によりその９Ｔの記録品質が悪くなった場合には、擬似同期パターンを誤検出することがある。そのため、同期検出が不可能になる、或いは同期検出精度が悪くなるといった問題があった。
【００１０】
本発明の目的は、同期パターンの記録品質が悪い場合にも、同期検出を正確に行うことが可能な同期検出方法及び装置、それを用いた光学的情報再生装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の同期検出方法は、上記課題を解決するため、情報記録媒体に付加された同期パターンに基づいて情報信号の同期を検出する方法において、前記同期パターンを検出し、前記同期パターンの前又は後に挿入された少なくとも１つの固定パターンを検出し、前記固定パターンの検出結果と前記同期パターンの検出結果から前記情報信号の同期をとることを特徴とする。
【００１２】
また、本発明の同期検出装置は、情報記録媒体に付加された同期パターンに基づいて情報信号の同期を検出する装置において、前記同期パターンを検出する手段と、前記同期パターンの前又は後に挿入された少なくとも１つの固定パターンを検出する手段と、前記固定パターン検出手段の検出結果と前記同期パターン検出手段の検出結果から前記情報信号の同期をとる手段とを備えたことを特徴とする。
【００１３】
本発明においては、同期検出を行う際に情報記録媒体に付加された同期パターンを検出し、同期パターンの前後に含まれている固定パターンを検出し、これら同期パターンと固定パターンの検出結果から情報信号の同期をとる。同期パターンを検出する際には、予め決められた同期パターンに長さの近いマークを同期パターンとして検出する。
【００１４】
そうすることで、例えば、ＢＤ装置において、ＰｈｙｓｉｃａｌＣｌｕｓｔｅｒ内におけるＦＳ０に含まれている同期パターンの同期タイミングを検出する。Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ内のＦＳ０以外の同期検出時においては、ＦＳ内の同期パターンのみで同期タイミングを検出する。
【００１５】
従って、ＦＳ内の９Ｔの記録品質が悪い場合でも、ＰｈｙｓｉｃａｌＣｌｕｓｔｅｒにおける最初の同期パターンであるＦＳ０の検出精度を高めることによって、従来よりも正確に再生することが可能になる。
【発明の効果】
【００１６】
本発明によれば、同期パターンと固定パターンの検出結果から同期検出を行うことにより、同期パターンの記録品質が悪い場合でも正確に同期検出を行うことができる。従って、情報記録媒体の同期パターン部位にキズやホコリ等の誤差要因が発生しても、確実に同期検出処理を行うことができ、情報再生系の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１７】
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００１８】
（第１の実施形態）
図１は本発明に係る光学的情報記録再生装置の一実施形態を示すブロック図である。図中５０１は情報記録媒体である光ディスク、５０２は光ディスク５０１に情報を記録或いは再生する光学ヘッド、５０３は光ディスク５０１を回転駆動するスピンドルモータである。５０４は再生信号を増幅するＲＦプリアンプ、５０５はＡＧＣフィルタ、５０６は再生信号をデジタル化するＡ／Ｄ変換回路である。
【００１９】
更に、５０７は波形等化回路、５０８はビタビ復号器、５０９はウォブル検出部、５１０はデータエリア検出部、５１１はデータエリア制御部、５１２は第１の同期検出手段、５１３は第２の同期検出手段、５１４は復調回路である。なお、フォーカス制御やトラッキング制御等を行うサーボ制御回路については省略している。
【００２０】
光ディスク５０１はスピンドルモータ５０３の駆動により回転し、光学ヘッド５０２から光ディスク５０１に対して図示しないレーザ光源からのレーザ光を照射し、その戻り光を再び光学ヘッド内の図示しない光センサで受光する。光センサからの再生信号はＲＦアンプ５０４にて増幅処理され、更に、ＡＧＣフィルタ５０５において所定レベルにゲインコントロール並びに帯域制限される。
【００２１】
また、Ａ／Ｄ変換回路５０６において入力されたアナログ再生信号はデジタル信号に変換され、波形等化回路５０７に入力される。波形等化回路５０７は信号の波形等化を行う。且つ、図示しないＰＬＬ回路にて再生信号に同期したクロック成分を生成する。波形等化回路５０７からの信号はビタビ復号器５０８に入力され、ビタビ復号器５０８にて２値化されたデータは第１の同期検出手段５１２、第２の同期検出手段５１３、復調回路５１４に入力される。
【００２２】
ウォブル検出部５０９は、光学ヘッド５０２内の図示しない光センサで受光した信号から光ディスクの案内溝の蛇行成分を検出する。具体的には、光ディスク５０１の案内溝にそって分割された少なくとも２つの受光素子で、光ディスク５０１からの反射光をそれぞれ検出する。この２つの受光素子の差信号はプッシュプル（Ｐｕｓｈ−Ｐｕｌｌ）信号と呼ばれ、これがウォブル成分を反映した信号となる。
【００２３】
ＢＤにおいては、データを記録するためのトラックがプリグルーブとして予め形成されており、プリグループの側壁がアドレス情報等を変調したウォブル信号により蛇行している。記録時や再生時に反射光情報として得られるウォブル情報からウォブルアドレスを読み取ることができる。ＢＤではＡＤＩＰ（Ａｄｄｒｅｓｓ ｉｎ Ｐｒｅｇｒｏｏｖｅ）と呼ばれるアドレス方式が採用され、データの所定の位置に記録または再生が可能なようにプリグルーブの側壁がアドレス情報に対応させてウォブリングしている。
【００２４】
データエリア検出部５１０は、ウォブル検出部５０９で検出されたウォブル信号からウォブルアドレスを検出し、ＢＤのアドレス情報を構成するＡＤＩＰ ｕｎｉｔのカウンタ値とＡＤＩＰ ｕｎｉｔ内のウォブルカウンタ値をカウントする。それにより、Ｒｕｎ−ｉｎエリアが始まるタイミング等を検出することが可能であり、光ディスク５０１の再生部分がＲｕｎ−ｉｎエリアであるか、ユーザデータエリアであるか等を検出する。データエリア検出部５１０からのエリア情報はデータエリア制御部５１１に出力される。
【００２５】
データエリア制御部５１１は、データエリア検出部５１０からのエリア情報に基づいて第１の同期検出手段５１２と第２の同期検出手段５１３を切り換え、いずれかの出力信号を復調回路５１４に出力する。データエリア制御部５１１からの信号により復調回路５１４の復調データの同期がとられる。
【００２６】
その際、光ディスク５０１の再生部分がＲｕｎ−ｉｎエリアである場合には第１の同期検出手段５１２からの信号が出力され、Ｒｕｎ−ｉｎエリア以外である場合には第２の同期検出手段５１３からの信号が出力される。
【００２７】
以下、再生信号がＲｕｎ−ｉｎエリアであると検出され、第１の同期検出手段５１２の処理が実行される場合と再生信号がＲｕｎ−ｉｎエリア以外であると検出され、第２の同期検出手段５１３の処理が実行される場合とに分けて説明する。
【００２８】
（第１の同期検出手段５１２による処理）
図２は第１の同期検出手段５１２の構成を示すブロック図、図３と図４は第１の同期検出手段５１２による同期検出のタイミングチャートを示す。図３と図４における同期信号や固定パターン等は図１４と対応している。
【００２９】
図中９０１は同期パターン比較部、９０２は固定パターン比較部、９０３は同期パターン判定部、９０４は固定パターン検出ウィンドウ制御部、９０５は固定パターン判定部、９０６はＡＮＤ回路、９０７は固定パターン検出カウンタ、９０８はクラスタ開始信号生成部である。固定パターン検出カウンタ９０７は、第１の同期検出手段５１２の処理が実行される直前に０に初期化される。
【００３０】
クロック信号が入力される毎にシリアルなデータが１ビットずつ同期パターン比較部９０１、固定パターン比較部９０２に入力される。
【００３１】
同期パターン比較部９０１の一例を図５に示す。同期パターン比較部９０１は入力データと９Ｔ／９Ｔの同期パターンを比較し、両者を比較したときのエラービット数をカウントする機能を有する。同期パターン比較部９０１は、図５に示すように入力データを格納する入力データ格納レジスタＡ１〜Ａ１８、同期パターン格納レジスタＢ１〜Ｂ１８、Ｘ−ＯＲ回路１２０１、加算器１２０２から構成されている。
【００３２】
入力データ格納レジスタＡ１〜Ａ１８はシフトレジスタであり、クロック信号が立ち上がるタイミングで最下位ビットＡ１に１ビット分データを取り込み、同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。クロック信号が入力される毎に入力データ格納レジスタＡ１〜Ａ１８にシリアルな入力データを１ビットずつ格納する。
【００３３】
同期パターン格納レジスタＢ１〜Ｂ１８には９Ｔが２回連続するパターン‘００００００００１００００００００１’が予め格納されている。シリアルな入力データが入力される毎に入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８の各ビットをＸ−ＯＲ回路１２０１に入力することによってパターン一致度を調べる。
【００３４】
Ｘ−ＯＲ回路１２０１は入力ビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。Ｘ−ＯＲ回路１２０１から出力された‘１’を加算器１２０２で加算することによりエラービット数を調べ、検出されたエラービット数を同期パターン判定部９０３に出力する。
【００３５】
同期パターン判定部９０３は、エラー数が所定値以下であるならＦＳ４内に含まれている同期パターンが検出されたとして、１クロック分ＨＩＧＨになる同期パターン検出信号を固定パターン検出ウィンドウ制御部９０４に出力する（図３の１００１）。
【００３６】
その際、９Ｔ／９Ｔの同期パターン或いは９Ｔの長さに近い８Ｔや１０Ｔ等の信号が連続するようなパターンが検出された場合、１クロック分ＨＩＧＨになる同期パターン検出信号を固定パターン検出ウィンドウ制御部９０４に出力する。
【００３７】
よって、９Ｔ／９Ｔのパターンを検出するところを、８Ｔ／１０Ｔや１０Ｔ／８Ｔのパターン等を検出した場合であっても同期パターンとして検出する。例えば、同期パターン判定部９０３でエラー数が２以下であるなら同期パターンを検出したとして、同期パターン検出信号を固定パターン検出ウィンドウ制御部９０４に出力する。そうすることで、８Ｔ／１０Ｔや１０Ｔ／８Ｔ等のパターンも同期パターンとして検出する。
【００３８】
固定パターン検出ウィンドウ制御部９０４は、同期パターン検出信号検出時に固定パターン検出ウィンドウが６０クロック分ＨＩＧＨになる信号をＡＮＤ回路９０６に出力する（図３の１００２）。
【００３９】
図６は固定パターン比較部９０２の構成を示すブロック図である。固定パターン比較部９０２は、入力データ格納レジスタＣ１〜Ｃ２０、固定パターン格納レジスタＤ１〜Ｄ２０、Ｘ−ＯＲ回路１３０１、加算器１３０２から構成されている。固定パターン比較部９０２内にある入力データ格納レジスタＣ１〜Ｃ２０はシフトレジスタになっており、クロック信号が立ち上がるタイミングで最下位ビットＣ１に１ビット分データを取り込み、同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。
【００４０】
クロック信号が入力される毎に入力データ格納レジスタＣ１〜Ｃ２０にシリアルな入力データを１ビットずつ格納していく。また、固定パターン格納レジスタＤ１〜Ｄ２０には図１４に示す固定パターン‘１００１００１０１０１００００１００００’が予め格納されている。シリアルな入力データが１ビット入力される毎に入力データ格納レジスタＣ１〜Ｃ２０と固定パターン格納レジスタＤ１〜Ｄ２０の各ビットをＸ−ＯＲ回路１３０１に入力することにより、パターン一致度を調べる。
【００４１】
Ｘ−ＯＲ回路１３０１はビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。Ｘ−ＯＲ回路１３０１から出力された‘１’を加算器１３０２で加算することによりエラービット数を調べる。検出されたエラービット数を固定パターン判定部９０５に入力し、エラー数が０（全ビット一致）であるなら固定パターンが検出されたとして、１クロック分ＨＩＧＨになる固定パターン検出信号１をＡＮＤ回路９０６に出力する（図３の１００３、１００５）。
【００４２】
ＡＮＤ回路９０６は固定パターン検出ウィンドウがＨＩＧＨになっており（図３の１００２）、且つ、固定パターン検出信号１が検出された時に（図３の１００３、１００５）、固定パターン検出信号２を出力する（図３の１００４、１００６）。この時、固定パターン検出カウンタ９０７が固定パターン検出信号を検出する毎に＋１加算され、図３の１００６のタイミングで固定パターン検出カウンタ数が＋２になる。
【００４３】
次に、ＦＳ６の同期パターンを検出するために、ＦＳ４の同期パターンを検出したときと同様に図５の同期パターン比較部９０１を用いる。ＦＳ４の同期パターンを検出したときと同様の方法でＦＳ６の同期パターンを検出する。同期パターン比較部９０１にてクロック信号が入力される毎に入力データと同期パターンのパターン一致度を求め、検出されたエラービット数は同期パターン判定部９０３に入力される。エラー数が所定値以下であるならＦＳ６の同期パターンが検出されたとして１クロック分ＨＩＧＨになる同期パターン検出信号を固定パターン検出ウィンドウ制御部９０４に出力する（図３の１００７）。
【００４４】
ＦＳ６の同期パターンを検出後、固定パターン検出ウィンドウ制御部９０４はＦＳ６の同期パターンを検出時に（図３の１００７）、固定パターン検出ウィンドウを６０クロック分開く（図４の１１０１）。固定パターン比較部９０２において入力データ格納レジスタＣ１〜Ｃ２０と固定パターン格納レジスタＤ１〜Ｄ２０の各ビットの一致度を調べる。
【００４５】
検出されたエラービット数は固定パターン判定部９０５に入力され、エラー数が０（全ビット一致）であるなら固定パターンが検出されたとして、固定パターン検出時に１クロック分ＨＩＧＨになる固定パターン検出信号１をＡＮＤ回路９０６に出力する（図４の１１０２）。ＡＮＤ回路９０６は固定パターン検出ウィンドウがＨＩＧＨになっており（図４の１１０１）、且つ、固定パターン検出信号１が検出された時に（図４の１１０２）、固定パターン検出信号２を出力する（図４の１１０３）。この時、固定パターン検出カウンタ９０７を＋１加算し、固定パターン検出カウンタ数が＋３になる。
【００４６】
固定パターン検出カウンタ９０７のカウンタ数が＋３になると、Ｒｕｎ−ｉｎエリア内に含まれているＦＳ４の同期パターン、ＦＳ４とＦＳ６の間に挟まれている固定パターンを検出したものとする。更に、ＦＳ６の同期パターン、ＦＳ６とＰｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒの先頭の間に挟まれている固定パターンを検出したものとする。
【００４７】
次に、Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒの最初の同期パターンを検出する。そのため、クラスタ開始信号生成部９０８においては固定パターン検出カウンタ９０７のカウンタ数が＋３となる図４の１１０３のタイミングから２３クロック目に１クロック分ＨＩＧＨになるクラスタ開始信号を生成する（図４の１１０５）。そして、そのクラスタ開始信号をＰｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ内の最初のＦＳであるＦＳ０の同期パターン検出信号として、データエリア制御部５１１に出力する。
【００４８】
データエリア制御部５１１は、データエリア検出部５１０からのエリア情報に基づいて第１の同期検出手段５１２からの検出信号を復調回路５１４に出力する。データエリア制御部５１１からの信号により復調回路５１４の復調データの同期がとられる。
【００４９】
（第２の同期検出手段による処理）
図７は第２の同期検出手段５１３の構成を示すブロック図、図８は第２の同期手段５１３による同期検出のタイミングチャートの一例を示す。なお、図８は図１３、図１４におけるＰｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ内のフォーマットに対応している。ここでは、同期信号の一例としてＦＳ６を示す。
【００５０】
クロック信号が入力される毎にシリアルなデータが１ビットずつ同期パターン比較部１４０１に入力される。同期パターン比較部１４０１の構成は図５と同様である。
【００５１】
同期パターン比較部１４０１は、第１の同期検出手段５１２で用いた同期パターン比較部９０１と同様の回路を用い、入力データと９Ｔ／９Ｔの同期パターンを比較し、両者を比較したときのエラー数をカウントする機能を有する。同期パターン比較部１４０１は、図５に示すように入力データを格納する入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８、Ｘ−ＯＲ回路１２０１、加算器１２０２から構成されている。
【００５２】
入力データ格納レジスタＡ１〜Ａ１８はシフトレジスタであり、クロック信号が立ち上がるタイミングで最下位ビットＡ１に１ビット分データを取り込み、同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。クロック信号が入力される毎に入力データ格納レジスタＡ１〜Ａ１８にシリアルな入力データを１ビットずつ格納する。
【００５３】
また、同期パターン格納レジスタＢ１〜Ｂ１８には９Ｔが２回連続するパターン‘００００００００１００００００００１’が予め格納されている。そして、シリアルな入力データが１ビット入力される毎に入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８の各ビットをＸ−ＯＲ回路１２０１に入力することによりパターンの一致度を調べる。Ｘ−ＯＲ回路１２０１は入力ビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。
【００５４】
Ｘ−ＯＲ回路１２０１で出力された‘１’を加算器１２０２で加算することによりエラービット数を調べ、検出されたエラー数を同期パターン判定部１４０２に出力する。同期パターン判定部１４０２は、エラー数が０（全ビット一致）であるなら図８のＦＳ６内に含まれている同期パターンが検出されたとして、１クロック分ＨＩＧＨになる同期パターン検出信号をデータエリア制御部５１１に出力し、同期検出を行う（図８の１５０１）。データエリア制御部５１１は、データエリア検出部５１０からのエリア情報に基づいて第２の同期検出手段５１３からの検出信号を復調回路５１４に出力する。データエリア制御部５１１からの信号により復調回路５１４の復調データの同期がとられる。
【００５５】
以上のように本実施形態では、再生信号がＲｕｎ−ｉｎエリアである場合には、Ｒｕｎ−ｉｎエリアに含まれているＦＳ４、ＦＳ６の同期パターンと周囲に含まれている固定パターンを検出することにより、ユーザデータエリアの最初のＦＳであるＦＳ０の同期パターンを検出する精度を高めることが可能である。
【００５６】
なお、本実施形態では、ＦＳ４とＦＳ６を検出後にＦＳ０を検出するシーケンスとなっているが、本発明の主旨に基づけば、ＦＳ４、ＦＳ６、そしてＦＳ０のうち、少なくとも２種のパターンから同期検出するシーケンスによって、検出精度を高めることができる。
【００５７】
よって、ＦＳ内の同期パターンである９Ｔ／９Ｔの記録再生品位が悪い場合であっても、Ｒｕｎ−ｉｎエリアに含まれている固定パターンの全ビット一致を検出することにより、固定パターンの検出位置をもとにＦＳ内の同期パターンをより正確に検出することが可能になる。特に、Ｐｈｉｓｉｃａｌ Ｃｌｕｓｔｅｒの最初の同期パターンを正確に検出し、同期検出精度を高めることで従来よりも正確な再生動作が可能になる。
【００５８】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態の全体構成は図１に準ずるものであり、共通個所についての説明は省く。本実施形態では、第１の同期検出手段５１２の構成が第１の実施形態とは異なっている。第２の同期検出手段５１３の構成は第１の実施形態の図７と同様である。
【００５９】
以下、同様に再生信号がＲｕｎ−ｉｎエリアであると検出され、第１の同期検出手段の処理が実行される場合と再生信号がＲｕｎ−ｉｎエリア以外であると検出され、第２の同期検出手段の処理が実行される場合とに分けて説明する。
【００６０】
（第１の同期検出手段による処理）
図９は第１の同期検出手段５１２の構成を示すブロック図、図１０と図１１は第１の同期検出手段５１２による同期検出のタイミングチャートを示す。図１０と図１１の同期パターンや固定パターン等は図１４と対応している。
【００６１】
図９において、１６０１は固定パターン比較部、１６０２は同期パターン比較部、１６０３は固定パターン判定部、１６０４は同期パターン検出ウィンドウ制御部、１６０５は同期パターン判定部、１６０６はＡＮＤ回路、１６０７は同期パターン検出補正部である。また、１６０８は同期パターン検出カウンタ、１６０９はクラスタ開始信号生成部、１６１０は固定パターン比較部、１６１１は固定パターン判定部である。同期パターン検出カウンタ１６０８は、第１の同期検出手段５１２の処理が実行される直前に０に初期化される。
【００６２】
クロック信号が入力される毎にシリアルなデータを１ビットずつ固定パターン比較部１６０１、同期パターン比較部１６０２、固定パターン比較部１６１０に入力する。固定パターン比較部１６０１の一例を図１２に示す。
【００６３】
固定パターン比較部１６０１は、図１２に示すように入力データ格納レジスタＥ１〜Ｅ４０、固定パターン格納レジスタＦ１〜Ｆ４０、Ｘ−ＯＲ回路１９０１、加算器１９０２から構成されている。
【００６４】
固定パターン比較部１６０１内にある入力データ格納レジスタＥ１〜Ｅ４０は、シフトレジスタになっており、クロック信号が立ち上がるタイミングで最下位ビットＥ１に１ビット分データを取り込み、同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。クロック信号が入力される毎に入力データ格納レジスタＥ１〜Ｅ４０にはシリアルな入力データを１ビットずつ格納していく。
【００６５】
また、固定パターン格納レジスタＦ１〜Ｆ４０には図１４に示す固定パターンを２回繰り返すパターンである‘１００１００１０１０１００００１００００１００１００１０１０１００００１００００’が予め格納されている。シリアルな入力データが１ビット入力される毎に入力データ格納レジスタＥ１〜Ｅ４０と固定パターン格納レジスタＦ１〜Ｆ４０の各ビットをＸ−ＯＲ回路１９０１に入力することによりパターン一致度を調べる。
【００６６】
Ｘ−ＯＲ回路１９０１は入力ビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。Ｘ−ＯＲ回路１９０１から出力された‘１’を加算器１９０２で加算し、エラービット数をカウントすることによってエラー数を調べる。検出されたエラー数を固定パターン判定部１６０３に入力する。そして、エラー数が０（全ビット一致）であるなら固定パターンを２回繰り返すパターンが検出されたとして、１クロック分ＨＩＧＨになる固定パターン検出信号１を固定パターン検出ウィンドウ制御部１６０４に出力する（図１０の１７０１）。
【００６７】
同期パターン検出ウィンドウ制御部１６０４は、固定パターン検出信号を検出してから２０クロック後に同期パターン検出ウィンドウが１０クロック分ＨＩＧＨになる信号をＡＮＤ回路１６０６に出力する（図１２の１７０２）。そして、Ｒｕｎ−ｉｎエリアに含まれている固定パターンを２回繰り返すパターンを検出する毎に固定パターンを検出してから２０クロック後に同期パターン検出ウィンドウを１０クロック分開く動作を繰り返す。固定パターンを２回繰り返すパターンは、‘１００１００１０１０１００００１００００１００１００１０１０１００００１００００’である。
【００６８】
次に、同期パターン比較部１６０２の詳細な動作について説明する。同期パターン比較部１６０２は入力データと９Ｔ／９Ｔの同期パターンを比較し、両者を比較したときのエラー数をカウントする機能を有する。同期パターン比較部１６０２は第１の実施形態の図５に示す同期パターン比較部９０１と同様の回路で実現できる。
【００６９】
同期パターン比較部１６０２は、入力データを格納する入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８、Ｘ−ＯＲ回路１２０１、加算器１２０２から構成されている。入力データ格納レジスタＡ１〜Ａ１８はシフトレジスタであり、クロック信号が立ち上がるタイミングで最下位ビットＡ１に１ビット分データを取り込み、同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。
【００７０】
クロック信号が入力される毎に入力データ格納レジスタＡ１〜Ａ１８にシリアルな入力データを１ビットずつ格納する。また、同期パターン格納レジスタＢ１〜Ｂ１８には９Ｔが２回連続するパターン‘００００００００１００００００００１’が予め格納されている。シリアルな入力データが入力される毎に入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８の各ビットをＸ−ＯＲ回路１２０１に入力することによってパターン一致度を調べる。
【００７１】
Ｘ−ＯＲ回路１２０１は入力ビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。Ｘ−ＯＲ回路１２０１で出力された‘１’を加算器１２０２で加算することによりエラービット数を調べ、検出されたエラー数を同期パターン判定部１６０５に出力する。
【００７２】
同期パターン判定部１６０５は、エラー数が所定値以下であるならＦＳ４内に含まれている同期パターンが検出されたとして、１クロック分ＨＩＧＨになる同期パターン検出信号１をＡＮＤ回路１６０６に出力する（図１０の１７０３）。この場合にも、第１の実施形態と同様に９Ｔ／９Ｔの同期パターンの他に、９Ｔの長さに近い８Ｔや１０Ｔ等の信号が２回続くパターンも同期パターンとして検出する。
【００７３】
ＡＮＤ回路１６０６は、同期パターン検出ウィンドウがＨＩＧＨになっており（図１０の１７０４）、且つ、同期パターン検出信号１が検出された時に（図１０の１７０３）、同期パターン検出信号２を出力する（図１０の１７０５）。この時、同期パターン検出補正部１６０７において固定パターン検出信号１（図１０の１７０６）と同期パターン検出信号２（図１０の１７０５）より同期パターンの絶対位置を確定し、同期パターン検出信号２のタイミングを補正する。
【００７４】
その際、図１０に示すように固定パターン検出信号１の１７０６が検出された後で、同期パターン検出信号２の１７０５のタイミングを補正するが、同期パターン検出信号１の１７０６から２３ビット目に１クロック分ＨＩＧＨになる同期パターン補正信号を出力する。固定パターン検出信号１の１７０６から丁度２３ビット目が同期パターンの絶対位置となる。
【００７５】
この同期パターン補正信号を同期パターン検出カウンタ１６０８に出力する（図１０の１７０７）。同期パターン検出カウンタ１６０８では、同期パターン検出カウンタ数が＋１加算され、カウンタ値が＋１になる。
【００７６】
次に、ＦＳ４に続く固定パターンを２回繰り返すパターンである‘１００１００１０１０１００００１００００１００１００１０１０１００００１００００’を検出する動作を説明する。固定パターンの検出は上述のような手法と同様の方法で検出する。即ち、ＦＳ４に続く固定パターンを２回繰り返すパターン検出時に１クロック分ＨＩＧＨになる固定パターン検出信号１を同期パターン検出ウィンドウ制御部１６０４に出力する（図１１の１８０１）。同期パターン検出ウィンドウ制御部１６０４は、固定パターン検出信号１を検出してから（図１１の１８０１）、２０クロック後に同期パターン検出ウィンドウを１０クロック分開き（図１１の１８０２）、ＡＮＤ回路１６０６に出力する。
【００７７】
次にＦＳ６の同期パターンを検出するために、ＦＳ４の同期パターンを検出したときと同様に図５の同期パターン比較部１６０２を用いる。ＦＳ４の同期パターンの検出方法と同様にＦＳ６の同期パターンを検出することが可能である。同期パターン判定部１６０５にてエラー数が所定値以下であるならＦＳ６の同期パターンが検出されたとして、同期パターン検出信号１をＡＮＤ回路１６０６に出力する（図１１の１８０３）。
【００７８】
ＡＮＤ回路１６０６は、同期パターン検出ウィンドウがＨＩＧＨになっており（図１１の１８０２）、且つ、同期パターン検出信号１が検出された時に（図１１の１８０３）、同期パターン検出信号２を出力する（図１１の１８０４）。この時、上述のように同期パターン検出補正部１６０７において固定パターン検出信号１（図１１の１８０１）と同期パターン検出信号２（図１１の１８０４）より同期パターンの絶対位置を確定し、同期パターン検出信号２のタイミングを補正する。
【００７９】
この場合の補正方法は先の説明と同様である。即ち、図１１に示すように固定パターン検出信号１の１８０１が出力された後で、同期パターン検出信号１８０４のタイミングを補正するが、同期パターン検出信号１の１８０１から丁度２３ビット目に１クロック分ＨＩＧＨになる同期パターン補正信号を出力する。
【００８０】
この同期パターン補正信号を同期パターン検出カウンタ１６０８に出力する（図１１の１８０５）。同期パターン検出カウンタ１６０８は、同期パターン検出カウンタ数が＋１加算され、カウンタ値が＋２になる。
【００８１】
同期パターン検出カウンタ１６０７のカウンタ数が＋２になると、Ｒｕｎ−ｉｎエリアに含まれている固定パターンを２回繰り返すパターン、ＦＳ４の同期パターン、ＦＳ４とＦＳ６の間に挟まれている固定パターンを２回繰り返すパターンを検出したものとする。更に、ＦＳ６の同期パターンを全て検出したものとする。そして、次にクラスタ開始信号生成部１６０９においてＰｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ内の最初のＦＳであるＦＳ０の同期パターンのタイミング信号を生成する。
【００８２】
ここで、ＦＳ０の同期パターンのタイミング信号を生成する前に、固定パターン比較部１６１０においてＦＳ６とＦＳ０の間に存在する固定パターン２０ビット分を検出する必要がある。固定パターン比較部１６１０は、第１の実施形態の図６に示す固定パターン比較部９０２と同様の回路で実現することができる。
【００８３】
固定パターン比較部１６１０は、入力データ格納レジスタＣ１〜Ｃ２０、固定パターン格納レジスタＤ１〜Ｄ２０、Ｘ−ＯＲ回路１３０１、加算器１３０２から構成され、入力データと固定パターン２０ビット分の各ビットを比較する機能を有する。固定パターン比較部１６１０内にある入力データ格納レジスタＣ１〜Ｃ２０はシフトレジスタになっており、クロック信号が立ち上がるタイミングで最下位ビットＣ１に１ビット分データを取り込み、同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。
【００８４】
クロック信号が入力される毎に入力データ格納レジスタＣ１〜Ｃ２０にシリアルな入力データを１ビットずつ格納していく。固定パターン格納レジスタＤ１〜Ｄ２０には図１４に示す固定パターン‘１００１００１０１０１００００１００００’が予め格納されている。シリアルな入力データが１ビット入力される毎に入力データ格納レジスタＣ１〜Ｃ２０と固定パターン格納レジスタＤ１〜Ｄ２０の各ビットをＸ−ＯＲ回路１３０１に入力することによりパターン一致度を調べる。
【００８５】
Ｘ−ＯＲ回路１３０１はビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。Ｘ−ＯＲ回路１３０１で出力された‘１’を加算器１３０２で加算することによりエラービット数を調べる。検出されたエラービット数を固定パターン判定部１６１１に入力し、エラー数が０（全ビット一致）であるなら固定パターンが検出されたとして、１クロック分ＨＩＧＨになる固定パターン検出信号２をクラスタ開始信号生成部１６０９に出力する（図１１の１８０６）。
【００８６】
クラスタ開始信号生成部１６０９は、同期パターン検出カウンタ１６０８から入力された同期パターン検出カウンタ数が＋２であり、且つ、固定パターン検出信号２を検出した時にＦＳ０に含まれている同期パターンの絶対位置を確定する。
【００８７】
具体的には、クラスタ開始信号生成部１６０９にはクロックカウンタが内蔵されており、図１１の１８０６を検出してから２３クロック後に１クロック分ＨＩＧＨとなるクラスタ開始検出信号をデータエリア制御部５１１に出力する。即ち、ＦＳ０の同期パターンの検出位置として、Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ内の最初の同期パターンであるＦＳ０の同期パターンのタイミング信号を生成する（図１１の１８０７）。
【００８８】
なお、本実施形態では、固定パターンの検出数を２個としているが、本発明の主旨に基づけば、少なくとも１個の固定パターンを用いて、ＦＳ０の同期タイミング信号を生成しても良い。
【００８９】
（第２の同期検出手段による処理）
第２の同期検出手段５１３による処理は第１の実施形態で述べた手法と同様である。上述のように図７は第２の同期手段５１３の構成図、図８は第２の同期手段による同期検出のタイミングチャートを示す。
【００９０】
クロック信号が入力される毎にシリアルなデータを１ビットずつ同期パターン比較部１４０１に入力する。同期パターン比較部１４０１の一例を図５に示す。同期パターン比較部１４０１は、第１の同期手段５１２で用いた同期パターン比較部９０１と同様の回路を用いる。同期パターン比較部１４０１は入力データと９Ｔ／９Ｔの同期パターンを比較し、両者を比較したときのエラー数をカウントする機能を有する。
【００９１】
同期パターン比較部９０１は、入力データを格納する入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８、Ｘ−ＯＲ回路１２０１、加算器１２０２から構成されている。入力データ格納レジスタＡ１〜Ａ１８はシフトレジスタであり、クロック信号が立ち上がるタイミングで最下位ビットＡ１に１ビット分データを取り込み、それと同時に残りのレジスタに格納されているデータを１ビット上位側へシフトする。
【００９２】
クロック信号が入力される毎に入力データ格納レジスタＡ１〜Ａ１８にシリアルな入力データを１ビットずつ格納する。また、同期パターン格納レジスタＢ１〜Ｂ１８には９Ｔが２回連続するパターン‘００００００００１００００００００１’が予め格納されている。シリアルな入力データが１ビット入力される毎に入力データ格納レジスタＡ１〜Ａ１８と同期パターン格納レジスタＢ１〜Ｂ１８の各ビットをＸ−ＯＲ回路１２０１に入力することによりパターンの一致度を調べる。
【００９３】
Ｘ−ＯＲ回路１２０１は入力ビットが一致している場合には‘０’を出力し、一致しない場合には‘１’を出力する。Ｘ−ＯＲ回路１２０１から出力された‘１’を加算器１２０２で加算することによりエラービット数を調べることができる。検出されたエラービット数を同期パターン判定部１４０２に出力する。同期パターン判定部１４０２においてエラー数が０（全ビット一致）であるならＦＳ６内に含まれている同期パターンが検出されたとして、１クロック分ＨＩＧＨになる同期パターン検出信号をデータエリア制御部５１１に出力し、同期検出を行う（図８の１５０１）。
【００９４】
以上のように、再生信号がＲｕｎ−ｉｎエリアである場合には、Ｒｕｎ−ｉｎエリアに含まれているＦＳ４、ＦＳ６の同期パターンと周囲に含まれている固定パターンを検出する。それにより、ユーザデータエリアの最初のフレームであるＦＳ０の同期パターンを検出する精度を高めることが可能である。
【００９５】
即ち、同期パターン９Ｔ／９Ｔの記録再生品位が悪い場合であっても、Ｒｕｎ−ｉｎエリアに含まれている固定パターン３Ｔ／３Ｔ／２Ｔ／２Ｔ／５Ｔ／５Ｔの検出を利用して同期パターンの絶対位置を確定することにより、ＦＳ内の同期パターンをより正確に検出することができる。特に、Ｐｈｉｓｉｃａｌ Ｃｌｕｓｔｅｒの最初の同期パターンを正確に検出し、同期検出精度を高めることで従来よりも正確な再生動作が可能になる。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】図１の第１の同期検出手段５１２の一例を示すブロック図である。
【図３】第１の同期検出手段による同期検出のタイミングチャートである。
【図４】第１の同期検出手段による同期検出のタイミングチャートである。
【図５】図２の同期パターン比較部９０１の一例を示す回路図である。
【図６】図２の固定パターン比較部９０２の一例を示す回路図である。
【図７】図１の第２の同期検出手段５１３の一例を示すブロック図である。
【図８】第２の同期検出手段による同期検出のタイミングチャートである。
【図９】本発明の第２の実施形態の第１の同期検出手段５１２の一例を示すブロック図である。
【図１０】第２の実施形態の第１の同期検出手段による同期検出のタイミングチャートである。
【図１１】第２の実施形態の第１の同期検出手段による同期検出のタイミングチャートである。
【図１２】図９の固定パターン比較部１６０１の一例を示す回路図である。
【図１３】ＲＵＢ（ＲｅｃｏｒｄｉｎｇＵｎｉｔ Ｂｌｏｃｋ）の構成を示す図である。
【図１４】Ｒｕｎ−ｉｎの詳細構成を示す図である。
【符号の説明】
【００９７】
５０１  光ディスク
５０２  光学ヘッド
５０３  スピンドルモータ
５０４  ＲＦアンプ
５０５  ＡＧＣフィルタ
５０６  Ａ／Ｄ変換回路
５０７  波形等化回路
５０８  ビタビ復号器
５０９  ウォブル検出部
５１０  データエリア検出部
５１１  データエリア制御部
５１２  第１の同期検出手段
５１３  第２の同期検出手段
５１４  復調回路
９０１  同期パターン比較部
９０２  固定パターン比較部
９０３  同期パターン判定部
９０４  固定パターン検出ウィンドウ制御部
９０５  固定パターン判定部
９０６  ＡＮＤ回路
９０７  固定パターン検出カウンタ
９０８  クラスタ開始信号生成部
１２０１  Ｘ−ＯＲ回路
１２０２  加算器
１３０１  Ｘ−ＯＲ回路
１３０２  加算器
１４０１  同期パターン比較部
１４０２  同期パターン判定部
１６０１  固定パターン比較部
１６０２  同期パターン比較部
１６０３  固定パターン判定部
１６０４  同期パターン検出ウィンドウ制御部
１６０５  同期パターン判定部
１６０６  ＡＮＤ回路
１６０７  同期パターン検出補正部
１６０８  同期パターン検出カウンタ
１６０９  クラスタ開始信号生成部
１６１０  固定パターン比較部
１６１１  固定パターン判定部
１９０１  Ｘ−ＯＲ回路
１９０２  加算器
Ａ１〜Ａ１８  入力データ格納レジスタ
Ｂ１〜Ｂ１８  同期パターン格納レジスタ
Ｃ１〜Ｃ２０  入力データ格納レジスタ
Ｄ１〜Ｄ２０  固定パターン格納レジスタ
Ｅ１〜Ｅ４０  入力データ格納レジスタ
Ｆ１〜Ｆ４０  固定パターン格納レジスタ
【図１】
2007109298.tif 000003
【図２】
2007109298.tif 000004
【図３】
2007109298.tif 000005
【図４】
2007109298.tif 000006
【図５】
2007109298.tif 000007
【図６】
2007109298.tif 000008
【図７】
2007109298.tif 000009
【図８】
2007109298.tif 000010
【図９】
2007109298.tif 000011
【図１０】
2007109298.tif 000012
【図１１】
2007109298.tif 000013
【図１２】
2007109298.tif 000014
【図１３】
2007109298.tif 000015
【図１４】
2007109298.tif 000016