(57)【要約】      （修正有）【課題】ＩＣ整合基板とキャリアとの分離が簡単で、素早く且つ低コストである、ＩＣ整合基板とキャリアの結合構造及びその製造方法、と電子デバイスの製造方法を提供する。【解決手段】キャリア２１と、キャリア２１上にあるＩＣ整合基板３０と、を備え、ＩＣ整合基板３０とキャリア２１との間のインターフェースが特定領域（周囲領域２３）を備え、前記特定領域のインターフェースの付着力が前記インターフェースのその他の領域の付着力とは異なっている。【選択図】    図２
2007173811.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣ整合基板とキャリアの結合構造であって、
キャリアと、
前記キャリア上にあるＩＣ整合基板と、を備え、
前記ＩＣ整合基板と前記キャリアとの間のインターフェースが特定領域を備え、前記特定領域上のインターフェースの付着力が前記インターフェースのその他の領域と異なることを特徴とするＩＣ整合基板とキャリアの結合構造。
【請求項２】
前記特定領域のインターフェースの付着力は前記その他の領域よりも強いことを特徴とする請求項１に記載のＩＣ整合基板とキャリアの結合構造。
【請求項３】
前記特定領域はキャリアの周囲領域であることを特徴とする請求項１に記載のＩＣ整合基板とキャリアの結合構造。
【請求項４】
前記特定領域は点状に分布することを特徴とする請求項１に記載のＩＣ整合基板とキャリアの結合構造。
【請求項５】
前記特定領域は格子状に分布することを特徴とする請求項１に記載のＩＣ整合基板とキャリアの結合構造。
【請求項６】
前記ＩＣ整合基板は多層配線構造を備えることを特徴とする請求項１に記載のＩＣ整合基板とキャリアの結合構造。
【請求項７】
前記ＩＣ整合基板は少なくとも一つの半導体装置を備えることを特徴とする請求項１に記載のＩＣ整合基板とキャリアの結合構造。
【請求項８】
ＩＣ整合基板とキャリアの結合構造の製造方法であって、
キャリアを提供するステップと、
前記キャリアに対して差異付着処理を行うステップと、
前記キャリア上にＩＣ整合基板を形成するステップと、を含み、
前記差異付着処理は前記ＩＣ整合基板と前記キャリアとの間のインターフェースに特定領域を形成し、前記特定領域上のインターフェースの付着力が前記インターフェースのその他の領域とは異なることを特徴とするＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項９】
前記差異付着処理は前記特定領域に対して行う付着強化処理を含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１０】
前記差異付着処理は前記その他の領域に対して行う付着弱化処理を含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１１】
前記差異付着処理は、
前記キャリアの全領域に対して行う付着強化処理と、
前記キャリアの他の領域に対して行う付着弱化処理と、を含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１２】
前記差異付着処理は、
前記キャリアの全領域に対して行う付着弱化処理と、
前記キャリアの特定領域に対して行う付着強化処理と、を含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１３】
前記特定領域はキャリアの周囲領域であることを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１４】
前記特定領域は点状に分布することを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１５】
前記特定領域は格子状に分布することを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１６】
前記ＩＣ整合基板は多層配線構造を備えることを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１７】
前記ＩＣ整合基板は少なくとも一つの半導体装置を備えることを特徴とする請求項８に記載のＩＣ整合基板とキャリアの結合構造の製造方法。
【請求項１８】
電子デバイスの製造方法であって、
請求項８〜１７のいずれかに記載のＩＣ整合基板とキャリアの結合構造の製造方法と、
前記ＩＣ整合基板をカットすることにより、カットされたＩＣ整合基板を前記キャリアから自然に分離させて、電子デバイスを形成するステップと、
を含むことを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＣ整合基板とキャリアの結合構造、及びその製造方法、と電子デバイスの製造方法に関し、特に差異付着処理によって製造するＩＣ整合基板とキャリアの結合構造、及びその製造方法と電子デバイスの製造方法に関する。
【背景技術】
【０００２】
情報、通信、及び消費性電子などの製品が小型化及び多機能化への傾向がますます明らかであるとともに、チップのライン幅、ライン間隔とサイズとも日進月歩で微小型化して、伝送速度のより速いチップが求められているため、これに伴ってチップを外部と電気接続するための配線技術に対する要求がますます高くなり、リード線がより多機能化し、且つリード線間隔がより密集したものが生産されている。従って、チップ配線の技術はスルーホール型から表面実装型へ、リードフレームに金線によって接続する方式から、次第に突起によって接続する方式に、回路板も印刷回路板、フレキシブルプリント配線板から多層薄膜基板へと次第に移り変わっている。
【０００３】
通常６層ＢＴ材質の印刷回路板は重さ約４ｇ、厚さ約１ｍｍであるため、屈曲させることができず、またフレキシブルプリント配線板は厚さ約５０μｍである状況では、２層配線しか製造できない。これに対し、厚さ約５０μｍの状況で、多層薄膜基板では６層配線を製造することができ、その総重量は約０．２１グラムである。従って、多層薄膜基板の屈曲特性が最もよく、且つ最も軽い。この他、配線密度では印刷回路板とフレキシブルプリント配線板のビアホールは少なくとも５０μｍであり、ビアホール・ボンディングパッドは少なくとも１００μｍ、ライン幅とライン間隔は２５μｍが必要である。これに対し、多層薄膜基板のビアホールは少なくとも２０μｍ、ビアホール・ボンディングパッドは少なくとも２５μｍ、ライン幅とライン間隔は少なくとも２０μｍ必要であるので、多層薄膜基板は配線密度を大幅に増加させることができる。この屈曲特性により、体積に特殊な制限があるか又は構造中に屈曲可能な設計の製品に最も適合する。
【０００４】
一般的に上記多層薄膜基板は主にＩＣパッケージ基板（IC packaging substrate）として、従来では電気信号伝送とインターフェース接合のみの役割を果たしてきた。電子製品の高機能化、データ送信速度の高速化、及び回路装置の多機能化の要求に伴い、多層薄膜基板はキャパシタ、抵抗などの機能性を有する受動素子、駆動ＩＣ、又はＴＦＴなどの半導体装置を備えて機能性を大幅に向上させることにより、更に多層薄膜基板の技術に大きな成長の余地をもたらしている。以下、ＩＣ整合基板によりこれら高機能性多層薄膜基板を表す。
【０００５】
光電、電子、半導体産業では、ＩＣ整合基板のサイズの縮小化、及びこれに伴って組み合わされる各種機能性電子デバイスの数量の増加により、ＩＣ整合基板の精密度に対する要求も高まり、ＩＣ整合基板の製造過程においても新たな挑戦に直面している。特に製造過程で如何にライン密度を上げるか、又は各種電子デバイスを結合させ高機能性を備えるＩＣ整合基板とするかが産業競争力の一環となっている。上記ＩＣ整合基板製造の鍵となる技術の一つに、製造過程におけるＩＣ整合基板のサイズ安定性がある。従来の解決方法は硬いキャリア上でＩＣ整合基板の製造を行って、キャリアの比較的良好なサイズ安定性により、ＩＣ整合基板の製造過程におけるサイズ安定性を向上させたが、しかしＩＣ整合基板の製造が完了した後、如何にＩＣ整合基板とキャリアを分離させるかが、この技術分野の大きな課題である。
【０００６】
特許文献１において、先ず２層薄膜基板がアルミからなるキャリア上にて形成され、次に塩酸によりアルミ・キャリアを除去する方法が開示されている。この他、特許文献２において、犠牲キャリア製造技術により多層配線構造を有する多層薄膜基板を製造する方法が開示されている。即ち、キャリア上に熱膨張率が該キャリアより大きい多層配線構造を製造し、次に硬化を行い、温度の上昇、下降の過程においてキャリアと多層配線構造との間に充分な張力を生じさせ、そして支持装置を該多層配線構造に吸着させ、且つ酸浸漬法で多層配線構造とキャリアとを分離する。
【０００７】
特許文献３には、レーザ剥離法でキャリアと多層配線構造を備える多層薄膜基板とを分離させる方法が開示されている。図１に示すように、重合体層２、金属層３と多層配線構造４の順に透明キャリア１上に形成した後、レーザ紫外線を透明キャリア１に透過させて重合体層２上に照射して重合体層２を分解し、透明キャリア１をその他の部分構造と分離させる。
【０００８】
然しながら、上記の従来技術による分離方法は、大変複雑なので、如何にサイズ精密度の高いＩＣ整合基板を製造し、同時に製造コストを上げずにＩＣ整合基板とキャリアを容易に分離する方法と構造を提供するかが、ＩＣ整合基板製造技術の目下の目標である。
【０００９】
【特許文献１】米国特許第４，４８０，２８８号
【特許文献２】米国特許第４，８１２，１９１号
【特許文献３】米国特許第５，２５８，２３６号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は前述した従来の欠点に鑑みてなされたものであり、ＩＣ整合基板とキャリアとの分離が簡単で、素早く且つ低コストであるＩＣ整合基板とキャリアの結合構造及びその製造方法と、電子デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の実施の態様は、キャリアと、前記キャリア上にあるＩＣ整合基板と、を備え、前記ＩＣ整合基板と前記キャリアとの間のインターフェースが特定領域を備え、前記特定領域上のインターフェースの付着力が前記インターフェースのその他の領域と異なることを特徴とするＩＣ整合基板とキャリアの結合構造を提供する。
【００１２】
本発明の別の実施の態様は、キャリアを提供するステップと、前記キャリアに対して差異付着処理を行うステップと、前記キャリア上にＩＣ整合基板を形成するステップと、を含み、前記差異付着処理が前記ＩＣ整合基板と前記キャリアとの間のインターフェースに特定領域を形成し、前記特定領域上のインターフェースの付着力が前記インターフェースのその他の領域とは異なることを特徴とするＩＣ整合基板とキャリアの結合構造の製造方法を提供する。
【００１３】
本発明の別の実施の態様は、キャリアを提供するステップと、前記キャリアに対して差異付着処理を行うステップと、前記キャリア上にＩＣ整合基板を形成するステップと、を含み、前記差異付着処理は前記ＩＣ整合基板と前記キャリアとの間のインターフェースに特定領域を形成し、前記特定領域上のインターフェースの付着力が前記インターフェースのその他の領域とは異なり、更に、前記ＩＣ整合基板をカットすることによって、カットされたＩＣ整合基板を前記キャリアから自然に分離させて電子デバイスを形成するようにするステップと、を含むことを特徴とするＩＣ整合基板とキャリアの結合構造の製造方法を提供する。
【００１４】
本発明における「ＩＣ整合基板」とは、従来のパッケージ用多層薄膜基板とは異なる。具体的には、本発明のＩＣ整合基板は電気接続に用いられる多層配線構造、又は少なくとも一つの半導体装置、例えば、受動素子、駆動電子デバイス、薄膜トランジスタ（ＴＦＴ）装置、及びその他の電子デバイスなど、又はその組み合わせなどを備えてよい。
【発明の効果】
【００１５】
従来技術が溶剤やレーザなどで多層薄膜基板とキャリアとを分離しなければならないのに対し、本発明は、簡単で、素早く且つ低コストの方法でＩＣ整合基板とキャリアを分離し、多層配線構造を備えた、又は少なくとも一つの半導体装置を備えた、又はその組み合わせである電子デバイスを製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下図に示された実施形態を参照して、本発明の目的の達成に使われる技術手段と構造の特徴を詳細に説明する。
【実施例１】
【００１７】
図２は本発明の実施例１に基づく、ＩＣ整合基板３０とキャリア２１の結合構造２０の概念図である。図２の上半部は構造全体の平面図を示し、下半部はその断面図を示す。図２から分かるように、構造２０はキャリア２１とその上に形成されるＩＣ整合基板３０を備え、且つキャリア２１とＩＣ整合基板３０との間のインターフェース上に周囲領域２３があり、周囲領域２３上のインターフェースの付着力は前記インターフェースのその他の領域と異なる。後続のカット処理の際に、キャリア２１とＩＣ整合基板３０を簡単に分離させるために、周囲領域２３のインターフェースの付着力をその他の領域より大きくしても良い。
【００１８】
この他、本実施例１が示すＩＣ整合基板３０は少なくとも一つの半導体装置、例えば受動素子、駆動電子デバイス、薄膜トランジスタ（ＴＦＴ）装置、又はその他の電子デバイスなどを備えてもよい。注意すべきは、図２では一つの半導体装置を備えるＩＣ整合基板のみを示しているが、この分野の通常の知識を有する者であれば分かるように、ＩＣ整合基板は複数の半導体装置を備えることが可能であり、後続の工程でカットされて数百、数千の電子デバイスを製造することができるが、ここでは表示及び説明の簡略化のため、一つで示している。
【００１９】
次に、図３は本発明の実施例１に基づいて前記構造２０と電子デバイス３８の製造方法を説明する。先ず、図３の３Ａにおいて、キャリア２１を提供する。次に、図３の３Ｂに示すように、まずキャリア２１に対して差異付着処理を行い、更にＩＣ整合基板３０の底部誘電体層３１がキャリア２１上に形成されて、キャリア２１と底部誘電体層３１との間のインターフェースについて、周囲領域２３でのインターフェース付着力をその他の領域のインターフェース付着力より大きくする。この他、差異付着処理は、キャリア２１と底部誘電体層３１が周囲領域２３において実質的に付着させ、且つこの両者をその他の領域においては実質的に付着させない。ここで、理解すべきことは、本発明の「実質付着させる」とは、両者の接触面がしっかり張り合わされて、後続の工程で生じる応力により相互に分離しないことを意味し、且つ「実質付着させない」とは両者の接触面の間の付着力が非常に弱く（又は付着力がなく）、両者が自然に分離可能であり、即ち外力を加えなくとも、又は小さな外力（真空吸着又はテープ粘着などの方法）を加えただけで、構造が破壊されないように分離させることを意味する。
【００２０】
本発明における「差異付着処理」とは、キャリアとＩＣ整合基板との間のインターフェース付着力に領域不一致性を生じさせる処理を指し、その処理方法はキャリアとＩＣ整合基板の底層の材料特性によって決定される。例えば、差異付着処理は特定領域に対して付着強化処理を行うか、又は特定領域に対して付着弱化処理を行うか、又は先にキャリアの全領域に対して付着強化処理を行った後、更に特定領域に対して付着弱化処理を行うか、又は先にキャリアの全領域に対して付着弱化処理を行った後、更に特定領域に対して付着強化処理を行う。
【００２１】
本実施例１において、キャリア２１の材料はシリコン・ウェハであり、底部誘電体層３１の材料は、低誘電率（＜４）のポリイミド（ＰＩ，ｐｏｌｙｉｍｉｄｅ，デュポン社製のＰＩ−２６１１）が使用される。この二つの材料間の付着力は非常に弱く（即ち「実質付着させない」）、故に本実施例の「差異付着処理」は周囲領域２３に対してのみ付着強化処理を行う。その処理方法は、キャリア２１の周囲領域２３にシラン系の付着増強剤（デュポン社製のＶＭ−６５１）を塗布してキャリア２１と底部誘電体層３１との間の付着力を増加させ、キャリア２１のその他の領域には何れの処理も施さず、更に底部誘電体層３１をキャリア２１に回転塗布する。このように、キャリア２１と底部誘電体層３１を周囲領域２３において実質付着させる。
【００２２】
その後、図３の３Ｃに示すように、底部誘電体層３１上に半導体装置のその他の部分、例えばゲート３２、ソース３３、ドレイン３４、誘電体層３５、半導体層３６などを形成し、これによって半導体装置を備えるＩＣ整合基板３０を形成する。最後に、図３Ｄが示すように、ＩＣ整合基板３０の適切な位置でカットし、この際、ＩＣ整合基板３０（底部誘電体層３１）とキャリア２１が周囲領域２３のみで実質付着され、その他の領域は実質的に付着されない状態となる。故に、カットされた後の電子デバイス３８はキャリア２１から自然に分離することが可能となる。例えば、両者は外力を加えない状況で分離可能であったり、又は真空吸着装置によって両者を分離することが可能である。
【００２３】
上記のように、従来技術が溶剤やレーザなどでＩＣ整合基板とキャリアとを分離して電子デバイスを形成しなければならないのに対し、本実施例１は、簡単で迅速な方法でＩＣ整合基板とキャリアを分離し、サイズ精密度が高く、軽く、且つ可撓性がよく、少なくとも一つの半導体装置を備える電子デバイスを製造することができる。
【実施例２】
【００２４】
図４は本発明の実施例２に基づくＩＣ整合基板５０とキャリア４１の結合構造４０の概念図である。図２に類似するように、構造４０はキャリア４１とその上に形成されるＩＣ整合基板５０を備え、且つキャリア４１とＩＣ整合基板５０との間のインターフェースの周囲領域４３において、インターフェース付着力が前記インターフェースのその他の領域より大きい。両者が異なる点は、本実施例のＩＣ整合基板５０が多層配線構造を備え、且つそれが両面基板であって、即ち表面と裏面ともに外部と電気接続されている。この両面基板のうち、表面は裏面と電気接続しているが、多層配線構造はその他の接続方法によって接続してもよく、例えば片面配線でも良い。この他、多層配線構造の層数についても、特に制限はなく、各種応用に応じて適宜変更をすることができる。
【００２５】
本実施例２では、キャリア４１はシリコン・ウェハを使用し、キャリア４１上に誘電体層と金属層を順に交互に積層して、多層配線構造を備えるＩＣ整合基板５０を形成する。このうち誘電体層５１、５３、５５、５７は低誘電率（＜４）のポリイミド（ＰＩ）が使用され、上金属層５２と下金属層５６はＣｒ／Ｃｕ／Ｎｉ／Ａｕ構造のＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）が使用されて、後続のはんだボールに電気接続するために使用し、中間の金属層５４にはＣｒ／Ｃｕ／Ｃｒ多層金属線を使用する。多層配線構造においてエッチング法やレーザドリル法により、誘電体層５３、５５、５７を貫通させて、金属配線どうし、又は外部と電気接続できるようにする。
【００２６】
前記構造４０の製造の際に、キャリア４１（シリコン・ウェハ）と誘電体層５１（ＰＩ）の材料間の付着力は非常に弱い（実質付着しない）ために、本実施例の「差異付着処理」は周囲領域４３のみに対して付着強化処理が行われる。その処理方法は図３に示した実施例１と同様であるので、ここでは特に記載しない。差異付着処理の後、キャリア４１と誘電体層５１は周囲領域４３において実質付着する。その後、金属層５２、誘電体層５３、金属層５４、誘電体層５５、金属層５６、誘電体層５７の順に誘電体層５１に積層して、ＩＣ整合基板５０が形成される。最後に、ＩＣ整合基板５０の適切な位置においてカットする。この際、ＩＣ整合基板５０（誘電体層５１）とキャリア４１が周囲領域においてのみ実質付着するために、その他の領域は実質付着しない状態であるので、カットされた後の電子デバイスはキャリア４１から自然に分離可能であり、例えば、両者に外力を与えない情況で分離が可能であったり、真空吸着装置により両者を分離することができる。
【００２７】
同様に、従来技術が溶剤やレーザなどで多層薄膜基板とキャリアとを分離して電子デバイスを形成しなければならないのに対し、本実施例は、簡単で、迅速な方法でＩＣ整合基板とキャリアを分離し、サイズ精密度が高く、軽く、且つ可撓性がよく、多層配線構造を備える電子デバイスを製造することができる。
【００２８】
注意すべきは、本発明においてキャリアは金属、ガラス、セラミックス、シリコン・ウェハ、サファイア基板、砒化ガリウム、ポリイミドなどあらゆる固体材料でよい。誘電体層の材料は、ポリイミド、ＢＣＢ（benzo-cyclobutene）、ＰＭＭＡ（poly(methyl-methacrylate)）、液晶ポリマＬＣＰ（liquid crystal polymer）などあらゆる有機材料でよい。
【００２９】
この他、以上の材料に対し、本発明の「差異付着処理」の処理方法は特定領域において付着強化処理を行う。該処理はキャリア表面の本来の特性によって、若しくはプラズマ処理などで表面エネルギーを増加したり、又は界面分子同士の架橋と相互作用を増強できる材料、例えばシラン系の増強剤などを塗布することによって実現する。表１は各種異なるキャリア材料と誘電体層材料に応じて選択できる各種の付着強化処理法の例を示すが、当然これに限定されない。
【表１】
2007173811.tif 000003
【００３０】
本発明の別の実施例において、差異付着処理は先にキャリアの全領域に対して付着強化処理を行い、更に特定の領域に対して付着弱化処理を行う。例えば、キャリア材料がケイ素、誘電体層材料がポリイミドの場合、先にキャリアの全表面にポリイミドを塗布し、更に全面的にＡｒプラズマ処理を行うことにより、全領域付着強化処理を達成することができる。次にインク・ジェット、又はグルーイング法により、特定領域にシラン系付着増強剤を塗布して、ベーキングを経た後更に誘電体層を塗布する。シラン系の付着増強剤がポリイミド／ポリイミド間のインターフェース付着力を低下させるので、前記特定領域の付着力を弱化させることができる（即ち付着弱化処理）。
【００３１】
本発明の更に別の実施例において、差異付着処理は特定領域に対して付着弱化処理を行う。例えば、キャリア材料がケイ素、誘電体層材料がポリイミドの場合、まずインク・ジェット又はグルーイング法により、キャリアの特定領域にポリイミドを塗布し、次にシラン系の付着増強剤を含有する誘電体層を更に塗布する。誘電体層が前記付着増強剤を含有し、且つ前記特定領域にポリイミドが塗布されることにより、前記特定領域の付着力は低下する（即ち付着弱化処理）とともに、前記付着増強剤はキャリアと誘電体層のその他の領域におけるインターフェース付着力を増強する。
【００３２】
上記実施例は例を示しているに過ぎず、限定されるものではない。本発明の「差異付着処理」の目的はキャリアとＩＣ整合基板との間のインターフェース付着力に、領域による不一致性を生じさせることにあり、その処理方法は製造過程に応じて、任意に調整できる。一般的には、下記の文献に提示されている付着力理論によりキャリアとＩＣ整合基板との間のインターファイス付着力を制御して「差異付着処理」を実現することができる。
【００３３】
１．  Fowkes, F. M., “Contact Angle, Wettability, and Adhesion”
American Chemical Society, Washington, D.C., 1964.
２．  Berg, J.C., “Wettability” Marcel Dekker, Inc., New York, 1993.
３．  薜敬和，  “接著劑全書”  高立，  台北，  １９８５．
付着力理論は付着の必要条件を３つ、即ち濡れ性、固体化、十分な変形による接合時の弾性圧の減少である。この３項の原則を備えていれば付着力を選択且つ制御して、本発明に必要な効果を実現することができる。次にこの３原則について詳細に説明する。
【００３４】
濡れ性原則については、Ｃｏｏｐｅｒ  ＆  Ｎｕｔｔａｌｌ理論を参考にして、液体ｌに対する固体ｓ表面の濡れ性条件を：
Ｓ＝γＳ−γｌ−γＳｌ
湿潤：Ｓ＞０
不湿潤：Ｓ＜０
γＳ  ：  該固体と飽和蒸気表面自由エネルギー
γｌ  ：  該液体と飽和蒸気表面自由エネルギー
γＳｌ  ：該固体と該液体表面自由エネルギー
Ｓ＝  初期拡散係数
塗布方式で形成される誘電体層については濡れ性原則により、Ｓ値が大きいほど、最終的な付着力も大きくなり、Ｓ値が小さいほど最終の付着力も小さくなる。この原則により、表面処理の方法により自由エネルギーを適宜変更することができ、付着性を増強若しくは減弱したりして本発明に必要な付着力の結果を実現する。付着力は、実際の数値が製造工程の品質から受ける影響が大きいため、この分野の通常の知識を有する者であれば分かるように、本原則は定性上の結果であって、具体的なＳ値によりその適用範囲を限定するものではないが、この定性原則と試行錯誤法により同時に行うことで、本発明においてキャリアと誘電体層との間の適切な付着力を得ることができ、本発明のいわゆる「自然分離」の効果が実現できる。
【００３５】
非塗布方式、例えばラミネート、冷間鍛造などで形成された誘電体層についても濡れ性原則を適用できる。ラミネート、冷間鍛造（cold forging）などの処理のミクロ接触点がいわゆる「塑性流動」を形成するため、濡れ性原則を適用できる。
【００３６】
また、本発明の製品は固体であるので、必然的に固体化原則に符合する。
【００３７】
非塗布方式で形成される誘電体層は同時に充分変形の原則を参考にする必要があり、接触面処理の際に充分な変形があれば付着力がより大きく、なければより小さくなる。この原則を適宜利用することでも本発明のいわゆる「自然分離」の効果を実現できる。
【００３８】
この他、図２と図４の実施例１、２において、周囲領域に対してのみ付着強化処理を行うが、但し本発明の差異付着処理領域は上記実施例における周囲領域に制限されず、各種形態、例えば格子状、点状などでもよく、後続の各種工程において層がずれたり、気泡など各種の欠陥が生じなければよい。図５は本発明の差異付着処理領域が格子状である場合を示し、図６は本発明の差異付着処理領域が点状である場合を示す。
【００３９】
以上、本発明のいくつかの実施例を図面を参照して詳述してきたが、具体的な構成は、これらの実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。
【図面の簡単な説明】
【００４０】
【図１】従来のレーザ剥離法でキャリアと電子デバイスとを分離する方法を示す図である。
【図２】本発明の実施例１に基づく、少なくとも一つの半導体装置を備えたＩＣ整合基板とキャリアの結合構造の概念図である。
【図３】本発明の実施例１に基づく、少なくとも一つの半導体装置を備えたＩＣ整合基板とキャリアの結合構造の製造方法と電子デバイスの製造方法のフローチャートである。
【図４】本発明の実施例２に基づく、多層配線構造を備えたＩＣ整合基板とキャリアの結合構造の概念図である。
【図５】本発明の差異付着処理領域が格子状である場合を示す図である。
【図６】本発明の差異付着処理領域が点状である場合を示す図である。
【符号の説明】
【００４１】
１      透明キャリア
２      重合体層
３      金属層
４      多層配線構造
２０    ＩＣ整合基板とキャリアの結合構造
２１    キャリア
２３    周囲領域
３０    ＩＣ整合基板
３１    底部誘電体層
３２    ゲート
３３    ソース
３４    ドレイン
３５    誘電体層
３６    半導体層
３８    電子デバイス
４０    ＩＣ整合基板とキャリアの結合構造
４１    キャリア
４３    周囲領域
５０    ＩＣ整合基板
５１    誘電体層
５２    金属層
５３    誘電体層
５４    金属層
５５    誘電体層
５６    金属層
５７    誘電体層
【図１】
2007173811.tif 000004
【図２】
2007173811.tif 000005
【図３】
2007173811.tif 000006
【図４】
2007173811.tif 000007
【図５】
2007173811.tif 000008
【図６】
2007173811.tif 000009