(57)【要約】      （修正有）【課題】  本発明は、フラッシュメモリ素子のプログラム方法に関するものであり、マルチレベルセルを有するフラッシュメモリ素子のプログラム動作時、最も広いしきい値電圧分布の幅を有する“10”状態のしきい値電圧の分布幅を減らして素子の信頼性を向上させるフラッシュメモリ素子のプログラム方法が開示される。【解決手段】  10”状態のプログラム動作(LSB program)を検証動作のないダミー(dummy)パルスをプログラム電圧の印加前に印加し、“10”状態のしきい値電圧の分布幅を減らす。【選択図】    図４
2007109364.tif 000002
【特許請求の範囲】
【請求項１】
ａ）マルチレベルセルの初期状態が変わらない範囲内のダミーステップパルスを段階的に転位を高めて反復的に印加する段階；
ｂ）上記マルチレベルセルにプログラムステップパルスを印加してプログラムする段階；
ｃ）検証動作を実施して上記マルチレベルセルのプログラム状態を検証する段階；及び
ｄ）上記検証結果、上記マルチレベルセルが正常にプログラムされる場合、プログラム動作を終了し、正常にプログラムされない場合、上記プログラム転位を一定レベルだけ高めて上記ｂ）段階に復帰する段階を含んでなるフラッシュメモリ素子のプログラム方法。
【請求項２】
上記ダミーパルスの転位は、上記プログラムパルスの転位より低い請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項３】
上記ダミーパルスは、プログラム検証動作なしに印加される請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項４】
上記ダミーステップパルスは、１〜５回印加される請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項５】
上記ダミーステップパルスと、プログラムステップパルスのステップは同一である請求項１に記載のフラッシュメモリ素子のプログラム方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ素子のプログラム方法に関するものであり、特にマルチレベルセルを有するフラッシュメモリ素子のしきい値電圧の分布幅を減らすプログラム方法に関するものである。
【背景技術】
【０００２】
最近、電気的にプログラム(program)と消去(erase)が可能であり、一定周期でデータを再作成しなければならないリフレッシュ(refresh)機能が不要な半導体メモリ素子の需要が増加している。また、さらに多くの容量のデータを格納することができる大容量メモリ素子の開発のためにメモリ素子の高集積化に対する技術が研究されている。これによりフラッシュメモリに関する研究が活発に進行している。
【０００３】
フラッシュメモリは、一般にＮＡＮＤ型フラッシュメモリとＮＯＲ型フラッシュメモリに区分される。ＮＯＲ型フラッシュメモリは、メモリセルがそれぞれ独立的にビットラインとワードラインに連結される構造を有するため、ランダムアクセス時間特性に優れる。反面、ＮＡＮＤ型フラッシュメモリは、複数のメモリセルが直列に連結されてセルストリング(string)当り一つのコンタクト(contact)のみが必要であるため、集積度の面で優れた特性を有する。従って、高集積フラッシュメモリには主にＮＡＮＤ型構造が使われる。
【０００４】
最近は、このようなフラッシュメモリの集積度をより向上させるために一つのメモリセルに複数のデータを格納し得る多重ビットセルに対する研究が進行されている。このような方式のメモリセルを、通常、マルチレベルセル(Multi-Level Cell;MLC)という。これと対比される単一ビットのメモリセルをシングルレベルセル(Single Level Cell;SLC)という。
【０００５】
一般に、マルチレベルセル(MLC)のしきい値電圧(Ｖt)は、複数の電圧値で分布することができる。これをさらに詳しく説明すれば、マルチレベルセル(MLC)には2-ビットのデータがプログラムされ得るため、一つのマルチレベルセル(MLC)が4つのデータ即ち、[11]、[10]、[01]、[00]のいずれか一つを格納することができる。また、上記マルチレベルセル(MLC)のしきい値電圧(Ｖt)は格納されたデータにより変更され得る。
【０００６】
マルチレベルセルのプログラム方法は、大きく２つがある。第一の方法は、４つのしきい値電圧レベルを具現するために１ページ(page)のプログラム時にプログラム電圧を異にして３回のプログラム動作を実施することである。これは、同一容量のシングルレベルセルに比較してプログラム時間が３倍となる。また、４個のしきい値電圧間の間隔(0.7〜0.8Ｖ)が非常に狭くてプログラム動作時にISPP(Incremental step pulse program)電圧を0.15〜0.2Ｖに調節しなければならない。これは、シングルレベルセル(約0.5Ｖ)に比べて大幅に減らさなければならないため、実際のプログラム時間はシングルレベルセルに比べて７〜９倍と長くなる。
【０００７】
このような問題を解決するために、一つのセルにプログラムされる２ビット(bit)に互いに異なるロウアドレス(row address)を割り当ててプログラムすることである。図１のように第一のプログラム時に２ビット(bit)のうちの下位ビットデータ(LSB;“11”→“10”)をプログラムする。その後、第二のページのプログラム時に上位ビットデータ(MSB;“11”→ “01”または“10”→“00”)をプログラムする。この時、まず、第一のページを読み出して現在のセルが“11”状態なのか、または“01”状態なのかを予め読み出した後、ビットラインに互いに異なる電圧を印加することにより、プログラムされるようにする。
【０００８】
マルチレベルセルのプログラムされたセルのしきい値電圧の分布が大きくなれば、各プログラム状態のしきい値電圧間の間隔がより狭くなるが、これは、セル動作の信頼性に非常に悪影響を及ぼす。従って、セルのしきい値電圧の分布を減少させる努力が必要である。一般に、ISPPのしきい値電圧の分布を減らす最もやさしい方法はISPP(Incrementalstep pulse program)電圧を減らすことであるが、ISPP電圧を減らすほど必要なパルス数が多くなり、プログラム時間が増加する問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明はしきい値の電圧幅が広い“10”状態のマルチレベルセルにISPPプログラム動作前にダミーパルスを印加し、しきい値電圧の分布を減少させることができるフラッシュメモリ素子のプログラム方法を開示する。
【課題を解決するための手段】
【００１０】
本発明によるフラッシュメモリ素子のプログラム方法は、マルチレベルセルの初期状態が変わらない範囲内のダミーステップパルスを印加する段階;上記マルチレベルセルにプログラムステップパルスを印加してプログラムする段階;検証動作を実施して上記マルチレベルセルのプログラム状態を検証する段階;及び上記検証結果、上記マルチレベルセルが正常にプログラムされる場合、プログラム動作を終了し、正常にプログラムされない場合、上記プログラム転位を一定レベルだけ高めて上記プログラム動作に復帰する段階を含む。
【発明の効果】
【００１１】
本発明によれば、マルチレベルセルを有するフラッシュメモリ素子のプログラム動作時に最も広いしきい値電圧分布の幅を有する“10”状態のプログラム動作(LSB program)を検証動作のないダミー(dummy)パルスをプログラム電圧の印加前に印加して“10”状態のしきい値電圧の分布幅を減らすことにより、フラッシュセルのリテンション(retention)特性及び素子の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照にして本発明の望ましい実施例を説明する。しかし、本発明は以下に開示される実施例に限定されるものではなく、互いに異なる多様な形態で具現されることができ、単に本実施例は本発明の開示が完全であるように通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
【００１３】
図２は、同一のISPP電圧を印加した時、プログラム状態(“10”、“00”、“01”)によるしきい値電圧の分布を示すグラフである。
【００１４】
図２は、プログラム状態(“10”、“00”、“01”)によるしきい値電圧の分布を相対的に比較するために、それぞれのプログラム検証動作を０Ｖに移動させたグラフである。図２を見れば、“00”のしきい値電圧の分布(b)が最も狭く示され、“10”のしきい値電圧の分布(a)が最も広く示される。
【００１５】
図３は、ISPPプログラムスタート電圧とセルの初期しきい値電圧とISPPプログラム動作によるセルのしきい値電圧の変化の関係を示すグラフである。
【００１６】
図３を見れば、十分なISPPプログラム動作が進行された後には、セルの初期しきい値電圧値に関係なく常に一定のしきい値電圧を有するようになるが、初期のISPPプログラム動作の進行中には同じISPPプログラムスタート電圧でプログラムを進行しても、セルの初期しきい値電圧によりISPPによるしきい値電圧の変化が異なって示される。即ち、初期しきい値電圧が低い場合(a)には、初期しきい値電圧の変化が大きく示されるが、ISPPプログラム動作が進行されるほど一定の傾きを有し、しきい値電圧が変わるようになる。反面、初期しきい値電圧が高い場合(b)、初期のしきい値電圧の変化が少なく示されるが、ISPPプログラム動作が進行されるほど一定の傾きを有し、しきい値電圧が変わるようになる。
【００１７】
マルチレベルセルのプログラム動作を詳しく説明すれば、次の通りである。まず、マルチレベルセルのプログラム動作は“11”→“10”、“10”→“00”、“11”→“01”と、３つのプログラム動作からなり得る。ここで、“11”状態は消去された状態で初期しきい値電圧が低い状態であり、“10”状態は“11”状態に比べて高い初期しきい値電圧を有する場合に該当する。“01”状態の場合には、十分にISPPプログラム動作が進行された後の状態となる。即ち、しきい値電圧分布の幅を比較すれば、“00”状態が最も小さいしきい値電圧の分布幅を有するようになり、その次は、“01”、最後に“10”状態(LSBプログラムに該当)が最も広い分布の幅を有するようになる。従って、“10”状態のしきい値電圧幅を減らすためには、ISPPプログラムスタート電圧を十分に下げなければならない。この効果は図２に示されている。図２を見れば、一般的なLSBプログラム動作を進行した場合(a)と、初期５回のダミーISPPパルスを印加した後、LSBプログラム動作を進行した場合(b)を示す。即ち、“10”状態のしきい値電圧の分布が“01”状態のしきい値電圧の分布と一致することを示す。
【００１８】
上述した内容を用いて本発明によるフラッシュメモリ素子のLSBプログラム動作を説明すれば、次の通りである。
【００１９】
図４は、本発明によるフラッシュメモリ素子のLSBプログラム動作を説明するためのフローチャートである。
【００２０】
“11”状態を有するマルチレベルセルをしきい値電圧の分布が最も広い“10”状態のマルチレベルセルでプログラムする方法を例として説明すれば、次の通りである。
【００２１】
まず、プログラムを進行するために、初期パルス(ｎ＝１)をセット(set)する(段階101)。本発明のISPPプログラムの電圧ステップ(step)は0.2Ｖと仮定する。
次に、プログラムする“11”状態のマルチレベルセルに初期ダミーステップパルス(ｎ＝１)を印加する(段階102)。
【００２２】
その後、初期ダミーパルス(ｎ＝１)より電圧が高い２次ダミーステップパルス(初期ダミーステップパルス＋＋0.2Ｖ；ｎ＝２)をマルチレベルセルに印加する。その後、２次ダミーステップパルスより高い３次ダミーステップパルス(２次ダミーステップパルス＋＋0.2Ｖ；ｎ＝３)をマルチレベルセルに印加する。このような方式で５次ダミーステップパルス(ｎ＝５)まで順次印加する(段階103)。マルチレベルセルにダミーステップパルスを初期パルス(ｎ＝１)から５次パルス(ｎ＝５)まで順次印加することにより、マルチレベルセルのしきい値電圧は図３の(a)のように次第に変化幅が鈍くなり、結局、パルス数が多くなるほどプログラム電圧の増加率とセルのしきい値電圧の増加率の比率は１に近くなる。これは、マルチレベルセルのしきい値電圧の分布が狭くなることを意味する。
【００２３】
図５に示されたステップパルスが順次５次までマルチレベルセルが印加されたかを確認する(段階104)。その後、マルチレベルセルに図５のようなプログラムステップパルスを印加する(段階105)。
【００２４】
マルチレベルセルの検証動作を実施し、マルチレベルセルのしきい値電圧の分布が“10”状態に変化したかどうかを確認する(段階106)。この時、マルチレベルセルのしきい値電圧の分布が“10”状態に変化したことが確認されれば、プログラム動作を終了する(段階107)。もし、マルチレベルセルのしきい値電圧の分布が“10”状態に変化しなかったとすれば、５次プログラムパルスより電圧レベルが高いプログラムパルス(ステップパルス0.2Ｖ)をマルチレベルセルに印加してプログラム動作を再実施する。マルチレベルセルのしきい値電圧の分布が“10”状態になるまで段階105〜108を反復実施する。即ち、本発明では従来とは異なり、マルチレベルセルに数回ダミーステップパルスを印加した後、プログラムパルスの印加動作と検証動作を反復実施する。
【００２５】
上記で説明した本発明の技術的思想が、望ましい実施例において具体的に記述されたが、上記の実施例はその説明のためのものであり、その制限のためのものでないことに注意しなければならない。また、本発明は本発明の技術分野の通常の専門家であれば、本発明の技術的思想の範囲内で多様な実施例が可能であることを理解することができる。
【図面の簡単な説明】
【００２６】
【図１】マルチレベルセルを有するフラッシュメモリ素子のプログラム状態によるしきい値電圧の分布図である。
【図２】同一のISPP電圧を印加した時、プログラム状態(“10”、“00”、“01”)によるしきい値電圧の分布を説明するためのグラフである。
【図３】本発明によるISPPプログラムスタート電圧、セルの初期しきい値電圧及びISPPプログラム動作によるセルのしきい値電圧の関係を示すグラフである。
【図４】本発明によるフラッシュメモリ素子のLSBプログラムの動作を説明するためのフローチャートである。
【図５】ISPP電圧を示す波形図である。
【図１】
2007109364.tif 000003
【図２】
2007109364.tif 000004
【図３】
2007109364.tif 000005
【図４】
2007109364.tif 000006
【図５】
2007109364.tif 000007