(57)【要約】【課題】本発明による受動素子を内蔵した基板及びその製造方法は素材特性の不均衡による基板の反り現象を防止することができる。【解決手段】（ａ）受動素子をモールディングする段階と、及び（ｂ）上記モールディングされた受動素子を基板に形成されたキャビティに実装する段階を含む受動素子を内蔵した基板の製造方法が提供される。【選択図】図２
2007116155.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）受動素子をモールディングする段階と、
（ｂ）前記モールディングされた受動素子を基板に形成されたキャビティに実装する段階と
を含む受動素子を内蔵した基板の製造方法。
【請求項２】
前記段階（ａ）は、
（ｃ）絶縁層上に、前記受動素子に形成された電極に相応してパターン化された配線を形成する段階と、
（ｄ）前記配線上に導電性物質を積層する段階と、
（ｅ）前記導電性物質上に前記一つ以上の受動素子を実装する段階と、
（ｆ）前記絶縁層を除去する段階と、
（ｇ）前記受動素子をモールディングする段階と、
（ｈ）前記モールディングされた受動素子を別途に分離する段階と
をさらに含むことを特徴とする請求項１に記載の受動素子を内蔵した基板の製造方法。
【請求項３】
前記受動素子は、抵抗、インダクタ及びコンデンサの中の一つであることを特徴とする請求項１または請求項２に記載の受動素子を内蔵した基板の製造方法。
【請求項４】
前記コンデンサは、積層型セラミックコンデンサであることを特徴とする請求項３に記載の受動素子を内蔵した基板の製造方法。
【請求項５】
前記導電性物質は、異方性導電フィルム（ＡＣＦ）または異方性導電ペースト（ＡＣＰ）であることを特徴とする請求項２に記載の受動素子を内蔵した基板の製造方法。
【請求項６】
前記段階（ｇ）で、前記受動素子をモールディングする物質はエポキシ樹脂であることを特徴とする請求項２に記載の受動素子を内蔵した基板の製造方法。
【請求項７】
前記段階（ｈ）で、前記モールディングされた受動素子を鋸を用いて六面体形状に分離することを特徴とする請求項２に記載の受動素子を内蔵した基板の製造方法。
【請求項８】
前記段階（ｈ）で、前記モールディングされた受動素子を円筒形状に分離することを特徴とする請求項２に記載の受動素子を内蔵した基板の製造方法。
【請求項９】
（ｉ）前記基板にドリルを用いて断面が円状であるキャビティを形成する段階と、
（ｊ）前記キャビティ上に導電性物質を積層する段階をさらに含むが、
前記段階（ｉ）及び段階（ｊ）は前記段階（ｂ）の前に行われることを特徴とする請求項１に記載の受動素子を内蔵した基板の製造方法。
【請求項１０】
キャビティの形成された基板と、
前記キャビティに収容される予めモールディングされた受動素子と、
前記キャビティに積層されて、前記受動素子を前記キャビティに接着させるための導電性物質と
を含む受動素子を内蔵した基板。
【請求項１１】
前記受動素子は、抵抗、インダクタ及びコンデンサの中の一つであることを特徴とする請求項１０に記載の受動素子を内蔵した基板。
【請求項１２】
前記コンデンサは、積層型セラミックコンデンサであることを特徴とする請求項１０に記載の受動素子を内蔵した基板。
【請求項１３】
前記導電性物質は、異方性導電フィルム（ＡＣＦ）または異方性導電ペースト（ＡＣＰ）であることを特徴とする請求項１０に記載の受動素子を内蔵した基板。
【請求項１４】
前記受動素子をモールディングする物質は、エポキシ樹脂であることを特徴とする請求項１０に記載の受動素子を内蔵した基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板及びその製造方法に関するもので、特に受動素子を内蔵した基板及びその製造方法に関する。
【背景技術】
【０００２】
現在、半導体の性能が急進的に向上することにより、パッケージ基板（ｐａｃｋａｇｉｎｇ  ｓｕｂｓｔｒａｔｅ）もそれに応ずる性能が要求されている。印刷回路基板は、基本的に高密度、高速化、小型化を満足しなくてはならない。特に、半導体または薄膜素子のような高集積部品に関する分野ではこのような要求に応じて研究がより活発に進行されているし、磁気記録ヘッドのような記録媒体の関連分野でも高密度記録のためにこのような要求が増加している。
【０００３】
このような多機能と高性能化された電子製品に対する要求は、高密度化された印刷回路基板の開発を必要とする。このような要求を満足するために、高密度実装の可能な印刷回路基板の需要が急増している。ＭＬＣＣのような電子部品が内部に実装されることは、印刷回路基板の薄板化を加速化させるし、表面積の活用度を増加させて高密度化が可能となる。しかし、このような電子部品の実装を実現するためには、必ず解決しなければならない技術的な問題点が多い。印刷回路基板に実装する過程と、印刷回路基板の熱変形中に発生し得る電子部品の信頼性問題を確保することは、非常に重要な技術であって、特に電子部品の実装用ホールの加工された印刷回路基板の反り現象（Ｗａｒｐａｇｅ）を抑制することは電子部品の信頼性を確保することと同時に、印刷回路基板の生産性の増加のためにも非常に重要である。
【０００４】
また、高集積部品を実装する空間を形成するために、部品が基板に内蔵され得る。基板に内蔵される部品のうちキャパシタのような受動素子は一定電圧を瞬間的に維持することができるので、回路に形成された信号を歪曲させなく安定に維持することができる。
【０００５】
図１は、従来技術による積層型セラミックコンデンサを内蔵した基板を示す図面である。図１を参照すると、コア基板３０、通孔３２、テーパ（ｔａｐｅｒ）３２ａ、ＵＶフィルム４０、半導体素子２０、ダイパッド２２、トランジション（ｔｒａｎｓｉｔｉｏｎ）層３８、充填材４１及びプレス（ｐｒｅｓｓ）板１００Ａ及び１００Ｂが示されている。このような基板は、下記特許文献１に開示されている。
【０００６】
電子部品が実装されるように銅箔積層板（ＣＣＬ）またはプリプレグ（Ｐｒｅ-Ｐｒｅｇ）にドリルやレーザ加工でキャビティを形成する。電子部品は、銅箔コイルの上に導電性接着材などで固定した後、銅箔積層板（ＣＣＬ）またはプリプレグ（Ｐｒｅ-Ｐｒｅｇ）に挿入する。このような方式は、基板の反りの抑制と実装されたチップの信頼性確保が難しい。その理由は、銅箔積層板（ＣＣＬ）のコア資材がエポキシ系列であって、チップを固定するために入れる接着材との剛性度及び熱膨脹係数の差により反りが発生され得るからである。このような基板の反り現象は、実装されるＭＬＣＣに機械的圧力を加えることになり、これによりＭＬＣＣの信頼性問題が発生され得る問題点がある。
【特許文献１】特開２００２−２４６７５７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、素材特性の不均衡による基板の反り現象を防止することができる受動素子を内蔵した基板及びその製造方法を提供する。
【０００８】
また、本発明は、内蔵された受動素子が基板の反り現象からの影響を受けない受動素子を内蔵した基板及びその製造方法を提供する。
【０００９】
また、本発明は、受動素子のモールディング工程を予め行うことにより受動素子を基板に実装する場合、受動素子を保護することができる受動素子を内蔵した基板及びその製造方法を提供する。
【００１０】
本発明が提示する以外の技術的課題は下記の説明を介して易しく理解することができる。
【課題を解決するための手段】
【００１１】
本発明の一実施形態によれば、（ａ）受動素子をモールディングする段階と、（ｂ）上記モールディングされた受動素子を基板に形成されたキャビティに実装する段階とを含む受動素子を内蔵した基板の製造方法が提供される。
【００１２】
また、本発明による受動素子を内蔵した基板の製造方法において、上記段階（ａ）は、（ｃ）絶縁層上に上記受動素子に形成された電極に相応してパターン化された配線を形成する段階と、（ｄ）上記配線上に導電性物質を積層する段階と、（ｅ）上記導電性物質上に上記一つ以上の受動素子を実装する段階と、（ｆ）上記絶縁層を除去する段階と、（ｇ）上記受動素子をモールディングする段階と、（ｈ）上記モールディングされた受動素子を別途に分離する段階をさらに含むことができる。
【００１３】
ここで、上記受動素子は、抵抗、インダクタ及びコンデンサの中の一つであることが好ましい。
【００１４】
ここで、上記コンデンサは、積層型セラミックコンデンサであっても良い。
【００１５】
ここで、上記導電性物質は、異方性導電フィルム（ＡＣＦ）または異方性導電ペースト（ＡＣＰ）であっても良い。
【００１６】
ここで、上記段階（ｇ）での上記受動素子をモールディングする物質はエポキシ樹脂であっても良い。
【００１７】
ここで、上記段階（ｈ）での上記モールディングされた受動素子を鋸を用いて六面体形状に分離することができる。
【００１８】
ここで、上記段階（ｈ）での上記モールディングされた受動素子を円筒形状に分離することができる。
【００１９】
また、本発明による受動素子を内蔵した基板の製造方法は、（ｉ）上記基板にドリルを用いて断面が円状であるキャビティを形成する段階と、（ｊ）上記キャビティ上に導電性物質を積層する段階をさらに含むが、上記段階（ｉ）及び段階（ｊ）は上記段階（ｂ）の前に行うことができる。
【００２０】
本発明の別の実施形態によれば、キャビティを備えた基板と、上記キャビティに収容されて予めモールディングされた受動素子と、上記キャビティに積層されて、上記受動素子を上記キャビティに接着させるための導電性物質を含む受動素子を内蔵した基板が提供される。
【００２１】
ここで、上記受動素子は、抵抗、インダクタ及びコンデンサの中の一つであることが好ましい。
【００２２】
ここで、上記コンデンサは、積層型セラミックコンデンサであっても良い。
【００２３】
ここで、上記導電性物質は、異方性導電フィルム（ＡＣＦ）または異方性導電ペースト（ＡＣＰ）であっても良い。
【００２４】
ここで、上記受動素子をモールディングする物質はエポキシ樹脂であっても良い。
【発明の効果】
【００２５】
上述したように本発明による受動素子を内蔵した基板及びその製造方法は、素材特性の不均衡による基板の反り現象を防止することができる。
【００２６】
また、本発明による受動素子を内蔵した基板及びその製造方法は、内蔵された受動素子が基板の反り現象から影響を受けない。
【００２７】
また、本発明による受動素子を内蔵した基板及びその製造方法は、受動素子のモールディング工程を予め行うことで、受動素子を基板に実装する場合、受動素子を保護することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明による受動素子を内蔵した基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、図面符号にかかわらず同一な構成要素は同一な参照符号を付与して、これに対する重複する説明は略する。また、以下で説明する基板には、電子部品間の電気的信号を伝達するための基板はすべて含まれる。例えば、本発明による基板は、リジッド（ｒｉｇｉｄ）基板、フレックス（ｆｌｅｘ）基板、ＬＴＣＣ基板、断面／多面／多層基板、半導体実装用の基板（ＢＧＡ、ＦＢＧＡ、ＴＢＧＡ）などを含む。また、本発明による基板及びその製造方法を説明する前に、印刷回路基板及び本発明に適用され得るフリップチップＢＧＡパッケージの一般的な製造工程を説明する。
【００２９】
先ず、印刷回路基板を製造するためには、コア層の外部に内部回路パターンを形成する。ここで、製品仕様に適する内層原資材を切断し、ドライフィルム（ｄｒｙ  ｆｉｌｍ）及び作業用フィルム（ｗｏｒｋｉｎｇ  ｆｉｌｍ）を用いて予め設定された内部回路パターンを形成する。ここで、内部層をスクラビング（ｓｃｒｕｂｂｉｎｇ）し、内層写真印刷膜を塗布して、内層の露光/現像工程を行うことができる。
【００３０】
以後、回路パターンの形成された内層を外層と接着させる前に、接着力の強化処理工程（Ｂｒｏｗｎ（Ｂｌａｃｋ）Ｏｘｉｄｅ）を行う。すなわち、化学的な方法を用いて銅箔の表面を酸化させることで表面の粗度を強化させて積層時、接着がよくできるように表面処理をする工程を行う。以後、内層基板とプリプレグ（ｐｒｅｐｒｅｇ）を積層することで、予備積層及び積層工程を行う。
【００３１】
以後、積層された内層基板とプリプレグを真空加圧（ｖａｃｕｕｍ  ｐｒｅｓｓ）する。ここで、真空加圧の代わりに高温で一定期間の間に圧力を加えるホットプレス及び高温作業を行った基板に対してクールプレスをすることも良い。
【００３２】
パネルの角などのレジン及び銅箔などを整えるトリミング（ｔｒｉｍｍｉｎｇ）工程を行って、ドリリング（ｄｒｉｌｌｉｎｇ）工程のために基準点、すなわち、内層回路上の基準点（ｔａｒｇｅｔ ｇｕｉｄｅ ｍａｒｋ）にホールを加工するＸ-Ｒａｙターゲットドリル工程を行う。
【００３３】
以後、基板の各層間の電気伝導のためにホールを加工するドリル工程を行う。ここで、ドリル工程は、ＣＮＣ（Ｃｏｍｐｕｔｅｒ  Ｎｕｍｅｒｉｃａｌ  Ｃｏｎｔｒｏｌ）方式で基板上に必要なホールを加工する工程になり得る。
【００３４】
以後、外層（ｏｕｔｅｒ  ｌａｙｅｒ）に、回路パターンを形成するドライフィルムと作業用（ワーキング：ｗｏｒｋｉｎｇ）フィルムを塗布し、所定の強さと時間の間に光を照射して外層の露光作業を行い、照射されない部分を現像するエッチング工程を行う。外層検事及びスケール測定の後、ソルダレジスト露光フィルムを設計及び製造する。以後、ブラシ研磨等でソルダレジストインクが基板とよく密着されるように銅壁面に粗度を形成するなどのソルダレジスト工程に対する前処理工程を行う。以後、ソルダレジストを塗布し、前段階より適応的に設計されたソルダレジスト露光フィルムを用いてソルダレジスト露光工程を行い、ソルダレジストインクを除去する現像工程を行って、表面処理、電気/最終検事を含む多様な後工程を行う。
【００３５】
また、一般的に、フリップチップＢＧＡパッケージの製造工程は次の通りである。
【００３６】
（ａ）半導体チップにアルミニウムパッドを形成して保護層で覆う。（ｂ）スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程により金属層を形成してパッドと接続させる。（ｃ）パッド部位を除いてフォトレジストで塗布する。（ｄ）フォトレジストの塗布されなかったパッド部位に鉛メッキをする。（ｅ）覆われたフォトレジストを除去する。（ｆ）鉛メッキ以外の領域の金属箔をエッチングにより除去する。（ｇ）熱を加えて鉛メッキを丸く加工する。（ｈ）このような方法で製作されたバンプチップをフリップチップＢＧＡ基板に接合する。接合方法は、リフロー（ｒｅｆｌｏｗ）装置に入れた後、基板を高温で加熱して鉛メッキを溶かしてフリップチップＢＧＡ基板の接触パッドとチップのパッドを接続させる。そして、アンダーフィル（ｕｎｄｅｒｆｉｌｌ）工程により樹脂を上記フリップチップＢＧＡ基板と上記チップの間に充填する。
【００３７】
図２は、本発明の好ましい実施例による受動素子を内蔵した基板の製造工程図であり、図３は本発明の好ましい実施例による上から見た受動素子を内蔵した基板の製造工程図である。同一な識別番号は同一工程を示し、以下では順次説明する。
【００３８】
段階（ａ）を参照すると、純粋エポキシまたはガラスとエポキシレジンの混合絶縁体２１０と、絶縁体２１０の両面に形成された銅箔ホイル２２０（１）及び２２０（２）より構成された銅箔積層板（ＣＣＬ）が用意される。以下では、銅箔積層板を中心として説明するが、一般的に断層基板または多層基板にも以下の段階を行うことができる。
【００３９】
段階（ｂ）を参照すると、ドリルまたはレーザを用いて銅箔積層板にキャビティを形成する。ここで、ドリルビット（ｄｒｉｌｌ  ｂｉｔ）はタングステン合金でも良い。ドリル作業のために、一般的に２枚、３枚の単位でドリルテーブルに固定できるピンを打ち付けてドリル装備に基板を装着してキャビティを加工することができる。
【００４０】
段階（ｃ）を参照すると、銅箔積層板に形成されたキャビティに導電性物質２３０を塗布する。ここで、導電性物質２３０は、異方性導電フィルム（ＡＣＦ）または異方性導電ペースト（ＡＣＰ）であっても良い。
【００４１】
段階（ｄ）を参照すると、予めモールディングされた受動素子２４０を準備する。ここで、受動素子２４０は、抵抗、インダクタ及びコンデンサの中の一つであることが好ましい。以下、コンデンサのうち、複数の内層金属及びセラミックの積層された積層型セラミックコンデンサ（ＭＬＣＣ）を中心として説明する。積層型セラミックコンデンサ２４０は、複数個にモールディングされた後、鋸などで個別的に分離され得る。ここで、モールディング材料２５０は、エポキシ樹脂を用いても良い。この場合、モールディング材料２５０とコアの素材は互いに同一になり素材特性の不均衡による反り現象を抑制することができる。ここで、受動素子２４０の形状は六面体または円筒形であっても良い。複数個にモールディングされた受動素子２４０を鋸などで切ると、六面体に形成することができるし、以後、角を研磨して円筒形に具現することもできる。
【００４２】
段階（ｅ）を参照すると、予めモールディングされた受動素子２４０を、銅箔積層板に形成されたキャビティに塗布された導電性物質２３０上に実装する。ここで、予めモールディングされた積層型セラミックコンデンサの大きさは銅箔積層板に形成されたキャビティに収容することができるように予め設定され得る。
【００４３】
段階（ｆ）を参照すると、銅箔積層板に塗布された銅箔２２０（１）及び２２０（２）をパターニングして回路を形成してソルダレジスト２６０を塗布することができる。
【００４４】
図４は、本発明の好ましい実施例による積層型セラミックコンデンサを予めモールディングする過程を示す製造工程図である。
【００４５】
段階（ａ）を参照すると、絶縁層４１０の上に、積層型セラミックコンデンサに形成された電極に相応するパターン化された配線４２０を形成する。
【００４６】
段階（ｂ）を参照すると、配線４２０の上に導電性物質４３０を積層する。ここで、導電性物質４３０は異方性導電物質（ＡＣＦ、ＮＣＦなど）であっても良い。
【００４７】
段階（ｃ）を参照すると、導電性物質４３０の上に一つ以上の積層型セラミックコンデンサ４４０を実装する。段階（ｄ）を参照すると、配線４２０の一面に形成された絶縁層４１０を除去する。
【００４８】
段階（ｅ）を参照すると、積層型セラミックコンデンサ４４０をエポキシ樹脂４５０を用いてモールディングする。段階（ｆ）を参照すると、モールディングされた積層型セラミックコンデンサを鋸などを用いて別途に分離する。個別的に分離された積層型セラミックコンデンサは、以後、基板に形成されたキャビティに実装される。
【００４９】
以上で、受動素子を内蔵した基板及びその製造方法を一般的に示した製造工程図を説明したが、以下では、添付図面を参照して、本発明による受動素子を内蔵した基板及びその製造方法を具体的な実施例を基準として説明する。以下で示した図面は、プログラムＡＢＡＱＵＳ６.４.１.によりシミュレーションされたものである。
【００５０】
図５は、本発明の好ましい実施例による基板製造の工程のうち、基板の熱変形解釈のためのシミュレーションモデルを示した図面であり、図６は本発明の好ましい実施例による基板より発生した熱応力分布（ａ）及び熱変形分布（ｂ）を示した図面である。
【００５１】
現在、積層型セラミックコンデンサ（ＭＬＣＣ）の内蔵型基板を開発することにおいて、大きい技術的な問題の一つは、積層型セラミックコンデンサが外部の荷重により損傷されないようにすることである。これは、積層型セラミックコンデンサが下部の荷重に非常に弱いからである。
【００５２】
積層型セラミックコンデンサを損傷させる場合は、大きく三つに分類される。第一は、基板内部に挿入する過程中に発生され得るし、第二は、基板製造の工程中に発生する基板の熱変形により積層型セラミックコンデンサが強制変形される場合もある。第三は、Ｄｒｏｐテストのように基板に衝撃が加わって積層型セラミックコンデンサに荷重が伝達されて損傷される場合である。
【００５３】
図５を参照すると、基板製造工程中の基板の熱変形解釈のためのシミュレーションモデルが示されている。積層型セラミックコンデンサの実装された部分は相違に図示されている。
【００５４】
積層型セラミックコンデンサの内蔵された基板から発生した応力分布の図６（ａ）を参照すると、積層型セラミックコンデンサが実装された部分の熱応力（ｓｔｒｅｓｓ）が高く示されている。また、積層型セラミックコンデンサを内蔵した基板から発生する熱変形分布の図６（ｂ）を参照すると、基板の中心部を中心として反る程度が示されている。
【００５５】
したがって、図６から分かるように、基板が温度により反って積層型セラミックコンデンサの実装された位置に応力が集中される。よって、積層型セラミックコンデンサに発生する応力を緩和させることやまたは、応力に耐える構造を製造することが重要な技術である。
【００５６】
よって、本発明のような積層型セラミックコンデンサをモールディングされた状態で基板に挿入すると、モールディングにより積層型セラミックコンデンサが保護されるので、上述したシミュレーションに示された問題点を克服することができる。
【００５７】
また、本発明のように、モールディングされた積層型セラミックコンデンサが挿入されると、モールディングの材質が基板コア（ｃｏｒｅ）と同一のエポキシであるので、剛性度（Ｓｔｉｆｆｎｅｓｓ）が類似してホールを加工しなかったような効果があるので、基板製造工程中で発生され得る反り現象を抑制することができる。
【００５８】
本発明は上記実施例に限定されないし、多くの変形が本発明の思想内で当分野の通常の知識を有する者によって可能である。
【００５９】
上記では、本発明の好ましい実施例を参照して説明したが、該当する技術分野の通常の知識を有する者であれば、下記の特許請求の範囲に記載されている本発明及びその均等物の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができるだろう。
【図面の簡単な説明】
【００６０】
【図１】従来技術による積層型セラミックコンデンサを内蔵した基板を示す図面である。
【図２】本発明の好ましい実施例による受動素子を内蔵した基板の製造工程図である。
【図３】本発明の好ましい実施例による上から見た受動素子を内蔵した基板の製造工程図である。
【図４】本発明の好ましい実施例による受動素子を予めモールディングする過程を示す製造工程図である。
【図５】本発明の好ましい実施例による基板の製造工程のうち、基板の熱変形解釈のためのシミュレーションモデルを示す図面である。
【図６】本発明の好ましい実施例による基板から発生する熱応力分布（ａ）及び熱変形分布（ｂ）を示す図面である。
【符号の説明】
【００６１】
２１０：絶縁体
２２０（１）、２２０（２）：銅箔
２３０：導電性物質
２４０：積層型セラミックキャパシタ
２５０：モールディング材料
２６０：ソルダレジスト
【図１】
2007116155.tif 000003
【図２】
2007116155.tif 000004
【図３】
2007116155.tif 000005
【図４】
2007116155.tif 000006
【図５】
2007116155.tif 000007
【図６】
2007116155.tif 000008