(57)【要約】【課題】  ゲート絶縁膜とゲート電極との間に金属粒子を備えた半導体装置において、ゲート電極の仕事関数の調整（閾値電圧の制御）と空乏化の抑制に加え、さらに金属粒子とこの周囲の膜との密着性を向上させた半導体装置を提供する。【解決手段】  ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ基板４において、単結晶シリコン層３にソース領域１０およびドレイン領域１１を備える。ソース領域１０とドレイン領域１１との間の単結晶シリコン層３の表面側はチャネル層３ａとして機能する。チャネル層３ａの上にはゲート絶縁膜５が形成される。ゲート絶縁膜５上には、窒化チタンからなる金属粒子６ａと多結晶シリコン膜７から構成されるゲート電極８が設けられる。ここで、金属粒子６ａと多結晶シリコン膜７との間にはチタンシリサイド反応層６ｂが形成され、金属粒子６ａとゲート絶縁膜５との間には反応層６ｃが形成される。【選択図】図１
2007207945.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面に設けられたチャネル領域と、
前記チャネル領域上に設けられた絶縁層と、
前記絶縁層上に設けられた半導体層と、
を備え、
前記半導体層は、この層内の下部領域に配置された複数個の金属粒子を含み、
前記金属粒子の表面には、前記半導体層と反応した第１反応層が設けられていることを特徴とした半導体装置。
【請求項２】
前記金属粒子の一部は、前記絶縁層と接して設けられ、前記金属粒子と絶縁層との界面近傍には、前記絶縁層と反応した第２反応層が設けられていることを特徴とした請求項１に記載の半導体装置。
【請求項３】
前記半導体層は、シリコンを含む膜からなり、前記第１反応層は、金属珪化物であることを特徴とした請求項１または２に記載の半導体装置。
【請求項４】
前記金属粒子は、金属窒化物からなり、前記金属窒化物を構成する金属原子の割合が窒素原子より多いことを特徴とした請求項３に記載の半導体装置。
【請求項５】
半導体基板の主表面に設けられたチャネル領域上に絶縁層を形成する第１の工程と、
前記絶縁層上に金属粒子を形成する第２の工程と、
前記絶縁層および金属粒子上に半導体層を形成する第３の工程と、
前記絶縁層および半導体層を加工して電極を形成する第４の工程と、
を備え、
前記第４の工程の前もしくは後の少なくとも一方に、熱処理によって前記金属粒子の表面に反応層を形成する第５の工程を備えることを特徴とした半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にゲート絶縁膜とゲート電極との間に粒子状の金属を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの高速化・低消費電力化のため、トランジスタのゲート電極におけるゲート長の縮小とゲート絶縁膜の薄膜化、そしてゲート絶縁膜の高誘電率化が進められている。さらに、トランジスタのゲート電極材料として不純物をドープした多結晶シリコン（ポリシリコン）を用いた従来の多結晶シリコンゲート電極の場合、ゲート絶縁膜を薄膜化してもゲート絶縁膜近傍の多結晶シリコン電極が空乏化することにより、実効的なゲート絶縁膜厚は薄膜化した効果が得られないため、ゲート電極材料として金属（メタル）を用いるメタルゲート電極の採用が検討されている（特許文献１参照）。
【特許文献１】特開平１１−２２４９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の方法では、メタルゲート電極がゲート絶縁膜に接して設けられるため、活性化アニールなどの熱処理後には、その部分においてメタルゲート電極の実効仕事関数はシリコン（Ｓｉ）のミッドギャップにシフトするので、メタルゲート電極の仕事関数シフト（閾値電圧シフト）を引き起こすことになる。このように、メタルゲート電極を用いる場合には、ゲート電極の空乏化問題を回避できるものの、ゲート電極の仕事関数の調整（閾値電圧の制御）が難しいという問題がある。
【０００４】
これらを解決する方法として、非特許文献１に示される方法が挙げられる。図６は非特許文献１に示される電界効果型トランジスタのゲート電極部分を示す拡大断面図である。
【０００５】
この電界効果型トランジスタにおいては、ゲート電極部はシリコン基板１０１上に設けられたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に設けられた窒化タンタル（ＴａＮ）からなる金属粒子（メタルドット）１０３および多結晶シリコン１０４から構成される多結晶シリコンゲート電極１０５から構成される。このように、ＴａＮからなるメタルドット１０３を多結晶シリコンゲート電極１０５とゲート絶縁膜１０２との界面に導入することにより、ゲート電極１０５の仕事関数の調整（閾値電圧の制御）と空乏化の抑制を行うことが有効であるが、さらなる高性能化が求められている。
【非特許文献１】イクステンデッド  アブストラクト  オブ  ザ  ２００４  インターナショナル  コンファレンス  オン  ソリッド  ステイト  デバイス  アンド  マテリアルズ（Extended Abstracts of the 2004 International Conference on Solid State Devices and Materials），２００４年９月１５日，ｐ．４８８−４８９  本発明は上記事情に鑑みなされたものであって、その目的とするところは、ゲート絶縁膜とゲート電極との間に金属粒子を備えた半導体装置において、ゲート電極の仕事関数の調整（閾値電圧の制御）と空乏化の抑制に加え、さらに金属粒子の密着性を向上させた半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る半導体装置は、半導体基板の主表面に設けられたチャネル領域と、チャネル領域上に設けられた絶縁層と、絶縁層上に設けられた半導体層と、を備え、半導体層は、この層内の下部領域に配置された複数個の金属粒子を含み、金属粒子の表面には、半導体層と反応した第１反応層が設けられていることを特徴とする。
【０００７】
このような構成とすることにより、金属粒子と半導体層との間の物理的な結合が、第１反応層における化学的な結合となっているため、金属粒子と半導体層との間の結合力が高まるので、金属粒子と半導体層との間の密着性が高まり、半導体装置の信頼性が向上する。また、この構成の半導体層では、金属粒子から第１反応層を介して半導体層にキャリア（電荷）が供給されるので、半導体層と絶縁層との界面近傍における空乏化を抑制することができる。さらに、従来のメタルゲート電極の場合に比べて、金属粒子と絶縁層との接触面積を小さくすることができるので、その分、金属粒子／絶縁層界面近傍で起こる実効仕事関数のシフトが発生しにくくなる。このため、従来のメタルゲート電極の場合に比べ、半導体層の仕事関数の調整（閾値電圧の制御）を行うことが容易になる。これらの結果、半導体層の仕事関数の調整（閾値電圧の制御）と空乏化の抑制に加え、さらに金属粒子の密着性を向上させた半導体装置を提供することができる。
【０００８】
また別の態様によると、金属粒子の一部は、絶縁層と接して設けられ、金属粒子と絶縁層との界面近傍には、絶縁層と反応した第２反応層が設けられていることを特徴とする。このような構成とすることにより、上記効果に加え、金属粒子と絶縁層との間の物理的な結合が、第２反応層における化学的な結合となっているため、金属粒子と絶縁層との間の結合力が高まるので、金属粒子と絶縁層との間の密着性が高まり、半導体装置の信頼性がさらに向上する。
【０００９】
上記構成において、半導体層は、シリコンを含む膜からなり、第１反応層は、金属珪化物であることが好ましい。このような構成により、半導体層−金属粒子間の電気的な接触が、金属粒子に含まれる金属原子と半導体層に含まれるシリコン原子との間での反応した第１反応層（金属珪化物）を介した接触になるので、半導体層−金属粒子間の電気抵抗が減少する。これにより、金属粒子から半導体層へのキャリア供給が容易になるので、絶縁膜近傍に金属粒子を設けたことによる、半導体層の空乏化抑制効果を増すことができる。
【００１０】
さらに、上記構成において、金属粒子は、金属窒化物からなり、金属窒化物を構成する金属原子の割合が窒素原子より多いことが望ましい。このようにすることで金属粒子の表面で過剰な金属原子と半導体層もしくは絶縁層に含まれるシリコン原子との間において従来よりも低い熱処理温度でシリサイド反応が起こり、金属珪化物を設けることができるようになる。これにより、金属粒子と半導体層もしくは金属粒子と絶縁層との密着性を向上させ、信頼性の向上した半導体装置を提供することができる。
【００１１】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板の主表面に設けられたチャネル領域上に絶縁層を形成する第１の工程と、絶縁層上に金属粒子を形成する第２の工程と、絶縁層および金属粒子上に半導体層を形成する第３の工程と、絶縁層および半導体層を加工して電極を形成する第４の工程と、を備え、第４の工程の前もしくは後の少なくとも一方に、熱処理によって金属粒子の表面に反応層を形成する第５の工程を備えることを特徴とする。
【００１２】
上記製造方法によれば、金属粒子と半導体層の熱処理による反応によって反応層を簡便に設けることができるので、追加の設備投資をする必要がなく、低コストで信頼性の向上した半導体装置を提供することができる。
【発明の効果】
【００１３】
本発明によれば、ゲート絶縁膜とゲート電極との間に金属粒子を備えた半導体装置において、ゲート電極の仕事関数の調整（閾値電圧の制御）と空乏化の抑制に加え、さらに金属粒子とこの周囲の膜との密着性が向上した半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１（Ａ）は、本発明の第１実施形態に係る電界効果型トランジスタを示した断面図である。図１（Ｂ）は、図１（Ａ）に示すトランジスタのゲート電極近傍の拡大断面図である。
【００１５】
電界効果型トランジスタ１００は、ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ（Silicon on Insulator）基板４において、単結晶シリコン層３にソース領域１０およびドレイン領域１１を備えている。また、ソース領域１０とドレイン領域１１との間の単結晶シリコン層３の表面側はチャネル層３ａとして機能する。単結晶シリコン層３（チャネル層３ａ）の上にはゲート絶縁膜５が形成されている。ゲート絶縁膜５上には、窒化チタン（ＴｉＮ）からなる金属粒子６ａおよび多結晶シリコン膜（ポリシリコン膜）７から構成される多結晶シリコンゲート電極８が設けられる。ここで、ＴｉＮからなる金属粒子６ａと多結晶シリコン膜７との間には、金属粒子中のチタン（Ｔｉ）原子と多結晶シリコン膜中のシリコン（Ｓｉ）原子との間でシリサイド反応が生じ、チタンシリサイド（ＴｉＳｉｘ）反応層６ｂが形成されている。さらにＴｉＮからなる金属粒子６ａは、ゲート絶縁膜５に接して設けられ、金属粒子６ａとゲート絶縁膜５との間には、金属粒子中のチタン（Ｔｉ）原子とゲート絶縁膜中のシリコン（Ｓｉ）原子や酸素（Ｏ）原子との間で反応が起こり、反応層６ｃが形成されている。なお、ゲート絶縁膜５は本発明の「絶縁層」、ＴｉＮからなる金属粒子６ａは本発明の「金属粒子」、チタンシリサイド反応層６ｂは本発明の「第１反応層」、反応層６ｃは本発明の「第２反応層」、及び多結晶シリコン膜７は本発明の「半導体層」の一例である。
【００１６】
図２および図３は、本発明の第１実施形態による電界効果型トランジスタの製造プロセスを説明するための断面図である。
【００１７】
（工程１：図２（Ａ）参照）ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ（Silicon on Insulator）基板４を用意する。なお、単結晶シリコン層３の層厚は１０〜２００ｎｍであり、埋め込み酸化膜２の膜厚は５０〜２００ｎｍである。
【００１８】
（工程２：図２（Ｂ）参照）ＳＯＩ基板４上に熱酸化法またはＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜となるシリコン酸化膜５を形成する。シリコン酸化膜５の膜厚は３ｎｍ程度である。次に、スパッタ法を用いて窒化チタン（ＴｉＮ）からなる金属粒子６ａを形成する。金属粒子の形成を促進するために、窒化チタンを堆積後に６００℃〜７００℃の温度で熱処理を加えてもよい。ここで、シリコン酸化膜５上に形成された金属粒子６ａは、シリコン酸化膜５と接して設けられている。金属粒子６ａでのＴｉＮ粒子の平均粒径はいずれも３ｎｍ程度である。また、金属粒子６ａにおける金属原子（Ｔｉ原子）の割合は、窒素原子（Ｎ原子）より多くなるように形成しておく。形成方法としては、例えば、反応性スパッタ法において、窒素ガスとアルゴンガスの混合ガスを用いてチタンターゲットをスパッタリングする際に、混合ガス雰囲気中の窒素ガスの分圧を１５％程度に調整することでチタン含有量の多いＴｉＮからなる金属粒子を形成することができる。このようにすることで、後述する熱処理によるシリサイド反応の際において、ＴｉＮからなる金属粒子６ａの表面で過剰なＴｉ原子と多結晶シリコン膜７との間でより好適にシリサイド反応が起こり、チタンシリサイド（金属珪化物）６ｂを形成することができるようになる。さらに金属粒子６ａの過剰なＴｉ原子とゲート絶縁膜５に含まれるシリコン原子や酸素原子との間でも反応が起こり、反応層６ｃを形成することができるようになる。一方、ＴｉＮからなる金属粒子６ａにおけるＴｉ原子の割合がＮ原子と同じもしくはＮ原子より少ない場合には、後述する工程４の熱処理温度では反応性が低く金属粒子の表面に金属珪化物（チタンシリサイド）６ｂや反応層６ｃを形成することができない。
【００１９】
なお、金属粒子６の形成にスパッタ法を用いたが、ＣＶＤ法などを用いて形成してもよい。
【００２０】
また、金属粒子６としてＴｉＮを用いているが、用いることができる金属粒子はこれに限られるものではなく、例えば、Ｗ，Ｓｉ，Ｔａ，Ｔｉ，Ｈｆ，Ａｌ，Ｐｔ，Ｚｒ，Ｍｏ，Ｖ，Ｎｂ，Ｃｒ，Ｍｎ，Ｔｃ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ等の金属、その窒素化合物、またはその珪素化合物、のうち少なくとも１つを含む材料を適宜選択して用いてもよい。
【００２１】
（工程３：図２（Ｃ）参照）引き続き、減圧ＣＶＤ法を用いて、例えば、６３０℃の温度においてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気で多結晶シリコン膜７を２００ｎｍ程度の厚みで形成する。これにより、膜中にＴｉＮからなる金属粒子６ａを含む多結晶シリコン膜７が形成される。
【００２２】
（工程４：図３（Ｄ）参照）次に、６００℃〜７００℃の温度（より好ましくは６３０℃の温度）において熱処理を施し、ＴｉＮからなる金属粒子６ａと多結晶シリコン膜７との間に、金属粒子中のＴｉ原子と多結晶シリコン膜中のシリコン（Ｓｉ）原子との間でシリサイド反応を生じさせ、チタンシリサイド（ＴｉＳｉｘ）反応層６ｂを形成する。なお、この際、図１（Ｂ）に示すように、ゲート絶縁膜５に接して設けられた金属粒子６ａとゲート絶縁膜５との間においても同様に、金属粒子中のＴｉ原子とゲート絶縁膜中のＳｉ原子やＯ原子との間で反応が生じ、反応層６ｃが形成される。
【００２３】
ここで、熱処理温度に関しては、ＴｉＮからなる金属粒子６ａにおけるＴｉ原子の割合がＮ原子と同じ場合には、１０００℃以上の温度での熱処理条件（例えば、ＲＴＡ（Rapid Thermal Annealing）法：１０５０℃、１秒、Ｎ２雰囲気）によってシリサイド反応を生じさせる必要があるが、Ｔｉ原子の割合がＮ原子より多い場合には、４００℃〜６５０℃以上の温度範囲（本発明では６３０℃）でシリサイド反応が生じるので、反応層を形成するための熱処理温度の低温化が可能となる。この結果、トランジスタにおける不純物プロファイルに影響を及ぼすことなく反応層を形成することができるので、信頼性の向上した半導体装置を再現よく安定して製造することができる。
【００２４】
さらに、ＴｉＮからなる金属粒子（Ｔｉリッチ）に替えて、例えば、金属単体（シリサイド反応温度：４００℃〜６５０℃以上）または金属の割合が多い金属珪化物（シリサイド反応温度：４００℃〜６５０℃以上）を用いても、同様に反応層を低温で形成することができるので、これらの材料を適宜選択して用いてもよい。
【００２５】
なお、膜中にＴｉＮからなる金属粒子６ａを含む多結晶シリコン膜７および金属粒子６ａの表面のチタンシリサイド反応層６ｂ，６ｃの形成としては、ゲート絶縁膜５を被覆するようにＴｉＮ薄膜を３ｎｍ程度の厚さで成膜し、さらにこのＴｉＮ薄膜上にアモルファスシリコン膜７ｂを成膜した後、熱処理を施し、アモルファスシリコン膜を多結晶化し多結晶シリコン膜７に変える方法で行ってもよい。この熱処理の際には、ＴｉＮ薄膜の膜厚が小さいことに起因してＴｉＮ薄膜が粒子状（ドット状）に凝集され、ＴｉＮからなる金属粒子６ａが形成される同時に、形成された金属粒子６ａと多結晶シリコン膜７との間でのシリサイド反応層６ｂおよび金属粒子６ａとゲート絶縁膜５との間での反応層６ｃが形成される。
【００２６】
（工程５：図３（Ｅ）参照）通常のフォトリソグラフィ技術とエッチング技術を用いて、多結晶シリコン膜７、金属粒子６ａ、チタンシリサイド反応層６ｂ、反応層６ｃ、及びシリコン酸化膜５の不要な部分を除去する。これにより、所望のパターンに加工された多結晶シリコンゲート電極８が形成される。
【００２７】
（工程６：図３（Ｆ）参照）ＣＶＤ法を用いてシリコン酸化膜からなる保護膜９を形成し、その後、イオン注入法を用いてソース・ドレイン形成用不純物をその領域に導入する。これにより、ソース領域１０およびドレイン領域１１を形成する。イオン注入条件は、例えば、燐（Ｐ）を３０ｋｅＶの加速エネルギーで、約４×１０１５ｃｍ−２の注入量とする。この際、多結晶シリコン膜７にも同様に不純物として燐（Ｐ）が導入される。
【００２８】
（工程８：図１参照）次に、ＲＴＡ法を用いて、ソース領域１０およびドレイン領域１１を熱処理（１０００℃、１０秒、Ｎ２雰囲気）して活性化する。なお、この工程に先立って、フッ酸などを用いて保護膜９を除去しておいてもよい。
【００２９】
以上の工程を経て、図１に示すように、本発明の第１実施形態に係る電界効果型トランジスタ１００が製造される。
【００３０】
第１実施形態では、上記のように、ゲート絶縁膜５と多結晶シリコンゲート電極８（多結晶シリコン膜７）の界面近傍に、粒子状のＴｉＮからなる金属粒子６ａを備えることにより、多結晶シリコン層７とゲート絶縁膜５との界面近傍における空乏化を、金属粒子６ａからシリサイド反応層６ｂを介したキャリア（電荷）の供給によって抑制することができる。また、従来のメタルゲート電極の場合に比べて、金属粒子６ａとゲート絶縁膜５との接触面積を小さくすることができるので、その分、金属粒子／絶縁層界面近傍で起こる実効仕事関数のシフトが発生しにくくなる。このため、従来のメタルゲート電極の場合に比べ、多結晶シリコンゲート電極８（多結晶シリコン膜７）の仕事関数の調整（閾値電圧の制御）を行うことが容易になる。
【００３１】
また、金属粒子６ａと多結晶シリコン層７との間の物理的な結合が、チタンシリサイド反応層６ｂにおける化学的な結合となっているため、金属粒子６ａと多結晶シリコン層７との間の結合力が高まるので、金属粒子６ａと多結晶シリコン層７との間の密着性が高まり、半導体装置１００の信頼性が向上する。さらに、金属粒子６ａとゲート絶縁膜５との間の物理的な結合が、反応層６ｃにおける化学的な結合となっているため、金属粒子６ａとゲート絶縁膜５との界面近傍においても金属粒子６ａとゲート絶縁膜５との間の結合力が高まるので、金属粒子６ａとゲート絶縁膜５との間の密着性が高まり、半導体装置１００の信頼性がさらに向上する。
【００３２】
さらに、金属粒子６ａと多結晶シリコン層７との電気的な接触が、金属粒子６ａに含まれるＴｉ原子と多結晶シリコン層７に含まれるＳｉ原子との間での反応した金属珪化物であるチタンシリサイド反応層６ｂを介した接触となるので、多結晶シリコン膜−金属粒子間の電気抵抗が減少する。これにより、金属粒子６ａから多結晶シリコン層７へのキャリア供給が容易になるので、ゲート絶縁膜５近傍に金属粒子６ａを設けたことによる、多結晶シリコン層７の空乏化抑制効果を増すことができる。
【００３３】
第１実施形態の製造方法によれば、金属粒子６ａと多結晶シリコン層７の熱処理による反応によってチタンシリサイド反応層を簡便に設けることができるので、追加の設備投資をする必要がなく、低コストで信頼性の向上した半導体装置を提供することができる。
【００３４】
以上の結果、ゲート絶縁膜５上に設けられた多結晶シリコン膜７の空乏化を抑制しながら、多結晶シリコンゲート電極８の仕事関数の調整（閾値電圧の制御）を行うことが可能な半導体装置において、金属粒子６ａとこの周囲の膜との密着性を改善し、信頼性の優れた半導体装置１００およびその製造方法を提供することができる。
【００３５】
さらに、第１実施形態では、工程５もしくはその後の熱処理による不純物の拡散によって、ゲート絶縁膜５と接する部分の多結晶シリコン膜７近傍に不純物を容易に導入することができるので、不純物による空乏化の抑制効果に加え、不純物による多結晶シリコンゲート電極８の仕事関数の調整が可能となる。
（第２実施形態）
図４（Ａ）は、本発明の第２実施形態に係る電界効果型トランジスタを示した断面図である。図４（Ｂ）は、図４（Ａ）に示すトランジスタのゲート電極近傍の拡大断面図である。第１実施形態と異なる箇所は、多結晶シリコンゲート電極８（８ａ）が、ゲート絶縁膜５上に設けられた多結晶シリコン膜７ａと、多結晶シリコン膜７ａ上に設けられた粒子状のＴｉＮからなる金属粒子６ａおよび多結晶シリコン膜７ｂから構成されており、この金属粒子６ａと多結晶シリコン膜７ａとの間には、金属粒子中のＴｉ原子と多結晶シリコン膜７ａ中のＳｉ原子との間でシリサイド反応が生じ、チタンシリサイド反応層６ｄが形成されていることである。それ以外については、第１実施形態と同様である。
【００３６】
また製造プロセスも、工程２〜４における金属粒子６および多結晶シリコン膜７の形成方法が異なるのみで、その他の工程は第１実施形態と同様である。具体的な金属粒子および多結晶シリコン膜の形成方法は、以下の通りである。
【００３７】
シリコン酸化膜５上に減圧ＣＶＤ法を用いてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気で多結晶シリコン膜７ａを膜厚３ｎｍ程度で均一に薄膜形成する。その後、スパッタ法を用いてＴｉＮからなる金属粒子６ａ（ＴｉＮ粒子の平均粒径は３ｎｍ程度）を形成する。引き続き、減圧ＣＶＤ法を用いてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気で多結晶シリコン膜７ｂを１５０ｎｍ程度の厚みで形成する。これにより、後の工程で多結晶シリコンゲート電極８ａとなる積層膜が形成される。
【００３８】
第２実施形態の電界効果型トランジスタ１００Ａでは、ＴｉＮからなる金属粒子６ａとゲート絶縁膜５との間には多結晶シリコン膜７ａが介在し、金属粒子６ａはゲート絶縁膜５と直接接していないので、絶縁膜上におけるＴｉＮの実効仕事関数の影響を受けず、特に、シリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）等のゲート絶縁膜を用いた場合には、多結晶シリコンゲート電極８ａの実効仕事関数シフト（閾値電圧シフト）は生じない。このため、多結晶シリコンゲート電極８ａの実効仕事関数の調整（閾値電圧の制御）を容易に行うことができる。さらに、金属粒子６ａの下部において多結晶シリコン膜７ａの空乏化を抑制する効果が得られるため、従来のようにゲート絶縁膜と接する金属粒子で構成される場合に比べ、ゲート電極の閾値電圧シフトを抑制することができる。
【００３９】
また、金属粒子６ａとこの周囲の多結晶シリコン層７ａ，７ｂとの間の結合力がチタンシリサイド反応層６ｂ，６ｄの介在によって高まるので、金属粒子６ａと多結晶シリコン層７ａ，７ｂとの間の密着性が高まり、半導体装置１００Ａの信頼性が向上する。
【００４０】
さらに、金属粒子６ａと多結晶シリコン層７ａ，７ｂとの電気的な接触が金属珪化物であるチタンシリサイド反応層６ｂ，６ｄを介した接触となるので、多結晶シリコン膜−金属粒子間の電気抵抗が減少する。これにより、金属粒子６ａから多結晶シリコン層７へのキャリア供給が容易になるので、ゲート絶縁膜５近傍に金属粒子６ａを設けたことによる、多結晶シリコン層７ａの空乏化抑制効果を増すことができる。
【００４１】
以上の結果、ゲート絶縁膜５上に設けられた多結晶シリコン膜７ａの空乏化を抑制しながら、多結晶シリコンゲート電極８ａの実効仕事関数の調整（閾値電圧の制御）を行うことが可能な半導体装置において、金属粒子６ａとこの周囲の膜との密着性を改善し、信頼性の優れた半導体装置１００Ａを提供することができる。
【００４２】
また、第２実施形態では、金属粒子６ａを、多結晶シリコン膜７ａ上に成膜しているので、平面的に一様に配置されていることになる。このため、多結晶シリコン膜の空乏化の抑制効果が均一化されるとともに、多結晶シリコンゲート電極８ａの実効仕事関数の調整（閾値電圧の制御）を容易に行うことができるので、性能バラツキの小さい半導体装置を提供することができる。
【００４３】
図５は、本発明の電界効果型トランジスタにおける金属粒子６ａの配置をゲート電極側（上側）から見た場合の模式図である。各実施形態では、ゲート絶縁膜５（多結晶シリコン膜７ａ）上に規則正しく配列している金属粒子６ａの配置図（Ａ）を示したが、より現実的には、金属粒子の配置と密度は不均一であるので、例えば、金属粒子がランダムに配置している配置図（Ｂ）であってもよいし、部分的には互いにつながって一体化している金属粒子６ａ１や大小様々な金属粒子６ａ２，６ａ３，６ａ４をランダムに配置している配置図（Ｃ）であってもよい。また、金属粒子の形状は、必ずしも球状である必要はなく、楕円形状、棒状、多面体などの形状をしていてもよい。
【００４４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４５】
上記実施形態では、反応層形成のための熱処理（工程４）を、工程３の後に追加的に行ったが、工程３における多結晶シリコン膜７の成膜時に加わる熱処理を兼ねて行ってもよい。この場合、工程を追加することなく反応層を形成できるので、半導体装置を低コストで製造することが可能となる。
【００４６】
また、反応層形成のための熱処理（工程４）を、工程５における多結晶シリコンゲート電極８を形成した後に行ってもよいし、あるいは工程８における活性化処理の熱処理を兼ねて行ってもよい。
【００４７】
例えば、上記実施形態では、ＳＯＩ基板を用いて電界効果型トランジスタを形成したが、本発明はこれに限らず、一般的に用いられる単結晶シリコン基板（ポリッシュド基板、エピタキシャル基板、など）に形成することも可能である。
【図面の簡単な説明】
【００４８】
【図１】（Ａ）は本発明の第１実施形態に係る電界効果型トランジスタの断面図であり、（Ｂ）はゲート電極近傍の拡大断面図である。
【図２】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図３】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図４】（Ａ）は本発明の第２実施形態に係る電界効果型トランジスタの断面図であり、（Ｂ）はゲート電極近傍の拡大断面図である。
【図５】本発明の電界効果型トランジスタにおける金属粒子の配置をゲート電極側から見た場合の模式図である。
【図６】従来構造の電界効果型トランジスタの断面図である。
【符号の説明】
【００４９】
１  ｐ型シリコン基板
２  埋め込み酸化膜
３  単結晶シリコン層
３ａ  チャネル層
４  ＳＯＩ基板
５  ゲート絶縁膜（シリコン酸化膜）
６ａ  ＴｉＮからなる金属粒子
７  多結晶シリコン膜
８  多結晶シリコンゲート電極
１０  ソース領域
１１  ドレイン領域
【図１】
2007207945.tif 000003
【図２】
2007207945.tif 000004
【図３】
2007207945.tif 000005
【図４】
2007207945.tif 000006
【図５】
2007207945.tif 000007
【図６】
2007207945.tif 000008