(57)【要約】【課題】  補助容量線の時定数を下げ、補助容量線の時定数が高いことが原因となる画素電極の電位変動を防止し、表示画像の品質向上を図る。【解決手段】  液晶表示装置１において、基板２と、基板２に交差する向きに設置された複数の走査線Ｇ及び複数の信号線Ｓと、走査線Ｇと信号線Ｓとの各交差点近傍に設けられた複数の画素電極６と、個々の画素電極６に接続された複数の補助容量７と、補助容量７に接続された補助容量線８と、基板２に設けられ、走査線Ｇに接続された走査線駆動回路９と、基板２に設けられ、走査線駆動回路９に接続された走査線駆動回路電源信号線１４と、基板２に設けられ、一端が電圧供給部に接続されて他端が走査線駆動回路電源信号線１４と補助容量線８とに接続された共有配線１６とを備える。【選択図】    図１
2007010900.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に交差する向きに設置された複数の走査線及び複数の信号線と、
前記走査線と前記信号線との各交差点近傍に設けられた複数の画素電極と、
個々の前記画素電極に接続された複数の補助容量と、
前記補助容量に接続された補助容量線と、
前記基板に設けられ、前記走査線に接続された走査線駆動回路と、
前記基板に設けられ、前記走査線駆動回路に接続された走査線駆動回路電源信号線と、
前記基板に設けられ、一端が電圧供給部に接続されて他端が前記走査線駆動回路電源信号線と前記補助容量線とに接続された共有配線と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記走査線駆動回路電源信号線と前記補助容量線との一方を前記共有配線から分離する分離部と、分離された前記走査線駆動回路電源信号線又は前記補助容量線を他の電圧供給用配線に接続する接続部とを有することを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、アクティブマトリクス駆動方式の液晶表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータや携帯テレビなどの表示装置として、薄型化、軽量化及び低消費電力化を図ることができる液晶表示装置が普及している。
【０００３】
液晶表示装置のなかでも、複数の走査線と複数の信号線とを直交させて設置し、走査線と信号線との各交点付近に画素トランジスタである画素ＴＦＴ（Thin Film Transistor）を配置したアクティブマトリクス駆動方式の液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００４】
従来のアクティブマトリクス駆動方式の液晶表示装置では、基板に信号線や走査線が設置され、この基板とは異なる他の基板に走査線や信号線に対して各種の信号を供給する駆動回路（走査線駆動回路、信号線駆動回路）を設けているため、液晶表示装置全体を小型化することが困難であった。
【０００５】
そこで、走査線や信号線を設置する基板に駆動回路を一体に設けるアクティブマトリクス駆動方式の液晶表示装置の開発が進められている（例えば、特許文献１参照）。
【０００６】
アクティブマトリクス駆動方式の液晶表示装置では、ＴＦＴとしてアモルファスシリコンＴＦＴを用いたものと多結晶シリコンＴＦＴを用いたものとがある。
【０００７】
アモルファスシリコンＴＦＴを用いたアクティブマトリクス駆動方式の液晶表示装置では、基板における辺に沿った位置に走査線駆動回路を設け、信号線に対してはＴＣＰ（Tape Carrier Package）から映像信号を入力している。このため、信号線とＴＣＰとを接続するための接続配線が必要であり、画素の高精細化に伴って接続配線数が多くなり、これらの接続配線間に十分なピッチを確保することが困難である。
【０００８】
一方、多結晶シリコンＴＦＴを用いたアクティブマトリクス駆動方式の液晶表示装置では、基板における辺に沿った位置に走査線駆動回路に加えて信号線駆動回路を設けている。このため、基板の外部に設ける外部接続部品を減らして低コスト化を図ることができ、かつ、外部接続部品との間の接続配線を減らすことができるという利点を備えている。
【０００９】
また、外部接続部品（例えば、信号線駆動用ＩＣ）の数をさらに削減してコスト低減を行なう手段としては、信号線駆動用ＩＣの出力電圧の各々を信号線駆動回路内に設けられたｎ個のアナログスイッチに接続し、１水平走査期間内にｎ回の書き込み時間を設けるものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００４−３０９９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、基板における辺に沿った位置に走査線駆動回路や信号線駆動回路を設けた場合、基板における辺にはそれらの走査線駆動回路や信号線駆動回路に接続される配線、さらには、補助容量に接続される配線（補助容量線）を設置する必要がある。
【００１１】
このため、限られた設置スペース内に各種の配線（例えば、走査線駆動回路電源信号線や補助容量線）を設置するためには、各配線の配線幅を狭くしなければならない。各配線の配線幅を狭くすることにより、各配線の抵抗値が高くなり、各配線の時定数が上がることになる。
【００１２】
上述した特許文献１に記載されているように、１水平走査期間内の書き込み回数ｎを増やした場合には、１回ごとの書き込み時間が短くなる。画素電極に電位が供給されると、カップリングによって補助容量の電位が変動し、やがて補助容量の電位は補助容量線の時定数に比例した時間に応じて既存値に戻るが、書き込み時間が短くなると書き込み時間内に補助容量の電位が既存値に戻りきらず変動を受けたままとなる。これにより、画素電極の電位が変動を受け、表示される画像の品質が低下する。
【００１３】
本発明は、このような点に鑑みてなされたものであり、その目的とするところは、補助容量線の時定数を下げ、補助容量線の時定数が高いことが原因となる画素電極の電位変動を防止し、表示画像の品質向上を図ることである。
【課題を解決するための手段】
【００１４】
本発明の実施の形態に係る特徴は、液晶表示装置において、基板と、前記基板に交差する向きに設置された複数の走査線及び複数の信号線と、前記走査線と前記信号線との各交差点近傍に設けられた複数の画素電極と、個々の前記画素電極に接続された複数の補助容量と、前記補助容量に接続された補助容量線と、前記基板に設けられ、前記走査線に接続された走査線駆動回路と、前記基板に設けられ、前記走査線駆動回路に接続された走査線駆動回路電源信号線と、前記基板に設けられ、一端が電圧供給部に接続されて他端が前記走査線駆動回路電源信号線と前記補助容量線とに接続された共有配線と、を備えることである。
【００１５】
本発明では、走査線駆動回路電源信号線及び補助容量線と電圧供給部との間が共有配線により接続されており、この共有配線は、走査線駆動回路電源信号線と補助容量線とを個別に設ける場合よりも配線幅を広くすることができる。
【発明の効果】
【００１６】
本発明によれば、共有配線が配置されている領域においては、補助容量線に補助容量信号を供給する配線として機能する共有配線の配線幅を広くすることができ、これにより、補助容量配線と共有配線とを含む補助容量信号が供給される配線の抵抗値を下げることができ、及び、補助容量線の時定数を下げることができ、補助容量線の時定数が高いことが原因となる画素電極の電位変動を防止し、表示画像の品質向上を図ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の一実施の形態を図面を参照して説明する。本実施の形態では、ＸＧＡ（１０２４×ＲＧＢ×７６８）規格であって、駆動用ＩＣから取出した各１本の出力ラインを３個のアナログスイッチで分岐してそれぞれ３本の信号線に接続した“信号線３選択駆動方式”の液晶表示装置を想定している。
【００１８】
この液晶表示装置１は、図１に示すように、基板であるアレイ基板２と、アレイ基板２に対し所定間隔をもって対向配置された図示しない対向基板と、アレイ基板２と対向基板との間に保持された液晶層３と、外部駆動回路４とを備えている。アレイ基板２と対向基板とは、その周辺部を図示しないシール部材により貼り合わされている。
【００１９】
アレイ基板２には、図１に示すように、複数の走査線Ｇ１〜Ｇ７６８（以下、必要に応じて走査線Ｇと表わす）と、複数の信号線Ｓ１〜Ｓ３０７２（以下、必要に応じて信号線Ｓと表わす）とが互いに直交する向きに配置されている。走査線Ｇと信号線Ｓとの各交差点の近傍には、画素トランジスタである画素ＴＦＴ（Thin Film Transistor）５と、画素電極６と、補助容量７とが設けられている。さらに、アレイ基板２には、走査線Ｓと平行に複数の補助容量線８が配置され、補助容量７は補助容量線８と画素電極６との間に設けられ、補助容量線８を介して電圧（補助容量信号）が供給されることにより画素電極６に印加された電圧を保持する。補助容量７としては、例えば、コンデンサを用いることができる。
【００２０】
画素ＴＦＴ５は、例えば多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴにより形成され、ゲート端子５ａと、ソース端子５ｂと、ドレイン端子５ｃとを有している。ゲート端子５ａは走査線Ｇに接続され、ソース端子５ｂは信号線Ｓに接続され、ドレイン端子５ｃは画素電極６に接続されている。画素ＴＦＴ５は、走査線Ｇに信号が供給されることによりゲート端子５ａがオンになり、ゲート端子５ａがオンになることによりソース端子５ｂとドレイン端子５ｃとが導通され、この導通により信号線Ｓに供給される信号がソース端子５ｂからドレイン端子５ｃを経て画素電極６に印加される。
【００２１】
アレイ基板２には、対向する２辺（右辺、左辺）に沿って走査線駆動回路９が設けられている。さらに、アレイ基板２には、他の１辺（下辺）に沿って信号線駆動回路１０が設けられている。
【００２２】
走査線駆動回路９は、走査線Ｇに電圧（走査信号）を供給する回路であり、走査線Ｇが接続されている。
【００２３】
信号線駆動回路１０は、信号線Ｓに電圧（表示データ信号）を供給する回路であり、信号線Ｓが接続されている。この信号線駆動回路１０には、外部駆動回路４に設けられた複数の駆動用ＩＣ１１が接続されている。
【００２４】
外部駆動回路４からは、駆動用ＩＣ１１を介して信号線駆動回路１０と走査線駆動回路９とに各種の信号が供給される。外部駆動回路４から供給される信号としては、補助容量信号、デジタル表示データ信号、信号線駆動回路制御信号、信号線駆動回路電源信号、走査線駆動回路制御信号、走査線駆動回路電源信号等である。デジタル表示データ信号は、駆動用ＩＣ１１によってアナログ表示データ信号に変換される。
【００２５】
信号線駆動回路１０には、図２及び図３に示すように、アナログスイッチ１２を６個ずつブロック化した複数の基本ブロック１３が設けられている。図３は、図２に示した左端の基本ブロック１３の構造を示している。各基本ブロック１３に対して駆動用ＩＣ１１の出力端子（ｏｕｔ１、ｏｕｔ２、ｏｕｔ３、…、…）が２本ずつ接続され、各出力端子はそれぞれ隣り合って位置する３つのアナログスイッチ１２のソース端子に接続されている。各アナログスイッチ１２のドレイン端子は各信号線Ｓに接続されている。
【００２６】
各アナログスイッチ１２のゲート端子には、３本のアナログスイッチ制御用信号線（ＡＳＷ１、２、３）のいずれかが接続されている。３本のアナログスイッチ制御用信号線（ＡＳＷ１、２、３）とアナログスイッチ１２との接続関係は、以下のように定められている。第１のアナログスイッチ制御用信号線（ＡＳＷ１）が、信号線Ｓ１、Ｓ４、Ｓ７、…、…、Ｓ３０７０に接続されたアナログスイッチ１２に接続されている。第２のアナログスイッチ制御用信号線（ＡＳＷ２）が、信号線Ｓ２、Ｓ５、Ｓ８、…、…、Ｓ３０７１に接続されたアナログスイッチ１２に接続されている。第３のアナログスイッチ制御用信号線（ＡＳＷ３）が、信号線Ｓ３、Ｓ６、Ｓ９、…、…、Ｓ３０７２に接続されたアナログスイッチ１２に接続されている。アナログスイッチ制御用信号線（ＡＳＷ１、２、３）がＬｏｗ電位となったときにアナログスイッチ１２のゲート端子がオンになり、信号線Ｓにアナログ表示データ信号が印加される。
【００２７】
アレイ基板２における走査線駆動回路９が設けられている辺には、走査線駆動回路電源信号線１４と、走査線Ｇと平行に配置された複数の補助容量線８の端部が接続された接続配線８ａとが設けられている。
【００２８】
アレイ基板２における信号線駆動回路１０が設けられている辺には、外部駆動回路４に設けられている制御信号生成回路１５内の電圧供給部に接続された共有配線１６が、図４に示すように配置されている。共有配線１６の他端側には、接続配線８ａと走査線駆動回路電源信号線１４とが接続されている。これにより、走査線駆動回路電源信号線１４及び接続配線８ａと電圧供給部との間が共有配線１６により接続される。走査線駆動回路電源信号線１４と接続配線８ａを介した補助容量線８とには同じ電圧値の信号が供給されるため、共有配線１６に走査線駆動回路電源信号線１４と接続配線８ａとを接続することは何ら問題とならない。
【００２９】
共有配線１６は、本来、走査線駆動回路電源信号線１４と接続配線８ａとの２本の配線を設置するスペースを用いて設置されており、同じスペース内に走査線駆動回路電源信号線１４と接続配線８ａとを別個に形成する場合に比べて、配線幅が広く形成されている。そして、補助容量信号が供給される接続配線８ａの一部として機能する共有配線１６の配線幅を広くすることにより、補助容量信号が供給される配線（共有配線１６、接続配線８ａ、補助容量線８）の抵抗値を下げることができ、及び、補助容量線８の時定数を下げることができる。このため、画像表示時において、補助容量線８の時定数が高いことが原因となる画素電極６の電位変動を防止することができ、表示画像の品質向上を図ることができる。
【００３０】
共有配線１６に対して接続配線８ａと走査線駆動回路電源信号線１４とが接続された部分には、走査線駆動回路電源信号線１４を共有配線１６から分離する分離部１７が形成されている。さらに、分離された走査線駆動回路電源信号線１４を他の電圧供給用配線１８に接続する接続部である接続配線１９が設けられている。
【００３１】
分離部１７は、レーザーを用いてカットすることにより共有配線１６から走査線駆動回路電源信号線１４を分離できる位置及び電離できる形状に形成されている。分離部１７をレーザーを用いてカットすることにより、接続配線８ａは制御信号生成回路１５中の電圧供給部に接続された状態を維持されるが、走査線駆動回路電源信号線１４は電圧供給部から切り離された状態となる。
【００３２】
分離された走査線駆動回路電源信号線１４が接続される他の電圧供給用配線１８は、アレイ基板２における信号線駆動回路１０が設置されている辺に沿って設置されている配線の一つであり、例えば、走査線駆動回路電源信号線１４や補助容量線８に対して供給される電圧値と同じ電圧値の信号が供給される配線である。他の電圧供給用配線１８と走査線駆動回路電源信号線１４とを接続する接続配線１９は、アレイ基板２に辺に沿って配置された複数の配線に対して直交する向きに配置され、一端が接続端子部１９ａによって他の電圧供給用配線１８に接続され、他端は走査線駆動回路電源信号線１４との間に絶縁膜を有する絶縁端子部１９ｂとされている。絶縁端子部１９ｂの絶縁膜をレーザーを用いて破壊するとともに接続配線１９と走査線駆動回路電源信号線１４とをつなぎ合わせることにより、走査線駆動回路電源信号線１４と他の電圧供給用配線１８とが接続配線１９を介して接続され、電圧供給部から走査線駆動回路電源信号線１４へ電圧を供給することができる。
【００３３】
信号線３選択駆動方式を採用した本実施の形態の液晶表示装置がＨ／Ｖ反転駆動され、及び、１水平走査期間内に３回の書き込みが行われる場合のｎフレーム目とｎ＋１フレーム目の画素極性は、図５に示すようになる。
【００３４】
２画素毎の黒白パターン背景に黒ウィンドーを表示させた場合において、画素極性と画素電位とその合計電位とを表したモデルは図６に示すようになる。(1)はウィンドーがない領域、(2)はウィンドーがある領域を示している。(1)の領域と(2)の領域とにおける合計の画素電位を比較すると、(1)の領域の画素電位は極性のマイナス側により振られ、また、カップリングにより補助容量線８の電位もよりマイナス側に振られる。そして、このマイナス側に振られた補助容量線８の電位が既存値に戻るまえに書き込み時間が過ぎると、ウインドーがない(1)の領域とウインドーがある(2)の領域の横のラインすべての画素電位に差が生じ、クロストークと呼ばれる表示不良が発生する。１度振られた補助容量線８の電位が既存の値に戻る時間は、補助容量線８の時定数に比例する。補助容量線８の時定数は、補助容量信号が供給される配線（共有配線１６、接続配線８ａ、補助容量線８）の抵抗値に対し、この抵抗値が下がると時定数も下がるという関係にある。
【００３５】
そこで、配線幅の広い共有配線１６を補助容量信号が供給される配線の一部として用いることにより、補助容量信号が供給される配線の抵抗値を下げることができ、及び、補助容量線８の時定数を下げることができる。これにより、補助容量線８の時定数が高いことが原因となる画素電極６の電位変動を防止することができ、表示画像の品質向上を図ることができる。
【００３６】
一方、共有配線１６を用いた場合には、液晶表示装置１のある画素において表示不良が発生した場合に、その表示不良の原因が、補助容量信号側にあるのか、走査線駆動回路電源信号側にあるのか、特定することが不可能になる。表示不良の原因が補助容量信号側にあるときは、補助容量線８と画素電極６のショートまたはリークが考えられ、表示不良の原因が走査線駆動回路電源信号側にあるときは、画素ＴＦＴ５の特性不良が考えられる。
【００３７】
そこで、液晶表示装置１のある画素において表示不良が発生した場合には、表示不良の原因解析のため、レーザーを用いて分離部１７をカットし、及び、絶縁端子部１９ｂにおいて絶縁膜をレーザーを用いて破壊するとともに、接続配線１９と走査線駆動回路電源信号線１４とをレーザーを用いてつなぎ合わせる。これにより、補助容量信号と走査線駆動回路電源信号とが異なる配線を通して供給されることになり、表示不良の原因が補助容量信号側にあるのか走査線駆動回路電源信号側にあるのかを解析することが可能となる。
【００３８】
表示不良の原因解析は、以下の手順により行う。まず、表示不良が発生した液晶表示装置１において、上述したように、レーザーを用いて分離部１７を分離し、さらに、レーザーを用いて絶縁端子部１９ｂの絶縁を破壊して接続配線１９と走査線駆動回路電源信号線１４とをつなぎ合わせる。
【００３９】
このレーザーを用いた処理を行った後、走査線駆動回路電源信号線１４に対する走査線駆動回路電源信号の供給と、補助容量線８に対する補助容量信号の供給とを行う。走査線駆動回路電源信号と補助容量信号とは、共有部分のない独立した配線を通って供給される。そして、独立した配線を通って走査線駆動回路信号と補助容量信号とが供給された場合にも、液晶表示装置１における表示は、レーザーを用いた処理を行う前と同じように不良な状態となる。
【００４０】
つぎに、走査線駆動回路電源信号線１４に供給する走査線駆動回路電源信号の電圧値を変化させずに、補助容量線８に供給する補助容量信号の電圧値を変化させる第１の解析作業をおこなう。さらに、補助容量線８に供給する補助容量信号の電圧値を変化させずに走査線駆動回路電源信号線１４に供給する走査線駆動回路電源信号の電圧値を変化させる第２の解析作業とを行う。
【００４１】
第１解析作業時に、表示されている画像（不良画像）がさらに不良となった場合は、表示不良の原因は補助容量信号側にあること、即ち、補助容量線８と画素電極６のショートまたはリークが考えられる。
【００４２】
一方、第２解析作業時に、表示されている画像（不良画像）がさらに不良となった場合は、表示不良の原因は走査線駆動回路電源信号側にあること、即ち、画素ＴＦＴ５の特性不良が考えられる。
【００４３】
このようにして、第１解析作業と第２解析作業とを行うことにより、不良画像の原因が補助容量信号側にあるのか走査線駆動回路電源信号側にあるのかを確認することができる。そして、確認した結果をアレイ基板２の製造工程にフィードバックすることにより、不良が生じないアレイ基板２の製造に寄与することができる。
【００４４】
なお、分離部１７と接続部である接続配線１９とに関し、本実施の形態では、共有配線１６に対して走査線駆動回路電源信号線１４を分離する分離部１７と、分離された走査線駆動回路電源信号線１４を他の電圧供給用配線１８に接続する接続部である接続配線１９とを例に挙げて説明している。しかし、これとは逆に、共有配線１６に対して接続配線８ａを分離する分離部と、分離された接続配線８ａを他の電圧供給用配線１８に接続する接続部とを設けてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施の形態に係る液晶表示装置の概略構成を示す平面図である。
【図２】図１に示す液晶表示装置における外部駆動回路の駆動用ＩＣと信号線駆動回路の基本ブロックとの接続構造を示すブロック図である。
【図３】基本ブロックの構成を示す回路図である。
【図４】共有配線と走査線駆動回路電源信号線と接続配線との配線構造を示す平面図である。
【図５】フレーム毎の画素極性を示す説明図である。
【図６】２画素毎の黒白パターン背景に黒ウィンドーを表示させた場合における画素極性と画素電位とその合計電位とを表す説明図である。
【符号の説明】
【００４６】
１      液晶表示装置
２      基板
６      画素電極
７      補助容量
８      補助容量線
９      走査線駆動回路
１４      走査線駆動回路電源信号線
１６      共有配線
１７      分離部
１８      他の電圧供給用配線
１９      接続部
Ｇ      走査線
Ｓ      信号線
【図１】
2007010900.tif 000003
【図２】
2007010900.tif 000004
【図３】
2007010900.tif 000005
【図４】
2007010900.tif 000006
【図５】
2007010900.tif 000007
【図６】
2007010900.tif 000008