(57)【要約】【課題】瞬間的に消費電流が大きくなるようなダイナミック負荷に対する電流供給能力を向上させると共に、消費電流の変動幅が小さい定常負荷に対して効率的かつ安定な給電を行う。【解決手段】このスイッチング電源回路は、アモルファス磁性体のコアを有する第１のトランスと、フェライト磁性体のコアを有する第２のトランスと、第１の駆動信号に従って第１のトランスの１次側巻線に電流を流す第１のスイッチング素子と、第２の駆動信号に従って第２のトランスの１次側巻線に電流を流す第２のスイッチング素子と、第１及び第２のトランスの２次側巻線に発生する電圧に基づいて第１及び第２の出力電圧をそれぞれ生成する第１及び第２の出力回路と、第１及び第２の駆動信号をそれぞれ独立して生成する第１及び第２の制御回路とを具備する。【選択図】図１
2007288951.tif 000002
【特許請求の範囲】
【請求項１】
アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加される第１のトランスと、
フェライト磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、前記入力電圧が１次側巻線の一端に印加される第２のトランスと、
前記第１のトランスの１次側巻線の他端に接続され、パルス状の第１の駆動信号に従って前記第１のトランスの１次側巻線に電流を流す第１のスイッチング素子と、
前記第２のトランスの１次側巻線の他端に接続され、パルス状の第２の駆動信号に従って前記第２のトランスの１次側巻線に電流を流す第２のスイッチング素子と、
前記第１のトランスの２次側巻線に発生する電圧に基づいて第１の出力電圧を生成する第１の出力回路と、
前記第２のトランスの２次側巻線に発生する電圧に基づいて第２の出力電圧を生成する第２の出力回路と、
前記第１及び第２の駆動信号をそれぞれ独立して生成する第１及び第２の制御回路と、
を具備するスイッチング電源回路。
【請求項２】
前記第１の制御回路が、前記第１のトランスの１次側巻線に流れる電流又は前記第１の出力電圧に基づいて前記第１の駆動信号を生成し、
前記第２の制御回路が、前記第２のトランスの１次側巻線に流れる電流又は前記第２の出力電圧に基づいて前記第２の駆動信号を生成する、
請求項１記載のスイッチング電源回路。
【請求項３】
前記第１のトランスの１次側巻線に流れる電流を検出する１次側電流検出回路と、
前記第１の出力電圧を検出する２次側電圧検出回路と、
をさらに具備し、前記第１の制御回路が、前記１次側電流検出回路の検出結果及び前記２次側電圧検出回路の検出結果に基づいて前記第１の駆動信号を生成すると共に、前記２次側電圧検出回路の検出結果に基づいて前記第１の駆動信号におけるパルス幅の上限を設定する、請求項２記載のスイッチング電源回路。
【請求項４】
前記第１の制御回路が、
前記２次側電圧検出回路の検出結果に基づいて、上限が設定された検出電圧を生成する検出電圧生成回路と、
前記１次側電流検出回路によって生成される検出電圧と前記検出電圧生成回路によって生成される検出電圧とを比較して比較結果を表す信号を生成する比較器と、
クロック信号を生成するクロック信号生成回路と、
前記クロック信号生成回路によって生成されるクロック信号に同期して出力信号をセットし、前記比較器によって生成される信号に同期して出力信号をリセットすることにより、前記第１の駆動信号におけるパルス幅を設定するパルス幅設定回路と、
を含む、請求項３記載のスイッチング電源回路。
【請求項５】
アモルファス磁性体を含むコア及び該コアに回巻された巻線を有し、入力電圧が巻線の一端に印加される第１のチョークコイルと、
フェライト磁性体を含むコア及び該コアに回巻された巻線を有し、前記入力電圧が巻線の一端に印加される第２のチョークコイルと、
前記第１のチョークコイルの巻線の他端に接続され、パルス状の第１の駆動信号に従って前記第１のチョークコイルの巻線に電流を流す第１のスイッチング素子と、
前記第２のチョークコイルの巻線の他端に接続され、パルス状の第２の駆動信号に従って前記第２のチョークコイルの巻線に電流を流す第２のスイッチング素子と、
前記第１のチョークコイルと前記第１のスイッチング素子との接続点に発生する電圧に基づいて第１の出力電圧を生成する第１の出力回路と、
前記第２のチョークコイルと前記第２のスイッチング素子との接続点に発生する電圧に基づいて第２の出力電圧を生成する第２の出力回路と、
前記第１及び第２の駆動信号をそれぞれ独立して生成する第１及び第２の制御回路と、
を具備するスイッチング電源回路。
【請求項６】
前記第１の制御回路が、前記第１のトランスの１次側巻線に流れる電流又は前記第１の出力電圧に基づいて前記第１の駆動信号を生成し、
前記第２の制御回路が、前記第２のトランスの１次側巻線に流れる電流又は前記第２の出力電圧に基づいて前記第２の駆動信号を生成する、
請求項５記載のスイッチング電源回路。
【請求項７】
前記第１のスイッチング素子の電流を検出するスイッチング電流検出回路と、
前記第１の出力電圧を検出する出力電圧検出回路と、
をさらに具備し、前記第１の制御回路が、前記スイッチング電流検出回路の検出結果及び前記出力電圧検出回路の検出結果に基づいて前記第１の駆動信号を生成すると共に、前記出力電圧検出回路の検出結果に基づいて前記第１の駆動信号におけるパルス幅の上限を設定する、請求項６記載のスイッチング電源回路。
【請求項８】
前記第１の制御回路が、
前記出力電圧検出回路の検出結果に基づいて、上限が設定された検出電圧を生成する検出電圧生成回路と、
前記スイッチング電流検出回路によって生成される検出電圧と前記検出電圧生成回路によって生成される検出電圧とを比較して比較結果を表す信号を生成する比較器と、
クロック信号を生成するクロック信号生成回路と、
前記クロック信号生成回路によって生成されるクロック信号に同期して出力信号をセットし、前記比較器によって生成される信号に同期して出力信号をリセットすることにより、前記第１の駆動信号におけるパルス幅を設定するパルス幅設定回路と、
を含む、請求項７記載のスイッチング電源回路。
【請求項９】
アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線、第１の２次側巻線及び第２の２次側巻線を有し、入力電圧が１次側巻線の一端に印加されるトランスと、
前記トランスの１次側巻線の他端に接続され、パルス状の駆動信号に従って前記トランスの１次側巻線に電流を流すスイッチング素子と、
前記トランスの第１の２次側巻線に発生する電圧に基づいて第１の出力電圧を生成する出力回路と、
フェライトの磁性体を含むコア及び該コアに回巻された巻線を有するチョークコイルを有し、前記トランスの第２の２次側巻線から前記チョークコイルの巻線に流れる電流をオン／オフ制御することによって第２の出力電圧を生成するチョッパ回路と、
前記駆動信号を生成する制御回路と、
を具備するスイッチング電源回路。
【請求項１０】
前記トランスの１次側巻線に流れる電流を検出する１次側電流検出回路と、
前記第１の出力電圧を検出する２次側電圧検出回路と、
をさらに具備し、前記制御回路が、前記１次側電流検出回路の検出結果及び前記２次側電圧検出回路の検出結果に基づいて前記駆動信号を生成すると共に、前記２次側電圧検出回路の検出結果に基づいて前記駆動信号におけるパルス幅の上限を設定する、請求項９記載のスイッチング電源回路。
【請求項１１】
アモルファス磁性体を含むコア及び該コアに回巻された巻線を有し、入力電圧が巻線の一端に印加されるチョークコイルと、
前記チョークコイルの巻線の他端に接続され、パルス状の第１の駆動信号に従って前記チョークコイルの巻線に電流を流す第１のスイッチング素子と、
前記チョークコイルと前記第１のスイッチング素子との接続点に発生する第１の電圧に基づいて第２の電圧を生成する電圧生成回路と、
アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、前記電圧生成回路によって生成される第２の電圧が１次側巻線の一端に印加される第１のトランスと、
フェライトの磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、前記電圧生成回路によって生成される第２の電圧が１次側巻線の一端に印加される第２のトランスと、
前記第１のトランスの１次側巻線の他端に接続され、パルス状の第２の駆動信号に従って前記第１のトランスの１次側巻線に電流を流す第２のスイッチング素子と、
前記第２のトランスの１次側巻線の他端に接続され、パルス状の第３の駆動信号に従って前記第２のトランスの１次側巻線に電流を流す第３のスイッチング素子と、
前記第１のトランスの２次側巻線に発生する電圧に基づいて第１の出力電圧を生成する第１の出力回路と、
前記第２のトランスの２次側巻線に発生する電圧に基づいて第２の出力電圧を生成する第２の出力回路と、
前記第１及び第２の駆動信号をそれぞれ独立して生成する第１及び第２の制御回路と、
を具備するスイッチング電源回路。
【請求項１２】
前記第１のトランスの１次側巻線に流れる電流を検出する１次側電流検出回路と、
前記第１の出力電圧を検出する２次側電圧検出回路と、
をさらに具備し、前記第１の制御回路が、前記１次側電流検出回路の検出結果及び前記２次側電圧検出回路の検出結果に基づいて前記第２の駆動信号を生成すると共に、前記２次側電圧検出回路の検出結果に基づいて前記第２の駆動信号におけるパルス幅の上限を設定する、請求項１１記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、インパクトプリンタ等の電子機器において用いられるスイッチング電源回路に関し、特に、複数系統の出力を有するスイッチング電源回路に関する。
【背景技術】
【０００２】
近年においては、電子機器の小型軽量化に伴い、小型軽量で効率良く電力を取り出すことのできるスイッチング電源が広く使用されている。特に、インパクトプリンタ等の電子機器においては、複数系統の出力を有するスイッチング電源が使用されることが多い。
【０００３】
例えば、インパクトプリンタの内部には、印字ヘッドを電磁的に駆動するプランジャの他に、パーソナルコンピュータ等との間のデータの送受信やプランジャの駆動を制御するための制御回路が組み込まれている。一般的に、プランジャのソレノイドは、２４Ｖ〜４２Ｖ程度の電圧で動作するが、制御回路は、３．３Ｖ〜５Ｖ程度の電圧で動作する。このような事情により、インパクトプリンタにおいては、複数の異なる出力電圧を取り出すことのできるスイッチング電源が使用されている。
【０００４】
インパクトプリンタのプランジャのような負荷は、ミリ秒単位や秒単位の時間において、無負荷状態から、電源回路の定格出力電流の２〜３倍の電流を消費する状態まで、ダイナミックに変動する。また、プランジャのような負荷は、瞬時的に電源回路の定格出力電流の１０倍程度の電流を消費する場合もある。一方、制御回路のような負荷は、長時間に亘って消費電流の変動幅が小さく、比較的安定している。本願においては、消費電流の変動幅が電源回路の定格出力電流の約５０％以内に収まるような安定な負荷を定常負荷と呼び、消費電流の変動幅がそれよりも大きい負荷をダイナミック負荷と呼ぶ。
【０００５】
従来から、スイッチング電源回路においては、入力電圧を昇圧又は降圧するトランスのコアとして、フェライトの磁性体が多く用いられている。また、複数系統の出力を有するスイッチング電源回路においては、１次側回路を共通とし、複数の負荷に対応して複数の２次側回路を設ける場合が多い。
【０００６】
しかしながら、このような構成で、ダイナミック負荷に対して電力を供給する出力と、定常負荷に対して電力を供給する出力とを設けた場合には、複数系統の出力間におけるクロスレギュレーションの問題が発生する。例えば、ダイナミック負荷に瞬時的に定格電流の１０倍程度の電流が流れた場合に、フェライトの磁性体を用いたトランスのコアが飽和状態に達し、その結果、定常負荷に対する出力電圧も大幅に変動してしまう。出力電圧の安定化を図るために３端子レギュレータを用いることも考えられるが、３端子レギュレータの入力側の電圧変動範囲を大きく設定しなければならない。
【０００７】
関連する技術として、下記の特許文献１には、主トランスの１次側と絶縁して多くの出力を取り出すことのできる電源装置が開示されている。この電源装置においては、主トランスの２次巻線に、補助トランスを経由して電力を出力する出力回路が新たに接続される。特許文献１には、主トランスに設けることのできる２次巻線の数に構造上の制約があっても、主トランスの２次巻線に別の補助トランスを接続することにより、多くの出力回路を容易に且つ安価に付加できると記載されている。しかしながら、特許文献１には、ダイナミック負荷によって生じる問題を解決することに関しては記載されていない。
【特許文献１】特開２００１−３３３５７７（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、上記の点に鑑み、本発明は、インパクトプリンタのプランジャのように瞬間的に消費電流が大きくなるようなダイナミック負荷に対する電流供給能力を向上させると共に、制御回路のように消費電流の変動幅が小さい定常負荷に対して効率的かつ安定な給電を行うスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の１つの観点に係るスイッチング電源回路は、アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加される第１のトランスと、フェライト磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加される第２のトランスと、第１のトランスの１次側巻線の他端に接続され、パルス状の第１の駆動信号に従って第１のトランスの１次側巻線に電流を流す第１のスイッチング素子と、第２のトランスの１次側巻線の他端に接続され、パルス状の第２の駆動信号に従って第２のトランスの１次側巻線に電流を流す第２のスイッチング素子と、第１のトランスの２次側巻線に発生する電圧に基づいて第１の出力電圧を生成する第１の出力回路と、第２のトランスの２次側巻線に発生する電圧に基づいて第２の出力電圧を生成する第２の出力回路と、第１及び第２の駆動信号をそれぞれ独立して生成する第１及び第２の制御回路とを具備する。
【発明の効果】
【００１０】
本発明によれば、アモルファス磁性体を含むコアを有するトランス又はチョークコイルを用いて飽和特性を改善すると共に、複数系統の出力間におけるクロスレギュレーションを改善することにより、ダイナミック負荷に対する電流供給能力を向上させ、一方、定常負荷に対して効率的かつ安定な給電を行うことができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
【００１２】
図１は、本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、交流電源電圧の入力端子１及び２に接続された整流平滑回路１０と、出力端子３及び出力端子４に接続された第１の電圧変換回路１１と、出力端子５及び出力端子６に接続された第２の電圧変換回路１２とを有する。
【００１３】
整流平滑回路１０は、例えば、ダイオードブリッジとコンデンサとを含んでおり、入力端子１と入力端子２との間に印加される交流電圧をダイオードブリッジによって全波整流し、コンデンサによって平滑する。
【００１４】
第１の電圧変換回路１１は、１次側の交流電圧を昇圧又は降圧して２次側に出力するトランス２０と、トランスの１次側巻線２１に直列に接続され、パルス状の駆動信号に従ってトランスの１次側巻線２１に電流を流すスイッチング素子３０と、トランスの１次側巻線２１に流れる電流を検出する１次側電流検出回路４０とを有している。
【００１５】
さらに、第１の電圧変換回路１１は、トランスの２次側巻線２２に発生する電圧を半波整流するダイオード５１と、整流された電圧を平滑するコンデンサ５２と、コンデンサ５２の両端における平滑された電圧を検出する２次側電圧検出回路６０と、１次側電流検出回路４０の検出結果及び２次側電圧検出回路６０の検出結果に基づいて駆動信号を生成すると共に、トランスの１次側巻線２１に電流を流す期間に制限を設ける制御回路７０とを有している。２次側電圧検出回路６０から制御回路７０への帰還信号経路の一部には、フォトカプラ等の光信号伝送素子が用いられる。
【００１６】
トランス２０は、磁性体のコア２４と、コア２４に回巻された１次側巻線２１、２次側巻線２２、及び、補助巻線２３とを有している。１次側巻線２１の巻数をＮ１とし、２次側巻線２２の巻数をＮ２とすると、損失がないとした場合に、１次側と２次側との間の昇圧比は、Ｎ２／Ｎ１となる。また、補助巻線２３は、制御回路７０に電源電圧を供給するために使用される。なお、トランス２０に付されたドットの記号は、巻線の極性を示している。
【００１７】
第２の電圧変換回路１２は、１次側の交流電圧を昇圧又は降圧して２次側に出力するトランス９０と、トランスの１次側巻線９１に直列に接続され、パルス状の駆動信号に従ってトランスの１次側巻線９１に電流を流すスイッチング素子１００と、トランスの１次側巻線９１に流れる電流を検出する１次側電流検出回路１１０と、トランスの２次側巻線９２に発生する電圧を半波整流するダイオード５３と、整流された電圧を平滑するコンデンサ５４と、コンデンサ５４の両端における平滑された電圧を検出する２次側電圧検出回路１１５と、１次側電流検出回路１１０の検出結果及び２次側電圧検出回路１１５の検出結果に基づいて駆動信号を生成する制御回路１２０とを有している。
【００１８】
トランス９０は、磁性体のコア９４と、コア９４に回巻された１次側巻線９１、２次側巻線９２、及び、補助巻線９３とを有している。１次側巻線９１の巻数をＮ３とし、２次側巻線９２の巻数をＮ４とすると、損失がないとした場合に、１次側と２次側との間の昇圧比は、Ｎ４／Ｎ３となる。補助巻線９３は、制御回路１２０に電源電圧を供給するために使用される。なお、トランス９０に付されたドットの記号は、巻線の極性を示している。
【００１９】
一般に、スイッチング電源において、トランスの１次側から２次側への電力伝達方式としては、スイッチング素子がオンした時に１次側から２次側に電力を伝達するフォワード方式と、スイッチング素子がオフした時に１次側から２次側に電力を伝達するフライバック方式とがある。本発明は、そのどちらにも適用できるが、本実施形態においては、フライバック方式を採用している。
【００２０】
図１に示すようなフライバック方式のスイッチング電源においては、トランスの１次側巻線２１と２次側巻線２２とが逆極性の関係となっており、スイッチング素子３０がオンしている間は、トランス２０の１次側電流は増加するが、トランス２０の２次側においてはダイオードで逆バイアスされているので２次側電流は流れない。トランス２０は、スイッチング素子３０がオンしている時に、コア２４にエネルギーを蓄える。
【００２１】
次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、トランス２０の電圧極性が反転して、トランス２０の２次側において電流が流れる。トランス２０の２次側電流は、トランスの２次側巻線２２に直列接続されたダイオード５１を介してコンデンサ５２に充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。以上、第１の電圧変換回路１１について説明したが、第２の電圧変換回路１２についても同様である。
【００２２】
第１の電圧変換回路１１は、ミリ秒単位又は秒単位の限られた時間において、無負荷状態から定格出力電流の２〜３倍の電流を消費する状態まで、又は、場合によっては定格出力電流の１０倍の電流を消費する状態までダイナミックに変動するダイナミック負荷に対して第１の出力電圧を供給する。一方、第２の電圧変換回路１２は、消費電流の変動幅が定格出力電流の約５０％以内に収まる安定的な定常負荷に対して第２の出力電圧を供給する。ここで、定格出力電流とは、それぞれの電圧変換回路においてスイッチング素子として用いられるＭＯＳＦＥＴ等が安定して定常動作を行うことができる出力電流の大きさを表しており、スイッチング電源回路のＡＣ入力電圧やＭＯＳＦＥＴの規格等に基づいて予め定められる。
【００２３】
本実施形態においては、スイッチング電源回路の負荷装置がインパクトプリンタであるものとする。第１の電圧変換回路１１は、インパクトプリンタの印字ヘッドを駆動するプランジャのソレノイドに対して電力を供給する。一方、第２の電圧変換回路１２は、パーソナルコンピュータ等との間のデータの送受信やプランジャの駆動を制御するための制御回路に対して電力を供給する。
【００２４】
そこで、第１の電圧変換回路１１におけるトランスのコア２４、及び、第２の電圧変換回路１２におけるトランスのコア９４のために、負荷に応じて適切な材料が選択される。ダイナミック負荷に対して電力を供給する第１の電圧変換回路１１におけるトランスのコア２４としては、アモルファス磁性体が用いられ、好ましくは、高い飽和磁束密度を有するアモルファス金属の磁性体が用いられる。具体的な材料としては、例えば、鉄（Ｆｅ）とコバルト（Ｃｏ）を含むアモルファス合金Ｆｅ−Ｃｏ（６０〜８０ｗｔ％）を用いることができる。コアのタイプとしては、粉末材料を焼結することにより成型したバルクタイプや、リボン状のコアを積層したラミネートタイプを用いることができる。
【００２５】
一方、定常負荷に対して電力を供給する第２の電圧変換回路１２におけるトランスのコア９４としては、フェライトの磁性体が用いられる。フェライトの磁性体は、低損失で効率が良いという特徴があるので、従来から、トランスのコア材料として一般的に用いられている。
【００２６】
アモルファス金属の磁性体は、フェライトよりも飽和磁束密度が高く、Ｅ型形状のコア成型を行う際にも成型が容易であり、温度による磁気特性の変化が小さく、ヒステリシス損失や渦電流損失が小さくて高周波特性が良いという特徴を有している。また、アモルファス金属の磁性体をトランスのコアとして使用することにより、コアが磁気的に飽和し難く、発熱量も小さいので、フェライトを用いる場合の２倍以上の電力を供給できると共に、コアにギャップを形成する必要がないので、ギャップからの磁束の漏洩が問題とならなくなる。
【００２７】
ただし、アモルファス金属の磁性体を用いる場合には、フェライトを用いる場合と比較して、巻数当りのインダクタンス（「ＡＬ値」ともいう）が小さくなるので、巻数をある程度増やしても巻線のインダクタンスが小さくなり、巻線に流れる電流が増加する。また、アモルファス金属の磁性体は飽和し難いので、巻線に流れるピーク電流を大きくすることができる。しかしながら、ピーク電流が大きくなると、スイッチング素子が破壊され易くなるという問題がある。そこで、本実施形態においては、回路的な工夫をすることによって、スイッチング素子を保護している。
【００２８】
図２は、図１に示す第１の電圧変換回路における制御回路等の構成を詳しく示す図である。本実施形態においては、図１に示すスイッチング素子３０として、ＮチャネルＭＯＳＦＥＴ３１が用いられる。ＭＯＳＦＥＴ３１は、トランスの１次巻線２１に接続されたドレインと、整流平滑回路１０に接続されたソースと、ゲートドライバ７９から駆動信号が印加されるゲートとを有している。
【００２９】
トランスの１次側巻線２１とＭＯＳＦＥＴ３１のドレイン・ソース経路とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ３１は、ゲートに印加されるパルス状の駆動信号に従って、トランスの１次側巻線２１に電流を流す。
【００３０】
通常は、トランスの１次側巻線２１に流れる電流を検出するために、１次側巻線２１と直列に抵抗を挿入し、この抵抗の両端電圧を測定することが行われているが、その場合には、抵抗によって電力損失が発生してしまう。そこで、本実施形態においては、１次側電流検出回路４０がＭＯＳＦＥＴ３１のドレイン・ソース間電圧に基づいて１次側電流を検出するようにしている。
【００３１】
１次側電流検出回路４０は、ＰＮＰバイポーラトランジスタ４１と、トランジスタ４１のエミッタに電流を供給する電流源４２とを含んでいる。トランジスタ４１は、ＭＯＳＦＥＴ３１のドレインから電位が印加されるベースを有し、エミッタフォロア動作を行うことにより、エミッタから検出電圧を出力する。なお、図２においては、トランジスタ４１のベースが、ＭＯＳＦＥＴ３１のドレインに直接接続されているが、抵抗やトランジスタを介してＭＯＳＦＥＴ３１のドレインに間接的に接続されるようにしても良い。
【００３２】
ＭＯＳＦＥＴ３１がオン状態になると、ＭＯＳＦＥＴ３１のドレイン・ソース間のオン抵抗は、素子の特性及びゲート・ソース間電圧によって定まる値となる。ただし、ＭＯＳＦＥＴ３１の負荷となるトランスの１次側巻線２１はインダクタンス成分を含んでいるので、ドレイン電流はゼロから徐々に増加することになる。このドレイン電流とＭＯＳＦＥＴ３１のオン抵抗との積が、ＭＯＳＦＥＴ３１のドレイン・ソース間電圧となる。そこで、ＭＯＳＦＥＴ３１のドレイン・ソース間電圧を測定すれば、トランスの１次側巻線２１に流れる電流の大きさに比例した検出電圧を得ることができる。
【００３３】
制御回路７０は、検出電圧生成回路７１と、比較器７２と、クロック信号生成回路７３と、ＡＮＤ回路７４と、比較器７５と、ブランキングパルス生成回路７６と、ＡＮＤ回路７７と、パルス幅設定回路７８と、ゲートドライバ７９とを含んでいる。
【００３４】
図１に示す２次側電圧検出回路６０の検出結果は、フォトカプラ等の光信号伝送素子を用いることにより、光信号として検出電圧生成回路７１に伝送される。これにより、トランス２０の１次側と２次側との間でアイソレーションを保ちながら、２次側電圧検出回路６０の検出結果を１次側の検出電圧生成回路７１に伝送することができる。検出電圧生成回路７１は、２次側電圧検出回路６０の検出結果に基づいて検出電圧を生成する。
【００３５】
図３は、図１に示す第１の電圧変換回路における２次側電圧検出回路と検出電圧生成回路の構成例を示す回路図である。この例において、２次側電圧検出回路６０は、コンデンサ５２の両端子間に接続された抵抗６１と発光ダイオード６２とシャントレギュレータ６３との直列接続回路と、コンデンサ５２の両端子間に発生する電圧を分圧するための抵抗６４及び６５とを有している。抵抗６４及び６５によって分圧された電圧は、シャントレギュレータ６３の制御端子に印加される。これにより、２次側電圧が所定の電圧を超えると発光ダイオード６２に電流が流れるようになっており、発光ダイオード６２が電流の大きさに応じた強度で発光して光信号を生成する。
【００３６】
検出電圧生成回路７１は、トランスの補助巻線２３に発生する電圧を整流するダイオード８１と、ダイオード８１によって整流された電圧を平滑するコンデンサ８２と、コンデンサ８２によって平滑された電圧がコレクタに印加されるフォトトランジスタ８３と、抵抗８４〜８６と、オペアンプ８７と、リミッタ用のダイオード８８とを有している。
【００３７】
フォトトランジスタ８３は、発光ダイオード６２によって生成された光信号を受けて、その強度に応じた電流をエミッタから出力する。フォトトランジスタ８３のエミッタから出力された電流は、抵抗８４を介してオペアンプ８７の反転入力端子に入力される。
【００３８】
また、オペアンプ８７の反転入力端子には抵抗８５及び８６が接続されて負帰還ループが構成され、非反転入力端子には制御電圧ＶＣが印加されており、これらに基づいて、フォトトランジスタ８３の出力電流に応じた検出電圧が生成される。２次側の負荷が軽い状態においては、２次側の電圧が上昇するので検出電圧が下降し、２次側の負荷が重い状態においては、２次側の電圧が下降するので検出電圧が上昇する。
【００３９】
さらに、オペアンプ８７の出力端子と反転入力端子との間には、リミッタ用のダイオード８８が接続されている。このリミッタ用のダイオード８８によって、オペアンプ８７から出力される検出電圧に上限が設定される。図３においては１つのダイオードを示しているが、複数のダイオードを直列接続するようにしても良い。ダイオードの数によって、検出電圧の上限を変更することができる。
【００４０】
再び図２を参照すると、比較器７２は、シュミットトリガ特性を有し、検出電圧生成回路７１によって生成される検出電圧と参照電圧ＶＲＥＦとを比較して２次側の負荷の状態を判定し、判定結果として軽負荷状態か否かを表す負荷状態信号を出力する。クロック信号生成回路７３は、クロック信号を生成する。ＡＮＤ回路７４は、負荷状態信号とクロック信号との論理積を求める。
【００４１】
軽負荷状態においては、検出電圧が下降するので負荷状態信号がローレベルとなり、ＡＮＤ回路７４の出力信号もローレベルに固定されるので、パルス幅設定回路７８がパルスを発生しない。一方、２次側の出力電圧が低下すると、検出電圧が上昇するので、負荷状態信号がハイレベルとなり、クロック信号生成回路７３によって生成されたクロック信号がＡＮＤ回路７４からパルス幅設定回路７８に供給されるので、パルス幅設定回路７８がクロック信号に同期して複数のパルスを発生する。このようにして、制御回路７０は、２次側が軽負荷状態にあると判定したときに、駆動信号におけるパルスの数を低減させて、スイッチング素子３０を間欠動作させることができる。
【００４２】
比較器７５は、１次側電流検出回路４０から出力される検出電圧と、２次側の出力電圧の検出結果に基づいて検出電圧生成回路７１によって生成される検出電圧とを比較して、比較結果を表す比較信号を生成する。また、ブランキングパルス生成回路７６は、トランスの１次側電流が小さい内にＭＯＳＦＥＴ３１がオフ状態となる誤動作を防止するために、クロック信号に同期した所定の期間においてのみハイレベルとなるブランキングパルス信号を生成する。ブランキングパルス信号がハイレベルとなる期間において、比較器７５によって生成された比較信号がＡＮＤ回路７７から出力される。
【００４３】
パルス幅設定回路７８は、例えば、セット端子Ｓとリセット端子Ｒと出力端子Ｑとを有するＲＳフリップフロップによって構成される。パルス幅設定回路７８は、負荷状態信号がハイレベルであるときに、クロック信号生成回路７３によって生成されるクロック信号に同期して出力信号をセットすると共に、ブランキングパルス信号がハイレベルであるときに、比較器７５によって生成される比較信号に同期して出力信号をリセットすることにより、駆動信号におけるパルス幅を設定する。ゲートドライバ７９は、パルス幅設定回路７８から出力される駆動信号に基づいて、ＭＯＳＦＥＴ３１のゲートを駆動する。
【００４４】
次に、図２に示す制御回路の動作について、図４及び図５を参照しながら説明する。図４は、図２に示す第１の電圧変換回路における制御回路の過負荷状態における動作を説明するための波形図である。
図４の（ａ）は、クロック信号生成回路７３によって生成されるクロック信号ＶＣＫを示している。クロック信号に含まれているパルスの周期はＴであり、パルス幅（ハイレベルの期間）はＴＨである。ここでは、クロック信号のデューティ（ＴＨ／Ｔ）が５０％となっている。
【００４５】
本実施形態においては、トランスのコア２４にアモルファス金属の磁性体を用いているので、フェライトを用いた場合と比較して、巻数が同じ場合には１次側巻線のインピーダンスが小さくなっている。そのために、図４の（ｂ）に示すように、フェライトを用いた場合と比較して、トランスの１次側巻線２１に流れる電流、即ち、ＭＯＳＦＥＴ３１のドレイン電流ＩＤの値が大きくなり、発熱によってＭＯＳＦＥＴ３１が破壊されるおそれがある。一方、巻線のインピーダンスを大きくするためには、巻数を増やさなければならず、トランスが大型化してしまう。そこで、本実施形態においては、以下のような手法によって、この問題を解決した。
【００４６】
トランスの１次側電流が増加すれば、コア２４にエネルギーが蓄積されるスピードが速くなる。さらに、ダイナミック負荷において瞬間的に消費電流が大きくなった場合には、ドレイン電流ＩＤを流す期間を増加させることによって対応することができる。その際に、ドレイン電流ＩＤを流す期間に上限を設けておけば、ＭＯＳＦＥＴ３１の温度が異常に上昇する前に消費電力が元に戻るので、ＭＯＳＦＥＴ３１が破壊されるおそれはない。そのような動作を行うために、制御回路７０は、図４の（ｂ）に示すＡ点においてＭＯＳＦＥＴ３１をオフ状態とするように、駆動信号におけるパルス幅の上限を設定している。
【００４７】
制御回路７０の動作を詳しく説明すると、クロック信号生成回路７３によって生成されるクロック信号ＶＣＫの立ち上がりエッジに同期してパルス幅設定回路７８の出力信号がセットされ、ゲート電圧ＶＧ（図４の（ｅ））がハイレベルとなる。これにより、比較器７５から出力される比較信号ＶＣＯＭＰ（図４の（ｄ））が、ハイレベルからローレベルに移行する。
【００４８】
ここで、比較器７５から出力される比較信号ＶＣＯＭＰは、１次側電流検出回路４０から出力される第１の検出電圧と、２次側電圧検出回路６０の検出結果に基づいて検出電圧生成回路７１によって生成される第２の検出電圧とを比較して得られるものである。過負荷状態においては、ＭＯＳＦＥＴ３１のドレイン電流ＩＤが増加して第１の検出電圧が増加すると共に、トランスの２次側における出力電圧が低下して第２の検出電圧も増加するが、第２の検出電圧には検出電圧生成回路７１において上限が設けられている。従って、第２の検出電圧が上限に達したときに、第１の検出電圧がその上限を超えると、比較器７５から出力される比較信号ＶＣＯＭＰがハイレベルとなる。
【００４９】
１次側電流検出回路４０は、ＭＯＳＦＥＴ３１のドレイン電圧ＶＤに基づいて検出電圧を生成するので、上記の動作をドレイン電圧ＶＤ（図４の（ｃ））に基づいて説明する。ゲート電圧ＶＧがハイレベルになると、ドレイン電流ＩＤが流れ始めるが、ドレイン電圧ＶＤは一旦低下するので、比較器７５から出力される比較信号ＶＣＯＭＰがハイレベルからローレベルに移行する。その後、ドレイン電流ＩＤが次第に増加し、ドレイン電圧ＶＤも次第に上昇する。図４の（ｃ）に示すＢ点において、ドレイン電圧ＶＤが、２次側電圧検出回路６０の検出結果に基づいて定まるしきい電圧ＶＴＨ（この場合には、第２の検出電圧の上限に対応する）を越えると、比較器７５から出力される比較信号ＶＣＯＭＰがハイレベルとなる。その結果、パルス幅設定回路７８の出力信号がリセットされ、ＭＯＳＦＥＴ３１のゲート電圧ＶＧがローレベルとなり、図４の（ｂ）に示すＡ点においてドレイン電流ＩＤが停止する。
【００５０】
このようにして、制御回路７０は、一定の周期でＭＯＳＦＥＴ３１をオンさせると共に、比較信号ＶＣＯＭＰの立ち上がりエッジに同期してＭＯＳＦＥＴ３１をオフさせる。図４の（ｅ）において、ＭＯＳＦＥＴ３１がオンする期間はＴＯＮで表され、ＭＯＳＦＥＴ３１がオフする期間はＴＯＦＦで表される。
【００５１】
図５は、図２に示す制御回路の通常状態における動作を説明するための波形図である。図５の（ａ）は、クロック信号生成回路７３によって生成されるクロック信号ＶＣＫを示している。また、図５の（ｂ）は、ＭＯＳＦＥＴ３１のドレイン電流ＩＤを示しており、図５の（ｃ）は、ＭＯＳＦＥＴ３１のドレイン電圧ＶＤを示している。
【００５２】
通常状態においては、過負荷状態と比較して２次側の負荷が軽いので、２次側の出力電圧が上昇し、２次側電圧検出回路６０の検出結果に基づいて検出電圧生成回路７１によって生成される第２の検出電圧が低くなっている。従って、図５の（ｃ）に示すように、２次側電圧検出回路６０の検出結果に基づいて定まるしきい電圧ＶＴＨも低くなっている。その結果、ドレイン電流ＩＤが流れ始めてからドレイン電圧ＶＤがしきい電圧ＶＴＨを越えるまでの期間も短くなる。図５の（ｃ）に示すＤ点において、ドレイン電圧ＶＤがしきい電圧ＶＴＨを越えると、比較器７５から出力される比較信号ＶＣＯＭＰ（図５の（ｄ））がハイレベルとなる。その結果、パルス幅設定回路７８の出力信号がリセットされ、ＭＯＳＦＥＴ３１のゲート電圧ＶＧ（図５の（ｅ））がローレベルとなり、図５の（ｂ）に示すＣ点においてドレイン電流ＩＤが停止する。このように、通常状態においては、ＭＯＳＦＥＴ３１にドレイン電流ＩＤを流す期間が縮小される。
【００５３】
さらに、軽負荷状態となった場合には、制御回路７０の比較器７２が、検出電圧生成回路７１によって生成される検出電圧に基づいて、２次側が軽負荷状態であると判定し、比較信号をローレベルとする。その結果、ＡＮＤ回路７４の出力信号もローレベルとなり、パルス幅設定回路７８にクロック信号が供給されなくなって、駆動信号におけるパルスの数が減少する。
【００５４】
本実施形態においては、図２に示すように、比較器７５が出力する比較信号とブランキングパルス生成回路７６が生成するブランキングパルス信号との論理積をＡＮＤ回路７７によって求めるようにしたが、ブランキングパルス生成回路７６が生成するブランキングパルス信号によって１次側電流検出回路４０の動作をオン／オフするようにしても良い。その場合には、ＡＮＤ回路７７を省略することができる。
【００５５】
図６は、図１に示す第２の電圧変換回路における制御回路等の構成を示す図である。第２の電圧変換回路１２においても、第１の電圧変換回路１１と同様に、スイッチング素子１００としてＮチャネルＭＯＳＦＥＴ１０１が用いられる。ＭＯＳＦＥＴ１０１は、トランスの１次巻線９１に接続されたドレインと、整流平滑回路１０に接続されたソースと、ゲートドライバ７９から駆動信号が印加されるゲートとを有している。
【００５６】
トランスの１次側巻線９１とＭＯＳＦＥＴ１０１のドレイン・ソース経路とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ１０１は、ゲートに印加されるパルス状の駆動信号に従って、トランスの１次側巻線９１に電流を流す。
【００５７】
制御回路１２０は、クロック信号を生成するクロック信号生成回路７３と、図１に示す２次側電圧検出回路１１５の検出結果に基づいて検出電圧を生成する検出電圧生成回路１２１と、１次側電流検出回路１１０から出力される検出電圧と検出電圧生成回路１２１から出力される検出電圧とを比較することにより比較信号を生成する比較器７５と、ブランキングパルスを生成するブランキングパルス生成回路７６と、比較信号とブランキングパルスとの論理積を求めるＡＮＤ回路７７と、ＡＮＤ回路７７の出力信号に基づいて駆動信号におけるパルス幅を設定するパルス幅設定回路７８と、パルス幅設定回路７８から出力される駆動信号に基づいてＭＯＳＦＥＴ１０１のゲートを駆動するゲートドライバ７９とを含んでいる。
【００５８】
図１に示す２次側電圧検出回路１１５の構成は、図３に示す２次側電圧検出回路６０の構成と同一である。２次側電圧検出回路１１５の検出結果は、フォトカプラ等の光信号伝送素子を用いることにより、光信号として検出電圧生成回路１２１に伝送される。これにより、トランス９０の１次側と２次側との間でアイソレーションを保ちながら、２次側電圧検出回路１１５の検出結果を１次側の検出電圧生成回路１２１に伝送することができる。検出電圧生成回路１２１は、２次側電圧検出回路１１５の検出結果に基づいて検出電圧を生成する。
【００５９】
図６に示す検出電圧生成回路１２１の構成は、リミッタ用のダイオード８８を除き、図３に示す検出電圧生成回路７１の構成と同一である。第２の電圧変換回路１２は、安定的な定常負荷に対して電力を供給するためのものであるので、トランスのコア９４にはフェライトの磁性体が用いられる。その場合にはトランスの１次巻線９１に過電流が流れるおそれがないので、ドレイン電流を制御するリミッタ用のダイオード８８が省略されている。
【００６０】
本実施形態の変形として、第１の電圧変換回路１１において、比較器７５の反転入力端子に、検出電圧生成回路７１によって生成される検出電圧の替わりに所定の電圧を印加することにより、１次側電流検出回路４０の検出結果に基づいて駆動信号を生成するようにしても良い。その場合でも、１次側電流検出回路４０から出力される検出電圧が所定の電圧を超えるとパルス幅設定回路７８の出力信号がリセットされるので、駆動信号におけるパルス幅の上限を設定することができる。一方、２次側電圧検出回路６０の検出結果に基づいて駆動信号を生成するようにしても良い。第２の電圧変換回路１２においても、同様である。
【００６１】
本実施形態によれば、第１の電圧変換回路１１と第２の電圧変換回路１２とにおいて、それぞれの負荷に適した別個のトランスを使用すると共に、１次側回路を独立としているので、複数系統の出力を有する電源回路において問題となるダイナミック負荷に対するクロスレギュレーションを改善することができる。
【００６２】
次に、本発明の第２の実施形態について説明する。
図７は、本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。第２の実施形態に係るスイッチング電源回路においては、第１及び第２の電圧変換回路１１及び１２の各々において、トランスの替わりにチョークコイルを含む昇圧型のチョッパ回路を用いている。
【００６３】
第１の電圧変換回路１１は、整流平滑回路１０に一端が接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル１３０と、チョークコイル１３０の他端に接続され、パルス状の駆動信号に従ってチョークコイル１３０に電流を流すスイッチング素子３０と、スイッチング素子３０に流れる電流を検出するスイッチング電流検出回路１４０とを有している。ここで、チョークコイル１３０としてトランスの１次側巻線を用いる場合には、トランスの２次側巻線を内部電源の生成用に利用することができる。
【００６４】
さらに、第１の電圧変換回路１１は、チョークコイル１３０の他端に発生する電圧を半波整流するダイオード５１と、整流された電圧を平滑することにより出力電圧を生成して出力端子３及び４に供給するコンデンサ５２と、出力端子３及び４における出力電圧を検出する出力電圧検出回路１５０と、スイッチング電流検出回路１４０の検出結果及び出力電圧検出回路１５０の検出結果に基づいて駆動信号を生成する制御回路１６０とを有している。
【００６５】
チョークコイル１３０は、スイッチング素子３０がオンしている時に、コアにエネルギーを蓄える。次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、チョークコイル１３０の電流がダイオード５１を介してコンデンサ５２に流れ、コンデンサ５２が充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。
【００６６】
第２の電圧変換回路１２は、整流平滑回路１０に一端が接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル１７０と、チョークコイル１７０の他端に接続され、パルス状の駆動信号に従ってチョークコイル１７０に電流を流すスイッチング素子１００と、スイッチング素子１００に流れる電流を検出するスイッチング電流検出回路１８０と、チョークコイル１７０の他端に発生する電圧を半波整流するダイオード５３と、整流された電圧を平滑することにより出力電圧を生成して出力端子５及び６に供給するコンデンサ５４と、出力端子５及び６における出力電圧を検出する出力電圧検出回路１９０と、スイッチング電流検出回路１８０によって生成される検出信号及び出力電圧検出回路１９０によって生成される検出信号に基づいて駆動信号を生成する制御回路２００とを有している。
【００６７】
本実施形態においては、ダイナミック負荷に対して電力を供給する第１の電圧変換回路１１におけるチョークコイル１３０のコアとして、高い飽和磁束密度を有するアモルファス金属の磁性体が用いられる。具体的な材料としては、例えば、鉄（Ｆｅ）とコバルト（Ｃｏ）を含むアモルファス合金Ｆｅ−Ｃｏ（６０〜８０ｗｔ％）を用いることができる。コアのタイプとしては、粉末材料を焼結することにより成型したバルクタイプや、リボン状のコアを積層したラミネートタイプを用いることができる。
【００６８】
一方、定常負荷に対して電力を供給する第２の電圧変換回路１２におけるチョークコイル１７０のコアとしては、フェライトの磁性体が用いられる。フェライトの磁性体は、低損失で効率が良いという特徴があるので、従来から、トランスのコア材料として一般的に用いられている。
【００６９】
図８は、図７に示す第１の電圧変換回路における制御回路等の構成を詳しく示す図である。本実施形態においては、図７に示すスイッチング素子３０として、ＮチャネルＭＯＳＦＥＴ３１が用いられる。ＭＯＳＦＥＴ３１は、チョークコイル１３０の他端に接続されたドレインと、スイッチング電流検出回路１４０を介して整流平滑回路１０に接続されたソースと、ゲートドライバ１６９から駆動信号が印加されるゲートとを有している。
【００７０】
チョークコイル１３０とＭＯＳＦＥＴ３１のドレイン・ソース経路とスイッチング電流検出回路１４０とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ３１は、ゲートに印加されるパルス状の駆動信号に従って、チョークコイル１３０に電流を流す。
【００７１】
制御回路１６０は、クロック信号生成回路１６３と、比較器１６５と、ブランキングパルス生成回路１６６と、ＡＮＤ回路１６７と、パルス幅設定回路１６８と、ゲートドライバ１６９とを含んでいる。
【００７２】
クロック信号生成回路１６３は、クロック信号を生成する。また、スイッチング電流検出回路１４０から出力される検出電圧が、比較器１６５の非反転入力端子に入力され、図７に示す出力電圧検出回路１５０から出力される検出電圧が、比較器１６５の反転入力端子に入力される。出力電圧検出回路１５０において、スイッチング電源回路の負荷が軽い状態においては、スイッチング電源回路の出力電圧が上昇することにより検出電圧が下降し、スイッチング電源回路の負荷が重い状態においては、スイッチング電源回路の出力電圧が下降することにより検出電圧が上昇する。さらに、出力電圧検出回路１５０から出力される検出電圧には、リミッタ回路によって上限が設定されている。
【００７３】
比較器１６５は、スイッチング電流検出回路１４０から出力される検出電圧と、出力電圧検出回路１５０から出力される検出電圧とを比較して、比較結果を表す比較信号を出力する。また、ブランキングパルス生成回路１６６は、チョークコイルの電流が小さい内にＭＯＳＦＥＴ３１がオフ状態となる誤動作を防止するために、クロック信号に同期した所定の期間においてのみハイレベルとなるブランキングパルス信号を生成する。ＡＮＤ回路１６７は、比較器１６５から出力される比較信号とブランキングパルス生成回路１６６から出力されるブランキングパルス信号との論理積を求める。ブランキングパルス信号がハイレベルとなる期間において、比較器１６５によって生成された比較信号が、ＡＮＤ回路１６７から出力される。
【００７４】
パルス幅設定回路１６８は、例えば、セット端子Ｓとリセット端子Ｒと出力端子Ｑとを有するＲＳフリップフロップによって構成される。パルス幅設定回路１６８は、クロック信号生成回路１６３によって生成されるクロック信号に同期して出力信号をセットすると共に、ブランキングパルス信号がハイレベルであるときに、比較器１６５によって生成される比較信号に同期して出力信号をリセットすることにより、駆動信号におけるパルス幅を設定する。ゲートドライバ１６９は、パルス幅設定回路１６８から出力される駆動信号に基づいて、ＭＯＳＦＥＴ３１のゲートを駆動する。
【００７５】
図８に示す制御回路の動作は、図４及び図５に示すのと概ね同様であるので、図４を参照しながら制御回路１６０の動作を詳しく説明する。
クロック信号生成回路１６３によって生成されるクロック信号ＶＣＫの立ち上がりエッジに同期してパルス幅設定回路１６８の出力信号がセットされ、ゲート電圧ＶＧ（図４の（ｅ））がハイレベルとなる。
【００７６】
比較器１６５から出力される比較信号は、スイッチング電流検出回路１４０から出力される第１の検出電圧と、出力電圧検出回路１５０から出力される第２の検出電圧とを比較して得られるものである。過負荷状態においては、ＭＯＳＦＥＴ３１のドレイン電流ＩＤが増加して第１の検出電圧が増加すると共に、出力電圧が低下して第２の検出電圧も増加するが、第２の検出電圧には出力電圧検出回路１５０において上限が設けられている。従って、第２の検出電圧が上限に達したときに、第１の検出電圧がその上限を超えると、比較器１６５から出力される比較信号がハイレベルとなる。その結果、パルス幅設定回路１６８の出力信号がリセットされ、ＭＯＳＦＥＴ３１のゲート電圧ＶＧがローレベルとなり、図４の（ｂ）に示すＡ点においてドレイン電流ＩＤが停止する。
【００７７】
このようにして、制御回路１６０は、一定の周期でＭＯＳＦＥＴ３１をオンさせると共に、比較信号の立ち上がりエッジに同期してＭＯＳＦＥＴ３１をオフさせる。図４の（ｅ）において、ＭＯＳＦＥＴ３１がオンする期間はＴＯＮで表され、ＭＯＳＦＥＴ３１がオフする期間はＴＯＦＦで表される。
【００７８】
図９は、図７に示す第２の電圧変換回路における制御回路等の構成を詳しく示す図である。第２の電圧変換回路１２においても、第１の電圧変換回路１１と同様に、スイッチング素子１００としてＮチャネルＭＯＳＦＥＴ１０１が用いられる。ＭＯＳＦＥＴ１０１は、チョークコイル１７０の巻線に接続されたドレインと、整流平滑回路１０に接続されたソースと、ゲートドライバ１６９から駆動信号が印加されるゲートとを有している。
【００７９】
チョークコイル１７０の巻線とＭＯＳＦＥＴ１０１のドレイン・ソース経路とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ１０１は、ゲートに印加されるパルス状の駆動信号に従って、チョークコイル１７０の巻線に電流を流す。
【００８０】
制御回路２００は、クロック信号を生成するクロック信号生成回路１６３と、スイッチング電流検出回路１８０から出力される検出電圧と図７に示す出力電圧検出回路１９０から出力される検出電圧とを比較することにより比較信号を生成する比較器１６５と、ブランキングパルスを生成するブランキングパルス生成回路１６６と、比較信号とブランキングパルスとの論理積を求めるＡＮＤ回路１６７と、ＡＮＤ回路１６７の出力信号に基づいて駆動信号におけるパルス幅を設定するパルス幅設定回路１６８と、パルス幅設定回路１６８から出力される駆動信号に基づいてＭＯＳＦＥＴ１０１のゲートを駆動するゲートドライバ１６９とを含んでいる。
【００８１】
図７に示す出力電圧検出回路１９０の構成は、リミッタ回路を除き、出力電圧検出回路１５０の構成と同一である。第２の電圧変換回路１２は、安定的な定常負荷に対して電力を供給するためのものであるので、チョークコイル１７０のコアにはフェライトの磁性体が用いられる。その場合にはトランスの１次巻線９１に過電流が流れるおそれがないので、リミッタ回路が省略されている。
【００８２】
本実施形態の変形として、第１の電圧変換回路１１において、比較器１６５の反転入力端子に、出力電圧検出回路１５０から出力される検出電圧の替わりに所定の電圧を印加することにより、スイッチング電流検出回路１４０の検出結果に基づいて駆動信号を生成するようにしても良い。その場合でも、スイッチング電流検出回路１４０から出力される検出電圧が所定の電圧を超えるとパルス幅設定回路１６８の出力信号がリセットされるので、駆動信号におけるパルス幅の上限を設定することができる。一方、出力電圧検出回路１９０の検出結果に基づいて駆動信号を生成するようにしても良い。第２の電圧変換回路１２においても、同様である。
【００８３】
次に、本発明の第３の実施形態について説明する。
図１０は、本発明の第３の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、図１に示す第１の実施形態における第１の電圧変換回路１１と第２の電圧変換回路１２との間で、トランスのコア及び１次側巻線と１次側回路とを共通に用いるものである。これによれば、複数系統の出力を有するスイッチング電源回路のコストダウンを実現することができる。
【００８４】
図１０におけるスイッチング電源回路において、トランス２０は、磁性体のコア２４と、コア２４に回巻された１次側巻線２１、２次側巻線２２、２次側巻線２５、及び、補助巻線２３とを有している。本実施形態においても、トランスのコア２４として、アモルファス金属の磁性体が用いられる。１次側巻線２１の巻数をＮ１とし、２次側巻線２２の巻数をＮ２とし、２次側巻線２５の巻数をＮ５とすると、損失がないとした場合に、２次巻線２２に生ずる誘起電圧は、巻数Ｎ１と巻数Ｎ２との比によって定まり、２次巻線２５に生ずる誘起電圧は、巻数Ｎ１と巻数Ｎ５との比によって定まる。
【００８５】
本実施形態においては、トランス２０の２次側巻線２２から得られる電圧が、ダイオード５１及びコンデンサ５２によってそれぞれ整流及び平滑され、平滑された電圧が第１の出力電圧として出力端子３及び４に供給される。一方、トランス２０の２次側巻線２５から得られる電圧が、ダイオード５３及びコンデンサ５４によってそれぞれ整流及び平滑され、平滑された電圧が定電圧出力回路２１０によって安定化されて第２の出力電圧として出力端子５及び６に供給される。なお、１次側電流検出回路４０、２次側電圧検出回路６０、及び、制御回路７０の構成は、第１の実施形態におけるのと同一である。
【００８６】
本実施形態においても、第１の出力電圧は、インパクトプリンタ内の印字ヘッドを駆動するプランジャのようなダイナミック負荷に対して供給される。従って、トランスのコア２４にアモルファス磁性体が用いられることによる効果は、第１の実施形態におけるのと同じである。また、第２の出力電圧は、パーソナルコンピュータ等との間のデータの送受信やプランジャの駆動を制御するための制御回路のような定常負荷に対して供給される。
【００８７】
第２の出力電圧は、第１の出力電圧のように高電圧である必要はなく、低電圧で安定していることが望ましい。一般的には、制御回路の電源電圧としては３．３Ｖ〜５Ｖが用いられることが多いので、第２の出力電圧として、３．３Ｖ〜５Ｖの定常電圧が望まれる。しかしながら、第１の出力電圧が供給されるダイナミック負荷の状態によっては、２次巻線２５に生じる誘起電圧が変動する。このような状態を想定して、本実施形態においては、ダイオード５３及びコンデンサ５４の後段に、定電圧出力回路２１０を設けている。
【００８８】
図１１は、図１０に示す定電圧出力回路の第１の構成例を示す図である。定電圧出力回路２１０は、降圧チョッパ回路２２０と、降圧チョッパ回路２２０を制御するためのチョッパ制御回路２３０と、コンデンサ５４の両端間の電圧を検出して電圧検出信号をチョッパ制御回路２３０に出力する電圧監視回路２４０とを含む。降圧チョッパ回路２２０の入出力間は非絶縁となるが、図１０に示すトランス２０によって、１次側回路や他の２次側回路から絶縁される。
【００８９】
降圧チョッパ回路２２０は、スイッチング素子としてのＮチャネルＭＯＳＦＥＴ２２１と、ダイオード２２２と、チョークコイル２２３と、コンデンサ２２４とを有している。チョークコイル２２３のコアとしては、ファライトの磁性体が用いられる。ＭＯＳＦＥＴ２２１のドレインは、コンデンサ５４の一端（高電位側）に接続されており、ソースは、ダイオード２２２のカソード及びチョークコイル２２３の一端に接続されており、ゲートには、チョッパ制御回路２３０からパルス状の駆動信号が供給される。チョークコイル２２３の他端は、コンデンサ２２４の一端（高電位側）に接続されている。ダイオード２２２のアノードは、コンデンサ５４の他端（低電位側）及びコンデンサ２２４の他端（低電位側）に接続されている。
【００９０】
チョッパ制御回路２３０は、電圧監視回路２４０から出力される電圧検出信号に基づいて、ＭＯＳＦＥＴ２２１にスイッチング動作を行わせるための駆動信号を生成する。ＭＯＳＦＥＴ２２１がスイッチング動作を行うことにより、チョークコイル２２３に交流電流が流れ、チョークコイル２２３の両端間に発生する交流電圧がダイオード２２２によって整流される。その結果、コンデンサ５４の両端間の電圧が降圧されて、第２の出力電圧として出力端子５及び６に供給される。
【００９１】
ここで、チョッパ制御回路２３０は、コンデンサ５４の両端間の電圧が所定の値よりも高くなると、ＭＯＳＦＥＴ２２１のオン期間が所定の期間よりも減少するように駆動信号のデューティを小さくし、コンデンサ５４の両端間の電圧が所定の値よりも低くなると、ＭＯＳＦＥＴ２２１のオン期間が所定の期間よりも増加するように駆動信号のデューティを大きくする。
【００９２】
図１２は、図１０における定電圧出力回路の第２の構成例を示す図である。この例においては、降圧チョッパ回路の替わりに昇圧チョッパ回路が用いられる。定電圧出力回路２１０は、昇圧チョッパ回路２５０と、昇圧チョッパ回路２５０を制御するためのチョッパ制御回路２６０と、コンデンサ５４の両端間の電圧を検出して電圧検出信号をチョッパ制御回路２６０に出力する電圧監視回路２４０とを含む。
【００９３】
昇圧チョッパ回路２５０は、チョークコイル２５１と、スイッチング素子としてのＮチャネルＭＯＳＦＥＴ２５２と、ダイオード２５３と、コンデンサ２５４とを有している。チョークコイル２５１のコアとしては、フェライトの磁性体が用いられる。チョークコイル２５１の一端は、コンデンサ５４の一端（高電位側）に接続されており、チョークコイル２５１の他端は、ＭＯＳＦＥＴ２５２のドレイン及びダイオード２５３のアノードに接続されている。ダイオード２５３のカソードは、コンデンサ２５４の一端（高電位側）に接続されている。ＭＯＳＦＥＴ２５２のソースは、コンデンサ５４の他端（低電位側）及びコンデンサ２５４の他端（低電位側）に接続されており、ＭＯＳＦＥＴ２５２のゲートには、チョッパ制御回路２６０からパルス状の駆動信号が供給される。
【００９４】
チョッパ制御回路２６０は、電圧監視回路２４０から出力される電圧検出信号に基づいて、ＭＯＳＦＥＴ２５２にスイッチング動作を行わせるための駆動信号を生成する。ＭＯＳＦＥＴ２５２がスイッチング動作を行うことにより、チョークコイル２５１に交流電流が流れ、チョークコイル２５１の両端間に発生する交流電圧がダイオード２５３によって整流される。その結果、コンデンサ５４の両端間の電圧が昇圧されて、第２の出力電圧として出力端子５に供給される。
【００９５】
ここで、チョッパ制御回路２６０は、コンデンサ５４の両端間の電圧が所定の値よりも高くなると、ＭＯＳＦＥＴ２５２のオン期間が所定の期間よりも減少するように駆動信号のデューティを小さくし、コンデンサ５４の両端間の電圧が所定の値よりも低くなると、ＭＯＳＦＥＴ２２１のオン期間が所定の期間よりも増加するように駆動信号のデューティを大きくする。
【００９６】
次に、本発明の第４の実施形態について説明する。
図１３は、本発明の第４の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路においては、図１に示す第１の実施形態における整流平滑回路１０の替わりに、ＰＦＣ（power factor controller：力率改善コントロール）回路１５が用いられている。ＰＦＣ回路とは、交流電圧を整流して得られた電圧をスイッチングすることにより交流電圧に変換し、得られた交流電圧を再び直流電圧に変換する際に、電圧及び電流における波形及び位相を合わせて力率を改善する回路である。また、第２の電圧変換回路１２に、図１０に示すのと同様の定電圧出力回路２１０を介して第３の出力信号を負荷に供給する出力系統（出力端子７及び８）が接続されている。
【００９７】
図１４は、図１３に示すＰＦＣ回路の構成例を示す図である。ＰＦＣ回路１５は、交流電圧の入力端子１及び２に接続された整流回路１８と、整流回路１８に一端が接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル２７０と、チョークコイル２７０の他端に接続され、パルス状の駆動信号に従ってチョークコイル２７０に電流を流すスイッチング素子３０と、スイッチング素子３０に流れる電流を検出するスイッチング電流検出回路２８０とを有している。ここで、チョークコイル２７０としてトランスの１次側巻線を用いる場合には、トランスの２次側巻線を内部電源の生成用に利用することができる。
【００９８】
さらに、ＰＦＣ回路１５は、チョークコイル２７０の他端に発生する電圧を半波整流するダイオード５１と、整流された電圧を平滑することによりＰＦＣ出力電圧を生成してＰＦＣ出力端子１６及び１７に供給するコンデンサ５２と、ＰＦＣ出力端子１６及び１７におけるＰＦＣ出力電圧を検出する出力電圧検出回路２９０と、駆動信号のパルス幅を設定する制御回路３００とを有している。
【００９９】
整流回路１８は、例えば、ダイオードブリッジによって構成され、入力端子１と入力端子２との間に印加される交流電圧を全波整流する。チョークコイル２７０は、スイッチング素子がオンしている時に、コアにエネルギーを蓄える。次に、スイッチング素子がオフすると、磁場が電流を維持しようとするので、チョークコイル２７０の電流がダイオード５１を介してコンデンサ５２に流れ、コンデンサ５２が充電されることにより、端子１６と端子１７との間に直流出力電圧を発生させる。
【０１００】
ＰＦＣ回路１５におけるチョークコイル２７０のコアには、後段の第１の電圧変換回路１１におけるトランスのコア２４と同様に、アモルファス金属の磁性体が用いられており、ダイナミック負荷による過電流に対する耐性を高めている。また、スイッチング素子３０を過電流によって破壊しないために、スイッチング電流検出回路２８０及び出力電圧検出回路２９０が設けられている。出力電圧検出回路２９０の構成と動作は、図３に示す２次側電圧検出回路６０と同様である。
【０１０１】
制御回路３００は、スイッチング電流検出回路２８０によって生成される検出信号に基づいて、過電流に対するパルス幅制御を行う。また、制御回路３００には、出力電圧検出回路２９０によって生成される検出信号がフィードバックされる。制御回路３００の構成と動作は、図８に示す制御回路１６０と同様である。
【０１０２】
再び図１３を参照すると、第１の電圧変換回路１１は、プリンタ内のヘッドを駆動するプランジャのようなダイナミック負荷に対して電源を供給する。従って、トランスのコア２４にアモルファス磁性体が用いられることによる効果は、第１の実施形態におけるのと同様である。また、第２の電圧変換回路１２は、パーソナルコンピュータ等との間のデータの送受信やプランジャの駆動を制御するための制御回路のような定常負荷に対して電源を供給する。さらに、定電圧出力回路２１０は、小容量のダイナミック負荷に対して電力を供給する。
【０１０３】
次に、本発明の第５の実施形態について説明する。
図１５は、本発明の第５の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路においては、図１に示す第１の実施形態にインバータ回路を付加することにより、第１の電圧変換回路１１が交流電圧を出力する。
【０１０４】
本実施形態においては、スイッチング素子として、ＮＰＮバイポーラトランジスタ３３１を用いている。また、トランス２０の２次側巻線２２から得られる電圧が、ダイオード５１及びコンデンサ５２によってそれぞれ整流及び平滑され、平滑された電圧が、ＮＰＮバイポーラトランジスタ３７１〜３７４とコイル３７５とコンデンサ３７６とによって構成されるインバータ回路に入力される。制御回路３６０は、１次側電流検出回路４０から出力される検出信号及び２次側電圧検出回路６０から出力される検出信号に基づいて、トランジスタ３３１及び３７１〜３７４を駆動するための駆動信号を生成する。
【０１０５】
第１の電圧変換回路１１において、トランジスタ３７１のコレクタは、ダイオード５１のカソードに接続され、エミッタは、出力端子４に接続される。また、トランジスタ３７２のコレクタは、出力端子４に接続され、エミッタは、トランスの２次側巻線２２のドットが付された極性側に接続される。一方、トランジスタ３７３のコレクタは、ダイオード５１のカソードに接続され、エミッタは、コイル３７５の一端に接続される。また、トランジスタ３７４のコレクタは、コイル３７５の一端に接続され、エミッタは、トランスの２次側巻線２２のドットが付された極性側に接続される。コイル３７５の他端は、出力端子３に接続される。また、出力端子３及び４の間には、コンデンサ３７６が接続される。
【０１０６】
制御回路３６０から出力される複数の制御信号は、トランジスタ３３１及び３７１〜３７４のベースに供給され、それぞれのトランジスタのスイッチング制御を行う。その結果、トランス２０の２次側巻線２２から出力され、ダイオード５１によって整流された直流電圧が、交流電圧に変換される。また、第２の電圧変換回路１２は、図１に示す第２の電圧変換回路１２と同一であっても良いし、図１５に示す第１の電圧変換回路１１と同様に、交流電圧を出力するものであっても良い。
【０１０７】
次に、本発明の第６の実施形態について説明する。
図１６は、本発明の第６の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路においては、図７に示す第２の実施形態にインバータ回路を付加することにより、第１の電圧変換回路１１が交流電圧を出力する。
【０１０８】
本実施形態においては、制御回路３８０が、スイッチング電流検出回路１４０から出力される検出信号及び出力電圧検出回路１５０から出力される検出信号に基づいて、トランジスタ３３１及び３７１〜３７４を駆動するための駆動信号を生成する。制御回路３６０から出力される複数の制御信号は、トランジスタ３３１及び３７１〜３７４のベースに供給され、それぞれのトランジスタのスイッチング制御を行う。その結果、チョークコイル１３０から出力され、トランジスタ３３１によって整流された直流電圧が、交流電圧に変換される。また、第２の電圧変換回路１２は、図７に示す第２の電圧変換回路１２と同一であっても良いし、図１６に示す第１の電圧変換回路１１と同様に、交流電圧を出力するものであっても良い。
【産業上の利用可能性】
【０１０９】
本発明は、電子機器において用いられるスイッチング電源において利用することが可能である。
【図面の簡単な説明】
【０１１０】
【図１】本発明の第１の実施形態におけるスイッチング電源回路の構成を示す図である。
【図２】図１に示す第１の電圧変換回路における制御回路等の構成を詳しく示す図である。
【図３】図１に示す第１の電圧変換回路における２次側電圧検出回路と検出電圧生成回路の構成例を示す回路図である。
【図４】図２に示す第１の電圧変換回路における制御回路の過負荷状態における動作を説明するための波形図である。
【図５】図２に示す制御回路の通常状態における動作を説明するための波形図である。
【図６】図１に示す第２の電圧変換回路における制御回路等の構成を示す図である。
【図７】本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。
【図８】図７に示す第１の電圧変換回路における制御回路等の構成を詳しく示す図である。
【図９】図７に示す第２の電圧変換回路における制御回路等の構成を詳しく示す図である。
【図１０】本発明の第３の実施形態に係るスイッチング電源回路の構成を示す図である。
【図１１】図９に示す定電圧出力回路の第１の構成例を示す図である。
【図１２】図９に示す定電圧出力回路の第２の構成例を示す図である。
【図１３】本発明の第４の実施形態に係るスイッチング電源回路の構成を示す図である。
【図１４】図１２に示すＰＦＣ回路の構成例を示す図である。
【図１５】本発明の第５の実施形態に係るスイッチング電源回路の構成を示す図である。
【図１６】本発明の第６の実施形態に係るスイッチング電源回路の構成を示す図である。
【符号の説明】
【０１１１】
１、２  入力端子
３〜８  出力端子
１０  整流平滑回路
１１  第１の電圧変換回路
１２  第２の電圧変換回路
１５  ＰＦＣ回路
１６、１７  ＰＦＣ出力端子
１８  整流回路
２０、９０  トランス
２１、９１  １次側巻線
２２、２５、９２  ２次側巻線
２３、９３  補助巻線
２４、９４  コア
３０、１００  スイッチング素子
３１、１０１、２２１、２５２  ＭＯＳＦＥＴ
４０  １次側電流検出回路
４１、３３１、３７１〜３７４  バイポーラトランジスタ
４２  電流源
５１、５３、８１、８８、２２２、２５３  ダイオード
５２、５４、２２４、２５４、３７６  コンデンサ
６０、１１０  ２次側電圧検出回路
６１、６４、６５、８４〜８６  抵抗
６２  発光ダイオード
６３  シャントレギュレータ
７０、１２０、１６０、１９０、３００、３６０、３８０  制御回路
７１、１２１  検出電圧生成回路
７２、７５、１６５  比較器
７３、１６３  クロック信号生成回路
７４、７７、１６７  ＡＮＤ回路
７６、１６６  ブランキングパルス生成回路
７８、１２２、１６７  パルス幅設定回路
７９、１２３、１６９  ゲートドライバ
８３  フォトトランジスタ
８７  オペアンプ
１３０、１７０、２２３、２５１、２７０  チョークコイル
１４０、２８０  スイッチング電流検出回路
１５０、１８０、２９０  出力電圧検出回路
２１０  定電圧出力回路
２２０  降圧チョッパ回路
２３０、２６０  チョッパ制御回路
２４０  電圧監視回路
２５０  昇圧チョッパ回路
３７５  コイル
【図１】
2007288951.tif 000003
【図２】
2007288951.tif 000004
【図３】
2007288951.tif 000005
【図４】
2007288951.tif 000006
【図５】
2007288951.tif 000007
【図６】
2007288951.tif 000008
【図７】
2007288951.tif 000009
【図８】
2007288951.tif 000010
【図９】
2007288951.tif 000011
【図１０】
2007288951.tif 000012
【図１１】
2007288951.tif 000013
【図１２】
2007288951.tif 000014
【図１３】
2007288951.tif 000015
【図１４】
2007288951.tif 000016
【図１５】
2007288951.tif 000017
【図１６】
2007288951.tif 000018