(57)【要約】【課題】  Ｃｕ配線膜のＣＭＰ後のディッシングの低減とＣｕ残除去との両立を低コストで実現する技術を提供することである。【解決手段】  表面凹凸度が大きなＣＭＰ初期段階では、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が０．８〜１．１の条件下でＣＭＰを行う第１ステップと、  前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が１．２以上の条件下でＣＭＰを行う第２ステップとを具備するＣＭＰ方法。【選択図】  図１
2007109989.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＰ方法において、
全面的に略均一な研磨速度の条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸の段差解消性が優れた条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法。
【請求項２】
ＣＭＰ方法において、
凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との差が小さい条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との差が前記第１ステップにおける該研磨速度差よりも大きい条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法。
【請求項３】
ＣＭＰ方法において、
凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が０．８〜１．１の条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が１．２以上の条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法。
【請求項４】
第１ステップは段差が段差初期値の１／１０〜２／３となるまで行われることを特徴とする請求項１〜請求項３いずれかのＣＭＰ方法。
【請求項５】
第１ステップは表面凹凸度が大きなＣＭＰ初期段階に行われることを特徴とする請求項１〜請求項４いずれかのＣＭＰ方法。
【請求項６】
半導体装置の配線膜構造の形成に際して用いられることを特徴とする請求項１〜請求項５いずれかのＣＭＰ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＰ方法に関する。特に、半導体装置の配線膜構造（ダマシン配線膜構造）の形成に用いられるＣＭＰ方法に関する。更には、研磨領域部において優れた平坦性とＣｕ残り除去性とを共に満たしたＣｕダマシン配線構造を有する半導体装置を低廉なコストで提供できるＣＭＰ方法に関する。
【背景技術】
【０００２】
ＬＳＩの多層配線形成に用いられるＣｕ及びバリア膜のＣＭＰ(Chemical  Mechanical  Polishing)プロセスでは、０．１μｍ以下の微細配線から１００μｍ程度のグローバル配線までの広い範囲に渡って、Ｃｕ配線膜の膜厚を一定に制御することが求められている。すなわち、ＣＭＰプロセスで生じるＣｕ及びバリア膜のディッシングやエロージョンは、Ｃｕ配線膜厚の重要な変動要因である為、これらの量を小さくするＣＭＰ技術が必要となる。
【０００３】
さて、Ｃｕ配線膜形成プロセスでは、配線溝を形成した基板にＣｕ拡散バリア膜を設け、次いでＣｕシード膜を成膜し、続いてメッキ法によりＣｕ膜を配線溝深さの１．５〜３倍程度の厚さ形成している。そして、この後、ＣＭＰ技術を用いてＣｕ配線膜が形成される。このＣＭＰ工程は、始めに、Ｃｕ用のスラリーを用いて配線となる部分以外のＣｕ膜を研磨して除去し、下層のバリア膜が露出した時点で研磨を一旦停止し、次いでＣｕ用とは異なるスラリーを用いてバリア膜を研磨して除去する方法が一般的である。このようなＣＭＰ技術では、Ｃｕ膜を除去し、バリア膜が露出した段階で、ディッシング、エロージョンによる平坦性の劣化が小さく、かつ、配線となる部分以外の余分なＣｕが完全に除去されていることが重要である。
【０００４】
尚、Ｃｕ研磨後の状態で、Ｃｕ膜を部分的に残し、バリア研磨の際に残ったＣｕ膜を同時に研磨する方法が提案されているものの、この場合、バリア膜とＣｕ膜の研磨速度を１：１にする必要があり、バリア研磨時のＣｕ研磨量が大きくなり、平坦性の悪化、配線抵抗の増大を招いている。
【０００５】
ところで、平坦性とＣｕ残りの除去性とは、通常、トレードオフの関係に有る。
この二つの特性を両立させることは、ＬＳＩの微細化が進むに伴って、益々、困難になって来ている。そして、これまで、デバイスメーカ、装置メーカ、材料メーカ等が、各々、検討を行って来ているものの、未だ、二つの特性を両立させた技術は提案されていない。
【０００６】
例えば、特開２０００−３０１４５４「化学的機械研磨プロセス及びその構成要素」では、バリア膜の研磨において、バリア膜の下層の絶縁膜を同時に研磨することで、ディッシングを低減する方法が提案されている。
しかしながら、Ｃｕ研磨が終了した段階でのディッシング量に合わせて配線溝の深さを深くする必要があり、ディッシング量が大きい場合には、成膜、エッチング工程への負荷が増大し、プロセスコストが増大する。又、通常、ディッシング量は溝幅によって異なる為、広い幅の配線部分のディッシングが小さくなるまで絶縁膜を研磨すると、幅の狭い配線部分では、配線部分が絶縁膜に対して凸になり、平坦性が損なわれる。この為、異なる配線幅で良好な平坦性を得ることが難しい。
【０００７】
又、US Patent 6,602,724 B2「Chemical
Mechanical Polishing of a Metal  Layer With Polishing  Rate  Monitoring」では、Ｃｕ膜を一定膜厚まで研磨した後、研磨速度を下げて研磨する方法が提案されている。
しかしながら、この技術では、ディッシング量の大幅な改善が見込めず、微細化したＬＳＩで要求されるディッシング量を達成するのは困難である。
【０００８】
又、特開２００１−８５３７８「導体装置およびその製造方法」では、ウエハーの表面状態に合わせて、砥粒の分散性が異なる何種類かのスラリーを用いてＣｕ膜の研磨を行う技術が提案されている。
この技術によれば、研磨初期の表面の凹凸が大きい段階では、砥粒の分散性が小さいスラリーを用いて物理的な作用で凸部を除去ることで平坦化を行い、続いて分散性が大きいスラリーを用いて物理的な作用が小さい状態で研磨することで良好な表面状態が得られると謳われている。
しかしながら、本発明者によって検討が行われた結果、表面の凹凸が大きい段階で機械的作用が強い状態で研磨を行うと、表面の凹凸の深さや密度による研磨速度差が大きくなり、その結果バリア膜が露出した時に部分的に厚くＣｕが残り、研磨後にＣｕ残りが発生し易いことが判って来た。又、機械的な作用が弱い状態で研磨中に下地のバリア膜が露出すると、Ｃｕ配線膜のディッシングが増大することも判って来た。従って、この技術では、良好な平坦性を得ることが難しい。
【特許文献１】特開２０００−３０１４５４
【特許文献２】ＵＳ  Patent  6,602,724  B2
【特許文献３】特開２００１−８５３７８
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述の如く、ＬＳＩの微細化に伴い、Ｃｕ配線膜のＣＭＰ後のディッシングを低減することが要求されているが、ディッシングを低減するに伴ってＣｕ残除去性とのトレードオフが顕著になり、目標とするディッシング量とＣｕ残除去性とを両立させることが大変であった。
【００１０】
従って、本発明が解決しようとする課題は上記の問題点を解決することである。
すなわち、Ｃｕ配線膜のＣＭＰ後のディッシングの低減とＣｕ残除去との両立を低コストで実現する技術を提供することである。
【課題を解決するための手段】
【００１１】
さて、一般に、ＣｕのＣＭＰは、Ｃｕ表面に形成された反応層を砥粒やパッドとの摩擦によって除去することで進行する。尚、本明細書において、機械的作用とは、このような砥粒やパッドとの摩擦による反応層の除去作用のことを意味する。ところで、Ｃｕ表面に形成される反応層の硬さはスラリーによって異なる。反応層が強固な場合は、反応層の除去に強い機械的作用が必要になり、この場合は機械的作用が強いほど反応層の除去速度が速くなり、研磨速度が上昇する。このような条件で表面に凹凸が在るウエハーを研磨すると、凹凸パターンが無い領域の研磨速度に対して、凹凸パターンが在る領域における凸部の研磨速度は速い。逆に、凹凸パターンが在る領域における凹部の研磨速度は、凹凸パターンが無い領域よりも遅くなるが、反応層が強固である場合には、凹凸パターンが在る領域における凸部の研磨速度が速くなる効果の方が勝り、凹凸パターンが在る領域の平均の研磨速度は、凹凸パターン無しの領域の研磨速度より速くなる。尚、ここでは、凹凸パターン在りの領域のパターンとしては、配線幅／スペース幅が１０μｍ／１０μｍ程度のＬ＆Ｓ（Line and Space）を想定している。このような凹凸パターン無しの領域より凹凸パターン在りの領域の方が研磨速度は速くなる状態を、研磨速度の機械的作用に対する依存性が強いという意味で、「機械的作用依存性が強い状態」と呼ぶことにする。
【００１２】
表面反応層の強さが強固な状態から弱い状態に変化するに伴い、凹凸パターン無しの領域と凹凸パターン在りの領域における凸部の研磨速度差は小さくなる。凸部の研磨速度が凹凸パターン無しの領域の研磨速度より速い場合でも、凹部の研磨速度が遅いことにより相殺される程度であれば、凹凸パターン領域で全体で平均した研磨速度は、凹凸パターン無しの領域の研磨速度と同程度になる。このような、表面反応層の強さがやや弱く、凹凸パターン無しの領域と凹凸パターン在りの領域の研磨速度がほぼ同じになる状態を、「機械的作用依存性が弱い状態」と呼ぶことにする。
【００１３】
表面反応層の強さが更に弱くなると、非常に弱い機械的作用で反応層が除去される為、凹凸パターンが無い領域と、凹凸パターンが在る領域における凸部及び凹部の研磨速度がほぼ同じになる。この場合も、凹凸パターン在りの領域における研磨速度と凹凸パターン無しの領域の研磨速度とはほぼ同じになる。しかしながら、この状態で研磨を行うと、表面の凹凸が全く解消されないまま研磨が進行する為、平坦性が極めて悪くなる。従って、通常のＣＭＰでは、このような状態では行われない。
【００１４】
研磨速度の機械的な作用に対する依存性が大きい状態か小さい状態かは、Ｃｕ表面の反応層の強さと砥粒やパッドから受ける機械的作用の強さとのバランスで決まると考えられる。従って、スラリーの化学成分、砥粒の種類や量、パッドの硬さなどによって、機械的作用依存性の強さは変わると考えられる。
【００１５】
表面の凹凸による研磨速度の差を小さくする為には、機械的作用依存性が弱い状態で研磨する必要がある。この条件では、表面の凹凸による研磨速度差は小さいが、凹凸パターンにおける凹部と凸部との研磨速度差も機械的作用依存性が強い状態に比べて小さくなる為、段差解消性は劣る。従って、この条件下で研磨を行うと、表面の凹凸による段差が十分に解消されない中に下地のバリア膜が露出してしまい、結果として、平坦性が損なわれる。段差解消性の不足を補う為には、Ｃｕの膜厚を厚くする必要が有るが、成膜時間やＣＭＰ時間が長くなり、コストが増大する。このような条件で下地バリア膜が露出するまで研磨した場合、局所的なＣｕ残りは発生し難い。しかしながら、凹凸パターンの領域における凹部と凸部との研磨速度差が小さい為、下地が露出してからのオーバー研磨によるディッシングの増大は大きくなる。尚、この不具合の状況が図２に示される。
【００１６】
微細な凹凸に対する段差解消性を良くする為には、機械的作用依存性が強い状態で研磨する必要がある。この状態では、凹凸パターン領域における凹部と凸部との研磨速度差が大きい為、段差解消性は良くなる。しかしながら、表面の凹凸が大きい研磨の初期段階からこの状態で研磨を行うと、表面の凹凸による研磨速度差が大きい為、Ｃｕ膜厚が不均一になる。すなわち、このような条件で下地バリア膜が露出し始めるまで研磨を行うと、研磨速度が遅い領域に局所的に厚いＣｕ残りが発生する。この局所的に厚く残ったＣｕ残りをオーバー研磨によって除去すると、先にバリア膜が露出した領域の配線のディッシングが増大することが、本発明者の検討によって明らかになった。尚、この不具合状況が図３に示される。そして、機械的作用依存性が強い状態では、凹凸パターン領域における凹部と凸部との研磨速度差が大きい為、オーバー研磨時のディッシングの増加は小さく抑えられる筈であるが、局所的に残ったＣｕ膜の厚さが厚い場合には、ディッシングの増加を抑えながらＣｕ残りを完全に除去するのは困難である。
【００１７】
さて、表面の凹凸による研磨速度の差が小さい研磨条件と、段差解消性が良い研磨条件とは、各々、機械的作用依存性が弱い状態と、機械的作用依存性が強い状態である為、両立は困難であると考えられる。このことが、これまで、ＣｕのＣＭＰにおいて、ディッシングの低減とＣｕ残り除去性との両立が困難となっていた本質的な原因と考えられる。
【００１８】
そして、上記知見を基にして更なる検討が鋭意推し進められて行った結果、以下に述べる第１の研磨条件と第２の研磨条件とを用いる２段階の研磨方法が、良好な平坦性とＣｕ残り除去性とを両立する為の手段として、極めて有効であることを見出すに至った。
【００１９】
ここで、第１の研磨条件は、機械的作用依存性が弱い状態の研磨条件である。機械的作用依存性が弱い状態の段差解消性は、機械的作用依存性が強い状態より劣るが、段差量が大きい研磨初期では、十分な段差解消性を示す。これにより、表面の凹凸による研磨速度の差を小さく保ちながら段差を解消することが可能である。
【００２０】
第２の研磨条件は、機械的作用依存性が強い状態の研磨条件である。この条件では、凹凸パターン領域における凹部と凸部との研磨速度差が大きい為、第１条件では平坦化されなかった微小な段差を解消することが出来る。この段階では、第1研磨条件による研磨でウエハー表面の凹凸は或る程度小さくなっている為、機械的作用依存性が強い状態で研磨を行っても表面の凹凸による研磨速度の差は小さく保たれる。又、バリア膜が露出した後も、凹凸パターン領域における凹部と凸部との研磨速度差が大きい為、ディッシングの増大が抑えられながら不要なＣｕが除去される。尚、このような条件による研磨状況が図１に示される。
【００２１】
そして、上記第１及び第２の研磨条件を用いて研磨することで、研磨初期からバリア膜が露出するまで、表面の凹凸による研磨速度差が常に小さく保たれる。これにより、バリア膜が露出し始めた時のＣｕ膜厚のウエハー面内におけるバラツキが小さく、局所的な厚いＣｕ残りが発生しない。すなわち、下地バリア膜が露出し始めた段階で、局所的な厚いＣｕ残りを発生させずに段差量を小さくできる。従って、短時間のオーバー研磨によってＣｕ残りを完全に除去できる。尚、第２の研磨条件は、凹凸パターン領域における凹部と凸部との研磨速度差が大きい為、第１の研磨条件で平坦化されなかった微細な段差が解消され、オーバー研磨では、ディッシングの増大を抑えながら不要なＣｕを除去できる。すなわち、オーバー研磨では、ディッシングが増大し難い条件で、短時間の研磨をすることによって、Ｃｕ残りを完全に除去できる為、Ｃｕ残りの除去とディッシング低減の両立が可能である。
【００２２】
上記知見を基にして本発明がなされた。
すなわち、前記の課題は、ＣＭＰ方法において、
全面的に略均一な研磨速度の条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸の段差解消性が優れた条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法によって解決される。
【００２３】
又、ＣＭＰ方法において、
凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との差が小さい条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との差が前記第１ステップにおける該研磨速度差よりも大きい条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法によって解決される。
【００２４】
又、ＣＭＰ方法において、
凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が０．８〜１．１の条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が１．２以上の条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法によって解決される。
特に、ＣＭＰ方法において、
凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が０．９〜１．１（中でも、０．９５以上。１．０５以下。）の条件下でＣＭＰを行う第１ステップと、
前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が１．２〜１０（中でも、１．２５以上。特に、１．３以上。更には、１．５以上。そして、５以下。特に、３以下。更には、２以下。もっと更には、１．８５以下。）の条件下でＣＭＰを行う第２ステップ
とを具備することを特徴とするＣＭＰ方法によって解決される。
【００２５】
又、ＣＭＰ方法において、
表面の凹凸が大きな研磨の初期段階（第１ステップ）では、凹凸の深さや密度による研磨速度差が小さい第１の研磨条件でＣｕ膜が一定膜厚になるまで研磨し、
この後（第２ステップ）、表面の微細な凹凸を平坦化する為、段差解消性が良い第２の研磨条件で研磨することを特徴とするＣＭＰ方法によって解決される。
【００２６】
又、上記ＣＭＰ方法であって、
第１ステップは段差が段差初期値の１／１０〜２／３（より好ましくは、１／２以下）となるまで行われることを特徴とするＣＭＰ方法によって解決される。
【００２７】
又、上記ＣＭＰ方法であって、
第１ステップは表面凹凸度が大きなＣＭＰ初期段階に行われることを特徴とするＣＭＰ方法によって解決される。
【００２８】
又、半導体装置の配線膜構造の形成に際して用いられることを特徴とする上記ＣＭＰ方法によって解決される。
【発明の効果】
【００２９】
本発明によれば、Ｃｕ配線膜のＣＭＰ後のディッシングの低減とＣｕ残除去とが共に図られる。しかも、その為の技術手段は簡単であるから、低廉なコストで実施できる。しかも、従来からのＣＭＰ装置を用いても実施できる。すなわち、大掛かりな設備更新の必要が無い。従って、高性能な半導体装置が低廉なコストで得られる。
【発明を実施するための最良の形態】
【００３０】
本発明のＣＭＰ方法（特に、半導体装置の配線膜構造の形成に際して用いられるＣＭＰ方法）は、全面的に略均一な研磨速度の条件下でＣＭＰを行う第１ステップと、前記第１ステップの後、凹凸の段差解消性が優れた条件下でＣＭＰを行う第２ステップとを具備する。或いは、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との差が小さい条件下でＣＭＰを行う第１ステップと、前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との差が前記第１ステップにおける該研磨速度差よりも大きい条件下でＣＭＰを行う第２ステップとを具備する。若しくは、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が０．８〜１．１（中でも、０．９以上。特に、０．９５以上。そして、１．０５以下。）の条件下でＣＭＰを行う第１ステップと、前記第１ステップの後、凹凸領域における研磨速度Ｖ１と平坦領域における研磨速度Ｖ２との比（Ｖ１／Ｖ２）が１．２以上（中でも、１．２５以上。特に、１．３以上。更には、１．５以上。そして、１０以下。中でも、５以下。特に、３以下。更には、２以下。もっと更には、１．８５以下。）の条件下でＣＭＰを行う第２ステップとを具備する。又は、表面の凹凸が大きな研磨の初期段階（第１ステップ）では、凹凸の深さや密度による研磨速度差が小さい第１の研磨条件でＣｕ膜が一定膜厚になるまで研磨し、この後（第２ステップ）、表面の微細な凹凸を平坦化する為、段差解消性が良い第２の研磨条件で研磨する。前記第１ステップは段差が段差初期値の１／１０〜２／３（特に、１／２以下）となるまで行われる。又、第１ステップは表面凹凸度が大きなＣＭＰ初期段階に行われる。
【００３１】
以下、更に詳しく説明する。
【００３２】
図４は、本発明の実施に用いられるＣＭＰ（化学的機械的研磨）装置の概略図である。すなわち、被研磨基板を保持したヘッドを、研磨パッドを貼り付けたプラテンに押し付け、パッド表面にスラリーを供給しながら、ヘッドとプラテンとを同方向に回転させながら研磨が行われるように構成されている。パッドは市販のポリウレタン発砲体パッドを用いることも出来る。スラリーの供給系は２系統あり、２種類のスラリーを供給することが可能である。表面にダイヤモンドの粒が埋め込まれたディスクを研磨パッドに押し当て、ディスクとプラテンとを回転させてパッドの表面を削り取ることにより、研磨による反応物やスラリーの砥粒によるパッド表面の目詰まりを防止できる。これは、必要に応じて、研磨中または研磨の合間に実施できる。研磨中のＣｕ膜の膜厚変化はプラテンに設置された渦電流式終点検出器で検出できる。これにより、第１の条件で一定膜厚まで研磨し、そして一旦研磨を停止し、続いて第２の研磨条件で研磨を行うことが出来るように構成されている。又、Ｃｕ膜が除去されてバリアが露出した時の終点の検出も可能で、続いて行うオーバー研磨の時間を一定に制御することも可能であるよう構成されている。
【００３３】
本研磨装置は、Ｃｕ研磨に続いてバリア研磨を行う為のＣｕ研磨用とは別のプラテンとヘッドとを有している。これを用いて、バリア用スラリーによってバリア研磨を実施できる。必要に応じて、Ｃｕ研磨とバリア研磨とを、自動搬送により連続処理することも、Ｃｕ研磨のみ、バリア研磨のみを単独で実施することも出来る。又、研磨後は、自動搬送により薬液洗浄、超音波洗浄などを必要に応じて実施した後、ウエハーをスピン乾燥させて処理を終了する。
【００３４】
図５は、被研磨基板の断面図である。この基板は、Ｓｉ基板にエッチストッパ層および絶縁膜層を形成し、そしてフォトレジストパターンを形成後、エッチングにより配線溝を形成する。エッチング後、残ったフォトレジストをアッシングにより除去し、残渣除去の為の洗浄を行う。続いて、Ｃｕバリア膜、Ｃｕシード膜をスパッタ法で形成した後、メッキ法によってＣｕ膜を形成する。そして、水素アニールを行う。Ｃｕ膜厚は、通常、配線溝深さの１．５〜３倍程度であり、本発明においてもその範囲である。
【００３５】
図６は、被研磨基板の表面に形成されたＴＥＧ（Test Element  Group）チップの概略図である。チップサイズは、縦３２ｍｍ、横２６ｍｍである。チップ内には、各種の配線幅と配線密度を有する平坦性測定用Ｌ＆Ｓ（Line
and Space）パターン、電気特性測定用パターン、膜厚測定領域などが配置されている。膜厚測定領域は、配線パターン（凹凸パターン）が無い領域と配線パターン（凹凸パターン）が在る領域の二つの領域からなり、各々の領域は縦６ｍｍ、横１２ｍｍの長方形で、４探針シート抵抗測定器によるＣｕ膜厚の測定が可能である。膜厚測定領域は、配線パターンの有無によるＣｕ研磨速度の差を測定する為に使用される。配線パターン在り領域には、配線幅１０μｍ、スペース幅１０μｍのＬ＆Ｓを全面に形成した。配線幅、スペース幅が１μ以下のＬ＆Ｓでは、凹み部分が狭い為、メッキ後の表面の凹凸の深さは、配線溝深さより小さくなる。又、配線幅、スペース幅が１００μｍ程度になると、凸部、凹み部の幅が広い為、配線パターンが無い状態に近くなり、機械的作用の影響が小さくなると考えられる。従って、表面の凹凸によってパターン無し領域との研磨速度の差が大きくなるのは、５〜５０μｍ程度のＬ＆Ｓと考えられる。
【００３６】
実際のＬＳＩでは、０．１μｍ以下から１００μｍ程度までの配線が不規則に配置されている為に様々な凹凸が存在するが、上記の理由から、研磨速度の機械的作用依存性によって研磨速度のバラツキが大きくなるのは、５〜５０μｍ程度の幅を持つ凹凸がある場合と予想される。
【００３７】
ＣＭＰの研磨は、渦電流式終点検出器を用いて研磨速度の測定を行い、残りＣｕ膜厚が予め決められた一定の膜厚になるまで行われる。図７に渦電流式終点検出器の出力が示される。検出器の出力が一定膜厚に対応した出力値に達した処で、自動的に研磨を終了できる。４探針シート抵抗測定器で測定した配線パターン有り領域と無し領域の研磨前後の膜厚差を研磨に要した時間で割算して研磨速度を算出した。配線パターン有り領域の測定における４探針の針の並び方向は、配線の長さ方向に対して垂直にした。測定時の針の並び方向に特に制約はないが、研磨の前後では同じ向きにする方が望ましい。研磨速度を測定する時の研磨量は、配線溝深さの０．５〜２倍程度であれば格別な制限は無い。但し、段差解消性を同時に測定する場合の研磨量は配線溝深さの１〜２倍程度が望ましい。
【００３８】
平坦性の測定には、ＴＥＧチップ内の各種Ｌ＆Ｓパターンを使用できる。測定装置は、触針式段差計が使用される。研磨後のディッシングは配線幅が広いほど大きくなる為、配線幅１００μｍ、スペース幅１００μｍのパターンのディッシングを測定した。通常のＬＳＩはこの程度の配線幅が最大と考えられる。測定に使用したＬ＆Ｓパターンの概観が図８に示される。図８のパターンにおいて、下地バリア膜が露出している場合と、露出していない場合との平坦性の定義が図９に示される。
【００３９】
以下、具体的な実施例を挙げて説明する。
【００４０】
［実施例］
基板として３００ｍｍφのＳｉウエハーを使用し、図５に示す断面構造の被研磨基板を必要枚数作製した。エッチストッパ膜は５０ｎｍ厚のＳｉＣＮ膜とし、絶縁膜は１５０ｎｍ厚のＳｉＯＣ膜上に５０ｎｍ厚のＳｉＯ膜を積層した２層構造とした。Ｃｕバリア膜は、１０ｎｍ厚のＴａＮ上に１０ｎｍ厚のＴａを積層した２層構造にした。そして、Ｃｕバリア膜の上に、６０ｎｍ厚のＣｕシード膜をスパッタ法で形成した後、メッキ法により５４０ｎｍ厚のＣｕ膜を形成した。そして、２２０℃、６０ｓｅｃの条件で水素アニール処理を行った。このようにして得られた基板を基板１する。
【００４１】
スラリーは、シリカ系砥粒を用いた市販のＣｕ用スラリーを用いた。Ｃｕ研磨を行う際には、過酸化水素水を予めスラリーと混合して使用した。
【００４２】
研磨条件は、研磨圧力７ｋＰａ、プラテン回転数６０ｒｐｍ、ヘッド回転数６１ｒｐｍ、スラリー流量３００ｃｃ／ｍｉｎである。研磨中の膜厚変化を渦電流式終点検出器によってモニターし、Ｃｕ残り膜厚が約３００ｎｍになった時に研磨を終了した。研磨後は、パッドおよびウエハー面上のスラリーを純水によって洗い流し、続いて基板を洗浄装置に自動搬送し、市販の薬液を使用したブラシ洗浄および超音波洗浄後に、水洗し、スピン乾燥した。
【００４３】
濃度３０ｗｔ％の過酸化水素水とスラリーの混合比率を重量比で、２：８〜７：３の範囲で混合したスラリーを用いて、基板１を研磨した。研磨前後のＣｕ膜厚を測定し、研磨速度を算出した。Ｃｕ残り膜厚測定は、直径方向、直線状に、配線パターン有部、無部の各々１２点ずつ測定した。基板上のＴＥＧチップの配置と膜厚測定点が図１０に示される。同じ基板を用いて、１００μｍ／１００μｍのＬ＆Ｓパターンの段差量の測定を実施した。段差量は、ウエハー中心からの距離が１ｃｍ，６ｃｍ，１１ｃｍ，１３．５ｃｍ，１４．５ｃｍの５パターンについて測定した。この測定結果の平均値が表−１に示される。
【００４４】
表−１
2007109989.tif 000003
表−１の結果から、２段階の研磨をする場合、最初の第１の研磨条件としては、凹凸パターン在り領域の研磨速度と凹凸パターン無し領域の研磨速度との差が小さい条件１や条件２が適しており、後の第２の研磨条件としては、段差解消性が良い条件４〜６が適していると考えられる。条件１，２は、凹凸パターン在り領域の研磨速度と凹凸パターン無し領域の研磨速度差が小さい（研磨速度比がほぼ１）ことから、機械的作用依存性が弱い状態になっている。そして、過酸化水素水の混合割合が大きくなるに伴って、研磨速度比が大きくなることから、機械的作用依存性が強い状態に変わると考えられる。又、過酸化水素水の混合割合が大きくなるに伴って、段差解消性が良くなる。このことからも、機械的作用依存性が強い状態に変わることが判る。第１の条件としては、或る程度の段差解消性が必要であるが、条件１，２では、初期段差２００ｎｍに対して研磨後の段差量は５５ｎｍ，２５ｎｍであり、十分な段差解消性を有すると考えられる。
【００４５】
又、未研磨の基板１を用いて、２段階の研磨を行った。第１の研磨条件として条件１を用い、Ｃｕ残り膜厚が３００nmになるまで研磨した。その後、研磨を一旦停止する為、スラリーの供給を止め、パッド上のスラリーを純水で洗い流した。続いて、第２の研磨条件として条件４を用い、バリア膜が露出するまで研磨した。バリア膜が露出後も同条件で２０秒間オーバー研磨した。Ｃｕ残り膜厚が３００nmになった時点やバリア膜が露出した時点は、渦電流式終点検出器で検出された。図１１に研磨中の終点検出器の出力が示される。不要なＣｕ膜がほぼ除去された後は、終点検出器からの出力がほぼ一定になる。従って、第２の研磨条件で研磨中、終点検出器からの出力の傾き、即ち、微分値が０になった時点を終点とし、その後の研磨時間をオーバー研磨時間とする。微分値が０になった終点では、バリア膜上に極薄いＣｕ膜が残っている可能性が有る。それを除去する為、オーバー研磨を行った。オーバー研磨後は、パッド上と基板表面のスラリーを純水によって洗い流した。続いて、基板を洗浄装置に自動搬送し、市販の薬液を使用したブラシ洗浄・超音波洗浄の後に、水洗し、スピン乾燥した。
【００４６】
同様にして、第１の研磨条件として条件１、第２の研磨条件として条件５，６を用いて、基板１の研磨を行った。
【００４７】
上記３条件（第２の研磨条件として条件４〜５を用いる研磨条件）で研磨した基板１の平坦性を測定した結果、各ウエハーの１００μｍ／１００μｍのＬ＆Ｓパターンのディッシング量の平均値が２０〜３０ｎｍと良好な結果が得られた。又、基板表面を目視と光学顕微鏡とを用いて観察した結果、Ｃｕ残りは無いことが確認された。又、第１の研磨条件（条件１）によってＣｕ残り膜厚が４００ｎｍ（研磨量２００ｎｍ）、及び２００ｎｍ（研磨量４００ｎｍ）まで研磨した後、第２の研磨条件（条件４）で研磨した場合、共に、ほぼ同じ結果が得られた。
従って、第１の研磨条件による研磨量は、配線溝深さに対して１〜２倍の範囲であれば格別な制約は無いことが判った。
【００４８】
又、第１の研磨条件による研磨によって、Ｃｕ残り膜厚が４００ｎｍまで研磨された時の１００μｍ／１００μｍのＬ＆Ｓパターンの段差量は９０ｎｍであり、Ｃｕ残り膜厚が２００ｎｍまで研磨された時の１００μｍ／１００μｍのＬ＆Ｓパターンの段差量は４０ｎｍであった。
従って、第１の研磨条件による研磨によって、段差量が初期段差量の１／２以下に解消されれば十分であることが判った。
【００４９】
次に、バリア研磨用のプラテンを用い、市販のバリア用スラリーを使用して、上記３条件（第２の研磨条件として条件４〜５を用いる研磨条件）でＣｕ研磨した基板のバリア研磨を実施した。研磨後は、パッドと基板表面のスラリーを純水によって洗い流した後、基板を洗浄装置に自動搬送し、市販の薬液を使用したブラシ洗浄・超音波洗浄の後に、水洗し、スピン乾燥した。研磨後の平坦性を測定した結果、１００μｍ／１００μｍのＬ＆Ｓパターンのディッシング量の平均値は１０〜２０ｎｍとなった。使用したバリア研磨条件のバリア膜と絶縁膜とＣｕ膜との研磨速度比は、２：１：１程度で、バリア膜の研磨速度がＣｕ膜の研磨速度に対して速い為、バリア研磨後のディッシングはＣｕ研磨後より小さくなっている。平坦性の目標値は、配線溝深さの１０％程度以下であり、本件では、２０ｎｍ以下である。上記の結果はこの目標を満足している。又、Ｃｕ研磨とバリア研磨とを連続して処理した場合についても、同じ平坦性が得られることが確認された。
【００５０】
Ｃｕ配線の電気特性を測定する為、上記３条件でＣｕ研磨し、連続してバリア研磨まで終了した基板を作製した。その基板に、Ｃｕ拡散バリア膜とパッシベーション膜を形成後、パッド部分を開口し、ＴｉとＡｌ膜を成膜、エッチングしてＡｌパッドを形成した。その後、オートプローバーを用いて電気特性を測定した。９０ｎｍ／９０ｎｍのＬ＆Ｓで、配線長９２ｃｍの折り返しパターンの配線抵抗をウエハー面内６４チップ全てについて測定した結果、導通歩留まり１００％、配線抵抗のバラツキの幅は１０％であった。又、９０ｎｍ／９０ｎｍのＬ＆Ｓで、対向長９２ｃｍの櫛パターンのショートチェックを６４チップについて行った結果、歩留まりは１００％で、微細配線部のＣｕ残りによる配線間ショートは無いことが確認された。
【００５１】
２段階の研磨における第１の研磨条件としては、表面の凹凸による研磨速度差が小さい条件が適しているが、これまでそのような研磨速度差を評価する適切な方法が無かった。本検討により、チップ内に作成した凹凸パターン在り領域と凹凸パターン無し領域の研磨速度を測定し、比較する方法が研磨速度に対する表面の凹凸の影響を評価する方法として適していることが判った。第２の研磨条件としては、機械的作用依存性が強い状態の研磨条件が適している。研磨速度の機械的作用依存性の評価方法としては、従来から、一定膜厚のＣｕを研磨した後の表面の段差量を測定する方法が用いられてきた。しかしながら、この方法は、研磨膜厚の変動の影響を受け易く、測定に時間が掛かる為に測定点数を増やし難く、又、測定結果のバラツキが大きいなどの問題があり、有効な方法ではなかった。又、本実施例から、凹凸パターン在り領域の研磨速度／凹凸パターン無し領域の研磨速度と、研磨速度の機械的作用に対する依存性の強さに相関が有ることが判った。そして、研磨速度比の測定にあっては、段差測定による方法のような問題がない為、研磨速度の機械的作用依存性の評価方法として極めて有効であると考えられる。
【００５２】
上記３条件の第１の研磨条件として、条件１の代わりに条件２を用いた場合も、同等の結果が得られた。このことから、表面の凹凸による研磨速度差が小さいことが必要となる第１の研磨条件としては、（凹凸パターン在り領域の研磨速度）／（凹凸パターン無し領域の研磨速度）が、上記のような研磨速度測定方法を使用した場合、０．８〜１．１（中でも、０．９以上。特に、０．９５以上。そして、１．０５以下。）の範囲となる研磨条件が適している。又、第１の研磨条件としては、或る程度の段差解消性が必要である。条件１，２で、初期段差２００ｎｍに対しＣｕ膜厚を３００ｎｍした場合の段差解消量は、それぞれ１４５ｎｍ，１７５ｎｍである。このことから、１００μｍ／１００μｍのＬ＆Ｓにおいて、初期段差量の１．５倍の厚さのＣｕを研磨した場合、Ｃｕ研磨量の１／２以上の段差が解消されれば段差解消性は十分であると考えられる。
そして、条件１，２で初期段差量２００ｎｍに対してＣｕ残り膜厚が３００ｎｍまで研磨された後の段差量は、各々、５５ｎｍ，２５ｎｍである。段差解消性が良すぎると、パターンの凹凸による研磨速度差が大きくなることから、前記の結果と併せて考えると、第１の研磨条件による研磨後における段差量が初期段差量の１／２〜１／１０に解消されるのが好ましいと考えられる。
【００５３】
次に、第２の研磨条件として、条件４〜６を用いることで良好な結果が得られたことから、段差解消性が必要となる第２の研磨条件としては、（凹凸パターン在り領域の研磨速度）／（凹凸パターン無し領域の研磨速度）が、上記のような研磨速度測定方法を使用した場合、１．２以上（中でも、１．２５以上。特に、１．３以上。更には、１．５以上。そして、１０以下。中でも、５以下。特に、３以下。更には、２以下。もっと更には、１．８５以下。）の範囲となる研磨条件が適している。
【００５４】
上記実施例では、第１、第２の研磨条件で、同じスラリーの過酸化水素水の混合割合が異なるものを用いているが、第１及び第２の研磨条件に必要な特性が得られれば、第１の研磨条件と第２の研磨条件とで異なるスラリーを使用することも可能である。その場合、２種類のスラリーを同一プラテン上で使用することで、砥粒成分の凝集などプロセスに対する悪影響が予想される場合は、三つのプラテンを有する装置を用いて、第１の研磨条件と第２の研磨条件のＣｕ研磨を異なるプラテンで実施した後、第３のプラテンでバリア研磨をするのが望ましい。本実施例の如く、１種類のスラリーを酸化剤の混合割合を変えて用いる場合でも、３つのプラテンを有する装置を用いて、第１及び第２の研磨条件のＣｕ研磨を異なるプラテンで実施しても良く、その場合にはスループットを向上することが出来る。又、本実施例の如く、１種類のスラリーを酸化剤の混合割合を変えて用いる場合は、同一プラテンで、第１，第２の研磨を実施してもプロセスに対して悪影響が出ることはない。尚、１種類のスラリーのみを使用する方が、工程管理、材料コストの面でも有利である。
【００５５】
次に、比較の為、条件１のみでバリア膜が露出するまでＣｕ研磨を行った。その結果、Ｃｕ残りは認められ無かったものの、１００μｍ／１００μｍのＬ＆Ｓパターンのディッシングは６０ｎｍと大きくなった。
【００５６】
又、条件５のみで研磨を行った結果、４０秒間オーバー研磨をしてもＣｕ残りが除去できないことが判った。
【００５７】
更に、条件２，３，４のみでＣｕ研磨を行ったが、いずれの場合も、ディッシングの低減およびＣｕ残りの除去を共に達成することは出来なかった。
【図面の簡単な説明】
【００５８】
【図１】本発明によるＣＭＰの進行状況説明図
【図２】従来のＣＭＰにおける不具合の状況説明図
【図３】従来のＣＭＰにおける不具合の状況説明図
【図４】ＣＭＰ装置の概略図
【図５】基板の断面図
【図６】ＴＥＧチップの概略図
【図７】膜厚測定における渦電流検出器の出力
【図８】平坦性測定用Ｌ＆Ｓパターンの概略図
【図９】平坦性の説明図
【図１０】基板上のＴＥＧチップの配置と膜厚測定点説明図
【図１１】２段階研磨における渦電流検出器の出力説明図                                       代  理  人  宇  高    克  己
【図１】
2007109989.tif 000004
【図２】
2007109989.tif 000005
【図３】
2007109989.tif 000006
【図４】
2007109989.tif 000007
【図５】
2007109989.tif 000008
【図６】
2007109989.tif 000009
【図７】
2007109989.tif 000010
【図８】
2007109989.tif 000011
【図９】
2007109989.tif 000012
【図１０】
2007109989.tif 000013
【図１１】
2007109989.tif 000014