(57)【要約】【課題】電界効果トランジスタを製造する際に、低ゲート抵抗化し、かつゲート/オーミック電極間の寄生容量を低減する。【解決手段】半導体基板1上の半導体活性層3の表面に絶縁膜5を形成する工程と、絶縁膜5を貫通する開口5a部を形成する工程と、絶縁膜5およびその開口5aより露出した半導体活性層3の表面に高融点金属膜6とドライエッチング可能な低抵抗金属膜7Aとを積層する工程と、前記の積層膜をエッチングしてＴ字型の電極9を形成する工程と、電極9の内の少なくとも低抵抗金属膜7Aの上面および側面を覆う保護膜12を形成する工程と、保護膜12の存在下にフッ酸を含むエッチング液により絶縁膜5の一部若しくは全てを除去して電極9の近傍に空隙10を形成する工程とを有する、電界効果トランジスタの製造方法。保護膜12で電極9をフッ酸から保護しつつ絶縁膜5を除去することができる。【選択図】図１
2007305816.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の半導体活性層の表面に絶縁膜を形成する工程と、
前記絶縁膜を貫通する開口部を形成する工程と、
前記絶縁膜およびその開口部より露出した半導体活性層の表面に高融点金属とドライエッチング可能な低抵抗金属とを積層する工程と、
前記高融点金属と低抵抗金属との積層膜をエッチングして、前記開口部内にあって前記半導体活性層に接続した下部よりも絶縁膜上に位置する上部が大きいＴ字型のゲート電極を形成する工程と、
前記ゲート電極の内の少なくとも低抵抗金属の上面および側面を覆う保護膜を形成する工程と、
前記保護膜の存在下にフッ酸を含むエッチング液により前記絶縁膜の一部若しくは全てを除去して前記ゲート電極の近傍に空隙を形成する工程と
を有した電界効果トランジスタの製造方法。
【請求項２】
低抵抗金属がアルミニウムもしくはその合金または銅もしくはその合金である請求項１記載の電界効果トランジスタの製造方法。
【請求項３】
絶縁膜がシリコン酸化膜であり、保護膜がシリコン窒化膜であり、前記シリコン窒化膜は低抵抗金属膜の上面および側面に窒化処理を施してから連続して堆積する請求項１記載の電界効果トランジスタの製造方法。
【請求項４】
絶縁膜がシリコン酸化膜であり、保護膜がシリコン窒化膜であり、前記シリコン窒化膜中の水素原子濃度が前記絶縁膜中の水素原子濃度の１０％以下である請求項１記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
ＧａＡｓに代表される化合物半導体を使用する電界効果トランジスタは、移動体通信携帯端末用の高周波半導体デバイスとして広く実用化されている。一般に、化合物半導体を使用する電界効果トランジスタのゲート電極には、高周波特性の向上のために、低ゲート抵抗化およびゲート/オーミック電極間の低寄生容量化の両立が望まれる。そのため低抵抗金属であるＡｕ（金）やＰｔ（白金）を使用して、断面形状がＴ字型のゲート電極構造を形成する手法が用いられる場合が多い。
【０００３】
Ｔ字型のゲート電極構造を形成する手法は、現在までに様々な手法が考案されている。特許文献１などに開示されている、低抵抗金属としてＡｕを使用して且つ絶縁膜を型枠に用いてＴ字型ゲート電極を形成するプロセスを図２に示す。
【０００４】
先ず、図２（a）に示すように、半導体基板１（ＧａＡｓ基板）の上にバッファ層２（ノンドープＧａＡｓ層）を介して半導体活性層３（ｎ−ＧａＡｓ層）を形成し、その上に、絶縁膜５（ＳｉＯ２膜）をＣＶＤ法等で堆積するとともに、所定の間隙を設けてキャップ層４（ｎ＋ＧａＡｓ層）を形成し、ゲートを形成する部位の絶縁膜５にレジストをマスクにして（図示せず）ドライエッチ法等を使用して開口５ａを形成する。
【０００５】
次に、図２（b）に示すように、絶縁膜５およびその開口５ａより露出した半導体活性層３の表面にスパッタ法によりＷＳｉである高融点金属膜６（以下、ＷＳｉ膜６という）を堆積し、その上にＡｕ（若しくはＰｔ等）である低抵抗金属膜７（以下、Ａｕ膜７という）を連続してスパッタ堆積する。このＷＳｉ膜６／Ａｕ膜７の積層金属膜の上に、所望のゲート電極幅に見合うレジストよりなるマスク（以下、レジストマスクという）８を形成する。
【０００６】
その状態で、ＷＳｉ膜６／Ａｕ膜７の積層金属膜について、Ａｕをイオンミリング法で加工・除去した後に、ＲＩＥ法（反応性イオンエッチング法）によってＷＳｉ膜を下地の絶縁膜５に対して選択的にドライエッチングして除去することにより、図２（c）に示すように、半導体活性層３に接続した下部よりも絶縁膜５上に位置する上部が大きいＴ字型のゲート電極９を形成し、その周囲の絶縁膜５を露出させる。
【０００７】
次に、レジスト８を除去し、絶縁膜５をフッ酸によって除去することにより、図２（ｄ）に示すように、ゲート電極９の近傍に空隙１０を形成する。
次に、キャップ層４に対してＡｕ、Ｇｅ、及び、Ｎｉの合金から成るオーミック電極（図示せず）を形成した後に、図２（ｅ）に示すように、ゲート/オーミック電極および半導体表面の表面を保護するパシベーション膜１１（ＳｉＮ膜）、つまりゲート電極９と半導体活性層３とキャップ層４の露出面を覆うパシベーション膜ＳｉＮ１１をＣＶＤ法等で堆積する。
【０００８】
以上のようにして、ゲート/オーミック電極間の寄生容量を空隙１０によって低減した電界効果トランジスタを形成することができる。
【特許文献１】特開平８―３０６７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
低抵抗金属としてＡｕを使用してＷＳｉ／ＡｕのＴ字型のゲート電極を形成する従来の方法においては、Ａｕのドライエッチング加工が難しいため、上記のようにイオンミリング法とＲＩＥ法とを併用することが必須であった。
【００１０】
そのため、特に大口径（６インチ）の化合物半導体ウエハを対象とするプロセスで、歩留向上のために、ドライエッチング法で容易に加工できるＡｌやＣｕ等の低抵抗金属を使用する代替プロセスが求められていた。
【００１１】
しかしＡｌやＣｕ等の低抵抗金属は容易にフッ酸に溶解されるため、ゲート電極の近傍に空隙を形成するべくフッ酸によって絶縁膜を除去する際に、ＡｌやＣｕ等も溶解されてしまうことになり、Ｔ字型のゲート電極を形成すること自体が困難であった。そのためゲート/オーミック電極間の寄生容量を低減する手法の確立が求められていた。
【００１２】
本発明は上記課題を解決するもので、ドライエッチング法で容易に加工できる電極材料を使用して低ゲート抵抗化しながら、ゲート/オーミック電極間の寄生容量を低減することができる、電界効果トランジスタの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本発明は、ＡｌやＣｕ等を低抵抗金属として用いてゲート電極を形成し、低抵抗金属の上面および側面を覆う保護膜を形成し、その保護膜でゲート電極をフッ酸から保護しつつ絶縁膜を除去するようにしたものである。
【００１４】
すなわち、本発明の電界効果トランジスタの製造方法は、半導体基板上の半導体活性層の表面に絶縁膜を形成する工程と、前記絶縁膜を貫通する開口部を形成する工程と、前記絶縁膜およびその開口部より露出した半導体活性層の表面に高融点金属とドライエッチング可能な低抵抗金属とを積層する工程と、前記高融点金属と低抵抗金属との積層膜をエッチングして、前記開口部内にあって前記半導体活性層に接続した下部よりも絶縁膜上に位置する上部が大きいＴ字型のゲート電極を形成する工程と、前記ゲート電極の内の少なくとも低抵抗金属の上面および側面を覆う保護膜を形成する工程と、前記保護膜の存在下にフッ酸を含むエッチング液により前記絶縁膜の一部若しくは全てを除去して前記ゲート電極の近傍に空隙を形成する工程とを有することを特徴とする。
【００１５】
低抵抗金属は、アルミニウムもしくはその合金、または銅もしくはその合金であってよい。
絶縁膜がシリコン酸化膜であり、保護膜がシリコン窒化膜であるときには、前記シリコン窒化膜は、低抵抗金属膜の上面および側面に窒化処理を施してから連続して堆積するのが好ましい。
【００１６】
絶縁膜がシリコン酸化膜であり、保護膜がシリコン窒化膜であるときには、前記シリコン窒化膜中の水素原子濃度が前記絶縁膜中の水素原子濃度の１０％以下であるのが好ましい。
【発明の効果】
【００１７】
本発明の電界効果トランジスタの製造方法は、高融点金属とドライエッチング可能な低抵抗金属とを用いてゲート電極を形成し、低抵抗金属の上面および側面を覆う保護膜を形成し、その保護膜でゲート電極をフッ酸から保護しつつ絶縁膜を除去して空隙を形成することで寄生容量を低減する。低抵抗金属としてＡｌやＣｕ等を用いるので、ＡｕやＰｔを用いていた従来の電極構造の形成過程で必要であったイオンミリング法が不要となり、ドライエッチングによって容易に加工することが可能となり、材料の低コスト化をも図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を、図面を参照しながら具体的に説明する。
図１は本発明の一実施形態における電界効果トランジスタの製造方法を説明する工程断面図である。図１においては先の図２に示したのと同様の部材等に図２と同じ符号を付す。
【００１９】
先ず、図１（a）に示すように、半導体基板１（ＧａＡｓ基板）の上にバッファ層２（ノンドープＧａＡｓ層）を介して半導体活性層３（ｎ−ＧａＡｓ層）を形成し、その上に、絶縁膜５（ＳｉＯ２膜）をＯ３／ＴＥＯＳ（tetraethoxysilane）法もしくはＰＥ（Plasma-Enhanced）−ＣＶＤ法等で堆積するとともに、所定の間隙を設けてキャップ層４（ｎ＋ＧａＡｓ層）を形成し、ゲートを形成する部位の絶縁膜５にレジストをマスクにして（図示せず）ドライエッチ法等を使用して開口５ａを形成する。この絶縁膜５は、ＧａＡｓ表面に対する安定性を向上する目的で、ＰＥ−ＣＶＤ法等によって第１層（ＳｉＮx膜）を堆積した後に第２層（ＳｉＯ２膜）を積層した多層構造としてもよい（図示せず）。
【００２０】
そして、ゲートを形成する部位の絶縁膜５に所望のゲート長が得られる幅の開口５ａを、レジストパターンをマスクにして（図示せず）、ＣＨＦ３ガス、ＳＦ６ガス等のプラズマを使用した高周波誘導結合型プラズマエッチング法等のドライエッチ法を使用して、貫通形成する。マスクに使用したレジストパターンはアッシング法等により除去する。
【００２１】
次に、図１（b）に示すように、絶縁膜５およびその開口５ａより露出した半導体活性層３の表面に、ＷＳｉである高融点金属膜６（以下、ＷＳｉ膜６という）、さらにその上にＡｌ（若しくはＡｌ合金）である低抵抗金属膜７Ａ（以下、Ａｌ膜７Ａという）をスパッタ法により連続して各々所望の膜厚にて堆積する。そしてＷＳｉ膜６／Ａｌ膜７Ａの積層金属膜の上に所望の上部電極幅に見合うレジストマスク８を形成する。
【００２２】
その状態で、Ｃｌガス等のプラズマを使用する高周波誘導結合型プラズマエッチング法等のドライエッチ法を実施することにより、図１（c）に示すように、ＷＳｉ膜６／Ａｌ膜７Ａの積層金属膜をエッチング加工して、半導体活性層３に接続した下部よりも絶縁膜５上に位置する上部が大きいＴ字型のゲート電極９を形成し、その周囲の絶縁膜５を露出させる。
【００２３】
次に、図１（ｄ）に示すように、レジストマスク８を除去したうえで、ゲート電極９の内の少なくともＡｌ膜７Ａの上面および側面を覆うように、ここではＷＳｉ膜６の側面をも覆うように保護膜１２（ＳｉＮ膜）を形成する。
【００２４】
そのためには、上記のゲート電極９と絶縁膜５とを上部に有した基板全面に、ＣＶＤ法で所望の膜厚の保護膜１２を堆積し、その保護膜１２の上にゲート電極９の上部幅よりも広い面積を覆うレジストマスク（図示せず）を形成し、その状態で、ＣＨＦ３ガスあるいはＳＦ６ガス等のプラズマを使用する高周波誘導結合型プラズマエッチング法等のドライエッチ法を実施することにより、保護膜１２を前記レジストマスクに見合う寸法に加工し、その周囲の絶縁膜５を露出させる。そしてレジストマスクをアッシング法等により除去する。なお基板全面に保護膜１２を堆積する前に、ＷＳｉ膜６／Ａｌ膜７Ａの積層金属膜の上面および側面に対して窒化処理を施すことで、保護膜１２とＷＳｉ膜６／Ａｌ膜７Ａの積層金属膜の密着性向上を図ってもよい。
【００２５】
次に、所定の形状に加工した保護膜１２の存在下に絶縁膜５の一部若しくは全てをフッ酸を含むエッチング液によって除去することにより、図１（ｅ）に示すように、保護膜１２を備えたＴ字型ゲート電極９の全体（下面を除く）を露出させ、その下傍、すなわちその両側に配置されたキャップ層４との間に空隙１０を形成する。
【００２６】
つまり、保護膜１２によってゲート電極９をフッ酸から保護しつつ、保護膜１２と絶縁膜５とのフッ酸エッチレート選択性を利用して、絶縁膜５の全て若しくは一部を除去するのである。結果的には、絶縁膜５を型枠に用いてＴ字型ゲート電極９を形成し、空隙１０を形成することになる。
【００２７】
このときに、保護膜１２（ＳｉＮx膜）と絶縁膜５（ＳｉＯ２膜）との選択性を向上させるために、保護膜１２中の水素原子濃度を低水素濃度としておくこと、具体的には水素原子濃度１０％以下としておくことが好ましい。それによりフッ酸に対する保護膜１２のエッチレートを極めて遅くすることができ、制御性をより高めることが可能となる。
【００２８】
次に、キャップ層４に対してＡｕ、Ｇｅ、及び、Ｎｉの合金から成るオーミック金属とのシンター処理によってオーミック電極（図示せず）を形成した後、図１（ｆ）に示すように、ゲート/オーミック電極および半導体表面の表面を保護するパシベーション膜１１（ＳｉＮx膜）、つまり保護膜１２を備えたゲート電極９と半導体活性層３とキャップ層４の露出面を覆うパシベーション膜１１をＣＶＤ法等で堆積する。
【００２９】
以上のようにして、ゲート/オーミック電極間の寄生容量を空隙１０によって低減した電界効果トランジスタを形成することができる。
なお、この実施形態では低抵抗金属としてＡｌないしはＡｌ合金を使用するものとして説明したが、ＣｕないしはＣｕ合金を使用する場合も同様にしてＴ字型ゲート電極９および空隙１０を形成することが可能である。
【産業上の利用可能性】
【００３０】
本発明は、移動体通信携帯端末用の高周波半導体デバイス等として広く使用される、化合物半導体を用いた電界効果トランジスタの製造に有用である。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態における電界効果トランジスタの製造方法を説明する工程断面図
【図２】従来より行われている電界効果トランジスタの製造方法を説明する工程断面図
【符号の説明】
【００３２】
１    半導体基板
３    半導体活性層
５    絶縁膜
5a    開口
６    高融点金属膜
７    低抵抗金属膜
９    電極
10    空隙
12    保護膜
【図１】
2007305816.tif 000003
【図２】
2007305816.tif 000004