(57)【要約】【課題】リソグラフィ・シミュレーションの計算領域を狭くしても転写パターンを正確に検証することができ、計算時間の短縮とパターン検証の正確性との両立をはかる。【解決手段】マスク上に形成されたパターンが試料上にどのように転写されるかを、マスクのパターンデータに基づくシミュレーションによって予測するリソグラフィ・シミュレーション方法であって、マスクレイアウトの最小周期を求めるステップＳ１と、シミュレーションに用いるパターンデータの計算領域をＳ１で求めた最小周期の整数倍に設定するステップＳ２と、Ｓ２で設定した計算領域で、周期の崩れたパターンを含むレイアウトに対してシミュレーションを行うステップＳ４とを含む。【選択図】図１
2007317921.tif 000002
【特許請求の範囲】
【請求項１】
マスク上に形成されたパターンが試料上にどのように転写されるのかを、マスクのパターンデータに基づくシミュレーションによって予測するリソグラフィ・シミュレーション方法であって、
周期の崩れたパターンを含むマスクレイアウトに対して前記シミュレーションを行う際に、前記シミュレーションに用いるパターンデータの計算領域を、マスクレイアウトの最小周期の整数倍に設定したことを特徴とするリソグラフィ・シミュレーション方法。
【請求項２】
マスク上に形成されたパターンが試料上にどのように転写されるのかを、マスクのパターンデータに基づくシミュレーションによって予測するリソグラフィ・シミュレーション方法であって、
マスクレイアウトの最小周期を求めるステップと、
前記シミュレーションに用いるパターンデータの計算領域を前記求めた最小周期の整数倍に設定するステップと、
前記設定した計算領域で、周期の崩れたパターンを含むレイアウトに対して前記シミュレーションを行うステップと、
を含むことを特徴とするリソグラフィ・シミュレーション方法。
【請求項３】
前記マスクレイアウトの最小周期の整数倍として決定する計算領域が、計算する箇所から光学的に独立と考えられる距離までを半径とする計算領域よりも小さいことを特徴とする請求項１又は２記載のリソグラフィ・シミュレーション方法。
【請求項４】
前記計算する箇所から光学的に独立と考えられる距離までを半径とする計算領域を、シミュレーション計算に許される誤差より計算誤差が小さいことを満たす最小の計算領域としたことを特徴とする請求項３記載のリソグラフィ・シミュレーション方法。
【請求項５】
マスク上に形成されたパターンが試料上にどのように転写されるかをシミュレーションによって予測する方法をコンピュータに実行させるためのプログラムであって、
マスクレイアウトの最小周期を求める手順と、
前記シミュレーションに用いるパターンデータの計算領域を前記求めた最小周期の整数倍に設定する手順と、
前記設定した計算領域で、周期の崩れたパターンを含むレイアウトをシミュレーションする手順と、
をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスク上に形成されたパターンがウェハ等の試料上にどのように転写されるかをリソグラフィ・シミュレーションによって予測するためのリソグラフィ・シミュレーション方法、更にはこの方法をコンピュータに実行させるためのプログラムに関する。
【背景技術】
【０００２】
近年、ＬＳＩの高集積化が急速に進み、パターン検証やパターン補正等のためのリソグラフィ・シミュレーションの役割が大きくなってきた。例えば、デバイスパターンが与えられた場合に、露光条件の最適化、マスク値の最適化など、従来の実験ベースでの最適化ではコストがかかりすぎるという問題があった。そこで、露光条件の最適化又はマスク値の最適化をリソグラフィ・シミュレーションによって行うという提案がなされてきた。その場合に重要なのはリソグラフィ・シミュレーションの精度と速度である。
【０００３】
パターン検証のためのリソグラフィ・シミュレーションを高精度に行うには、パターン上の注目するある点を中心に、広い領域を計算する必要がある。しかし、広い領域の計算には膨大な計算時間が必要なため、現実のリソグラフィ・シミュレーションでは、計算時間と精度を比較して計算領域を決定している（例えば、非特許文献１参照）。ところが、近年のＬＳＩの更なる高集積化に伴い計算領域を大きくせざるを得なくなっており、その結果として、リソグラフィ・シミュレーションの計算時間が増大する問題を招いている。
【非特許文献１】SPIE vol.3051 P567-577
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、リソグラフィ・シミュレーションの計算領域を広くすると正確なパターン検証は可能であるが、処理時間の増大を招く。これとは逆に計算領域を狭くすると処理時間は短縮できるが、正確なパターン検証が困難になる。即ち、リソグラフィ・シミュレーションの計算領域とパターン検証の正確性との間にはトレードオフの関係があった。
【０００５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、リソグラフィ・シミュレーションの計算領域を狭くしても転写パターンを正確に予測することができ、計算時間の短縮とパターン検証の正確性との両立をはかり得るリソグラフィ・シミュレーション方法を提供することにある。
【０００６】
また、本発明の他の目的は、上記方法をコンピュータに実行させるためのプログラムを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、次のような構成を採用している。
【０００８】
即ち、本発明の一態様は、マスク上に形成されたパターンが試料上にどのように転写されるのかを、マスクのパターンデータに基づくシミュレーションによって予測するリソグラフィ・シミュレーション方法であって、周期の崩れたパターンを含むマスクレイアウトに対して前記シミュレーションを行う際に、前記シミュレーションに用いるパターンデータの計算領域を、マスクレイアウトの最小周期の整数倍に設定したことを特徴とする。
【０００９】
また、本発明の他の態様は、マスク上に形成されたパターンが試料上にどのように転写されるのかを、マスクのパターンデータに基づくシミュレーションによって予測するリソグラフィ・シミュレーション方法であって、マスクレイアウトの最小周期を求めるステップと、前記シミュレーションに用いるパターンデータの計算領域を前記求めた最小周期の整数倍に設定するステップと、前記設定した計算領域で、周期の崩れたパターンを含むレイアウトに対して前記シミュレーションを行うステップと、を含むことを特徴とする。
【００１０】
また、本発明の更に他の態様は、マスク上に形成されたパターンが試料上にどのように転写されるのかをシミュレーションによって予測する方法をコンピュータに実行させるためのプログラムであって、マスクレイアウトの最小周期を求める手順と、前記シミュレーションに用いるマスクデータの計算領域を前記求めた最小周期の整数倍に設定する手順と、前記設定した計算領域で、周期の崩れたパターンを含むレイアウトをシミュレーションする手順と、をコンピュータに実行させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、リソグラフィ・シミュレーションに用いるパターンデータの計算領域を、マスクレイアウトの最小周期の整数倍に設定することにより、周期の崩れたパターンを含むマスクレイアウトに対してシミュレーションの計算領域を狭くしても転写パターンを正確に予測することができる。従って、計算時間の短縮とパターン検証の正確性との両立をはかることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるリソグラフィ・シミュレーション方法方法を用いた半導体装置の製造方法を示すフローチャートである。
【００１４】
まず、パターン露光に用いるマスクのパターンデータから、マスクレイアウト中の最小周期を調査する（ステップＳ１）。ここで、マスクのパターンデータは周期性の崩れたマスクレイアウトを含んでいるものをする。
【００１５】
次いで、リソグラフィ・シミュレーションの計算領域を設定する（ステップＳ２）。このときの計算領域は、マスクレイアウトの最小周期の整数倍に設定する。ここで、マスクレイアウトの最小周期の整数倍として決定する計算領域Ａは、計算する箇所から光学的に独立と考えられる距離までを半径とする計算領域Ｂよりも小さいのが望ましい。より具体的には、計算する箇所から光学的に独立と考えられる距離までを半径とする計算領域Ｂを、シミュレーション計算に許される誤差より計算誤差が小さいことを満たす最小の計算領域とし、計算領域Ａを計算領域Ｂよりも小さい領域に設定する。
【００１６】
これにより、計算領域の縮小化をはかり、計算時間の短縮を実現する。なお、リソグラフィ・シミュレーションの計算領域Ａを一般的な計算領域Ｂよりも小さくしたことにより、従来方法ではシミュレーションの誤差を発生することになるが、本実施形態ではこれを後述する方法により解決している。
【００１７】
次いで、リソグラフィ・シミュレーションによりパターン補正（ＯＰＣ：Optical proximity correction）を行い、光学的な近接効果を考慮してマスクパターンを補正する（ステップＳ３）。このリソグラフィ・シミュレーションでは、Ｓ２の工程で設定した計算領域Ａを用いる。
【００１８】
次いで、パターン検証を行う（ステップＳ４）。即ち、Ｓ３で作成したマスクパターンに対し、リソグラフィ・シミュレーションを行い、ウェハ上で希望する寸法通りに仕上がるかどうかを検証する。このリソグラフィ・シミュレーションにおいても、Ｓ２で設定した計算領域Ａを用いる。
【００１９】
ここで、マスクのパターンがウェハ上に希望する寸法通りに仕上がっていない場合は、露光条件やマスク値を変更する。具体的には、露光条件やマスク値の変更を行い、再度のパターン補正及びパターン検証を行う。
【００２０】
マスクのパターンがウェハ上に希望する寸法通りに仕上がっている場合は、Ｓ３で補正し、Ｓ４で検証したマスクのパターンデータを基にフォトマスクを作製する（ステップＳ５）。
【００２１】
次いで、Ｓ５で作製したマスクを用いて、投影露光装置によりマスクのパターンをウェハ上に転写し、デバイスのパターンを作製する（ステップＳ６）。
【００２２】
本発明者らは、各種のパターン寸法において、計算領域と実際に形成されるパターン寸法との関係を調べた。
【００２３】
図２〜図４は、ラインとスペースのマスクパターン（ライン＆スペースパターン）１００を用いた場合の計算領域を説明するための図である。図２は、計算領域１０１をマスクパターンのピッチの整数倍とした場合の概念図である。図３は、計算領域１０２をマスクパターンのピッチの整数倍＋ピッチ／４とした場合の概念図である。図４は、計算領域１０３をマスクパターンのピッチの整数倍＋ピッチ／２とした場合の概念図である。
【００２４】
図５は、計算領域を２μｍ程度、３μｍ程度、４μｍ程度、６μｍ程度を基準にした場合のシミュレーション誤差を示している。何れも、計算領域をマスクパターンのピッチの整数倍とした場合（それぞれ、ピッチの１８倍、ピッチの２７倍、ピッチの３６倍、ピッチの５４倍）の線幅に対して、計算領域をマスクパターンの整数倍＋ピッチ／４とした場合（それぞれ、ピッチの１８．２５倍、ピッチの２７．２５倍、ピッチの３６．２５倍、ピッチの５４．２５倍）の線幅との差のＲＭＳ、及び計算領域をマスクパターンの整数倍＋ピッチ／２とした場合（それぞれ、ピッチの１８．５倍、ピッチの２７．５倍、ピッチの３６．５倍、ピッチの５４．５倍）の線幅との差のＲＭＳを示している。
【００２５】
図５から、計算領域が２μｍ、３μｍ、４μｍの場合、（整数倍＋ピッチ／４）又は（整数倍＋ピッチ／２）の条件でＲＭＳが大きくなっており、計算領域が６μｍの場合、何れのピッチでもＲＭＳが小さくなっているのが分かる。
【００２６】
計算領域をピッチの整数倍、ピッチの整数倍＋ピッチ／４、ピッチの整数倍＋ピッチ／２とすることで線幅が大きく変わる場合は、計算領域の微小な大きさの差によって線幅が大きく揺らいでしまうことになる。これは、この光学条件でマスクパターンを精度良くリソグラフィ・シミュレーションするには、その計算領域が小さ過ぎることを示している。この光学条件とマスクパターンでは、図５より、計算領域の微小な差によっても線幅が殆ど変わらない、６μｍ以上の計算領域が必要であることが分かる。
【００２７】
そこで、６μｍの計算領域で計算した線幅を基準に、計算領域を２μｍ程度、３μｍ程度、４μｍ程度とした場合のＲＭＳを、図６に示す。
【００２８】
図６中の（ピッチの整数倍）は、マスクパターンのピッチの整数倍になる計算領域とした場合（ピッチの１８倍、ピッチの２７倍、ピッチの３６倍）の線幅との差のＲＭＳを示している。また、（ピッチの整数倍＋ピッチ／４）は、ピッチの整数倍＋ピッチ／４の計算領域とした場合（ピッチの１８．２５倍、ピッチの２７．２５倍、ピッチの３６．２５倍）の線幅との差のＲＭＳを示している。さらに、（ピッチの整数倍＋ピッチ／２）は、ピッチの整数倍＋ピッチ／２の計算領域とした場合（ピッチの１８．５倍、ピッチの２７．５倍、ピッチの３６．５倍）の線幅との差のＲＭＳを示している。
【００２９】
ピッチの整数倍とした場合、２μｍ，３μｍ，４μｍの何れにおいてもＲＭＳが小さくなっているのに対し、ピッチの整数倍＋ピッチ／４とした場合、２μｍと３μｍでＲＭＳが大きくなっている。さらに、ピッチの整数倍＋ピッチ／２とした場合２μｍでＲＭＳが大きくなっている。
【００３０】
つまり、マスクの主パターンのピッチの整数倍として計算領域を選んだ場合、計算領域を６μｍとした場合との差が少なく、計算領域を２μｍ程度、３μｍ程度、４μｍ程度の何れの場合でも、それぞれとの差が殆ど変わらない。
【００３１】
従って、本実施形態のように、リソグラフィ・シミュレーションの計算領域をマスクレイアウトの整数倍に設定した場合、２μｍのような小さい計算領域であっても、６μｍのような大きな計算領域を用いたのと同等の精度でリソグラフィ・シミュレーションをすることができる。これは、６μｍのような大きな計算領域を必要とせずに、２μｍのような小さな計算領域でリソグラフィ・シミュレーションができるため、計算時間を短縮できることを意味する。つまり、計算時間の短縮とパターン検証の正確性との両立をはかることができる。
【００３２】
上記の知見に基づき、前記図１のフローチャートに従い、次のようにしてマスクパターンの検証、マスクの作製、及びデバイスの作製を行った。
【００３３】
図７は、１０ｎｍのラインとスペース（１：１）を主なパターンとし、２００ｎｍのラインやスペースを一部に含むパターンの概念図である。図中の１０４は周期の崩れたパターンを含むライン＆スペースのパターン（マスクレイアウト）である。以後、このパターンの一部の領域を計算領域１０５とし、照明には小σの二つ目照明を用いた実施形態を示す。
【００３４】
まず、前記Ｓ１，Ｓ２で、リソグラフィ・シミュレーションの計算領域を、マスクレイアウト中の最小周期の整数倍に設定した。
【００３５】
次いで、上記の計算領域に対して、前記Ｓ３で、リソグラフィ・シミュレーションによりパターン補正を行い、光学的な近接効果を考慮してマスクパターンを補正する。さらに、前記Ｓ４で、リソグラフィ・シミュレーションによりパターン検証を行った。
【００３６】
このときの光強度分布シミュレーションには、下記（１）又は（２）式で与えられる部分コヒーレント結像式が一般に用いられる。
【数１】
2007317921.tif 000003
【００３７】
（１）及び（２）式において、Ｓは有効光源の強度分布、Ｐは投影光学系の瞳関数、* は複素共役、ｍ^ はマスクパターンの複素透過率分布のフーリエ変換、ＴＣＣは相互透過係数（Transmission Cross Coefficient）と呼ばれる伝達関数、Ｉがマスク薄膜近似モデルで計算された光強度分布を表す。
【００３８】
上記のリソグラフィ・シミュレーションにより得られる試料上のパターンはマスクのパターンデータを正確に反映したものであるのが確認された。
【００３９】
次いで、リソグラフィ・シミュレーションによりＯＫと判定されたマスクのパターンデータを基に、前記Ｓ５で、光露光用のマスクを作製した。具体的には、石英等の透明基板上にＣｒ等の遮光膜を設けたマスク基板上に、例えば電子ビーム描画装置等を用いてマスクのパターンデータを描画することにより、露光用マスクを作製した。
【００４０】
次いで、Ｓ５により得られた露光用マスクを用い、前記Ｓ６で、投影露光装置等を用いて、フォトリソグラフィによりウェハ上のレジストにマスクパターンを転写した。その後、現像処理を施すことによりレジストパターンを形成した。このようにして最終的にウェハ上に形成されたパターンは、本来形成すべきパターンに良く一致していた。
【００４１】
このように本実施形態によれば、周期の崩れたパターンを含むマスクレイアウトに対してリソグラフィ・シミュレーションを行う際に、パターンデータの計算領域をマスクレイアウトの最小周期の整数倍に設定することにより、計算領域を狭くしても転写パターンを正確に検証することができる。従って、リソグラフィ・シミュレーションの計算時間の短縮とパターン検証の正確性との両立をはかることができる。そして、正確なパターンが作成できると確認されたパターンデータに基づいてマスクを作製し、更にマスクのパターンをウェハに転写することにより、ウェハ上に精度良くパターンを形成することができる。
【００４２】
（変形例）
なお、本発明は上述した実施形態に限定されるものではない。本発明は、パターン検証のためのリソグラフィ・シミュレーションに限らず、ＯＰＣ等のパターン補正のためのリソグラフィ・シミュレーションに適用することも可能である。また、パターン検証結果に応じてマスクパターンを補正するパターン補正方法に適用することもできる。さらに、補正されたマスクパターンを基に露光用マスクを形成するマスク作製方法、露光用マスクを用いて試料上にパターンを転写するデバイス作製方法に適用することも可能である。
【００４３】
また、実施形態において記載した手法は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク（フロッピー（登録商標）ディスク，ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤ等）、半導体メモリなどの記録媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。
【００４４】
また、実施形態では、シミュレーションの計算において、マスク関数と瞳関数、又はマスク関数と相互透過係数を周波数空間で掛け合わせるようにしたが、これら以外のシミュレーション計算に適用することも可能である。
【００４５】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態に係わるリソグラフィ・シミュレーション方法を用いた半導体装置の製造方法を示すフローチャート。
【図２】ライン＆スペースパターンを用いた場合の計算領域を説明するためのもので、計算領域をマスクパターンのピッチの整数倍とした場合の概念図。
【図３】ライン＆スペースパターンを用いた場合の計算領域を説明するためのもので、計算領域をマスクパターンのピッチの整数倍＋ピッチ／４とした場合の概念図。
【図４】ライン＆スペースパターンを用いた場合の計算領域を説明するためのもので、計算領域をマスクパターンのピッチの整数倍＋ピッチ／２とした場合の概念図。
【図５】計算領域をマスクパターンのピッチの整数倍とした場合の線幅に対して、計算領域をマスクパターンの整数倍＋ピッチ／４とした場合の線幅との差のＲＭＳ、及び計算領域をマスクパターンの整数倍＋ピッチ／２とした場合の線幅の差のＲＭＳを示す図。
【図６】６μｍの計算領域で計算した線幅を基準に、マスクパターンのピッチの整数倍になる計算領域とした場合の線幅との差のＲＭＳ、ピッチの整数倍＋ピッチ／４の計算領域とした場合の線幅との差のＲＭＳ、ピッチの整数倍＋ピッチ／２の計算領域とした場合の線幅との差のＲＭＳを示す図。
【図７】本発明の一実施形態を説明するためのもので、周期の崩れたパターンを含むマスクレイアウトの例を示す図。
【符号の説明】
【００４７】
１００…ライン＆スペースパターン
１０１，１０２，１０３…計算領域
１０４…周期の崩れたパターンを含むライン＆スペースパターン
１０５…計算領域
【図１】
2007317921.tif 000004
【図２】
2007317921.tif 000005
【図３】
2007317921.tif 000006
【図４】
2007317921.tif 000007
【図５】
2007317921.tif 000008
【図６】
2007317921.tif 000009
【図７】
2007317921.tif 000010
【手続補正書】
【提出日】平成19年5月1日(2007.5.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
図７は、６０ｎｍのラインとスペース（１：１）を主なパターンとし、２００ｎｍのラインやスペースを一部に含むパターンの概念図である。図中の１０４は周期の崩れたパターンを含むライン＆スペースのパターン（マスクレイアウト）である。以後、このパターンの一部の領域を計算領域１０５とし、照明には小σの二つ目照明を用いた実施形態を示す。