(57)【要約】【課題】小さな回路規模で、充電電圧が小さい時に発生する突入電流を抑制するチャージポンプ方式ＤＣ−ＤＣコンバータを提供することを目的とする。【解決手段】入力直流電圧ＶＣＣ１が印加される端子Ｔ１とコンデンサ１２との間の線路を断続するＰｃｈＦＥＴ１と、ＰｃｈＦＥＴ１のソース−バックゲート間に接続された抵抗９と、抵抗９を短絡するスイッチ８とを有する。コンデンサ１２の充電電圧Ｖｃがオフセット電圧Ｖｒより低い時にはＰｃｈＦＥＴ１とスイッチ８とをオフ状態とすることにより、起動時の入力電流が抵抗９を介して流れるので突入電流を抑制することができる。【選択図】図１
2007288845.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期を有する制御信号に応答して直流電圧入力端子側から充電されて直流電圧出力端子側へ放電されるコンデンサを利用して、直流入力電圧を直流出力電圧に変換するチャージポンプ方式ＤＣ−ＤＣコンバータであって、
前記直流入力端子側と前記コンデンサとの間の線路を前記制御信号に応じて断続するＦＥＴと、
前記ＦＥＴのバックゲートとソースとの間に接続された抵抗と、
前記コンデンサの両端電圧を所定値と比較する比較手段と、
前記比較手段による比較結果を基に前記コンデンサの両端電圧が前記所定値より低い時に、前記ＦＥＴを前記制御信号の状態にかかわらずオフ状態に維持する手段とを備えたチャージポンプ方式ＤＣ−ＤＣコンバータ。
【請求項２】
前記比較手段による比較結果を基に、前記コンデンサの両端電圧が前記所定値以上の時に前記抵抗を短絡するスイッチを有する請求項１記載のチャージポンプ方式ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流入力電圧を直流出力電圧に変換するチャージポンプ方式ＤＣ−ＤＣコンバータ回路に関し、特に起動時における突入電流の抑制に関するものである。
【背景技術】
【０００２】
近年、電子機器の低電圧化が進み、また多種類の電圧系統を満たす高効率な電源回路が多用されている。特に、携帯端末機器の電源装置として、チャージポンプ方式ＤＣ−ＤＣコンバータが用いられている。基本的なチャージポンプ方式ＤＣ−ＤＣコンバータ回路として、図３の昇圧回路が知られている。
【０００３】
図３において、符号２１〜２４はスイッチを示し、符号２５，２６はコンデンサを示し、符号２７はインバータを示す。符号Ｔ４は入力直流電圧ＶＣＣが印加される端子を示し、符号Ｔ５は入力直流電圧ＶＣＣが印加される端子を示し、符号Ｔ６は昇圧された電圧ＶＯＵＴを出力する端子を示す。符号Ｇ３，Ｇ４はグラウンド電位ＧＮＤに接続される端子を示し、符号Ｏ２は制御信号（矩形波信号）ＯＳＣが入力される端子を示す。
【０００４】
図３の昇圧回路では、スイッチ２１，２２，２３，２４が端子Ｏ２へ与えられる制御信号ＯＳＣによりオン／オフされる。制御信号ＯＳＣにはスイッチ２１，２２，２３，２４のオン／オフを制御させるために、矩形波が用いられる。スイッチ２１およびスイッチ２２の組み合わせと、スイッチ２３およびスイッチ２４の組み合わせとは、それぞれ同時にオン／オフされ、インバータ２７により各組み合わせはオン／オフ動作が互いに逆位相となる。各スイッチ２１，２２，２３，２４は制御信号ＯＳＣがハイレベル状態である時オンとなる。
【０００５】
スイッチ２１，２２がオン状態、スイッチ２３，２４がオフ状態の時、入力直流電圧ＶＣＣが印加される端子Ｔ４からコンデンサ２５に電荷が充電され、コンデンサ２５は入力直流電圧ＶＣＣとほぼ同等の電圧に充電される。次に、スイッチ２１，２２がオフ状態、スイッチ２３，２４がオン状態の時、コンデンサ２５の低電位側は入力直流電圧ＶＣＣが印加される端子Ｔ５に接続され、コンデンサ２５に蓄積された電圧と入力直流電圧ＶＣＣの和、すなわちＶＣＣの２倍の電圧がコンデンサ２６に印加されてコンデンサ２６が充電される。これにより、端子Ｔ６から出力される電圧ＶＯＵＴは、入力直流電圧ＶＣＣのほぼ２倍の電圧となる。
【０００６】
ところが、前述の基本的なチャージポンプ方式ＤＣ−ＤＣコンバータでは、起動時に突入電流が発生する。
【０００７】
図３のチャージポンプが起動する前、スイッチ２１，２２はオフ状態であり、スイッチ２３，２４はオン状態となる。このため、コンデンサ２５，２６は放電された状態となる。この状態から、制御端子Ｏ２に制御信号ＯＳＣが加えられ、スイッチ２１，２２がオン状態となった時、多大な突入電流が発生する。また、この状態からスイッチ２３，２４がオン状態となった場合、コンデンサ２６への充電電荷はコンデンサ２５から供給されることとなり、コンデンサ２５の電荷が減少し、コンデンサ２５の端子間の電圧が低下し、次にスイッチ２１，２２がオン状態となった際、同様に突入電流が発生する。
【０００８】
起動時の突入電流を抑制する手段として、例えば特許文献１では、スイッチ素子２１にＦＥＴを用い、そのＦＥＴのゲート電圧を、コンデンサ２５の充電電圧に応じて制御することで、ＦＥＴのオン抵抗を調整し、突入電流を制限する方法が提案されている。
【０００９】
特許文献１記載のチャージポンプ方式ＤＣ−ＤＣコンバータの回路構成を図４に示し、以下に従来の突入電流抑制方式について説明する。
【００１０】
図４において、符号３１はスイッチとなるＰｃｈＦＥＴを示し、符号３２はＮｃｈＦＥＴを示し、符号３３はスイッチとなるＮｃｈＦＥＴを示し、符号３４は例えばＦＥＴからなるスイッチを示し、符号３５は例えばＦＥＴからなるスイッチを示す。符号３６，３７はコンデンサを示し、符号３８は増幅器を示し、符号３９はインバータを示し、符号４０は抵抗を示す。符号Ｔ７は入力直流電圧ＶＣＣが印加される端子を示し、符号Ｔ８は入力直流電圧ＶＣＣが印加される端子を示し、符号Ｔ９は昇圧された電圧ＶＯＵＴを出力する端子を示す。符号Ｇ５はグラウンド電位ＧＮＤに接続される端子を示し、符号Ｏ３は発振信号ＯＳＣが入力される端子を示す。
【００１１】
図４において、従来のチャージポンプ回路は、端子Ｔ７から充電されて端子Ｔ９へ放電するコンデンサ３６と、端子Ｔ７とコンデンサ３６との間の線路をオン／オフするスイッチであるＰｃｈＦＥＴ３１と、コンデンサ３６の充電電圧を反転増幅する増幅器３８と、増幅器３８の出力で駆動されてＰｃｈＦＥＴ３１のゲート電圧を可変するＮｃｈＦＥＴ３２とを有する。また、図４においてその他の構成要素は図３と同様である。
【００１２】
増幅器３８とＮｃｈＦＥＴ３２からなるゲート駆動電圧可変回路は、コンデンサ３６の充電電圧が高い状態では、ＰｃｈＦＥＴ３１のゲート電圧を大きくしてＰｃｈＦＥＴのオン抵抗を小さくし、充電電圧が低い状態では、ＰｃｈＦＥＴ３１のゲート電圧を小さくしてＰｃｈＦＥＴ３１のオン抵抗を増大する。
【００１３】
充電電圧が高く、突入電流が発生する恐れがない状態では、ＰｃｈＦＥＴ３１のゲート電圧を大きくとってオン抵抗を小さくする。その反対に充電電圧が低く、突入電流が発生する状態では、ＰｃｈＦＥＴ３１のゲート電圧（駆動電圧）を小さくすることにより、ＰｃｈＦＥＴ３１のオン抵抗を増大させる。これにより、起動時の突入電流を制限することができる。
【特許文献１】特開平１０−１４２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記の従来の構成のチャージポンプ方式ＤＣ−ＤＣコンバータでは、ＰｃｈＦＥＴ３１のオン抵抗を制御するために、ゲート駆動電圧可変回路として、反転増幅を行う増幅器３８とＮｃｈＦＥＴ３２とを要する。増幅器３８には位相補償回路の追加が必要である。この位相補償回路は容量Ｃと抵抗Ｒとを用いて回路構成される。容量Ｃを半導体チップ上に構成する場合、大きな面積が必要となり、回路規模が増大し、コストも高くなる。
【００１５】
また、ＮｃｈＦＥＴ３２と抵抗４０とを用いているので、ＰｃｈＦＥＴ３１がオンとなっている間、無駄な電流が流れ、消費電力が大きいという問題もある。
【００１６】
したがって、本発明の目的は、小さな回路規模で低コストで、充電電圧が小さい時に発生する突入電流を抑制するチャージポンプ方式ＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明のチャージポンプ方式ＤＣ−ＤＣコンバータは、所定の周期を有する制御信号に応答して直流電圧入力端子側から充電されて直流電圧出力端子側へ放電されるコンデンサを利用して、直流入力電圧を直流出力電圧に変換するチャージポンプ方式ＤＣ−ＤＣコンバータであって、直流入力端子側とコンデンサとの間の線路を制御信号に応じて断続するＦＥＴと、ＦＥＴのバックゲートとソースとの間に接続された抵抗と、コンデンサの両端電圧を所定値と比較する比較手段と、比較手段による比較結果を基にコンデンサの両端電圧が所定値より低い時に、ＦＥＴを制御信号の状態にかかわらずオフ状態に維持する手段とを備えている。
【００１８】
ここで、比較手段による比較結果を基に、コンデンサの両端電圧が所定値以上の時に抵抗を短絡するスイッチをさらに有していてもよい。
【００１９】
この構成によると、起動時の入力電流が、ＦＥＴのソース−バックゲート間の抵抗を介して流れるため、突入電流が抑制できる。
【００２０】
しかも、従来例のように増幅器を用いるのではなく、比較手段を用いているので、半導体チップ上で大きな面積を占めるコンデンサと抵抗とからなる位相補償回路が不要であり、その分回路規模を小さくでき、コストも低く抑えることができる。
【発明の効果】
【００２１】
本発明に係るチャージポンプ方式ＤＣ−ＤＣコンバータによると、起動時の入力電流が、ＦＥＴのソースとバックゲート間の抵抗を介して流れるため、突入電流を抑制することができる。しかも、従来例のように増幅器を用いるのではなく、比較手段を用いているので、半導体チップ上で大きな面積を占めるコンデンサと抵抗とからなる位相補償回路が不要であり、その分回路規模を小さくでき、コストも低く抑えることができる。
【発明を実施するための最良の形態】
【００２２】
（発明の実施の形態）
以下、本発明の実施の形態に係るチャージポンプ方式ＤＣ−ＤＣコンバータについて、図面を参照しながら説明する。
【００２３】
図１は本発明の実施の形態に係るチャージポンプ方式ＤＣ−ＤＣコンバータの回路構成を示す回路図である。図１において、符号１はスイッチとなるＰｃｈＦＥＴを示し、符号２はスイッチとなるＮｃｈＦＥＴを示し、符号３は例えばＦＥＴからなるスイッチを示し、符号４は例えばＦＥＴからなるスイッチを示す。符号５は比較器を示し、符号８は例えばＦＥＴからなるスイッチを示し、符号９は抵抗を示し、符号１０はＰｃｈＦＥＴ１の寄生ダイオードを示し、符号１１はインバータを示し、符号１２，１３はコンデンサを示し、符号１４はＮＡＮＤ回路を示し、符号１５はインバータを示す。符号Ｔ１は入力直流電圧ＶＣＣ１が印加される端子を示し、符号Ｔ２は入力直流電圧ＶＣＣ２が印加される端子を示し、符号Ｔ３は昇圧された電圧ＶＯＵＴを出力する端子を示す。符号Ｇ１，Ｇ２はグラウンド電位ＧＮＤに接続される端子を示し、符号Ｏ１は発振信号ＯＳＣが入力される端子を示す。上記の入力直流電圧ＶＣＣ１とＶＣＣ２とは同じ電圧であってもなくてもよい。
【００２４】
端子Ｔ１と端子Ｔ２には入力直流電圧ＶＣＣ１と入力直流電圧ＶＣＣ２が供給され、出力端子Ｔ３は昇圧出力電圧ＶＯＵＴを発生し負荷に接続される。制御端子Ｏ１には、このチャージポンプ方式ＤＣ−ＤＣコンバータを駆動するために所定の周期を持つ矩形波の制御信号ＯＳＣが加えられる。この周波数はコンデンサ１２，１３の容量により適当な値が決められる。
【００２５】
図１のチャージポンプ方式ＤＣ−ＤＣコンバータは、端子Ｔ１にドレインが接続されたＰｃｈＦＥＴ１と、ＰｃｈＦＥＴ１のバックゲートとソースとの間に接続される抵抗９と、抵抗９の両端に並列に接続されるスイッチ８と、端子Ｇ１にドレインが接続されＰｃｈＦＥＴ１と同時にオン／オフ動作をするＮｃｈＦＥＴ２と、ＰｃｈＦＥＴ１のソースとＮｃｈＦＥＴ２のソースとの間に接続されるコンデンサ１２と、端子Ｔ３と端子Ｇ２との間に接続されるコンデンサ１３と、コンデンサ１２およびコンデンサ１３の間に接続されたスイッチ３と、コンデンサ１２と端子Ｔ２との間に接続されるスイッチ４と、コンデンサ１２の両端の電位を入力とするコンパレータ５と、ＰｃｈＦＥＴ１とＮｃｈＦＥＴ２、およびスイッチ３とスイッチ４とを駆動する制御信号（矩形波信号）ＯＳＣを入力する制御端子Ｏ１と、制御端子Ｏ１から入力された制御信号ＯＳＣをもとにＮｃｈＦＥＴ２のオン／オフと逆位相でスイッチ３とスイッチ４とを同時にオン／オフさせるインバータ１１と、コンパレータ５の出力を論理反転させるインバータ１５と、コンパレータ５の出力と制御信号ＯＳＣとによりＰｃｈＦＥＴ１のゲートを制御するＮＡＮＤ回路１４とを含む。
【００２６】
ＰｃｈＦＥＴ１とＮｃｈＦＥＴ２とは、制御端子Ｏ１から加えられる制御信号ＯＳＣにより、同時にオン／オフ制御される。これに対し、スイッチ３とスイッチ４とは、制御信号ＯＳＣにより、インバータ１１を介して制御されるため、スイッチ３とスイッチ４のオン／オフ動作はＰｃｈＦＥＴ１とＮｃｈＦＥＴ２のオン／オフ動作に対して逆相となる。
【００２７】
コンデンサ１２はＰｃｈＦＥＴ１とＮｃｈＦＥＴ２との間、及びスイッチ３とスイッチ４との間に接続され、端子Ｔ１から入力直流電圧ＶＣＣ１が供給され電荷を充電する。コンデンサ１３には、コンデンサ１２からの電圧と端子Ｔ２から入力直流電圧ＶＣＣ２とが供給される。
【００２８】
コンパレータ５の入力は、コンデンサ１２の両端に接続され、非反転入力端子はＰｃｈＦＥＴ１のソース側と接続され、反転入力端子はＮｃｈＦＥＴ２のドレイン側と接続される。反転入力端子にはオフセット電圧Ｖｒが与えられ、コンデンサ１２の充電電圧の検出値をオフセット電圧Ｖｒで設定する。コンデンサ１２の充電電圧値が低くオフセット電圧Ｖｒよりも低い時、コンパレータ５の出力電圧Ｖｃｏはローレベルとなり、インバータ１５を介して電圧Ｖｇｘはハイレベルとなる。
【００２９】
また、コンデンサ１２の充電電圧値がオフセット電圧Ｖｒよりも高い時はコンパレータ５の出力電圧Ｖｃｏがハイレベルとなり、電圧Ｖｇｘがローレベルとなる。
【００３０】
電圧Ｖｇｘがローレベルの時、スイッチ８は導通状態となって、ＰｃｈＦＥＴ１のバックゲートとソースとの間を短絡し、またこの時、電圧Ｖｃｏがハイレベルとなり、ＰｃｈＦＥＴ１の動作を許可し、ＰｃｈＦＥＴ１はＮｃｈＦＥＴ２と同時にオン／オフ動作するよう制御される。つまり、電圧Ｖｃｏがハイレベルとなったときに、制御信号ＯＳＣがＰｃｈＦＥＴ１のゲートに伝達されることになる。
【００３１】
コンデンサ１２の充電電圧がコンパレータ５のオフセット電圧Ｖｒより低い時は、コンパレータ出力Ｖｃｏはローレベル、電圧Ｖｇｘはハイレベルであり、スイッチ８はオフとなり、ＰｃｈＦＥＴ１のバックゲートとソース間の抵抗９が有効となる。この時、ＰｃｈＦＥＴ１は電圧Ｖｃｏがローレベルであり、ＮＡＮＤ回路１４の出力がハイレベルになるため、ＰｃｈＦＥＴ１をオフさせるように制御する。これにより、端子Ｔ１とコンデンサ１２の端子との間はＰｃｈＦＥＴ１の寄生ダイオード１０及び抵抗９が直列接続され、端子Ｔ１に加えられる入力直流電圧ＶＣＣ１によって端子Ｔ１からコンデンサ１２の端子へ流れる電流を抑制することになる。
【００３２】
ここで、コンデンサ１２の充電電圧Ｖｃが上昇して、ＰｃｈＦＥＴ１をオンオフ動作させるときに、スイッチ８をオンにする理由について説明する。
【００３３】
通常のＭＯＳトランジスタの使い方として、バックゲートとソースは短絡して使用する。理由は、バックゲートとソース間に電位差が生じると、そのＭＯＳトランジスタの電流能力が下がると考えられているためである。
【００３４】
本発明の実施の形態では、電流を制限するために図１のように、抵抗９を追加しているが、通常動作状態（＝突入電流が流れる可能性が解消された状況）では抵抗９は不要となる。これは、上記“通常のＭＯＳトランジスタの使い方”の状態に戻すためである。但し、本実施の形態の構成の場合、通常動作状態になれば、抵抗９に電流が流れる経路自体がなくなるため、スイッチ８は省くことも可能である。しかし、スイッチ８は設けておいた方がよい。
【００３５】
以下に、図１のチャージポンプ方式ＤＣ−ＤＣコンバータの動作について説明する。
【００３６】
まず、コンデンサ１２の充電電圧が低い状態となる場合について説明する。
【００３７】
コンデンサ１２の充電電圧が低い場合、コンパレータ５の出力電圧Ｖｃｏはローレベルとなるため、ＰｃｈＦＥＴ１とスイッチ８はオフ状態となり、入力直流電圧ＶＣＣ１が加えられる端子Ｔ１とコンデンサ１２の端子との間には、ＰｃｈＦＥＴ１のドレイン−バックゲート間の寄生ダイオード１０と抵抗９とが、直列に挿入されることになる。この状態で制御端子Ｏ１にハイレベルの制御信号ＯＳＣが入力されると、スイッチ３、スイッチ４はオフとなり、ＮｃｈＦＥＴ２はオンとなるが、ＰｃｈＦＥＴ１はオフの状態を維持する。これにより、入力直流電圧ＶＣＣ１が加えられる端子Ｔ１とコンデンサ１２との間には、ＰｃｈＦＥＴ１の寄生ダイオード１０と抵抗Ｒが直列に存在するため、コンデンサ１２の充電電圧が低い場合でも、端子Ｔ１の入力直流電圧ＶＣＣ１により端子Ｔ１から急激な電流が流れ込むことを抑制する。周期毎に変化する制御端子Ｏ１の制御信号ＯＳＣがローレベルに変化すると、ＮｃｈＦＥＴ２はオフ状態となり、ＰｃｈＦＥＴ１はオフ状態を維持し、スイッチ３、スイッチ４がオンとなる。その結果、コンデンサ１２に蓄えられた電荷がスイッチ３、４を介してコンデンサ１３を充電する。この時、コンデンサ１３には、コンデンサ１２に充電された電圧分と、端子Ｔ２からの入力直流電圧ＶＣＣ２とが印加されるので、昇圧動作が行われることとなる。
【００３８】
上記動作を制御信号ＯＳＣの周期毎に繰り返すことで、コンデンサ１３の充電が進み、コンデンサ１２の充電電圧が段階的に上昇する昇圧動作となる。
【００３９】
次に、コンデンサ１２の充電電圧が高い場合の通常動作時について説明する。
【００４０】
コンデンサ１２の充電電圧がコンパレータ５のオフセット電圧Ｖｒに比べて高い場合、コンパレータ５の出力電圧ＶｃｏはハイレベルとなりＰｃｈＦＥＴ１のオン／オフ動作は、制御信号ＯＳＣのローレベル／ハイレベル状態により制御される。コンパレータ５の出力電圧Ｖｃｏをインバータ１５に入力して得られた電圧Ｖｇｘはローレベルとなり、スイッチ８はオン状態となる。この時、ＰｃｈＦＥＴ１のバックゲートとソースの間は短絡状態となる。
【００４１】
コンデンサ１２の充電電圧がコンパレータ５のオフセット電圧Ｖｒに比べて高い場合に、制御信号ＯＳＣがハイレベルであると、スイッチ３，４はオフ状態となり、コンパレータ５の出力電圧Ｖｃｏはハイレベルとなることから、ＰｃｈＦＥＴ１およびＮｃｈＦＥＴ２はオン状態となる。これにより、コンデンサ１２の充電電圧Ｖｃは入力直流電圧ＶＣＣ１によって、ＰｃｈＦＥＴ１およびＮｃｈＦＥＴ２を介して、入力直流電圧ＶＣＣ１付近まで充電される。その後、制御信号ＯＳＣがローレベルに変化すると、スイッチ３，４がオン状態、ＰｃｈＦＥＴ１とＮｃｈＦＥＴ２とがオフ状態となり、コンデンサ１２の電荷がスイッチ３，４を介してコンデンサ１３を充電する。この時、コンデンサ１３には入力直流電圧ＶＣＣ１に近い電圧が加わり、端子Ｔ２からも入力直流電圧ＶＣＣ２が印加されるため、昇圧動作が実現される。
【００４２】
上述したコンデンサ１２の充電状態により制御される図１のチャージポンプ回路が動作する様子は図２のようになる。
【００４３】
図２では、低い状態から徐々に上昇するコンデンサ１２の充電電圧Ｖｃと、コンパレータ５のオフセット電圧Ｖｒと、電圧レベルを比較するコンパレータ５の出力電圧Ｖｃｏと、電圧Ｖｃｏと制御信号ＯＳＣとにより制御されるＰｃｈＦＥＴ１のゲート信号Ｖｇ１と、ＮｃｈＦＥＴ２のゲート信号Ｖｇ２と、スイッチ（ＰｃｈＦＥＴ）３，４のゲート信号Ｖｇ３と、インバータ１５の出力電圧Ｖｇｘと、制御信号ＯＳＣの波形を示す。
【００４４】
図２のチャージポンプ方式ＤＣ−ＤＣコンバータでは、通常動作である充電電圧Ｖｃがコンパレータ５のオフセット電圧Ｖｒに比べ高い状態では、コンパレータ５の出力電圧Ｖｃｏはハイレベルを出力し、これにより電圧Ｖｇｘがローレベルとなり、電圧Ｖｇｘがローレベルであるとスイッチ８はオン、ゲート信号Ｖｇ１は制御信号ＯＳＣにより制御されるため、制御信号ＯＳＣがハイレベルの時にはゲート信号Ｖｇ１がハイレベルとなり、ＰｃｈＦＥＴ１はオフ、制御信号ＯＳＣがローレベルの時にはゲート信号Ｖｇ１はローレベルとなり、ＰｃｈＦＥＴ１はオンとなる。この時コンデンサ１２，１３はそれぞれ十分に充電されている状態であり、入力直流電圧ＶＣＣ１とコンデンサ１２の両端電圧（充電電圧Ｖｃ）は電圧差が小さく急激な突入電流は発生しない。
【００４５】
充電電圧Ｖｃがコンパレータ５のオフセット電圧Ｖｒより小さい時は、コンパレータ５の出力電圧Ｖｘはローレベルを出力する。これにより、電圧Ｖｃｏはハイレベルとなり、ゲート信号Ｖｇ１は制御信号ＯＳＣに関わらずハイレベルとなり、スイッチ８はオフとなり、ＰｃｈＦＥＴ１はオフとなり、入力直流電圧ＶＣＣ１が加えられる端子Ｔ１とコンデンサ１２との間には、ＰｃｈＦＥＴ１の寄生ダイオード１０と抵抗９とが直列に接続された状態となる。この状態で、制御信号ＯＳＣがローレベルの時、ゲート信号Ｖｇ２によりＮｃｈＦＥＴ２はオフであり、ゲート信号Ｖｇ３によりスイッチ３，４はオンとなり、コンデンサ１２の電荷はコンデンサ１３の充電電荷として印加され、さらにコンデンサ１３の他方の端子には端子Ｔ２より入力直流電圧ＶＣＣ２が加えられるため、端子Ｔ３の電圧ＶＯＵＴは上昇する。
【００４６】
次に制御信号ＯＳＣがハイレベルとなった際はスイッチ３，４をオフし、ＮｃｈＦＥＴ２のみオンさせることで、端子Ｔ１からＰｃｈＦＥＴ１の寄生ダイオード１０を介した抵抗９に抑制された電流によってコンデンサ１２を充電する。これらの動作を繰り返すことでコンデンサ１２の充電電圧Ｖｃを上昇させ、コンデンサ１２の充電電圧Ｖｃがコンパレータ５のオフセット電圧Ｖｒを超えると、前述した通常動作となり端子Ｔ３には昇圧された電圧ＶＯＵＴが供給される。
【００４７】
したがって、起動時などコンデンサ１２，１３の充電電圧が低く突入電流が発生しやすい状況においては、ＰｃｈＦＥＴ１をオフ状態とし、端子Ｔ１とコンデンサ１２との間に、直列に抵抗成分を接続することで突入電流を抑制し、コンバータ２の充電電圧Ｖｃがコンパレータ５のオフセット電圧Ｖｒよりも高く、突入電流が発生しにくい状況においては、チャージポンプ回路を通常動作させる。
【００４８】
以上のように、本発明の実施の形態のチャージポンプ方式ＤＣ−ＤＣコンバータは、ＰｃｈＦＥＴ１のバックゲート−ソース間に挿入した抵抗９によって突入電流を制限することができ、その制限値は、抵抗９の抵抗値によって調整できる。また、コンパレータ５のオフセット電圧Ｖｒを調整することによって、突入電流を制限する期間が調整できる。即ち、チャージポンプ方式ＤＣ−ＤＣコンバータの起動時間も調整できる。
【００４９】
以上説明したように、この実施の形態のチャージポンプ方式ＤＣ−ＤＣコンバータによれば、起動時の入力電流が、ＰｃｈＦＥＴ１のソースとバックゲート間の抵抗９を介して流れるため、突入電流を抑制することができる。しかも、従来例のように増幅器３８を用いるのではなく、コンパレータ５を用いているので、半導体チップ上で大きな面積を占めるコンデンサと抵抗とからなる位相補償回路が不要であり、その分回路規模を小さくでき、コストも低く抑えることができる。
【００５０】
しかも、ＮｃｈＦＥＴ３２と抵抗４０とを用いているのではなく、ＮＡＮＤ回路１４を使用しているため、ＰｃｈＦＥＴ１がＯＮしている時もＯＦＦしている時にも無駄な電流は流れず、消費電力が少ないという利点もある。
【産業上の利用可能性】
【００５１】
本発明のチャージポンプ方式ＤＣ−ＤＣコンバータは、各種電子機器向けの電源回路に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態によるチャージポンプ方式ＤＣ−ＤＣコンバータを示す回路図である。
【図２】本発明の実施の形態によるチャージポンプ方式ＤＣ−ＤＣコンバータの動作特性図を示すタイムチャートである。
【図３】基本的なチャージポンプ方式昇圧回路の構成を示す回路図である。
【図４】突入電流制限機能を有する従来のチャージポンプ方式昇圧回路の構成を示す回路図である。
【符号の説明】
【００５３】
１  ＰｃｈＦＥＴ
２  ＮｃｈＦＥＴ
３  スイッチ
４  スイッチ
５  コンパレータ
８  スイッチ
９  抵抗
１０  寄生ダイオード
１１  インバータ
１２  コンデンサ
１３  コンデンサ
１４  ＮＡＮＤ回路
１５  インバータ
２１  スイッチ
２２  スイッチ
２３  スイッチ
２４  スイッチ
２５  コンデンサ
２６  コンデンサ
２７  インバータ
３１  ＰｃｈＦＥＴ
３２  ＮｃｈＦＥＴ
３３  ＮｃｈＦＥＴ
３４  スイッチ
３５  スイッチ
３６  コンデンサ
３７  コンデンサ
３８  増幅器
３９  インバータ
４０  抵抗
【図１】
2007288845.tif 000003
【図２】
2007288845.tif 000004
【図３】
2007288845.tif 000005
【図４】
2007288845.tif 000006