(57)【要約】【課題】    磁壁を安定に移動することができる多値磁気メモリ装置を提供する。【解決手段】    磁気抵抗メモリ装置は、  磁化方向が第１の方向に固定された固定磁化層と、  前記固定磁化層上に形成されたトンネルバリア絶縁層と、  前記トンネルバリア絶縁層を介して前記固定磁化層に対向する自由磁化層であって、前記トンネルバリア絶縁層に接する活性部と、前記活性部両側に配置された２つの待機部とを有し、内部に渦型構造の磁壁と該磁壁の一方側で前記第１の方向に磁化した第１の磁区と該磁壁の他方側で前記第１の方向と逆の第２の方向に磁化した第２の磁区とを含み、前記活性部、前記２つの待機部のそれぞれに対応して前記磁壁をピン止めする機能を有する３つのピン止め構造を備えた自由磁化層と、を有する。【選択図】  図１
2007317895.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が固定された固定磁化層と、電流により磁化方向を反転させることができる自由磁化層と、該固定磁化層と該自由磁化層に挟持されたトンネルバリア絶縁層とを有する磁気メモリ装置において、
少なくとも自由磁化層にノッチが形成された磁気抵抗メモリ装置。
【請求項２】
前記固定磁化層の磁化方向が第１の方向であり、
前記自由磁化層が、前記トンネルバリア絶縁層に接する活性部と、前記活性部両側に配置された２つの待機部とを有し、内部に渦型構造の磁壁と該磁壁の一方側で前記第１の方向に磁化した第１の磁区と該磁壁の他方側で前記第１の方向と逆の第２の方向に磁化した第２の磁区とを含み、前記活性部、前記２つの待機部のそれぞれに対応して前記磁壁をピン止めするノッチを備えた請求項１記載の磁気抵抗メモリ装置。
【請求項３】
前記自由磁化層の待機部に接続され、前記自由磁化層に前記磁壁を横断する電流を供給し、前記磁壁を電流方向と逆の方向に移動できる書き込み部と、
前記固定磁化層と前記自由磁化層に接続され、前記トンネルバリア絶縁層を横断する電流を供給し、磁気トンネル抵抗が、高、中、低の３値のいずれであるかを検出する読み出し部と、
をさらに有する請求項２記載の磁気抵抗メモリ装置。
【請求項４】
前記自由磁化層が磁気細線で形成され、前記ノッチが磁気細線の両側部に形成された請求項２または３記載の磁気抵抗メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリ装置に関し、特に磁壁を移動させることにより情報を書き込むことのできる磁気抵抗メモリ装置に関する。
【背景技術】
【０００２】
不揮発性磁気ランダムアクセスメモリ（ＭＲＡＭ）は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、フラッシュ（ＦＬＡＳＨ）メモリに代わる次世代の超大容量不揮発性メモリの有力候補として注目されている。ＭＲＡＭの１例である磁性トンネル接合（ＭＴＪ）素子は、トンネルバリア絶縁層を介して２層の強磁性体層を対向させ、トンネル電流を流す時の磁気抵抗を利用する。
【０００３】
一方の強磁性層は、反強磁性層あるいはフェリピンド構造を用いて磁化を固定して固定磁化層とする。他方の強磁性層は、磁化を変更できる自由磁化層とする。例えば、対向する２層の強磁性体層の磁化を平行か反平行に制限する構成とすると、自由磁化層の磁化が固定磁化層の磁化と平行の時、トンネル電流に対する抵抗は低く、反平行のときトンネル電流に対する抵抗は高い。
【０００４】
ＭＴＪ素子の近傍に互いに交差する配線（例えばビット線とワード線）を配置し、パルス電流を流すことにより自由磁化層に外部磁界を印加して、磁化方向を書き換えることができる。目的とするＭＴＪ素子の周囲に磁界が漏洩すると、誤書き込みが生じうる。
【０００５】
特開２０００−１９５２５０号は、強磁性層の少なくとも一方と配線層を積層構造とすることを提案する。例えば、２層の強磁性層を交差するように対向配置し、その外側に配線層を積層した構造を用いる。交差部が行列状に形成される構造の場合、固定磁化層を構成する強磁性層は交差部のみに配置してもよい。自由磁化層を構成する強磁性層に括れを形成して、磁壁を積極的にピン止めする構成も提案している。
【０００６】
特開２００２−２９９５８４号は、配線と強磁性層とを兼用する構成を提案している。例えば、ビット線を強磁性体で形成し、固定磁化層を兼ねさせる。ビット線の全体を強磁性体で作成する必要はなく、自由磁化層と対向する部分のみを強磁性体で作成してもよい。自由磁化層を配線として利用してもよい。
【０００７】
自由磁化層に、例えば固定磁化層からスピン偏極した電流を流すこと、いわゆるスピン注入、によって磁化を反転することもできる。書き込み時の消費電力を低くしようとすると、トンネルバリア層を薄くすることが望まれる。トンネルバリア層をある程度以上薄くすると、反平行／平行の磁気抵抗（ＭＲ）比が低下して、読み出し時のマージンを低下させる。また、使用時間の経過と共にトンネルバリア層に劣化が生じることもある。
【０００８】
特表２００５−５３５１１１号は、磁化がＮ個の安定位置を有する強磁性層を自由磁化層として用いた多値ＭＲＡＭを提案する。
【０００９】
Phys. Rev. L. 92,p.077205-1 (2004)は、中間で円弧状に約９０度曲げられ、両端に電極を接続したた強磁性細線を形成し、磁界を印加して、一旦一方向に一様な磁化を生じさせ、次に逆方向に弱い磁界を印加して磁壁を形成したサンプルを作成している。強磁性細線に電流を流すと、磁壁が電流と逆方向、すなわち電子の流れる方向に移動することが報告されている。実験に用いた強磁性細線は、厚さ０．１μｍ未満、幅２４０ｎｍ、端部が磁壁の発生を防止するように先鋭化したｘ方向延在部の長さ１０μｍ、ｙ方向延在部の長さ１０μｍ、ｘ方向延在部とｙ方向延在部との接続部の円弧の半径約３μｍである。
【００１０】
特開２００６−００５３０８号は、磁気ヒステリシス特性を有する材料で棒状磁性層を形成し、両端と中央部に電極を形成したメモリを提案する。印加した外部磁界を減少させて磁壁を生じさせた後、棒状磁性層に電流を流して磁壁を電流と逆方向に移動させ、情報を記憶する。中央部の電極の左側に磁壁があるか、右側に磁壁があるかによって変化する、右部分、左部分の少なくとも一方の抵抗、または右部分と左部分の抵抗の差を検出して情報を読み出す。磁壁の位置を安定化するため、棒状磁性膜の左部分及び右部分に狭窄部を形成することも提案する。
【００１１】
特開２００６−０７３９３０号は、固定磁化層と自由磁化層を面垂直方向に異方性を有する磁性層とし、自由磁化層を固定磁化層との対向部より両側に張り出し、２つの磁区とその間の磁壁を有する構成とし、固定磁化層をビット線に、自由磁化層を書き込み配線に接続し、ビット線、書き込み配線に電流を流して磁壁を移動させることで情報を書き込み、ビット線、書き込み配線間にトンネル電流を流して抵抗を検出することで読み出しを行うＭＴＪメモリ装置を提案する。
【００１２】
【特許文献１】特開２０００−１９５２５０号公報
【特許文献２】特開２００２−２９９５８４号公報
【特許文献３】特表２００５−５３５１１１号公報
【特許文献４】特開２００６−００５３０８号公報
【特許文献５】特開２００６−０７３９３０号公報
【非特許文献１】Phys. Rev. L. 92,p.077205-1 (2004)
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、磁壁を安定に移動することができる多値磁気抵抗メモリ装置を提供することである。
【００１４】
本発明の他の目的は、消費電力が低く、磁壁を電流によって安定に移動することにより情報を書き換える多値磁気抵抗メモリ装置を提供することである。
【課題を解決するための手段】
【００１５】
本発明の１観点によれば、
磁化方向が第１の方向に固定された固定磁化層と、
前記固定磁化層上に形成されたトンネルバリア絶縁層と、
前記トンネルバリア絶縁層を介して前記固定磁化層に対向する自由磁化層であって、前記トンネルバリア絶縁層に接する活性部と、前記活性部両側に配置された２つの待機部とを有し、内部に渦型構造の磁壁と該磁壁の一方側で前記第１の方向に磁化した第１の磁区と該磁壁の他方側で前記第１の方向と逆の第２の方向に磁化した第２の磁区とを含み、前記活性部、前記２つの待機部のそれぞれに対応して前記磁壁をピン止めする機能を有する３つのピン止め構造を備えた自由磁化層と、
を有する磁気抵抗メモリ装置
が提供される。
【発明の効果】
【００１６】
トンネルバリア絶縁層を介して固定磁化層と対向する、自由磁化層の活性部に、磁壁をはさんで形成された２つの磁区、及び磁壁のいずれを配置するかにより３値のメモリを実現する。ピン止め構造を備えることにより、磁壁を３箇所の内選択した位置に安定に配置することができる。
【発明を実施するための最良の形態】
【００１７】
山口他は、Phys. Rev.L. 92, p.077205-1 (2004)において、幅２４０ｎｍの磁気細線に逆向きの２つの磁区を形成すると、逆方向の磁区の間に渦型磁壁（vortexdomain wall)が形成されることを磁力顕微鏡による観察とシミュレーションにより結論付けた。観察された磁壁はサブミクロンの寸法を有する。磁気細線に電流を流すと、磁壁は電流方向と逆方向に、電流値に比例した距離移動する。磁壁を移動させる電流値には閾値が存在する。観察された閾値は、１．０×１０１２Ａ／ｍ２であった。
【００１８】
本発明者らは、先に、磁気トンネル接合（ＭＴＪ）構造において、自由磁化層を磁気細線で構成し、磁化方向が逆の２つの磁区を形成し、自由磁化層に閾値以上の電流を流して固定磁化層と対向する部分にどちらか一方の磁区を配置する（情報を書き込む）ことにより、“０”、“１”の情報を記憶するメモリを提案した。読み出しは閾値未満の電流で行えば、非破壊読み出しが行える。
【００１９】
本発明者らは、今回、１つのＭＴＪメモリ素子で３値の記憶を行い、記憶容量を増加できる磁気メモリを検討した。
【００２０】
図１Ａ−１Ｄは、本発明の実施例によるＭＴＪメモリ素子の構成を概略的に示す断面図、自由磁化層の平面図、自由磁化層内の磁壁を示す平面図、自由磁化層の磁化状態と出力電圧の関係を示すグラフである。
【００２１】
図１Ａにおいて、固定磁化層１はトンネルバリア絶縁層２を介して自由磁化層３と対向する。固定磁化層１の磁化方向は反強磁性層４の磁化方向によって固定されている。固定磁化層１は、例えば、磁性層１ａ、非磁性導電層１ｂ、磁性層１ｃを積層したフェリピンド構造で構成される。複数の磁性層がある場合、固定磁化層の磁化方向とは、自由磁化層と対向する最上磁性層の磁化方向を指す。自由磁化層３は固定磁化層１の両側にも延びている。
【００２２】
図１Ｂは、自由磁化層３の平面構成を示す。自由磁化層３は細長い平面形状を有し、中央部に固定磁化層１と対向して磁性トンネル接合ＭＴＪを構成する活性部６が配置され、その両側に磁壁移動を許容するための待機部７ａ、７ｂが配置されている。自由磁化層３の両側面には、自由磁化層３の幅を減少させる対向ノッチ５が３箇所に形成されている。なお、ノッチを三角形で図示したが、ノッチは部分的に幅ないし断面積が減少し、磁壁をピニングできるものであればよい。三角形の変形したもの（角を丸めたものなど）、四角形、円形などである場合を含む。
【００２３】
図１Ｃは、自由磁化層にヘッド・ツ・ヘッドの磁区ＭＤ１，ＭＤ２を形成した状態を示す。磁区ＭＤ１，ＭＤ２の間には渦型の磁壁ＤＷが形成される。磁壁ＤＷ内の磁化方向は渦状に分布している。磁壁ＤＷは種々の磁化方向を含み、全体としては磁化のない領域とみなせる。自由磁化層３内で磁壁ＤＷを移動させると、磁壁ＤＷの移動に伴い、左右の磁区ＭＤ１，ＭＤ２の長さが増減する。
【００２４】
図１Ａに示すように、書き込み回路８が待機部７ａ、７ｂ、例えば自由磁化層３の両端、に接続され、図中右向き、または左向きの電流を供給できる。自由磁化層３に右向きの電流を流すと、磁壁ＤＷは電流方向と逆向き、左向き、に移動する。自由磁化層３に左向きの電流を流すと、磁壁ＤＷは右向きに移動する。磁壁ＤＷの移動量は、ほぼ電流値に比例するが、自由磁化層３内の欠陥分布により変化する。従って、磁壁の位置を電流値のみによって制御しようとすると位置精度が低くなる。
【００２５】
図１Ｂに示すように、自由磁化層３にノッチ５を形成すると、ノッチ５は磁壁ＤＷを積極的にピン止めする機能を発揮する。両側面に対向するノッチを形成することにより、確実に磁壁の位置を安定化することができる。自由磁化層３の３箇所に対向ノッチを形成すると、磁壁ＤＷのピン止め位置が３箇所設定される。
【００２６】
図１Ａに示すように、読み出し回路９が固定磁化層１（反強磁性層４）と自由磁化層３の間に接続され、トンネル電流を流すことにより磁気トンネル抵抗を検出する。磁壁の駆動用に自由磁化層の両端には電極が形成されるので、これらの電極を利用してもよい。固定磁化層１の磁化方向が右向きであるとすると、同じ向きの磁化を有する磁区ＭＤ１に接続される左側の電極を利用すればよい。より直接的に自由磁化層３の活性部６上に読み出し用電極を形成して、固定磁化層１との間の抵抗を検出しもよい。
【００２７】
磁壁を左側の待機部７ａに位置付けると、活性部６は左向きの磁区ＭＤ２で占有される。磁化方向が反平行となり磁気トンネル抵抗は高い。磁壁ＤＷを右側の待機部７ｂに位置付けると、活性部６は右向きの磁区ＭＤ１で占有される。固定磁化層１の磁化方向と自由磁化層３の磁化方向が平行となり、磁気トンネル抵抗は低い。磁壁ＤＷを中央の活性部６に位置付けると、活性部６には磁壁ＤＷが配置される。活性部６の左右に磁区ＭＤ１，ＭＤ２が等量入り込んでも、全体として磁化のない状態は変わらない。この状態のＭＴＪ接合の磁気トンネル抵抗は、平行、反平行の中間の値となる。
【００２８】
活性部６に読み出し電極を接続した場合は、磁気トンネル抵抗を直接的に測定できる。待機部に接続された電極を用いる場合は、固定磁化層の磁化方向と同じ磁化方向を有する磁区が接続される電極を用いるのがよい。逆の磁化方向を有する磁区に接続された電極を用いると、トンネル抵抗が低い時は磁壁が中間に入り、トンネル抵抗が高いときは磁壁は入らないので、抵抗変化が小さくなってしまう。図示の場合は、左側の磁区ＭＤ１が固定磁化層と同じ磁化方向を有する場合である。
【００２９】
自由磁化層の左側待機部７ａの電極と固定磁化層との間の抵抗を検出すると、検出する抵抗は待機部７a活性部６の自由磁化層の抵抗と磁気トンネル抵抗と固定磁化層の抵抗となる。固定磁化層の抵抗は変化しないので無視すると、磁壁ＤＷが右側待機部７ｂにある時は、磁区ＭＤ１が待機部７ａから活性部６まで延在し自由磁化層の抵抗は低く、活性部６の磁化方向は固定磁化層１の磁化方向と同じなのでトンネル抵抗も低く、検出される抵抗は低い。磁壁ＤＷが左側待機部７ａにある時は、待機部７ａから活性部までの間に磁区ＭＤ１，磁壁ＤＷ，磁区ＭＤ２が存在し、磁壁ＤＷの存在によって抵抗が高くなり、さらに活性部６の磁化方向は固定磁化層１の磁化方向と反対なのでトンネル抵抗も高く、検出される抵抗は高い。磁壁ＤＷが活性部６にあるときは、これらの中間となる。
【００３０】
図１Ｄは、上述した自由磁化層の活性部６の磁化状態とトンネル磁気抵抗を介して検出される出力の関係を示す。活性部６の磁化方向が固定磁化層１の磁化方向と反平行の場合、出力は高く“２”である。活性部６に磁壁ＤＷがある場合、出力は中間で“１”である。活性部６の磁化方向が固定磁化層１の磁化方向と平行の場合、出力は低く“０”である。このように３値のメモリが提供される。
【００３１】
以上、単一のＭＴＪメモリ素子の構成を説明したが、メモリ回路を構成するときの等価回路を以下説明する。
【００３２】
図２Ａに示すように、固定磁化層１と自由磁化層３とを含むＭＴＪメモリ素子と自由磁化層３の１端に接続されたトランジスタＴｒによってメモリ素子が形成される。多数のメモリ素子が行列状に配置され、第１ビット線Ｂ１，第２ビット線Ｂ２が行方向に沿って各行に配置され、ソース線ＳＬ，ワード線ＷＬが列方向に沿って各列に配置されている。トランジスタＴｒの自由磁化層３に接続された端子をドレインとすると、ソースはソース線ＳＬに接続される。自由磁化層３の他端を第１ビット線ＢＬ１に接続して書き込み経路が形成される。さらに、固定磁化層１をビット線ＢＬ２に接続することにより読み出し経路が形成される。
【００３３】
図３Ａは、図１の書き込み回路８に含まれるパルス回路の例を示す。パルス源８１は、パルス電流を供給する。極性反転回路８２は、パルスの極性を反転することができる。自由磁化層に流す電流の向きを反転することができる。
【００３４】
図３Ｂは、読み出し回路９に含まれる比較器９１を示す。比較器９１には低圧側参照電圧ＲＥＦ１、高圧側参照電圧ＲＥＦ２と共に読み出し信号電圧ＳＩＧが供給される。比較器９１は、読み出し信号電圧ＳＩＧが低圧側参照電圧ＲＥＦ１より低いか、高圧側参照電圧ＲＥＦ２より高いか、両参照電圧の中間かを判定し、３値の出力信号を供給する。
【００３５】
図２Ａにおいて、ワード線ＷＬを選び、対応するソース線ＳＬに電圧を供給すると、ある列が選択される。第１ビット線ＢＬ１を選択すると交差部のメモリ素子が選択される。ソース線ＳＬ、第１ビット線ＢＬ１間に電流を流すことにより磁壁を次のピン止め位置まで移動できる。電流方向を反転すると、磁壁の移動方向も反転する。このようにして、書き込みを行える。
【００３６】
第１ビット線に代え、第２ビット線ＢＬ２の１つを選択すると、読み出し用に１つのメモリ素子が選択される。ソース線ＳＬ，第２ビット線ＢＬ２の間に電流を流し、信号電圧ＳＩＧを発生させる。図３Ｂに示した比較器９１が、読み出し電圧が“０”か、“１”か、“２”かを判定し、出力信号を供給する。このようにしてメモリの読み出しが行える。
【００３７】
図２Ｂは、変形例を示す。ワード線ＷＬが列方向の代わりに、行方向に沿って配置されている。ソース線ＳＬ，ワード線ＷＬを選択することにより、１つのメモリ素子が選択される。第１ビット線ＢＬ１，第２ビット線ＢＬ２はワード線ＷＬと同一行のものを選択する。
【００３８】
図４は、図２Ａの回路を実施した半導体磁気メモリ装置の構成例を示す。シリコン基板１０に素子分離領域１２が形成され、活性領域ＡＲを画定する。ｐ型不純物例えばＢをイオン注入して、活性領域をｐ型ウェルにする。活性領域ＡＲ表面に酸化シリコン膜等のゲート絶縁膜１３を形成し、その上に多結晶シリコン膜等のゲート電極１４（ワード線ＷＬを兼ねる）を形成する。ゲート電極１４両側の活性領域内にｎ型不純物ＰまたはＡｓをイオン注入し、ソース領域１６、ドレイン領域１８のエクステンション領域を形成する。サイドウォール形成後ｎ型不純物のイオン注入を行い、ソース領域１６、ドレイン領域１８の高濃度領域を形成する。このようにして、ＭＯＳ型の選択トランジスタが形成される。
【００３９】
選択トランジスタを覆って、酸化シリコン膜等の第１層間絶縁膜２０を堆積する。なお、層間絶縁膜は、必要に応じて化学機械研磨（ＣＭＰ）などにより表面を平坦化するものとする。第１層間絶縁膜２０を貫通してソース領域１６、ドレイン領域１８に達するコンタクト孔をエッチングする。ＴｉＮバリア層、Ｗ層を埋め込み、コンタクトプラグ２４，２５を形成する。コンタクトプラグ上にＡｌ合金などの配線層を形成し、パターニングしてソース線ＳＬ，パッド２６を形成する。ソース線ＳＬ，ワード線ＷＬは紙面垂直方向に延在する。
【００４０】
ソース線ＳＬ，パッド２６を覆って、酸化シリコン膜等の第２層間絶縁膜２８を堆積する。第２層間絶縁膜２８上にアルミ合金等で第２ビット線ＢＬ２を形成する。第２ビット線ＢＬ２を覆って、酸化シリコン膜等で第３層間絶縁膜３２を堆積する。
【００４１】
第３層間絶縁膜３２表面から第２ビット線ＢＬ２に達する接続孔を形成し、導電性プラグ３６を埋め込む。第３層間絶縁膜３２の上に、導電性プラグ３６に接続されるように例えばＴａ膜の下部電極層３８、例えばＰｔＭｎ膜の反強磁性膜４、下からＣｏＦｅ膜／Ｒｕ膜／ＣｏＦｅＢ膜の積層からなるフェリピンド構造の固定磁化層１、ＭｇＯのトンネルバリア絶縁層２を形成する。積層構造をパターニングした後、酸化シリコン膜等の第４層間絶縁膜４４を堆積する。第４層間絶縁膜４４表面からパッド２６に達する接続孔を形成し、ＴｉＮ層、Ｗ層を埋め込み、導電性プラグ４８を形成する。
【００４２】
第４層間絶縁膜４４の上に例えばＮｉＦｅ膜の自由磁化層３を堆積し、導電性プラグ４８、トンネルバリア絶縁層２を覆う磁気細線形状にパターニングする。なお、磁気細線は図１Ｂに示すように３箇所に対向ノッチを持つようにパターニングする。ＭＴＪ構造のメモリ素子が形成される。自由磁化層３を覆って、第４層間絶縁膜４４上に酸化シリコン膜等の第５層間絶縁膜５６を堆積する。
【００４３】
第５層間絶縁膜５６表面から自由磁化層３の他端に接続されるＴｉＮ／Ｗなどの導電性プラグ６０を埋め込む。第５層間絶縁膜５６上に導電性プラグ６０に接続されるＡｌ合金等の第１ビット線ＢＬ１を形成する。
【００４４】
このようにして半導体磁気メモリ装置が形成される。なお、以上説明した構成は例示であり、種々の変更が可能である。例えば、反強磁性層は、Ｒｅ，Ｒｕ，Ｒｈ，Ｐｄ，ＩｒＰｔ，Ｃｒ，Ｆｅ，Ｎｉ，Ｃｕ，Ａｇ，ＡｕのいずれかとＭｎとを含む反強磁性材料で構成することができる。強磁性層は、Ｃｏ，Ｆｅ，Ｎｉのいずれかを含む強磁性材料で形成することができる。フェリピンド構造の比磁性膜はＲｕ，Ｒｈ，Ｃｒ等の導電性非磁性材料で形成できる。トンネルバリア絶縁層は、Ｍｇ，Ａｌ，Ｈｆ，Ｔｉ，Ｖ，Ｔａ，Ｓｉのいずれかを含む酸化物材料、酸化窒化物材料、窒化物材料で形成できる。自由磁化層に接続される配線を自由磁化層の下方及び上方の２層の配線で形成したが、同一配線層で形成することもできる。自由磁化層に電流を流して磁壁を移動する場合を説明したが、特開２００６−０７３９３０号公報、実施例の欄、段落００２３−００４３、図１−５に開示するように、自由磁化層に磁界を印加して磁壁を移動することもできる。
その他種々の変更、置換、改良、組合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００４５】
【図１】図１Ａ−１Ｄは、本発明の実施例によるＭＴＪメモリ素子の構成を概略的に示す断面図、自由磁化層の平面図、自由磁化層内の磁壁を示す平面図、自由磁化層の磁化状態と出力電圧の関係を示すグラフである。
【図２】図２Ａ，２Ｂは、図１Ａ−１Ｄに示すＭＴＪメモリ素子を用いたメモリ回路の等価回路図、及びその変形例である。
【図３】図３Ａ，３Ｂは、図１Ａの書き込み回路８、読み出し回路９の部分的構成例を示す等価回路図である。
【図４】図４は、図２Ａのメモリ素子を構成した半導体磁気メモリ装置の構成例を示す概略断面図である。
【符号の説明】
【００４６】
１      固定磁化層
２      トンネルバリア絶縁層
３      自由磁化層
４      反強磁性層
５      ノッチ
６      活性部
７      待機部
８      書き込み回路
９      読み出し回路
ＤＷ      磁壁
ＭＤ      磁区
ＳＬ      ソース線
ＢＬ      ビット線
ＷＬ      ワード線
Ｔｒ      （選択）トランジスタ
【図１】
2007317895.tif 000003
【図２】
2007317895.tif 000004
【図３】
2007317895.tif 000005
【図４】
2007317895.tif 000006