(57)【要約】【課題】面積の増大と製品への悪影響を抑えながら、各配線基板それぞれの良否を表示し、且つ、それを容易に識別することが可能な良否表示部を有し、効率的に製造することが可能な多数個取り配線基板、およびその製造方法を提供する。【解決手段】多数個取り配線基板１０は、複数の配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃと、配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃと対応した良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃが纏めて形成され、上面がソルダーレジスト膜７で覆われた良否表示部Ｍ１とを有している。検査工程にて不良品と判定された配線基板があった場合、その配線基板と対応する良否表示用パッド上のソルダーレジスト膜７を除去するようにした。そして良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃ上のソルダーレジスト膜７の有無を確認することにより、これと対応した配線基板の良否を識別することができる。【選択図】図３
2007305837.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線基板と、前記配線基板の良否判定結果を表示するための良否表示部とを有する多数個取り配線基板であって、
前記良否表示部には、前記多数個取り配線基板の一部に纏めて形成された前記配線基板と同数の良否表示用パッドが形成され、
該良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを特徴とする多数個取り配線基板。
【請求項２】
複数の配線基板と、前記配線基板の良否判定結果を表示するための良否表示部とを有する多数個取り配線基板であって、
前記良否表示部には、前記多数個取り配線基板の一部に纏めて形成された前記配線基板と同数の導電性を有する良否表示用パッドと、該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有し、
前記良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを特徴とする多数個取り配線基板。
【請求項３】
複数の配線基板と、前記配線基板が形成された領域と異なる領域の一部に纏めて形成された前記配線基板と同数の良否表示用パッドが形成されている多数個取り配線基板の製造方法であって、
複数の前記良否表示用パッドの上面に被膜を形成する被膜形成工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを判定する検査工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記被膜の状態に差異を生じさせることによって表示する良否表示工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記良否表示用パッド上の前記被膜の状態の差異により検出する良否検出工程とを有することを特徴とする多数個取り配線基板の製造方法。
【請求項４】
請求項３に記載の多数個取り配線基板の製造方法において、
前記良否表示工程で、前記被膜の状態の差異を、前記被膜の少なくとも一部を除去することにより生じさせることを特徴とする多数個取り配線基板の製造方法。
【請求項５】
請求項３または４に記載の多数個取り配線基板の製造方法において、
前記被膜の状態の差異を、レーザ光を照射することにより前記被膜の少なくとも一部を除去することによって生じさせることを特徴とする多数個取り配線基板の製造方法。
【請求項６】
請求項３に記載の多数個取り配線基板の製造方法において、
前記良否検出工程で、前記良否表示用パッド上の前記被膜の状態の差異を、光学的方法を用いて検出することを特徴とする多数個取り配線基板の製造方法。
【請求項７】
複数の配線基板と、前記配線基板が形成された領域と異なる領域の一部に纏めて形成された前記配線基板と同数の導電性を有する良否表示用パッドと、複数の該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有する多数個取り配線基板の製造方法であって、
複数の前記良否表示用パッドの上面に被膜を形成する工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを判定する検査工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記良否表示用パッドの少なくとも一部が露出するように前記被膜を除去することによって表示する良否表示工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記良否表示用パッド上のそれぞれと、前記共通パッドとの間の電気的特性を検出することにより識別する良否検出工程とを有することを特徴とする多数個取り配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品実装装置により電子部品を搭載する配線基板に係り、特に、複数の配線基板と、各配線基板の良否表示部とが同一基材上に形成された多数個取り配線基板、およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、回路素子などの部品を搭載した配線基板を効率よく製造するための手法として、一枚の基材シートに多数個の配線基板を配列して一括製造し、最終的に配線基板の境界線に沿って分割して同時に多数個の配線基板を得るいわゆる多数個取り配線基板が知られている。このような多数個取り配線基板においては、複数の配線基板を一括して製造していく過程で、製造ばらつきや不具合により、複数の配線基板のうちの一つまたは複数の不良品が含まれてしまう場合がある。不良品が含まれた多数個取り配線基板を、例えば自動部品搭載装置にそのまま投入して部品搭載を行なうと、不良品の配線基板にも部品が搭載されてしまい、部品の無駄が生ずる。このため、検査工程にて不良判定された配線基板に不良表示（バッドマーク）を付して、後工程において良品および不良品を識別可能にする方法が用いられている。この方法により、例えば画像認識装置によって不良表示の有無を認識し、不良表示の有る配線基板は部品搭載処理をせずにスキップさせて、良品の配線基板のみに部品を搭載することができる。なお、上記のような検査の結果不良判定された配線基板に不良表示を付す方法の他に、多数個取り配線基板の各配線基板の位置と対応した良否表示部を用意し、各配線基板の良否および位置を表示する方法が提案されている。
【０００３】
多数個取り配線基板の各配線基板の検査結果良否を表示する方法としては、例えば、多数個取り配線基板の空き領域に、各配線基板に対応した良否表示部を形成する方法が知られている。この良否表示部は、多数個取り配線基板の空き領域に、簡単に折り欠き可能なミシン目を形成したものであり、不良品と判定された配線基板に対応した良否表示部をミシン目を利用して折り欠くことにより不良表示する。この不良表示部に透過光を照射し、その透過光を光検知器で検出することによって折り欠き状態を判定し、部品搭載可否を決定する（例えば特許文献１を参照）。
【０００４】
また、多数個取り配線基板の空き領域に、各配線基板と対応した良否表示用ピースを取り外し可能に設けておき、検査にて不良と判定された配線基板と対応した良否表示用ピースを取り外すことにより、良品と不良品とを識別する方法も知られている（例えば特許文献２を参照）。
【０００５】
【特許文献１】特開平９−２１４０８０号公報
【特許文献２】特開２０００−１８３２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の多数個取り配線基板では、良否表示部を折り欠きするときに局所的に応力が掛かかり、基板の反り、部品実装部分のクラックや切断が発生したり、折り欠き部の基材の屑により配線基板が汚れたりする虞があった。
また、特許文献１および２に記載の多数個取り配線基板では、折り欠き可能な良否表示部や良否表示用ピースを配設するスペースが比較的広く必要となるために小型化に不利になり、また、画像認識装置や光検知器などによる不良表示部の状態の認識に時間が掛かるという問題があった。
本発明は、上記課題を解決するためになされたものであって、その目的は、面積の増大と製品への悪影響を抑えながら、各配線基板それぞれの良否を表示し、且つ、それを容易に識別できる良否表示部を有し、効率的に製造することが可能な多数個取り配線基板、およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、複数の配線基板と、配線基板の良否判定結果を表示するための良否表示部とを有する多数個取り配線基板であって、良否表示部には、多数個取り配線基板の一部に纏めて形成された配線基板と同数の良否表示用パッドが形成され、該良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを要旨とする。
【０００８】
この構成によれば、良否表示用パッド上の被膜の少なくとも一部を除去することにより、これと対応した配線基板の良否表示を行なうことができる。各配線基板に対応した良否表示用パッドは、多数個取り配線基板の一部に纏めて形成されているので、一つの限られた領域を確認することにより、複数の配線基板が良品または不良品であることを短時間で効率的に識別することができる。また、上述した特許文献１および２に示された良否表示部に比して、省スペースにて各配線基板の良否表示を行なうことができるので、多数個取り配線基板の小型化に有利となる。
【０００９】
本発明は、複数の配線基板と、配線基板の良否判定結果を表示するための良否表示部とを有する多数個取り配線基板であって、良否表示部には、多数個取り配線基板の一部に纏めて形成された配線基板と同数の導電性を有する良否表示用パッドと、該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有し、良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有している構成としてもよい。
【００１０】
この構成によれば、共通パッドと、良否表示用パッドとの間の導通を確認することにより、各配線基板が良品または不良品であることを電気的に識別することができる。各良否表示用パッドは、多数個取り配線基板の一部に纏めて形成されているので、例えば各良否表示用パッドおよび共通パッドの位置と対応させてプローブ針が配設されたプローブヘッドを用いることなどにより、各配線基板が良品または不良品であることを一括して検出することが可能になる。
【００１１】
本発明の多数個取り配線基板の製造方法では、複数の配線基板と、配線基板が形成された領域と異なる領域の一部に纏めて形成された配線基板と同数の良否表示用パッドが形成されている多数個取り配線基板の製造方法であって、複数の良否表示用パッドの上面に被膜を形成する被膜形成工程と、複数の配線基板のそれぞれが良品または不良品であることを判定する検査工程と、複数の配線基板のそれぞれが良品または不良品であることを、被膜の状態に差異を生じさせることによって表示する良否表示工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッド上の被膜の状態の差異により検出する良否検出工程とを有することを要旨とする。
また、本発明では、良否表示工程で、被膜の状態の差異を、被膜の少なくとも一部を除去することにより生じさせることを主旨とする。
【００１２】
この構成によれば、多数個取り配線基板の基材シート製造から電子部品搭載などの一連の製造工程において、各種検査を実施して各配線基板が良品または不良品であることを判定し、その判定結果を、良否表示用パッド上の被膜の状態に差異を生じさせることにより表示することができる。そして、良否表示用パッド上の被膜の状態の差異を検出することにより、良品の配線基板だけに電子部品搭載などの加工を施すことができる。
ここで、各配線基板の良否を表示または識別するための被膜の差異とは、被膜の少なくとも一部を除去することにより生じさせる。例えば、不良品と判定された配線基板に対応する良否表示用パッド上の被膜を全て除去して良否表示用パッドを露出させるようにすれば、上面に被膜がない良否表示用パッドに対応する配線基板は不良品であると容易に識別することができる。また、良否表示用パッド上の被膜の全てではなく、所定の深さまで除去することにより、良否表示用パッド表面の色合いが視認できる状態にすれば、被膜を除去していない良否表示用パッド上との色合いの差異を例えば画像処理装置などにより検出して識別することが可能になる。これにより、良品の配線基板だけに選択的に電子部品などを搭載できるので、電子部品等の無駄がなくなり、製造コストの低減に寄与することができる。
さらに、各良否表示用パッドが多数個取り配線基板の一部に纏めて形成されているため、一つの限られた領域を確認することにより短時間で各配信基板の良否を識別することができるので、効率的な多数個取り配線基板の製造方法を提供することができる。
【００１３】
本発明の多数個取り配線基板の製造方法では、被膜の状態の差異を、レーザ光を照射することにより被膜の少なくとも一部を除去することによって生じさせる。
【００１４】
この構成によれば、レーザ光による加熱・分解によって被膜が溶解および気化されながら除去されるので、多数個取り配線基板に機械的なダメージをほとんど与えることなく良否表示を行なうことができる。これにより、上述した特許文献１に示された方法のように、多数個取り配線基板に応力が掛かかって基板が反ったり、電子部品の実装部分のクラックや切断の発生を回避することができる。また、レーザ光照射装置を用意すれば、工程の増加を最小限に抑えながら各配線基板の良否表示を行なうことができる。
【００１５】
本発明は、良否検出工程で、前記良否表示用パッド上の前記被膜の状態の差異を、光学的方法を用いて検出する構成としてもよい。
【００１６】
良否表示用パッド上の被膜の状態の差異、例えば、被膜の有無を光学的に検出する方法には、例えば、画像処理装置により、上面に被膜が有る状態と無い状態の良否表示用パッドの画像の特徴を増長させて識別する方法や、良否表示用パッド部に光を照射し、光検知器により、被膜の有無により変化する反射光の差異を検知する方法等がある。これらの方法により、工程の増加を抑え、製品へのダメージをほとんど与えることなく、各配線基板が良品または不良品であることを識別することができる。
【００１７】
本発明は、複数の配線基板と、配線基板が形成された領域と異なる領域の一部に纏めて形成された配線基板と同数の導電性を有する良否表示用パッドと、複数の該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有する多数個取り配線基板の製造方法であって、複数の良否表示用パッドの上面に被膜を形成する被膜形成工程と、複数の前記配線基板のそれぞれが良品または不良品であることを判定する検査工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッドの少なくとも一部が露出するように被膜を除去することによって表示する良否表示工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッド上のそれぞれと、共通パッドとの間の電気的特性を検出することにより識別する良否検出工程とを有する構成としてもよい。
【００１８】
この構成によれば、導電性を有する共通パッドと良否表示用パッドとの間の導通を確認することにより、各配線基板が良品または不良品であることを電気的に識別することができる。また、各良否表示用パッドは、多数個取り配線基板の一部に纏めて形成されているので、例えば各良否表示用パッドおよび共通パッドの位置と対応させてプローブ針が配設されたプローブヘッドを用いれば、各配線基板が良品または不良品であることを一括して短時間で検出することができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
以下、本発明に係る多数個取り配線基板の第１の実施形態について図面に従って説明する。
【００２０】
図１（ａ）は、多数個取り配線基板の平面図、同図（ｂ）は、図１（ａ）のａ−ａ線断面図である。なお、図１では、電子部品等を搭載をしていない状態を図示している。
【００２１】
図１（ａ），（ｂ）に示す多数個取り配線基板１０は、ガラスエポキシ樹脂などの絶縁材料からなる基材シート１に、縦横に配列された複数の配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃと、配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃと同数の良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃを有する良否表示部Ｍ１とが形成されている。
【００２２】
配線基板１Ａは、基材シート１上に、複数の電極端子８ａ〜８ｅと、これら各電極端子８ａ〜８ｅの一部を接続する接続配線９ａ〜９ｅが、銅などの導電材料により形成されている。複数の電極端子８ａ〜８ｅのそれぞれは複数の対向電極となっていて、この対向電極間に抵抗やトランジスタなどの表面実装型の電子部品を搭載して半田などにより電気的に接合することにより、一つの回路を構成するようになっている。また、電極端子８ａ〜８ｅおよび接続配線９ａ〜９ｅが形成された基材シート上１には、電極端子８ａ〜８ｅと電子部品の搭載位置とを開口させた状態で、エポキシ樹脂などの絶縁材料からなる被膜としてのソルダーレジスト膜７が形成されている。
基材シート１には、配線基板１Ａと同一の構成を有する配線基板２Ａ，３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃが縦横に配列されていて、それぞれの境界線に形成された図示しないミシン目により切り離し可能な状態となっている。
【００２３】
良否表示部Ｍ１は、基材シート１上の配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃが形成されている領域とは異なる領域に、電極端子８ａ〜８ｅや接続配線９ａ〜９ｅと同じ銅などの導電材料により形成された複数の良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃと、一つの共通パッド５と、一つの全良品表示パッド６とにより構成されている。良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃは、配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃとそれぞれ対応して同数形成されている。なお、図１（ａ）では、良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃが、それぞれと対応する配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃと配列も同じにして形成されているが、これに限らず、同数であれば配列は異なっていてもよい。
【００２４】
良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃは、接続配線４により電気的に並列接続されていて、その一端から引き出された接続配線４により、共通パッド５の一端と電気的に直列接続されている。さらに、共通パッド５の他端から引き出された接続配線４に全良品表示パッド６が電気的に直列接続されて形成されている。なお、良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃ、共通パッド５、全良品表示パッド６の表面には、例えば金（Ａｕ）などの導電性がよく耐蝕性にすぐれた金属をめっきなどにより被着させておくことが望ましい。これにより、各パッドの表面が酸化腐蝕するのを有効に防止することができるとともに、電極端子８ａ〜８ｅと電子部品の各電極との半田による接合を強固なものとすることができる。また、後述する良否表示用パッドを用いた配線基板の電気的な良否判定をする方法において、プローブ針などの電気的な外部接点との接点抵抗を軽減することができるので、より正確に良否判定できるという効果を奏する。
【００２５】
良否表示部Ｍ１上には、スクリーン印刷などにより、良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃと、全良品表示パッド６とを覆うように、絶縁材料からなるソルダーレジスト膜７が形成されている。共通パッド５上のソルダーレジスト膜７には開口部８が形成され、共通パッド５が露出された状態となっている。
上記した構成の各配線基板１Ａ〜１Ｃ，２Ａ〜２Ｃ，３Ａ〜３Ｃと、良否表示部Ｍ１とは、フォトリソグラフィやめっきなどの技術を用いて一括して形成される。
【００２６】
（第２の実施形態）
次に、上記第１の実施形態の多数個取り配線基板１０を製造する工程において、各製造工程で、各種検査を実施して各配線基板の良否判定結果を表示する方法と、良否表示した後工程で、多数個取り配線基板１０の各配線基板の良否を識別して流動する方法について図面に従って説明する。
図２は、多数個取り配線基板１０の製造工程における配線基板の良否表示方法を説明するフローチャート図である。図３は、良否表示された状態の多数個取り配線基板１０の一例を示したもので、図３（ａ）が平面図、（ｂ）は、図３（ａ）のｂ−ｂ線断面図である。図４は、全ての配線基板が良品と判定された場合の良否表示がされた状態の多数個取り配線基板１０を示し、図４（ａ）は平面図、（ｂ）は、図４（ａ）のｃ−ｃ線断面図である。また、図５は、良否表示された多数個取り配線基板１０の各配線基板の良否を、後工程で識別して流動する方法を説明するフローチャート図である。また、図６は、本実施形態の各配線基板の良否識別方法に用いられるオープン／ショート検査機、およびそれを用いて各配線基板の良否判定をしている状態を模式的に示す説明図である。
【００２７】
（配線基板の良否表示方法）
図２に示すように、まず、ステップＳ１では、多数個取り配線基板１０の各配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃの外観や電気特性などの品質について各種検査を行なう。検査には、目視や顕微鏡、または光学的に外観品質を判定する自動外観検査装置などを用いて外観的な品質の良否を判定する外観検査と、電気特性検査機を用いて所望の電気的特性が得られているか否かを判定する電気的特性検査などがある。
そして、外観および電気特性などの品質が、所定の許容範囲から外れた不良品の配線基板があるか否か確認する（ステップＳ２）。
【００２８】
品質が所定の範囲から外れた不良品の配線基板があった場合（ステップＳ２でＹＥＳ）には、その不良となった配線基板に対応する良否表示用パッド上のソルダーレジスト膜７を除去して、その良否表示用パッドの表面の少なくとも一部を露出させる（ステップＳ３）。図３は、配線基板３Ａ，１Ｂ，２Ｃが不良品と判定された多数個取り配線基板１０を例示したもので、それぞれと対応する良否表示パッド３ａ，１ｂ，２ｃ上のソルダーレジスト膜７が除去されている。
【００２９】
多数個取り配線基板１０の全ての配線基板１Ａ〜１Ｃ，２Ａ〜２Ｃ，３Ａ〜３Ｃの品質が所定の範囲内の良品であった場合（ステップＳ２でＮＯ）は、図４（ａ），（ｂ）に示す多数個取り配線基板１０のように、全良品表示パッド６上のソルダーレジスト膜７を除去して全良品表示パッド６の表面の少なくとも一部を露出させる（ステップＳ４）。このように、全ての配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃが良品と判定された場合は検査工程をここで終了する。
【００３０】
本実施形態では、良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃや全良品表示パッド６の上面のソルダーレジスト膜７の除去をレーザ加工により行なう。全良品表示パッド６、または不良品と判定された配線基板と対応する良否表示用パッド上のソルダーレジスト膜７に向け、レーザ照射装置から所定のスポット径のレーザ光を照射し、レーザ光による加熱・分解によって、ソルダーレジスト膜７の一部を除去するものである。レーザの種類としては、ソルダーレジスト膜７のような有機材料の穴あけ加工に一般に使用されるＣＯ2レーザ、Ｎｄ：ＹＡＧレーザなどが適用可能であり、レーザ光の出力量などを調整することにより、全良品表示パッドまたは良否表示用パッド上のフォトレジスト膜７のみを選択的に除去することが可能である。なお、フォトレジスト膜７の除去は、良否表示用パッドの表面全部を露出するまで行なう必要はなく、後述する良否検出方法で用いられるプローブ針の先端が確実に接触できる大きさの穴が形成できればよい。
【００３１】
図３（ａ），（ｂ）に、上記の方法で、不良判定された配線基板に対応した良否表示用パッド上のフォトレジスト膜７が除去された多数個取り配線基板１０の一例を示す。図３の多数個取り配線基板１０は、前工程の検査にて、配線基板３Ａ、１Ｂ、２Ｃが不良判定された例を示している。即ち、配線基板３Ａ、１Ｂ、２Ｃのそれぞれに対応した良否表示用パッド３ａ、１ｂ、２ｃの上のソルダーレジスト膜７が除去され、図３（ｂ）に代表例として示した良否表示用パッド１ｂのように、良否表示用パッド３ａ、２ｃの表面も露出した状態になっている。
【００３２】
なお、本実施形態では、不良と判定された配線基板に対応する良否表示用パッド上のソルダーレジスト膜７を除去する方法を示したが、これに限らず、良品と判定された配線基板に対応した良否表示用パッド上のソルダーレジスト膜７を除去する構成にしてもよい。例えば、製造工程の不具合などにより、不良品の配線基板が多発した多数個取り配線基板の流動ロットに対して良品配線基板の選別を行なう場合などには、この方法が有効である。
【００３３】
（配線基板の良否識別方法）
次に、上記した方法で各配線基板の良否表示がされた多数個取り配線基板１０を、後工程にて各配線基板の良否を識別して流動する方法について説明する。
図５は、例えば自動部品搭載装置（チップマウンタ）などの自動実装装置を用いて多数個取り配線基板に電子部品などを実装するときに、各配線基板の良否を識別して良品の配線基板のみに実装を施すフローを示している。なお、ここでは、一例として図３に示した多数個取り配線基板１０の各配線基板を良否識別する方法を説明する。
【００３４】
まず、ステップＳ１１に示すように、多数個取り配線基板１０を、自動実装装置の基材シート供給装置に挿入する。基材シート供給装置に挿入された多数個取り配線基板１０は、基材シート供給路を移動して実装処理エリアに送られる。
【００３５】
実装処理エリアに送られた多数個取り配線基板１０は、自動実装装置に備えられたＣＣＤカメラを搭載した画像認識装置により、基板の方向の正否や、基板の位置が実装位置の許容範囲内にあるか否かなどが検出される。例えば、多数個取り配線基板１０の所定の対角位置に基準位置マーク（図示せず）を形成しておき、この基準位置マークの位置や形状が所定の位置および形状であるか否かを画像認識装置により検出する（ステップＳ１２）。
多数個取り配線基板１０の位置および形状が正常でないと判断された場合（ステップＳ１３でＮＯ）には、実装処理を行なわないフローが選択されて、多数個取り配線基板１０は自動実装装置の基材シート排出装置側に排出される（ステップＳ１８）。
【００３６】
多数個取り配線基板１０が所定の位置にあると判断された場合（ステップＳ１３でＹＥＳ）は、次のステップＳ１４に移り、良否表示部Ｍ１を用いて、多数個取り配線基板１０のなかの不良品の配線基板の存在およびその位置を検出する。本実施形態では、図６に示すオープン／ショート検査機５０を用いて、不良品の配線基板の存在およびその位置を電気的に検出する。
【００３７】
オープン／ショート検査機５０は、電源と、電源の電力を測定するための電圧計と、電流計とを有する測定部と、複数のプローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃ、Ｐ５、Ｐ６が配設されたプローブヘッドＰとを有している。プローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃ、Ｐ５、Ｐ６は、良否表示部Ｍ１の各良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃと、共通パッド５と、全良品表示パッド６とのそれぞれの位置に対応させて配設されている。各プローブ針の先端部は、内部に備わるバネ機構により所定の可動範囲にてバネ性を有している。
プローブヘッドＰは、図示しない昇降装置を備えて自動実装装置の実装エリアに配置され、昇降装置により下降させたときに、各プローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃ、Ｐ５、Ｐ６の先端が多数個取り配線基板１０の表面に接触するようになっている。このとき、プローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃ、Ｐ５、Ｐ６の先端部は、各プローブ針が有する鉛直方向のバネ性により、多数個取り配線基板１０の表面側に一定の圧力を加えながら接触される。
共通パッド５に対応するプローブ針Ｐ５に接続された測定部の他端部には、各良否表示用パッドに対応するプローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃ側に接続するための接点ＣＯＮ１０と、全良品表示パッド６に対応したプローブ針Ｐ６側に接続される接点ＣＯＮ６とのいずれかに接続切り換えが可能なスイッチＳＷ１が備えられている。また、接点ＣＯＮ１０には、各良否表示用パッドに対応するプローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃのそれぞれと接続された接点ＣＯＮ１ａ〜ＣＯＮ１ｃ，ＣＯＮ２ａ〜ＣＯＮ２ｃ，ＣＯＮ３ａ〜ＣＯＮ３ｃと接続切り換えが可能なスイッチＳＷ２が備えられている。
【００３８】
ステップＳ１３にて多数個取り配線基板１０が所定の実装位置に配置されたと判定されたとき、昇降装置によりプローブヘッドＰを下降させて、各プローブ針Ｐ１ａ〜Ｐ１ｃ，Ｐ２ａ〜Ｐ２ｃ，Ｐ３ａ〜Ｐ３ｃ、Ｐ５、Ｐ６の先端を多数個取り配線基板１０の表面に接触させる。図３に示す良否表示がされた状態の多数個取り配線基板１０の場合には、図６に図示するように、上側のソルダーレジスト膜７が除去されている良否表示用パッド１ｂ，２ｃ，３ａと共通パッド５の表面に、プローブ針Ｐ１ｂ，Ｐ２ｃ，Ｐ３ａとＰ５がそれぞれ接触する。これに対して、良否表示用パッド１ａ，１ｃ，２ａ，２ｂ，３ｂ，３ｃと全良品表示パッド６の上方はソルダーレジスト膜７で覆われているので、それぞれに対応するプローブ針Ｐ１ａ，Ｐ１ｃ，Ｐ２ａ，Ｐ２ｂ，Ｐ３ｂ，Ｐ３ｃは、ソルダーレジスト膜７の表面に接触する。この状態で、オープン／ショート検査機５０のスイッチＳＷ１により測定部を接点ＣＯＮ１０側に接続し、スイッチＳＷ２により各接点ＣＯＮ１ａ〜ＣＯＮ１ｃ，ＣＯＮ２ａ〜ＣＯＮ２ｃ，ＣＯＮ３ａ〜ＣＯＮ３ｃのうちいずれかひとつと接続する。図６では、測定部が、良否表示用パッド３ｃに対応するプローブ針Ｐ３ｃから引き出されたＣＯＮ３ｃと接続されている状態を図示している。これにより、共通パッド５と、測定部と、いずれかひとつの良否表示用パッドとの閉回路が形成される。この閉回路に、測定部の電源から所定の電圧を印加して、共通パッド５に対応したプローブ針Ｐ５と、スイッチＳＷ２により選択されたいずれかの良否表示用パッドに対応したプローブ針との間に流れる電流値を電流計により計測する。良否表示用パッド上のソルダーレジスト膜７が除去されている場合には、対応するプローブ針が良否表示用パッドに接触しているので電流計により所定範囲の電流値が計測される。これに対して、良否表示用パッドがソルダーレジスト膜７に覆われている場合には、良否表示用パッドとそれに対応するプローブ針が、ソルダーレジスト膜７に遮られて接触しないために電流計の電流測定値が略零になる。これにより、電流計により所定の電流値が測定された良否表示用パッドに対応する配線基板は不良品と判定でき、測定電流値が略零の良否表示用パッドに対応する配線基板は良品と判定することができる。
このようにして、多数個取り配線基板内の各配線基板の良品あるいは不良品の判定結果は、自動実装装置の図示しないメモリに記録され、以降のステップで、自動実装装置のシーケンスにおいて各配線基板に実装加工するか否かの判断に用いられる。
【００３９】
ステップＳ１４で検出した結果、不良品の配線基板が有ると判定された場合（ステップＳ１５でＹＥＳ）、その多数個取り配線基板に良品の配線基板が一つも無ければ（ステップＳ１６でＮＯ）実装は行なわずに自動実装装置から排出される（ステップ１８）。これに対して、不良品の配線基板と共に良品の配線基板が含まれる多数個取り配線基板は（ステップＳ１６でＹＥＳ）、ステップＳ１７に進み実装加工を行なう。
【００４０】
上記のステップＳ１４の方法により不良品の配線基板の検出を行なった結果、不良配線板がないと判定された場合（ステップＳ１５でＮＯ）、即ち、全ての配線基板が良品であると判定された場合には、ステップＳ１９の全良品表示検出を行なう。全良品表示検出は、上記ステップ１４の不良配線基板検出と同様な方法で、オープン／ショート検査機５０のスイッチＳＷ１により、測定部を、全良品表示パッド６に対応したプローブ針Ｐ６から引き出された接点ＣＯＮ６に接続して行なう。この状態で、プローブ針Ｐ６とプローブ針Ｐ５との間の電流値を測定し、所定の電流値が計測されれば、全良品表示パッド６上のソルダーレジスト７が除去されているもの、即ち、前工程の検査で全良品表示がされたものであると判断できるため、ステップＳ１７に進む（ステップＳ２０でＹＥＳ）。
これに対して、電流計の測定値が略零であった場合は、全良品表示パッド６上のソルダーレジスト７が除去されていないものと判断され、前工程の各種検査時の結果と、ステップＳ１４の不良配線基板検出のときに全ての配線基板が良品であると判定された結果に不整合があると判断される。例えば、不良配線基板検出のときに、何らかの不具合によりプローブヘッドＰと多数個取り配線基板１０との位置ずれが生じ、各良否表示用パッドと対応するプローブ針とが接触されなかった場合などが考えられる。このため、ステップＳ１４に戻って再度不良配線基板検出を行なう（ステップＳ２０でＮＯ）。
【００４１】
なお、図５のフローに用いられる多数個取り配線基板は図２のフローを経たものでなければならないのだが、何らかの不具合により図２のフローを経ていない多数個取り配線基板が図５のフローに用いられてしまうと、ステップＳ１５でＮＯ、ステップＳ２０でＮＯ、再びステップＳ１４から、というフローを何度も繰り返してしまうことになる。また、図２のフローにおいて、レジストを除去する手段の不具合（例えばレーザ加工装置の故障）により配線基板の良否表示が適切になされなかった場合も、同様のフローを繰り返してしまう。また、図２で正常にレジスト膜の除去（配線基板の良否表示）がなされた場合であっても、図６のプローブ針の先端が汚れてしまっている場合にも、同様の誤ったフローの繰り返しが発生する虞がある。このような場合を想定して、例えばステップＳ１５およびステップＳ２０でＮＯ、再びステップＳ１４、というフローが複数回繰り返された場合には、アラームを発報して作業者に注意を喚起したり、その多数個取り配線基板をステップＳ１８に進めて電子部品を搭載することなく排出するというフローを追加してもよい。
【００４２】
ステップＳ１７では、例えば電子部品搭載などの自動実装装置による所定の実装加工を行なう。このとき、ステップＳ１４で自動実装装置のメモリに格納された多数個取り配線基板内の不良品の配線基板の存在とその位置の情報により、不良品の配線基板には電子部品搭載などを行なわず、次の良品判定された配線基板にスキップされて実装加工が施される。このようにして、良品の配線基板のみに実装加工が施された多数個取り配線基板１０は、自動実装装置から排出され（ステップＳ１８）、一連の実装加工工程を終了する。
【００４３】
以下、上記実施形態の効果を記載する。
【００４４】
（１）上記第１実施形態では、多数個取り配線基板１０の良否表示部Ｍ１に纏めて形成された良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃ上のソルダーレジスト膜７を除去することにより、これと対応した配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃの良否表示を行なう構成とした。そして、プローブヘッドＰを用いて、共通パッド５と、各良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃのそれぞれとの間に流れる電流値を測定することにより、不良品の配線基板の存在およびその位置を電気的に検出する構成とした。
この構成によれば、多数個取り配線基板１０の所定の位置に纏めて形成された良否表示部Ｍ１により、各配線基板の良否を認識することができるので、小面積にて配線基板の良否表示を行なうことができ、多数個取り配線基板の小型化に寄与できる。
また、良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃが一箇所に纏めて形成されているので、各配線基板の良否を、プローブヘッドＰによって一括して短時間で検出することができる。
【００４５】
（２）上記実施形態では、不良品の配線基板の存在およびその位置を表示するための良否表示用パッドを、配線基板の電極端子や接続配線と同じ導電性材料で形成し、良否表示用パッドを除去可能に覆う被膜には、配線基板のソルダーレジスト膜７を共用する構成とした。
これにより、良否表示用パッドは、フォトリソグラフィなどにより配線基板の電極端子や接続配線と同時に形成することができ、また、ソルダーレジスト膜７も配線基板上のソルダーレジスト膜７と同時に塗布して形成することができる。従って、工程を増やすことなく、各配線基板の良否を表示する良否表示部Ｍ１を形成することができる。
【００４６】
（３）上記実施形態では、不良品と判定された配線基板と対応する良否表示用パッド上のソルダーレジスト膜７を、レーザ加工により除去する構成とした。
この構成によれば、レーザ光による加熱・分解によってソルダーレジスト膜７が溶解および気化されながら除去されるので、除去されたソルダーレジスト膜の残留物の発生が抑えられる。これにより、良否表示用パッド上のソルダーレジスト残渣によるプローブ針の接触不良などによる誤検出や、多数個取り配線基板１０の汚れを防止することができる。
また、上述した特許文献１に示された方法のように、多数個取り配線基板の空き領域に設けた良否表示部を折り欠く方法のように、多数個取り配線基板に応力が掛かかって基板が反ったり、電子部品の実装部分のクラックや切断が発生することがない。
さらに、ソルダーレジスト膜７をマスクしてレジスト剥離液によりソルダーレジスト膜を除去する方法のように、工程を増加することなくソルダーレジスト膜７の一部を除去して配線基板の良否表示をすることができる。
【００４７】
（４）上記実施形態では、多数個取り配線基板１０の不良品の配線基板の存在およびその位置の検出を、オープン／ショート検査機５０を用いて電気的に行なう構成とした。そして、良品の配線基板だけに、電子部品を搭載するなどの実装処理を施すことを可能にした。
この構成によれば、画像認識装置などにより光学的に良否表示マークの状態を識別する方法を用いた場合のように、色合いの異なる基板に変更した際に画像の認識範囲の設定などを変更する必要がなく、誤検出も起こり難い。従って、多数個取り配線基板の材料などを問わず、高い検出確度を有した配線基板の不良検出を行なうことが可能になる。
また、良品の配線基板のみに選択的に電子部品を搭載することが出来るので、電子部品等の無駄もなくなり、効率的な多数個取り配線基板の製造方法を提供することができる。
【００４８】
本発明は、前記各実施形態に限定されるものではなく、以下の変形例を実施することもできる。
【００４９】
（変形例１）
上記第１および第２の実施形態の多数個取り配線基板１０は、良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃと共通パッド５とを接続配線４により電気的に接続した。そして、各良否表示用パッド１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃと共通パッド５間の導通の有無により、複数の配線基板１Ａ〜３Ａ，１Ｂ〜３Ｂ，１Ｃ〜３Ｃそれぞれの良否を認識する構成としたが、これに限らない。
各配線基板と対応した良否表示用パッドをそれぞれ独立させて形成し、良否表示用パッド上のソルダーレジスト膜の有無、換言すれば良否表示用パッドが露出しているか否かを光学的に認識することにより各配線基板の良否を識別する構成としてもよい。
【００５０】
図７は、光学的方法により複数の配線基板それぞれの良否を認識可能な多数個取り配線基板を説明するものであり、図７（ａ）は、多数個取り配線基板の平面図、同図（ｂ）は、図７（ａ）のｄ−ｄ線断面図である。なお、本変形例は、複数の良否表示用パッドを電気的に接続することなく独立させて形成していることを特徴としており、他の構成は前述した各実施形態と同じであるため、共通部には同一符号を付して説明を省略する。
【００５１】
図７（ａ），（ｂ）に示す多数個取り配線基板４０は、基材シート３１に、縦横に配列された複数の配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃと、これらの配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃと同数の良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃを有する良否表示部Ｍ２とが形成されている。
【００５２】
良否表示部Ｍ２の複数の良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃは、各配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃと同じ銅などの導電材料により形成されている。また、良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃは、本変形例では円形を有し、基材シート３１上に所定の間隔を空けて形成され、表面は電解めっき法などにより金（Ａｕ）めっき被膜（図示せず）が極薄く施されている。この金めっき被膜は、各配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃの電極端子や接続配線にも同時に形成される。なお、めっき被膜の種類は金（Ａｕ）に限らず、電極端子と電子部品の半田による接合に少なくとも悪影響がないもので、且つ、後述する画像認識装置による良否表示用パッドの画像認識において、ソルダーレジスト膜３７の色合いと識別可能な色合いのものであればよい。
これらの良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃは、配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃと同数形成されていて、それぞれが対応づけられている。
良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃが形成されたシート基材３１上には、例えば緑色に着色されたソルダーレジスト膜３７が、各良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃを覆うように形成されている。
【００５３】
次に、上記の多数個取り配線基板４０の製造する各種製造工程において、各種検査を実施して各配線基板の良否判定結果を表示する方法と、良否表示された多数個取り配線基板４０を後工程で流動する際に、多数個取り配線基板４０の各配線基板の良否を識別して流動する方法について説明する。
【００５４】
多数個取り配線基板４０の、各配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃそれぞれが良品であるか、または不良品であるかを表示する方法は、第１および第２の実施形態の多数個取り配線基板１０の良否表示方法と同様な方法が用いられる。
まず、多数個取り配線基板４０の各配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃの外観や電気特性などの品質について各種検査を行ない、外観および電気特性などの品質が、所定の許容範囲から外れた不良品の配線基板があるか否かを判定する。
【００５５】
品質が所定の範囲から外れた不良品の配線基板があった場合には、その不良となった配線基板に対応する良否表示用パッド上のソルダーレジスト膜３７を、所定の出力量のレーザ光を照射することにより除去して、その良否表示用パッドの表面の少なくとも一部を露出させる。なお、フォトレジスト膜３７の除去は、良否表示用パッドの表面全部を露出するまで行なう必要はなく、後述する良否検出方法にて、画像認識装置などによりフォトレジスト３７表面と識別して認識できればよい。例えば、良否表示部Ｍ２の画像を画像認識装置で二値化して認識したときに、フォトレジスト３７表面と確実に区別して認識できれば、良否表示用パッド上にフォトレジスト３７膜の一部が残っていてもよい。
【００５６】
次に、上記した方法で各配線基板の良否表示がされた多数個取り配線基板４０を、後工程にて各配線基板の良否を識別して流動する方法について説明する。
後工程において、本実施形態の多数個取り配線基板４０の各配線基板の良否を識別する方法には、例えば自動部品搭載装置などの自動実装装置に備えたＣＣＤカメラを有する画像認識装置を利用する。
【００５７】
自動実装装置の実装加工位置にセットされた多数個取り配線基板４０は、セット方向の正否を確認したのちに、各配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃが良否であるか、または不良品であるかの良否識別を行なう。例えば、良否識別に利用する画像認識装置により、ＣＣＤカメラから入力される画像の明暗を増長させて二値化して認識するように設定する。そして、画像認識装置のＣＣＤカメラにて、各良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃを、二値化された画像として認識していく。本変形例では、前工程の検査工程にて良品と判定された配線基板に対応する良否表示用パッドは、例えば緑色などの色を有するソルダーレジスト膜３７に覆われているため、暗い画像として認識される。また、不良品と判定された配線基板に対応する良否表示用パッドは、ソルダーレジスト膜３７の少なくとも一部が除去されているので、良否表示用パッドの表面に施された金めっき被膜の色合いにより明るい画像だと認識される。このように、画像認識装置により明と暗に二値化された画像情報によって良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃがそれぞれ識別され、対応する配線基板が良品であるか、または不良品であるかが認識される。
以上説明した方法により、多数個取り配線基板４０内の各配線基板３１Ａ〜３３Ａ，３１Ｂ〜３３Ｂ，３１Ｃ〜３３Ｃそれぞれが良品あるいは不良品であるかの判定結果は、自動実装装置のメモリに記録され、以降の製造工程において自動実装装置による実装加工するか否かの判断に用いられる。
【００５８】
各配線基板の良否認識を行なった多数個取り配線基板４０は、例えば電子部品搭載などの、自動実装装置による所定の実装加工を行なう。このとき、自動実装装置のメモリに格納された多数個取り配線基板４０における不良品の配線基板の存在とその位置についての情報により、不良品の配線基板には電子部品搭載などを行なわずに次に処理する配線基板にスキップされる。このようにして、多数個取り配線基板４０は、良品の配線基板のみに実装加工が施され、自動実装装置による一連の工程を終了する。
【００５９】
この構成によれば、一ヶ所に纏めて形成された良否表示部Ｍ２の、各良否表示用パッド上のソルダーレジスト膜３７の有無による色合いの差を、画像認識装置などにより光学的に検出することにより、各配線基板の良否を認識することができる。これにより、多数個取り配線基板の離れた箇所に良否表示部を点在させる方法に比して、短時間にて各配線基板の良否認識を行なうことができる。また、良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃは、配線基板の電極端子や接続配線と同じ導電性材料や、同じソルダーレジスト膜７を共用して配線基板と同時に製造できるので、工程を増やすことなく、各配線基板の良否を表示する良否表示部Ｍ２を形成することができる。
また、良否表示部にプローブ針などを接触させて電気的に不良品の配線基板の検出を行なう方法に比して、光学的な方法で非接触にて検出を行なうことができるので、多数個取り配線基板にほとんどダメージを与えることなく各配線基板の良否を検出することができる。また、電気的な検出方法に比べると、例えば、良否表示用パッドの汚れによる接点不良や、プローブ針の位置ずれなどによる誤検出が起こりにくい。
さらに、多数個取り配線基板１０の不良品の配線基板の存在およびその位置の検出を、良否表示用パッド３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃとソルダーレジスト膜３７の色合いの違いにより行なっている。これにより、ソルダーレジスト膜３７のような被膜を用いることなく良否表示マークの有無を画像認識装置により識別する方法を用いた場合のように、色合いの異なる基板に変更した際に画像の認識範囲の設定などを変更する必要がない。従って、多数個取り配線基板の材料などを問わず、高い検出確度で各配線基板の良否の識別を行なうことができる。
【図面の簡単な説明】
【００６０】
【図１】（ａ）は、第１の実施形態に係る多数個取り配線基板の平面図、（ｂ）は、図１（ａ）のａ−ａ線断面図。
【図２】第２の実施形態に係る多数個取り配線基板の製造方法を説明するフローチャート図。
【図３】（ａ）は、第２の実施形態の製造方法により製造される多数個取り配線基板の一例を示す平面図、（ｂ）は、図３（ａ）のｂ−ｂ線断面図。
【図４】（ａ）は、第２の実施形態の製造方法により製造される多数個取り配線基板の一例を示す平面図、（ｂ）は、図３（ａ）のｃ−ｃ線断面図。
【図５】第２の実施形態の多数個取り配線基板の製造方法を説明するフローチャート図。
【図６】第２の実施形態の製造方法に利用されるオープン／ショート検査機を用いて多数個取り配線基板の良否識別を行なう方法を概念的に示す説明図。
【図７】本発明の変形例の多数個取り配線基板の平面図、（ｂ）は、図７（ａ）のｄ−ｄ線断面図。
【符号の説明】
【００６１】
１，３１…基材シート、１Ａ〜１Ｃ，２Ａ〜２Ｃ，３Ａ〜３Ｃ，３１Ａ〜３１Ｃ，３２Ａ〜３２Ｃ，３３Ａ〜３３Ｃ…配線基板、１ａ〜１ｃ，２ａ〜２ｃ，３ａ〜３ｃ，３１ａ〜３１ｃ，３２ａ〜３２ｃ，３３ａ〜３３ｃ…良否表示用パッド、４…接続配線、５…共通パッド、６…全良品表示パッド、７，３７…被膜としてのソルダーレジスト膜、８ａ〜８ｅ…電極端子、９ａ〜９ｅ…接続配線、１０，４０…多数個取り配線基板、Ｍ１，Ｍ２…良否表示部、Ｓ３…不良の配線基板であることを表示ために良否表示用パッド上の被膜としてのソルダーレジストを除去する良否表示工程、Ｓ１４…不良基板を識別する良否検出工程。
【図１】
2007305837.tif 000003
【図２】
2007305837.tif 000004
【図３】
2007305837.tif 000005
【図４】
2007305837.tif 000006
【図５】
2007305837.tif 000007
【図６】
2007305837.tif 000008
【図７】
2007305837.tif 000009