(57)【要約】      （修正有）【課題】熱応力が低減された半導体装置及びその製造方法、並びに半導体装置用部材を提供する。【解決手段】第１の主面に第１の電極４６を有するサブマウント基板４０と、前記第１の電極上に設けられ、３層以上のＳｎ層３１、３３、３５とＡｇ層３２とＣｕ層３４とを含む第１の金属積層体３０と、を備え、前記Ａｇ層はＳｎ層に挟まれ、前記Ｃｕ層はＳｎ層に挟まれたことを特徴とする半導体装置用部材１００。【選択図】図４
2007288001.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面に第１の電極を有するサブマウント基板と、
前記第１の電極上に設けられ、３層以上のＳｎ層とＡｇ層とＣｕ層とを含む第１の金属積層体と、
を備え、
前記Ａｇ層はＳｎ層に挟まれ、前記Ｃｕ層はＳｎ層に挟まれたことを特徴とする半導体装置用部材。
【請求項２】
前記サブマウント基板は第２の主面に第２の電極を有し、前記第２の電極上に設けられ、３層以上のＳｎ層とＡｇ層とＣｕ層とを含む第２の金属積層体を備え、
前記第２の金属積層体において、Ａｇ層はＳｎ層に挟まれ、前記Ｃｕ層はＳｎ層に挟まれたことを特徴とする請求項１記載の半導体装置用部材。
【請求項３】
Ａｇは８．０重量％以下、Ｃｕは２．２重量％以下、Ａｕは２．０重量％以下、Ｓｎは８９．８重量％以上の組成比であることを特徴とする請求項１または２記載の半導体装置用部材。
【請求項４】
Ａｕ電極を有する半導体素子と、
第１の主面に第１の電極を有するサブマウント基板と、
を備え、
前記Ａｕ電極と前記サブマウント基板の前記第１の電極とは、ＳｎＡｇＣｕＡｕ合金からなる半田により接着されていることを特徴とする半導体装置。      
【請求項５】
Ａｕ電極を有する半導体素子と、請求項１乃至３記載の半導体装置用部材とを水平方向に位置決めを行う工程と、
前記Ａｕ電極と、前記第１の金属積層体と、を接触させる工程と、
前記第１の金属積層体を構成する混合した合金の融点以上に加熱することにより前記Ａｕ電極と前記サブマウント基板とをＳｎＡｇＣｕＡｕ合金からなる半田により接着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、並びに半導体装置用部材に関する。
【背景技術】
【０００２】
ＩｎＧａＡｌＰ系やＡｌＧａＡｓ系材料を用いた半導体素子のマウントには、ＡｕＳｎ共晶組成を有するＡｕＳｎ合金半田が用いられている。この場合、金（Ａｕ）が８０重量％、スズ（Ｓｎ）が２０重量％であるとその融点は約２７８℃である。ＩｎＧａＡｌＰ系やＡｌＧａＡｓ系材料は、ＧａＮ系材料と比べて、ヤング率が小であるのでマウントなどの素子実装工程における熱応力に対する許容度が大であり、ＡｕＳｎ合金からなる半田を用いても特性及び信頼性の確保が可能である。
【０００３】
一方、ヤング率が大である材料からなる半導体素子をパッケージに実装する場合、熱応力を低減することが特性及び信頼性を確保するために重要である。例えば、ＧａＮのヤング率は２．９×１０１１Ｎ／ｍ２であり、ＧａＡｓの約３．４倍、Ａｕの約３．７倍と大きい。このために、半導体装置の構造および製造工程における熱応力低減が重要となる。
【０００４】
すなわち、マウントに用いる半田の融点は、ＡｕＳｎの融点よりもさらに低いことが望ましい。また、使用温度範囲において組成変化を生じることなく、かつ動作時において熱抵抗が低いことがより好ましい。しかしながら、例えばインジウム（Ｉｎ）とＡｕとの合金は低融点であるが、熱抵抗が高いと共に常温の近傍においても組成変化を生じるなど半導体素子の実装に対して十分ではない。
【０００５】
一方、ＳｎＡｇＣｕＢｉ合金からなり融点が２１７℃近傍である鉛フリー半田によるプリント配線板への半田付け方法の技術開示例がある（特許文献１）。しかしながらこの開示例は、半導体素子の実装に対しては十分ではない。
【特許文献１】特許第３５１４６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、熱応力が低減された半導体装置及びその製造方法、並びに半導体装置用部材を提供する。
【課題を解決するための手段】
【０００７】
本発明の他の一態様によれば、第１の主面に第１の電極を有するサブマウント基板と、前記第１の電極上に設けられ、３層以上のＳｎ層とＡｇ層とＣｕ層とを含む第１の金属積層体と、を備え前記Ａｇ層はＳｎ層に挟まれ、前記Ｃｕ層はＳｎ層に挟まれたことを特徴とする半導体装置用部材が提供される。
【０００８】
また、本発明の他の一態様によれば、Ａｕ電極を有する半導体素子と、第１の主面に第１の電極を有するサブマウント基板と、を備え、前記Ａｕ電極と前記サブマウント基板の前記第１の電極とは、ＳｎＡｇＣｕＡｕ合金からなる半田により接着されていることを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明により、熱応力が低減された半導体装置及びその製造方法、並びに半導体装置用部材が提供される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ本発明の実施の形態について説明する。  
図１は、本発明の第１具体例にかかる半導体装置の模式断面図である。  
半導体素子２０は、半導体積層体２４の下面に第１電極２２を、半導体積層体２４の上面に第２電極２６をそれぞれ有する。第１電極２２は、例えば主としてＡｕ電極として半田１０の濡れ性を確保することが好ましい。半導体素子２０としては、化合物半導体からなる発光素子、半導体レーザ装置、ＨＥＭＴ（High Electron Mobility Transisitor）、ＨＢＴ（Heterojunction Bipolar Transistor）などがあるがこれらに限定されることはない。
【００１１】
半導体素子２０を金属ブロック６２の上に直接マウントすると、例えばマウント後の降温工程において、半導体素子２０と金属ブロック６２との熱膨張係数差による熱応力が生じる。この熱応力はヤング率に比例するので、半導体積層体２４がヤング率の大であるＩｎＧａＡｌＮ系などの場合、熱応力を低減する構造が好ましい。本具体例においては、サブマウント材４４の下面に第３電極４２を有し、サブマウント材４４の上面に第４電極４６を有したサブマウント基板４０を用いることにより熱応力を低減している。すなわち半導体素子２０の第１電極２２とサブマウント基板４０の第４電極とがＳｎＡｇＣｕＡｕ合金からなる半田１０を用いて接着されている。さらに、サブマウント基板４０の第３電極４２と、金属ブロック６２上に設けられた第５電極６４とがＳｎＡｇＣｕＡｕ合金からなる半田１２を用いて接着されることがより好ましい。なお、本具体例において半田１０および半田１２の組成比を同じとする。
【００１２】
このサブマント基板４０に用いられるサブマウント材４４としては、窒化アルミニウム（ＡｌＮ）や炭化珪素（ＳｉＣ）を用いることができる。熱膨張係数は、ＡｌＮにおいて５．２７×１０−６／℃、ＳｉＣにおいて３．０×１０−６／℃であり、いずれも金属ブロック６２より一桁近く低減することができる。この結果、金属ブロック６２との間での直接的な熱応力の影響を低減できる。
【００１３】
また、ＡｌＮ及びＳｉＣの熱伝導率は２００ｗ／ｍ・Ｋ以上と高いので、半導体素子２０の動作温度を低減できる。この結果、半導体素子２０の温度特性及び信頼性の改善が可能となる。
【００１４】
次に、半導体素子２０の実装工程における熱応力低減について説明する。  
半導体積層体２４上にはＡｕを含む第１電極２２が設けられており、サブマウント材４４上には第４電極４６が設けられている。この両電極は半田１０で接着される。これら半導体素子２０、サブマウント基板４０を構成する材料間において、熱膨張係数は異なるので熱応力を低減するにはより低温で接着することが好ましい。同様に、サブマウント基板４０と金属ブロック６２との接着においても低温で接着することが好ましい。
【００１５】
一般に、ＩｎＧａＡｌＰ系やＡｌＧａＡｓ系の半導体素子のマウントには、Ａｕが約８０重量％、Ｓｎが約２０重量％である共晶構造の合金からなる半田が広く使われている。この場合、融点は約２７８℃である。ＩｎＧａＡｌＮ系材料のヤング率は大きいので熱応力の影響が大きい。  
本具体例においては、Ｓｎ、銀（Ａｇ）、銅（Ｃｕ）薄膜からなる金属積層体及びＡｕ薄膜を用いてＡｕＳｎより融点の低い合金からなる半田１０，１２を構成している。すなわち、少量のＡｇ、Ｃｕ、及びＡｕを含むＳｎＡｇＣｕＡｕ合金を構成することにより、２７８℃以下の融点を実現している。図１に表した半田１０及び１２は、このような組成の合金からなり２７８℃以下の融点が制御性良く得られる。なお、上述した個々の金属の融点は、Ｓｎが２３２℃、Ａｇが９６２℃、Ｃｕが１０８３℃である。半田の組成に関しては、後に詳細に説明する。
【００１６】
次に、ＳｎＡｇＣｕＡｕ合金の形成プロセスを含む半導体装置の製造方法について説明する。  
図２は、サブマウント基板４０の両面に金属層を形成する工程を説明する模式図である。まず、サブマウント材４４の両面には、チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）などからなる第３電極４２及び第４電極４６が設けられる。この場合、半田が設けられる最上層は濡れ性が良いことが重要である。このために、最上層は金層とする。
【００１７】
さらに、第４電極４６上からボンディングワイヤにより端子への接続を行うために、半導体素子２０が接着される位置近傍にのみ金属層を選択的に形成することが好ましい。このために、例えばレジストパターニングまたは金属マスクなどによりマスク材７０を用いて金属層を蒸着する。図２に表した具体例の場合、例えば、Ｓｎ層３１（厚み１．０００μｍ））、Ａｇ層３２（厚み０．０６３μｍ）、Ｓｎ層３３（１．０００μｍ）、Ｃｕ層３４（０．０１２μｍ）、Ｓｎ層３５（０．９２５μｍ）が矢印の向きに連続的に蒸着される。この場合、Ｓｎ：Ｃｕ：Ａｇ：Ａｕの重量組成比が合金化後の所定比となるように、それぞれの重量が設定される。
【００１８】
なお、図２に表したようにＡｇ層３２の両側にＳｎ層３１、３３を配置し、Ｃｕ層３４の両側にＳｎ層３３、３５を配置することにより、少量であるＡｇ、Ｃｕ、及びＡｕをより均一に多量のＳｎと合金化できる。また、レジストを用いたパターニングにより半導体素子２０の位置のみに金属層を残すことができる。同様に、サブマウント基板４０の第４電極４２にもＳｎ層５５、Ｃｕ層５４、Ｓｎ層５３、Ａｇ層５２、Ｓｎ層５１が矢印の向きにほぼ全面にわたって蒸着される。
【００１９】
図３は、金属層が形成された分離前のサブマウント基板４０の模式斜視図である。  
サブマウント基板４０の第１の主面の第４電極４６の上に、金属積層体３０が形成されおり、第２の主面（裏面）の第３電極（図示せず）の上に、金属積層体５０が形成されている。このあと、破線の位置をダイシングすることにより、個々のサブマウント基板に分離できる。なお、図３の状態あるいは分離後の状態のサブマウント基板４０を不活性ガス雰囲気中に保存するとＳｎ層やＡｇ層の酸化を抑制することができるので、電極との濡れ性をより良好にできる。
【００２０】
図４は、半導体素子２０を、分離されたサブマウント基板４０及びヒートシンク６０に接着する工程を表す模式図である。ここで、図１と同様の構成要素には同一番号を付して詳細な説明を省略する。  
金属積層体３０及び５０がサブマント基板４０の両面に設けられた半導体装置用部材１００と半導体素子２０とを水平方向において位置決めを行った後、半導体素子２０と、サブマウント基板４０との間に矢印の方向に垂直方向に適正な荷重が加えられる。同様に、ヒートシンク６０と、サブマウント基板４０との間にも矢印の方向に適正な荷重が加えられる。この後、積層体３０及び５０を構成するＳｎ層、Ａｇ層、Ｃｕ層、Ａｕの重量組成比により決まる融点まで昇温することにより、半導体素子２０、サブマウント基板４０、及びヒートシンク６０が接着される。金属積層体３０及び５０は、融点以上において１０秒以内で合金化するので半田の酸化を抑制できる。なお、サブマウント基板を用い場合、ヒートシンクとサブマウントを先に接着する方法や、半導体素子とサブマウントを先に接着する方法がある。これらはいずれも接着工程を２回行うために工程が増加するとともに
高温保持時間が長くなる。これに対して、本具体例においては１回で短時間に接着が可能である。
【００２１】
このあと降温するが、融点が低いので熱応力は低減されており、初期特性や信頼性が改善される。なお、金属積層体３０及び５０において、Ａｇ層とＣｕ層との位置はこれに限定されず、上下関係及び相対距離を変えても良い。また、金属積層体３０及び５０の厚み、すなわち半田１０及び１２の厚みの範囲は、１乃至１０μｍが好ましく、２乃至４μｍがより好ましい。１μｍより小であると接着強度が弱く、１０μｍより大であると周囲へのはみ出しを生じる。
【００２２】
図５は、第１具体例にかかる半導体装置の模式斜視図である。  
例えば、半導体素子２０がＩｎＧａＡｌＮ系半導体レーザである場合、半導体素子２０の上面に設けられた第２電極２６がボンディングワイヤ８４によりヒートシンク６０へ接続される。一方、サブマウント基板４０の上面に設けられた第４電極４６は、ボンディングワイヤ８０により端子８２へ接続される。半田１０及び１２は、ＳｎＡｇＣｕＡｕ合金からなっており２７８℃より低い融点とできるので、応力により特性や信頼性に影響を受けやすい半導体レーザ装置や半導体発光装置に好適である。特に、ＩｎＧａＡｌＮ系半導体のようなヤング率の大きな材料からなる半導体装置において好適である。さらに、その組成は安定しており熱抵抗の上昇を抑制できる。
【００２３】
また、半導体レーザ素子において発光層（図示せず）に近い主面をサブマウント基板４０と接着する「アップサイドダウン構造」とすると、動作温度をより低減することができる。この場合、半導体積層体（図示せず）の断面において発光層近傍がサブマウント基板４０上の第４電極４６と近接するが、金属積層体３０の形状を半導体素子２０のそれと近づけることにより半田１０のはみ出しが抑制され短絡などが低減できる。
【００２４】
次に、ＳｎＡｇＣｕＡｕ合金について説明する。  
図６は、ＳｎＡｇＣｕから構成される３元相平衡図におけるＳｎリッチ領域近傍の拡大図である。  
図６の左下隅の原点はＳｎ１００％を表し、横軸はＣｕの重量％、縦軸はＡｇの重量％をそれぞれ表す。すなわち、図６の左下方はＳｎリッチ領域、右方はＣｕ６Ｓｎ５リッチ領域、左上方はＡｇ３Ｓｎリッチ領域であり、液相との境界を表す液相面９０、９１、９２は、組成変化につれて変化する曲面から構成される。各領域に表された等温線９３、９４、９５により、液相面が交差している曲線部の矢印方向に沿って合金の共晶点である融点が低下することがわかる。３液相面の交差点近傍であるＳｎ９５．８重量％、Ａｇ３．５重量％、Ｃｕ０．７重量％において、融点は約２１８℃となる。この組成比近傍の３元金属を混合または積層し、昇温液相化後に徐々に降温すると、約２１８℃において固相合金層が形成される。
【００２５】
また、図６より、半導体素子２０の実装工程において熱応力低減効果の大きい２７８℃より低い融点を有する合金の３元合金は、Ａｇ８．０重量％以下、Ｃｕ２．２重量％以下、Ｓｎ８９．８％以上であることがわかる。特に、Ａｇ５．５重量％以下、Ｃｕ１．５重量％以下、Ｓｎ９３．０重量％以上とすると融点を２５０℃以下とできる。
【００２６】
本具定例において、半田１０及び１２はＡｕ電極からなる第１電極２２と接着される。この結果、Ｓｎ、Ａｇ、ＣｕのほかにＡｕが加わって４元合金とできる。少量のＡｕの添加により融点の微調整が可能となる。この場合、示差熱分析によれば、Ａｕ２．０重量％以下であることが好ましいことが判明した。
【００２７】
以上説明したように、Ｓｎと比較して少量であるＡｇ、Ｃｕ、及びＡｕを含み、かつ、はみ出しがなく、熱抵抗を低減するためにより薄く均一に溶融された半田付けを行うには、組成が一定で１乃至１０μｍ厚のペレット状半田を用いることが可能であればよい。しかし、各金属の融点や蒸気圧が異なるので、組成を一定にした合金を例えば真空蒸着法などで形成することは容易ではない。また、１０μｍ以下のペレット状半田を用いるマウント工程も容易ではない。従って、本具体例においては、図３及び図４に関して前述したように、合金ではなく個々の金属の積層体３０及び５０を用いている。このようにすれば、膜厚制御により、安定した組成比とすることが可能であり、自動制御された蒸着装置を用いることにより積層構造がより高精度で得られるのでより好ましい。またこのような積層体においては合金化が均一に進行するので、Ａｕもより均一に合金化することができる。
【００２８】
図７は、金属積層体５０がより多く積層された例を表す模式断面図である。  
本具体例においては、サブマウント基板４０の第３電極４２上に、Ｓｎ層５９、Ｃｕ層５８、Ｓｎ層５７、Ａｇ層５６、Ｓｎ層５５、Ｃｕ層５４、Ｓｎ層５３、Ａｇ層５２、Ｓｎ  層５１が順に所定の組成比となるように設けられている。このようにして１０μｍ以上の厚い金属積層体５０も形成できる。さらに積層数を多くすることもできる。このようにして、均一な組成を有しより厚い半田による接着が可能となる。また、この場合、Ａｇ層とＣｕ層の位置が逆であっても良い。
【００２９】
図８は、本発明の第２具体例にかかる半導体装置を表す模式図である。なお、図１に関して前述したものと同様の構成要素には、同一番号を付して詳細な説明を省略する。  
本具体例においては、金属積層体３０は、半導体素子２０の第１電極２２の上に設けられている。この場合、ウェーハ上において金属積層体３０を設けることにより、特に半導体素子２０と金属積層体２０との濡れ性を改善できる。一方、サブマウント基板４０の第３電極４２上には、金属積層体５０が設けられ、半導体装置用部材１０１が形成される。ヒートシンク６０上に、半導体装置用部材１０１と半導体素子２０とを水平方向において位置決めを行った後、適正な荷重を加えることにより接着がなされる。この第２具体例においても、熱応力低減に関しては同様な効果が得られる。
【００３０】
また、第１及び第２具体例における熱応力の低減効果以外にも、パッケージへの実装工程における温度低減により、半導体素子２０内部における不純物濃度、キャリア濃度、界面状態などの変動が抑制できるので半導体装置の特性安定化が可能となる。
【００３１】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これら具定例に限定されない。例えば、半導体装置を構成する半導体素子、サブマウント基板、半導体装置用部材、合金半田、ヒートシンクなどのサイズ、材質、形状などに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１具体例にかかる半導体装置の模式断面図である。
【図２】本発明の第１具体例にかかる半導体装置用部材の製造工程を表わす模式図である。
【図３】図２に例示される半導体装置用部材の模式斜視図である。
【図４】本発明の第１具体例にかかる半導体装置の製造工程の要部を表わす模式図である。
【図５】本発明の具体例にかかる半導体装置の模式斜視図である。
【図６】ＳｎＡｇＣｕ合金の相平衡図の拡大図である。
【図７】本発明の具体例にかかる半導体装置用部材の変形例である。
【図８】本発明の第２具体例にかかる半導体装置である。
【符号の説明】
【００３３】
１０・・・半田、１２・・・半田、２０・・・半導体素子、２２・・・第１電極、３０・・・金属積層体、４０・・・サブマウント基板、４６・・・第４電極、５０・・・金属積層体、６０・・・ヒートシンク、１００・・・半導体装置用部材、１０１・・・半導体装置用部材
【図１】
2007288001.tif 000003
【図２】
2007288001.tif 000004
【図３】
2007288001.tif 000005
【図４】
2007288001.tif 000006
【図５】
2007288001.tif 000007
【図６】
2007288001.tif 000008
【図７】
2007288001.tif 000009
【図８】
2007288001.tif 000010