(57)【要約】【課題】内部電極の焼結収縮率と、保護層のセラミックグリーンシートの焼結収縮率とが異なることによる内部構造欠陥や信頼性低下を抑制することを目的とする。【解決手段】焼成前の厚みをＴ１、焼成前のサイドマージン部の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６の範囲となるように保護層の厚みＴ１及びサイドマージン部の寸法Ｔ２を設定するものであり、このような構成とすることにより、、絶縁抵抗値を低下させることなく、積層セラミック電子部品の焼結時の保護層近傍の内部電極層の平面方向に加わる内部残存応力を解消し、クラックやデラミネーションの発生を抑制することができる。【選択図】図１
2007180322.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部電極が第１のセラミックグリーンシートよりなる誘電体層を介して重なり合っている素子部分と、前記素子部分の上下に配置された第２のセラミックグリーンシートよりなる一対の保護層と、前記素子部分の側方に配置されたサイドマージン部とを備えた積層体を焼成して得られる焼結体を有する積層セラミック電子部品であって、前記保護層の焼成前の厚みをＴ１とし、前記サイドマージン部の焼成前の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６であることを特徴とする積層セラミック電子部品。
【請求項２】
焼成前の保護層に用いる第２セラミックグリーンシートの密度は、焼成前の誘電体層に用いる第１のセラミックグリーンシートの密度以下であることを特徴とする請求項１に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、多機能化を実現するために積層セラミックコンデンサなどの積層セラミック電子部品はますます小型化、あるいは大容量化が進んでいる。
【０００３】
図２は従来の積層セラミックコンデンサの一部切欠斜視図である。図２に示すように、積層セラミックコンデンサ１１１は内部電極１１２と誘電体層１１３が交互に複数層積層されて素子部分を構成し、この素子部分上下に配置された一対の保護層１１４と、素子部分の側方に配置されたサイドマージン部１１５と、特定の内部電極１１２と電気的に接続された外部電極１１６とを有する構造となっている。
【０００４】
上述した積層セラミックコンデンサを焼結させた場合、内部電極の焼結収縮率と、保護層のセラミックグリーンシートの焼結収縮率とが異なることにより、内部残存応力が保護層近傍の内部電極層の平面方向に生じることがあった。即ち内部に歪が残るため、半田耐熱特性の悪い製品となっていた。さらに内部残存応力が大きくなると、クラックやデラミネーションを生じ、電気特性にばらつきを与えることがあった。
【０００５】
これに対して、例えば特許文献１には、上記のような積層セラミックコンデンサの焼結時の内部電極層と保護層のセラミックの焼結収縮差を解消する方法として、保護層のセラミックグリーンシートへ金属を添加する方法が提案されている。
【特許文献１】特開平７−２６３２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載されたような方法では、保護層のセラミックグリーンシートへ金属を添加するため、外部電極間の絶縁抵抗値が低下してしまい、電気特性の悪い製品となってしまうという課題を有していた。
【０００７】
そこで、本発明は、保護層のセラミックグリーンシートへ金属を添加することなく、保護層近傍の内部電極層の平面方向に加わる内部残存応力を解消し、更には電気特性のばらつきの少ない積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するために本発明の積層セラミック電子部品は、複数の内部電極が第１のセラミックグリーンシートよりなる誘電体層を介して重なり合っている素子部分と、前記素子部分の上下に配置された第２のセラミックグリーンシートよりなる一対の保護層と、前記素子部分の側方に配置されたサイドマージン部とを備えた積層体を焼成して得られる焼結体を有する積層セラミック電子部品であって、焼成前の保護層の厚みをＴ１、焼成前のサイドマージン部の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６の範囲となるように保護層の厚みＴ１及びサイドマージン部の寸法Ｔ２を設定するものである。
【０００９】
上記の構成とすることにより、特に複雑な工程を必要とせず、絶縁抵抗値を低下させることなく、積層セラミック電子部品の焼結時の保護層近傍の内部電極層の平面方向に加わる内部残存応力を解消し、クラックやデラミネーションの発生を抑制した積層セラミック電子部品を製造することができる。
【００１０】
さらに焼成前の保護層に用いる第２のセラミックグリーンシートの密度を焼成前の誘電体層に用いる第１のセラミックグリーンシートの密度以下とすることにより、積層セラミック電子部品の焼結時の保護層近傍の内部電極層の平面方向に加わる内部残存応力をより確実に解消することができ、クラックやデラミネーションの発生を抑制した積層セラミック電子部品を製造することができる。
【発明の効果】
【００１１】
本発明の積層セラミック電子部品は、複数の内部電極が第１のセラミックグリーンシートよりなる誘電体層を介して重なり合っている素子部分と、この素子部分の上下に配置された一対の第２のセラミックグリーンシートよりなる保護層と、素子部分の側方に配置されたサイドマージン部とを備えた積層体を焼成して得られる焼結体を有する積層セラミック電子部品であって、焼成前の保護層の厚みをＴ１、焼成前のサイドマージン部の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６の範囲となるように保護層の厚みＴ１及びサイドマージン部の寸法Ｔ２を設定するものである。
【００１２】
このような構成とすることにより、特に複雑な工程を必要とせず、絶縁抵抗値を低下させることなく、積層セラミック電子部品の焼結時の保護層近傍の内部電極層の平面方向に加わる内部残存応力を解消し、クラックやデラミネーションの発生を抑制した積層セラミック電子部品を製造することができるという効果を有する。
【発明を実施するための最良の形態】
【００１３】
（実施の形態１）
以下、本発明の実施の形態１について、図１を用いて積層セラミックコンデンサを例に説明する。
【００１４】
図１は、本実施の形態１における積層セラミックコンデンサ１１の一部切欠斜視図であり、内部電極１２が誘電体層１３の内部に位置するように積層されて素子部分（図示せず）を構成し、この素子部分の上下、即ち最外部の内部電極の外側の位置に一対の保護層１４と、さらに素子部分の側方に配置されたサイドマージン部１５とを有する積層体を作製した後、この積層体を焼成し、焼成後その端部が積層体の対向する両端面に交互に露出する内部電極１２と電気的に接続される一対の外部電極１６とを有する構造となっている。
【００１５】
このような積層セラミックコンデンサの作製に関しては、まず主成分である誘電体材料を混合粉砕後、有機バインダーとしてポリビニルブチラール樹脂、溶剤としてノルマル酢酸ブチル、可塑剤としてベンジルブチルフタレートなどを混合してスラリーを得る。そしてこのスラリーをドクターブレード法などにより成形し、焼成により誘電体層となる第１のセラミックグリーンシートを作製する。
【００１６】
また、別途第１のセラミックグリーンシートよりもポリビニルブチラールやノルマル酢酸ブチルなどの含有量を、前記第１のセラミックグリーンシート作製時と比較し、誘電体材料を基準として体積比率５％増加したスラリーを用いて保護層となる第２のセラミックグリーンシートを作製する。
【００１７】
一方、導電性金属粉末としてＮｉ粉末、有機バインダーとしてポリビニルブチラール樹脂、溶剤としてノルマル酢酸ブチル、可塑剤としてベンジルブチルフタレートなどを混合した後、さらにロールミル等を用いて混練して内部電極１２を形成するための金属ペーストを作製する。
【００１８】
次に、第２のセラミックグリーンシートを所定の枚数積層して、所望の厚みを有する下部の保護層１４を形成する。
【００１９】
この下部保護層１４の上に、誘電体層１３となる第１のセラミックグリーンシートを積層した後、第１のセラミックグリーンシート上に所定の形状を持つ内部電極１２を形成する。
【００２０】
次に、内部電極１２を形成した第１のセラミックグリーンシート上に、別の第１のセラミックグリーンシートを積層し、さらにこの別の第１のセラミックグリーンシート上に所定の形状を持つ内部電極１２を形成し、これを所定の回数繰り返す。
【００２１】
ここで、内部電極１２は誘電体層１３となる第１のセラミック層を挟んで対向するように形成されているが、この内部電極１２は左右の外部電極１６に交互に接続されるように積層体の長手方向に所定の寸法ずらして形成される。
【００２２】
次に、最上層の内部電極１２の上に上部保護層１４となる第２のセラミックグリーンシートを所定の枚数積層して加圧、圧着し、積層体を得る。
【００２３】
この積層体には、図１に示すように、内部電極１２と素子部分の側方との間に内部電極１２が存在しないサイドマージン部１５が形成されている。
【００２４】
この積層体を焼成用の容器（図示せず）に詰めて１２００〜１３００℃に昇温し、最高温度で２時間保持して焼成した。
【００２５】
焼成後の焼結体素子１１の面取りを行い、内部電極１２の露出した端面にＣｕを主成分とする外部電極１５を形成して焼付け、外部電極を含む素子外形のＬ寸法１．６ｍｍ×Ｗ、Ｔ寸法０．８ｍｍの（表１）に示す試料番号１〜５の積層セラミックコンデンサを得た。
【００２６】
なお、（表１）における保護層の厚みとは、図１に示す上下両方の保護層の厚みの合計厚みを示し、またサイドマージン寸法とは、図１に示す内部電極と側面の間のサイドマージン寸法の両側の合計寸法を示す。
【００２７】
次に、得られた試料番号１〜５の積層セラミックコンデンサについて、温度８５℃、印加電圧５０Ｖの条件で信頼性試験を実施し、得られた故障データを用いてワイブル解析を行い、平均故障時間を算出して（表１）にあわせて示した。
【００２８】
また、得られた試料番号１〜５の積層セラミックコンデンサをエポキシ樹脂などの熱硬化性樹脂に埋め込んで研磨し、内部構造を観察し、デラミネーションが発生した個数を数えてあわせて（表１）に示した。
【００２９】
【表１】
2007180322.tif 000003
【００３０】
（表１）の結果から明らかなように、焼成前の保護層の厚みをＴ１、焼成前のサイドマージン部の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６の範囲となるように保護層の厚みＴ１及びサイドマージン部の寸法Ｔ２を設定した試料番号３〜４では内部構造欠陥であるデラミネーションの個数が少なく、これに伴って平均故障時間も長くなり、信頼性が向上している。
【００３１】
これに対して、Ｔ１／Ｔ２が０．４以下の試料番号１ではデラミネーションの個数が多くなるとともに、平均故障時間も短く、信頼性に劣る結果となっている。これは、Ｔ１／Ｔ２が０．４以下となると、焼結体素子を構造的に支えている上下保護層の厚みが薄くなるため、焼成過程において、誘電体層であるセラミックよりも低温で焼結収縮が開始する内部電極層の焼結収縮量を構造的に支えきれず、その結果内部構造欠陥であるデラミネーションやクラックを発生させるためである。
【００３２】
また、Ｔ１／Ｔ２が０．６を越える試料番号５の場合にも、デラミネーションの個数増加とともに平均故障時間が短くなり、信頼性に劣る結果が得られている。これは、Ｔ１／Ｔ２が０．６を越えると、焼結収縮率の大きい内部電極層と焼結収縮率の小さい上下保護層との焼結収縮差により、保護層近傍の内部電極層に残存応力が生じ、内部構造欠陥であるデラミネーションやクラックを発生させるためである。
【００３３】
（実施の形態２）
以下、本発明の実施の形態２について、実施の形態１と同様に積層セラミックコンデンサを例に説明する。
【００３４】
実施の形態２が実施の形態１と異なる点は、実施の形態１における第２のセラミックグリーンシートの組成を変えることにより、保護層の密度を変化させた点である。
【００３５】
ポリビニルブチラールとノルマル酢酸ブチルの量を変えることによって（表２）に示す試料番号６〜９の積層に用いた第２のセラミックグリーンシートを作製した。
【００３６】
（表２）において、焼成前の保護層に用いた第２のセラミックグリーンシートの密度は、焼成前の誘電体層に用いた第１のセラミックグリーンシートの密度との比で表している。基準となる焼成前の誘電体層に用いた第１のセラミックグリーンシートの密度は、３．５ｇ／ｃｍ3である。
【００３７】
なお、焼成前の保護層に用いた第２のセラミックグリーンシート並びに誘電体層に用いた第１のセラミックグリーンシートの密度は、セラミックグリーンシートの体積と重量を測定し算出した。
【００３８】
これ以外は実施の形態１と同様の方法で、（表２）に示す試料番号６〜９の試料を作製し、実施の形態１と同様の評価を行った。
【００３９】
その結果を（表２）にあわせて示す。
【００４０】
【表２】
2007180322.tif 000004
【００４１】
（表２）の結果から明らかなように、焼成前の上下保護層に用いた第２のセラミックグリーンシートの密度を焼成前の誘電体層に用いた第１のセラミックグリーンシートの密度以下に設定した試料番号６〜８では内部構造欠陥であるデラミネーションの個数が少なく、また平均故障時間も長くなり、信頼性が向上している。
【００４２】
これに対して、上下保護層に用いた第２のセラミックグリーンシートの密度を高く設定した試料番号９ではデラミネーションの個数増加とともに平均故障時間が短くなり、信頼性に劣る結果が得られている。これは、焼成前の上下保護層に用いた第２のセラミックグリーンシートの密度が焼成前の誘電体層に用いた第１のセラミックグリーンシートの密度に比較して高く、その結果上下保護層の焼結収縮率が小さくなるため、焼結収縮の大きい内部電極層との焼結収縮差がさらに増加し、保護層近傍の内部電極層に加わる残存応力により内部構造欠陥であるデラミネーションやクラックを発生させるためである。
【００４３】
従って、焼成前の保護層に用いる第２のセラミックグリーンシートの密度は、焼成前の誘電体層に用いる第１のセラミックグリーンシートの密度以下に設定することにより、上下保護層と内部電極層の焼成による収縮率を近づけることができ、その結果、保護層近傍の内部電極層に加わる残存応力を減少させることができるため、さらにデラミネーションなどの内部構造欠陥の発生を抑制し、信頼性を向上することができる。
【００４４】
さらに焼成前の誘電体層に用いる第２のセラミックグリーンシートの厚みが５μｍ以下であり、焼成前の内部電極の厚みが２μｍ以下の場合に、５μｍ以下と薄層化された誘電体層では内部電極の焼結収縮の影響が無視できなくなり、誘電体層の焼成収縮への影響が顕著となるが、焼成前の保護層の厚みをＴ１、焼成前のサイドマージン部の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６の範囲となるように保護層の厚みＴ１及びサイドマージン部の寸法Ｔ２を設定することにより、誘電体層厚みが２μｍ以下の場合であっても、デラミネーションなどの内部構造欠陥の発生を抑制する効果を発揮する。
【産業上の利用可能性】
【００４５】
本発明にかかる積層セラミック電子部品は、焼成前の保護層の厚みをＴ１、焼成前のサイドマージン部の寸法をＴ２としたときに、Ｔ１とＴ２の関係が０．４＜Ｔ１／Ｔ２≦０．６の範囲となるように保護層の厚みＴ１及びサイドマージン部の寸法Ｔ２を設定するものであり、このような構成とすることにより、絶縁抵抗値を低下させることなく、積層セラミック電子部品の焼結時の保護層近傍の内部電極層の平面方向に加わる内部残存応力を解消し、クラックやデラミネーションの発生を抑制した積層セラミック電子部品を製造することができるという効果を有し、積層セラミックコンデンサ等に有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１における積層セラミックコンデンサの一部切欠斜視図
【図２】従来の積層セラミックコンデンサの一部切欠斜視図
【符号の説明】
【００４７】
１１  積層セラミックコンデンサ
１２  内部電極
１３  誘電体層
１４  保護層
１５  サイドマージン部
【図１】
2007180322.tif 000005
【図２】
2007180322.tif 000006