(57)【要約】【課題】ＥＭによって生じる断線の恐れを抑制できるような、半導体装置を提供する。【解決手段】  半導体装置は、配線１１とバリアメタル２０との間に、第一の絶縁膜１３を備える。第一の絶縁膜１３は、配線１１とバンプ４とが対向する領域に、第一の開口１５を有する。第一の開口１５を介して配線１１とバリアメタル２０とが電気的に接続している。第一の開口１５の中には、複数の絶縁膜１６が備えられる。絶縁膜１６は、開口１５の中心側よりも、第一の開口１５の外周側に多く備えられる。これにより、第一の開口１５の外周側の電気抵抗が、第一の開口１５の中心側の電気抵抗よりも大きくなる。従って、バンプ表面側にＥＭが集中することを抑制し、ＥＭによって生じる断線の恐れを抑制することができる。【選択図】図２
2007208077.tif 000002
【特許請求の範囲】
【請求項１】
配線を有する半導体チップと、
前記配線上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記配線と前記バリアメタルとの間に備えられ前記配線と前記バンプとが対向する領域にそれぞれ開口を有する複数の絶縁膜が前記配線上に積層されていて、
前記配線と前記バリアメタルが前記複数の開口を介して電気的に接続されている半導体装置であって、
これらの開口のうちで最も小さい径の開口の中にさらに複数の絶縁膜が備えられ、該絶縁膜が前記開口の中心側よりも外周側に多く備えられることを特徴とする半導体装置。
【請求項２】
前記最も小さい径の開口の中に備えられる絶縁膜の直径が、前記バンプに及ぶ表皮効果の表皮深さよりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記最も小さい径の開口の中に備えられる複数の絶縁膜が、前記最も小さい径の開口の外周から前記表皮深さに相当する距離までに多く備えられることを特徴とする請求項２に記載の半導体装置。
【請求項４】
配線を有する半導体チップと、
前記配線上に備えられる絶縁層と、
前記絶縁層上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記絶縁層は前記配線と前記バンプが対向する領域に備えられ、
前記配線と前記バリアメタルは複数の貫通孔を介して電気的に接続され、
前記バンプ側の前記絶縁層表面において、前記領域の中心側に備えられた複数の前記貫通孔の総面積が、前記領域の外縁側に備えられた複数の前記貫通孔の総面積よりも大きいことを特徴とする半導体装置。
【請求項５】
前記絶縁層表面における前記貫通孔の直径が、前記バンプに生じる表皮効果における表皮深さの長さよりも小さいことを特徴とする請求項４に記載の半導体装置。
【請求項６】
配線を有する半導体チップと、
前記配線上に備えられる絶縁層と、
前記絶縁層上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記絶縁層は前記配線と前記バンプが対向する領域に開口を有し、
前記配線と前記バリアメタルは前記開口を介して電気的に接続されている半導体装置であって、
前記開口の径は前記バンプから前記配線に向かう方向へ徐々に小さくなる構造を有し、
前記開口の側壁と、前記絶縁層と前記配線の界面とが成す角度θが０°＜θ≦４５°であることを特徴とする半導体装置。
【請求項７】
請求項１〜３のいずれか１項に記載の半導体装置であって、
前記複数の開口の径は前記バンプから前記配線に向かう方向へ徐々に小さくなる構造を有し、該開口の側壁と該絶縁層と前記配線との界面とが成す角度θが０°＜θ≦４５°であることを特徴とする半導体装置。
【請求項８】
請求項４または５に記載の半導体装置であって、
前記絶縁層の上に第二の絶縁膜が備えられ、
前記第二の絶縁膜は前記開口と中心を同一にする第二の開口を有し、
前記第二の開口の径は前記バンプから前記配線に向かう方向へ徐々に小さくなる構造を有し、前記第二の開口の側壁と前記絶縁層と前記配線との界面とが成す角度θが０°＜θ≦４５°であることを特徴とする半導体装置。
【請求項９】
配線を有する半導体チップと、
前記配線上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記バリアメタルの表面には前記バンプが形成されていない部分があって、該部分のバリアメタルは酸化されていることを特徴とする半導体装置。
【請求項１０】
請求項１〜８のいずれか１項に記載の半導体装置であって、
前記バリアメタルの表面には前記バンプが形成されていない部分があって、該部分のバリアメタルは酸化されていることを特徴とする半導体装置。
【請求項１１】
半導体チップと、
前記半導体チップに備えられるバンプと、
配線を有する基板とを有し、
前記配線上に開口を有する絶縁層が備えられ、前記バンプが前記開口を介して前記配線に電気的に接続されている半導体装置であって、
前記開口内において前記配線上に複数の絶縁膜が備えられ、
前記絶縁膜が前記開口の中心側よりも前記開口の外周側に多く備えられることを特徴とする半導体装置。
【請求項１２】
前記バンプの材料は鉛の含有量が０．１％以下であることを特徴とする請求項１〜１１いずれか１項に記載の半導体装置。
【請求項１３】
前記バンプが前記半導体チップの面方向に隣接するピッチが２００μｍ以下であることを特徴とする請求項１〜１２いずれか１項に記載の半導体装置。
【請求項１４】
前記バンプの直径が１００μｍ以下であることを特徴とする請求項１〜１３いずれか１項に記載の半導体装置。
【請求項１５】
前記配線の材料がＡｌであることを特徴とする請求項１〜１４いずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、ワイヤレスボンディング用のバンプを備える半導体装置が、種々提案されている（例えば、特許文献１〜５参照）。半導体チップの配線は、バンプなどからなる接合部を介して、外部の回路の配線に接続される。バンプの材料としては、例えば、ＳｎとＰｂを主成分とする共晶半田などが用いられている。また、近年では、環境負荷を少なくするために、バンプの材料として、例えば、Ｐｂフリー半田を使用する半導体装置が提案されている（例えば特許文献６〜８参照）。
【０００３】
バンプおよびバンプ近傍の金属層において、エレクトロマイグレーション（Ｅｌｅｃｔｒｏ  Ｍｉｇｒａｔｉｏｎ、以下、ＥＭと称す）が起きることが知られている。ＥＭは、電子の移動する方向へ、金属原子が移動する現象である。よって、電子の流れが集中する部分では、ＥＭが集中的に生じる。一般に、導電体の断面積が大きい場合、導電体内における電流経路が短くなるような経路の抵抗がもっとも小さくなる。よって、そのような経路に電流が集中しやすい。従って、チップ内部の電流経路となる内装配線やプラグから見て、最も近距離にある、バンプ表面と配線の接合箇所に、電流が集中しやすい。また、高周波電流が流れている時には、電子の流れが、バンプ表面に集中することが知られている。これは一般に、表皮効果と呼ばれる。
【０００４】
このようなＥＭが起こると、回路が断線したり、短絡したりすることがある。これを防ぐために、例えば、配線間の接合部の面積を調整し、ＥＭによる断線を防止する方法が提案されている（例えば、特許文献９参照）。また、バリアメタルもしくはアンダーバンプメタル（ＵＢＭ）と呼ばれる金属膜を、バンプと配線との間に形成する方法もある。
【０００５】
【特許文献１】特開２００１−３３２５８２号公報
【特許文献２】特開２００４−１４０３９２号公報
【特許文献３】特開２００５−１２９６６３号公報
【特許文献４】特開２００５−３０３０２１号公報
【特許文献５】特開２００３−２９７８６９号公報
【特許文献６】特開２００５−２９４８２７号公報
【特許文献７】特開２０００−１０１０１４号公報
【特許文献８】特開２０００−２９９３４３号公報
【特許文献９】特開平５−１９０６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、半導体装置の小型化が進んでいる。それに伴い、バンプ周辺の構造の小型化も進んでいる。一方、半導体装置に供給する電流の量は、変わらないか、あるいは増加する傾向にある。このため、バンプ周辺の電流密度が大きくなる。また、半導体チップの動作速度の増大、例えば、半導体チップ内部の回路、例えば入出力バッファやＣＰＵに供給される動作クロックなどで定義される最大動作周波数の増大により、半導体装置動作時の消費電力の単位時間あたりの変化が大きくなる傾向にある。結果、バンプ周辺に生じる電子の流れが増加する。これにより、ＥＭが進行し、配線が早期に断線する恐れが、大きくなるという問題があった。
【０００７】
従来は、ＥＭによる断線を防ぐために、Ｎｉ等からなるバリアメタルを配線とバンプの間に形成していた。また、バリアメタルを形成しても、十分なＥＭ耐性が得られない場合は、バンプに流れる電流の量を制限するなどの対策が必要になる場合もある。しかし、この方法では、バリアメタルの一部に電流が集中し、ＥＭによって、ボイドやクラックなどの微小な空隙が形成される恐れがある。この空隙を通って、バリアメタルの下層にある配線がＥＭを起こし、断線に至る恐れがある。また、バリアメタルを厚くし、バリアメタルのＥＭの進行を遅くする試みもある。これにより、断線に至るまでの時間を延ばすことができる可能性がある。しかしながら、バリアメタルを厚くすると、高コスト、高抵抗、高応力などの問題が生じる。
【０００８】
また、従来は、バンプが基板と接合する側については、ＥＭに関する対策が十分に講じられていなかった。バンプに供給される電流量が多くなると、ＥＭが進み、基板側のバンプ近傍においても、断線が生じる恐れがある。
【０００９】
本発明は、上記の課題に鑑みて、考案されたものである。すなわち、バンプを有する半導体装置であって、ＥＭによって生じる配線の断線の恐れを抑制できるような、半導体装置を提供することを目的とする。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本願第一の発明にかかる半導体装置は、
配線を有する半導体チップと、
前記配線上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記配線と前記バリアメタルとの間に備えられ前記配線と前記バンプとが対向する領域にそれぞれ開口を有する複数の絶縁膜が前記配線上に積層されていて、
前記配線と前記バリアメタルが前記複数の開口を介して電気的に接続されている半導体装置であって、
これらの開口のうちで最も小さい径の開口の中にさらに複数の絶縁膜が備えられ、該絶縁膜が前記開口の中心側よりも外周側に多く備えられることを特徴とする。
【００１２】
本願第二の発明にかかる半導体装置は、
配線を有する半導体チップと、
前記配線上に備えられる絶縁層と、
前記絶縁層上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記絶縁層は前記配線と前記バンプが対向する領域に備えられ、
前記配線と前記バリアメタルは複数の貫通孔を介して電気的に接続され、
前記バンプ側の前記絶縁層表面において、前記領域の中心側に備えられた複数の前記貫通孔の総面積が、前記領域の外縁側に備えられた複数の前記貫通孔の総面積よりも大きいことを特徴とする。
【００１３】
本願第三の発明にかかる半導体装置は、
配線を有する半導体チップと、
前記配線上に備えられる絶縁層と、
前記絶縁層上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記絶縁層は前記配線と前記バンプが対向する領域に開口を有し、
前記配線と前記バリアメタルは前記開口を介して電気的に接続されている半導体装置であって、
前記開口の径は前記バンプから前記配線に向かう方向へ徐々に小さくなる構造を有し、
前記開口の側壁と、前記絶縁層と前記配線の界面とが成す角度θが０°＜θ≦４５°であることを特徴とする。
【００１４】
本願第四の発明にかかる半導体装置は、
配線を有する半導体チップと、
前記配線上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記バリアメタルの表面には前記バンプが形成されていない部分があって、該部分のバリアメタルは酸化されていることを特徴とする。
【００１５】
本願第五の発明にかかる半導体装置は、
半導体チップと、
前記半導体チップに備えられるバンプと、
前記バンプに接続される配線を有する基板とを有し、
前記基板の配線上には開口を有する絶縁層が備えられ、前記バンプが前記開口を介して前記配線に電気的に接続されている半導体装置であって、
前記開口内において前記配線上に複数の絶縁膜が備えられ、
前記絶縁膜が前記開口の中心側よりも前記開口の外周側に多く備えられることを特徴とする。
【発明の効果】
【００１６】
本願第一の発明にかかる半導体装置は、半導体装置における配線とバリアメタルとの間に、複数の絶縁膜を備える。複数の絶縁膜は、配線上に積層される。この絶縁膜は、配線とバリアメタル上のバンプとが対向する領域に、それぞれ開口を有する。これらの開口を介して配線とバリアメタルとが電気的に接続し、最小の径を有する開口の中には、複数の絶縁膜が備えられる。この絶縁膜は、開口の中心側よりも、開口の外周側に多く備えられる。これにより、開口の外周側の電気抵抗が、開口の中心側の電気抵抗よりも大きくなる。よって、バンプ表面側に集中する電流を、緩和する事ができる。従って、バンプ表面側にＥＭが集中することを抑制し、ＥＭによって生じる断線の恐れを抑制することができる。
【００１７】
本願第二の発明にかかる半導体装置は、半導体チップにおける配線とバリアメタルとの間に、絶縁層を備える。この絶縁層は、配線とバリアメタル上のバンプとが対向する領域に、複数の貫通孔を有する。バンプ側に位置する絶縁層表面において、複数の貫通孔の総面積は、バンプと配線とが対向する領域の中心側のほうが、外縁側よりも大きい。これにより、領域の外縁側の電気抵抗が、領域の中心側の電気抵抗よりも大きくなる。よって、バンプ表面側に集中する電流を、緩和する事ができる。従って、バンプ表面側にＥＭが集中することを抑制し、ＥＭによって生じる断線の恐れを抑制することができる。
【００１８】
本願第三の発明にかかる半導体装置は、半導体チップにおける配線とバリアメタルとの間に、絶縁層を備える。この絶縁層は、配線とバリアメタル上のバンプとが対向する領域に、開口を有する。この開口を介して配線とバリアメタルとが電気的に接合している。該開口は、バンプから配線に向かう方向へ徐々に小さくなる。そして、該開口の側壁と、絶縁層と配線の界面とがなす角度θは、０°＜θ≦４５°である。これにより、絶縁層上でのバリアメタルのカバレッジ（段差被覆性）が良くなる。それにより、バリアメタルの膜厚がより均一に形成され、ＥＭが集中することを防ぐことができる。従って、ＥＭによって生じる断線の恐れを抑制することができる。
【００１９】
本願第四の発明かかる半導体装置は、バリアメタルの表面に、バンプが形成されない部分を有する。そして、この部分のバリアメタルは、酸化されている。これにより、配線からバリアメタルを通ってバンプへと至る電流経路の、最大距離と最小距離との差が小さくなる。よって、電流の集中が緩和され、ＥＭが集中することを防ぐことができる。従って、ＥＭによって生じる断線の恐れを抑制することができる。
【００２０】
本願第五の発明にかかる半導体装置によれば、バンプと接続する配線を有する基板に、絶縁層が設けられる。この絶縁層は、配線とンプとが対向する領域に、開口を有する。この開口を介して配線とバンプとが電気的に接合しており、開口の中には、複数の絶縁膜が備えられる。この絶縁膜は、開口の中心側よりも、開口の外周側に多く備えられる。これにより、開口の外周側の電気抵抗が、開口の中心側の電気抵抗よりも大きくなる。よって、バンプ表面側に集中する電流を、緩和する事ができる。従って、バンプ表面側にＥＭが集中することを抑制し、ＥＭによって生じる断線の恐れを抑制することができる。
【発明を実施するための最良の形態】
【００２１】
（第一の実施の形態）
以下、本発明の第１の実施の形態である半導体装置について、図面を用いて詳細に説明する。
【００２２】
図１は、第一の実施の形態である半導体装置Ａの断面図である。半導体装置Ａは、半導体チップ１と、基板２、およびバンプ４を有する接合部３とを有する。半導体チップ１は、例えば集積回路素子であり、例えばシリコンチップを用いて形成される。半導体チップ１の内部には、銅などの導電性材料を用いた回路パターン（以下、第一の配線と称す、図示せず）が形成されている。半導体チップの一方の面には、外部回路と接続するための第二の配線（図示せず）が形成される。この配線上に、接合部３が形成される。そして半導体チップ１は、接合部３を介して、基板２と接続されている。基板２の内部は、例えば、複数層の配線層６と接続ビア７とが形成されている構造とすることができる。半導体チップ１と、半導体装置の外部端子となる基板２裏面上の半田ボール８とが、配線層６および接続ビア７を介して電気的に接続されている。
【００２３】
図２は、図１の接合部３の周辺における、半導体装置Ａの断面図である。接合部３の、半導体チップ１側を、拡大して示している。第一の配線１１は、層間絶縁層１２に埋め込まれている。層間絶縁層１２の上には、第一の絶縁膜１３、第二の配線１４が順次形成されている。バンプ４と第二の配線１４とが対向する領域には、第一の絶縁膜１３に、第一の開口１５が設けられる。第一の開口１５は、第一の絶縁膜１３の膜厚方向に見て、例えば、円形の形状を有する。
【００２４】
第一の開口１５の内部には、複数の絶縁膜１６が形成されている。絶縁膜１６は、第一の配線１１の上に複数備えられる。従って、第一の開口１５の中における、絶縁膜１６が存在しない部分で、第一の配線１１と第二の配線１４とが電気的に接続されている。また、第一の配線１１と第二の配線１４との間に、例えばコンタクト層として、導電性材料からなる導電層を形成することができる。
【００２５】
第一の絶縁膜１３の上には、第二の配線１４の一部を被覆するようにして、パッシベーション層１７が形成されている。第二の配線１４が、パッシベーション層１７から露出している部分を、第二の開口１８と称す。本実施の形態では、第二の開口１８は、第一の開口１５よりも、大きな径を有する。本実施の形態における第一の開口１５の直径は５０μｍ、第二の開口１８の直径は７０μｍである。パッシベーション層１７上には、第二の絶縁膜１９が形成される。次いで、第二の開口１８の内部、およびその近辺に渡って、バリアメタル２０が形成される。これにより、第二の開口１８を介して、バリアメタル２０と第二の配線１４とが電気的に接続される。第二の配線１４は、パッド電極として使用することができる。
【００２６】
実施の形態１では、第一の開口１５の内側に、複数の絶縁膜１６を形成している。しかし、本発明は、これに限られるものではない。バリアメタル２０と第一の配線１１との間に複数の絶縁層が備えられる場合には、各々の絶縁層における開口を比較し、最も径の小さい開口の内側に、絶縁膜１６を形成する。一方、バリアメタル２０と第一の配線１１との間に、絶縁層が一層だけ備えられる場合がある。この場合には、この一つの絶縁層に設けられる開口の内側に、絶縁膜１６を形成するようにする。また、絶縁膜１６は、図３における絶縁膜１６の集合を絶縁膜パターンと称すことにより、次のように表現することも可能である。前記第一の開口１５の中に、所定の形状に加工された絶縁膜パターンが設けられており、該絶縁膜パターンを構成する個々の絶縁膜が備えられる。そして、上記に表現した個々の絶縁膜が、個々の絶縁膜１６である。
【００２７】
第一の配線１１は、例えば、銅を用いて形成される。第一の配線１１の膜厚は、例えば０．８μｍとすることができる。第一の絶縁膜１３の材質は、例えば、ＳｉＯ２とすることができる。第一の絶縁膜１３の厚さは、例えば、１μｍとすることができる。  第二の配線１４は、例えば、アルミニウムを用いて形成することができる。第二の配線１４の膜厚は、例えば、０．８μｍとすることができる。
【００２８】
絶縁膜１６の材質は、例えば、ＳｉＯ２とすることができる。開口の深さ方向に見た、絶縁膜１６の厚さは、例えば、第一の絶縁膜と同様に、１μｍとすることができる。絶縁膜１６は、ＳｉＯ２やＳｉＮなど、絶縁性の高い物質からなる。しかし、絶縁膜１６の材質および構造は、これに限られるものではない。第二の配線１４よりも、電気抵抗の高い材料からなる高抵抗膜を、絶縁膜１６のかわりに、設けることができる。絶縁膜１６が設けられた位置が、設けられていない位置に比べて、高い電気抵抗を有するように、絶縁膜１６の材料を選択することができる。なお、絶縁膜１６のより詳しい構造については、後ほど述べる。
【００２９】
パッシベーション層１７の材料は、例えば、ＳｉＮとすることができる。パッシベーション層１７の厚さは、例えば、１μｍとすることができる。第二の絶縁膜１９の材料は、例えば、ポリイミドとすることができる。第二の絶縁膜１９の膜厚は、例えば、４μｍとすることができる。第二の開口１８は、第一の開口１５よりも大きく形成することができる。バリアメタル２０は、例えば、第二の配線１４側から、チタン（Ｔｉ）層２１、銅（Ｃｕ）層２２、ニッケル（Ｎｉ）層２３を順次積層した構造とすることができる。Ｔｉ層２１の厚さは、例えば、０．１μｍとすることができる。Ｃｕ層２２の厚さは、例えば、３μｍとすることができる。Ｎｉ層２３の厚さは、例えば、３μｍとすることができる。なお、Ｔｉ層２１を、例えば、窒化チタン（ＴｉＮ）層とすることもできる。
【００３０】
バリアメタル２０上には、バンプ４が形成される。バンプ４の材料は、例えば、Ｐｂフリー半田とすることができる。具体的には、バンプ４の材料は、錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）を主成分とするＰｂフリー半田である。このＰｂフリー半田は、Ａｇを１％、Ｃｕを０．５％含んでおり、残りの成分はＳｎである。なお、本発明はこれに限られるものではなく、Ｐｂを含む従来の共晶半田においても、適用することができる。例えば、バンプ４の材料を、Ｓｎを約３７％、Ｐｂを約６７％含む、従来の共晶半田とすることができる。もしくは、Ｓｎを約５％、Ｐｂを約９５％含む、高鉛半田とすることができる。
【００３１】
図３は、第一の絶縁膜１３の厚さ方向にみた、第一の開口１５および絶縁膜１６の平面図である。円形の第一の開口１５が、第一の絶縁膜１３に形成されている。第一の開口１５の直径は、例えば、５０μｍとすることができる。第一の開口１５の中には、絶縁膜１６が設けられる。絶縁膜１６の外形は、例えば、直径が２μｍ程度の円形とすることができる。図３中に破線で示した境界線２４は、第一の開口１５の外周から、５μｍの距離にある。絶縁膜１６は、第一の開口１５の、外周から中心への距離が約５μｍまでの領域に、集中的に設けられている。すなわち、絶縁膜１６が、第一の開口１５の中心側よりも、第一の開口１５の外周側に、多く備えられている。また、実施の形態１では、第一の開口１５の外周から５μｍ以上内側の領域には、絶縁膜１６が設けられていない。なお、外周から５μｍ以上内側の領域に、絶縁膜１６を設けることも可能であるが、少なくとも、内側の領域に、外周領域と比較して絶縁膜１６の密度の小さい領域を設ける。このような構造とすることが、電流の集中を防ぐ上で有効である。なお、５μｍとした理由は、バンプ４に生じる表皮効果を考慮している。具体的には、Ｓｎにおいて、周波数１ＧＨｚの交流電流が流れた場合の表皮効果を参照している。電流の周波数としては、バンプ４に流れる電流の増減に基づいて求められる。半導体チップ１のバリアメタル２０に対して、ＥＭの弊害が最も顕著に現れるのは、電源電位用のバンプである。なぜなら、電源電位用のバンプにおいては、半導体装置の動作時に、半導体チップ１に動作電力を供給するために、常に半導体チップ１から配線基板２へ向かって電子が流れるためである。電源電位用バンプに流れる電流の周波数は、半導体チップ内部回路の動作周波数とほぼ等しくなる。特に、半導体チップ内部回路の中でも、消費電力の大きい出力バッファやＣＰＵ回路の動作に応じて消費電力が大きく増減する。本実施の形態においては、バンプ４に流れる電流の周波数を、前述の通り１ＧＨｚとした場合の表皮効果について考慮する。
【００３２】
より好ましくは、バンプに対して表皮効果が生じる領域になるべく均一に、絶縁膜１６を設ける。表皮効果は、高周波電流が流れている金属の表面から、特定の深さまでの領域に、電流が集中する現象である。この深さは、表皮深さと呼ばれている（以下、説明のために表皮深さをδと示す）。表皮深さδは、電流が表面電流の１／ｅ（約０．３７）になる深さであり、下記の式（１）により算出することができる。
δ＝（２ρ／ωμ）１／２    ・・・（１）
δは表皮深さ、ρは導電体の電気抵抗、ωは電流の角周波数＝２π×周波数、μは導電体の絶対透磁率である。本実施の形態では、バンプの材料として、Ｐｂフリー半田を用いている。Ｐｂフリー半田の成分は、一般的にすず（Ｓｎ）の比率が非常に大きい。従って、バンプにおける表皮効果は、Ｓｎのバルクに対しての表皮効果と、ほぼ同程度となる。例えば、周波数を１[ＧＨｚ]とすると、バンプの表皮深さδは、約５．３１μｍと算出される。この値に対応して、表皮深さδよりも、絶縁膜１６の寸法を小さくすることが出来る。これにより、表皮効果による電流の集中を、効果的に緩和できる。また、表皮深さが算出できれば、表皮効果が生じる領域を特定できる。すなわち、図３における境界線２４が得られる。従って、この領域に対応させるように、絶縁膜１６を形成することができる。
【００３３】
一般的に、直流電流は、電気抵抗が低い経路に集中して流れる。例えば、導電体内で、二つの点を結ぶ経路が複数ある場合、経路の距離が長くなるほど、電気抵抗は高くなる。従って、最も距離の短い経路に電流が集中する。配線からバンプへ電子が流れ込む場合も、電子は、最短距離を流れる。従って、電子が進んでくる方向から見て、最も近くにある、バンプ表面と配線の接合箇所に電流が集中する。また、高周波電流が流れると、表皮効果によって、バンプの表面に電流が集中する。即ち、電子は、バンプの表面側を集中的に移動する。このように、配線を流れてくる電子が最短距離を通るような経路と、バンプ表面を通るような経路とにおいて、集中的に電子が流れる。その結果、バンプの表面側ほど、電流密度が大きい。
【００３４】
ＥＭは、電子が移動する方向へ、金属原子が移動する現象である。バリアメタルを有する半導体装置では、配線を流れてきた電子が、バリアメタルを通過して、バンプへ到達する。従って、ＥＭも、この様な流れで起きる。バリアメタルは、一般的に、ＥＭを起こしにくい（ＥＭ耐性が高い）材料を用いて形成されている。しかし、バリアメタルの一部に電流が集中すると、ＥＭの進行がその部分で急速に進む。そして、バリアメタルの一部が貫通したり、クラックが入ったりして、微小な空隙が生じてしまう。バリアメタルが破損すると、その破損位置で、バリアメタルの下層にある配線のＥＭが急速に進む。例えば、配線に、ＡｌやＣｕを主要な材料とする配線などのＥＭを起こしやすい（ＥＭ耐性の低い）材料を用いると、容易に断線にいたる。
【００３５】
従来の半導体装置の構造では、バンプ、バリアメタルおよびその下層の電極層は、単純な積層構造であった（例えば、特許文献６参照）。即ち、バンプ周辺部の電流分布は、上記に説明したように、バンプの表面側に集中していた。一方、特許文献１〜４、および特許文献７〜８では、バンプ、バリアメタルおよび電極層が、単純な積層構造ではない。熱膨張に伴う半田接合部の損傷や、製造方法の改善などの目的から、バンプと配線との間に、空孔や絶縁膜、凹凸などが形成されている。これらの構造によれば、通常の単純な積層構造と比較して、電流の分布に若干の相違が生じる可能性がある。しかしながら、特許文献１〜４、および特許文献７〜８においても、電流がバンプ表面側に集中することについての対策がなされていない。具体的には、バンプ表面側における電流の集中に対しての対策や、表皮効果に対する対策が、なんら講じられていなかった。
【００３６】
本発明者は、このような電流の集中をなくすことにより、局所的なＥＭの進行を避けることができることに着目した。即ち、局所的に集中していた電流を分散させることにより、ＥＭによる断線の恐れを、抑制することができる。従来は、供給される電流のほとんどが、バンプ表面側に集中して流れていた。従って、電流の分布に大きなばらつきがあった。電流が集中して流れる所では、ＥＭの進行が速く、断線にいたる可能性が大きい。一方、電流が集中しないバンプ中心側では、ＥＭの進行も遅い。よって、本発明者は、電流を分散させることにより、ＥＭの進行速度のばらつきを緩和することができると考え、本発明に至った。
【００３７】
このため、本実施の形態における半導体装置Ａは、電流の集中を緩和するために、第一の開口１５の中に絶縁膜１６を備える。実施の形態１では、直径が２μｍ程度の絶縁膜１６が、第一の開口１５の外周から５μｍ程度内側までの領域に、形成されている。絶縁膜１６を設けることによって、この部分の抵抗値が高くなるので、第一の開口１５の外周側において、電流を流れにくくすることができる。即ち、第一の開口１５の外側を高抵抗にし、第一の開口１５の中心側とのインピーダンスの差を小さくする。具体的には、第二の配線１４の内部において、第一の配線１１から第二の配線１４へ向かう方向における、第一の開口１５の外周側の電気抵抗が、第一の開口１５の中心側の電気抵抗よりも、大きくなる構造とする。これにより、従来、バンプ４表面側に流れていた電流が、バンプ４の中央側へと分散される。即ち、第二の配線１４およびバリアメタル２０を流れる電流が、バンプ４の中心側に分散される。絶縁膜１６の直径、および形成位置は、バンプ４に生じる表皮効果に対応して決められることが望ましい。
【００３８】
半導体装置Ａの製造方法の一例を、以下、説明する。シリコンチップに集積回路を形成し、半導体チップ１を形成する方法については、多くの文献が開示されているため、記載しない。半導体チップ１内部の第一の配線１１上に、第一の絶縁膜１３を、例えばＣＶＤ法などを用いて形成する。その後、フォトリソグラフィを行い、第一の開口１５を形成する。この時、絶縁膜１６を所定の位置に残すように、エッチングを行う。例えば、第一の開口１５の外周から５μｍ程度までの領域に、直径２μｍ程度の円形を有する絶縁膜１６を複数個残す。この場合には、第一の絶縁膜１３と絶縁膜１６とが、同じ材料で形成される。しかし、例えば、次のような方法も可能である。まず、第一の開口１５を形成した後で、再度ＣＶＤ法などを用いて、第一の開口１５内に、高抵抗の材料からなる絶縁層を形成する。その後、フォトリソグラフィを行い、絶縁膜１６を形成することができる。
【００３９】
その後、第二の配線１４を、例えばスパッタ法によって形成する。次に、パッシベーション層１７を、ＣＶＤ法などで形成する。次いで、第二の絶縁膜１９としてのポリイミドを写真製版で形成し、熱処理して硬化させる。その後、レジスト塗布、エッチングを行い、パッシベーション層１７と第二の絶縁膜１９を貫通する第二の開口１８を形成する。次いで、第二の開口１８に対応させて、例えばスパッタ膜を給電膜とした電解めっき法を用いて、バリアメタル２０を形成する。具体的には、第二の開口１８から露出している第二の配線１４上を含むウエハ全面に、スパッタ法によりＴｉ層２１、Ｃｕ層２２を形成する。次に、Ｃｕ層２２上にレジスト膜を設ける。次いで、このレジスト膜に、Ｎｉ層２３を形成する領域に対応した開口を形成する。形成したレジスト膜の開口の内部に、Ｔｉ膜２１およびＣｕ膜２２を給電膜とした電解めっき法により、Ｎｉ層２３を形成する。Ｎｉ層２３の厚さは、本実施の形態においては３μｍである。Ｎｉ層２３をあまり厚くすると、Ｎｉ層２３が有する内部応力が大きくなり、不具合の原因になる可能性がある。そのため、Ｎｉ層２３の厚さを、５μｍ以下にするのが好ましい。続いて、レジスト膜を残した状態で、レジスト開口内部のバリアメタル２０の上に、半田めっき層を、例えばめっき法などにより形成する。その後、レジスト膜を除去し、Ｔｉ層２１とＣｕ層２２のエッチングを行う。次いで、リフローを行い、バンプ４が形成される。バリアメタル２０の形成方法や、バンプ４の形成方法はこれらの方法に限られるものではなく、例えば、半田ペーストの印刷及びリフローにより、バンプ４を形成することもできる。
【００４０】
上記のように形成した、バンプ４を有する半導体チップ１を、基板２に取り付ける。具体的には、基板側の配線の上にバンプ４が載置されるようにした状態で、熱処理（リフロー）を行う。その結果、半導体チップ１と基板２を接続する、接合部３が形成される。
【００４１】
上記説明した半導体装置Ａでは、次のような効果が得られる。
【００４２】
バンプ４表面側に集中していた電流を分散することにより、バンプ４表面側の電流量を抑制することができる。具体的には、バンプ４の表面側の電流密度を、低下させることができる。そのため、バンプ４近傍における、ＥＭの進行速度を、従来に比べて、同等もしくは遅くすることができる。これにより、配線が断線に至るまでの時間を、確保することができる。即ち、半導体装置Ａの寿命を、従来に比べて同等、もしくは従来よりも長くすることができる。よって、信頼性の向上を図ることができる。
【００４３】
また、本発明者は、バンプ４に対して電流を分散して供給することにより、次に述べる効果があることを見出した。従来、バリアメタルとバンプの境界領域には、合金層が生じていた。この合金層は、半導体装置の製造プロセスにおけるリフロー時に、バリアメタルがバンプ側へ熱拡散することによって、生じるものと予想されている。
【００４４】
図４は、接合部３の周辺の断面図であり、半導体装置Ａにおいて、ＥＭが進行する様子を示している。半導体チップ１、基板２、バリアメタル２０およびバンプ４以外については、省略して示している。また、簡易的に、バンプ４の中心から右半分のみを示している。図４（ａ）から、ＥＭが進むにつれて、図４（ｂ）、図４（ｃ）と合金層２５が成長している。半導体装置Ａでは、バンプ４に対して電流が分散して供給されるため、バリアメタル２０のＥＭがほぼ均一に進む。それに伴い、合金層２５がほぼ均一に成長する。合金層２５が均一に成長すると、バリアメタル２０とともに、合金層２５が第二の配線１４のＥＭを抑制する。それによって、配線が断線に至るまでの時間を、長くすることができる。従って、半導体装置Ａの寿命を長くすることができ、信頼性の向上を図ることができる。
【００４５】
なお、絶縁膜１６の直径、および第一の開口１５内の絶縁膜１６の配置位置などは、実施の形態１に示した例に限られるものではない。例えば、下記に述べるような変形が可能である。
【００４６】
例えば、直径２μｍの絶縁膜１６を、２μｍの間隔で、第一の開口１５の外周から３列ほど形成することが出来る。この場合には、第一の開口１５の外周から、約１２μｍの領域まで、絶縁膜１６が形成される。また、例えば、大きさの異なる複数種類の絶縁膜１６を、第一の開口１５の中に形成することが出来る。例えば、絶縁膜１６と、絶縁膜１６よりも外形の大きな絶縁膜を、第一の開口１５へ形成することができる。この場合には、中央側には絶縁膜１６を、外周側には絶縁膜１６よりも外形の大きな絶縁膜を形成することが出来る。これにより、中央側では抵抗が低く、外周側には抵抗が高い状態とすることができる。好ましくは、表皮深さδを境界に、それぞれの絶縁膜を形成する。即ち、外周からの距離がδμｍの位置を境界として、中心側には絶縁膜１６、外周側には絶縁膜１６よりも外形の大きな絶縁膜を形成することが出来る。
【００４７】
また、実施の形態１では第一の開口１５を円形としたが、例えば、多角形状の開口を設けることができる。半導体装置の配線パターンを設計する際に、例えば、配線の向きを４５°を基準に変化させる場合がある。このような場合には、開口を多角形にし、隣り合う辺が、配線の角度に合わせて方向を変えるような構造とする。例えば、正八角形の開口を設ける。これにより、配線と開口の辺とが平行になる。よって、配線と開口とを近づけて設計することができ、配線スペースを有効に活用することができる。例えば、図５に示すような、正八角形の開口２６を設けることができる。そして、絶縁膜１６を、境界線２７の外側に形成することが出来る。一方、電流分散を行うためには、電流の集中を避けるために、開口が円形であることが好ましい。これは、多角形の開口では、頂点側に電流が集中しやすくなるためである。従って、開口の形状については、状況に応じ、適宜選択することが好ましい。
【００４８】
また、設計の際にＣＡＤを用いる場合、円形のパターンを多数用いると、データの増大に繋がり、好ましくない。これに対し、多角形のパターンは、円形のパターンに比べてデータ量が小さい。従って、八角形などの多角形を用いることで、データの増大を避けることができる。また、実施の形態１では、絶縁膜１６を円形としたが、これに限られるものではない。製造を容易にするなどの観点から、例えば、八角形などの多角形としても良い。
【００４９】
また、本発明は、Ｐｂフリー半田により形成されたバンプを有する半導体装置に対し、効果的に、ＥＭの影響を抑制することができる。従来、バンプの材料として、Ｐｂ−Ｓｎ共晶半田（以下、共晶半田と称す）や、Ｐｂを多く含む高鉛半田が用いられてきた。共晶半田は、例えば、Ｐｂを約３７％と、Ｓｎを約６３％含んでいる。高鉛半田は、例えば、Ｓｎを約５％、Ｐｂを約９５％含んでいる。
【００５０】
一般的に、金属原子の種類ごとに、ＥＭの起こり易さを表す指標が与えられている。これによると、Ｐｂ＞Ｓｎ＞Ａｌ＞Ｃｕ＞Ｎｉの順に、ＥＭが起こりやすい。即ち、Ｐｂ原子はＳｎ原子よりもＥＭを起こしやすい。従って、半導体装置を駆動させると、Ｐｂ原子が優先的にＥＭを起こす。一方、Ｃｕ原子やＮｉ原子は、Ｐｂ原子やＳｎ原子と比較して、ＥＭが起きにくい。よって、バンプの内部の、ＥＭによるＰｂ原子の移動が優先的に進行する。Ｓｎ原子もＥＭを起こすが、Ｐｂ原子が優先的にＥＭを起こすため、Ｐｂ原子が一方向に偏る。Ｐｂ原子がバンプ内部で一方向に偏ると、Ｓｎ原子はその反動で、逆方向へ押しやられる。このとき、Ｐｂ原子の移動の方向と逆の方向に、Ｓｎ原子が見かけ上移動する。即ち、Ｓｎ原子は、電子の移動する方向とは逆方向へ、見かけ上、移動する。この時、バリアメタルのＥＭと、Ｓｎ原子の移動との間に、斥力が生じる。従って、バリアメタルのＥＭ進行が、抑制される効果があった。その結果、ＥＭによる断線までの時間が、ある程度確保されていた。
【００５１】
しかし、Ｐｂフリー半田では、このような力が働かない。Ｐｂフリー半田とは、鉛が含まれていないか、または環境負荷が少ない程度の鉛しか含まれていない半田である。一例として、Ｐｂ含有量が０．１％以下の、Ｐｂフリー半田がある。このようなＰｂフリー半田では、上述したようなＳｎ原子の見かけ上の移動が、殆ど生じない。従って、バリアメタルのＥＭを抑制する効果が、殆ど得られない。よって、共晶半田や高鉛半田の場合と比べて、ＥＭが早期に進行して、配線の断線が生じる可能性が大きい。
【００５２】
図６は、本発明者が測定した、半導体装置の故障時間解析の結果である。共晶半田をバンプ材料とした半導体装置、およびＰｂフリー半田をバンプ材料として使用した半導体装置について、それぞれＨＴＯＬ(Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｐｅｒａｔｉｎｇ  Ｌｉｆｅ)試験を行ったものである。横軸が電流密度、縦軸が故障時間（ＴＴＦ：Ｔｉｍｅ  ｔｏ  Ｆａｉｌｕｒｅ）である。各々のサンプルについて、抵抗値が、初期の通電状態に比べて１０％上昇するまでの時間を、ＴＴＦ１０％としている。このＴＴＦ１０％の値を、信頼性の指標としている。
【００５３】
図６では、ひし形（◇）、三角形（△）、円（○）の三種類の測定点がプロットされている。◇は、共晶半田を用いたバンプを有する半導体装置（以下、共晶半田サンプルと称す）における、１３０℃環境での測定点である。△は、共晶半田サンプルにおける１４５℃環境での測定点である。なお、共晶半田サンプルについては、どちらの温度のサンプルも、Ｐｂを３７％含有している。○は、１５０℃環境でのＰｂフリー半田を用いたバンプを有する半導体装置（以下、Ｐｂフリー半田サンプルと称す）の測定点である。共晶半田サンプルの測定点に比べて、Ｐｂフリー半田サンプルの測定値は、ばらつきが大きい。例えば、電流密度Ｊが１４０００（Ａ／ｃｍ２）の時には、共晶半田サンプルにおける測定値の標準偏差σ１が、６０（ｈｒ）である。これに対し、Ｐｂフリー半田サンプルにおける測定値の標準偏差σ２は、１０６０（ｈｒ）である。このように、σ２は、σ１よりも、約１８倍大きい。
【００５４】
一般的に、共晶半田サンプルの測定値は、電流密度の増大に伴って、故障に至るまでの時間（寿命）が短くなる。図６においても、そのような傾向が見られる。一方、Ｐｂフリー半田サンプルの測定値は、共晶半田サンプルに比べ、測定値のばらつきが大きい。そして、Ｐｂフリー半田サンプルの寿命は、共晶半田サンプルの寿命よりも、短い場合と、長い場合とがある。前述したとおり、Ｐｂフリー半田では、共晶半田よりも、ＥＭが進行しやすい。このため、Ｐｂフリー半田サンプルが、共晶半田サンプルよりも寿命が短くなるのは、ＥＭの進行が速いことが原因と考えられる。しかしながら、Ｐｂフリー半田サンプルの寿命が、共晶半田サンプルの寿命よりも、長くなる場合がある。
【００５５】
本発明者は、それぞれのサンプルを比較した結果、電流分散による効果が、寿命の長期化に寄与することを見出した。換言すれば、共晶半田サンプルよりも寿命が長いＰｂフリー半田サンプルでは、バンプ接合部において、電流が分散して流れていることを見出した。従って、電流の集中を避けるような構造により、Ｐｂフリー半田を用いたバンプを有する半導体装置の寿命を、共晶半田を用いたバンプを有する半導体装置の寿命に比べて、同等以上にすることができる。一方、電流分散の効果が得られないと、Ｐｂフリー半田を用いた半導体装置では、共晶半田を用いた半導体装置よりも、寿命が短くなってしまう可能性がある。このように、本発明は、Ｐｂフリー半田によって形成されたバンプを有する半導体装置に対して、更に効果的といえる。なお、接合部は、半導体チップ側接合部と、基板側接合部との二箇所に大別できる。本実施の形態では、半導体装置Ａを、チップ側接合部で電流分散の効果が得られるような構造とした。
【００５６】
また、本発明は、電源電位バンプなどに対して好適である。電源電位バンプでは、電子が、半導体チップ１側からバンプ４側へと移動する。即ち、半導体チップ１の第二の配線１４から、バンプ４側へと、電子が移動する。従って、ＥＭの方向も、第二の配線１４からバンプ４側へと向かう方向となる。また、半導体チップ１には、複数の接合部３が備えられる。この中で、電源電位バンプおよびＧＮＤ電位バンプでは、他のバンプに比べて、流れる電流量が多い。従って、更に、本発明の効果が期待できる。
【００５７】
また、近年では、半導体装置の小型化に伴い、バンプを形成するピッチを狭くする（以下、狭ピッチ化と称す）ことが要求されている。本発明は、狭ピッチ化された半導体装置に対して、好適である。例えば、２００μｍ程度であったピッチを、１００μｍ程度に狭める場合がある。それに伴い、バンプの直径を、１００μｍ程度から５０μｍ程度へ縮小する必要がある。バンプの直径が半分になると、断面積が４分の１程度になる。また、体積は８分の１程度になる。電流密度は、流れる電流が一定であれば、面積に逆比例する。従って、バンプの直径が小さくなると、電流密度が増大する。ＥＭは、電子の流れが多いほど、進行が速い。従って、バンプのサイズが小さくなると、ＥＭの進行が速くなり、早期に配線が断線する恐れがあるが、本発明を適用することにより、こうした問題が起こるのを防ぐことができる。
【００５８】
また、本発明は、配線にＡｌを用いた半導体装置にも好適である。例えば、第二の配線１４にＡｌを用いた場合、Ａｌは、Ｃｕなどに比べて、容易にＥＭする。また、半導体装置の消費電力が大きい場合、接合部３に流れる電流も大きくなる。例えば、消費電力が５Ｗ程度の大きさになると、接合部３でのＥＭの影響が大きくなる。その結果、断線の恐れが大きくなるが、本発明を適用することにより、こうした問題が起こるのを防ぐことができる。
【００５９】
なお、本発明は次のように表現することができる。
配線を有する半導体チップと、
前記配線上に備えられる絶縁層と、
前記絶縁層上に備えられるバリアメタルと、
前記バリアメタル上に備えられるバンプとを有し、
前記配線と前記バリアメタルとの間に備えられ前記配線と前記バンプとが対向する領域にそれぞれ開口を有する複数の絶縁層が前記配線上に積層されていて、
前記配線と前記バリアメタルは前記開口を介して電気的に接続されており、
前記配線の上に、所定の形状に加工された絶縁膜パターンが設けられており、該絶縁膜パターンを構成する個々の絶縁膜は、前記開口のうちで最も小さい径の開口のなかに備えられ、前記絶縁膜が前記開口の中心側よりも前記開口の外周側に多く備えられることを特徴とする半導体装置。
この場合には、図３における絶縁膜１６の集合を絶縁膜パターンと称す。そして、一つの絶縁膜１６が、上述した絶縁膜に対応する。
【００６０】
（第二の実施の形態）
以下、本発明の第２の実施の形態である半導体装置Ｂについて、図面を用いて詳細に説明する。
【００６１】
図７は、第一の実施の形態である半導体装置Ｂを示す断面図である。半導体装置Ｂは、半導体チップ５と、基板２、および接合部３０とを有する。半導体チップ５は、例えば集積回路素子であり、例えばシリコンチップを用いて形成される。半導体チップ５の内部には、銅などの導電性材料を用いた回路パターン（以下、配線と称す）が形成されている。この配線上に、接合部３０が形成される。そして半導体チップ５は、接合部３０を介して、基板２と接続されている。基板２は、実施の形態１と同様の構造とすることができる。
【００６２】
図８は、図７の接合部３０における、半導体チップ５側周辺の断面図である。配線３１の上に、パッシベーション層３２が形成されている。パッシベーション層３２における、バンプ４と対向する領域には、複数の貫通孔３３が設けられる。貫通孔３３は、パッシベーション層３２を貫通しており、例えば、円形の形状を有する。
【００６３】
配線３１は、例えばＡｌを用いて形成することができる。配線３１の厚さは、例えば、０．８μｍとすることができる。パッシベーション層３２の材質は、例えば、ＳｉＮとすることができる。パッシベーション層３２の厚さは、例えば、１μｍとすることができる。なお、貫通孔３３のより詳しい構造については、後ほど述べる。
【００６４】
パッシベーション層３２上には、絶縁層３４が形成される。絶縁層３４には、開口３５が形成される。開口３５は、バンプ４と配線３１とが対向する領域に備えられている。開口３５からは、パッシベーション層３２と、貫通孔３３が露出する。即ち、貫通孔３３が形成されている領域が、開口３５の内側に含まれている。次いで、開口３５の内部、およびその近辺に渡って、バリアメタル２０が形成される。このとき、開口３５の内側にある、貫通孔３３を介して、バリアメタル２０と配線３１とが電気的に接続される。バリアメタル２０上には、バンプ４が形成される。バンプ４は、実施の形態１と同様の構造にすることができる。
【００６５】
図９は、パッシベーション層３２の厚さ方向にみた、貫通孔３３周辺の平面図である。円形の貫通孔３３が、パッシベーション層３２に形成されている。貫通孔３３は、例えば、直径が２μｍ程度の円形とすることができる。図中の破線で示した境界線４１は、バンプ４と配線３１とが対向する領域の外縁を示している。境界線４２は、外縁から中心への距離が５μｍの境界線である。貫通孔３３は、バンプ４と配線３１とが対向する領域内において、領域の中心側に多く、領域の外縁側に少なく備えられる。具体的には、境界線４２の内側の領域に、集中的に備えられている。なお、境界線４２を、境界線４１から５μｍの距離とした理由は、バンプ４に生じる表皮効果を考慮したためである。
【００６６】
実施の形態１で述べたように、従来の半導体装置では、電流集中によるＥＭの進行について、検討されていなかった。従って、バンプの表面側に電流が集中して、バリアメタルの一部にＥＭが集中していた。これにより、回路の断線が生じる可能性があった。
【００６７】
電流の集中をなくすために、半導体装置Ｂは、配線３１とバリアメタル２０が、複数の貫通孔３３を介して電気的に接続されている。貫通孔３３は、境界線４２の外側には少なく、境界線４２よりも内側には多く、形成される。貫通孔３３が多く形成されると、配線３１とバリアメタル２０との間の電流経路が多くなる。逆に、貫通孔３３が少ないと、電流経路が少ない。電流経路が少ない場所では、電気抵抗が高くなる。具体的には、パッシベーション層３２の膜厚方向における、境界線４１の外周側の電気抵抗が、境界線４１の中心側の電気抵抗よりも、高くなる。従って、境界線４１の外周側と内周側との電流の差を、小さくすることができる。これにより、バンプ４表面側を流れる電流の量を抑制できる。その結果、接合部３０全体の電流量のばらつきを、緩和することができる。
【００６８】
半導体装置Ｂの製造方法の一例を示す。シリコンチップに集積回路を形成し、半導体チップ５を形成する方法は、多くの文献が開示されているため記載しない。半導体チップ５内部に備えられる配線３１上に、パッシベーション層３２を、例えばＣＶＤ法などを用いて形成する。その後、フォトリソグラフィ法によって、貫通孔３３を形成する。
【００６９】
次いで、パッシベーション層３２の上に、絶縁層３４としてのポリイミドを写真製版で形成し、熱処理して硬化させる。その後、レジスト塗布、エッチングを行い、開口３５を形成する。そして、開口３５から、貫通孔３３が露出される。次いで、開口３５の上に、例えばスパッタ法を用いて、バリアメタル２０を形成する。バリアメタル２０は、例えば、実施の形態１で説明したものと、同様の構造にすることができる。続いて、バリアメタル２０の上に、バンプ４を、例えばめっきやスクリーン印刷により形成する。
【００７０】
上記のように形成した半導体チップＢを、実施の形態１で説明した方法と同様に、基板２に接続する。その結果、接合部３０が形成される。
【００７１】
上記説明した、半導体装置Ｂでは、次のような効果が得られる。
【００７２】
実施の形態１と同様に、バンプ４表面側に集中していた電流を、分散することができる。これにより、バンプ４表面側の電流密度を低下させることができる。そのため、ＥＭの進行速度を、従来に比べて、遅くすることができる。即ち、半導体装置Ｂの寿命を長くすることができ、信頼性の向上を図ることができる。
【００７３】
また、実施の形態１と同様に、バンプ４に対して、電流を分散し供給することにより、合金層がほぼ均一に成長する。それによって、配線３１が断線に至るまでの時間を抑制することができる。あるいは、配線３１が断線する可能性を、抑制することができる。従って、半導体装置Ｂの寿命を長くでき、信頼性の向上を図ることができる。
【００７４】
なお、上述した実施の形態２は、下記のような変形が可能である。
【００７５】
実施の形態２では、貫通孔３３の大きさを、全て同一とした。しかし、例えば、大きさの異なる複数種類の貫通孔を、バンプ４と配線３１とが対向する領域に形成することができる。例えば、図１０（ａ）のように、第一の貫通孔４３と、第一の貫通孔４３よりも外形の大きな第二の貫通孔４４を、形成することができる。この場合には、領域の外縁側には第一の貫通孔４３を、領域の中央側には第二の貫通孔４４を形成することができる。好ましくは、表皮深さδを境界に、それぞれの貫通孔を形成する。即ち、外縁からの距離がδμｍの位置を境界として、外縁側には第一の貫通孔４３、中央側には第二の貫通孔４４を形成することが出来る。
【００７６】
実施の形態２では、貫通孔３３を、円形に配列した。しかし、本発明は、これに限られるものではない。半導体装置の配線パターンを設計する際に、配線の向きを４５度を基準に変化させる場合がある。これに対応させて、バンプを形成するための領域を、八角形に設計する場合がある。例えば、図１０（ｂ）に示すように、貫通孔３３を、正八角形などの多角形となるように配列することができる。換言すれば、境界線４５と境界線４６とを、それぞれ正八角形に設定することができる。この時、境界線４５から、表皮深さσの値の距離に、境界線４６を設定することができる。これにより、半導体装置の製造が困難になることを回避できる。また、貫通孔３３は、円形以外の構造とすることができる。製造を容易にするなどの観点から、例えば、八角形などの多角形としても良い。
【００７７】
また、実施の形態１で述べたように、本発明にかかる半導体装置Ｂが、Ｐｂフリー半田により形成されたバンプを有する場合、より効果的に、ＥＭの進行が抑制される。また、実施の形態１で述べたのと同様の理由により、バンプ４が電源電位バンプである場合、バンプ４を形成するピッチが狭い場合、または半導体装置４の消費電力が大きい場合などには、本発明の効果が更に効果的に得られる。
【００７８】
また、配線３１として、ＥＭを起こしやすい金属が用いられることがある。上述したように、ＥＭの起きやすさは、金属原子の種類によって異なる。例えば、半導体装置Ｂでは、配線３１として、ＥＭを起こしやすい金属の一つであるＡｌが用いられている。従って、バリアメタル２０の一部に、ボイドやクラックなどの空隙ができると、配線３１であるＡｌが、バンプ４側へ容易にＥＭを起こす。その後、配線３１が断線に至る。このような問題を解決するために、本発明の構造を用いることができる。
【００７９】
また、実施の形態２では、配線３１の上に貫通孔３３を形成している。これは、実施の形態１が、二つの配線（第一の配線と第二の配線）を用いていることと、相違する。従って、実施の形態２では、配線３１の下層にある配線を、他の目的に使用することが可能となる。換言すれば、一つの配線のみを使用することによって、構造の複雑化、配線の増加を抑制する事ができる。一方、半導体装置の検査において、バリアメタル形成前に、配線に端子を接触させる事による、回路検査を行うことがある。従来の半導体装置では、配線上に貫通孔３３が形成されていなかった。従って、配線上に直接端子を接触させることが可能であった。それに対し、実施の形態２では、配線３１に直接端子を接触させることが難しい。従って、貫通孔３３の形成領域以外に、個別にパッド電極などの検査用電極を設ける必要がある。実施の形態１では、第二の配線上に直接端子を接触させる事ができる。従って、検査用電極を設ける必要がない。これらの点を考慮して、実施の形態１と実施の形態２を、適宜選択することができる。
【００８０】
（第三の実施の形態）
以下、本発明の第３の実施の形態である半導体装置Ｃについて、図面を用いて詳細に説明する。
【００８１】
図１１は、第一の実施の形態である半導体装置Ｃを示す断面図である。半導体装置Ｃは、半導体チップ１と、基板２、およびバンプ４を有する接合部５０とを有する。半導体チップ１および基板２は、例えば、実施の形態１と同様のものとすることができる。
【００８２】
図１２は、図１１の接合部５０の周辺における、半導体装置Ｃの断面図である。接合部５０の、半導体チップ１側を、拡大して示している。第一の配線１１、層間絶縁層１２、第一の絶縁膜１３、第二の配線１４、第一の開口１５、パッシベーション層１７は、例えば、実施の形態１と同様の構造とすることができる。
【００８３】
パッシベーション層１７上には、第二の絶縁膜５１が形成される。第二の絶縁膜５１は、例えば、ポリイミドを用いて形成することが出来る。第二の絶縁膜５１の膜厚は、例えば４μｍとすることが出来る。第二の絶縁膜は、バンプ４と第二の配線１４とが対向する領域に、第二の開口１８を有する。そして、第二の絶縁膜５１は、第二の開口１８の近傍において順テーパ形状を有している。即ち、第二の開口１８は、バンプ４から第二の配線１４に向かう方向へ、徐々に小さくなるような構造を有する。第二の絶縁膜５１の側壁と、第二の絶縁膜５１と第二の配線１４の界面とがなす角度θは、０°＜θ≦４５°である。θが小さいと、段差５２近傍の第二の絶縁膜５１の膜厚が小さくなる。膜厚が小さすぎると、絶縁性が不足してしまう。よって、絶縁性を考慮したうえで、角度θを決定することが好ましい。
【００８４】
次いで、第二の開口１８の内部、およびその近辺に渡って、バリアメタル２０が形成される。これにより、第二の開口１８を介して、バリアメタル２０と第二の配線１４とが電気的に接続される。バリアメタル２０上には、バンプ４が形成される。バリアメタル２０およびバンプ４の、材料および構造は、実施例１と同様の構造とすることができる。
【００８５】
実施の形態１で述べたように、従来の半導体装置では、電流集中によるＥＭの進行について、検討されていなかった。従って、バンプの表面側に電流が集中して、バリアメタルの一部にＥＭが集中していた。これにより、回路の断線が生じる可能性があった。
【００８６】
従来の半導体装置では、バリアメタル下層の、絶縁層やパッシベーション層に形成される開口の、外周部の段差を、ほぼ垂直に形成していた。具体的には、この段差の側壁が、ほぼ垂直になっていた。このため、この開口の上にバリアメタルを形成したときに、段差の被覆性が悪かった。即ち、段差の上端付近では、バリアメタルのカバレッジが悪かった。金属層における、膜厚方向の抵抗が不均一だと、膜厚の薄い部分に、集中的に電流が流れる。すなわち、バリアメタルに薄い部分があると、その部分に電流が集中する。特に、Ｎｉ膜などからなるバリアメタル２０は、バンプ４の主成分となるＳｎや、チップ内配線のＡｌやＣｕと比較して、抵抗が大きい。このため、バリアメタル２０が部分的に薄くなることによる電流集中の現象が、非常に顕著に現れる。電流が集中する位置では、ＥＭが集中して進み、さらにバリアメタルが薄くなる。その結果、バリアメタルにクラックなどの空隙が生じ、バリアメタル下層の配線が断線する恐れがある。また、特許文献５に開示されているような、なだらかな樹脂層の上にアンダーバンプメタル層を形成する方法がある。このような構造では、製造時の、カバレッジ不良による断線を防ぐことができる。しかし、製造時において良品と判断された半導体装置であっても、実使用を開始した後、ＥＭが生じ、断線に至る可能性がある。すなわち、初期不良なしと判断された半導体装置であっても、ＥＭが生じ、断線に至る可能性がある。
【００８７】
また、実施の形態１で述べたように、電流は、バンプの表面側に集中して流れる。絶縁層に形成される開口において、バンプと配線との接続がなされている。従って、開口の外側ほど、バンプの表面側に近い位置にある。よって、開口の外側に形成されるバリアメタルにおいて、電流が流れやすくなる。従って、段差被覆性が悪いと、容易にバリアメタルに空隙が生じる。
【００８８】
これに対し、半導体装置Ｃでは、第二の絶縁膜５１の側壁と、第二の絶縁膜５１と第二の配線１４の界面とがなす角度θを、例えばθ＝４５°の傾斜を有する構造としている。これにより、段差５２の被覆性を向上させることができる。θの値は、大きすぎると、被覆性の向上に寄与しないため、０＜θ≦４５°とすることができる。従って、段差付近において、バリアメタル２０の膜厚が、より均一に形成される。即ち、バリアメタル２０の膜厚が極端に薄い場所が形成されることを、防ぐことができる。
【００８９】
上記説明した半導体装置Ｃでは、次のような効果が得られる。
【００９０】
バリアメタル２０の膜厚が均一に形成されることにより、ＥＭが一部に集中するのを防ぐことができる。これにより、ＥＭの進行速度を、従来に比べて、遅くすることができる。即ち、半導体装置Ｃの寿命を長くすることができ、信頼性の向上を図ることができる。
【００９１】
また、バリアメタル２０からバンプ４に向かう電流が、より均一になる。それに伴い、バリアメタル２０のＥＭが、分散される。従って、実施の形態１で説明したように、合金層がほぼ均一に成長する。それによって、配線が断線に至るまでの時間を抑制したり、配線が断線する可能性を抑制したりすることができる。従って、半導体装置Ｃの寿命を長くすることができ、信頼性の向上を図ることができる。
【００９２】
なお、本発明は、実施の形態３に示した例に限られるものではない。例えば、下記に述べるような変形が可能である。
【００９３】
半導体装置Ｃでは、第二の絶縁膜５１の材料として、ポリイミドを用いた。しかし、本発明はこれに限られるものではない。第二の絶縁膜５１の材料としては、例えば、ＳｉＯ２やＳｉＮなどを用いることができる。また、第二の絶縁膜５１を形成せずに、パッシベーション層１７に対して、角度θの傾斜を有する段差を設けることができる。バリアメタル２０が形成される位置の、絶縁膜の段差の側壁を角度θで傾斜させることにより、同様の効果を得ることができる。また、段差５２が曲面を描くように形成されていてもよい。この場合には、バリアメタル２０をより均一に形成することができる。
【００９４】
また、実施の形態１で述べたように、本発明にかかる半導体装置Ｃが、Ｐｂフリー半田により形成されたバンプを有する場合、効果的に、ＥＭの進行が抑制される。また、実施の形態１で述べたのと同様の理由により、バンプ４が電源電位バンプである場合、バンプ４を形成するピッチが狭い場合、半導体装置Ｃの消費電力が大きい場合、または第二の配線１４としてＥＭを起こしやすい金属が用いられる場合などには、本発明の効果が更に効果的に得られる。
【００９５】
以上説明した実施の形態３は、例えば、実施の形態１または実施の形態２と組み合わせることができる。これにより、更に効果的に、ＥＭによる断線の可能性を抑制することができる。
【００９６】
（第四の実施の形態）
以下、本発明の第４の実施の形態である半導体装置Ｄの、バンプの製造方法について、図面を用いて詳細に説明する。図１３は、半導体装置Ｄの断面図である。半導体装置Ｄは、半導体チップ６０と、基板２、およびバンプ７５を有する接合部６６とを有する。
【００９７】
以下、図１４〜図２１を用いて、半導体装置Ｄの製造方法の、一例を示す。なお、以下の説明においては、バリアメタルおよびバンプの製造方法のみを述べる。半導体チップにバリアメタルを形成するまでの工程は、従来の技術および実施の形態１〜３と同様とすることができる。図１４は、多層配線構造６１を有する半導体チップ６０にパッド用開口６２を形成した状態の、バンプ形成部近傍の断面図である。パッド用開口６２を有する絶縁層６３が、パッシベーション層６４および配線６５の上に形成されている。
【００９８】
次に、図１５に示すように、第一の金属層７１および第二の金属層７２を、パッド用開口６２を覆うように形成する。これらの金属層は、例えば、スパッタ法により形成することができる。第一の金属層７１は、例えばＴｉ層であり、膜厚を０．１８μｍとすることができる。第二の金属層７２は、例えばＣｕ層であり、膜厚を０．６μｍとすることができる。
【００９９】
続いて、図１６に示すように、パッド用開口６２を避けるように、フォトレジスト膜８０を、第二の金属層７２上に形成する。
【０１００】
次いで、図１７に示すように、スパッタ膜（第二の金属層７２）を給電膜とした電解めっきにより、第三の金属層７３を形成する。第三の金属層７３は、例えばＮｉ層であり、膜厚を５μｍとすることができる。なお、第三の金属層７３上には、自然酸化膜が形成されているので、次の工程に移る前に、ドライエッチングによりこの自然酸化膜を除去する。次に、図１８に示すように、スパッタ膜を給電膜とした電解めっきにより、半田めっき層７４を形成する。半田めっき層７４は、例えば、ＳｎにＡｇを２％含むような半田材料を用いて形成される。半田めっき層７４の膜厚は、例えば、約５０μｍとすることができる。
【０１０１】
あるいは、次のような方法も可能である。図１８における半田めっき層７４のかわりに、例えば、真空蒸着法などによる半田層を形成することができる。
【０１０２】
その後、図１９に示すように、フォトレジスト膜８０を除去する。この時、第三の金属層７３の側面が露出し、自然酸化膜（以下、酸化膜８１と称す）が形成される。
【０１０３】
次いで、図２０に示すように、第一の金属層７１と第二の金属層７２を、エッチングする。この時、酸化膜８１が除去されないように、エッチングを行う。例えば、実施の形態４では、第三の金属層７３にＮｉを用いている。この場合には、水酸化カリウム（ＫＯＨ）と過酸化水素水（Ｈ２Ｏ２）を用いたウェットエッチングを行うことができる。または、過酸化水素水（Ｈ２Ｏ２）のみを用いてエッチングを行うことができる。これらのエッチング液を用いることにより、Ｎｉ層表面の自然酸化膜を、効果的に残すことができる。また、フッ酸（ＨＦ）などの、Ｎｉ層の酸化膜除去作用の強いエッチング液を用いる場合もある。この場合には、エッチング後、酸化雰囲気での熱処理工程を行う。これより、Ｎｉ層表面に酸化膜を改めて形成する。以上のようにして、第三の金属層７３の側面に、酸化膜８１が備えられる。エッチング後には、半田めっき層７４の形成位置に、第一の金属層７１、第二の金属層７２および第三の金属層７３が備えられる。これらの金属層は、バリアメタル７０と呼ばれる。続いて、図２１に示すように、半田めっき層７４のリフローを行い、バンプ７５を形成する。
【０１０４】
従来の半導体装置のバンプ形成工程では、バリアメタルの側面の酸化膜を除去するための、ライトエッチング工程が行われていた。このライトエッチング工程は、バリアメタル上での半田の濡れ性を、良好にするために行われていた。バリアメタル側面に酸化膜がない場合、リフロー時に、半田はバリアメタル側面まで濡れる。従ってバリアメタルの表面および側面を覆うように、バンプが形成される。
【０１０５】
一般的に、バリアメタルは、複数の金属層を積層して形成される。一般的に、最上層の金属層として、下層の金属層よりも電気抵抗が大きい材料を使用し、膜厚を大きくする。従って、一般的に、バリアメタルの最上層における金属層は、下層側の金属層に比べて、ＥＭ耐性が大きい。例えば、第三の金属層は、Ｎｉを用いており、膜厚を５μｍとしている。そして、下層の金属層は、第三の金属層よりも、薄膜で、電気抵抗の小さい材料が使用されている。
【０１０６】
半田がバリアメタルの側面まで回りこむと、ＥＭ耐性が低い第二の電極層や第一の電極層と、半田が接触する。よって、ＥＭ耐性の高い第三の電極層が、バリアメタルとして十分に機能しなくなる。また、電流は、できるだけ抵抗の少ない場所を流れようとする。従って、積層構造であるバリアメタルの、最上層側よりも、最下層側で電流が流れる恐れがある。また、表皮効果の影響により、バリアメタルの側面側周辺には、電流が集中する。表皮効果により集中した電流が、バリアメタルの下層の側面で、さらに一箇所に集中する。それに伴い、ＥＭがバリアメタル下層に集中する。その結果、バリアメタルとしての効果を、発揮しなくなる恐れがある。
【０１０７】
これに対し、半導体装置Ｄでは、第三の金属層７３の側面に酸化膜８１が形成されている。酸化膜は、溶融半田との濡れ性が低い。よって、溶融半田の塗れがせき止められる。従って、第二の金属層７２および第一の金属層７１に、溶融半田が回り込むのを防ぐことができる。これにより、第三の金属層７３の表面上にのみ、バンプ７５が形成される。換言すれば、バリアメタル７０には、バンプ７５が形成されていない部分がある。そして、この部分の一部もしくは全部では、バリアメタル７０が酸化している。
【０１０８】
上記説明した半導体装置Ｄでは、次のような効果が得られる。
【０１０９】
バンプ７５がバリアメタル７０の側面に回りこまないので、従来のバンプと比較して、配線とバンプとの平均距離が、小さくなる。従来の半導体装置では、第一の金属層７１を経由してバンプへと電子が流れるような経路があった。しかし、実施の形態４では、全ての経路において、第三の金属層７３を経由してバンプへと電子が流れる。従って、従来第一の金属層７１から直接バンプへ移動していた電子がなくなる。換言すれば、全ての電子が、第一の金属層７１から第三の金属層７３までの距離を進まなければならない。よって、電子が移動する距離の平均が、従来の構造に比べて、長くなる。そして、配線からバンプへと流れる電子の移動経路の、最大距離と、最小距離との差が、少なくなる。よって、電流の分布における、最大値と、最小値との差が、小さくなる。その結果、ＥＭの集中が緩和される。従って、ＥＭによる断線の恐れを、抑制することができる。
【０１１０】
バンプ７５が、第三の金属層７３上にのみ形成されるため、第二の金属層７２および第一の金属層７１と、バンプ７５との間に直接電流が流れることがない。従って、積層構造としてのバリアメタルの効果が、十分に得られることとなる。即ち、バリアメタル７０における、ＥＭ耐性の低下を防ぐことができる。
【０１１１】
なお、本発明は、上記に説明した製造方法に限られるものではない。バンプ形成工程において、バリアメタルの側壁に、酸化膜を残す。そして、バリアメタルの最も上層の金属層にのみ、半田を形成する。このような構造とすることで、同様の効果を得ることができる。
【０１１２】
以上説明した実施の形態４は、例えば、実施の形態１または実施の形態２と組み合わせることができる。また、実施の形態３と組み合わせることができる。これにより、更に効果的に、ＥＭによる断線の可能性を抑制することができる。
【０１１３】
（第五の実施の形態）
以下、本発明の第五の実施の形態である半導体装置Ｅについて、図面を用いて詳細に説明する。
【０１１４】
図２２は、第五の実施の形態である、半導体装置Ｅの断面図である。半導体装置Ｅは、半導体チップ１と、基板９０、およびバンプ４を有する接合部９１とを有する。半導体チップ１は、例えば、実施の形態１で述べたものと同様の構造とすることができる。基板９０の内部は、例えば、複数層の配線層９２および接続ビア７とが形成されている構造とすることができる。その結果、半導体チップ１と、半導体装置の外部端子となる基板９０裏面上の半田ボール８とが、配線層９２と接続ビア７とを介して電気的に接続されている。なお、配線層９２は、実施の形態１の配線層６と同一の構造とすることができる。
【０１１５】
図２３は、図２２の接合部９１の周辺における、半導体装置Ｅの断面図である。尚、図２３は、接合部９１の基板９０側を図示している。配線層９２が、基板９０の内部に形成されている。配線層９２の上には、電極めっき層９６が備えられる。配線層９２は、例えば、銅（Ｃｕ）を用いて形成することができる。電極めっき層９６は、例えば、配線層９２上に、Ｎｉ−Ｐ／Ａｕめっきによって表面処理を行うことにより、形成することができる。基板９０および電極めっき層９６の上には、ソルダーレジスト９３が形成される。ソルダーレジスト９３には、開口９４が形成される。開口９４は、ソルダーレジスト９３の膜厚方向に見て、例えば、円形の形状を有する。
【０１１６】
開口９４の内部には、複数の絶縁膜９５が形成されている。絶縁膜９５は、ソルダーレジスト９３と同層に形成される。絶縁膜９５の材質は、例えば、ソルダーレジスト９３と同じ材質とすることができる。開口の深さ方向に見た、絶縁膜９５の厚さは、例えば、ソルダーレジスト９３と同じ厚さとすることができる。絶縁膜９５は、絶縁性の高い物質からなる。しかし、絶縁膜９５の材質および構造は、これに限られるものではない。電極めっき層９６や配線層９２よりも、電気抵抗の高い材料からなる高抵抗膜を、絶縁膜９５として、設けることができる。絶縁膜９５が設けられた位置が、設けられていない位置に比べて、高い電気抵抗を有するように、絶縁膜９５の材料を選択することができる。なお、開口９４および絶縁膜９５の、より詳しい構造については、後ほど述べる。
【０１１７】
電極めっき層９６上には、バンプ４が形成される。このとき、バンプ４と電極めっき層９６の間に、絶縁膜９５および、ソルダーレジスト９３の一部が挟み込まれる。バンプ４は、例えば、第一の実施の形態で示したものと、同様の構造にすることができる。
【０１１８】
図２４は、ソルダーレジスト９３の膜厚方向に見た、開口９４および絶縁膜９５の平面図である。円形の開口９４が、ソルダーレジスト９３に形成されている。開口９４の直径は、例えば、５０μｍとすることができる。絶縁膜９５は、例えば直径が約５μｍ程度の円形とすることができる。図２４中に破線で示した境界線９７は、開口９４の外周側から、約５μｍの距離にある。絶縁膜９５は、開口９４の、外周から中心への距離が約５μｍまでの領域に、集中的に設けられている。そして、絶縁膜９５は、開口９４の外周から５μｍ以上内側の領域には、設けられていない。なお、実施の形態１で述べたのと同様に、バンプ４に生じる表皮効果を考慮しているため、５μｍの位置に境界線９７を定めている。なお、製造を行う上で、絶縁膜９５の加工精度が高くない場合には、絶縁膜９５の直径を、例えば１０μｍなどとしてもよい。配線層９２からバンプ４に向かう方向における、開口９４の外周側の電気抵抗が、開口９４の中心側の電気抵抗に比べて、大きくなる構造とする。
【０１１９】
一般的に、電流は、電気抵抗が低い経路に集中して流れる。従って、電子が進んでくる方向から見て、最も近くにある、バンプ表面と配線との接合箇所に、電流が集中する。また、高周波電流が流れると、表皮効果によって、バンプの表面に、電流が集中する。即ち、電子は、バンプの表面側を集中的に移動する。このように、配線を流れてくる電子が最短距離を通るような経路と、バンプ表面を通るような経路とにおいて、集中的に電子が流れる。その結果、バンプの表面側ほど、電流密度が大きくなる。
【０１２０】
従来の半導体装置の構造では、半導体チップ側の接合部に対して、ＥＭ対策としてのバリアメタルを形成していた。特に、半導体チップ内の配線の材料として、ＥＭを起こしやすいＡｌを用いる場合に、バリアメタルが使用されていた。一方、基板側の接合部に対しては、特に対策が行われていなかった。すなわち、従来の半導体装置の構造では、ランドとしての基板電極とバンプとが、直接接合する構造であった（例えば、特許文献５参照）。基板側では、バンプが接合されるランドに、例えば、ＡｕやＮｉなどの材料が用いられる。ＡｕやＮｉなどは、ＥＭを起こしにくい材料である。従って、基板側近傍では、ＥＭによる断線の恐れが少なかった。もしくは、ＥＭによる断線が生じるまで、半導体装置の寿命としては十分な時間が得られていた。
【０１２１】
しかし、近年では、半導体装置の小型化に伴い、バンプ周辺の構造の小型化も進んでいる。半導体装置に供給する電流の量は、変わらないか、あるいは増加する傾向にある。このため、バンプ周辺の電流密度が大きくなる。結果、バンプ周辺に生じる電子の流れが増加する。これにより、ＥＭが進行し、配線が早期に断線する恐れが、大きくなるという問題があった。バンプに供給される電流密度が大きくなると、ＥＭが進み、基板側のバンプ近傍においても、断線が生じる恐れがある。
【０１２２】
よって、本発明者は、電流を分散させることにより、ＥＭの進行速度のばらつきを緩和することができると考え、本発明に至った。
【０１２３】
本実施の形態における半導体装置Ｅは、電流の集中を緩和するために、開口９４の中に絶縁膜９５を備える。実施の形態５では、直径が５μｍ程度の絶縁膜９５が、開口９４の外周から５μｍ程度内側までの領域に、形成されている。絶縁膜９５を設けた部分では、抵抗値が高くなる。換言すれば、開口９４の外側を高抵抗にし、開口９４の中心側を、相対的に低抵抗にする。よって、開口９４の外周側において、電流を流れにくくすることができる。これにより、従来、バンプ４表面側に流れていた電流が、バンプ４の中央側へと分散される。絶縁膜９５の直径、および形成位置は、バンプ４に生じる表皮効果に対応して、決められることが望ましい。
【０１２４】
より好ましくは、表皮深さδを算出した上で、境界線９７の位置を定める。そして、絶縁膜９５の直径、および形成位置を決定する。
【０１２５】
半導体装置Ｅの製造方法の一例を、以下、説明する。一般的に、バンプ４は、半導体チップ１に対して、形成される。そして、バンプ４を有する半導体チップ１が、基板９０に対してフリップチップ接続される。
【０１２６】
ソルダーレジスト９３上で、接合部９１が形成される位置には、開口９４が形成される。開口９４は、例えば、フォトリソグラフィ法を用いて形成される。次いで、電極めっき層９６の上に、絶縁膜９５を形成する。また、例えば絶縁膜９５がソルダーレジスト９３と同じ材料で形成される場合がある。この場合には、絶縁膜９５の位置にあたるソルダーレジスト９３を残すように、フォトリソグラフィを行う。
【０１２７】
上記説明した半導体装置Ｅでは、次のような効果が得られる。
【０１２８】
バンプ４表面側に集中していた電流を分散することにより、バンプ４内の電流密度の最大値を低下させることができる。そのため、バンプ４近傍における、ＥＭの進行速度を、従来に比べて、同等もしくは遅くすることができる。これにより、配線が断線にいたるまでの時間を、確保することができる。即ち、半導体装置Ｅの寿命を、従来同等、もしくは従来以上とすることができる。すなわち、信頼性の向上を図ることができる。
【０１２９】
また、本発明者は、バンプ４に対して電流を分散して供給することにより、次に述べる効果があることを見出した。従来、バンプ、電極めっき層および配線層のそれぞれの境界領域には、合金層が生じていた。この合金層は、第一の合金層と第二の合金層に区分できる。第一の合金層は、製造プロセスにおけるリフロー時に、電極めっき層の金属がバンプ側へ熱拡散することによって、生じるものと予想されている。また、第二の合金層は、バンプから配線層側へ、Ｓｎ原子などが拡散することにより形成されると予想されている。
【０１３０】
図２５は、接合部９１の周辺の断面図であり、半導体装置Ｅにおいて、ＥＭが進行する様子を示している。半導体チップ１、基板９０、電極めっき層９６、配線層９２、絶縁膜９５およびバンプ４以外については、省略して示している。また、簡易的に、バンプ４の中心から左半分のみを示している。図２５（ａ）から、ＥＭが進むにつれて、図２５（ｂ）、図２５（ｃ）と、第一の合金層９８と第二の合金層９９とがそれぞれ成長している。半導体装置Ｅでは、バンプ４に対して電流が分散して供給されるため、電極めっき層９６でのＥＭがほぼ均一に進む。それに伴い、第一の合金層９８がほぼ均一に成長する。本発明者の実験によれば、第一の合金層９８として、電極めっき層９６に含まれるＮｉと、バンプに含まれるＳｎと、そして配線層９２のＣｕとが合金を形成したものが、観測されている。一方、第二の合金層９９は、電極めっき層９６がポーラスになった位置の空隙を介して、配線層９２のＣｕ原子が拡散することにより形成される。この時、Ｃｕ原子と、バンプ４のＳｎ原子との間で、置換が行われる。その結果、ＳｎとＣｕとの合金が形成され、第二の合金層９９が形成される。これらの合金層が、ほぼ均一に形成されると、ＥＭによる断線が起きにくくなる。従って、半導体装置Ｅの寿命を長くすることができ、信頼性の向上を図ることができる。
【０１３１】
なお、絶縁膜９５の直径、および開口９４内の絶縁膜９５の配置位置などは、実施の形態５に示した例に限られるものではない。例えば、下記に述べるような変形が可能である。
【０１３２】
例えば、絶縁膜９５の直径を、表皮深さδよりも小さくすることが出来る。これにより、表皮効果による電流集中に対して、効果的に電流分散を行うことができる。また、開口９４を、多角形状とすることができる。これにより、実施の形態１における第一の開口１５を多角形状とした場合と同様に、配線スペースの有効活用などの効果が得られる。例えば、配線スペースの有効化や、生産時のＣＡＤデータ量の抑制などが、可能となる。また、電流分散の観点からは、開口９４が円形であることが好ましい。従って、開口の形状は、状況に応じ、適宜選択することが好ましい。
【０１３３】
また、本発明にかかる半導体装置Ｅが、Ｐｂフリー半田により形成されたバンプを有する場合には、効果的に、ＥＭの進行が抑制される。図６は、本発明者が測定した、半導体装置の故障時間解析の結果である。実施の形態１において説明したように、Ｐｂフリー半田を用いたサンプルの測定値は、従来の共晶半田のサンプルと比較して、寿命が長い場合と、寿命が短い場合がある。寿命が長くなる場合は、接合部での電流分散の効果が得られている。実施の形態１は、半導体チップ側接合部において、電流分散の効果が得られるような構造である。これに対し、実施の形態５は、基板側接合部において、電流分散の効果が得られるような構造とする。このような構造でも同様に、ＥＭによる断線の可能性を抑制することができる。更に、実施の形態１〜４と実施の形態５とを組み合わせることにより、高いＥＭ抑制効果を得る事も可能である。
【０１３４】
また、実施の形態１で述べたのと同様の理由により、バンプ４を形成するピッチが狭い場合、または半導体装置４の消費電力が大きい場合には、本発明の効果が更に効果的に得られる。また、配線層９２の材料として、ＥＭを起こしやすい金属が用いられた場合には、本発明の効果が効果的に得られる。また、本発明は、ＧＮＤ電位バンプに対して好適である。バンプ４がＧＮＤ電位バンプである場合、バンプ４におけるＥＭの生じる方向が、配線側からバンプ４側へ向かう方向となる。また、バンプ４に流れる電流の量が、他のバンプと比較して、大きくなる可能性が大きい。従って、このようなＧＮＤ電位バンプに対して、本発明を適用することにより、ＥＭによる断線の恐れを抑制することができる。
【０１３５】
なお、実施の形態１〜４では、半導体チップと基板とを、バンプを介して接合している。しかし、本発明はこのような構造に限られるものではない。例えば、二つの半導体チップが、バンプを介して接続されるような、チップ・トゥ・チップ（Ｃｈｉｐ・ｔｏ・Ｃｈｉｐ）構造とすることができる。
【０１３６】
また、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々変形させて実施することができる。
【図面の簡単な説明】
【０１３７】
【図１】実施の形態１における半導体装置Ａの断面図である。
【図２】半導体装置Ａにおける半導体チップ側接合部の断面図である。
【図３】実施の形態１における開口および絶縁膜の平面図である。
【図４】実施の形態１における接合部での、エレクトロマイグレーション時の様子を示す説明図である。
【図５】実施の形態１の変形例である開口および絶縁膜の平面図である。
【図６】本発明における、電流密度と寿命の関係を示す図である。
【図７】実施の形態２における半導体装置Ｂの断面図である。
【図８】半導体装置Ｂにおける半導体チップ側接合部の断面図である。
【図９】実施の形態２における絶縁膜および貫通孔の平面図である。
【図１０】実施の形態２の変形例としての貫通孔の平面図である。
【図１１】実施の形態３における半導体装置Ｃの断面図である。
【図１２】半導体装置Ｃにおける半導体チップ側接合部の断面図である。
【図１３】実施の形態４における半導体装置Ｄの断面図である。
【図１４】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図１５】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図１６】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図１７】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図１８】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図１９】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図２０】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図２１】半導体装置Ｄの半導体チップ側接合部の製造方法を示す説明図である。
【図２２】実施の形態５における半導体装置Ｅの断面図である。
【図２３】半導体装置Ｅにおける基板側接合部の断面図である。
【図２４】実施の形態５における開口および絶縁膜の平面図である。
【図２５】実施の形態５における接合部での、エレクトロマイグレーション時の様子を示す説明図である。
【符号の説明】
【０１３８】
Ａ，Ｂ，Ｃ，Ｄ，Ｅ    半導体装置
１      半導体チップ  ２      基板              ３  接合部
４      バンプ        ５      半導体チップ      ６  配線層
７      接続ビア      １１    第一の配線        １２  層間絶縁層
１３    第一の絶縁膜  １４    第二の配線        １５  第一の開口
１６    絶縁膜        １７    パッシベーション層
１８    第二の開口    １９    第二の絶縁膜      ２０バリアメタル
２１    Ｔｉ層        ２２    Ｃｕ層            ２３Ｎｉ層
２４    境界線        ２５    合金層            ２６開口
２７    境界線
３０    接合部        ３１    配線              ３２パッシベーション層
３３    貫通孔        ３４    絶縁層            ３５開口
４１    境界線        ４２    境界線            ４３貫通孔
４４    貫通孔        ４５    境界線            ４６境界線
５０    接合部        ５１    絶縁層            ５２段差
６０    半導体チップ  ６１    多層配線構造      ６２パッド用開口
６３    絶縁層        ６４    パッシベーション層
６５    配線          ６６    接合部            ７０バリアメタル
７１    第一の金属層  ７２    第二の金属層      ７３第三の金属層
７４    半田めっき層  ７５    バンプ            ８０フォトレジスト膜
８１    酸化膜
９０    基板          ９１    接合部            ９２配線層
９３    ソルダーレジスト                        ９４開口
９５    絶縁膜        ９６    電極めっき層      ９７    境界線
９８    第一の合金層  ９９    第二の合金層
【図１】
2007208077.tif 000003
【図２】
2007208077.tif 000004
【図３】
2007208077.tif 000005
【図４】
2007208077.tif 000006
【図５】
2007208077.tif 000007
【図６】
2007208077.tif 000008
【図７】
2007208077.tif 000009
【図８】
2007208077.tif 000010
【図９】
2007208077.tif 000011
【図１０】
2007208077.tif 000012
【図１１】
2007208077.tif 000013
【図１２】
2007208077.tif 000014
【図１３】
2007208077.tif 000015
【図１４】
2007208077.tif 000016
【図１５】
2007208077.tif 000017
【図１６】
2007208077.tif 000018
【図１７】
2007208077.tif 000019
【図１８】
2007208077.tif 000020
【図１９】
2007208077.tif 000021
【図２０】
2007208077.tif 000022
【図２１】
2007208077.tif 000023
【図２２】
2007208077.tif 000024
【図２３】
2007208077.tif 000025
【図２４】
2007208077.tif 000026
【図２５】
2007208077.tif 000027