(57)【要約】【課題】高周波領域まで使用が可能であり、アイドリング電流と開放利得とを独立して設定することが可能で、かつ、複数のパワー出力を選択可能なトランスミッタシステムにおいて消費電流を低減することが可能なパワーアンプを提供する。【解決手段】アイドリング電流設定回路３を、ドライバ２の出力トランジスタＱ１，Ｑ２に電流ミラー接続された電流設定用トランジスタＱ３，Ｑ４と、複数の電流設定用抵抗Ｒ１〜Ｒ４と、複数の電流設定用抵抗Ｒ１〜Ｒ４の何れかに切り替えるための複数のスイッチＡＳＷ１〜ＡＳＷ４とを備えて構成することにより、パワーアンプの開放利得に関与しない電流設定用トランジスタＱ３，Ｑ４と出力トランジスタＱ１，Ｑ２との電流ミラー比でアイドリング電流を設定できるようにし、開放利得と独立してアイドリング電流を任意に設定できるようにする。【選択図】        図１
2007129512.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を所望のレベルまで電圧増幅するプリドライバと、上記プリドライバの出力信号を所望のレベルまで電力増幅するドライバと、上記ドライバのアイドリング電流を設定するアイドリング電流設定回路とを備えたパワーアンプであって、
上記プリドライバは、少なくとも２つのトランジスタから成る差動対と、当該プリドライバの出力をダブルエンドで単一出力として取り出すための電流ミラー回路とを備えて構成されており、
上記ドライバは、上記プリドライバの単一出力点から接続されたプッシュプル形の出力トランジスタを備えて構成されており、
上記アイドリング電流設定回路は、上記ドライバの出力トランジスタに電流ミラーの関係で接続された電流設定用トランジスタと、複数の電流設定用抵抗と、上記複数の電流設定用抵抗の何れかに切り替えるためのスイッチと、上記出力トランジスタのゲートに接続された高抵抗値の抵抗とを備えて構成されていることを特徴とするパワーアンプ。
【請求項２】
上記ドライバの出力トランジスタは、上記プリドライバの単一出力点から容量結合で接続されていることを特徴とする請求項１に記載のパワーアンプ。
【請求項３】
入力信号を所望のレベルまで電圧増幅するプリドライバと、上記プリドライバの出力信号を所望のレベルまで電力増幅するドライバとを備えたパワーアンプに適用されるアイドリング電流設定回路であって、
上記ドライバの出力トランジスタに電流ミラーの関係で接続された電流設定用トランジスタと、複数の電流設定用抵抗と、上記複数の電流設定用抵抗の何れかに切り替えるためのスイッチと、上記出力トランジスタのゲートに接続された高抵抗値の抵抗とを備えたことを特徴とするアイドリング電流設定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワーアンプおよびそのアイドリング電流設定回路に関し、特に、プリドライバの出力を後段のドライバで取り出す形式のパワーアンプに用いて好適なものである。
【背景技術】
【０００２】
パワーアンプには、動作点の違いによりＡ級、ＡＢ級、Ｂ級、Ｃ級、Ｄ級などのアンプがある。このうちＢ級アンプは、無信号時（入力信号がないとき）のバイアス電流がゼロのため、有信号時（入力信号があるとき）に出力される交流信号のゼロクロス点で不連続になり、クロスオーバー歪みが発生する。このため、無信号時に適切なバイアス電流を流し、この歪みを改善する。この無信号時に流す電流がアイドリング電流であり、この形式をＡＢ級アンプと言う。したがって、ＡＢ級アンプの動作点は、負荷線が少し立ち上がった点になる。
【０００３】
ＡＢ級アンプは、低消費電流を実現するために交流信号の上半分（正の半周期）と下半分（負の半周期）とを別々のトランジスタで動作させる「ＡＢ級プッシュプル方式」を採用する場合が多い。ＡＢ級プッシュプル方式では、前段の差動増幅回路（プリドライバ）にプッシュプル接続された後段の出力トランジスタ（ドライバ）で上半分と下半分を駆動することにより出力信号を作っている（例えば、特許文献１参照）。
【特許文献１】特開平１１−３０８０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この種の従来のパワーアンプでは、パワー出力のレベルに関係なくアイドリング電流を一定としていた。しかしながら、複数のパワー出力レベルを選択できるトランスミッタシステムにおいてアイドリング電流を一定とすると、次のような問題を生じる。すなわち、選択可能な複数のパワー出力レベルのうち、最大のパワー出力レベルに合わせてアイドリング電流を大きな値に設定すると、小さいパワー出力レベルが選択されたときにアイドリング電流が必要以上に大きくなってしまい、無駄な消費電流が増大してしまう。逆に、低消費電流化のためにアイドリング電流を小さくすると、大きいパワー出力が得られなくなってしまう。
【０００５】
そのため、パワー出力レベルに応じてアイドリング電流を調整可能とすることが望まれる。なお、上述の特許文献１に記載の発明では、アイドリング電流設定回路が備えられ、アイドリング電流を調整することが可能となっている。しかしながら、上記特許文献１に記載の技術では、以下のような問題を生じる。
【０００６】
第１の問題は、特許文献１ではアイドリング電流とパワーアンプの開放利得とを独立に設定できないという問題である。すなわち、特許文献１においてアイドリング電流は、トランジスタ１０３，２０３と出力トランジスタ１０４，２０４との電流ミラー比および抵抗Ｒ３，Ｒ４の値で決まる。ここで、トランジスタ１０３，２０３および抵抗Ｒ３，Ｒ４はパワーアンプの開放利得に関与するため、開放利得と関係なくアイドリング電流を任意に設定することができない。そのため、パワー出力のレベルに応じたアイドリング電流および開放利得の最適設計を行うことが困難である。
【０００７】
第２の問題は、特許文献１ではドライバのアイドリング電流を調整できるだけで、プリドライバでの消費電流を低減することができないという問題である。すなわち、特許文献１に記載の技術では、プリドライバ（差動増幅回路１）から出力される２つの信号を別々に上段と下段のドライバ（出力トランジスタ１０４，２０４）に供給することにより、プリドライバにプッシュプル接続されたドライバを駆動するようになっている。この場合、プリドライバには２つの出力が必要となるため、そのための回路も２つ必要となり、その分プリドライバの消費電流が増大してしまう。
【０００８】
第３の問題は、特許文献１では高周波領域の周波数特性が劣化してしまうという問題である。上述のように、特許文献１では、プリドライバの２つの出力から別々にドライバに信号を伝達するようになっている。そして、当該２つの出力信号は、低周波領域では位相が１８０度異なっている。ところが、出力トランジスタ１０４を駆動するプリドライバからの信号パスと出力トランジスタ２０４を駆動するプリドライバからの信号パスの回路構成が異なるため、増幅する信号の周波数が高くなると、プリドライバから出力される２つの信号の位相関係が１８０度からずれてきて、位相ずれによる歪みが発生する。そのため、特許文献１に記載の増幅器は、高周波領域では使用することができない。
【０００９】
本発明は、このような問題を解決するために成されたものであり、高周波領域まで使用が可能であり、アイドリング電流と開放利得とを独立して設定することが可能で、かつ、複数のパワー出力レベルを選択可能なトランスミッタシステムにおいて消費電流を低減することが可能なパワーアンプを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記した課題を解決するために、本発明のパワーアンプは、プリドライバとドライバとアイドリング電流設定回路とを備えたパワーアンプにおいて、プリドライバを、２つのトランジスタから成る差動対と、当該プリドライバの出力をダブルエンドで単一出力として取り出すための電流ミラー回路とを備えて構成する。また、ドライバを、プリドライバの単一出力点から接続されたプッシュプル形の出力トランジスタを備えて構成する。また、アイドリング電流設定回路を、ドライバの出力トランジスタに電流ミラーの関係で接続された電流設定用トランジスタと、複数の電流設定用抵抗と、複数の電流設定用抵抗の何れかに切り替えるためのスイッチと、出力トランジスタのゲートに接続された高抵抗値の抵抗とを備えて構成する。
【発明の効果】
【００１１】
上記のように構成した本発明において、プリドライバの出力インピーダンスに対して、出力トランジスタのゲートに接続された抵抗の値が非常に大きいため、当該高抵抗値抵抗による信号の減衰は考慮しなくてよい。そのため、電流設定用トランジスタは、パワーアンプの開放利得に関与しない。これにより、本発明によれば、開放利得に関与しない電流設定用トランジスタとドライバの出力トランジスタとの電流ミラー比でアイドリング電流を設定することができるので、開放利得と独立してアイドリング電流を任意に設定することができる。したがって、パワー出力のレベルに応じたアイドリング電流と開放利得との最適設計を実現することができる。
【００１２】
また、本発明によれば、プリドライバからは単一の信号が出力され、これがドライバを構成するプッシュプル形の出力トランジスタに供給されることとなるので、プリドライバに信号出力用の回路を２つ以上設ける必要がない。これにより、電流を消費する回路を少なくすることができ、プリドライバの消費電流を低減することができる。
【００１３】
また、本発明によれば、プリドライバからドライバには、当該プリドライバの単一の出力信号が伝達されるため、従来のように２つの出力信号の位相関係が高周波領域でずれてくるという不都合はなくなる。これにより、高周波領域での位相ずれによる歪みの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
以下、本発明による第１の実施形態を図面に基づいて説明する。図１は、第１の実施形態によるパワーアンプの構成例を示す図である。図１に示すように、本実施形態のパワーアンプは、入力信号を所望のレベルまで電圧増幅するプリドライバ１と、プリドライバ１の出力信号を所望のレベルまで電力増幅するドライバ２と、ドライバ２のアイドリング電流を設定するアイドリング電流設定回路３とを備えて構成されている。
【００１５】
図２は、プリドライバ１の構成例を示す図である。図２において、１１は差動増幅回路であり、２つのトランジスタＭ１，Ｍ２から成る差動対と、差動増幅回路１１の出力をダブルエンドで単一出力として取り出すための電流ミラー回路Ｍ３，Ｍ４と、差動対に接続された定電流回路Ｉcとから構成されている。差動対を構成する一対のトランジスタＭ１，Ｍ２は、そのゲートが２つの入力端子ＩＮ１，ＩＮ２に接続されている。
【００１６】
また、２つのトランジスタＭ１，Ｍ２のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＭ１，Ｍ２のドレインは、それぞれトランジスタＭ３，Ｍ４を介して電源ＶＤＤに接続されている。トランジスタＭ３，Ｍ４どうしは電流ミラーにて接続されている。
【００１７】
Ｒ１１，Ｒ１２はバイアス抵抗であり、トランジスタＭ１，Ｍ２に対してバイアス電圧ＶＢを与える。また、Ｍ５は差動増幅回路１１の出力信号がゲートに供給されるソース接地型のトランジスタであり、ソース接地アンプとして機能する。このソース接地アンプＭ５は、そのドレインが定電流回路Ｉoに接続されるとともに、出力端子ＯＵＴ１に接続されている。また、ソース接地アンプＭ５のソースは電源ＶＤＤに接続されている。このように、本実施形態のプリドライバ１は、差動増幅回路１１の出力をソース接地アンプＭ５で単一出力として取り出す形式となっている。
【００１８】
ドライバ２は、プリドライバ１の単一出力点ＯＵＴ１から接続されたプッシュプル形の出力トランジスタＱ１，Ｑ２を備えて構成されている。ここで、電源ＶＤＤとパワーアンプの出力端子ＯＵＴとの間に第１の出力トランジスタＱ１が接続され、出力端子ＯＵＴとグランドとの間に第２の出力トランジスタＱ２が接続されている。
【００１９】
ドライバ２の２つの出力トランジスタＱ１，Ｑ２は、プリドライバ１の単一出力点ＯＵＴ１からコンデンサＣ１，Ｃ２の容量結合によって接続されている。すなわち、プリドライバ１の単一出力点ＯＵＴ１に対して２つのコンデンサＣ１，Ｃ２が並列に接続され、それぞれのコンデンサＣ１，Ｃ２に出力トランジスタＱ１，Ｑ２のゲートが接続されている。
【００２０】
アイドリング電流設定回路３は、ドライバ２の出力トランジスタＱ１，Ｑ２に電流ミラーの関係で接続された電流設定用トランジスタＱ３，Ｑ４と、複数の電流設定用抵抗Ｒ１〜Ｒ４と、複数の電流設定用抵抗Ｒ１〜Ｒ４の何れかに切り替えるための複数のアナログスイッチＡＳＷ１〜ＡＳＷ４と、出力トランジスタＱ１，Ｑ２のゲートと電流設定用トランジスタＱ３，Ｑ４のゲートとの間に接続された抵抗値の大きい抵抗Ｒｂ１，Ｒｂ２とを備えて構成されている。
【００２１】
具体的に言うと、第１の電流設定用トランジスタＱ３は、そのドレインとゲートとが接続されている。また、ソースが電源ＶＤＤに接続されるとともに、ドレインが第１の抵抗Ｒｂ１を介して第１の出力トランジスタＱ１のゲートに接続されている。第２の電流設定用トランジスタＱ４は、そのドレインとゲートとが接続されている。また、ソースがグランドに接続されるとともに、ドレインが第２の抵抗Ｒｂ２を介して第２の出力トランジスタＱ２のゲートに接続されている。
【００２２】
第１の電流設定用トランジスタＱ３のゲートと第２の電流設定用トランジスタＱ４のゲートは、第１のアナログスイッチＡＳＷ１、第１および第２の電流設定用抵抗Ｒ１，Ｒ２、第２のアナログスイッチＡＳＷ２から成る直列回路を介して互いに接続されている。また、第１の電流設定用トランジスタＱ３のゲートと第２の電流設定用トランジスタＱ４のゲートは、第３のアナログスイッチＡＳＷ３、第３および第４の電流設定用抵抗Ｒ３，Ｒ４、第４のアナログスイッチＡＳＷ４から成る直列回路を介して互いに接続されている。
【００２３】
つまり、第１の電流設定用トランジスタＱ３のゲートと第２の電流設定用トランジスタＱ４のゲートとの間には、第１のアナログスイッチＡＳＷ１、第１および第２の電流設定用抵抗Ｒ１，Ｒ２、第２のアナログスイッチＡＳＷ２から成る第１の直列回路と、第３のアナログスイッチＡＳＷ３、第３および第４の電流設定用抵抗Ｒ３，Ｒ４、第４のアナログスイッチＡＳＷ４から成る第２の直列回路とが並列に接続されている。
【００２４】
また、第１の出力トランジスタＱ１のゲートと第１の電流設定用トランジスタＱ３のゲートとの間に第１の抵抗Ｒｂ１が接続され、第２の出力トランジスタＱ２のゲートと第２の電流設定用トランジスタＱ４のゲートとの間に第２の抵抗Ｒｂ２が接続されている。パワーアンプの出力端子ＯＵＴは、上述のように２つの出力トランジスタＱ１，Ｑ２の間に接続されるとともに、第１および第２の電流設定用抵抗Ｒ１，Ｒ２の間、第３および第４の電流設定用抵抗Ｒ３，Ｒ４の間にも接続されている。
【００２５】
このように構成した本実施形態のパワーアンプは、複数のパワー出力レベルを選択可能なトランスミッタシステムに適用される。この場合において、トランスミッタシステムは、スイッチ制御部１００を備え、選択されたパワー出力レベルに応じて、アナログスイッチＡＳＷ１〜ＡＳＷ４のどれをオンとするかの制御信号を出力する。アイドリング電流設定回路３は、スイッチ制御部１００から出力される制御信号に基づいてアナログスイッチＡＳＷ１〜ＡＳＷ４の選択状態を切り替えることにより、選択されたパワー出力レベルにおいて最良のアイドリング電流を設定する。
【００２６】
本実施形態では、２つのパワー出力レベルを選択可能な例を示している。例えば、第１のパワー出力レベルが選択されたときは、第１および第２のアナログスイッチＡＳＷ１，ＡＳＷ２がオンとなり、第３および第４のアナログスイッチＡＳＷ３，ＡＳＷ４がオフとなる。このとき、ドライバ２のアイドリング電流は、電流設定用トランジスタＱ３，Ｑ４および電流設定用抵抗Ｒ１，Ｒ２により決定される。
【００２７】
つまり、電流設定用トランジスタＱ３，Ｑ４のドレイン電流Ｉd３，Ｉd４は、次の（式１）によって与えられる。ただし、アナログスイッチＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＡＳＷ４のオン抵抗は、電流設定用抵抗Ｒ１，Ｒ２の抵抗値に比べて充分に小さいものとする。この（式１）において、Ｖgs３は第１の電流設定用トランジスタＱ３のゲート−ソース間電圧、Ｖgs４は第２の電流設定用トランジスタＱ４のゲート−ソース間電圧である。ドライバ２の出力トランジスタＱ１，Ｑ２には、電流設定用トランジスタＱ３と電流設定用トランジスタＱ４とのアスペクト比で決まるアイドリング電流が流れることになる。これにより、第１のパワー出力レベルが選択されたときのドライバ２のアイドリング電流は、電流設定用トランジスタＱ３，Ｑ４のゲート−ソース間電圧Ｖgs３，Ｖgs４および電流設定用抵抗Ｒ１，Ｒ２の値に依存することになる。
【００２８】
【数１】
2007129512.tif 000003
【００２９】
一方、第２のパワー出力レベルが選択されたときは、第１および第２のアナログスイッチＡＳＷ１，ＡＳＷ２がオフとなり、第３および第４のアナログスイッチＡＳＷ３，ＡＳＷ４がオンとなる。このとき、ドライバ２のアイドリング電流は、電流設定用トランジスタＱ３，Ｑ４および電流設定用抵抗Ｒ３，Ｒ４により決定される。すなわち、電流設定用トランジスタＱ３，Ｑ４のドレイン電流Ｉd３，Ｉd４は、次の（式２）によって与えられる。出力トランジスタＱ１，Ｑ２には、電流設定用トランジスタＱ３と電流設定用トランジスタＱ４とのアスペクト比で決まるアイドリング電流が流れる。これにより、第２のパワー出力レベルが選択されたときのドライバ２のアイドリング電流は、電流設定用トランジスタＱ３，Ｑ４のゲート−ソース間電圧Ｖgs３，Ｖgs４および電流設定用抵抗Ｒ３，Ｒ４の値に依存することになる。
【００３０】
【数２】
2007129512.tif 000004
【００３１】
以上詳しく説明したように、第１の実施形態では、複数の電流設定用トランジスタＱ３，Ｑ４と、複数の電流設定用抵抗Ｒ１〜Ｒ４と、選択されたパワー出力レベルに応じてスイッチング動作するアナログスイッチＡＳＷ１〜ＡＳＷ４とを有するアイドリング電流設定回路３を設けたので、パワー出力レベルに応じてドライバ２のアイドリング電流を可変とすることができる。すなわち、大きいパワー出力が選択されたときはそれに合わせてドライバ２のアイドリング電流を大きな値に設定し、小さいパワー出力が選択されたときはドライバ２のアイドリング電流を小さな値に設定して無駄な消費電流を削減することができる。
【００３２】
また、プリドライバ１の出力インピーダンスに対して、高抵抗値抵抗Ｒｂ１，Ｒｂ２の抵抗値が非常に大きいため、当該高抵抗値抵抗Ｒｂ１，Ｒｂ２による信号の減衰は考慮しなくてよい。そのため、上述の電流設定用トランジスタＱ３，Ｑ４は、パワーアンプの開放利得に関与しない。これにより、本実施形態によれば、開放利得に関与しない電流設定用トランジスタＱ３，Ｑ４とドライバ２の出力トランジスタＱ１，Ｑ２との電流ミラー比でアイドリング電流を設定することができるので、パワーアンプの開放利得と独立してアイドリング電流を任意に設定することができる。したがって、パワー出力のレベルに応じたアイドリング電流と開放利得との最適設計を実現することができる。
【００３３】
また、第１の実施形態では、プリドライバ１を、図２に示すように２つのトランジスタＭ１，Ｍ２から成る差動対と、当該プリドライバ１の出力をダブルエンドで単一出力として取り出すための電流ミラー回路Ｍ３，Ｍ４とを備えて構成したので、プリドライバ１からは単一の信号が出力され、これがドライバ２を構成するプッシュプル形の出力トランジスタＱ１，Ｑ２に供給されることとなる。これにより、プリドライバ１には信号出力用の回路を２つ設ける必要がなくなり、選択されたパワー出力レベルが小さいときにドライバ２のアイドリング電流を小さくすることによって消費電流を削減するだけでなく、プリドライバ１の消費電流も削減することができる。また、本実施形態では、プリドライバ１とドライバ２との間をコンデンサＣ１，Ｃ２によって容量結合することで、プリドライバ１とドライバ２との間のインタフェース回路を削除することができ、インタフェース回路での消費電流も削減することができる。
【００３４】
また、第１の実施形態によれば、プリドライバ１からドライバ２には、当該プリドライバ１の単一の出力信号が伝達されるため、プッシュプル形の出力トランジスタＱ１，Ｑ２への入力信号の位相は同一となり、従来のように２つの出力信号の位相関係が高周波領域でずれてくるという不都合をなくすことができる。これにより、高周波領域での位相ずれによる歪みの発生を抑制することができ、低周波回路から高周波回路まで本実施形態のパワーアンプを使用することができるようになる。
【００３５】
また、第１の実施形態によれば、アイドリング電流を切り替えるためのアナログスイッチＡＳＷ１〜ＡＳＷ４が信号パス上には配置されないため、アナログスイッチＡＳＷ１〜ＡＳＷ４が持つ容量分による周波数特性への影響がない。このため、本実施形態のパワーアンプは、特に高周波回路への応用に有益である。
【００３６】
（第２の実施形態）
次に、本発明の第２の実施形態を図面に基づいて説明する。図３は、第２の実施形態によるパワーアンプの構成例を示す図である。なお、この図３において、図１に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。
【００３７】
トランスミッタシステムにおいて選択可能な２つのパワー出力レベルが、第１のパワー出力レベル＞＞第２のパワー出力レベルの関係にあるとする。すなわち、第２のパワー出力レベルに比べて第１のパワー出力レベルが非常に大きいものとする。この場合において、第２のパワー出力レベルが選択されたときのアイドリング電流を最適にするためには、電流設定用抵抗Ｒ１，Ｒ２の抵抗値を非常に大きな値にする必要がある。
【００３８】
このような場合には、図３に示すように第３および第４の電流設定用トランジスタＱ５，Ｑ６を更に設けるとともに、第３および第４の高抵抗値抵抗Ｒｂ３，Ｒｂ４を更に設けると良い。
【００３９】
具体的に言うと、第３の電流設定用トランジスタＱ５は、そのドレインとゲートとが接続されている。また、ソースが電源ＶＤＤに接続されるとともに、ドレインが第３の高抵抗値抵抗Ｒｂ３を介して第１の出力トランジスタＱ１のゲートに接続されている。第４の電流設定用トランジスタＱ６は、そのドレインとゲートとが接続されている。また、ソースがグランドに接続されるとともに、ドレインが第４の高抵抗値抵抗Ｒｂ４を介して第２の出力トランジスタＱ２のゲートに接続されている。
【００４０】
第１の電流設定用トランジスタＱ３のゲートと第２の電流設定用トランジスタＱ４のゲートは、第１のアナログスイッチＡＳＷ１、第１および第２の電流設定用抵抗Ｒ１，Ｒ２、第２のアナログスイッチＡＳＷ２から成る直列回路を介して互いに接続されている。また、第３の電流設定用トランジスタＱ５のゲートと第４の電流設定用トランジスタＱ６のゲートは、第３のアナログスイッチＡＳＷ３、第３および第４の電流設定用抵抗Ｒ３，Ｒ４、第４のアナログスイッチＡＳＷ４から成る直列回路を介して互いに接続されている。
【００４１】
以上のように構成した第２の実施形態によるパワーアンプにおいて、電流設定用トランジスタＱ５，Ｑ６と出力トランジスタＱ１，Ｑ２とのアスペクト比を適当に選ぶことにより、電流設定用抵抗Ｒ１，Ｒ２の抵抗値を非常に大きな値とすることなく最適化することができる。
【００４２】
（第３の実施形態）
次に、本発明による第３の実施形態を図面に基づいて説明する。図４は、第３の実施形態によるプリドライバ１の構成例を示す図である。なお、この図４において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。
【００４３】
図４に示すように、第３の実施形態では、入力段の差動アンプをツイン差動形式にて構成している。すなわち、入力段の差動アンプとして、第１の差動増幅回路１１と第２の差動増幅回路１２とを備えている。これら２つの差動増幅回路１１，１２は、共に同じ入力端子ＩＮ１，ＩＮ２から入力される信号をもとに増幅動作を行い、増幅された信号を出力する。
【００４４】
第１の差動増幅回路１１は、図２の回路と同様に、２つのトランジスタＭ１，Ｍ２から成る差動対と、差動増幅回路１１の出力をダブルエンドで取り出すための電流ミラー回路Ｍ３，Ｍ４と、差動対に接続された定電流回路Ｉcとから構成されている。差動対を構成する一対のトランジスタＭ１，Ｍ２は、そのゲートが２つの入力端子ＩＮ１，ＩＮ２に接続されている。
【００４５】
また、第１の差動増幅回路１１の差動対は、２つのトランジスタＭ１，Ｍ２のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＭ１，Ｍ２のドレインは、それぞれトランジスタＭ３，Ｍ４を介して電源ＶＤＤに接続されている。トランジスタＭ３，Ｍ４どうしは電流ミラーにて接続されている。
【００４６】
また、第２の差動増幅回路１２は、２つのトランジスタＭ６，Ｍ７から成る差動対と、差動増幅回路１１の出力をダブルエンドで取り出すための電流ミラー回路Ｍ８，Ｍ９と、差動対に接続された定電流回路Ｉcとから構成されている。定電流回路Ｉcは、２つの差動増幅回路１１，１２で共用されている。また、第２の差動増幅回路１２の差動対を構成する一対のトランジスタＭ６，Ｍ７のゲートには、第１の差動増幅回路１１と同じ２つの入力端子ＩＮ１，ＩＮ２が接続されている。
【００４７】
第２の差動増幅回路１２の差動対は、２つのトランジスタＭ６，Ｍ７のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＭ６，Ｍ７のドレインは、それぞれトランジスタＭ８，Ｍ９を介して電源ＶＤＤに接続されている。トランジスタＭ８，Ｍ９どうしは電流ミラーにて接続されている。
【００４８】
第１の差動増幅回路１１の出力は、第１のソース接地アンプＭ５のゲートに接続されている。第１のソース接地アンプＭ５のドレインは、電流ミラー回路を構成する一方のトランジスタＭ１１のドレインに接続されるとともに、出力端子ＯＵＴ１に接続されている。また、第１のソース接地アンプＭ５のソースは電源ＶＤＤに接続されている。このように、本実施形態では、第１の差動増幅回路１１の出力を第１のソース接地アンプＭ５で取り出す形式となっている。
【００４９】
これと同様に、第２の差動増幅回路１２の出力は、第２のソース接地アンプＭ１０のゲートに接続されている。第２のソース接地アンプＭ１０のドレインは、電流ミラー回路を構成する他方のトランジスタＭ１２に接続されている。また、第２のソース接地アンプＭ１０のソースは電源ＶＤＤに接続されている。このように、本実施形態では、第２の差動増幅回路１２の出力を第２のソース接地アンプＭ１０で取り出す形式となっている。
【００５０】
第１のソース接地アンプＭ５に接続されたトランジスタＭ１１と、第２のソース接地アンプＭ１０に接続されたトランジスタＭ１２とは電流ミラー接続されている。トランジスタＭ１２は、第２のソース接地アンプＭ１０のドレイン電流によって駆動される。ここで、電流ミラー接続された２つのトランジスタＭ１１，Ｍ１２のサイズが同じであれば、トランジスタＭ１１もトランジスタＭ１２と同じ駆動能力を有することになる。
【００５１】
以上のような構成において、トランジスタＭ１，Ｍ２，Ｍ６，Ｍ７の極性、サイズは全て同一とする。また、トランジスタＭ３，Ｍ４，Ｍ８，Ｍ９の極性、サイズは全て同一とする。また、トランジスタＭ５，Ｍ１０の極性、サイズは共に同一とする。ここで、トランジスタＭ３，Ｍ４とトランジスタＭ５とのサイズが同一である必要はない。また、トランジスタＭ８，Ｍ９とトランジスタＭ１０とのサイズが同一である必要はない。また、トランジスタＭ１１，Ｍ１２の極性、サイズは共に同一とする。
【００５２】
次に、第２のソース接地アンプＭ１０を流れるドレイン電流について説明する。入力端子ＩＮ１，ＩＮ２に対して信号の入力が無いときにおける第２のソース接地アンプＭ１０を流れるドレイン電流（これをアイドリング電流と言う）は、以下の理由からＩcom／４＋ΔＩとなる。なお、Ｉcomは定電流回路Ｉcのコモン電流値、ΔＩはチャネル変調効果による電流増加分である。
【００５３】
トランジスタＭ８，Ｍ９の動作点は飽和領域にあるため、チャネル変調効果を考慮した場合におけるトランジスタＭ８，Ｍ９のドレイン電流Ｉdは、下記の（式３）で与えられる。なお、この（式３）において、ＷはトランジスタＭ８，Ｍ９のゲート幅、ＬはトランジスタＭ８，Ｍ９のゲート長、μ0はキャリアの移動度、Ｃoxは単位面積当たりのゲート酸化膜容量、λはドレイン−ソース間電圧Ｖdsが増大したときのチャネル長変化の相対値を表すパラメータである。
【００５４】
【数３】
2007129512.tif 000005
【００５５】
この（式３）を図式化したのが図５である。図５において、初期状態ではトランジスタＭ８，Ｍ９の動作バランスが崩れており、トランジスタＭ８の動作点がＡ点（ドレイン電流がＩd１、ドレイン−ソース間電圧がＶds１）にあり、トランジスタＭ９の動作点がＢ点（ドレイン電流がＩd２、ドレイン−ソース間電圧がＶds２）にあると仮定する。しかし、トランジスタＭ６，Ｍ７のドレイン電流が同一であるため、トランジスタＭ８，Ｍ９の負帰還動作によりトランジスタＭ９の動作点はＢ点からＡ点に変化せざるを得ない。つまり、トランジスタＭ９の安定点は、ドレイン−ソース間電圧がＶds１のＡ点となる。
【００５６】
通常、チャネル変調効果の無い理想トランジスタの飽和領域では、ドレイン−ソース間電圧Ｖdsの変化に対してドレイン電流Ｉdが変化しないため、Ａ点のような安定点は存在しない。これに対して本実施形態では、本来なら回路設計において悪影響を及ぼすチャネル変調効果を利用して、トランジスタＭ９の安定点を作り出している。一方、トランジスタＭ８はゲートとドレインとを接続してあるダイオードのため、トランジスタＭ９のゲート−ソース間電圧は、トランジスタＭ８のゲート−ソース間電圧Ｖgs１に等しくなる。
【００５７】
ここで、トランジスタＭ８，Ｍ９のゲート−ソース間電圧Ｖgsおよびドレイン電流Ｉdが等しいことから、トランジスタＭ９のドレイン−ソース間電圧はトランジスタＭ８のゲート−ソース間電圧Ｖgs１と等しくなる。その結果、第２のソース接地アンプＭ１０のゲート−ソース間電圧もＶgs１となる。しかし、第２のソース接地アンプＭ１０のドレイン−ソース間電圧は、トランジスタＭ８，Ｍ９のドレイン−ソース間電圧Ｖgs１よりも大きい。そこで、第２のソース接地アンプＭ１０のアイドリング電流は、チャネル変調効果による増加分ΔＩを付加したＩcom／４＋ΔＩとなる。
【００５８】
無信号時における第２のソース接地アンプＭ１０のアイドリング電流を大きくすることにより、信号入力時における第２のソース接地アンプＭ１０のドレイン電流も大きくすることができる。これは、第１のソース接地アンプＭ５も同様である。第１のソース接地アンプＭ５のアイドリング電流も、上述したのと同様の理由でＩcom／４＋ΔＩとなる。このアイドリング電流を大きくすることにより、信号入力時における第１のソース接地アンプＭ５のドレイン電流も大きくすることができる。
【００５９】
例えば、出力端子ＯＵＴ１に接続されている負荷が重く、かつ、差動増幅回路１１，１２で使用している定電流回路Ｉcのコモン電流値Ｉcomを増加させずにソース接地アンプＭ５，Ｍ１０のドレイン電流を増加させたい場合は、ソース接地アンプＭ５，Ｍ１０のゲート長Ｌを小さくするか、ゲート幅Ｗを大きくすることで実現できる。半導体の製造プロセスを考慮すると、ゲート幅Ｗを大きくする方が容易である。
【００６０】
上記のように構成した第３の実施形態によるプリドライバ１では、出力端子ＯＵＴ１から出力される交流信号の上半分（正の半周期）のダイナミックレンジは、第１のソース接地アンプＭ５のドレイン電流供給能力で決まる。第１のソース接地アンプＭ５は、電源ＶＤＤにより充分に大きな電流供給能力を実現することが可能である。一方、交流信号の下半分（負の半周期）のダイナミックレンジは、トランジスタＭ１１のドレイン電流供給能力で決まる。
【００６１】
上述したように、トランジスタＭ１１に対してトランジスタＭ１２が電流ミラー接続され、トランジスタＭ１２は第２のソース接地アンプＭ１０のドレイン電流によって駆動される。ここで、電流ミラー接続された２つのトランジスタＭ１１，Ｍ１２のサイズを同一としているので、トランジスタＭ１１はトランジスタＭ１２と同じ駆動能力を有する。したがって、交流信号の下半分Ｄのダイナミックレンジは、第２のソース接地アンプＭ１０のドレイン電流供給能力で決まると言える。第２のソース接地アンプＭ１０も、電源ＶＤＤにより充分に大きな電流供給能力を実現することが可能である。
【００６２】
以上のように、第３の実施形態によれば、交流信号の下半分を作るために、図２のように定電流回路Ｉoを用いる代わりに、第２のソース接地アンプＭ１０およびこれに接続された電流ミラー回路Ｍ１１，Ｍ１２を用いている。これにより、交流信号の下半分に関しても、定電流回路の電流値を増やすことなく充分に大きなダイナミックレンジを得ることができる。
【００６３】
なお、上記第１〜第３の実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００６４】
本発明は、プリドライバの出力を後段のドライバで取り出す形式のパワーアンプに有用である。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態によるパワーアンプの構成例を示す図である。
【図２】第１および第２の実施形態によるプリドライバの構成例を示す図である。
【図３】第２の実施形態によるパワーアンプの構成例を示す図である。
【図４】第３の実施形態によるプリドライバの構成例を示す図である。
【図５】ドレイン電流とドレイン−ソース間電圧との関係を示す図である。
【符号の説明】
【００６６】
１  プリドライバ
２  ドライバ
３  アイドリング電流設定回路
１１  差動増幅回路
Ｑ１，Ｑ２  出力トランジスタ
Ｑ３〜Ｑ６  電流設定用トランジスタ
Ｒ１〜Ｒ４  電流設定用抵抗
ＡＳＷ１〜ＡＳＷ４  アナログスイッチ
Ｒｂ１〜Ｒｂ４  高抵抗値抵抗
Ｍ５  ソース接地アンプ
Ｍ１，Ｍ２  差動対
Ｍ３，Ｍ４  電流ミラー回路
【図１】
2007129512.tif 000006
【図２】
2007129512.tif 000007
【図３】
2007129512.tif 000008
【図４】
2007129512.tif 000009
【図５】
2007129512.tif 000010