(57)【要約】【課題】入力、出力データを止めることなく入出力タイミングの位相差を補正するエラスティックストア回路を提供する。【解決手段】位相安定監視部19は、タイミングS3とタイミングS6の位相差とその安定度を監視し、入出力クロックが安定状態であり、かつ位相差がｎ/2±2以上である場合に、前方にａ段または後方にｂ段の補正通知信号を出力する。位相補正部18は補正通知信号を受けると、補正すべき段数により、入力データ保持部12に出力するデータを入力データ保持部12がデータを保持する周期タイミングに合わせて切り替える。カウンタ15は補正通知信号を受けると、その周期のみ前方補正の場合は「n-a」クロック周期、後方補正の場合は「n+b」クロック周期で動作させる。【選択図】図１
2007194976.tif 000002
【特許請求の範囲】
【請求項１】
データ伝送／交換を行うシステムで入力クロックから出力クロックへの乗せ換えを行うエラスティックストア回路において、
前記入力クロックと前記出力クロックの位相差とその安定度を監視し所定の事態になると補正通知信号を出力する位相安定監視部と、
入力データを前記入力クロックに同期して取り込むためのｎ段のシフトレジスタと、
前記入力データを前記入力クロックに同期して取り込んで前記シフトレジスタと一体的にシフトレジスタを形成しており、前記補正通知信号を受けると、その内容により前記シフトレジスタの前または後にレジスタの段数を付加したｎ段のシフトレジスタを形成する位相補正部と、
前記入力クロックをカウントし通常はクロック周期が「n」のフリーランカウンタであるが、前記補正通知信号を受けると前記位相補正部において付加される段数に対応するように前記周期が増減する入力データ保持タイミングカウンタと、
前記位相補正部から出力される入力データを前記入力データ保持タイミングカウンタからの入力データ保持タイミングに同期して保持する入力データ保持部と、
前記出力クロックをカウントしクロック周期が「n」のフリーランカウンタである出力データ保持タイミングカウンタと、
前記入力データ保持部が保持している入力保持データを前記出力データ保持タイミングカウンタからの出力データ保持タイミングに同期して保持する出力データ保持部を備えることを特徴とするエラスティックストア回路。
【請求項２】
前記位相安定監視部は、前記入力データ保持タイミングと前記出力データ保持タイミングの位相差とその安定度を監視し、位相差が「ｎ/2±2」以上である場合には、前方にａ段シフトまたは後方にｂ段シフトを指示するための前記補正通知信号を出力することと、
前記位相補正部は、前記シフトレジスタの前段と後段それぞれに配備されたレジスタとｎ個のセレクタで構成し、前記セレクタは、通常は前記シフトレジスタを構成するレジスタを選択しているが、前記補正通知信号を受けると前記シフトレジスタの前縁からａ段または後縁からｂ段シフトしてｎ個のレジスタを選択して前記入力データ保持部に出力することと、
前記入力データ保持タイミングカウンタは、前記補正通知信号を受けると前記クロック周期を「n-a」または「n+b」とすることを特徴とする請求項１記載のエラスティックストア回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタルデータ伝送システムやデジタル交換システム等において、装置内部の各機能ブロック間を高速同期伝送する場合に用いられ、転送元のクロックと転送先のクロック乗り換えるエラスティックストア回路に関する。
【背景技術】
【０００２】
デジタルデータ伝送システムやデジタル交換システムでは、高速化、高機能化に伴いシステム内でのデータ交換処理の機能が分散されている。このように内部処理ブロックが分散されている場合の各ブロックの動作は、一般的には図８に示すように、処理ブロック毎にＰＬＬ（Phase Lock Loop)を備え、共通の基準クロックに同期した動作クロックを基準クロックから生成して行っている。図８において、機能ブロック１のＰＬＬ１で生成された動作クロックと機能ブロック２のＰＬＬ２で生成された動作クロックは、周波数の同期はとれているが、位相同期はとれていないため、機能ブロック１と機能ブロック２の間のデータ転送における位相差分を吸収するために、機能ブロック２にエラスティックストア回路を設けている。
【０００３】
図５は従来のエラスティックストア回路の一例（文献公知発明に係るものではない）を示すブロック図である。入力データS2を入力クロックS1でｎ段のシフトレジスタ51に取り込み、入力データ保持タイミングカウンタ（カウント値は初期値「0」で「0」〜「n-1」）のフリーランカウンタ)55からｎクロック周期毎に出力される入力データ保持タイミングS3で入力データ保持部52に格納する。
【０００４】
読出しは出力クロックS5で動作する出力データ保持タイミングカウンタ（カウント値は初期値「n/2-1」で「0」〜「n-1」のフリーランカウンタ）57からｎクロック周期毎に出力される出力データ保持タイミングS6で入力データ保持部52の入力保持データS4を出力データ保持部53へ格納し、格納された出力保持データＳ7はマルチプレクサ54から出力クロックS5に同期して出力データS8として出力される。
【０００５】
このようにして、入力クロックS1から出力クロックS5へクロックの乗せ換えを行う。エラー判定部56は入力保持タイミングカウンタ55のカウント値S3-1と出力データ保持タイミングカウンタ57のカウント値S6-1を常にチェックし両カウンタ値の差が「1」から「n-1」であれば正常、「0」または「n」となればエラーと判定して位相差の正常性をチェックしている。
【０００６】
図５で示したエラスティックストア回路においてn=8の場合の動作タイミングチャートを図６に示す。入力データS2（d1，d2，d3〜d8）を８つの入力クロックS1に同期して８段のシフトレジスタ51に順次に取り込み、タイミングt1において、入力データ保持タイミングカウンタ55のカウント値S3-1「7」により入力データ保持タイミングS3が出力される。すると、シフトレジスタ51に取り込まれている入力データS2（d1〜d8）が入力データ保持部52に保持される。カウント値S3-1は、タイミングt1で「0」となり、再び入力クロックS1に同期して７に向けてカウントアップしていく。
【０００７】
タイミングt1では、出力データ保持タイミングカウンタ55のカウント値S6-1は「3」であり、ここから４出力クロックS5後に「7」となって、出力データ保持タイミングS6が出力される。その結果、入力データ保持部52に保持されている入力データS2（d1〜d8）＝入力保持データS4が出力データ保持部53へ転送され保持される。そして、この出力保持データS7はマルチプレクサ54から出力クロックS5に同期して出力データS8（d1，d2，d3〜d8）として順次に出力される。
【０００８】
エラー判定部56は入力保持タイミングカウンタ55のカウント値S3-1と出力データ保持タイミングカウンタ57のカウント値Ｓ6-1を常にチェックし両カウンタ値の差が「1」から「７」であれば正常、「0」または「8」となればエラーと判定し位相差の正常性をチェックしている。図６ではカウンタの差は「4」または「5」の値であり、正常に動作していることを示している。なお、図６における前方距離とは、入力データ保持タイミングS3の立上りエッジから出力データ保持タイミングS6の立上りエッジまでの距離、後方距離とは出力データ保持タイミングS6の立上りエッジから入力データ保持タイミングS3の立上りエッジまでの距離であって、位相差の正常性を測る指標となるものである。
【０００９】
また、図７に示すように、２ポートメモリ73への読出しアドレス81の最下位ビット811をカウントアップ信号、２ポートメモリ73への書込みアドレス82の最下位ビット821をカウントダウン信号として、アップダウンカウンタ74により両アドレスの距離差をカウント値として認識し、距離検出部85は、カウント値が規定値に達すると、読出し停止信号84または書込み停止信号85により、読出しアドレス発生回路71または書込みアドレス発生回路72のいずれかのアドレス発生を停止することにより、回路規模の縮小化とイニシャライズ信号83によるアドレス初期設定の機会頻度を抑えるようにしたエラスティックストア回路知られている（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開2001-325790号公報（第３頁−第５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図５に示したエラスティックストア回路では、入力データ保持タイミングS3と出力データ保持タイミングS6の距離が近い状態で動作している場合（図６のタイムチャート例で前方距離が「1」または、後方距離が「1」である場合）、ノイズ等によりＰＬＬにクロックジッタが発生し、位相差が瞬間的にでも大きくなると、エラスティックエラーとなり、データ抜けが発生してしまうという問題点がある。
【００１２】
また、特許文献１記載のエラスティックストア回路では、メモリアドレスの距離差を検出してその距離が規定値に達したら、書込みまたは読出しを停止することで補正をかけるため、停止した側はクロックレベルでの連続性が止まるのでクロック同期させているシステムではデータ抜けとなってしまうという問題点がある。
【００１３】
そこで、本発明の目的は、ノイズ等によるクロックジッタ増大時にもエラスティックエラーが発生しにくい、安定したエラスティックストア回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明のエラスティックストア回路は、データ伝送／交換を行うシステムで入力クロックから出力クロックへの乗せ換えを行うエラスティックストア回路において、入力クロックと出力クロックの位相差とその安定度を監視し所定の事態になると補正通知信号を出力する位相安定監視部（図１の19）と、入力データを入力クロックに同期して取り込むためのｎ段のシフトレジスタ（図１の11）と、入力データを入力クロックに同期して取り込んでシフトレジスタと一体的にシフトレジスタを形成しており、補正通知信号を受けると、その内容によりシフトレジスタの前または後にレジスタの段数を付加したｎ段のシフトレジスタを形成する位相補正部（図１の18）と、入力クロックをカウントし通常はクロック周期が「n」のフリーランカウンタであるが、補正通知信号を受けると位相補正部において付加される段数に対応するように周期が増減する入力データ保持タイミングカウンタ（図１の15）と、位相補正部から出力される入力データを入力データ保持タイミングカウンタからの入力データ保持タイミングに同期して保持する入力データ保持部（図１の12）と、出力クロックをカウントしクロック周期が「n」のフリーランカウンタである出力データ保持タイミングカウンタ（図１の17）と、入力データ保持部が保持している入力保持データを出力データ保持タイミングカウンタからの出力データ保持タイミングに同期して保持する出力データ保持部（図１の13）を備えることを特徴とする。
【００１５】
より具体的には、本発明のエラスティックストア回路における位相安定監視部は、入力データ保持タイミングと出力データ保持タイミングの位相差とその安定度を監視し、位相差が「ｎ/2±2」以上である場合には、前方にａ段シフトまたは後方にｂ段シフトを指示するための補正通知信号を出力することと、位相補正部は、シフトレジスタの前段と後段それぞれに配備されたレジスタ（図２のFR1，FR2，RR1およびRR2）とｎ個のセレクタ（図２のSL1〜SL8）で構成し、セレクタは、通常はシフトレジスタ（図１の11）を構成するレジスタを選択しているが、補正通知信号を受けるとシフトレジスタ（図１の11）の前縁からａ段または後縁からｂ段シフトしてｎ個のレジスタを選択して入力データ保持部に出力することと、入力データ保持タイミングカウンタは、補正通知信号を受けるとクロック周期を「n-a」または「n+b」とすることを特徴とする。
【発明の効果】
【００１６】
本発明は、補正通知信号を受けると、その内容によりシフトレジスタの前または後にレジスタの段数を付加したｎ段のシフトレジスタを形成し、付加された段数に対応するように周期を増減する構成を採用することにより、クロックレベルでデータ転送を行うシステムのエラスティックストアに入力、出力データを止めることなく入出力タイミングの位相差を補正し、瞬間的なノイズ等によるクロックジッタ増大時にもエラスティックエラーが発生しにくいようになり、安定したエラスティックストア機能を提供することができるという効果を有する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[構成の説明]
図１は本発明のエラスティックストア回路の実施の形態を示すブロック図であり、図５に示した従来例に対して、位相補正部18および位相安定監視部19を追加した構成となっている。このエラスティックストア回路も、入力クロックS1に同期して入力データS2を取り込み、出力クロックS5に同期して出力データS8を出力する。しかし、入力データS2は位相補正部18に入力し、そこで無補正，前方補正または後方補正のいずれかの処理を経て入力データ保持部12へ出力されることになる。
【００１８】
ｎ段のシフトレジスタ11は、位相補正部18を構成するレジスタの内の前方補正用のレジスタが前、後方補正用のレジスタが後に配備され、これらのレジスタと一体的にシフトレジスタを構成する。すなわち、シフトレジスタ11は合体シフトレジスタの中核部を形成する。合体シフトレジスタは入力クロックS1に同期して入力データS2を取り込み、入力クロックS1に同期して１ビットづつシフトする。
【００１９】
無補正の場合は合体シフトレジスタの中核部、すなわちシフトレジスタ11のｎ段が使用され、図５に示したのと同様なシフトレジスタを構成する。しかし、位相補正を受けるときは使用されるシフトレジスタは、合体シフトレジスタの前後段にずれることとなる。すなわち、前方補正の場合は合体シフトレジスタの前段寄りのｎ段、後方補正の場合は合体シフトレジスタの後段寄りのｎ段が使用されるのである。
【００２０】
入力データ保持タイミングカウンタ15は、通常は、その初期値が「0」であり、「0」〜「n-1」をカウント値とするフリーランカウンタであって、ｎクロック周期毎に入力データ保持タイミングS3を出力する。しかし、前方補正を受けるときは入力データ保持タイミングS3の位相を進めるためにカウント値が「n-1」になる前にカウントを打ち切り、後方補正を受けるときは入力データ保持タイミングS3の位相を遅らせるためにカウント値が「n-1」を超えるようにカウントを延ばす。入力データ保持部12は、このような入力データ保持タイミングS3に同期して上記合体シフトレジスタにおけるｎビットの入力データs2を格納し保持する。
【００２１】
出力データ保持タイミングカウンタ17は、その初期値がn/2であり「0」〜「n-1」をカウント値とするフリーランカウンタであって、ｎクロック周期毎に出力データ保持タイミングS6を出力する。出力データ保持部13は、入力データ保持部12が保持している入力保持データS4を出力データ保持タイミングS6に同期して格納する。マルチプレクサ14は、出力データ保持部13に格納された出力保持データS7を出力クロックs5に同期して１ビットづつ出力データS6として出力する。このようにして、入力クロックS1から出力クロックS5への乗せ換えを行う。
【００２２】
エラー判定部16は、入力データ保持タイミングカウンタ15のカウント値S3-1と出力データ保持タイミングカウンタ17のカウント値S6-1を常にチェックし両カウンタ値の差が「1」から「n-1」であれば正常、「0」または「n」となればエラーと判定することで位相差の正常性をチェックしている。
【００２３】
位相安定監視部19は、入力データ保持タイミングカウンタ15で生成された入力データ保持タイミングS3と出力データ保持タイミングカウンタ17で生成された出力データ保持タイミングS6の位相差とその安定度を監視し、入出力クロックが安定状態であり、かつ位相差が「n/2±2」以上である場合に、位相補正部18と入力データ保持タイミングカウンタ15に対して、前方にａ段または後方にｂ段といった補正通知信号を出力する。ここで、ａ，ｂは位相差「n/2」からの距離を表す整数である。
【００２４】
位相補正部18はｍ段のシフトレジスタとｎ個のセレクタで構成し、シフトレジスタ11のｎ段と合わせて（m+n）段の合体シフトレジスタを構成する。位相安定監視部19から補正通知信号を受けると、補正すべき段数により、入力データ保持部12に対して出力するデータを入力データ保持部12がデータを保持する周期タイミングに合わせて切り替える。ここで、n>m>=(a+b)である。
【００２５】
入力データ保持タイミングカウンタ15は、通常はｎクロック周期でフリーランするカウンタであるが、位相安定監視部19から上記の補正通知信号を受けると、その周期のみ、前方補正の場合は「n-a」クロック周期で、後方補正の場合は「n+b」クロック周期で動作する。
【００２６】
図２はシフトレジスタ11と位相補正部18の一実施例を示すブロック図である。位相補正部18は、補正段を前方、後方それぞれに２段有しており、２つの前方補正用のレジスタFR1，FR2と、２つの後方補正用のレジスタRR１，RR2と、それぞれが５入力１出力の８つのセレクタSL1〜SL8で構成される。また、シフトレジスタ11は８つのレジスタR1〜R8から成る。
【００２７】
入力データS2は、レジスタFR2に入力し、そこから順次にレジスタFR1，R1，R2・・R8，RR１，RR2とシフトしながら入力クロックS1に同期して取り込まれる。セレクタSL1〜SL8は、５つの入力の内のいずれか（上記のレジスタの内のいずれか）１つを下記の選択条件によりを選択する。（２）〜（５）の選択条件は、位相安定監視部19からセレクタSL1〜SL8に供給されている補正通知信号により定まる。
（１）通常時:SLnはRnを選択する。
（２）前方１段補正時:SL1はFR1、SL2〜SL8はR1〜R7を選択（図２のＢ）
（３）前方２段補正時:SL1はFR2、SL2はFR1、SL3〜SL8はR1〜R6を選択（図２のＡ）
（４）後方１段補正時:SL1〜SL7はR2〜R8、SL8はRR1を選択（図２のＣ）
（５）後方２段補正時:SL1〜SL6はR3〜R8、SL7はRR1、SL8はRR2を選択（図２のＤ）
[動作の説明]
以上のように構成された本エラスティックストア回路の動作について図３および図４のタイミングチャートを用いて説明する。
【００２８】
図３は前方２段分の補正動作を示すタイミングチャートである。入力クロックS1と出力クロックS5の位相差は、入力データ保持タイミングS3から出力データ保持タイミングS6への位相差で示される前方距離１〜２で非安定状態である（図３のt1〜t2）とする。位相安定監視部19は前方距離１〜２の状態変化を一定時間監視しており、非安定状態と判断すると、次の入力データ保持タイミングS3に同期して入力データ保持タイミングカウンタ15と位相補正部18に対して前方へ２段位相補正するための補正通知信号を出力する（図３のt3）。
【００２９】
補正通知信号を受けた入力データ保持タイミングカウンタ15は、カウント値「５」でカウントを打ち切り、その次の入力データ保持タイミングS3を通常の入力クロックS1の８クロック周期ではなく６クロック周期で動作させる（図３のt3〜t4）。また、位相補正部18のセレクタを図２のＡで示すシフトレジスタを選択するように切り替える。この結果、補正通知信号を受けた次の入力データ保持タイミングS3（図３のt4）では、入力データS2の連続性を保ちながら入力データ保持タイミングS3と出力データ保持タイミングS6の位相差を前方に２段進める補正をすることができることになる（図３のt4〜t5）。
【００３０】
図４は後方２段分の補正動作を示すタイミングチャートである。入力クロックS1と出力クロックS5の位相差は、出力データ保持タイミングS6から入力データ保持タイミングS3への位相差で示される後方距離１〜２で非安定状態である（図４のt1〜t2）とする。位相安定監視部19は後方距離１〜２の状態変化を一定時間監視しており、非安定状態と判断すると、次の出力データ保持タイミングS6に同期して入力データ保持タイミングカウンタ15と位相補正部18に対して後方へ２段位相補正するための補正通知信号を出力する（図４のt3）。
【００３１】
補正通知信号を受けた入力データ保持タイミングカウンタ15は、カウント値「９」までカウントを延ばし、その次の入力データ保持タイミングS3を通常の入力クロックS1の８クロック周期ではなく１０クロック周期で動作させる（図４のt2〜t4）。また、位相補正部18のセレクタを図２のＤで示すシフトレジスタを選択するように切り替える。この結果、補正通知信号を受けた次の出力データ保持タイミングS6（図４のt5）では、出力データS8の連続性を保ちながら出力データ保持タイミングS6と入力データ保持タイミングS3の位相差を後方へ２段遅らせる補正することができることになる（図３のt5〜t6）。
【００３２】
なお、以上の説明では、補正段数を前方、後方それぞれ２段とした場合であったが、レジスタとセレクタを追加することで、補正段数を広げることは容易である。
【００３３】
また、位相補正用のレジスタを前方補正用のレジスタ、後方補正用のレジスタに固定したが、位相補正用のレジスタの入出力と、入力データS2、レジスタR1の入力、レジスタR8の出力をマトリクスに接続できるようにセレクタを組めば、より少ない回路で補正段数を増やすことが可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明のエラスティックストア回路の実施の形態を示すブロック図
【図２】位相補正部18とシフトレジスタ11の一実施例を示すブロック図
【図３】前方２段の位相補正実施時の動作タイミングチャート
【図４】後方２段の位相補正実施時の動作タイミングチャート
【図５】従来技術のエラスティックストア回路のブロック図
【図６】従来技術のエラスティックストア回路の動作タイミングチャート
【図７】他の従来技術のエラスティックストア位相補正回路のブロック図
【図８】一般的なエラスティックストア機能を示す概念図
【符号の説明】
【００３５】
11        シフトレジスタ
12        入力データ保持部
13        出力データ保持部
14        マルチプレクサ
15        入力データ保持タイミングカウンタ
16        エラー判定部
17        出力データ保持タイミングカウンタ
18        位相補正部
19        位相安定監視部
FR1,FR2   レジスタ
RR1,RR2   レジスタ
R1〜R8    レジスタ
SL1〜SL8  セレクタ
【図１】
2007194976.tif 000003
【図２】
2007194976.tif 000004
【図３】
2007194976.tif 000005
【図４】
2007194976.tif 000006
【図５】
2007194976.tif 000007
【図６】
2007194976.tif 000008
【図７】
2007194976.tif 000009
【図８】
2007194976.tif 000010