(57)【要約】【課題】還流ダイオードに流れる逆方向電流を十分に抑制することができ、これにより電力損失を大幅に低減して効率の大幅な向上が図れるインバータ装置を提供する。【解決手段】ＭＯＳＦＥＴ４ｕ，４ｖ，４ｗ側の還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−にそれぞれ還流電流が流れるとき、ＩＧＢＴ３ｕ，３ｖ，３ｗのスイッチング素子のオンに先立ち、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に逆電圧印加回路５ｕ，５ｖ，５ｗからそれぞれ逆電圧を印加する。とくに、逆電圧印加回路５ｕ，５ｖ，５ｗの動作用電圧として、ＩＧＢＴおよびＭＯＳＦＥＴの駆動用電圧Ｖ１（＝１５Ｖ）よりも低いレベルの電圧Ｖ２（＝５Ｖ）を用いる。【選択図】図１
2007129848.tif 000002
【特許請求の範囲】
【請求項１】
電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を有し、この直列回路の各スイッチング素子にそれぞれ逆並列接続された還流ダイオードを有し、各スイッチング素子の相互接続点が誘導負荷に接続されるスイッチング回路と、
前記各スイッチング素子を交互にオン，オフ駆動する制御部と、
前記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、
前記ＭＯＳＦＥＴの還流ダイオードに印加する逆電圧が、前記ＭＯＳＦＥＴの駆動用電圧より低い電圧となるように前記逆電圧印加回路に低電圧を供給する電源回路と、
を備えていることを特徴とするインバータ装置。
【請求項２】
前記電源回路は、前記ＭＯＳＦＥＴに対する駆動用電圧を供給するとともに、その駆動用電圧より低い電圧を前記制御部および前記逆電圧印加回路に供給することを特徴とする請求項１に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、誘導性負荷たとえばモータへの駆動電力を出力するインバータ装置に関する。
【背景技術】
【０００２】
誘導成分を含む負荷たとえばブラシレスＤＣモータの駆動用電力を出力するインバータ装置は、電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数有し、これら直列回路の各スイッチング素子にそれぞれ逆並列接続された還流ダイオードを有し、各スイッチング素子の相互接続点がブラシレスＤＣモータの各相巻線に接続される。
【０００３】
スイッチング素子としては、最近、ＩＧＢＴやＭＯＳＦＥＴが多く採用されている。
【０００４】
ＩＧＢＴを用いている場合、ＩＧＢＴのオン時の両端間電圧が一定となるため、高電圧、高電流出力時のロスが小さく、トランジスタを用いる場合に比べて駆動回路が簡単となる。
【０００５】
ＭＯＳＦＥＴを用いている場合、ＭＯＳＦＥＴのオン，オフ速度が速いため高周波スイッチングが可能というメリットがあり、また低電圧、低電流出力時のロスが小さいことからファンモータ等の出力の小さいモータを駆動する場合に多用される。
【０００６】
ただし、スイッチング素子がＭＯＳＦＥＴである場合、素子製造の過程において逆回復特性の悪い還流（寄生）ダイオードが素子上に作られてしまう。さらに近年開発されているスイッチング素子の特性を高めたオン時低抵抗のスーパージャンクションＭＯＳＦＥＴの場合、素子上に形成される還流ダイオードの逆回復特性はさらに悪いものであった。このため、誘導負荷に蓄えられたエネルギによる順方向電流が還流ダイオードに流れる際に、他方のスイッチング素子のオンに伴い、還流ダイオードに大きな逆方向電流が流れ、大きな電力損失を生じることになり、ファンモータよりも大電流を必要とする空気調和機のコンプレッサ駆動用インバータ等への採用が難しかった。
【０００７】
そこで、従来、他方のスイッチング素子のオンに先立って還流ダイオードに逆電圧を印加する逆電圧印加回路を設け、この逆電圧の印加によって他方のスイッチング素子のオン時に還流ダイオードに流れる逆方向電流を防止し、電力損失の低減を図るものがある（例えば、特許文献１）。この文献によれば、還流ダイオードに印加する逆電圧の元になる電源とＭＯＳＦＥＴのゲート駆動電源とは同じ電源で構成されており、それぞれの印加電圧は同一となっている。
【特許文献１】特開平１０−３２７５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
逆電圧印加回路によって還流ダイオードに流れる逆方向電流を抑制するに際しては、その抑制効果のさらなる向上が望まれる。
【０００９】
この発明は、上記の事情を考慮したもので、還流ダイオードに流れる逆方向電流を抑制する際の電力損失をさらに低減して効率の向上が図れるインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に係る発明のインバータ装置は、電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を有し、この直列回路の各スイッチング素子にそれぞれ逆並列接続された還流ダイオードを有し、各スイッチング素子の相互接続点が誘導負荷に接続されるスイッチング回路と、上記各スイッチング素子を交互にオン，オフ駆動する制御部と、上記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、上記ＭＯＳＦＥＴの還流ダイオードに印加する逆電圧が、上記ＭＯＳＦＥＴの駆動用電圧より低い電圧となるように前記逆電圧印加回路に低電圧を供給する電源回路と、を備えている。
【発明の効果】
【００１１】
この発明のインバータ装置によれば、還流ダイオードに流れる逆方向電流を抑制する際に電力損失を低減して、効率の向上が図れる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の一実施形態について図面を参照して説明する。  
図１において、Ｍは空気調和機のコンプレッサモータとして使用されるブラシレスＤＣモータ（負荷）で、中性点Ｃを中心に星形結線された３つの相巻線Ｌｕ，Ｌｖ，Ｌｗを有する固定子、および永久磁石を有する回転子により構成されている。相巻線Ｌｕ，Ｌｖ，Ｌｗに電流が流れることにより生じる磁界と永久磁石が作る磁界との相互作用により、回転子が回転する。このブラシレスＤＣモータＭに、本発明のインバータ装置１が接続されている。
【００１３】
インバータ装置１は、直流電圧Ｖｄ（＝２８０Ｖ）が印加される入力端子Ｐ，Ｎ、この入力端子Ｐ，Ｎ間の直流電圧Ｖｄを受けて上記相巻線Ｌｕ，Ｌｖ，Ｌｗに対する通電およびその通電切換を行うスイッチング回路２、このスイッチング回路２を駆動制御する制御部１０、商用交流電源３０の交流電圧を整流する整流回路３１、この整流回路３１の出力電圧（直流電圧）を平滑して上記入力端子Ｐ，Ｎ間に印加する平滑コンデンサ３２、および電源回路１１を備えている。電源回路１１は、商用交流電源３０の交流電圧から、上記スイッチング回路２を駆動するための直流電圧Ｖ１（＝１５Ｖ）を生成するとともに、制御部１０およびスイッチング回路２を動作させるための直流電圧Ｖ２（＝５Ｖ）を生成して出力する。
【００１４】
上記スイッチング回路２は、直流電圧Ｖｄの印加方向に沿って上流側となるスイッチング素子たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）および下流側となるスイッチング素子たとえば低損失パワーＭＯＳＦＥＴの直列回路をＵ，Ｖ，Ｗの三相分有するもので、Ｕ相の上流側にＩＧＢＴ３ｕ、下流側にＭＯＳＦＥＴ４ｕを備え、Ｖ相の上流側にＩＧＢＴ３ｖ、下流側にＭＯＳＦＥＴ４ｖを備え、Ｗ相の上流側にＩＧＢＴ３ｗ、下流側にＭＯＳＦＥＴ４ｗを備えている。そして、ＩＧＢＴ３ｕ，３ｖ，３ｗに対し、還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋がそれぞれ逆並列接続されている。ＭＯＳＦＥＴ４ｕ，４ｖ，４ｗに対し、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−がそれぞれ逆並列接続されている。
【００１５】
ＩＧＢＴ３ｕとＭＯＳＦＥＴ４ｕの相互接続点が出力端子Ｑｕとなり、ＩＧＢＴ３ｖとＭＯＳＦＥＴ４ｖの相互接続点が出力端子Ｑｖとなり、ＩＧＢＴ３ｗとＭＯＳＦＥＴ４ｗの相互接続点が出力端子Ｑｗとなる。そして、出力端子Ｑｕに上記相巻線Ｌｕの非結線端が接続され、出力端子Ｑｖに上記相巻線Ｌｖの非結線端が接続され、出力端子Ｑｗに上記相巻線Ｌｗの非結線端が接続されている。
【００１６】
また、スイッチング回路２は、誘導負荷である相巻線Ｌｕ，Ｌｖ，Ｌｗに蓄えられたエネルギによって還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に順方向電流（還流電流）が流れた場合に、上流側のＩＧＢＴ３ｕ，３ｖ，３ｗのオンに伴って還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に流れる逆方向電流を抑制するため、ＩＧＢＴ３ｕ，３ｖ，３ｗのそれぞれオンに先立って還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に逆電圧を印加する逆電圧印加回路５ｕ，５ｖ，５ｗを備えている。
【００１７】
スイッチング回路２における電流経路の一例を図２に示す。  
ＩＧＢＴ３ｕおよびＭＯＳＦＥＴ４ｖが共にオンのとき、図２に実線で示すように、入力端子Ｐ、ＩＧＢＴ３ｕ、相巻線Ｌｕ，Ｌｖ、ＭＯＳＦＥＴ４ｖ、および入力端子Ｎの経路で電流が流れる。その後、ＩＧＢＴ３ｕがオフしてＭＯＳＦＥＴ４ｕがオンすると、図２に破線で示すように、相巻線Ｌｕ，Ｌｖに蓄えられたエネルギに基づく電流が、相巻線Ｌｕ，ＬｖからＭＯＳＦＥＴ４ｖを経てＭＯＳＦＥＴ４ｕ側の還流ダイオードＤｕ−を順方向に流れる。こうして、還流ダイオードＤｕ−に順方向電流（還流電流）が流れている状態において、上流側のＩＧＢＴ３ｕがオンすると、ＩＧＢＴ３ｕを通して還流ダイオードＤｕ−に端子Ｐ，Ｎ間の電圧（＝２８０Ｖ）が加わる。このとき、還流ダイオードＤｕ−に短絡電流のような大きな逆方向電流Ｉｒｒが流れてしまう。この逆方向電流ＩｒｒはＩＧＢＴ３ｕを介して流れるため、この際にＩＧＢＴ３ｕで大きな電力損失を招いてしまう。そこで、この損失を抑制するために、逆電圧印加回路５ｕが設けられる。
【００１８】
逆電圧印加回路５ｕおよびその周辺部の構成を図３に示す。なお、図１に示す電源回路１１は、高電圧Ｖ１（たとえば１５Ｖ）とその電圧よりも低い電圧Ｖ２（たとえば５Ｖ）の２つの異なる直流電圧を出力することができるように構成されている。
【００１９】
この電源回路１１から出力される直流電圧Ｖ１が、端子Ａ，Ｎ間に印加される。そして、端子Ａに、ダイオード４１および半導体スイッチ素子５１を介してＩＧＢＴ３ｕのベースが接続されている。さらに、ダイオード４１と半導体スイッチ素子５１との接続点からＩＧＢＴ３ｕのエミッタにかけて、コンデンサ４２が接続されている。また、端子Ａに、半導体スイッチ素子５２を介してＭＯＳＦＥＴ４ｕのゲートが接続されている。半導体スイッチ素子５１，５２は、制御部１０によりオン，オフ制御される。
【００２０】
電源回路１１から出力される直流電圧Ｖ２が、端子Ｂ，Ｎ間に印加される。なお、直流電圧Ｖ２は、マイクロコンピュータ等の電子回路からなる制御部１０の電源としても用いられている。この端子Ｂ，Ｎ間に、逆流防止ダイオード６１を介して逆電圧印加用コンデンサ６０が接続されている。そして、逆電圧印加用コンデンサ６０に蓄えられる電圧が、抵抗６２、逆電圧印加用ＭＯＳＦＥＴ６３のドレイン・ソース間、および逆流防止ダイオード６４を介して、還流ダイオードＤｕ−に逆電圧として印加される。なお、逆電圧印加用ＭＯＳＦＥＴ６３に、還流ダイオードＤｘが逆並列接続されている。また、上記端子Ａにダイオード６５および半導体スイッチ素子５３を介してＭＯＳＦＥＴ６３のゲートが接続されるとともに、そのダイオード６５と半導体スイッチ素子５３との接続点からＭＯＳＦＥＴ６３のソースにかけてコンデンサ６６が接続されている。なお、図示していないが半導体スイッチ素子５３は、制御部１０から出力される逆電圧印加信号により、オン，オフ制御される。
【００２１】
これらダイオード６１、逆電圧印加用コンデンサ６０、抵抗６２、逆電圧印加用ＭＯＳＦＥＴ６３、ダイオード６４、ダイオード６５、半導体スイッチ素子５３、およびコンデンサ６６により、逆電圧印加回路５ｕが構成されている。
【００２２】
半導体スイッチ素子５３がオンすることにより、逆電圧印加用ＭＯＳＦＥＴ６３がオンし、逆電圧印加用コンデンサ６０に蓄えられている電圧が還流ダイオードＤｕ−に逆電圧として印加される。
【００２３】
他の逆電圧印加回路５ｖ，５ｗおよびその周辺部の構成についても、図３に示したのと同じ構成である。よって、その説明は省略する。
【００２４】
つぎに、作用を説明する。  
図４に示すように、制御部１０ではＰＷＭ波形を発生させるために、その内部で擬似正弦波電圧Ｅｕと三角波信号Ｅｏとが電圧比較される。なお、正弦波Ｅｕは、ブラシレスＤＣモータMの速度に比例して周波数が変化する。この電圧比較により、ＩＧＢＴ３ｕをオン，オフ駆動するための上素子駆動信号およびこれをほぼ反転したＭＯＳＦＥＴ４ｕをオン，オフ駆動するための下素子駆動信号が作成される。この上素子駆動信号は半導体スイッチ素子５１に供給され、下素子駆動信号は半導体スイッチ素子５２に供給される。
【００２５】
このようにして作成される上素子駆動信号および下素子駆動信号により、スイッチング回路２における少なくとも１つの直列回路のＩＧＢＴがオン，オフして別の少なくとも１つの直列回路のＭＯＳＦＥＴがオンする複数相通電が、順次に切換えられる。この複数相通電の切換えにより、３つの相間電圧が出力端子Ｑｕ，Ｑｖ，Ｑｗの相互間に生じ、その各相間電圧がブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。
【００２６】
なお、ＭＯＳＦＥＴ４ｕがオフするタイミングとＩＧＢＴ３ｕがオンするタイミングとの間に、デッドタイムｔｄが確保される。また、ＩＧＢＴ３ｕがオフするタイミングとＭＯＳＦＥＴ４ｕがオンするタイミングとの間にも、デッドタイムｔｄが確保される。このデッドタイムｔｄが確保により、ＩＧＢＴ３ｕおよびＭＯＳＦＥＴ４ｕの同時オンによる直列回路の短絡が防止される。他の直列回路においても、同様にデッドタイムが確保される。
【００２７】
ところで、図２で説明したように、ＩＧＢＴ３ｕがオフしたとき（ＭＯＳＦＥＴ４ｖはオンを継続）、相巻線Ｌｕ，Ｌｖに蓄えられたエネルギに基づく電流が、相巻線Ｌｕ，ＬｖからＭＯＳＦＥＴ４ｖを経てＭＯＳＦＥＴ４ｕ側の還流ダイオードＤｕ−を順方向に流れる。このいわゆる還流電流は、ＭＯＳＦＥＴ４ｕがオフしている間はＩａとして還流ダイオードＤｕ−のみに流れ、ＭＯＳＦＥＴ４ｕがオンするとＩａおよびＩｂとして還流ダイオードＤｕ−およびＭＯＳＦＥＴ４ｕに流れる。  こうして、還流電流が流れている状態において、上流側のＩＧＢＴ３ｕのオンに先立ち、制御部１０から逆電圧印加回路５ｕへの動作指示、すなわち半導体スイッチ素子５３のオン指令が出力される。なお、事前にＭＯＳＦＥＴ４ｕは当然オフしている。これにより、半導体スイッチ素子５３がオンし、逆電圧印加回路５ｕの逆電圧印加用ＭＯＳＦＥＴ６３がオンし、逆電圧印加用コンデンサ６０に蓄えられている電圧、すなわち電源回路の出力電圧Ｖ２（約５Ｖ）が還流ダイオードＤｕ−に逆電圧として印加される。この逆電圧印加回路５ｕから還流ダイオードＤｕ−への逆電圧の印加期間は、ＭＯＳＦＥＴ４ｕのオフタイミング後、すなわちデットタイム期間ｔｄ中に開始し、ＩＧＢＴ３ｕのオンタイミングを含む所定期間であり、制御部１０内で予め定められ、その時間だけ制御部１０は半導体スイッチ素子５３をオンする。この逆電圧印加回路５ｕから還流ダイオードＤｕ−への逆電圧の印加開始のタイミングは、例えば、ＭＯＳＦＥＴ４ｕのオフタイミング（下素子駆動信号の立下りタイミング）等を基準にして設定される。
【００２８】
逆電圧印加回路５ｕから還流ダイオードＤｕ−に逆電圧が印加されると、還流ダイオードＤｕ−に逆方向電流Ｉｒｒが流れる。
【００２９】
この際の逆方向電流Ｉｒｒは、逆電圧印加回路５ｕから還流ダイオードＤｕ−に印加される電圧が低いため、その逆方向電流Ｉｒｒのレベルはきわめて小さくできる。
【００３０】
すなわち、図５に、還流ダイオードＤｕ−に印加される逆電圧Ｖａ、逆電圧印加回路５ｕにおける逆電圧印加用ＭＯＳＦＥＴ６３のソース電圧Ｖｂ、逆電圧印加用ＭＯＳＦＥＴ６３のドレイン電圧Ｖｃ、逆電圧印加用ＭＯＳＦＥＴ６３のオンタイミングＴ１の関係を示している。逆電圧印加回路５ｕの端子Ｂ，Ｎ間に印加されているのが電圧Ｖ２（約５Ｖ）であることにより、逆電圧Ｖａ、ソース電圧Ｖｂ、ドレイン電圧Ｖｃが低くなる。
【００３１】
仮に、ＩＧＢＴ３ｕおよびＭＯＳＦＥＴ４ｕの駆動用電圧Ｖ１（約１５Ｖ）と同じレベルの電圧が逆電圧印加回路５ｕの端子Ｂ，Ｎ間に印加されているとすると、逆電圧Ｖａ、ソース電圧Ｖｂ、ドレイン電圧Ｖｃは図６に示すように高くなる。
【００３２】
逆電圧印加回路５ｕの端子Ｂ，Ｎ間に電圧Ｖ２（約５Ｖ）が印加される場合、還流ダイオードＤｕ−に流れる逆方向電流Ｉｒｒの値は、逆電圧印加回路５ｕの端子Ｂ，Ｎ間に駆動用電圧Ｖ１同じ電圧が印加される場合の約１／３と小さい。ただし、逆方向電流Ｉｒｒの期間については、駆動用電圧Ｖ１と同じ電圧が印加される場合よりも、電圧Ｖ２が印加される場合の方が、約３倍と長くなる。このため、逆電圧として低い電圧を印加する場合は、より高い電圧を印加する場合よりも逆電圧印加の時間を長めに設定しておく必要がある。
【００３３】
印加電圧がＶ２の場合とＶ１の場合における逆方向電流Ｉｒｒの値および期間（逆回復期間ともいう）の違いを、図７に示している。また、逆方向電流Ｉｒｒの値および期間の違いに伴う、還流ダイオードＤｕ−における電力およびその積算値である積算電力の違いを、図８に示している。
【００３４】
積算電力は、消費電力と時間の積であり、この回路動作による電力ロスを表すものである。逆方向電流Ｉｒｒの値が約１／３と小さくなれば、たとえ逆方向電流Ｉｒｒの期間が約３倍と長くなっても、積算電力、すなわち電力ロスは大幅に低くなることが分かる。
【００３５】
以上のように、ＩＧＢＴ３ｕ，３ｖ，３ｗのスイッチング素子のオンに先立ち、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に逆電圧印加回路５ｕ，５ｖ，５ｗからそれぞれ逆電圧を印加することにより、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に流れる逆方向電流を抑制することができる。  
とくに、逆電圧印加回路５ｕ，５ｖ，５ｗの動作用電圧として、ＩＧＢＴおよびＭＯＳＦＥＴの駆動用電圧Ｖ１よりも低いレベルの電圧Ｖ２を用いることで、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に流れる逆方向電流を小さな消費電力で抑制することができる。この結果、電力損失が大幅に低減して効率の向上が図れる。
【００３６】
なお、上記実施形態では、スイッチング回路２における各上流側スイッチング素子がＩＧＢＴである場合を例に説明したが、スイッチング回路２における各上流側スイッチング素子が下流側スイッチング素子と同じＭＯＳＦＥＴである場合にも、同様に実施可能である。この場合、各上流側スイッチング素子であるＭＯＳＦＥＴに対しても、同じ構成の逆電圧印加回路が付加される。
【００３７】
その他、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００３８】
【図１】この発明の一実施形態の構成および冷凍サイクルの構成を示す図。
【図２】一実施形態のスイッチング回路における電流経路の一例を示す図。
【図３】一実施形態における逆電圧印加回路およびその周辺部の構成を示すブロック図。
【図４】一実施形態における各部の信号波形を示すタイムチャート。
【図５】一実施形態における逆電圧Ｖａ、ソース電圧Ｖｂ、ドレイン電圧Ｖｃの関係を示す図。
【図６】一実施形態における駆動用電圧Ｖ１と同じレベルの電圧が逆電圧印加回路に印加された場合の逆電圧Ｖａ、ソース電圧Ｖｂ、ドレイン電圧Ｖｃの関係を示す図。
【図７】一実施形態における印加電圧がＶ２の場合とＶ１の場合における逆方向電流Ｉｒｒの値および期間の違いを示す図。
【図８】一実施形態における逆方向電流Ｉｒｒの値および期間の違いに伴う消費電力およびその積算値の違いを示す図。
【符号の説明】
【００３９】
１…インバータ装置、２…スイッチング回路、３ｕ，３ｖ，３ｗ…ＩＧＢＴ、４ｕ，４ｖ，４ｗ…ＭＯＳＦＥＴ、５ｕ，５ｖ，５ｗ…逆電圧印加回路、Ｄｕ，Ｄｖ，Ｄｗ…還流ダイオード、Ｐ，Ｎ…入力端子、Ｑｕ，Ｑｖ，Ｑｗ…出力端子、１０…制御部、１１…電源回路、Ｍ…ブラシレスＤＣモータ、Ｌｕ，Ｌｖ，Ｌｗ…相巻線
【図１】
2007129848.tif 000003
【図２】
2007129848.tif 000004
【図３】
2007129848.tif 000005
【図４】
2007129848.tif 000006
【図５】
2007129848.tif 000007
【図６】
2007129848.tif 000008
【図７】
2007129848.tif 000009
【図８】
2007129848.tif 000010