(57)【要約】【課題】ディジタル無線受信装置が乗算器を用いて音声データのゲインを調節する場合に、丸め誤差を少なくし、且つ、小数点を意識せずにゲインを調節できるようにする。【解決手段】被乗算データをそれぞれ一時的に記憶するための２ｎ個（ｎは１以上の整数）の記憶手段４１（１）〜（１６）と、各々のこの記憶手段と１対１に対応しており、対応する記憶手段から読み出したデータをそれぞれ乗算係数の値に対応したシフト量でビットシフトする２ｎ個の第１のシフト回路４２（１）〜（１６）と、各々の第１のシフト回路の出力を累計する累計手段４３（１）〜（１５）と、この累計手段の累計結果をｎビットだけ右方向にビットシフトする第２のシフト回路４４とを備えた乗算器を用いる。【選択図】図９
2007293445.tif 000002
【特許請求の範囲】
【請求項１】
被乗算データをそれぞれ一時的に記憶するための２ｎ個（ｎは１以上の整数）の記憶手段と、
各々の前記記憶手段と１対１に対応しており、対応する記憶手段から読み出したデータをそれぞれ乗算係数の値に対応したシフト量でビットシフトする２ｎ個の第１のシフト回路と、
各々の前記第１のシフト回路の出力を累計する累計手段と、
前記累計手段の累計結果をｎビットだけ右方向にビットシフトする第２のシフト回路と
を備えたことを特徴とする乗算器。
【請求項２】
請求項１に記載の乗算器において、
各々の前記第１のシフト回路のシフト量を、複数通りの乗算係数の値にそれぞれ対応させたマップと、
前記マップを参照して、外部から供給される乗算係数の値に対応したシフト量で各々の前記第１のシフト回路にビットシフトを行わせる制御手段と
をさらに備えたことを特徴とする乗算器。
【請求項３】
請求項１に記載の乗算器において、
前記記憶手段，前記第１のシフト回路の個数がそれぞれ１６個であり、
第２のシフト回路は、前記累計手段の累計結果を４ビットだけ右方向にビットシフトする
ことを特徴とする乗算器。
【請求項４】
音声データのゲインを乗算器を用いて調節するディジタル無線受信装置において、
前記乗算器は、
音声データをそれぞれ一時的に記憶するための２ｎ個（ｎは１以上の整数）の記憶手段と、
各々の前記記憶手段と１対１に対応しており、対応する記憶手段から読み出した音声データをそれぞれゲイン値に対応したシフト量でビットシフトする２ｎ個の第１のシフト回路と、
各々の前記第１のシフト回路の出力を累計する累計手段と、
前記累計手段の累計結果をｎビットだけ右方向にビットシフトする第２のシフト回路と
を備えたことを特徴とするディジタル無線受信装置。
【請求項５】
請求項４に記載のディジタル無線受信装置において、
前記乗算器は、
各々の前記第１のシフト回路のシフト量を、複数通りのゲインの値にそれぞれ対応させたマップと、
前記マップを参照して、外部から供給されるゲインの値に対応したシフト量で各々の前記第１のシフト回路にビットシフトを行わせる制御手段と
をさらに備えたことを特徴とするディジタル無線受信装置。
【請求項６】
請求項４に記載のディジタル無線受信装置において、
前記記憶手段，前記第１のシフト回路の個数がそれぞれ１６個であり、
第２のシフト回路は、前記累計手段の累計結果を４ビットだけ右方向にビットシフトする
ことを特徴とするディジタル無線受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分解能を小さくしても丸め誤差を少なくすることのできる乗算器に関する。また本発明は、そうした乗算器をゲイン調節のために用いたディジタル無線受信装置に関する。
【背景技術】
【０００２】
ディジタル無線受信装置には、無線伝送路におけるフェージングなどを原因として音声雑音が発生した場合に、音声データのゲインを下げることによって雑音部分の音声を消音する機能を有しているものがある。
【０００３】
音声データのゲインの調節は、乗算器で音声データにゲイン（消音時には１以下の値）を乗算することによって行われる。ここで、汎用のＤＳＰ（Digital Signal Processor）から成る乗算器を用いれば、小さな分解能でゲインを調節する場合にも、丸め誤差の発生を抑制することが可能である。しかし、例えば乾電池を電源とする小型の持ち運び式の受信装置では、消費電力や基板上のスペースの関係から、汎用のＤＳＰを搭載できないことがある。
【０００４】
汎用のＤＳＰを用いずに乗算を行う方法として、ビットシフトによって２のべき乗の演算を行うことは周知の事実である。しかし、入力データを単純にビットシフトすることによってゲインコントロール回路を実現した場合には、増減幅が大きくなり、出力値が階段状になってしまう。
【０００５】
また、従来から、入力データを互いに異なる固定のシフト量でビットシフトするための複数のシフト回路を設け、乗算係数に応じて、１または２以上のシフト回路を選択してその出力を累計するという方法も提案されている（例えば、特許文献１）。図１及び図２は、この方法を用いた乗算器の構成例（図１は乗算係数が１以上の場合の例、図１は乗算係数が１以上の場合の例）を示す。
【０００６】
図１の乗算器には、入力データをそれぞれ１ビット，２ビット，３ビット，４ビット，５ビット，６ビットという互いに異なる固定のシフト量で左方向にビットシフトする（すなわち、入力データをそれぞれ２倍，４倍，８倍，１６倍，３２倍，６４倍する）ための６個のシフト回路１０２（１），１０２（２），１０２（３），１０２（４），１０２（５），１０２（６）が設けられる。
【０００７】
各シフト回路１０２（１）〜１０２（６）の前段には、入力データをシフト回路１０２（１）〜１０２（６）に供給するか否かをそれぞれ選択する（すなわち、入力データを２倍，４倍，８倍，１６倍，３２倍，６４倍するか否かをそれぞれ選択する）ためのスイッチ１０１（１）〜１０１（６）が設けられる。
【０００８】
各シフト回路１０２（１）〜１０２（６）の後段には、これらのシフト回路１０２（１）〜１０２（６）の出力を累計するための加算器１０３（１）〜１０３（４）が設けられ、この累計結果が出力データとなる。制御部１０４は、外部から供給される乗算係数の値に応じて、各スイッチ１０１（１）〜１０１（６）を制御する。例えば、乗算係数の値が８０であれば、制御部１０４は、スイッチ１０１（４）と１０１（６）とをオンにし、残りのスイッチをオフにする。これにより、入力データは、シフト回路１０２（４）で４ビット左シフトされることにより１６倍されるとともに、シフト回路１０２（６）で６ビット左シフトされることにより６４倍される。そして、このシフト回路１０２（４）の出力とシフト回路１０２（６）の出力とが加算器１０３（１）〜１０３（４）で累計されることにより、入力データを１６＋６４＝８０倍したデータが出力される。
【０００９】
図２の乗算器も、入力データをそれぞれ１ビット，２ビット，３ビット，４ビット，５ビット，６ビットという互いに異なる固定のシフト量で右方向にビットシフトする（すなわち、入力データをそれぞれ０．５倍，０．２５倍，０．１２５倍，０．０６２５倍，０．０３１２５倍，０．０１５６２５倍する）ための６個のシフト回路１０６（１），１０６（２），１０６（３），１０６（４），１０６（５），１０６（６）が設けられる点を除いては、その構成及び動作は図１の乗算器と同様である。
【００１０】
しかし、この方法では、各シフト回路のビットシフト量が予め互いに異なる量に設定されているため、乗算係数の分解能を小さくしようとする（前述の受信装置では、音声データのゲインを小さい分解能で調節しようとする）と、よりビットシフト量の大きいシフト回路を追加することによってビットシフト量を大きくしなければならないので、丸め誤差が大きくなってしまう。さらに、小数点も個別に配慮することが必要になる。
【００１１】
【特許文献１】特開２００１−１４１４１号公報（段落番号００３０〜５６、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上述の点に鑑み、ディジタル無線受信装置が乗算器を用いて音声データのゲインを調節する場合に、丸め誤差を少なくし、且つ、小数点を意識せずにゲインを調節できるようにすることを課題とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係る乗算器は、被乗算データをそれぞれ一時的に記憶するための２ｎ個（ｎは１以上の整数）の記憶手段と、各々のこの記憶手段と１対１に対応しており、対応する記憶手段から読み出したデータをそれぞれ乗算係数の値に対応したシフト量でビットシフトする２ｎ個の第１のシフト回路と、各々のこの第１のシフト回路の出力を累計する累計手段と、この累計手段の累計結果をｎビットだけ右方向にビットシフトする第２のシフト回路とを備えたことを特徴とする。
【００１４】
この乗算器では、被乗算データを２ｎ個の記憶手段にそれぞれ一時的に記憶することによってコピーした２ｎ個のデータを、２ｎ個の第１のシフト回路によってそれぞれ乗算係数の値に対応したシフト量でビットシフトし、累計手段で累計した後、第２のシフト回路でｎビット右シフトすることによって小数点合わせして、乗算結果が求められる。
【００１５】
この乗算器によれば、乗算係数の分解能を小さくする場合にも、各々の第１のシフト回路のビットシフト量を予め最小限に抑えることができるので、丸め誤差を少なくすることができる。また、固定小数点デバイスとして用いる場合でも、小数点を意識する必要がない。
【００１６】
したがって、ディジタル無線受信装置において音声データのゲインを調節するためにこの乗算器を用いれば、丸め誤差を少なくし、且つ、小数点を意識せずにゲインを調節することができる。
【００１７】
次に、本発明に係るディジタル無線受信装置は、音声データのゲインを乗算器を用いて調節するディジタル無線受信装置において、この乗算器は、音声データをそれぞれ一時的に記憶するための２ｎ個（ｎは１以上の整数）の記憶手段と、各々のこの記憶手段と１対１に対応しており、対応する記憶手段から読み出した音声データをそれぞれゲイン値に対応したシフト量でビットシフトする２ｎ個の第１のシフト回路と、各々のこの第１のシフト回路の出力を累計する累計手段と、この累計手段の累計結果をｎビットだけ右方向にビットシフトする第２のシフト回路とを備えたことを特徴とする。
【００１８】
このディジタル無線受信装置は、前述の本発明に係る乗算器を音声データのゲインを調節するために用いたものであり、丸め誤差を少なくし、且つ、小数点を意識せずにゲインを調節することができる。
【発明の効果】
【００１９】
本発明によれば、ディジタル無線受信装置が乗算器を用いて音声データのゲインを調節する場合に、丸め誤差を少なくし、且つ、小数点を意識せずにゲインを調節できるという効果が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を図面を用いて具体的に説明する。図３は、本発明を適用したディジタル変調方式ワイヤレスマイクロホンシステムの構成の概要を示す図である。このディジタル変調ワイヤレスマイクロホンシステムは、マイクロホン１１を備える送信装置１０と、スピーカ２９を備える受信装置２０とから成っている。
【００２１】
送信装置１０では、マイクロホン１１で集音された音声が、電気信号であるアナログ音声信号に変換され、アンプ１２で増幅された後、Ａ／Ｄ変換器１３により、２４ビット・４８ＫＨｚのＰＣＭ（Pulse Code Modulation）音声データに変換される。
【００２２】
音声ＡＤＰＣＭ圧縮回路１４は、このＰＣＭ音声データをＡＤＰＣＭ（適応予測差分ＰＣＭ）方式で圧縮することにより、データ量を削減する。パケットエンコーダ１５は、音声ＡＤＰＣＭ圧縮回路１４からの圧縮音声データに、誤り訂正符号を挿入してパケット化処理を施す。
【００２３】
そして、このパケットエンコーダ１５からのパケットデータが、ディジタル変調回路１６でディジタル変調され、送信部１７で増幅及び搬送波と混合されて、送信アンテナ１８から放射される。
【００２４】
このようにして送信装置１０から放射されたディジタル変調無線波は、多重反射や移動体などの影響を受け、最終的には合成信号となり、受信装置２０の受信アンテナ２１に到達する。
【００２５】
受信アンテナ２１に到達したディジタル変調無線波は、受信部２２で中間周波数のディジタル変調信号に復調され、ディジタル復調器２３でディジタル復調されて、パケットデータに復元される。
【００２６】
パケットデコーダ２４は、このパケットデータのパケットを解除して誤り訂正を施すことにより、圧縮音声データを復元する。音声ＡＤＰＣＭ伸張回路２５は、この復元された圧縮音声データをＡＤＰＣＭ方式で伸張することにより、２４ビット・４８ＫＨｚのＰＣＭ音声データを復元する。なお、パケットデコーダ２４で誤り訂正不能なビット誤りが圧縮音声データに含まれていても、音声ＡＤＰＣＭ伸張回路２５は、伸張ルールに従ってＰＣＭ音声データを復元する。
この場合、復元されたＰＣＭ音声データには、雑音の音声データが発生する。
【００２７】
音声ＡＤＰＣＭ伸張回路２５で復元されたＰＣＭ音声データは、雑音検出瞬時消音処理部２６に送られる。雑音検出瞬時消音処理部２６は、ＰＣＭ音声データから雑音を検出し、その雑音部分の音声データを消音する回路である。雑音検出瞬時消音処理部２６の処理を経たＰＣＭ音声データは、Ｄ／Ａ変換器２７でアナログ音声信号に変換され、アンプ２８で増幅されて、スピーカ２９を介して実際の音声として出力される。
【００２８】
図４は、雑音検出瞬時消音処理部２６の内部構成を示す図である。図３の音声ＡＤＰＣＭ伸張回路２５から入力したＰＣＭ音声データは、音声メモリー３０にストアされ、ＦＩＦＯ方式で音声メモリー３０から読み出されて、乗算器３１に送られる。また、音声メモリー３０ にストアされたＰＣＭ音声データのうちの最新の数サンプル（例えば６サンプルとする）分のデータが、ノイズ検知部３２に取り込まれる。
【００２９】
ノイズ検知部３２では、ＰＣＭ音声データから音声雑音を検出する。ノイズ検知回路３２の雑音検出の仕組みを、図５を用いて説明する。空気中を伝わる自然音は、その高周波成分（２０〜２４ＫＨｚ）のエネルギーが急激かつ大きく変化することはない。これに対し、ＡＤＰＣＭ方式で圧縮された音声データは、図５に示すように、データ内容が破壊されて音声雑音が発生する場合に、高周波成分のエネルギーが急激に増加することがわかっている。
【００３０】
そこで、ノイズ検知部３２は、音声メモリー３０から取り込んだ６サンプル分のデータを用いて、次の（１）〜（４）の処理によって雑音を検出する。
（１）６サンプル分のデータのうちの現在の（最も新しい）サンプル値と、１サンプル前のサンプル値との変移量（例えば差分の絶対値）を求める。そして、その変移量を、予め定めた閾値と比較する。そして、閾値を越えている場合には、２４ＫＨｚの周波数成分のエネルギーが急激に変化したとみなして、一定のポイントを加える。
（２）現在のサンプル値と２サンプル前のサンプル値との変移量を同様にして求め、その変移量を上記閾値と比較する。そして、閾値を越えている場合には、１２ＫＨｚの周波数成分のエネルギーが急激に変化したとみなして、上記一定のポイントを加える。
（３）３サンプル前，４サンプル前，５サンプル前のサンプル値についても同様な処理を行うことにより、６ＫＨｚ，３ＫＨｚ，１．５ＫＨｚの周波数成分のエネルギーの変化があった場合にそれぞれ同じポイントを加える。
（４）上記（１）〜（３）の各処理によるポイントを、上記（１）の処理によるポイント（２４ＫＨｚの周波数成分のエネルギーの変化によるポイント）のほうを上記（２）や（３）の処理によるポイントよりも大きく重み付けした後、合計する。そして、その合計値を、予め定めた閾値と比較する。そして、閾値を越えている場合には、音声雑音が発生したと判定する。
【００３１】
この処理によれば、２４ＫＨｚの周波数成分のエネルギーだけでなく、１．５〜１２ＫＨｚという低い周波数成分のエネルギーの変化も加味して雑音を検出することができる。また、２４ＫＨｚの周波数成分のエネルギーの変化のほうを大きく重み付けしているので、誤検出を防ぐこともできる。なお、音声メモリー３０から取り込むデータのサンプル数や、上記（４）の処理における重み付けの度合いは、音源の種類に応じて適宜変更してよい。
【００３２】
図４に示すように、ノイズ検知部３２からは、音声雑音の検出結果を示す信号ＥｒｒＤｅｃ（雑音を検出すると‘Ｈ’になる信号）が、ゲイン下降制御部３３とタイマー３４とに送られる。
【００３３】
ゲイン下降制御部３３は、信号ＥｒｒＤｅｃが‘Ｈ’になると、ゲインを下降させる制御信号を出力する。タイマー３４は、信号ＥｒｒＦｒｅｅをゲイン上昇制御部３５に送っており、ノイズ検知部３２からの信号ＥｒｒＤｅｃが‘Ｈ’から‘Ｌ’に切り換わった後‘Ｌ’のまま一定時間経過すると、この信号ＥｒｒＦｒｅｅを‘Ｈ’にする。ゲイン上昇制御部３５は、信号ＥｒｒＦｒｅｅが‘Ｈ’になると、ゲインを上昇制御させる制御信号を出力する。
【００３４】
図６は、ゲイン下降制御部３３，ゲイン上昇制御部３５によるゲイン制御の内容を示す図である。ゲイン下降制御部３３は、直ちにゲインを０にすることによる消音開始時の副次的な雑音の発生を防止するという見地と、音声メモリー３０（図４）から雑音部分のＰＣＭ音声データが読み出される前に消音を完了するという見地とから、図６（ａ）のように、比較的迅速な下降カーブを描くようにゲインを下降制御する。
【００３５】
ゲイン上昇制御部３５は、直ちにゲインを上げることによる消音解除時の副次的なノイズの発生を防止するという見地と、消音による不自然さを残さないようにするという見地とから、図６（ｂ）のように、ゲイン下降制御部３３よりも緩やかであり且つＳ字曲線的な上昇カーブを描くようにゲインを上昇制御する。
【００３６】
図４に示すように、ゲイン下降制御部３３，ゲイン上昇制御部３５からの制御信号は、ともに結果採用部３６に送られる。結果採用部３６は、通常は、ＰＣＭ音声データの出力ゲインを１に設定している。しかし、ノイズ検知部３２で音声雑音が検出されたことによりゲイン下降制御部３３から制御信号が与えられると、結果採用部３６は、ＰＣＭ音声データの出力ゲインを、図６（ａ）に示した下降カーブを描くように設定する。また、タイマー３４の出力信号ＥｒｒＦｒｅｅが‘Ｈ’になったことによりゲイン上昇制御部３５から制御信号が与えられると、結果採用部３６は、ＰＣＭ音声データの出力ゲインを、図６（ｂ）に示した上昇カーブを描くように設定する。
【００３７】
乗算器３１は、音声メモリー３０から読み出されたＰＣＭ音声データに、結果採用部３６によって設定された出力ゲインを乗算する。そして、このようにして音量を制御されたＰＣＭ音声データが、雑音検出瞬時消音処理部２６から出力されて、図３に示したようにＤ／Ａ変換器２７に送られる。
【００３８】
図７は、雑音検出瞬時消音処理部２６における消音開始ダイアグラムの例である。ノイズ検知回路３２（図４）が雑音を検出するのに要する時間である検出時間と、出力ゲインが図６（ａ）に示した下降カーブで０になるまでの時間である消音時間との和は、音声メモリー３０（図４）によるＰＣＭ音声データの遅延時間であるＦＩＦＯ遅延時間よりも数サンプル分の時間だけ短くなっている。これにより、音声メモリー３０から雑音部分のＰＣＭ音声データが読み出されるよりも数サンプル分前に、消音が完了する（換言すれば、消音される領域に、数サンプル分だけのりしろ余裕度が設けられている）。
【００３９】
正常音声と雑音との間に示した不安定領域は、雑音の先頭部分である可能性もある（ノイズ検知部３２が雑音を先頭から検出できなかった可能性もある）領域であり、この不安定領域も、のりしろ余裕度の範囲に収めることができる。
【００４０】
なお、音声メモリー３０の容量を変更することによってＦＩＦＯ遅延時間の長さを変更すれば、それに合せて、消音時間の長さも変更することができる。
【００４１】
図８は、雑音検出瞬時消音処理部２６における消音解除ダイアグラムの例である。ノイズ検知部３２で雑音が検出されなくなった（信号ＥｒｒＤｅｃが‘Ｈ’から‘Ｌ’に切り替わった）後、１００サンプル程度の時間（約２ｍｓｅｃ）が経過すると、タイマー３４（図４）の出力信号ＥｒｒＦｒｅｅが‘Ｈ’になって、出力ゲインが上昇し始める。他方、音声メモリー３０からは、信号ＥｒｒＤｅｃが‘Ｌ’になった後、１８〜２５サンプル程度の時間（図７においてＦＩＦＯ遅延時間から検出時間を減じた時間に相当する）が経過した後、雑音が検出されなくなった部分のＰＣＭ音声データが読み出される。すなわち、タイマー３４の設定時間（１００サンプル程度の時間）のほうが、雑音が検出されなくなった部分のＰＣＭ音声データが読み出されるまでの時間（１８〜２５サンプル）よりも長くなっている。これにより、雑音が検出されなくなった部分よりも後のＰＣＭ音声データから、消音が解除される。
【００４２】
雑音と正常音声との間に示した不安定領域は、雑音の末尾の部分である可能性もある（ノイズ検知部３２が雑音の末尾を検出できなかった可能性もある）領域であり、この不安定領域も、消音したままにすることができる。
【００４３】
次に、図９は、乗算器３１の内部構成を示す図である。乗算器３１には、それぞれ１データ分（２４ビット）のＰＣＭ音声データを記憶するための１６個のメモリー４１（１）〜４１（１６）と、各メモリー４１（１）〜４１（１６）と１対１に対応したシフト回路４２（１）〜４２（１６）と、各シフト回路４２（１）〜４２（１６）の出力を順次加算することによって累計する加算器４３（１）〜４３（１５）と、加算器４３（１）〜４３（１５）の累計結果を４ビットだけ右方向にビットシフトするシフト回路４４と、制御部４５と、ＲＯＭから成る設定値・シフト量マップ４６とが設けられている。
【００４４】
シフト回路４２（１）〜４２（１６）は、入力データを右方向にビットシフトするものであり、ビットシフト量は可変になっている。
【００４５】
設定値・シフト量マップ４６は、各シフト回路４２（１）〜４２（１６）のビットシフト量を、複数通りのゲインの設定値にそれぞれ対応させたマップである。図１０及び図１１はこのマップの内容を例示する図であり、図１０はゲインの設定値が１．００から０．５１までの内容を示しており、図１１はゲインの設定値が０．５０から０．０１までの内容を示している。
【００４６】
図９に戻り、この乗算器３１の処理を、図１２を参照しながら説明する。音声メモリー３０（図４）から読み出された１データ分の２４ビットのＰＣＭ音声データを、１６系統に並列化し（図１２のステップＳ１）、メモリー４１（１）〜４１（１６）にそれぞれ一時的に記憶することにより、そのＰＣＭ音声データをコピーした１６個のデータＤ１〜Ｄ１６に１グループ化する（図１２のステップＳ２）。
【００４７】
制御部４５は、設定値・シフト量マップ４６を参照して、結果採用部３６（図４）から送られる出力ゲインの値に対応したシフト量でビットシフトを行わせるように各シフト回路４２（１）〜４２（１６）を制御する。シフト回路４２（１）〜４２（１６）は、この制御部４５の制御に基づき、データＤ１〜Ｄ１６をそれぞれこの出力ゲインの値に対応したシフト量で右方向にビットシフトする（図１２のステップＳ３）。
【００４８】
加算器４３（１）〜４３（１５）は、シフト回路４２（１）〜４２（１６）によってビットシフトされたデータＤ１〜Ｄ１６を累計する（図１２のステップＳ４）。シフト回路４４は、加算器４３（１）〜４３（１５）で順次加算されることによって累計されたデータを４ビット右方向にビットシフトすることによって小数点合わせを行う。そして、このシフト回路４４でシフトしたデータを、ゲイン調節済みのＰＣＭ音声データとして出力する。
【００４９】
この乗算器３１は、小さな分解能でゲインを調節する場合にも、各シフト回路４２（１）〜４２（１６）のビットシフト量を予め最小限に抑えることができるので、丸め誤差を少なくすることができる。また、固定小数点デバイスとして用いる場合でも、小数点を意識する必要がない。
【００５０】
したがって、この受信装置２０は、雑音部分の音声を消音するときに、丸め誤差を少なくし、且つ、小数点を意識せずにゲインを調節することができる。
【００５１】
また、この乗算器３１は、図９にも表れているように、構造がシンプルであり、消費電力や基板上のスペースも少なくて済む。したがって、例えば受信装置２０が、乾電池を電源とする小型の持ち運び式のものであり、消費電力や基板上のスペースの関係から汎用のＤＳＰを搭載できないものである場合にも、この乗算器３１を搭載することが可能である。
【００５２】
図１３は、この乗算器３１を、ＰＬＤ（Programmable Logic Device）等のロジックデバイスで実現した例を示す。ＰＬＤ５１に、ゲインロジック５２と、加算及び右シフトブロック５３と、時間軸制御ブロック５４と、ＲＯＭ５５とを実装している。ゲインロジック５２は、図９のメモリー４１（１）〜４１（１６）及びシフト回路４２（１）〜４２（１６）として機能させる。加算及び右シフトブロック５３は、図９の加算器４３（１）〜４３（１５）及びシフト回路４４として機能させる。時間軸制御ブロック５４は、図９の制御部４５として機能させる。ＲＯＭ５５は、図９の設定値・シフト量マップ４６として機能させる。
【００５３】
図１４は、乗算器３１の入出力のシミュレーション結果として、ゲイン上昇時（上昇カーブは、図６（ｂ）に示したものとは異なっている）のシミュレーション結果の１つを示す図である。アナログ的にゲインを上げる場合に、出力データが徐々に多くなって入力データ等価近辺までスムーズに推移することがわかる。
【００５４】
図１５は、乗算器３１の構成の応用例を示す図であり、図９と共通する部分には同一符号を付している。この応用例では、図９のシフト回路４２（１）〜４２（１６）に代えてシフト回路６１（１）〜６１（１６）を設け、図９の設定値・シフト量マップ４６に代えて設定値・シフト量マップ６２を設けている。シフト回路６１（１）〜６１（１６）は、は、入力データを右方向だけでなく左右両方向にビットシフト可能なものであり、ビットシフト量は可変になっている。設定値・シフト量マップ６２には、図１０及び図１１に例示したように値が１以下の複数通りのゲインの設定値に各シフト回路６１（１）〜６１（１６）のシフト量をそれぞれ対応させているだけでなく、図示は省略するが、値が１以上の複数通りのゲインの設定値にも各シフト回路６１（１）〜６１（１６）のシフト量をそれぞれ対応させている。
【００５５】
この応用例によれば、ＰＣＭ音声データのゲインを１以下に調節する（消音する）ことと１以上に調節する（増幅する）こととの両方が可能になる。
【００５６】
なお、図９の例では、乗算器３１に、１データ分のＰＣＭ音声データを１６個のデータにコピーしてそれぞれビットシフトするための１６個ずつのメモリー４１（１）〜４１（１６）及びシフト回路４２（１）〜４２（１６）と、シフト回路４２（１）〜４２（１６）の出力の累計結果を４ビット右シフトするシフト回路４４とを設けている。しかし、これに限らず、１データ分のＰＣＭ音声データを３２個のデータにコピーしてそれぞれビットシフトするための３２個ずつのメモリー及びシフト回路と、これらのシフト回路の出力の累計結果を５ビット右シフトするシフト回路とを設けてもよい。あるいはまた、１データ分のＰＣＭ音声データを６４個のデータにコピーしてそれぞれビットシフトするための６４個ずつのメモリー及びシフト回路と、これらのシフト回路の出力の累計結果を６ビット右シフトするシフト回路とを設けてもよい。より一般的には、１データ分のＰＣＭ音声データを２ｎ個（ｎは１以上の整数）のデータにコピーしてそれぞれビットシフトするための２ｎ個ずつのメモリー及びシフト回路と、これらのシフト回路の出力の累計結果をｎビット右シフトするシフト回路とを設けてよい（但し、分解能を大きくするという観点からは、ｎを３または４以上の整数とすることが望ましい）。
【００５７】
また、以上の例ではディジタル変調方式ワイヤレスマイクロホンシステムの受信装置に本発明を適用しているが、それ以外のディジタル無線受信装置にも本発明を適用してよい。
【００５８】
また、本発明に係る乗算器は、ディジタル無線受信装置においてゲインを調節する用途以外の用途でも使用してよい。そして、乗算係数が固定されている用途の場合には、図９に示した制御部４５及び設定値・シフト量マップ４６を省略し、各シフト回路４２（１）〜４２（１６）が、それぞれその固定された乗算係数に対応したシフト量でメモリー４１（１）〜４１（１６）からのデータをビットシフトするようにしてもよい。また、入力データが正・負の符号ビット付きのデータである場合には、データをビットシフトする際に、この符号ビットが変更されないように考慮することが必要である。
【図面の簡単な説明】
【００５９】
【図１】従来の乗算器の構成例を示す図である。
【図２】従来の乗算器の構成例を示す図である。
【図３】本発明を適用したディジタル変調方式ワイヤレスマイクロホンシステムの構成の概要を示す図である。
【図４】雑音検出瞬時消音処理部の内部構成を示す図である。
【図５】雑音発生時のＰＣＭ音声データのエネルギー成分の変化を示す図である。
【図６】ゲイン下降制御部及びゲイン上昇制御部によるゲイン制御を示す図である。
【図７】雑音検出瞬時消音処理部の消音開始ダイアグラムの例である。
【図８】雑音検出瞬時消音処理部の消音解除ダイアグラムの例である。
【図９】図４の乗算器の構成例を示す図である。
【図１０】設定値・シフト量マップの内容を例示する図である。
【図１１】設定値・シフト量マップの内容を例示する図である。
【図１２】図４の乗算器の処理を示す図である。
【図１３】ロジックデバイスによる図４の乗算器の実現例を示す図である。
【図１４】図４の乗算器の入出力のシミュレーション結果を示す図である。
【図１５】図４の乗算器の構成の応用例を示す図である。
【符号の説明】
【００６０】
１０  送信装置、  １１  マイクロホン、  ２０  受信装置、  ２３  ディジタル復調器、  ２４  パケットデコーダ、  ２５  音声ＡＤＰＣＭ伸張回路、  ２６  雑音検出瞬時消音処理部、  ３０  音声メモリー、  ３１  乗算器、  ３２  ノイズ検知部、  ３３  ゲイン下降制御部、  ３４  タイマー、  ３５  ゲイン上昇制御部、  ３６  結果採用部、  ４１（１）〜４１（１６）  メモリー、  ４２（１）〜４２（１６）  シフト回路、４３（１）〜４３（１５）  加算器、  ４４  シフト回路、  ４５  制御部、  ４６  成る設定値・シフト量マップ、  ６１（１）〜６１（１６）  シフト回路、  ６２  設定値・シフト量マップ
【図１】
2007293445.tif 000003
【図２】
2007293445.tif 000004
【図３】
2007293445.tif 000005
【図４】
2007293445.tif 000006
【図５】
2007293445.tif 000007
【図６】
2007293445.tif 000008
【図７】
2007293445.tif 000009
【図８】
2007293445.tif 000010
【図９】
2007293445.tif 000011
【図１０】
2007293445.tif 000012
【図１１】
2007293445.tif 000013
【図１２】
2007293445.tif 000014
【図１３】
2007293445.tif 000015
【図１４】
2007293445.tif 000016
【図１５】
2007293445.tif 000017