(57)【要約】      （修正有）【課題】電源や信号ノイズやスイッチノイズによる影響を回避し、複数の入力参照電圧の演算出力を可能とする差動増幅器の提供。【解決手段】入力端子（１、２、３）と、出力端子（４）と、出力が共通に負荷回路（５３７、５３８）に接続される第１、２の差動対をなすトランジスタ対（５３１、５３２）、（５３３、５３４）を有し、前記負荷回路と前記第１、２の差動対の出力の接続点の１つに入力端が接続され出力端が前記出力端子に接続された増幅段（５３９）を有し、前記第２の差動対の入力には前記第３の入力端子からの信号と前記出力端子が入力され、前記第１の差動対の入力と前記入力端子（２，３）の間にはスイッチ（ＳＷ１、２）を備え、前記第１の差動対の入力対と前記スイッチ（ＳＷ１、２）の各接続点と基準電圧との間に接続された容量（Ｃ１、Ｃ２）とを備える。入力端子（１、２、３）を１つの端子とし電圧をシリアルに入力してもよい。【選択図】図１
2007208694.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の差動対と、前記第１及び第２の差動対の出力対に共通接続された負荷回路と、を含む入力差動段と、
前記第１及び第２の差動対の共通の出力信号を受け、出力端子を充電又は放電駆動する増幅段と、
前記第１の差動対の入力対にそれぞれ接続された第１及び第２の容量と、
を備え、
前記第１の差動対の入力対は、第１及び第２の信号を受け、
前記第２の差動対の入力対は、第３の信号及び前記出力端子からの帰還信号を受ける、ことを特徴とする差動増幅器。
【請求項２】
前記第１乃至第３の信号がそれぞれ供給される第１乃至第３の端子を備え、
前記第１の差動対の入力対と前記第１及び第２の容量との接続点と、第１及び第２の信号が供給される第１及び第２の端子との間に、制御信号によりオン・オフ制御される第１及び第２のスイッチをそれぞれ備え、
前記第３の端子は、前記第２の差動対の入力対の一方に接続されている、ことを特徴とする請求項１記載の差動増幅器。
【請求項３】
前記第１乃至第３の信号を予め定められた順に供給する一の端子を備え、
前記第２の差動対の入力対は、前記一の端子及び前記出力端子からの帰還信号がそれぞれ入力され、
前記一の端子と前記第１の差動対の入力対との間にそれぞれ接続された第１及び第２のスイッチを備えている、ことを特徴とする請求項１記載の差動増幅器。 
【請求項４】
前記出力端子からは、前記第３の信号に、前記第１及び第２の信号の差電圧を加えた電圧に対応する電圧が出力される、ことを特徴とする請求項１乃至３のいずれか一に記載の差動増幅器。
【請求項５】
第１乃至第３の入力端子と、出力端子と、
出力対が共通に負荷回路に接続され、それぞれに対応する電流源で駆動される第１及び第２の差動対と、
前記負荷回路と前記第１及び第２の差動対の出力対の共通接続点の少なくとも１つに入力端が接続され、出力端が前記出力端子に接続された増幅段と、
を備え、
前記第２の差動対の入力対には、前記第３の入力端子からの信号と、前記出力端子からの出力が帰還入力され、
前記第１の差動対の入力対と前記第１及び第２の入力端子との間にそれぞれ接続された第１及び第２のスイッチと、
前記第１の差動対の入力対と前記第１及び第２のスイッチの各接続点と、基準電圧端子との間にそれぞれ接続された第１及び第２の容量と、
を備えている、ことを特徴とする差動増幅器。
【請求項６】
一の入力端子と、出力端子と、
出力対が共通に負荷回路に接続され、それぞれに対応する電流源で駆動される第１及び第２の差動対と、
前記負荷回路と前記第１及び第２の差動対の出力対の共通接続点の少なくとも１つに入力端が接続され、出力端が前記出力端子に接続された増幅段と、
を備え、
前記第２の差動対の入力対には、前記一の入力端子からの信号と、前記出力端子からの出力が帰還入力され、
前記一の入力端子と前記第１の差動対の入力対との間にそれぞれ接続された第１及び第２のスイッチと、
前記第１の差動対の入力対と前記第１及び第２のスイッチの各接続点と基準電圧端子との間に接続された第１及び第２の容量と、
を備えている、ことを特徴とする差動増幅器。
【請求項７】
第１の期間では、前記第１及び第２のスイッチをともにオンし、前記一の端子に第１の信号を与え、
前記第１の期間につづく第２の期間では、前記第１及び第２のスイッチの一方をオンし、他方をオフし、前記一の端子に第２の信号を与え、
前記第２の期間につづく第３の期間では、前記第１及び第２のスイッチをともにオフし、前記一の端子に第３の信号を与える、
制御が行われる、ことを特徴とする請求項６記載の差動増幅器。
【請求項８】
前記出力端子と、前記第１の差動対の入力対の一方と前記第１のスイッチと前記第１の容量の接続点との間に、第３のスイッチを備えている、ことを特徴とする請求項６記載の差動増幅器。
【請求項９】
前記出力端子と、前記第１の差動対の入力対の他方と前記第２のスイッチと前記第２の容量の接続点との間に、常時オフの第４のスイッチを備えている、ことを特徴とする請求項８記載の差動増幅器。
【請求項１０】
第１の期間では、前記第２及び第３のスイッチをともにオンし、前記第１のスイッチをオフし、前記一の端子に第１の信号を与え、
前記第１の期間につづく第２の期間で、前記第３のスイッチをオフし、前記第１及び第２のスイッチをともにオンし、前記一の端子に前記第１の信号を与え、
前記第２の期間につづく第３の期間では、前記第３のスイッチをオフし、前記第１及び第２のスイッチの一方をオンし、他方をオフし、前記一の端子に第２の信号を与え、
前記第３の期間につづく第４の期間では、前記第１乃至第３のスイッチをともにオフし、前記一の端子に第３の信号を与える、
制御が行われる、ことを特徴とする請求項８又は９記載の差動増幅器。
【請求項１１】
前記出力端子と、前記第１の差動対の入力対の一方と前記第１のスイッチと前記第１の容量の接続点との間に、第３のスイッチを備え、
前記第１の差動対の入力対の他方と前記第２のスイッチの接続点と、前記第２の容量との間に、第５のスイッチを備え、
前記出力端子と、前記第２の容量と前記第５のスイッチの接続点との間に、第４のスイッチを備えている、ことを特徴とする請求項６記載の差動増幅器。
【請求項１２】
前記第１の差動対の入力対の一方と前記第１のスイッチの接続点と、前記第１の容量と前記第３のスイッチの接続点との間に常時オンの第６のスイッチを備えている、ことを特徴とする請求項１１記載の差動増幅器。
【請求項１３】
第１の期間では、前記第１のスイッチをオフし、前記第２、第３、第４のスイッチをオンし、第５のスイッチをオフし、前記一の端子に第１の信号を与え、
前記第１の期間につづく第２の期間では、前記第１、第２、第５のスイッチをともにオンし、前記第３及び第４のスイッチをともにオフし、前記一の端子に前記第１の信号を与え、
前記第２の期間につづく第３の期間では、前記第３及び第４のスイッチをオフし、前記第５のスイッチをオンし、前記第１及び第２のスイッチの一方をオンし、他方をオフし、前記一の端子に第２の信号を与え、
前記第３の期間につづく第４の期間では、前記第５のスイッチをオンし、前記第１、第２、第３、第４のスイッチをともにオフし、前記一の端子に前記第３の信号を与える、
制御が行われる、ことを特徴とする請求項１１又は１２記載の差動増幅器。
【請求項１４】
前記第３の信号が、前記第１の信号又は前記第２の信号と同一信号とされることを特徴とする請求項１乃至４、７、１０、１３のいずれか一に記載の差動増幅器。
【請求項１５】
互いに異なったレベルの複数の参照電圧を発生する参照電圧発生回路と、
入力デジタル信号に基づき、前記参照電圧発生回路からの参照電圧を、前記第１及び第２、第３の信号として選択する選択回路と、
前記選択回路から出力される前記第１、第２、第３の信号を前記第１乃至第３の端子にそれぞれ受ける、請求項２又は５に記載の差動増幅器を備えたデジタルアナログ変換回路。
【請求項１６】
互いに異なったレベルの複数の参照電圧を発生する参照電圧発生回路と、
入力デジタル信号に基づき、前記参照電圧発生回路からの参照電圧を、前記第１及び第２、第３の信号として選択する選択回路と、
前記選択回路から出力される前記第１、第２、第３の信号を前記一の端子に順次受ける、請求項３、６乃至１３のいずれか一に記載の差動増幅器を備えたデジタルアナログ変換回路。
【請求項１７】
請求項１５又は１６記載のデジタルアナログ変換回路を備え、入力される映像データ信号に応じてデータ線を駆動するデータドライバ。
【請求項１８】
請求項１７記載のデータドライバを備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅器及びデジタルアナログ変換器に関し、特に、表示装置のドライバ等に用いて好適な差動増幅器とデジタルアナログ変換器、該デジタルアナログ変換器を備えたデータドライバに関する。
【背景技術】
【０００２】
近時、表示装置は、薄型、軽量、低消費電力を特徴とする液晶表示装置（ＬＣＤ）が幅広く普及し、携帯電話機（モバイルフォン、セルラフォン）やＰＤＡ（パーソナルデジタルアシスタント）、ノートＰＣ等のモバイル機器の表示部に多く利用されてきた。しかし最近では液晶表示装置の大画面化や動画対応の技術も高まり、モバイル用途だけでなく据置型の大画面表示装置や大画面液晶テレビも実現可能になってきている。これらの液晶表示装置としては、高精細表示が可能なアクティブマトリクス駆動方式の液晶表示装置が利用されている。はじめに、図１７を参照して、アクティブマトリクス駆動方式の液晶表示装置の典型的な構成について概説しておく。なお、図１７には、液晶表示部の１画素に接続される主要な構成が、等価回路によって模式的に示されている。
【０００３】
一般に、アクティブマトリクス駆動方式の液晶表示装置の表示部９６０は、透明な画素電極９６４及び薄膜トランジスタ（ＴＦＴ）９６３をマトリックス状に配置した半導体基板（例えばカラーＳＸＧＡパネルの場合、１２８０×３画素列×１０２４画素行）と、面全体に１つの透明な電極９６６を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなる。
【０００４】
スイッチング機能を持つＴＦＴ９６３のオン・オフを走査信号により制御し、ＴＦＴ９６３がオンとなるときに、映像データ信号に対応した階調信号電圧が画素電極９６４に印加され、各画素電極９６４と対向基板電極９６６との間の電位差により液晶の透過率が変化し、ＴＦＴ９６３がオフとされた後も該電位差を液晶容量９６５で一定期間保持することで画像を表示するものである。
【０００５】
半導体基板上には、各画素電極９６４へ印加する複数のレベル電圧（階調信号電圧）を送るデータ線９６２と、走査信号を送る走査線９６１とが格子状に配線され（上記カラーＳＸＧＡパネルの場合、データ線は１２８０×３本、走査線は１０２４本）、走査線９６１及びデータ線９６２は、互いの交差部に生じる容量や対向基板電極との間に挟まれる液晶容量等により、大きな容量性負荷となっている。
【０００６】
なお、走査信号はゲートドライバ９７０より走査線９６１に供給され、また各画素電極９６４への階調信号電圧の供給はデータドライバ９８０よりデータ線９６２を介して行われる。またゲートドライバ９７０及びデータドライバ９８０は表示コントローラー９５０で制御され、それぞれ必要なクロックＣＬＫ、制御信号、電源電圧等が表示コントローラー９５０より供給され、映像データはデータドライバ９８０に供給される。なお現在では、映像データはデジタルデータが主流となっている。
【０００７】
１画面分のデータの書き換えは、１フレーム期間（１／６０・秒）で行われ、各走査線で１画素行毎（ライン毎）、順次、選択され、選択期間内に、各データ線より階調信号電圧が供給される。
【０００８】
なお、ゲートドライバ９７０は、少なくとも２値の走査信号を供給すればよいのに対し、データドライバ９８０は、データ線を階調数に応じた多値レベルの階調信号電圧で駆動することが必要とされる。このため、データドライバ９８０は、映像データを階調信号電圧に変換するデコーダと、その階調信号電圧をデータ線９６２に増幅出力する演算増幅器よりなるデジタルアナログ変換回路（ＤＡＣ）を備えている。
【０００９】
また、近時、液晶表示装置において、高画質化（多色化）が進み、少なくとも２６万色（ＲＧＢ各６ビット映像データ）、さらには２６８０万色（ＲＧＢ各８ビット映像データ）以上の需要が高まっている。
【００１０】
このため、多ビット映像データに対応した階調信号電圧を出力するデータドライバは、ＤＡＣの回路規模が増加し、それによりデータドライバＬＳＩのチップ面積が増加し、コスト高を招く要因となってきている。したがって、データドライバの面積を削減できる演算増幅器やデジタルアナログ変換回路（ＤＡＣ）が要請されている。
【００１１】
図１８は、図１７のデータドライバ９８０内のバッファ回路（データ線を駆動する駆動回路）等に用いられる差動増幅器の構成を示したものである（例えば特許文献１参照）。この差動増幅器は、素子ばらつきに起因する出力オフセットをキャンセルすることを目的としたオフセットキャンセルアンプであり、出力オフセットのキャンセルを目的としていない本発明とは異なるが、比較対象として以下に説明しておく。
【００１２】
図１８を参照すると、この従来の差動増幅器は、共通接続されたソースが定電流源Ｍ８を介して低位側電源ＶＳＳに接続され第１の差動対をなすＮＭＯＳトランジスタ対Ｍ３、Ｍ４と、共通接続されたソースが定電流源Ｍ９を介して低位側電源ＶＳＳに接続され第２の差動対をなすＮＭＯＳトランジスタ対Ｍ５、Ｍ６と、ソースが高位側電源ＶＤＤに接続されゲートとドレインが接続されドレインがＮＭＯＳトランジスタＭ４、Ｍ６のドレインに共通接続されたＰＭＯＳトランジスタＭ２と、ソースが高位側電源ＶＤＤに接続されゲートがＰＭＯＳトランジスタＭ２のゲートに接続されドレインがＮＭＯＳトランジスタＭ３、Ｍ５のドレインに共通接続されたＰＭＯＳトランジスタＭ１と、ソースが高位側電源ＶＤＤに接続されゲートがＰＭＯＳトランジスタＭ１のドレインに接続されドレインが出力端子Ｖｏｕｔに接続され増幅段をなすＰＭＯＳトランジスタＭ７と、出力端子Ｖｏｕｔと低位側電源ＶＳＳ間に接続された定電流源Ｍ１０と、トランジスタＭ４、Ｍ３のゲートと低位側電源ＶＳＳ間にそれぞれ接続された容量Ｃ１１、Ｃ１２と、ＮＭＯＳトランジスタＭ６のゲートと入力端子Ｖｉｎと出力端子Ｖｏｕｔの間にそれぞれ接続されたスイッチＳＷ１１、ＳＷ１２と、ＮＭＯＳトランジスタＭ３のゲートと入力端子Ｖｉｎとの間に接続されたスイッチＳＷ１６と、ＮＭＯＳトランジスタＭ４のゲートと出力端子Ｖｏｕｔとの間に接続されたスイッチＳＷ１３と、を備え、ＮＭＯＳトランジスタＭ５のゲートは入力端子Ｖｉｎに接続されている。
【００１３】
図１９は、図１８の回路のスイッチ制御を示すタイミングチャートである。図１９を参照すると、図１８に示す回路は、１データ出力期間の期間ｔ１に、スイッチＳＷ１１、ＳＷ１３、ＳＷ１６がオン状態とされ、スイッチＳＷ１２がオフ状態とされ、差動対（Ｍ３、Ｍ４）の入力対には、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが入力され、差動対（Ｍ５、Ｍ６）の入力対には、入力電圧Ｖｉｎが入力される。このとき容量素子Ｃ１１には、オフセット電圧Ｖｆを含んだ電圧（Ｖｉｎ＋Ｖｆ）が蓄積され、容量素子Ｃ１２には、入力電圧Ｖｉｎが蓄積される。
【００１４】
その後、期間ｔ２に、スイッチＳＷ１１、ＳＷ１３、ＳＷ１６がオフ状態とされ、スイッチＳＷ１２がオン状態とされ、差動対（Ｍ３、Ｍ４）の入力対には、容量素子Ｃ１２、Ｃ１１に蓄積された電圧Ｖｉｎ、（Ｖｉｎ＋Ｖｆ）がそれぞれ入力され、差動対（Ｍ５、Ｍ６）の入力対には、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとがそれぞれ入力される。期間ｔ１、ｔ２において、トランジスタＭ３、Ｍ４、Ｍ５のゲート電圧は変化していないため、トランジスタＭ６のゲート電圧も保持される。すなわちＶｏｕｔ＝Ｖｉｎとなり、図１８に示した回路は出力オフセットをキャンセルし、入力電圧と等しい電圧を増幅出力することができる。
【００１５】
【特許文献１】特開２００１−２９２０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図１８及び図１９を参照して説明した差動増幅器では、期間ｔ２において、差動対（Ｍ３、Ｍ４）の入力対には、期間ｔ１において、容量素子Ｃ１２、Ｃ１１に蓄積された電圧（入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ）が供給されるため、例えば電源ＶＳＳにノイズが発生した場合でも、容量素子Ｃ１２、Ｃ１１の端子電圧は同相で変動することにより、出力電圧Ｖｏｕｔに対するノイズの影響を抑制することができる。しかしながら、容量Ｃ２は、入力電荷（入力端子Ｖｉｎからの電荷）によって充電しなければならず、入力からみた容量（入力容量）は大となる。
【００１７】
また、図１８の差動増幅器においては、期間ｔ２において、スイッチＳＷ１３、ＳＷ１６はオフされ、差動対（Ｍ３、Ｍ４）の入力対（ゲート）は、入力Ｖｉｎ、出力Ｖｏｕｔから切り離されており、２つの差動対のうち一方の差動対（Ｍ５、Ｍ６）しか増幅動作に寄与していない。すなわち、高速動作対応の構成となっていない。
【００１８】
これに対して本発明の目的は、シリアル入力される複数の入力参照電圧に基づいて演算増幅出力する差動増幅器において、電源や信号ノイズやスイッチ・ノイズによる影響を抑制するとともに、高速動作を可能とする差動増幅器を提供することにある。
【００１９】
本発明の他の目的は、入力容量を実質的に低減する差動増幅器を提供することにある。
【００２０】
本発明のさらに他の目的は、少ない入力参照電圧から多くのレベルのアナログ電圧を出力可能とする演算アンプとして機能する差動増幅器を備えたデジタルアナログ変換回路、データドライバ、および表示装置を提供することにある。本発明のさらに他の目的は、デコーダ素子数を減らし省面積化を実現可能とする差動増幅器を備えたデジタルアナログ変換回路、データドライバ、および表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
【００２２】
本発明は、例えばシリアル入力演算増幅器において、２つの差動対の一方の差動入力対の両端に電圧蓄積用の容量を備えたものである。
【００２３】
本発明の１つのアスペクト（側面）に係る差動増幅器は、第１及び第２の差動対と、前記第１及び第２の差動対の出力対に共通接続された負荷回路と、を含む入力差動段と、前記第１及び第２の差動対の共通の出力信号を受け、出力端子を充電又は放電駆動する増幅段と、前記第１の差動対の入力対にそれぞれ接続された第１及び第２の容量と、を備え、前記第１の差動対の入力対は、第１及び第２の信号を受け、前記第２の差動対の入力対は、第３の信号及び前記出力端子からの帰還信号を受ける、ことを特徴とする。本発明において、前記第３の信号は、前記第１又は第２の信号と同一信号としてもよい。
【００２４】
本発明において、前記第１乃至第３の信号がそれぞれ供給される第１乃至第３の端子を備え、前記第１の差動対の入力対と前記第１及び第２の容量との接続点と、第１及び第２の信号が供給される第１及び第２の端子との間に、制御信号によりオン・オフ制御される第１及び第２のスイッチをそれぞれ備え、前記第３の端子は、前記第２の差動対の入力対の一方に接続されている、構成としてもよい。
【００２５】
本発明において、前記第１乃至第３の信号を予め定められた順に供給する一の端子を備え、前記第２の差動対の入力対は、前記一の端子及び前記出力端子からの帰還信号がそれぞれ入力され、前記一の端子と前記第１の差動対の入力対との間にそれぞれ接続された第１及び第２のスイッチを備えた構成としてもよい。
【００２６】
本発明において、前記出力端子からは、前記第３の信号に、前記第１及び第２の信号の差電圧を加えた電圧に対応する電圧が出力される。
【００２７】
本発明に他のアスペクトに係る差動増幅器は、第１及び第２、第３の入力端子と、出力端子と、出力対が共通に負荷回路に接続され、それぞれに対応する電流源で駆動される第１及び第２の差動対と、前記負荷回路と前記第１及び第２の差動対の出力対の共通接続点の少なくとも１つに入力端が接続され、出力端が前記出力端子に接続された増幅段と、を備え、前記第２の差動対の入力対には、前記第３の入力端子からの信号と、前記出力端子からの出力が帰還入力され、前記第１の差動対の入力対と前記第１及び第２の入力端子との間にそれぞれ接続された第１及び第２のスイッチと、前記第１の差動対の入力対と前記第１及び第２のスイッチの各接続点と、基準電圧端子との間にそれぞれ接続された第１及び第２の容量と、を備えた構成としてもよい。
【００２８】
本発明の他のアスペクト（側面）に係る差動増幅器は、一の入力端子と、出力端子と、出力対が共通に負荷回路に接続され、それぞれに対応する電流源で駆動される第１及び第２の差動対と、前記負荷回路と前記第１及び第２の差動対の出力対の共通接続点の少なくとも１つに入力端が接続され、出力端が前記出力端子に接続された増幅段と、を備え、前記第２の差動対の入力対には、前記一の入力端子からの信号と、前記出力端子からの出力が帰還入力され、前記一の入力端子と前記第１の差動対の入力対との間にそれぞれ接続された第１及び第２のスイッチと、前記第１の差動対の入力対と前記第１及び第２のスイッチの各接続点と基準電圧端子との間に接続された第１及び第２の容量と、を備えている。
【００２９】
本発明において、好ましくは、第１の期間では、前記第１及び第２のスイッチをともにオンし、前記一の端子に第１の信号を与え、
前記第１の期間につづく第２の期間では、前記第１及び第２のスイッチの一方をオンし、他方をオフし、前記一の端子に第２の信号を与え、
前記第２の期間につづく第３の期間では、前記第１及び第２のスイッチをともにオフし、前記一の端子に第３の信号を与える、制御が行われる。
【００３０】
本発明において、前記出力端子と、前記第１の差動対の入力対の一方と前記第１のスイッチと前記第１の容量の接続点との間に、第３のスイッチを備えた構成としてもよい。本発明において、前記出力端子と、前記第１の差動対の入力対の他方と前記第２のスイッチと前記第２の容量の接続点との間に、常時オフの第４のスイッチを備えた構成としてもよい。
【００３１】
本発明において、好ましくは、第１の期間では、前記第２及び第３のスイッチをともにオンし、前記第１のスイッチをオフし、前記一の端子に第１の信号を与え、
前記第１の期間につづく第２の期間で、前記第３のスイッチをオフし、前記第１及び第２のスイッチをともにオンし、前記一の端子に前記第１の信号を与え、
前記第２の期間につづく第３の期間では、前記第３のスイッチをオフし、前記第１及び第２のスイッチの一方をオンし、他方をオフし、前記一の端子に第２の信号を与え、
前記第３の期間につづく第４の期間では、前記第１乃至第３のスイッチをともにオフし、前記一の端子に第３の信号を与える、制御が行われる。
【００３２】
本発明において、前記出力端子と、前記第１の差動対の入力対の一方と前記第１のスイッチと前記第１の容量の接続点との間に、第３のスイッチを備え、前記第１の差動対の入力対の他方と前記第２のスイッチの接続点と、前記第２の容量との間に、第５のスイッチを備え、前記出力端子と、前記第２の容量と前記第５のスイッチの接続点との間に、第４のスイッチを備えた構成としてもよい。本発明において、前記第１の差動対の入力対の一方と前記第１のスイッチの接続点と、前記第１の容量と前記第３のスイッチの接続点との間に常時オンの第６のスイッチを備えた構成としてもよい。
【００３３】
本発明において、好ましくは、第１の期間では、前記第１のスイッチをオフ、前記第２、第３、第４のスイッチをオン、第５のスイッチをオフし、前記一の端子に第１の信号を与え、
前記第１の期間につづく第２の期間では、前記第１、第２、第５のスイッチをともにオン、前記第３及び第４のスイッチをともにオフし、前記一の端子に前記第１の信号を与え、
前記第２の期間につづく第３の期間では、前記第３及び第４のスイッチをオフし、前記第５のスイッチをオンし、前記第１及び第２のスイッチの一方をオンし、他方をオフし、前記一の端子に第２の信号を与え、
前記第３の期間につづく第４の期間では、前記第５のスイッチをオンし、前記第１、第２、第３、第４のスイッチをともにオフし、前記一の端子に第３の信号を与える、制御が行われる。本発明において、前記第３の信号は、前記第１又は第２の信号と同一信号としてもよい。
【００３４】
本発明に係るデジタルアナログ変換回路は、互いに異なったレベルの複数の参照電圧を発生する参照電圧発生回路と、入力デジタル信号に基づき、前記参照電圧発生回路からの参照電圧を、前記第１及び第２、第３の信号として選択する選択回路と、前記選択回路から出力される前記第１、第２、第３の信号を第１乃至第３の端子にそれぞれ受ける、本発明に係る差動増幅器を備えている。あるいは、本発明に係るデジタルアナログ変換回路は、互いに異なったレベルの複数の参照電圧を発生する参照電圧発生回路と、入力デジタル信号に基づき、前記参照電圧発生回路からの参照電圧を、前記第１及び第２、第３の信号として選択する選択回路と、前記選択回路から出力される前記第１、第２、第３の信号を前記一の端子に順次受ける、本発明に係る差動増幅器を備えている。
【００３５】
本発明に係るデータドライバは、前記デジタルアナログ変換器を備え、入力される映像データ信号に応じてデータ線を駆動する。本発明の表示装置は、このデータドライバを備えている。
【発明の効果】
【００３６】
本発明によれば、シリアル入力される複数の入力参照電圧に基づいて演算増幅出力する差動増幅器を実現するとともに、電源及び信号ノイズやスイッチングノイズを低減することができる。そして本発明によれば、２つの差動対を、共に増幅動作に寄与させ、高速化する。
【００３７】
本発明によれば、差動対の入力対に接続する容量の容量値を小さくすることで、入力容量を低減することができる。
【００３８】
さらに、本発明によれば、シリアル入力される複数の入力参照電圧に基づいて演算増幅出力可能な差動増幅器を備えたデジタルアナログ変換回路において、デコーダ回路の構成を簡易化し、省面積化を実現可能としている。
【発明を実施するための最良の形態】
【００３９】
上記した本発明についてさらに詳細に説述すべく添付図面を参照して説明する。本発明に係る差動増幅器は、図１を参照すると、第１、第２、第３の入力端子（１、２、３）と、出力端子（４）と、出力対が共通に負荷回路（５３７、５３８）に接続され、対応する電流源（５３５、５３６）でそれぞれ駆動される第１、第２の差動対をなすトランジスタ対（５３１、５３２）、（５３３、５３４）を有し、負荷回路（５３７、５３８）と第１、第２の差動対（５３１、５３２）、（５３３、５３４）の出力対の共通接続点の少なくとも１つに入力端が接続され、出力端が、出力端子（４）に接続された増幅段（５３９）を備えている。第２の差動対（５３３、５３４）の入力対には、第３の入力端子（３）からの信号と、出力端子（４）からの帰還信号が入力され、第１の差動対（５３１、５３２）の入力対と、第１、第２の入力端子（１、２）との間には、第１、第２のスイッチ（ＳＷ１、ＳＷ２）がそれぞれ接続されている。第１の差動対（５３１、５３２）の入力対と、基準電圧端子（ＶＳＳ）との間には第１、第２の容量（Ｃ１、Ｃ２）がそれぞれ接続されている。
【００４０】
あるいは、本発明を実施するにあたり別の形態としては、図２を参照すると、第１、第２、第３の信号を予め定められた順に供給するための一の端子（１）を備え、第１及び第２の差動対をなすトランジスタ対（５３１、５３２）、（５３３、５３４）と、第１及び第２の差動対（５３１、５３２）、（５３３、５３４）の出力対に共通接続された負荷回路（５３７、５３８）と、を含む入力差動段と、第１及び第２の差動対（５３１、５３２）、（５３３、５３４）の出力対の共通接続点の少なくとも１つに入力端が接続され、出力端が、出力端子（４）に接続された増幅段（５３９）と、を備え、第１の差動対（５３１、５３２）の入力対は、それぞれ第１及び第２のスイッチ（ＳＷ１、ＳＷ２）を介して、前記一の端子（１）と接続され、第２の差動対（５３３、５３４）の入力対には、前記一の端子（１）及び出力端子（４）からの帰還信号が入力される。かかる回路構成において、第１の期間で第１及び第２のスイッチ（ＳＷ１、ＳＷ２）をともにオンし、一の端子（１）に第１の信号を与え、前記第１の期間につづく第２の期間では、前記第１及び第２のスイッチ（ＳＷ１、ＳＷ２）の一方をオンし他方をオフし、一の端子（１）に第２の信号を与え、前記第２の期間につづく第３の期間では前記第１及び第２のスイッチ（ＳＷ１、ＳＷ２）をオフし、第３の信号を与える制御を行ってもよい。以下実施例に即して説明する。
【実施例】
【００４１】
図１は、本発明の第１の実施例の差動増幅器の構成を示す図である。図１を参照すると、本実施例の差動増幅器は、ソースが共通接続され、ゲートがスイッチＳＷ１、ＳＷ２を介して端子１、２にそれぞれ接続され第１の差動対（５３１、５３２）を構成するＮＭＯＳトランジスタ５３２、５３１と、ＮＭＯＳトランジスタ５３２、５３１の共通ソースと低位側電源ＶＳＳ間に接続された定電流源５３５と、ソースが共通接続され、ゲートが端子３、出力端子４にそれぞれ接続され第２の差動対（５３３、５３４）を構成するＮＭＯＳトランジスタ５３３、５３４と、ＮＭＯＳトランジスタ５３３、５３４の共通ソースと低位側電源ＶＳＳ間に接続された定電流源５３６と、ソースが高位側電源ＶＤＤに接続されドレインとゲートが接続されたＰＭＯＳトランジスタ５３７と、ソースが高位側電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタ５３７のゲートに接続されたＰＭＯＳトランジスタ５３８とを備え、ＰＭＯＳトランジスタ５３７のドレインは、ＮＭＯＳトランジスタ５３２、５３４のドレインと共通接続され、ＰＭＯＳトランジスタ５３８のドレインは、ＮＭＯＳトランジスタ５３１、５３３のドレインと共通接続されている。またＰＭＯＳトランジスタ５３８のドレインは増幅段５３９の入力端に接続され、増幅段５３９の出力端は、差動増幅器の出力端子４に接続されている。スイッチＳＷ２とＮＭＯＳトランジスタ５３１のゲートとの接続点（端子）Ｔ１と、低位側電源ＶＳＳとの間には容量Ｃ２が接続され、スイッチＳＷ１とＮＭＯＳトランジスタ５３２のゲートとの接続点（端子）Ｔ２と低位側電源ＶＳＳとの間には容量Ｃ１が接続されている。ＰＭＯＳトランジスタ５３７、５３８は、差動対（５３１、５３２）、（５３３、５３４）の共通の能動負荷をなすカレントミラー回路である。
【００４２】
ここで、図１に示した回路構成の動作原理を説明するため、図１の基本回路となる図１５に即して説明しておく。図１５に示された構成は、第１及び第２の差動対を有し、第１の差動対の入力対が端子Ｔ１、Ｔ２に接続され、第２の差動対の入力対が端子Ｔ０及び出力端子４に接続され、端子Ｔ０、Ｔ１、Ｔ２に与えられた電圧Ｖ（Ｔ０）、Ｖ（Ｔ１）、Ｖ（Ｔ２）の演算増幅電圧を出力する差動増幅器である。具体的には、負荷回路をなすカレントミラー（トランジスタ５３７、５３８よりなる）に出力対が共通に接続された２つの差動段（差動トランジスタ対５３１、５３２と電流源トランジスタ５３５、差動トランジスタ対５３３、５３４と電流源トランジスタ５３６）を備え、差動対（５３１、５３２）の非反転入力端（正転入力端）と反転入力端をなすトランジスタ５３１、５３２のゲートは、端子Ｔ１と端子Ｔ２にそれぞれ接続され、差動対（５３３、５３４）の非反転入力端と反転入力端（トランジスタ５３３、５３４のゲート）は、端子Ｔ０と出力端子４にそれぞれ接続されており、増幅段５３９は、カレントミラー（５３７、５３８）の出力端（トランジスタ５３１、５３３、５３８の接続点）の電圧を入力し、出力端は出力端子４に接続されている。
【００４３】
図１５において、２対の差動トランジスタ対を同じサイズのトランジスタで構成し、それぞれの差動対を駆動する電流源（５３５、５３６）の電流も等しく設定した場合、Ｖ（Ｔ０）に、Ｖ（Ｔ１）とＶ（Ｔ２）の差電圧｛Ｖ（Ｔ１）−Ｖ（Ｔ２）｝を加算した電圧を、出力電圧Ｖｏｕｔとして出力することができる。この原理について、図１６を参照して説明する。図１６は、Ｖ（Ｔ１）＞Ｖ（Ｔ２）の場合の作用を説明するための図である。図１６には、ドレイン・ソース間電流Ｉｄｓとゲート電圧Ｖとの関係図において、トランジスタ５３１、５３２の特性曲線１とトランジスタ５３３、５３４の特性曲線２とが示されている。これらのトランジスタの動作点は、それぞれの特性曲線上に存在する。なお、２つの差動対のそれぞれのソース電位が個別に変化することにより、２つの特性曲線は、単に横軸方向にずれているだけである。
【００４４】
トランジスタ５３１、５３２、５３３、５３４のそれぞれの動作点ａ、ｂ、ｃ、ｄに対応する電流（ドレイン−ソース間電流）を、それぞれＩａ、Ｉｂ、Ｉｃ、Ｉｄとすると、図１６における各トランジスタの電流の関係として、次式（１）、（２）が成り立つ。
【００４５】
Ｉａ＋Ｉｂ＝Ｉｃ＋Ｉｄ          …（１）
Ｉａ＋Ｉｃ＝Ｉｂ＋Ｉｄ          …（２）
【００４６】
ここで、（１）式は、電流源５３５、５３６の電流が等しいことにより導かれる式であり、（２）式は、カレントミラー（５３７、５３８）の入出力電流が等しいことにより導かれる式である。
【００４７】
上記関係式を解くと、次式（３）が導かれる。
【００４８】
Ｉａ＝Ｉｄ、Ｉｂ＝Ｉｃ          …（３）
【００４９】
（３）式より、４つの動作点ａ、ｂ、ｃ、ｄは、図１６のように定まる。ここで、線分ａｄと線分ｂｃは等しいので、それぞれの線分に対応する電位差｛Ｖｏｕｔ−Ｖ（Ｔ１）｝と｛Ｖ（Ｔ０）−Ｖ（Ｔ２）｝は等しくなる。これより、出力電圧Ｖｏｕｔは、次式（４）で与えられる。
【００５０】
Ｖｏｕｔ＝Ｖ（Ｔ０）＋｛Ｖ（Ｔ１）−Ｖ（Ｔ２）｝  …（４）
【００５１】
（４）式において、Ｖ（Ｔ０）＝Ｖ（Ｔ１）とすると、
Ｖｏｕｔ＝｛２・Ｖ（Ｔ１）−Ｖ（Ｔ２）｝
となり、Ｖ（Ｔ１）、Ｖ（Ｔ２）を１：２に外挿する外挿アンプとなる。
【００５２】
また、（４）式において、Ｖ（Ｔ２）＝Ｖｏｕｔとすると、
Ｖｏｕｔ＝｛Ｖ（Ｔ０）＋Ｖ（Ｔ１）｝／２
となり、Ｖ（Ｔ０）、Ｖ（Ｔ１）を１：１に内挿する内挿アンプとなる。
【００５３】
なお、図１６は、Ｖ（Ｔ１）≧Ｖ（Ｔ２）の場合の作用を示す図であるが、Ｖ（Ｔ１）≦Ｖ（Ｔ２）の場合も同様となる。
【００５４】
図１６に示す作用（動作原理）は、２つの電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）の電圧差が変化しても成り立つ。したがって、図１５の演算増幅回路は、高精度出力可能な増幅回路となる。ただし、２つの電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）の電圧差の範囲は限界があり、差動対（５３１、５３２）が差動動作可能な範囲となる。したがって、電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）は、比較的近い値とされ、一方、電圧Ｖ（Ｔ０）は、低電位電源ＶＳＳから高電位電源ＶＤＤの範囲内の任意の値をとることができる。
【００５５】
図１の構成は、図１５の構成において、端子Ｔ１、Ｔ２とＶＳＳ間にそれぞれ接続された容量Ｃ２、Ｃ１を備え、端子Ｔ１、Ｔ２と端子２、１間にスイッチＳＷ２、ＳＷ１を備えたものである。これ以外は、図１５の構成と同様である。
【００５６】
本実施例によれば、差動対（５３１、５３２）の差動入力対に容量Ｃ２、Ｃ１を接続し、端子Ｔ１、Ｔ２へ入力される電圧を蓄積可能とすることにより、入力端子Ｔ０、Ｔ１、Ｔ２へそれぞれ供給される電圧が、時間的にずれていてもよい。
【００５７】
本実施例において、その出力電圧Ｖｏｕｔは、（４）式と同様である。
【００５８】
本実施例によれば、差動対（５３１、５３２）の入力対（ゲート）に共に容量Ｃ１、Ｃ２及びスイッチＳＷ１、ＳＷ２を備えたことにより、電源・信号ノイズや、スイッチ・ノイズ（ＳＷ１、ＳＷ２）の影響を抑え、出力電圧の高精度化を実現することができる。これは、本実施例においては、差動対（５３１、５３２）の入力対の電位が、電源・信号ノイズ等に対して同相で変動するため、入力対の電位差（差電圧）は保持され、出力電圧には影響を与えないためである。したがって、容量Ｃ１、Ｃ２の容量値を小さくすることができ、この結果、入力容量を小さくすることができる。
【００５９】
なお、本実施例においては、スイッチＳＷ１、ＳＷ２のオン、オフ制御は、必ずしも同相ではなく、タイミングが少しずれていても構わない。スイッチＳＷ１、ＳＷ２のオン、オフ制御が時間的にずれていても、電源・信号ノイズや、スイッチ・ノイズをキャンセルできることは、本発明の特徴の一つである。
【００６０】
スイッチＳＷ１、ＳＷ２は、端子Ｔ２、Ｔ１へ入力される電圧の供給に応じて、オン、オフ制御し、容量Ｃ１、Ｃ２にそれぞれ電圧Ｖ（Ｔ２）、Ｖ（Ｔ１）をそれぞれ蓄積する。
【００６１】
スイッチＳＷ１、ＳＷ２がオンして容量Ｃ１、Ｃ２にそれぞれ電圧Ｖ（Ｔ２）、Ｖ（Ｔ１）を蓄積し、スイッチＳＷ１、ＳＷ２をオフして、端子Ｔ１、Ｔ２の差電圧、Ｖ（Ｔ１）−Ｖ（Ｔ２）と、端子Ｔ０の電圧Ｖ（Ｔ０）を加算した電圧（（４）式）が、出力電圧Ｖｏｕｔとして出力される。
【００６２】
本実施例においても、Ｖ（０）＝Ｖ（Ｔ１）とすると、Ｖ（Ｔ１）、Ｖ（Ｔ２）を１：２に外挿する外挿アンプとなる。また、Ｖ（Ｔ２）＝Ｖｏｕｔとすると、Ｖ（０）、Ｖ（Ｔ１）を１：１に内挿する内挿アンプとなる。
【００６３】
なお、本実施例において、一端が、端子Ｔ２、Ｔ１にそれぞれ接続されている容量Ｃ１、Ｃ２の他端は、低電位電源ＶＳＳに接続される構成に限定されるものでない。すなわち、容量Ｃ１、Ｃ２の他端は、低電位電源ＶＳＳ以外にも、任意の電位端子に共通接続されていればよい。以下で説明される他の実施例についても同様のことがいえる。
【００６４】
次に、本発明の第２の実施例を説明する。図２は、本発明の第２の実施例の差動増幅器の構成を示す図である。図２を参照すると、本実施例は、図１に示した差動増幅器において、端子１、２、３を１つにまとめて共通の端子１とした構成である。なお、端子Ｔ０は端子１に直接接続されている。スイッチＳＷ１、ＳＷ２は、一端が、差動対（５３１、５３２）の入力対（端子Ｔ２、Ｔ１）にそれぞれ接続され、他端は端子１に共通接続されている。これ以外の構成は、前記第１の実施例と同じである。
【００６５】
本実施例においては、端子Ｔ０、Ｔ１、Ｔ２へ入力される電圧は、端子１よりシリアルに供給される。スイッチＳＷ１、ＳＷ２は、端子Ｔ２、Ｔ１へ供給されるべき電圧の供給順にオンからオフに切替制御され、容量Ｃ１、Ｃ２には、端子１からの電圧がそれぞれ蓄積される。
【００６６】
シリアル入力された３つの信号電圧Ｖ（Ｔ０）、Ｖ（Ｔ１）、Ｖ（Ｔ２）に対して、（４）式と同様の電圧Ｖｏｕｔ＝Ｖ（Ｔ０）＋｛Ｖ（Ｔ１）−Ｖ（Ｔ２）｝が出力される。
【００６７】
図３は、図２の差動増幅器の動作を説明する図である。図３には、１データ期間において、入力端子１から差動対の各端子Ｔ０、Ｔ１、Ｔ２へ最終的に供給される電圧Ｖ（Ｔ０）、Ｖ（Ｔ１）、Ｖ（Ｔ２）の供給順と、スイッチＳＷ１、ＳＷ２のオン・オフ制御が示されている。図３では、期間ｔ１、ｔ２、ｔ３において、Ｖ（Ｔ２）、Ｖ（Ｔ１）、Ｖ（Ｔ０）が順番に供給される。
【００６８】
期間ｔ１では、スイッチＳＷ１、ＳＷ２がともにオンされ、端子１から電圧Ｖ（Ｔ２）が端子Ｔ２、Ｔ１に供給され、容量Ｃ１、Ｃ２に蓄積される。このとき、端子Ｔ１の電圧Ｖ（Ｔ１）は、Ｖ（Ｔ１）＝Ｖ（Ｔ２）となり、電圧Ｖ（Ｔ２）は、端子Ｔ０にも供給され、Ｖ（Ｔ０）＝Ｖ（Ｔ２）となるので、（４）式より、出力端子４の電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖ（Ｔ２）
となる。
【００６９】
期間ｔ２では、スイッチＳＷ１はオフされ、スイッチＳＷ２はオン状態のままとされる。このとき、端子Ｔ２では容量Ｃ１に蓄積された電圧Ｖ（Ｔ２）がホールドされ、端子Ｔ１には端子１より電圧Ｖ（Ｔ１）が供給され、容量Ｃ２に蓄積される。また、端子Ｔ０にも電圧Ｖ（Ｔ１）が供給され、Ｖ（Ｔ０）＝Ｖ（Ｔ１）となる。よって、（４）式より、出力端子４の電圧Ｖｏｕｔは、
Ｖｏｕｔ＝｛２・Ｖ（Ｔ１）−Ｖ（Ｔ２）｝
となる。
【００７０】
期間ｔ３では、スイッチＳＷ１、スイッチＳＷ２はともにオフされ、このとき、端子Ｔ２、Ｔ１では、容量Ｃ１、Ｃ２に蓄積された電圧Ｖ（Ｔ２）、Ｖ（Ｔ１）がそれぞれホールドされる。また、端子Ｔ０に電圧Ｖ（Ｔ０）が供給されるので、（４）式より、出力端子４の電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖ（Ｔ０）＋｛Ｖ（Ｔ１）−Ｖ（Ｔ２）｝
となる。
【００７１】
本実施例において、期間ｔ３に端子１より供給される電圧Ｖ（Ｔ０）が、Ｖ（Ｔ１）と等しいとき、期間ｔ２の出力電圧Ｖｏｕｔ＝｛２・Ｖ（Ｔ１）−Ｖ（Ｔ２）｝が、期間ｔ３でも引き続き出力端子４より出力される。このときの出力電圧Ｖｏｕｔは、電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）を１対２に外挿する電圧となる。
【００７２】
図４は、図２の差動増幅器の動作の別の例を説明する図である。図４には、入力端子１から差動対の各端子Ｔ０、Ｔ１、Ｔ２へ供給される電圧Ｖ（Ｔ０）、Ｖ（Ｔ１）、Ｖ（Ｔ２）の供給順と、スイッチＳＷ１、ＳＷ２のオン・オフ制御が示されている。図４に示す例では、期間ｔ１、ｔ２、ｔ３において、Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）が順番に供給される。
【００７３】
期間ｔ１では、スイッチＳＷ１、ＳＷ２がともにオンされ、端子１から電圧Ｖ（Ｔ１）が端子Ｔ２、Ｔ１に供給され、容量Ｃ１、Ｃ２に蓄積される。このとき、端子Ｔ２の電圧Ｖ（Ｔ２）は、Ｖ（Ｔ２）＝Ｖ（Ｔ１）となり、電圧Ｖ（Ｔ１）は端子Ｔ０にも供給され、Ｖ（Ｔ０）＝Ｖ（Ｔ１）となるので、（４）式より、出力端子４の電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖ（Ｔ１）
となる。
【００７４】
期間ｔ２ではスイッチＳＷ２はオフ、スイッチＳＷ１はオンされる。このとき、端子Ｔ１では容量Ｃ２に蓄積した電圧Ｖ（Ｔ１）がホールドされ、端子Ｔ２は、端子１より電圧Ｖ（Ｔ２）が供給され、容量Ｃ１に蓄積される。また、端子Ｔ０にも、電圧Ｖ（Ｔ２）が供給され、Ｖ（Ｔ０）＝Ｖ（Ｔ２）となるので、（４）式より、出力端子４の電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖ（Ｔ１）
となる。
【００７５】
期間ｔ３ではスイッチＳＷ１、ＳＷ２がともにオフされ、このとき、端子Ｔ２、Ｔ１では、容量Ｃ１、Ｃ２に蓄積した電圧Ｖ（Ｔ２）、Ｖ（Ｔ１）がそれぞれホールドされる。また、端子Ｔ０に電圧Ｖ（Ｔ０）が供給されるので、（４）式より、出力端子４の電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖ（Ｔ０）＋｛Ｖ（Ｔ１）−Ｖ（Ｔ２）｝
となる。
【００７６】
次に、本発明の第３の実施例を説明する。図５は、本発明の第３の実施例の構成を示す図である。図５を参照すると、本実施例は、図２に示した差動増幅器の構成において、出力端子４と端子Ｔ２の間にスイッチＳＷ３をさらに備え、出力端子４と端子Ｔ１の間にスイッチＳＷ４をさらに備えている。これ以外の構成は、図２の構成と同一である。本実施例は、前記第２の実施例とスイッチの制御が相違している。
【００７７】
図６は、図５の動作を説明するための図であり、１データ期間において、入力端子１から差動対の各端子Ｔ０、Ｔ１、Ｔ２へ最終的に供給される電圧Ｖ（Ｔ０）、Ｖ（Ｔ１）、Ｖ（Ｔ２）の供給順と、スイッチＳＷ１、ＳＷ２、ＳＷ３のオン・オフ制御が示されている。図６を参照すると、図３の期間ｔ１、ｔ２、ｔ３に対して、ｔ１の前に期間ｔ０が挿入されており、期間ｔ０、ｔ１、ｔ２、ｔ３において、Ｖ（Ｔ２）、Ｖ（Ｔ２）、Ｖ（Ｔ１）、Ｖ（Ｔ０）が順に供給される。ただし、本実施例において、スイッチＳＷ４は、常時オフとされる。なお、スイッチＳＷ４は、端子Ｔ２におけるスイッチＳＷ３の寄生容量に対応し、端子Ｔ１にスイッチＳＷ４の寄生容量を与えるダミースイッチである。したがって、オフ時のスイッチ寄生容量が無視できる場合には、スイッチＳＷ４は省略してもよい。
【００７８】
期間ｔ０において、スイッチＳＷ１はオフ、ＳＷ２、ＳＷ３はともにオンとされ、端子Ｔ０、Ｔ１には、端子１より、電圧Ｖ（Ｔ２）が供給され、容量Ｃ２に蓄積され、端子Ｔ２は出力端子４に接続される。このとき、２つの差動対（５３１、５３２）、（５３３、５３４）はともに非反転入力端に電圧Ｖ（Ｔ２）が供給され、反転入力端に出力端子４が接続されたボルテージフォロワ構成となり、出力電圧Ｖｏｕｔの変化を高速化させることができる。そして、出力端子４の電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖ（Ｔ２）となる。容量Ｃ１には、出力端子４より電圧Ｖ（Ｔ２）が供給されて蓄積される。期間ｔ１、ｔ２、ｔ３では、スイッチＳＷ３はオフされ、図３の制御と同一であるため、その説明は省略する。
【００７９】
本実施例と前記第２の実施例との相違点として、前記第２の実施例では、出力電圧Ｖｏｕｔが前のデータ期間の出力電圧から大きく変動する場合、ボルテージフォロワ接続の差動対（５３３、５３４）しか、出力変化に作用しないため、出力電圧Ｖｏｕｔを高速に変化させるには、電流源５３５、５３６の電流値を増加させることが必要とされる。
【００８０】
一方、本実施例では、期間ｔ０に、２つの差動対（５３１、５３２）、（５３３、５３４）が出力変化に作用するため、電流源５３５、５３６の電流を増やさずとも、高速動作を可能としている。期間ｔ０において、出力電圧ＶｏｕｔはＶ（Ｔ２）である。よって、期間ｔ３の出力電圧Ｖｏｕｔ＝Ｖ（Ｔ０）＋｛Ｖ（Ｔ１）−Ｖ（Ｔ２）｝が、Ｖ（Ｔ２）と比較的近い電圧であるときに、この高速動作が効果的に作用する。
【００８１】
なお、図６では、図３の期間ｔ１、ｔ２、ｔ３に対して、ｔ１の前に期間ｔ０を挿入した場合の実施例を示したが、図４の期間ｔ１、ｔ２、ｔ３に対して、ｔ１の前に期間ｔ０を挿入し、同様のスイッチ制御を行っても出力電圧Ｖｏｕｔの高速変化を実現できる。この場合、期間ｔ０の出力電圧ＶｏｕｔはＶ（Ｔ１）となり、期間ｔ１からは、スイッチＳＷ３はオフされ、図４の制御と同一となる。
【００８２】
次に、本発明の第４の実施例を説明する。図７は、本発明の第４の実施例の差動増幅器の構成を示す図である。図７を参照すると、本実施例は、図５に示した前記第３の実施例の差動増幅器の構成において、端子Ｔ１と容量Ｃ２の間にスイッチＳＷ５を備え、端子Ｔ２と容量Ｃ１の間にスイッチＳＷ６を備えている。これ以外の構成は、図５の構成と同一である。本実施例は、前記第２及び第３の実施例とスイッチの制御が相違している。
【００８３】
図８は、図７の動作を説明する図で、１データ期間において、入力端子１から差動対の各端子Ｔ０、Ｔ１、Ｔ２へ最終的に供給される電圧Ｖ（Ｔ０）、Ｖ（Ｔ１）、Ｖ（Ｔ２）の供給順と、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５のオン・オフ制御が示されている。図８を参照すると、図３の期間ｔ１、ｔ２、ｔ３に対して、ｔ１の前に期間ｔ０が挿入されており、期間ｔ０、ｔ１、ｔ２、ｔ３において、Ｖ（Ｔ２）、Ｖ（Ｔ２）、Ｖ（Ｔ１）、Ｖ（Ｔ０）が順に供給される。スイッチＳＷ６は常時オンのダミースイッチである。スイッチＳＷ６は端子Ｔ１におけるスイッチＳＷ５の寄生容量に対応し、端子Ｔ２におけるスイッチＳＷ６の寄生容量を与えるダミースイッチである。したがって、オン時のスイッチ寄生容量が無視できる場合には、スイッチＳＷ６は省略してもよい。
【００８４】
期間ｔ０において、スイッチＳＷ１、ＳＷ５はオフ、ＳＷ２、ＳＷ３、ＳＷ４はオンとされ、端子Ｔ０、Ｔ１は端子１より電圧Ｖ（Ｔ２）が供給され、端子Ｔ２は出力端子４に接続される。このとき２つの差動対（５３１、５３２）、（５３３、５３４）はともに非反転入力端に電圧Ｖ（Ｔ２）が供給され、反転入力端に出力端子４が接続されたボルテージフォロワ構成となり、出力電圧Ｖｏｕｔの変化を高速化させることができる。そして出力端子４はＶｏｕｔ＝Ｖ（Ｔ２）となり、容量Ｃ１、Ｃ２はＳＷ３、ＳＷ４を介して出力端子４より電圧Ｖ（Ｔ２）が供給されて蓄積される。期間ｔ１、ｔ２、ｔ３では、スイッチＳＷ３、ＳＷ４はオフされ、スイッチＳＷ５はオンされ、図３の制御と同一である。
【００８５】
本実施例と前記第２及び第３の実施例との相違点として、本実施例では、前記第３の実施例と同様、期間ｔ０に２つの差動対（５３１、５３２）、（５３３、５３４）が出力変化に作用させて高速動作を可能としている。
【００８６】
また、前記第３の実施例と異なり、本実施例では、容量Ｃ１、Ｃ２は、ともに出力端子４より増幅された電圧Ｖ（Ｔ２）が供給されて電荷の蓄積を行うため、期間ｔ１以降の容量Ｃ１、Ｃ２の蓄積電圧は入力電圧との差分だけでよく、入力容量を実質的に低減することができる。したがって、外部から入力端子１を介した電荷供給量を低減することができる。そして、入力容量の低減により、高速動作や入力端子１に電圧を供給する外部回路の簡素化が可能となる。
【００８７】
なお、図８では、図３の期間ｔ１、ｔ２、ｔ３に対して、ｔ１の前に期間ｔ０を挿入した場合の実施例を示したが、図４の期間ｔ１、ｔ２、ｔ３に対して、ｔ１の前に期間ｔ０を挿入し同様のスイッチ制御を行っても出力電圧Ｖｏｕｔの高速変化、ならびに入力容量の実質的低減を実現できる。この場合、期間ｔ０の出力電圧ＶｏｕｔはＶ（Ｔ１）となり、期間ｔ１からは、スイッチＳＷ３、ＳＷ４はオフされ、スイッチＳＷ５はオンされ、図４の制御と同一となる。
【００８８】
図９は、前記した本発明の差動増幅器による多値出力化の一実施例を説明するための図である。図９（Ａ）は、入出力レベルの関係を示しており、図９（Ｂ）は、４つの出力レベルを２ビットデジタルデータ（Ｄ１、Ｄ０）に関連付けた電圧選択状態の関係を示している。
【００８９】
図９（Ａ）には、入力電圧が、電圧Ｖｎ、Ｖｎ＋１、Ｖａ、Ｖｂ（但し、Ｖａ＝Ｖｎ、Ｖｎ＜Ｖｎ＋１）の３つのレベルの場合を示す。
【００９０】
そして、電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）へ電圧Ｖｎ（Ｖａ）、Ｖｎ＋１、Ｖｂを選択的に入力することにより、出力電圧として、Ｖｏ１〜Ｖｏ４の４つのレベルを出力することができる。
【００９１】
具体的には、電圧Ｖｏ１を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖａ、Ｖｂ、Ｖｎ）と選択すると、上式（４）より、
Ｖｏ１＝Ｖｎ−（Ｖｂ−Ｖａ）      …（５）
となる。
【００９２】
すなわち、電圧Ｖｏ１は、電圧Ｖｎから、電位差（Ｖｂ−Ｖａ）だけ、低電位側へレベルシフトされた電圧となる。
【００９３】
また、電圧Ｖｏ２を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｂ、Ｖａ、Ｖｎ）
と選択すると、
Ｖｏ２＝Ｖｎ＋（Ｖｂ−Ｖａ）      …（６）
となる。
【００９４】
すなわち、電圧Ｖｏ２は、電圧Ｖｎから、電位差（Ｖｂ−Ｖａ）だけ、高電位側へレベルシフトされた電圧となる。
【００９５】
また、電圧Ｖｏ３を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖａ、Ｖｂ、Ｖｎ＋１）
と選択すると、
Ｖｏ３＝Ｖｎ＋１−（Ｖｂ−Ｖａ）      …（７）
となる。
【００９６】
すなわち、電圧Ｖｏ３は、電圧Ｖｎ＋１から、電位差（Ｖｂ−Ｖａ）だけ、低電位側へレベルシフトされた電圧となる。
【００９７】
また、電圧Ｖｏ４を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｂ、Ｖａ、Ｖｎ＋１）
と選択すると、
Ｖｏ４＝Ｖｎ＋１＋（Ｖｂ−Ｖａ）      …（８）
となる。
【００９８】
すなわち、電圧Ｖｏ４は、電圧Ｖｎ＋１から、電位差（Ｖｂ−Ｖａ）だけ、高電位側へレベルシフトされた電圧となる。
【００９９】
以上より、３つの入力電圧Ｖｎ（Ｖａ）、Ｖｎ＋１、Ｖｂに対して、４つのレベルＶｏ１、Ｖｏ２、Ｖｏ３、Ｖｏ４の電圧出力が可能である。
【０１００】
なお、図９（Ａ）において、Ｖｂ、Ｖａの電位差が、Ｖｎ＋１、Ｖｎの電位差の１／４になるように設定すると、４つの出力レベルを電位差（Ｖｂ−Ｖａ）の等間隔のレベルにすることができる。
【０１０１】
また、図９（Ｂ）に示すように、２ビットデジタルデータ（Ｄ１、Ｄ０）によって、４つの電圧Ｖｏ１〜Ｖｏ４を選択出力することも可能である。
【０１０２】
なお、図９（Ａ）、図９（Ｂ）は４つの出力レベルの実施例を示しているが、入力電圧を増やせば、それに応じて出力レベルを増やすことができる。例えば、ｍ個の入力電圧からＶ（Ｔ０）を選択すれば、（Ｖ（Ｔ１）、Ｖ（Ｔ２））の（Ｖａ、Ｖｂ）、（Ｖｂ、Ｖａ）の選択に応じて、Ｖ（Ｔ０）の電圧レベルから電位差（Ｖｂ−Ｖａ）が加算、及び減算された電圧レベルの最大２ｍ個の電圧レベルを出力することができる。なお図９（Ａ）ではＶａ＝Ｖｎとした例を示したが、電圧Ｖａ、Ｖｂは任意に設定することができる。
【０１０３】
図１０（Ａ）、図１０（Ｂ）は、本発明の差動増幅器による多値出力の図９とは別の実施例を説明するための図である。
【０１０４】
図１０（Ａ）は、入出力レベルの関係を示し、図１０（Ｂ）は、４つの出力レベルを２ビットデジタルデータ（Ｄ１、Ｄ０）に関連付けた電圧選択状態の関係を示す。図１０（Ａ）には、入力電圧が電圧Ｖｎ、Ｖｎ＋１（但し、Ｖｎ＜Ｖｎ＋１）の２つのレベルの場合を示す。そして、電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）へ電圧Ｖｎ、Ｖｎ＋１を選択的に入力することにより、出力電圧として、Ｖｏ１〜Ｖｏ４の４つのレベルを出力することができる。
【０１０５】
具体的には、電圧Ｖｏ１を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｎ、Ｖｎ＋１、Ｖｎ）と選択すると、上式（４）より、
Ｖｏ１＝Ｖｎ−（Ｖｎ＋１−Ｖｎ）      …（９）
となる。
【０１０６】
すなわち、電圧Ｖｏ１は、電圧Ｖｎから、電位差（Ｖｎ＋１−Ｖｎ）だけ、低電位側へレベルシフトされた電圧となる。
【０１０７】
また、電圧Ｖｏ２を出力する場合に
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｎ、Ｖｎ＋１、Ｖｎ＋１）
と選択すると、
Ｖｏ２＝Ｖｎ＋１−（Ｖｎ＋１−Ｖｎ）
＝Ｖｎ                            …（１０）
となる。
【０１０８】
すなわち、電圧Ｖｏ２は、電圧Ｖｎ＋１から、電位差（Ｖｎ＋１−Ｖｎ）だけ、低電位側へレベルシフトされた電圧で、電圧Ｖｎと同電位となる。
【０１０９】
また、電圧Ｖｏ３を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｎ＋１、Ｖｎ、Ｖｎ）
と選択すると、
Ｖｏ３＝Ｖｎ＋（Ｖｎ＋１−Ｖｎ）
＝Ｖｎ＋１                        …（１１）
となる。
【０１１０】
すなわち、電圧Ｖｏ３は、電圧Ｖｎから、電位差（Ｖｎ＋１−Ｖｎ）だけ、高電位側へレベルシフトされた電圧で、電圧Ｖｎ＋１と同電位となる。
【０１１１】
また、電圧Ｖｏ４を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｎ＋１、Ｖｎ、Ｖｎ＋１）
と選択すると、
Ｖｏ４＝Ｖｎ＋１＋（Ｖｎ＋１−Ｖｎ）      …（１２）
となる。
【０１１２】
すなわち、電圧Ｖｏ４は、電圧Ｖｎ＋１から、電位差（Ｖｎ＋１−Ｖｎ）だけ、高電位側へレベルシフトされた電圧となる。
【０１１３】
以上より、２つの入力電圧に対して、４つのレベルの電圧出力が可能である。なお、図１０（Ａ）、図１０（Ｂ）において、４つの出力レベルは電位差（Ｖｎ＋１−Ｖｎ）の等間隔のレベルとなる。
【０１１４】
また、図１０（Ｂ）に示すように、２ビットデジタルデータ（Ｄ１、Ｄ０）によって、４つの電圧Ｖｏ１〜Ｖｏ４を選択出力することも可能である。
【０１１５】
なお、図１０（Ａ）、図１０（Ｂ）は、４つの出力レベルの実施例を示しているが、入力電圧を増やせば、それに応じて出力レベルを増やすことができる。例えば、ｍ個の入力電圧から、最隣接の２つのレベルを選択して４つの出力レベルを生成すれば、２ｍ個の電圧レベルを出力することができる。また、ｍ個の入力電圧から、任意の２つのレベルを選択して４つの出力レベルを生成すれば、最大でｍの２乗個の電圧レベルを出力することができる。
【０１１６】
図１１（Ａ）、図１１（Ｂ）は、本発明の差動増幅器による多値出力の更に別の実施例を説明するための図である。
【０１１７】
図１１（Ａ）は、入出力レベルの関係を示し、図１１（Ｂ）は、４つの出力レベルを２ビットデジタルデータ（Ｄ１、Ｄ０）に関連付けた電圧選択状態の関係を示す。
【０１１８】
図１１（Ａ）においても、図１０（Ａ）と同様に、入力電圧が電圧Ｖｎ、Ｖｎ＋１の２つのレベルの場合を示す。そして図１１（Ｂ）に示すように、電圧Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）へ電圧Ｖｎ、Ｖｎ＋１を選択的に入力することにより、Ｖｏ１〜Ｖｏ４の４つのレベルを出力することができる。ただし、本実施例では、Ｖ（Ｔ１）＝Ｖ（Ｔ０）とされている。
【０１１９】
このとき、Ｖｏ１、Ｖｏ４については、Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）の選択条件は図１０（Ｂ）と同様であり、同じ出力レベルとなる。
【０１２０】
Ｖｏ２、Ｖｏ３については、Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）の選択条件は、図１０（Ｂ）と異なるので、以下では、図６においてＶｏ２とＶｏ３を出力する場合について説明する。
【０１２１】
具体的には、電圧Ｖｏ２を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｎ、Ｖｎ、Ｖｎ）
と選択すると、
Ｖｏ２＝Ｖｎ−（Ｖｎ−Ｖｎ）
＝Ｖｎ                              …（１３）
となる。
【０１２２】
すなわち、電圧Ｖｏ２は、電圧Ｖｎから、電位差ゼロだけレベルシフトされた電圧で、電圧Ｖｎと同電位となる。
【０１２３】
また、電圧Ｖｏ３を出力する場合に、
（Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０））＝（Ｖｎ＋１、Ｖｎ＋１、Ｖｎ＋１）
と選択すると、
Ｖｏ３＝Ｖｎ＋１＋（Ｖｎ＋１−Ｖｎ＋１）
＝Ｖｎ＋１                          …（１４）
となる。すなわち、電圧Ｖｏ３は、電圧Ｂから電位差ゼロだけレベルシフトされた電圧で電圧Ｖｎ＋１と同電位となる。
【０１２４】
以上より、２つの入力電圧に対して、４つのレベルの電圧出力が可能である。なお４つの出力レベルは電位差（Ｖｎ＋１−Ｖｎ）の等間隔のレベルとなる。
【０１２５】
また、図１１（Ｂ）に示すように、２ビットデジタルデータ（Ｄ１、Ｄ０）によって、４つの電圧Ｖｏ１〜Ｖｏ４を選択出力することも可能である。
【０１２６】
なお、図１１（Ａ）、図１１（Ｂ）は４つの出力レベルの実施例を示しているが、入力電圧を増やせば、それに応じて出力レベルを増やすことができる。例えば、ｍ個の入力電圧から、最隣接の２つのレベルを選択して４つの出力レベルを生成すれば、２ｍ個の電圧レベルを出力することができる。また、ｍ個の入力電圧から、任意の２つのレベルを選択して４つの出力レベルを生成すれば、最大でｍの２乗個の電圧レベルを出力することができる。
【０１２７】
図１２は、本発明のデジタルアナログ変換器の一実施例の構成を示す図である。本実施例のデジタル・アナログ変換器は、本発明の差動増幅器を用いて、図９、図１０、図１１に示した入出力レベルの関係を実現することができる。図１２において、回路３０（多値出力差動増幅器）として、図１を参照して説明した差動増幅器を用いている。
【０１２８】
図１２のデジタルアナログ変換器では、電源電圧ＶＨ、ＶＬの間に直列形態で接続された複数の抵抗素子Ｒ０〜Ｒｍ間の接続端子で生成された電圧が、抵抗素子の各接続端子と回路３０の入力端子１、２、３との間にそれぞれ接続されデータ信号によってオン・オフ制御されるスイッチ群３１で選択されて、端子１、２、３へ出力される。
【０１２９】
図９の電圧Ｖａ、Ｖｂ（但しＶａ＝Ｖ１）も、抵抗素子Ｒａ、Ｒｂ（Ｒ１=Ｒａ＋Ｒｂ）間の接続端子から生成され、それぞれ、スイッチ群３１の対応する３つのスイッチで選択されて、端子１、２、３へ出力される。なお電圧Ｖｂを選択するスイッチは、図１０、図１１の入出力レベルの関係を実現する場合には不要である。
【０１３０】
なお、回路３０には、スイッチ制御信号が入力され、図１のスイッチＳＷ１、ＳＷ２のオン・オフ制御が行われる。
【０１３１】
また、スイッチ群３１には、入力データ信号が選択信号として入力され、選択信号に応じた電圧レベルが、差動増幅器の端子１、２、３へ出力される。
【０１３２】
図１２のデジタル・アナログ変換器において、図９の入出力レベルの関係を実現する場合、スイッチ群３１は、入力データ信号に応じて、回路３０（図１の差動増幅器）の端子２、１に、電圧Ｖａ又はＶｂをＶ（Ｔ１）、Ｖ（Ｔ２）として選択出力し、回路３０の端子３に、ｍ個の電圧Ｖ１〜ＶｍをＶ（Ｔ０）として選択出力することにより、図９で説明したように、最大で２ｍ個の電圧レベルを出力することができる。
【０１３３】
また、図１０及び図１１の入出力レベルの関係を実現する場合、スイッチ群３１は、入力データ信号に応じて、回路３０の端子２、１、３に、ｍ個の電圧Ｖ１〜Ｖｍからの２つの電圧をＶ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）として選択出力することにより、図１０及び図１１で説明したように、最大でｍの２乗個の電圧レベルを出力することができる。なお、図１１の場合、Ｖ（Ｔ１）＝Ｖ（Ｔ０）であるので、回路３０の端子２、３は共通端子とすることができ、端子２、３と抵抗素子Ｒ０〜Ｒｍ間の接続端子間のスイッチも共通化することができる。
【０１３４】
このように、回路３０の端子２、１、３の入力信号Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）への入力として、ｍ個の電圧Ｖ１〜Ｖｍ又は電圧Ｖａ又はＶｂを、適宜に選択することで、入力電圧数よりも多数のレベル電圧を出力することができる。なお、図１２では、電圧Ｖａ、Ｖｂの生成を抵抗素子Ｒ１で行ったが、抵抗素子Ｒ１以外の任意の抵抗素子で生成してもよい。
【０１３５】
図１に示した差動増幅器を用いた図１２のデジタル・アナログ変換器は、少ない入力電圧数で、互いに異なったレベルの多数の出力電圧を得ることができる。このため、入力電圧を選択するスイッチが少なく、同じ出力レベル数の従来回路よりも回路規模を小さくすることができる。
【０１３６】
なお、端子１、２、３を共通化して、シリアルに電圧を入力する構成としてもよい。図１３は、このようにして構成したデジタル・アナログ変換器の構成を示す図である。図１３において、回路３０’は、図２、図５、図７等を参照して説明した差動増幅器よりなる。スイッチ群３１’は、シリアルデータ信号に基づき、順次、スイッチ群のいずれか１つを選択する。スイッチ制御信号は、図２、図５、図７の各スイッチのオン・オフを制御する。
【０１３７】
図１３のデジタル・アナログ変換器のスイッチ群３１’は、図１２のデジタル・アナログ変換器においてスイッチ群３１が選択するＶ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）と同じ電圧を、シリアルデータ信号に基づいて順次選択し、回路３０’の端子１に出力する。したがって、スイッチ群３１’は、抵抗素子の各接続端子と回路３０’の入力端子１との間に接続される少なくともｍ個又は（ｍ＋１）個のスイッチがあればよく、スイッチ数を大幅に削減することができる。
【０１３８】
このように、回路３０’の端子１の入力信号Ｖ（Ｔ１）、Ｖ（Ｔ２）、Ｖ（Ｔ０）へのシリアル入力として、ｍ個の電圧Ｖ１〜Ｖｍ又は電圧Ｖａ又はＶｂを、適宜に選択することで、入力電圧数よりも多数のレベル電圧を出力することができる。
【０１３９】
図１４は、本発明の別の実施例のデータドライバの構成を示す図である。データドライバは、図１２又は図１３のデジタルアナログ変換器を備えている。このデータドライバは、例えば、映像デジタル信号に基づいて液晶パネルのデータ線を駆動するデータドライバ（図１７の９８０）として用いられる。
【０１４０】
図１４を参照すると、このデータドライバは、クロックＣＬＫを１ライン分転送するシフトレジスタ５１０と、シフトレジスタ５１０からのクロック信号に基づき、映像データ信号を例えば１ライン分取り込むデータレジスタ５２０と、データレジスタ５２０からの出力信号（映像データ信号）を１ライン分ラッチするラッチ回路５３０と、ラッチ回路５３０から出力される１ライン分の信号（映像データ信号）を、入力データ信号として受け、参照電圧発生回路５５０からの参照電圧に基づき、入力データ信号に対応したアナログ電圧を出力するデジタルアナログ変換器５４０とを備えている。デジタルアナログ変換器５４０は、ラッチ回路５３０からの（映像データ信号）に対応した電圧を不図示のデータ線に出力する。
【０１４１】
なお、上記した差動増幅器は、半導体基板に形成されるＭＯＳトランジスタに限定されるものでなく、絶縁基板上に形成されるＴＦＴ（薄膜トランジスタ）等で構成してもよい。また、図１４のデータドライバは、液晶表示装置のデータドライバに制限されるものでなく、ＥＬ（Electro-Luminescence）表示装置のデータドライバとして用いてもよい。
【０１４２】
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成に限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形修正を含むことは勿論である。
【図面の簡単な説明】
【０１４３】
【図１】本発明の第１の実施例に係る差動増幅器の構成を示す図である。
【図２】本発明の第２の実施例に係る差動増幅器の構成を示す図である。
【図３】本発明の第２の実施例に係る差動増幅器のスイッチ制御と電圧入力の関係を示す図である。
【図４】本発明の第２の実施例に係る差動増幅器のスイッチ制御と電圧入力の関係を示す図である。
【図５】本発明の第３の実施例に係る差動増幅器の構成を示す図である。
【図６】本発明の第３の実施例に係る差動増幅器のスイッチ制御と電圧入力の関係を示す図である。
【図７】本発明の第４の実施例に係る差動増幅器の構成を示す図である。
【図８】本発明の第４の実施例に係る差動増幅器のスイッチ制御と電圧入力の関係を示す図である。
【図９】本発明の差動増幅器の３つ端子の電圧と出力電圧の関係を説明する図である。
【図１０】本発明の差動増幅器の３つ端子の電圧と出力電圧の関係を説明する図である。
【図１１】本発明の差動増幅器の３つ端子の電圧と出力電圧の関係を説明する図である。
【図１２】本発明のデジタルアナログ変換回路の一実施例の構成を示す図である。
【図１３】本発明のデジタルアナログ変換回路の一実施例の構成を示す図である。
【図１４】本発明のデータドライバの一実施例の構成を示す図である。
【図１５】本発明の差動増幅器の基本動作を説明するための図である。
【図１６】本発明の差動増幅器の基本動作を説明するためのV-I特性図である。
【図１７】アクティブマトリクス駆動方式の液晶表示装置の典型的な構成を示す図である。
【図１８】特許文献１記載の差動増幅器の構成を示す図である。
【図１９】図１８の回路のスイッチ制御を示す図である。
【符号の説明】
【０１４４】
１、２、３  入力端子
４  出力端子
３０、３０’  差動増幅器
３１、３１’  スイッチ群
５１０  シフトレジスタ
５２０  データレジスタ
５３０  ラッチ
５３１、５３２、５３３、５３４  ＮＭＯＳトランジスタ
５３５、５３６  定電流源
５３７、５３８  ＰＭＯＳトランジスタ
５３９  増幅段
５４０  ＤＡＣ
５５０  参照電圧発生回路
９５０  表示コントローラー
９６０  表示部
９６１  走査線
９６２  データ線
９６３  薄膜トランジスタ
９６４  画素電極
９６５  液晶容量
９６６  対向基板電極
９７０  ゲートドライバ
９８０  データドライバ
Ｃ１、Ｃ２、Ｃ１１、Ｃ１２  容量
Ｍ１、Ｍ２、Ｍ７  ＰＭＯＳトランジスタ
Ｍ３〜Ｍ７  ＮＭＯＳトランジスタ
Ｍ８、Ｍ９、Ｍ１０  定電流源
ＳＷ１〜ＳＷ６、ＳＷ１１〜ＳＷ１６  スイッチ
【図１】
2007208694.tif 000003
【図２】
2007208694.tif 000004
【図３】
2007208694.tif 000005
【図４】
2007208694.tif 000006
【図５】
2007208694.tif 000007
【図６】
2007208694.tif 000008
【図７】
2007208694.tif 000009
【図８】
2007208694.tif 000010
【図９】
2007208694.tif 000011
【図１０】
2007208694.tif 000012
【図１１】
2007208694.tif 000013
【図１２】
2007208694.tif 000014
【図１３】
2007208694.tif 000015
【図１４】
2007208694.tif 000016
【図１５】
2007208694.tif 000017
【図１６】
2007208694.tif 000018
【図１７】
2007208694.tif 000019
【図１８】
2007208694.tif 000020
【図１９】
2007208694.tif 000021