(57)【要約】【課題】ｅＤＲＡＭ等のバス幅を大きくとることができる内蔵型メモリを利用して、反転や回転を高速に行うことができる。【解決手段】１アドレスあたりのビット数が、Ｌを１以上の整数、Ｍを２以上の整数、Ｎを２以上の整数として、Ｌ×Ｍ×Ｎビット以上である内蔵型のメモリ部と、書き込み側または読み出し側または双方において、Ｌビットずつを組にして、Ｍ×Ｎ画素のデータの反転または回転を行うために、同一アドレス内でのビット並び替えを行うビット並び替え部とを備えることを特徴とする。【選択図】図１
2007293606.tif 000002
【特許請求の範囲】
【請求項１】
１アドレスあたりのビット数が、Ｌを１以上の整数、Ｍを２以上の整数、Ｎを２以上の整数として、Ｌ×Ｍ×Ｎビット以上である内蔵型のメモリ部と、
書き込み側または読み出し側または双方において、Ｌビットずつを組にして、Ｍ×Ｎ画素のデータの反転または回転を行うために、同一アドレス内でのビット並び替えを行うビット並び替え部と、
を備えることを特徴とする画像処理装置。
【請求項２】
請求項１において、各Ｌビットが、輝度信号またはカラー信号または輝度信号とカラー信号の組み合わせを表すことを特徴とする画像処理装置。
【請求項３】
請求項１において、メモリ部からのデータの読み出し側に、画像のフィルタ処理を行うフィルタ処理部をさらに備えることを特徴とする画像処理装置。
【請求項４】
請求項１において、メモリ部からのデータの読み出し側に、画素の補間処理を行う補間処理部をさらに備えることを特徴とする画像処理装置。
【請求項５】
請求項１において、複数のメモリアドレスから画像データを読み出して画像の重ね合わせ処理を行うことを特徴とする画像処理装置。
【請求項６】
請求項１において、ｋを１以上の整数として、ｋアドレス分のデータで、書き込み側または読み出し側または双方において、反転または回転を行うことを特徴とする画像処理装置。
【請求項７】
請求項６において、ｋアドレス分のデータで、８×８または８×１６または１６×１６画素分の画素データとし、読み出し側においてＪＰＥＧまたはＭＰＥＧの画像データを扱うことを特徴とする画像処理装置。
【請求項８】
請求項１ないし７のいずれかにおける画像処理装置を使用することを特徴とするデジタルスチルカメラ、ビデオカメラ、テレビなどの映像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリを用いて画像データの反転や回転などを高速に行う画像処理装置に関するものである。
【背景技術】
【０００２】
画像データを扱う映像装置には、デジタルスチルカメラ、ビデオカメラ、テレビ等がある。これらの映像装置において、メモリを用いて画像データの反転や回転を行う機能を装備したものがある。
【０００３】
従来のメモリを用いた画像データの反転や回転を行う方式として、例えば、メモリとして外付けＳＤＲＡＭを用い、ロウアドレスの変化を少なくするようなアドレシングに工夫したものがある（特許文献１参照）。
【特許文献１】特開２００５−１０９９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のメモリを用いた画像データの反転や回転を行う方式では、主にＳＤＲＡＭを前提としている。ＳＤＲＡＭでは、データのバス幅が最大３２ビット程度で少ないので高速処理が不可能である。ところで、最近はｅＤＲＡＭ（混載ＤＲＡＭ）が用いられるようになってきている。ｅＤＲＡＭはＬＳＩに内蔵されるため、バスが外部端子として必要でないため、データのバス幅を大きくとることができる。
【０００５】
本発明は、ｅＤＲＡＭのようなデータのバス幅を大きくとることができる内蔵型メモリの機能を活用することにより、画像データの反転や回転を高速処理することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の画像処理装置は、１アドレスあたりのビット数が、Ｌを１以上の整数、Ｍを２以上の整数、Ｎを２以上の整数として、Ｌ×Ｍ×Ｎビット以上である内蔵型のメモリ部と、書き込み側または読み出し側または双方において、Ｌビットずつを組にして、Ｍ×Ｎ画素のデータの反転または回転を行うために、同一アドレス内でのビット並び替えを行うビット並び替え部とを備えることを特徴とする。
【０００７】
なお、各Ｌビットは、輝度信号またはカラー信号または輝度信号とカラー信号の組み合わせを表す。
【０００８】
本発明の画像処理装置によると、内蔵型のメモリ部を用いることで、データのバス幅を大きくとることができ、画像データの反転や回転を高速に行うことができる。
【発明の効果】
【０００９】
本発明の画像処理装置によると、ｅＤＲＡＭ等のバス幅を大きくとることができる内蔵型メモリを利用して、画像データの反転や回転を高速に行うことができるという効果が得られる。
【発明を実施するための最良の形態】
【００１０】
以下、添付した図面を参照して本発明の実施の形態に係る画像処理装置を詳細に説明する。
【００１１】
図１を参照して実施の形態の画像処理装置は、入力側ビット並び替え部１０１と、ｅＤＲＡＭ、ＳＲＡＭ等の内蔵型のメモリ部１０２と、出力側ビット並び替え部１０３と、出力フォーマット変換部１０４とを備える。
【００１２】
入力側ビット並び替え部１０１は、Ｌ×Ｍ×Ｎビットの入力画像データＳ１が、１ＣＬＫにつき１画素ずつ線順次で入力される。入力側ビット並び替え部１０１は、入力画像データＳ１をＬビットずつ組にしてビット並び替えをしたり、しなかったりしてデータＳ２として出力する。ここで、Ｌは１画素あたりのビット数、Ｍは水平画素数、Ｎは垂直画素数である。図２は、入力側ビット並び替え部１０１の概略構成図を示しており、一例として、水平４画素×垂直４画素をメモリ上の１アドレスに対応させるとし、入力画像データが１ＣＬＫにつき１画素ずつ線順次で入力されるとする。下記 ()内の数字は、左が水平４画素×垂直４画素の垂直方向座標、右が水平４画素×垂直４画素の水平方向座標であり、図２中の数字０〜１５は、座標(0,0) 〜(3,3)に対応している。
【００１３】
まず、              (0,0),(0,1),(0,2),(0,3)の順に入力される。
【００１４】
次に１ライン遅延後、(1,0),(1,1),(1,2),(1,3)の順に入力される。
【００１５】
次に１ライン遅延後、(2,0),(2,1),(2,2),(2,3)の順に入力される。
【００１６】
次に１ライン遅延後、(3,0),(3,1),(3,2),(3,3)の順に入力される。
【００１７】
最後の(3,3)のデータが入力された時に、入力並び替え選択信号が０の場合は、反転なし、回転なしのメモリ部への書き込みデータＳ２が得られる。入力並び替え選択信号が１の場合は、左右反転のメモリ部への書き込みデータＳ２が得られる。入力並び替え選択信号が２の場合は、９０°回転のメモリ部への書き込みデータＳ２が得られる。なお、反転や回転については、後述にて図５〜図９を用いて詳細に説明する。
【００１８】
メモリ部１０２は、１つのアドレスに、Ｌ×Ｍ×ＮビットのデータＳ２を書き込まれ、また、１つのアドレスからＬ×Ｍ×ＮビットのデータＳ３を読み出しされる。一例として、メモリ部への書き込みデータＳ２は、水平４画素×垂直４画素のデータであり、まとめてメモリ部１０２の１アドレスに書き込まれる。その後、他のアドレスへのアクセスなどの処理を終えた後、水平４画素×垂直４画素のデータが、まとめてメモリ部１０２の１アドレスから読み出される。これがメモリ部からの読み出しデータＳ３である。
【００１９】
出力側ビット並び替え部１０３は、そのデータＳ３をＬビットずつ組にしてビット並び替えをしたり、しなかったりして、データＳ４として出力する。図３は、出力側ビット並び替え部１０３の概略構成図を示している。出力並び替え選択信号が０の場合は、回転なし、反転なしの出力フォーマット変換部へのデータＳ４が得られる。出力並び替え選択信号が１の場合は、左右反転の出力フォーマット変換部へのデータＳ４が得られる。出力並び替え選択信号が２の場合は、９０°回転の出力フォーマット変換部へのデータＳ４が得られる。
【００２０】
出力フォーマット変換部１０４は、出力側ビット並び替え部１０３から出力されるデータＳ４の出力フォーマットを変換して、出力画像データＳ５として出力する。図４は、出力フォーマット変換部１０４の概略構成図を示している。水平４画素×垂直４画素のデータがメモリ部１０２から同時に出力されて、出力側ビット並び替え部１０３による並び替え後のデータＳ４を入力とする。このデータＳ４をライン別に１ＣＬＫ毎に１画素データが出力されるように変換する。データロード信号は、出力フォーマット変換部１０４が、出力側ビット並び替え部１０３からデータＳ４を受け取る時に１となり、その他の場合は０となる信号である。水平４画素×垂直４画素のデータが４ＣＬＫに１回出力されるとして、出力側ビット並び替え部１０３からデータＳ４を受け取る時に１ＣＬＫの時間だけデータロード信号が１となり、次の３ＣＬＫの時間は０となることを繰り返し行う。これにより、１ＣＬＫにつき１画素、４ラインのデータＳ５が順次出力される。
【００２１】
図５〜図９を用いて、反転や回転の無い場合、有る場合について具体的に動作説明する。
【００２２】
まず、図５を用いて反転なし、回転なしの場合を説明する。（ａ）は水平４画素×垂直４画素の入力画像データＳ１である。入力側ビット並び替え部１０１の入力並び替え選択信号＝０なので、メモリ部への書き込みデータＳ２は並び替えを行わずに、メモリ部１０２へ１６画素分のデータを書き込む（ｂ）。メモリ部１０２から読み出し後は（ｃ）、出力側ビット並び替え部１０３の出力並び替え選択信号＝０なので、並び替えを行わない（ｄ）。このため、メモリ部１０２からの読み出しデータＳ３と出力側ビット並び替え部１０３の並び替えデータＳ４は同じである。その後、出力フォーマット変換部１０４にて出力フォーマット変換を行い、出力画像データＳ５を得る（ｅ）。入力画像データＳ１と出力画像データＳ５は、反転や回転のない同じ画像データである。
【００２３】
次に、図６を用いて左右反転、書き込みデータ並び替えなし、読み出しデータ並び替えありの場合を説明する。（ａ）は水平４画素×垂直４画素の入力画像データＳ１である。入力側ビット並び替え部１０１の入力並び替え選択信号＝０なので、メモリ部への書き込みデータＳ２は並び替えを行わずに、メモリ部１０２へ１６画素分のデータを書き込む（ｂ）。メモリ部１０２から読み出し後は（ｃ）、出力側ビット並び替え部１０３の出力並び替え選択信号＝１なので、左右反転の並び替えを行う（ｄ）。このため、メモリ部１０２からの読み出しデータＳ３と出力側ビット並び替え部１０３の並び替えデータＳ４は左右反転の関係になる。その後、出力フォーマット変換部１０４にて出力フォーマット変換を行い、出力画像データＳ５を得る（ｅ）。入力画像データＳ１に対して出力画像データＳ５は、左右反転処理を行った画像データである。
【００２４】
次に、図７を用いて左右反転、書き込みデータ並び替えあり、読み出しデータ並び替えなしの場合を説明する。（ａ）は水平４画素×垂直４画素の入力画像データＳ１である。入力側ビット並び替え部１０１の入力並び替え選択信号＝１なので、メモリ部への書き込みデータＳ２は左右反転の並び替えを行って、メモリ部１０２へ１６画素分のデータを書き込む（ｂ）。メモリ部１０２から読み出し後は（ｃ）、出力側ビット並び替え部１０３の出力並び替え選択信号＝０なので、並び替えを行わない（ｄ）。このため、メモリ部１０２からの読み出しデータＳ３と出力側ビット並び替え部１０３の並び替えデータＳ４は同じである。その後、出力フォーマット変換部１０４にて出力フォーマット変換を行い、出力画像データＳ５を得る（ｅ）。入力画像データＳ１に対して出力画像データＳ５は、左右反転処理を行った画像データである。
【００２５】
次に、図８を用いて９０°回転、書き込みデータ並び替えなし、読み出しデータ並び替えありの場合を説明する。（ａ）は水平４画素×垂直４画素の入力画像データＳ１である。入力側ビット並び替え部１０１の入力並び替え選択信号＝０なので、メモリ部への書き込みデータＳ２は並び替えを行わずに、メモリ部１０２へ１６画素分のデータを書き込む（ｂ）。メモリ部１０２から読み出し後は（ｃ）、出力側ビット並び替え部１０３の出力並び替え選択信号＝２なので、９０°回転の並び替えを行う（ｄ）。このため、メモリ部１０２からの読み出しデータＳ３と出力側ビット並び替え部１０３の並び替えデータＳ４は９０°回転の関係になる。その後、出力フォーマット変換部１０４にて出力フォーマット変換を行い、出力画像データＳ５を得る（ｅ）。入力画像データＳ１に対して出力画像データＳ５は、９０°回転処理を行った画像データである。
【００２６】
次に、図９を用いて９０°回転、書き込みデータ並び替えあり、読み出しデータ並び替えなしの場合を説明する。（ａ）は水平４画素×垂直４画素の入力画像データＳ１である。入力側ビット並び替え部１０１の入力並び替え選択信号＝２なので、メモリ部への書き込みデータＳ２は９０°回転の並び替えを行って、メモリ部１０２へ１６画素分のデータを書き込む（ｂ）。メモリ部１０２から読み出し後は（ｃ）、出力側ビット並び替え部１０３の出力並び替え選択信号＝０なので、並び替えを行わない（ｄ）。このため、メモリ部１０２からの読み出しデータＳ３と出力側ビット並び替え部１０３の並び替えデータＳ４は同じである。その後、出力フォーマット変換部１０４にて出力フォーマット変換を行い、出力画像データＳ５を得る（ｅ）。入力画像データＳ１に対して出力画像データＳ５は、９０°回転処理を行った画像データである。
【００２７】
なお、Ｌビットのデータとしては、画像の白黒データでもカラーデータでもよい。白黒データの一例として、８ビットのＹデータを図１０に示す。各画素(0,0),(0,1),(0,2),(0,3)のＬビットは、輝度信号Ｙ０〜Ｙ７の８ビットからなり、請求項２のＬビットが輝度信号を表す場合に相当する。また、カラーデータの一例として、１６ビットのカラーＹＵＶデータを図１１に示す。各画素(0,0),(0,1),(0,2),(0,3)のＬビットは、Ｙ０〜Ｙ７，Ｕ０〜Ｕ７（またはＶ０〜Ｖ７）の１６ビットからなり、Ｙが２画素(0,0),(0,1)に対して、Ｕは(0,0)、Ｖは(0,1)の１画素データとなる。ＹＵＶは、輝度信号（Ｙ）と、輝度信号と青色成分の差（Ｕ）、輝度信号と赤色成分の差（Ｖ）の3つの情報で色を表す形式であり、請求項２のＬビットが輝度信号とカラー信号の組み合わせを表す場合に相当する。さらに、カラーデータの一例として、１６ビットのカラーＲＧＢデータ（ＲＧＢ５６５データの場合）を図１２に示す。各画素(0,0),(0,1),(0,2),(0,3)のＬビットは、赤Ｒ０〜Ｒ４，緑Ｇ０〜Ｇ５，青Ｂ０〜Ｂ４の１６ビットからなり、請求項２のＬビットがカラー信号を表す場合に相当する。
【００２８】
このように構成された画像処理装置によると、内蔵型のメモリ部１０２を用いることで、データのバス幅を大きくとることができ、画像データの反転や回転を高速に行うことができる。
【００２９】
（変形例１）
本発明の変形例の画像処理装置を図１３に示す。なお、上述の実施の形態と同一部分は同一符号を付してその説明を省略する。本変形例は、図１３に示すように、画像を読み出す際に、フィルタ処理部１０５にて画像のフィルタ処理を行う構成を追加したものであり、出力フォーマット変換部１０４へのデータＳ６が得られ、その他の構成は、図１ないし図１２に示した例と同様に構成されている。
【００３０】
フィルタ処理とは、例えば、入力画素データをＡ，Ｂ，Ｃ，Ｄ、係数をａ，ｂ，ｃ，ｄとした場合に出力Ｙを得るために、Ｙ＝ａＡ＋ｂＢ＋ｃＣ＋ｄＤのような演算をする処理のことである。この場合ＴＡＰ数は４である。なお、ＴＡＰ数とは、フィルタ処理で１画素出力を得るために必要な入力画素数のことである。フィルタ処理により、ノイズ低減処理や輪郭強調処理などが行える。
【００３１】
１アドレスへの読み出しアクセスで、水平Ｍ画素×垂直Ｎ画素のデータが得られる。出力並び替えによる回転処理がなされると、水平Ｎ画素×垂直Ｍ画素のデータが得られる。Ｎ＝Ｍ＞１の場合は、回転しても、１アドレスへのアクセスで読み出せる水平画素数と垂直画素数に変化がないので、回転の場合でも、回転の無い場合と同様の高速処理が行える。すなわち、Ｎ＝Ｍの場合は、回転しても１アドレスのアクセスで扱う垂直方向、水平方向の画素数に違いがなく、回転のある場合も、無い場合も同じ高速処理が行える。なお、１アドレスのアクセスでＭ×Ｎ画素処理が可能なので、ＴＡＰ数の大きいフィルタ処理で高速処理が可能となる。
【００３２】
（変形例２）
本発明の他の変形例の画像処理装置を図１４に示す。なお、上述の実施の形態と同一部分は同一符号を付してその説明を省略する。本変形例は、図１４に示すように、画像を読み出す際に、補間処理部１０６にて画素の補間処理を行う構成を追加したものであり、出力フォーマット変換部１０４へのデータＳ７が得られ、その他の構成は、図１ないし図１２に示した例と同様に構成されている。
【００３３】
補間処理とは、例えば、ズームなどを行う場合に周囲画素を利用して間の画素を補間する処理のことである。最も単純な線形補間について説明する。輝度Ａと輝度Ｂの画像データがあり、Ａからaの距離かつＢからbの距離にあるＣを補間する式は、Ｃ＝ｂＡ＋ａＢ／（ａ＋ｂ）のようになる。この場合、ＣはＡとＢの２画素から補間されるので２ＴＡＰである。
【００３４】
ズーム処理もフィルタ処理と同様、Ｙ＝ａＡ＋ｂＢ＋ｃＣ＋ｄＤ＋・・・のような演算を行う。すなわち、ａ，ｂ，ｃ，ｄの係数と出力画素の間引き間隔を変えることで、フィルタ処理、縮小ズーム処理、拡大ズーム処理になる。１アドレスアクセスでＭ×Ｎ画素を扱えるので多くの演算を高速に扱うことができ、フィルタ処理と同様に、縮小ズームや拡大ズームの高速補間処理が行える。補間処理により、画質劣化の少ないズームが行える。
【００３５】
（変形例３）
本発明の他の変形例の画像処理装置を図１５，１６に示す。なお、上述の実施の形態と同一部分は同一符号を付してその説明を省略する。本変形例は、複数のメモリアドレスから画像データを読み出し、いずれの画像表示を行うか選択させることで、画像の重ね合わせ処理を行うものであり、その他の構成は、図１ないし図１２に示した例と同様に構成されている。
【００３６】
図１５を用いて、画像の重ね合わせ処理について説明する。まず、入力画像データＡをメモリ部１０２に書き込む。次に、入力画像データＢをメモリ部１０２の空いているアドレスへ書き込む。メモリ部１０２から読み出す際は、読み出しアドレス制御部１０８からの制御信号Ｓ９により、画像データＡに対応するアドレスまたは画像データＢに対応するアドレスのどちらかを選択する。また、画像を読み出す際に、補間またはフィルタ処理部１０７にて画素の補間処理またはフィルタ処理を行い、出力フォーマット変換部１０４へのデータＳ８が得られる。
【００３７】
画像重ね合わせ処理の効果の一例として、図１６を用いて説明する。読み出しアドレス制御部１０８において、図１６の点線の矩形外では画像データＡを選択し、点線の矩形内では画像データＢを選択するように制御させる。この場合、画像データＡを枠、画像データＢを人物とすると、出力画像として、枠に収まった人物画像Ｃを得ることができる。
【００３８】
（変形例４）
本発明の他の変形例の画像処理装置を図１７，１８に示す。なお、上述の実施の形態と同一部分は同一符号を付してその説明を省略する。上述の各例は１アドレスにつき、Ｍ×Ｎ画素としていたが、本変形例は、複数アドレスを利用して大きな画像データを扱うものである。
【００３９】
図１８に示すような３２×３２＝１０２４画素を扱う場合を考える。３２×３２＝１０２４画素を水平方向に８分割、垂直方向に８分割し、４×４画素の小ブロック６４個に分ける。図１７のアドレス制御部１０９では、最初の左上隅の４×４画素の小ブロックをメモリアドレス０に対応させる。次の右隣の４×４画素の小ブロックはメモリアドレス１に対応させる。以下、右下隅のメモリアドレス３Ｆ（１０進数では６３）まで対応させる。このようにアドレス制御部１０９で順次メモリアドレスに対応させ、読み出しアドレス制御部１０９からの制御信号Ｓ１０によりメモリ部１０２から画像データを読み出すことにより、大きな画像を扱うことができる。
【００４０】
（変形例５）
本発明の他の変形例の画像処理装置を図１９〜２５に示す。なお、上述の実施の形態と同一部分は同一符号を付してその説明を省略する。本変形例は、圧縮処理（ＪＰＥＧまたはＭＰＥＧ）の画像データを扱うものである。
【００４１】
水平４画素×垂直４画素を１アドレス分のデータとすると、４アドレスまたは８アドレスまたは１６アドレス分で、水平８画素×垂直８画素分または水平８画素×垂直１６画素分または水平１６画素×垂直１６画素分の画素データとなる。この画像サイズをそのまま利用して、読み出し側においてＪＰＥＧまたはＭＰＥＧの画像データを扱う。
【００４２】
図２０に示すように、水平８画素×垂直８画素＝６４画素を水平方向に２分割、垂直方向に２分割し、４×４画素の小ブロック４個に分ける。水平４画素×垂直４画素を１アドレス分のデータとし、４アドレスで水平８画素×垂直８画素分のデータとする場合を考える。
【００４３】
まず、図２１を用いて反転なし、回転なしの場合を説明する。図１９のアドレス制御部１０９の動作について説明する。アドレス制御部１０９では、図２１（ａ），（ｅ）のように最初の左上隅の４×４画素の小ブロックはメモリアドレス０に対応させ、次の右上隅の４×４画素の小ブロックはメモリアドレス１に対応させ、次の左下隅の４×４画素の小ブロックはメモリアドレス２に対応させ、最後に右下隅の４×４画素の小ブロックはメモリアドレス３に対応させる。このようにして、反転なし、回転なしの水平８画素×垂直８画素分のデータが得られる。そのデータＳ１１を図１９の圧縮処理部１１０でＪＰＥＧまたはＭＰＥＧ処理する。
【００４４】
次に、図２２を用いて左右反転、書き込みデータ並び替えなし、読み出しデータ並び替えありの場合を説明する。アドレス制御部１０９の動作について、書き込み時は図２２（ａ）のようになり、図２１（ａ）と同じである。読み出し時は、図２２（ｅ）のようになる。最初の左上隅の４×４画素の小ブロックはメモリアドレス１に対応させ、次の右上隅の４×４画素の小ブロックはメモリアドレス０に対応させ、次の左下隅の４×４画素の小ブロックはメモリアドレス３に対応させ、最後に右下隅の４×４画素の小ブロックはメモリアドレス２に対応させる。このようにして、左右反転の水平８画素×垂直８画素分のデータが得られる。そのデータＳ１１を圧縮処理部１１０でＪＰＥＧまたはＭＰＥＧ処理する。
【００４５】
以下、図２３は左右反転、書き込みデータ並び替えあり、読み出しデータ並び替えなしの場合であり、図２４は９０°回転、書き込みデータ並び替えなし、読み出しデータ並び替えありの場合であり、図２５は９０°回転、書き込みデータ並び替えあり、読み出しデータ並び替えなしの場合である。
【００４６】
このようにして、圧縮処理（ＭＰＥＧ，ＪＰＥＧ）の処理についても対応させることができる。
【産業上の利用可能性】
【００４７】
本発明は、デジタルスチルカメラ、ビデオカメラ、テレビ等の映像装置において、メモリを用いて画像データの反転や回転を行う画像処理装置として有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態における画像処理装置のブロック図
【図２】本発明の実施の形態における入力側ビット並び替え部の概略構成図
【図３】本発明の実施の形態における出力側ビット並び替え部の概略構成図
【図４】本発明の実施の形態における出力フォーマット変換部の概略構成図
【図５】本発明の実施の形態における反転なし、回転なしの場合の動作説明図
【図６】本発明の実施の形態における左右反転の場合の動作説明図
【図７】本発明の実施の形態における左右反転の場合の動作説明図
【図８】本発明の実施の形態における９０°回転の場合の動作説明図
【図９】本発明の実施の形態における９０°回転の場合の動作説明図
【図１０】白黒データとしての８ビットのＹデータを示す図
【図１１】カラーデータとしての１６ビットのカラーＹＵＶデータを示す図
【図１２】カラーデータとしての１６ビットのカラーＲＧＢデータを示す図
【図１３】本発明の変形例における画像処理装置のブロック図
【図１４】本発明の他の変形例における画像処理装置のブロック図
【図１５】本発明の他の変形例における画像処理装置のブロック図
【図１６】本発明の他の変形例における画像処理効果説明図
【図１７】本発明の他の変形例における画像処理装置のブロック図
【図１８】本発明の他の変形例におけるアドレス説明図
【図１９】本発明の他の変形例における画像処理装置のブロック図
【図２０】本発明の他の変形例におけるアドレス説明図
【図２１】本発明の他の変形例における反転なし、回転なしの場合の動作説明図
【図２２】本発明の他の変形例における左右反転の場合の動作説明図
【図２３】本発明の他の変形例における左右反転の場合の動作説明図
【図２４】本発明の他の変形例における９０°回転の場合の動作説明図
【図２５】本発明の他の変形例における９０°回転の場合の動作説明図
【符号の説明】
【００４９】
１０１  入力側ビット並び替え部
１０２  メモリ部
１０３  出力側ビット並び替え部
１０４  出力フォーマット変換部
１０５  フィルタ処理部
１０６  補間処理部
１０７  補間またはフィルタ処理部
１０８  読み出しアドレス制御部
１０９  アドレス制御部
１１０  圧縮処理部
【図１】
2007293606.tif 000003
【図２】
2007293606.tif 000004
【図３】
2007293606.tif 000005
【図４】
2007293606.tif 000006
【図５】
2007293606.tif 000007
【図６】
2007293606.tif 000008
【図７】
2007293606.tif 000009
【図８】
2007293606.tif 000010
【図９】
2007293606.tif 000011
【図１０】
2007293606.tif 000012
【図１１】
2007293606.tif 000013
【図１２】
2007293606.tif 000014
【図１３】
2007293606.tif 000015
【図１４】
2007293606.tif 000016
【図１５】
2007293606.tif 000017
【図１６】
2007293606.tif 000018
【図１７】
2007293606.tif 000019
【図１８】
2007293606.tif 000020
【図１９】
2007293606.tif 000021
【図２０】
2007293606.tif 000022
【図２１】
2007293606.tif 000023
【図２２】
2007293606.tif 000024
【図２３】
2007293606.tif 000025
【図２４】
2007293606.tif 000026
【図２５】
2007293606.tif 000027