(57)【要約】【課題】半導体基板のエッチングレートを大きくし、マスク形成を容易にし、合わせ精度の低下を防止し、エッチング後のマスクの除去を容易にする。【解決手段】半導体基板１の表面上に集積回路を作製したのち、厚さ０．５μｍのＳｉＯ２膜２、厚さ０．５μｍのＮｉ膜３を堆積し、つぎに径が３０〜１００μｍで断面形状が円形の孔を有するパターニングされたレジスト４を形成し、つぎにレジスト４をマスクにしてＮｉ膜３を選択的にエッチングし、つづいてＳｉＯ２膜２を選択的にエッチングしたのち、レジスト４を除去し、つぎにＳｉＯ２膜２およびＮｉ膜３をマスクとして、エッチングガスとして塩素系ガスを用いたドライエッチングにより、半導体基板１を選択的にエッチングして、半導体基板１にビアホールを形成する。【選択図】図１
2007184390.tif 000002
【特許請求の範囲】
【請求項１】
エッチングガスとして塩素ガスを用いたドライエッチングにより半導体基板を選択的にエッチングする半導体基板のエッチング方法であって、上記半導体基板の表面に形成されたＳｉＯ２膜および上記ＳｉＯ２膜上に形成されたＮｉ膜からなるマスクを用いることを特徴とする半導体基板のエッチング方法。
【請求項２】
上記半導体基板の表面に上記ＳｉＯ２膜を形成し、上記ＳｉＯ２膜上に上記Ｎｉ膜を形成し、上記Ｎｉ膜上にパターニングされたレジストを設け、上記レジストをマスクとして上記Ｎｉ膜および上記ＳｉＯ２膜を選択的にエッチングし、上記レジストを除去したのちに、上記ＳｉＯ２膜および上記Ｎｉ膜をマスクとして上記半導体基板を選択的にエッチングすることを特徴とする請求項１に記載の半導体基板のエッチング方法。
【請求項３】
Ａｒガスを用いたイオンビームエッチングにより上記Ｎｉ膜を選択的にエッチングすることを特徴とする請求項２に記載の半導体基板のエッチング方法。
【請求項４】
エッチングガスとしてフッ素系ガスを用いたドライエッチングにより上記ＳｉＯ２膜を選択的にエッチングすることを特徴とする請求項２または３に記載の半導体基板のエッチング方法。
【請求項５】
上記半導体基板を選択的にエッチングする際に上記Ｎｉ膜を同時に除去することを特徴とする請求項１ないし４のいずれかに記載の半導体基板のエッチング方法。
【請求項６】
上記半導体基板がＩｎＰまたはＧａＡｓからなることを特徴とする請求項１ないし５のいずれかに記載の半導体基板のエッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板にビアホール等を形成するための半導体基板のエッチング方法に関するものである。
【背景技術】
【０００２】
エッチングガスに塩素系ガスを用いた従来の半導体基板のエッチング方法においては、レジストをマスクにしたドライエッチングがよく用いられる。
【０００３】
また、エッチングガスに塩素系ガスを用いた従来の半導体基板のエッチング方法においては、マスクとしてＮｉ等の金属膜、ＳｉＯ２等の絶縁膜もよく用いられる。この場合、金属膜、絶縁膜は耐熱性に優れているから、エッチング時の基板温度を高くすることができるので、半導体基板のエッチングレートを大きくすることができる。また、マスクとして金属膜を用いたときには、金属膜のエッチング速度が極めて小さいから、２００以上のエッチング選択比を確保することができる。
【非特許文献１】Ｓ．Ｍ．ジィー著、半導体デバイス、第１１章、ｐ．４８３−４８７、産業図書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、マスクとしてレジストを用いたときには、レジストは耐熱性に劣るから、エッチング時の基板温度を高くすることができないので、半導体基板のエッチングレートを大きくすることができない。
【０００５】
また、マスクとして絶縁膜を用いたときには、絶縁膜は半導体基板とのエッチングの選択比が小さいから、半導体基板に深いビアホールを形成する場合、絶縁膜の膜厚を大きくする必要があり、絶縁膜の膜厚を大きくすると、絶縁膜が剥がれやすくなるので、マスク形成が困難であり、また半導体基板に与える応力が大きくなり、半導体基板の反りが大きくなるため、合わせ精度が低下する。
【０００６】
また、マスクとして金属膜を用いたときには、エッチング後に半導体基板の表面に残ったマスクを除去するのが困難である。
【０００７】
本発明は上述の課題を解決するためになされたもので、半導体基板のエッチングレートを大きくすることができ、マスク形成が容易であり、合わせ精度が低下することがなく、エッチング後のマスクの除去が容易である半導体基板のエッチング方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するため、本発明においては、エッチングガスとして塩素ガスを用いたドライエッチングにより半導体基板を選択的にエッチングする半導体基板のエッチング方法において、上記半導体基板の表面に形成されたＳｉＯ２膜および上記ＳｉＯ２膜上に形成されたＮｉ膜からなるマスクを用いる。
【０００９】
この場合、上記半導体基板の表面に上記ＳｉＯ２膜を形成し、上記ＳｉＯ２膜上に上記Ｎｉ膜を形成し、上記Ｎｉ膜上にパターニングされたレジストを設け、上記レジストをマスクとして上記Ｎｉ膜および上記ＳｉＯ２膜を選択的にエッチングし、上記レジストを除去したのちに、上記ＳｉＯ２膜および上記Ｎｉ膜をマスクとして上記半導体基板を選択的にエッチングしてもよい。
【００１０】
この場合、Ａｒガスを用いたイオンビームエッチングにより上記Ｎｉ膜を選択的にエッチングしてもよい。
【００１１】
これらの場合、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより上記ＳｉＯ２膜を選択的にエッチングしてもよい。
【００１２】
これらの場合、上記半導体基板を選択的にエッチングする際に上記Ｎｉ膜を同時に除去してもよい。
【００１３】
これらの場合、上記半導体基板としてＩｎＰまたはＧａＡｓからなるものを用いてもよい。
【発明の効果】
【００１４】
本発明に係る半導体基板のエッチング方法においては、半導体基板のエッチング時のマスクとしてＳｉＯ２膜およびＮｉ膜を用いているから、エッチング時の基板温度を高くすることができるので、半導体基板のエッチングレートを大きくすることができ、またＳｉＯ２膜上にＮｉ膜を形成しているから、ＳｉＯ２膜の膜厚を大きくする必要がないので、マスク形成が容易であり、またマスクの膜厚を薄くすることができるので、半導体基板に与える応力を小さくすることができ、半導体基板の反りを小さくすることができるため、合わせ精度を向上することができ、さらに半導体基板の表面にＮｉ膜を形成しないから、マスクの除去が容易である。
【００１５】
また、半導体基板を選択的にエッチングする際にＮｉ膜を同時に除去したときには、半導体基板上にＳｉＯ２膜を残しても、ＳｉＯ２膜は電気的に影響を与えないから、マスクの除去を行なう必要がない。
【発明を実施するための最良の形態】
【００１６】
本発明に係る半導体基板のエッチング方法を図１、図２により説明する。まず、図１(ａ)に示すように、ＩｎＰ、ＧａＡｓ等からなる半導体基板１の表面上に集積回路を作製したのち、半導体基板１の表面に厚さ０．５μｍのＳｉＯ２膜２を堆積し、ＳｉＯ２膜２上に厚さ０．５μｍのＮｉ膜３を堆積する。つぎに、図１(ｂ)に示すように、フォトプロセスにより径が３０〜１００μｍで断面形状が円形の孔を有するパターニングされたレジスト４を形成する。つぎに、図１(ｃ)に示すように、レジスト４をマスクにしてＡｒガスを用いたイオンビームエッチングによりＮｉ膜３を選択的にエッチングし、つづいてエッチングガスとしてフッ素系ガスを用いたドライエッチングによりＳｉＯ２膜２を選択的にエッチングしたのち、レジスト４を除去する。つぎに、図２(ａ)に示すように、ＳｉＯ２膜２およびＮｉ膜３をマスクとして、エッチングガスとして塩素系ガスを用いたドライエッチングにより、半導体基板１を選択的にエッチングして、半導体基板１に深さが１００〜２００μｍのビアホールを形成する。この場合、半導体基板１がエッチングされると同時にＮｉ膜３もエッチングされ、半導体基板１のエッチングが完了したときにはＮｉ膜３は完全に除去される。つぎに、図２(ｂ)に示すように、半導体基板１の表面からＳｉＯ２膜２を除去する。
【００１７】
この半導体基板のエッチング方法においては、半導体基板１のエッチング時のマスクとして耐熱性を有するＳｉＯ２膜２およびＮｉ膜３を用いているから、エッチング時の基板温度を高くすることができるので、半導体基板１のエッチングレートを大きくすることができる。このため、短時間に深いビアホールを形成することができ、裏面プロセスを行なうことなく、貫通ビアホールを形成することができる。また、ＳｉＯ２膜２上にＮｉ膜３を形成しているから、ＳｉＯ２膜２の膜厚を大きくする必要がないので、マスク形成が容易であり、またＳｉＯ２膜２の堆積に要する時間を短くすることができ、さらにマスク（ＳｉＯ２膜２およびＮｉ膜３）の膜厚を薄くすることができるから、マスクが半導体基板１に与える応力を小さくすることができ、半導体基板１の反りを小さくすることができるので、ビアホールの合わせ精度を向上することができ、また高アスペクト比のビアホールを形成することができる。このように、ビアホールの合わせ精度を向上することができ、しかも高アスペクト比のビアホールを形成することができるから、ビアホールの径を小さくすることができるので、半導体装置（ＩＣ）全体の面積を小さくすることができる。さらに、半導体基板１の表面にＮｉ膜を形成しておらず、半導体基板１の表面にＳｉＯ２膜２を形成しており、しかも半導体基板１のエッチングの際にＮｉ膜３が除去されるので、マスクの除去が容易である。以上のことから、ミリ波帯（３０〜３００ＧＨｚ）まで動作する高周波集積回路モジュールの高性能化を実現することができ、またパワー密度の高いトランジスターの高性能化を実現することができ、さらにモジュール組立てコストを低減することができる。
【００１８】
なお、上述実施の形態においては、半導体基板１を選択的にエッチングしたのちに、半導体基板１の表面からＳｉＯ２膜２を除去したが、半導体基板１の表面にＳｉＯ２膜２が形成されていても、ＳｉＯ２膜２は電気的に影響を与えないから、半導体基板１を選択的にエッチングしたのちに、半導体基板１上にＳｉＯ２膜２を残してもよく、この場合には半導体基板１を選択的にエッチングする際にＮｉ膜３を同時に除去すれば、マスクの除去を行なう必要がない。
【００１９】
また、上述実施の形態においては、レジスト４に断面形状が円形の孔を設けたが、レジストに断面形状が正方形等の孔を設けてもよい。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る半導体基板のエッチング方法の説明図である。
【図２】本発明に係る半導体基板のエッチング方法の説明図である。
【符号の説明】
【００２１】
１…半導体基板
２…ＳｉＯ２膜
３…Ｎｉ膜
４…レジスト
【図１】
2007184390.tif 000003
【図２】
2007184390.tif 000004