(57)【要約】【課題】駆動用ＴＦＴのオフ電流によるＯＬＥＤの発光を防ぎ、コントラストの低下を抑え、美しい画像を表示することが可能な発光装置の提案を課題とする。【解決手段】第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、第１のＴＦＴのソースまたはドレインの一方は第１の配線に電気的に接続され、他方は画素電極に電気的に接続され、第２のＴＦＴのソースまたはドレインの一方は画素電極に電気的に接続され、他方は第２の配線に電気的に接続され、第３のＴＦＴのソースまたはドレインの一方は保持容量に電気的に接続され、他方は第３の配線に電気的に接続され、保持容量は第４の配線に電気的に接続され、第３のＴＦＴのゲートは第５の配線と電気的に接続されている。【選択図】図７
2007179066.tif 000002
【特許請求の範囲】
【請求項１】
第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、
前記第１のＴＦＴのソースまたはドレインの一方は第１の配線に電気的に接続され、他方は前記画素電極に電気的に接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記画素電極に電気的に接続され、他方は第２の配線に電気的に接続され、
前記第３のＴＦＴのソースまたはドレインの一方は前記保持容量に電気的に接続され、他方は第３の配線に電気的に接続され、
前記保持容量は第４の配線に電気的に接続され、
前記第３のＴＦＴのゲートは第５の配線と電気的に接続されていることを特徴とする表示装置。
【請求項２】
第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、
前記第１のＴＦＴのソースまたはドレインの一方は第１の配線に電気的に接続され、他方は前記画素電極に電気的に接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記画素電極に電気的に接続され、他方は第２の配線に電気的に接続され、
前記第３のＴＦＴのソースまたはドレインの一方は前記保持容量に電気的に接続され、他方は第３の配線に電気的に接続され、
前記保持容量は第４の配線及び第１のＴＦＴ及び第２のＴＦＴのゲートと電気的に接続され、
前記第３のＴＦＴのゲートは第５の配線と電気的に接続されていることを特徴とする表示装置。
【請求項３】
第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、
前記第１のＴＦＴのソースまたはドレインの一方は第１の配線に電気的に接続され、他方は前記画素電極に電気的に接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記画素電極に電気的に接続され、他方は第２の配線に電気的に接続され、
前記第３のＴＦＴのソースまたはドレインの一方は前記保持容量に電気的に接続され、他方は第３の配線に電気的に接続され、
前記保持容量は第４の配線及び第１のＴＦＴ及び第２のＴＦＴのゲートと電気的に接続され、
前記第３のＴＦＴのゲートは第５の配線と電気的に接続され、
前記第１のＴＦＴのゲート及び前記第２のＴＦＴのゲートは互いに電気的に接続されていることを特徴とする表示装置。
【請求項４】
第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、
前記第１のＴＦＴのソースまたはドレインの一方は電源線に電気的に接続され、他方は前記画素電極に電気的に接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記画素電極に電気的に接続され、他方は放電線に電気的に接続され、
前記第３のＴＦＴのソースまたはドレインの一方は前記保持容量に電気的に接続され、他方は信号線に電気的に接続され、
前記保持容量は容量線に電気的に接続され、
前記第３のＴＦＴのゲートは走査線と電気的に接続されていることを特徴とする表示装置。
【請求項５】
第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、
前記第１のＴＦＴのソースまたはドレインの一方は電源線に電気的に接続され、他方は前記画素電極に電気的に接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記画素電極に電気的に接続され、他方は放電線に電気的に接続され、
前記第３のＴＦＴのソースまたはドレインの一方は前記保持容量に電気的に接続され、他方は信号線に電気的に接続され、
前記保持容量は容量線及び第１のＴＦＴ及び第２のＴＦＴのゲートと電気的に接続され、
前記第３のＴＦＴのゲートは走査線と電気的に接続されていることを特徴とする表示装置。
【請求項６】
第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、保持容量と、画素電極とを有する表示装置であって、
前記第１のＴＦＴのソースまたはドレインの一方は電源線に電気的に接続され、他方は前記画素電極に電気的に接続され、
前記第２のＴＦＴのソースまたはドレインの一方は前記画素電極に電気的に接続され、他方は放電線に電気的に接続され、
前記第３のＴＦＴのソースまたはドレインの一方は前記保持容量に電気的に接続され、他方は信号線に電気的に接続され、
前記保持容量は容量線及び第１のＴＦＴ及び第２のＴＦＴのゲートと電気的に接続され、
前記第３のＴＦＴのゲートは走査線と電気的に接続され、
前記第１のＴＦＴのゲート及び前記第２のＴＦＴのゲートは互いに電気的に接続されていることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、前記表示装置は発光素子が備えられていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、前記表示装置を用いることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された発光素子、例えば有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを発光装置と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。      
【背景技術】
【０００２】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０００４】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０００５】
以下、一般的な発光装置の画素の構成について、図１５を用い説明する。
【０００６】
一般的な発光装置の画素部には、複数の画素１０００がマトリクス状に設けられている。画素１０００は、少なくとも１つの信号線１００１と、少なくとも１つの走査線１００２と、少なくとも１つの電源線１００３とを有している。
【０００７】
また画素１０００は、スイッチング用ＴＦＴ１００４と、駆動用ＴＦＴ１００５と、ＯＬＥＤ１００６、保持容量１００７を有している。
【０００８】
スイッチング用ＴＦＴ１００４のゲート電極は、走査線１００２に接続されている。スイッチング用ＴＦＴ１００４のソース領域とドレイン領域は、一方が信号線１００１に、もう一方が駆動用ＴＦＴ１００５のゲート電極にそれぞれ接続されている。
【０００９】
保持容量１００７は、駆動用ＴＦＴ１００５のゲート電極と、電源線１００３との間に形成されている。保持容量１００７はスイッチング用ＴＦＴ１００４が非選択状態（オフ状態）にある時、駆動用ＴＦＴ１００５のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。
【００１０】
また、駆動用ＴＦＴ１００５のソース領域とドレイン領域は、一方は電源線１００３に接続され、もう一方はＯＬＥＤ１００６に接続される。
【００１１】
ＯＬＥＤ１００６は陽極と陰極と、陽極と陰極の間に設けられた有機発光層とからなる。陽極が駆動用ＴＦＴ１００５のソース領域またはドレイン領域に接続している場合、陽極を画素電極、陰極を対向電極と呼ぶ。逆に陰極が駆動用ＴＦＴ１００５のソース領域またはドレイン領域に接続している場合、陰極を画素電極、陽極を対向電極と呼ぶ。
【００１２】
ＯＬＥＤ１００６の対向電極には、ＯＬＥＤパネルの外部に設けられた電源によって電位（対向電位）が与えられている。また電源線１００３にも、ＯＬＥＤパネルの外部に設けられた電源によって電位（電源電位）が与えられている。
【００１３】
次に、図１５に示した画素１０００の動作について説明する。
【００１４】
走査線１００２に入力された選択信号によって走査線１００２が選択され、走査線１００２にゲート電極が接続されたスイッチング用ＴＦＴ１００４が全てオンになる。なお本明細書において、走査線が選択されるというのは、該走査線にゲート電極が接続された全てのＴＦＴがオンになることを意味する。
【００１５】
そして、信号線１００１に入力された画像情報を有するビデオ信号が、オンのスイッチング用ＴＦＴ１００４を介して駆動用ＴＦＴ１００５のゲート電極に入力される。
【００１６】
ゲート電極に入力されたビデオ信号の電位によって、駆動用ＴＦＴ１００５のゲート電圧が決まる。駆動用ＴＦＴ１００５のチャネル形成領域には、該ゲート電圧の大きさに見合った値の電流が流れる。そして、駆動用ＴＦＴ１００５のチャネル形成領域に流れた電流は、ＯＬＥＤ１００６に流れる。
【００１７】
ＯＬＥＤ１００６に電流が流れると、ＯＬＥＤ１００６は発光する。そして全ての画素において上記動作が行われることで、画素部に画像が表示される。      
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで駆動用ＴＦＴは、ノーマリー・オフであることが理想的である。例えば、ｐチャネル型ＴＦＴの場合、ゲート電圧（ソース領域とドレイン領域間の電位差）が閾値よりも大きいときにドレイン電流が流れず、逆にゲート電圧が閾値よりも小さくなったときに、はじめてドレイン電流が流れ始めるのが理想的である。ｎチャネル型ＴＦＴの場合、ゲート電圧が閾値よりも小さいときにドレイン電流が流れず、逆にゲート電圧が閾値よりも大きくなったときに、はじめてドレイン電流が流れ始めるのが理想的である。なお本明細書において、ゲート電圧が大きくなるというのはゲート電圧が正の方向に変化することを意味し、ゲート電圧が小さくなるというのはゲート電圧が負の方向に変化することを意味する。
【００１９】
そして、閾値電圧は、ｐチャネル型ＴＦＴでは負の値であることが理想的であり、逆にｎチャネル型ＴＦＴでは正の値であることが理想的である。
【００２０】
しかし実際には、ＴＦＴの閾値電圧は、作製工程によって多少シフトする。閾値電圧がシフトすると、オフになるはずの駆動用ＴＦＴがオンになることがある。オフになるはずの駆動用ＴＦＴがオンになると、駆動用ＴＦＴのチャネル形成領域にドレイン電流が流れ、光るべきではないときにＯＬＥＤが発光してしまい、コントラストが低下したり、表示画像が乱れる原因になっていた。
【００２１】
またＴＦＴの特性によっては、オフの時に流れる電流（オフ電流）が大きくなる場合がある。駆動用ＴＦＴのオフ電流が大きいと、オフ電流はそのままＯＬＥＤに流れるため、光るべきではないときにＯＬＥＤが発光してしまう。
【００２２】
オフ電流を低減するために、駆動用ＴＦＴのチャネル長を長くしたり、ゲート電極の数を増やしてマルチゲート構造にしたりする方法が挙げられるが、いずれの方法においてもオフ電流の低減には限界があった。
【００２３】
本発明は上記問題に鑑み、駆動用ＴＦＴのオフ電流によるＯＬＥＤの発光を防ぎ、コントラストの低下を抑え、美しい画像を表示することが可能な発光装置の提案を課題とする。    
【課題を解決するための手段】
【００２４】
本発明者は、駆動用ＴＦＴにオフ電流が存在することを前提とし、該オフ電流がＯＬＥＤに流れないように、オフ電流を逃すための分路を形成することを考えた。
【００２５】
具体的には、所定の電位に保たれた配線（以下、放電線と呼ぶ）を設け、オフ電流がＯＬＥＤに流れずに該放電線に流れるようにした。そして、駆動用ＴＦＴがオフのときに逆にオンになるようなＴＦＴ（以下、放電用ＴＦＴと呼ぶ）を各画素に設け、該放電用ＴＦＴのソース領域とドレイン領域を、一方は画素電極に、もう一方は該放電線に接続した。
【００２６】
上記構成によって、駆動用ＴＦＴがオンのとき、放電用ＴＦＴはオフになり、駆動用ＴＦＴのドレイン電流はＯＬＥＤに流れる。逆に、駆動用ＴＦＴがオフのとき、放電用ＴＦＴはオンになり、駆動用ＴＦＴのドレイン電流（この場合オフ電流）はＯＬＥＤよりも該放電線の方に積極的に流れる。
【００２７】
なお、放電用ＴＦＴと駆動用ＴＦＴは、一方をｐチャネル型ＴＦＴ、もう一方をｎチャネル型ＴＦＴとし、両ＴＦＴのゲート電極を電気的に接続することで、一方がオンのときにもう一方をオフにすることができる。
【００２８】
上記構成により、駆動用ＴＦＴにオフ電流が流れてもＯＬＥＤが発光するのを防ぎ、コントラストの低下を抑え、表示画像が乱れることを防ぐことができる。    
【発明の効果】
【００２９】
上記構成によって、本発明の発光装置では、駆動用ＴＦＴにオフ電流が流れても、オフ電流が放電用ＴＦＴを介して放電線に流れてしまうので、ＯＬＥＤにほとんど電流が流れない。よって、ＯＬＥＤが発光するのを防ぎ、コントラストの低下を抑え、表示画像が乱れることを防ぐことができる。
【００３０】
また本発明の発光装置では、一般的な発光装置に比べて、駆動用ＴＦＴをオフにしたときに残光が残ってしまうのを防ぐことができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の発光装置の構造について、詳しく説明する。
【００３２】
図１（Ａ）に、本発明の発光装置のＯＬＥＤパネルの構成を、ブロック図で示す。１０１は画素部であり、複数の画素１０２がマトリクス状に形成されている。また１０３は信号線駆動回路、１０４は走査線駆動回路である。
【００３３】
なお図１では信号線駆動回路１０３と走査線駆動回路１０４とが、画素部１０１と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路と１０３と走査線駆動回路１０４とが画素部１０１と異なる基板上に形成され、ＦＰＣ等のコネクターを介して、画素部１０１と接続されていても良い。また、図１では信号線駆動回路１０３と走査線駆動回路１０４は１つづつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路１０３と走査線駆動回路１０４の数は設計者が任意に設定することができる。
【００３４】
また図１では、画素部１０１に信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、走査線Ｇ１〜Ｇｙ、放電線Ｃ１〜Ｃｙが設けられている。なお、信号線と電源線の数は必ずしも同じであるとは限らない。また、走査線と放電線の数は必ずしも同じであるとは限らない。
【００３５】
電源線Ｖ１〜Ｖｘは所定の電位に保たれている。また、放電線Ｃ１〜Ｃｙも一定の電位に保たれている。なお図１ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。
その場合、電源線Ｖ１〜Ｖｘの電位の高さを全て同じに保たなくても良く、対応する色毎に変えるようにしても良い。
【００３６】
図１（Ｂ）に各画素の詳しい構成を示す。本発明の発光装置において、画素１０２は、少なくとも１つの信号線と、少なくとも１つの走査線と、少なくとも１つの電源線と、少なくとも１つの放電線とを有している。図１（Ｂ）に示した画素では、信号線Ｓｉ（ｉ＝１〜ｘ）、走査線Ｇｊ（ｊ＝１〜ｙ）、電源線Ｖｉ、放電線Ｃｊを有している。
【００３７】
さらに本発明では、画素１０２が少なくとも、スイッチング用ＴＦＴ１０５、駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７、ＯＬＥＤ１０８を有している。なお図１（Ｂ）では、保持容量１０９を、駆動用ＴＦＴ１０６のゲート電極の電位を保持するために設けているが、必ずしも設ける必要はなく、必要に応じて設ければ良い。
【００３８】
なお、スイッチング用ＴＦＴ１０５、駆動用ＴＦＴ１０６及び放電用ＴＦＴ１０７は、シングルゲート構造に限られず、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【００３９】
図１（Ｂ）では、スイッチング用ＴＦＴ１０５のゲート電極が走査線Ｇｊに接続されている。そしてスイッチング用ＴＦＴ１０５のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は駆動用ＴＦＴ１０６のゲート電極に接続されている。
【００４０】
駆動用ＴＦＴ１０６のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方はＯＬＥＤ１０８の画素電極に接続されている。一方、放電用ＴＦＴ１０７のゲート電極は、駆動用ＴＦＴ１０６のゲート電極に接続されている。そして、放電用ＴＦＴ１０７のソース領域とドレイン領域は、一方はＯＬＥＤ１０８の画素電極に接続されており、もう一方は放電線Ｃｊに接続されている。
【００４１】
保持容量１０９は、駆動用ＴＦＴ１０６のゲート電極と電源線Ｖｉとの間に形成されている。
【００４２】
ＯＬＥＤ１０８は陽極と陰極を有しており、本明細書では、陽極を画素電極（第１の電極）として用いる場合は陰極を対向電極（第２の電極）と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。
【００４３】
なお、スイッチング用ＴＦＴ１０５は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。また、駆動用ＴＦＴ１０６と放電用ＴＦＴ１０７は、一方がｎチャネル型ＴＦＴでもう一方がｐチャネル型ＴＦＴである。なお、ＯＬＥＤ１０８の陽極を画素電極として用いる場合、駆動用ＴＦＴ１０６はｐチャネル型ＴＦＴであることが望ましく、逆に陰極を画素電極として用いる場合、駆動用ＴＦＴ１０６はｎチャネル型ＴＦＴであることが望ましい。
【００４４】
図１（Ｂ）に示した画素では、走査線Ｇｊの電位が走査線駆動回路１０４によって制御され、信号線Ｓｉには信号線駆動回路１０３によってビデオ信号が入力される。スイッチング用ＴＦＴ１０５がオンになると、信号線Ｓｉに入力されたビデオ信号は、スイッチング用ＴＦＴ１０５を介して駆動用ＴＦＴ１０６のゲート電極及び放電用ＴＦＴ１０７のゲート電極に入力される。
【００４５】
駆動用ＴＦＴ１０６と放電用ＴＦＴ１０７の動作は、ゲート電極に入力されたビデオ信号の電位により制御される。以下、その動作について詳しく説明する。
なお、説明を分かり易くするために、駆動用ＴＦＴ１０６がｐチャネル型ＴＦＴ、放電用ＴＦＴ１０７がｎチャネル型ＴＦＴの場合を例にとって説明する。しかし、以下の説明は、駆動用ＴＦＴ１０６がｎチャネル型ＴＦＴ、放電用ＴＦＴ１０７がｐチャネル型ＴＦＴの場合でも成り立つ。
【００４６】
図２（Ａ）は、駆動用ＴＦＴ１０６と、放電用ＴＦＴ１０７と、ＯＬＥＤ１０８の接続の様子を簡略的に示した図である。端子１１０からビデオ信号が入力される。そして端子１１１から対向電極に所定の電位が与えられる。なお、Ｉ1は駆動用ＴＦＴ１０６のドレイン電流、Ｉ2は放電用ＴＦＴ１０７のドレイン電流、ＩｅｌはＯＬＥＤ１０８に流れるＯＬＥＤ駆動電流を意味している。また、Ｖｄｓは駆動用ＴＦＴ１０６のソース領域とドレイン領域の間の電圧を意味し、ＶｅｌはＯＬＥＤ１０８の画素電極と対向電極の間の電圧（ＯＬＥＤ駆動電圧）を意味している。
【００４７】
電源線Ｖｉと端子１１１の電位は、駆動用ＴＦＴ１０６がオンになったとき、ＯＬＥＤ１０８に流れる電流Ｉｅｌが順バイアスになるような高さに保たれている。また、放電線Ｃｊの電位は、端子１１１の電位が電源線Ｖｉの電位より低いとき、電源線Ｖｉの電位よりも低くなるよう設定し、逆に端子１１１の電位が電源線Ｖｉの電位より高いとき、電源線Ｖｉの電位よりも高くなるよう設定する。
【００４８】
なお、放電線Ｃｊの電位は、陽極を画素電極として用いるとき、陰極の電位よりも低くなるように保っていてもよい。逆に、陰極を画素電極として用いるとき、陽極の電位よりも高くなるように保っていてもよい。
【００４９】
なお、本実施の形態では説明をわかりやすくするため、端子１１１の電位が電源線Ｖｉの電位より低く、なおかつ放電線Ｃｊの電位が端子１１１の電位と同じ高さに保たれていると仮定する。よって図２（Ａ）では、放電用ＴＦＴ１０７のソース領域とドレイン領域間の電圧は、ＯＬＥＤ駆動電圧Ｖｅｌと同じ大きさに保たれている。
【００５０】
まず図２（Ｂ）に、ビデオ信号の電位が十分高く、駆動用ＴＦＴ１０６のゲート電圧が閾値よりも十分大きいときの、駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７及びＯＬＥＤ１０８の電圧電流特性を示す。また、図２（Ｃ）は、図２（Ｂ）
の点線で囲った部分を拡大した図である。なお、横軸は電源線Ｖｉと端子１１１の間の電圧を示している。そして、縦軸は、各素子に流れる電流を示している。
【００５１】
ゲート電圧が閾値よりも十分大きいと、ｐチャネル型ＴＦＴである駆動用ＴＦＴ１０６は、理想的な素子の場合オフの状態になる。しかし実際には、ドレイン電流が多少流れていることが多い。よって図２（Ｂ）、（Ｃ）に示すとおり、駆動用ＴＦＴ１０６は、オンのときと比較してドレイン電流Ｉ1が小さくなるが０にはならないと考えられる。
【００５２】
一方、ｎチャネル型ＴＦＴである放電用ＴＦＴ１０７は、ビデオ信号の電位が十分高いと、そのゲート電圧が閾値よりも十分大きくなるため、オンの状態になる。よって、放電用ＴＦＴ１０７は、図２（Ｂ）、（Ｃ）に示すとおり、オフのときと比較して、ソース領域とドレイン領域間の電圧に対するドレイン電流Ｉ2の値が大きくなる。つまり言い換えると、オフのときと比較して、ドレイン電流の値に対するソース領域とドレイン領域間の電圧の値が小さくなる。
【００５３】
このとき上述したように、駆動用ＴＦＴ１０６はオフであるので、オンのときと比較してドレイン電流Ｉ1が小さい。そして、駆動用ＴＦＴ１０６のドレイン電流（この場合オフ電流）Ｉ1は、Ｉ1＝Ｉ2＋Ｉｅｌを常に満たしており、Ｉ2がＩ1より大きくなることはない。よって、ドレイン電流Ｉ2はＩ1以下である。ここで上述したように放電用ＴＦＴ１０７は、オフのときと比較して、ドレイン電流の値に対するソース領域とドレイン領域間の電圧の値が小さく、また放電用ＴＦＴ１０７のソース領域とドレイン領域間の電圧とＶｅｌは等しいため、Ｖｅｌが、ＯＬＥＤにはほとんど電流が流れなくなってしまうほど小さくなる。したがって、図２（Ｂ）、（Ｃ）に示すとおり、Ｉｅｌ≒０となり、Ｉ1≒Ｉ2となる。
つまり、放電用ＴＦＴ１０７の電圧電流特性のグラフと、駆動用ＴＦＴ１０６の電圧電流特性のグラフとの交点が、動作点となる。よって、ＯＬＥＤ１０８は発光しない。
【００５４】
なお、図１６に、図１５に示した一般的な発光装置の駆動用ＴＦＴ１００５と、ＯＬＥＤ１００６の接続の様子を簡略的に示す。ただし、図１６では、ビデオ信号が入力される端子１１０と対向電極に所定の電位が与えられる端子１１１は、本発明との比較をより明確にするために、図２（Ａ）と同じ符号を付す。また本発明との比較をより明確にするために、図１５に示した駆動用ＴＦＴ１００５及びＯＬＥＤ１００６は、図２（Ａ）の駆動用ＴＦＴ１０６及びＯＬＥＤ１０８に相当するものとみなす。
【００５５】
Ｉ1は駆動用ＴＦＴ１０６のドレイン電流、Ｉｅｌ’はＯＬＥＤ１０８に流れるＯＬＥＤ駆動電流を意味している。また、Ｖｄｓは駆動用ＴＦＴ１０６のソース領域とドレイン領域の間の電圧を意味し、Ｖｅｌ’はＯＬＥＤ１０８の画素電極と対向電極の間の電圧（ＯＬＥＤ駆動電圧）を意味している。
【００５６】
一般的な発光装置では、ＯＬＥＤの電圧電流特性のグラフと、駆動用ＴＦＴの電圧電流特性のグラフとの交点が、動作点となる。よって、図２（Ｂ）、（Ｃ）
に示すとおり、一般的な構成においてＯＬＥＤに流れる電流は、該動作点における電流Ｉｅｌ’に相当する。
【００５７】
次に、図３（Ａ）に、ビデオ信号の電位が十分低く、駆動用ＴＦＴ１０６のゲート電圧が閾値よりも十分小さいときの、駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７及びＯＬＥＤ１０８の電圧電流特性を示す。また、図３（Ｂ）は、図３（Ａ）の点線で囲った部分を拡大した図である。なお、横軸は電源線Ｖｉと端子１１１の間の電圧を示している。そして、縦軸は、各素子に流れる電流を示している。
【００５８】
ゲート電圧が閾値よりも十分小さいと、ｐチャネル型ＴＦＴである駆動用ＴＦＴ１０６は、理想的な素子の場合オンの状態になる。よって、駆動用ＴＦＴ１０６は、図３（Ａ）、（Ｂ）に示すとおり、ソース領域とドレイン領域間の電圧に対するドレイン電流の値が大きい。
【００５９】
一方、ｎチャネル型ＴＦＴである放電用ＴＦＴ１０７は、ビデオ信号の電位が十分低いと、そのゲート電圧が閾値よりも十分小さくなるため、オフの状態になる。しかし実際には、オフ電流が多少生じていることが多い。よって、放電用ＴＦＴ１０７は、図３（Ａ）、（Ｂ）に示すとおり、ソース領域とドレイン領域間の電圧に対するドレイン電流の値が、小さい値であるが０ではないと考えられる。
【００６０】
駆動用ＴＦＴ１０６のドレイン電流Ｉ1は、Ｉ1＝Ｉ2＋Ｉｅｌを常に満たしている。よって、Ｉｅｌ＝Ｉ1−Ｉ2となり、Ｉｅｌは駆動用ＴＦＴ１０６のドレイン電流Ｉ1から、放電用ＴＦＴ１０７のドレイン電流（この場合オフ電流）Ｉ2を差し引いた値に等しくなる。
【００６１】
一般的な放電用ＴＦＴ１０７を設けない構成の場合、Ｉ2＝０であるので、必然的にＩ1＝Ｉｅｌ’となる。しかし、本発明では放電用ＴＦＴ１０７を設けることで、ＩｅｌはＩ2の分だけ小さくなる。Ｉｅｌが小さくなるとＶｅｌも小さくなり、Ｖｅｌ＋Ｖｄｓは常に一定なので、よってＶｄｓが一般的な構成に比べて大きくなる。よって、駆動用ＴＦＴ１０６のドレイン電流Ｉ1自体が、一般的な構成における駆動用ＴＦＴ１０６のドレイン電流に比べて大きくなる。したがって、放電用ＴＦＴ１０７を設けた場合のＩｅｌは（Ｉｅｌ’−Ｉ2）＜Ｉｅｌ＜Ｉｅｌ’を満たしている。つまり一般的な構成におけるＯＬＥＤ電流Ｉｅｌ’から放電用ＴＦＴ１０７のドレイン電流Ｉ2を単純に減算した値よりも大きくなるので、Ｉｅｌ’とＩｅｌの差は小さく、輝度への影響はさほど大きくはない。
【００６２】
よって、図２、図３からわかるように、本発明の発光装置では、駆動用ＴＦＴ１０６にオフ電流が流れても、オフ電流が放電用ＴＦＴ１０７を介して放電線に流れてしまうので、ＯＬＥＤ１０８にほとんど電流が流れない。よって、ＯＬＥＤ１０８が発光するのを防ぎ、コントラストの低下を抑え、表示画像が乱れることを防ぐことができる。
【００６３】
次に、本発明の発光装置における、駆動用ＴＦＴ１０６とＯＬＥＤ駆動電流Ｉｅｌの関係について述べる。
【００６４】
図４（Ａ）に、駆動用ＴＦＴ１０６のゲート電圧が閾値よりもやや小さくなり、駆動用ＴＦＴ１０６のドレイン電流が大きくなりはじめたときの、駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７及びＯＬＥＤ１０８の電圧電流特性を示す。なお、横軸は電源線Ｖｉと端子１１１の間の電圧を示している。そして、縦軸は、各素子に流れる電流を示している。
【００６５】
駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７及びＯＬＥＤ１０８は、常にＩ1＝Ｉ2＋Ｉｅｌを常に満たすように動作している。よって図４（Ａ）において、Ｉ1＝Ｉ2＋Ｉｅｌを満たすように、Ｉｅｌの値が定まる。
【００６６】
一方、一般的な発光装置の場合、Ｉ1＝Ｉ2を満たすので、駆動用ＴＦＴ１０６のグラフと、ＯＬＥＤ１０８のグラフとが交差するところが動作点であり、該動作点における電流がＩｅｌ’に相当する。
【００６７】
図４（Ａ）において、本発明の発光装置のＩｅｌと、一般的な発光装置のＯＬＥＤ駆動電流Ｉｅｌ’を比較すると、Ｉｅｌ’の方が大きい。これは、放電用ＴＦＴ１０７のゲート電圧が閾値よりも十分小さくないため、放電用ＴＦＴ１０７のドレイン電流Ｉ2が無視できないぐらい大きくなるためである。よって、駆動用ＴＦＴ１０６のゲート電圧が閾値よりもやや小さくなった時点では、本発明の発光装置では一般的な発光装置に比べて、ＯＬＥＤの輝度が小さくなっていると考えられる。
【００６８】
次に、駆動用ＴＦＴ１０６のゲート電圧を、図４（Ａ）の状態よりももっと小さくしたときの、駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７及びＯＬＥＤ１０８の電圧電流特性を図４（Ｂ）に示す。なお、横軸は電源線Ｖｉと端子１１１の間の電圧を示している。そして、縦軸は、各素子に流れる電流を示している。
【００６９】
駆動用ＴＦＴ１０６、放電用ＴＦＴ１０７及びＯＬＥＤ１０８は、常にＩ1＝Ｉ2＋Ｉｅｌを常に満たすように動作している。よって図４（Ｂ）において、Ｉ1＝Ｉ2＋Ｉｅｌを満たすように、Ｉｅｌの値が定まる。
【００７０】
一方、一般的な発光装置の場合、Ｉ1＝Ｉ2を満たすので、駆動用ＴＦＴ１０６のグラフと、ＯＬＥＤ１０８のグラフとが交差するところが動作点であり、該動作点における電流がＩｅｌ’に相当する。
【００７１】
図４（Ｂ）に示すとおり、本発明の発光装置のＩｅｌと、一般的な発光装置のＩｅｌ’の差は、図４（Ａ）のときよりも縮まっているのがわかる。これは、放電用ＴＦＴ１０７のゲート電圧が小さくなるにつれて、放電用ＴＦＴ１０７のドレイン電流Ｉ2が小さくなるためである。端子１１０に入力されるビデオ信号の電位がより低くなっていき、放電用ＴＦＴ１０７のゲート電圧がより小さくなると、Ｉ2はより小さくなる。そして、図３に示したように、Ｉｅｌは限りなくＩｅｌ’に近づく。
【００７２】
図４（Ａ）、（Ｂ）から分かるように、駆動用ＴＦＴ１０６のゲート電圧ＶｇｓとＯＬＥＤ１０８を流れる電流Ｉｅｌとの関係は、図５に示すようなグラフになる。なお比較のため、一般的な発光装置の、駆動用ＴＦＴ１０６のゲート電圧ＶｇｓとＯＬＥＤ１０８を流れる電流Ｉｅｌ’との関係も示す。
【００７３】
図５からわかるように、本発明の発光装置は、放電用ＴＦＴを用いない一般的な発光装置に比べて、グラフの傾きが急峻になる。よって、放電用ＴＦＴを用いない場合に比べてデジタルビデオ信号の振幅をより小さくすることができる。デジタルビデオ信号を用いて階調を表示するデジタル階調方式の駆動においては、信号の振幅が小さいほど、デジタルビデオ信号の信号線への入力を制御する信号線駆動回路の、電源電圧を小さくすることができる。よって、本発明の発光装置では、デジタル階調方式の駆動の場合、信号線駆動回路の消費電力を抑えることができる。
【００７４】
また、図１５に示した一般的な画素の場合、有機発光素子を発光させた後駆動用ＴＦＴをオフにすると、有機発光素子の２つの電極間の電圧が自由放電により低下する。このとき、有機発光素子の２つの電極間の電圧が有機発光素子の閾値以下になると、該２つの電極間の抵抗が指数関数的に大きくなり、放電がかなりスローになってしまう。そのため、駆動用ＴＦＴをオフにした後にも、有機発光素子が薄っすらと光っている状態が比較的長く続いてしまう。しかし、本発明の発光装置では、駆動用ＴＦＴをオフにすると、放電用ＴＦＴがオンになることで、強制的に電荷を抜き取ることができ、残光が残ってしまうのを防ぐことができる。
【００７５】
以下に、本発明の実施例について説明する。
【実施例１】
【００７６】
本実施例では、図１で示した本発明の発光装置を、デジタル階調方式で駆動させた場合について、図６を用いて説明する。
【００７７】
まず、ＯＬＥＤの対向電極の電位が、電源線の電源電位と同じ高さに保たれる。そして走査線Ｇ１が、走査線駆動回路１０４から入力される選択信号によって選択される。その結果、走査線Ｇ１に接続されている全ての画素（１ライン目の画素）のスイッチング用ＴＦＴ１０５がオンの状態になる。
【００７８】
そして、信号線（Ｓ１〜Ｓｘ）に信号線駆動回路１０３から、１ビット目のデジタルビデオ信号が入力される。デジタルビデオ信号はスイッチング用ＴＦＴ１０５を介して駆動用ＴＦＴ１０６及び放電用ＴＦＴ１０７のゲート電極に入力される。
【００７９】
駆動用ＴＦＴ１０６及び放電用ＴＦＴ１０７は、該デジタルビデオ信号が有する１または０の情報によって、そのスイッチングが制御される。例えば、駆動用ＴＦＴ１０６がオンになると放電用ＴＦＴ１０７はオフになり、逆に駆動用ＴＦＴ１０６がオフになると放電用ＴＦＴ１０７はオンになる。
【００８０】
次にＧ１の選択が終了し、同様に走査線Ｇ２が選択信号によって選択される。
そして走査線Ｇ２に接続されている全ての画素のスイッチング用ＴＦＴ１０５がオンの状態になり、信号線（Ｓ１〜Ｓｘ）から２ライン目の画素に、１ビット目のデジタルビデオ信号が入力される。なお、本明細書において画素にデジタルビデオ信号が入力されるというのは、該画素の駆動用ＴＦＴ１０６及び放電用ＴＦＴ１０７のゲート電極に、デジタルビデオ信号が入力されることを意味する。そして、２ライン目の画素の駆動用ＴＦＴ１０６及び放電用ＴＦＴ１０７のスイッチングが、１ライン目の画素と同様に、デジタルビデオ信号によって制御される。
【００８１】
そして、全ての走査線（Ｇ３〜Ｇｘ）も、順に選択信号によって選択される。
全ての走査線（Ｇ１〜Ｇｘ）が選択され、全てのラインの画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【００８２】
書き込み期間Ｔａ１が終了すると、次に表示期間Ｔｒ１が出現する。表示期間Ｔｒ１において、対向電極の電位は、電源電位がＯＬＥＤの画素電極に与えられたときにＯＬＥＤ１０８が発光する程度に、電源線の電源電位との間に電位差を有する高さになる。
【００８３】
書き込み期間において画素に入力されたデジタルビデオ信号によって、駆動用ＴＦＴ１０６がオンになっている場合、ＯＬＥＤ１０８の画素電極に電源電位が与えられる。その結果、ＯＬＥＤ１０８は発光する。またこのとき、放電用ＴＦＴ１０７はオフの状態にある。
【００８４】
逆に、書き込み期間において画素に入力されたデジタルビデオ信号によって、駆動用ＴＦＴ１０６がオフになっている場合、ＯＬＥＤ１０８の画素電極に電源電位が与えらない。その結果、ＯＬＥＤ１０８は発光しない。またこのとき、放電用ＴＦＴ１０７はオンの状態にある。よって、駆動用ＴＦＴ１０６にオフ電流が流れていても、該オフ電流はほとんど放電線に流れるため、ＯＬＥＤ１０８は発光しない。
【００８５】
このように、表示期間Ｔｒ１ではＯＬＥＤ１０８が発光、または非発光の状態になり、全ての画素は表示を行う。画素が表示を行っている期間を表示期間Ｔｒと呼ぶ。特に１ビット目のデジタルビデオ信号によって表示を行う表示期間を、表示期間Ｔｒ１と呼ぶ。図６では説明を簡便にするために、特に１ライン目の画素の表示期間についてのみ示す。全てのラインの表示期間が開始されるタイミングは同じである。
【００８６】
表示期間Ｔｒ１が終了すると、書き込み期間Ｔａ２となり、ＯＬＥＤの対向電極の電位は電源線の電源電位と同じになる。そして書き込み期間Ｔａ１の場合と同様に順に全ての走査線が選択され、２ビット目のデジタルビデオ信号が全ての画素に入力される。全てのラインの画素に２ビット目のデジタルビデオ信号が入力し終わるまでの期間を、書き込み期間Ｔａ２と呼ぶ。
【００８７】
書き込み期間Ｔａ２が終了すると表示期間Ｔｒ２が出現し、対向電極と電源線の間に電位差が生じ、全ての画素において表示が行われる。
【００８８】
上述した動作はｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行われ、書き込み期間Ｔａと表示期間Ｔｒとが繰り返し出現する。全ての表示期間（Ｔｒ１〜Ｔｒｎ）が終了すると１つの画像を表示することができる。本実施例の駆動方法において、１つの画像を表示する期間を１フレーム期間（Ｆ）
と呼ぶ。１フレーム期間が終了すると次のフレーム期間が開始される。そして再び書き込み期間Ｔａ１が出現し、上述した動作を繰り返す。
【００８９】
通常の発光装置では１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【００９０】
本実施例では、全ての書き込み期間の長さの和が１フレーム期間よりも短く、なおかつ表示期間の長さ比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２(n-2)：２(n-1)となるようにすることが必要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００９１】
１フレーム期間中にＯＬＥＤが発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表現できる。
【００９２】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出現させることも可能である。
【００９３】
なお本実施例では、対向電極の電位の高さを書き込み期間と表示期間とで変化させていたが、本発明はこれに限定されない。電源線と対向電極の間に電位差が常に生じているようにしても良い。その場合、書き込み期間においてもＯＬＥＤを発光させることが可能になる。よって、当該フレーム期間において画素が表示する階調は、１フレーム期間中にＯＬＥＤが発光した書き込み期間と表示期間の長さの総和によって決まる。なおこの場合、各ビットのデジタルビデオ信号に対応する書き込み期間と表示期間の長さの和の比が、（Ｔａ１＋Ｔｒ１）：（Ｔａ２＋Ｔｒ２）：（Ｔａ３＋Ｔｒ３）：…：（Ｔａ（ｎ−１）＋Ｔｒ（ｎ−１））
：（Ｔａｎ＋Ｔｒｎ）＝２0：２1：２2：…：２(n-2)：２(n-1)となることが必要である。
【実施例２】
【００９４】
本発明の発光装置の画素は、図１（Ｂ）に示した構成に限定されない。本実施例では、本発明の発光装置の画素の構成について、図１（Ｂ）とは異なる例について説明する。図７（Ａ）、（Ｂ）、図１７（Ａ）、（Ｂ）に、本実施例の画素の構成を示す。
【００９５】
図７（Ａ）に示す画素は、第１信号線Ｓａｉ、第２信号線Ｓｂｉ、第１走査線Ｇａｊ、第２走査線Ｇｂｊ、電源線Ｖｉ、放電線Ｃｊを少なくとも１つづつ有している。
【００９６】
また図７（Ａ）に示した画素は、第１スイッチング用ＴＦＴ７０５ａ、第２スイッチング用ＴＦＴ７０５ｂ、駆動用ＴＦＴ７０６、放電用ＴＦＴ７０７、ＯＬＥＤ７０８、保持容量７０９を少なくとも有している。
【００９７】
次に、図７（Ａ）の画素が有する各素子及び配線の接続についてより具体的に説明する。
【００９８】
第１スイッチング用ＴＦＴ７０５ａのゲート電極は第１走査線Ｇａｊに接続されている。また、第１スイッチング用ＴＦＴ７０５ａのソース領域とドレイン領域は、一方は第１信号線Ｓａｉに、もう一方は駆動用ＴＦＴ７０６のゲート電極に接続されている。
【００９９】
第２スイッチング用ＴＦＴ７０５ｂのゲート電極は第２走査線Ｇｂｊに接続されている。また、第２スイッチング用ＴＦＴ７０５ｂのソース領域とドレイン領域は、一方は第２信号線Ｓｂｉに、もう一方は駆動用ＴＦＴ７０６のゲート電極に接続されている。
【０１００】
放電用ＴＦＴ７０７のゲート電極は、駆動用ＴＦＴ７０６のゲート電極と接続されている。また放電用ＴＦＴ７０７のソース領域とドレイン領域は、一方は放電線Ｃｊに、もう一方はＯＬＥＤ７０８の画素電極に接続されている。
【０１０１】
駆動用ＴＦＴ７０６のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方はＯＬＥＤ７０８の画素電極に接続されている。電源線ＶｉとＯＬＥＤ７０８の対向電極の間には、常に電位差が生じている。
【０１０２】
保持容量７０９は電源線Ｖｉと、駆動用ＴＦＴ７０６のゲート電極の間に形成されている。
【０１０３】
選択信号によって第１走査線Ｇａｊが選択されると、第１スイッチング用ＴＦＴ７０５ａがオンになる。そして、第１信号線に入力されるデジタルビデオ信号が、駆動用ＴＦＴ７０６及び放電用ＴＦＴ７０７のゲート電極に入力され、画素が表示を行う。
【０１０４】
そして次に、選択信号によって第２走査線Ｇｂｊが選択されると、第２スイッチング用ＴＦＴ７０５ｂがオンになる。そして、第２信号線に入力されるデジタルビデオ信号が、駆動用ＴＦＴ７０６及び放電用ＴＦＴ７０７のゲート電極に入力され、画素が表示を行う。
【０１０５】
全ビットのデジタルビデオ信号によって、各画素が表示を行うと、１つの画像が表示される。
【０１０６】
図７（Ａ）に示した画素では、表示期間を書き込み期間よりも短くすることが可能であるので、階調数が高くなってデジタルビデオ信号のビット数が増加しても、フレーム周波数を落とさずに画像を表示することが可能である。
【０１０７】
図７（Ｂ）に示す画素は、信号線Ｓｉ、走査線Ｇｊ、電源線Ｖｉ、放電線Ｃｊ、容量線Ｐｊを少なくとも１つづつ有している。
【０１０８】
また図７（Ｂ）に示した画素は、スイッチング用ＴＦＴ７１５、駆動用ＴＦＴ７１６、放電用ＴＦＴ７１７、ＯＬＥＤ７１８、保持容量７１９を少なくとも有している。
【０１０９】
次に、図７（Ｂ）の画素が有する各素子及び配線の接続についてより具体的に説明する。
【０１１０】
スイッチング用ＴＦＴ７１５のゲート電極は走査線Ｇｊに接続されている。また、スイッチング用ＴＦＴ７１５のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は駆動用ＴＦＴ７１６のゲート電極に接続されている。
【０１１１】
放電用ＴＦＴ７１７のゲート電極は、駆動用ＴＦＴ７１６のゲート電極と接続されている。また放電用ＴＦＴ７１７のソース領域とドレイン領域は、一方は放電線Ｃｊに、もう一方はＯＬＥＤ７１８の画素電極に接続されている。
【０１１２】
駆動用ＴＦＴ７１６のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方はＯＬＥＤ７１８の画素電極に接続されている。電源線ＶｉとＯＬＥＤ７１８の対向電極の間には、常に電位差が生じている。
【０１１３】
保持容量７１９は容量線Ｐｊと、駆動用ＴＦＴ７１６のゲート電極の間に形成されている。容量線Ｐｊは、電源線Ｖｉと同じ高さに保たれている。
【０１１４】
選択信号によって走査線Ｇｊが選択されると、スイッチング用ＴＦＴ７１５がオンになる。そして、第１信号線に入力されるデジタルビデオ信号が、駆動用ＴＦＴ７１６及び放電用ＴＦＴ７１７のゲート電極に入力され、画素が表示を行う。
【０１１５】
次に、容量線Ｐｊの電位を制御することで、電荷保存の法則より、駆動用ＴＦＴ７１６及び放電用ＴＦＴ７１７のゲート電圧を調整し、駆動用ＴＦＴ７１６がオフ、放電用ＴＦＴ７１７がオンになるようにする。駆動用ＴＦＴが７１６がオフになると、画素が表示を行わなくなり、強制的に表示期間が終了する。
【０１１６】
全ビットのデジタルビデオ信号によって、各画素が表示を行うと、１つの画像が表示される。
【０１１７】
図７（Ｂ）に示した画素では、表示期間を書き込み期間よりも短くすることが可能であるので、階調数が高くなってデジタルビデオ信号のビット数が増加しても、フレーム周波数を落とさずに画像を表示することが可能である。
【０１１８】
図１７（Ａ）に示す画素７２２は、信号線Ｓｉ、走査線Ｇｊ、電源線Ｖｉを少なくとも１つづつ有している。
【０１１９】
また図１７（Ａ）に示した画素は、スイッチング用ＴＦＴ７２５、駆動用ＴＦＴ７２６、放電用ＴＦＴ７２７、ＯＬＥＤ７２８、保持容量７２９を少なくとも有している。
【０１２０】
なお図１７（Ａ）において、スイッチング用ＴＦＴ７２５と放電用ＴＦＴ７２７は同じ極性を有しているのが望ましい。
【０１２１】
次に、図１７（Ａ）の画素が有する各素子及び配線の接続についてより具体的に説明する。
【０１２２】
スイッチング用ＴＦＴ７２５のゲート電極は走査線Ｇｊに接続されている。また、スイッチング用ＴＦＴ７２５のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は駆動用ＴＦＴ７２６のゲート電極に接続されている。
【０１２３】
放電用ＴＦＴ７２７のゲート電極は、駆動用ＴＦＴ７２６のゲート電極と接続されている。また放電用ＴＦＴ７２７のソース領域とドレイン領域は、一方は走査線Ｇｊ−１に、もう一方はＯＬＥＤ７２８の画素電極に接続されている。
【０１２４】
走査線Ｇｊ−１は、走査線Ｇｊが選択される前に選択される走査線である。なお各画素の放電用ＴＦＴのソース領域またはドレイン領域に接続される走査線は、画素部が有する走査線のうちのいずれか１つであれば良い。
【０１２５】
駆動用ＴＦＴ７２６のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方はＯＬＥＤ７２８の画素電極に接続されている。電源線ＶｉとＯＬＥＤ７２８の対向電極の間には、常に電位差が生じている。
【０１２６】
保持容量７２９は電源線Ｖｉと、駆動用ＴＦＴ７２６のゲート電極の間に形成されている。
【０１２７】
選択信号によって走査線Ｇｊが選択されると、スイッチング用ＴＦＴ７２５がオンになる。そして、信号線に入力されるデジタルビデオ信号が、駆動用ＴＦＴ７２６及び放電用ＴＦＴ７２７のゲート電極に入力され、画素が表示を行う。
【０１２８】
全ビットのデジタルビデオ信号によって、各画素が表示を行うと、１つの画像が表示される。
【０１２９】
なお、図１７（Ａ）に示した画素は、図１、図７（Ａ）、（Ｂ）に示した画素と異なり、走査線を放電線として用いるため、別途放電線を設ける必要がなく、画素部の配線数を抑えることができる。このように分路を形成する際、必ずしもオフ電流を流すためだけの配線を形成する必要はなく、走査線、信号線、電源線、その他配線を放電線として用いることは可能である。
【０１３０】
図１７（Ｂ）に示す画素は、信号線Ｓｉ、第１走査線Ｇａｊ、第２走査線Ｇｂｊ、電源線Ｖｉ、放電線Ｃｊを少なくとも１つづつ有している。
【０１３１】
また図１７（Ｂ）に示した画素は、スイッチング用ＴＦＴ７３５、消去用ＴＦＴ７４０、駆動用ＴＦＴ７３６、放電用ＴＦＴ７３７、ＯＬＥＤ７３８、保持容量７３９を少なくとも有している。
【０１３２】
次に、図１７（Ｂ）の画素が有する各素子及び配線の接続についてより具体的に説明する。
【０１３３】
スイッチング用ＴＦＴ７３５のゲート電極は第１走査線Ｇａｊに接続されている。また、スイッチング用ＴＦＴ７３５のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は駆動用ＴＦＴ７３６のゲート電極に接続されている。
【０１３４】
消去用ＴＦＴ７４０のゲート電極は第２走査線Ｇｂｊに接続されている。また、消去用ＴＦＴ７４０のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方は駆動用ＴＦＴ７３６のゲート電極に接続されている。
【０１３５】
放電用ＴＦＴ７３７のゲート電極は、駆動用ＴＦＴ７３６のゲート電極と接続されている。また放電用ＴＦＴ７３７のソース領域とドレイン領域は、一方は放電線Ｃｊに、もう一方はＯＬＥＤ７３８の画素電極に接続されている。
【０１３６】
駆動用ＴＦＴ７３６のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方はＯＬＥＤ７３８の画素電極に接続されている。電源線ＶｉとＯＬＥＤ７３８の対向電極の間には、常に電位差が生じている。
【０１３７】
保持容量７３９は電源線Ｖｉと、駆動用ＴＦＴ７３６のゲート電極の間に形成されている。
【０１３８】
第１選択信号によって第１走査線Ｇａｊが選択されると、スイッチング用ＴＦＴ７３５がオンになる。そして、信号線に入力されるデジタルビデオ信号が、駆動用ＴＦＴ７３６及び放電用ＴＦＴ７３７のゲート電極に入力され、画素が表示を行う。
【０１３９】
次に、第２選択信号によって第２走査線Ｇｂｊが選択されると、消去用ＴＦＴ７４０がオンになる。そして、電源線Ｖｉの電位が、駆動用ＴＦＴ７３６のゲート電極及びソース領域に与えられ、駆動用ＴＦＴ７３６がオフになる。駆動用ＴＦＴが７３６がオフになると、画素が表示を行わなくなり、強制的に表示期間が終了する。
【０１４０】
全ビットのデジタルビデオ信号によって、各画素が表示を行うと、１つの画像が表示される。
【０１４１】
図１７（Ｂ）に示した画素では、表示期間を書き込み期間よりも短くすることが可能であるので、階調数が高くなってデジタルビデオ信号のビット数が増加しても、フレーム周波数を落とさずに画像を表示することが可能である。なお、第１走査線または第２走査線を、図１７（Ａ）の場合と同様に放電線として用いても良く、この場合各画素の配線数を減らすことができる。
【０１４２】
本発明の発光装置の画素は図１に示したものに限定されず、また、図７（Ａ）
、（Ｂ）、図１７（Ａ）、（Ｂ）に示したものに限定されない。電源線を設けずに、他の画素のゲート信号線を電源線の代わりに用いても良い。本発明の発光装置は、駆動用ＴＦＴのオフ電流がＯＬＥＤに流れずに、分路に積極的に流れるような構成であれば良い。より具体的には、駆動用ＴＦＴがオンのときにオフになり、駆動用ＴＦＴがオフのときにオンになるようなＴＦＴを介して、放電線とＯＬＥＤの画素電極を接続していれば良い。
【実施例３】
【０１４３】
本発明の発光装置の作成方法の一例について、図８〜図１２を用いて説明する。ここでは、画素部のスイッチング用ＴＦＴおよび駆動用ＴＦＴと、画素部の周辺に設けられる駆動部のＴＦＴを同時に作製する方法について、工程に従って詳細に説明する。なお、放電用ＴＦＴは、スイッチング用ＴＦＴおよび駆動用ＴＦＴの作製方法を参照して作製することができるので、ここでは説明を簡単にするため図示しない。
【０１４４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板９００を用いる。なお、基板９００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【０１４５】
次いで、図８（Ａ）に示すように、基板９００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜９０１を形成する。本実施例では下地膜９０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜９０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。
本実施例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜９０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【０１４６】
次いで、下地膜９０１上に半導体層９０２〜９０５を形成する。半導体層９０２〜９０５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。
この半導体層９０２〜９０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層９０２〜９０５を形成した。
【０１４７】
また、半導体層９０２〜９０５を形成した後、ＴＦＴのしきい値を制御するために、半導体層９０２〜９０５に微量な不純物元素（ボロンまたはリン）をドーピングしてもよい。
【０１４８】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【０１４９】
次いで、半導体層９０２〜９０５を覆うゲート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１５０】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１５１】
そして、ゲート絶縁膜９０６上にゲート電極を形成するための耐熱性導電層９０７を２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成する。耐熱性導電層９０７は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【０１５２】
一方、耐熱性導電層９０７にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層９０７の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層９０７が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜９０６に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層９０７は抵抗率を１０〜５０μΩｃｍの範囲ですることが好ましい。
【０１５３】
次に、フォトリソグラフィーの技術を使用してレジストによるマスク９０８を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００ｎｍ／ｍｉｎである。第１のエッチング処理はこのエッチング速度を基にＷ膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。
【０１５４】
第１のエッチング処理により第１のテーパー形状を有する導電層９０９〜９１２が形成される。導電層９０９〜９１２のテーパー部の角度は１５〜３０°となるように形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９０６）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。（図８（Ｂ））
【０１５５】
そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク９０８をそのまま残し、第１のテーパー形状を有する導電層９０９〜９１２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜９０６とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域９１４〜９１７には１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素が添加される。（図８（Ｃ））
【０１５６】
この工程において、ドーピングの条件によっては、不純物が第１の形状の導電層９０９〜９１２の下に回りこみ、第１の不純物領域９１４〜９１７が第１の形状の導電層９０９〜９１２と重なることも起こりうる。
【０１５７】
次に、図８（Ｄ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２Ｗ／ｃｍ2(１３.５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６ＭＨｚ)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層９１８〜９２１が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。マスク９０８はエッチングされて端部が削れ、マスク９２２となる。また、図８（Ｄ）の工程において、ゲート絶縁膜９０６の表面が４０ｎｍ程度エッチングされる。
【０１５８】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、不純物濃度が大きくなった第１の不純物領域９２４〜９２７と、前記第１の不純物領域９２４〜９２７に接する第２の不純物領域９２８〜９３１とを形成する。この工程において、ドーピングの条件によっては、不純物が第２の形状の導電層９１８〜９２１の下に回りこみ、第２の不純物領域９２８〜９３１が第２の形状の導電層９１８〜９２１と重なることも起こりうる。第２の不純物領域における不純物濃度は、１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3となるようにする。（図９（Ａ））
【０１５９】
そして、（図９（Ｂ））に示すように、ｐチャネル型ＴＦＴを形成する半導体層９０２、９０５に一導電型とは逆の導電型の不純物領域９３３（９３３ａ、９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形成する。この場合も第２の形状の導電層９１８、９２１をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層９０３、９０４は、レジストのマスク９３２を形成し全面を被覆しておく。ここで形成される不純物領域９３３、９３４はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域９３３、９３４のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにする。
【０１６０】
しかしながら、この不純物領域９３３、９３４は詳細にはｎ型を付与する不純物元素を含有する２つの領域に分けて見ることができる。第３の不純物領域９３３ａ、９３４ａは１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１×１０20ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域９３３ｂ、９３４ｂのｐ型を付与する不純物元素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以上となるようにし、第３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を付与する不純物元素の濃度をｎ型を付与する不純物元素の濃度の１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１６１】
その後、図９（Ｃ）に示すように、第２の形状を有する導電層９１８〜９２１およびゲート絶縁膜９０６上に第１の層間絶縁膜９３７を形成する。第１の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜９３７は無機絶縁物材料から形成する。第１の層間絶縁膜９３７の膜厚は１００〜２００nmとする。第１の層間絶縁膜９３７として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、第１の層間絶縁膜９３７として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、第１の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１６２】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板５０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【０１６３】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層９０２〜９０５中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い。
【０１６４】
そして、有機絶縁物材料からなる第２の層間絶縁膜９３９を１．０〜２．０μｍの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【０１６５】
このように、第２の層間絶縁膜９３９を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜９３７として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【０１６６】
次に、図１０（Ａ）に示すように、第２の層間絶縁膜９３９を形成した後、第２の層間絶縁膜９３９に接するように、パッシベーション膜９３９を形成する。
【０１６７】
パッシベーション膜９３９は、第２の層間絶縁膜９３９に含まれる水分が、画素電極９４７や、第３の層間絶縁膜９８２を介して、有機発光層９５０に入るのを防ぐのに効果的である。第２の層間絶縁膜９３９が有機樹脂材料を有している場合、有機樹脂材料は水分を多く含むため、パッシベーション膜９３９を設けることは特に有効である。
【０１６８】
本実施例では、パッシベーション膜９３９として、窒化珪素膜を用いた。
【０１６９】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、まずエッチングガスにＣＦ4、Ｏ2の混合ガスを用いてパッシベーション膜９８１をエッチングし、次にエッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えて第３の形状のゲート絶縁膜５７０をエッチングすることによりコンタクトホールを形成することができる。
【０１７０】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース配線９４０〜９４３とドレイン配線９４４〜９４６を形成する。なお本明細書では、ソース配線とドレイン配線を併せて接続配線と呼ぶ。図示していないが、本実施例ではこの配線を、そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）
との積層膜で形成した。
【０１７１】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすることによって画素電極９４７を形成する（図１０（Ａ））。なお、本実施例では、透明電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【０１７２】
また、画素電極９４７は、ドレイン配線９４６と接して重ねて形成することによって駆動用ＴＦＴのドレイン領域と電気的な接続が形成される。
【０１７３】
図１１に、画素電極９４７形成後の画素の上面図を示す。図１１のＡ−Ａ’における断面が、図１０（Ａ）の画素部の図に相当する。また図１１において、７８０は放電用ＴＦＴ、７８１は保持容量である。図１１のＢ−Ｂ’における断面を、図１２に示す。
【０１７４】
保持容量７８１は、容量配線７９３と、活性層９７４と、容量配線７９３と活性層９７４の間に形成されたゲート絶縁膜９０６とを有している。活性層９７４が有する不純物領域９８２は、電源線９４３と接続されている      
放電用ＴＦＴ７８０は、ソース領域またはドレイン領域９７５、９７９と、ＬＤＤ領域９７６、９７８と、チャネル形成領域９７７とを有する活性層を有している。さらに放電用ＴＦＴ７８０は、ゲート電極９７４と、該活性層とゲート電極９７４の間に形成されたゲート絶縁膜９０６とを有している。
【０１７５】
ソース領域またはドレイン領域９７５は接続配線９７２を介して画素電極９４７に接続されている。また、ソース領域またはドレイン領域９７９は、接続配線９７１を介して放電線９７０に接続されている。
【０１７６】
次に、図１０（Ｂ）に示すように、画素電極９４７に対応する位置に開口部を有する第３の層間絶縁膜９８２を形成する。本実施例では、開口部を形成する際、ウエットエッチング法を用いることでテーパー形状の側壁とした。この場合、第３の層間絶縁膜９８２上に形成される有機発光層は分断されないため、開口部の側壁が十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１７７】
なお、本実施例においては、第３の層間絶縁膜９８２として酸化珪素でなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用いることもできる。
【０１７８】
そして、第３の層間絶縁膜９８２上に有機発光層９５０を形成する前に、第３の層間絶縁膜９８２の表面にアルゴンを用いたプラズマ処理を施し、第３の層間絶縁膜９８２の表面を緻密化しておくのが好ましい。上記構成によって、第３の層間絶縁膜９８２から有機発光層９５０に水分が入るのを防ぐことができる。
【０１７９】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を形成するに先立って画素電極９４７に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【０１８０】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１８１】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１％添加している。
【０１８２】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であるが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しないで連続的に形成しても構わない。
【０１８３】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成し、外気から有機発光層を保護することが望ましい。
【０１８４】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１８５】
こうして図１０（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４７、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０１８６】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭＯＳを形成している。スイッチング用ＴＦＴ９６２及び駆動用ＴＦＴ９６３は画素部が有するＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成することができる。
【０１８７】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。
【０１８８】
なお本実施例は、実施例１または２と自由に組み合わせて実施することが可能である。
【実施例４】
【０１８９】
本実施例では、本発明の発光装置の外観図について、図１３を用いて説明する。
【０１９０】
図１３（Ａ）は、ＴＦＴが形成された基板（素子基板）をシーリング材によって封止することによって形成された発光装置の上面図であり、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ’における断面図、図１３（Ｃ）は図１３（Ａ）のＢ−Ｂ’における断面図である。
【０１９１】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０１９２】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１３（Ｂ）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれる駆動用ＴＦＴ（ＯＬＥＤへの電流を制御するＴＦＴ）４２０２を図示した。
【０１９３】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、駆動用ＴＦＴ４２０２には公知の方法で作製されたｐチャネル型ＴＦＴが用いられる。また、画素部４００２には駆動用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０１９４】
駆動ＴＦＴ４２０１及び駆動用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）
４３０１が形成され、その上に駆動用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１９５】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１９６】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１９７】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０１９８】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、ＯＬＥＤ４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０１９９】
４００５ａは電源線に接続された引き回し配線であり、駆動用ＴＦＴ４２０２のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２００】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２０１】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２０２】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２０３】
また充填材４１０３を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑制できる。
【０２０４】
図１３（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２０５】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２０６】
本実施例は、実施例１〜３と自由に組み合わせて実施することが可能である。
【実施例５】
【０２０７】
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低消費電力化、長寿命化、および軽量化が可能になる。
【０２０８】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)      
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０２０９】
【化１】
2007179066.tif 000003
【０２１０】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)      
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０２１１】
【化２】
2007179066.tif 000004
【０２１２】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)      
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２１３】
【化３】
2007179066.tif 000005
【０２１４】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２１５】
なお、本実施例の構成は、実施例１〜実施例４のいずれの構成とも自由に組み合わせて実施することが可能である。    
【実施例６】
【０２１６】
発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０２１７】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１４に示す。
【０２１８】
図１４（Ａ）はＯＬＥＤ表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ＯＬＥＤ表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２１９】
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２２０】
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０２２１】
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０２２２】
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２２３】
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０２２４】
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０２２５】
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０２２６】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２２７】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２２８】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２２９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜５に示したいずれの構成の発光装置を用いても良い。
【図面の簡単な説明】
【０２３０】
【図１】本発明の発光装置のブロック図及び画素の回路図。
【図２】本発明の発光装置の画素の構成を簡単に示す図及び、素子の電圧電流特性を示す図。
【図３】本発明の発光装置の素子の電圧電流特性を示す図。
【図４】本発明の発光装置の素子の電圧電流特性を示す図。
【図５】本発明の発光装置の駆動用ＴＦＴの電圧電流特性を示す図。
【図６】本発明の発光装置の駆動方法を示す図。
【図７】本発明の発光装置の画素の回路図。
【図８】発光装置の作製方法を示す図。
【図９】発光装置の作製方法を示す図。
【図１０】発光装置の作製方法を示す図。
【図１１】発光装置の画素の上面図。
【図１２】発光装置の作製方法を示す図。
【図１３】発光装置の外観図及び断面図。
【図１４】本発明の発光装置を用いた電子機器の図。
【図１５】一般的な発光装置の画素の回路図。
【図１６】一般的な発光装置の画素の構成を簡単に示す図。
【図１７】本発明の発光装置の画素の回路図。
【図１】
2007179066.tif 000006
【図２】
2007179066.tif 000007
【図３】
2007179066.tif 000008
【図４】
2007179066.tif 000009
【図５】
2007179066.tif 000010
【図６】
2007179066.tif 000011
【図７】
2007179066.tif 000012
【図８】
2007179066.tif 000013
【図９】
2007179066.tif 000014
【図１０】
2007179066.tif 000015
【図１１】
2007179066.tif 000016
【図１２】
2007179066.tif 000017
【図１３】
2007179066.tif 000018
【図１４】
2007179066.tif 000019
【図１５】
2007179066.tif 000020
【図１６】
2007179066.tif 000021
【図１７】
2007179066.tif 000022