(57)【要約】【課題】ハードディスク装置を用いて構成されたメモリデバイスにおけるアクセス速度を高速化する。【解決手段】メモリデバイス１には、ユーザデータが格納されるハードディスク装置２と、数ＭＢ程度の記憶容量を有し、管理情報が格納される不揮発性半導体メモリ４とが設けられている。管理情報は、メモリデバイス１の起動情報を格納するブート領域ＢＡ、メモリデバイス１の管理情報を格納する領域システム領域ＳＡからなる。このように、ランダムアクセス、およびユーザ領域ＵＡへのアクセスに先行したアクセスが行われる確率が高い管理情報の記憶領域を不揮発性半導体メモリ４に割り当て、連続するアドレスへのシーケンシャルなアクセスが行われる確率が高いユーザデータの記憶領域をハードディスク装置２に割り当てることによりアクセスの高速化を図る。【選択図】  図１
2007293564.tif 000002
【特許請求の範囲】
【請求項１】
外部インタフェースとしてＣＥ−ＡＴＡインタフェースが用いられ、第１、および第２アクセス領域からなるメモリ領域を有したメモリデバイスであって、
前記メモリデバイスは、
第１アクセス領域を構成するハードディスク装置と、
第２アクセス領域を構成する不揮発性半導体メモリと、
前記ハードディスク装置、および前記不揮発性半導体メモリの制御を行うメモリ制御部とを備え、
前記ハードディスク装置の第１アクセス領域には、
連続するアドレスへの連続的なアクセスが多く行われる領域を含み、
前記第２アクセス領域は、
ランダムアクセスが行われる領域を含むことを特徴とするメモリデバイス。
【請求項２】
請求項１記載のメモリデバイスにおいて、
前記第２アクセス領域は、
前記メモリデバイスの起動情報が格納されるブート領域、または前記メモリデバイス内のアドレス情報が格納されるシステム領域を含み、
前記第１アクセス領域は、
前記アドレス情報に対応したデータが格納されるユーザ領域を含むことを特徴とするメモリデバイス。
【請求項３】
外部インタフェースとしてＣＥ−ＡＴＡインタフェースが用いられたメモリデバイスであって、
前記メモリデバイスは、
ハードディスク装置と、
前記ハードディスク装置より記憶容量が少なく、メモリデバイスの外部からのデータが前記ハードディスク装置へ書き込まれる前に経由され、ならびに前記ハードディスク装置からのデータが前記メモリデバイスの外部へ読み出される前に経由される補助記憶装置として用いられる不揮発性半導体メモリとを備えたことを特徴とするメモリデバイス。
【請求項４】
デバイス内のデータの保護が可能なメモリデバイスと、前記メモリデバイスを制御するホストとを備えた情報記憶システムであって、
前記メモリデバイスは、
不揮発性半導体メモリと、
ハードディスク装置とを備え、
前記不揮発性半導体メモリは、データの保護がされる保護データを暗号化する鍵を格納する保護メモリ領域を有し、
前記ハードディスク装置は、
前記鍵により暗号化された保護データを格納する通常メモリ領域を有し、
前記ホストは、
前記メモリデバイスのアクセス管理を行うアクセス制御部を有し、
前記アクセス制御部は、
前記通常メモリ領域に前記保護データを格納、または前記通常メモリ領域から前記暗号化された保護データを取り出す際に、前記保護メモリ領域に格納された暗号化鍵にアクセスした後、前記保護データの暗号化、あるいは前記暗号化された保護データの復号化を行うことを特徴とする情報記憶システム。
【請求項５】
外部インタフェースとしてＣＥ−ＡＴＡインタフェースが用いられメモリデバイスと、前記メモリデバイスを管理するホストとよりなる情報記憶システムであって、
前記メモリデバイスは、
第１アクセス領域を構成するハードディスク装置を備え、
前記ホストは、
第２アクセス領域を構成する不揮発性半導体メモリと、
前記ハードディスク装置、および前記不揮発性半導体メモリの制御を行うメモリ制御部とを備え、
前記第２アクセス領域は、メモリデバイスの起動情報が格納されるブート領域、またはメモリデバイス内のアドレス情報が格納されるシステム領域を含み、
前記第１アクセス領域は、前記アドレス情報に対応したデータが格納されるユーザ領域を含むことを特徴とする情報記憶システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイスシステムおよび情報記憶システムにおけるアクセス技術に関し、特に、ＣＥ−ＡＴＡデバイスにおけるアクセスの高速化に有効な技術に関する。
【背景技術】
【０００２】
ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カード（登録商標）やマルチメディアカード（登録商標）などに代表される不揮発性メモリを用いたメモリカードでは困難な大容量化と低価格化とを実現するメモリデバイスとしてＣＥ−ＡＴＡ（Ｃｏｎｓｕｍｅｒ  Ｅｌｃｔｒｏｎｉｃｓ−ＡＴ  Ａｔｔａｃｈｍｅｎｔ）デバイスが知られている。
【０００３】
このＣＥ−ＡＴＡデバイスは、外部インタフェースとしてマルチメディアカードインタフェースを、記憶装置としてハードディスク装置（ＨＤＤ）を搭載するデバイスであり、たとえば、携帯機器などに利用される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記のようなメモリデバイスにおけるデータアクセス技術では、次のような問題点があることが本発明者により見い出された。
【０００５】
すなわち、記憶装置として用いられるハードディスク装置の性質上、アドレスが連続する領域へのシーケンシャルなアクセスは比較的高速であるが、飛び飛びの領域へのランダムなアクセスは、ヘッドの移動やセクタの位置決めの時間が必要となり、アクセス速度が低下してしまうという問題がある。
【０００６】
また、ハードディスク装置へのアクセスが一定時間途切れると、該ハードディスク装置は、省電力化のためスタンバイ状態に遷移する。ところが、スタンバイ状態から復帰する際には、ハードディスクの回転始動動作などが必要であり、スタンバイ状態にあるＣＥ−ＡＴＡデバイスへのアクセスには数秒程度の待ち時間が必要となってしまうことになる。
【０００７】
本発明の目的は、ハードディスク装置を用いて構成されたメモリデバイスにおけるアクセス速度の高速化技術を提供することにある。
【０００８】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明は、外部インタフェースとしてＣＥ−ＡＴＡインタフェースが用いられ、第１、および第２アクセス領域からなるメモリ領域を有したメモリデバイスであって、該メモリデバイスは、第１アクセス領域を構成するハードディスク装置と、第２アクセス領域を構成する不揮発性半導体メモリと、ハードディスク装置、および不揮発性半導体メモリの制御を行うメモリ制御部とを備え、ハードディスク装置の第１アクセス領域には、連続するアドレスへの連続的なアクセスが多く行われる領域を含み、第２アクセス領域は、ランダムアクセスが行われる領域を含むものである。
【００１１】
また、本発明は、前記第２アクセス領域が、メモリデバイスの起動情報が格納されるブート領域、またはメモリデバイス内のアドレス情報が格納されるシステム領域を含み、前記第１アクセス領域が、アドレス情報に対応したデータが格納されるユーザ領域を含むものである。
【００１２】
さらに、本発明は、外部インタフェースとしてＣＥ−ＡＴＡインタフェースが用いられたメモリデバイスであって、前記メモリデバイスは、ハードディスク装置と、該ハードディスク装置より記憶容量が少なく、メモリデバイスの外部からのデータがハードディスク装置へ書き込まれる前に経由され、ならびにハードディスク装置からのデータがメモリデバイスの外部へ読み出される前に経由される補助記憶装置として用いられる不揮発性半導体メモリとを備えたものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
【００１４】
本発明は、デバイス内のデータの保護が可能なメモリデバイスと、該メモリデバイスを制御するホストとを備えた情報記憶システムであって、メモリデバイスは、不揮発性半導体メモリと、ハードディスク装置とを備え、不揮発性半導体メモリは、データの保護がされる保護データを暗号化する鍵を格納する保護メモリ領域を有し、ハードディスク装置は、鍵により暗号化された保護データを格納する通常メモリ領域を有し、ホストは、メモリデバイスのアクセス管理を行うアクセス制御部を有し、アクセス制御部は、通常メモリ領域に保護データを格納、または通常メモリ領域から暗号化された保護データを取り出す際に、保護メモリ領域に格納された暗号化鍵にアクセスした後、保護データの暗号化、あるいは暗号化された保護データの復号化を行うものである。
【００１５】
また、本発明は、外部インタフェースとしてＣＥ−ＡＴＡインタフェースが用いられメモリデバイスと、該メモリデバイスを管理するホストとよりなる情報記憶システムであって、メモリデバイスは、第１アクセス領域を構成するハードディスク装置を備え、ホストは、第２アクセス領域を構成する不揮発性半導体メモリと、ハードディスク装置、および不揮発性半導体メモリの制御を行うメモリ制御部とを備え、第２アクセス領域は、メモリデバイスの起動情報が格納されるブート領域、またはメモリデバイス内のアドレス情報が格納されるシステム領域を含み、第１アクセス領域は、アドレス情報に対応したデータが格納されるユーザ領域を含むものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
（１）メモリデバイスにおけるアクセス速度を向上させることができるので、ファイルの移動、コピー、および編集などに要する時間を短縮することができる。
【００１８】
（２）上記（１）により、情報記憶システムにおける高速化を図るとともに、該情報記憶システムムの信頼性を大幅に向上させることができるので、大容量で高速なファイルアクセスが必要なアプリケーションなどの使用を可能にすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１によるＣＥ−ＡＴＡデバイスのブロック図、図２は、図１のＣＥ−ＡＴＡデバイスにおける記憶領域の内容の一例を示した説明図、図３は、図１のＣＥ−ＡＴＡデバイスにおける記憶領域と、ハードディスク装置、および不揮発性半導体メモリによる記憶領域の対応の説明図、図４は、図１のメモリデバイスに設けられた記憶装置選択コントローラにおけるリード／ライト動作を示すフローチャートである。
【００２１】
本実施の形態１において、メモリデバイス（ＣＥ−ＡＴＡデバイス）１は、たとえば、携帯型情報端末や音楽プレイヤなどに搭載されるストレージデバイスである。メモリデバイス１は、図１に示すように、ハードディスク装置（記憶部）２、ハードディスクコントローラ（記憶装置制御部）３、不揮発性半導体メモリ（記憶部）４、メモリコントローラ（記憶装置制御部）５、記憶装置選択コントローラ（記憶装置選択制御部）６、メモリデバイスコントローラ（メモリ制御部）７、および送受信バッファ（送受信部）８から構成される。
【００２２】
ハードディスク装置２は、１インチ程度の小型ハードディスクからなり、数Gバイトの容量を有しており、オーディオファイルなどのアプリケーション関連データなどを格納する。
【００２３】
ハードディスクコントローラ３は、ハードディスク装置の制御、ハードディスクインタフェースであるＡＴＡコマンドの解析、ならびにハードディスク装置とメモリデバイスコントローラ間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成される。
【００２４】
不揮発性半導体メモリ４は、たとえば、フラッシュメモリに例示される不揮発性のメモリからなり、数ＭＢ程度の記憶容量を有する。特に、ランダムアクセスの多いディスクやファイルの管理情報などを格納するアドレスの小さい記憶領域ＭＡ（図２）に割り当てる。
【００２５】
メモリコントローラ５は、記憶装置選択コントローラ６により、不揮発性半導体メモリ４が選択された場合、該不揮発性半導体メモリ４の制御、および不揮発性半導体メモリ４とメモリデバイスコントローラ７間のデータ転送の管理などを行う。一般に、ハードウェアとソフトウェアで構成される。
【００２６】
記憶装置選択コントローラ６は、記憶領域ＭＡをハードディスク装置２と不揮発性半導体メモリ４とに分割して割り当てる。記憶領域ＭＡの割り当ては、先頭から不揮発性半導体メモリ４の容量までの領域は不揮発性半導体メモリ４に、それ以上のアドレスであれば、ハードディスク装置２に割り当てる。
【００２７】
そして、メモリデバイスコントローラ７からアクセス要求があった場合には、アクセスアドレスを解析し、アクセスアドレスに応じて、不揮発性半導体メモリ４、またはハードディスク装置２のいずれかを選択する。ハードウェアまたはソフトウェアで構成される。
【００２８】
メモリデバイスコントローラ７は、ＭＭＣコマンドの解析、およびハードディスクコントローラ３と送受信バッファ８間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成される。
【００２９】
送受信バッファ８は、メモリデバイス１が接続されるホストから受信したコマンドとデータ、または該ホストに送信するレスポンスとデータを一時的に格納する。
【００３０】
ホストは、メモリデバイス１をＭＭＣ規格、およびＣＥ−ＡＴＡ規格に基づき制御する。そして、メモリデバイス１、およびホストにより情報記憶システムが構成される。
【００３１】
ホストとメモリデバイス１とは、データ線９を介して接続されている。データ線９には、ＭＭＣ規格、およびＣＥ−ＡＴＡ規格に準拠したコマンド、レスポンス、ならびにデータが転送される。
【００３２】
図２は、メモリデバイス１における記憶領域ＭＡの内容の一例を示した説明図である。
【００３３】
図示するように、メモリデバイス１の記憶領域ＭＡは、最下位のアドレス（＝ＰＢｅｇｉｎ）から最上位アドレス（＝ＰＥｎｄ）にかけて、ブート領域（第２アクセス領域）ＢＡ、システム領域（第２アクセス領域）ＳＡ、およびユーザ領域（第１アクセス領域）ＵＡから構成されている。
【００３４】
ブート領域ＢＡは、メモリデバイス１の起動情報を格納する領域である。システム領域ＳＡは、メモリデバイス１の管理情報を格納する領域であり、ユーザ領域ＵＡは、ユーザデータを格納する領域である。
【００３５】
システム領域ＳＡは、メモリデバイス１の容量やアクセス単位などの情報を格納するＰＢＳ（Ｐａｒｔｉｔｉｏｎ  Ｂｏｏｔ  Ｓｅｃｔｏｒ）、ファイルの実データのアドレス情報を格納するＦＡＴ、およびディレクトリ構成情報を格納するＲｏｏｔ  Ｄｉｒｅｃｔｏｒｙで構成されている。
【００３６】
あるファイルの実データを格納するユーザ領域のアドレスはＦＡＴの中に保存され、そのサイズはクラスタという単位で管理される。ＦＡＴ１６であれば、１クラスタが８Ｋバイト、１６Ｋバイト、または３２Ｋバイトであり、ＰＢＳで定義されている。
【００３７】
たとえば、クラスタのサイズがＮA であるファイルＡに関しては先頭アドレスがＰA で、最後のアドレスがＰA ＋ＮA であるように格納される。そして、存在するファイル分（ファイルＡ、ファイルＢ、…）だけユーザ領域が使用される。
【００３８】
ここで、メモリデバイス１における記憶領域ＭＡと、ハードディスク装置２、および不揮発性半導体メモリ４との特性について考慮する。
【００３９】
まず、メモリデバイス１の記憶領域ＭＡにおいて、図３の左側に示すように、ブート領域ＢＡとシステム領域ＳＡは、ファイルやディレクトリの操作に使用されるため、アドレスが飛び飛びのランダムアクセス、およびユーザ領域ＵＡへのアクセスに先行したアクセスが行われる確率が高い。
【００４０】
また、ユーザ領域ＵＡは、ファイルの実データが格納されるため、連続するアドレスへのシーケンシャルなアクセスが行われる確率が高い。
【００４１】
次に、ハードディスク装置２では、図３の右側に示すように、アドレスが連続するアドレスへのシーケンシャルなアクセスは比較的高速であるが、飛び飛びの領域へのランダムなアクセスは、ヘッドの移動やセクタの位置決めの時間が必要であり、アクセス速度が低下する。
【００４２】
さらに、スタンバイ状態から復帰する際には、ハードディスクの回転始動などが必要であり、スタンバイ状態にあるメモリデバイス１へのアクセスには数秒程度の待ち時間が必要となる。
【００４３】
一方、不揮発性半導体メモリ４では、ランダムアクセスとシーケンシャルアクセスとのアクセス時間差は小さく、スタンバイ状態から起動までの時間が比較的短くてすむことになる。
【００４４】
よって、本発明は以上の特性を考慮し、メモリデバイス１の記憶領域ＭＡを、先頭から不揮発性半導体メモリ４のメモリ容量までの領域は、該不揮発性半導体メモリ４に、それ以上のアドレスであれば、ハードディスク装置２に割り当てる。
【００４５】
ブート領域ＢＡとシステム領域ＳＡとは、記憶領域ＭＡの先頭部分にあるので、不揮発性半導体メモリ４に割り当てられることになる。そして、アクセスアドレスに応じて、記憶装置選択コントローラ６が、不揮発性半導体メモリ４、またはハードディスク装置２を選択することでアクセス高速化を図ることができる。
【００４６】
このように、ランダムアクセスが頻繁に発生するブート領域ＢＡやシステム領域ＳＡに、不揮発性半導体メモリ４のメモリ領域を割り当てることでファイルやディレクトリの操作を高速化することができる。
【００４７】
ここでは、ブート領域ＢＡとシステム領域ＳＡとを不揮発性半導体メモリ４のメモリ領域を割り当てる場合について記載したが、該不揮発性半導体メモリ４のメモリ領域への割り当ては、ブート領域ＢＡ、またはシステム領域ＳＡのいずれか一方であってもよい。
【００４８】
さらに、ユーザ領域ＳＡには、大容量化が容易なハードディスク装置２を割り当てることができる。
【００４９】
また、ファイルアクセスでは、実データを格納するユーザ領域ＳＡへのアクセスに先行し、ファイルやディレクトリの操作に必要なブート領域ＢＡやシステム領域ＳＡへのアクセスが必要となるが、ブート領域ＢＡやシステム領域ＳＡを不揮発性半導体メモリ４に割り当てることで、ハードディスク装置に必要であったスタンバイ状態からの復帰に必要な待ち時間を省略することができる。
【００５０】
そして、ブート領域ＢＡやシステム領域ＳＡへのアクセスの間に、ハードディスク装置２のスタンバイ状態からの復帰を完了することができるので、ユーザ領域ＳＡへのアクセスも可能とすることができる。
【００５１】
また、搭載する不揮発性半導体メモリ４のメモリ容量を大きくすることによって、ユーザ領域ＵＡの一部を該不揮発性半導体メモリ４に割り当てることも可能である。
【００５２】
次に、本実施の形態によるメモリデバイス１における作用について説明する。
【００５３】
ここでは、図４のフローチャートを用いてメモリデバイス１に設けられた記憶装置選択コントローラ６の動作により説明する。
【００５４】
まず、メモリデバイス１のデバイス起動後、不揮発性半導体メモリ４からメモリ容量を取得する（ステップＳ１０１）。このステップＳ１０１の処理おいて、取得したメモリ容量をαとする。
【００５５】
続いて、不揮発性半導体メモリ４のブート領域ＢＡとシステム領域ＳＡとにフォーマットに従った値が設定されているかを判定する（ステップＳ１０２）。ブート領域ＢＡ、またはシステム領域ＳＡの値がフォーマットに従ってない場合、メモリデバイスコントローラ７経由でフォーマット要求をホストに対して発行する（ステップＳ１０３）。
【００５６】
ステップＳ１０２の処理において、フォーマットに従った値が設定されている場合には、メモリデバイスコントローラ７からライト要求を受信したかを判定する（ステップＳ１０４）。
【００５７】
ステップＳ１０４の処理において、ライト要求を受信した場合には、ライト要求の先頭アドレスがαより小さいかを判定する（ステップＳ１０５）。そして、ライト要求の先頭アドレスがαより小さい場合、ライト要求の最終アドレスがαより小さいかを判定する（ステップＳ１０６）。
【００５８】
ステップＳ１０６の処理において、ライト要求の最終アドレスがαより小さい場合、ライトデータを全てメモリコントローラ５経由で不揮発性半導体メモリ４に書き込む（ステップＳ１０７）。
【００５９】
また、ステップＳ１０６の処理において、ライト要求の最終アドレスがαより大きい場合には、ライトデータをアドレスαまでは、メモリコントローラ５経由で不揮発性半導体メモリ４に、アドレスがαを超えたらハードディスクコントローラ３経由でハードディスク装置２に書き込む（ステップＳ１０８）。
【００６０】
さらに、ステップＳ１０５の処理において、ライト要求の先頭アドレスがαより大きい場合には、ライトデータを全てハードディスクコントローラ３経由でハードディスク装置２に書き込む（ステップＳ１０９）。
【００６１】
続いて、メモリデバイスコントローラ７がリード要求を受信したかを判定し（ステップＳ１１０）、リード要求を受信した場合には、リード要求の先頭アドレスがαより小さいかを判定する（ステップＳ１１１）。
【００６２】
ステップＳ１１１の処理において、リード要求の先頭アドレスがαより小さい場合には、リード要求の最終アドレスがαより小さいかを判定し（ステップＳ１１２）、リード要求の最終アドレスがαより小さい場合には、リードデータを全てメモリコントローラ５経由で不揮発性半導体メモリ４から読み出す（ステップＳ１１３）。
【００６３】
ステップＳ１１２の処理において、リード要求の最終アドレスがαより大きい場合には、リードデータをアドレスαまではメモリコントローラ５経由で不揮発性半導体メモリ４から、アドレスがαを超えたらハードディスクコントローラ３経由でハードディスク装置２からそれぞれ読み出す（ステップＳ１１４）。
【００６４】
また、ステップＳ１１１の処理において、リード要求の先頭アドレスがαより大きい場合には、リードデータを全てハードディスクコントローラ３経由でハードディスク装置２から読み出す（ステップＳ１１５）。
【００６５】
これらステップＳ１０４〜Ｓ１１５の処理は、メモリデバイス１が停止するまで継続される。
【００６６】
それにより、本実施の形態１によれば、メモリデバイス１におけるファイルの移動、コピー、および編集などに要する時間を短縮することができる。
【００６７】
また、メモリデバイス１がスタンバイ状態となっていても、該メモリデバイス１へのアクセス待ち時間を短縮することができる。
【００６８】
さらに、本実施の形態では、不揮発性半導体メモリ４をメモリデバイス１の記憶領域ＭＡの一部として用いる場合について記載したが、たとえば、不揮発性半導体メモリ４を補助記憶装置として利用するようにしてもよい。
【００６９】
（実施の形態２）
図５は、不揮発性半導体メモリ４を補助記憶装置として用いた場合のメモリデバイス１の構成例を示すブロック図である。
【００７０】
この場合、メモリデバイス１は、ハードディスク装置２、ハードディスクコントローラ３、不揮発性半導体メモリ４、メモリコントローラ５、メモリデバイスコントローラ７、および送受信バッファ８から構成されており、実施の形態１と異なる点は、記憶装置選択コントローラ６が設けられていないことである。
【００７１】
不揮発性半導体メモリ４は、たとえば、数ＭＢ程度の記憶容量を有し、ホストからメモリコントローラ５経由で転送されたデータ、ならびにハードディスク装置２からハードディスクコントローラ３経由で読み出し、ホストに転送するデータを一時的に格納する補助記憶装置として用いられる。
【００７２】
また、メモリコントローラ５は、不揮発性半導体メモリ４の制御、および不揮発性半導体メモリ４とメモリデバイスコントローラ７間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成されている。
【００７３】
また、ハードディスク装置２、ハードディスクコントローラ３、メモリデバイスコントローラ７、および送受信バッファ８における機能は、実施の形態１の図１と同様であるので説明は省略する。
【００７４】
本発明者の検討によれば、一般には補助記憶装置としてＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの揮発性半導体メモリが用いられている。
【００７５】
揮発性半導体メモリでは、メモリデバイス１がスタンバイ状態に入ると該補助記憶装置のデータも消去されてしまうので、メモリデバイスがスタンバイ状態に入る前に補助記憶装置のデータをハードディスク装置などに転送する動作が必要となる。
【００７６】
一方、補助記憶装置として不揮発性半導体メモリ４を用いた場合には、メモリデバイス１がスタンバイ状態となる際であってもデータは保持されるので、ハードディスク装置２へのデータ転送を不要とすることができる。
【００７７】
よって、データ転送に必要な待ち時間、あるいはホストからの補助記憶装置内のデータを記憶装置に移動要求するコマンドなどを省略することが可能となる。
【００７８】
（実施の形態３）
また、本実施の形態１においては、不揮発性半導体メモリ４をメモリデバイス１に設けた構成としたが、該不揮発性半導体メモリ４、およびそれを制御するメモリコントローラ５をメモリデバイスに設けずに、図６に示すように、メモリデバイスと接続されるホスト１０に設けるようにしてもよい。
【００７９】
この場合、ホスト１０は、アプリケーション１１、ファイルシステム１２、記憶装置選択コントローラ１３、メモリコントローラ５、不揮発性半導体メモリ４、ＣＥ−ＡＴＡホストコントローラ１４、および送受信バッファ１５から構成される。
【００８０】
アプリケーション１１は、たとえば、オーディオプレーヤ、画像エディタなどのアプリケーションソフトである。ファイルシステム１２は、アプリケーション１１が記憶領域のデータをファイルとして扱うことを可能にするように、記憶装置選択コントローラ１３から入出力したデータを変換するソフトウェアである。たとえば、ＦＡＴ１６、ＦＡＴ３２、ＵＤＦなどに準拠しているものがある。
【００８１】
記憶装置選択コントローラ１３は、記憶領域ＭＡ（図２）をメモリデバイスのハードディスク装置２（図１）とホスト１０に新たに設けられた不揮発性半導体メモリ４とに分割して割り当てる。
【００８２】
記憶領域ＭＡの割り当ては、先頭から不揮発性半導体メモリ４のメモリ容量までの領域は、ホスト１０の不揮発性半導体メモリ４に、それ以上のアドレスであれば、メモリデバイス１のハードディスク装置に割り当てる。
【００８３】
そして、ファイルシステム１２からアクセス要求があった場合、アクセスアドレスを解析し、アクセスアドレスに応じて、不揮発性半導体メモリ４、またはメモリデバイス１のハードディスク装置のいずれかを選択する。
【００８４】
不揮発性半導体メモリ４は、数ＭＢ程度の記憶容量を持ち、特に、ランダムアクセスの多いディスクやファイルの管理情報などを格納するアドレスの小さい記憶領域に割り当てる。
【００８５】
メモリコントローラ５は、記憶装置選択コントローラ１３により不揮発性半導体メモリ４が選択された場合に、不揮発性半導体メモリ４の制御などを行い、一般に、ハードウェアとソフトウェアで構成される。
【００８６】
また、ＣＥ−ＡＴＡホストコントローラ１４は、ＭＭＣコマンドの発行、ＭＭＣレスポンスの解析、ならびに記憶装置選択コントローラ１３と送受信バッファ１５間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成される。
【００８７】
送受信バッファ１５は、メモリデバイスから受信した、レスポンスとデータ、またはメモリデバイスに送信するコマンドとデータを一時的に格納するハードウェアである。
【００８８】
それにより、メモリデバイスに新たに不揮発性半導体メモリ４を設けなくてもよいので、該メモリデバイス１における設計工数やコストなどを低減することができる。
【００８９】
また、ホスト１０が不揮発性半導体メモリ４にアクセスする際に、メモリデバイスとのデータ通信が不要となるので、動作速度を高速化することができる。
【００９０】
（実施の形態４）
図７は、本発明の実施の形態４によるデータを保護するシステムの１つである著作権保護システムの構成例を示すブロック図である。
【００９１】
本実施の形態２において、メモリデバイス１は、ＳＤカードなどのデータ保護技術の１種である著作権保護技術に対応した著作権保護システム（情報記憶システム）１６に用いることができる。
【００９２】
この場合、メモリデバイス１の記憶領域ＭＡは、図７に示すように、保護領域（保護メモリ領域）ＰＡと通常領域（通常メモリ領域）ＮＡとから構成される。保護領域ＰＡは、著作権の保護に必要なコンテンツを暗号化する鍵（以下、暗号化鍵）を格納する。
【００９３】
ユーザからホスト１０に入力された暗号化コンテンツに付加する暗号化鍵は、該ホスト１０に設けられた領域選択モジュール（アクセス制御部）１７により、保護領域アクセスモジュール（アクセス制御部）１８に入力される。
【００９４】
そして、保護領域アクセスモジュール１８により、メモリデバイス１と相互認証後、暗号化してメモリデバイス１の保護領域ＰＡに格納される。
【００９５】
通常領域ＮＡは、著作権保護の必要な暗号化コンテンツや著作権保護の必要がない非暗号化コンテンツが格納される。ユーザからホスト１０に入力された暗号化コンテンツ、または非暗号化コンテンツは領域選択モジュール１７により、通常領域アクセスモジュール（アクセス制御部）１９に入力される。そして、通常領域アクセスモジュール１９により、そのままメモリデバイス１の通常領域ＮＡに格納される。
【００９６】
ここで、保護領域ＰＡと通常領域ＮＡとの特性を考慮する。
【００９７】
保護領域ＰＡは、暗号化鍵が格納されるため、メモリデバイス１外部から物理的にアクセス困難な半導体集積回路装置内などに設けることが必要である。また、暗号化鍵を格納するファイルサイズは小さく、一般に１クラスタ以下であるので、数ＭＢ程度の容量で十分である。
【００９８】
コンテンツを格納または取り出す場合、暗号化コンテンツの暗号、または復号に先行して暗号化鍵にアクセスする必要がある。そこで、メモリデバイス１のスタンバイ状態からアクセス可能になるまでの待ち時間を短くする必要がある。
【００９９】
一方、通常領域ＮＡは、暗号化コンテンツが格納されるが、暗号化コンテンツのみを取り出しても、暗号化鍵がなければ復号化できないため、メモリデバイス１外部から物理的にアクセス困難な半導体集積回路装置内などに設ける必要はない。
【０１００】
また、暗号化コンテンツは、オーディオや画像などのマルチメディア関連のコンテンツであり、サイズは大きく、一般に複数のクラスタから構成される。そこで、数ＧＢ程度のメモリ容量が必要である。
【０１０１】
コンテンツを格納または取り出す場合には、暗号化鍵へのアクセスの後、暗号化コンテンツの暗号、あるいは復号を行う。そこで、メモリデバイス１のスタンバイ状態からアクセス可能になるまでの待ち時間が数秒程度あっても問題ない。
【０１０２】
以上、保護領域ＰＡと通常領域ＮＡの特性から、不揮発性半導体メモリ４を保護領域ＰＡに、ハードディスク装置２を通常領域ＮＡにそれぞれ割り当てることで、著作権保護システム１６を構成することができる。
【０１０３】
それにより、本実施の形態２では、著作権保護システム１６のメモリの大容量化と高速化を可能にすることができる。
【０１０４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０５】
前記実施の形態では、メモリデバイスについて記載したが、該ＣＥ−ＡＴＡインタフェースをコンパクトフラッシュ（登録商標）インタフェースに変更することで、小型ハードディスク装置を搭載し、コンパクトフラッシュインタフェースを持つマイクロドライブなどのメモリカード、あるいはシリアルＡＴＡやＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｄｒｉｖｅ  Ｅｌｅｃｔｏｎｉｃｓ）インタフェースを持つハードディスク装置などに応用することが可能となる。
【産業上の利用可能性】
【０１０６】
本発明は、情報処理システムにおけるデータ転送の高速、消費電力の低減、および高信頼性化を実現する技術に適している。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施の形態１によるメモリデバイスのブロック図である。
【図２】図１のメモリデバイスにおける記憶領域の内容の一例を示した説明図である。
【図３】図１のメモリデバイスにおける記憶領域と、ハードディスク装置、および不揮発性半導体メモリとによる記憶領域の対応の説明図である。
【図４】図１のメモリデバイスに設けられた記憶装置選択コントローラにおけるリード／ライト動作を示すフローチャートである。
【図５】本発明の実施の形態２によるメモリデバイスの構成例を示すブロック図である。
【図６】本発明の実施の形態３による情報記憶システムに設けられたホストのブロック図である。
【図７】本発明の実施の形態４による著作権保護システムの構成例を示すブロック図である。
【符号の説明】
【０１０８】
１  メモリデバイス（ＣＥ−ＡＴＡデバイス）
２  ハードディスク装置（記憶部）
３  ハードディスクコントローラ（記憶装置制御部）
４  不揮発性半導体メモリ（記憶部）
５  メモリコントローラ（記憶装置制御部）
６  記憶装置選択コントローラ（記憶装置選択制御部）
７  メモリデバイスコントローラ（メモリ制御部）
８  送受信バッファ（送受信部）
９データ線
１０  ホスト
１１  アプリケーション
１２  ファイルシステム
１３  記憶装置選択コントローラ
１４  ＣＥ−ＡＴＡホストコントローラ
１５  送受信バッファ
１６  著作権保護システム（情報記憶システム）
１７  領域選択モジュール（アクセス制御部）
１８  保護領域アクセスモジュール（アクセス制御部）
１９  通常領域アクセスモジュール（アクセス制御部）
ＭＡ  記憶領域（メモリ領域）
ＢＡ  ブート領域（第２アクセス領域）
ＳＡ  システム領域（第２アクセス領域）
ＵＡ  ユーザ領域（第１アクセス領域）
ＰＡ  保護領域（保護メモリ領域）
ＮＡ  通常領域（通常メモリ領域）
【図１】
2007293564.tif 000003
【図２】
2007293564.tif 000004
【図３】
2007293564.tif 000005
【図４】
2007293564.tif 000006
【図５】
2007293564.tif 000007
【図６】
2007293564.tif 000008
【図７】
2007293564.tif 000009