(57)【要約】【課題】複数のＦＰＧＡのコンフィギュレーションの変更を不揮発性メモリの書換えを行うことなく、容易にまた迅速に行う。【解決手段】複数のコンフィギュレーションメモリとその中に格納されたコンフィギュレーションデータのひとつを選択し、ＦＰＧＡに転送してＦＰＧＡのコンフィギュレーションを行う装置に関し、コンフィギュレーションデータを受信したＦＰＧＡは受信完了信号を送信し、次段のＦＰＧＡのコンフィギュレーションに制御を移すことで、フィールドにおけるＦＰＧＡのコンフィギュレーションを容易にかつ迅速に行うことができる。【選択図】図１
2007034520.tif 000002
【特許請求の範囲】
【請求項１】
複数のＦＰＧＡ（フィールドプログラマブルゲートアレー）のコンフィギュレーションデータを格納する複数のコンフィギュレーションメモリを有し、該複数のＦＰＧＡのコンフィギュレーションを制御する情報処理装置であって、
該複数のコンフィギュレーションメモリのひとつを選択し、該コンフィギュレーションメモリに格納された複数のコンフィギュレーションデータからひとつを選択し、選択した該コンフィギュレーションデータを該ＦＰＧＡに転送する選択手段とを備え、
前記コンフィギュレーションデータを受信した該ＦＰＧＡが、該コンフィギュレーションデータの受信を完了すると、該選択手段は該ＦＰＧＡに接続された次段のＦＰＧＡのコンフィギュレーションデータを選択し、該次段のＦＰＧＡに該コンフィギュレーションデータを転送することを特徴とする情報処理装置。
【請求項２】
前記コンフィギュレーションデータを選択するための情報を格納し、該情報を前記選択部に供給する記憶手段を有する請求項１記載の情報処理装置。
【請求項３】
前記複数のＦＰＧＡは直列に接続されていることを特徴とする請求項２記載の情報処理装置。
【請求項４】
前記コンフィギュレーションメモリには不揮発性メモリとインターフェイス回路を有することを特徴とする請求項３記載の情報処理装置。
【請求項５】
複数のＦＰＧＡ（フィールドプログラマブルゲートアレー）のコンフィギュレーションデータを格納する複数のコンフィギュレーションメモリを有し、該複数のＦＰＧＡのコンフィギュレーションを制御する情報処理方法であって、
該複数のコンフィギュレーションメモリのひとつを選択し、該コンフィギュレーションメモリに格納された複数のコンフィギュレーションデータからひとつを選択し、選択した該コンフィギュレーションデータを該ＦＰＧＡに転送し、
前記コンフィギュレーションデータを受信した該ＦＰＧＡが、該コンフィギュレーションデータの受信完了信号を発生すると、該ＦＰＧＡに接続された次段のＦＰＧＡのコンフィギュレーションデータを選択し、該次段のＦＰＧＡに該コンフィギュレーションデータを転送することを特徴とする情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置に関し、特にＦＰＧＡを使用した情報処理装置におけるコンフィギュレーション制御方式に関するものである。
【背景技術】
【０００２】
ＦＰＧＡは、一種のゲートアレーであり、論理回路としての入出力端子情報や内部の論理機能回路情報をコンフィギュレーションデータとして管理でき、フィールドにおいて論理回路を変更できるため、汎用性の高いハードウェアとして情報処理システムや通信システムに広く使用されている。
【０００３】
コンフィギュレーションデータは、ＦＰＧＡとは別の外部メモリに格納され、必要に応じて該メモリから読み出された後、ＦＰＧＡに書き込まれ、ＦＰＧＡのコンフィギュレーションを定めることにより、コンフィギュレーションデータに基づくハードウェア機能を実現できる。また、外部メモリに格納された前記コンフィギュレーションデータと異なるコンフィギュレーションデータをＦＰＧＡに書き込むことで、容易に前記ハードウェア機能を変更できる特徴がある。
【０００４】
実現するハードウェアの規模がＦＰＧＡ単体の規模よりも大きい場合には、複数のＦＰＧＡを用意して、コンフィギュレーションデータを分割し、該複数のＦＰＧＡの各々に分割したコンフィギュレーションデータを分配し、全体として目的のハードウェア機能を実現することができる。
【０００５】
コンフィギュレーションデータはフラッシュメモリやＥＰＲＯＭなどの不揮発性メモリに格納され、ＦＰＧＡのインターフェイスに変換された後、ＦＰＧＡに転送される。
【０００６】
ＦＰＧＡのコンフィギュレーションを更新するためには、不揮発性メモリに格納されたＦＰＡＧ用のコンフィギュレーションデータを読み出し、各ＦＰＧＡにデータを転送し、書き込むことで実現される。
【特許文献１】特開２０００−２１８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＦＰＧＡはコンフィギュレーションデータを読み込んで、該コンフィギュレーションデータに基づくハードウェアの機能を実現できる利便さを有しているが、該ハードウェアの最適化を図る目的や機能の修正の目的のために、フィールドにおいてハードウェアの変更が行われることがある。フィールドにおいてハードウェア機能の変更を行う際には、コンフィギュレーションデータを不揮発性メモリからＦＰＧＡに転送し書き込むことで、該ＦＰＧＡのコンフィギュレーションを変更する。しかし、ハードウェアの変更量が多い場合には、格納されたコンフィギュレーションデータでは不十分となる場合があり、不揮発性メモリに格納されたコンフィギュレーションデータそのものを書き換えることが必要となる。
【０００８】
不揮発メモリがフラッシュメモリで構成されている場合、該メモリ内のデータを書き換えるためには、まず書換え領域を含む、一定の大きさを有するセクター単位でデータを消去し、その後に変更されるデータを書き込む必要がある。この場合、書き換えの必要のあるデータ領域の大きさと、個々のフラッシュメモリで設定されている一括消去のためのセクターの大きさが異なることがある。その際には、該書換えが必要な領域を含むセクター単位の領域のデータを、別のＳＲＡＭやＤＲＡＭなどのメモリに一旦退避した後、フラッシュメモリの該セクター内全体のデータを一括消去し、前記メモリに退避したデータとその一部を書き換えたデータをフラッシュメモリに書き込むことが必要となる。この目的のためには書換え領域のアドレス空間と書換えが不要な領域のアドレス空間を管理することが必要となり、さらに退避するデータを一時的に格納するためのＳＲＡＭやＤＲＡＭなどの余計なメモリや、前記アドレス管理に要する制御回路が必要となる。
【０００９】
また、不揮発メモリがＥＰＲＯＭで構成されている場合には、フラッシュメモリのような部分消去ができないため、全体のデータを消去する必要があり、データの退避にさらに余計なメモリやその制御回路が必要になる。また、ＥＰＲＯＭのデータ消去には消去用の紫外線発生装置も必要となる。
【００１０】
フィールドにおいて不揮発性メモリを書き換えるためには、前記のような余計なメモリやその制御回路または装置が必要となり、ＦＰＧＡによるハードウェア変更が容易にかつ迅速にできない問題があった。
【００１１】
本発明は、上記のような課題を解決するものであり、複数のコンフィギュレーションデータを格納するコンフィギュレーションメモリを複数用意し、コンフィギュレーションデータを格納している不揮発性メモリの書換えを行うことなく、ＦＰＧＡに必要なコンフィギュレーションデータを前記コンフィギュレーションメモリの中から選択し、該ＦＰＧＡに転送することにより、フィールドにおいてＦＰＧＡのコンフィギュレーションの変更を容易にできる、情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明は、複数のＦＰＧＡのコンフィギュレーションデータを格納する複数のコンフィギュレーションメモリを有し、該複数のＦＰＧＡのコンフィギュレーションを制御する情報処理装置であって、該複数のコンフィギュレーションメモリのひとつを選択し、該コンフィギュレーションメモリに格納された複数のコンフィギュレーションデータからひとつを選択し、選択した該コンフィギュレーションデータを該ＦＰＧＡに転送する選択手段とを備え、前記コンフィギュレーションデータを受信した該ＦＰＧＡが、該コンフィギュレーションデータの受信完了信号を前記選択手段に伝え、該選択手段は該ＦＰＧＡに接続された次段のＦＰＧＡのコンフィギュレーションデータを選択し、該次段のＦＰＧＡに該コンフィギュレーションデータを転送することにより、フィールドにおけるＦＰＧＡのコンフィギュレーションを不揮発性メモリの書換えを必要とせず、効率的にかつ迅速に行うことができる。
【発明の効果】
【００１３】
本発明の情報処理装置によれば、フィールドにおいてＦＰＧＡのコンフィギュレーションの変更を容易にかつ効率的・迅速に実行することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係るＦＰＧＡのコンフィギュレーションの変更を容易にする情報処理システムを示す好適な実施例を添付の図面を参照しつつ説明する。
【００１５】
図１は、本発明に係る実施例のＦＰＧＡ用コンフィギュレーションのための情報処理装置の構成を示すブロック図である。図１において、コンフィギュレーションメモリ１がｍ組用意され、それぞれのコンフィギュレーションメモリ１には、不揮発性メモリ２とインターフェイス変換回路３が搭載されている。
【００１６】
インターフェイス変換回路３は不揮発性メモリ２とＦＰＧＡ５の間の異なるインターフェイスを変換するための回路である。該インターフェイス変換回路３の出力は接続部４を介して選択部７に接続され、さらに該選択部７の出力はコンフィギュレーションインターフェイス８に接続される。前記コンフィギュレーションインターフェイス８にはＦＰＧＡ５がｎ個直列に接続される。ここで接続部４はコンフィギュレーションメモリ１と選択部７を接続する端子あるいは接点である。
【００１７】
コンフィギュレーションメモリ１内に格納されたコンフィギュレーションデータが選択部７で選択されて、該コンフィギュレーションインターフェイス８を介して該ＦＰＧＡ５に供給される。複数あるＦＰＧＡ５のそれぞれの出力は次段のＦＰＧＡ５の入力に接続された直列のデイジーチェーンを構成し、コンフィギュレーションデータが選択部７から供給されると、目的のＦＰＧＡ５に該コンフィギュレーションデータが供給されて格納され、各ＦＰＧＡのコンフィギュレーションが行われる。
【００１８】
また前記選択部７には各ＦＰＧＡ５に供給するコンフィギュレーションデータの設定を行う設定データを供給するスイッチ部６が接続されている。スイッチ部６には、直列接続されたＦＰＧＡ５のいずれかに、コンフィギュレーションメモリより供給されるコンフィギュレーションデータのいずれかを適用するかの設定情報が格納されており、この設定情報に基づき、選択部７はコンフィギュレーションメモリ１からのコンフィギュレーションデータを選択し、直列接続されたＦＰＧＡ５に供給する。
【００１９】
各ＦＰＧＡのコンフィギュレーションが終了すると、該ＦＰＧＡに論理データが入力され、その結果がＦＰＧＡの出力端子１０に現れて、コンフィギュレーションデータに基づくハードウェア機能が実現される。
【００２０】
図２は、コンフィギュレーションメモリ中に、コンフィギュレーションデータが格納されている状態を概念的に示した例である。図２において、第１のコンフィギュレーションメモリ２１、第２のコンフィギュレーションメモリ２２、第ｍのコンフィギュレーションメモリ２３とそれぞれに格納されたデータが例示されている。なお、説明を簡単にするために第２のコンフィギュレーションメモリと第ｍのコンフィギュレーションメモリの間は省略してある。
【００２１】
図２において、第１のコンフィギュレーションメモリ２１には直列接続された前記ＦＰＧＡ５のうち、第１のＦＰＧＡ５に供給するデータ１１と、第２のＦＰＧＡ５に供給するデータ２１、第ｎのＦＰＧＡ５に供給するデータｎ１が格納されている。第２のコンフィギュレーションメモリ２２には、第１のＦＰＧＡ５に供給するデータ１２と、第２のＦＰＧＡ５に供給するデータ２２、第ｎのＦＰＧＡ５に供給するデータｎ２が格納されている。第ｍのコンフィギュレーションメモリ２３には、第１のＦＰＧＡ５に供給するデータ１ｍと、第２のＦＰＧＡ５に供給するデータ２ｍ、第ｎのＦＰＧＡ５に供給するデータｎｍが格納されている状態を表している。
【００２２】
図３は、各ＦＰＧＡに供給されたコンフィギュレーションデータの例を示している。図３では、第１のＦＰＧＡに図２のデータ１２が供給され（３２）、第２のＦＰＧＡに同図のデータ２１が供給され（３３）、第ｎのＦＰＧＡに同図のデータｎｍが供給された（３４）状態を示している。なお、説明を簡単にするためにデータ２１とデータｎｍの間は省略してある。
【００２３】
前記データを各ＦＰＧＡに供給するためには、図２におけるコンフィギュレーションメモリ内のデータを次のように選択する。すなわち、第１のコンフィギュレーションメモリ２１においては第２のＦＰＧＡに供給されるデータ２１を選択し、第２のコンフィギュレーションメモリ２２においては第１のＦＰＧＡに供給されるデータ１２を選択し、第ｍのコンフィギュレーションメモリ２３においては第ｎのＦＰＧＡに供給されるデータｎｍを選択する。
【００２４】
また、同一のコンフィギュレーションメモリ内から複数のＦＰＧＡ用のコンフィギュレーションデータを選択することも可能である。一例として、第１のコンフィギュレーションメモリ２１において、第２のＦＰＧＡに供給されるデータ２１と第ｎのＦＰＧＡに供給されるデータｎ１を選択し、第２のコンフィギュレーションメモリ２２においては第１のＦＰＧＡに供給されるデータ１２を選択しても良い。
【００２５】
図１を参照して、情報処理の流れを説明する。スイッチ部６には各ＦＰＧＡにコンフィギュレーションデータを供給するために必要な情報が設定されている。例えば、第１のＦＰＧＡ用設定データとしてコンフィギュレーションメモリ１の番号と該コンフィギュレーションメモリ１内に格納されているコンフィギュレーションデータの番号の情報がスイッチ部６に設定されている。第２以降のＦＰＧＡに対しても同様の情報が該スイッチ部６に設定される。なお、該スイッチ部６の各ＦＰＧＡに必要な該設定データを設定するには、スイッチ部６内に該設定データを格納するメモリ機能またはレジスタ機能を設けることで実現できる。
【００２６】
スイッチ部６で設定された設定データにより、ＦＰＧＡ毎にコンフィギュレーションメモリ１のいずれかが選択部７により選択されると、選択された該コンフィギュレーションメモリ１中に格納されたコンフィギュレーションデータのいずれかが前記設定データに基づき選択される。選択部７により選択された該コンフィギュレーションデータはコンフィギュレーションインターフェイス８に出力され、直列接続されたＦＰＧＡ５に転送される。目的とするＦＰＧＡ５に対して該設定データに基づいたコンフィギュレーションデータが格納され、該ＦＰＧＡ５のコンフィギュレーションが完了する。該ＦＰＧＡ５のコンフィギュレーションが完了すると、該ＦＰＧＡ５から受信完了信号が選択部７に対して発信される。
【００２７】
続いて選択部７において受信完了信号が未受信のＦＰＧＡ５に対し、スイッチ部６で設定された設定データに基づき、新たなコンフィギュレーションメモリ１とコンフィギュレーションデータの一つが選択され、コンフィギュレーションインターフェイス８を介して、ＦＰＧＡ５に供給されて、該ＦＰＧＡ５のコンフィギュレーションが行われる。該ＦＰＧＡ５のコンフィギュレーションが完了すると、該ＦＰＧＡ５から受信完了信号が選択部７に対して発信される。
【００２８】
一方、該ＦＰＧＡ５のコンフィギュレーションデータの受信完了信号を選択部７がすでに受信している場合には、該ＦＰＧＡ５に対するコンフィギュレーションデータの供給はなされず、次段のＦＰＧＡ５への制御に移ることができ、全てのＦＰＧＡ５に対して効率の良いコンフィギュレーションデータの転送が実現される。
【００２９】
各ＦＰＧＡのコンフィギュレーションデータの組合せを変更するには、スイッチ部６に格納された、該コンフィギュレーションメモリの番号及び、該コンフィギュレーションメモリ中のコンフィギュレーションデータの番号を変更し選択部に送る。選択部７は該設定データに基づき、該コンフィギュレーションメモリの選択と、該コンフィギュレーションメモリ中のコンフィギュレーションデータを選択し、該コンフィギュレーションデータを該ＦＰＧＡに転送して、コンフィギュレーションを行う。
【００３０】
前記手順により、コンフィギュレーションメモリ中の不揮発性メモリの内容を書き換える必要がなく、効率良くＦＰＧＡのコンフィギュレーションを行うことができる。さらに不揮発性メモリの書換えに必要となる余計なメモリやその制御回路も不要なため、コストを抑えることもできる。
【００３１】
また、コンフィギュレーションメモリ１を接続部４において例えばソケットやコネクタ等の着脱可能な部品で接続しておき、該コンフィギュレーションメモリ１を別のコンフィギュレーションデータを格納したコンフィギュレーションメモリと交換することで、フィールドにおいてＦＰＧＡによるハードウェア機能変更を容易かつ迅速に行うことができる。
【００３２】
さらに、以上ではＦＰＧＡについて説明したが、コンフィギュレーションを行うことのできるという点ではリコンフィギュラブル回路についても同様に本発明を適用できるものであり、本明細書におけるＦＰＧＡという用語にリコンフィギャラブル回路を含んで説明を行った。
【００３３】
本明細書には以下の付記記載の発明が開示されている。
(付記１)
複数のＦＰＧＡ（フィールドプログラマブルゲートアレー）のコンフィギュレーションデータを格納する複数のコンフィギュレーションメモリを有し、該複数のＦＰＧＡのコンフィギュレーションを制御する情報処理装置であって、
該複数のコンフィギュレーションメモリのひとつを選択し、該コンフィギュレーションメモリに格納された複数のコンフィギュレーションデータからひとつを選択し、選択した該コンフィギュレーションデータを該ＦＰＧＡに転送する選択手段とを備え、
前記コンフィギュレーションデータを受信した該ＦＰＧＡが、該コンフィギュレーションデータの受信を完了すると、該選択手段は該ＦＰＧＡに接続された次段のＦＰＧＡのコンフィギュレーションデータを選択し、該次段のＦＰＧＡに該コンフィギュレーションデータを転送することを特徴とする情報処理装置。
（付記２)
前記コンフィギュレーションデータを選択するための情報を格納し、該情報を前記選択部に供給する記憶手段を有する付記１記載の情報処理装置。
（付記３）  前記複数のＦＰＧＡは直列に接続されていることを特徴とする付記２記載の情報処理装置。
（付記４）
前記コンフィギュレーションメモリには不揮発性メモリとインターフェイス回路を有することを特徴とする付記３記載の情報処理装置。
（付記５）
複数のＦＰＧＡ（フィールドプログラマブルゲートアレー）のコンフィギュレーションデータを格納する複数のコンフィギュレーションメモリを有し、該複数のＦＰＧＡのコンフィギュレーションを制御する情報処理方法であって、
該複数のコンフィギュレーションメモリのひとつを選択し、該コンフィギュレーションメモリに格納された複数のコンフィギュレーションデータからひとつを選択し、選択した該コンフィギュレーションデータを該ＦＰＧＡに転送し、
前記コンフィギュレーションデータを受信した該ＦＰＧＡが、該コンフィギュレーションデータの受信完了信号を発生すると、該ＦＰＧＡに接続された次段のＦＰＧＡのコンフィギュレーションデータを選択し、該次段のＦＰＧＡに該コンフィギュレーションデータを転送することを特徴とする情報処理方法。
（付記６）前記コンフィギュレーションメモリは着脱可能であることを特徴とする付記４記載の情報処理装置。
【産業上の利用可能性】
【００３４】
ＦＰＧＡを用いたハードウェアの修正・変更をフィールドにおいて容易にまた迅速に実施できる。
【図面の簡単な説明】
【００３５】
【図１】本発明のＦＰＧＡ用コンフィギュレーションのための情報処理システムの構成を示すブロック図である。
【図２】コンフィギュレーションメモリを説明する図である。
【図３】ＦＰＧＡ内のデータを説明する図である。
【符号の説明】
【００３６】
１・・・コンフィギュレーションメモリ
２・・・不揮発性メモリ
３・・・インターフェイス変換回路
４・・・接続部
５・・・ＦＰＧＡ
６・・・スイッチ部
７・・・選択部
８・・・コンフィギュレションインターフェイス
１０・・・出力端子
【図１】
2007034520.tif 000003
【図２】
2007034520.tif 000004
【図３】
2007034520.tif 000005