(57)【要約】【課題】本発明は、フォトダイオード領域に形成されるコンタクトの位置を変更して高濃度注入によるキャパシタ減少問題を解決することにより、イメージセンサの感度を向上させたＣＭＯＳイメージセンサ及びその製造方法を提供する。【解決手段】本発明によるＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域とが区画された半導体基板と、アクティブ領域に形成され、第１導電型の不純物イオンと第２導電型の不純物イオンが注入される第１領域および第１導電型の不純物イオンが注入される第２領域が含まれるフォトダイオード領域と、アクティブ領域に形成されてトランジスタ及び第１導電型の不純物拡散領域が形成されたトランジスタ領域とから構成されることを特徴とする。【選択図】図５
2007180538.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ領域と素子分離領域が区画された半導体基板と、
前記アクティブ領域に形成されて第１導電型の不純物イオン及び第２導電型の不純物イオンが注入される第１領域、並びに第１導電型の不純物イオンが注入される第２領域が含まれるフォトダイオード領域と、
前記アクティブ領域に形成されてトランジスタ及び第１導電型の不純物拡散領域が形成されたトランジスタ領域と
から構成されることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記第２領域にはコンタクトが形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記第１領域が前記第２領域及び前記トランジスタ領域と接続されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記第１領域が第２領域より前記トランジスタのチャネル部位に隣接していることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記第２領域が前記第１領域と隣接して前記素子分離領域によって囲まれて形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項６】
半導体基板に素子分離膜を形成して素子分離領域とアクティブ領域を分ける段階と、
前記半導体基板にゲート絶縁膜及びポリシリコン膜を形成する段階と、
前記ポリシリコン膜とゲート絶縁膜を選択的に除去してゲート電極を形成する段階と、
前記アクティブ領域のフォトダイオード領域のうち第１領域に第１導電型の不純物イオンを注入する段階と、
前記アクティブ領域のフォトダイオード領域のうち第２領域及び前記アクティブ領域のトランジスタ領域に第１導電型の不純物イオンを注入する段階と、
前記フォトダイオード領域のうち第２領域に第２導電型の不純物イオンを注入する段階と
から構成されることを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記ゲート電極の両側面に絶縁膜側壁を形成する段階をさらに含むことを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
【請求項８】
前記ゲート絶縁膜が熱酸化工程又はＣＶＤ方法により形成されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
【請求項９】
前記第２領域は前記トランジスタ領域のセレクトトランジスタＳｘに不純物イオンを注入するためのマスクの開口から不純物イオンが注入されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１０】
前記第２領域は前記トランジスタ領域のドライブトランジスタＤｘに不純物イオンを注入するためのマスクの開口から不純物イオンが注入されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサは光学映像を電気信号に変換する半導体素子であり、このうち電荷結合素子（ＣＣＤ）は個々のＭＯＳキャパシタが非常に近接した位置にあると共に、電荷キャリアがキャパシタに保存されて移送される素子である。
【０００３】
一方、ＣＭＯＳイメージセンサは、制御回路と信号処理回路を周辺回路として使用するＣＭＯＳ技術を用いて画素数に応じたＭＯＳトランジスタを作成し、これを利用して順次出力を検出するスイッチング方式を採用する素子である。
【０００４】
ＣＣＤは、駆動方式が複雑であり、電力消費が多く、マスク工程のステップ数が多いため工程が複雑であり、信号処理回路をＣＣＤチップ内に実現することができないのでワンチップ化が困難であるという欠点があり、最近では、そのような欠点を克服するためにサブミクロンＣＭＯＳ製造技術を用いたＣＭＯＳイメージセンサの開発が盛んに研究されている。
【０００５】
ＣＭＯＳイメージセンサは単位画素（ピクセル）内にフォトダイオードとＭＯＳトランジスタを形成させてスイッチング方式で順に信号を検出することにより画像を実現する。
【０００６】
ＣＭＯＳイメージセンサは、ＣＭＯＳ製造技術を用いるので電力消費も少なく、マスク数も２０枚程度であり、３０〜４０枚のマスクが必要なＣＣＤ工程に比べて工程が非常に単純であり、複数の信号処理回路とワンチップ化が可能なので次世代イメージセンサとして脚光を浴びており、ディジタルスティールカメラ（ＤＳＣ）、ＰＣカメラ、モバイルカメラなどの多くの応用部分に使用されている。
【０００７】
ＣＭＯＳイメージセンサはトランジスタの個数によって３Ｔ型、４Ｔ型、５Ｔ型などに分けられる。３Ｔ型は１つのフォトダイオードと３つのトランジスタとから構成され、４Ｔ型は１つのフォトダイオードと４つのトランジスタとから構成される。以下、３Ｔ型ＣＭＯＳイメージセンサの単位画素のレイアウトを説明する。
【０００８】
図１は従来技術による３Ｔ型ＣＭＯＳイメージセンサの等価回路図である。
【０００９】
図１に示すように、３Ｔ型ＣＭＯＳイメージセンサの単位画素は１つのフォトダイオード（ＰＤ）と３つのｎＭＯＳトランジスタＴ１、Ｔ２、Ｔ３とから構成される。フォトダイオードＰＤのカソードは第１ｎＭＯＳトランジスタＴ１のドレインと第２ｎＭＯＳトランジスタＴ２のゲートに接続されている。
【００１０】
また、第１ｎＭＯＳトランジスタＴ１と第２ｎＭＯＳトランジスタＴ２のソースは全て基準電圧ＶＲが供給される電源線に接続されており、第１ｎＭＯＳトランジスタＴ１のゲートはリセット信号ＲＳＴが供給されるリセット線に接続されている。
【００１１】
また、第３ｎＭＯＳトランジスタＴ３のソースは第２ｎＭＯＳトランジスタのドレインに接続され、第３ｎＭＯＳトランジスタＴ３のドレインは信号ラインを介して読み出し回路に接続され、第３ｎＭＯＳトランジスタＴ３のゲートは選択信号ＳＬＣＴが供給される列選択線に接続されている。
【００１２】
従って、第１ｎＭＯＳトランジスタＴ１はリセットトランジスタＲｘといい、第２ｎＭＯＳトランジスタＴ２はドライブトランジスタＤｘといい、第３ｎＭＯＳトランジスタＴ３はセレクトトランジスタＳｘという。
【００１３】
以下、添付図面を参照して従来技術によるＣＭＯＳイメージセンサを説明する。
【００１４】
図２は従来技術による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
【００１５】
図２に示すように、半導体基板に設けられアクティブ領域１０のうち、幅が広い部分に１つのフォトダイオード領域２０が形成され、アクティブ領域１０の残りの部分にそれぞれオーバーラップする３つのトランジスタのゲート電極３０、４０、５０が形成される。
【００１６】
第１ゲート電極３０によってリセットトランジスタＲｘが形成され、第２ゲート電極４０によってドライブトランジスタＤｘが形成され、第３ゲート電極５０によってセレクトトランジスタＳｘが形成される。
【００１７】
ここで、各トランジスタのアクティブ領域１０には各ゲート電極３０、４０、５０の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域が形成される。
【００１８】
従って、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一方のソース／ドレイン領域は読み出し回路に接続される。
【００１９】
前述した各ゲート電極３０、４０、５０は、図示していないが、各信号ラインに接続され、各信号ラインは一端にパッドを備えて外部の駆動回路に接続される。
【００２０】
図３は従来技術によるＣＭＯＳイメージセンサにおける不純物注入領域を示す図である。
【００２１】
図３に示すように、フォトダイオード領域２０を除いた各ゲート電極３０、４０、５０、及びアクティブ領域１０に、Ｎ型の濃度を１Ｅ１５以上にイオン注入して高濃度ｎ＋型拡散領域７０が形成されている。
【００２２】
図３に示すように、フォトダイオード領域２０にコンタクトのためのオーミック抵抗を形成するために高濃度ｎ＋型不純物イオンが注入されるが、ゲート電極３０に高濃度ｎ＋型不純物イオンを注入する過程でマスクの誤差によって一部の不純物イオンが前記フォトダイオード領域２０に注入される。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかし、３Ｔ構造のピクセルアレイにおいて、ドライブトランジスタＤｘとフォトダイオード領域２０を接続するコンタクトのためのオーミック抵抗を形成するためには十分な量のイオン注入が必要である一方、フォトダイオードのキャパシタを増加させるためにはフォトダイオードのイオン注入を最小にする必要があり、相反する要求条件を折衷させなければならなかった。
【００２４】
本発明は、フォトダイオード領域に形成されるコンタクトの位置を変更して高濃度注入によるキャパシタ減少問題を解決し、イメージセンサの感度を向上させたＣＭＯＳイメージセンサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明によるＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域が区画された半導体基板と、前記アクティブ領域に形成されて第１導電型の不純物イオン及び第２導電型の不純物イオンが注入される第１領域、並びに第１導電型の不純物イオンが注入される第２領域が含まれるフォトダイオード領域と、前記アクティブ領域に形成されてトランジスタ及び第１導電型の不純物拡散領域が形成されたトランジスタ領域とから構成されることを特徴とする。
【００２６】
また、本発明によるＣＭＯＳイメージセンサの製造方法は、半導体基板に素子分離膜を形成して素子分離領域及びアクティブ領域を分ける段階と、前記半導体基板にゲート絶縁膜及びポリシリコン膜を形成する段階と、前記ポリシリコン膜及びゲート絶縁膜を選択的に除去してゲート電極を形成する段階と、前記アクティブ領域のフォトダイオード領域のうち第１領域に第１導電型の不純物イオンを注入する段階と、前記アクティブ領域のフォトダイオード領域のうち第２領域及び前記アクティブ領域のトランジスタ領域に第１導電型の不純物イオンを注入する段階と、前記フォトダイオード領域のうち第２領域に第２導電型の不純物イオンを注入する段階とから構成されることを特徴とする。
【発明の効果】
【００２７】
本発明によるＣＭＯＳイメージセンサには次のような効果がある。
【００２８】
すなわち、３Ｔ構造を有するイメージセンサにおいて、ドライブトランジスタとフォトダイオード領域を接続するコンタクト形成位置でフォトダイオードのＮ型導電物質の濃度を独立して調節できるので、フォトダイオード領域での高濃度不純物イオン注入によるキャパシタ減少問題を解決してイメージセンサの感度を向上させることができる。
【発明を実施するための最良の形態】
【００２９】
図４は本発明の第１実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
【００３０】
図４に示すように、半導体基板に定義されたアクティブ領域１００において、第１突出領域２１０と第２突出領域２２０に分けられたフォトダイオード領域２００が形成され、アクティブ領域１００の残りの部分にそれぞれがオーバーラップする３つのトランジスタのゲート電極１２０、１３０、１４０が形成される。
【００３１】
第１ゲート電極１２０によってリセットトランジスタＲｘが形成され、第２ゲート電極１３０によってドライブトランジスタＤｘが形成され、第３ゲート電極１４０によってセレクトトランジスタＳｘが形成される。
【００３２】
ここで、各トランジスタのアクティブ領域１００には、各ゲート電極１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域が形成される。
【００３３】
また、フォトダイオード領域２００の第２突出領域２２０はセレクトトランジスタＳｘと近接するように形成され、第２突出領域２２０にドライブトランジスタＤｘと接続するコンタクトが形成されている。
【００３４】
また、フォトダイオード領域２００のうち第１突出領域２１０はリセットトランジスタＲｘのチャネル形成部位として使用される。
【００３５】
従って、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一方のソース／ドレイン領域は読み出し回路に接続される。
【００３６】
前述した各ゲート電極１２０、１３０、１４０は、図示していないが、各信号ラインに接続され、各信号ラインは一端にパッドを備えて外部の駆動回路に接続される。
【００３７】
図５は本発明の第１実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物領域が注入された状態を示す図である。
【００３８】
図５に示すように、各ゲート電極１２０、１３０、１４０の隣接したアクティブ領域１００と、フォトダイオード領域２００のうちの第２突出領域２２０とに、フォトダイオード領域２００内に形成されるコンタクトをオーミック抵抗で作るために、Ｎ型の濃度を１Ｅ１５以上にイオン注入して高濃度ｎ＋型拡散領域３００が形成されている。
【００３９】
すなわち、フォトダイオード領域２００のうち第２突出領域２２０に形成される高濃度ｎ＋型拡散領域３００はセレクトトランジスタＳｘと近接するように形成され、セレクトトランジスタＳｘのソース／ドレインイオン注入領域と一部が重なるように形成される。
【００４０】
すなわち、セレクトトランジスタＳｘに不純物イオンを注入するためのマスクの開口からフォトダイオード領域２００のうち第２突出領域２２０に不純物イオンが注入される。
【００４１】
図６は本発明の第２実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
【００４２】
図６に示すように、半導体基板に形成されたアクティブ領域１００から突出して第１突出領域２１０と第２突出領域２２０に分けられた１つのフォトダイオード領域２００が形成され、アクティブ領域１００の残りの部分にそれぞれオーバーラップする３つのトランジスタのゲート電極１２０、１３０、１４０が形成される。
【００４３】
第１ゲート電極１２０によってリセットトランジスタＲｘが形成され、第２ゲート電極１３０によってドライブトランジスタＤｘが形成され、第３ゲート電極１４０によってセレクトトランジスタＳｘが形成される。
【００４４】
ここで、各トランジスタのアクティブ領域１００には各ゲート電極１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域が形成される。
【００４５】
また、フォトダイオード領域２００の第２突出領域２２０はドライブトランジスタＤｘと近接するように形成され、第２突出領域２２０にドライブトランジスタＤｘと接続するコンタクトが形成されている。
【００４６】
また、フォトダイオード領域２００のうち第１突出領域２１０はリセットトランジスタＲｘのチャネル形成部位として使用される。
【００４７】
従って、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一方のソース／ドレイン領域は読み出し回路に接続される。
【００４８】
前述した各ゲート電極１２０、１３０、１４０は、図示していないが、各信号ラインに接続され、各信号ラインは一端にパッドを備えて外部の駆動回路に接続される。
【００４９】
図７は本発明の第２実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物領域が注入された状態を示す図である。
【００５０】
図７に示すように、各ゲート電極１２０、１３０、１４０の隣接したアクティブ領域１００と、ドライブトランジスタＤｘと近接するように形成された第２突出領域２２０とに、フォトダイオード領域２００内に形成されるコンタクトをオーミック抵抗で作るために、Ｎ型の濃度を１Ｅ１５以上にイオン注入して高濃度ｎ＋型拡散領域３００が形成されている。
【００５１】
すなわち、フォトダイオード領域２００のうち第２突出領域２２０に形成される高濃度ｎ＋型拡散領域３００はドライブトランジスタＤｘと近接するように形成され、ドライブトランジスタＤｘのソース／ドレインイオン注入領域と一部が重なるように形成される。
【００５２】
すなわち、ドライブトランジスタＤｘに不純物イオンを注入するためのマスクの開口からフォトダイオード領域２００のうち第２突出領域２２０に不純物イオンが注入される。
【００５３】
図８Ａ〜図８Ｅは本発明実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【００５４】
図８Ａに示すように、高濃度Ｐ++型半導体基板３６１にエピタキシャル工程を行って低濃度Ｐ-型エピ層３６２を形成する。
【００５５】
次に、半導体基板３６１にアクティブ領域と素子分離領域を区画し、ＳＴＩ工程又はＬＯＣＯＳ工程により素子分離領域に素子隔離膜３６３を形成する。
【００５６】
次に、素子隔離膜３６３が形成されたエピ層３６２の全面にゲート絶縁膜３６４と導電層（例えば、高濃度多結晶シリコン層）を順に堆積させ、選択的に導電層とゲート絶縁膜を除去してゲート電極３６５を形成する。
【００５７】
図８Ｂに示すように、半導体基板３６１の全面に第１感光膜３６６を塗布し、露光と現像工程で青色、緑色、赤色の各フォトダイオード領域が露出するようにパターニングする。
【００５８】
次に、パターニングされた第１感光膜３６６をマスクとして利用してエピ層３６２に低濃度ｎ-型不純物イオンを注入して青色、緑色、赤色フォトダイオード領域３６７を形成する。
【００５９】
また、各フォトダイオード領域３６７はリセットトランジスタＲｘのソース領域である。
【００６０】
一方、各フォトダイオード領域３６７と低濃度Ｐ-型エピ層３６２の間に逆バイアスが印加されると空乏層が発生し、ここで光を受けて発生する電子がリセットトランジスタのターンオフ時にドライブトランジスタのポテンシャルを低減させる。よって、リセットトランジスタのターンオン後のターンオフ時から続けて前記ポテンシャルを低減させることにより電圧差が発生し、これを信号処理として利用してイメージセンサの動作を行う。
【００６１】
ここで、各フォトダイオード領域３６７の深さは、２〜３μｍの同一の深さに形成している。
【００６２】
すなわち、各フォトダイオード領域３６７に同一のイオン注入エネルギーで不純物イオンを注入して同一の深さを有するように形成している。
【００６３】
図８Ｃに示すように、第１感光膜３６６を完全に除去し、半導体基板３６１の全面に絶縁膜を堆積させた後、エッチバック工程を行ってゲート電極３６５の両側面に側壁絶縁膜３６８を形成する。
【００６４】
次に、半導体基板３６１の全面に第２感光膜３６９を塗布し、露光及び現像工程でフォトダイオード領域をカバーし、各トランジスタのソース／ドレイン領域とゲート電極３６５を露出するようにパターニングする。
【００６５】
ここで、フォトダイオード領域３６７の第１突出領域は第２感光膜３６９によってカバーされ、第２突出領域は露出するようにパターニングされる。
【００６６】
次に、パターニングされた第２感光膜３６９をマスクとして利用して露出したソース／ドレイン領域、フォトダイオード領域の第２突出領域、ゲート電極３６５に高濃度ｎ+型不純物イオンを注入してｎ+型拡散領域３７０を形成する。
【００６７】
図８Ｄに示すように、第２感光膜３６９を除去し、半導体基板３６１の全面に第３感光膜３７１を塗布した後、露光及び現像工程で各フォトダイオード領域３６７の第１突出領域が露出するようにパターニングする。
【００６８】
次に、パターニングされた第３感光膜３７１をマスクとして利用してｎ-型拡散領域３６７が形成されたフォトダイオード領域３６７の第１突出領域にｐ0型不純物イオンを注入して半導体基板の表面内にｐ0型拡散領域３７２を形成する。
【００６９】
ここで、ｐ0型拡散領域３７２は０．１μｍ以内の深さに形成する。
【００７０】
図８Ｅに示すように、第３感光膜３７１を除去し、半導体基板３６１に熱処理工程を行って各不純物拡散領域を拡散させる。
【００７１】
前述した本発明は、前述した実施形態及び添付図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形、及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有する者にとって明白であろう。
【図面の簡単な説明】
【００７２】
【図１】従来技術による３Ｔ型ＣＭＯＳイメージセンサの等価回路図である。
【図２】従来技術による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
【図３】従来技術によるＣＭＯＳイメージセンサにおける不純物注入領域を示す図である。
【図４】本発明の第１実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
【図５】本発明の第１実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物注入領域を示す図である。
【図６】本発明の第２実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
【図７】本発明の第２実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物領域が注入された状態を示す図である。
【図８Ａ】本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図８Ｂ】本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図８Ｃ】本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図８Ｄ】本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図８Ｅ】本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図１】
2007180538.tif 000003
【図２】
2007180538.tif 000004
【図３】
2007180538.tif 000005
【図４】
2007180538.tif 000006
【図５】
2007180538.tif 000007
【図６】
2007180538.tif 000008
【図７】
2007180538.tif 000009
【図８Ａ】
2007180538.tif 000010
【図８Ｂ】
2007180538.tif 000011
【図８Ｃ】
2007180538.tif 000012
【図８Ｄ】
2007180538.tif 000013
【図８Ｅ】
2007180538.tif 000014