(57)【要約】【課題】  放熱性の高い半導体装置とその製造方法、およびその製造に用いる基板を提供する。【解決手段】  本発明の一態様の半導体装置は、離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードと、上面と下面を有し、下面が前記第１電極リードの主面に当接するように載置された半導体チップと、前記半導体チップの上面に設けられたパッドを前記第２電極リードの主面に対して電気的に接続する接続導体と、前記第１および第２電極リードの前記主面と対向する面をそれぞれ露出させて、前記第１および第２電極リード、前記半導体チップをモールドする樹脂と、を具備する。【選択図】  図１
2007129068.tif 000002
【特許請求の範囲】
【請求項１】
離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードと、
前記第１電極リードの主面に載置された半導体チップと、
前記半導体チップを前記第２電極リードの主面に電気的接続する接続導体と、
前記第１および第２電極リードの前記主面と対向する面をそれぞれ露出させて、前記第１および第２電極リード、前記半導体チップをモールドする樹脂と、
を具備することを特徴とする半導体装置。
【請求項２】
前記第１および第２のＡｕ膜の厚さが０．２乃至２μｍであり、前記第１および第２のＮｉ膜の厚さが１乃至５μｍであり、前記Ｃｕ膜の厚さが１０乃至５０μｍであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板の主面に選択的に第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜をこの順に積層して第１および第２電極リードを形成する工程と、
前記第１電極リード上に半導体チップを載置し、前記半導体チップを前記第２電極リードに電気的接続する工程と、
前記第１および第２電極リード、前記半導体チップを樹脂でモールドする工程と、
前記第１および第２電極リードを前記基板より剥離する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第１および第２のＡｕ膜、前記第１および第２のＮｉ膜、前記Ｃｕ膜をそれぞれメッキ法により形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
基板と、
前記基板の主面に離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードと、
を具備することを特徴とする半導体装置用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用基板、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や移動式携帯端末に代表される各種の小型電子機器の普及に伴い、樹脂封止型の半導体装置では、電極リードが基板に直接ハンダ付けできる表面実装型のパッケージが主流になってきている。
【０００３】
従来、Ａｕ膜、Ｎｉ膜およびＡｕ膜がこの順に積層された電極リードの上面に半導体チップを載置し、半導体チップを他の電極リードに電気的接続し、電極リードの下面を露出させて樹脂でモールドしたパッケージを有する半導体装置が知られている。
【０００４】
然しながら、このような電極リードを有するパッケージを用いた半導体装置は、電極リードのＮｉの熱伝導率が低いため、半導体チップの放熱特性が悪いという問題がある。
【０００５】
これに対して、基板にＣｕ膜、Ｎｉ膜およびＡｕ膜を積層したプリント配線基板が知られている（例えば、特許文献１または特許文献２参照。）。
【０００６】
特許文献１に開示されたプリント配線基板は、配線パターンを構成する銅箔の表面にＮｉメッキ膜が形成され、Ｎｉメッキ膜の表面にＡｕメッキ膜が形成されている。
【０００７】
特許文献２に開示されたプリント配線基板は、絶縁性基板の表裏両面にＣｕメッキ膜がパターン形成され、Ｃｕメッキ膜の上にＮｉメッキ膜が形成され、Ｎｉメッキ膜の上にＡｕメッキ膜が形成されている。
【０００８】
然しながら、特許文献１または特許文献２に開示されたプリント配線基板は、例えばパッケージに収納された電子部品を実装するための基板であり、半導体チップを表面実装型のパッケージに収納する場合については、何ら開示していない。
【特許文献１】特開２００２−３５９４５９号公報（３頁、図１）
【特許文献２】特開２００１−２５１０４１号公報（３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、放熱特性の高い半導体装置用基板、半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様の半導体装置では、離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードと、前記第１電極リードの主面に載置された半導体チップと、前記半導体チップを前記第２電極リードの主面に電気的接続する接続導体と、前記第１および第２電極リードの前記主面と対向する面をそれぞれ露出させて、前記第１および第２電極リード、前記半導体チップをモールドする樹脂と、を具備することを特徴としている。
【００１１】
また、本発明の一態様の半導体装置の製造方法では、基板の主面に選択的に第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜をこの順に積層して第１および第２電極リードを形成する工程と、前記第１電極リード上に半導体チップを載置し、前記半導体チップを前記第２電極リードに電気的接続する工程と、前記第１および第２電極リード、前記半導体チップを樹脂でモールドする工程と、前記第１および第２電極リードを前記基板より剥離する工程と、を有することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、放熱特性の高い半導体装置用基板、半導体装置およびその製造方法が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１４】
本発明の実施例１について、図１および図２を参照して説明する。図１は本発明の実施例１に係る半導体装置の構成を示す図で、図１（ａ）はパッケージの一部が切り欠きされたその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し、矢印方向に眺めた断面図、図２は半導体装置の電極リードの構造を示す断面図である。
【００１５】
本実施例は、ｐｎ接合を有するシリコンダイオードチップが表面実装型のパッケージに樹脂封止された半導体装置の例である。
【００１６】
図１に示すように、本実施例の半導体装置１０は、離間して配置された第１および第２電極リード１１、１２と、第１電極リード１１の第１の面（主面）１１ａに第１電極リード１１よりはみ出して載置された半導体チップ１３と、半導体チップ１３のパッド１４を第２電極リード１２の第１の面（主面）１２ａに電気的接続するワイヤ１５とを具備している。
【００１７】
更に、第１電極リード１１の第１の面１１ａと対向する第２の面１１ｂおよび第２電極リード１２の第１の面１２ａと対向する第２の面１２ｂをそれぞれ露出させ、第１および第２電極リード１１、１２、半導体チップ１３、ワイヤ１５を樹脂１６でモールドするパッケージ１７とを具備している。
【００１８】
半導体チップ１３は、半導体チップ１３のはみ出し部１３ａが第１電極リード１１の端部１１ｃより第２電極リード１２側へ長さＬ１だけはみ出して第１電極リード１１の第１の面１１ａに載置されている。
【００１９】
これにより、半導体チップ１３のはみ出し部１３ａの下側には樹脂１６の食いこみ部１８が形成され、食いこみ部１８の所謂アンカー効果により樹脂１６と第１および第２電極リード１１、１２、半導体チップ１３との密着力を向上させている。
【００２０】
図２に示すように、第１および第２電極リード１１、１２は、第２の面１１ｂ、１２ｂ側から第１の面１１ａ、１２ａに向かって、第１のＡｕ膜２１、第１のＮｉ膜２２、Ｃｕ膜２３、第２のＮｉ膜２４及び第２のＡｕ膜２５がこの順に積層されている。
【００２１】
Ｃｕ膜２３は、電極リード１１、１２の主要構成材であり、その熱伝導率が３９４Ｗ／ｍＫと高いので、半導体チップの発熱が外部に放散するのを容易にしている。
【００２２】
第１および第２のＡｕ膜２１、２５は、Ｃｕ膜２３の酸化を防止し、ワイヤ１５のボンディングおよび外部基板（図示せず）へのはんだ付けを容易にしている。
【００２３】
第１および第２のＮｉ膜２２、２４は、ボンディンクおよびマウント時の加熱によりＡｕとＣｕが拡散して、第１および第２のＡｕ膜２１、２５がそれぞれＣｕ膜２３と合金化するのを阻止するバリア層として機能し、ボンディンクおよびマウント不良を防止している。
【００２４】
従って、第１および第２のＡｕ膜２１、２５の膜厚は、例えば０．２〜２μｍ、Ｎｉ膜２２、２４の膜厚は、例えば１〜５μｍ、Ｃｕ膜の膜厚は、例えば１０〜５０μｍ程度が適当である。
【００２５】
これにより、半導体チップ１３の発熱の多くが半導体チップ１３を載置した第１電極リード１１のＣｕ膜２３を介して外部に放散され、また、発熱の一部がワイヤ１５および第２電極リード１２のＣｕ膜２３を介して外部に放散されるので、高い放熱特性を得ることが可能である。
【００２６】
実験によれば、半導体チップ１３であるシリコンダイオードに矩形状の所定の順方向電流を流しておき、順方向電流がオフの期間にシリコンダイオードの逆方向電流を測定する方法により求めたシリコンダイオードの接合温度が、従来に比べて２０〜３０％程度低減していることが確認された。
【００２７】
次に、半導体装置１０の製造方法について説明する。図３乃至図９は半導体装置１０の製造工程を順に示す断面図、図１１は半導体装置１０を基板に実装した状態を示す断面図である。
【００２８】
始に、図３に示すように、導電性の基板３０、例えば厚さ１５０μｍ程度のステンレス板上に保護膜３１、例えばレジスト膜を形成し、フォトリソグラフィー法により、第１および第２電極リード１１、１２を形成するための第１の開口３２および第２の開口３３をパターニングする。
【００２９】
保護膜３１の厚さは、第１のＡｕ膜２１、第１のＮｉ膜２２、Ｃｕ膜２３、第２のＮｉ膜２４及び第２のＡｕ膜２５の膜厚の和に等しい厚さ、例えば３０〜４０μｍ程度に設定されている。
【００３０】
次に、図４（ａ）に示すように、第１および第２の開口３２、３３内の基板３０上に第１のＡｕ膜２１を、例えば電気メッキ法により厚さ０．２〜２μｍ程度形成する。  
次に、図４（ｂ）に示すように、第１および第２の開口３２、３３内の第１のＡｕ膜２１上に第１のＮｉ膜２２を、例えば電気メッキ法により厚さ１〜５μｍ程度形成する。  
次に、図４（ｃ）に示すように、第１および第２の開口３２、３３内の第１のＮｉ膜２２上にＣｕ膜２３を、例えば電気メッキ法により厚さ１〜５μｍ程度形成する。
【００３１】
次に、図５（ａ）に示すように、第１および第２の開口３２、３３内のＣｕ膜２３に第２のＮｉ膜２４を、例えば電気メッキ法により厚さ１〜５μｍ程度形成する。  
次に、図５（ｂ）に示すように、第１および第２の開口３２、３３内の第２のＮｉ膜２４上に第２のＡｕ膜２５を、例えば電気メッキ法により厚さ０．２〜２μｍ程度形成する。
【００３２】
次に、図６に示すように、保護膜３１を除去することにより、導電性の基板３０上に離間して配置され、第１のＡｕ膜２１、第１のＮｉ膜２２、Ｃｕ膜２３、第２のＮｉ膜２４及び第２のＡｕ膜２５がこの順に積層された第１および第２電極リード１１、１２を具備する半導体装置用基板３５が得られる。
【００３３】
次に、図７に示すように、第１電極リード１１の第１の面１１ａ上に第１電極リード１１よりはみ出して半導体チップ１３を載置して、ワイヤ１５を半導体チップ１３のパッド１４と第２電極リード１２の第１の面１２ａとにボンディングする。
【００３４】
次に、図８に示すように、基板３０上の第１および第２電極リード１１、１２、半導体チップ１３、ワイヤ１５を樹脂１６で被覆する。これにより、第１および第２電極リード１１、１２、半導体チップ１３が樹脂１６でモールドされる。
【００３５】
次に、図９に示すように、例えば樹脂１６の上面を吸着固定し、基板３０側を巻き取るようにして、基板３０より第１および第２電極リード１１、１２を剥離する。
【００３６】
これにより、図１に示すパッケージ１７より第１電極リード１１の第２の面１１ｂおよび第２電極リード１２の第２の面１２ｂが露出した半導体装置１０が得られる。
【００３７】
図１０に示すように、半導体装置１０は、配線基板４０上の配線パターン４１の一端に設けられた接続端子４３に第１電極リード１１の第２の面１１ｂが当接し、配線パターン４２の一端に設けられた接続端子４４に第２電極リード１２の第２の面１２ｂが当接するように載置される。
【００３８】
配線基板４０は、例えばガラスエポキシ基板であり、配線パターン４１、４２は、例えば厚さ２０μｍ程度の接着材（図示せず）で貼り付けられた厚さ２０μｍ程度の銅箔であり、接続端子４３、４４は、例えば１００μｍ角程度のはんだ（ペースト）である。
【００３９】
配線基板４０上に半導体装置１０を載置して加熱することにより、第１および第２電極リード１１、１２が接続端子４３、４４にハンダ付けされ、半導体装置１０が配線基板４０にマウントされる。
【００４０】
図１１は半導体装置１０がシート状の基板３０に一括して形成した状態を示す図で、モールド樹脂１６の一部が切り欠きされたその平面図、図１２は一括して樹脂１６でモールドされた半導体装置１０を分離する工程を示す断面図である。
【００４１】
図１１に示すように、例えば５０ｍｍ□程度のサイズのシート状の基板３０に、離間して配置された複数の第１および第２電極リード１１、１２を一括して電気メッキ法により形成する。  
次に、各第１電極リード１１上にそれぞれ半導体チップ１３を載置し、各半導体チップ１３をそれぞれ第２電極リードに電気的接続する。  
次に、シート状の基板３０上の第１および第２電極リード１１、１２、に半導体チップ１３、ワイヤ１５を一括して樹脂１６でモールドすることにより、半導体装置１０が、例えば数千個程度一括して形成される。
【００４２】
次に、図１２に示すように、シート状の基板３０を剥離した後、半導体装置１０を一括してモールドする樹脂１６をシート５１に貼り付け、樹脂１６をブレード５２によりダイシング領域５３に沿って切断することにより、個々の半導体装置１０に分離する。
【００４３】
以上説明したように、本実施例の半導体装置１０は、第１のＡｕ膜２１、第１のＮｉ膜２２、Ｃｕ膜２３、第２のＮｉ膜２４及び第２のＡｕ膜２５がこの順に積層された第１および第２電極リード１１、１２を有しているので、半導体チップ１３の発熱がＣｕ膜２３を介して外部に放散される。
【００４４】
その結果、放熱特性が高く、且つ小型、例えば長さ０．８ｍｍ、幅０．４ｍｍ、高さ０．４ｍｍ程度の半導体装置1０が得られる。
【００４５】
ここでは、基板３０としては、電気メッキ法により形成される第１および第２電極リード１１、１２との剥離性が良いステンレス板を用いた場合について説明したが、ステンレス以外の金属材料を使用しても構わない。
【００４６】
また、第１および第２電極リード１１、１２を電気メッキ法で形成する場合について説明したが、無電界メッキ法により形成することもできる。  
無電界メッキ法であれば、可塑性のある絶縁性フィルム、例えばポリイミドなどを基板として用いることができる。
【００４７】
但し、第１および第２電極リード１１、１２の膜厚が大きい場合は、メッキ速度が大きい電界メッキ法が、処理時間や費用の点でより好ましいので、電界メッキ法と無電界メッキ法を組合せて形成しても構わない。
【００４８】
また、第１および第２電極リード１１、１２をメッキ法により形成する場合について説明したが、目的の厚さが得られる範囲内であれば別の方法、例えば真空蒸着法あるいはスパッタリング法などで形成することもできる。
【実施例２】
【００４９】
図１３は本発明の実施例２に係る半導体装置の構成を示す図で、図１３（ａ）はパッケージの一部が切り欠きされたその平面図、図１３（ｂ）は図１３（ａ）のＢ−Ｂ線に沿って切断し、矢印の方向に眺めた断面図ある。
【００５０】
本実施例において上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例１と異なる点は、複数の第２電極リード有することにある。
【００５１】
即ち、図１３に示すように、実施例２に係る半導体装置６０は、第１電極リード６１と互いに離間して配置された第２電極リード６２、６３を具備している。
【００５２】
第１電極リード６１の第１の面６１ａに第１電極リード６１よりはみ出して半導体チップ６４、例えば縦型のＭＯＳトランジスタが載置され、半導体チップ６４の第１電極Ｄがワイヤ６５を介して第２電極リード６２の第１の面６２ａに電気的接続され、半導体チップ６４の制御電極Ｇがワイヤ６６を介して第２電極６３の第１の面６３ａに電気的接続されている。
【００５３】
更に、第１電極リード６１の第１の面６１ａと対向する第２の面６１ｂ、第２電極リード６２の第１の面６２ａと対向する第２の面６２ｂおよび第２電極リード６３の第１の面６３ａと対向する図示されない第２の面６３ｂをそれぞれ露出させ、第１および第２電極リード６１、６２、６３、半導体チップ６４、ワイヤ６５、６６を樹脂６７でモールドするパッケージ６８とを具備している。
【００５４】
これにより、半導体チップ６４の発熱の多くが半導体チップ６４を載置した第１電極リード６１のＣｕ膜２３を介して外部に放散され、また、発熱の一部がワイヤ６５、６６および第２電極リード６２、６３のＣｕ膜２３を介して外部に放散されるので、高い放熱特性を得ることが可能である。
【００５５】
以上説明したように、実施例２に係る半導体装置６０では、複数の第２電極リード６２、６３を有しているので、トランジスタなどの発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例１に係る半導体装置の構造を示す図で、図１（ａ）はパッケージの一部が切り欠きされたその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し、矢印の方向に眺めた断面図。
【図２】本発明の実施例１に係る電極リードの構造を示す断面図。
【図３】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図４】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図５】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図６】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図７】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図８】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図９】本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。
【図１０】本発明の実施例１に係る半導体装置が基板に実装された状態を示す断面図。
【図１１】本発明の実施例１に係る半導体装置がシート状の基板に一括して形成された状態を示す図で、樹脂の一部が切り欠きされたその平面図。
【図１２】本発明の実施例１に係る一括して樹脂でモールドされた半導体装置を分離する工程を示す断面図。
【図１３】本発明の実施例２に係る半導体装置の構造を示す図で、図１３（ａ）はパッケージの一部が切り欠きされたその平面図、図１３（ｂ）は図１３（ａ）のＢ−Ｂ線に沿って切断し、矢印の方向に眺めた断面図。
【符号の説明】
【００５７】
１０、６０  半導体装置
１１、６１  第１電極リード
１２、６２、６３  第２電極リード
１１ａ、１２ａ、６１ａ、６２ａ、６３ａ  第１の面
１１ｂ、１２ｂ、６１ｂ、６２ｂ、６３ｂ  第２の面
１３、６４  半導体チップ
１３ａ  はみ出し部
１４  パッド
１５、６５、６６  ワイヤ
１６、６７  樹脂
１７、６８  パッケージ
１８  食いこみ部
２１  第１のＡｕ膜
２２  第１のＮｉ膜
２３  Ｃｕ膜
２４  第２のＮｉ膜
２５  第２のＡｕ膜
３０  基板
３１  保護膜
３２  第１の開口
３３  第２の開口
３５  半導体装置用基板
４０  配線基板
４１、４２  配線パターン
４３、４４  接続端子
５１  シート
５２  ブレード
５３  ダイシング領域
【図１】
2007129068.tif 000003
【図２】
2007129068.tif 000004
【図３】
2007129068.tif 000005
【図４】
2007129068.tif 000006
【図５】
2007129068.tif 000007
【図６】
2007129068.tif 000008
【図７】
2007129068.tif 000009
【図８】
2007129068.tif 000010
【図９】
2007129068.tif 000011
【図１０】
2007129068.tif 000012
【図１１】
2007129068.tif 000013
【図１２】
2007129068.tif 000014
【図１３】
2007129068.tif 000015
【手続補正書】
【提出日】平成18年12月15日(2006.12.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードと、
上面と下面を有し、下面が前記第１電極リードの主面に当接するように載置された半導体チップと、
前記半導体チップの上面に設けられたパッドを前記第２電極リードの主面に対して電気的に接続する接続導体と、
前記第１および第２電極リードの前記主面と対向する面をそれぞれ露出させて、前記第１および第２電極リード、前記半導体チップをモールドする樹脂と、
を具備することを特徴とする半導体装置。
【請求項２】
前記半導体チップの一部が、前記第１電極リードの主面よりはみ出していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板の主面に選択的に第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードのうち、前記第１電極リードの主面に、上面と下面を有する半導体チップを下面が当接するように載置する工程と、
前記半導体チップの上面に設けられたパッドを前記第２電極リードの主面に対して接続導体を介して電気的に接続する工程と、
前記第１および第２電極リード、前記半導体チップを樹脂でモールドする工程と、
前記第１および第２電極リードを前記基板より剥離する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
前記第１および第２電極リードは、前記基板の主面に開口パターンを有する保護膜を形成し、前記保護膜をマスクとして、前記基板上に第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜をこの順にそれぞれメッキ法により積層したものであることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
基板と、
前記基板の主面に離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された複数の電極リードと、
を具備することを特徴とする半導体装置の製造に用いる基板。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、半導体装置とその製造方法、及びその製造に用いる基板に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明は、放熱性の高い半導体装置とその製造方法、及びその製造に用いる基板を提供する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の一態様の半導体装置では、離間して配置され、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードと、上面と下面を有し、下面が前記第１電極リードの主面に当接するように載置された半導体チップと、前記半導体チップの上面に設けられたパッドを前記第２電極リードの主面に対して電気的に接続する接続導体と、前記第１および第２電極リードの前記主面と対向する面をそれぞれ露出させて、前記第１および第２電極リード、前記半導体チップをモールドする樹脂と、を具備することを特徴としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、本発明の一態様の半導体装置の製造方法では、基板の主面に選択的に第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜がこの順に積層された第１および第２電極リードのうち、前記第１電極リードの主面に、上面と下面を有する半導体チップを下面が当接するように載置する工程と、前記半導体チップの上面に設けられたパッドを前記第２電極リードの主面に対して接続導体を介して電気的に接続する工程と、前記第１および第２電極リード、前記半導体チップを樹脂でモールドする工程と、前記第１および第２電極リードを前記基板より剥離する工程と、を具備することを特徴としている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明によれば、放熱性の高い半導体装置とその製造方法、およびその製造に用いる基板が得られる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
次に、図６に示すように、保護膜３１を除去することにより、導電性の基板３０上に離間して配置され、第１のＡｕ膜２１、第１のＮｉ膜２２、Ｃｕ膜２３、第２のＮｉ膜２４及び第２のＡｕ膜２５がこの順に積層された第１および第２電極リード１１、１２を具備する半導体装置の製造に用いる基板３５が得られる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
１０、６０  半導体装置
１１、６１  第１電極リード
１２、６２、６３  第２電極リード
１１ａ、１２ａ、６１ａ、６２ａ、６３ａ  第１の面
１１ｂ、１２ｂ、６１ｂ、６２ｂ、６３ｂ  第２の面
１３、６４  半導体チップ
１３ａ  はみ出し部
１４  パッド
１５、６５、６６  ワイヤ
１６、６７  樹脂
１７、６８  パッケージ
１８  食いこみ部
２１  第１のＡｕ膜
２２  第１のＮｉ膜
２３  Ｃｕ膜
２４  第２のＮｉ膜
２５  第２のＡｕ膜
３０  基板
３１  保護膜
３２  第１の開口
３３  第２の開口
３５  半導体装置の製造に用いる基板
４０  配線基板
４１、４２  配線パターン
４３、４４  接続端子
５１  シート
５２  ブレード
５３  ダイシング領域
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2007129068.tif 000016