(57)【要約】【課題】電源遮断時の認証情報の漏洩を防止することが可能な認証情報記憶装置を提供すること。【解決手段】認証先２０との認証処理に用いる認証情報を記憶する認証情報記憶装置１０であって、認証情報を記憶する揮発性メモリ１２と、揮発性メモリ１２に電源を供給する電源部１４と、揮発性メモリ１２から認証情報を読み出して、その認証情報を用いて認証先２０との認証処理を行う制御ロジック１１とを備える。【選択図】図１
2007279987.tif 000002
【特許請求の範囲】
【請求項１】
認証先との認証処理に用いる認証情報を記憶する認証情報記憶装置であって、
前記認証情報を記憶する記憶部と、
前記記憶部に電源を供給する電源部と、
前記記憶部から前記認証情報を読み出して、当該認証情報を用いて認証先との認証処理を行う制御部とを備え、
前記認証情報を記憶する記憶部は、揮発性メモリからなることを特徴とする認証情報記憶装置。
【請求項２】
前記電源部は、瞬断防止部を備えることを特徴とする請求項１に記載の認証情報記憶装置。
【請求項３】
前記瞬断防止部は、抵抗とコンデンサを含むことを特徴とする請求項２に記載の認証情報記憶装置。
【請求項４】
前記電源部は、時定数調整部を備えることを特徴とする請求項３に記載の認証情報記憶装置。
【請求項５】
前記時定数調整部は、ダイオードを含むことを特徴とする請求項４に記載の認証情報記憶装置。
【請求項６】
前記認証情報の漏洩を予測する予測手段を備え、前記制御部は、前記認証情報が漏洩すると予測された場合、前記揮発性メモリに記憶されている前記認証情報を消去することを特徴とする請求項１乃至請求項５のいずれかに記載の認証情報記憶装置。
【請求項７】
前記揮発性メモリは、同一の認証情報を複数記憶することを特徴とする請求項１乃至請求項６のいずれかに記載の認証情報記憶装置。
【請求項８】
前記制御部は、前記不揮発性メモリに複数記憶されている認証情報のうち、一つの認証情報が前記認証処理によって正常と判断された場合、前記揮発性メモリに複数記憶した同一の認証情報を前記認証処理によって正常と判断された認証情報に書き換えることを特徴とする請求項７に記載の認証情報記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、認証情報記憶装置に関するものである。特に、認証情報の漏洩を防止する認証情報記憶装置に関するものである。
【背景技術】
【０００２】
従来、情報を不揮発性メモリに記憶する装置として特許文献１に示すようなものがあった。
【特許文献１】特開２００１−１８４８８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通常、不揮発性メモリは、樹脂モールドなどでパッケージされているため、電源が供給されている間は、不揮発性メモリに保持されている電荷の状態などを観察することによって情報が漏洩する可能性は低い。
【０００４】
ところが、特許文献１に示す装置は、情報を不揮発性メモリに記憶するため、電源遮断時であっても情報が記憶されることとなる。したがって、不揮発性メモリに記憶した情報は、電源遮断時に不揮発性メモリに保持されている電荷の状態などを観察することによって漏洩する可能性がある。また、この不揮発性メモリに記憶させる情報が認証情報だった場合、その認証情報が漏洩することとなり好ましくない。
【０００５】
本発明は、上記問題点に鑑みなされたものであり、電源遮断時の認証情報の漏洩を防止することが可能な認証情報記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１に記載の認証情報記憶装置は、認証先との認証処理に用いる認証情報を記憶する認証情報記憶装置であって、認証情報を記憶する記憶部と、記憶部に電源を供給する電源部と、記憶部から認証情報を読み出して、認証情報を用いて認証先との認証処理を行う制御部とを備え、認証情報を記憶する記憶部は揮発性メモリからなることを特徴とするものである。
【０００７】
このように、認証情報を揮発性メモリに記憶することによって、電源部からの電源供給が遮断された場合は、揮発性メモリに記憶されている認証情報は消えてしまうので、この認証情報が漏洩するのを防止することができる。
【０００８】
また、請求項２に示すように、電源部は、瞬断防止部を備えることによって、瞬断による認証情報の消去を防止することができる。また、瞬断防止部としては、請求項３に示すように、抵抗とコンデンサを含むことによってなすことができる。
【０００９】
また、請求項４に記載の認証情報記憶装置では、電源部は、時定数調整部を備えることを特徴とするものである。このように、電源部に時定数調整部を備えることによって、揮発性メモリへの電源供給の立ち上がりを早くすることができる。また、この時定数調整部は、請求項５に示すように、ダイオードを含むことによってなすことができる。
【００１０】
また、請求項６に記載の認証情報記憶装置では、認証情報の漏洩を予測する予測手段を備え、制御部は、認証情報が漏洩すると予測された場合、揮発性メモリに記憶されている認証情報を消去することを特徴とするものである。
【００１１】
このように、認証情報が漏洩すると予測された場合、揮発性メモリに記憶されている認証情報を消去することによって、認証情報の漏洩を防止することができる。
【００１２】
また、揮発性メモリの場合、この揮発性メモリへのノイズの入力などによって記憶内容が化ける可能性がある。したがって、請求項７に示すように、揮発性メモリは、同一の認証情報を複数記憶することによって、揮発性メモリの信頼性を向上させることができる。
【００１３】
また、請求項８に記載の認証情報記憶装置では、制御部は、不揮発性メモリに複数記憶されている認証情報のうち、一つの認証情報が認証処理によって正常と判断された場合、揮発性メモリに複数記憶した同一の認証情報を認証処理によって正常と判断された認証情報に書き換えることを特徴とするものである。
【００１４】
このように、認証情報が正常と判断された場合、揮発性メモリに複数記憶した同一の認証情報を正常と判断された認証情報に書き換えることによって、より一層信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図に基づいて説明する。図１は、本発明の実施の形態における認証情報記憶装置の概略構成を示すブロック図である。図２は、本発明の実施の形態における不揮発性メモリの記憶状態を示すイメージ図である。図３は、本発明の実施の形態における電源部の特性を示すグラフである。図４は、本発明の実施の形態における認証情報記憶装置の処理動作を示すフローチャートである。図５は、本発明の実施の形態における認証情報記憶装置の認証処理を示すフローチャートである。
【００１６】
図１に示すように、本実施の形態における認証情報記憶装置１０は、認証先２０及び外部装置３０と接続している。そして、この認証情報記憶装置１０は、認証先２０及び外部装置３０は、図示しない筐体に収納されて車両などの被取付体に取付けられる。また、認証情報記憶装置１０は、外部装置３０からの指示に基づいて、認証先２０のデータ格納領域２２にデータアクセスするものである。
【００１７】
認証情報記憶装置１０は、制御ロジック１１、揮発性メモリ１２、異常検出部１３、電源部１４を備える。
【００１８】
制御ロジック１１は、本発明の制御部に相当するものであり、認証情報の読み出し、認証情報のリフレッシュ、認証先２０との認証処理などの処理を実行するロジック回路である。
【００１９】
揮発性メモリ１２は、本発明の記憶部に相当するものであり、例えば、レジスタ、ＲＡＭなどからなり、電源部１４から電源供給されている間は認証情報を記憶する。また、揮発性メモリ１２は、図２に示すように、同一の複数の認証情報（認証情報１〜認証情報Ｎ）を記憶する。これは、揮発性メモリ１２の信頼性を向上させるためである。すなわち、揮発性メモリ１２は、一般的に揮発性メモリ１２へのノイズの入力などによって記憶内容が化ける可能性がる。そこで、揮発性メモリ１２に同一の情報（認証情報）を複数記憶することによって、揮発性メモリ１２の信頼性を向上させる。
【００２０】
異常検出部１３は、本発明における予測手段に相当するものである。認証情報の漏洩につながりうる異常を検出し、その異常を示す異常信号を制御ロジック１１に対して出力するものである。この異常検出部１３としては、例えば、電波を用いるもの、圧力センサを用いるものなどが考えられる。
【００２１】
電波を用いて認証情報の漏洩に繋がりうる異常を検出する場合、筐体内に電波を放射させ、この電波の電界強度を検出することによって筐体があけられたか否かを検出する。そして、筐体があけられたこと検出すると、異常を示す異常信号を制御ロジック１１に対して出力する。
【００２２】
また、圧力センサを用いて認証情報の漏洩に繋がりうる異常を検出する場合、筐体内に軟性物質を充填すると共に、圧力センサを配置して密封する。そして、この圧力センサによって筐体内の圧力を検出することによって筐体があけられたか否かを検出する。そして、筐体があけられたこと検出すると、異常を示す異常信号を制御ロジック１１に対して出力する。
【００２３】
なお、制御ロジック１１は、この異常信号が出力されると、揮発性メモリ１２に記憶されている認証情報を消去する。このように、認証情報の漏洩につながりうる異常が発生した場合は、認証情報を消去することによって、認証情報の漏洩を防止することができる。
【００２４】
電源部１４は、揮発性メモリ１２に電源を供給するものであり、電池、抵抗Ｒ、コンデンサＣ、ダイオードＤなどを備える。抵抗ＲとコンデンサＣとは、本発明における瞬断防止部に相当するものである。本発明は、認証情報を揮発性メモリ１２に記憶させるため、電源が瞬断した場合、認証情報が消去されてしまう。抵抗ＲとコンデンサＣとは、この瞬断時の認証情報の消去を防止するためのものである。
【００２５】
また、ダイオードＤは、本発明における時定数調整部に相当するものである。このダイオードＤを設けることによって、電源をオンした時点での揮発性メモリ１２への電源の立ち上がりを早くすることができる。つまり、図３に示すように、ダイオードＤがない場合、揮発性メモリ１２への電源の立ち上がりは、抵抗ＲとコンデンサＣの時定数によって緩やかに立ち上がる。しかしながら、ダイオードＤを設けた場合、揮発性メモリ１２への電源の立ち上がりは、ダイオードＤのＶｆ分まではダイオード特性によって急激に立ち上がり、残りは抵抗ＲとコンデンサＣの時定数によって緩やかに立ち上がる。
【００２６】
認証先２０は、認証ロジック２１、情報格納領域２２を備える。認証ロジック２１は、認証情報記憶装置１０との認証処理を行うロジック回路であり、認証情報記憶装置１０との認証がＯＫの場合、すなわち、認証情報が正常である場合に限って、認証情報記憶装置１０（制御ロジック１１）のデータ格納領域２２へのアクセスを許可するものである。データ格納領域２２は、不揮発性メモリなどからなるものであり、個人データなどの秘匿データを格納する記憶部である。
【００２７】
外部装置３０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、およびＩ／Ｏポートなどを備えたマイクロコンピュータからなるものであって、認証情報記憶装置１０（制御ロジック１１）に対して、認証先２０におけるデータ格納領域２２へのデータアクセスの実施を指示するものである。
【００２８】
ここで、本発明の認証情報記憶装置１０の処理動作の一例について説明する。図４に示すフローチャートは、外部装置３０から認証先２０におけるデータ格納領域２２へのデータアクセスの実施を指示があった場合にスタートする。
【００２９】
まず、図４におけるステップＳ１０では、制御ロジック１１は、揮発性メモリ１２から認証情報を読み出し、その認証情報を用いて認証先２０との認証処理を実行する。そして、図４におけるステップＳ２０では、制御ロジック１１は、認証先２０のデータ格納領域２２にデータアクセスを行い、データ格納領域２２へ秘匿データを書き込んだり、データ格納領域２２から秘匿データを読み出したりする。
【００３０】
次に、制御ロジック１１による、認証処理について説明する。制御ロジック１１が認証処理を実行する場合、図５のフローチャートに示すように処理動作を実行する。
【００３１】
図５におけるステップＳ１１では、制御ロジック１１は、揮発性メモリ１２から読み出した認証情報（例えば、認証情報１）が認証先の認証ロジック２１との認証処理で認証ＯＫであるか否か、すなわち、認証情報１が正常の認証情報であるか否かを判定し、認証ＯＫであると判定した場合はステップＳ１２へ進み、認証ＯＫでないと判定した場合はステップＳ１３へ進む。
【００３２】
ステップＳ１２では、制御ロジック１１は、揮発性メモリ１２に記憶されている全ての認証情報１〜ＮをステップＳ１１での判定で正常であると判定された認証情報１に書き換えて、図４のステップＳ２０へ戻る。揮発性メモリ１２は、一般的に揮発性メモリ１２へのノイズの入力などによって記憶内容が化ける可能性がる。そこで、揮発性メモリ１２に記憶されている全ての認証情報１〜ＮをステップＳ１１での判定で正常であると判定された認証情報１に書き換えることによって揮発性メモリ１２の信頼性を向上させる。つまり、同一の認証情報を揮発性メモリに複数記憶させる場合、認証処理を行う度に、その認証処理にて正常であると判定された認証情報を揮発性メモリ１２に記憶させることができるため、揮発性メモリ１２の信頼性をより一層向上させることができる。なお、揮発性メモリ１２に記憶されている全ての認証情報１〜Ｎのうち、ステップＳ１１での判定で正常と判定された認証情報は、書き換えなくてもよい。
【００３３】
ステップＳ１３では、制御ロジック１１は、ポインタをインクリメントして、揮発性メモリ１２に複数記憶されている認証情報１〜Ｎのうち、まだ読み出されていない認証情報（例えば、認証情報２）を読み出す。そして、ステップＳ１４では、制御ロジック１１は、ポインタがＮになったか否か、すなわち全ての認証情報１〜Ｎを読み出して認証したか否かを判定する。そして、制御ロジック１１は、ポインタがＮを超えたと判定した場合、すなわち、全ての認証情報１〜Ｎを読み出して認証した結果、全て認証ＯＫで無かったと判定した場合はステップＳ１５へ進み、ポインタがＮになってないと判定した場合、すなわち、まだ全ての認証情報１〜Ｎを読み出して認証していないと判定した場合はステップＳ１１へ戻る。つまり、制御ロジック１１は、揮発性メモリ１２に記憶されている複数の認証情報１〜Ｎを順番に読み出して認証を行う。
【００３４】
ステップＳ１５では、制御ロジック１１は、オーバーフロー処理を行って、処理を終了する。このオーバーフロー処理は、例えば、揮発性メモリ１２に記憶している認証情報１〜Ｎが全て異常である異常状態を上位システムに伝えたり、上位システムより揮発性メモリ１２に記憶している認証情報を復帰させたり、揮発性メモリ１２に記憶している認証情報１〜Ｎが全て異常である異常状態を上位システムに伝え、耐タンパを発動したりなどである。
【００３５】
このように、認証情報を揮発性メモリ１２に記憶することによって、電源部１４からの電源供給が遮断された場合は、揮発性メモリ１２に記憶されている認証情報は消えてしまうので、この認証情報が漏洩するのを防止することができる。
【００３６】
なお、本実施の形態においては、揮発性メモリ１２の記憶内容（認証情報１〜Ｎ）のリフレッシュ方法として、揮発性メモリ１２に記憶されている全ての認証情報１〜ＮをステップＳ１１での判定で正常であると判定された認証情報１に書き換える例を一例として用いて説明したが、本発明はこれに限定されるものでない。例えば、全ての認証情報１〜Ｎの認証を行い、多数決によってリフレッシュするなどしてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態における認証情報記憶装置の概略構成を示すブロック図である。
【図２】本発明の実施の形態における不揮発性メモリの記憶状態を示すイメージ図である。
【図３】本発明の実施の形態における電源部の特性を示すグラフである。
【図４】本発明の実施の形態における認証情報記憶装置の処理動作を示すフローチャートである。
【図５】本発明の実施の形態における認証情報記憶装置の認証処理を示すフローチャートである。
【符号の説明】
【００３８】
１０  認証情報記憶装置、１１  制御ロジック（制御部）、１２  揮発性メモリ（記憶部）、１３  異常検出部（予測手段）、１４  電源部、２０  認証先、２１  認証ロジック、２２  データ格納領域、３０  外部装置
【図１】
2007279987.tif 000003
【図２】
2007279987.tif 000004
【図３】
2007279987.tif 000005
【図４】
2007279987.tif 000006
【図５】
2007279987.tif 000007