(57)【要約】【課題】インダクタンスの低減によってインピーダンスを低減可能な電気素子を提供する。【解決手段】  導体板１１，１２，２１〜２３は、それぞれ、積層された誘電体層１〜５の主面に形成される。サイド陽極電極１０Ａ，１０Ｂは、導体板１１，１２に接続され、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、導体板２１〜２３に接続される。陽極電極１０Ｃ，１０Ｄは、それぞれ、サイド陽極電極１０Ａ，１０Ｂに接続される。陰極電極１０Ｅは、サイド陰極電極２０Ａ，２０Ｂに接続され、陰極電極２０Ｆは、サイド陰極電極２０Ｃ，２０Ｄに接続される。導体板１１，１２の実効インダクタンスが自己インダクタンスよりも小さくなるように、相互に逆方向の直流電流を導体板１１，１２および導体板２１〜２３に流す。【選択図】        図７
2007096272.tif 000002
【特許請求の範囲】
【請求項１】
電源と、前記電源からの電流によって動作する電気負荷回路との間に配置される電気素子であって、
第１の電流が前記電源側から前記電気負荷回路側へ流れるための導体である第１の導体と、
前記第１の電流のリターン電流である第２の電流が前記電気負荷回路側から前記電源側へ流れるための導体である第２の導体とを備え、
前記第１の導体は、前記第１および第２の電流がそれぞれ前記第１および第２の導体に流れたとき、自己インダクタンスよりも小さいインダクタンスを有する、電気素子。
【請求項２】
前記第１の導体は、各々が平板形状を有するｎ（ｎは正の整数）個の第１の導体層からなり、
前記第２の導体は、各々が前記平板形状を有し、かつ、前記第１の導体層に対向して配置されるｍ（ｍは正の整数）個の第２の導体層からなり、
前記ｎ個の第１の導体層および前記ｍ個の第２の導体層は、交互に積層される、請求項１に記載の電気素子。
【請求項３】
前記第１の導体層と前記第２の導体層との間に配置された誘電体層をさらに備え、
前記ｎ個の第１の導体層の各々は、電源電流を構成する前記第１の電流を流し、接地電位に接続された２つの前記第２の導体層によって挟まれる、請求項２に記載の電気素子。
【請求項４】
前記第１の電流は、前記第２の電流と反対方向に流れる、請求項２または請求項３に記載の電気素子。
【請求項５】
前記第１の導体層と前記第２の導体層との重畳部において前記第１および第２の電流が流れる方向に垂直な方向における前記第１および第２の導体層の長さをＷとし、前記第１および第２の電流が流れる方向における前記第１および第２の導体層の長さをＬとした場合、Ｗ≧Ｌが成立する、請求項４に記載の電気素子。
【請求項６】
前記第１の電流が前記第１の導体層を流れる第１の方向において、前記ｎ個の第１の導体層の一方端に電気的に接続された第１の電極と、
前記第１の方向において、前記ｎ個の第１の導体層の他方端に電気的に接続された第２の電極と、
前記第２の電流が前記第２の導体層を流れる第２の方向において、前記ｍ個の第２の導体層の一方端に電気的に接続された第３の電極と、
前記第２の方向において、前記ｍ個の第２の導体層の他方端に電気的に接続された第４の電極とをさらに備える、請求項２から請求項５のいずれか１項に記載の電気素子。
【請求項７】
略直方体状の外形を有する電気素子であって、
前記直方体の底面に略平行な面に沿って配置された複数の第１の導体層と、
前記直方体の底面に略平行な面に沿って配置された複数の第２の導体層と、
各々が前記第１の導体層と前記第２の導体層との間に配置された複数の誘電体と、
前記複数の第１の導体層の一方端に接続された第１の電極と、
前記複数の第１の導体層の他方端に接続された第２の電極と、
前記複数の第２の導体層の一方端側に接続された第３の電極と、
前記複数の第２の導体層の他方端側に接続された第４の電極とを備える電気素子。
【請求項８】
前記第１の導体層は、前記直方体の底面に略垂直に配置された第１の側面から前記第１の側面に対向する第２の側面へ向かう第１の方向において前記第２の導体層の寸法よりも長い寸法を有し、
前記第２の導体層は、前記直方体の前記底面、前記第１の側面および前記第２の側面に略垂直に配置された第３の側面から前記第３の側面に対向する第４の側面へ向かう第２の方向において前記第１の導体層の寸法よりも長い寸法を有する、請求項７に記載の電気素子。
【請求項９】
前記第１の導体層は、前記直方体の底面に略垂直に配置された第１の側面から前記第１の側面に対向する第２の側面へ向かう第１の方向において前記第２の導体層の寸法よりも長い寸法を有し、前記直方体の前記底面、前記第１の側面および前記第２の側面に略垂直に配置された第３の側面から前記第３の側面に対向する第４の側面へ向かう第２の方向において前記第２の導体層の寸法と略同じ寸法を有し、
前記第２の導体層は、前記第３および第４の電極に接続される突出部を有する、請求項７に記載の電気素子。
【請求項１０】
前記第１の電極は、前記第１の側面において前記複数の第１の導体層に接続され、
前記第２の電極は、前記第２の側面において前記複数の第１の導体層に接続され、
前記第３の電極は、前記第３および第４の側面において、前記第１の側面と前記第２の側面との中点よりも前記第１の側面側で前記複数の第２の導体層に接続され、
前記第４の電極は、前記第３および第４の側面において、前記中点よりも前記第２の側面側で前記複数の第２の導体層に接続される、請求項８または請求項９に記載の電気素子。
【請求項１１】
前記第１の導体層は、前記直方体の底面に略垂直に配置された第１の側面から前記第１の側面に対向する第２の側面へ向かう第１の方向において前記第２の導体層の寸法と略同じ寸法を有し、前記直方体の前記底面、前記第１の側面および前記第２の側面に略垂直に配置された第３の側面から前記第３の側面に対向する第４の側面へ向かう第２の方向において前記第２の導体層の寸法と略同じ寸法を有し、前記第１および第２の側面側へそれぞれ突出した第１および第２の突出部を有し、
前記第２の導体層は、前記第１および第２の側面側へそれぞれ突出した第３および第４の突出部を有する、請求項７に記載の電気素子。
【請求項１２】
前記第１の電極は、前記第１の側面において前記複数の第１の導体層の前記第１の突出部に接続され、
前記第２の電極は、前記第２の側面において前記複数の第１の導体層の前記第２の突出部に接続され、
前記第３の電極は、前記第１の側面において前記複数の第２の導体層の前記第３の突出部に接続され、
前記第４の電極は、前記第２の側面において前記複数の第２の導体層の前記第４の突出部に接続される、請求項１１に記載の電気素子。
【請求項１３】
前記第１の突出部は、前記第２の方向において前記第３の側面と前記第４の側面との中点よりも前記第３の側面側に配置され、
前記第２の突出部は、前記第２の方向において前記中点よりも前記第４の側面側に配置され、
前記第３の突出部は、前記第２の方向において前記中点よりも前記第４の側面側に配置され、
前記第４の突出部は、前記第２の方向において前記中点よりも前記第３の側面側に配置される、請求項１２に記載の電気素子。
【請求項１４】
前記第１の導体層は、前記直方体の底面に略垂直に配置された第１の側面から前記第１の側面に対向する第２の側面へ向かう第１の方向において前記第２の導体層の寸法と略同じ寸法を有し、前記直方体の前記底面、前記第１の側面および前記第２の側面に略垂直に配置された第３の側面から前記第３の側面に対向する第４の側面へ向かう第２の方向において前記第２の導体層の寸法と略同じ寸法を有し、前記第３の側面側へ突出した第１および第２の突出部を有し、
前記第２の導体層は、前記第４の側面側へ突出した第３および第４の突出部を有する、請求項７に記載の電気素子。
【請求項１５】
前記第１の電極は、前記第３の側面において前記複数の第１の導体層の前記第１の突出部に接続され、
前記第２の電極は、前記第３の側面において前記複数の第１の導体層の前記第２の突出部に接続され、
前記第３の電極は、前記第４の側面において前記複数の第２の導体層の前記第３の突出部に接続され、
前記第４の電極は、前記第４の側面において前記複数の第２の導体層の前記第４の突出部に接続される、請求項１４に記載の電気素子。
【請求項１６】
前記第１の導体層と前記第２の導体層との重畳部において、前記第１の方向における前記第１および第２の導体層の長さをＷとし、前記第２の方向における前記第１および第２の導体層の長さをＬとした場合、Ｗ≧Ｌが成立する、請求項７から請求項１５のいずれか１項に記載の電気素子。
【請求項１７】
前記第１の導体層と前記第２の導体層との重畳部において、前記第１の方向における前記第１および第２の導体層の長さをＷとし、前記第２の方向における前記第１および第２の導体層の長さをＬとした場合、Ｌ＞Ｗが成立する、請求項７から請求項１５のいずれか１項に記載の電気素子。
【請求項１８】
前記第１および第２の導体層は、ニッケルを主成分とする金属材料からなり、
前記誘電体は、ＢａＴｉＯ３を主成分とするセラミック材料からなる、請求項１から請求項１７のいずれか１項に記載の電気素子。
【請求項１９】
請求項１から請求項１８のいずれか１項に記載の電気素子を電源と電気負荷との間に備え、
前記複数の第１の導体層は、前記電源側から前記負荷側へ流れる第１の電流の通路を構成し、
前記複数の第２の導体層は、前記第１の電流の帰還電流である第２の電流の通路を構成する、電気回路。
【請求項２０】
電源に接続された電気素子と、
前記電気素子と電気負荷との間に接続されたキャパシタとを備え、
前記電気素子は、請求項６から請求項１８のいずれか１項に記載の電気素子からなる、電気回路。
【請求項２１】
前記電気素子の前記第１の電極は、前記電源の正極に接続され、
前記電気素子の前記第２の電極は、前記キャパシタの陽極に接続され、
前記電気素子の前記第３の電極は、前記キャパシタの陰極に接続され、
前記電気素子の前記第４の電極は、前記電源の負極に接続され、
前記キャパシタの陽極は、前記電気負荷の正極に接続され、
前記キャパシタの陰極は、前記電気素子の負極に接続される、請求項２０に記載の電気回路。
【請求項２２】
略長方形の平面形状を有し、電源に接続された第１の電気素子と、
略長方形の平面形状を有し、前記第１の電気素子および電気負荷に接続された第２の電気素子とを備え、
前記長方形の横方向における前記第１の電気素子の第１の寸法は、前記長方形の縦方向における前記第１の電気素子の第２の寸法よりも長く、
前記長方形の横方向における前記第２の電気素子の第３の寸法は、前記長方形の縦方向における前記第２の電気素子の第４の寸法よりも短い、電気回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気素子および電気回路に関し、特に、広帯域で高周波特性に優れたノイズフィルタ機能を有する電気素子および電気回路に関するものである。
【背景技術】
【０００２】
最近、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等のデジタル回路技術は、コンピュータおよび通信関連機器だけでなく、家庭電化製品および車載用機器にも使用されている。
【０００３】
そして、ＬＳＩ等で発生した高周波電流は、ＬＳＩ近傍にとどまらず、プリント回路基板等の実装回路基板内の広い範囲に広がり、信号配線およびグランド配線に誘導結合し、信号ケーブル等から電磁波として漏洩する。
【０００４】
従来のアナログ回路の一部をデジタル回路に置き換えた回路、およびアナログ入出力を持つデジタル回路等のアナログ回路とデジタル回路とが混載される回路では、デジタル回路からアナログ回路への電磁干渉問題が深刻になってきている。
【０００５】
この対策には、高周波電流の発生源であるＬＳＩを供給電源系から高周波的に分離すること、すなわち、電源デカップリングの手法が有効である。そして、この電源デカップリングの手法を用いたノイズフィルタとして伝送線路型ノイズフィルタが知られている（特許文献１）。
【０００６】
この伝送線路型ノイズフィルタは、第１および第２の導電体と、誘電体層と、第１および第２の陽極とを備える。そして、第１および第２の導電体の各々は、板状形状からなり、誘電体層は、第１および第２の導電体間に配置される。
【０００７】
第１の陽極は、第１の導電体の長さ方向における一方端に接続され、第２の陽極は、第１の導体体の長さ方向における他方端に接続される。第２の導電体は、基準電位に接続するための陰極として機能する。また、第１の導電体、誘電体層および第２の導電体は、コンデンサを構成する。さらに、第１の導電体の厚さは、第１の導電体に流れる電流の直流成分によって生じる温度上昇を実質的に抑制するように設定される。
【０００８】
そして、伝送線路型ノイズフィルタは、直流電源とＬＳＩとの間に接続され、直流電源からの直流電流を第１の陽極、第１の導電体および第２の陽極からなる経路によってＬＳＩへ流すとともに、ＬＳＩで発生した交流電流を減衰する。
【０００９】
このように、伝送線路型ノイズフィルタは、コンデンサの構成を有し、コンデンサの２つの電極を構成する第１および第２の導電体を伝送線路として用いたノイズフィルタである。
【特許文献１】特開２００４−８０７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、伝送線路型ノイズフィルタは、（インダクタンス／キャパシタンス）１／２によって表されるインピーダンスを有し、インダクタンスを低減する手段を採用していない。また、インピーダンスは、周波数が高くなるに従ってキャパシタンスが支配的な領域からインダクタンスが支配的な領域へ移行する。その結果、従来の伝送線路型ノイズフィルタにおいては、伝送線路型ノイズフィルタが元来的に有するインダクタンスによって決定されるインピーダンスよりも低いインピーダンスを実現できないという問題がある。
【００１１】
また、従来の伝送線路型ノイズフィルタを電源とＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の所定の周波数で動作する電気負荷回路との間に接続して伝送線路型ノイズフィルタをデカップリング回路として用いた場合、電気負荷回路が発生する不要な高周波電流を電気負荷回路の近傍に十分に閉じ込めることが困難であるという問題がある。すなわち、不要な高周波電流が他の回路へ漏洩すると問題がある。
【００１２】
さらに、電気負荷回路の急速な立ち上がりに応じて電気負荷回路へ電源電流を急速に供給することが困難であるという問題がある。
【００１３】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、インダクタンスの低減によってインピーダンスを低減可能な電気素子を提供することである。
【００１４】
また、この発明の別の目的は、不要な高周波電流の電源側への漏洩を抑制可能な電気回路を提供することである。
【００１５】
さらに、この発明の別の目的は、不要な高周波電流の電源側への漏洩を抑制するとともに、電気負荷回路の急速な立ち上がりを実現可能な電気回路を提供することである。
【課題を解決するための手段】
【００１６】
この発明によれば、電気素子は、電源と、電源からの電流によって動作する電気負荷回路との間に配置される電気素子であって、第１の導体層と、第２の導体層とを備える。第１の導体層は、第１の電流が電源側から電気負荷回路側へ流れるための導体である。第２の導体層は、第１の電流のリターン電流である第２の電流が電気負荷回路側から電源側へ流れるための導体である。そして、第１の導体は、第１および第２の電流がそれぞれ第１および第２の導体に流れたとき、自己インダクタンスよりも小さいインダクタンスを有する。
【００１７】
好ましくは、第１の導体は、各々が平板形状を有するｎ（ｎは正の整数）個の第１の導体層からなり、第２の導体は、各々が平板形状を有し、かつ、第１の導体層に対向して配置されるｍ（ｍは正の整数）個の第２の導体層からなる。ｎ個の第１の導体層およびｍ個の第２の導体層は、交互に積層される。
【００１８】
好ましくは、電気素子は、誘電体をさらに備える。誘電体層は、第１の導体層と第２の導体層との間に配置される。ｎ個の第１の導体層の各々は、電源電流を構成する第１の電流を流し、接地電位に接続された２つの第２の導体層によって挟まれる。
【００１９】
好ましくは、第１の電流は、第２の電流と反対方向に流れる。
【００２０】
好ましくは、第１の導体層と第２の導体層との重畳部において第１および第２の電流が流れる方向に垂直な方向における第１および第２の導体層の長さをＷとし、第１および第２の電流が流れる方向における第１および第２の導体層の長さをＬとした場合、Ｗ≧Ｌが成立する。
【００２１】
好ましくは、電気素子は、第１から第４の電極をさらに備える。第１の電極は、第１の電流が第１の導体層を流れる第１の方向において、ｎ個の第１の導体層の一方端に電気的に接続される。第２の電極は、第１の方向において、ｎ個の第１の導体層の他方端に電気的に接続される。第３の電極は、第２の電流が第２の導体層を流れる第２の方向において、ｍ個の第２の導体層の一方端に電気的に接続される。第４の電極は、第２の方向において、ｍ個の第２の導体層の他方端に電気的に接続される。
【００２２】
また、この発明によれば、電気素子は、略直方体状の外形を有する電気素子であって、複数の第１の導体層と、複数の第２の導体層と、複数の誘電体と、第１から第４の電極とを備える。複数の第１の導体層は、直方体の底面に略平行な面に沿って配置される。複数の第２の導体層は、直方体の底面に略平行な面に沿って配置される。複数の誘電体は、各々が第１の導体層と第２の導体層との間に配置される。第１の電極は、複数の第１の導体層の一方端に接続される。第２の電極は、複数の第１の導体層の他方端に接続される。第３の電極は、複数の第２の導体層の一方端側に接続される。第４の電極は、複数の第２の導体層の他方端側に接続される。
【００２３】
好ましくは、第１の導体層は、直方体の底面に略垂直に配置された第１の側面から第１の側面に対向する第２の側面へ向かう第１の方向において第２の導体層の寸法よりも長い寸法を有し、第２の導体層は、直方体の底面、第１の側面および第２の側面に略垂直に配置された第３の側面から第３の側面に対向する第４の側面へ向かう第２の方向において第１の導体層の寸法よりも長い寸法を有する。
【００２４】
好ましくは、第１の導体層は、直方体の底面に略垂直に配置された第１の側面から第１の側面に対向する第２の側面へ向かう第１の方向において第２の導体層の寸法よりも長い寸法を有し、直方体の底面、第１の側面および第２の側面に略垂直に配置された第３の側面から第３の側面に対向する第４の側面へ向かう第２の方向において第２の導体層の寸法と略同じ寸法を有し、第２の導体層は、第３および第４の電極に接続される突出部を有する。
【００２５】
好ましくは、第１の電極は、第１の側面において複数の第１の導体層に接続され、第２の電極は、第２の側面において複数の第１の導体層に接続され、第３の電極は、第３および第４の側面において、第１の側面と第２の側面との中点よりも第１の側面側で複数の第２の導体層に接続され、第４の電極は、第３および第４の側面において、中点よりも第２の側面側で複数の第２の導体層に接続される。
【００２６】
好ましくは、第１の導体層は、直方体の底面に略垂直に配置された第１の側面から第１の側面に対向する第２の側面へ向かう第１の方向において第２の導体層の寸法と略同じ寸法を有し、直方体の底面、第１の側面および第２の側面に略垂直に配置された第３の側面から第３の側面に対向する第４の側面へ向かう第２の方向において第２の導体層の寸法と略同じ寸法を有し、第１および第２の側面側へそれぞれ突出した第１および第２の突出部を有し、第２の導体層は、第１および第２の側面側へそれぞれ突出した第３および第４の突出部を有する。
【００２７】
好ましくは、第１の電極は、第１の側面において複数の第１の導体層の第１の突出部に接続され、第２の電極は、第２の側面において複数の第１の導体層の第２の突出部に接続され、第３の電極は、第１の側面において複数の第２の導体層の第３の突出部に接続され、第４の電極は、第２の側面において複数の第２の導体層の第４の突出部に接続される。
【００２８】
好ましくは、第１の突出部は、第２の方向において第３の側面と第４の側面との中点よりも第３の側面側に配置され、第２の突出部は、第２の方向において中点よりも第４の側面側に配置され、第３の突出部は、第２の方向において中点よりも第４の側面側に配置され、第４の突出部は、第２の方向において中点よりも第３の側面側に配置される。
【００２９】
好ましくは、第１の導体層は、直方体の底面に略垂直に配置された第１の側面から第１の側面に対向する第２の側面へ向かう第１の方向において第２の導体層の寸法と略同じ寸法を有し、直方体の底面、第１の側面および第２の側面に略垂直に配置された第３の側面から第３の側面に対向する第４の側面へ向かう第２の方向において第２の導体層の寸法と略同じ寸法を有し、第３の側面側へ突出した第１および第２の突出部を有し、第２の導体層は、第４の側面側へ突出した第３および第４の突出部を有する。
好ましくは、第１の電極は、第３の側面において複数の第１の導体層の第１の突出部に接続され、第２の電極は、第３の側面において複数の第１の導体層の第２の突出部に接続され、第３の電極は、第４の側面において複数の第２の導体層の第３の突出部に接続され、第４の電極は、第４の側面において複数の第２の導体層の第４の突出部に接続される。
【００３０】
好ましくは、第１の導体層と第２の導体層との重畳部において、第１の方向における第１および第２の導体層の長さをＷとし、第２の方向における第１および第２の導体層の長さをＬとした場合、Ｗ≧Ｌが成立する。
【００３１】
好ましくは、第１の導体層と第２の導体層との重畳部において、第１の方向における第１および第２の導体層の長さをＷとし、第２の方向における第１および第２の導体層の長さをＬとした場合、Ｌ＞Ｗが成立する。
【００３２】
好ましくは、第１および第２の導体層は、ニッケルを主成分とする金属材料からなり、誘電体は、ＢａＴｉＯ３を主成分とするセラミック材料からなる。
【００３３】
さらに、この発明によれば、電気回路は、請求項１から請求項１９のいずれか１項に記載の電気素子を電源と電気負荷との間に備え、複数の第１の導体層は、電源側から負荷側へ流れる第１の電流の通路を構成し、複数の第２の導体層は、第１の電流の帰還電流である第２の電流の通路を構成する。
【００３４】
さらに、この発明によれば、電気回路は、電源に接続された電気素子と、電気素子と電気負荷との間に接続されたキャパシタとを備える。そして、電気素子は、請求項６から請求項１８のいずれか１項に記載の電気素子からなる。
【００３５】
好ましくは、電気素子の第１の電極は、電源の正極に接続される。電気素子の第２の電極は、キャパシタの陽極に接続される。電気素子の第３の電極は、キャパシタの陰極に接続される。電気素子の第４の電極は、電源の負極に接続される。キャパシタの陽極は、電気負荷の正極に接続される。キャパシタの陰極は、電気素子の負極に接続される。
【００３６】
さらに、この発明によれば、電気回路は、略長方形の平面形状を有し、電源に接続された第１の電気素子と、略長方形の平面形状を有し、第１の電気素子および電気負荷に接続された第２の電気素子とを備え、長方形の横方向における第１の電気素子の第１の寸法は、長方形の縦方向における第１の電気素子の第２の寸法よりも長く、長方形の横方向における第２の電気素子の第３の寸法は、長方形の縦方向における第２の電気素子の第４の寸法よりも短い。
【発明の効果】
【００３７】
この発明においては、第１および第２の導体にそれぞれ第１および第２の電流が流れた場合、第１の導体は、第１の導体と第２の導体との間の相互インダクタンスによって自己インダクタンスよりも小さいインダクタンスを有する。そうすると、電気素子は、第１の導体のインダクタンスの減少により、インピーダンスが低下する。
【００３８】
したがって、この発明によれば、インダクタンスの減少によってインピーダンスを低下できる。
【００３９】
また、この発明によれば、電気素子は、複数の第１の導体層と、複数の第２の導体層と、複数の誘電体と、第１から第４の電極とを備える。そして、複数の誘電体の各々は、第１の導体層と第２の導体層との間に配置される。また、第１および第２の電極は、複数の第１の導体層の両端に接続され、第３および第４の電極は、複数の第２の導体層の両端に接続される。その結果、第１の電極、複数の第１の導体層および第２の電極の順で電流が流れると、その電流の帰還電流が第４の電極、複数の第２の導体層および第３の電極の順で流れる。つまり、第１の導体層と第２の導体層には、互いに逆方向の電流が流れる。その結果、第１の導体層のインダクタンスは、第２の導体層との間の相互インダクタンスによって自己インダクタンスよりも小さくなる。
【００４０】
したがって、この発明によれば、インダクタンスの減少によってインピーダンスを低下できる。
【００４１】
さらに、この発明によれば、電気回路は、電源と電気負荷との間に配置された電気素子を備える。そして、電気素子は、電気負荷で発生した不要な高周波電流を電気負荷および電気素子からなる回路に閉じ込める。
【００４２】
したがって、この発明によれば、不要な高周波電流の電源側への漏洩を抑制できる。
【００４３】
さらに、この発明によれば、電気回路は、電源に接続された電気素子と、電気素子と電気負荷との間に接続されたキャパシタとを備える。そして、電気回路は、電源から供給された電源電流を蓄積し、その蓄積した電源電流を電気負荷へ供給するとともに、電気負荷で発生した不要な高周波電流を電気負荷および電気素子からなる回路に閉じ込める。
【００４４】
したがって、この発明によれば、不要な高周波電流の電源側への漏洩を抑制するとともに、電源電流を電気負荷回路へ急速に供給できる。
【発明を実施するための最良の形態】
【００４５】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００４６】
［実施の形態１］
図１は、この発明の実施の形態１による電気素子の構成を示す概略図である。図１を参照して、この発明の実施の形態１による電気素子１００は、略直方体状の外形を有し、誘電体層１〜５と、導体板１１，１２，２１〜２３と、サイド陽極電極１０Ａ，１０Ｂと、陽極電極１０Ｃ，１０Ｄと、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄと、陰極電極２０Ｅ，２０Ｆとを備える。
【００４７】
誘電体層１〜５は、順次、積層される。導体板１１，１２，２１〜２３の各々は、平板形状からなる。そして、導体板２１は、誘電体層１，２間に配置され、導体板１１は、誘電体層２，３間に配置される。導体板２２は、誘電体層３，４間に配置され、導体板１２は、誘電体層４，５間に配置され、導体板２３は、誘電体層５の一主面５Ａに配置される。その結果、誘電体層１〜５は、それぞれ、導体板２１，１１，２２，１２，２３を支持する。また、複数の導体板１１，１２，２１〜２３は、直方体の底面（＝底面１００Ｃ）に略平行な面に沿って配置される。
【００４８】
サイド陽極電極１０Ａは、導体板１１，１２の一方端に接続され、電気素子１００の側面１００Ａ（誘電体層１〜４の側面からなる側面）に形成される。サイド陽極電極１０Ｂは、導体板１１，１２の他方端に接続され、電気素子１００の側面１００Ａに対向する側面１００Ｂ（誘電体層１〜４の側面からなる側面）に形成される。その結果、サイド陽極電極１０Ｂは、サイド陽極電極１０Ａに対向して配置される。
【００４９】
陽極電極１０Ｃは、電気素子１００の底面１００Ｃに配置され、サイド陽極電極１０Ａに接続される。陽極電極１０Ｄは、電気素子１００の底面１００Ｃに配置され、サイド陽極電極１０Ｂに接続される。
【００５０】
サイド陰極電極２０Ａは、導体板２１〜２３の一方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに配置される。サイド陰極電極２０Ｂは、導体板２１〜２３の一方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに対向する裏面１００Ｅに配置される。これにより、サイド陰極電極２０Ｂは、サイド陰極電極２０Ａに対向して配置される。
【００５１】
サイド陰極電極２０Ｃは、導体板２１〜２３の他方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに配置される。サイド陰極電極２０Ｄは、導体板２１〜２３の他方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに対向する裏面１００Ｅに配置される。これにより、サイド陰極電極２０Ｄは、サイド陰極電極２０Ｃに対向して配置される。
【００５２】
陰極電極２０Ｅは、サイド陰極電極２０Ａ，２０Ｂに接続され、電気素子１００の底面１００Ｃに配置される。陰極電極２０Ｆは、サイド陰極電極２０Ｃ，２０Ｄに接続され、電気素子１００の底面１００Ｃに配置される。
【００５３】
このように、電気素子１００は、導体板１１，１２，２１〜２３が誘電体層１〜５を挟んで交互に配置された構造からなり、２個の陽極電極１０Ｃ，１０Ｄと、２個の陰極電極２０Ｅ，２０Ｆとを有する。
【００５４】
誘電体層１〜５の各々は、たとえば、チタン酸バリウム（ＢａＴｉＯ３）からなり、サイド陽極電極１０Ａ，１０Ｂ、陽極電極１０Ｃ，１０Ｄ、導体板１１，１２，２１〜２３、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆの各々は、たとえば、ニッケル（Ｎｉ）からなる。
【００５５】
図２は、図１に示す誘電体層１，２および導体板１１，２１の寸法を説明するための図である。図２を参照して、誘電体層１，２の各々は、導体板１１，２１を電流が流れる方向ＤＲ１に長さＬ１を有し、方向ＤＲ１に直交する方向ＤＲ２に幅Ｗ１を有し、厚さＤ１を有する。長さＬ１は、たとえば、１５ｍｍに設定され、幅Ｗ１は、たとえば、１３ｍｍに設定され、厚さＤ１は、たとえば、２５μｍに設定される。
【００５６】
導体板１１は、長さＬ１および幅Ｗ２を有する。そして、幅Ｗ２は、たとえば、１１ｍｍに設定される。また、導体板２１は、長さＬ２および幅Ｗ１を有する。そして、長さＬ２は、たとえば、１３ｍｍに設定される。さらに、導体板１１，２１の各々は、たとえば、１０μｍ〜２０μｍの範囲の膜厚を有する。
【００５７】
誘電体層３〜５の各々は、図２に示す誘電体層１，２と同じ長さＬ１、同じ幅Ｗ１および同じ厚さＤ１を有する。また、導体板１２は、図２に示す導体板１１と同じ長さＬ１、同じ幅Ｗ２および同じ膜厚を有し、導体板２２，２３の各々は、図２に示す導体板２１と同じ長さＬ２、同じ幅Ｗ１および同じ膜厚を有する。
【００５８】
このように、このように、誘電体層１〜５および導体板１１，１２，２１〜２３は、略長方形からなる平面形状を有する。そして、導体板１１，１２は、導体板２１〜２３と異なる長さおよび異なる幅を有する。これは、導体板１１，１２に接続されるサイド陽極電極１０Ａ，１０Ｂが導体板２１〜２３に接続されるサイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄと短絡するのを防止するためである。
【００５９】
図３は、隣接する２つの導体板の平面図である。図３を参照して、導体板１１および導体板２１を１つの平面へ投影すると、導体板１１および２１は、重複部分２０を有する。そして、導体板１１と導体板２１との重複部分２０は、長さＬ２および幅Ｗ２を有する。導体板１１と導体板２２との重複部分、導体板１２と導体板２２との重複部分および導体板１２と導体板２３との重複部分も、重複部分２０と同じ長さＬ２および同じ幅Ｗ２を有する。そして、この発明においては、電気素子１００が主としてノイズフィルタとして機能する場合、Ｌ２＞Ｗ２になるように、長さＬ２および幅Ｗ２が設定され、電気素子１００が主としてキャパシタとして機能する場合、Ｗ２≧Ｌ２になるように、長さＬ２および幅Ｗ２が設定される。
【００６０】
図４は、図１に示す電気素子１００の断面図である。図４の（ａ）は、図１に示す線ＩＶＡ−ＩＶＡ間における電気素子１００の断面図を示し、図４の（ｂ）は、図１に示す線ＩＶＢ−ＩＶＢ間における電気素子１００の断面図を示す。
【００６１】
図４を参照して、導体板２１は、誘電体層１，２の両方に接し、導体板１１は、誘電体層２，３の両方に接する。また、導体板２２は、誘電体層３，４の両方に接し、導体板１２は、誘電体層４，５の両方に接する。さらに、導体板２３は、誘電体層５に接する。
【００６２】
サイド陰極電極２０Ｃ，２０Ｄは、導体板１１，１２には接続されず、導体板２１〜２３に接続される。また、陰極電極２０Ｆは、誘電体層１の裏面１Ａに配置され、サイド陰極電極２０Ｃ，２０Ｄに接続される（図４の（ａ）参照）。
【００６３】
サイド陽極電極１０Ａ，１０Ｂは、導体板２１〜２３に接続されず、導体板１１，１２に接続される。また、陽極電極１０Ｃ，１０Ｄは、誘電体層１の裏面１Ａに配置され、それぞれ、サイド陽極電極１０Ａ，１０Ｂに接続される（図４の（ｂ）参照）。
【００６４】
その結果、導体板２１／誘電体層２／導体板１１、導体板１１／誘電体層３／導体板２２、導体板２２／誘電体層４／導体板１２、および導体板１２／誘電体層５／導体板２３は、陽極電極１０Ｃ，１０Ｄと陰極電極２０Ｅ，２０Ｆとの間に並列に接続された４個のコンデンサを構成する。
【００６５】
この場合、各コンデンサの電極面積は、隣接する２つの導体板の重複部分２０（図３参照）の面積に等しい。
【００６６】
このように、電気素子１００は、略直方体の底面１００Ｃに沿って配置された複数の導体板１１，１２と、略直方体の底面１００Ｃに沿って配置された複数の導体板２１〜２３と、各々が導体１１または１２と導体板２１〜２３のいずれかとの間に配置された複数の誘電体層１〜５と、複数の導体板１１，１２の一方端に接続されたサイド陽極電極１０Ａおよび陽極電極１０Ｃと、導体板１１，１２の他方端に接続されたサイド陽極電極１０Ｂおよび陽極電極１０Ｄと、複数の導体板２１〜２３の一方端に接続されたサイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅと、複数の導体板２１〜２３の他方端に接続されたサイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆとを備える。そして、サイド陽極電極１０Ａは、側面１００Ａにおいて複数の導体板１１，１２に接続され、サイド陽極電極１０Ｂは、側面１００Ａに対向する側面１００Ｂにおいて複数の導体板１１，１２に接続される。また、サイド陰極電極２０Ａは、側面１００Ａ，１００Ｂおよび底面１００Ｃに略垂直な正面１００Ｄにおいて複数の導体板２１〜２３に接続され、サイド陰極電極２０Ｃは、側面１００Ａ，１００Ｂおよび底面１００Ｃに略垂直な正面１００Ｄに対向する裏面１００Ｅおいて複数の導体板２１〜２３に接続され、サイド陰極電極２０Ｃは、側面１００Ａ，１００Ｂおよび底面１００Ｃに略垂直な正面１００Ｄにおいて複数の導体板２１〜２３に接続され、サイド陰極電極２０Ｄは、側面１００Ａ，１００Ｂおよび底面１００Ｃに略垂直な正面１００Ｄに対向する裏面１００Ｅにおいて複数の導体板２１〜２３に接続される。
【００６７】
また、電気素子１００においては、サイド陽極電極１０Ａおよび陽極電極１０Ｃは、「第１の電極」を構成し、サイド陽極電極１０Ｂおよび陽極電極１０Ｄは、「第２の電極」を構成し、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅは、「第３の電極」を構成し、サイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆは、「第４の電極」を構成する。
【００６８】
図５および図６は、それぞれ、図１に示す電気素子１００の製造方法を説明するための第１および第２の工程図である。図５を参照して、長さＬ１、幅Ｗ１および厚さＤ１を有する誘電体層１（ＢａＴｉＯ３）となるグリーンシートの表面１Ｂに、長さＬ２および幅Ｗ１を有する領域にＮｉペーストをスクリーン印刷により塗布し、誘電体層１の表面１ＢにＮｉからなる導体板２１を形成する。
【００６９】
同じようにして、ＢａＴｉＯ３からなる誘電体層３，５を作製し、その作製した誘電体層３，５上にそれぞれＮｉからなる導体板２２，２３を形成する（図５の（ａ）参照）。
【００７０】
引き続いて、長さＬ１、幅Ｗ１および厚さＤ１を有する誘電体層２（ＢａＴｉＯ３）となるグリーンシートの表面２Ａに、長さＬ１および幅Ｗ２を有する領域にＮｉペーストをスクリーン印刷により塗布し、誘電体層２の表面２ＡにＮｉからなる導体板１１を形成する。
【００７１】
同じようにして、ＢａＴｉＯ３からなる誘電体層４を作製し、その作製した誘電体層４上にＮｉからなる導体板１２を形成する（図５の（ｂ）参照）。
【００７２】
その後、導体板２１，１１，２２，１２，２３がそれぞれ形成された誘電体層１〜５のグリーンシートを順次積層する（図５の（ｃ）参照）。これによって、陽極電極１０Ｃ，１０Ｄに接続される導体板１１，１２および陰極電極２０Ｅ，２０Ｆに接続される導体板２１〜２３は、交互に積層される。
【００７３】
さらに、Ｎｉペーストをスクリーン印刷によって、サイド陽極電極１０Ａ，１０Ｂ、陽極電極１０Ｃ，１０Ｄ、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆを塗布する（図６の（ｄ），（ｅ）参照）。その後、図６の（ｅ）まで作製された素子を１３５０℃の焼成温度で焼成して電気素子１００が完成する。または、ポストファイヤーにより、内部電極（導体板１１，１２，２１〜２３）よりも融点が低く、導電率が高い材料をサイド電極（外部電極）に使用することも可能である。また、サイド電極（外部電極）に関しては、ハンダ濡れ性等を考慮し、必要に応じて焼成後にＮｉ，Ａｕ，Ｓｕ等によってメッキ処理を行うこともある。
【００７４】
なお、電気素子１００の作製においては、グリーンシートを使用せず、誘電体のペーストを印刷して乾燥させ、その上に導体を印刷し、さらに、誘電体のペーストを印刷して同様な工程を行い、積層していく方法もある。
【００７５】
図７は、図１に示す電気素子１００の機能を説明するための斜視図である。図７を参照して、電気素子１００に直流電流を流す場合、陰極電極２０Ｅ，２０Ｆを接地電位に接続し、導体板１１，１２に流れる直流電流が導体板２１〜２３に流れる直流電流と逆向きになるように直流電流を電気素子１００に流す。
【００７６】
たとえば、直流電流が陽極電極１０Ｃから陽極電極１０Ｄの方向へ流れるように直流電流を電気素子１００に流す。そうすると、直流電流は、陽極電極１０Ｃからサイド陽極電極１０Ａを介して導体板１１，１２へ流れ、導体板１１，１２を矢印３０の方向へ流れ、さらに、サイド陽極電極１０Ｂを介して陽極電極１０Ｄへ流れる。
【００７７】
また、導体板１１，１２を流れる電流のリターン電流は、陰極電極２０Ｆからサイド陰極電極２０Ｃ，２０Ｄを介して導体板２１〜２３に流れ、導体板２１〜２３を矢印３０と反対方向である矢印４０の方向へ流れ、さらに、サイド陰極電極２０Ａ，２０Ｂを介して陰極電極２０Ｅへ流れる。
【００７８】
そうすると、導体板１１，１２を流れる直流電流Ｉ１と、導体板２１〜２３を流れる直流電流Ｉ２とは、大きさが等しく、かつ、向きが逆方向の電流となる。
【００７９】
図８は、導線を流れる電流によって生成される磁束密度を説明するための図である。また、図９は、２つの導線間において磁気的干渉が生じた場合の実効インダクタンスを説明するための図である。
【００８０】
図８を参照して、無限に長い直線導線に電流Ｉが流れているとき、導線から距離ａの位置に存在する点Ｐに生じる磁束密度Ｂは、
【００８１】
【数１】
2007096272.tif 000003
【００８２】
によって表される。ただし、μ０は、真空の透磁率である。
【００８３】
また、図８に示す導線が２本になり、お互いに磁気的な干渉が生じたときには、２本の導線の自己インダクタンスをそれぞれＬ１１，Ｌ２２とし、結合係数をｋ（０＜ｋ＜１）とし、２本の導線の相互インダクタンスをＬ１２とすると、相互インダクタンスＬ１２は、次式によって表される。
【００８４】
【数２】
2007096272.tif 000004
【００８５】
ここで、Ｌ１１＝Ｌ２２の場合、相互インダクタンスＬ１２は、次式になる。
【００８６】
【数３】
2007096272.tif 000005
【００８７】
図９を参照して、導線Ａと導線Ｂとがリード線Ｃによって接続され、大きさが等しく、かつ、向きが逆方向の電流が導線Ａ，Ｂに流れる場合を想定すると、導線Ａの実効インダクタンスＬ１１ｅｆｆｅｃｔｉｖｅは、次式によって表される。
【００８８】
【数４】
2007096272.tif 000006
【００８９】
このように、２本の導線Ａ，Ｂ間に磁気的干渉が生じる場合、導線Ａの実効インダクタンスＬ１１ｅｆｆｅｃｔｉｖｅは、導線Ｂとの間の相互インダクタンスＬ１２によって導線Ａの自己インダクタンスＬ１１よりも小さくなる。これは、導線Ａに流れる電流Ｉが生成する磁束φＡの方向が導線Ｂに流れる電流−Ｉが生成する磁束φＢの方向と逆向きになり、導線Ａに流れる電流Ｉが生成する実効的な磁束密度が小さくなるからである。
【００９０】
電気素子１００においては、上述したように、導体板１１は、導体板２１，２２から２５μｍの位置に配置され、導体板１２は、導体板２２，２３から２５μｍの位置に配置されるため、導体板１１と導体板２１，２２との間および導体板１２と導体板２２，２３との間に磁気的干渉が生じ、導体板１１，１２を流れる直流電流Ｉ１は、導体板２１〜２３を流れる直流電流Ｉ２と大きさが等しく、かつ、向きが逆方向であるため、導体板１１，１２の実効インダクタンスは、導体板１１，１２と導体板２１〜２３との間の相互インダクタンスによって導体板１１，１２の自己インダクタンスよりも小さくなる。
【００９１】
その結果、電気素子１００における全体の実効インダクタンスＬは、小さくなる。
【００９２】
電気素子１００においては、上述したように、並列に接続された４個のコンデンサが形成されるので、１個のコンデンサが形成される場合に比べ、実効キャパシタンスＣは大きくなる。
【００９３】
したがって、電気素子１００においては、キャパシタンスが支配的な低周波数領域においては、実効キャパシタンスＣが大きくなることによって電気素子１００のインピーダンスが低下し、インダクタンスが支配的な高周波数領域においては、実効インダクタンスＬの低下によってインピーダンスが低下する。
【００９４】
その結果、電気素子１００は、広い周波数領域において、相対的に低いインピーダンスを有する。
【００９５】
図１０は、実施の形態１による他の電気素子の構成を示す概略図である。実施の形態１による電気素子は、図１０に示す電気素子１０１であってもよい。図１０を参照して、電気素子１０１は、図１に示す電気素子１００の導体板２３を削除し、サイド陽極電極１０Ａおよび陽極電極１０Ｃを陽極電極１２０に代え、サイド陽極電極１０Ｂおよび陽極電極１０Ｄを陽極電極１３０に代えたものであり、その他は、電気素子１００と同じである。
【００９６】
陽極電極１２０は、ニッケル（Ｎｉ）からなり、電気素子１００の側面１００Ａと、底面１００Ｃ、正面１００Ｄ、裏面１００Ｅおよび上面１００Ｆの一部とに設けられる。より具体的には、陽極電極１２０は、サイド陽極電極１２１と、帯状電極１２２〜１２５とからなる。サイド陽極電極１２１は、電気素子１００の側面１００Ａの全面に配置される。また、帯状電極１２２は、電気素子１００の底面１００Ｃにおいて、導体板１１，１２，２１，２２の一方端側に配置される。さらに、帯状電極１２３は、電気素子１００の正面１００Ｄにおいて、導体板１１，１２，２１，２２の一方端側に配置される。さらに、帯状電極１２４は、電気素子１００の上面１００Ｆにおいて、導体板１１，１２，２１，２２の一方端側に配置される。さらに、帯状電極１２５は、電気素子１００の裏面１００Ｅにおいて、導体板１１，１２，２１，２２の一方端側に配置される。そして、サイド陽極電極１２１は、導体板１１，１２の一方端に接続される。
【００９７】
陽極電極１３０は、ニッケル（Ｎｉ）からなり、電気素子１００の側面１００Ｂと、底面１００Ｃ、正面１００Ｄ、裏面１００Ｅおよび上面１００Ｆの一部とに設けられる。より具体的には、陽極電極１３０は、サイド陽極電極１３１と、帯状電極１３２〜１３５とからなる。サイド陽極電極１３１は、電気素子１００の側面１００Ｂの全面に配置される。また、帯状電極１３２は、電気素子１００の底面１００Ｃにおいて、導体板１１，１２，２１，２２の他方端側に配置される。さらに、帯状電極１３３は、電気素子１００の正面１００Ｄにおいて、導体板１１，１２，２１，２２の他方端側に配置される。さらに、帯状電極１３４は、電気素子１００の上面１００Ｆにおいて、導体板１１，１２，２１，２２の他方端側に配置される。さらに、帯状電極１３５は、電気素子１００の裏面１００Ｅにおいて、導体板１１，１２，２１，２２の他方端側に配置される。そして、サイド陽極電極１３１は、導体板１１，１２の他方端に接続される。
【００９８】
図１１は、図１に示す電気素子１００の使用状態を示す概念図である。図１１を参照して、電気素子１００は、電源９０と、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１１０との間に接続される。そして、電気素子１００の陰極電極２０Ｅ，２０Ｆは、接地電位に接続される。電源９０は、正極端子９１および負極端子９２を有する。ＣＰＵ１１０は、正極端子１１１および負極端子１１２を有する。
【００９９】
リード線１２１は、一方端が電源９０の正極端子９１に接続され、他方端が電気素子１００の陽極電極１０Ｃに接続される。リード線１２２は、一方端が電源９０の負極端子９２に接続され、他方端が電気素子１００の陰極電極２０Ｅに接続される。
【０１００】
リード線１２３は、一方端が電気素子１００の陽極電極１０Ｄに接続され、他方端がＣＰＵ１１０の正極端子１１１に接続される。リード線１２４は、一方端が電気素子１００の陰極電極２０Ｆに接続され、他方端がＣＰＵ１１０の負極端子１１２に接続される。
【０１０１】
そうすると、電源９０の正極端子９１から出力された直流電流Ｉは、リード線１２１を介して電気素子１００の陽極電極１０Ｃに流れ、電気素子１００内をサイド陽極電極１０Ａ、導体板１１，１２、サイド陽極電極１０Ｂおよび陽極電極１０Ｄの順に流れる。そして、直流電流Ｉは、陽極電極１０Ｄからリード線１２３および正極端子１１１を介してＣＰＵ１１０へ流れ込む。
【０１０２】
これによって、直流電流Ｉは、電源電流としてＣＰＵ１１０へ供給される。そして、ＣＰＵ１１０は、直流電流Ｉによって駆動され、直流電流Ｉと同じ大きさのリターン電流Ｉｒを負極端子１１２から出力する。
【０１０３】
そうすると、リターン電流Ｉｒは、リード線１２４を介して電気素子１００の陰極電極２０Ｆへ流れ、電気素子１００内をサイド陰極電極２０Ｃ，２０Ｄ、導体板２１〜２３、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅの順に流れる。そして、リターン電流Ｉｒは、陰極電極２０Ｅからリード線１２２および負極端子９２を介して電源９０に流れる。
【０１０４】
その結果、電気素子１００において、直流電流Ｉが導体板１１，１２を電源９０側からＣＰＵ１１０側へ流れ、リターン電流Ｉｒが導体板２１〜２３をＣＰＵ１１０側から電源９０側へ流れるため、電気素子１００の実効インダクタンスＬは、上述したように小さくなる。また、電気素子１００は、並列に接続された４個のコンデンサを含むので、電気素子１００の実効キャパシタンスＣは、大きくなる。
【０１０５】
したがって、電気素子１００のインピーダンスは小さくなる。
【０１０６】
そして、ＣＰＵ１１０は、電源９０から電気素子１００を介して供給された直流電流Ｉによって駆動され、不要な高周波電流を発生する。この不要な高周波電流は、リード線１２３，１２４を介して電気素子１００へ漏れるが、電気素子１００は、上述したように、低いインピーダンスを有するため、不要な高周波電流は、電気素子１００およびＣＰＵ１１０からなる回路を流れ、電気素子１００から電源９０側への漏洩が抑制される。
【０１０７】
ＣＰＵ１１０の動作周波数は、高周波数側へシフトする傾向にあり、１ＧＨｚ程度での動作も想定される。このような高い動作周波数の領域においては、電気素子１００のインピーダンスは、主に実効インダクタンスＬによって決定され、実効インダクタンスＬは、上述したように小さくなるので、電気素子１００は、高い動作周波数で動作するＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタとして機能する。
【０１０８】
図１２は、図１に示す電気素子１００の減衰量特性Ｓ２１の周波数依存性を示す図である。図１２において、横軸は、周波数を表し、縦軸は、減衰量特性Ｓ２１を表す。なお、図１２に示す減衰量特性Ｓ２１は、サイド陽極電極１０Ａ，１０Ｂに接続される導体板を５個に設定し、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄに接続される導体板を６個に設定した場合のシミュレーション結果である。また、減衰量特性Ｓ２１は、ＣＰＵ１１０側を入力側とし、電源９０側を出力側とした場合に、ＣＰＵ１１０から電気素子１００へ入力された高周波電流が電気素子１００においてどの程度減衰するかを示すものである。
【０１０９】
図１２を参照して、減衰量特性Ｓ２１は、周波数が高くなるに従って低くなり、１０００ＭＨｚ（＝１ＧＨｚ）の周波数において、−１５０ｄＢ以下に減衰する。すなわち、電気素子１００においては、周波数が高くなるに従って減衰量が大きくなる。特に、周波数が１００ＭＨｚ以上に高くなっても、減衰量は、小さくならず、周波数が高くなるに従って大きくなる。
【０１１０】
したがって、電気素子１００は、図１１に示すＣＰＵ１１０の動作周波数が高くなるに従って、実効インダクタンスＬの低下によってインピーダンスが低下し、ＣＰＵ１１０が発生した不要な高周波電流をＣＰＵ１１０近傍に閉じ込めるノイズフィルタとしての機能を高める。
【０１１１】
図１３は、図１に示す電気素子１００のインピーダンスの周波数依存性を示す図である。図１３において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。なお、図１３におけるインピーダンスは、電気素子１００を４端子素子（２個の陽極および２個の陰極）とし、次式によって減衰量特性Ｓ２１から変換されたものである。
【０１１２】
【数５】
2007096272.tif 000007
【０１１３】
なお、Ｚ０は、特性インピーダンスである。
【０１１４】
図１３を参照して、インピーダンスは、周波数が高くなるに従って低下し、数百ＭＨｚ以上の周波数で１０−３（Ω）以下に低下する。そして、インピーダンスは、１０００ＭＨｚ（＝１ＧＨｚ）の周波数において、１０−６（Ω）よりも小さくなる。
【０１１５】
従来のノイズフィルタは、数百ＭＨｚ以上の周波数においては１０−３（Ω）以下に低下しないが、この発明による電気素子１００は、数百ＭＨｚ以上の周波数領域において１０−３（Ω）よりも大幅に低下する。
【０１１６】
図１４は、図１に示す電気素子１００のインピーダンスの周波数依存性を示す他の図である。図１４において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。なお、図１４におけるインピーダンスは、陽極、陰極の導体板数が各々１枚であり、陽極導体板の長さと幅との比の変化がどのように素子の特性に影響を及ぼすかをシミュレーションしたものである。したがって、インダクタンス成分が大きく、自己共振周波数が１００ＭＨｚオーダーで現れている。
【０１１７】
図１３におけるインピーダンスは、陽極、陰極の導体板数が各々陽極５枚、陰極６枚であり、１５ｍｍ×１３ｍｍの大きさでシミュレーションしたものである。そのため、相互インダクタンスが大きくなり、実効インダクタンスの低減により図１３に示すインピーダンスが小さくなっている。
【０１１８】
また、図１４においては、図３に示す長さＬ２を１０ｍｍに固定し、幅Ｗ２を変化させてインピーダンスをシミュレーションした。そして、曲線ｋ１〜ｋ５は、それぞれ、幅Ｗ２が４ｍｍ、６ｍｍ、８ｍｍ、１０ｍｍおよび１２ｍｍである場合を示す。
【０１１９】
図１４に示す結果から、長さＬ２を一定にして幅Ｗ２を広くすることによってインピーダンスは、周波数の全領域において低下する。そして、Ｗ２≧Ｌ２である曲線ｋ４，ｋ５においては、０．２ＧＨｚ以上の高周波数領域において０．３Ω以下のインピーダンスが得られている。
【０１２０】
したがって、この発明においては、Ｗ２≧Ｌ２になるように重複部分２０の長さＬ２および幅Ｗ２を設定する。そして、ＣＰＵ１１０の動作周波数が相対的に高くなるに従って、Ｗ２／Ｌ２は、相対的に大きな値に設定される。これによって、高周波数領域における電気素子１００のインピーダンスが低下する。
【０１２１】
図１５は、図１に示す電気素子１００のインピーダンスの周波数依存性を示すさらに他の図である。図１５において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。なお、図１５におけるインピーダンスは、電気素子１００を４端子素子（２個の陽極および２個の陰極）とし、式（５）によって減衰量特性Ｓ２１から変換されたものである。また、曲線ｋ６〜ｋ８は、Ｌ２＞Ｗ２である場合の電気素子１００のインピーダンス（＝Ｚ２１）の周波数依存性を示す実験結果である。より具体的には、曲線ｋ６は、Ｌ２＝１２ｍｍであり、Ｗ２＝１０ｍｍである場合の電気素子１００のインピーダンス（＝Ｚ２１）の周波数依存性を示す実験結果であり、曲線ｋ７は、Ｌ２＝１２ｍｍであり、Ｗ２＝８ｍｍである場合の電気素子１００のインピーダンス（＝Ｚ２１）の周波数依存性を示す実験結果であり、曲線ｋ８は、Ｌ２＝１２ｍｍであり、Ｗ２＝５ｍｍである場合の電気素子１００のインピーダンス（＝Ｓ２１）の周波数依存性を示す実験結果である。
【０１２２】
図１５に示す結果から、電気素子１００のインピーダンス（＝Ｚ２１）は、１０７（Ｈｚ）以上の周波数領域において長さＬ２が幅Ｗ２よりも大きくなるに従って低下する。すなわち、電気素子１００は、図１１に示す使用状態において、長さＬ２が幅Ｗ２よりも大きくなるに従ってノイズフィルターとして向上する。したがって、電気素子１００は、ノイズフィルタとして使用される場合、長さＬ２と幅Ｗ２との関係がＬ２＞Ｗ２に設定される。
【０１２３】
図１６は、図１に示す電気素子１００のインピーダンスの周波数依存性を示すさらに他の図である。図１６において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。なお、図１６におけるインピーダンスは、電気素子１００を４端子素子（２個の陽極および２個の陰極）とし、式（５）によって反射特性Ｓ２２から変換されたものである。
【０１２４】
曲線ｋ９は、Ｗ２≧Ｌ２である場合の電気素子１００のインピーダンス（＝Ｚ２２）の周波数依存性を示す実験結果であり、曲線ｋ１０は、Ｌ２＞Ｗ２である場合の電気素子１００のインピーダンス（＝Ｚ２２）の周波数依存性を示す実験結果である。
【０１２５】
図１６を参照して、電気素子１００のインピーダンス（＝Ｚ２２）は、４×１０６（Ｈｚ）以下の周波数領域においては、長さＬ２と幅Ｗ２との関係をＷ２≧Ｌ２およびＬ２＞Ｗ２のいずれに設定しても略同じであるが、４×１０６（Ｈｚ）以上の周波数領域においては、長さＬ２と幅Ｗ２との関係をＷ２≧Ｌ２のように設定することによって低下する。すなわち、電気素子１００は、図１１に示す使用状態において、長さＬ２と幅Ｗ２との関係がＷ２≧Ｌ２のように設定されることによってＣＰＵ１１０から電気素子１００へ供給された電流の電気素子１００による反射度合いが小さくなる。したがって、電気素子１００は、キャパシタとして使用される場合、長さＬ２と幅Ｗ２との関係がＷ２≧Ｌ２に設定される。
【０１２６】
なお、図１０に示す電気素子１０１も、図１１に示す使用状態で使用され、図１５および図１６に示すインピーダンスの周波数依存性を有する。
【０１２７】
上述したように、電気素子１００，１０１は、電源９０とＣＰＵ１１０との間に接続され、ＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタまたはＣＰＵ１１０に電源電流を供給するキャパシタとして機能する。そして、電気素子１００が電源９０とＣＰＵ１１０との間に接続される場合、導体板１１，１２，２１〜２３は、伝送線路として接続される。すなわち、陽極電極１０Ｃ，１０Ｄに接続された導体板１１，１２と、陰極電極２０Ｅ，２０Ｆに接続された導体板２１〜２３とを用いて構成されるコンデンサが端子を介して伝送線路に接続されるのではなく、導体板１１，１２，２１〜２３が伝送線路の一部として接続される。したがって、導体板１１，１２は、電源９０から出力された直流電流Ｉが電源９０側からＣＰＵ１１０側へ流れるための導体であり、導体板２１〜２３は、リターン電流ＩｒがＣＰＵ１１０側から電源９０側へ流れるための導体である。
【０１２８】
その結果、等価直列インダクタンスを極力排除できる。
【０１２９】
また、電気素子１００，１０１においては、陽極電極１０Ｃ，１０Ｄ，１２０，１３０に接続された導体板１１，１２に流れる電流を、陰極電極２０Ｅ，２０Ｆに接続された導体板２１〜２３に流れる電流と逆向きに設定することによって、導体板１１，１２と導体板２１〜２３との間に磁気的干渉を生じさせ、導体板１１，１２の自己インダクタンスを導体板１１，１２と導体板２１〜２３との間の相互インダクタンスによって減少させる。そして、これによって、電気素子１００の実効インダクタンスを減少させ、電気素子１００，１０１のインピーダンスを低下させる。
【０１３０】
このように、この発明においては、コンデンサの電極を構成する導体板１１，１２，２１〜２３を伝送線路の一部として接続することを第１の特徴とし、陽極電極１０Ｃ，１０Ｄに接続された導体板１１，１２と、陰極電極２０Ｅ，２０Ｆに接続された導体板２１〜２３とに逆向きの電流を流して導体板１１，１２と導体板２１〜２３との間に磁気的干渉を生じさせることによって導体板１１，１２の実効インダクタンスを導体板１１，１２の自己インダクタンスよりも小さくし、それによって電気素子１００，１０１のインピーダンスを小さくすることを第２の特徴とし、電源電流を構成する直流電流を流す導体板１１，１２の各々が接地電位に接続される２つの導体板（導体板２１，２２または導体板２２，２３）によって挟まれることを第３の特徴とする。
【０１３１】
この第２の特徴は、ＣＰＵ１１０からのリターン電流Ｉｒを電気素子１００，１０１の内部に配置された導体板２１〜２３に流す構成を採用することによって実現される。
【０１３２】
そして、第１の特徴によって等価直列インダクタンスを極力排除でき、第２の特徴によって不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めることができる。また、第３の特徴によって電気素子１００，１０１のノイズが外部へ出るのを抑制できるとともに、電気素子１００，１０１が外部からのノイズに影響されるのを抑制できる。
【０１３３】
上記においては、誘電体層１〜５は、全て同じ誘電体材料（ＢａＴｉＯ３）により構成されると説明したが、この発明においては、これに限らず、誘電体層１〜５は、相互に異なる誘電体材料により構成されていてもよく、２種類の誘電体材料により構成されていてもよく、一般的には、１種類以上の誘電体材料により構成されていればよい。この場合、誘電体層１〜５を構成する各誘電体材料は、好ましくは、３０００以上の比誘電率を有する。
【０１３４】
そして、ＢａＴｉＯ３以外の誘電体材料としては、Ｂａ（Ｔｉ，Ｓｎ）Ｏ３，Ｂｉ４Ｔｉ３Ｏ１２，（Ｂａ，Ｓｒ，Ｃａ）ＴｉＯ３，（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，（Ｂａ，Ｓｒ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，ＳｒＴｉＯ３，ＣａＴｉＯ３，ＰｂＴｉＯ３，Ｐｂ（Ｚｎ，Ｎｂ）Ｏ３，Ｐｂ（Ｆｅ，Ｗ）Ｏ３，Ｐｂ（Ｆｅ，Ｎｂ）Ｏ３，Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３，Ｐｂ（Ｎｉ，Ｗ）Ｏ３，Ｐｂ（Ｍｇ，Ｗ）Ｏ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，Ｐｂ（Ｌｉ，Ｆｅ，Ｗ）Ｏ３，Ｐｂ５Ｇｅ３Ｏ１１およびＣａＺｒＯ３等を用いることができる。
【０１３５】
また、上記においては、陽極電極１０Ｃ，１０Ｄ，１２０，１３０、サイド陽極電極１０Ａ，１０Ｂ、導体板１１，１２，２１〜２３、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆは、ニッケル（Ｎｉ）からなると説明したが、この発明においては、これに限らず、陽極電極１０Ｃ，１０Ｄ，１２０，１３０、サイド陽極電極１０Ａ，１０Ｂ、導体板１１，１２，２１〜２３、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆは、銀（Ａｇ）、パラジウム（Ｐｄ）、銀パラジウム合金（Ａｇ−Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）、ルビジウム（Ｒｕ）およびタングステン（Ｗ）のいずれかにより構成されてもよい。
【０１３６】
さらに、上記においては、電気素子１００，１０１は、誘電体層１〜５を備えると説明したが、この発明においては、これに限らず、電気素子１００，１０１は、誘電体層１〜５を備えていなくてもよい。誘電体層１〜５がなくても、導体板１１，１２と導体板２１〜２３との間で磁気的干渉が生じ、上述した機構によって電気素子１００，１０１のインピーダンスが低下するからである。
【０１３７】
さらに、上記においては、陽極電極１０Ｃ，１０Ｄ，１２０，１３０に接続される導体板の個数は、２個（導体板１１，１２）であり、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数は、３個（導体板２１〜２３）であると説明したが、この発明においては、これに限らず、電気素子１００，１０１は、陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続されるｎ（ｎは正の整数）個の導体板と、陰極電極２０Ｅ，２０Ｆに接続されるｍ（ｍは正の整数）個の導体板とを備えていればよい。この場合、電気素子１００，１０１は、ｊ（ｊ＝ｍ＋ｎ）個の誘電体層を備える。陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続される導体板と、陰極電極２０Ｅ，２０Ｆに接続される導体板とを少なくとも１個備えていれば、磁気的干渉を生じさせることができ、実効インダクタンスを小さくできるからである。
【０１３８】
そして、この発明においては、電気素子１００，１０１に流れる電流が増加するに従って、陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させる。陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続される導体板および陰極電極２０Ｅ，２０Ｆに接続される導体板が複数の導体板からなるとき、複数の導体板は、２個の陽極電極（１０Ｃ，１０Ｄまたは１２０，１３０）間、または２個の陰極電極（２０Ｅ，２０Ｆ）間に並列に接続されるので、陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させれば、電気素子１００，１０１に流れる電流を増加できるからである。
【０１３９】
また、この発明においては、電気素子１００，１０１のインピーダンスを相対的に低下させる場合、陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させる。陽極電極１０Ｃ，１０Ｄ；１２０，１３０に接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させれば、並列接続されるコンデンサの個数が増加し、電気素子１００，１０１の実効キャパシタンスが大きくなってインピーダンスが低下するからである。
【０１４０】
さらに、上記においては、導体板１１，１２は、導体板２１〜２３に平行に配置されると説明したが、この発明においては、これに限らず、導体板１１，１２と導体板２１〜２３との間隔が長さ方向ＤＲ１に対して変化するように導体板１１，１２，２１〜２３を配置してもよい。
【０１４１】
さらに、上記においては、電気素子１００，１０１は、ＣＰＵ１１０に接続されると説明したが、この発明においては、これに限らず、電気素子１００，１０１は、所定の周波数で動作する電気負荷回路であれば、どのように電気負荷回路に接続されてもよい。
【０１４２】
さらに、上記においては、電気素子１００，１０１は、ＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタとして用いられると説明したが、この発明においては、これに限らず、電気素子１００は、コンデンサとしても使用される。電気素子１００，１０１は、上述したように、並列に接続された４個のコンデンサを含むので、コンデンサとしても使用可能である。
【０１４３】
そして、より具体的には、電気素子１００，１０１は、ノートパソコン、ＣＤ−ＲＷ／ＤＶＤ装置、ゲーム機、情報家電、デジタルカメラ、自動車電装用、自動車用デジタル機器、ＭＰＵ周辺回路およびＤＣ／ＤＣコンバータ等に用いられる。
【０１４４】
したがって、ノートパソコンおよびＣＤ−ＲＷ／ＤＶＤ装置等にコンデンサとして用いられているが、電源９０とＣＰＵ１１０との間で使用されてＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタの機能を有する電気素子は、この発明による電気素子１００，１０１に含まれる。
【０１４５】
上述したように、実施の形態１によれば、電気素子１００は、複数の導体板１１，１２と、複数の導体板１１，１２と交互に配置された複数の導体板２１〜２３と、複数の導体板１１，１２の一方端に接続されたサイド陽極電極１０Ａおよび陽極電極１０Ｃと、複数の導体板１１，１２の他方端に接続されたサイド陽極電極１０Ｂおよび陽極電極１０Ｄと、複数の導体板２１〜２３の一方端に接続されたサイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅと、複数の導体板２１〜２３の他方端に接続されたサイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆとを備えるので、導体板１１，１２には、陽極電極１０Ｃおよびサイド陽極電極１０Ａ→導体板１１，１２→サイド陽極電極１０Ｂおよび陽極電極１０Ｄの順で電流が流れ、導体板２１〜２３には、リターン電流が陰極電極２０Ｆおよびサイド陰極電極２０Ｃ，２０Ｄ→導体板２１〜２３→サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅの順で流れる。その結果、導体板１１，１２の実効インダクタンスは、リターン電流が導体板２１〜２３に流れることによる導体板１１，１２と導体板２１〜２３との間の相互インダクタンスよって導体板１１，１２の自己インダクタンスよりも小さくなる。
【０１４６】
また、電気素子１０１は、複数の導体板１１，１２と、複数の導体板１１，１２と交互に配置された複数の導体板２１〜２３と、複数の導体板１１，１２の一方端に接続された陽極電極１２０と、複数の導体板１１，１２の他方端に接続された陽極電極１３０と、複数の導体板２１〜２３の一方端に接続されたサイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅと、複数の導体板２１〜２３の他方端に接続されたサイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆとを備えるので、導体板１１，１２には、陽極電極１２０→導体板１１，１２→陽極電極１３０の順で電流が流れ、導体板２１〜２３には、リターン電流が陰極電極２０Ｆおよびサイド陰極電極２０Ｃ，２０Ｄ→導体板２１〜２３→サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅの順で流れる。その結果、導体板１１，１２の実効インダクタンスは、リターン電流が導体板２１〜２３に流れることによる導体板１１，１２と導体板２１〜２３との間の相互インダクタンスよって導体板１１，１２の自己インダクタンスよりも小さくなる。
【０１４７】
したがって、この発明によれば、インダクタンスの減少によってインピーダンスを低下できる。
【０１４８】
［実施の形態２］
図１７は、実施の形態２による電気素子の構成を示す概略図である。図１７を参照して、実施の形態２による電気素子２００は、図１０に示す電気素子１０１の導体板２１，２２をそれぞれ導体板２０１，２０２に代えたものであり、その他は、電気素子１０１と同じである。
【０１４９】
導体板２０１，２０２は、ニッケル（Ｎｉ）からなる。そして、導体板２０１は、誘電体層１の一主面に配置され、導体板２０２は、誘電帯層３の一主面に配置される。また、導体板２０１，２０２は、電気素子２００の正面１００Ｄおよび裏面１００Ｅにおいてサイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄに接続される。
【０１５０】
図１８は、図１７に示す誘電体層１，２および導体板１１，２０１の平面図と電気素子２００の底面図である。図１８の（ａ）は、誘電体層１の平面図を示し、図１８の（ｂ）は、導体板１１の平面図を示し、図１８の（ｃ）は、誘電体層２の平面図を示し、図１８の（ｄ）は、導体板２０１の平面図を示し、図１８の（ｅ）は、電気素子２００の底面図を示す。
【０１５１】
誘電体層１，２は、上述したように、長さＬ１および幅Ｗ１を有する（図１８の（ａ），（ｃ）参照）。また、導体板１１は、上述したように、長さＬ１および幅Ｗ２を有する（図１８の（ｂ）参照）。なお、誘電体層３〜５は、誘電体層１，２と同じ平面形状を有し、導体板１２は、導体板１１と同じ平面形状を有する。
【０１５２】
導体板２０１は、長さＬ２および幅Ｗ２を有する。そして、長さＬ２は、長さＬ１よりも短く、幅Ｗ２は、幅Ｗ１よりも狭い。そして、導体板２０１は、突出部２０１Ａ，２０１Ｂ，２０１Ｃ，２０１Ｄを有する。突出部２０１Ａ，２０１Ｂは、導体板２０１の長さ方向における中点よりも一方端２０１Ｅ側に配置され、突出部２０１Ｃ，２０１Ｄは、体板２０１の長さ方向における中点よりも他方端２０１Ｆ側に配置される。突出部２０１Ａ，２０１Ｂ，２０１Ｃ，２０１Ｄが設けられる結果、導体板２０１は、突出部２０１Ａ，２０１Ｂの部分および突出部２０１Ｃ，２０１Ｄの部分において幅Ｗ１を有する。その結果、突出部２０１Ａは、サイド陰極電極２０Ａに接続され、突出部２０１Ｂは、サイド陰極電極２０Ｂに接続され、突出部２０１Ｃは、サイド陰極電極２０Ｃに接続され、突出部２０１Ｄは、サイド陰極電極２０Ｄに接続される。なお、図１７に示す導体板２０２も、図１８の（ｄ）に示す導体板２０１と同じ平面形状を有する。
【０１５３】
電気素子２００の底面においては、陽極電極１２０（帯状電極１２２）が電気素子２００の一方端に配置され、陽極電極１３０（帯状電極１３２）が電気素子２００の他方端に配置される。そして、陰極電極２０Ｅは、陽極電極１２０，１３０間において陽極電極１２０と１３０との中点よりも陽極電極１２０側に配置され、陰極電極２０Ｆは、陽極電極１２０，１３０間において陽極電極１２０と陽極電極１３０との中点よりも陽極電極１３０側に配置される。
【０１５４】
導体板１１，１２，２０１，２０２および誘電体層１〜５が図１８に示す平面形状を有する結果、電気素子２００においては、陽極電極１２０は、電気素子２００の側面１００Ａにおいて導体板１１，１２に接続され、陽極電極１３０は、電気素子２００の側面１００Ａに対向する側面１００Ｂおいて導体板１１，１２に接続され、サイド陰極電極２０Ａ，２０Ｃは、電気素子２００の側面１００Ａ，１００Ｂに略垂直な正面１００Ｄにおいて導体板２０１，２０２に接続され、サイド陰極電極２０Ｂ，２０Ｄは、電気素子２００の側面１００Ａ，１００Ｂに略垂直な裏面１００Ｅにおいて導体板２０１，２０２に接続される。
【０１５５】
図１７に示す電気素子２００は、上述した図１５および図１６に示すインピーダンスの周波数依存性を有する。したがって、電気素子２００は、ノイズフィルタとして使用される場合、長さＬ２と幅Ｗ２との関係がＬ２＞Ｗ２に設定され、キャパシタとして使用される場合、長さＬ２と幅Ｗ２との関係がＷ２≧Ｌ２に設定される。
【０１５６】
その他は、実施の形態１と同じである。
【０１５７】
［実施の形態３］
図１９は、実施の形態３による電気素子の構成を示す概略図である。図１９を参照して、実施の形態３による電気素子３００は、図１０に示す電気素子１０１の導体板１１，１２を導体板３０１，３０２に代え、導体板２１，２２を導体板３１１，３１２に代え、サイド陽極電極１０Ａおよび陽極電極１０Ｃを陽極電極３２０に代え、サイド陽極電極１０Ｂおよび陽極電極１０Ｄを陽極電極３３０に代え、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅを陰極電極３４０に代え、サイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆを陰極電極３５０に代えたものであり、その他は、電気素子１０１と同じである。
【０１５８】
導体板３０１は、誘電体層２の一主面に配置され、導体板３０２は、誘電体層４の一主面に配置される。また、導体板３１１は、誘電体層１の一主面に配置され、導体板３１２は、誘電体層３の一主面に配置される。そして、導体板３０１，３０２，３１１，３１２の各々は、ニッケル（Ｎｉ）からなる。
【０１５９】
陽極電極３２０は、電気素子３００の側面１００Ａ、底面１００Ｃ、裏面１００Ｅおよび上面１００Ｆの一部に配置され、導体板３０１，３０２の一方端に接続される。より具体的には、陽極電極３２０は、サイド陽極電極３２１と、帯状電極３２２〜３２４とからなる。そして、サイド陽極電極３２１は、電気素子３００の側面１００Ａに配置され、導体板３０１，３０２の一方端に接続される。帯状電極３２２は、電気素子３００の底面１００Ｃに配置され、帯状電極３２３は、電気素子３００の裏面１００Ｅに配置され、帯状電極３２４は、電気素子３００の上面１００Ｆに配置される。
【０１６０】
陽極電極３３０は、電気素子３００の側面１００Ｂ、底面１００Ｃ、正面１００Ｄおよび上面１００Ｆの一部に配置され、導体板３０１，３０２の他方端に接続される。より具体的には、陽極電極３３０は、サイド陽極電極３３１と、帯状電極３３２〜３３４とからなる。そして、サイド陽極電極３３１は、電気素子３００の側面１００Ｂに配置され、導体板３０１，３０２の他方端に接続される。帯状電極３３２は、電気素子３００の底面１００Ｃに配置され、帯状電極３３３は、電気素子３００の正面１００Ｄに配置され、帯状電極３３４は、電気素子３００の上面１００Ｆに配置される。
【０１６１】
陰極電極３４０は、電気素子３００の側面１００Ａ、底面１００Ｃ、正面１００Ｄおよび上面１００Ｆの一部に配置され、導体板３１１，３１２の一方端に接続される。より具体的には、陰極電極３４０は、サイド陰極電極３４１と、帯状電極３４２〜３４４とからなる。そして、サイド陰極電極３４１は、電気素子３００の側面１００Ａに配置され、導体板３１１，３１２の一方端に接続される。帯状電極３４２は、電気素子３００の底面１００Ｃに配置され、帯状電極３４３は、電気素子３００の正面１００Ｄに配置され、帯状電極３４４は、電気素子３００の上面１００Ｆに配置される。
【０１６２】
陰極電極３５０は、電気素子３００の側面１００Ｂ、底面１００Ｃ、裏面１００Ｅおよび上面１００Ｆの一部に配置され、導体板３１１，３１２の他方端に接続される。より具体的には、陰極電極３５０は、サイド陰極電極３５１と、帯状電極３５２〜３５４とからなる。そして、サイド陰極電極３５１は、電気素子３００の側面１００Ｂに配置され、導体板３１１，３１２の他方端に接続される。帯状電極３５２は、電気素子３００の底面１００Ｃに配置され、帯状電極３５３は、電気素子３００の裏面１００Ｅに配置され、帯状電極３５４は、電気素子３００の上面１００Ｆに配置される。
【０１６３】
図２０は、図１９に示す誘電体層１，２および導体板３０１，３１１の平面図と電気素子３００の底面図である。図２０の（ａ）は、誘電体層１の平面図を示し、図２０の（ｂ）は、導体板３０１の平面図を示し、図２０の（ｃ）は、誘電体層２の平面図を示し、図２０の（ｄ）は、導体板３１１の平面図を示し、図２０の（ｅ）は、電気素子３００の底面図を示す。
【０１６４】
誘電体層１，２は、上述したように、長さＬ１および幅Ｗ１を有する（図２０の（ａ），（ｃ）参照）。なお、誘電体層３〜５は、誘電体層１，２と同じ平面形状および同じ寸法を有する。
【０１６５】
導体板３０１は、略長方形の平面形状を有する。そして、導体板３０１は、長方形の横方向において長さＬ２を有し、長方形の縦方向において幅Ｗ２を有する。そして、長さＬ２は、長さＬ１よりも短く、幅Ｗ２は、幅Ｗ１よりも狭い。さらに、導体板３０１は、２つの突出部３０１Ａ，３０１Ｂを有する。２つの突出部３０１Ａ，３０１Ｂは、長方形の２つの対角線のうち、一方の対角線の両端部に設けられる（図２０の（ｂ）参照）。その結果、突出部３０１Ａは、陽極電極３２０のサイド陽極電極３２１に接続され、突出部３０１Ｂは、陽極電極３３０のサイド陽極電極３３１に接続される。なお、導体板３０２は、導体板３０１と同じ平面形状および同じ寸法を有する。
【０１６６】
導体板３１１は、略長方形の平面形状を有する。そして、導体板３１１は、長方形の横方向において長さＬ２を有し、長方形の縦方向において幅Ｗ２を有する。さらに、導体板３１１は、２つの突出部３１１Ａ，３１１Ｂを有する。２つの突出部３１１Ａ，３１１Ｂは、長方形の２つの対角線のうち、他方の対角線の両端部に設けられる（図２０の（ｄ）参照）。その結果、突出部３１１Ａは、陰極電極３４０のサイド陽極電極３４１に接続され、突出部３１１Ｂは、陽極電極３５０のサイド陽極電極３５１に接続される。なお、導体板３１２は、導体板３１１と同じ平面形状および同じ寸法を有する。
【０１６７】
電気素子３００の底面においては、陽極電極３２０（帯状電極３２２）、陽極電極３３０（帯状電極３２２）、陰極電極３４０（帯状電極３４２）および陰極電極３５０（帯状電極３５２）は、電気素子３００の底面１００Ｃの四隅に配置される。そして、２つの陽極電極３２０，３３０は、長方形の２つの対角線のうち、一方の対角線の両端に配置され、２つの陰極電極３４０，３５０は、長方形の２つの対角線のうち、他方の対角線の両端に配置される。
【０１６８】
導体板３０１，３０２，３１１，３１２および誘電体層１〜５が図２０に示す平面形状を有する結果、電気素子３００においては、陽極電極３２０は、電気素子３００の側面１００Ａにおいて導体板３０１，３０２に接続され、陽極電極３３０は、電気素子３００の側面１００Ａに対向する側面１００Ｂおいて導体板３０１，３０２に接続され、陰極電極３４０は、電気素子３００の側面１００Ａにおいて導体板３１１，３１２に接続され、陰極電極３５０は、電気素子３００の側面１００Ｂにおいて導体板３１１，３１２に接続される。
【０１６９】
図１９に示す電気素子３００は、上述した図１５および図１６に示すインピーダンスの周波数依存性を有する。したがって、電気素子３００は、ノイズフィルタとして使用される場合、長さＬ２と幅Ｗ２との関係がＬ２＞Ｗ２に設定され、キャパシタとして使用される場合、長さＬ２と幅Ｗ２との関係がＷ２≧Ｌ２に設定される。
【０１７０】
その他は、実施の形態１と同じである。
【０１７１】
［実施の形態４］
図２１は、実施の形態４による電気素子の構成を示す概略図である。図２０を参照して、実施の形態４による電気素子４００は、図１０に示す電気素子１０１の導体板１１，１２を導体板４０１，４０２に代え、導体板２１，２２を導体板４１１，４１２に代え、サイド陽極電極１０Ａおよび陽極電極１０Ｃを陽極電極４２０に代え、サイド陽極電極１０Ｂおよび陽極電極１０Ｄを陽極電極４３０に代え、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅを陰極電極４４０に代え、サイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆを陰極電極４５０に代えたものであり、その他は、電気素子１０１と同じである。
【０１７２】
導体板４０１は、誘電体層２の一主面に配置され、導体板４０２は、誘電体層４の一主面に配置される。また、導体板４１１は、誘電体層１の一主面に配置され、導体板４１２は、誘電体層３の一主面に配置される。そして、導体板４０１，４０２，４１１，４１２の各々は、ニッケル（Ｎｉ）からなる。
【０１７３】
陽極電極４２０は、電気素子４００の正面１００Ｄ、底面１００Ｃおよび上面１００Ｆに配置され、導体板４０１，４０２の一方端に接続される。陽極電極４３０は、電気素子４００の正面１００Ｄ、底面１００Ｃおよび上面１００Ｆに配置され、導体板４０１，４０２の他方端に接続される。
【０１７４】
陰極電極４４０は、電気素子４００の裏面１００Ｅ、底面１００Ｃおよび上面１００Ｆに配置され、導体板４１１，４１２の一方端に接続される。陰極電極４５０は、電気素子４００の裏面１００Ｅ、底面１００Ｃおよび上面１００Ｆに配置され、導体板４１１，４１２の他方端に接続される。
【０１７５】
図２２は、図２１に示す誘電体層１，２および導体板４０１，４１１の平面図と電気素子４００の底面図である。図２２の（ａ）は、誘電体層１の平面図を示し、図２２の（ｂ）は、導体板４０１の平面図を示し、図２２の（ｃ）は、誘電体層２の平面図を示し、図２２の（ｄ）は、導体板４１１の平面図を示し、図２２の（ｅ）は、電気素子４００の底面図を示す。
【０１７６】
誘電体層１，２は、上述したように、長さＬ１および幅Ｗ１を有する（図２２の（ａ），（ｃ）参照）。なお、誘電体層３〜５は、誘電体層１，２と同じ平面形状および同じ寸法を有する。
【０１７７】
導体板４０１は、略長方形の平面形状を有する。そして、導体板４０１は、長方形の横方向において長さＬ２を有し、長方形の縦方向において幅Ｗ２を有する。そして、長さＬ２は、長さＬ１よりも短く、幅Ｗ２は、幅Ｗ１よりも狭い。さらに、導体板４０１は、２つの突出部４０１Ａ，４０１Ｂを有する。２つの突出部４０１Ａ，４０１Ｂは、長方形の横方向に沿った２つの辺のうちの一方の辺に沿って設けられる。すなわち、２つの突出部４０１Ａ，４０１Ｂは、同じ辺に沿って設けられる。（図２２の（ｂ）参照）。その結果、突出部４０１Ａ，４０１Ｂは、それぞれ、陽極電極４２０，４３０に接続される。なお、導体板４０２は、導体板４０１と同じ平面形状および同じ寸法を有する。
【０１７８】
導体板４１１は、略長方形の平面形状を有する。そして、導体板４１１は、長方形の横方向において長さＬ２を有し、長方形の縦方向において幅Ｗ２を有する。さらに、導体板４１１は、２つの突出部４１１Ａ，４１１Ｂを有する。２つの突出部４１１Ａ，４１１Ｂは、長方形の横方向に沿った２つの辺のうちの他方の辺に沿って設けられる。すなわち、２つの突出部４１１Ａ，４１１Ｂは、導体板４０１の２つの突出部４０１Ａ，４０１Ｂが設けられる辺に対向する辺に沿って設けられる（図２２の（ｄ）参照）。その結果、突出部４１１Ａ，４１１Ｂは、それぞれ、陰極電極４４０，４５０に接続される。なお、導体板４１２は、導体板４１１と同じ平面形状および同じ寸法を有する。
【０１７９】
電気素子４００の底面においては、陽極電極４２０、陽極電極４３０、陰極電極４４０および陰極電極４５０は、電気素子４００の底面１００Ｃの四隅に配置される。そして、２つの陽極電極４２０，４３０は、長方形の２つの対向する辺のうち、一方の辺に沿って配置され、２つの陰極電極４４０，４５０は、長方形の２つの対向する辺のうち、他方の辺に沿って配置される。
【０１８０】
導体板４０１，４０２，４１１，４１２および誘電体層１〜５が図２２に示す平面形状を有する結果、電気素子４００においては、陽極電極４２０，４３０は、電気素子４００の正面１００Ｄにおいて導体板４０１，４０２に接続され、陽極電極４４０，４５０は、電気素子４００の裏面１００Ｅにおいて導体板４１１，４１２に接続される。
【０１８１】
図２１に示す電気素子４００は、上述した図１５および図１６に示すインピーダンスの周波数依存性を有する。したがって、電気素子４００は、ノイズフィルタとして使用される場合、長さＬ２と幅Ｗ２との関係がＬ２＞Ｗ２に設定され、キャパシタとして使用される場合、長さＬ２と幅Ｗ２との関係がＷ２≧Ｌ２に設定される。
【０１８２】
その他は、実施の形態１と同じである。
【０１８３】
［変形例］
図２３は、この発明の実施の形態による電気素子の第１の変形例を示す概略図である。図２３を参照して、電気素子５００は、導線５０１〜５０３，５１１，５１２と、陽極電極５０４，５０５と、陰極電極５１３，５１４とを備える。
【０１８４】
導線５０１〜５０３は、陽極電極５０４，５０５間に略平行に接続される。導線５１１，５１２は、陰極電極５１３，５１４間に略平行に接続される。そして、導線５１１は、導線５０１，５０２間に配置され、導線５１２は、導線５０２，５０３間に配置される。その結果、導線５０１〜５０３，５１１，５１２は、１つの平面内に略平行に配置される。
【０１８５】
図２４は、図２３に示す電気素子５００の平面図である。図２４を参照して、導線５０１〜５０３は、長さＬ３を有し、導線５１１，５１２は、長さＬ４を有する。長さＬ３は、たとえば、１５ｍｍに設定され、長さＬ４は、たとえば、１０ｍｍに設定される。
【０１８６】
そして、導線５０１と導線５１１との間隔は、ｄ１に設定される。間隔ｄ１は、たとえば、数百μｍに設定される。導線５０２と導線５０２との間隔、導線５０２と導線５１２との間隔および導線５０３と導線５１２との間隔も、間隔ｄ１に設定される。
【０１８７】
導線５０１〜５０３には、直流電流が矢印５０６の方向へ流れ、導線５１１，５１２には、直流電流が矢印５０７の方向へ流れる。したがって、導線５０１〜５０３は、導線５１１または５１２との間の相互インダクタンスによって自己インダクタンスが減少し、自己インダクタンスよりも小さい実効インダクタンスを有する。その結果、電気素子５００のインピーダンスが小さくなる。
【０１８８】
図２５は、この発明の実施の形態による電気素子の第２の変形例を示す概略図である。図２５を参照して、電気素子６００は、導線６０１〜６０３，６１１〜６１３と、陽極電極６０４，６０５と、陰極電極６１４，６１５とを備える。
【０１８９】
導線６０１〜６０３は、陽極電極６０４，６０５間に略平行に接続される。導線６１１〜６１３は、陰極電極６１４，６１５間に略平行に接続される。
【０１９０】
図２６は、図２５に示す電気素子６００の側面図である。図２６の（ａ）は、図２５に示すＡ方向から見た電気素子６００の側面図であり、図２６の（ｂ）は、図２５に示すＢ方向から見た電気素子６００の側面図である。なお、図２６の（ｂ）においては、陽極電極６０４，６０５および陰極電極６１４，６１５は省略されている。
【０１９１】
図２７を参照して、導線６０３，６１３の各々は、長さＬ３を有する。導線６１１〜６１３は、それぞれ、導線６０１〜６０３に対向するように配置される。そして、導線６０１〜６０３と導線６１１〜６１３との間隔は、ｄ２に設定される。間隔ｄ２は、たとえば、数百μｍに設定される。
【０１９２】
導線６０１，６０２間の間隔は、ｄ３に設定される。そして、間隔ｄ３は、たとえば、数百μｍに設定される。導線６０２と導線６０３との間隔、導線６１１と導線６１２との間隔および導線６１２と導線６１３との間隔も、間隔ｄ３に設定される。
【０１９３】
このように、電気素子６００においては、陽極電極６０４，６０５に接続された導線６０１〜６０３は、陰極電極６１４，６１５に接続された導線６１１〜６１３と異なる平面に配置される。
【０１９４】
導線６０１〜６０３には、直流電流が矢印６０６の方向へ流れ、導線６１１〜６１３には、直流電流が矢印６０７の方向に流れる。したがって、導線６０１〜６０３は、導線６１１〜６１３との間の相互インダクタンスにより自己インダクタンスが減少し、実効インダクタンスが小さくなる。その結果、電気素子６００のインピーダンスが小さくなる。
【０１９５】
図２７は、この発明の実施の形態による電気素子の第３の変形例を示す概略図である。また、図２８は、図２７に示す電気素子の平面図および側面図である。なお、図２８の（ａ）は、図２７に示すＣ方向から見た平面図であり、図２８の（ｂ）は、図２７に示すＢ方向から見た側面図である。
【０１９６】
図２７および図２８を参照して、電気素子７００は、図２５に示す電気素子６００において、導線６０１〜６０３および陽極電極６０４，６０５を長さＬ３の方向と直交する方向へ移動させた構造からなる。したがって、導線６０１，６０２は、導線６０１〜６０３および導線６１１〜６１３を１つの平面へ投影した場合、それぞれ、導線６１１，６１２間および導線６１２，６１３間に配置される（図２８の（ａ）参照）。
【０１９７】
電気素子７００においては、導線６０１〜６０３に流れる直流電流は、導線６１１〜６１３に流れる直流電流と逆向きであり、導線６０１，６０２は、平面的には、それぞれ、導線６１１，６１２間および導線６１２，６１３間に配置されるので、導線６０１は、導線６１１，６１２との間の相互インダクタンスにより自己インダクタンスが小さくなり、導線６０２は、導線６１２，６１３との間の相互インダクタンスによって実効インダクタンスが自己インダクタンスよりも小さくなる。
【０１９８】
したがって、電気素子７００においては、実効インダクタンスをより小さくでき、その結果、インピーダンスをより小さくできる。
【０１９９】
図２９は、この発明の実施の形態による電気素子の第４の変形例を示す概略図である。また、図３０は、図２９に示すＣ方向から見た電気素子８００の平面図である。図２９および図３０を参照して、電気素子８００は、図２５に示す電気素子６００において、導線６０１〜６０３および陽極電極６０４，６０５を導線６１１〜６１３および陰極電極６１４，６１５を含む平面に平行な平面内で所定の角度θ（−９０≦θ≦９０度）だけ回転させた構造からなる。なお、θは、図３０の紙面内において導線６１１〜６１３の左端から右端への方向を０度として定義される角度である。
【０２００】
電気素子８００においては、導線６０１〜６０３には、直流電流が矢印６０８の方向へ流れ、導線６１１〜６１３には、直流電流が矢印６０７の方向へ流れる。そして、導線６０１〜６０３に流れる直流電流は、導線６１１〜６１３に流れる直流電流と１８０−θの角度を成す。この場合、角度１８０−θは、９０〜２７０度の範囲に設定されるので、導線６０１〜６０３に流れる直流電流によって生成される磁束が導線６１１〜６１３に流れる直流電流によって発生する磁束によって減少するように、導線６０１〜６０３と導線６１１〜６１３との間で磁気的干渉を生じる。
【０２０１】
したがって、導線６０１〜６０３は、導線６１１〜６１３との間の相互インダクタンスによって実効インダクタンスが自己インダクタンスよりも小さくなる。その結果、電気素子８００においては、実効インダクタンスが小さくなり、インピーダンスが小さくなる。
【０２０２】
このように、この発明においては、導線６０１〜６０３に流れる直流電流および導線６１１〜６１３に流れる直流電流は、１つの平面へ投影された場合、導線６０１〜６０３に流れる直流電流によって生成される磁束が導線６１１〜６１３に流れる直流電流によって発生する磁束によって減少するように、相互に交差する方向に流れる。
【０２０３】
電気素子５００，６００，７００，８００は、電気素子１００に代えて電源９０とＣＰＵ１１０との間に接続されて使用される。そして、陽極電極５０４または６０４は、リード線１２１に接続され、陽極電極５０５または６０５は、リード線１２３に接続され、陰極電極５１３または６１４は、リード線１２２に接続され、陰極電極５１４または６１５は、リード線１２４に接続される。また、陰極電極５１３，５１４または６１４，６１５は、接地電位に接続される。
【０２０４】
そうすると、電気素子５００，６００，７００，８００において、電源９０からの直流電流は、陽極電極５０４または６０４から陽極電極５０５または６０５の方向へ流れ、ＣＰＵ１１０からのリターン電流は、陰極電極５１４または６１５から陰極電極５１３または６１４の方向へ流れる。
【０２０５】
その結果、電気素子５００，６００，７００，８００は、実効インダクタンスが低下し、それによってインピーダンスが低下する。そして、電気素子５００，６００，７００，８００は、ＣＰＵ１１０が発生した不要な高周波電流をＣＰＵ１１０との間で形成される回路に流し、不要な高周波電流をＣＰＵ１１０の近傍に閉じ込める。
【０２０６】
なお、電気素子５００，６００，７００，８００は、導線５０１〜５０３，５１１，５１２；６０１〜６０３，６１１〜６１３を覆う誘電体をさらに備えていてもよい。
【０２０７】
また、電気素子５００，６００，７００，８００は、導線５０１〜５０３，５１１，５１２；６０１〜６０３，６１１〜６１３に代えて平板形状の導体を備えていてもよい。
【０２０８】
［実施の形態５］
図３１は、実施の形態５による電気回路の構成を示す概略図である。図３１を参照して、実施の形態５による電気回路１０００は、電源９０と、電気素子１００と、ＣＰＵ１１０と、伝送線路１１２０，１３０，１１４０，１１５０とを備える。
【０２０９】
電源９０は、正極端子９１と、負極端子９２とを含む。電気素子１００は、陽極電極１０１，１０２と、陰極電極１０３，１０４とを含む。ＣＰＵ１１０は、正極端子１１１と、負極端子１１２とを含む。
【０２１０】
伝送線路１１２０は、一方端が電源９０の正極端子９１に接続され、他方端が電気素子１００の陽極電極１０１に接続される。伝送線路１１３０は、一方端が電気素子１００の陽極端子１０２に接続され、他方端がＣＰＵ１１０の正極端子１１１に接続される。
【０２１１】
伝送線路１１４０は、一方端が電源９０の負極端子９２に接続され、他方端が電気素子１００の陰極電極１０３に接続される。伝送線路１１５０は、一方端が電気素子１００の陰極電極１０４に接続され、他方端が負極端子１１２に接続される。
【０２１２】
そして、電気回路１０００においては、電気素子１００の導体板１１，１２，２１〜２３の重複部２０における長さＬ２と幅Ｗ２との関係がＬ２＞Ｗ２に設定され、電気素子１００は、ノイズフィルタとして機能する。
【０２１３】
電源９０は、正極端子９１から伝送線路１１２０を介して直流電流Ｉを電気素子１００へ供給するとともに、電気素子１００から伝送線路１１４０を介して供給されたリターン電流Ｉｒを負極端子９２から受ける。
【０２１４】
電気素子１００は、伝送線路１１２０を介して電源９０から供給された直流電流Ｉを陽極電極１０１から受け、その受けた直流電流Ｉを陽極電極１０２から伝送線路１１３０を介してＣＰＵ１１０へ供給する。また、電気素子１００は、伝送線路１１５０を介してＣＰＵ１１０から供給されたリターン電流Ｉｒを陰極電極１０４から受け、その受けたリターン電流Ｉｒを陰極電極１０３から伝送線路１１４０を介して電源９０へ供給する。さらに、電気素子１００は、伝送線路１１３０，１１５０を介してＣＰＵ１１０から伝送された不要な高周波電流を上述した方法によって電気素子１００―伝送線路１１３０，１１５０―ＣＰＵ１１０からなる回路に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制する。
【０２１５】
ＣＰＵ１１０は、電気素子１００から供給された直流電流Ｉによって駆動され、所定の周波数で動作する。そして、ＣＰＵ１１０は、リターン電流Ｉｒを伝送線路１１５０を介して電気素子１００へ供給する。
【０２１６】
このように、電気回路１０００においては、電気素子１００は、電源９０からの直流電流をＣＰＵ１１０へ供給するとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００―伝送線路１１３０，１１５０―ＣＰＵ１１０からなる回路に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制する。
【０２１７】
したがって、この発明によれば、不要な高周波電流が電源側へ漏洩するのを抑制できる。
【０２１８】
なお、実施の形態５においては、電気素子１００に代えて、電気素子１０１，２００，３００，４００，５００，６００，７００，８００のいずれかを用いてもよい。
【０２１９】
［実施の形態６］
図３２は、実施の形態６による電気回路の構成を示す概略図である。図３２を参照して、実施の形態６による電気回路１１００は、図３１に示す電気回路１０００にキャパシタ１６０および伝送線路１１７０，１１８０を追加したものであり、その他は、電気回路１０００と同じである。
【０２２０】
キャパシタ１６０は、陽極電極１６１と、陰極電極１６２とを含む。電気回路１１００においては、伝送線路１１３０は、その他方端がキャパシタ１６０の陽極電極１６１に接続され、伝送線路１１５０は、その他方端がキャパシタ１６０の陰極電極１６２に接続される。
【０２２１】
そして、伝送線路１７０は、その一方端がキャパシタ１６０の陽極電極１６１に接続され、他方端がＣＰＵ１１０の正極端子１１１に接続される。また、伝送線路１８０は、その一方端がキャパシタ１６０の陰極電極１６２に接続され、他方端がＣＰＵ１１０の負極端子１１２に接続される。
【０２２２】
電気回路１１００においては、電気素子１００の導体板１１，１２，２１〜２３の重複部２０における長さＬ２と幅Ｗ２との関係がＬ２＞Ｗ２に設定され、電気素子１００は、ノイズフィルタとして機能する。
【０２２３】
電源９０は、正極端子９１から伝送線路１１２０を介して直流電流Ｉを電気素子１００へ供給するとともに、電気素子１００から伝送線路１１４０を介して供給されたリターン電流Ｉｒを負極端子９２から受ける。
【０２２４】
電気素子１００は、伝送線路１１２０を介して電源９０から供給された直流電流Ｉを陽極電極１０１から受け、その受けた直流電流Ｉを陽極電極１０２から伝送線路１１３０を介してキャパシタ１６０へ供給する。また、電気素子１００は、伝送線路１１５０を介してキャパシタ１６０から供給されたリターン電流Ｉｒを陰極電極１０４から受け、その受けたリターン電流Ｉｒを陰極電極１０３から伝送線路１１４０を介して電源９０へ供給する。さらに、電気素子１００は、伝送線路１１３０，１１５０を介してキャパシタ１６０から伝送された不要な高周波電流を上述した方法によって電気素子１００―伝送線路１１３０，１１５０―キャパシタ１６０−ＣＰＵ１１０からなる回路に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制する。
【０２２５】
キャパシタ１６０は、電気素子１００から伝送線路１１３０を介して供給された直流電流を蓄積するとともに、その蓄積した直流電流を伝送線路１１７０を介してＣＰＵ１１０へ供給する。また、キャパシタ１６０は、ＣＰＵ１１０から伝送線路１１８０を介して供給されたリターン電流Ｉｒを伝送線路１１５０を介して電気素子１００へ供給する。
【０２２６】
ＣＰＵ１１０は、キャパシタ１６０から供給された直流電流Ｉによって駆動され、所定の周波数で動作する。そして、ＣＰＵ１１０は、リターン電流Ｉｒを伝送線路１１８０を介してキャパシタ１６０へ供給する。
【０２２７】
図３３は、図３２に示す電気素子１００の使用状態を示す概念図である。図３２を参照して、電気素子１００の陽極電極１０Ｃは、伝送線路１１２０に接続され、陽極電極１０Ｄは、伝送線路１１３０に接続される。また、電気素子１００の陰極電極２０Ｅは、伝送線路１１４０に接続され、陰極電極２０Ｆは、伝送線路１１５０に接続される。
【０２２８】
そうすると、電源９０の正極端子９１から出力された直流電流Ｉは、伝送線路１１２０を介して電気素子１００の陽極電極１０Ｃに流れ、電気素子１００内をサイド陽極電極１０Ａ、導体板１１，１２、サイド陽極電極１０Ｂおよび陽極電極１０Ｄの順に流れる。そして、直流電流Ｉは、陽極電極１０Ｄから伝送線路１１３０および正極端子１６１を介してキャパシタ１６０へ流れ込む。
【０２２９】
これによって、直流電流Ｉは、キャパシタ１６０に蓄積される。そして、キャパシタ１６０は、その蓄積した直流電流ＩをＣＰＵ１１０へ供給する。ＣＰＵ１１０は、キャパシタ１６０からの直流電流Ｉによって駆動され、直流電流Ｉと同じ大きさのリターン電流Ｉｒを出力する。キャパシタ１６０は、ＣＰＵ１１０からのリターン電流Ｉｒを伝送線路１１５０を介して電気素子１００へ供給する。
【０２３０】
そうすると、リターン電流Ｉｒは、伝送線路１１５０を介して電気素子１００の陰極電極２０Ｆへ流れ、電気素子１００内をサイド陰極電極２０Ｃ，２０Ｄ、導体板２１〜２３、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅの順に流れる。そして、リターン電流Ｉｒは、陰極電極２０Ｅから伝送線路１１４０および負極端子９２を介して電源９０に流れる。
【０２３１】
その結果、電気素子１００において、直流電流Ｉが導体板１１，１２を電源９０側からＣＰＵ１１０側へ流れ、リターン電流Ｉｒが導体板２１〜２３をＣＰＵ１１０側から電源９０側へ流れるため、電気素子１００の実効インダクタンスＬは、上述したように小さくなる。また、電気素子１００は、並列に接続された４個のコンデンサを含むので、電気素子１００の実効キャパシタンスＣは、大きくなる。したがって、電気素子１００のインピーダンスは、小さくなる。
【０２３２】
そして、ＣＰＵ１１０は、電源９０から電気素子１００を介して供給された直流電流Ｉによって駆動され、不要な高周波電流を発生する。この不要な高周波電流は、伝送線路１１７０，１１８０を介してキャパシタ１６０および電気素子１００へ漏れるが、電気素子１００は、上述したように、低いインピーダンスを有するため、不要な高周波電流は、電気素子１００−伝送線路１１３０，１１５０−キャパシタ１６０−伝送線路１１７０，１１８０−ＣＰＵ１１０からなる回路を流れ、電気素子１００から電源９０側への漏洩が抑制される。
【０２３３】
ＣＰＵ１１０の動作周波数は、高周波数側へシフトする傾向にあり、１ＧＨｚ程度での動作も想定される。このような高い動作周波数の領域においては、電気素子１００のインピーダンスは、主に実効インダクタンスＬによって決定され、実効インダクタンスＬは、上述したように小さくなるので、電気素子１００は、高い動作周波数で動作するＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込める。すなわち、電気素子１００は、不要な高周波電流の電源側への漏洩を抑制する。
【０２３４】
図３４は、図３２に示すキャパシタ１６０の構成を示す斜視図である。図３４を参照して、キャパシタ１６０は、陽極電極１６１および陰極電極１６２に追加して、タンタル焼結体１６３と、誘電体酸化被膜１６４と、導電性高分子層１６５と、引出層１６６とを備える。キャパシタ１６０は、この場合、２端子（陽極が１端子、陰極が１端子）であるが、３端子（陽極が１端子、陰極が２端子）および４端子（陽極が２端子、陰極が２端子）の場合も考えられる。
【０２３５】
誘電体酸化被膜１６４は、タンタル焼結体１６３の表面を覆う。導電性高分子層１６５は、ポリピロール（Ｐｏｌｙｐｙｒｒｏｌｅ）からなり、誘電体酸化被膜１６４を覆う。引出層１６６は、カーボン層と、銀ペイント層とからなり、導電性高分子層１６５を覆う。この場合、カーボン層が導電性高分子層１６５に接して形成され、銀ペイント層は、カーボン層に接して形成される。
【０２３６】
そして、陽極電極１６１は、タンタル焼結体１６３に接続され、陰極電極１１３は、引出層１６６に接続される。タンタル焼結体１６３は、コンデンサの陽極を構成し、導電性高分子層１６５は、コンデンサの陰極を構成する。
【０２３７】
なお、図３４に示す構造のコンデンサをＰＯＳＣＡＰ（Ｐｏｌｙｍｅｒｉｚｅｄ  Ｏｒｇａｎｉｃ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃａｐａｃｉｔｏｒｓ）と言い、陽極にタンタル焼結体を用い、陰極に高導電性の導電性高分子（ポリピロール）層を用いたチップ型のコンデンサである。そして、このコンデンサは、タンタル焼結体が多孔質であるため、キャパシタ１６０（ＰＯＳＣＡＰ）の容量は、大容量である。
【０２３８】
キャパシタ１６０（ＰＯＳＣＡＰ）は、次の方法によって作製される。まず、タンタル焼結体１６３の表面に数百オングストロームの誘電体酸化被膜１６４を形成し、その後、ポリピロールを誘電体酸化被膜１６４上で重合被覆させる。これにより、導電性高分子層１６５が形成される。
【０２３９】
引き続いて、導電性高分子層１６５（ポリピロール層）上にカーボン層および銀ペイント層を設ける。その後、陽極電極１６１を抵抗溶接によってタンタル焼結体１６３に接続し、陰極電極１６２を銀接着によって引出層１６６に接続する。これによって、キャパシタ１６０は、完成する。
【０２４０】
再び、図３２を参照して、電源９０は、直流電流Ｉを伝送線路１１２０を介して電気素子１００へ供給し、電気素子１００は、電源９０からの直流電流Ｉを陽極電極１０１（＝１０Ｃ）、サイド陽極電極１０Ａ、導体板１１，１２、サイド陽極電極１０Ｂおよび陽極電極１０２（＝１０Ｄ）によって伝送線路１１３０へ流し、直流電流Ｉを伝送線路１１３０を介してキャパシタ１６０へ供給する。
【０２４１】
そして、キャパシタ１６０は、電源９０から電気素子１００を介して供給された直流電流Ｉを蓄積するとともに、その蓄積した直流電流Ｉを伝送線路１１７０を介してＣＰＵ１１０へ供給する。
【０２４２】
ＣＰＵ１１０は、キャパシタ１６０から供給された直流電流Ｉによって駆動され、所定の周波数で動作する。そして、ＣＰＵ１１０は、直流電流Ｉのリターン電流Ｉｒを伝送線路１１８０を介してキャパシタ１６０へ流す。また、ＣＰＵ１１０の動作によって不要な高周波電流が発生し、その発生した高周波電流は、伝送線路１１７０，１１８０を介してキャパシタ１６０側へ漏洩する。
【０２４３】
キャパシタ１６０は、ＣＰＵ１１０からのリターン電流Ｉｒを陰極電極１６２、引出層１６６および導電性高分子層１６５によって伝送線路１１５０へ流し、リターン電流Ｉｒを伝送線路１１５０を介して電気素子１００へ供給する。
【０２４４】
電気素子１００は、伝送線路１１５０を介してキャパシタ１６０から供給されたリターン電流Ｉｒを陰極電極１０４（＝２０Ｆ）、サイド陰極電極２０Ｃ，２０Ｄ、導体板２１〜２３、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極１０３（＝２０Ｅ）によって伝送線路１１４０へ流し、リターン電流Ｉｒを伝送線路１１４０を介して電源９０へ供給する。
【０２４５】
直流電流Ｉが電気素子１００の導体板１１，１２を電源９０側からＣＰＵ１１０側へ流れ、リターン電流Ｉｒが電気素子１００の導体板２１〜２３をＣＰＵ１１０側から電源９０側へ流れることにより、導体板１１，１２の実効インダクタンスは、上述したように、導体板２１〜２３との間の相互インダクタンスによって自己インダクタンスよりも小さくなり、その結果、電気素子１００のインピーダンスが低下する。
【０２４６】
そうすると、伝送線路１１７０，１１８０−キャパシタ１６０−伝送線路１１３０，１１５０の経路によってＣＰＵ１１０から漏洩した不要な高周波電流は、電気素子１００内を流れ、伝送線路１１２０，１１４０を介して電源９０側へ漏洩しない。すなわち、ＣＰＵ１１０から漏洩した不要な高周波電流は、電気素子１００−伝送線路１１３０，１１５０−キャパシタ１６０−伝送線路１１７０，１１８０−ＣＰＵ１１０からなる回路を流れ、伝送線路１１２０，１１４０を介して電源９０側へ流れない。
【０２４７】
このように、電気素子１００は、ＣＰＵ１１０で発生した不要な高周波電流をＣＰＵ１１０の近傍に閉じ込める。また、キャパシタ１６０は、陽極が多孔質からなるため、大容量を有する。したがって、キャパシタ１６０は、ＣＰＵ１１０の急速な立ち上がりに応じて直流電流Ｉを急速にＣＰＵ１１０へ供給する。
【０２４８】
このように、この発明においては、大容量なキャパシタ１６０をＣＰＵ１１０に近接して配置することによって、ＣＰＵ１１０の急速な立ち上がりを実現できるようにしている。
【０２４９】
図３５は、実施の形態６による電気回路の構成を示す他の概略図である。図３５を参照して、電気回路１１００Ａは、図３２に示す電気回路１１００の電気素子１００を電気素子１０１Ａに代え、キャパシタ１６０を電気素子１０１Ａ上に配置したものであり、その他は、電気回路１１００と同じである。
【０２５０】
図３６は、図３５に示す電気素子１０１Ａおよびキャパシタ１６０の断面図である。図３６を参照して、電気素子１０１Ａは、電気素子（図４参照）の導体板１１，１２，２１〜２３を導体板１１Ａ，１２Ａ，１３Ａ，２１Ａ，２２Ａに代え、誘電体層６および陰極電極２０Ｇ，２０Ｈを追加したものであり、その他は、電気素子１００と同じである。
【０２５１】
導体板１１Ａ，１２Ａ，１３Ａ，２１Ａ，２２Ａの各々は、Ｎｉからなり、１０μｍ〜２０μｍの範囲の膜厚を有する。そして、導体板１１Ａ，１２Ａ，１３Ａの各々は、導体板１１，１２と同じサイズを有し、導体板２１Ａ，２２Ａの各々は、導体板２１〜２３と同じサイズを有する。誘電体層６は、ＢａＴｉＯ３からなり、誘電体層１〜５と同じサイズを有する。
【０２５２】
導体板１１Ａは、誘電体層１，２の両方に接して配置され、導体板２１Ａは、誘電体層２，３の両方に接して配置される。導体板１２Ａは、誘電体層３，４の両方に接して配置され、導体板２２Ａは、誘電体層４，５の両方に接して配置され、導体板１３Ａは、誘電体層５，６の両方に接して配置される。誘電体層６は、導体板１３Ａに接して配置される。
【０２５３】
サイド陽極電極１０Ａは、導体板１１Ａ，１２Ａ，１３Ａの一方端に接続され、サイド陽極電極１０Ｂは、導体板１１Ａ，１２Ａ，１３Ａの他方端に接続される。
【０２５４】
なお、図３６においては、図示されていないが、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、導体板２１Ａ，２２Ａに接続される。そして、陰極電極２０Ｇ，２０Ｈは、それぞれ、サイド陰極電極２０Ａ，２０Ｃに接続される。
【０２５５】
キャパシタ１６０において、導電性高分子層１６５、誘電体酸化被膜１６４、タンタル焼結体１６３、誘電体酸化被膜１６４および導電性高分子層１６５は、電気素子１０１Ａの導体板１３Ａ側から順次配置される。なお、キャパシタ１６０の引出層１６６は省略されている。そして、導体１６７，１６８は、引出層１６６を介して陰極である導電性高分子層１６５に接続され、キャパシタ１６０が電気素子１０１Ａに設置される場合、それぞれ、電気素子１０１Ａの陰極電極２０Ｇ，２０Ｈ上に配置される。これによって、キャパシタ１６０の陰極（導電性高分子層１６５）は、電気素子１０１Ａの陰極電極２０Ｅ，２０Ｆに接続される。したがって、導体１６７，１６８は、図３５に示す伝送線路１１５０を構成する。
【０２５６】
電気素子１０１Ａにおいて、電源９０から供給された直流電流Ｉは、陽極電極１０Ｃ、サイド陽極電極１０Ａ、導体板１１Ａ，１２Ａ，１３Ａ、サイド陽極電極１０Ｂおよび陽極電極１０Ｄの順で流れる。すなわち、直流電流Ｉは、導体板１１Ａ，１２Ａ，１３Ａを矢印１０５の方向へ流れる。
【０２５７】
また、キャパシタ１６０から供給されたリターン電流Ｉｒは、陰極電極２０Ｆ、サイド陰極電極２０Ｃ，２０Ｄ、導体板２１Ａ，２２Ａ、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅの順で流れる。すなわち、リターン電流Ｉｒは、導体板２１Ａ，２２Ａを矢印１０６の方向へ流れる。
【０２５８】
キャパシタ１６０において、電気素子１０１Ａから供給された直流電流Ｉは、タンタル焼結体１６３（陽極）を矢印１０５の方向へ流れ、ＣＰＵ１１０から供給されたリターン電流Ｉｒは、導電性高分子層１６５（陰極）を矢印１０６の方向へ流れる。
【０２５９】
そうすると、導体板１１Ａ，１２Ａの実効インダクタンスは、電気素子１０１Ａ内を流れるリターン電流Ｉｒによって発生する相互インダクタンスの影響を受けて自己インダクタンスよりも小さくなり、導体板１３Ａの実効インダクタンスは、電気素子１０１Ａ内の導体板２２Ａを流れるリターン電流Ｉｒおよびキャパシタ１６０の導電性高分子層１６５（陰極）を流れるリターン電流Ｉｒによって発生する相互インダクタンスの影響を受けて自己インダクタンスよりも小さくなる。その結果、電気素子１０１Ａのインピーダンスが低下する。
【０２６０】
このように、電気素子１０１Ａは、自己の内部を流れるリターン電流Ｉｒに起因して発生する相互インダクタンスと、キャパシタ１６０を流れるリターン電流Ｉｒに起因して発生する相互インダクタンスとによって、実効インダクタンスが小さくなり、その結果、インピーダンスが低下する。
【０２６１】
したがって、電気素子１０１Ａは、インピーダンスを電気素子１００よりも低下させることができる。その結果、電気素子１０１Ａは、ＣＰＵ１１０が発生した不要な高周波電流をさらにＣＰＵ１１０近傍に閉じ込めることができる。すなわち、電気素子１０１Ａは、不要な高周波電流の電源９０側への漏洩をさらに抑制できる。
【０２６２】
上述したように、電気回路１１００Ａにおいては、キャパシタ１６０を電気素子１０１Ａ上に配置し、キャパシタ１６０に最も近い側に導体板１３Ａ（直流電流Ｉを流す導体板）を配置することを特徴とする。この特徴により、電気素子１０１Ａは、上述したように、電気素子１００よりもインピーダンスを低下させることができ、その結果、ＣＰＵ１１０が発生した不要な高周波電流をさらにＣＰＵ近傍に閉じ込めることができる。また、キャパシタ１６０を電気素子１０１Ａ上に配置することによって、実装基板に占める面積も小さくできる。
【０２６３】
なお、キャパシタ１６０においては、リターン電流Ｉｒが流れる導電性高分子層１６５が電気素子１０１Ａに最も近い側に配置されるため、電気素子１０１Ａにおいて、直流電流Ｉを流す導体板１３Ａをキャパシタ１６０側に最も近い側に配置したが、キャパシタ１６０において、直流電流Ｉを流す電極が電気素子１０１Ａに最も近い側に配置された場合には、電気素子１０１Ａにおいて、リターン電流Ｉｒを流す導体板２２Ａをキャパシタ１６０側に最も近い側に配置する。
【０２６４】
つまり、電気回路１１００Ａにおいては、電気素子１０１Ａにおいてキャパシタ１６０に最も近い側を流れる直流電流と、キャパシタ１６０において電気素子１０１Ａに最も近い側を流れる直流電流とのいずれか一方が直流電流Ｉであり、いずれか他方がリターン電流Ｉｒになるように、電気素子１０１Ａにおいて、キャパシタ１６０に最も近い側に配置される導体板を決定する。すなわち、電気素子１０１Ａにおいて、キャパシタ１６０に最も近い側に配置される導体板は、キャパシタ１６０において電気素子１０１Ａに最も近接して流れる電流と反対方向の電流を流す導体板である。
【０２６５】
なお、上記においては、誘電体層１〜６は、全て同じ誘電体材料（ＢａＴｉＯ３）により構成されると説明したが、この発明においては、これに限らず、誘電体層１〜６は、相互に異なる誘電体材料により構成されていてもよく、２種類の誘電体材料により構成されていてもよく、一般的には、１種類以上の誘電体材料により構成されていればよい。この場合、誘電体層１〜６を構成する各誘電体材料は、好ましくは、３０００以上の比誘電率を有する。
【０２６６】
そして、ＢａＴｉＯ３以外の誘電体材料としては、Ｂａ（Ｔｉ，Ｓｎ）Ｏ３，Ｂｉ４Ｔｉ３Ｏ１２，（Ｂａ，Ｓｒ，Ｃａ）ＴｉＯ３，（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，（Ｂａ，Ｓｒ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，ＳｒＴｉＯ３，ＣａＴｉＯ３，ＰｂＴｉＯ３，Ｐｂ（Ｚｎ，Ｎｂ）Ｏ３，Ｐｂ（Ｆｅ，Ｗ）Ｏ３，Ｐｂ（Ｆｅ，Ｎｂ）Ｏ３，Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３，Ｐｂ（Ｎｉ，Ｗ）Ｏ３，Ｐｂ（Ｍｇ，Ｗ）Ｏ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，Ｐｂ（Ｌｉ，Ｆｅ，Ｗ）Ｏ３，Ｐｂ５Ｇｅ３Ｏ１１およびＣａＺｒＯ３等を用いることができる。
【０２６７】
図３７は、実施の形態６による電気回路の具体的を示す斜視図である。また、図３８は、図３７に示すＡ方向から見た電気回路の平面図である。さらに、図３９は、図３７に示すＢ方向から見た電気回路の平面図である。さらに、図４０は、図３７に示すＣ方向から見た電気回路の平面図である。さらに、図４１は、図３７に示す線ＸＸＸＸＩ−ＸＸＸＸＩにおける電気回路の断面図である。
【０２６８】
図３７および図３８を参照して、電気回路１２００は、電気素子１２１０と、キャパシタ１２２０と、銅板１２３０と、樹脂１２４０とを備える。電気素子１２１０は、図１０に示す電気素子１０１と同じ構成からなり、陽極電極１２１１，１２１２と、陰極電極１２１３，１２１４とを有する。陽極電極１２１１，１２１２は、銅板１２３０に接続される。そして、電気素子１２１０は、キャパシタ１２２０上に配置される。
【０２６９】
キャパシタ１２２０は、図３４に示すキャパシタ１６０と同じ構成からなり、陽極電極１２２１を有する。そして、陽極電極１２２１は、銅板１２３０に接続される。
【０２７０】
電気素子１２１０の陰極電極１２１３，１２１４は、電気回路１２００の正面１２００Ａ、底面１２００Ｂ、裏面１２００Ｃおよび上面１２００Ｄに配置される。そして、キャパシタ１２２０の陰極電極（図示せず）は、電気素子１２１０の陰極電極１２１４に接続される。
【０２７１】
樹脂１２４０は、キャパシタ１２２０の周囲および陰極電極１２１４の一部を封止する。銅板１２３０は、略コの字形状の断面形状を有し、電気素子１２１０、キャパシタ１２２０および樹脂１２４０を覆う。
【０２７２】
銅板１２３０は、切欠部１２３１，１２３２を有し、陰極電極１２１３，１２１４の一部は、銅板１２３０の切欠部１２３１，１２３２に対応して電気素子１２１０の上面に配置される（図３９参照）。
【０２７３】
電気回路１２００の底面においては、銅板１２３０は、電気回路１２００の両端に配置され、陰極電極１２１３，１２１４は、銅板１２３０の内側に配置される（図４０参照）。
【０２７４】
陰極電極１２１４は、電気素子１２１０に沿って形成され、キャパシタ１２２０が配置される領域では、電気回路１２００の内側に湾曲している。そして、陰極電極１２１４は、この湾曲によってキャパシタ１２２０の陰極電極と接続される。樹脂１２４０は、電気素子１２１０とキャパシタ１２２０との隙間、キャパシタ１２２０の下側、および陰極電極１２１４の湾曲部を封止する（図４１参照）。
【０２７５】
電気回路１２００は、電源９０とＣＰＵ１１０との間に配置され、上述した電気回路１１００Ａと同じ機能を果たす。この場合、電気回路１２００の陽極電極１２１１および陰極電極１２１３が電源９０に接続され、陽極電極１２１２，１２２１および陰極電極１２１４がＣＰＵ１１０に接続される。
【０２７６】
これによって、電気回路１２００は、電源９０から供給された電源電流をキャパシタ１２２０に蓄積し、その蓄積した電源電流をＣＰＵ１１０へ供給するとともに、ＣＰＵ１１０で発生した不要な高周波電流が電源９０側へ漏洩するのを抑制する。
【０２７７】
上述したように、実施の形態６による電気回路は、電源と電気素子との間に配置されたキャパシタと、キャパシタとＣＰＵとの間に配置され、低インピーダンスを有する電気素子とを備えるので、電源から供給された電源電流を蓄積してＣＰＵへ供給するとともに、ＣＰＵで発生した不要な高周波電流を電気素子およびＣＰＵからなる回路に閉じ込める。
【０２７８】
したがって、この発明によれば、不要な高周波電流の電源側への漏洩を抑制できるとともに、電気負荷回路を急速に立ち上げることができる。
【０２７９】
なお、実施の形態６による電気回路１１００においては、電気素子１００に代えて、電気素子１０１，２００，３００，４００，５００，６００，７００，８００のいずれかを用いてもよい。
【０２８０】
また、実施の形態６による電気回路１２００においては、電気素子１０１に代えて、電気素子１００，２００，３００，４００，５００，６００，７００，８００のいずれかを用いてもよい。
【０２８１】
［実施の形態７］
図４２は、実施の形態７による電気回路の構成を示す概略図である。図４２を参照して、実施の形態７による電気回路１３００は、電気素子１３１０，１３２０からなる。電気素子１３１０，１３２０の各々は、図１０に示す電気素子１０１と同じ構成からなる。そして、電気素子１３１０は、陽極電極１３１１，１３１２と、陰極電極１３１３，１３１４とを有する。また、電気素子１３２０は、陽極電極１３２１，１３２２と、陰極電極１３２３，１３２４とを有する。
【０２８２】
電気素子１３１０においては、導体板１１，１２と導体板２１，２２との重複部２０の長さＬ２と幅Ｗ２との関係は、Ｗ２≧Ｌ２に設定される。また、電気素子１３２０においては、導体板１１，１２と導体板２１，２２との重複部２０の長さＬ２と幅Ｗ２との関係は、Ｌ２＞Ｗ２に設定される。したがって、電気素子１３１０は、キャパシタとして機能し、電気素子１３２０は、ノイズフィルタとして機能する。
【０２８３】
図４３は、図４２に示す電気素子１３１０，１３２０の底面図である。図４３を参照して、陽極電極１３１１，１３１２は、電気素子１３１０の長さ方向の両端に配置され、陰極電極１３１３，１３１４は、陽極電極１３１１，１３１２の内側に配置される。より詳細には、陰極電極１３１３は、２つの陽極電極１３１１，１３１２間の中点よりも陽極電極１３１１側に配置され、陰極電極１３１４は、２つの陽極電極１３１１，１３１２間の中点よりも陽極電極１３１２側に配置される。
【０２８４】
また、陽極電極１３２１，１３２２は、電気素子１３２０の長さ方向の両端に配置され、陰極電極１３２３，１３２４は、陽極電極１３２１，１３２２の内側に配置される。より詳細には、陰極電極１３２３は、２つの陽極電極１３２１，１３２２間の中点よりも陽極電極１３２１側に配置され、陰極電極１３２４は、２つの陽極電極１３２１，１３２２間の中点よりも陽極電極１３２２側に配置される。
【０２８５】
図４４は、図４２に示す電気回路１３００が配置される基板の平面図である。図４４を参照して、基板１３３０は、アノード部１３３１〜１３３３と、グランド部１３３４〜１３３９と、切欠部１３４０〜１３４４とを有する。プリント基板上に形成された導体に切欠部１３４０〜１３４４を形成することによって、アノード部１３３１〜１３３３およびグランド部１３３４〜１３３９が形成される。
【０２８６】
アノード部１３３１〜１３３３は、それぞれ、切欠部１３４０，１３４２，１３４４に形成される。グランド部１３３６は、切欠部１３４０，１３４１間に形成され、２つのグランド１３３４，１３３５に接続される。グランド部１３３７は、切欠部１３４１，１３４２間に形成され、２つのグランド１３３４，１３３５に接続される。グランド部１３３７は、切欠部１３４２，１３４３間に形成され、２つのグランド１３３４，１３３５に接続される。グランド部１３３８は、切欠部１３４３２，１３４４間に形成され、２つのグランド１３３４，１３３５に接続される。
【０２８７】
図４２から図４４を参照して、電気素子１３１０の陽極電極１３１１は、アノード部１３３１上に配置され、陽極電極１３１２は、アノード部１３３２上に配置され、陰極電極１３１３は、グランド部１３３４，１３３６，１３３５上に配置され、陰極電極１３１４は、グランド部１３４４，１３３７，１３３５上に配置される。
【０２８８】
また、電気素子１３２０の陽極電極１３２１は、アノード部１３３２上に配置され、陽極電極１３２２は、アノード部１３３３上に配置され、陰極電極１３２３は、グランド部１３３４，１３３８，１３３５上に配置され、陰極電極１３２４は、グランド部１３３４，１３３９，１３３５上に配置される。
【０２８９】
これによって、電気素子１３１０の陽極電極１３１２は、アノード部１３３２を介して電気素子１３２０の陽極電極１３２１と電気的に接続され、電気素子１３１０の陰極電極１３１３，１３１４は、グランド部１３３４，１３３５を介して電気素子１３２０の陰極電極１３２３，１３２４と電気的に接続される。
【０２９０】
そして、電気回路１３００は、電源９０とＣＰＵ１１０との間で使用され、アノード部１３３１側が電源９０に接続され、アノード部１３３３側がＣＰＵ１１０に接続される。その結果、キャパシタとして機能する電気素子１３１０が電源９０側に配置され、ノイズフィルタとして機能する電気素子１３２０がＣＰＵ１１０側に配置される。
【０２９１】
電気回路１３００は、電源９０から電源電流が供給されると、電気素子１３１０（＝キャパシタ）によって電源電流を蓄積し、その蓄積した電源電流を電気素子１３２０（＝ノイズフィルタ）を介してＣＰＵ１１０へ供給するとともに、ＣＰＵ１１０で発生した不要な高周波電流をＣＰＵ１１０および電気素子１３２０（＝ノイズフィルタ）からなる回路に閉じ込める。
【０２９２】
したがって、この発明によれば、不要な高周波電流の電源側への漏洩を抑制できるとともに、電気負荷回路を急速に立ち上げることができる。
【０２９３】
なお、実施の形態７による電気回路１３００においては、電気素子１０１に代えて、電気素子１００，２００，３００，４００，５００，６００，７００，８００のいずれかを用いてもよい。
【０２９４】
図４５は、実施の形態７による他の電気回路の構成を示す概略図である。実施の形態７による電気回路は、図４５に示す電気回路１４００であってもよい。図４５を参照して、電気回路１４００は、電気素子１４１０，１４２０，１４３０からなる。電気素子１４１０は、陽極電極１４１１と、陰極電極１４１２とを有し、陽極電極１４１１に接続された導体板（図示せず）と、陰極電極１４１２に接続された導体板（図示せず）とが互いに対向した構造からなる。そして、電気素子１４１０の２つの導体板は、長さＬ５および幅Ｗ５（＜Ｌ５）を有する。このように、電気素子１４１０は、略長方形からなる平面形状を有し、ノイズフィルタとして機能する。基板１４４０は、グランド部１４４１，１４４３と、アノード部１４４２とを有する。
【０２９５】
図４６は、図４５に示す２つの電気素子１４２０，１４３０の平面図である。図４６を参照して、電気素子１４２０は、陽極電極１４２１と、陰極電極１４２２とを有し、陽極電極１４２１に接続された導体板（図示せず）と、陰極電極１４２２に接続された導体板（図示せず）とが互いに対向した構造からなる。そして、電気素子１４２０の２つの導体板は、長さＬ６および幅Ｗ６（≧Ｌ６）を有する。また、電気素子１４３０は、陽極電極１４３１と、陰極電極１４３２とを有し、陽極電極１４３１に接続された導体板（図示せず）と、陰極電極１４３２に接続された導体板（図示せず）とが互いに対向した構造からなる。そして、電気素子１４３０の２つの導体板は、電気素子１４２０の２つの導体板と同じ寸法を有する。このように、電気素子１４２０，１４３０の各々は、略長方形からなる平面形状を有し、キャパシタとして機能する。
【０２９６】
２つの電気素子１４２０，１４３０が基板１４４０上に配置される場合、電気素子１４２０の陽極電極１４２１および電気素子１４３０の陽極電極１４３１がアノード部１４４２上に配置され、電気素子１４２０の陰極電極１４２２および電気素子１４３０の陰極電極１４３２がグランド部１４４３上に配置される。そして、電気素子１４２０，１４３０間には、空間１４５０が形成される。
【０２９７】
電気素子１４１０は、基板１４４０上に配置された２つの電気素子１４２０，１４３０上に配置される。この場合、電気素子１４１０の陽極電極１４１１が電気素子１４２０の陽極電極１４２１および電気素子１４３０の陽極電極１４３１上に配置され、電気素子１４１０の陰極電極１４１２が電気素子１４２０の陰極電極１４２２および電気素子１４３０の陰極電極１４３２上に配置される。これによって、電気素子１４１０の陽極電極１４１１は、電気素子１４２０の陽極電極１４２１および電気素子１４３０の陽極電極１４３１に接続され、電気素子１４１０の陰極電極１４１２は、電気素子１４２０の陰極電極１４２２および電気素子１４３０の陰極電極１４３２に接続される。
【０２９８】
図４７は、図４５に示すＡ方向からみた電気回路１４００の側面図である。また、図４８は、図４５に示す電気回路１４００の底面図である。電気素子１４０は、電気素子１４３０上に載せられ、電気素子１４１０の陽極電極１４１１は、電気素子１４３０の陽極電極１４３１に接続され、電気素子１４１０の陰極電極１４１２は、電気素子１４３０の陰極電極１４３２に接続される（図４７参照）。そして、２つの電気素子１４２０，１４３０は、空間１４５０を介して配置される（図４８参照）。
【０２９９】
電気回路１４００は、電源９０とＣＰＵ１１０との間で使用され、電気素子１４２０，１４３０の陽極電極１４２１，１４３１および陰極電極１４２２，１４３２が電源９０に接続され、電気素子１４１０の陽極電極１４１１および陰極電極１４１２がＣＰＵ１１０に接続される。
【０３００】
そうすると、電気回路１４００は、電源９０から電源電流が供給されると、電気素子１４２０，１４３０（＝キャパシタ）によって電源電流を蓄積し、その蓄積した電源電流を電気素子１４１０（＝ノイズフィルタ）を介してＣＰＵ１１０へ供給するとともに、ＣＰＵ１１０で発生した不要な高周波電流をＣＰＵ１１０および電気素子１４１０（＝ノイズフィルタ）からなる回路に閉じ込める。
【０３０１】
したがって、この発明によれば、２端子からなる電気素子１４１０と２端子からなる電気素子１４２０，１４３０を用いて不要な高周波電流の電源側への漏洩を抑制できるとともに、電気負荷回路を急速に立ち上げることができる。
【０３０２】
なお、電気回路１４００においては、電気素子１４２０，１４０３のいずれか一方はなくてもよい。キャパシタとして機能する２つの電気素子１４２０，１４３０を設けたのは、電気素子１４１０を安定に配置するためであり、不要な高周波電流の電源側への漏洩を抑制し、電気負荷回路へ電源電流を供給する電気回路は、電気素子１４１０と、電気素子１４２０，１４０３のいずれか一方とを備えていればよい。
【０３０３】
この発明においては、導体板１１，１２は、「第１の導体」を構成し、導体板２１〜２３は、「第２の導体」を構成する。
【０３０４】
また、導線２０１〜２０３は、「第１の導体」を構成し、導線２１１，２１２は、「第２の導体」を構成する。
【０３０５】
さらに、導線３０１〜３０３は、「第１の導体」を構成し、導線３１１〜３１３は、「第２の導体」を構成する。
【０３０６】
さらに、ＣＰＵ１１０は、「電気負荷回路」を構成する。
【０３０７】
さらに、側面１００Ａは、「第１の側面」を構成し、側面１００Ｂは、「第２の側面」を構成し、正面１００Ｄは、「第３の側面」を構成し、裏面１００Ｅは、「第４の側面」を構成する。
【０３０８】
さらに、この発明においては、導体板１１，１２，２１〜２３，２０１，２０２，３０１，３０２，３１１，３１２，４０１，４０２，４１１，４１２は、一般的には、ニッケルを主成分とする金属材料からなり、誘電体層１〜６は、一般的には、ＢａＴｉＯ３を主成分とするセラミック材料からなっていればよい。
【０３０９】
さらに、この発明においては、導体板１１，１２，２１〜２３，２０１，２０２，３０１，３０２，３１１，３１２，４０１，４０２，４１１，４１２の各々は、導体層と同等である。
【０３１０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０３１１】
この発明は、インダクタンスの低減によってインピーダンスを低減可能な電気素子に適用される。また、この発明は、不要な高周波電流の電源側への漏洩を抑制可能な電気回路に適用される。さらに、この発明は、不要な高周波電流の電源側への漏洩を抑制するとともに、電気負荷回路の急速な立ち上がりを実現可能な電気回路に適用される。
【図面の簡単な説明】
【０３１２】
【図１】この発明の実施の形態１による電気素子の構成を示す概略図である。
【図２】図１に示す誘電体層および導体板の寸法を説明するための図である。
【図３】隣接する２つの導体板の平面図である。
【図４】図１に示す電気素子の断面図である。
【図５】図１に示す電気素子の製造方法を説明するための第１の工程図である。
【図６】図１に示す電気素子の製造方法を説明するための第２の工程図である。
【図７】図１に示す電気素子の機能を説明するための斜視図である。
【図８】導線を流れる電流によって生成される磁束密度を説明するための図である。
【図９】２つの導線間において磁気的干渉が生じた場合の実効インダクタンスを説明するための図である。
【図１０】実施の形態１による他の電気素子の構成を示す概略図である。
【図１１】図１に示す電気素子の使用状態を示す概念図である。
【図１２】図１に示す電気素子の減衰量特性の周波数依存性を示す図である。
【図１３】図１に示す電気素子のインピーダンスの周波数依存性を示す図である。
【図１４】図１に示す電気素子のインピーダンスの周波数依存性を示す他の図である。
【図１５】図１に示す電気素子のインピーダンスの周波数依存性を示すさらに他の図である。
【図１６】図１に示す電気素子のインピーダンスの周波数依存性を示すさらに他の図である。
【図１７】実施の形態２による電気素子の構成を示す概略図である。
【図１８】図１７に示す誘電体層および導体板の平面図と電気素子の底面図である。
【図１９】実施の形態３による電気素子の構成を示す概略図である。
【図２０】図１９に示す誘電体層および導体板の平面図と電気素子の底面図である。
【図２１】実施の形態４による電気素子の構成を示す概略図である。
【図２２】図２１に示す誘電体層および導体板の平面図と電気素子の底面図である。
【図２３】この発明の実施の形態による電気素子の第１の変形例を示す概略図である。
【図２４】図２３に示す電気素子の平面図である。
【図２５】この発明の実施の形態による電気素子の第２の変形例を示す概略図である。
【図２６】図２５に示す電気素子の側面図である。
【図２７】この発明の実施の形態による電気素子の第３の変形例を示す概略図である。
【図２８】図２７に示す電気素子の平面図および側面図である。
【図２９】この発明の実施の形態による電気素子の第４の変形例を示す概略図である。
【図３０】図２９に示すＣ方向から見た電気素子の平面図である。
【図３１】実施の形態５による電気回路の構成を示す概略図である。
【図３２】実施の形態６による電気回路の構成を示す概略図である。
【図３３】図３２に示す電気素子の使用状態を示す概念図である。
【図３４】図３２に示すキャパシタの構成を示す斜視図である
【図３５】実施の形態６による電気回路の構成を示す他の概略図である。
【図３６】図３５に示す電気素子およびキャパシタの断面図である。
【図３７】実施の形態６による電気回路の具体的を示す斜視図である。
【図３８】図３７に示すＡ方向から見た電気回路の平面図である。
【図３９】図３７に示すＢ方向から見た電気回路の平面図である。
【図４０】図３７に示すＣ方向から見た電気回路の平面図である。
【図４１】図３７に示す線ＸＸＸＸＩ−ＸＸＸＸＩにおける電気回路の断面図である。
【図４２】実施の形態７による電気回路の構成を示す概略図である。
【図４３】図４２に示す電気素子の底面図である。
【図４４】図４２に示す電気回路が配置される基板の平面図である。
【図４５】実施の形態７による他の電気回路の構成を示す概略図である。
【図４６】図４５に示す２つの電気素子の平面図である。
【図４７】図４５に示すＡ方向からみた電気回路の側面図である。
【図４８】図４５に示す電気回路の底面図である。
【符号の説明】
【０３１３】
１〜６  誘電体層、１０Ａ，１０Ｂ  サイド陽極電極、１０Ｃ，１０Ｄ，２０４，２０５，３０４，３０５  陽極電極、１１，１２，２１〜２３  導体板、２０  重複部分、２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ  サイド陰極電極、２０Ｅ，２０Ｆ，２１３，２１４，３１４，３１５  陰極電極、９０  電源、９１，１１１  正極端子、９２，１１２  負極電極、１００，２００，３００，４００，５００  電気素子、１００Ａ，１００Ｂ  側面、１００Ｃ  底面、１００Ｄ  正面、１００Ｅ  裏面、１１０  ＣＰＵ、１２１〜１２４  リード線、２０１〜２０３，２１１，２１２，３０１〜３０３，３１１〜３１３  導線。
【図１】
2007096272.tif 000008
【図２】
2007096272.tif 000009
【図３】
2007096272.tif 000010
【図４】
2007096272.tif 000011
【図５】
2007096272.tif 000012
【図６】
2007096272.tif 000013
【図７】
2007096272.tif 000014
【図８】
2007096272.tif 000015
【図９】
2007096272.tif 000016
【図１０】
2007096272.tif 000017
【図１１】
2007096272.tif 000018
【図１２】
2007096272.tif 000019
【図１３】
2007096272.tif 000020
【図１４】
2007096272.tif 000021
【図１７】
2007096272.tif 000022
【図１８】
2007096272.tif 000023
【図１９】
2007096272.tif 000024
【図２０】
2007096272.tif 000025
【図２１】
2007096272.tif 000026
【図２２】
2007096272.tif 000027
【図２３】
2007096272.tif 000028
【図２４】
2007096272.tif 000029
【図２５】
2007096272.tif 000030
【図２６】
2007096272.tif 000031
【図２７】
2007096272.tif 000032
【図２８】
2007096272.tif 000033
【図２９】
2007096272.tif 000034
【図３０】
2007096272.tif 000035
【図３１】
2007096272.tif 000036
【図３２】
2007096272.tif 000037
【図３３】
2007096272.tif 000038
【図３４】
2007096272.tif 000039
【図３５】
2007096272.tif 000040
【図３６】
2007096272.tif 000041
【図３７】
2007096272.tif 000042
【図３８】
2007096272.tif 000043
【図３９】
2007096272.tif 000044
【図４０】
2007096272.tif 000045
【図４１】
2007096272.tif 000046
【図４２】
2007096272.tif 000047
【図４３】
2007096272.tif 000048
【図４４】
2007096272.tif 000049
【図４５】
2007096272.tif 000050
【図４６】
2007096272.tif 000051
【図４７】
2007096272.tif 000052
【図４８】
2007096272.tif 000053
【図１５】
2007096272.tif 000054
【図１６】
2007096272.tif 000055