(57)【要約】【課題】安定して、歩留まりよく、水平電荷転送路における電荷の転送速度の向上をはかることのできる固体撮像素子を提供する。また、不純物領域に対してマスクあわせを行う工程を含む半導体装置の製造方法において、あわせずれを防止する。【解決手段】不純物領域形成のためのあわせマークによって形成されたレジストパターンを残した状態で、このあわせマークに相当する領域のレジストパターンをマスクとして部分的にエッチングを行い合わせ溝を形成し、このあわせ溝を位置あわせの基準マークとして用い、不純物領域に対する位置あわせを可能にしたことを特徴とする。【選択図】図１
2007194497.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に、不純物領域を形成する工程と、前記不純物領域に対して位置あわせを行い機能領域を形成する工程とを含む半導体装置の製造方法であって、
前記不純物領域の形成工程が、第１の合わせマークを含む第１のレジストパターンをマスクとして不純物領域を形成する工程と、
前記第１のレジストパターン上に、前記第１の合わせマーク上およびこの周縁に開口を有する第２のレジストパターンを形成する工程と、
前記第１および第２のレジストパターンをマスクとして前記半導体基板表面をエッチングし、あわせ溝を形成する工程と、
前記あわせ溝を基準マークとしてマスクあわせを行い第３のレジストパターンを形成する工程とを含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法を用いた固体撮像素子の製造方法であって、
前記不純物領域を形成する工程が、水平転送路を構成する電荷転送電極の形成に先立ち、
前記水平転送路の端部の第１の領域に、前記第１のあわせマークを含む前記第１のレジストパターンをマスクとして用いてバリアゲート領域の濃度となるように一導電型の不純物を注入するバリアゲート形成工程を含み、
前記バリアゲート形成工程後に、前記第１のレジストパターンを残したまま、この上層に第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして前記半導体基板表面をエッチングすることにより、あわせ溝を形成する工程と、
前記あわせ溝を基準にして、電荷転送電極のパターニングのためのマスクあわせを行い、第３のレジストパターンを形成する工程と、
前記第３のレジストパターンをマスクとして電荷転送電極のパターニングを行う工程とを含む固体撮像素子の製造方法。
【請求項３】
請求項２に記載の固体撮像素子の製造方法であって、
半導体基板上に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して形成され、垂直方向に電荷を転送する複数の垂直電荷転送路と、前記光電変換素子と隣接する前記垂直電荷転送路との間に形成され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を読み出す読み出しゲートと、複数の前記垂直電荷転送路の下端に設けられ、前記垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、前記半導体基板上に前記水平電荷転送路に隣接して形成されるフローティングディフュージョンアンプとを備えた固体撮像素子の製造方法であって、
前記第３のレジストパターンをマスクとして、前記水平転送路を構成する第１層電荷転送電極を形成するに先立ち、前記第１のレジストパターンをマスクとして前記バリアゲート領域を形成する工程を含む固体撮像素子の製造方法。
【請求項４】
請求項３に記載の固体撮像素子の製造方法であって、
前記電荷転送電極を形成する工程に先立ち、前記あわせ溝に対してマスクあわせを行い、単層構造の電荷転送電極を形成する工程を含む固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびこれを用いた固体撮像素子の製造方法に係り、特に、水平電荷転送路のバリアゲートに対して位置精度よく電荷転送電極を形成するためのあわせマークの形成に関する。
【背景技術】
【０００２】
固体撮像装置においては、図５に示すように半導体基板１上に多数の画素が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路５が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路５の一端には、水平電荷転送路７が形成されている。
【０００３】
そして水平電荷転送路７の一端にアンプ１１が形成されている。画素の形成される領域の半導体基板１上に、フォトダイオード（光電変換素子）３０が形成されている。そしてフォトダイオード３０と垂直電荷転送路５との間には、読み出しゲート（トランスファーゲート）が形成されている。
【０００４】
フォトダイオード３０により光電変換された電気信号は、読み出しゲートを通って垂直電荷転送路５に転送される。垂直電荷転送路５内に転送された電荷は、例えば４相駆動方式により垂直方向に転送され、水平電荷転送路７内に入る。水平電荷転送路７内に転送された電荷は、例えば２相駆動方式によりアンプ１１まで転送される。そしてアンプ１１により電気信号を増幅して外部に画像情報を出力するように構成されている。
【０００５】
水平方向に隣接する水平電荷転送電極は、例えば層間絶縁膜を介して電気的に絶縁された第一層目のポリシリコン（１ポリ）と第二層目のポリシリコン（２ポリ）とで形成される。水平方向に隣接する２つの水平電荷転送電極が１組となって、これら１組の水平電荷転送電極同士が共通に接続されている。共通に接続された１組の水平電荷転送電極と、これと水平方向に隣接する他の１組の水平電荷転送電極とに対して、φ１とφ２との電圧が印加される。２相駆動方式により電荷をフローティングディフュージョンの方向へと転送する。
【０００６】
この電荷の転送を容易にするために、ポテンシャルプロファイルのさまざま工夫が提案されている。水平転送路を構成する基板表面に形成されるバリアゲート３２は、図１に示すように電荷転送電極３の端部と一致するように形成する必要がある。図１（ｂ）は電荷転送時のポテンシャル分布の変化を示す図であり、破線のポテンシャルプロファイルから実線のポテンシャルプロファイルへの遷移に伴い電荷が転送される。ところで水平転送路を構成する基板表面に形成されるバリアゲート３２は２層の多結晶シリコン膜で電極を形成する場合には第１層多結晶シリコン層のパターニングにより第１層電極を形成した後、この第１層電極をマスクとして自己整合的に、バリアゲート３２を形成するという方法が取られている。
【０００７】
しかしながら、固体撮像装置における画素信号の読み出し速度の高速化の要求に伴って、水平転送路においても微細化が進む一方であり、加工精度の向上に伴い、単層電極構造の電荷転送電極を、単層の金属膜などの導電性膜のパターニングにより形成する方法も提案されている（特許文献１）。
このように単層の導電性膜で電極を形成する場合、水平転送路を構成する基板表面に形成されるバリアゲートは、電荷転送電極の形成に先立ち、所望のマスクパターンをマスクとしてイオン注入を行うことによって形成される。
【特許文献１】特開２００５-１３６１６０号公報
【０００８】
しかしながら、この場合、電荷転送電極の形成に先立ちバリアゲート形成のためのイオン注入を行う場合、電荷転送電極のとバリアゲート領域とのあわせずれが深刻な問題となっている。このように電荷転送電極とバリアゲート領域とのあわせずれが生じた場合、ポテンシャルギャップやポテンシャルバリアが発生し、転送効率を低下させる原因となる。
例えば、多結晶シリコン層を電極として用いる場合に、まず、このパターニングに際してのフォトリソグラフィ工程におけるマスクあわせのばらつきが例えば４０ｎｍ程度あるとする。
そしてこの転写精度に起因するレジスト寸法のばらつきが、２０ｎｍ、このマスクパターンを用いた多結晶シリコンのエッチング工程におけるエッチングばらつきが２０ｎｍ程度ある。
そしてさらに、バリアゲート領域形成のためのフォトリソグラフィ工程におけるマスクあわせのばらつきが例えば４０ｎｍ程度あるとする。
そしてこの転写精度に起因するレジスト寸法のばらつきが、２０ｎｍ、このマスクパターンを用いた不純物イオンの注入および熱処理によるばらつきが１０ｎｍ程度ある。
このばらつきのトータルは７４ｎｍ程度となる。
【０００９】
特に、水平電荷転送路のポテンシャル勾配形成のためのイオン注入は、砒素とボロンを用いて行っていた。ボロンは拡散係数が大きく、偏析もありポテンシャルのばらつきが生じる原因となり、これが歩留まり低下につながっていた。
【００１０】
このようにイオン注入工程においては、エッチングの場合のように、あわせマークが形成されないため、イオン注入後に行う電荷転送電極形成のためのマスクあわせにおいては、イオン注入によって得られる不純物領域であるバリアゲート領域に対する位置あわせは不可能であり、イオン注入以前のエッチング工程などで形成されたマークを基準とすることになり、ばらつきを抑制するのが困難であった。
また、イオン注入などの不純物導入工程によって得られる不純物領域に対してマスクあわせを行う工程を含む半導体装置の製造方法においても同様の問題があった。
【００１１】
本発明は、前記実情に鑑みてなされたもので、安定して、歩留まりよく、水平電荷転送路における電荷の転送速度の向上をはかることのできる固体撮像素子を提供することを目的とする。
また、不純物領域に対してマスクあわせを行う工程を含む半導体装置の製造方法において、あわせずれを防止することを目的とする。
【発明の開示】
【課題を解決するための手段】
【００１２】
そこで本発明では、不純物領域形成のためのあわせマークによって形成されたレジストパターンを残した状態で、このあわせマークに相当する領域のレジストパターンをマスクとして部分的にエッチングを行い合わせ溝を形成し、このあわせ溝を位置あわせの基準マークとして用い、不純物領域に対する位置あわせを可能にしたことを特徴とする。
【００１３】
すなわち、本発明は、半導体基板内に、不純物領域を形成する工程と、前記不純物領域に対して位置あわせを行い機能領域を形成する工程とを含む半導体装置の製造方法であって、前記不純物領域の形成工程が、第１の合わせマークを含む第１のレジストパターンをマスクとして不純物領域を形成する工程と、前記第１のレジストパターン上に、前記第１の合わせマーク上およびこの周縁に開口を有する第２のレジストパターンを形成する工程と、前記第１および第２のレジストパターンをマスクとして前記半導体基板表面をエッチングし、あわせ溝を形成する工程と、前記あわせ溝を基準マークとしてマスクあわせを行い第３のレジストパターンを形成する工程とを含む。
この構成により、不純物領域に対応してあわせマークを形成することができるため、後続工程において、この工程で形成したあわせ溝を基準マークとして不純物領域に対する位置あわせを行うことが可能となり、位置あわせ精度の向上を図ることができる。
【００１４】
また、本発明は上記方法において、前記不純物領域を形成する工程が、水平転送路を構成する電荷転送電極の形成に先立ち、前記水平転送路の端部の第１の領域に、前記第１のあわせマークを含む前記第１のレジストパターンをマスクとして用いてバリアゲート（ＢＡ）領域の濃度となるように一導電型の不純物を注入するバリアゲート形成工程を含み、
前記バリアゲート形成工程後に、前記第１のレジストパターンを残したまま、この上層に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記半導体基板表面をエッチングすることにより、あわせ溝を形成する工程と、前記あわせ溝を基準にして、電荷転送電極のパターニングのためのマスクあわせを行い、第３のレジストパターンを形成する工程と、前記第３のレジストパターンをマスクとして電荷転送電極のパターニングを行う工程とを含む。
この構成により、イオン注入によって形成された不純物領域であるバリアゲートに対応してあわせ溝を形成することができるため、後続工程である電荷転送電極のパターニングにおいて、この工程で形成したあわせ溝を基準マークとしてバリアゲートに対する位置あわせを行うことが可能となり、バリアゲートの端部と電極の端部とを一致させることができ、位置あわせ精度の向上を図ることができる。
【００１５】
また、本発明は上記方法において、半導体基板上に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して形成され、垂直方向に電荷を転送する複数の垂直電荷転送路と、前記光電変換素子と隣接する前記垂直電荷転送路との間に形成され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を読み出す読み出しゲートと、複数の前記垂直電荷転送路の下端に設けられ、前記垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、前記半導体基板上に前記水平電荷転送路に隣接して形成されるフローティングディフュージョンアンプとを備えた固体撮像素子の製造方法であって、前記第３のレジストパターンをマスクとして、前記水平転送路を構成する第１層電荷転送電極を形成するに先立ち、前記第１のレジストパターンをマスクとして前記バリアゲート領域を形成する工程を含む。
この構成によれば、第１のレジストパターンをマスクとして前記バリアゲート領域を形成した後、第２のレジストパターンを形成して、第１のレジストパターン上のあわせマークに対応する領域の周縁をエッチングしてあわせ溝を形成することができる。従ってこのあわせ溝を電荷転送電極のパターニングのための第３のレジストパターン形成のためのマスクあわせの基準として用いることにより、イオン注入によって形成されたバリアゲートに対応した電極パターンの形成が可能となる。したがってこれらの位置ずれが低減され、水平電荷転送路における電荷転送不良を低減することが可能となる。
【００１６】
また、本発明は上記方法において、前記電荷転送電極を形成する工程に先立ち、第１のレジストパターンによって形成した前記あわせ溝に対してマスクあわせを行い、単層構造の電荷転送電極を形成する工程を含む。
この構成によれば、第１層電極に対して自己整合的にバリアゲートを形成しなくてもあわせ溝によってイオン注入で形成されたバリアゲートに対して直接的に位置あわせを行い、電極パターンの形成を行うことができるため、単層電極構造の電荷転送電極を１回のパターニングで精度よく形成することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
本実施の形態の固体撮像素子の製造方法は、図１（ａ）および（ｂ）に示すような固体撮像素子の製造に際し、バリアゲート３２を形成するためのイオン注入工程におけるマスクとなるレジストパターンＲ１に対して、電荷転送電極のパターニングのためのマスクを位置あわせして、第３のレジストパターンを形成する工程Ｒ３を形成する工程において、第１のレジストパターンＲ１によって形成されるあわせマークをマスクとして、半導体基板上にあわせ溝を形成しておき、このあわせ溝を基準にしてこの第３のレジストパターンを形成するためのマスクをあわせるようにしたことを特徴とする。
【００１８】
この固体撮像素子は図１（ａ）に示すように、水平電荷転送路は、電極間絶縁膜４（模式図であるため、形成領域のみを示す）を隔てて配列された多結晶シリコン膜のパターンからなる電荷転送電極３の下に、Ａｓイオンの注入によって形成されたｎ型のチャネル領域３１が形成されており、さらにこのチャネル領域３１内にボロンイオンの注入によってｐ型のバリアゲート層３２が形成されており、電荷転送電極３の間に位置する電極間領域下にボロンをさらに追加拡散し、ｐ＋型のギャップ抑制層３３を形成して構成されている。
【００１９】
そしてこのポテンシャル分布は図１（ｂ）に示すように形成されており、互いに逆相の２相パルスで駆動され、実線および破線で示すようにポテンシャルを変化させて電荷を転送するように構成されている。
【００２０】
次に、この固体撮像素子の製造方法について説明する。
この方法では、水平電荷転送路中の電荷を転送するためのポテンシャル分布を形成するためのイオン注入工程（、特にバリアゲート３２の形成工程）を電荷転送電極のパターニングに先立ち行い、このバリアゲート３２の端部と一致するように電荷転送電極のパターニングを行うべく、バリアゲート形成のためのマスクである第１のレジストパターンのあわせマーク形成部分のみを用いてエッチングを行い、合わせ溝を形成するようにしたことを特徴とする。
【００２１】
まず、図２（ａ）に示すように、ゲート酸化膜２の形成されたシリコン基板１表面にｎ型チャネル領域３１形成を行うべく、Ａｓのイオン注入を行う。
【００２２】
この後、図２（ｂ）に示すように、バリアゲート形成のためのマスクを用いてシリコン基板１に形成された基準マーク（図示せず）に対してマスクあわせを行い第１のレジストパターンＲ１を形成する。この第１のレジストパターンＲ１は、端部に第１のあわせマークＭをもつように形成される。そしてこの第１のレジストパターンＲ１をマスクとしてｎ型チャネル領域３１内にバリアゲート形成のためのボロンイオンを注入しｐ型不純物領域からなるバリアゲート３２を形成する。
【００２３】
そして、図２（ｃ）に示すように、第１のレジストパターンＲ１を残したまま第２のレジストを塗布し、あわせマーク形成領域のみに開口を有する第２のレジストパターンＲ２を形成し、エッチングを行うことにより、開口部のあわせマーク周辺のゲート酸化膜２およびシリコン基板１表面をエッチングし、あわせ溝Ｇを形成する。
【００２４】
そして、図３（ａ）に示すように、第１および第２のレジストパターンＲ１，Ｒ２を剥離し、図３（ｂ）に示すように、ＣＶＤ法により多結晶シリコン層３を形成する。
この後、図３（ｃ）に示すように、レジストを塗布し、前記あわせ溝Ｇに対してマスクあわせを行い、露光することにより第３のレジストパターンＲ３を形成する。
そして、図４（ａ）に示すように、第３のレジストパターンＲ３をマスクとしてＲＩＥを行い、電極間領域に相当する領域の多結晶シリコン膜をエッチング除去する。
そしてこの第３のレジストパターンＲ３を剥離し、図４（ｂ）に示すように、単層構造の電荷転送電極３を形成する。
この後、図４（ｃ）に示すように、この電極間領域にボロンイオンを追加注入し、ギャップ注入層３３を形成する。
この後、電極間絶縁膜を形成するとともに、遮光膜、平坦化膜、カラーフィルタ層、レンズを順次形成し、固体撮像素子が完成する。
【００２５】
本発明の方法によれば、イオン注入により不純物領域を形成した後、電荷転送電極のパターニングを行う場合にも、イオン注入用マスクによって形成されたあわせマークを用いて形成されたあわせ溝を基準にして電荷転送電極のパターニングを行うことにより、不純物領域に対して位置精度よく電荷転送電極を形成することができる。
【００２６】
この方法によれば、多結晶シリコン層を電極として用いる場合に、まず、このパターニングに際してのフォトリソグラフィ工程におけるマスクあわせのばらつきがこのあわせ溝を用いることにより、従来の半分程度に抑えられる。例えば２０ｎｍ程度にすることができた。
そしてこのマスクパターンを用いた多結晶シリコンのエッチング工程におけるエッチングばらつきが２０ｎｍ程度ある。
そしてさらに、バリアゲート領域形成のためのフォトリソグラフィ工程における転写精度に起因するレジスト寸法のばらつきが、２０ｎｍ、このマスクパターンを用いた不純物イオンの注入および熱処理によるばらつきが１０ｎｍ程度ある。
このばらつきのトータルは４８ｎｍ程度となり、従来の６０％程度に抑えることができた。
【００２７】
さらにまた、ターゲット形成後の熱処理をＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｅａｌｉｎｇ）にすることにより、熱処理によるばらつきを５ｎｍ程度に抑制することができ、さらなる精度の向上をはかることができる。
【００２８】
以上に説明したように、本実施の形態による固体撮像素子においては、不純物領域と電荷転送電極とが精度よく位置あわせされて形成されており、水平電荷転送路における電荷の転送効率が向上する。特に、低照度時には電子数が少ないが、そのような場合でも電子を滞りなくアンプまで転送することが可能である。
【００２９】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【産業上の利用可能性】
【００３０】
以上説明してきたように、本発明の固体撮像装置によれば、水平電荷転送路における電荷の転送効率が向上することから、CCD（Charge  Coupled  Device）を含む固体撮像素子は、携帯電話やデジタルカメラなど種々の電子部品に適用可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１の固体撮像素子の要部説明図
【図２】本発明の実施の形態１の固体撮像素子の製造工程図
【図３】本発明の実施の形態１の固体撮像素子の製造工程図
【図４】本発明の実施の形態１の固体撮像素子の製造工程図
【図５】固体撮像素子の構成説明図
【符号の説明】
【００３２】
１  シリコン基板
２  ゲート酸化膜
３ａ、３ｂ、３  電荷転送電極
３１  チャネル領域
３２  バリアゲート（ＢＡ）領域
３３  ギャップ抑制層
Ｍ  あわせマーク
Ｇ  あわせ溝
４  電極間絶縁膜
【図１】
2007194497.tif 000003
【図２】
2007194497.tif 000004
【図３】
2007194497.tif 000005
【図４】
2007194497.tif 000006
【図５】
2007194497.tif 000007