(57)【要約】【課題】本発明は、従来に比較して消去後の閾値電圧分布を狭くすることが可能な不揮発性半導体記憶装置及びメモリセル消去方法を提供することを目的とする。【解決手段】不揮発性半導体記憶装置は、メモリセルアレイの全体又は一部をなす複数の不揮発性メモリセルと、複数の不揮発性メモリセルを一括消去する第１の一括消去処理の後に、不揮発性メモリセルの各々について閾値電圧が所定電圧以下か否かを判別し、閾値電圧が所定電圧以下であることを示す判別結果に応答して不揮発性メモリセルの閾値電圧を上昇させる書戻し処理を実行し、書戻し処理後に不揮発性メモリセルを一括消去する第２の一括消去処理を実行するよう機能する制御回路を含む。【選択図】図６
2007128625.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルアレイの全体又は一部をなす複数の不揮発性メモリセルと、
該複数の不揮発性メモリセルを第１の消去確認電圧以下の閾値電圧まで一括消去する第１の一括消去処理の後に、該不揮発性メモリセルの各々について閾値電圧が第１の消去度合判別電圧以下か否かを判別し、該閾値電圧が該第１の消去度合判別電圧以下であることを示す判別結果に応答して該不揮発性メモリセルの該閾値電圧を該第１の消去度合判別電圧より高い第１の書戻し確認電圧以上に上昇させる第１の書戻し処理を実行し、該第１の書戻し処理後に該不揮発性メモリセルを第２の消去確認電圧以下の閾値電圧まで一括消去する第２の一括消去処理を実行するよう機能する制御回路
を含むことを特徴とする不揮発性半導体記憶装置。
【請求項２】
該第１の一括消去処理に伴う第１の消去確認処理において該不揮発性メモリセルと比較される第１消去処理用リファレンスセルと、
該第１の消去度合判別処理において該不揮発性メモリセルと比較される第１消去度合判別処理用リファレンスセルと、
該第２の一括消去処理に伴う第２の消去確認処理において該不揮発性メモリセルと比較される第２消去処理用リファレンスセル
を更に含み、該第２消去処理用リファレンスセルの閾値電圧は該第１消去処理用リファレンスセルの閾値電圧よりも低いことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
該第１の書戻し処理に伴う該第１の書戻し確認処理において該不揮発性メモリセルと比較される第１の書戻し確認用リファレンスセルを更に含み、該第１の書戻し確認用リファレンスセルの閾値電圧は該第１消去処理用リファレンスセルの閾値電圧よりも高いことを特徴とする請求項２記載の不揮発性半導体記憶装置。
【請求項４】
該制御回路は、該第１の一括消去処理の前に該複数の不揮発性メモリセルのうち消去状態にあるメモリセルに書込みを行なう予備書込み処理を実行するよう機能することを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項５】
該予備書込み処理に伴う書込み確認処理において該不揮発性メモリセルと比較される書込み確認用リファレンスセルと、
該第１の書戻し処理に伴う書戻し確認処理において該不揮発性メモリセルと比較される第１の書戻し確認用リファレンスセル
を更に含み、該第１の書戻し確認用リファレンスセルの閾値電圧は該書込み確認用リファレンスセルの閾値電圧よりも低いことを特徴とする請求項４記載の不揮発性半導体記憶装置。
【請求項６】
メモリセルアレイの全体又は一部をなす複数の不揮発性メモリセルと、
該複数の不揮発性メモリセルを第１の消去確認電圧以下の閾値電圧まで一括消去する第１の一括消去処理の後に、該不揮発性メモリセルの各々について閾値電圧が第１の消去度合判別電圧以下か否かを判別し、該閾値電圧が該第１の消去度合判別電圧以下であることを示す判別結果に応答して該不揮発性メモリセルの該閾値電圧を第１の書戻し確認電圧以上に上昇させる第１の書戻し処理を実行し、該第１の書戻し処理後に該不揮発性メモリセルの各々について閾値電圧が第２の消去度合判別電圧以下か否かを判別し、該閾値電圧が該第２の消去度合判別電圧以下であることを示す判別結果に応答して該不揮発性メモリセルの該閾値電圧を第２の書戻し確認電圧以上に上昇させる第２の書戻し処理を実行し、該第２の書戻し処理後に該不揮発性メモリセルを該第２の消去確認電圧以下の閾値電圧まで一括消去する第２の一括消去処理を実行するよう機能する制御回路を含み、
該第１の消去度合判別電圧より該第２の消去度合判別電圧が高く、該第２の消去度合判別電圧より該第２の書戻し確認電圧が高く、該第２の書戻し確認電圧より該第１の書戻し確認電圧が高いことを特徴とする不揮発性半導体記憶装置。
【請求項７】
該第１の消去度合判別処理と該第１の書き戻し処理を含む前処理は複数回実行され、該複数回の前処理に伴う複数回の消去度合判別処理と書戻し確認処理において該不揮発性メモリセルと比較される複数個の消去度合判別処理用リファレンスセルと書戻し確認用リファレンスセルを更に含み、該複数個の消去度合判別処理用リファレンスセルと書戻し確認用リファレンスセルはそれぞれ異なる閾値電圧を有することを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項８】
メモリセルアレイの全体又は一部をなす複数の不揮発性メモリセルを一括消去する不揮発性半導体記憶装置において、
該複数の不揮発性メモリセルを一括消去する第１の一括消去段階と、
該第１の一括消去段階後に該不揮発性メモリセルの各々について閾値電圧が所定電圧以下か否かを判別する判別段階と、
該判別段階の判別結果に応じて該閾値電圧が該所定電圧以下である該不揮発性メモリセルの該閾値電圧を該判別段階の該所定電圧よりさらに高く上昇させる書戻し段階と、
該書戻し段階後に該不揮発性メモリセルを一括消去する第２の一括消去段階
を含むことを特徴とする不揮発性メモリセル消去方法。
【請求項９】
該第１の一括消去段階は該複数の不揮発性メモリセルの全てについて該閾値電圧が第１の閾値電圧以下であることを確実する第１の消去確認段階を含み、該第２の一括消去段階は該複数の不揮発性メモリセルの全てについて該閾値電圧が第２の閾値電圧以下であることを確実する第２の消去確認段階を含み、該第２の閾値電圧は該第１の閾値電圧よりも低いことを特徴とする請求項８記載の不揮発性メモリセル消去方法。
【請求項１０】
該第１の一括消去段階の前に該複数の不揮発性メモリセルのうち消去状態にあるメモリセルに書込みを行なう予備書込み段階を更に含み、該予備書込み段階に伴う書込み確認処理における書込み確認基準電圧と、該書戻し処理に伴う書戻し確認処理における書戻し確認基準電圧とは異なることを特徴とする請求項８記載の不揮発性メモリセル消去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置及びメモリセル消去方法に関し、詳しくは不揮発性半導体記憶装置及び不揮発性メモリセル消去方法に関する。
【背景技術】
【０００２】
メモリセルに対して電気的に書込及び消去可能な不揮発性半導体記憶装置として、フラッシュメモリが一般によく用いられる。フラッシュメモリにおける消去動作は、メモリセルアレイ全体に対して又はブロック単位での一括消去として実行される。即ち、メモリセルアレイの全部について又はメモリセルアレイを分割したブロック毎に、メモリセルが纏めて消去される。
【０００３】
フラッシュメモリでは、メモリセルのフローティングゲートに対して電子を注入又は引き抜くことにより、メモリセルに対する書込又は消去を行なう。フラッシュメモリの性質として、フローティングゲートに存在する電子の量に応じて、メモリセルの閾値電圧が決まる。これを利用して、電子がフローティングゲートに注入された高閾値電圧の状態（書込状態）を例えば論理“0”に対応させ、電子がフローティングゲートから引き抜かれた低閾値電圧の状態（消去状態）を例えば論理“1”に対応させている。
【０００４】
フラッシュメモリでは、メモリセルを構成しているトランジスタの酸化膜の膜厚や微少欠陥等の製造ばらつきに起因して、消去速度がメモリセル毎に異なる。従って、同じ消去動作を実行しても、消去し易いセルは低い閾値電圧に設定され、消去し難いセルは高い閾値電圧に設定されることになる。この結果、メモリセルの閾値電圧は一定とならず、メモリセルアレイ全体として見ると、閾値電圧がある分布を有することになる。
【０００５】
図１乃至図３は、従来のフラッシュメモリにおけるメモリ消去動作を説明するための図である。各図において、横軸はメモリセルアレイの各メモリセルの閾値電圧であり、縦軸はある閾値電圧を有するメモリセルアレイ中のメモリセル数を示す。
【０００６】
メモリセルアレイ全体或いは消去対象のブロック（以降単にメモリセルアレイと呼ぶ）を消去するためには、まずメモリセルアレイの各メモリセルを書き込み状態にする「予備書込み」を実行する。このためには、図１に示される閾値電圧ＶＴｐを有するリファレンスセルに流れる電流とメモリセルアレイの各セルの読み出し電流とを比較する書込み確認を実行し、メモリセルアレイの各メモリセルが書込み確認をパスして書き込み状態になるまで、各メモリセルの書込み動作を実行する。「予備書込み」の結果、図２に分布Ｄ２として示すように、全てのメモリセルの閾値電圧がＶＴｐよりも高い論理“0”の状態に設定される。
【０００７】
次に「予備書込み」後のメモリセルアレイに対して一括消去を行なう。このためには、図２に示される閾値電圧ＶＴｅを有するリファレンスセルに流れる電流とメモリセルアレイの各セルの読み出し電流とを比較する消去確認を実行し、メモリセルアレイの各メモリセルが消去確認をパスして消去状態になるまで、メモリセルアレイの一括消去動作を実行する。この結果、図３に分布Ｄ３として示すように、全てのメモリセルの閾値電圧がＶＴｅよりも低い論理“１”の状態に設定される。
【０００８】
このように消去動作の前に予備書込みを実行する理由を以下に説明する。消去前のメモリセルアレイにおいては、図1に示すように分布Ｄ１１を有する論理“1”のメモリセルと、分布Ｄ１０を有する論理“０”のメモリセルとが存在する。メモリセルアレイを一括消去すると、全てのメモリセルが同様に消去されるために、論理“1”であったメモリセルは論理“０”であったメモリセルよりも低い閾値電圧になり易い。このためにメモリセル全体の閾値電圧分布が極端に広い分布になってしまう。このような広い閾値電圧分布をできるだけ避けるために、上述のように消去動作の前に予備書込みを実行している。
【０００９】
フラッシュメモリにおいて、メモリセルのデータを読み出すためには、選択ワード線に電圧VWLsを印加し、非選択のワード線に電圧VWLuを印加する。また読み出しリファレンスセルのワード線にも電圧VLWsを印加する。この読み出しリファレンスセルは閾値電圧ＶＴｒを有する。電圧VLWs、電圧VWLu、閾値電圧ＶＴが図１乃至図３に示されている。
【００１０】
選択ワード線に接続されたメモリセルの電流とリファレンスセルの電流とをセンスアンプで比較して、メモリセルの電流の方が大きければ（閾値電圧が低ければ）論理“1”と判定する。逆にメモリセルの電流の方が小さければ（閾値電圧が高ければ）論理“0”と判定する。
【００１１】
論理“1”のメモリセルの閾値電圧の上限は、消去確認基準電圧ＶＴｅ（消去確認用リファレンスセルの閾値電圧）により制御される。論理“1”のメモリセルを論理“１”と判定するために、読み出しリファレンスセルの閾値電圧ＶＴｒは消去確認基準電圧ＶＴｅに比べて所定の電圧ΔＶＴ１だけ高い必要がある。この電圧ΔＶＴ１の値は、センスアンプの特性と要求される読み出し速度に依存する。
【００１２】
また読み出し時に比較対象のリファレンスセルに電流を流す必要があるので、選択ワード線電圧ＶＷＬｓは読み出しリファレンスセルの閾値電圧ＶＴｒに比べて所定の電圧ΔＶＴ０だけ高い必要がある。この電圧ΔＶＴ０の値は、要求される読み出し速度に依存する。
【００１３】
従って、図１に示されるような閾値電圧分布のメモリセルの値を正しく読み出すためには、選択ワード線電圧ＶＷＬｓは、消去確認基準電圧ＶＴｅよりΔＶＴ１＋ΔＶＴ０だけ高い電圧に設定される必要がある。例えば、ＶＴｅ＝２．５Ｖ、ΔＶＴ１＝０．５Ｖ、ΔＶＴ０＝１Ｖとすると選択ワード線電圧ＶＷＬｓは４Ｖになる。この場合、フラッシュメモリの電源電圧が５Ｖであれば、適切なワード線電圧を容易に生成することができる。
【００１４】
しかし近年、フラッシュメモリの電源電圧は５Ｖから３Ｖ、更には１．８Ｖと低くなる傾向にある。低い電源電圧から適切な選択ワード線電圧ＶＷＬｓを生成するためには昇圧する必要があるが、昇圧すると消費電流が増大してしまうので、選択ワード線電圧ＶＷＬｓを低く抑えることが求められている。
【００１５】
図１乃至図３において選択ワード線電圧ＶＷＬｓを低く抑えるためには、消去確認基準電圧ＶＴｅを低くすればよい。しかし消去確認基準電圧ＶＴｅを低くすると、消去動作後の閾値電圧分布Ｄ３全体が電圧の低いほうにシフトすることになる。この場合、閾値電圧分布Ｄ３の左端に近いメモリセルが過消去状態になってしまうという問題がある。メモリセルが過消去になると、ワード線に非選択ワード線電圧ＶＷＬｕが印加されても、メモリセルに電流が流れてしまう。このために選択メモリセルの電流に非選択メモリセルの電流がノイズとして重畳され、読み出し動作を正常に行うことが困難になる。
【特許文献１】特開２００１−１８４８７６号公報
【特許文献２】特開２００３−１６２８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
以上を鑑みて、本発明は、従来に比較して消去後の閾値電圧分布を狭くすることが可能な不揮発性半導体記憶装置及びメモリセル消去方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明による不揮発性半導体記憶装置は、メモリセルアレイの全体又は一部をなす複数の不揮発性メモリセルと、該複数の不揮発性メモリセルを一括消去する第１の一括消去処理の後に、該不揮発性メモリセルの各々について閾値電圧が消去度合判別電圧以下か否かを判別し、該閾値電圧が該消去度合判別電圧以下であることを示す判別結果に応答して該不揮発性メモリセルの該閾値電圧を該消去度合判別電圧より高い書戻し確認電圧以上に上昇させる書戻し処理を実行し、該書戻し処理後に該不揮発性メモリセルを一括消去する第２の一括消去処理を実行するよう機能する制御回路を含むことを特徴とする。
【００１８】
また不揮発性メモリセル消去方法は、メモリセルアレイの全体又は一部をなす複数の不揮発性メモリセルを一括消去する不揮発性半導体記憶装置において、該複数の不揮発性メモリセルを一括消去する第１の一括消去段階と、該第１の一括消去段階後に該不揮発性メモリセルの各々について閾値電圧が所定電圧以下か否かを判別する判別段階と、該判別段階の判別結果に応じて該閾値電圧が該所定電圧以下である該不揮発性メモリセルの該閾値電圧を該判別段階の該所定電圧よりさらに高く上昇させる書戻し段階と、該書戻し段階後に該不揮発性メモリセルを一括消去する第２の一括消去段階を含むことを特徴とする。
【発明の効果】
【００１９】
本発明の少なくとも１つの実施例によれば、まず第１の消去動作を行い、次に消去度合判別処理と書き戻し処理を含む前処理を実行し、その後に第２の消去動作を実行している。この消去度合判別処理と書き戻し処理を含む前処理により、比較的消去し易い特性を有するメモリセルについて比較的消去し難い特性を有するメモリセルより閾値電圧を上げてやることで、第２の消去動作後に現れる全体の閾値電圧分布を狭くすることができる。即ち、第１の消去動作後の閾値分布において所定の閾値電圧以下のメモリセルの閾値電圧を第２の消去動作前に所定の閾値電圧以上のメモリセルの閾値電圧より高く引き上げておくことで、第２の消去動作後の閾値電圧分布の左端の位置を右側にずらすことができる。
【００２０】
この結果、低い電源電圧から適切な選択ワード線電圧を生成することが容易となり、またワード線電圧の生成のために昇圧が必要な場合であっても昇圧率を低く抑えて、消費電流を抑制することが可能となる。またメモリセルが過消去になることなく、読み出し動作を正常に行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００２２】
図４は、本発明を適用する不揮発性半導体記憶装置の構成の一例を示す図である。図４の不揮発性半導体記憶装置１０は、制御回路１１、Ｉ／Ｏ回路（入出力回路）１２、アドレスバッファ１３、ロウデコーダ１４、ワード線バイアス回路１４Ａ、カラムデコーダ１５、カラムセレクト１５Ａ、メモリセルアレイ１６、センスアンプ１７、ライトアンプ１８、内部電圧発生回路１９、リファレンスセル２０、リファレンスワード線バイアス回路２１、及びリファレンスセレクト２２を含む。
【００２３】
制御回路１１は、チップイネーブル／ＣＥ、アウトプットイネーブル／ＯＥ、ライトイネーブル／ＷＥ等の制御信号を外部から受け取る。制御回路１１は、これら制御信号に基づいてステートマシンとして動作して、不揮発性半導体記憶装置１０の各部の動作を制御する。
【００２４】
Ｉ／Ｏ回路１２は、外部からデータを受け取り、このデータをライトアンプ１８に供給する。アドレスバッファ１３は、外部から供給されるアドレス信号を受け取りラッチすると共に、このアドレス信号を制御回路１１、ロウデコーダ１４、及びカラムデコーダ１５に供給する。ロウデコーダ１４は、アドレスバッファ１３から供給されたアドレスをデコードし、デコード結果をワード線バイアス回路１４Ａに供給する。ワード線バイアス回路１４Ａは、メモリセルアレイ１６に設けられたワード線を、ロウデコーダ１４からのデコード結果に応じて選択活性化させる。カラムデコーダ１５は、アドレスバッファ１３から供給されたアドレスをデコードして、デコードアドレス信号に基づいてカラムセレクト１５Ａを選択的に開閉する。これによりカラムセレクト１５Ａは、メモリセルアレイ１６のビット線を選択的にセンスアンプ１７に接続する。
【００２５】
メモリセルアレイ１６は、メモリセルトランジスタの配列、ワード線、ビット線等を含み、各メモリセルトランジスタにデータを記憶する。データ読み出し時には、活性化ワード線で指定されるメモリセルからのデータが、ビット線に読み出される。書込み或いは消去時には、ワード線及びビット線をそれぞれの動作に応じた適当な電位に設定することで、メモリセルに対する電荷注入或いは電荷抜き取りの動作を実行する。メモリセルアレイ１６は、各々がメモリセル配列を含む複数のブロックに分割されており、ブロック毎に消去動作が実行される構成であってもよい。
【００２６】
図５は、メモリセルアレイ１６の構成の一例を示す図である。図５のメモリセルアレイ１６は、縦ｍ行、横ｎ列に配列されたメモリセルＭＣ００乃至ＭＣｍｎ、ワード線ＷＬ０乃至ＷＬｍ、及びビット線ＢＬ０乃至ＢＬｎを含む。同一行（例えば第ｘ行）のメモリセルＭＣｘ０乃至ＭＣｘｎのゲートが同一のワード線ＷＬｘに接続され、同一列（例えば第ｙ列）のメモリセルＭＣ０ｙ乃至ＭＣｍｙのドレインが同一のビット線ＢＬｙに接続されている。
【００２７】
図４のロウデコーダ１４によりメモリセルアレイ１６の行が選択され、選択行のワード線がワード線バイアス回路１４Ａにより選択活性化される。また図４のカラムデコーダ１５によりメモリセルアレイ１６の列が指定され、指定列のビット線がカラムセレクト１５Ａを介してセンスアンプ１７に結合される。
【００２８】
図４を再び参照し、センスアンプ１７は、ロウデコーダ１４及びカラムデコーダ１５によって指定されメモリセルアレイ１６から供給されるデータの電流を、リファレンス電流と比較することで、データが０であるか１であるかの判定を行う。判定結果は読み出しデータとして、Ｉ／Ｏ回路１２に供給される。
【００２９】
書込み動作及び消去動作に伴う確認動作は、ロウデコーダ１４及びカラムデコーダ１５によって指定されメモリセルアレイ１６から供給されたデータの電流を、書込み確認用及び消去確認用リファレンスセルの示すリファレンス電流と比較することで行われる。なお書込み動作においては、ライトアンプ１８に設けられたデータラッチに書き込みデータが格納され、このデータに基づいてメモリセルアレイ１６のワード線及びビット線を適当な電位に設定することで、メモリセルに対する電荷注入を実行する。
【００３０】
リファレンス電流は、リファレンスセル２０からリファレンスセレクト２２を介してセンスアンプ１７に供給される。リファレンスセル２０には、例えば読み出し判定用リファレンスセル、書込み確認用リファレンスセル、消去確認用リファレンスセル等を含む複数のリファレンスセルが設けられている。リファレンスワード線バイアス回路２１が、制御回路１１の制御下で動作して、内部電圧発生回路１９から供給される電圧をリファレンスセル２０のリファレンスセルのワード線に印加する。またリファレンスセレクト２２が、制御回路１１の制御下で動作して、所望のリファレンスセルを選択し、選択したリファレンスセルをセンスアンプ１７に結合する。本願発明の実施例においては、リファレンスセル２０は、後述するように消去度合い判別用のリファレンスセル、書き戻し確認用のリファレンスセル、第２の消去確認用のリファレンスセル等を更に含む。
【００３１】
内部電圧発生回路１９は、制御回路１１の制御下で動作して、書込み用の高電圧、消去用の負電圧、ワード線電位等を生成する。書込み用高電圧はワード線バイアス回路１４Ａ等を介してメモリセルアレイ１６に供給され、ライトアンプ１８に格納されている書込みデータに基づいたデータ書込み動作が実行される。消去用負電圧はワード線バイアス回路１４Ａ等を介してメモリセルアレイ１６に供給され、メモリセルアレイ１６全体に対する一括消去動作又はブロック単位での一括消去動作を実行する。またワード線電位は、ワード線バイアス回路１４Ａを介してメモリセルアレイ１６のワード線に供給されるとともに、リファレンスワード線バイアス回路２１を介してリファレンスセル２０のワード線に供給される。
【００３２】
図６は、本発明による消去動作の第１の実施例を示すフローチャートである。図７乃至図１０は、本発明による消去動作の第１の実施例を説明するための図である。図７乃至図１０において、横軸はメモリセルアレイの各メモリセルの閾値電圧であり、縦軸はある閾値電圧を有するメモリセルアレイ中のメモリセル数を示す。なお消去動作はメモリセルアレイ全体或いは消去対象のブロック単位で実行されるが、以下の説明では、簡単のために単にメモリセルアレイとして説明する。
【００３３】
図６のステップＳ１において予備書込みを実行する。これは図１及び図２を参照して説明した予備書込み動作と同様である。閾値電圧ＶＴｐを有するリファレンスセルに流れる電流とメモリセルアレイの各セルの読み出し電流とを比較する書込み確認を実行し、メモリセルアレイの各メモリセルが書込み確認をパスして書き込み状態になるまで、各メモリセルの書込み動作を実行する。「予備書込み」の結果、図７に分布Ｄ７として示すように、全てのメモリセルの閾値電圧がＶＴｐよりも高い論理“0”の状態に設定される。
【００３４】
次に、ステップＳ２において、第１の消去確認を実行する。即ち、図７に示される閾値電圧ＶＴｅ１を有するリファレンスセルに流れる電流とメモリセルアレイの各セルの読み出し電流とを比較する消去確認を実行する。消去状態でないメモリセルが存在する場合には、ステップＳ３において、メモリセルアレイに対して第１の一括消去を行なう。
【００３５】
ステップＳ２及びＳ３を必要に応じて繰り返し、メモリセルアレイの各メモリセルが消去確認基準電圧ＶＴｅ１の消去確認をパスして消去状態になるまで、メモリセルアレイの一括消去動作を実行する。この結果、図８に分布Ｄ８として示すように、全てのメモリセルの閾値電圧がＶＴｅ１よりも低い論理状態に設定される。
【００３６】
次にステップＳ４において消去度合い判別処理を実行する。即ち、図８に示される閾値電圧ＶＴｃを有するリファレンスセルに流れる電流とメモリセルアレイの各メモリセルの読み出し電流とを比較して、各メモリセルの閾値電圧とＶＴｃとの大小関係を判定する。メモリセルの閾値電圧がＶＴｃより大きい場合（閾値分布Ｄ８２のメモリセルの場合）には、消去度合い判別の結果はパスを示す。パスの場合には、ステップＳ７に進む。
【００３７】
メモリセルの閾値電圧がＶＴｃ以下の場合には、消去度合い判別の結果はフェイルを示す。この場合は、ステップＳ５及びステップＳ６で、書戻し処理及び書戻し確認を実行する。即ち、消去度合い判別にフェイルしたメモリセル（閾値分布Ｄ８１のメモリセル）に対して、閾値電圧ＶＴｍを書戻し確認基準電圧として用いて、書込み動作を実行する。具体的には、閾値電圧ＶＴｍを有するリファレンスセルに流れる電流と消去度合い判別にフェイルしたメモリセルの読み出し電流とを比較する書戻し確認を実行し、各メモリセルが書戻し確認をパスして書戻し状態になるまで、各メモリセルの書込み動作を実行する。書戻し処理の結果、図９に分布Ｄ９として示すように、消去度合い判別にフェイルした全てのメモリセルの閾値電圧がＶＴｍよりも高い論理状態に設定される。
【００３８】
次に、ステップＳ７において、第２の消去確認を実行する。即ち、図１０に示される閾値電圧ＶＴｅ２（＜ＶＴｅ１）を有するリファレンスセルに流れる電流とメモリセルアレイの各セルの読み出し電流とを比較する消去確認を実行する。消去状態でないメモリセルが存在する場合には、ステップＳ８において、メモリセルアレイに対して第２の一括消去を行なう。
【００３９】
ステップＳ７及びＳ８を必要に応じて繰り返し、メモリセルアレイの各メモリセルが消去確認基準電圧ＶＴｅ２の消去確認をパスして消去状態になるまで、メモリセルアレイの一括消去動作を実行する。この結果、図１０に分布Ｄ１０として示すように、全てのメモリセルの閾値電圧がＶＴｅ２よりも低い論理“１”の状態に設定される。
【００４０】
図８の状態から、書き戻し処理を実行することなく第２の消去動作を実行したとすると、単純に考えた場合であっても、閾値分布Ｄ８の広がりはそのままで、閾値分布の位置が電圧の低い方（即ち図面左方向）にシフトすることになる。この場合、図８の閾値分布Ｄ８の左端にあるメモリセルの閾値電圧は、非選択ワード線電圧ＶＷＬｕよりも低くなり、過消去となる可能性が高い。
【００４１】
また、より厳密に考えると、図８の閾値分布Ｄ８の中心より右側にあるメモリセルは消去し難い特性であり、中心より左側にあるメモリセルは消去し易い特性であると考えられる。従って、実際には、書き戻し処理を実行することなく第２の消去動作を実行したとすると、閾値分布が更に広がりながら、閾値分布の位置が電圧の低い方にシフトすることになる。この場合、図８の閾値分布Ｄ８の左端にあるメモリセルの閾値電圧は、過消去となる可能性が極めて高い。
【００４２】
本発明の消去動作の第１の実施例では、図６のフローチャートに示すように、まず第１の消去動作を行い、次に消去度合判別処理と書き戻し処理を含む前処理を実行し、その後に第２の消去動作を実行している。この消去度合判別処理と書き戻し処理を含む前処理により、図８の閾値分布Ｄ８の中心より左側の閾値分布D81にあるメモリセルは、図８の閾値分布Ｄ８の中心より右側の閾値分布D82にあるメモリセルより比較的消去し易い特性を有するメモリセルなので、閾値分布D82にあるメモリセルより閾値電圧を上げてやることで、第２の消去動作後に現れる全体の閾値電圧分布を狭くすることができる。即ち、第１の消去動作の消去確認基準電圧ＶＴｅ１よりも低い第２の消去動作の消去確認基準電圧ＶＴｅ２以下まで、全てのメモリセルの閾値電圧を下げながらも、第１の消去動作後の閾値分布において所定の閾値電圧ＶＴｃ以下のメモリセルの閾値電圧を第２の消去動作前に引き上げておくことで、第２の消去動作後の閾値電圧分布の左端の位置を右側にずらすことができる。
【００４３】
図１１は、本発明による消去動作の第１の実施例を実行する不揮発性半導体記憶装置に用いられるリファレンスセル２０の構成の一例を示す図である。図１１のリファレンスセル２０は、第１の消去動作の消去確認用のリファレンスセルＭＣＲｅ１、読み出し判定用リファレンスセルＭＣＲｒ、書込み確認用リファレンスセルＭＣＲｐ、消去度合い判別用リファレンスセルＭＣＲｃ、書戻し確認用リファレンスセルＭＣＲｍ、及び第２の消去動作の消去確認用のリファレンスセルＭＣＲｅ２を含む。
【００４４】
第１の消去動作の消去確認用のリファレンスセルＭＣＲｅ１は閾値電圧ＶＴｅ１を有し、読み出し判定用リファレンスセルＭＣＲｒは閾値電圧ＶＴｒを有し、書込み確認用リファレンスセルＭＣＲｐは閾値電圧ＶＴｐを有し、消去度合い判別用リファレンスセルＭＣＲｃは閾値電圧ＶＴｃを有し、書戻し確認用リファレンスセルＭＣＲｍは閾値電圧ＶＴｍを有し、第２の消去動作の消去確認用のリファレンスセルＭＣＲｅ２は閾値電圧ＶＴｅ２を有する。これらの閾値電圧は、図７乃至図１０に示されている。閾値電圧ＶＴｃより閾値電圧ＶＴｍが高いことと閾値電圧ＶＴｅ２より閾値電圧ＶＴｅ1が高いことを特徴としている。
【００４５】
リファレンスセルＭＣＲｅ１、ＭＣＲｒ、ＭＣＲｐ、ＭＣＲｃ、ＭＣＲｍ、及びＭＣＲｅ２は、リファレンスビット線ＢＬＲｅ１、ＢＬＲｒ、ＢＬＲｐ、ＢＬＲｃ、ＢＬＲｍ、及びＢＬＲｅ２にそれぞれ接続されている。これらのリファレンスビット線は、図４のリファレンスセレクト２２を介してセンスアンプ１７に結合される。
【００４６】
図１２乃至図１５は、本発明による消去動作の第２の実施例を説明するための図である。まず消去動作の第１の実施例と同様に予備書込みを実行する。この予備書込みの結果、図１２に分布Ｄ１２として示すように、全てのメモリセルの閾値電圧がＶＴｐよりも高い論理“0”の状態に設定される。
【００４７】
次に、消去動作の第１の実施例と同様に第１の消去確認及び第１の一括消去を行なう。この結果、図１３に分布Ｄ１３として示すように、全てのメモリセルの閾値電圧がＶＴｅ１よりも低い論理状態に設定される。
【００４８】
次に消去度合い判別処理を実行する。即ち、図１３に示される閾値電圧ＶＴｃを有するリファレンスセルに流れる電流とメモリセルアレイの各メモリセルの読み出し電流とを比較して、各メモリセルの閾値電圧とＶＴｃとの大小関係を判定する。メモリセルの閾値電圧がＶＴｃより大きい場合（閾値分布Ｄ１３２のメモリセルの場合）には、消去度合い判別の結果はパスを示す。
【００４９】
メモリセルの閾値電圧がＶＴｃ以下の場合には、消去度合い判別の結果はフェイルを示す。この場合は、書戻し処理及び書戻し確認を実行する。即ち、消去度合い判別にフェイルしたメモリセル（閾値分布Ｄ１３１のメモリセル）に対して、閾値電圧ＶＴｍを書戻し確認基準電圧として用いて、書込み動作を実行する。書戻し処理の結果、図１４に分布Ｄ１４として示すように、消去度合い判別にフェイルした全てのメモリセルの閾値電圧がＶＴｍよりも高い論理状態に設定される。
【００５０】
次に、消去動作の第１の実施例と同様に第２の消去確認及び第２の一括消去を行なう。この結果、図１５に分布Ｄ１５として示すように、全てのメモリセルの閾値電圧がＶＴｅ２（＜ＶＴｅ１）よりも低い論理“１”の状態に設定される。
【００５１】
前に説明した消去動作の第１の実施例では、書戻し確認基準電圧ＶＴｍは、第１の消去動作の消去確認基準電圧ＶＴｅ１よりも低い値に設定されていた。それに対して消去動作の第２の実施例では、図１４に示すように、書戻し確認基準電圧ＶＴｍは、第１の消去動作の消去確認基準電圧ＶＴｅ１よりも高い値に設定される。第２の実施例は、閾値電圧ＶＴｃより閾値電圧ＶＴe1が高く、閾値電圧ＶＴe1より閾値電圧ＶＴｍが高いことと閾値電圧ＶＴｅ２より閾値電圧ＶＴｅ1が高いことを特徴としている。これは、図13の閾値分布Ｄ13の中心より左側の閾値分布D131にあるメモリセルは、図13の閾値分布Ｄ13の中心より右側の閾値分布D132にあるどのメモリセルより消去し易い特性を有するメモリセルなので、閾値分布D132にあるどのメモリセルより閾値電圧を上げてやることで、第２の消去動作後に現れる全体の閾値電圧分布を狭くすることができる。
【００５２】
このように書戻し確認基準電圧ＶＴｍを設定すれば、消去動作の第１の実施例の場合よりも更に閾値電圧分布を狭くできる可能性がある。しかし書戻し確認基準電圧ＶＴｍを高く設定することで、逆に作用する場合もある。即ち、図１４に示す閾値電圧分布Ｄ１４のメモリセルを図１５に示す閾値電圧ＶＴｅ２以下に持って行くために、一括消去を数多く繰り返すと、図１４に示す閾値電圧分布Ｄ１３２のメモリセルが過消去されてしまう可能性がある。従って書戻し確認基準電圧ＶＴｍの設定は、最適な結果を齎すように慎重に設定されることが望ましい。
【００５３】
図１６は、本発明による消去動作の第３の実施例を示すフローチャートである。図１７乃至図２１は、本発明による消去動作の第３の実施例を説明するための図である。
【００５４】
図１６のステップＳ１において、まず予備書込みを実行する。この予備書込み動作は、消去動作の第１の実施例の場合の予備書込み動作と同様である。予備書込みの結果、図１７に分布Ｄ１７として示すように、全てのメモリセルの閾値電圧がＶＴｐよりも高い論理“0”の状態に設定される。
【００５５】
次に、ステップＳ２及びステップＳ３において、消去動作の第１の実施例と同様に第１の消去確認及び第１の一括消去を行なう。この結果、図１８に分布Ｄ１８として示すように、全てのメモリセルの閾値電圧がＶＴｅ１よりも低い論理状態に設定される。
【００５６】
次にステップＳ４において第１の消去度合い判別処理を実行する。即ち、図１８に示される閾値電圧ＶＴｃ１を有するリファレンスセルに流れる電流とメモリセルアレイの各メモリセルの読み出し電流とを比較して、各メモリセルの閾値電圧とＶＴｃ１との大小関係を判定する。メモリセルの閾値電圧がＶＴｃ１より大きい場合（閾値分布Ｄ１８２のメモリセルの場合）には、第１の消去度合い判別の結果はパスを示す。パスの場合には、ステップＳ７に進む。
【００５７】
メモリセルの閾値電圧がＶＴｃ１以下の場合には、第１の消去度合い判別の結果はフェイルを示す。この場合は、ステップＳ５及びステップＳ６で、第１の書戻し処理及び第１の書戻し確認を実行する。即ち、第１の消去度合い判別にフェイルしたメモリセル（閾値分布Ｄ１８１のメモリセル）に対して、閾値電圧ＶＴｍ１を書戻し確認基準電圧として用いて、書込み動作を実行する。具体的には、閾値電圧ＶＴｍ１を有するリファレンスセルに流れる電流と消去度合い判別にフェイルしたメモリセルの読み出し電流とを比較する書戻し確認を実行し、各メモリセルが書戻し確認をパスして書戻し状態になるまで、各メモリセルの書込み動作を実行する。書戻し処理の結果、図１９に分布Ｄ１９として示すように、第１の消去度合い判別にフェイルした全てのメモリセルの閾値電圧がＶＴｍ１よりも高い論理状態に設定される。
【００５８】
次に、ステップＳ７において、第２の消去度合い判別処理を実行する。即ち、図１９に示される閾値電圧ＶＴｃ２（＞ＶＴｃ１）を有するリファレンスセルに流れる電流とメモリセルアレイの各メモリセルの読み出し電流とを比較して、各メモリセルの閾値電圧とＶＴｃ２との大小関係を判定する。メモリセルの閾値電圧がＶＴｃ２より大きい場合（閾値分布Ｄ１９２のメモリセルの場合）には、第２の消去度合い判別の結果はパスを示す。パスの場合には、ステップＳ１０に進む。
【００５９】
メモリセルの閾値電圧がＶＴｃ２以下の場合には、第２の消去度合い判別の結果はフェイルを示す。この場合は、ステップＳ８及びステップＳ８で、第２の書戻し処理及び第２の書戻し確認を実行する。即ち、第２の消去度合い判別にフェイルしたメモリセル（閾値分布Ｄ１９１のメモリセル）に対して、閾値電圧ＶＴｍ２（＜ＶＴｍ１）を書戻し確認基準電圧として用いて、書込み動作を実行する。具体的には、閾値電圧ＶＴｍ２を有するリファレンスセルに流れる電流と消去度合い判別にフェイルしたメモリセルの読み出し電流とを比較する書戻し確認を実行し、各メモリセルが書戻し確認をパスして書戻し状態になるまで、各メモリセルの書込み動作を実行する。書戻し処理の結果、図２０に分布Ｄ２０として示すように、第２の消去度合い判別にフェイルした全てのメモリセルの閾値電圧がＶＴｍ２よりも高い論理状態に設定される。
【００６０】
次にステップＳ１０で第２の消去確認を実行する。即ち、図２１に示される閾値電圧ＶＴｅ２（＜ＶＴｅ１）を有するリファレンスセルに流れる電流とメモリセルアレイの各セルの読み出し電流とを比較する消去確認を実行する。消去状態でないメモリセルが存在する場合には、ステップＳ１１において、メモリセルアレイに対して第２の一括消去を行なう。
【００６１】
ステップＳ１０及びＳ１１を必要に応じて繰り返し、メモリセルアレイの各メモリセルが消去確認基準電圧ＶＴｅ２の消去確認をパスして消去状態になるまで、メモリセルアレイの一括消去動作を実行する。この結果、図２１に分布Ｄ２１として示すように、全てのメモリセルの閾値電圧がＶＴｅ２よりも低い論理“１”の状態に設定される。
【００６２】
本発明の消去動作の第３の実施例では、図１６のフローチャートに示すように、まず第１の消去動作を行い、次に書き戻し処理を実行し、その後に第２の消去動作を実行している。この書き戻し処理においては、メモリセルを閾値電圧に応じて３つのグループに分け、書き戻しが必要なグループについては、グループ毎に異なる書き戻し電圧まで閾値電圧を書き戻している。即ち、閾値電圧が低い程（消去し易い程）、書き戻し後の閾値電圧を高く設定している。すなわち、図18、図19の閾値分布がD181<D191<D192であったのを消去度合判別処理に基づいた書戻し処理により、図20の閾値分布がD19>D20>D192となるように閾値分布を前処理している。これにより、よりきめ細かな閾値電圧の制御が可能となり、第１の実施例の場合と比較して更に閾値分圧分布を狭めることが可能となる。
【００６３】
なお消去動作の第３の実施例では、メモリセルを閾値電圧に応じて３つのグループに分けているが、分割数は３に限られるものではない。必要に応じて、４或いはそれ以上の数のグループに分割してよい。
【００６４】
図２２は、本発明による消去動作の第３の実施例を実行する不揮発性半導体記憶装置に用いられるリファレンスセル２０の構成の一例を示す図である。図２２のリファレンスセル２０は、第１の消去動作の消去確認用のリファレンスセルＭＣＲｅ１、読み出し判定用リファレンスセルＭＣＲｒ、書込み確認用リファレンスセルＭＣＲｐ、第１の消去度合い判別用リファレンスセルＭＣＲｃ１、第１の書戻し確認用リファレンスセルＭＣＲｍ１、第２の消去動作の消去確認用のリファレンスセルＭＣＲｅ２、第２の消去度合い判別用リファレンスセルＭＣＲｃ２、及び第２の書戻し確認用リファレンスセルＭＣＲｍ２を含む。
【００６５】
第１の消去動作の消去確認用のリファレンスセルＭＣＲｅ１は閾値電圧ＶＴｅ１を有し、読み出し判定用リファレンスセルＭＣＲｒは閾値電圧ＶＴｒを有し、書込み確認用リファレンスセルＭＣＲｐは閾値電圧ＶＴｐを有し、第１の消去度合い判別用リファレンスセルＭＣＲｃ１は閾値電圧ＶＴｃ１を有し、第１の書戻し確認用リファレンスセルＭＣＲｍ１は閾値電圧ＶＴｍ１を有し、第２の消去動作の消去確認用のリファレンスセルＭＣＲｅ２は閾値電圧ＶＴｅ２を有し、第２の消去度合い判別用リファレンスセルＭＣＲｃ２は閾値電圧ＶＴｃ２を有し、第２の書戻し確認用リファレンスセルＭＣＲｍ２は閾値電圧ＶＴｍ２を有する。これらの閾値電圧は、図１７乃至図２１に示されている。第3の実施例は、閾値電圧ＶＴｃ1より閾値電圧ＶＴc2が高く、閾値電圧ＶＴc2より閾値電圧ＶＴｍ2高く、閾値電圧ＶＴm2より閾値電圧ＶＴｍ1が高いことと閾値電圧ＶＴｅ２より閾値電圧ＶＴｅ1が高いことを特徴としている。
【００６６】
リファレンスセルＭＣＲｅ１、ＭＣＲｒ、ＭＣＲｐ、ＭＣＲｃ１、ＭＣＲｍ１、ＭＣＲｅ２、ＭＣＲｃ２、及びＭＣＲｍ２は、リファレンスビット線ＢＬＲｅ１、ＢＬＲｒ、ＢＬＲｐ、ＢＬＲｃ１、ＢＬＲｍ１、ＢＬＲｅ２、ＢＬＲｃ２、及びＢＬＲｍ２にそれぞれ接続されている。これらのリファレンスビット線は、図４のリファレンスセレクト２２を介してセンスアンプ１７に結合される。
【００６７】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【００６８】
【図１】従来のフラッシュメモリにおけるメモリ消去動作を説明するための図である。
【図２】従来のフラッシュメモリにおけるメモリ消去動作を説明するための図である。
【図３】従来のフラッシュメモリにおけるメモリ消去動作を説明するための図である。
【図４】本発明を適用する不揮発性半導体記憶装置の構成の一例を示す図である。
【図５】メモリセルアレイの構成の一例を示す図である。
【図６】本発明による消去動作の第１の実施例を示すフローチャートである。
【図７】消去動作の第１の実施例を説明するための図である。
【図８】消去動作の第１の実施例を説明するための図である。
【図９】消去動作の第１の実施例を説明するための図である。
【図１０】消去動作の第１の実施例を説明するための図である。
【図１１】消去動作の第１の実施例を実行する不揮発性半導体記憶装置に用いられるリファレンスセルの構成の一例を示す図である。
【図１２】消去動作の第２の実施例を説明するための図である。
【図１３】消去動作の第２の実施例を説明するための図である。
【図１４】消去動作の第２の実施例を説明するための図である。
【図１５】消去動作の第２の実施例を説明するための図である。
【図１６】本発明による消去動作の第３の実施例を示すフローチャートである。
【図１７】消去動作の第３の実施例を説明するための図である。
【図１８】消去動作の第３の実施例を説明するための図である。
【図１９】消去動作の第３の実施例を説明するための図である。
【図２０】消去動作の第３の実施例を説明するための図である。
【図２１】消去動作の第３の実施例を説明するための図である。
【図２２】消去動作の第３の実施例を実行する不揮発性半導体記憶装置に用いられるリファレンスセルの構成の一例を示す図である。
【符号の説明】
【００６９】
１１  制御回路
１２  Ｉ／Ｏ回路（入出力回路）
１３  アドレスバッファ
１４  ロウデコーダ
１４Ａ  ワード線バイアス回路
１５  カラムデコーダ
１５Ａ  カラムセレクト
１６  メモリセルアレイ
１７  センスアンプ
１８  ライトアンプ
１９  内部電圧発生回路
２０  リファレンスセル
２１  リファレンスワード線バイアス回路
２２  リファレンスセレクト
【図１】
2007128625.tif 000003
【図２】
2007128625.tif 000004
【図３】
2007128625.tif 000005
【図４】
2007128625.tif 000006
【図５】
2007128625.tif 000007
【図６】
2007128625.tif 000008
【図７】
2007128625.tif 000009
【図８】
2007128625.tif 000010
【図９】
2007128625.tif 000011
【図１０】
2007128625.tif 000012
【図１１】
2007128625.tif 000013
【図１２】
2007128625.tif 000014
【図１３】
2007128625.tif 000015
【図１４】
2007128625.tif 000016
【図１５】
2007128625.tif 000017
【図１６】
2007128625.tif 000018
【図１７】
2007128625.tif 000019
【図１８】
2007128625.tif 000020
【図１９】
2007128625.tif 000021
【図２０】
2007128625.tif 000022
【図２１】
2007128625.tif 000023
【図２２】
2007128625.tif 000024