(57)【要約】【課題】多層配線部上に形成されたＭＩＭ素子およびヒューズを具備し、所望性能のものを高い歩留りの下に作製し易い半導体装置を得ること。【解決手段】半導体基板１０と、半導体基板に形成された回路素子２０，３０と、半導体基板上に形成されて回路素子を覆う多層配線部５０と、多層配線部上に形成された最外層間絶縁膜６０と、最外層間絶縁膜に形成されたＭＩＭ素子７０と、最外層間絶縁膜に形成されたヒューズ７５とを具備した半導体装置１００を作製するにあたり、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成する下部電極６２と、下部電極上に形成された電気絶縁膜６４と、電気絶縁膜上に形成された上部電極６６とによってＭＩＭ素子を構成すると共に、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成するようにして該最外層間絶縁膜にヒューズを埋め込み形成する。【選択図】        図１
2007208190.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板に形成された回路素子と、前記半導体基板上に形成されて前記回路素子を覆う多層配線部と、該多層配線部上に形成された最外層間絶縁膜と、該最外層間絶縁膜に形成されたＭＩＭ素子と、前記最外層間絶縁膜に形成されたヒューズとを具備し、
前記ＭＩＭ素子は、前記最外層間絶縁膜に設けられた凹部に埋め込まれて前記最外層間絶縁膜の上面と共通の面を形成する下部電極と、該下部電極上に形成された電気絶縁膜と、該電気絶縁膜上に形成された上部電極とを備え、
前記ヒューズは、前記最外層間絶縁膜に設けられた凹部に埋め込まれて前記最外層間絶縁膜の上面と共通の面を形成する、
ことを特徴とする半導体装置。
【請求項２】
前記ヒューズ上に形成されて該ヒューズを覆う第１保護膜を更に有し、該第１保護膜の材料が前記電気絶縁膜の材料と同じであると共に、該第１保護膜の膜厚が前記電気絶縁膜の膜厚と同じであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上部電極を覆うパッドと、
前記パッド上に形成されたバリアメタル層と、
前記第１保護膜上に形成されて該第１保護膜を部分的に覆う第２保護膜とを更に備え、  前記第２保護膜の材料が前記バリアメタル層の材料と同じであると共に、前記第２保護膜の膜厚が前記バリアメタル層の膜厚と同じであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記多層配線部における最も上の層間絶縁膜に形成されて当該多層配線部が局所的に変形するのを抑制する補強部を更に有し、該補強部が前記ヒューズと平面視上重なる位置に配置されていることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層配線部上に最外層間絶縁膜を備え、該最外層間絶縁膜にＭＩＭ素子（Metal Insulator Metal） が形成された半導体装置に関するものである。
【背景技術】
【０００２】
今日では、電子機器の小型化、低コスト化を図るために、１つの半導体チップに種々の集積回路を混載して１つの半導体装置が構成されるようになってきており、これに伴って個々の回路素子の小型化および高集積化も進められている。また、回路素子の配置の多様化も進んでおり、例えば、不良のメモリセルを冗長回路上の良品のメモリセルに電気的に置き換えるためのヒューズを多層配線部における最も上の層間絶縁膜に形成したり、消費者のニーズに応じた所定性能をオプションとして扱う場合に前記所定性能の実現に必要なＭＩＭ素子を多層配線部上に形成したりすることも行われている。
【０００３】
例えば、多層配線部における最も上の層間絶縁膜にヒューズを形成し、かつ多層配線部上にＭＩＭ素子としての容量素子を形成する場合には、まず、多層配線部における最も上の層間絶縁膜に該層間絶縁膜での配線の一部としてヒューズを形成した後に、多層配線部上にシリコン酸化物等によって最外層間絶縁膜を形成する。この最外層間絶縁膜は、ＭＩＭ素子の形成の場を提供する。
【０００４】
次いで、最外層間絶縁膜に所定形状の凹部を形成し、さらに、多層配線部における最も上の層間絶縁膜に形成されている所定の配線と上記の凹部の所定箇所とを繋ぐビアホールを形成する。これらの凹部およびビアホールそれぞれの表面上に例えばタンタルや窒化タンタルによりバリアメタル層を形成してから、当該凹部およびビアホールをタングステンやタングステン−アルミニウム合金等の電極材料で埋め、最外層間絶縁膜上に堆積した余剰の電極材料およびバリアメタルを化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing） によって除去する。このＣＭＰまで行うことにより、上記の凹部には容量素子の下部電極が形成され、上記のビアホールにはコンタクトプラグが形成される。
【０００５】
このとき、最外層間絶縁膜の表面の平坦性が低いと上記余剰の電極材料および余剰のバリアメタルをＣＭＰで除去する際の研磨量が多くなり、結果として容量素子の下部電極の薄肉化や消失をまねくことになるので、下部電極の形成に先だって最外層間絶縁膜にＣＭＰを施し、その表面を平坦化しておく。
【０００６】
次いで、上記の下部電極を覆うようにして、例えばシリコン窒化物により容量絶縁膜を形成し、その上に例えばチタン窒化物により容量素子の上部電極を形成する。この上部電極まで形成することにより、容量素子が得られる。
【０００７】
この後、容量素子の上部電極を覆うようにして最外層間絶縁膜上に例えばアルミニウムによりパッドを形成し、該パッドと最外層間絶縁膜の露出面とを覆うようにしてシリコン窒化物等からなるパッシベーション膜を形成する。このとき、パッシベーション膜の元となる膜のうちでパッド上に位置している領域、およびヒューズ上に位置している領域は、例えばエッチングによりそれぞれ除去する。さらに、最外層間絶縁膜のうちでヒューズ上に位置している領域を例えばエッチングにより薄肉化して、ヒューズを化学的に保護する（酸化や腐食等から保護する）ことができる厚さを有すると共に、必要時に例えばレーザブローによってヒューズを容易に溶断することが可能な厚さを有する保護部を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
多層配線部上にＭＩＭ素子を形成する場合には、上述のように下部電極の形成に先だって最外層間絶縁膜にＣＭＰが施されて、その上面が平坦化される。このとき、下地である多層配線部の上面が必ずしも平坦ではないことから、上面が平坦化された最外層間絶縁膜の膜厚にはバラツキが生じる。ヒューズ上での保護部の形成は、最外層間絶縁膜の膜厚にバラツキが生じた後に行われることになる。このため、従来の半導体装置ではヒューズ上に保護部を形成する際のエッチング条件の制御が困難であり、結果として、所望の性能あるいは信頼性を有するメモリ素子を形成することが困難である。
【０００９】
この発明は、上記に鑑みてなされたものであり、多層配線部上に形成されたＭＩＭ素子およびヒューズを具備し、所望性能のものを高い歩留りの下に作製し易い半導体装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するこの発明の半導体装置は、半導体基板と、半導体基板に形成された回路素子と、半導体基板上に形成されて回路素子を覆う多層配線部と、多層配線部上に形成された最外層間絶縁膜と、最外層間絶縁膜に形成されたＭＩＭ素子と、最外層間絶縁膜に形成されたヒューズとを具備し、ＭＩＭ素子は、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成する下部電極と、下部電極上に形成された電気絶縁膜と、電気絶縁膜上に形成された上部電極とを備え、ヒューズは、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成することを特徴とするものである。
【発明の効果】
【００１１】
この発明の半導体装置では、最外層間絶縁膜の上面と共通の面を形成するようにしてＭＩＭ素子の下部電極とヒューズとが最外層間絶縁膜に埋め込み形成されるので、最外層間絶縁膜にＣＭＰを施すか否かに拘わらず、該最外層間絶縁膜上には膜厚が実質的に一定の膜を容易に形成することができる。その結果として、ヒューズ上に所望の厚さの保護部を形成することも容易になる。したがって、この発明によれば、多層配線部上に形成されたＭＩＭ素子およびヒューズを具備した所望性能の半導体装置を高い歩留りの下に得易くなる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、この発明は以下に説明する実施の形態に限定されるものではない。
【００１３】
実施の形態１．
図１は、この発明の半導体装置の一例を概略的に示す断面図である。同図に示す半導体装置１００は、半導体基板１０と、半導体基板１０に形成された回路素子２０，３０と、半導体基板１０上に形成されて回路素子２０，３０を覆う多層配線部５０と、多層配線部５０上に形成された最外層間絶縁膜６０と、最外層間絶縁膜６０に形成されたＭＩＭ素子７０と、最外層間絶縁膜６０に形成された複数のヒューズ７５（図１においては１つのヒューズ７５のみが現れている。）とを具備している。
【００１４】
この半導体装置１００はメモリ素子と該メモリ素子用の冗長回路とを有しており、複数のヒューズ７５の一部は、不良のメモリセルを冗長回路上の良品のメモリセルと電気的に置き換えるために例えばレーザブローによって溶断されている。また、ＭＩＭ素子７０は、オプションとして扱われる所定性能を実現するために半導体装置１００に設けられたものである。
【００１５】
上記の半導体基板１０は、シリコンのような元素半導体からなる基板であってもよいし、ガリウムヒ素のような化合物半導体からなる基板であってもよい。さらには、ＳＯＩ（Silicon On Insulator）基板であってもよい。半導体基板１０の所定箇所には、該半導体基板１０に形成しようとする回路素子の種類に応じた所定の素子領域（ウェル）と、所定形状の素子分離領域とが形成される。図示の半導体基板１０は、Ｐ- 型シリコン基板１の所定箇所にＮ型ウェル３およびＰ型ウェル５を形成し、さらに、各素子領域３，５を平面視上区画するようにして素子分離領域７を形成したものである。
【００１６】
回路素子としてどのような素子を形成するかは、半導体装置１００に求められる機能等に応じて適宜選定される。図１に示す回路素子２０，３０は、いずれも電界効果トランジスタ（以下、「電界効果トランジスタ２０」、「電界効果トランジスタ３０」という。）である。電界効果トランジスタ２０は、Ｎ型ウェル３に形成されたソース領域１２およびドレイン領域１４と、半導体基板１０上にゲート絶縁膜１６を介して配置されたゲート電極１８とを有している。また、電界効果トランジスタ３０は、Ｐ型ウェル５に形成されたソース領域２２およびドレイン領域２４と、半導体基板１０上にゲート絶縁膜２６を介して配置されたゲート電極２８とを有している。
【００１７】
多層配線部５０は、複数の層間絶縁膜と、これらの層間絶縁膜それぞれに形成されたコンタクトプラグと、各コンタクトプラグを所定のパターンで電気的に接続して集積回路を形成する多数の配線とを備えている。最も下の層間絶縁膜である第１層間絶縁膜３５には、電界効果トランジスタ２０，３０に接続された第１層コンタクトプラグと第１層配線（図１には現れていない。）とが形成されており、第（ｎ−１）層間絶縁膜４０には、第（ｎ−１）層コンタクトプラグと第（ｎ−１）層配線とが形成されている。そして、最も上の層間絶縁膜である第ｎ層間絶縁膜４５には、第ｎ層コンタクトプラグと第ｎ層配線とが形成されている。また、各層間絶縁膜上には、例えばシリコン窒化物やシリコン炭窒化物等によって形成されたライナー膜が設けられている。ライナー膜は、その下の層間絶縁膜に例えば銅製の配線を形成したときに該配線の酸化や腐食、あるいは銅原子の拡散を防止する。なお、上記の「ｎ］は３以上の整数を表すが、「ｎ」を２として多層配線部を構成することも可能である。
【００１８】
図１においては、各層間絶縁膜に形成されているコンタクトプラグおよび配線のうち、４つの第１層コンタクトプラグ３２ａ〜３２ｄと、１つの第（ｎ−１）層コンタクトプラグ３７と、３つの第（ｎ−１）層配線３９ａ〜３９ｃと、１つの第ｎ層コンタクトプラグ４２と、３つの第ｎ層配線４４ａ〜４４ｃとが現れている。また、各層間絶縁膜上に形成されているライナー膜のうち、第（ｎ−１）層間絶縁膜４０上に形成された第（ｎ−１）ライナー膜Ｌn-1 と、第ｎ層間絶縁膜４５上に形成された第ｎライナー膜Ｌn とが現れている。
【００１９】
なお、各コンタクトプラグは、例えばタングステン、タングステン−アルミニウム合金、銅等の導電材料によって形成することができる。同様に、各配線は、例えばアルミニウム、銅等の導電材料によって形成することができる。通常、コンタクトプラグと層間絶縁膜との間、およびコンタクトプラグと該コンタクトプラグに接続する配線との間には、コンタクトプラグの材料に応じて、所定の無機材料からなるバリアメタル層が設けられる。例えば、アルミニウムによってコンタクトプラグを形成する場合にはチタン窒化物等からなるバリアメタル層が設けられ、タングステンや銅によってコンタクトプラグを形成する場合には、チタン窒化物、タンタル、タンタル窒化物等からなるバリアメタル層が設けられる。層間絶縁膜に設けられる各配線についても同様である。ただし、層間絶縁膜の材質によってはバリアメタル層を省略することも可能である。
【００２０】
図１に示す各配線３９ａ〜３９ｃ，４４ａ〜４４ｃはいずれもダマシン法により形成された銅製の埋め込み配線であり、上述した各コンタクトプラグ３２ａ〜３２ｄ，３７，４２もダマシン法により形成された銅製のものであるが、バリアメタル層については図示を省略している。
【００２１】
多層配線部５０を覆う最外層間絶縁膜６０は、例えばシリコン酸化物等により形成されて、ＭＩＭ素子７０の形成の場を提供する。この最外層間絶縁膜６０には、ＭＩＭ素子７０の下部電極６２とヒューズ７５とが設けられている。図示のＭＩＭ素子７０は下部電極６２、電気絶縁膜（容量絶縁膜）６４、および上部電極６６を備えた容量素子である。
【００２２】
上記の下部電極６２は、最外層間絶縁膜６０の上面と共通の面を形成するようにして、最外層間絶縁膜６０に設けられた凹部に埋め込まれている。この下部電極６２の材料としては、例えばタングステンやタングステン−アルミニウム合金等が用いられ、該下部電極６２は、第ｎ層間絶縁膜４５に形成されている所定の配線４４ｂとコンタクトプラグ６１を介して接続される。これら下部電極６２およびコンタクトプラグ６１の各々と最外層間絶縁膜６０との間、コンタクトプラグ６１と第ｎ層配線４４ｂとの間、後述するコンタクトプラグ８６と最外層間絶縁膜６０との間、およびコンタクトプラグ８６と第ｎ層配線４４ｃとの間には、図示を省略したバリアメタル層が介在している。
【００２３】
ＭＩＭ素子を構成する電気絶縁膜（容量絶縁膜）６４は、シリコン窒化物等によって最外層間絶縁膜６０上に形成されて下部電極６２を覆っており、上部電極６６は、例えばチタン窒化物等によって電気絶縁膜６４上に形成されている。
【００２４】
ヒューズ７５は、上述の下部電極６２と同じ材料によって最外層間絶縁膜６０に形成され、下部電極６２と同様に最外層間絶縁膜６０に設けられた凹部に埋め込まれて最外層間絶縁膜６０の上面と共通の面を形成している。上述した電気絶縁膜６４と同じ材料によって最外層間絶縁膜６０上に形成された第１保護膜７７がヒューズ７５を覆って、該ヒューズ７５を酸化や腐食等から保護している。第１保護膜７７の膜厚は上述した電気絶縁膜６４の膜厚と同じであり、該膜厚は必要時に例えばレーザブローによってヒューズ７５を容易に溶断することが可能な厚さに選定されている。
【００２５】
また、第１保護膜７７上には第２保護膜７９が形成されて、第１保護膜７７を部分的に覆っている。この第２保護膜７９は、上述した上部電極６６と同じ材料によって形成されており、該第２保護膜７９の膜厚は上部電極６６の膜厚と同じである。したがって、後述するパッシベーション膜を形成するにあたってＭＩＭ素子７０上およびヒューズ７５上にそれぞれ開口部を形成する際には、ＭＩＭ素子７０上での開口部の深さとヒューズ７５上での開口部の深さとが同じになる。
【００２６】
上述したＭＩＭ素子７０およびヒューズ７５を有する半導体装置１００においては、ＭＩＭ素子７０の上部電極６６が例えばアルミニウム製のパッド８２によって覆われており、パッド８２の上面には例えばチタン窒化物からなるバリアメタル層８４が形成されている。また、図１には、第ｎ層配線４４ｃを外部回路に接続するためのコンタクトプラグ８６、および該コンタクトプラグ８６の一端を覆うようにして例えばアルミニウムにより最外層間絶縁膜６０上に形成されたパッド８８も示されており、このパッド８８の上面にも例えばチタン窒化物からなるバリアメタル層９０が形成されている。
【００２７】
さらに、半導体装置１００においては、最外層間絶縁膜６０の上面を覆うようにして、例えばシリコン窒化物やシリコン酸窒化物等からなるパッシベーション膜９２が形成されている。ただし、パッシベーション膜９２のうちでパッド８２，８８上に位置する各領域および第１保護膜７７上に位置する領域には、開口部ＯＰ1 〜ＯＰ3 が形成されている。パッド８２上に形成された開口部ＯＰ1 はパッド８２の上面に達しており、パッド８８上に形成された開口部ＯＰ2 はパッド８８の上面に達している。そして、第１保護膜７７上に形成された開口部ＯＰ3 は、第１保護膜７７の上面に達している。第２保護膜７９は開口部ＯＰ3 の周囲に位置している。
【００２８】
各開口部ＯＰ1 〜ＯＰ3 の深さを実質的に同じにして開口部ＯＰ3 の形成時にヒューズ７５上に所望の膜厚の第１保護膜７７を残すことを容易にするという観点からは、バリアメタル層８４，９０、および第２保護膜７９をそれぞれ同じ材料によって形成し、かつ、これらの膜厚を同じにすることが好ましい。
【００２９】
このような構成を有する半導体装置１００では、最外層間絶縁膜６０にＣＭＰを施すか否かに拘わらず、最外層間絶縁膜６０上に実質的に一定膜厚の膜、すなわち、膜厚のバラツキが成膜時に生じたバラツキのみの膜を容易に形成することができる。このため、パッシベーション膜９２の元となる無機膜を成膜する際に、パッド８２，８８の上方での当該無機膜の膜厚とヒューズ７５の上方での当該無機膜の膜厚とを実質的に同じにすることが容易になる。その結果として、各開口部ＯＰ1 〜ＯＰ3 の形成条件を一定にしてもヒューズ７５上に所望の厚さの第１保護膜７７を保護部として残すことが容易になる。
【００３０】
したがって、半導体装置１００においては多層配線部５０上にＭＩＭ素子７０およびヒューズ７５を形成することが容易であり、その歩留りを高め易い。半導体装置１００のベースとなる半導体装置、すなわち、半導体基板１０上に多層配線部５０まで形成された半導体装置（以下、「ベース半導体装置」という。）を一旦開発した後では、該ベース半導体装置に消費者のニーズに合ったオプション機能が適宜付加された半導体装置１００を高い歩留り下に得ることが容易になる。また、バリアメタル層８４，９０、および第２保護膜７９をそれぞれ同じ材料によって形成し、かつ、これらの膜厚を同じにすると、開口部ＯＰ3 の形成時にヒューズ７５上に所望の膜厚の第１保護膜７７を残すことが更に容易になるので、所望の半導体装置１００を更に得易くなる。
【００３１】
なお、第１保護膜７７および第２保護膜７９は必須の構成部材ではなく、必要に応じて省略することも可能である。第１保護膜７７および第２保護膜７９を省略したときには、パッシベーション膜９２のうちでヒューズ７５上に位置する所定の領域を開口部ＯＰ3 の形成時に薄肉化して、保護部として残す。また、パッシベーション膜９２も必須の構成部材ではなく、必要に応じて省略することも可能である。パッシベーション膜９２を省略した場合には、有機材料または無機材料によりヒューズ７５上に所望膜厚の保護部を形成する。
【００３２】
上述の技術的効果を奏する半導体装置１００は、例えば、以下に説明する最外層間絶縁膜形成工程、ヒューズ形成工程、上部電極形成工程、パッド形成工程、およびパッシベーション膜形成工程をこの順番で行うことによって得ることができる。以下、図１で用いた参照符号を適宜引用して、これらの工程について詳述する。
【００３３】
（最外層間絶縁膜形成工程）
最外層間絶縁膜形成工程では、半導体基板上に多層配線部まで形成されたベース半導体装置を得た後、該ベース半導体装置における多層配線部上に最外層間絶縁膜を形成する。ベース半導体装置は常法により作製することができる。
【００３４】
最外層間絶縁膜６０（図１参照）は、その元となる所定膜厚の絶縁膜、例えばシリコン酸化物膜を例えば化学的気相蒸着法（ＣＶＤ法）により成膜した後、該絶縁膜を所定形状にパターニングすることで得られる。絶縁膜のパターニングは、例えば、ＭＩＭ素子用の下部電極６２（図１参照）を形成するための凹部およびヒューズ７５（図１参照）を形成するための凹部をそれぞれ形成する第１サブ工程と、コンタクトプラグを形成するためのビアホールを形成する第２サブ工程との２工程に分けて行われる。これら第１サブ工程および第２サブ工程では、例えば、所定形状のエッチングマスクを用いたエッチングにより上記の絶縁膜をパターニングする。
【００３５】
図２−１は、最外層間絶縁膜の元となる絶縁膜に上記の第１サブ工程で形成される凹部の一例を概略的に示す断面図である。同図に示すように、第１サブ工程では、最外層間絶縁膜の元となる絶縁膜６０Ａにおける下部電極６２（図１参照）の形成予定箇所に第１凹部Ｃ1 が形成され、ヒューズ７５（図１参照）の形成予定箇所に第２凹部Ｃ2 が形成される。なお、図２−１に示した構成要素のうちで図１を用いて既に説明した構成要素については、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。このことは後掲の図２−２および図３〜図６においても同様である。
【００３６】
図２−２は、最外層間絶縁膜の元となる絶縁膜に上記の第２サブ工程で形成されるビアホールの一例を概略的に示す断面図である。同図に示すように、第２サブ工程では、最外層間絶縁膜の元となる絶縁膜６０Ａおよびその下のライナー膜Ｌ（図２−１参照）を貫通して所定の第ｎ層配線４４ｂ，４４ｃに達するビアホールＶＨ1 ，ＶＨ2 が形成される。上記の無機膜６０ＡにこれらのビアホールＶＨ1 ，ＶＨ2 まで形成することにより、最外層間絶縁膜６０が得られると共に第ｎライナー膜Ｌn が得られる。
【００３７】
（ヒューズ形成工程）
ヒューズ形成工程では、最外層間絶縁膜に形成されている各ビアホール内にコンタクトプラグを形成すると共に、ＭＩＭ素子用の下部電極およびヒューズを形成する。これらコンタクトプラグ、下部電極、およびヒューズは、例えば、最外層間絶縁膜形成工程で形成した最外層間絶縁膜に設けられている各凹部内および各ビアホール内にＣＶＤ法によりタングステン、タングステン−アルミニウム合金等の導電材料を堆積させた後、最外層間絶縁膜上に堆積した導電材料ならびに各凹部およびビアホールから溢れた導電材料をＣＭＰにより除去することで形成される。
【００３８】
図３は、ヒューズ形成工程で最外層間絶縁膜に形成されるコンタクトプラグ、ＭＩＭ素子用の下部電極、およびヒューズそれぞれの一例を概略的に示す断面図である。同図に示すように、ＭＩＭ素子用の下部電極６２およびヒューズ７５は、最外層間絶縁膜６０に設けられた凹部Ｃ1 ，Ｃ2 （図２−１および図２−２参照）に埋め込まれて、最外層間絶縁膜６０の上面と共通の面を形成している。また、コンタクトプラグ８６も、最外層間絶縁膜６０の上面と共通の面を形成している。のするようにして設けられている。下部電極６２の下面にはコンタクトプラグ６１が連なっており、このコンタクトプラグ６１の一端は第ｎ層配線４４ｂに接続されている。また、コンタクトプラグ８６の一端は第ｎ層配線４４ｃに接続されている。
【００３９】
（上部電極形成工程）
上部電極形成工程では、まず、ＭＩＭ素子用の電気絶縁膜およびヒューズ用の第１保護膜それぞれの元となる絶縁膜を例えばシリコン窒化物により最外層間絶縁膜上に形成し、その上にＭＩＭ素子用の上部電極とヒューズ用の第２保護膜それぞれの元となる導電膜を例えばチタン窒化物により形成する。これらの絶縁膜および導電膜は、例えばＣＶＤ法により形成することができる。この後、上記の絶縁膜および導電膜をそれぞれパターニングして、ＭＩＭ素子用の電気絶縁膜および上部電極、ならびにヒューズ用の第１保護膜を形成する。また、ヒューズ用の第２保護膜の元となる第３保護膜を形成する。上記の絶縁膜および導電膜それぞれのパターニングは、所定形状のエッチングマスクを用いたエッチングにより行われる。
【００４０】
図４は、上部電極形成工程で形成されるＭＩＭ素子用の電気絶縁膜および上部電極、ならびにヒューズ用の第１保護膜および第３保護膜それぞれの一例を概略的に示す断面図である。同図に示すように、ＭＩＭ素子用の電気絶縁膜６４は最外層間絶縁膜６０上に形成されて下部電極６２を覆い、その上にＭＩＭ素子用の上部電極６６が配置される。また、ヒューズ７５用の第１保護膜７７は最外層間絶縁膜６０上に形成されてヒューズ７５を覆い、その上に第３保護膜７９Ａが配置される。この上部電極形成工程まで行うことにより、多層配線部５０（図１参照）上にＭＩＭ素子７０が形成される。
【００４１】
（パッド形成工程）
パッド形成工程では、最外層間絶縁膜上の所定箇所に例えばアルミニウム等の導電材料からなるパッドを形成し、さらに、各パッド上にバリアメタル層を形成する。例えば、図４に示したＭＩＭ素子７０の上部電極６６を覆うようにしてパッドが形成されると共に、同図に示したコンタクトプラグ８６の上面を覆うようにしてパッドが形成され、これらのパッド上にバリアメタル層が形成される。
【００４２】
上記のパッドは、例えば、最外層間絶縁膜上にパッドの元となる導電層を物理的気相蒸着法（ＰＶＤ法）またはＣＶＤ法により成膜した後に該導電層をパターニングすることで形成される。また、バリアメタル層は、その元となる膜をＰＶＤ法やＣＶＤ法により成膜した後に該膜をパターニングすることで形成される。上記の導電層をパターニングしてパッドを形成する場合、該導電層上にバリアメタル層の元となる膜を積層してから所定形状にパターニングすると、パッドと該パッド上のバリアメタル層とを１回のパターニングで形成することができる。バリアメタル層は、ＭＩＭ素子の上部電極およびヒューズ素子用の第３保護膜の各々と同じ材料によって形成し、かつ、該バリアメタル層の膜厚は、ＭＩＭ素子の上部電極およびヒューズ素子用の第３保護膜それぞれの膜厚と同じにすることが好ましい。
【００４３】
図５は、パッド形成工程で形成されるパッドおよびバリアメタル層それぞれの一例を概略的に示す断面図である。同図に示すように、ＭＩＭ素子７０の上部電極６６を覆うようにしてパッド８２が形成され、その上にバリアメタル層８４Ａが形成される。また、コンタクトプラグ８６の上面を覆うようにしてパッド８８が形成され、その上にバリアメタル層９０Ａが形成される。
【００４４】
（パッシベーション膜形成工程）
パッシベーション膜形成工程では、まず、ＰＶＤ法またはＣＶＤ法により最外層間絶縁膜上にシリコン窒化物やシリコン酸窒化物等を堆積させて、パッシベーション膜の元となる無機膜を形成する。図６は、パッシベーション膜形成工程で形成される無機膜の一例を概略的に示す断面図である。同図に示す無機膜９２Ａは、最外層間絶縁膜６０上に形成されて最外層間絶縁膜６０の露出面を覆うと共に、各パッド８２，８８および各バリアメタル層８４，９０Ａならびにヒューズ７５用の第３保護膜７９Ａを覆っている。
【００４５】
この後、無機膜９２Ａのうちでパッド８２，８８上に位置している所定の領域、および第３保護膜７９Ａ上に位置している所定の領域を例えばエッチングによりそれぞれ除去する。このとき、パッド８２上に形成されているバリアメタル層８４Ａ、ヒューズ７５用の第３保護膜７９Ａ、およびパッド８８上に形成されているバリアメタル層９０Ａもそれぞれ局的に除去する。
【００４６】
これにより、パッド８２上には該パッド８２の上面に達する開口部ＯＰ1 （図１参照）が形成され、第１保護膜７７上には該第１保護膜７７の上面に達する開口部ＯＰ2 （図１参照）が形成され、パッド８８上には該パッド８８の上面に達する開口部ＯＰ3 （図１参照）が形成されて、図１に示したパッシベーション膜９２が得られると共に、同図に示したバリアメタル層８４、第２保護膜７９、およびバリアメタル層９０が得られる。すなわち、同図に示した半導体装置１００が得られる。
【００４７】
なお、最外層間絶縁膜形成工程では、最外層間絶縁膜の元となる絶縁膜に必要に応じてＣＭＰを施して、該絶縁膜の上面を平坦化してもよい。このＣＭＰによる平坦化は、例えば、当該絶縁膜にＭＩＭ素子用の下部電極を形成するための凹部Ｃ1 （図２−１参照）およびヒューズを形成するための凹部Ｃ2 （図２−１参照）をそれぞれ形成するのに先だって行われる。また、上述した製造方法では、上部電極形成工程においてＭＩＭ素子用の上部電極６６とヒューズ７５用の第３保護膜７９Ａ（図４参照）とを形成したが、パッド形成工程にバリアメタル層の元となる膜をパターニングして、各パッド８２，８８上にバリアメタル層８４Ａ，９０Ａを形成すると共にヒューズ７５用の第３保護膜７９Ａを形成することもできる。このようにして形成された第３保護膜７９Ａの材料および膜厚は、バリアメタル層８４Ａ，９０Ａの材料または膜厚と同じになる。
【００４８】
実施の形態２．
この発明の半導体装置においては、多層配線部における最も上の層間絶縁膜に、ヒューズと平面視上重なるようにして補強部を形成することができる。この補強部を設けることにより、たとえ機械的強度が小さい材料によって多層配線部における層間絶縁膜を形成した場合でも、ヒューズの溶断時に多層配線部が局所的に変形して配線やコンタクトプラグが破損してしまうのを抑制することが容易になる。
【００４９】
図７は、上記の補強部を有する半導体装置の一例を概略的に示す断面図である。同図に示す半導体装置２００は、多層配線部５０における最も上の層間絶縁膜である第ｎ層間絶縁膜４５に、ヒューズ７５と平面視上重なるようにして補強部１４４が形成されているという点を除き、図１に示した半導体装置１００と同様の構造を有している。図７に示した構成要素のうちで図１に示した構成要素と共通するものについては、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００５０】
上記の補強部１４４の膜厚は、多層配線部５０を構成する各層間絶縁膜を例えば低誘電率誘電体のように機械的強度の低い材料で形成したときでも、多層配線部５０の局所的な変形、特にヒューズ７５の溶断時における多層配線部５０の局所的な変形を抑制して、該多層配線部５０に形成されている配線やコンタクトプラグが破損してしまうのを防止することができるように選定される。この補強部１４４は、第ｎ層配線４４ａ〜４４ｃの材料とは異なる材料によって形成することもできるが、工数の増加を抑えるという観点からは、第ｎ層配線４４ａ〜４４ｃの形成時にこれらの配線４４ａ〜４４ｃと同じ材料によって一緒に形成することが好ましい。第ｎ層配線４４ａ〜４４ｃと同じ材料によって補強部１４４を形成する場合、該補強部１４４は、集積回路を構成する配線であってもよいし、集積回路から電気的に分離されたものであってもよい。
【００５１】
以上、２つの形態を挙げてこの発明の半導体装置について具体的に説明したが、この発明は上記の形態に限定されるものではなく、多層配線部上にＭＩＭ素子とヒューズとが形成される種々の用途、種々の構成の半導体装置に適用することができる。半導体装置に求められる機能や該半導体装置の用途等に応じて、様々な変形、修飾、組合せ等が可能である。
【図面の簡単な説明】
【００５２】
【図１】この発明の半導体装置の一例を概略的に示す断面図である。
【図２−１】この発明の半導体装置を製造する際に行われる最外層間絶縁膜形成工程での第１サブ工程で形成される凹部の一例を概略的に示す断面図である。
【図２−２】この発明の半導体装置を製造する際に行われる最外層間絶縁膜形成工程での第２サブ工程で形成されるビアホールの一例を概略的に示す断面図である。
【図３】この発明の半導体装置を製造する際に行われるヒューズ形成工程で最外層間絶縁膜に形成されるコンタクトプラグ、ＭＩＭ素子用の下部電極、およびヒューズそれぞれの一例を概略的に示す断面図である。
【図４】この発明の半導体装置を製造する際に行われる上部電極形成工程で形成される電気絶縁膜、ＭＩＭ素子用の上部電極、ヒューズ用の第１保護膜、およびヒューズ用の第３保護膜それぞれの一例を概略的に示す断面図である。
【図５】この発明の半導体装置を製造する際に行われるパッド形成工程で形成されるパッドおよびバリアメタル層それぞれの一例を概略的に示す断面図である。
【図６】この発明の半導体装置を製造する際に行われるパッシベーション膜形成工程で形成されてパッシベーション膜の元となる無機膜の一例を概略的に示す断面図である。
【図７】この発明の半導体装置の他の例を概略的に示す断面図である。
【符号の説明】
【００５３】
１０  半導体基板
２０，３０  回路素子（電界効果トランジスタ）
３５  第１層間絶縁膜
４０  第（ｎ−１）層間絶縁膜
４５  第ｎ層間絶縁膜
５０  多層配線部
６０  最外層間絶縁膜
６２  下部電極
６４  電気絶縁膜
６６  上部電極
７０  ＭＩＭ素子
７５  ヒューズ
７７  第１保護膜
７９  第２保護膜
８２，８８  パッド
８４，９０  バリアメタル層
１００，２００  半導体装置
１４４  補強部
【図１】
2007208190.tif 000003
【図２−１】
2007208190.tif 000004
【図２−２】
2007208190.tif 000005
【図３】
2007208190.tif 000006
【図４】
2007208190.tif 000007
【図５】
2007208190.tif 000008
【図６】
2007208190.tif 000009
【図７】
2007208190.tif 000010