(57)【要約】【課題】動作電圧範囲を広く確保し、ＩＣチップを低消費電力でも精度を落とさずに動作させることができるリセットシステムを提供する。【解決手段】ＩＣチップ３と、リセット回路２と、を備えるリセットシステム１であって、一定時間毎にカウントアップし所定のカウントになるとＩＣチップ３にリセット信号を出力するカウンタ回路４と、ＩＣチップ３から電源が供給されてカウンタ回路４に対してカウンタ回路４のカウントアップの周期より短い周期でプリセット信号を出力する周期信号発生部５と、を設け、リセット検出電圧値Ｖr2が動作下限電圧値Ｖlowerよりも低く、リセット解除電圧値Ｖr1がリセット検出電圧値Ｖr2よりも高く動作下限電圧値Ｖlowerよりも低いものであるリセットシステム１。【選択図】図１
2007293476.tif 000002
【特許請求の範囲】
【請求項１】
動作の上限範囲である動作上限電圧値と動作の下限範囲である動作下限電圧値との間で電源電圧値が与えられている限りは動作が保障されるＩＣと、ＩＣへ供給される電源電圧値の比較基準値となるリセット検出電圧値とリセット検出電圧値よりも高い電圧値であるリセット解除電圧値とが設定されて、電源電圧値がリセット検出電圧値に至るとＩＣへ動作停止の旨のリセット信号を出力開始し、リセット信号を出力している状態で電源電圧値がリセット解除電圧値に至るとリセット信号を出力停止するリセット回路とを備えるリセットシステムにおいて、リセット検出電圧値とリセット解除電圧値とを、共に動作下限電圧値より低い値としてリセット回路に設定しておき、ＩＣに動作上限電圧値と動作下限電圧値との間で電源電圧値が与えられている限りは信号出力を行う信号発生部と、リセット回路からのリセット信号を入力されると動作を停止するものであって、信号発生部からの信号が入力されない状態が所定時間継続すると、リセット回路からのリセット信号と同等の信号をＩＣ入力用に発するリセット信号補助出力回路と、を設けたことを特徴とするリセットシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、システムスタート時にＩＣチップが実際に動作する電圧範囲である動作電圧範囲以下の時はＩＣチップに対してリセット信号を出力するリセットシステムに関するものである。
【背景技術】
【０００２】
従来から、特開平０５−００３５８９号公報（特許文献１）に示されるように、リセット回路２０は知られている。このリセット回路２０は、マイクロコンピュータチップ用のウォッチドッグ機能を実現するためのものであって、図５に示すように、スタート時にＩＣチップ３０をリセットするために設けられ、スタート時に電源電圧値ＶccがＩＣチップ３０の動作電圧範囲以下の時はＩＣチップ３０に対してリセット信号を出力し、動作電圧範囲に入り一定の時間経過後にリセット信号を解除する機能と、異常動作時はＩＣチップ３０に対してリセット信号を出力する機能と、を備える。
【０００３】
そして、この種のリセット回路２０は図４に示すように、リセット回路２０がリセットする電圧値であるリセット検出電圧値Ｖr2と、リセットを解除するための値であるリセット解除電圧値Ｖr1とを、動作下限電圧値Ｖlowerよりも高めに設定している。これにより、リセット解除電圧やリセット検出電圧の誤差や電源電圧値Ｖccの変動に対応することができていた。
【特許文献１】特開平０５−００３５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に示される上記従来例のリセット回路２０にあっては、リセット検出電圧値Ｖr2とリセット解除電圧値Ｖr1とを動作下限電圧値Ｖlowerよりも高めに設定しているため、ＩＣチップ３０が動作可能な電圧範囲である可動電圧範囲内にリセット解除電圧値Ｖr1とリセット検出電圧値Ｖr2とが含まれることになり、動作電圧幅が高い側に狭くなり低い側を使えないという問題があった。
【０００５】
本願発明は上記背景技術に鑑みて発明されたものであり、その課題は、ＩＣチップの動作電圧範囲を広く確保して動作させることができるリセットシステムを提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本願請求項１記載の発明は、動作の上限範囲である動作上限電圧値と動作の下限範囲である動作下限電圧値との間で電源電圧値が与えられている限りは動作が保障されるＩＣと、ＩＣへ供給される電源電圧値の比較基準値となるリセット検出電圧値とリセット検出電圧値よりも高い電圧値であるリセット解除電圧値とが設定されて、電源電圧値がリセット検出電圧値に至るとＩＣへ動作停止の旨のリセット信号を出力開始し、リセット信号を出力している状態で電源電圧値がリセット解除電圧値に至るとリセット信号を出力停止するリセット回路とを備えるリセットシステムにおいて、リセット検出電圧値とリセット解除電圧値とを、共に動作下限電圧値より低い値としてリセット回路に設定しておき、ＩＣに動作上限電圧値と動作下限電圧値との間で電源電圧値が与えられている限りは信号出力を行う信号発生部と、リセット回路からのリセット信号を入力されると動作を停止するものであって、信号発生部からの信号が入力されない状態が所定時間継続すると、リセット回路からのリセット信号と同等の信号をＩＣ入力用に発するリセット信号補助出力回路とを設けたことを特徴とする。
【発明の効果】
【０００７】
本願請求項１記載の発明のリセット回路においては、ＩＣへ供給される電源電圧値がリセット検出電圧値からリセット解除電圧値までの電圧帯域であれば、リセット信号をリセット回路からＩＣへ与えることができ、ＩＣへ供給される電源電圧値がリセット解除電圧値からＩＣの動作下限電圧値までの電圧帯域であれば、リセット信号と同等の信号をリセット信号補助出力回路からＩＣへ与えることができる。つまり、リセット解除電圧値をＩＣの動作下限電圧値よりも下に設定することができるようになるので、リセット検出電圧値からリセット解除電圧値までの電圧帯域を、ＩＣの動作下限電圧値から動作上限電圧値までの電圧帯域から外して設定できるようになる。従って、ＩＣの動作下限電圧値から動作上限電圧値までの電圧帯域を、充分に広く使えるようになる。
【０００８】
換言すると、電源電圧値が動作下限電圧値よりも低くなった場合には確実にリセット出力を出来るようになり、リセット検出電圧値とリセット解除電圧値とを動作下限電圧値よりも高めに設定する必要がなくなる。これにより、ＩＣの動作電圧範囲を広く確保できる。つまり、ＩＣに供給される電源電圧値の波形が少々不安定で一定レベルに保てない電源しか供給できない場合であっても、ＩＣリセットに移行する危険性を低減できる。
【発明を実施するための最良の形態】
【０００９】
以下、本願発明を添付図面に示す実施形態に基づいて説明する。
【００１０】
図１〜２は、本願請求項１に対応した一実施形態のリセットシステムをあらわし、図３はその変形例をあらわすブロック図である。
【００１１】
図１のブロック図であらわすように、リセットシステム１は、ＩＣ（集積回路）の一例であるＩＣチップ３と、リセット回路２と、リセット信号補助出力回路の一例であるカウンタ回路４と、信号発生部の一例である周期信号発生部５と、信号合成回路（信号合成部）６とを備える。
【００１２】
ＩＣチップ３は、例えばマイクロコンピュータチップであり、その他にもＤＳＰ（Digital Signal Processor）であってもよく、その他にも、ＯＳ（Operating System）ソフトウェアを実装するなどして複雑な処理を行う故に外部からのリセット制御を受け付けるリセット端子を有するＩＣであれば、本願発明を適用可能である。また、プリント基板に接続されるチップ形状に限らず、ゲートアレイやＰＬＤ（Programmable  Logic Device）など実験段階に使用される実験向けのものであってもよい。
【００１３】
ＩＣチップ３は、動作の上限範囲である動作上限電圧値Ｖupperと、動作の下限範囲である動作下限電圧値Ｖlowerとの間で電源電圧値Ｖccが与えられている限りは、動作が保障される。
【００１４】
ＩＣチップ３には、周期信号発生部５が設けられている。周期信号発生部５は、ＩＣチップ３から電源が供給されてカウンタ回路４に対してカウンタ回路４のカウントアップの周期に比べて充分短い周期信号であるプリセット信号を出力する。周期信号発生部５は、動作上限電圧値Ｖupperと動作下限電圧値Ｖlowerとの間でＩＣチップ３に電源電圧値Ｖccが供給されている限りは、プリセット信号を出力する。
【００１５】
リセット回路２は、電圧検出部７と、遅延回路８とが設けられている。電圧検出部７は、電源電圧値Ｖccを検出するためのものであり、電源電圧値Ｖccが印加される抵抗素子の両端の電圧値を読み取るマイコンなどで簡単に構成すればよい。電圧検出部７は、ＩＣチップ３へ供給される電源電圧値Ｖccの比較基準値となるリセット検出電圧値Ｖr2と、リセット検出電圧値Ｖr2よりも高い電圧値であるリセット解除電圧値Ｖr1とが設定されている。
【００１６】
遅延回路８は、電圧検出部７から制御可能な例えばフリップフロップ(Flip-Flop)回路で構成される。電圧検出部７は、電源電圧値Ｖccがリセット検出電圧値Ｖr2に至ると遅延回路８からＩＣチップ３へ動作停止の旨のリセット信号を出力開始させ、リセット信号を遅延回路８から出力させている状態で電源電圧値Ｖccがリセット解除電圧値Ｖr1に至ると遅延回路８からのリセット信号を出力停止させる。なお、リセット信号は、同一電圧波形高の連続的な信号に限らず、定期的な周期信号であってもかまわない。
【００１７】
ここで、図２に示すように、リセット解除電圧値Ｖr1とリセット検出電圧値Ｖr2とは、動作下限電圧値Ｖlowerを基準に、「動作下限電圧値Ｖlower＞リセット解除電圧値Ｖr1＞リセット検出電圧値Ｖr2」という大小関係となるよう設定されてあり、リセット解除電圧値Ｖr1とリセット検出電圧値Ｖr2とが同一値でなくヒステリシスを有するようにしているのは、リセット解除電圧値Ｖr1＝リセット検出電圧値Ｖr2とした場合に電源電圧値Ｖccの波形がこれらの電圧値付近をふらついてリセットを頻繁に起こすのを避けた安全策であり、公知の技術に過ぎない。ここで重要なことは、リセット検出電圧値Ｖr2とリセット解除電圧値Ｖr1とを、共に動作下限電圧値Ｖlowerより低い値としてリセット回路２（つまり電圧検出部７）に設定したことである。
【００１８】
カウンタ回路４は、遅延回路８とは別体のフリップフロップ(Flip-Flop)回路で実現すればよく、ＩＣチップ３と同様、リセット回路２からのリセット信号を入力されると動作を停止するものである。カウンタ回路４は、周期信号発生部５から送られてくるプリセット信号を所定周期の期間ごとに受信できたか否かを検知し、もし所定周期が経過しても周期信号発生部５からのプリセット信号が受信できなければ、リセット回路２からのリセット信号と同等の信号をＩＣチップ３用に発生する。つまり、カウンタ回路４は、リセット回路２以外にリセット信号を発生させるので、いわばリセット信号補助出力回路とみなせる。
【００１９】
信号合成回路６は、リセット回路２からのリセット信号を第一入力としカウンタ回路４からのリセット信号を第二入力とするＯＲ回路として構成すればよく、リセット回路２又はカウンタ回路４のいずれか一方からリセット信号が出力されると、ＩＣチップ３に対してリセット信号をスルー出力する。信号合成回路６は、個別のマイクロコンピュータを使わずとも、ロジックを構成するゲートICの複合体で簡単に構成すればよい。尤も、リセット回路２からのリセット信号がカウンタ回路４からのリセット信号の出力端子に印加してもポート破壊を起こさないようなＩ／Ｏポート保護仕様をカウンタ回路４が有するならば、信号合成回路６など使わずとも、リセット回路２のリセット信号出力端子とカウンタ回路４のリセット出力端子とをＩＣチップ３のリセット端子と接続する信号経路接続導電パターンを形成するだけで、用は足りる。
【００２０】
したがって、この実施形態のリセットシステム１においては、電源電圧値Ｖccが動作下限電圧値Ｖlowerより低くなってＩＣチップ３が動作しなくなった場合、ＩＣチップ３に設けられた周期信号発生部５も動作しなくなってプリセット信号がカウンタ回路４に出力されなくなる。その結果、カウンタ回路４は所定のタイマカウントまでカウントアップしてもプリセット信号が入力されてこないので信号合成回路６経由でＩＣチップ３に対してリセット信号を出力する。その後、電源電圧値Ｖccが回復して動作下限電圧値Ｖlowerより高くなった場合、ＩＣチップ３に設けられた周期信号発生部５が信号出力動作を再開し、カウンタ回路４にプリセット信号を出力する。これにより、カウンタ回路４はＩＣチップ３に対してリセット信号を出力しなくなり、ＩＣチップ３は正常に動作することとなる。
【００２１】
よって、電源電圧値Ｖcc値が動作下限電圧値Ｖlowerよりも低くなった場合でも確実にリセット出力を出来るようになり、リセット検出電圧値Ｖr2とリセット解除電圧値Ｖr1とを動作下限電圧値Ｖlowerよりも高めに設定する必要がなくなる。これにより、可動電圧範囲よりも低い範囲でＩＣチップ３に対してリセット出力することができ、ＩＣチップ３の動作電圧範囲を広く確保できる。そして、ＩＣチップ３を低消費電力でも精度を落とさずに動作させることができる。
【００２２】
なお、周期信号発生部５はＩＣチップ３と一体化されたものに限らず、市販のタイマICなどを利用した別体のハードウェア回路で構成してもよい。
【００２３】
また、信号発生部の一例として周期信号発生部５を挙げたが、周期信号発生部５のように周期信号を発するものに限らず、一定レベルの電圧値を継続して出力し続けるものであってもかまわない。この場合、カウンタ回路４は上述のようなパルスカウント機能を持たなくてよく、サンプリング周期を適宜決められて電圧レベルの切り替わりから状態継続時間長を計るタイムカウンタ機能を備えているタイムカウント回路であればよい。
【００２４】
特に、周期信号発生部５で代表される信号発生部を、ＩＣチップ３に一体化されるか否かを問わずハードウェアで構成せずとも、図３で示すように、ＩＣチップ３内のソフト処理で実現するのが好ましい。
【００２５】
図３は、周期信号発生部５をハードウェアで構成せずに、ＩＣチップ３に周期信号発生部５と同等の機能を実現するソフトウェアモジュール９を実装し、出力ポート１０を介して一定周期のプリセット信号をカウンタ回路４に出力するようにした変形例である。このようにすれば、上述の一実施の形態の如くＩＣチップ３の周期信号発生部５のためのハードウェアを新たに設計する手間を省ける。
【図面の簡単な説明】
【００２６】
【図１】本願発明の一実施形態であるリセットシステムを示すブロック図。
【図２】同リセットシステムの各電圧値の大きさを示すグラフ。
【図３】同リセットシステムのＩＣチップがソフトウェアを内蔵している場合を示すブロック図。
【図４】従来例であるリセット回路を示すブロック図。
【図５】同上のリセットシステムの各電圧値の大きさを示すグラフ。
【符号の説明】
【００２７】
１  リセットシステム
２  リセット回路
３  ＩＣ
４  リセット信号補助出力回路（カウンタ回路）
５  信号発生部（周期信号発生部）
６  信号合成部（回路）
７  電圧検出部
８  遅延回路
９  ＩＣ内蔵ソフトウェアモジュール
１０  出力ポート
【図１】
2007293476.tif 000003
【図２】
2007293476.tif 000004
【図３】
2007293476.tif 000005
【図４】
2007293476.tif 000006
【図５】
2007293476.tif 000007