(57)【要約】【課題】強誘電体膜における減分極電界の発生がほとんどなく、長期にわたり安定にデータを保持する半導体記憶装置を実現できるようにする。【解決手段】半導体記憶装置は、基板１１の上に形成された第１の電極膜１６と、第１の電極膜の上に強誘電体膜１５及び絶縁膜１２が積層されてなる積層膜１８と、積層膜１８の上に選択的に形成された第２の電極膜１７とを備えている。積層膜１８のうちの第１の電極膜１６と接する膜の上面における第２の電極膜１７を挟んで両側の領域には、強誘電体膜１５と接するソース電極１２及びドレイン電極１３とが形成されている。第１の電極膜１６と第２の電極膜１７とは、仕事関数が異なる材料からなる。【選択図】図１
2007184350.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１の電極膜と、
前記第１の電極膜の上に形成され、強誘電体膜及び絶縁膜が積層されてなる積層膜と、
前記積層膜の上に選択的に形成された第２の電極膜と、
前記積層膜のうち前記第１の電極膜と接する膜の上に、前記積層膜の前記第１の電極膜と前記第２の電極膜とに挟まれた部分の少なくとも一部を両側から挟むように形成され且つ前記強誘電体膜と接するソース電極及びドレイン電極とを備え、
前記第１の電極膜と前記第２の電極膜とは、仕事関数が互いに異なる材料からなることを特徴とする半導体記憶装置。
【請求項２】
前記第１の電極膜の仕事関数と前記第２の電極膜の仕事関数との差は、前記強誘電体膜の分極電荷によって生じる電位差の０．５倍以上且つ１．５倍以下であることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第１の電極膜及び第２の電極膜は、白金、イリジウム、酸化イリジウム、金、ルビジウム、酸化ルビジウム、アルミニウム及び酸化ビスマスのうちから選択された互いに異なる２つの材料からそれぞれなることを特徴とする請求項１又は２に記載の半導体記憶装置。
【請求項４】
前記第１の電極膜又は前記第２の電極膜は、半導体膜であることを特徴とする請求項１から３のいずれか１項に記載の半導体記憶装置。
【請求項５】
基板の上に形成された第１の電極膜と、前記第１の導電膜の上に形成された、強誘電体膜及び絶縁膜が積層されてなる積層膜と、前記積層膜の上に選択的に形成された第２の電極膜と、前記積層膜のうち前記第１の電極膜と接する膜の上に、前記積層膜の前記第１の電極膜と前記第２の電極膜とに挟まれた部分の少なくとも一部を両側から挟むように形成され且つ前記強誘電体膜と接するソース電極及びドレイン電極とを備えた半導体記憶装置の駆動方法であって、
前記第１の電極膜の仕事関数と前記第２の電極膜の仕事関数との差と同等の電圧を前記第１の電極膜と前記第２の電極膜との間に印加した状態にして、前記ソース電極と前記ドレイン電極との間に電圧を印加して前記強誘電体膜と前記絶縁膜との界面に流れる電流の値を検出することにより記憶されたデータを読み出すことを特徴とする半導体記憶装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体膜をゲート絶縁膜として用いた半導体記憶装置及びその駆動方法に関する。
【背景技術】
【０００２】
強誘電体を用いた不揮発性の半導体記憶装置は、大きく分けてキャパシタ型とＭＦＳＦＥＴ（Metal-Ferroelectric-Semiconductor Field Effect Transistor）型との２種類がある。
【０００３】
キャパシタ型の半導体記憶装置は、データを読み出す際に記憶されていたデータを破壊してしまうため、再びデータを書き込む動作が必要である。このため、読み出し動作ごとに分極反転させる必要があり分極反転疲労が問題となる。また、１トランジスタ１キャパシタ（１Ｔ１Ｃ）型のメモリセル構造を有する半導体記憶装置の量産が困難であり、微細化における問題も多い。
【０００４】
一方、ＭＦＳＦＥＴ型の半導体記憶装置は、強誘電体膜の分極の向きによって変化するチャネルの導通状態を検出することによりデータを読み出すため、非破壊的なデータの読み出しが可能である。また、メモリセル領域もキャパシタ型に比べて微細化することが容易であり、古くから研究されている。しかし、ＭＦＳＦＥＴ型の半導体記憶装置は、シリコン基板の上に強誘電体膜を形成する必要があるが、シリコン基板上に強誘電体膜を形成することは容易ではない。これを回避するために、強誘電体膜とシリコン基板との間に薄い絶縁膜を設けるＭＦＩＳＦＥＴ（Metal-Ferroelectric-Insulator-Semiconductor Field Effect Transistor）型の半導体記憶装置が考案されているが、ＭＦＩＳＦＥＴ型の半導体記憶装置においてはフラットバンドシフトやデータの保持に問題がある。
【０００５】
このような問題を解決するために、ゲート電極とバックゲート電極との間に挟まれた強誘電体膜及び絶縁膜からなり、強誘電体膜と絶縁体膜との界面に流れる電流を用いてデータを読み出す半導体記憶装置が提案されている（例えば、特許文献１を参照。）。
【特許文献１】特開２００３−３３２５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の半導体記憶装置においては、電源オフ時に強誘電体膜の分極によって絶縁膜に電界が誘起され、絶縁膜にも正負の電荷がたまるため、残留分極の方向と逆向きに発生する電界である減分極電界が発生する。減分極電界の発生により分極劣化及び絶縁膜のリークが生じ、界面電位が変動してしまうため１週間程度でデータが消失してしまうという問題がある。
【０００７】
本発明は、前記従来の問題を解決し、強誘電体膜における減分極電界の発生がほとんどなく、長期にわたり安定にデータを保持する半導体記憶装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は半導体記憶装置を、仕事関数が異なる材料からなるゲート電極とバックゲート電極とを備えている構成とする。
【０００９】
具体的に本発明に係る半導体記憶装置は、基板の上に形成された第１の電極膜と、第１の電極膜の上に形成され、強誘電体膜及び絶縁膜が積層されてなる積層膜と、積層膜の上に選択的に形成された第２の電極膜と、積層膜のうち第１の電極膜と接する膜のｃ且つ強誘電体膜と接するソース電極及びドレイン電極とを備え、第１の電極膜と第２の電極膜とは、仕事関数が互いに異なる材料からなることを特徴とする。
【００１０】
本発明の半導体記憶装置によれば、第１の電極膜と第２の電極膜とは、仕事関数が互いに異なる材料からなるため、強誘電体膜の分極によって誘起された絶縁膜の電界を低減することができる。従って、強誘電体膜に減分極電界が発生することを防止できるので、強誘電体膜の分極劣化及びリーク電流を低減することができる。その結果、長期にわたり安定にデータを保持する半導体記憶装置を実現することが可能となる。
【００１１】
本発明の半導体記憶装置において、第１の電極膜の仕事関数と第２の電極膜の仕事関数との差は、強誘電体膜の分極電荷によって生じる電位差の０．５倍以上且つ１．５倍以下であることが好ましい。このような構成とすることにより、強誘電体膜の減分極電界を第１の電極膜の仕事関数と第２の電極膜の仕事関数との差により確実に相殺することができる。
【００１２】
本発明の半導体記憶装置において、第１の電極膜及び第２の電極膜は、白金、イリジウム、酸化イリジウム、金、ルビジウム、酸化ルビジウム、アルミニウム及び酸化ビスマスのうちから選択された互いに異なる材料からそれぞれなることが好ましい。
【００１３】
本発明の半導体記憶装置において、第１の電極膜又は第２の電極膜は、半導体膜であってもよい。このような構成とすることにより、第１の電極膜の仕事関数と第２の電極膜の仕事関数とが異なるため、強誘電体膜の分極によって絶縁膜に誘起される電界を確実に低減することができる。
【００１４】
本発明の半導体記憶装置の駆動方法は、基板の上に形成された第１の電極膜と、第１の導電膜の上に形成された、強誘電体膜及び絶縁膜が積層されてなる積層膜と、積層膜の上に選択的に形成された第２の電極膜と、積層膜のうち第１の電極膜と接する膜の上に、前記積層膜の前記第１の電極膜と前記第２の電極膜とに挟まれた部分の少なくとも一部を両側から挟むように形成され且つ強誘電体膜と接するソース電極及びドレイン電極とを備えた半導体記憶装置の駆動方法を対象とし、第１の電極膜の仕事関数と第２の電極膜の仕事関数との差と同等の電圧を第１の電極膜と第２の電極膜との間に印加した状態にして、ソース電極とドレイン電極との間に電圧を印加して強誘電体膜と絶縁膜との界面に流れる電流の値を検出することにより記憶したデータを読み出すことを特徴とする。
【００１５】
本発明の半導体装置の駆動方法によれば、第１の電極膜の仕事関数と第２の電極膜の仕事関数との差と同等の電圧を第１の電極膜と第２の電極膜との間に印加した状態にして、強誘電体膜と絶縁膜との界面に流れる電流の値を検出することにより記憶したデータを読み出すため、第１の電極膜の仕事関数と第２の電極膜の仕事関数との差によって電圧シフトした強誘電体膜の分極ヒステリシスにおいて、分極電荷の差が最も大きくなる位置でデータの読み出しを行うことが可能となる。
【発明の効果】
【００１６】
本発明に係る半導体記憶装置によれば、強誘電体膜における減分極電界の発生がほとんどなく、長期にわたり安定にデータを保持する半導体記憶装置を実現できる。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体記憶装置の一実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は本発明の一実施形態に係る半導体記憶装置の断面構成であり、（ａ）はデータを読み出す際の駆動状態を示し、（ｂ）はデータを書き込む際の駆動状態を示している。
【００１８】
本実施形態の半導体装置は、図１（ａ）及び（ｂ）に示すように基板１１の上にバックゲート電極である第１の電極膜１６が形成され、第１の電極膜１６の上に強誘電体膜１５と絶縁膜１２とからなる積層膜１８が形成されている。強誘電体膜１５の上には、ソース電極１３及びドレイン電極１４が間隔をおいて形成されている。絶縁膜１２にはソース電極１３及びドレイン電極１４の上面を露出する開口部が形成されている。絶縁膜１２の上におけるソース電極１３とドレイン電極１４との間の領域には、ゲート電極である第２の電極膜１７が形成されている。
【００１９】
ソース電極１３及びドレイン電極１４は、強誘電体膜１５と絶縁膜１２との界面におけるバックゲート電極である第１の電極膜１６とゲート電極である第２の電極膜１７とに挟まれた部分に流れる電流を検出するためのものである。従って、積層膜１８の第１の電極膜１６と第２の電極膜１７とに挟まれた部分の少なくとも一部が、ソース電極１３とドレイン電極１４との間に挟まれるように形成すればよい。
【００２０】
基板１１は、どのようなものでもよく、例えば、シリコン（Ｓｉ）、酸化シリコン（ＳｉＯ2）又はチタン酸ストロンチウム（ＳｒＴｉＯ3）等を用いればよいが、絶縁性の基板を用いることが好ましい。
【００２１】
第１の電極膜１６は、強誘電体膜のリーク特性を考慮し、強誘電体膜と比べて仕事関数が大きい金属が好ましい。また、強誘電体の分極反転疲労特性の良いものを選択することが好ましい。例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯx）、金（Ａｕ）又は酸化ルテニウム（ＲｕＯx）等を用いることができる。第１の電極膜１６は、スパッタリング法、電子線蒸着（ＥＢ蒸着）法、有機金属気相堆積（ＭＯＣＶＤ）法、レーザーアブレーション法、パルスレーザ堆積（ＰＬＤ）法等により形成すればよい。
【００２２】
データを読み出す部位において、強誘電体膜１５は単結晶であることが好ましい。また、読み出しに使用するチャネルとなるソース電極１３とドレイン電極１４との間の部分においては、電界が印加される方向と強誘電体の結晶粒の方位とが一致していることが好ましい。強誘電体膜１５の材料として例えば、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）、ＳＢＴＮ（ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9）、ＢＬＴ（（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12）、ＢｉＦｅＯ3、ＰｂＴｉＯ3、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）、ＢａＴｉＯ3、ＬｉＮｂＯ3又はＳｒＴｉＯ3等を用いることができる。
【００２３】
絶縁膜１２は、ソース電極１３とドレイン電極１４との間にリーク電流が発生することを防止するために高絶縁性を示すものが好ましい。例えば酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ＰＧＳ（Phospho-Silicate-Glass）、ＢＰＧＳ（Boro-Phospho-Silicate-Glass）、酸化ハフニウム（ＨｆＯx）及びチタン酸ストロンチウム（ＳｒＴｉＯ3）等を用いればよい。特にＨｆＯxは高誘電率で且つ高融点であるため好ましい。
【００２４】
強誘電体膜１５及び絶縁膜１２はスパッタリング法、ＭＯＣＶＤ法、レーザーアブレーション法、ＰＬＤ法、有機金属成膜（ＭＯＤ）法又はゾルゲル法等によって成膜する。成膜の際に、強誘電体膜１５と絶縁膜１２の界面が清浄であることが好ましく、強誘電体膜１５と絶縁膜１２とをヘテロエピタキシャル成長させることが好ましい。
【００２５】
ソース電極１３及びドレイン電極１４は、第１の電極膜１６と同様に、強誘電体膜と比べて仕事関数が大きく、強誘電体の分極反転疲労特性の良い材料を選択することが好ましい。図１においてソース電極１３及びドレイン電極１４は、強誘電体膜１５と絶縁膜１２との間に挟まれているが、絶縁膜１２がソース電極１３及びドレイン電極１４の上面を覆っている必要はない。
【００２６】
ソース電極１３及びドレイン電極１４は、強誘電体膜１５の上に電極材料を堆積した後、パターニングして形成すればよい。電極材料の堆積方法は、強誘電体膜１５と絶縁膜１２との界面を清浄に保つことができるものが好ましい。電極材料のパターンニング方法にはシャドーマスク法、ドライエッチング法又はウェットエッチング法等を用いればよい。
【００２７】
第２の電極膜１７には、第１の電極膜１６と比べて仕事関数が大きい材料を選択する。また、第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差が、強誘電体膜１５の分極電荷によって生じる電位差ΔＶとほぼ同じとなるようにすることが好ましい。すなわち、強誘電体膜１５の減分極電界を第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差で相殺するようにする。強誘電体膜１５の分極による電荷をＱとし、誘電率をεとし、膜厚をｔとし、面積をＳとし、真空の誘電率をε0とすると、強誘電体膜１５の分極電荷によって生じる電位差ΔＶはＱ×ｔ／（ε×ε0×Ｓ）となる。従って、第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差Δφが次の式１を満たすようにする。
Δφ≒ΔＶ＝Ｑ×ｔ／（ε×ε0×Ｓ）・・・式１
このようにすることにより、強誘電体膜１５の分極によって誘起された絶縁膜１２の電界を相殺することができるので、減分極電界及び絶縁膜１２によるリーク電流の発生を大幅に低下することができる。従って、長期にわたり安定にデータを保持することが可能となる。具体的にΔφはΔＶの０．５倍以上且つ１．５倍以下とすればよく、好ましくはΔＶの０．７倍以上且つ１．３倍以下とし、より好ましくは０．８倍以上且つ１．２倍以下とし、さらに好ましくは０．９倍以上且つ１．１倍以下とする。
【００２８】
例えば、強誘電体膜１５の誘電率εを３００、膜厚ｔを１０ｎｍ、残留自発分極Ｐｒを１０μＣ／ｃｍ2とすると、Ｑ＝Ｐｒ×Ｓであるので、式１から第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差Δφを約０．３７ｅＶとすることが好ましい。具体的に、第１の電極膜１６をＩｒ（φ＝５．２７ｅＶ）とし、第２の電極膜をＰｔ（φ＝５．６５ｅＶ）とすればよい。
【００２９】
また、第１の電極膜１６をＡｕ（φ＝５．１ｅＶ）とすると、Δφは０．５５ｅＶとなり、膜厚ｔが１０ｎｍの場合にはΔＶの約１．５倍、膜厚ｔが２０ｎｍの場合にはΔＶの約０．７５倍となる。
【００３０】
また、第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差Δφを大きくするために、一方を半導体膜としてもよい。例えば、第１の電極膜１６をＰｔ（φ＝５．６５ｅＶ）とし、第２の電極膜１７をＳｉ（φ＝４．０８ｅＶ）とすることにより第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差Δφを１．５７ｅＶとすることができる。これにより、強誘電体膜１５の膜厚が１００ｎｍ以上の場合にも減分極電界を相殺することができる。
【００３１】
以下に、本実施形態の半導体記憶装置の駆動方法について説明する。まず、データの書き換え動作は、図１（ｂ）に示すように、第１の電極膜１６と第２の電極膜１７との間に正又は負の電界を印加する。ソース電極１３とドレイン電極１４との間に電圧Ｖappを印加することにより、第１の電極膜１６と第２の電極膜１７との間に印加された電界によってソース電極１３とドレイン電極１４に挟まれた領域の強誘電体膜１５が分極反転を起こす。なお、ソース電極１３とドレイン電極１４との間に印加する電圧は、ソース電極１３とドレイン電極１４との距離等に応じて調整する。
【００３２】
次に、データの読み出しは図１（ａ）に示すように、ソース電極１３とドレイン電極１４との間に流れる電流を検出することにより行う。強誘電体膜１５が分極されている場合、つまりデータが入力されている場合に、強誘電体膜１５と絶縁膜１２との界面には電子又は正孔からなる自由電荷が発生する。発生した自由電荷の性質は強誘電体膜１５の分極の向きによって変化する。分極が上を向いているときは、強誘電体膜１５と絶縁膜１２との界面に存在する電子が少なくなるため、強誘電体膜１５と絶縁膜１２との界面における電気伝導度が小さくなる。従って、チャネルが閉じた状態となり、ソース電極１３とドレイン電極１４との間に電流が流れにくくなる。逆に、分極が下を向いているときは、強誘電体膜１５と絶縁膜１２との界面に存在する電子が増加するため、強誘電体膜１５と絶縁膜１２との界面における電気伝導度が大きくなる。従って、チャネルが開いた状態となり絶縁膜１２と強誘電体膜１５との間に界面電流が流れるため、ソース電極１３とドレイン電極１４との間に流れる電流が増加する。つまり、界面電流の有無を検出することにより強誘電体膜１５の分極状態を非破壊的に読み出すことができる。
【００３３】
本実施形態においては、第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との間に差があるため、強誘電体膜１５の分極反転を示すヒステリシスカーブがシフトしている。このため、オン状態とオフ状態とにおける分極量の差が小さくなってしまう。そこで、分極量の差が最も大きくなるように、図１（ａ）に示すように第１の電極膜１６と第２の電極膜１７との間に電圧を印加した状態において、読み出し動作を行うことが望ましい。この際に第１の電極膜１６と第２の電極膜１７との間に印加する電圧は、第１の電極膜１６の仕事関数と第２の電極膜１７の仕事関数との差とほぼ同じとすればよい。
【００３４】
なお、図１においては図示していないが、絶縁膜１２に設けた開口部に導電性材料を埋め込みコンタクトプラグを形成すれば、ソース電極１３及びドレイン電極１４を絶縁膜１２の上面に容易に引き出すことができる。
【００３５】
本実施形態において積層膜１８は、強誘電体膜１５の上に絶縁膜１２が形成されたものを用いたが、上下を入れ替えて絶縁膜１２の上に強誘電体膜１５が形成された構成としてもよい。
【産業上の利用可能性】
【００３６】
本発明に係る半導体記憶装置及びその駆動方法は、強誘電体膜における減分極電界の発生がほとんどなく、長期にわたり安定にデータを保持する半導体記憶装置を実現でき、強誘電体膜をゲート絶縁膜として用いた半導体記憶装置及びその駆動方法等として有用である。
【図面の簡単な説明】
【００３７】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置であって、（ａ）はデータの読み出し動作中の駆動状態を示す断面図であり、（ｂ）はデータの書き換え動作中の駆動状態を示す断面図である。
【符号の説明】
【００３８】
１１  基板
１２  絶縁膜
１３  ソース電極
１４  ドレイン電極
１５  強誘電体膜
１６  第１の電極膜
１７  第２の電極膜
１８  積層膜
【図１】
2007184350.tif 000003