(57)【要約】【課題】選択信号ラインから非選択信号ラインへの信号電位の飛び込みによって非選択状態の信号ラインの信号電位が低下すると、コントラスト不足や横方向の輝度バラツキが発生し、画像品質を低下させる原因となる。【解決手段】液晶表示パネル１４の信号ライン１２-1〜１２-nへの信号電位の供給方式として時分割スイッチ３０-1〜３０-kによる時分割駆動を用いたアクティブマトリクス型液晶表示装置において、セレクトパルス発生回路３６から時分割スイッチ３０-1〜３０-kのＣＭＯＳアナログスイッチに与えられるセレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を、水平駆動回路２２のＴＡＢＩＣ(1) ２８-1〜ＴＡＢＩＣ(k) ２８-kから出力される信号電位に対してＮｃｈＭＯＳトランジスタの閾値電圧よりも低く設定するようにする。【選択図】図１
2007293369.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁基板上にマトリクス状に配線された複数行分のゲートラインと複数列分の信号ラインとの交点に画素が形成されてなる表示部と、
前記透明絶縁基板上に設けられて前記複数行分のゲートラインを駆動する垂直駆動回路と、
所定の時分割数に対応した時系列の信号電位を出力する水平駆動回路と、
ＣＭＯＳトランジスタからなり、前記水平駆動回路から出力される時系列の信号電位を時分割して前記複数列分の信号ラインのうちの対応する信号ラインに供給する時分割スイッチと、
前記時分割スイッチをオンさせるためのセレクトパルスを発生するセレクトパルス発生回路とを備え、
前記セレクトパルスの低レベル側の電位を、前記水平駆動回路から出力される信号電位に対して、前記ＣＭＯＳトランジスタのＮｃｈＭＯＳトランジスタの閾値電圧よりも低く設定した
ことを特徴とする液晶表示装置。
【請求項２】
前記水平駆動回路は、画素の対向電極に共通に与えられるコモン電圧に対して１水平走査期間ごとに極性が反転する信号電位を出力する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記コモン電圧が１水平走査期間ごとに交流反転する
ことを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記水平駆動回路から出力される信号電位の低レベル側の電位が接地電位である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記セレクトパルスの高レベル側の電位が、前記水平駆動回路から出力される信号電位の高レベル側の電位よりも高い
ことを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記時分割スイッチによる時分割数が３である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項７】
前記時分割スイッチは、時分割数に対応した３個のアナログスイッチからなる
ことを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置（ＬＣＤ；Liquid Crystal Display）に関し、特に液晶表示パネルの信号ラインへの信号電位の供給方式として時分割駆動法を用いたアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータやワードプロセッサなどに用いられている液晶表示装置は、アクティブマトリクス型が主力となっている。このアクティブマトリクス型液晶表示装置は、応答速度や画像品質の面で優れており、近年のカラー化に最適な液晶表示装置となってきている。この種の液晶表示装置において、液晶表示パネルの各画素には、トランジスタあるいはダイオードなどの非線形な素子が用いられている。具体的には、透明絶縁基板（例えば、ガラス基板）上に薄膜トランジスタ（ＴＦＴ；thin film transistor）を形成した構造となっている。
【０００３】
ところで、特に大型の液晶表示装置においては、各画素に行単位で順に信号電位を与える水平駆動回路であるドライバＩＣを、液晶表示パネルを構成する透明絶縁基板とは別体の外部回路基板上に設けた構成を採っている。そして、外部のドライバＩＣの出力と液晶表示パネルの信号ラインとは、通常、１対１の対応関係にある。すなわち、ドライバＩＣの各出力端子からの信号電位はそのまま対応する信号ラインに与えられるようになっている。
【０００４】
これに対して、ドライバＩＣの小型化を図るために、ドライバＩＣの出力ピン（出力端子）の数の削減を可能とする液晶表示パネルの駆動法として、いわゆる時分割駆動法が知られている。この時分割駆動法は、複数本の信号ラインを１単位（ブロック）とし、この１ブロック内の複数本の信号ラインに与える信号電位を時系列でドライバＩＣから出力する一方、液晶表示パネルには複数本の信号ラインを１単位として時分割スイッチを設け、これら時分割スイッチにてドライバＩＣから出力される時系列の信号電位を時分割して複数本の信号ラインに順次与える駆動方法である（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開昭６４−８４２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この時分割駆動法を用いたアクティブマトリクス型液晶表示装置において、各画素に与える画像データの極性をコモン電圧ＶＣＯＭに対して１Ｈ（Ｈは水平走査期間）ごとに反転させる１Ｈ反転駆動方式、又は１Ｈ反転駆動に加え、コモン電圧ＶＣＯＭを１Ｈごとに交流反転させる１Ｈコモン（ＶＣＯＭ）反転駆動方式を採った場合には、選択の信号ラインから非選択の信号ラインへの信号電位の飛び込みによる書き込み電位の変動が無視できない。以下にその理由について、時分割スイッチの構成を示す図１２を用いて説明する。
【０００７】
図１２において、時分割スイッチ１０１は、ＮｃｈＭＯＳトランジスタおよびＰｃｈＭＯＳトランジスタが並列に接続されてなるＣＭＯＳアナログスイッチからなり、図示せぬドライバＩＣから出力される信号電圧を伝送する共通信号ライン１０２と液晶表示パネル上の信号ライン１０３との間に接続されている。そして、時分割スイッチ１０１は、Ｎｃｈ，ＰｃｈＭＯＳトランジスタの各ゲートにセレクトパルスＳおよびその反転パルスＸＳが印加されることで、ドライバＩＣからの信号電圧を信号ライン１０３に伝達する構成となっている。
【０００８】
ここで、選択信号ラインから非選択信号ラインへの信号電位の飛び込みによって書き込み電位が変動すると、非選択状態にある信号ラインの信号電位が、図１３に示すように、接地電位（０Ｖ）に対して低くなる。すると、ＮｃｈＭＯＳトランジスタのゲート電位は、信号ラインの電位、即ちＮｃｈＭＯＳトランジスタのソース電位に対して正の電位関係となる。この電位関係は、ＮｃｈＭＯＳトランジスタをオン（導通）させる条件を満たすことから、ＮｃｈＭＯＳトランジスタがオン状態となる。
【０００９】
すると、このオン状態にあるＮｃｈＭＯＳトランジスタを通して非選択状態の信号ラインから信号電荷が流出する。これにより、非選択状態の信号ラインの信号電位が低下することになる。このように、選択信号ラインから非選択信号ラインへの信号電位の飛び込みにより、非選択状態の信号ラインの信号電位が低下すると、画像としては、コントラスト不足や横方向の輝度バラツキが発生し、画像品質を低下させる原因となる。
【００１０】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、選択信号ラインから非選択信号ラインへの信号電位の飛び込みに起因するコントラスト不足や横方向の輝度バラツキの発生をなくし、安定した画像品質を得ることが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、透明絶縁基板上にマトリクス状に配線された複数行分のゲートラインと複数列分の信号ラインとの交点に画素が形成されてなる表示部と、透明絶縁基板上に設けられて前記複数行分のゲートラインを駆動する垂直駆動回路と、
所定の時分割数に対応した時系列の信号電位を出力する水平駆動回路と、ＣＭＯＳトランジスタからなり、水平駆動回路から出力される時系列の信号電位を時分割して複数列分の信号ラインのうちの対応する信号ラインに供給する時分割スイッチと、この時分割スイッチをオンさせるためのセレクトパルスを発生するセレクトパルス発生回路とを備え、セレクトパルスの低レベル側の電位を、水平駆動回路から出力される信号電位に対して、前記ＣＭＯＳトランジスタのＮｃｈＭＯＳトランジスタの閾値電圧よりも低く設定した構成となっている。
【００１２】
上記構成の液晶表示装置において、選択信号ラインから非選択信号ラインへの信号電位の飛び込みがあった場合に、非選択状態の信号ラインの電位が低下する方向に変動する。これにより、時分割スイッチとしてＣＭＯＳトランジスタが用いられているとすると、ＮｃｈＭＯＳトランジスタのソース電位が低下することになる。ところが、ＮｃｈＭＯＳトランジスタのゲートに印加されるセレクトパルスの低レベル側の電位が、信号電位の低レベル側の電位に対してＮｃｈＭＯＳトランジスタの閾値電圧よりも低いことから、ＮｃｈＭＯＳトランジスタのソース電位がそのゲート電位よりも低下することはなく、ＮｃｈＭＯＳトランジスタがオン状態とはならない。したがって、このＮｃｈＭＯＳトランジスタを通して非選択状態の信号ラインの電荷が流出することはなく、非選択状態の信号ラインの電位が最初の信号電位に保持される。
【発明の効果】
【００１３】
本発明によれば、液晶表示パネルの信号ラインへの信号電位の供給方式として時分割駆動法を用いたアクティブマトリクス型液晶表示装置において、時分割スイッチをオンさせるためのセレクトパルスの低レベル側の電位を、水平駆動回路から出力される信号電位に対して、ＮｃｈＭＯＳトランジスタの閾値電圧よりも低く設定したことにより、選択信号ラインから非選択信号ラインへの信号電位の飛び込みがあった場合であっても、非選択信号ラインの電荷が時分割スイッチを通して流出することはなく、非選択信号ラインの電位が最初の信号電位に保持されるため、選択信号ラインから非選択信号ラインへの信号電位の飛び込みに起因するコントラスト不足や横方向の輝度バラツキの発生はなく、安定した画像品質が得られることになる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置を示す概略構成図である。図１において、透明絶縁基板、例えばガラス基板（図示せず）上にｍ行分のゲートライン１１-1〜１１-mおよびｎ列分の信号ライン１２-1〜１２-nがマトリクス状に配線され、その交点にはｍ行ｎ列分の単位画素１３が形成されて液晶表示パネル（表示部）１４を構成している。
【００１６】
単位画素１３は、特に図２から明らかなように、薄膜トランジスタ（画素トランジスタ）１５、付加容量１６および液晶容量１７から構成されている。薄膜トランジスタ１５は、そのゲート電極がゲートライン１１-1，１１-2，１１-3，……に、そのソース電極が信号ライン１２-1，１２-2，１２-3，……にそれぞれ接続されている。
【００１７】
この画素構造において、液晶容量１７は、薄膜トランジスタ１５で形成される画素電極と、これに対向して形成される対向電極との間で発生する容量を意味する。そして、この画素電極に保持される電位は、“Ｈ”レベルもしくは“Ｌ”レベルの電位で書き込まれる。なお、Ｃｓライン２９-1，２９-2，２９-3，……を介して対向電極に共通に印加されるコモン電圧ＶＣＯＭとして、ここでは、所定のＤＣ電位が設定されるものとする。
【００１８】
また、単位画素１３では、薄膜トランジスタ１５がオン状態となると、液晶での光の透過率が変化するとともに付加容量１６が充電される。この充電により、薄膜トランジスタ１５がオフ状態となっても、付加容量１６の充電電圧による液晶での光透過率状態が、次に薄膜トランジスタ１５がオン状態となるまでの間保持される。このような方式により、液晶表示パネル１４の表示画像における画質の向上が図られる。
【００１９】
液晶表示パネル１４と同一基板上には、薄膜トランジスタによって垂直駆動回路１８が形成されている。この垂直駆動回路１８は、その各行の出力端に各一端が接続されたゲートライン１１-1〜１１-mに対して順に走査パルスを与えて各画素１３を行単位で選択することによって垂直走査を行う。この垂直駆動回路１８は、例えば図３に示すように、シフトレジスタ１９、レベルシフタ２０およびバッファ２１を有する構成となっている。
【００２０】
一方、信号ライン１２-1〜１２-nに画像データに応じた信号電位を与える水平駆動回路２２が、後述するように、上記液晶表示パネル１４の基板とは別体の回路基板上に形成されて外部回路として設けられる。この水平駆動回路２２では、デジタル信号の入力を前提とした場合、液晶を駆動するためにはデジタル信号をアナログ信号に変換して出力する必要がある。
【００２１】
そのために、水平駆動回路２２は、例えば図４に示すように、シフトレジスタ２３、レベルシフタ２４、データラッチ２５、Ｄ／Ａコンバータ２６およびバッファ２７を有する構成となっている。この水平駆動回路２２には、例えば８階調以上で５１２色以上の表示を可能とするデジタル画像データが入力されることになる。
【００２２】
また、例えばＲ（赤），Ｇ（緑），Ｂ（青）に対応した３時分割駆動を実現するために、ｎ列分の信号ライン１２-1〜１２-nを時分割数に対応した本数（本例では、３時分割に対応して３本）を１単位（ブロック）として分割した場合において、水平駆動回路２２は、図１から明らかなように、その分割した数ｋに対応したｋ個のドライバＩＣ、即ち実装方式として例えばＴＡＢ（Tape Automated Bonding）方式を用いたＩＣ（以下、ＴＡＢＩＣと称す）(1) ２８-1〜ＴＡＢＩＣ(k) ２８-kによって構成されている。
【００２３】
そして、これらＴＡＢＩＣ(1) ２８-1〜ＴＡＢＩＣ(k) ２８-kは、液晶表示パネル１４の基板とは別体の外部回路基板（図示せず）上に搭載され、１分割ブロック内の複数本の信号ラインに与える信号電位を時系列で、また先述した１Ｈ反転駆動を実現するために、コモン電圧ＶＣＯＭに対して１Ｈごとに極性を反転させて出力するようになっている。これに対応して、ｋ個の時分割スイッチ３０-1〜３０-kが、ｎ列分の信号ライン１２-1〜１２-nの入力段に設けられている。
【００２４】
時分割スイッチ３０-1は３時分割を実現するために、特に図２から明らかなように、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタが並列に接続されてなる３個のＣＭＯＳアナログスイッチ（トランスミッションスイッチ）３１，３２，３３からなり、液晶表示パネル１４と同一基板上に薄膜トランジスタによって形成されている。他の時分割スイッチ３０-2〜３０-kについても、時分割スイッチ３０-1と全く同じ構成となっている。
【００２５】
そして、例えば時分割スイッチ３０-1において、３個のアナログスイッチ３１，３２，３３の各入力端は共通に接続され、その共通接続点は共通信号ライン３４-1を介してＴＡＢＩＣ２８-1の出力端に接続されている。これにより、ＴＡＢＩＣ(1) ２８-1から時系列で出力される例えば０〜５Ｖの振幅の信号電位が、共通信号ライン３４-1を経由して３個のアナログスイッチ３１，３２，３３の各入力端に与えられる。これらアナログスイッチ３１，３２，３３の各出力端は、３本の信号ライン１２-1，１２-2，１２-3の各一端に接続されている。
【００２６】
時分割スイッチ３０-2に対しては、共通信号ライン３４-2を経由してＴＡＢＩＣ(2) ２８-2から時系列の信号電位が供給される。同様にして、時分割スイッチ３０-kに対しては、共通信号ライン３４-kを経由してＴＡＢＩＣ(k) ２８-kから時系列の信号電位が供給される。なお、本例では、簡単のため、１個のＴＡＢＩＣにつき１本の共通信号ラインを配した構成を示したが、実際には、ＴＡＢＩＣの複数の出力ピンに対応して複数本の共通信号ラインが配されることになる。
【００２７】
また、液晶表示パネル１４と同一基板上において、１個のアナログスイッチにつき２本、計６本の制御ライン３５-1〜３５-6が、ゲートライン１１-1〜１１-mの配線方向に沿って配線されている。そして、例えば時分割スイッチ３０-1にあっては、アナログスイッチ３１の２つの制御入力端（即ち、Ｎｃｈ，ＰｃｈＭＯＳトランジスタの各ゲート）が制御ライン３５-1，３５-2に、アナログスイッチ３２の２つの制御入力端が制御ライン３５-3，３５-4に、アナログスイッチ３３の２つの制御入力端が制御ライン３５-5，３５-6にそれぞれ接続されている。
【００２８】
なお、ここでは、６本の制御ライン３５-1〜３５-6に対する時分割スイッチ３０-1の３個のアナログスイッチ３１〜３３の接続関係について説明したが、他の時分割スイッチ３０-2〜３０-kについても全く同じ接続関係となっている。
【００２９】
６本の制御ライン３５-1〜３５-6には、時分割スイッチ３０-1〜３０-kの各３個のアナログスイッチ３１〜３３を選択するためのセレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３が外部のセレクトパルス発生回路３６から与えられる。ここで、セレクトパルスＸＳ１〜ＸＳ３は、セレクトパルスＳ１〜Ｓ３の反転パルスである。このセレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３は、ＴＡＢＩＣ２８-1〜２８-kの各々から出力される時系列の信号電位に同期して、時分割スイッチ３０-1〜３０-kの各３個のアナログスイッチ３１〜３３を順次オンさせるための信号である。
【００３０】
このセレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の液晶表示パネル１４への入力は、例えば、水平駆動回路２２側から、即ち液晶表示パネル１４の上方側から複数の個所にて行われる。具体的には、ｋ個の時分割スイッチ３０-1〜３０-kごとに６本の制御ライン３７-1〜３７-kが、セレクトパルス発生回路３６からＴＡＢＩＣ２８-1〜２８-kを搭載した外部回路基板（図示せず）を通して、液晶表示パネル１４上の６本の制御ライン３５-1〜３５-6まで配線される。
【００３１】
この制御ライン３７-1〜３７-kの配線は、例えばＴＡＢの低膨張のテープを用いて行われる。そして、６本の制御ライン３７-1〜３７-kのうち、制御ライン３７-1はセレクトパルスＳ１を、制御ライン３７-2はセレクトパルスＸＳ１を、制御ライン３７-3はセレクトパルスＳ２を、制御ライン３７-4はセレクトパルスＸＳ２を、制御ライン３７-5はセレクトパルスＳ３を、制御ライン３７-6はセレクトパルスＸＳ３をそれぞれ伝送することになる。
【００３２】
なお、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３を液晶表示パネル１４へ入力する上記の構成は一例に過ぎず、これに限定されるものではない。
【００３３】
セレクトパルス発生回路３６は、ＴＡＢＩＣ２８-1〜２８-kから出力される信号電位が、低レベル側の電位を０Ｖ（接地電位）としているのに対し、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３として、低レベル側の電位が接地電位よりも低く、かつ高レベル側の電位が信号電位の高レベル側の電位（本例では、５Ｖ）よりも高い、即ち例えば−２Ｖ〜９Ｖの振幅のパルスを発生するように構成されている。
【００３４】
ここで、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を接地電位よりも低く設定する理由について、図５を用いて例えば時分割スイッチ３０-1の動作を例に採って説明する。
【００３５】
図５（Ａ）に示すように、セレクトパルスＳ１が高レベル、セレクトパルスＸＳ１が低レベルになり、アナログスイッチ３１がオン（導通）状態となると、共通信号ライン３４-1から供給される信号電位を、３時分割に対応した３本の信号ライン１２-1，１２-2，１２-3のうちの左側の信号ライン１２-1に書き込む。その後、同図（Ｂ）に示すように、セレクトパルスＳ２が高レベル、セレクトパルスＸＳ２が低レベルになり、アナログスイッチ３２がオンとなると、真ん中の信号ライン１２-2に信号電位を書き込む。
【００３６】
このとき、左側の信号ライン１２-1は非選択となり、ほとんどフローティング状態となる。このとき、真ん中の信号ライン１２-2の信号電位は、横方向に配線されているゲートライン１１およびＣｓライン２９に飛び込む。その後、ゲートライン１１およびＣｓライン２９に飛び込んだ電位は、このゲートライン１１およびＣｓライン２９を経由して、非選択状態の左側の信号ライン１２-1に飛び込む。
【００３７】
１Ｈ反転駆動の状態においては、この信号電位の飛び込みが、Ｃｓライン２９や非選択状態の信号ライン１２-1の振幅電位を増加させる方向に作用する。このときのＣｓライン２９のゆれと、非選択状態の信号ライン１２-1の電位を図６の波形図に示す。この波形図から明らかなように、Ｃｓライン２９への飛び込み電位ΔＶspike は、非選択状態の信号ライン１２-1の電位を、接地電位（０Ｖ）よりも負側に１．７８Ｖ程度変動させる。これは、シミュレーション結果に基づいている。
【００３８】
この状態では、アナログスイッチ３１の信号ライン１２-1側を負にすることになる。このとき、セレクトパルスＳ１の低レベル側の電位が接地電位であると、ＮｃｈＴＦＴのゲート‐ソース間電圧Ｖｇｓがその閾値電圧Ｖｔｈ以上となり、ＮｃｈＴＦＴ側をオン動作させることになる。
【００３９】
これにより、信号ライン１２-1に保持されている信号電荷は、オン状態のＮｃｈＴＦＴを通して共通信号ライン３４-1側に流出することになる。その結果、信号ライン１２-1の信号電位は、最初に書き込まれた信号電位よりも低下することになる。この減少した信号電位によって画素電位は低下し、ＴＮ(Twisted Nematic) 液晶においては、画質劣化の原因となる。
【００４０】
ところが、本実施形態においては、図７に示すように、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を例えば−２Ｖに設定した構成を採っていることにより、Ｃｓライン２９への飛び込み電位ΔＶspike によって非選択状態の信号ライン１２-1の電位、即ちＮｃｈＴＥＴのソース電位が、図８に示すように、接地電位よりも負側に１．７８Ｖ程度変動したとしても、ＮｃｈＴＦＴのゲート電位、即ち−２Ｖよりも下回ることはない。
【００４１】
したがって、ＮｃｈＴＦＴのゲート‐ソース間電圧Ｖｇｓが負状態を維持し、その閾値電圧Ｖｔｈを越えることはないため、ＮｃｈＴＦＴをオン動作させることはない。ＮｃｈＴＦＴがオンしなければ、このＮｃｈＴＦＴを通して信号ライン１２-1に保持されている信号電荷が共通信号ライン３４-1側に流出することもないため、非選択状態の信号ライン１２-1の電位は、最初に書き込まれた信号電位に保持されることになる。
【００４２】
このように、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を接地電位よりも低く設定することは、ＮｃｈＴＦＴの閾値電圧Ｖｔｈに対してのリーク電圧（信号電位のリーク量）の関係を示す図９から明らかなように、接地電位に設定した場合のＶｔｈの稼働領域に比べて、Ｖｔｈを高い領域で使用することと等価となり、ＮｃｈＴＦＴのＶｔｈがプロセスによってデプレッションに変動しても、十分にリーク電圧を抑え得ることがわかる。
【００４３】
その結果、トランジスタの特性のバラツキに左右されることなく、安定した画像品質が得られることになる。上述したように、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を例えば−２Ｖに設定した場合には、図９から明らかなように、信号電位のリーク電位は５０ｍＶを切ることになり、ほとんど画像として判断されないレベルになる。
【００４４】
なお、本例では、ＴＡＢＩＣ(1) ２８-1〜ＴＡＢＩＣ(k) ２８-kから供給される信号電位の低レベル側の電位が０Ｖ（接地電位）であることを前提とし、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を接地電位よりも低く設定するとしたが、信号電位の低レベル側の電位を正側に、例えば２Ｖに上げることができれば、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル側の電位を接地電位に設定することも可能である。
【００４５】
また、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の高レベル側の電位についても、信号電位の高レベル側の電位が５Ｖであることを前提として例えば９Ｖに設定しているが、要は、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の高レベル側の電位を信号電位の高レベル側の電位よりも高く設定することで、アナログスイッチ３１，３２，３３のＰｃｈＴＦＴに関するリーク電位を抑えることができることになる。
【００４６】
さらに、本例では、各画素に与える画像データの極性をコモン電圧ＶＣＯＭに対して１Ｈごとに反転させる１Ｈ反転駆動方式に適用した場合について説明したが、１Ｈ反転駆動に加え、コモン電圧ＶＣＯＭを１Ｈごとに交流反転させる１Ｈコモン（ＶＣＯＭ）反転駆動方式にも同様に適用可能である。１Ｈコモン反転駆動方式の場合には、図１０に示すように、Ｃｓラインの電位（ａ）と非選択状態の信号ラインの信号電位（ｂ）は、１Ｈごとに反転した波形となる。
【００４７】
次に、上記構成の本実施形態に係るアクティブマトリクス型液晶表示装置における時分割スイッチ３０-1，３０-2，３０-3の動作について、図１１のタイミングチャートを用いて説明する。なお、図１には、時分割スイッチ３０-3およびこれに対応するＴＡＢＩＣ(3) については省略されている。
【００４８】
また、本例では、Ｒ，Ｇ，Ｂに対応した３時分割駆動への適用の場合を例に採っていることから、ＴＡＢＩＣ(1) ２８-1，ＴＡＢＩＣ(2) ２８-2，ＴＡＢＩＣ(3) ２８-3からは、Ｒ，Ｇ，Ｂの３画素分の信号電位が順に時系列で出力され、共通信号ライン３４-1，３４-2，３４-3によって時分割スイッチ３０-1，３０-2，３０-3へ伝送される。
【００４９】
具体的には、図１１のタイミングチャートに示すように、ＴＡＢＩＣ(1) ２８-1から時分割スイッチ３０-1にはＲ１，Ｇ１，Ｂ１の各画素の信号電位が、ＴＡＢＩＣ(2) ２８-2から時分割スイッチ３０-2にはＲ２，Ｇ２，Ｂ２の各画素の信号電位が、ＴＡＢＩＣ(3) ２８-3から時分割スイッチ３０-3にはＲ３，Ｇ３，Ｂ３の各画素の信号電位が、……という具合に伝送される。一方、時分割スイッチ３０-1，３０-2，３０-3には、上記の時系列の信号に同期したセレクトパルスＳ１，ＸＳ１，Ｓ２，ＸＳ２，Ｓ３，ＸＳ３が与えられる。
【００５０】
これにより、セレクトパルスＳ１が高レベルのときは、アナログスイッチ３１がオン状態となり、Ｒ１，Ｒ３の各画素の信号電位を信号ライン１２-1〜１２-nの対応する信号ラインにそれぞれ与える。セレクトパルスＳ２が高レベルのときは、アナログスイッチ３２がオン状態となり、Ｇ２の画素の信号電位を信号ライン１２-1〜１２-nの対応する信号ラインに与える。セレクトパルスＳ３が高レベルのときは、アナログスイッチ３３がオン状態となり、Ｂ１，Ｂ３の各画素の信号電位を信号ライン１２-1〜１２-nの対応する信号ラインにそれぞれ与える。
【００５１】
なお、上記実施形態では、信号ライン１２-1〜１２-nを駆動する水平駆動回路２２を、液晶表示パネル１４の一方側（本例では、上方側）に配置した構成の液晶表示装置に適用した場合について説明したが、水平駆動回路２２を例えばコモン電圧ＶＣＯＭを基準に２つに分割し、この２つの水平駆動回路を液晶表示パネル１４の上下に配置した構成の液晶表示装置についても同様に適用することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置を示す概略構成図である。
【図２】図１の要部の拡大図である。
【図３】垂直駆動回路の構成の一例を示すブロック図である。
【図４】水平駆動回路の構成の一例を示すブロック図である。
【図５】選択信号ラインから非選択信号ラインへの信号電位の飛び込みについての説明図である。
【図６】１Ｈ反転駆動の場合のＣｓラインの電位（ａ）と信号電位（ｂ）の電位変動を示す波形図である。
【図７】本実施形態に係るアナログスイッチとセレクトパルスの関係を示す図である。
【図８】本実施形態における信号ラインの信号電位の波形図である。
【図９】ＮｃｈＴＦＴの閾値電圧Ｖｔｈと信号電位のリーク電位の関係を示す特性図である。
【図１０】１Ｈコモン（ＶＣＯＭ）反転駆動の場合のＣｓラインの電位（ａ）と信号電位（ｂ）の電位変動を示す波形図である。
【図１１】３分割駆動の場合の各信号のタイミングチャートである。
【図１２】従来例に係るアナログスイッチとセレクトパルスの関係を示す図である。
【図１３】従来例における信号ラインの信号電位の波形図である。
【符号の説明】
【００５３】
１１-1〜１１-m…ゲートライン、１２-1〜１２-n…信号ライン、１３…単位画素、１４…液晶表示パネル、１５…薄膜トランジスタ、１６…付加容量、１７…液晶容量、１８…垂直駆動回路、２２…水平駆動回路、２８-1〜２８-k…ＴＡＢＩＣ(1) 〜ＴＡＢＩＣ(k) 、２９-1〜２９-m…Ｃｓライン、３０-1〜３０-k…時分割スイッチ、３１〜３３…アナログスイッチ、３４-1〜３４-k…共通信号ライン、３５-1〜３５-k，３７-1〜３７-k…制御ライン、３６…セレクトパルス発生回路
【図１】
2007293369.tif 000003
【図２】
2007293369.tif 000004
【図３】
2007293369.tif 000005
【図４】
2007293369.tif 000006
【図５】
2007293369.tif 000007
【図６】
2007293369.tif 000008
【図７】
2007293369.tif 000009
【図８】
2007293369.tif 000010
【図９】
2007293369.tif 000011
【図１０】
2007293369.tif 000012
【図１１】
2007293369.tif 000013
【図１２】
2007293369.tif 000014
【図１３】
2007293369.tif 000015