(57)【要約】【課題】  制御電圧のゲインやリファレンス値を任意に変更するためにスイッチ素子により抵抗分圧回路を構成し、ＩＣのチップ面積を小さくすると共に、ＡＦＣ電圧の低ノイズ化とＣ／Ｎ改善を実現した電圧制御発振器を提供する。【解決手段】  この電圧制御発振器１００は、基準電圧を調整することにより基準バイアス電圧を生成する基準バイアス電圧生成手段２０と、制御電圧のゲインを調整するゲイン調整回路２１と、発振回路２２とを備えて構成される。尚、基準バイアス電圧生成手段２０は、ＶＲＥＦと接地間に直列に接続した抵抗Ｒｄ、Ｒｅ、Ｒｆ、Ｒｇと、抵抗Ｒｄ、Ｒｅに夫々並列にスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２とを備えて構成され、ゲイン調整回路２１は、３つの抵抗Ｒａ、Ｒｂ、Ｒｃと、スイッチＳＷ１〜ＳＷ６と、インバータＩＮＶ１、ＩＮＶ２とを備えて構成され、発振回路２２はコルピッツ型の発振回路を想定し、バラクタ２３を備えている。【選択図】  図１
2007096523.tif 000002
【特許請求の範囲】
【請求項１】
外部制御電圧端子から供給された制御電圧により発振器の発振周波数を制御する電圧制御発振器において、基準電圧を調整することにより基準バイアス電圧を生成する基準バイアス電圧生成手段と、前記制御電圧のゲインを調整するゲイン調整回路と、を備え、
前記ゲイン調整回路は、複数の抵抗と、複数のスイッチ素子と、前記各スイッチ素子を駆動する駆動回路と、を備え、前記駆動回路により前記複数のスイッチ素子を制御することにより、前記基準バイアス電圧と前記外部制御電圧端子と間に分圧回路を形成してＡＦＣ電圧を発生することを特徴とする電圧制御発振器。
【請求項２】
外部制御電圧端子から供給された制御電圧により発振器の発振周波数を制御する電圧制御発振器において、基準電圧を調整することにより基準バイアス電圧を生成する基準バイアス電圧生成手段と、前記制御電圧のゲインを調整するゲイン調整回路と、を備え、
前記ゲイン調整回路は、複数の抵抗と、複数のスイッチ素子と、を備え、前記複数のスイッチ素子を断接することにより、前記基準バイアス電圧と前記外部制御電圧端子と間に分圧回路を形成してＡＦＣ電圧を発生することを特徴とする電圧制御発振器。
【請求項３】
前記分圧回路は、前記外部制御電圧端子に接続された直列抵抗を介して供給された制御電圧を、前記複数のスイッチ素子の断接状態に基づいて、前記基準バイアス電圧生成手段と直接若しくは少なくとも１つ以上の前記抵抗を介して接続されることにより、前記ＡＦＣ電圧を変更することを特徴とする請求項１又は２に記載の電圧制御発振器。
【請求項４】
前記基準バイアス電圧生成手段は、前記基準電圧と接地間に設けた複数の直列抵抗と、該直列抵抗の少なくとも１つ以上に並列に接続したスイッチと、を備え、前記スイッチを断接することにより前記直列抵抗の分圧比を変更して前記基準バイアス電圧を設定することを特徴とする請求項１、２又は３に記載の電圧制御発振器。
【請求項５】
前記電圧制御発振器のバラクタの一方の端子に前記基準電圧を印加し、前記バラクタの他方の端子に前記ＡＦＣ電圧を印加したことを特徴とする請求項１乃至４の何れか一項に記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器に関し、さらに詳しくは、ノイズを低減して且つＣ／Ｎを改善したＡＦＣ電圧の微調整技術に関するものである。
【背景技術】
【０００２】
ＩＣ化された発振器ではＡＦＣ機能（Automatic Frequency Control:自動周波数制御機能）をオペアンプで構成している。即ち、オペアンプの抵抗値を制御することで外部電圧のゲインやリファレンス値を任意に変更し、個体間におけるＩＣの電気的特性のばらつきを補正することで、１種類のＩＣを使って客先からの複数の仕様に合わせたＡＦＣ特性が得られるよう調整していた。図１１は従来のＡＦＣ機能をオペアンプにより構成した回路図である。このＡＦＣ回路では、ＶＣＯＮＴ端子からの制御電圧はＡＦＣゲイン調整回路３４を構成するオペアンプ３０に入力される。このオペアンプ３０のゲイン調整はメモリに格納されたメモリデータにより抵抗Ｒ１０を調整することにより行なわれる。またＡＦＣ回路のリファレンス調整はリファレンス調整回路３５を構成するオペアンプ３１により行われる。そしてオペアンプ３１のリファレンス調整はメモリに格納されたメモリデータにより抵抗Ｒ１１を調整することにより行なわれる。それらの電圧がオペアンプ３２により増幅されてＶＡＦＣとなり、発振回路３６のバラクタ３３に印加される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、図１１の従来のオペアンプを使用することで、ＡＦＣ用バラクタ３３に不要な電圧ノイズが印加され、Ｃ／Ｎを劣化させるといった問題がある。またオペアンプを使用すると、位相補償用コンデンサが必要となるため、ＩＣに余分なチップ面積が必要となり小型化の阻害となる。
本発明は、かかる課題に鑑み、制御電圧のゲインやリファレンス値を任意に変更するためにスイッチ素子により抵抗分圧回路を構成し、ＩＣのチップ面積を小さくすると共に、ＡＦＣ電圧の低ノイズ化とＣ／Ｎ改善を実現した電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明はかかる課題を解決するために、請求項１は、外部制御電圧端子から供給された制御電圧により発振器の発振周波数を制御する電圧制御発振器において、基準電圧を調整することにより基準バイアス電圧を生成する基準バイアス電圧生成手段と、前記制御電圧のゲインを調整するゲイン調整回路と、を備え、前記ゲイン調整回路は、複数の抵抗と、複数のスイッチ素子と、前記各スイッチ素子を駆動する駆動回路と、を備え、前記駆動回路により前記複数のスイッチ素子を制御することにより、前記基準バイアス電圧と前記外部制御電圧端子と間に分圧回路を形成してＡＦＣ電圧を発生することを特徴とする。
本発明はゲイン調整回路に複数の抵抗と各抵抗を接続するスイッチ素子を備え、スイッチ素子の接続方法により抵抗による分圧回路を形成するものである。そして各スイッチ素子は駆動回路によりＯＮ／ＯＦＦされる。
請求項２は、外部制御電圧端子から供給された制御電圧により発振器の発振周波数を制御する電圧制御発振器において、基準電圧を調整することにより基準バイアス電圧を生成する基準バイアス電圧生成手段と、前記制御電圧のゲインを調整するゲイン調整回路と、を備え、前記ゲイン調整回路は、複数の抵抗と、複数のスイッチ素子と、を備え、前記複数のスイッチ素子を断接することにより、前記基準バイアス電圧と前記外部制御電圧端子と間に分圧回路を形成してＡＦＣ電圧を発生することを特徴とする。
本発明は請求項１の駆動回路を省略したものである。即ち、スイッチ素子を手動によりＯＮ／ＯＦＦして分圧回路を形成するものである。
【０００５】
請求項３は、前記分圧回路は、前記外部制御電圧端子に接続された直列抵抗を介して供給された制御電圧を、前記複数のスイッチ素子の断接状態に基づいて、前記基準バイアス電圧生成手段と直接若しくは少なくとも１つ以上の前記抵抗を介して接続されることにより、前記ＡＦＣ電圧を変更することを特徴とする。
ＡＦＣ電圧を基準バイアス電圧と制御電圧に基づいて調整するには、基準バイアス電圧生成手段と外部制御電圧端子との間に分圧回路を挿入して、分圧回路の分圧比を変えることである。即ち、分圧回路は外部制御電圧端子に接続された直列抵抗を介して供給された制御電圧を、複数のスイッチ素子の断接状態に基づいて、基準バイアス電圧生成手段と直接若しくは少なくとも１つ以上の抵抗を介して接続することにより分圧比を変えることができる。
請求項４は、前記基準バイアス電圧生成手段は、前記基準電圧と接地間に設けた複数の直列抵抗と、該直列抵抗の少なくとも１つ以上に並列に接続したスイッチと、を備え、前記スイッチを断接することにより前記直列抵抗の分圧比を変更して前記基準バイアス電圧を設定することを特徴とする。
基準バイアス電圧を調整する最も簡単な方法は、複数の直列抵抗にスイッチを設け、そのスイッチをＯＮ／ＯＦＦすることで抵抗分圧比を変更することである。
請求項５は、前記電圧制御発振器のバラクタの一方の端子に前記基準電圧を印加し、前記バラクタの他方の端子に前記ＡＦＣ電圧を印加したことを特徴とする。
発振器のバラクタの両端に基準電圧とＡＦＣ電圧を印加することにより、バラクタに同相のノイズが印加されても、そのノイズの位相は同じであるのでノイズを打ち消し合う効果がある。
【発明の効果】
【０００６】
請求項１の発明によれば、ゲイン調整回路に複数の抵抗と各抵抗を接続するスイッチ素子を備え、スイッチ素子の接続方法により抵抗による分圧回路を形成するので、コンデンサを必要としないためＩＣチップの面積を小さくでき、且つ低ノイズ化によりＣ／Ｎを改善することができる。
また請求項２では、スイッチ素子を手動によりＯＮ／ＯＦＦして分圧回路を形成するので、更に安価に低ノイズ化によりＣ／Ｎを改善することができる。
また請求項３では、分圧回路は、外部制御電圧端子に接続された直列抵抗を介して供給された制御電圧を、複数のスイッチ素子の断接状態に基づいて、基準バイアス電圧生成手段と直接若しくは少なくとも１つ以上の抵抗を介して接続されるので、分圧回路の抵抗の数を変えるだけで容易にＡＦＣ電圧を変更することができる。
また請求項４では、基準バイアス電圧生成手段は、基準電圧と接地間に設けた複数の抵抗分圧比をスイッチで変更することにより、基準バイアス電圧値を変更するので、簡易な構成で基準バイアス電圧を容易に変更することができる。
また請求項５では、電圧制御発振器のバラクタの一方の端子に基準電圧を印加し、バラクタの他方の端子にＡＦＣ電圧を印加したので、同相ノイズを打ち消すことができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態１）を示す回路図であり、図１（ｂ）はその等価回路である。この電圧制御発振器１００は、基準電圧（以下、ＶＲＥＦと呼ぶ）を調整することにより基準バイアス電圧（以下、ＶＲＥＦＢと呼ぶ）を生成する基準バイアス電圧生成手段２０と、制御電圧（以下、ＶＣＯＮＴと呼ぶ）のゲインを調整するゲイン調整回路２１と、発振回路２２とを備えて構成される。尚、基準バイアス電圧生成手段２０は、ＶＲＥＦと接地間に直列に接続した抵抗Ｒｄ、Ｒｅ、Ｒｆ、Ｒｇと、抵抗Ｒｄ、Ｒｅに夫々並列にスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２とを備えて構成され、ゲイン調整回路２１は、３つの抵抗Ｒａ、Ｒｂ、Ｒｃと、スイッチＳＷ１〜ＳＷ６と、インバータＩＮＶ１、ＩＮＶ２とを備えて構成され、発振回路２２はコルピッツ型の発振回路を想定し、バラクタ２３を備えている。そして基準バイアス電圧生成手段２０の抵抗ＲｆとＲｇの接続点ＰからＶＲＥＦＢが出力され、ゲイン調整回路２１に供給される。またゲイン調整回路２１には接続点ＱにＶＣＯＮＴ端子からＲｈとＳＷ７を介してＶＣＯＮＴ端子が接続される。またゲイン調整回路２１の出力電圧（以下、ＶＡＦＣ−ＩＮと呼ぶ）は発振回路２２のバラクタ２３のカソード端Ｒに接続される。
ここでゲイン調整回路２１の構成について更に詳しく説明する。本実施形態では、２ビットの状態を考え夫々ＧＡＦＣ１、ＧＡＦＣ２とする。ＧＡＦＣ１のビットはそのままＳＷ１、ＳＷ３を制御し、ＧＡＦＣ１のビットがＩＮＶ１により反転されたビットはＳＷ２、ＳＷ４を制御する。またＧＡＦＣ２のビットはそのままＳＷ５を制御し、ＧＡＦＣ２のビットがＩＮＶ２により反転されたビットはＳＷ６を制御する。尚、制御するとは、ＧＡＦＣ１、ＧＡＦＣ２の夫々のビットに接続されたスイッチが「Ｈｉ」のとき「ＯＮ」（スイッチが閉じること）、「Ｌｏｗ」のとき「ＯＦＦ」（スイッチが開放すること）するように制御することである。
図２はＧＡＦＣ１、ＧＡＦＣ２のビットの状態を示す図である。状態１ではＧＡＦＣ１、ＧＡＦＣ２が共に「Ｈｉ」であり、状態２ではＧＡＦＣ１が「Ｌｏｗ」、ＧＡＦＣ２が「Ｈｉ」であり、状態３ではＧＡＦＣ１が「Ｈｉ」、ＧＡＦＣ２が「Ｌｏｗ」であり、状態４ではＧＡＦＣ１、ＧＡＦＣ２が共に「Ｌｏｗ」である。
【０００８】
次に図１（ａ）を参照して状態１の場合の動作について説明する。状態１ではゲイン調整回路２１のＧＡＦＣ１、ＧＡＦＣ２が共に「Ｈｉ」であるので、前述したようにＧＡＦＣ１に接続されているＳＷ１とＳＷ３は「ＯＮ」となり、ＳＷ２とＳＷ４は「ＯＦＦ」となる。またＧＡＦＣ２に接続されているＳＷ５は「ＯＮ」となり、ＳＷ６は「ＯＦＦ」となる。この結果、ＳＷ７を「ＯＮ」するとＶＣＯＮＴはＳＷ５とＳＷ１を介してＶＲＥＦＢと接続されることになる。そしてその電圧ＶＡＦＣ＿ＩＮが３つの抵抗Ｒａ、Ｒｂ、Ｒｃを介してバラクタ２３に印加される。尚、このとき基準バイアス電圧生成手段２０のスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２は共に「ＯＮ」とする。
図１（ｂ）は状態１のときの電圧制御発振器１００の等価回路である。即ち、基準バイアス電圧生成手段２０のスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２は共に「ＯＮ」であるのでＶＲＥＦが抵抗ＲｆとＲｇにより分圧されてＶＲＥＦＢとなりゲイン調整回路２１に供給される。ゲイン調整回路２１ではＳＷ１とＳＷ５が「ＯＮ」であるので、ＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−ＳＷ１−ＳＷ５のルートでＰと接続される。その結果、３つの抵抗Ｒａ、Ｒｂ、Ｒｃを介して接続点Ｐの電圧と、抵抗ＲｈとＳＷ７とＳＷ１及びＳＷ５を介して印加されるＶＣＯＮＴに基づく電圧との合成電圧がＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。即ち、ＶＡＦＣ＿ＩＮの電位は、ＶＣＯＮＴを抵抗Ｒｇと抵抗Ｒｈとから成る分圧回路によって得られた電圧と、ＶＲＥＦを抵抗Ｒｄと抵抗Ｒｅと抵抗Ｒｆ及び抵抗Ｒｇとから成る分圧回路によって得られた電圧との合成電圧の値となる。ここで、図３を参照してゲイン調整回路２１のゲインに寄与する抵抗について説明する。この図で抵抗ＲＡ、ＲＢが基準バイアス電圧生成手段２０の分圧抵抗であり、抵抗ＲＣ、ＲＥがゲイン調整回路２１内の抵抗であり、抵抗ＲＤがＶＣＯＮＴ端子に直列に接続された抵抗である。そしてゲイン調整回路２１のゲインに寄与する抵抗は領域Ａで囲んだ抵抗である。即ち、抵抗ＲＡ、ＲＢ、ＲＣ、ＲＤがゲインに寄与し、抵抗ＲＥはゲインに寄与しない。従って、図１（ｂ）の等価回路の３つの抵抗Ｒａ、Ｒｂ、Ｒｃはゲインに寄与しない抵抗である。以下、等価回路においては同様に判断するものとする。
【０００９】
図４（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態２）を示す回路図であり、図４（ｂ）はその等価回路である。この電圧制御発振器１００は、図１と同じ構成であるので説明は省略する。
図４（ｂ）は状態２のときの電圧制御発振器１００の等価回路である。即ち、基準バイアス電圧生成手段２０のスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２は共に「ＯＮ」であるのでＶＲＥＦが抵抗ＲｆとＲｇにより分圧されてＶＲＥＦＢとなりゲイン調整回路２１に供給される。ゲイン調整回路２１ではＳＷ２とＳＷ５が「ＯＮ」であるので、ＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−ＳＷ２−ＳＷ５−ＲａのルートでＰと接続される。その結果、２つの抵抗Ｒｂ、Ｒｃを介して接続点の電圧と、抵抗ＲｈとＳＷ７とＳＷ５とＳＷ２及び抵抗Ｒａを介して印加されるＶＣＯＮＴに基づく電圧との合成電圧がＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。即ち、ＶＡＦＣ＿ＩＮの電位は、ＶＣＯＮＴを抵抗Ｒｇと抵抗Ｒａと及び抵抗Ｒｈとから成る分圧回路によって得られた電圧と、ＶＲＥＦを抵抗Ｒｆと抵抗Ｒｇとから成る分圧回路によって得られた電圧との合成電圧の値となる。従って、図４（ｂ）の等価回路の２つの抵抗Ｒｂ、Ｒｃはゲインに寄与しない抵抗であるが、抵抗Ｒａはゲインに寄与するようになる。
【００１０】
図５（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態３）を示す回路図であり、図５（ｂ）はその等価回路である。この電圧制御発振器１００は、図１と同じ構成であるので説明は省略する。
図５（ｂ）は状態３のときの電圧制御発振器１００の等価回路である。即ち、基準バイアス電圧生成手段２０のスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２は共に「ＯＮ」であるのでＶＲＥＦが抵抗ＲｆとＲｇにより分圧されてＶＲＥＦＢとなりゲイン調整回路２１に供給される。ゲイン調整回路２１ではＳＷ３とＳＷ６が「ＯＮ」であるので、ＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−ＳＷ６−ＳＷ３−Ｒｂ−ＲａのルートでＰと接続される。その結果、抵抗Ｒｃを介して接続点の電圧と、抵抗ＲｈとＳＷ７とＳＷ６とＳＷ３及び抵抗Ｒａと抵抗Ｒｂを介して印加されるＶＣＯＮＴに基づく電圧との合成電圧が、ＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。即ち、ＶＡＦＣ＿ＩＮの電位は、ＶＣＯＮＴを抵抗Ｒｇと抵抗Ｒａと抵抗Ｒｂ及び抵抗Ｒｈとから成る分圧回路によって得られた電圧と、ＶＲＥＦを抵抗Ｒｆと抵抗Ｒｇとから成る分圧回路によって得られた電圧との合成電圧の値となる。従って、図５（ｂ）の等価回路の抵抗Ｒｃはゲインに寄与しない抵抗であるが、抵抗Ｒａ、Ｒｂはゲインに寄与するようになる。
図６（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態４）を示す回路図であり、図６（ｂ）はその等価回路である。この電圧制御発振器１００は、図１と同じ構成であるので説明は省略する。
図６（ｂ）は状態３のときの電圧制御発振器１００の等価回路である。即ち、基準バイアス電圧生成手段２０のスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２は共に「ＯＮ」であるのでＶＲＥＦが抵抗ＲｆとＲｇにより分圧されてＶＲＥＦＢとなりゲイン調整回路２１に供給される。ゲイン調整回路２１ではＳＷ４とＳＷ６が「ＯＮ」であるので、ＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−ＳＷ６−ＳＷ４−Ｒｃ−Ｒｂ−ＲａのルートでＰと接続される。即ち、ＶＡＦＣ＿ＩＮの電位は、ＶＣＯＮＴを抵抗Ｒｇと抵抗Ｒａと抵抗ＲｂとＲｃ及び抵抗Ｒｈとから成る分圧回路によって得られた電圧と、ＶＲＥＦを抵抗Ｒｆと抵抗Ｒｇとから成る分圧回路によって得られた電圧との合成電圧の値となる。その結果、接続点の電圧と抵抗ＲｈとＳＷ７とＳＷ６とＳＷ４と抵抗Ｒａと抵抗Ｒｂ及び抵抗Ｒｃを介して印加されるＶＣＯＮＴに基づく電圧との合成電圧が、ＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。従って、図６（ｂ）の等価回路の抵抗Ｒａ、Ｒｂ、Ｒｃはゲインに寄与するようになる。
【００１１】
図７は本発明の第１の実施形態に係る電圧制御発振器の動作例を状態１から４に変化させたときのＡＦＣ電圧特性を示す図である。縦軸はＶＡＦＣ__ＩＮを表し、横軸はＶＣＯＮＴを表す。この図から解るとおり、状態１から状態４に変化すると勾配が増加しているのが解る。これは図３の抵抗Ｒｃの値が状態１から状態４になるごとに増加してゲイン電圧が変化したためである。
図８は本発明の第２の実施形態に係る電圧制御発振器を示す回路図である。同じ構成要素には図１と同じ参照番号を付して説明する。この電圧制御発振器２００は、基準電圧（以下、ＶＲＥＦと呼ぶ）を調整することにより基準バイアス電圧（以下、ＶＲＥＦＢと呼ぶ）を生成する基準バイアス電圧生成手段２０と、制御電圧（以下、ＶＣＯＮＴと呼ぶ）のゲインを調整するゲイン調整回路２１と、発振回路２２とを備えて構成される。尚、基準バイアス電圧生成手段２０は、ＶＲＥＦと接地間に直列に接続した抵抗Ｒｄ、Ｒｅ、Ｒｆ、Ｒｇと、抵抗Ｒｄ、Ｒｅに夫々並列にスイッチＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２とを備えて構成され、ゲイン調整回路２１は、抵抗Ｒｉ、Ｒｊ、Ｒｋと、スイッチＳＷ＿ＡＧ１、ＳＷ＿ＡＧ２とを備えて構成され、発振回路２２はコルピッツ型の発振回路を想定し、バラクタ２３を備えている。そして基準バイアス電圧生成手段２０の抵抗ＲｆとＲｇの接続点ＰからＶＲＥＦＢが出力され、ゲイン調整回路２１に供給される。またゲイン調整回路２１には接続点ＱにＶＣＯＮＴ端子から抵抗ＲｈとＳＷ７を介してＶＣＯＮＴが印加される。またゲイン調整回路２１の出力電圧（以下、ＶＡＦＣ＿ＩＮと呼ぶ）は発振回路２２のバラクタ２３のＲに印加される。
【００１２】
図９（ａ）はＳＷ＿ＡＧ１、ＳＷ＿ＡＧ２（ＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２）のビットの状態を示す図である。状態１１ではＳＷ＿ＡＧ１、ＳＷ＿ＡＧ２（ＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２）が共に「０」であり、状態１２ではＳＷ＿ＡＧ１（ＳＷ＿ＡＲ１）が「１」、ＳＷ＿ＡＧ２（ＳＷ＿ＡＲ２）が「０」であり、状態１３ではＳＷ＿ＡＧ１（ＳＷ＿ＡＲ１）が「０」、ＳＷ＿ＡＧ２（ＳＷ＿ＡＲ２）が「１」であり、状態１４ではＳＷ＿ＡＧ１、ＳＷ＿ＡＧ２（ＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２）が共に「１」である。ここで「０」はスイッチＯＦＦを表し、「１」はスイッチＯＮを表している。即ち、ＧＡＦＣに関して説明すると、状態１１ではＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−Ｒｆ−Ｒｅ−ＲｄのルートでＰと接続される。その結果、接続点の電圧がＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。また状態１２ではＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−Ｒｆ−ＳＷ＿ＡＧ１−ＲｄのルートでＰと接続される。その結果、接続点の電圧がＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。また状態１３ではＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−ＳＷ＿ＡＧ２−Ｒｅ−ＲｄのルートでＰと接続される。その結果、接続点Ｑの電圧がＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。また状態１４ではＳＷ７が「ＯＮ」されるとＶＣＯＮＴ端子はＲｈ−ＳＷ７−ＳＷ＿ＡＧ２−ＳＷ＿ＡＧ１−ＲｄのルートでＰと接続される。その結果、接続点Ｑの電圧がＶＡＦＣ＿ＩＮとしてバラクタ２３に印加される。
図９（ｂ）、（ｃ）は本発明の第２の実施形態に係る電圧制御発振器の動作例を状態１１から１４に変化させたときのＧＡＦＣとＧＲＡＦＣ調整特性を示す図である。縦軸はＶＡＦＣ＿ＩＮを表し、横軸はＶＣＯＮＴを表す。図９（ｂ）から解るとおり、状態１１から状態１４に変化すると勾配が減少しているのが解る。これは図８の抵抗ＧＡＦＣの値が状態１１から状態１４になるごとに減少してゲイン電圧が変化したためである。また図９（ｃ）から解るとおり、状態１１から状態１４に変化すると勾配は同じであるが、リファレンス電圧が減少しているのが解る。これは図８の抵抗ＧＲＡＦＣの値が状態１１から状態１４になるごとに減少して分圧比が変化したためである。
【００１３】
図１０は本発明の第３の実施形態に係る電圧制御発振器の回路図である。この電圧制御発振器３００は、電圧制御発振器２２のバラクタ２３の一方の端子Ｓに回路３０により基準電圧（ＶＲＥＦ）を印加し、バラクタ２３の他方の端子ＲにＡＦＣ電圧（ＶＡＦＣ＿ＩＮ）を印加したものである。これにより、電圧制御発振器２２のバラクタ２３の両端Ｓ、Ｒに基準電圧とＡＦＣ電圧を印加することにより、バラクタ２３に同相のノイズが印加されても、そのノイズの位相は同じであるのでノイズを打ち消しあう効果がある。尚、この電圧制御発振器３００は、図１と同じ構成であるので動作説明は省略する。
以上の通り本発明によれば、ゲイン調整回路２１に複数の抵抗Ｒａ、Ｒｂ、Ｒｃと各抵抗を接続するスイッチ素子ＳＷ１〜ＳＷ６を備え、スイッチ素子の接続方法により抵抗による分圧回路を形成するので、コンデンサを必要としないためＩＣチップの面積を小さくでき、且つ低ノイズ化によりＣ／Ｎを改善することができる。
また、スイッチ素子ＳＷ＿ＡＧ１、ＳＷ＿ＡＧ２を手動によりＯＮ／ＯＦＦして分圧回路を形成するので、更に安価に低ノイズ化によりＣ／Ｎを改善することができる。
また、分圧回路は、外部制御電圧端子に接続された直列抵抗６００Ｋを介して供給された制御電圧を、複数のスイッチ素子の断接状態に基づいて、基準バイアス電圧生成手段２０と直接若しくは少なくとも１つ以上の抵抗を介して接続されるので、分圧回路の抵抗の数を変えるだけで容易にＡＦＣ電圧を変更することができる。
また、基準バイアス電圧生成手段２０は、基準電圧と接地間に設けた複数の抵抗分圧比をスイッチで変更することにより、基準バイアス電圧値を変更するので、簡易な構成で基準バイアス電圧を容易に変更することができる。
また、電圧制御発振回路２２のバラクタ２３の一方の端子Ｓに基準電圧を印加し、バラクタの他方の端子ＲにＡＦＣ電圧を印加したので、同相ノイズを打ち消すことができる。
【図面の簡単な説明】
【００１４】
【図１】（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態１）を示す回路図、（ｂ）はその等価回路を示す図である。
【図２】ＧＡＦＣ１、ＧＡＦＣ２のビットの状態を示す図である。
【図３】ゲイン調整回路のゲインに寄与する抵抗について説明する図である。
【図４】（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態２）を示す回路図、（ｂ）はその等価回路を示す図である。
【図５】（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態３）を示す回路図、（ｂ）はその等価回路を示す図である。
【図６】（ａ）は本発明の第１の実施形態に係る電圧制御発振器の動作例（状態４）を示す回路図、（ｂ）はその等価回路を示す図である。
【図７】本発明の第１の実施形態に係る電圧制御発振器の動作例を状態１から４に変化させたときのＡＦＣ電圧特性を示す図である。
【図８】本発明の第２の実施形態に係る電圧制御発振器を示す回路図である。
【図９】（ａ）はＳＷ＿ＡＧ１、ＳＷ＿ＡＧ２（ＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２）のビットの状態を示す図、（ｂ）、（ｃ）は本発明の第２の実施形態に係る電圧制御発振器の動作例を状態１１から１４に変化させたときのＧＡＦＣとＧＲＡＦＣ調整特性を示す図である。
【図１０】本発明の第３の実施形態に係る電圧制御発振器の回路図である。
【図１１】従来のＡＦＣ機能をオペアンプにより構成した回路図である。
【符号の説明】
【００１５】
２０  基準バイアス電圧生成手段、２１  ゲイン調整回路、２２  発振回路、２３  バラクタ、Ｒｄ、Ｒｅ、Ｒｆ、Ｒｇ  抵抗、ＳＷ＿ＡＲ１、ＳＷ＿ＡＲ２  スイッチ、Ｒａ、Ｒｂ、Ｒｃ  抵抗、ＳＷ１〜ＳＷ６  スイッチ、ＩＮＶ１、ＩＮＶ２  インバータ、１００  電圧制御発振器
【図１】
2007096523.tif 000003
【図２】
2007096523.tif 000004
【図３】
2007096523.tif 000005
【図４】
2007096523.tif 000006
【図５】
2007096523.tif 000007
【図６】
2007096523.tif 000008
【図７】
2007096523.tif 000009
【図８】
2007096523.tif 000010
【図９】
2007096523.tif 000011
【図１０】
2007096523.tif 000012
【図１１】
2007096523.tif 000013