(57)【要約】      （修正有）【課題】長い長方形の半導体メモリチップでも上下に２列に配置することができる半導体メモリモジュールを提供する。【解決手段】プリント回路基板２の中央と、各第２エッジ９との間には、複数の同型の半導体メモリチップ３を含む、２つの隣接する横列が形成されている。その横列において、半導体メモリチップ３は、ｙ軸方向に沿って互いに上下に配置されているとともに、隣接する横列のそれぞれにおいて、ｘ軸方向に沿って互いに隣接するように実装されている。隣接する横列の一方および他方における、半導体メモリチップ３は、異なる長さの辺を交互に配列させているとともに、コンタクトストリップ１１に平行な辺を有している。ｙ軸方向において向かい合う位置に配置されている、２つの半導体メモリチップ３のうちの一方は、その短い辺がコンタクトストリップ１１に平行であり、他方は、その長い辺がコンタクトストリップ１１に平行である。【選択図】図２
2007129185.tif 000002
【特許請求の範囲】
【請求項１】
電子プリント回路基板（２）と、当該電子プリント回路基板の少なくとも１つの外部領域に実装された、複数の同型の半導体メモリチップ（３）とを備えた半導体メモリモジュールであって、
上記電子プリント回路基板は、当該電子プリント回路基板の第１エッジ（１０）において第１側面方向（ｘ軸方向）に沿って伸びる、コンタクトストリップ（１１）を備えており、
上記コンタクトストリップは、上記第１側面方向（ｘ軸方向）に沿って並ぶ複数の電気的コンタクト（１２）を備えており、
上記電子プリント回路基板は、２つの第２エッジ（９）の間において第１側面方向（ｘ軸方向）に沿って伸びており、
上記電子プリント回路基板の中央と、上記各第２エッジとの間には、上記複数の同型の半導体メモリチップを含む、少なくとも２つの隣接する横列が形成されており、
上記少なくとも２つの隣接する横列において、上記複数の同型の半導体メモリチップは、上記第１側面方向（ｘ軸方向）に対して垂直である第２側面方向（ｙ軸方向）に沿って互いに上下に配置されており、
上記少なくとも２つの隣接する横列のそれぞれにおいて、上記複数の同型の半導体メモリチップは、上記第１側面方向（ｘ軸方向）に沿って互いに隣接するように上記電子プリント回路基板の上記外部領域に実装されており、
上記複数の同型の半導体メモリチップは長方形であり、短い辺（ａ）と、当該短い辺に垂直な方向に伸びる長い辺（ｂ）とを有しており、
上記少なくとも２つの隣接する横列の一方および他方における、上記複数の同型の半導体メモリチップは、異なる長さの辺を交互に配列させているとともに、上記コンタクトストリップに平行な辺を有しており、
上記第２側面方向（ｙ軸方向）において向かい合う位置に配置されている、２つの同型の半導体メモリチップのうちの一方は、その短い辺が上記コンタクトストリップに平行であり、他方は、その長い辺が上記コンタクトストリップに平行であることを特徴とする半導体メモリモジュール。
【請求項２】
上記電子プリント回路基板の上記外部領域における、半導体メモリチップのひとつの上記横列に、上記同型の半導体メモリチップが少なくとも４個実装されていることを特徴とする請求項１に記載の半導体メモリモジュール。
【請求項３】
上記第２側面方向（ｙ軸方向）において互いに上下になるように配置された２つの横列に分配された、同型の９個の半導体メモリチップを備えていることを特徴とする請求項１または２に記載の半導体メモリモジュール。
【請求項４】
上記電子プリント回路基板の中央と、当該電子プリント回路基板の上記各第２エッジとの間の上記外部領域に実装された、上記複数の同型の半導体メモリチップは、分岐したラインバスによって接続されており、
上記複数の同型の半導体メモリチップからなる、上記少なくとも２つの隣接する横列のうちの一方の列を構成する半導体メモリチップは、上記ラインバスの一方の分枝したライントラックに連続して接続されており、
上記同型の半導体メモリチップからなる、上記少なくとも２つの隣接する横列のうちの他方の列を構成する半導体メモリチップは、上記ラインバスの他方の分枝したライントラックに連続して接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体メモリモジュール。
【請求項５】
上記電子プリント回路基板の中央と、当該電子プリント回路基板の上記各第２エッジとの間の上記外部領域に実装された、上記複数の同型の半導体メモリチップは、分岐したラインバスによって接続されており、
上記複数の同型の半導体メモリチップからなる、上記少なくとも２つの隣接する横列のうちの一方の列を構成する半導体メモリチップは、上記ラインバスのライントラックに連続して接続されており、
上記複数の同型の半導体メモリチップからなる、上記少なくとも２つの隣接する横列のうちの他方の列を構成する半導体メモリチップは、上記ラインバスの上記ライントラックに連続して接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体メモリモジュール。
【請求項６】
上記電子プリント回路基板の中央と、当該電子プリント回路基板の上記各第２エッジとの間の上記外部領域に実装された、上記複数の同型の半導体メモリチップは、分岐したラインバスによって接続されており、
上記第２側面方向（ｙ軸方向）において向かい合って配置された一方の半導体メモリチップと、上記横列において隣接している他方の半導体メモリチップとは、上記ラインバスのライントラックに交互に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体メモリモジュール。
【請求項７】
上記半導体メモリモジュールは、ＪＥＤＥＣ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｓｓｏｃｉａｔｉｏｎ規格に従って規格化されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体メモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造分野に関するものであり、特に、電子プリント回路基板と、当該電子プリント回路基板に実装された複数の同型の半導体メモリチップとを備えた半導体メモリモジュールに関するものである。
【背景技術】
【０００２】
近年の半導体メモリモジュールでは、並列に駆動され、電気信号を同時に受信できる複数の半導体メモリチップ（例えば、ＤＲＡＭ（Dynamic Random Access Memories））が、電子プリント回路基板に実装されている。この場合、電子プリント回路基板は、これらの電気信号を分配するために用いられ、それについていえば、接触端子を有するコンタクト・ストリップを介して上流に配置された電子ユニットに接続されていることもある。電気信号を分配し、そのデータを読み出すために、電子プリント回路基板は伝送路を備えており、これらの伝送路が、当該電子プリント回路基板内の複数の平面に延びている。
【０００３】
メモリ性能に対する要求が高くなるにつれて、半導体メモリモジュールの製造工程において、モジュールまたは電子プリント回路基板の面積を増やさずに、個々の半導体メモリモジュールにさらに多くの半導体メモリチップを実装することが求められる。さらに、信号の伝播時間をできるだけ短くするために、ライントラックをできる限り短くすることが望ましい。
【０００４】
半導体メモリモジュールは、通常、半導体メモリチップが半導体メモリモジュールの中央に対して対称的に配置されるように、構成されている。例えば、半導体メモリモジュールの中央と、コンタクト・ストリップに対して垂直に延びている、半導体メモリモジュールのエッジとの間に、同型の少なくとも８つの半導体メモリチップが互いに２列に並んで実装されている。この場合、８つの半導体メモリチップがデータの格納に用いられる一方、１つの半導体メモリチップが、誤り訂正メモリチップとして用いられる。この誤り訂正メモリチップは、格納中および読み出し中に生じる誤りを回避するために他の８つの半導体メモリチップの信号を比較するものである。
【０００５】
近年の半導体メモリチップは、正方形の形状をしているか、正方形ではない（長方形の）形状をしている。この場合、通常、半導体メモリチップの大きさは、その記憶容量に応じて決まるといえる。特に、とりわけ大きな記憶容量を有する近年の半導体メモリチップの寸法は、比較的大きい。
【０００６】
これにより生じる問題は、工業的に大量生産された半導体メモリモジュールにおける電子プリント回路基板の規格化された標準サイズが、記憶容量が大きい特に長方形のメモリチップ（例えば、ＤＤＲ３-ＤＲＡＭメモリチップ）をもはや上下に位置する２行にまっすぐに配置できないような大きさである、ということである。
【０００７】
さらに、メモリチップの配置については、伝送路の長さをできる限り同じにすることによって全ての半導体メモリチップに対してできる限り均一な信号伝播時間が生じる配置とすることが求められることに、留意する必要がある。さらには、信号の伝播時間をできる限り短くするために、伝送路の長さをできる限り短くすることが求められる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、ＤＤＲ３-ＤＲＡＭメモリチップといった、比較的長い長方形の半導体メモリチップでも上下に位置する２列に備えることができる半導体メモリモジュールを実現することが望ましい。また、当該半導体メモリモジュールにおいて、各半導体メモリチップへの伝送路の長さができる限り同じで、できる限り短いことが望ましい。
【課題を解決するための手段】
【０００９】
上記の目的は、本発明の提案に従って、独立請求項に記載の特徴を有した半導体メモリモジュールを用いることによって達成される。本発明の有利な改良点については、従属請求項に記載の特徴構成により明示されている。
【００１０】
電子プリント基板と、この電子プリント基板の外部領域の少なくとも１つに取り付けられた、同じタイプ（同型）の複数の半導体メモリチップとを有する半導体メモリモジュールが、本発明に従って図示されている。この形態では、上記電子プリント基板はコンタクトストリップを有している。このコンタクトストリップは、上記電子プリント基板の第１エッジにおいて第１側面方向（ｘ軸方向）に沿って伸長しており、第１側面方向（ｘ軸方向）に沿って並んでいる複数の電気的コンタクトが備えられている。この形態では、上記電子プリント基板は、２つの第２エッジ間の第１側面方向（ｘ軸方向）に沿って伸びている。この２つの第２エッジは、通常は、第１側面方向（ｘ軸方向）に垂直な第２側面方向（ｙ軸方向）に沿って伸びている。
【００１１】
上記電子プリント基板の中央と、この電子プリント基板の上記２つの第２エッジとの間には、各形態において、同型の半導体メモリチップの横列が少なくとも２つ、特に正確には２つ隣り合って配置されていて、そしてこれらの横列は、第２側面方向（ｙ軸方向）に沿って互いに上下に配置されている。この形態では、上記２つの横列のそれぞれにおいて、同型の上記半導体メモリチップは、第１側面方向（ｘ軸方向）に沿って互いに隣接して、上記電子プリント基板の外部領域に取り付けられている。この形態では、上記２つの隣接した横列にある半導体メモリチップは、それぞれ互いに向かい合って配置されている。
【００１２】
各形態における、同型の半導体メモリチップの形状は、小さい方（短い方）の辺と大きい方（長い方）の辺とから構成された長方形である。大きい方の辺は、小さい方の辺に垂直な方向に伸びている。
【００１３】
さらに、少なくとも２つの隣接した横列の一方および他方にある、同型の半導体メモリチップは、コンタクトストリップに平行な小さい方の辺または大きい方の辺によって方向付けられており、上記半導体メモリチップは、異なる辺を交互に並べるように配置されている。言い換えると、半導体メモリチップの上記のような列配置においては、小さい方の辺の後には大きいほうの辺が続き、そして大きいほうの辺の後には小さい方の辺が続いている。さらに別の言い方をすると、１つの横列内における連続した半導体メモリチップ３はそれぞれ、互いに９０°回転している。
【００１４】
さらに、第２側面方向（ｙ軸方向）に沿って向かい合った位置において、２つの列内に配置されている、同型の２つの半導体メモリチップの一方が、上記コンタクトストリップに平行な短い方の辺によって方向付けられて、そして上記２つの半導体メモリチップの他方が、上記コンタクトストリップに平行な長い方の辺によって方向付けられるように、上記半導体メモリチップは配置されている。この点において、第２側面方向（ｙ軸方向）に平行な半導体メモリチップの辺の長さは、第２側面方向（ｙ軸方向）に関して交互になっている。
【００１５】
本発明によると、半導体メモリチップに対して選択された上記配置によって、電子プリント基板上において利用可能な全ての領域を最適に利用できる。その結果、長方形の半導体メモリチップを対照的に配置した場合（この場合、全ての半導体メモリチップの方向は同じである）と比べて辺がより大きい長方形の半導体メモリチップを、上記電子プリント基板上に取り付けることができる。特に、この場合、その大きい方の辺が、半導体メモリチップが２つの横列において対称的に配置されることを可能にしないような長方形の半導体メモリチップを、上記電子プリント基板上に取り付けることができる。この場合、上記半導体メモリチップは、上記電子プリント基板の中央と各第２エッジとの間において、互いに０°〜１８０°回転している。
【００１６】
有利な形態では、上記電子プリント基板の外部領域におけるひとつの横列において、同型の半導体メモリチップが少なくとも４個設けられている。特に、この各形態においては、上記電子プリント基板の外部領域において、第２側面方向（ｙ）に沿って互いに上下になるように配置された２つの横列に分配された、同型の半導体メモリチップが少なくとも８個設けられている。
【発明の効果】
【００１７】
本発明に係るメモリモジュールは、以上のように、電子プリント回路基板は、当該電子プリント回路基板の第１エッジ（１０）において第１側面方向（ｘ軸方向）に沿って伸びる、コンタクトストリップ（１１）を備えており、上記コンタクトストリップは、上記第１側面方向（ｘ軸方向）に沿って並ぶ複数の電気的コンタクト（１２）を備えており、上記電子プリント回路基板は、２つの第２エッジ（９）の間において第１側面方向（ｘ軸方向）に沿って伸びており、上記電子プリント回路基板の中央と、上記各第２エッジとの間には、上記複数の同型の半導体メモリチップを含む、少なくとも２つの隣接する横列が形成されており、上記少なくとも２つの隣接する横列において、上記複数の同型の半導体メモリチップは、上記第１側面方向（ｘ軸方向）に対して垂直である第２側面方向（ｙ軸方向）に沿って互いに上下に配置されており、上記少なくとも２つの隣接する横列のそれぞれにおいて、上記複数の同型の半導体メモリチップは、上記第１側面方向（ｘ軸方向）に沿って互いに隣接するように上記電子プリント回路基板の上記外部領域に実装されており、上記複数の同型の半導体メモリチップは長方形であり、短い辺（ａ）と、当該短い辺に垂直な方向に伸びる長い辺（ｂ）とを有しており、上記少なくとも２つの隣接する横列の一方および他方における、上記複数の同型の半導体メモリチップは、異なる長さの辺を交互に配列させているとともに、上記コンタクトストリップに平行な辺を有しており、上記第２側面方向（ｙ軸方向）において向かい合う位置に配置されている、２つの同型の半導体メモリチップのうちの一方は、その短い辺が上記コンタクトストリップに平行であり、他方は、その長い辺が上記コンタクトストリップに平行であるの構成である。
【００１８】
それゆえ、電子プリント基板上において利用可能な全ての領域を最適に利用できるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
〔参考例〕
まず、従来技術によるメモリモジュールの正面（図１Ａ）および背面（図１Ｂ）の平面図を示す図１Ａおよび図１Ｂを参照されたい。その全体が符号１によって示されているメモリモジュールは、電子プリント回路基板２を含んでいる。この電子プリント回路基板２は、この電子プリント回路基板２の前面および背面の外部領域に取り付けられた、例えばＤＲＡＭメモリチップなどの、同じタイプの半導体メモリチップ３を有している。この形態では、電子プリント回路基板２は、２つの第２エッジ９の間にある、第１側面方向（ｘ軸方向）に沿って延びている。この２つの第２エッジ９は、第１側面方向（ｘ軸方向）に対して垂直な第２側面方向（ｙ軸方向）に沿っている。
【００２０】
正方形の半導体メモリチップ３は、第２側面方向（ｙ軸方向）において２つずつ上下に配置されているとともに、２つの近接した横列において、電子プリント回路基板２の、第１側面方向（ｘ軸方向）に対する中央と、電子プリント回路基板２の２つの第２エッジ９との間に配置されている。上記２つの横列のそれぞれにおいて、同じタイプの半導体メモリチップ３が、互いに隣り合って、第１側面方向（ｘ軸方向）に沿って、電子プリント回路基板２の外部領域において取り付けられている。この形態では、隣接した上記２つの横列にある半導体メモリチップ３は、向かい合った位置にそれぞれ配置されている。
【００２１】
半導体メモリチップ３とは異なるレジスタ部５は、電子プリント回路基板２の中央に配置されている。ラインバス６、特にコントロールバスおよびアドレスバスは、外側からレジスタ部５内に入り、分岐して、各半導体メモリチップ３をつなぎ、そして前方ループユニットにおいて折り返し、終端７へと至る。終端７は、望ましくない信号の反射を防ぐ機能をする。
【００２２】
半導体メモリチップ３の内部に記憶されたデータを読み出すためのデータライン４が、各半導体メモリチップ３から延びている。このデータライン４は、図１には特に図示されていないコンタクトストリップと結合している。電子プリント回路基板２の、第１側面方向（ｘ軸方向）に平行な第１エッジ１０に配置されている上記コンタクトストリップには、第１側面方向（ｘ軸方向）に沿って並べられた複数の電気的コンタクトが備えられている。上記コンタクトストリップは、例えばマザーボードなどの上位電子ユニット内に接続される。
【００２３】
〔実施の形態〕
本発明について、添付図面を参照しながら、典型的な実施形態に基づいて以下に詳述する。以下に示す図面においては、同一の素子には同一の符号が与えられている。
【００２４】
本発明に係るメモリモジュールの実施形態に関する平面図である図２〜図４を参照されたい。これらの実施形態に共通していることは、本発明のメモリモジュールが電子プリント回路基板２を有していて、この電子プリント回路基板２が、例えばＤＤＲ３−ＤＲＡＭメモリチップなどの、当該電子プリント回路基板２の前面および背面の外部領域に取り付けられた、同じタイプの半導体メモリチップ３を有していることである。
【００２５】
電子プリント回路基板２は、２つの第２エッジ９の間において、第１側面方向（ｘ軸方向）に沿って延びている。この２つの第２エッジ９は、第１側面方向（ｘ軸方向）に対して垂直な第２側面方向（ｙ軸方向）に沿って伸びている。
【００２６】
長方形の半導体メモリチップ３は、第２側面方向（ｙ軸方向）に沿って２つずつ上下に配置されており、２つの近接した横列内において、電子プリント回路基板２の、第１側面方向（ｘ軸方向）における中央と、電子プリント回路基板２の２つの第２エッジ９との間に配置されている。上記２つの横列のそれぞれにおいて、同じタイプの半導体メモリチップ３が、互いに隣り合って、かつ第１側面方向（ｘ軸方向）に沿って、電子プリント回路基板２の外部領域に取り付けられている。この形態では、隣接した上記２つの横列にある半導体メモリチップ３は、向かい合った位置にそれぞれ配置されている。
【００２７】
半導体メモリチップ３とは異なるレジスタ部５は、電子プリント回路基板２の中央に配置されている。半導体メモリチップ３の内部に記憶されたデータを読み出すためのデータライン４が、各半導体メモリチップ３から延びている。このデータライン４は、コンタクトストリップ１１と結合している。電子プリント回路基板２の、第１側面方向（ｘ軸方向）に平行な第１エッジ１０に配置されているコンタクトストリップ１１には、第１側面方向（ｘ軸方向）に沿って並べられた複数の電気的コンタクト１２が備えられている。コンタクトストリップ１１は、後に、例えばマザーボードなどの上位電子ユニット内に接続される。
【００２８】
同じタイプの半導体メモリチップ３の形状は、短い（小さい）方の辺と、長い（大きい）方の辺とから構成されている長方形である。長い方の辺ｂは、短い方の辺ａに対して垂直な方向に延びている。この形態では、電子プリント回路基板２の外部領域の２つの隣接した横列にある同じタイプの半導体メモリチップ３は、コンタクトストリップ１１に対して平行な短い方の辺ａまたは長い方の辺ｂによって方向付けられている。特に、半導体メモリチップ３のこのような列配置においては、短い方の辺ａの後には長いほうの辺ｂが続き、そして長いほうの辺ｂの後には短い方の辺ａが続いている。
【００２９】
その結果、１つの横列内における連続した半導体メモリチップ３はそれぞれ、互いに９０°回転している。さらに、第２側面方向（ｙ軸方向）に沿って向かい合った、２つの横列に配置されている同じタイプの２つの半導体メモリチップ３の一方が有する短い方の辺ａがコンタクトストリップ１１に平行になるように方向付けられていて、そして上記２つの半導体メモリチップ３の他方が有する長い方の辺ｂがコンタクトストリップ１１に平行になるように方向付けられるように、半導体メモリチップ３は配置されている。このようにして、電子プリント回路基板２上の利用可能なスペースを特に有効に利用できる。
【００３０】
図示されている典型的な実施形態において、同じタイプの半導体メモリチップ３の長い方の辺ｂの長さは、第２側面方向（ｙ軸方向）に沿って向かい合って配置されている半導体メモリチップ３を、半導体メモリチップ３の短い方の辺ａが、それぞれ、コンタクトストリップ１１に平行になるように対称的に配置することが不可能であるような長さである。この点において、本発明による長方形の半導体メモリチップの配置は、２つの横列において、第２側面方向（ｙ軸方向）に沿って互いに向かい合って配置されている半導体メモリチップ３の配置のみを可能にする。
【００３１】
図２および図３ではそれぞれ、上段の横列では、電子プリント回路基板２の中央と各第２エッジ９との間に、５つの半導体メモリチップ３が互いに隣接して配置されており、下段の横列では、電子プリント回路基板２の中央と各第２エッジ９との間に、４つの半導体メモリチップ３が互いに隣接して配置されている。電子プリント回路基板２の中央と各第２エッジ９との間に見られる、上下列の８つの半導体メモリチップのみがデータ記憶機能を有している。そして、それぞれの横列において、電子プリント回路基板２の中央部分の左側および右側にある１つの半導体メモリチップ３が、誤り訂正チップ（ＥＣＣ）として機能する。図２および図３では、半導体メモリチップ３は、電子プリント回路基板２の中央を軸に対称的に配置されている。
【００３２】
図４の平面図では、それぞれ、電子プリント回路基板２の中央部分より左側の外部領域に、同じタイプの１０個の半導体メモリチップ３が配置されており、中央部分より右側の外部領域に、同じタイプの８個の半導体メモリチップ３が配置されている。「ＥＣＣ」という表記によって識別される、左側にある各半導体メモリチップ３は、この形態では、誤り訂正チップとして機能する。その結果、図４に示す、本実施形態のメモリモジュールは、その中央を軸にした対称的な構成ではない。
【００３３】
図２〜図４に示すメモリモジュールの前面および背面の外部領域には、合計して３６個のメモリチップが取り付けられている。図２および図３に示す実施形態では、ラインバス、特にコントロールバスおよびアドレスバスに対する各終端７は、下段の横列の半導体メモリチップ３の隣に配置されている。
【００３４】
図２に示す実施形態では、ラインバスに対する各終端７が、下段の横列において、電子プリント回路基板２の第２エッジ９付近に配置されており、図３に示す実施形態では、ラインバスに対する各終端７が、下段の横列において、電子プリント回路基板２の中央付近に配置されているという点において、図２および図３に示す、本発明のメモリモジュールの実施形態は異なっている。図４に示す、本発明のメモリモジュールの実施形態は、半導体メモリチップ３の配置が非対称的であるという点（これについては既に説明した）と、終端７が、上段の横列の半導体メモリチップ３の隣（レジスタ部５の上）に配置されているという点とにおいて、図２および図３に示す実施形態とは異なっている。
【００３５】
図２〜図４には示されていないラインバス、特にコントロールバスおよびアドレスバスは、外側からレジスタ部５内に入って、終端７へ至るまで、各半導体メモリチップ３をつないでいる。図示されている実施形態では、取り付けられている同じタイプの半導体メモリチップ３の配線（ラインバス）に対して、様々な可能性を実現することができる。これについて、図５〜図７を参照しながら以下により詳しく説明する。
【００３６】
図５および図６は、図２に示す本発明に係るメモリモジュールの実施形態の平面図であって、ラインバスの一構造を概略的に示している。一方、図７は、図３に示す本発明に係るメモリモジュールの実施形態の平面図であって、ラインバスの一構造を概略的に示している。
【００３７】
不必要な繰り返しを避けるため、ラインバスについてのみ説明する。上記メモリモジュールの別の特徴については、図２および図３に関しての説明部分を参照されたい。
【００３８】
図５に示すラインバス、特にコントロールバスおよびアドレスバスは、外側からレジスタ部５内に入って、終端７へ至るまで、各半導体メモリチップ３をつないでいる。電子プリント回路基板２の中央と各第２エッジ９との間に配置された半導体メモリチップ３に関しては、上記ラインバスは、分岐１３（図４において上側の分岐）と、分岐１４（図４において下側の分岐）とに分岐している。この形態では、上段の横列の半導体メモリチップ３は上側の分岐１３に接続されており、下段の横列の半導体メモリチップ３は下側の分岐１４に接続されている。各分岐１３および１４は、終端７へと個別に至る。
【００３９】
このような配線は、半導体メモリチップ３間において、伝送路の長さを同じにして、かつ比較的短くできるという利点がある。図示されている例では、隣接する半導体メモリチップ３間における伝送路（ライントラック）の長さは２１．０ｍｍである。さらに、レジスタ部５と、隣接する半導体メモリチップ３との間の伝送路（ライントラック）の長さは、比較的短く、例えば上段の横列の半導体メモリチップ３までは３．０ｍｍであり、また、例えば下段の横列の半導体メモリチップ３までは１７．０ｍｍである。
【００４０】
図６に示すラインバス１５、特にコントロールバスおよびアドレスバスは、外側からレジスタ部５内に入って、終端７へ至るまで、各半導体メモリチップ３をつないでいる。この形態では、同じタイプの半導体メモリチップ３は、電子プリント回路基板２の中央と、当該電子プリント回路基板２の各第２エッジ９との間において、上記電子プリント回路基板２の外部領域に取り付けられている。これらの半導体メモリチップ３は、第２側面方向（ｙ軸方向）に沿って向かい合って配置されている、一方の半導体メモリチップ３と、１つの横列において隣接している、他方の半導体メモリチップ３とが、上記ラインバスの伝送路と交互に接続されるように接続されている。第１側面方向（ｘ軸方向）に平行に延びている伝送路（ライントラック）の長さと、第２側面方向（ｙ軸方向）に平行に延びている伝送路（ライントラック）の長さとが同じであって、そして比較的短いことが好ましい。例えば、図示されている典型的な実施形態では、上記の長さは２０．０ｍｍである。
【００４１】
図７に示すラインバス８、特にコントロールバスおよびアドレスバスは、外側からレジスタ部５内に入って、終端７へ至るまで、各半導体メモリチップ３をつないでいる。この形態では、同じタイプの半導体メモリチップ３の、隣接した２つの横列のうち、第２側面方向（ｙ軸方向）における上段の横列にある半導体メモリチップ３は、ラインバス８の伝送路（ライントラック）に交互に接続される。そして、上記隣接した２つの横列のうち、下段の横列にある半導体メモリチップ３が、上記ラインバスの伝送路（ライントラック）に交互に接続される。このような配線は、半導体メモリチップ３間において、伝送路の長さを同じにして、かつ比較的短くできるという利点がある。図示されている例では、隣接する半導体メモリチップ３間の伝送路の長さは２１．０ｍｍである。さらに、レジスタ部５と、隣接する半導体メモリチップ３との間の伝送路の長さは、比較的短くてよい。例えば、図示されている例では、上記伝送路の長さは３．０ｍｍである。
【００４２】
図７に示すラインバスは、図４に示す、本発明に係るメモリモジュールの実施形態に用いてもよい。この場合、図７に示すラインバスとは対照的に、同じタイプの半導体メモリチップ３の、隣接した２つの横列のうち、第２側面方向（ｙ軸方向）における下段の横列にある半導体メモリチップ３は、ラインバス８の伝送路（ライントラック）に交互に接続され、そして、上記隣接した２つの横列のうち、上段の横列にある半導体メモリチップ３が、上記ラインバスの伝送路（ライントラック）に交互に接続される。
【００４３】
なお、上記半導体メモリモジュールは、ＪＥＤＥＣ（電子デバイス技術合同協議会）  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｓｓｏｃｉａｔｉｏｎ規格にしたがって規格化されていることが好ましい。
【図面の簡単な説明】
【００４４】
【図１Ａ】従来のメモリモジュールの正面図である。
【図１Ｂ】従来のメモリモジュールの背面図である。
【図２】一実施形態のメモリモジュールの平面図である。
【図３】別の実施形態のメモリモジュールの平面図である。
【図４】さらに別の実施形態のメモリモジュールの平面図である。
【図５】図２に示すメモリモジュールの平面図であって、ラインバスの一構成を概略的に示す平面図である。
【図６】図２に示すメモリモジュールの平面図であって、ラインバスの別の構成を概略的に示す平面図である。
【図７】図３に示す、メモリモジュールの平面図であって、ラインバスの別の構成を概略的に示す平面図である。
【符号の説明】
【００４５】
１    半導体メモリモジュール
２    電子プリント回路基板
３    メモリチップ
４    データライン
５    レジスタ品
６    ラインバス
７    終端
８    ラインバス
９    第２エッジ
１０  第１エッジ
１１  コンタクトストリップ
１２  電気的コンタクト
１３  分岐
１４  分岐
１５  ラインバス
【図１Ａ】
2007129185.tif 000003
【図１Ｂ】
2007129185.tif 000004
【図２】
2007129185.tif 000005
【図３】
2007129185.tif 000006
【図４】
2007129185.tif 000007
【図５】
2007129185.tif 000008
【図６】
2007129185.tif 000009
【図７】
2007129185.tif 000010