(57)【要約】【課題】入力される高周波信号のレベルに応じて、可変利得型増幅器１８・１９・２０のうち、初段の可変利得型増幅手段１８が最大利得を有するように、または最終段の可変利得型増幅手段２０が最大利得を有するように、可変利得型増幅器１８・１９・２０の基準電圧を切り替えることができるＡＧＣ回路およびそれを備えた高周波受信装置を実現することである。【解決手段】ＡＧＣ回路６０は、高周波信号を増幅する固定利得型増幅手段１４・１５と、固定利得型増幅手段１４・１５の出力信号のうち、増幅器選択信号により選択されるどちらかの出力信号を順次増幅する可変利得型増幅手段１８・１９・２０とを備えている。ＡＧＣ回路６０は、上記増幅器選択信号に基づいて、可変利得型増幅手段１８・１９・２０の基準電圧Ｖ１〜Ｖ３を切り替える利得制御手段２をさらに備えている。【選択図】図１
2007096958.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する複数の固定利得型増幅手段と、
上記高周波信号のレベルに応じて、上記固定利得型増幅手段の複数の出力信号のうちいずれかひとつの出力信号を選択させる増幅器選択信号によって選択された上記出力信号を順次増幅する、複数の直列に接続された可変利得型増幅手段とを備え、
上記複数の可変利得型増幅手段のうち、最終段の可変利得型増幅手段の出力が予め定められた値となるように、上記複数の可変利得型増幅手段の利得をフィードバック制御する利得制御信号が外部から入力され、
上記利得制御信号によってフィードバック制御されることにより変化する上記複数の可変利得型増幅手段の利得の変化範囲に対応する上記利得制御信号の変化範囲が、上記複数の可変利得型増幅手段毎に設定される基準電圧によって平行移動するＡＧＣ回路において、
上記増幅器選択信号に基づいて、上記基準電圧を切り替える利得制御手段を備えていることを特徴とするＡＧＣ回路。
【請求項２】
上記利得制御手段は、初段の可変利得型増幅手段が最大の利得を有するように、上記基準電圧を切り替える選択肢を有することを特徴とする請求項１記載のＡＧＣ回路。
【請求項３】
上記利得制御手段は、最終段の可変利得型増幅手段が最大の利得を有するように、上記基準電圧を切り替える選択肢を有することを特徴とする請求項１記載のＡＧＣ回路。
【請求項４】
上記利得制御手段は、上記増幅器選択信号を生成する増幅器選択信号生成手段を備えていることを特徴とする請求項１〜３のいずれか１項に記載のＡＧＣ回路。
【請求項５】
上記増幅器選択信号生成手段は、上記利得制御信号とヒステリシス特性を有する比較値とを比較する比較手段を備え、
上記比較手段による比較結果から上記増幅器選択信号を生成することを特徴とする請求項４記載のＡＧＣ回路。
【請求項６】
上記増幅器選択信号に応じて、上記複数の出力信号のうち選択されない出力信号を出力する上記固定利得型増幅手段を電源に接続しないようにする電源供給制御手段を備えていることを特徴とした請求項１〜５のいずれか１項に記載のＡＧＣ回路。
【請求項７】
請求項１〜６のいずれか１項に記載のＡＧＣ回路を備えた高周波受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルテレビジョン放送等を受信する高周波受信装置に含まれる自動利得制御回路（以下、ＡＧＣ回路と記載）に関するものである。
【背景技術】
【０００２】
図１２は、従来の高周波受信装置１００の構成を示している。
【０００３】
高周波受信装置１００は、高周波信号を直交ベースバンド信号に変換するＲＦ部Ａと、上記直交ベースバンド信号をデジタル変換し、位相再生・タイミング再生等にて復調を行う復調部Ｂとにより構成されている。以下、ＲＦ部Ａおよび復調部Ｂの構成について説明する。
【０００４】
まず、ＲＦ部Ａは、ＲＦ入力端子１３、固定利得型増幅器１４・１５、増幅器選択信号入力端子１６、増幅器選択回路１７、可変利得型増幅器１８・１９・２０、利得制御信号入力端子２１、利得制御回路２２、電圧制御型局部発振器（以下、ＶＣＯと記載）２３、局部発振器２４、ＰＬＬ回路２５、ループフィルタ２６、９０°移相器２７、ミキサ回路２８・２９、ローパスフィルタ（以下、ＬＰＦと記載）３０・３１、Ｉベースバンド信号出力端子３２、およびＱベースバンド信号出力端子３３を備えている。
【０００５】
ＲＦ入力端子１３は、放送局から送信される高周波信号が入力される端子である。
【０００６】
固定利得型増幅器１４・１５は、それぞれ異なる利得を有し（固定利得型増幅器１４の利得＞固定利得型増幅器１５の利得）、ＲＦ入力端子１３から入力された上記高周波信号をそれぞれ増幅する。
【０００７】
増幅器選択回路１７は、固定利得型増幅器１４・１５でそれぞれ増幅され出力された上記高周波信号のどちらか一方を、増幅器選択信号入力端子１６から入力される増幅器選択信号に基づいて選択し出力する。
【０００８】
上記増幅器選択信号は、外部から入力され、上記高周波信号のレベルに応じて必要な特性を得ることができるほうの固定利得型増幅器を増幅器選択回路１７に選択させる。
【０００９】
可変利得型増幅器１８・１９・２０は、それぞれ異なる利得を有し、増幅器選択回路１７より出力された上記高周波信号を順々に増幅する。
【００１０】
利得制御回路２２は、利得制御信号入力端子２１から入力された利得制御信号に基づいて、可変利得型増幅器１８・１９・２０の上記利得をそれぞれ制御する。上記利得制御信号については後述する。
【００１１】
ＶＣＯ２３は、上記高周波信号を上記直交ベースバンド信号に周波数変換するためのローカル信号を出力する。
【００１２】
局部発振器２４は、上記ローカル信号の基準周波数信号を出力する。
【００１３】
ＰＬＬ回路２５は、上記基準周波数信号を基準とし、上記ローカル信号が設定周期に応じた値に収束するようにＶＣＯ２３をフィードバック制御する。
【００１４】
ループフィルタ２６は、ＰＬＬ回路２５の出力を平衡化し、ＶＣＯ２３に入力する。
【００１５】
９０°移相器２７は、上記ローカル信号の位相を９０°ずらした９０°移相信号を生成するとともに、上記ローカル信号の位相をずらさない０°移相信号を出力する。
【００１６】
ミキサ回路２８・２９は、ＩとＱとの上記直交ベースバンド信号を検波するために、上記高周波信号の周波数変換を行う。ミキサ回路２８は、９０°移相器２７から出力される上記０°移相信号を用いて、上記信号をＩのベースバンド信号に変換する。ミキサ回路２９は、９０°移相器２７から出力される上記９０°移相信号を用いて、上記信号をＱのベースバンド信号に変換する。
【００１７】
ＬＰＦ３０・３１は、上記直交ベースバンド信号の周波数帯域を通過させ、それ以外の不要周波数成分を遮断する。
【００１８】
Ｉベースバンド信号出力端子３２およびＱベースバンド信号出力端子３３は、それぞれ上記直交ベースバンド信号を復調部Ｂへ出力する。
【００１９】
次に、復調部Ｂは、Ｉベースバンド信号入力端子３４、Ｑベースバンド信号入力端子３５、アナログ−デジタル変換器（以下、ＡＤＣと記載）３６・３７、ＶＣＯ３８、数値制御発振器（以下、ＮＣＯと記載）３９、複素演算器４０、ＦＩＲフィルタ４１・４２、位相・周波数検出器４３、タイミング検出器４４、レベル検出器４５、ループフィルタ４６・４７・４８、デジタル−アナログ変換器（以下、ＤＡＣと記載）４９・５０、Ｉ出力端子５２、Ｑ出力端子５３、および利得制御信号出力端子５４を備えている。なお、レベル検出器４５、ループフィルタ４６、およびＤＡＣ４９により利得制御信号生成回路５１が構成されている。また、ＶＣＯ３８およびループフィルタ４６・４７・４８は、上述したＶＣＯ２８およびループフィルタ２６と同一な構成であるので、その説明を省略する。
【００２０】
Ｉベースバンド信号入力端子３４およびＱベースバンド信号入力端子３５は、Ｉベースバンド信号出力端子３２およびＱベースバンド信号出力端子３３からそれぞれ出力された上記直交ベースバンド信号がそれぞれ入力される。
【００２１】
ＡＤＣ３６・３７は、上記直交ベースバンド信号をＶＣＯ３８から出力された発振周波数でサンプリングし、デジタル信号（デジタル変調波）に変換する。
【００２２】
ＮＣＯ３９は、上記デジタル信号を複素演算器４０にて復調するためのサイン波およびコサイン波を出力する。
【００２３】
複素演算器４０は、上記デジタル信号と上記サイン波およびコサイン波とを複素乗算する。
【００２４】
ＦＩＲフィルタ４１・４２は、複素演算器４０にて複素乗算された上記デジタル信号の周波数帯域を通過させ、それ以外の不要周波数成分を遮断する。
【００２５】
位相・周波数検出器４３は、伝送路で生じた位相・周波数誤差の検出を行う。
【００２６】
タイミング検出器４４は、伝送路で生じたタイミング誤差の検出を行う。
【００２７】
利得制御信号生成回路５１は、上述したように、レベル検出器４５、ループフィルタ４６、およびＤＡＣ４９により構成され、伝送路で生じたレベル誤差の検出を行い、可変利得型増幅器１８・１９・２０の利得をフィードバック制御するための上記利得制御信号を生成する。
【００２８】
ＤＡＣ４９は、上記デジタル信号をアナログ信号に変換する。
【００２９】
Ｉ出力端子５２およびＱ出力端子５３は、ＦＩＲフィルタ４１・４２から出力された上記デジタル信号を出力する。
【００３０】
利得制御信号出力端子５４は、利得制御信号生成回路５１から出力された上記利得制御信号を利得制御信号入力端子２１へと出力する。
【００３１】
次に、以上のような構成を有する高周波受信装置１００の処理動作について説明する。
【００３２】
ＲＦ入力端子１３から入力された上記高周波信号は、固定利得型増幅器１４・１５にてそれぞれ増幅される。その出力信号のうち、どちらかの出力信号のみが増幅器選択回路１７から出力され、利得制御回路２２によって利得がそれぞれ制御された可変利得型増幅器１８・１９・２０にて順々に増幅される。
【００３３】
その後、ミキサ回路２８・２９にて上記直交ベースバンド信号に周波数変換され、ＬＰＦ３０・３１を介して、Ｉベースバンド信号出力端子３２およびＱベースバンド信号出力端子３３から復調部Ｂへ出力される。
【００３４】
Ｉベースバンド信号入力端子３４およびＱベースバンド信号入力端子３５を介して入力された上記直交ベースバンド信号は、ＡＤＣ３６・３７にてデジタル変換される。上記直交ベースバンド信号は、これ以降デジタル信号で処理される。
【００３５】
ＡＤＣ３６・３７にてデジタル変換された上記デジタル信号は、複素演算器４０にてＮＣＯ３９から出力される上記サイン波・コサイン波と複素乗算されて復調され、ＦＩＲフィルタ４１・４２を介して、Ｉ出力端子５２およびＱ出力端子５３から出力される。
【００３６】
以上のような処理動作において、位相・周波数誤差、タイミング誤差、およびレベル誤差が伝送路で生じる。以下では、上記伝送路で生じた位相・周波数誤差、タイミング誤差、およびレベル誤差の補正について説明する。
【００３７】
まず、位相・周波数誤差の補正については、ＦＩＲフィルタ４１・４２の出力から位相・周波数検出器４３で位相・周波数誤差を検出する。その検出結果をループフィルタ４７で平衡化し、ＮＣＯ３９から出力される上記サイン波およびコサイン波を調整する。その結果、位相・周波数誤差が補正される。
【００３８】
次に、タイミング誤差の補正については、位相・周波数誤差の補正と同様に、ＦＩＲフィルタ４１・４２の出力からタイミング検出器４４でタイミング誤差を検出する。その検出結果をループフィルタ４８で平衡化し、ＤＡＣ５０でアナログ信号に変換してＶＣＯ３８の上記発振周波数を制御する。その結果、タイミング誤差が補正される。
【００３９】
最後に、レベル誤差の補正については、２段階でその補正を行っている。まず第１段階としては、増幅器選択回路１７で、上記高周波信号のレベルに応じて固定利得型増幅器１４・１５を選択することである。
【００４０】
また、第２段階としては、利得制御信号生成回路５１にて上記利得制御信号を生成し、可変利得型増幅器１８・１９・２０の利得を上記利得制御信号を用いてそれぞれフィードバック制御することである。
【００４１】
詳細には、ＡＤＣ３６・３７の出力から利得制御信号生成回路５１が備えるレベル検出器４５にてレベル誤差の検出を行い、その検出結果をループフィルタ４６にて平衡化し、ＤＡＣ４９にてアナログ信号に変換して上記利得制御信号を生成する。該利得制御信号を利得制御信号出力端子５４および利得制御信号入力端子２１を介して利得制御回路２２へ入力し、可変利得型増幅器１８・１９・２０の利得をそれぞれフィードバック制御する。これは、可変利得型増幅器２０の出力が予め定められた値となるまで繰り返される。このような２段階の補正の結果、レベル誤差が補正される。
【００４２】
次に、上記レベル誤差の補正について、図１３〜図１６を用いてさらに詳細に説明する。説明を行う前に、利得制御回路２２および可変利得型増幅器１８・１９・２０の構成例を図１３を用いて説明しておく。図１３は、利得制御回路２２および可変利得型増幅器１８・１９・２０の構成例を示した図である。なお、利得制御回路２２が備えている直流電源Ｖ１〜Ｖ３は、可変利得型増幅器１８・１９・２０の基準電圧であり、Ｖ１＞Ｖ２＞Ｖ３の関係を有している。
【００４３】
可変利得型増幅器１８は、図示のように、ＮＰＮ型のトランジスタからなる３つのトランジスタ差動対Ｑ１・Ｑ２、Ｑ３・Ｑ４、Ｑ５・Ｑ６を備え、トランジスタ差動対Ｑ１・Ｑ２のエミッタには電流源Ｉ１が接続されている。また、トランジスタ差動対Ｑ１・Ｑ２のトランジスタＱ１、Ｑ２のコレクタには、トランジスタ差動対Ｑ３・Ｑ４、Ｑ５・Ｑ６のエミッタがそれぞれ接続され、該トランジスタ差動対Ｑ３・Ｑ４、Ｑ５・Ｑ６のトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６のコレクタには、負荷がそれぞれ接続されている。
【００４４】
また、トランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ３のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ６のベースとには、上記利得制御信号が入力され、トランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、基準電圧Ｖ３が印加されている。
【００４５】
可変利得型増幅器１９・２０においても、上記と同様な構成を有し、可変利得型増幅器１９のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、基準電圧Ｖ２が印加され、可変利得型増幅器２０のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、基準電圧Ｖ１が印加されている。
【００４６】
可変利得型増幅器１８・１９・２０のそれぞれのトランジスタ差動対Ｑ１・Ｑ２のベースは、それぞれの差動入力端子ｉｎ１８〜ｉｎ２０であり、それぞれのトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ３のコレクタと上記負荷との接続点と、それぞれのトランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ６のコレクタと上記負荷との接続点とが、それぞれの差動出力端子ｏｕｔ１８〜ｏｕｔ２０である。
【００４７】
可変利得型増幅器１８の差動入力端子ｉｎ１８は、増幅器選択回路１７の出力に接続され、可変利得型増幅器１８の差動出力端子ｏｕｔ１８は、可変利得型増幅器１９の差動入力端子ｉｎ１９に接続されている。可変利得型増幅器１９の差動出力端子ｏｕｔ１９は、可変利得型増幅器２０の差動入力端子ｉｎ２０に接続され、可変利得型増幅器２０の差動出力端子ｏｕｔ２０は、ミキサ回路２８・２９の入力に接続されている。
【００４８】
次に、上記レベル誤差の補正動作を図１４〜図１６を用いて説明する。ここでは、−７０ｄＢｍの高周波信号が入力され、これを０ｄＢｍのベースバンド信号に変換して復調部Ｂへ出力するように、上述したようなレベル補正（上記第２段階）がなされ、その後、−２０ｄＢｍの高周波信号が入力され、これを同様に０ｄＢｍのベースバンド信号に変換して復調部Ｂへ出力するように、再びレベル補正がなされる場合を例として説明する。なお、固定利得型増幅器１４は２０ｄＢ、固定利得型増幅器１５は０ｄＢの利得を有するとする。
【００４９】
図１４は、可変利得型増幅器１８・１９・２０のそれぞれの利得の関係を示す図であり、図１５は、−７０ｄＢｍの高周波信号が入力され、増幅器選択回路１７にて固定利得型増幅器１４が選択され、０ｄＢｍのベースバンド信号になるようにレベル補正がなされた結果を示しており、図１６は、−２０ｄＢｍの高周波信号が入力され、増幅器選択回路１７にて固定利得型増幅器１５が選択され、０ｄＢｍのベースバンド信号になるように再びレベル補正がなされた結果を示している。
【００５０】
以下、上記レベル誤差の補正動作について説明を行うと、まず、−７０ｄＢｍの高周波信号が入力され、このレベル補正が完了すると、可変利得型増幅器１８・１９・２０は、図１５に示すように、それぞれ２０ｄＢ・２０ｄＢ・１０ｄＢの利得を有する。また、このレベル補正が完了した時の利得制御信号Ｓ３は、図１４に示すようになっている。
【００５１】
次に、上記−２０ｄＢｍの高周波信号が入力されると、上記増幅器選択信号により、固定利得型増幅器１５が選択され、その後、可変利得型増幅器１８・１９・２０にて上記高周波信号が順次増幅される。このとき、可変利得型増幅器１８・１９・２０のそれぞれの利得は２０ｄＢ・２０ｄＢ・１０ｄＢのままであるため、可変利得型増幅器２０から出力された上記高周波信号は、−３０ｄＢｍとなってしまう。
【００５２】
そこで、利得制御信号生成回路５１にて新たな利得制御信号が生成され、可変利得型増幅器２０の出力が０ｄＢｍとなるまで、可変利得型増幅器１８・１９・２０の利得が何度となくフィードバック制御される。この結果、可変利得型増幅器１８・１９・２０は、図１６に示すように、それぞれ２０ｄＢ・１０ｄＢ・−１０ｄＢの利得となり、また、この時の利得制御信号Ｓ４は、図１４に示すようになる。すなわち、利得制御信号Ｓ３から利得制御信号Ｓ４まで、可変利得型増幅器１８・１９・２０の利得がフィードバック制御されている。
【特許文献１】特開平９−４６１４０号公報（１９９７年２月２４日公開）
【特許文献２】特開平１０−２２７５５号公報（１９９８年１月２３日公開）
【発明の開示】
【発明が解決しようとする課題】
【００５３】
ところで、上記レベル誤差の補正のように、入力レベルの範囲が広い場合には、可変利得型増幅器１８・１９・２０のそれぞれに良好なＮＦ特性・歪み特性が要求される。
【００５４】
詳細に説明すると、図１５に示すように、−７０ｄＢｍの高周波信号が入力され、レベル補正が完了した結果、途中の上記高周波信号の最大レベルは、可変利得型増幅器２０の入力の−１０ｄＢｍである。ところが、図１６に示すように、−２０ｄＢｍの高周波信号が入力され、レベル補正が完了した結果、途中の上記高周波信号の最大レベルは、可変利得型増幅器２０の入力で１０ｄＢｍにもなり、可変利得型増幅器２０で信号の歪みを起こす恐れがある。
【００５５】
このような問題が生じる原因は、図１４から明らかであるように、可変利得型増幅器１８・１９・２０にそれぞれ基準電圧Ｖ３・Ｖ２・Ｖ１が印加されているためである。すなわち、どのようなフィードバック制御がなされようとも、可変利得型増幅器１８・１９・２０のそれぞれの利得は、常に、可変利得型増幅器１８の利得＞可変利得型増幅器１９の利得＞可変利得型増幅器２０の利得という関係を有することとなる。
【００５６】
可変利得型増幅器１８・１９・２０がこのような利得関係を有するのは、入力される高周波信号のレベルが低い場合のＣ／Ｎ比（Carrier／Noise）を考慮して、ＮＦ特性を劣化させないためである。しかしながら、入力される高周波信号のレベルが高い場合では、上述したような信号の歪みを起こす恐れがあり、このような信号の歪みを回避するためには、電流を多く流す必要があり、消費電力の増加につながる。
【００５７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、入力される高周波信号のレベルに応じて、複数の可変利得型増幅器の利得を自在に制御することができるＡＧＣ回路およびそれを備えた高周波受信装置を実現することである。
【課題を解決するための手段】
【００５８】
本発明に係るＡＧＣ回路は、上記課題を解決するために、高周波信号を増幅する複数の固定利得型増幅手段と、上記高周波信号のレベルに応じて、上記固定利得型増幅手段の複数の出力信号のうちいずれかひとつの出力信号を選択させる増幅器選択信号によって選択された上記出力信号を順次増幅する、複数の直列に接続された可変利得型増幅手段とを備え、上記複数の可変利得型増幅手段のうち、最終段の可変利得型増幅手段の出力が予め定められた値になるように、上記複数の可変利得型増幅手段の利得をフィードバック制御する利得制御信号が外部から入力され、上記利得制御信号によってフィードバック制御されることにより変化する上記複数の可変利得型増幅手段の利得の変化範囲に対応する上記利得制御信号の変化範囲が、上記複数の可変利得型増幅手段毎に設定される基準電圧によって平行移動するＡＧＣ回路において、上記増幅器選択信号に基づいて、上記基準電圧を切り替える利得制御手段を備えていることを特徴としている。
【００５９】
上記の構成によれば、上記ＡＧＣ回路は、上記増幅器選択信号に基づいて、上記基準電圧を切り替える利得制御手段を備えている。これにより、入力される高周波信号のレベルに応じて、上記複数の可変利得型増幅手段の利得を自在に制御することができるという効果を奏する。
【００６０】
本発明に係るＡＧＣ回路は、上記の構成に加えて、上記利得制御手段は、初段の可変利得型増幅手段が最大の利得を有するように、上記基準電圧を切り替える選択肢を有することが好ましい。
【００６１】
上記の構成によれば、上記ＡＧＣ回路の上記利得制御手段は、初段の可変利得型増幅手段が最大の利得を有するように、上記基準電圧を切り替える選択肢を有する。これにより、ＮＦ特性を良くすることができるという効果を奏する。
【００６２】
本発明に係るＡＧＣ回路は、上記の構成に加えて、上記利得制御手段は、最終段の可変利得型増幅手段が最大の利得を有するように、上記基準電圧を切り替える選択肢を有することが好ましい。
【００６３】
上記の構成によれば、上記ＡＧＣ回路の上記利得制御手段は、最終段の可変利得型増幅手段が最大の利得を有するように、上記基準電圧を切り替える選択肢を有する。これにより、上記複数の可変利得型増幅手段による増幅の途中で、上記高周波信号のレベルがむやみに高くなることがなく、上記高周波信号の歪みを生じにくくすることができるという効果を奏する。
【００６４】
本発明に係るＡＧＣ回路は、上記の構成に加えて、上記利得制御手段は、上記増幅器選択信号を生成する増幅器選択信号生成手段を備えていることが好ましい。
【００６５】
上記の構成によれば、上記ＡＧＣ回路の上記利得制御手段は、上記増幅器選択信号を生成する増幅器選択信号生成手段を備えている。これにより、上記増幅器選択信号を外部から入力させることなく、上記複数の固定利得型増幅手段と上記複数の可変利得型増幅手段とのどちらも自らで制御できるというさらなる効果を奏する。
【００６６】
本発明に係るＡＧＣ回路は、上記の構成に加えて、上記増幅器選択信号生成手段は、上記利得制御信号とヒステリシス特性を有する比較値とを比較する比較手段を備え、上記比較手段による比較結果から上記増幅器選択信号を生成することが好ましい。
【００６７】
上記の構成によれば、上記増幅器選択信号生成手段は、上記利得制御信号とヒステリシス特性を有する比較値とを比較する比較手段を備え、上記比較手段による比較結果から上記増幅器選択信号を生成する。
【００６８】
ここで、例えば、上記比較値がヒステリシス特性を持たない場合、上記増幅器選択信号生成手段は、正確な比較結果を得られないため、正確な上記増幅器選択信号を生成することができない。上記複数の固定利得型増幅手段は、上記増幅器選択信号によって切り替わるため、正確な上記増幅器選択信号を得られなければ、上記利得制御信号が変動してしまい、ＡＧＣ回路が正常な動作を行うことができない。
【００６９】
これに対し、上記増幅器選択信号生成手段は、上記比較値にヒステリシス特性を持たせているため、正確な比較結果を得ることができ、正確な上記増幅器選択信号を生成することができる。これにより、上記複数の固定利得型増幅手段がむやみに切り替わることを防ぐというさらなる効果を奏する。
【００７０】
本発明に係るＡＧＣ回路は、上記の構成に加えて、上記増幅器選択信号に基づいて、上記複数の出力信号のうち、選択されない出力信号を出力する上記固定利得型増幅手段を電源に接続しないようにする電源供給制御手段を備えていることが好ましい。
【００７１】
上記の構成によれば、上記ＡＧＣ回路は、上記増幅器選択信号に基づいて、上記複数の出力信号のうち、選択されない出力信号を出力する上記固定利得型増幅手段を電源に接続しないようにする電源供給制御手段を備えている。これにより、無駄な電力の削減とノイズを抑制する事ができるというさらなる効果を奏する。
【００７２】
本発明に係る高周波受信装置は、上記ＡＧＣ回路を備えていることを特徴としている。
【００７３】
上記の構成によれば、上記高周波受信装置は、上記ＡＧＣ回路を備えている。これにより、入力される高周波信号のレベルに応じて、上記複数の可変利得型増幅手段の利得を自在に制御することができるという効果を奏する。
【発明の効果】
【００７４】
本発明に係るＡＧＣ回路およびそれを備えた高周波受信装置は、利得制御手段を備えているため、入力される高周波信号のレベルに応じて、複数の可変利得型増幅器の利得を自在に制御することができるという効果を奏する。
【発明を実施するための最良の形態】
【００７５】
〔実施の形態１〕
本発明の一実施形態について図１〜図５に基づいて説明すると以下の通りである。
【００７６】
図１は、本実施の形態に係るＡＧＣ回路１０Ａを備えた高周波受信装置６０の構成を示している。該高周波受信装置６０は、上記従来技術で示した高周波受信装置１００と同様な構成であるため、高周波受信装置１００と同一の符号を付した部材は、特に説明しない限り同一の機能を有するものとし、その構成および動作等の説明を省略する。
【００７７】
ＡＧＣ回路１０Ａは、図示のように、固定利得型増幅器１４・１５（固定利得型増幅手段）、増幅器選択回路１７、可変利得型増幅器１８・１９・２０（可変利得型増幅手段）、および利得制御回路２（利得制御手段）により構成されている。
【００７８】
図２は、ＡＧＣ回路１０Ａの詳細な構成を示している。なお、ＡＧＣ回路１０Ａは、上述のように、固定利得型増幅器１４・１５、増幅器選択回路１７、可変利得型増幅器１８・１９・２０、および利得制御回路２により構成されているが、図の簡略化のために、可変利得型増幅器１８・１９・２０および利得制御回路２の構成のみ示している。なお、固定利得型増幅器１４・１５、増幅器選択回路１７、および可変利得型増幅器１８・１９・２０は、上記従来技術で示したものと同様な構成であるため、その構成および動作等の説明を省略する。
【００７９】
利得制御回路２は、図示のように、可変利得型増幅器１８・１９・２０の数と同じ数のスイッチＡ・Ｂ・Ｃを備え、該スイッチＡ・Ｂ・Ｃは、それぞれ２つのＣＭＯＳアナログスイッチから構成されている。以下、スイッチＡに備えられている上記ＣＭＯＳアナログスイッチをＡ１・Ａ２、同様に、スイッチＢ、Ｃにそれぞれ備えられている上記ＣＭＯＳアナログスイッチをＢ１・Ｂ２、Ｃ１・Ｃ２とする。
【００８０】
その構成を詳細に説明すると、ＣＭＯＳアナログスイッチＡ１のｐチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＡ２のｎチャンネル型ＭＯＳＦＥＴのゲートとには、上記増幅器選択信号がそのまま入力され、ＣＭＯＳアナログスイッチＡ１のｎチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＡ２のｐチャンネル型ＭＯＳＦＥＴのゲートとには、ＮＯＴ回路１を介して上記増幅器選択信号が入力される。
【００８１】
同様に、ＣＭＯＳアナログスイッチＢ１、Ｃ１のそれぞれのｐチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＢ２、Ｃ２のそれぞれのｎチャンネル型ＭＯＳＦＥＴのゲートとには、上記増幅器選択信号がそのまま入力され、ＣＭＯＳアナログスイッチＢ１、Ｃ１のそれぞれのｎチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＢ１、Ｃ１のそれぞれのｐチャンネル型ＭＯＳＦＥＴのゲートとには、ＮＯＴ回路１を介して上記増幅器選択信号が入力される。
【００８２】
また、スイッチＡの電流出力端子は、可変利得型増幅器１８のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとに接続されている。
【００８３】
同様に、スイッチＢ、Ｃのそれぞれの電流出力端子は、可変利得型増幅器１９、２０のそれぞれのトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、それぞれのトランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとに接続されている。
【００８４】
なお、スイッチＡの電流出力端子は、ＣＭＯＳアナログスイッチＡ１の電流出力端子と、ＣＭＯＳアナログスイッチＡ２の電流出力端子とが接続されたものであり、同様に、スイッチＢ、Ｃのそれぞれの電流出力端子は、ＣＭＯＳアナログスイッチＢ１、Ｃ１のそれぞれの電流出力端子と、ＣＭＯＳアナログスイッチＢ２、Ｃ２のそれぞれの電流出力端子とが接続されたものである。
【００８５】
また、可変利得型増幅器１８・１９・２０のぞれぞれのトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ３のベースと、それぞれのトランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ６のベースとには、上記従来技術で示したように上記利得制御信号が入力される。
【００８６】
さらに、ＣＭＯＳアナログスイッチＡ１、Ｃ２のそれぞれの電流入力端子には基準電圧Ｖ３が印加され、ＣＭＯＳアナログスイッチＡ２、Ｃ１のそれぞれの電流入力端子には基準電圧Ｖ１、さらに、ＣＭＯＳアナログスイッチＢ１・Ｂ２のそれぞれの電流入力端子には基準電圧Ｖ２が印加されている。基準電圧Ｖ１・Ｖ２・Ｖ３は、上記従来技術で示したように、Ｖ１＞Ｖ２＞Ｖ３の関係を有している。
【００８７】
次に、ＡＧＣ回路１０Ａの動作を図３および図４を用いて説明する。なお、以下の説明では、ＡＧＣ回路１０Ａにすでに高いレベルの高周波信号が入力されていた状態（以下、初期状態とする）から、低いレベルの高周波信号が入力され、その後、再び高いレベルの高周波信号が入力された状態へ遷移する場合を例として説明する。
【００８８】
図３は、初期状態から、低いレベルの高周波信号が入力された場合の可変利得型増幅器１８・１９・２０のそれぞれの利得を示しており、図４は、図３の状態から、再び高いレベルの高周波信号が入力され場合の可変利得型増幅器１８・１９・２０のそれぞれの利得を示している。
【００８９】
なお、入力される高周波信号のレベルが低い場合、上記増幅器選択信号はＬ（ロー）であり、増幅器選択回路１７に入力されると、利得の高い固定利得型増幅器１４を選択させるとする。一方、入力される高周波信号のレベルが高い場合、上記増幅器選択信号はＨ（ハイ）であり、増幅器選択回路１７に入力されると、利得の低い固定利得型増幅器１５を選択させるとする。以下の説明では、増幅器選択回路１７による固定利得型増幅器の選択は省略している。
【００９０】
また、利得制御回路２が備えるスイッチＡ・Ｂ・ＣのそれぞれのＣＭＯＳアナログスイッチにおいて、Ｌの増幅器選択信号がｐチャンネル型ＭＯＳＦＥＴ、Ｈの増幅器選択信号がｎチャンネル型ＭＯＳＦＥＴに入力された場合、ＣＭＯＳアナログスイッチがＯＮするとする。
【００９１】
さらに、初期状態であるＡＧＣ回路１０Ａは、利得制御回路２に、利得制御信号生成回路５１にて出力された利得制御信号Ｓ０とＨの増幅器選択信号が入力されており、可変利得型増幅器１８に基準電圧Ｖ１が印加され、可変利得型増幅器１９に基準電圧Ｖ２が印加され、可変利得型増幅器２０に基準電圧Ｖ３が印加されている状態であるとする。以下、動作説明を行う。
【００９２】
上記のような初期状態のＡＧＣ回路１０Ａに低いレベルの高周波信号が入力されると、利得制御信号Ｓ０が入力されている利得制御回路２に、新たにＬの増幅器選択信号が入力される。
【００９３】
Ｌの増幅器選択信号は、そのまま、またはＮＯＴ回路１を介してスイッチＡ・Ｂ・Ｃにそれぞれ入力される。上述したように、スイッチＡ・Ｂ・ＣのそれぞれのＣＭＯＳアナログスイッチにおいて、Ｌの増幅器選択信号がｐチャンネル型ＭＯＳＦＥＴ、Ｈの増幅器選択信号がｎチャンネル型ＭＯＳＦＥＴに入力された場合、ＣＭＯＳアナログスイッチがＯＮする。したがって、この場合、スイッチＡ・Ｂ・ＣのＣＭＯＳアナログスイッチＡ１・Ｂ１・Ｃ１がＯＮする。
【００９４】
ここで、上述したように、スイッチＡ・Ｂ・Ｃは、可変利得型増幅器１８・１９・２０のそれぞれのトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとにそれぞれ接続されている。
【００９５】
そのため、ＣＭＯＳアナログスイッチＡ１・Ｂ１・Ｃ１がＯＮすると、可変利得型増幅器１８のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、基準電圧Ｖ３が印加され、可変利得型増幅器２０のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、基準電圧Ｖ１が印加される。なお、可変利得型増幅器１９には基準電圧Ｖ２がそのまま印加される。
【００９６】
その後、ＡＤＣ３６・３７の出力から利得制御信号生成回路５１にてレベル誤差の検出を行い、新たな利得制御信号が生成され、利得制御回路２に入力される。該利得制御信号により、可変利得型増幅器１８・１９・２０の利得は、何度となくフィードバック制御され、レベル補正が行われる。このレベル補正が完了した時の利得制御信号Ｓ１は、図３に示すようになる。すなわち、利得制御信号Ｓ０から利得制御信号Ｓ１まで、可変利得型増幅器１８・１９・２０の利得がフィードバック制御されている。
【００９７】
次に、上記の状態から、高いレベルの高周波信号が入力されると、利得制御信号Ｓ１が入力されている利得制御回路２には、新たにＨの増幅器選択信号が入力される。該Ｈの増幅器選択信号は、そのまま、またはＮＯＴ回路１を介してスイッチＡ・Ｂ・Ｃにそれぞれ入力される。その結果、この場合では、スイッチＡ・Ｂ・ＣのＣＭＯＳアナログスイッチＡ２・Ｂ２・Ｃ２がＯＮする。
【００９８】
スイッチＡ２・Ｂ２・Ｃ２がＯＮすると、可変利得型増幅器１８のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、再び基準電圧Ｖ１が印加され、可変利得型増幅器２０のトランジスタ差動対Ｑ３・Ｑ４のトランジスタＱ４のベースと、トランジスタ差動対Ｑ５・Ｑ６のトランジスタＱ５のベースとには、再び基準電圧Ｖ３が印加される。
【００９９】
その後、ＡＤＣ３６・３７の出力から利得制御信号生成回路５１にてレベル誤差の検出を行い、新たな利得制御信号が生成され、利得制御回路２に入力される。該利得制御信号により、可変利得型増幅器１８・１９・２０の利得は、何度となくフィードバック制御され、レベル補正が行われる。このレベル補正が完了した時の利得制御信号Ｓは、図３に示すようになる。すなわち、利得制御信号Ｓ１から利得制御信号Ｓ２まで、可変利得型増幅器１８・１９・２０の利得がフィードバック制御されている。
【０１００】
以上のように、本実施の形態に係るＡＧＣ回路１０Ａおよびそれを備えた高周波受信装置６０は、増幅器選択信号により、すなわち、入力される高周波信号のレベルに応じて、可変利得型増幅器１８・１９・２０の基準電圧を切り替えることができる。これにより、入力される高周波信号のレベルが低い場合には、初段の可変利得型増幅器１８が最大利得を有するように、可変利得型増幅器１８・１９・２０の基準電圧を切り替えることができ、ＮＦ特性を良くすることができる。
【０１０１】
一方、入力される高周波信号のレベルが高い場合には、最終段の可変利得型増幅器２０が最大利得を有するように、可変利得型増幅器１８・１９・２０の基準電圧を切り替えることができ、上記高周波信号のレベルが増幅の途中でむやみに高くなることを防ぐことができる。すなわち、消費電力を増加させることなく、上記高周波信号の歪みを生じにくくすることができる。
【０１０２】
以上のようなＡＧＣ回路１０Ａの動作において、実際に−２０ｄＢｍの高周波信号が入力され、これを０ｄＢｍのベースバンド信号に変換して復調部Ｂへ出力するように、レベル補正がなされた場合を例として図５に示す。この場合は、上述した高いレベルの高周波信号が入力された場合に相当する。すなわち、Ｈの増幅器選択信号が入力されるため、固定利得型増幅器１５が選択され、可変利得型増幅器１８・１９・２０のそれぞれの利得は、図５に示すように、それぞれ−１０ｄＢ・１０ｄＢ・２０ｄＢの利得を有するようにフィードバック制御されている。なお、固定利得型増幅器１５の利得は０ｄＢである。
【０１０３】
図示より、可変利得型増幅器１８・１９・２０による増幅の途中での上記高周波信号の最大レベルは−２０ｄＢｍであることがわかる。これにより、ＡＧＣ回路１０Ａが、上記高周波信号のレベルが増幅の途中でむやみに高くなることを防ぎ、上記高周波信号の歪みを生じにくくしていることがわかる。
【０１０４】
〔実施の形態２〕
本発明の他の実施形態について図６〜図９に基づいて説明すると以下の通りである。
【０１０５】
図６は、本実施形態に係るＡＧＣ回路１０Ｂを備えた高周波受信装置７０の構成を示している。該高周波受信装置７０は、上記従来技術で示した高周波受信装置１００と同様な構成であるため、高周波受信装置１００と同一の符号を付した部材は特に説明しない限り同一の機能を有するものとし、その構成および動作等の説明を省略する。
【０１０６】
図７は、ＡＧＣ回路１０Ｂの詳細な構成を示している。なお、図示のように、図７に関しても図２と同様、図の簡略化のために、可変利得型増幅器１８・１９・２０および利得制御回路６の構成のみ示している。該利得制御回路６は、ＡＧＣ回路１０Ａが備える利得制御回路２の構成に、図示のように、増幅器選択信号生成回路４（増幅器選択信号生成手段）を備えている構成である。よって、ＡＧＣ回路１０Ｂの構成や動作等において、特に説明しない限り、ＡＧＣ回路１０Ａと同一の機能を有するものとし、以下では増幅器選択信号生成回路４について主に説明する。
【０１０７】
増幅器選択信号生成回路４は、比較器３（比較手段）と、２つのＣＭＯＳアナログスイッチＤ１・Ｄ２からなるスイッチＤを備え、利得制御信号生成回路５１にて出力される利得制御信号を用いて増幅器選択信号を生成する。
【０１０８】
上記利得制御信号は、入力される高周波信号のレベルに応じて、可変利得型増幅器１８・１９・２０の利得をフィードバック制御するためのものであるので、上記利得制御信号により、おおよその入力レベルを知ることができる。これを以下に示す比較値と比較した結果を増幅器選択信号とすることができる。
【０１０９】
その構成を詳細に説明すると、比較器３の負入力端子には、上記利得制御信号が接続され、正入力端子にはスイッチＤの電流出力端子が接続されている。なお、スイッチＤの電流出力端子とは、ＣＭＯＳアナログスイッチＤ１の電流出力端子と、ＣＭＯＳアナログスイッチＤ２の電流出力端子とが接続されたものである。
【０１１０】
ＣＭＯＳアナログスイッチＤ１・Ｄ２のそれぞれの電流入力端子には、それぞれ比較値Ｖ５・Ｖ４が接続され、スイッチＤのＣＭＯＳアナログスイッチＤ１のｐチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＤ２のｎチャンネル型ＭＯＳＦＥＴのゲートとには、比較器３にて生成された増幅器選択信号がそのまま入力され、ＣＭＯＳアナログスイッチＤ１のｎチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＤ２のｐチャンネル型ＭＯＳＦＥＴのゲートとには、ＮＯＴ回路５を介して比較器３にて生成された増幅器増幅器選択信号が入力される。
【０１１１】
次に、増幅器選択信号生成回路４の動作について、図８および図９を用いて説明する。なお、以下の説明では、上記実施の形態１で示したＡＧＣ回路１Ａの動作説明と同様に、初期状態から、低いレベルの高周波信号が入力され、その後、再び高いレベルの高周波信号が入力された状態へ遷移する場合を例として説明する。
【０１１２】
図８は、初期状態から、低いレベルの高周波信号が入力された場合の可変利得型増幅器１８・１９・２０のそれぞれの利得を示しており、図９は、図８の状態から高いレベルの高周波信号が入力された場合の可変利得型増幅器１８・１９・２０のそれぞれの利得を示している。
【０１１３】
なお、初期状態であるＡＧＣ回路１０Ｂでは、利得制御信号Ｓ０に基づいて比較器からＨの増幅器選択信号が出力され、利得制御回路６に入力されると共に、スイッチＤに入力される。そして、スイッチＤではＣＭＯＳアナログスイッチＤ２がオンし、比較器３には比較値Ｖ４が接続されている。
【０１１４】
上記のような初期状態から、レベルが低い高周波信号が入力されると、利得制御信号生成回路５１にて上記高周波信号のレベルを検出し、利得制御信号Ｓ１が新たに出力され、利得制御回路６に入力される。利得制御信号Ｓ１は、上記新たに入力された高周波信号のレベルが低いため、初期状態時の利得制御信号Ｓ０に比べて大きくなる。
【０１１５】
このような利得制御信号Ｓ１が比較器３に入力され、比較値Ｖ４よりも大きければ、比較器３からＬの増幅器選択信号が出力される。該Ｌの増幅器選択信号は、増幅器選択回路１７、利得制御回路２、およびスイッチＤに入力される。
【０１１６】
増幅器選択回路１７では、Ｌの増幅器選択信号に応じて、固定利得型増幅器１４が選択され、利得制御回路２では、上記実施の形態１で記載したように、ＮＦ特性を劣化させないように、可変利得型増幅器１８・１９・２０の利得がそれぞれ制御される。スイッチＤでは、ＣＭＯＳアナログスイッチＤ１がオンし、比較器には比較値Ｖ５が接続される。
【０１１７】
次に、上記の状態から、再びレベルの高い高周波信号が入力されると、利得制御信号生成回路５１にて上記高周波信号のレベルを検出し、利得制御信号Ｓ２が新たに出力され、利得制御回路６に入力される。利得制御信号Ｓ２は、上記新たに入力された高周波信号のレベルが高いため、利得制御信号Ｓ１に比べて小さくなる。
【０１１８】
このような利得制御信号Ｓ２が比較器３に入力され、比較値Ｖ５よりも小さければ、比較器３からＨの増幅器選択信号が出力される。該Ｈの増幅器選択信号は、増幅器選択回路１７、利得制御回路２、およびスイッチＤに入力される。
【０１１９】
増幅器選択回路１７では、Ｈの増幅器選択信号に応じて、固定利得型増幅器１５が選択され、利得制御回路２では、上記実施の形態１で記載したように、信号の歪みを生じにくくするように、可変利得型増幅器１８・１９・２０の利得がそれぞれ制御される。スイッチＤでは、ＣＭＯＳアナログスイッチＤ２が再びオンし、比較器には比較値Ｖ４が接続される。
【０１２０】
次に、以上のような増幅器選択信号生成回路４の動作において、上記増幅器選択信号に応じて比較値Ｖ４・Ｖ５を切り替えることについて説明する。
【０１２１】
例えば、比較器３の比較値が比較値Ｖ４のみであった場合、すなわち、比較器３がヒステリシス特性を持たない場合において、上述した図８の状態から、再びレベルの高い高周波信号が入力された場合を考える。
【０１２２】
この場合、上述したように、利得制御信号生成回路５１にて上記高周波信号のレベルを検出し、利得制御信号Ｓ２が新たに出力され、利得制御回路６に入力される。利得制御信号Ｓ２は比較器３に入力され、比較値Ｖ５よりも小さければ、比較器３からＨの増幅器選択信号が出力される。しかしながら、このとき、比較値は比較値Ｖ４のみであるため、比較値Ｖ４より小さくなった時点で、比較器３からＨの増幅器選択信号が出力されてしまう。すなわち、正確な増幅器選択信号が生成されない。固定利得型増幅器１４・１５は、上記増幅器選択信号に基づいて選択されるため、上記増幅器選択信号が正確なものでないと、それに連動して切り替わってしまう。この結果、上記利得制御信号が変動してしまい、ＡＧＣ回路１０Ｂおよびそれを備えた高周波受信装置６０は正常な動作を行うことができない。
【０１２３】
そこで、増幅器選択信号生成回路４は、上記のように、比較値Ｖ４・Ｖ５を備え、上記増幅器選択信号に応じて比較値Ｖ４・Ｖ５を切り替えるように構成することで、比較器３にヒステリシス特性を持たせている。これにより、正確な上記増幅器選択信号を生成することができ、固定利得型増幅器１４・１５をむやみに切り替えてしまうことを防ぐことができる。
【０１２４】
以上のように、本実施の形態に係るＡＧＣ回路１０Ｂおよびそれを備えた高周波受信装置６０は、利得制御信号生成回路５１にて生成される利得制御信号を用いて、増幅器選択信号を生成する増幅器選択信号生成回路４を備えている。これにより、上記増幅器選択信号を外部から入力させることなく、固定利得型増幅器１４・１５と可変利得型増幅器１８・１９・２０とを自らで制御することができる。また、増幅器選択信号生成回路４は、上記利得制御信号とヒステリシス特性を有する比較値とを比較し、その比較結果から上記増幅器選択信号を生成する。これにより、正確な上記増幅器選択信号を生成することができ、固定利得型増幅器１４・１５をむやみに切り替えてしまうことによる上記利得制御信号の変動を防ぐことができる。
【０１２５】
〔実施の形態３〕
本発明の他の実施形態について図１０および図１１に基づいて説明すると以下の通りである。
【０１２６】
図１０は、実施の形態１に係るＡＧＣ回路１０Ａを備えた高周波受信装置６０に電源供給制御回路７（電源供給制御手段）を備えた場合の構成を示している。なお、本実施形態では、ＡＧＣ回路１０Ａに電源供給制御回路７を備えた場合を例として説明するが、この構成に限られるわけではなく、ＡＧＣ回路１０Ｂに備えていてもよい。
【０１２７】
図１１は、電源供給制御回路７の構成、およびその接続例を示している。
【０１２８】
電源供給制御回路７は、２つのＣＭＯＳアナログスイッチＥ１・Ｅ２からなるスイッチＥを備え、ＣＭＯＳアナログスイッチＥ１のｐチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＥ２のｎチャンネル型ＭＯＳＦＥＴのゲートとには、増幅器選択信号がそのまま入力され、ＣＭＯＳアナログスイッチＥ１のｎチャンネル型ＭＯＳＦＥＴのゲートと、ＣＭＯＳアナログスイッチＥ２のｐチャンネル型ＭＯＳＦＥＴのゲートとには、ＮＯＴ回路１を介して上記増幅器増幅器選択信号が入力される。
【０１２９】
スイッチＥの電流入力端子は、図示しない電源に接続され、ＣＭＯＳアナログスイッチＥ１・Ｅ２のそれぞれの電流出力端子は、図示のように、固定利得型増幅器１４・１５にそれぞれ接続されている。なお、スイッチＥの電流入力端子とは、ＣＭＯＳアナログスイッチＥ１の電流入力端子と、ＣＭＯＳアナログスイッチＥ２の電流入力端子とが接続されたものである。
【０１３０】
次に、電源供給制御回路７の動作について説明する。
【０１３１】
上記実施の形態１で記載したように、入力された高周波信号のレベルが低い場合、ＡＧＣ回路１０Ａには、Ｌの増幅器選択信号が入力される。Ｌの増幅器選択信号が、スイッチＥに入力されると、ＣＭＯＳアナログスイッチＥ１がオンし、固定利得型増幅器１４は電源に接続される。一方、入力された高周波信号のレベルが高い場合、ＡＧＣ回路１０Ａには、Ｈの増幅器選択信号が入力される。Ｈの増幅器選択信号が、スイッチＥに入力されると、ＣＭＯＳアナログスイッチＥ２がオンし、固定利得型増幅器１５は電源に接続される。
【０１３２】
以上のように、電源供給制御回路７は、上記増幅器選択信号に応じて上記固定利得型増幅器１４・１５のどちらか一方を電源に接続する、もしくは接続しないことができる。すなわち、入力される高周波信号のレベルに応じて、必要な特性を得ることができる固定利得型増幅器は電源に接続し、必要な特性を得ることができない固定利得型増幅器は電源に接続しない。これにより、無駄な電力の削減とノイズとを抑制する事ができる。
【０１３３】
また、電源供給制御回路７により、固定利得型増幅器１４・１５のどちらか一方のみが電源に接続されているため、固定利得型増幅器１４・１５の出力端子を互いに接続させれば、電源供給制御回路７は増幅器選択回路１７を兼ねることができる。このため、電源供給制御回路７を設けた場合は、増幅器選択回路１７を設けなくてもよい。
【０１３４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１３５】
本発明のＡＧＣ回路は、デジタルテレビジョン放送等を受信する高周波受信装置に好適に利用できる。
【図面の簡単な説明】
【０１３６】
【図１】本発明の一実施形態を示すものであり、本発明に係るＡＧＣ回路１０Ａを備えた高周波受信装置を示すブロック図である。
【図２】ＡＧＣ回路１０Ａの一部の構成を示す回路図である。
【図３】ＡＧＣ回路１０Ａの処理動作を示す図である。
【図４】ＡＧＣ回路１０Ａの処理動作を示す図である。
【図５】図４におけるＡＧＣ回路１０Ａの処理動作を具体的に示した図である。
【図６】本発明の他の実施形態を示すものであり、本発明に係るＡＧＣ回路１０Ｂを備えた高周波受信装置を示すブロック図である。
【図７】ＡＧＣ回路１０Ｂの一部の構成を示す回路図である。
【図８】ＡＧＣ回路１０Ｂの処理動作を示す図である。
【図９】ＡＧＣ回路１０Ｂの処理動作を示す図である。
【図１０】本発明のさらに他の実施形態を示すものであり、本発明に係るＡＧＣ回路１０Ａを備えた高周波受信装置を示すブロック図である。
【図１１】ＡＧＣ回路１０Ａが備える電源供給回路の構成、および接続例を示す回路図である。
【図１２】従来の高周波受信装置を示すブロック図である。
【図１３】上記高周波受信装置の一部の構成を示す回路図である。
【図１４】上記高周波受信装置の処理動作を示す図である。
【図１５】上記高周波受信装置の処理動作を具体的に示した図である。
【図１６】上記高周波受信装置の処理動作を具体的に示した図である。
【符号の説明】
【０１３７】
２、６              利得制御回路（利得制御手段）
３                  比較器（比較手段）
４                  増幅器選択信号生成回路（増幅器選択信号生成手段）
７                  電源供給制御回路（電源供給制御手段）
１４・１５          固定利得型増幅器（固定利得型増幅手段）
１８・１９・２０    可変利得型増幅器（可変利得型増幅手段）
６０、７０、１００  高周波受信装置
【図１】
2007096958.tif 000003
【図２】
2007096958.tif 000004
【図３】
2007096958.tif 000005
【図４】
2007096958.tif 000006
【図５】
2007096958.tif 000007
【図６】
2007096958.tif 000008
【図７】
2007096958.tif 000009
【図８】
2007096958.tif 000010
【図９】
2007096958.tif 000011
【図１０】
2007096958.tif 000012
【図１１】
2007096958.tif 000013
【図１２】
2007096958.tif 000014
【図１３】
2007096958.tif 000015
【図１４】
2007096958.tif 000016
【図１５】
2007096958.tif 000017
【図１６】
2007096958.tif 000018