(57)【要約】【課題】専用のコネクタを必要とすることなく、大量のデータであっても短時間で、ノイズの影響を受けることなく、内蔵メモリのデータ更新を可能にする。【解決手段】デジタル映像処理回路１に、デジタル映像処理回路本体１１に加えて、フレーム番号とライン番号と画素番号から決まるアドレスをもつ画素部分にデータを含ませた映像信号を受信して、該映像信号から該データを取り出して内蔵メモリ２に書き込むメモリ書込み部１２を設ける。【選択図】図２
2007180983.tif 000002
【特許請求の範囲】
【請求項１】
映像信号入力手段と、該映像信号入力手段から入力された映像信号に映像補正して映像信号をディスプレイパネルに送るためのデジタル映像処理回路と、前記デジタル映像処理回路における前記補正に使用するデータを格納する内蔵メモリとを備えた映像信号処理回路において、
前記デジタル映像処理回路が、フレーム番号とライン番号と画素番号から決まるアドレスをもつ画素部分にデータを含ませた映像信号を受信し、該映像信号から該データを取り出して前記内蔵メモリに書き込むメモリ書込み部を有することを特徴とする映像信号処理回路。
【請求項２】
請求項１に記載の映像信号処理回路において、
前記映像信号は、有効画像期間のＲＧＢの３チャンネルの内の２チャンネルに前記フレーム番号と前記ライン番号が割り当てられ、残りの１チャンネルに前記データが割り当てられていることを特徴とする映像信号処理回路。
【請求項３】
請求項２に記載の映像信号処理回路において、
前記メモリ書込み部は、前記内蔵メモリに書き込むべきデータを一時記憶するデータ記憶部と、前記ＲＧＢの残りの１チャンネルに含まれるデータを水平座標をアドレスとして前記データ記憶部に１ライン単位で書き込む書込データ制御部と、前記データ記憶部に書き込んだデータを１ライン単位で読み出す読出データ制御部と、該データ読出制御部で読み出されたデータを前記ＲＧＢの内の２チャンネルと前記水平座標とから作成したアドレスにより前記内蔵メモリに書き込む内蔵メモリ制御信号生成部とを備えることを特徴とする映像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像処理のための画像補正等のデータを書き込んだ内蔵メモリのデータ更新について改良を施した映像信号処理回路に関するものである。
【背景技術】
【０００２】
従来から、リムーバブルディスクやパーソナルコンピュータとのインターフェース端子を備えていない映像装置では、その機能をアップデートするために内蔵メモリのデータを更新する際、予め内蔵メモリ書込み専用のコネクタを実装させ、そのコネクタから内蔵メモリにデータを入力して更新を行っている。
【０００３】
図６に従来の映像信号処理回路の全体構成を示す。この映像信号処理回路は、デジタル映像処理回路１Ａ、内蔵メモリ２、デコーダ３、映像入力用コネクタ４、映像出力用コネクタ５、メモリ書込み用コネクタ６等を備える。
【０００４】
デジタル映像処理回路１Ａは、入力映像信号の選択、フォーマット変換、高画質化処理、その他のデジタル処理を行い、処理済みの信号を映像出力用コネクタ５を介してディスプレイ（図示せず）に出力する。
【０００５】
内蔵メモリ２は、例えばフラッシュメモリ等の不揮発メモリからなり、映像処理のためのデータ（例えば、画像補正用のガンマテーブル、拡張フィルタ係数、ビデオ用設定値、パソコン用設定値、その他）が書き込まれている。この書込みデータの更新は、メモリ書込用コネクタ６からアドレス、データ、制御信号を入力し、内蔵メモリ２を直接制御して行われている。
【０００６】
デコーダ３は、映像入力用コネクタ４から入力したデジタルインターフェース対応の信号、例えばＨＤＭＩ（登録商標：High-Definition Multimedia Interface）方式の映像信号を元のＲＧＢの映像信号、垂直同期信号ＶＳ、水平同期信号ＨＳ、データ有効期間信号ＤＥ等にパラレル変換する。
【０００７】
しかし、上記構成では、メモリ書込み用コネクタ６を、使用時の操作性を考慮して外部コネクタが接続しやすい位置に配置しなくてはならず、小型化する傾向にある映像装置においては、そのスペースを確保することが困難であった。また、内蔵メモリ２にデータを書き込む際には、書込みのアドレス信号、データ信号、制御信号といった多数のパラレルデータの配線を内蔵メモリ２まで接続しなくてはならず、パターン配線のために広範囲の領域を占有するため、コネクタの実装とパターン配線領域により、周辺回路のレイアウトが多くの制約を受ける。また、長く多数のデジタル信号の配線からの放射ノイズは、周辺回路の特性を悪化させる原因ともなる。特に、近接するアナログの映像回路や音声回路にへのクロストークは大きな問題となる。
【０００８】
そこで、内蔵メモリ２への更新用データの取り入れ口として、映像信号入力端子や音声信号端子を共用することが提案されている（例えば、特許文献１および２参照）。
【特許文献１】特開２００１−３４６２３４号公報
【特許文献２】特開２００５−１８４４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記提案は、映像信号入力端子と音声信号入力端子の一方からクロック信号を、他方からデータ信号を取り込むものであり、データはシリアルデータに限られるため、大容量データの書込みには長時間（Ｉ２Ｃバスで最大３．４Ｍｂｐｓ）が必要となる問題がある。また、大容量（４ＭＢ以上）では通常のパラレルデータに対応するためにシリアル／パラレル変換が必要となる。また、特許文献２では映像と音声のアナログ伝送路に切り替えスイッチを設けているので、画質および音質の劣化の問題がある。また、基本はアナログ伝送路を使用するために、ノイズを他の回路に与えたり、受けたりし易い問題がある。
【００１０】
本発明の目的は、上記した問題を解決し、大量のデータであっても短時間で内蔵メモリのデータ更新が可能となり、しかもノイズの影響を受けることなく、特別のコネクタを必要とすることなく、内蔵メモリのデータ更新が可能となった映像信号処理回路を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１にかかる発明は、映像信号入力手段と、該映像信号入力手段から入力された映像信号に映像補正して映像信号をディスプレイパネルに送るためのデジタル映像処理回路と、前記デジタル映像処理回路における前記補正に使用するデータを格納する内蔵メモリとを備えた映像信号処理回路において、前記デジタル映像処理回路が、フレーム番号とライン番号と画素番号から決まるアドレスをもつ画素部分にデータを含ませた映像信号を受信し、該映像信号から該データを取り出して前記内蔵メモリに書き込むメモリ書込み部を有することを特徴とする。
請求項２にかかる発明は、請求項１に記載の映像信号処理回路において、前記映像信号は、有効画像期間のＲＧＢの３チャンネルの内の２チャンネルに前記フレーム番号と前記ライン番号が割り当てられ、残りの１チャンネルに前記データが割り当てられていることを特徴とする。
請求項３にかかる発明は、請求項２に記載の映像信号処理回路において、前記メモリ書込み部は、前記内蔵メモリに書き込むべきデータを一時記憶するデータ記憶部と、前記ＲＧＢの残りの１チャンネルに含まれるデータを水平座標をアドレスとして前記データ記憶部に１ライン単位で書き込む書込データ制御部と、前記データ記憶部に書き込んだデータを１ライン単位で読み出す読出データ制御部と、該データ読出制御部で読み出されたデータを前記ＲＧＢの内の２チャンネルと前記水平座標とから作成したアドレスにより前記内蔵メモリに書き込む内蔵メモリ制御信号生成部とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、映像信号と同じようにパラレルデータ方式で実現できるため、内蔵メモリが大容量メモリであっても、高速にデータ更新を行うことができる。また、デジタル伝送路を使用することができるので、ノイズを他に与えたり他からのノイズの影響を受けたりし難くなる。また、書込みコネクタが削除されるので、小型化を促進でき、配線を短くでき、映像信号処理回路の配置の自由度が高くなる等の利点もある。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の１つの実施例の映像信号処理回路１００の構成を示すブロック図である。映像信号処理回路１００は、デジタル映像処理回路１、内蔵メモリ２、デコーダ３、映像信号入力用コネクタ４、映像出力用コネクタ５を備え、メモリ書込用コネクタは備えていない。
【００１４】
デジタル映像処理回路１は、入力映像信号の選択、フォーマット変換、高画質化処理、その他を行い、映像出力用コネクタ５を介してディスプレイパネル（図示せず）に映像信号を出力する他、内蔵メモリ２のデータ更新動作も行う。
【００１５】
内蔵メモリ２は、例えばフラッシュメモリ等の不揮発メモリからなり、映像処理のためのデータ（例えば、画像補正用のガンマテーブル、拡張フィルタ係数、ビデオ用設定値、パソコン用設定値その他）が書き込まれている。この書込みデータの更新は、送信側において、映像信号のフレーム内にそのデータを組み込んでおいて、これを映像信号入力用コネクタ４から取り込み、デジタル映像処理回路１に設けたメモリ書き込み部において、アドレス、データ、制御信号を生成して、内蔵メモリ２を直接制御して行われる。
【００１６】
デコーダ３は、映像入力用コネクタ４から入力したＨＤＭＩ方式の映像信号を元のＲＧＢの映像信号、垂直同期信号ＶＳ、水平同期信号ＨＳ、データ有効期間信号ＤＥ等にパラレル変換する。
【００１７】
図２はこのデジタル映像処理回路１の詳細を示すブロック図である。１１はデジタル映像処理回路本体であり、入力する映像信号ＲＧＢと、垂直同期信号ＶＳ、水平同期信号ＨＳ、データイネーブル信号ＤＥ等の同期関連信号とを入力して、内蔵メモリ２に書き込まれた各種設定に関するデータによって映像処理を行い、処理済みの映像信号ＲＧＢと同期関連信号ＶＳ，ＨＳ，ＤＥ等を映像出力用コネクタ５に送出する。
【００１８】
１２はメモリ書込み部であり、データ変換部１３、水平垂直カウンタ１４、読出データ制御部１５、書込データ制御部１６、データ記憶部１７、内蔵メモリ制御信号生成部１８、セレクタ１９を備える。
【００１９】
データ変換部１３は、映像信号を入力して、そのＲＧＢの各チャンネルに含まれているデータ信号Ｄ１、フレーム番号ＦＮ、ライン番号ＬＮを生成し出力する。水平垂直カウンタ１４は、同期系信号ＶＳ，ＨＳ，ＤＥを入力して現在の水平座標（水平ライン上の画素番号）ＬＰを生成し出力する。
【００２０】
読出データ制御部１５は、フレーム番号ＦＮとライン番号ＬＮと水平座標ＬＰを取り込み、アドレスＡ１信号、書込みイネーブル信号ＷＥＮ１、読出しイネーブル信号ＲＥＮ１を生成し出力する。
【００２１】
書込データ制御部１６は、データＤ１と水平座標ＬＰを取り込み、書込みイネーブル信号ＷＥＮ１が有効になることによって、水平座標ＬＰで示される水平ライン上の画素部分のデータＤ１を１ライン分取り込む。
【００２２】
データ記憶部１７は、１ライン分の画素データが記憶可能なラインメモリからなり、書込み／読出しが同時に可能で、書込データ制御部１６からの書込みイネーブル信号ＷＥＮ２が有効となることによって、水平座標ＰＬに相当するアドレスＡ２によって１ライン分のデータＤ１を書き込み、また読出データ制御部１５からの読出しイネーブル信号ＲＥＮ１が有効となることによってアドレスＡ１（詳しくは、その内の水平座標ＬＰに相当するアドレス部分）によってデータＤ１を読み出す。
【００２３】
内蔵メモリ制御信号生成部１８は、データ記憶部１７から読み出されたデータＤ１をアドレスＡ１によって取り込み、内蔵メモリ２用のアドレスＡ３と書込み制御信号Ｓ１を生成して、そのデータＤ１と共にセレクタ１９を介して、内蔵メモリ２に送る。この内蔵メモリ制御信号生成部１８は、１ライン分のデータＤ１が内蔵メモリ２に書き込まれると、内蔵メモリ書込み完了フラグＦ１を読出データ制御部１４に送り、上記したのと同じ次の読出し／書込みのサイクルが再開する。
【００２４】
セレクタ１９は、メモリ制御部２０によって切り替えが制御され、内蔵メモリ２をメモリ制御部２０と内蔵メモリ制御信号発生回路１８の内の一方に接続する。常時はメモリ制御部２０の側に切り替えられ、メモリ制御部２０はその内蔵メモリ２に書き込まれている各種設定データを読み出し、デジタル映像処理回路本体１１の各種設定を行う。このセレクタ１９が内蔵メモリ制御信号生成部１８側に切り替わることにより、内蔵メモリ２のデータ更新が行われる。
【００２５】
次に動作を説明する。本実施例では、入力される映像信号として、ＨＤＭＩ方式のフォーマットにエンコードされた映像信号を映像入力用コネクタ４から入力するが、この映像信号の水平・垂直映像有効期間内の有効フレームの映像信号ＲＧＢの各チャンネル内にメモリ書込み用のデータを含める。
【００２６】
図３はこの様子を示す説明図である。映像信号ＲＧＢの各チャンネルはそれぞれ８ビットのデジタル信号であり、水平映像有効期間内におけるＲチャンネルに当該フレームのフレーム番号ＦＮを、Ｇチャンネルに当該フレームにおけるライン番号ＬＮを、Ｂチャンネルに当該ライン番号におけるデータＤ１（画素相当）を割り当てる。
【００２７】
これによりデータＤ１は８ビットデータとなり、そのアドレスはフレーム番号ＦＮとライン番号ＬＮと水平座標ＬＰよって特定される。書込データ制御部１６には、現在の１ライン分のデータＤ１が取り込まれ、これがデータ記憶部１７に記憶され、これが読出データ制御部１５によって読み出され、内蔵メモリ制御信号生成部１８によって内蔵メモリ２に書き込まれる。この書き込みは、内蔵メモリ２から出力する書き込み完了フラグＦ１（制御信号Ｓ１に含まれて内蔵メモリ制御信号生成部１７に入力する）を検出しながら、読出データ制御部１５の読み出しタイミングを制御して行う。
【００２８】
図４に入力映像信号座標とデータＤ１のアドレスとの関係を示す。１ラインの映像有効期間を１０２４ドット、１フレームの垂直有効期間を２５６ラインとすると、１フレーム当りでは、１０２４バイト×２５６＝約２５０Ｋバイトのデータを転送できる。
【００２９】
図５はこのような書込みデータを送信するデータ送信回路２００の構成を示すブロック図である。７１は前記した映像信号処理回路１００の内蔵メモリ２に書き込むべきデータが記憶された内蔵メモリであり、そこから読み出されたデータが、映像信号生成回路７２において、水平カウンタ７３、垂直カウンタ７４、フレームカウンタ７５からのカウント値によって作成されるアドレスと図３および図４に示すように組み合わされ、映像信号ＲＧＢのチャンネル信号として生成される。そして、この映像信号ＲＧＢと同期関連信号ＶＳ，ＨＳ，ＤＥがエンコーダ７６でＨＤＭＩ形式に変換されて、映像出力用コネクタ７７から出力される。このデータ送信回路２００では、全データを転送し終えるまでフレーム番号をカウントしながらデータを転送し続け、全データを転送し終えたらフレーム番号をリセットする。なお、必要に応じて同じデータを再送する。
【００３０】
なお、以上ではメモリ書込み動作の設定については説明しなかったが、この設定は以下のように行う。まず、メモリ書込みを自動化する場合は、映像信号で送られてくるメモリ書込み用データの先頭部分に、その映像信号がメモリ書込み用であること示す識別信号を含ませておいて、デジタル映像処理回路１でその識別信号が判別された時点でメモリ書込みモードとなるようにする。または、メモリ書込み用入力フォーマットを識別した時点で書込みモードとなるようにする。後者の場合、デジタル映像処理回路１が入力フォーマットを識別する方法として、水平同期信号の周波数と垂直同期信号の周波数およびこれら同期信号の信号極性が異なることを利用する。このような識別方法を利用して書込みモードを識別する。そして、書込みモードになると、先頭アドレスのデータが入力された時点で書込み動作を開始する。終了は、書込みでの最終アドレスを表す識別信号（終了フラグ）をメモリ書込み用データに含ませておいて、デジタル映像処理回路１でその識別信号が判別された時点で、メモリ書込みモードを終了する。この書込み終了はディスプレイで表示することが望ましい。一方、メモリ書込みを手動で行う場合は、操作メニューの中にメモリ書込みモードを設けておいて、それを選択すると、メモリ書込み部１２が動作を開始してメモリ書込み用の映像信号を入力して書込みが行われるようにする。この場合も、メモリ書込みが終了すればそれをディスプレイで表示することが望ましい。
【００３１】
以上により、本実施例によれば、映像信号と同じようにパラレルデータ（１６２Ｍｂｐｓ、２４本）方式で実現できるため、内蔵メモリ２が大容量メモリ（実質４ＭＢ以上）であっても、高速書込みが可能となる。また、デジタル伝送路を使用することができるので、ノイズを他に与えたり他からのノイズの影響を受けたりし難くなる。また、書込みコネクタが削除されるので、小型化を促進でき、配線を短くでき、映像信号処理回路の配置の自由度が高くなる等の利点もある。
【図面の簡単な説明】
【００３２】
【図１】本発明の１つの実施例の映像信号処理回路の構成を示すブロック図である。
【図２】図１の映像信号処理回路のデジタル映像処理回路の詳細を示すブロック図である。
【図３】本実施例で扱う入力映像信号ＲＧＢの各チャンネルに含ませるデータ割当の波形図である。
【図４】入力映像信号の１フレームに含まれるデータとデータアドレスとの関係を示す説明図である。
【図５】内蔵メモリに書き込むべきデータを送信するデータ送信回路の構成を示すブロック図である。
【図６】従来の映像信号処理回路の構成を示すブロック図である。
【符号の説明】
【００３３】
１００，１００Ａ：映像信号処理回路、２００：データ送信回路
１，１Ａ：デジタル映像処理回路、２：内蔵メモリ、３：デコーダ、４：映像入力用コネクタ、５：映像出力用コネクタ、６：メモリ書込み用コネクタ
１１：デジタル映像処理回路本体、１２：データ書込み部、１３：データ変換部、１４：水平垂直カウンタ、１５：読出データ制御部、１６：書込データ制御部、１７：データ記憶部、１８：内蔵メモリ制御信号生成部、１９：セレクタ、２０：メモリ制御部
【図１】
2007180983.tif 000003
【図２】
2007180983.tif 000004
【図３】
2007180983.tif 000005
【図４】
2007180983.tif 000006
【図５】
2007180983.tif 000007
【図６】
2007180983.tif 000008