(57)【要約】【課題】水平ライン反転、ドット反転を行った場合は、信号線駆動回路の極性反転周波数が高くなり、消費電力が増大する。【解決手段】画素電極に少なくとも２個のスイッチング素子が接続され、２個のスイッチング素子のうち、第１のスイッチング素子はプラスの極性を有する表示信号を供給するドレイン線に接続され、第２のスイッチング素子は、マイナスの極性を有する表示信号を供給する第２のドレイン線に接続される。第１のスイッチング素子のゲートは、偶数番目のゲート線に、第２のスイッチング素子のゲートは、奇数番目のゲート線に接続される。ゲート走査駆動回路は、偶数番目のゲート線と奇数番目のゲート線を選択駆動し、極性を変化させること無く、液晶にかかる電界方向を逆方向に反転させるＬＣＤ。【選択図】      図１
2007121767.tif 000002
【特許請求の範囲】
【請求項１】
複数本のドレイン線と、前記ドレイン線と直交する複数本のゲート線と、前記ドレイン線と前記ゲート線との交差部付近に夫々形成したスイッチング素子と、前記スイッチング素子の一方の端子に接続され、行列状に配列された画素電極と、前記画素電極とで構成される画素部とを含むアレイ基板と、前記アレイ基板と対向して設置される対向基板と、前記アレイ基板と前記対向基板とで狭持される液晶層と、前記ドレイン線に表示と対応した表示信号を出力する信号出力回路と、前記ゲート線を１走査フレーム期間毎に順次走査するゲート走査駆動回路とから構成される液晶表示装置であって、
前記画素電極に少なくとも２個の前記スイッチング素子が接続され、前記２個のスイッチング素子うち第１のスイッチング素子の他方の端子は、プラスの極性を有する第１の表示信号を供給する奇数番目の前記ドレイン線に接続され、前記２個のスイッチング素子うち第２のスイッチング素子の他方の端子は、マイナスの極性を有する第２の表示信号を供給する偶数番目の前記ドレイン線に接続され、前記第１のスイッチング素子の制御端に奇数番目の前記ゲート線が接続され、前記第２のスイッチング素子の制御端に偶数番目の前記ゲート線が接続され、
前記ゲート走査駆動回路は、偶数番目の前記ゲート線と奇数番目のゲート線を選択駆動し、前記極性を変化させること無く、前記液晶にかかる電界方向を逆方向に反転させることを特徴とする液晶表示装置。
【請求項２】
複数本のドレイン線と、前記ドレイン線と直交する複数本のゲート線と、前記ドレイン線と前記ゲート線との交差部付近に夫々形成したスイッチング素子と、前記スイッチング素子の一方の端子に接続され、ｍ行（ｍは正の整数）ｎ列（ｎは正の整数）の行列状に配列された画素電極と、前記画素電極とで構成される画素部とを含むアレイ基板と、前記アレイ基板と対向して設置される対向基板と、前記アレイ基板と前記対向基板とで狭持される液晶層と、前記ドレイン線に表示と対応した表示信号を出力する信号出力回路と、前記ゲート線を１走査フレーム期間毎に順次走査するゲート走査駆動回路とから構成される液晶表示装置であって、
ｉ行目（iは正の整数）とｊ列目（ｊは正の整数）との交点に配列された前記画素電極に少なくとも２個の前記スイッチング素子が接続され、前記２個のスイッチング素子うち第１のスイッチング素子の他方の端子は、プラスの極性を有する第１の表示信号を供給する奇数番目の前記ドレイン線に接続され、前記２個のスイッチング素子うち第２のスイッチング素子の他方の端子は、マイナスの極性を有する第２の表示信号を供給する偶数番目の前記ドレイン線に接続され、前記第１のスイッチング素子の制御端に奇数番目の前記ゲート線が接続され、前記第２のスイッチング素子の制御端に偶数番目の前記ゲート線が接続され、
ｉ行目と（ｊ+１）列目との交点に配列された前記画素電極の前記第１のスイッチング素子の他方の端子は、前記偶数番目の前記ドレイン線に接続され、前記第２のスイッチング素子の他方の端子は、前記奇数番目の前記ドレイン線に接続され、前記第１のスイッチング素子の制御端に前記奇数番目の前記ゲート線が接続され、前記第２のスイッチング素子の制御端に前記偶数番目の前記ゲート線が接続され、
前記ゲート走査駆動回路は、偶数番目の前記ゲート線と奇数番目のゲート線を選択駆動し、前記極性を変化させること無く、前記液晶にかかる電界方向を逆方向に反転させることを特徴とする液晶表示装置。
【請求項３】
前記液晶層にかかる電界方向の切り替え手段として、前記画素電極の１個に対し、前記２本のゲート配線を用いて前記走査フレーム毎に、前記第１のスイッチング素子および前記第２のスイッチング素子に、交互にスイッチング信号を印加する請求項１乃至請求項２のいずれか１項に記載の液晶表示装置。
【請求項４】
前記スイッチング素子は、電界効果トランジスタである請求項１乃至請求項３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記電界効果トランジスタは、薄膜トランジスタである請求項４に記載の液晶表示装置。
【請求項６】
前記液晶表示装置は、縦電界方式である請求項１乃至請求項５いずれか１項に記載の液晶表示装置。
【請求項７】
前記液晶表示装置は、横電界方式である請求項１乃至請求項５いずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、消費電力を低減する液晶表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、テレビ等の表示装置、電卓、携帯テレビ、携帯電話、携帯ＦＡＸ等の表示装置は、小形、軽量であることが望まれる。また、これらの装置は携帯時にはバッテリー駆動する必要があるので、消費電力が低いことが望まれる。
【０００３】
消費電力が低い表示装置としては、例えば、液晶表示装置（ＬＣＤ）等が知られている。
【０００４】
すなわち、低消費電力の要求に対してはＬＣＤが最も適していることも、良く知られている。一方、ＬＣＤは、大型化、高精細化も望まれている。
【０００５】
従来の代表的なＬＣＤは、例えば、特許文献１および特許文献２にそれぞれ開示されている。
【０００６】
従来の代表的なＬＣＤとしてのアクティブマトリクス型（Active Matrix）ＬＣＤ(AM-LCD)は、画素をマトリクス状に配列している。そして、各画素は、１個のスイッチング素子を有している。AM-LCDは、このスイッチング素子をアドレス線に接続し、スイッチング素子の制御によって信号線より表示信号を供給する。
【０００７】
図５に、AM-LCDの概要を表す模式図を示す。この場合、AM-LCDは、列方向に配列した画素へは同列方向に沿って延びる１本の信号線を対応させている。さらに、AM-LCDは、行方向に配列した信号線へは、信号線駆動回路を同行方向に配置している。
【０００８】
AM-LCDは、１つの画素への表示信号供給を、１本の信号線及び１つの信号線駆動回路と、によって行う。
【０００９】
また、従来技術の液晶表示素子は、１画素に付き１個の薄膜トランジスタ（ＴＦＴ）を有し、各１本のゲート配線と信号配線が対応している。そして、上記のＴＦＴが画素電極への電圧供給を行っている信号配線に供給される電圧は、コモン電圧に対して列ごとにプラス／マイナスの極性が反転する。画素電極には、フレーム毎にコモン電圧に対してプラス／マイナスの電位が交互に供給され保持される(図６参照)。
【００１０】
【特許文献１】特開２００３−３１５７６６号公報（図１）
【特許文献２】特開２００３−２５５９０７号公報（図１および図２）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１および特許文献２に記載の従来のＬＣＤが大型化すると、信号線とゲート線間、信号線とコモン電極間、または、信号線と画素電極間などに生じる寄生容量が大きくなる。このため、信号線容量と配線抵抗に規定される時定数が長くなる。
【００１２】
これにより信号線の立ち上がりがなまるため、画素への表示信号供給を充分に行うことが出来ない可能性がある。
【００１３】
また、高精細化すると１フィールド期間内に駆動する画素数が増えることになる。このため、１画素あたりの書込み時間が短くなり画素への電圧供給が不充分になってしまう。
【００１４】
一方、水平ライン反転、ドット反転を行った場合は、信号線駆動回路の極性反転周波数が高くなる。このため、消費電力も増大する。
【００１５】
本発明は、このような問題点を解決するためになされたものであって、本発明の目的は上記問題点の無いＬＣＤを提供することにある。
【課題を解決するための手段】
【００１６】
本発明のＬＣＤは、複数本のドレイン線と、前記ドレイン線と直交する複数本のゲート線と、前記ドレイン線と前記ゲート線との交差部付近に夫々形成したスイッチング素子と、前記スイッチング素子の一方の端子に接続され、行列状に配列された画素電極と、前記画素電極とで構成される画素部とを含むアレイ基板と、前記アレイ基板と対向して設置される対向基板と、前記アレイ基板と前記対向基板とで狭持される液晶層と、前記ドレイン線に表示と対応した表示信号を出力する信号出力回路と、前記ゲート線を１走査フレーム期間毎に順次走査するゲート走査駆動回路とから構成される液晶表示装置であって、前記画素電極に少なくとも２個の前記スイッチング素子が接続され、前記２個のスイッチング素子うち第１のスイッチング素子の他方の端子は、プラスの極性を有する第１の表示信号を供給する奇数番目の前記ドレイン線に接続され、前記２個のスイッチング素子うち第２のスイッチング素子の他方の端子は、マイナスの極性を有する第２の表示信号を供給する偶数番目の前記ドレイン線に接続され、前記第１のスイッチング素子の制御端に奇数番目の前記ゲート線が接続され、前記第２のスイッチング素子の制御端に偶数番目の前記ゲート線が接続され、前記ゲート走査駆動回路は、偶数番目の前記ゲート線と奇数番目のゲート線を選択駆動し、前記極性を変化させること無く、前記液晶にかかる電界方向を逆方向に反転させる構成である。
【００１７】
また、本発明のＬＣＤは、複数本のドレイン線と、前記ドレイン線と直交する複数本のゲート線と、前記ドレイン線と前記ゲート線との交差部付近に夫々形成したスイッチング素子と、前記スイッチング素子の一方の端子に接続され、ｍ行（ｍは正の整数）ｎ列（ｎは正の整数）の行列状に配列された画素電極と、前記画素電極とで構成される画素部とを含むアレイ基板と、前記アレイ基板と対向して設置される対向基板と、前記アレイ基板と前記対向基板とで狭持される液晶層と、前記ドレイン線に表示と対応した表示信号を出力する信号出力回路と、前記ゲート線を１走査フレーム期間毎に順次走査するゲート走査駆動回路とから構成される液晶表示装置であって、ｉ行目（iは正の整数）とｊ列目（ｊは正の整数）との交点に配列された前記画素電極に少なくとも２個の前記スイッチング素子が接続され、前記２個のスイッチング素子うち第１のスイッチング素子の他方の端子は、プラスの極性を有する第１の表示信号を供給する奇数番目の前記ドレイン線に接続され、前記２個のスイッチング素子うち第２のスイッチング素子の他方の端子は、マイナスの極性を有する第２の表示信号を供給する偶数番目の前記ドレイン線に接続され、前記第１のスイッチング素子の制御端に奇数番目の前記ゲート線が接続され、前記第２のスイッチング素子の制御端に偶数番目の前記ゲート線が接続され、ｉ行目と（ｊ+１）列目との交点に配列された前記画素電極の前記第１のスイッチング素子の他方の端子は、前記偶数番目の前記ドレイン線に接続され、前記第２のスイッチング素子の他方の端子は、前記奇数番目の前記ドレイン線に接続され、前記第１のスイッチング素子の制御端に前記奇数番目の前記ゲート線が接続され、前記第２のスイッチング素子の制御端に前記偶数番目の前記ゲート線が接続され、前記ゲート走査駆動回路は、偶数番目の前記ゲート線と奇数番目のゲート線を選択駆動し、前記極性を変化させること無く、前記液晶にかかる電界方向を逆方向に反転させる構成である。
【００１８】
また、本発明のＬＣＤは、前記液晶層にかかる電界方向の切り替え手段として、前記画素電極の１個に対し、前記２本のゲート配線を用いて前記走査フレーム毎に、前記第１のスイッチング素子および前記第２のスイッチング素子に、交互にスイッチング信号を印加する構成とすることもできる。
【００１９】
さらに、本発明のＬＣＤの前記スイッチング素子は、電界効果トランジスタである構造とすることもでき、本発明のＬＣＤの電界効果トランジスタは、薄膜トランジスタである構造とすることもできる。
【００２０】
さらに、本発明のＬＣＤは、縦電界方式または縦電界方式とすることもできる。
【発明の効果】
【００２１】
本発明によれば、第１の効果は、ＬＣＤの消費電力の大幅な低減が可能である。さらに、第２の効果は、ＬＣＤの信号波形の遅延低減とそれに伴うＬＣＤの面内書き込み率分布の均一化が出来る。
【００２２】
すなわち、上記効果が得られる理由は、ＬＣＤの信号配線の出力極性を反転させないため、配線への充電電流を非常に少なくでき、その結果、消費電力が減少する。また、上記の理由で、ＬＣＤの信号遅延が低減され、信号波形がなまらず、それに伴いＬＣＤの面内書き込み率分布の均一化が図られることにある。
【発明を実施するための最良の形態】
【００２３】
次に、本発明を適用可能な実施の形態を説明する。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。
【００２４】
説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【００２５】
尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明を省略する。
【００２６】
次に、本発明の実施の形態の構成について図面を参照して詳細に説明する。図３は本発明のＬＣＤの構造の例を概略的に示す断面図である。
図４は、本発明に係る実施の形態のＬＣＤの構成を概略的に示す図である。図１は、図４に示すＬＣＤの構成をより詳細に示す図である。
【００２７】
図１、図３および図４を参照すると、ＬＣＤ１００は、表示領域１０２にマトリクス状に配設された画素電極（１１、１２、１３、２１、２２、２３、３１、３２、３３）と、これら画素電極に、画像データと対応した入力表示信号を表示制御回路１０１を介して供給するため、１個の画素電極について少なくとも２つ以上設けられたスイッチング素子に対応するＴＦＴを有する。
さらに、図３を併せて参照すると、ＬＣＤ１００は、画素電極（１１、１２、１３、２１、２２、２３、３１、３２、３３）およびこれら画素電極と接続した複数のＴＦＴ（１１１、１１２、１２１、１２２、１３１、１３２、２１３、２１４、２２３、２２４、２３３、２３４、３１５、３１６、３２５、３２６、３３５、３３６）とがマトリクス状に配設されたアレイ基板１０を有する。そして、ＬＣＤ１００は、アレイ基板１０とコモン電極４４３が配設された対向基板４０との間に液晶層４４０を挟持する。
なお、ここで、ドレイン線に順序をつけるため、図４に示す表示領域１０２の左上のコーナー（１０２−Ａ） を基準にして、列方向に１番目のドレイン線、３番目のドレイン線、５番目のドレイン線、７番目のドレイン線、・・・と、奇数番目のドレイン線と表記することとする。
さらに、２番目のドレイン線、４番目のドレイン線、６番目のドレイン線、８番目のドレイン線、・・・と、偶数番目のドレイン線と表記する。
【００２８】
さらに、ゲート線に順序をつけるため、表示領域１０２の左上のコーナーを基準にして、ドレイン線と同様な表記で、行方向に奇数番目のゲート線、偶数番目の線と表記することとする。
【００２９】
アレイ基板１０は、各画素電極に表示信号を偶数番目のドレイン線（７２、７４）を介して供給する偶数番信号出力回路７０と、各画素電極に表示信号を奇数番目のドレイン線（８１、８３）を介して供給する奇数番信号出力回路８０とを有する。
さらに、アレイ基板１０は、各ＴＦＴのオン・オフを制御する信号を奇数番目のゲート線（５１，５３，５５）および偶数番目のゲート線（５２，５４，５６）を介して供給するゲート走査駆動回路５０を有している。
【００３０】
すなわち、ＬＣＤ１００は、アレイ基板１０とコモン電極４４３を配設した対向基板４０との間に液晶層４４０を挟持することにより画素ごとに液晶層へ入射する光の強度を透過、散乱、吸収、複屈折等により変調して表示を行う。
奇数番目のゲート線（５１、５３、５５）に接続されたＴＦＴ（１１１、１２１、１３１、２１３、２２３、２３３、３１５、３２５、３３５）の各ソース・ドレインは、各信号線(８１，７２，８３)と各画素電極（１１、１２、１３、２１、２２、２３、３１、３２、３３）との間にそれぞれ挿入される。
また、偶数番目のゲート線（５２、５４、５６）に接続されたＴＦＴ（１１２、１２２、１３２、２１４、２２４、２３４、３１６、３２６、３３６）の各ソース・ドレインは、各信号線(７２，８３，７４)と各画素電極（１１、１２、１３、２１、２２、２３、３１、３２、３３）との間にそれぞれ挿入される。
【００３１】
したがって、ＴＦＴ（１１１、１２１、１３１、２１３、２２３、２３３、３１５、３２５、３３５）のオン・オフは、奇数番目のゲート線（５１、５３、５５ ）に印加される走査信号により制御される。
【００３２】
ＴＦＴ（１１１、１２１、１３１、２１３、２２３、２３３、３１５、３２５、３３５）がオン状態になったとき、各信号線(８１，７２，８３)に供給された表示信号が選択されて各画素電極（１１、１２、１３、２１、２２、２３、３１、３２、３３）に印加される。
【００３３】
同様に、ＴＦＴ（１１２、１２２、１３２、２１４、２２４、２３４、３１６、３２６、３３６）のオン・オフは偶数番目のゲート線（５２、５４、５６）に印加される走査信号により制御される。
【００３４】
ＴＦＴ（１１２、１２２、１３２、２１４、２２４、２３４、３１６、３２６、３３６）がオン状態になったとき、各信号線(７２，８３，７４)に供給された表示信号が選択されて各画素電極（１１、１２、１３、２１、２２、２３、３１、３２、３３）に印加される。
【００３５】
次に、本発明の実施の形態の動作について図面を参照して詳細に説明する。ここでは、画素電極を、代表として画素電極(１１)および画素電極(１２)について、説明する。
【００３６】
本発明の実施の形態の液晶装置は、１つの画素電極１１に付き２個のＴＦＴ(１１１、１１２)を持つ。ＴＦＴ１１１のドレイン（またはソース）は、画素電極１１の左側の奇数番目の信号線８１に接続されている。また、ＴＦＴ１１１のゲートは、画素電極の上側の奇数番目のゲート線５１に接続されている。
【００３７】
同様に、ＴＦＴ１１２のドレイン（またはソース）は、画素電極１１の右側の偶数番目の信号線７２に接続されている。また、ＴＦＴ１１２のゲートは、画素電極１１の下側の偶数番目のゲート線５２に接続されている。
図２を併せて参照すると、ＴＦＴ１１１は、１フレーム期間に、画素電極１１の左側の奇数番目の信号線８１に供給される信号Ｄjo(V0)及び画素電極１１の上側の奇数番目のゲート配線５１に供給される信号Ｇioを受け、ＴＦＴ１１１は、画素電極１１に電圧を印加する。ここで、上記信号の添字「o」は、奇数(odd)を意味する記号である。
同様に、ＴＦＴ１１２のドレイン（またはソース）は、画素電極１１の右側の偶数番目の信号線７２に接続されている。また、ＴＦＴ１１２のゲートは、画素電極１１の下側の信号線５２に接続されている。
ＴＦＴ１１２は、上記１フレーム期間の次の１フレーム期間に、画素電極１１の右側の信号線７２に供給される信号Ｄje(-V0)及び画素電極１１の下側の偶数番目のゲート配線５２に供給される信号Ｇieを受け、画素電極１１に電圧を印加する。ここで、上記信号の添字「e」は、偶数(even)を意味する記号である。
【００３８】
すなわち、各列の画素電極には、２本のゲート配線が配置され、フレーム毎のオン動作において、どちらか一方の配線にしかオン電圧が供給されず、その動作はフレーム毎に交互に行われる。
【００３９】
上記構造により、奇数番目のゲート配線に供給される信号Ｇioが動作するフレームでは、画素電極に画素電極の左側の信号Ｄjoの信号電圧（プラス極性）が印加され、偶数番目のゲート配線に供給される信号Ｇieが動作するフレームでは、逆に、画素電極に画素電極の右側の信号線Ｄje（マイナス極性）が印加される。
【００４０】
次に、画素電極１１の右隣の画素電極１２の接続および動作を説明する。
【００４１】
画素電極１２は、２個のＴＦＴ(１２１、１２２)を持つ。ＴＦＴ１２１のドレイン（またはソース）は、画素電極１２の左側の偶数番目の信号線７２に接続されている。また、ＴＦＴ１２１のゲートは、画素電極の上側の奇数番目のゲート線５１に接続されている。
【００４２】
同様に、ＴＦＴ１２２のドレイン（またはソース）は、画素電極１２の右側の奇数番目の信号線８３に接続されている。また、ＴＦＴ１２２のゲートは、画素電極１２の下側の偶数番目のゲート線５２に接続されている。
図２を併せて参照すると、ＴＦＴ１２１は、１フレーム期間に、画素電極１２の左側の偶数番目の信号線７２に供給される信号Ｄje及び画素電極１２の上側の奇数番目のゲート配線５１に供給される信号Ｇioを受け、ＴＦＴ１２１は、画素電極１２に電圧を印加する。
同様に、ＴＦＴ１２２のドレイン（またはソース）は、画素電極１２の右側の奇数番目の信号線８３に接続されている。また、ＴＦＴ１２２のゲートは、画素電極１２の下側の信号線５２に接続されている。
ＴＦＴ１２２は、上記１フレーム期間の次の１フレーム期間に、画素電極１２の右側の信号線８３に供給される信号Ｄjo(V0)及び画素電極１２の下側の偶数番目のゲート配線５２に供給される信号Ｇieを受け、画素電極１２に電圧(V0)を印加する。
【００４３】
上記構造により、奇数番目のゲート配線に供給される信号Ｇioが動作するフレームでは、画素電極に画素電極の左側の信号Ｄjeの信号電圧（マイナス極性）が印加され、偶数番目のゲート配線に供給される信号Ｇieが動作するフレームでは、逆に、画素電極に画素電極の右側の信号線Ｄjo（プラス極性）が印加される。
すなわち、画素電極１１の左側の奇数番目の信号線８１の信号Ｄjoが選択されているときには、画素電極１１の右側の信号線７２の信号Ｄjeは、画素電極１２の信号線の信号、すなわち、信号Ｄ(j+1)oとして機能する。
ここで、画素電極を一般的な画素電極Pi（i,j）と表現し、画素電極Pi（i,j）の右隣の画素電極を画素Pi（i,j+１）と表現する。すなわち、画素電極Pi（i,j）の左側の信号線の信号Ｄjoが選択されているときには、画素電極Piｊ（ｉ,j）の右側の信号線の信号Ｄjeは、画素電極Pi（i,j+１）の左側の信号線の信号Ｄ(j+1)oとして機能する。
【００４４】
各信号配線は１本おきにプラス／マイナスの極性の電圧を供給し、常にコモン電圧に対する相対的な極性を反転することなく出力される。
【００４５】
再び、図３を参照すると、このＬＣＤは、コモン電極４４３およびコモン電極４４３を駆動するコモン電極駆動回路４４２とを有する対向基板４０と、これらの基板間に挟持された液晶層４４０とにより構成される。そして、液晶層４４０を封止するシール部材４４１も配設されている。
【００４６】
コモン電極４４３は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電性材料により形成することが出来る。
このＬＣＤでは、ＴＦＴのチャネル半導体膜には、poly-Si等の多結晶質シリコンを用いて形成している。
【００４７】
さらに、本発明のＬＣＤを、たとえば、アレイ基板と対向基板の各々に設けた電極間の電界で、液晶分子の配向方向を変化させる縦電界方式（ＴＮ（Twisted Nematic）、ＶＡ，ＯＣＢ等）のＬＣＤに適用する構成とすることができる。
【００４８】
またさらに、本発明のＬＣＤを、たとえば、アレイ基板内に設けた複数の電極間の電界で、液晶分子の配向方向を変化させる横電界方式（ＩＰＳ（In Plane Switching））のＬＣＤに適用する構成とすることもできる。
【００４９】
好適な実施の形態に関連付けして本発明を説明したが、これら実施の形態は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことも理解できる。
【００５０】
本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る実施の形態のＬＣＤを示す図である。
【図２】本発明に係る実施の形態のＬＣＤの動作を説明する図である。
【図３】本発明に係る実施の形態のＬＣＤの断面を示す図である。
【図４】本発明に係る実施の形態のＬＣＤの全体を示す図である。
【図５】従来の液晶表示を示す図である。
【図６】従来の液晶表示の動作を説明する図である。
【符号の説明】
【００５２】
１０    アレイ基板
１１、１２、１３、２１、２２、２３、３１、３２、３３    画素電極
４０    対向基板
５０    ゲート走査駆動回路
５１、５３、５５    奇数番目のゲート線
５２、５４、５６    偶数番目のゲート線
７０、８０    信号出力回路
７２、７４    偶数番目のドレイン線
８１、８３    奇数番目のドレイン線
１００    ＬＣＤ
１０２    表示領域
１１１、１１２、１２１、１２２、１３１、１３２、２１３、２１４、２２３、２２４、２３３、２３４、３１５、３１６、３２５、３２６、３３５、３３６    ＴＦＴ
４４０    液晶層
４４１    シール材
４４３    コモン電極
【図１】
2007121767.tif 000003
【図２】
2007121767.tif 000004
【図３】
2007121767.tif 000005
【図４】
2007121767.tif 000006
【図５】
2007121767.tif 000007
【図６】
2007121767.tif 000008