(57)【要約】【課題】分極反転特性に優れ、安定動作が可能な強誘電体キャパシタを提供する。【解決手段】強誘電体キャパシタは、下部電極と、下部電極の上に形成された強誘電体膜と、強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、強誘電体膜を構成する元素の組成プロファイルのばらつきが、強誘電体膜の膜厚方向において５０％以下であるとき、強誘電体膜の分極反転時間として１μｓ以下である。【選択図】図４
2007184442.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、前記下部電極の上に形成された強誘電体膜と、前記強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、
前記強誘電体膜を構成する元素の組成プロファイルのばらつきは、前記強誘電体膜の膜厚方向において、５０％以下であって、且つ、
前記強誘電体膜の分極反転時間は、１μｓ以下である
ことを特徴とする強誘電体キャパシタ。
【請求項２】
前記組成プロファイルのばらつきは、２５％以下であって、且つ、
前記分極反転時間は、１００ｎｓ以下ある
ことを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項３】
前記組成プロファイルのばらつきは、１３％以下であって、且つ、
前記分極反転時間は、２０ｎｓ以下ある
ことを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項４】
下部電極と、前記下部電極の上に形成された強誘電体膜と、前記強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、
前記強誘電体膜の配向ばらつきは、１００％以下であって、且つ、
前記強誘電体膜の分極反転時間は、１μｓ以下である
ことを特徴とする強誘電体キャパシタ。
【請求項５】
前記強誘電体膜の配向ばらつきは、５０％以下であり、
前記強誘電体膜の分極反転時間は、１００ｎｓ以下であって、且つ、
ことを特徴とする請求項４に記載の強誘電体キャパシタ。
【請求項６】
前記強誘電体膜の配向ばらつきは、２０％以下であって、且つ、
前記強誘電体膜の分極反転時間は、２０ｎｓ以下である
ことを特徴とする請求項４に記載の強誘電体キャパシタ。
【請求項７】
下部電極と、前記下部電極の上に形成された強誘電体膜と、前記強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、
前記強誘電体膜を構成する元素のうち揮発性が相対的に高い元素の組成比が前記強誘電体膜の膜厚方向に滑らかな分布を有し、
前記揮発性が相対的に高い元素が前記強誘電体膜の膜厚中心近傍で極小となり、
前記揮発性が相対的に高い元素が前記強誘電体膜と前記下部電極と、前記上部電極との界面近傍で極大となる
ことを特徴とする請求項１から６に記載の強誘電体キャパシタ。
【請求項８】
前記強誘電体膜は、Ｐｂを含むＡＢＯ3 の（但し、Ａ及びＢは金属）強誘電体結晶構造を有しており、
前記揮発性が相対的に高い元素は、Ｐｂである
ことを特徴とする請求項７に記載の強誘電体キャパシタ。
【請求項９】
前記強誘電体膜は、ビスマス層状の強誘電体結晶構造を有しており、
前記揮発性が相対的に高い元素は、Ｂｉである
ことを特徴とする請求項７に記載の強誘電体キャパシタ。
【請求項１０】
請求項７に記載の強誘電体キャパシタを製造する方法であって、
前記強誘電体膜は、Ｐｂを含むＡＢＯ3 の（但し、Ａ及びＢは金属）強誘電体結晶構造を有しており、
前記揮発性が相対的に高い元素は、Ｐｂであり、
前記強誘電体膜の形成は、
前記下部電極の上に、組成比が化学量論組成比よりも大きくなる数のＰｂを含有する第１の強誘電体膜を形成する第１の工程と、
前記第１の強誘電体膜の上に、組成比が化学量論組成比よりも小さくなる数のＰｂを含有する第２の強誘電体膜を形成する第２の工程と、
前記第２の強誘電体膜の上に、組成比が化学量論組成比よりも大きくなる数のＰｂを含有する第３の強誘電体膜を形成する第３の工程と
を備えたことを特徴とする強誘電体キャパシタの製造方法。
【請求項１１】
請求項７に記載の強誘電体キャパシタを製造する方法であって、
前記強誘電体膜は、ビスマス層状の強誘電体結晶構造を有しており、
前記揮発性が相対的に高い元素は、Ｂｉであり、
前記強誘電体膜の形成は、
前記下部電極の上に、組成比が化学量論組成比よりも大きくなる数のＢｉを含有する第１の強誘電体膜を形成する第１の工程と、
前記第１の強誘電体膜の上に、組成比が化学量論組成比よりも小さくなる数のＢｉを含有する第２の強誘電体膜を形成する第２の工程と、
前記第２の強誘電体膜の上に、組成比が化学量論組成比よりも大きくなる数のＢｉを含有する第３の強誘電体膜を形成する第３の工程と
を備えたことを特徴とする強誘電体キャパシタの製造方法。
【請求項１２】
前記第３の工程の後に、前記第１の強誘電体膜及び前記第２の強誘電体膜及び前記第３の強誘電体膜の結晶化温度よりも高い温度にて熱処理を行う工程をさらに備えた
ことを特徴とする請求項１０又は１１に記載の強誘電体キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体材料を用いた強誘電体メモリに関し、強誘電体膜の分極反転速度の高速化を可能とする強誘電体キャパシタ及びその製造方法に関するものである。
【背景技術】
【０００２】
強誘電体メモリの開発において、スタック型構造を採用した２５６ｋｂｉｔ〜４Ｍｂｉｔの大容量の強誘電体メモリを実現するためには、集積度の大幅な向上、すなわち、微細化が不可欠であり、さらに高速動作を図ることが要求されている。例えば、特許文献１及び２に、強誘電体メモリの高速動作を図る方法が提案されている。
【０００３】
例えば、第１の従来例は、強誘電体膜として、ＡＢＯ3 （但し、Ａ及びＢは金属）の強誘電体結晶構造を持つＰＺＴよりなる強誘電体膜を形成する場合については、ＰＴＯよりなるシード層を形成した後にＰＺＴよりなる強誘電体膜を成膜してキュリー温度Ｔｃを低下させることにより、強誘電体キャパシタの分極反転特性の劣化を防止して、強誘電体メモリの高速動作を図る方法が提案されている（例えば、特許文献１参照）。
【０００４】
また、第２の従来例は、例えば、強誘電体膜として、ビスマス層状の強誘電体結晶構造を持つＳＢＴよりなる強誘電体膜を形成する場合については、強誘電体膜を構成するＳｒをＢａに置換することによって抗電圧を小さくすることができること、又はＴａをＮｂに置換することによって残留分極を大きくすることができることを利用して、強誘電体メモリの高速動作を図る方法が提案されている（例えば、特許文献２参照）。
【特許文献１】特開平７−９９２５２号公報
【特許文献２】特開平９−２５１２４号公報（特許第３１０６９１３号公報）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、第１の従来例では、強誘電体のキュリー温度Ｔｃを低下させるために、高温でのキャパシタの動作が不安定になり、リテンション又はインプリントの信頼性特性が劣化する。また、所望のキュリー温度Ｔｃに調整するために精密な組成制御が要求される。また、プロセスの安定性が不安定であって、その安定性の劣化を完全に抑制することは未だに困難な状況である。
【０００６】
また、本件発明者が詳細に検討したところ、第１及び第２の従来例の方法を用いて強誘電体キャパシタを形成した場合には、強誘電体キャパシタの分極反転特性が劣化することが分かった。
【０００７】
前記に鑑み、本発明の目的は、高速動作が可能な強誘電体メモリを実現するための強誘電体キャパシタ及びその製造方法を提供することである。また、安定動作が可能な強誘電体メモリを実現するための強誘電体キャパシタ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本件発明者が上述の第１及び第２の従来例について鋭意検討を重ねた結果、強誘電体キャパシタの強誘電体膜を構成する元素の組成プロファイルのばらつきを低減すること、又は、強誘電体膜を構成するグレインの配向ばらつきを低減させることにより、強誘電体キャパシタの分極反転特性が向上すると共に、安定動作が可能な強誘電体メモリを実現できることを見出した。
【０００９】
前記の知見に鑑みてなされた本発明の第１の側面に係る強誘電体キャパシタは、下部電極と、下部電極の上に形成された強誘電体膜と、強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、強誘電体膜を構成する元素の組成プロファイルのばらつきが、強誘電体膜の膜厚方向において５０％以下であるとき、強誘電体膜の分極反転時間として１μｓ以下であり、優れた分極反転特性及び安定動作を実現する。
【００１０】
また、本発明の第１の側面に係る強誘電体キャパシタにおいて、組成プロファイルのばらつきが２５％以下であるとき、分極反転時間として１００ｎｓ以下であり、さらに、組成プロファイルのばらつきが１３％以下であるとき、分極反転時間として２０ｎｓ以下であり、優れた分極反転特性及び安定動作が実現される。
【００１１】
次に、本発明の第２の側面に係る強誘電体キャパシタは、下部電極と、下部電極の上に形成された強誘電体膜と、強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、強誘電体膜の配向ばらつきが１００％以下であるとき、強誘電体膜の分極反転時間が１μｓ以下であり、優れた分極反転特性及び安定動作を実現する。
【００１２】
また、本発明の第２の側面に係る強誘電体キャパシタにおいて、強誘電体膜の配向ばらつきが５０％以下であるとき、強誘電体膜の分極反転時間が１００ｎｓ以下であり、さらに、強誘電体膜の配向ばらつきが２０％以下であるとき、強誘電体膜の分極反転時間が２０ｎｓ以下であり、優れた分極反転特性及び安定動作が実現される。
【００１３】
本発明の第３の側面に係る強誘電体キャパシタは、下部電極と、下部電極の上に形成された強誘電体膜と、強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、強誘電体膜を構成する元素のうち揮発性が相対的に高い元素の組成比が強誘電体膜の膜厚方向に滑らかな分布を有し、揮発性が相対的に高い元素が強誘電体膜の膜厚中心近傍で極小となり、揮発性が相対的に高い元素が強誘電体膜と下部電極と、上部電極との界面近傍で極大となり、優れた分極反転特性及び安定動作を実現する。
【００１４】
本発明の第３の側面に係る強誘電体キャパシタにおける具体的な構成例として、強誘電体膜は、Ｐｂを含むＡＢＯ3 の（但し、Ａ及びＢは金属）強誘電体結晶構造を有しており、相対的に揮発性が高い元素はＰｂである。
【００１５】
また、本発明の第３の側面に係る強誘電体キャパシタにおける具体的な他の構成例として、強誘電体膜は、ビスマス層状の強誘電体結晶構造を有しており、相対的に揮発性が高い元素がＢｉである。
【００１６】
本発明の第３の側面に係る強誘電体キャパシタの製造方法の第１は、上述の本発明の第３の側面に係る強誘電体キャパシタを製造する方法に関し、強誘電体膜は、Ｐｂを含むＡＢＯ3 の（但し、Ａ及びＢは金属）強誘電体結晶構造を有しており、相対的に揮発性が高い元素は、Ｐｂであり、強誘電体膜の形成は、下部電極の上に、組成比が化学量論組成比よりも大きくなる数のＰｂを含有する第１の強誘電体膜を形成する第１の工程と、第１の強誘電体膜の上に、組成比が化学量論組成比よりも小さくなる数のＰｂを含有する第２の強誘電体膜を形成する第２の工程と、第２の強誘電体膜の上に、組成比が化学量論組成比よりも大きくなる数のＰｂを含有する第３の強誘電体膜を形成する第３の工程とを有する。
【００１７】
本発明の第３の側面に係る強誘電体キャパシタの製造方法の第２は、上述の本発明の第３の側面に係る強誘電体キャパシタを製造する方法であって、強誘電体膜は、ビスマス層状の強誘電体結晶構造を有しており、相対的に揮発性が高い元素は、Ｂｉであり、強誘電体膜の形成は、下部電極の上に、組成比が化学量論組成比よりも大きくなる数のＰｂを含有する第１の強誘電体膜を形成する第１の工程と、第１の強誘電体膜の上に、組成比が化学量論組成比よりも小さくなる数のＰｂを含有する第２の強誘電体膜を形成する第２の工程と、第２の強誘電体膜の上に、組成比が化学量論組成比よりも大きくなる数のＰｂを含有する第３の強誘電体膜を形成する第３の工程とを有する。
【００１８】
本発明の第３の側面に係る強誘電体キャパシタの製造方法の第１又は第２によると、強誘電体膜の配向ばらつきを減少させることができ、強誘電体膜の分極反転特性のばらつきを防いで、優れた分極反転特性及び安定動作が実現される。
【００１９】
本発明の第３の側面に係る強誘電体キャパシタの製造方法の第１又は第２において、第１の工程及び第２の工程の後に、第１の強誘電体膜及び第２の強誘電体膜の結晶化温度よりも高い温度にて熱処理を行うことにより、Ｐｂ元素の濃度又はＢｉ元素の濃度勾配を持たせることができる。
【発明の効果】
【００２０】
本発明の強誘電体キャパシタによると、半導体プロセス中における強誘電体材料の劣化、特に半導体の微細化に伴う電気的特性の低下を防いで、高速動作及び安定動作に優れた強誘電体キャパシタを実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００２２】
（第１の実施形態）
本発明の第１の実施形態に係る強誘電体キャパシタ及びその製造方法について説明する。
【００２３】
図１（ａ）〜（ｃ）並びに図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
【００２４】
図１（ａ）に示すように、メモリセルトランジスタ（図示せず）などが形成されている半導体基板１０１の上に、例えばＢＰＳＧ（例えばＢ又はＰなどが添加されてなるＳｉＯ2 ）膜よりなる第１の層間絶縁膜１０２を形成する。続いて、第１の層間絶縁膜１０２に、下端が半導体基板１０１の上面に到達し、例えばタングステン又はポリシリコンよりなるコンタクトプラグ１０３を形成する。続いて、第１の層間絶縁膜１０２の上に、下面がコンタクトプラグ１０３の上端に接続し、例えばＩｒＯ、Ｉｒ、ＴｉＡｌＮ及びＴｉＮのうちいずれか一層又は選択された複数層よりなる酸素バリアとして機能するバリア層と、後述する強誘電体膜の結晶成長を促進する貴金属層とが下からこの順で積層されてなる下部電極１０４を形成する。なお、下部電極１０４は、第１のコンタクトプラグ３０３を覆うようにパターニングされる。
【００２５】
次に、図１（ｂ）に示すように、第１の層間絶縁膜１０２の上に、下部電極１０４を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳ よりなる埋め込み絶縁膜を成膜した後に、ＣＭＰを用いて下部電極１０４の上面を露出させることにより、第１の層間絶縁膜１０２の上に、下部電極１０４を取り囲む埋め込み絶縁膜１０５を形成する。なお、ここでは、下部電極１０４を絶縁膜中に埋め込む構成にしているが、この構成に限定されるものではない。
【００２６】
次に、図１（ｃ）に示すように、下部電極１０４及び埋め込み絶縁膜１０５の上に、例えば、ＳＢＴＮ（ＳｒＢｉ2（Ｔａ1-bＮｂb）2Ｏ9）からなる強誘電体膜１０６、及びＰｔ、Ｉｒ及びＩｒＯのうちいずれか１層又は選択された複数層よりなる導電膜１０７を下から順に形成する。ここで、強誘電体膜１０６の形成としては、強誘電体膜を構成する元素のうち相対的に揮発性が高い元素を過剰に含む（少なくとも、当該元素の組成比が化学量論組成比よりも大きくなるように）第１の強誘電体膜を形成した後に、当該第１の強誘電体膜の上に、強誘電体膜を構成する元素のうち相対的に揮発性が高い元素を過少に含む（少なくとも、当該元素の組成比が化学量論組成比よりも小さくなるように）第２の強誘電体膜を形成した後に、当該第２の強誘電体膜の上に、強誘電体膜を構成する元素のうち相対的に揮発性が高い元素を過剰に含む（少なくとも、当該元素の組成比が化学量論組成比よりも大きくなるように）第３の強誘電体膜を形成してなる強誘電体膜１０６を形成することが好ましい。その後、結晶成長の基点となる核を形成する目的で、高速加熱処理（ＲＴＰ）によって仮焼結を行う。
【００２７】
次に、図２（ａ）に示すように、強誘電体膜１０６ａ及び導電膜１０７をパターニングすることにより、下部電極１０４の上面を被覆する強誘電体膜１０６ａ及び上部電極１０７ａを形成する。なお、ここでは、強誘電体膜１０６ａ及び導電膜１０７を同じマスクを用いてパターニングしたが、別マスクを用いるようにしてもよい。
【００２８】
次に、図２（ｂ）に示すように、強誘電体膜１０６ａを結晶化するための熱処理を行うことにより、結晶化された強誘電体膜１０６ｂを形成する。このようにして、下部電極１０４、強誘電体膜１０６ｂ及び上部電極１０７ａよりなる強誘電体キャパシタが形成される。また、熱処理として、強誘電体膜１０６を塗布した直後（図１（ｃ）参照）と本図２（ｂ）に示した工程の２回行う場合について説明したが、強誘電体膜形１０６を塗布した後に少なくとも一回いずれかの工程で行うようにすればよい。なお、その後の工程としては、図示していないが、例えば、強誘電体キャパシタを覆うように第３の層間絶縁膜を形成し、該第３の層間絶縁膜に、下端が上部電極１０７ａの上面に接続する第２のコンタクトプラグを形成した後に、該第３の層間絶縁膜の上に、下面が第２のコンタクトプラグの上端に接続するＡｌ／ＴｉＮ／Ｔｉの積層膜よりなる配線（ビット線）を形成する。
【００２９】
以上のように、本発明の第１の実施形態によると、強誘電体膜から揮発性の高い元素が拡散することによる強誘電体の該元素欠損、又は該元素欠損に伴って生じる強誘電体膜の他の構成元素の欠損を防止することができるので、強誘電体キャパシタにおける強誘電体膜を構成する元素の膜厚方向における組成プロファイルを均一にすることができる。
【００３０】
ここで、本発明の第１の実施形態による効果について具体的に説明する。
【００３１】
図３（ａ）は、実際に作製した本実施形態に係る強誘電体キャパシタにおける強誘電体膜を構成する元素の膜厚方向における組成プロファイルを示している。図３（ａ）に示す強誘電体膜（ＳＢＴＮ）としては、一例として、Ｓｒ0.8Ｂｉ2.54Ｔａ2Ｏx を１０ｎｍ塗布した後に、Ｓｒ0.7Ｂａ0.1Ｂｉ2Ｌａ0.14Ｔａ2Ｏx を８０ｎｍ塗布し、さらにＳｒ0.8Ｂｉ2.54Ｔａ2Ｏx を１０ｎｍ塗布して形成したもので、有機金属熱分解法を用いた。図３（ｂ）は、実際に作製した従来に係る強誘電体キャパシタにおける強誘電体膜を構成する元素の膜厚方向における組成プロファイルを示している。
【００３２】
図３（ａ）及び（ｂ）から明らかなように、図３（ａ）に示した本実施形態に係る強誘電体キャパシタは、図３（ｂ）に示した従来例に係る強誘電体キャパシタを構成する元素の膜厚方向における組成プロファイルと比較すると、下部電極と強誘電体膜との界面近傍においてＢｉ欠損が増強され、界面付近でのいわゆる劣化層の形成が抑制され、分極反転の阻害要因が補償されていることが分かる。つまり、強誘電体膜を構成する元素のうち揮発性が相対的に高いＢｉ元素の組成比が強誘電体膜の膜厚方向に滑らかな分布を有し、Ｂｉ元素が膜厚中心近傍で極小となり、Ｂｉ元素が強誘電体膜と下部電極、及び強誘電体膜と上部電極との界面近傍で極大となっている。
【００３３】
なお、強誘電体膜として、ビスマス層状の強誘電体結晶構造を有するＳＢＴＮを用いたが、Ｐｂを含むＡＢＯ3 の（但し、Ａ及びＢは金属）強誘電体結晶構造を用いてもよい。
【００３４】
また、図４は、本実施形態に係る強誘電体キャパシタにおける強誘電体膜を構成する元素の組成プロファイルのばらつき（％）と、強誘電体キャパシタにおける分極反転速度（ナノ秒）との関係図を示している。ここで、横軸の組成プロファイルのばらつきは、下部電極を形成する際における酸素ガスの添加量を変化させることにより、該下部電極の上に形成される強誘電体キャパシタにおける強誘電体膜を構成する元素の膜厚方向における組成プロファイルのばらつきを変化させた値を示しており、この値に対応する強誘電体キャパシタにおける分極反転速度（ナノ秒）を縦軸に示している。また、横軸の組成プロファイルのばらつきの値は、上述の図３（ａ）に示したＳＩＭＳ（Secondary Ion Mass Spectroscopy）プロファイルの各膜厚での最大値を１００％として膜厚方向に積分して計算した。
【００３５】
図４から明らかなように、本実施形態に係る強誘電体キャパシタにおいて、強誘電体膜を構成する元素の膜厚方向における組成プロファイルのばらつきが５０％以下であるときに、強誘電体膜の分極反転時間として１μｓ以下を実現できることが分かる。このとき使用した強誘電体ＳＢＴＮの膜厚は２４０ｎｍである。同様に、組成プロファイルのばらつきが２５％以下であるときに、分極反転時間として１００ｎｓ以下を実現できることが分かる。このとき使用した強誘電体ＳＢＴＮの膜厚は１００ｎｍである。組成プロファイルのばらつきが１３％以下であるときに、分極反転時間として２０ｎｓ以下を実現することが分かる。このとき使用した強誘電体ＳＢＴＮの膜厚は６０ｎｍである。
【００３６】
以上のように、本発明によれば、強誘電体膜を構成する元素のうち揮発性が相対的に高い元素の組成比が強誘電体膜の膜厚方向に滑らかな分布を有し、該元素が膜厚中心近傍で極小となり、該元素が強誘電体膜と下部電極、及び強誘電体膜と上部電極との界面近傍で極大となると共に、強誘電体膜の構成元素の組成プロファイルのばらつきをより少なくすることにより、強誘電体キャパシタの高速動作を実現することができる。
【００３７】
（第２の実施形態）
本発明の第２の実施形態に係る強誘電体キャパシタ及びその製造方法について説明する。
【００３８】
図５（ａ）〜（ｃ）並びに図５（ａ）及び（ｂ）は、本発明の第２の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
【００３９】
図５（ａ）に示すように、メモリセルトランジスタ（図示せず）などが形成されている半導体基板２０１の上に、例えばＢＰＳＧ（例えばＢ又はＰなどが添加されてなるＳｉＯ2 ）膜よりなる第１の層間絶縁膜２０２を形成する。続いて、第１の層間絶縁膜２０２に、下端が半導体基板２０１の上面に到達し、例えばタングステン又はポリシリコンよりなる第１のコンタクトプラグ２０３を形成する。続いて、第１の層間絶縁膜２０２の上に、下面が第１のコンタクトプラグ２０３の上端に接続し、例えばＩｒＯ、Ｉｒ、ＴｉＡｌＮ及びＴｉＮのうちいずれか一層又は選択された複数層よりなる酸素バリアとして機能するバリア層と、後述する強誘電体膜の結晶成長を促進する貴金属層とが下からこの順で積層されてなる下部電極２０４を形成する。なお、下部電極２０４は、第１のコンタクトプラグ２０３を覆うようにパターニングされる。
【００４０】
ここで、下部電極２０４のうち、少なくとも後述する強誘電体膜２０６と接する部分を形成する際には、例えば、基板温度が２００℃以上であって且つ２ｋＷ以下の電力量条件下にてスパッタリングによって形成する。これにより、下部電極２０４における上層部分は均一な配向性を実現する。このため、該下部電極２０４の上に形成する強誘電体膜２０６の配向ばらつきを低減させることができる。
【００４１】
次に、図５（ｂ）に示すように、第１の層間絶縁膜２０２の上に、下部電極２０４を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳ よりなる埋め込み絶縁膜を成膜した後に、ＣＭＰを用いて下部電極２０４の上面を露出させることにより、第１の層間絶縁膜２０２の上に、下部電極２０４を取り囲む埋め込み絶縁膜２０５を形成する。なお、ここでは、下部電極２０４を絶縁膜中に埋め込む構成にしているが、この構成に限定されるものではない。
【００４２】
次に、図５（ｃ）に示すように、下部電極２０４及び埋め込み絶縁膜２０５の上に、強誘電体膜２０６、及びＰｔ、Ｉｒ及びＩｒＯのうちいずれか１層又は選択された複数層よりなる導電膜２０７を下から順に形成する。ここで、強誘電体膜２０６は、配向ばらつきが低減された下部電極２０４上に形成されることになるので、強誘電体膜２０６の配向ばらつきが低減される。また、強誘電体膜２０６の形成としては、強誘電体膜を構成する元素のうち相対的に揮発性が高い元素を過剰に含む（少なくとも、当該元素の組成比が化学量論組成比よりも大きくなるように）第１の強誘電体膜を形成した後に、当該第１の強誘電体膜の上に、強誘電体膜を構成する元素のうち相対的に揮発性が高い元素を過少に含む（少なくとも、当該元素の組成比が化学量論組成比よりも小さくなるように）第２の強誘電体膜を形成した後に、当該第２の強誘電体膜の上に、強誘電体膜を構成する元素のうち相対的に揮発性が高い元素を過剰に含む（少なくとも、当該元素の組成比が化学量論組成比よりも大きくなるように）第３の強誘電体膜を形成してなる強誘電体膜１０６を形成してもよい。その後、結晶成長の基点となる核を形成する目的で、高速加熱処理（ＲＴＰ）によって仮焼結を行う。
【００４３】
次に、図６（ａ）に示すように、強誘電体膜２０６ａ及び導電膜２０７をパターニングすることにより、下部電極２０４の上面を被覆する強誘電体膜２０６ａ及び上部電極２０７ａを形成する。なお、ここでは、強誘電体膜２０６ａ及び導電膜２０７を同じマスクを用いてパターニングしたが、別マスクを用いるようにしてもよい。
【００４４】
次に、図６（ｂ）に示すように、強誘電体膜２０６ａを結晶化するための熱処理を行うことにより、結晶化された強誘電体膜２０６ｂを形成する。このようにして、下部電極２０４、強誘電体膜２０６ｂ及び上部電極２０７ａよりなる強誘電体キャパシタが形成される。また、熱処理として、強誘電体膜２０６を塗布した直後（図５（ｃ）参照）と本図６（ｂ）に示した工程の２回行う場合について説明したが、強誘電体膜形２０６を塗布した後に少なくとも一回いずれかの工程で行うようにすればよい。なお、その後の工程としては、図示していないが、例えば、強誘電体キャパシタを覆うように第２の層間絶縁膜を形成し、該第２の層間絶縁膜に、下端が上部電極２０７ａの上面に接続する第２のコンタクトプラグを形成した後に、該第２の層間絶縁膜の上に、下面が第２のコンタクトプラグの上端に接続するＡｌ／ＴｉＮ／Ｔｉの積層膜よりなる配線（ビット線）を形成する。
【００４５】
以上のように、本発明の第２の実施形態によると、下部電極における強誘電体膜と接する部分の配向性を均一にすることにより、下部電極の上に形成する強誘電体膜の配向ばらつきを低減させることができるので、強誘電体膜の分極反転特性の劣化を防止することができる。
【００４６】
ここで、本発明の第２の実施形態による効果について具体的に説明する。
【００４７】
図７は、本実施形態における強誘電体膜の配向ばらつき（％）と、強誘電体キャパシタにおける分極反転速度（ナノ秒）との関係図を示している。なお、図７に示す結果は、実際に作製した本実施形態に係る強誘電体キャパシタについて得られた結果であり、具体的には以下の条件で作製したものである。つまり、図５（ａ）に示す下部電極２０４の形成としては、一例として、基板温度が３００℃であって且つ２ｋＷの電力量条件下でスパッタリングによって行った（但し、図７では、本スパッタリングの条件として前述した２００℃以上であって且つ２ｋＷ以下の電力量条件下で種々変化させることにより、強誘電体膜の配向ばらつきを変化させた結果を示している）。また、図５（ｃ）に示す強誘電体膜２０６の形成としては、一例として、有機金属熱分解法を用いて、ビスマスが過剰に添加されたＳｒ0.8Ｂｉ2.54Ｔａ2Ｏx よりなる強誘電体溶液を１０ｎｍ塗布し、さらに、ビスマスを過少に含むＳｒ0.7Ｂａ0.1Ｂｉ2Ｌａ0.14Ｔａ2Ｏx よりなる強誘電体溶液を８０ｎｍ塗布し、さらにＳｒ0.8Ｂｉ2.54Ｔａ2Ｏx を１０ｎｍ塗布してなる強誘電体膜２０６を形成した。
【００４８】
図７から明らかなように、本実施形態に係る強誘電体キャパシタにおいて、強誘電体膜の配向ばらつきが１００％以下であるときに、強誘電体膜の分極反転時間として１μｓ以下を実現できることが分かる。なお、配向ばらつき１００％とはランダム配向している状態を意味する。このとき使用した強誘電体ＳＢＴＮの膜厚は２４０ｎｍである。同様に、配向ばらつきが５０％以下であるときに、分極反転時間として１００ｎｓ以下を実現できることが分かる。このとき使用した強誘電体ＳＢＴＮの膜厚は１００ｎｍである。配向ばらつきが２０％以下であるときに、分極反転時間として２０ｎｓ以下を実現することが分かる。このとき使用した強誘電体ＳＢＴＮの膜厚は６０ｎｍである。
【００４９】
以上のように、本発明によれば、強誘電体キャパシタを構成する強誘電体膜の配向のばらつきをより少なくすることにより、強誘電体キャパシタの分極反転速度の劣化を引き起こすばらつき分布のすその部分が除去される構成となり、強誘電体キャパシタの高速動作を実現することができる。
【００５０】
（第３の実施形態）
本発明の第３の実施形態では、上述した第１及び第２の実施形態で説明したように、強誘電体膜の分極反転時間を短縮することによって分極反転特性の劣化を低減する目的で、強誘電体キャパシタにおける強誘電体膜を構成する元素の組成プロファイルのばらつきを低減できる、さらには、強誘電体膜の配向ばらつきを低減できる、強誘電体キャパシタの製造方法について、強誘電体膜を構成する材料毎に分けて説明する。
【００５１】
−ＳＢＴＮよりなる強誘電体膜の場合−
図８（ａ）〜（ｃ）並びに図９（ａ）及び（ｂ）は、本発明の第３の実施形態におけるＳＢＴＮよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【００５２】
図８（ａ）に示すように、メモリセルトランジスタ（図示せず）などが形成されている半導体基板３０１の上に、例えばＢＰＳＧ（例えばＢ又はＰなどが添加されてなるＳｉＯ2 ）膜よりなる第１の層間絶縁膜３０２を形成する。続いて、第１の層間絶縁膜３０２に、下端が半導体基板３０１の上面に到達し、例えばタングステン又はポリシリコンよりなる第１のコンタクトプラグ３０３を形成する。続いて、第１の層間絶縁膜３０２の上に、下面が第１のコンタクトプラグ３０３の上端に接続し、例えばＩｒＯ、Ｉｒ、ＴｉＡｌＮ及びＴｉＮのうちいずれか一層又は選択された複数層よりなり、酸素バリアとして機能するバリア層と、後述する強誘電体膜の結晶成長を促進する貴金属層とが下からこの順で積層されてなる下部電極３０４を形成する。なお、下部電極３０４は、第１のコンタクトプラグ３０３を覆うようにパターニングされる。
【００５３】
次に、図８（ｂ）に示すように、第１の層間絶縁膜３０２の上に、下部電極３０４を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳ よりなる埋め込み絶縁膜を成膜した後に、ＣＭＰを用いて下部電極３０４の上面を露出させることにより、第１の層間絶縁膜３０２の上に、下部電極３０４を取り囲む埋め込み絶縁膜３０５を形成する。なお、ここでは、下部電極３０４を絶縁膜中に埋め込む構成にしているが、この構成に限定されるものではない。
【００５４】
次に、図８（ｃ）に示すように、下部電極３０４及び埋め込み絶縁膜３０５の上に、強誘電体膜３０６、及びＰｔ、Ｉｒ及びＩｒＯのうちいずれか１層又は選択された複数層よりなる導電膜３０７を下から順に形成する。
【００５５】
ここで、強誘電体膜３０６の形成としては、下部電極３０４及び埋め込み絶縁膜３０５上に、スピンコート法を用いて、ビスマスが過剰に添加されたＳｒ0.8Ｂｉ2.54Ｔａ2Ｏx よりなる強誘電体溶液を１０ｎｍ塗布し、ビスマスを過少に含むＳｒ0.7Ｂａ0.1Ｂｉ2Ｌａ0.14Ｔａ2Ｏy よりなる強誘電体溶液を７０ｎｍ塗布し、さらにビスマスが過剰に添加されたＳｒ0.8Ｂｉ2.54Ｔａ2Ｏx よりなる強誘電体溶液を１０ｎｍ塗布した後に、溶媒が揮発する温度程度（１５０〜３００℃）でウエハベークすることにより、強誘電体膜３０６を形成する。その後、結晶成長の基点となる核を形成する目的で、高速加熱処理（ＲＴＰ）によって仮焼結を行う。強誘電体材料の種類によって核を形成する温度は異なるが、ＳＢＴ材料の場合には約６５０℃程度の温度での仮焼結となる。
【００５６】
次に、図９（ａ）に示すように、強誘電体膜３０６ａ及び導電膜３０７をパターニングすることにより、下部電極３０４の上面を被覆する強誘電体膜３０６ａ及び上部電極３０７ａを形成する。なお、ここでは、強誘電体膜３０６ａ及び導電膜３０７を同じマスクを用いてパターニングしたが、別マスクを用いるようにしてもよい。
【００５７】
次に、図９（ｂ）に示すように、強誘電体膜３０６ａを結晶化するための熱処理を行うことにより、結晶化された強誘電体膜３０６ｂを形成する。ここでは、ＳＢＴＮよりなる強誘電体膜３０６ａであるので、約６５０℃〜８００℃程度の温度で熱処理を行う。また、熱処理として、強誘電体膜３０６を塗布した直後（図８（ｃ）参照）と本図９（ｂ）に示した工程の２回行う場合について説明したが、強誘電体膜形３０６を塗布した後に少なくとも一回いずれかの工程で行うようにすればよい。このようにして、下部電極３０４、強誘電体膜３０６ｂ及び上部電極３０７ａよりなる強誘電体キャパシタが形成される。なお、その後の工程としては、図示していないが、例えば、強誘電体キャパシタを覆うように第２の層間絶縁膜を形成し、該第２の層間絶縁膜に、下端が上部電極３０７ａの上面に接続する第２のコンタクトプラグを形成した後に、該第２の層間絶縁膜の上に、下面が第２のコンタクトプラグの上端に接続するＡｌ／ＴｉＮ／Ｔｉの積層膜よりなる配線（ビット線）を形成する。
【００５８】
以上のようにすると、Ｂｉを過剰に内包する強誘電体膜を形成することにより、熱処理後においても強誘電体膜を構成するＢｉの欠損を抑制し、電極近傍に強誘電体膜の分極反転特性に寄与しない界面層が生成されることを抑制できるため、強誘電体キャパシタにおける強誘電体膜を構成する膜厚方向における組成プロファイルのばらつきを低減すると共に強誘電体膜の配向ばらつきを低減することができるので、強誘電体膜を構成するＢｉの欠損による強誘電体膜の分極反転特性の劣化を防止することできる。
【００５９】
−ＰＺＴよりなる強誘電体膜の場合−
図１０（ａ）〜（ｃ）並びに図１１（ａ）及び（ｂ）は、本発明の第３の実施形態におけるＰＺＴよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【００６０】
図１０（ａ）に示すように、メモリセルトランジスタ（図示せず）などが形成されている半導体基板４０１の上に、例えばＢＰＳＧ（例えばＢ又はＰなどが添加されてなるＳｉＯ2 ）膜よりなる第１の層間絶縁膜４０２を形成する。続いて、第１の層間絶縁膜４０２に、下端が半導体基板４０１の上面に到達し、例えばタングステン又はポリシリコンよりなる第１のコンタクトプラグ４０３を形成する。続いて、第１の層間絶縁膜４０２の上に、下面が第１のコンタクトプラグ４０３の上端に接続し、例えばＩｒＯ、Ｉｒ、ＴｉＡｌＮ及びＴｉＮのうちいずれか一層又は選択された複数層よりなり、酸素バリアとして機能するバリア層と、後述する強誘電体膜の結晶成長を促進する貴金属層とが下からこの順で積層されてなる下部電極４０４を形成する。なお、下部電極４０４は、第１のコンタクトプラグ４０３を覆うようにパターニングされる。
【００６１】
次に、図１０（ｂ）に示すように、第１の層間絶縁膜４０２の上に、下部電極４０４を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳ よりなる埋め込み絶縁膜を成膜した後に、ＣＭＰを用いて下部電極４０４の上面を露出させることにより、第１の層間絶縁膜４０２の上に、下部電極４０４を取り囲む埋め込み絶縁膜４０５を形成する。なお、ここでは、下部電極４０４を絶縁膜中に埋め込む構成にしているが、この構成に限定されるものではない。
【００６２】
次に、図１０（ｃ）に示すように、下部電極４０４及び埋め込み絶縁膜４０５の上に、強誘電体膜４０６、及びＰｔ、Ｉｒ及びＩｒＯのうちいずれか１層又は選択された複数層よりなる導電膜４０７を下から順に形成する。
【００６３】
ここで、強誘電体膜４０６の形成としては、下部電極４０４及び埋め込み絶縁膜４０５上に、スピンコート法を用いて、Ｐｂが過剰に添加されたＰｂ1.5Ｃａ0.1Ｚｒ0.47Ｔｉ0.53Ｏx よりなる強誘電体溶液を５ｎｍ塗布し、Ｐｂを過少に含むＰｂ0.95Ｚｒ0.47Ｔｉ0.53Ｏy  よりなる強誘電体溶液を４０ｎｍ塗布し、さらにＰｂ1.5Ｃａ0.1Ｚｒ0.47Ｔｉ0.53Ｏx よりなる強誘電体溶液を５ｎｍ塗布した後に、溶媒が揮発する温度程度（１５０〜３００℃）でウエハベークすることにより、強誘電体膜４０６を形成する。その後、結晶成長の基点となる核を形成する目的で、高速加熱処理（ＲＴＰ）によって仮焼結を行う。強誘電体材料の種類によって核を形成する温度は異なるが、ＰＺＴ材料の場合には約４５０℃程度の温度での仮焼結となる。
【００６４】
次に、図１１（ａ）に示すように、強誘電体膜４０６ａ及び導電膜４０７をパターニングすることにより、下部電極４０４の上面を被覆する強誘電体膜４０６ａ及び上部電極４０７ａを形成する。なお、ここでは、強誘電体膜４０６ａ及び導電膜４０７を同じマスクを用いてパターニングしたが、別マスクを用いるようにしてもよい。
【００６５】
次に、図１１（ｂ）に示すように、強誘電体膜４０６ａを結晶化するための熱処理を行うことにより、結晶化された強誘電体膜４０６ｂを形成する。ここでは、ＰＺＴよりなる強誘電体膜４０６ａであるので、約４５０℃〜６５０℃程度の温度で熱処理を行う。また、熱処理として、強誘電体膜４０６を塗布した直後（図１０（ｃ）参照）と本図１１（ｂ）に示した工程の２回行う場合について説明したが、強誘電体膜形４０６を塗布した後に少なくとも一回いずれかの工程で行うようにすればよい。このようにして、下部電極４０４、強誘電体膜４０６ｂ及び上部電極４０７ａよりなる強誘電体キャパシタが形成される。なお、その後の工程としては、図示していないが、例えば、強誘電体キャパシタを覆うように第２の層間絶縁膜を形成し、該第２の層間絶縁膜に、下端が上部電極４０７ａの上面に接続する第２のコンタクトプラグを形成した後に、該第２の層間絶縁膜の上に、下面が第２のコンタクトプラグの上端に接続するＡｌ／ＴｉＮ／Ｔｉの積層膜よりなる配線（ビット線）を形成する。
【００６６】
以上のようにすると、Ｐｂを過剰に内包する強誘電体膜を形成することにより、熱処理後においても強誘電体膜を構成するＰｂの欠損を抑制し、電極近傍に強誘電体膜の分極反転特性に寄与しない界面層が生成されることを抑制できるため、強誘電体キャパシタにおける強誘電体膜を構成する元素の膜厚方向における組成プロファイルのばらつきを低減すると共に強誘電体膜の配向ばらつきを低減することができるので、強誘電体膜を構成するＰｂの欠損による強誘電体膜の分極反転特性の劣化を防止することできる。
【００６７】
−ＢＬＴよりなる強誘電体膜の場合−
図１２（ａ）〜（ｃ）並びに図１２（ａ）及び（ｂ）は、本発明の第３の実施形態におけるＰＺＴよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【００６８】
図１２（ａ）に示すように、メモリセルトランジスタ（図示せず）などが形成されている半導体基板５０１の上に、例えばＢＰＳＧ（例えばＢ又はＰなどが添加されてなるＳｉＯ2 ）膜よりなる第１の層間絶縁膜５０２を形成する。続いて、第１の層間絶縁膜５０２に、下端が半導体基板５０１の上面に到達し、例えばタングステン又はポリシリコンよりなる第１のコンタクトプラグ５０３を形成する。続いて、第１の層間絶縁膜５０２の上に、下面が第１のコンタクトプラグ５０３の上端に接続し、例えばＩｒＯ、Ｉｒ、ＴｉＡｌＮ及びＴｉＮのうちいずれか一層又は選択された複数層よりなり、酸素バリアとして機能するバリア層と、後述する強誘電体膜の結晶成長を促進する貴金属層とが下からこの順で積層されてなる下部電極５０４を形成する。なお、下部電極５０４は、第１のコンタクトプラグ５０３を覆うようにパターニングされる。
【００６９】
次に、図１２（ｂ）に示すように、第１の層間絶縁膜５０２の上に、下部電極５０４を覆うように、例えばＳｉＯ2 又はＯ3ＴＥＯＳ よりなる埋め込み絶縁膜を成膜した後に、ＣＭＰを用いて下部電極５０４の上面を露出させることにより、第１の層間絶縁膜５０２の上に、下部電極５０４を取り囲む埋め込み絶縁膜５０５を形成する。なお、ここでは、下部電極５０４を絶縁膜中に埋め込む構成にしているが、この構成に限定されるものではない。
【００７０】
次に、図１２（ｃ）に示すように、下部電５０４及び埋め込み絶縁膜５０５の上に、強誘電体膜５０６、及びＰｔ、Ｉｒ及びＩｒＯのうちいずれか１層又は選択された複数層よりなる導電膜５０７を下から順に形成する。
【００７１】
ここで、強誘電体膜５０６の形成としては、下部電極５０４及び埋め込み絶縁膜５０５上に、スピンコート法を用いて、Ｂｉが過剰に添加されたＢｉ4.4Ｌａ0.25Ｔｉ3Ｏx よりなる強誘電体溶液を８ｎｍ塗布し、Ｂｉを過少に含むＢｉ3.9Ｌａ0.25Ｔｉ3Ｏy  よりなる強誘電体溶液を６０ｎｍ塗布し、さらにＢｉが過剰に添加されたＢｉ4.4Ｌａ0.25Ｔｉ3Ｏx よりなる強誘電体溶液を７ｎｍ塗布した後に、溶媒が揮発する温度程度（１５０〜３００℃）でウエハベークすることにより、強誘電体膜５０６を形成する。その後、結晶成長の基点となる核を形成する目的で、高速加熱処理（ＲＴＰ）によって仮焼結を行う。強誘電体材料の種類によって核を形成する温度は異なるが、ＢＬＴ材料の場合には約５００℃程度の温度での仮焼結となる。
【００７２】
次に、図１３（ａ）に示すように、強誘電体膜５０６ａ及び導電膜５０７をパターニングすることにより、下部電極５０４の上面を被覆する強誘電体膜５０６ａ及び上部電極５０７ａを形成する。なお、ここでは、強誘電体膜５０６ａ及び導電膜５０７を同じマスクを用いてパターニングしたが、別マスクを用いるようにしてもよい。
【００７３】
次に、図１３（ｂ）に示すように、強誘電体膜５０６ａを結晶化するための熱処理を行うことにより、結晶化された強誘電体膜５０６ｂを形成する。ここでは、ＢＬＴよりなる強誘電体膜５０６ａであるので、約５００℃〜７００℃程度の温度で熱処理を行う。また、熱処理として、強誘電体膜５０６を塗布した直後（図１２（ｃ）参照）と本図１３（ｂ）に示した工程の２回行う場合について説明したが、強誘電体膜形５０６を塗布した後に少なくとも一回いずれかの工程で行うようにすればよい。このようにして、下部電極５０４、強誘電体膜５０６ｂ及び上部電極５０７ａよりなる強誘電体キャパシタが形成される。なお、その後の工程としては、図示していないが、例えば、強誘電体キャパシタを覆うように第２の層間絶縁膜を形成し、該第２の層間絶縁膜に、下端が上部電極５０７ａの上面に接続する第２のコンタクトプラグを形成した後に、該第２の層間絶縁膜の上に、下面が第２のコンタクトプラグの上端に接続するＡｌ／ＴｉＮ／Ｔｉの積層膜よりなる配線（ビット線）を形成する。
【００７４】
以上のようにすると、Ｂｉを過剰に内包する強誘電体膜を形成することにより、熱処理後においても強誘電体膜を構成するＢｉの欠損を抑制し、電極近傍に強誘電体膜の分極反転特性に寄与しない界面層が生成されることを抑制できるため、強誘電体キャパシタにおける強誘電体膜を構成する元素の膜厚方向における組成プロファイルのばらつきを低減すると共に強誘電体膜の配向ばらつきを低減することができるので、強誘電体膜を構成するＢｉの欠損による強誘電体膜の分極反転特性の劣化を防止することできる。
【００７５】
上述の実施形態において、強誘電体のＡサイト置換金属としてＢａ、Ｂｉ置換材料としてＬａを使用したが、上述の例に限定されるものではない。
【００７６】
なお、以上の第１〜第３の実施形態では、下部電極が容量規定口となる、すなわち、下部電極が上部電極よりも小さい構造について説明したが、上部電極が容量規定口となる構造であってもかまわない。また、強誘電体膜が水素によって劣化することを防止する目的で、強誘電体キャパシタの周囲を水素バリア膜によって覆う構造、すなわち、例えば、強誘電体キャパシタの下部に形成される第１の水素バリア膜（ＳｉＮ、ＳｉＯＮ、ＴｉＡｌＯ、Ａｌ2Ｏ3 ）と、強誘電体キャパシタの上部を覆うように形成される第２の水素バリア膜（ＳｉＮ、ＳｉＯＮ、ＴｉＡｌＯ、Ａｌ2Ｏ3 ）とによって、強誘電体キャパシタの上下左右を被覆する構造としてもよい。
【００７７】
以上の各実施形態では、強誘電体膜の形成として、例えばＳＢＴよりなる強誘電体膜の場合、Ｓｒ0.8Ｂｉ2.54Ｔａ2Ｏx よりなる強誘電体溶液とＳｒ0.7Ｂａ0.1Ｂｉ2Ｌａ0.14Ｔａ2Ｏx よりなる強誘電体溶液とを用いた場合について説明したが、Ｓｒ0.7Ｂａ0.2Ｂｉ2.64Ｔａ2Ｏx よりなる強誘電体溶液とＳｒ0.8Ｂｉ1.99Ｌａ0.1Ｔａ2Ｏxをよりなる強誘電体溶液とを用いてもよく、熱処理に応じて、電極界面におけるＢｉ欠損が補償されるように組成を調整すれば、上記に限定されるものではない。この点、ＰＺＴ又はＢＬＴよりなる強誘電体膜を形成する場合も同様である。
【００７８】
また、Ｂａ、Ｌａ等の低Ｖｃが実現される金属は、Ｂｉが過剰に含まれる層及び過少に含まれる層のうちのいずれか一方に存在させればよい。ＬａやＣａ等の強誘電体キャパシタの特性や信頼性が実現される金属のドーピングをした場合について説明したが、上述の例に限定されるものではなく、さらになくても本発明の効果に影響を与えるものではない。
【００７９】
また、強誘電体膜の膜厚としては、上述の例に限定されるものではなく、所望の分極反転速度が実現されるように設定すればよい。
【産業上の利用可能性】
【００８０】
強誘電体膜を容量絶縁膜として用いた強誘電体キャパシタ及びそれを用いた強誘電体メモリにとって有用である。
【図面の簡単な説明】
【００８１】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図２】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図３】（ａ）は、本発明の第１の実施形態に係る強誘電体キャパシタの膜厚方向プロファイルを示す断面図であり、（ｂ）は、従来例に係る強誘電体キャパシタの膜厚方向プロファイルを示す断面図である。
【図４】本発明の第１の実施形態に係る強誘電体キャパシタにおける強誘電体構成元素の組成プロファイルのばらつき（％）と分極反転速度（ナノ秒）との関係図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図６】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図７】本発明の第２の実施形態における強誘電体膜の配向ばらつき（％）と分極反転速度（ナノ秒）との関係図である。
【図８】（ａ）〜（ｃ）は、本発明の第３の実施形態に係るＳＢＴＮよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図９】（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＳＢＴＮよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図１０】（ａ）〜（ｃ）は、本発明の第３の実施形態に係るＰＺＴよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図１１】（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＰＺＴよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図１２】（ａ）〜（ｃ）は、本発明の第３の実施形態に係るＢＬＴよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【図１３】（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＢＬＴよりなる強誘電体キャパシタの製造方法を工程順に示す断面図である。
【符号の説明】
【００８２】
１０１、２０１、３０１、４０１、５０１    半導体基板
１０２、２０２、３０２、４０２、５０２    第１の層間絶縁膜
１０３、２０３、３０３、４０３、５０３    第１のコンタクトプラグ
１０４、２０４、３０４、４０４、５０４    下部電極
１０５、２０５、３０５、４０５、５０５    埋め込み絶縁膜
１０６、２０６、３０６、４０６、５０６    強誘電体膜
１０６ａ、２０６ａ、３０６ａ、４０６ａ、５０６ａ    パターニング後の強誘電体膜
１０６ｂ、２０６ｂ、３０６ｂ、４０６ｂ、５０６ｂ    結晶化された強誘電体膜
１０７、２０７、３０７、４０７、５０７    導電膜
１０７ａ、２０７ａ、３０７ａ、４０７ａ、５０７ａ    上部電極
【図１】
2007184442.tif 000003
【図２】
2007184442.tif 000004
【図４】
2007184442.tif 000005
【図５】
2007184442.tif 000006
【図６】
2007184442.tif 000007
【図７】
2007184442.tif 000008
【図８】
2007184442.tif 000009
【図９】
2007184442.tif 000010
【図１０】
2007184442.tif 000011
【図１１】
2007184442.tif 000012
【図１２】
2007184442.tif 000013
【図１３】
2007184442.tif 000014
【図３】
2007184442.tif 000015