(57)【要約】【課題】単体でも自己の記憶するデータ保護が可能な電気的に書き換え可能な不揮発性の半導体記憶装置及びそのテスト方法を提供すること。【解決手段】電気的に書き換え可能な不揮発性メモリを含む半導体記憶装置である。不揮発性のパスワード記憶領域１１２と不正アクセスから前記不揮発性メモリのデータを保護するためのデータ保護回路２００を含む。パッケージ端子としては出力されないＩ／Ｏパッド２４０と、当該Ｉ／Ｏパッド２４０に第一のレベルの電圧が与えられた場合にはパスワードデータと一致の有無にかかわらずアクセス許可信号を出力する回路を含む。またパスワードの不一致回数をカウントし、連続不一致回数が設定された許容回数を超える場合に前記不揮発メモリのデータを消去する回路とを含む。またウエハー段階のテスト時には前記Ｉ／Ｏパッド２４０に前記第一のレベルの電圧を与えて動作テストを行う。【選択図】図２
2007128648.tif 000002
【特許請求の範囲】
【請求項１】
電気的に書き換え、消去が可能な不揮発性メモリを含む半導体記憶装置であって、
電気的に書き換え可能な不揮発性のパスワード記憶領域と、
前記半導体記憶装置に対する動作要求信号に対応したパスワードデータと前記パスワード記憶領域に記憶されたパスワードデータとが一致しない場合には、前記動作要求信号の要求する動作の実現を防止するためのデータ保護回路と、を含み、
パッケージ端子としては出力されないＩ／Ｏパッドをふくみ、前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、前記動作要求信号に対応したパスワードデータが前記パスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記不揮発性メモリ及び不揮発性記憶領域へのアクセスを許可することを特徴とする半導体記憶装置。
【請求項２】
請求項１において、
前記パスワード記憶領域は、電気的に書き換え、消去が可能な不揮発性メモリで構成されるメモリセルアレイの一部に設けられていることを特徴とする半導体記憶装置。
【請求項３】
請求項１または２のいずれかにおいて、
前記データ保護回路は、
前記動作要求信号に対応したパスワードデータが、パスワード記憶領域に記憶されたパスワードデータと一致するか否かを比較するための比較回路と、
比較結果が一致している場合には、前記不揮発性メモリと不揮発性の記憶領域へのアクセス及びデータ消去を許可するアクセス許可信号を出力する回路とを含み、
前記アクセス許可信号を受けた場合に、前記動作要求信号の要求する動作内容を実行することを特徴とする半導体記憶装置。
【請求項４】
請求項３において、
前記データ保護回路は、
前記比較回路の比較結果に基づき不一致回数をカウントする回路と、
連続してカウントされた不一致回数が不正アクセス許容回数記憶領域に記憶された不正アクセス許容回数を超える場合に前記不揮発メモリのデータを消去する回路とを含むことを特徴とする半導体記憶装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、前記要求信号に対応したパスワードデータが、前記パスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記アクセス許可信号を出力する回路と、
を含むことを特徴とする半導体記憶装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
パッケージ端子としては出力されない前記Ｉ／Ｏパッドに接続された端子を、前記第一のレベルと異なる第二のレベルの電圧を供給するためのプルアップ端子またはプルダウン端子として構成することを特徴とする半導体記憶装置。
【請求項７】
請求項１乃至６記載の半導体記憶装置のテスト方法であって、
半導体記憶装置のテスト時に前記Ｉ／Ｏパッドに対して前記第一のレベルの電圧を与えることで、半導体記憶装置のウエハー段階での動作テストを行うことを特徴とする半導体記憶装置のテスト方法。
【請求項８】
請求項７において、
半導体記憶装置のパッケージ前に前記Ｉ／Ｏパッドに対して前記第一のレベルの電圧を与えることにより前記パスワード記憶領域に所与のパスワードデータを設定し、
半導体記憶装置のパッケージ後に当該所与のパスワードデータを用いて、パッケージ段階での動作テストを行うことを特徴とする半導体記憶装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ保護機能を有する電気的に書き換え、消去が可能な不揮発性メモリを含む半導体記憶装置及びそのテスト方法に関する。
【背景技術】
【０００２】
フラッシュＥＥＰＲＯＭ等の電気的に書き換え、消去が可能な不揮発性メモリを有する半導体記憶装置を含むコンピュータシステムにおいては、前記フラッシュＥＥＰＲＯＭに記憶されたプログラムやデータはシステムとして保護されている。例えばオペレーティングシステムによるアクセス制限機能等により第三者の不正なアクセスから保護されている。
【０００３】
しかし前記コンピュータシステムから前記半導体記憶装置を取り出した場合には、前記システムとしての保護が働かないため第三者の不正なアクセスを簡単に許してしまうという問題点があった。
【０００４】
システムから半導体記憶装置を取り出しても記憶されているデータの保護を図ることが望ましいため、本願の発明者はシステムから前記半導体記憶装置単体で自己が記憶しいているデータやプログラムの保護が可能な半導体記憶装置の開発をおこなった。
【０００５】
具体的には不揮発性の記憶領域にユーザーが任意に設定可能なパスワード記憶領域を設け、当該パスワード記憶領域に記憶されているパスワードと一致するパスワードが指定されたアクセス命令のみ実行可能とすることでデータ保護を実現するものである。
【０００６】
ところが半導体記憶装置のパスワード記憶領域の各メモリセルに記憶されているデータを特定して製造することは困難である。従って製造直後の半導体記憶装置のパスワード記憶領域にはどのようなデータがセットされているか不明であるため、如何にしてテストを行うかが問題となる。
【０００７】
またテスト時のみ可能なアクセス形態を設けた場合には、製品出荷後には当該アクセス形態を用いた不正なアクセスを防止する工夫が必要となる。
【０００８】
このように製造工程をも含めたパスワードの扱い及び保護が問題となる。
【特許文献１】特開平７−１２９７３６号公報
【特許文献２】特開平９−２０４３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、それ自身単体でも自己の記憶するデータ保護が可能な電気的に書き換え可能な不揮発性の半導体記憶装置及びそのテスト方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体記憶装置は、電気的に書き換え、消去が可能な不揮発性メモリを含む半導体記憶装置であって、電気的に書き換え可能な不揮発性のパスワード記憶領域と、前記半導体記憶装置に対する動作要求信号に対応したパスワードデータと前記パスワード記憶領域に記憶されたパスワードデータとが一致しない場合には、前記動作要求信号の要求する動作の実現を防止するためのデータ保護回路と、を含み、パッケージ端子としては出力されないＩ／Ｏパッドをふくみ、前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、前記動作要求信号に対応したパスワードデータが前記パスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記不揮発性メモリ及び不揮発性記憶領域へのアクセスを許可することを特徴とする。
【００１１】
本発明の半導体記憶装置は、前記パスワード記憶領域は、電気的に書き換え、消去が可能な不揮発性メモリで構成されるメモリセルアレイの一部に設けられていることを特徴とする。
【００１２】
本発明の半導体記憶装置は、前記データ保護回路は、前記動作要求信号に対応したパスワードデータが、パスワード記憶領域に記憶されたパスワードデータと一致するか否かを比較するための比較回路と、比較結果が一致している場合には、前記不揮発性メモリと不揮発性の記憶領域へのアクセス及びデータ消去を許可するアクセス許可信号を出力する回路とを含み、前記アクセス許可信号を受けた場合に、前記動作要求信号の要求する動作内容を実行することを特徴とする。
【００１３】
本発明の半導体記憶装置は、前記データ保護回路は、前記比較回路の比較結果に基づき不一致回数をカウントする回路と、連続してカウントされた不一致回数が不正アクセス許容回数記憶領域に記憶された不正アクセス許容回数を超える場合に前記不揮発メモリのデータを消去する回路とを含むことを特徴とする。
【００１４】
本発明の半導体記憶装置は、前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、前記要求信号に対応したパスワードデータが、前記パスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記アクセス許可信号を出力する回路と、を含むことを特徴とする。
【００１５】
本発明の半導体記憶装置は、パッケージ端子としては出力されない前記Ｉ／Ｏパッドに接続された端子を、前記第一のレベルと異なる第二のレベルの電圧を供給するためのプルアップ端子またはプルダウン端子として構成することを特徴とする。
【００１６】
本発明は、上記記載の半導体記憶装置のテスト方法であって、半導体記憶装置のテスト時に前記Ｉ／Ｏパッドに対して前記第一のレベルの電圧を与えることで、半導体記憶装置のウエハー段階での動作テストを行うことを特徴とする。
【００１７】
本発明のテスト方法は、半導体記憶装置のパッケージ前に前記Ｉ／Ｏパッドに対して前記第一のレベルの電圧を与えることにより前記パスワード記憶領域に所与のパスワードデータを設定し、半導体記憶装置のパッケージ後に当該所与のパスワードデータを用いて、パッケージ段階での動作テストを行うことを特徴とする。
【発明を実施するための最良の形態】
【００１８】
本実施形態の半導体記憶装置は電気的に書き換え、消去が可能な不揮発性メモリを含む半導体記憶装置であって、電気的に書き換え可能な不揮発性のパスワード記憶領域と、前記半導体記憶装置に対する動作要求信号に対応したパスワードデータと前記パスワード記憶領域に記憶されたパスワードデータとが一致しない場合には、前記動作要求信号の要求する動作の実現を防止するためのデータ保護回路と、を含むことを特徴とする。
【００１９】
電気的に書き換え、消去が可能な不揮発性メモリとは例えばフラッシュＥＥＰＲＯＭ等である。従って、本実施形態の半導体記憶装置とは、例えばデータ保護機能を内蔵するフラッシュＥＥＰＲＯＭ等を含む。
【００２０】
不揮発性メモリのデータ消去とは、例えばフラッシュオーバーしてデータを消去する場合等である。
【００２１】
要求信号に対応したパスワードデータとは、パスワードデータを要求信号毎に受け取る場合には要求信号とともに受け取ったパスワードデータである。また要求信号に先立って任意の時点でレジスタ等に設定されたパスワードデータがそれ以降に受け取る動作要求信号に共通に適用される場合には、任意の時点でレジスタ等に設定されたパスワードデータが要求信号に対応したパスワードデータとなる。
【００２２】
前記半導体記憶装置に対する動作要求信号とは、例えば前記不揮発性メモリに対してアクセス及び消去の少なくとも一方を要求する信号等である。
【００２３】
前記動作要求信号の要求する動作とは例えば、不揮発性メモリやパスワード記憶領域等の不揮発性の記憶領域に対するアクセスやデータ消去に関する動作である。
【００２４】
前記パスワード記憶領域は、前記不揮発性メモリで構成されるメモリセルアレイ部に設けられていてもよいし、データ保護回路に電気的に書き換え可能な不揮発性の記憶領域として設けられてもよい。
【００２５】
本実施形態の半導体記憶装置は、前記動作要求信号に対応して受け取ったパスワードデータが不揮発性のパスワード記憶領域に記憶されているパスワードデータと一致しない場合には前記不揮発性メモリ及び不揮発性のパスワード記憶領域へのアクセスやデータ消去を防止することが出来る。
【００２６】
しかも半導体記憶装置の内部に設けられた保護回路及びパスワード記憶領域によって不揮発性メモリのデータを不正アクセスや不正データ消去から保護する。このため当該半導体記憶装置をシステム等から取り出した単体の状態でも、不揮発性メモリのデータを不正アクセスやデータ消去から保護することが出来る。
【００２７】
本実施形態の半導体記憶装置の前記パスワード記憶領域は、電気的に書き換え、消去が可能な不揮発性メモリで構成されるメモリセルアレイの一部に設けられていることを特徴とする。
【００２８】
また本実施形態の半導体記憶装置は、電気的に書き換え可能な不揮発性の不正アクセス許容回数記憶領域を含み、前記動作要求信号に対応したパスワードデータとパスワード記憶領域に記憶されたパスワードデータとの連続した不一致回数が、前記不正アクセス許容回数記憶領域に記憶された不正アクセス許容回数データを超える場合には前記不揮発メモリのデータを消去することを特徴とする。
【００２９】
無制限にアクセス可能であるとすると限られたビット数におけるすべての組み合わせを試すことが可能となり、パスワードによるデータ保護機能が実効性のないものとなってしまう。
【００３０】
しかし本実施形態の半導体記憶装置によれば、パスワードの不一致回数が設定された不正アクセス許容回数を超える場合には前記不揮発性メモリのデータを消去することが出きるため、パスワードのビット数が限られている場合の不正アクセスを防止することが出来る。
【００３１】
不一致回数をカウントする回路は、パスワードが一致した場合に前記カウント値をクリアするように構成することが好ましい。このようにすると、連続して発生する不一致回数をカウントすることが出来る。
【００３２】
前記不正アクセス許容回数は、パスワード記憶領域のビット数または設定されたパスワードのビット数に応じて設定することが好ましい。
【００３３】
また本実施形態の半導体記憶装置は、電気的に書き換え可能な不揮発性の不正アクセスカウント許可ビット記憶領域を含み、前記不正アクセスカウント許可ビット記憶領域に許可を表すビットが記憶されていない場合には動作要求信号に対応したパスワードデータとパスワード記憶領域に記憶されたパスワードデータとの連続した不一致回数が、前記不正アクセス許容回数記憶領域に記憶された不正アクセス許容回数データを超える場合でも前記不揮発メモリのデータの消去を行わないことを特徴とする。
【００３４】
本実施形態の半導体記憶装置によれば不正アクセスカウント許可ビット記憶領域に不許可を表すビットが記憶されている場合には連続した不正アクセスの回数にかかわらず、不揮発性メモリのデータは消去されない。
【００３５】
従ってある程度データの保護は図りたいが不揮発性メモリのデータを消去することは望まないユーザーのニーズを満たすことが出来、パスワード領域のビット数が多い場合や、不正アクセスのためにパスワードのすべての組み合わせを試される場合等を考慮しなくて良い場合に便利である。
【００３６】
また本実施形態の半導体記憶装置の前記データ保護回路は、前記動作要求信号に対応したパスワードデータが、パスワード記憶領域に記憶されたパスワードデータと一致するか否かを比較するための比較回路と、比較結果が一致している場合には、前記不揮発性メモリと不揮発性の記憶領域へのアクセス及びデータ消去を許可するアクセス許可信号を出力する回路とを含み、前記アクセス許可信号を受けた場合に、前記動作要求信号の要求する動作内容を実行することを特徴とする。
【００３７】
ここにおいて不揮発性の記憶領域とはパスワード記憶領域、不正アクセス許容回数記憶領域、不正アクセスカウント許可ビット記憶領域のいずれかを意味する。
【００３８】
また本実施形態の半導体記憶装置の前記データ保護回路は、前記比較回路の比較結果に基づき不一致回数をカウントする回路と、連続してカウントされた不一致回数が不正アクセス許容回数記憶領域に記憶された不正アクセス許容回数を超える場合に前記不揮発メモリのデータを消去する回路とを含むことを特徴とする。
【００３９】
また本実施形態の半導体記憶装置は、パッケージ端子としては出力されないＩ／Ｏパッドをふくみ、前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、前記動作要求信号に対応したパスワードデータが前記パスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記不揮発性メモリ及び不揮発性記憶領域へのアクセスを許可することを特徴とする。
【００４０】
ここにおいて不揮発性の記憶領域とはパスワード記憶領域、不正アクセス許容回数記憶領域、不正アクセスカウント許可ビット記憶領域のいずれかを意味する。
【００４１】
パッケージ端子として出力されないＩ／Ｏパッドとは例えばウエハー上にあってボンディングされないＩ／Ｏパッド等を含む。このＩ／Ｏパッドに接続された端子はウエハー段階では、外部から任意の電圧を与えることができるが、パッケージ後は外部入力は出来ない端子である。
【００４２】
一般に半導体記憶装置のパスワード記憶領域の各メモリセルに記憶されているデータを特定して製造することは困難であるため製造直後の半導体記憶装置のパスワード記憶領域にはどのようなデータがセットされているか不明でありテストを行うことが困難である。
【００４３】
しかし本実施形態の半導体記憶装置によれば、ウエハーテスト段階において前記Ｉ／Ｏパッドに接続された端子を介してＩ／Ｏパッドに第一のレベルの電圧を与えることが出来るため、ウエハーテスト段階においてパスワードデータにとらわれず動作テストを行うことが可能となる。
【００４４】
また本実施形態の半導体記憶装置は、前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、前記要求信号に対応したパスワードデータが、前記パスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記アクセス許可信号を出力する回路と、を含むことを特徴とする。
【００４５】
また本実施形態の半導体記憶装置は、パッケージ端子としては出力されない前記Ｉ／Ｏパッドに接続された端子を、前記第一のレベルと異なる第二のレベルの電圧を供給するためのプルアップ端子またはプルダウン端子として構成することを特徴とする。
【００４６】
前記Ｉ／Ｏパッドの端子を、前記第一のレベルと異なる第二のレベルの電圧である場合には前記パスワード記憶領域に記憶されたパスワードデータと一致しない場合には前記不揮発性メモリのアクセスが不可能となる。
【００４７】
従ってパッケージ後にはパスワードが一致した場合のみ不揮発性メモリ及び不揮発性領域へのアクセスやデータの消去が可能となり、データ保護が可能となる。
【００４８】
本実施形態の半導体記憶装置のテスト方法は上記記載の半導体記憶装置のテスト方法であって、半導体記憶装置のテスト時に前記Ｉ／Ｏパッドに対して前記第一のレベルの電圧を与えることで、半導体記憶装置のウエハー段階での動作テストを行うことを特徴とする。
【００４９】
しかし本実施形態の半導体記憶装置のテスト方法によれば、ウエハーテスト段階において前記Ｉ／Ｏパッドに接続された端子を介してＩ／Ｏパッドに第一のレベルの電圧を与えることが出来るため、ウエハーテスト段階においてパスワードデータにとらわれず動作テストを行うことが可能となる。
【００５０】
本実施形態の半導体記憶装置のテスト方法は、半導体記憶装置のパッケージ前に前記Ｉ／Ｏパッドに対して前記第一のレベルの電圧を与えることにより前記パスワード記憶領域に所与のパスワードデータを設定し、半導体記憶装置のパッケージ後に当該所与のパスワードデータを用いて、パッケージ段階での動作テストを行うことを特徴とする。
【００５１】
ウエハーテスト段階で設定した所与のパスワードを用いることによりパッケージ後も不揮発性メモリや不揮発性領域へのアクセスが可能となり、パッケージ段階での動作テストを行うことが出来る。
【００５２】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００５３】
図１は、本実施形態の半導体記憶装置の構成の一例を説明するための図である。
【００５４】
半導体記憶装置１００は、複数の不揮発性メモリセルにより構成されるメモリセルアレイ１１０（不揮発性メモリ）、Ｘデコーダ１２０、Ｙデコーダ１３０、センスアンプ１４０、出力バッファ１５０、入力バッファ１６０、制御回路１７０を含む。
【００５５】
ここでメモリセルアレイ１１０はパスワード記憶領域１１２、不正アクセス許容回数記憶領域１１４、不正アクセスカウント許可ビット記憶領域１１６を含む。本実施の形態では、アクセス及び消去の少なくとも一方を要求する動作要求信号とともに受け取ったパスワードデータが当該パスワード記憶領域１１２に記憶されたパスワードデータと一致した場合にメモリセルアレイに対するアクセスが可能となる。
【００５６】
また制御回路１７０は外部からのメモリセルアレイ１１０に対するアクセス及び消去の少なくとも一方を要求する信号や制御信号に基づいてＸデコーダ１２０、Ｙデコーダ１３０、センスアンプ１４０、出力バッファ１５０及び入力バッファ１６０の制御を行う。
【００５７】
ここで制御回路１７０はデータ保護回路２００を含む。データ保護回路２００は、外部からの不正アクセスからメモリセルアレイ１１０に記憶されているデータを保護するために必要な制御を行うための回路である。
【００５８】
例えば動作要求信号とともに受け取ったパスワードデータが、メモリセルアレイ１１０の一部に設けられたパスワード記憶領域１１２に記憶されたパスワードデータと一致するか否かを検出するための比較回路と、前記比較回路による比較結果が一致した場合には、前記メモリセルアレイ１１０へのアクセスを許可するアクセス許可信号を出力する回路とをふくむよう構成してもよい。
【００５９】
また前記比較回路の比較結果に基づき不一致回数をカウントする回路を含み、連続してカウントされた不一致回数が不正アクセス許可回数記憶領域に記憶された不正アクセス許可回数を超える場合に前記メモリセルアレイのデータを消去する回路とを含むよう構成してもよい。
【００６０】
本実施の形態の半導体記憶装置はメモリセルアレイ１１０上にパスワード記憶領域１１２を設け、半導体記憶装置自体にデータ保護回路を設けることにより、当該半導体記憶装置をシステムから取り出しても、外部からの不正アクセスに対するデータの保護を可能としている。
【００６１】
ここにおいて半導体記憶装置のパスワード記憶領域１１２の各メモリセルに記憶されているデータを特定して製造することは困難であるため、本実施の形態では以下のような工夫を行っている。すなわちパッケージ端子としては出力されないＩ／Ｏパッドと、前記Ｉ／Ｏパッドに第一のレベルの電圧が与えられた場合には、動作要求信号とともに受け取ったパスワードデータが、前記メモリセルアレイ１１０の一部に設けられたパスワード記憶領域に記憶されたパスワードデータと一致するか否かにかかわらず、前記アクセス許可信号を出力する回路を含むよう構成している。
【００６２】
図２は本実施の形態のデータ保護回路の構成の一例について説明するための図である。
【００６３】
２１０はパスワード設定レジスタであり、メモリセルアレイ１１０のパスワード記憶領域１１２に記憶されているパスワードデータと同じ値が設定されている。
【００６４】
２２０はアクセス用パスワードデータであり命令データとともにアクセス毎に入力される。
【００６５】
２３０は比較回路であり、パスワード設定レジスタ２１０に設定された値と入力されたアクセス用パスワードデータ２２０と比較しパスワード一致信号２３２を出力する。
【００６６】
また２４０はパッケージ端子としては出力されないアクセス許可端子２４２に接続されたＩ／Ｏパッドである。アクセス許可端子２４２は出荷時にはプルアップまたはプルダウンされている。
【００６７】
２５０はパスワード一致信号２３２及びアクセス許可端子からの信号２４４を受け、アクセス許可信号２５２を出力する論理和回路である。
【００６８】
ここにおいてアクセス許可信号がＨレベルの場合にメモリセルアレイに対するアクセスが許可され、パスワードが一致した場合にパスワード一致信号がＨレベルになるとする。この場合にはアクセス許可端子２４２をプルダウンしておき、ウエハーテスト段階、Ｈレベルの電圧を与えるようにすると良い。
【００６９】
このようにするとウエハーテスト段階ではアクセス許可端子からの信号２４４は常にＨレベルとなり、パスワード一致信号２３２がＨレベルでもＬレベルでもアクセス許可信号２５２はＨレベルとなる。またパッケージ後はプルダウンされたアクセス許可端子からの信号２４４は常にＬレベルであるためパスワード一致信号２３２がＨレベルの場合のみアクセス許可信号２５２はＨレベルとなる。
【００７０】
従ってウエハーテスト段階ではパスワードが一致するか否かにかかわらずアクセスが許可され、パッケージ後はパスワードが一致した場合のみアクセスが許可されることになる。
【００７１】
また２７０は不正アクセス許容回数レジスタであり、不正アクセス許容回数記憶領域に記憶されている値がセットされる。不正アクセス許容回数とはパスワード記憶領域に設定されたパスワードと一致しない不正なアクセスを許容する回数である。本実施の形態ではこの不正アクセス許容回数を超える不正なアクセスが連続して発生した場合には、メモリセルアレイのデータを消去することが出来る。
【００７２】
なお不正アクセス許容回数は、パスワード記憶領域のビット数または設定するパスワードのビット数に応じて設定することが好ましい。ビット数より指定可能な組み合わせ数が決まるが、この組み合わせ数以上の不正アクセスを許容すればすべての組み合わせを試すことが可能となり結果として不正アクセスを許容することとなるからである。
【００７３】
２８０は不正アクセス許可ビットであり不正アクセス許可ビット記憶領域に記憶されている値がセットされる。不正アクセス許可ビット２８０は不正アクセス許容回数を超える不正なアクセスが連続して発生した場合にメモリセルアレイのデータを消去するか否かを指定するビットであり、例えば当該ビットがＯＮの場合にはデータの消去を行わないようにすることが出来る。
【００７４】
２６０は不正アクセスカウント回路であり、比較回路２３０の出力であるパスワード一致信号２３２を受け、不正アクセスの回数をカウントする。カウントされた値は不正アクセスカウントレジスタ２６２に保持される。なお不正アクセスが連続して発生した回数が問題となるため、パスワード一致信号がパスワード一致を示す旨を示している場合には不正アクセスカウントレジスタの値をクリアする。
【００７５】
また不正アクセスカウント回路２６０は不正アクセスカウントレジスタ２６２の値と不正アクセス許容回数レジスタ２７０の値を比較する回路と、当該比較結果と不正アクセス許可ビット２８０の値に基づき消去信号２６４を出力する回路を含む。消去信号２６４とは、連続した不正アクセス回数が設定された不正アクセス許容回数を超えた場合に、メモリセルアレイのデータの消去を指示する信号である。
【００７６】
これにより不正アクセス許可ビット２８０がＯＮになっていない場合には、不正アクセスカウントレジスタ２６２の値が不正アクセス許容回数レジスタ２７０の値を超えた場合にはメモリセルアレイのデータの消去を指示する旨の消去信号が出力される。
【００７７】
図３は本実施の形態のテスト方法について説明するためのフローチャート図である。
【００７８】
ウエハー試験時には、アクセス許可端子をＨレベルにして、メモリ試験を行う（ステップＳ１０）。このようにすると、パスワードに関係なくメモリセルアレイのアクセスが可能となるため、ウエハー段階における各メモリセルの動作確認を行うことが出来る。
【００７９】
ウエハー段階の試験がＯＫであれば、パスワード記憶領域に仮パスワードを書き込み組み立てに回す。組み立て工程では、プルダウンされたアクセス許可端子はパッケージ端子として出力しない（ステップＳ２０、Ｓ３０）。
【００８０】
組み立てがＯＫであれば、パッケージ試験において、組み立て前に指定した仮パスワードを用いて、メモリ試験を行う（ステップＳ４０、Ｓ５０）。
【００８１】
パッケージ試験がＯＫであれば、試験時に指定した仮パスワードを明記して出荷する（ステップＳ６０、Ｓ７０）。
【００８２】
図４は本実施の形態のユーザー使用例について説明するためのフローチャート図である。
【００８３】
ユーザーは、出荷時に明記されている仮パスワードを用いてメモリセルアレイにデータを書き込むことが出来る（ステップＳ１１０）。
【００８４】
まず前記仮パスワードを用いてユーザー専用の新規パスワードを不揮発性のパスワード記憶領域に書き込む（ステップＳ１２０）。書き込みが行われた時点で新規パスワードが適用となるため、次回以降の半導体記憶装置への命令は新規パスワードを用いて行う。
【００８５】
次に新規パスワードを用いて不正アクセス許容回数を不揮発性の不正アクセス許容回数記憶領域に書き込む（ステップＳ１３０）。
【００８６】
次に新規パスワードを用いて不正アクセス許可ビットのＯＮ、ＯＦＦを不正アクセス許可ビット記憶領域に書き込む（ステップＳ１４０）。
【００８７】
そして半導体記憶装置を製品に組み込む（ステップＳ１５０）。
【００８８】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８９】
本実施の形態では、パスワード記憶領域や不正アクセス許容回数記憶領域や不正アクセスカウント許可ビット記憶領域が不揮発性のメモリセルアレイに設けられている場合を例にとり説明したがこれに限られない。例えばデータ保護回路内に電気的に書き換え可能な不揮発性の記憶領域として設けてもよい。
【００９０】
また本実施の形態では、要求信号に対応したパスワードデータがアクセス毎に入力される場合を例にとり説明したがこれに限られない。例えば要求信号に先立って任意の時点でレジスタ等に設定されたパスワードデータがそれ以降に受け取る動作要求命令に共通に適用される場合でもよい。
【図面の簡単な説明】
【００９１】
【図１】本実施形態の半導体記憶装置の構成の一例を説明するための図である。
【図２】本実施の形態のデータ保護回路の構成の一例について説明するための図である。
【図３】本実施の形態のテスト方法について説明するためのフローチャート図である。
【図４】本実施の形態のユーザー使用例について説明するためのフローチャート図である。
【符号の説明】
【００９２】
１００  半導体記憶装置、１１０  メモリセルアレイ、１１２  パスワード記憶領域、１１４  不正アクセス許容回数記憶領域、１１６  不正アクセスカウント許可ビット記憶領域、１２０  Ｘデコーダ、１３０  Ｙデコーダ、１４０  センスアンプ、１５０  出力バッファ、１６０  入力バッファ、１７０  制御回路、２００  データ保護回路、２１０  パスワード設定レジスタ、２２０  アクセス用パスワードデータ、２３０  比較回路、２３２  パスワード一致信号、２４０  Ｉ／Ｏパッド、２４２  アクセス許可端子、２４４  アクセス許可端子からの信号、２５０  論理和回路、２５２  アクセス許可信号、２６０  不正アクセスカウント回路、２６２  不正アクセスカウントレジスタ、２６４  消去信号、２７０  不正アクセス許容回数レジスタ、２８０  不正アクセス許可ビット
【図１】
2007128648.tif 000003
【図２】
2007128648.tif 000004
【図３】
2007128648.tif 000005
【図４】
2007128648.tif 000006