(57)【要約】【課題】導電パターンが表面に露出した配向膜非形成領域上を、ラビング部材が通過した場合であっても、ラビング部材が滑らかに導電パターン上を通過することができ、ラビングすじの発生の少なくすることができる液晶装置、液晶装置の製造方法及び電子機器を提供する。【解決手段】基板上に配向膜及び導電パターンを備える液晶装置において、基板にはそれぞれ所定方向からラビング処理が施してあり、基板における配向膜が形成されていない配向膜非形成領域に存在する導電パターンが、基板表面に埋設してある。【選択図】図３
2007121792.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配向膜及び導電パターンを備える液晶装置において、
前記基板にはそれぞれ所定方向からラビング処理が施してあり、
前記基板における前記配向膜が形成されていない配向膜非形成領域に存在する導電パターンが、前記基板表面に埋設してあることを特徴とする液晶装置。
【請求項２】
前記基板には溝部が形成してあり、前記導電パターンの一部又は全部が前記溝部に埋設してあることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記溝部の深さをｄ（μｍ）とし、前記導電パターンの高さをｈ（μｍ）とした場合に、｜ｄ−ｈ｜で表される値を０．２以下とすることを特徴とする請求項２に記載の液晶装置。
【請求項４】
前記配向膜が形成されていない配向膜非形成領域に存在する導電パターンと、前記配向膜の形成してある配向膜形成領域に存在する導電パターンと、がその接続部分において傾斜面を有していることを特徴とする請求項１〜３のいずれか一項に記載の液晶装置。
【請求項５】
前記ラビング処理はラビングローラによるラビング処理であって、前記ラビングローラの回転軸と、前記配向膜非形成領域に存在する導電パターンの延在方向と、のなす角を０〜６０°の範囲内の値とすることを特徴とする請求項１〜４のいずれか一項に記載の液晶装置。
【請求項６】
基板上に配向膜及び導電パターンを備える液晶装置の製造方法において、
前記基板表面に溝部を形成する工程と、
前記基板表面に導電性材料を積層して導電層を形成する工程と、
前記導電層をパターニングして、前記溝部に埋設するように前記導電パターンを形成する工程と、
前記基板表面に対して、それぞれ所定方向からラビング処理を施す工程と、を含むことを特徴とする液晶装置の製造方法。
【請求項７】
前記導電パターンを形成した後に、機械的研磨法により前記基板表面を平坦化させることを特徴とする請求項６に記載の液晶装置の製造方法。
【請求項８】
請求項１〜５のいずれか一項に記載された液晶装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置、液晶装置の製造方法及び電子機器に関する。特に、ラビングすじの発生を少なくすることができる液晶装置、液晶装置の製造方法及びそのような液晶装置を備えた電子機器に関する。
【背景技術】
【０００２】
従来、電気光学装置の一態様である液晶装置は、それぞれ電極を備えた一対の基板を対向配置するとともに、当該一対の基板間に液晶材料を配置して構成されている。この液晶装置は、対向する電極に電圧を印加して液晶材料を配向させ、通過する光を偏向させることにより、画像表示させるものである。
このような液晶装置を動作させるにあたり、その基板上には、電極と駆動用ＩＣとを電気的に接続するための配線パターンが形成されている。この配線パターンは、導電性材料により形成された導電層をパターニングすることにより、所定箇所に配置することができる。
しかしながら、このように配線パターンを形成した場合、配線パターンの厚みに起因して、基板上には凹凸の段差が形成される。この段差は、例えば、画像表示領域内であれば、液晶材料の配向方向に変化を与えてしまい、画像特性を低下させる要因となり得る。また、画像表示領域外であれば、ラビング処理する際に、ラビング部材の表面を歪ませて、ラビングすじと呼ばれる表示ムラを発生させる要因となり得る。
【０００３】
そこで、このような問題を解決するために、ガラス基板上に、所定のエッチング成分からなるエッチング液を用いて溝を形成することで、ガラス基板の白濁化を防止しつつ、当該溝部に所定材料を堆積させて、埋め込み構造を形成する基板の製造方法が開示されている。（例えば、特許文献１参照）
より具体的には、図１５（ａ）〜（ｂ）に示すように、フッ酸と、フッ化アンモニウムと、塩酸又は臭酸と、を含むエッチング液を用いて、ガラス基体４０１をエッチングし形成した溝４０２と、この溝４０２内にスパッタ法によりアルミニウムを堆積させ形成したゲート線４０３と、このゲート線４０３上に酸化処理等により形成したゲート絶縁膜４０４と、導電性材料を堆積させ形成したソース線４０５と、を含むアクティブマトリックス基板４００である。
また、このような埋め込み構造に関連して、ガラス基板上に溝を形成する際に、基板両面から溝を形成することで、ガラス基板両面に配置された配線パターンを電気的に接続するガラス基板及びその製造方法が開示されている。（例えば、特許文献２参照）
より具体的には、図１６に示すように、ガラス板５１１と、このガラス板５１１表面に形成された溝５１２と、この溝５１２を埋めるように形成された配線パターン５１４ａ及び５１４ｂと、これらの配線パターンを電気的に接続している接続部５１６と、からなるガラス基板５００である。
【特許文献１】特開２００３−６６８６４号公報（特許請求の範囲、図２）
【特許文献２】特開２００１−２５１０３９公報（特許請求の範囲、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された製造方法は、ガラス基板の白濁化を防止することを主目的としていることから、特に、画像表示領域内において用いられる方法であり、画像表示領域外に適用した場合について十分考慮されていなかった。すなわち、画像表示領域外である配向膜非形成領域における、配線パターンとラビング部材との接触については考慮されていなかった。
また、特許文献２に記載された製造方法は、ガラス基板の両面に配線パターンを備えた半導体装置を対象としたものであって、特許文献１と同様に、画像表示領域外である配向膜非形成領域における、配線パターンとラビング部材との接触については考慮されていなかった。
【０００５】
そこで、本発明の発明者は鋭意努力し、基板上に形成してある導電パターンにおいて、配向膜の形成されない配向膜非形成領域に存在する導電パターンを、基板表面に埋設することで、ラビング部材と導電パターンとの接触時の衝撃を和らげ、ラビング部材の表面の歪みを緩和してラビングすじの発生が抑えられることを見出し、本発明を完成させたものである。
すなわち本発明は、導電パターンを基板に埋設して、基板表面を平坦化にすることで、
導電パターンが表面に露出した配向膜非形成領域上を、ラビング部材が通過した場合であっても、ラビング部材が滑らかに導電パターン上を通過することができ、ラビングすじの発生の少なくすることができる液晶装置、液晶装置の製造方法及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によれば、基板上に配向膜及び導電パターンを備える液晶装置において、基板にはそれぞれ所定方向からラビング処理が施してあり、基板における配向膜が形成されていない配向膜非形成領域に存在する導電パターンが、基板表面に埋設してあることを特徴とする液晶装置が提供され、上述した問題を解決することができる。
すなわち、配向膜非形成領域にある導電パターンを基板に埋設することにより、基板表面の凹凸を少なくして、ラビング部材と導電パターンとの接触時における衝撃を和らげることにより、ラビングすじの発生を少なくすることができる。
【０００７】
また、本発明の液晶装置を構成するにあたり、基板には溝部が形成してあり、導電パターンの一部又は全部が溝部に埋設してあることが好ましい。
このように構成することにより、導電パターンを埋め込みパターンとすることができ、平坦度の高い基板を容易に形成することができる。
また、溝部の深さを変更することにより、導電パターンの断面積を広げることができ、配線ピッチの縮小に伴う配線抵抗の増大を緩和させることができる。
【０００８】
また、本発明の液晶装置を構成するにあたり、溝部の深さをｄ（μｍ）とし、導電パターンの高さをｈ（μｍ）とした場合に、｜ｄ−ｈ｜で表される値を０．２以下とすることが好ましい。
このように構成することにより、基板表面の凹凸、すなわち平坦度を所定範囲内に制御することができ、ラビングすじの発生を効果的に抑制することができる。
【０００９】
また、本発明の液晶装置を構成するにあたり、配向膜が形成されていない配向膜非形成領域に存在する導電パターンと、配向膜の形成してある配向膜形成領域に存在する導電パターンと、がその接続部分において傾斜面を有していることが好ましい。
このように構成することにより、双方の導電パターンを連続的に電気接続することができ、接続部分における接触抵抗の増大を防止することができる。
【００１０】
また、本発明の液晶装置を構成するにあたり、ラビング処理はラビングローラによるラビング処理であって、ラビングローラの回転軸と、導電パターンの延在方向と、のなす角を０〜６０°の範囲内の値とすることが好ましい。
このように構成することにより、導電パターンのうち、特に、ラビングすじの発生に起因している延在方向を有している導電パターンを、埋め込み配線とするができ、ラビングすじの発生が少ない、効果的な配線設計ができる。
【００１１】
また、本発明の別の態様は、基板上に配向膜及び導電パターンを備える液晶装置の製造方法において、基板表面に溝部を形成する工程と、基板表面に導電性材料を積層して導電層を形成する工程と、導電層をパターニングして、溝部に埋設するように導電パターンを形成する工程と、基板表面に対して、それぞれ所定方向からラビング処理を施す工程と、を含むことを特徴とする液晶装置の製造方法である。
【００１２】
また、本発明を実施するにあたり、導電パターンを形成した後に、機械的研磨法により基板表面を平坦化させることが好ましい。
このように実施することにより、導電パターンのパターニング精度が十分でなかった場合であっても、基板表面を平坦化させることができ、効果的にラビングすじの発生を抑えることができる。
【００１３】
また、本発明の更に別の態様は、上述したいずれかの液晶装置を備えた電子機器である。
すなわち、配向膜非形成領域にある導電パターンを埋め込み配線とし、ラビングすじの発生を抑えた液晶装置を備えることにより、表示ムラが少なく、画像表示特性に優れた電子機器を効率的に提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して、本発明の液晶装置、液晶装置の製造方法、及び液晶装置を含む電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
【００１５】
［第１実施形態］
本発明の第１実施形態は、基板上に配向膜及び導電パターンを備える液晶装置において、基板にはそれぞれ所定方向からラビング処理が施してあり、基板における配向膜が形成されていない配向膜非形成領域に存在する導電パターンが、基板表面に埋設してあることを特徴とする液晶装置である。
以下、図１〜８を適宜参照しながら、本発明の第１実施形態の液晶装置について、スイッチング素子としてＴＦＴ素子（Thin Film Transistor）を備えた素子基板と、カラーフィルタ層を備えた対向基板（カラーフィルタ基板）と、を含む液晶装置を例に採って説明する。ただし、本発明の液晶装置は、ＴＦＴ素子を備えたアクティブマトリクス型の液晶装置に限定されるものではなく、ＴＦＤ素子（Thin Film Diode）を備えた液晶装置や、パッシブマトリクス型の液晶装置であっても構わない。
なお、それぞれの図において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略する。
【００１６】
１．液晶装置
（１）基本構成
まず、本実施形態に係る液晶装置について説明する。ここで、図１に液晶装置１０の断面図を示す。さらに、図２に、液晶装置１０の外観を表す概略斜視図を示す。
これらの図に示されるように、液晶装置１０は、対向基板３０と素子基板６０とが、その周辺部においてシール材を介して貼り合わされ、それによって形成される間隙２１ａ内に液晶材料が配置されている。
【００１７】
（２）対向基板
対向基板３０は、ガラス等からなる基体３１上に、着色層３７ｒ、３７ｇ、３７ｂと、対向電極３３と、リタデーションを最適化するための層厚調整層４１と、配向膜４５と、を主として備える基板である。
ここで、対向電極３３とは、ＩＴＯ（インジウムスズ酸化物）等によって表面全域に形成された面状電極である。また、この対向電極３３の下層には、素子基板６０側の画素電極６３に対応するように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）等のカラーフィルタエレメントとしての着色層３７ｒ、３７ｇ、３７ｂが配置されている。そして、この着色層３７ｒ、３７ｇ、３７ｂに隣接しており、画素電極６３に垂直方向にならない位置に、隣接色間の混色防止領域としてのブラックマトリクスすなわち遮光膜３９が設けられている。
【００１８】
（３）素子基板
素子基板６０は、ガラス等からなる基体６１上に、スイッチング素子としてのＴＦＴ素子６９と、透明な有機絶縁膜８１を挟んでＴＦＴ素子６９の上層に形成された画素電極６３と、を主として備える基板である。
ここで、画素電極６３とは、反射領域Ｒにおいては、反射表示を行うための光反射膜７９（６３ａ）を兼ねて形成されるとともに、透過領域Ｔにおいては、ＩＴＯなどにより透明電極６３ｂとして形成されている。また、この画素電極６３としての光反射膜７９は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等といった光反射性材料によって形成される。更に、この画素電極６３の上には、ポリイミド系の高分子樹脂からなる配向膜８５が形成されるとともに、この配向膜８５に対して、配向処理としてのラビング処理が施されている。
【００１９】
また、対向基板３０の外側（すなわち、図１の表面）には、位相差板４７が形成され、さらにその上に偏光板４９が形成されている。同様に、素子基板６０の外側（すなわち、図１の下側）表面には、位相差板８７が形成され、さらにその下に偏光板８９が形成されている。さらに、素子基板６０の下方にはバックライトユニット（図示せず）が配置される。
【００２０】
また、ＴＦＴ素子６９は、素子基板６０上に形成されたゲート電極７１と、このゲート電極７１の上で素子基板６０の全域に形成されたゲート絶縁膜７２と、このゲート絶縁膜７２を挟んでゲート電極７１の上方位置に形成された半導体層７０と、その半導体層７０の一方の側にコンタクト電極７７を介して形成されたソース電極７３と、さらに半導体層７０の他方の側にコンタクト電極７７を介して形成されたドレイン電極６６とを有する。
また、ゲート電極７１はゲートバス配線（図示せず）から延びており、ソース電極７３はソースバス配線（図示せず）から延びている。また、ゲートバス配線は素子基板６０の横方向に延びていて縦方向へ等間隔で平行に複数本形成されるとともに、ソースバス配線はゲート絶縁膜７２を挟んでゲートバス配線と交差するように縦方向へ延びていて横方向へ等間隔で平行に複数本形成される。
かかるゲートバス配線は液晶駆動用ＩＣ（図示せず）に接続されて、例えば走査線として作用し、他方、ソースバス配線は他の駆動用ＩＣ（図示せず）に接続されて、例えば信号線として作用する。
また、画素電極６３は、互いに交差するゲートバス配線とソースバス配線とによって区画される方形領域のうちＴＦＴ素子６９に対応する部分を除いた領域に形成されている。
【００２１】
また、有機絶縁膜８１は、ゲートバス配線、ソースバス配線及びＴＦＴ素子を覆って素子基板６０上の全域に形成されている。但し、有機絶縁膜８１のドレイン電極６６に対応する部分にはコンタクトホール８３が形成され、このコンタクトホール８３を介して画素電極６３とＴＦＴ素子６９のドレイン電極６６との導通がなされている。
また、かかる有機絶縁膜８１には、反射領域Ｒに対応する領域に、散乱形状として、山部と谷部との規則的な又は不規則的な繰り返しパターンから成る凹凸パターンを有する樹脂膜が形成されている。この結果、有機絶縁膜８１の上に積層される光反射膜７９（６３ａ）も同様にして凹凸パターンから成る光反射パターンを有することになる。但し、この凹凸パターンは、光透過量を低下させてしまうため、透過領域Ｔには形成されていない。
【００２２】
２．導電パターン構造
（１）基本的構成
次いで、配向膜非形成領域に存在する導電パターンの構造について説明する。
本発明における液晶装置１０は、図３（ａ）〜（ｂ）に示すように、基板６０上に配置してある導電パターン９９のうち、配向膜が形成されていない配向膜非形成領域（Ａ）に存在する導電パターン９７が、基体６１に埋設してあることを特徴とする。
これらの導電パターンは、図３（ａ）に示すように、ＴＦＴ素子６９と、ドライバＩＣ９１と、を電気的に接続する電気配線であって、導電膜に所定のパターニング処理を施すことにより、基板面内に格子状に配置することができる。すなわち、これらの導電パターンは、ＴＦＴ素子の各電極と接続される、ゲート線、ソース線、あるいは引き回し配線等に相当する。
また、図３（ａ）のＥＥ断面図として示される図３（ｂ）において、基板６０に埋設された配向膜非形成領域（Ａ）に存在する導電パターン９７と、配向膜形成領域（Ｂ）に存在する導電パターン９８と、は接続領域（Ｃ）において電気的に接続されている。
【００２３】
（２）断面形状
次いで、配向膜非形成領域（Ａ）にある導電パターン９７の断面形状について説明する。
かかる導電パターン９７は、その一部又は全部を、基体６１上に形成された溝部９５に埋設するように形成されており、用途に合わせて様々な断面形状を採用することができる。
より具体的には、図４（ａ）に示すように、溝部９５ａの断面形状及び導電パターン９７ａの断面形状を、共に台形形状とすることが好ましい。
この理由は、基体６１上に溝部９５ａを形成する手法として、ウェットエッチングを用いたような場合には、開口部の広い形状が比較的容易に形成することができ、作業を簡素化することができるためである。また、開口部側が広い形状であれば、導電パターンをスパッタリング法等により形成する場合であっても、溝部９５ａ内部に空隙が形成されにくく、導電パターンを安定的に形成することができるためである。
なお、ここで示される断面形状は、導電パターンの延在方向と直交する面で切断した際の断面形状に相当する。
【００２４】
また、図４（ｂ）に示すように、溝部９５ｂの断面形状及び導電パターン９７ｂの断面形状を、共に半円形状とすることが好ましい。
この理由は、溝部の内側側面を連続的な曲面とすることで、導電パターンをスパッタリング法等により形成する場合に、溝部９５ｂ内部に空隙が形成されにくく、導電パターンを安定的に形成することができるためである。また、矩形形状とした場合と比較して、角部分が存在しないことから、基板との密着性の高い導電パターンとすることができる。
【００２５】
また、図４（ｃ）に示すように、導電パターンの一部が基体６１に埋設してある構成とする場合に、溝部の深さをｄ（μｍ）とし、導電パターンの高さをｈ（μｍ）とした場合に、｜ｄ−ｈ｜で表される値を０．２以下とすることが好ましい。
この理由は、かかる値が０．２以上となった場合には、ラビング部材の形状や材質にもよるが、導電パターン９７ｃ上を通過した際に、その段差の影響が顕著となるためである。
また、本発明の目的から、｜ｄ−ｈ｜は０であることが好ましいが、パターニング精度や、膜厚精度等の加工精度の問題から、実質的には、０．０１〜０．１８の範囲内の値とすることが好ましく、０．０１〜０．１の範囲内の値とすることがより好ましい。
また、本発明において、導電パターンの一部が埋設しているとは、図４（ｃ）に示すように、導電パターン９７を延在方向に対して直交する面で切断した断面において、その下側部分の一部が基板６１内に埋まっていることを意味している。
また、導電パターンの全部が埋設しているとは、導電パターン９７を延在方向に対して直交する面で切断した断面において、その断面が完全に基板６１内に埋まっている状態を意味している。言い換えれば、導電パターンの一部が埋設しているとは、（ｄ−ｈ）が負の値の場合に相当し、導電パターンの全部が埋設しているとは、（ｄ−ｈ）が０以上の値の場合に相当している。
【００２６】
また、上述したような埋め込みパターンは、基板に溝部を形成し、当該溝部に対して導電性材料を堆積させる方法を用いることが、製造工程の簡易化の点から好ましいが、他の方法としては、例えば、基体の上に導電パターンを形成し、当該導電パターンの周囲を絶縁性材料で埋めることにより、同様の埋め込みパターンを形成することも好ましい。
より具体的には、図４（ｄ）において、基体６１上に、厚さｈの導電パターン９７ｃ´を形成するとともに、当該導電パターン９７ｃ´の周囲に、絶縁性材料からなる絶縁層６１´を厚さｄまで堆積させることで、図４（ｃ）と同様の埋め込みパターンとすることができる。
ここで用いられる絶縁性材料としては、隣接する導電パターン間の電流リークを防止するものであれば特に限定されるものではないが、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂等を用いることができる。
【００２７】
また、図５（ａ）に示すように、導電パターンの一部が基板に埋設してあるとともに、埋設部分の幅（Ｌ１）を、非埋設部の幅（Ｌ２）よりも小さくしてあることが好ましい。
この理由は、埋設部分を備えることにより、断面積が広げることができ、導電パターンの配線抵抗の増大を抑制することができるためである。また、埋設部分よりも幅の広い非埋設部分を備えることにより、基板との密着性を維持することができるためである。
したがって、配線抵抗を維持しつつ、パターニング処理する際に発生する剥離等の不具合を防止することができる。
すなわち、埋設部分の幅（Ｌ１）と、非埋設部分の幅（Ｌ２）と、の比（Ｌ１／Ｌ２）×１００（％）の値を、１０〜９０（％）の範囲内の値とすることにより、配線抵抗の抑制と、基板との密着性と、をバランス良く維持することができる。
しかしながら、（Ｌ１／Ｌ２）×１００（％）で表される値が過度に大きくなりすぎた場合、基板との密着性が維持しきれずに剥離等の問題が生じる場合がある。また、逆にかかる値が過度に小さすぎる場合には、埋設部分による配線抵抗の増大を十分抑制できず、表示特性に悪影響を与える場合がある。
したがって、（Ｌ１／Ｌ２）×１００（％）で表される値を、２０〜８０（％）の範囲内の値とすることが好ましく、３０〜７０（％）の範囲内の値とすることがより好ましい。
【００２８】
また、この埋設部分の深さ（ｄ１）を０．０１〜２（μｍ）の範囲内の値とすることが好ましい。
この理由は、埋設部分の深さ（ｄ１）を所定範囲内に制御することにより、配線抵抗の値を調整することができ、表示特性の向上に資することができるためである。
しかしながら、埋設部分の深さ（ｄ１）が、過度に大きすぎる場合には、深さ方向の加工精度が著しく低下し、所定形状の溝部を形成することが困難となる。また、逆に小さすぎる場合には、配線抵抗の調整が困難となる。したがって、かかる埋設部分の深さ（ｄ１）は、０．０５〜０．５（μｍ）の範囲内の値とすることが好ましく、０．１〜０．３（μｍ）の範囲内の値とすることがより好ましい。
【００２９】
また、非埋設部分の高さ（ｄ２）を０．０１〜２（μｍ）の範囲内の値とすることが好ましい。
この理由は、非埋設部分の高さ（ｄ２）を制御することにより、基板との密着性を維持しつつ、ラビング部材への衝撃を緩和することができるためである。
しかしながら、非埋設部分の高さ（ｄ２）が、過度に薄すぎる場合には、密着性を維持することができなくなる。また、逆に過度に厚すぎる場合には、ラビング部材への衝撃を緩和しきれずにラビングすじの発生原因となる場合がある。
したがって、かかる高さ（ｄ２）は、０．０５〜０．５（μｍ）の範囲内の値とすることが好ましく、０．１〜０．３（μｍ）の範囲内の値とすることがより好ましい。
【００３０】
また、図５（ｂ）に示すように、導電パターンの一部が基板に埋設してあるとともに、埋設部分の幅（Ｌ３）を、非埋設部の幅（Ｌ４）よりも大きくしてあることが好ましい。
この理由は、埋設部分を備えることにより、断面積が広げることができ、導電パターンの配線抵抗の増大を抑制することができるためである。また、埋設部分よりも幅の狭い非埋設部分を備えることにより、ラビング部材への衝撃を緩和しつつ、配向膜形成領域に存在する導電パターンとの接続領域において、段差を形成することなく、平面的かつ連続的に接続することができ、接続不良の発生を防止することができるためである。
すなわち、埋設部分の幅（Ｌ３）と、非埋設部分の幅（Ｌ４）と、の比（Ｌ３／Ｌ４）×１００（％）の値を１１０〜３００（％）の範囲内の値とすることにより、配線抵抗の抑制と、接続不良の防止と、をバランス良く維持することができる。しかしながら、（Ｌ３／Ｌ４）×１００（％）で表される値が過度に大きくなりすぎた場合、配向膜形成領域にある導電パターンとの接続が不安定になり、接続不良が発生する場合がある。また、逆にかかる値が過度に小さすぎる場合には、ラビング部材への衝撃を緩和しきれずにラビングすじが発生してしまう場合がある。
したがって、（Ｌ３／Ｌ４）×１００（％）で表される値を、１５０〜２５０（％）の範囲内の値とすることが好ましく、１８０〜２２０（％）の範囲内の値とすることがより好ましい。
【００３１】
また、この埋設部分の深さ（ｄ３）を０．０１〜２（μｍ）の範囲内の値とすることが好ましい。
この理由は、この深さ（ｄ３）を制御することにより、配線抵抗を調整することができ、表示特性の向上に資することができるためである。
しかしながら、埋設部分の深さ（ｄ３）が、過度に大きすぎる場合には、深さ方向の加工精度が著しく低下し、所定形状の溝部を形成することが困難となる。また、逆に小さすぎる場合には、配線抵抗の調整が困難となる。したがって、かかる埋設部分の深さ（ｄ３１）は、０．０５〜０．５（μｍ）の範囲内の値とすることが好ましく、０．１〜０．３（μｍ）の範囲内の値とすることがより好ましい。
【００３２】
また、非埋設部分の高さ（ｄ４）を０．０１〜２（μｍ）の範囲内の値とすることが好ましい。
この理由は、非埋設部分の高さ（ｄ４）を制御することにより、接続領域における接続不良の発生を防止しつつ、ラビング部材への衝撃を緩和することができるためである。
しかしながら、非埋設部分の高さ（ｄ４）が、過度に薄すぎる場合には、配向膜形成領域にある導電パターンとの、安定的な接続を維持することができなくなる。また、逆に過度に厚すぎる場合には、ラビング部材への衝撃を緩和しきれずにラビングすじの発生原因となる場合がある。
したがって、かかる高さ（ｄ４）は、０．０５〜０．５（μｍ）の範囲内の値とすることが好ましく、０．１〜０．３（μｍ）の範囲内の値とすることがより好ましい。
【００３３】
（３）平面構造
次いで、図６（ａ）〜（ｂ）において、配向膜非形成領域（Ａ）に存在する導電パターンの平面構造について説明する。
ここで、図６（ａ）〜（ｂ）は、ラビングローラと基板との位置関係を示す平面概略図であって、ラビングローラの回転方向を（Ｍ）、回転軸を（Ｚ）、基板のラビングローラに対する進行方向を（Ｌ）として表している。
また、図６（ａ）に示すように、導電パターン９９ｆのうち、ラビングローラ１９０の回転軸（Ｚ）と、配向膜非形成領域に存在する導電パターンの延在方向と、のなす角が０〜６０°の範囲内の値にある導電パターンを、選択的に埋め込みパターンとすることが好ましい。
すなわち、図６（ａ）における導電パターン９９ｆのうち、角度（θ）が０〜６０°の範囲内にある導電パターン９７ｆを埋め込みパターンとし、それ以外の導電パターン９７ｆ´を、基板平面上に形成する従来の導電パターン９７ｆ´とすることが好ましい。
この理由は、特定の延在方向を有する導電パターンを選択的に埋め込みパターンとすることで、埋め込みパターンを形成するための作業を簡素化するとともに、ラビングローラへの衝撃を効率的に抑えることができるためである。
【００３４】
また、図６（ｂ）に示すように、配向膜非形成領域（Ａ）に存在する導電パターンを、交互に埋め込みパターンとすることが好ましい。
すなわち、図６（ｂ）における導電パターン９９ｇのうち、埋め込みパターンとしての導電パターン９７ｇと、それ以外の導電パターン９７ｇ´と、を交互に配置することが好ましい。
この理由は、導電パターンの配線設計が微細化し、配線ピッチを狭小化させる必要が生じた場合であっても、隣接配線間の配線間距離を広げることができ、電流リークが発生しにくくなるためである。
【００３５】
（４）接続領域
次いで、図３（ｂ）に示した、配向膜非形成領域（Ａ）に存在する導電パターン９７と、配向膜形成領域（Ｂ）に存在する導電パターン９８と、の接続領域（Ｃ）は、その使用用途に合わせて様々な構造を採用することができる。
より具体的には、図７（ａ）に示す接続領域（Ｃ）の拡大断面図において、かかる接続領域（Ｃ）は、傾斜角（φ）の斜面を有していることが好ましい。
この理由は、導電パターンをスパッタリング法等の方法により形成する際に、一度の蒸着作業で、配向膜非形成領域（Ａ）に存在する導電パターン９７ｈと、配向膜形成領域（Ｂ）に存在する導電パターン９８ｈと、を同時に形成することができるためである。
このとき、傾斜角（φ）を１０〜８０°の範囲内の値とすることにより、安定的に接続領域を形成することができる。しかしながら、かかる傾斜角（φ）が大きくなりすぎる場合には、蒸着方向に対する射影面積が小さくなりすぎるため、断線する場合がある。
また、逆に小さすぎる場合には、段差Δｈを一定として考えた場合に、接続領域の表面積が過度に広がりすぎ、配線設計の縮小化を阻害する場合がある。したがって、かかる傾斜角（φ）の値としては、２０〜７０°の範囲内の値とすることが好ましく、３０〜６０°の範囲内の値とすることがより好ましい。
【００３６】
また、図７（ｂ）に示すように、配向膜形成領域（Ｂ）に存在する導電パターン９８ｉと、配向膜非形成領域（Ａ）に存在する導電パターン９７ｉと、が上下に重なるように配置した接続領域（Ｃ）とすることが好ましい。
より具体的には、配向膜非形成領域（Ａ）と配向膜形成領域（Ｂ）が、幅（Ｌ）だけ上下に重なるように配置した接続領域（Ｃ）とすることが好ましい。
この理由は、接続領域における導電パターンの断面積を、幅（Ｌ）の値を変更することにより変化させることができ、導電パターンの配線抵抗を調整することができるためである。
つまり、幅（Ｌ）の値を大きくした場合には、かかる接続領域における配線抵抗が下がり、優れた表示特性を得ることができるが、大きすぎる場合には、接続領域の表面積が過度に広がりすぎ、配線設計の縮小化を阻害する場合がある。したがって、かかる幅（Ｌ）の値としては、０．０１〜１（μｍ）の範囲内の値とすることが好ましく、０．０５〜０．５（μｍ）の範囲内の値とすることがより好ましい。
【００３７】
（５）ドライバＩＣとの接続
次いで、図３（ｂ）における、配向膜非形成領域（Ａ）に存在する導電パターン９７と、ドライバＩＣ９１との接続部（Ｄ）について説明する。
かかる接続部（Ｄ）は、導電パターン９７の形状及びドライバＩＣの端子部の形状に合わせて、様々な構成を採ることができる。
より具体的には、図８（ａ）に示すように、配向膜非形成領域（Ａ）であって、ドライバＩＣ９１とＴＦＴ素子６９とを電気接続するための導電パターン９７ｊと、ドライバＩＣ９１とフレキシブル基板９３とを電気接続するための導電パターン９７ｊ´と、を共に埋め込みパターンとすることが好ましい。
この理由は、配向膜非形成領域（Ａ）内に存在する導電パターンのほぼ全体を埋め込みパターンとすることができ、ラビングすじの発生を効果的に抑制することができるためである。
また、図８（ｂ）に示すように、ドライバＩＣ９１とＴＦＴ素子６９とを電気接続するための導電パターン９７ｋと、ドライバＩＣ９１とフレキシブル基板９３とを電気接続するための導電パターン９７ｋ´とを、その接続部分において、部分的に非埋め込みパターンとすることが好ましい。
この理由は、ドライバＩＣ９１における端子部分の構造を、従来通りの構造とすることができ、設計変更することなく、埋め込みパターンに対応させることができるためである。
また、図８（ｃ）に示すように、配向膜非形成領域（Ａ）であって、ドライバＩＣ９１とＴＦＴ素子６９とを電気接続するための導電パターン９７ｍと、ドライバＩＣ９１とフレキシブル基板９３とを電気接続するための導電パターン９７ｍ´と、のいずれか一方を埋め込みパターンとし、他方を非埋め込みパターンとすることが好ましい。
この理由は、配向膜非形成領域（Ａ）において、埋め込みパターンの範囲を広くすることができるとともに、ドライバＩＣ９１の端子部の設計変更も少なくすることができ、ラビングすじの抑制と、ドライバＩＣの製造容易性と、をバランス良く発揮することができるためである。
【００３８】
［第２実施形態］
第２実施形態は、基板上に配向膜及び導電パターンを備える液晶装置の製造方法において、基板表面に溝部を形成する工程と、基板表面に導電性材料を積層して導電層を形成する工程と、導電層をパターニングして、溝部に埋設するように導電パターンを形成する工程と、基板表面に対して、それぞれ所定方向からラビング処理を施す工程と、を含むことを特徴とする液晶装置の製造方法である。
以下、図９〜図１３を適宜参照しながら、第２実施形態について詳細に説明する。また、本実施形態における液晶装置は、スイッチング素子としてＴＦＴ素子を用いたアクティブマトリックス構造を有する素子基板と、カラーフィルタを備えた対向基板とから構成してある場合を例に採って説明する。
【００３９】
１．素子基板の製造工程
（１）溝部の形成工程
まず、図９中Ｓ１として示される溝部の形成工程を実施する。かかる溝部の形成工程は、図１０〜図１１に示すように、ガラス等の透明性材料から形成される基体６１上に、ウェットエッチング法またはドライエッチング法を用いて、所定形状の溝部を形成する工程である。
より具体的には、感光性樹脂材料を基体６１上に塗布して樹脂層を形成する塗布工程と、この樹脂層に対してパターン露光する露光工程と、この樹脂層に現像液を適用してエッチングマスクとしての樹脂膜を形成する現像工程と、この樹脂膜の開口部分を選択的にエッチングして、所定形状の溝部を形成するエッチング工程と、から構成される。
【００４０】
（１）−１  塗布工程
まず、塗布工程を実施する。塗布工程は、図１０（ａ）に示すように、所定の顔料を分散させた感光性樹脂材料を、基体６１上に塗布し、樹脂層１２５Ｘを形成する工程である。このとき、用いる感光性樹脂材料の種類としては、感光した部分が現像液に対して可溶化するポジ型と、感光した部分が不溶化するネガ型と、のいずれも好適に用いることができるが、本実施形態においては、ポジ型を用いた場合を例に採って説明する。
また、樹脂層１２５Ｘの厚さとしては、露光条件に応じて変更することができ、特に限定されるものではないが、過度に薄い場合には、基体表面が部分的に露出して、パターン不良を発生させる場合がある。また、逆に厚い場合には、後述する現像工程において作業性を低下させる場合がある。したがって、かかる樹脂層の厚さとしては、０．１〜１０（μｍ）の範囲内の値とすることが好ましく、１〜５（μｍ）の範囲内の値とすることがより好ましい。
【００４１】
（１）−２  露光工程
次いで、露光工程を実施する。かかる露光工程は、図１０（ｂ）に示すように、基体６１の上方に配置されたフォトマスク１１１を介して、ｉ線等のエネルギー線Ｌを照射することにより、樹脂層１２５Ｘを部分的に感光させ、パターン露光する工程である。
このとき、フォトマスク１１１として、部分的に光透過率を異ならせたハーフトーンマスクを用いたり、エネルギー線Ｌの照射強度を変更しながら、複数回露光を行う多段階露光を行うことが好ましい。
この理由は、樹脂層１２５Ｘの深さ方向に対して露光量に差をつけることができ、溝部の底面形状を所望の形状とすることができるためである。
【００４２】
（１）−３  現像工程
次いで、現像工程を実施する。かかる現像工程は、図１０（ｃ）に示すように、潜像形成された樹脂層に対して、所定の現像液Ｄを適用してパターン形成し、所定形状の樹脂膜１２５を形成する工程である。このとき、現像液Ｄは、図１０（ｃ）に示すように、スリット状のノズル４２を、基板平面と平行して移動させながら滴下しても良く、基板中心部の上方にシャワーノズルを設置し、霧状に滴下しても良い。
【００４３】
（１）−４  エッチング工程
次いで、エッチング工程を実施する。かかるエッチング工程は、図１１（ａ）に示すように、所定パターンのエッチングマスク１２５を備えた基体６１を、弗酸等のエッチング液１７９に対して浸漬させることにより、基体６１上に、エッチングマスク１２５のパターンに対応する溝部９５を、形成する工程である。
このとき、エッチング液としては、ガラスに対する可溶性を備えたものであれば特に限定されるものではないが、形成する溝部の断面形状や、エッチングレートとの関係から、弗酸と弗化アンモニウムとの混合液とすることが好ましい。また、この混合比としては、弗酸：弗化アンモニウムを１：１０〜１０：１の範囲内の値とすることが好ましく、１：３〜３：１の範囲内の値とすることがより好ましい。
その後、この基体６１を濃硫酸等に浸漬させて、残留しているエッチングマスクを除去することで、所定形状の溝部９５を備えた基体６１とすることができる。
【００４４】
また、このエッチング工程は、ドライエッチング法を用いても同様に実施することができる。
より具体的には、まず、図１１（ｂ）に示すように、表面にエッチングマスク１２５を備えた基体６１を、減圧チャンバー１７１内に載置する。
次いで、減圧チャンバー１７１内に、ＳＦ４、ＳＦ６等の反応性ガスを主成分としたエッチングガス１７４をチャンバー内部に流入させるとともに、基体６１表面近傍に配置した電極１７０と、基体６１との間に所定周波数の交流電圧を印加する。このとき、反応性ガスと振動電界との間の相互作用によりフッ素ラジカルからなるプラズマ領域１７５が形成される。このように生成されたフッ素ラジカルと基体６１表面とが繰り返し衝突することにより、露出している基体表面は物理的かつ化学的にエッチングされ、所定形状の溝部を形成することができる。
【００４５】
（２）導電パターンの形成工程
次いで、図９中Ｓ２として示される導電パターンの形成工程を実施する。かかる導電パターンの形成工程は、基体６１上に形成された溝部９５に埋めるように導電性材料を堆積させ、溝部９５に対応した導電パターンを形成する工程である。
より具体的には、まず、表面に溝部を備えた基体に対して、スパッタリング法等の方法により、導電性材料からなる導電膜を形成する。次いで、この導電膜に対して、塗布工程と、露光工程と、現像工程と、エッチング工程と、からなるパターン形成処理を順次実施することで、埋め込みパターンを形成する工程である。
【００４６】
（２）−１  導電膜の形成工程
まず、導電膜の形成工程を実施する。かかる導電膜の形成工程は、図１２（ａ）に示すように、基体６１上に、スパッタリング法や電子ビーム蒸着法を用いて、クロム、タンタル、モリブデン等の導電性材料からなる導電膜９９Ｘを形成する工程である。
このとき、導電膜９９Ｘの厚さとしては、溝部９５の深さと対応させて決定することが好ましい。この理由は、溝部９５の形状によっては、その内部が導電膜で埋まりきらずに、内部に空隙が形成されてしまったり、溝部に段差が残ったりしてしまう場合があるためである。したがって、かかる導電膜の厚さとしては、０．０１〜２（μｍ）の範囲内の値とすることが好ましく、０．０５〜０．５（μｍ）の範囲内の値とすることがより好ましい。
【００４７】
（２）−２  塗布工程及び露光工程
次いで、このようにして形成した導電膜に所定パターンを形成するためのパターニング処理を実施する。まず、図１２（ｂ）に示すように、導電膜９９Ｘ上に感光性樹脂材料を塗布するとともに、この感光性樹脂材料に対して、露光処理及び現像処理を実施することにより、所定形状のエッチングマスク１２６を形成することができる。
このとき、このエッチングマスク１２６の形状としては、溝部９５に対応する位置が被覆してあり、それ以外の部分が開口してある形状とすることができる。
なお、ここで用いられる塗布、露光、現像の各処理条件は、上述した溝部の形成工程において説明した条件と同様とすることができる。
【００４８】
（２）−３  エッチング工程
次いで、この導電膜９９Ｘに対して、エッチング処理を実施する。かかるエッチング処理の条件としては、例えば、導電膜としてＣｒ層を用いた場合、過塩素酸（ＨＣｌＯ4）と、硝酸第二セリウムアンモニウム（Ｃｅ（ＮＨ4）2（ＮＯ3）6）と、水（Ｈ2Ｏ）と、からなる混合液を用いてエッチング処理することができる。
また、かかるエッチング液の混合比としては、エッチング液の全体量に対して、過塩素酸を５〜１０（重量％）、硝酸第二セリウムアンモニウムを１０〜２０（重量％）、水を７０〜８０（重量％）の範囲内の値とすることができる。
なお、このようなエッチング液は、導電膜の材質や形状に合わせて、液組成、混合比等を適宜変更することができる。その結果、図１２（ｃ）に示すように、溝部９５に導電パターン９９が埋設してある基体６１を形成することができる。
なお、この導電膜の形成工程は、後述するＴＦＴ素子の形成工程における、ゲート電極、ソース電極、ドレイン電極等の電極形成工程と同様の方法とすることができる。すなわち、これら各電極と導電パターンとは同時に形成することができる。
【００４９】
また、このエッチング工程を施した場合であっても、加工条件によっては、基体６１表面が十分に平坦とならない場合がある。このような場合には、導電パターンを形成した後に、機械的研磨法により、基板表面を平坦化させることが好ましい。
より具体的には、導電パターン９９を形成した基体６１表面を、所定の研磨布を当接させて平坦化させたり、特定の段差を選択的に研磨する研磨ブレード等を用いて、局所的に研磨することにより、さらに平坦度の高い基板を形成することができる。
【００５０】
（３）ＴＦＴ素子の形成工程
次いで、図９中Ｓ３として示されるＴＦＴ素子の形成工程を実施する。かかるＴＦＴ素子の形成工程は、素子基板の基体上に金属膜および絶縁膜を形成し、パターニングすることにより、図１３（ａ）に示すように、ＴＦＴ素子等のスイッチング素子を形成する工程である。
スイッチング素子を形成するにあたり、基体６１上に、ゲート電極７１を形成する。このゲート電極７１は、例えば、クロム、タンタル、モリブデン等の低抵抗材料から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。
【００５１】
次いで、このゲート電極７１上に、絶縁層としてのゲート絶縁膜７２を形成する。このゲート絶縁膜７２は、窒化シリコン（ＳｉＮx）、酸化シリコン（ＳｉＯx）等の電気絶縁材料を積層させて形成することができる。
次いで、このゲート絶縁膜７２上に、ａ−Ｓｉ、多結晶シリコン、ＣｄＳｅ等の半導体材料を積層させて半導体層７０を形成することができる。さらに、この半導体層７０の両端部分に、ドープトａ−Ｓｉ等によりコンタクト電極７７を形成することができる。
最後に、このコンタクト電極７７と接触するように、ソース電極７３及びそれと一体をなすソースバス配線並びにドレイン電極６６を形成することができる。このとき、ソース電極７３、ソースバス配線（図示せず）及びドレイン電極６６は、例えばチタン、モリブデン、アルミニウム等の低抵抗材料を、スパッタリング法や電子ビーム蒸着法を用いることで形成することができる。
このようにＴＦＴ素子を形成する場合には、ゲート電極、ソース電極、あるいはドレイン電極は、導電性材料を基板表面に蒸着させることにより形成することができる。すなわち、上述した導電パターンを形成する方法と同一であることから、これらの電極を形成する工程と、導電パターンを形成する工程と、は同一工程として実施することで、工程簡略化に資することができる。
【００５２】
（４）画素電極等の形成工程
次いで、図９中Ｓ４として示される画素電極等の形成工程を実施する。かかる画素電極等の形成工程は、主に、ＴＦＴ素子等を外部衝撃から保護するための保護膜を形成する工程と、この保護層に対して、透明導電膜等を蒸着することにより画素電極を形成する工程と、から構成される。
より具体的には、図１３（ｂ）に示すように、表面にＴＦＴ素子を備えた基体６１に対して、透明性樹脂材料を塗布し、所定のパターニング処理を実施することにより、コンタクトホール８３を備えた保護膜８１を形成することができる。
次いで、対向電極と相対する位置に、スパッタリング法等により透明導電膜することにより、画素電極６３を形成する。
【００５３】
（５）配向膜形成工程
次いで、図９中Ｓ５として示される配向膜の形成工程を実施する。かかる配向膜の形成工程は、図１３（ｃ）に示すように、ポリイミド樹脂等からなる配向膜８５を形成する工程である。かかる配向膜８５は、後述するラビング処理を実施することにより、液晶配向の制御機能を備えた配向膜とすることができる。
【００５４】
（６）ラビング処理
次いで、図９中Ｓ６として示されるラビング処理工程を実施する。かかるラビング処理は、配向膜８５を備えた基板６０に対して、図６に示すように、所定方向Ｍに回転したラビング部材１９０に対して、矢印Ｌの方向に基板６０を挿入することにより、両者が接触し、かかる配向膜上に凹凸形状を形成するものである。
このとき、配向膜８５は、基板全面には形成されず、主に液晶材料が配置される画像表示領域に形成されるため、配向膜形成領域と、配向膜非形成領域と、が基板表面上に混在することとなる。しかしながら、本発明において、配向膜非形成領域に存在する導電パターンを埋め込みパターンとすることにより、かかるラビング処理を実施した場合であっても、ラビング部材と導電パターンとの接触による衝撃を緩和することができ、ラビングむらの発生の少ない液晶装置とすることができる。
【００５５】
２．対向基板の製造工程
（１）遮光膜の形成工程
次に、対向基板３０の製造方法について説明する。
図９中Ｓ１´として示される遮光膜の形成工程は、図１に示すように、基体３１上に、それぞれの画素領域に対応する複数の開口部を備えた遮光膜３９を形成する工程であえる。
このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。ただし、膜厚が薄い場合であっても遮光性を確保することができるとともに、遮光膜３９による段差を小さくすることができることから、クロム等の金属膜を遮光膜として使用することが好ましい。
かかる金属膜を用いて遮光膜３９を形成する場合には、例えば、クロム（Ｃｒ）等の金属材料を蒸着法等により第１の基体３１上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
【００５６】
（２）カラーフィルタ層等の形成工程
次いで、図９中Ｓ２´として示されるカラーフィルタ層等の形成工程は、遮光膜３９が形成された基板３１上に、カラーフィルタ層３７を形成する工程と、リタデーション調整のための層厚調整層４１を形成する工程と、から構成される。
かかるカラーフィルタ層３７は、例えば、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、遮光膜３９が形成された基板３１上に、スピンコータやスリットコータを用いて塗布し、これにパターン露光、現像処理を順次施すことによって形成することができる。そして、色毎に上記工程を繰り返すことにより、複数色のカラーフィルタ層３７ｒ、３７ｇ、３７ｂを配列形成する。
【００５７】
次いで、基板３１上に全面的に光硬化性又は熱硬化性の樹脂材料を塗布するとともに、フォトリソグラフィ法を用いてパターニングを施し、少なくとも表示領域に相当する領域に、タデーション調整のための層厚調整層４１を形成する。
かかる樹脂材料としては、例えば、などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコータやスリットコータなどを用いて塗布することができる。
【００５８】
（３）対向電極等の形成工程
次いで、図９中Ｓ３´として示される対向電極層の形成工程は、ＩＴＯ等の透明導電材料からなる対向電極を形成する工程と、液晶を配向制御するための配向膜４５を形成する工程と、から構成される。
かかる対向電極は、層厚調整層４１上に全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電体材料からなる透明導電層をスパッタリング法により形成した後、フォトリソグラフィ法を用いてパターニングを施すことにより、対向電極３３を形成する。
次いで、素子基板において形成した配向膜８５と同様の方法を用いて、対向基板上にも配向膜４５を形成する。
【００５９】
（４）ラビング処理
次いで、図９中Ｓ４´として示されるラビング処理工程は、素子基板の製造工程におけるＳ６に示されるラビング処理工程と同様の条件で実施することができる。
【００６０】
３．貼合工程等
次いで、図９中Ｓ７として示される貼合工程は、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する工程である。
このようにして形成された一対の基板に対して、シール材の一部に設けられた注入口から液晶材料を注入し、封止材２５等により封止することにより、間隙内部に液晶材料を備えた液晶パネルを形成することができる。
【００６１】
４．後工程
次いで、図９中Ｓ８として示される後工程は、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）４７、７７及び偏光板４９、７９を配置したり、ドライバを実装する工程である。これらの工程を経て、本発明における液晶装置１０を製造することができる。
【００６２】
［第３実施形態］
本発明に係る第３実施形態として、第１実施形態の液晶装置を備えた電子機器について具体的に説明する。
図１４は、本発明の電子光学装置を備えた電子機器３００の概略構成図である。この電子機器３００の例では、液晶装置等の電子光学装置３１０と、これを制御するための制御手段３２０と有している。そして、電子光学装置３１０を、パネル構造体３１０ａと、半導体素子（半導体素子）等で構成される駆動回路３１０ｂと、に概念的に分けて描いてある。また、制御手段３２０は、表示情報出力源３３１と、表示情報処理回路３３２と、電源回路３３３と、タイミングジェネレータ３３４とから構成してある。
さらに、表示情報出力源３３１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ３３４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路３３２に供給するように構成されている。
【００６３】
また、表示情報処理回路３３２は、シリアルーパラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３１０ｂへ供給するように構成してある。さらに、駆動回路３１０ｂは、第１の電極駆動回路、第２の電極駆動回路及び検査回路を含み、電源回路３３３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
よって、本実施形態の電子機器は、配向膜非形成領域に存在する導電パターンを埋め込みパターンとすることにより、ラビングすじの発生を抑えた電気光学装置装置を備えているために、画像表示特性に優れた電子機器とすることができる。
【産業上の利用可能性】
【００６４】
本発明の液晶装置、液晶装置の製造方法及び電子機器によれば、基板上に形成してある導電パターンにおいて、配向膜の形成されない配向膜非形成領域に存在する導電パターンの全部又は一部を、基板に埋設することで、ラビング部材と導電パターンとの接触時の衝撃を和らげ、ラビング部材の表面の歪みを緩和してラビングすじの発生を抑えることができる。
したがって、本発明に係る液晶装置の製造方法によって得られた液晶装置、およびそれを備えた電子機器は、高品位であって、高い経済性を発揮することができる。したがって、電子機器として、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器に適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の液晶装置を示す概略断面図である。
【図２】本発明の液晶装置を示す概略斜視図である。
【図３】（ａ）〜（ｂ）は、それぞれ素子基板の平面図及び断面図である。
【図４】（ａ）〜（ｄ）は、本発明に係る導電パターンの一例を示す断面図である。（その１）
【図５】（ａ）〜（ｂ）は、本発明に係る導電パターンの一例を示す断面図である。（その２）
【図６】（ａ）〜（ｂ）は、ラビング部材と導電パターンとの平面方向の位置関係を説明するために供する図である。
【図７】（ａ）〜（ｂ）は、接続領域（Ｃ）の一例を示す断面図である。
【図８】（ａ）〜（ｃ）は、ドライバＩＣとの接続部（Ｄ）の一例を示す断面図である。
【図９】本発明における液晶装置の製造方法を示すフロー図である。
【図１０】（ａ）〜（ｃ）は、本発明における素子基板の製造方法を示す図である。（その１）
【図１１】（ａ）〜（ｂ）は、本発明における素子基板の製造方法を示す図である。（その２）
【図１２】（ａ）〜（ｃ）は、本発明における素子基板の製造方法を示す図である。（その３）
【図１３】（ａ）〜（ｃ）は、本発明における対向基板の製造方法を示す図である。
【図１４】本発明における電子機器を説明するために供するブロック図である。
【図１５】従来の液晶装置を説明するために供する図である。（その１）
【図１６】従来の液晶装置を説明するために供する図である。（その２）
【符号の説明】
【００６６】
１０：液晶装置、２３：シール材、２３ａ：注入口、３０：対向基板、３１：基体、３３：対向電極、４５：配向膜、６０：素子基板、６１：基体、６３：画素電極、６５：データ線、６９：ＴＦＴ素子、８５：配向膜、９５：溝部、９７：導電パターン、１１１：フォトマスク、１２５：樹脂層、１９０：ラビング部材
【図１】
2007121792.tif 000003
【図２】
2007121792.tif 000004
【図３】
2007121792.tif 000005
【図４】
2007121792.tif 000006
【図５】
2007121792.tif 000007
【図６】
2007121792.tif 000008
【図７】
2007121792.tif 000009
【図８】
2007121792.tif 000010
【図９】
2007121792.tif 000011
【図１０】
2007121792.tif 000012
【図１１】
2007121792.tif 000013
【図１２】
2007121792.tif 000014
【図１３】
2007121792.tif 000015
【図１４】
2007121792.tif 000016
【図１５】
2007121792.tif 000017
【図１６】
2007121792.tif 000018