(57)【要約】      （修正有）【課題】ＣＬＡＤ装置をも含めた網内上位装置及び回線終端装置間の導通試験を行うことが可能なＡＴＭネットワーク装置を提供する。【解決手段】網内上位装置内に、ＡＴＭセル化されたＡＴＭテスト信号を生成してこれをＣＬＡＤ装置に送出した際にＣＬＡＤ装置からの帰還ＡＴＭテスト信号に対して誤り検出及びＡＴＭセルとしての伝送エラー検出を行いその検出結果を導通試験結果として得る導通試験手段を設ける。更に、ＣＬＡＤ装置内に、テスト信号を生成しこれを回線終端装置に送出する試験信号生成手段と、回線終端装置から帰還せしめられたテスト信号をＡＴＭセル化したものをセル分解して帰還テスト信号を生成するＡＴＭ／ＳＴＭ変換手段と、帰還テスト信号中に誤りビットがあるか否かを検出する試験信号検出手段と、この検出された誤りビットの数だけ上記帰還ＡＴＭテスト信号中における各ビットを誤りビットに置換する誤りビット置換手段と、を設ける。【選択図】図３
2007096598.tif 000002
【特許請求の範囲】
【請求項１】
ＡＴＭネットワーク上の網内上位装置と、回線交換方式の回線終端装置との接続を為すＣＬＡＤ装置とを含むＡＴＭネットワーク装置であって、
前記網内上位装置は、ＡＴＭセル化されたＡＴＭテスト信号を生成してこれを前記ＣＬＡＤ装置に送出した際に前記ＣＬＡＤ装置から帰還せしめられた帰還ＡＴＭテスト信号に対して誤り検出及びＡＴＭセルとしての伝送エラー検出を行いその検出結果を導通試験結果として得る導通試験手段を備え、
前記ＣＬＡＤ装置は、テスト信号を生成しこれを前記回線終端装置に送出する試験信号生成手段と、
前記回線終端装置から帰還せしめられた前記テスト信号をＡＴＭセル化したものをセル分解して帰還テスト信号を生成するＡＴＭ／ＳＴＭ変換手段と、
前記帰還テスト信号中に誤りビットがあるか否かを検出する試験信号検出手段と、
前記試験信号検出手段によって検出された前記誤りビットの数だけ前記帰還ＡＴＭテスト信号中における各ビットを誤りビットに置換する誤りビット置換手段と、を備えたことを特徴とするＡＴＭネットワーク装置。
【請求項２】
前記ＡＴＭ／ＳＴＭ変換手段は、前記テスト信号をＡＴＭセル化した信号を第１回線に送出すると共に、第２回線を介して供給された信号をセル分解して帰還テスト信号を生成する変換回路と、
前記第１回線上に送出された信号を前記第２回線を介して前記変換回路に帰還させるループ回路と、を含むことを特徴とする請求項１記載のＣＬＡＤ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＴＭ(Asynchronous Transfer Mode)ネットワーク上の網内上位装置と、ＡＴＭ化された信号を回線交換方式、いわゆるＳＴＭ(Synchronous Transfer Mode)信号に変換すると共にかかるＳＴＭ信号をＡＴＭ信号に変換するＣＬＡＤ(Cell Assemble / Disassemble)装置とを含むＡＴＭネットワーク装置に関する。
【背景技術】
【０００２】
現在、マルチメディアインフラストラクチャとして、音声・映像データ等の各種の情報データを全て固定長のパケット（以下、セルと称する）で多重伝送するＡＴＭネットワークが着目されている。ＡＴＭネットワークには網内上位装置が接続され、この網内上位装置に、加入者ユーザ側の回線終端装置が接続される。ＡＴＭネットワークのサービス提供者は、新たな加入者が出現すると、そのユーザ宅に設置された回線終端装置及び網内上位装置間の導通試験を以下の如く行う。
【０００３】
先ず、ＡＴＭ通信サービス提供者は、回線終端装置及び網内上位装置間の下り回線からの信号がそのまま上り回線へと折り返すように、回線終端装内において両者を接続させるべき設定を行う。次に、網内上位装置側から下り回線を介してテスト信号を回線終端装置へ送出させ、このテスト信号が上り回線を介して網内上位装置側にそのまま戻ってきたか否かを判定することにより、導通の良否を試験するのである。
【０００４】
ところで、ＡＴＭネットワーク構築が進むに従い、既存の回線交換方式によるネットワークとの相互リンクが必要とされてきた。かかる相互リンクを実現するには、回線交換方式に基づくＳＴＭ信号を固定長のブロック毎にセル化してＡＴＭセル信号に変換すると共にかかるＡＴＭセル信号をセル毎に分解してＳＴＭ信号に変換するＡＴＭ／ＳＴＭ変換機能を備えたＣＬＡＤ装置が不可欠となる。
【０００５】
そこで、既存の回線交換方式によって伝送を行うＳＴＭ回線終端装置及びＣＬＡＤ装置間の導通試験を実施することが提案された（例えば特許文献１参照）。
【０００６】
ところが、かかる導通試験では、あくまでＳＴＭ回線終端装置及びＣＬＡＤ装置間の導通試験であり、網内上位装置及びＳＴＭ回線終端装置間の導通試験をＣＬＡＤ装置を含めた形態で実施できるものではなかった。
【特許文献１】特開２００２−２１７９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、回線交換方式の回線終端装置及び網内上位装置間の導通試験をＣＬＡＤ装置を含めた形態で実行することができるＡＴＭネットワーク装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明によるＡＴＭネットワーク装置は、ＡＴＭネットワーク上の網内上位装置と、回線交換方式の回線終端装置との接続を為すＣＬＡＤ装置とを含むＡＴＭネットワーク装置であって、前記網内上位装置は、ＡＴＭセル化されたＡＴＭテスト信号を生成してこれを前記ＣＬＡＤ装置に送出した際に前記ＣＬＡＤ装置から帰還せしめられた帰還ＡＴＭテスト信号に対して誤り検出及びＡＴＭセルとしての伝送エラー検出を行いその検出結果を導通試験結果として得る導通試験手段を備え、前記ＣＬＡＤ装置は、テスト信号を生成しこれを前記回線終端装置に送出する試験信号生成手段と、前記回線終端装置から帰還せしめられた前記テスト信号をＡＴＭセル化したものをセル分解して帰還テスト信号を生成するＡＴＭ／ＳＴＭ変換手段と、前記帰還テスト信号中に誤りビットがあるか否かを検出する試験信号検出手段と、前記試験信号検出手段によって検出された前記誤りビットの数だけ前記帰還ＡＴＭテスト信号中における各ビットを誤りビットに置換する誤りビット置換手段と、を備える。
【発明の効果】
【０００９】
本発明によるＡＴＭネットワーク装置によれば、導通試験結果を網内上位装置側に通知する手段を要することなく、ＣＬＡＤ装置をも含めた網内上位装置及び回線終端装置間の導通試験を行うことが可能になる。
【発明を実施するための最良の形態】
【００１０】
網内上位装置内に、ＡＴＭセル化されたＡＴＭテスト信号を生成してこれをＣＬＡＤ装置に送出した際にＣＬＡＤ装置から帰還せしめられた帰還ＡＴＭテスト信号に対して誤り検出及びＡＴＭセルとしての伝送エラー検出を行いその検出結果を導通試験結果として得る導通試験手段を設ける。更に、ＣＬＡＤ装置内に、テスト信号を生成しこれを回線終端装置に送出する試験信号生成手段と、回線終端装置から帰還せしめられたテスト信号をＡＴＭセル化したものをセル分解して帰還テスト信号を生成するＡＴＭ／ＳＴＭ変換手段と、帰還テスト信号中に誤りビットがあるか否かを検出する試験信号検出手段と、この検出された誤りビットの数だけ上記帰還ＡＴＭテスト信号中における各ビットを誤りビットに置換する誤りビット置換手段と、を設ける。
【実施例１】
【００１１】
以下に、本発明の実施例について添付の図面を参照して詳細に説明する。
【００１２】
図１は、本発明によるＡＴＭネットワークシステムの概略を示す図である。
【００１３】
図１において、ＡＴＭネットワーク１上には、ＡＴＭ通信サービス提供者による施設としての局舎２が複数設けられている。各局舎２には、網内上位装置２０及びＣＬＡＤ装置２１が設けられている。網内上位装置２０は、下り回線Ｓ１及び上り回線Ｓ２各々を介してＡＴＭネットワーク１と接続されている。又、網内上位装置２０には、下り回線Ｓ１１及び上り回線Ｓ１２を介して、ユーザ宅に設置されているＳＴＭ回線終端装置３が接続されている。ユーザ端末装置４は、ユーザによって入力された音声、映像、文字、又はＰＣ（パーソナルコンピュータ）データの如きユーザデータをＳＴＭ信号に変換してこれをＳＴＭ回線終端装置３に供給する。又、ユーザ端末装置４は、ＳＴＭ回線終端装置３から供給されたＳＴＭ信号にて示される映像及び文字データ等に対応した画像表示を行うと共に、かかるＳＴＭ信号によって示される音声データに対応した音響出力、並びにＰＣデータに対応した各種出力処理を行う。
【００１４】
ここで、上記ＳＴＭ回線終端装置３、ＣＬＡＤ装置２１及び網内上位装置２０各々には、回線の導通試験を実施する為の試験用回路が組み込まれている。
【００１５】
図２は、かかる試験用回路が搭載されたＳＴＭ回線終端装置３、ＣＬＡＤ装置２１及び網内上位装置２０各々の内部構成の一例を示す図である。
【００１６】
図２において、網内上位装置２０内には、第１試験信号生成検出回路１０２及びエラー集計回路１０３が設けられている。
【００１７】
第１試験信号生成検出回路１０２は、オペレータから導通試験指令が発令された場合には導通試験モード、発令されなかった場合には通常モードに設定される。第１試験信号生成検出回路１０２は、通常モード時には、ＡＴＭネットワーク１上のＡＴＭセル信号を下り回線Ｓ１を介して取り込みこれを下り回線Ｓ３を介してＣＬＡＤ装置２１に中継供給しつつ、上り回線Ｓ４を介してＣＬＡＤ装置２１から供給されたＡＴＭセル信号を上り回線Ｓ２を介してＡＴＭネットワーク１上に送出する。一方、導通試験モード時には、第１試験信号生成検出回路１０２は、所定のテストデータをＡＴＭセル化したＡＴＭテストセル信号ＴＳ１ATを生成し、これを下り回線Ｓ３を介してＣＬＡＤ装置２１に送出する。尚、上記テストデータは、ＣＲＣ（Cyclic Redundancy Check）符号等によって誤り検出符号化されたデータである。又、第１試験信号生成検出回路１０２は、上り回線Ｓ４中から帰還ＡＴＭテストセル信号ＴＳ１ＲATを検出した場合には、かかる帰還ＡＴＭテストセル信号ＴＳ１ＲATに対してＣＲＣ演算を施すことにより誤り検出を行うと共に、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無を検出する。そして、第１試験信号生成検出回路１０２は、上記の如きＣＲＣ演算結果と、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無とを示す第１導通試験結果信号ＴＲ１を生成してエラー集計回路１０３に供給する。
【００１８】
エラー集計回路１０３は、エラーを示す第１導通試験結果信号ＴＲ１によってエラー情報、例えば誤りビット数、損失セル数、誤配セル数等を集計し、これをＣＬＡＤ装置２１及び網内上位装置２０間での回線導通エラーを示す値として表示する。更に、エラー集計回路１０３は、ＣＬＡＤ装置２１から試験回線Ｓ１５を介して第２導通試験結果信号ＴＲ２が供給された場合には、この第２導通試験結果信号ＴＲ２によってエラー情報、例えば誤りビット数を集計し、これをＣＬＡＤ装置２１及びＳＴＭ回線終端装置３間での回線導通エラーを示す値として表示する。
【００１９】
又、図２において、ＣＬＡＤ装置２１内には、回線ループ回路１１１及び１１２、ＡＴＭ／ＳＴＭ変換回路１１３、第２試験信号検出回路１１４、第２試験信号生成回路１１５が形成されている。
【００２０】
これら回線ループ回路１１１及び１１２、ＡＴＭ／ＳＴＭ変換回路１１３、第２試験信号検出回路１１４、及び第２試験信号生成回路１１５の各々は、オペレータから導通試験指令が発令された場合には導通試験モード、発令されなかった場合には通常モードに設定される。
【００２１】
回線ループ回路１１１は、通常モード時には、第１試験信号生成検出回路１０２及び回線ループ回路１１１間の下り回線Ｓ３と、回線ループ回路１１１及び１１２間の下り回線Ｓ５とを接続すると共に、第１試験信号生成検出回路１０２及び回線ループ回路１１１間の上り回線Ｓ４と、回線ループ回路１１１及び１１２間の上り回線Ｓ６とを接続する。一方、導通試験モード時には、回線ループ回路１１１は、下り回線Ｓ３を介して供給された上記ＡＴＭテストセル信号ＴＳ１ATを下り回線Ｓ５を介して回線ループ回路１１２に中継供給する。更に、かかる導通試験モード時には、回線ループ回路１１１は、上り回線Ｓ６中から帰還ＡＴＭテストセル信号ＴＳ１ＲATを検出した場合にはこれを上記上り回線Ｓ４を介して第１試験信号生成検出回路１０２に供給する一方、帰還ＡＴＭテストセル信号ＴＳ２ＲATを検出した場合にはこれを帰還ＡＴＭテストセル信号ＴＳ２ＲＲATとして下り回線Ｓ５を介して回線ループ回路１１２に帰還させる。
【００２２】
回線ループ回路１１２は、通常モード時には、回線ループ回路１１１及び１１２間の下り回線Ｓ５と、回線ループ回路１１２及びＡＴＭ／ＳＴＭ変換回路１１３間の下り回線Ｓ７とを接続すると共に、回線ループ回路１１１及び１１２間の上り回線Ｓ６と、回線ループ回路１１２及びＡＴＭ／ＳＴＭ変換回路１１３間の上り回線Ｓ８とを接続する。一方、導通試験モード時には、回線ループ回路１１２は、上り回線Ｓ８を介して供給された帰還ＡＴＭテストセル信号ＴＳ２ＲATをそのまま上り回線Ｓ６を介して回線ループ回路１１１に中継供給する。更に、かかる導通試験モード時には、回線ループ回路１１２は、下り回線Ｓ５中からＡＴＭテストセル信号ＴＳ１ATを検出した場合にはこれを帰還ＡＴＭテストセル信号ＴＳ１ＲATとして上り回線Ｓ６を介して回線ループ回路１１１に帰還させる一方、帰還ＡＴＭテストセル信号ＴＳ２ＲＲATを検出した場合にはこれをそのまま上り回線Ｓ７を介してＡＴＭ／ＳＴＭ変換回路１１３に供給する。
【００２３】
ＡＴＭ／ＳＴＭ変換回路１１３は、通常モード及び導通試験モードのいずれにおいても、上記下り回線Ｓ７を介して供給されたＡＴＭセル信号をセル分解してＳＴＭ信号に変換し、これを下り回線Ｓ９を介して第２試験信号検出回路１１４に送出する。更に、ＡＴＭ／ＳＴＭ変換回路１１３は、上り回線Ｓ１２を介して供給されたＳＴＭ信号をＡＴＭセル化してＡＴＭセル信号を生成し、これを上り回線Ｓ８を介して回線ループ回路１１２に供給する。従って、ＡＴＭ／ＳＴＭ変換回路１１３は、導通試験モード時においては、下り回線Ｓ７を介して供給された帰還ＡＴＭテストセル信号ＴＳ２ＲＲATをセル分解して帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに変換し、これを下り回線Ｓ９を介して第２試験信号検出回路１１４に送出する。更に、ＡＴＭ／ＳＴＭ変換回路１１３は、上り回線Ｓ１２を介してユーザ側のＳＴＭ回線終端装置３から供給された帰還ＳＴＭテスト信号ＴＳ２ＲSTをＡＴＭセル化してＡＴＭテストセル信号ＴＳ２ＲATを生成し、これを上り回線Ｓ８を介して回線ループ回路１１２に供給する。
【００２４】
第２試験信号検出回路１１４は、通常モード時には、ＡＴＭ／ＳＴＭ変換回路１１３及び第２試験信号検出回路１１４間の下り回線Ｓ９と、第２試験信号検出回路１１４及び第２試験信号生成回路１１５間の下り回線Ｓ１０とを接続する。一方、導通試験モード時には、第２試験信号検出回路１１４は、下り回線Ｓ９を介して供給された帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに対して誤り検出処理を施し、その結果を示す第２導通試験結果信号ＴＲ２を試験回線Ｓ１５を介してエラー集計回路１０３に供給する。
【００２５】
第２試験信号生成回路１１５は、通常モード時には、第２試験信号検出回路１１４及び第２試験信号生成回路１１５間の下り回線Ｓ１１と、第２試験信号生成回路１１５及びＳＴＭ回線終端装置３間の下り回線Ｓ１１とを接続する。一方、導通試験モード時には、第２試験信号生成回路１１５は、所定のテストデータに対して誤り検出符号化処理を施すことによりＳＴＭテスト信号ＴＳ２STを生成し、これを下り回線Ｓ１１を介してＳＴＭ回線終端装置３に送出する。尚、誤り検出符号化処理としては、例えば巡回符号化、畳み込み符号化、線形符号化、非線形符号化、又はＰＮ（pseudo noise）系列化の如き、ビット誤り検出が可能な符号化処理である。
【００２６】
ＳＴＭ回線終端装置３は、通常モード時には、下り回線Ｓ１１を介して供給されたＳＴＭ信号をユーザ端末装置４に供給すると共に、かかるユーザ端末装置４から供給されたＳＴＭ信号を上り回線Ｓ１２を介してＡＴＭ／ＳＴＭ変換回路１１３に送出する。一方、導通試験モード時には、ＳＴＭ回線終端装置３は、上記下り回線Ｓ１１を介して供給された上記ＳＴＭテスト信号ＴＳ２STを帰還ＳＴＭテスト信号ＴＳ２ＲSTとして上り回線Ｓ１２を介してＡＴＭ／ＳＴＭ変換回路１１３に送出する。
【００２７】
次に、かかる構成における動作について各モード（通常モード、導通試験モード）毎に説明する。
【００２８】
［通常モード］
先ず、ユーザ端末装置４は、ユーザによって入力された音声、映像、文字、又はＰＣ（パーソナルコンピュータ）データの如きユーザデータをＳＴＭ信号に変換してこれをＳＴＭ回線終端装置３に供給する。ＳＴＭ回線終端装置３は、かかるＳＴＭ信号を上り回線Ｓ１２を介してＣＬＡＤ装置２１に送出する。ＣＬＡＤ装置２１のＡＴＭ／ＳＴＭ変換回路１１３は、かかるＳＴＭ信号をＡＴＭセル化してＡＴＭセル信号を生成し、これを上り回線Ｓ８を介して回線ループ回路１１２に送出する。この際、かかるＡＴＭセル信号は、回線ループ回路１１２、上り回線Ｓ６、回線ループ回路１１１、上り回線Ｓ４を介して網内上位装置２０に供給される。網内上位装置２０の第１試験信号生成検出回路１０２は、かかるＡＴＭセル信号を上り回線Ｓ２及びＡＴＭネットワーク１を介して、送信先のユーザ端末装置４が接続されている局舎２に対して送信する。かかる局舎２の網内上位装置２０の第１試験信号生成検出回路１０２は、上記ＡＴＭセル信号を下り回線Ｓ１を介して取り込み、これを下り回線Ｓ３を介してＣＬＡＤ装置２１に送出する。この際、かかるＡＴＭセル信号は、ＣＬＡＤ装置２１の回線ループ回路１１１、下り回線Ｓ５、回線ループ回路１１２、及び下り回線Ｓ７を介してＡＴＭ／ＳＴＭ変換回路１１３に供給される。ＡＴＭ／ＳＴＭ変換回路１１３は、このＡＴＭセル信号をセル分解してＳＴＭ信号に変換し、これを下り回線Ｓ９を介して第２試験信号検出回路１１４に送出する。この際、かかるＳＴＭ信号は、第２試験信号検出回路１１４、下り回線Ｓ１０、第２試験信号生成回路１１５及び下り回線Ｓ１１を介してＳＴＭ回線終端装置３に送出される。ＳＴＭ回線終端装置３は、かかるＳＴＭ信号を取り込みこれをユーザ端末装置４に送出する。この際、ユーザ端末装置４は、かかるＳＴＭ回線終端装置３から供給されたＳＴＭ信号にて示される映像及び文字データに対応した画像表示を行うと共に、かかるＳＴＭ信号によって示される音声データに対応した音響出力、並びにＰＣデータに対応した各種出力処理を行う。
【００２９】
ここで、オペレータが網内上位装置２０に対して導通試験指令を発令すると以下の如き導通試験モードの動作に移行する。
【００３０】
［導通試験モード］
尚、導通試験モードでは、図２に示す如く、回線経路Ａ並びに回線経路Ｂの導通試験を夫々個別に実施する。この際、回線経路Ａとは、第１試験信号生成検出回路１０２〜下り回線Ｓ３〜回線ループ回路１１１〜下り回線Ｓ５〜回線ループ回路１１２〜上り回線Ｓ６〜回線ループ回路１１１〜上り回線Ｓ４〜第１試験信号生成検出回路１０２なる経路である。一方、回線経路Ｂとは、第２試験信号生成回路１１５〜下り回線Ｓ１１〜ＳＴＭ回線終端装置３〜上り回線Ｓ１２〜ＡＴＭ／ＳＴＭ変換回路１１３〜上り回線Ｓ８〜回線ループ回路１１２〜上り回線Ｓ６〜回線ループ回路１１１〜下り回線Ｓ５〜回線ループ回路１１２〜下り回線Ｓ７〜ＡＴＭ／ＳＴＭ変換回路１１３〜下り回線Ｓ９〜第２試験信号検出回路１１４なる経路である。
【００３１】
先ず、図２に示す如き回線経路Ａに対する導通試験では、第１試験信号生成検出回路１０２が、所定のテストデータをＡＴＭセル化したＡＴＭテストセル信号ＴＳ１ATを下り回線Ｓ３を介してＣＬＡＤ装置２１に送出する。ＣＬＡＤ装置２１の回線ループ回路１１１は、かかる下り回線Ｓ３を介して供給されたＡＴＭテストセル信号ＴＳ１ATを下り回線Ｓ５を介して回線ループ回路１１２に供給する。回線ループ回路１１２は、かかる下り回線Ｓ５を介して供給されたＡＴＭテストセル信号ＴＳ１ATをそのまま帰還ＡＴＭテストセル信号ＴＳ１ＲATとして、上り回線Ｓ６を介して回線ループ回路１１１に帰還させる。回線ループ回路１１１は、かかる帰還ＡＴＭテストセル信号ＴＳ１ＲATを上り回線Ｓ４を介して第１試験信号生成検出回路１０２に送出する。第１試験信号生成検出回路１０２は、帰還ＡＴＭテストセル信号ＴＳ１ＲATに対してＣＲＣ演算を施すことにより誤り検出を行うと共に、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無を検出し、各検出結果を示す第１導通試験結果信号ＴＲ１をエラー集計回路１０３に供給する。この際、エラー集計回路１０３は、エラー有りを示す第１導通試験結果信号ＴＲ１にて提供されるエラー情報を集計し、これを図２に示されるが如き回線経路Ａ内での導通異常の度合いを示す値として表示する。
【００３２】
このように、回線経路Ａに対する導通試験では、先ず、網内上位装置２０及びＣＬＡＤ装置２１間においてＡＴＭセル信号の伝送を行う為の下り回線Ｓ３と上り回線Ｓ４とを、ＣＬＡＤ装置２１内に設けられている回線ループ回路１１２にて接続する。次に、網内上位装置２０の第１試験信号生成検出回路１０２にて生成したＡＴＭテストセル信号ＴＳ１ATを、下り回線Ｓ３〜回線ループ回路１１１〜下り回線Ｓ５〜回線ループ回路１１２〜上り回線Ｓ６〜回線ループ回路１１１〜上り回線Ｓ４なる回線経路Ａを介して第１試験信号生成検出回路１０２に帰還させる。そして、かかる第１試験信号生成検出回路１０２に帰還した帰還ＡＴＭテストセル信号ＴＳ１ＲATについて正常性の判定を行い、その判定結果によって、上記回線経路Ａにおける導通の異常を検出するのである。
【００３３】
次に、図２に示す如き回線経路Ｂに対する導通試験では、先ず、第２試験信号生成回路１１５が、所定のテストデータに対して誤り検出符号化処理を施すことによりＳＴＭテスト信号ＴＳ２STを生成し、これを下り回線Ｓ１１を介してＳＴＭ回線終端装置３に送出する。ＳＴＭ回線終端装置３は、下り回線Ｓ１１を介して供給されたＳＴＭテスト信号ＴＳ２STをそのまま帰還ＳＴＭテスト信号ＴＳ２ＲSTとして上り回線Ｓ１２を介してＣＬＡＤ装置２１側に帰還させる。この際、ＣＬＡＤ装置２１のＡＴＭ／ＳＴＭ変換回路１１３は、かかる帰還ＳＴＭテスト信号ＴＳ２ＲSTをＡＴＭセル化して帰還ＡＴＭテストセル信号ＴＳ２ＲATを生成し、これを上り回線Ｓ８を介して回線ループ回路１１２に供給する。回線ループ回路１１２は、かかる帰還ＡＴＭテストセル信号ＴＳ２ＲATをそのまま上り回線Ｓ６を介して回線ループ回路１１１に供給する。回線ループ回路１１１は、かかる帰還ＡＴＭテストセル信号ＴＳ２ＲATをそのまま帰還ＡＴＭテストセル信号ＴＳ２ＲＲATとして、下り回線Ｓ５を介して回線ループ回路１１２に帰還させる。回線ループ回路１１２は、かかる帰還ＡＴＭテストセル信号ＴＳ２ＲＲATをそのまま下り回線Ｓ７を介してＡＴＭ／ＳＴＭ変換回路１１３に送出する。ＡＴＭ／ＳＴＭ変換回路１１３は、下り回線Ｓ７を介して供給された帰還ＡＴＭテストセル信号ＴＳ２ＲＲATをセル分解して帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに変換し、これを下り回線Ｓ９を介して第２試験信号検出回路１１４に送出する。第２試験信号検出回路１１４は、下り回線Ｓ９を介して供給された帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに対して誤り検出処理を施し、誤りが有るか否かを示す第２導通試験結果信号ＴＲ２を試験回線Ｓ１５を介してエラー集計回路１０３に送出する。尚、第２導通試験結果信号ＴＲ２を送信するにあたり、専用の試験回線Ｓ１５を用いずとも、例えばITU-T勧告G983.2にて定められている制御セル（例えばOMCCセル）を用いて上り回線Ｓ４を介して網内上位装置２０側に送信することも可能である。網内上位装置２０のエラー集計回路１０３は、エラーを示す第２導通試験結果信号ＴＲ２にて示されるエラー情報を集計し、これを図２に示されるが如き回線経路Ｂ内での導通異常の度合いを示す値として表示する。
【００３４】
このように、図２に示されるＣＬＡＤ装置２１内には、ＡＴＭセル信号の伝送を司る下り回線（Ｓ５、Ｓ７）と上り回線（Ｓ６、Ｓ８）とを、導通試験モード時に限り連結させる回線ループ回路１１１が設けられている。又、かかるＣＬＡＤ装置２１内のＡＴＭ／ＳＴＭ変換回路２１３及びＳＴＭ回線終端装置３間には、導通試験モード時においてＳＴＭ信号形態にてテスト信号（ＴＳ２ST）をＳＴＭ回線終端装置３に送出する第２試験信号生成回路１１５が設けられている。更に、ＡＴＭ／ＳＴＭ変換回路２１３及びＳＴＭ回線終端装置３間には、かかるＳＴＭ回線終端装置３の通過後、ＡＴＭ／ＳＴＭ変換回路２１３〜上り回線Ｓ８〜回線ループ回路１１２〜上り回線Ｓ６〜回線ループ回路１１１〜下り回線Ｓ５〜回線ループ回路１１２〜下り回線Ｓ７及びＡＴＭ／ＳＴＭ変換回路２１３を経て帰還したテスト信号（ＴＳ２ＲＲST）に生じているビット誤りを検出する第２試験信号検出回路１１４が設けられている。
【００３５】
かかる構成により、ＳＴＭ回線終端装置３通過後のＳＴＭテスト信号をＡＴＭ／ＳＴＭ変換回路１１３にてＡＴＭセル化し、これを再びＡＴＭ／ＳＴＭ変換回路１１３によってＳＴＭ形態に変換して得られたＳＴＭテスト信号に基づき、上述した如き回線経路Ｂに対する導通異常判定を行うようにしたのである。
【００３６】
従って、図２に示される構成によれば、網内上位装置２０及びＳＴＭ回線終端装置３間の導通試験を、ＡＴＭ／ＳＴＭ変換動作をも含めた形態にて行うことが可能となる。
【実施例２】
【００３７】
次に、図３において、本発明による導通試験用回路が搭載されたＳＴＭ回線終端装置３、ＣＬＡＤ装置２１及び網内上位装置２０各々の動作を説明する。
【００３８】
図３において、網内上位装置２０内には、第１試験信号生成検出回路２０２及びエラー集計回路２０３が設けられている。
【００３９】
第１試験信号生成検出回路２０２は、オペレータから導通試験指令が発令された場合には導通試験モード、発令されなかった場合には通常モードに設定される。第１試験信号生成検出回路２０２は、通常モード時には、図１に示す如きＡＴＭネットワーク１上のＡＴＭセル信号を下り回線Ｓ１を介して取り込みこれを下り回線Ｓ３を介してＣＬＡＤ装置２１に中継供給しつつ、上り回線Ｓ４を介してＣＬＡＤ装置２１から供給されたＡＴＭセル信号を上り回線Ｓ２を介してＡＴＭネットワーク１上に送出する。一方、導通試験モード時には、第１試験信号生成検出回路２０２は、所定のテストデータをＡＴＭセル化したＡＴＭテストセル信号ＴＳ１ATを生成し、これを下り回線Ｓ３を介してＣＬＡＤ装置２１に送出する。尚、上記テストデータは、ＣＲＣ（Cyclic Redundancy Check）符号等によって誤り検出符号化されたデータである。又、第１試験信号生成検出回路２０２は、上り回線Ｓ４中から帰還ＡＴＭテストセル信号ＴＳ１ＲATを検出した場合には、かかる帰還ＡＴＭテストセル信号ＴＳ１ＲATに対してＣＲＣ演算を施すことにより誤り検出を行うと共に、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無を検出する。そして、第１試験信号生成検出回路２０２は、上記の如きＣＲＣ演算結果と、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無とを示す第１導通試験結果信号ＴＲを生成してエラー集計回路２０３に供給する。
【００４０】
エラー集計回路２０３は、エラーを示す第１導通試験結果信号ＴＲによってエラー情報、例えば誤りビット数、損失セル数、誤配セル数等を集計し、これをＣＬＡＤ装置２１、ＳＴＭ回線終端端末３及び網内上位装置２０間での回線導通エラーを示す値として表示する。
【００４１】
又、図３に示されるように、ＣＬＡＤ装置２１内には、回線ループ回路２１１及び２１２、ＡＴＭ／ＳＴＭ変換回路２１３、第２試験信号検出回路２１４、第２試験信号生成回路２１５及び誤りビット置換回路２１６が形成されている。
【００４２】
これら回線ループ回路２１１及び２１２、ＡＴＭ／ＳＴＭ変換回路２１３、第２試験信号検出回路２１４、第２試験信号生成回路２１５及び誤りビット置換回路２１６の各々は、オペレータから導通試験指令が発令された場合には導通試験モード、発令されなかった場合には通常モードに設定される。
【００４３】
回線ループ回路２１１は、通常モード時には、第１試験信号生成検出回路２０２及び回線ループ回路２１１間の下り回線Ｓ３と、回線ループ回路２１１及び２１２間の下り回線Ｓ５とを接続すると共に、第１試験信号生成検出回路２０２及び回線ループ回路２１１間の上り回線Ｓ４と、回線ループ回路２１１及び２１２間の上り回線Ｓ６とを接続する。一方、導通試験モード時には、回線ループ回路２１１は、下り回線Ｓ３を介して供給された上記ＡＴＭテストセル信号ＴＳ１ATを下り回線Ｓ５を介して回線ループ回路２１２に中継供給する。更に、かかる導通試験モード時には、回線ループ回路２１１は、上り回線Ｓ６中から帰還ＡＴＭテストセル信号ＴＳ１ＲATを検出した場合にはこれを上記上り回線Ｓ４を介して第１試験信号生成検出回路２０２に供給する一方、帰還ＡＴＭテストセル信号ＴＳ２ＲATを検出した場合にはこれを帰還ＡＴＭテストセル信号ＴＳ２ＲＲATとして下り回線Ｓ５を介して回線ループ回路２１２に帰還させる。
【００４４】
回線ループ回路２１２は、通常モード時には、回線ループ回路２１１及び２１２間の下り回線Ｓ５と、回線ループ回路２１２及びＡＴＭ／ＳＴＭ変換回路２１３間の下り回線Ｓ７とを接続すると共に、回線ループ回路２１１及び２１２間の上り回線Ｓ６と、回線ループ回路２１２及びＡＴＭ／ＳＴＭ変換回路２１３間の上り回線Ｓ８とを接続する。一方、導通試験モード時には、回線ループ回路２１２は、上り回線Ｓ８を介して供給された帰還ＡＴＭテストセル信号ＴＳ２ＲATをそのまま上り回線Ｓ６を介して回線ループ回路２１１に中継供給する。更に、回線ループ回路２１２は、下り回線Ｓ５中からＡＴＭテストセル信号ＴＳ１ATを検出した場合にはこれを誤りビット置換回路２１６を介した後、帰還ＡＴＭテストセル信号ＴＳ１ＲATとして上り回線Ｓ６を介して回線ループ回路２１１に送出し、下り回線Ｓ５中から帰還ＡＴＭテストセル信号ＴＳ２ＲＲATを検出した場合にはこれをそのまま上り回線Ｓ７を介してＡＴＭ／ＳＴＭ変換回路２１３に供給する。尚、誤りビット置換回路２１６は、第２試験信号検出回路２１４から供給された誤りビット数信号ＥＢにて示される誤りビットの数だけ、ＡＴＭテストセル信号ＴＳ１ATによるビット列中の各ビットの論理レベルを反転させて誤りビットに置換したものを帰還ＡＴＭテストセル信号ＴＳ１ＲATとして上り回線Ｓ６上に送出する。
【００４５】
ＡＴＭ／ＳＴＭ変換回路２１３は、通常モード及び導通試験モードのいずれにおいても、上記下り回線Ｓ７を介して供給されたＡＴＭセル信号をセル分解してＳＴＭ信号に変換し、これを下り回線Ｓ９を介して第２試験信号検出回路２１４に送出する。更に、ＡＴＭ／ＳＴＭ変換回路２１３は、上り回線Ｓ１２を介して供給されたＳＴＭ信号をＡＴＭセル化してＡＴＭセル信号を生成し、これを上り回線Ｓ８を介して回線ループ回路２１２に供給する。従って、ＡＴＭ／ＳＴＭ変換回路２１３は、導通試験モード時においては、下り回線Ｓ７を介して供給された帰還ＡＴＭテストセル信号ＴＳ２ＲＲATをセル分解して帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに変換し、これを下り回線Ｓ９を介して第２試験信号検出回路２１４に送出する。更に、ＡＴＭ／ＳＴＭ変換回路２１３は、上り回線Ｓ１２を介してユーザ側のＳＴＭ回線終端装置３から供給された帰還ＳＴＭテスト信号ＴＳ２ＲSTをＡＴＭセル化してＡＴＭテストセル信号ＴＳ２ＲATを生成し、これを上り回線Ｓ８を介して回線ループ回路２１２に供給する。
【００４６】
第２試験信号検出回路２１４は、通常モード時には、ＡＴＭ／ＳＴＭ変換回路２１３及び第２試験信号検出回路２１４間の下り回線Ｓ９と、第２試験信号検出回路２１４及び第２試験信号生成回路２１５間の下り回線Ｓ１０とを接続する。一方、導通試験モード時には、第２試験信号検出回路２１４は、下り回線Ｓ９を介して供給された帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに対して誤り検出処理を施し、その誤りビットの数を計数してその数を示す誤りビット数信号ＥＢを誤りビット置換回路２１６に供給する。
【００４７】
第２試験信号生成回路２１５は、通常モード時には、第２試験信号検出回路２１４及び第２試験信号生成回路２１５間の下り回線Ｓ１１と、第２試験信号生成回路２１５及びＳＴＭ回線終端装置３間の下り回線Ｓ１１とを接続する。一方、導通試験モード時には、第２試験信号生成回路２１５は、所定のテストデータに対して誤り検出符号化処理を施すことによりＳＴＭテスト信号ＴＳ２STを生成し、これを下り回線Ｓ１１を介してＳＴＭ回線終端装置３に送出する。尚、誤り検出符号化処理としては、例えば巡回符号化、畳み込み符号化、線形符号化、非線形符号化、又はＰＮ（pseudo noise）系列化の如き、ビット誤り検出が可能な符号化処理である。
【００４８】
ＳＴＭ回線終端装置３は、通常モード時には、下り回線Ｓ１１を介して供給されたＳＴＭ信号をユーザ端末装置４に供給すると共に、かかるユーザ端末装置４から供給されたＳＴＭ信号を上り回線Ｓ１２を介してＡＴＭ／ＳＴＭ変換回路２１３に送出する。一方、導通試験モード時には、ＳＴＭ回線終端装置３は、上記下り回線Ｓ１１を介して供給された上記ＳＴＭテスト信号ＴＳ２STを帰還ＳＴＭテスト信号ＴＳ２ＲSTとして上り回線Ｓ１２を介してＡＴＭ／ＳＴＭ変換回路２１３に送出する。
【００４９】
次に、かかる構成における動作について各モード（通常モード、導通試験モード）毎に説明する。
【００５０】
［通常モード］
先ず、ユーザ端末装置４は、ユーザによって入力された音声、映像、文字、又はＰＣ（パーソナルコンピュータ）データの如きユーザデータをＳＴＭ信号に変換してこれをＳＴＭ回線終端装置３に供給する。ＳＴＭ回線終端装置３は、かかるＳＴＭ信号を上り回線Ｓ１２を介してＣＬＡＤ装置２１に送出する。ＣＬＡＤ装置２１のＡＴＭ／ＳＴＭ変換回路２１３は、かかるＳＴＭ信号をＡＴＭセル化してＡＴＭセル信号を生成し、これを上り回線Ｓ８を介して回線ループ回路２１２に送出する。この際、かかるＡＴＭセル信号は、回線ループ回路２１２、上り回線Ｓ６、回線ループ回路２１１、上り回線Ｓ４を介して網内上位装置２０に供給される。網内上位装置２０の第１試験信号生成検出回路２０２は、かかるＡＴＭセル信号を上り回線Ｓ２及びＡＴＭネットワーク１を介して、送信先のユーザ端末装置４が接続されている局舎２に対して送信する。かかる局舎２の網内上位装置２０の第１試験信号生成検出回路２０２は、上記ＡＴＭセル信号を下り回線Ｓ１を介して取り込み、これを下り回線Ｓ３を介してＣＬＡＤ装置２１に送出する。この際、かかるＡＴＭセル信号は、ＣＬＡＤ装置２１の回線ループ回路２１１、下り回線Ｓ５、回線ループ回路２１２、及び下り回線Ｓ７を介してＡＴＭ／ＳＴＭ変換回路２１３に供給される。ＡＴＭ／ＳＴＭ変換回路２１３は、このＡＴＭセル信号をセル分解してＳＴＭ信号に変換し、これを下り回線Ｓ９を介して第２試験信号検出回路２１４に送出する。この際、かかるＳＴＭ信号は、第２試験信号検出回路２１４、下り回線Ｓ１０、第２試験信号生成回路２１５及び下り回線Ｓ１１を介してＳＴＭ回線終端装置３に送出される。ＳＴＭ回線終端装置３は、かかるＳＴＭ信号を取り込みこれをユーザ端末装置４に送出する。この際、ユーザ端末装置４は、かかるＳＴＭ回線終端装置３から供給されたＳＴＭ信号にて示される映像及び文字データに対応した画像表示を行うと共に、かかるＳＴＭ信号によって示される音声データに対応した音響出力、並びにＰＣデータに対応した各種出力処理を行う。
【００５１】
ここで、オペレータが網内上位装置２０に対して導通試験指令を発令すると以下の如き導通試験モードの動作に移行する。
【００５２】
［導通試験モード］
導通試験モードでは、図３に示す如く、回線経路Ａ並びに回線経路Ｂの導通試験を夫々個別に実施する。この際、回線経路Ａとは、第１試験信号生成検出回路２０２〜下り回線Ｓ３〜回線ループ回路２１１〜下り回線Ｓ５〜回線ループ回路２１２〜誤りビット置換回路２１６〜上り回線Ｓ６〜回線ループ回路２１１〜上り回線Ｓ４〜第１試験信号生成検出回路２０２なる経路である。一方、回線経路Ｂとは、第２試験信号生成回路２１５〜下り回線Ｓ１１〜ＳＴＭ回線終端装置３〜上り回線Ｓ１２〜ＡＴＭ／ＳＴＭ変換回路２１３〜上り回線Ｓ８〜回線ループ回路２１２〜上り回線Ｓ６〜回線ループ回路２１１〜下り回線Ｓ５〜回線ループ回路２１２〜下り回線Ｓ７〜ＡＴＭ／ＳＴＭ変換回路２１３〜下り回線Ｓ９〜第２試験信号検出回路２１４なる経路である。
【００５３】
先ず、第１試験信号生成検出回路２０２が、所定のテストデータをＡＴＭセル化したＡＴＭテストセル信号ＴＳ１ATを下り回線Ｓ３を介してＣＬＡＤ装置２１に送出する。ＣＬＡＤ装置２１の回線ループ回路２１１は、かかる下り回線Ｓ３を介して供給されたＡＴＭテストセル信号ＴＳ１ATを下り回線Ｓ５を介して回線ループ回路２１２に供給する。回線ループ回路２１２は、かかる下り回線Ｓ５を介して供給されたＡＴＭテストセル信号ＴＳ１ATを、誤りビット置換回路２１６を介した後、帰還ＡＴＭテストセル信号ＴＳ１ＲATとして上り回線Ｓ６を介して回線ループ回路２１１に送出する。上り回線Ｓ６を介して回線ループ回路２１１に供給された帰還ＡＴＭテストセル信号ＴＳ１ＲATは、上り回線Ｓ４を介して網内上位装置２０の第１試験信号生成検出回路２０２に送出される。この際、第１試験信号生成検出回路２０２は、かかる帰還ＡＴＭテストセル信号ＴＳ１ＲATに対してＣＲＣ演算を施すことにより誤り検出を行うと共に、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無を検出する。そして、第１試験信号生成検出回路２０２は、上記の如きＣＲＣ演算結果と、ＡＴＭセルとしての誤り、損失、誤配等の伝送エラーの有無とを示す第１導通試験結果信号ＴＲを生成してエラー集計回路２０３に供給する。
【００５４】
ここで、図３に示される回線経路Ｂに対する導通試験では、先ず、第２試験信号生成回路２１５が、所定のテストデータに対して誤り検出符号化処理を施すことによりＳＴＭテスト信号ＴＳ２STを生成し、これを下り回線Ｓ１１を介してＳＴＭ回線終端装置３に送出する。ＳＴＭ回線終端装置３は、下り回線Ｓ１１を介して供給されたＳＴＭテスト信号ＴＳ２STをそのまま帰還ＳＴＭテスト信号ＴＳ２ＲSTとして上り回線Ｓ１２を介してＣＬＡＤ装置２１側に帰還させる。この際、ＣＬＡＤ装置２１のＡＴＭ／ＳＴＭ変換回路２１３は、かかる帰還ＳＴＭテスト信号ＴＳ２ＲSTをＡＴＭセル化して帰還ＡＴＭテストセル信号ＴＳ２ＲATを生成し、これを上り回線Ｓ８を介して回線ループ回路２１２に供給する。回線ループ回路２１２は、かかる帰還ＡＴＭテストセル信号ＴＳ２ＲATをそのまま上り回線Ｓ６を介して回線ループ回路２１１に供給する。回線ループ回路２１１は、かかる帰還ＡＴＭテストセル信号ＴＳ２ＲATをそのまま帰還ＡＴＭテストセル信号ＴＳ２ＲＲATとして、下り回線Ｓ５を介して回線ループ回路２１２に帰還させる。回線ループ回路２１２は、かかる帰還ＡＴＭテストセル信号ＴＳ２ＲＲATをそのまま下り回線Ｓ７を介してＡＴＭ／ＳＴＭ変換回路２１３に送出する。ＡＴＭ／ＳＴＭ変換回路２１３は、下り回線Ｓ７を介して供給された帰還ＡＴＭテストセル信号ＴＳ２ＲＲATをセル分解して帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに変換し、これを下り回線Ｓ９を介して第２試験信号検出回路２１４に送出する。第２試験信号検出回路２１４は、下り回線Ｓ９を介して供給された帰還ＳＴＭテスト信号ＴＳ２ＲＲSTに対して誤り検出処理を施し、その誤りビットの数を示す誤りビット数信号ＥＢを誤りビット置換回路２１６に供給する。
【００５５】
すなわち、図３に示す如き回線経路Ｂに対する導通試験結果としての誤りビット数信号ＥＢが、回線経路Ａ中の誤りビット置換回路２１６に供給されるのである。この際、誤りビット置換回路２１６は、誤りビット数信号ＥＢにて示されるビットの数だけＡＴＭテストセル信号ＴＳ１AT中の各ビットの論理レベルを反転させることにより、これら各ビットを強制的に誤りビットに置換した帰還ＡＴＭテストセル信号ＴＳ１ＲATを生成する。従って、帰還ＡＴＭテストセル信号ＴＳ１ＲATは、回線経路Ａのみならず回線経路Ｂでの導通異常の判定結果が反映されたものとなる。これにより、第１試験信号生成検出回路２０２にて、帰還ＡＴＭテストセル信号ＴＳ１ＲATに対して正常性の判定を実施すれば、その判定結果により、回線経路Ａ及び回線経路Ｂの双方に対する導通の異常状態が検出されるのである。
【００５６】
従って、図３に示される構成によれば、網内上位装置側で、ＣＬＡＤ装置及び網内上位装置間の導通試験結果のみならず、ＳＴＭ回線終端装置及びＣＬＡＤ装置間の導通試験結果をも同時に得ることができる。よって、本発明によれば、導通試験結果を網内上位装置側に通知する手段を要することなく、ＣＬＡＤ装置をも含めた網内上位装置及び回線終端装置間の導通試験を行うことが可能になる。
【図面の簡単な説明】
【００５７】
【図１】ＡＴＭネットワークの概略を示す図である。
【図２】ＳＴＭ回線終端装置３、ＣＬＡＤ装置２１及び網内上位装置２０各々の内部構成の一例を示す図である。
【図３】本発明によるＳＴＭ回線終端装置３、ＣＬＡＤ装置２１及び網内上位装置２０各々の内部構成の一例を示す図である。
【符号の簡単な説明】
【００５８】
１      ＡＴＭネットワーク
２      局舎
３      ＳＴＭ回線終端装置
４      ユーザ端末
20      網内上位装置
21      ＣＬＡＤ装置
102,202  第１試験信号生成検出回路
103,203  エラー集計回路
111,211  回線ループ回路
113,213  ＡＴＭ／ＳＴＭ変換回路
114,214  第２試験信号検出回路
115,215  第２試験信号生成回路
216      誤りビット置換回路
31,32    ＶｏＩＰ端末装置
33,34    交換機
351〜354  電話機
【図１】
2007096598.tif 000003
【図２】
2007096598.tif 000004
【図３】
2007096598.tif 000005