(57)【要約】      （修正有）【課題】応力を調整し、性能向上を図った半導体装置、およびその製造法を提供すること。【解決手段】ゲート電極１０４は、半導体基板（バルクシリコン基板、ＳＯＩ層など）１０２から電気的に絶縁されている。第１側壁スペーサ１１０がゲート電極１０４の側壁に沿って形成される。上記犠牲側壁スペーサが第１側壁スペーサ１１０と隣接するように形成される。上記犠牲側壁スペーサおよび第１側壁スペーサ１１０は半導体基板１０２を覆っている。平坦化層は、該平坦化層の一部が上記犠牲側壁スペーサと隣接するように、半導体基板１０２を覆って形成されている。上記犠牲側壁スペーサが取り除かれ、エッチングによって半導体基板１０２内にくぼみが形成される。実質的に、上記くぼみは第１側壁スペーサ１１０と上記平坦化層の一部との間に配置されている。半導体材料（ＳｉＧｅ、ＳｉＣなど）１１６は上記くぼみに堆積される。【選択図】図１
2007110098.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を覆うように、該半導体基板から電気的に絶縁されたゲート電極を形成する工程；
該半導体基板を覆うように、該ゲート電極の側壁に沿って第１側壁スペーサを形成する工程；
該半導体基板を覆うように、第１側壁スペースと隣接する犠牲側壁スペーサを形成する工程；
該半導体基板を覆う平坦化層であって、該平坦化層の一部が該犠牲側壁スペーサと隣接する、該平坦化層を形成する工程；
該犠牲側壁スペーサを除去する工程；
該半導体基板における第１側壁スペーサと該平坦化層の一部との間に位置するように、エッチングによってくぼみを形成する工程；および
該くぼみに半導体材料を堆積させる工程
を包含する半導体装置の製造方法。
【請求項２】
犠牲側壁スペーサを形成する上記工程が低温の酸化物材料を堆積させることを含む請求項１に記載の半導体装置の製造方法。
【請求項３】
平坦化層を形成する上記工程がドープで処理したシリコンガラス層を堆積させることを含む請求項１に記載の半導体装置の製造方法。
【請求項４】
犠牲側壁スペーサを除去する上記工程がウェットエッチングを行うことを含む請求項１に記載の半導体装置の製造方法。
【請求項５】
犠牲側壁スペーサを除去する上記工程の前に、上記平坦化層を平坦化するための化学的−機械的研磨を行う工程をさらに包含する請求項１に記載の半導体装置の製造方法。
【請求項６】
ゲート電極を形成する上記工程がゲートの導体を覆う硬質のマスクを形成することを含み、化学的−機械的研磨を行う上記工程が該硬質のマスクの一部を除去することである請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体基板が第１半導体材料から形成され、かつくぼみに半導体材料を堆積させる上記工程が第１半導体材料と異なる材料を用いて行われることを含む請求項１に記載の半導体装置の製造方法。
【請求項８】
第１半導体材料がシリコンを含み、かつ半導体材料を堆積させる工程が上記くぼみをシリコンゲルマニウムで充填することを含む請求項７に記載の半導体装置の製造方法。
【請求項９】
上記くぼみをシリコンゲルマニウムで充填することが、ドープで処理したシリコンゲルマニウムを、原位置に選択的に成長させることを含む請求項８に記載の半導体装置の製造方法。
【請求項１０】
第１半導体材料がシリコンを含み、かつ半導体材料を堆積させる工程が上記くぼみをシリコンカーボンで充填することを含む請求項７に記載の半導体装置の製造方法。
【請求項１１】
くぼみに半導体材料を堆積させる上記工程の後に、第１側壁スペーサと隣接する半導体基板にソース／ドレイン領域を埋め込む工程を、さらに含む請求項１に記載の半導体装置の製造方法。
【請求項１２】
犠牲側壁スペーサを形成する上記工程の前に、第１側壁スペーサを覆うマスク層を形成する工程をさらに包含し、かつ犠牲側壁スペーサを除去する上記工程が該マスク層および上記平坦化層を残して犠牲側壁スペーサを選択的にエッチングすることを含む請求項１に記載の半導体装置の製造方法。
【請求項１３】
半導体基板を覆うように、該半導体基板から電気的に絶縁されたゲート電極を形成する工程；
該半導体基板を覆うように、該ゲート電極の側壁に沿って第１側壁スペーサを形成する工程；
該ゲート電極および第１側壁スペーサを含めて、該半導体基板を覆うようにマスキング層を形成する工程；
該半導体基板を覆っている該マスキング層を覆うように、第１側壁スペーサと隣接した犠牲側壁スペーサを形成する工程；
該半導体基板を覆う平坦化層であって、該平坦化層の一部が該犠牲側壁スペーサと隣接する、該平坦化層を形成する工程；
該犠牲側壁スペーサを除去する工程；
該半導体基板の第１側壁スペーサと該平坦化層の一部との間に、エッチングによってくぼみを形成する工程；
該平坦化層を除去する工程；および
該マスキング層を堆積マスクとして用いて該くぼみに半導体材料を堆積させる工程
を包含する半導体装置の製造方法。
【請求項１４】
平坦化層を形成する上記工程がレジスト層を形成することを含む請求項１３に記載の半導体装置の製造方法。
【請求項１５】
平坦化層を形成する上記工程が、さらに上記レジスト層をエッチバックすることを含む請求項１４に記載の半導体装置の製造方法。
【請求項１６】
上記レジスト層を形成することが、レジスト層をスピン塗布することを含む請求項１５に記載の半導体装置の製造方法。
【請求項１７】
上記マスキング層が、シリコン窒化物から構成されている請求項１３に記載の半導体装置の製造方法。
【請求項１８】
平坦化層を形成する上記工程が、酸素を含む材料の堆積および化学的−機械的研磨を行うことを含む請求項１３に記載の半導体装置の製造方法。
【請求項１９】
上記半導体基板がシリコンから構成され、かつ上記半導体材料がＳｉＧｅまたはＳｉＣから構成されている請求項１３に記載の半導体装置の製造方法。
【請求項２０】
第１半導体材料から構成される半導体基板；
該半導体基板の上面を覆うように堆積させたゲート電極；
該ゲート電極の側壁に沿って堆積させた側壁スペーサ；
該半導体基板内に堆積させた素子の分離領域であって、該ゲート電極から第１の距離だけ間隔を空けて配置された素子の分離領域；および
該半導体基板内に第２半導体材料が埋め込まれた領域であって、該側壁スペーサと隣接し、かつ該ゲート電極の直下を通る電流の行路の方向へ、該素子の分離領域から側方に離れた位置に配置された第２半導体材料が埋め込まれた領域
を備えている半導体装置。
【請求項２１】
上記半導体基板がＳＯＩ基板上の半導体層から構成されている請求項２０に記載の半導体装置。
【請求項２２】
第１半導体材料がシリコンを含み、かつ第２半導体材料がシリコンゲルマニウムを含む請求項２０に記載の半導体装置。
【請求項２３】
第１半導体材料がシリコンを含み、かつ第２半導体材料がシリコンカーボンを含む請求項２０に記載の半導体装置。
【請求項２４】
第２半導体材料が埋め込まれた上記領域が、上記素子の分離領域から間隔を空けて形成された、上記半導体基板のくぼみの中に配置されている請求項２０に記載の半導体装置。
【請求項２５】
上記分離領域が、浅い溝分離領域から構成されている請求項２４に記載の半導体装置。
【請求項２６】
上記くぼみが上記側壁スペーサと並んで配置されている請求項２４に記載の半導体装置。
【請求項２７】
第２半導体材料が埋め込まれた領域が上記側壁スペーサから第１の長さ離れた位置まで形成されている半導体装置であって、
上記半導体基板の上面に配置された第２ゲート電極；
第２ゲート電極に沿って配置された第２側壁スペーサ；
該半導体基板に配置された第２分離領域であって、第１の距離よりも長い第２の距離だけ第２ゲート電極から離れた位置に配置された第２分離領域；および
該半導体基板に第２半導体材料が埋め込まれた第２領域であって、第２ゲート電極と隣接し、かつ第２分離領域から側方に間隔を空けて配置された第２領域であって、さらに、およそ第１の長さだけ側壁スペーサから離れた位置まで形成されている第２領域、
をさらに備えている請求項２０に記載の半導体装置。
【請求項２８】
第１半導体材料がシリコンから構成され、かつ第２半導体材料がシリコンゲルマニウムから構成されている請求項２７に記載の半導体装置。
【請求項２９】
第１半導体材料がシリコンから構成され、かつ第２半導体材料がシリコンカーボンから構成されている請求項２７に記載の半導体装置。
【請求項３０】
第１半導体材料から構成された半導体基板；
該半導体基板の上面を覆うように堆積させた第１ゲート電極；
第１ゲート電極の側壁に沿って堆積させた第１側壁スペーサ；
該半導体基板の上面を覆うように堆積させた第２ゲート電極；
第２ゲート電極の側壁に沿って堆積させた第２側壁スペーサ；
該半導体基板内において第１側壁スペーサと隣接するように第２半導体材料が埋め込まれた第１領域；および
該半導体基板内において第２側壁スペーサと隣接するように第２半導体材料が埋め込まれた第２領域であって、分離材料を介することなく第１領域から側方に離れた位置に配置された第２領域
を備えている半導体装置。
【請求項３１】
第１ゲート電極が有する第１側壁の反対に位置する第２側壁に沿って堆積させた第３側壁スペーサ；
第２ゲート電極が有する第１側壁の反対に位置する第２側壁に沿って堆積させた第４側壁スペーサ；
該半導体基板内において第３側壁スペーサと隣接するように第２半導体材料が埋め込まれた第３領域；および
該半導体基板内において第４側壁スペーサと隣接するように第２半導体材料が埋め込まれた第４領域
をさらに備えている請求項３０に記載の半導体装置。
【請求項３２】
第１ゲート電極および第２ゲート電極、ならびに第２半導体材料の第１領域、第２領域、第３領域および第４領域を取り囲む溝分離構造を、さらに備えている請求項３１に記載の半導体装置。
【請求項３３】
上記溝分離構造が、第１ゲート電極および第２ゲート電極の真下を通る電流の行路の方向へ、第２半導体材料が埋め込まれた第１領域、第２領域、第３領域および第４領域のそれぞれから側方に離れて配置されている請求項３２に記載の半導体装置。
【請求項３４】
第１半導体基板がシリコンから構成されており、かつ第２半導体材料がシリコンゲルマニウムから構成されている請求項３０に記載の半導体装置。
【請求項３５】
第１半導体基板がシリコンから構成されており、かつ第２半導体材料がシリコンカーボンから構成されている請求項３０に記載の半導体装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の属する技術分野〕
本発明は、概略的には、半導体装置に関するものであり、より詳細には、性能向上のためトランジスタにおける応力を調整する装置および方法に関するものである。
【０００２】
〔発明の背景〕
半導体装置は、コンピュータおよび携帯電話など、多くの電子機器において使用されている。装置を小型化および高速化し続けることが、半導体産業におけるひとつの目標である。各構成間の物理的距離が小さくなるため、装置が小さくなればなるほどその処理速度は速くなる。また、銅のような高導電率の物質は、アルミニウムのような低伝導率の物質に取り代わられつつある。さらに、半導体装置の処理速度を向上させるためのその他の試みとしては、電子や正孔などの半導体キャリアの移動度を向上させることが挙げられる。
【０００３】
トランジスタの性能を向上させる方法として、物理的な要因によって電荷−キャリアチャネル領域近傍の半導体結晶格子を応力変形させる（すわなち、「歪ませる」）方法が挙げられる。例えば、応力変形させたシリコン上に形成されたトランジスタは、従来の基板を用いて形成されたトランジスタと比べて、電荷−キャリア移動度が大きい。応力変形を生じさせる方法の１つとして、トランジスタを覆う応力層を供給することが挙げられる。半導体装置の（半導体キャリアの）移動度、および性能の向上には、種々の応力層を用いることができる。例えば、接触エッチング停止層（ＣＥＳＬ：ｃｏｎｔａｃｔ  ｅｔｃｈ  ｓｔｏｐ  ｌａｙｅｒ）、単層、複層および浅い分離溝（ＳＴＩ：ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）ライナーを形成することによってトランジスタに応力を加えることができる。これらの技術のほとんどにおいては伸張性および圧縮性の応力を加えるために窒化物層を用いているが、他の材料が他の応用例、例えば、高密度プラズマ（ＨＤＰ：ｈｉｇｈ  ｄｅｎｓｉｔｙ  ｐｌａｓｍａ）層において用いられ得る。
【０００４】
シリコンを応力変形させるための他の技術としては、ゲルマニウムまたはシリコンゲルマニウムの層を供給することなどを挙げることできる。シリコンの薄層を、ゲルマニウム含有層を覆うように成長させてもよい。ゲルマニウムの結晶格子定数がシリコンの結晶格子定数よりも大きいため、ゲルマニウムを含む層は、隣接する層に格子不整合応力を生じさせる。ＳｉＧｅがシリコンと異なる格子定数を有しているので、ＳｉＧｅはシリコン層上に対して変形を与えることになる。この変形させたシリコン層はより処理速度の速いトランジスタの製造に利用することができる。
【０００５】
ＳＴＩ酸化物領域を用いた変形シリコンＣＭＯＳ装置の製造方法の一例が、米国出願  公開番号２００５／０１０１０７７号公報に開示されている。なお、上記米国出願は本願に引用することによって援用される。米国出願の上記公報に記載の方法では、シリコン基板が形成され、緩和されたＳｉＧｅ層が、埋蔵された酸化物（ＢＯＸ：ｂｕｒｉｅｄ  ｏｘｉｄｅ）層を有する該シリコン基板、または絶縁物上に形成したＳｉＧｅ（ＳｉＧｅ−ｏｎ  ｉｎｓｕｌａｔｏｒ）結晶基板上に形成される。変形させたシリコン層は緩和されたＳｉＧｅ層を覆う。シリコン酸化物層が変形させたシリコン層上に形成され、シリコン窒化物のハードマスク層が該シリコン酸化物層上に形成される。上記シリコン窒化物層、シリコン酸化物層、変形させたシリコン層、および緩和させたＳｉＧｅ層がＳＴＩ溝を形成するためにエッチングされる。上記ＳＴＩ溝の角を丸くすることによって応力を軽減するために、該ＳＴＩ溝の表面に犠牲酸化物ライナーが形成される。次に上記犠牲酸化物ライナーが除去され、上記ＳＴＩ溝がシリコン酸化物によって充填される。
【０００６】
その他の例として、米国出願  公開番号２００４／０１７３８１５に変形させたチャネルトランジスタ構造の作製方法が開示されている。なお、上記米国出願はは本願に引用することによって援用される。基板は、第１の天然の格子定数を有する第１半導体材料、該基板上のゲート誘電体層、該ゲート誘電体層上のゲート電極、該ゲート誘電体層と隣接した向かい合わせのソース領域およびドレイン領域、ならびに該ゲート電極の側壁と接したスペーサを備えている。上記ソース領域およびドレイン領域のいずれか１つまたは両方にはくぼみが形成される。上記くぼみが格子不整合領域となるように、該くぼみには第１の天然の格子定数とは異なる第２の天然の格子定数を有する第２半導体材料が充填される。
【０００７】
〔発明の要約〕
上述のように、従来の技術において、溝はほとんどトランジスタのゲートをエッチングすることによって形成されている。これらの溝には、シリコンと異なる格子定数を有するエピタキシャルＳｉＧｅまたはその他の材料が充填される。異なる格子定数または熱膨張率が原因で物理的な応力が発生し、トランジスタチャネルに対して該応力が与えられる。その結果として、キャリアの移動度が向上するため、トランジスタの性能の向上に繋がる。
【０００８】
一つの局面において、本発明は、トランジスタゲートの近傍の明確な位置に特定の長さを有する溝をエッチングすることによって、これらの概念の詳細を明確化している。従来の技術において、回路における異なる区域に対して溝が一定ではないパターン密度を有するように形成されていることために、異なる長さを有する溝がエッチングされている。異なる長さまたは深さを有する溝は、異なる物理的な応力を生じさせる。このため、トランジスタの性能に対する物理的な応力の効果が、すべてのトランジスタに対して等しく作用することを保証できない。これは、異なるトランジスタのパラメーターが、近くのトランジスタゲート同士の距離だけでなく、回路における位置および環境に左右されるという結果を招く。
【０００９】
一つの局面において、本発明は、ゲートの近傍にあるシリコン（または他の半導体）に形成された細長い溝またはくぼみの自己整合したエッチングおよび充填物を提供する。このより好ましい方法を用いて一様な長さを有する溝を、確実に形成することによって、等しい量の充填物を用いて一様に溝を充填することができる。上記溝をウェーハ表面上に一様に設計することには、さらに利点がある。ウェーハ上に溝を一様に形成することによって、応力の最適化を好ましく行うことができる。
【００１０】
一実施形態に係る方法において、ゲート電極が半導体基板（例えば、バルクシリコン基板またはＳＯＩ基板）上に形成される。上記ゲート電極は、上記半導体基板から電気的に絶縁されている。第１側壁スペーサが上記ゲート電極の側壁に沿って形成される。犠牲側壁スペーサが上記第１側壁スペーサと隣接して形成される。平坦化層は、該平坦化層の一部が上記犠牲側壁スペーサに隣接するように、上記半導体基板上に形成される。上記犠牲側壁スペーサが取り除かれた後、半導体基板上にくぼみが形成される。上記くぼみは、実質的に第１側壁スペーサと上記平坦化層の一部との間に配置されている。半導体材料（例えば、ＳｉＧｅまたはＳｉＣ）が上記くぼみに堆積される。
【００１１】
本発明の工程は、結果として実施形態の構造の数になる。第１の実施形態において、トランジスタは、半導体基板の上面を覆うように堆積させた分離領域（例えば、ＳＴＩ）およびゲート電極を備えている。側壁スペーサが上記ゲート電極の側壁に沿って堆積される。第２半導体材料の領域が半導体基板内に埋め込まれる。第２半導体材料の上記領域は、上記側壁スペーサと隣接する位置に配置される。
【００１２】
他の実施形態において、第１ゲート電極が上記半導体基板の上面を覆うように堆積され、第１側壁スペーサが第１ゲート電極の側壁に沿って堆積される。同様に、第２ゲート電極が上記半導体基板の上面を覆うように堆積され、第２側壁スペーサが第２ゲート電極の側壁に沿って堆積される。第２半導体材料の第１領域が、上記第１側壁スペーサと隣接するように上記半導体基板内に埋め込まれ、第２半導体材料の第２領域が第２側壁スペーサと隣接するように該半導体基板内に埋め込まれる。第２領域は、分離領域を介在せずに、第１領域から側方に間隔を空けて配置される。
【００１３】
本発明の１つまたはそれ以上の実施形態の詳細は、添付の図面および以下の記載において説明する。本発明のその他の特徴点および利点は、以下の記載および図面、ならびに請求の範囲から明確になるであろう。
【００１４】
添付図面を参照した以下の説明によって、本発明およびその利点についてより十分に理解されるであろう。
【００１５】
〔実施の形態〕
本発明に係る好ましい実施形態の構造および利用について以下に詳細な説明を行う。しかし、本発明が、多種多様の明確な記載を統合し得る、多くの適用可能な発明概念を提供することを理解されるであろう。以下において明確に記載する実施形態は、本発明を製造および利用するための特定の一例に過ぎず、本発明の適用範囲を限定するものではない。
【００１６】
本発明は、明確な記載にある好ましい実施形態、変形させたチャネルを備えるトランジスタ装置と呼ばれるものによって説明されるであろう。しかし、本発明は、変形させたまたは応力を加えた半導体領域を必要とする他の構造、あるいは１つの材料にもう１つの材料を埋め込んだ領域を必要とする他の構造に対しても適用され得る。
【００１７】
図１は、半導体基板１０２に形成された、本発明の第１実施形態の構造１００を示すものである。半導体基板１０２は、バルクの半導体基板、基板内の領域（例えば、ウェルまたはタブ）または基板上に形成された半導体層であってもよい。例えば、本発明は絶縁体上に形成された半導体（ＳＯＩ）技術と組み合わせて十分機能する。１つの形態において、半導体基板はシリコンから形成されていることが好ましい。他の形態において、シリコン以外の材料を、半導体基板を構成する材料として用い得る。
【００１８】
上記構造１００は、半導体基板１０２の活性領域に形成されている。上記活性領域は、分離領域１１２によって他の活性領域と分離されている。１つの形態において、分離領域１１２は、上記活性領域を取り囲む溝分離（例えば、浅い溝分離またはＳＴＩ）領域であることが好ましい。ＳＴＩ領域１１２は、例えば、シリコン酸化物またはシリコン窒化物のような絶縁体によって充填された溝を形成することによって形成されてもよい。分離領域１１２を形成する目的の１つとして、周りを取り囲む構造から、上記活性領域における構造１００を電気的に絶縁することが挙げられる。他の形態において、上記分離は、深い溝分離、メサ分離またはフィールド分離によって行われてもよい。
【００１９】
図示した例において、上記活性領域はトランジスタ１００を備える。トランジスタ１００は、半導体基板１０２の上面を覆うように堆積されたゲート電極１０４を備える。ゲート電極１０４は、ポリシリコン、金属、または２つの組み合わせのような１つあるいはそれ以上の導電体から形成され得る。１つの形態において、ゲート電極１０４は、ポリシリコンを覆うケイ素化合物（例えば、ニッケル珪化物、タングステン珪化物またはチタニウム珪化物）から構成される。他の形態において、金属のゲート（ゲート電極１０４）は、金属（例えば、Ｉｒ、Ｒｕ、ＲｕＴａ、Ｔｉ、Ｍｏ）、金属珪化物（例えば、十分に珪化したゲート）、その他のものなどである。
【００２０】
ゲート電極１０４は、ゲート絶縁体１０６によってチャネル領域１１８から電気的に絶縁されている。ゲート絶縁体１０６の材料として、例えば、酸化物、窒化物、あるいは酸化物と窒化物の組み合わせ（例えば、シリコン酸窒化物（ＳｉＯＮ）または酸化物−窒化物−酸化物（ＯＮＯ）堆積）を用いてもよい。他の形態において、ゲート電極１０６は、ｈｉｇｈ−ｋ絶縁体（例えば、Ｓｉ３Ｎ４の絶縁定数よりも高い絶縁定数を有する絶縁物）であってもよい。ゲート絶縁物１０６として用い得るｈｉｇｈ−ｋ絶縁体は、例えば、ＨｆＯ２、（窒化された）Ｈｆ珪酸塩、ＡｌＯ２、ＺｒＯ２、Ｚｒ−Ａｌ−ＯおよびＺｒ珪酸塩を含む。
【００２１】
ハードマスク層１０８がゲート電極１０４を覆っている。ハードマスク層１０８は、通常、シリコン窒化物のような絶縁材料から形成されている。ハードマスク層１０８は、通常、ゲート電極１０４の形成工程の一部として形成されるが、必要に応じてハードマスク層１０８の形成を行わなくてもよい。
【００２２】
側壁スペーサ１１０がゲート電極１０４の側壁に沿って堆積される。図１においてはゲート電極１０４およびハードマスク層１０８の側壁に沿って堆積される。１つの形態において、側壁スペーサ１１０は、窒化物および酸化物のような複層を含む。他の形態において、側壁スペーサ１１０は、単一の酸化物領域または窒化物領域であってもよい。さらに他の形態において、側壁スペーサ１１０の形成は、他の材料を用いて行われてもよい。
【００２３】
トランジスタ１００は、またソース／ドレイン領域１１４を備える。トランジスタ１００の動作において、ゲート電極１０４に印加された電圧に依存してソース／ドレイン領域１１４の間に電流が流れる。本発明のトランジスタ１００として、ｎ−チャネルトランジスタ（例えば、ソース／ドレイン領域にｎ型の不純物がドーピングされ、かつチャネル領域１１８にｐ型の不純物がドーピングされたトランジスタ）およびｐ−チャネルトランジスタ（例えば、ソース／ドレイン領域にｐ型の不純物がドーピングされ、かつチャネル領域１１８にｎ型の不純物がドーピングされたトランジスタ）を等しく適用することができる。また、本発明には、ディプレッション型トランジスタおよびエンハンスメント型トランジスタの両方を適用することができる。さらに、ソース／ドレイン領域１１４を覆うように珪化物領域（図示せず）が形成されていてもよい。
【００２４】
本発明の１つの形態において、ソース／ドレイン領域１１４のそれぞれは、半導体基板１０２内に埋め込まれた第２半導体材料１１６の領域をさらに備えていることが好ましい。第２半導体材料１１６は、半導体基板１０２の材料と異なる材料であることが好ましい。例えば、半導体基板１０２の材料とは異なる格子定数を有する材料を用いることによって、変形させたチャネル領域１１８を形成し得る。変形させたチャネル領域１１８は、トランジスタ１００の動作時においてキャリアの移動度が向上するため、第２半導体材料１１６の領域を形成することによって、より処理速度の速いトランジスタ１００を作製することができる。
【００２５】
第１の実施形態において、半導体基板１０２はシリコンから形成され、第２半導体材料はシリコンゲルマニウム（ＳｉＧｅ）である。シリコンゲルマニウムは、シリコンよりも大きい天然の格子定数を有しているため、圧縮性のチャネル応力を生じるであろう。圧縮性のチャネル応力が生じている状態は、ｐ−チャネルトランジスタにとって理想的である。他の形態において、第２半導体材料は、シリコンよりも小さい天然の格子定数を有するシリコンカーボン（ＳｉＣ）である。第２半導体材料としてＳｉＣを用いた場合、伸張性のチャネル応力が生じるため、ｎ−チャネルトランジスタにおいて電子キャリアの速度が向上する。
【００２６】
１つの形態において、ＣＭＯＳ装置のｎ−チャネルトランジスタおよびｐ−チャネルトランジスタは、異なる材料を用いて形成される。第１の例として、異なる導電性の型を有するトランジスタは、それぞれに対して異なる材料（例えば、ｐ−チャネル用にＳｉＧｅおよびｎ−チャネル用にＳｉＣ）を用いた埋め込み領域１１６を備えることができる。他の形態において、１つの型（例えば、ｐ−チャネル）のトランジスタは、ある材料（例えば、シリコンゲルマニウム）から構成される埋め込み領域１１６を備えることができるが、他の型（例えば、ｎ−チャネル）のトランジスタは埋め込み領域１１６を備えることはない（例えば、ソース／ドレイン領域は単独のシリコンからなる）。さらに他の形態において、全て（ｐ−チャネルおよびｎ−チャネルの両方）のトランジスタは、同一の物である。
【００２７】
図に示した形態において、埋め込まれた半導体材料１１６は、半導体基板１０２の上面に伸びている。この特徴点は必須ではない。半導体材料１１６は、半導体基板１０２に対して実質的に平坦である、または半導体基板１０２の上面より低い位置に形成されたくぼみに配置されている。１つの形態において、埋め込み材料１１６は、半導体基板１０２の上面より低く位置に形成されたくぼみに配置され、かつ図示しないシリコン層を覆っている。ここで、埋め込み材料１１６に覆われていないシリコン層と埋め込み材料１１６とは平坦であってもよい。
【００２８】
埋め込み材料１１６は、ソース／ドレイン領域の長さとは独立した長さだけ、ゲート堆積（ゲート電極）１０４から伸びていることが好ましい。埋め込み材料１１６の長さがチャネル１１８に配置された変形の大きさに影響を与えることが分かっている。埋め込み材料１１６の長さが一定である場合、複数のトランジスタが一定間隔で配置されていなくても、チャネル１１８の変形をより容易に制御することができる。すなわち、密集し、かつ分離された複数のトランジスタ間における応力の変動は小さくなるだろう。結果として、１つの形態において、第２半導体材料の領域１１６は、側壁スペーサ１１０と隣接し、かつ分離領域１１２から側方に間隔を空けて配置されていることが好ましい。埋め込み材料の領域１１６の長さが一定であるので、埋め込み材料の領域１１６が分離領域１１２から間隔を空けて配置されている距離が、分離領域１１２とゲート電極１０４（または側壁スペーサ１１０）との距離が有する作用を示す。
【００２９】
図１のトランジスタ１００を形成するための第１の実施形態に係る形成過程について、図２〜１０を参照して説明する。この製造工程のフローは好ましい製造工程および製造技術を説明している。よって、以下に説明する製造工程のフローが、必要に応じて様々に追加および／または変更が可能であることを、当業者であれば容易に想到し得る。
【００３０】
図２に示しているのは、トランジスタが部分的に作製された状態である。詳細には、ＳＴＩ領域１１２、ゲート絶縁物１０６およびゲート電極１０４を含むゲート堆積、ならびにハードマスク層１０８が従来の方法を用いて形成されている。また、側壁スペーサがゲート電極１０４の側壁のそれぞれに沿って形成されている。これらの側壁スペーサ１１０は、絶縁材料を同形に堆積させ、かつ該堆積させた材料を異方性エッチングすることによって形成されている。明確に図示いていないが、側壁スペーサ１１０の厚さは、ソース／ドレインの延長部分（または、軽度にドーピングしたソース／ドレイン領域）として設定した面積によって決定すればよい。
【００３１】
続いて図３に示すように、犠牲側壁スペーサ１２０が側壁スペーサ１１０と隣接するように形成される。これらの犠牲側壁スペーサ１２０は、側壁材料を同形に堆積させ、かつ該堆積させた材料を異方性エッチングすることによって形成されている。犠牲側壁スペーサ１２０の材料は、側壁スペーサ１１０およびハードマスク層１０８に対して選択的に除去されるような材料であればよく、絶縁体であっても、導電体であってもよい。１つの形態において、犠牲側壁スペーサ１２０は低温酸化物（ＬＴＯ：ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ）プロセスを用いて形成されることが好ましい。犠牲側壁スペーサ１２０の厚さは、埋め込み半導体材料（図１の１１６）の設定した長さによって決定すればよい。
【００３２】
１つの典型的な形態として、犠牲側壁スペーサ１２０半導体基板１０２の表面に沿って約３０ｎｍから１００ｎｍの範囲の長さを有している。ここで、関連する点として、ゲート電極１０４は約３０ｎｍから１００ｎｍの範囲の長さを有している。ゲート長に対する犠牲側壁スペーサ１２０の長さの比率は、およそ１：２および２：１の間である。以上のことから明らかなように、半導体基板１０２の表面に沿って形成された犠牲側壁スペーサ１２０の長さは、半導体埋め込み領域１１６の長さを決定する。
【００３３】
図４に示すように、平坦化層１２２が構造１００上に形成される。平坦化層１２２の材料は、犠牲側壁スペーサ１２０が平坦化層１２２に対して選択的に除去され得るような材料から選択される。１つの形態において、平坦化層１２２はボロホスホシリケートガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）の層を堆積および還流させることによって形成される。他の形態において、平坦化層１２２は他の材料から形成され得る。
【００３４】
次に図５を参照して、ウェーハの上面が除去される。この工程は、化学的−機械的研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ−ｍａｃｈａｎｉｃａｌ  ｐｏｌｉｓｈ）または反応性イオンエッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）を用いて行われる。図示した形態において、上記工程を経た構造１００は平坦化されている。他の形態において（例えば、図１４を参照のこと）、上記工程を経た構造１００が平坦化されていることは必須ではない。上記工程の後、犠牲側壁スペーサ１２０が形成された部分が、構造１００の上面に露出する。
【００３５】
図６に示すように、犠牲側壁スペーサ１２０が側壁スペーサ１１０および平坦化層１２２に対して選択的に除去される。１つの形態において、犠牲側壁スペーサ１２０は等方性ウェットエッチングによって除去されることが好ましい。ある形態において、犠牲側壁スペーサ１２０は低温酸化物から形成され、側壁スペーサ１１０（または少なくとも側壁スペーサ１１０の露出した部分）は窒化物から形成され、平坦化層１２２はＢＰＳＧから形成されている。これらの材料を用いることによって、酸化物からなる犠牲側壁スペーサ１２０が除去され得る。
【００３６】
図７を参照して、くぼみ１２４が、半導体基板１０２における犠牲側壁スペーサ１２０が除去されることによって露出した領域をエッチングすることによって形成される。１つの形態において、くぼみ１２４の深さは約２０ｎｍから１５０ｎｍの範囲である。他の２つの例として、半導体基板１０２としてＳＯＩを用いた形態において、くぼみ１２４の深さは約３０ｎｍから４５ｎｍの範囲であり、半導体基板１０２としてバルクを用いた形態において、くぼみ１２４の深さは約１００ｎｍである。くぼみ１２４の長さは、犠牲側壁スペーサ１２０の長さと一致しており、くぼみ１２４の幅（図７における紙面に対して垂直方向のくぼみ１２４の長さ）はトランジスタの幅（または活性領域の幅）と一致している。
【００３７】
図７に示すように、この後、半導体埋め込み領域１１６が形成される。１つの形態において、半導体埋め込み領域１１６は、エピタキシャル成長プロセスを用いてＳｉＧｅまたはＳｉＣを選択的に堆積させることによって形成される。上記半導体材料は、元の位置においてドーピングされてもよく、ドーピングされなくてもよい。一例として、シリコンゲルマニウムに対して、ｐ−チャネルトランジスタを作製するために元の位置においてホウ素がドーピングされる。ｎ−チャネルトランジスタが異なる材料を用いて埋め込まれた領域を備える場合、該領域にマスク（例えば、フォトレジスト）を用いればよい。ｎ−チャネルトランジスタ埋め込み領域を備えていない場合、くぼみ１２４を形成する工程において、同様に該領域にマスクを用いればよい。その他の形態において、半導体埋め込み領域１１６は、シリコンカーボンを堆積させ、かつ元の位置において砒素またはリンをドーピングされることによって形成されてもよい。
【００３８】
図９に示すように、平坦化層１２２が除去される。平坦化層１２２の除去によって、図１を用いて説明したような、基礎的な構造１００を形成することができる。付加的な工程として、図１０に示すように、ソース／ドレインドーパント１２６が埋め込まれる。例えば、ｐ−チャネルトランジスタに対するソース／ドレインドーパント１２６としてはホウ素を、ｎ−チャネルトランジスタに対するソース／ドレインドーパント１２６としては砒素またはリンを用い得る。
【００３９】
トランジスタを形成するための形成過程の変形例について図１１〜１８を用いて説明する。２つの過程は類似点を有しているので、詳細については繰り返しの説明を行わない。いずれの過程が、ここで説明する詳細のどれを用いても変更可能であることが理解される。
【００４０】
図１１は、図２の構造と類似の構造であり、マスキング層１２８をさらに備える構造を説明する図である。マスキング層１２８は、犠牲側壁スペーサ１２０を除去する工程においてゲート堆積および側壁スペーサ１１０を保護するために形成されてもよい。１つの例として、マスキング層は、約１０ｎｍから５０ｎｍの厚さを有するシリコン窒化物（例えば、Ｓｉ３Ｎ４）である。このライナー１２８を備えていることによって、側壁スペーサ１１０および犠牲側壁スペーサ１２０は、同じ材料から形成されてもよい。
【００４１】
側壁スペーサ１２０の形成については図１２に示す通りであり、平坦化層１２２の形成については図１３に示す通りである。図３および図４を用いて説明したように、犠牲側壁スペーサ１２０および平坦化層１２２の材料は、犠牲側壁スペーサ１２０が選択的に除去され得るような材料から選択される。１つの形態において、平坦化層１２２はレジストから形成され、一方、犠牲側壁スペーサ１２０は酸化物から形成される。一例として、平坦化層１２２を形成するための上記レジストの材料は、実質的に平坦になるようにスピン塗布されてもよい。上述したように、犠牲側壁スペーサ１２０の材料は側壁スペーサ１１０の材料と独立して選択される。
【００４２】
図１４に示すように、平坦化層１２２の材料がエッチバックされる。平坦化層１２２の材料をエッチバックする量は、犠牲側壁スペーサ１２０の一部を露出させるために十分な量であればよいが、次に行うくぼみのエッチングにおいて平坦化層１２２が半導体基板１０２を保護するために平坦化層１２２が十分残されていれる必要がある。一例として、レジスト層の厚さは、くぼみを形成する前において５００ｎｍから１０００ｎｍであり、くぼみを形成した後において５０ｎｍから１００ｎｍであればよい。
【００４３】
その後、図１５に示すように、犠牲側壁スペーサ１２０が選択的に除去されてもよい。犠牲側壁スペーサ１２０として酸化物を用いた場合、犠牲側壁スペーサ１２０の除去は、ＨＦの希釈液または緩衝液を用いたウェットエッチングを用いて行われてもよく、また他の方法として、ドライエッチングを用いて行われてもよい。犠牲側壁スペーサ１２０の除去によって、半導体基板１０２を覆うマスキング層１２８が露出する。そして、マスキング層１２８が露出した部分が、例えば、異方性エッチングプロセスによって開口されてもよい。
【００４４】
図１６は、図７を用いて説明したくぼみ１２４をエッチングする工程を説明する図である。図１７に示すように、次の工程においてレジスト(平坦化層)１２２が除去される。レジスト１２２が除去された後、上述の実施形態において説明したように溝（くぼみ１２４）に半導体材料が充填される（図７および図７を用いた説明を参照のこと）。図１８に示すように、半導体材料１１６のくぼみ１２４に対する選択的な堆積が行われる。ここで、マスキング層１２８は、選択的な半導体材料１１６の堆積のためのマスク（図７における平坦化層１２２、側壁スペーサ１１０およびハードマスク層１０８）として用いられている。半導体材料１１６の堆積を行った後、マスキング層１２８は除去されても、そのまま残されていてもよい。
【００４５】
ここでは図示しないが、中間導電体、接続プラグおよび金属処理のような工程をさらに包含してもよい。
【００４６】
図１９および図２０は、本発明の概念を利用し得る２つの形態を説明する図である。図１９には２つのトランジスタ１００ａおよび１００ｂが示されている。２つのトランジスタ１００ａおよび１００ｂは同じ半導体基板１０２に形成されているが、それぞれが異なる面積を有している。図１９には浅い溝分離領域１１２が示されているが、他の分離（例えば、ＳＯＩ素子に対するメサ分離）技術が利用され得ることが理解される。トランジスタ１００ａおよび１００ｂは以下の点についてそれぞれ簡略化して図示されていることが理解される。トランジスタ１００ａおよび１００ｂが、賽の目状に区切られた半導体基板１０２のどこかに、互いに間隔を空けて配置されてもよく、お互いから異なる角度において方向付けられているソース／ドレイン電流の行路を有してもよい。
【００４７】
図１９の構造が有する特徴的な点は、トランジスタ１００ａおよび１００ｂの両方が同じ長さ（例えば、電流方向と平行に伸びる方向の距離）の半導体埋め込み領域１１６を有していることである。トランジスタを挟むように形成された半導体埋め込み領域１１６の幅は、該トランジスタの幅と同じであり、該トランジスタ毎に変化してもよい。図１９に示すように、半導体埋め込み領域１１６ａは、半導体埋め込み領域１１６ｂが有する長さＬと同長さ幅Ｌを有している。長さＬは、側壁スペーサ１１０ａおよび分離領域１１２ａの距離が側壁スペーサ１１０ｂおよび分離領域１１２ｂの距離よりも小さい場合であっても同じである。半導体埋め込み領域１１６ａおよび１１６ｂが同様の面積を有しているので、半導体埋め込み領域１１６ａおよび１１６ｂが、それぞれ関与するチャネル領域１０６ａおよび１０６ｂに対して同様の応力を与えることができる。
【００４８】
図２０は、２つのトランジスタ１００ａおよび１００ｂが単一の活性領域に形成された他の形態について説明する図である。この場合、半導体埋め込み領域１１６ａ−ｒは、分離領域を介することなく半導体埋め込み領域１１６ｂ−ｒと間隔を空けて配置されている。図２０に示すような構造は、例えば、２つのトランジスタが共有のソース／ドレインを有する場合が起こり得る。２つのトランジスタがソース／ドレインを共有する場合であっても、トランジスタ１００ａおよび１００ｂのそれぞれは、同じ長さの半導体埋め込み領域１１６のセットを備えている。
【００４９】
半導体埋め込み領域１１６ａおよび１１６ｂは、同じまたは異なる半導体材料から構成されていてもよい。例えば、トランジスタ１００ａがｎ−チャネルトランジスタであり、トランジスタ１００ｂがｐ−チャネルトランジスタである場合、半導体埋め込み領域１１６ａはＳｉＣを用いて包埋され、一方、半導体埋め込み領域はＳｉＧｅを用いて包埋されて得る。珪化物領域または他の導電体（図示せず）は共通のソース／ドレイン領域を通して電気的に連結されている。
【００５０】
ここまでにおいて本発明を、図に示した実施形態について説明したが、これらの説明は限定的な意味で解釈されるものではない。本発明の他の形態と同様に、図に示した実施形態の種々の改変および組み合わせは、上記説明を参照した当業者にとって明確なことであろう。それゆえ、添付の特許請求の範囲の記載がいかなる改変または実施形態を含むことが意図されている。
【図面の簡単な説明】
【００５１】
【図１】第１の実施形態に係るトランジスタの構造を示す断面図である。
【図２】第１の実施形態に係る構造を作製するためのゲート堆積、側壁スペーサおよびＳＴＩ領域を形成する工程を説明する断面図である。
【図３】第１の実施形態に係る構造を作製するための犠牲側壁スペーサを形成する工程を説明する断面図である。
【図４】第１の実施形態に係る構造を作製するための平坦化層を形成する工程を説明する断面図である。
【図５】第１の実施形態に係る構造を作製するためのハードマスク層、側壁スペーサ、犠牲側壁スペーサおよび平坦化層をエッチングする工程を説明する断面図である。
【図６】第１の実施形態に係る構造を作製するための犠牲側壁スペーサを除去する工程を説明する断面図である。
【図７】第１の実施形態に係る構造を作製するためのくぼみを形成する工程を説明する断面図である。
【図８】第１の実施形態に係る構造を作製するための第２半導体材料を堆積させる工程を説明する断面図である。
【図９】第１の実施形態に係る構造を作製するための平坦化層を除去する工程を説明する断面図である。
【図１０】第１の実施形態に係る構造を作製するためのドーパントを添加する工程を説明する断面図である。
【図１１】第２の実施形態に係る構造を作製するためのマスク層を形成する工程を説明する断面図である。
【図１２】第２の実施形態に係る構造を作製するための犠牲側壁スペーサを形成する工程を説明する断面図である。
【図１３】第２の実施形態に係る構造を作製するための平坦化層を堆積させる工程を説明する断面図である。
【図１４】第２の実施形態に係る構造を作製するための平坦化層をエッチングする工程を説明する断面図である。
【図１５】第２の実施形態に係る構造を作製するための犠牲側壁スペーサを除去する工程を説明する断面図である。
【図１６】第２の実施形態に係る構造を作製するためのくぼみを形成する工程を説明する断面図である。
【図１７】第２の実施形態に係る構造を作製するための平坦化層を除去する工程を説明する断面図である。
【図１８】第２の実施形態に係る構造を作製するための第２半導体材料を堆積させる工程を説明する断面図である。
【図１９】本発明の一実施形態に係るトランジスタの構造を示す断面図である。
【図２０】本発明の他の実施形態に係るトランジスタの構造を示す断面図である。
【図１】
2007110098.tif 000003
【図２】
2007110098.tif 000004
【図３】
2007110098.tif 000005
【図４】
2007110098.tif 000006
【図５】
2007110098.tif 000007
【図６】
2007110098.tif 000008
【図７】
2007110098.tif 000009
【図８】
2007110098.tif 000010
【図９】
2007110098.tif 000011
【図１０】
2007110098.tif 000012
【図１１】
2007110098.tif 000013
【図１２】
2007110098.tif 000014
【図１３】
2007110098.tif 000015
【図１４】
2007110098.tif 000016
【図１５】
2007110098.tif 000017
【図１６】
2007110098.tif 000018
【図１７】
2007110098.tif 000019
【図１８】
2007110098.tif 000020
【図１９】
2007110098.tif 000021
【図２０】
2007110098.tif 000022
【外国語明細書】
2007110098000001.pdf