(57)【要約】【課題】各種設計装置の制約がない共通セルライブラリを構築し、その中からセルの特定を可能にする半導体設計装置を提供する。【解決手段】データ属性チェック部１０とデータ属性変更部１１を設けてセルライブラリにデータ属性が統一化されたセルを登録可能にし、同一セル名チェック部１２とセル名置換部１３を設けて機能の異なったセル名で同じ名前のセルライブラリへの誤登録を防止し、更に、設計装置禁止文字チェック部１４とピン名置換部１６と信号名置換部１７と文字数チェック部１８を設けて設計装置で禁止されている文字や文字数を使ったセル名、ピン名、信号名を外し、かつ文字数を整え検索を容易にし、配置座標調査部１９を設けて配置配線後の座標をセル名、ピン名、信号名に盛り込み配置配線を明確にして不良解析を容易に行える。【選択図】図１
2007128557.tif 000002
【特許請求の範囲】
【請求項１】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部と
を備えた半導体設計装置であって、
入力した情報がセルライブラリとデータの属性が合うか判断するデータ属性チェック部と、
データ属性チェック部で認識した入力情報とセルライブラリデータで属性の合わない部分を変更しデータ属性が変更されたセルに関する情報をセルライブラリに登録するデータ属性変更部と
を設けた半導体設計装置。
【請求項２】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
設計装置禁止文字を登録した設計禁止文字データベースと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、
セルライブラリに登録するセル名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、
設計装置禁止文字を含んだセル名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するセル名置換部と
を設けた半導体設計装置。
【請求項３】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
設計装置禁止文字を登録した設計禁止文字データベースと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部と
を備えた半導体設計装置であって、
セルライブラリに登録するピン名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、
設計装置禁止文字を含んだピン名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するピン名置換部と
を設けた半導体設計装置。
【請求項４】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
設計装置禁止文字を登録した設計禁止文字データベースと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部と
を備えた半導体設計装置であって、
セルライブラリに登録する信号名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、
設計装置禁止文字を含んだ信号名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録する信号名置換部と、
を設けた半導体設計装置。
【請求項５】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部と
を備えた半導体設計装置であって、
セルライブラリに登録するセル名の文字数をチェックする文字数チェック部と、
文字数チェック部で判断したセル名を指定の文字数に置換し置換されたセル名のセルの情報をセルライブラリに追加登録するセル名置換部と
を設けた半導体設計装置。
【請求項６】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部と
を備えた半導体設計装置であって、
セルライブラリに登録するピン名の文字数をチェックする文字数チェック部と、
文字数チェック部で判断したピン名を指定の文字数に置換し置換されたセル名のセルの情報をセルライブラリに追加登録するピン名置換部と
を設けた半導体設計装置。
【請求項７】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
セルライブラリのデータをＣＰＵで処理した結果を出力する出力部と
を備えた半導体設計装置であって、
セルライブラリに登録する信号名の文字数をチェックする文字数チェック部と、
文字数チェック部で判断した信号名を指定の文字数に置換し置換されたセル名のセルの情報をセルライブラリに追加登録する信号名置換部と
を設けた半導体設計装置。
【請求項８】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
入力した回路情報とセルライブラリのデータを配置配線する配置配線部と、
配置配線部で処理した結果を出力する出力部と
を備えた半導体設計装置であって、
配置配線後のセルの配置座標を調査する配置座標調査部と、
配置座標調査部で調査した座標をセル名に反映しセル名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するセル名置換部と
を設けた半導体設計装置。
【請求項９】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
入力した回路情報とセルライブラリのデータを配置配線する配置配線部と、
配置配線部で処理した結果を出力する出力部と
を備えた半導体設計装置であって、
配置配線後のピンの配置座標を調査する配置座標調査部と、
配置座標調査部で調査した座標をピン名に反映しピン名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するピン名置換部と
を設けた半導体設計装置。
【請求項１０】
入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、
セルを登録したセルライブラリと、
入力した回路情報とセルライブラリのデータを配置配線する配置配線部と、
配置配線部で処理した結果を出力する出力部と
を備えた半導体設計装置であって、
配置配線後の信号線の配置座標を調査する配置座標調査部と、
配置座標調査部で調査した座標を信号名に反映し信号名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録する信号名置換部と
を設けた半導体設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体マスクレイアウトを設計する際に用いられる半導体設計装置に関する。
【背景技術】
【０００２】
従来より、半導体マスクレイアウトを設計する場合には、使用するセルを登録したセルライブラリを、配置配線の手法に用いて設計を行っていた。
以下、従来技術の手法について詳細に説明する。
【０００３】
ここでは、回路図から作成した論理接続情報と、セルを登録したセルライブラリを、配置配線部で配置配線して作成する手法を用いている。
図７は従来の半導体設計装置を示す。
【０００４】
１は入力部、２は入力部１から入力した情報でデータを処理するＣＰＵ（中央演算処理装置）、３はセルを登録したセルライブラリ、４は前記ＣＰＵ２とセルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う配置配線部、５はＣＰＵ２の結果を出力する出力部である。
【０００５】
図２はマスクレイアウトの一例を示すインバータセルの平面図であり、２０はＰＭＯＳ領域マスクパターン、２１はＮＭＯＳ領域マスクパターン、２２は拡散層領域マスクパターン、２３は第１メタルマスクパターン、２４はゲート電極マスクパターン、２５はコンタクトホールマスクパターンである。
【０００６】
図８は従来の配置配線図であり、３個の“セルＡ”６，７，８のうち、“セルＡ”６をＸ座標１０μｍ，Ｙ座標１０μｍ、“セルＡ”７をＸ座標２０μｍ，Ｙ座標２０μｍ、“セルＡ”８をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、“信号名ＩＮ”でＸ座標１５μｍ，Ｙ座標５μｍから、“セルＡ”６の“ピン名ａ”に配線し、“セルＡ”６の“ピン名ｂ”から“セルＡ”７の“ピン名ａ”に“信号名ＮＥＴ１”で配線し、“セルＡ”７の“ピン名ｂ”から“セルＡ”８の“ピン名ａ”に“信号名ＮＥＴ２”で配線し、“セルＡ”８の“ピン名ｂ”からＸ座標３５μｍ，Ｙ座標３５μｍに“信号名ＤＯ”で配線されている。
【０００７】
以上のように構成された半導体設計装置について、以下その動作を説明する。
まず、図７の入力部１に入力された配置配線を行いたいセルがＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力したセルのデータを選択し、セルライブラリ３に送る。
【０００８】
次に、入力部１に入力された回路図が、ＣＰＵ２で選択される。この時、ＣＰＵ２では入力部１から入力した回路図のセルの論理接続情報を抽出する。次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【特許文献１】特開平７−２７１５２４号公報
【特許文献２】特開平５−１３４７３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の構成では、既にセルライブラリ３に登録されているセルのマスク番号といったデータ属性が、新しく配置配線で使用するためにセルライブラリ３に登録しようとするセルと異なる場合には使用できないという問題がある。
【００１０】
また、既にセルライブラリ３に登録されているセルと機能が異なりセル名が同じセルをセルライブラリ３に新規に登録する場合に従来のセルデータを書き潰してしまうという問題がある。
【００１１】
また、各種の設計装置を使って配置配線を行う場合、それぞれの設計装置では禁止されている文字が入ったセル名とピン名と信号名では配置配線ができないという問題がある。
また、配置配線で使用するセル名とピン名と信号名の文字数がそれぞれ不統一の場合に配置配線後の検索が難しくなる。
【００１２】
また、配置配線で使用するセル名とピン名と信号名の文字数が配置配線を行う設計装置で使用できる文字数を超えた場合に配置配線ができないという問題がある。
また、配置配線後にどの座標にどのセルが配置され、配置されたセルのピンはどの座標に存在し、セル間の信号はどこに配線されたか調査に時間がかかり不良解析が迅速に行えないという問題がある。
【００１３】
本発明は、上記の従来の問題点を解決するもので、半導体マスクレイアウト設計する際に、セルライブラリにデータ属性が統一化されたセルを登録可能にし、機能の異なったセルで同じ名前のセルライブラリへの誤登録を防止し、設計装置で禁止されている文字や文字数を使ったセル名，ピン名，信号名を外し、かつ文字数を整えて検索を容易にし、配置配線後の座標をセル名，ピン名，信号名に盛り込んで、配置配線の位置を明確にすることで不良解析を容易に行える半導体設計装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
この第１の課題を解決する本発明の半導体設計装置は、データ属性のチェックを行い、セルライブラリ３に登録されているデータ属性と異なる場合に置換を行うように構成したものである。
【００１５】
この第２の課題を解決する本発明の半導体設計装置は、設計装置で禁止している文字がセル名になっていないかチェックを行い、禁止文字がある場合にセル名置換を行うように構成したものである。
【００１６】
この第３の課題を解決する本発明の半導体設計装置は、設計装置で禁止している文字がピン名になっていないかチェックを行い、禁止文字がある場合にピン名置換を行うように構成したものである。
【００１７】
この第４の課題を解決する本発明の半導体設計装置は、設計装置で禁止している文字が信号名になっていないかチェックを行い、禁止文字がある場合に信号名置換を行うように構成したものである。
【００１８】
この第５の課題を解決する本発明の半導体設計装置は、セル名の文字数のチェックを行い、指定した文字数にセル名置換を行うように構成したものである。
この第６の課題を解決する本発明の半導体設計装置は、ピン名の文字数のチェックを行い、指定した文字数にピン名置換を行うように構成したものである。
【００１９】
この第７の課題を解決する本発明の半導体設計装置は、信号名の文字数のチェックを行い、指定した文字数に信号名置換を行うように構成したものである。
この第８の課題を解決する本発明の半導体設計装置は、配置配線後のセル配置座標の調査を行い、配置配線後の座標を含んだセル名に置換を行うように構成したものである。
【００２０】
この第９の課題を解決する本発明の半導体設計装置は、配置配線後のピン配置座標の調査を行い、配置配線後の座標を含んだピン名に置換を行うように構成したものである。
この第１０の課題を解決する本発明の半導体設計装置は、配置配線後の信号線配置座標の調査を行い、配置配線後の座標を含んだ信号名に置換を行うように構成したものである。
【００２１】
これにより、半導体マスクレイアウト設計する際に、セルライブラリにデータ属性が統一化されたセルを登録可能にし、機能の異なったセルで同じ名前のセルライブラリへの誤登録を防止し、設計装置で禁止されている文字や文字数を使ったセル名、ピン名，信号名を外し、かつ文字数を整え検索を容易にし、配置配線後の座標をセル名、ピン名，信号名に盛り込み配置配線位置を明確にすることで不良解析を容易に行える。
【発明の効果】
【００２２】
本発明によると、第１に、入力した情報がセルライブラリとデータの属性が合うか判断するデータ属性チェック部と、データ属性チェック部で認識した入力情報とセルライブラリデータで属性の合わない部分を変更するデータ属性変更部を設けることにより、新たにセルライブラリに登録しようとするセルと既にセルライブラリに登録されているセルのマスク番号といったデータ属性が、異なる場合でも統一のデータ属性に合わせることが可能になり、共通のセルライブラリとしてセルの使用が可能になる効果がある。
【００２３】
第２に、セルライブラリに登録するセル名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだセル名を置換するセル名置換部を設けることにより、設計装置で禁止されている文字のセル名への使用を防止する効果がある。
【００２４】
第３に、セルライブラリに登録するピン名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだピン名を置換するピン名置換部を設けることにより、設計装置で禁止されている文字のピン名への使用を防止する効果がある。
【００２５】
第４に、セルライブラリに登録する信号名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだ信号名を置換する信号名置換部を設けることにより、設計装置で禁止されている文字の信号名への使用を防止する効果がある。
【００２６】
第５に、セルライブラリに登録するセル名の文字数をチェックする文字数チェック部と、文字数チェック部で判断したセル名を指定の文字数に置換するセル名置換部を設けることにより、設計装置で禁止されている文字数を使ったセル名を外し、かつ文字数を整えセル名の検索を容易にする効果がある。
【００２７】
第６に、セルライブラリに登録するピン名の文字数をチェックする文字数チェック部と、文字数チェック部で判断したピン名を指定の文字数に置換するピン名置換部を設けることにより、設計装置で禁止されている文字数を使ったピン名を外し、かつ文字数を整えピン名の検索を容易にする効果がある。
【００２８】
第７に、セルライブラリに登録する信号名の文字数をチェックする文字数チェック部と、文字数チェック部で判断した信号名を指定の文字数に置換する信号名置換部を設けることにより、設計装置で禁止されている文字数を使った信号名を外し、かつ文字数を整え信号名の検索を容易にする効果がある。
【００２９】
第８に、配置配線後のセルの配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標をセル名に反映しセル名を置換するセル名置換部を設けることにより、配置配線後の座標をセル名に盛り込み配置配線位置を明確にすることで不良解析を容易にする効果がある。
【００３０】
第９に、配置配線後のピンの配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標をピン名に反映しピン名を置換するピン名置換部を設けることにより、配置配線後の座標をピン名に盛り込み配置配線位置を明確にすることで不良解析を容易にする効果がある。
【００３１】
第１０に、配置配線後の信号線の配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標を信号名に反映し信号名を置換する信号名置換部を設けることにより、配置配線後の座標を信号名に盛り込み配置配線位置を明確にすることで不良解析を容易にする効果がある。
【００３２】
よって本発明によれば、半導体マスクレイアウト設計する際に、セルライブラリにデータ属性が統一化されたセルを登録可能にし、機能の異なったセルで同じ名前のセルライブラリへの誤登録を防止し、設計装置で禁止されている文字や文字数を使ったセル名、ピン名、信号名を外し、かつ文字数を整え検索を容易にし、配置配線後の座標をセル名、ピン名、信号名に盛り込み配置配線位置を明確にすることで不良解析を容易に行えることを可能にした、優れた半導体設計装置を実現できるものである。
【発明を実施するための最良の形態】
【００３３】
本発明の請求項１に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、入力した情報がセルライブラリとデータの属性が合うか判断するデータ属性チェック部と、データ属性チェック部で認識した入力情報とセルライブラリデータで属性の合わない部分を変更しデータ属性が変更されたセルに関する情報をセルライブラリに登録するデータ属性変更部を備えている。
【００３４】
これにより、新たにセルライブラリに登録しようとするセルと既にセルライブラリに登録されているセルのマスク番号といったデータ属性が、異なる場合でも統一のデータ属性に合わせることが可能になり、共通のセルライブラリとしてセルの使用が可能になる。
【００３５】
本発明の請求項２に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、設計装置禁止文字を登録した設計禁止文字データベースと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、セルライブラリに登録するセル名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだセル名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するセル名置換部を備えている。
【００３６】
これにより、設計装置で禁止されている文字のセル名への使用を防止できる。
本発明の請求項３に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、設計装置禁止文字を登録した設計禁止文字データベースと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、セルライブラリに登録するピン名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだピン名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するピン名置換部を備えている。
【００３７】
これにより、設計装置で禁止されている文字のピン名への使用を防止できる。
本発明の請求項４に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、設計装置禁止文字を登録した設計禁止文字データベースと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、セルライブラリに登録する信号名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだ信号名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録する信号名置換部を備えている。
【００３８】
これにより、設計装置で禁止されている文字の信号名への使用を防止できる。
本発明の請求項５に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、セルライブラリに登録するセル名の文字数をチェックする文字数チェック部と、文字数チェック部で判断したセル名を指定の文字数に置換し置換されたセル名のセルの情報をセルライブラリに追加登録するセル名置換部を備えている。
【００３９】
これにより、設計装置で禁止されている文字数を使ったセル名を外し、かつ文字数を整えセル名の検索を容易にできる。
本発明の請求項６に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、セルライブラリに登録するピン名の文字数をチェックする文字数チェック部と、文字数チェック部で判断したピン名を指定の文字数に置換し置換されたセル名のセルの情報をセルライブラリに追加登録するピン名置換部を備えている。
【００４０】
これにより、設計装置で禁止されている文字数を使ったピン名を外し、かつ文字数を整えピン名の検索を容易にできる。
本発明の請求項７に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、セルライブラリのデータをＣＰＵで処理した結果を出力する出力部とを備えた半導体設計装置であって、セルライブラリに登録する信号名の文字数をチェックする文字数チェック部と、文字数チェック部で判断した信号名を指定の文字数に置換し置換されたセル名のセルの情報をセルライブラリに追加登録する信号名置換部を備えている。
【００４１】
これにより、設計装置で禁止されている文字数を使った信号名を外し、かつ文字数を整えて信号名の検索を容易にできる。
本発明の請求項８に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、入力した回路情報とセルライブラリのデータを配置配線する配置配線部と、配置配線部で処理した結果を出力する出力部とを備えた半導体設計装置であって、配置配線後のセルの配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標をセル名に反映しセル名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するセル名置換部を備えている。
【００４２】
これにより、配置配線後の座標をセル名に盛り込み配置配線位置を明確にすることで不良解析を容易にできる。
本発明の請求項９に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、入力した回路情報とセルライブラリのデータを配置配線する配置配線部と、配置配線部で処理した結果を出力する出力部とを備えた半導体設計装置であって、配置配線後のピンの配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標をピン名に反映しピン名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録するピン名置換部を備えている。
【００４３】
これにより、配置配線後の座標をピン名に盛り込み配置配線位置を明確にすることで不良解析を容易にできる。
本発明の請求項１０に記載の半導体設計装置は、入力部から入力したセルに関する情報であってセルに関する複数のデータ項目及びそのデータ値を含む情報でデータを処理するＣＰＵと、セルを登録したセルライブラリと、入力した回路情報とセルライブラリのデータを配置配線する配置配線部と、配置配線部で処理した結果を出力する出力部とを備えた半導体設計装置であって、配置配線後の信号線の配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標を信号名に反映し信号名を置換し置換されたセル名のセルの情報をセルライブラリに追加登録する信号名置換部を備えている。
【００４４】
これにより、配置配線後の座標を信号名に盛り込み配置配線位置を明確にすることで不良解析を容易にできる。
以下、本発明の各実施の形態を図１〜図６に基づいて説明する。
【００４５】
図１は本発明の半導体設計装置を示し、入力部１、ＣＰＵ２、セルライブラリ３、配置配線部４、出力部５は、図７に示した従来例の構成と同じものであって、ＣＰＵ２のプログラムが従来のそれとは異なっている。
【００４６】
図１において、１０はデータの属性をチェックするデータ属性チェック部、１１はデータ属性を変更するデータ属性変更部、１２は同じ名前のセルがないかをチェックする同一セル名チェック部、１３はセル名を置換するセル名置換部である。
【００４７】
１４は設計装置禁止文字のチェックを、設計装置禁止文字を登録した設計装置禁止文字データベース１５を用いて行う設計装置禁止文字チェック部である。
１６はピン名を置換するピン名置換部、１７は信号名を置換する信号名置換部、１８はデータの文字数をチェックする文字数チェック部、１９は配置配線後の配置座標を調査する配置座標調査部である。
【００４８】
図２は、マスクレイアウトの一例を示すインバータセルの平面図であり、２０はＰＭＯＳ領域マスクパターン、２１はＮＭＯＳ領域マスクパターン、２２は拡散層領域マスクパターン、２３は第１メタルマスクパターン、２４はゲート電極マスクパターン、２５はコンタクトホールマスクパターンである。
【００４９】
図３は設計装置禁止データベース１５を説明する図で、設計装置Ａの禁止文字としてＡＤＤ，ＳＵＢ，ａｄｄ，ｓｕｂを、設計装置Ｂの禁止文字としてＢＩＧ，ＭＩＮ，ＴＹＰ，ＭＡＸ，ｂｉｇ，ｍｉｎ，ｔｙｐ，ｍａｘを登録している。
【００５０】
図４は配置配線予定図で、セル名“ＡＤＤ”のピン“ａｄｄ”とセル名“ＢＩＧ”のピン“ｂｉｇ”を信号名“ＴＹＰ”で配置配線する。
図５は配置は配線図で、“セル名Ａ”の“ピンａ”と“セル名Ｂ”の“ピンｂ”を“信号線名Ｔ”で配置配線する。
【００５１】
図６は他の配置配線図で、３つのセルの座標を、セル“ＡＸ１０Ｙ１０”３０をＸ座標１０μｍ，Ｙ座標１０μｍ、セル“ＡＸ２０Ｙ２０”３１をＸ座標２０μｍ，Ｙ座標２０μｍ、セル“ＡＸ３０Ｙ３０”３２をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、これを下記のように配線している。
【００５２】
信号名“ＮＥＴ＿ＩＮＸ１５Ｙ０５＿ＡＸ１０Ｙ１０ａ”でＸ座標１５μｍ，Ｙ座標５μｍからセル“ＡＸ１０Ｙ１０”３０のピン名“ＡＸ１０Ｙ１０ａ”に配線している。
セル“ＡＸ１０Ｙ１０”３０のピン名“ＡＸ１０Ｙ１０ｂ”からセル“ＡＸ２０Ｙ２０”３１のピン名“ＡＸ２０Ｙ２０ａ”に、信号名“ＮＥＴ＿ＡＸ１０Ｙ１０ｂ＿ＡＸ２０Ｙ２０ａ”で配線している。
【００５３】
セル“ＡＸ２０Ｙ２０”３１のピン名“ＡＸ２０Ｙ２０ｂ”からセル“ＡＸ３０Ｙ３０”３２のピン名“ＡＸ３０Ｙ３０ａ”に、信号名“ＮＥＴ＿ＡＸ２０Ｙ２０ｂ＿ＡＸ３０Ｙ３０ａ”で配線している。
【００５４】
セル“ＡＸ３０Ｙ３０”３２のピン名“ＡＸ３０Ｙ３０ｂ”からＸ座標３５μｍ，Ｙ座標３５μｍに、信号名“ＮＥＴ＿ＡＸ３０Ｙ３０ｂ＿ＤＯＸ３５Ｙ３５”で配線している。
【００５５】
以上のように構成された半導体設計装置について、以下その動作を説明する。
（第１の処理ルーチン）
この（第１の処理ルーチン）は、データ属性のチェックを行い、セルライブラリ３に登録されているデータ属性と異なる場合に置換を行うように構成したものである。
【００５６】
まず、入力部１に入力された新規に配置配線を行いたいインバータセルがＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力したセルのデータを選択し、データ属性チェック部１０に送る。
【００５７】
次にＣＰＵ２では、セルライブラリ３に既に登録されているインバータセルのデータを選択し、データ属性チェック部１０に送る。この時、データ属性チェック部１０では、セルライブラリ３に既に登録されているインバータセルのＰＭＯＳ領域マスクパターン２０のマスク番号が２０、ＮＭＯＳ領域マスクパターン２１のマスク番号が２１、拡散層領域マスクパターン２２のマスク番号が２２、第１メタルマスクパターン２３のマスク番号が２３、ゲート電極マスクパターン２４のマスク番号が２４、コンタクトホールマスクパターン２５のマスク番号が２５であることを判断する。
【００５８】
次にデータ属性チェック部１０では、入力部１で入力したインバータセルのＰＭＯＳ領域マスクパターン２０のマスク番号が１０、ＮＭＯＳ領域マスクパターン２１のマスク番号が１１、拡散層領域マスクパターン２２のマスク番号が１２、第１メタルマスクパターン２３のマスク番号が１３、ゲート電極マスクパターン２４のマスク番号が１４、コンタクトホールマスクパターン２５のマスク番号が１５であることを判断する。この時、データ属性チェック部１０で判断したマスク番号の情報と、入力部１で入力したインバータセルのデータがデータ属性変更部１１に送られる。
【００５９】
次にデータ属性変更部１１では、入力部１で入力したインバータセルのＰＭＯＳ領域マスクパターン２０のマスク番号を１０から２０に、ＮＭＯＳ領域マスクパターン２１のマスク番号を１１から２１に、拡散層領域マスクパターン２２のマスク番号を１２から２２に、第１メタルマスクパターン２３のマスク番号を１３から２３に、ゲート電極マスクパターン２４のマスク番号を１４から２４に、コンタクトホールマスクパターン２５のマスク番号を１５から２５に変更し、既にセルライブラリ３に登録されていたインバータセルのマスク番号に合わせる。
【００６０】
次にデータ属性変更部１１でマスク番号を変更したインバータセルのデータをセルライブラリ３に登録する。
次に入力部１に入力された回路図がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１から入力した回路図のセルの論理接続情報を抽出する。次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００６１】
（第２の処理ルーチン）
この（第２の処理ルーチン）は、セル名のチェックを行い、セルライブラリ３に登録されているセルと同一のセルがある場合にセル名置換を行うように構成したものである。
【００６２】
まず、入力部１に入力された新規に配置配線を行いたい“セルＡ”がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力した“セルＡ”のデータを選択し、同一セル名チェック部１２に送る。
【００６３】
次に同一セル名チェック部１２では、セルライブラリ３に登録されているセル名をチェックし、“セルＡ”は既にセルライブラリ３に登録されていることを判断する。この時、同一セル名チェック部１２で判断した“セルＡ”は既にセルライブラリ３に名前が登録されている情報をセル名置換部１３に送る。
【００６４】
次にセル名置換部１３では、入力部１から入力した“セルＡ”のセル名を“Ａ１”という異なるセル名に置換する。
次に、セル名置換部１３でセル名を置換したセル“Ａ１”のデータをセルライブラリ３に登録する。
【００６５】
入力部１に入力された回路図がＣＰＵ２で選択される。この時ＣＰＵ２では、入力部１から入力した回路図のセルの論理接続情報を抽出する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００６６】
（第３の処理ルーチン）
この（第３の処理ルーチン）は、設計装置で禁止している文字がセル名になっていないかチェックを行い、禁止文字がある場合にセル名置換を行うように構成したものである。
【００６７】
まず、入力部１に入力された新規に配置配線を行いたいセルがＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力したセルのデータを選択し、設計装置禁止文字チェック部１４に送る。次に、設計装置禁止文字チェック部１４では、設計装置禁止文字データベース１５に登録されている文字とセル名をチェックする。図４のセル名“ＡＤＤ”とセル名“ＢＩＧ”を配置配線しようとした場合、図３の設計装置禁止文字データベースで、設計装置Ａの禁止文字に“ＡＤＤ”が、設計装置Ｂの禁止文字に“ＢＩＧ”が登録されている。設計装置Ａを使う場合はセル名“ＡＤＤ”が、設計装置Ｂを使う場合はセル名“ＢＩＧ”が扱えないので配置配線を行うことが出来ない。そこで次に、設計装置禁止文字データベース１５に登録されている文字と同じセルのデータをセル名置換部１３に送る。次に、セル名置換部１３では、図５に示すように、セル名“ＡＤＤ”を“Ａ”に、セル名“ＢＩＧ”を“Ｂ”に変更する。次に、セル名置換部１３でセル名を置換したセル“Ａ”と“Ｂ”のデータをセルライブラリ３に登録する。
【００６８】
次に、入力部１に入力された回路図が、ＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１から入力した回路図のセルの論理接続情報を抽出する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００６９】
（第４の処理ルーチン）
この（第４の処理ルーチン）は、設計装置で禁止している文字がピン名になっていないかチェックを行い、禁止文字がある場合にピン名置換を行うように構成したものである。
【００７０】
まず、入力部１に入力された新規に配置配線を行いたいセルがＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力したセルのデータを選択し、設計装置禁止文字チェック部１４に送る。
【００７１】
次に、設計装置禁止文字チェック部１４では、設計装置禁止文字データベース１５に登録されている文字とピン名をチェックする。図４のピン名“ａｄｄ”とピン名“ｂｉｇ”を配置配線しようとした場合、図３の設計装置禁止文字データベースで、設計装置Ａの禁止文字に“ａｄｄ”が、設計装置Ｂの禁止文字に“ｂｉｇ”が登録されている。設計装置Ａを使う場合はピン名“ａｄｄ”が、設計装置Ｂを使う場合はピン名“ｂｉｇ”が扱えないので配置配線を行うことが出来ない。
【００７２】
そこで次に、設計装置禁止文字データベース１５に登録されている文字と同じセルのデータをピン名置換部１６に送る。次に、ピン名置換部１６では、図５に示すように、ピン名“ａｄｄ”を“ａ”に、ピン名“ｂｉｇ”を“ｂ”に変更する。次に、ピン名置換部１６でピン名を置換したデータをセルライブラリ３に登録する。
【００７３】
次に、入力部１に入力された回路図がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１から入力した回路図のセルの論理接続情報を抽出する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。
【００７４】
その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
（第５の処理ルーチン）
この（第５の処理ルーチン）は、設計装置で禁止している文字が信号名になっていないかチェックを行い、禁止文字がある場合に信号名置換を行うように構成したものである。
【００７５】
まず、入力部１に入力された回路図のセルの論理接続情報がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力した回路図のセルの論理接続情報を選択し、設計装置禁止文字チェック部１４に送る。
【００７６】
次に、設計装置禁止文字チェック部１４では、設計装置禁止文字データベース１５に登録されている文字と信号名をチェックする。図４の信号名“ＴＹＰ”という信号名で配置配線しようとした場合、図３の設計装置禁止文字データベースで、設計装置Ｂの禁止文字に“ＴＹＰ”が登録されている。設計装置Ｂを使う場合は信号名“ＴＹＰ”が扱えないので配置配線を行うことが出来ない。
【００７７】
そこで次に、設計装置禁止文字データベース１５に登録されている文字と同じ文字の入った論理接続情報を信号名置換部１７に送る。
次に、信号名置換部１７では、図５に示すように、信号名“ＴＹＰ”を“Ｔ”に変更する。
【００７８】
次に、信号名置換部１７で信号名を置換したデータをセルライブラリ３に登録する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータと論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００７９】
（第６の処理ルーチン）
この（第６の処理ルーチン）は、セル名の文字数のチェックを行い、指定した文字数にセル名置換を行うように構成したものである。
【００８０】
まず、入力部１に入力された新規に配置配線を行いたいセルがＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力したセルのデータを選択し、文字数チェック部１８に送る。
【００８１】
次に、文字数チェック部１８では、入力部１に入力したセル名の文字数をチェックする。設計装置が１文字しか対応できない場合には、図４に示すセル名“ＡＤＤ”とセル名“ＢＩＧ”を配置配線しようとした場合、共にセル名が３文字なので配置配線を行うことが出来ない。
【００８２】
次に、セル“ＡＤＤ”と“ＢＩＧ”のデータをセル名置換部１３に送る。次に、セル名置換部１３では、図５に示すように、セル名“ＡＤＤ”を“Ａ”に、セル名“ＢＩＧ”を“Ｂ”に変更する。次に、セル名置換部１３でセル名を置換したセル“Ａ”と“Ｂ”のデータをセルライブラリ３に登録する。
【００８３】
次に、入力部１に入力された回路図が、ＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１から入力した回路図のセルの論理接続情報を抽出する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００８４】
（第７の処理ルーチン）
この（第７の処理ルーチン）は、ピン名の文字数のチェックを行い、指定した文字数にピン名置換を行うように構成したものである。
【００８５】
まず、入力部１に入力された新規に配置配線を行いたいセルがＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力したセルのデータを選択し、文字数チェック部１８に送る。
【００８６】
次に、文字数チェック部１８では、入力部１に入力したセルのピン名の文字数をチェックする。設計装置が１文字しか対応できない場合には、図４に示すピン名“ａｄｄ”とピン名“ｂｉｇ”を配置配線しようとした場合、共にピン名が３文字なので配置配線を行うことが出来ない。
【００８７】
次に、ピン名“ａｄｄ”と“ｂｉｇ”のデータをピン名置換部１６に送る。次に、ピン名置換部１６では、図５に示すように、ピン名“ａｄｄ”を“ａ”に、ピン名“ｂｉｇ”を“ｂ”に変更する。次に、ピン名置換部１６でピン名を置換したセルデータをセルライブラリ３に登録する。
【００８８】
次に、入力部１に入力された回路図が、ＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１から入力した回路図のセルの論理接続情報を抽出する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータとＣＰＵ２の論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００８９】
（第８の処理ルーチン）
この（第８の処理ルーチン）は、信号名の文字数のチェックを行い、指定した文字数に信号名置換を行うように構成したものである。
【００９０】
まず、入力部１に入力した回路図のセルの論理接続情報がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力した論理接続情報を選択し、文字数チェック部１８に送る。
【００９１】
次に、文字数チェック部１８では、入力部１に入力した論理接続情報の信号名の文字数をチェックする。設計装置が１文字しか対応できない場合には、図４に示す信号名“ＴＹＰ”を配置配線しようとした場合、信号名が３文字なので配置配線を行うことが出来ない。
【００９２】
次に、信号“ＴＹＰ”のデータ名を信号名置換部１７に送る。
次に信号名置換部１７では、図５に示すように、信号名“ＴＹＰ”を“Ｔ”に変更する。
【００９３】
次に、信号名置換部１７でピン名を置換したデータをセルライブラリ３に登録する。
次に、セルを登録したセルライブラリ３のマスクレイアウトデータと論理接続情報は配置配線部４に送られる。この時、配置配線部４ではＣＰＵ２のセルの論理接続情報と、セルライブラリ３のマスクレイアウトデータを選択的に合成して配置配線を行う。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００９４】
（第９の処理ルーチン）
この（第９の処理ルーチン）は、配置配線後のセル配置座標の調査を行い、配置配線後の座標を含んだセル名に置換を行うように構成したものである。
【００９５】
まず、入力部１に入力した回路図のセルの論理接続情報がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力した論理接続情報を選択し、論理接続情報にあるセルデータをセルライブラリ３から配置配線部４に送る。
【００９６】
次に、配置配線部４では論理接続情報と、セルデータを選択的に合成して配置配線を行う。図８は、配置配線部４で最初に配置配線が行われた図であり、３個のセルＡのうち“セルＡ”６をＸ座標１０μｍ，Ｙ座標１０μｍ、“セルＡ”７をＸ座標２０μｍ，Ｙ座標２０μｍ、“セルＡ”８をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、“信号名ＩＮ”でＸ座標１５μｍ，Ｙ座標５μｍから“セルＡ”６の“ピン名ａ”に配線し、“セルＡ”６の“ピン名ｂ”から“セルＡ”７の“ピン名ａ”に“信号名ＮＥＴ１”で配線し、“セルＡ”７のピン名ｂから“セルＡ”８の“ピン名ａ”に“信号名ＮＥＴ２”で配線し、“セルＡ”８の“ピン名ｂ”からＸ座標３５μｍ，Ｙ座標３５μｍに信号名ＤＯで配線されている。
【００９７】
配置配線部４で配置配線されたこのデータは配置配線調査部１９に送られる。
配置配線調査部１９では配置配線されたセルの配置座標を調査し、セル名置換部１３にデータを送り、配置座標の値をセル名に反映しセル名を置換する。図６は、セル名置換後の配置配線図で、図８の“セルＡ”６がＸ座標１０μｍ，Ｙ座標１０μｍに配置されているのでセル“ＡＸ１０Ｙ１０”３０に、“セルＡ”７がＸ座標２０μｍ，Ｙ座標２０μｍに配置されるので“ＡＸ２０Ｙ２０”３１に、“セルＡ”８がＸ座標３０μｍ，Ｙ座標３０μｍに配置されるので“ＡＸ３０Ｙ３０”３２にセル名を変更している。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【００９８】
（第１０の処理ルーチン）
この（第１０の処理ルーチン）は、配置配線後のピン配置座標の調査を行い、配置配線後の座標を含んだピン名に置換を行うように構成したものである。
【００９９】
この第１１の課題を解決する本発明の半導体設計装置は、配置配線後の信号線配置座標の調査を行い、配置配線後の座標を含んだ信号名に置換を行うように構成したものである。
【０１００】
まず、入力部１に入力した回路図のセルの論理接続情報がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力した論理接続情報を選択し、論理接続情報にあるセルデータをセルライブラリ３から配置配線部４に送る。
【０１０１】
次に、配置配線部４では論理接続情報と、セルデータを選択的に合成して配置配線を行う。図８は、配置配線部４で最初に配置配線が行われた図であり、３個のセルＡのうち“セルＡ”６をＸ座標１０μｍ，Ｙ座標１０μｍ、“セルＡ”７をＸ座標２０μｍ，Ｙ座標２０μｍ、“セルＡ”８をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、“信号名ＩＮ”でＸ座標１５μｍ，Ｙ座標５μｍから“セルＡ”６の“ピン名ａ”に配線し、“セルＡ”６のピン名ｂ”から“セルＡ”７のピン名ａに“信号名ＮＥＴ１”で配線し、“セルＡ”７の“ピン名ｂ”から“セルＡ”８の“ピン名ａ”に“信号名ＮＥＴ２”で配線し、セル“Ａ”８の“ピン名ｂ”からＸ座標３５μｍ，Ｙ座標３５μｍに信号名ＤＯで配線されている。
【０１０２】
配置配線部４で配置配線されたこのデータは配置配線調査部１９に送られる。
配置配線調査部１９では配置配線されたセルの配置座標を調査し、ピン名置換部１６にデータを送り、配置座標の値をピン名に反映しピン名を置換する。図６は、ピン名置換後の配置配線図で、図８の“セルＡ”６がＸ座標１０μｍ，Ｙ座標１０μｍに配置されているのでセル“ＡＸ１０Ｙ１０”３０をＸ座標１０μｍ，Ｙ座標１０μｍ、セル“ＡＸ２０Ｙ２０”３１をＸ座標２０μｍ，Ｙ座標２０μｍ、セル“ＡＸ３０Ｙ３０”３２をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、セルの配置座標と従来のセル名とピン名より、“セルＡ”６の“ピン名ａ”と“ピン名ｂ”をピン名“ＡＸ１０Ｙ１０ａ”と“ＡＸ１０Ｙ１０ｂ”に変更し、セル“Ａ”７の“ピン名ａ”と“ピン名ｂ”を“ＡＸ２０Ｙ２０ａ”と“ＡＸ２０Ｙ２０ｂ”に変更し、“セルＡ”８の“ピン名ａ”と“ピン名ｂ”を“ＡＸ３０Ｙ３０ａ”と“ＡＸ３０Ｙ３０ｂ”に変更している。その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
【０１０３】
（第１１の処理ルーチン）
この（第１１の処理ルーチン）は、配置配線後の信号線配置座標の調査を行い、配置配線後の座標を含んだ信号名に置換を行うように構成したものである。
【０１０４】
まず、入力部１に入力した回路図のセルの論理接続情報がＣＰＵ２で選択される。この時、ＣＰＵ２では、入力部１で入力した論理接続情報を選択し、論理接続情報にあるセルデータをセルライブラリ３から配置配線部４に送る。
【０１０５】
次に配置配線部４では、論理接続情報とセルデータを選択的に合成して配置配線を行う。図８は、配置配線部４で最初に配置配線が行われた図であり、３個のセルＡのうち“セルＡ”６をＸ座標１０μｍ，Ｙ座標１０μｍ、“セルＡ”７をＸ座標２０μｍ，Ｙ座標２０μｍ、“セルＡ”８をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、“信号名ＩＮ”でＸ座標１５μｍ，Ｙ座標５μｍから“セルＡ”６の“ピン名ａ”に配線し、“セルＡ”６の“ピン名ｂ”から“セルＡ”７の“ピン名ａに“信号名ＮＥＴ１”で配線し、“セルＡ”７の“ピン名ｂ”から“セルＡ”８の“ピン名ａ”に“信号名ＮＥＴ２で配線し、“セルＡ”８の“ピン名ｂ”からＸ座標３５μｍ，Ｙ座標３５μｍに“信号名ＤＯ”で配線されている。
【０１０６】
配置配線部４で配置配線されたこのデータは配置配線調査部１９に送られる。
配置配線調査部１９では、配置配線されたセルの配置座標を調査し、信号名置換部１７にデータを送り、配置座標の値を信号名に反映し信号名を置換する。
【０１０７】
図６は信号名置換後の配置配線図で、図８の“セルＡ”６がＸ座標１０μｍ，Ｙ座標１０μｍに配置されているのでセル“ＡＸ１０Ｙ１０”３０をＸ座標１０μｍ，Ｙ座標１０μｍ、セル“ＡＸ２０Ｙ２０”３１をＸ座標２０μｍ，Ｙ座標２０μｍ、セル“ＡＸ３０Ｙ３０”３２をＸ座標３０μｍ，Ｙ座標３０μｍに配置し、セルの配置座標と従来のセル名とピン名と信号名より、“信号名ＩＮ”を“ＮＥＴ＿ＩＮＸ１５Ｙ０５＿ＡＸ１０Ｙ１０ａ”に変更し、“信号名ＮＥＴ１”を“ＮＥＴ＿ＡＸ１０Ｙ１０ｂ＿ＡＸ２０Ｙ２０ａ”に変更し、“信号名ＮＥＴ２”を“ＮＥＴ＿ＡＸ２０Ｙ２０ｂ＿ＡＸ３０Ｙ３０ａ”に変更し、“信号名ＤＯ”を“ＮＥＴ＿ＡＸ３０Ｙ３０ｂ＿ＤＯＸ３５Ｙ３５”に変更している。
【０１０８】
その結果、入力部１で入力した回路図のマスクレイアウトデータを出力部５から出力する。
以上のように上記の構成によれば、第１に、入力した情報がセルライブラリ３とデータの属性が合うか判断するデータ属性チェック部１０と、データ属性チェック部１０で認識した入力情報とセルライブラリデータ３で属性の合わない部分を変更するデータ属性変更部１１を設けることにより、新たにセルライブラリに登録しようとするセルと既にセルライブラリに登録されているセルのマスク番号といったデータ属性が、異なる場合でも統一のデータ属性に合わせることが可能になり、共通のセルライブラリとしてセルの使用が可能になる。
【０１０９】
第２に、同一セル名チェック部１２と、同一セル名チェック部１２で同一と判断したセル名を互いに認識可能なセル名に置換するセル名置換部１３を設けることにより、機能の異なったセルで同じ名前のセルライブラリ３への誤登録を防止できる。
【０１１０】
第３に、セルライブラリ３に登録するセル名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部１４と、設計装置禁止文字を含んだセル名を置換するセル名置換部１３を設けることにより、設計装置で禁止されている文字のセル名への使用を防止できる。
【０１１１】
第４に、セルライブラリ３に登録するピン名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部１４と、設計装置禁止文字を含んだピン名を置換するピン名置換部１６を設けることにより、設計装置で禁止されている文字のピン名への使用を防止できる。
【０１１２】
第５に、セルライブラリ３に登録する信号名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部１４と、設計装置禁止文字を含んだ信号名を置換する信号名置換部１７を設けることにより、設計装置で禁止されている文字の信号名への使用を防止できる。
【０１１３】
第６に、セルライブラリ３に登録するセル名の文字数をチェックする文字数チェック部１８と、文字数チェック部１８で判断したセル名を指定の文字数に置換するセル名置換部１３を設けることにより、設計装置で禁止されている文字数を使ったセル名を外し、かつ文字数を整えセル名の検索を容易にすることができる。
【０１１４】
第７に、セルライブラリ３に登録するピン名の文字数をチェックする文字数チェック部１８と、文字数チェック部１８で判断したピン名を指定の文字数に置換するピン名置換部１６を設けることにより、設計装置で禁止されている文字数を使ったピン名を外し、かつ文字数を整えピン名の検索を容易にすることができる。
【０１１５】
第８に、セルライブラリ３に登録する信号名の文字数をチェックする文字数チェック部１８と、文字数チェック部１８で判断した信号名を指定の文字数に置換する信号名置換部１７を設けることにより、設計装置で禁止されている文字数を使った信号名を外し、かつ文字数を整え信号名の検索を容易にすることができる。
【０１１６】
第９に、配置配線後のセルの配置座標を調査する配置座標調査部１９と、配置座標調査部１９で調査した座標をセル名に反映しセル名を置換するセル名置換部１３を設けることにより、配置配線後の座標をセル名に盛り込み配置配線位置を明確にすることで不良解析を容易にすることができる。
【０１１７】
第１０に、配置配線後のピンの配置座標を調査する配置座標調査部１９と、配置座標調査部１９で調査した座標をピン名に反映しピン名を置換するピン名置換部１６を設けることにより、配置配線後の座標をピン名に盛り込み配置配線位置を明確にすることで不良解析を容易にすることができる。
【０１１８】
第１１に、配置配線後の信号線の配置座標を調査する配置座標調査部１９と、配置座標調査部１９で調査した座標を信号名に反映し信号名を置換する信号名置換部１７を設けることにより、配置配線後の座標を信号名に盛り込み配置配線位置を明確にすることで不良解析を容易にすることができる。
【０１１９】
なお、上記の各実施の形態では、設計装置が配置配線の場合としたが、設計装置をコンパクションや、マイグレーションの場合としてもよい。
以上のように本発明によると、第１に、入力した情報がセルライブラリとデータの属性が合うか判断するデータ属性チェック部と、データ属性チェック部で認識した入力情報とセルライブラリデータで属性の合わない部分を変更するデータ属性変更部を設けることにより、新たにセルライブラリに登録しようとするセルと既にセルライブラリに登録されているセルのマスク番号といったデータ属性が、異なる場合でも統一のデータ属性に合わせることが可能になり、共通のセルライブラリとしてセルの使用が可能になる効果がある。
【０１２０】
第２に、セルライブラリに登録するセル名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだセル名を置換するセル名置換部を設けることにより、設計装置で禁止されている文字のセル名への使用を防止する効果がある。
【０１２１】
第３に、セルライブラリに登録するピン名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだピン名を置換するピン名置換部を設けることにより、設計装置で禁止されている文字のピン名への使用を防止する効果がある。
【０１２２】
第４に、セルライブラリに登録する信号名に設計装置の禁止文字が含まれていないかを判断する設計装置禁止文字チェック部と、設計装置禁止文字を含んだ信号名を置換する信号名置換部を設けることにより、設計装置で禁止されている文字の信号名への使用を防止する効果がある。
【０１２３】
第５に、セルライブラリに登録するセル名の文字数をチェックする文字数チェック部と、文字数チェック部で判断したセル名を指定の文字数に置換するセル名置換部を設けることにより、設計装置で禁止されている文字数を使ったセル名を外し、かつ文字数を整えセル名の検索を容易にする効果がある。
【０１２４】
第６に、セルライブラリに登録するピン名の文字数をチェックする文字数チェック部と、文字数チェック部で判断したピン名を指定の文字数に置換するピン名置換部を設けることにより、設計装置で禁止されている文字数を使ったピン名を外し、かつ文字数を整えピン名の検索を容易にする効果がある。
【０１２５】
第７に、セルライブラリに登録する信号名の文字数をチェックする文字数チェック部と、文字数チェック部で判断した信号名を指定の文字数に置換する信号名置換部を設けることにより、設計装置で禁止されている文字数を使った信号名を外し、かつ文字数を整え信号名の検索を容易にする効果がある。
【０１２６】
第８に、配置配線後のセルの配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標をセル名に反映しセル名を置換するセル名置換部を設けることにより、配置配線後の座標をセル名に盛り込み配置配線位置を明確にすることで不良解析を容易にする効果がある。
【０１２７】
第９に、配置配線後のピンの配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標をピン名に反映しピン名を置換するピン名置換部を設けることにより、配置配線後の座標をピン名に盛り込み配置配線位置を明確にすることで不良解析を容易にする効果がある。
【０１２８】
第１０に、配置配線後の信号線の配置座標を調査する配置座標調査部と、配置座標調査部で調査した座標を信号名に反映し信号名を置換する信号名置換部を設けることにより、配置配線後の座標を信号名に盛り込み配置配線位置を明確にすることで不良解析を容易にする効果がある。
【０１２９】
よって本発明によれば、半導体マスクレイアウト設計する際に、セルライブラリにデータ属性が統一化されたセルを登録可能にし、機能の異なったセルで同じ名前のセルライブラリへの誤登録を防止し、設計装置で禁止されている文字や文字数を使ったセル名、ピン名、信号名を外し、かつ文字数を整え検索を容易にし、配置配線後の座標をセル名、ピン名、信号名に盛り込み配置配線位置を明確にすることで不良解析を容易に行えることを可能にした、優れた半導体設計装置を実現できるものである
【産業上の利用可能性】
【０１３０】
本発明は半導体マスクレイアウトを設計する際に用いられる半導体設計装置に有効である。
【図面の簡単な説明】
【０１３１】
【図１】本発明の実施の形態における半導体設計装置のブロック図
【図２】本発明の実施の形態におけるマスクレイアウトの一例を示すインバータセルの平面図
【図３】本発明の実施の形態における設計装置禁止文字データベースを説明する図
【図４】本発明の実施の形態における配置配線予定図
【図５】本発明の実施の形態における配置配線図
【図６】本発明の実施の形態における他の配置配線図
【図７】従来の半導体設計装置のブロック図
【図８】従来の配置配線図
【符号の説明】
【０１３２】
１    入力部
２    ＣＰＵ
３    セルライブラリ
４    配置配線部
５    出力部
６    セルＡ（Ｘ＝１０μｍ，Ｙ＝１０μｍに配置）
７    セルＡ（Ｘ＝２０μｍ，Ｙ＝２０μｍに配置）
８    セルＡ（Ｘ＝３０μｍ，Ｙ＝３０μｍに配置）
１０    データ属性チェック部
１１    データ属性変更部
１２    同一セル名チェック部
１３    セル名置換部
１４    設計装置禁止文字チェック部
１５    設計装置禁止文字データベース
１６    ピン名置換部
１７    信号名置換部
１８    文字数チェック部
１９    配置座標調査部
２０    ＰＭＯＳ領域マスクパターン
２１    ＮＭＯＳ領域マスクパターン
２２    拡散層領域マスクパターン
２３    第１層メタルマスクパターン
２４    ゲート電極マスクパターン
２５    コンタクトホールマスクパターン
３０    セルＡＸ１０Ｙ１０
３１    セルＡＸ２０Ｙ２０
３２    セルＡＸ３０Ｙ３０
【図１】
2007128557.tif 000003
【図２】
2007128557.tif 000004
【図３】
2007128557.tif 000005
【図４】
2007128557.tif 000006
【図５】
2007128557.tif 000007
【図６】
2007128557.tif 000008
【図７】
2007128557.tif 000009
【図８】
2007128557.tif 000010