(57)【要約】【課題】高画質の画像を得ることができると共に、画素サイズを小型化できる増幅型固体撮像装置を提供する。【解決手段】フォトダイオード１とフォトダイオード１の信号電荷を転送する転送トランジスタ２とを有する光電変換転送部１０と、光電変換転送部１０の転送トランジスタ２の出力側が接続された信号電荷蓄積部８と、信号電荷蓄積部８の信号電荷を増幅して垂直信号線９に出力する電荷増幅部１１と、垂直信号線９に接続された負荷回路１２とを備える。上記電荷増幅部１１は、信号電荷蓄積部８にゲートが接続された増幅トランジスタ４と、増幅トランジスタ４のソースと垂直信号線９との間に接続された選択トランジスタ５と、増幅トランジスタ４のゲートとソースとの間に接続され、信号電荷蓄積部８から垂直信号線９への信号電荷の移動を阻止する一方、垂直信号線９側から信号電荷蓄積部８に対してリセット電位を印加可能とするダイオード３とからなる。【選択図】図１
2007096791.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と上記光電変換素子の信号電荷を転送する転送トランジスタとを有すると共に、画素毎に設けられた光電変換転送部と、
上記光電変換転送部の転送トランジスタの出力側が接続された信号電荷蓄積部と、
上記信号電荷蓄積部の信号電荷を増幅して信号線に出力する電荷増幅部と、
上記信号線に接続された負荷回路と
を備え、
上記電荷増幅部は、上記信号電荷蓄積部にゲートが接続された増幅トランジスタと、上記増幅トランジスタのソースと上記信号線との間に接続された選択トランジスタと、上記増幅トランジスタのゲートとソースとの間に接続されたリセット用素子とを含み、
上記リセット用素子は、上記信号電荷蓄積部から上記信号線への信号電荷の移動を阻止する一方、上記信号線側から上記信号電荷蓄積部に対してリセット電位を印加可能とすることを特徴とする増幅型固体撮像装置。
【請求項２】
請求項１に記載の増幅型固体撮像装置において、
上記リセット用素子がダイオードであることを特徴とする増幅型固体撮像装置。
【請求項３】
請求項１に記載の増幅型固体撮像装置において、
上記リセット用素子が、ドレインとゲートとが接続された２端子構造のＭＯＳトランジスタであることを特徴とする増幅型固体撮像装置。
【請求項４】
請求項３に記載の増幅型固体撮像装置において、
上記電荷増幅部の上記増幅トランジスタがディプリージョンタイプのＭＯＳトランジスタであることを特徴とする増幅型固体撮像装置。
【請求項５】
請求項１乃至４のいずれか１つに記載の増幅型固体撮像装置において、
上記光電変換素子が埋め込み型のフォトダイオードであることを特徴とする増幅型固体撮像装置。
【請求項６】
請求項１乃至５のいずれか１つに記載の増幅型固体撮像装置において、
上記信号線の電位を上記リセット電位に切り替えるスイッチ回路と、
上記信号電荷の非読み出し期間に、上記スイッチ回路を制御して上記信号線の電位を上記リセット電位に切り替える制御部と
を備えたことを特徴とする増幅型固体撮像装置。
【請求項７】
請求項６に記載の増幅型固体撮像装置において、
上記スイッチ回路は、上記リセット電位または上記負荷回路のいずれか一方を上記信号線に接続することを特徴とする増幅型固体撮像装置。
【請求項８】
請求項７に記載の増幅型固体撮像装置において、
上記負荷回路が定電流負荷であることを特徴とする増幅型固体撮像装置。
【請求項９】
請求項７に記載の増幅型固体撮像装置において、
上記負荷回路がトランジスタ負荷であることを特徴とする増幅型固体撮像装置。
【請求項１０】
請求項７に記載の増幅型固体撮像装置において、
上記負荷回路が抵抗負荷であることを特徴とする増幅型固体撮像装置。
【請求項１１】
請求項１乃至１０のいずれか１つに記載の増幅型固体撮像装置において、
複数の上記光電変換転送部の各転送トランジスタの出力側が、１つの上記電荷増幅部の入力側に共通に接続されていることを特徴とする増幅型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、増幅型固体撮像装置に関し、ノイズの少ない増幅型固体撮像装置を小画素サイズで実現する手法に関する。
【背景技術】
【０００２】
従来、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に走査回路を有し、その走査回路により画素データを読み出す増幅型固体撮像装置が提案されている。特に、画素構成を周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたＡＰＳ(Active Pixel Sensor)型イメージセンサが知られている。
【０００３】
上記ＡＰＳ型イメージセンサは、通常１画素内に光電変換部と増幅部と画素選択部およびリセット部を形成する必要がある。このため、ＡＰＳ型イメージセンサには、通常フォトダイオードからなる光電変換部の他に、４個のＭＯＳトランジスタが用いられる。
【０００４】
ところが、１画素当たり４個のＭＯＳトランジスタが必要であれば、画素サイズの小型化の制約となるため、１画素当たりのトランジスタの数を低減する方法が提案されている(例えば、特開平９−４６５９６号公報(特許文献１)参照)。
【０００５】
図８は、上記１画素当たりのトランジスタの数を低減する増幅型固体撮像装置の要部の回路図を示しており、この増幅型固体撮像装置は、フォトダイオード１０１と、そのフォトダイオード１０１に蓄積された信号電荷を転送するための転送トランジスタ１０２と、リセットトランジスタ１０３と、増幅トランジスタ１０４と、画素選択トランジスタ１０５とによって構成されている。ここで、フォトダイオード１０１は埋め込み型とし、フォトダイオード１０１からの信号電荷転送を完全とすれば、極めて低ノイズ化でき、高画質の画像を得ることが可能となることが知られている。
【０００６】
図９は図８に示す増幅型固体撮像装置の動作をタイミング図に示す。
【０００７】
図９に示すように、期間Ｔ１では、共通のリセットトランジスタ１０３のゲートに印加される駆動パルスφR(m)がハイレベルとなってリセットトランジスタ１０３がオン状態となり、リセットトランジスタ１０３のゲート下のポテンシャル電位が上がるため、共通の信号電荷蓄積部１０８により共通のリセットトランジスタ１０３のドレイン側に電荷移動が起こり、信号電荷蓄積部１０８の電位が電源電位ＶＤＤにリセットされる。
【０００８】
次の期間Ｔ２では、共通のリセットトランジスタ１０３のゲートに印加される駆動パルスφR(m)がローレベルとなってリセットトランジスタ１０３がオフ状態となるが、共通の画素選択トランジスタ１０５のゲートに印加される駆動パルスφS(m)がハイレベルのままであり、画素選択トランジスタ１０５がオン状態のため、リセットレベルが共通の増幅トランジスタ１０４を介して信号線１０９に読み出される。このとき、増幅トランジスタ１０４と定電流負荷トランジスタ１０６とでソースフォロワ回路を形成している。
【０００９】
次の期間Ｔ３では、第(ｍ,1)行の転送トランジスタ１０２のゲートに印加される駆動パルスφT(m,1)がハイレベルとなって転送トランジスタ１０２がオン状態となり、転送トランジスタ１０２のゲートのポテンシャルが上がるため、第(ｍ,1)行のフォトダイオード１０１に蓄積された信号電荷が信号電荷蓄積部１０８に転送される。
【００１０】
次の期間Ｔ４では、第(ｍ,1)行の転送トランジスタ１０２のゲートに印加される駆動パルスφT(m,1)がローレベルとなって転送トランジスタ１０２がオフ状態となるが、共通の信号電荷蓄積部１０８では信号電荷転送時の電位が保持され、第(ｍ,1)行の信号レベルが共通の増幅トランジスタ１０４を介して信号線１０９に読み出される。期間Ｔ５は期間Ｔ１と同様であり、各トランジスタの動作と信号電荷蓄積部１０８の電位をリセットする期間である。
【００１１】
そうして、１水平走査期間(１Ｈ)後、第(ｍ,2)行目の画素に対して、第(ｍ,2)行のフォトダイオード１０１からの信号電荷が、第(ｍ,2)行の転送トランジスタ１０２を介して、共通のリセットトランジスタ１０３、増幅トランジスタ１０４、画素選択トランジスタ１０５に導かれ、上記期間Ｔ１〜Ｔ５における同様の動作が行われる。
【００１２】
以上の構成および動作において、２画素あたり１個の共通部とすると、２.５トランジスタ／画素、４画素あたり１個の共通部とすると、１.７５トランジスタ／画素となる。すなわち、これらの例では１画素あたりのトランジスタの数を削減することができる。
【００１３】
しかしながら、上記従来の増幅型固体撮像装置では、構成および動作において次のような問題が生じる。すなわち、フォトダイオード１０１からの信号電荷△Ｑsigを電圧信号△Ｖsigに変換する電荷電圧変換効率ηは、共通の信号電荷蓄積部１０８の容量をＣFDとすると、
η＝Ｇ・△Ｖsig／△Ｑsig＝Ｇ／ＣFD
となる。ここで、Ｇは、増幅トランジスタ１０４と定電流負荷トランジスタ１０６とで構成されるソースフォロワ回路のゲインであり、通常１より若干小さい値(０.８〜０.９)を示す。
【００１４】
上記信号電荷蓄積部１０８の容量ＣFDは、信号電荷蓄積部１０８に接続された転送トランジスタ１０２のドレイン側接合容量と増幅トランジスタ１０４のゲート容量および基板とのジャンクション容量の総和である。従って、共通の信号電荷蓄積部に接続されるフォトダイオードおよび転送トランジスタの数が多くなるほど、電荷電圧変換率ηは低下するという問題があり、たとえ１画素あたりのトランジスタの数が削減できても、電荷電圧変換率ηは低下することによる感度低下が起こってしまうという問題が生じてしまう。
【特許文献１】特開平９−４６５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
この発明は、このような問題を解決するものであり、その目的は、高画質の画像を得ることができると共に、画素サイズを小型化できる増幅型固体撮像装置を提供するものである。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、この発明の増幅型固体撮像装置は、
光電変換素子と上記光電変換素子の信号電荷を転送する転送トランジスタとを有すると共に、画素毎に設けられた光電変換転送部と、
上記光電変換転送部の転送トランジスタの出力側が接続された信号電荷蓄積部と、
上記信号電荷蓄積部の信号電荷を増幅して信号線に出力する電荷増幅部と、
上記信号線に接続された負荷回路と
を備え、
上記電荷増幅部は、上記信号電荷蓄積部にゲートが接続された増幅トランジスタと、上記増幅トランジスタのソースと上記信号線との間に接続された選択トランジスタと、上記増幅トランジスタのゲートとソースとの間に接続されたリセット用素子とを含み、
上記リセット用素子は、上記信号電荷蓄積部から上記信号線への信号電荷の移動を阻止する一方、上記信号線側から上記信号電荷蓄積部に対してリセット電位を印加可能とすることを特徴とする。
【００１７】
上記構成の増幅型固体撮像装置によれば、リセット時は、上記リセット用素子により信号線側から信号電荷蓄積部に対してリセット電位を印加することにより、電荷増幅部の入力側を一定のリセット電位に固定できると共に、動作時は、リセット用素子により信号電荷蓄積部から信号線への信号電荷の移動を阻止する。これにより、リセット用素子を制御するための駆動パルスが不要になり、画素を横切る配線が不要となり、相対的に光電変換素子の面積が大きくでき、小型画素サイズで、感度向上が可能となる。
【００１８】
また、一実施形態の増幅型固体撮像装置は、上記リセット用素子がダイオードであることを特徴とする。
【００１９】
上記実施形態の増幅型固体撮像装置によれば、リセット時は、電荷増幅部の入力側を、ダイオードの順方向動作により一定のリセット電位に固定できると共に、動作時は、ダイオードの逆方向電位により遮断できる。
【００２０】
また、一実施形態の増幅型固体撮像装置は、上記リセット用素子が、ドレインとゲートとが接続された２端子構造のＭＯＳトランジスタであることを特徴とする。
【００２１】
上記実施形態の増幅型固体撮像装置によれば、ドレインとゲートとが接続された２端子構造のＭＯＳトランジスタは、ドロップ電圧がＭＯＳトランジスタの閾値である一種のダイオード素子と考えることができ、リセット用素子がダイオードである場合と同様の効果が実現できる。
【００２２】
また、一実施形態の増幅型固体撮像装置は、上記電荷増幅部の上記増幅トランジスタがディプリージョンタイプのＭＯＳトランジスタであることを特徴とする。
【００２３】
上記実施形態の増幅型固体撮像装置によれば、電荷増幅部の増幅トランジスタにディプリージョンタイプのＭＯＳトランジスタを用いることによって、上記電荷増幅部の動作範囲を広げることができる。
【００２４】
また、一実施形態の増幅型固体撮像装置は、上記光電変換素子が埋め込み型のフォトダイオードであることを特徴とする。
【００２５】
上記実施形態の増幅型固体撮像装置によれば、埋め込み型のフォトダイオードからの信号電荷転送を完全とすることによって、極めて低ノイズ化されたより高画質の画像を得ることができる。
【００２６】
また、一実施形態の増幅型固体撮像装置は、
上記信号線の電位を上記リセット電位に切り替えるスイッチ回路と、
上記信号電荷の非読み出し期間に、上記スイッチ回路を制御して上記信号線の電位を上記リセット電位に切り替える制御部と
を備えたことを特徴とする。
【００２７】
上記実施形態の増幅型固体撮像装置によれば、信号電荷の非読み出し期間に、制御部によりスイッチ回路を制御して信号線の電位をリセット電位に切り替えることにより、電荷増幅部の入力側を一定のリセット電位を固定できる。
【００２８】
また、一実施形態の増幅型固体撮像装置は、上記スイッチ回路は、上記リセット電位または上記負荷回路のいずれか一方を上記信号線に接続することを特徴とする。
【００２９】
上記実施形態の増幅型固体撮像装置によれば、上記スイッチ回路によって、リセット時は、電荷増幅部の入力側を一定のリセット電位に固定できると共に、動作時は、信号線に負荷回路を接続して、電荷増幅部の増幅トランジスタと負荷回路でソースフォロア回路が構成され、信号電荷蓄積部の信号電荷を増幅して信号線に出力できる。
【００３０】
また、一実施形態の増幅型固体撮像装置は、上記負荷回路が、定電流負荷またはトランジスタ負荷または抵抗負荷であるのが望ましい。
【００３１】
また、一実施形態の増幅型固体撮像装置は、複数の上記光電変換転送部の各転送トランジスタの出力側が、１つの上記電荷増幅部の入力側に共通に接続されていることを特徴とする。
【００３２】
上記実施形態の増幅型固体撮像装置によれば、多くの光電変換転送部が単一の電荷増幅部を共有することになり、１画素当りのトランジスタ数をさらに削減でき、小画素サイズでも高感度の増幅型固体撮像装置を実現できる。
【発明の効果】
【００３３】
以上より明らかなように、この発明の増幅型固体撮像装置によれば、従来必要であったリセットトランジスタを駆動するための駆動パルスが不要になるので、画素を横切る配線が削除することができ、フォトダイオードの開口面積が増大し、画素の小型化、高感度化が可能となる。また、上記駆動パルスを生成するためのタイミング発生回路ならびに上記駆動パルスで画素を駆動するドライバ回路が不要となって、チップ面積の縮小化が実現できる。
【００３４】
さらに、上記画素の光電変換素子に埋め込み型のフォトダイオードを用いることによって、フォトダイオード１からの信号電荷転送を完全化することができ、さらに低ノイズ化されたより高画質の画像を得ることができる。
【発明を実施するための最良の形態】
【００３５】
以下、この発明の増幅型固体撮像装置を図示の実施の形態により詳細に説明する。
【００３６】
(第１実施形態)
図１は、この発明の第１実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。この２次元増幅型固体撮像装置は、複数の画素をマトリックス状に２次元配列している。
【００３７】
ここで、１０はすべての画素に存在する光電変換転送部、１１は縦方向に２個の光電変換転送部１０で共有する電荷増幅部、１２はｉ列に存在する全ての電荷増幅部１１が共有する定電流負荷トランジスタ６で構成される負荷回路であり、１３は信号線の一例としての垂直信号線９に定電流負荷トラジスタ６で構成される負荷回路１２を接続するか、または、垂直信号線９に一定電位(この場合は電源電位ＶＤＤ)を接続するかを切り替えるためのスイッチ回路、２５は制御部の一例としての垂直走査回路である。上記定電流負荷トランジスタ６のゲートにバイアス信号Ｂiasが印加され、定電流負荷トランジスタ６を介して垂直信号線９は接地電位に接続される。
【００３８】
図１では、複数行,複数列の光電変換転送部１０および電荷増幅部１１のうちのｉ列目のみを示しており、各列において光電変換転送部群としての２個の光電変換転送部１０毎に電荷増幅部１１を接続している。但し、ｉは２以上の整数である。
【００３９】
上記光電変換転送部１０は、光電変換素子の一例としてのフォトダイオード１と転送トランジスタ２からなる。
【００４０】
また、上記電荷増幅部１１は、光電変換転送部群としての縦方向に２個の光電変換転送部１０の各転送トランジスタ２の出力側が接続された信号電荷蓄積部８に入力側が接続され、出力側は垂直信号線９に接続されている。
【００４１】
その電荷増幅部１１は、信号電荷蓄積部８にゲートが接続され、電源電位ＶＤＤをドレインに接続された増幅トランジスタ４と、増幅トランジスタ４のソースと垂直信号線９との間に挿入されたディプリージョンタイプの選択トランジスタ５と、信号電荷蓄積部８にカソードが接続され、増幅トランジスタ４のソースにアノードが接続されたリセット用素子の一例としてのリセット用ダイオード３とからなる。
【００４２】
上記増幅トランジスタ４は、定電流負荷トランジスタ６と共にドレイン接地型定電流負荷増幅器(いわゆるソースフォロワアンプ)を構成する。
【００４３】
また、垂直信号線９の電位を制御するスイッチ回路１３は、負荷回路１２と一定電位(ここでは電源電位ＶＤＤ)とを切り替えるために、共通の駆動パルスφＣで制御される互いに逆相の切り替え用トランジスタ１３a,１３bからなる。すなわち、スイッチ回路１３は、駆動パルスφＣがハイレベルでオンして定電流負荷トランジスタ６を垂直信号線９に接続するトランジスタ１３aと、駆動パルスφＣがローレベルでオンして一定電位(電源電位ＶＤＤ)を垂直信号線９に接続するトランジスタ１３bを有している。
【００４４】
図１に示すように、垂直走査回路２５からの転送トランジスタ駆動信号線２１を、行方向に配列された各光電変換転送部１０の転送トランジスタ２のゲートに接続している。また、垂直走査回路２５からの選択トランジスタ駆動信号線２２を、電荷増幅部１１の選択トランジスタ５のゲートに接続している。また、垂直走査回路２５からのスイッチ回路駆動信号線２３をスイッチ回路１３に接続している。
【００４５】
また、図１において、ｎ番目の電荷増幅部１１に接続された１行目の画素を(ｎ,１)、２行目の画素を(ｎ,２)で表す。従って、２次元増幅型固体撮像装置が垂直方向にｐ個の電荷増幅部１１からなる場合、垂直方向に全部で２×ｐ個の画素からなる。(ｎ,１)画素、(ｎ,２)画素の転送トランジスタ２のゲートには、垂直走査回路２５から転送トランジスタ駆動信号線２１を介して駆動パルスφT(ｎ,１)、φT(ｎ,２)が夫々印加される。
【００４６】
また、ｎ番目の電荷増幅部１１の選択トランジスタ５のゲートには、垂直走査回路２５から選択トランジスタ駆動信号線２２を介して駆動パルスφS(n)が印加される。また、スイッチ回路１３の各トランジスタ１３a,１３ｂのゲートには、垂直走査回路２５から駆動信号線２３を介して駆動パルスφＣが印加される。
【００４７】
図２は図１に示す増幅型固体撮像装置の動作をタイミング図に示す。なお、図２の最下段には、垂直信号線９の信号Ｖsig(i)の波形を示しており、それに重ねて太線で信号電荷蓄積部８の波形を示している。
【００４８】
図２に示す期間Ｔ１では、スイッチ回路１３に印加される駆動パルスφＣがローレベルであり、垂直信号線９は電源電位ＶＤＤである。また、選択トランジスタ５に印加する駆動パルスφＳ(n)がハイレベルであるため、電源電位ＶＤＤがリセット用ダイオード３のアノードに接続され、その結果、信号電荷蓄積部８の電位は電源電位ＶＤＤからダイオードドロップ分(約０．３Ｖ程度)だけ下がった電位になる。
【００４９】
ここで、選択トランジスタ５は、ゲートに印加される駆動パルスφＳ(n)がハイレベルのときに電源電位ＶＤＤと増幅トランジスタ４のソースとの間を短絡することが必要なため、ディプリージョンタイプのＭＯＳトランジスタであることが必要である。
【００５０】
次の期間Ｔ２では、駆動パルスφＣがハイレベルであり、垂直信号線９に定電流負荷トランジスタ６が接続されるため、電源電位ＶＤＤからダイオードドロップ分だけ下がった電位を入力とするソースフォロワ回路(増幅トランジスタ４と定電流負荷トランジスタ６)が構成され、電源電位ＶＤＤからダイオードドロップ分だけ下がった電位が増幅トランジスタ４により増幅されて垂直信号線９に出力される。
【００５１】
次の期間Ｔ３では、第(ｎ,１)行の転送トランジスタ２のゲートに印加される駆動パルスφT(n,1)がハイレベルとなって転送トランジスタ２がオン状態となり、転送トランジスタ２のゲートのポテンシャルが上がるため、第(ｎ,１)行のフォトダイオード１に蓄積された信号電荷が信号電荷蓄積部８に転送される。
【００５２】
次の期間Ｔ４では、第(ｎ,１)行の転送トランジスタ２のゲートに印加される駆動パルスφT(n,1)はローレベルとなって転送トランジスタ２がオフ状態となるが、共通の信号電荷蓄積部８では信号電荷転送時の電位が保持され、第(ｎ,１)行の信号レベルが共通の増幅トランジスタ４を介して垂直信号線９に読み出される。期間Ｔ２〜Ｔ４の間、リセット用ダイオード３は逆バイアス電位であり、ダイオード３のカソード・アノード間に電流が流れることはなく電位的に遮断されている。
【００５３】
次の期間Ｔ５は、期間Ｔ１と同様であり、信号電荷蓄積部８の電位をリセットする期間である。
【００５４】
そうして、１水平走査期間(１Ｈ)後、第(ｎ,２)行目の画素に対して、第(ｎ,２)行のフォトダイオード１からの信号電荷が、第(ｎ,２)行の転送トランジスタ２を介して、共通の電荷増幅部１１に導かれ、上記期間Ｔ１〜Ｔ５における同様の動作が行われる。
【００５５】
図２に示すように、垂直信号線９において、期間Ｔ２と期間Ｔ４の差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(本明細書では特に記載せず)で読み出せば、(ｎ,１)行目の画素に入射した光により発生した電荷による実効的な信号が読み出される。
【００５６】
上記動作説明は、(ｎ,１)行目の画素の場合であるが、(ｎ,２)行目の画素における動作も全く同様であり、転送トランジスタ２をオンするための駆動パルスをφT(ｎ,１)からφT(ｎ,２)に選択する違いのみである。図２には(ｎ,２)行目の画素の場合のタイミングも記載されている。
【００５７】
上記第１実施形態の２次元増幅型固体撮像装置によれば、リセット用素子の一例としてのリセット用ダイオード３を用いることによって、従来必要であったリセットトランジスタを駆動するための駆動パルスが不要になる。これより配線が削除されたことにより、フォトダイオードの開口面積が増大し、画素の小型化、高感度化が可能となるばかりでなく、駆動パルスを生成するためのタイミング発生回路あるいは画素を駆動するためのドライバ回路も不要になり、チップ面積の縮小化も同時に実現できる。
【００５８】
また、上記画素の光電変換素子に埋め込み型のフォトダイオード１を用いることによって、フォトダイオード１からの信号電荷転送を完全化することができ、さらに低ノイズ化されたより高画質の画像を得ることができる。
【００５９】
また、上記スイッチ回路１３によって、リセット時は、電荷増幅部１１の入力側を一定のリセット電位に固定できると共に、動作時は、垂直信号線９に負荷回路１２を接続して、電荷増幅部１１の増幅トランジスタ４と負荷回路１２でソースフォロア回路が構成され、信号電荷蓄積部８の信号電荷を増幅して垂直信号線９に出力することができる。
【００６０】
上記２次元増幅型固体撮像装置によれば、複数の光電変換転送部１０が単一の電荷増幅部１１を共有することになり、１画素当りのトランジスタ数をさらに削減でき、小画素サイズでも高感度の増幅型固体撮像装置を実現することができる。
【００６１】
この第１実施形態では、縦方向に２個の画素に存在する光電変換転送部１０に対して共通の増幅回路(信号電荷を電圧に変換して増幅する電荷増幅部１１)を備えることを特徴とした２次元増幅型固体撮像装置の場合を示しているが、縦方向に共有する光電変換転送部１０の数がそれ以上増えても、同様の効果が得られることは自明である。また、光電変換転送部と電荷増幅部とが一対一の増幅型固体撮像装置にこの発明を適用してもよい。
【００６２】
(第２実施形態)
図３は、この発明の第２実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。第１実施形態では信号電荷蓄積部８の電位をリセットするためにリセット用ダイオードを用いたが、この第２実施形態では、ゲートとドレインを接続した２端子構造のリセットトランジスタ３３を用いている。動作のための駆動タイミングは第１実施形態と同じである。
【００６３】
この第２実施形態の増幅型固体撮像装置の電荷増幅部３１は、信号電荷蓄積部８にゲートが接続され、電源電位ＶＤＤをドレインに接続された増幅トランジスタ４と、増幅トランジスタ４のソースと垂直信号線９の間に挿入されたディプリージョンタイプの選択トランジスタ５と、信号電荷蓄積部８にソースが接続され、増幅トランジスタ４のソースにゲートとドレインが接続されたリセット用素子の一例としての２端子構造のリセットトランジスタ３３とからなる。
【００６４】
図４はこの第２実施形態での電荷増幅部３１の動作範囲を示している。図中、電荷増幅部３１の入出力特性と２端子構造のリセットトランジスタ３３の入出力特性を示している。
【００６５】
図４に示すように、従来例では、ソースフォロワアンプは電源電位ＶＤＤを入力初期値とし、それから負電位方向にソースフォロワアンプの動作範囲が広がる。一方、この第２実施形態では、電源電位ＶＤＤを入力とした２端子構造のリセットトランジスタ３３の出力はＶ１であるため、Ｖ１を入力初期値とし、それから負電位方向に電荷増幅部３１の動作範囲が広がる。この第２実施形態の場合、従来例より動作範囲が狭くなる。
【００６６】
(第３実施形態)
図５はこの発明の第３実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。この第３実施形態の２次元増幅型固体撮像装置と第２実施形態との違いは、第２実施形態よりも動作範囲を広げるために、電荷増幅部４１内の増幅トランジスタをエンハンスメントタイプからディプリージョンタイプに変更したことである。動作のための駆動タイミングは、第１実施形態の２次元増幅型固体撮像装置と同じである。
【００６７】
図６はこの第３実施形態の２次元増幅型固体撮像装置の動作範囲を示し、電荷増幅部４１の入出力特性と２端子構造のリセットトランジスタ３３の入出力特性、増幅トランジスタにディプリージョンタイプのトランジスタを用いたソースフォロワアンプの入出力特性を示している。
【００６８】
この第３実施形態でも、図６に示すように、Ｖ１を入力初期値とし、それから負電位方向に電荷増幅部４１の動作範囲であるが、増幅トランジスタ３４がディプリージョンタイプのため、従来例より動作範囲が狭くなることはほとんど無い。
【００６９】
(第４実施形態)
図７は、第４実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。この第４実施形態の２次元増幅型固体撮像装置は、ゲートとドレインを接続した負荷トランジスタ７を負荷回路１４に用いた点を除いて第３実施形態の２次元増幅型固体撮像装置と同一の構成をしており、同一構成部は同一参照番号を付して説明を省略する。また、動作のための駆動タイミングは、第１実施形態の２次元増幅型固体撮像装置と同じである。
【００７０】
この第４実施形態の２次元増幅型固体撮像装置は、第３実施形態の２次元増幅型固体撮像装置と同様の効果を有する。
【００７１】
上記第１〜第４実施形態では、負荷回路に定電流負荷トランジスタ６や負荷トランジスタ７を用いたが、負荷回路に抵抗負荷を用いた場合も同様の効果が得られることは自明である。
【００７２】
また、上記第１〜第４実施形態では、増幅型固体撮像装置の一例としての画素が２次元配列された２次元増幅型固体撮像装置について説明したが、画素が１次元配列された増幅型固体撮像装置に本発明を適用してもよい。
【図面の簡単な説明】
【００７３】
【図１】図１はこの発明の第１実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。
【図２】図２は上記２次元増幅型固体撮像装置の駆動パルスのタイミングチャートと各部の波形図である。
【図３】図３はこの発明の第２実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。
【図４】図４は上記２次元増幅型固体撮像装置の電荷増幅部の入出力特性を示す図である。
【図５】図５はこの発明の第３実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。
【図６】図６は上記２次元増幅型固体撮像装置の電荷増幅部の入出力特性を示す図である。
【図７】図７はこの発明の第４実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。
【図８】図８は従来の増幅型固体撮像装置の構成を示す回路図である。
【図９】図９は上記増幅型固体撮像装置の駆動パルスのタイミングチャートである。
【符号の説明】
【００７４】
１…フォトダイオード
２…転送トランジスタ
３…リセット用ダイオード
４,３４…増幅トランジスタ
５…選択トランジスタ
６…定電流負荷トランジスタ
７…負荷トランジスタ
８…信号電荷蓄積部
９…垂直信号線
１０…光電変換転送部
１１,３１,４１…電荷増幅部
１２,１４…負荷回路
１３…スイッチ回路
２１…転送トランジスタ駆動信号線
２２…選択トランジスタ駆動信号線
２３…スイッチ回路駆動信号線
２５…垂直走査回路
３３…リセットトランジスタ
【図１】
2007096791.tif 000003
【図２】
2007096791.tif 000004
【図３】
2007096791.tif 000005
【図４】
2007096791.tif 000006
【図５】
2007096791.tif 000007
【図６】
2007096791.tif 000008
【図７】
2007096791.tif 000009
【図８】
2007096791.tif 000010
【図９】
2007096791.tif 000011