(57)【要約】【課題】駆動回路による省回路規模と消費電力の増加を最小限にしつつ、画質劣化軽減を両立することができる表示装置用駆動装置を提供する。【解決手段】走査線と信号線により表示装置を駆動する表示装置用駆動装置において、走査線の電圧を制御する走査線駆動回路２０３と、信号線の電圧を制御する信号線駆動回路２０２とを備え、信号線駆動回路２０２は、入力されたデジタルの表示データに応じて表示装置の信号線へ出力すべきアナログの階調電圧に変換する複数のＤＡ変換回路２１１と、アナログの階調電圧を生成するγ調整回路２１０と、生成された階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路２１３とを有する。【選択図】図１
2007279156.tif 000002
【特許請求の範囲】
【請求項１】
走査線と信号線により表示装置を駆動する表示装置用駆動装置であって、
前記走査線の電圧を制御する走査線駆動回路と、
前記信号線の電圧を制御する信号線駆動回路とを備え、
前記信号線駆動回路は、入力されたデジタルの表示データに応じて前記表示装置の前記信号線へ出力すべきアナログの階調電圧に変換する複数のＤＡ変換回路と、前記アナログの階調電圧を生成するγ調整回路と、前記生成された階調電圧に対して、前記表示装置による前記階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路とを有することを特徴とする表示装置用駆動装置。
【請求項２】
請求項１記載の表示装置用駆動装置において、
前記電圧調整回路は、前記階調電圧を前記信号線へ出力するための１走査期間を時分割した期間毎に、前記γ調整回路が出力する階調電圧に対して電圧調整を行い、前記信号線の隣接信号線の電圧変動に応じた電圧調整により、前記γ調整回路が出力する階調電圧の電圧とは異なる階調電圧を生成することを特徴とする表示装置用駆動装置。
【請求項３】
請求項２記載の表示装置用駆動装置において、
前記電圧調整回路は、前記隣接信号線の表示データをもとに、電圧調整量を算出し、前記隣接信号線の表示データは、同一信号線上の１個以上の画素に対応した表示データであることを特徴とする表示装置用駆動装置。
【請求項４】
請求項３記載の表示装置用駆動装置において、
前記電圧調整回路は、前記ＤＡ変換回路と同数か、それ以下であることを特徴とする表示装置用駆動装置。
【請求項５】
請求項４記載の表示装置用駆動装置において、
前記電圧調整回路は、前記複数のＤＡ変換回路から出力される前記階調電圧をバッファリングするオペアンプに内蔵されることを特徴とする表示装置用駆動装置。
【請求項６】
請求項５記載の表示装置用駆動装置において、
前記信号線駆動回路は、前記電圧調整回路が出力する電圧を調整する調整レジスタを備えたことを特徴とする表示装置用駆動装置。
【請求項７】
請求項６記載の表示装置用駆動装置において、
前記信号線駆動回路の出力部に、前記ＤＡ変換回路が出力する階調電圧を選択する第１のスイッチと、前記ＤＡ変換回路が出力する階調電圧とは異なる電圧を選択する第２のスイッチとを備えたことを特徴とする表示装置用駆動装置。
【請求項８】
請求項７記載の表示装置用駆動装置において、
前記第１のスイッチと、前記第２のスイッチは、同時に選択状態になることはなく、前記第２のスイッチは、前記走査期間の前半で、前記信号線に前記階調電圧とは異なる電圧を印加することを特徴とする表示装置用駆動装置。
【請求項９】
請求項８記載の表示装置用駆動装置において、
前記走査期間前半で設定される前記信号線に前記階調電圧とは異なる電圧を印加する期間は可変であることを特徴とする表示装置用駆動装置。
【請求項１０】
請求項９記載の表示装置用駆動装置において、
前記信号線駆動回路は、前記信号線に前記階調電圧とは異なる電圧を印加する期間を調整する調整レジスタを備えたことを特徴とする表示装置用駆動装置。
【請求項１１】
請求項１０記載の表示装置用駆動装置において、
前記階調電圧とは異なる電圧は、１種類以上の電圧レベルであり、前記電圧レベルは、前記表示装置の駆動電圧の極性に合わせて変化することを特徴とする表示装置用駆動装置。
【請求項１２】
表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、
前記表示データを受信するインターフェースと、
前記表示データを前記階調電圧へ変換する変換回路と、
水平方向に隣接する画素に対応する表示データと前記水平方向に隣接する画素に対して垂直方向に隣接する画素に対応する表示データとの差分に応じて前記階調電圧を補正する補正回路とを備えたことを特徴とする表示装置用駆動装置。
【請求項１３】
請求項１２記載の表示装置用駆動装置において、
前記表示パネルの各画素は、水平方向に隣接する画素と容量素子を介して接続されていることを特徴とする表示装置用駆動装置。
【請求項１４】
表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、
前記表示データを受信するインターフェースと、
前記表示データを前記階調電圧へ変換する変換回路と、
隣接する画素に対応する表示データと前記隣接する画素の表示データに対して１走査期間前の表示データとの差分に応じて前記階調電圧を補正する補正回路とを備えたことを特徴とする表示装置用駆動装置。
【請求項１５】
走査線の電圧を制御する走査線駆動回路と、信号線の電圧を制御する信号線駆動回路とを備え、前記走査線と前記信号線により表示装置を駆動する表示装置用駆動装置の駆動方法であって、
前記信号線駆動回路により、入力されたデジタルの表示データに応じて前記表示装置の前記信号線へ出力すべきアナログの階調電圧に変換し、前記階調電圧に対して、前記表示装置による前記階調電圧のサンプリング後の電圧変動に応じた電圧調整を施すことを特徴とする表示装置用駆動装置の駆動方法。
【請求項１６】
請求項１５記載の表示装置用駆動装置の駆動方法において、
電圧調整回路により、前記階調電圧を前記信号線へ出力するための１走査期間を時分割した期間毎に電圧調整を行い、前記信号線の隣接信号線の電圧変動に応じた電圧調整を行うことを特徴とする表示装置用駆動装置の駆動方法。
【請求項１７】
請求項１６記載の表示装置用駆動装置の駆動方法において、
前記電圧調整回路により、前記隣接信号線の表示データをもとに、電圧調整量を算出し、前記隣接信号線の表示データは、同一信号線上の１個以上の画素に対応した表示データであることを特徴とする表示装置用駆動装置の駆動方法。
【請求項１８】
請求項１７記載の表示装置用駆動装置の駆動方法において、
前記信号線駆動回路の出力部により、前記階調電圧を選択するか、または、前記階調電圧とは異なる電圧を選択し、前記走査期間の前半で、前記信号線に前記階調電圧とは異なる電圧を印加することを特徴とする表示装置用駆動装置の駆動方法。
【請求項１９】
請求項１８記載の表示装置用駆動装置の駆動方法において、
前記走査期間前半で設定される前記信号線に前記階調電圧とは異なる電圧を印加する期間を可変することを特徴とする表示装置用駆動装置の駆動方法。
【請求項２０】
請求項１９記載の表示装置用駆動装置の駆動方法において、
前記階調電圧とは異なる電圧は、１種類以上の電圧レベルであり、前記電圧レベルは、前記表示装置の駆動電圧の極性に合わせて変化することを特徴とする表示装置用駆動装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等のモバイル機器の表示装置用駆動装置およびその駆動方法に係り、低消費電力化かつ省回路規模で動作可能な表示装置の駆動方法および駆動回路に関する。
【背景技術】
【０００２】
従来、ＴＦＴ液晶等の表示装置の駆動方法として、特開２０００−２２７５８５号公報（特許文献１）記載の駆動方法がある。
【０００３】
この方法は、アクティブマトリクス型表示パネル、例えばＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ）−ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）液晶を接続した場合、グルーピングされた信号線の中で点順次に階調電圧を印加して駆動する。Ｍ本の信号線を１グループとした場合で説明すると、信号線駆動回路は、１走査期間をＭ時分割し、信号線Ｍ本分の表示データに対応した階調電圧を順番に出力する。
【０００４】
そして、図９（ａ）に示すように、ＬＴＰＳ−ＴＦＴ液晶パネル内に設置された信号線と１対１の関係にあるスイッチＳＷｘ（ｘ＝０、１〜）はサンプリング回路として動作し、信号線駆動回路の出力電圧の切換えタイミングでＳＷ０、ＳＷ１〜が１個ずつ選択されるように、ＳＩＧ０、ＳＩＧ１〜に１個ずつ順番に選択信号が入力される。
【０００５】
これにより、選択されたサンプリング回路に対応する信号線に階調電圧が印加され、次に非選択信号が入力されると、信号線はＨｉ−Ｚ状態に遷移するが、階調電圧はパネル内の配線間容量、例えば信号線−走査線間の容量Ｃｇｄ、Ｖｃｏｍ−信号線間の容量Ｃｄｃｏｍ等で保持されることになる。そして、ＴＦＴを介して画素電極にも階調電圧が印加されて、表示装置の表示輝度が制御可能となる。
【０００６】
また、ＴＦＴ液晶等の表示装置を駆動する際に、信号線の電圧変動が線間容量を介して隣接する信号線に伝播、その電圧レベルが変動することで画質劣化が発生することが知られている。この画質劣化を軽減する方法として、特開平９−８１０８９号公報（特許文献２）記載の駆動方法がある。
【０００７】
この方法は、１走査期間内の前半で反転された階調電圧である補正電圧を印加し、１走査期間の後半で該当極性の階調電圧を印加する。これにより、一度画質劣化の原因である電圧変動と逆方向の電圧変動を隣接する信号線に発生させ、階調電圧印加時の変動で相殺し、画質劣化を軽減する方法である。
【特許文献１】特開２０００−２２７５８５号公報
【特許文献２】特開平９−８１０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１記載の駆動回路を通常のアクティブマトリクス型表示パネル、例えばＬＴＰＳ−ＴＦＴ液晶に適用した場合、信号線Ｄｉに階調電圧Ｖｄ０が印加され、Ｈｉ−Ｚ状態に遷移すると、直後に隣接する信号線Ｄｉ＋１に階調電圧Ｖｄ１が印加されることになる。
【０００９】
その際に信号線Ｄｉ＋１の電圧変動が以下の式１に示す信号線間容量Ｃｄｄを介して信号線Ｄｉに伝播し、その階調電圧Ｖｄ０は、図９（ｂ）で説明すると、Ｖｄ０’に変動することが判っている。
【００１０】
そして、この電圧変動量ΔＶ（＝Ｖｄ０’−Ｖｄ０）は、以下の式２で決定され、信号線Ｄｉに付加してしまうすべての容量成分の合計Ｃｄに対して、信号線間容量Ｃｄｄが相対的に大きいＬＴＰＳ−ＴＦＴ液晶に適用した場合には、信号線Ｄｉの電圧変動量ΔＶは大きくなる。
【００１１】
この変動量ΔＶが大きくなると、階調電圧Ｖｄ０が異なる表示データに対応する階調電圧に変位することがあり、その結果、所望の表示画像が得られない可能性がある。
【００１２】
Ｃｄｄ＝Ｃｄｓ2 ÷２×Ｃｄｓ            …  式１
ΔＶ＝ΔＶｄ１×（Ｃｄｄ÷Ｃｄ）        …  式２
前述した画質劣化の原因は、信号線間容量Ｃｄｄを介して隣接する信号線Ｄｉ＋１の変動が信号線Ｄｉに伝播、その電圧レベルが変動するためである。
【００１３】
また、上記した特許文献２記載の駆動方法を特許文献１記載の駆動方法に適用した場合、１走査期間の前半に反転させた階調電圧を印加する電圧補正期間を設置する必要があるため、階調電圧印加期間が短くなり、階調電圧の印加不足による画質劣化が発生する可能性がある。特に特許文献１記載の駆動方法で、例えばフレーム周波数を６０Ｈｚ、表示パネルの画素数をＱＶＧＡ、帰線期間を１６ライン分、時分割駆動する信号線を４０本とし、例えば電圧補正期間と階調電圧印加期間をそれぞれ１走査期間Ｈの１／２とした場合は、１信号線に割り当てられる時間Ｔｄは式３のように６２０ｎｓとなり、適正な階調表示を実現するためには、この時間内に信号線を所望の階調電圧に収束させる回路構成、あるいは高速なオペアンプ回路が必要となる。
【００１４】
Ｔｄ＝Ｈ÷２÷４０信号線
＝（１÷６０Ｈｚ÷（３２０ライン＋１６ライン））÷２÷４０信号線
＝６２０ｎｓ  ・・・  式３
また、特許文献２記載の駆動方法では、一度反転された階調電圧を印加するため、信号線の電圧変化点が１走査期間内で必ず２回発生する（特許文献２記載の駆動方法を適用しない場合は１回）。これにより、信号線に付随する容量成分、例えばＶｃｏｍ−信号線間容量Ｃｄｃｏｍや信号線−走査線間容量Ｃｇｄでの充放電が２回発生するため、表示パネル内での消費電流が増加することになる。
【００１５】
そこで、本発明の目的は、駆動回路による省回路規模と消費電力の増加を最小限にしつつ、画質劣化軽減を両立することができる表示装置用駆動装置を提供することにある。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明による表示装置用駆動装置は、走査線と信号線により表示装置を駆動する表示装置用駆動装置であって、走査線の電圧を制御する走査線駆動回路と、信号線の電圧を制御する信号線駆動回路とを備え、信号線駆動回路は、入力されたデジタルの表示データに応じて表示装置の前記信号線へ出力すべきアナログの階調電圧に変換する複数のＤＡ変換回路と、アナログの階調電圧を生成するγ調整回路と、生成された階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路とを有するものである。
【００１８】
また、本発明による表示装置用駆動装置は、表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、表示データを受信するインターフェースと、表示データを階調電圧へ変換する変換回路と、水平方向に隣接する画素に対応する表示データと水平方向に隣接する画素に対して垂直方向に隣接する画素に対応する表示データとの差分に応じて階調電圧を補正する補正回路とを備えたものである。
【００１９】
また、本発明による表示装置用駆動装置は、表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、表示データを受信するインターフェースと、表示データを階調電圧へ変換する変換回路と、隣接する画素に対応する表示データと隣接する画素の表示データに対して１走査期間前の表示データとの差分に応じて階調電圧を補正する補正回路とを備えたものである。
【００２０】
また、本発明による表示装置用駆動装置の駆動方法は、走査線の電圧を制御する走査線駆動回路と、信号線の電圧を制御する信号線駆動回路とを備え、走査線と信号線により表示装置を駆動する表示装置用駆動装置の駆動方法であって、信号線駆動回路により、入力されたデジタルの表示データに応じて表示装置の信号線へ出力すべきアナログの階調電圧に変換し、階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施すものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
本発明によれば、信号線が１走査期間内のある一定期間Ｈｉ−Ｚ状態になる駆動方法を適用した場合に発生する信号線の電圧変動に対し、予め電圧変動量ΔＶを加減算した階調電圧を信号線に印加することができる。これにより、省回路規模であると同時に、画質劣化の小さい駆動回路が実現可能となる。
【００２３】
また、信号線Ｄｉに印加する階調電圧は前述の電圧変動量ΔＶを考慮した電圧レベルに調整できるため、表示パネルにおいては、所望の表示輝度が得られ、画質劣化を軽減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
（実施の形態１）
＜表示装置用駆動装置の構成＞
図１により、本発明の実施の形態１に係る表示装置用駆動装置の構成について説明する。図１は本発明の実施の形態１に係る表示装置用駆動装置の構成を示す構成図である。
【００２６】
図１において、液晶パネル２０１に対して、信号線駆動回路２０２、走査線駆動回路２０３で構成された表示装置用駆動装置を示している。
【００２７】
液晶パネル２０１は、２枚のガラス基板間に液晶を封入した構造となっており、ガラス基板の一方にＬＴＰＳ−ＴＦＴ（以降ＴＦＴと呼ぶ）が画素毎に配置され、一方の対向側のガラス基板には対向電極が設けられる。
【００２８】
そして、ＴＦＴに接続する走査線と信号線がマトリクス状に配置された、アクティブマトリクス型と呼ばれるＴＦＴ液晶パネルであり、ＴＦＴのドレイン端子は信号線に接続され、ＴＦＴのゲート端子は走査線を介して走査線駆動回路２０３の出力に接続、ＴＦＴのソース端子は画素電極に接続される。
【００２９】
また、信号線駆動回路２０２との接続部とすべての信号線間には、特許文献１記載の駆動方法を実現するためのＬＴＰＳ−ＴＦＴで実現するサンプリング回路２１４が設置され、さらにはそれらを順番に選択するためのシフトレジスタ２１５が構築されている。
【００３０】
なお、以下液晶パネル、特にＬＴＰＳ−ＴＦＴ液晶パネルを前提に説明を進めていくが、特許文献１記載の駆動方法が可能な電荷移動度を実現するトランジスタ素子であれば、それ以外のＴＦＴで構わないし、液晶でなくても電圧レベルで表示輝度を制御可能な素子、例えば有機ＥＬ素子であっても構わない。
【００３１】
信号線駆動回路２０２は、ＣＰＵから転送されるデジタルの表示データをアナログの階調電圧ＶｄｘにＤＡ（デジタル−アナログ）変換し、液晶パネル２０１の信号線を介して画素電極に階調電圧Ｖｄｘを印加することで、液晶パネル２０１の表示輝度を制御するブロックである。
【００３２】
走査線駆動回路２０３は、液晶パネル２０１の走査線に対し、後述する信号線駆動回路２０２内のタイミングコントローラ２０６で生成したラインクロックＬＰに同期した選択信号を線順次に印加するためのブロックである。
【００３３】
信号線駆動回路２０２は、システムインタフェース２０４、制御レジスタ２０５、タイミングコントローラ２０６、表示メモリ制御回路２０７、表示メモリ２０８、ラッチ回路２０９、γ調整回路２１０、ＤＡ変換回路２１１、オペアンプ２１２、電圧調整回路２１３から構成されている。
【００３４】
＜信号線駆動回路の内部ブロックの動作＞
次に、図１および図２により、本発明の実施の形態１に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。図２は本発明の実施の形態１に係る表示装置用駆動装置の信号線駆動回路の電圧調整回路に入力される信号線Ｄｉ＋１に関わる表示データと印加時の振幅電圧およびその際の信号線Ｄｉに加減算する振幅電圧の関係を示した図である。
【００３５】
システムインタフェース２０４は、ＣＰＵが出力する表示データおよびインストラクションを受け、それら各種データを制御レジスタ２０５へ転送する。ここで、インストラクションとは、駆動回路の内部動作を決定するための情報であるが、フレーム周波数、駆動ライン数、およびγ調整機能に関する各種調整機能のレジスタの設定値、そして、本発明の特徴である電圧調整回路２１３に関する設定値を含むものとする。
【００３６】
制御レジスタ２０５は、インストラクションデータを格納し、このデータを各ブロックへ転送するブロックである。例えば、前記のフレーム周波数と駆動ライン数に関するインストラクションは、後述するタイミングコントローラ２０６へ転送され、γ調整機能に関するインストラクションは、γ調整回路２１０へ転送される。
【００３７】
また、特許文献１記載の駆動方法を実現するための表示データの読み出し位置情報に関するインストラクションは表示メモリ制御回路２０７へ転送され、電圧調整回路２１３に関するインストラクションは、後述する電圧調整回路２１３へ転送される。
【００３８】
なお、表示データも一旦制御レジスタ２０５に格納され、表示位置を指示するインストラクションと共に、後述する表示メモリ制御回路２０７へ出力される。
【００３９】
タイミングコントローラ２０６は、ドットカウンタを持っており、外部から入力されるドットクロックを元にラインクロックＬＰを生成する。また、特許文献１記載の駆動方法を実現するための時分割タイミングクロックＤＴを生成し、ラッチ回路２０９および液晶パネル２０１内のシフトレジスタ２１５に転送される。
【００４０】
表示メモリ制御回路２０７は、表示メモリ２０８の読み出しおよび書き込み動作を行うブロックである。書き込み動作時には、制御レジスタ２０５から転送される表示位置のインストラクションに基づき、表示メモリ２０８のアドレスを選択する信号を出力し、同時に表示データを表示メモリ２０８に転送する。
【００４１】
また、読み出し動作時には、制御レジスタ２０５から転送される表示位置のインストラクションに基づき、１ライン分の表示データから、ＤＡ変換回路２１１毎に転送する表示データを順次選択する。なお、前述した表示データに対して、１ライン前の表示データを電圧調整回路２１３に転送するよう制御する。
【００４２】
表示メモリ２０８は、液晶パネル２０１の画素数相当の記憶領域を有し、表示メモリ制御回路２０７によって、その動作は制御される。なお、表示メモリ制御回路２０７で読み出し指定された表示データはラッチ回路２０９へ転送される。なお、読み出し指定する表示データは該当画素の表示データと１ライン前画素の表示データとする。
【００４３】
ラッチ回路２０９は、タイミングコントローラ２０６で生成されるタイミングクロックＤＴをもとに、表示メモリ２０８から転送される１画素毎の表示データを後述するＤＡ変換回路２１１へ転送する。
【００４４】
ＤＡ変換回路２１１は、液晶パネル２０１の画素数がＱＶＧＡ（２４０ＲＧＢ×３２０）で液晶駆動時の時分割数を４０時分割とした場合、１８個（＝７２０（２４０ＲＧＢ）÷４０時分割）設置することになる。
【００４５】
そして、それぞれのＤＡ変換回路２１１は、タイミングクロックＤＴのタイミングでラッチ回路２０９から転送されるデジタルの表示データをもとに、後述するγ調整回路２１０で生成した電圧レベルから、対応する階調電圧を選択する。
【００４６】
なお、ＤＡ変換回路２１１は、例えば表示データが６ビットであれば６４ｔｏ１セレクタであり、省回路規模を目的にＦＲＣ（フレームレートコントロール）を組み合わせて多階調化する場合は、３２ｔｏ１セレクタ、あるいは１６ｔｏ１セレクタとなる。いずれにしてもＤＡ変換回路２１１は選択された階調電圧を後述する電圧調整回路２１３へ転送する。
【００４７】
γ調整回路２１０は、液晶パネル２０１の階調制御を実現するためのアナログの階調電圧、例えば、表示データが６ビットであれば、６４レベルの階調電圧を生成し、前述したＤＡ変換回路２１１に入力する。なお、γ調整回路２１０は、本実施の形態おいては必須の構成ではない。
【００４８】
電圧調整回路２１３は、前述のＤＡ変換回路２１１の出力と１対１の関係になるように設置され、画質劣化の根本原因である信号線Ｄｉの容量結合変動を補正するための電圧変動量ΔＶを生成し、ＤＡ変換回路２１１から転送される階調電圧にその電圧を加減算するブロックである。
【００４９】
電圧調整回路２１３には、ＤＡ変換回路２１１から転送されるアナログの階調電圧と共に、ラッチ回路２０９から転送される信号線Ｄｉ＋１に対応する表示データＤ（ｉ＋１、ｊ）（ｊは行情報）の上位２ビットと、ラッチ回路２０９から転送される１ライン前（１走査期間前）の表示データＤ（ｉ＋１、ｊ−１）の上位２ビットが入力される。
【００５０】
そして、まずは図２に示すように、信号線Ｄｉ＋１に関わる２種類の表示データから信号線Ｄｉ＋１の電圧変動量ΔＶｄ１を推定し、８レベル（０〜、１Ｖ〜、２Ｖ〜、…、７Ｖ〜）に分類する。
【００５１】
ここで、式２に示すように、電圧変動量ΔＶはΔＶｄ１に比例することが判っているから、信号線Ｄ１が１Ｖ変動した場合の信号線Ｄ０の変動量をΔＶｂａｓｅとし、これを基準にデジタル制御による階調電圧補正を実現することにする。なお、ΔＶｂａｓｅは数ｍＶ〜十数ｍＶ程度とし、電圧補正は、例えば電圧補正に利用されるオペアンプ２１２の出力部に出力電圧調整用に十分抵抗値の大きな可変抵抗と固定抵抗を設置することで実現する。ここで階調電圧に対して、電圧を高い電圧側に補正する場合を例に説明すると、可変抵抗はオペアンプ２１２の出力と負入力間に、固定抵抗は負入力とＧＮＤ問に設置する。そして、可変抵抗の抵抗値は前述の２種類の表示データから８種類に設定することにする。これにより、オペアンプ２１２は固定抵抗と可変抵抗で抵抗分割された点がＤＡ変換回路２１１から転送される階調電圧と等しくなるよう動作し、その結果、オペアンプの出力電圧は高い電圧レベルにシフトする。なお、シフト量は前述の可変抵抗の抵抗値で決定され、例えば可変抵抗の抵抗値が小さければ補正量は小さくなり、可変抵抗の抵抗値が大きければ補正量は大きくなる。また、低い電圧側に補正する場合は、前述の固定抵抗値の接続先を電源電圧ＶＤＤに切換えることにする。
【００５２】
以上の構成により、所望の階調補正が可能となる。
【００５３】
なお、ここで説明した電圧補正方法はほんの一例であり、前述の２種類の表示データをもとに電圧を調整するその他の方法であっても構わない。
【００５４】
また、電圧調整回路は制御レジスタから転送されるＶＣ０で有効設定、および無効設定を切換えることができるものとし、またＶＣ１でその基準補正量ΔＶｂａｓｅを可変にする。これについては、前述した可変抵抗の抵抗値に関してバリエーションを増やし、切換えられるようにした。
【００５５】
これにより、信号線間の容量Ｃｄｄが信号線に付加するトータルの容量Ｃｄに対して相対的に小さく、それによる信号線の電圧変動量ΔＶが無視できるパネルの場合にはＶＣ０を０“ロー”とすることで電圧調整回路２１３を無効にし、信号線間の容量Ｃｄｄが信号線に付加するトータルの容量Ｃｄに対して相対的に大きく、それによる信号線の電圧変動が大きいパネルの場合にはＶＣ０を１“ハイ”とすることで電圧調整回路２１３を有効にする。また、信号線間容量Ｃｄｄの相対値が異なる液晶パネル２０１に対応するため、ＶＣ１で基準とする基準補正量ΔＶｂａｓｅを調整できるようにする。
【００５６】
オペアンプ２１２は、前述の電圧調整回路２１３と同様にＤＡ変換回路２１１の出力と１対１の関係になるように設置する。そして、オペアンプ２１２は、ＤＡ変換回路２１１から転送される階調電圧、あるいは電圧調整回路２１３から転送される補正済みの階調電圧をバッファリングし、液晶パネル２０１内の後述するサンプリング回路２１４に転送する。
【００５７】
なお、本構成では、１個のオペアンプ２１２はすべての階調電圧レベルを出力する必要があるが、あらゆる液晶パネル２０１を駆動するためには電源電圧−ＧＮＤの電圧範囲を出力する必要がある。また、本実施の形態で挙げた、１走査期間を４０時分割する駆動方法では、時分割をしない場合の４０倍高速動作が必須となる。
【００５８】
液晶パネル２０１内のサンプリング回路２１４は、液晶パネル２０１内のトランジスタ素子、例えばＬＴＰＳ−ＴＦＴで構成され、液晶パネル２０１−信号線駆動回路２０２の接続部とそれらが受け持つすべての信号線間に設置する。そして、前述した接続部を介してオペアンプ２１２から転送される階調電圧を、点順次で対応する信号線に分配するブロックである。なお、その分配は後述するシフトレジスタ２１５で制御されるものとする。
【００５９】
液晶パネル２０１内のシフトレジスタ２１５は、液晶パネル２０１に内蔵され、信号線駆動回路２０２から入力される階調電圧を信号線に分配するためのサンプリング回路２１４を順次選択する信号を生成する。なお、その動作タイミングは、表示データがラッチ回路２０９からＤＡ変換回路２１１へ転送されるタイミングクロックＤＴとし、これにより所定の信号線に所望の階調電圧を分配可能となる。
【００６０】
＜各信号および信号線波形の変化＞
次に図２および図３により、本発明の実施の形態１に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図３は本発明の実施の形態１に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。
【００６１】
なお、ここでは液晶パネル２０１の画素数をＱＶＧＡ（２４０ＲＧＢ×３２０）、１走査期間を４０時分割する駆動方法を前提に説明する。なお、３０１はＶｃｏｍ−信号線間容量結合変動、３０２、３０３は信号線間容量結合変動である。
【００６２】
まず、タイミングコントローラ２０６で生成されるラインクロックＬＰの立ち上がりタイミングで、Ｖｃｏｍ等の液晶駆動電圧の極性反転が実施される。
【００６３】
そして、同様に生成されたタイミングクロックＤＴのタイミングで表示メモリ２０８からＤＡ変換回路１〜１８に表示データが転送される。本実施の形態においては、ＤＡ変換回路１には信号線Ｄ０から信号線Ｄ３９の表示データＤ（０）〜Ｄ（３９）が、ＤＡ変換回路２には信号線Ｄ４０から信号線Ｄ７９の表示データＤ（４０）〜Ｄ（７９）が、ＤＡ変換回路１８には信号線Ｄ６８０から信号線Ｄ７１９の表示データＤ（６８０）〜Ｄ（７１９）が順次転送されるものとする。また、それと同期して、シフトレジスタ２１５は信号線Ｄ０〜信号線Ｄ３９、信号線Ｄ４０〜信号線Ｄ７９、信号線Ｄ６８０〜信号線Ｄ７１９に対応するサンプリング回路２１４を点順次で選択することにする。
【００６４】
＜液晶パネルの駆動方法＞
次に、各信号線の波形変化に着目して、液晶パネルの駆動方法について説明する。
【００６５】
まず、信号線Ｄ０に着目すると、液晶駆動電圧が極性反転する直前には１ライン前の表示データに対応した逆極性の階調電圧が保持されている。
【００６６】
そして、Ｖｃｏｍ波形が反転すると容量結合変動で３０１のように、信号線Ｄ０の電圧レベルはＶｃｏｍの電圧遷移方向と同方向に遷移する。それと同時にシフトレジスタ２１５により信号線Ｄ０に対応したサンプリング回路２１４が選択され、オペアンプ２１２が正極性の階調電圧を印加する。
【００６７】
ここでオペアンプ２１２が駆動しなければならない信号線Ｄ１の振幅電圧は図３に示すように、Ｖｃｏｍ−信号線間容量結合変動分の３０１と、該当ラインの正極階調電圧の合計電圧となる。前述したように信号線Ｄ０の電圧変動量ΔＶは、式２に示すように隣接する信号線Ｄ１の振幅電圧に比例するが、その電圧は信号線Ｄ１に対応する表示データから図２のように推定できる。
【００６８】
これらにより推定できる電圧変動量ΔＶをＤＡ変換回路２１１から転送される階調電圧に加減算し、信号線駆動回路２０２は補正済みの階調電圧を液晶パネル２０１に順次出力することにする。
【００６９】
以上のような回路構成と動作タイミングにより、本実施の形態における表示装置は、液晶パネル２０１の信号線間容量Ｃｄｄの容量値が相対的に大きく、その容量を介して発生する信号線変動が大きい場合であっても、特許文献１に記載の駆動方法が適用可能となる。従って、少ない定常電流と回路規模で、多階調表示が実現でき、駆動方式起因で発生する画質劣化を軽減することが可能である。
【００７０】
なお、本実施の形態では、入力の表示データを６ビットとして説明したが、それ以外のビット数（例えば、８ビット、１０ビット）でも構わないし、電圧変動量ΔＶの推定に表示データの上位２ビットを用いたが、それ以外のビット数（例えば、上位１ビット、上位３ビット、全ビット）でも構わない。
【００７１】
また、表示メモリ２０８を内蔵した液晶表示装置を前提に説明したが、非内蔵型の液晶表示装置であっても、１ライン前の表示データを格納するラインメモリを設置すれば本実施の形態は実現できる。
【００７２】
さらに、１走査期間を４０時分割する駆動方法で説明したが、４０時分割以下の例えばＲＧＢで３時分割する駆動方法でも構わないし、４０時分割以上の分割数でも構わない。また、信号線駆動回路２０２と走査線駆動回路２０３を別チップとして説明したが、１チップ化したもので本実施の形態を実現しても構わない。
【００７３】
（実施の形態２）
実施の形態２は、実施の形態１に対し、１走査期間の前半ですべての信号線を任意の電圧レベルにプリチャージすることで、画質劣化の原因となる信号線Ｄｉ＋１の振幅電圧そのものを小さくすると共に、信号線の変動量ΔＶを信号線Ｄｉ＋１の該当表示データのみで推定可能にし、実施の形態１での電圧調整回路の動作を簡易にしたものである。
【００７４】
以下に、前述のプリチャージの電圧レベルを、例えば電源電圧ＶＤＤとＧＮＤレベルとした場合を例に本実施の形態について説明する。
【００７５】
＜表示装置用駆動装置の構成＞
図４により、本発明の実施の形態２に係る表示装置用駆動装置の構成について説明する。図４は本発明の実施の形態２に係る表示装置用駆動装置の構成を示す構成図である。
【００７６】
図４において、液晶パネル２０１に対して、信号線駆動回路２０２、走査線駆動回路２０３で構成された表示装置用駆動装置を示している。
【００７７】
本実施の形態は、信号線駆動回路２０２の出力毎にその電圧レベルを切換えるためのスイッチ４０１、４０２、４０３を追加したものであり、他の構成は実施の形態１と同様である。
【００７８】
＜信号線駆動回路の内部ブロックの動作＞
次に、図４により、本発明の実施の形態２に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
【００７９】
まず、制御レジスタ２０５は、インストラクションデータを格納し、このデータを各ブロックへ転送するブロックである。そして、実施の形態１を実施するための電圧調整回路２１３に関するインストラクションが、電圧調整回路２１３へ転送されると共に、タイミングコントローラ２０６にプリチャージ期間のクロック数を規定するレジスタ値ＰＴを転送する。
【００８０】
タイミングコントローラ２０６は、ドットカウンタを持っており、外部から入力されるドットクロックを元にラインクロックＬＰを生成する。
【００８１】
また、特許文献１記載の駆動方法を実現するための時分割タイミングクロックＤＴを生成する。ただし、タイミングクロックＤＴは、１走査期間内のクロック数がレジスタ値ＰＴで規定されるクロック数と時分割数の合計となるように生成する。
【００８２】
さらに、２走査期間毎にプリチャージ期間が１“ハイ”となる、２種類のスイッチ制御信号ＰＣ１、ＰＣ２と、ＰＣ１とＰＣ２の両方が０“ロー”である期間で１“ハイ”となるＤＶ１を生成する。なお、ＤＶ１はスイッチ４０１の制御線、ＰＣ１はスイッチ４０３の制御線、ＰＣ２はスイッチ４０２の制御線に転送する。
【００８３】
また、タイミングクロックＤＴがＰＣ１およびＰＣ２が１“ハイ”の時に０“ロー”固定とするタイミングクロックＤＴ’を作成し、ラッチ回路２０９および液晶パネル２０１内のシフトレジスタ２１５に転送する。
【００８４】
次に、本実施の形態で新規に設置したスイッチ４０１、スイッチ４０２、スイッチ４０３について、より具体的にその動作を説明する。
【００８５】
本実施の形態で新規に設置したスイッチのうち、オペアンプ２１２の出力に設置されたスイッチ４０１は、タイミングコントローラ２０６から転送されるＤＶ１で制御され、オペアンプ２１２でバッファリングした階調電圧を液晶パネル２０１側へ出力する際にオン状態にし、プリチャージ期間でオフ状態にする。
【００８６】
また、電源電圧ＶＤＤに接続されたスイッチ４０２は、タイミングコントローラから転送されるＰＣ２で制御され、液晶駆動時の極性が負極性の時のプリチャージ期間でオン状態にし、それ以外の期間ではオフ状態にする。
【００８７】
さらに、ＧＮＤに接続されたスイッチ４０３は、タイミングコントローラから転送されるＰＣ１で制御され、液晶駆動時の極性が正極性の時のプリチャージ期間でオン状態にし、それ以外の期間ではオフ状態にする。
【００８８】
なお、その他の部分については、実施の形態１と同様であるため、以後の説明は省略する。
【００８９】
＜各信号および信号線波形の変化＞
次に図５により、本発明の実施の形態２に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図５は本発明の実施の形態２に係る表示装置用駆動装置の各信号および信号線波形の変化について説明するための説明図であり、図５（ａ）は本発明の実施の形態２に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャート、図５（ｂ）は信号線Ｄ０の電圧波形の拡大図、図５（ｃ）は、電圧調整回路に入力される信号線Ｄｉ＋１に関わる表示データと印加時の振幅電圧およびその際の信号線Ｄｉに加減算する振幅電圧の関係を示した図である。
【００９０】
図５（ａ）において、５０１、５０２、５０３は信号線間容量結合変動、５０４はＶｃｏｍ−信号線間容量結合変動を示したものである。
【００９１】
まず、液晶駆動電圧の極性が負極性から正極性へと切換わり、ＶｃｏｍはＨｉｇｈ電圧からＬｏｗ電圧へ遷移する。
【００９２】
これにより、信号線の電圧レベルは図５（ａ）、（ｂ）の３０１に示すように、電圧下降方向に容量結合変動するが、制御信号ＰＣ１に従って、信号線駆動回路２０２の出力に設置したスイッチ４０３をオン状態にすると共に、液晶パネル２０１内のシフトレジスタ２１５の出力をすべて１“ハイ”固定にすることで全信号線をＧＮＤレベルに収束させることができる。
【００９３】
そして、ＰＣ１が０“ロー”レベルに遷移した後に、ＤＶ１が０“ロー”から１“ハイ”に遷移するタイミングで実施の形態１の駆動方法に移行する。
【００９４】
この場合、すべての信号線の電圧変動開始レベルがＧＮＤとなるため、図５（ｃ）に示すように該当表示データのみで電圧調整量ΔＶの推定が可能となる。
【００９５】
また、液晶駆動電圧の極性が正極性から負極性へ遷移する場合は、信号線の電圧レベルは図５（ａ）の５０４に示すように、電圧上昇方向に容量結合変動するが、制御信号ＰＣ２に従って、信号線駆動回路２０２の出力に設置したスイッチ４０２をオン状態にすると共に、液晶パネル２０１内のシフトレジスタ２１５の出力をすべて１“ハイ”固定にすることで全信号線を電源電圧ＶＤＤに収束させることができる。
【００９６】
そして、ＰＣ２が０“ロー”レベルに遷移した後に、ＤＶ１が０“ロー”から１“ハイ”に遷移するタイミングで実施の形態１の駆動方法に移行する。この場合、すべての信号線の電圧変動開始レベルがＶＤＤとなるため、該当表示データのみで電圧調整量ΔＶの推定が可能となる。なお、電圧変動量ΔＶの推定は、基準電圧ΔＶｂａｓｅを基準に実施することにする。
【００９７】
以上、本実施の形態によれば、画質劣化の原因となる信号線Ｄｉ＋１の振幅電圧そのものを小さくすると共に、信号線の変動量ΔＶを信号線Ｄｉ＋１の該当表示データのみで推定を容易に実現することができる。したがって、省回路規模のまま、画質劣化の少ない、より高画質な表示を実現することが可能である。
【００９８】
なお、本実施の形態では、プリチャージの電圧レベルを電源電圧ＶＤＤとＧＮＤレベルとしたが、それ以外の電圧、例えば階調電圧の中の２レベルであっても構わない。
【００９９】
また、プリチャージ電圧レベルを２レベルとしたが、例えば前述の電源電圧ＶＤＤ、ＧＮＤレベル、あるいは階調電圧の中の１レベルや電源電圧Ｖｃｉの１レベルであっても構わない。さらに、本実施の形態では、新規に設置した３種のスイッチをオペアンプ２１２の出力側に設置した場合で説明したが、オペアンプ２１２の入力側に設置しても構わない。
【０１００】
（実施の形態３）
実施の形態３は、実施の形態１に対して、１個のＤＡ変換回路２１１が担当する信号線を変更し、電圧調整回路６０１の数を少なくすることで省回路規模化を実現するものである。
【０１０１】
＜表示装置用駆動装置の構成＞
図６により、本発明の実施の形態３に係る表示装置用駆動装置の構成について説明する。図６は本発明の実施の形態３に係る表示装置用駆動装置の構成を示す構成図である。
【０１０２】
図６において、液晶パネル２０１に対して、信号線駆動回路２０２、走査線駆動回路２０３で構成された表示装置用駆動装置を示している。
【０１０３】
本実施の形態は、信号線駆動回路２０２の出力に接続する信号線グループと、液晶パネル２０１に内蔵したシフトレジスタ内フリップフロップ６０３の構成を変更したものであり、他の構成は実施の形態１と同様である。
【０１０４】
＜信号線駆動回路の内部ブロックの動作＞
次に、図６により、本発明の実施の形態３に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
【０１０５】
まず、ラッチ回路２０９は、タイミングコントローラ２０６で生成されるタイミングクロックＤＴに従って、ＤＡ変換回路１〜ＤＡ変換回路１８に順次表示データを転送する。
【０１０６】
ただし、本実施の形態においては、ＤＡ変換回路１には信号線Ｄ０、Ｄ１８、Ｄ３６、…、Ｄ７０２の表示データＤ（０）、Ｄ（１８）、Ｄ（３６）、…、Ｄ（７０２）が、ＤＡ変換回路２には信号線Ｄ１、Ｄ１９、Ｄ３７、…、Ｄ７０３の表示データＤ（１）、Ｄ（１９）、…、Ｄ（７０３）が、ＤＡ変換回路１８には信号線Ｄ１７、Ｄ３５、Ｄ５３、…、Ｄ７１９の表示データＤ（１７）、Ｄ（３５）、Ｄ（５３）、…、Ｄ（７１９）が順次転送されるものとする。
【０１０７】
また、それと同期して、シフトレジスタ内フリップフロップ６０３は信号線Ｄ０〜信号線Ｄ１７、信号線Ｄ１８〜信号線Ｄ３５、信号線Ｄ７０３〜信号線Ｄ７１９に対応するサンプリング回路６０２を順番に選択することにする。
【０１０８】
これにより、隣り合う１７本の信号線に関しては、同タイミングで信号線駆動回路２０２から階調電圧が印加されるため、例えば、信号線Ｄ０〜Ｄ１６に関しては、隣り合う信号線のうち、一方がＨｉ−Ｚ状態でもう一方が電圧印加状態という関係にはならないため、信号線間容量Ｃｄｄを介した電圧変動は発生しないことになる。
【０１０９】
ただし、信号線Ｄ１７に関しては、Ｈｉ−Ｚ状態になった直後、次の時分割タイミングで隣接する信号線Ｄ１８が電圧印加状態になるため、信号線Ｄ１７に保持されていた階調電圧は変動してしまう。そこで、本実施の形態では、１８個あるＤＡ変換回路２１１のうち、ＤＡ変換回路１８に関しては、電圧調整回路６０１を設置することにした。
【０１１０】
これにより、１８個必要だった電圧調整回路２１３を１個に削減でき、より省回路規模化を実現できることになる。
【０１１１】
＜各信号および信号線波形の変化＞
次に、図７により、本発明の実施の形態３に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図７は本発明の実施の形態３に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。なお、図７の７０１、７０２、７０３は信号線間容量結合変動を示したものである。
【０１１２】
まず、液晶駆動電圧の極性が負極性から正極性へと切換わり、ＶｃｏｍはＨｉｇｈ電圧からＬｏｗ電圧へ遷移する。
【０１１３】
これにより、信号線の電圧レベルは図７の３０１に示すように、電圧下降方向に容量結合変動するが、信号線Ｄ０〜Ｄ１７、および信号線Ｄ１８〜Ｄ３５は同じタイミングで階調電圧が印加されることになり、信号線Ｄ０〜Ｄ１６、信号線Ｄ１８〜Ｄ３４に関しては、画質劣化の原因となる電圧変動は発生しないことになる。
【０１１４】
しかし、ＤＡ変換回路１８が担当する太字で表記した信号線、例えばＤ１７、Ｄ３５に関しては、Ｈｉ−Ｚ状態に遷移した後で、隣接する信号線Ｄ１８、Ｄ３６に階調電圧が印加されるため、画質劣化の原因となる電圧変動が発生する。
【０１１５】
そこで、本実施の形態では、前述したようにＤＡ変換回路１８の出力に対してのみ、電圧調整回路６０１を設置することにする。
【０１１６】
以上から、すべての信号線に関して、信号線間容量Ｃｄｄを介して発生する電圧変動をキャンセルすることができ、回路規模を増加させることなく、画質劣化を軽減可能とする。
【０１１７】
以上のような回路構成と動作タイミングにより、本実施の形態の表示装置は、信号線間容量Ｃｄｄが相対的に大きな液晶パネルであっても、特許文献１記載の駆動方法を適用可能となる。したがって、少ない消費電流と回路規模で液晶駆動が実現でき、駆動方式起因で発生する画質劣化を軽減することが可能である。
【０１１８】
なお、本実施の形態では、実施の形態１と同様にプリチャージ期間を設定しない駆動方法を前提に説明したが、実施の形態２と同様にプリチャージ期間を設定する駆動方法であっても構わない。
【０１１９】
（実施の形態４）
実施の形態４は、シフトレジスタ８０４とサンプリング回路８０３をＬＳＩ側に内蔵させたものであり、それぞれの動作は実施の形態２と基本的に同じである。なお、本実施の形態は、実施の形態２と同様に、１走査期間の前半ですべての信号線を任意の電圧レベルにプリチャージすることで、画質劣化の原因となる信号線Ｄｉ＋１の振幅電圧そのものを小さくすると共に、信号線の変動量ΔＶを信号線Ｄｉ＋１の該当表示データのみで推定することにする。
【０１２０】
＜表示装置用駆動装置の構成＞
図８により、本発明の実施の形態４に係る表示装置用駆動装置の構成について説明する。図８は本発明の実施の形態４に係る表示装置用駆動装置の構成を示す構成図である。
【０１２１】
図８において、液晶パネル８０１に対して、信号線駆動回路８０２、走査線駆動回路２０３で構成された本実施の形態を実現する液晶表示装置を示したものである。
【０１２２】
＜信号線駆動回路の内部ブロックの動作＞
次に、図８により、本発明の実施の形態４に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
【０１２３】
基本的には、実施の形態２における回路動作と動作タイミングと同様であるため、詳細説明は省略するが、本実施の形態の構成により、サンプリング順を駆動回路側の制御で変更でき、例えば、表示データを参照して、オペアンプ２１２の出力と複数のサンプリング回路８０３間のバスラインにおける電圧変動を最小にするようなサンプリング順への変更が可能となる。これにより、前述の画質劣化の原因である信号線の容量結合変動そのものを小さくすることが可能になる。
【０１２４】
以上のような回路構成により、本実施の形態の表示装置は、信号線間容量Ｃｄｄが相対的に大きな液晶パネルであっても、特許文献１記載の駆動方法を適用可能となる。したがって、少ない消費電流と回路規模で液晶駆動が実現でき、駆動方式起因で発生する画質劣化を軽減することが可能である。
【０１２５】
なお、本実施の形態では、低耐圧のプロセスで駆動回路を実現することを考え、信号線をプリチャージすることを前提にしたが、高耐圧のプロセス、例えば耐圧が１０Ｖ以上のプロセスであれば、実施の形態１と同様に、プリチャージ期間を設定しない駆動方法で構わない。
【０１２６】
また、プリチャージの電圧レベルを電源電圧Ｖｃｉの１レベルとしたが、それ以外の電圧、例えば階調電圧の中の１レベルであっても構わないし、本発明の実施の形態２と同様に、プリチャージの電圧レベルを２レベルとし、例えば電源電圧ＶＤＤとＧＮＤとプリチャージする回路構成としても構わない。
【０１２７】
さらに、実施の形態３を前提に、１個のＤＡ変換回路２１１が担当する信号線の組み合わせを変えて、電圧調整回路２１３の数を減らしても構わない。
【０１２８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１２９】
本発明は、携帯電話機等のモバイル機器の表示装置用駆動装置に係り、低消費電力化かつ省回路規模で動作可能な、液晶表示装置、有機ＥＬ表示装置、表面電解表示装置（ＳＥＤ）、プラズマ表示装置（ＰＤＰ）等の表示装置の駆動装置に適用可能である。
【図面の簡単な説明】
【０１３０】
【図１】本発明の実施の形態１に係る表示装置用駆動装置の構成を示す構成図である。
【図２】本発明の実施の形態１に係る表示装置用駆動装置の信号線駆動回路の電圧調整回路に入力される信号線Ｄｉ＋１に関わる表示データと印加時の振幅電圧およびその際の信号線Ｄｉに加減算する振幅電圧の関係を示した図である。
【図３】本発明の実施の形態１に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。
【図４】本発明の実施の形態２に係る表示装置用駆動装置の構成を示す構成図である。
【図５】本発明の実施の形態２に係る表示装置用駆動装置の各信号および信号線波形の変化について説明するための説明図である。
【図６】本発明の実施の形態３に係る表示装置用駆動装置の構成を示す構成図である。
【図７】本発明の実施の形態３に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。
【図８】本発明の実施の形態４に係る表示装置用駆動装置の構成を示す構成図である。
【図９】ＬＴＰＳ−ＴＦＴ液晶パネルの構成および信号の変化を説明するための説明図である。
【符号の説明】
【０１３１】
２０１…液晶パネル、２０２…信号線駆動回路、２０３…走査線駆動回路、２０４…システムインタフェース、２０５…制御レジスタ、２０６…タイミングコントローラ、２０７…表示メモリ制御回路、２０８…表示メモリ、２０９…ラッチ回路、２１０…γ調整回路、２１１…ＤＡ変換回路、２１２…オペアンプ、２１３…電圧調整回路、２１４…サンプリング回路、２１５…シフトレジスタ、３０１…Ｖｃｏｍ−信号線間容量結合変動、３０２、３０３…信号線間容量結合変動、４０１〜４０３…スイッチ、５０１〜５０３…信号線間容量結合変動、５０４…Ｖｃｏｍ−信号線間容量結合変動、６０１…電圧調整回路、６０２…サンプリング回路、６０３…シフトレジスタ内フリップフロップ、７０１〜７０３…信号線間容量結合変動、８０１…液晶パネル、８０２…信号線駆動回路、８０３…サンプリング回路、８０４…シフトレジスタ。
【図１】
2007279156.tif 000003
【図２】
2007279156.tif 000004
【図３】
2007279156.tif 000005
【図４】
2007279156.tif 000006
【図５】
2007279156.tif 000007
【図６】
2007279156.tif 000008
【図７】
2007279156.tif 000009
【図８】
2007279156.tif 000010
【図９】
2007279156.tif 000011