(57)【要約】【課題】微細化、高感度化が可能で、信頼性の高い固体撮像素子の配線構造、特にコンタクト構造を提供する。【解決手段】ゲート絶縁膜下の不純物領域に対し、前記ゲート絶縁膜に形成されたコンタクト孔を介して、前記ゲート絶縁膜上のシリコン系導電性膜からなる電極配線に接続するコンタクト部を含む半導体装置の製造方法であって、前記ゲート絶縁膜に形成されたコンタクト孔に金属層を形成する工程と、熱処理により前記金属層をシリサイド化し、シリサイド化による横方向成長によって前記ゲート絶縁膜の側壁を越えて少なくとも、前記シリコン系導電性膜の側壁から前記不純物領域につながるように、金属シリサイド層を形成する工程と、シリサイド化されずに残留する金属層を選択的にエッチング除去する工程とを含む。【選択図】図１
2007208130.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜下の不純物領域に対し、前記ゲート絶縁膜に形成されたコンタクト孔を介して、前記ゲート絶縁膜上のシリコン系導電性膜からなる電極配線に接続するコンタクト部を含む半導体装置の製造方法であって、
前記ゲート絶縁膜に形成されたコンタクト孔に金属層を形成する工程と、
熱処理により前記金属層をシリサイド化し、シリサイド化による横方向成長によって前記ゲート絶縁膜の側壁を越えて少なくとも、前記シリコン系導電性膜の側壁から前記不純物領域につながるように、金属シリサイド層を形成する工程と、
シリサイド化されずに残留する金属層を選択的にエッチング除去する工程とを含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、前記不純物領域上で前記ゲート絶縁膜表面と同程度もしくはそれ以上の高さとなるように、薄い膜を形成する工程である半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、スパッタリング工程である半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置の製造方法であって、
前記エッチング除去する工程後、前記コンタクト部に絶縁膜を形成する工程を含む半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
前記不純物領域は、信号電荷を蓄積するためのフローティングディフュージョン部を構成しており、前記電極配線は、前記フローティングディフュージョン部に電気的に接続される増幅トランジスタのゲート電極を構成しており、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路を有し
前記配線層と、前記シリコン基板とを接続する工程が、
前記シリコン基板表面のゲート絶縁膜に形成されたコンタクト孔から、前記ゲート電極の側壁に到達するように配設された金属シリサイドを形成する工程によって実現される半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、チタン層を形成する工程である半導体装置の製造方法。
【請求項７】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、コバルト層、ニッケル層、タングステン層、白金層のいずれかを成膜する工程を含む半導体装置の製造方法。
【請求項８】
請求項５乃至７のいずれかに記載の半導体装置の製造方法であって、
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記コンタクト孔を形成する工程は、
前記電荷転送電極上に酸化シリコン膜を介して平坦化絶縁膜を形成した後、これらを貫通するようにコンタクト孔を形成する工程を含む半導体装置の製造方法。
【請求項１０】
請求項８に記載の半導体装置の製造方法であって、
前記コンタクト孔を形成する工程は、
前記電荷転送電極上に酸化シリコン膜を形成した後、これらを貫通するようにコンタクト孔を形成する工程と、
この上層に平坦化絶縁膜を形成する工程と含む半導体装置の製造方法。
【請求項１１】
ゲート絶縁膜下の不純物領域に対し、前記ゲート絶縁膜に形成されたコンタクト孔を介して、前記ゲート絶縁膜上のシリコン系導電性膜からなる電極配線に接続するコンタクト部を含む半導体装置であって、
前記配線層と、前記シリコン基板との接続が、前記ゲート絶縁膜の側壁を越えて少なくとも、前記シリコン系導電性膜の側壁から前記不純物領域につながるように形成された金属シリサイド層によってなされた半導体装置。
【請求項１２】
請求項１１に記載の半導体装置であって、
前記金属シリサイド層は、前記不純物領域上で前記ゲート絶縁膜表面と同程度もしくはそれ以上の高さとなるように形成された半導体装置。
【請求項１３】
請求項１２に記載の半導体装置の製造方法であって、
前記コンタクト部の前記金属シリサイド層上には絶縁膜が充填された半導体装置。
【請求項１４】
請求項１１乃至１３のいずれかに記載の半導体装置であって、
前記不純物領域は、信号電荷を蓄積するためのフローティングディフュージョン部を構成しており、前記電極配線は、前記フローティングディフュージョン部に電気的に接続されるトランジスタのゲート電極を構成しており、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路を有し、
前記配線層と、前記シリコン基板との接続が、
前記シリコン基板表面のゲート絶縁膜に形成されたコンタクト孔から、前記配線層を覆う絶縁膜の一部に形成された配線層に到達するように配設された金属シリサイド層によって実現された半導体装置。
【請求項１５】
請求項１１乃至１４のいずれかに記載の半導体装置であって、
前記金属シリサイド層は、チタンシリサイド層である半導体装置。
【請求項１６】
請求項１１乃至１４のいずれかに記載の半導体装置であって、
前記金属シリサイド層は、コバルトシリサイド層、ニッケルシリサイド層、タングステンシリサイド層、白金シリサイド層のいずれかである半導体装置。
【請求項１７】
請求項１４乃至１６のいずれかに記載の半導体装置であって、
前記シリコン系導電性膜は、多結晶シリコンである半導体装置。
【請求項１８】
請求項１７に記載の半導体装置であって、
前記コンタクト孔は、
前記電荷転送電極上に酸化シリコン膜を介して形成された平坦化絶縁膜から、前記不純物領域まで貫通するように形成された半導体装置。
【請求項１９】
請求項１８に記載の半導体装置であって、
前記コンタクト孔は、
前記電荷転送電極上に酸化シリコン膜を貫通するように形成されており、金属シリサイド層の上層に平坦化絶縁膜が形成された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法にかかり、特に固体撮像素子の増幅トランジスタ(アンプ)部のコンタクト構造に関する。
【背景技術】
【０００２】
固体撮像装置においては、フォトダイオードからなる複数の光電変換素子と、各光電変換素子の垂直方向に対応して配置される垂直転送レジスタと、垂直転送レジスタの終端に配置される水平転送レジスタと、水平転送レジスタの終端に配置され、前記水平転送レジスタからの転送電荷を電圧信号に変換して出力する信号出力部とを備えている。
【０００３】
信号出力部の構成としては、例えば特許文献１に記載されているようなＦＤＡ（Floating Diffusion Amplyfier）タイプのものが広く採用されている。この構造では、水平転送レジスタからの信号電荷を蓄積してそれに対応した電位となり、その後リセットされて所定のリセット電位になる動作を一定の周期で繰り返すフローティングディフュージョン（ＦＤ）部と、そのリセットを行うリセットトランジスタと、ＦＤ部の電位変化に応じた信号を増幅して出力する出力回路とから構成される。出力回路は、一般に複数段（２段又は３段）のソースフォロワ回路により構成されている。
【０００４】
図９は、特許文献１記載の信号出力部のコンタクトの形成工程を示す部分断面模式図である。
まず、ｎ型のシリコン基板１表面にｐウェル層１Ｐを形成し、ここにＬＯＣＯＳ膜等のフィールド酸化膜１Ｓを形成し、ＦＤ部となるｎ＋領域１Ｎや、図示しないフォトダイオード、垂直転送レジスタ、及び水平転送レジスタ等をイオン注入等によって形成した後、ｐウェル層１Ｐ上にＯＮＯ膜（酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との三層構造膜）等からなるゲート絶縁膜２を形成する（図９（ａ））。
【０００５】
次に、図示していないが、ｐウェル層１Ｐ表面に形成された垂直転送レジスタや水平転送レジスタ上方に、これらを駆動するための多結晶シリコン等からなる駆動電極（フォトダイオードから電荷を読み出す際の読み出し電極も兼ねる）を、ゲート絶縁膜２を介して形成する。この駆動電極の形成と同一工程で、リセットトランジスタのゲート電極や、ＦＤ部１Ｎと電気的に接続される出力回路に含まれるトランジスタのゲート電極３等を形成し、その後、ＦＤ部１Ｎを露出させるために、ＦＤ部１Ｎ上のゲート絶縁膜２を除去する（図９（ｂ））。
【０００６】
次に、ゲート絶縁膜２、ゲート電極３、及び駆動電極が形成されたシリコン基板１を覆うＢＰＳＧ膜等からなる絶縁膜５を形成して（図９（ｃ））、これをリフロー処理する。
【０００７】
そして、絶縁膜５に反応性イオンエッチング（ＲＩＥ）法等によってコンタクト孔を形成し、このコンタクト孔を埋めるようにタングステン等の金属材料１７を成膜する（図９（ｄ））。
【０００８】
最後に、成膜した金属材料１７のうちの不要部を、エッチバックを行うことによって除去することで、ゲート電極３とＦＤ部１Ｎとを電気的に接続した金属材料１７からなる配線が形成される（図９（ｅ））。
【０００９】
このように従来は、固体撮像素子における増幅トランジスタ部のゲート電極とフローティングディフュージョンとの接続はそのコンタクト孔をアルミニウムやタングステンなどの配線材料をＰＶＤやＣＶＤによる埋め込みにより行っている。
【００１０】
【特許文献１】特開２００２−３６８２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記方法では、絶縁膜にコンタクト孔を形成し、ここに金属材料を埋め込み、更に余分な金属材料を除去するという工程がとられるが、ホール形状の複雑さや高アスペクト比であることにより、配線材料の段切れや配線材料の電荷容量にばらつきが生じ、電荷検出感度が不安定となるという問題があった。
特に、コンタクト孔を開口する際、フローティングディフュージョン表面は高濃度であるためエッチングされやすく、表面に溝が形成されやすいが、これがオーバハング状になり、ＯＮＯ膜で構成されるゲート絶縁膜２下にまわりこんで溝が形成されることがある。このため、このゲート絶縁膜下に配線材料が形成されにくく、配線材料の段切れが生じやすいということが特に深刻な問題となっている。
【００１２】
本発明は、前記実情に鑑みてなされたものであり、プロセスの不安定性を解消し、ゲート電極とＦＤ部とを確実に接続し信頼性の高い固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、ゲート絶縁膜下の不純物領域に対し、前記ゲート絶縁膜に形成されたコンタクト孔を介して、前記ゲート絶縁膜上のシリコン系導電性膜からなる電極配線に接続するコンタクト部を含む半導体装置の製造方法であって、前記ゲート絶縁膜に形成されたコンタクト孔に金属層を形成する工程と、熱処理により前記金属層をシリサイド化し、シリサイド化による横方向成長によって前記ゲート絶縁膜の側壁を越えて少なくとも、前記シリコン系導電性膜の側壁から前記不純物領域につながるように、金属シリサイド層を形成する工程と、シリサイド化されずに残留する金属層を選択的にエッチング除去する工程とを含む。
この構成によれば、シリサイド化による配線層の横方向へのシリサイド成長を利用して不純物領域表面を覆う金属シリサイド層がゲート絶縁膜の膜厚分の距離を越えて電極配線を構成するシリコン系導電性膜の側壁に形成される金属シリサイド層と接続されることになり、金属膜の膜厚を制御するのみで安定したオーミック接続を実現することが可能となる。
【００１４】
また、本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、前記不純物領域上で前記ゲート絶縁膜表面と同程度もしくはそれ以上の高さとなるように、薄い膜を形成する工程である。
この構成により、シリサイド化に伴う横方向への成長によって金属シリサイド層が接続されるため、制御性よく成膜することが可能となる。シリサイド化による成長量をうまく制御できればゲート絶縁膜表面と同程度とするのが望ましい。
【００１５】
また、本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、スパッタリング工程である。
この構成により、密着性よく金属層を形成することが可能となる。ここではＬＴＳスパッタリング法や、コリメートスパッタリング法など高アスペクト比を考慮してコンフォーマルな成膜方法を選択する必要がある。
【００１６】
また、本発明は、上記半導体装置の製造方法において、前記エッチング除去する工程後、前記コンタクト部に絶縁膜を形成する工程を含む。
この構成により、アスペクト比が絶縁膜の分小さくなるため、コンタクト孔底部に安定した膜厚の金属シリサイド膜を形成することが可能となる。
【００１７】
また、本発明は、上記半導体装置の製造方法において、前記不純物領域は、信号電荷を蓄積するためのフローティングディフュージョン部を構成しており、前記電極配線は、前記フローティングディフュージョン部に電気的に接続されるトランジスタのゲート電極を構成しており、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路を有し、前記配線層と、前記シリコン基板とを接続する工程が、前記シリコン基板表面のゲート絶縁膜に形成されたコンタクト孔から、前記ゲート電極の側壁に到達するように配設された金属シリサイドを形成する工程によって実現される。
この構成により、フローティングディフュージョンと電極との安定した接続が可能となる。
【００１８】
また、本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、チタン層を形成する工程である。
この構成により、下地との密着性が良好で信頼性の高い接続が可能となる。
【００１９】
また、本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、コバルト層、ニッケル層、タングステン層、白金層のいずれかを成膜する工程を含む。
【００２０】
また、本発明は、上記半導体装置の製造方法において、前記不純物領域は、浮遊拡散層であり、前記電極配線は増幅トランジスタのゲート電極である。
【００２１】
また、本発明は、上記半導体装置の製造方法において、前記コンタクト孔を形成する工程は、前記電荷転送電極上に酸化シリコン膜を介して平坦化絶縁膜を形成した後、これらを貫通するようにコンタクト孔を形成する工程を含む。
この構成により、コンタクト孔の形成が１回のエッチング工程ですみ製造が容易であるという効果がある。
【００２２】
また、本発明は、上記半導体装置の製造方法において、前記コンタクト孔を形成する工程は、前記電荷転送電極上に酸化シリコン膜を形成した後、これらを貫通するようにコンタクト孔を形成する工程と、この上層に平坦化絶縁膜を形成する工程と含む。
この構成により、平坦化絶縁膜の形成に先立ちコンタクト孔を形成するため、アスペクト比が小さく、エッチングおよび、配線のための金属層の形成が容易となる。
【００２３】
また、本発明は、ゲート絶縁膜下の不純物領域に対し、前記ゲート絶縁膜に形成されたコンタクト孔を介して、前記ゲート絶縁膜上のシリコン系導電性膜からなる電極配線に接続するコンタクト部を含む半導体装置であって、前記配線層と、前記シリコン基板との接続が、前記ゲート絶縁膜の側壁を越えて少なくとも、前記シリコン系導電性膜の側壁から前記不純物領域につながるように形成された金属シリサイド層によってなされたものを含む。
この構成により、シリサイド化によって自己整合的に金属シリサイド層を形成することができ、低抵抗で安定したオーミック接続の形成が可能となる。
【００２４】
また、本発明は、上記半導体装置において、前記金属シリサイド層は、前記不純物領域上で前記ゲート絶縁膜表面と同程度もしくはそれ以上の高さとなるように形成されたものを含む。
この構成により、制御性よく金属シリサイド層を形成することが可能となる。
【００２５】
また、本発明は、上記半導体装置において、前記コンタクト部の前記金属シリサイド層上には絶縁膜が充填されたものを含む。
この構成により、従来のようにコンタクト孔への金属の埋め込みによるボイドの発生などを生じることなく制御性よく絶縁膜を充填することが可能となる。
【００２６】
また、本発明は、上記半導体装置において、前記不純物領域は、信号電荷を蓄積するためのフローティングディフュージョン部を構成しており、前記電極配線は、前記フローティングディフュージョン部に電気的に接続されるトランジスタのゲート電極を構成しており、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路を有し、前記配線層と、前記シリコン基板との接続が、前記シリコン基板表面のゲート絶縁膜に形成されたコンタクト孔から、前記配線層を覆う絶縁膜の一部に形成された配線層に到達するように配設された金属シリサイド層によって実現されたものを含む。
この構成により、電荷容量の安定化をはかり、特性ばらつきの少ない、固体撮像素子を提供することが可能となる。
【００２７】
また、本発明は、上記半導体装置において、前記金属シリサイド層は、チタンシリサイド層であるものを含む。
この構成により、密着性が良好で信頼性の高いコンタクト部を形成することが可能となる。
【００２８】
また、本発明は、上記半導体装置において、前記金属シリサイド層は、コバルトシリサイド層、ニッケルシリサイド層、タングステンシリサイド層、白金シリサイド層のいずれかであるものを含む。
これら多種シリサイド材は、配線抵抗値、プロセス温度においてその選択性を得ることが可能であるという効果がある。
【００２９】
また、本発明は、上記半導体装置において、前記シリコン系導電性膜は、多結晶シリコンであるものを含む。
この構成により、シリサイド化も容易で製造の容易な半導体装置を提供することが可能となる。
【００３０】
また、本発明は、上記半導体装置において、前記コンタクト孔は、前記電荷転送電極上に酸化シリコン膜を介して形成された平坦化絶縁膜から、前記不純物領域まで貫通するように形成されたものを含む。
この構成により、アスペクト比の高いコンタクト孔に金属層を形成しなければならないという欠点はあるが、他の工程と同一工程でコンタクト孔の形成が可能であり、製造作業性が良好である。
【００３１】
また、本発明は、上記半導体装置において、前記コンタクト孔は、前記電荷転送電極上に酸化シリコン膜を貫通するように形成されており、金属シリサイド層の上層に平坦化絶縁膜が形成されたものを含む。
この構成により、アスペクト比の低いコンタクト孔に金属層を形成することができ、信頼性の高い金属シリサイド層を得ることが可能となる。
【発明の効果】
【００３２】
本発明によれば、チタンやニッケル、コバルト、タングステンなどの高融点金属による配線材料とフローティングディフュージョンとのコンタクトにおいて安定したオーミック接続を形成することが可能となる。
またシリサイド化による配線材料の低抵抗かをはかることができる。
さらにまた配線財容積の再現性向上に伴う電荷容量の安定化をはかることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態について図面を参照して説明する。
【００３４】
（実施の形態１）
この固体撮像素子は、図１に信号出力部の部分断面模式図を示す。本実施の形態の固体撮像素子の信号出力部は、特許文献１記載の構成と同様、水平転送レジスタからの信号電荷を蓄積してそれに対応した電位となり、その後リセットされて所定のリセット電位になる動作を一定の周期で繰り返すＦＤ部と、そのリセットを行うリセットトランジスタと、ＦＤ部の電位変化に応じた信号を出力する出力回路とを有する。出力回路には、２段又は３段接続されたソースフォロワ回路が含まれており、各ソースフォロワ回路は、駆動トランジスタと負荷トランジスタとを含んでいる。図１では、ＦＤ部と、出力回路に含まれる初段のソースフォロワ回路の駆動トランジスタのゲート電極との接続部分について図示している。
本実施の形態では、トランジスタのゲート電極を構成する電極配線３と、シリコン基板１に形成された浮遊拡散層１Ｎとの接続が、シリコン基板表面に形成されたコンタクト孔６から、前記電極配線３を覆う絶縁膜４の一部に形成された配線コンタクトＨＣに到達するように配設されたチタンシリサイド層７Ｓによってなされていることを特徴とする。図１では要部のみを示し、基板内部の素子領域、上層部の配線層や、レンズなどは省略している。図２はこのコンタクト孔近傍のコンタクト領域周辺を示す等価回路であり、図３はこの上面図である。このコンタクト領域及びコンタクトの構造以外は通例の構成をとるものとする。
【００３５】
すなわちこの固体撮像素子は、光電変換部（図示せず）と、光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部（図示せず）と、シリコン基板に接続される配線層を備えた配線部（図示せず）とを具備し、配線層３と、シリコン基板１との接続が、シリコン基板表面に形成された浮遊拡散層１Ｎから、前記配線層３を覆う絶縁膜４の一部に形成された配線コンタクトＨＣに到達するように配設されたドープトアモルファスシリコンによってなされていることを特徴とする。図１乃至図３に示すように、電荷転送部は、電荷転送電極が、第１層導電性膜３ａとしての多結晶シリコン層からなる第１の電極と、第２層導電性膜３ｂとしての多結晶シリコン層からなる第２の電極とが交互に並置された単層電極構造から構成されている。
【００３６】
そしてこの浮遊拡散層１ＮはＭＯＳＦＥＴのオーバーゲートＯＧに直接ドープトアモルファスシリコン３によって接続され、浮遊拡散層を介して電荷が出力端子ＯＳから出力信号として読み出される。図３からあきらかなように、この浮遊拡散層の周辺にはリセットゲートＲＳ，電源線ＶＤＤ、接地線ＶＳＳなど種々の電位の配線が存在するため、静電容量を持ちやすいが、上記構造では、コンタクト面積を極めて小さくとることができ、また遮光層の形成と独立して形成できるため、設計の自由度も大きい。
【００３７】
また、ドープトアモルファスシリコンや多結晶シリコンなどのシリコン系導電性膜と金属層との接触領域をシリサイド化することにより、自己整合的に直接コンタクトすることにより、配線層との接続を達成しているため、接続面積のばらつきを防止し、低抵抗で極めて密着性の良好なコンタクト層を形成することができる。したがって、低抵抗で、安定した電荷容量を維持し、信頼性の高いコンタクトの形成が可能となる。また、上層を窒化シリコン膜８で埋め込んでおり、平坦化が可能となるため、パターンの微細化に際しても精度よく形成することができる。また、コンタクト領域の面積を低減できることから、垂直ＣＣＤから水平ＣＣＤにいたる直前で電荷を吸い出すために形成される浮遊拡散層（ＦＤ）と配線層の接続部においてこのシリコンコンタクトを用いた場合、静電容量の低減をはかるとともにばらつきを防止することができ、駆動速度の高速化をはかることができる。
【００３８】
なおこのゲート酸化膜２は、図示しないが酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との３層構造膜で構成される。
【００３９】
電荷転送部は、上述したとおりであるが、図１に示すように、電荷転送部の電荷転送電極上面には中間層が形成される。そしてフォトダイオード領域（光電変換部）部分を除いて図示しない遮光膜、窒化シリコン膜からなる反射防止層が設けられ、凹部にＢＰＳＧ膜からなる平坦化膜が形成される。そしてこの上層に透明樹脂膜からなるパッシベーション膜が設けられる。
【００４０】
そしてこの中間層の上方には、さらにカラーフィルタ、マイクロレンズが設けられる。また、カラーフィルタとマイクロレンズとの間には、必要に応じて絶縁性の透明樹脂等からなる平坦化層が充填されていてもよい。
【００４１】
次にこの固体撮像素子の製造工程について図４（ａ）乃至（ｃ）、図５（ａ）乃至（ｂ）を参照しつつ詳細に説明する。ここではコンタクト領域を中心に説明する。
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜２を形成する。なお基板表面には所望の素子領域が形成されており、ここでは基板表面に浮遊拡散層１Ｎとして不純物濃度１．０×１０１６ｃｍ−３程度Ｎ＋不純物（拡散）領域が形成されている。
【００４２】
続いて、このゲート酸化膜２上に、減圧ＣＶＤ法により、膜厚５０〜３００nmの第１層多結晶シリコン膜からなる第１層導電性膜を形成する。このときの基板温度は５００〜６００℃とする。そしてこの上層に基板温度８５０℃（７００〜８５０℃）でＣＶＤ法により膜厚５０〜３００nmのＨＴＯ膜からなる絶縁層４を順次積層する。
【００４３】
この後、フォトリソグラフィによりレジストパターン（図示せず）を形成する。
そして、このＨＴＯ膜をＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとを用いた反応性イオンエッチングによりエッチングし、アッシングによりレジストパターンを除去しハードマスクを形成する。
【００４４】
このようにして得られたＨＴＯ膜からなるハードマスクを用いて第１層導電性膜をエッチングする。このエッチングに際してはＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングを行い、第１の電極および周辺回路の配線を形成する。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cycrotoron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。そしてこの上層にＨＴＯ膜からなる絶縁膜（図示せず）を形成する。
【００４５】
この上層に電極間絶縁膜を形成し、続いて、この上層に、減圧ＣＶＤ法により、第１層導電性膜の高さ以上となるように第２層導電性膜として多結晶シリコン膜を形成する。このときの基板温度は５００〜６００℃とする。
【００４６】
さらに、ＣＭＰにより、平坦化を行い、第１の電極の間に第２の電極（第２層導電性膜）が配置せしめられた電荷転送部を形成する。そして平坦化膜としてのＢＰＳＧ膜５を形成する。ここで第１の電極、第２の電極をあわせて電極配線３とする。
【００４７】
この後、フォトリソグラフィによりレジストパターンを形成し、これをマスクとして平坦化膜５および絶縁層４をエッチング除去しコンタクト孔を形成する。この後さらにフォトリソグラフィによりレジストパターンを形成し、これをマスクとしてゲート酸化膜２をエッチングし、アッシングによりレジストパターンを除去することにより、コンタクト孔６を形成する（図４（ｂ））。このとき、異方性エッチングを行った後等方性エッチングを行うことにより、なだらかなテーパ面をもつコンタクト孔６を形成することができる。
【００４８】
この上層にスパッタリング法により膜厚〜２０ｎｍ程度のチタン薄膜７を形成する。このとき、コンフォーマルな膜形成が可能なように、成膜条件を制御する。（図４（ｃ））。
【００４９】
さらに、ＲＴＡにより、６００℃９０ｓｅｃ程度の熱処理を行い、多結晶シリコン層からなる電極配線３の側壁および前記不純物領域１Ｎとの接触領域にチタンシリサイド（Ｃ４９ＴｉＳｉ２）層７Ｓを形成する（図５（ａ））。
この後、シリサイド化されずに絶縁層上に残留するチタン薄膜７をエッチング除去し、コンタクト孔にのみ自己整合的にチタンシリサイド層７Ｓを形成する。
この後８００℃３０ｓｅｃのＲＴＡを行い、Ｃ５４ＴｉＳｉ２を形成する（図５（ｂ））。そして最後に、この上層に絶縁膜８としての窒化シリコン膜を形成し、図１に示した半導体装置が形成される。
このようにして、配線層と浮遊拡散層とのコンタクトが極めて微細面積でかつ低いコンタクト抵抗で再現性よく形成される。
【００５０】
そして反射防止膜および遮光層、平坦化膜等の中間層を形成し、カラーフィルタ、マイクロレンズなどを形成して、図１および図２に示したような固体撮像素子を得る。
【００５１】
この固体撮像素子によれば、基板表面層近傍でコンタクトを形成しているため、極めて容易に微細なコンタクトを形成することができる。またシリコン系導電性膜のシリサイド化によってコンタクトを構成しているため、低抵抗であり膜厚の制御性も高いものとなる。かつ上層に高温プロセスを用いても劣化を生じることもなく、高精度で微細な固体撮像素子が形成され、高速化および微細化が可能となる。
【００５２】
なお第１層電極のパターニングのためのハードマスクとエッチングストッパ層とをかねてＨＴＯ膜を用いており、高精度で微細なパターンを形成することができる。またエッチングストッパを用いることにより、過研磨による膜減りを防止することができる。
【００５３】
（実施の形態２）
前記実施の形態では、図６に示すように、ＢＰＳＧ膜からなる平坦化膜５を形成した後コンタクト孔６を形成したが、本実施の形態では、平坦化膜５の形成に先立ち、コンタクト孔６を形成し、チタンシリサイド層を形成して電気的接続を行った後、ＢＰＳＧ膜５を形成している。
他は前記実施の形態１と同様に形成されている。
製造工程についても前記実施の形態１における図４（ａ）において、ＢＰＳＧ膜５を形成するに先立ち、図７（ａ）に示すように、フォトリソグラフィによりレジストパターンＲ１を形成し、これをマスクとしてゲート酸化膜２をエッチングし、アッシングによりレジストパターンを除去することにより、コンタクト孔６を形成する（図７（ｂ））。このとき、異方性エッチングを行った後等方性エッチングを行うことにより、基板表面に損傷を与えることなくコンタクト孔６を形成することができる。
【００５４】
この上層にスパッタリング法により膜厚〜２０ｎｍ程度のチタン薄膜７を形成する。このとき、コンフォーマルな膜形成が可能なように、成膜条件を制御する。（図７（ｃ））。
【００５５】
さらに、ＲＴＡにより、６００℃９０ｓｅｃ程度の熱処理を行い、多結晶シリコン層からなる電極配線３の側壁および前記不純物領域１Ｎとの接触領域にチタンシリサイド（Ｃ４９ＴｉＳｉ２）層７Ｓを形成する（図８（ａ））。
この後、シリサイド化されずに絶縁層上に残留するチタン薄膜７をエッチング除去し、コンタクト孔６をかこむ領域にのみ自己整合的にチタンシリサイド層７Ｓを形成する。
この後８００℃３０ｓｅｃのＲＴＡを行い、Ｃ５４ＴｉＳｉ２を形成する（図８（ｂ））。そして最後に、この上層に平坦化膜５としてのＢＰＳＧ膜を形成し、図６に示した半導体装置が形成される。
このようにして、配線層と浮遊拡散層とのコンタクトが極めて微細面積でかつ低いコンタクト抵抗で再現性よく形成される。
【００５６】
そして反射防止膜および遮光層、平坦化膜等の中間層を形成し、カラーフィルタ、マイクロレンズなどを形成して固体撮像素子を得る。
なお、本実施の形態では、第１の電極と第２の電極と多結晶シリコン層で構成したが、いずれもタングステンシリサイドなどの金属シリサイド層を表面に形成した構造であってもよい。
【００５７】
なお、シリコン系導電性膜としては、多結晶シリコンに限定されることなくアモルファスシリコン層、マイクロクリスタルシリコン層など適宜変更可能である。また、シリサイドを構成する金属としてはチタン（Ｔｉ）に限定されることなく、タングステン（Ｗ），コバルト（Ｃｏ）、ニッケル（Ｎｉ）など適宜変更可能である。
【００５８】
なお、製造方法については前記実施の形態に限定されることなく適宜変更可能である。
ここでは２層電極構造の電荷転送電極を構成した例について説明したが、単層電極構造であってもよいことはいうまでもない。
【００５９】
また、前記実施の形態では、ＦＤ部と電極配線とのコンタクトについて説明したが、ｋのほか、固体撮像素子においては、バスライン部と多結晶シリコン電極とのコンタクトなどにも適用可能である。加えて固体撮像素子に限定されることなく、半導体装置一般に適用可能であることはいうまでもない。
【産業上の利用可能性】
【００６０】
以上説明してきたように、本発明によれば、基板と配線部とのコンタクトを、基板表面に形成したコンタクトホールに、金属膜を形成し、シリサイド化による横方向成長により、ゲート絶縁膜の厚さ分、伸び、配線部と基板との間が電気的につながるように形成したことにより、ばらつきがなく、微細で信頼性の高い固体撮像素子を形成することができ、小型カメラなど、微細でかつ高感度の固体撮像装置の形成に有効である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態１の固体撮像素子を示す断面図である
【図２】本発明の実施の形態１の固体撮像素子のコンタクト周辺の等価回路を示す図である
【図３】本発明の実施の形態１の固体撮像素子を示す上面図である
【図４】本発明の実施の形態１の固体撮像素子の製造工程を示す図である
【図５】本発明の実施の形態１の固体撮像素子の製造工程を示す図である
【図６】本発明の実施の形態２の固体撮像素子を示す図である
【図７】本発明の実施の形態２の固体撮像素子の製造工程を示す図である
【図８】本発明の実施の形態２の固体撮像素子の製造工程を示す図である
【図９】従来例の固体撮像素子の製造工程を示す断面図である
【符号の説明】
【００６２】
１  シリコン基板
２  ゲート酸化膜
３  電極
５  平坦化膜
６  コンタクト孔
８  絶縁膜（窒化シリコン膜）
【図１】
2007208130.tif 000003
【図２】
2007208130.tif 000004
【図３】
2007208130.tif 000005
【図４】
2007208130.tif 000006
【図５】
2007208130.tif 000007
【図６】
2007208130.tif 000008
【図７】
2007208130.tif 000009
【図８】
2007208130.tif 000010
【図９】
2007208130.tif 000011