(57)【要約】【課題】積層された下部導体層、誘電体膜および上部導体層を備えた薄膜デバイスにおいて、下部導体層中の平衡状態に達していない部分に起因して、誘電体膜の特性が変化したり誘電体膜の厚みの均一性が低下したりすることを防止する。【解決手段】薄膜デバイス１は、基板２と、基板２の上に配置された絶縁材料よりなる平坦化膜３と、平坦化膜３の上に設けられたキャパシタ４とを備えている。キャパシタ４は、下部導体層１０と、下部導体層１０の上に配置された誘電体膜２０と、誘電体膜２０の上に配置された上部導体層３０とを有している。下部導体層１０は、電極膜１１と、電気めっき法を用いて電極膜１１の上に形成された第１層１２と、ＰＶＤ法またはＣＶＤ法を用いて第１層１２の上に形成された第２層１３とを有している。第２層１３における金属結晶の粒径は、第１層１２における金属結晶の粒径よりも小さい。【選択図】図１
2007180093.tif 000002
【特許請求の範囲】
【請求項１】
下部導体層と、
前記下部導体層の上に配置された誘電体膜と、
前記誘電体膜の上に配置された上部導体層と
を備えた薄膜デバイスであって、
前記下部導体層は、金属よりなる第１層と、前記第１層と前記誘電体膜との間に配置された、金属よりなる第２層とを有し、
前記第２層における金属結晶の粒径は、前記第１層における金属結晶の粒径よりも小さいことを特徴とする薄膜デバイス。
【請求項２】
前記第２層の上面の最大高さ粗さは、前記第１層の上面の最大高さ粗さよりも小さいことを特徴とする請求項１記載の薄膜デバイス。
【請求項３】
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であることを特徴とする請求項１または２記載の薄膜デバイス。
【請求項４】
前記第１層を構成する金属は、Ｃｕ、Ａｇ、Ａｌのいずれかを含み、前記第２層を構成する金属は、Ｃｕ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｎｉ−Ｃｒ、Ａｕのいずれかを含むことを特徴とする請求項１ないし３のいずれかに記載の薄膜デバイス。
【請求項５】
前記下部導体層、誘電体膜および上部導体層は、キャパシタを構成することを特徴とする請求項１ないし４のいずれかに記載の薄膜デバイス。
【請求項６】
下部導体層と、前記下部導体層の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを備え、前記下部導体層は、金属よりなる第１層と、前記第１層と前記誘電体膜との間に配置された、金属よりなる第２層とを有する薄膜デバイスを製造する方法であって、
電気めっき法を用いて前記第１層を形成する工程と、
物理気相成長法または化学気相成長法を用いて、前記第１層の上に前記第２層を形成する工程と、
前記第２層の上に前記誘電体膜を成膜する工程と、
前記誘電体膜の上に前記上部導体層を形成する工程と
を備えたことを特徴とする薄膜デバイスの製造方法。
【請求項７】
前記第２層における金属結晶の粒径は、前記第１層における金属結晶の粒径よりも小さいことを特徴とする請求項６記載の薄膜デバイスの製造方法。
【請求項８】
前記第２層の上面の最大高さ粗さは、前記第１層の上面の最大高さ粗さよりも小さいことを特徴とする請求項６または７記載の薄膜デバイスの製造方法。
【請求項９】
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であることを特徴とする請求項６ないし８のいずれかに記載の薄膜デバイスの製造方法。
【請求項１０】
前記第１層を構成する金属は、Ｃｕ、Ａｇ、Ａｌのいずれかを含み、前記第２層を構成する金属は、Ｃｕ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｎｉ−Ｃｒ、Ａｕのいずれかを含むことを特徴とする請求項６ないし９のいずれかに記載の薄膜デバイスの製造方法。
【請求項１１】
前記下部導体層、誘電体膜および上部導体層は、キャパシタを構成することを特徴とする請求項６ないし１０のいずれかに記載の薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された下部導体層、誘電体膜および上部導体層を備えた薄膜デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機等の高周波電子機器の小型化・薄型化の要求に伴い、高周波電子機器に搭載される電子部品の小型化、低背化が求められている。電子部品には、キャパシタを備えたものがある。キャパシタは、一般的には、誘電体層と、この誘電体層を挟むように配置された一対の導体層とを有している。
【０００３】
キャパシタを備えた電子部品では、小型化、低背化のためには、一対の導体層が誘電体層を介して対向する領域の面積の縮小とキャパシタを構成する層の数の縮小が重要である。従来は、主に、誘電体層を構成する誘電体材料として誘電率の大きい材料を用いたり、誘電体層の厚みを小さくしたりすることによって、上記領域の面積の縮小とキャパシタを構成する層の数の縮小が図られていた。
【０００４】
従来、キャパシタを備えた電子部品としては、特許文献１に記載された薄膜コンデンサ（薄膜キャパシタ）や、特許文献２に記載された薄膜キャパシタ素子が知られている。特許文献１に記載された薄膜コンデンサは、薄膜形成技術を用いて基板上に順に成膜された下部電極層、誘電体層、上部電極層を有している。特許文献２に記載された薄膜キャパシタ素子は、薄膜形成技術を用いて基板上に順に成膜された下部電極、誘電体層、上部電極を有している。特許文献２には、下部電極とその周囲に配置された絶縁体層の上面を平坦化し、その上に誘電体層を成膜する技術が記載されている。上記の薄膜コンデンサや薄膜キャパシタ素子のように、薄膜形成技術を用いて形成された電子部品を、本出願では薄膜デバイスと呼ぶ。
【０００５】
なお、特許文献３には、絶縁性基板と、この絶縁性基板上に薄膜形成法によって形成された下地電極と、この下地電極上に形成された、膜厚が０．５〜１．０μｍのＮｉめっき膜と、このＮｉめっき膜上に形成された、Ｎｉよりも半田付け性に優れた金属からなる第２のめっき膜とを備えた電子部品用基板が記載されている。
【０００６】
【特許文献１】特開２００３−３４７１５５号公報
【特許文献２】特開２００３−１７３６６号公報
【特許文献３】特開２００２−９３９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
キャパシタを備えた薄膜デバイスでは、薄膜形成技術を用いて誘電体層を形成するので、誘電体層の厚みを小さくでき、その結果、薄膜デバイスを低背化することが可能になる。しかしながら、キャパシタを備えた薄膜デバイスでは、誘電体層の厚みが小さくなると、キャパシタの特性が意図していたものと異なったり、キャパシタの耐電圧が低下したり、製品間におけるキャパシタの特性や耐電圧のばらつきが大きくなったりするという問題が生じる。以下、この問題について、図１２を参照して詳しく説明する。
【０００８】
図１２は、キャパシタを備えた薄膜デバイスの構成の一例を示す断面図である。図１２に示した薄膜デバイスは、基板１０１の上に配置された下部導体層１０２と、基板１０１および下部導体層１０２の上に配置された誘電体層１０３と、下部導体層１０２との間で誘電体層１０３を挟む位置に配置された上部導体層１０４とを備えている。この薄膜デバイスは、薄膜形成技術を用いて、基板１０１上に下部導体層１０２、誘電体層１０３、上部導体層１０４が、この順に成膜されて形成される。
【０００９】
図１２に示した薄膜デバイスにおいて、下部導体層１０２は、十分な電流を流すことができるように、ある程度の厚みが必要である。そのため、下部導体層１０２の形成方法としては、例えば電気めっき法が用いられる。ところで、電気めっき法では、被めっき物の表面に到達した金属イオンが電子を受け取って金属に還元され、金属結晶の格子に取り込まれることによって、金属結晶が成長して行く。この金属結晶の成長の過程が完了すれば、めっき膜は平衡状態となる。しかしながら、形成直後のめっき膜では、上述のような金属結晶の成長の過程が完了せずに、平衡状態に達していない部分が存在する場合がある。銅のめっき膜を形成する場合を例に取ると、上述の平衡状態に達していない部分には、硫酸銅、リン、塩素、ナトリウム等の未反応の残留物質が存在している場合がある。このような残留物質を含む下部導体層１０２の上に誘電体層１０３を成膜すると、下部導体層１０２中の残留物質が誘電体層１０３に拡散する場合がある。すると、誘電体層１０３の誘電率、誘電正接等の特性が変化して、この特性が意図していたものと異なってしまう場合が生じ得る。その結果、例えば、キャパシタの特性が意図していたものと異なってしまったり、誘電体層１０３の絶縁性が低下して、キャパシタの耐電圧が低下したり、製品間におけるキャパシタの特性や耐電圧のばらつきが大きくなったりする場合がある。
【００１０】
また、平衡状態に達していない部分を含む下部導体層１０２の上に誘電体層１０３を成膜すると、誘電体層１０３の成膜過程で下部導体層１０２が加熱されることによって、下部導体層１０２中の平衡状態に達していなかった部分の状態が変化し、その結果、誘電体層１０３に接する下部導体層１０２の上面の表面粗さが大きくなる場合がある。このように、下部導体層１０２の上面の表面粗さが大きくなると、誘電体層１０３の厚みが不均一になる。すると、誘電体層１０３において、厚みが特に小さい部分が生じて、その部分の絶縁性が低下し、キャパシタの耐電圧が極端に低下する場合がある。その場合、誘電体層１０３の絶縁破壊等によるキャパシタの短絡不良が発生しやすくなる。また、誘電体層１０３の厚みが不均一になると、製品間におけるキャパシタの耐電圧のばらつきが大きくなる。
【００１１】
また、キャパシタを備えた薄膜デバイスが高周波用である場合には、下部導体層１０２の上面の表面粗さが大きいと、下部導体層１０２の表皮抵抗が増大し、その結果、下部導体層１０２の信号伝送特性が劣化する場合がある。
【００１２】
特許文献１ないし３のいずれにも、以上の問題点に対する解決策は記載されていない。なお、以上の問題点は、キャパシタを備えた薄膜デバイスに限らず、積層された下部導体層、誘電体膜および上部導体層を備えた薄膜デバイス全般に当てはまる。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層された下部導体層、誘電体膜および上部導体層を備えた薄膜デバイスであって、下部導体層中の平衡状態に達していない部分に起因して、誘電体膜の特性が変化したり誘電体膜の厚みの均一性が低下したりすることを防止できるようにした薄膜デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の薄膜デバイスは、
下部導体層と、
下部導体層の上に配置された誘電体膜と、
誘電体膜の上に配置された上部導体層とを備えている。
【００１５】
本発明の薄膜デバイスにおいて、下部導体層は、金属よりなる第１層と、第１層と誘電体膜との間に配置された、金属よりなる第２層とを有している。第２層における金属結晶の粒径は、第１層における金属結晶の粒径よりも小さい。
【００１６】
本発明の薄膜デバイスでは、下部導体層の第２層における金属結晶の粒径は、下部導体層の第１層における金属結晶の粒径よりも小さい。このような関係は、例えば、第１層を電気めっき法を用いて形成し、第２層を物理気相成長法または化学気相成長法を用いて形成することによって実現することができる。この場合、第２層は、形成直後から、ほぼ平衡状態になっている。
【００１７】
本発明の薄膜デバイスの製造方法は、
電気めっき法を用いて第１層を形成する工程と、
物理気相成長法または化学気相成長法を用いて、第１層の上に第２層を形成する工程と、
第２層の上に誘電体膜を成膜する工程と、
誘電体膜の上に上部導体層を形成する工程とを備えている。
【００１８】
本発明の薄膜デバイスの製造方法では、下部導体層の第１層は電気めっき法を用いて形成され、下部導体層の第２層は物理気相成長法または化学気相成長法を用いて形成される。このようにして形成される第２層は、形成直後から、ほぼ平衡状態になる。
【００１９】
本発明の薄膜デバイスの製造方法において、第２層における金属結晶の粒径は、第１層における金属結晶の粒径よりも小さくてもよい。
【００２０】
本発明の薄膜デバイスまたはその製造方法において、第２層の上面の最大高さ粗さは、第１層の上面の最大高さ粗さよりも小さくてもよい。
【００２１】
また、本発明の薄膜デバイスまたはその製造方法において、誘電体膜の厚みは、０．０２〜１μｍの範囲内であってもよい。
【００２２】
また、本発明の薄膜デバイスまたはその製造方法において、第１層を構成する金属は、Ｃｕ、Ａｇ、Ａｌのいずれかを含んでいてもよく、第２層を構成する金属は、Ｃｕ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｎｉ−Ｃｒ、Ａｕのいずれかを含んでいてもよい。
【００２３】
また、本発明の薄膜デバイスまたはその製造方法において、下部導体層、誘電体膜および上部導体層は、キャパシタを構成してもよい。
【発明の効果】
【００２４】
本発明の薄膜デバイスでは、下部導体層は、金属よりなる第１層と、第１層と誘電体膜との間に配置された、金属よりなる第２層とを有している。第２層における金属結晶の粒径は、第１層における金属結晶の粒径よりも小さい。このような関係は、例えば、第１層を電気めっき法を用いて形成し、第２層を物理気相成長法または化学気相成長法を用いて形成することによって実現することができる。これにより、第２層は、形成直後から、ほぼ平衡状態になる。従って、本発明によれば、下部導体層中の平衡状態に達していない部分に起因して、誘電体膜の特性が変化したり誘電体膜の厚みの均一性が低下したりすることを防止することができるという効果を奏する。
【００２５】
本発明の薄膜デバイスの製造方法では、下部導体層の第１層は電気めっき法を用いて形成され、下部導体層の第２層は物理気相成長法または化学気相成長法を用いて形成される。このようにして形成される第２層は、形成直後から、ほぼ平衡状態になる。従って、本発明によれば、下部導体層中の平衡状態に達していない部分に起因して、誘電体膜の特性が変化したり誘電体膜の厚みの均一性が低下したりすることを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の一実施の形態に係る薄膜デバイスについて説明する。図１は、本実施の形態に係る薄膜デバイスの断面図である。図１に示したように、本実施の形態に係る薄膜デバイス１は、基板２と、この基板２の上に配置された絶縁材料よりなる平坦化膜３と、この平坦化膜３の上に設けられたキャパシタ４とを備えている。キャパシタ４は、平坦化膜３の上に配置された下部導体層１０と、この下部導体層１０の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。
【００２７】
下部導体層１０と上部導体層３０は、それぞれ所定の形状にパターニングされている。誘電体膜２０は、下部導体層１０の上面および側面ならびに平坦化膜３の上面を覆うように配置されている。上部導体層３０は、下部導体層１０との間で誘電体膜２０を挟む位置に配置されている。下部導体層１０と上部導体層３０は、キャパシタ４において誘電体膜２０を挟んで対向する一対の電極を構成する。
【００２８】
基板２は、例えば絶縁材料（誘電体材料）によって構成されている。基板２を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。基板２を構成する絶縁材料としては、例えばＡｌ２Ｏ３を用いることができる。また、基板２は、半導体材料によって構成されていてもよい。
【００２９】
平坦化膜３を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。平坦化膜３を構成する無機材料としては、例えばＡｌ２Ｏ３を用いることができる。平坦化膜３の材料として無機材料を用いる場合には、物理気相成長法（以下、ＰＶＤ法と記す。）または化学気相成長法（以下、ＣＶＤ法と記す。）を用いて平坦化膜３を形成することが好ましい。平坦化膜３を構成する有機材料としては、例えば樹脂を用いることができる。この場合、樹脂は、熱可塑性樹脂と熱硬化性樹脂のいずれでもよい。平坦化膜３の材料として樹脂等の有機材料を用いる場合には、平坦化膜３を構成する有機材料を、流動性を有する状態で、基板２の上に塗布し、その後、有機材料を硬化させることによって、平坦化膜３を形成することが好ましい。また、平坦化膜３は、スピン・オン・グラス（ＳＯＧ）膜で構成してもよい。また、平坦化膜３は、インクジェット技術によって形成してもよい。
【００３０】
平坦化膜３の上面の最大高さ粗さＲｚは、基板２の上面の最大高さ粗さＲｚよりも小さい。なお、最大高さ粗さＲｚは、表面粗さを表すパラメータの１つであり、基準長さにおける輪郭曲線の山の高さの最大値と谷深さの最大値との和と定義される。また、平坦化膜３の厚みは、０．０１〜５０μｍの範囲内であることが好ましい。
【００３１】
なお、基板２の上面の表面粗さが十分に小さい場合には、平坦化膜３を設けずに、基板２の上に直接、下部導体層１０を配置してもよい。
【００３２】
下部導体層１０は、平坦化膜３の上に配置された、金属よりなる電極膜１１と、この電極膜１１の上に配置された、金属よりなる第１層１２と、この第１層１２と誘電体膜２０との間に配置された、金属よりなる第２層１３とを有している。第２層１３における金属結晶の粒径は、第１層１２における金属結晶の粒径よりも小さい。また、第２層１３の上面の最大高さ粗さＲｚは、第１層１２の上面の最大高さ粗さＲｚよりも小さいことが好ましい。
【００３３】
第１層１２を構成する金属は、例えば、Ｃｕ、Ａｇ、Ａｌのいずれかを含む。第２層１３を構成する金属は、例えば、Ｃｕ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｎｉ−Ｃｒ、Ａｕのいずれかを含む。
【００３４】
第１層１２は、電気めっき法を用いて形成される。電極膜１１は、電気めっき法を用いて第１層１２を形成する際の電極として用いられる。第２層１３は、ＰＶＤ法またはＣＶＤ法を用いて形成される。
【００３５】
誘電体膜２０は誘電体材料によって構成されている。誘電体膜２０を構成する誘電体材料は、無機材料であることが好ましい。誘電体膜２０を構成する誘電体材料としては、例えば、Ａｌ２Ｏ３、Ｓｉ４Ｎ３またはＳｉＯ２を用いることができる。
【００３６】
上部導体層３０は、例えば、下部導体層１０と同様の構成になっている。すなわち、上部導体層３０は、誘電体膜２０の上に配置された、金属よりなる電極膜３１と、この電極膜３１の上に配置された、金属よりなる第１層３２と、この第１層３２と誘電体膜２０との間に配置された、金属よりなる第２層３３とを有している。第２層３３における金属結晶の粒径は、第１層３２における金属結晶の粒径よりも小さい。また、第２層３３の上面の最大高さ粗さＲｚは、第１層３２の上面の最大高さ粗さＲｚよりも小さいことが好ましい。なお、上部導体層３０は、この上に誘電体層を積層する必要がない場合、必ずしも下部導体層１０と同様の構成になっている必要はない。例えば、上部導体層３０は第２層３３を有していなくてもよい。
【００３７】
第１層３２、第２層３３を構成する各金属や、第１層３２、第２層３３の形成方法は、下部導体層１０の第１層１２、第２層１３と同様である。
【００３８】
誘電体膜２０の厚みは、下部導体層１０の厚みよりも小さく、例えば０．０２〜１μｍの範囲内であることが好ましく、０．０５〜０．５μｍの範囲内であることがより好ましい。下部導体層１０の厚みは、５〜１０μｍの範囲内であることが好ましい。上部導体層３０の厚みは、５〜１０μｍの範囲内であることが好ましい。
【００３９】
ここで、下部導体層１０および上部導体層３０の厚みが上記の範囲内であることが好ましい理由について説明する。本実施の形態に係る薄膜デバイスは、例えば、無線ＬＡＮ（ローカルエリアネットワーク）用や携帯電話機用のバンドパスフィルタに利用される。無線ＬＡＮでは、２．５ＧＨｚ帯の周波数帯が使用されている。この周波数帯における通過損失を考慮すると、下部導体層１０および上部導体層３０の厚みは３μｍ以上であることが必要となる。すなわち、下部導体層１０および上部導体層３０の厚みが３μｍ未満の場合には、通過損失が大きくなりすぎる。また、携帯電話機では、８００ＭＨｚ〜１．９５ＧＨｚの周波数帯域が使用される。この周波数帯域のうちの特に低周波側でのノイズの抑制やバンドパスフィルタの減衰特性の向上のためには、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが必要となる。そのため、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが好ましい。一方、下部導体層１０および上部導体層３０が厚すぎると、下部導体層１０および上部導体層３０の各上面の表面粗さが大きくなって、下部導体層１０および上部導体層３０の表皮抵抗が増大する。あるいは、下部導体層１０および上部導体層３０の各上面の表面粗さを低減するための平坦化処理の工程が必要になり、その平坦化処理のための手間がかかる。従って、実用的には、下部導体層１０および上部導体層３０の厚みは１０μｍ以下であることが好ましい。
【００４０】
次に、図２ないし図１１を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス１の製造方法は、それらに限定されるわけではない。
【００４１】
図２は、本実施の形態に係る薄膜デバイス１の製造方法における一工程を示す断面図である。薄膜デバイス１の製造方法では、まず、図２に示したように、基板２の上に平坦化膜３を形成する。ここでは、一例として、平坦化膜３を構成する絶縁材料を、無機材料であるＡｌ２Ｏ３とし、平坦化膜３をＰＶＤ法またはＣＶＤ法を用いて形成するものとする。このようにして形成された平坦化膜３は、セラミックに比べて非常に緻密である。この時点における平坦化膜３の厚みは、例えば５．５μｍとする。
【００４２】
次に、図３に示したように、平坦化膜３の上面を、研磨することによって平坦化する。その場合の研磨方法としては、例えば化学機械研磨（以下、ＣＭＰと記す。）が用いられる。研磨後の平坦化膜３の厚みは、例えば２．０μｍになるようにする。また、ここでは、一例として、研磨後の平坦化膜３の上面の最大高さ粗さＲｚが３０ｎｍになるようにするものとする。なお、平坦化膜３の上面の研磨方法は、ＣＭＰに限らず、バフ研磨、ラップ研磨、ダイス研磨等の他の研磨方法であってもよい。また、平坦化膜３の上面の平坦化の処理は、２種類以上の研磨方法を組み合わせて行ってもよい。なお、平坦化膜３の上面を平坦化しなくても、平坦化膜３の上面の最大高さ粗さＲｚが十分に小さくなる場合には、平坦化膜３の上面を研磨によって平坦化しなくてもよい。
【００４３】
また、平坦化膜３の材料としては、樹脂等の有機材料を用いてもよい。この場合には、平坦化膜３を構成する有機材料を、流動性を有する状態で、基板２の上に塗布し、その後、有機材料を硬化させることによって、平坦化膜３を形成してもよい。また、平坦化膜３は、スピン・オン・グラス（ＳＯＧ）膜で構成してもよい。また、平坦化膜３は、インクジェット技術によって形成してもよい。これらの場合には、平坦化膜３の上面を研磨しなくても、平坦化膜３の上面の最大高さ粗さＲｚを十分に小さくすることが可能である。
【００４４】
次に、図４に示したように、例えばスパッタ法によって、基板２の上に、電極膜１１を成膜する。ここでは、一例として、電極膜１１は、第１の電極膜１１１と第２の電極膜１１２の２層によって構成されるものとする。第１の電極膜１１１と第２の電極膜１１２は、この順に基板２の上に成膜される。第１の電極膜１１１の材料としては、例えばＴｉが用いられる。第１の電極膜１１１の厚みは、例えば５ｎｍである。第２の電極膜１１２の材料としては、例えばＣｕまたはＮｉが用いられる。第２の電極膜１１２の厚みは、例えば１００ｎｍである。なお、電極膜１１１，１１２の代わりに、１層の電極膜を形成してもよい。
【００４５】
次に、図５に示したように、電極膜１１を電極として、電気めっき法を用いて、電極膜１１の上に第１層１２を形成する。第１層１２の材料としては、例えばＣｕが用いられる。第１層１２の厚みは、例えば８μｍとする。なお、電気めっき法を用いて第１層１２を形成する際には、めっき浴の組成と電流密度を制御して析出粒の大きさを整えることが好ましい。
【００４６】
次に、図６に示したように、第１層１２の上面を、研磨することによって平坦化する。その場合の研磨方法としては、例えばＣＭＰが用いられる。なお、第１層１２の上面の研磨方法は、ＣＭＰに限らず、バフ研磨、ラップ研磨、ダイス研磨等の他の研磨方法であってもよい。また、第１層１２の上面の平坦化の処理は、２種類以上の研磨方法を組み合わせて行ってもよい。なお、第１層１２の上面を平坦化しなくても、第１層１２の上面の最大高さ粗さＲｚが十分に小さくなる場合には、第１層１２の上面を研磨によって平坦化しなくてもよい。
【００４７】
次に、図７に示したように、ＰＶＤ法またはＣＶＤ法を用いて、第１層１２の上に第２層１３を形成する。ここでは、一例として、第２層１３の材料としてＣｒが用いられ、第２層１３はスパッタ法を用いて形成されるものとする。また、第２層１３の厚みは、例えば０．３μｍとする。
【００４８】
図８は、次の工程を示す。この工程では、まず、第２層１３の上に、例えば８μｍの厚みのフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、エッチングマスク４１を形成する。このエッチングマスク４１は、形成すべき下部導体層１０の平面形状に対応した平面形状を有している。
【００４９】
次に、図９に示したように、エッチングマスク４１を用い、ドライエッチングによって、第２層１３、第１層１２および電極膜１１を選択的にエッチングする。これにより残った電極膜１１、第１層１２および第２層１３によって下部導体層１０が形成される。次に、エッチングマスク４１を剥離する。
【００５０】
なお、図５ないし図９に示した工程では、電極膜１１の上に、第１層１２および第２層１３を順に形成した後に、第２層１３、第１層１２および電極膜１１をパターニングすることによって、下部導体層１０を形成している。このような方法の代わりに、電極膜１１の上に第１層１２を形成した後に、第１層１２および電極膜１１をパターニングし、その後、第１層１２の上に第２層１３を形成することによって、下部導体層１０を形成してもよい。
【００５１】
次に、図１０に示したように、例えばスパッタ法によって、下部導体層１０の上面および側面ならびに平坦化膜３の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００５２】
次に、図１１に示したように、誘電体膜２０の上であって、下部導体層１０との間で誘電体膜２０を挟む位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、例えば、平坦化の処理を除いて、下部導体層１０の形成方法と同様である。すなわち、まず、誘電体膜２０の上に、電極膜３１を成膜する。ここでは、一例として、電極膜３１は、第１の電極膜３１１と第２の電極膜３１２の２層によって構成されるものとする。第１の電極膜３１１と第２の電極膜３１２は、この順に誘電体膜２０の上に成膜される。電極膜３１１，３１２の材料および厚みは、下部導体層１０の電極膜１１１，１１２と同様である。次に、電極膜３１を電極として、電気めっき法を用いて、電極膜３１の上に第１層３２を形成する。第１層３２の材料および厚みは、下部導体層１０の第１層１２と同様である。次に、ＰＶＤ法またはＣＶＤ法を用いて、第１層３２の上に第２層３３を形成する。第２層３３の材料および厚みは、下部導体層１０の第２層１３と同様である。次に、第２層３３の上にエッチングマスクを形成する。次に、エッチングマスクを用い、ドライエッチングによって、第２層３３、第１層３２および電極膜３１を選択的にエッチングする。これにより残った電極膜３１、第１層３２および第２層３３によって上部導体層３０が形成される。次に、エッチングマスクを剥離する。
【００５３】
以上説明したように、本実施の形態では、下部導体層１０は、電気めっき法を用いて形成された第１層１２と、ＰＶＤ法またはＣＶＤ法を用いて形成され、第１層１２と誘電体膜２０との間に配置された第２層１３とを有している。第１層１２と第２層１３は、いずれも金属によって構成されている。第２層１３における金属結晶の粒径は、第１層１２における金属結晶の粒径よりも小さい。
【００５４】
形成直後の第１層１２中には、金属結晶の成長の過程が完了せずに、平衡状態に達していない部分が存在する場合がある。そのため、もし、第１層１２の形成後、比較的短時間のうちに、第１層１２の上に直接、誘電体膜２０を成膜すると、第１層１２中の平衡状態に達していない部分に存在する未反応の残留物質が誘電体膜２０に拡散し、その結果、誘電体膜２０の誘電率、誘電正接等の特性が変化して、この特性が意図していたものと異なってしまう場合が生じ得る。また、第１層１２の形成後、比較的短時間のうちに、第１層１２の上に直接、誘電体膜２０を成膜すると、誘電体膜２０の成膜過程で第１層１２が加熱されることによって、第１層１２中の平衡状態に達していなかった部分の状態が変化し、その結果、誘電体膜２０に接する第１層１２の上面の表面粗さが大きくなる場合がある。
【００５５】
これに対し、本実施の形態では、第１層１２と誘電体膜２０との間に、ＰＶＤ法またはＣＶＤ法を用いて形成された第２層１３が配置されている。この第２層１３における金属結晶の粒径は、第１層１２における金属結晶の粒径よりも小さい。ＰＶＤ法またはＣＶＤ法を用いて形成された第２層１３は、形成直後から、ほぼ平衡状態になっている。このような性質の第２層１３が、第１層１２と誘電体膜２０との間に配置されていることから、本実施の形態によれば、第１層１２中の平衡状態に達していない部分に存在する残留物質が誘電体膜２０に拡散することや、誘電体膜２０の成膜過程で、誘電体膜２０に接する下部導体層１０の上面（第２層１３の上面）の表面粗さが大きくなることを防止することができる。その結果、本実施の形態によれば、第１層１２中の平衡状態に達していない部分に起因して、誘電体膜２０の特性が変化したり誘電体膜２０の厚みの均一性が低下したりすることを防止することができる。これにより、本実施の形態によれば、キャパシタ４の特性が意図していたものと異なったり、キャパシタ４の耐電圧が低下したり、製品間におけるキャパシタ４の特性や耐電圧のばらつきが増大したりすることを抑制することができる。
【００５６】
また、ＰＶＤ法またはＣＶＤ法を用いて形成された第２層１３の上面は、電気めっき法を用いて形成された第１層１２の上面よりも平坦になりやすい。従って、容易に第２層１３の上面の最大高さ粗さＲｚを、第１層１２の上面の最大高さ粗さＲｚよりも小さくすることが可能である。このようにすることにより、本実施の形態によれば、誘電体膜２０の厚みの均一性を向上させることができる。この点からも、本実施の形態によれば、キャパシタ４の耐電圧の低下や製品間におけるキャパシタ４の耐電圧のばらつきの増大を抑制することができる。
【００５７】
また、本実施の形態によれば、誘電体膜２０の厚みが均一化されることから、キャパシタ４の耐電圧を十分な大きさに維持したままで、誘電体膜２０を薄くすることが可能になる。これにより、同じキャパシタンスのキャパシタを実現する場合において、下部導体層１０と上部導体層３０が誘電体膜２０を介して対向する領域の面積を小さくしたり、導体層と誘電体膜の積層数を減らしたりすることができる。従って、本実施の形態によれば、薄膜デバイスの小型化、低背化が可能になる。
【００５８】
また、本実施の形態によれば、下部導体層１０の上面の表面粗さを小さくすることができるため、下部導体層１０の表皮抵抗を小さくすることができる。これにより、本実施の形態によれば、薄膜デバイス１が高周波用である場合に、下部導体層１０の信号伝送特性が劣化することを防止することができる。
【００５９】
なお、本実施の形態において、電気めっき法を用いて第１層１２を形成した後に、真空環境にて第１層１２に対して熱処理を施し、更に第１層１２の表面に逆スパッタを施してから、ＰＶＤ法またはＣＶＤ法を用いて第１層１２の上に第２層１３を形成してもよい。この場合には、第１層１２に対する熱処理により、第１層１２を強制的に平衡状態にすることができると共に、第１層１２の表面に対する逆スパッタにより、第１層１２の表面の第２層１３に対する密着性を向上させることができる。
【００６０】
また、本実施の形態において、誘電体膜２０を成膜する前に、逆スパッタ等を用いて、下部導体層１０の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下部導体層１０の表面を活性化して、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させてもよい。この場合、特に、同一の真空チャンバ内で、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させる処理と誘電体膜２０を成膜する処理とを連続的に行うことにより、下部導体層１０と誘電体膜２０との密着性をより一層向上させることができる。
【００６１】
また、電極膜１１や電極膜３１を成膜する前においても、逆スパッタ等を用いて、電極膜１１または電極膜３１の下地の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下地の表面の電極膜１１または電極膜３１に対する密着性を向上させてもよい。
【００６２】
なお、誘電体膜２０の成膜後、電極膜３１の形成前に逆スパッタを行う場合には、誘電体膜２０の厚みの減少や、誘電体膜２０の損傷を防止するために、出力、ガス流量、処理時間等の逆スパッタの条件を調整することが必要である。
【００６３】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明の薄膜デバイスでは、上部導体層３０の上に保護膜が設けられていてもよいし、上部導体層３０が露出していてもよい。また、上部導体層３０の上方に更に１以上の層が配置されていてもよい。
【００６４】
また、本発明では、上部導体層３０の上面の上に、新たな誘電体膜と導体層を、交互に合計で２層以上形成してもよい。これにより、導体層と誘電体膜とが交互に、合計で５層以上積層されて構成されたキャパシタを形成することができる。
【００６５】
また、本発明における下部導体層、誘電体膜および上部導体層は、キャパシタを構成するものに限らない。例えば、下部導体層と上部導体層が、それぞれ別個の信号線を構成し、誘電体膜は下部導体層と上部導体層を絶縁するためのものであってもよい。
【００６６】
また、本発明の薄膜デバイスは、キャパシタ以外の素子を含んでいてもよい。薄膜デバイスに含まれるキャパシタ以外の素子は、インダクタや抵抗等の受動素子でもよいし、トランジスタ等の能動素子でもよい。また、薄膜デバイスに含まれるキャパシタ以外の素子は、集中定数素子でもよいし、分布定数素子でもよい。
【００６７】
また、本発明の薄膜デバイスは、側部、底面または上面に配置された端子を備えていてもよい。また、本発明の薄膜デバイスは、複数の導体層を接続するスルーホールを備えていてもよい。また、本発明の薄膜デバイスは、下部導体層１０または上部導体層３０を、端子や他の素子に接続するための配線用の導体層を備えていてもよい。あるいは、下部導体層１０または上部導体層３０の一部が端子を兼ねていてもよいし、下部導体層１０または上部導体層３０がスルーホールを介して端子に接続されていてもよい。
【００６８】
本発明の薄膜デバイスは、キャパシタとキャパシタ以外の素子とを含んでいる場合には、ＬＣ回路部品や、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等の各種のフィルタや、ダイプレクサや、デュプレクサ等、キャパシタを含む種々の回路部品として利用することが可能である。
【００６９】
また、本発明の薄膜デバイスは、例えば、携帯電話機等の移動体通信機器や、無線ＬＡＮ用の通信装置において利用される。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施の形態に係る薄膜デバイスの断面図である。
【図２】本発明の一実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図３】図２に示した工程に続く工程を示す断面図である。
【図４】図３に示した工程に続く工程を示す断面図である。
【図５】図４に示した工程に続く工程を示す断面図である。
【図６】図５に示した工程に続く工程を示す断面図である。
【図７】図６に示した工程に続く工程を示す断面図である。
【図８】図７に示した工程に続く工程を示す断面図である。
【図９】図８に示した工程に続く工程を示す断面図である。
【図１０】図９に示した工程に続く工程を示す断面図である。
【図１１】図１０に示した工程に続く工程を示す断面図である。
【図１２】キャパシタを備えた薄膜デバイスの構成の一例を示す断面図である。
【符号の説明】
【００７１】
１…薄膜デバイス、２…基板、３…平坦化膜、４…キャパシタ、１０…下部導体層、１１…電極膜、１２…第１層、１３…第２層、２０…誘電体膜、３０…上部導体層。
【図１】
2007180093.tif 000003
【図２】
2007180093.tif 000004
【図３】
2007180093.tif 000005
【図４】
2007180093.tif 000006
【図５】
2007180093.tif 000007
【図６】
2007180093.tif 000008
【図７】
2007180093.tif 000009
【図８】
2007180093.tif 000010
【図９】
2007180093.tif 000011
【図１０】
2007180093.tif 000012
【図１１】
2007180093.tif 000013
【図１２】
2007180093.tif 000014