(57)【要約】【課題】従来から、周囲の温度が高くなってもリーク特性が劣化せず十分なリーク特性を有する薄膜コンデンサ素子が求められている。そこで、本発明では、高温環境下でも比誘電率が高く、且つリーク特性が良好で、さらに製造容易な薄膜誘電体を提供することを目的とする。【解決手段】本発明に係る薄膜誘電体は、組成式が（Ｓｒ１−ｘＣａｘ）ｙＴｉＯ３で表されるチタン酸ストロンチウムカルシウムを含む薄膜誘電体であって、前記組成式中のｘ、ｙを０．２≦ｘ≦０．６で且つ０．９７≦ｙ≦１．１０としたことを特徴とする。【選択図】図１
2007179794.tif 000002
【特許請求の範囲】
【請求項１】
組成式が（Ｓｒ１−ｘＣａｘ）ｙＴｉＯ３で表記されるチタン酸ストロンチウムカルシウムを含む薄膜誘電体であって、
前記組成式の原子数比ｘを０．２≦ｘ≦０．６とし且つ原子数比ｙを０．９７≦ｙ≦１．１０としたことを特徴とする薄膜誘電体。
【請求項２】
前記薄膜誘電体に、さらにＭｎ元素を含有させて前記チタン酸ストロンチウムカルシウムの組成式を（Ｓｒ１−ｘＣａｘ）ｙ（Ｔｉ１−ｚＭｎｚ）Ｏ３で表記したときの原子数比ｚを０＜ｚ≦０．０５としたことを特徴とする請求項１に記載の薄膜誘電体。
【請求項３】
前記薄膜誘電体の膜厚を３０ｎｍ〜１０００ｎｍとしたことを特徴とする請求項１又は２に記載の薄膜誘電体。
【請求項４】
前記薄膜誘電体は、２５℃の条件で比誘電率が１００以上であることを特徴とする請求項１、２又は３に記載の薄膜誘電体。
【請求項５】
前記薄膜誘電体は、１２５℃の条件で比誘電率が１００以上であることを特徴とする請求項１、２、３又は４に記載の薄膜誘電体。
【請求項６】
前記薄膜誘電体は、２５℃で印加電圧５０ｋＶ／ｃｍの条件でリーク電流密度が１０−６Ａ／ｃｍ２以下であることを特徴とする請求項１、２、３、４又は５に記載の薄膜誘電体。
【請求項７】
前記薄膜誘電体は、１２５℃で印加電圧５０ｋＶ／ｃｍの条件でリーク電流密度が１０−６Ａ／ｃｍ２以下であることを特徴とする請求項１、２、３、４、５又は６に記載の薄膜誘電体。
【請求項８】
請求項１、２、３、４、５、６又は７に記載の薄膜誘電体からなる層と、該薄膜誘電体からなる層を挟持する一対の電極と、を有することを特徴とする薄膜コンデンサ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜誘電体及び薄膜コンデンサ素子に関するものである。特に、高比誘電率と低リーク電流を実現できる薄膜誘電体及びこの薄膜誘電体を利用した薄膜コンデンサ素子に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高性能化に伴い、電子回路の高密度化、高集積化が進み、各種電子回路に重要な機能を果たす回路素子であるコンデンサ素子にも一層の小型化が望まれている。
【０００３】
一方、集積回路の動作周波数が高周波化するにつれて、クロックの立ち上がり時間が短くなっている。更に、装置の低消費電力化を目指して、電源の低電圧化が進められている。このような条件の下では、集積回路の負荷が急激に変動したときに、集積回路の駆動電圧が不安定になりやすくなる。集積回路を正常に動作させるためには、駆動電圧を安定化する必要がある。
【０００４】
このような目的のため、集積回路の電圧電源ラインとグランドラインとの間にデカップリング用のコンデンサを配置し、駆動電圧を安定化する方法が採られている。デカップリング用のコンデンサを有効に機能させるには、集積回路とデカップリング用のコンデンサとの間の等価直列インダクタンスの低下及びデカップリング用のコンデンサ自体の大容量化が必要である。
【０００５】
集積回路とデカップリング用のコンデンサとの間の等価直列インダクタンスを低下させるためには、デカップリング用のコンデンサは、できる限り集積回路の近くに配置し、集積回路とデカップリング用のコンデンサとの間の配線の低インダクタンス化を図ることが有効である。
【０００６】
この目的のために、実装基板と、その実装基板に搭載される半導体チップとの間にインターポーザーを配置し、当該インターポーザーに貫通ビア電極（スルーホール電極）を設け、その表面上にデカップリング用のコンデンサを形成した半導体装置が開示されている（例えば、特許文献１参照。）。この半導体装置では、インターポーザーに用いられる絶縁体には、シリコン、ガラスを使用し、シリコンまたはガラスの基板上に薄膜技術を用いて薄膜コンデンサ素子を形成している。
【０００７】
薄膜誘電体を用いた薄膜コンデンサ素子は、設計の自由度などから、前記要求を満たすデカップリング用のコンデンサとして、集積回路等に広く用いられてきた。従来、薄膜コンデンサ素子に用いられる材料としては、ＳｉＯ２、Ｓｉ３Ｎ４などの材料が用いられているが、これらの材料では大きな比誘電率が得られない。比較的高い比誘電率をもつ材料として、（Ｂａ，Ｓｒ）ＴｉＯ３、ＢａＴｉＯ３、ＳｒＴｉＯ３等のペロブスカイト型酸化物が挙げられる。薄膜コンデンサ素子で大きい容量を得るためには、比誘電率の高い材料を用いる他に誘電体を薄層化することでも可能である。しかし、誘電体を薄層化すると、リーク特性が劣化することになる。
【０００８】
高い比誘電率の材料を用いてリーク特性を改善するために、電荷を蓄積する薄膜誘電体層と、この薄膜誘電体層を介して対向形成された１対の電極とを備えた薄膜コンデンサ素子であって、前記誘電体が一般式ＡＢＯ３で表わされるペロブスカイト構造からなり（Ａはストロンチウム、バリウム、カルシウムのうち少なくとも１種、Ｂはチタン、ジルコニウムのうち少なくとも１種からなる）、かつバナジウム、ニオブ、タンタル、アンチモン、ビスマス、ランタン、セリウム、プラセオジュウム、ネオジュウム、ガドリニウム、又はホロミウムのうち少なくとも１種が０．０５原子％以上、０．３原子％未満含まれる薄膜容量素子が提案されている（例えば、特許文献２参照。）。この特許文献２の実施例には、誘電体層の材料として、ＳｒＴｉＯ３にニオブを０．１原子％添加したもの、ＢａＴｉＯ３にランタンを０．３原子％添加したもの、ＳｒＴｉＯ３にバナジウムを０．０５原子％含むもの等が例示されており、概ね１０−８Ａ／ｃｍ２程度のリーク特性が得られている。
【特許文献１】特開２００１−３２６３０５号公報
【特許文献２】特開平６−１１２０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、薄膜コンデンサ素子をデカップリングコンデンサとして用いる場合、必然的にＬＳＩ等の発熱する素子の近傍に形成することになるため、ＬＳＩ等の発熱の影響により薄膜コンデンサ素子の温度は室温よりも高くなる。また、薄膜コンデンサ素子を車両用に用いた場合は、エンジン等の機械部品の発熱の影響により薄膜コンデンサ素子の温度は１００℃以上の高温になる場合がある。したがって、周囲の温度が高くなってもリーク特性が劣化せず、１００℃以上の高温環境でも十分なリーク特性を有する薄膜コンデンサ素子が求められる。
【００１０】
そこで、本発明は、高温環境下でも比誘電率が高く、リーク特性が良好で、安定した特性の薄膜誘電体を提供することを目的とする。また、この薄膜誘電体を用いて、高容量かつ信頼性の高い薄膜コンデンサ素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、発明者らは、組成式が（Ｓｒ１−ｘＣａｘ）ｙＴｉＯ３で表記されるチタン酸ストロンチウムカルシウムにおいて原子数比に注目した。そして、鋭意開発したところ高温環境下でも良好なリーク特性を達成しうる原子数比を見出して、本発明を完成させた。具体的には、本発明に係る薄膜誘電体は、組成式が（Ｓｒ１−ｘＣａｘ）ｙＴｉＯ３で表記されるチタン酸ストロンチウムカルシウムを含む薄膜誘電体であって、前記組成式の原子数比ｘを０．２≦ｘ≦０．６とし且つ原子数比ｙを０．９７≦ｙ≦１．１０としたことを特徴とする。原子数比ｘ、ｙを上記の値とすることで、チタン酸ストロンチウムカルシウムを含む薄膜誘電体を高温環境下でも比誘電率が高く、リーク特性が良好な薄膜誘電体とすることができる。
【００１２】
上記薄膜誘電体において、前記薄膜誘電体に、さらにＭｎ元素を含有させて前記チタン酸ストロンチウムカルシウムの組成式を（Ｓｒ１−ｘＣａｘ）ｙ（Ｔｉ１−ｚＭｎｚ）Ｏ３で表記したときの原子数比ｚを０＜ｚ≦０．０５とすることが望ましい。チタン酸ストロンチウムカルシウムを含む薄膜誘電体にＭｎ元素を含有させることにより、チタン酸ストロンチウムカルシウムを含む薄膜誘電体に耐還元性を付与すると共に焼結密度を高くすることができる。さらに、ｚを０＜ｚ≦０．０５とすることにより、チタン酸ストロンチウムカルシウムを含む薄膜誘電体のリーク電流密度の低減効果を大きくすることができる。
【００１３】
また、上記薄膜誘電体において、前記薄膜誘電体の膜厚を３０ｎｍ〜１０００ｎｍとすることが望ましい。膜厚を３０ｎｍ〜１０００ｎｍとすることで、リーク電流密度の低減とコンデンサ容量の増大とを両立させることができる。
【００１４】
また、上記薄膜誘電体において、前記薄膜誘電体は、２５℃の条件で比誘電率が１００以上である場合を含む。また、前記薄膜誘電体は、１２５℃の条件で比誘電率が１００以上である場合を含む。比誘電率が１００以上であることで、チタン酸ストロンチウムカルシウムを含む薄膜誘電体を信頼性の高い薄膜誘電体とすることができる。さらに、１２５℃の条件で比誘電率が１００以上であることで、チタン酸ストロンチウムカルシウムを含む薄膜誘電体を高温環境下でも信頼性の高い薄膜誘電体とすることができる。
【００１５】
また、上記薄膜誘電体において、前記薄膜誘電体は、２５℃で印加電圧５０ｋＶ／ｃｍの条件でリーク電流密度が１０−６Ａ／ｃｍ２以下である場合を含む。また、前記薄膜誘電体は、１２５℃で印加電圧５０ｋＶ／ｃｍの条件でリーク電流密度が１０−６Ａ／ｃｍ２以下である場合を含む。リーク電流密度が１０−６Ａ／ｃｍ２以下であることで、チタン酸ストロンチウムカルシウムを含む薄膜誘電体を信頼性の高い薄膜誘電体とすることができる。さらに、１２５℃の条件でリーク電流密度が１０−６Ａ／ｃｍ２以下であることで、チタン酸ストロンチウムカルシウムを含む薄膜誘電体を高温環境下でも信頼性の高い薄膜誘電体とすることができる。
【００１６】
また、本発明に係る薄膜コンデンサ素子は、前記薄膜誘電体からなる層と、該薄膜誘電体からなる層を挟持する一対の電極と、を有することを特徴とする。このような薄膜コンデンサ素子は、高温環境下でも容量を大きくすることができる。また、高温環境下でもリーク電流を小さくすることができる。
【発明の効果】
【００１７】
以上の通り、本発明によると、高温環境下でも高比誘電率でリーク特性の良好な安定した特性の薄膜誘電体を提供することができる。また、高温環境下でも高容量かつ信頼性の高い薄膜コンデンサ素子を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下に、一層の薄膜誘電体からなる層を有する薄膜コンデンサ素子について、図１を参照しつつ説明する。図１には、本発明に係る薄膜コンデンサ素子の概略断面図を示す。図１（４）に示す薄膜コンデンサ素子３０は、基板としてのＳｉ基板１２と、熱酸化膜１４と、一対の電極の一方である下部電極１６と、薄膜誘電体からなる層１８と、一対の電極の他方である上部電極２０と、を有する。
【００１９】
基板としては、シリコン単結晶基板、或いはアルミナ（Ａｌ２Ｏ３）、マグシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）マグネシア等のセラミック多結晶基板、或いは１０００℃以下で焼成して得たアルミナ（結晶相）と酸化ケイ素（ガラス相）等からなるガラスセラミックス基板（ＬＴＣＣ基板）、或いは石英ガラス等のガラス基板、或いはサファイア、ＭｇＯ、ＳｒＴｉＯ３等の単結晶基板、或いはＦｅ−Ｎｉ合金等の金属基板が例示される。基板は、化学的、熱的に安定で応力発生が少なく、表面の平滑性を保つことができれば、何れのものでも良い。目的とする比誘電率や焼成温度に基づいて適宜選択すればよい。前記基板の中でも、基板表面の平滑性が良好なシリコン単結晶基板（以下、Ｓｉ基板と表す。）を用いることが好ましい。図１ではＳｉ基板１２を用いている。Ｓｉ基板１２を用いる場合は、絶縁性を確保するためにその表面に熱酸化膜（ＳｉＯ２膜）１４を形成することが好ましい（図１（１））。熱酸化膜１４は、Ｓｉ基板１２を高温にして、酸化性雰囲気中でＳｉ基板１２の表面に酸化膜を形成する。Ｓｉ基板１２の厚みは、特に限定されず、たとえば１００〜１０００μｍ程度である。
【００２０】
また、Ｓｉ基板１２には、必要に応じて、ビア電極を形成しても良い。
【００２１】
次に、Ｓｉ基板１２の上に下部電極１６を形成する（図１（２））。下部電極１６の材料は、導電性を有すれば特に制限はない。例えば、Ａｕ、Ｐｔ、Ａｇ、Ｉｒ、Ｒｕ、Ｃｏ、Ｎｉ、Ｆｅ、Ｃｕ、Ａｌ等の金属またはこれらの合金、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ等の半導体、ＩＴＯ、ＺｎＯ、ＳｎＯ２等の導電性金属酸化物を用いることができる。
【００２２】
下部電極１６の形成方法としては、通常の薄膜形成法で作製されるが、例えば物理気相成長法（ＰＶＤ法）やパルスレーザー蒸着法（ＰＬＤ法）等の物理的蒸着法を用いることができる。ＰＶＤ法としては、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空蒸着法、ＤＣスパッタリング、高周波スパッタリング、マグネトロンスパッタリング、ＥＣＲスパッタリング又はイオンビームスパッタリング等の各種スパッタリング法、高周波イオンプレーティング、活性化蒸着又はアークイオンプレーティング等の各種イオンプレーティング法、分子線エピタキシー法、レーザアブレーション法、イオン化クラスタビーム蒸着法、並びにイオンビーム蒸着法などを用いることができる。下部電極１６の厚みは、特に限定されないが、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜２００ｎｍ程度である。
【００２３】
なお、Ｓｉ基板１２と下部電極１６との密着性を向上させるために、下部電極１６を形成するに先立って密着層を形成しても良い（図示せず）。薄膜誘電体との親和性が全面にわたって増すこととなるので、密着性を高めることができる。密着層はＴｉ、Ｔａ、Ｃｏ、Ｎｉ、Ｈｆ、Ｍｏ、Ｗなどの酸化物や窒化物などを用いることができる。また、密着層の形成は、ＰＶＤ法、化学気相成長法（ＣＶＤ法）を用いて蒸着する。これらの蒸着方法の選択は、蒸着物質によって適宜選択する。例えばＴｉＯ２をターゲットとしてスパッタリング法によりＴｉＯ２層を形成する。
【００２４】
次に、下部電極１６の上に薄膜誘電体からなる層１８を形成する（図１（３））。薄膜誘電体は、前述のように、組成式が（Ｓｒ１−ｘＣａｘ）ｙＴｉＯ３で表されるチタン酸ストロンチウムカルシウムを含み、上記組成式中の原子数比ｘを０．２≦ｘ≦０．６とし且つ原子数比ｙを０．９７≦ｙ≦１．１０とした薄膜誘電体である。原子数比ｘを０．２≦ｘ≦０．６とし且つ原子数比ｙを０．９７≦ｙ≦１．１０とすることで、チタン酸ストロンチウムカルシウムを含む薄膜誘電体を高温環境下でも比誘電率が高く、リーク特性が良好な薄膜誘電体とすることができる。ここで、原子数比ｘが小さすぎると（０．２未満であると）、比誘電率が低下し、リーク電流密度が増加する傾向となる。また、原子数比ｘが大きすぎると（０．６を超えると）、リーク電流密度が増加する傾向となる。より望ましくは、原子数比ｘは、０．３≦ｘ≦０．５である。また、原子数比ｙが小さすぎると（０．９７未満であると）、比誘電率は低下し、リーク電流密度は増加する傾向となる。また、原子数比ｙが大きすぎると（１．１０を超えると）、リーク電流密度が増加する傾向となる。より望ましくは、０．９８≦ｙ≦１．０５である。
【００２５】
薄膜誘電体の膜厚は、３０ｎｍ〜１０００ｎｍとすることが望ましい。より望ましくは、１００ｎｍ〜１０００ｎｍとすることである。薄膜誘電体からなる層１８の厚さが３０ｎｍ未満であると薄膜コンデンサ素子３０としての容量は大きくなるが、リーク電流が増大してしまう。薄膜誘電体からなる層１８の厚さが１０００ｎｍより大きくなると、均一な層とすることが困難で、焼成したときにクラックが生じやすくなる。
【００２６】
薄膜誘電体には、さらに、Ｍｎ元素を添加することが望ましい。チタン酸ストロンチウムカルシウムを含む薄膜誘電体にＭｎ元素を含有させることにより、チタン酸ストロンチウムカルシウムを含む薄膜誘電体に耐還元性を付与すると共に焼結密度を高くすることができる。
【００２７】
Ｍｎ元素の添加量は、チタン酸ストロンチウムカルシウムの組成式を（Ｓｒ１−ｘＣａｘ）ｙ（Ｔｉ１−ｚＭｎｚ）Ｏ３で表記したときの原子数比ｚを０＜ｚ≦０．０５とすることが望ましい。ｚを０＜ｚ≦０．０５とすることにより、所定量のＭｎ添加によりＭｎ元素がアクセプターとして働くため、チタン酸ストロンチウムカルシウムを含む薄膜誘電体のリーク電流密度の低減効果を大きくすることができる。Ｍｎ元素の添加量が原子数比ｚで０．０５より大きいと、リーク特性が劣化する。
【００２８】
本実施形態に係る薄膜誘電体は、通常の薄膜形成法を用いることができる。例えば、真空蒸着法、高周波スパッタリング法、パルスレーザー蒸着法（ＰＬＤ）、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＯＤ（Ｍｅｔａｌｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法、ゾルゲル法などを用いて形成することができる。
【００２９】
上記成膜法の中で、ゾルゲル法やＭＯＤ法は、原子レベルの均質な混合が可能であること、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されている。
【００３０】
以下に、ＭＯＤ法による薄膜誘電体の形成方法について詳述する。まず、薄膜誘電体からなる層１８を形成することになる原料溶液を調整する。薄膜誘電体が、たとえば組成式（Ｓｒ０．８Ｃａ０．２）ＴｉＯ３で表される場合には、２−エチルヘキサン酸Ｓｒの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｃａの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｔｉのトルエン溶液とを準備する。すなわち、２−エチルヘキサン酸Ｓｒを０．８モルと、２−エチルヘキサン酸Ｃａを０．２モルと、２−エチルヘキサン酸Ｔｉを１モルとなるように、これらの三種の溶液を混合し、トルエンで希釈し、原料溶液を得ることができる。
【００３１】
また、上記組成の薄膜誘電体に、Ｍｎ元素を添加する場合には、２−エチルヘキサン酸Ｍｎをさらに用意して、上記混合溶液に所定量添加する。
【００３２】
次に、この原料溶液を、図１（２）に示す下部電極１６の上に塗布する。塗布法としては、特に限定されず、スピンコート法、ディップコート法、スプレー法などの方法を用いることができる。例えば、スピンコート法を用いる場合の条件は、特に限定されるものではなく、所望の回転数等を適宜設定することができる。一回の塗布により、５〜６００ｎｍ程度の塗布膜を形成することができる。塗布後、塗布膜中の溶媒を蒸発させるために乾燥させる。乾燥条件は、例えば、室温〜４００℃で１分〜６０分程度である。
【００３３】
次に、この乾燥後の塗布膜を、酸素雰囲気下で仮焼きする。仮焼き温度は、膜中の有機物成分を熱分解除去できる程度の温度であれば良く、例えば２００〜４００℃程度又は２００〜７００℃程度で５分〜２時間程度行う。仮焼き温度が高すぎると、粒成長により膜表面の凹凸が大きくなったり、組成ずれが起きたりするという問題がある。一方、仮焼き温度が低すぎると、膜中へ有機物が残留するという問題がある。また、仮焼き時間が短すぎると有機物の分解が不十分で、膜中に残留しリーク特性を劣化させる。また、仮焼き時間が長すぎると、膜の特性上問題はないが、プロセスにかかる時間が長くなる。
【００３４】
次に、その仮焼き後の塗布膜の上に、塗布から仮焼きまでの工程をさらに１回以上繰り返し行う。繰り返し行うことにより所望の膜厚の薄膜誘電体を形成することができる。なお、一度の塗布量を多くして塗布厚を厚くすると、繰り返し工程を少なくすることもできるが、一度の塗布厚を厚くすると、クラックが発生するなどの問題があるため、少なくとも前記の範囲、すなわち６００ｎｍ以下になるように塗布することが好ましい。
【００３５】
その後に、その塗布膜の本焼成を行う。本焼成時の温度は、塗布膜が結晶化する温度条件で行い、好ましくは５００〜１０００℃、５分〜２時間程度である。本焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、薄膜誘電体の下面に形成する電極等としてＣｕ、Ｎｉ等の金属を用いる場合には、少なくとも非酸化性雰囲気で焼成する必要がある。
【００３６】
また、本焼成に際しては、一回の本焼成後における膜厚が２００ｎｍ以下、好ましくは１０〜２００ｎｍになるように設定することが好ましい。焼成前での塗布膜の膜厚が厚すぎると、焼成後に、良好に結晶化した薄膜誘電体を得られ難くなる傾向にある。また、薄すぎる場合には、所望の膜厚の薄膜誘電体を得るためには、本焼成を多数回繰り返す必要があり、経済的ではない。塗布から本焼成までの工程を１回以上繰り返すことによって、最終膜厚が３０〜１０００ｎｍ程度の薄膜誘電体を得ることができる。
【００３７】
薄膜誘電体からなる層１８の厚さは１００ｎｍ以上、１０００ｎｍ以下とする。薄膜誘電体からなる層１８の厚さが１００ｎｍ未満であると薄膜コンデンサ素子としての容量が大きくなるが、リーク電流が増大してしまう。薄膜誘電体からなる層の厚さが１０００ｎｍより大きくなると、均一な層とすることが困難で、焼成したときにクラックが生じやすくなる。
【００３８】
なお、本実施形態では、薄膜誘電体からなる層１８は、ＭＯＤ法によって形成したが、前述したようにスパッタリング法を用いて形成することとしてもよい。薄膜誘電体からなる層１８をスパッタリング法によって形成する場合、例えば、組成式が（Ｓｒ１−ｘＣａｘ）ｙ（Ｔｉ１−ｚＭｎｚ）Ｏ３で表記される焼結体をターゲットとして用いる。薄膜誘電体の成膜条件として、基板温度を６００℃、ターゲットへの高周波入力パワーを１．７Ｗ／ｃｍ２、成膜圧力を１．６Ｐａとすることで薄膜誘電体を形成することができる。このとき、ターゲットの組成と薄膜の組成は厳密には一致しない場合がある。このような場合は、目的の組成式で表記される薄膜誘電体を形成するに際して、ターゲットとなる焼結体の組成及び成膜条件を適宜調整する。
【００３９】
薄膜誘電体からなる層１８の上部に、スパッタリング法などで、上部電極２０を形成する（図１（４））。上部電極２０の材料は、下部電極１６の材料と同様に導電性を有すれば特に制限はなく、上記導電材料を使用することができる。また、上部電極２０の材料として、下部電極１６に用いたものと同じ材料とすることが望ましい。下部電極１６と上部電極２０とで、薄膜誘電体からなる層１８を挟持する一対の電極を構成することになる。
【００４０】
薄膜誘電体からなる層１８と、当該薄膜誘電体からなる層１８を挟持する一対の電極とを備えることによって薄膜コンデンサ素子を形成することになる。
【００４１】
また、薄膜誘電体からなる層を複数層設け、かつ当該薄膜誘電体からなる層の間に内部電極を設けた積層構造とすることにより薄膜コンデンサ素子を形成してもよい。
【００４２】
上部電極２０を形成した後に、アニール処理を施しても良い。アニール処理は、ＰＯ２＝２０〜１００％、４００〜１０００℃の温度で行えばよい。アニール処理を行うことにより薄膜誘電体を確実にペロブスカイト型構造とすることができる。
【００４３】
また、必要に応じてパッシベージョン層（保護層）を形成する（図示せず）。パッシベーション層の材料は、ＳｉＯ２、Ａｌ２Ｏ３等の無機材料、エポキシ樹脂、ポリイミド樹脂等の有機材料を用いることができる。
【００４４】
なお、前記各層を形成する際にその都度フォトリソグラフィ技術を用いて所定のパターンニングを行っても良い。
【００４５】
図１では、下部電極１６の電極端子と上部電極２０の電極端子が図面両側の方向に配置されているが、それぞれの電極端子は異なる方向に配置されてもよいし、同じ方向に配置されてもよい。さらには、Ｓｉ基板１２にビアホールを設けて、下部電極１６を基板の反対側の方向に接続するようにしてもよい。
（実施例）
【００４６】
次に、具体的な実施例を示し更に詳細に本発明について説明する。なお、本発明は以下の実施例に限定されるものではない。
（塗布液の調整）
【００４７】
まず、薄膜誘電体を形成することになる原料溶液を調整した。本実施例では、組成式（Ｓｒ１−ｘＣａｘ）ｙ（Ｔｉ１−ｚＭｎｚ）Ｏ３で表記したとき、（ｘ、ｙ）の組合せを複数変えて薄膜誘電体を形成した。図２に（ｘ、ｙ）の組合せを示す。図２において、横軸は原子数比ｘを示す。縦軸は、原子数比ｙを示す。図２に示すように、本実施例では、合計１０個の組合せについて、原料溶液を調整した。なお、図２に示す組合せでは、原子数比ｚは、総てｚ＝０とした。また、本実施例では、（ｘ、ｙ）＝（０．４、０．９９）の組合せに対して、ｚを０、０．０２、０．０４、０．０６と変えて薄膜誘電体を形成した。表１、表２、表３に、（ｘ、ｙ、ｚ）の組合せを示す。表１は、図２に示す原子数比の組合せを示した表である。表２は、原子数比ｘを０．４に固定し、ｙを変えた組合せを示した表である。表３は、原子数比（ｘ、ｙ）を（０．４、０．９９）に固定し、ｚを変えた組合せを示した表である。
【表１】
2007179794.tif 000003
【表２】
2007179794.tif 000004
【表３】
2007179794.tif 000005
【００４８】
具体的には、２−エチルヘキサン酸Ｓｒの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｃａの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｔｉのトルエン溶液と、２−エチルヘキサン酸Ｍｎのトルエン溶液と、を準備し、表１、表２、表３に示す所定の組成となるようにこれらの溶液を混合し、トルエンで希釈して原料溶液を得た。これらの原料溶液は、それぞれクリーンルーム内で、孔径０．２μｍのＰＴＦＥ製シリンジフィルタによって、クリーンルーム内で洗浄済のガラス製容器内に濾過した。
（基板）
【００４９】
薄膜誘電体を形成するための基板を準備した。基板は、表面に熱酸化処理により酸化膜（絶縁層）を形成したシリコン基板を用いた。絶縁層の膜厚は、０．５μｍとした。その絶縁層の表面に、下部電極としてＰｔ薄膜を、スパッタリング法により０．１μｍの厚さで形成した。基板の厚みを１ｍｍとし、その面積は、５ｍｍ×１０ｍｍとした。
（塗布、乾燥）
【００５０】
次に、前記の通り調整した原料溶液を、下部電極の上に塗布した。塗布法としては、スピンコート法を用いた。具体的には、前記基板をスピンコータにセットし、基板における下部電極の表面に、それぞれの原料溶液を１０μリットルほど添加し、４０００ｒｐｍおよび２０秒の条件で、スピンコートし、下部電極６の表面に塗布膜を形成した。
【００５１】
その後、塗布膜の溶媒を蒸発させるために、大気中、１５０℃で１０分間乾燥させた。
（仮焼）
【００５２】
次に、塗布膜を仮焼きするために、それぞれの基板を、管状炉内に入れた。この管状炉では、０．３リットル／分で酸素をフローしてあり、昇温速度１０℃／分で４００℃まで昇温し、４００℃で１０分保持後に、降温速度１０℃／分で温度を低下させた。なお、仮焼きでは、塗布膜を結晶化させない温度条件で行った。
【００５３】
その後に、仮焼きした塗布膜の上に、再度、同じ種類の原料溶液を用いて、上述のスピンコートから仮焼きまでの工程を５回繰り返した。
【００５４】
次に、仮焼きした膜を本焼成するために、それぞれの基板を、管状炉内に入れた。この管状炉では、５ミリリットル／分で酸素をフローしてあり、昇温速度８０℃／分で８５０℃まで昇温し、８５０℃で３０分保持後に、降温速度８０℃／分で温度を低下させ、薄膜誘電体の一部を得た。この本焼成後の薄膜誘電体の一部の膜厚は、約２０ｎｍとした。
【００５５】
その後に、この本焼成後の薄膜誘電体の一部の上に、上述した条件で、塗布、乾燥、仮焼き、塗布、乾燥、仮焼きおよび本焼成を再度繰り返し、最終的にトータル膜厚が２５０ｎｍの薄膜誘電体を得た。
（アニール）
【００５６】
次に、下部電極上に成膜した薄膜誘電体を粒子成長させるために、薄膜誘電体を成膜した基板をアニール処理してもよい。アニール温度は６００℃を超えて１０００℃以下、好ましくは８００℃以上１０００℃以下とする。薄膜誘電体から酸素が欠乏することを防止するために、アニールは酸化性雰囲気中で行うことが望ましい。なお、形成したチタン酸ストロンチウムカルシウムの組成は、ＸＲＦ（Ｘ線蛍光分析）により所望の化学組成となったことを確認した。また、ＸＲＤ（Ｘ線回折）による分析から、形成したチタン酸ストロンチウムカルシウムの構造がペロブスカイト構造で単一相となったことを確認した。
（上部電極の形成）
【００５７】
以上の形成方法で、前記各組成について薄膜誘電体を形成し、それぞれの薄膜誘電体の表面に０．１ｍｍφのＰｔ製上部電極をスパッタリング法により形成し、複数種類の薄膜コンデンサ素子のサンプルを作製した。
（アニール）
【００５８】
上部電極を形成した後に、アニール処理を施しても良い。アニール処理は、ｐＯ２＝２０〜１００％、４００〜１０００℃の温度で行えばよい。また、必要に応じてパッシベージョン層（不図示）を形成する。
【００５９】
得られたコンデンササンプルの電気特性（比誘電率、リーク電流）を評価した。
【００６０】
比誘電率（単位なし）は、コンデンササンプルに対し、インピーダンスアナライザ（ＹＨＰ４１９４Ａ）を用いて、室温２５℃、測定周波数１００ｋＨｚ（ＡＣ２０ｍＶ）の条件で測定された静電容量と、コンデンササンプルの電極寸法および電極間距離とから算出した。ｔａｎδは、ＹＨＰ４１９４Ａインピーダンスアナライザを用いて１ｋＨｚとして計測した。リーク電流密度は、半導体パラメータアナライザＡｇｉｌｅｎｔ４１５６Ｃを用いて、室温２５℃で且つ電界強度５０ｋＶ／ｃｍ２の条件下で計測した。また、表１の実施例１、２、３については、１２５℃で且つ電界強度５０ｋＶ／ｃｍの条件下でも比誘電率及びリーク電流密度を計測した。
【００６１】
表１、表２、表３に示した原子数比の組合せについて、測定結果をそれぞれ表４、表５、表６に示す。また、１２５℃で且つ電界強度５０ｋＶ／ｃｍの条件下での計測結果を表７に示す。
【表４】
2007179794.tif 000006
【表５】
2007179794.tif 000007
【表６】
2007179794.tif 000008
【表７】
2007179794.tif 000009
【００６２】
図３に、表４に基づいて、原子数比ｘとリーク電流密度との関係をグラフ化した図を示す。図３において、横軸は原子数比ｘを示す。縦軸はリーク電流密度を示す。また、図４に、表５に基づいて、原子数比ｙとリーク電流密度との関係をグラフ化した図を示す。図４において、横軸は原子数比ｙを示す。縦軸はリーク電流密度を示す。図５に、表６に基づいて、原子数比ｚとリーク電流密度との関係をグラフ化した図を示す。図５において、横軸は原子数比ｚを示す。縦軸はリーク電流密度を示す。
【００６３】
まず、表４から、実施例１、２、３、４、５、６について、比誘電率が１００以上となり、原子数比ｘ、ｙを０．２≦ｘ≦０．６で且つ０．９７≦ｙ≦１．１０とすることで、高い比誘電率を得ることができることがわかる。
【００６４】
また、図３から、アニール温度が７５０℃、８００℃いずれの場合でも、原子数比ｘを０から増加させていくと、リーク電流密度が減少傾向を示すことがわかる。リーク電流密度が最も小さくなるのは、原子数比ｘがｘ＝０．４のときで、１０−６（Ａ／ｃｍ２）以下となる。また、図３から、原子数比ｘが、０．２≦ｘ≦０．６であると、リーク特性が良好となることがわかる。
【００６５】
また、図４から、原子数比ｙを０から増加させ、原子数比ｙをｙ＝０．９９とした場合に、リーク電流密度が最も小さくなり、６．７×１０−８（Ａ／ｃｍ２）となる。更に原子数比ｙを増加させていくと、リーク電流密度も増加する。したがって、図４から、原子数比ｙが、０．９７≦ｙ≦１．１０であると、リーク特性が良好で、ｙを０．９８≦ｙ≦１．０５とすることがより望ましいことがわかる。
【００６６】
また、図５から、原子数比ｚをｚ＝０．０６から減少させていくと、ｚ＝０．０２のときリーク電流密度は最小で１．２×１０−８（Ａ／ｃｍ２）となる。したがって、原子数比ｚが、０＜ｚ≦０．０５であると、リーク特性が良好で、ｚを０＜ｚ≦０．０２とすることがより望ましいことがわかる。
【００６７】
また、表７から、１２５℃の高温環境下でも実施例１、２、３について、比誘電率を１００以上、リーク電流密度を１０−６（Ａ／ｃｍ２）以下とすることができ、原子数比ｘ、ｙを０．２≦ｘ≦０．６で且つ０．９７≦ｙ≦１．１０とすることで、高温環境下でも比誘電率が高く、リーク特性が良好で、安定した特性の薄膜誘電体を得ることができることがわかる。
【産業上の利用可能性】
【００６８】
本発明に係る薄膜誘電体及び薄膜コンデンサは、トランジスタ等の能動素子と共に集積回路等の電子回路に用いることができる。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る、薄膜コンデンサ素子の概略断面図である。
【図２】（ｘ、ｙ）の組合せを示した図である。
【図３】表４に基づいて、原子数比ｘとリーク電流密度との関係をグラフ化した図である。
【図４】表５に基づいて、原子数比ｙとリーク電流密度との関係をグラフ化した図である。
【図５】表６に基づいて、原子数比ｚとリーク電流密度との関係をグラフ化した図である。
【符号の説明】
【００７０】
１２  Ｓｉ基板
１４  熱酸化膜
１６  下部電極
１８  薄膜誘電体からなる層
２０  上部電極
【図１】
2007179794.tif 000010
【図２】
2007179794.tif 000011
【図３】
2007179794.tif 000012
【図４】
2007179794.tif 000013
【図５】
2007179794.tif 000014