(57)【要約】【課題】埋込配線の上面に窒化シリコンのライナー膜を設けた配線構造において、配線間容量の低減および信頼性を向上させる。【解決手段】半導体基板上の第１層間絶縁膜１０にトレンチ１１を形成し、その中に第１配線１２を形成する。その後、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低くなるように、第１配線１２の上部を除去し、その上に窒化シリコンのライナー膜１３を形成する。【選択図】図１
2007129069.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の層間絶縁膜に形成されたトレンチと、
前記トレンチ内に形成され、上面が前記層間絶縁膜の上面よりも低い配線と、
前記層間絶縁膜および前記配線上に形成された窒化シリコンのライナー膜とを備える
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記配線を複数備え、
前記ライナー膜が、前記配線間の前記層間絶縁膜上で分断されている
ことを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記配線間の前記層間絶縁膜の上面が丸みを帯びている
ことを特徴とする半導体装置。
【請求項４】
請求項２記載の半導体装置であって、
前記層間絶縁膜が分断された領域に選択的に形成された所定の膜をさらに備える
ことを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置であって、
前記所定の膜は、前記ライナー膜よりも誘電率が低い絶縁膜である
ことを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置であって、
前記所定の膜は、ポリシリコン膜である
ことを特徴とする半導体装置。
【請求項７】
半導体基板上の層間絶縁膜に形成されたトレンチと、
前記トレンチ内に形成された配線と、
前記配線上に形成され、当該配線と共に前記トレンチ内に形成された窒化シリコンのライナー膜とを備える
ことを特徴とする半導体装置。
【請求項８】
（ａ）半導体基板上の層間絶縁膜にトレンチを形成する工程と、
（ｂ）前記トレンチ内に配線を形成する工程と、
（ｃ）前記配線の上面が前記層間絶縁膜の上面よりも低くなるように、前記配線の上部を除去する工程と、
（ｄ）前記層間絶縁膜および前記配線上に、窒化シリコンのライナー膜を形成する工程とを備える
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、
（ｅ）前記層間絶縁膜上の前記ライナー膜を除去する工程をさらに備える
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、
（ｆ）前記工程（ｄ）よりも前に行われ、前記層間絶縁膜の上面をエッチングあるいは研磨することによって、当該上面に丸みを持たせる工程をさらに備える
ことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８記載の半導体装置の製造方法であって、
（ｇ）前記工程（ｄ）よりも前に行われ、前記層間絶縁膜上の所定の位置に選択的に所定の膜を形成する工程と、
（ｈ）前記工程（ｄ）よりも後に行われ、前記所定の膜上の前記ライナー膜を除去する工程とをさらに備える
ことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法であって、
前記所定の膜は、前記ライナー膜よりも誘電率が低い絶縁膜である
ことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法であって、
前記所定の膜は、前記ポリシリコン膜である
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、銅を主成分とする埋込配線を有する半導体装置に有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置の埋込配線は、層間絶縁膜に形成された配線トレンチや接続ビアに配線材料を埋め込む、いわゆるダマシン法によって形成される。埋込配線の材料としては銅が一般的になっているが、銅は酸化シリコンなどの層間絶縁膜中に拡散し易く、層間絶縁膜に電圧が加わった際に拡散した銅が高速でドリフトし、経時的絶縁膜破壊（ＴＤＤＢ：Time Dependence on Dielectric Breakdown）が発生しやすくなるという問題が生じる。
【０００３】
そのため、銅を主成分とする埋込配線を形成する際には、その表面（側面および底面）に薄いバリアメタルを設けることによって、埋込配線の銅が層間絶縁膜に拡散するのを抑制することが従来から行われている。さらに、埋込配線が形成された層間絶縁膜の上に窒化シリコン膜（ＳｉＮ）からなるライナー膜を形成し、それによって層間絶縁膜および埋込配線の上面を覆うことで、埋込配線中の銅がその上層の層間絶縁膜中に拡散するのを抑制することも行われている（例えば特許文献１）。
【０００４】
【特許文献１】特開２００３−１８８２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、埋込配線が形成された層間絶縁膜の上面をライナー膜で覆った場合、その上層の層間絶縁膜への銅の拡散は防止できるが、銅の拡散がライナー膜に沿って横方向へ広がる。特に、高集積化のために配線の間隔が短くなった場合に、横方向へ拡散した銅の影響によりＴＤＤＢが発生しやすくなる。
【０００６】
また近年では、層間絶縁膜として酸化シリコンよりも誘電率の低い低誘電率絶縁膜（low-k膜）を使用するなどして、配線間容量を低減させる傾向にある。しかし、上記のライナー膜に使用される窒化シリコンは誘電率が比較的高いため、ライナー膜を設けた結果、配線間容量が大きくなってしまうという問題が生じる。配線間容量が大きくなると、それに起因して信号遅延が生じ、半導体装置の高速動作化の妨げとなる。
【０００７】
ＴＤＤＢの防止および配線間容量を低減するために、ライナー膜として窒化シリコン以外の材料を選択することも考えられるが、窒化シリコン膜は、配線間を接続するためのビアホール形成の際のエッチングストッパとしても機能するため、それ以外の選択は実際には困難であるのが現状である。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、埋込配線の上面に窒化シリコンのライナー膜を設けた配線構造において、配線間容量の低減および信頼性の向上が可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の局面としての半導体装置は、半導体基板上の層間絶縁膜に形成されたトレンチと、前記トレンチ内に形成され、上面が前記層間絶縁膜の上面よりも低い配線と、前記層間絶縁膜および前記配線上に形成された窒化シリコンのライナー膜とを備えるものである。
【００１０】
本発明の第２の局面としての半導体装置は、半導体基板上の層間絶縁膜に形成されたトレンチと、前記トレンチ内に形成された配線と、前記配線上に形成され、当該配線と共に前記トレンチ内に形成された窒化シリコンのライナー膜とを備えるものである。
【００１１】
本発明の第３の局面としての半導体装置の製造方法は、（ａ）半導体基板上の層間絶縁膜にトレンチを形成する工程と、（ｂ）前記トレンチ内に配線を形成する工程と、（ｃ）前記配線の上面が前記層間絶縁膜の上面よりも低くなるように、前記配線の上部を除去する工程と、（ｄ）前記層間絶縁膜および前記配線上に、窒化シリコンのライナー膜を形成する工程とを備えるものである。
【発明の効果】
【００１２】
本発明の第１の局面および第３の局面によれば、配線の上面が層間絶縁膜の上面よりも低く形成されるため、その上に形成されるライナー膜は平面的にならず段差が生じる。そのため、隣接する配線間の実質的な距離（ライナー膜に沿った距離）を長くすることができる。よって、配線からライナー膜に沿った横方向へ銅が拡散することによるＴＤＤＢの発生を抑制でき、半導体装置の信頼性の向上に寄与できる。また配線間容量を低減できるため、半導体装置の高速動作化に寄与できる。
【００１３】
本実施の形態の第２の局面によれば、ライナー膜は配線上面のみに配設され、層間絶縁膜の上面上には残存しないため、配線間にライナー膜と層間絶縁膜との界面が形成されず、配線から横方向へ銅が拡散することを抑制でき、ＴＤＤＢの発生を抑えることができる。また、隣接する配線間の容量がライナー膜の影響で増大することを防止でき、半導体装置の動作の高速化に寄与できる。
【発明を実施するための最良の形態】
【００１４】
＜実施の形態１＞
図１は本発明の実施の形態１に係る半導体装置の製造方法を示す図である。以下、同図を参照し、本実施の形態に係る半導体装置の構造およびその製造方法について説明する。
【００１５】
まず、半導体基板（不図示）上に形成された例えば酸化シリコンの第１層間絶縁膜１０を選択的にエッチングして、トレンチ１１を形成する（図１（ａ））。必要に応じてバリアメタル（不図示）を堆積した後、配線材としての銅を堆積し、ＣＭＰ（Chemical Mechanical Polishing）により第１層間絶縁膜１０上の余剰な銅を除去することで、トレンチ１１内に第１配線１２を形成する（図１（ｂ））。
【００１６】
そして、例えば硫酸過水（硫酸と過酸化水素水の混合液）を用いたウェットエッチングにより、第１配線１２の上面部分を選択的に除去し、トレンチ１１内の第１配線１２の厚さが、当該トレンチ１１の深さよりも小さくなるようにする。即ち、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低くなるようにする（図１（ｃ））。その後、スパッタ法により窒化シリコン膜を全面に堆積させることで、第１層間絶縁膜１０および第１配線１２上にライナー膜１３を形成する（図１（ｄ））。なお、図１（ｄ）においては、第１層間絶縁膜１０は角が取れた形状となっているが、これはスパッタ法に伴うスパッタエッチによるものである。
【００１７】
ライナー膜１３の形成後、その上に酸化シリコンの第２絶縁膜２０を形成し、当該第２絶縁膜２０を選択的にエッチングしてビアホール２１および配線用のトレンチ２２を形成する（図１（ｅ））。このときライナー膜１３はエッチングストッパとして機能する。ビアホール２１内のライナー膜１３を除去した後、バリアメタル（不図示）および配線材としての銅を堆積してビアホール２１およびトレンチ２２を埋める。そしてＣＭＰにより第２絶縁膜２０上の余剰な銅を除去することにより、ビア２３および第２配線２４が形成される（図１（ｆ））。
【００１８】
本実施の形態によれば、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低く形成されるため、その上に形成されるライナー膜１３は平面的にならず段差が生じる。そのため、隣接する第１配線１２間の実質的な距離（ライナー膜１３に沿った距離）を長くすることができる。よって、ライナー膜１３に沿った横方向への銅の拡散によるＴＤＤＢの発生を抑制でき、半導体装置の信頼性の向上に寄与できる。また配線間容量を低減できるため、半導体装置の高速動作化に寄与できる。また、図２のようにビア２３の位置がずれた場合においても有効である。
【００１９】
＜実施の形態２＞
図３は本発明の実施の形態２に係る半導体装置の製造方法を示す図である。同図において、図１に示したものと同様の要素には同一符号を付してある。以下、図３を参照し、本実施の形態に係る半導体装置の構造およびその製造方法について説明する。
【００２０】
まず、実施の形態１と同様に、第１層間絶縁膜１０に形成したトレンチ１１内に第１配線１２を形成し、その後、第１配線１２の上面部分を選択的に除去して、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低くなるようにする（図３（ａ））。そして、第１層間絶縁膜１０および第１配線１２上にライナー膜１３を形成する（図３（ｂ））。
【００２１】
本実施の形態では、ライナー膜１３の形成後、ＣＭＰにより第１層間絶縁膜１０上のライナー膜１３を除去して、ライナー膜１３が第１配線１２の上面のみに残存するようにする（図３（ｂ））。結果として図３（ｂ）のように、ライナー膜１３が、第１配線１２と共にトレンチ１１内に埋め込まれた構造となる。
【００２２】
その後は実施の形態１で図１（ｅ），（ｆ）を用いて説明した工程と同様に、全面に酸化シリコンの第２絶縁膜２０を形成し、その内部にビア２３および第２配線２４を埋め込み形成する（図３（ｄ））。
【００２３】
本実施の形態によれば、ライナー膜１３は第１配線１２上面のみに配設され、第１層間絶縁膜１０の上面上には残存しないため、第１配線１２間にライナー膜１３と第１層間絶縁膜１０との界面が形成されず、横方向への銅の拡散を抑制できＴＤＤＢの発生を抑えることができる。また、隣接する第１配線１２間の容量を低減でき、半導体装置の動作の高速化に寄与できる。
【００２４】
＜実施の形態３＞
図４は本発明の実施の形態３に係る半導体装置の製造方法を示す図である。同図において、図１に示したものと同様の要素には同一符号を付してある。以下、図４を参照し、本実施の形態に係る半導体装置の構造およびその製造方法について説明する。
【００２５】
まず、実施の形態１と同様に、第１層間絶縁膜１０に形成したトレンチ１１内に第１配線１２を形成し、その後、第１配線１２の上面部分を選択的に除去して、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低くなるようにする（図４（ａ））。
【００２６】
ここで本実施の形態では、第１層間絶縁膜１０の上面をエッチングする。第１層間絶縁膜１０はエッジ部分から高いレートでエッチングされるため、上面に丸みを持った形状となる（図４（ｂ））。あるいはこのエッチング工程に代えて、第１配線１２を形成する際のＣＭＰにおいて、銅の研磨レートを高くしてオーバーポリッシングを行ってもよい。その場合も、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低くなり、且つ、第１層間絶縁膜１０の上面が丸みを持つ図４（ｂ）と同様の形状が得られる。
【００２７】
その後、第１層間絶縁膜１０および第１配線１２上にライナー膜１３を形成する（図４（ｃ））。そして、ＣＭＰにより第１層間絶縁膜１０上のライナー膜１３を除去する。第１層間絶縁膜１０の上面が丸みを持っているため、第１配線１２は第１層間絶縁膜１０の高い部分（即ち中央部分）から研磨され、ライナー膜１３はその部分で分断される（図４（ｄ））。
【００２８】
その後は実施の形態１で図１（ｅ），（ｆ）を用いて説明した工程と同様に、全面に酸化シリコンの第２絶縁膜２０を形成し、その内部にビア２３および第２配線２４を埋め込み形成する（図４（ｅ））。
【００２９】
上記の実施の形態２のように、第１層間絶縁膜１０の上面が平坦な場合、ライナー膜１３の膜厚にばらつきがあると、第１層間絶縁膜１０上でライナー膜１３が分断されずに薄く残存する部分ができ、そうなると本発明の効果が充分に得られなくなる。本実施の形態では、実施の形態２に比較して、ライナー膜１３を第１層間絶縁膜１０上で確実に分断することができ、半導体装置のさらなる信頼性向上を図ることができる。
【００３０】
なお本実施の形態においては、分断されたライナー膜１３の間隔、即ち図４（ｄ）の工程における第１層間絶縁膜１０上面の露出幅Ｗ１が広いほど、銅の横方向の拡散を抑制できると共に、第１配線１２間の容量を低減することができる。当該幅Ｗ１は、第１配線１２の間隔Ｗ２の１／２以上であることが望ましい。
【００３１】
＜実施の形態４＞
図５は本発明の実施の形態４に係る半導体装置の製造方法を示す図である。同図において、図１に示したものと同様の要素には同一符号を付してある。以下、図５を参照し、本実施の形態に係る半導体装置の構造およびその製造方法について説明する。
【００３２】
まず、実施の形態１と同様に、第１層間絶縁膜１０に形成したトレンチ１１内に第１配線１２を形成し、その後、第１配線１２の上面部分を選択的に除去して、第１配線１２の上面が第１層間絶縁膜１０の上面よりも低くなるようにする（図５（ａ））。
【００３３】
ここで本実施の形態では、第１層間絶縁膜１０および第１配線１２上に酸化シリコン膜１５を形成し、続いて第１配線１２間の第１層間絶縁膜１０上の所定の位置にレジストパターン１６を形成する（図５（ｂ））。そしてレジストパターン１６をマスクにするエッチングにより、酸化シリコン膜１５を選択的に除去することで、第１配線１２間の第１層間絶縁膜１０上に酸化シリコン膜１５のパターン１５ａ（以下「酸化膜パターン１５ａ」と称す）を形成する（図５（ｃ））。
【００３４】
その後、第１層間絶縁膜１０および第１配線１２上にライナー膜１３を形成する（図５（ｄ））。そして、酸化膜パターン１５ａの上面が露出するように、ＣＭＰによりライナー膜１３を除去する。その結果、ライナー膜１３は酸化膜パターン１５ａの形成領域で分断されることとなる（図５（ｅ））。言い換えれば、酸化シリコン膜１５が配設された領域が、ライナー膜１３が分断された領域になる。
【００３５】
その後は実施の形態１で図１（ｅ），（ｆ）を用いて説明した工程と同様に、全面に酸化シリコンの第２絶縁膜２０を形成し、その内部にビア２３および第２配線２４を埋め込み形成する（図５（ｆ））。
【００３６】
本実施の形態によれば、ライナー膜１３を分断させたい位置に、予め酸化膜パターン１５ａを形成しておけば、その部分で確実にライナー膜１３を分断することができ、半導体装置のさらなる信頼性向上を図ることができる。また、実施の形態２，３と比較して、酸化膜パターン１５ａの膜厚の分だけ、ライナー膜１３のＣＭＰ量のマージンを大きくなるという効果が得られる。
【００３７】
本実施の形態においても、分断された第１配線１２の間隔、即ち酸化膜パターン１５ａの幅Ｗ３（図５（ｅ）参照）が広いほど、銅の横方向の拡散を抑制できる。当該幅Ｗ３は、第１配線１２の間隔Ｗ４の１／２以上であることが望ましい。
【００３８】
また本実施の形態では、パターン１５ａの材料を酸化シリコン膜としたが、それに限られるものではない。例えばlow-k膜など、ライナー膜１３（窒化シリコン）よりも誘電率の低い絶縁材料を用いてパターン１５ａを形成すれば、第１配線１２間の容量を低減することができる。また、パターン１５ａをポリシリコン膜を用いて形成してもよい。ポリシリコンは導体であるため配線慣用量の低減の作用は得られないが、銅の横方向の拡散を防止することは可能である。また形成が比較的容易であるという利点もある。
【図面の簡単な説明】
【００３９】
【図１】実施の形態１に係る半導体装置の製造方法を示す図である。
【図２】実施の形態１の効果を説明するための図である。
【図３】実施の形態２に係る半導体装置の製造方法を示す図である。
【図４】実施の形態３に係る半導体装置の製造方法を示す図である。
【図５】実施の形態４に係る半導体装置の製造方法を示す図である。
【符号の説明】
【００４０】
１０  第１層間絶縁膜、１１  トレンチ、１２  第１配線、１３  ライナー膜、１５  酸化シリコン膜、１５ａ  酸化膜パターン、１６  レジストパターン、２０  第２絶縁膜、２１  ビアホール、２２  トレンチ、２３  ビア、２４  第２配線。
【図１】
2007129069.tif 000003
【図２】
2007129069.tif 000004
【図３】
2007129069.tif 000005
【図４】
2007129069.tif 000006
【図５】
2007129069.tif 000007