(57)【要約】【課題】イメージセンサからの撮像信号のサンプリングタイミングを温度変化・個体ばらつきに対応させる。【解決手段】映像ブランキング期間に画像信号Ｓｐに代えて較正用信号Ｓｃを生成するイメージセンサ２０と、イメージセンサからの撮像信号のサンプリングを行いＡ／Ｄ変換した後に画像表示信号を生成する画像信号処理回路５と、イメージセンサを駆動する制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路８と、タイミング信号発生回路からのプリサンプリングパルスを遅延させてサンプリングパルスＳ１，Ｓ２を生成し画像信号処理回路５に送出するサンプリングパルス用遅延調整回路９ｂと、画像信号処理回路による較正用信号のＡ／Ｄ変換値に基づいてサンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号αを生成する較正制御回路１１を備える。【選択図】図１
2007208805.tif 000002
【特許請求の範囲】
【請求項１】
映像ブランキング期間において、画像信号に代えて較正用信号を生成出力するイメージセンサと、
前記イメージセンサからの撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する画像信号処理回路と、
前記イメージセンサを駆動するための制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路と、
前記タイミング信号発生回路からの前記プリサンプリングパルスを遅延させてサンプリングパルスを生成し前記画像信号処理回路に送出するサンプリングパルス用遅延調整回路と、
前記画像信号処理回路による前記較正用信号のアナログ−デジタル変換値に基づいて前記サンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号を生成出力する較正制御手段とを備えた撮像装置。
【請求項２】
前記イメージセンサは、前記画像信号の周期と同一または整数倍の周期の較正用信号を生成出力する請求項１に記載の撮像装置。
【請求項３】
前記イメージセンサは、画像信号の振幅最大値よりも大きい振幅となる状態で前記較正用信号を生成するように構成されている請求項１または請求項２に記載の撮像装置。
【請求項４】
前記画像信号処理回路は、前記映像ブランキング期間において前記較正用信号に対する増幅率を一定とする請求項１から請求項３までのいずれかに記載の撮像装置。
【請求項５】
前記較正制御手段は、複数ラインにつき互いに位相を異にする較正用サンプリングパルスで、各ラインごとに複数回にわたってサンプリングされた前記較正用信号のデジタル値の平均値を求め、それら複数ラインの平均値のうち最大となる較正用サンプリングパルスの位相を最適タイミングとして、この最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成する請求項１から請求項４までのいずれかに記載の撮像装置。
【請求項６】
前記較正制御手段は、複数の画像フィールドについての前記最適タイミングのうちで最多の最適タイミングを求め、この最多の最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成する請求項５に記載の撮像装置。
【請求項７】
前記較正制御手段は、あらかじめ出力画像での画質より調整した補正量を加味して前記遅延調整信号を生成する請求項１から請求項６までのいずれかに記載の撮像装置。
【請求項８】
前記サンプリングパルス用遅延調整回路は、あらかじめ出力画像での画質より調整した補正量を前記遅延量に加味する請求項１から請求項６までのいずれかに記載の撮像装置。
【請求項９】
前記サンプリングパルス用遅延調整回路は、前記遅延調整信号に基づいて前記画像信号処理回路での動作用クロックの遅延量も追随させて自動設定する請求項１から請求項８までのいずれかに記載の撮像装置。
【請求項１０】
被写体の光学像を光電変換して画像信号を生成出力する撮像回路主部と、
前記撮像回路主部からの前記画像信号を増幅して出力する出力アンプと、
周期性をもつ較正用信号を生成出力する較正用信号生成部と、
垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力する較正用信号制御部と、
前記較正用信号生成部の出力端子と前記出力アンプの入力端子との間に挿入され、前記較正用信号制御部からの前記出力期間制御信号によって制御される制御トランジスタとを備えたイメージセンサ。
【請求項１１】
前記較正用信号は、その周期が前記画像信号の周期と同一または整数倍に設定されている請求項１０に記載のイメージセンサ。
【請求項１２】
前記較正用信号は、その振幅が前記画像信号の振幅最大値よりも大きく設定されている請求項１０または請求項１１に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ（Charge Coupled Device：電荷結合素子）やＭＯＳ（MetalOxide Semiconductor）などのイメージセンサを使用した撮像装置およびイメージセンサに関するものである。
【背景技術】
【０００２】
従来のイメージセンサを使用した撮像装置において、イメージセンサが撮像信号を出力できるようにするために、画像処理ＤＳＰ（Digital Signal Processor）で、ＳＳＧ（Synchronous Signal Generator）などのタイミング信号発生回路にて水平・垂直制御パルスを発生させるとともに、イメージセンサからのアナログの撮像信号をサンプリングするためにサンプリングパルスをタイミング信号発生回路にて生成する。サンプリングパルスはイメージセンサからの撮像信号の振幅を確保してＳ／Ｎ比を上げ、かつ画像にノイズが現れにくい状態にするために、遅延調整回路により一定時間遅延させるようにしている。この遅延値は実験により決めていた。
【０００３】
図１１は従来の撮像装置の構成を示すブロック図である。図１１を用いて画像処理ＤＳＰ３０とイメージセンサ２０の信号の流れを説明する。ＰＬＬ（Phase Locked Loop）回路７は外部クロックＣＫを入力して、クロック周波数を高速化し、これをタイミング信号発生回路８の基本クロックＣＫ′とする。タイミング信号発生回路８では、基本クロックＣＫ′に基づいて各種のタイミング信号を生成出力する。タイミング信号発生回路８で生成されたタイミング信号は、水平・垂直パルス用遅延調整回路９ａ、サンプリングパルス用遅延調整回路９ｂおよびデジタル映像出力用遅延調整回路９ｃによって遅延される。すなわち、水平・垂直パルス用遅延調整回路９ａは、タイミング信号発生回路８からのタイミング信号を入力し、所定の一定時間遅延させてイメージセンサ２０を駆動するための水平・垂直制御パルスＰ１を生成出力する。サンプリングパルス用遅延調整回路９ｂは、タイミング信号発生回路８からの第１のプリサンプリングパルスｐＳ１、第２のプリサンプリングパルスｐＳ２を入力し、所定の一定時間遅延させて第１のサンプリングパルスＳ１、第２のサンプリングパルスＳ２を生成して画像信号処理回路５におけるＣＤＳ（CorrelatedDouble Sampling）回路１に出力するとともに、プリＡＤクロックｐＣＫを入力し、所定の一定時間遅延させてＡＤクロックＣＫ２を生成してＧＣＡ（GainControl Amp）回路２およびＡＤＣ（Analog to Digital Converter）回路３に出力する。デジタル映像出力用遅延調整回路９ｃは、タイミング信号発生回路８からの遅延調整用クロックを所定の一定時間遅延させて遅延調整用クロックＣＫ３を生成して映像出力回路６に出力する。水平・垂直制御パルスＰ１はセンサ制御出力回路１０を経由して画像処理ＤＳＰ３０からイメージセンサ２０に送られ、イメージセンサ２０を駆動する。イメージセンサ２０からは撮像信号Ｓ０が出力される。アナログの撮像信号Ｓ０は、画像信号処理回路５におけるＣＤＳ回路１で第１および第２のサンプリングパルスＳ１，Ｓ２によりサンプリングされた後、ＧＣＡ回路２で増幅され、ＡＤＣ回路３でデジタル信号に変換される。以降、信号処理ロジック回路４で画像表示用の信号が生成され、映像出力回路６を経由して、デジタル映像出力Ｄ１として画像処理ＤＳＰ３０から出力される。
【０００４】
図１２は上記した各パルス、クロックの波形図である。サンプリングパルス用遅延調整回路９ｂにより、第１のプリサンプリングパルスｐＳ１、第２のプリサンプリングパルスｐＳ２、プリＡＤクロックｐＣＫは、基本クロックＣＫ′の３周期分遅延されてそれぞれ第１のサンプリングパルスＳ１、第２のサンプリングパルスＳ２、ＡＤクロックＣＫ２となる。
【０００５】
第１のサンプリングパルスＳ１、第２のサンプリングパルスＳ２はＣＤＳ回路１の２相クロックとして使用され、ＡＤクロックＣＫ２はＧＣＡ回路２やＡＤＣ回路３のクロックとして使用される。基本クロックＣＫ′の１６周期で第１および第２のサンプリングパルスＳ１，Ｓ２の１周期となるようにしており、これを便宜上、低速のクロック周期ＴＬとし、基本クロックＣＫ′の１周期を高速のクロック周期ＴＨとする。
【０００６】
図１３は画像処理ＤＳＰ３０の入出力信号波形の抜粋図である。電荷リセットパルスＲＳＴ、第１の水平転送パルスＨ１、第２の水平転送パルスＨ２は図１１の水平・垂直制御パルスＰ１に相当する。イメージセンサ２０からの撮像信号Ｓ０、動作用クロックＣＫ１、デジタル映像出力Ｄ１も示している。第１のサンプリングパルスＳ１の立ち上がりエッジで撮像信号Ｓ０（画像信号）をサンプリングし、第２のサンプリングパルスＳ２の立ち上がりエッジで撮像信号Ｓ０をサンプリングし、両者の差分信号がサンプル信号としてＧＣＡ回路２に送られ、ＧＣＡ回路２で増幅され、ＡＤＣ回路３でデジタル信号に変換される。
【０００７】
図１４はイメージセンサ２０からの撮像信号Ｓ０に対するサンプリング状態の常温動作例と高温動作例である。
【０００８】
撮像信号Ｓ０に対するサンプリング位置が常温と高温では異なっている。ＣＤＳ回路１では、第１のサンプリングパルスＳ１と第２のサンプリングパルスＳ２の２相クロックでサンプリングされた差分を出力するが、図１４の例では、常温時に対して、高温時は撮像信号Ｓ０の位相に遅れが生じる結果、サンプリング値が異なり、差分が小さくなってしまい、画質劣化を招くおそれがある。
【０００９】
さらに、半導体チップには個体プロセスばらつきが存在し、画像処理ＤＳＰ３０のチップとイメージセンサ２０のチップを互いに特性が合致するように選別して組み合わせるのは至難の業である。また出荷時に一品一品の調整を施すのは工程がかさみ、コストアップを招く。
【００１０】
従来のイメージセンサを使用した撮像装置において、動作中の環境温度の変化があってもセンサ出力信号をサンプリングするタイミングを適切に維持できるようにするために、画像処理ＤＳＰ側に実際の遅延調整回路とは別に遅延量測定回路なるものを備え、測定した遅延量を反映して遅延調整回路に設定するようにしたものがある（例えば、特許文献１参照）。
【特許文献１】特開２０００−２４４８０４号公報（第４−５頁、第１−４図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来方式の撮像装置に使用される画像処理ＤＳＰでは、画像処理ＤＳＰとは別の半導体チップとなるイメージセンサからの信号によってサンプリングパルスの遅延量を補正する手段がないので、イメージセンサからの撮像信号の温度変化や個体プロセスばらつきにサンプリングパルスの設定タイミングが正確には追随できていないという課題がある。画像処理ＤＳＰ側に遅延量測定回路を備えたものでも同様である。
【００１２】
本発明は、このような事情に鑑みて創作したものであり、イメージセンサでの温度変化さらには個体プロセスばらつきにも対応して常に適切なタイミングでイメージセンサからの撮像信号をサンプリングして良好な画像を撮像することができる撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明による撮像装置は、
映像ブランキング期間において、画像信号に代えて較正用信号を生成出力するイメージセンサと、
前記イメージセンサからの撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する画像信号処理回路と、
前記イメージセンサを駆動するための制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路と、
前記タイミング信号発生回路からの前記プリサンプリングパルスを遅延させてサンプリングパルスを生成し前記画像信号処理回路に送出するサンプリングパルス用遅延調整回路と、
前記画像信号処理回路による前記較正用信号のアナログ−デジタル変換値に基づいて前記サンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号を生成出力する較正制御手段とを備えたものである。
【００１４】
この構成において、タイミング信号発生回路は制御パルスを生成してイメージセンサに送出し、イメージセンサを駆動する。また、タイミング信号発生回路はプリサンプリングパルスを生成し、サンプリングパルス用遅延調整回路に送出する。サンプリングパルス用遅延調整回路はプリサンプリングパルスを遅延してサンプリングパルスを生成し、画像信号処理回路に送出する。画像信号処理回路はイメージセンサからの撮像信号を入力し、サンプリングパルスを用いて撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する。さらに、イメージセンサは映像ブランキング期間において、特別に較正用信号を生成出力する。この較正用信号が画像信号処理回路においてサンプリングされ、較正制御手段に与えられる。較正制御手段はサンプリングされた較正用信号に基づいて遅延調整信号を生成し、サンプリングパルス用遅延調整回路がプリサンプリングパルスを遅延してサンプリングパルスを生成するときの遅延量を制御し、最適化する。すなわち、イメージセンサからの撮像信号のサンプリングのタイミングを常に最適化することができる。その結果として、イメージセンサと画像処理ＤＳＰとが互いに別チップとなっていても、温度変化や個体ばらつきに良好に対応し、サンプリングタイミングのずれに起因する画像劣化を抑制することができる。
【００１５】
上記構成において、前記イメージセンサは、前記画像信号の周期と同一または整数倍の周期の較正用信号を生成出力するという態様がある。実際に出力される画像に悪影響を与えることなく、イメージセンサの温度変化および個体プロセスばらつきを精度良く較正できる。また、周期が同一または整数倍であるので、較正用信号に対する信号処理においても追加拡張が容易である。
【００１６】
上記構成において、前記イメージセンサは、画像信号の振幅最大値よりも大きい振幅となる状態で前記較正用信号を生成するように構成されているという態様がある。画像信号の振幅は、暗い画像の場合は小さく、明るい画像の場合は大きくなるが、較正用信号の振幅を常に画像信号の振幅最大値よりも大きくすることにより、ノイズの影響を抑制しＳ／Ｎ比を上げるようにしているので、較正を正確に行うことができる。
【００１７】
また上記構成において、前記画像信号処理回路は、前記映像ブランキング期間において前記較正用信号に対する増幅率を一定とするという態様がある。これは、画像信号処理回路にＧＣＡ回路が含まれている場合を想定している。映像有効期間において、画像が暗くて画像信号の振幅が小さいときはＧＣＡ回路にて増幅率を上げ、逆に画像が明るくて画像信号の振幅が大きいときはＧＣＡ回路の増幅率は上げすぎないような構成がとられる。その結果として、ＧＣＡ回路の増幅率は常に一定であるということはなく、時系列的に絶えず変化している。しかし、このままであると、映像ブランキング期間での較正用信号のサンプル信号値は、その時々のＧＣＡ回路の増幅率に従って変化しまうことになる。これでは、不都合をきたすことになる。そこで、映像ブランキング期間においては、ＧＣＡ回路の増幅率を一定にすることにより、較正用信号のサンプリングひいては遅延調整信号の生成を正確なものにすることができる。
【００１８】
また上記構成において、前記較正制御手段は、複数ラインにつき互いに位相を異にする較正用サンプリングパルスで、各ラインごとに複数回にわたってサンプリングされた前記較正用信号のデジタル値の平均値を求め、それら複数ラインの平均値のうち最大となる較正用サンプリングパルスの位相を最適タイミングとして、この最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成するという態様がある。イメージセンサからの撮像信号にはノイズが重畳されることから、一度のサンプリングだけで遅延調整量を設定すると誤差が出る。そこで、各ラインにつき複数回サンプリングを行い、平均値を求め、それら複数ラインの平均値のうち最大となる較正用サンプリングパルスの位相を最適タイミングとして、この最適タイミングに応じた遅延量をサンプリングパルス用遅延調整回路に設定することにより、サンプリングの最適タイミングを設定することができる。
【００１９】
また上記構成において、前記較正制御手段は、複数の画像フィールドについての前記最適タイミングのうちで最多の最適タイミングを求め、この最多の最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成するという態様がある。１ライン内での複数回のサンプリングのみならず、複数の画像フィールドでの結果からも判断することにより、さらに最適なサンプリングのタイミングを設定することができる。
【００２０】
また上記構成において、前記較正制御手段は、あらかじめ出力画像での画質より調整した補正量を加味して前記遅延調整信号を生成するという態様がある。また、前記サンプリングパルス用遅延調整回路は、あらかじめ出力画像での画質より調整した補正量を前記遅延量に加味するという態様もある。画像信号処理では様々なクロックを使用してアナログ−デジタル変換回路、センサ制御出力回路、信号処理ロジック回路、映像出力回路などが動作している。そのため、較正用信号を使用して決定した遅延調整信号による遅延量の調整だけでは、実際の出力画像が必ずしも好ましいとは限らない。そこで、あらかじめ出力画像での画質を見て調整しておいた補正量を加味してサンプリングパルスの遅延量を調整することにより、良好な画像を得ることができる。
【００２１】
また上記構成において、前記サンプリングパルス用遅延調整回路は、前記遅延調整信号に基づいて前記画像信号処理回路での動作用クロックの遅延量も追随させて自動設定するという態様がある。画像信号処理回路での信号処理ロジック回路の動作用クロックのタイミングをサンプリングパルスのタイミングに対して同時もしくは近いタイミングにしてしまうと、信号処理ロジック回路でのノイズがＣＤＳ回路やＧＣＡ回路やＡＤＣ回路といったアナログ回路に重畳されて画像信号が劣化してしまう。そこで、サンプリングパルスの遅延量の調整とともに、画像信号処理回路での信号処理ロジック回路の動作用クロックのタイミングも追随させて調整することにより、画像信号の劣化を防ぐことができる。
【００２２】
本発明によるイメージセンサは、
被写体の光学像を光電変換して画像信号を生成出力する撮像回路主部と、
前記撮像回路主部からの前記画像信号を増幅して出力する出力アンプと、
周期性をもつ較正用信号を生成出力する較正用信号生成部と、
垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力する較正用信号制御部と、
前記較正用信号生成部の出力端子と前記出力アンプの入力端子との間に挿入され、前記較正用信号制御部からの前記出力期間制御信号によって制御される制御トランジスタとを備えたものである。
【００２３】
この構成において、映像ブランキング期間において、較正用信号生成部は較正用信号を生成出力して制御トランジスタに出力する。較正用信号制御部は垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力し、制御トランジスタの導通制御を行う。この結果、垂直水平両ブランキング期間に限って、較正用信号が制御トランジスタから出力アンプへと出力される。このとき、映像ブランキング期間であるので画像信号は生成されない。したがって、イメージセンサから画像処理ＤＳＰに出力されるのは、較正用信号のみとなる。画像信号を生成出力するイメージセンサのチップと同一チップにおいて較正用信号を生成出力させ、かつ同一の出力アンプより出力させるため、イメージセンサの温度変化および個体プロセスばらつきを正しく反映した較正用信号を得ることができる。
【００２４】
上記のイメージセンサの構成において、前記較正用信号は、その周期が前記画像信号の周期と同一または整数倍に設定されているという態様がある。実際に出力される画像に悪影響を与えることなく、イメージセンサの温度変化および個体プロセスばらつきを精度良く較正できる。また、周期が同一または整数倍であるので、較正用信号に対する信号処理においても追加拡張が容易である。
【００２５】
また上記のイメージセンサの構成において、前記較正用信号は、その振幅が前記画像信号の振幅最大値よりも大きく設定されているという態様がある。画像信号の振幅は、暗い画像の場合は小さく、明るい画像の場合は大きくなるが、較正用信号の振幅を常に画像信号の振幅最大値よりも大きくすることにより、ノイズの影響を抑制しＳ／Ｎ比を上げるようにしているので、較正を正確に行うことができる。
【発明の効果】
【００２６】
本発明によれば、イメージセンサで特別に生成した較正用信号を画像処理ＤＳＰの画像信号処理回路に送り、その較正用信号に対するサンプリングおよびＡ／Ｄ変換に基づいて較正制御手段が遅延調整信号を生成し、サンプリングパルス用遅延調整回路の遅延量を調整するように構成したので、イメージセンサからの撮像信号のサンプリングのタイミングを常に最適化することができる。その結果として、イメージセンサと画像処理ＤＳＰとが互いに別チップとなっていても、温度変化や個体プロセスばらつきに対応して常に適切なタイミングでイメージセンサからの撮像信号をサンプリングし、良好な画像を撮像することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明にかかわる撮像装置の実施の形態を図面に基づいて詳細に説明する。
【００２８】
図１は本発明の実施の形態における撮像装置の構成を示すブロック図である。図１において、２０は被写体の光学像を光電変換して撮像信号Ｓ０つまり画像信号Ｓｐを生成出力するとともに、映像ブランキング期間には特別の較正用信号Ｓｃを画像信号Ｓｐに代えて出力するイメージセンサ、３０はイメージセンサ２０から入力されてくる撮像信号Ｓ０（画像信号Ｓｐと較正用信号Ｓｃ）を画像処理する画像処理ＤＳＰである。イメージセンサ２０と画像処理ＤＳＰ３０とは互いに別チップとなっている。１はＣＤＳ回路、２はＧＣＡ回路、３はＡＤＣ回路、４は信号処理ロジック回路、５はＣＤＳ回路１、ＧＣＡ回路２、ＡＤＣ回路３および信号処理ロジック回路４からなる画像信号処理回路である。６は映像出力回路、７は外部クロックＣＫを入力してクロック周波数を高速化し、基本クロックＣＫ′を生成出力するＰＬＬ回路、８はＰＬＬ回路７からの基本クロックＣＫ′に基づいて各種のタイミング信号を生成出力するタイミング信号発生回路である。このタイミング信号発生回路８は、ＳＳＧ（Synchronous Signal Generator）で構成されている。
【００２９】
９ａはタイミング信号発生回路８からのタイミング信号を入力し、所定の一定時間遅延させてイメージセンサ２０を駆動するための水平・垂直制御パルスＰ１を生成する水平・垂直制御パルス用遅延調整回路、９ｂはタイミング信号発生回路８からの第１のプリサンプリングパルスｐＳ１、第２のプリサンプリングパルスｐＳ２を入力し、所定の一定時間遅延させて第１のサンプリングパルスＳ１、第２のサンプリングパルスＳ２を生成してＣＤＳ回路１に出力するとともに、プリＡＤクロックｐＣＫを入力し、所定の一定時間遅延させてＡＤクロックＣＫ２を生成してＧＣＡ回路２およびＡＤＣ回路３に出力するサンプリングパルス用遅延調整回路、９ｃはタイミング信号発生回路８からの遅延調整用クロックを所定の一定時間遅延させて遅延調整用クロックＣＫ３を生成して映像出力回路６に出力するデジタル映像出力用遅延調整回路である。
【００３０】
１０は水平・垂直制御パルスＰ１をイメージセンサ２０に出力するセンサ制御出力回路、１１は画像信号処理回路５における較正用信号Ｓｃについての２相クロックでのサンプル信号のＡＤ値（アナログ−デジタル変換値）に基づいて、サンプリングパルス用遅延調整回路９ｂの遅延量を調整するための遅延調整信号αを生成出力する較正制御回路である。サンプリングパルス用遅延調整回路９ｂは、較正制御回路１１からの遅延調整信号αに基づいて遅延量を調整し、その調整された遅延量のもとでタイミング信号発生回路８からのタイミング信号を遅延させて第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２を生成するように構成されている。
【００３１】
上記構成の撮像装置において、画像処理ＤＳＰ３０とイメージセンサ２０での信号の流れを説明する。
【００３２】
外部クロックＣＫをＰＬＬ回路７でクロック周波数を高速化し、これをタイミング信号発生回路８の基本クロックＣＫ′とする。タイミング信号発生回路８は、各種のタイミング信号を生成出力する。タイミング信号発生回路８で生成されたタイミング信号は、水平・垂直制御パルス用遅延調整回路９ａ、サンプリングパルス用遅延調整回路９ｂ、デジタル映像出力用遅延調整回路９ｃに入力される。水平・垂直制御パルス用遅延調整回路９ａが入力したタイミング信号を所定の一定時間遅延させて水平・垂直制御パルスＰ１を生成する。この水平・垂直制御パルスＰ１はセンサ制御出力回路１０を経由して画像処理ＤＳＰ３０からイメージセンサ２０に送られる。
【００３３】
イメージセンサ２０からは撮像信号Ｓ０が画像処理ＤＳＰ３０に送出される。具体的には、画像信号処理回路５におけるＣＤＳ回路１に送出される。イメージセンサ２０からの撮像信号Ｓ０は画像信号Ｓｐだけではなく、映像ブランキング期間における較正用信号Ｓｃも含んでいる。イメージセンサ２０は、映像ブランキング期間において、画像信号Ｓｐに代えて較正用信号Ｓｃを出力するように構成されている（これについては、図２を用いて後述する。）。サンプリングパルス用遅延調整回路９ｂが生成する第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２は画像信号処理回路５におけるＣＤＳ回路１に送出される。また、サンプリングパルス用遅延調整回路９ｂが生成するＡＤクロックＣＫ２は画像信号処理回路５におけるＧＣＡ回路２およびＡＤＣ回路３に送出される。
【００３４】
アナログ信号である撮像信号Ｓ０はＣＤＳ回路１において第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２の２相クロックによってサンプリングされ、両者の差分信号がサンプル信号としてＧＣＡ回路２に送られ、ＧＣＡ回路２で増幅され、ＡＤＣ回路３でデジタル信号に変換される。ＡＤＣ回路３でのデジタル出力信号は信号処理ロジック回路４に入力され、ここで画像表示用の信号が生成され、映像出力回路６を経由してデジタル映像出力Ｄ１として画像処理ＤＳＰ３０から出力される。
【００３５】
映像ブランキング期間においては、撮像信号Ｓ０は較正用信号Ｓｃとなっている。この較正用信号ＳｃがＣＤＳ回路１によって上記のように第１のサンプリングパルスＳ１によるサンプル結果と第２のサンプリングパルスＳ２によるサンプル結果との差分信号であるサンプル信号としてＧＣＡ回路２に送られ、さらにＡＤＣ回路３でアナログ−デジタル変換された後、較正制御回路１１に入力される。
【００３６】
較正制御回路１１は、較正用信号Ｓｃについての２相クロックでのサンプル信号のＡＤ値（アナログ−デジタル変換値）に基づいて、サンプリングパルス用遅延調整回路９ｂの遅延量を調整するための遅延調整信号αを生成出力する。サンプリングパルス用遅延調整回路９ｂでは、較正制御回路１１からの遅延調整信号αに基づいて遅延量を調整し、その調整された遅延量のもとでタイミング信号発生回路８からのタイミング信号を遅延させて第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２を生成する。
【００３７】
このように較正用信号Ｓｃに対する２相クロックでのサンプル信号のＡＤ値を判断して遅延調整信号αを生成し、遅延調整信号αに基づいて第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２の位相を制御するように構成してある。このことにより、後述するように、温度変化や個体ばらつきに起因して生じるサンプリングタイミングのずれを自動的に補正することができるようになる。
【００３８】
図２は、イメージセンサ２０の概略構成図である。イメージセンサ２０の撮像回路主部２１におけるフォトダイオードに入射された光は画像信号Ｓｐとなって出力アンプ２２を経由して撮像信号Ｓ０としてイメージセンサ２０から出力される。本実施の形態では、さらに、較正用信号生成部２３、較正用信号制御部２４および制御トランジスタ２５を追加している。較正用信号生成部２３の出力端子は制御トランジスタ２５を介して出力アンプ２２の入力端子に接続されている。較正用信号生成部２３は、イメージセンサ２０内で生成された第１および第２のサンプリングパルスＳ１，Ｓ２に対する較正電圧とリセット信号ＲＥＳＥＴと第１および第２の水平転送パルスＨ１，Ｈ２とより較正用信号Ｓｃを生成するように構成されている。較正用信号制御部２４は、垂直ブランキング信号ＶＢＬＫと水平ブランキング信号ＨＢＬＫとより、出力期間制御信号Ｓｔを生成し、制御トランジスタ２５のゲートに出力するようになっている。出力期間制御信号Ｓｔは、後述する図３の左上隅の垂直水平両ブランキング期間ＶＨｂを指定するための信号である。
【００３９】
画素有効期間では撮像回路主部２１からの画像信号Ｓｐが撮像信号Ｓ０として出力アンプ２２より出力され、映像ブランキング期間では制御トランジスタ２５からの較正用信号Ｓｃが撮像信号Ｓ０として出力アンプ２２より出力される。
【００４０】
このように、較正用信号Ｓｃもイメージセンサ２０のチップ内より発生させ、画像信号Ｓｐを出力させる出力アンプ２２から較正用信号Ｓｃも出力させるように構成しているため、較正用信号Ｓｃはイメージセンサ２０の温度変化および個体プロセスばらつきを反映したものとなっている。
【００４１】
上記において、イメージセンサ２０からの撮像信号Ｓ０として、映像ブランキング期間で較正用信号Ｓｃを生成出力することを説明した。ここで、較正用信号Ｓｃについて詳しく説明する。
【００４２】
図３は１フィールド分の画像信号を示す模式図である。映像信号は、１画像フィールド単位で垂直画素有効期間Ｖｐと垂直ブランキング期間Ｖｂとに分かれている。また、水平方向では、水平画素有効期間Ｈｐと水平ブランキング期間Ｈｂとに分かれている。イメージセンサ２０は、左上隅の垂直水平両ブランキング期間ＶＨｂで較正用信号Ｓｃを生成出力する。ただし、垂直画素および水平画素の有効期間以外であれば、どの時間領域で較正用信号Ｓｃを生成出力してもよい。
【００４３】
図４（ａ）に示すように、垂直ブランキング信号ＶＢＬＫが“Ｈ”レベルとなる垂直ブランキング期間Ｖｂでは、水平ブランキング期間Ｈｂと水平画素有効期間Ｈｐとが交互に繰り返される。水平ブランキング期間Ｈｂでは、水平ブランキング信号ＨＢＬＫが“Ｈ”レベルになる。
【００４４】
右側の垂直画素有効期間Ｖｐかつ水平画素有効期間Ｈｐの領域では、イメージセンサ２０からの撮像信号Ｓ０は画像信号Ｓｐとなる。また、垂直画素有効期間Ｖｐかつ水平ブランキング期間Ｈｂの領域では、暗電流Ｓｂとなる。水平ブランキング期間Ｈｂかつ垂直画素有効期間Ｖｐの領域でも、暗電流Ｓａとなる。暗電流となるのは、イメージセンサ２０への光の入射がないためである。垂直水平両ブランキング期間ＶＨｂ（ＶｂかつＨｂ）の領域では、通常では暗電流となるが、本発明の実施の形態では、この領域で較正用信号Ｓｃを生成出力する。
【００４５】
時間的順序に従うと、較正用信号Ｓｃ→暗電流Ｓａ→暗電流Ｓｂ→画像信号Ｓｐの循環となる。分かりやすく示すと、図５のようになる。較正用信号Ｓｃは、垂直水平両ブランキング期間ＶＨｂにだけ存在するもので、実際の可視画像には悪影響を与えることはない。
【００４６】
ここで、図６を用いて、較正用信号Ｓｃの振幅を画像信号Ｓｐの部分で得られる振幅の最大値よりも大きくすることについて説明する。図６は、画像信号処理回路５におけるＧＣＡ回路２での信号増幅の概略説明図である。
【００４７】
画素有効期間において、画像信号Ｓｐに対しては、ＧＣＡ回路２を動的に機能させる。すなわち、暗い箇所での被写体は画像として見えにくく、ＣＤＳ回路１に入力されてくる画像信号Ｓｐの振幅は小さくなるので、ＧＣＡ回路２の増幅率を自動的に上げる制御を行う。このように、入力されてくる画像信号Ｓｐの振幅の変化に応じてＧＣＡ回路２の増幅率は自動調整されるようになっている。つまり、ＧＣＡ回路２の増幅率は常に一定であるということはなく、時系列的に絶えず変化している。
【００４８】
しかし、このままであると、映像ブランキング期間での較正用信号Ｓｃを２相クロックでサンプリングした結果の差分のＡＤ値は、その時々のＧＣＡ回路２の増幅率に従って変化しまうことになる。これでは、不都合をきたすことになる。
【００４９】
そこで、較正用信号Ｓｃを扱う場合は、ＧＣＡ回路２の増幅率を常に一定にしておくようにする。図６の例では、較正用信号Ｓｃを扱う場合に、ＧＣＡ回路２での増幅率を１としている。増幅率を固定値にすることにより、較正用信号Ｓｃについての２相クロックでのサンプル信号のＡＤ値は、その基準値が常に一定の正確なデータとなる。そして、較正用信号Ｓｃの振幅を画像信号Ｓｐの部分で得られる振幅の最大値よりも大きくしてノイズの影響を抑制し、Ｓ／Ｎ比を上げるようにしているので、さらに正確な値の較正用信号Ｓｃについてのサンプル信号のＡＤ値を得ることができる。このことは、較正の精度アップに寄与する。
【００５０】
なお、増幅率を固定値とするのであれば、必ずしも１にする必要はなく、１未満でもなるべく大きな値にすればよい。
【００５１】
次に、サンプリングパルス用遅延調整回路９ｂにおける遅延量を調整することの動作について説明する。図７は較正用信号Ｓｃのサンプリング状態図、図８は１画像フィールド単位でのタイミング設定手順を示すフローチャートである。
【００５２】
ＣＤＳ回路１では、映像ブランキング期間における較正用信号Ｓｃに対して第１の較正用サンプリングパルスＣ１および第２の較正用サンプリングパルスＣ２の２相クロックを用いてサンプリングを行う。
【００５３】
図７において、ａ０からａ７までの８箇所を第１の較正用サンプリングパルスＣ１の立ち上がりエッジでのサンプリングポイント、ｂ０からｂ７までの８箇所を第２の較正用サンプリングパルスＣ２の立ち上がりエッジでのサンプリングポイントとする。第１の較正用サンプリングパルスＣ１および第２の較正用サンプリングパルスＣ２の周期は低速のクロック周期ＴＬである。これは、タイミング信号発生回路８の基本クロックＣＫ′の１６分周に対応している。タイミングの間隔は、高速のクロック周期ＴＨであり、低速のクロック周期ＴＬの１／１６の周期となっている。なお、このタイミングの間隔でなければならないというわけではない。
【００５４】
図８を用いて具体的に説明する。
【００５５】
垂直ブランキング期間Ｖｂにおいて、ＣＤＳ回路１は、水平１ライン目で較正用信号Ｓｃを第１および第２の較正用サンプリングパルスＣ１，Ｃ２の２相クロックでサンプリングすると、ポイントａ０とポイントｂ０でサンプリングされ、そのサンプリング結果の差分のサンプル信号がゲイン１に設定されたＧＣＡ回路２を通り、ＡＤＣ回路３でデジタル変換されたＡＤ値が得られる。較正用信号Ｓｃの１周期分で１つのＡＤ値が得られるが、このＡＤ値を２０周期分にわたって、累積し、平均値をとって、較正制御回路１１における第１のレジスタＲｅｇ０に格納する。
【００５６】
次に、水平２ライン目でも同様にして、ポイントａ１とポイントｂ１でのサンプリング結果の差分のＡＤ値の２０周期分の平均値を第２のレジスタＲｅｇ１に格納する。このときの第１および第２の較正用サンプリングパルスＣ１，Ｃ２は、１ライン目に対して高速のクロック周期ＴＨの１周期分だけ後方へシフトさせている。このシフトは以下同様に繰り返される。
【００５７】
次に、水平３ライン目でも同様にして、ポイントａ２とポイントｂ２でのサンプリング結果の差分のＡＤ値の２０周期分の平均値を第３のレジスタＲｅｇ２に格納する。
【００５８】
次に、水平４ライン目でも同様にして、ポイントａ３とポイントｂ３でのサンプリング結果の差分のＡＤ値の２０周期分の平均値を第３のレジスタＲｅｇ３に格納する。
【００５９】
以下同様にして、水平８ライン目まで進め、ポイントａ７とポイントｂ７でのサンプリング結果の差分のＡＤ値の２０周期分の平均値を第８のレジスタＲｅｇ７に格納する。
【００６０】
次いで、８つのレジスタＲｅｇ０〜Ｒｅｇ７に格納されているサンプル信号差分のＡＤ値の平均値が最大となる両較正用サンプリングパルスＣ１，Ｃ２のタイミングを当該の画像フィールドでの最適タイミングとする。図７の例で、これを２０回分の平均値とみなした場合、サンプル信号差分のＡＤ値の平均値が最大となるのは、サンプリングポイントａ３，ｂ３に対応するタイミングであり、これを最適タイミングとする。この最適タイミングに該当する２相クロックは、水平４ライン目に使用した両較正用サンプリングパルスＣ１，Ｃ２と決定できる。
【００６１】
イメージセンサ２０からの撮像信号Ｓ０には較正用信号Ｓｃを含めて常にノイズが重畳されている。一度のサンプリングだけで最適タイミングを決定すると誤差が出る。そこで、上記のように複数回のサンプリングを行うようにしている。これによって、最適タイミングの精度を高めることができる。
【００６２】
もし、上記の手順において、サンプル信号差分のＡＤ値の平均値が最大となるタイミングが複数箇所現れた場合には、該当のタイミングの中で時間帯の早い方にするとか、中間点のものにするなど、あらかじめ判断基準を決めておけばよい。
【００６３】
なお、上記において、ＡＤ値の平均値をとるときの測定回数を２０回としているが、必ずしもそれに限定されるものではなく、回数は適宜設定すればよい。
【００６４】
上記の説明は、１つの画像フィールドについてのものであったが、最適タイミングの精度をさらにアップさせるには、図９に示すように、複数の画像フィールドにおいて累積するようにすればよい。すなわち、０番目の画像フィールドから７番目の画像フィールドまでの結果を求め、最適タイミングとしてカウントしたときの最も多い画像フィールドでの最適タイミングを最終的な最適タイミングとして決定する。
【００６５】
温度変化は、画像の１フィールド単位分の時間に比べると、時間的に非常に遅い変化である。水平１ライン内での複数回のサンプリング結果だけで最適タイミングを決めるよりも、複数の画像フィールドでの結果から最適タイミングを決める方が、より的確な最適タイミングとなる。
【００６６】
もし、最も多い画像フィールドが複数現れた場合には、時間帯の早い方にするとか、中間点のものにするなど、あらかじめ判断基準を決めておけばよい。
【００６７】
以上のようにして、較正制御回路１１において最適タイミングを求め、最適タイミングに対応する２相クロックの両較正用サンプリングパルスＣ１，Ｃ２の位相を決定し、サンプリングパルス用遅延調整回路９ｂに対して、その遅延量を調整するための遅延調整信号αを生成出力する。
【００６８】
サンプリングパルス用遅延調整回路９ｂは、較正制御回路１１からの遅延調整信号αに基づいて遅延量を調整し、その調整された遅延量のもとでタイミング信号発生回路８からのタイミング信号を遅延させて第１および第２のサンプリングパルスＳ１，Ｓ２を生成する。
【００６９】
そして、このように最適化されたタイミングの２相クロックの第１および第２のサンプリングパルスＳ１，Ｓ２を用いて、画像信号処理回路５におけるＣＤＳ回路１で画像信号Ｓｐをサンプリングする。
【００７０】
図１０は画像処理ＤＳＰ３０での入出力信号の波形図である。較正用信号Ｓｃに対し相クロックでサンプリングした結果の差分のサンプル信号のＡＤ値が最大値となるサンプリングポイントに立ち上がりエッジがくるように、第１の較正用サンプリングパルスＣ１および第２の較正用サンプリングパルスＣ２の位相が決められている。この両較正用サンプリングパルスＣ１，Ｃ２の位相に対応する遅延調整信号αが較正制御回路１１で生成され、サンプリングパルス用遅延調整回路９ｂに与えられる。サンプリングパルス用遅延調整回路９ｂは、遅延調整信号αに応じて第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２の遅延量を調整する。ここでは、これらの２相クロックは、両較正用サンプリングパルスＣ１，Ｃ２に対して高速のクロック周期ＴＨの１周期分だけ早めている。これは、実際に出力される画像をモニタすると、画像ノイズが最小となって画質が良好となる位相が、較正用サンプリングパルスの位相と同一とは限らないということを根拠にしている。つまり１周期分早める補正値を加味している。この補正値は、あらかじめ常温状態での実験により求めておけばよい。この補正値の加味は、較正制御回路１１で行ってもよいし、あるいはサンプリングパルス用遅延調整回路９ｂで行うようにしてもよい。
【００７１】
さらに図１０では、信号処理ロジック回路４に対する動作用クロックＣＫ１の位相を、第１のサンプリングパルスＳ１および第２のサンプリングパルスＳ２の立ち上がりエッジに対して高速のクロック周期ＴＨの３周期分遅らせている。この制御は、タイミング信号発生回路８で行う。これは、信号処理ロジック回路４への動作用クロックＣＫ１の位相調整を、ＣＤＳ回路１への両サンプリングパルスＳ１，Ｓ２の位相調整と同等にすると、信号処理ロジック回路４でのノイズがＣＤＳ回路１やＧＣＡ回路２やＡＤＣ回路３といったアナログ回路に重畳されて画像信号Ｓｐが劣化してしまうという問題に対しての配慮である。
【００７２】
また、図１０の例では、較正用信号Ｓｃの周期は画像信号Ｓｐと同一であるが、これを整数倍の周期としても構わない。周期が同一か整数倍であることにより、従来用いていたＣＤＳサンプリングパルス生成回路からの追加拡張が容易である。
【００７３】
なお、図１には３つの遅延調整回路を備えているが、それらの遅延調整機能をすべてタイミング信号発生回路８に含ませるような構成にしてもよい。
【００７４】
以上のように本実施の形態によれば、イメージセンサ２０で生成された較正用信号Ｓｃを画像処理ＤＳＰ３０に導き、較正用信号Ｓｃをとりあえずの較正用サンプリングパルスＣ１，Ｃ２でサンプリングした結果の差分のＡＤ値の累積データから較正用サンプリングパルスＣ１，Ｃ２の最適タイミングを求め、最適タイミングを設定するための遅延調整信号αを生成してサンプリングパルス用遅延調整回路９ｂの遅延量を調整するように構成してあるので、イメージセンサ２０と画像処理ＤＳＰ３０とが互いに別チップとなっていても、温度変化さらには個体プロセスばらつきにも対応して、常に最適タイミングで撮像信号Ｓ０をサンプリングし良好な画像を撮像することができる。
【産業上の利用可能性】
【００７５】
本発明の技術は、ＣＣＤやＮＭＯＳなどのイメージセンサを使用した撮像装置等において有用である。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施の形態における撮像装置の構成を示すブロック図
【図２】本発明の実施の形態における撮像装置のイメージセンサの概略構成図
【図３】本発明の実施の形態における撮像装置での１フィールド分の画像信号を示す模式図
【図４】本発明の実施の形態における撮像装置の動作説明図
【図５】本実施の形態における撮像装置の較正用信号に対する処理の説明図
【図６】本発明の実施の形態における撮像装置のＧＣＡ回路での信号増幅の概略図
【図７】本発明の実施の形態における撮像装置の較正用信号のサンプリング状態図
【図８】本発明の実施の形態における撮像装置の１画像フィールド単位でのタイミング設定手順を示すフローチャート
【図９】本発明の実施の形態における撮像装置での複数の画像フィールド結果からのタイミング設定の説明図
【図１０】本発明の実施の形態における撮像装置の動作を示すタイミングチャート
【図１１】従来の技術における撮像装置の構成を示すブロック図
【図１２】従来の技術におけるタイミング信号の波形図
【図１３】従来の技術における画像処理ＤＳＰのタイミングチャート
【図１４】従来の技術における撮像信号のサンプリング状態の常温動作例と高温動作例の波形図
【符号の説明】
【００７７】
１  ＣＤＳ回路
２  ＧＣＡ回路
３  ＡＤＣ回路
４  信号処理ロジック回路
５  画像信号処理回路
６  映像出力回路
７  ＰＬＬ回路
８  タイミング信号発生回路（ＳＳＧ回路）
９ａ  水平・垂直制御パルス用遅延調整回路
９ｂ  サンプリングパルス用遅延調整回路
９ｃ  デジタル映像出力用遅延調整回路
１０  センサ制御出力回路
１１  較正制御回路
２０  イメージセンサ
２１  撮像回路主部
２２  出力アンプ
２３  較正用信号生成部
２４  較正用信号制御部
２５  制御トランジスタ
３０  画像処理ＤＳＰ
α  遅延調整信号
ａ０〜ａ７  第１の較正用サンプリングパルスＣ１でのサンプリングポイント
ｂ０〜ｂ７  第２の較正用サンプリングパルスＣ２でのサンプリングポイント
Ｃ１  第１の較正用サンプリングパルス
Ｃ２  第２の較正用サンプリングパルス
ＣＫ  外部クロック
ＣＫ′  基本クロック
ＣＫ１  動作用クロック
ＣＫ２  ＡＤクロック
ＣＫ３  遅延調整用クロック
Ｄ１  デジタル映像出力
Ｈ１  第１の水平転送パルス
Ｈ２  第２の水平転送パルス
Ｈｂ  水平ブランキング期間
Ｈｐ  水平画素有効期間
ＨＢＬＫ  水平ブランキング信号
ｐＳ１  第１のプリサンプリングパルス
ｐＳ２  第２のプリサンプリングパルス
ｐＣＫ  プリＡＤクロック
Ｐ１  水平・垂直制御パルス
ＲＳＴ  電荷リセットパルス
Ｓ０  撮像信号
Ｓ１  第１のサンプリングパルス
Ｓ２  第２のサンプリングパルス
Ｓｃ  較正用信号
Ｓｐ  画像信号
Ｓｔ  出力期間制御信号
ＴＬ  低速のクロック周期
ＴＨ  高速のクロック周期
Ｖｂ  垂直ブランキング期間
Ｖｐ  垂直画素有効期間
ＶＨｂ  垂直水平両ブランキング期間
ＶＢＬＫ  垂直ブランキング信号
【図１】
2007208805.tif 000003
【図２】
2007208805.tif 000004
【図３】
2007208805.tif 000005
【図４】
2007208805.tif 000006
【図５】
2007208805.tif 000007
【図６】
2007208805.tif 000008
【図７】
2007208805.tif 000009
【図８】
2007208805.tif 000010
【図９】
2007208805.tif 000011
【図１０】
2007208805.tif 000012
【図１１】
2007208805.tif 000013
【図１２】
2007208805.tif 000014
【図１３】
2007208805.tif 000015
【図１４】
2007208805.tif 000016