(57)【要約】 【課題】本発明は、液晶の応答速度を向上させて正確な画像表現を行う横電界方式の液晶表示装置に関する。【解決手段】本発明は、第１基板上に形成される画素電極と；前記第１基板上に、前記画素電極と平行で交互に配列される共通電極と；前記第１基板上に、前記画素電極及び共通電極と同時に交差する方向に形成される第１電極と；前記第１基板上に、前記第１電極と平行に形成される第２電極とを含む横電界方式の液晶表示装置を提供して、映像データの入力による液晶応答後、次の映像データの入力のためのフォーリング挙動が迅速に行われるために、液晶表示パネルの正確な映像表現が可能である。また、横電界方式の液晶表示装置のみならず、通常のＴＮモード液晶表示装置等にも別途の追加電極によって十分に応用され、液晶表示装置の高品質の画質を保障する一つの方法として充分に活用可能である。【選択図】図３
2007298983.tif 000002
【特許請求の範囲】
【請求項１】
画素領域を有する基板上に形成されるゲート配線と；
前記ゲート配線と交差して前記画素領域を定義するデータ配線と；
前記画素領域内に形成される画素電極と；
前記画素領域内に形成されて、前記画素電極と平行で交互に配列される共通電極と；
前記画素領域内に形成されて、前記画素電極及び共通電極と交差する第１電極と；
前記画素領域内に形成されて、前記第１電極と平行で交互に配列される第２電極とを含むことを特徴とする横電界型の液晶表示装置用アレイ基板。
【請求項２】
前記第１及び第２電極は、透明導電性物質または金属物質のいずれかで構成されることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項３】
前記透明導電性物質は、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯのいずれかであることを特徴とする請求項２に横電界型の液晶表示装置用アレイ基板。
【請求項４】
前記第１電極と平行な第３電極をさらに含み、前記第２電極は、前記第１及び第３電極間に形成されることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項５】
前記画素電極及び共通電極は、ジグザグ状であることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項６】
前記画素電極及び共通電極は、前記第１及び第２電極に対して約４５°であることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項７】
前記画素電極、共通電極、第１電極及び第２電極は、四角状であることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項８】
前記第１及び第２電極は、前記ゲート配線に平行であることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項９】
前記共通電極と前記第２電極には、同一な電圧が印加されることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項１０】
前記画素電極及び第１電極には、相互に異なる電圧が印加されることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項１１】
前記画素電極と共通電極は、各々第１及び第２層に形成され、前記第１及び第２電極は、各々第３及び第４層に形成されて、前記第３及び第４層各々は、前記第１及び第２層とは異なる層であることを特徴とする請求項１に横電界型の液晶表示装置用アレイ基板。
【請求項１２】
前記第１及び第２層は、同一層であることを特徴とする請求項１１に横電界型の液晶表示装置用アレイ基板。
【請求項１３】
前記第３及び第４層は、同一層であることを特徴とする請求項１１に横電界型の液晶表示装置用アレイ基板。
【請求項１４】
画素領域を有する基板上に、第１方向に沿って形成される第１及び第２ゲート配線と；
前記第１方向とは異なる第２方向に沿って形成されて、前記第１及び第２ゲート配線との交差によって前記画素領域を定義するデータ配線と；
前記画素領域内に第３方向に沿って形成される画素電極と；
前記第３方向に沿って形成されて、前記画素電極と離隔された共通電極と；
前記画素領域内に前記第３方向とは異なる第４方向に沿って形成される第１電極と；
前記画素領域内に前記第４方向に沿って形成されて、前記第１電極と離隔された第２電極と；
前記第１ゲート配線及び前記画素電極に連結された第１スイッチング素子と；
前記第１スイッチング素子及び前記第１電極に連結された第２スイッチング素子と；
前記第２ゲート配線及び前記第１電極に連結された第３スイッチング素子と；
前記共通電極と前記第２電極に連結された共通配線とを含むことを特徴とする横電界型の液晶表示装置用アレイ基板。
【請求項１５】
前記第１ゲート配線、前記共通電極及び前記共通配線に連結される第４スイッチング素子をさらに含むことを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項１６】
前記第１及び第２電極各々は、透明導電性物質または金属物質で構成されることを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項１７】
前記透明導電性物質は、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯのいずれかであることを特徴とする請求項１６に横電界型の液晶表示装置用アレイ基板。
【請求項１８】
前記第３方向は、前記第１方向と同一であることを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項１９】
前記第４方向は、前記第２方向と同一であることを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項２０】
前記画素電極、共通電極、第１電極及び第２電極は、四角状であることを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項２１】
前記画素電極と共通電極は、各々第１及び第２層に形成され、前記第１及び第２電極は、各々第３及び第４層に形成されて、前記第３及び第４層各々は、前記第１及び第２層とは異なる層であることを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項２２】
前記第１及び第２層は、同一層であることを特徴とする請求項２１に横電界型の液晶表示装置用アレイ基板。
【請求項２３】
前記第３及び第４層は、同一層であることを特徴とする請求項２１に横電界型の液晶表示装置用アレイ基板。
【請求項２４】
前記第１ないし第４スイッチング素子は、薄膜トランジスタであることを特徴とする請求項１４に横電界型の液晶表示装置用アレイ基板。
【請求項２５】
第１基板上に形成される画素電極と、前記第１基板上に、前記画素電極と平行で交互に配列される共通電極と、前記第１基板上に形成されて、前記画素電極及び共通電極と交差する第１電極と、前記第１基板上に形成されて、前記第１電極と平行で交互に配列される第２電極と、前記第１基板と向かい合う第２基板とを含む横電界型の液晶表示装置の駆動方法において、
第１時間の間、前記画素電極及び共通電極に第１及び第２電圧を各々印加する段階と；
前記画素電極及び共通電極各々に第１及び第２電圧を印加する段階以後に、第２時間の間、前記第１電極に第３電圧を印加して、前記第２電極に前記第３電圧とは異なる第４電圧を印加する段階とを含むことを特徴とする横電界型の液晶表示装置の駆動方法。
【請求項２６】
前記第１時間の間、前記第１及び第２電極に前記第４電圧を印加して、前記第２時間の間、前記画素電極及び共通電極に前記第２電圧を印加する段階をさらに含むことを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項２７】
前記第１電圧は、前記第２電圧とは異なることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項２８】
前記第１時間は、前記第１時間と交互に形成されることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項２９】
前記第１及び第２時間は、連続することを特徴とする請求項２８に横電界型の液晶表示装置の駆動方法。
【請求項３０】
前記第１及び第２時間は、相互に離隔されていることを特徴とする請求項２８に横電界型の液晶表示装置の駆動方法。
【請求項３１】
前記第２及び第４電圧は、同一であることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項３２】
前記第３電圧は、約５Ｖ〜１０Ｖであることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項３３】
前記第１及び第２時間は、１フレームであることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項３４】
前記第２時間は、前記１フレームの１/２０〜１/２倍であることを特徴とする請求項３３に横電界型の液晶表示装置の駆動方法。
【請求項３５】
前記第１及び第２電圧を印加する段階と前記第３及び第４電圧を印加する段階は、繰り返されることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【請求項３６】
前記第１時間の間、前記第１電圧を前記第１電極に、前記第２電圧を第２電極に印加する段階と；
前記第２時間の間、前記第２電圧を前記画素電極及び前記共通電極に印加する段階をさらに含み、前記第２電圧は、前記第１電圧とは異なることを特徴とする請求項２５に横電界型の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、液晶の応答速度を向上させて高品質の画像を表現する横電界方式の液晶表示装置に関する。
【背景技術】
【０００２】
一般的なＴＮ(Twist Nematic)モードの液晶表示装置は、共通電極と画素電極が相互に異なる基板に形成される一方、ＩＰＳ(In-Plane Switching)モードの液晶表示装置は、共通電極と画素電極が同一な基板に形成される。
【０００３】
ＩＰＳモードの液晶表示装置は、ＴＮモードの液晶表示装置の最大の短所である視野角が狭いという問題を解決するために開発された広視野角を有する液晶表示装置である。このようなＩＰＳモード(以下、横電界方式)の液晶表示装置は、共通電極及び画素電極が同一基板上に共に形成されて、前記電極間で発生する水平電界によって液晶が駆動されＴＮモードの液晶表示装置よりさらに大きい視野角を有するようになる。
【０００４】
図１は、従来の横電界方式の液晶表示装置用アレイ基板を示した図であって、基板１０上に画像が表示される領域である表示領域(以下、ＤＡ)と、表示領域ＤＡを取り囲む非表示領域(以下、ＮＡ)が定義される。表示領域ＤＡに画像データを出力する多数のデータドライバ３０及び表示領域ＤＡへのデータ入力を制御するためのゲート信号を出力する多数のゲートドライバ４０がＩＣ(integrated circuit)チップの形でＴＣＰ(tape carrier package)２０に実装され基板１０に連結される。ＴＣＰ２０には、多数の電気配線が構成されていて、データドライバ３０及びゲートドライバ４０と表示領域ＤＡとの電気回路的な連結が可能になる。
【０００５】
この時、通常的にデータドライバ３０は、基板１０の一側に位置して、ゲートドライバ４０は、基板１０の他側に位置するように構成される。図１に示したように、縦方向にデータ配線(Ｄｍ-１、Ｄｍ、Ｄｍ＋１)が形成されて、データ配線と交差するように横方向にゲート配線Ｇｎが形成され、多数の画素領域Ｐを定義する。
【０００６】
また、データに相応するカラーを表示するための画素領域Ｐは、ゲート配線Ｇｎと平行に赤色Ｒ、緑色Ｇ、青色Ｂ順に水平配列される。
【０００７】
前述したように、画素領域がゲート配線Ｇｎの形成方向と水平に配列されることによって、横電界を形成するために各々の画素領域Ｐ内に形成される画素電極ＰＥと共通電極ＣＥは、データ配線(Ｄｍ-１、Ｄｍ、Ｄｍ＋１)と平行または、４５°以内の方向に形成される。このような画素電極ＰＥと共通電極ＣＥの形成構造によって画素電極ＰＥと共通電極ＣＥに電界を印加しなかった場合、ブラックで表示されるノーマリブラックモードを表示するために、矢印の方向(必要によって矢印の反対方向にも行われる。)にラビングを行って液晶を配向する。
【０００８】
図２Ａ及び図２Ｂは、前記のような構成と特徴を有する従来の横電界方式の液晶表示装置の液晶画素内の液晶分子の動きを説明するための状態図であって、図２Ａは、電界の非形成時の液晶分子の配列状態を示しており、図２Ｂは、電界の形成時の液晶分子の配列状態を示している。
【０００９】
一般の画素領域の液晶分子ＬＣは、図２Ａのように、画素電極ＰＥと共通電極ＣＥに電界を印加しなかった時(例えば、ＰＥ＝ＣＥ＝ＯＶ)に、初期の配向方向に配列された状態を維持する。
【００１０】
前記の初期状態で画素電極ＰＥと共通電極ＣＥ間に各々電圧を印加して(例えば、ＰＥ＝７Ｖ、ＣＥ＝ＯＶ)電界が形成されると、図２Ｂのように、画素電極ＰＥと共通電極ＣＥが形成する電界方向に液晶分子ＬＣが回転して印加された電界の大きさに比例して光透過率を変化させるようになるが、このような液晶分子ＬＣの配向変更をライジング(rising)と言う。
【００１１】
以後、画素電極ＰＥと共通電極ＣＥ間に形成された電界が消えると、さらに図２Ａのような初期状態で液晶分子ＬＣが再配列されるが、このような液晶分子の配向の復帰をフォーリング(falling)と言う。
【００１２】
勿論、前記のような液晶分子ＬＣの挙動(rising及びfalling)は、ＩＰＳモードの液晶表示装置のみならず、全ての液晶表示装置に対して共通的な特性である。
【００１３】
この時、前記液晶分子ＬＣは、電界の形成によるライジング挙動の時には、印加された電界の大きさに比べて速く回転されるが、電界が消えた後のフォーリング挙動の時には、液晶分子ＬＣの動きがライジング挙動に比べて非常に遅くなる。これは、ライジング挙動の時には、液晶分子ＬＣが電界によって速く回転されるが、フォーリング挙動の時には、液晶及び配向膜の物性(例えば、弾性係数、回転粘度、配向力等)のみに依存して液晶分子が挙動されるからである。
【００１４】
このように液晶分子ＬＣの遅いフォーリング挙動は、次のフレームを表示するにおいて、不正確な液晶分子の配列をもたらして、結局、表示しようとする映像を明確に表示できなくなって、画像の品質を低下させる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、前述したような目的を達成するために案出されており、電界の形成及び非形成の時、液晶分子の挙動が迅速に誘導されるようにして高品質の映像を表示する液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、前述したように目的を達成するために、画素領域を有する基板上に形成されるゲート配線と；前記ゲート配線と交差して前記画素領域を定義するデータ配線と；前記画素領域内に形成される画素電極と；前記画素領域内に形成されて、前記画素電極と平行で交互に配列される共通電極と；前記画素領域内に形成されて、前記画素電極及び共通電極と交差する第１電極と；前記画素領域内に形成されて、前記第１電極と平行で交互に配列される第２電極とを含むことを特徴とする横電界型の液晶表示装置用アレイ基板を提供する。
【００１７】
前記第１及び第２電極は、透明導電性物質または金属物質のいずれかで構成されて、前記透明導電性物質は、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯのいずれかである。
【００１８】
前記第１電極と平行な第３電極をさらに含み、前記第２電極は、前記第１及び第３電極間に形成される。
【００１９】
前記画素電極及び共通電極は、ジグザグ状であって、また、前記画素電極及び共通電極は、前記第１及び第２電極に対して約４５°である。
【００２０】
前記画素電極、共通電極、第１電極及び第２電極は、四角状である。
【００２１】
前記第１及び第２電極は、前記ゲート配線に平行である。
【００２２】
前記共通電極と前記第２電極には、同一な電圧が印加されて、前記画素電極及び第１電極には、相互に異なる電圧が印加される。
【００２３】
前記画素電極と共通電極は、各々第１及び第２層に形成され、前記第１及び第２電極は、各々第３及び第４層に形成されて、前記第３及び第４層各々は、前記第１及び第２層とは異なる層である。
【００２４】
前記第１及び第２層は、同一層であって、前記第３及び第４層は、同一層である。
【００２５】
また、本発明は、画素領域を有する基板上に、第１方向に沿って形成される第１及び第２ゲート配線と；前記第１方向とは異なる第２方向に沿って形成されて、前記第１及び第２ゲート配線との交差によって前記画素領域を定義するデータ配線と；前記画素領域内に第３方向に沿って形成される画素電極と；前記第３方向に沿って形成されて、前記画素電極と離隔された共通電極と；前記画素領域内に前記第３方向とは異なる第４方向に沿って形成される第１電極と；前記画素領域内に前記第４方向に沿って形成されて、前記第１電極と離隔された第２電極と；前記第１ゲート配線及び前記画素電極に連結された第１スイッチング素子と；前記第１スイッチング素子及び前記第１電極に連結された第２スイッチング素子と；前記第２ゲート配線及び前記第１電極に連結された第３スイッチング素子と；前記共通電極と前記第２電極に連結された共通配線とを含むことを特徴とする横電界型の液晶表示装置用アレイ基板を提供する。
【００２６】
前記第１ゲート配線、前記共通電極及び前記共通配線に連結される第４スイッチング素子をさらに含む。
【００２７】
前記第１及び第２電極各々は、透明導電性物質または金属物質で構成される。前記透明導電性物質は、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯのいずれかである。
【００２８】
前記第３方向は、前記第１方向と同一であって、前記第４方向は、前記第２方向と同一である。
【００２９】
前記画素電極、共通電極、第１電極及び第２電極は、四角状である。
【００３０】
前記画素電極と共通電極は、各々第１及び第２層に形成され、前記第１及び第２電極は、各々第３及び第４層に形成されて、前記第３及び第４層各々は、前記第１及び第２層とは異なる層である。
【００３１】
前記第１及び第２層は、同一層であって、前記第３及び第４層は、同一層である。
【００３２】
前記第１ないし第４スイッチング素子は、薄膜トランジスタである。
【００３３】
さらに、本発明は、第１基板上に形成される画素電極と、前記第１基板上に、前記画素電極と平行で交互に配列される共通電極と、前記第１基板上に形成されて、前記画素電極及び共通電極と交差する第１電極と、前記第１基板上に形成されて、前記第１電極と平行で交互に配列される第２電極と、前記第１基板と向かい合う第２基板とを含む横電界型の液晶表示装置の駆動方法において、第１時間の間、前記画素電極及び共通電極に第１及び第２電圧を各々印加する段階と；前記画素電極及び共通電極各々に第１及び第２電圧を印加する段階以後に、第２時間の間、前記第１電極に第３電圧を印加して、前記第２電極に前記第３電圧とは異なる第４電圧を印加する段階とを含むことを特徴とする横電界型の液晶表示装置の駆動方法を提供する。
【００３４】
前記第１時間の間、前記第１及び第２電極に前記第４電圧を印加して、前記第２時間の間、前記画素電極及び共通電極に前記第２電圧を印加する段階をさらに含む。
【００３５】
前記第１電圧は、前記第２電圧とは異なる。
【００３６】
前記第１時間は、前記第１時間と交互に形成される。
【００３７】
前記第１及び第２時間は、連続して、また、前記第１及び第２時間は、相互に離隔されている。
【００３８】
前記第２及び第４電圧は、同一であって、前記第３電圧は、約５Ｖ〜１０Ｖである。
【００３９】
前記第１及び第２時間は、１フレームであって、前記第２時間は、前記１フレームの１/２０〜１/２倍である。
【００４０】
前記第１及び第２電圧を印加する段階と前記第３及び第４電圧を印加する段階は、繰り返される。
【００４１】
前記第１時間の間、前記第１電圧を前記第１電極に、前記第２電圧を第２電極に印加する段階と；前記第２時間の間、前記第２電圧を前記画素電極及び前記共通電極に印加する段階をさらに含み、前記第２電圧は、前記第１電圧とは異なる。
【００４２】
以下、添付された図面を参照して、本発明を詳しく説明する。
【発明の効果】
【００４３】
本発明の横電界方式の液晶表示装置は、映像データの入力による液晶回答後、次の映像データの入力のためのフォーリング挙動が迅速に行われるために、液晶表示パネルの正確な映像表現が可能である。
また、横電界方式の液晶表示装置のみならず、通常のＴＮモードの液晶表示装置等にも別途の追加電極によって十分に応用され、液晶表示装置の高品質の画質を保障する一つの方法として充分に活用可能である。
【実施例１】
【００４４】
図３は、本発明の実施例１による横電界方式の液晶表示装置用アレイ基板の構成を示した平面図であって、液晶表示パネルに構成される電極の構成形態のみを平面に示している。
【００４５】
本発明は、横電界方式の液晶表示装置で画素電極と共通電極による電界の形成及び非形成時、液晶分子の挙動が迅速に誘導させることであって、このために、既存の画素電極ＰＥと共通電極ＣＥ以外に第１電極１Ｅ及び第２電極２Ｅを追加に形成する。
【００４６】
図３に示したように、画素電極ＰＥと共通電極ＣＥが所定距離離隔しながら相互に平行に形成されて、画素電極ＰＥと共通電極ＣＥを全て交差する相互に平行に形成される。画素電極ＰＥ、共通電極ＣＥ、第１電極１Ｅ及び第２電極２Ｅは、透明導電性物質(例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯ)または金属物質で形成される。この時、第１電極１Ｅと第２電極２Ｅは、画素電極ＰＥと共通電極ＣＥに連結されるのではなく、第１電極１Ｅと第２電極２Ｅは、交互に形成するが、各画素に第２電極２Ｅを中心に両側に第１電極１Ｅが平行に配置されるように構成することができる。さらに、第１電極１Ｅと第２電極２Ｅは、画素電極ＰＥと共通電極ＣＥが形成された基板に付加して形成されて、相互に異なる層(layer)に構成されても構わない。
【００４７】
前述したように構成される第１電極１Ｅと第２電極２Ｅは、液晶表示パネルの液晶配向の方向と平行な方向に電界を形成して、液晶の復帰挙動であるフォーリング挙動が速く行われるようにすることを目的として、図３に示した画素電極ＰＥと共通電極ＣＥは、ジグザグ状の平面電極形態を示しているが、直線型の棒状を有することもできる。
【００４８】
前記のような構成は、画素電極ＰＥと共通電極ＣＥが同一層に形成される通常のＩＰＳモードのみならず、画素電極ＰＥと共通電極ＣＥが相互に異なる層に形成されるＦＦＳモード等に適用することができる。 
【００４９】
図面には示してないが、ゲート配線とデータ配線が交差して画素領域を定義して、画素領域には、ゲート配線及びデータ配線に連結される薄膜トランジスタＴＦＴが形成される。画素電極ＰＥ、共通電極ＣＥ、第１電極１Ｅ及び第２電極２Ｅは、画素領域に形成される。薄膜トランジスタは、ゲート配線を通じて印加されるゲート信号によってオンされ、データ配線を通じて画素電圧が画素電極ＰＥに印加される。画素電極ＰＥ及び共通電極ＣＥは、ゲート配線に４５°より小さい角度に傾いて形成されることができる。
【００５０】
本発明による横電界方式の液晶表示装置用アレイ基板は、画素電極ＰＥと共通電極ＣＥ以外に液晶分子の復帰速度を加速させるための目的として構成される第１電極１Ｅと第２電極２Ｅに印加され電界を形成する電圧は、タイミングコントローラ(図示せず)を利用したり、設定された電圧信号を設定された周期ごとに設定された時間に印加するように構成された別途の回路部を利用したりして印加される。
【００５１】
前述した形態と特徴を有する本発明の実施例１による横電界方式の液晶表示装置の駆動方法を、図４の信号タイミング図と図５Ａないし図５Ｃの液晶分子の状態図を参照して説明する。
【００５２】
図４の信号タイミング図は、任意のカラーが表示できる第１及び第２映像データを順に入力する時、各電極に印加される電圧の印加タイミングを示しており、図５Ａないし図５Ｃは、各々ノーマリブラックモードの横電界方式の液晶表示装置でのＮ番目のフレームでの映像表示段階、リセット段階、(Ｎ＋１)番目のフレームでの映像表示段階での液晶分子の状態を示している。各フレームは、映像表示段階とリセット段階とで構成される。
【００５３】
先ず、Ｎ番目のフレームの映像表示段階、前述した図３の電極構成を有する液晶画素に、任意のカラーが表示できる電圧を印加する。たとえば、ホワイトカラー表示のために、第１画素電圧(例えば、７Ｖ)を画素電極ＰＥに印加して、共通電極ＣＥには共通電圧(例えば ０Ｖ)を印加する。共通電極ＣＥは、共通電圧で維持される。 
これによって、画素電極ＰＥと共通電極ＣＥ間に第１電界が形成されて、液晶分子ＬＣは、初期の配列状態で図５Ａのように、第１電界に沿って配してホワイトカラーを表示する。
【００５４】
次のリセット段階は、図５Ａの液晶分子を元の状態に迅速に復帰させるための駆動を行う区間であって、第１電極１Ｅと第２電極２Ｅ間に電界を形成する段階である。
【００５５】
すなわち、画素電極ＰＥと共通電極ＣＥ間の第１電界を除去するために、画素電極ＰＥに第２画素電圧(例えば、共通電圧のような０Ｖの電圧)を入力して、第１電極１Ｅと第２電極２Ｅには、第１及び第２電圧を各々印加して第１電極１Ｅと第２電極２Ｅ間に第２電界を形成する。この時、印加される第１電圧は、５Ｖ〜５０Ｖから選択される。本実施例では、第１電極１Ｅには１０Ｖを印加して、第２電極２Ｅには０Ｖを印加する。第２電極２Ｅは、第２電圧で維持される。
また、第１電極１Ｅと第２電極２Ｅへの電圧印加は、制御信号を生成するタイミングコントローラから直接電圧信号の印加を受けたり、薄膜トランジスタ及びリセット電圧生成用回路を別途に構成して印加したりすることができる。
【００５６】
印加された第１及び第２電圧によって第１電極１Ｅと第２電極２Ｅ間には電界が形成されて、これによって液晶分子ＬＣは、図５Ａの状態から図５Ｂの状態に迅速に復帰するようになる。
【００５７】
この時、リセット段階は、液晶表示パネルが１フレームを表示する時間の１/２０〜１/２の時間が割り当てられて、これは、液晶と配向膜の物性に従って調節される。
【００５８】
第１電極１Ｅと第２電極２Ｅに印加された第２電界によって液晶分子ＬＣが図５Ｂのような初期の配列状態に迅速に復帰された後、Ｎ＋１番目のフレームの映像表示段階で、第２画素電圧(例えば、３Ｖ)を画素電極ＰＥに入力する。共通電極ＣＥは、共通電圧(０Ｖ)で維持されるために、画素電極ＰＥと共通電極ＣＥ間に第３電界が発生して、液晶分子ＬＣは、図５Ｃに示したように、第３電界に沿って配列される。これによって、映像表現が迅速で正確に具現できる長所がある。
【００５９】
勿論、(Ｎ＋１)番目のフレームの映像表示段階以後でも、リセット区間を通じて回転された液晶分子ＬＣを、図５Ｂのような初期の配列状態に迅速に復帰させた後、次のフレームの駆動を行う。
【００６０】
また、第１電極１Ｅと第２電極２Ｅに第１及び第２電圧が入力される間、画素電極ＰＥには、ノーマリブラックモードの場合、ブラックデータ電圧(すなわち、０Ｖ)を印加して液晶分子ＬＣの復帰をさらに加速化する方法を加える場合、液晶分子ＬＣの復帰(falling)挙動は、大変迅速になる。
【００６１】
以下、本発明の実施例２による横電界方式の液晶表示装置用アレイ基板を、図６の画素構造図を参照して説明する。
【実施例２】
【００６２】
図６で提示される本発明の実施例２は、液晶の最大透過効率を具現するための構造である。
図６に示したように、画素電圧Ｖｐｘが印加されるデータ配線ＤＬと、相互に異なるタイミングに第１ゲート信号ＧＳ１と第２ゲート信号ＧＳ２が印加される第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２が各々構成される。
【００６３】
また、画素電極ＰＥと共通電極ＣＥが相互に対向して電界を形成するように位置されると同時に、第１電極１Ｅ及び第２電極２Ｅも相互に対向して電界を形成するように位置されるが、画素電極ＰＥ、共通電極ＣＥ、第１電極１Ｅ、第２電極２Ｅの平面の配置構造が四角状になるように配置される。この時、第２電極２Ｅは、共通電圧が持続的に印加される。
【００６４】
第１スイッチング素子Ｔ１は、データ配線ＤＬ及び第１ゲート配線ＧＬ１に連結され第１ゲート信号ＧＳ１の印加によってスイッチング制御されて、画素電圧Ｖｐｘを画素電極ＰＥに印加する。
【００６５】
第２スイッチング素子Ｔ２は、第１スイッチング素子Ｔ１及び第１電極１Ｅに連結されて、第１ゲート配線ＧＬ１に印加される第１ゲート信号ＧＳ１によってスイッチング制御され画素電極ＰＥに印加される画素電圧Ｖｐｖを第１電極１Ｅに同一に印加する。
【００６６】
第３スイッチング素子Ｔ３は、第２ゲート信号ＧＬ２及び第１電極１Ｅに連結されており、第２ゲート配線ＧＬ２に印加される第２ゲート信号ＧＳ２によってスイッチング制御されリセット電圧Ｖｒを第１電極１Ｅに印加する。
【００６７】
第４スイッチング素子Ｔ４は、第１ゲート配線ＧＬ１に連結され第１ゲート信号ＧＳ１の印加によってスイッチング制御されて、第２電極２Ｅに印加される共通電圧Ｖｃｏｍを共通電極ＣＥに印加する。第４スイッチング素子Ｔ４は、構成しなくてもよく、第４スイッチング素子Ｔ４を構成しない場合、共通電圧Ｖｃｏｍが共通電極ＣＥにそのまま印加される。
【００６８】
さらに、各スイッチング素子Ｔ１〜Ｔ４は、薄膜トランジスタＴＦＴである。薄膜トランジスタＴＦＴは、ゲート電極、半導体層、ソース電極及びドレイン電極を含み、例えば、第１スイッチング素子Ｔ１のゲート電極は、第１ゲート配線ＧＬ１から延長されて、前記半導体層は、前記ゲート電極の上部に形成される、また、前記半導体層の上部に前記ソース電極及び前記ドレイン電極が形成されて、前記ソース電極は、前記データ配線ＤＬから延長されて、前記ソース電極と前記ドレイン電極は、離隔されている。
【００６９】
前述した構成の本発明の実施例２による横電界方式の液晶表示装置の駆動方法を、図７の信号タイミング図と図８Ａ及び図８Ｂの液晶分子の状態図を参照して説明する。
【００７０】
図７の信号タイミング図は、第１及び第２映像を表示しようとする場合、各電極に印加される電圧の印加タイミングを示している。図８Ａ及び図８Ｂは、各々ノーマリブラックモードの横電界方式の液晶表示装置でのＮ番目のフレームの映像表示段階及びリセット段階での液晶分子の状態を示している。
【００７１】
Ｎ番目のフレームの映像表示段階で、前述した図６の電極構成を有する液晶画素に、任意のカラーが表示できる電圧が印加される。
例えば、ノーマリブラックモードでホワイトカラー表示のために、第１ゲート配線ＧＬ１を通じて印加される第１ゲート信号ＧＳ１によって第１スイッチング素子Ｔ１がオンされると、データ配線ＤＬを通じて第１画素電圧が画素電極ＰＥに印加される。この時、第１ゲート信号ＧＳ１が同時に印加される第２スイッチング素子Ｔ２と第４スイッチング素子Ｔ４によって第１電極１Ｅには、画素電極ＰＥと同一に第１画素電圧が印加されて、共通電極ＣＥには、第２電極２Ｅに印加される共通電圧Ｖｃｏｍ(例えば、０Ｖ)が印加される。
【００７２】
これによって、画素電極ＰＥと第１電極１Ｅは、等電位を有するために、一つの電極として作用し、また、共通電極ＣＥと第２電極２Ｅが等電位を有するために、また他の一つの電極として作用する。結果的に、直角状の電極が向かい合う形態であって、その間に第１電界が形成される。液晶分子ＬＣは、図８Ａに示したように、第１電界に沿って配列され、望むカラーが表示できる。
【００７３】
リセット段階は、図８Ａの状態である液晶分子を元の状態に迅速に復帰させるための駆動を行う区間であって、第１電極１Ｅと第２電極２Ｅ間のみ電界を形成する段階である。
【００７４】
すなわち、画素電極ＰＥと共通電極ＣＥ間の電界を除去するため、画素電極ＰＥと共通電極ＣＥ間には、オフ状態になる。すなわち、画素電極ＰＥに共通電圧と同一な第２画素電圧が印加されて、その間には、電界が形成されない。また、第１ゲート信号ＧＳ１と相異なタイミングに第２ゲート配線ＧＬ２に印加される第２ゲート信号ＧＳ２によって第３スイッチング素子Ｔ３がオンされて、リセット電圧(Ｖｒ、例えば、１０Ｖ)が第１電極１Ｅに印加される。第２電極２Ｅは、共通電極で維持されるために、第１電極１Ｅと第２電極２Ｅ間に第２電界が形成する。
この時、リセット電圧Ｖｒは、望ましくは、５Ｖ〜５０Ｖから選択される。
【００７５】
印加されたリセット電圧Ｖｒによって第１電極１Ｅと第２電極２Ｅ間のみ電界が形成され、これによって、液晶分子ＬＣは、図８Ａの状態から図８Ｂの状態に迅速に復帰される。
【００７６】
ここで、リセット区間は、液晶表示パネルが１フレームを表示する時間の１/２０〜１/２の時間を割り当てられて、これは、液晶と配向膜の物性に従って調節される。
【００７７】
第１電極１Ｅと第２電極２Ｅに形成された第２電界によって液晶分子ＬＣが図８Ｂのような初期の配列状態に迅速に復帰した後、Ｎ＋１番目のフレームの映像表示段階で、第３画素電圧(例えば、３Ｖ)を画素電極ＰＥ及び第１電極１Ｅに入力する。共通電極ＣＥ及び第２電極２Ｅは、共通電圧Ｖｃｏｍで維持される。従って、前述したＮ番目のフレームでの映像表示段階と類似に、画素電極ＰＥ及び第１電極１Ｅが一つの電極として作用し、共通電極ＣＥ及び第２電極２Ｅがまた他の一つの電極として作用して、その間に第３電界が形成される。結果的に、液晶分子ＬＣは、第３電界に沿って配列される。
【００７８】
勿論、(Ｎ＋１)番目のフレームの映像表示段階以後にも、リセット段階によって回転された液晶分子ＬＣを、図８Ｂのような初期の配列状態に迅速に復帰させた後、次のフレームの駆動を行う。
【００７９】
本発明の趣旨に反しない限度内で、本発明が属する技術分野で通常の知識を有する者によって多様な変化と変形が可能であって、このような変化と変形が本発明に属するのは、添付された請求範囲から分かる。
【図面の簡単な説明】
【００８０】
【図１】従来の横電界方式の液晶表示装置用アレイ基板を示した図である。
【図２Ａ】従来の横電界方式の液晶表示装置の液晶画素内の液晶分子の動きを説明するための状態図である。
【図２Ｂ】図２Ａに続く液晶分子の動きを説明する状態図である。
【図３】本発明の実施例１による横電界方式の液晶表示装置用アレイ基板の構成を示した平面図である。
【図４】本発明の実施例１による横電界方式の液晶表示装置の駆動を説明するための信号タイミング図である。
【図５Ａ】本発明の実施例１による横電界方式の液晶表示装置の駆動による液晶分子の挙動状態を示した液晶分子の状態図である。
【図５Ｂ】図５Ａに続く液晶分子の挙動状態を示した液晶分子の状態図である。
【図５Ｃ】図５Ｂに続く液晶分子の挙動状態を示した液晶分子の状態図である。
【図６】本発明の実施例２による横電界方式の液晶表示装置用アレイ基板の画素構成を示した平面図である。
【図７】本発明の実施例２による横電界方式の液晶表示装置の駆動を説明するための信号タイミング図である。
【図８Ａ】本発明の実施例２による横電界方式の液晶表示装置の駆動による液晶分子の挙動状態を示した液晶分子の状態図である。
【図８Ｂ】図８Ａに続く液晶分子の挙動状態を示した液晶分子の状態図である。
【符号の説明】
【００８１】
ＰＥ：画素電極
ＣＥ：共通電極
１Ｅ：第１電極
２Ｅ：第２電極
ＧＬ１：第１ゲート配線
ＧＬ２：第２ゲート配線
ＤＬ：データ配線
Ｖｒ：リセット電圧
【図１】
2007298983.tif 000003
【図２Ａ】
2007298983.tif 000004
【図２Ｂ】
2007298983.tif 000005
【図３】
2007298983.tif 000006
【図４】
2007298983.tif 000007
【図５Ａ】
2007298983.tif 000008
【図５Ｂ】
2007298983.tif 000009
【図５Ｃ】
2007298983.tif 000010
【図６】
2007298983.tif 000011
【図７】
2007298983.tif 000012
【図８Ａ】
2007298983.tif 000013
【図８Ｂ】
2007298983.tif 000014