(57)【要約】【課題】  配線間絶縁膜の特性を正確に測定・評価できる技術を提供することである。【解決手段】  配線間絶縁膜７の特性を評価する為に用いられる素子の製造方法であって、  基板１上に前記配線間絶縁膜よりエッチング加工が容易な易エッチング加工性膜３を設ける易エッチング加工性膜成膜工程と、  前記易エッチング加工性膜成膜工程で設けられた易エッチング加工性膜３をエッチングして導電膜用溝３ａを形成する導電膜用溝形成工程と、  前記導電膜用溝形成工程で形成された導電膜用溝３ａに導電膜６を設ける導電膜形成工程と、  前記導電膜形成工程の後、導電膜６と導電膜６との間に存在している易エッチング加工性膜３をエッチング除去する除去工程と、  前記除去工程の後、該除去工程で形成されて出来た溝３ｂに配線間絶縁膜７を設ける配線間絶縁膜形成工程とを具備する。【選択図】  図８
2007194529.tif 000002
【特許請求の範囲】
【請求項１】
配線間絶縁膜の特性を評価する為に用いられる素子の製造方法であって、
基板上に導電膜を設ける導電膜形成工程と、
前記導電膜形成工程の後、該導電膜と該導電膜との間に配線間絶縁膜を設ける配線間絶縁膜形成工程
とを具備することを特徴とする配線間絶縁膜特性評価用素子製造方法。
【請求項２】
基板上に配線間絶縁膜よりエッチング加工が容易な易エッチング加工性膜を設ける易エッチング加工性膜成膜工程と、
前記易エッチング加工性膜成膜工程で設けられた易エッチング加工性膜をエッチングして導電膜用溝を形成する導電膜用溝形成工程
とを具備してなり、
基板上に導電膜を設ける導電膜形成工程は、前記導電膜用溝形成工程で形成された導電膜用溝に導電膜を設ける導電膜形成工程である
ことを特徴とする請求項１の配線間絶縁膜特性評価用素子製造方法。
【請求項３】
導電膜形成工程の後、導電膜と導電膜との間に存在している膜を除去する除去工程を具備し、
配線間絶縁膜形成工程は、前記除去工程の後、該除去工程で形成された溝に配線間絶縁膜を設ける配線間絶縁膜形成工程
である
ことを特徴とする請求項１又は請求項２の配線間絶縁膜特性評価用素子製造方法。
【請求項４】
易エッチング加工性膜が有機樹脂膜であることを特徴とする請求項２又は請求項３の配線間絶縁膜特性評価用素子製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線間絶縁膜の特性、特に、誘電率を小さくする為に膜内部にポア（空孔）が導入された低誘電率絶縁膜、所謂、Ｌｏｗ−ｋ膜の比誘電率などの特性を正確に評価する為の技術に関する。
【背景技術】
【０００２】
半導体デバイスにおける演算処理速度の高速化を実現する為には、デバイスにおける信号遅延を低減することが重要である。この信号遅延は、半導体素子における信号遅延と配線遅延の和で表される。ところで、近年、配線ピッチの微細化が急速に進んでいる。この為、配線遅延の影響が信号遅延を上回るようになって来た。この配線遅延は、配線抵抗Ｒと配線間容量Ｃとの積、所謂、ＲＣに比例する。従って、配線遅延を低減する為、配線抵抗や配線間容量を低減する必要がある。このようなことから、配線材料として、低抵抗なＣｕが選ばれるようになった。又、配線間を埋める絶縁材として、低誘電率絶縁材（Ｌｏｗ−ｋ材）の検討が行なわれている。
【０００３】
さて、誘電率を小さくする為、膜内部にポア（空孔）を導入したり、極性の大きいフッ素を導入することが考えられている。特に、ポアを導入する手法が盛んに研究され、比誘電率が２．５以下のものも実現されている。そして、これまでの研究の成果としてＬｏｗ−ｋ材が数多く提案されて来ていることは非常に喜ばしいことである。
【０００４】
しかしながら、Ｌｏｗ−ｋ材の開発に劣らず、開発されたＬｏｗ−ｋ材の静電容量や誘電率を正確に測定することも非常に重要である。なぜならば、正確な測定・評価がなされなければ、開発された材料が本当に素晴しいものか否かが判らないからである。
【０００５】
このような測定・評価技術として、従来では、水銀プローブ法やAl dot法という手法が採用されて来た。
【０００６】
しかしながら、上記手法は、層間(out-plane)容量の測定であり、実際の配線間(in-plane)容量の測定では無い。従って、この手法では正確な評価が行えない。
【０００７】
そこで、実際の配線間(in-plane)容量の測定を可能とする為、シングルダマシンやデュアルダマシンと言ったダマシン法を用いて配線構造を構築し、測定・評価を行うことが提案された。
【０００８】
例えば、特開２０００−２６９２９０号公報では、配線容量測定回路と配線容量測定方法に関することが開示されている。そして、この技術は、配線容量測定回路の作成を目的としているので、測定方法において一応の効果を奏している。
【特許文献１】特開２０００−２６９２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
さて、上記提案の技術のものでは、配線間絶縁膜の特性が正確に測定・評価されているとは言えないことが判って来た。
【００１０】
すなわち、例えば膜内部にポア（空孔）が導入された比誘電率が３以下のＬｏｗ−ｋ膜は、その機械的強度が弱い為、プロセスによる加工材料への影響が大きく、材料毎にその加工形状が大きく異なっていることが判って来た。このことは、形状の相違による特性差を考慮しなければならず、Ｌｏｗ−ｋ材相互間の比較を単純に行ったのみでは正確な評価が出来ない、即ち、その優劣の知見が単純には得られないことを意味している。更には、膜自身も加工でダメージを受けてしまう場合が多く、膜本来の配線間容量の測定が一層難しくなってしまう。又、ダマシン法を用いている為、即ち、Ｌｏｗ−ｋ膜をエッチング加工して配線膜用溝を形成している為、サイドエッチが起きて配線膜の側面部分にテーパーが形成されており、これが為に正確な測定・評価が行えてないことも判って来た。
【００１１】
従って、本発明が解決しようとする課題は、配線間絶縁膜の特性（例えば、誘電率・静電容量）を正確に測定・評価できる技術を提供することである。すなわち、Ｌｏｗ−ｋ材相互間の比較を単純に行うことが出来、しかも正確な測定・評価が簡単に行える技術を提供することである。特に、Ｌｏｗ−ｋ材の加工性の相違による特性変動が少ない測定・評価可能な技術を提供することである。
【課題を解決するための手段】
【００１２】
前記課題についての検討が本発明者によって鋭意推し進められて行く中に、非常に単純ではあるが、実に、大きな特長を奏する技術思想を気付くに至った。
すなわち、これまでの測定・評価の為に作成していた試料（素子：サンプル）は、先ず、基板上にＬｏｗ−ｋ膜を成膜し、このＬｏｗ−ｋ膜をエッチング加工して配線用溝を形成し、この後でＣｕ等の金属材料を充填する、所謂、ダマシン法の技術によって得られていたものである。つまり、測定・評価しようとするＬｏｗ−ｋ材に各種の加工が施されていたのである。そして、このＬｏｗ−ｋ材に加工が加えられていたことから、特に、加工が容易とは言えないＬｏｗ−ｋ材に加工が加えられていたことから、Ｌｏｗ−ｋ膜の誘電率を正確に測定できて無いのではと考えるに至った。
【００１３】
そこで、逆転の発想であるが、配線膜を先に設け、配線膜と配線膜との間にＬｏｗ−ｋ材を設けるようにすれば、Ｌｏｗ−ｋ材に対する加工があったとしても少なく、それだけ正確な測定・評価が可能になるであろうと考えるに至った。
【００１４】
上記知見に基づいて本発明が達成されたものである。
すなわち、前記の課題は、配線間絶縁膜の特性を評価する為に用いられる素子の製造方法であって、
基板上に導電膜を設ける導電膜形成工程と、
前記導電膜形成工程の後、該導電膜と該導電膜との間に配線間絶縁膜を設ける配線間絶縁膜形成工程
とを具備することを特徴とする配線間絶縁膜特性評価用素子製造方法によって解決される。
【００１５】
特に、配線間絶縁膜の特性を評価する為に用いられる素子の製造方法であって、
基板上に前記配線間絶縁膜よりエッチング加工が容易な易エッチング加工性膜を設ける易エッチング加工性膜成膜工程と、
前記易エッチング加工性膜成膜工程で設けられた易エッチング加工性膜をエッチングして導電膜用溝を形成する導電膜用溝形成工程と、
前記導電膜用溝形成工程で形成された導電膜用溝に導電膜を設ける導電膜形成工程と、
前記導電膜形成工程の後、該導電膜と該導電膜との間に配線間絶縁膜を設ける配線間絶縁膜形成工程
とを具備することを特徴とする配線間絶縁膜特性評価用素子製造方法によって解決される。
【００１６】
又、上記配線間絶縁膜特性評価用素子製造方法であって、導電膜形成工程の後、導電膜と導電膜との間に存在している膜を除去する除去工程を更に具備し、
配線間絶縁膜形成工程が、前記除去工程の後、該除去工程で形成された溝に配線間絶縁膜を設ける配線間絶縁膜形成工程
である
ことを特徴とする配線間絶縁膜特性評価用素子製造方法によって解決される。
【００１７】
例えば、配線間絶縁膜の特性を評価する為に用いられる素子の製造方法であって、
基板上に前記配線間絶縁膜よりエッチング加工が容易な易エッチング加工性膜を設ける易エッチング加工性膜成膜工程と、
前記易エッチング加工性膜成膜工程で設けられた易エッチング加工性膜をエッチングして導電膜用溝を形成する導電膜用溝形成工程と、
前記導電膜用溝形成工程で形成された導電膜用溝に導電膜を設ける導電膜形成工程と、
前記導電膜形成工程の後、導電膜と導電膜との間に存在している易エッチング加工性膜をエッチング除去する除去工程と、
前記除去工程の後、該除去工程で形成されて出来た溝に配線間絶縁膜を設ける配線間絶縁膜形成工程
とを具備することを特徴とする配線間絶縁膜特性評価用素子製造方法によって解決される。
【００１８】
上記配線間絶縁膜特性評価用素子製造方法における易エッチング加工性膜は、エッチング加工が容易なものであれば如何なるものでも良い。しかしながら、配線間絶縁膜が、一般的には、無機系あるいは無機−有機系複合膜であろうから、本発明では、有機樹脂膜である。特に、レジスト膜である。所謂、フォトレジスト膜である。このような膜の材料としては、これまでにも、各種のものが知られている。好ましいものとしては、例えばポリアリレン系材料、ポリアリレンエーテル系材料、ポリベンゾオキサゾール系材料が挙げられる。
【００１９】
そして、上記配線間絶縁膜特性評価用素子製造方法における配線間絶縁膜は比誘電率が３以下の低誘電率膜である。特に、内部にポア（空孔）が導入された、所謂、多孔性のＬｏｗ−ｋ膜である。
【００２０】
又、前記の課題は、配線間絶縁膜の特性を評価する方法であって、
上記の配線間絶縁膜特性評価用素子製造方法で製造された素子における配線間絶縁膜を挟んで対向する第１の導電膜と第２の導電膜との間に電圧を印加する
ことを特徴とする配線間絶縁膜の特性評価方法によって解決される。
【発明の効果】
【００２１】
本発明によれば、配線間絶縁膜特性評価用素子の製造に際して、所謂、Ｌｏｗ−ｋ材に対する加工が少なくなっている。従って、測定・評価しようとするＬｏｗ−ｋ材が損傷している程度は少ないから、それだけ正確な測定・評価が可能になる。
【００２２】
更には、導電膜が綺麗に成膜されており、端面がテーパー状になっていたとしても軽度であり、Ｌｏｗ−ｋ材の正確な特性が測定される。
【００２３】
すなわち、従来からの技術に比べたならば、配線間絶縁膜の誘電率などの特性を正確に測定・評価できるようになる。
【発明を実施するための最良の形態】
【００２４】
本発明になる配線間絶縁膜特性（例えば、誘電率あるいは静電容量などの特性）評価用素子製造方法は、基板上に導電膜（配線膜）を設ける導電膜形成工程と、前記導電膜形成工程の後、該導電膜（配線膜）と該導電膜（配線膜）との間に配線間絶縁膜を設ける配線間絶縁膜形成工程とを具備する。特に、基板上に配線間絶縁膜よりエッチング加工が容易な易エッチング加工性膜を設ける易エッチング加工性膜成膜工程と、前記易エッチング加工性膜成膜工程で設けられた易エッチング加工性膜をエッチングして導電膜（配線膜）用溝を形成する導電膜用溝形成工程と、前記導電膜用溝形成工程で形成された導電膜（配線膜）用溝に導電膜（配線膜）を設ける導電膜形成工程と、前記導電膜形成工程の後、該導電膜（配線膜）と該導電膜（配線膜）との間に配線間絶縁膜を設ける配線間絶縁膜形成工程とを具備する。又、導電膜形成工程の後、導電膜（配線膜）と導電膜（配線膜）との間に存在している膜を除去する除去工程を更に具備し、配線間絶縁膜形成工程が、前記除去工程の後、該除去工程で形成された溝に配線間絶縁膜を設ける配線間絶縁膜形成工程である。例えば、導電膜形成工程の後、導電膜（配線膜）と導電膜（配線膜）との間に存在している易エッチング加工性膜をエッチング除去する除去工程を具備し、配線間絶縁膜形成工程が、前記除去工程の後、該除去工程で形成されて出来た溝に配線間絶縁膜を設ける配線間絶縁膜形成工程である。易エッチング加工性膜は、エッチング加工が容易なものであれば如何なるものでも良い。しかしながら、好ましい材料は、本発明では、有機樹脂材料である。特に、レジスト材料である。所謂、フォトレジスト材料である。例えば、ポリアリレン系材料、ポリアリレンエーテル系材料、ポリベンゾオキサゾール系材料が挙げられる。配線間絶縁膜は比誘電率が３以下の低誘電率膜である。特に、内部にポア（空孔）が導入された、所謂、多孔性のＬｏｗ−ｋ膜である。
【００２５】
本発明になる配線間絶縁膜の特性評価方法は、上記の配線間絶縁膜特性評価用素子製造方法で製造された素子における配線間絶縁膜を挟んで対向する第１の導電膜（配線膜）と第２の導電膜（配線膜）との間に電圧を印加する方法である。特に、交流バイアスを印加する方法である。
【００２６】
以下、更に詳しく説明する。
図１〜図９は、本発明になる配線間絶縁膜特性評価用素子の製造工程図である。
【００２７】
先ず、図１に示される通り、Ｓｉ基板１上にエッチングストッパ膜２を設ける。エッチングストッパ膜としては、例えばＳｉＯ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＮ膜、ＳｉＯＣ膜などを適宜用いることが出来る。
【００２８】
次に、エッチングストッパ膜２上に犠牲膜３を設ける。この犠牲膜３の材料は、加工（エッチング加工）が容易で、容易に電極としての形が正確に形成できる材料であれば良い。例えば、犠牲膜３の加工手段としてドライエッチングが採用される場合には、ドライエッチングが容易な有機ポリマー系材料が用いられる。例えば、ポリアリレン系材料やポリアリレンエーテル系材料、ポリイミド系材料、或いはポリベンゾオキサゾール系材料が用いられる。尚、犠牲膜３の厚さは配線間絶縁膜（Ｌｏｗ−ｋ膜）の厚さである。
【００２９】
この後、図２に示される通り、犠牲膜３上にフォトレジスト膜４が設けられる。そして、露光・現像が行われ、図３に示される通り、所定の配線膜パターンの溝４ａが形成される。
【００３０】
次に、図４に示される通り、溝４ａが形成されたフォトレジスト膜４をマスクとして、犠牲膜３に対してエッチング、アッシング、洗浄が行われ、犠牲膜３に溝３ａが形成される。そして、フォトレジスト膜４が除去される。
【００３１】
この後、図５に示される通り、ＰＶＤなどの乾式メッキ法により、バリアメタル及びＣｕシード膜５を薄く設ける。次に、図６に示される通り、湿式メッキ法により、Ｃｕ膜６を厚く設ける。この後、図７に示される通り、ＣＭＰにより、犠牲膜３上に在るＣｕ膜６やバリアメタル及びＣｕシード膜５を除去し、所定の配線膜を構成する。
【００３２】
配線膜６が構成された後、図８に示される通り、酸素、窒素あるいは水素、アンモニア等のプラズマ手段により、犠牲膜３をエッチング除去する。尚、この工程は、Ｃｕなどの金属配線膜の酸化による劣化が起きないようにする為、非酸化性雰囲気、特に、還元性雰囲気下で行うことが好ましい。例えば、水素プラズマエッチングやアンモニアプラズマエッチングを採用するのが好ましい。
【００３３】
そして、上記のような工程を経てＣｕ配線膜６が構成されることから、犠牲膜３のプラズマエッチングで出来た溝３ｂは、矩形であり、側面部にテーパーは形成されていない。
【００３４】
尚、犠牲膜３として、フォトレジスト膜４とは異なるフォトレジスト材料を用いることも出来る。そして、このようにしても、同等な特長が奏される。
【００３５】
この後、図９に示される通り、測定・評価しようとする材料であるＬｏｗ−ｋ材料の溶液をスピンコート法により溝３ｂ内に充填・塗布し、Ｌｏｗ−ｋ膜７を設けることにより、配線間絶縁膜特性評価用素子が得られる。
【００３６】
より具体的に説明する。先ず、例えば３００ｍｍのＳｉウェハ（基板１）上に、ＣＶＤ装置を用いて、１μｍ厚のＳｉＯ膜および３０ｎｍ厚のＳｉＣＮ膜（エッチングストッパ膜２）を形成した。この後、塗布機を用いて有機ポリマー系材料を塗布し、ファーネスにて焼成を行ない、犠牲膜３を設けた。その後、ＣＶＤ装置でＳｉＯ膜を３０ｎｍ成膜し、そして塗布機とスキャナーを用い、配線幅９０ｎｍ，１３０ｎｍの加工を行なった。その後、アッシング装置を用いて異方性の高いアンモニアガスにて配線を加工した。この時の配線形状をＴＥＭにて観察すると、狙いの寸法通りで矩形の加工できていた。その後、ポリマー洗浄装置を用いて洗浄した後、ＰＶＤ装置を用い、バリアメタルとして１０ｎｍ厚のＴａ／ＴａＮ膜を成膜し、更に６０ｎｍ厚のＣｕシード膜５を成膜した。そして、この後、メッキ装置を用いてＣｕ６をメッキした。この後、ＣＭＰ装置を用いて、Ｃｕ膜およびＴａ／ＴａＮ膜、更にはＳｉＯ膜をＣＭＰにより研磨・除去した。そして、アッシング装置を用い、Ｃｕ配線膜部以外の有機ポリマーを除去した。これによって、矩形の９０ｎｍ，１３０ｎｍのＣｕ配線膜６が形成された。そこで、実際に測定したいＬｏｗ−ｋ材７を塗布機にてウェハ上に塗布した。この後、ウェハをファーネスで焼成した。この結果、Ｃｕ配線膜６間にＬｏｗ−ｋ材７が完全に埋め込まれており、９０ｎｍ，１３０ｎｍの微細な配線でも十分に評価できた。
【００３７】
図１０は、本発明の実施により作成された素子を用いての静電容量の測定方法を示す説明図である。非測定物の静電容量はＬＣＲメータにて交流のバイアスを印加することにより測定される。この測定方法は、通常のＬＣＲメータを使用する場合の測定方法と同様であるから、詳細な説明は省略される。尚、ＴＥＭにより、Ｃｕ配線膜（電極断面）の出来栄えを観察した処、Ｃｕ配線膜（電極断面）は間違い無く矩形であることが確認できた。従って、種々のＬｏｗ−ｋ材料について測定が行われた場合、Ｃｕ配線膜（電極断面）形状が同じであることから、かつ、Ｌｏｗ−ｋ材料にはダメージを与えるような加工が施されないことから、正確な配線間容量を測定できることが判る。そして、種々のＬｏｗ−ｋ材料についての特性を１対１の関係で直接対比できる。
【００３８】
例えば、二つのサンプルを用意した。SampleＡにおけるＬｏｗ−ｋ材は比誘電率が２．４であり、SampleＢにおけるＬｏｗ−ｋ材は比誘電率が３．０である。測定器はプローバーを用い、ＬＣＲメータで測定を行なった。その結果が図１１に示される。これによれば、３００ｍｍウェハ面内３２点におけるSampleＡの配線間容量の中央値は９３ｐFであり、SampleＢの配線間容量の中央値は１０９ｐFであった。これら二つのサンプルの断面ＴＥＭ写真を観察してみると、同様な配線高さ及び断面形状を示しており、横並びの評価が可能であることが判った。更に、これらの形状観察から計算したシミュレーションの結果では、この構造の配線におけるSampleＡとSampleＢとの間では１５％程度の容量の低減が見込まれており、１５％程度の容量低減を示した本結果と一致している。このことは、Ｌｏｗ−ｋ材の加工による悪影響が無いことを意味しており、即ち、容量を横並び（１対１の直接比較）で精度高い評価が可能なことを示している。すなわち、Ｌｏｗ−ｋ材をエッチング加工して電極（配線膜）を形成した場合には、Ｌｏｗ−ｋ材は加工によるダメージを受けていることから、ダメージをどの程度受けているかを想像して比較考慮せざるを得ず、１対１で直接の比較が困難なのに対して、本発明の素子が用いられた場合には斯かる問題が起きない。
【００３９】
又、櫛型のパターンを形成することにより容量値を大きくした場合、その値は正確であり、測定精度がより向上する。
【００４０】
又、本発明の素子が用いられれば、材料に配勾性があり、垂直と水平における特性が異なる場合にも、従来の平板に依る測定結果と比較することで、その実態を知ることが出来る。
【図面の簡単な説明】
【００４１】
【図１】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図２】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図３】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図４】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図５】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図６】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図７】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図８】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図９】本発明になる配線間絶縁膜特性評価用素子の製造工程図
【図１０】本発明により作成された素子を用いた静電容量の測定説明図
【図１１】本発明により作成された素子を用いた静電容量の度数分布図
【符号の説明】
【００４２】
１          Ｓｉ基板
２          エッチングストッパ膜
３          犠牲膜（易エッチング加工性膜）
３ａ，３ｂ  溝
４          フォトレジスト膜
４ａ        溝
５          Ｃｕシード膜
６          Ｃｕ膜（配線膜；導電膜）
７          Ｌｏｗ−ｋ膜（配線間絶縁膜）
代  理  人  宇  高    克  己
【図１】
2007194529.tif 000003
【図２】
2007194529.tif 000004
【図３】
2007194529.tif 000005
【図４】
2007194529.tif 000006
【図５】
2007194529.tif 000007
【図６】
2007194529.tif 000008
【図７】
2007194529.tif 000009
【図８】
2007194529.tif 000010
【図９】
2007194529.tif 000011
【図１０】
2007194529.tif 000012
【図１１】
2007194529.tif 000013