(57)【要約】【課題】  周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能な波形出力装置を実現する。【解決手段】  ２つのチャネルを有する波形出力装置において、第１のチャネルの波形を生成する第１の波形生成手段と、第１の波形生成手段に信号を供給する第１の入力信号源と、第２のチャネルの波形を生成する第２の波形生成手段と、第２の波形生成手段に信号を供給する第２の入力信号源と、第１及び第２の波形生成手段の出力タイミングの最大値と最小値との差分に比例係数を乗じて伝播遅延時間をそれぞれ算出し、伝播遅延時間の大きい方を最大伝播遅延時間とし、伝播遅延時間が最大伝播遅延時間になるように第１及び第２の波形生成手段をそれぞれ制御する演算制御手段とを備える。【選択図】                    図１
2007121053.tif 000002
【特許請求の範囲】
【請求項１】
２つのチャネルを有する波形出力装置において、
第１のチャネルの波形を生成する第１の波形生成手段と、
前記第１の波形生成手段に信号を供給する第１の入力信号源と、
第２のチャネルの波形を生成する第２の波形生成手段と、
前記第２の波形生成手段に信号を供給する第２の入力信号源と、
前記第１及び前記第２の波形生成手段の出力タイミングの最大値と最小値との差分に比例係数を乗じて伝播遅延時間をそれぞれ算出し、前記伝播遅延時間の大きい方を最大伝播遅延時間とし、伝播遅延時間が前記最大伝播遅延時間になるように前記第１及び前記第２の波形生成手段をそれぞれ制御する演算制御手段とを備えたことを特徴とする波形出力装置。
【請求項２】
波形生成手段が、
出力タイミングの遅延を調整する遅延調整回路と、
波形を生成する内部回路とから構成されることを特徴とする
請求項１記載の波形出力装置。
【請求項３】
前記比例係数を前記波形生成手段毎に有することを特徴とする
請求項１若しくは請求項２記載の波形出力装置。
【請求項４】
前記第１の入力信号源と前記第２の入力信号源を共通化したことを特徴とする
請求項１乃至請求項３のいずれかに記載の波形出力装置。
【請求項５】
前記第１の波形生成手段と前記第２の波形生成手段を１つのＩＣに集約したことを特徴とする
請求項１乃至請求項４のいずれかに記載の波形出力装置。
【請求項６】
前記チャネルの数を３つ以上有し、前記波形生成手段及び前記入力信号源をそれぞれチャネル毎に有することを特徴とする
請求項１乃至請求項５のいずれかに記載の波形出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ（Large Scale Integration）テスタに使用される波形出力装置に関し、特に複数チャネル有する場合のチャネル間のスキュー調整を容易に行うことが可能な波形出力装置に関する。
【背景技術】
【０００２】
従来の波形出力装置に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特開平１０−２０９８２８号公報
【特許文献２】特開２０００−２０６２１２号公報
【特許文献３】特開２０００−３３２５８４号公報
【特許文献４】特開２００４−１２０６７８号公報
【０００４】
図３はこのような従来の波形出力装置の一例を示す構成ブロック図である。図３において１，２及び３は入力信号源、４，５及び６は可変遅延素子、７，８及び９は波形生成手段、１０，１１及び１２は波形生成手段７，８及び９からの出力信号、１３はＣＰＵ（Central Processing Unit）等を有する演算制御手段である。
【０００５】
また、入力信号源１、可変遅延素子４及び波形生成手段７はチャネル１４を構成し、入力信号源２、可変遅延素子５及び波形生成手段８はチャネル１５を構成している。さらに、入力信号源３、可変遅延素子６及び波形生成手段９はチャネル１６を構成している。
【０００６】
演算制御手段１３の”ＩＮ１Ａ”端子は可変遅延素子４に入力される信号を取り込む入力端子、演算制御手段１３の”ＩＮ１Ｂ”端子は波形生成手段７から出力される出力信号１０を取り込む入力端子である。
【０００７】
また、演算制御手段１３の”ＣＴ１Ａ”端子は入力信号源１の出力を制御する制御信号の出力端子、演算制御手段１３の”ＣＴ１Ｂ”端子は可変遅延素子４の遅延時間を制御する制御信号の出力端子である。
【０００８】
演算制御手段１３の”ＩＮ２Ａ”端子は可変遅延素子５に入力される信号を取り込む入力端子、演算制御手段１３の”ＩＮ２Ｂ”端子は波形生成手段８から出力される出力信号１１を取り込む入力端子である。
【０００９】
また、演算制御手段１３の”ＣＴ２Ａ”端子は入力信号源２の出力を制御する制御信号の出力端子、演算制御手段１３の”ＣＴ２Ｂ”端子は可変遅延素子５の遅延時間を制御する制御信号の出力端子である。
【００１０】
演算制御手段１３の”ＩＮ３Ａ”端子は可変遅延素子６に入力される信号を取り込む入力端子、演算制御手段１３の”ＩＮ３Ｂ”端子は波形生成手段９から出力される出力信号１２を取り込む入力端子である。
【００１１】
また、演算制御手段１３の”ＣＴ３Ａ”端子は入力信号源３の出力を制御する制御信号の出力端子、演算制御手段１３の”ＣＴ３Ｂ”端子は可変遅延素子６の遅延時間を制御する制御信号の出力端子である。
【００１２】
入力信号源１の一端は可変遅延素子４の入力端子及び演算制御手段１３の”ＩＮ１Ａ”端子にそれぞれ接続され、入力信号源１の他端は接地される。また、可変遅延素子４の出力端子は波形生成手段７の入力端子に接続され、演算制御手段１３の”ＣＴ１Ｂ”端子は可変遅延素子４の遅延調整端子に接続される。
【００１３】
波形生成手段７の出力端子は出力信号１０として出力されると共に演算制御手段１３の”ＩＮ１Ｂ”端子に接続される。また、演算制御手段１３の”ＣＴ１Ａ”端子は入力信号源１の出力制御端子に接続される。
【００１４】
入力信号源２の一端は可変遅延素子５の入力端子及び演算制御手段１３の”ＩＮ２Ａ”端子にそれぞれ接続され、入力信号源２の他端は接地される。また、可変遅延素子５の出力端子は波形生成手段８の入力端子に接続され、演算制御手段１３の”ＣＴ２Ｂ”端子は可変遅延素子５の遅延調整端子に接続される。
【００１５】
波形生成手段８の出力端子は出力信号１１として出力されると共に演算制御手段１３の”ＩＮ２Ｂ”端子に接続される。また、演算制御手段１３の”ＣＴ２Ａ”端子は入力信号源２の出力制御端子に接続される。
【００１６】
入力信号源３の一端は可変遅延素子６の入力端子及び演算制御手段１３の”ＩＮ３Ａ”端子にそれぞれ接続され、入力信号源３の他端は接地される。また、可変遅延素子６の出力端子は波形生成手段９の入力端子に接続され、演算制御手段１３の”ＣＴ３Ｂ”端子は可変遅延素子６の遅延調整端子に接続される。
【００１７】
波形生成手段９の出力端子は出力信号１２として出力されると共に演算制御手段１３の”ＩＮ３Ｂ”端子に接続される。また、演算制御手段１３の”ＣＴ３Ａ”端子は入力信号源３の出力制御端子に接続される。
【００１８】
ここで、図３に示す従来例の動作を図４を用いて説明する。図４は演算制御手段１３の動作を説明するフロー図である。
【００１９】
図４中”Ｓ００１”において演算制御手段１３はチャネル数を変数”ｎ”に設定し、変数”ｉ”を”１”に初期化する。
【００２０】
図４中”Ｓ００２”において演算制御手段１３は、変数”ｉ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｉ”がチャネル数”ｎ”以下の場合には、図４中”Ｓ００３”において演算制御手段１３は、”ｉ”番目のチャネルの可変遅延素子を遅延が最小になるように設定する。
【００２１】
そして、図４中”Ｓ００４”において演算制御手段１３は、”ｉ”番目のチャネルの可変遅延素子の入力タイミングを測定し、その測定値を”ｔ＿ｉｎ［ｉ］”に格納する。
【００２２】
同様に、図４中”Ｓ００５”において演算制御手段１３は、”ｉ”番目のチャネルの波形生成手段の出力タイミングを測定し、その測定値を”ｔ＿ｏｕｔ［ｉ］”に格納する。      
【００２３】
図４中”Ｓ００６”において演算制御手段１３は、信号が可変遅延素子に入力されて波形生成手段から出力されるまでの時間、すなわち、伝播遅延時間”ｔｐｄ［ｉ］”を式（１）より算出する。
ｔｐｄ［ｉ］＝ｔ＿ｏｕｔ［ｉ］−ｔ＿ｉｎ［ｉ］    （１）
【００２４】
そして、図４中”Ｓ００７”において演算制御手段１３は、変数”ｉ”を”＋１”インクリメントして”Ｓ００２”に戻る。
【００２５】
図４中”Ｓ００２”において演算制御手段１３は、変数”ｉ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｉ”がチャネル数”ｎ”より大きい場合には、図４中”Ｓ００８”において演算制御手段１３は、伝播遅延時間”ｔｐｄ［１］”から伝播遅延時間”ｔｐｄ［ｎ］”の中での最大値を最大伝播遅延時間として”ｔｐｄ＿ｍａｘ”に格納し、変数”ｊ”を”１”に初期化する。
【００２６】
図４中”Ｓ００９”において演算制御手段１３は、変数”ｊ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｊ”がチャネル数”ｎ”以下の場合には、図４中”Ｓ０１０”において演算制御手段１３は、”ｊ”番目のチャネルの可変遅延素子と波形生成手段の伝播遅延時間の合計が最大伝播遅延時間”ｔｐｄ＿ｍａｘ”になるように可変遅延素子を設定する。
【００２７】
そして、図４中”Ｓ０１１”において演算制御手段１３は、変数”ｊ”を”＋１”インクリメントして”Ｓ００９”に戻る。
【００２８】
最後に、図４中”Ｓ００９”において演算制御手段１３は、変数”ｊ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｊ”がチャネル数”ｎ”より大きい場合には、全てのチャネルの設定が終わったので、フローを終了する。
【００２９】
この結果、可変遅延素子の遅延を最小に設定し、可変遅延素子の入力タイミングと波形生成手段の出力タイミングを測定し、その値から伝播遅延時間を計算し、全チャネルの中での伝播遅延時間の最大値を求め、伝播遅延時間がその最大値になるように全チャネルの可変遅延素子を設定することにより、チャネル間のスキューを揃えることが可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
しかし、図３に示す従来例では、伝播遅延時間の算出には可変遅延素子の入力と波形生成手段の出力の２箇所の観測が必要になるので、周辺回路が非常に複雑になるという問題点があった。
【００３１】
従って本発明が解決しようとする課題は、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能な波形出力装置を実現することにある。
【課題を解決するための手段】
【００３２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
２つのチャネルを有する波形出力装置において、
第１のチャネルの波形を生成する第１の波形生成手段と、前記第１の波形生成手段に信号を供給する第１の入力信号源と、第２のチャネルの波形を生成する第２の波形生成手段と、前記第２の波形生成手段に信号を供給する第２の入力信号源と、前記第１及び前記第２の波形生成手段の出力タイミングの最大値と最小値との差分に比例係数を乗じて伝播遅延時間をそれぞれ算出し、前記伝播遅延時間の大きい方を最大伝播遅延時間とし、伝播遅延時間が前記最大伝播遅延時間になるように前記第１及び前記第２の波形生成手段をそれぞれ制御する演算制御手段とを備えたことにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【００３３】
請求項２記載の発明は、
請求項１記載の発明である波形出力装置において、
波形生成手段が、
出力タイミングの遅延を調整する遅延調整回路と、波形を生成する内部回路とから構成されることにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【００３４】
請求項３記載の発明は、
請求項１若しくは請求項２記載の発明である波形出力装置において、
前記比例係数を前記波形生成手段毎に有することにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【００３５】
請求項４記載の発明は、
請求項１乃至請求項３のいずれかに記載の発明である波形出力装置において、
前記第１の入力信号源と前記第２の入力信号源を共通化したことにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【００３６】
請求項５記載の発明は、
請求項１乃至請求項４のいずれかに記載の発明である波形出力装置において、
前記第１の波形生成手段と前記第２の波形生成手段を１つのＩＣに集約したことにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【００３７】
請求項６記載の発明は、
請求項１乃至請求項５のいずれかに記載の発明である波形出力装置において、
前記チャネルの数を３つ以上有し、前記波形生成手段及び前記入力信号源をそれぞれチャネル毎に有することにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【発明の効果】
【００３８】
本発明によれば次のような効果がある。
請求項１，２，３，４，５及び請求項６の発明によれば、波形生成手段の遅延調整回路を調整し、出力タイミングの最小値と最大値を測定し、波形生成手段の遅延時間の変動範囲であるスパンを求め、その値に比例係数を乗じて伝播遅延時間を計算し、全チャネルの中での伝播遅延時間の最大値を求め、伝播遅延時間が最大伝播遅延時間”ｔｐｄ＿ｍａｘ”になるように全チャネルの遅延調整回路を設定することにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【発明を実施するための最良の形態】
【００３９】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る波形出力装置の一実施例を示す構成ブロック図である。
【００４０】
図１において１７，１８及び１９は入力信号源、２０，２１及び２２は遅延調整回路、２３，２４及び２５は内部回路、２６，２７及び２８は内部回路２３，２４及び２５からの出力信号、２９はＣＰＵ（Central Processing Unit）等を有する演算制御手段である。
【００４１】
また、遅延調整回路２０及び内部回路２３は波形生成手段３０を構成し、入力信号源１７及び波形生成手段３０はチャネル３３を構成している。遅延調整回路２１及び内部回路２４は波形生成手段３１を構成し、入力信号源１８及び波形生成手段３１はチャネル３４を構成している。遅延調整回路２２及び内部回路２５は波形生成手段３２を構成し、入力信号源１９及び波形生成手段３２はチャネル３５を構成している。
【００４２】
演算制御手段２９の”ＩＮ１”端子は波形生成手段３０から出力される出力信号２６を取り込む入力端子である。また、演算制御手段２９の”ＣＴ１Ａ”端子は入力信号源１７の出力を制御する制御信号の出力端子、演算制御手段２９の”ＣＴ１Ｂ”端子は遅延調整回路２０の遅延時間を制御する制御信号の出力端子である。
【００４３】
演算制御手段２９の”ＩＮ２”端子は波形生成手段３１から出力される出力信号２７を取り込む入力端子である。また、演算制御手段２９の”ＣＴ２Ａ”端子は入力信号源１８の出力を制御する制御信号の出力端子、演算制御手段２９の”ＣＴ２Ｂ”端子は遅延調整回路２１の遅延時間を制御する制御信号の出力端子である。
【００４４】
演算制御手段２９の”ＩＮ３”端子は波形生成手段３２から出力される出力信号２８を取り込む入力端子である。また、演算制御手段２９の”ＣＴ３Ａ”端子は入力信号源１９の出力を制御する制御信号の出力端子、演算制御手段２９の”ＣＴ３Ｂ”端子は遅延調整回路２２の遅延時間を制御する制御信号の出力端子である。
【００４５】
入力信号源１７の一端は遅延調整回路２０の入力端子に接続され、入力信号源１７の他端は接地される。また、遅延調整回路２０の出力端子は内部回路２３の入力端子に接続され、演算制御手段２９の”ＣＴ１Ｂ”端子は遅延調整回路２０の遅延調整端子に接続される。
【００４６】
内部回路２３の出力端子は出力信号２６として出力されると共に演算制御手段２９の”ＩＮ１”端子に接続される。また、演算制御手段２９の”ＣＴ１Ａ”端子は入力信号源１７の出力制御端子に接続される。
【００４７】
入力信号源１８の一端は遅延調整回路２１の入力端子に接続され、入力信号源１８の他端は接地される。また、遅延調整回路２１の出力端子は内部回路２４の入力端子に接続され、演算制御手段２９の”ＣＴ２Ｂ”端子は遅延調整回路２１の遅延調整端子に接続される。
【００４８】
内部回路２４の出力端子は出力信号２７として出力されると共に演算制御手段２９の”ＩＮ２”端子に接続される。また、演算制御手段２９の”ＣＴ２Ａ”端子は入力信号源１８の出力制御端子に接続される。
【００４９】
入力信号源１９の一端は遅延調整回路２２の入力端子に接続され、入力信号源１９の他端は接地される。また、遅延調整回路２２の出力端子は内部回路２５の入力端子に接続され、演算制御手段２９の”ＣＴ３Ｂ”端子は遅延調整回路２２の遅延調整端子に接続される。
【００５０】
内部回路２５の出力端子は出力信号２８として出力されると共に演算制御手段２９の”ＩＮ３”端子に接続される。また、演算制御手段２９の”ＣＴ３Ａ”端子は入力信号源１９の出力制御端子に接続される。
【００５１】
ここで、図１に示す実施例の動作を図２を用いて説明する。図２は演算制御手段２９の動作を説明するフロー図である。
【００５２】
図２中”Ｓ１０１”において演算制御手段２９はチャネル数を変数”ｎ”に設定し、変数”ｉ”を”１”に初期化する。また、変数”Ａ”に比例係数を設定する。
【００５３】
内部回路２３，２４、若しくは、内部回路２５の伝播遅延時間は遅延調整回路２０，２１、若しくは、遅延調整回路２２の調整可能範囲、すなわち、調整スパンに比例するものとし、調整スパンに対する伝播遅延時間の比率を比例係数とする。
【００５４】
この特性から比例係数は波形生成手段設計時の理論的な計算、若しくは、波形生成手段のサンプルの測定から予め求められる。
【００５５】
図２中”Ｓ１０２”において演算制御手段２９は、変数”ｉ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｉ”がチャネル数”ｎ”以下の場合には、図２中”Ｓ１０３”において演算制御手段２９は、”ｉ”番目の波形生成手段の遅延調整回路を遅延が最小になるように設定する。
【００５６】
そして、図２中”Ｓ１０４”において演算制御手段２９は、出力タイミングを測定し、その測定値を”ｔ＿ｍｉｎ［ｉ］”に格納する。
【００５７】
同様に、図２中”Ｓ１０５”において演算制御手段２９は、”ｉ”番目の波形生成手段の遅延調整回路を遅延が最大になるように設定し、図２中”Ｓ１０６”において演算制御手段２９は、出力タイミングを測定し、その測定値を”ｔ＿ｍａｘ［ｉ］”に格納する。
【００５８】
図２中”Ｓ１０７”において演算制御手段２９は、式（２）により”ｉ”番目の波形生成手段の出力タイミングの変動範囲であるスパン”ｓｐａｎ［ｉ］”を算出し、さらに、式（３）により信号が入力されてから出力されるまでの時間、すなわち、伝播遅延時間”ｔｐｄ［ｉ］”を算出する。
ｓｐａｎ［ｉ］＝ｔ＿ｍａｘ［ｉ］−ｔ＿ｍｉｎ［ｉ］    （２）
ｔｐｄ［ｉ］＝Ａ×ｓｐａｎ［ｉ］    （３）
【００５９】
そして、図２中”Ｓ１０８”において演算制御手段２９は、変数”ｉ”を”＋１”インクリメントして”Ｓ１０２”に戻る。
【００６０】
図２中”Ｓ１０２”において演算制御手段２９は、変数”ｉ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｉ”がチャネル数”ｎ”より大きい場合には、図２中”Ｓ１０９”において演算制御手段２９は、伝播遅延時間”ｔｐｄ［１］”から伝播遅延時間”ｔｐｄ［ｎ］”の中での最大値を最大伝播遅延時間として”ｔｐｄ＿ｍａｘ”に格納し、変数”ｊ”を”１”に初期化する。
【００６１】
図２中”Ｓ１１０”において演算制御手段２９は、変数”ｊ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｊ”がチャネル数”ｎ”以下の場合には、図２中”Ｓ１１１”において演算制御手段２９は、”ｊ”番目の波形生成手段の伝播遅延時間が最大伝播遅延時間”ｔｐｄ＿ｍａｘ”になるように遅延調整回路を設定する。
【００６２】
そして、図２中”Ｓ１１２”において演算制御手段２９は、変数”ｊ”を”＋１”インクリメントして”Ｓ１１０”に戻る。
【００６３】
最後に、図２中”Ｓ１１０”において演算制御手段２９は、変数”ｊ”がチャネル数”ｎ”以下か否かを判断し、もし、変数”ｊ”がチャネル数”ｎ”より大きい場合には、全てのチャネルの設定が終わったので、フローを終了する。
【００６４】
この結果、波形生成手段の遅延調整回路を調整し、出力タイミングの最小値と最大値を測定し、波形生成手段の遅延時間の変動範囲であるスパンを求め、その値に比例係数を乗じて伝播遅延時間を計算し、全チャネルの中での伝播遅延時間の最大値を求め、伝播遅延時間が最大伝播遅延時間”ｔｐｄ＿ｍａｘ”になるように全チャネルの遅延調整回路を設定することにより、周辺回路を複雑にすることなく容易に伝播遅延時間を算出し、チャネル間のスキューを揃えることが可能になる。
【００６５】
なお、図１に示す実施例では、説明の簡単のために、１チャネルにつき１つの波形生成手段が記載されているが、これらの波形生成手段を１つのＩＣ（Integrated Circuit）に集約した構成にしても構わない。
【００６６】
また、図１に示す実施例では、入力信号源の出力が出力制御端子に入力される信号で制御されているが、この制御をすることなく入力信号源からは常に信号が出力されているとしてもよい。
【００６７】
また、図１に示す実施例では、入力信号源がチャネル毎に記載されているが、１つの入力信号源の出力を分配してもよい。
【００６８】
また、図２に示す実施例では、説明の簡単のために、比例係数”Ａ”を全チャネルの波形生成手段で共通としているが、チャネル毎に異なる比例係数を使用しても構わない。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る波形出力装置の一実施例を示す構成ブロック図である。
【図２】演算制御手段の動作を説明するフロー図である。
【図３】従来の波形出力装置の一例を示す構成ブロック図である。
【図４】演算制御手段の動作を説明するフロー図である。
【符号の説明】
【００７０】
１，２，３，１７，１８，１９  入力信号源
４，５，６  可変遅延素子
７，８，９，３０，３１，３２  波形生成手段
１０，１１，１２，２６，２７，２８  出力信号
１３，２９  演算制御手段
１４，１５，１６，３３，３４，３５  チャネル
２０，２１，２２  遅延調整回路
２３，２４，２５  内部回路
【図１】
2007121053.tif 000003
【図２】
2007121053.tif 000004
【図３】
2007121053.tif 000005
【図４】
2007121053.tif 000006