(57)【要約】【課題】  分極による正及び負の両方の固定電荷により形成される半導体の分極接合を利用したコンデンサを提供すること。【解決手段】  ２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造１４を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有するコンデンサにおいて、該積層構造の一方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第一の電極１２と、他方の側端に上記第二の導電型のキャリアに対してオーミック特性を有する第二の電極１３とを備えたコンデンサである。【選択図】        図４
2007208178.tif 000002
【特許請求の範囲】
【請求項１】
２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有するコンデンサにおいて、
該積層構造の一方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第一の電極と、
他方の側端に上記第二の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えたコンデンサ。
【請求項２】
上記積層構造の上記第一の電極又は第二の電極に隣接する半導体の一部は、上記第一の導電型又は第二の導電型をもつ不純物が高濃度にドープされていることを特徴とする、請求項１に記載のコンデンサ。
【請求項３】
上記２種類以上の半導体は、組成の異なるIII−Ｖ族化合物半導体である請求項1乃至２のいずれか１項に記載のコンデンサ。
【請求項４】
上記III−Ｖ族化合物半導体は、III族窒化物半導体であり、その化学式はＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される請求項３に記載のコンデンサ。
（式中ｘ、ｙ及びｚは、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１を満足させる数値を持つものとする。）
【請求項５】
上記III族窒化物半導体は、ｃ軸方向に積層されていることを特徴とする請求項４に記載のコンデンサ。
【請求項６】
上記２種類以上の半導体は、組成の異なるII−ＶI族酸化物半導体である請求項1乃至２のいずれか１項に記載のコンデンサ。
【請求項７】
上記２種類以上の半導体は、結晶構造の異なるＳｉＣ化合物半導体である請求項1乃至２のいずれか１項に記載のコンデンサ。
【請求項８】
上記コンデンサは、半導体基板上に集積化されていることを特徴とする請求項１乃至７のいずれか１項に記載のコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサに関し、特に半導体の分極接合を有するコンデンサに関するものである。
【背景技術】
【０００２】
コンデンサは、電子回路おけるフィルタ、バイパス、カップリングなどの様々な目的に使われる必要不可欠な素子である。近年の電子機器の進歩に合わせて、当然コンデンサの高性能化も要求されている。用途によって様々ではあるが、一般に大容量、小型、高耐圧、低い等価直列抵抗（以下、「ＥＳＲ」という）、低い等価直列インダクタンス（以下、「ＥＳＬ」という）及びそれらによる高い高周波特性、温度変化に対する安定性、長寿命などが求められている。特に、電気をエネルギーとして扱うパワーエレクトロニクスの分野では、コンデンサは回路内における電気エネルギーの蓄積に利用されるため、大容量化・小型化が必須である。また、パソコンなどの電子機器のクロック周波数の増加により、周波数特性の向上も必要とされている。
【０００３】
電子回路に用いられるコンデンサには、単体のコンデンサをプリント基板に実装したもの（以下、「実装コンデンサ」という）と、半導体の集積回路内にトランジスタなどと一緒に直接作りこんだもの（以下、「集積化コンデンサ」という）がある。集積化コンデンサは、実装コンデンサに比べて以下のような利点を持っている。まず、第一にトランジスタなどと同一の半導体基板上に作られるため、コンデンサに繋がる配線の長さを短くすることが可能である。これにより配線の持つ寄生抵抗、寄生インダクタンスによる遅延を小さく出来るため、高周波特性が改善される。第二に、同一基板上に集積化するため、電子回路の体積を小さくすることが出来る。第三に、はんだ付けやボンディング配線などを少なく出来るため、電子回路の信頼性を向上させることが出来る。
【０００４】
現在実用化されている集積化コンデンサには、半導体のｐｎ接合容量を用いたもの（以下、「ｐｎ接合コンデンサ」という）と、誘電体を用いたもの（誘電体コンデンサ）がある。ｐｎ接合コンデンサと誘電体コンデンサの説明は、例えば非特許文献１にある。図１はｐｎ接合コンデンサの一例である。ｐｎ接合コンデンサは、バイポーラトランジスタなどの集積回路の場合には、エミッタ―ベース間の接合容量を用いることが出来るため、プロセスとの整合性が良い。ただし、バイアス電圧により容量が変化してしまうこと、及び下側のｐ型層４のキャリア濃度が低いためＥＳＲが大きくなってしまうという欠点がある。一方、誘電体コンデンサは、電圧に対する容量の変化が無く、また、電極に高いキャリア濃度の半導体又は金属を用いることが出来るためＥＳＲを低減することが出来る。
【０００５】
ここで、コンデンサの容量は一般に次式で表される。
【式１】
【０００６】
2007208178.tif 000003
【０００７】
ただし、Ｃ：静電容量、ε0：真空の誘電率、εs：比誘電率、Ｓ：電極面積、及びｄ：電極間距離である。上記式（１）から分かるように、容量を大きくするためにはεs又はＳを大きくするか、ｄを小さくする必要がある。なお、εsは物質で決まる定数であり、大きくするのにも限界がある。また、ｄは耐圧に影響するためあまり小さくすることが出来ない。そのため、容量を増やすためにはＳを増加させる必要があるが、それにより、集積回路のチップ内におけるコンデンサの面積（以下、「コンデンサ面積」という）が増加してしまい、チップの大型化とそれによるコストの増加を引き起こしてしまう。
【０００８】
そこでこの問題を解決するために、コンデンサ面積を一定に保ちつつ電極面積Ｓを増やす方法として、一般にトレンチ構造が用いられる。トレンチ構造はダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）の高密度化のために広く用いられている（例えば、非特許文献２）。高度に発達したＳｉにおける半導体プロセス技術が、非常に大きなアスペクト比をもつトレンチ構造の作製を可能にしている。
【０００９】
一方、例えば特許文献１にあるように、積層構造を用いてもコンデンサ面積を低減することが出来る。図２は、積層型の誘電体コンデンサの概略図である。金属と誘電体の積層構造をコンデンサとして用いることで、多数のコンデンサが並列に接続された状態となり、コンデンサ面積を一定に保ちつつ、大容量化が可能となる。
【００１０】
一方で、近年においてパワーエレクトロニクス用の半導体としてワイドバンドギャップ半導体が注目されている。ワイドバンドギャップ半導体とはバンドギャップエネルギーがＳｉ（１．１ｅＶ）に比べて大きな半導体のことであり、現在最も注目されているのは、ＳｉＣ（〜３．０ｅＶ）、III族窒化物半導体（〜６．２ｅＶ）及びII−ＶI族酸化物半導体（〜７．８ｅＶ）である。バンドギャップエネルギーが大きいほど絶縁破壊電圧が高くなるため、これらの半導体を用いてトランジスタやダイオードを作製することで、同じ性能を保ちながら、Ｓｉ素子に比べて小さくすることが出来る。つまり、集積回路全体の大きさを小さく出来るため、高周波・大電力集積回路が実現できると期待されている。
【００１１】
今後、このような集積回路が実現した場合、チップ内にコンデンサを作りこむ技術が必要となる。しかし、コンデンサの容量は、上述の式（１）で示したように電極面積Ｓの大きさでほぼ決定される。そのため、ワイドバンドギャップ半導体を用いることでトランジスタやダイオードなどの素子寸法が小さく出来る一方で、コンデンサを小さくすることが出来ず、チップ内に占めるコンデンサ面積が非常に大きくなってしまう。
【００１２】
また、トレンチ構造及び積層構造などの既存技術による大容量化には問題がある。まず、上述のトレンチ構造をワイドバンドギャップ半導体にそのまま適用することは困難である。なぜなら、ワイドバンドギャップ半導体は一般に化学的・熱的に安定であるため、Ｓｉのように深い溝を掘ることが難しいからである。また、図２に示したような積層構造を形成するためには、例えば非特許文献３にあるように、フォトリソグラフィによるパターン形成と、金属及び絶縁膜の作製を多数回繰り返さなければならず、プロセス手順の大幅な増加を招いてしまう。
【００１３】
ここで、半導体の分極という現象について説明する。ある種の半導体のヘテロ接合界面には、分極により固定電荷が発生することが知られている。例えば、ワイドバンドギャップ半導体であるIII族窒化物半導体によるヘテロ接合は、高密度の分極電荷が発生する。
【００１４】
分極により形成される固定電荷、及びそれにより発生するキャリアは、以下のような様々な特長をもつ。まず、第一に、２種類の半導体を交互に積層した場合、符号が異なり、大きさの等しい固定電荷が交互に現れる。つまり、意図的なドーピングを行わなくても、ｐｎ接合の積層構造を容易に形成することが出来る。
【００１５】
第二に、ドーピング技術では不可能な高濃度の固定電荷を空間的に集中させて発生させることができる。例えばIII族窒化物半導体のヘテロ接合では、１０１３ｃｍ−２程度の面密度で分極電荷が得られる。このとき、界面の急峻性を１ｎｍとすると、固定電荷密度は約１０２０ｃｍ−３となり、非常に高密度になる。これによりドーピング技術のみでは困難な高濃度のキャリアを発生させることが出来る。
【００１６】
第三に、原理的にキャリアの活性化エネルギーが無視できるという特徴をもつ。ここでいう活性化エネルギーとは、キャリアを発生させるための熱エネルギーのことである。ワイドバンドギャップ半導体では、ドーピングによる導電性の制御において、この活性化エネルギーが室温における熱エネルギーに比べ大きくなってしまう傾向にあり、問題となっている。しかし、分極を用いればこの問題は生じない。つまりドーピングではｐ型、ｎ型の制御が困難な半導体においても、導電性を制御できる可能性がある。
【００１７】
第四に、このとき発生するキャリアは、上述のように空間的に集中しており、また、イオン化不純物散乱の影響も低いので、高い移動度を持つことができる。ドーピングによりキャリアを発生させた場合、例えば、バルクＧａＮの電子移動度は２００ｃｍ２／Ｖｓ程度であるが、分極による２次元電子ガスにすることにより１０００ｃｍ２／Ｖｓ以上の移動度が容易に得られる。
ところがこのような半導体の分極接合を利用したコンデンサは、これまでには提案されていない。
【特許文献１】特開昭６３−２２４２４９号公報
【非特許文献１】S. M.SZE著，半導体デバイス―基礎理論とプロセス技術  第２版，p．438，（産業図書，2004年）
【非特許文献２】S. Y. Kang他, J.Electrochem. Soc., Vol.152, p.C15 (2005)
【非特許文献３】M. Grossmann他, J.Eur. Ceram. Soc., Vol.19, p.1413 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明の解決しようとする課題は、上述した従来のコンデンサの欠点を解消し、分極による正及び負の両方の固定電荷により形成される半導体の分極接合を利用したコンデンサを提供することである。
【課題を解決するための手段】
【００１９】
本発明は、分極により形成されるｐｎ接合をコンデンサに利用するものであり、具体的には次のようなコンデンサを提供することにより課題は解決される。
（１）２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有するコンデンサにおいて、
該積層構造の一方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第一の電極と、
他方の側端に上記第二の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えたコンデンサ。
（２）上記積層構造の上記第一の電極又は第二の電極に隣接する半導体の一部は、上記第一の導電型又は第二の導電型をもつ不純物が高濃度にドープされていることを特徴とするコンデンサ。
（３）上記２種類以上の半導体は、組成の異なるIII−Ｖ族化合物半導体であるコンデンサ。
（４）上記III−Ｖ族化合物半導体は、III族窒化物半導体であり、その化学式はＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表されるコンデンサ。
（式中ｘ、ｙ及びｚは、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１を満足させる数値を持つものとする。）
（５）上記III族窒化物半導体は、ｃ軸方向に積層されていることを特徴とするコンデンサ。
（６）上記２種類以上の半導体は、組成の異なるII−ＶI族酸化物半導体であるコンデンサ。
（７）上記２種類以上の半導体は、結晶構造の異なるＳｉＣ化合物半導体であるコンデンサ。
（８）上記コンデンサは、半導体基板上に集積化されていることを特徴とするコンデンサ。
【発明の効果】
【００２０】
本発明によれば半導体のヘテロ接合界面の分極電荷により形成されたｐｎ接合を用いることで、電圧に対する容量変化が少なく、小型・大容量の積層型コンデンサを、大幅なプロセス手順の増加を招くことなく実現できる。また、ヘテロ接合界面に二次元的に分布した高濃度、かつ高い移動度をもつ電子及び正孔を利用することで、高周波特性に優れたコンデンサを実現できる。
さらに上記（２）記載のコンデンサでは、電極と半導体間のコンタクト抵抗を低減することで、高周波特性を向上させることが出来る。
さらに上記（８）記載のコンデンサでは、同一基板上に本発明によるコンデンサを集積化させることで、電子回路の体積を低減することが出来る。
【発明を実施するための最良の形態】
【００２１】
図３は、ＧａＮ層１０及びＡｌｙＧａ１−ｙＮ層１１をｃ軸方向に積層した場合のバンドラインナップの模式図である。このように、ＡｌｙＧａ１−ｙＮ（０００−１）／ＧａＮ（０００１）及びＡｌｙＧａ１−ｙＮ（０００１）／ＧａＮ（０００−１）界面に、分極による正及び負の固定電荷により、電子及び正孔を、それぞれ発生させることができる。このように分極を用いて、電子及び正孔を交互に発生させた半導体のｐｎ接合を、本明細書では「分極接合」と定義する。
【００２２】
分極接合は、次の理由から、高性能なコンデンサに応用することが出来る。まず、図２で示したような従来の積層型誘電体コンデンサでは、フォトリソグラフィによるパターン形成を多数回繰り返さなければならないため、積層数を増やすに従いプロセス手順が大幅に増加してしまう。一方、本発明によるコンデンサでは積層数が増えても、プロセス手順の増加が無い。これは電極に用いる金属の種類により、半導体中の電子又は正孔に対して選択的にオーミックコンタクトをとることが出来るためである。そのため、積層数を容易に増やすことでき、コンデンサ面積を一定に保ったまま大容量化が可能である。また、図１で示したような従来のｐｎ接合コンデンサでは電圧に対して容量が変化してしまい、そして、ＥＳＲが高いという問題があった。一方、分極接合はｐ−ｉ−ｎ構造をもつため空乏層幅は各半導体層の厚さとほぼ一致し、電圧に対する容量の変化が少ない。また、高濃度の分極電荷を発生するヘテロ接合を用いることで、高濃度の電子及び正孔濃度が得られ、さらに、このときの電子及び正孔は高い移動度を持つことが出来るため、ＥＳＲを低く抑えることが出来る。
【００２３】
図４は、本発明によるコンデンサの概略図である。分極接合領域１４は、Al組成１９％のｎ−型Ａｌ０．１９Ｇａ０．８１Ｎ層及びｎ−型ＧａＮ層の積層構造により形成した。各層の厚さは１００ｎｍとした。各へテロ界面の分極電荷の大きさρｐは、理論値より１×１０１３ｃｍ−２とした。アノード電極１２は、Ｎｉ又はＰｔあるいはＮｉ／Ａｕ又はＰｔ／Ａｕなどの積層金属電極を用いることで、正孔に対してオーミック特性をもたせた。カソード電極１３は、ＴｉあるいはＴｉ／Ａｌ／Ｎｉ／Ａｕなどの積層金属電極を用いることで、電子に対してオーミック特性をもたせた。これにより、各電極から電子又は正孔を選択的にやり取りすることができる。
【００２４】
従来技術によるｐｎ接合コンデンサと本発明によるコンデンサの特性をデバイスシミュレーションにより比較した。
図５は、周波数１ＭＨｚにおけるＣ−Ｖ測定の結果である。分極接合領域１４の分極電荷以外の固定電荷濃度ρｂａｃｋを変化させてその特性の変化を調べた。まず、従来技術によるコンデンサでは、バイアス電圧の増加とともに容量が大幅に減少してしまう様子が見られる。これは逆バイアスが大きくなるに従い、空乏層が伸びるためである。一方、本発明によるコンデンサは、バイアス電圧に対する容量の変化が少ないことが分かる。また、分極電荷以外の固定電荷濃度ρｂａｃｋが小さいほど、広い電圧範囲で安定した特性が得られることも分かる。これは、ρｂａｃｋが増加すると電子と正孔の数の釣り合いが崩れ、どちらか一方が増えた分、他方が減少してしまうからである。そのため、本発明の適用にはρｂａｃｋが小さいほど望ましい。
【００２５】
図６は、バイアス電圧１Ｖにおけるインピーダンスの周波数特性である。従来のｐｎ接合コンデンサは、周波数１ＭＨｚ以上では特性の劣化が見られる。一方、本発明によるコンデンサでは、１０ＧＨｚ近くまで特性の劣化が無い。本発明により周波数特性が大きく改善されることが分かる。この主な理由は、本発明によるコンデンサは、不純物のドーピングを行う必要が無く、またキャリアがヘテロ界面に二次元的に存在するため、キャリアの移動度が高いためである。
【００２６】
また、ここまでは電極と半導体間のコンタクト抵抗を無視して議論を進めてきたが、実際の本発明の利用に当たっては、必ず有限のコンタクト抵抗が存在する。コンタクト抵抗の増大はＥＳＲの増加を招き、高周波特性を劣化させてしまう。金属と半導体間の抵抗は、金属と接触する半導体のキャリア濃度が高いほど低下する傾向にある。そのため、図７のようにアノード電極１５又はカソード電極１６と接触する分極接合領域の一部に、アクセプタ不純物又はドナー不純物を高濃度にドーピングすることにより、ｐ型分極接合領域１８又はｎ型分極接合領域１９を形成することが望ましい。
【００２７】
次に、本発明によるコンデンサは、小さなコンデンサ面積で大容量のコンデンサを実現できるために、パワーデバイスの集積回路に好適に用いることが出来る。また、図２で紹介した既存技術による積層型コンデンサのように、プロセス手順の大幅な増大を招くことも無い。そのため、トランジスタ、整流ダイオードなどと同一基板上に集積化するのに適している。
【００２８】
なお、本明細書では本発明によるコンデンサについて、III族窒化物半導体を例に挙げて説明を行ったが、本発明は、分極の発生する全ての半導体において適用可能である。例えば、ＺｎＯに代表されるII−ＶI族酸化物半導体のヘテロ接合は、大きな分極による固定電荷が発生するため、本発明を適用することができる。ＺｎＯ／ＺｎｍＭｇ１−ｍＯなどのヘテロ接合がその一例である。II−ＶI族酸化物半導体は、非常に大きなバンドギャップをもつ半導体であり、パワーデバイスとして大きな可能性をもつ。
【００２９】
さらに、ポリタイプの異なるＳｉＣのヘテロ接合も、大きな分極を発生することが知られており、本発明を適用することができる。４Ｈ−ＳｉＣ／３Ｃ−ＳｉＣ、及び６Ｈ−ＳｉＣ／３Ｃ−ＳｉＣなどのヘテロ接合がその一例である。ＳｉＣもワイドバンドギャップ半導体であり、また、Ｓｉと同じ四族元素からなるため、Ｓｉで確立された多くの既存技術を利用できるという利点をもつ。
【図面の簡単な説明】
【００３０】
【図１】既存技術によるｐｎ接合コンデンサの概略図
【図２】既存技術による積層型誘電体コンデンサの概略図
【図３】２種類のIII族窒化物半導体を積層したときのバンドラインナップの模式図
【図４】本発明による分極接合を用いたコンデンサの概略図
【図５】Ｃ−Ｖ特性のシミュレーション結果
【図６】周波数特性のシミュレーション結果
【図７】コンタクト抵抗を低減した本発明によるコンデンサの概略図
【符号の説明】
【００３１】
１  アノード電極
２  カソード電極
３  ｐ−型半導体基板
４  ｐ型半導体領域
５  ｎ＋型半導体領域
６  電極
７  電極
８  半導体基板
９  誘電体
１０  ｉ型ＧａＮ層
１１  ｉ型ＡｌｙＧａ１−ｙＮ層
１２  アノード電極
１３  カソード電極
１４  ｎ−型ＧａＮ層とｎ−型ＡｌｙＧａ１−ｙＮ層の積層構造による分極接合領域
１５  アノード電極
１６  カソード電極
１７  ｎ−型ＧａＮ層とｎ−型ＡｌｙＧａ１−ｙＮ層の積層構造による分極接合領域
１８  ｐ＋型ＧａＮ層とｐ＋型ＡｌｙＧａ１−ｙＮ層の積層構造によるｐ型化分極接合領域
１９  ｎ＋型ＧａＮ層とｎ＋型ＡｌｙＧａ１−ｙＮ層の積層構造によるｎ型化分極接合領域
【図１】
2007208178.tif 000004
【図２】
2007208178.tif 000005
【図３】
2007208178.tif 000006
【図４】
2007208178.tif 000007
【図５】
2007208178.tif 000008
【図６】
2007208178.tif 000009
【図７】
2007208178.tif 000010