(57)【要約】【課題】半導体装置のＩＤＤＱ検査において、特別な装置を用いずに検査精度を向上させることができ、かつ検査時間を短縮する。【解決手段】半導体装置１１１に流れる電流１０１を分流回路１１３に流れる既知の大電流１０２と電流計１２１に流れる微小電流１０３に分流させ、電流計１２１の計測値と既知の大電流１０２の加算値を静止電源電流の測定値とする。これを行うために、電流計１２１および分流回路１１３は半導体装置のＶＳＳ側あるいはＶＤＤ側に並列に接続し、分流回路１１３の他端はＶＳＳ側電源（接地）あるいはＶＤＤ側電源と独立な分流回路用電源１２３に接続する。分流回路１１３は半導体装置１１１に内蔵可能で、定電流源回路あるいは抵抗回路等で実現する。【選択図】図２
2007024836.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に流れる電流を分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させ、前記電流計の計測値と前記既知の大電流の加算値を前記半導体装置の静止電源電流の測定値として静止電源電流検査を行う静止電源電流検査方法。
【請求項２】
製造ロット毎の複数個のサンプルで測定した静止電源電流の平均値を用いて前記既知の大電流の値を決定する請求項１記載の静止電源電流検査方法。
【請求項３】
製造ロット毎のＰＣＭによる代表トランジスタで測定した静止電源電流の値を用いて前記既知の大電流の値を決定する請求項１記載の静止電源電流検査方法。
【請求項４】
被測定回路に流れる電流を分流する分流回路を備える半導体装置。
【請求項５】
前記分流回路は、一端がＶＳＳに接続され、他端がＶＳＳ側電源あるいは接地と独立な電源に接続される請求項４記載の半導体装置。
【請求項６】
前記分流回路は、一端がＶＤＤに接続され、他端がＶＤＤ側電源あるいは接地と独立な電源に接続される請求項４記載の半導体装置。
【請求項７】
前記分流回路は定電流源回路である請求項５または６記載の半導体装置。
【請求項８】
前記分流回路は抵抗回路である請求項５または６記載の半導体装置。
【請求項９】
前記分流回路はＭＯＳトランジスタの飽和特性を利用した回路である請求項５または６記載の半導体装置。
【請求項１０】
前記分流回路の端子を独立端子として設けた請求項４から９の何れか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の静止電源電流（ＩＤＤＱ）検査に係り、特に検査精度と検査効率を向上させる技術に関するものである。
【背景技術】
【０００２】
半導体装置のＩＤＤＱ検査は簡易で検出感度の高い検査方法である。特にＩＤＤＱ検査をより有効にする判定方法として、論理状態（検査ベクター）を変化させてＩＤＤＱ測定を行い、各検査ベクター間での電流値の最大差（ΔＩＤＤＱ）を判定し、微細欠陥による数十μＡ程度の電流を検出可能とするものがある（例えば、特許文献１参照）。
【０００３】
近年ますます進むプロセスの微細化に伴い、半導体装置のＩＤＤＱは１〜２桁増加している。これに対して、検査ベクター間でのＩＤＤＱの差分で検出すべき故障は微細欠陥による数十μＡ程度の微小な電流変動である。そのため、数十〜数百ｍＡの電流を数百ｎＡの精度で測定する必要がある。従来の半導体試験装置では電流測定の分解能がＡＤコンバーターで１２ビット程度となっており、ＩＤＤＱの値が数ｍＡ程度の場合は数十μＡの電流変動を検出できるが、ＩＤＤＱの値が数十〜数百ｍＡとなると測定分解能が不十分なため微小電流の変動を検知できなくなる。測定分解能を上げると検査コスト、検査時間の増大を招く。従来はＩＤＤＱ値が小さい値であったため、それほどまでの分解能を電流測定時に問題にする必要が無かった。
【特許文献１】特開２０００−８８９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したように、プロセスの微細化に伴い半導体装置のＩＤＤＱは１〜２桁増加し、微細欠陥を精度良く検出するためには、数十〜数百ｍＡの電流を数百ｎＡの精度で測定する必要がある。しかしながら、従来の半導体試験装置では電流測定の分解能が不十分なため微小電流の変動を検知することができないことが問題となる。測定分解能を上げると検査コスト、検査時間の増大を招くことになる。また、高精度で測定する外付け測定装置（ＢＯＳＴ）もあるがやはり高価である。また、特許文献１に示された各検査ベクター間での電流値の最大差（ΔＩＤＤＱ）を判定する方法では、電流値を測定してその差分を演算で求める必要があるため、検査時間に演算時間が含まれることで、検査時間の実質増加となるという問題がある。
【０００５】
本発明は、半導体装置のＩＤＤＱ検査において、特別な装置を用いずに検査精度を向上させることができ、かつ検査時間を短縮することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の静止電源電流検査方法は、半導体装置に流れる電流を分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させ、前記電流計の計測値と前記既知の大電流の加算値を前記半導体装置の静止電源電流の測定値として静止電源電流検査を行う。本発明の半導体装置は、被測定回路に流れる電流を分流する分流回路を備える。
【０００７】
上記構成によれば、ＩＤＤＱ検査において、半導体装置のＩＤＤＱを分流回路と電流計に分流させることで、電流計で測定する電流を微小にすることができ、電流計の測定レンジを小さくすることができるため、精度の低い検査装置を使用しても微小電流を十分な精度で測定することができ、これを既知の大電流に加算することで大電流ながら高精度なＩＤＤＱの測定値を得ることができる。また、既知の大電流を正常なＩＤＤＱの最小値や最大値に設定することで、電流計で測定される微小電流の分布が製品のバラツキによる変動電流や欠陥による異常電流の分布を直接表すことになるため、この微小電流が正常な分布の規格値内か否かを判定することでＩＤＤＱ検査を行うことができ、従来のΔＩＤＤＱを求める演算が不要になる。
【０００８】
本発明の半導体装置において、前記分流回路は、一端がＶＳＳに接続され、他端がＶＳＳ側電源あるいは接地と独立な電源に接続される。この構成によれば、ＶＳＳ側に電流計と並列に接続される分流回路の他端が独立な分流回路用電源に接続されるため、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を固定することができる。
【０００９】
本発明の半導体装置において、前記分流回路は、一端がＶＤＤに接続され、他端がＶＤＤ側電源あるいは接地と独立な電源に接続される。この構成によれば、ＶＤＤ側に電流計と並列に接続される分流回路の他端が独立な分流回路用電源に接続されるため、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を固定することができる。
【００１０】
本発明の半導体装置において、前記分流回路は定電流源回路である。この構成によれば、分流回路として定電流源回路を用いることで、分流回路に流れる既知の大電流を所望の値に固定することが容易にできる。
【００１１】
本発明の半導体装置において、前記分流回路は抵抗回路である。この構成によれば、分流回路として抵抗回路を用いることで、定電流源回路を用いる場合に比べて制約はあるものの分流回路が簡易になり、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を所望の値に固定することができる。
【００１２】
本発明の半導体装置において、前記分流回路はＭＯＳトランジスタの飽和特性を利用した回路である。この構成によれば、分流回路としてＭＯＳトランジスタの飽和特性を利用した回路を用いることで、抵抗回路を用いる場合と同等な分流回路を精度良く実現することができ、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を所望の値に固定することができる。
【００１３】
本発明の半導体装置において、前記分流回路の端子を独立端子として設けたものである。
【発明の効果】
【００１４】
本発明によれば、半導体装置のＩＤＤＱを分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させることで、特別に高精度な装置を用いずに大電流ながら高精度なＩＤＤＱの測定値を得ることができる。また、既知の大電流を適切に設定することにより、電流計で測定される微小電流の分布が製品のバラツキによる変動電流や欠陥による異常電流の分布を表すものとなるため、微小電流により直接異常判定を行うことができる。その結果、ＩＤＤＱ検査の精度向上のみならず検査時間を短縮することができ、半導体装置の品質向上と価格低減が実現される。
【発明を実施するための最良の形態】
【００１５】
（実施の形態１）
図１は本発明の実施の形態１に係るＩＤＤＱ検査方法を示すフローチャートである。まず、外部に接続する電流測定手段と並列になるように、測定対象の半導体装置内部に電流分流手段を挿入する。これにより、半導体装置に流れる電流は電流分流手段に流れる大電流と電流測定手段に流れる微小電流とに分流する。測定条件を設定するときに、分流する大電流の電流値を測定条件下で常に一定になるように設定する。
【００１６】
電流測定手段に流れる微小電流は最大値が小さいため、１２ビット程度の分解能のＡＤコンバーターでも１ＬＳＢが小さな値となり、電流変動分を高精度に測定することができる。電流分流手段に流れる大電流は既知の値になるように設定されており、この既知の大電流と測定した微小電流を加算したものが半導体装置に流れる電流値となる。その結果、ＩＤＤＱの測定値において下位の桁までの測定精度を得ることができる。
【００１７】
例えば、１２ビットのＡＤコンバータを使用し、ＩＤＤＱが１１１．１１１ｍＡの場合に、既知の大電流１０２を１１０．０００ｍＡに設定し、その差分１．１１１ｍＡを微小電流１０３として測定すると、１１１．１１１ｍＡを直接測定した場合の分解能（計算値）２７．１μＡに対して、本実施の形態の回路構成によれば０．２７１μＡと２桁高い測定精度となる。なお、説明の繰り返しを避けるが、以降に説明する他の実施の形態や各具体例についても同様の効果が得られる。
【００１８】
図２は本実施の形態のＩＤＤＱ検査方法を実施するための半導体装置の回路構成例を示すブロック図である。図２において、１１１は半導体装置、１１２は測定対象回路、１１３は半導体装置１１１に組み込まれた定電流源等の分流回路、１２１は電流計、１２２は半導体装置用接地、１２３は分流回路用電源である。
【００１９】
測定対象回路１１２は静止状態においてＩＤＤＱが流れ、微細加工プロセスで作られているため電源から大電流のＩＤＤＱ１０１が流れ込む。この大電流のＩＤＤＱ１０１における電流変動を高精度に測定するために、電源ＶＳＳ接続端子と同レベルである電流測定端子１３１と接地１２２の間に接続される電流計１２１と並列になるように、電流測定端子１３１と分流回路用電源１２３の間に分流回路１１３を接続する。
【００２０】
分流回路１１３には既知の大電流１０２が流れるように分流回路用電源１２３のレベルを調整する。半導体装置に流れるＩＤＤＱ１０１から既知の大電流１０２を引いた電流変動分が微小電流１０３として電流計１２１で測定される。
【００２１】
電流計１２１に流れる微小電流１０３は最大値が小さいため、１２ビット程度の分解能のＡＤコンバーターでも１ＬＳＢが小さな値となり、電流変動分を高精度に測定することができる。半導体装置に流れるＩＤＤＱ１０１は既知の大電流１０２と微小電流１０３を加算したものであるため、ＩＤＤＱ１０１の測定値において下位の桁までの測定精度を得ることができる。
【００２２】
なお、本実施の形態においては、測定対象回路１１２の電源電圧を正しく印加するために、電流測定端子１３１をモニターして半導体装置のＶＳＳを調整することが重要である。また、分流回路１１３は基板電位を分流端子として測定対象回路１１２とは分離する。また、本実施の形態の回路構成例ではＶＳＳ側に分流回路が挿入されているが、分流回路をＶＤＤ側に挿入した場合も類似の回路構成となり、本実施の形態の回路構成例と同様の効果が得られる。
【００２３】
図３は、本実施の形態のＩＤＤＱ検査方法を実施するための図２の回路構成例において、分流回路１１３の第１の具体例を示したブロック図である。図２の分流回路１１３が、図３においては半導体装置に内蔵される分流抵抗群１１４として具体化されている。これ以外の構成は図２と同じである。分流抵抗群１１４は、測定対象回路１１２の接地である電流測定用端子１３１と分流回路用電源１２３を接続する分流回路用端子１３２の間に形成される複数の抵抗から構成される。
【００２４】
図４は図３の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャートである。まず、分流回路用端子１３２と電流測定用端子１３１の間に電圧を印加し、半導体装置に内蔵された分流用抵抗群１１４の抵抗値を測定する。この抵抗値から分流用抵抗群１１４に流れる大電流１０２を既知の値に決定するために、分流回路用電源１２３に印加する電圧レベルを調整する。これにより、測定した微小電流１０３と正確な値に設定された既知の大電流１０２とを加算することで半導体装置に流れる電流値１０１が得られ、ＩＤＤＱの測定値において下位の桁までの測定精度を得ることができる。
【００２５】
図５は、本実施の形態のＩＤＤＱ検査方法を実施するための図２の回路構成例において、分流回路１１３の第２の具体例を示したブロック図である。図２の分流回路１１３が、図５においては半導体装置に内蔵される分流用ＭＯＳトランジスタ群１１５として具体化されている。これ以外の構成は図２と同じである。
【００２６】
分流用ＭＯＳトランジスタ群１１５はＭＯＳトランジスタの飽和状態を利用して分流回路とするものであり、測定対象回路１１２の接地である電流測定用端子１３１と分流回路用電源１２３を接続する分流回路用端子１３２の間に形成される複数のＭＯＳトランジスタで構成される。
【００２７】
なお、本回路構成例ではＶＳＳ側に分流用ＭＯＳトランジスタ群が挿入され、ＭＯＳトランジスタの基板電位は分流回路用電源の電位となるが、分流用ＭＯＳトランジスタ群がＶＤＤ側に挿入さる場合はＭＯＳトランジスタの基板電位は被測定回路のＶＤＤの電位となる。
【００２８】
図６は図５の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャートである。まず、分流回路用端子１３２と電流測定用端子１３１の間に電圧を印加し、半導体装置に内蔵された分流用ＭＯＳトランジスタ群１１５の電圧−電流特性を測定する。この電圧−電流特性から大電流１０２を既知の値に決定するために、分流回路用電源１２３に印加する電圧レベルを調整する。これにより、既知の大電流１０２が正確な値に設定され、半導体装置の測定を高精度で実施することが可能となる。
【００２９】
図７は、本実施の形態のＩＤＤＱ検査方法を実施するための図２の回路構成例において、分流回路１１３の第３の具体例を示したブロック図である。図２の分流回路１１３が、図７においては半導体装置に内蔵される定電流源１１６として具体化されている。これ以外の構成は図２と同じである。定電流源１１６は、ＭＯＳトランジスタを使用した電流調整器１１７と、比較器１１８と、比較器１１８に基準電圧を与える基準電圧端子１３３から構成される。基準電圧端子１３３に入力された基準電圧と電流測定用端子１３１のレベルが比較され、大電流１０２が常に一定値となるように電流調整器１１７にフィードバックされる。
【００３０】
図８は図７の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャートである。まず、分流回路用端子１３２と電流測定用端子１３１の間に電圧を印加し、比較器１１８に与える基準電圧をパラメータとして定電流源１１６の電圧−電流特性を測定する。定電流源１１６の電圧−電流特性から大電流１０２を既知の値に設定するために、分流回路用電源１２３に印加する電圧と比較器１１８に与える基準電圧を決定する。これにより、既知の大電流１０２が正確な値に設定され、半導体装置の測定を高精度で実施することが可能となる。
【００３１】
（実施の形態２）
本発明の実施の形態２は、測定対象の半導体装置の外部において電流測定手段および電流分流手段を並列に接続するものである。これにより、実施の形態１の場合と同様に、半導体装置に流れる電流は電流分流手段に流れる大電流と電流測定手段に流れる微小電流とに分流する。測定条件を設定するときに、分流する大電流の電流値を測定条件下で常に一定になるように設定する。電流測定手段に流れる微小電流は最大値が小さいため、１２ビット程度の分解能のＡＤコンバーターでも１ＬＳＢが小さな値となり、電流変動分を高精度に測定することができる。電流分流手段に流れる大電流は既知の値になるように設定されており、この既知の大電流と測定した微小電流を加算したものが半導体装置に流れる電流値となる。その結果、実施の形態１の場合と同様に、ＩＤＤＱの測定値において下位の桁までの測定精度を得ることができる。
【００３２】
図９は本実施の形態のＩＤＤＱ検査方法を実施するための回路構成例を示すブロック図である。図９において、１１１は測定対象の半導体装置、１２１は電流計、１２２は半導体装置用接地、２０１は分流回路として半導体装置１１１の外部に電流計１２１と並列に接続された定電流源、１２３は分流回路用電源である。この回路構成は分流回路が半導体装置１１１の内部にあるか半導体装置１１１の外部にあるかの違いを除けば、本質的には図７の回路構成と同じであり、その動作も図７の回路と同様である。
【００３３】
図１０は本実施の形態のＩＤＤＱ検査方法を実施するための他の回路構成例を示すブロック図である。図１０において、１１１は半導体装置、１１２は測定対象回路、１１９は測定対象外回路、１２１は電流計、２０２は分流回路として半導体装置１１１の外部に電流計１２１と並列に接続された定電流源、１２４は測定対象回路用電源、１２５は測定対象外回路用電源、１２６は分流回路用電源、１３４は電源ＶＤＤ接続端子と同レベルである電流測定端子である。
【００３４】
図９の回路構成例ではＶＳＳ側に分流回路と電流計が挿入されているのに対して、本回路構成例では測定回路用電源１２４と測定対象外電源１２５が分離されており、分流回路と電流計が測定対象回路１１２のＶＤＤ側に挿入されている。これにより、測定対象回路のみを対象としてＩＤＤＱ検査を行うことができるが、回路の動作と効果は図９の回路構成例と本質的に同じである。
【００３５】
図１１は、図９および図１０の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャートである。まず、分流回路用電源１２３あるいは１２６と電流測定用端子１３１あるいは１３４の間に電圧を印加し、定電流源２０１あるいは２０２の電圧−電流特性を測定する。この電圧−電流特性から大電流１０２を既知の値に決定するために、分流回路用電源１２３あるいは１２６に印加する電圧レベルを調整する。これにより、既知の大電流１０２が正確な値に設定され、半導体装置の測定を高精度で実施することが可能となる。
【００３６】
図１２および図１３は、本実施の形態のＩＤＤＱ検査方法を実施するために、図９および図１０の回路構成例に対して、定電流源２０１あるいは２０２を分流抵抗２０３あるいは２０４で置き換えた構成となっており、これ以外の構成は図９および図１０と同じである。
【００３７】
図１４は、図１２および図１３の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャートである。まず、分流回路用電源１２３あるいは１２６と電流測定用端子１３１あるいは１３４の間に電圧を印加して電圧レベルを調整し、分流抵抗２０３あるいは２０４に流れる大電流１０２を測定して既知の値に決定する。
【００３８】
これにより、測定した微小電流１０３と正確な値に設定された既知の大電流１０２とを加算することで半導体装置に流れる電流値１０１が得られ、ＩＤＤＱの測定値において下位の桁までの測定精度を得ることができる。
【００３９】
（製造ロットへの適用）
図１５および図１６は、実際の製造ロットにおいて、実施の形態１あるいは実施の形態２のＩＤＤＱ検査方法における既知の大電流を決定する方法を説明するフローチャートである。図１５に示す方法では、半導体装置の製造ロットを１グループとし、当該グループから複数個のサンプルを抜き取ってＩＤＤＱを測定する。次に、当該サンプルのＩＤＤＱの平均値を算出し、この値を分流回路に流す既知の大電流値として決定する。決定した大電流を分流するように分流回路用電源の電圧を設定し、半導体装置のＩＤＤＱの測定を行う。
【００４０】
図１６に示す方法では、半導体装置の製造ロット毎の基準トランジスタ（ＰＣＭ）のリーク電流値を測定し、これからＩＤＤＱを算出する。この算出したＩＤＤＱを分流回路に流す既知の大電流値として決定する。決定した大電流を分流するように分流回路用電源の電圧を設定し、半導体装置のＩＤＤＱの測定を行う。
【００４１】
図１７および図１８は、実施の形態１あるいは実施の形態２のＩＤＤＱ検査方法を実際の製造ロットに適用する方法を説明するフローチャートである。測定する半導体装置のＩＤＤＱは製造バラツキ、測定バラツキなどにより微小な変動がある。
【００４２】
図１７に示す方法では、分流回路に流す既知の大電流値を正常なＩＤＤＱの最小値に設定する。これにより、バラツキによる変動電流や欠陥による異常電流が差分の微小電流として測定される。この微小電流が欠陥と判断される電流値以上となった場合は不良と判定する。
【００４３】
図１８に示す方法では、分流回路に流す既知の大電流値を製造ロット毎に許容可能なＩＤＤＱの最大値に設定する。これにより、バラツキによる変動電流や欠陥による異常電流が差分の微小電流として測定される。この微小電流が負の値の場合は良品と判定するが、正の値の場合は半導体装置に流れる電流が許容可能なＩＤＤＱの最大値を超えたことを意味するので不良品と判定する。
【００４４】
従来の方法では、回路の論理状態を変化させて複数状態での測定値を半導体測定装置に記憶させ、測定終了後の演算処理により電流値の最大差（ΔＩＤＤＱ）を算出して不良品を判定していたが、本方法によれば微小電流そのものを規格値と比較して判定することができるため、従来のΔＩＤＤＱを算出していた演算が
不要となる。
【産業上の利用可能性】
【００４５】
本発明の静止電源電流検査方法および半導体装置は、半導体装置のＩＤＤＱを分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させることで、特別に高精度な装置を用いずに大電流ながら高精度なＩＤＤＱの測定値を得ることができ、また、既知の大電流を適切に設定することにより、電流計で測定される微小電流の分布が製品のバラツキによる変動電流や欠陥による異常電流の分布を表すものとなるため、微小電流により直接異常判定を行うことができる。その結果、ＩＤＤＱ検査の精度向上のみならず検査時間を短縮することができ、半導体装置の品質向上と価格低減が実現されるという効果を有し、半導体装置のＩＤＤＱ検査、特に検査精度と検査効率を向上させる技術等として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１に係るＩＤＤＱ検査方法を示すフローチャート。
【図２】本発明の実施の形態１に係るＩＤＤＱ検査方法を実施するための半導体装置の回路構成例を示すブロック図。
【図３】本発明の実施の形態１に係るＩＤＤＱ検査方法を実施するために半導体装置に内蔵する分流回路の第１の具体例を示したブロック図。
【図４】図３の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャート。
【図５】本発明の実施の形態１に係るＩＤＤＱ検査方法を実施するために半導体装置に内蔵する分流回路の第２の具体例を示したブロック図。
【図６】図５の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャート。
【図７】本発明の実施の形態１に係るＩＤＤＱ検査方法を実施するために半導体装置に内蔵する分流回路の第３の具体例を示したブロック図。
【図８】図７の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャート。
【図９】本発明の実施の形態２に係るＩＤＤＱ検査方法を実施するための回路構成例を示すブロック図。
【図１０】本発明の実施の形態２に係るＩＤＤＱ検査方法を実施するための回路構成例を示すブロック図。
【図１１】図９および図１０の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャート。
【図１２】本発明の実施の形態２に係るＩＤＤＱ検査方法を実施するための回路構成例を示すブロック図。
【図１３】本発明の実施の形態２に係るＩＤＤＱ検査方法を実施するための回路構成例を示すブロック図。
【図１４】図１２および図１３の回路構成例によりＩＤＤＱ検査を実行するための手順を示すフローチャート。
【図１５】実際の製造ロットにおいて本発明のＩＤＤＱ検査方法における既知の大電流を決定する方法を説明するフローチャート。
【図１６】実際の製造ロットにおいて本発明のＩＤＤＱ検査方法における既知の大電流を決定する方法を説明するフローチャート。
【図１７】本発明のＩＤＤＱ検査方法を実際の製造ロットに適用する方法を説明するフローチャート。
【図１８】本発明のＩＤＤＱ検査方法を実際の製造ロットに適用する方法を説明するフローチャート。
【符号の説明】
【００４７】
１０１  静止電源電流（ＩＤＤＱ）
１０２  既知の大電流
１０３  微小電流
１１１  半導体装置
１１２  測定対象回路
１１３  半導体装置に内蔵される分流回路
１１４  半導体装置に内蔵される分流抵抗群
１１５  半導体装置に内蔵される分流用ＭＯＳトランジスタ群
１１６  半導体装置に内蔵される定電流源
１１７  電流調整器
１１８  比較器
１１９  測定対象外回路
１２１  電流計
１２２  半導体装置用接地
１２３、１２６  分流回路用電源
１２４  測定対象回路用電源
１２５  測定対象外回路用電源
１３１  ＶＳＳ／電流測定端子
１３２  分流回路用端子
１３３  基準電圧端子
１３４  ＶＤＤ／電流測定端子
２０１、２０２  半導体装置に外付けされる定電流源
２０３、２０４  半導体装置に外付けされる分流抵抗
【図１】
2007024836.tif 000003
【図２】
2007024836.tif 000004
【図３】
2007024836.tif 000005
【図４】
2007024836.tif 000006
【図５】
2007024836.tif 000007
【図６】
2007024836.tif 000008
【図７】
2007024836.tif 000009
【図８】
2007024836.tif 000010
【図９】
2007024836.tif 000011
【図１０】
2007024836.tif 000012
【図１１】
2007024836.tif 000013
【図１２】
2007024836.tif 000014
【図１３】
2007024836.tif 000015
【図１４】
2007024836.tif 000016
【図１５】
2007024836.tif 000017
【図１６】
2007024836.tif 000018
【図１７】
2007024836.tif 000019
【図１８】
2007024836.tif 000020