(57)【要約】【課題】活性層の厚さが０．３μｍ以上の半導体光増幅器において、活性層内の利得の不均一性を抑える。【解決手段】ｎ型InP基板１の上に、ｎ−InPバッファ層２、InGaAsP活性層３、第１ｐ−InPクラッド層４が積層されている。これらの層の側面に、価電子帯のエネルギー準位が、第１ｐ−InPクラッド層４よりも大きく、InGaAsP活性層３よりも小さいInGaAsP中間層７を設けた構造とする。上記構造とすることにより、正孔は、InGaAsP活性層３の上面から直接注入される第１経路と、第１ｐ−InPクラッド層４からInGaAsP中間層７を介してInGaAsP活性層３の側面から注入される第２経路との２つの経路を経由して注入される。これにより、InGaAsP活性層３内部の正孔の分布の偏りを緩和することができる。従って、活性層内の利得の不均一性を小さくすることができる。【選択図】図１
2007180228.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたｎ型の第１半導体層と、
前記第１半導体層の上に設けられ、０．３μｍ以上の厚さを有し、レーザ光を発生させる活性層と、
前記活性層の上に設けられたｐ型の第２半導体層と、
前記活性層の側面に設けられたｐ型の第３半導体層とを備え、
前記第３半導体層の価電子帯エネルギー準位は、前記第２半導体層の価電子帯エネルギー準位よりも大きく、前記活性層の価電子帯エネルギー準位よりも小さいことを特徴とする半導体光増幅器。
【請求項２】
基板上に設けられたｐ型の第１半導体層と、
前記第１半導体層の上に設けられ、０．３μｍ以上の厚さを有し、レーザ光を発生させる活性層と、
前記活性層の上に設けられたｎ型の第２半導体層と、
前記活性層の側面に設けられたｐ型の第３半導体層とを備え、
前記第３半導体層の価電子帯エネルギー準位は、前記第２半導体層の価電子帯エネルギー準位よりも大きく、前記活性層の価電子帯エネルギー準位よりも小さいことを特徴とする半導体光増幅器。
【請求項３】
前記第１半導体層と前記活性層との間に設けられ、側面が前記第３の半導体層に接触する第４の半導体層を有し、前記第４の半導体層の価電子帯エネルギー準位は、前記第２半導体層の価電子帯エネルギー準位よりも大きく、前記活性層の価電子帯エネルギー準位よりも小さいことを特徴とする請求項１又は２に記載の半導体光増幅器。
【請求項４】
前記第４の半導体層の価電子帯エネルギー準位は、前記活性層側から前記第１半導体層側に向かって小さくなることを特徴とする請求項３に記載の半導体光増幅器。
【請求項５】
前記活性層は、ｐ型不純物を含むことを特徴とする請求項１〜４のいずれかに記載の半導体光増幅器。
【請求項６】
前記活性層の前記第２半導体層との界面近傍に、前記ｐ型不純物の濃度が他の部分よりも相対的に大きい領域を有していることを特徴とする請求項５に記載の半導体光増幅器。
【請求項７】
基板上に設けられた第１導電型の第１半導体層と、
前記第１半導体層の上に設けられ、０．３μｍ以上の厚さを有し、レーザ光を発生させる活性層と、
前記活性層の上に設けられた第２導電型の第２半導体層とを備え、
前記活性層は、圧縮歪の層と引張歪の層とが交互に積層された構造であることを特徴とする半導体光増幅器。
【請求項８】
前記圧縮歪の層および前記引張歪の層は、ｐ型不純物を含むことを特徴とする請求項７に記載の半導体光増幅器。
【請求項９】
前記圧縮歪の層の厚さおよび前記引張歪の層の厚さは、電子のドブロイ波長の長さよりも薄いことを特徴とする請求項７又は８に記載の半導体光増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体光増幅器に関し、特に、光通信、光情報処理用装置などにおいて、微弱な光を増幅する半導体光増幅器に関するものである。
【背景技術】
【０００２】
半導体光増幅器では、活性層内への光閉じ込め係数を大きくし、利得の偏波依存性を小さくするために、断面形状が矩形に近い活性層構造が広く用いられている（例えば、特許文献１参照）。このような構造では、活性層の幅、厚さは、ともに０．６５μｍ程度に設計されることが多い。
【０００３】
【特許文献１】特開２０００−１１４６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、活性層の厚さを０．３μｍ以上とすると、正孔の拡散距離(約０．３μｍ)に比べて活性層厚さが厚すぎるため、ｐ型クラッド層から活性層内に正孔が十分に注入されない。このため、活性層内のｎ型クラッド層近傍では、電子数に対して正孔の数が不足し、活性層内に利得の不均一が生じる。そうすると、注入電流を大きくしても活性層利得が十分に大きくならず、半導体光増幅器の増幅効率が低下するという問題があった。
【０００５】
本発明は上記課題を解決するためになされたもので、活性層の厚さが０．３μｍ以上であっても、活性層内の利得の不均一性を小さくし、半導体光増幅器の増幅効率低下を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体光増幅器は、基板上に設けられたｎ型の第１半導体層と、前記第１半導体層の上に設けられ、０．３μｍ以上の厚さを有し、レーザ光を発生させる活性層と、前記活性層の上に設けられたｐ型の第２半導体層と、前記活性層の側面に設けられたｐ型の第３半導体層とを備え、前記第３半導体層の価電子帯エネルギー準位は、前記第２半導体層の価電子帯エネルギー準位よりも大きく、前記活性層の価電子帯エネルギー準位よりも小さいことを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【０００７】
本発明によれば、活性層の厚さが０．３μｍ以上であっても、活性層内の利得の不均一性を小さくし、半導体光増幅器の増幅効率低下を抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【０００９】
実施の形態１．
本実施の形態に係る半導体光増幅器の断面図を図１に示す。この半導体光増幅器は、ｎ型InP基板１の上に形成されている（以下、「ｎ型」を「ｎ−」、「ｐ型」を「ｐ−」と表記する）。ｎ−InP基板１の上に、メサ形状のｎ−InPバッファ層２が設けられている。その上に、InGaAsP活性層３（不純物はドープされていない）、第１ｐ−InPクラッド層４が積層されている。ｎ−InPバッファ層２、InGaAsP活性層３、第１ｐ−InPクラッド層４の外側には、ｐ−InP電流ブロック層８、ｎ−InP電流ブロック層９、ｐ−InP電流ブロック層１０が順次積層されている。
【００１０】
ここで、図１の半導体光増幅器を動作させる際、InGaAsP活性層３には、第１ｐ−InPクラッド層４側から正孔が注入され、ｎ−InPバッファ層２側から電子が注入される。これらの正孔と電子を結合させることにより、InGaAsP活性層３にレーザ光が発生する。また、InGaAsP活性層３の幅、厚さは、ともに０．３μｍ以上、ここでは０．６５μｍ程度となるように形成されている。
【００１１】
ｎ−InPバッファ層２の側面、InGaAsP活性層３の側面、第１ｐ−InPクラッド層４の側面で、ｐ−InP電流ブロック層８との間に、InGaAsP中間層７が設けられている。この層の価電子帯のエネルギー準位（以下、「ＥＶ７」という）は、第１ｐ−InPクラッド層４の価電子帯のエネルギー準位（以下、「ＥＶ４」という）より大きく、InGaAsP活性層３の価電子帯のエネルギー準位（以下、「ＥＶ３」という）より小さい値である。すなわち、ＥＶ４＜ＥＶ７＜ＥＶ３の関係が成り立っている。
【００１２】
また、ｐ−InP電流ブロック層８の価電子帯のエネルギー準位（以下、「ＥＶ８」という）は、ＥＶ７より小さい値である。すなわちＥＶ８＜ＥＶ７＜ＥＶ３の関係が成り立っている。また、ｎ−InPバッファ層２の価電子帯のエネルギー準位（以下、「ＥＶ２」という）は、ＥＶ７より小さい値である。すなわちＥＶ２＜ＥＶ７＜ＥＶ３の関係が成り立っている。
【００１３】
上述したInGaAsP中間層７は、ｎ−InPバッファ層２、InGaAsP活性層３、第１ｐ−InPクラッド層４を形成した後に、有機金属化学気相成長（Metal Organic Chemical Vapor Deposition；以下、「ＭＯＣＶＤ」という）法、液相エピタキシャル成長(Liquid Phase Epitaxy；以下、「ＬＰＥ」という)法などの結晶成長法を用いて形成することができる。このとき、ｐ−InP電流ブロック層８、ｎ−InP電流ブロック層９、ｐ−InP電流ブロック層１０の電流狭窄効果を妨げないように、InGaAsP中間層７の幅は、０．２μｍ以下の厚さに形成することが好適である。
【００１４】
また、ｐ−InP電流ブロック層１０、InGaAsP中間層７、第１ｐ−InPクラッド層４の上には、第２ｐ−InPクラッド層５が設けられている。さらにその上に、ｐ−InGaAsコンタクト層６、ｐ側電極１２が設けられている。ｎ−InP基板１の裏面側には、ｎ側電極１１が設けられている。
【００１５】
次に、図１の半導体光増幅器の動作について説明する。この半導体光増幅器を動作させる際には、ｐ側電極１２に正電界が印加され、ｎ側電極１１に負電界が印加される。すると、ｐ−InPクラッド層４側からInGaAsP活性層３に正孔が注入され、ｎ−InPバッファ層２側からInGaAsP活性層３に電子が注入される。
【００１６】
ここで、InGaAsP活性層３の上面には、ｐ−InPクラッド層４が接触し、InGaAsP活性層３の側面には、InGaAsP中間層７が接触している。また、前述したように、第１ｐ−InPクラッド層４、InGaAsP中間層７、InGaAsP活性層３の価電子帯のエネルギー準位ＥＶ４、ＥＶ７、ＥＶ３の間には、ＥＶ４＜ＥＶ７＜ＥＶ３の関係が成り立っている。
【００１７】
このため正孔は、InGaAsP活性層３の上面から直接注入される第１経路と、第１ｐ−InPクラッド層４からInGaAsP中間層７を介してInGaAsP活性層３の側面から注入される第２経路との２つの経路により、InGaAsP活性層３に注入される。上記InGaAsP中間層７は、正孔を通す必要があるため、ｐ型半導体層が用いられる。
【００１８】
ここで、InGaAsP活性層３の厚さは０．６５μｍ程度、InGaAsP活性層３の中での正孔の拡散距離は約０．３μｍである。このため、上記第１経路を経由して注入された正孔は、ｎ−InPバッファ層２の近傍までは拡散しない。これに対して上記第２経路を経由する正孔は、InGaAsP活性層３の側面から注入される。これにより、InGaAsP活性層３に注入された正孔は、ｎ−InPバッファ層２の近傍にも拡散させることができる。
【００１９】
従って、InGaAsP活性層３の厚さが０．３μｍ以上であっても、InGaAsP活性層３の中で、正孔の分布の偏りを緩和することができる。このため、活性層内の利得の不均一性を小さくすることができる。
【００２０】
本実施の形態に係る半導体光増幅器によれば、活性層の厚さを０．３μｍ以上に厚くしても、活性層内の利得の不均一性を小さくし、半導体光増幅器の増幅効率低下を抑制することができる。
【００２１】
実施の形態２．
本実施の形態に係る半導体光増幅器の断面図を図２に示す。本実施の形態では、実施の形態１と異なる点を中心に説明する。図２に示すように、ｎ−InPバッファ層２とInGaAsP活性層３との間にInGaAsP半導体層１３が設けられ、その側面は、InGaAsP中間層７に接触している。この層は、ｎ−InPバッファ層２を形成した後、InGaAsP活性層３を形成する前に、ＭＯＣＶＤ法、ＬＰＥ法などにより形成することができる。
【００２２】
InGaAsP半導体層１３の価電子帯のエネルギー準位（以下、「ＥＶ１３」という）は、ＥＶ４よりも大きく、ＥＶ３よりも小さい値である。すなわち、ＥＶ４＜ＥＶ１３＜ＥＶ３の関係が成り立っている。その他の構成については、実施の形態１と同様である。
【００２３】
図２に示した半導体光増幅器を動作させる際には、実施の形態１と同様に、第１ｐ−InPクラッド層４側からInGaAsP活性層３に正孔が注入される。このとき、正孔は、実施の形態１で示した第１経路および第２経路の他に、第１ｐ−InPクラッド層４からInGaAsP中間層７、InGaAsP半導体層１３を介してInGaAsP活性層３の下面から回り込む第３経路を経由して注入される。これにより、InGaAsP活性層３のｎ−InPバッファ層２近傍の正孔の分布の偏りを、実施の形態１よりも効果的に緩和することができる。
【００２４】
上記構造とすることにより、実施の形態１で得られる効果に加えて、InGaAsP活性層３の中での正孔の分布の偏りを、さらに緩和させることができる。従って、実施の形態１よりも効果的に、活性層内の利得の不均一性を小さくし、半導体光増幅器の増幅効率低下を抑制することができる。
【００２５】
実施の形態３．
本実施の形態に係る半導体光増幅器について説明する。本実施の形態では、実施の形態２と異なる点を中心に説明する。本実施の形態の半導体光増幅器は、図２のInGaAsP半導体層１３のＥＶ１３が、InGaAsP活性層３側からｎ−InPバッファ層２側に向かって小さくなるように形成されたものである。
【００２６】
例えば、InGaAsP半導体層１３のＥＶ１３が、図３に示すように、InGaAsP活性層３側からｎ−InPバッファ層２側に向かって傾斜状に小さくなるようにする。又は、図４に示すように、ＥＶ１３がInGaAsP活性層３側からｎ−InPバッファ層２側に向かって階段状に小さくなるようにする。すなわち、InGaAsP半導体層１３のバンドギャップエネルギー（伝導帯のエネルギー準位と価電子帯のエネルギー準位との差）は、InGaAsP活性層３側からｎ−InPバッファ層２側に向かって大きくなっている。その他の構成については、実施の形態２と同様である。
【００２７】
上記構造は、InGaAsP半導体層１３をＭＯＣＶＤ法などで形成する際に、InGaAsPの組成比をなだらかに変化させながら結晶成長させることにより実現できる。
【００２８】
InGaAsP半導体層１３を上記のように形成することにより、半導体光増幅器を動作させる際に、InGaAsP活性層３に注入された正孔が、ｎ−InPバッファ層２側にオーバーフローすることを抑制することができる。これにより、素子の増幅特性の低下を抑制することができる。
【００２９】
本実施の形態に係る半導体光増幅器によれば、実施の形態２で得られる効果に加えて、素子の増幅特性の低下を抑制することができる。
【００３０】
実施の形態４．
本実施の形態に係る半導体光増幅器について説明する。本実施の形態では、実施の形態１〜３と異なる点を中心に説明する。実施の形態１〜３では、活性層として、不純物が添加されていないInGaAsP活性層３（図１、図２参照）を用いるようにした。これに対して本実施の形態では、InGaAsP活性層３に置き換えて、ｐ型の不純物が添加されたInGaAsP活性層を設けるようにする。
【００３１】
上記不純物の濃度は、活性層内での価電子帯間吸収による光の損失を増大させないように、１×１０１７〜１×１０１８ｃｍ−３の範囲であることが好ましい。また、上記ｐ型不純物としては、Zn、Be、Mg、Cなどの原子を用いる。その他の構成については、実施の形態１〜３と同様である。
【００３２】
上記構造とすることにより、活性層内での正孔のフェルミ準位を下げることができる。これにより、活性層内への正孔の注入効率を向上させることができる。
【００３３】
本実施の形態に係る半導体光増幅器によれば、実施の形態１〜３で得られる効果に加えて、活性層内への正孔の注入効率を向上させ、素子の特性を向上させることができる。
【００３４】
実施の形態５．
本実施の形態に係る半導体光増幅器について説明する。本実施の形態では、実施の形態４と異なる点を中心に説明する。本実施の形態では、実施の形態４で説明した半導体光増幅器において、InGaAsP活性層３に添加されたｐ型の不純物濃度が、第１ｐ−InPクラッド層４（図１、図２参照）とのヘテロ界面付近で、他の部分よりも相対的に大きくなるようにする。つまり、InGaAsP活性層３の第１ｐ−InPクラッド層４との界面近傍に、ｐ型不純物の濃度が他の部分よりも相対的に大きい領域を設けるようにしたものである。
【００３５】
例えば、InGaAsP活性層３の第１ｐ−InPクラッド層４近傍０．１μｍの不純物濃度を第１ｐ−InPクラッド層４と同等（１×１０１８ｃｍ−３程度）とし、その他の部分の不純物濃度を５×１０１７ｃｍ−３程度とする。その他の構成については、実施の形態４と同様である。
【００３６】
上記構造とすることにより、InGaAsP活性層３全体の光損失を小さく保った状態で、ヘテロ接合界面での正孔のヘテロ障壁を緩和することができる。このため、InGaAsP活性層３への正孔の注入効率を向上させ、InGaAsP活性層３の利得の不均一をさらに小さくすることができる。
【００３７】
本実施の形態に係る半導体光増幅器によれば、実施の形態４で得られる効果に加えて、活性層内への正孔の注入効率をさらに向上させ、素子の特性をさらに向上させることができる。
【００３８】
実施の形態６．
本実施の形態に係る半導体光増幅器の断面図を図５に示す。本実施の形態では、実施の形態１と異なる点を中心に説明する。図５に示すように、ｎ型InP基板１の上にメサ形状のｎ−InPバッファ層２が設けられ、その上に０．３μｍ以上の厚さを有するInGaAsP活性層３が設けられている。さらにその上に、第１ｐ−InPクラッド層４が設けられている。
【００３９】
InGaAsP活性層３は、InGaAsP組成比の異なる圧縮歪の層３ａと引張歪の層３ｂとが、交互に積層された超格子構造となっている。これらの層には、不純物は添加されていない。また、実施の形態１で示したInGaAsP中間層７（図１参照）は設けられていない。
【００４０】
上記活性層３ａ、３ｂは、膜厚制御性に優れたＭＯＣＶＤ法や分子線エピタキシー（Modecular Beam Epitaxy；MBE）法を用いて形成することができる。その他の構成については、実施の形態１と同様である。
【００４１】
ここで、一般に半導体層に圧縮または引張の歪を加えると、価電子帯のバンド構造が変化し、正孔の有効質量が数分の１程度に小さくなる。正孔の拡散距離は有効質量にほぼ反比例するため、有効質量が小さくなると、正孔の拡散距離は長くなる。
【００４２】
従って、上記構造とすることにより、第１ｐ−InPクラッド層４から注入された正孔を、従来技術よりもｎ−InPバッファ層２近傍まで拡散させることができる。従って、InGaAsP活性層３の厚さが０．３μｍ以上であっても、実施の形態１と同様に、活性層内の利得の不均一性を小さくすることができる。
【００４３】
本実施の形態に係る半導体光増幅器によれば、InGaAsP活性層３の厚さを０．３μｍ以上に厚くしても、InGaAsP活性層３内の利得の不均一性を小さくし、半導体光増幅器の増幅効率低下を抑制することができる。
【００４４】
実施の形態７．
本実施の形態に係る半導体光増幅器について説明する。本実施の形態では、実施の形態６と異なる点を中心に説明する。実施の形態６では、圧縮歪の層３ａ、引張歪の層３ｂには、いずれも不純物が添加されていない構造とした。これに対して本実施の形態では、圧縮歪の層３ａ、引張歪の層３ｂにｐ型不純物を添加した構造とする。
【００４５】
上記ｐ型不純物の濃度は、InGaAsP活性層３内での価電子帯間吸収による光の損失を増大させないように、１×１０１７〜１×１０１８ｃｍ−３の範囲とすることが好ましい。また、上記ｐ型不純物としては、Zn、Be、Mg、Cなどの原子を用いる。その他の構成については、実施の形態６と同様である。
【００４６】
上記構造とすることにより、正孔の活性層内でのフェルミ準位を下げることができる。これにより、活性層内への正孔の注入効率を向上させることができる。
【００４７】
本実施の形態に係る半導体光増幅器によれば、実施の形態６で得られる効果に加えて、活性層内への正孔の注入効率を向上させ、素子の特性を向上させることができる。
【００４８】
実施の形態８．
本実施の形態に係る半導体光増幅器について説明する。本実施の形態では、実施の形態６、７と異なる点を中心に説明する。本実施の形態では、実施の形態６、７で説明した半導体光増幅器（図５参照）において、圧縮歪の層３ａの層の厚さと、引張歪の層３ｂの層の厚さが、電子および正孔のドブロイ波長の長さよりも薄くなるようにしたものである。
【００４９】
例えば、圧縮歪の層３ａ、引張歪の層３ｂの各層の層厚を３〜１０ｎｍの範囲に設定する。その他の構成については、実施の形態７、８と同様である。
【００５０】
上記構造とすることにより、電子および正孔は、バンドギャップの異なる３ａ、３ｂの各層間の障壁をトンネル効果で乗り越えやすくなる。InGaAsP活性層３をこのように構成することで、実施の形態６、７と比較して、InGaAsP活性層３への正孔の注入効率をさらに向上させ、InGaAsP活性層３の利得の不均一をさらに小さくすることができる。
【００５１】
本実施の形態に係る半導体光増幅器によれば、実施の形態６、７で得られる効果に加えて、InGaAsP活性層３内への正孔の注入効率をさらに向上させ、素子の特性をさらに向上させることができる。
【００５２】
なお、実施の形態１で示した図１の構造にかえて、図６、図７に示すように、InGaAsP中間層７が、ｎ−InPバッファ層２に接しない構造であっても良い。これらの図において、１はｎ−InP基板、２はｎ−InPバッファ層、３はInGaAsP活性層、４は第１ｐ−InPクラッド層、５は第２ｐ−InPクラッド層、６はp−InGaAsコンタクト層、７はｐ−InGaAsP中間層、８はｐ−InP電流ブロック層、９はｎ−InP電流ブロック層、１０はｐ−InP電流ブロック層、１１はｎ側電極、１２はｐ側電極、１３はInGaAsP半導体層である。
【００５３】
また、実施の形態１〜８では、ｎ型のInP基板を用いた例を示した。しかし、ｐ型基板を用いて、図８〜図１２に示す構造としても、同様の効果を得ることができる。これらの図において、１ｂはｐ−InP基板、２ｂはｐ−InPバッファ層、３はInGaAsP活性層、４ｂは第１ｎ−InPクラッド層、５ｂは第２ｎ−InPクラッド層、６ｂはｎ−InPコンタクト層、７はｐ−InGaAsP中間層、８はｐ−InP電流ブロック層、９はｎ−InP電流ブロック層、１０はｐ−InP電流ブロック層、１１はｎ側電極、１２はｐ側電極、１３はInGaAsP半導体層である。
【図面の簡単な説明】
【００５４】
【図１】実施の形態１、４、５に係る半導体光増幅器を示す図。
【図２】実施の形態２、４、５に係る半導体光増幅器を示す図。
【図３】実施の形態３に係る半導体光増幅器のエネルギー準位を示す図。
【図４】実施の形態３に係る半導体光増幅器のエネルギー準位を示す図。
【図５】実施の形態６、７、８に係る半導体光増幅器を示す図。
【図６】図１に示した構造の変形例を示す図。
【図７】図１に示した構造の変形例を示す図。
【図８】ｐ型基板を用いた場合の変形例を示す図。
【図９】ｐ型基板を用いた場合の変形例を示す図。
【図１０】ｐ型基板を用いた場合の変形例を示す図。
【図１１】ｐ型基板を用いた場合の変形例を示す図。
【図１２】ｐ型基板を用いた場合の変形例を示す図。
【符号の説明】
【００５５】
１  ｎ−InP基板、２  ｎ−InPバッファ層、３  InGaAsP活性層、４  第１ｐ−InPクラッド層、５  第２ｐ−InPクラッド層、６  ｐ−InGaAsコンタクト層、７  InGaAsP中間層、８、１０  ｐ−InP電流ブロック層、９  ｎ−InP電流ブロック層、１１  ｎ側電極、１２  ｐ側電極、１３  InGaAsP半導体層。
【図１】
2007180228.tif 000003
【図２】
2007180228.tif 000004
【図３】
2007180228.tif 000005
【図４】
2007180228.tif 000006
【図５】
2007180228.tif 000007
【図６】
2007180228.tif 000008
【図７】
2007180228.tif 000009
【図８】
2007180228.tif 000010
【図９】
2007180228.tif 000011
【図１０】
2007180228.tif 000012
【図１１】
2007180228.tif 000013
【図１２】
2007180228.tif 000014