(57)【要約】【課題】電極層への水分の浸入を防止し、誘電体膜の絶縁不良、性能劣化の原因となることを防止し、長期間にわたり性能の安定した薄膜キャパシタを得る。【解決手段】支持基板（１１）上の下部電極となる金属層（１３、１４）を形成すると共に、金属層上に誘電体膜（１５）を形成し、誘電体膜上を保護膜（４０）で覆い、保護膜及び誘電体膜を貫通して金属膜の一部を露出させる第１の開口（２４）、及び保護膜を貫通して前記誘電体膜の一部を露出させる第２の開口（２３）を形成し、第１の開口及び第２の開口にそれぞれ導電体を充填し、金属層に接続される下部電極（２７）及び誘電体膜の上面に接合される上部電極（２６）をそれぞれ形成する。【選択図】図６
2007194472.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上の下部電極となる金属層を形成すると共に、該金属層上に誘電体膜を形成する工程と、
該誘電体膜上を保護膜で覆う工程と、
該保護膜及び前記誘電体膜を貫通して前記金属膜の一部を露出させる第１の開口、及び前記保護膜を貫通して前記誘電体膜の一部を露出させる第２の開口を形成する工程と、
前記第１の開口及び前記第２の開口にそれぞれ導電体を充填し、前記金属層に接続される下部電極及び前記誘電体膜の上面に接合される上部電極をそれぞれ形成する工程と、からなることを特徴とする薄膜キャパシタの製造方法。
【請求項２】
前記保護膜及び前記誘電体膜を貫通する第１の開口を形成した後、前記保護膜のみを貫通する第２の開口を形成することを特徴とする請求項１に記載の薄膜キャパシタの製造方法。
【請求項３】
前記保護膜のみを貫通する第２の開口を形成した後、前記保護膜及び前記誘電体膜を貫通する第１の開口を形成することを特徴とする請求項１に記載の薄膜キャパシタの製造方法。
【請求項４】
前記支持基板上のキャパシタ形成領域の外側に存在する前記誘電体膜及び前記金属層を除去した後、該誘電体膜上を含む支持基板上を前記保護膜で覆うことを特徴とする請求項１〜３のいずれか１項に記載の薄膜キャパシタの製造方法。
【請求項５】
前記支持基板として、表面にＳｉＯ２膜が形成されたシリコン基板を使用し、前記保護膜としてＳｉＯ２膜を化学蒸着法（ＣＶＤ）により形成することを特徴とする請求項１〜３のいずれか１項に記載の薄膜キャパシタの製造方法。
【請求項６】
前記保護膜を形成した後、前記支持基板上のキャパシタ形成領域の外側に存在する前記誘電体膜及び前記金属層を除去することを特徴とする請求項５に記載の薄膜キャパシタの製造方法。
【請求項７】
前記第１の開口及び前記第２の開口にそれぞれ導電体を充填する際、キャパシタ形成領域周縁部の前記保護膜上面からキャパシタ形成領域の外側の前記支持基板の周囲面上にかけて、前記導電体を同時に充填することを特徴とする請求項６に記載の薄膜キャパシタの製造方法。
【請求項８】
前記第１の開口及び前記第２の開口に導電体を充填して形成された下部電極及び上部電極は、これらの開口内における寸法より、開口外部における寸法が大きいことを特徴とする請求項１〜７のいずれか１項に記載の薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜キャパシタの製造方法、特に絶縁保護膜を改良した薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
従来、シリコン（Ｓｉ）層上に形成する薄膜キャパシタは、その最上層が電極とパッシベーション（保護）膜の構造となっている。
【０００３】
例えば、特許文献１（特開２００４−２７３８２５号公報）には、薄膜キャパシタ素子及びその製造方法、並びに薄膜キャパシタ素子を搭載した電子装置が開示されている。この先行技術によると、基板と、その上に形成された誘電体膜を下部電極及び上部電極で挟んで構成されたキャパシタ構造体であって、キャパシタ構造体の上が硬化樹脂からなる少なくとも１層の絶縁保護膜で被覆されているとともに、硬化樹脂が、熱硬化樹脂、光硬化樹脂及び熱可塑性樹脂のうちの１種類の樹脂前駆体から形成される。
【０００４】
しかし、この先行技術に係る薄膜キャパシタでは、電極層への水素（Ｈ２）の浸入により樹脂の硬化時に酸化誘電体である酸素（Ｏ２）と反応し水分（Ｈ２＋１／２Ｏ２→Ｈ２Ｏ）を生成することによって、誘電体膜に酸素が欠乏するという問題がある。
【０００５】
高誘電体材料にアルカリ土類金属（Ｂａ、Ｓｒなど）を用いる場合、ハロゲン（Ｘ）を含む保護膜であるとアルカリ土類金属（Ｍ）と容易に反応しハロゲン化合物
Ｘ＋Ｍ２→ＭＸ２
を生成する。
【０００６】
アルカリ土類金属（Ｍ）は水（Ｈ２Ｏ）と反応し、
Ｍ＋Ｈ２Ｏ→Ｍ（ＯＨ）２＋Ｈ２水酸化物
の生成と水素を発生させる。このような薄膜キャパシタにおいて、保護膜が水分により劣化した場合、又は保護膜に水分が透過した場合、誘電体の特性が劣化することが問題となっている。
【０００７】
次に図１〜３を参照して従来の薄膜キャパシタの製造方法について説明する。
【０００８】
図１は、従来の薄膜キャパシタの断面図、図２及び図３は従来の薄膜キャパシタの製造方法の各工程を示す。
【０００９】
まず、図２（ａ）において、厚さ７２５μｍ程度のシリコン（Ｓｉ）基板１１上に厚さ３００ｎｍ程度の酸化膜（ＳｉＯ２）１２を形成し、その上に、下部電極となる金属層として、厚さ３０ｎｍ程度のチタン（Ｔｉ）層１３を形成し、更にその上に厚さ２００ｎｍ程度のプラチナ（Ｐｔ）層１４を形成する。そして、これらの金属層１３、１４の上に、例えば厚さ４５０ｎｍ程度のＢＳＴからなる誘電体膜１５を形成する。
【００１０】
次に、図２（ｂ）において、最上層である誘電体膜１５にフォトレジスト１６を塗布する。この場合に、誘電体膜１５とフォトレジスト１６との間の密着性を良好にするために、フォトレジスト１６を塗布するのに先立って、誘電体膜１４上にメタル層１７を形成した後、その上にフォトレジスト１６を塗布する。次に、下部電極を形成するために、このフォトレジスト１６を露光・現像によりパターニングし、フォトレジスト１６のパターン開口部１９を介してメタル層１７と共に誘電体膜１５のエッチングを行う。ここで、パターニング及びエッチングを行う領域１９は、誘電体膜１５を個々の薄膜キャパシタを形成する各誘電体膜の大きさに相当する。
【００１１】
誘電体膜１５をエッチングにより個々の薄膜キャパシタの誘電体膜の単位に区切った後、図２（ｃ）に示すように、フォトレジスト１６を剥離する。その際、メタル層１７は誘電体膜１５上に付着したままとなっている。
【００１２】
次に、図２（ｄ）において、再度フォトレジスト１８を塗布する。そして、このフォトレジスト１８を露光・現像によりパターニングする。このパターニングの領域２０は、下部電極であるチタン（Ｔｉ）層１３及びプラチナ（Ｐｔ）層１４が誘電体膜１５から露出している範囲内である。そして、このフォトレジスト１８のパターニング開口部２０を介してチタン（Ｔｉ）層及びプラチナ（Ｐｔ）層を貫通してエッチングを行う。このエッチングは、ドライエッチングにより行うことができる。これにより、下部電極であるチタン（Ｔｉ）層１３及びプラチナ（Ｐｔ）層１４が個々の薄膜キャパシタ単位に区切られたこととなる。
【００１３】
次に、図３（ａ）において、再度フォトレジスト１８を剥離する。その際において、メタル層１７も同時に除去する。このようにフォトレジスト１８とメタル層１７とを同時に除去するエッチングでは、例えば、ウエットエッチングにより行うことができる。次いで、後の工程で行う銅（Ｃｕ）の電解めっきのためのシード層２５が形成される。
【００１４】
次に、図３（ｂ）において、再再度フォトレジスト２１を塗布する。そして、このフォトレジスト２１を露光・現像によりパターニングする。この場合のパターニングの領域は、誘電体膜１５の表面が部分的に露出する領域２３、即ち上部電極の成形領域と、下部電極であるプラチナ（Ｐｔ）層１４の表面が部分的に露出する領域２４、即ち下部電極の形成領域とである。
【００１５】
次に、誘電体膜１５の表面及びプラチナ（Ｐｔ）層の表面に露出しているシード層２５を電極として、電解銅めっき２６、２７を施すことにより、誘電体膜１５の表面上にシード層２５を介して上部電極２６を形成し、同時に、プラチナ（Ｐｔ）層１４の表面上にシード層２５を介して下部電極２７を形成する。そして、フォトレジスト２１をエッチングにより除去する。この場合のエッチングは、ドライエッチングにより行うことができる。また、表面に露出しているシード層２５をエッチングにより除去する。フォトレジスト２１及びシード層２５を除去した状態を図３（ｃ）に示す。
【００１６】
次いで、図３（ｄ）において、永久レジスト２８を塗布する。この場合のレジスト２８は、樹脂で水分を吸収することを防止するために、特に感光性のポリイミドを用いるのが好適である。或いは感光性ポリイミドからなるシートタイプのものを用いても良い。この場合において、上部電極２６及び下部電極２７の上方部分は、レジスト２８を除去して、これらの上部電極２６及び下部電極２７を露出させておく。この露出部分に、はんだめっき、はんだボール、銅めっきバンプ、ニッケル・金めっき、等からなる外部接続用端子３０を形成することにより、図１に示すような薄膜キャパシタが完成される。なお、符号３１は、外部接続用端子（例えばニッケル）３０上に形成した金めっきを示す。
【００１７】
上記のような従来技術の接続方法により作製した薄膜キャパシタは、高温高湿の雰囲気の中で信頼性試験を行った結果、絶縁保護膜として感光性ポリイミド等を使用したとしても、永久レジスト２８である樹脂保護膜の劣化による剥がれと、その剥がれた部分から浸入する水分により誘電体１５が絶縁不良となる。
【００１８】
その他の従来技術として、特許文献２（特開２００３−１７９２１２号公報）、特許文献３（特開２００５−１４２３２２号公報）に、薄膜キャパシタの製造方法が開示されているが、特許文献１と同様、高誘電体薄膜への水分拡散が問題となっている。
【００１９】
【特許文献１】特開２００４−２７３８２５号公報
【特許文献２】特開２００３−１７９２１２号公報
【特許文献３】特開２００５−１４２３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上述した従来の薄膜キャパシタの製造方法によると、前述のように、作製された薄膜キャパシタは、高温高湿の雰囲気の中では、樹脂保護膜の劣化による剥がれと、その剥がれた部分から浸入する水分により誘電体膜へ水分が拡散し、誘電体膜が絶縁不良を起こす、等の問題があった。
【００２１】
そこで、本発明では、薄膜キャパシタにおいて、電極層への水分の浸入を防止し、誘電体膜の絶縁不良、性能劣化の原因となることを防止し、長期間にわたり性能の安定した薄膜キャパシタを製作することのできる薄膜キャパシタの製造方法を提案することを課題とする。
【課題を解決するための手段】
【００２２】
上記の課題を達成するために、本発明によれば、支持基板上の下部電極となる金属層を形成すると共に、該金属層上に誘電体膜を形成する工程と、該誘電体膜上を保護膜で覆う工程と、該保護膜及び前記誘電体膜を貫通して前記金属膜の一部を露出させる第１の開口、及び前記保護膜を貫通して前記誘電体膜の一部を露出させる第２の開口を形成する工程と、前記第１の開口及び前記第２の開口にそれぞれ導電体を充填し、前記金属層に接続される下部電極及び前記誘電体膜の上面に接合される上部電極をそれぞれ形成する工程と、からなることを特徴とする薄膜キャパシタの製造方法が提供される。
【００２３】
本発明により製造された薄膜キャパシタは、保護膜として耐湿性、耐久性に優れた材質のものを使用することにより、誘電体膜への水分の浸入が防止され、絶縁性、耐久性に優れた薄膜キャパシタを製造することができる。
【００２４】
前記保護膜及び前記誘電体膜を貫通する第１の開口を形成した後、前記保護膜のみを貫通する第２の開口を形成することを特徴とする。或いは、前記保護膜のみを貫通する第２の開口を形成した後、前記保護膜及び前記誘電体膜を貫通する第１の開口を形成することを特徴とする。
【００２５】
前記支持基板上のキャパシタ形成領域の外側に存在する前記誘電体膜及び前記金属層を除去した後、該誘電体膜上を含む支持基板上を前記保護膜で覆うことを特徴とする。
【００２６】
或いは、前記支持基板として、表面にＳｉＯ２酸化膜が形成されたシリコン基板を使用し、前記保護膜としてＳｉＯ２膜を化学蒸着法（ＣＶＤ）により形成することを特徴とする。この場合において、前記保護膜を形成した後、前記支持基板上のキャパシタ形成領域の外側に存在する前記誘電体膜及び前記金属層を除去することを特徴とする。また、この場合において、前記第１の開口及び前記第２の開口にそれぞれ導電体を充填する際、キャパシタ形成領域周縁部の前記保護膜上面からキャパシタ形成領域の外側の前記支持基板の周囲面上にかけて、前記導電体を同時に充填することを特徴とする。
【００２７】
前記第１の開口及び前記第２の開口に導電体を充填して形成された下部電極及び上部電極は、これらの開口内における寸法より、開口外部における寸法が大きいことを特徴とする。このように、両電極の形状を、開口内の寸法をよりも開口外部における寸法を大きくすることにより、水分の浸入をより効果的に防止することができる。
【発明を実施するための最良の形態】
【００２８】
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
【００２９】
図４及び図５は、本発明の第１実施形態に係る薄膜キャパシタの製造方法を各工程順に示した図である。
【００３０】
まず、図４（ａ）において、従来技術の図２（ａ）と同様、厚さ７２５μｍ程度のシリコン（Ｓｉ）基板１１上に厚さ３００ｎｍ程度の熱酸化膜（ＳｉＯ２）１２を形成し、その上に下部電極として、厚さ３０ｎｍ程度のチタン（Ｔｉ）層１３を形成し、更にその上に厚さ２００ｎｍ程度のプラチナ（Ｐｔ）層１４を形成する。そして、その下部電極１３、１４の上に厚さが例えば４５０ｎｍ程度の誘電体ＢＳＴ膜１５を形成する。この場合の誘電体膜１５は、化学蒸着法（ＣＶＤ法）、スパッタリング法、蒸着法、塗布タイプのゾルゲル・メタルオーガニックデコンポジション（ＭＯＤ）などを用いることができる。また、誘電体の材料としては、ＢＴＯ、ＳＴＯ、ＢＳＴ、ＰＺＴ，ＳＢＴなどの高誘電体材料やＴａ２Ｏ５などを用いる。
【００３１】
次に、図４（ｂ）において、最上層である誘電体（ＢＳＴ）膜１５にフォトレジスト１６を塗布する。次いで、フォトレジスト１６を露光・現像によりパターニングし、ダイシングラインに沿ってシリコン（Ｓｉ）基板の周辺部のパターン開口部を介して誘電体（ＢＳＴ）膜１５、プラチナ（Ｐｔ）層１４及びチタン（Ｔｉ）層１３をドライエッチングにより除去する。これにより、誘電体（ＢＳＴ）膜１５、及び下部電極であるプラチナ（Ｐｔ）層１４及びチタン（Ｔｉ）層１３が、個々の薄膜キャパシタの単位に区分されたこととなる。次いで、フォトレジスト１６をエッチング等により除去する。
【００３２】
次に、図４（ｃ）において、化学蒸着法（ＣＶＤ法）等により、誘電体（ＢＳＴ）膜１５を含むシリコン基板全体を保護膜としての酸化膜（ＳｉＯ２）４０で覆う。この場合の保護膜の厚さは１μｍ以下である。
【００３３】
次に、図４（ｄ）において、酸化膜（ＳｉＯ２）４０上にフォトレジスト１８を塗布する。次いで、フォトレジスト１８を露光・現像によりパターニングする。このパターニングの領域２４は、下部電極を形成する部位に対応してドライエッチングにより酸化膜４０及び誘電体（ＢＳＴ）膜１５の一部を除去する。ドライエッチングの後、フォトレジスト１８を一旦除去する。
【００３４】
次に、図５（ａ）において、再再度フォトレジスト２１を塗布する。次いで、このフォトレジスト２１を露光・現像によりパターニングする。このパターニングの領域２３は、上部電極を形成する部位に対応してドライエッチングにより酸化膜４０のみ一部を除去する。ドライエッチングの後、フォトレジスト２１を一旦除去する。
【００３５】
次に、図５（ｂ）において、電極形成部位にシード層２５を形成する。このシード層の形成は、例えば、銅の無電解めっきにより行うことができる。ついで、再びフォトレジスト３３を塗布し、このフォトレジストをパターニングにより露光・現像する。この場合のパターニングの領域は、上部電極及び下部電極の形成部位２３、２４であり、これらの部分のフォトレジスト３３を除去する。
【００３６】
次いで、図５（ｃ）において、上部電極及び下部電極の形成領域２３、２４上にあるシード層２５を利用して電解銅めっきを施すことにより、上部電極２６及び下部電極２７を形成する。電解銅めっきの後、フォトレジスト３３を剥離し、更にフォトレジスト３３を剥離した部分のシード層２５をドライエッチングなどにより剥離する。
【００３７】
なお、上記の実施形態においては、下部電極の形成領域２４のエッチングを先に行い（図４（ｄ））、上部電極の形成領域２３のエッチングを後に行った（図５（ａ））が、逆に、上部電極形成領域２３のエッチングを先に行い、下部電極形成領域２４のエッチングを後に行っても結果は同じであることに留意すべきである。
【００３８】
また、保護膜４０としては絶縁性と耐水性に優れたものを用いる。このように、絶縁性と耐水性に優れた保護膜４０として、上記の実施形態で用いたＳｉＯ２の他、Ｓｉ３Ｎ４等を用いても良い。
【００３９】
また、電極２６、２７は保護膜４０の開口寸法よりも大きなものとし（Ｘ１＜Ｘ２、
Ｙ１＜Ｙ２）、誘電体膜１５を露出させない構造とする。即ち、電極２６、２７の周囲部から誘電体膜１５へ水分が浸入しにくい構造とする。
【００４０】
図６は本発明の第１実施形態に係る薄膜キャパシタの製造方法により製作した薄膜キャパシタの断面図である。更に、上述した方法と同様の製造方法の応用として、薄膜キャパシタ以外の受動電子部品を製造することも可能である。即ち、図４及び図５で説明した薄膜キャパシタの製造方法において、誘電体膜の代わりに、抵抗材料又はインダクタ材料を用いことにより、抵抗又はインダクタを製造することもできる。
【００４１】
いずれの受動電子部品を製造する場合においても、絶縁性に優れた部品を製造することができる。なお、抵抗の材料としては、チップ固定抵抗器の材料等で用いられているものであり、インダクタは銅（Ｃｕ）等のパターン配線を用いることができる。
【００４２】
図７及び図８は本発明の第２実施形態に係る薄膜キャパシタの製造方法により製造した薄膜キャパシタの断面図及び平面図である。また、図９及び図１０は本発明の第２実施形態に係る薄膜キャパシタの製造方法を工程順に示した図である。
【００４３】
まず、図９（ａ）において、第１実施形態の場合と同様、厚さ７２５μｍ程度のシリコン（Ｓｉ）基板１１上に厚さ３００ｎｍ程度の熱酸化膜（ＳｉＯ２）１２を形成し、その上に下部電極として、厚さ５０ｎｍ程度のチタン（Ｔｉ）層１３をスパッタリング等で形成し、更にその上に厚さ２００ｎｍ程度のプラチナ（Ｐｔ）層１４を形成する。そして、その下部電極１３、１４の上に誘電体膜としての例えば５００ｎｍ程度の誘電体（ＢＳＴ）膜１５を形成する。この場合の誘電体膜１５は、化学蒸着法（ＣＶＤ法）、スパッタ法、蒸着法、塗布タイプのゾルゲル・メタルオーガニックデコンポジション（ＭＯＤ）などを用いることができる。また、誘電体の材料としては、ＢＴＯ、ＳＴＯ、ＢＳＴ、ＰＺＴ，ＳＢＴなどの高誘電体材料やＴａ２Ｏ５などを用いる。
【００４４】
次に、図９（ｂ）において、最上層である誘電体（ＢＳＴ）膜１５を、化学蒸着法（ＣＶＤ法）等により、保護膜としての酸化膜（ＳｉＯ２）４０で覆う。この場合の保護膜４０の厚さは５００ｎｍ程度である。
【００４５】
次に、図９（ｃ）において、保護膜４０上にフォトレジスト（図示せず）を塗布し、このフォトレジストを露光・現像によりパターニングし、ダイシングラインに沿ってシリコン（Ｓｉ）基板の周辺部のパターン開口部を介して、保護膜４０、誘電体（ＢＳＴ）膜１５、プラチナ（Ｐｔ）層１４及びチタン（Ｔｉ）層１３をドライエッチングにより除去する。これにより、保護膜４０、誘電体（ＢＳＴ）膜１５、及び下部電極であるプラチナ（Ｐｔ）層１４及びチタン（Ｔｉ）層１３が、個々の薄膜キャパシタの単位に区分されたこととなる。次いで、フォトレジストをエッチング等により除去する。
【００４６】
次に、図９（ｄ）において、酸化膜（ＳｉＯ２）４０上に再度フォトレジスト（図示せず）を塗布し、このフォトレジストを露光・現像によりパターニングし、上部電極の形成領域２３に対応する部位の保護膜４０をドライエッチングにより除去する。
【００４７】
次いで、図１０（ａ）において、残存する酸化膜（ＳｉＯ２）４０及び露出された誘電体膜１５上に再度フォトレジスト（図示せず）を塗布し、このフォトレジストを露光・現像によりパターニングし、下部電極の形成領域２４に対応する部位の保護膜４０及び誘電体（ＢＳＴ）膜１５をドライエッチングにより除去する。次いで、フォトレジストをエッチング等により除去する。
【００４８】
次に、図１０（ａ）において、酸化膜（ＳｉＯ２）４０上にフォトレジスト１８を塗布する。次いで、フォトレジスト１８を露光・現像によりパターニングする。このパターニングの領域２４は、下部電極を形成する部位に対応してドライエッチングにより酸化膜４０及び誘電体（ＢＳＴ）膜１５の一部を除去する。これにより、下部電極を形成する部位２４において、プラチナ（Ｐｔ）層１４が露出されたこととなる。ドライエッチングの後は、フォトレジストを一旦除去する。
【００４９】
次に、図１０（ｂ）において、後の電解銅めっき工程のためのシード層２５を形成する。このシード層２５の形成は、例えば、無電解めっき等により厚さ５００ｎｍ程度の銅層とすることができる。
【００５０】
次いで、図１０（ｃ）において、再びフォトレジスト３３を塗布し、このフォトレジスト３３をパターニングにより露光・現像する。この場合のパターニングの領域は、上部電極及び下部電極の形成部位２３、２４、並びに薄膜キャパシタ、即ち誘電体膜１５の形成領域の周縁部３５とする。次いで、上部電極及び下部電極の形成領域２３、２４、並びに薄膜キャパシタの周囲領域３５上にあるシード層２５を利用して電解銅めっきを施すことにより、上部電極２６及び下部電極２７、並びに周辺銅層３７を形成する。電解銅めっきによる上部電極２６及び下部電極２７の厚みは、１０μｍ程度である。
【００５１】
電解銅めっきの後、図１０（ｄ）示すように、フォトレジスト３３を剥離し、更にフォトレジスト３３を剥離して露出した部分のシード層２５をドライエッチングなどにより剥離する。
【００５２】
なお、上記の第２実施形態においては、上部電極の形成領域２３のエッチングを先に行い（図１０（ｄ））、下部電極の形成領域２４のエッチングを後に行った（図１０（ａ））が、逆に、下部電極形成領域２４のエッチングを先に行い、上部電極形成領域２３のエッチングを後に行っても結果は同じである。
【００５３】
図１１は、図１０（ｄ）のＡで示した部分の拡大断面図である。この第２実施形態では、個々の薄膜キャパシタ、即ち個々の誘電体膜１５の周囲に電解銅めっきによる周縁銅層３７を形成し、保護層４０の上面に跨がった部分から誘電体膜１５、プラチナ（Ｐｔ）層１４、チタン（Ｔｉ）層１３にかけて、シリコン酸化膜１２にまで延在しているので、これらの各層の材料間の発着性を良好にしている。
【００５４】
また、この第２実施形態においても、電極２６、２７は保護膜４０の開口寸法よりも大きなものとし（Ｘ１＜Ｘ２、Ｙ１＜Ｙ２）、誘電体膜１５を露出させない構造とする。即ち、電極２６、２７の周囲部から誘電体膜１５へ水分が浸入しにくい構造としている。
【００５５】
なお、上記の実施形態において、下部電極としてのプラチナ（Ｐｔ）層、チタン（Ｔｉ）層はスパッタリング法等で形成することができる。また、誘電体膜１５は、化学蒸着法（ＣＶＤ）、スパッタリング法、蒸着法、塗布等で行い、或いは前述のように、スプレータイプのものを使用することもできる。また、シード層が銅（Ｃｕ）／チタン（Ｔｉ）からなる場合は、銅（Ｃｕ）をウェットエッチングで、チタン（Ｔｉ）をドライエッチングにて除去する。
【００５６】
図１２は、本発明による製造方法により完成された薄膜キャパシタを内臓した半導体パッケージを製作する例を示す。なお、上記の実施形態においては、主として１個の薄膜キャパシタについて図示しているが、図１２では、複数個の薄膜キャパシタが一体的に形成されたものを組み込んでいる。
【００５７】
まず、図１２（ａ）において、上記の第１又は第２実施形態で説明した製造方法にて完成された薄膜キャパシタ１０のシリコン基板１１を裏面から研磨することで、厚さ５０〜１００μｍ程度まで、薄肉化した後、貫通スルーホール５２が形成されたコア基板５０に搭載する。
【００５８】
図１２（ｂ）において、通常のビルドアップ基板の製造方法と同様のプロセスにて、層間絶縁樹脂５４を積層し、レーザによるビアを開口し、無電解銅めっきで導体５６を形成し、電解銅めっきにより配線を形成する。
【００５９】
図１２（ｃ）において、必要な層数をビルドアップ工法により形成し、最外層にソルダレジスト５８を形成し、電極パッド部６０に無電解Ｎｉ−Ａｕめっき膜を形成する。
【００６０】
図１２（ｄ）において、大型集積回路（ＬＳＩ）６２をはんだにて実装することで、半導体パッケージ７０が完成する。
【００６１】
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【産業上の利用可能性】
【００６２】
以上説明したように、本発明によれば、誘電体膜上を保護膜で覆っているので、保護膜として耐湿性、耐久性に優れた材質のものを使用することにより、誘電体膜への水分の浸入が防止される。したがって、誘電体膜に接する電極層に対しても、水分の浸入を防止し、誘電体膜の絶縁不良、性能劣化の原因となることを防止し、長期間にわたり性能の安定した薄膜キャパシタを得ることができる。
【図面の簡単な説明】
【００６３】
【図１】従来の製造方法による薄膜キャパシタの断面図である。
【図２】従来の薄膜キャパシタの製造方法の各工程を示す図である。
【図３】図２の工程に続く従来の薄膜キャパシタの製造方法を示す図である。
【図４】本発明の第１実施形態に係る薄膜キャパシタの製造方法の各工程を示す図である。
【図５】図４の工程に続く本発明の第１実施形態に係る薄膜キャパシタの製造方法の各工程を示す図である。
【図６】本発明の第１実施形態により製造した薄膜キャパシタの断面図である。
【図７】本発明の第２実施形態により製造した薄膜キャパシタの断面図である。
【図８】図７に示す薄膜キャパシタの平面図である。
【図９】本発明の第２実施形態に係る薄膜キャパシタの製造方法の各工程を示す図である。
【図１０】図８の工程に続く本発明の第２実施形態に係る薄膜キャパシタの製造方法の各工程を示す図である。
【図１１】図１０（ｄ）の一部を拡大した示す断面図である。
【図１２】本発明により製造した薄膜キャパシタを組み込んだ半導体パッケージの製造方法を示す図である。
【符号の説明】
【００６４】
１０    薄膜キャパシタ
１１    シリコン基板
１２    酸化膜
１３    チタン（Ｔｉ）層
１４    プラチナ（Ｐｔ）層
１５    誘電体膜
１６，１８，２１，２８    レジスト
２３    上部電極形成用の開口
２４    下部電極形成用の開口
２５    シード層
２６    上部電極
２７    下部電極
３７    周囲導電体
４０    保護膜
【図１】
2007194472.tif 000003
【図２】
2007194472.tif 000004
【図３】
2007194472.tif 000005
【図４】
2007194472.tif 000006
【図５】
2007194472.tif 000007
【図６】
2007194472.tif 000008
【図７】
2007194472.tif 000009
【図８】
2007194472.tif 000010
【図９】
2007194472.tif 000011
【図１０】
2007194472.tif 000012
【図１１】
2007194472.tif 000013
【図１２】
2007194472.tif 000014