(57)【要約】【課題】インターポーザ基板を使用せずに半導体素子と周辺回路部品とを接続できる電子回路モジュール及びその製造方法を提供する。【解決手段】本発明に係る電子回路モジュール３は、半導体チップ１５を内蔵するパッケージ体の周縁部に複数の外部端子１１を有する半導体部品１と、この半導体部品１の上に搭載され外部端子１１と電気的に接続された回路部品２とを備えている。本発明では、半導体部品１の外部端子１１に上記回路部品２が電気的に接続されることで、半導体部品１と回路部品２間の電気的導通を図るようにしている。これにより、インターポーザ基板を必要とすることなく電子回路モジュール３を構成することができるので、部品の低コスト化を図ることが可能となる。【選択図】図４
2007194527.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を内蔵するパッケージ体の周縁部に前記半導体素子と電気的に接続された複数の外部端子を有する半導体部品と、
前記半導体部品の上に搭載され前記外部端子と電気的に接続された回路部品とを備えた
ことを特徴とする電子回路モジュール。
【請求項２】
前記半導体部品と前記回路部品との間には、配線層が設けられている
ことを特徴とする請求項１に記載の電子回路モジュール。
【請求項３】
前記配線層は、前記半導体部品の上面に形成された導体パターンである
ことを特徴とする請求項２に記載の電子回路モジュール。
【請求項４】
前記半導体部品は、前記外部端子が前記パッケージ体の上面と下面とにそれぞれ露出したノンリード型の半導体部品である
ことを特徴とする請求項１に記載の電子回路モジュール。
【請求項５】
前記回路部品は、前記半導体部品の上面において一対の前記外部端子間に接合された受動部品である
ことを特徴とする請求項１に記載の電子回路モジュール。
【請求項６】
半導体素子を内蔵するパッケージ体の周縁部に複数の外部端子が形成された半導体部品を準備する工程と、
前記半導体部品の上面に前記外部端子と導通する配線層を形成する工程と、
前記配線層に回路部品を電気的に接合する工程とを有する
ことを特徴とする電子回路モジュールの製造方法。
【請求項７】
前記配線層の形成は、前記半導体部品の上面に導電性接着材料層を形成する工程と、この導電性接着材料層に金属箔を貼着する工程とを有する
ことを特徴とする請求項６に記載の電子回路モジュールの製造方法。
【請求項８】
前記配線層の形成は、前記半導体素子の樹脂封止工程の際、金型面に配置した配線パターンを封止樹脂層の上面に転写することにより行う
ことを特徴とする請求項６に記載の電子回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを内蔵したパッケージ型の半導体素子と、受動部品とからなる電子回路モジュール及びその製造方法に関する。
【背景技術】
【０００２】
電子機器等の電子回路は、ＩＣ（Integrated Circuit）等の半導体素子と、抵抗やコンデンサ等の受動部品からなる周辺回路部品とをプリント基板上に実装することで構成されている。半導体素子としては、プリント基板上に直接実装されるベアチップ部品や、半導体チップをモールド樹脂で封止したパッケージ型の半導体部品などが用いられている。
【０００３】
近年においては、電子機器の小型化、軽量化、高性能化、高機能化、低コスト化などの要求に加えて、開発設計期間の短縮が重要な課題となっている。そして、これらを満足させるために様々な工夫がなされ、電子回路の機能ブロックを形成する半導体素子とその周辺回路部品とを一体化した電子回路モジュール、いわゆるハイブリッドＩＣやＳＩＰ（System In Package）等は、まさにこれらの要求から生み出されたものである。この電子回路モジュールを採用することにより、電子機器の電子回路を短期間で開発設計できるという利点がある。
【０００４】
この種の従来の電子回路モジュールは、インターポーザと呼ばれる配線基板上に半導体素子や周辺回路部品が搭載されてなり、これらの半導体素子や周辺回路部品をインターポーザ基板を介して実装基板に実装するようにしている（例えば下記特許文献１，２参照）。実装基板に対する電子回路モジュールの実装方法は、ワイヤーボンディング法やフリップチップ法が用いられている。
【０００５】
【特許文献１】特開２００５−５１１５５号公報
【特許文献２】特開２００３−１１５５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の電子回路モジュールにおいては、半導体素子と周辺回路部品との間を接続するためのインターポーザ基板が必須となっているため、部品コストの低下が図れないという問題がある。インターポーザ基板には有機基板やセラミック基板等が用いられているが、このインターポーザ基板の製作に電子回路モジュールの開発コストが嵩み、部品の低コスト化の要求が図れなくなっている。
【０００７】
本発明は上述の問題に鑑みてなされ、インターポーザ基板を使用せずに半導体素子と周辺回路部品とを接続できる電子回路モジュール及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
以上の課題を解決するに当たり、本発明の電子回路モジュールは、半導体素子を内蔵するパッケージ体の周縁部に上記半導体素子と電気的に接続された複数の外部端子を有する半導体部品と、この半導体部品の上に搭載され上記外部端子と電気的に接続された回路部品とを備えている。
【０００９】
本発明では、半導体部品の外部端子に上記回路部品が電気的に接続されることで、半導体部品と回路部品間の電気的導通を図るようにしている。これにより、インターポーザ基板を必要とすることなく電子回路モジュールを構成することができるので、部品の低コスト化を図ることが可能となる。
【００１０】
半導体部品は、半導体素子を樹脂封止したパッケージ部品が適用でき、特に、外部端子が前記パッケージ体の上面と下面とにそれぞれ露出したノンリード型の半導体部品が好適である。一方、回路部品は、半導体素子の周辺回路を構成する抵抗やコンデンサ、インダクタ素子等の受動部品が好適であるが、他の半導体部品であってもよい。
【００１１】
上記回路部品は、半導体部品の上面に配線層を介して接続することができる。この配線層は、半導体部品の上面に形成された導体パターンで、半導体部品の外部端子と回路部品の端子部との間を連絡する。配線層は、半導体部品の上面に対して転写法等で簡単に形成することができる。
【００１２】
一方、本発明の電子回路モジュールの製造方法は、半導体素子を内蔵するパッケージ体の周縁部に複数の外部端子が形成された半導体部品を準備する工程と、この半導体部品の上面に上記外部端子と導通する配線層を形成する工程と、この配線層に回路部品を電気的に接合する工程とを有する。この方法では、半導体部品と回路部品との間にインターポーザ基板を必要としないので、低コストで電子回路モジュールを製造することができる。
【発明の効果】
【００１３】
以上述べたように、本発明によれば、インターポーザ基板を必要とすることなく電子回路モジュールを構成することができるので、部品の低コスト化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の各実施の形態について図面を参照して説明する。
【００１５】
（第１の実施の形態）
図１〜図４は本発明の第１の実施の形態による電子回路モジュールの製造方法を説明する工程図である。以下、本実施の形態の電子回路モジュールの製造方法について工程順に説明する。
【００１６】
まず、図１Ａ及び図２に示すような形態のリードフレーム１１を用意する。このリードフレーム１１は、中央部に半導体チップ（半導体素子）を収容できる大きさの空間部１２を備えており、空間部の周囲にはリード部１３が配列されている。
【００１７】
次に、図１Ｂに示すように、リードフレーム１１の下面に、粘着フィルム１４を貼り付ける。粘着フィルム１４は、図１Ｃに示すように空間部１２内に半導体チップ１５を位置決め保持するための粘着テープで、半導体チップ１５の樹脂封止処理に対して一定の耐熱性を有するものであれば、特に材料は限定されない。
【００１８】
次に、図１Ｃに示すように、リードフレーム１１の空間部１２に半導体チップ１５をマウントする。半導体チップ１５は、そのパッド部１６が形成される能動面側を上向きにして粘着フィルム１４上に接着される。
【００１９】
半導体チップ１５のマウント後、図１Ｄに示すように、リードフレーム１１のリード部１３と半導体チップ１５のパッド部１６との間をボンディングワイヤ（金属線）１７を介して電気的に接続する。
【００２０】
続いて、図３Ｅに示すように、リードフレーム１１の空間部にマウントされた半導体チップ１５をボンディングワイヤ１７とともに絶縁性のモールド樹脂で封止してパッケージ化する工程が行われる。このとき、封止樹脂層１８の上面はリードフレーム１１の上面と同一高さに形成されることで、パッケージ体の上面及び下面にリードフレーム１１でなる外部端子が露出されたノンリード型の半導体部品１が作製される。
【００２１】
次に、図３Ｆに示すように、作製された半導体部品１の上面に導電性接着材料層１９を形成する。導電性接着材料層１９は、半導体部品１の上面の外部端子１１と封止樹脂層１８との間を跨ぐようにパターニングされている。
【００２２】
続いて、図３Ｇに示すように、半導体部品１の上面に形成した導電性接着材料層１９の上に金属箔２０を接着する。金属箔２０は例えば銅箔であり、転写法等によってパターニングされた導電性接着材料層１９の上に転写形成される。これら導電性接着材料層１９及び金属箔２０は、本発明に係る「配線層」を形成する。
【００２３】
続いて、図３Ｈに示すように、半導体部品１の上面の所定領域に絶縁層２１が形成される。絶縁層２１は、金属箔２０の一部を開口するように例えばスクリーン印刷法等によって形成される。絶縁層２１には、例えばソルダレジスト材が用いられる。
【００２４】
次に、図４Ｉに示すように、絶縁層２１の開口部から露出する金属箔２０の上に導体層２２が形成される。この導体層２２は、導電性接着剤やはんだ材等が適用でき、例えばスクリーン印刷法によって形成される。
【００２５】
続いて、図４Ｊに示すように、半導体部品１の一対の外部端子１１，１１間に周辺回路部品２が接合される。これにより、半導体部品１の外部端子１１と周辺回路部品２の端子部２Ａとが導電性接着材料層１９、金属箔２０及び導体層２２を介して電気的に接続される。
【００２６】
なお、図示の例では、周辺回路部品２としてコンデンサ部品を示しているが、これに限らず、抵抗素子やインダクタ素子等の他の受動部品を用いることができる。また、半導体部品１の上に実装される周辺回路部品２は、単一のコンデンサ部品に限られず、複数の回路部品が搭載されていてもよい。
【００２７】
最後に、図４Ｋに示すように、粘着テープ１４を剥離し、リードフレーム１１を所定の位置で切断することで、半導体部品１と周辺回路部品２とからなる電子回路モジュール３が作製される。
【００２８】
以上のように、本実施の形態によれば、半導体部品１の外部端子１１に周辺回路部品２が電気的に接続されることで、半導体部品１と周辺回路部品２間の電気的導通を図るようにしている。これにより、インターポーザ基板を必要とすることなく電子回路モジュール３を構成することができるので、部品の低コスト化を図ることが可能となる。
【００２９】
また、本実施の形態によれば、比較的安価に入手可能なリードフレームを介して半導体チップ１５と周辺回路部品２との間の電気的導通を図るようにしているので、電子回路モジュール３として更なる低コスト化を図ることができる。
【００３０】
更に、半導体部品１の外部端子１１と回路部品２との間の電気的接続を、金属箔２０等の配線層を介して行うようにしているので、回路部品２の端子ピッチ等に応じて最適な配線パターンを容易にかつ低コストで形成することができる。また、半導体部品１の上面に形成される配線層が導電性接着材料層１９を用いて構成されているので、半導体部品１と周辺回路部品２との間の接着強度と電気的接続を確保することができる。
【００３１】
更にまた、電子回路の一機能を低コストかつ単一の部品で構成できるとともに、半導体部品１と周辺回路部品２との間の接合を三次元的に行っているので、実装基板に対する実装面積の低減を図ることができ、部品の集積化、高密度化を達成することができる。
【００３２】
（第２の実施の形態）
続いて本発明の第２の実施の形態について説明する。図５及び図６は本発明の第２の実施の形態による電子回路モジュールの製造方法を示す工程図である。
【００３３】
本実施の形態では、図１Ｃ，Ｄに示したように、リードフレーム１１の空間部１２にマウントした半導体チップ１５をモールド樹脂で封止して封止樹脂層１８を形成する工程において、周辺回路部品２との電気的接続を図る配線層を形成する例を示している。
【００３４】
図５Ａは、封止樹脂層１８を形成するための上金型３１と下金型３２とを示している。上金型３１の型面には、配線層３４を粘着支持する粘着シート３３が設置されている。特にこの例では、粘着シート３３が真空吸着により上金型３１の型面に保持されている。
【００３５】
配線層３４は例えば銅箔等の金属箔であり、外部端子１１の配列形態に対応させてあらかじめパターニング形成されている。また、配線層３４の一端には、外部端子１１と接着される所定パターンの導電性接着材料層３５が形成されている。
【００３６】
このような構成の上金型３１を用いて、図５Ｂ，Ｃに示すように半導体チップ１５の樹脂封止工程が行われる。まず、リードフレーム１１と粘着フィルム１４上の半導体チップ１５とを上金型３１と下金型３２とで挟み込んだ後（図５Ｂ）、空間部１２内にモールド樹脂を充填して封止樹脂層１８を形成する（図５Ｃ）。
【００３７】
このとき、上金型３１の型面に貼り付けられた配線層３４は、モールド樹脂と一体化して封止樹脂層１８の上面に転写されるとともに、配線層３４の一端は導電性接着材料層３５を介してリードフレーム（外部端子）１１の上面に接合される。
【００３８】
次に、上金型３１と下金型３２とを型開きすることで、上面に配線層３４が形成された半導体部品１が作製される。その後、上述の第１の実施の形態と同様に、配線層３４の一部を開口させて絶縁層２１を形成し（図６Ｄ）、この絶縁層２１の開口部に臨む配線層３４の上面に導体層２２を形成する（図６Ｅ）。
【００３９】
そして、導体層２２の上に周辺回路部品２の端子部２Ａを接合した後（図６Ｆ）、粘着フィルム１４の剥離及びリードフレーム１１の切断工程を経て、半導体部品１と周辺回路部品２とからなる電子回路モジュール４が作製される（図６Ｇ）。
【００４０】
以上のように、本実施の形態によっても上述の第１の実施の形態と同様な効果を得ることができる。特に本実施の形態によれば、封止樹脂層１８の形成工程と同時に配線層３４を形成するようにしているので、工程数を減少させて部品製造コストの低減を図ることが可能となる。
【００４１】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４２】
例えば以上の各実施の形態では、半導体部品１の上面に形成される配線層を金属箔の貼り付けや型転写法によって行うようにしたが、これに代えて、例えば導電ペーストのスクリーン印刷法によって行うようにしてもよい。
【００４３】
また、以上の各実施の形態では、半導体部品１の上面に対する周辺回路部品２の電気的接続を導電性接着材料（導体層２２）による接着作用で行うようにしたが、これに代えてリフローはんだ付け法を採用することも可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態による電子回路モジュール３の製造方法を説明する工程断面図である。
【図２】リードフレーム１１の概略構成を示す要部平面図である。
【図３】本発明の第１の実施の形態による電子回路モジュール３の製造方法を説明する工程断面図である。
【図４】本発明の第１の実施の形態による電子回路モジュール３の製造方法を説明する工程断面図である。
【図５】本発明の第２の実施の形態による電子回路モジュール４の製造方法を説明する工程断面図である。
【図６】本発明の第２の実施の形態による電子回路モジュール４の製造方法を説明する工程断面図である。
【符号の説明】
【００４５】
１…半導体部品、２…コンデンサ部品（回路部品、受動部品）、３，４…電子回路モジュール、１１…リードフレーム（外部端子）、１２…空間部、１３…リード部、１４…粘着フィルム、１５…半導体チップ（半導体素子）、１６…パッド部、１７…ボンディングワイヤ、１８…封止樹脂層、１９，３５…導電性接着材料層、２０，３４…金属箔、２１…絶縁層、２２…導体層、３１…上金型、３２…下金型
【図１】
2007194527.tif 000003
【図２】
2007194527.tif 000004
【図３】
2007194527.tif 000005
【図４】
2007194527.tif 000006
【図５】
2007194527.tif 000007
【図６】
2007194527.tif 000008