(57)【要約】【課題】ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置とが整合されてサービスされるときに発生するＮＥＸＴまたはＦＥＸＴのノイズをＴＴＲのオフセット調整を通じて除去することのできるＡＤＳＬのＴＴＲオフセット調整装置及びその方法を提供する。【解決手段】ＴＴＲｃに同期された第１及び第２クロックを相互に同期化し、前記同期化された第２クロックを一定の大きさの第３クロックに分周し、前記ＴＴＲｃを前記分周された第３クロックを用いてハイクロック及びロウクロックに区分して各々カウントし、オフセット調整値の分だけ前記カウントされたハイクロック及びロウクロックを各々オフセット補正し、補正された第４クロック及び前記第１及び第２クロックを前記ＡＤＳＬ装置に提供するようにする。【選択図】図４
2007208970.tif 000002
【特許請求の範囲】
【請求項１】
ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整方法であって、
前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期された第１クロック及び第２クロックを相互に同期化するステップと、
前記同期化された第２クロックを、一定の大きさの第３クロックに分周するステップと、
前記ＴＴＲｃを、前記分周された第３クロックを用いてハイクロック及びロウクロックに区分して各々カウントするステップと、
予め設定されたオフセット調整値の分だけ前記カウントされたハイクロック及びロウクロックを各々オフセット補正し、補正された第４クロック及び前記第１クロックと第２クロックを前記ＡＤＳＬ装置に提供するステップと、を備えることを特徴とするＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項２】
前記第１クロックは、ＮＴＲクロックであり、前記第２クロックは、ＡＤＳＬ ＤＳＰクロックであり、前記第４クロックは、ＡＤＳＬ装置に提供されるＴＴＲｐクロックであることを特徴とする請求項１に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項３】
前記オフセット調整値は、ユーザが予めディップスイッチを通じて設定したビット値であることを特徴とする請求項１に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項４】
前記オフセット調整値は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求められる伝搬遅延値であることを特徴とする請求項１に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項５】
ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整方法であって、
前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化するステップと、
前記同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周するステップと、
前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントするステップと、
前記カウントされたハイクロック及びロウクロックを、予めユーザが選択により設定したオフセット調整値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロックとＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するステップと、を備えることを特徴とするＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項６】
前記ユーザが設定したオフセット値は、調整可能な範囲内で設定した任意のビットを有するディップスイッチを通じて設定されていることを特徴とする請求項５に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項７】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、２７６ＫＨｚであることを特徴とする請求項５に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項８】
前記カウントをするステップにおいて、ハイクロック及びロウクロックのカウントは、各々９ビットカウンタを用いて、前記分周されたクロックでカウントすることを特徴とする請求項５に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項９】
ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整方法であって、
前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化するステップと、
前記同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周するステップと、
前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントするステップと、
前記カウントされたハイクロック及びロウクロックを、前記ＡＤＳＬ装置から提供される伝搬遅延値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロックとＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するステップと、を備えることを特徴とするＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項１０】
前記伝搬遅延値は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求めた値であることを特徴とする請求項９に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項１１】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、１．１ＭＨｚであることを特徴とする請求項９に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項１２】
前記カウントをするステップにおいて、ハイクロック及びロウクロックのカウントは、各々１１ビットカウンタを用いて、前記分周されたクロックでカウントすることを特徴とする請求項９に記載のＡＤＳＬ装置のＴＴＲオフセット調整方法。
【請求項１３】
ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整装置であって、
前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃクロックに同期された第１クロック及び第２クロックを相互に同期化する同期化部と、
前記同期化部で同期化されて出力される第２クロックを、一定の大きさの第３クロックに分周し、前記ＴＴＲｃを、前記分周された第３クロックを用いてハイクロック及びロウクロックに区分して各々カウントし、予め設定されたオフセット調整値の分だけ前記カウントされたハイクロック及びロウクロックを各々オフセット補正し、補正された第４クロック及び前記第１クロックと第２クロックを前記ＡＤＳＬ装置に提供するオフセット補正部と、を備えることを特徴とするＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項１４】
前記第１クロックは、ＮＴＲクロックであり、前記第２クロックは、ＡＤＳＬ ＤＳＰクロックであり、前記第４クロックは、ＡＤＳＬ装置に提供されるＴＴＲｐクロックであることを特徴する請求項１３に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項１５】
ユーザが選択したオフセット調整値を、前記オフセット補正部に提供するオフセット調整値選択部をさらに備えることを特徴とする請求項１３に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項１６】
前記オフセット調整値選択部は、ユーザが任意に設定可能なビットを有するディップスイッチであることを特徴とする請求項１５に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項１７】
前記オフセット調整値は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求められる伝搬遅延値であることを特徴とする請求項１３に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項１８】
ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整装置であって、
前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化する同期化部と、
前記同期化部で同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周し、前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントし、前記カウントされたハイクロック及びロウクロックを、オフセット調整値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロックとＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するオフセット補正部と、
ユーザが選択するオフセット調整値を、前記オフセット補正部に提供するオフセット調整値提供部と、を備えることを特徴とするＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項１９】
前記オフセット調整値提供部は、ユーザが選択可能な任意のビットを有するディップスイッチであることを特徴とする請求項１８に記載のＡＤＳＬ装置のオフセット調整装置。
【請求項２０】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、２７６ＫＨｚであることを特徴とする請求項１８に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項２１】
前記オフセット補正部は、前記ハイクロック及びロウクロックを前記分周されたクロックで各々カウントするカウンタを備えることを特徴とする請求項１８に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項２２】
ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整装置であって、
前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化する同期化部と、
前記同期化部で同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周し、前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントし、前記カウントされたハイクロック及びロウクロックを、前記ＡＤＳＬ装置から提供される伝搬遅延値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するオフセット補正部と、を備えることを特徴とするＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項２３】
前記伝搬遅延値は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求めた値であることを特徴とする請求項２２に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項２４】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、１．１ＭＨｚであることを特徴とする請求項２２に記載のＡＤＳＬ装置のＴＴＲオフセット調整装置。
【請求項２５】
前記オフセット補正部は、前記ハイクロック及びロウクロックを、前記分周されたクロックで各々カウントするカウンタを備えることを特徴とする請求項２２に記載のＡＤＳＬ装置のオフセット調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非対称デジタル加入者ライン（Asymmetric Digital Subscriber Line：以下、ＡＤＳＬという）のＴＴＲ（TCM-ISDN Timing Reference）オフセット調整装置及びその方法に関し、特に、ＡＤＳＬとＴＣＭ−ＩＳＤＮ（Time-Compression Multiplexing Integrated Service Digital Network）とが整合（matching）されてサービスされるときに発生するＮＥＸＴ（Near End Crosstalk)またはＦＥＸＴ（Far End Crosstalk)のノイズを、ＴＴＲのオフセット調整を通じて除去できるようにしたＡＤＳＬのＴＴＲオフセット調整装置及びその方法に関する。
【背景技術】
【０００２】
一般的に、ＡＤＳＬは、電話線や電話機をそのまま使用しながらも、高速のデータ通信が可能なだけでなく、データ通信及び一般電話サービス（ＰＯＴＳ：Plain Old Telephone Service）を同時に利用できることに特徴がある。ＡＤＳＬの伝送速度は、下向きデータが８Ｍｂｐｓ、上向きデータが６４０Ｋｂｐｓまで可能である。
【０００３】
しかしながら、電話ネットワークにおいて、電気的エネルギーが銅線を介して伝送される際、変調された信号は、同じケーブル内にて隣接する銅線にエネルギーを放出する。このような電磁気的エネルギーとのクロスカップリングを、クロストーク（漏話現象）という。
【０００４】
通常の電話ネットワークにおいて、絶縁された一対の銅線は、ケーブルバインダーと呼ばれるケーブルと共に結束されている。このようなケーブルバインダーで同じ周波数帯域内の情報を送受信する場合、隣接するシステムは、無視することのできないクロストーク干渉が発生するようになる。その結果、本来伝送される波形とは異なる波形の信号が銅線を介して伝送されることになる。
【０００５】
クロストークは、２つのタイプに分類される。一般的に、近端クロストークと呼ばれるＮＥＸＴ（Near End Crosstalk）は、隣接するシステムからの高いエネルギー信号が、元の信号に非常に大きなクロストークを誘発するため非常に重要である。すなわち、ＮＥＸＴは、通信に使用される同じ終端に設けられた２つ装置間におけるクロストークノイズの重要なバロメータである。
【０００６】
他のクロストークのタイプは、遠端クロストークと呼ばれるＦＥＸＴ（Far End Crosstalk）である。ＦＥＸＴは、チャネルの一端から一対の銅線にテスト信号を送信し、他の銅線の遠端のかく乱を測ることによって測定される。したがって、ＦＥＸＴは、銅線の終端の通信装置とのデータ通信においてクロストークノイズを測定する。遠端干渉信号は銅線を介して伝送されている間に減衰されるので、一般的に、ＦＥＸＴは、ＮＥＸＴに比べて小さい。
【０００７】
ここで、ＴＣＭ−ＩＳＤＮが配置された環境では、ＮＥＸＴ及びＦＥＸＴノイズソースをＴＣＭ−ＩＳＤＮ干渉という。ＴＣＭ−ＩＳＤＮシステムは、ＴＣＭタイミングレファレンス（TCM Timing Reference：ＴＴＲ）と呼ばれる周期の間、データのアップストリーム及びダウンストリーム伝送を交互に行う。ＴＴＲの第１半周期の間、ＩＳＤＮ中央局がＩＳＤＮ遠隔端末機にデータを伝送し、残りの半周期の間、ＩＳＤＮ遠隔端末機がＩＳＤＮ中央局にデータを伝送する。
【０００８】
このようなＴＣＭ−ＩＳＤＮ環境で、ＡＤＳＬのデータ通信を円滑に行うために、ＡＤＳＬ送受信機は、ＦＥＸＴ区間の間に多量のデータを伝送し、ＮＥＸＴ区間の間は少量のデータを送信したり、または送信しない方式を用いる。
【０００９】
ＮＥＸＴ干渉を最小化するための方法には、ＦＥＸＴ／ＮＥＸＴ区間によって異なるビットマップを使用する二重ビットマップ（Dual Bit Map）方式と、クロストークの干渉が少ないＦＥＸＴ区間にのみデータを伝送する単一ビットマップ（Single Bit-Map）方式と、この２つの方式を組み合わせたＳＮＲ方式などが挙げられる。ＴＣＭ−ＩＳＤＮ環境においてＡＤＳＬサービスを提供するとき、全ての帯域にわたってＮＥＸＴ干渉量がＦＥＸＴ干渉量よりも大きいので、ＡＤＳＬとＴＣＭ−ＩＳＤＮサービスとの間に正確なネットワークタイム同期を行い、二重ビットマップ方式でデータを伝送することによって、データの伝送量を最大に高めることができる。
【００１０】
一般的に、ＡＤＳＬとＴＣＭ−ＩＳＤＮとが整合（matching）されてサービスされるとき、ＡＤＳＬ装置は、ＴＣＭ−ＩＳＤＮ装置からＦＥＸＴ及びＮＥＸＴノイズを受けるようになる。このクロストークノイズを避けるために、ＴＴＲｃ（ＡＤＳＬ装置に入る基準クロック）がＡＤＳＬ装置に供給され、相対的にノイズが大きいＮＥＸＴのときにはデータを少なく伝送し、ＦＥＸＴのときにはデータを多く伝送するようにする（ＩＵ−Ｔ Ｇ.９９２.１ ＡＮＮＥＸ Ｃ規格）。しかしながら、ＴＴＲ及びＮＴＲの供給源装置とＡＤＳＬ装置との間の距離による伝搬遅延及び当該装置のシステム遅延により、ＴＴＲとＴＴＲｃとのオフセットが発生するようになる（ＩＴＵ−Ｔ ９９２.１明細に従ってＴＴＲとＴＴＲｃとのオフセットをＭａｘ４９.８１９μｓと定義）。
【００１１】
仮に、このオフセットを補正しない場合、データを多く伝送するＦＥＸＴノイズ区間がＮＥＸＴノイズ区間と重なり、ＡＤＳＬ装置でデータを伝送中に、データが破損したり、多量のＣＲＣが発生したり、ＡＤＳＬリンクダウン及びＳＮＲマージンダウンなどの多くの問題が発生する。
【００１２】
【特許文献１】大韓民国特許出願公開第２００１−００４２９７６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従って、本発明は、前述のような従来技術の問題点を解決するためになされたものであり、その目的は、ＴＴＲとＴＴＲｃとのオフセットをＡＤＳＬチップクロックとＰＬＬ及びＰＬＤを使用してプログラマブルに補正し、データを多く伝送するＦＥＸＴノイズ区間がＮＥＸＴノイズ区間と重なることを防止し、運用者の操作を通じてプログラマブルにオフセット調整を可能にして、クロストークノイズを防止し、安定したデータサービスを可能にしたＡＤＳＬのＴＴＲオフセット調整装置及びその方法を提供することにある。
【００１４】
また、本発明の他の目的は、ＡＤＳＬ ＳＥＬＴ（ＩＴＵ−Ｔ Ｇ.９９２.１ Ｓｐｅｃ）のＴＤＲ（Time Domain Reflectometry）機能を用いてＴＴＲクロック源と現システムとの伝搬遅延を求め、求められた伝搬遅延値をＰＬＤチップのプログラムを使用して遅延分だけのオフセットを補正し、データを多く伝送するＦＥＸＴノイズ区間がＮＥＸＴノイズ区間と重なることを防止し、安定したデータサービスを可能にしたＡＤＳＬのＴＴＲオフセット調整装置及びその方法を提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明の第１に係るＡＤＳＬ装置のＴＴＲオフセット調整方法は、ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整方法であって、前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期された第１クロック及び第２クロックを相互に同期化するステップと、前記同期化された第２クロックを、一定の大きさの第３クロックに分周するステップと、前記ＴＴＲｃを、前記分周された第３クロックを用いてハイクロック及びロウクロックに区分して各々カウントするステップと、予め設定されたオフセット調整値の分だけ前記カウントされたハイクロック及びロウクロックを各々オフセット補正し、補正された第４クロック及び前記第１クロックと第２クロックを前記ＡＤＳＬ装置に提供するステップと、を備えることができる。
【００１６】
前記第１クロックは、ＮＴＲクロックであり、前記第２クロックは、ＡＤＳＬ ＤＳＰクロックであり、前記第４クロックは、ＡＤＳＬ装置に提供されるＴＴＲｐクロックである。
【００１７】
前記オフセット調整値は、ユーザが予めディップスイッチを通じて設定したビット値であるか、又は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求められる伝搬遅延値である。
【００１８】
また、本発明の第２に係るＡＤＳＬ装置のＴＴＲオフセット調整方法は、ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整方法であって、前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化するステップと、前記同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周するステップと、前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントするステップと、前記カウントされたハイクロック及びロウクロックを、予めユーザが選択により設定したオフセット調整値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロックとＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するステップと、を備えることができる。
【００１９】
前記ユーザが設定したオフセット値は、調整可能な範囲内で設定した任意のビットを有するディップスイッチを通じて設定されている。
【００２０】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、２７６ＫＨｚである。
【００２１】
前記カウントをするステップにおいて、ハイクロック及びロウクロックのカウントは、各々９ビットカウンタを用いて、前記分周されたクロックでカウントする。
【００２２】
また、本発明のさらに第３に係るＡＤＳＬ装置のＴＴＲオフセット調整方法は、ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整方法であって、前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化するステップと、前記同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周するステップと、前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントするステップと、前記カウントされたハイクロック及びロウクロックを、前記ＡＤＳＬ装置から提供される伝搬遅延値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロックとＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するステップと、を備えることができる。
【００２３】
前記伝搬遅延値は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求めた値である。
【００２４】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、１．１ＭＨｚである。
【００２５】
前記カウントをするステップにおいて、ハイクロック及びロウクロックのカウントは、各々１１ビットカウンタを用いて、前記分周されたクロックでカウントする。
【００２６】
また、本発明のさらに第４に係るＡＤＳＬ装置のＴＴＲオフセット調整装置は、ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整装置であって、前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃクロックに同期された第１クロック及び第２クロックを相互に同期化する同期化部と、前記同期化部で同期化されて出力される第２クロックを、一定の大きさの第３クロックに分周し、前記ＴＴＲｃを、前記分周された第３クロックを用いてハイクロック及びロウクロックに区分して各々カウントし、予め設定されたオフセット調整値の分だけ前記カウントされたハイクロック及びロウクロックを各々オフセット補正し、補正された第４クロック及び前記第１クロックと第２クロックを前記ＡＤＳＬ装置に提供するオフセット補正部と、を備えることができる。
【００２７】
ユーザが選択したオフセット調整値を、前記オフセット補正部に提供するオフセット調整値選択部をさらに備える。
【００２８】
前記オフセット調整値選択部は、ユーザが任意に設定可能なビットを有するディップスイッチであるか、又は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求められる伝搬遅延値である。
【００２９】
また、本発明のさらに第５に係るＡＤＳＬ装置のＴＴＲオフセット調整装置は、ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整装置であって、前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化する同期化部と、前記同期化部で同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周し、前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントし、前記カウントされたハイクロック及びロウクロックを、オフセット調整値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロックとＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するオフセット補正部と、ユーザが選択するオフセット調整値を、前記オフセット補正部に提供するオフセット調整値提供部と、を備えることができる。
【００３０】
前記オフセット調整値提供部は、ユーザが選択可能な任意のビットを有するディップスイッチである。
【００３１】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、２７６ＫＨｚである。
【００３２】
前記オフセット補正部は、前記ハイクロック及びロウクロックを前記分周されたクロックで各々カウントするカウンタを備える。
【００３３】
また、本発明のさらに第６に係るＡＤＳＬ装置のＴＴＲオフセット調整装置は、ＡＤＳＬ装置とＴＣＭ−ＩＳＤＮ装置との整合時におけるＡＤＳＬ装置のＴＴＲオフセット調整装置であって、前記ＡＤＳＬ装置に入力される基準クロックであるＴＴＲｃに同期されたＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを相互に同期化する同期化部と、前記同期化部で同期化されたＡＤＳＬ ＤＳＰクロックを、一定の大きさのクロックに分周し、前記ＴＴＲｃを、前記分周されたクロックを用いてハイクロック及びロウクロックに区分して各々カウントし、前記カウントされたハイクロック及びロウクロックを、前記ＡＤＳＬ装置から提供される伝搬遅延値によって各々オフセット補正し、補正されたＴＴＲｐクロック及び前記ＮＴＲクロック及びＡＤＳＬ ＤＳＰクロックを前記ＡＤＳＬ装置に提供するオフセット補正部と、を備えることができる。
【００３４】
前記伝搬遅延値は、前記ＡＤＳＬ装置が備えるＳＥＬＴ機能のＴＤＲを用いて求めた値である。
【００３５】
前記ＮＴＲクロックは、８ＫＨｚであり、前記ＡＤＳＬ ＤＳＰクロックは、３２.３２８ＭＨｚであり、前記ＴＴＲｃクロックは、４００Ｈｚであり、前記分周されたクロックは、１．１ＭＨｚである。
【００３６】
前記オフセット補正部は、前記ハイクロック及びロウクロックを、前記分周されたクロックで各々カウントするカウンタを備える。
【発明の効果】
【００３７】
本発明によれば、ＴＴＲとＴＴＲｃとのオフセットをＡＤＳＬチップクロックとＰＬＬ及びＰＬＤを使用してプログラマブルに補正し、データを多く伝送するＦＥＸＴノイズ区間がＮＥＸＴノイズ区間と重なることを防止することができ、運用者の操作を通じてプログラマブルにオフセット調整を可能にして、クロストークノイズを防止することができ、これにより安定したデータサービスを可能にすることができる。
【００３８】
また、本発明によれば、ＡＤＳＬ ＳＥＬＴ（ＩＴＵ−Ｔ Ｇ.９９２.１ Ｓｐｅｃ）のＴＤＲ（Time Domain Reflectometry）機能を用いてＴＴＲクロック源と現システムとの伝搬遅延を求め、求められた伝搬遅延値に基づきＰＬＤチップのプログラムを使用して遅延分だけオフセットを補正することによって、データを多く伝送するＦＥＸＴノイズ区間がＮＥＸＴノイズ区間と重なることを防止することができ、安定したデータサービスを可能にすることができる。
【発明を実施するための最良の形態】
【００３９】
以下、添付図面を参照しながら、本発明の好ましい実施形態に係るＡＤＳＬのＴＴＲオフセット調整装置及びその方法を詳細に説明する。
【００４０】
（第１実施例）
図１は、本発明の第１実施形態に係る、ディップスイッチを用いたＡＤＳＬのＴＴＲオフセット調整装置の内部ブロック構成を示す図である。
【００４１】
図１に示すように、本実施形態に係るＡＤＳＬのオフセット調整装置１００は、ＡＤＳＬ装置２００に連結されている。このオフセット調整装置１００は、局部発振器（local oscillator）１１０と、位相同期回路である位相ロックループ（ＰＬＬ；Phase Lock Loop）１２０と、プログラマブルロジックデバイス（ＰＬＤ；Programmable Logic Device）１３０と、ディップスイッチ（DIP Switch）１４０とを備えることができる。
【００４２】
まず、ＰＬＬ１２０は、局部発振器１１０から供給される１６.３８４ＭＨｚの発振周波数を用いてＴＴＲｃに同期されて入力される８ＫＨｚのＮＴＲクロックの位相を補償してＡＤＳＬ ＤＳＰに供給される３２.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックに同期化させ、それからＰＬＤ１３０に供給する。また、ＰＬＬ１２０は、ＴＴＲｃに同期化されて入力された８ＫＨｚのＮＴＲクロックをもＰＬＤ１３０に供給する。
【００４３】
ＰＬＤ１３０は、４００ＨｚのＴＴＲｃクロック，ＰＬＬ１２０から供給されるＴＴＲｃに同期化された８ＫＨｚ及び３５.３２８ＭＨｚのクロックを、ディップスイッチ１４０の調整値に従うプログラマブルロジックを用いることによってＴＴＲｐクロック、ＴＴＲｐに同期された３５.３２８ＭＨｚ及び８ＫＨｚのクロックに変換し、これらをＡＤＳＬ装置２００のＤＳＰ（不図示）に供給する。
【００４４】
ディップスイッチ１４０は、０〜１５まで表示可能な４ビットのディップスイッチ（微細調整を所望する場合にはビット数を増やして調整可能）を使用するものであり、ディップスイッチ１４０が１増加する毎に略３．６μｓのオフセットが補正される。すなわち、規格（ＩＴＵ−Ｔ ９９２.１明細に従ってＴＴＲとＴＴＲｃとのオフセットをＭａｘ４９.８１９μｓと定義）にＭａｘオフセットが略５０μｓと定義されているので、４ビットスイッチである場合、３.６μｓ×１５＝５４μｓで充分である。このディップスイッチ１４０は、外部からプログラマブルに調整することが可能なものである。
【００４５】
このような構成を有する第１実施形態に係るＡＤＳＬのＴＴＲオフセット調整装置の動作について具体的に説明する。
【００４６】
まず、図１に示すように、ＰＬＬ１２０は、局部発振器１１０から供給される１６.３８４ＭＨｚの発振周波数を用いてＴＴＲｃに同期されて入力される８ＫＨｚのＮＴＲクロックの位相を補償してＡＤＳＬ ＤＳＰに供給される３２.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックに同期化させ、それからＰＬＤ１３０に供給する。また、ＰＬＬ１２０は、ＴＴＲｃに同期化されて入力された８ＫＨｚのＮＴＲクロックをもＰＬＤ１３０に供給する。
【００４７】
ＰＬＤ１３０は、４００ＨｚのＴＴＲｃクロック，ＰＬＬ１２０から供給されるＴＴＲｃに同期化された８ＫＨｚ及び３５.３２８ＭＨｚのクロックを、ディップスイッチ１４０の調整値に従うプログラマブルロジックを用いることによってＴＴＲｐクロック、ＴＴＲｐに同期された３５.３２８ＭＨｚ及び８ＫＨｚのクロックに変換し、これらをＡＤＳＬ装置２００のＤＳＰ（不図示）に供給する。
【００４８】
前記ＰＬＤ１３０がディップスイッチ１４０のスイッチング調整値に従ってオフセットを調整するための具体的なプログラマブルロジックについて、図２及び図３を参照しながら段階的に説明する。
【００４９】
図２は、図１に示すＰＬＤの内部処理動作を示すフローチャートであり、図３は、ＴＴＲｃに対してオフセットが補正されて出力されるＴＴＲｐクロックのタイミング図である。
【００５０】
図２に示すように、まず、ＰＬＤ１３０は、ＰＬＬ１２０からＴＴＲｃに同期された３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックが入力されると（ステップＳ１０１）、入力された３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックを分周ロジック（division logic）により２７６ＫＨｚのクロックに変換する（ステップＳ１０２）。すなわち、３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックを分周し、１サイクル当たり略３.６２３μｓを有する２７６ＫＨｚのクロックを生成する。
【００５１】
一方、ＰＬＤ１３０は、４００ＨｚのＴＴＲｃクロックを、分周ロジックにより生成された前記２７６ＫＨｚのクロックを使用して、ハイクロック及びロウクロックを各々カウントする。詳しくは、４００Ｈｚのクロックのハイ（Ｈｉｇｈ）区間の９ビットカウンタ１と、ロウ（Ｌｏｗ）区間の９ビットカウンタ２に変換する（ステップＳ１０３）。すなわち、４００ＨｚのＴＴＲｃクロックを、ハイ区間及びロウ区間に分けて２７６ＫＨｚでカウンタを駆動させる。このとき、２個の９ビットカウンタで３４４までカウントすることができ、３４５は“０”となる。
【００５２】
したがって、このようなカウンタを用いてオフセットが調整されたＴＴＲｐを出力するようになるが、このとき、ディップスイッチ１４０の調整値が“０”である場合には（ステップＳ１０４）、すなわちディップスイッチ１４０の調整がなされていない場合には、入力される４００ＨｚのＴＴＲｃを、ＴＴＲｐの出力ポートに連結し、当該４００ＨｚのクロックをＴＴＲｐ値としてＡＤＳＬ装置２００のＤＳＰに出力する（ステップＳ１０５、Ｓ１０６）。すなわち、このような場合は、ディップスイッチ１４０の調整がなされていないのであるから、オフセットが調整されることなくＴＴＲｃとＴＴＲｐが通常通りＡＤＳＬ装置２００のＤＳＰに出力される。
【００５３】
しかしながら、ディップスイッチ１４０の調整値が“０”ではなく“Ｎ（例えば１〜１５）”である場合（ステップＳ１０７）、３.６２３×Ｎ（μｓ）だけ補正され、ＴＴＲｐ値として出力する。すなわち、図３に示すように、カウンタ２は、ＴＴＲｐの３４４−Ｎだけをハイに補正し、３４４−Ｎだけをロウに補正し、４００ＨｚのＴＴＲｐクロックをＡＤＳＬ装置２００のＤＳＰに出力する（ステップＳ１０８、Ｓ１０６）。
【００５４】
前述のような第１実施形態を要約すると、ＰＬＬ１２０によってＴＴＲｃに同期されたクロックが、ＰＬＤ１３０によってディップスイッチ１４０の設定値の分だけオフセットが補正され、ＴＴＲｐクロックに変換されてＡＤＳＬ装置２００に供給される。
【００５５】
ＰＬＤ１３０の内部ロジックを見れば、ＰＬＬ１２０から入力されるＴＴＲｃに同期された３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックを、分周ロジックによって２７６ＫＨｚのクロックに変換すると共に、入力される４００Ｈｚのハイ区間及びロウ区間に２７６ＫＨｚのクロックを用いてカウンタを駆動させる。ここで、カウンタは、２個の９ビットカウンタを用いて３４４までカウントを行い、３４５は“０”にカウントする。
【００５６】
このような２個のカウンタを用いて、ディップスイッチ１４０のオフセット設定値（つまり調整値）に従ってＴＴＲとＴＴＲｃとのオフセットを補正したＴＴＲｐクロックを、ＡＤＳＬ装置２００のＤＳＰに出力するようになる。すなわち、ディップスイッチ１４０の設定変更を通じて、ユーザが望むだけのオフセット補正が可能となる。
【００５７】
その結果、本発明の第１実施形態によれば、ディップスイッチ１４０の設定値に従うハイ及びロウカウンタを用いてＴＴＲとＴＴＲｃとのオフセットを補正したＴＴＲｐクロックを、ＡＤＳＬ装置２００のＤＳＰに出力することが可能であり、しかも、ディップスイッチ１４０の設定変更を通じて、ユーザが望むだけのオフセットの補正が可能である。
【００５８】
（第２実施例）
図４は、本発明の第２実施形態に係るＡＤＳＬのＴＴＲオフセット調整装置を示すものであり、ＡＤＳＬ装置から提供される伝搬遅延値を利用したＡＤＳＬのＴＴＲオフセット調整装置に対するブロック構成を示す図である。
【００５９】
図４に示すように、第２実施形態に係るオフセット調整装置１００は、ＡＤＳＬ装置２００に連結されている。このオフセット調整装置１００は、局部発振器（local oscillator）１１０と、位相同期回路である位相ロックループ（ＰＬＬ；Phase Lock Loop）１２０と、プログラマブルロジックデバイス（ＰＬＤ；Programmable Logic Device）１３０と、を備えることができる。
【００６０】
まず、ＰＬＬ１２０は、局部発振器１１０から供給される１６.３８４ＭＨｚの発振周波数を用いてＴＴＲｃに同期されて入力される８ＫＨｚのＮＴＲクロックの位相を補償してＡＤＳＬ ＤＳＰに供給される３２.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックに同期化させ、それからＰＬＤ１３０に供給する。また、ＰＬＬ１２０は、ＴＴＲｃに同期化されて入力された８ＫＨｚのＮＴＲクロックをもＰＬＤ１３０に供給する。
【００６１】
ＰＬＤ１３０は、４００ＨｚのＴＴＲｃクロック，ＰＬＬ１２０から供給されるＴＴＲｃに同期化された８ＫＨｚ及び３５.３２８ＭＨｚのクロックを、ＡＤＳＬ装置２００のＳＥＬＴ ＴＤＲを通じて得られる伝搬遅延値に従うプログラマブルロジックを用いることによってＴＴＲｐクロック、ＴＴＲｐに同期された３５.３２８ＭＨｚ及び８ＫＨｚのクロックに変換し、これらをＡＤＳＬ装置２００のＤＳＰ（不図示）に供給する。
【００６２】
このような構成を有する第２実施形態に係るＡＤＳＬのＴＴＲオフセット調整装置の動作について具体的に説明する。
【００６３】
まず、図４に示すように、局部発振器１１０は、１６.３８４ＭＨｚの発振周波数を生成してＰＬＬ１２０に供給する。ＰＬＬ１２０は、局部発振器１１０から供給される１６.３８４ＭＨｚの発振周波数を用いてＴＴＲｃに同期されて入力される８ＫＨｚのＮＴＲクロックの位相を補償してＡＤＳＬ ＤＳＰに供給される３２.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックに同期化させ、それからＰＬＤ１３０に供給する。また、ＰＬＬ１２０は、ＴＴＲｃに同期化されて入力された８ＫＨｚのＮＴＲクロックをもＰＬＤ１３０に供給する。
【００６４】
ＰＬＤ１３０は、４００ＨｚのＴＴＲｃクロック，ＰＬＬ１２０から供給されるＴＴＲｃに同期化された８ＫＨｚ及び３５.３２８ＭＨｚのクロックを、ＡＤＳＬ装置２００のＳＥＬＴ ＴＤＲを通じて得られる伝搬遅延値に従うプログラマブルロジックを用いることによってＴＴＲｐクロック、ＴＴＲｐに同期された３５.３２８ＭＨｚ及び８ＫＨｚのクロックに変換し、これらをＡＤＳＬ装置２００のＤＳＰ（不図示）に供給する。
【００６５】
前記ＰＬＤ１３０がＡＤＳＬ装置２００から提供される伝搬遅延値に従ってオフセットを調整するための具体的なプログラマブルロジックについて、図５及び図６を参照しながら段階的に説明する。
【００６６】
図５は、図４に示すＰＬＤの内部処理動作を示すフローチャートであり、図６は、ＴＴＲｃに対してＡＤＳＬ装置の伝搬遅延値に従ってオフセットが補正されて出力されるＴＴＲｐクロックのタイミング図である。
【００６７】
まず、ＡＤＳＬ装置２００は、ＳＥＬＴ ＴＤＲ機能を用いて、加入者端末に連結したケーブルに従う伝搬遅延値を求める。こうして求めた伝搬遅延値は、オフセット調整装置１００のＰＬＤ１３０に提供される。
【００６８】
ＰＬＤ１３０は、ＴＴＲｃに同期された３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックと、装置伝搬遅延値Ｔとが、ＰＬＬ１２０及びＡＤＳＬ装置２００からそれぞれ入力されると（ステップＳ２０１）、入力された３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックを分周ロジックにより分周し、１サイクル当たり略０．９１μｓを有する１.１ＭＨｚのクロックを生成する（ステップＳ２０２）。
【００６９】
そして、ＰＬＤ１３０は、４００ＨｚのＴＴＲｃクロックを、分周ロジックにより生成された前記１.１ＭＨｚのクロックを使用して、４００Ｈｚのクロックのハイ（Ｈｉｇｈ）区間の１１ビットカウンタ１と、ロウ（Ｌｏｗ）区間の１１ビットカウンタ２に変換する（ステップＳ２０３）。すなわち、４００ＨｚのＴＴＲｃクロックを、ハイ区間及びロウ区間に分けて１.１ＭＨｚでカウンタを駆動させる。このとき、２個の１１ビットカウンタで１３７４までカウントをすることができ、１３７５は“０”となる。
【００７０】
したがって、このようなカウンタを用いてオフセットが調整されたＴＴＲｐを出力するようになるが、このとき、ＡＤＳＬ装置２００から提供される伝搬遅延値Ｔが“０”である場合には（ステップＳ２０４）、入力される４００ＨｚのＴＴＲｃを、ＴＴＲｐの出力ポートに連結し、当該４００ＨｚのクロックをＴＴＲｐ値としてＡＤＳＬ装置２００のＤＳＰに出力する（ステップＳ２０５、Ｓ２０６）。すなわち、このような場合は、ＡＤＳＬ装置２００での伝搬遅延が発生しないから、オフセットが調整されることなく、ＴＴＲｃとＴＴＲｐが通常通りＡＤＳＬ装置２００のＤＳＰに出力される。
【００７１】
しかしながら、ＡＤＳＬ装置２００から供給される伝搬遅延値Ｔが“０”ではなく“Ｎ”である場合（ステップＳ２０７）、０.９１×Ｎ（μｓ）だけ補正され、ＴＴＲｐ値として出力する。すなわち、図６に示すように、カウンタ１は、ＴＴＲｐの１３７４−Ｎだけをハイに補正し、１３７４−Ｎだけをロウに補正し、４００ＨｚのＴＴＲｐクロックをＡＤＳＬ装置２００のＤＳＰに出力するようになる（ステップＳ２０８、Ｓ２０６）。
【００７２】
前述のような第２実施形態を要約すると、ＰＬＬ１２０によってＴＴＲｃに同期されたクロックが、ＰＬＤ１３０によってＡＤＳＬ装置２００から提供される伝搬遅延値の分だけオフセットが補正され、ＴＴＲｐクロックに変換されてＡＤＳＬ装置２００に供給される。
【００７３】
ＰＬＤ１３０の内部ロジックを見れば、ＰＬＬ１２０から入力されるＴＴＲｃに同期された３５.３２８ＭＨｚのＡＤＳＬ ＤＳＰクロックを、分周ロジックによって１.１ＭＨｚのクロックに変換すると共に、入力される４００Ｈｚのハイ区間及びロウ区間に１.１ＭＨｚのクロックを用いてカウンタを駆動させる。ここで、カウンタは、１−１３７４までカウントすることができる２個のカウンタを用い、１３７５は“０”にカウントする。
【００７４】
このような２個のカウンタを用いて、ＴＴＲとＴＴＲｃとのオフセットを補正したＴＴＲｐクロックを出力する。ここで、補正されるオフセット値は、ＡＤＳＬ装置２００の固有機能であるＳＥＬＴ機能のＴＤＲを用いて求められ、求めたオフセット値、すなわち伝搬遅延値がＰＬＤ１３０に供給される。
【００７５】
これにより、本発明の第２実施形態によれば、ＡＤＳＬ装置２００でＳＥＬＴ ＴＤＲにより得た加入者端末間の伝搬遅延値に従ってＴＴＲとＴＴＲｃとのオフセットを補正したＴＴＲｐクロックを、ＡＤＳＬ装置２００のＤＳＰに出力することが可能となる。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施形態に係るＡＤＳＬのＴＴＲオフセット調整装置のブロック構成図である。
【図２】図１に示したＰＬＤ（Programmable Logic Device）の内部動作を示すフローチャートである。
【図３】本発明の第１実施形態に従い、ＴＴＲｃに対してディップスイッチによりオフセットが補正されて出力されるＴＴＲｐクロックのタイミング図である。
【図４】本発明の第２実施形態に係るＡＤＳＬのＴＴＲオフセット調整装置のブロック構成図である。
【図５】図３に示したＰＬＤ（Programmable Logic Device）の内部動作を示すフローチャートである。
【図６】本発明の第２実施形態に従い、ＴＴＲｃに対してＡＤＳＬ装置から提供される伝搬遅延値によりオフセットが補正されて出力されるＴＴＲｐクロックのタイミング図である。
【符号の説明】
【００７７】
１００  オフセット調整装置
２００  ＡＤＳＬ装置
１１０  局部発振器
１２０  ＰＬＬ
１３０  ＰＬＤ
１４０  ディップスイッチ
【図１】
2007208970.tif 000003
【図２】
2007208970.tif 000004
【図３】
2007208970.tif 000005
【図４】
2007208970.tif 000006
【図５】
2007208970.tif 000007
【図６】
2007208970.tif 000008