(57)【要約】【課題】半導体素子のリセスチャネル用トレンチ形成方法を提供する。【解決手段】半導体基板上に、トレンチが形成される第１領域を露出させるハードマスク膜パターンを形成する段階と、ハードマスク膜パターンをマスクとした第１エッチング工程を行って第１トレンチを形成し、ハードマスク膜パターンは除去する段階と、第１トレンチを含む半導体基板上にバリア膜を形成する段階と、バリア膜上に第１トレンチを露出する感光膜を含むイオン注入マスク膜を形成する段階と、イオン注入マスク膜及びバリア膜を用いて第１トレンチ下部の半導体基板内にイオン注入層を形成する段階と、イオン注入マスク膜及びバリア膜をマスクとして第２エッチング工程を行って球状の第２トレンチを形成し、第１トレンチ及び第２トレンチからなるバルブタイプのリセスチャネル用トレンチを形成する段階と、イオン注入マスク膜及びバリア膜を除去する段階と、を備える。【選択図】図９
2007184533.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、トレンチが形成される第１領域を露出させるハードマスク膜パターンを形成する段階と、
前記ハードマスク膜パターンをマスクとした第１エッチング工程を行って第１トレンチを形成し、前記ハードマスク膜パターンは除去する段階と、
前記第１トレンチを含む半導体基板上にバリア膜を形成する段階と、
前記バリア膜上に、前記第１トレンチを露出するイオン注入マスク膜を形成する段階と、
前記イオン注入マスク膜及びバリア膜を用いて前記第１トレンチ下部の半導体基板内にイオン注入層を形成する段階と、
前記イオン注入マスク膜及びバリア膜をマスクとして第２エッチング工程を行って球状の第２トレンチを形成し、第１トレンチ及び第２トレンチからなるバルブタイプのリセスチャネル用トレンチを形成する段階と、
前記イオン注入マスク膜及びバリア膜を除去する段階と、
を備える、半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２】
前記ハードマスク膜パターン形成以前に、バッファ膜パターンを形成する段階を備えることを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項３】
前記ハードマスク膜パターンは、ポリシリコン膜で形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項４】
前記ハードマスク膜パターンは、８００〜１２００オングストロームの厚さに形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項５】
前記バッファ膜パターンは、酸化膜で形成することを特徴とする、請求項２に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項６】
前記イオン注入マスク膜は、感光膜を含むことを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項７】
前記第１トレンチは、４００〜１０００オングストロームの深さを有することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項８】
前記バリア膜は、高温熱酸化膜（ＨＴＯ）を含むことを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項９】
前記バリア膜は、３０〜１００オングストロームの厚さに形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１０】
前記イオン注入層は、前記バルブタイプのリセスチャネル用トレンチ下部の半導体基板内に不純物を注入する局所的チャネルイオン注入工程（ＬＣＩ）で形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１１】
前記イオン注入層は、５〜７°のチルト角度で０°及び１８０°の回転方向として実施する局所的チャネルイオン注入工程によって形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１２】
前記イオン注入層は、前記第１トレンチの底から４００〜１０００オングストロームの深さに位置するように形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１３】
前記球状の第２トレンチは、前記第１トレンチの底から４００〜１０００オングストロームの深さに形成することを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１４】
前記第２エッチング工程は、等方性エッチングを用いることを特徴とする、請求項１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１５】
半導体基板上に、トレンチが形成される第１領域を露出させるハードマスク膜パターンを形成する段階と、
前記ハードマスク膜パターンをマスクとした第１エッチング工程を行って第１トレンチを形成する段階と、
前記ハードマスク膜パターンを用いて前記第１トレンチ下部の半導体基板内にイオン注入層を形成し、前記ハードマスク膜パターンは除去する段階と、
前記半導体基板の全面にバリア膜を形成する段階と、
前記バリア膜をマスクとして第２エッチング工程を行って球状の第２トレンチを形成し、第１トレンチ及び第２トレンチからなるバルブタイプのリセスチャネル用トレンチを形成する段階と、
前記バリア膜を除去する段階と、
を備える、半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１６】
前記ハードマスク膜パターン形成以前に、バッファ膜パターンを形成する段階を備えることを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１７】
前記ハードマスク膜パターンは、非晶質カーボン膜で形成することを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１８】
前記非晶質カーボン膜は、２０００〜３０００オングストロームの厚さに形成することを特徴とする、請求項１７に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項１９】
前記バッファ膜は、酸化膜で形成することを特徴とする、請求項１６に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２０】
前記第１トレンチは、４００〜１０００オングストロームの深さを有することを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２１】
前記イオン注入層は、前記バルブタイプのリセスチャネル用トレンチ下部の半導体基板内に垂直方向に不純物を注入する局所的チャネルイオン注入工程（ＬＣＩ）によって形成することを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２２】
前記イオン注入層は、前記第１トレンチの底から４００〜１０００オングストロームの深さに位置するように形成することを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２３】
前記局所的チャネルイオン注入工程は、２０〜３０ｋｅＶの注入エネルギーと、２．０〜５．０×１０13ｉｏｎｓ／ｃｍ2のドーズ量で不純物を注入して行うことを特徴とする、請求項２１に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２４】
前記バリア膜は、３０〜１００オングストロームの厚さに形成することを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２５】
前記球状の第２トレンチは、前記第１トレンチの底から４００〜１０００オングストロームの深さに形成することを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【請求項２６】
前記第２エッチング工程は、等方性エッチングを用いることを特徴とする、請求項１５に記載の半導体素子のリセスチャネル用トレンチ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、さらに詳細には、半導体素子のリセスチャネル用トレンチ形成方法に関する。
【背景技術】
【０００２】
近来、集積回路半導体素子の集積度増加及びデザインルール（design  rule）の急な減少によって、トランジスタの安定した動作が確保し難くなってきた。例えば、ゲートの幅が減少しトランジスタの短チャネル化が急に進行しており、これによる短チャネル効果（short  channel  effect）が頻繁に発生している。さらに、短チャネル効果によって、トランジスタのソースとドレインとのパンチスルー（punch-through）が深刻に発生しており、このパンチスルーは、素子の誤動作の主要原因とされている。そこで、最近では、短チャネル効果を克服すべく、デザインルールの増加無しでチャネルの長さをさらに確保する種々の方法が研究されている。特に、限られたゲート線幅に対してチャネル長をより拡張させる構造として、２段階のエッチング工程を用いてバルブタイプ（bulb  type）のリセスチャネルを有する半導体素子を形成し、チャネル長をより延長させようと試みている。
【０００３】
図１及び図２は、従来技術によるリセスチャネルを有する半導体素子の製造方法を説明するための図である。
【０００４】
まず、図１を参照すると、素子分離膜１０２で活性領域が限定された半導体基板１００内に、下端部を球状にしたバルブタイプのリセスチャネル用トレンチ１０４を形成する。続いて、セルトランジスタのしきい電圧を確保するために、半導体基板１００の全面にチャネルイオン注入工程を行い、これで、バルブタイプのリセスチャネル用トレンチ１０４を取り囲む不純物領域１０６が形成される。
【０００５】
続いて、図２を参照すると、バルブタイプのリセスチャネル用トレンチ１０４と重なるゲートスタック１１８を形成し、不純物を注入してソース／ドレイン領域１２０を形成する。ここで、ゲートスタックは、ゲート絶縁膜パターン１１０、導電膜パターン１１２、金属膜パターン１１４及びハードマスク膜パターン１１６を備えてなる。
【０００６】
【特許文献１】米国特許出願公開第２００６／００６０９３６号明細書
【特許文献２】米国特許出願公開第２００５／０２７２２３３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この場合、バルブタイプのリセスチャネル用トレンチ１０４を取り囲む不純物領域１０６とソース／ドレイン領域１２０とが重なる（overlap）領域Ａが存在し、よって、不純物濃度が高まりながら電界（electric  field）が増加してしまう。これにより、電圧が変化しながら素子のリフレッシュ（refresh）特性が劣化するという問題があった。
【０００８】
そこで、ソース／ドレイン領域とチャネル形成のための不純物領域とが接する部分における電界を減少させリフレッシュ特性を向上させる方法が望まれている。
【０００９】
本発明は、ソース／ドレイン領域とチャネル形成のための不純物領域とが接する部分における電界を減少させリフレッシュ特性を向上させることができる半導体素子のリセスチャネル用トレンチ形成方法を提供することにある。
【００１０】
また、バルブタイプのリセスチャネル用トレンチ形成時にトレンチ上部に発生する損傷を防止できる半導体素子のリセスチャネル用トレンチ形成方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る半導体素子のリセスチャネル用トレンチ形成方法は、半導体基板上に、トレンチが形成される第１領域を露出させるハードマスク膜パターンを形成する段階と、前記ハードマスク膜パターンをマスクとした第１エッチング工程を行って第１トレンチを形成し、前記ハードマスク膜パターンは除去する段階と、前記第１トレンチを含む半導体基板上にバリア膜を形成する段階と、前記バリア膜上に、前記第１トレンチを露出するイオン注入マスク膜を形成する段階と、前記イオン注入マスク膜及びバリア膜を用いて前記第１トレンチ下部の半導体基板内にイオン注入層を形成する段階と、前記イオン注入マスク膜及びバリア膜をマスクとして第２エッチング工程を行って球状の第２トレンチを形成し、第１トレンチ及び第２トレンチからなるバルブタイプのリセスチャネル用トレンチを形成する段階と、前記イオン注入マスク膜及びバリア膜を除去する段階と、を備える。
【００１２】
前記ハードマスク膜パターン形成以前に、バッファ膜パターンを形成する段階を備えることが好ましい。
【００１３】
前記ハードマスク膜パターンは、ポリシリコン膜で形成することが好ましい。
【００１４】
前記ハードマスク膜パターンは、８００〜１２００オングストロームの厚さに形成することが好ましい。
【００１５】
前記バッファ膜パターンは、酸化膜で形成することが好ましい。
【００１６】
前記イオン注入マスク膜は、感光膜を含むことが好ましい。
【００１７】
前記第１トレンチは、４００〜１０００オングストロームの深さを有することが好ましい。
【００１８】
前記バリア膜は、高温熱酸化膜（ＨＴＯ）を含むことが好ましい。
【００１９】
前記バリア膜は、３０〜１００オングストロームの厚さに形成することが好ましい。
【００２０】
前記イオン注入層は、前記バルブタイプのリセスチャネル用トレンチ下部の半導体基板内に不純物を注入する局所的チャネルイオン注入工程（ＬＣＩ）で形成することが好ましい。
【００２１】
前記イオン注入層は、５〜７°のチルト角度で０°及び１８０°の回転方向として実施する局所的チャネルイオン注入工程によって形成することが好ましい。
【００２２】
前記イオン注入層は、前記第１トレンチの底から４００〜１０００オングストロームの深さに位置するように形成することが好ましい。
【００２３】
前記球状の第２トレンチは、前記第１トレンチの底から４００〜１０００オングストロームの深さに形成することが好ましい。
【００２４】
前記第２エッチング工程は、等方性エッチングを用いることが好ましい。
【００２５】
本発明に係る半導体素子のリセスチャネル用トレンチ形成方法は、半導体基板上に、トレンチが形成される第１領域を露出させるハードマスク膜パターンを形成する段階と、前記ハードマスク膜パターンをマスクとした第１エッチング工程を行って第１トレンチを形成する段階と、前記ハードマスク膜パターンを用いて前記第１トレンチ下部の半導体基板内にイオン注入層を形成し、前記ハードマスク膜パターンは除去する段階と、前記半導体基板の全面にバリア膜を形成する段階と、前記バリア膜をマスクとして第２エッチング工程を行って球状の第２トレンチを形成し、第１トレンチ及び第２トレンチからなるバルブタイプのリセスチャネル用トレンチを形成する段階と、前記バリア膜を除去する段階と、を備える。
【００２６】
前記ハードマスク膜パターン形成以前に、バッファ膜パターンを形成する段階を備えることが好ましい。
【００２７】
前記ハードマスク膜パターンは、非晶質カーボン膜で形成することが好ましい。
【００２８】
前記非晶質カーボン膜は、２０００〜３０００オングストロームの厚さに形成することが好ましい。
【００２９】
前記バッファ膜は、酸化膜で形成することが好ましい。
【００３０】
前記第１トレンチは、４００〜１０００オングストロームの深さを有することが好ましい。
【００３１】
前記イオン注入層は、前記バルブタイプのリセスチャネル用トレンチ下部の半導体基板内に垂直方向に不純物を注入する局所的チャネルイオン注入工程（ＬＣＩ）によって形成することが好ましい。
【００３２】
前記イオン注入層は、前記第１トレンチの底から４００〜１０００オングストロームの深さに位置するように形成することが好ましい。
【００３３】
前記局所的チャネルイオン注入工程は、２０〜３０ｋｅＶの注入エネルギーと、２．０〜５．０×１０13ｉｏｎｓ／ｃｍ2のドーズ量で不純物を注入して行うことが好ましい。
【００３４】
前記バリア膜は、３０〜１００オングストロームの厚さに形成することが好ましい。
【００３５】
前記球状の第２トレンチは、前記第１トレンチの底から４００〜１０００オングストロームの深さに形成することが好ましい。
【００３６】
前記第２エッチング工程は、等方性エッチングを用いることが好ましい。
【発明の効果】
【００３７】
本発明に係る半導体素子のリセスチャネル用トレンチ形成方法によれば、チャネル形成のためのイオン注入工程時にチャネルが形成されるトレンチ下端部の半導体基板内にのみイオン注入層が形成されるため、リフレッシュ特性を向上させることが可能になる。
【００３８】
また、バリア膜を含んだ膜によれば、バルブタイプのリセスチャネル用トレンチ形成のためのエッチング工程時に半導体基板に発生する損傷を防止することが可能になる。
【発明を実施するための最良の形態】
【００３９】
以下、添付の図面を参照して本発明の好適な実施の形態について詳細に説明する。ただし、本発明は、種々の形態に改変可能なもので、下記する実施の形態に限定されるものではない。なお、図面では、複数の層及び領域をより明確に表すためにその厚さを拡大して示し、同一の構成要素については同一符号及び番号を共通使用し、重複する説明は省略するものとする。
【００４０】
図３乃至図９は、本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【００４１】
まず、図３を参照すると、半導体基板２００上に、半導体基板２００の素子分離領域を露出させるバッファ膜２０２及びパッド窒化膜（図示せず）を形成する。続いて、半導体基板２００の露出部分に対するエッチング工程を行って一定深さを有するトレンチ（図示せず）を形成する。次に、トレンチが埋め立てられるように全面に絶縁膜を形成し、平坦化工程を行った後にパッド窒化膜パターンを除去し、半導体基板２００の素子分離領域を定義するトレンチ素子分離膜２０４を形成する。ここで、バッファ膜２０２は、酸化膜を含んで形成することができる。
【００４２】
続いて、図４を参照すると、半導体基板２００上にハードマスク膜２０６を形成し、ハードマスク膜２０６上に、感光膜を塗布及びパターニングしてハードマスク膜２０６の所定領域を露出させる感光膜パターン２０８を形成する。ここで、ハードマスク膜２０６は、ポリシリコン膜で８００〜１２００オングストローム（１オングストロームは０．１ｎｍ）の厚さを有するように形成する。
【００４３】
その後、図５を参照すると、感光膜パターン２０８をマスクとしてハードマスク膜２０６及びバッファ膜２０２をエッチングし、半導体基板２００の第１領域を露出させるハードマスク膜パターン２１０及びバッファ膜パターン２１２を形成する。ここで、図示せぬ第１領域は、後でバルブタイプのリセスチャネル用トレンチが形成される領域である。続いて、ハードマスク膜パターン２１０及びバッファ膜パターン２１２をマスクとした第１エッチング工程を実施し半導体基板２００上に第１トレンチ２１４を形成した後、ハードマスク膜パターン２１０は除去する。ここで、第１トレンチ２１４は、バルブ（bulb）タイプのリセスチャネル用トレンチのネック（neck）部分に該当し、４００〜１０００オングストロームの深さを有するように形成する。
【００４４】
次に、図６を参照すると、第１トレンチ２１４を含む半導体基板２００の全面にバリア膜２１６を形成する。ここで、バリア膜２１６は、後続するバルブタイプのリセスチャネル用トレンチを形成するための第２エッチング工程において半導体基板２００が過度にエッチングされるのを防止する役割を担い、高温酸化膜（ＨＴＯ；High  Temperature  Oxidation）を含んで３０〜１００オングストロームの厚さに形成することができる。
【００４５】
続いて、図７を参照すると、バリア膜２１６上に感光膜を塗布及びパターニングし、第１トレンチ２１４を露出させるイオン注入マスク膜２１８を形成する。そして、イオン注入マスク膜２１８及びバリア膜２１６をマスクとして第１トレンチ２１４の下部の半導体基板２００内に不純物を注入する局所的チャネルイオン注入（ＬＣＩ；Local  channel  Implant）工程を実施してイオン注入層２２０を形成する。ここで、局所的なチャネルイオン注入（ＬＣＩ）は、５〜７°のチルト（tilt）角を有するように注入し、回転（rotation）方向は、第１トレンチ２１４の下部の半導体基板２００内に注入されるように０°及び１８０°に回転させて注入する。このときに、イオン注入層２２０は、第１トレンチ２１４の底から４００〜１０００オングストロームの深さに位置するように注入することが好ましい。このようにイオン注入層２２０をチルト角５〜７°として第１トレンチ２１４の底から４００〜１０００オングストロームの深さに位置するように注入すると、以降形成されるチャネル形成領域の幅と深さが一致するようになる。
【００４６】
次に、図８を参照すると、イオン注入マスク膜２１８及びバリア膜２１６をマスクとした第２エッチング工程を行い、第１トレンチ２１４の下端部に球状の第２トレンチ２２２を形成し、第１トレンチ２１４及び第２トレンチ２２２からなるバルブタイプのリセスチャネル用トレンチ２２４を形成する。
【００４７】
続いて、洗浄工程を行い、イオン注入マスク膜２１８及びバルブタイプのリセスチャネル用トレンチ２２４上に残っているバリア膜２１６を除去する。そして、半導体基板２００上に４０〜６０オングストローム厚のスクリーン酸化膜（図示せず）を形成する。その後、スクリーン酸化膜をイオン注入マスクとして通常のウェルイオン注入及びチャネルイオン注入を行った後、スクリーン酸化膜は除去する。
【００４８】
ここで、第２トレンチ２２２は、第１トレンチ２１４の底から４００〜１０００オングストロームの深さに形成することができる。第２エッチング工程は、全方向に同じ速度でエッチングされエッチング後に曲面を有する等方性エッチング（isotropic  etch）とすることが好ましい。等方性エッチングを行う間に、バリア膜２１６は、バルブタイプのリセスチャネル用トレンチ２２４の側面が過度にエッチングされることから生じる半導体基板２００の損傷を防ぐ機能を担う。
【００４９】
ところで、従来は、バリア膜２１６のみをエッチングマスクとして第２エッチング工程を行い、エッチング選択比によって半導体基板２００と隣接するバルブタイプのリセスチャネル用トレンチ２２４の上端部領域２１５のシリコン（Ｓｉ）に損傷が発生することがあった。そこで、本実施の形態では、バリア膜２１６上に、感光膜からなるイオン注入マスク膜２１８を形成し第２エッチング工程を行うことによって、半導体基板２００と隣接するバルブタイプのリセスチャネル用トレンチ２２４の上端部領域２１５のシリコン（Ｓｉ）に損傷が発生するのを防止している。
【００５０】
本発明の実施の形態では、第１トレンチ２１４を形成した後に、チャネルイオン注入工程、例えば局所的チャネルイオン注入工程（ＬＣＩ）によってチャネルが形成される第１トレンチ２１４の下端部にイオン注入層２２０を形成する。続いて、第２トレンチ２２２を形成し、第１トレンチ２１４及び第２トレンチ２２２からなるバルブタイプのリセスチャネル用トレンチ２２４を形成する。その結果、イオン注入層２２０は、以降チャネルが形成されるバルブタイプのリセスチャネル用トレンチ２２４の下端部に位置するようになる。したがって、チャネルの形成される領域にのみ選択的にイオン注入が行え、よって、以降形成するソース／ドレイン領域と重なる部分が減少し電界が低くなるため、リフレッシュ特性が改善される。
【００５１】
次に、図９を参照すると、バルブタイプのリセスチャネル用トレンチ２２４上にゲートスタック２３４を形成し、不純物を注入してソース／ドレイン領域２３６を形成する。ここで、ゲートスタック２３４は、３０〜５０オングストローム厚のゲート絶縁膜パターン２２６と、４００〜７００オングストローム厚のドープされたポリシリコン膜からなる導電膜パターン２２８、１０００〜１５００オングストローム厚のタングステンシリサイド膜からなる金属膜パターン２３０及び２０００〜２５００オングストローム厚のハードマスク膜パターン２３２を含んでなる。
【００５２】
本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法は、イオン注入層２２０がバルブタイプのリセスチャネル用トレンチ２２４の下端部の半導体基板２００内に位置するように第１トレンチ２１４を形成し、感光膜からなるイオン注入マスク膜２１８及びバリア膜２１６をマスク膜として局所的チャネルイオン注入（ＬＣＩ）工程を行う。これにより、従来に比べてソース／ドレイン領域２３６とイオン注入層２２０とが重なる（overlap）部分が減少するため、電界が増加する現象を防止しリフレッシュ特性を改善することができる。また、バルブタイプのリセスチャネル用トレンチ形成時にエッチングマスクを、イオン注入工程で用いたイオン注入マスク膜２１８及びバリア膜２１６とすることができ、半導体基板２００が損傷するのを防止できる。
【００５３】
図１０乃至図１６は、本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【００５４】
まず、図１０を参照すると、素子分離膜３０２で活性領域が定義された半導体基板３００上に、バッファ膜３０４及びハードマスク膜３０６を形成する。ここで、素子分離膜３０２の形成の詳細は、本発明の一実施の形態で詳述されており、ここでは省略するものとする。バッファ膜３０４は、通常の熱工程を用いた酸化膜で形成でき、ハードマスク膜３０６は、非晶質カーボン（amorphous  carbon）膜で２０００〜３０００オングストロームの厚さに形成することができる。ここで、非晶質カーボン膜は、シリコン（Ｓｉ）よりも選択比が高いため、後続の第１トレンチ形成のためのエッチング工程時にほとんど除去されず、後続の局所的チャネルイオン注入工程（ＬＣＩ）においてイオン注入マスク膜として用いることができる。
【００５５】
次に、図１１を参照すると、ハードマスク膜３０６上に感光膜を塗布及びパターニングし、ハードマスク膜３０６の所定領域を露出する感光膜パターン３０８を形成する。続いて、感光膜パターン３０８を用いてバッファ膜３０４を露出するハードマスク膜パターン３１０を形成し、感光膜パターン３０８は除去する。
【００５６】
続いて、図１２を参照すると、ハードマスク膜パターン３１０をマスクとして半導体基板３００の第１領域（図示せず）を露出するバッファ膜パターン３１２を形成する。ここで、第１領域は、後でバルブタイプのリセスチャネル用トレンチが形成される領域である。続いて、ハードマスク膜パターン３１０及びバッファ膜パターン３１２をマスクとした第１エッチング工程を行い、半導体基板３００上に第１トレンチ３１４を形成する。ここで、第１トレンチ３１４は、バルブ（bulb）タイプのリセスチャネル用トレンチのネック（neck）部分に該当し、４００〜１０００オングストロームの深さを有するように乾式エッチングで形成できる。非晶質カーボン（amorphous  carbon）膜からなるハードマスク膜パターン３１０をエッチングマスクとする場合、第１エッチング工程を行う間にハードマスク膜パターン３１０はほとんど除去されず、後続の局所的チャネルイオン注入工程（ＬＣＩ）においてイオン注入マスク膜として機能することができる。
【００５７】
次に、図１３を参照すると、ハードマスク膜パターン３１０及びバッファ膜パターン３１２をイオン注入マスクとして第１トレンチ３１４の下部の半導体基板３００内に不純物を注入する局所的チャネルイオン注入工程（ＬＣＩ）を行ってイオン注入層３１６を形成する。局所的チャネルイオン注入工程（ＬＣＩ）は、２０〜３０ｋｅＶの注入エネルギーと２．０〜５．０×１０13ｉｏｎｓ／ｃｍ2のドーズ量で不純物を注入して行うことができる。このときに、局所的チャネルイオン注入工程（ＬＣＩ）は、以降形成される第２トレンチよりも深い位置にイオン注入層３１６が位置するように行うことが好ましい。そして、ハードマスク膜パターン３１０は除去する。
【００５８】
次に、図１４を参照すると、バッファ膜パターン３１２を含む半導体基板３００の全面に、バリア膜３１８を３０〜１００オングストロームの厚さに形成する。ここで、バリア膜３１８は、酸化膜系列の物質からなり、後続の第２エッチング工程において球状の第２トレンチの側面が過度にエッチングされ半導体基板３００が損傷するのを防ぐ役割を担う。
【００５９】
次に、図１５を参照すると、バッファ膜パターン３１２及びバリア膜３１８をマスクとした第２エッチング工程を行い、第１トレンチ３１４の下端部に球状の第２トレンチ３２０を形成することで、第１トレンチ３１４及び第２トレンチ３２０からなるバルブタイプのリセスチャネル用トレンチ３２２を形成する。ここで、第２エッチング工程は、全方向に同じ速度でエッチングされエッチング後に曲面を有する等方性エッチング（isotropic  etch）とすることが好ましい。このときに、第２トレンチ３２０は、第１トレンチ３１４の底から４００〜１０００オングストロームの深さを有するように形成することができる。また、等方性エッチングを行う間に、バリア膜３１８は、球状の第２トレンチ３２０の側面が過度にエッチングされるのを防止し半導体基板３００の損傷を抑制する。その後、洗浄工程を行い、バルブタイプのリセスチャネル用トレンチ３２２上に残っているバリア膜３１８を除去する。
【００６０】
本実施の形態では、第１トレンチ３１４を形成した後にチャネルイオン注入工程、例えば局所的チャネルイオン注入工程（ＬＣＩ）を行い、チャネルの形成される第１トレンチ３１４の下端部にイオン注入層３１６を形成する。続いて、第２トレンチ３２０を形成することで、第１トレンチ３１４及び第２トレンチ３２０からなるバルブタイプのリセスチャネル用トレンチ３２２を形成する。その結果、イオン注入層３１６は、以降チャネルが形成されるバルブタイプのリセスチャネル用トレンチ３２２の下端部に位置するようになる。これにより、チャネルの形成される領域にのみ選択的にイオン注入が行え、以降形成するソース／ドレイン領域と重なる部分が減少し電界が低くなるため、リフレッシュ特性が改善される。
【００６１】
次に、図１６に示すように、バルブタイプのリセスチャネル用トレンチ３２２上にゲートスタック３３２を形成し、不純物を注入してソース／ドレイン領域３３４を形成する。ここで、ゲートスタック３３２は、ゲート絶縁膜パターン３２４、導電膜パターン３２６、金属膜パターン３２８及びハードマスク膜パターン３３０を含んでなる。
【００６２】
本発明による半導体素子のリセスチャネル用トレンチ形成方法は、チャネルが形成されるトレンチ下端部の半導体基板内にのみイオン注入層が形成されるように局所的チャネルイオン注入工程（ＬＣＩ）を行いソース／ドレイン領域とイオン注入層とが重なる部分を最小限にすることによって、電界が増加する現象を防止し、リフレッシュ特性を改善することができる。
【００６３】
また、非晶質カーボン膜をトレンチ形成のためのエッチングマスクとする場合、エッチング工程を行う間にほとんど除去されないため、局所的チャネルイオン注入工程（ＬＣＩ）でイオン注入マスク膜の役割をし、局所的チャネルイオン注入工程（ＬＣＩ）を実施することができる。
【００６４】
なお、バリア膜と感光膜パターンの二重構造からなるハードマスク膜をイオン注入マスク膜とすることによって、バルブタイプのリセスチャネル用トレンチ形成のためのエッチング工程時に半導体基板に発生する損傷を防ぐことができる。
【図面の簡単な説明】
【００６５】
【図１】従来技術によるリセスチャネルを有する半導体素子の製造方法を説明するための図である。
【図２】従来技術によるリセスチャネルを有する半導体素子の製造方法を説明するための図である。
【図３】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図４】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図５】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図６】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図７】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図８】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図９】本発明の一実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１０】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１１】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１２】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１３】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１４】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１５】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【図１６】本発明の他の実施の形態による半導体素子のリセスチャネル用トレンチ形成方法を説明するための図である。
【符号の説明】
【００６６】
２００，３００  半導体基板、２０６，３０４  ハードマスク膜、２２４，３２２  バルブタイプのリセスチャネル用トレンチ、２２０，３１６  イオン注入層、２３４，３３２  ゲートスタック。
【図１】
2007184533.tif 000003
【図２】
2007184533.tif 000004
【図３】
2007184533.tif 000005
【図４】
2007184533.tif 000006
【図５】
2007184533.tif 000007
【図６】
2007184533.tif 000008
【図７】
2007184533.tif 000009
【図８】
2007184533.tif 000010
【図９】
2007184533.tif 000011
【図１０】
2007184533.tif 000012
【図１１】
2007184533.tif 000013
【図１２】
2007184533.tif 000014
【図１３】
2007184533.tif 000015
【図１４】
2007184533.tif 000016
【図１５】
2007184533.tif 000017
【図１６】
2007184533.tif 000018