(57)【要約】【課題】レイアウト面積を減らすことができるデータ駆動装置を提供する。【解決手段】順次サンプリング信号を供給するシフトレジスタ部３２３と、サンプリング信号に応答してデータを保存する複数個のサンプリングラッチを含むサンプリングラッチ部３２４と、外部から供給されるソース出力イネーブル信号に応答してサンプリングラッチに保存されたデータの供給を受ける複数のホルディングラッチを含むホルディングラッチ部３２５を具備し、サンプリングラッチ部３２４それぞれは複数個のサンプリングビット保存部３２４ａを具備し、サンプリングビット保存部３２４ａそれぞれはデータの特定ビットの入力を受ける第１入力部と、第１入力部４００から供給される特定ビットの論理信号に対応される電圧を充電する第１キャパシタＣ１と、第１キャパシタＣ１に保存された論理信号を反転して出力する第１インバーター４０２を備える。【選択図】図６
2007128026.tif 000002
【特許請求の範囲】
【請求項１】
順次サンプリング信号を供給するためのシフトレジスタ部と、
前記サンプリング信号に応答してデータを保存するための複数個のサンプリングラッチを含むサンプリングラッチ部と、
外部から供給されるソース出力イネーブル信号に応答して前記サンプリングラッチに保存されたデータの供給を受ける複数のホルディングラッチを含むホルディングラッチ部を具備し、
前記サンプリングラッチ部それぞれは、複数個のサンプリングビット保存部を具備し、
前記サンプリングビット保存部それぞれは、
前記データの特定ビットの入力を受ける第１入力部と、
前記第１入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第１キャパシタと、
前記第１キャパシタに保存された論理信号を反転して出力するための第１インバーターと、を備えることを特徴とするデータ駆動装置。
【請求項２】
前記ホルディングラッチそれぞれは、
ｋ（ｋは自然数）ビットのデータを保存するためにｋ個のサンプリングビット保存部を備えることを特徴とする請求項１に記載のデータ駆動装置。
【請求項３】
前記第１入力部は、
前記サンプリング信号が供給される時ターンオンされて前記特定ビットを前記第１キャパシタに供給するための第１トランジスタと、
外部から初期化信号が供給される時ターンオンされて前記第１キャパシタが初期化されうるように所定の電圧を供給するための第２トランジスタを備えることを特徴とする請求項１に記載のデータ駆動装置。
【請求項４】
前記第１入力部は、
トランスミッションゲート形態に接続されて前記サンプリング信号及び反転されたサンプリング信号が供給される時前記特定ビットを前記第１キャパシタに供給するための第１トランジスタ及び第２トランジスタを備えることを特徴とする請求項１に記載のデータ駆動装置。
【請求項５】
前記ホルディングラッチそれぞれは、
前記サンプリングビット保存部から供給される前記データを保存するために複数個のホルディングビット保存部を備えることを特徴とする請求項１に記載のデータ駆動装置。
【請求項６】
前記ホルディングラッチそれぞれは、
ｋ（ｋは自然数）ビットのデータを保存するためにｋ個のホルディングビット保存部を備えることを特徴とする請求項５に記載のデータ駆動装置。
【請求項７】
前記ホルディングビット保存部それぞれは、
自分に接続された前記サンプリングビット保存部から供給される前記特定ビットの供給を受ける第２入力部と、
前記第２入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第２キャパシタと、
前記第２キャパシタに保存された論理信号を反転して出力するための第２インバーターを備えることを特徴とする請求項５に記載のデータ駆動装置。
【請求項８】
前記第２入力部は、
トランスミッションゲート形態に接続されて前記ソース出力イネーブル及び反転されたソース出力イネーブル信号が入力される時前記特定ビットを前記第２キャパシタに供給するための第１トランジスタ及び第２トランジスタを備えることを特徴とする請求項７に記載のデータ駆動装置。
【請求項９】
前記ホルディングラッチ部に保存された前記データの供給を受けて、供給を受けた前記データのビット値に対応してデータ信号を生成するためのデジタル−アナログ変化部と、
前記データ信号をデータ線に伝達するためのバッファー部と、
を備えることを特徴とする請求項１に記載のデータ駆動装置。
【請求項１０】
前記デジタル−アナログ変換部と前記ホルディングラッチ部の間に設置されて前記ホルディングラッチ部から供給される前記データの電圧レベルを上昇させて前記デジタル−アナログ変換部に供給するためのレベルシフタ部をさらに備えることを特徴とする請求項９に記載のデータ駆動装置。
【請求項１１】
走査線を駆動するための走査駆動部と、
データ線にデータ信号を供給し、前記データの各ビットを保存するための複数のサンプリングビット保存部及びホルディングビット保存部を備えるデータ駆動部と、
前記走査線及びデータ線と接続されて前記データ信号に対応される光を生成するための画素を含む画素部を具備し、
前記サンプリングビット保存部それぞれは、
前記データの特定ビットの入力を受ける第１入力部と、
前記第１入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第１キャパシタと、
前記第１キャパシタに保存された論理信号を反転して出力するための第１インバーターと、
を備えることを特徴とする有機発光表示装置。
【請求項１２】
前記第１入力部は、
前記データ駆動部に含まれたシフトレジスタ部からサンプリング信号が供給される時ターンオンされて前記特定ビットを前記第１キャパシタに供給するための第１トランジスタと、
外部から初期化信号が供給される時ターンオンされて前記第１キャパシタが初期化されうるように所定の電圧を供給するための第２トランジスタと、
を備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１３】
前記第１入力部は、
トランスミッションゲート形態に接続されて前記データ駆動部に含まれたシフトレジスタからサンプリング信号及び反転サンプリング信号が供給される時前記特定ビットを前記第１キャパシタに供給するための第１トランジスタ及び第２トランジスタを備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１４】
前記ホルディングビット保存部それぞれは、
自分に接続された前記サンプリングビット保存部から供給される前記特定ビットの供給を受ける第２入力部と、
前記第２入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第２キャパシタと、
前記第２キャパシタに保存された論理信号を反転して出力するための第２インバーターと、を備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１５】
前記第２入力部は、
トランスミッションゲート形態に接続されて外部からソース出力イネーブル信号及び反転されたソース出力イネーブル信号が入力される時前記特定ビットを前記第２キャパシタに供給するための第１トランジスタ及び第２トランジスタを備えることを特徴とする請求項１４に記載の有機発光表示装置。
【請求項１６】
前記データ駆動部は、
順次サンプリング信号を供給するためのシフトレジスタ部と、
前記サンプリング信号が供給される時ｋ（ｋは自然数）ビットのデータを保存するためにｋ個の前記サンプリングビット保存部を備える複数個のサンプリングラッチと、
外部からソース出力イネーブル信号に応答して前記データを保存するためにｋ個の前記ホルディングビット保存部を備える複数のホルディングラッチと、
前記ホルディングラッチ部に保存された前記データの供給を受けて、供給を受けた前記データのビット値に対応してデータ信号を生成するためのデジタル−アナログ変化部と、を備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１７】
前記データ駆動部は、
前記デジタル−アナログ変換部と前記ホルディングラッチの間に設置されて前記ホルディングラッチから供給される前記データの電圧レベルを上昇させて前記デジタル−アナログ変換部に供給するためのレベルシフタ部と、
前記データ信号を前記データ線に伝達するためのバッファー部と、をさらに備えることを特徴とする請求項１６に記載の有機発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ駆動装置及びこれを利用した有機発光表示装置に関し、特に、消費電力及びレイアウト面積を減らすようにしたデータ駆動装置及びこれを利用した有機発光表示装置に関する。
【背景技術】
【０００２】
最近、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと体積を減らすことができる各種平板表示装置が開発されている。平板表示装置では、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、及び発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。
【０００３】
平板表示装置の中で有機発光表示装置は、電子と正孔の再結合によって光を発生する有機発光ダイオードを利用して映像を表示する。このような、発光表示装置は、早い応答速度を持つと同時に低い消費電力で駆動されるという長所がある。
【０００４】
一般的な有機発光表示装置は、画素ごとに形成される駆動薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下」ＴＦＴ」という）を利用してデータ信号に対応する電流を有機発光ダイオードに供給することで有機発光ダイオードから光が発光されるようにする。
【０００５】
このような有機発光表示装置は、外部から供給されるデータを利用してデータ信号を生成し、生成されたデータ信号を画素に供給することで所望の輝度の映像を表示する。ここで、外部から供給されるデータをデータ信号に変換するためにデータ駆動装置が利用される。
【０００６】
図１は、従来のデータ駆動装置に含まれるサンプリングラッチ部及びホルディングラッチ部を示す図面である。
【０００７】
図１を参照すれば、従来のサンプリングラッチ部１０は、示されていないシフトレジスタ部から順次供給されるサンプリング信号に対応してデータを順次保存する。この場合、サンプリングラッチ部１０は、ｉ（ｉは自然数）個のデータを保存するためにｉ個のサンプリングラッチ１０１ないし１０ｉを備える。そして、それぞれのサンプリングラッチ１０１ないし１０ｉは、データのビット数に対応するサンプリングビット保存部を備える。ここで、サンプリングビット保存部それぞれは、データの１ビットを保存する。よって、データらがｋ（ｋは自然数）ビットで構成される場合、サンプリングラッチそれぞれはｋ個のサンプリングビット保存部を備える。
【０００８】
ホルディングラッチ部２０は、外部から供給されるソース出力イネーブル（Ｓｏｕｒｃｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ：ＳＯＥ）信号に応答してサンプリングラッチ部１０からデータの入力を受けて保存し、保存されたデータを示されていないレベルシフタに供給する。この場合、ホルディングラッチ部２０は、サンプリングラッチ部１０と等しいｉ個のホルディングラッチ２０１ないし２０ｉを備える。そして、ホルディングラッチ２０１ないし２０ｉそれぞれは、ｋ個のホルディングビット保存部を備える。
【０００９】
図２は、従来のサンプリングビット保存部及びホルディングビット保存部を示す回路図である。
【００１０】
図２を参照すれば、サンプリングビット保存部１０１ａは、サンプリングラッチ１０１ないし１０ｉそれぞれに複数個含まれてデータの１ビットを保存する。このために、サンプリングビット保存部１０１ａは、第１インバーターＩＮ１、第２インバーターＩＮ２及び第３インバーターＩＮ３を備える。
【００１１】
第１インバーターＩＮ１は、シフトレジスタ部からサンプリング信号ＳＰ及び反転サンプリング信号／ＳＰに応答してデータの特定ビットを反転して第２インバーターＩＮ２に供給する。例えば、特定ビットで「０」の論理信号が入力される場合、第１インバーターＩＮ１は「０」の論理信号を反転して「１」の論理信号を第２インバーターＩＮ２に供給する。
【００１２】
第２インバーターＩＮ２は、第１インバーターＩＮ１から供給される論理信号を反転して出力する。例えば、第１インバーターＩＮ１から「１」の論理信号が入力される場合、第２インバーターＩＮ２は「１」の論理信号を反転して「０」の論理信号を出力する。
【００１３】
第３インバーターＩＮ３は、サンプリング信号ＳＰ及び反転サンプリング信号／ＳＰに応答して第２インバーターＩＮ２の出力論理信号を第２インバーターＩＮ２の入力にフィードバックする。すなわち、第３インバーターＩＮ３は第２インバーターＩＮ２が安定的に出力信号を維持できるようにする。
【００１４】
ホルディングビット保存部２０１ａは、ホルディングラッチ２０１ないし２０ｉそれぞれに複数個含まれて、自分と接続されたサンプリングビット保存部１０１ａから供給されるデータの１ビットを臨時保存すると同時に、保存されたデータの１ビットをレベルシフタに供給する。このために、ホルディングビット保存部２０１ａは第４インバーターＩＮ４、第５インバーターＩＮ５及び第６インバーターＩＮ６を備える。
【００１５】
第４インバーターＩＮ４は、ソース出力イネーブルＳＯＥ及び反転ソース出力イネーブル／ＳＯＥに応答してサンプリングビット保存部１０１ａから供給されるデータの１ビットを反転して第５インバーターＩＮ５に供給する。例えば、サンプリングビット保存部１０１ａから「０」の論理信号が入力される場合、第４インバーターＩＮ４は「０」の論理信号を反転して「１」の論理信号を第５インバーターＩＮ５に供給する。
【００１６】
第５インバーターＩＮ５は、第４インバーターＩＮ４から供給される論理信号を反転して出力する。例えば、第５インバーターＩＮ５は「１」の論理信号が入力される場合、「０」の論理信号を出力する。
【００１７】
第６インバーターＩＮ６は、ソース出力イネーブルＳＯＥ及び反転ソース出力イネーブル／ＳＯＥに応答して第５インバーターＩＮ５の出力論理信号を第５インバーターＩＮ５の入力にフィードバックする。すなわち、第６インバーターＩＮ６は第５インバーターＩＮ５が安定的に出力信号を維持できるようにする。
【００１８】
実際に、従来のサンプリングラッチ１０１ないし１０ｉ及びホルディングラッチ２０１ないし２０ｉそれぞれには、ｋビットのデータを保存するために図２に示されたようなサンプリングビット保存部１０１ａ及びホルディングビット保存部２０１ａがｋ個含まれる。それぞれのサンプリングビット保存部１０１ａ及びホルディングビット保存部２０１ａは、上述した動作を繰り返しながら外部からのデータの入力を受けて、入力を受けたデータをレベルシフト部に供給する。
【００１９】
しかし、このような従来のサンプリングビット保存部１０１ａ及びホルディングビット保存部２０１ａは、多くのレイアウト（Ｌａｙ  ｏｕｔ）面積を占めるため、パネルに実装しにくいという問題点がある。
【００２０】
実際に、サンプリングビット保存部１０１ａ及びホルディングビット保存部２０１ａに含まれた第１インバーターＩＮ１、第３インバーターＩＮ３、第４インバーターＩＮ４及び第６インバーターＩＮ６それぞれは、図３に示されたように４個のトランジスタＭ１ないしＭ４で構成される。したがって、サンプリングビット保存部１０１ａ及びホルディングビット保存部２０１ａそれぞれを構成するのに１０個以上のトランジスタが含まれて、これによってレイアウト面積が増加されるという問題点が発生する。
【００２１】
そして、従来のサンプリングビット保存部１０１ａ及びホルディングビット保存部２０１ａは、第３インバーターＩＮ３及び第６インバーターＩＮ６を利用して出力論理信号をフィードバックするようになる。このように、出力論理信号がフィードバックされるようになれば、大量の消費電力が追加的に消耗されるという問題点が発生する。
【００２２】
なお、前記従来のデータ駆動装置及びこれを利用した有機発光表示装置に関する技術を記載した文献としては、下記特許文献１ないし３等がある。
【特許文献１】韓国公開特許１０−２００２−００５３４８０号明細書
【特許文献２】韓国公開特許１０−２００４−００５４８７３号明細書
【特許文献３】韓国公開特許１０−２００４−０１１０６２１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明の目的は消費電力及びレイアウト面積を減らすことができるようにしたデータ駆動装置及びこれを利用した有機発光表示装置を提供することである。
【課題を解決するための手段】
【００２４】
前記目的を果たすために、本発明のデータ駆動装置は、順次サンプリング信号を供給するためのシフトレジスタ部と、前記サンプリング信号に応答してデータを保存するための複数個のサンプリングラッチを含むサンプリングラッチ部と、外部から供給されるソース出力イネーブル信号に応答して前記サンプリングラッチに保存されたデータの供給を受ける複数のホルディングラッチを含むホルディングラッチ部を具備し、前記サンプリングラッチ部それぞれは複数個のサンプリングビット保存部を具備して前記サンプリングビット保存部それぞれは前記データの特定ビットの入力を受ける第１入力部と、前記第１入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第１キャパシタと、前記第１キャパシタに保存された論理信号を反転して出力するための第１インバーターと、を備える。
【００２５】
より好ましくは、前記ホルディングラッチそれぞれはｋ（ｋは自然数）ビットのデータを保存するためにｋ個のサンプリングビット保存部を備える。
【００２６】
前記第１入力部は、前記サンプリング信号が供給される時ターンオンされて前記特定ビットを前記第１キャパシタに供給するための第１トランジスタと、外部から初期化信号が供給される時ターンオンされて前記第１キャパシタが初期化されうるように所定の電圧を供給するための第２トランジスタを備える。
【００２７】
前記第１入力部は、トランスミッションゲート形態で接続されて前記サンプリング信号及び反転されたサンプリング信号が供給される時前記特定ビットを前記第１キャパシタに供給するための第１トランジスタ及び第２トランジスタを備える。
【００２８】
また、本発明の有機発光表示装置は、走査線を駆動するための走査駆動部と、データ線にデータ信号を供給し、前記データの各ビットを保存するための複数のサンプリングビット保存部及びホルディングビット保存部を備えるデータ駆動部と、前記走査線及びデータ線と接続されて前記データ信号に対応される光を生成するための画素を含む画素部を具備し、前記サンプリングビット保存部それぞれは前記データの特定ビットの入力を受ける第１入力部と、前記第１入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第１キャパシタと、前記第１キャパシタに保存された論理信号を反転して出力するための第１インバーターと、を備える。
【００２９】
より好ましくは、前記第１入力部は、前記データ駆動部に含まれたシフトレジスタ部からサンプリング信号が供給される時ターンオンされて前記特定ビットを前記第１キャパシタに供給するための第１トランジスタと、外部から初期化信号が供給される時ターンオンされて前記第１キャパシタが初期化されうるように所定の電圧を供給するための第２トランジスタと、を備える。
【００３０】
前記第１入力部は、トランスミッションゲート形態で接続されて前記データ駆動部に含まれたシフトレジスタからサンプリング信号及び反転サンプリング信号が供給される時前記特定ビットを前記第１キャパシタに供給するための第１トランジスタ及び第２トランジスタを備える。
【００３１】
前記ホルディングビット保存部それぞれは自分に接続された前記サンプリングビット保存部から供給される前記特定ビットの供給を受ける第２入力部と、前記第２入力部から供給される前記特定ビットの論理信号に対応される電圧を充電するための第２キャパシタと、前記第２キャパシタに保存された論理信号を反転して出力するための第２インバーターと、を備える。
【発明の効果】
【００３２】
上述したように、本発明の実施形態によるデータ駆動装置及びこれを利用した有機発光表示装置によれば、サンプリングビット保存部及びホルディングビット保存部それぞれにキャパシタを形成し、このキャパシタを利用してデータのビット値を保存するので、レイアウト面積を減らすことができる。
【００３３】
また、このようにサンプリングビット保存部及びホルディングビット保存部それぞれのレイアウト面積が減ればサンプリングラッチ部及びホルディングラッチ部をパネルに容易に実装することができる。そして、本発明によれば、キャパシタを利用してデータのビット値を保存するので、消費電力を減らすことができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができる好ましい実施形態を添付された図４ないし図８を参照して詳しく説明する。
【００３５】
図４は、本発明の実施形態による発光表示装置を示す図面である。
【００３６】
図４を参照すれば、本発明の実施形態による発光表示装置は、走査線Ｓ１ないしＳｎ及びデータ線Ｄ１ないしＤｍの交差領域に形成された画素３４０を含む画素部３３０と、走査線Ｓ１ないしＳｎを駆動するための走査駆動部３１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部３２０と、走査駆動部３１０及びデータ駆動装置３２０を制御するためのタイミング制御部３５０を備える。ここでデータ駆動部３２０は、本発明に係るデータ駆動装置である。
【００３７】
走査駆動部３１０は、タイミング制御部３５０からの走査駆動制御信号ＳＣＳに応答して走査信号を生成し、生成された走査信号を走査線Ｓ１ないしＳｎに順次供給する。また、走査駆動部３１０は、走査駆動制御信号ＳＣＳに応答して発光制御信号を生成し、生成された発光制御信号を発光制御線Ｅ１ないしＥｎに順次供給する。
【００３８】
データ駆動部３２０は、タイミング制御部３５０からのデータ駆動制御信号ＤＣＳに応答してデータ信号を生成し、生成されたデータ信号をデータ線Ｄ１ないしＤｍに供給する。このために、データ駆動部３２０は少なくとも一つ以上のデータ駆動回路３２２を備える。データ駆動回路３２２は、外部から供給されるデータをデータ信号に変換してデータ線Ｄ１ないしＤｍに供給する。データ駆動回路３２２の詳細な構成は後述する。
【００３９】
タイミング制御部３５０は、外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部３５０から生成されたデータ駆動信号ＤＣＳは、データ駆動部３２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部３１０に供給される。そして、タイミング制御部３５０は、外部から供給されるデータを再整列してデータ駆動部３２０に供給する。
【００４０】
画素部３３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受ける。画素部３３０に供給された第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳは、それぞれの画素３４０に供給される。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素３４０は、データ駆動回路３２２から供給されるデータ信号に対応される画像を表示する。
【００４１】
図５は、図４に示されたデータ駆動回路を詳しく示すブロック図である。図５では説明の便宜性のためにデータ駆動回路がｉ個のチャンネルを持つと仮定する。
【００４２】
図５を参照すれば、本実施形態のデータ駆動回路３２２は、サンプリング信号を順次生成するためのシフトレジスタ部３２３と、サンプリング信号に応答してデータを順次保存するためのサンプリングラッチ部３２４と、サンプリングラッチ部３２４に保存されたデータを一時保存すると同時に、保存されたデータをレベルシフタ３２６に供給するためのホルディングラッチ部３２５と、データの電圧レベルを上昇させるためのレベルシフタ部３２６と、データの階調値に対応するデータ信号を生成するためのデジタル−アナログ変換部（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ  Ｕｎｉｔ：以下」ＤＡＣ部と言う）３２７と、データ信号をデータ線Ｄ１ないしＤｉに供給するためのバッファー部３２８を備える。
【００４３】
シフトレジスタ部３２３は、タイミング制御部３５０からソースシフトクロックＳＳＣ及びソーススタート信号ＳＳＰの供給を受ける。ソースシフトクロックＳＳＣ及びソーススタート信号ＳＳＰの供給を受けたシフトレジスタ部３２３は、ソースシフトクロックＳＳＣに対応してソーススタート信号ＳＳＰをシフトさせながら順次ｉ個のサンプリング信号を生成する。このために、シフトレジスタ部３２３はｉ個のシフトレジスタ３２３１ないし３２３ｉを備える。
【００４４】
サンプリングラッチ部３２４は、シフトレジスタ部３２３から順次供給されるサンプリング信号に対応してデータを順次保存する。このために、サンプリングラッチ部３２４はｉ個のデータを保存するためのｉ個のサンプリングラッチ３２４１ないし３２４ｉを備える。そして、それぞれのサンプリングラッチ３２４１ないし３２４ｉは、データのビット数に対応されるサンプリングビット保存部を備える。ここで、サンプリングビット保存部それぞれはデータの１ビットを保存する。したがって、データらがｋビットで構成される場合、サンプリングラッチ３２４１ないし３２４ｉそれぞれはｋ個のサンプリングビット保存部を備える。
【００４５】
ホルディングラッチ部３２５は、タイミング制御部３５０から供給されるソース出力イネーブルＳＯＥ信号に応答してサンプリングラッチ部３２４からデータの入力を受けて保存し、保存されたデータをレベルシフタ部３２６に供給する。このために、ホルディングラッチ部３２５は、ｉ個のホルディングラッチ３２５１ないし３２５ｉを備える。そして、ホルディングラッチ３２５１ないし３２５ｉそれぞれは１ビットを保存することができるｋ個のホルディングビット保存部を備える。
【００４６】
レベルシフタ部３２６は、ホルディングラッチ部３２５から供給されるデータの電圧レベルを上昇させてＤＡＣ３２７に供給する。外部からデータ駆動部３２０に高い電圧を持つデータを供給しようとすれば、高い電圧レベルに対応される回路部品が設置されなければならないので、製造コストが増加される。したがって、データ駆動部３２０外部では低い電圧レベルを持つデータを供給し、この低い電圧レベルを持つデータをレベルシフタ部３２６で高い電圧レベルに昇圧する。一方、レベルシフタ部３２６は、必要に応じて除去することもできる。この場合、ホルディングラッチ部３２５は、ＤＡＣ部３２７と直接接続される。
【００４７】
ＤＡＣ部３２７は、データのビット値（または階調値）に対応するデータ信号を生成し、生成されたデータ信号をバッファー部３２８に供給する。実際に、ＤＡＣ３２７はデータのビット値に対応してデータ信号として電圧及び／または電流を生成する。
【００４８】
バッファー部３２８は、ＤＡＣ部３２７から供給されるデータ信号をデータ線Ｄ１ないしＤｉに供給する。ここで、バッファー部３２８は必要に応じて除去することができる。
【００４９】
図６は、本発明の実施形態によるサンプリングビット保存部及びホルディングビット保存部を示す回路図である。
【００５０】
図６を参照すれば、本発明の実施形態によるサンプリングビット保存部３２４ａは、サンプリングラッチ３２４１ないし３２４ｉそれぞれにｋ個含まれてデータの１ビットを保存する。このために、サンプリングビット保存部３２４ａは、第１入力部４００、第１キャパシタＣ１及び第１インバーター４０２を備える。
【００５１】
第１入力部４００は、サンプリング信号ＳＰが供給される時自分に供給されるデータの１ビットを第１キャパシタＣ１に供給する。これのために、第１入力部４００はデータ供給ラインＬ１と第２電圧ＶＳＳの間に位置される第１トランジスタＭ１０及び第２トランジスタＭ１１を備える。
【００５２】
第１トランジスタＭ１０の第１電極はデータ供給ラインＬ１に接続され、第２電極は第２トランジスタＭ１１の第２電極に接続される。このような第１トランジスタＭ１０は、ＰＭＯＳで形成されてサンプリング信号ＳＰが供給される時ターンオンされてデータ供給ラインＬ１に供給されるデータの１ビットを第１キャパシタＣ１に供給する。
【００５３】
第２トランジスタＭ１１の第１電極は第２電圧ＶＳＳに接続され、第２電極は第１トランジスタＭ１０の第２電極に接続される。このような第２トランジスタＭ１１は、ＮＭＯＳで形成されて初期化信号ｉｎｔが供給される時ターンオンされて第１キャパシタＣ１に第２電圧ＶＳＳを供給する。
【００５４】
第１キャパシタＣ１は、第１入力部４００から供給されるデータの１ビットに対応する電圧を充電する。例えば、第１キャパシタＣ１は第１入力部４００から供給される「０」の論理信号または「１」の論理信号に対応される電圧を充電する。そして、第１キャパシタＣ１は第１入力部４００から第２電圧ＶＳＳが供給される時初期化される。
【００５５】
第１インバーター４０２は、第１キャパシタＣ１に充電された論理信号の電圧を反転して出力する。例えば、第１インバーター４０２は第１キャパシタＣ１に「０」の論理信号に対応される電圧が充電される場合、「１」の論理信号を出力し、「１」の論理信号に対応される電圧が充電される場合、「０」の論理信号を出力する。このために、第１インバーター４０２は第１電圧ＶＤＤと第２電圧ＶＳＳの間に接続されるＰＭＯＳの第３トランジスタＭ１２及びＮＭＯＳの第４トランジスタＭ１３を備える。ここで、第１電圧ＶＤＤは第２電圧ＶＳＳより高い電圧値に設定される。
【００５６】
ホルディングビット保存部３２５ａは、ホルディングラッチ３２５１ないし３２５ｉそれぞれにｋ個含まれてデータの１ビットを保存する。このために、ホルディングビット保存部３２５ａは第２入力部５００、第２キャパシタＣ２及び第２インバーター５０２を備える。
【００５７】
第２入力部５００は、ソース出力イネーブルＳＯＥ及び反転ソース出力イネーブル／ＳＯＥが入力される時サンプリングビット保存部３２４ａから供給されるデータの１ビットを第２キャパシタＣ２に供給する。このために、第２入力部５００はトランスミッションゲート形態で接続される第５トランジスタＭ１４及び第６トランジスタＭ１５を備える。
【００５８】
第２キャパシタＣ２は、第２入力部５００から供給されるデータの１ビットに対応する電圧を充電する。例えば、第２キャパシタＣ２は第２入力部５００から供給される「０」の論理信号または「１」の論理信号に対応される電圧を充電する。
【００５９】
第２インバーター５０２は、第２キャパシタＣ２に充電された論理信号の電圧を反転して出力する。例えば、第２インバーター５０２は第２キャパシタＣ２に「０」の論理信号に対応される電圧が充電される場合、「１」の論理信号を出力し、「１」の論理信号に対応される電圧が充電される場合、「０」の論理信号を出力する。このために、第２インバーター５０２は第１電圧ＶＤＤと第２電圧ＶＳＳの間に接続されるＰＭＯＳの第７トランジスタＭ１６及びＮＭＯＳの第８トランジスタＭ１７を備える。
【００６０】
図７は、サンプリング信号、ソース出力イネーブル及び初期化信号を示す波形図である。
【００６１】
図６及び図７を結付して動作過程を詳しく説明すれば、まず、サンプリング信号ＳＰ１ないしＳＰｉはシフトレジスタ部３２３から順次供給される。
【００６２】
この時、サンプリング信号ＳＰの供給を受けた第１入力部４００の第１トランジスタＭ１０がターンオンされる。第１トランジスタＭ１０がターンオンされれば、データ供給ラインＬ１に供給されているデータの１ビットが第１キャパシタＣ１に供給される。この時、第１キャパシタＣ１は、第１トランジスタＭ１０から供給されるデータがビット論理信号に対応される電圧を充電する。例えば、第１キャパシタＣ１の「１」の論理信号が入力される場合、「１」の論理信号に対応される電圧を充電する。
【００６３】
第１キャパシタＣ１に「１」の論理信号に対応される電圧が充電された後、第１トランジスタＭ１０がターンオフされる。この時、第１インバーター４０２は、第１キャパシタＣ１に保存された電圧に対応される論理信号を反転して出力する。つまり、第１キャパシタＣ１に「１」の論理信号に対応される電圧が充電される場合、第４トランジスタＭ１３がターンオンされて「０」の論理信号が出力される。
【００６４】
実際に、サンプリングラッチ３２４１ないし３２４ｉそれぞれにｋ個ずつ含まれるサンプリングビット保存部３２４ａは、サンプリング信号ＳＰ１ないしＳＰｉが供給される時、上述した過程を経りながら「１」または「０」の論理信号に対応される電圧を出力する。
【００６５】
以後、ホルディングラッチ部３２５にソース出力イネーブルＳＯＥ及び反転ソース出力イネーブル／ＳＯＥ信号が供給される。この時、ホルディングビット保存部３２５ａに含まれた第２入力部５００が駆動されて自分に接続されたサンプリングビット保存部３２４ａから供給される論理信号の供給を受ける。実際に、ソース出力イネーブルＳＯＥ及び反転ソース出力イネーブル／ＳＯＥ信号が供給される時トランスミッションゲート形態で接続された第５トランジスタＭ１４及び第６トランジスタＭ１５がターンオンされて第１インバーター４０２から出力される論理信号を第２キャパシタＣ２に供給する。例えば、第１インバーター４０２から「０」の論理信号が出力される場合、第２キャパシタＣ２は「０」の論理信号に対応される電圧を充電する。
【００６６】
第２キャパシタＣ２に「０」の論理信号に対応される電圧が充電された後、ソース出力イネーブルＳＯＥ信号の供給が中断されて第２入力部５００の駆動が中断される。一方、第２インバーター５０２は、第２キャパシタＣ２に充電された論理信号を反転してレベルシフタ部３２６に供給する。例えば、第２キャパシタＣ２に「０」の論理信号に対応される電圧が充電される場合、第７トランジスタＭ１６がターンオンされて「１」の論理信号がレベルシフタ部３２６に供給される。すなわち、サンプリングビット保存部３２４ａに「１」の論理信号が入力される場合、ホルディングビット保存部３２５ａは「１」の論理信号をレベルシフタ部３２６に供給する。
【００６７】
一方、ソース出力イネーブルＳＯＥの供給が中断された後、初期化信号ｉｎｔが供給される。初期化信号ｉｎｔが供給されれば、第２トランジスタＭ１１がターンオンされて第２電圧ＶＳＳは第１キャパシタＣ１に供給される。すると、第１キャパシタＣ１に保存された電圧が初期化される。
【００６８】
このような本実施形態のサンプリングビット保存部３２４ａ及びホルディングビット保存部３２５ａそれぞれは、４個のトランジスタ及び一つのキャパシタを備える。したがって、１０個以上のトランジスタを含む従来のサンプリングビット保存部及びホルディングビット保存部に比べてレイアウト面積を減らすことができ、これによってパネルに容易に実装することができる。そして、本実施形態のサンプリングビット保存部３２４ａ及びホルディングビット保存部３２５ａは、キャパシタＣ１、Ｃ２に論理信号に対応される電圧を充電するので、消費電力を減らすことができる。つまり、従来のように出力を入力としてフィードバックしないので、従来に比べて消費電力を減らすことができるという長所がある。
【００６９】
図８は、本発明の他の実施形態によるサンプリングビット保存部及びホルディングビット保存部を示す図面である。図８を説明する際に、図６と同じ部分は同じ図面符号を割り当てすると同時に詳細な説明は略する。
【００７０】
図８を参照すれば、サンプリングビット保存部３２４ａ’の第１入力部４０１は、トランスミッションゲート形態で接続される第２０トランジスタＭ２０及び第２１トランジスタＭ２１を備える。第２０トランジスタＭ２０は、ＰＭＯＳで形成されてサンプリング信号ＳＰが供給される時ターンオンされ、第２１トランジスタＭ２１は、ＮＭＯＳで形成されて反転サンプリング信号／ＳＰが供給される時ターンオンされる。
【００７１】
第２０トランジスタＭ２０及び第２１トランジスタＭ２１がターンオンされれば、データ供給ラインＬ１に供給されるデータの１ビットが第１キャパシタＣ１に供給される。すると、第１キャパシタＣ１は、自分に供給される１ビットの論理信号に対応される電圧を充電する。
【００７２】
このような本発明の他の実施形態によるサンプリングビット保存部３２４ａ’の構成は、第１入力部４０１の構成を除いて、図６に示されたサンプリングビット保存部３２４ａの構成と同じく設定されて同じく駆動される。ただし、第１入力部４０１がトランスミッションゲート形態で接続される場合、図７に示された初期化信号ｉｎｔは省略される。
【００７３】
以上添付した図面を参照して本発明について詳細に説明したが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施形態が可能であるということを理解することができる。
【図面の簡単な説明】
【００７４】
【図１】従来のサンプリングラッチ部及びホルディングラッチ部を示す図面である。
【図２】従来のサンプリングビット保存部及びホルディングビット保存部を示す図面である。
【図３】図２に示されたインバーターの内部構成を示す回路図である。
【図４】本発明の実施形態による有機発光表示装置を示す図面である。
【図５】図４に示されたデータ駆動回路を示す図面である。
【図６】本発明の実施形態によるサンプリングビット保存部及びホルディングビット保存部を示す図面である。
【図７】サンプリング信号、ソース出力イネーブル及び初期化信号を示す波形図である。
【図８】本発明の他の実施形態によるサンプリングビット保存部及びホルディングビット保存部を示す図面である。
【符号の説明】
【００７５】
１０…サンプリングラッチ部、
２０…ホルディングラッチ部、
１０１ａ、３２４ａ、３２４ａ’…サンプリングビット保存部、
２０１ａ、３２５ａ…ホルディングビット保存部、
３１０…走査駆動部、
３２０…データ駆動部、
３２２…データ駆動回路、
３２３…シフトレジスタ部、
３２４…サンプリングラッチ部、
３２５…ホルディングラッチ部、
３２６…レベルシフタ部、
３２７…ＤＡＣ部、
３２８…バッファー部、
３３０…画素部、
３４０…画素、
３５０…タイミング制御部。
【図１】
2007128026.tif 000003
【図２】
2007128026.tif 000004
【図３】
2007128026.tif 000005
【図４】
2007128026.tif 000006
【図５】
2007128026.tif 000007
【図６】
2007128026.tif 000008
【図７】
2007128026.tif 000009
【図８】
2007128026.tif 000010