(57)【要約】【課題】音圧センサチップ等の半導体チップを備える半導体装置において、その小型化を容易に図ることができるようにする。【解決手段】基板３と、圧力変動に応じて振動する薄膜状のダイヤフラム７ａを備えた半導体チップ７と、該半導体チップ７と電気的に接続されて前記半導体チップ７を制御する回路チップ５とを備え、前記半導体チップ７は、前記基板３の表面３ａに配された前記回路チップ５上に、前記ダイヤフラム７ａが前記回路チップ５に対向するように、積層して配されることを特徴とする半導体装置１を提供する。【選択図】図１
2007180201.tif 000002
【特許請求の範囲】
【請求項１】
基板と、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、該半導体チップと電気的に接続されて前記半導体チップを制御する回路チップとを備え、
前記半導体チップは、前記基板の表面に配された前記回路チップ上に、前記ダイヤフラムが前記回路チップに対向するように、積層して配されることを特徴とする半導体装置。
【請求項２】
前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板の表面に相対する前記回路チップの裏面に、前記基板と電気的に接続するための接続端子が設けられていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記回路チップの表面及び該表面に対向する前記半導体チップの対向面に、これら回路チップ及び半導体チップを相互に電気接続するためのチップ接続端子が設けられていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、
前記回路チップに相対する前記スペーサの一端面が、該一端面に相対する前記回路チップの表面の面積よりも小さいことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項６】
前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、
前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置に関する。
【背景技術】
【０００２】
従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、音響等の圧力変動を振動により検出するダイヤフラムを有する半導体チップを回路基板の表面に実装している（例えば、特許文献１参照）。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空洞部が形成されることになる。
【０００３】
また、空洞部の容積が小さい場合には、空洞部の空気バネ定数が大きくなってダイヤフラムが振動しにくくなるため、ダイヤフラムの変位量が小さくなって圧力変動を精度良く検出することができなくなる。すなわち、ダイヤフラムを振動させて、空洞部として十分な大きさを確保する必要がある。また、空洞部の容積は、半導体チップの特性に応じて適宜変更する必要がある。従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、空洞部の容積拡大を図っている。
また、上述した構成の半導体装置では、回路基板の表面に、半導体チップを制御する回路チップを上記半導体チップに並べて実装している。
【特許文献１】特開２００４−５３７１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置においては、半導体チップ及び回路チップを回路基板の表面に並べて配置しているため、回路基板のサイズが大きくなって半導体装置の小型化が困難になるという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、小型化を容易に図ることができる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、基板と、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、該半導体チップと電気的に接続されて前記半導体チップを制御する回路チップとを備え、前記半導体チップは、前記基板の表面に配された前記回路チップ上に、前記ダイヤフラムが前記回路チップに対向するように、積層して配されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体チップ及び回路チップを基板の表面に積層して配することで、基板の表面の面積を小さくすることが可能となる。
【０００６】
請求項２に係る発明は、請求項１に記載の半導体装置において、前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、ダイヤフラムが回路チップの表面に対向するように回路チップに半導体チップを配することで、ダイヤフラムと半導体チップの表面との間に空洞部が形成されることになる。回路チップには、その表面から窪む凹部が形成されているため、上記空洞部の容積が拡大することになる。
【０００７】
請求項３に係る発明は、請求項１又は請求項２に記載の半導体装置において、前記基板の表面に相対する前記回路チップの裏面に、前記基板と電気的に接続するための接続端子が設けられていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置においては、回路チップの搭載領域に位置する基板の表面に、回路チップと電気接続するための電極パッドを設けることにより、回路チップを基板の表面に設置するだけで接続端子と電極パッドとを電気的に接続することが可能となる。
すなわち、回路チップの搭載領域から外れて位置する基板の表面に、上記と同様の電極パッドを設ける必要が無くなるため、回路チップの搭載に要する基板表面の領域を小さくすることができる。したがって、基板表面の面積をさらに小さくすることが可能となる。
【０００８】
請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置において、前記回路チップの表面及び該表面に対向する前記半導体チップの対向面に、これら回路チップ及び半導体チップを相互に電気接続するためのチップ接続端子が設けられていることを特徴とする半導体装置を提案している。
【０００９】
この発明に係る半導体装置においては、半導体チップを回路チップの表面に積層するだけで回路チップ及び半導体チップのチップ接続端子を相互に電気的に接続することが可能となる。このため、回路チップと基板とを電気的に接続するだけで、半導体チップを基板と電気的に接続することができる。
すなわち、回路チップの搭載領域から外れて位置する基板の表面に、半導体チップと電気接続するための電極パッドを設ける必要が無くなるため、半導体チップ及び回路チップの搭載に要する基板表面の領域を小さくすることができる。
【００１０】
なお、上記構成に加えて、回路チップの裏面に基板と電気接続する接続端子を設けた場合には、回路チップの搭載領域から外れて位置する基板の表面に、半導体チップ及び回路チップと電気接続するための電極パッドを一切設ける必要が無くなるため、半導体チップ及び回路チップの搭載に要する基板表面の領域を最小限に抑えることができる。
【００１１】
請求項５に係る発明は、請求項１又は請求項２に記載の半導体装置において、前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、前記回路チップに相対する前記スペーサの一端面が、該一端面に相対する前記回路チップの表面の面積よりも小さいことを特徴とする半導体装置を提案している。
なお、上記半導体装置では、ダイヤフラムがスペーサの他端面に相対するように、スペーサの他端面に半導体チップを配することで、ダイヤフラムとスペーサの他端面との間に空洞部が形成されることになる。
【００１２】
この発明に係る半導体装置によれば、スペーサの一端面が回路チップの表面の面積よりも小さいため、回路チップと半導体チップとの間に隙間が形成されると共に回路チップの表面の一部が外方に露出することになる。したがって、回路チップの表面の露出部分に基板と電気接続するための接続端子を設けておくことにより、この接続端子と基板との間をワイヤーボンディングにより電気接続することが可能となる。
【００１３】
請求項６に係る発明は、請求項５に記載の半導体装置において、前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする半導体装置を提案している。
【００１４】
また、請求項７に係る発明は、請求項１から請求項４のいずれか１項に記載の半導体装置において、前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする半導体装置を提案している。
【００１５】
これらの発明に係る半導体装置によれば、スペーサに貫通孔を形成することにより、ダイヤフラムと半導体チップの表面との間に形成される空洞部が、貫通孔を形成するスペーサの厚さ寸法分だけ拡大されることになる。
【発明の効果】
【００１６】
請求項１、請求項３及び請求項４に係る発明によれば、半導体チップ及び回路チップを搭載する基板の表面の面積を小さくすることができるため、半導体装置の小型化を容易に図ることができる。
【００１７】
また、請求項２に係る発明によれば、回路チップに凹部を形成することにより、空洞部の容積拡大を簡便に図ることができるため、ダイヤフラムが振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラムの振動により精度良く検出することが可能となる。
また、従来のように、基板に空洞部を拡大するための凹部を形成する必要が無くなるため、強度等を考慮して基板の厚さ寸法を大きくする必要も無くなり、基板の薄型化を容易に図ることが可能となる。
【００１８】
また、請求項５に係る発明によれば、回路チップの接続端子が半導体チップに対向する表面に配されていても、接続端子と基板との間でワイヤーボンディングすることができるため、回路チップと基板とを容易に電気接続することができる。
【００１９】
また、請求項６及び請求項７に係る発明によれば、スペーサに貫通孔を形成することにより、ダイヤフラムを振動させるための空洞部の容積拡大を簡便に図ることができ、音響等の圧力変動をダイヤフラムの振動により精度良く検出することが可能となる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の第１の実施形態を示している。図１に示すように、この実施形態に係る半導体装置１は、回路基板３と、回路基板３の表面３ａ上に順次積層されたＬＳＩチップ（回路チップ）５及び半導体チップ７とを備えている。また、この半導体装置１には、回路基板３の表面に配されると共に、ＬＳＩチップ５及び半導体チップ７を覆う蓋体部９が設けられている。
回路基板３は、その内部に電気的な配線部（不図示）を設けた所謂多層配線基板からなり、ＬＳＩチップ５や半導体チップ７と電気的に接続できるように構成されている。
【００２１】
蓋体部９は、回路基板３の表面３ａから厚さ方向に離間した位置に配される略板状の上端壁部１１と、回路基板３の表面３ａの周縁に固定される略環状の側壁部１３とを備えている。すなわち、蓋体部９は、これら上端壁部１１及び側壁部１３により側壁部１３の先端部側に開口する略凹状に形成されている。
したがって、側壁部１３の先端部を回路基板３の表面３ａに配した状態においては、回路基板３及び蓋体部９によりＬＳＩチップ５及び半導体チップ７を含む中空空間Ｓ１が画定されることになる。この中空空間Ｓ１は、上端壁部１１に形成された開口部１１ａを介して半導体装置１の外側に位置する外方空間に連通している。
【００２２】
ＬＳＩチップ５は、半導体チップ７を制御するためのものであり、例えば半導体チップ７からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのＤＳＰ（デジタルシグナルプロセッサ）、Ａ／Ｄ変換器等を含んでいる。このＬＳＩチップ５は、銀ペースト等の接着剤（不図示）を介して回路基板３の表面３ａに固定されている。
また、このＬＳＩチップ５は、その表面５ａに設けられた複数の電極パッド１５と回路基板３の表面３ａに設けられた複数の電極パッド１７との間に配されたワイヤー１９によって回路基板３と電気的に接続されている。なお、ＬＳＩチップ５の電極パッド１５は、後述する半導体チップ７の搭載領域から外れた位置に形成されている。
【００２３】
半導体チップ７は、音響を電気信号に変換するシリコン製の音圧センサチップである。すなわち、この半導体チップ７は、半導体装置１の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム７ａを備えている。ダイヤフラム７ａは、半導体チップ７の厚さ方向に振動するように構成されている。なお、この半導体チップ７には、ＬＳＩチップ５の表面５ａに対向する裏面（対向面）７ｂから窪む凹部８が形成されており、この凹部８の底面が上記ダイヤフラム７ａにより構成されている。この凹部８は、例えば、シリコンエッチングにより形成されている。
上記半導体チップ７は、ダイヤフラム７ａが隙間を介してＬＳＩチップ５の表面５ａに対向するように、銀ペースト等の接着剤（不図示）を介してＬＳＩチップ５の表面５ａに固定されている。すなわち、ＬＳＩチップ５と半導体チップ７とにより、ダイヤフラム７ａやＬＳＩチップ５の表面５ａによって区画された空洞部Ｓ２が形成されることになる。
【００２４】
また、この半導体チップ７は、その表面７ｃに設けられた複数の電極パッド２１と回路基板３の表面３ａに形成された複数の電極パッド２３との間に配されたワイヤー２５によって回路基板３と電気的に接続されると共に、上述したワイヤー１９，２５や回路基板３の電極パッド１７，２３を介してＬＳＩチップ５と電気的に接続されている。
なお、上述した回路基板３の電極パッド１７，２１は、いずれもＬＳＩチップ５の搭載領域から外れた位置に形成されている。
【００２５】
以上のように構成された半導体装置１を製造する際には、はじめに、回路基板３の表面３ａに周縁に略環状の側壁部１３を固定しておき、接着剤を介して回路基板３の表面３ａにＬＳＩチップ５を固定する。この際には、予め接着剤を回路基板３の表面３ａに付着させた後に、ＬＳＩチップ５を配すればよい。
次いで、接着剤を介してＬＳＩチップ５の表面５ａに半導体チップ７を固定する。この際には、予め接着剤をＬＳＩチップ５の表面５ａに付着させた後に、半導体チップ７を配すればよい。なお、ＬＳＩチップ５の表面５ａと半導体チップ７との隙間は上記接着剤により埋めることができる。
【００２６】
その後、ワイヤーボンディングによりＬＳＩチップ５及び半導体チップ７のそれぞれと回路基板３とをワイヤー１９，２５により電気接続し、最後に、上端壁部１１を側壁部１３に固定して蓋体部９を構成することで、半導体装置１の製造が終了する。なお、この製造工程は、一例を示したにすぎない。例えば、ＬＳＩチップ５に半導体チップ７を接着させた後に、このＬＳＩチップ５を回路基板３の表面３ａに固定させるとしてもよい。
上記の半導体装置１によれば、ＬＳＩチップ５及び半導体チップ７を回路基板３の表面３ａに積層して配することで、回路基板３の表面３ａの面積を小さくすることが可能となるため、半導体装置１の小型化を容易に図ることができる。
【００２７】
次に、本発明による第２の実施形態について図２を参照して説明する。なお、この第２の実施形態に係る半導体装置は、第１の実施形態の半導体装置１とＬＳＩチップの構成についてのみ異なっている。ここでは、ＬＳＩチップの構造のみについて説明し、第１の実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
【００２８】
図２に示すように、この実施形態に係る半導体装３１のＬＳＩチップ（回路チップ）３３は、シリコンにより形成されたものであり、第１の実施形態のＬＳＩチップ５と同様の機能を有している。このＬＳＩチップ３３には、半導体チップ７を配置する表面３３ａから窪む凹部３５が形成されている。この凹部３５は、半導体チップ７のダイヤフラム７ａに対向する位置に設けられている、すなわち、空洞部Ｓ２の容積拡大を図る役割を果たしている。なお、この凹部３５は、例えば、シリコンエッチングにより形成されている。
【００２９】
この半導体装置３１は、第１の実施形態の半導体装置１と同様の効果を奏する。また、上記半導体装置３１によれば、ＬＳＩチップ３３に凹部３５を形成することにより、空洞部Ｓ２の容積拡大を簡便に図ることができるため、半導体チップ７のダイヤフラム７ａが振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラム７ａの振動により精度良く検出することが可能となる。
また、従来のように、回路基板３に空洞部Ｓ２を拡大するための凹部を形成する必要が無くなるため、強度等を考慮して基板の厚さ寸法を大きくする必要も無くなり、回路基板３の薄型化を容易に図ることも可能となる。
【００３０】
なお、上述した第２の実施形態においては、ＬＳＩチップ３３に凹部３５を形成することで空洞部Ｓ２の容積拡大を図るとしたが、これに限ることはない。例えば、図３に示すように、第１の実施形態と同様のＬＳＩチップ５と半導体チップ７との間に略板状のスペーサ４３を配して、このスペーサ４３により空洞部Ｓ２の容積拡大を図るとしても構わない。具体的には、スペーサ４３に半導体チップ７の積層方向に貫通する貫通孔４３ａを形成し、この貫通孔４３ａを介してダイヤフラム７ａがＬＳＩチップ５の表面５ａに対向するように構成すればよい。
この構成の半導体装置４１では、貫通孔４３ａを形成したスペーサ４３の厚さ寸法分だけ、空洞部Ｓ２の容積を拡大することができる。すなわち、ダイヤフラム７ａを振動させるための空洞部Ｓ２の容積拡大を簡便に図ることができ、音響等の圧力変動をダイヤフラム７ａの振動により精度良く検出することが可能となる。
【００３１】
次に、本発明による第３の実施形態について図４を参照して説明する。なお、この第３の実施形態に係る半導体装置は、第１の実施形態の半導体装置１と回路基板及び半導体チップの積層構造についてのみ異なっている。ここでは、回路基板及び半導体チップの積層構造のみについて説明し、第１の実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
【００３２】
図４に示すように、この実施形態に係る半導体装置５１は、回路基板３の表面３ａに、ＬＳＩチップ（回路チップ）５３、略板状のスペーサ５５及び半導体チップ７を順次積層して構成されている。ＬＳＩチップ５３及びスペーサ５５、あるいは、スペーサ５５及び半導体チップ７は、銀ペースト等の接着剤を介して相互に固定されている。
したがって、この構成においては、ダイヤフラム７ａがスペーサ５５の表面（他端面）５５ａに相対するように、スペーサ５５の表面５５ａに半導体チップ７を配することで、ダイヤフラム７ａとスペーサ５５の表面５５ａとの間に空洞部Ｓ３が形成されることになる。
【００３３】
そして、ＬＳＩチップ５３の表面５３ａの面積は、半導体チップ７の裏面７ｂの面積と略同等に形成されている、すなわち、ＬＳＩチップ５３の平面視形状が半導体チップ７の平面視形状と略等しくなっている。また、ＬＳＩチップ５３の表面５３ａに相対するスペーサ５５の裏面（一端面）５５ｂは、ＬＳＩチップ５３の表面５３ａ及び半導体チップ７の裏面７ｂの面積よりも小さく形成されている。
以上の構成によって、ＬＳＩチップ５３と半導体チップ７との間には、スペーサ５５の厚さ寸法分の隙間が形成されることになる。なお、半導体チップ７に対向するＬＳＩチップ５３の表面５３ａの露出部分には複数の電極パッド（接続端子）５７が形成されており、この電極パッド５７はワイヤー５９によって回路基板３の電極パッド１７と電気的に接続されている。
【００３４】
この半導体装置５１を製造する際には、はじめに、第１の実施形態の場合と同様に、接着剤を介してＬＳＩチップ５３を回路基板３の表面３ａに固定する。次いで、ワイヤーボンディングによりＬＳＩチップ５３と回路基板３とをワイヤー５９により電気接続する。
その後、接着剤を介してＬＳＩチップ５３の表面５３ａにスペーサ５５を固定し、さらに、接着剤を介してスペーサ５５の表面５５ａに半導体チップ７を固定する。なお、スペーサ５５の表面５５ａと半導体チップ７との隙間は上記接着剤により埋められる。
最後に、ワイヤーボンディングにより半導体チップ７と回路基板３とをワイヤー２５により電気接続することで、半導体装置１の製造が終了する。なお、蓋体部９の取付方法については、第１の実施形態の場合と同様である。
【００３５】
上記半導体装置５１は、第１の実施形態の半導体装置１と同様の効果を奏する。また、この半導体装置５１によれば、ＬＳＩチップ５３の電極パッド５７が半導体チップ７に対向する表面５３ａに配されていても、スペーサ５５を配することで上記電極パッド５７と回路基板３の電極パッド１７との間でワイヤーボンディングすることができるため、ＬＳＩチップ５３と回路基板３とを容易に電気接続することができる。
さらに、ＬＳＩチップ５３の表面５３ａの面積を半導体チップ７の裏面７ｂの面積と略同等に形成することにより、回路基板３に対するＬＳＩチップ５３の搭載面積を小さくすることができるため、回路基板３の小型化をさらに図ることもできる。
【００３６】
なお、第３の実施形態の半導体装置５１では、図３に示す半導体装置４１と同様に、図５に示すように、スペーサ５５にダイヤフラム７ａとＬＳＩチップ５４を相互に対向させる貫通孔５５ｃを形成してもよい。この構成の場合には、ワイヤーボンディングが可能になることに加え、空洞部Ｓ３の容積拡大を図ることができるという効果も奏する。
また、上述した第３の実施形態において、ＬＳＩチップ５３の表面５３ａの面積は、半導体チップ７の裏面７ｂの面積と略同等に形成されるとしたが、例えば、半導体チップ７の裏面７ｂよりも小さく形成されるとしても構わない。
【００３７】
次に、本発明による第４の実施形態について図６を参照して説明する。なお、この第３の実施形態に係る半導体装置は、第１の実施形態の半導体装置１と回路基板及びＬＳＩチップの構成についてのみ異なっている。ここでは、回路基板及びＬＳＩチップの構成について説明し、第１の実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
【００３８】
図６に示すように、この実施形態に係る半導体装置６１のＬＳＩチップ（回路チップ）６３は、上述した第３の実施形態と同様に、その表面６５ａの面積が、半導体チップ７の裏面７ｂの面積と略同等に形成されるように構成されている。また、このＬＳＩチップ６３は、回路基板６５の表面６５ａに相対する裏面６３ｂに、接続端子としての半田ボール６７を複数設けて構成されている。半田ボール６７は、ＬＳＩチップ６３の裏面６３ｂから突出しており、ＬＳＩチップ６３を回路基板６５と電気的に接続する役割を果たすものである。すなわち、このＬＳＩチップ６３は、チップサイズパッケージ（Chip Size Package）等の表面実装型の構成をなしている。
また、上記ＬＳＩチップ６３の搭載領域に位置する回路基板６５の表面６５ａには、半田ボール６７に接触させるための電極パッド６９が複数設けられている。すなわち、ＬＳＩチップ６３は、半田ボール６７によって回路基板６５と電気的に接続されると共に回路基板６５の表面６５ａに固定されている。
【００３９】
上記構成の半導体装置６１を製造する際には、はじめに、ＬＳＩチップ６３の裏面６３ｂを回路基板６５の表面６５ａに対向させた状態で、半田ボール６７を加熱しながらＬＳＩチップ６３を回路基板６５に押しつける。これにより、ＬＳＩチップ６３が回路基板６５の表面６５ａに固定されると共に回路基板６５と電気的に接続されることになる。
その後、第１の実施形態と同様に、接着剤を介してＬＳＩチップ６３の表面６３ａに半導体チップ７を固定し、ワイヤーボンディングにより半導体チップ７と回路基板６５とをワイヤー２５により電気接続することで、半導体装置８１の製造が完了する。なお、蓋体部９の取付方法については、第１の実施形態の場合と同様である。
【００４０】
この半導体装置６１は、第１の実施形態の半導体装置１と同様の効果を奏する。
また、半導体装置６１によれば、ＬＳＩチップ６３の搭載領域から外れて位置する回路基板６５の表面６５ａに、第１の実施形態のような電極パッド１７を設ける必要が無くなるため、ＬＳＩチップ６３の搭載に要する回路基板６５の表面６５ａの領域を小さくすることができる。したがって、回路基板６５の表面６５ａの面積をさらに小さくすることが可能となる。
【００４１】
さらに、第３の実施形態の半導体装置５１と同様に、ＬＳＩチップ６３の表面６３ａの面積を半導体チップ７の裏面７ｂの面積と略同等に形成しているため、回路基板６５に対するＬＳＩチップ６３の搭載面積を小さくすることができる。
以上のことから、回路基板６５の小型化をさらに図って、半導体装置１のさらなる小型化を図ることができる。
また、半田ボール６７により、ＬＳＩチップ６３と回路基板６５とを電気的に接続すると同時に、ＬＳＩチップ６３を回路基板６５の表面に固定することができるため、半導体装置６１の製造効率の向上を図ることもできる。
【００４２】
なお、上記第４の実施形態に記載した半導体装置６１には、前述した図２，３の半導体装置３１，４１と同様に、空洞部Ｓ２の容積拡大を図る構成を加えるとしても構わない。すなわち、例えば、図７に示すように、半導体装置６１のＬＳＩチップ６３には、その表面６３ａから窪む凹部７１を形成するとしても構わない。この凹部７１は、例えば、シリコンエッチングにより形成される。
また、上記ＬＳＩチップ６３の具体的な構成としては、例えば、図８に示すように、ＬＳＩチップ６３の表面６３ａ側をなす略板状のＬＳＩチップ本体８１と、ＬＳＩチップ６３の裏面６３ｂ側をなす配線パッケージ部８３とを積層したものとしてもよい。
【００４３】
この構成において、ＬＳＩチップ本体８１は、シリコンにより形成されており、半導体チップ７に対向する表面６３ａに上述した凹部７１を形成して構成されている。なお、ＬＳＩチップ本体８１は、銀ペースト等の接着剤８０を介して半導体チップ７に接着されている。また、配線パッケージ部８３側に位置するＬＳＩチップ本体８１の主面８１ｂには、半田ボール６７と電気的に接続するためのパッド電極８５が複数形成されている。
【００４４】
配線パッケージ部８３は、複数のパッド電極８５及び半田ボール６７を個々に電気的に接続する配線部８７と、ＬＳＩチップ本体８１の主面８１ｂを覆うと共に配線部８７を封止する絶縁層８９とを備えている。配線部８７は再配線層９１や銅ポスト９３により構成されている。銅ポスト９３の先端は、絶縁層８９からなるＬＳＩチップ６３の裏面６３ｂから外方に露出しており、上記先端に半田ボール６７が取り付けられている。
【００４５】
また、上述した全ての実施形態においては、半導体チップ７の電極パッド２１と回路基板３，６５の電極パッド２３とをワイヤー２５により直接電気的に接続するとしたが、これに限ることはなく、例えば、半導体チップ７は、ＬＳＩチップ５，３３，５３，６３と直接電気的に接続したり、ＬＳＩチップ５，３３，５３，６３を介して回路基板３，６５に電気接続されるとしても構わない。
すなわち、例えば、図９に示すように、上述した全ての実施形態とは反対の向きに半導体チップ７でＬＳＩチップ９３の表面９３ａに固定するとしても構わない。
【００４６】
この構成においては、パッド電極（チップ接続端子）２１を設けた半導体チップ７の表面７ｃがＬＳＩチップ９３の表面９３ａに対向する対向面をなす。また、半導体チップ７のパッド電極２１に対向するＬＳＩチップ本体９５の表面９３ａには、上記パッド電極２１と電気的に接続するチップ接続端子９７が形成されている。これらパッド電極２１とチップ接続端子９７とは、半田９９を介して相互に電気的に接続されると共に相互に固定されることになる。
【００４７】
なお、上記チップ接続端子９７は、シリコンからなるＬＳＩチップ本体９５の表面９３ａから主面９５ｂまで延びるスルーホール１０１を介して、図８と同様の配線部１０３と電気的に接続されている。そして、この配線部１０３の銅ポストの先端に半田ボール１０５が取り付けられている。すなわち、半導体チップ７のパッド電極２１は、ＬＳＩチップ９３のチップ接続端子９７、スルーホール１０１、配線部１０３及び半田ボール１０５を介して回路基板１０７の表面１０７ａに形成された電極パッド１０９と電気的に接続されることになる。
【００４８】
上記構成の半導体装置９１によれば、半導体チップ７をＬＳＩチップ９３の表面９３ａに積層するだけで、半導体チップ７を回路基板１０７と電気的に接続することができる。すなわち、ＬＳＩチップ９３の搭載領域から外れて位置する回路基板１０７の表面１０７ａに、半導体チップ７と電気接続するための電極パッドを別途設ける必要が無くなるため、半導体チップ７及びＬＳＩチップ９３の搭載に要する回路基板１０７の表面１０７ａの実質的な領域を小さくすることができる。したがって、半導体装置９１の小型化をさらに図ることができる。
【００４９】
また、上記構成の半導体装置９１に、前述同様に、ＬＳＩチップ９３の裏面９３ｂに回路基板１０７と電気接続する半田ボールを設けた場合には、ＬＳＩチップ９３の搭載領域から外れて位置する回路基板１０７の表面１０７ａに、半導体チップ７及びＬＳＩチップ９３と電気接続するための電極パッドを一切設ける必要が無くなるため、半導体チップ７及びＬＳＩチップ９３の搭載に要する回路基板１０７の表面１０７ａの領域を最小限に抑えることができる。
【００５０】
なお、図９に示すように、ＬＳＩチップ９３に半導体チップ７を積層する場合には、ＬＳＩチップ９３にその厚さ方向に貫通してダイヤフラム７ａに対向する貫通孔１１１を形成すると共に、回路基板１０７にその厚さ方向に貫通して上記貫通孔１１１に向けて開口する連通孔１１３を形成することが好ましい。
この構成の場合には、回路基板１０７の連通孔１１３及びＬＳＩチップ９３の貫通孔１１１を介して、ダイヤフラム７ａに音響等の圧力変動を到達させるように構成される。すなわち、ダイヤフラム７ａを挟んでＬＳＩチップ９３が配されていない側の空間が、ダイヤフラム７ａを振動させるための空洞部となる。すなわち、上記空洞部の大きさが回路基板１０７やＬＳＩチップ９３によって制限されないため、空洞部の拡大をさらに容易に図ることができる。
【００５１】
なお、図６〜９に示した半導体装置６１，９１の構成において、ＬＳＩチップ６３，９３には、その裏面６３ｂ，９３ｂから突出する半田ボール６７，１０５が設けられるとしたが、これに限ることはなく、少なくともＬＳＩチップ６３，９３を回路基板６５，１０７と電気的に接続するための接続端子が上記裏面６３ｂ，９３に設けられていればよい。
また、上述した全ての実施形態において、半導体チップ７は、ダイヤフラム７ａを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ７を構成するダイヤフラム７ａのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置１の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
【００５２】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００５３】
【図１】この発明の第１の実施形態に係る半導体装置を示す側断面図である。
【図２】この発明の第２の実施形態に係る半導体装置を示す側断面図である。
【図３】この発明の他の実施形態に係る半導体装置を示す側断面図である。
【図４】この発明の第３の実施形態に係る半導体装置を示す側断面図である。
【図５】この発明の他の実施形態に係る半導体装置を示す側断面図である。
【図６】この発明の第４の実施形態に係る半導体装置を示す側断面図である。
【図７】この発明の他の実施形態に係る半導体装置を示す側断面図である。
【図８】図７に示す半導体装置において、ＬＳＩチップの詳細を示す拡大断面図である。
【図９】この発明の他の実施形態に係る半導体装置において、ＬＳＩチップの詳細を示す拡大断面図である。
【符号の説明】
【００５４】
１，３１，４１，５１，６１，９１・・・半導体装置、３，６５，１０７・・・回路基板、３ａ，６５ａ，１０７ａ・・・表面、５，３３，５３，６３，９３・・・ＬＳＩチップ（回路チップ）、７・・・半導体チップ、７ａ・・・ダイヤフラム、７ｂ・・・裏面（対向面）、７ｃ・・・表面（対向面）、２１・・・パッド電極（チップ接続端子）、３３ａ，５３ａ，６３ａ，９３ａ・・・表面、３５，７１・・・凹部、４３，５５・・・スペーサ、５５ｂ・・・裏面（一端面）、４３ａ，５５ｃ・・・貫通孔、６３ｂ，９３ｂ・・・裏面、６７・・・半田ボール（接続端子）、９７・・・チップ接続端子
【図１】
2007180201.tif 000003
【図２】
2007180201.tif 000004
【図３】
2007180201.tif 000005
【図４】
2007180201.tif 000006
【図５】
2007180201.tif 000007
【図６】
2007180201.tif 000008
【図７】
2007180201.tif 000009
【図８】
2007180201.tif 000010
【図９】
2007180201.tif 000011