(57)【要約】【課題】本発明は、基板の実装面積を狭小化させることで、前記モジュ−ル及び基板の小型化を図ることができる、複合電子部品及び無線回路モジュール並びに複合電子部の製造方法を提供することを目的とする。【解決手段】誘電体を含む基体１１と、基体１１の表面に形成された導体膜１２と、導体膜１２の表面の一部に形成され、導体膜１２と抵抗率が異なる導体膜１３と、導体膜１２及び導体膜１３のそれぞれに設けられた一対の電極１６とを備え、導体膜１２及び導体膜１３のうち、抵抗率が小さい一方の導体膜は、ヘリカル状に形成され、少なくともコイルとして機能し、導体膜１２及び導体膜１３のうち、抵抗率が大きい他方の導体膜は、少なくとも抵抗として機能する。【選択図】図１
2007194992.tif 000002
【特許請求の範囲】
【請求項１】
誘電体を含む基体と、
前記基体の表面に形成された第１の導体膜と、
前記第１の導体膜の表面の一部に形成され、前記第１の導体膜と抵抗率が異なる第２の導体膜と、
前記第１の導体膜及び前記第２の導体膜のそれぞれに設けられた一対の電極とを備え、
前記第１の導体膜及び前記第２の導体膜のうち、抵抗率が小さい一方の導体膜は、ヘリカル状に形成され、少なくともコイルとして機能し、
前記第１の導体膜及び前記第２の導体膜のうち、抵抗率が大きい他方の導体膜は、少なくとも抵抗として機能することを特徴とする複合電子部品。
【請求項２】
前記第１の導体膜は、前記他方の導体膜であり、
前記第２の導体膜は、前記一方の導体膜であることを特徴とする請求項１記載の複合電子部品。
【請求項３】
前記第１の導体膜は、ギャップが形成され、抵抗及びコンデンサとして機能することを特徴とする請求項１または２記載の複合電子部品。
【請求項４】
前記一方の導体膜は、銅、銀、金、及び錫のうち、少なくとも１種類以上の金属材料を含むことを特徴とする請求項１ないし３いずれか１項に記載の複合電子部品。
【請求項５】
前記他方の導体膜は、ヘリカル状に形成されていることを特徴とする請求項１ないし４いずれか１項に記載の複合電子部品。
【請求項６】
前記他方の導体膜は、カーボン、ルテニウム、チタン、ニッケル、及びクロムのうち、少なくとも１種類以上の材料を含むことを特徴とする請求項１ないし５いずれか１項に記載の複合電子部品。
【請求項７】
前記他方の導体膜は、１０Å〜１μｍの厚さを有することを特徴とする請求項１ないし６いずれか１項に記載の複合電子部品。
【請求項８】
信号を送受信するアンテナと、
不要な信号を除去するフィルタ部と、
前記信号を増幅する信号増幅部と、
前記信号の周波数を変換する周波数変換部と、
前記信号について音声またはデータ信号を処理するベースバンド部とを備え、
前記信号増幅部は、請求項１ないし７いずれか１項に記載の複合電子部品を含むことを特徴とする無線回路モジュール。
【請求項９】
誘電体を含む基体を準備するステップと、
準備された前記基体の表面に第１の導体膜を形成するステップと、
形成された前記第１の導体膜の表面の一部に、前記第１の導体膜と抵抗率が異なる第２の導体膜を形成するステップと、
前記第１の導体膜及び前記第２の導体膜のそれぞれに一対の電極を設けるステップと、
前記第１の導体膜及び前記第２の導体膜のうち、抵抗率が小さい一方の導体膜を、ヘリカル状に形成するステップとを備えたことを特徴とする複合電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信モジュール及び送受信回路を具備した電子機器に用いる複合電子部品及び無線回路モジュール並びに複合電子部の製造方法に関するものである。
【背景技術】
【０００２】
従来、各種の無線回路が提案されている（例えば特許文献１参照）。このような無線回路のうち、送受信モジュール及び送受信回路に用いられる増幅回路のバイアス部において、抵抗とコイルを直列に回路を構成し、バイアスをかけることで、ＲＦ回路から電源ラインにおいて、高周波成分が流れにくくすることができる。また、前記バイアス部の信号ラインにおいて、ＤＣ成分を通過させないようにする為、コンデンサを使用する事が多い。従来の抵抗とコイルを直列に構成する回路や、抵抗とコイル及びコンデンサを直列に構成する回路において、抵抗、コイル及びコンデンサの各々の素子を直列の回路になるように基板に実装している。
【特許文献１】特開２０００−２２４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら上記の従来の構成では、抵抗、コイルさらにコンデンサの各々の素子を基板に実装するため、送受信モジュール及び送受信回路を具備した携帯端末等といった電子機器において、基板の実装面積を狭小化する際の課題となっていた。
【０００４】
また、抵抗部とコイル部及びコンデンサ部を１個の素子で構成する複合電子部品において従来は各々個別に形成する方法をとっているため、組み合わせの多さから大量の仕掛在庫が発生しコストを下げることが困難であった。
【０００５】
本発明は、このような従来の課題を解決するものであり、基板の実装面積を狭小化させることで、前記モジュール及び基板の小型化を図り、製造方法においては短時間に効率よく製造出来るとともに、仕掛在庫の低減を図りコストを下げることができる。
【課題を解決するための手段】
【０００６】
本発明は上記目的を達成するために、誘電体を含む基体と、基体の表面に形成された第１の導体膜と、第１の導体膜の表面の一部に形成され、第１の導体膜と抵抗率が異なる第２の導体膜と、第１の導体膜及び第２の導体膜のそれぞれに設けられた一対の電極とを備え、第１の導体膜及び第２の導体膜のうち、抵抗率が小さい一方の導体膜は、ヘリカル状に形成され、少なくともコイルとして機能し、第１の導体膜及び第２の導体膜のうち、抵抗率が大きい他方の導体膜は、少なくとも抵抗として機能する。この構成により1個の素子で抵抗とコイルを直列として構成することが出来る。
【０００７】
また、誘電体を含む基体を準備するステップと、準備された基体の表面に第１の導体膜を形成するステップと、形成された第１の導体膜の表面の一部に、第１の導体膜と抵抗率が異なる第２の導体膜を形成するステップと、第１の導体膜及び第２の導体膜のそれぞれに一対の電極を設けるステップと、第１の導体膜及び第２の導体膜のうち、抵抗率が小さい一方の導体膜を、ヘリカル状に形成するステップとを備えている。この製造方法により、抵抗とコイルを別々で製造する必要がなくなり、複合電子部品を効率的に製造することが出来る。
【発明の効果】
【０００８】
本発明の複合電子部品を使用することで、送受信モジュール及び送受信回路を具備した基板の実装面積を狭小化することが可能であり、前記モジュール及び基板を小型化することができる。
【０００９】
本発明の複合電子部品の製造方法によれば、少なくとも、抵抗、及びコイルをまとめて形成可能であることから、短時間に効率良く製造する事が出来、仕掛在庫の低減を図る事で、低コストの複合電子電部品を供給出来る。
【発明を実施するための最良の形態】
【００１０】
本発明の複合電子部品は、抵抗とコイル、更にコンデンサ直列回路として設けている。
【００１１】
これにより、1個の複合部品で直列回路として抵抗とコイル、及び抵抗とコイルとコンデンサで構成しているので、送受信モジュール及び送受信回路を具備した基板の実装面積を狭小化することができる。
【００１２】
上記課題を解決するための第１の発明は、誘電体を含む基体と、基体の表面に形成された第１の導体膜と、第１の導体膜の表面の一部に形成され、第１の導体膜と抵抗率が異なる第２の導体膜と、第１の導体膜及び第２の導体膜のそれぞれに設けられた一対の電極とを備え、第１の導体膜及び第２の導体膜のうち、抵抗率が小さい一方の導体膜は、ヘリカル状に形成され、少なくともコイルとして機能し、第１の導体膜及び第２の導体膜のうち、抵抗率が大きい他方の導体膜は、少なくとも抵抗として機能することを特徴とする。
【００１３】
この構成によれば、１個の素子で抵抗とコイルを直列として構成することができるため回路を構成する基板の実装面積を狭小化することができる。
【００１４】
上記課題を解決するための第２の発明は、第１の導体膜は、他方の導体膜であり、第２の導体膜は、一方の導体膜であることを特徴とする。
【００１５】
この構成によれば、１個の素子で抵抗とコイルを直列として構成することができるため回路を構成する基板の実装面積を狭小化することができる。
【００１６】
上記課題を解決するための第３の発明は、第１の導体膜は、ギャップが形成され、抵抗及びコンデンサとして機能することを特徴とする。
【００１７】
この構成によれば、１個の素子で抵抗とコイルとコンデンサを構成することができるため、回路を構成する基板の実装面積をさらに狭小化することができる。
【００１８】
上記課題を解決するための第４の発明は、一方の導体膜は、銅、銀、金、及び錫のうち、少なくとも１種類以上の金属材料を含むことを特徴とする。
【００１９】
この構成によれば、導体膜との密着強度を向上させることができ、しかも作製が容易になる。
【００２０】
上記課題を解決するための第５の発明は、他方の導体膜は、ヘリカル状に形成されていることを特徴とする。
【００２１】
この構成によれば、他方の導体膜の加工が容易であり、加工スピードを早くできることから生産性を向上させることができる。
【００２２】
上記課題を解決するための第６の発明は、他方の導体膜は、カーボン、ルテニウム、チタン、ニッケル、及びクロムのうち、少なくとも１種類以上の材料を含むことを特徴とする。
【００２３】
この構成によれば、誘電体の密着強度を向上させることができ、しかも作製が容易になる。
【００２４】
上記課題を解決するための第７の発明は、他方の導体膜は、１０Å〜１μｍの厚さを有することを特徴とする。
【００２５】
この構成によれば、コスト及び製造時間を短縮することができる。
【００２６】
上記課題を解決するための第８の発明は、信号を送受信するアンテナと、不要な信号を除去するフィルタ部と、信号を増幅する信号増幅部と、信号の周波数を変換する周波数変換部と、信号について音声またはデータ信号を処理するベースバンド部とを備え信号増幅部は、上記複合電子部品を含むことを特徴とする。
【００２７】
この構成によれば、小型でコストの低い無線回路モジュールを提供することができる。
【００２８】
上記課題を解決するための第９の発明は、誘電体を含む基体を準備するステップと、準備された基体の表面に第１の導体膜を形成するステップと、形成された第１の導体膜の表面の一部に、第１の導体膜と抵抗率が異なる第２の導体膜を形成するステップと、第１の導体膜及び第２の導体膜のそれぞれに一対の電極を設けるステップと、第１の導体膜及び第２の導体膜のうち、抵抗率が小さい一方の導体膜を、ヘリカル状に形成するステップとを備えたことを特徴とする。
【００２９】
この構成によれば、抵抗とコイルを別々で製造する必要がなくなり、複合電子部品を効率的に製造することが出来る。また、所定の抵抗値、インダクタンス値を容易に作製することができ、生産性を向上させることができる。
【００３０】
図４は携帯端末などに搭載可能な無線回路モジュールのブロック図である。音声またはデータ信号を処理するベースバンド部１０１と、信号の周波数を変換する周波数変換部１０２と、信号を増幅する信号増幅部１０３と、目的の信号以外の不要信号を除去するフィルタ部１０４と、送信信号と受信を切り替える送受信切替部１０５と、前記送信信号及び前記受信信号を送受信するアンテナ１０６で構成されている。
【００３１】
図５は本発明の実施の形態における信号増幅部の斜視図である。前記信号増幅部は、信号を増幅する信号増幅素子２０１と、信号増幅素子に電力を供給するバイアス回路２０２と、信号の反射を防ぐための整合回路２０３と、ＤＣ成分を通過させないようにするためのコンデンサ２０４から構成されている。バイアス回路は、信号増幅素子に供給する電圧を調整するための抵抗成分と、電源の雑音が信号ラインに流れこまないようにするためのインダクタ成分とキャパシタ成分を有しており、本発明の複合電子部品は抵抗成分とインダクタ成分を１つの素子で構成している。図６に従来の形態における信号増幅部の斜視図を示す。
【００３２】
図１、図３は本発明の実施の形態における抵抗とコイルを直列回路で構成した複合電子部品の斜視図及び断面図である。１１は誘電材料をプレス加工、押し出し法等を施して構成されている基体、１２は基体の上に設けられた導体膜で、導体膜１２は蒸着法やスパッタリング法によって基体１１上に形成される。１３は前記導体膜１２の一部を覆うように設けた導体膜で、導体膜１３はめっき法によって導体膜１２の一部を覆うように形成される。１４は導体膜１２、導体膜１３に設けられた溝で、溝１４はレーザを導体膜１２及び導体膜１３に照射することによって形成される。１５は導体膜１２及び導体膜１３の溝１４を設けた部分に塗布された保護材であり、１６は溝１４を挟むように設けられた端子電極である。
【００３３】
以上のように構成された複合電子部品について、以下各部の詳細な説明をする。
【００３４】
まず基体１１の形状について説明する。図１および図８に示すように、回路基板等に実装しやすいように断面が四角形状の中央部１１ａと端部１１ｂ、１１ｃによって構成されており、中央部１１ａは端部１１ｂ、１１ｃから段落ちした構造となっている。また、中央部１１ａには溝１４や保護材１５が形成されることとなり、端部１１ｂ、１１ｃには端子電極１６が形成される。本実施の形態では、端部１１ｂ、１１ｃを略正四角形状とすることによって、回路基板等への実装において方向性がなく取り扱いが容易となる。なお、実装方向により３％未満の定数の差がみられるため、高精度の定数が必要となる場合には、端部１１ｂ、１１ｃを略長方形状とし方向性をもたせる構造としてもよい。さらに本実施の形態では、中央部１１ａの断面も四角形状とすることで基体１１の構造を簡単にし生産性を向上させているが、多角形状もしくは円形状とすることで溝１４を形成する際のレーザの加工ポイントが安定することから良好な溝１４の形成をすることができる。また、四角形状では保護材１５を塗装する際に表面張力の影響により角部の保護材厚みが薄くなるが、多角形状もしくは円形状とすることで保護材１５の厚みが安定し保護材１５の密着強度を向上させることができる。次に基体１１の構成材料について説明する。基体１１の構材料として下記の特性を満足しておくことが好ましい。体積固有抵抗：１０13以上（好ましくは１０14以上）、熱膨張係数：５×１０-4以下（好ましくは２×１０-5以下）[２０℃〜５００℃における熱膨張係数]、誘電率：１ＭＨｚにおいて１２以下（好ましくは１０以下）、曲げ強度：１３００ｋｇ／ｃｍ2以上（好ましくは２０００ｋｇ／ｃｍ2）。基体１１の構成材料の体積固有抵抗が１０13以下であると、導体膜１２および導体膜１３とともに基体１１にも電流が流れ始めるため、並列回路が形成された状態となり、インダクタの自己共振周波数ｆ０およびＱ値が低くなってしまい、高周波用の素子としては不向きである。また抵抗についても同様に、基体に電流が流れることで所定の抵抗値より低くなり精度よく作ることができない。熱膨張係数が５×１０-4以上であると、基体１１にヒートショック等でクラックなどが入ることがある。また同様に溝１４を形成する際のレーザを照射された部分は局部的に高温となるためクラックが入ることがある。上述のような熱膨張係数を有することによって、大幅にクラック等の発生を抑止できる。また、誘電率が１ＭＨｚにおいて１２以上であると、インダクタの自己共振周波数ｆ０およびＱ値が低くなってしまい、高周波用の素子としては不向きである。曲げ強度が１３００ｋｇ／ｃｍ2以下であると、実装装置で回路基板等に実装する際に素子折れ等が発生することがある。上記の諸特性を得る材料としては、アルミナを主成分とするセラミック材料が挙げられる。しかしながら、単にアルミナを主成分とするセラミック材料を用いても上記諸特性を得ることはできない。すなわち、上記諸特性は基体１１を作製する際のプレス圧力や焼成温度を１５００℃〜１６００℃、焼成時間１時間〜３時間等の条件が挙げられる。また、アルミナ材料の具体的な材料としては、Ａｌ2Ｏ3が９２重量％以上、ＳｉＯ2が６重量％以下、ＭｇＯが１．５重量���以下、Ｆｅ2Ｏ3が０．１重量％以下、Ｎａ2Ｏが０．３重量％以上等が挙げられる。
【００３５】
次に導体膜１２について説明する。図１および図３に示すように、導体膜１２は基体１１を覆うように形成されている。導体膜１２の厚みとしては、１０Å〜１μｍの厚さが好ましい。１０Å以下になると、基体１１上に均一に導体膜１２を形成することが難しく、製造コストが高くなってしまう。またコストの面や製造工程の短縮を行うために導体膜１２の厚さは１μｍ以下が好ましい。導体膜１２は、抵抗を形成するための層であると同時に基体１１と導体膜１３の密着強度を向上させることができる。導体膜１２の構成材料としては他にも、カーボン（Ｃ）、酸化ルテニウム（ＲｕＯ2）、ニッケル（Ｎｉ）、クロム（Ｃｒ）などが挙げられる。なお、括弧内は記号を示す。これらの抵抗率は、カーボン（Ｃ）：１３５７、ルテニウム（Ｒｕ）：７３、ニッケル（Ｎｉ）：６．８、クロム（Ｃｒ）：１２．９、チタン（Ｔｉ）：５５である。抵抗率の単位は１０-8Ω・ｍである。
【００３６】
また、導体膜１３の構成材料としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、錫（Ｓｎ）などが挙げられる。なお、括弧内は記号を示す。これらの抵抗率は、銅（Ｃｕ）：１．６７３、銀（Ａｇ）：１．６、金（Ａｕ）：２．３、錫（Ｓｎ）：１２．８である。抵抗率の単位は１０-8Ω・ｍである。
【００３７】
なお、必要とされる抵抗値や、使用される環境に適した材料選択を行う。本実施の形態では導体膜１２の材料としてチタンを用いている。導体膜１２のチタンは基体１１のアルミナと導体膜１３の銅の両方に対して密着強度が強く、基体１１と導体膜１３の密着強度と比較して間に導体膜１２を形成することで密着強度を向上させることができる。
【００３８】
次に導体膜１３について説明する。図１および図３に示すように、導体膜１３は導体膜１２の一部分を覆うように形成されている。導体膜１３の厚みとしては、１０μｍ〜５００μｍの厚さが好ましい。１０μｍ以下になると、導体膜１２上に均一に導体膜１３を形成することが難しく、製造コストが高くなってしまうことや、熱劣化に対して弱く信頼性に乏しい。またコストの面や製造工程の短縮を行うために導体膜１３の厚さは５０μｍ以下が好ましい。
【００３９】
次に溝１４について説明する。溝１４をヘリカル状とすることで、溝１４の間隔を変化させることで任意の抵抗値とインダクタンス値を作製することが可能である。なお、抵抗作製に関しては、トリミング程度のスリットをいれることで作製してもよい。溝１４の幅としては、１０μｍ〜５０μｍとすることが好ましい。溝１４の幅が１０μｍ以下では、溝１４をレーザ加工により形成する際のバリにより、溝１４をまたいでショートする可能性が高く製品の信頼性が乏しくなる。また、溝１４の幅が５０μｍ以上ではレーザ加工に大きなパワーを必要するため、加工時の熱により導体膜１２と導体膜１３間の合金化が進みインダクタのＱ値が低くなってしまう。溝１４の幅を広くすると同時に溝１４の深さも深くなるため、基体１１への食い込みも大きくなり基体１１の抗折強度が低下し実装の際に素子が折れる可能性が高くなる。
【００４０】
次に保護材１５について説明する。保護材１５としては、耐候性に優れた有機材料、例えばエポキシ樹脂などの絶縁性を示す材料が用いられる。なお、異常電流が流れた場合の発火を防ぐために、シリコーン樹脂とエポキシ樹脂の２層構造として安全性を高めてもよい。
【００４１】
次に端子電極１６について説明する。本実施の形態ではニッケルと錫の２層構成としている。端子電極１６は基板への実装時または実装後の基板のたわみなどにより応力のかかる部分となるため、比較的やわらかい金属であり基板との接合性の良い錫を使用することが好ましい。錫と合金となりにくいニッケル層を導体膜１３との間に形成することで熱的端子劣化による端子はがれなどが起こることを防止している。
【００４２】
以上のように構成された複合電子部品について、以下その製造方法について説明する。図９は本発明の実施の形態における抵抗とコイルを直列回路で構成した複合電子部品の製造方法を示す図である。まず、アルミナ等の誘電材料をプレス成形や押し出し法によって、基体１１を作製する。次にその基体１１全体にスパッタリング法などによって導体膜１２を形成する。スパッタリング法は、めっき法などで形成した場合に比較して基体１１の特性を劣化させることが少ない。すなわち、めっき法などの溶液を用いる場合では、導体膜１２を形成する際にめっき液中の溶液が基体１１の中に入り込み、基体１１の特性劣化を引き起こすことがある。そのためスパッタリング法で形成することが好ましい。次に導体膜１２の第１の領域にめっきレジスト１７を塗布し、その部分にめっきが形成されないようにする。次に基体１１全体に電気めっきをおこなうことで導体膜１３を形成する。次に基体１１全体を溶剤に浸漬し、めっきレジスト１７を除去する。なお、導体膜１３を導体膜１２の一部分にのみ形成する方法として、めっきレジスト１７を電気めっきしない部分に塗布することで行ったが、めっきを形成したい部分にのみパラジウムを塗布し、無電解めっきを行うことで形成しても良い。次に導体膜１２と導体膜１３を形成した基体１１にヘリカル状の溝１４をレーザ加工により形成する。以下レーザ加工について説明する。まず基体１１を回転装置に取り付け、基体１１を回転させ、基体１１の中央部１１ａにレーザを照射して導体膜１２、導体膜１３および基体１１を取り除きヘリカル状の溝を形成する。測定を行いながら加工し、任意の測定値を示した時にレーザを停止することで精度よく任意の定数を設定できる。このときレーザは、ＹＡＧレーザ、エキシマレーザなどを用いることができる。溝１４の幅はレーザ光を絞るレンズを交換することで調整可能である。溝１４の深さは、レーザパワー、Ｑレートなどにより調整可能である。溝１４が深くなることで抗折強度が低下し、素体割れなどが発生することを防ぐため、レーザの焦点より１０μｍ以上下の領域で加工を行うことが好ましい。また導体膜１２、導体膜１３の構成材料によって、レーザの吸収率が異なるためレーザの種類（レーザの波長）は導体膜１２、導体膜１３の構成材料によって適宜選択することが好ましい。溝１４を形成した後に、溝１４を形成した部分（中央部１１ａ）に保護材１５を塗布し、乾燥させる。最後に端子電極１６にニッケル層やスズ層を積層することで、耐候性や接合性を向上させることができる。
【００４３】
図７は本発明の他の実施の形態である信号増幅部の斜視図である。前記信号増幅部は、信号を増幅する信号増幅素子２０１と、信号増幅素子に電力を供給するバイアス回路２０２と、信号の反射を防ぐための整合回路２０３とから構成されている。本発明の複合電子部品は抵抗成分とインダクタ成分で構成されている実施の形態に更に信号ラインのＤＣをカットするためのキャパシタ成分を１つの素子で構成している。
【００４４】
図２は本発明の他の実施の形態における抵抗とコイル及びコンデンサを直列回路で構成した複合電子部品の斜視図である。１１は誘電材料をプレス加工、押し出し法等を施して構成されている基体、１２は基体の上に設けられた導体膜で、導体膜１２は蒸着法やスパッタリング法によって基体１１上に形成される。１３は前記導体膜１の一部を覆うように設けた導体膜で、導体膜１３はめっき法によって導体膜１２の一部を覆うように形成される。１４は導体膜１２、導体膜１３に設けられた溝で、溝１４はレーザを導体膜１２及び導体膜１３に照射することによって形成される。１５は導体膜１２及び導体膜１３の溝１４を設けた部分に塗布された保護材であり、１６は溝１４を挟むように設けられた部分に加えてインダクタ部とコンデンサ部の間に設けられた端子電極である。実際に使用される回路の構成上３端子構造が好ましいため、本実施の形態では３端子構造としている。なお実施の形態のように２端子としてもよい。
【００４５】
以上のように構成された複合電子部品について、実施の形態と異なる部分について以下に詳細な説明をする。
【００４６】
溝１４について説明する。溝１４をヘリカル状とし、溝１４の間隔を変化させることで任意の抵抗値とインダクタンス値を作製することが可能である。またコンデンサは溝１４により帯状のギャップを形成することで作製することが可能であり、溝１４の幅を変化させることで任意の値のコンデンサを作製することが可能である。溝１４の幅が５０μｍを超える場合には、溝１４で形成するギャップを複数回重ねながら形成することで溝１４の深さを深くすることなく広いギャップの溝１４を形成できる。溝１４を浅くすることで基板への実装の際に素子が折れたりすることを抑止することが可能である。
【００４７】
以上のように構成された複合電子部品について、以下その製造方法について説明する。図１０は本発明の他の実施の形態における抵抗とコイル及びコンデンサを直列回路で構成した複合電子部品の製造方法を示す図である。まず、アルミナ等の誘電材料をプレス成形や押し出し法によって、基体１１を作製する。次にその基体１１全体にスパッタリング法などによって導体膜１２を形成する。スパッタリング法は、めっき法などで形成した場合に比較して基体１１の特性を劣化させることが少ない。すなわち、めっき法などの溶液を用いる場合では、導体膜１２を形成する際にめっき液中の溶液が基体１１の中に入り込み、基体１１の特性劣化を引き起こすことがある。そのためスパッタリング法で形成することが好ましい。次に導体膜１２の第１の領域にめっきレジスト１７を塗布し、その部分にめっきが形成されないようにする。次に基体１１全体に電気めっきをおこなうことで導体膜１３を形成する。次に基体１１全体を溶剤に浸漬し、めっきレジスト１７を除去する。なお、導体膜１３を導体膜１２の一部分にのみ形成する方法として、めっきレジスト１７を電気めっきしない部分に塗布することで行ったが、めっきを形成したい部分にのみパラジウムを塗布し、無電解めっきを行うことで形成しても良い。次に導体膜１２と導体膜１３を形成した基体１１にヘリカル状の溝１４をレーザ加工により形成する。以下レーザ加工について説明する。まず基体１１を回転装置に取り付け、基体１１を回転させ、基体１１の中央部１１ａにレーザを照射して導体膜１２、導体膜１３および基体１１を取り除きヘリカル状の溝を形成し、最後に帯状のギャップを形成する。測定を行いながら加工し、任意の測定値を示した時にレーザを停止することで精度よく任意の定数を設定できる。このときレーザは、ＹＡＧレーザ、エキシマレーザなどを用いることができる。溝１４の幅はレーザ光を絞るレンズを交換することで調整可能である。溝１４の深さは、レーザパワー、Ｑレートなどにより調整可能である。溝１４が深くなることで抗折強度が低下し、素体割れなどが発生することを防ぐため、レーザの焦点より１０μｍ以上下の領域で加工を行うことが好ましい。また導体膜１２、導体膜１３の構成材料によって、レーザの吸収率が異なるためレーザの種類（レーザの波長）は導体膜１２、導体膜１３の構成材料によって適宜選択することが好ましい。溝１４を形成した後に、溝１４を形成した部分（中央部１１ａ）に保護材１５を塗布し、乾燥させる。最後に端子電極１６にニッケル層やスズ層を積層することで、耐候性や接合性を向上させることができる。
【００４８】
図１及び図９において、抵抗とコイルを直列回路として構成した複合電子部品であり、誘電体からなる基体に酸化ルテニウム若しくはチタンを主成分とする導体膜１２と、導体膜１２の一部を覆うようにマスキングを施し、めっき法によって銅を主成分とする導体膜１３を順次成膜する。更に、抵抗部と直列にコイル部を形成するに当たり、レーザを用いて導体膜１２、導体膜１３にへリカル状に溝１４を形成する。その際に測定をしながらレーザの出力を調整することで高精度な抵抗値とインダクタンス値を得ることができる。
【００４９】
以上のように本実施の形態によれば、上記の構成により１個の素子で抵抗とコイルを直列として構成することが出来るので、送受信モジュール及び送受信回路を構成する基板の実装面積を狭小化することができる。
【００５０】
図２及び図１０において、抵抗とコイル及びコンデンサを直列回路として構成した複合電子部品であり、誘電体からなる基体に酸化ルテニウム若しくはチタンを主成分とする導体膜１２と、導体膜１２の一部を覆うようにマスキングを施し、めっき法によって銅を主成分とする導体膜１３を順次成膜する。また、抵抗部と直列にコイル部を形成するに当たり、レーザを用いて導体膜１２、導体膜１３にへリカル状に溝１４を形成し、更に抵抗部及びコイル部と直列になるように帯状に溝１４を形成することでコンデンサ部を形成する。その際に測定をしながらレーザの出力を調整することで高精度な抵抗値とインダクタンス値、キャパシタンス値を得ることができる。
【００５１】
以上のように本実施の形態によれば、上記の構成により1個の素子で抵抗とコイルとコンデンサを直列として構成することが出来るので、送受信モジュール及び送受信回路を構成する基板の実装面積を狭小化することができる。
【００５２】
なお、上述した実施の形態では、導体膜１２、１３の両方をヘリカル状に形成した例を示したが、導体膜１２をヘリカル状に形成することなく、所望の抵抗値に設定する場合は、導体膜１３のみをヘリカル状に形成するようにしてもよい。
【００５３】
また、上述した実施の形態では、導電膜１３の抵抗率が導体膜１２より小さい場合を示したが、導体膜１３の抵抗率が導体膜１２より大きくすることも可能である。この場合、少なくとも、導体膜１２をヘリカル状に形成すればよい。
【産業上の利用可能性】
【００５４】
本発明の複合電子部品及び無線回路モジュール並びに複合電子部の製造方法は、送受信モジュールを小型化できるところから、例えば携帯電話や携帯電子機器などへの利用が可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態における抵抗とコイルを直列回路で構成した複合電子部品の斜視図
【図２】本発明の他の実施の形態における抵抗とコイル及びコンデンサを直列回路で構成した複合電子部品の斜視図
【図３】本発明の実施の形態における抵抗とコイルを直列回路で構成した複合電子部品の断面図
【図４】携帯端末などに搭載可能な無線回路モジュールのブロック図
【図５】本発明の実施の形態における信号増幅部の斜視図
【図６】従来の技術における信号増幅部の斜視図
【図７】本発明の他の実施の形態における信号増幅部の斜視図
【図８】基体の側面図
【図９】本発明の実施の形態における抵抗とコイルを直列回路で構成した複合電子部品の製造方法を示す図
【図１０】本発明の他の実施の形態における抵抗とコイル及びコンデンサを直列回路で構成した複合電子部品の製造方法を示す図
【符号の説明】
【００５６】
１１    基体
１１ａ    中央部
１１ｂ    端部
１１ｃ    端部
１２    導体膜
１３    導体膜
１４    溝
１５    保護材
１６    端子電極
１７    めっきレジスト
１０１    ベースバンド部
１０２    周波数変換部
１０３    信号増幅部
１０４    フィルタ部
１０５    送受信切替部
１０６    アンテナ
２０１    信号増幅素子
２０２    バイアス回路
２０３    整合回路
２０４    コンデンサ
２０５    複合電子部品
【図１】
2007194992.tif 000003
【図２】
2007194992.tif 000004
【図３】
2007194992.tif 000005
【図４】
2007194992.tif 000006
【図５】
2007194992.tif 000007
【図６】
2007194992.tif 000008
【図７】
2007194992.tif 000009
【図８】
2007194992.tif 000010
【図９】
2007194992.tif 000011
【図１０】
2007194992.tif 000012