(57)【要約】【課題】優れた特性を有するシード層の形成を含む強誘電体キャパシタの製造方法、強誘電体キャパシタおよび強誘電体メモリ装置を提供する。【解決手段】第１電極２０、強誘電体膜３０および第２電極２２が積層された強誘電体キャパシタの製造方法であって、少なくとも強誘電体膜の材料が堆積される領域に、あらかじめ機能性薄膜（自己組織化膜３２ａ）が形成される工程を含む。機能性薄膜の形成工程は、前記領域に、化学吸着により分子を自己集積的に供給する成膜工程を有する。機能性薄膜３２ａは、強誘電体膜３０ａの成膜においてシード層として機能する。【選択図】図２
2007096346.tif 000002
【特許請求の範囲】
【請求項１】
第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第１電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、および
前記機能性薄膜上に強誘電体膜を形成する工程、を含む、強誘電体キャパシタの製造方法。
【請求項２】
請求項１において、
前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として機能する、強誘電体キャパシタの製造方法。
【請求項３】
請求項１または２において、
前記機能性薄膜は、その表面が前記強誘電体膜の材料に対して親和性を有する、強誘電体キャパシタの製造方法。
【請求項４】
請求項１において、
前記機能性薄膜はシード層の下地層として機能し、前記機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有する、強誘電体キャパシタの製造方法。
【請求項５】
請求項１〜４のいずれかにおいて、
前記機能性薄膜は、無機物質からなる、強誘電体キャパシタの製造方法。
【請求項６】
請求項５において、
前記機能性薄膜は、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成された無機物質からなる、強誘電体キャパシタの製造方法。
【請求項７】
請求項１〜４のいずれかにおいて、
前記機能性薄膜は、有機物質からなる、強誘電体キャパシタの製造方法。
【請求項８】
請求項７において、
前記強誘電体膜は、有機物質からなる、強誘電体キャパシタの製造方法。
【請求項９】
第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第１電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程であって、該機能性薄膜は、その表面が前記強誘電体膜の材料に対して親和性を有する材料から構成され、
前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、および
前記パターニングされた機能性薄膜上に、強誘電体膜を選択的に形成する工程、を含む、強誘電体キャパシタの製造方法。
【請求項１０】
請求項９において、
前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として機能する、強誘電体キャパシタの製造方法。
【請求項１１】
請求項９において、
前記機能性薄膜はシード層の下地層として機能し、該機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有する、強誘電体キャパシタの製造方法。
【請求項１２】
請求項９〜１１のいずれかにおいて、
前記機能性薄膜は、無機物質からなる、強誘電体キャパシタの製造方法。
【請求項１３】
請求項１２において、
前記機能性薄膜は、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成された無機物質からなる、強誘電体キャパシタの製造方法。
【請求項１４】
請求項９〜１１のいずれかにおいて、
前記機能性薄膜は、有機物質からなる、強誘電体キャパシタの製造方法。
【請求項１５】
請求項１４において、
前記強誘電体膜は、有機物質からなる、強誘電体キャパシタの製造方法。
【請求項１６】
第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第１電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、
前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、
前記機能性薄膜が形成された基体上に、強誘電体膜を全面的に形成する工程、および
前記強誘電体膜のうち、前記機能性薄膜が形成されない領域に存在する部分を選択的に除去して強誘電体膜をパターニングする工程、を含む、強誘電体キャパシタの製造方法。
【請求項１７】
請求項１６において、
前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として機能する、強誘電体キャパシタの製造方法。
【請求項１８】
請求項１６において、
前記機能性薄膜はシード層の下地層として機能し、該機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有する、強誘電体キャパシタの製造方法。
【請求項１９】
請求項１６〜１８のいずれかにおいて、
前記機能性薄膜は、無機物質からなる、強誘電体キャパシタの製造方法。
【請求項２０】
請求項１９において、
前記機能性薄膜は、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成された無機物質からなる、強誘電体キャパシタの製造方法。
【請求項２１】
請求項１６〜１８のいずれかにおいて、
前記機能性薄膜は、有機物質からなる、強誘電体キャパシタの製造方法。
【請求項２２】
請求項２１において、
前記強誘電体膜は、有機物質からなる、強誘電体キャパシタの製造方法。
【請求項２３】
請求項１〜請求項２２のいずれかに記載の製造方法によって形成された強誘電体キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタおよびその製造方法、特に強誘電体膜の成膜に特徴を有する製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、キャパシタ部分に強誘電体膜を用いてその自発分極によりデータを保持するものである。
【０００３】
強誘電体膜を成膜する際に、この膜のグレインサイズや膜の成長速度を制御する目的で、あらかじめシード層を形成する技術が知られている。例えば、ＰＺＴ（Ｐｂ（ＺｒＴｉ）Ｏ3）系の強誘電体材料を成膜する場合、シード層の有無で膜のグレインサイズおよびその均一性が異なる。すなわち、シード層がないと強誘電体膜のグレインサイズが大きくかつ不均一になるが、シード層を設けることでこのような傾向を抑制することができる。そして、グレインサイズが小さくかつ均一な強誘電体膜は、微細加工しても特性のバラツキが小さく、良好な強誘電体キャパシタを構成できる。また、シード層は、強誘電体膜のグレインサイズの制御や、強誘電体膜の特性への影響の点から、できるだけ膜厚が小さいことが要求される。
【０００４】
従来、シード層を形成する方法としては、スパッタ法あるいはゾル・ゲル法が知られている。しかし、スパッタ法によれば、シード層の膜厚を数ｎｍ程度まで薄くできるが、均一の膜を形成することが難しい。また、ゾル・ゲル法によれば、薄いシード層を得ることが難しい。このように、従来のスパッタ法およびゾル・ゲル法では、強誘電体膜のグレインサイズおよびその均一性の制御を充分に達成できるシード層を得ることは困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、優れた特性を有するシード層の形成を含む強誘電体キャパシタの製造方法および強誘電体キャパシタを提供することにある。
【課題を解決するための手段】
【０００６】
本発明にかかる製造方法は、第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
少なくとも前記強誘電体膜の材料が堆積される領域に、あらかじめ機能性薄膜が形成される工程を含み、
前記機能性薄膜の形成工程は、前記領域に、化学吸着により物質を自己集積的に堆積する成膜工程を有する。
【０００７】
この製造方法によれば、前記機能性薄膜は、化学吸着により物質を自己集積的に堆積する成膜方法によって形成され、この機能性薄膜は、物質が規則的に配列し、緻密で膜厚が小さくかつ均一である。
【０００８】
したがって、前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として用いることができる。また、前記機能性薄膜はシード層の下地層として用いることができ、この場合、機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有することができる。
【０００９】
前記機能性薄膜は、以下の構成をとることができる。これらの構成は本発明の他の態様の製造方法および本発明の強誘電体キャパシタに適用できる。
【００１０】
（１）前記機能性薄膜は、無機物質から構成できる。このような機能性薄膜は、例えば、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成することができる。
【００１１】
（２）前記機能性薄膜は、有機物質から構成できる。この場合、前記強誘電体膜として有機系の強誘電体を用いることができる。
【００１２】
さらに、本発明の製造方法は、以下の態様をとりうる。
【００１３】
（Ａ）本発明の製造方法は、第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第１電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、および
前記機能性薄膜上に強誘電体膜を形成する工程、を含む。
【００１４】
（Ｂ）本発明の製造方法は、第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第１電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程であって、該機能性薄膜は、その表面が前記強誘電体膜の材料に対して親和性を有する材料から構成され、
前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、および
前記パターニングされた機能性薄膜上に、強誘電体膜を選択的に形成する工程、を含む。
【００１５】
（Ｃ）本発明の製造方法は、第１電極、強誘電体膜および第２電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第１電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、
前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、
前記機能性薄膜が形成された基体上に、強誘電体膜を全面的に形成する工程、および
前記強誘電体膜のうち、前記機能性薄膜が形成されない領域に存在する部分を選択的に除去して強誘電体膜をパターニングする工程、を含む。
【００１６】
本発明にかかる強誘電体キャパシタは、本発明にかかる製造方法によって形成される。具体的には、本発明にかかる強誘電体キャパシタは、第１電極、機能性薄膜、強誘電体膜および第２電極を含み、
前記機能性薄膜は、少なくとも前記強誘電体膜が形成される領域に配置され、かつ、化学吸着により物質を自己集積的に堆積して形成された自己組織化膜である。
【００１７】
本発明にかかる強誘電体メモリ装置は、本発明の強誘電体キャパシタを含む。具体的には、本発明の強誘電体メモリ装置は、例えば、以下のタイプに適用できる。
【００１８】
（Ａ）トランジスタ形成領域を構成する基体を含み、該基体上に所定パターンで配置された前記強誘電体キャパシタを有する、蓄積容量型の強誘電体メモリ装置。
【００１９】
（Ｂ）半導体基板上に形成されたゲート絶縁層に前記キャパシタ構造が接続された、ＭＩＳトランジスタ型の強誘電体メモリ装置。
【００２０】
（Ｃ）前記強誘電体キャパシタからなるメモリセルがマトリクス状に配列され、
前記強誘電体キャパシタは、第１信号電極と、該第１信号電極と交差する方向に配列された第２信号電極と、少なくとも前記第１信号電極と前記第２信号電極との交差領域に配置された強誘電体膜と、を含む、強誘電体メモリ装置。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００２２】
［第１の実施の形態］
（強誘電体キャパシタ）
図１は、本発明にかかる強誘電体キャパシタを模式的に示す断面図である。強誘電体キャパシタＣ１００は、基体１００上に積層された、第１電極（下部電極）２０、シード層３２、強誘電体膜３０および第２電極（上電極）２２から構成されている。この強誘電体キャパシタＣ１００は、後述するように、各種の強誘電体メモリ装置に適用することができる。
【００２３】
ここで、シード層３２は、第１電極２０あるいは必要に応じて第１電極２０上に形成される下地層の上面に、化学吸着により分子を自己集積的に供給して形成された機能性薄膜（以下、これを「自己組織化膜」という）によって形成されている。シード層３２は、シード層３２上に形成される強誘電体膜３０のグレインサイズ、膜の成長速度、結晶性、配向性などを制御する機能を有する。したがって、シード層３２は、強誘電体膜３０の組成、結晶構造、配向性などを考慮して選択される。さらに、このような観点に加えて、シード層３２は、第１電極２０上に分子を自己集積的に吸着させ、化学的に結合させることにより形成される必要があるために、第１電極２０の表面あるいは下地層の表面に対して化学結合が可能な官能基を有する。シード層３２の材料としては、これらの点を満足すればよく、その具体例は後述する。
【００２４】
シード層３２は、分子などの物質が自発的に集合して化学吸着することにより形成される自己組織化膜から構成され、単分子層あるいはその累積層からなる。したがって、シード層３２の膜厚は、単分子層の累積数で制御でき、例えば１〜１０ｎｍの範囲とすることができる。また、シード層３２の膜質は、用いる分子の大きさや構造によって設計できる。
【００２５】
このような自己組織化膜からなるシード層３２は、分子が規則的に配列し、緻密で膜厚が小さくかつ均一であり、シード層としてきわめて良好な特性を有する。
【００２６】
（強誘電体メモリ装置の製造方法）
図２は、第１の実施の形態に係る強誘電体キャパシタの製造方法を模式的に示す断面図である。
【００２７】
（１）図２（Ａ）に示すように、基体１００上に、強誘電体キャパシタの第１電極（下部電極）のための電極膜２０ａを形成する。ここで、基体１００は、後述するように、例えばトランジスタの形成領域を含む構造など、強誘電体メモリ装置の種類によって異なる構造を有する。
【００２８】
電極膜２０ａの成膜方法としては、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、スパッタリング、真空蒸着、ＣＶＤなどを用いることができ、特にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）を適用することが好ましい。また、液相法としては、電解メッキ、無電解メッキなどを適用できる。
【００２９】
第１電極を構成する材料としては、たとえば、Ｉｒ，ＩｒＯｘ，Ｐｔ，Ｒｕ，ＲｕＯｘ，ＳｒＲｕＯｘ，ＬａＳｒＣｏＯｘを挙げることができる。
【００３０】
（２）ついで、図２（Ａ）に示すように、電極膜２０ａ上にシード層のための自己組織化膜３２ａを全面的に形成する。この工程では、電極膜２０ａの表面に自発的に吸着して該表面と化学結合ができる原料物質を電極膜２０ａの表面に供給することで、原料物質の自己組織能によって強固な自己組織化膜３２ａを容易に形成することができる。例えば、原料物質を溶液状態にし、これに電極膜２０ａが形成された基体１００を浸漬することで、あるいは気化しやすい原料物質の場合には、この原料物質と電極膜２０ａが形成された基体１００をチャンバ内に放置することで、自己組織化膜３２ａを容易に形成することができる。
【００３１】
あるいは、電極膜２０ａ上に下地層を形成し、この下地層上に自己組織化膜３２ａを形成してもよい。
【００３２】
金属の下地層（以下、「金属層」という）を形成する材料としては、たとえば、自己組織化膜の材料として硫黄化合物を用いる場合には、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）等が利用できる。金属層の膜厚は、この上に硫黄化合物を自己集積させて固定するための下地層であるため、一般に、１０〜２００ｎｍ程度の厚みがあればよい。金属層の形成方法としては、スパッタリング、蒸着、ＣＶＤ、無電解メッキ法等を用いることが可能である。なお、電極膜２０ａと金属層との密着性を高めるために、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）等で構成される中間層を設けてもよい。
【００３３】
（３）ついで、図２（Ｂ）に示すように、自己組織化膜３２ａ上に、全面的に強誘電体からなる連続膜３０ａ（以下、これを「強誘電体膜３０ａ」という）を形成する。
【００３４】
強誘電体膜３０ａの成膜方法としては、たとえば、ゾル・ゲル材料やＭＯＤ（Metal  Organic  Decomposition）材料を用いたスピンコート法やディッピング法、スパッタ法、ＭＯＣＶＤ法、レーザアブレーション法、ミストデポジション法などを挙げることができる。
【００３５】
強誘電体膜の材質は、特に限定されず、強誘電体性を示してキャパシタ絶縁膜として使用できればよく、その組成は任意のものを適用することができる。このような強誘電体としては、たとえば、ＰＺＴ（ＰｂＺｒZＴｉ1-ZＯ3）、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）、さらには、これらの材料にニオブ、ニッケル、マグネシウム等の金属を添加したもの等が適用できる。強誘電体としては、具体的には、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ），ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）またはマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ3）等を使用することができる。
【００３６】
ＭＯＣＶＤに用いられる強誘電体材料としては、ＰＺＴの場合、ＰｂについてはＰｂ（Ｃ2Ｈ5）4、（Ｃ2Ｈ5）3ＰｂＯＣＨ2Ｃ（ＣＨ3）3、Ｐｂ（Ｃ11Ｈ19Ｏ2）2等を、Ｚｒについては、Ｚｒ（ｎ−ＯＣ4Ｈ9）4、Ｚｒ（ｔ−ＯＣ4Ｈ9）4、Ｚｒ（Ｃ11Ｈ19O2）4、Ｚｒ（Ｃ11Ｈ19Ｏ2）4等を、ＴｉについてはＴｉ（ｉ−Ｃ3Ｈ7）4等をそれぞれ用い、ＳＢＴの場合、ＳｒについてはＳｒ（Ｃ11Ｈ10Ｏ2）2等を、ＢｉについてはＢｉ（Ｃ6Ｈ5）3等を、ＴａについてはＴａ（ＯＣ2Ｈ5）5等をそれぞれ用いることができる。
【００３７】
（４）ついで、図２（Ｃ）に示すように、強誘電体膜３０ａ上に、第２電極のための電極膜２２ａを形成する。この電極膜２２ａは、前述した第１電極のための電極膜２０ａと同様の材質および成膜方法を用いて形成することができる。
【００３８】
さらに、電極膜２２ａ上に所定パターンのレジスト層４０を形成する。このレジスト層４０をマスクとして、電極膜２２ａ、強誘電体膜３０ａ、自己組織化膜３２ａおよび電極膜２０ａを異方性のドライエッチングによって順次パターニングする。このエッチングにおいては、エッチャント５０は、基体１００に対して垂直な方向に印加された電界によって加速される。
【００３９】
ドライエッチング法としては、たとえば、反応性イオンエッチング（ＲＩＥ）、誘導結合型（ＩＣＰ）やエレクトロンサイクロトロン（ＥＣＲ）などの高密度プラズマエッチング、イオンミリング（イオンビームエッチング）などのいずれかの方法を用いることができ、特に物理的ならびに化学的な作用を融合してエッチング作用を促進できる高密度プラズマエッチングが好ましい。
【００４０】
ドライエッチングに用いられるエッチャントとしては、フッ素系ガスまたは塩素系ガスなどの反応性ガスを含む。また、エッチャントは、必要に応じて、他のガス、例えば、アルゴン、酸素を含むことができる。
【００４１】
以上の工程によって、基体１００上に所定パターンの強誘電体キャパシタＣ１００が形成される。この強誘電体キャパシタＣ１００は、図１に示すように、基体１００上の所定領域に順に積層された、第１電極（下部電極）２０、自己組織化膜からなるシード層３２、強誘電体膜３０および第２電極（上部電極）２２を有する。
【００４２】
本実施の形態によれば、以下の作用効果を有する。
【００４３】
（ａ）強誘電体膜３０ａの成膜前に自己組織化膜３２ａを形成することで、分子が規則的に配列した緻密で膜厚の小さいシード層３２を得ることができる。その結果、グレインサイズが小さくかつ均一で、強誘電体キャパシタとして安定した特性を有する強誘電体膜３０を形成することができる。
【００４４】
（ｂ）自己組織化膜３２ａは、高い温度を必要としない比較的簡易な方法、例えばディッピングなどの液相法や蒸着などの気相法によって形成することができる。
【００４５】
本発明においては、上記工程において、あるいは上記工程に代えて、以下の方法を用いることができる。
【００４６】
例えば、自己組織化膜を有機化合物によって形成する場合には、必要に応じて焼成を行うことで無機物質から成る自己組織化膜３２ａを形成できる。
【００４７】
また、上記の例では、電極膜２２ａ、強誘電体膜３０ａ、自己組織化膜３２ａおよび電極膜２０ａを、単一のレジスト層４０を用いたエッチングによりパターニングしたが、これに限定されない。例えば、各層ごとにパターニングしてもよいし、あるいは電極膜２０ａ、自己組織化膜３２ａおよび強誘電体膜３０ａを単一のレジスト層でパターニングした後、電極膜２２ａをパターニングしてもよい。
【００４８】
［第２の実施の形態］
（強誘電体キャパシタの製造方法）
図３は、第２の実施の形態に係る強誘電体キャパシタの製造方法を模式的に示す断面図である。
【００４９】
（１）図３（Ａ）に示すように、基体１００上に、強誘電体キャパシタの第１電極（下部電極）のための電極膜２０ａを形成する。電極膜２０ａは、第１の実施の形態で述べたものと同様な材料および成膜方法を採用できる。
【００５０】
（２）ついで、図３（Ａ）に示すように、電極膜２０ａ上にシード層のための自己組織化膜３２ａを全面的に形成する。この工程では、第１の実施の形態と同様の材料および成膜方法を採用することにより、電極膜２０ａの表面に吸着して該表面と化学結合ができる原料物質を電極膜２０ａの表面に供給することで、原料物質の自己組織能によって強固な自己組織化膜３２ａを容易に形成することができる。
【００５１】
（３）ついで、図３（Ｂ）に示すように、この工程では、第１の実施の形態と異なり、自己組織化膜３２ａをパターニングしてシード層３２を形成している。パターニングの方法としては、たとえば４００ｎｍ以下の波長の光を当てることで、自己組織化膜３２ａを構成する分子が分解反応を起こして除去される場合がある。このような光によるパターニングには、リソグラフィーで行われるマスク露光を適用することができる。あるいは、マスクを使用せずに、レーザ、電子線またはイオンビームなどによって直接的に自己組織化膜３２ａをパターニングしてもよい。
【００５２】
さらに、本実施の形態では、シード層３２は、後の工程で形成される強誘電体膜の材料に対して親和性を有する材質から形成されていることが望ましい。このような親和性を有することで、シード層３２上に強誘電体膜を選択的に形成することができる。
【００５３】
具体的には、電極膜２０ａの表面特性に選択性を付与する工程を行う。ここで、電極膜２０ａの表面特性に選択性を付与するとは、電極膜２０ａの表面の、該表面に堆積させるための材料に対してぬれ性等の表面特性の異なる領域を形成することである。
【００５４】
本実施の形態において、図３（Ｂ）に示すように、電極膜２０ａの表面に、強誘電体膜を形成するための材料に対して親和性を有する第１の領域３４と、第１の領域３４よりも強誘電体膜を形成するための材料に対して親和性の小さい第２の領域３６と、を形成する。そして、後続の工程で、この表面特性の差を利用し、各領域間での材料の堆積速度や基体との密着性における選択性により、第１の領域３４にはシード層３２が形成され、このシード層３２上に強誘電体キャパシタが選択的に形成される。
【００５５】
すなわち、後続の工程で、強誘電体膜を、例えば化学的気相成長法（ＣＶＤ法）、物理的気相成長法または液相法を適用して、第１の領域３４に選択的な堆積プロセスで形成することができる。この場合、シード層３２は、シード層としての機能の他に強誘電体膜３０の堆積に対して選択性を有するために、電極膜２０ａの表面より強誘電体膜の材料に対して高い親和性を有する。
【００５６】
本実施の形態では、電極膜２０ａの表面全面に自己組織化膜を形成してから、図３（Ａ），（Ｂ）に示すように、第２の領域３６で自己組織化膜を除去して、第１の領域３４にシード層３２を残す。
【００５７】
（４）ついで、図３（Ｃ）に示すように、シード層３２上に、選択的に強誘電体膜３０を形成する。
【００５８】
強誘電体膜３０を構成する強誘電体の組成、材料および成膜方法は、第１の実施の形態と同様のものを採用できる。
【００５９】
（５）ついで、図３（Ｄ）に示すように、強誘電体膜３０が形成された基体１００上に、第２電極のための電極膜を形成する。この電極膜は、前述した第１電極のための電極膜２０ａと同様の材質および成膜方法を用いて形成することができる。
【００６０】
さらに、電極膜上に所定パターンのレジスト層４０を形成する。このレジスト層４０をマスクとして、電極膜を異方性のドライエッチングによってパターニングして第２電極２２を形成する。
【００６１】
以上の工程によって、基体１００上に所定パターンの強誘電体キャパシタＣ１００が形成される。この強誘電体キャパシタＣ１００は、図１に示すように、基体１００上の所定領域に順に積層された、第１電極（下部電極）２０、自己組織化膜からなるシード層３２、強誘電体膜３０および第２電極（上部電極）２２を有する。
【００６２】
本実施の形態によれば、以下の作用効果を有する。
【００６３】
（ａ）強誘電体膜３０ａの成膜前に自己組織化膜３２ａを形成することで、分子が規則的に配列した緻密で膜厚の小さいシード層３２を得ることができる。その結果、グレインサイズが小さくかつ均一で、強誘電体キャパシタとして安定した特性を有する強誘電体膜を形成することができる。
【００６４】
（ｂ）自己組織化膜３２ａは、高温を必要としない比較的簡易な方法、例えばディッピングなどの液相法や蒸着などの気相法によって形成することができる。
【００６５】
（ｃ）シード層３２は、強誘電体膜３０の材料に対して親和性を有する材料から形成されているので、強誘電体膜３０を選択的に堆積させることができる。したがって、強誘電体膜３０のパターニングを行わなくともよく、その点で工程数を少なくできる。
【００６６】
本発明においては、上記工程においてあるいは上記工程に代えて、以下の方法を用いることができる。
【００６７】
例えば、自己組織化膜を有機化合物によって形成する場合には、必要に応じて焼成を行うことで有機成分を除去し、無機物質から成るシード層３２を形成できる。
【００６８】
また、自己組織化膜は、シード層として用いられるかわりに、シード層の下地層として用いられてもよい。その場合には、シード層に強誘電体膜の堆積選択性を付与することが好ましい。
【００６９】
［第３の実施の形態］
（強誘電体キャパシタの製造方法）
図４および図５は、第３の実施の形態に係る強誘電体キャパシタの製造方法を模式的に示す断面図である。
【００７０】
（１）図４（Ａ）に示すように、基体１００上に、強誘電体キャパシタの第１電極（下部電極）のための電極膜２０ａを形成する。電極膜２０ａは、第１の実施の形態で述べたものと同様な材料および成膜方法を採用できる。
【００７１】
（２）ついで、図４（Ａ）に示すように、電極膜２０ａ上にシード層のための自己組織化膜３２ａを全面的に形成する。この工程では、第１の実施の形態と同様に、電極膜２０ａの表面に吸着して該表面と化学結合ができる原料物質を電極膜２０ａの表面に供給することで、原料物質の自己組織能によって強固な自己組織化膜３２ａを容易に形成することができる。
【００７２】
（３）ついで、図４（Ｂ）に示すように、この工程では、第１の実施の形態と異なり、自己組織化膜３２ａをパターニングしてシード層３２を形成している。パターニングの方法としては、第２の実施の形態に記載したと同様の方法を採用できる。
【００７３】
本実施の形態で用いられる自己組織化膜は、第１の実施の形態で記載したのと同様ものを採用できる。
【００７４】
さらに、本実施の形態では、シード層３２は、後の工程で形成される強誘電体膜の材料に対して親和性を有する材質から形成されていてもよい。この場合、第２の実施の形態のように、シード層３２上に強誘電体膜を選択的に堆積することができる程度まで、親和性が高い必要はない。
【００７５】
（４）ついで、図４（Ｃ）に示すように、シード層３２が形成された基体１００上に、全面的に強誘電体膜３０ａを形成する。強誘電体膜３０ａを構成する強誘電体の組成、材料および成膜方法は、第１の実施の形態と同様のものを採用できる。
【００７６】
この工程では、強誘電体膜３０ａは、シード層３２上に形成された第１の強誘電体膜部分３０ａ１と、シード層３２が存在しない領域に形成された第２の強誘電体膜部分３０ａ２とを有する。そして、第１の強誘電体膜部分３０ａ１は、シード層３２の影響によってグレインサイズおよびその均一性が制御された、強誘電体キャパシタに適した膜質を有する。一方、第２の強誘電体膜部分３０ａ２は、シード層の影響を受けずに形成されたのでグレインサイズおよびその均一性が制御されておらず、第１の強誘電体膜部分３０ａ１と異なる膜質、例えばグレインサイズ、グレインの均一性、結晶構造などが異なる膜質を有する。
【００７７】
したがって、第１の強誘電体膜部分３０ａ１と第２の強誘電体膜部分３０ａ２とでは、例えばエッチングレートや薬液に対する溶解度が異なり、後のパターニング工程で強誘電体膜３０の加工が容易となる。
【００７８】
（５）ついで、図５（Ａ）に示すように、強誘電体膜３０ａ上に所定パターンのレジスト層４０を形成する。レジスト層４０は、強誘電体膜３０ａの第１の強誘電体膜部分３０ａ１に対応したパターンを有する。
【００７９】
（６）ついで、図５（Ｂ）に示すように、レジスト層４０をマスクとして、エッチャント５０を用いて強誘電体膜３０ａを異方性ドライエッチングによってパターニングし、強誘電体膜３０を形成する。あるいは、第１の強誘電体膜部分３０ａ１と第２の強誘電体膜部分３０ａ２とで溶解度が異なるエッチング液を用いて、第２の強誘電体膜部分３０ａ２を除去してもよい。
【００８０】
（７）ついで、図５（Ｃ）に示すように、レジスト層４０をマスクとして、エッチャント５２を用いて電極膜２０ａを異方性ドライエッチングによってパターニングし、第１電極２０を形成する。
【００８１】
（８）ついで、第２電極のための電極膜を形成する。この電極膜は、第１の実施の形態で述べた第１電極のための電極膜２０ａと同様の材質および成膜方法を用いて形成することができる。さらに、第１電極と同様にリソグラフィーおよびエッチングによって電極膜をパターニングして第２電極を形成する。
【００８２】
以上の工程によって、基体１００上に所定パターンの強誘電体キャパシタＣ１００が形成される。この強誘電体キャパシタＣ１００は、図１に示すように、基体１００上の所定領域に順に積層された、第１電極（下部電極）２０、自己組織化膜からなるシード層３２、強誘電体膜３０および第２電極（上部電極）２２を有する。
【００８３】
本実施の形態によれば、以下の作用効果を有する。
【００８４】
（ａ）強誘電体膜３０ａの成膜前に自己組織化膜３２ａを形成することで、分子が規則的に配列した緻密で膜厚の小さいシード層３２を得ることができる。その結果、グレインサイズが小さくかつ均一で、強誘電体キャパシタとして安定した特性を有する強誘電体膜を形成することができる。
【００８５】
（ｂ）自己組織化膜３２ａは、高温を必要としない比較的簡易な方法、例えばデッピングなどの液相法や蒸着などの気相法によって形成することができる。
【００８６】
（ｃ）シード層３２が形成された領域とシード層が形成されていない領域とで、膜質の異なる第１の強誘電体膜部分３０ａ１と第２の強誘電体膜部分３０ａ２とが形成される。そのため、第１の強誘電体膜部分３０ａ１と第２の強誘電体膜部分３０ａ２とでは、例えばエッチングレートや薬液に対する溶解度が異なり、後のパターニング工程で強誘電体膜３０の加工を容易に行うことができる。
【００８７】
本発明においては、上記工程においてあるいは上記工程に代えて、以下の方法を用いることができる。
【００８８】
例えば、自己組織化膜３２ａを有機化合物によって形成する場合には、必要に応じて焼成を行うことで有機成分を除去し、無機物質から成るシード層３２を形成できる。
【００８９】
また、自己組織化膜は、シード層として用いられるかわりに、シード層の下地層として用いられてもよい。その場合には、シード層に強誘電体膜の堆積選択性を付与することが好ましい。
【００９０】
以上の第１〜第３の実施の形態においては、強誘電体膜の強誘電体として有機物質を用いる場合には、強誘電体膜の成膜工程において高い温度を必要としないので、この場合には自己組織化膜３２ａとして有機物質を用いることができる。
【００９１】
［第４の実施の形態］
本発明の強誘電体メモリ装置は、上記強誘電体キャパシタＣ１００を含んで形成され、以下に示す各種の態様を取りうる。
【００９２】
（第１の強誘電体メモリ装置）
図６は、第１の強誘電体メモリ装置１０００を模式的に示す断面図である。この強誘電メモリ装置１０００は、強誘電体メモリ装置の制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が第１〜第３の実施の形態で述べた基体１００に相当する。
【００９３】
基体１００は、半導体基板１０にトランジスタ１２を有する。トランジスタ１２は、公知の構成を適用でき、薄膜トランジスタ（ＴＦＴ）、あるいはＭＯＳＦＥＴを用いることができる。図示の例ではＭＯＳＦＥＴを用いており、トランジスタ１２は、ドレインおよびソース１４、１６と、ゲート電極１８とを有する。ドレインおよびソースの一方１４には電極１５が形成され、ドレインおよびソースの他方１６にはプラグ電極２６が形成されている。プラグ電極２６は、必要に応じてバリア層を介して強誘電体キャパシタＣ１００の第１電極２０に接続されている。そして、各メモリセルは、ＬＯＣＯＳあるいはトレンチアイソレーションなどの素子分離領域１７によって分離されている。トランジスタ１２などが形成された半導体基板１０上には、酸化シリコンなどの絶縁物からなる層間絶縁膜１９が形成されている。
【００９４】
以上の構成において、強誘電体キャパシタＣ１００より下の構造体が基体１００であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板１０に形成されたトランジスタ１２、電極１５，２６、層間絶縁層１９などを有する構造体からなる。このような基体１００上に、第１電極２０、自己組織化膜からなるシード層３２、強誘電体膜３０および第２電極２２が積層された強誘電体キャパシタＣ１００が形成されている。
【００９５】
この強誘電体メモリ装置１０００は、ＤＲＡＭセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図７および図８に示すように、トランジスタと強誘電体キャパシタにより構成される。
【００９６】
図７は、メモリセルが１つのトランジスタ１２と１つの強誘電体キャパシタＣ１００とを有する、いわゆる１Ｔ１Ｃセル方式を示す。このメモリセルは、ワード線ＷＬとビット線ＢＬとの交点に位置し、強誘電体キャパシタＣ１００の一端は、ビット線ＢＬとの接続をオン・オフするトランジスタ１２を介してビット線に接続される。また、強誘電体キャパシタＣ１００の他端は、プレート線ＰＬと接続されている。そして、トランジスタ１２のゲートはワード線ＷＬに接続されている。ビット線ＢＬは、信号電荷を増幅するセンスアンプ２００に接続されている。
【００９７】
以下に、１Ｔ１Ｃセルにおける動作の例を簡単に説明する。
【００９８】
読み出し動作においては、ビット線ＢＬを０Ｖに固定した後、ワード線ＷＬに電圧を印加し、トランジスタ１２をオンする。その後、プレート線ＰＬを０Ｖから電源電圧ＶCC程度まで印加することにより、強誘電体キャパシタＣ１００に記憶した情報に対応した分極電荷量がビット線ＢＬに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ２００で増幅することにより、記憶情報をＶCCまたは０Ｖの２つの情報として読み出すことができる。
【００９９】
書き込み動作においては、ワード線ＷＬに電圧を印加し、トランジスタ１２をオン状態にした後、ビット線ＢＬ−プレート線ＰＬ間に電圧を印加し、強誘電体キャパシタＣ１００の分極状態を変更し決定する。
【０１００】
図８は、２つのトランジスタ１２と２つの強誘電体キャパシタＣ１００とを有する、いわゆる２Ｔ２Ｃセルを示す図である。この２Ｔ２Ｃセルは、前述した１Ｔ１Ｃセルを２個組み合わせて、相補型の情報を保持する構造を有する。すなわち、２Ｔ２Ｃセルでは、センスアンプ２００への２つの差動入力として、相補型にデータを書き込んだ２つのメモリセルから相補信号を入力し、データを検出する。このため、２Ｔ２Ｃセル内の２つの強誘電体キャパシタＣ１００，Ｃ１００は同じ回数の書き込みが行われるため、強誘電体キャパシタＣ１００の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
【０１０１】
（第２の強誘電体メモリ装置）
図９および図１０は、ＭＩＳトランジスタ型メモリセルを有する強誘電体メモリ装置２０００を示す。この強誘電体メモリ装置２０００は、ゲート絶縁層１３に強誘電体キャパシタＣ１００を直接接続する構造を有する。具体的には、半導体基板１０にソースおよびドレイン１４，１６が形成され、さらに、ゲート絶縁層１３上には、フローティングゲート電極（第１電極）２０、自己組織化膜からなるシード層３２、強誘電体膜３０およびゲート電極（第２電極）２２が積層された強誘電体キャパシタＣ１００が接続されている。この強誘電体メモリ装置２０００においては、半導体基板１０、ソース，ドレイン１４，１６およびゲート絶縁層１３が、第１の実施の形態で述べた基体１００に相当する。
【０１０２】
また、この強誘電体メモリ装置２０００は、図１０に示すように、ワード線ＷＬは各セルのゲート電極２２に接続され、ドレインはビット線ＢＬに接続されている。この強誘電体メモリ装置においては、データの書き込み動作は、選択するセルのワード線ＷＬとウェル（ソース）間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線ＷＬを選択し、選択セルのビット線ＢＬに接続したセンスアンプ２００によって各トランジスタを流れる電流量を検出することで行われる。
【０１０３】
（第３の強誘電体メモリ装置）
図１１は、第３の強誘電体メモリ装置を模式的に示す図であり、図１２は、メモリセルアレイの一部を拡大して示す平面図であり、図１３は、図１２のＡ−Ａ線に沿った断面図である。平面図において、（  ）内の数字は最上層より下の層を示す。
【０１０４】
この例の強誘電体メモリ装置３０００は、図１１に示すように、メモリセル１２０が単純マトリクス状に配列されたメモリセルアレイ１００Ａと、メモリセル（強誘電体キャパシタＣ１００）１２０に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第１信号電極（第１電極）２０を選択的に制御するための第１駆動回路１５０と、第２信号電極（第２電極）２２を選択的に制御するための第２駆動回路１５２と、センスアンプなどの信号検出回路（図示せず）とを含む。
【０１０５】
メモリセルアレイ１００Ａは、行選択のための第１信号電極（ワード線）２０と、列選択のための第２信号電極（ビット線）２２とが直交するように配列されている。すなわち、Ｘ方向に沿って第１信号電極２０が所定ピッチで配列され、Ｘ方向と直交するＹ方向に沿って第２信号電極２２が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第１信号電極がビット線、第２信号電極がワード線でもよい。
【０１０６】
本実施の形態に係るメモリセルアレイ１００Ａは、図１２および図１３に示すように、絶縁性の基体１００上に、第１信号電極２０、自己組織化膜によって構成されたシード層３２、強誘電体膜３０および第２信号電極２２が積層され、第１信号電極２０，強誘電体層３０および第２信号電極２２によって強誘電体キャパシタ１２０が構成される。すなわち、第１信号電極２０と第２信号電極２２との交差領域において、それぞれ強誘電体キャパシタ１２０からなるメモリセルが構成されている。
【０１０７】
また、強誘電体膜３０と第２信号電極２２とからなる積層体の相互には、基体１００および第１信号電極２０の露出面を覆うように、誘電体層３８が形成されている。この誘電体層３８は、強誘電体膜３０に比べて小さい誘電率を有することが望ましい。このように強誘電体膜３０および第２信号電極２２からなる積層体の相互間に、強誘電体膜３０より誘電率の小さい誘電体層３８を介在させることにより、第１，第２信号電極２０，２２の浮遊容量を小さくすることができる。その結果、強誘電体メモリ装置３０００における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
【０１０８】
次に、強誘電体メモリ装置３０００における書き込み，読み出し動作の一例について述べる。
【０１０９】
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「Ｖ0」が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【０１１０】
書き込み動作においては、‘１’の書き込みの場合は、選択セルのキャパシタに「−Ｖ0」の電圧が印加される。‘０’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
【０１１１】
以上、蓄積容量型、ＭＩＳトランジスタ型および単純マトリクス型の強誘電体メモリ装置の例について述べたが、本発明の強誘電体メモリ装置はこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。要するに、本発明の強誘電体メモリ装置は、少なくとも第１電極と強誘電体膜とが積層された構造を有するものに適用できる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１の実施の形態にかかる強誘電体キャパシタを模式的に示す断面図である。
【図２】（Ａ）〜（Ｃ）は、本発明の強誘電体キャパシタの製造方法を適用した第１の実施の形態の工程を模式的に示す断面図である。
【図３】（Ａ）〜（Ｄ）は、本発明の強誘電体キャパシタの製造方法を適用した第２の実施の形態の工程を模式的に示す断面図である。
【図４】（Ａ）〜（Ｃ）は、本発明の強誘電体キャパシタの製造方法を適用した第３の実施の形態の工程を模式的に示す断面図である。
【図５】（Ａ）〜（Ｃ）は、本発明の強誘電体キャパシタの製造方法を適用した第３の実施の形態の工程を模式的に示す断面図である。
【図６】本発明にかかる強誘電体メモリ装置が適用された蓄積容量型の強誘電体メモリ装置を模式的に示す断面図である。
【図７】図６に示す強誘電体メモリ装置を適用した１Ｔ１Ｃ方式のメモリセルを示す図である。
【図８】図６に示す強誘電体メモリ装置を適用した２Ｔ２Ｃ方式のメモリセルを示す図である。
【図９】本発明にかかる強誘電体メモリ装置が適用されたＭＩＳトランジスタ型の強誘電体メモリ装置を模式的に示す断面図である。
【図１０】図９に示す強誘電体メモリ装置を適用したメモリセルを示す図である。
【図１１】本発明にかかる強誘電体メモリ装置が適用された、メモリセルが単純マトリクス状に配列された強誘電体メモリ装置を模式的に示す図である。
【図１２】図１１に示す強誘電体メモリ装置のメモリセルアレイを示す平面図である。
【図１３】図１２のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【符号の説明】
【０１１３】
１０  半導体基板、  １２  トランジスタ、  １４，１６  ソース，ドレイン、  １９  層間絶縁膜、  ２０  第１電極（下部電極，フローティングゲート電極，第１信号電極）、  ２０ａ  電極膜、  ２２  第２電極（上部電極，ゲート電極，第２信号電極）、  ３０，３０ａ，  強誘電体膜、  ３０ａ１，３０ａ２  強誘電体膜部分、  ３２  シード層、  ４０  レジスト層、  １００  基体、  １００Ａ  メモリセルアレイ、  １２０  メモリセル（強誘電体キャパシタ）、  Ｃ１００  強誘電体キャパシタ、  １０００，２０００，３０００  強誘電体メモリ装置
【図１】
2007096346.tif 000003
【図２】
2007096346.tif 000004
【図３】
2007096346.tif 000005
【図４】
2007096346.tif 000006
【図５】
2007096346.tif 000007
【図６】
2007096346.tif 000008
【図７】
2007096346.tif 000009
【図８】
2007096346.tif 000010
【図９】
2007096346.tif 000011
【図１０】
2007096346.tif 000012
【図１１】
2007096346.tif 000013
【図１２】
2007096346.tif 000014
【図１３】
2007096346.tif 000015