(57)【要約】【課題】シリアル通信の線数を増やさず、また制御信号の精度にも影響を与えず、制御信号量を増やすことのできる画像形成装置を提供する。【解決手段】制御信号を生成する制御部１０１と、制御部の制御信号をシリアルデータとして同期クロックの立下りで送信する第一の送信部１０３、５０１と、制御部の制御信号をシリアルデータとして同期クロックの立ち上がりで送信する第二の送信部１０７、５０２と、第一の送信部の出力と前記第二の送信部の出力を同期クロックの半クロック毎に切り換えて出力する切換え手段５０３−１と、切換え手段の出力を転送する通信線５０４と、第一の送信部から通信線を介して転送されたシリアルデータを同期クロックの立上がりで受信する第一の受信部５０５と、第二の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立ち下がりで受信する第二の受信部５０６と、を備えた画像形成装置。【選択図】図１
2007096660.tif 000002
【特許請求の範囲】
【請求項１】
制御信号を生成する制御部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立下りで送信する第一の送信部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立ち上がりで送信する第二の送信部と、
前記第一の送信部の出力と前記第二の送信部の出力を前記同期クロックの半クロック毎に切り換えて出力する切換え手段と、
前記切換え手段の出力を転送する通信線と、
前記第一の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立上がりで受信する第一の受信部と、
前記第二の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立ち下がりで受信する第二の受信部と、
を備えたことを特徴とする画像形成装置。
【請求項２】
制御信号を生成する制御部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立下りで送信する第一の送信部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立ち上がりで送信する第二の送信部と、
前記第一の送信部の出力と前記第二の送信部の出力を前記第一の送信部または第二の送信部の転送動作に合わせて切り換え出力する切換え手段と、
前記切換え手段の出力を転送する通信線と、
前記第一の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立上がりで受信する第一の受信部と、
前記第二の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立ち下がりで受信する第二の受信部と、
を備えたことを特徴とする画像形成装置。
【請求項３】
請求項１または２に記載の画像形成装置において、
前記制御部で生成される信号の変化する最小時間よりも、前記第一、第二の送信部の転送の繰り返し周期が小さく設定されていることを特徴とする画像形成装置。
【請求項４】
請求項１または２に記載の画像形成装置において、
前記第一、第二の送信部は前記制御部の信号変化のタイミングに無関係に転送を開始することを特徴とする画像形成装置。
【請求項５】
請求項１に記載の画像形成装置において、
前記第一、第二の送信部は前記制御部の予め決められた複数信号を同一のタイミングで取り込み、転送することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メカトロなどの制御信号をシリアル通信によって転送して制御を行う画像形成装置に関し、特にシリアル通信の各データ線当たりの、制御信号量の増大に関するものである。
【背景技術】
【０００２】
従来のシリアル通信によるメカトロ制御の手法には、装置全体のメイン制御部から各ブロックの制御信号生成部の間をシリアル通信にしてコマンドデータまたはタイミングデータとして転送している。そして、各ブロックの制御信号生成部はシリアル通信で受信したデータを元に制御信号を生成して制御を行うものがある。また、メイン制御部から各ブロックの制御部をバス接続して、各ブロックの制御信号をシリアル通信で転送して装置全体を制御するものがある（特許文献１）。
【０００３】
以下、図６により従来のシリアル通信によるメカトロ制御装置について説明する。図６は従来の画像形成装置の要部構成を示したブロック図である。
【０００４】
図６において、１０１はメイン制御部で、ＣＰＵ１０１ａ、ＲＯＭ１０１ｂ、ＲＡＭ１０１ｃ、周辺ブロック（タイマー、割込み等）１０１ｄで構成される。ＣＰＵ１０１ａはＲＯＭ１０１ｂ内部の制御プログラムを順次読み出して実行する。このときのワークメモリとしてＲＡＭ１０１ｃを使用する。
【０００５】
１０２はモータ制御部で１０２ａはＤＣモータ制御、１０２ｂはステッピングモータ制御を行う信号を生成する。
【０００６】
図７にＤＣモータの制御信号を示す。図７において、ｐｅｒｉｏｄ＿ｔｉｍｅとｌｏｗ＿ｔｉｍｅを予めＣＰＵ１０１ａから設定しておいてモータを回転させたいタイミングでＯＮをＨｉｇｈにすることで、図７に示す駆動パルスを生成する。そしてＯＮをＬｏｗにすることで駆動パルス出力を停止する。
【０００７】
図８にステッピングモータの制御信号を示す。図８において、パルスパターンＡ、ＥＡ、Ｂ、ＥＢ及び、パルス周期ｐｅｒｉｏｄを予めＣＰＵ１０１ａから設定しておく。また、加速度や目標速度を設定して加減速制御を行うものや、パルス数を指定して移動距離制御を行うものもある。そしてＯＮ信号をＨｉｇｈにすることで図８に示す駆動パルスを生成する。
【０００８】
１０３はシリアル制御部で前記モータ制御部１０２の出力信号をシリアルデータに変換して出力する。１０３ａはモータ制御部１０２から入力されるパラレル信号をシリアル信号に変換するパラシリ変換部で、１０３ｂはシリアルデータをシリアル送信ライン１０４に送る送信部である。
【０００９】
１０４はシリアル通信線で、データ線とクロック線で構成される。クロック線はデータ線の同期クロックを伝える線で受信側はこのクロック線のクロック同期でデータを受信する。
【００１０】
図９はシリアル送信ライン１０４上のシリアルデータの１セットの通信フォーマットで、ＣＰＵ１０１ａから指定された時間間隔で１セットの通信を繰り返す。
【００１１】
１０５はシリアル通信の受信側で、シリアルデータ受信部１０５ａで受信し、シリパラ変換部１０５ｂでシリアルデータをパラレルデータに変換する。１０５ｃは信号出力部でパラレルデータをモータの制御信号として出力し制御信号１０６を制御する。
【００１２】
１０７、１０８、１０９、１１０は、１０３〜１０６と同様の構成で、制御信号１１０を制御するためのものである。
【特許文献１】特開平１０−１９０９００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来は制御する信号が増えれば、シリアル通信の線数および送信部と受信部を増やして対応している。しかしながらＤＣモータやステッピングモータの駆動信号を送信するためにシリアル通信の転送レートを比較的高くしているため、放射ノイズが出易くなる可能性があった。
【００１４】
本発明は、このような状況のもとでなされたもので、シリアル通信の線数を増やさず、また制御信号の精度にも影響を与えず、制御信号量を増やすことのできる画像形成装置を提供することを課題とするものである。
【課題を解決するための手段】
【００１５】
前記課題を解決するため、本発明では、画像形成装置を次の（１）、（２）のとおりに構成する。
【００１６】
（１）制御信号を生成する制御部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立下りで送信する第一の送信部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立ち上がりで送信する第二の送信部と、
前記第一の送信部の出力と前記第二の送信部の出力を前記同期クロックの半クロック毎に切り換えて出力する切換え手段と、
前記切換え手段の出力を転送する通信線と、
前記第一の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立上がりで受信する第一の受信部と、
前記第二の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立ち下がりで受信する第二の受信部と、
を備えた画像形成装置。
【００１７】
（２）制御信号を生成する制御部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立下りで送信する第一の送信部と、
前記制御部の制御信号をシリアルデータとして同期クロックの立ち上がりで送信する第二の送信部と、
前記第一の送信部の出力と前記第二の送信部の出力を前記第一の送信部または第二の送信部の転送動作に合わせて切り換え出力する切換え手段と、
前記切換え手段の出力を転送する通信線と、
前記第一の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立上がりで受信する第一の受信部と、
前記第二の送信部から前記通信線を介して転送されたシリアルデータを同期クロックの立ち下がりで受信する第二の受信部と、
を備えた画像形成装置。
【発明の効果】
【００１８】
本発明によれば、シリアル通信の線数を増やさず、また制御信号の精度にも影響を与えず、制御信号量を増やすことができる。
【発明を実施するための最良の形態】
【００１９】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００２０】
図１は実施例１である“画像形成装置”の要部構成を示すブロック図である。図６の従来例と同等部分には同じ番号を付け、その説明は省略する。
【００２１】
５０１はシリアルＩＯ制御部１０３のシリアル送信データを同期クロック（転送クロック、シリアル通信クロックともいう）の立下り同期に変換する同期変換部である。
【００２２】
５０２はシリアルＩＯ制御部１０７のシリアル送信データを同期クロックの立上り同期に変換する同期変換部である。通常シリアルＩＯ制御部１０７の出力は同期クロックの立上り同期なのでここでは何もしない。
【００２３】
５０３−１はシリアル送信データ切替部で、同期クロックの状態に応じてシリアル通信線５０４に出力するデータを切り換える。同期クロックがＨｉｇｈの場合は立上り同期に変換されているシリアルＩＯ制御部１０７のシリアルデータを出力し、Ｌｏｗの場合は立下り同期に変換されているシリアルＩＯ制御部１０３のシリアルデータを出力する。
【００２４】
シリアル通信線５０４はシリアル通信線１０４（図６）と同様にデータ線とクロック線で構成される。図２にシリアル通信線５０４のシリアルデータの１セットの通信フォーマットを示す。図２のａ０〜ａ７は１０３のシリアルデータで、ｂ０〜ｂ７は１０７のシリアルデータである。
【００２５】
５０５は同期クロックの立上りでシリアル通信データを１ビット受信するための立上り同期変換部である。通常受信部１０５ａは立上り同期なのでここでは何もしない。
【００２６】
５０６は同期クロックの立下りでシリアル通信データを１ビット受信するための立下り同期変換部である。図中に示してない受信部１０９ａは立下り同期部５０６の１ビット受信後の次の立上りで受信する。
【００２７】
図３で本実施例の動作を説明する。
Ａの信号はシリアルＩＯ制御部１０３の送信データで、例えば０ｘ１２（１６進法の１２）を送信している状態を示す。スタートビットに続きビット７〜ビット０、ストップビットの順に出力される。
【００２８】
Ｂは立下り同期変換部５０１の出力信号で、信号Ａの１／２クロックディレイの信号となっている。
【００２９】
Ｅの信号はシリアルＩＯ制御部１０７の送信データで、例えば０ｘ３４を送信している状態を示す。スタートビットに続きビット７〜ビット０、ストップビットの順に出力される。
【００３０】
Ｄは立上り同期変換部５０２の出力信号で、信号Ｅと同じ信号である。
【００３１】
Ｃは切替部５０３−１の出力信号で、同期クロックの状態に応じて、信号Ｂもしくは信号Ｄのいずれかを選択して出力する。クロックがＨｉｇｈの時信号Ｄを、Ｌｏｗの時信号Ｂを出力する。
以上が送信側の動作である。
【００３２】
受信側は信号Ｃを受信して立上り同期変換部５０５で、同期クロックの立上り同期でデータを受信して信号Ｆを生成する。また、立下り同期変換部５０６で、シリアル通信クロックの立下り同期でデータを受信して信号Ｇを生成する。
【００３３】
その後、信号Ｆはシリアル受信部１０５に入力されて制御信号１０６に変換される。同様に信号Ｇはシリアル受信部１０９に入力されて制御信号１１０に変換される。
【００３４】
このように、シリアル通信線５０４の送信部と受信部に立上り同期変換部と立下り同期変換部と切替部を接続することで、２個のシリアル通信を見かけ上同時に同一シリアル通信線で行うことが可能となる。
【００３５】
以上説明したように、本実施例によれば、通信線の増加無し、同期クロックの増加無しで、制御信号数（量）を増加させることが可能となる。
【実施例２】
【００３６】
図４は実施例２である“画像形成装置”の要部構成を示すブロック図である。実施例１と同等部分には同じ番号を付け、その説明は省略する。
【００３７】
８０１はシリアル通信レート切替を行うレート切替部である。モータ制御部の制御信号の監視を行い、制御信号の変化時間が定常時のシリアル通信の１セット通信間隔よりも長い場合は、シリアル制御部１０３の信号のみ出力する。制御信号の変化時間が定常時のシリアル通信の１セット通信間隔より短くなった場合はシリアル制御部１０３および１０７の両方を出力するようにする。
【００３８】
図５に通信レートの切り替わり時のシリアルデータのようすを示す。図中の始めの１セットはシリアル制御１０３の出力のみからデータが転送されている。
【００３９】
ストップビットの後レートが切り替わりスタートビットからシリアル制御部１０３および１０７のデータの転送を開始している。
【００４０】
この場合、各シリアル制御部から出力されるデータビット長を半分にし、同期変換部のクロックの周期を半分にしているため、１セットの通信時間が半分になっている。また、シリアルデータ切替部５０３−２は、送信部１０３または送信部１０７の転送動作に合わせて送信部１０３または送信部１０７のデータの転送ができるよう切り換え出力している。
【００４１】
立下り同期変換部５０１、立上がり同期変換部５０２、立上がり同期変換部５０５、立上がり同期変換部５０６の動作は実施例１と同様である。つまり、シリアル通信線５０４を転送された信号は，立上がり同期変換部５０５、立下り同期変換部５０６で自動的に振り分けられ、受信される。
【００４２】
このように制御することにより、モータ制御部１０２の制御信号の変化周期が高くなっても制御信号に遅れを作ることが無くなる。
【００４３】
以上説明したように、本実施例によれば、通信線の増加無し、制御信号数（量）を増加させることが可能となる。またシリアル制御部１０３および１０７の信号を互いに独立に転送することができる。
【図面の簡単な説明】
【００４４】
【図１】実施例１の要部構成を示すブロック図
【図２】実施例１のシリアル通信フォーマット図
【図３】実施例１の動作説明図
【図４】実施例２の要部構成を示すブロック図
【図５】実施例２の動作説明図
【図６】従来例の要部構成を示すブロック図
【図７】従来例のＤＣモータ制御信号図
【図８】従来例のステッピングモータ制御信号図
【図９】従来例のシリアル通信フォーマット図
【符号の説明】
【００４５】
１０３  シリアルＩＯ制御部
１０７  シリアルＩＯ制御部
５０１  立下り同期変換部
５０２  立上り同期変換部
５０３−１  シリアルデータ切替部
５０４  シリアルデータ通信線
５０５  立上り同期変換部
５０６  立下り同期変換部
【図１】
2007096660.tif 000003
【図２】
2007096660.tif 000004
【図３】
2007096660.tif 000005
【図４】
2007096660.tif 000006
【図５】
2007096660.tif 000007
【図６】
2007096660.tif 000008
【図７】
2007096660.tif 000009
【図８】
2007096660.tif 000010
【図９】
2007096660.tif 000011