(57)【要約】【課題】リーク電流の少ない半導体装置が要求されている。【解決手段】本発明に従うＨＥＭＴは、シリコンから成る基板１と窒化物半導体から成る半導体領域２とソース電極３とドレイン電極４とゲート電極５とを有する。基板１は溝９を有し、この溝９の中にシリコン酸化物から成る絶縁領域８が設けられている。絶縁領域８は、ソース電極３及びドレイン電極４に対向している基板１の第１の第１及び第２の部分１０，１１間に配置され、基板１のリーク電流を抑制する。【選択図】図１
2007180330.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有する基板と、
半導体素子を形成するために前記基板の一方の主面上に配置された半導体領域と、
前記半導体領域の表面上に配置された少なくとも第１及び第２の電極と、
前記第１及び第２の電極に対向している前記基板の第１及び第２の部分の間に形成された絶縁領域と
を備えていることを特徴とする半導体装置。
【請求項２】
前記半導体領域は前記基板の上に配置された電子走行層と前記電子走行層の上に配置された電子供給層とを有し、
前記第１の電極は前記電子供給層の上に配置されたソース電極であり、
前記第２の電極は前記電子供給層の上に配置されたドレイン電極であり、
前記半導体装置は更に電子供給層の上に配置されたゲート電極を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の電極はショットキーバリアダイオードを形成するために前記半導体領域にショットキー接触している電極であり、前記第２の電極は前記半導体領域にオーミック接触している電極であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体領域は電界効果トランジスタを形成するための半導体層から成り、
前記第１の電極は前記半導体層に接続されたソース領域であり、
前記第２の電極は前記半導体層に接続されたドレイン電極であり、
前記半導体装置は、更に、前記半導体層の上に形成されたゲート電極を有していることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記絶縁領域は平面的に見て細長く形成され且つ前記第１及び第２の電極に対して平行に配置され且つ0.1〜３μｍの幅を有していることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置。
【請求項６】
導電性を有する基板の一方の主面から他方の主面に向って延びる溝を形成する工程と、
前記基板の前記溝の中に絶縁物を埋め込んで絶縁領域を得る工程と、
前記絶縁領域を備えた前記基板の上に半導体を気相成長させて半導体素子用半導体領域を得る工程と、
前記半導体領域の表面における前記絶縁領域に対向している部分を基準にして一方の側の部分に第１の電極を形成し、他方の側の部分に第２の電極を形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーク電流の小さい電界効果トランジスタ、ショットキーバリアダイオード等の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
シリコン基板を使用した高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor）等の窒化物半導体装置は、例えば国際公開ＷＯ2005／015642  Ａ1号公報（以下特許文献１と言う）等で公知である。シリコン基板は、サファイヤ基板に比べて材料コストが安いばかりでなく、加工性に優れているので、窒化物半導体装置のコストの低減を図ることができる。
【０００３】
しかし、シリコン基板と窒化物半導体との間の熱膨張係数の差が大きいために、クラックの無い又は少ない状態でシリコン基板上に窒化物半導体領域を厚く形成することが困難であり、窒化物半導体領域の厚みは高々２〜３μｍ程度である。窒化物半導体装置として例えばＨＥＭＴを構成する場合には、ソース電極とドレイン電極との間隔が通常１０〜２０μｍ程度に決定される。このため、窒化物半導体領域の厚みはドレイン電極とソース電極との間隔に比べて大幅に小さいので、窒化物半導体領域の厚み方向の抵抗も無視できる程小さい。この結果、ドレイン電極とソース電極が、窒化物半導体領域の電子走行層の両端に電気的に接続されると共にシリコン基板の両端にも電気的に接続される。ＨＥＭＴのオン動作時には電子走行層の抵抗値が極めて小さく且つドレイン電極とソース電極との間の電圧が低いので、シリコン基板の両端間に印加される電圧も低く、シリコン基板を通って流れる電流（無効電流又はリーク電流）も無視できる程小さい。これに対して、ＨＥＭＴのオフ動作時には、ドレイン電極とソース電極との間に形成されたゲート電極に印加さるゲート電圧に基づいて電子走行層に空乏層が生じ、この空乏層によって電子走行層において横方向に流れる電流が阻止又は抑制される。この結果、ＨＥＭＴのオフ動作時に電子走行層において横方向に流れる電流は、電子走行層の縦方向を通ってシリコン基板に流れる電流成分に比べて小さい値を有する。ＨＥＭＴのオフ動作時にシリコン基板を流れる電流成分はＨＥＭＴのリーク電流であり、ＨＥＭＴの電気的特性を低下させる。ＨＥＭＴ等の半導体装置においては、一般にリーク電流の大きさを基準にして耐圧が決定されるので、リーク電流が大きいと、必然的に半導体装置の耐圧低下を招く。
【０００４】
シリコン基板の抵抗率を高めるとシリコン基板を流れるリーク電流は低減する。しかし、シリコンは半導体であるので、シリコン基板を絶縁性基板と同等の絶縁性を有するように形成することは困難である。
【０００５】
シリコン基板に流れるリーク電流を低減させる方法として、半導体素子を形成するための窒化物半導体層とシリコン基板との間にｐｎ接合を含むバッファ領域を配置することが特許文献１に開示されている。しかし、バッファ領域にｐｎ接合を形成するために不純物をバッファ領域に添加すると、バッファ領域の不純物がこの上に形成する窒化物半導体の結晶品質の低下を招き、またＨＥＭＴの場合には、電子走行層における電子移動度を低下させる。これにより、同じ特性の半導体装置（例えばＨＥＭＴ）を再現性良く繰返して形成することが困難になる。
【０００６】
リーク電流を抑制するための別の方法として、半導体基板の表面に酸素イオンを注入して不活性層を形成し、この不活性層の上に半導体素子のためのＧａＡｓ、ＡｌＧａＡｓ等の半導体層を形成することが特開平０１−３０２７４２号公報（以下、特許文献２と言う）に開示されている。この特許文献２の不活性層は、確かにリーク電流を抑制する効果を有するが、不活性層の上に半導体素子のための半導体層を良好にエピタキシャル成長させることが困難になる。また、半導体基板がシリコン基板の場合には、ここに酸素イオンを注入しても、１０6Ωｃｍ程度の抵抗率の不活性層が得られるのみであり、リーク電流の抑制効果を十分に得ることができない。
【０００７】
以上、ＨＥＭＴについて述べたが、ＨＥＭＴ以外のＭＥＳＦＥＴ、絶縁ゲート型ＦＥＴ、ショットキバリアダイオード等の別の半導体装置においても、ＨＥＭＴと同様なリーク電流の問題がある。
【特許文献１】国際公開ＷO２００５／０１５６４２Ａ1公報
【特許文献２】特開平０１−３０２７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、導電性を有する基板を使用する半導体装置のリーク電流の低減が困難なことである。従って、本発明の目的は、基板を流れる電流の抑制を比較的容易に達成することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するための本発明は、導電性を有する基板と、
半導体素子を形成するために前記基板の一方の主面上に配置された半導体領域と、
前記半導体領域の表面上に配置された少なくとも第１及び第２の電極と、
前記第１及び第２の電極に対向している前記基板の第１及び第２の部分の間に形成された絶縁領域とを備えていることを特徴とする半導体装置に係わるものである。
【００１０】
なお、請求項２に示すように、前記半導体領域は前記基板の上に配置された電子走行層と前記電子走行層の上に配置された電子供給層とを有し、前記第１の電極は前記電子供給層の上に配置されたソース電極であり、前記第２の電極は前記電子供給層の上に配置されたドレイン電極であり、前記半導体装置は更に電子供給層の上に配置されたゲート電極を有していることが望ましい。
また、請求項３に示すように、ショットキーバリアダイオードを形成するために前記第１の電極は前記半導体領域にショットキー接触している電極であり、前記第２の電極は前記半導体領域にオーミック接触している電極であることが望ましい。
また、請求項４に示すように、MESFET等の電界効果トランジスタを形成するために、前記半導体領域は電界効果トランジスタを形成するための半導体層を有し、前記第１の電極は前記半導体層に接続されたソース領域であり、前記第２の電極は前記半導体層に接続されたドレイン電極であり、前記半導体装置は、更に、前記半導体層の上に形成されたゲート電極を有していることが望ましい。
また、請求項５に示すように、前記絶縁領域は平面的に見て細長く形成され且つ前記第１及び第２の電極に対して平行に配置され且つ0.1〜３μｍの幅を有していることが望ましい。
また、請求項６に示すように、請求項１の半導体装置を製造するために、導電性を有する基板の一方の主面から他方の主面に向って延びる溝を形成する工程と、
前記基板の前記溝の中に絶縁物を埋め込んで絶縁領域を得る工程と、
前記絶縁領域を備えた前記基板の上に半導体を気相成長させて半導体素子用半導体領域を得る工程と、
前記半導体領域の表面における前記絶縁領域に対向している部分を基準にして一方の側の部分に第１の電極を形成し、他方の側の部分に第２の電極を形成する工程とを備えていることが望ましい。
【発明の効果】
【００１１】
本発明に従って設けられた基板中の絶縁領域は、第1及び第2の電極に対向している基板の第1及び第2の部分の間に配置されている。従って、第1及び第2の電極に電圧が印加されることによって基板の第1及び第2の部分にも電圧が印加されても、第1及び第2の部分間の抵抗値が絶縁領域に基づいて高くなっているので、基板を通るリーク電流は抑制される。これにより、半導体装置の第1及び第２の電極間を流れる電流のリーク電流成分を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
次に、図1〜図１０を参照して本発明の実施形態を説明する。
【実施例１】
【００１３】
図1に示す本発明の実施例1に係る窒化物半導体を用いた半導体装置としてのＨＥＭＴは、シリコンから成る導電性を有する基板1と半導体素子としてのＨＥＭＴ素子の主要部分を形成するための半導体領域2と第1の電極としてのソース電極3と第2の電極としてのドレイン電極４と制御電極としてのゲート電極５とから成る。
【００１４】
基板1は、導電型決定不純物として例えばＢ（ボロン）等の３族元素を含むｐ型シリコン単結晶から成り、互いに対向する一方の主面6と他方の主面7とを有する。この実施例の基板1の一方の主面６は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面である。基板1の好ましい不純物濃度は、基板1を通るリーク電流を低減させるために比較的低い値、例えば１×１０12ｃｍ-3〜１×１０14ｃｍ-3程度であり、この基板1の好ましい抵抗率は比較的高い値、例えば１００Ω・ｃｍ〜10000Ω・ｃｍ程度である。基板１は、半導体領域２の厚みよりも厚い約２００μｍの厚みを有し、半導体領域２の支持体として機能する。なお、基板１にｐ型不純物の代わりにｎ型不純物を導入すること、又は不純物非ドープとすることもできる。
【００１５】
基板１の中に本発明に従う絶縁領域８が設けられている。この絶縁領域８は基板１に形成された開口幅Ｗ1が１μｍの溝９の中に埋め込まれたシリコン酸化物から成り、基板よりも大きい抵抗率を有する。絶縁領域８は、ソース電極３及びドレイン電極４に対向している基板１内の破線で示す第１及び第２の部分１０、１１の間に配置され、基板１の一方の主面６から他方の主面７に貫通している。更に詳しくは、ゲート電極５に対向している基板１内の破線で示す第３の部分１０ａとドレイン電極４に対向している基板１内の破線で示す第２の部分１１との間に配置されている。絶縁領域８は、図２の平面形状において細長く形成され且つソース電極３及びドレイン電極４に平行に延びている。基板１の上に半導体領域２を良好にエピタキシャル成長させるために絶縁領域８の幅Ｗ1は好ましくは０．１〜３μｍ、より好ましくは０．５〜１μｍに設定される。
【００１６】
基板１上に形成された半導体領域２は、バッファ領域１２と電子走行層１３と電子供給層１４とから成り、エピタキシャル成長法の一種である周知のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）即ち有機金属化学気相成長法によって形成されている。
【００１７】
図１では１つの層で概略的に示されているバッファ領域１２は、実際には基板１上に形成された窒化アルミニウムＡｌＮから成る第１の層とこの第１の層の上に形成された窒化ガリウムＧａＮから成る第２の層とで構成されている。バッファ層１２の第１の層を、ＡｌＮ以外の例えば、
ＡｌxＭyＧa1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ｘ及びｙは０＜ｘ≦１、０≦ｙ＜１、ｘ＋ｙ≦１を満足する数値、で示すことができる別の窒化物半導体によって形成することもできる。また、バッファ領域１２の第２の層を、ＧａＮ以外の例えば、
ＡｌaＭbＧａ1-a-bN
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、前記ａ及びｂは、０≦ａ＜１、０≦ｂ＜１、ａ＋ｂ≦1、ａ＜ｘを満足させる数値、で示すことができる別の窒化物半導体によって形成することもできる。また、バッファ領域１２を、上記第１及び第２の層を複数回繰返して配置することによって形成することもできる。また、バッファ領域１２を上記の第１の層のみで構成することもできる。また、バッファ領域１２を省いて電子走行層１３を基板２の上に直接に形成することもできる。
【００１８】
バッファ領域１２の上に配置された電子走行層１３はチャネル層とも呼ぶことができるものであり、アンドープ即ち不純物が添加されていない窒化物半導体、好ましくは窒化ガリウム系半導体から成る。この電子走行層１３の好ましい材料はＧａＮであり、好ましい厚みは５００ｎｍである。なお、電子走行層１３をGa N以外の３−５族化合物半導体で形成することもできる。
【００１９】
電子走行層１３の上に配置された電子供給層１４は、ドナー不純物（ｎ型不純物）から発生した電子を電子走行層１０に供給するものであって、電子走行層１３の材料とは異なるｎ型窒化物半導体から成り、好ましくはｎ型不純物としてＳｉがドープされているｎ型Ａｌ0.2Ｇａ0.8Ｎから成る。この電子供給層１４の厚みは例えば３０ｎｍである。なお、電子供給層１３をAlGaN以外の３−５族化合物半導体で形成することもできる。
【００２０】
ソース電極３及びドレイン電極４は半導体領域２の一方の主面１５上に形成され、電子供給層１４にオーミック接触している。ゲート電極５は半導体領域２の一方の主面１５上のソース電極３とドレイン電極４との間に形成され、電子供給層１４にショットキー接触している。なお、ソース電極３及びドレイン電極４と電子供給層１４との間にｎ型不純物濃度の高いコンタクト層を設けることができる。
【００２１】
次に、図３〜図６を参照して実施例１のＨＥＭＴの製造方法を説明する。まず、図１の基板１を得るためにこれと同一材料のシリコン基板１´を用意し、この基板１´に溝９´を例えば異方性エッチングによって形成する。図３の溝９´は図１の溝９を得るためのものであって、基板１´の一方の主面６´から他方の主面７´に向って延びており、深さ２００μｍを有する。図３の溝９´の平面パターン及び幅Ｗ1は図１の溝９の平面パターン及び幅と同一である。
【００２２】
次に、溝９´の中及び基板１´の一方の主面６´上にシリコン酸化膜を形成し、しかる後溝９´の中以外のシリコン酸化膜を除去し、溝９´の中にシリコン酸化物から成る絶縁領域８を得る。なお、図４では溝９´の中の全部にシリコン酸化物が埋め込まれているが、この代わりに溝９´の壁面と底面にシリコン酸化膜を形成し、溝９´の中にシリコン酸化物が充填されない部分即ち空隙が生じるようにすることもできる。
【００２３】
次に、図５に示すように基板１´の一方の主面６´上にバッファ領域１２、電子走行層１３及び電子供給層１４から成る半導体領域２を周知のＭＯＣＶＤ法によって形成する。基板１´の一方の主面６´に絶縁領域８が露出しているが、この絶縁領域８の幅Ｗ1は、比較的狭い１μｍであり、且つ基板１´上に窒化物半導体を気相成長させる時に半導体が半導体基板１´の一方の主面６´に対して垂直な方向に成長するのみでなく、一方の主面の主面６´に対して平行な方向即ち横方向にも成長するので、絶縁領域８の上にも半導体領域２が得られる。なお、半導体領域２の形成方法は、特許文献１等に記載されている方法と実質的に同一であるので、この詳細な説明を省略する。
【００２４】
次に、図６に示すように半導体領域２の表面上にソース電極３、ドレイン電極４及びゲート電極６を周知の方法で形成する。ソース電極３及びドレイン電極４は例えばＴｉ（チタン）層とＡｌ（アルミニウム）層との積層体で形成され、ショットキー電極として機能するゲート電極５は例えばＰｂ（パラジウム）層とＴｉ（チタン）層とＡｕ（金）層との積層体で形成される。
【００２５】
図６において絶縁領域８は、ソース電極３及びドレイン電極４に対向している基板１´の第１及び第２の部分１０´、１１´の間、更に詳しくは、ゲート電極５に対向している基板１の第３の部分１０ａとドレイン電極４に対向している基板１の第２の部分１１との間に配置されているので、絶縁領域８が基板１´の一方の主面６´から他方の主面７´に貫通していない図６の状態であっても、ＨＥＭＴのオフ期間におけるソース電極３とドレイン電極４との間のリーク電流、及びゲート電極５とドレイン電極４との間のリーク電流の抑制効果が絶縁領域８に基づいて得られる。しかし、リーク電流の抑制効果を更に高めるために本実施例では、基板１´の破線で区画して示す溝９´が形成されていない部分１６を除去する。これにより、図１のＨＥＭＴが得られる。
なお、図６に示すように絶縁領域８が基板１´の一方の主面６´から他方の主面７´に貫通していない状態でのリーク電流が、要求されているリーク電流制限値よりも小さい時には、基板１´の下側部分１６を除去しないで、図６のＨＥＭＴを完成品とすることもできる。
【００２６】
図１のＨＥＭＴを使用する時には、基板１の他方の主面７の下に好ましくは絶縁体を配置する。図１のＨＥＭＴをオン動作させる時には、ドレイン電極４の電位をソース電極３の電位よりも高くし、且つゲート電極５とソース電極３との間にＨＥＭＴをオンにするための制御電圧（ノーマリオン構造の場合は零ボルト）を印加する。電子走行層１３と電子供給層１４とはヘテロ接合しているので、電子供給層１４のヘテロ接合近傍に周知の２次元電子ガス（２ＤＥＧ）層が形成され、これがドレイン電極４とソース電極３との間の電流通路として機能する。また、電子供給層１４は極く薄い膜であるので、横方向には絶縁物として機能し、縦方向には導電体として機能する。従って、ＨＥＭＴのオン時に、ソース電極３、電子供給層１４、電子走行層１３、電子供給層１４、ドレイン電極４の経路で電子が流れる。この電子の流れはゲート電極５に印加される制御電圧で制御される。ゲート電極５にＨＥＭＴをオフにする制御電圧が印加されているオフ期間には、ゲート電極５のオフ制御電圧に基づいて生じる空乏層によって電子走行層１３の電流通路が遮断される。これにより、ソース電極３とドレイン電極４との間の電圧がオン時よりも高くなり、図１の基板１の第１及び第２の部分１０，１１間の電圧も高くなる。しかし、基板１内に絶縁領域８が設けられているので、基板１の第１及び第２の部分１０，１１間を通る電流、及び第２及び第３の部分１１、１０ａ間を通る電流は、絶縁領域８を設けない従来に比べて大幅に小さくなる。これにより、ＨＥＭＴのソース電極３とドレイン電極４との間のリーク電流成分、及びゲート電極１０ａとドレイン電極４との間のリーク電流成分の両方を抑制することができる。
【００２７】
本実施例は、上述のリーク電流の抑制効果の他に次の効果も有する。
（１）  絶縁領域８の幅Ｗ1を0.1〜３μｍ範囲内の薄膜の値としているので、絶縁領域８の上にも比較的結晶欠陥の少ない状態で半導体領域２を良好に形成することができ、且つ半導体領域２が比較的薄い場合であっても、この平坦性を保つことができる。
（２）  図３に示すように基板１´の一方の主面６´から他方の主面７´に貫通しない溝９´を形成し、次に絶縁領域８、半導体領域２、ソース電極３、ドレイン電極４及びゲート電極５を形成し、その後に基板１´の下側部分１６を除去するので、基板１の機械的支持機能の低下を抑えて基板１を貫通する絶縁領域８を得ることができる。
（３）  基板１がシリコンから成り、絶縁領域８がシリコン酸化膜から成るので、絶縁領域８を容易に得ることができる。
（４）ＨＥＭＴのオン時に基板１を通る電流も絶縁領域８によって抑制される。従って、絶縁領域８を有する基板１は、周知のＳＯＩ（silicon on insulator）基板と同様にＨＥＭＴの高速動作を可能にする。
【実施例２】
【００２８】
次に、図７を参照して実施例２に従うショットキーバリアダイオードを説明する。但し、この図７及び後述する図８〜図１０において図１〜図６と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２９】
図７の半導体領域２ａは、基板１の上に順次に配置されたバッファ領域１２とＧａＮ層１３ａとｎ型ＡｌＧａＮ層１４ａとから成る。ＧａＮ層１３ａ及びｎ型ＡｌＧａＮ層１４ａは図１の電子走行層１３及び電子供給層１４と同様に形成されている。第１の電極としてのオーミック電極３ａは半導体領域２ａに対して図１のソース電極３と同様にオーミック接触している。第２の電極としてのショットキー電極４ａは半導体領域２ａに対して図１のゲート電極５と同様なショットキー接触している。絶縁領域８は、オーミック電極３ａ及びショットキー電極４ａに対向している基板１の第１及び第２の部分１０、１１の間に配置されている。
【００３０】
図７のショットキーバリアダイオードにおいてショットキー電極４ａの電位がオーミック電極３ａの電位よりも高いオン時にはショットキー電極４ａ、半導体領域２ａ、オーミック電極３ａの経路で順方向電流が流れる。逆にショットキー電極４ａの電位がオーミック電極３ａ電位よりも低いオフ時には、ショットキーバリアダイオードが逆バイアス状態となり、リーク電流のみが流れる。基板１には絶縁領域８が設けられているので、リーク電流は基板１を流れず、半導体領域２ａのみを流れ、ショットキーバリアダイオードのリーク電流が大幅に低減する。従って、図７の実施例２によっても図１の実施例１と同様な効果を得ることができる。なお、図７のＧａＮ層１３ａとｎ型ＡｌＧａＮ層１４ａの代わりに、バッファ領域１２の上にｎ型又はｐ型ＧａＮ層等の窒化物半導体層を設け、この窒化物半導体層の上にオーミック電極３ａ、ショットキー電極４ａを設けることもできる。
【実施例３】
【００３１】
図８に示す実施例３のＭＥＳＦＥＴ即ちメタル・セミコンダクタ電界効果トランジスタは、基板１上に気相成長法で形成された半導体領域２ｂとソース電極３とドレイン電極４とゲート電極５とを有している。半導体領域２ｂは、バッファ領域１２と例えばｎ型ＧａＮから成る窒化物半導体層１３ｂとから成る。図８の窒化物半導体層１３ｂは図１の電子走行層１３と電子供給層１４の代わりに設けられている。ソース電極３及びドレイン電極４はｎ型窒化物半導体層１３ｂにオーミック接触し、ゲート電極５はｎ型窒化物半導体層１３ｂにショットキー接触している。基板１の中の絶縁領域８は、ソース電極３及びドレイン電極４に対向する基板１の第１及び第２の部分１０、１１の相互間に配置されている。更に詳しくは、ゲート電極５に対向している基板１の第３の部分１０ａとドレイン電極４に対向している基板１の第２の部分１１との間に絶縁領域８が配置されている
【００３２】
電界効果トランジスタのオン時には、ドレイン電極４、半導体領域２ｂ、ソース電極３の経路でドレイン電流が流れ、ドレイン電極４とソース電極３との間の電圧は比較的低い値に保たれる。反対にゲート電極５にオフするための電位が与えられているオフ時には、ｎ型窒化物半導体層３ｂに電流が流れないので、ドレイン電極４とソース電極３との間の電圧がオン時よりも高くなり、基板１の第１及び第２の部分１０、１１間の電圧もオン時よりも高くなる。しかし、基板１の第１及び第２の部分１０、１１間に絶縁領域８が設けられ、基板１を通る電流通路の抵抗値が高くなっているので、基板１を通るリーク電流は大幅に抑制される。従って、図８の実施例３によっても図１の実施例１と同様な効果を得ることができる。
【実施例４】
【００３３】
図９に示す実施例４に係わる変形された基板１ａは第１及び第２の溝９ａ、９ｂを有する。第１の溝９ａは平面的に見て破線で示すソース電極３とゲート電極５との間に配置され、第２の溝９ｂは平面的に見てドレイン電極４とゲート電極５との間に配置されている。従って、ソース電極３とドレイン電極４とに対向する基板１ａの第１及び第２の部分の間に２つの溝９ａ、９ｂが配置されている。第１及び第２の溝９ａ、９ｂの中に絶縁領域８ａ、８ｂが設けられているので、基板１ａを通るリーク電流を更に抑制することができる。また、ソース電極３とゲート電極４との間の不要な電流、及びゲート電極とドレイン電極４との間の不要な電流を抑制することができる。なお、図９に示す変形された基板１ａを、図１のＨＥＭＴと図８のＭＥＳＦＥＴと両方に使用することができる。
【実施例５】
【００３４】
図１０に示す実施例５のＨＥＭＴは、変形されたソース電極３ｃ、ドレイン電極４ｃ、ゲート電極５ｃ及び絶縁領域９ｃを有し、この他は図１と実質的に同一に形成されている。図１０のソース電極３ｃ及びドレイン電極４ｃは平面的に見てそれぞれ櫛型に形成され、ゲート電極５ｃは蛇行している。また、点線で示す絶縁領域９ｃもゲート電極５ｃと同様にソース電極３ｃとドレイン電極４ｃとの間で蛇行している。
【００３５】
ソース電極３ｃ及びドレイン電極４ｃが櫛型に形成されていても、平面的に見て絶縁領域８ｃがソース電極３ｃとドレイン電極４ｃとの間に配置されていれば、実施例１と同一の効果を得ることができる。なお、図１０の絶縁領域８ｃを平面的に見てがゲート電極５ｃとドレイン電極４ｃとの間に配置することもできる。
【００３６】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）  図７のショットキーバリアダイオードにおいても、オーミック電極３ａ及びショットキー電極４ａを櫛型等の非直線的パターンに形成し、絶縁領域８も非直線的パターンに形成することができる。また、図８のMESFETのソース電極３、ドレイン電極４、ゲート電極５を櫛型等の非直線的パターンに形成し、絶縁領域８も非直線的パターンとすることができる。
（２）  各実施例において、絶縁領域８を基板１の一方の主面６から他方の主面７に達するように形成しないで、基板１の一方の主面６から他方の主面７に達しない深さに形成することができる。また、絶縁領域８を基板１の一方の主面６と他方の主面７との間の任意の一部のみに形成することができる。また、平面的に見て、絶縁領域８を基板１の一方の主面６の互いに対向する対の辺の間の全部を結ぶように形成しないで、対の辺の間の一部のみに形成することもできる。これ等の場合には、第１及び第２の電極に対向する基板1の第１及び第２の部分間が絶縁領域によって完全に分離されないが、絶縁領域８の介在によって基板１の第１及び第２の部分間の抵抗値は高くなり、基板１を通るリーク電流は減少する。
（３）  半導体領域２，２ａ、２ｂの構成を種々変形することができる。例えば、図１の半導体領域２において、電子走行層１３と電子供給層１４との間に周知のスペーサ層を配置すること、又は電子供給層１４の上に周知のコンタクト層を設けること、又はバッファ層１２を省くことができる。
（４）  絶縁領域８をシリコン酸化物以外の絶縁材料で形成することができる。また、絶縁領域８を空隙とすることもできる。
（５）  基板１、１ａを単結晶シリコン以外の材料、例えば、ＳｉＣ等のシリコン酸化物、窒化物半導体等で形成することができる。
（６）  図１及び図８のゲート電極５と半導体領域２、２bとの間にゲート絶縁膜を配置して、絶縁ゲート型電界効果トランジスタとすることもできる。また、HEMT、MESFET、ショットキーダイオード以外の横方向に電流が流れる別の半導体装置にも本発明を適用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例１に従うＨＥＭＴを概略的に示す中央縦断面図である。
【図２】図１のＨＥＭＴの平面図である。
【図３】図１のＨＥＭＴの製造方法を説明するための基板の断面図である。
【図４】図３の基板に絶縁領域を設けたものを示す断面図である。
【図５】図４の基板の上に半導体領域を設けたものを示す断面図である。
【図６】図５の半導体領域の上に電極を設けたものを示す断面図である。
【図７】実施例２に従うショットキーバリアダイオードを示す断面図である。
【図８】実施例３に従うMESFETを示す断面図である。
【図９】実施例４に従うＨＥＭＴの基板を示す平面図である。
【図１０】実施例５に従うＨＥＭＴを示す平面図である。
【符号の説明】
【００３８】
１，１ａ  基板
２，２ａ，２ｂ  半導体領域
３  ソース電極
４  ドレイン電極
５  ゲート電極
８  絶縁領域
９  溝
１０，１１  第１及び第２の部分
【図１】
2007180330.tif 000003
【図２】
2007180330.tif 000004
【図３】
2007180330.tif 000005
【図４】
2007180330.tif 000006
【図５】
2007180330.tif 000007
【図６】
2007180330.tif 000008
【図７】
2007180330.tif 000009
【図８】
2007180330.tif 000010
【図９】
2007180330.tif 000011
【図１０】
2007180330.tif 000012