(57)【要約】【課題】歩留り良く製造可能で、かつ高い信頼性を有する半導体装置とその製造方法を提供する。【解決手段】半導体装置の製造方法は、第１の層間絶縁膜１に形成された第１の配線溝内にバリアメタル３、シード膜４および配線材料膜５からなる第１の配線を形成する工程と、第１の層間絶縁膜１上に第２の層間絶縁膜７を形成した後に第２の層間絶縁膜７内にビアホール８および第２の配線溝９を形成し、配線材料膜５を露出させる工程と、半導体装置上にバリアメタル１０ａを形成する工程と、リスパッタリングなどにより配線材料膜５上のバリアメタル１０ａを除去した後、配線材料膜５上にバリアメタル２１を形成する工程とを含む。リスパッタリングによって配線材料膜５上に形成されたシード膜４中の不純物金属の酸化膜１３を除去することができる。【選択図】図２
2007180407.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１の層間絶縁膜と、
前記第１の層関絶縁膜に形成された少なくとも１種類の金属を含有する第１の配線材料膜を含む第１の配線と、
前記第１の配線を含む前記第１の層間絶縁膜の上に形成され、且つ前記第１の配線材料膜を露出させる溝が形成された第２の層間絶縁膜と、
前記第１の配線材料膜の上端面と前記第２の層間絶縁膜との間に形成された前記金属の酸化膜と、
前記溝に形成されたバリアメタルと第２の配線材料膜を含む第２の配線とを備えていることを特徴とする半導体装置。
【請求項２】
前記溝は、前記第１の配線材料膜に達するビアホールと、前記ビアホールに達する配線溝とからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の配線材料膜の上部には凹部が形成されており、
前記バリアメタルは前記凹部を覆っており、
前記前記第２の配線材料膜は前記凹部にも埋め込まれていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１の配線材料膜の上面は平坦であることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第１の層間絶縁膜と前記第２の層間絶縁膜の間に設けられ、前記第１の配線材料膜上に設けられた部分に開口部が形成されたライナー絶縁膜をさらに備え、
前記金属の酸化膜は、前記シード膜の上端面および前記第１の配線材料膜の上面と前記ライナー絶縁膜の下面との間に形成されており、
前記バリアメタルは前記開口部を覆っており、
前記第２の配線材料膜は前記開口部にも埋め込まれていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
【請求項６】
前記第１の配線材料膜及び第２の配線材料膜は銅であり、
前記金属は、前記第１の配線材料膜及び第２の配線材料膜よりも酸素との結合力が大きい金属であることを特徴とする請求項１〜５のうちいずれか１つに記載の半導体装置。
【請求項７】
前記金属は、Ａｌ、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉのうちから選ばれた１つ以上の金属であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
基板上に形成された第１の層間絶縁膜に第１の配線材料膜を形成する工程（ａ）と、
前記第１の配線材料膜を含む前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｂ）と、
前記第２の層間絶縁膜に第１の配線材料膜を露出させる溝を形成する工程（ｃ）と、
前記溝を覆うようにバリアメタルを形成する工程（ｄ）と、
前記バリアメタルのうち前記第１の配線材料膜上に設けられた部分と前記第１の配線材料の一部を除去して前記第１の配線材料膜の上部に凹部を形成する工程（ｅ）と、
前記溝及び前記凹部を埋めるように第２の配線材料膜を形成する工程（ｆ）とを備え、
前記第１の配線材料膜には少なくとも１種類以上の金属を含有しており、
前記工程（ａ）及び（ｃ）において、前記第１の配線材料膜の上面上には前記金属の酸化膜が形成されており、
前記工程（ｅ）では、前記第１の配線材料膜の上面上に形成された前記金属の酸化膜のうち露出する部分を除去することを特徴とする半導体装置の製造方法。
【請求項９】
前記工程（ｅ）は、リスパッタにより行うことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
基板上に形成された第１の層間絶縁膜に第１の配線材料膜を形成する工程（ａ）と、
前記第１の配線材料膜を含む前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｂ）と、
前記第２の層間絶縁膜に第１の配線材料膜を露出させる溝を形成する工程（ｃ）と、
前記第１の配線材料膜に対して水素プラズマ処理を行う工程（ｄ）と、
前記工程（ｄ）の後に前記溝を覆うようにバリアメタルを形成する工程（ｅ）と、
前記工程（ｅ）の後に、前記溝を埋めるように第２の配線材料膜を形成する工程（ｆ）とを備え、
前記第１の配線材料膜には少なくとも１種類以上の金属を含有しており、
前記工程（ａ）及び（ｃ）において、前記第１の配線材料膜の上面上には前記金属の酸化膜が形成されており、
前記工程（ｄ）では、前記第１の配線材料膜の上面上に形成された前記金属の酸化膜のうち露出する部分を除去することを特徴とする半導体装置の製造方法。
【請求項１１】
前記工程（ｃ）は、前記第１の配線材料膜に達するビアホールを形成する工程（ｃ１）と、前記ビアホールに達する配線溝を形成する工程（ｃ２）とからなることを特徴とする請求項８〜１０のうちいずれか１つに記載の半導体装置。
【請求項１２】
前記工程（ａ）の後、前記工程（ｂ）の前に、前記第１の層間絶縁膜の上にライナー絶縁膜を形成する工程をさらに備え、
前記工程（ｂ）では、前記ライナー絶縁膜の上に前記第２の層間絶縁膜を形成し、
前記工程（ｃ）では、前記ライナー絶縁膜のうち前記第１の配線材料膜上に設けられた部分に開口部を形成することを特徴とする請求項８〜１１のいずれか一つに記載の半導体装置の製造方法。
【請求項１３】
前記第１の配線材料膜及び第２の配線材料膜は銅であり、
前記金属は、前記第１の配線材料膜及び第２の配線材料膜よりも酸素との結合力が大きい金属であることを特徴とする請求項８〜１２のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記金属は、Ａｌ、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉのうちから選ばれた１つ以上の金属であることを特徴とする請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、溝埋め込み構造の金属配線を有する半導体装置の構造及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、デバイスの配線ピッチの縮小化が進み、配線の信頼性を確保することがますます重要になってきている。このために、配線材料として用いられる銅に様々な元素を添加して信頼性を向上させる検討がなされるようになってきている。
【０００３】
以下、埋め込み配線を有する従来の半導体装置について説明する。図６（ａ）〜（ｉ）は、従来の半導体装置の製造方法を示す断面図である。
【０００４】
まず、図６（ａ）に示すように、リソグラフィ工程とエッチング工程とを行って、基板（図示せず）上に設けられた低誘電率材料からなる第１の層間絶縁膜１０１に第１の配線溝１０２を形成する。次に、前処理として２８０℃の水素雰囲気中で６０秒間基板（半導体装置）のアニーリングを行って半導体装置の表面に生じた酸化物の還元処理をした後、バリアメタル１０３として厚さ５ｎｍの窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とを第１の層間絶縁膜１０１上に順次形成する。ここで、バリアメタル１０３は、配線材料である銅がその周囲の第１の層間絶縁膜１０１中に拡散するのを防止するための金属膜である。
【０００５】
続いて、図６（ｂ）に示すように、バリアメタル１０３上に厚さ４０ｎｍのシード膜１０４を形成する。ここで、シード膜１０４の材料としては、Ａｌを１％含有する銅を用いる。銅の中に金属を添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を向上させ、半導体装置の信頼性を向上させるためである。
【０００６】
次いで、第１の配線溝１０２を埋める銅膜１０５をメッキ法によりシード膜１０４上に形成した後、図６（ｃ）に示すように、化学的機械的研磨（ＣＭＰ）により銅膜１０５、シード膜１０４およびバリアメタル１０３を研磨して第１の配線溝１０２内にのみバリアメタル１０３、シード膜１０４および銅膜１０５を残す。これにより、第１の配線が形成される。
【０００７】
次に、図６（ｄ）に示すように、第１の配線を含む第１の層間絶縁膜１０１上に厚さ約６０ｎｍのライナー膜１０６を形成する。ここで、ライナー膜１０６は、後工程で形成される第２の層間絶縁膜に配線中の銅が拡散するのを防止するためのものであり、層間絶縁膜材料と比較して比誘電率の高い窒化シリコン膜、シリコン炭化膜等などにより構成される。
【０００８】
次に、図６（ｅ）に示すように、低誘電率材料からなる第２の層間絶縁膜１０７をライナー膜１０６上に形成する。
【０００９】
次いで、図６（ｆ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより、第２の層間絶縁膜１０７内に銅膜１０５に達するビアホール１０８と、ビアホール１０８が開口する第２の配線溝１０９とを形成する。
【００１０】
次に、図６（ｇ）に示すように、前処理として２８０℃の水素雰囲気中で６０秒間半導体装置のアニール処理を行い、半導体装置表面に形成された酸化物の除去を行った後、バリアメタル１１０として厚さ５ｎｍ窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とを順次ビアホール１０８および第２の配線溝１０９の内面を含む第２の層間絶縁膜１０７上に形成する
続いて、図６（ｈ）に示すように、バリアメタル１１０上に厚さ約４０ｎｍのシード膜１１１を形成する。ここでもシード膜１１１の材料としては、シード膜１０４と同様にＡｌを１％含有する銅を用いる。銅の中に金属を添加するのはエレクトロマイグレーションやストレスマイグレーションに対する耐性を高め、半導体装置の信頼性を向上させるためである。
【００１１】
次に、図６（ｉ）に示すように、第２の配線溝１０９およびビアホール１０８とを埋める銅膜１１２をメッキ法によりシード膜１１１の上に形成した後、ＣＭＰによりバリアメタル１１０、シード膜１１１および銅膜１１２を研磨して、第２の配線溝１０９およびビアホール１０８の内部にのみバリアメタル１１０、シード膜１１１および銅膜１１２を残す。このようにしてプラグおよび第２の配線を形成する。
【非特許文献１】Thin Solid Films,25(1975)531-544
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記した従来の半導体装置の構造及び製造方法では、プラグと配線との間の抵抗値が上昇する場合があり、半導体デバイスの歩留りが低下してしまうという不具合があった。
【００１３】
図７は、従来の方法により多層の埋め込み配線を形成した場合のビア抵抗値の累積度数分布を示す図である。
【００１４】
設計上は、ビア抵抗値は、すべて２×１０7Ω以下であるべきである。しかし、図７に示す結果では、ビア抵抗値の分布がブロードになり、且つビア抵抗が上昇していることがわかる。本願発明者らはこの原因について種々の検討を加えた結果、ビア抵抗の上昇は、銅配線上に形成されたＡｌ酸化物の除去が不十分であることに起因することを見いだした。
【００１５】
図８は、従来の方法において、配線−プラグ間抵抗が上昇する推定メカニズムを示す図である。従来の製造方法を用いた場合、第１の配線を形成後に加わる熱によって、シード膜１０４中に含まれるＡｌが銅膜１０５中に拡散し、Ｃｕ−Ａｌ合金を形成する。特に、ビアホール１０８の形成後には、大気中の酸素と結合し、Ｃｕ酸化物だけでなく、Ａｌ酸化物が銅膜１０５の上面上およびシード膜１０４の上端面上に形成されているのではないかと推定される。Ａｌ酸化物はＣｕ酸化物に比べて非常に分子間の結合エネルギーが強いので、バリアメタル１１０を形成する前に行う水素雰囲気中でのアニーリングでは還元できない。そのため、第１の配線上に形成されたＡｌ酸化膜１３を除去することができず、配線−プラグ間の抵抗値が上昇したものと考えられる。
【００１６】
本発明はこれらの不具合を解決するもので、歩留り良く製造可能で、かつ高い信頼性を有する半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために研究を重ねたところ、シード膜に添加された金属が配線材料膜（銅膜）の上面上で酸化物を形成し、その除去が十分に実施できていないことが判明した。そのため、本発明では、金属酸化膜を除去する工程を導入する。
【００１８】
すなわち、本発明の半導体装置は、基板上に形成された第１の層間絶縁膜と、前記第１の層関絶縁膜に形成された少なくとも１種類の金属を含有する第１の配線材料膜を含む第１の配線と、前記第１の配線を含む前記第１の層間絶縁膜の上に形成され、且つ前記第１の配線材料膜を露出させる溝が形成された第２の層間絶縁膜と、前記第１の配線材料膜の上端面と前記第２の層間絶縁膜との間に形成された前記金属の酸化膜と、前記溝に形成されたバリアメタルと第２の配線材料膜を含む第２の配線とを備えている。
【００１９】
このように、第１の配線材料膜上のうち、第２の層間絶縁膜と重ならない領域に金属酸化膜が形成されていなければ、ビアホールを埋めるプラグと配線との間に生じる電気抵抗の上昇を抑えることができる。なお、シード膜の上端面上に金属酸化膜が残っても、この部分は電流経路ではないため問題はない。
【００２０】
本発明の第１の半導体装置の製造方法は、基板上に形成された第１の層間絶縁膜に第１の配線材料膜を形成する工程（ａ）と、前記第１の配線材料膜を含む前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｂ）と、前記第２の層間絶縁膜に第１の配線材料膜を露出させる溝を形成する工程（ｃ）と、前記溝を覆うようにバリアメタルを形成する工程（ｄ）と、前記バリアメタルのうち前記第１の配線材料膜上に設けられた部分と前記第１の配線材料の一部を除去して前記第１の配線材料膜の上部に凹部を形成する工程（ｅ）と、前記溝及び前記凹部を埋めるように第２の配線材料膜を形成する工程（ｆ）とを備え、前記第１の配線材料膜には少なくとも１種類以上の金属を含有しており、前記工程（ａ）及び（ｃ）において、前記第１の配線材料膜の上面上には前記金属の酸化膜が形成されており、前記工程（ｅ）では、前記第１の配線材料膜の上面上に形成された前記金属の酸化膜のうち露出する部分を除去する。
【００２１】
この方法により、第１の配線材料膜上に形成された金属酸化膜が除去されるので、プラグ−配線間の抵抗値を従来に比べて低減することが可能となる。
【００２２】
本発明の第２の半導体装置の製造方法は、基板上に形成された第１の層間絶縁膜に第１の配線材料膜を形成する工程（ａ）と、前記第１の配線材料膜を含む前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｂ）と、前記第２の層間絶縁膜に第１の配線材料膜を露出させる溝を形成する工程（ｃ）と、前記第１の配線材料膜に対して水素プラズマ処理を行う工程（ｄ）と、前記工程（ｄ）の後に前記溝を覆うようにバリアメタルを形成する工程（ｅ）と、前記工程（ｅ）の後に、前記溝を埋めるように第２の配線材料膜を形成する工程（ｆ）とを備え、前記第１の配線材料膜には少なくとも１種類以上の金属を含有しており、前記工程（ａ）及び（ｃ）において、前記第１の配線材料膜の上面上には前記金属の酸化膜が形成されており、前記工程（ｄ）では、前記第１の配線材料膜の上面上に形成された前記金属の酸化膜のうち露出する部分を除去する。
【００２３】
このように、金属の酸化膜が第１の配線材料膜から除去された上でバリアメタルが形成されることにより、プラグ−配線間の抵抗値を従来に比べて低減することが可能となる。
【発明の効果】
【００２４】
以上のように、本発明の半導体装置の製造方法によれば、配線用金属に比べて酸素との結合エネルギーが強い金属をシード膜に添加してもプラグ−配線間の抵抗値の上昇を抑制できるので、信頼性の高い半導体装置を歩留まり良く生産することができるようになる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
図１（ａ）〜（ｆ）および図２（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【００２６】
まず、図１（ａ）に示すように、リソグラフィ工程によってレジストを形成し、そのレジストをマスクとしてエッチングを行うことにより、基板（図示せず）上に設けられた低誘電率材料からなる第１の層間絶縁膜１に第１の配線溝２を形成する。次に、前処理として２８０℃の水素雰囲気中で６０秒間基板（半導体装置）のアニーリングを行って半導体装置の表面に生じた酸化物の還元処理をした後、バリアメタル３として厚さ５ｎｍの窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とをスパッタリング等により形成する。ここで、バリアメタル３は、配線材料である銅がその周囲の第１の層間絶縁膜１中に拡散するのを防止するための金属膜である。
【００２７】
次に、図１（ｂ）に示すように、バリアメタル３上に厚さ４０ｎｍのシード膜４をスパッタリング等により形成する。ここで、シード膜４の材料としては、Ａｌを１％含有する銅を用いる。銅の中に金属を添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を強化し、半導体装置の信頼性を向上させるためである。
【００２８】
次いで、第１の配線溝２を埋める銅膜５をメッキ法によりシード膜４上に形成した後、図１（ｃ）に示すように、ＣＭＰにより銅膜５、シード膜４およびバリアメタル３を研磨して第１の配線溝２内にのみバリアメタル３、シード膜４および銅膜５を残す。これにより、第１の配線が形成される。ここで、本工程においてシード膜４に含まれるＡｌが銅膜５に拡散し、大気中の酸素によって酸化されるため、シード膜４の上端面上に薄いＡｌ2Ｏ3膜からなるＡｌ酸化膜１３が形成される。
【００２９】
次に、図１（ｄ）に示すように、第１の配線および第１の層間絶縁膜１上に厚さ約６０ｎｍのライナー膜６をＣＶＤ法などにより形成する。ここで、ライナー膜６は、後工程で形成される第２の層間絶縁膜に第１の配線中の銅が拡散するのを防止するためのものであり、層間絶縁膜材料と比較して比誘電率の高い窒化シリコン膜、シリコン炭化膜により構成される。なお、ライナー膜６を形成する際に熱が加わるため、シード膜４中のＡｌは銅膜５の上面付近にまで拡散する。そのため、銅膜５の上面上にも薄いＡｌ酸化膜１３が形成される。
【００３０】
次いで、図１（ｅ）に示すように、低誘電率材料からなる第２の層間絶縁膜７をＣＶＤ法などによりライナー膜６上に形成する。第２の層間絶縁膜７を形成する際に加わる熱によっても銅膜５中にＡｌが拡散する。
【００３１】
次に、図１（ｆ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより、第２の層間絶縁膜７内に銅膜５に達するビアホール８と、ビアホール８が開口する第２の配線溝９とを形成する。また、ライナー膜６に開口部１８を形成する。本工程において、銅膜５の上面は露出することになるので、銅膜５の上面上に形成されるＡｌ酸化膜１３はさらに厚くなる。ここでは、他の工程よりも多量のＡｌ酸化物が形成される。
【００３２】
続いて、図２（ａ）に示すように、前処理として２８０℃の水素雰囲気中で６０秒間半導体装置のアニーリングを行い、半導体装置表面に生じた酸化物の還元処理を行う。ここで、Ａｌ酸化物はＣｕ酸化物に比べて分子間の結合エネルギーが非常に強いので、アニーリングによってはＡｌ酸化膜１３を十分に還元することはできない。その後、バリアメタル１０ａとして厚さ５ｎｍの窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とを順次形成する。
【００３３】
これに引き続き、図２（ｂ）に示すように、バリアメタル１０ａの形成と同一反応室内にて、Ａｒによるリスパッタリングを行いバリアメタル１０ａのうち銅膜５の上方に設けられた部分と、Ａｌ酸化膜１３のうちバリアメタル１０ａと接していた部分（ビアホール８の直下方に設けられた部分）とを除去する。この際に、銅膜５の一部も削られて下に凸な形状の凹部２０が形成される。
【００３４】
次に、図２（ｃ）に示すように、銅膜５の露出部分（すわわち凹部２０の内面）およびバリアメタル１０ａ上にバリアメタル２１として厚さ５ｎｍのタンタル膜をスパッタリング等により形成する。
【００３５】
続いて、図２（ｄ）に示すように、スパッタリング等によってバリアメタル１０ａ、２１上に厚さ４０ｎｍのシード膜１１を形成する。ここでもシード膜１１の材料としては、シード膜４と同様にＡｌを１％含有する銅を用いる。銅の中に金属を添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を強化して半導体装置の信頼性を向上させるためである。
【００３６】
次に、図２（ｅ）に示すように、第２の配線溝９、ビアホール８および開口部１８および凹部２０を埋める銅膜１２をメッキ法によりシード膜１１の上に形成した後、ＣＭＰにより第２の層間絶縁膜７の上面が露出するまでバリアメタル１０ａ、シード膜１１および銅膜１２を研磨して第２の配線溝９、開口部１８、ビアホール８および凹部２０の内面上に設けられたバリアメタル１０、シード膜１１および銅膜１２からなるプラグおよび第２の配線を形成する。ここで、図２（ｅ）に示すバリアメタル１０は、バリアメタル１０ａのうち第２の配線溝９およびビアホール８の内面上に設けられた部分とバリアメタル２１とを合わせた部分を指している。以上のようにして、本実施形態の埋め込み配線は形成される。
【００３７】
本実施形態の方法によって作製される半導体装置は、図２（ｅ）に示すように、シリコンなどからなる基板上に設けられ、第１の配線溝２が形成された低誘電率材料からなる第１の層間絶縁膜１と、第１の配線溝２の内面上に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成されるバリアメタル３と、バリアメタル３上に設けられ、例えば１ｗｔ％のＡｌを含む銅（配線用金属）からなるシード膜４と、シード膜４上に設けられ、第１の配線溝２に埋め込まれ、上面部に凹部２０が形成された銅膜（第１の配線材料膜）５と、第１の層間絶縁膜１上に設けられ、凹部２０の直上に位置する領域に開口部１８が形成された絶縁膜からなるライナー膜６と、シード膜４および銅膜５の上端面とライナー膜６との間に形成されたＡｌ酸化膜１３とを備えている。また、本実施形態の半導体装置は、ライナー膜６の開口部１８に向かって一端が開口するビアホール８と、ビアホール８の他端が開口する第２の配線溝９とが形成された低誘電率材料からなる第２の層間絶縁膜７と、第２の配線溝９、ビアホール８、開口部１８および凹部２０の内面上に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成されるバリアメタル１０と、バリアメタル１０上に設けられ、例えば１ｗｔ％のＡｌを含む銅からなるシード膜１１と、シード膜１１上に設けられ、第２の配線溝９、ビアホール８、開口部１８および凹部２０に埋め込まれた銅膜（第２の配線材料膜）１２とを備えている。第２の配線溝の幅は例えば０．１μｍであり、深さは例えば０．１５μｍである。
【００３８】
上述のように、従来の配線形成方法では、銅配線上に形成されたＡｌ酸化物の除去が不十分であったため、配線−プラグ間抵抗が上昇していた。
【００３９】
これに対し、本実施形態の製造方法においては、図２（ｂ）に示す工程でバリアメタル１０ａの形成後にリスパッタリングを行ってバリアメタル１０ａの一部とともに銅膜５の上に形成されたＡｌ酸化物を除去する。そのため、配線とプラグとの間の電流伝達経路に形成された絶縁性のＡｌ酸化物が除去されるので、配線とプラグとの間の抵抗を低減することができる。なお、図３に示すように、銅膜５およびシード膜４の上端面とライナー膜６との間にはＡｌ酸化膜が残されているが、この部分は電流伝達経路ではないので問題はない。このように、本実施形態の方法によれば、配線−プラグ間の抵抗値の上昇を抑え、且つエレクトロマイグレーションやストレスマイグレーションの発生が抑制された半導体装置を歩留まり良く製造することが可能となる。
【００４０】
なお、本実施形態の半導体装置においては、シード膜４、１１の材料としてＡｌを１％添加した銅を用いた例を示したが、Ａｌの添加量がいかなる場合でもＡｌ酸化物を除去することにより配線−プラグ間での電気抵抗の低減を達成できる。また、シード膜４、１１に添加される金属はＡｌに限らず、銅に比べて酸素との結合エネルギーが大きい金属であればよい。例えば、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉ等がシード膜４、１１に添加され得る。また、銅よりも酸素との結合エネルギーが大きい金属が２種類以上シード膜材料（銅など）に添加されていてもよい。
【００４１】
また、本実施形態の製造方法は、第２の配線においてシード膜１１が銅のみで構成されている場合にも有効である。
【００４２】
また、上述の説明では２つの埋め込み配線を形成する例を挙げたが、同様の配線形成工程を繰り返すことによってさらに多層の配線を形成することができる。
【００４３】
なお、本実施形態の半導体装置では、層間絶縁膜の材料としてＳｉＯＣなどからなる低誘電率材料が用いられたが、通常の酸化シリコンで用いられる場合にも本実施形態の方法は適用できる。
【００４４】
また、配線材料は銅を用いることが最も好ましいが、電気抵抗が小さい金属であれば銅以外を用いてもよい。
【００４５】
（第２の実施形態）
図４（ａ）〜（ｉ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態の製造方法においては、第１の実施形態の製造方法と第１の配線上に形成されたＡｌ酸化物を除去する方法が異なっている。
【００４６】
まず、図４（ａ）に示すように、リソグラフィ工程によってレジストを形成し、そのレジストをマスクとしてエッチングを行うことにより、基板（図示せず）上に設けられた低誘電率材料からなる第１の層間絶縁膜１に第１の配線溝２を形成する。次に、前処理として２８０℃の水素雰囲気中で６０秒間基板（半導体装置）のアニーリングを行って半導体装置の表面に生じた酸化物の還元処理をした後、バリアメタル３として厚さ５ｎｍの窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とをスパッタリング等により形成する。ここで、バリアメタル３は、配線材料である銅がその周囲の第１の層間絶縁膜１中に拡散するのを防止するための金属膜である。
次に、図４（ｂ）に示すように、バリアメタル３上に厚さ４０ｎｍのシード膜４をスパッタリング等により形成する。ここで、シード膜４の材料としては、Ａｌを１ｗｔ％含有する銅を用いる。銅の中に金属を添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を強化し、半導体装置の信頼性を向上させるためである。
【００４７】
次いで、第１の配線溝２を埋める銅膜５をメッキ法によりシード膜４上に形成した後、図４（ｃ）に示すように、ＣＭＰにより銅膜５、シード膜４およびバリアメタル３を研磨して第１の配線溝２内にのみバリアメタル３、シード膜４および銅膜５を残す。これにより、第１の配線が形成される。ここで、本工程においてシード膜４に含まれるＡｌが銅膜５に拡散し、大気中の酸素によって酸化されるため、シード膜４の上端面上に薄いＡｌ2Ｏ3膜からなるＡｌ酸化膜１３が形成される。
【００４８】
次に、図４（ｄ）に示すように、第１の配線および第１の層間絶縁膜１上に厚さ約６０ｎｍのライナー膜６をＣＶＤ法などにより形成する。ここで、ライナー膜６は、後工程で形成される第２の層間絶縁膜に第１の配線中の銅が拡散するのを防止するためのものであり、層間絶縁膜材料と比較して比誘電率の高い窒化シリコン膜、シリコン炭化膜等などにより構成される。また、ライナー膜６を形成する際に熱が加わるため、シード膜４中のＡｌが銅膜５の上面付近にまで拡散する。そのため、銅膜５の上面上にも薄いＡｌ酸化膜１３が形成される。
【００４９】
次いで、図４（ｅ）に示すように、低誘電率材料からなる第２の層間絶縁膜７をＣＶＤ法などによりライナー膜６上に形成する。第２の層間絶縁膜７を形成する際に加わる熱によっても銅膜５中にＡｌが拡散する。
【００５０】
次に、図４（ｆ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより、第２の層間絶縁膜７内に銅膜５に達するビアホール８と、ビアホール８が開口する第２の配線溝９とを形成する。また、ライナー膜６に開口部１８を形成する。本工程において、銅膜５の上面は露出することになるので、銅膜５の上面上に形成されるＡｌ酸化膜１３はさらに厚くなる。ここでは、他の工程よりも多量のＡｌ酸化物が形成される。その後、前処理として、半導体装置を２８０℃の水素プラズマ雰囲気中で６０秒間処理し、半導体装置の表面に形成されたＡｌ酸化物１３を含む酸化物を除去する。これにより、銅膜５の上面上およびシード膜４の上端面上に形成されたＡｌ酸化膜１３のうち、ライナー膜６と接する部分、すなわち露出していない部分のみが残される。
【００５１】
次に、図４（ｇ）に示すように、バリアメタル１０として厚さ５ｎｍの窒化タンタル膜と厚さ１０ｎｍのタンタル膜とを順次形成する。なお、水素プラズマを用いた前処理と本工程とは真空中で連続して行われる。
【００５２】
次いで、図４（ｈ）に示すように、スパッタリングなどを用いてバリアメタル１０の上に厚さ約４０ｎｍのシード膜１１を形成する。ここでもシード膜１１の材料として１ｗｔ％のＡｌを含む銅を用いる。
【００５３】
次に、図４（ｉ）に示すように、第２の配線溝９、ビアホール８および開口部１８を埋める銅膜をメッキ法によりシード膜１１ａの上に形成した後、ＣＭＰにより第２の層間絶縁膜７の上面が露出するまでバリアメタル１０、シード膜１１および銅膜を研磨して第２の配線溝９、ビアホール８および開口部１８の内面上に設けられたバリアメタル１０、シード膜１１および銅膜１２からなる第２の配線を形成する。以上のようにして、本実施形態の埋め込み配線は形成される。
【００５４】
本実施形態の方法によって作製される半導体装置は、図４（ｉ）に示すように、シリコンなどからなる基板上に設けられ、第１の配線溝２が形成された低誘電率材料からなる第１の層間絶縁膜１と、第１の配線溝２の内面上に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成されるバリアメタル３と、バリアメタル３上に設けられ、例えば１ｗｔ％のＡｌを含む銅からなるシード膜４と、シード膜４上に設けられ、第１の配線溝２に埋め込まれた銅膜５と、第１の層間絶縁膜１上に設けられ、平面的に見て銅膜５と重なる部分に開口部１８が形成された絶縁膜からなるライナー膜６と、シード膜４および銅膜５の上端面とライナー膜６との間に形成されたＡｌ酸化膜１３とを備えている。また、本実施形態の半導体装置は、ライナー膜６の開口部１８に向かって一端が開口するビアホール８と、ビアホール８の他端が開口する第２の配線溝９とが形成された低誘電率材料からなる第２の層間絶縁膜７と、第２の配線溝９、ビアホール８および開口部１８の内面上に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成されるバリアメタル１０と、バリアメタル１０上に設けられ、例えば１ｗｔ％のＡｌを含む銅からなるシード膜１１と、シード膜１１上に設けられ、第２の配線溝９、ビアホール８、開口部１８に埋め込まれた銅膜１２とを備えている。第２の配線溝の幅は例えば０．１μｍであり、深さは例えば０．１５μｍである。
【００５５】
次に、本実施形態の製造方法において、第２の配線のバリアメタル形成前に水素プラズマで処理を行った理由について説明する。
【００５６】
図５は、本実施形態の半導体装置の製造方法の特徴を説明するための断面図である。従来の半導体装置の製造方法において配線−プラグ間の抵抗値が上昇する原因は、図８を用いて説明したとおり、銅膜の上面上に生じたＡｌ酸化膜１３であると推定される。従って、このＡｌ酸化膜１３を除去することが必要となる。
【００５７】
【表１】
2007180407.tif 000003
【００５８】
表１に金属酸化物の除去速度を比較した結果を示す。従来の製造方法では、第２の配線のバリアメタル１０ａ（図４（ｇ）参照）形成前の前処理として水素アニールを用いたが、その方法ではＣｕ酸化物は相応の除去速度を有しているのに対し、Ａｌ酸化物は約６分の１程度の除去速度しかなかった。これに対し、本実施形態の製造方法では水素プラズマを用いる。水素プラズマは酸化物を還元する能力が非常に強いので、Ａｌ酸化膜１３を還元して除去することができると考えられる。現に、本実施形態の半導体装置では、配線−プラグ間の抵抗値の上昇を来さず、抵抗値も全て２×１０17Ω以下で良好な抵抗値分布を示すことが確認されている。
【００５９】
なお、本実施形態の半導体装置においては、シード膜４、１１の材料としてＡｌを１％添加した銅を用いた例を示したが、Ａｌの添加量がいかなる場合でもＡｌ酸化物を除去することにより配線−プラグ間での電気抵抗の低減を達成できる。また、シード膜４、１１に添加される金属はＡｌに限らず、銅に比べて酸素との結合エネルギーが大きい金属であればよい。例えば、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉ等がシード膜４、１１に添加され得る。
【００６０】
本実施形態では、第２の配線のバリアメタルを形成した後にリスパッタを行わない例について説明したが、バリアメタル形成前の水素プラズマ処理と第１の実施形態で説明した第１の配線の銅膜上に形成されたＡｌ酸化膜１３をリスパッタリングにより除去する処理とを組み合わせてもよい。このリスパッタリングにより、ビアホール８内面上のバリアメタルの膜厚を厚くしてエレクトロマイグレーション耐性やストレスマイグレーション耐性を向上させることもできる。
【００６１】
また、本実施形態の製造方法は、第２の配線においてシード膜１１が銅のみで構成されている場合にも有効である。
【００６２】
また、上述の説明では２つの埋め込み配線を形成する例を挙げたが、同様の配線形成工程を繰り返すことによってさらに多層の配線を形成することができる。
【産業上の利用可能性】
【００６３】
本発明の埋め込み配線構造は、一般的な半導体集積回路などに利用される。
【図面の簡単な説明】
【００６４】
【図１】（ａ）〜（ｆ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】第１の実施形態に係る半導体装置の製造方法の特徴を説明するための断面図である。
【図４】（ａ）〜（ｉ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】第２の実施形態に係る半導体装置の製造方法の特徴を説明するための断面図である。
【図６】（ａ）〜（ｉ）は、従来の半導体装置の製造方法を示す断面図である。
【図７】従来の方法により多層の埋め込み配線を形成した場合のビア抵抗値の累積度数分布を示す図である。
【図８】従来の方法において、ビア抵抗が上昇する推定メカニズムを示す図である。
【符号の説明】
【００６５】
１        第１の層間絶縁膜
２        第１の配線溝
３        バリアメタル
４、１１、１４      シード膜
５、１２        銅膜
６        ライナー膜
７        第２の層間絶縁膜
８        ビアホール
９        第２の配線溝
１０、１０ａ、２１      バリアメタル
１３      Ａｌ酸化膜
１８      開口部
２０      凹部
【図１】
2007180407.tif 000004
【図２】
2007180407.tif 000005
【図３】
2007180407.tif 000006
【図４】
2007180407.tif 000007
【図５】
2007180407.tif 000008
【図６】
2007180407.tif 000009
【図７】
2007180407.tif 000010
【図８】
2007180407.tif 000011