(57)【要約】【課題】  高精度・高感度にパッケージプロセスにおける物理的耐性を評価する技術を提供することである。【解決手段】  半導体デバイスのパッケージプロセスにおける物理的耐性の評価の為に用いられる素子であって、  基板１と、  前記基板１上に設けられた配線膜３と、  前記配線膜３の下層側および／または上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜２とを具備する。【選択図】  図４
2007184506.tif 000002
【特許請求の範囲】
【請求項１】
耐性を評価する為の素子であって、
基板と、
前記基板上に設けられた配線膜と、
前記配線膜の下層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜
とを具備することを特徴とする耐性評価用素子。
【請求項２】
耐性を評価する為の素子であって、
基板と、
前記基板上に設けられた配線膜と、
前記配線膜の上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜
とを具備することを特徴とする耐性評価用素子。
【請求項３】
耐性を評価する為の素子であって、
基板と、
前記基板上に設けられた配線膜と、
前記配線膜の下層側および上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜
とを具備することを特徴とする耐性評価用素子。
【請求項４】
弾性率が１５ＧＰａ以下の絶縁膜が配線膜に隣接して設けられてなることを特徴とする請求項１〜請求項３いずれかの耐性評価用素子。
【請求項５】
弾性率が１５ＧＰａ以下の絶縁膜に隣接して弾性率が６０ＧＰａ以上の絶縁膜を更に具備することを特徴とする請求項１〜請求項４いずれかの耐性評価用素子。
【請求項６】
弾性率が６０ＧＰａ以上の絶縁膜がＳｉＯ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＮ膜、及びＳｉＯＣ膜の群の中から選ばれる何れかであることを特徴とする請求項５の耐性評価用素子。
【請求項７】
絶縁膜の厚さが３０〜５００ｎｍであることを特徴とする請求項１〜請求項６いずれかの耐性評価用素子。
【請求項８】
半導体デバイスのパッケージプロセスにおける物理的耐性の評価に用いられるものであることを特徴とする請求項１〜請求項７いずれかの耐性評価用素子。
【請求項９】
半導体デバイスのパッケージプロセスを評価する為の方法であって、
請求項１〜請求項８いずれかの耐性評価用素子を半導体デバイスのパッケージプロセスに組み込む組込工程と、
前記組込工程を経てパッケージングされた後、該パッケージングされた半導体デバイスの配線膜に電流を流して該配線膜の断線具合を調べる断線調査工程
とを具備することを特徴とする半導体デバイスのパッケージプロセス評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスのパッケージプロセスにおけるチップの物理的耐性の評価及びそれに使用するＴＥＧ(テストエレメントグループ；耐性評価用素子)に関する。
【背景技術】
【０００２】
半導体デバイスは、物理的に脆弱な半導体Ｓｉ基板上に、無機あるいは有機材料膜の絶縁膜に挟まれた金属配線膜からなる多層配線膜が設けられた構造である。そして、前記構造の半導体デバイスはパッケージプロセスに従って組み立てられて製品となる。
【０００３】
この組立工程（パッケージプロセス）において、半導体デバイスに所望の物理的強度が無い場合には、半導体デバイスは破損し、不良品となってしまう。従って、半導体デバイスが所望の物理的強度を有しているか否かを評価しておくことは非常に重要である。
【０００４】
そこで、パッケージプロセスにおける半導体デバイスの物理的耐性を評価する為、通常、ＴＥＧが使用され、容量や抵抗変化等の電気的な特性変化でパッケージプロセス耐性を評価することが提案されている。
【０００５】
例えば、特開平７−１３０８１５号公報には、配線からスルーホールを利用して電気特性の評価を可能にする方法が開示されている。この提案の技術は、長い配線を使用して不良度が検出され易くしたので、不良度の検出感度が向上している点においては一応の効果が奏されている。
【０００６】
又、特開平１０−１２５７４６公報には、透明樹脂で封止することで外部から観察をすることが開示されている。この技術は、外部から直接不良箇所を観察することが出来るので、容易に不良を検出するということにおいて一応の効果を奏している。
【特許文献１】特開平７−１３０８１５号公報
【特許文献１】特開平１０−１２５７４６公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
さて、パッケージプロセスの物理耐性の評価として、バックグラインド耐性、ダイシング耐性、ピックアップ耐性、ワイヤボンディング耐性の四つの耐性の評価が主に挙げられる。
【０００８】
バッククラインド耐性の評価とは、バックグラインド条件やバックグライングテープの物性の影響でバックグラインド時の剪断応力によってウェハの欠けや割れが発生することがあり、これを評価することである。通常、バックグラインド後に、ウェハの割れや欠けを顕微鏡で観察したり、電気特性で評価する。しかしながら、従来では、ＴＥＧ自体が強固な為、バックグラインド耐性を評価するには、数十枚のウェハを流す必要が有った。
【０００９】
ダイシング耐性の評価とは、ダイシング条件やブレード種により、ダイシング時にダメージを受けることが有り、これを評価することである。通常、ダイシング後に、カットラインからのウェハ欠けや銅配線膜の剥がれを顕微鏡で観察したり、電気特性を評価することで行う。しかしながら、従来では、ＴＥＧ自体が強固な為、ダイシング耐性を評価する為には、数十枚のウェハを流す必要が有った。
【００１０】
ピックアップ耐性の評価とは、ピックアップ時に、ピックアップ方法によってはチップに無理な力が掛かってダメージを受けることが有り、この耐性を評価することである。通常、ピックアップ後に、チップの割れや欠けを顕微鏡で観察したり、電気特性を評価することで行う。しかしながら、ＴＥＧ自体が強固な為、ピックアップ耐性を評価する為には、数百個のチップをピックアップする必要が有った。
【００１１】
ボンディング耐性の評価とは、ボンディングの際に生じる衝撃力によってチップが破損する恐れもあり、そのパッケージ耐性の評価をすることである。通常、ワイヤボンディング後、プルシェアテスタによりプル強度およびシェア強度の測定を行ったり、電気特性にて評価する。しかしながら、ＴＥＧ自体が強固な為、ワイヤボンディング耐性を評価する為には、数千箇所のワイヤボンディングをする必要が有った。
【００１２】
すなわち、これまでのＴＥＧは、測定精度や感度が劣っており、パッケージプロセス耐性の評価が十分なものとは言えない。
【００１３】
又、特許文献１の技術では、配線膜長を長しているので、ＴＥＧの歩留りが低下する問題が有るばかりでなく、最初に、ＴＥＧが完全良品であることを確認しなければならない。すなわち、良品の確認がなければ、評価の信頼性が低下する。しかしながら、その為のテストに工数を要し、時間が掛かり過ぎる。
【００１４】
又、特許文献２の技術は、外部から観察する制約上、ＴＥＧの配線内部での不良発見率が劣る。しかも、使用する配線膜は幅が数ミクロン以下であり、この配線膜に生じる微細な不良を光学顕微鏡で観察するのが難しい。
【００１５】
更に、これら提案の技術において、共通した弱点として、実際の製品と大きく離れた構造や材料を採用している為、その評価結果が実際のパッケージプロセスを真に代替しているとは言い難いことである。
【００１６】
従って、本発明が解決しようとする課題は、前記の問題点を解決することである。すなわち、実際の構造に近いＴＥＧを用いて、高精度・高感度にパッケージプロセスにおける物理的耐性を評価する技術を提供することである。
【課題を解決するための手段】
【００１７】
前記の問題点についての検討を鋭意押し進めて行く中に、これまでのＴＥＧは、余りにも強度が強すぎたことから、パッケージプロセス耐性を評価する為の通常工程におけるストレスに対して感度が悪いのであろうことに気付くに至った。従って、下地基板と銅配線膜との間や銅配線膜とパッシベーション膜との間に他の絶縁膜に比較して脆弱な絶縁膜を設け、一定以上の外力が作用した時、この脆弱な絶縁膜が敏感に反応して直ちに変形・破損・破壊する構造のものとしておけば良いであろうとの啓示を得るに至った。
【００１８】
上記啓示を基にして本発明が達成されたものである。
すなわち、前記の課題は、耐性を評価する為の素子であって、
基板と、
前記基板上に設けられた配線膜と、
前記配線膜の下層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜
とを具備することを特徴とする耐性評価用素子によって解決される。
【００１９】
又、耐性を評価する為の素子であって、
基板と、
前記基板上に設けられた配線膜と、
前記配線膜の上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜
とを具備することを特徴とする耐性評価用素子によって解決される。
【００２０】
特に、耐性を評価する為の素子であって、
基板と、
前記基板上に設けられた配線膜と、
前記配線膜の下層側および上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜
とを具備することを特徴とする耐性評価用素子によって解決される。
【００２１】
中でも、上記の耐性評価用素子であって、弾性率が１５ＧＰａ以下の絶縁膜が配線膜に隣接して設けられてなることを特徴とする耐性評価用素子によって解決される。
【００２２】
又、上記の耐性評価用素子であって、弾性率が１５ＧＰａ以下の絶縁膜に隣接して弾性率が６０ＧＰａ以上の絶縁膜を更に具備することを特徴とする耐性評価用素子によって解決される。尚、弾性率が６０ＧＰａ以上の絶縁膜としては、例えばＳｉＯ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＮ膜、及びＳｉＯＣ膜が挙げられる。
【００２３】
又、上記の耐性評価用素子であって、絶縁膜（特に、弾性率が１５ＧＰａ以下の絶縁膜）は、その厚さが３０〜５００ｎｍであることを特徴とする耐性評価用素子によって解決される。
【００２４】
又、半導体デバイスのパッケージプロセスにおける物理的耐性の評価に用いられるものであることを特徴とする耐性評価用素子によって解決される。
【００２５】
又、前記の課題は、半導体デバイスのパッケージプロセスを評価する為の方法であって、
上記の耐性評価用素子を半導体デバイスのパッケージプロセスに組み込む組込工程と、
前記組込工程を経てパッケージングされた後、該パッケージングされた半導体デバイスの配線膜に電流を流して該配線膜の断線具合を調べる断線調査工程
とを具備することを特徴とする半導体デバイスのパッケージプロセス評価方法によって解決される。
【発明の効果】
【００２６】
本発明になる耐性評価用素子、即ち、ＴＥＧは、基本的な構造が通常の半導体デバイスと同様なものである。基本構造に大幅な違いが有るものでは無い。
【００２７】
従って、耐性評価結果を実際のパッケージプロセスに用いても差し支えが無い。すなわち、評価結果の代替が可能である。
【００２８】
そして、弾性率が１５ＧＰａ以下の絶縁膜を設けたので、特に、配線膜の上下に１５ＧＰａ以下の絶縁膜を設けたので、パッケージプロセス（例えば、バックグラインド時、ダイシング時、ピックアップ時、ワイヤボンディング時）に際して所定以上の外力が作用した場合、該絶縁膜が優先的に損傷して配線膜に影響を与えるようになることから、支障を高感度・高精度に検出できる。
【発明を実施するための最良の形態】
【００２９】
本発明になる耐性評価用素子は、耐性を評価する為の素子である。特に、半導体デバイスのパッケージプロセスにおける物理的耐性の評価に用いられる素子である。そして、基板と、この基板上に設けられた配線膜と、この配線膜の下層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜とを具備する。或いは、前記絶縁膜の代わりに、配線膜の上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜を具備する。又は、前記絶縁膜の代わりに、配線膜の下層側および上層側に設けられた弾性率が１５ＧＰａ以下の絶縁膜を具備する。前記絶縁膜は、その弾性率が１５ＧＰａ以下を必須要件とするが、好ましくは１２ＧＰａ以下である。更に好ましくは１０ＧＰａ以下である。もっと好ましくは８ＧＰａ以下である。好ましい下限値は０．５ＧＰａである。更に好ましくは１ＧＰａである。もっと好ましくは３ＧＰａである。これは、弾性率が高すぎると、高感度での検出が出来なくなり、逆に、弾性率が低すぎると、不良度を高感度で検出できるものの、例えばＣＭＰ等のウェハレベルのプロセスで破壊されてしまうことが有るからによる。前記弾性率の絶縁膜は、出来れば配線膜に隣接して設けられていることが好ましい。言い換えるならば、配線膜に出来るだけ近い方が好ましい。すなわち、脆弱な絶縁膜が設けられている位置が配線膜から遠い場合には、脆弱な絶縁膜が損壊しても、その損壊の影響が配線膜には及び難く、配線膜の断線には至らないことから、配線膜に通電して配線膜の断線現象の検出によって損壊現象を検出する場合に、その検出感度が低くなるからである。又、上記の如きの脆弱な絶縁膜は一層よりも二層、二層よりも三層と言った如く多い方が検出感度が高くなる。しかしながら、絶縁膜を多く積層することは大変であるから、一層または二層程度が好ましい。上記絶縁膜の厚さは３０〜５００ｎｍが好ましい。更に好ましくは４０ｎｍ以上である。もっと好ましくは５０ｎｍ以上である。そして、４００ｎｍ以下である。これは、脆弱な絶縁膜が厚すぎると、それによってパッケージプロセスにおいて作用する外力が吸収・緩和され、破壊されなくなり、検出感度が低下するからである。逆に、薄すぎると、再現性が悪くなる。尚、弾性率と誘電率との関係は、低誘電材料においては一定の関係が知られている（Electronic Journal 65th Technical Symposium 講演予行集  １６Ｐ）。従って、本発明においては、誘電率が１．７〜３．５の絶縁膜が好ましい。特に好ましいのは誘電率が２以上のものである。又、３．２以下のものである。上記脆弱な絶縁膜は層間銅配線を含まないものである。弾性率が１５ＧＰａ以下の絶縁膜に隣接して弾性率が６０ＧＰａ以上の絶縁膜を更に具備することが好ましい。これは、脆弱な絶縁膜に接して高強度な絶縁膜が設けられていると、パッケージプロセスにおいて作用する外力が脆弱な絶縁膜に集中するようになり、検出感度が高まるからである。弾性率が６０ＧＰａ以上の絶縁膜としては、例えばＳｉＯ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＮ膜、及びＳｉＯＣ膜が挙げられる。そして、上記耐性評価用素子はダマシン配線構造を有するものである。
【００３０】
本発明になる導体デバイスのパッケージプロセス評価方法は、上記の耐性評価用素子を半導体デバイスのパッケージプロセスに組み込む組込工程と、前記組込工程を経てパッケージングされた後、該パッケージングされた半導体デバイスの配線膜に電流を流して該配線膜の断線具合を調べる断線調査工程とを具備する。
【００３１】
以下、更に詳しく説明する。
図１は本発明になる耐性評価用素子の平面図である。
図２〜図７は第１実施形態〜第６実施形態の耐性評価用素子の断面図（図１のＡ−Ａ’線位置における断面図）である。
【００３２】
先ず、図１，２に示される第１実施形態の耐性評価用素子について説明する。尚、本素子は通常の半導体素子の製造プロセスを経て製造されたものであるから、製造プロセスについては説明を省略する。
【００３３】
図２中、１はＳｉ基板である。
２は、本発明で規定する値、特に、３〜８ＧＰａの低弾性率の絶縁膜である。この絶縁膜２の厚さは３０〜５００ｎｍである。そして、前記範囲内における厚さであると言うだけでは無く、半導体デバイスのパッケージプロセスにおける物理的耐性の評価に用いられる素子であるから、評価対象の半導体デバイスにおける絶縁膜と同じ厚さに設定されている。これは、評価しようとする半導体デバイスの構造と出来るだけ同じものとする為である。尚、絶縁膜２はＳｉ基板１上に設けられている。
【００３４】
３は、絶縁膜２上に設けられたＣｕ配線膜である。４は、Ｃｕ配線膜上に設けられたパッシベーション膜（例えば、ＳｉＮ膜、ＳｉＯ膜、ＳｉＣＮ膜など）である。尚、図示していないが、この上にポリイミドやポリベンゾオキサゾール等のバッファコート層が設けられている場合もある。５はボンディングパッドである。
【００３５】
図３は、第２実施形態の耐性評価用素子の断面図である。
１はＳｉ基板、２は本発明で規定する値（特に、３〜８ＧＰａ）の低弾性率の絶縁膜、３はＣｕ配線膜、４はパッシベーション膜、５はボンディングパッドである。
【００３６】
本実施形態の耐性評価用素子と第１実施形態の耐性評価用素子とは、絶縁膜２がＣｕ配線膜３の上に在るか下に在るかの相違に過ぎないから、詳細な説明は省略される。すなわち、第１実施形態の耐性評価用素子は基板１（Ｃｕ配線膜３）の下側からの外力に対して感度が高いのに対して、第２実施形態の耐性評価用素子は基板１（Ｃｕ配線膜３）の上側からの外力に対して感度が高い
図４は、第３実施形態の耐性評価用素子の断面図である。
１はＳｉ基板、２は本発明で規定する値（特に、３〜８ＧＰａ）の低弾性率の絶縁膜、３はＣｕ配線膜、４はパッシベーション膜、５はボンディングパッドである。
【００３７】
本実施形態の耐性評価用素子と第１実施形態の耐性評価用素子とは、絶縁膜２がＣｕ配線膜３の上下共に在るか下のみに在るかの相違に過ぎないから、詳細な説明は省略される。すなわち、第１実施形態の耐性評価用素子は基板１（Ｃｕ配線膜３）の下側からの外力に対して感度が高いのに対して、第３実施形態の耐性評価用素子は基板１（Ｃｕ配線膜３）の上側および下側いずれからの外力に対しても感度が高い
【００３８】
図５は、第４実施形態の耐性評価用素子の断面図である。
１はＳｉ基板、２，４，６，８，１０，１７は１〜１５ＧＰａの低弾性率で１５０ｎｍ厚の絶縁膜、３,５,７,９,１１,１６は６０ＧＰａ以上の高弾性率で３０μｍ厚の絶縁膜、１２はパッシベーション膜、１３は感光性ポリイミド膜、１４はボンディングパッド、１５はＣｕ配線膜である。尚、膜の積層構成は図示される通りである。
【００３９】
図６は、第５実施形態の耐性評価用素子の断面図である。
１はＳｉ基板、８，１０は１〜１５ＧＰａの低弾性率で１５０ｎｍ厚の絶縁膜、９,１１は６０ＧＰａ以上の高弾性率で３０μｍ厚の絶縁膜、１２はパッシベーション膜、１３は感光性ポリイミド膜、１４はボンディングパッド、１５はＣｕ配線膜である。尚、膜の積層構成は図示される通りである。
【００４０】
図７は、第６実施形態の耐性評価用素子の断面図である。
１はＳｉ基板、２，４，６，８は１〜１５ＧＰａの低弾性率で１５０ｎｍ厚の絶縁膜、３,５,７,９は６０ＧＰａ以上の高弾性率で３０μｍ厚の絶縁膜、１２はパッシベーション膜、１３は感光性ポリイミド膜、１４はボンディングパッド、１５はＣｕ配線膜である。尚、膜の積層構成は図示される通りである。
【００４１】
図８は、本発明外である比較例の耐性評価用素子の断面図である。
１はＳｉ基板、８は低弾性率で１５０ｎｍ厚の絶縁膜、９は高弾性率で３０μｍ厚の絶縁膜、１２はパッシベーション膜、１３は感光性ポリイミド膜、１４はボンディングパッド、１５はＣｕ配線膜である。尚、膜の積層構成は図示される通りである。
【００４２】
次に、上記第４実施形態の耐性評価用素子および比較例の耐性評価用素子を、通常の半導体デバイスのパッケージプロセスに組み込んで半導体デバイスの作製を試みた。そして、下記Ａ，Ｂ，Ｃ，Ｄに示される順に電気特性を調べた。
Ａ    耐性評価用素子を一枚用意し、バックグラインドするものについては、バックグライングテープに貼り付けて５０μｍ〜４５０μｍにバックグラインドした。チップの薄型化に対するパッケージ耐性の評価では、５０μｍ，１００μｍと言った薄い厚みにバックグラインドした。
Ｂ    Ａのバックグラインド後、ダイシングテープに貼り付けてブレードダイシングを行った。
Ｃ    Ｂのダイシング後、２０個のチップについてピックアップを行い、インターポーザーに載せてマウント材を介してダイボンディングを行った。
Ｄ    Ｃのダイボンデング後にマウント材をベークしてチップを固着し、熱圧着による１チップについて８０箇所ワイヤボンデングを行った。
【００４３】
上記Ａ，Ｂ，Ｃ，Ｄの工程における測定は、各々の工程終了後に、チップ周辺部にあるφ１３０μｍの２Ｋのビアチェーン抵抗を測定し、ＴＥＧ作成後から５％以上抵抗値が変化したものを不良と判定した。
【００４４】
上記評価の結果を下記の表に示す。
表
2007184506.tif 000003
これによれば、本発明になるものは、パッケージプロセスにおける物理的耐性を高感度・高精度で評価できることが判る。かつ、評価に用いた素子は実際の構造に近いものであるから、その評価結果を率直に利用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明になる耐性評価用素子の平面図
【図２】本発明になる第１実施形態の耐性評価用素子の断面図
【図３】本発明になる第２実施形態の耐性評価用素子の断面図
【図４】本発明になる第３実施形態の耐性評価用素子の断面図
【図５】本発明になる第４実施形態の耐性評価用素子の断面図
【図６】本発明になる第５実施形態の耐性評価用素子の断面図
【図７】本発明になる第６実施形態の耐性評価用素子の断面図
【図８】比較例の耐性評価用素子の断面図
【符号の説明】
【００４６】
１      Ｓｉ基板
２      低弾性率絶縁膜
３      Ｃｕ配線膜
４      パッシベーション膜
５      ボンディングパッド
代  理  人  宇  高    克  己
【図１】
2007184506.tif 000004
【図２】
2007184506.tif 000005
【図３】
2007184506.tif 000006
【図４】
2007184506.tif 000007
【図５】
2007184506.tif 000008
【図６】
2007184506.tif 000009
【図７】
2007184506.tif 000010
【図８】
2007184506.tif 000011