(57)【要約】      （修正有）【課題】パッケージの面積を減らす積層型集積回路チップ及びパッケージを提供する。【解決手段】基板２０１と、該基板と表面実装技術（ＳＭＴ；Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇ-ｙ）による機械的接触によって電気的に接続される第１集積回路チップ２０２と、該第１集積回路チップの上に積層され、前記基板とワイヤボンディング（Ｗｉｒｅ−Ｂｏｎｄｉｎｇ）によって電気的に接続される第２集積回路チップ２０３とを含むことを特徴とする。【選択図】図２
2007110108.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板と表面実装技術（ＳＭＴ；Surface Mount Technology）による機械的接触によって電気的に接続される第１集積回路チップと、
該第１集積回路チップの上に積層され、前記基板とワイヤボンディング（Wire-Bonding）によって電気的に接続される第２集積回路チップと
を含むことを特徴とする積層型集積回路チップ。
【請求項２】
前記第２集積回路チップが前記基板と直接ワイヤボンディンによって電気的に接続されることを特徴とする請求項１に記載の積層型集積回路チップ。
【請求項３】
前記基板が接合点とボンディング点とをさらに備え、
前記第１集積回路チップが前記基板の前記接合点と表面実装技術による機械的接触によって電気的に接続される接合点をさらに備え、
前記第２集積回路チップが前記基板の前記ボンディング点とワイヤボンディングとによって電気的に接続されるボンディング点をさらに備える、
ことを特徴とする請求項１に記載の積層型集積回路チップ。
【請求項４】
前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ（Radio Frequency）信号を受信するＲＦ受信チップであり、
前記第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンド（Baseband）またはＩＦ（Intermediate Frequency）信号を処理する復調チップであること
を特徴とする請求項１に記載の積層型集積回路チップ。
【請求項５】
前記第１集積回路チップと前記第２集積回路チップとが、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することを特徴とする請求項４に記載の積層型集積回路チップ。
【請求項６】
前記基板が、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）、多層印刷回路基板（ＰＣＢ）またはＬＴＣＣ（Low Temp．Co-fired Ceramics）であることを特徴とする請求項１に記載の積層型集積回路チップ。
【請求項７】
請求項１に係る積層型集積回路チップを２つ以上含むことを特徴とする積層型集積回路パッケージ。
【請求項８】
前記積層型集積回路チップのうち少なくとも１つ以上の積層型集積回路チップにおいて、
前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ信号を受信するＲＦ受信チップであり、
前記第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップであることを特徴とする請求項７に記載の積層型集積回路パッケージ。
【請求項９】
請求項１に係る積層型集積回路チップと、前記基板と電気的に接続される 単位素子とを含むことを特徴とする積層型集積回路パッケージ。
【請求項１０】
前記単位素子が受動素子または能動素子であることを特徴とする請求項９に記載の積層型集積回路パッケージ。
【請求項１１】
前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ信号を受信するＲＦ受信チップであり、
前記第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップであること  
を特徴とする請求項９に記載の積層型集積回路パッケージ。
【請求項１２】
前記第１集積回路チップと前記第２集積回路チップとが、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することを特徴とする請求項９に記載の積層型集積回路パッケージ。
【請求項１３】
基板と、
該基板上に積層される第１集積回路チップと、
該第１集積回路チップの上に積層される第２集積回路チップとを含み、
該第２集積回路チップだけが前記基板とワイヤボンディングによって電気的に接続されること
を特徴とする積層型集積回路チップ。
【請求項１４】
前記第２集積回路チップが前記基板と直接ワイヤボンディングによって電気的に接続されることを特徴とする請求項１３に記載の積層型集積回路チップ。
【請求項１５】
前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ信号を受信するＲＦ受信チップであり、
該第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップであること
を特徴とする請求項１３に記載の積層型集積回路チップ。
【請求項１６】
前記第１集積回路チップと前記第２集積回路チップとが、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することを特徴とする請求項１３に記載の積層型集積回路チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は積層型集積回路チップ及びパッケージに関するものである。
【背景技術】
【０００２】
半導体チップを製造する過程において、ウェーハ単位のエッチング及び蒸着などの工程を終え、テストを経て最終的にパッケージングをすることになる。一般的なパッケージングは、リードが形成された基板に半導体チップを実装してプラスチックのようなモールディング合成物にモールディングすることを言う。
【０００３】
２つの集積回路チップのパッケージングに対する従来の技術を説明すると、以下の通りである。
【０００４】
（１）２つの集積回路チップをそれぞれパッケージングして接続する。
【０００５】
（２）図１ａは、２つの集積回路チップをそれぞれパッケージングしたもの１０１、１０２を示したものである。
【０００６】
図１ａにおいて、２つの集積回路チップはチップの外部で基板または伝送線（図示せず）によって互いに接続される。
【０００７】
図１ａに示された構造は、２つの集積回路チップがそれぞれパッケージングされるものであり、２つの集積回路チップを１つの器機に実装する場合、器機の全体面積が大きくなるという問題がある。
【０００８】
（２）ＭＣＭ（Multi-Chip-Module）の構造で２の集積回路チップを１つの平面上に分離配置して電気的に接続した後１つにパッケージングする。
【０００９】
図１ｂは、１つの基板１１１の上に２つの集積回路チップ１１２、１１３をそれぞれボンディングワイヤ１１６によってワイヤボンディング接続したものであり、集積回路チップ１１２、１１３のパッド１１５と基板１１１のパッド１１４とを電気的に接続したものを示したものである。
【００１０】
しかし、このような構造もまた、それぞれの集積回路チップ１１２、１１３と同じ平面に位置し、集積回路チップ全体の占める面積はそのまま維持されるという問題がある。
【００１１】
したがって、上述の（１）と（２）の方法は、所定の器機で集積回路チップの占める面積を減らすのに限界があるため、全体器機の体積を小型化することができないという問題がある。
【００１２】
（３）２つの集積回路チップを積層型で積み上げて電気的に接続した後、パッケージングをするものである。この時、２つの集積回路チップはワイヤボンディングによって基板と電気的とに接続される。
【００１３】
図１ｃは、２つの集積回路チップ１２２、１２３が積層型で基板１２１にそれぞれボンディングワイヤ１２７、１２８によって接続され、集積回路チップ１２２、１２３のパッド１２５、１２６と基板１２１のパッド１２４とが電気的に接続されたことを示したものである。
【００１４】
しかし、（３）の方法は、パッケージ内部で集積回路チップの占める面積を減らすことができるが、上、下に積層された２つの集積回路チップが、それぞれ基板とワイヤボンディングとに接続されることによって互いに集積回路チップが処理する信号間の電気的干渉の問題が発生するようになる。特に、２つの集積回路チップが互いに異なる異種の信号を処理する場合、干渉の問題は大きくなる。
【００１５】
（４）また他の従来の技術においては、韓国公開公報（公開番号：１０−２００５−００６２４４２）に開示されている半導体モジュールがある（図１ｄ参照）。ここで、半導体モジュールは２つの半導体が積層型で構成されているが、上部の半導体はフリップチップ型で上部介在ユニットに接続され、上部介在ユニットが基板とワイヤボンディングにより接続される。
【００１６】
しかし、図１ｄに示された構造は、本発明の技術分野とは異なる積層型半導体構造のためのモジュールに対するものであり、半導体を積層させるモジュール構造のために介在ユニットを用いる。よって、介在ユニットの高さと同じ程に全体半導体構造の高さが高くなり、複数の工程が必要になり、生産費用を増加させるようになるという問題がある。
【００１７】
また、上部半導体（２）は、上部介在ユニット（４）に接続されるためにフリップチップの形態を有さなければならない。これによって、上部半導体（２）がモジュール基板と接続するためには、上部介在ユニット（４）からワイヤボンディング（９）をしなければならず、これは１つの半導体を積層するためにフリップチップボンディングによる接続とワイヤボンディングによる接続などの２回にわたり個別に接続をしなければならないため構造が複雑になる。さらに、接続点が増加するほど、接続点による雑音に脆弱になるという問題点がある。
【００１８】
また、上部半導体を積層させるために上部と下部の半導体が等しいフリップチップの接続形態を有するようになるため、相互電気的干渉によってアイソレーションされないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
そこで、本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的は、パッケージの面積を減らす積層型集積回路チップ及びパッケージを提供することにある。
【００２０】
また、本発明の他の目的は、２つ以上の互いに関連性のある集積回路チップの相互電気的干渉を最小化させ、互いにアイソレーションされる積層型集積回路チップ及びパッケージを提供することにある。
【課題を解決するための手段】
【００２１】
上述した課題を解決するための本発明に係る実施形態は、基板と、該基板と表面実装技術（ＳＭＴ；Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇ-ｙ）による機械的接触によって電気的に接続される第１集積回路チップと、該第１集積回路チップの上に積層され、前記基板とワイヤボンディング（Ｗｉｒｅ−Ｂｏｎｄｉｎｇ）によって電気的に接続される第２集積回路チップとを含む積層型集積回路チップである。
【００２２】
ここで、前記第２集積回路チップが前記基板と直接ワイヤボンディンによって電気的に接続されることが好ましい。
【００２３】
ここで、前記基板が接合点とボンディング点とをさらに備え、前記第１集積回路チップが前記基板の前記接合点と表面実装技術による機械的接触によって電気的に接続される接合点をさらに備え、前記第２集積回路チップが前記基板の前記ボンディング点とワイヤボンディングによって電気的に接続されるボンディング点とをさらに備えることが好ましい。
【００２４】
ここで、前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ（Radio Frequency）信号を受信するＲＦ受信チップであり、前記第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンド（Baseband）またはＩＦ（Intermediate Frequency）信号を処理する復調チップであることが好ましい。
【００２５】
ここで、前記第１集積回路チップと前記第２集積回路チップとが、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することが好ましい。
【００２６】
ここで、前記基板が、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）、多層印刷回路基板（PCB）またはＬＴＣＣ（Low Temp.Co-fired Ceramics）であることを特徴とする請求項１に記載の積層型集積回路チップが好ましい。
【００２７】
本発明の他の実施形態は、上述の積層型集積回路チップを２つ以上含む積層型集積回路パッケージである。
【００２８】
ここで、前記積層型集積回路チップのうち少なくとも１つ以上の積層型集積回路チップにおいて、前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ信号を受信するＲＦ受信チップであり、前記第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンド（Baseband）またはＩＦ（Intermediate Frequency）信号を処理する復調チップであることが好ましい。
【００２９】
本発明のまた異なる実施形態は、上述の積層型集積回路チップと、前記基板と電気的に接続される所定の単位素子とを含む積層型集積回路パッケージである。
【００３０】
ここで、前記単位素子が受動素子または能動素子であることが好ましい。
【００３１】
ここで、前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ信号を受信するＲＦ受信チップであり、前記第１集積回路チップと前記第２集積回路チップのうち他の一つは前記ＲＦ受信チップの出力信号であるベースバンド（Baseband）またはＩＦ（Intermediate Frequency）信号を処理する復調チップであることが好ましい。
【００３２】
ここで、前記第１集積回路チップと前記第２集積回路チップとが、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することが好ましい。
【００３３】
本発明に係るまた他の実施形態は、 基板と、該基板上に積層される第１集積回路チップと、該第１集積回路チップの上に積層される第２集積回路チップとを含み、該第２集積回路チップだけが前記基板とワイヤボンディングによって電気的に接続されること積層型集積回路チップである。
【００３４】
ここで、前記第２集積回路チップが前記基板と直接ワイヤボンディングによって電気的に接続されることが好ましい。
【００３５】
ここで、前記第１集積回路チップと前記第２集積回路チップのうち何れかはＲＦ信号を受信するＲＦ受信チップであり、該第１集積回路チップと前記第２集積回路チップのうち何れかは前記ＲＦ受信チップの出力信号であるベースバンド（Baseband）またはＩＦ（Intermediate Frequency）信号を処理する復調チップであることが好ましい。
【００３６】
ここで、前記第１集積回路チップと前記第２集積回路チップとが、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することが好ましい。
【発明の効果】
【００３７】
本発明は、集積回路チップの占める面積を減らすことができ、器機の小型化に寄与して、費用を節減して生産性を高めることがきるという効果が得られる。
【００３８】
また、本発明は、２つの互いに異なる形態の信号を処理する集積回路チップ間の電気的干渉を最小化し、性能の劣化を防止することができるという効果が得られる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明のもっとも好ましい実施形態を添付する図面を参照して説明する。
【００４０】
図２は、本発明に係る一実施形態で、積層型集積回路チップの断面を示したものである。
【００４１】
基板２０１は、１又は複数のボンディング点２０６と、１又は複数の接合点２０５とを備える。好ましい実施形態において基板は、電気的接続のための金属配線または単位受動素子を内部に有するＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）、多層印刷回路基板（PCB）またはＬＴＣＣ（Low Temp.Co-fired Ceramics）などである。
【００４２】
第１集積回路チップ２０２は、下面に１又は複数の接合点２０４を備える。第１集積回路チップ２０２の接合点２０４は、基板２０１の接合点２０５と表面実装技術による機械的接触によって電気的に接続される。
【００４３】
第１集積回路チップ２０２の接合点２０４は、熱によって溶融されて冶金学的な接合を具現する方式のソルダーボール（solder ball）やバンプ（bump）などを用いることができる。
【００４４】
第２集積回路チップ２０３は、第１集積回路チップ２０２の上面上に積層型で積層される。第２集積回路チップ２０３は、上面において１又は複数のボンディング点２０７を備える。第２集積回路チップ２０３のボンディング点２０７は、基板２０１のボンディング点２０６とボンディングワイヤ２０８によるワイヤボンディング接続により電気的に接続される。
【００４５】
このように構成することによって、第１集積回路チップ２０２は基板２０１の接合点２０４、２０５によって表面実装されて電気的に接続され、第２集積回路チップ２０３は第１集積回路チップ２０２の上に積層されて基板２０１とボンディングワイヤ２０８によって電気的に接続される。
【００４６】
一般に、基板と集積回路チップとの電気的接続は、その形状によってワイヤボンディングとフリップチップボンディングとに分けられる。
【００４７】
ワイヤボンディングはリードが形成された基板に半導体チップを上げて置き、微細なワイヤを用いて基板と半導体チップとを電気的に接続する。
【００４８】
フリップチップボンディングは、半導体チップと基板のバンプまたはソルドボールのような突出部の接合点によって基板と半導体チップとを電気的に接続する。フリップチップボンディングは半導体チップと基板とを電気的に接続する時にワイヤボンディングと同じ程の空間を節約することができ、小さなパッケージの製造が可能である。
【００４９】
このようなフリップチップボンディングは表面実装技術に属する。表面実装技術は電子部品を基板に接続する時、部品孔によらず、表面の接続パターンにソルダリング（soldering）を通して接続する技術を意味する。この技術によって部品の未消化、リードピンが狭まることへの対応が可能となり、高密度の実装が実現する。
【００５０】
したがって、第１集積回路チップ２０２と第２集積回路チップ２０３とは、基板２０１との電気的な接続方式が互いに相異なっていることになる。
【００５１】
図１ｃに示されているように、積層型の２つのチップがワイヤボンディングという等しい接続方式を用いる場合には、集積回路チップ間の電気的信号干渉の問題が発生するようになる。
【００５２】
特に、２つの集積回路チップが互いに関連のある場合には、このような電気的干渉が増大して器機の性能を劣化させる。
【００５３】
本発明では、このような問題点を解決するために積層される集積回路チップの接続方式を異なるようにし、集積回路チップ間の電気的信号干渉を最小化しようとするものである。
【００５４】
本発明の好ましい実施形態において、第１集積回路チップ２０２はＲＦ信号を受信するＲＦ受信チップであり、第２集積回路チップ２０３はＲＦ受信チップの出力信号を復調するベースバンドチップまたはＩＦチップである。または、第２集積回路チップ２０３はＲＦ信号を受信するＲＦ受信チップであり、第１集積回路チップ２０２はＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップである。
【００５５】
前者の場合を基準に説明すると以下の通りである。
【００５６】
第１集積回路チップ２０２はＲＦ信号を受信するＲＦ受信チップであり、第２集積回路チップ２０３はＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップであり、ＲＦ受信チップとＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップとは共にデジタルチューナを構成する。
【００５７】
ＲＦ受信チップはＲＦ信号を受信して処理し、ＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップはデジタル信号を処理する。
【００５８】
図１ｂに示されている第１集積回路チップ１１２と第２集積回路チップ１１３とが、図１ｂの構造のように全てボンディングワイヤ１１６で基板１１１と接続されると、ＲＦ信号とデジタル信号の電気的干渉とによってデジタルチューナの性能が劣化する。
【００５９】
図１ｃに示されている２つの集積回路チップ１２２、１２３も全てボンディングワイヤ１２７、１２８で接続されたものであるため、同じ問題が発生するようになる。
【００６０】
したがって、本発明では、第１集積回路チップ２０２はワイヤボンディングを用いずに表面実装技術を用いて基板２０１と電気的に接続し、第２集積回路チップ２０３はワイヤボンディング２０８を用いて基板２０１と電気的に接続するものであるため、ＲＦ信号とデジタル信号との電気的干渉を最小化したものである。
【００６１】
後者の場合は、第１集積回路チップ２０２がＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップであり、第２集積回路チップ２０３がＲＦ受信チップである以外は、全て同じであるため説明を省略する。
【００６２】
このような、ＲＦ受信チップとＲＦ受信チップの出力信号であるベースバンドまたはＩＦ信号を処理する復調チップとを含むデジタルチューナは、Ｓ−ＤＭＢ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔ、ＷｉｂｒｏまたはＤＶＢ−Ｈを受信して復調することができる。
【００６３】
図３は、本発明に係る他の実施形態であり、積層型集積回路パッケージの断面を示したものである。
【００６４】
図２の積層型集積回路チップにおいて、基板３０１には所定の単位素子３０９がさらに含まれ、基板３０１と電気的に接続される。所定の単位素子３０９はインピーダンスマッチングをするためのマイクロストリップラインやストリップラインであり得、抵抗、インダクター、コンデンサーのような受動素子またはフィルタであり得、トランジスタのような能動素子も可能である。
【００６５】
図３に示されているように、基板３０１の上には第１及び第２集積回路チップ３０２、３０３と単位素子３０９とが含まれ、充填材（Encapsulation Material；３１０）によって全体がパッケージングされる。
【００６６】
充填材は集積回路チップと基板との電気的接続部を保護する役目を果たすものであり、モールディング材（Molding Componens）または空気（Air Cavity）などを用いることができる。
【００６７】
また、図３に示された積層型集積回路パッケージは、パッケージングの際に第１集積回路チップ３０２と第２集積回路チップ３０３部分のみをエポキシモールディング（Epoxy molding）し、第１集積回路チップ３０２と第２集積回路チップ３０３及び所定の単位素子３０９とが含まれた基板３０１全体を金属カン（Matal can）で覆ってパッケージングすることができる。
【００６８】
第１集積回路チップと第２集積回路チップの位置との接続関係は図２の説明部分と同じであるため省略する。
【００６９】
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００７０】
【図１ａ】従来２つの集積回路チップをそれぞれパッケージングしたことを示したものである。
【図１ｂ】従来に１つの基板の上に２つの集積回路チップをそれぞれワイヤボンディングしたものであり、集積回路チップのパッドと基板のパッドとを電気的に接続したものを示したものである。
【図１ｃ】従来に２つの集積回路チップが積層型で基板にそれぞれワイヤボンディングしたものであり、集積回路チップのパッドと基板のパッドとが電気的に接続されたものを示したものである。
【図１ｄ】従来の半導体モジュールを示したものである。
【図２】本発明の一実施形態による積層型集積回路チップの断面図を示したものである。
【図３】本発明の他の実施形態による積層型集積回路パッケージの断面図を示したものである。
【図１ａ】
2007110108.tif 000003
【図１ｂ】
2007110108.tif 000004
【図１ｃ】
2007110108.tif 000005
【図１ｄ】
2007110108.tif 000006
【図２】
2007110108.tif 000007
【図３】
2007110108.tif 000008