(57)【要約】【課題】デルタ配列の表示装置に発生する表示ムラを低減し、表示品位を高める。【解決手段】第１〜第３色の３色の画素がデルタ配列とされるとともに各画素がソースラインおよびゲートラインに接続されており、ソースラインを順次選択し、該ソースラインを介して画素に信号電位を書き込んでいく表示装置において、デルタを形成する任意の３つの画素を第１〜第３の画素とし、第１〜第３の画素がそれぞれ第１〜第３色の画素であり、かつ第２および第３の画素が同一行に位置するものとして、第１および第２の画素を同一のソースラインに接続するとともに該ソースラインに対して同じ側に配し、かつ該ソースラインに第１および第２色に対応する信号電位を一水平期間ごとに交互に送る。【選択図】図１
2007121571.tif 000002
【特許請求の範囲】
【請求項１】
第１〜第３色の３色の画素がデルタ配列とされるとともに各画素がソースラインおよびゲートラインに接続されており、ソースラインを順次選択しつつ選択されたソースラインを介して画素に信号電位を書き込んでいく表示装置であって、
デルタを形成する任意の３つの画素を第１〜第３の画素とし、第１〜第３の画素がそれぞれ第１〜第３色の画素であり、かつ第２および第３の画素が同一行に位置するものとして、
第１および第２の画素が同一のソースラインに接続されるとともに該ソースラインに対して同じ側に配され、かつ該ソースラインには第１および第２色に対応する信号電位が一水平期間ごとに交互に送られることを特徴とする表示装置。
【請求項２】
ソースラインを３本づつ選択していくことを特徴とする請求項１記載の表示装置。
【請求項３】
上記第１および第２の画素が接続するソースラインは、その一方の端が第１のアナログスイッチを介して第１色用ビデオ信号線に接続されるとともに、もう一方の端が第２のアナログスイッチを介して第２色用ビデオ信号線に接続されており、
この第１および第２のアナログスイッチが、一水平期間ごとに交互に駆動されることを特徴とする請求項１記載の表示装置。
【請求項４】
上記第１および第２の画素が接続するソースラインは、アナログスイッチを介して第１色用ビデオ信号線および第２色用ビデオ信号線に接続されており、
上記アナログスイッチによって、該ソースラインには、第１色用および第２色用ビデオ信号線が一水平期間ごとに交互に接続されることを特徴とする請求項１記載の表示装置。
【請求項５】
上記第１および第２の画素が接続するソースラインは、アナログスイッチを介して１本のビデオ信号線に接続されており、
このビデオ信号線が出力する信号電位が一水平期間ごとに第１色あるいは第２色対応に切り替わることを特徴とする請求項１記載の表示装置。
【請求項６】
各画素と各ラインを駆動するドライバとがモノリシックに形成されていることを特徴とする請求項１記載の表示装置。
【請求項７】
請求項１〜６のいずれか１項に記載の表示装置を備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置（例えば、液晶表示装置）およびその駆動方法に関する。
【背景技術】
【０００２】
まず、従来の液晶表示装置に発生する表示ムラについて説明する。図８は、点順次３点同時サンプリング方式で駆動するデルタ配列のアクティブマトリクス表示装置（以下、従来の表示装置）の構成を示す。図９は、図８に示す従来の表示装置各部の動作タイミングとその駆動波形を示す。
【０００３】
図８に示すように、従来の表示装置１００は、ソースドライバ１０１、ゲートドライバ１０９および表示部１０３を備え、ソースドライバ１０１は、サンプリングパルス生成回路１０２とアナログスイッチ群１０５とを備え、表示部１０３は、ゲートラインＧＬ、ソースラインＳLおよび画素Ｐを備える。なお、画素Ｐ（ｉ，ｊ）をｉ番目の行に属する行端からｊ番目の画素、ゲートラインＧＬｉをｉ行目のゲートライン、ソースラインＳＬｊは、（左端から）ｊ番目のソースラインとする。画素Ｐは、薄膜トランジスタＴＲと、そのドレイン（ソース）に繋がる画素容量を有する。以下、図中左右方向を行方向とし、ゲートラインＧＬはこの行方向に沿って配される。
【０００４】
ここで、各画素Ｐはデルタ（三角）配列とされ、奇数行の画素Ｐ（奇数，ｊ）と偶数行の画素Ｐ（偶数，ｊ）とでは配置位置が半画素分ずれている。例えば、２行目の行端から１番目の画素である画素Ｐ（２，１）の中心位置は、１行目の行端から１番目の画素である画素Ｐ（１，１）の中心位置に対して１画素の行方向幅の半分だけ左にずれており、また、３行目の行端から１番目の画素である画素Ｐ（３，１）の中心位置と行方向（左右方向）に関して一致する。
【０００５】
また、ゲートラインＧＬｉは、ｉ行目の各画素Ｐ（ｉ，ｊ）が有する薄膜トランジスタＴＲのゲートに接続されている。また、ソースラインＳLｊはジグザグ形状であり、奇数行の左からｊ番目の画素Ｐ（奇数，ｊ）が有する薄膜トランジスタＴＲのソースおよび偶数行の左からｊ−１番目の画素Ｐ（偶数，ｊ−１）が有する薄膜トランジスタＴＲのソースに接続されている。よって、同一ソースラインＳLに接続し、かつ互いに隣り合う行に位置する画素同士は、互いに１画素半（１．５画素）ずれることになる。そして、奇数行の画素Ｐ（奇数，ｊ）は、該画素Ｐ（奇数，ｊ）に信号電位を供給するソースラインＳLｊの右側（走査方向側）に配されることになる。
【０００６】
アナログスイッチ群１０５は、行方向に配置された複数のアナログスイッチＡＳＷを備える。なお、ＡＳＷｊを左端からｊ番目のアナログスイッチとする。アナログスイッチＡＳＷｊは左端から３つごとにグループ化される。各グループにおいて、ｊが３の倍数であるものがＢ（青）用のビデオ信号線に接続されるＢ用のアナログスイッチであり、このＢ用のアナログスイッチの１つ前（左）がＧ（緑）用のビデオ信号線に接続されるＧ用のアナログスイッチであり、このＧ用のアナログスイッチの１つ前（左）がＲ（赤）用のビデオ信号線に接続されるＲ用のアナログスイッチである。さらに、アナログスイッチＡＳＷｊ（左端からｊ番目のアナログスイッチ）は、ソースラインＳLｊ（端からｊ番目のソースライン）に接続されており、ｊが３の倍数であるソースラインＳLｊがＢ（青）用のソースラインとなり、このＢ用のソースラインの１つ前（左）がＧ（緑）用のソースライン、このＧ用のソースラインの１つ前（左）がＲ用のソースラインとなる。
【０００７】
例えば、アナログスイッチＡＳＷ１〜ＡＳＷ３およびＡＳＷ４〜ＡＳＷ６はそれぞれがグループ化される。ＡＳＷ１〜ＡＳＷ３のグループでは、ＡＳＷ３がＢ（青）用のビデオ信号線に接続されるＢ用のアナログスイッチであり、このＡＳＷ３の１つ前（左）がＧ（緑）用のビデオ信号線に接続されるＧ用のアナログスイッチＡＳＷ２であり、このＡＳＷ２の１つ前（左）がＲ（赤）用のビデオ信号線に接続されるＲ用のアナログスイッチＡＳＷ１である。同様に、ＡＳＷ４〜ＡＳＷ６のグループでは、ＡＳＷ６がＢ（青）用のビデオ信号線に接続されるＢ用のアナログスイッチであり、このＡＳＷ６の１つ前（左）がＧ（緑）用のビデオ信号線に接続されるＧ用のアナログスイッチＡＳＷ５であり、このＡＳＷ５の１つ前（左）がＲ（赤）用のビデオ信号線に接続されるＲ用のアナログスイッチＡＳＷ４である。さらに、アナログスイッチＡＳＷ１はソースラインＳL１に、アナログスイッチＡＳＷ２はソースラインＳL２に、アナログスイッチＡＳＷ３はソースラインＳL３に接続されており、ソースラインＳL３がＢ用、その１つ前（左）のソースラインＳL２がＧ用、その１つ前（左）ソースラインＳL１がＲ用となる。同様に、アナログスイッチＡＳＷ４はソースラインＳL４に、アナログスイッチＡＳＷ５はソースラインＳL５に、アナログスイッチＡＳＷ６はソースラインＳL６に接続されており、ソースラインＳL６がＢ用、その１つ前（左）のソースラインＳL５がＧ用、その１つ前（左）ソースラインＳL４がＲ用となる。
【０００８】
そして、点順次３点同時サンプリング方式では、各グループが順次選択され、選択されたグループの３つのアナログスイッチが同時にＯＮされる。例えば、アナログスイッチＡＳＷ１〜ＡＳＷ３のグループが選択されて各アナログスイッチ（ＡＳＷ１〜ＡＳＷ３）が同時にＯＮされ、ついでアナログスイッチＡＳＷ４〜ＡＳＷ６のグループが選択されて各アナログスイッチ（ＡＳＷ４〜ＡＳＷ６）が同時にＯＮされる。
【０００９】
以下、図９を用いて図８に示す従来の表示装置の各部の駆動波形について説明する。
【００１０】
ゲートドライバ１０９は、駆動クロックにしたがって、各ゲートライン（ＧＬ１・・・）に順次ゲート選択（ＯＮ）信号を出力する。ゲート選択信号が出力されると、サンプリングパルス生成回路１０２にスタートパルスＳＰＳパルスが入力され、制御クロックＣＫＳに基づいて映像信号をサンプリングするサンプリングパルスＳａｍ１、Ｓａｍ２・・・が、アナログスイッチの各グループに順次出力される。この結果、サンプリングパルスＳａｍが入力されたグループの３つのアナログスイッチがＡＳＷ同時にＯＮし、ＯＮされたアナログスイッチＡＳＷに繋がるビデオ信号線の映像データ（信号電位）が、該アナログスイッチＡＳＷに繋がるソースラインＳLに出力される。
【００１１】
一水平期間の動作を具体的に説明すれば以下のとおりである。ゲート選択信号がＧＬ１に出力されると、アナログスイッチＡＳＷ１〜ＡＳＷ３のグループにサンプリングパルスＳａｍ１が入力され、アナログスイッチＡＳＷ１〜ＡＳＷ３が同時にＯＮされる。これにより、Ｒの映像データがＡＳＷ１を介してソースラインＳL１に出力され、Ｇの映像データがＡＳＷ２を介してソースラインＳL２に出力され、Ｂの映像データがＡＳＷ３を介してソースラインＳL３に出力される。この結果、Ｒの信号電位が画素Ｐ（１，１）の画素容量に書き込まれ、Ｇの信号電位が画素Ｐ（１，２）の画素容量に書き込まれ、Ｂの信号電位が画素Ｐ（１，３）の画素容量に書き込まれる。ついで、アナログスイッチＡＳＷ４〜ＡＳＷ６のグループにサンプリングパルスＳａｍ２が入力され、アナログスイッチＡＳＷ４〜ＡＳＷ６が同時にＯＮされる。これにより、Ｒの映像データがＡＳＷ４を介してソースラインＳL４に出力され、Ｇの映像データがＡＳＷ５を介してソースラインＳL５に出力され、Ｂの映像データがＡＳＷ６を介してソースラインＳL６に出力される。この結果、Ｒの信号電位が画素Ｐ（１，４）の画素容量に書き込まれ、Ｇの信号電位が画素Ｐ（１，５）の画素容量に書き込まれ、Ｂの信号電位が画素Ｐ（１，６）の画素容量に書き込まれる。
【００１２】
これが繰り返され、一水平期間が終了する。なお、液晶駆動では、一般に１Ｈ反転駆動を行う。すなわち、各ソースラインＳLには、１Ｈ（水平期間）毎に極性反転した信号電位が出力され、ゲートラインＧＬ２がＯＮされる期間では、上記したソースラインＳL１〜ＳＬ６にも極性反転した信号電位が出力される。
【特許文献１】特開平３−２１１８９（１９９１年１月２９日公開）
【特許文献２】特開平８−３０２４１（１９９６年２月２日公開）
【特許文献３】特開平７−２６１７０６（１９９５年１０月１３日公開）
【特許文献４】特開平１０−７４０６９（１９９８年３月１７日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の表示装置では、奇数行の画素Ｐ（奇数，ｊ）が、該画素Ｐ（奇数，ｊ）に信号電位を供給するソースラインＳLｊの右側（走査方向側）に配されることになる。したがって、この画素Ｐ（奇数，ｊ）と隣のソースラインＳL（ｊ＋１）との間に、な寄生容量Ｃｓｄが発生する。寄生容量Ｃｓｄは、図１０に示すように、画素Ｐ（奇数，ｊ）の画素電極（薄膜トランジスタＴＲのドレイン）と、その右隣の画素Ｐ（奇数，ｊ＋１）（走査方向側に隣接する画素）に信号電位を供給するソースラインＳL（ｊ＋１）との間に形成される。
【００１４】
この寄生容量Ｃｓｄは、ソースラインＳLを３本づつ選択していく点順次３点同時サンプリング方式において、画素Ｐ（奇数，３の倍数）の画素電極に電位変動を与える（図９参照）。例えば、画素Ｐ（１，３）では、その画素電極へ信号電位を書き込んでいる最中にソースラインＳL４の電位が反転する。ソースラインＳL４には、一水平期間前に与えられた信号電位に対して反転した信号電位が与えられるからである。この結果、画素Ｐ（１，３）の画素電極は、寄生容量Ｃｓｄを介して電位変動を受け、図９に示すように、書き込み（充電）途中で電位波形が跳ねる。この電位変動量は、画素画素Ｐ（１，３）の全画素容量をＣｐｉｘ、ソースラインＳL４の電位変化量をΔVとして、（Ｃｓｄ／Ｃｐｉｘ）×ΔＶで表される。なお、一旦電位変動を受けた画素Ｐ（１，３）の画素電極は、ゲートラインＧＬ１がＯＦＦなるまでの間に、ソースラインＳL３を介して本来充電すべき信号電位に再充電されていく。
【００１５】
ここで、点順次駆動の場合、各画素Ｐ（画素電極）への書き込み期間は、該画素Ｐの薄膜トランジスタＴＲに繋がるソースラインＳLが選択されて（ソースラインＳLに繋がるアナログスイッチＡＳＷがＯＮして）から該画素Ｐの薄膜トランジスタＴＲに繋がるゲートラインＧＬがＯＦＦするまでの間である。したがって、走査方向側（右側）に配される画素Ｐほど書き込み時間は短くなる。
【００１６】
これにより、画素Ｐ（奇数，３の倍数）のうち、特に走査方向側（右側）に配されるものでは、再充電（再書込み）が十分行えないうちにゲートラインＧＬ１がＯＦＦになってしまい、本来充電されるべき信号電位にならない（図９参照）という現象が起こる。
【００１７】
このように、従来の液晶表示装置では、点順次３点同時サンプリング方式において、画素Ｐ（奇数，３の倍数）、すなわち奇数行のサンプリングブロック境界に位置する画素（Ｂの画素）に表示ムラが発生し、しかもその表示ムラが走査方向側（右側）に配されるものほど濃くなるという問題があった。
【００１８】
本発明は上記課題に鑑みてなされたものであり、その目的は、デルタ配列の表示装置に発生する表示ムラを抑制し、表示品位を高める点にある。
【課題を解決するための手段】
【００１９】
本発明の赤外線通信装置は、上記課題を解決するために、第１〜第３色の３色の画素がデルタ配列とされるとともに各画素がソースラインおよびゲートラインに接続されており、ソースラインを順次選択しつつ選択されたソースラインを介して画素に信号電位を書き込んでいく表示装置であって、デルタを形成する任意の３つの画素を第１〜第３の画素とし、第１〜第３の画素がそれぞれ第１〜第３色の画素であり、かつ第２および第３の画素が同一行に位置するものとして、第１および第２の画素が同一のソースラインに接続されるとともに該ソースラインに対して同じ側に配され、かつ該ソースラインには第１および第２色に対応する信号電位が一水平期間ごとに交互に送られることを特徴とする。
【００２０】
上記構成は、デルタを形成する任意の３つの画素のうち、異なる行に属する２つの画素を同一のソースラインに接続する（すなわち、同一ソースラインに接続し且つ隣り合う行に位置する画素同士を互いに半画素ずらす）ことで、デルタ配列された各画素を、それぞれに接続するソースラインの同じ側に配するものである。したがって、上記各画素を、それぞれに接続するソースラインの選択（走査）方向逆側に配すれば、各画素（各画素が有する画素電極）と、その選択方向側に隣接する画素に繋がるソースラインとの間に寄生容量が形成されないようにすることが可能となる。これにより、該寄生容量に起因する表示ムラを抑制し、表示品位を高めることができる。
【００２１】
上記構成は、ソースラインを３本づつ選択していく構成とすることもできる。こうすれば、従来の表示装置で３点同時サンプリング方式とした場合に発生していた表示ムラ（奇数行のサンプリングブロック境界での表示ムラ）をなくすことができる。
【００２２】
上記構成においては、上記第１および第２の画素が接続するソースラインは、その一方の端が第１のアナログスイッチを介して第１色用ビデオ信号線に接続されるとともに、もう一方の端が第２のアナログスイッチを介して第２色用ビデオ信号線に接続されており、
この第１および第２のアナログスイッチが、一水平期間ごとに交互に駆動される構成とすることもできる。
【００２３】
上記構成においては、上記第１および第２の画素が接続するソースラインは、アナログスイッチを介して第１色用ビデオ信号線および第２色用ビデオ信号線に接続されており、
上記アナログスイッチによって、該ソースラインには、第１色用および第２色用ビデオ信号線が一水平期間ごとに交互に接続される構成とすることもできる。
【００２４】
上記構成においては、上記第１および第２の画素が接続するソースラインは、アナログスイッチを介して１本のビデオ信号線に接続されており、このビデオ信号線が出力する信号電位が一水平期間ごとに第１色あるいは第２色対応に切り替わる構成とすることもできる。
【００２５】
上記構成においては、各画素と各ラインを駆動するドライバとがモノリシックに形成されている構成とすることもできる。
【００２６】
本発明の液晶表示装置は、上記表示装置を備えることを特徴とする。
【発明の効果】
【００２７】
以上のように、本発明の表示装置によれば、各画素をそれぞれに接続するソースラインの選択（走査）方向逆側に配することができ、各画素（各画素が有する画素電極）と、その選択方向側に隣接する画素に繋がるソースラインとの間に寄生容量が形成されないようにすることが可能となる。これにより、上記寄生容量に起因する表示ムラを抑制し、高表示品位の表示装置を実現することができる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の一形態を説明すれば以下のとおりである。図１は本実施の形態に係る表示装置（例えば、液晶表示装置）の表示部を説明する模式図である。同図に示すように、本表示装置１の表示部３では、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３色の画素Ｐがデルタ配列されている。ここで、ｉ、ｊを自然数として、ｉ番目の行の行端からｊ番目の画素ｐ（ｉ，ｊ）は、薄膜トランジスタＴｒと、そのドレイン（ソース）に繋がる画素電極とを有し、この薄膜トランジスタのゲートがゲートラインｇＬに接続され、そのドレインが画素電極に接続され、そのソースがソースラインｓLに接続されている。以下、行方向（ゲートラインｇＬに沿った方向）を左右方向とし、特に右方向を走査（選択）方向とする。
【００２９】
具体的に説明すると、偶数行の画素ｐ（偶数，ｊ）は、偶数行の画素ｐ（奇数，ｊ）に比較して、その配置位置が半画素分だけ右にずれている。例えば、２行目の行端から１番目の画素である画素ｐ（２，１）の中心位置は、１行目の行端から１番目の画素である画素ｐ（１，１）の中心位置に対して１画素の行方向幅の半分だけ右にずれており、また、３行目の行端から１番目の画素である画素ｐ（３，１）の中心位置と行方向（左右方向）に関して一致する。また、ゲートラインｇＬｉ（ｉ行目のゲートライン）は、ｉ行目の画素ｐ（ｉ，ｊ）が有する薄膜トランジスタＴｒのゲートに接続されている。そして、ソースラインｓＬｊ（左からｊ番目のソースライン）は、奇数行の左からｊ番目の画素Ｐ（奇数，ｊ）および偶数行の左からｊ−１番目の画素Ｐ（偶数，ｊ−１）の右側を通るようにジグザグに形成され、画素Ｐ（奇数，ｊ）が有する薄膜トランジスタＴｒのソースおよび画素Ｐ（偶数，ｊ−１）が有する薄膜トランジスタＴｒのソースに接続されている。
【００３０】
以上から、表示部３では、図１に示すように、デルタを形成する任意の３つの画素（互いに異なる色の画素となる）を、ｐ（ｉ，ｊ）、ｐ（ｉ＋１，ｊ−１）およびｐ（ｉ＋１，ｊ）として（この場合、ｉは奇数）、画素ｐ（ｉ，ｊ）と画素ｐ（ｉ＋１，ｊ−１）とが同一のソースラインｓＬｊに接続されるとともに、該ソースラインｓＬｊの左側（走査方向の反対側）に配される。また、デルタを形成する任意の３つの画素（互いに異なる色の画素となる）を、ｐ（ｉ，ｊ）、ｐ（ｉ＋１，ｊ）およびｐ（ｉ＋１，ｊ＋１）として（この場合、ｉは偶数）、画素ｐ（ｉ，ｊ）と画素ｐ（ｉ＋１，ｊ＋１）とが、同一のソースラインｓＬ（ｊ＋１）に接続されるとともに、該ソースラインｓＬ（ｊ＋１）の左側（走査方向の反対側）に配される。
【００３１】
例えば、ソースラインｓＬ２は、Ｇの画素ｐ（１，２）、Ｂの画素ｐ（２，１）、Ｇの画素ｐ（３，２）、Ｂの画素ｐ（４，１）、Ｇの画素ｐ（５，２）・・・に接続され、これらの画素の右側を通る。このソースラインｓＬ２には、一水平期間（１ゲートラインの走査）ごとに、ＧおよびＢに対応する信号電位が交互に送られる。同様に、ソースラインｓＬ３は、Ｂの画素ｐ（１，３）、Ｒの画素ｐ（２，２）、Ｂの画素ｐ（３，３）、Ｒの画素ｐ（４，２）、Ｂの画素ｐ（５，３）・・・に接続され、これらの画素の右側を通る。このソースラインｓＬ３には、一水平期間（１ゲートラインの走査）ごとに、ＢおよびＲに対応する信号電位が交互に送られる。同様に、ソースラインｓＬ４は、Ｒの画素ｐ（１，４）、Ｇの画素ｐ（２，３）、Ｒの画素ｐ（３，４）、Ｇの画素ｐ（４，３）、Ｒの画素ｐ（５，４）・・・に接続され、これらの画素の右側を通る。このソースラインｓＬ４には、一水平期間（１ゲートラインの走査）ごとに、ＲおよびＧに対応する信号電位が交互に送られる。
【００３２】
このように、本表示装置の表示部では、すべてのソースラインｓＬに接続する複数の画素ｐが、すべて該ソースラインｓＬの左側（走査方向の反対側）に配されている。したがって、ソースラインｓＬを右方向（走査方向）に１本あるいは複数本づつ順次選択していけば、画素ｐ（ｉ，ｊ）の画素電極（薄膜トランジスタＴＲのドレイン）と、その右隣の画素ｐ（ｉ，ｊ＋１）（走査方向側に隣接する画素）に信号電位を供給するソースラインｓＬとの間に寄生容量（図１０のＣｓｄのような寄生容量）が発生することがない。
【００３３】
したがって、ソースラインｓＬを３本づつ選択していく点順次３点同時サンプリング方式を用いて一水平期間反転駆動を行った場合でも、上記従来の表示装置とは異なり、サンプリングブロック境界にあたる画素ｐ（ｉ，３の倍数）の画素電極に電位変動が生じない。これにより、表示ムラのない高品位な表示が実現される。
【００３４】
以下に、同一ソースラインｓＬに２色に対応する信号電位を送るための構成例を説明する。
【００３５】
第１の構成例では、図２に示すように、各ソースラインｓＬに出力する信号電位の対応色を一水平期間ごとに切り換えるため、表示部３を挟んで上下に２つのソースドライバ１０ａ・１０ｂを設けている。ここでは、各ソースラインｓＬの一方の端はソースドライバ１０ａ内のアナログスイッチＡＳｗを介して第１色のビデオ信号線に接続され、もう一方の端はソースドライバ１０ｂ内のアナログスイッチＡＳｗを介して第２色のビデオ信号線に接続される。
【００３６】
ソースドライバ１０ａ内のアナログスイッチＡＳｗは行方向に配置されており、左端からｊ番目のアナログスイッチＡＳｗｊは、ソースラインｓＬｊの上端に接続される。アナログスイッチＡＳｗｊ（ｊ＝１，２，・・・）は左端から３個ごとにグループ化され、サンプリングパルスによって同時選択される。各グループにおいて、ｊが３の倍数であるものがＢ（青）用のビデオ信号線に接続されるＢ用のアナログスイッチであり、このＢ用のアナログスイッチの１つ前（左）がＧ（緑）用のビデオ信号線に接続されるＧ用のアナログスイッチであり、このＧ用のアナログスイッチの１つ前（左）がＲ（赤）用のビデオ信号線に接続されるＲ用のアナログスイッチである。
【００３７】
ソースドライバ１０ｂ内のアナログスイッチＡｓｗも行方向に配置されており、端からｊ番目のアナログスイッチＡｓｗｊは、ソースラインｓＬｊの下端に接続される。アナログスイッチＡｓｗｊ（ｊ＝１，２，・・・）は左端から３個ごとにグループ化され、サンプリングパルスによって同時選択される。各グループにおいて、ｊが３の倍数であるものがＧ（緑）用のビデオ信号線に接続されるＧ用のアナログスイッチであり、このＧ用のアナログスイッチの１つ前（左）がＲ（赤）用のビデオ信号線に接続されるＲ用のアナログスイッチであり、このＲ用のアナログスイッチの１つ前（左）がＢ（青）用のビデオ信号線に接続されるＢ用のアナログスイッチである。
【００３８】
ゲートドライバ９は、各ゲートライン（ｇＬ１・ｇＬ２・・・）に順次ゲート選択（ＯＮ）信号を出力する。そして、奇数行のゲートラインｇＬにゲート選択信号が出力されると、ＳＰＳｅ信号がサンプリングパルス生成回路７ａに入力される。これにより、サンプリングパルス生成回路７ａは、入力される制御クロックＣＫＳに基づいてビデオ信号（信号電位）をサンプリングするサンプリングパルス（Ｓａｍ１ｅ、Ｓａｍ２ｅ・・・）をアナログスイッチＡＳｗの各グループに順次出力する。この結果、サンプリングパルスが入力されたグループの３つのアナログスイッチＡＳｗが同時にＯＮし、ＯＮされたアナログスイッチＡＳｗに繋がるビデオ信号線の映像データ（信号電位）が、該アナログスイッチＡＳｗに繋がるソースラインｓLに出力される。一方、偶数行のゲートラインｇＬにゲート選択信号が出力されると、ＳＰＳｏ信号がサンプリングパルス生成回路７ｂに入力される。これにより、サンプリングパルス生成回路７ｂは、入力される制御クロックＣＫＳに基づいてビデオ信号（信号電位）をサンプリングするサンプリングパルス（Ｓａｍ１ｏ、Ｓａｍ２ｏ・・・）をアナログスイッチＡｓｗの各グループに順次出力する。この結果、サンプリングパルスが入力されたグループの３つのアナログスイッチＡｓｗが同時にＯＮし、ＯＮされたアナログスイッチＡｓｗに繋がるビデオ信号線の映像データ（信号電位）が、該アナログスイッチＡｓｗに繋がるソースラインｓLに出力される。
【００３９】
二水平期間の動作を、図２および図６のタイミングチャートを用いて説明すれば以下のとおりである。
【００４０】
ゲート選択信号がゲートラインｇＬ１に出力されると、ＳＰＳｅが「Ｈｉｇｈ」になる。この結果、アナログスイッチＡＳｗ１〜ＡＳｗ３のグループにサンプリングパルスＳａｍ１ｅ（Ｈｉｇｈ）が入力され、アナログスイッチＡＳｗ１〜ＡＳｗ３が同時にＯＮされる。これにより、Ｒの映像データがＡＳｗ１を介してソースラインｓL１に出力され、Ｇの映像データがＡＳｗ２を介してソースラインｓL２に出力され、Ｂの映像データがＡＳｗ３を介してソースラインｓＬ３に出力される。この結果、Ｒの信号電位が画素ｐ（１，１）の画素容量に書き込まれ、Ｇの信号電位が画素ｐ（１，２）の画素容量に書き込まれ、Ｂの信号電位が画素ｐ（１，３）の画素容量に書き込まれる。
【００４１】
ついで、アナログスイッチＡＳｗ４〜ＡＳｗ６のグループにサンプリングパルスＳａｍ２ｅ（Ｈｉｇｈ）が入力され、アナログスイッチＡＳｗ４〜ＡＳｗ６が同時にＯＮされる。これにより、Ｒの映像データがＡＳｗ４を介してソースラインｓＬ４に出力され、Ｇの映像データがＡＳｗ５を介してソースラインｓＬ５に出力され、Ｂの映像データがＡＳｗ６を介してソースラインｓＬ６に出力される。この結果、Ｒの信号電位が画素ｐ（１，４）の画素容量に書き込まれ、Ｇの信号電位が画素ｐ（１，５）の画素容量に書き込まれ、Ｂの信号電位が画素ｐ（１，６）の画素容量に書き込まれる。
【００４２】
以上の工程が繰り返され、一水平期間（ゲートラインｇＬ１の走査）が終了する。
【００４３】
ついで、ゲート選択信号がゲートラインｇＬ２に出力されると、ＳＰＳｏが「Ｈｉｇｈ」になる。この結果、アナログスイッチＡｓｗ１〜Ａｓｗ３のグループにサンプリングパルスＳａｍ１ｏ（Ｈｉｇｈ）が入力され、アナログスイッチＡｓｗ１〜Ａｓｗ３が同時にＯＮされる。これにより、Ｇの映像データがＡｓｗ１を介してソースラインｓＬ１に出力され、Ｂの映像データがＡｓｗ２を介してソースラインｓＬ２に出力され、Ｒの映像データがＡｓｗ３を介してソースラインｓＬ３に出力される。この結果、Ｂの信号電位が画素ｐ（２，１）の画素容量に書き込まれ、Ｒの信号電位が画素ｐ（２，２）の画素容量に書き込まれる。
【００４４】
ついで、アナログスイッチＡｓｗ４〜Ａｓｗ６のグループにサンプリングパルスＳａｍ２ｏ（Ｈｉｇｈ）が入力され、アナログスイッチＡｓｗ４〜Ａｓｗ６が同時にＯＮされる。これにより、Ｇの映像データがＡｓｗ４を介してソースラインｓＬ４に出力され、Ｂの映像データがＡｓｗ５を介してソースラインｓＬ５に出力され、Ｒの映像データがＡｓｗ６を介してソースラインｓＬ６に出力される。この結果、Ｇの信号電位が画素ｐ（２，３）の画素容量に書き込まれ、Ｂの信号電位が画素ｐ（２，４）の画素容量に書き込まれ、Ｒの信号電位が画素ｐ（２，５）の画素容量に書き込まれる。
【００４５】
以上の工程が繰り返されて、一水平期間（ゲートラインｇＬ２の走査）が終了する。
【００４６】
第２の構成例では、図３および図７のタイミングチャートに示すように、信号出力制御信号ｏ／ｅおよびＳＰＳ１信号を、サンプリングパルス生成回路７ａおよびサンプリングパルス生成回路７ｂに入力し、信号出力制御信号ｏ／ｅおよびＳＰＳ１信号がともに「Ｈｉｇｈ」になれば、ソースドライバ１０ａのアナログスイッチＡＳｗの各グループにサンプリングパルス（Ｓａｍ１ｅ、Ｓａｍ２ｅ・・・）が入力され、信号出力制御信号ｏ／ｅは「Ｌｏｗ」でＳＰＳ１信号が「Ｈｉｇｈ」になれば、ソースドライバ１０ｂのアナログスイッチＡｓｗのグループにサンプリングパルス（Ｓａｍ１ｏ、Ｓａｍ２ｏ・・・）が入力される構成でも構わない。
【００４７】
また、第３の構成例では、図４に示すように、ソースドライバ１０ｃ内に、２本（２色）のビデオ信号線とｏ／ｅ信号線とに接続するアナログスイッチＡ−ＳＷを設け、各アナログスイッチＡ−ＳＷを各ソースラインｓＬに接続する。
【００４８】
より具体的には、アナログスイッチＡ−ＳＷは行方向に配置されており、端からｊ番目のアナログスイッチＡ−ＳＷｊは、ソースラインｓＬｊに接続される。アナログスイッチＡ−ＳＷｊ（ｊ＝１，２，・・・）は左端から３個ごとにグループ化され、サンプリングパルスによって同時選択される。各グループにおいて、ｊが３の倍数であるものがＢおよびＲ用のビデオ信号線に接続されるＢ／Ｒ切替用のアナログスイッチであり、このＢ／Ｒ切替用のアナログスイッチの１つ前（左）がＧおよびＢ用のビデオ信号線に接続されるＧ／Ｂ切替用のアナログスイッチであり、このＧ／Ｂ切替用のアナログスイッチの１つ前（左）がＲおよびＧ用のビデオ信号線に接続されるＲ／Ｇ切替用のアナログスイッチである。
【００４９】
ここで、Ｂ／Ｒ切替用のアナログスイッチは、ｏ／ｅ信号が「Ｈｉｇｈ」ならばＢ、「Ｌｏｗ」ならばＲ用のビデオ信号線を選択し、Ｇ／Ｂ切替用のアナログスイッチは、ｏ／ｅ信号が「Ｈｉｇｈ」ならばＧ、「Ｌｏｗ」ならばＢ用のビデオ信号線を選択し、Ｒ／Ｇ切替用のアナログスイッチは、ｏ／ｅ信号が「Ｈｉｇｈ」ならばＲ、「Ｌｏｗ」ならばＧ用のビデオ信号線を選択する。ｏ／ｅ信号は、一水平期間ごとに「Ｈｉｇｈ」／「Ｌｏｗ」が切り替わるため（図７参照）、各ソースラインｓＬに、一水平期間ごとに２色の信号電位を交互に送ることが可能となる。
【００５０】
また、第４の構成例では、図５に示すように、３本（３色）のビデオ信号線とｏ／ｅ信号線とに接続するビデオ信号切替回路１１を設ける。なお、ビデオ信号切替回路１１をソースドライバ１０ｄ内に設けても構わない。ビデオ信号切替回路１１は、ｏ／ｅ信号が「Ｈｉｇｈ」ならば、切替ラインＬ１とＲ用のビデオ信号線とを接続し、切替ラインＬ２とＧ用のビデオ信号線とを接続し、切替ラインＬ３とＢ用のビデオ信号線とを接続する。一方、ｏ／ｅ信号が「Ｌｏｗ」ならば、切替ラインＬ１とＧ用のビデオ信号線とを接続し、切替ラインＬ２とＢ用のビデオ信号線とを接続し、切替ラインＬ３とＲ用のビデオ信号線とを接続する。そして、ソースドライバ１０ｄには、アナログスイッチＡ−ｓｗを設け、切替ラインＬ１〜Ｌ３を、各アナログスイッチＡ−ｓｗを介して各ソースラインｓＬに接続する。
【００５１】
より具体的には、アナログスイッチＡ−ｓｗは行方向に配置されており、端からｊ番目のアナログスイッチＡ−ｓｗｊは、ソースラインｓＬｊに接続される。アナログスイッチＡ−ｓｗｊ（ｊ＝１，２，・・・）は左端から３個ごとにグループ化され、サンプリングパルスによって同時選択される。各グループにおいて、ｊが３の倍数であるアナログスイッチＡ−ｓｗｊが切替ラインＬ３に接続され、その１つ前（左）のアナログスイッチが切替ラインＬ２に接続され、その１つ前（左）のアナログスイッチが切替ラインＬ１に接続される。
【００５２】
これにより、例えばｏ／ｅ信号が「Ｈｉｇｈ」ならば、ソースラインｓＬ１〜ｓＬ３はそれぞれ、切替ラインＬ１〜Ｌ３を介してＲ用、Ｇ用およびＢ用のビデオ信号線に接続される。一方、ｏ／ｅ信号が「Ｌｏｗ」ならば、ソースラインｓＬ１〜ｓＬ３はそれぞれ、切替ラインＬ１〜Ｌ３を介してＧ用、Ｂ用およびＲ用のビデオ信号線に接続される。ｏ／ｅ信号は、一水平期間ごとに「Ｈｉｇｈ」／「Ｌｏｗ」が切り替わるため（図７参照）、各ソースラインｓＬに、一水平期間ごとに２色の信号電位を交互に送ることが可能となる。
【００５３】
なお、本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施の形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００５４】
本発明に係る表示装置は、例えば、液晶表示パネル（特にＡＶ用）に適用可能である。
【図面の簡単な説明】
【００５５】
【図１】本表示装置の表示部の構成を示す回路図である。
【図２】本表示装置の一構成例を示す回路図である。
【図３】本表示装置の他の構成例を示す回路図である。
【図４】本表示装置の他の構成例を示す回路図である。
【図５】本表示装置の他の構成例を示す回路図である。
【図６】図２の表示装置の動作を示すタイミングチャートである。
【図７】図３の表示装置の動作を示すタイミングチャートである。
【図８】従来の表示装置の構成を示す回路図である。
【図９】図８の表示装置の動作と寄生容量の影響（電位変動）を説明する模式図である。
【図１０】図８の表示装置に形成される寄生容量を説明する回路図である。
【符号の説明】
【００５６】
１  表示装置
３  表示部
７  ７ａ  ７ｂ  サンプリングパルス生成回路
９  ゲートドライバ
１０  １０ａ  １０ｂ  ソースドライバ
１１  ビデオ信号切替回路
ｐ  画素
ｓＬ  ソースライン
ｇＬ  ゲートライン
ＡＳｗ  Ａｓｗ  Ａ−ＳＷ  Ａ−ｓｗ  アナログスイッチ
Ｃｓｄ  寄生容量
Ｌ１〜Ｌ３  切替ライン
【図１】
2007121571.tif 000003
【図２】
2007121571.tif 000004
【図３】
2007121571.tif 000005
【図４】
2007121571.tif 000006
【図５】
2007121571.tif 000007
【図６】
2007121571.tif 000008
【図７】
2007121571.tif 000009
【図８】
2007121571.tif 000010
【図９】
2007121571.tif 000011
【図１０】
2007121571.tif 000012