(57)【要約】【課題】母基板の狭い領域にスキャンライン、データライン及びダミーラインを効果的に配置した、表示素子モジュール及びその製造方法を提供する。【解決手段】有機電界発光素子110は、基板100上に形成され、第１電極及び第２電極の交差領域に形成された少なくとも一つの発光領域を含むピクセル回路部120と、第１電極の第１終端に接続された少なくとも一つの第１配線と、第１電極の第２終端に接続された少なくとも一つの第１補助配線と、終端に連結棒が形成された少なくとも一つの第２補助配線と、ピクセル回路部の第２電極に接続された少なくとも一つの第２配線と、ピクセル回路部及び他の配線と接触しないように配置され、終端に連結棒が形成された少なくとも一つのダミー配線とを含む。【選択図】図５
2007298938.tif 000002
【特許請求の範囲】
【請求項１】
表示素子モジュールの製造方法において、
仮想スクライブラインにより区分された母基板の少なくとも２つの領域に、少なくとも一つの第１電極及び第２電極を含むピクセル回路部を形成する段階と、
ピクセル回路部の第１電極に接続された少なくとも一つの第１配線を形成する段階と、
ピクセル回路部の第２電極に接続された少なくとも一つの第２配線を形成する段階とを含み、
前記第２配線は、連結棒によってそれぞれ接続され、該連結棒は、前記仮想スクライブライン外側の母基板上に形成されていることを特徴とする表示素子モジュールの製造方法。
【請求項２】
前記母基板に、ピクセル回路部の第１電極に接続された少なくとも一つの第３配線を形成する段階を含み、前記第３配線は、連結棒によって互いに接続され、該連結棒は、仮想スクライブライン外側の母基板上に位置することを特徴とする請求項１に記載の表示素子モジュールの製造方法。
【請求項３】
前記ピクセル回路部に隣接する母基板の接続領域に、第１配線及び第２配線に接続された素子駆動部を実装する段階をさらに含むことを特徴とする請求項１に記載の表示素子モジュールの製造方法。
【請求項４】
前記第２配線は、素子駆動部の少なくとも一側部を通って延びていることを特徴とする請求項３に記載の表示素子モジュールの製造方法。
【請求項５】
前記第２配線は、素子駆動部を通って仮想スクライブライン外側に延び、隣接ピクセル回路部から延びた配線と重畳されないように配置されることを特徴とする請求項３に記載の表示素子モジュールの製造方法。
【請求項６】
前記素子駆動部に信号を印加する回路基板を母基板上に実装する段階をさらに含むことを特徴とする請求項３に記載の表示素子モジュールの製造方法。
【請求項７】
ピクセル回路部に隣接する領域に外部の素子駆動部とピクセル回路部を接続する接続手段を実装する段階をさらに含むことを特徴とする請求項１に記載の表示素子モジュールの製造方法。
【請求項８】
接続手段は、素子駆動部が実装されたフィルムであり、第１配線と第２配線を通ってピクセル回路部に接続されることを特徴とする請求項７に記載の表示素子モジュールの製造方法。
【請求項９】
第２配線は、素子駆動部実装フィルムを通って仮想スクライブライン外側に延び、隣接ピクセル回路部から延びた配線と重畳されないように配置されることを特徴とする請求項７に記載の表示素子モジュールの製造方法。
【請求項１０】
母基板の一部領域に絶縁膜を形成する段階をさらに含むことを特徴とする請求項１に記載の表示素子モジュールの製造方法。
【請求項１１】
絶縁膜は、各配線の連結部上に形成されていることを特徴とする請求項１０に記載の表示素子モジュールの製造方法。
【請求項１２】
母基板は、最外側ピクセル回路部の外側部に位置するダミー領域を有する請求項１に記載の表示素子モジュールの製造方法。
【請求項１３】
ピクセル回路部は、母基板上に形成されたアノード電極と、アノード電極上に形成された有機電界発光層と、有機電界発光層上に形成されたカソード電極とを含み、第１電極はアノード電極であり、第２電極はカソード電極であることを特徴とする請求項１に記載の表示素子モジュールの製造方法。
【請求項１４】
基板上に形成され、第１電極及び第２電極の交差領域に形成された少なくとも一つの発光領域を含むピクセル回路部と、
第１電極の第１終端に接続された少なくとも一つの第１配線と、
第１電極の第２終端に接続された少なくとも一つの第１補助配線と、
終端に連結棒が形成された少なくとも一つの第２補助配線と、
ピクセル回路部の第２電極に接続された少なくとも一つの第２配線と、
ピクセル回路部及び他の配線と接触しないように配置され、終端に連結棒が形成された少なくとも一つのダミー配線と、を含むことを特徴とする表示素子モジュール。
【請求項１５】
ピクセル回路部に隣接する領域に実装され、第１配線及び第２配線に電気的に接続された駆動部をさらに含むことを特徴とする請求項１４に記載の表示素子モジュール。
【請求項１６】
第２配線は、素子駆動部の少なくともある側部を通って延びていることを特徴とする請求項１５に記載の表示素子モジュール。
【請求項１７】
ピクセル回路部に隣接する接続領域に実装され、外部の素子駆動部とピクセル回路部とを接続する接続手段をさらに含むことを特徴とする請求項１４に記載の表示素子モジュール。
【請求項１８】
接続手段は、素子駆動部が実装されたフィルムであり、第１配線と第２配線を通ってピクセル回路部に接続されることを特徴とする請求項１７に記載の表示素子モジュール。
【請求項１９】
ピクセル回路部は、母基板上に形成されたアノード電極と、アノード電極上に形成された有機電界発光層と、有機電界発光層上に形成されたカソード電極とを含み、第１電極はアノード電極であり、第２電極はカソード電極であることを特徴とする請求項１４に記載の表示素子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子モジュール及びその製造方法に関する。特に、基板上に素子駆動部を取り付けるために、また、素子に対する各種検査を容易に行うために、配線用連結部を隣接素子領域に形成した表示素子モジュール及びその製造方法に関するものである。
【背景技術】
【０００２】
図１は、ピクセル回路部を含む有機電界発光素子の平面図であり、便宜上、キャップを取り除いた状態を示しており、また、母基板に形成された多数のピクセル回路部のいずれか一つのピクセル回路部ＡＡのみをブロック形態で示している。
【０００３】
ピクセル回路部ＡＡは、母基板１上に形成されたアノード電極、アノード電極上に形成された有機電界発光層、及び有機電界発光層上に形成されたカソード電極を含む。
母基板１上に形成されたデータライン２Ａ及びスキャンライン４Ａは、ピクセル回路部ＡＡ内に形成された多数のアノード電極及びカソード電極（図示略)とそれぞれ接続され、データライン２Ａとスキャンライン４Ａの各端部は、母基板１の一部分に集中してパッドＰを形成する。
【０００４】
一方、未説明の図面符号"４Ａ−１"及び"２Ａ−１"は、スキャンライン４Ａ及びデータライン２Ａの終端に接続された連結部（別名、ショートバーと呼ぶこともある。）であり、多数のスキャンライン４Ａ及び多数のデータライン２Ａを接続する機能を実行する。また、未説明の符号"Ｓ"は、キャップ付き領域を示す。
【０００５】
有機電界発光素子の製作後、実施する点灯検査及びエージング試験では、電源供給用治具またはピンをいずれか一つのスキャンライン４Ａ及いずれか一つのデータライン２Ａに接触させ、この連結部４Ａ−１、２Ａ−１、あらゆるスキャンライン４Ａ及びデータライン２Ａを介して、ピクセル回路部ＡＡ内のカソード電極及びアノード電極に、信号（スキャン信号及びデータ信号）が供給される。
【０００６】
点灯検査では、このような過程を介してパネルの正常な点灯状態を確認することができ、エージング試験では、スキャンライン及びデータラインに電気的な信号（逆バイアス電圧）が印加され、素子を安定化させる。
点灯検査及びエージング試験が終了された後、スクライブラインＬに沿って母基板１を切断し、個別素子化すれば、連結部４Ａ−１、２Ａ−１は素子から分離される。
【０００７】
図１に示された有機電界発光素子（以下、'パネル'という）と素子駆動部（ＩＣチップ）を接続するために、素子駆動部が実装されたフィルム（chip on film）を使用することなく、ピクセル回路部が形成された基板に、素子駆動部を直接実装する、いわば、ＣＯＧ（chip on glass）形態の表示装置が使用されている。
【０００８】
図２は、ＣＯＧ型有機電界発光表示装置の平面図であり、基板１０上に素子駆動部１１が実装されていることが示されている。
素子駆動部が実装されたフィルムを使用する、いわば、ＣＯＦ型装置と比較して、このようなＣＯＧ型有機電界発光表示装置は、フィルムと電気的な外部接続部材を必要としない点で、また、素子駆動部が実装されたフィルムをパネルに電気的に接続するための工程を行う必要がないという点で有利である。
【０００９】
しかし、ＣＯＧ型有機電界発光表示装置を製造するためには、パネルを構成する基板１０上に素子駆動部を実装するための領域１１がなければならず、従って、空間的な制約によって、素子駆動部とデータライン１２／スキャンライン１４と間には、余裕領域が存在しなくなる。
【００１０】
即ち、図２に示されるように、ピクセル回路部（図２ではキャップにより図示されないが、以下では、便宜上、図面符号"１３"をピクセル回路部と称する。）に電気的に接続されたデータライン１２は、素子駆動部１１に直ちに電気的に接続され得るが、データライン１２両側に配置されたスキャンライン１４は、素子駆動部１１の周辺空間に余裕がないため、素子駆動部１１の側面を経由して、ピクセル回路部１３と対応する部分と反対側の部分に接続される。
【００１１】
このような空間的な制約により、多数のスキャンライン１２及び多数のデータライン２Ａを接続する連結部（図示しないが、図１の４Ａ−１、２Ａ−１)を形成することができなく、連結部が構成されていない素子に対する点灯検査及びエージング試験を実施することが非常に難しい。
【００１２】
図３及び図４は、図２の"Ａ"部の詳細図で、ＣＯＧ型有機電界発光表示装置でのスキャンライン１４、１４−１と素子駆動部１１の接続関係を図示している。
一方、図３及び図４は、素子駆動部１１及びスキャンライン１４、１４−１の一部のみを図示しており、スキャンライン１４、１４−１の配置状態を図示するために素子駆動部１１を透明な状態で示した。
【００１３】
以上説明したように、素子駆動部１１の側面を経由して、ピクセル回路部（図２の１３）と対応する部分と反対側の部分に接続されたスキャンライン１４には、連結部が形成されず、このような状態で、スキャンライン１４の各終端が、素子駆動部１１の接続領域１１−１（以下'バンプ'という。）とそれぞれ接続される（図３の状態）。
他方では、終端が連結部１４Ａ−１に接続された各スキャンライン１４−１は、その一部が、素子駆動部１１のバンプ１１−１にそれぞれ接続される（図４の状態）。
【００１４】
図３に示されるように、スキャンライン１４に連結部が形成しない条件では、パネルに対する点灯検査及びエージング試験を行うことは難しい。
即ち、素子駆動部１１が基板１０に実装されない状態で、互いに分離された状態で配置された全キャンライン１４に、検査用ピンまたは治具をいちいち接触させることが難しい。特に、ピンまたは治具の使用時、狭い間隔を有して配置された隣接スキャンラインとの接触によって、ショットが発生しうる。
【００１５】
さらに、厚さの薄い導電層形態のスキャンライン１４が接触するピンまたは治具によって、スキャンライン１４表面にスクラッチが発生するか、またはスキャンライン１４が基板１０で剥離される、いわば、ピーリング（peeling）現象が発生する恐れがある。
【００１６】
従って、このような問題点を防止するために素子駆動部１１を実装した後、点灯検査及びエージング試験を実施することが効果的であるが、このような場合、検査結果によって、パネル不良と判定される場合、高価の素子駆動部１１をパネルと共に廃棄しなければならない問題点が発生する。
もちろん、連結部が形成しないデータライン１２においても、これと同様の問題が発生する。
【００１７】
図４に示されるように、多数のスキャンライン１４−１が連結部１４Ａ−１に接続された構造では、ある一つのスキャンライン１４−１に、検査用ピンまたは治具が接触する場合、連結部１４Ａ−１を介して、全スキャンライン１４−１に信号が印加され、従って、素子駆動部１１を実装しない状態でも、点灯検査及びエージング試験が行える。
【００１８】
しかし、このような構造では、点灯検査及びエージング試験後、素子駆動部１１を実装する前に、基板１０上に形成された連結部１４Ａ−１と各スキャンライン１４−１を、互いに分離しなければならない。このために、スクライブラインＬ１に沿ってスキャンライン１４Ａを切断するレーザースクライブ（laser scribing）工程をさらに行わなければならない。
【００１９】
図３及び図４では、スキャンライン１４、１４−１の構造と配置が説明されているが、素子駆動部１１と接続されたデータラインも同じ構造及び機能を有しているので、説明を省略する。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、表示素子モジュールにおける上記問題点を解決するためのものであり、本発明の目的は、母基板の狭い領域に、スキャンライン、データライン及びダミーラインを効果的に配置した、表示素子モジュール及びその製造方法を提供することにある。
【００２１】
本発明の他の目的は、連結棒を介して互いに接続されたスキャンライン及び電極に接続されて、連結棒を介して互いに接続された補助ラインを利用して、各種検査及びテスト工程が容易に行える表示素子モジュールを提供することにある。
【課題を解決するための手段】
【００２２】
上記目的を達成するための本発明に係る表示素子モジュールの製造方法は、仮想スクライブラインにより区分された母基板の少なくとも２つの領域に、少なくとも一つの第１電極及び第２電極を含むピクセル回路部を形成する段階と、ピクセル回路部の第１電極に接続された少なくとも一つの第１配線を形成する段階と、ピクセル回路部の第２電極に接続された少なくとも一つの第２配線を形成する段階とを含み、前記第２配線は、連結棒によりそれぞれ接続され、該連結棒は、仮想スクライブライン外側の母基板上に形成されている。
【００２３】
本発明の方法は、母基板に少なくとも一つの第３配線を形成する段階をさらに含み、ここで、第３配線の終端は、第１電極に接続され、第３配線は、連結棒により互いに接続され、連結棒は、仮想スクライブライン外側の母基板上に位置する。
【００２４】
また、本発明の方法は、ピクセル回路部に隣接する母基板の実装領域に素子駆動部を実装する段階をさらに含み、このとき、素子駆動部は、第１配線及び第２配線に接続される。
【００２５】
本発明の方法は、ピクセル回路部に隣接する母基板の実装領域に外部の素子駆動部とピクセル回路部とを接続する接続手段を実装する段階をさらに含む。この接続手段は、素子駆動部が実装されたフィルムであり、フィルムは、第１配線と第２配線を通ってピクセル回路部と接続される。
【００２６】
本発明に係る表示素子モジュールは、基板上に形成され、第１電極及び第２電極の交差領域に形成された少なくとも一つの発光領域を含むピクセル回路部と、第１電極の第１終端に接続された少なくとも一つの第１配線と、第１電極の第２終端に接続された少なくとも一つの第１補助配線と、終端に連結棒が形成された少なくとも一つの第２補助配線と、ピクセル回路部の第２電極に接続された少なくとも一つの第２配線と、ピクセル回路部及び他の配線と接触しないように配置され、終端に連結棒が形成された少なくとも一つのダミー配線とを含む。
【００２７】
本発明の表示素子モジュールは、ピクセル回路部に隣接する領域に実装され、第１配線及び第２配線に電気的に接続された素子駆動部又はピクセル回路部に隣接する実装領域に取り付けられ、外部素子駆動部とピクセル回路部とを接続する接続手段をさらに含む。この接続手段は、素子駆動部が実装されたフィルムであり、第１配線と第２配線を通ってピクセル回路部と接続される。
【発明の効果】
【００２８】
以上のような本発明に係る表示素子用母基板及びそれを用いた表示素子モジュールは、以下の効果を奏する。
【００２９】
本発明に係る母基板では、基板に実装された素子駆動部（又は素子駆動部が実装されたフィルム）と接続されるデータラインとは別に、ピクセル回路部のアノード電極に接続された補助データラインを形成し、その終端部を隣接パネルの基板領域中で余裕のある領域に配置することによって、その終端に補助連結部を形成することができる。また、スキャンラインの一部及びその終端に形成された連結部も、隣接するパネルの基板領域中で余裕のある領域に配置することによって、スキャンライン配置に余裕を有することができる。
【００３０】
特に、上記のような構造では、素子駆動部（又は素子駆動部が実装されたフィルム）を基板に実装しない状態でも、連結部を利用してパネルに対する点灯検査及びエージング試験を容易に行うことができる。参考として、点灯検査及びエージング試験を通った、正常パネルの基板に素子駆動部（又は素子駆動部が実装されたフィルム）を実装する。
【００３１】
一方、このような条件では、検査結果がパネル不良として現れても、基板又はフィルムに実装された素子駆動部を廃棄する必要がなく、従って、素子駆動部の廃棄に伴う損失を最小化し、それによる生産費用の節減効果もある。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好ましい実施形態が添付図面を参照して詳しく説明する。下記実施形態で、発光装置の一例として、有機電界発光素子を説明する。しかし、本発明の技術的思想は、有機電界発光素子に制限されないことは自明である。
【００３３】
有機電界発光素子は、基板上に配列されたアノード電極と、アノード電極上に形成された有機電界発光層と、有機電界発光層上に形成されたカソード電極とからなるが、カソード電極とアノード電極の積層順序は、逆になっていてもよい。
【００３４】
一方、本発明のように、有機電界発光素子又はパネル内部に駆動部を実装するときに使われる基板は、プラスチックフィルム、シリコン、ガラスなどのような導体から不導体まで様々な材料で構成することができる。上記導体は、アクティブ型の有機発光素子におけるトランジスタとして作用することができる。
【００３５】
図５は、本発明に係る表示素子用の母基板の平面図であり、便宜上、９個の有機電界発光素子１１０（以下'パネル'という。）のみを示し、各パネル１１０が形成される領域は、母基板１００が切断される、仮想ラインであるスクライブラインＬ１によって区分される。
【００３６】
一方、各パネル１１０は、上述した構造を有する有機電界発光素子であり、図５では、各パネル１１０を構成する母基板１００のキャップ付着領域に、キャップ１２０が接着されている状態を示す。
【００３７】
図６は、図５に図示された母基板の中央部に位置するパネル及びその周辺パネルの一部を、詳細に示す図であり、図６に図示されたパネル１１０を参考に、本発明を詳細に説明する。
【００３８】
各パネル１１０のピクセル回路部は、カソード電極、有機電界発光層及びアノード電極を含む構成要素で形成される。図５及び図６では、キャップ１２０によりピクセル回路部は、図示されておらず、以下では、説明の便宜上、図面符号"１２０"をピクセル回路部と称する。ピクセル回路部１２０の一側と対応する母基板１００の第１部分には、アノード電極とカソード電極の一端とそれぞれ接続された、データライン１０２Ａ及びスキャンライン１０４が形成されている。
【００３９】
また、ピクセル回路部１２０に隣接する領域には、データライン１０２Ａ及びスキャンライン１０４と電気的に接続される、例えば、素子駆動部（ＩＣチップ）または素子駆動部が取り付けられたフィルムを実装する接続領域１０６（以下、'実装領域'と称する）が形成され、接続領域１０６に隣接する位置に素子駆動部に、電気的な信号を供給するためのフレキシブルプリント回路を取り付ける領域１０５が形成される。
【００４０】
一方、ピクセル回路部１２０を中心に、データライン１０２Ａ及びスキャンライン１０４が形成された第１部分と、その反対部分である母基板１００の第２部分には、ピクセル回路部１２０内のアノード電極の他の終端とそれぞれ接続された補助データライン１０２Ｂが形成されている。
【００４１】
この補助データライン１０２Ｂは、パネルとの境界線であるスクライブラインＬ１を通って、隣接パネルが形成された基板に伸び、その終端には、補助データライン１０２Ｂを接続する補助連結部１１２Ｂが形成されている。
【００４２】
一方、カソード電極と接続されたスキャンライン１０４は、素子駆動部の実装領域１０６の両側に延び、さらにスクライブラインＬ１を通って隣接するパネルの基板に延びている。隣接するパネルの基板に位置するスキャンライン１０４の端部には、同一方向に延びるスキャンライン１０４を接続する連結部１１４が形成されている。
ここで、スキャンライン１０４の中で、素子駆動部の実装領域１０６上に対応する部分は、さらに基板１００に実装される素子駆動部と電気的に接続される。
【００４３】
このとき、素子駆動部実装領域１０６から延びたスキャンライン１０４及びその終端の連結部１１４の位置（即ち、素子駆動部実装領域１０６との間隔）は、隣接するパネルの素子駆動部の実装領域から延びたスキャンライン２０４、４０４及びその終端の連結部２１４、４１４の位置（即ち、素子駆動部実装領域との間隔）と異なる。
【００４４】
従って、このような配置によって、図５及び図６に示されるように、ある一つのパネルの母基板１００上に形成されたスキャンライン１０４は、隣接するパネルから延びたスキャンライン２０４、４０４及びその終端の連結部２１４、４１４に接触しない。
【００４５】
以上のような構造を有する母基板１００を利用して、有機電界発光素子モジュールを構成する過程を説明すれば、次の通りである。
母基板１００上に、図５に図示されるような配置状態で多数のパネル１１０を構成した後、各パネル１００の基板上に形成された素子駆動部の実装領域１０６に素子駆動部を取り付けない状態で、パネル１００の正常な動作の可否を確認するための点灯検査及び極限条件を付与（逆バイアス電圧印加）するエージング試験を行う。
【００４６】
点灯検査で、装備の信号印加用治具又はピンは、各パネル１１０のピクセル回路部１２０外部に形成された補助データライン１０２Ｂ（又は補助連結部１１２Ｂ）、両スキャンライン１０４（又は連結部１１４）にそれぞれ接触し、この状態で電気的な信号が印加される。
【００４７】
印加されたデータ信号は、補助データライン１０２Ｂ終端に形成された連結部１１２Ｂ及び全補助データライン１０２Ｂを介して、ピクセル回路部１２０のあらゆるアノード電極に伝えられる。
【００４８】
また、印加されたスキャン信号は、スキャンライン１０４の終端に形成された連結部１１４及び全スキャンライン１０４を介して、ピクセル回路部１２０のカソード電極に伝えられる。従って、アノード電極とカソード電極とが交差する領域（pixel）が発光することによって、点灯検査が行われ、また各ピクセルに極限条件を付与することによって、ピクセルに対するエージング試験が行われる。
【００４９】
パネル１１０に対する点灯検査及びエージング試験が終了した後、母基板１００を切断し、各パネル１００を分離する個別化工程を実行する。即ち、スクライブラインＬ１に沿って母基板１００を切断することによって、多数のパネル１１０に分離される。
【００５０】
次に、個別化された各パネル１１０の接続領域１０６に、素子駆動部を直ちに実装するか、又は外部の素子駆動部とパネル１００とを接続する接続手段が、接続領域１０６に付着される。一例として、この接続手段は、素子駆動部が実装されたフィルムであってもよい。このとき、素子駆動部又は接続手段は、データライン及びスキャンラインを介して、ピクセル回路部に接続される。
【００５１】
このようなスクライブ工程によって分離された各パネル１１０の基板１００上には、図６に示されるように、データライン１０２Ａ、スキャンライン１０４及び補助データライン１０２Ｂと共に隣接していたパネルから延びた補助データライン３０２Ｂの一部及び補助連結部３１２Ｂが存在し、また隣接していたパネルから延びたスキャンライン２０４、４０４の一部及び連結部２１４、４１４が存在するようになる。
【００５２】
このような要素は、母基板１００の余裕領域に形成されているため、パネル１１０の機能に何ら影響を及ぼさない。
ここで、絶縁膜は、各ピクセル１１０の一部領域に形成されていてもよい。データライン１０２Ａとスキャンライン１０４と間に、絶縁膜が形成される場合、データライン１０２Ａとスキャンライン１０４と間のショート及び漏洩電流の発生を防止することができる。
【００５３】
特に、図６に示されるように、隣接パネルから延びた補助データライン３０２Ｂの一部及び補助連結部３１２Ｂは、フレキシブルプリント回路付き領域１０５と非常に隣接するように位置する。従って、補助連結部３１２Ｂ上に絶縁膜が形成される場合、補助連結部３１２Ｂと接着されるフレキシブルプリント回路の接触は行われない。
【００５４】
この他に、母基板１００の最外側部に配置されたパネルの補助データラインの一部及び補助連結部、スキャンラインの一部及び連結部を形成するために、最外側部のパネルの外側に所定幅のダミー領域を形成することが好ましい。
【００５５】
ここで、図５及び図６では、スキャンライン１０４がピクセル回路部１２０の奇数列のカソード電極の第１終端及び偶数列のカソード電極の第２終端（第１終端の反対終端）と交互に接続されている奇偶数型の配列を示しているが、本発明は、これに制限されない。スキャンライン１０４が全カソード電極の同じ終端に接続された構造の場合でも、本発明を適用可能である。
【００５６】
上述した本発明は、例示の目的のために開示されたものであり、本発明に対する通常の知識を有した当業者であるならば、本発明の思想と範囲内で様々な修正、変更、付加が可能である。従って、このような修正、変更及び付加は、本発明の特許請求の範囲に属するものである。
【図面の簡単な説明】
【００５７】
【図１】キャップが接着されない一般的な有機電界発光素子の平面図である。
【図２】ＣＯＧ型有機電界発光素子モジュールの平面図である。
【図３】図２の"Ａ"部の詳細図で、ＣＯＧ型有機電界発光素子モジュールでのスキャンラインと素子駆動部との接続関係を示す図である。
【図４】図２の"Ａ"部の詳細図で、ＣＯＧ型有機電界発光素子モジュールでのスキャンラインと素子駆動部との接続関係を示す図である。
【図５】本発明に係る表示装置用母基板の平面図である。
【図６】図５に示された素子の中中央部に位置した素子及びその周辺素子の一部を詳細に示す図である。
【符号の説明】
【００５８】
１００  母基板
１１０  パネル
１２０  ピクセル回路部
Ｌ１  スクライブライン
【図１】
2007298938.tif 000003
【図２】
2007298938.tif 000004
【図３】
2007298938.tif 000005
【図４】
2007298938.tif 000006
【図５】
2007298938.tif 000007
【図６】
2007298938.tif 000008