(57)【要約】【課題】バーンイン試験時の消費電流のピーク値を抑制可能な試験システムを提供する。【解決手段】複数の被試験回路１１ａ，１１ｂ，１１ｃ，・・・を搭載可能なバーンインボード１１と、バーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを出力する試験装置２と、複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路１１ａ，１１ｂ，１１ｃ，・・・にそれぞれ送信する制御回路３とを備える。【選択図】      図１
2007298378.tif 000002
【特許請求の範囲】
【請求項１】
複数の被試験回路を搭載可能なバーンインボードと、
バーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを出力する試験装置と、
前記複数種のバーンインパターンを、互いに異なる順序で組み合わせて、前記複数の被試験回路にそれぞれ送信する制御回路
とを備えることを特徴とする試験システム。
【請求項２】
前記制御回路が、前記複数種のバーンインパターンのうち複数のバーンインパターンを同一の前記複数の被試験回路に順次送信することを特徴とする請求項１に記載の試験システム。
【請求項３】
前記制御回路が、前記複数種のバーンインパターンを前記複数の被試験回路毎に送信するか、或いは前記複数種のバーンインパターンを前記バーンインボード内のゾーン毎に送信するかを決定することを特徴とする請求項１又は２に記載の試験システム。
【請求項４】
試験装置から出力されたバーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路にそれぞれ送信するステップと、
前記複数種のバーンインパターンに応じて前記複数の被試験回路からそれぞれ出力された試験結果を、前記試験装置に転送するステップ
とを含むことを特徴とするバーンイン試験方法。
【請求項５】
試験装置から出力されたバーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路にそれぞれ送信する命令と、
前記複数種のバーンインパターンに応じて前記複数の被試験回路からそれぞれ出力された試験結果を、前記試験装置に転送する命令
とをコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーンイン試験技術に関し、特に、試験システム、バーンイン試験方法及びプログラムに関する。
【背景技術】
【０００２】
半導体装置（テストＩＣ）の初期故障（初期不良）を取り除くスクリーニング手法の一つとして、バーンイン試験が知られている。バーンイン試験は、テストＩＣの動作条件よりも高温で且つ高電圧の加速ストレスを印加し、故障発生を加速して短時間で不良品を取り除く試験である。
【０００３】
通常、バーンイン試験では、パッケージングされたテストＩＣをバーンインボードに多数個配置し、恒温槽中において、外部から加速ストレスとなる電源電圧、入力信号（バーンインパターン）をテストＩＣに一定時間印加する。その後、テストＩＣから出力された試験結果を外部に取り出して良品、不良品の判定テストを行う。
【０００４】
従来、バーンイン試験を行う際、バーンインボードに物理的に搭載可能な数のテストＩＣを搭載し試験していた。しかし、近年のテストＩＣにおける周波数の高速化及び１チップ内に収める回路の増加に伴い、バーンイン試験での消費電流が増加する傾向にある。このため、バーンイン試験時の消費電流のピーク値（瞬時値）が増大している。
【０００５】
バーンイン試験時の消費電流のピーク値（瞬時値）がバーンイン装置の供給電流容量を越えないように、供給電流容量の大きな電源に改造したり、バーンインボードに搭載するテストＩＣの数を、物理的に搭載可能な数よりも減らしたりしている。また、テストＩＣに供給する駆動信号を遅延させる手法（例えば、特許文献１参照。）や、互いに異なる外部クロック信号をバーンインボードのソケットに振り分けて供給する手法（例えば、特許文献２参照。）が知られている。
【特許文献１】特開２００２−１６８９０３号公報
【特許文献２】特開２００１−１３２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、バーンイン試験時の消費電流のピーク値を抑制可能な試験システム、バーンイン試験方法及びプログラムを提供する。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、（イ）複数の被試験回路を搭載可能なバーンインボードと、（ロ）バーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを出力する試験装置と、（ハ）複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路にそれぞれ送信する制御回路とを備える試験システムが提供される。
【０００８】
本願発明の他の態様によれば、（イ）試験装置から出力されたバーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路にそれぞれ送信するステップと、（ロ）複数種のバーンインパターンに応じて複数の被試験回路からそれぞれ出力された試験結果を、試験装置に転送するステップとを含むバーンイン試験方法が提供される。
【０００９】
本願発明の更に他の態様によれば、（イ）試験装置から出力されたバーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路にそれぞれ送信する命令と、（ロ）複数種のバーンインパターンに応じて複数の被試験回路からそれぞれ出力された試験結果を、試験装置に転送する命令とを含むプログラムが提供される。
【発明の効果】
【００１０】
本発明によれば、バーンイン試験時の消費電流のピーク値を抑制可能な試験システム、バーンイン試験方法及びプログラムを提供することができる。
【発明を実施するための最良の形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものである。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１２】
本発明の実施の形態に係る試験システムは、図１に示すように、複数の被試験回路（テストＩＣ）１１ａ，１１ｂ，１１ｃ，・・・を搭載可能なバーンインボード１１と、バーンイン試験のための互いに消費電流の異なる複数種のバーンインパターンを出力する試験装置（バーンイン装置）２と、複数種のバーンインパターンを、互いに異なる順序で組み合わせて、複数の被試験回路１１ａ，１１ｂ，１１ｃ，・・・にそれぞれ送信する制御回路（マイコン）３とを備える。
【００１３】
本発明の実施の形態においては、バーンイン試験時に使用するバーンインパターンを、被試験回路１１ａ，１１ｂ，１１ｃ，・・・の複数の機能をそれぞれ試験するバーンインパターンＸ，Ｙ，Ｚとする。バーンインパターンＸ，Ｙ，Ｚのうち、バーンインパターンＸが、被試験回路１１ａ，１１ｂ，１１ｃ，・・・当たりの消費電流が最も大きく、バーンインパターンＺが消費電流が最も小さいとする。例えば、バーンインパターンＸ，Ｙ，Ｚの被試験回路１１ａ，１１ｂ，１１ｃ，・・・当たりの消費電流をそれぞれ３Ａ、２Ａ、１Ａとする。また、バーンインボード１１当たりの試験装置２の供給電流容量を３６Ａとする。
【００１４】
複数の被試験回路１１ａ，１１ｂ，１１ｃ，・・・としては、実装されたＩＣパッケージやＩＣチップ単体といった半導体装置等が使用可能である。複数の被試験回路１１ａ，１１ｂ，１１ｃ，・・・は、バーンインボード１１に搭載されている。図２に示すように、バーンインボード１１には、例えば１５個の複数の被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃが物理的に搭載可能とする。
【００１５】
図２において、バーンインボード１１には、例えば３つの外部端子１０１，１０２，１０３が設けられている。外部端子１０１に共通して接続される被試験回路１１ａ，１２ａ，１３ａ，１４ａ，１５ａをゾーンＡとして定義する。外部端子１０２に共通して接続される被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂをゾーンＢとして定義する。外部端子１０３に共通して接続される被試験回路１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃをゾーンＣとしてとして定義する。
【００１６】
図１に示した制御回路３は、中央演算処理装置（ＣＰＵ）４、出力ポート７、入力ポート８、データ記憶装置５、及びプログラム記憶装置６を備える。ＣＰＵ４は、バーンインパターンをバーンインボード１１に送信する送信手段４１、及びバーンインボード１１からの試験結果を試験装置２に転送する転送手段４２を備える。
【００１７】
送信手段４１は、例えば、試験装置２からの複数種のバーンインパターンＸ，Ｙ，Ｚをデータ記憶装置５のパターン記憶部５１に格納し、出力ポート７の出力端子２０１，２０２，２０３及びバーンインボード１１の外部端子１０１，１０２，１０３を介して、バーンインボード１１内のゾーンＡ，Ｂ，Ｃ毎にそれぞれ送信する。
【００１８】
転送手段４２は、例えば、バーンインパターンＸ，Ｙ，Ｚに応じて被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃから出力され、入力ポート８を介して得られた試験結果をデータ記憶装置５の結果記憶部５２に格納し、格納した試験結果を試験装置２に転送する。転送手段４２は、試験結果を受信するたびに試験装置２へ逐次転送しても良く、全試験結果をまとめて試験装置２へ転送しても良い。
【００１９】
データ記憶装置５は、試験データ記憶部５０、パターン記憶部５１、及び結果記憶部５２を備える。試験データ記憶部５０は、バーンインパターンの種類や、供給電流容量等の試験装置の情報や、被試験回路の数や被試験回路の種類といった被試験回路の情報を含む試験データを格納する。パターン記憶部５１は、バーンインパターンＸ，Ｙ，Ｚを含む複数種のバーンインパターンを格納する。結果記憶部５２は、バーンイン試験の試験結果を格納する。プログラム記憶装置６は、ＣＰＵ４で実行されるプログラムを格納する（プログラムの詳細は後述する）。データ記憶装置５及びプログラム記憶装置６としては、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク等がそれぞれ使用可能である。
【００２０】
次に、本発明の実施の形態に係るバーンイン試験方法の一例を、図３のフローチャートを参照しながら説明する。
【００２１】
（イ）ステップＳ１ａ，Ｓ１ｂ，Ｓ１ｃにおいて、送信手段４１は、互いに消費電流の異なるバーンインパターンＸ，Ｚ，ＹをゾーンＡ，Ｂ，Ｃ毎に送信する。即ち、ステップＳ１ａにおいて、送信手段４１は、試験装置２にロードされた消費電流が最も大きいバーンインパターンＸを、出力端子２０１及び外部端子１０１を介して、ゾーンＡの被試験回路１１ａ，１２ａ，１３ａ，１４ａ，１５ａに送信する。ステップＳ１ｂにおいて、送信手段４１は、試験装置２にロードされた消費電流が最も小さいバーンインパターンＺを、出力端子２０２及び外部端子１０２を介して、ゾーンＢの被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂに送信する。ステップＳ１ｃにおいて、送信手段４１は、試験装置２にロードされた消費電流がバーンインパターンＸよりも小さく、バーンインパターンＺよりも大きいバーンインパターンＺを、出力端子２０３及び外部端子１０３を介して、ゾーンＣの被試験回路１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃに送信する。転送手段４２は、バーンインパターンＸ，Ｙ，Ｚに応じて被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃからそれぞれ出力された試験結果を、試験装置２に転送する。
【００２２】
（ロ）ステップＳ２ａ，Ｓ２ｂ，Ｓ２ｃにおいて、送信手段４１は、互いに消費電流の異なるバーンインパターンＹ，Ｘ，Ｚを、ステップＳ１ａ，Ｓ１ｂ，Ｓ１ｃとは異なる順序で組み合わせて、ゾーンＡ，Ｂ，Ｃ毎に送信する。即ち、ステップＳ２ａにおいて、送信手段４１は、試験装置２にロードされたバーンインパターンＹを、出力端子２０１及び外部端子１０１を介して、ゾーンＡの被試験回路１１ａ，１２ａ，１３ａ，１４ａ，１５ａに送信する。ステップＳ２ｂにおいて、送信手段４１は、試験装置２にロードされたバーンインパターンＸを、出力端子２０２及び外部端子１０２を介して、ゾーンＢの被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂに送信する。ステップＳ２ｃにおいて、送信手段４１は、試験装置２にロードされたバーンインパターンＺを、出力端子２０３及び外部端子１０３を介して、ゾーンＣの被試験回路１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃに送信する。転送手段４２は、バーンインパターンＸ，Ｙ，Ｚに応じて被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃからそれぞれ出力された試験結果を、試験装置２に転送する。
【００２３】
（ハ）ステップＳ３ａ，Ｓ３ｂ，Ｓ３ｃにおいて、送信手段４１は、互いに消費電流の異なるバーンインパターンＹ，Ｘ，Ｚを、ステップＳ１ａ，Ｓ１ｂ，Ｓ１ｃ及びステップＳ２ａ，Ｓ２ｂ，Ｓ２ｃとはそれぞれ異なる順序で組み合わせて、ゾーンＡ，Ｂ，Ｃ毎に送信する。即ち、ステップＳ３ａにおいて、送信手段４１は、試験装置２にロードされたバーンインパターンＺを、出力端子２０１及び外部端子１０１を介して、ゾーンＡの被試験回路１１ａ，１２ａ，１３ａ，１４ａ，１５ａに送信する。ステップＳ３ｂにおいて、送信手段４１は、試験装置２にロードされたバーンインパターンＹを、出力端子２０２及び外部端子１０２を介して、ゾーンＢの被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂに送信する。ステップＳ３ｃにおいて、送信手段４１は、試験装置２にロードされたバーンインパターンＸを、出力端子２０３及び外部端子１０３を介して、ゾーンＣの被試験回路１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃに送信する。転送手段４２は、バーンインパターンＸ，Ｙ，Ｚに応じて被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃからそれぞれ出力された試験結果を、試験装置２に転送する。
【００２４】
従来、バーンイン試験時には、同一のバーンインパターンを全被試験回路に同時に送信していた。このため、バーンインパターンＸ，Ｙ，Ｚを用いて試験する場合では、消費電流が最も大きいバーンインパターンＸを同時に送信するときに消費電流がピーク値となる。仮に１５個の被試験回路を試験するためには、供給電流容量が１５（個）×３（Ａ／個）＝４５Ａ必要である。バーンインボードに１５個の被試験回路が物理的に搭載可能であっても、供給電流容量（３６Ａ）内に消費電流を抑えるためには、試験可能な被試験回路の数は、３６（Ａ）÷３（Ａ／個）＝１２個が限界であった。
【００２５】
これに対して、本発明の実施の形態によれば、バーンインボード１１のゾーンＡ，Ｂ，Ｃ毎に互いに消費電流の異なる複数種のバーンインパターンＸ，Ｙ，Ｚを、互いに異なる順序で組み合わせて送信することで、消費電流を平均化して消費電流のピーク値を抑えることができる。この結果、バーンインパターンＸ，Ｙ，Ｚを送信した場合、バーンインボード１１単位の消費電流が、３（Ａ／個）×５（個）＋２（Ａ／個）×５（個）＋１（Ａ／個）×５（個）＝３０Ａである。この結果、バーンインボード１上に物理的に搭載可能な数の被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃを同時に試験することが可能となる。
【００２６】
また、バーンインボード１１に搭載する被試験回路の数を搭載可能な数よりもあえて減らすことにより、消費電力に余裕度を持たせても良い。この場合、供給電流容量の範囲で、通常と違う負荷を与えて試験を行うことも可能となる。
【００２７】
図３に示した一連の手順は、図３と等価なアルゴリズムのプログラムにより、図１に示した制御回路３を制御して実行出来る。このプログラムは、プログラム記憶装置６等に記憶させればよい。また、このプログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体をプログラム記憶装置６に読み込ませることにより、図３に示した一連の手順を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク等が「コンピュータ読取り可能な記録媒体」に含まれる。
【００２８】
例えば、制御回路３の本体は、フレキシブルディスク装置（フレキシブルディスクドライブ）及び光ディスク装置（光ディスクドライブ）を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはＣＤ−ＲＯＭをその挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをプログラム記憶装置６にインストールすることができる。また、所定のドライブ装置を接続することにより、例えばＲＯＭや、磁気テープ装置を用いることもできる。更に、インターネット等のネットワークを介して、このプログラムをプログラム記憶装置６に格納することが可能である。
【００２９】
（第１の変形例）
本発明の実施の形態の第１の変形例として、バーンインパターンＸ，Ｙ，Ｚの送信時間が異なる場合を説明する。バーンインパターンＸ，Ｙ，Ｚの送信時間をＴx、ＴY、Ｔzとする。図３のフローチャートに対応するタイミングチャートを図４に示す。
【００３０】
時刻Ｔ１〜Ｔ２において、ゾーンＡ，Ｂ，Ｃ毎に、互いに異なるバーンインパターンＸ，Ｙ，Ｚが一斉に送信される。その後、送信時間Ｔx、ＴY、Ｔzが短い順に、バーンインパターンＺ，Ｙ，Ｘの送信が完了する。同様に、時刻Ｔ２〜Ｔ３において、ゾーンＡ，Ｂ，Ｃ毎に、互いに異なるバーンインパターンＸ，Ｙ，Ｚが一斉に送信される。時刻Ｔ３〜Ｔ４において、ゾーンＡ，Ｂ，Ｃ毎に、互いに異なるバーンインパターンＸ，Ｙ，Ｚが一斉に送信される。
【００３１】
この場合、図５に示すように、バーンインパターンＸ，Ｙ，Ｚが同時に送信されている間に消費電流がピーク値となり、３（Ａ／個）×５（個）＋２（Ａ／個）×５（個）＋１（Ａ／個）×５（個）＝３０Ａであり、消費電流を供給電流容量Ｉ0（＝３６Ａ）以下に抑えることができる。このように、消費電流のピークを分散させてバーンインボード１１単位の消費電流を平均化されるので、ピーク時の消費電流を低減することが可能となる。
【００３２】
また、図６に示すように、ゾーンＡ，Ｂ，ＣでバーンインパターンＸ，Ｙ，Ｚの送信開始時刻を合わせずに、ゾーン毎にフレキシブルにバーンインパターンＸ，Ｙ，Ｚを送信しても良い。図６においては、時刻Ｔ２２においてゾーンＣにバーンインパターンＹを送信完了した直後に、ゾーンＢ，ＣにバーンインパターンＸ，Ｚの送信を開始する。即ち、バーンインボード１１単位の消費電流が供給電流容量を越えないように送信間隔を詰めている。
【００３３】
この場合、図７に示すように、時刻Ｔ２２〜Ｔ２３においてゾーンＡにバーンインパターンＸ、ゾーンＢにバーンインパターンＸ、ゾーンＣにバーンインパターンＺが同時に送信されている間に消費電流がピーク値となり、３（Ａ／個）×１０（個）＋１（Ａ／個）×５（個）＝３５Ａであり、消費電流を供給電流容量Ｉ0（＝３６Ａ）以下に抑えることができる。このように、バーンインボード１１単位の消費電流を平均化されるので、ピーク時の消費電流を低減することが可能となる。更に、図４に示した送信時刻を合わせるバーンイン試験方法より、短時間でバーンイン試験を行うことが可能となる。
【００３４】
（第２の変形例）
本発明の実施の形態の第１の変形例として、複数枚のバーンインボードを同時に試験する場合を説明する。複数枚のバーンインボードを同時に試験する場合、複数のバーンインボード毎に１つの電源が割り当てられる場合が多い。
【００３５】
図８に示すように、エリアＥ１，Ｅ２，Ｅ３，・・・毎に、１つの電源が割り当てられ、供給電流容量（例えば、３６（Ａ）×３＝１０８Ａ）がそれぞれ設定されているとする。エリアＥ１は、バーンインボード１１，１２，１３を含む。エリアＥ２，Ｅ３，・・・も、エリアＥ１と同様に、図示を省略した３枚のバーンインボードを含むものとする。
【００３６】
バーンイン試験においては、送信手段４１は、互いに異なるバーンインパターンＸ，Ｙ，Ｚを、同一エリアＥ１内のバーンインボード１１，１２，１３毎にそれぞれ送信する。例えば、送信手段４１は、バーンインパターンＸ，Ｙ，Ｚを、出力端子２０１，２０２，２０３をそれぞれ介して、バーンインボード１１のゾーンＡ，Ｂ，Ｃ毎に送信する。同様に、送信手段４１は、バーンインパターンＸ，Ｙ，Ｚを、出力端子２０４，２０５，２０６をそれぞれ介して、バーンインボード１２のゾーン毎、及び出力端子２０７，２０８，２０９をそれぞれ介して、バーンインボード１３のゾーン毎にそれぞれ送信する。送信手段４１は、エリアＥ２，Ｅ３，・・・に対してもＥ１と同様に、異なるバーンインパターンＸ，Ｙ，Ｚを送信する。
【００３７】
或いは、送信手段４１は、互いに異なるバーンインパターンＸ，Ｙ，Ｚを、同一エリアＥ１内のバーンインボード１１，１２，１３単位でそれぞれ送信しても良い。例えば、送信手段４１は、バーンインパターンＸを、出力端子２０１，２０２，２０３をそれぞれ介して、バーンインボード１１に送信し、バーンインパターンＹを、出力端子２０４，２０５，２０６をそれぞれ介して、バーンインボード１２に送信し、バーンインパターンＺを、出力端子２０７，２０８，２０９をそれぞれ介して、バーンインボード１３に送信する。
【００３８】
本発明の実施の形態の第１の変形例によれば、１つの電源が割り当てられ、複数枚のバーンインボードを同時に試験する場合、供給電流容量が設定されたエリアＥ１，Ｅ２，Ｅ３，・・・毎に、消費電流が供給電流容量を越えないようにすることで、エリアＥ１，Ｅ２，Ｅ３，・・・単位のピーク時消費電流を低減させることができる。なお、バーンインボード毎に１つの電源が割り当てられている場合には、バーンインボード毎の消費電流が供給電流容量を越えないようにすれば良い。
【００３９】
また、図９に示すように、バーンインボード１１，１２，１３，・・・のそれぞれに、ひとつの外部端子１１１，１１２，１１３が設けられていても良い。外部端子１１１，１１２，１１３が、出力端子２１１，２１２，２１３に接続されている。図１０に示すように、バーンインボード１１内の被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃは、外部端子１１１に共通して接続されている。同様に、バーンインボード１２，１３にそれぞれ搭載された図示を省略した複数の被試験回路が、外部端子１１２，１１３にそれぞれ共通して接続されている。
【００４０】
この場合、バーンイン試験において、送信手段４１が、互いに異なるバーンインパターンＸ，Ｙ，Ｚを、出力端子２１１，２１２，２１３を介して、エリアＥ１のバーンインボード１１，１２，１３にそれぞれ送信する。この結果、図１０に示したバーンインボード１１を用いる場合でも、エリアＥ１，Ｅ２，Ｅ３，・・・単位の消費電流のピーク値を抑えることが可能となる。
【００４１】
（第３の変形例）
本発明の実施の形態の第３の変形例としては、バーンインパターンの送信方法を切り替える一例を説明する。図１１に示すように、制御回路３の出力端子２２１，２２２，２２３，２２４，２２５，２２６，２２７，２２８，２２９，２３０，２３１，２３２，２３３，２３４，２３５が、バーンインボード１１の外部端子１２１，１２２，１２３，１２４，１２５，１２６，１２７，１２８，１２９，１３０，１３１，１３２，１３３，１３４，１３５に接続されている。
【００４２】
図１２に示すように、外部端子１２１，１２２，１２３，１２４，１２５，１２６，１２７，１２８，１２９，１３０，１３１，１３２，１３３，１３４，１３５には、被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃがそれぞれ接続されている。被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃには、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５といった番地が個別に設定されている。
【００４３】
制御回路３は、バーンインパターンの送信方法を決定する決定手段４３を更に備える。決定手段４３は、例えば、試験データ記憶部５０に格納された試験データに基づいて、バーンインパターンをバーンインボード１１のゾーン毎に送信するか、被試験回路毎に送信するかを決定する。
【００４４】
送信手段４１は、決定手段４３により決定されたバーンインパターンの送信方法にしたがってバーンインパターンを送信する。送信手段４１は、バーンインパターンを被試験回路毎に送信する場合には、被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃにそれぞれ付与された番地Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を認識して、個別にバーンインパターンを送信することが可能である。
【００４５】
本発明の実施の形態の第３の変形例に係るバーンイン試験方法の一例を図１３のフローチャートを参照しながら説明する。
【００４６】
（イ）ステップＳ１１において、送信手段４１は、消費電流が最も小さいバーンインパターンＺを、全被試験回路１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃに送信する。
【００４７】
（ロ）ステップＳ１２において、決定手段４３は、試験データ記憶部５０に格納された試験データに応じて、バーンインパターンをゾーン毎に送信するか、或いは被試験回路毎に送信するかを決定する。
【００４８】
（ハ）ステップＳ１２においてゾーン毎に送信すると決定した場合、ステップＳ１３に進む。ステップＳ１３において、送信手段４１は、バーンインパターンＸをゾーンＡの被試験回路１１ａ，１２ａ，１３ａ，１４ａ，１５ａに送信する。ステップＳ１４において、送信手段４１は、バーンインパターンＹをゾーンＢの被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂに送信する。
【００４９】
（ニ）一方、ステップＳ１２において被試験回路毎に送信すると決定した場合、ステップＳ１５に進む。ステップＳ１５において、送信手段４１が、バーンインパターンＸをＡ１，Ｂ１，Ｃ１番地の被試験回路１１ａ，１１ｂ，１１ｃに送信する。ステップＳ１６において、送信手段４１が、バーンインパターンＹをＡ２，Ｂ２，Ｃ２番地の被試験回路１２ａ，１２ｂ，１２ｃに送信する。その後、バーンインパターンＸ，Ｙが未送信の被試験回路に、バーンインパターンＸ，Ｙを適宜送信する。
【００５０】
本発明の実施の形態の第３の変形例によれば、全被試験回路に同時にバーンインパターンを一斉に送信するのではなく、制御回路３において予め決定しているバーンインパターンの送信順序に従って、順次送信しても良い。また、どのバーンインパターンをどの被試験回路に送信するかは、試験データ記憶部５０に格納された試験データに基づいて、決定手段４０或いは送信手段４１が決定すれば良い。
【００５１】
更に、本発明の実施の形態の第３の変形例に係るバーンイン試験方法の他の一例を図１４のフローチャートを参照しながら説明する。
【００５２】
（イ）ステップＳ２１において、決定手段４３は、試験データ記憶部５０に格納された試験データに応じて、バーンインパターンをゾーン毎に送信するか、或いは被試験回路毎に送信するかを決定する。
【００５３】
（ロ）ステップＳ２１においてゾーン毎に送信すると決定した場合、ステップＳ２２に進む。ステップＳ２２において、送信手段４１は、バーンインパターンＸをゾーンＡの被試験回路１１ａ，１２ａ，１３ａ，１４ａ，１５ａに送信する。ステップＳ２３において、送信手段４１は、バーンインパターンＹをゾーンＢの被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂに送信する。ステップＳ２４において、送信手段４１は、バーンインパターンＺをゾーンＢの被試験回路１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂに送信する。
【００５４】
（ハ）一方、ステップＳ２１においてバーンインパターンを被試験回路毎に送信すると決定した場合、ステップＳ２５に進む。ステップＳ２５において、送信手段４１が、バーンインパターンＸをＡ１，Ｂ１，Ｃ１番地の被試験回路１１ａ，１１ｂ，１１ｃに送信する。ステップＳ２６において、送信手段４１が、バーンインパターンＹをＡ２，Ｂ２，Ｃ２番地の被試験回路１２ａ，１２ｂ，１２ｃに送信する。ステップＳ２６において、送信手段４１が、バーンインパターンＺをＡ３、Ｂ３、Ｃ３番地の被試験回路１３ａ，１３ｂ，１３ｃに送信する。その後、バーンインパターンＸ，Ｙ，Ｚが未送信の被試験回路に、バーンインパターンＸ，Ｙ，Ｚを適宜送信する。
【００５５】
なお、決定手段４３が、バーンイン試験対象となるバーンインボード１１，１２，１３，・・・の種類に応じて、送信方法を決定しても良い。例えば、図２に示したバーンインボード１１を試験するときにはバーンインパターンをゾーン毎に送信する方法に決定し、複数種のバーンインパターンをゾーン毎に送信しても良い。図１０に示したバーンインボード１１を試験するときにはバーンインボード単位でバーンインパターンを送信する方法に決定し、複数種のバーンインパターンをバーンインボード単位で送信しても良い。図１２に示したバーンインボード１１を試験するときにはバーンインパターンを各被試験回路に個別に送信する方法に決定し、複数種のバーンインパターンを被試験回路毎に個別に送信しても良い。
【００５６】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、図１５に示すように、制御回路３が、バーンインボード１１に搭載されていても良い。また、図１６に示すように、制御回路３が、図示を省略したセットアップカードに搭載されて試験装置２に組み込まれていても良い。
【００５７】
また、図１７に示すように、タイマ回路９が、制御回路３と図示を省略した複数の被試験回路の間に接続されていても良い。タイマ回路９は、例えばバーンインボード１１に搭載される。タイマ回路９が、送信手段４１から送信されるバーンインパターンの送信間隔を送信手段４１の代わりに調整しても良い。或いは、図１８に示すように、制御回路３及びタイマ回路９が、バーンインボード１１に搭載されていても良い。或いは、図１９に示すように、制御回路３及びタイマ回路９が、図示を省略したセットアップカードに搭載されて試験装置２に組み込まれていても良い。また、タイマ回路９の代わりに、クロックをカウントするカウンタ回路を用いても良い。
【００５８】
また、図１には１つの制御回路３を示したが、制御回路の数は限定されず、制御回路自身の負荷や出力端子数に応じて、複数の制御回路を用いても良い。例えば、図２０に示すように、１つのバーンインボード１１内のゾーン毎に対応する制御回路３，３ｘを備えていても良い。或いは、図２１に示すように、複数のバーンインボード１１，１２毎に対応する制御回路３，３ｘを備えていても良い。
【００５９】
また、バーンイン試験における被試験回路の数や、被試験回路を搭載するバーンインボードの数等は特に限定されない。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態に係るバーンイン試験システムの一例を示すブロック図である。
【図２】本発明の実施の形態に係るバーンインボードの一例を示すブロック図である。
【図３】本発明の実施の形態に係るバーンイン試験方法の一例を説明するためのフローチャートである。
【図４】本発明の実施の形態に係るバーンイン試験方法の一例を説明するためのタイミングチャートである。
【図５】本発明の実施の形態に係るバーンイン試験方法の一例を説明するための時間と消費電流の関係を示すグラフである。
【図６】本発明の実施の形態の第１の変形例に係るバーンイン試験方法の一例を説明するためのタイミングチャートである。
【図７】本発明の実施の形態の第１の変形例に係るバーンイン試験方法の一例を説明するための時間と消費電流の関係を示すグラフである。
【図８】本発明の実施の形態の第２の変形例に係るバーンイン試験システムの一例を示すブロック図である。
【図９】本発明の実施の形態の第２の変形例に係るバーンイン試験システムの他の一例を示すブロック図である。
【図１０】本発明の実施の形態の第２の変形例に係るバーンインボードの一例を示すブロック図である。
【図１１】本発明の実施の形態の第３の変形例に係るバーンイン試験システムの一例を示すブロック図である。
【図１２】本発明の実施の形態の第３の変形例に係るバーンインボードの一例を示すブロック図である。
【図１３】本発明の実施の形態の第３の変形例に係るバーンイン試験方法の一例を説明するためのフローチャートである。
【図１４】本発明の実施の形態の第３の変形例に係るバーンイン試験方法の他の一例を説明するためのフローチャートである。
【図１５】本発明のその他の実施の形態に係るバーンイン試験システムの一例を示すブロック図である。
【図１６】本発明のその他の実施の形態に係るバーンイン試験システムの他の一例を示すブロック図である。
【図１７】本発明のその他の実施の形態に係るバーンイン試験システムの他の一例を示すブロック図である。
【図１８】本発明のその他の実施の形態に係るバーンイン試験システムの他の一例を示すブロック図である。
【図１９】本発明のその他の実施の形態に係るバーンイン試験システムの他の一例を示すブロック図である。
【図２０】本発明のその他の実施の形態に係るバーンイン試験システムの他の一例を示すブロック図である。
【図２１】本発明のその他の実施の形態に係るバーンイン試験システムの他の一例を示すブロック図である。
【符号の説明】
【００６１】
２…試験装置（バーンイン装置）
３，３ｘ…制御回路（マイコン）
４…中央演算処理装置（ＣＰＵ）
５…データ記憶装置
６…プログラム記憶装置
７…出力ポート
８…入力ポート
９…タイマ回路
１１，１２，１３，…バーンインボード
１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃ…被試験回路（テストＩＣ）
４１…送信手段
４２…転送手段
４３…決定手段
５０…試験データ記憶部
５１…パターン記憶部
５２…結果記憶部
【図１】
2007298378.tif 000003
【図２】
2007298378.tif 000004
【図３】
2007298378.tif 000005
【図４】
2007298378.tif 000006
【図５】
2007298378.tif 000007
【図６】
2007298378.tif 000008
【図７】
2007298378.tif 000009
【図８】
2007298378.tif 000010
【図９】
2007298378.tif 000011
【図１０】
2007298378.tif 000012
【図１１】
2007298378.tif 000013
【図１２】
2007298378.tif 000014
【図１３】
2007298378.tif 000015
【図１４】
2007298378.tif 000016
【図１５】
2007298378.tif 000017
【図１６】
2007298378.tif 000018
【図１７】
2007298378.tif 000019
【図１８】
2007298378.tif 000020
【図１９】
2007298378.tif 000021
【図２０】
2007298378.tif 000022
【図２１】
2007298378.tif 000023