(57)【要約】【課題】欠陥画素のアドレス記憶用のメモリの容量を固体撮像素子の全画素数相当より少ないものとしながら、連続画素欠陥を防止できるようにする。【解決手段】２次元行列状の固体撮像素子２と、固体撮像素子からの画素データの画素欠陥を検出する画素欠陥検出回路６と、検出した画素欠陥のある画素のアドレスを欠陥画素アドレスとして記憶する欠陥画素アドレス用メモリ７と、欠陥画素アドレスに基づいて、混合前の画素配列で画素混合すれば連続画素欠陥となる連続欠陥画素配列を判定し、連続欠陥画素配列に対応する領域の画素に対して画素混合の対象から選択を外すように画素混合対象アドレスデータを生成する画素選択回路８と、固体撮像素子の電荷蓄積・電荷読み出しの制御を行うもので、画素混合モード時には画素選択回路８からの画素混合対象アドレスデータが指示する画素混合すべき画素から電荷を読み出して画素混合を行うセンサー駆動回路１とを備える。【選択図】図１
2007110299.tif 000002
【特許請求の範囲】
【請求項１】
２次元行列状に配置された複数の画素を有する固体撮像素子と、
前記固体撮像素子から出力される画素データにおいて画素欠陥を検出する画素欠陥検出回路と、
前記画素欠陥検出回路が検出した画素欠陥のある画素のアドレスを欠陥画素アドレスとして記憶する欠陥画素アドレス用メモリと、
前記欠陥画素アドレス用メモリにおける欠陥画素アドレスに基づいて、混合前の画素配列で画素混合すれば連続画素欠陥となる連続欠陥画素配列を判定し、前記連続欠陥画素配列に対応する領域の画素に対して画素混合の対象から選択を外すように画素混合対象アドレスデータを生成する画素選択回路と、
前記固体撮像素子の電荷蓄積・電荷読み出しの制御を行うもので、画素混合モード時には前記画素選択回路からの前記画素混合対象アドレスデータが指示する画素混合すべき画素から電荷を読み出して画素混合を行うセンサー駆動回路とを備えた固体撮像装置。
【請求項２】
２次元行列状に配置された複数の画素を有する固体撮像素子と、
前記固体撮像素子から出力される画素データにおいて画素欠陥を検出する画素欠陥検出回路と、
前記画素欠陥検出回路が検出した画素欠陥のある画素のアドレスを欠陥画素アドレスとして記憶する欠陥画素アドレス用メモリと、
前記欠陥画素アドレス用メモリにおける欠陥画素アドレスに基づいて、ライン間引き前の画素配列でライン間引きすれば垂直方向の連続画素欠陥となる連続欠陥画素配列を判定し、前記連続欠陥画素配列に対応する領域のラインに対してライン間引き処理で残す対象から選択を外し代わりに外す対象を選択するようにライン間引きアドレスデータを生成する画素選択回路と、
前記固体撮像素子の電荷蓄積・電荷読み出しの制御を行うもので、ライン間引きモード時には前記画素選択回路からの前記ライン間引きアドレスデータが指示するライン間引きすべきラインの画素から電荷読み出しを行うセンサー駆動回路とを備えた固体撮像装置。
【請求項３】
前記センサー駆動回路は、前記画素選択回路からの前記画素混合対象アドレスデータが画素混合の対象から選択を外すと指示する欠陥画素について、この欠陥画素からの読み出し電圧の代わりに固定電圧を読み出すように前記固体撮像素子を制御する請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置にかかわり、特には画素信号を混合して読み出すときや水平ラインを間引きして読み出すときの欠陥補正の技術に関する。
【背景技術】
【０００２】
固体撮像素子はビデオカメラやデジタルスチルカメラや携帯電話用のモバイルカメラ等の撮像装置に用いられている。得られた画像データは、ＳＤ（Secure Digital）カードやＣＦ（Compact Flash）カードなどの記録媒体に記録したり、その画像データをプリントアウトして保存することができる。
【０００３】
近年、デジタルスチルカメラなどに数百万画素の撮像素子が使用されるようになってきた。この高画素化に伴い、微細化が進み、半導体製造装置のクリーン度を上げない限り、製造上の問題（ゴミやほこり）により画素欠陥が発生する確率が高くなってきた。この画素欠陥に対して、従来から周辺画素との置き換えにより画素欠陥補正を行ってきた（特許文献１参照）。
【０００４】
また、デジタルスチルカメラも静止画だけでなく、動画のニーズも増加してきており、技術的にはＴＶ画質相当（３２０ＴＶ本＝約３５万画素）の動画を記録できるようになってきた。このとき、数百万画素以上の映像をそのまま記録するのではなく、ＴＶ画質相当にするために画素混合やライン間引きなどにより、画素数を制限してＳＤカードやＣＦカードに記録を行う。
【０００５】
しかし、高画素化に伴う画素欠陥が、画素混合時に正常画素と欠陥画素とを加算して画素欠陥にしてしまうという問題になっていた。これについては固体撮像素子の中で正常な周辺画素で置き換えるという手段で補正をしていた（特許文献２参照）。
【特許文献１】特開平５−４１８６７号公報（第４頁、第３図）
【特許文献２】特開２００１−４５３８２号号公報（第３−５頁、第３−６図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
デジタルスチルカメラなどにおいて、静止画に画素欠陥があれば、あらかじめその欠陥画素のアドレスを記憶しておき、欠陥画素の画素データのすべてを周辺画素の画素データと置き換えて画素欠陥補正を行っている（特許文献２）。しかし、高画素化に伴い、全画素のメモリ容量を用意することは不可能であり、すべての画素欠陥を補正することができない。ある程度欠陥数を予測してメモリ容量を決定している。
【０００７】
また、高画素化による欠陥画素の増加に伴い、固体撮像素子内でどの画素と置き換えるかがむずかしくなっている。場合によっては、周辺画素から離れた画素で置き換えをしなければならなくなり、画質劣化を招いている。また、固体撮像素子の内部置き換えのためのスイッチの増加を招いている。
【０００８】
上記のように、高画素化に伴いすべての画素欠陥を置き換えで補正することができないため、特許文献１のように後段の画像信号処理で画素欠陥補正を行う。このとき、画素混合時には正常画素と欠陥画素を加算してしまうことになる。また、混合時に隣接欠陥画素となり、補正ができないか、補正しても連続欠陥画素配列になり、画質劣化になってしまう。
【０００９】
また、ライン間引き読み出しにおいても同様に、垂直方向の隣接画素欠陥になってしまう。
【００１０】
本発明は、このような事情に鑑みて創作したものであり、欠陥画素のアドレス記憶用のメモリの容量を固体撮像素子の全画素数相当より少ないものとしながら、連続画素欠陥を防止できるようにすることを目的としている。
【課題を解決するための手段】
【００１１】
本発明による固体撮像装置は、
２次元行列状に配置された複数の画素を有する固体撮像素子と、
前記固体撮像素子から出力される画素データにおいて画素欠陥を検出する画素欠陥検出回路と、
前記画素欠陥検出回路が検出した画素欠陥のある画素のアドレスを欠陥画素アドレスとして記憶する欠陥画素アドレス用メモリと、
前記欠陥画素アドレス用メモリにおける欠陥画素アドレスに基づいて、混合前の画素配列で画素混合すれば連続画素欠陥となる連続欠陥画素配列を判定し、前記連続欠陥画素配列に対応する領域の画素に対して画素混合の対象から選択を外すように画素混合対象アドレスデータを生成する画素選択回路と、
前記固体撮像素子の電荷蓄積・電荷読み出しの制御を行うもので、画素混合モード時には前記画素選択回路からの前記画素混合対象アドレスデータが指示する画素混合すべき画素から電荷を読み出して画素混合を行うセンサー駆動回路とを備えている。
【００１２】
この構成において、画素欠陥検出回路が画素欠陥を検出すると、その画素欠陥のある画素のアドレスである欠陥画素アドレスを欠陥画素アドレス用メモリに記憶する。画素選択回路は、欠陥画素アドレス用メモリの欠陥画素アドレスに基づいて、混合前の画素配列で画素混合したとすれば連続欠陥画素配列になるか否かを判定する。そして、連続欠陥画素配列になると判定した領域の画素に対して画素混合の対象から選択を外すように画素混合対象アドレスデータを生成し、センサー駆動回路に伝える。センサー駆動回路は、連続欠陥画素配列対応の画素が外された画素混合対象アドレスデータに基づいて、固体撮像素子を駆動制御する。これにより、電荷読み出しが行われ画素混合の対象となる複数の画素は、連続した画素欠陥（連続画素欠陥）を生じない画素に制限されたものとなる。その結果、連続画素欠陥を防止することができる。ここで、画素選択回路は、欠陥画素アドレスに基づいて連続欠陥画素配列を判定し、連続欠陥画素配列を回避するように演算を行って画素混合対象アドレスデータを生成するので、欠陥画素アドレス用メモリとしては固体撮像素子の全画素数相当より少ない記憶容量のものでよいことになる。すなわち、本発明によれば、欠陥画素アドレス用メモリの容量を固体撮像素子の全画素数相当より少ないものとしながら、連続画素欠陥を防止することができる。
【００１３】
また、本発明による固体撮像装置は、
２次元行列状に配置された複数の画素を有する固体撮像素子と、
前記固体撮像素子から出力される画素データにおいて画素欠陥を検出する画素欠陥検出回路と、
前記画素欠陥検出回路が検出した画素欠陥のある画素のアドレスを欠陥画素アドレスとして記憶する欠陥画素アドレス用メモリと、
前記欠陥画素アドレス用メモリにおける欠陥画素アドレスに基づいて、ライン間引き前の画素配列でライン間引きすれば垂直方向の連続画素欠陥となる連続欠陥画素配列を判定し、前記連続欠陥画素配列に対応する領域のラインに対してライン間引き処理で残す対象から選択を外し代わりに外す対象を選択するようにライン間引きアドレスデータを生成する画素選択回路と、
前記固体撮像素子の電荷蓄積・電荷読み出しの制御を行うもので、ライン間引きモード時には前記画素選択回路からの前記ライン間引きアドレスデータが指示するライン間引きすべきラインの画素から電荷読み出しを行うセンサー駆動回路とを備えている。
【００１４】
この構成において、画素欠陥検出回路が画素欠陥を検出すると、その画素欠陥のある画素のアドレスである欠陥画素アドレスを欠陥画素アドレス用メモリに記憶する。画素選択回路は、欠陥画素アドレス用メモリの欠陥画素アドレスに基づいて、ライン間引き前の画素配列でライン間引きしたとすれば垂直方向の連続欠陥画素配列になるか否かを判定する。そして、連続欠陥画素配列になると判定した領域のラインに対してライン間引き処理で残す対象から選択を外し代わりに外す対象を選択するようにライン間引きアドレスデータを生成し、センサー駆動回路に伝える。センサー駆動回路は、連続欠陥画素配列対応の画素が外されたライン間引きアドレスデータに基づいて、固体撮像素子を駆動制御する。これにより、電荷読み出しが行われ残す対象となるラインは、連続画素欠陥を生じない画素に制限されたものとなる。その結果、垂直方向の連続画素欠陥を防止することができる。ここで、画素選択回路は、欠陥画素アドレスに基づいて連続欠陥画素配列を判定し、連続欠陥画素配列を回避するように演算を行ってライン間引きアドレスデータを生成する。すなわち、本発明によれば、欠陥画素アドレス用メモリの容量を相対的に少ないものとしながら、垂直方向の連続画素欠陥を防止することができる。
【００１５】
また、上記構成において、前記センサー駆動回路は、前記画素選択回路からの前記画素混合対象アドレスデータが画素混合の対象から選択を外すと指示する欠陥画素について、この欠陥画素からの読み出し電圧の代わりに固定電圧を読み出すように前記固体撮像素子を制御するという態様がある。これによれば、連続欠陥画素配列に対応する欠陥画素については、それの本来の読み出し電圧に代えて固定電圧を読み出し、この固定電圧を他の画素からの読み出し電圧と加算混合する。これによっても、連続画素欠陥を防止することができるとともに、欠陥画素アドレス用メモリの記憶容量が固体撮像素子の全画素数相当より少ないものですむ。
【発明の効果】
【００１６】
本発明によれば、画素混合機能やライン間引き機能を用いるときに、連続画素欠陥を防止することができるとともに、欠陥画素アドレス用メモリの記憶容量が固体撮像素子の全画素数相当より少ないものですみ、また、撮像素子内に画素欠陥補正用の置き換え回路を追加する必要がなく、構成の簡素化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明にかかわる固体撮像装置の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（実施の形態１）
図１は本発明の実施の形態１における固体撮像装置の構成を示すブロック図である。この固体撮像装置は、固体撮像素子２の電荷蓄積・電荷読み出しの制御を行うセンサー駆動回路１と、２次元行列状に配置された複数の画素を有する固体撮像素子２と、ＣＤＳ（Correlated Double Sampling）‐出力アンプ３と、ゲインコントロールアンプ（ＧＣＡ）４と、Ａ／Ｄコンバータ５と、固体撮像素子２から出力される画素データにおいて画素欠陥を検出する画素欠陥検出回路６と、欠陥画素アドレス用メモリ７と、画素選択回路８と、画素欠陥補正回路９とを備えている。画素欠陥補正回路９は、欠陥画素の画素データをそれと相関のある周辺画素の画素データで置き換えることにより画素欠陥を補正するものであり、これは従来技術でも備えられていたものである。本実施の形態での新しい構成要素は、欠陥画素アドレス用メモリ７と画素選択回路８とである。
【００１９】
画素欠陥検出回路６から欠陥画素アドレス用メモリ７、画素選択回路８を介してセンサー駆動回路１に至るフィードバック系での事前の補正処理が実行された後に、画素欠陥補正回路９での最終の補正処理が機能するようになっている。
【００２０】
欠陥画素アドレス用メモリ７は、画素欠陥検出回路６が検出した画素欠陥のある画素のアドレスを欠陥画素アドレスとして記憶するものであり、その記憶容量は固体撮像素子２の全画素数相当より少ないものとなっている。画素選択回路８は、画素混合モード時において、欠陥画素アドレス用メモリ７における欠陥画素アドレスに基づいて、混合前の画素配列で画素混合すれば連続画素欠陥となる連続欠陥画素配列を判定し、連続欠陥画素配列に対応する領域の画素に対して画素混合の対象から選択を外すように画素混合対象アドレスデータを生成してセンサー駆動回路１に伝えるように構成されている。また、画素選択回路８は、ライン間引きモード時において、欠陥画素アドレス用メモリ７における欠陥画素アドレスに基づいて、ライン間引き前の画素配列でライン間引きすれば垂直方向の連続画素欠陥となる連続欠陥画素配列を判定し、連続欠陥画素配列に対応する領域のラインに対してライン間引き処理で残す対象から選択を外し代わりに外す対象を選択するようにライン間引きアドレスデータを生成してセンサー駆動回路１に伝えるように構成されている。そして、センサー駆動回路１は、画素混合モード時には画素選択回路８からの画素混合対象アドレスデータが指示する画素混合すべき画素から電荷を読み出して画素混合を行うとともに、ライン間引きモード時には画素選択回路８からのライン間引きアドレスデータが指示するライン間引きすべきラインの画素から電荷読み出しを行うように構成されている。
【００２１】
ここで、事前の補正処理にかかわる連続欠陥画素配列について説明をする。
【００２２】
図２（ａ）は画素混合前の状態を示す。欠陥画素は黒く塗り潰されている。いずれのラインも、連続画素欠陥にはなっていない。すなわち、水平方向で互いに隣接する画素どうしがともに画素欠陥とはなっていない。
【００２３】
図２（ｂ）は、図２（ａ）の状況で９画素混合をした場合を示す。水平方向３画素×垂直方向３画素の９画素を１単位として、９画素の画素データを加算混合している。４単位（３６画素）が４画素になっている。混合後において、１つ目と２つ目が欠陥画素であり、連続画素欠陥になってしまう。
【００２４】
このような画素混合したとすれば連続画素欠陥を招くときの混合前の画素配列を連続欠陥画素配列という。このような連続欠陥画素配列の場合には、画素混合を避けるようにすることにより、混合後の連続画素欠陥を回避する。
【００２５】
本実施の形態においては、図３に示すように制御する。図３（ａ）は画素混合前の状態を示す。いずれのラインも、連続画素欠陥にはなっていない。しかし、通常の画素混合を行えば連続画素欠陥となる連続欠陥画素配列となっている。この連続欠陥画素配列の判断は、画素選択回路８が欠陥画素アドレス用メモリ７に格納されている欠陥画素アドレスを参照して行う。
【００２６】
図３（ｂ）は、図３（ａ）の状況で９画素混合をした場合を示す。１番目の９画素は、欠陥画素を含んでいるが、これらは画素混合している。しかし、隣接する２番目の９画素は、画素混合をしない。この２番目の９画素も、そのなかに欠陥画素を含んでおり、もし画素混合すれば連続画素欠陥となってしまうからであり、これを避けるためである。３番目の９画素は、画素混合する。４番目の９画素は、欠陥画素を含んでいるが、３番目の９画素との関係で連続欠陥画素配列ではないため、画素混合を行う。
【００２７】
すなわち、画素混合前の判断で連続欠陥画素配列となっている場合には、画素混合を避けることにより（欠陥画素を混合しないようにすることにより）、画素混合後に連続欠陥にならないように制御する。画素選択回路８は、センサー駆動回路１をそのように制御するための画素混合対象アドレスデータを生成する。
【００２８】
次に、上記のように構成された本実施の形態の固体撮像装置の動作を説明する。
【００２９】
まず、図１の固体撮像素子２で光を電荷に変換する。光電変換された信号は、ＣＤＳ‐出力アンプ３でサンプリングされ、ゲインコントロールアンプ４でゲインアップされた後に、Ａ／Ｄコンバータ５でデジタル変換されて、画素欠陥検出回路６に入力される。画素欠陥検出回路６では一般的に知られているメディアンフィルタ、すなわち周辺画素からのレベル差で画素欠陥を検出する方式等を用いて画素欠陥を検出する。
【００３０】
画素欠陥検出回路６が画素欠陥を検出すると、その画素欠陥のある画素のアドレスである欠陥画素アドレスを欠陥画素アドレス用メモリ７に記憶する。
【００３１】
画素混合モード時においては、画素選択回路８は、欠陥画素アドレス用メモリ７の欠陥画素アドレスに基づいて、混合前の画素配列で画素混合したとすれば連続欠陥画素配列になるか否かを判定する。そして、連続欠陥画素配列になると判定した領域の画素に対して画素混合の対象から選択を外すように画素混合対象アドレスデータを生成し、センサー駆動回路１に伝える。センサー駆動回路１は、連続欠陥画素配列対応の画素が外された画素混合対象アドレスデータに基づいて、固体撮像素子２を駆動制御する。これにより、電荷読み出しが行われ画素混合の対象となる複数の画素は、連続画素欠陥を生じない画素に制限されたものとなる。その結果、連続画素欠陥を防止することができる。
【００３２】
また、ライン間引きモード時においては、画素選択回路８は、欠陥画素アドレス用メモリ７の欠陥画素アドレスに基づいて、ライン間引き前の画素配列でライン間引きしたとすれば垂直方向の連続欠陥画素配列になるか否かを判定する。そして、連続欠陥画素配列になると判定した領域のラインに対してライン間引き処理で残す対象から選択を外し代わりに外す対象を選択するようにライン間引きアドレスデータを生成し、センサー駆動回路１に伝える。センサー駆動回路１は、調整されたライン間引きアドレスデータに基づいて、固体撮像素子２を駆動制御する。これにより、電荷読み出しが行われ残す対象となるラインは、垂直方向の連続画素欠陥を生じない画素に制限されたものとなる。その結果、垂直方向の連続画素欠陥を防止することができる。また、欠陥画素アドレス用メモリ７の記憶容量は固体撮像素子２の全画素数相当より少ないものですむ。
【００３３】
次に、連続画素欠陥を回避するための画素混合回路の具体的回路構成について説明する。
【００３４】
図１３は比較例を示している。垂直転送スイッチＳＶがＯＮになってノイズ除去コンデンサＣ１に電荷がチャージされる。次に、垂直転送スイッチＳＶがＯＦＦになる。
【００３５】
垂直転送スイッチＳＶがＯＮになって垂直方向画素出力１，２，３からノイズ除去コンデンサＣ１に１ライン目の電荷がチャージされる。次に、垂直転送スイッチＳＶがＯＦＦになる。次いで、伝達スイッチＳｗ１１，Ｓｗ１２，Ｓｗ１３がＯＮすることにより、１ライン目の３つの信号電圧保持コンデンサＣ２にチャージされる。
【００３６】
再度の垂直転送スイッチＳＶのＯＮ→ＯＦＦに次いで、伝達スイッチＳｗ２１，Ｓｗ２２，Ｓｗ２３がＯＮすることにより、２ライン目の電荷が２ライン目の３つの信号電圧保持コンデンサＣ２にチャージされる。
【００３７】
再度の垂直転送スイッチＳＶのＯＮ→ＯＦＦに次いで、伝達スイッチＳｗ３１，Ｓｗ３２，Ｓｗ３３がＯＮすることにより、３ライン目の電荷が３ライン目の３つの信号電圧保持コンデンサＣ２にチャージされる。
【００３８】
これで、３ライン分、３画素の合計９画素分の信号電荷が９つの信号電圧保持コンデンサＣ２にチャージされたことになる。
【００３９】
次に読み出し時には、リセットスイッチＲＳで出力アンプＡmp前段の電圧をリセット用電源ＲＳＤにリセットして、信号出力用コンデンサＣ３にその電圧を保持する。リセットスイッチＲＳをＯＦＦした後、３つの水平転送スイッチＨ２をＯＮし、９つの伝達スイッチＳｗ１１，Ｓｗ１２，Ｓｗ１３，Ｓｗ２１，Ｓｗ２２，Ｓｗ２３，Ｓｗ３１，Ｓｗ３２，Ｓｗ３３をＯＮすることにより、３ライン分９画素の電荷を信号出力用コンデンサＣ３にチャージした上で、出力アンプＡmpから電圧Ｖout1を読み出す。ゲインは容量分配で式（２）のようになる。式（２）には、画素混合対象の９画素に対応した数値“９”が表れている。
【００４０】
図４は、本発明の実施の形態の場合の連続画素欠陥を回避するための画素混合回路の具体的回路構成を示している。
【００４１】
３ライン分、３画素の合計９画素分の信号電荷が９つの信号電圧保持コンデンサＣ２にチャージされるところまでの動作は図１３の場合と同様である。
【００４２】
次に読み出し時には、リセットスイッチＲＳで出力アンプＡmp前段の電圧をリセット用電源ＲＳＤにリセットして、信号出力用コンデンサＣ３にその電圧を保持する。リセットスイッチＲＳをＯＦＦした後、３つの水平転送スイッチＨ２をＯＮし、欠陥画素に対応した伝達スイッチＳｗ３３だけは、これをＯＦＦにしたまま、残りの８つの伝達スイッチＳｗ１１，Ｓｗ１２，Ｓｗ１３，Ｓｗ２１，Ｓｗ２２，Ｓｗ２３，Ｓｗ３１，Ｓｗ３２をＯＮして信号電圧を読み出す。そして、伝達スイッチＳｗ３３のＯＦＦで読み出されなかった１画素を除き、３ライン分８画素の電荷を信号出力用コンデンサＣ３にチャージした上で、出力アンプＡmpから電圧Ｖout1を読み出す。ゲインは容量分配で式（１）のようになる。式（１）には、１画素が除かれた画素混合対象の８画素に対応した数値“８”が表れている。式（１）と式（２）のゲイン差は非常に小さく、問題となるレベルではない。
【００４３】
本実施の形態における画素欠陥検出回路６のアルゴリズムを図５、図６、図８のフローチャートおよび図７、図９の画素混合説明図を用いて説明する。ここでは、９画素混合の例となっている。Ｎを任意の自然数として、連続する３つのラインである（Ｎ−１）、Ｎ、Ｎ＋１ラインおよび０〜２列の９画素を混合して１画素にする。同様に、同じ３つのラインおよび３〜５列の９画素を混合して１画素にし、同じ３つのラインおよび６〜８列の９画素を混合して１画素にする。
【００４４】
まず、図５および図７（ａ），（ｂ）を用いて、有効画素の最初の１ライン目の画素欠陥のアルゴリズムを説明する。
【００４５】
ステップＳ２〜Ｓ５で最初の画素欠陥を検出して、その位置をアドレス０として欠陥画素アドレス用メモリ７に記憶する（ステップＳ６）。この過程で画素欠陥でない場合は水平時間軸方向に移動して検出を行う（ステップＳ３〜Ｓ４）。
【００４６】
次に、水平時間軸方向に移動して（ステップＳ７）、画素欠陥を検出する（ステップＳ８）。本説明例の９画素混合の場合には、混合した後に連続画素欠陥にならないように、欠陥画素アドレス用メモリ７に記憶したアドレス０から６画素未満の欠陥画素は読み出さないようにする（図７（ａ），（ｂ））。この動作を水平方向の有効画素終端まで実施する。
【００４７】
次に、図６および図７（ｃ），（ｄ）を用いて、Ｎライン目の画素欠陥のアルゴリズムを説明する。
【００４８】
Ｎ−１ライン目と同様に、ステップＳ２２〜Ｓ２５で最初の画素欠陥を検出して、その位置をアドレス０として欠陥画素アドレス用メモリ７に記憶する（ステップＳ２６）。次に、１水平走査時間前のＮ−１ライン目に欠陥画素であるが読み出しを行わない画素アドレスがあった場合には、検出画素が欠陥画素であっても、読み出しは行わないようにする（ステップＳ２７〜Ｓ３１）。また、Ｎ＋１ライン目も同様に行う。
【００４９】
次に、図８および図９を用いて、次の９画素混合単位に走査が移動した場合について説明をする。
【００５０】
Ｎ−１〜Ｎ＋１ライン目と同様に、ステップＳ４２〜Ｓ４５で最初の画素欠陥を検出して、その位置をアドレス０として欠陥画素アドレス用メモリ７に記憶する（ステップＳ４６）。次にＮ−１〜Ｎ＋１ラインで画素混合をされた場合を想定して、垂直方向の連続欠陥画素にならないように、Ｎ−１〜Ｎ＋１ラインにそのいずれかがあった場合には読み出しを行わないようにする。
【００５１】
以上のように本実施の形態によれば、連続欠陥画素にならないように電荷を読み出すことができる。
【００５２】
図１０、図１１はライン間引きを説明する。
【００５３】
図１０（ａ）はライン間引き前の状態を示す。欠陥画素は黒く塗り潰されている。いずれのラインも、垂直方向の連続画素欠陥にはなっていない。すなわち、垂直方向で互いに隣接する画素どうしがともに画素欠陥とはなっていない。
【００５４】
図１０（ｂ）は、図１０（ａ）の状況で１ライン間引きをした場合を示す。ライン間引き後において、１ライン目３画素目と２ライン目３画素目が欠陥画素であり、垂直方向の連続画素欠陥になってしまう。
【００５５】
このようなライン間引きをしたとすれば垂直方向の連続画素欠陥を招くときのライン間引き前の画素配列も連続欠陥画素配列という。このような連続欠陥画素配列の場合には、ライン間引きする対象を入れ替えることにより、ライン間引き後の連続画素欠陥を回避する。
【００５６】
本実施の形態においては、図１１に示すように制御する。図１１（ａ）はライン間引き前の状態を示す。いずれのラインも、垂直方向の連続画素欠陥にはなっていない。しかし、通常のライン間引きを行えば垂直方向の連続画素欠陥となる連続欠陥画素配列となっている。この連続欠陥画素配列の判断は、画素選択回路８が欠陥画素アドレス用メモリ７に格納されている欠陥画素アドレスを参照して行う。
【００５７】
図１１（ｂ）は、図１１（ａ）の状況で１ライン間引きをした場合を示す。３ライン目と４ライン目につき、本来であれば、３ライン目を残し、４ライン目を間引くべきところを、逆にして、３ライン目を間引き、４ライン目を残すこととしている。このように制御することにより、垂直方向の連続画素欠陥を避ける。
【００５８】
すなわち、ライン間引き前の判断で垂直方向の連続欠陥画素配列となっている場合には、間引き対象のラインを入れ替えることにより、ライン間引き後に連続欠陥にならないように制御する。画素選択回路８は、センサー駆動回路１をそのように制御するためのライン間引きアドレスデータを生成する。
【００５９】
なお、図１２は画素混合の概念を示すものである。
【００６０】
上記のような画素欠陥検出回路６、欠陥画素アドレス用メモリ７、画素選択回路８、センサー駆動回路１の機能によって、間引きや混合による連続画素欠陥を補正するが、それでもすべての画素欠陥が除去されない場合もある。このような残った欠陥画素を画素欠陥補正回路９が補正する。すなわち、画素欠陥補正回路９は、残った欠陥画素を、その画素と相関のある周辺画素で置き換えることにより、画素欠陥を補正する。
【産業上の利用可能性】
【００６１】
本発明の固体撮像装置は、例えば、撮影機能付き携帯電話、デジタルスチルカメラ等として有用である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態における固体撮像装置の構成を示すブロック図
【図２】本発明の実施の形態における連続欠陥画素配列の説明図
【図３】本発明の実施の形態における固体撮像装置の画素混合の説明図（その１）
【図４】本発明の実施の形態における固体撮像装置のセンサー駆動回路の回路構成図
【図５】本発明の実施の形態における固体撮像装置の連続欠陥画素配列の検出の動作を示すフローチャート（その１）
【図６】本発明の実施の形態における固体撮像装置の連続欠陥画素配列の検出の動作を示すフローチャート（その２）
【図７】本発明の実施の形態における固体撮像装置の画素混合の説明図（その２）
【図８】本発明の実施の形態における固体撮像装置の連続欠陥画素配列の検出の動作を示すフローチャート（その３）
【図９】本発明の実施の形態における固体撮像装置の画素混合の説明図（その３）
【図１０】本発明の実施の形態における固体撮像装置のライン間引きの説明図（その１）
【図１１】本発明の実施の形態における固体撮像装置のライン間引きの説明図（その２）
【図１２】画素混合の概念図
【図１３】比較例における固体撮像装置のセンサー駆動回路の回路構成図
【符号の説明】
【００６３】
１  センサー駆動回路
２  固体撮像素子
３  ＣＤＳ_出力アンプ
４  ゲインコントロールアンプ（ＧＣＡ）
５  Ａ／Ｄコンバータ
６  画素欠陥検出回路
７  欠陥画素アドレス用メモリ
８  画素選択回路
９  画素欠陥補正回路
【図１】
2007110299.tif 000003
【図２】
2007110299.tif 000004
【図３】
2007110299.tif 000005
【図４】
2007110299.tif 000006
【図５】
2007110299.tif 000007
【図６】
2007110299.tif 000008
【図７】
2007110299.tif 000009
【図８】
2007110299.tif 000010
【図９】
2007110299.tif 000011
【図１０】
2007110299.tif 000012
【図１１】
2007110299.tif 000013
【図１２】
2007110299.tif 000014
【図１３】
2007110299.tif 000015