(57)【要約】      （修正有）【課題】表示むらの発生を抑制し、良好な表示品質の表示装置を提供する。【解決手段】本発明による増幅回路１は、２つの入力ノード２１、２２と、画素が設けられるデータ線Ｘに接続される出力ノード２３とを有する演算増幅器１０と、２つの入力ノードの一方２２に、一端が共通接続される第１の素子１１及び第２の素子１２とを有する帰還回路と、第１のスイッチ部１３〜１６とを備える。第１のスイッチ部１３〜１６は、第１の素子１１の他端と出力ノード２３とを接続する第１の駆動モードと、第２の素子１２と出力ノード２３とを接続する第２の駆動モードとを切り換える。【選択図】図３
2007279186.tif 000002
【特許請求の範囲】
【請求項１】
２つの入力ノードと、画素が設けられるデータ線に接続される出力ノードとを有する演算増幅器と、
前記２つの入力ノードの一方に、一端が共通接続される第１の素子及び第２の素子とを有する帰還回路と、
第１のスイッチ部とを備え、
前記第１のスイッチ部は、前記第１の素子の他端と前記出力ノードとを接続する第１の駆動モードと、前記第２の素子の他端と前記出力ノードとを接続する第２の駆動モードとを切り換える
増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
前記第１のスイッチ部は、前記第１の駆動モードと前記第２の駆動モードを周期的に切り換える
増幅回路。
【請求項３】
請求項１又は２に記載の増幅回路において、
第１の電位を有する第１の配線を更に具備し、
前記演算増幅器は、第１の入力ノードと、第２の電位が供給される第２の入力ノードとを有し、
前記第１の素子の一端と前記第２の素子の一端は前記第１の入力ノードに共通接続され、
前記第１の素子の他端と前記第２の素子の他端は前記第１のスイッチ部に接続され、
前記第１の駆動モードは、前記第１の素子の他端と前記出力ノードとが接続され、かつ前記第２の素子の他端と第１の配線とが接続され、
前記第２の駆動モードは、前記第２の素子の他端と前記出力ノードが接続され、かつ前記第１の素子の他端と第１の配線とが接続される
前記演算増幅器は、供給される前記第１の電位と前記第２の電位に応答して前記データ線を駆動する
増幅回路。
【請求項４】
請求項３に記載の増幅回路において、
前記第１の素子と前記第２の素子は同一の抵抗値を有する
増幅回路。
【請求項５】
請求項３に記載の増幅回路において、
前記第１の素子と前記第２の素子は同一の容量値を有する
増幅回路。
【請求項６】
請求項５に記載の増幅回路において、
前記第１の素子及び前記第２の素子の一端と前記第１の配線との間に設けられる第２のスイッチ部を更に具備し、
前記第２のスイッチ部は、前記第１の駆動モードと前記第２の駆動モードの切り換えと同時期に、前記第１の素子及び前記第２の素子の一端と前記第１の配線とを接続する
増幅回路。
【請求項７】
請求項３から６いずれか１項に記載の増幅回路において、
前記第１の電位は参照電位であり、前記第２の電位は階調電位である
増幅回路。
【請求項８】
請求項３から６いずれか１項に記載の増幅回路において、
前記第２の電位は参照電位であり、前記第１の電位は階調電位である
増幅回路。
【請求項９】
請求項７に記載の増幅回路において、
第１の電圧源と第２の電圧源とに接続される第３のスイッチ部を更に具備し、
前記第３のスイッチ部は、前記第１の電圧源と前記第２の電圧源とを選択的に切り換えて前記第１の配線に接続する
増幅回路。
【請求項１０】
請求項１から９いずれか１項に記載の増幅回路を複数備え、
前記出力ノードは第４のスイッチ部を介して複数のデータ線に接続され、
前記第４のスイッチ部は、前記複数のデータ線のうち所定のデータ線を前記出力ノードに接続する
増幅回路。
【請求項１１】
請求項１から１０いずれか１項に記載の増幅回路と、
表示データを出力するデータラッチ部と、
前記表示データに応じた階調電位を前記増幅回路に供給するＤ／Ａ変換部とを具備し、
前記増幅回路は、前記階調電位に応じて表示パネルを駆動する
駆動回路。    
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路及びに関し、特に表示パネルを駆動する駆動回路に内蔵される増幅回路に関する。
【背景技術】
【０００２】
表示装置、例えば液晶表示装置では、入力されるデジタル表示データをラッチ回路で保持し、Ｄ／Ａコンバータでアナログ表示信号に変換した後、アナログ表示信号を増幅回路によって増幅して表示パネル上のデータ線を駆動する。通常、データ線を駆動するための駆動電圧は、ラッチ回路等のロジック部の動作電圧に比べて高い。このため、Ｄ／Ａ変換部を構成する素子の耐圧は、ロジック部を構成する素子の耐圧に比べ高くする必要がある。
【０００３】
例えば、ＭＯＳトランジスタの耐圧を高くするためには、ゲート長Ｌを長くし、ゲート酸化膜Ｔｏｘを厚く形成する方法があるが、トランジスタの駆動能力は低下してしまう。この場合、駆動能力を低下させないためにゲート幅Ｗを大きくすれば良い。しかし、これでは、回路面積は指数関数的に大きくなってしまう。すなわち、Ｄ／Ａ変換部を構成する素子の耐圧を高くすると、回路面積が増大してしまう。
【０００４】
ここで、増幅回路のゲインを向上させると、Ｄ／Ａ変換部における動作電圧を抑制することができ、素子の耐圧許容範囲を小さくすることができる。以下に、増幅回路のゲインを向上させる技術が示される。特開平１０−２６０６６４号公報には、容量素子が接続され、ゲイン（利得又は増幅率）が１より大きい増幅器を備える液晶駆動回路が記載されている（特許文献１参照）。又、特開平１１−１８４４４４号公報には、抵抗素子が接続されゲインが１より大きい増幅器を備える液晶駆動回路が記載されている（特許文献２参照）。
【０００５】
図１は特許文献２に記載の技術による増幅回路１０００の構成を示す回路図である。図１を参照して増幅回路１０００は、非反転入力ノードに階調電位Ｖｉｎが供給される増幅器８０と、増幅器８０の反転入力ノードに一端が共通接続される抵抗８１及び抵抗８２とを備える。抵抗８１の他端は増幅器の出力ノードに接続され、抵抗８２の他端は、参照電圧線８３に接続される。ここで、抵抗８１の抵抗値をＲｂ、抵抗８２の抵抗値をＲａ、参照電圧線８３における参照電位をＶｒｅｆ、増幅器８０から出力される出力信号の電圧値をＶｏｕｔとすると、増幅器８０の入出力特性は（１）式で表される。
Ｖｏｕｔ＝（１＋Ｒｂ／Ｒａ）Ｖｉｎ−（Ｒｂ／Ｒａ）Ｖｒｅｆ    …（１）
ここで、Ｖｒｅｆ＝０Ｖの場合、（２）式で表される。          
Ｖｏｕｔ＝（１＋Ｒｂ／Ｒａ）Ｖｉｎ    …（２）
【０００６】
以上のように、抵抗８１、抵抗８２の抵抗値によって、ゲイン＝（１＋Ｒｂ／Ｒａ）が決定される。例えば、設計値として抵抗８１と抵抗８２を同一抵抗値とした増幅器８０（理想的なゲイン＝２）の場合、Ｖｏｕｔ＝０〜５Ｖを出力するには、Ｖｉｎ＝０〜２．５Ｖの範囲の階調電位が増幅器８０に入力されればよい。よって、増幅器８０の非反転入力ノードに階調電位Ｖｉｎを供給するＤ／Ａ変換部の動作電圧は、液晶駆動電圧の１／２の電圧でよい。このため、素子の耐圧を低くすることが可能となるためＤ／Ａ変換部を小型化することができる。
【０００７】
一方、帰還抵抗の大きさを変更することで増幅器のゲインを制御する従来技術が特開２００５−０４５７１８号公報（特許文献３参照）や特開平７−２６４００３号公報（特許文献４参照）に記載されている。
【特許文献１】特開平１０−２６０６６４号公報
【特許文献２】特開平１１−１８４４４４号公報
【特許文献３】特開２００５−０４５７１８号公報
【特許文献４】特開平０７−２６４００３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１や特許文献２に記載の技術のように、増幅回路に抵抗素子や容量素子を設けた場合、増幅回路のゲインはこれらの素子のパラメータに依存して決定される。一般に、表示パネル上のデータ線を駆動する増幅回路の数はデータ線と同じ数だけ設けられる。このため、増幅回路のそれぞれに設けられた抵抗素子や容量素子は、製造ばらつきのため抵抗値や容量値がばらついてしまう。すなわち、特許文献１や特許文献２に記載の増幅回路を用いた場合、内蔵素子の製造ばらつきによって増幅回路毎にゲインがばらつく。詳細には、図１を参照して増幅回路１０００の場合、製造ばらつきによって抵抗８１と抵抗８２の相対比（Ｒｂ／Ｒａ）が増幅回路毎にばらつき、それぞれ異なった表示信号でデータ線を駆動する。このため、表示装置には表示ムラが生じてしまう。
【０００９】
例えば、抵抗８１と抵抗８２の相対ばらつきが１％であり、Ｒｂ＝０．９９Ｒａであるとすると、Ｖｏｕｔ＝１．９９Ｖｉｎとなる。液晶表示装置であれば、中間調（Ｖｏｕｔ＝２．５Ｖ付近）のときに表示ムラの感度が高く、Ｖｉｎ＝１．２５Ｖの時に、２．４８７５Ｖとなり、理想値２．５Ｖに対して１２．５ｍＶの電圧ばらつきを生じる。一般的に、液晶表示装置では、中間調領域で、表示信号Ｖｏｕｔのばらつきが５ｍＶ以上あると表示むらを生じるといわれている。このため、抵抗８１と抵抗８２の相対ばらつきが１％の場合、表示ムラが発生することになる。すなわち、図１に示される増幅回路１０００を使用した場合、表示ムラの発生を抑制するためには、製造ばらつきを０．４％以内に抑える必要がある。抵抗のばらつきを０．４％以内に抑えるためにはトリミングなどを行わない限り非現実的である。しかし、液晶パネルを駆動するドライバＩＣでは増幅部が３８４個以上なのでトリミングするのは困難である。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１１】
本発明による増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）は、２つの入力ノード（２１、２２）と、画素が設けられるデータ線（Ｘ）に接続される出力ノード（２３）とを有する演算増幅器（１０）と、２つの入力ノード（２１、２２）の一方に、一端が共通接続される第１の素子（１１、３１）及び第２の素子（１２、３２）とを有する帰還回路と、第１のスイッチ部（１３〜１６）とを備える。第１のスイッチ部（１３〜１６）は、第１の素子（１１、３１）の他端と出力ノード（２３）とを接続する第１の駆動モードと、第２の素子（１２、３２）の他端と出力ノード（２３）とを接続する第２の駆動モードとを切り換える。このように、第１のスイッチ部（１３〜１４）によって、演算増幅器（１０）に接続される帰還回路内の構成を変更するで、増幅回路のゲインは切り換えられる。すなわち、本発明による増幅回路（１、１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）は、少なくとも２つのゲインを切り換えてデータ線（Ｘ）を駆動することができる。
【００１２】
又、第１のスイッチ部（１３〜１６）は、第１の駆動モードと第２の駆動モードを周期的に切り換えることが好ましい。このように、増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）のゲインを決定する内部構成を周期的に変更するため、増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）毎のゲインばらつきを時間的に平均化することができる。
【００１３】
本発明による増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）は、第１の電位（Ｖｒｅｆ、Ｖｉｎ）を有する第１の配線（２４、２４ａ、２４ｂ、２４ｃ、２４ｄ、５４）を更に具備する。演算増幅器（１０）は、第１の入力ノード（２１、２２）と、第２の電位（Ｖｉｎ、Ｖｒｅｆ）が供給される第２の入力ノード（２２、２１）とを有する。第１の素子（１１、３１）の一端と第２の素子（１２、３２）の一端は、第１の入力ノード（２１、２２）に共通接続される。第１の素子（１１、３１）の他端と第２の素子（１２、３２）の他端は第１のスイッチ部（１３〜１６）に接続される。第１の駆動モードの時は、第１の素子（１１、３１）の他端と出力ノード（２３）とが接続され、かつ第２の素子（１２、３２）の他端と第１の配線（２４、２４ａ、２４ｂ、２４ｃ、２４ｄ、５４）とが接続される。又、第２の駆動モードの時は、第２の素子（１２、３２）の他端と出力ノード（２３）が接続され、かつ第１の素子（１１、３１）の他端と第１の配線（２４、２４ａ、２４ｂ、２４ｃ、２４ｄ、５４）とが接続される。演算増幅器（１０）は、供給される第１の電位（Ｖｒｅｆ、Ｖｉｎ）と第２の電位（Ｖｉｎ、Ｖｒｅｆ）に応答してデータ線（ｘ）を駆動する。このように、本発明による増幅回路は、演算増幅器（１０）の第１の入力ノード（２１、２２）と出力ノード（２３）との間に接続する素子と、第２の入力ノート（２２、２１）と第１の配線（２４、２４ａ、２４ｂ、２４ｃ、２４ｄ、５４）のと間に接続される素子とを交換して、ゲインを切り換えてデータ線を駆動する。
【００１４】
ここで、第１の態様に係る本発明の増幅回路（１Ａ）に用いられる第１の素子（１１）と第２の素子（１２）は同一の抵抗値を有することが好ましい。又は、第２から第５の態様に係る本発明の増幅回路（１Ｂ、１Ｃ、１Ｄ、１Ｅ）に用いられる第１の素子（３１）と第２の素子（１２、３２）は同一の容量値を有することが好ましい。このため、増幅回路のゲインは１より大きくなり、増幅回路の前段に設けられる回路、例えばＤ／Ａ変換回路の動作電圧を低く設定することができる。このため、本発明による増幅回路を駆動回路（１００）に採用すると、その消費電力は低減される。又、前記前段回路に使用される素子として低圧素子が採用され得るため、回路面積の縮小化にもつながる。更に、第１の素子（１１、３１）と第２の素子（１２、３２）を同一のパラメータ素子とすることで、第１、第２の両駆動モードにおける増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）のゲインは同等となり、駆動モードの切り換えによるゲインの平均化が容易に行うことができる。
【００１５】
第２から第５の態様に係る本発明の増幅回路（１Ｂ、１Ｃ、１Ｄ）は、第１の素子（３１）及び第２の素子（３２）の一端と第１の配線（２４、２４ａ、２４ｂ、２４ｃ、２４ｄ、５４）との間に設けられる第２のスイッチ部（３３）を更に具備することが好ましい。第２のスイッチ部（３３）は、第１の駆動モードと第２の駆動モードの切り換えと同時期に、第１の素子（３１）及び第２の素子（３２）の一端と第１の配線（２４、２４ａ、２４ｂ、２４ｃ、２４ｄ、５４）とを接続する。このスイッチ（３３）によって、第１の素子（３１）及び第２の素子（３２）の一端を同一電圧にすることで、第１の素子（３１）及び第２の素子（３２）の電荷量を初期的に等しくすることができる。
【００１６】
第１から第４の態様に係る増幅回路（１Ａ、１Ｂ、１Ｃ、１Ｄ）における第１の電位は参照電位（Ｖｒｅｆ）であり、第２の電位は階調電位（Ｖｉｎ）である。又、第５の態様に係る増幅回路（１Ｅ）における第２の電位は参照電位（Ｖｒｅｆ）であり、第１の電位は階調電位（Ｖｉｎ）である。
【００１７】
又、本発明による駆動回路（１００）は、上述の増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｄ）と、表示データを出力するデータラッチ部と、表示データに応じた階調電位（Ｖｉｎ）を増幅回路に供給するＤ／Ａ変換部（２）とを具備する。この際、増幅回路（１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｄ）は、階調電位（Ｖｉｎ）に応じて表示パネルを形成するデータ線（Ｘ）を駆動する。
【発明の効果】
【００１８】
本発明によれば、良好な表示品質の表示装置を提供することができる。
【００１９】
又、表示装置を駆動する駆動回路の回路面積を縮小できる。
【００２０】
更に、表示装置を駆動する駆動回路の消費電力を抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照しながら本発明の実施の形態が説明される。ここでは、液晶表示装置の表示パネルを駆動するドライバＩＣ１００（データ線駆動回路）を一例に実施の形態が説明される。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。又、同様な構成が複数の場合、その参照符号に追い番が付され、それぞれを区別せずに総称して説明される場合は、追い番を付けずに説明される。
【００２２】
１．ドライバＩＣ１００の構成
図２は、本発明によるドライバＩＣ１００の構成を示すブロック図である。図２を参照して、本発明によるドライバＩＣ１００は、表示データを処理するロジック部と数百個以上の増幅部１を含むアナログ部とを備える駆動回路を集積化したＩＣである。ドライバＩＣ１００は、ドライバＩＣ１００に入力される表示データがデジタル信号の場合、少なくとも増幅部１、Ｄ／Ａ変換部２、データラッチ部３、及び階調電圧生成部４を具備する。ドライバＩＣ１００は、データラッチ部３−１〜３−ｎ、Ｄ／Ａ変換部２−１〜２−ｎ、及び増幅部１−１〜１−ｎを備え、それぞれ駆動するデータ線Ｘ１〜Ｘｎに対応して接続される。表示パネルは、図２に図示しない走査線Ｙ１〜Ｙｍとデータ線Ｘ１〜Ｘｎとの交差領域に設けられる画素（ｎ×ｍ個）を備えている。増幅部１−１〜１−ｎは、それぞれに接続されるドライバ出力端子８−１〜８−１を介してデータ線Ｘ１〜Ｘｎに対し表示信号Ｖｏｕｔを出力して、データ線Ｘ１〜Ｘｎ及び画素を駆動する。
【００２３】
階調電圧生成部４は、複数の基準電圧からガンマ特性に適合するような複数の階調電圧を生成する。複数の抵抗を接続した抵抗ストリングなどで構成する。ここで階調電圧は、ガンマ特性に適合する階調電位Ｖｉｎと後述する参照電位Ｖｒｅｆ（例えばグランド電位ＧＮＤ）との電位差である。
【００２４】
Ｄ／Ａ変換部２は、階調電圧生成部４で生成された複数の階調電圧から表示データに応じて所望の階調電圧を選択する。選択する階調電圧は１つに限らず、２以上であってもよい。選択された階調電圧（階調電位Ｖｉｎ−参照電位Ｖｒｅｆ）は、増幅部１に供給される。
【００２５】
データラッチ部３は、フリップフロップ回路を含み、所定期間だけ表示データをラッチする。ロジック部には、データラッチ部３以外に、増幅部１を含むアナログ部を制御する信号を生成する制御部（図示なし）などが設けられる。さらに、フレームメモリやシフトレジスタなどが設けられてもよい。又、ロジック部とアナログ部との間にレベルシフト部（図示なし）が設けられる。本実施の形態におけるアナログ部は、増幅部１、Ｄ／Ａ変換部２、階調電圧生成部４を備える。
【００２６】
ここで、ドライバＩＣ１００に入力される表示データがアナログ信号の場合、データラッチ部３は、スイッチとコンデンサで構成するサンプルホールド回路で構成してもよい。この場合、Ｄ／Ａ変換部２、階調電圧生成部４は不要である。
【００２７】
増幅部１は、入力される階調電圧（階調電位Ｖｉｎと参照電圧Ｖｒｅｆとの電位差）を増幅し、表示信号Ｖｏｕｔをデータ線Ｘに出力する。以下、本発明による増幅部１の実施の形態が詳細に説明される。
【００２８】
２．第１の実施の形態
（構成）
図３から５を参照して本発明による増幅部１の第１の実施の形態が説明される。第１の実施の形態におけるドライバＩＣ１００は、上述の増幅部１として増幅部１Ａを備える構成である。図３は、第１の実施の形態における増幅部１Ａの構成を示す回路図である。図３を参照して、増幅部１Ａは、差動アンプ１０、抵抗１１、抵抗１２、スイッチ１３〜１７（以降でキャンセルスイッチと参照される）を具備する。差動アンプ１０は入出力ノードとして階調電位Ｖｉｎが供給される非反転入力ノード２１、反転入力ノード２２、液晶パネル上のデータ線に接続される出力ノード２３を備える。反転入力ノード２２には、抵抗１１の一端と抵抗１２の一端がそれぞれ接続される。抵抗１１の他端であるノード２６はスイッチ１３の一端に接続され、スイッチ１３の他端は出力ノード２３に接続される。抵抗１２の他端であるノード２５は、スイッチ１４の一端に接続され、スイッチ１４の他端は参照電圧線２４に接続される。スイッチ１５は、ノード２６と参照電圧線２４との間に設けられる。スイッチ１６は、ノード２５と出力ノード２３との間に設けられる。スイッチ１７は、増幅部１Ａの出力ノード２３とドライバ出力端子８（又はデータ線Ｘ）との間に設けられる。スイッチ１７は、出力ノード２３からドライバ出力端子８を介してデータ線Ｘに表示信号Ｖｏｕｔが出力される際、ターンオンとなる、又、表示データのラッチ時や、スイッチ１３〜１６の切換時にはターンオフとなる。この時、増幅部１Ａとデータ線Ｘとの接続端は一時的にハイインピーダンス状態になり、出力ノード２３からデータ線Ｘへの不適当な電圧（グリッチ）の発生を抑止できる。
【００２９】
非反転入力ノード２１には、階調電位Ｖｉｎが供給され、出力ノード２３からデータ線上の画素を駆動するための表示信号Ｖｏｕｔが出力される。
【００３０】
本発明に係る抵抗１１と抵抗１２の抵抗値は、設計値として同一であるのが好ましい。この際、増幅部１ＡをドライバＩＣ１００内に集積し製造する時に、製造ばらつきにより、抵抗１１はＲｂの抵抗値を有し、抵抗１２はＲａの抵抗値を有する。
【００３１】
本発明による増幅部１Ａでは、スイッチ１３、１４がターンオンし、スイッチ１５、１６がターンオフしている第１駆動モード（図２に示されるスイッチの状態）と、スイッチ１５、１６がターンオンし、スイッチ１３、１４がターンオフしている第２駆動モードとを所定の周期ごとに切り換えられる。このように、第１駆動モードでは、差動アンプ１０の反転入力ノード２２と出力ノード２３との間に抵抗１１が接続され、反転入力ノード２２と参照電圧線２４との間に抵抗１２が接続される。又、第２駆動モードでは、反転入力ノード２２と出力ノード２３との間に抵抗１２が接続され、反転入力ノード２２と参照電圧線２４との間に抵抗１１が接続される。すなわち、本発明による増幅部１Ａでは、差動アンプ１０の反転入力ノード２２と出力ノード２３とに接続される抵抗と、反転入力ノード２２と参照電圧線とに接続される抵抗が、所定の周期で切り換えられ、表示パネルのデータ線Ｘ及び画素を駆動する。このように、製造ばらつきのある抵抗１１と抵抗１２とを周期的に切り換えることで増幅部１Ａのゲインばらつきはキャンセルされ、表示むらが抑制される。
【００３２】
以下に、本発明に係る増幅部１Ａの入出力特性について説明される。スイッチ１３、１４がターンオンし、スイッチ１５、１６がターンオフしている時（第１駆動モード）の増幅部１Ａの入出力特性は、（３）式で表される。ただし、抵抗１１の抵抗値をＲｂ、抵抗１２の抵抗値をＲａ、参照電圧線２４における参照電位をＶｒｅｆ、差動アンプ１０の出力ノード２３から出力される表示信号の電圧値をＶｏｕｔとする。
Ｖｏｕｔ＝（１＋Ｒｂ／Ｒａ）Ｖｉｎ−（Ｒｂ／Ｒａ）Ｖｒｅｆ    …（３）
又、スイッチ１５、１６がターンオンし、スイッチ１３、１４がターンオフしている時（第２駆動モード）の増幅部１Ａの入出力特性は、（４）式で表される。
Ｖｏｕｔ＝（１＋Ｒａ／Ｒｂ）Ｖｉｎ−（Ｒａ／Ｒｂ）Ｖｒｅｆ    …（４）
【００３３】
ここで、参照電圧Ｖｒｅｆをグランド電位ＧＮＤ（０Ｖ）とすると、（３）及び（４）式は、それぞれ（５）及び（６）式となる。
Ｖｏｕｔ＝（１＋Ｒｂ／Ｒａ）Ｖｉｎ  …（５）
Ｖｏｕｔ＝（１＋Ｒａ／Ｒｂ）Ｖｉｎ  …（６）
又、ゲインα＝１＋Ｒｂ／Ｒａ、ゲインβ＝１＋Ｒａ／Ｒｂとすると、（５）及び（６）式は、（７）及び（８）式で表される。
Ｖｏｕｔ＝αＶｉｎ  …（７）
Ｖｏｕｔ＝βＶｉｎ  …（８）
【００３４】
抵抗１１及び抵抗１２の抵抗値は、設計値としてＲａ＝Ｒｂであることが好ましく、理想的にはゲインα＝ゲインβ＝２である。しかし、製造ばらつきにより、増幅部１Ａごとのゲインα及びβはばらつきを生じる。例えば、抵抗１１と抵抗１２の相対ばらつきが６％であり、Ｒｂ＝０．９４Ｒａである場合、第１駆動モード（図２の状態）では、Ｖｏｕｔ＝１．９４０Ｖｉｎとなる。これに対し、第２駆動モードでは、Ｖｏｕｔ＝２．０６４Ｖｉｎとなる。この第１駆動モードと第２駆動モードを所定の期間毎（例えばフレーム期間毎）に交互に切り換えることで増幅部１Ａから出力され画素に供給される画素電圧（表示信号）は平均化され、表示むらが改善される。抵抗１１と抵抗１２の相対ばらつきが６％の場合、ゲイン平均値（α＋β）／２は２．００２である。差動アンプ１０に階調電位Ｖｉｎ＝１．２５Ｖが供給された場合、出力ノード２３から出力される表示信号Ｖｏｕｔの平均電圧誤差は、理想電圧２．５Ｖに対して２．４ｍＶとなり表示むらが改善される。
【００３５】
このため、中間調において、増幅部１Ａから出力される表示信号Ｖｏｕｔのばらつきを５ｍＶ以内にするためには、抵抗１１と抵抗１２の抵抗値の相対ばらつきを約８〜９％まで許容することができる。例えば、製造ばらつきによって抵抗値の相対誤差が８％の場合（Ｒｂ＝０．９２Ｒａ）、増幅部１ＡはＶｏｕｔ＝１．９２０ＶｉｎとＶｏｕｔ＝２．０８７Ｖｉｎの表示信号Ｖｏｕｔを切り換えて出力する。すなわち、増幅部１Ａのゲインの時間平均は、２．００３５となる。増幅部１Ａへ供給される階調電位がＶｉｎ＝１．２５Ｖの場合、理想電圧２．５に対して平均電圧誤差は４．３ｍＶとなる。この製造ばらつき８％は半導体集積回路において容易に実現できるレベルである。
【００３６】
抵抗１１及び抵抗１２は、ポリシリコン（多結晶シリコン）などの電圧依存のない素子で形成することが好ましい。抵抗１１及び抵抗１２としてアナログスイッチやウェル抵抗が用いられても良いが、アナログスイッチやウェル抵抗は、電圧依存が大きいため、あまり好ましくない。抵抗１１及び抵抗１２は数ＭΩ／□程度の抵抗値を有するポリシリコンが用いられることが好ましい。又、スイッチ１３〜１６は、トランジスタなどのアナログスイッチで構成されることが好ましい。更に、スイッチ１３〜１６の抵抗値は、抵抗１１、１２に比べ、１桁以上小さい抵抗値になるように設定される。例えば、抵抗１１＝５ＭΩ、抵抗１２＝５ＭΩとすると、スイッチ１３〜１６のオン抵抗は、５００ＫΩ以下とする。抵抗ばらつきがあるように、アナログスイッチも製造ばらつきによってオン抵抗値がばらつく。各スイッチのオン抵抗ばらつきが５％であっても、抵抗１１、抵抗１２の抵抗値からみれば１桁以上小さい。すなわち、スイッチ１３〜１６のオン抵抗は、差動アンプ１０に接続される帰還抵抗に対し０．５％以下のばらつきにすぎない。しかし、スイッチ１３〜１６のオン抵抗のばらつきを含めて抵抗値の相対ばらつきが８〜９％の範囲に入るようにするのが更に好ましい。
【００３７】
（動作）
図４及び図５を参照して、液晶表示装置を駆動するときの増幅部１Ａの動作が説明される。本実施の形態では、ライン反転駆動を実行するデータ線駆動回路を一例としてドライバＩＣ１００が説明される。本実施の形態では、各画素におけるコモン電極の極性がライン毎及びフレーム毎に反転される。このため、増幅部１Ａから出力される表示信号Ｖｏｕｔの電圧範囲が正極の表示信号も負極の表示信号もＶｏｕｔ＝０〜５Ｖである場合、非反転入力ノード２１に供給される階調電位Ｖｉｎの範囲は０〜２．５Ｖとなる。図４は、ライン反転駆動される表示パネルにおける各画素のコモン電極の極性を表す模式図である。ここで、図４に示される表示パネルは簡易的に４行の走査線Ｙ１〜Ｙ４と６列のデータ線Ｘ１〜Ｘ６との交差領域に接続される画素（画素数４行×６列）とする。
【００３８】
図５は、図４に示されるような表示パネルに対しライン反転駆動を行う増幅部１Ａの動作を示すタイミングチャートである。ここでは、例えばデータ線Ｘ１〜Ｘ６に接続される増幅部１Ａ−１〜１Ａ−６の動作が説明される。本実施の形態では、増幅部１Ａ−１〜１Ａ−６は全て同様な動作を行うため、それぞれを区別しない場合は、データ線Ｘ１〜Ｘ６をデータ線Ｘ、増幅部１Ａ−１〜１Ａ−６を増幅部１Ａとして説明される。又、図５を参照して、スイッチ１３〜１７の各々はＨレベルでターンオン、Ｌレベルでターンオフするものとする。
【００３９】
図５には、上段から垂直期間（フレーム）を決める垂直同期信号Ｖｓｙｎｃ、水平期間を決める水平同期信号Ｖｓｙｎｃ、コモン電極に印加される極性信号ＰＯＬ、スイッチ１３及び１４のオン・オフの状態、スイッチ１５及び１６のオン・オフの状態、スイッチ１７のオン・オフの状態が示される。ここで、水平同期信号Ｈｓｙｎｃによって、駆動される走査線Ｙ１〜Ｙ４が変更される。又、４水平期間毎に垂直同期信号ＶｓｙｎｃがＨとなり、フレームの極性は反転される。
【００４０】
図５を参照して、第１フレームにおいて第１水平期間及び第３水平期間（第１走査目及び第３走査目（Ｙ１、Ｙ３））では、極性信号ＰＯＬがＨで、増幅部１Ａはデータ線Ｘに正極の表示信号Ｖｏｕｔを出力する。このとき、スイッチ１３、１４はターンオンされ、且つスイッチ１５、１６はターンオフされる（第１駆動モード）。すなわち、抵抗１１の一端と抵抗１２の一端が反転入力端子２２に共通接続され、抵抗１１の他端が出力端子２３に、抵抗１２の他端が参照電圧線２４に接続される。又、第２水平期間及び第４水平期間（第２走査目及び第４走査目（Ｙ２、Ｙ４））では、極性信号ＰＯＬがＬで、増幅部１Ａはデータ線Ｘに負極の表示信号Ｖｏｕｔを出力する。このとき、スイッチ１３、１４はターンオフされ、且つスイッチ１５、１６はターンオンされる（第２駆動モード）。すなわち、抵抗１１の一端と抵抗１２の一端が反転入力端子２２に共通接続され、抵抗１２の他端が出力端子２３に、抵抗１１の他端が参照電圧線２４に接続される。
【００４１】
同様に、第２フレームにおいて、第１走査目及び第３走査目（Ｙ１及びＹ３）では、極性信号ＰＯＬがＬで、増幅部１Ａはデータ線Ｘに負極の表示信号Ｖｏｕｔを出力する。このとき、第１フレームと同様にスイッチ１３、１４がターンオン、スイッチ１５、１６がターンオフされる（第１駆動モード）。第２走査目及び第４走査目（Ｙ２及びＹ４）では、極性信号ＰＯＬがＨで、増幅部１Ａはデータ線Ｘに正極の表示信号Ｖｏｕｔを出力する。このとき、第１フレームと同様にスイッチ１３、１４がターンオフ、スイッチ１５、１６がターンオンされる（第２駆動モード）。
【００４２】
第３フレームにおいて、第１走査目及び第３走査目（Ｙ１及びＹ３）では、極性信号ＰＯＬがＨで、増幅部１Ａは正極の表示信号Ｖｏｕｔをデータ線Ｘに出力する。この時、スイッチ１３、１４がターンオフ、スイッチ１５、１６がターンオンされる（第２駆動モード）。又、第２走査目及び第４走査目（Ｙ２及びＹ４）では、極性信号ＰＯＬがＬで、増幅部１Ａは負極の表示信号Ｖｏｕｔをデータ線Ｘに出力する。この時、スイッチ１３、１４がターンオン、スイッチ１５、１６がターンオフされる（第１駆動モード）。
【００４３】
同様に第４フレームにおいて、第１走査目及び第３走査目（Ｙ１及びＹ３）では、極性信号ＰＯＬがＬで、増幅部１Ａはデータ線Ｘに負極の表示信号Ｖｏｕｔを出力する。このとき、第３フレームと同様にスイッチ１３、１４がターンオフ、スイッチ１５、１６がターンオンされる（第２駆動モード）。第２走査目及び第４走査目（Ｙ２及びＹ４）では、極性信号ＰＯＬがＨで、増幅部１Ａはデータ線Ｘに正極の表示信号Ｖｏｕｔを出力する。このとき、第３フレームと同様にスイッチ１３、１４がターンオン、スイッチ１５、１６がターンオフされる（第１駆動モード）。
【００４４】
このように、増幅部１Ａでは水平期間毎に第１駆動モードと第２駆動モードが切り換えられる。すなわち、本発明による増幅部１Ａでは、増幅率を決定する抵抗１１と抵抗１２と作動アンプ１０との接続構成が一定周期毎に切り換えられる。又、同一ライン（例えば走査線Ｙ１）上の画素を駆動するときの増幅部１Ａでは、第１から第４フレームを１サイクルとして抵抗１１と抵抗１２の位置が入れ換えられている。
【００４５】
ここで、第１水平期間（走査線Ｙ１上の画素を駆動）に注目すると、第１、第２フレームにおける増幅部１Ａの入出力特性は、Ｖｏｕｔ＝（１＋Ｒｂ／Ｒａ）Ｖｉｎとなる。又、第３、第４フレームにおける増幅部１Ａの入出力特性は、Ｖｏｕｔ＝（１＋Ｒａ／Ｒｂ）Ｖｉｎとなる。ここで、Ｒａ≒Ｒｂ（相対比で８〜９％以内）であれば、増幅部１Ａ−１〜１Ａ−６のそれぞれの表示信号Ｖｏｕｔのばらつきは、理想値に対して５ｍＶ以内のばらつきとなる（中間調（Ｖｏｕｔ＝２．５Ｖ付近）の場合）。このため、表示むらのない良好な画質を得ることができる。このように、ある画素を駆動する際に、４フレームを１サイクルとして抵抗１１及び１２の位置を入れ換えて表示パネルのデータ線Ｘを駆動することで、増幅部１Ａのゲインばらつきはキャンセルされ得る。
【００４６】
一方、スイッチ１７は、表示信号Ｖｏｕｔを出力するときターンオンとなり、スイッチ１３〜１６の切り換え時にターンオフとなる。このため、増幅部１Ａとデータ線Ｘとの接続端（出力端８）を一時的にハイインピーダンス状態にし、データ線Ｘに不適当な電圧（グリッチ）が発生しないようすることができる。
【００４７】
又、差動アンプ１０の非反転入力ノード２１に供給する電圧は、液晶駆動電圧の１／２でよいため、Ｄ／Ａ変換部２及び階調電圧生成部４の動作電圧も１／２でよい。例えば、増幅部１Ａのから出力される表示信号Ｖｏｕｔの電圧範囲が、正極の表示信号も負極の表示信号もＶｏｕｔ＝０〜５Ｖとすれば、非反転入力ノード２１に供給される階調電位Ｖｉｎの範囲は０〜２．５Ｖでよい。このため、Ｄ／Ａ変換部２及び階調電圧生成部４を低圧素子で形成し小型化することができる。更に、Ｄ／Ａ変換部２及び階調電圧生成部４の動作電圧が低下するため消費電力を低減することができる。
【００４８】
３．第２の実施の形態
（構成）
図６を参照して本発明による増幅部１の第２の実施の形態が説明される。第２の実施の形態におけるドライバＩＣ１００は、上述の増幅部１として増幅部１Ｂを備える構成である。図６は、第２の実施の形態における増幅部１Ｂの構成を示す回路図である。図６を参照して、増幅部１Ｂは、第１の実施の形態における増幅部１Ａにおける抵抗１１に替えて容量３１を、抵抗１２に替えて容量３２を備える。又、容量３１及び容量３２の一端に接続される差動アンプ１０の反転入力ノード２２と、参照電圧線２４との間にスイッチ３３が設けられる。以下では、第１の実施の形態と同じ参照符号の構成についてはその動作は同様なので説明は省略される。
【００４９】
本発明による増幅部１Ｂでは、第１の実施の形態と同様にスイッチ１３、１４がターンオンし、スイッチ１５、１６がターンオフしている第１駆動モード（図６に示されるスイッチの状態）と、スイッチ１５、１６がターンオンし、スイッチ１３、１４がターンオフしている第２駆動モードとを所定の周期ごとに切り換えられる。このように、第１駆動モードでは、差動アンプ１０の反転入力ノード２２と出力ノード２３との間に容量３１が接続され、反転入力ノード２２と参照電圧線２４との間に容量３２が接続される。又、第２駆動モードでは、反転入力ノード２２と出力ノード２３との間に容量３２が接続され、反転入力ノード２２と参照電圧線２４との間に容量３１が接続される。すなわち、本発明による増幅部１Ｂでは、差動アンプ１０の反転入力ノード２２と出力ノード２３とに接続される容量と、反転入力ノード２２と参照電圧線とに接続される容量が、所定の周期で切り換えられ、表示パネルのデータ線Ｘ及び画素を駆動する。このように、製造ばらつきのある容量３１と容量３２とを周期的に切り換えることで増幅部１Ｂのゲインばらつきはキャンセルされ、表示むらが抑制される。
【００５０】
以下に、本発明に係る増幅部１Ｂの入出力特性について説明される。スイッチ１３、１４がターンオンし、スイッチ１５、１６がターンオフしている時（第１駆動モード）の増幅部１Ｂの入出力特性は、（９）式で表される。ただし、容量３１の容量値をＣｂ、容量３２の容量値をＣａ、参照電圧線２４における参照電位をＶｒｅｆ、差動アンプ１０の出力ノード２３から出力される表示信号の電圧値をＶｏｕｔとする。
Ｖｏｕｔ＝（１＋Ｃａ／Ｃｂ）Ｖｉｎ−（Ｃａ／Ｃｂ）Ｖｒｅｆ    …（９）
又、  スイッチ１５、１６がターンオンし、スイッチ１３、１４がターンオフしている状態（第２駆動モード）での、増幅部１Ｂの入出力特性は、（１０）式で表される。
Ｖｏｕｔ＝（１＋Ｃｂ／Ｃａ）Ｖｉｎ−（Ｃｂ／Ｃａ）Ｖｒｅｆ    …（１０）
これは、実施の形態１と比較して、Ｒａ＝１／Ｃａ、Ｒｂ＝１／Ｃｂに置き換えた特性である。
【００５１】
ここで、参照電圧Ｖｒｅｆをグランド電位ＧＮＤ（０Ｖ）とすると、（９）及び（１０）式は、それぞれ（１１）及び（１２）式となる。
Ｖｏｕｔ＝（１＋Ｃａ／Ｃｂ）Ｖｉｎ    …（１１）
Ｖｏｕｔ＝（１＋Ｃｂ／Ｃａ）Ｖｉｎ    …（１２）
【００５２】
容量１１及び容量１２の容量値は、設計値としてＣａ＝Ｃｂであることが好ましく、両駆動モードにおけるゲインの理想値はゲイン＝２である。しかし、通常、製造ばらつきにより増幅部１Ｂ毎のゲインはばらつきを生じる。しかし製造ばらつきにより、容量値が異なっても、第１の実施の形態と同様にスイッチ１３〜１６をフレームごとに切り換え、容量の位置を入れ換えることで、増幅部１Ｂ毎のゲインばらつきをキャンセルすることができる。
【００５３】
実施の形態１では、スイッチ１３〜１６のオン抵抗は小さい方が良い。つまり、スイッチ１３〜１６に用いられるトランジスタのゲート長Ｌをできるだけ小さくし、ゲート幅Ｗを大きくすることが好ましい。しかし、第２の実施の形態に係るスイッチ１３〜１６は、トランジスタのゲート面積（Ｌ×Ｗ）をできるだけ小さくなるように設定されることが好ましい。その理由として、差動アンプ１０の帰還回路として抵抗素子を用いる第１の実施の形態の場合、出力ノード２３から参照電圧線２４に定常的に電流が流れるため、スイッチ１３〜１６のオン抵抗値は増幅部１Ａの入出力特性に影響を与える。一方、帰還回路として容量素子を使用する本実施の形態では、容量３１、３２には定常的に電流が流れないので、スイッチ１３〜１６のオン抵抗値が大きくてもゲインには影響しない。
【００５４】
（動作）
液晶表示装置を駆動する際の第２の実施の形態における増幅部１Ｂの動作は、第１の実施の形態と同様であるが、スイッチ３３の動作が追加され、スイッチ１４、１５の動作が一部変更される。ここで、増幅部１Ｂにおいて、（９）及び（１０）式の入出力特性を得るためには、初期的に容量３１と容量３２の電荷量を等しくする必要がある。このため、スイッチ３３による制御によって、容量３１と容量３２のそれぞれの端子を同一電圧にすることで電荷量を０にしてから動作させる必要がある。詳細には、スイッチ３３は、電源オン時や、垂直期間毎（Ｖｓｙｎｃの入力時）に、スイッチ１４、１５及び３３を同時にターンオンさせ、容量３１、３２の電荷量を０にする。その後、スイッチ３３をターンオフして第１の実施の形態と同様な動作に移行する。
【００５５】
スイッチ１４、１５及び３３をターンオフする際、スイッチイングノイズ（フィードスルー）により、容量３１と容量３２とで電荷量が異なる場合がある。そのために、増幅部１Ｂに設けられるスイッチ１３〜１６、３３の寄生容量はできるだけ小さく設定されることが好ましい。又、スイッチ３３のゲート面積の１／２のダミースイッチを反転入力ノード２２に接続させ、スイッチ３３と逆相で動作させてもよい。
【００５６】
以上のように、本発明に係る差動アンプ１０に容量素子を含む帰還回路が接続されている構成においても、スイッチによって、２つの容量素子を切り換えることで製造バラツキに起因するゲインのバラツキを平均化することができる。
【００５７】
４．第３の実施の形態
（構成）
図７から図９を参照して本発明による増幅部１の第３の実施の形態が説明される。第１の実施の形態では、液晶のコモン電極を反転するライン反転駆動を前提に説明されたが、第３の実施の形態では、ドット反転駆動を実現するドライバＩＣ１００について説明される。ドット反転駆動では、液晶コモン電圧が固定され、隣り合うデータ線Ｘ同士の極性が異なり、ライン毎及びフレーム毎に極性が反転される駆動方法である。第３の実施の形態におけるドライバＩＣ１００は、隣接するデータ線Ｘ−１、Ｘ−２を駆動する増幅部１−１、１−２として、互いに極性の異なる表示信号Ｖｏｕｔを出力する増幅部１Ｃ−１、１Ｃ−２を備える構成である。以下、図７から図９を参照して、互いに隣接する増幅部１Ｃ−１及び１Ｃ−２の構成及び動作を一例に説明される。尚、増幅部１Ｃ−ｎ−１及び１Ｃ−ｎも増幅部１Ｃ−１及び１Ｃ−ｎと同様な構成及び動作であることは言うまでもない。又、第１及び第２の実施の形態と同じ参照符号が付された構成は同様な構成、動作であるので説明は省略される。
【００５８】
図７は、第３の実施の形態における増幅部１Ｃ−１及び１Ｃ−２の構成を示す回路図である。図７を参照して、増幅部１Ｃ−１は、第２の実施の形態における増幅部１Ｂの構成において、参照電圧線２４に替えて参照電圧線２４ａを備え、共通線３９に接続されるスイッチ４０を備えた構成である。増幅部１Ｃ−２は、第２の実施の形態における増幅部１Ｂの構成において、参照電圧線２４に替えて参照電圧線２４ｂを備え、共通線３９に接続されるスイッチ４０を備えた構成である。又、本実施の形態におけるドライバＩＣ１００は極性切換回路としてスイッチ３５〜３８を備える。参照電圧線２４ａは、スイッチ３５、３６を介して電源端子１０１、１０２のそれぞれに接続される。参照電圧線２４ｂは、スイッチ３７、３８を介して電源端子１０２、１０１のそれぞれに接続される。ここで、電源端子１０１には参照電位Ｖｒｅｆとして０Ｖが供給され、電源端子１０２には参照電位Ｖｒｅｆとして５Ｖが供給される。増幅部１Ｃ−１及び１Ｃ−２のそれぞれにおけるスイッチ１７とドライバ出力端子８との間のノードは、スイッチ４０を介して共通線３９に接続される。スイッチ４０は、データ線Ｘの極性が正極から負極へ、又は負極から正極に変化する前にターンオンされ、各データ線Ｘの電荷を中和する。尚、差動アンプ１０、スイッチ１３〜１７、３５〜３８、４０、容量３１、３２は、高圧素子（１０Ｖ）で形成されることが好ましい。
【００５９】
図８は、ドット反転駆動によって駆動される表示パネルにおいて各画素に印加される表示信号の極性を表す模式図である。ここで、図４に示される表示パネルは簡易的に４行の走査線Ｙ１〜Ｙ４と６列のデータ線Ｘ１〜Ｘ６との交差領域に接続される画素（画素数４行×６列）とする。ドット反転駆動するために増幅部１Ｃから出力される表示信号Ｖｏｕｔの電圧範囲は、例えば、正極側は０〜５Ｖであり、負極側は−５〜０Ｖである。つまり、増幅部１Ｃは、入力される階調電位Ｖｉｎ（０〜２．５Ｖ）に応答して、−５〜５Ｖの表示信号Ｖｏｕｔを出力する。ここで、正極の表示信号を出力する際、増幅部１Ｃには参照電位Ｖｒｅｆとして０Ｖが供給される。又、負極の表示信号を出力する際、増幅部１Ｃには参照電位Ｖｒｅｆとして５Ｖが供給される。ドット反転駆動では、同一ライン（走査線Ｙ）に対し同時に正極の表示信号Ｖｏｕｔと負極の表示信号Ｖｏｕｔが出力されるため、本実施の形態におけるドライバＩＣ１００では、上述の２種類の参照電圧線２４ａ及び２４ｂが交互に設けられ、それぞれ相互に異なる参照電位Ｖｒｅｆが供給される。ここでは、例えば、追い番が奇数の増幅部１Ｃに参照電圧線２４ａが接続され、追い番が偶数の増幅部１Ｃに参照電圧線２４ｂが接続される。又、極性切換回路として設けられるスイッチ３５〜３８によって、参照電圧線２４ａと２４ｂには互いに異なる参照電位Ｖｒｅｆ（０Ｖ又は５Ｖ）が供給される。
【００６０】
（動作）
次に、極性切換回路（スイッチ３５〜３８）の動作について説明される。スイッチ３５がターンオンすると参照電圧線２４ａに０Ｖが供給され、増幅部１Ｃ−１に接続されるドライバ出力端子８−１からは正極の表示信号Ｖｏｕｔが出力される。又、これと同時に、スイッチ３７はターンオンして参照電圧線２４ｂに５Ｖが供給され、増幅部１Ｃ−２に接続されるドライバ出力端子８−２からは負極の表示信号Ｖｏｕｔが出力される。同様に、スイッチ３６がターンオンすると参照電圧線２４ａに５Ｖが供給され、増幅部１Ｃ−１に接続されるドライバ出力端子８−１からは負極の表示信号Ｖｏｕｔが出力される。又、これと同時に、スイッチ３８はターンオンして参照電圧線２４ｂに０Ｖが供給され、増幅部１Ｃ−２に接続されるドライバ出力端子８−２からは正極の表示信号Ｖｏｕｔが出力される。尚、表示信号Ｖｏｕｔが出力される際、スイッチ１７がターンオンしているものとする。
【００６１】
図９を参照して第３の実施の形態における増幅部１Ｃ−１及び１Ｃ−２の動作が説明される。図９は、図８に示されるような表示パネルに対しドット反転駆動を行う増幅部１Ｃ−１、１Ｃ−２の動作を示すタイミングチャートである。ここでは、データ線Ｘ１、Ｘ２に接続される増幅部１Ｃ−１、１Ｃ−２の動作が説明される。又、図９を参照して、スイッチ１３〜１７、３５〜３８、及び４０の各々はＨレベルでターンオン、Ｌレベルでターンオフするものとする。
【００６２】
図９には、上段から垂直期間（フレーム）を決める垂直同期信号Ｖｓｙｎｃ、水平期間を決める水平同期信号Ｖｓｙｎｃ、スイッチ１３及び１４のオン・オフの状態、スイッチ１５及び１６のオン・オフの状態、スイッチ１７のオン・オフの状態、スイッチ３５及び３７のオン・オフの状態、スイッチ３６及び３８のオン・オフの状態、スイッチ４０のオン・オフの状態、データ線Ｘ１に出力される表示信号Ｖｏｕｔの極性、データ線Ｘ２に出力される表示信号Ｖｏｕｔの極性、走査線Ｙ１〜Ｙ４に出力される走査信号が示される。ここで、水平同期信号Ｈｓｙｎｃによって、駆動される走査線Ｙ１〜Ｙ４が変更される。又、４水平期間毎に垂直同期信号ＶｓｙｎｃがＨとなり、フレームの極性は反転される。
【００６３】
図９を参照して、データ線Ｘ１に表示信号Ｖｏｕｔを出力する増幅部１Ｃ−１について説明される。ここで、説明を簡略化するために、スイッチ１３、１４、３５がターンオンし、スイッチ１５、１６、３６がターンオフしている状態を（正極性、第１駆動モード）と略し、スイッチ１３、１４、３６がターンオンし、スイッチ１５、１６、３５がターンオフしている状態を（負極性、第１駆動モード）と略し、スイッチ１５、１６、３５がターンオンし、スイッチ１３、１４、３６がターンオフしている状態を（正極性、第２駆動モード）と略し、スイッチ１５、１６、３６がターンオンし、スイッチ１３、１４、３５がターンオフしている状態を（負極性、第２駆動モード）と略すこととする。
【００６４】
先ず、データ線Ｘ１と走査線Ｙ１との交差領域に設けられた画素（１、１）について説明される。画素（１、１）を駆動する時の増幅部１Ｃ−１の構成は、第１フレームでは（正極性、第１駆動モード）、第２フレームでは（負極性、第１駆動モード）、第３フレームでは、（正極性、第２駆動モード）、第４フレームでは、（負極性、第２駆動モード）となる。
【００６５】
次に、データ線Ｘ２に表示信号Ｖｏｕｔを出力する増幅部１Ｃ−２について説明される。ここでも、説明を簡略化するために、スイッチ１３、１４、３７がターンオンし、スイッチ１５、１６、３８がターンオフしている状態を（負極性、第１駆動モード）と略し、スイッチ１３、１４、３８がターンオンし、スイッチ１５、１６、３７がターンオフしている状態を（正極性、第１駆動モード）と略し、スイッチ１５、１６、３７がターンオンし、スイッチ１３、１４、３８がターンオフしている状態を（負極性、反位置）と略し、スイッチ１５、１６、３８がターンオンし、スイッチ１３、１４、３７がターンオフしている状態を（正極性、反位置）と略すこととする。
【００６６】
データ線Ｘ２と走査線Ｙ１との交差領域に設けられた画素（２、１）について説明される。画素（２、１）を駆動する時の増幅部１Ｃ−２の構成は、第１フレームでは（負極性、第１駆動モード）、第２フレーム目では（正極性、第１駆動モード）、第３フレームでは（負極性、第２駆動モード）、第４フレームでは（正極性、第２駆動モード）となる。
【００６７】
同様にして増幅部１Ｃ−１及び１Ｃ−２は、それぞれフレーム毎に構成を変えて画素を駆動する。本実施の形態における増幅部１Ｃは、同一画素に対し、フレーム毎に供給される参照電位Ｖｒｅｆを切り換えて、２フレーム毎に第１の駆動モードと第２の駆動モードとを切り換える。すなわち、増幅部１Ｃは、同一画素に対し、フレーム毎に表示信号Ｖｏｕｔの極性を反転し、同一極性の表示信号Ｖｏｕｔを出力する毎に、帰還回路内の容量の位置（ゲイン）を切り換えて、当該画素を駆動する。
【００６８】
ドット反転駆動を採用する本実施の形態では、負極の表示信号Ｖｏｕｔを出力する際、増幅部１Ｃには参照電位Ｖｒｅｆとして５Ｖが供給されるため、理想値からの誤差が大きくなる。しかし、容量３１と容量３２の容量比のばらつきを約６％以内にすると中間調において表示むらの発生を抑制することが可能となる。例えば、負極の表示信号Ｖｏｕｔの中間調（Ｖｏｕｔ＝−２．５Ｖ付近）では、階調電位Ｖｉｎ＝１．２５Ｖ、参照電位Ｖｒｅｆ＝５Ｖで、Ｃａ＝０．９４Ｃｂの場合、（負極性、第１駆動モード）では、（９）式によりＶｏｕｔ＝−２．２７５０Ｖで、（負極性、反位置）では、（１０）式によりＶｏｕｔ＝−２．７４０Ｖである。平均値は−２．５０７５ｍＶとなり、理想値−２．５Ｖから７．５ｍＶの誤差を生じる。正極の表示信号Ｖｏｕｔを出力する時には、参照電位は０Ｖを供給するので、同様に（１１）、（１２）式で計算すると、誤差は約２．５ｍＶである。従って、正極と負極の表示信号Ｖｏｕｔを平均すると理想値からの誤差は約５ｍＶとなる。このように、本発明による増幅部１Ｃを備えるドライバＩＣ１００によれば、表示パネルの表示むらを抑制することができる。
【００６９】
５．第４の実施の形態
（構成）
図１０及び図１１を参照して本発明による増幅部１の第４の実施の形態が説明される。第４の実施の形態では、第３の実施の形態と同様にドット反転駆動を実現するドライバＩＣ１００について説明される。第４の実施の形態におけるドライバＩＣ１００は、隣接するデータ線Ｘ−１、Ｘ−２を駆動する増幅部１−１、１−２として、互いに極性の異なる表示信号Ｖｏｕｔを出力する増幅部１Ｄ−１、１Ｄ−２を備える構成である。以下に、図１０及び図１１を参照して、互いに隣接する増幅部１Ｄ−１及び１Ｄ−２の構成及び動作を一例に説明される。尚、増幅部１Ｄ−ｎ−１及び１Ｄ−ｎも増幅部１Ｄ−１及び１Ｄ−ｎと同様な構成及び動作であることは言うまでもない。又、第１〜第３の実施の形態と同じ参照符号が付された構成は同様な構成、動作であるので説明は省略される。
【００７０】
図１０は、第４の実施の形態における増幅部１Ｄ−１及び１Ｄ−２の構成を示す回路図である。図１０を参照して、増幅部１Ｄは、第２の実施の形態における増幅部１Ｂの構成において、スイッチ１７に替えて極性切換回路を備え、共通線３９に接続されるスイッチ４０を備えた構成である。極性切換回路は、一端が出力ノード２３に共通接続されるスイッチ４１とスイッチ４２を含む。増幅部１Ｄ−１におけるスイッチ４１の他端は、ドライバ出力端子８−１を介してデータ線Ｘ１に接続されるとともに増幅部１Ｄ−２のスイッチ４２の他端に接続される。又、増幅部１Ｄ−１におけるスイッチ４２の他端は、ドライバ出力端子８−２を介してデータ線Ｘ２に接続される。同様に、増幅部１Ｄ−２におけるスイッチ４１の他端は、ドライバ出力端子８−２を介してデータ線Ｘ２に接続されるとともに増幅部１Ｄ−１のスイッチ４２の他端に接続される。又、増幅部１Ｄ−２におけるスイッチ４２の他端は、ドライバ出力端子８−１を介してデータ線Ｘ２に接続される。更に、増幅部１Ｄ−１の非反転入力ノード２１には、階調電位Ｖｉｎとして０〜２．５Ｖの電位が供給され、増幅部１Ｄ−２の非反転入力ノード２１には、階調電位Ｖｉｎとして−２．５〜０Ｖの電位が供給される。又、各増幅部１Ｄの電源端子１０１には参照電位Ｖｒｅｆとして０Ｖが供給される。各増幅部１Ｄにおけるスイッチ４１とドライバ出力端子８との間のノードは、スイッチ４０を介して共通線３９に接続される。スイッチ４０は、第３の実施の形態と同様にデータ線Ｘの極性が正極から負極へ、又は負極から正極に変化する前にターンオンされ、各データ線Ｘの電荷を中和する。
【００７１】
本実施の形態では、参照符号の追い番が奇数番号の増幅部１Ｄ（例えば増幅部１Ｄ−１）には階調電位Ｖｉｎ（０〜２．５Ｖ）、参照電位Ｖｒｅｆ（０Ｖ）が供給され、正極の表示信号Ｖｏｕｔ（０〜５Ｖ）が出力される。これに対し、参照符号の追い番が偶数番号の増幅部１Ｄ（例えば増幅部１Ｄ−２）には階調電位Ｖｉｎ（−２．５〜０Ｖ）、参照電位Ｖｒｅｆ（０Ｖ）が供給され、負極の表示信号Ｖｏｕｔ（−５〜０Ｖ）が出力される。すなわち、増幅部１Ｄ−１内の差動アンプ１０やスイッチ１３〜１６、３３、容量３１、３２は０〜５Ｖ又は−５から０で動作する。この際、又、増幅部１Ｄ−２内の差動アンプ１０やスイッチ１３〜１６、３３、容量３１、３２は−５〜０Ｖで動作する。このとき、増幅部１Ｄ−１に接続するＤ／Ａ変換部２−１と階調電圧生成部４は０〜２．５Ｖで動作する。同様に増幅部１Ｄ−２に接続するＤ／Ａ変換部２−２と階調電圧生成部４は−２．５〜０Ｖで動作する。又、スイッチ４０〜４２は−５〜５Ｖで動作する。このため、スイッチ４０、４１は、高圧素子（１０Ｖ）で形成されることが好ましい。
【００７２】
以上のように、本実施の形態におけるドライバＩＣ１００は、出力する表示信号Ｖｏｕｔの極性が固定された増幅部１Ｄを備え、極性切換回路であるスイッチ４１、４２によって駆動するデータ線Ｘを切り換えることで、データ線Ｘ及び画素に出力される表示信号Ｖｏｕｔの極性を反転させることができる。本実施の形態では、極性切換回路が増幅部ごとに設けられるため、第３の実施の形態に比べて素子数が増加する。しかし、差動アンプ１０やスイッチ１３〜１６、３３、容量３１，３２は、中圧素子（５Ｖ）で形成できるため、集積化した際に回路面積を小さくすることができる。
【００７３】
（動作）
図１１を参照して第４の実施の形態における増幅部１Ｄ−１及び１Ｄ−２の動作が説明される。図１１は、図８に示されるような表示パネルに対しドット反転駆動を行う増幅部１Ｄ−１、１Ｄ−２の動作を示すタイミングチャートである。図１１には、上段から垂直期間（フレーム）を決める垂直同期信号Ｖｓｙｎｃ、水平期間を決める水平同期信号Ｖｓｙｎｃ、スイッチ１３及び１４のオン・オフの状態、スイッチ１５及び１６のオン・オフの状態、スイッチ４１のオン・オフの状態、スイッチ４２オン・オフの状態、スイッチ４０のオン・オフの状態、データ線Ｘ１に出力される表示信号Ｖｏｕｔの極性、データ線Ｘ２に出力される表示信号Ｖｏｕｔの極性、走査線Ｙ１〜Ｙ４に出力される走査信号が示される。ここで、水平同期信号Ｈｓｙｎｃによって、駆動される走査線Ｙ１〜Ｙ４が変更される。又、４水平期間毎に垂直同期信号ＶｓｙｎｃがＨとなり、フレームの極性は反転される。
【００７４】
図１１を参照して、スイッチ４１がターンオンの時、スイッチ４２はターンオフとなる。この時、増幅部１Ｄ−１はデータ線Ｘ１に接続され、増幅部１Ｄ−２はデータ線Ｘ２に出力信号Ｖｏｕｔを出力する（第１接続パターン）。スイッチ４１がターンオフの時、スイッチ４２がターンオンとなる。この時、増幅部１Ｄ−１はデータ線Ｘ２に接続され、増幅部１Ｄ−２はデータ線Ｘ１に表示信号Ｖｏｕｔを出力する（第２接続パターン）。
【００７５】
データ線Ｘ１、Ｘ２と走査線Ｙ１との交差領域に設けられた画素（１、１）、（２、１）に出力される表示信号Ｖｏｕｔついて説明される。第１フレームの第１走査目では、増幅部１Ｄは第１駆動モード及び第１接続パターンとなる。第２フレームの第１走査目では、増幅部１Ｄは第１駆動モード及び第２接続パターンとなる。第３フレームの第１走査目では、増幅部１Ｄは第１駆動モード及び第１接続パターンとなる。第４フレームの第１走査目では、増幅部１Ｄは第１駆動モード及び第２接続パターンとなる。このように、画素（１、１）に対して表示信号Ｖｏｕｔを出力する増幅部１Ｄとして、フレーム毎に増幅部１Ｄ−１と増幅部１Ｄ−２とが切り換えられ、その都度極性が反転する。又、その際、各増幅部１Ｄにおける駆動モードは、２フレーム毎に第１駆動モードと第２駆動モードが切り換えられる。すなわち、増幅部１Ｄは、第１駆動モードと第２駆動モードを交互に切り換えてデータ線Ｘ及び画素を駆動する。
【００７６】
６．第５の実施の形態
（構成）
図１２を参照して本発明による増幅部１の第５の実施の形態が説明される。第５の実施の形態では、第３の実施の形態と同様にドット反転駆動を実現するドライバＩＣ１００について説明される。第５の実施の形態における増幅部１Ｅは、非反転入力ノード２１に帰還回路が接続され、ゲインが−１の増幅部である。第５の実施の形態におけるドライバＩＣ１００は、隣接するデータ線Ｘ−１、Ｘ−２を駆動する増幅部１−１、１−２として、互いに極性の異なる表示信号Ｖｏｕｔを出力する増幅部１Ｅ−１、１Ｅ−２を備える構成である。第５の実施の形態における増幅部１Ｅ−１及び１Ｅ−２は、第３の実施の形態における増幅部１Ｃ−１及び１Ｃ−２の構成において差動アンプ１０に接続される帰還回路が、非反転入力ノード２１と出力ノード２３との間に設けられる構成である。詳細には、差動アンプ１０の非反転入力ノード２１と出力ノード２３との間に、帰還回路（容量３１、３２）、極性切換回路（スイッチ１３からスイッチ１６）、及びスイッチ３３が設けられる構成である。以下、図１２を参照して、互いに隣接する増幅部１Ｅ−１及び１Ｅ−２の構成及び動作を一例に説明される。尚、増幅部１Ｅ−ｎ−１及び１Ｅ−ｎも増幅部１Ｅ−１及び１Ｅ−ｎと同様な構成及び動作であることは言うまでもない。又、第１〜第３の実施の形態と同じ参照符号が付された構成は同様な構成、動作であるので説明は省略される。
【００７７】
図１２を参照して、容量３１及び容量３２の一端は、差動アンプ１０の非反転入力ノード２１に共通接続される。容量３１の他端はスイッチ１３を介して差動アンプ１０の出力ノード２３に接続されるとともに、スイッチ１５を介して階調電位Ｖｉｎが供給される入力端子５４に接続される。容量３２の他端は、スイッチ１６を介して出力ノード２３に接続されるとともに、スイッチ１４を介して入力端子５４に接続される。又、非反転入力ノード２１に接続される容量３１及び容量３２の一端は、スイッチ３３を介して入力端子５４に接続される。増幅部１Ｅ−１における差動アンプ１０の反転入力ノード２２ａは、参照電圧線２４ｃに接続される。又、増幅部１Ｅ−２における差動アンプ１０の反転入力ノード２２ｂは、参照電圧線２４ｄに接続される。参照電圧線２４ｃは、スイッチ３５、３６を介して電源端子１０１、１０２のそれぞれに接続される。参照電圧線２４ｄは、スイッチ３７、３８を介して電源端子１０２、１０１のそれぞれに接続される。ここで、電源端子１０１には参照電位Ｖｒｅｆとして０Ｖが供給され、電源端子１０２には参照電位Ｖｒｅｆとして５Ｖが供給される。
【００７８】
以下に、本発明に係る増幅部１Ｅの入出力特性について説明される。スイッチ１３、１４がターンオンし、スイッチ１５、１６がターンオフしている時（第１駆動モード）の増幅部１Ｅの入出力特性は、（１３）式で表される。ただし、容量３１の容量値をＣｂ、容量３２の容量値をＣａ、参照電圧線２４ａ又は２４ｂにおける参照電位をＶｒｅｆ、差動アンプ１０の出力ノード２３から出力される表示信号の電圧値をＶｏｕｔとする。
Ｖｏｕｔ＝−（Ｃａ／Ｃｂ）Ｖｉｎ＋（１＋Ｃａ／Ｃｂ）Ｖｒｅｆ    …（１３）
又、  スイッチ１５、１６がターンオンし、スイッチ１３、１４がターンオフしている状態（第２駆動モード）での、増幅部１Ｂの入出力特性は、（１４）式で表される。
Ｖｏｕｔ＝−（Ｃｂ／Ｃａ）Ｖｉｎ＋（１＋Ｃｂ／Ｃａ）Ｖｒｅｆ    …（１４）
【００７９】
ここで、表示信号Ｖｏｕｔの電圧範囲が−５〜５Ｖで、０〜５Ｖの正極の表示信号Ｖｏｕｔを出力するためには、０〜５Ｖの階調電位Ｖｉｎ、参照電位Ｖｒｅｆを２．５Ｖとする。−２．５Ｖの負極の表示信号を出力するには、０〜５Ｖの階調電位Ｖｉｎが供給され、０Ｖの参照電位Ｖｒｅｆが供給される。従って、本実施の形態におけるＤ／Ａ変換部２、階調電圧生成部４は、中圧素子で形成され得る。
【００８０】
（動作）
第５の実施の形態における増幅部１Ｅの動作は、第３の実施の形態における増幅部１Ｃの動作と同様であるので説明は省略される。すなわち、増幅部１Ｅは、同一画素に対し、フレーム毎に表示信号Ｖｏｕｔの極性を反転し、同一極性の表示信号Ｖｏｕｔを出力する毎に、帰還回路内の容量の位置（ゲイン）を切り換えて、当該画素を駆動する。このため、増幅部１Ｅ毎の製造バラツキによる出力信号Ｖｏｕｔのばらつきを平均化して、表示ムラを抑制することができる。
【００８１】
従来の技術では増幅部に設けられる抵抗素子、又は容量素子の製造ばらつきを０．４％以内に抑える必要があった。しかし、本発明によれば、ライン反転駆動方式の場合、抵抗素子、又は容量素子のばらつきが８〜９％以下、ドット反転駆動の場合、抵抗素子、又は容量素子のばらつきが６％以下であれば、増幅部のゲインばらつきを時間的にキャンセルすることができ、表示むらのない良好な画質を得ることができる。
【００８２】
又、第１〜第５の実施の形態では、ライン反転駆動を採用した増幅部１Ａ、１Ｂから出力される表示信号Ｖｏｕｔの電圧範囲を０〜５Ｖ、ドット反転駆動を採用した増幅部１Ｃ〜１Ｅから出力される表示信号Ｖｏｕｔの電圧範囲を−５〜５Ｖとしたが、これに限らない。又、低圧素子（２．５Ｖ）、中圧素子（５Ｖ）、高圧素子（１０Ｖ）として説明されたが、これに限らない。
【００８３】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。尚、第３から第５の実施の形態における増幅部１Ｃ〜１Ｅは、容量３１及び容量３２を帰還回路として用いているが、抵抗１１及び抵抗１２を帰還回路として設けられる構成でも構わない。この際、回路構成は、第１の実施の形態における増幅部１Ａの構成が適用される。又、第１〜第５の実施の形態では、第１駆動モードと第２駆動モードの切り換えは所定の周期で実行されたが、任意の時期でも構わない。しかし、増幅部１の製造バラツキを平均化できることから、所定の周期で駆動モードの切り換えが行われることがより好ましい。
【図面の簡単な説明】
【００８４】
【図１】図１は、従来技術による増幅部の構成を示す回路図である。
【図２】図２は、本発明によるドライバＩＣの構成を示すブロック図である。
【図３】図３は、本発明による増幅部の第１の実施の形態における構成を示す回路図である。
【図４】図４は、ライン反転駆動方式によって駆動された表示パネル上の画素の極性を表す模式図である。
【図５】図５は、第１及び第２の実施の形態における本発明の増幅部によるデータ線の駆動動作を示すタイミングチャートである。
【図６】図６は、本発明による増幅部の第２の実施の形態における構成を示す回路図である。
【図７】図７は、本発明による増幅部の第３の実施の形態における構成を示す回路図である。
【図８】図８は、ドット反転駆動方式によって駆動された表示パネル上の画素の極性を表す模式図である。
【図９】図９は、第３及び第５の実施の形態における本発明の増幅部によるデータ線の駆動動作を示すタインミングチャートである。
【図１０】図１０は、本発明による増幅部の第４の実施の形態における構成を示す回路図である。
【図１１】図１１は、第４の実施の形態における本発明の増幅部によるデータ線の駆動動作を示すタインミングチャートである。
【図１２】図１２は、本発明による増幅部の第５の実施の形態における構成を示す回路図である。
【符号の説明】
【００８５】
１、１−１〜１−ｎ、１Ａ、１Ｂ、１Ｃ、１Ｃ−１、１Ｃ−２、１Ｄ、１Ｄ−１、１Ｄ−２、１Ｅ、１Ｅ−１、１Ｅ−２、１００：増幅部
２、２−１〜２−ｎ：Ｄ／Ａ変換部
３、３−１〜３−ｎ：データラッチ部
４：階調電圧発生部
８、８−１〜８−ｎ：ドライバ出力端子
１０、８０：差動アンプ
１１、１２、８１、８２：抵抗
１３〜１７、３３、３５〜３８、４０〜４２：スイッチ
２１：非反転入力ノード
２２、２２ａ、２２ｂ：反転入力ノード
２３：出力ノード
２４、２４ａ、２４ｂ、２４ｃ、２４ｄ：参照電圧線
２５、２６：ノード
３１、３２：容量
５４：入力端子
Ｘ、Ｘ１〜Ｘｎ：データ線
Ｙ、Ｙ１〜Ｙｍ：走査線
Ｖｏｕｔ：表示信号
Ｖｉｎ：階調電位
Ｖｒｅｆ：参照電位
【図１】
2007279186.tif 000003
【図２】
2007279186.tif 000004
【図３】
2007279186.tif 000005
【図４】
2007279186.tif 000006
【図５】
2007279186.tif 000007
【図６】
2007279186.tif 000008
【図７】
2007279186.tif 000009
【図８】
2007279186.tif 000010
【図９】
2007279186.tif 000011
【図１０】
2007279186.tif 000012
【図１１】
2007279186.tif 000013
【図１２】
2007279186.tif 000014