(57)【要約】      （修正有）【課題】給電線路の共振に起因した、ＩＣの高周波特性の悪化を抑制する高周波パッケージを提供する。【解決手段】第１の誘電体層１ａと第２の誘電体層１ｂの間にグランド導体層３を備えた基板において、第１の誘電体層表面１ａに形成された第１の給電線路７ａに、第２の誘電体層表面１ｂに形成された第２の給電線路７ｂがビアホール６ｂを介して電気的に接続されている。そして、第１の誘電体層１ａの内部には、ビアホール６ｂを囲むように損失性材料１０が配置されている。【選択図】図１
2007194400.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の誘電体層及び第２の誘電体層と、これら第１及び第２の誘電体層の間に配置されたグランド導体層とを備える高周波パッケージにおいて、
前記第１の誘電体層表面には、半導体素子が実装されると共に、該半導体素子への第１の給電線路が形成され、該第１の給電線路に前記第２の誘電体層表面に形成された第２の給電線路がビアホールを介して電気的に接続されており、前記第１の誘電体層の内部に、前記ビアホールを囲むように損失性材料を配置したことを特徴とする高周波パッケージ。
【請求項２】
前記損失性材料が、前記第１の誘電体層内において平面状に配置された層であり、前記損失性材料の層には、前記ビアホールが貫通する開口部が形成されており、該ビアホールと該損失性材料とが同軸構造を構成することを特徴とする請求項１に記載の高周波パッケージ。
【請求項３】
前記損失性材料が、前記ビアホールを囲むように複数形成したスルーホールに充填されていることを特徴とする請求項１に記載の高周波パッケージ。
【請求項４】
前記損失性材料が、前記ビアホールの周面に接して配置されることにより、前記ビアホールが、該ビアホールの中心に向かって多層構造であることを特徴とする請求項１に記載の高周波パッケージ。
【請求項５】
前記損失性材料が、抵抗体であることを特徴とする請求項１乃至４のいずれか一項に記載の高周波パッケージ。
【請求項６】
前記損失性材料が、磁気損失性材料であることを特徴とする請求項１乃至４のいずれか一項に記載の高周波パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波やミリ波等の高周波の信号を伝達する高周波パッケージの技術分野に関する。
【背景技術】
【０００２】
図８（ａ）は従来の高周波パッケージ基板を示す斜視図、図８（ｂ）は（ａ）のＡ−Ａ線による断面図である。
【０００３】
図８（ａ），（ｂ）に示すように、パッケージ基板１は、ＩＣ２が実装されるＲＦ用誘電体層１ａと、給電線路が配線される給電用誘電体層１ｂとを備え、ＲＦ用誘電体層１ａと給電用誘電体層１ｂとは、グランド導体層３により分離されている。
【０００４】
ＲＦ用誘電体層１ａ上（パッケージ基板１表面）には、信号導体４ａと、その信号導体４ａの両側に配置されたグランド導体４ｂとを有するコプレーナ線路４が形成されている。信号導体４ａ及びグランド導体４ｂは、それぞれバンプ５ａ及びバンプ５ｂを介してＩＣ２に高周波信号を供給する。グランド導体４ｂは、寄生モード（マイクロストリップモード）を抑圧するため、グランドビアホール６ａを介してグランド導体層３と接続されている。
【０００５】
ＩＣ２への給電線路７は、ＲＦ用誘電体層１ａ上に形成された給電導体７ａと、給電用誘電体層１ｂ上（パッケージ１基板裏面）に形成された給電導体７ｂと、グランド導体層３に形成された開口部８を貫通するビアホール６ｂとから構成されている。そして、ＩＣ２と給電線路７とは、バンプ５ｃを介して接続される。
【０００６】
このように構成されたパッケージ基板１では、図８（ｂ）に示すように、高周波信号が、給電導体７ａとグランド導体層３とから成る平行平板に発生するマイクロストリップモードに漏洩し、特に給電導体７ａが高周波信号の波長オーダとなる場合には、共振によりＩＣ２の高周波特性が大きく悪化する問題があった。
【０００７】
そこで、給電導体７ａとグランド導体層３とから成る平行平板に発生するマイクロストリップモードの影響を低減する発明としては、特許文献１に開示されたものがある。この特許文献１に開示された発明は、その構成が図９に示されている。図９（ａ）は給電導体７ａと接して抵抗体９を配置した構成を示す断面図、図９（ｂ）は誘電体基板１ａに抵抗体９を内層した構成を示す断面図である。なお、図９（ａ），（ｂ）では、図８（ａ），（ｂ）と対応する部分には、同一の符号が付されている。
【０００８】
この特許文献１に開示された発明では、図９（ａ），（ｂ）に示すように、マイクロストリップモードの電界を抵抗体９で吸収し、共振のＱ値を低下させることで、高周波特性の大きな悪化を抑制している。
【特許文献１】国際公開番号ＷＯ９６／２２００８（特願平８−５２５５６号）公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した給電導体７ａがさらに高周波信号となると、ビアホール６ｂのサイズが波長オーダとなり、図１０に示す断面図のように、ビアホール６ｂ自体が共振することとなる。
【００１０】
したがって、図９（ａ），（ｂ）に示す構成では、このような共振を抑圧することができなかった。また、抵抗体９が給電導体７ａと並列に配置されているため、電界方向が抵抗体９に対して垂直となる。そのため、抵抗体９が薄い場合には、十分な共振の抑圧効果が得られないという問題があった。
【００１１】
本発明は、以上の点に鑑みてなされたものであり、給電線路の共振に起因した、ＩＣの高周波特性の悪化を抑制する高周波パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１では、少なくとも第１の誘電体層及び第２の誘電体層と、これら第１及び第２の誘電体層の間に配置されたグランド導体層とを備える高周波パッケージにおいて、前記第１の誘電体層表面には、半導体素子が実装されると共に、該半導体素子への第１の給電線路が形成され、該第１の給電線路に前記第２の誘電体層表面に形成された第２の給電線路がビアホールを介して電気的に接続されており、前記第１の誘電体層の内部に、前記ビアホールを囲むように損失性材料を配置したことを特徴とする。
【００１３】
本発明の請求項２では、前記損失性材料が、第１の誘電体層内において平面状に配置された層であり、前記損失性材料の層には、前記ビアホールが貫通する開口部が形成されており、該ビアホールと該損失性材料とが同軸構造を構成することを特徴とする。
【００１４】
本発明の請求項３では、前記損失性材料が、前記ビアホールを囲むように複数形成したスルーホールに充填されていることを特徴とする。
【００１５】
本発明の請求項４では、前記損失性材料が、前記ビアホールの側面に接して配置されることにより、前記ビアホールが、該ビアホールの中心に向かって、多層構造であることを特徴とする。
【００１６】
本発明の請求項５では、前記損失性材料が、抵抗体であることを特徴とする。
【００１７】
本発明の請求項６では、前記損失性材料が、磁気損失性材料であることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、高周波パッケージにおいて、第１の誘電体層の内部に、ビアホールを囲むように損失性材料を配置したことにより、給電線路を構成するビアホールで発生する共振の電磁界を吸収することができるため、ＩＣの高周波特性の悪化を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下の各実施形態及び各変形例では、前述した従来例と同一の部分に同一の符号を用いて説明する。
【００２０】
（第１実施形態）
図１（ａ）は本発明に係る高周波パッケージの第１実施形態における給電線路７を示す斜視図、図１（ｂ）は（ａ）の断面図、図１（ｃ）は（ｂ）のビアホール６ｂ部を示す拡大断面図である。
【００２１】
図１（ａ）〜（ｃ）に示すように、本実施形態のパッケージ基板１Ａは、従来例と同様に、ＩＣ２が実装される第１の誘電体層としてのＲＦ用誘電体層１ａと、給電線路が配線される第２の誘電体層としての給電用誘電体層１ｂとを備え、ＲＦ用誘電体層１ａと給電用誘電体層１ｂとは、グランド導体層３により分離されている。
【００２２】
また、ＩＣ２への給電線路７は、ＲＦ用誘電体層１ａ上に形成された第１の給電線路としての給電導体７ａと、給電用誘電体層１ｂ上（パッケージ１基板裏面）に形成された第２の給電線路としての給電導体７ｂと、グランド導体層３に形成された開口部８を貫通するビアホール６ｂとから構成されている。そして、ＩＣ２と給電線路７とは、バンプ５ｃを介して接続される。
【００２３】
さらに、給電線路７を構成するＲＦ用誘電体層１ａ上に形成された給電導体７ａと、誘電体層１ｂ上に形成された給電導体７ｂとは、グランド導体層３に形成された開口部８を貫通するビアホール６ｂを介して電気的に接続されている。
【００２４】
そして、ＲＦ用誘電体層１ａの内部には、中心部に開口部１１を有する損失性材料としての円環状の抵抗体１０が配置されることにより、同軸構造が構成される。この抵抗体１０は、ＲＦ用誘電体層１ａの内部において平面状に配置された層に形成されている。
【００２５】
したがって、ビアホール６ｂでの共振時には、そのビアホール６ｂから離れた場所の電界は、主にＲＦ用誘電体層１ａの厚さ方向であり、図６に示す従来例と同程度に吸収される。また、ビアホール６ｂは、ＲＦ用誘電体層１ａを貫通しているため、図１（ｂ）に示すようにビアホール６ｂ近傍では、面方向の成分が発生する。
【００２６】
本実施形態の構造では、ビアホール６ｂの周囲に近接して抵抗体１０が形成されているため、より多くの面方向の成分が発生する。この面方向の成分は、抵抗体１０と平行であるため、電界吸収効果が大きい。なお、本実施形態では、共振時にビアホール６ｂに局在する電界を効果的に吸収するため、図１（ｃ）に示すビアホール６ｂの外形と抵抗体１０との距離Ｇ１は、ＲＦ用誘電体層１ａの厚さｔ１よりも小さいことが望ましい。
【００２７】
このように本実施形態によれば、ＲＦ用誘電体層１ａの内部に、ビアホール６ｂを囲むように損失性材料としての円環状の抵抗体１０を配置したことにより、給電線路７を構成するビアホール６ｂで発生する共振の電磁界を吸収することができるため、ＩＣ２の高周波特性の悪化を抑制することが可能となる。
【００２８】
（第１変形例）
図２は本発明に係る高周波パッケージの第１実施形態の第１変形例における給電線路を示す断面図である。
【００２９】
図２に示すように、第１変形例のパッケージ基板１Ｂは、ビアホール６ｂと抵抗体１０とが電気的に接続されている。すなわち、第１変形例では、抵抗体１０がＲＦ用誘電体層１ａの内部に平面状に配置された層であり、ビアホール６ｂが貫通する開口部が形成されることにより、ビアホール６ｂの外周部に電気的に接続された抵抗体１０が形成されている。
【００３０】
第１変形例の場合には、より多くの電界吸収効果は期待できるものの、ビアホール６ｂと抵抗体１０とを接続するために、付加的な工程が必要になる場合がある。例えば、抵抗体１０をＲｕＯ２、ビアホール６ｂをＡｇでそれぞれ構成した場合、ＡｇのＲｕＯ２への拡散を防ぐために、それらの間に障壁層を設ける必要がある。
【００３１】
このように第１変形例によれば、前記第１実施形態と比べてより多くの電界吸収効果が得られる。
【００３２】
（第２変形例）
図３は本発明に係る高周波パッケージの第１実施形態の第２変形例における給電線路を示す断面図である。
【００３３】
図３に示すように、第２変形例のパッケージ基板１Ｃは、図２に示す構成の代わりに、抵抗体１０とグランド導体層３とがビアホール１２を介して接続されている。
【００３４】
このように第２変形例によれば、第１変形例と同等の電界吸収効果が期待できる。
【００３５】
ところで、図７には、従来例（図８の構成）と、第１実施形態の構造においてＩＣ２の代わりにコプレーナスルー線路を実装した場合のパッケージ基板の反射特性の計算結果を示している。図７に示すように、従来例では、５５ＧＨｚに共振によるピークが見られるが、第１実施形態の構造では、十分に共振が抑圧されていることが分かる。ここでは、給電線路７が１個の場合を示したが、給電線路７が複数の場合には、各給電線路７の円環状の抵抗体１０が、隣接する給電線路７間で共有されていても構わない。
【００３６】
（第２実施形態）
図４（ａ）は本発明に係る高周波パッケージの第２実施形態における給電線路を示す平面図、図４（ｂ）は（ａ）の断面図である。
【００３７】
図４（ａ），（ｂ）に示すように、本実施形態パッケージ基板１Ｄは、給電用のビアホール６ｂの周囲に、抵抗体を充填した複数のスルーホール１３が一定間隔をおいて円状に配置されることにより同軸構造が構成される。また、抵抗体を充填したスルーホール１３の一端は、グランド導体層３に接続されている。なお、共振時にビアホール６ｂに局在する電界を効果的に吸収するため、ビアホール６ｂの外形と抵抗体を充填したスルーホール１３の外形との距離Ｇ２は、ＲＦ用誘電体層１ａの厚さｔ２よりも小さいことが望ましい。
【００３８】
このように本実施形態によれば、断面で見ると抵抗体の面積が小さくなるものの、基板厚方向には、大きくなるため、前記第１実施形態と同等の電界吸収効果が期待できる。
【００３９】
（第１変形例）
図５（ａ）は本発明に係る高周波パッケージの第２実施形態の第１変形例における給電線路を示す平面図、図５（ｂ）は（ａ）のＢ−Ｂ線における断面図である。
【００４０】
図５に示すように、第１変形例のパッケージ基板１Ｅでは、抵抗体を充填したスルーホール１３が、誘電体層１ａと１ｂを貫通するように形成されている。
【００４１】
第１変形例の場合には、グランド導体３と、抵抗体を充填したスルーホール１３が接続されていないため、前述したように、抵抗体をＲｕＯ２、グランド導体層３をＡｇで形成した場合に、ＡｇのＲｕＯ２への拡散を防ぐための障壁層が不要になる利点がある。
【００４２】
このように第１変形例によれば、前記第２実施形態と同等の電界吸収効果が期待できる。
【００４３】
（第３実施形態）
図６（ａ）は本発明に係る高周波パッケージの第３実施形態における給電線路を示す断面図、図６（ｂ）は（ａ）のＣ−Ｃ線における断面図である。
【００４４】
図６（ａ），（ｂ）に示すように、本実施形態のパッケージ基板１Ｆでは、ビアホール６ｂの周面を覆う抵抗体１４が形成されている。すなわち、抵抗体１４は、ビアホール６ｂの周面に接して配置されることにより、ビアホール６ｂが、そのビアホール６ｂの中心に向かって多層構造を成している。
【００４５】
この場合、給電のための直流電圧は、導体であるビアホール６ｂを通るため、減衰することなくＩＣ２に印加される。一方、共振時、高周波電界によって生じた電流は、表皮効果により、ビアホール６ｂの表面を流れるため、抵抗体１４により吸収することができる。なお、本実施形態では、抵抗体１４の厚さが、抵抗体１４の表皮厚さ以上の場合、高周波電流の多くが抵抗体１４の内部を流れるため、より効果的に高周波電界によって生じた電流を吸収することができる。
【００４６】
本実施形態の多層構造は、例えば、一体同時焼成セラミックプロセスを使用して、以下のように、形成することができる。まず、誘電体層１ａ，１ｂを構成するグリーンシートに、パンチングにより穴を形成し、抵抗体１４を充填する。次に、抵抗体１４を充填したスルーホールの中心部に、パンチングにより穴を形成し、導体ペーストを充填した後、焼成する。
【００４７】
なお、前記第１実施形態１から第３実施形態では、ビアホール６ｂで発生する共振の電磁界を吸収するために、損失性材料として抵抗体を使用したが、これに限らず磁気損失材料を使用してもよい。また、第１及び第２実施形態の損失性材料の形状及び配置としては、ビアホール６ｂと損失性材料が同軸構造を構成すれば、特に限定されない。
【図面の簡単な説明】
【００４８】
【図１】（ａ）は本発明に係る高周波パッケージの第１実施形態における給電線路７を示す斜視図、（ｂ）は（ａ）の断面図、（ｃ）は（ｂ）のビアホール部を示す拡大断面図である。
【図２】本発明に係る高周波パッケージの第１実施形態の第１変形例における給電線路を示す断面図である。
【図３】本発明に係る高周波パッケージの第１実施形態の第２変形例における給電線路を示す断面図である。
【図４】（ａ）は本発明に係る高周波パッケージの第２実施形態における給電線路を示す平面図、（ｂ）は（ａ）の断面図である。
【図５】（ａ）は本発明に係る高周波パッケージの第２実施形態の第１変形例における給電線路を示す平面図、（ｂ）は（ａ）のＢ−Ｂ線における断面図である。
【図６】（ａ）は本発明に係る高周波パッケージの第３実施形態における給電線路を示す断面図、（ｂ）は（ａ）のＣ−Ｃ線における断面図である。
【図７】本実施形態と従来例による高周波パッケージの反射特性の計算結果を示す図である。
【図８】（ａ）は従来の高周波パッケージ基板を示す斜視図、（ｂ）は（ａ）のＡ−Ａ線による断面図である。
【図９】従来例による寄生モードを吸収する図であり、（ａ）は給電導体と接して抵抗体を配置した構成を示す断面図、（ｂ）は誘電体基板に抵抗体を内層した構成を示す断面図である。
【図１０】従来例において給電導体がさらに高周波信号となった場合の給電線路を示す断面図である。
【符号の説明】
【００４９】
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ  パッケージ基板
１ａ  ＲＦ用誘電体層（第１の誘電体層）
１ｂ  給電用誘電体層（第２の誘電体層）
２  ＩＣ
３  グランド導体層
４  コプレーナ線路
４ａ  信号導体
４ｂ  グランド導体
５ａ，５ｂ，５ｃ  バンプ
６ａ  グランドビアホール
６ｂ  ビアホール
７  給電線路
７ａ  給電導体（第１の給電線路）
７ｂ  給電導体（第２の給電線路）
８，１１  開口部
９，１０，１４  抵抗体（損失性材料）
１２  ビアホール
１３  抵抗体を充填したスルーホール
【図１】
2007194400.tif 000003
【図２】
2007194400.tif 000004
【図３】
2007194400.tif 000005
【図４】
2007194400.tif 000006
【図５】
2007194400.tif 000007
【図６】
2007194400.tif 000008
【図７】
2007194400.tif 000009
【図８】
2007194400.tif 000010
【図９】
2007194400.tif 000011
【図１０】
2007194400.tif 000012