(57)【要約】      （修正有）【課題】マイクロレンズとフォトダイオードとの間の距離を減らし、工程を簡単にすることができるＣＭＯＳイメージセンサの製造方法を提供する。【解決手段】センシング部と周辺駆動部に分けられた半導体基板上に多数のフォトダイオードとトランジスタを形成し、該半導体基板上に金属配線を含む複数層の層間絶縁膜を形成し、該層間絶縁膜上の全面に、さらに、金属配線を含む層間絶縁膜を形成し、該層間絶縁膜のパッド部と共に、該層間絶縁膜のセンシング部上を選択的に除去し、該エッチングされたセンシング部上の層間絶縁膜にカラーフィルタ層及びマイクロレンズを形成する。【選択図】なし【特許請求の範囲】
【請求項１】
センシング部と周辺駆動部に分けられた半導体基板に多数のフォトダイオードとトランジスタを形成するステップと、
前記半導体基板の全面に第１層間絶縁膜を形成するステップと、
前記第１層間絶縁膜上のセンシング部と周辺駆動部に第１金属配線を形成するステップと、
前記第１金属配線を含んだ半導体基板の全面に第２層間絶縁膜を形成するステップと、
前記第２層間絶縁膜上のセンシング部と周辺駆動部に第２金属配線を形成するステップと、
前記第２金属配線を含んだ半導体基板の全面に第３層間絶縁膜を形成するステップと、
前記第３層間絶縁膜上の周辺駆動部に第３金属配線を形成するステップと、
前記第３金属配線を含んだ前記半導体基板の全面に第４層間絶縁膜を形成するステップと、
前記第４層間絶縁膜上の周辺駆動部に第４金属配線を形成し、前記パッド部の第４層間絶縁膜上にパッドを形成するステップと、
前記第４金属配線を含んだ半導体基板の全面に平坦化層を形成するステップと、
前記センシング部上に前記平坦化層と第４層間絶縁膜を選択的に除去すると共に、前記パッドの上側の平坦化層を除去するステップと、
前記センシング部上の第３層間絶縁膜上にカラーフィルタ層及びマイクロレンズを形成するステップと、
含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記平坦化層及び第４層間絶縁膜を除去する方法は、ＲＩＥエッチング法を用いることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記第１、第２、第３、第４の層間絶縁膜及び平坦化層は酸化膜で形成されることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
前記第１、第２、第３、第４の金属配線及びパッドは、アルミニウム、銅、モリブデン、チタニウム、タンタリウムの物質を少なくとも１つの物質で形成されることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記パッドがアルミニウム及びチタニウム金属が積層されて形成される場合、前記平坦化層及び第４層間絶縁膜を除去する方法は、Ｃ4Ｆ8／Ｃｏ／Ｎ2／Ａｒガスを使用したＲＩＥエッチングにより除去することを特徴とする請求項４記載のＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記第３層間絶縁膜は、前記第４層間絶縁膜及び平坦化層とは異なる物質で形成することを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記第３層間絶縁膜は窒化膜で形成し、前記第４層間絶縁膜及び平坦化層は酸化膜を形成することを特徴とする請求項６記載のＣＭＯＳイメージセンサの製造方法。
【請求項８】
センシング部と周辺駆動部に分けられた半導体基板に多数のフォトダイオードとトランジスタを形成するステップと、
前記半導体基板の全面に第１層間絶縁膜を形成するステップと、
前記第１層間絶縁膜上のセンシング部と周辺駆動部に第１金属配線を形成するステップと、
前記第１金属配線を含んだ半導体基板の全面に第２層間絶縁膜を形成するステップと、
前記第２層間絶縁膜上のセンシング部と周辺駆動部に第２金属配線を形成するステップと、
前記第２金属配線を含んだ半導体基板の全面に第３層間絶縁膜を形成するステップと、
前記第３層間絶縁膜上の周辺駆動部に第３金属配線を形成するステップと、
前記第３金属配線を含んだ前記半導体基板の全面に第４層間絶縁膜を形成するステップと、
前記第４層間絶縁膜上の周辺駆動部に第４金属配線を形成し、前記パッド部の第４層間絶縁膜上にパッドを形成するステップと、
前記第４金属配線を含んだ半導体基板の全面に保護膜を形成するステップと、
前記センシング部上の前記保護膜と第４層間絶縁膜を選択的に除去する共に、前記パッドの上側の保護膜を除去するステップと、
前記センシング部上の第３層間絶縁膜上にカラーフィルタ層及びマイクロレンズを形成するステップと、
含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項９】
センシング部と周辺駆動部に分けられた半導体基板に多数のフォトダイオードとトランジスタを形成するステップと、
前記半導体基板の全面に第１層間絶縁膜を形成するステップと、
前記第１層間絶縁膜上のセンシング部と周辺駆動部に第１金属配線を形成するステップと、
前記第１金属配線を含んだ半導体基板の全面に第２層間絶縁膜を形成するステップと、
前記第２層間絶縁膜上のセンシング部と周辺駆動部に第２金属配線を形成するステップと、
前記第２金属配線を含んだ半導体基板の全面に第３層間絶縁膜を形成するステップと、
前記第３層間絶縁膜上の周辺駆動部に第３金属配線を形成するステップと、
前記第３金属配線を含んだ前記半導体基板の全面に第４層間絶縁膜を形成するステップと、
前記第４層間絶縁膜上の周辺駆動部に第４金属配線及びパッドを形成するステップと、
前記第４金属配線を含んだ半導体基板の全面に保護膜を形成するステップと、
前記センシング部上の前記保護膜と第４層間絶縁膜を選択的に除去するステップと、
前記センシング部上の第３層間絶縁膜上にカラーフィルタ層及びマイクロレンズを形成するステップと、
前記周辺駆動部の保護膜を選択的にエッチングして、前記パッドと連結されるコンタクトホールを形成するステップと、
含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、光学映像を電気信号に変換させる半導体素子であって、電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサとに分けることができる。
【０００３】
電荷結合素子は光の信号を電気的信号に変換する複数個のフォトダイオード（ＰＤ）がマトリックス形態に配列され、そのマトリックス形態で配列された各垂直方向のフォトダイオードの間に形成されて各フォトダイオードで生成された電荷を垂直方向に伝送する複数個の垂直方向電荷伝送領域（ＶＣＣＤ）、各垂直方向電荷伝送領域により伝送された電荷を水平方向に伝送する水平方向電荷伝送領域（ＨＣＣＤ）、水平方向に伝送された電荷をセンシングして電気的な信号を出力するセンス増幅器を備えている。
【０００４】
しかしながら、このような電荷結合素子は、駆動方式が複雑で、電力消費が大きいだけでなく、多段階のフォト工程が要求されるので、製造工程が複雑であるという短所を有している。また、電荷結合素子は、制御回路、信号処理回路、アナログ／ディジタル変換回路などを電荷結合素子チップに集積させることが難しく、製品の小型化が困難であるという短所を有する。
【０００５】
最近は、電荷結合素子の短所を克服するための次世代のイメージセンサとしてＣＭＯＳイメージセンサが注目を受けている。ＣＭＯＳイメージセンサは制御回路と信号処理回路などを周辺回路として使用し、ＣＭＯＳ技術を用いて単位画素の数に該当するＭＯＳトランジスタを半導体基板に形成させ、そのＭＯＳトランジスタにより各単位画素の出力を順次に検出するスイッチング方式を採用した素子である。すなわち、ＣＭＯＳイメージセンサは単位画素内にフォトダイオードとＭＯＳトランジスタを形成させることによって、スイッチング方式により各単位画素の電気的信号を順次に検出して映像を具現する。
【０００６】
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を用いるので、少ない電力消耗、少ないフォト工程ステップによる単純な製造工程などのような長所を有する。また、ＣＭＯＳイメージセンサは、制御回路、信号処理回路、アナログ／ディジタル変換回路などをＣＭＯＳイメージセンサチップに集積させることができるので、製品の小型化が容易であるという長所を有している。したがって、ＣＭＯＳイメージセンサは、現在、ディジタルスチルカメラ、ディジタルビデオカメラなどのような多様な応用部分に広く使われている。
【０００７】
ＣＭＯＳイメージセンサを、添付した図面を参照しつつ説明すれば、次の通りである。
【０００８】
図１は、従来技術の１個のフォトダイオード（ＰＤ）と４個のＭＯＳトランジスタから構成されたＣＭＯＳイメージセンサの単位画素の等価回路図である。
【０００９】
ＣＭＯＳイメージセンサの単位画素は、光を受けて光電荷を生成するフォトダイオード（ＰＤ）と、フォトダイオード（ＰＤ）で集めた光電荷をフローティング拡散領域（ＦＤ）に転送するためのトランスファートランジスタ（Ｔｘ）と、希望する値でフローティング拡散領域（ＦＤ）の電位をセッティングし、電荷を排出してフローティング拡散領域（ＦＤ）をリセットさせるためのリセットトランジスタ（Ｒｘ）と、ソースフォロワバッファー増幅器の役を果たすドライブトランジスタ（Ｄｘ）と、スイッチングの役割のためにアドレッシングできるようにするセレクトトランジスタ（Ｓｘ）から構成される。単位画素の外には出力信号を読み取るロードトランジスタが形成されている。
【００１０】
図２は従来技術のＣＭＯＳイメージセンサの単位画素を示す断面図であって、集光に関連した主要部分のみ図示した。
【００１１】
ＣＭＯＳイメージセンサは、図２に示すように、センシング部と周辺駆動部とに分けられた半導体基板１１上にアクティブ領域を区画するためのフィールド酸化膜（図示していない）が形成されており、半導体基板１１のアクティブ領域内に多数のフォトダイオード（ＰＤ）１２が形成され、同様に半導体基板１１のアクティブ領域の上に複数のトランジスタ１３が形成される。
【００１２】
フォトダイオード１２とトランジスタ１３をそれぞれ含むセンシング部と周辺駆動部を含む基板の全面に第１層間絶縁膜１４が形成され、第１層間絶縁膜１４上には第１金属配線（Ｍ１）が形成される。
【００１３】
そして、第１金属配線（Ｍ１）上に第２層間絶縁膜１５、第２金属配線（Ｍ２）、第３層間絶縁膜１６、第３金属配線（Ｍ３）、第４層間絶縁膜１７、第４金属配線（Ｍ４）、保護膜１８が順次に形成される。
【００１４】
ここで、第２、第３、第４金属配線（Ｍ２、Ｍ３、Ｍ４）は、周辺駆動部に形成されてフォトダイオード１２に入射される光に影響を与えないように配置されている。
【００１５】
また、センシング部の平坦化層１８上にはカラーイメージの実現のためのＲ、Ｇ、Ｂカラーフィルター層１９が形成されており、各カラーフィルター層１９上にはマイクロレンズ２０が形成されている。
【００１６】
ここで、マイクロレンズ２０は、フォトレジストを塗布し、フォトダイオード１２の上に残るようにパターニングした後にベーキングによってフォトレジストをリフロウして希望する曲率を得ている。
【００１７】
このようなマイクロレンズ２０は、入射光をフォトダイオード１２まで集束させて送る重要な役割をしている。
【００１８】
しかしながら、素子が高集積化して金属配線を互いに異なる層の上に構成しなければならず、これによって、多数の層間絶縁膜からなる高さも増加し、マイクロレンズ２０とフォトダイオード１２との間の距離が遠くなり、その結果、マイクロレンズ２０だけではフォトダイオードＰＤまで適切に光を集めることができないようになった。
【００１９】
即ち、センシング部には、第１、第２の金属配線Ｍ１、Ｍ２だけしか形成されないにもかかわらず、第２ないし第４層間絶縁膜１５、１６、１７が積層されているので、マイクロレンズ２０から実際に光を受けるフォトダイオードまで厚い膜が存在することになり、光を弱くしてイメージの質が落ちていた。
【００２０】
また、マイクリレンズ２９とフォトダイオード１２との間の距離が遠くなると、入射角が所定の角度から外れると光が隣接のピックセルに入ってクロストークという色干渉が生じ、画質を劣化させる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、センシング部の層間絶縁膜を除去してマイクロレンズとフォトダイオードとの間の距離を縮めてフォトダイオードに入射される光の強度を高くすることができると共に、工程を単純化することができるＣＭＯＳイメージセンサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係るＣＭＯＳイメージセンサの製造方法は、センシング部と周辺駆動部に分けられた半導体基板に多数のフォトダイオードとトランジスタを形成するステップと、半導体基板の全面に第１層間絶縁膜を形成するステップと、第１層間絶縁膜上のセンシング部と周辺駆動部に第１金属配線を形成するステップと、第１金属配線を含んだ半導体基板の全面に第２層間絶縁膜を形成するステップと、第２層間絶縁膜上のセンシング部と周辺駆動部に第２金属配線を形成するステップと、第２金属配線を含んだ半導体基板の全面に第３層間絶縁膜を形成するステップと、第３層間絶縁膜上の周辺駆動部に第３金属配線を形成するステップと、第３金属配線を含んだ半導体基板の全面に第４層間絶縁膜を形成するステップと、第４層間絶縁膜上の周辺駆動部に第４金属配線を形成し、パッド部の第４層間絶縁膜上にパッドを形成するステップと、第４金属配線を含んだ半導体基板の全面に平坦化層を形成するステップと、センシング部上の平坦化層と第４層間絶縁膜を選択的に除去すると共に、パッドの上側の平坦化層を除去するステップと、センシング部上の第３層間絶縁膜上にカラーフィルタ層及びマイクロレンズを形成するステップと、含むことを特徴とする。
【００２３】
本発明の実施態様に係るＣＭＯＳイメージセンサの製造方法は、センシング部と周辺駆動部に分けられた半導体基板に多数のフォトダイオードとトランジスタを形成するステップと、半導体基板の全面に第１層間絶縁膜を形成するステップと、第１層間絶縁膜上のセンシング部と周辺駆動部に第１金属配線を形成するステップと、第１金属配線を含んだ半導体基板の全面に第２層間絶縁膜を形成するステップと、第２層間絶縁膜上のセンシング部と周辺駆動部に第２金属配線を形成するステップと、第２金属配線を含んだ半導体基板の全面に第３層間絶縁膜を形成するステップと、第３層間絶縁膜上の周辺駆動部に第３金属配線を形成するステップと、第３金属配線を含んだ半導体基板の全面に第４層間絶縁膜を形成するステップと、第４層間絶縁膜上の周辺駆動部に第４金属配線を形成してパッド部の第４層間絶縁膜上にパッドを形成するステップと、第４金属配線を含んだ半導体基板の全面に保護膜を形成するステップと、センシング部上の保護膜と第４層間絶縁膜を選択的に除去する共に、パッドの上側の保護膜を除去するステップと、センシング部上の第３層間絶縁膜上にカラーフィルタ層及びマイクロレンズを形成するステップと、含むことを特徴とする。
【００２４】
本発明の他の実施態様に係るＣＭＯＳイメージセンサの製造方法は、センシング部と周辺駆動部に分けられた半導体基板に多数のフォトダイオードとトランジスタを形成するステップと、半導体基板の全面に第１層間絶縁膜を形成するステップと、第１層間絶縁膜上のセンシング部と周辺駆動部に第１金属配線を形成するステップと、第１金属配線を含んだ半導体基板の全面に第２層間絶縁膜を形成するステップと、第２層間絶縁膜上のセンシング部と周辺駆動部に第２金属配線を形成するステップと、第２金属配線を含んだ半導体基板の全面に第３層間絶縁膜を形成するステップと、第３層間絶縁膜上の周辺駆動部に第３金属配線を形成するステップと、第３金属配線を含んだ半導体基板の全面に第４層間絶縁膜を形成するステップと、第４層間絶縁膜上の周辺駆動部に第４金属配線及びパッドを形成するステップと、第４金属配線を含んだ半導体基板の全面に保護膜を形成するステップと、センシング部上の保護膜と第４層間絶縁膜を選択的に除去するステップと、センシング部上の第３層間絶縁膜上にカラーフィルタ層及びマイクロレンズを形成するステップと、周辺駆動部の保護膜を選択的にエッチングして、パッドと連結されるコンタクトホールを形成するステップと、含むことを特徴とする。
【発明の効果】
【００２５】
上記のような本発明のＣＭＯＳイメージセンサ及びその製造方法は次のような効果がある。
【００２６】
第１に、センシング部において、マイクロレンズとフォトダイオードとの間の層間絶縁膜の厚さが薄くなって、光の損失を減らして光感度を向上させることができる。
【００２７】
第２に、マイクロレンズとフォトダイオードとの間の距離が短くなって、入射角度によるクロストークを減らすことができる。
【００２８】
第３に、光感度が向上し、クロストークが防止されるので、暗い所での画質のみならず明るい所でも画質を改善することができる。
【００２９】
第４に、パッド部とセンシング部を同時にエッチングするので、工程時間を減らして、工程を単純化することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明実施形態に係るＣＭＯＳイメージセンサ及びその製造方法を添付した図面を参考にして詳細に説明すれば、次の通りである。
【００３１】
図３は、本発明の第１実施形態に係るＣＭＯＳイメージセンサを示す断面図である。
【００３２】
図３に示すように、センシング部と周辺駆動部に分けられた半導体基板１００に形成される多数のフォトダイオード１０１及び種々のトランジスタ１０２と、フォトダイオード１０１及びトランジスタ１０２を含んだ半導体基板１００の全面に形成される第１層間絶縁膜１０３と、第１層間絶縁膜１０３上のセンシング部と周辺駆動部に形成される第１金属配線（Ｍ１）と、第１金属配線Ｍ１を含んだ半導体基板１００の全面に形成される第２層間絶縁膜１０４と、第２層間絶縁膜１０４上のセンシング部と周辺駆動部に形成される第２金属配線（Ｍ２）と、第２金属配線（Ｍ２）を含んだ半導体基板１００の全面に形成される窒化膜１０５と、窒化膜１０５上の周辺駆動部に形成される第３層間絶縁膜１０６と、第３層間絶縁膜１０６上に形成される第３金属配線（Ｍ３）と、第３金属配線（Ｍ３）を含んだ半導体基板１００の周辺駆動部に形成される第４層間絶縁膜１０７と、第４層間絶縁膜１０７上に形成される第４金属配線（Ｍ４）と、第４金属配線（Ｍ４）を含んだ半導体基板１００の全面に形成される平坦化層１０９と、平坦化層１０９のセンシング部の上に順に形成されるカラーフィルタ層１１０及びマイクロレンズ１１１を含んでいる。
【００３３】
すなわち、本発明の第１実施形態によるＣＭＯＳイメージセンサは、センシング部に第１、第２層間絶縁膜１０３、１０４を形成させる一方、周辺駆動部に第１ないし第４層間絶縁膜１０３、１０４、１０６、１０７を形成させることで、マイクロレンズ１１１とフォトダイオード１０１との間の間隔を減らすことができる。
【００３４】
図４Ａないし図４Ｆは、本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【００３５】
図４Ａに示すように、センシング部と周辺駆動部に分けられた半導体基板１００にアクティブ領域を区画するためのフィールド酸化膜（図示していない）を形成し、半導体基板１００のアクティブ領域に多数のフォトダイオード１０１とトランジスタ１０２を形成する。
【００３６】
次に、各フォトダイオード１０１とトランジスタ１０２を含んだ半導体基板１００の全面に第１層間絶縁膜１０３を形成し、第１層間絶縁膜１０３上に第１金属膜を堆積させた後、選択的にパターニングしてセンシング部と周辺駆動部に第１金属配線（Ｍ１）を形成する。
【００３７】
そして、第１金属配線（Ｍ１）を含んだ半導体基板１００の全面に第２層間絶縁膜１０４を形成し、第２層間絶縁膜１０４上に第２金属膜を堆積させた後、選択的にパターニングしてセンシング部と周辺駆動部に第２金属配線（Ｍ２）を形成する。
【００３８】
図４Ｂに示すように、第２金属配線（Ｍ２）を含んだ半導体基板１００の全面にエッチング防止用窒化膜１０５を形成する。
【００３９】
図４Ｃに示すように、窒化膜１０５上に第３層間絶縁膜１０６を形成して、第３層間絶縁膜１０６上に第３金属膜を堆積させた後、選択的にパターニングして周辺駆動部に第３金属配線（Ｍ３）を形成する。
【００４０】
次に、第３金属配線Ｍ３を含んだ半導体基板１００の全面に第４層間絶縁膜１０７を形成して、第４層間絶縁膜１０７上に第４金属膜を堆積させた後、選択的にパターニングして周辺駆動部に第４金属配線（Ｍ４）を形成する。
【００４１】
そして、第４金属配線Ｍ４を含んだ半導体基板１００の全面にフォトレジスト１０８を塗布した後、露光及び現像工程により周辺駆動部のみに残るようにフォトレジスト１０８をパターニングする。
【００４２】
図４Ｄに示すように、パターニングされたフォトレジスト１０８をマスクとして用いて半導体基板１００のセンシング部に形成された第４層間絶縁膜１０７と第３層間絶縁膜１０６を選択的に除去する。
【００４３】
このとき、第２層間絶縁膜１０４上に形成された窒化膜１０５は、第３層間絶縁膜１０６と第４層間絶縁膜１０７を選択的に除去する際に、エッチングストップ層として使われる。
【００４４】
また、第３層間絶縁膜１０６と第４層間絶縁膜１０７のエッチング工程は、湿式や乾式、または、混合方式を使用する。
【００４５】
図４Ｅに示すように、フォトレジスト１０８を除去し、半導体基板１００の全面に窒化膜などを堆積して平坦化層１０９を形成する。
【００４６】
図４Ｆに示すように、平坦化層１０９上に可染性レジストを塗布した後、露光及び現像工程で可染性レジストをパターニングしてセンシング部に各々の波長帯別に光をフィルタリングするカラーフィルタ層１１０を一定の間隔を有するように形成する。
【００４７】
次に、カラーフィルタ層１１０を含んだ半導体基板１００の全面にマイクロレンズ形成用物質層を塗布した後、露光及び現像工程により物質層をパターニングしてカラーフィルタ層１１０上にマイクロレンズパターンを形成する。
【００４８】
ここで、マイクロレンズ形成用物質層として、レジストまたはＴＥＯＳのような酸化膜を使用することができる。
【００４９】
一方、マイクロレンズ用物質層を塗布する前にカラーフィルタ層１１０上に平坦化層（図示していない）を形成することができる。
【００５０】
次に、マイクロレンズパターンを１５０〜２００度の温度でリフロウさせてマイクロレンズ１１１を形成する。
【００５１】
ここで、リフロウ工程は、ホットプレートを用いたり炉を利用することができる。この際、収縮加熱する方法によってマイクロレンズ１１１の曲率が変わるが、この曲率に従って集束効率も変わることになる。
【００５２】
次に、マイクロレンズ１１１に紫外線を照射して硬化させる。ここで、マイクロレンズ１１１に紫外線を照射して硬化させることで、マイクロレンズ１１１は最適の曲率半径を維持することができる。
【００５３】
したがって、センシング部において、マイクロレンズとフォトダイオードとの間の層間絶縁膜が厚みが薄くなって光の損失を減らして光感度を向上させることができ、入射角度によるクロストークを減らすことができる。また、光感度の向上及びクロストークの防止により暗い所での画質だけでなく明るい所でも画質を改善することができる。
【００５４】
そして、図面には図示してはいないが、先で説明したように、マイクロレンズ１１１を形成した後、外部の駆動回路と電気的に連結させるために周辺駆動部に形成された第４金属配線（Ｍ４）のパッド部にコンタクトホールを形成しなければならない。
【００５５】
すなわち、第４金属配線（Ｍ４）上に形成された平坦化層１０９を選択的に除去して第４金属配線のパッド部が露出されるようにコンタクトホールを形成する。
【００５６】
したがって、パッドコンタクトホールを形成するための写真エッチング工程が追加される。
【００５７】
図５Ａないし図５Ｅは、本発明の第２実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【００５８】
図５Ａに示すように、センシング部、周辺駆動部、パッド部に区画された半導体基板２００にアクティブ領域を区画するためのフィールド酸化膜（図示していない）を形成し、半導体基板２００のアクティブ領域に多数のフォトダイオード２０１とトランジスタ２０２を形成する。
【００５９】
次に、各フォトダイオード２０１とトランジスタ２０２を含んだ半導体基板２００の全面に第１層間絶縁膜２０３を形成し、第１層間絶縁膜２０３上に第１金属膜を堆積させた後、選択的にパターニングしてセンシング部と周辺駆動部に第１金属配線（Ｍ１）を形成する。
【００６０】
そして、第１金属配線（Ｍ１）を含んだ半導体基板２００の全面に第２層間絶縁膜２０４を形成し、第２層間絶縁膜２０４上に第２金属膜を堆積させた後、選択的にパターニングしてセンシング部と周辺駆動部に第２金属配線（Ｍ２）を形成する。
【００６１】
図５Ｂに示すように、第２金属配線（Ｍ２）を含んだ半導体基板２００の全面に第３層間絶縁膜２０６を形成する。
【００６２】
図５Ｃに示すように、第３層間絶縁膜２０６上に第３金属膜を堆積させた後、選択的にパターニングして周辺駆動部に第３金属配線（Ｍ３）を形成する。
【００６３】
次に、第３金属配線（Ｍ３）を含んだ半導体基板２００の全面に第４層間絶縁膜２０７を形成し、第４層間絶縁膜２０７上に第４金属膜を堆積させた後、選択的にパターニングして周辺駆動部に第４金属配線（Ｍ４）を形成する。
【００６４】
そして、第４金属配線（Ｍ４）を含んだ半導体基板２００の全面に平坦化層または保護膜２０９を形成する。
【００６５】
ここで、各金属配線は、アルミニウム、銅、モリブデン、チタニウム、タンタリウムなどの物質を単一層または２つの以上の物質を積層して形成する。そして、各層間絶縁膜は酸化膜系列で形成する。
【００６６】
図５Ｄに示すように、平坦化層または保護膜２０９上にフォトレジスト２１０を塗布した後、露光及び現像工程により周辺駆動部のみに残るようにフォトレジスト２１０をパターニングする。すなわち、センシング部とパッド部のパッドの上側が露出されるように周辺駆動部とパッド部のみに残るようにする。
【００６７】
そして、パターニングされたフォトレジスト２１０をマスクとして用いた異方性エッチング、例えば、ＲＩＥ（Reactive Ion Etching）工程により半導体基板２００のセンシング部に形成された平坦化層または保護膜２０９と第４層間絶縁膜２０７を選択的に除去すると共に、パッド部の平坦化層または保護膜２０９を選択的に除去してパッドコンタクトホール２１１を形成する。
【００６８】
このとき、第４金属配線Ｍ４はアルミニウム（Ａｌ）と窒化チタニウム（ＴｉＮ）が積層された構造であり、平坦化層または保護膜２０９と各層間絶縁膜が酸化膜で形成される場合、ＲＩＥエッチングの際、エッチングガスとしてＣ4Ｆ8／Ｃｏ／Ｎ2／Ａｒ組合のガスを使用し、パッド部の金属層と、平坦化層または保護膜２０９と第４層間絶縁膜２０７の選択比を調節してエッチングする。すなわち、Ｎ2ガスの量により選択比を調節する。
【００６９】
他の方法で、第３層間絶縁膜２０６の物質と、第４層間絶縁膜２０７、平坦化層または保護膜２０９の物質とを互いに異なるように形成して第３層間絶縁膜２０６をエッチングストッパーとして利用することができる。
【００７０】
すなわち、第３層間絶縁膜２０６は窒化膜で形成し、第４層間絶縁膜２０７、平坦化層または保護膜２０９は酸化膜を形成して、センシング部の平坦化層や保護膜２０９と第４層間絶縁膜２０７を除去し、パッド部の平坦化層または保護膜２０９を同時に除去する際、第３層間絶縁膜２０６をエッチングストッパーとして用いるとエッチング選択比がより良くなる。
【００７１】
図５Ｅに示すように、フォトレジスト２１０を除去し、半導体基板２００の全面に可染性レジストを塗布した後、露光及び現像工程により可染性レジストをパターニングしてセンシング部に各々の波長帯別に光をフィルタリングするカラーフィルタ層２１２を一定の間隔を有するように形成する。
【００７２】
次に、カラーフィルタ層２１２を含んだ半導体基板２００の全面にマイクロレンズ形成用物質層を塗布した後、露光及び現像工程により物質層をパターニングしてカラーフィルタ層２１２上にマイクロレンズパターンを形成する。
【００７３】
ここで、マイクロレンズ形成用物質層として、レジストまたはＴＥＯＳのような酸化膜を使用することができる。
【００７４】
次に、マイクロレンズパターンを１５０〜２００度の温度でリフロウさせてマイクロレンズ２１３を形成する。
【００７５】
ここで、リフロウ工程は、ホットプレートを利用したり炉）を利用することができる。このとき、収縮加熱する方法によって、マイクロレンズ２１３の曲率が変わるが、この曲率によって集束効率も変わることになる。
【００７６】
次に、マイクロレンズ２１３に紫外線を照射して硬化させる。ここで、マイクロレンズ２１３に紫外線を照射して硬化させることで、マイクロレンズ２１３は最適の曲率半径を維持することができる。
【００７７】
したがって、センシング部において、マイクロレンズとフォトダイオードとの間の層間絶縁膜の厚さが薄くなるので、光の損失を減らして光感度を向上させることができ、入射角度によるクロストークを減らすことができる。また、パッド部とセンシング部を同時にエッチングするので、工程時間を減らして工程を単純化することができる。
【００７８】
一方、以上で説明した本発明は、前述した実施形態及び添付された図面に限定されるのでなく、本発明の技術的思想から外れない範囲内で種々なる置換、変形及び変更が可能であるということが本発明が属する技術分野で通常の知識を有する者にとって明白であるはずである。
【図面の簡単な説明】
【００７９】
【図１】従来技術の１個のフォトダイオードＰＤと４個のＭＯＳトランジスタから構成されたＣＭＯＳイメージセンサの単位画素（Unit Pixel）の等価回路図である。
【図２】従来技術のＣＭＯＳイメージセンサの単位画素を示す断面図である。
【図３】本発明の第１実施形態に係るＣＭＯＳイメージセンサを示す断面図である。
【図４Ａ】本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図４Ｂ】本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図４Ｃ】本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図４Ｄ】本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図４Ｅ】本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図４Ｆ】本発明の第１実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図５Ａ】本発明の第２実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図５Ｂ】本発明の第２実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図５Ｃ】本発明の第２実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図５Ｄ】本発明の第２実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【図５Ｅ】本発明の第２実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【符号の説明】
【００８０】
１１、１００、２００…半導体基板、 １２、１０１、２０１…フォトダイオード、 １３、１０２、２０２…トランジスタ、 １４、１０３、２０３…第１層間絶縁膜、 １５、１０４、２０４…第２層間絶縁膜、 １６、１０６、２０６…第３層間絶縁膜、 １７、１０７、２０７…第４層間絶縁膜、 １８、２０９…保護膜、１９…カラーフィルター層、２０、１１１、２１３…マイクロレンズ
【図１】
2007180541.tif 000002
【図２】
2007180541.tif 000003
【図３】
2007180541.tif 000004
【図４Ａ】
2007180541.tif 000005
【図４Ｂ】
2007180541.tif 000006
【図４Ｃ】
2007180541.tif 000007
【図４Ｄ】
2007180541.tif 000008
【図４Ｅ】
2007180541.tif 000009
【図４Ｆ】
2007180541.tif 000010
【図５Ａ】
2007180541.tif 000011
【図５Ｂ】
2007180541.tif 000012
【図５Ｃ】
2007180541.tif 000013
【図５Ｄ】
2007180541.tif 000014
【図５Ｅ】
2007180541.tif 000015