(57)【要約】【課題】パッケージ工程で、半導体チップの搭載基板面の反対側に形成される端子保護を行う。【解決手段】半導体チップ１１を搭載する多数個取り基板１２ａの反対側の端子を形成する面を、接着テープ２１により着脱可能に貼り合わせる。多数個取りの基板１２ａを貼り合わせた状態で、多数個取りの基板１２ａにダイボンディング、ワイヤボンディング、及びモールドを行う。場合によっては、多数個取りの基板１２ａに、その剛性を補強する金属板２２ａ等の剛性補強材２２を介在させて貼り合わせても構わない。その後個片化に際して、貼り合わせの状態を解除する。【選択図】図３
2007180305.tif 000002
【特許請求の範囲】
【請求項１】
モールド工程後に個片化する工程を有する半導体装置の製造方法であって、
前記モールド工程では、複数の半導体チップが搭載された基板を、前記半導体チップの搭載されていない面を脱着可能に貼り合わせた状態でモールドすることを特徴とする半導体装置の製造方法。
【請求項２】
個片化された基板に半導体チップが搭載された構造の半導体装置の製造方法であって、
多数個取りの基板は、前記半導体チップを搭載する側とは反対側の面が、脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。
【請求項３】
個片化された基板に半導体チップが搭載された構造の半導体装置の製造方法であって、
多数個取りの基板は、前記半導体チップを搭載する側とは反対側の端子形成面が、脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。
【請求項４】
個片化された基板に半導体チップが搭載された構造の半導体装置の製造方法であって、
多数個取りの基板は、前記半導体チップを搭載する側とは反対側面に形成された端子が、脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。
【請求項５】
個片化された基板に半導体チップが搭載された構造の半導体装置の製造方法であって、
多数個取りの基板は、前記半導体チップを搭載する側とは反対側の端子形成面が、前記多数個取りの基板の剛性補強材を介して脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造技術に関し、特に多数個取りの基板に搭載された半導体チップのモールド工程後の個片化までの端子保護に適用して有効な技術である。
【背景技術】
【０００２】
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体装置には、基板の一方の面に半導体チップを搭載し、搭載した半導体チップと基板とをワイヤボンディングで接続し、かかる構成を片面モールドで樹脂封止した構造が知られている。かかる構成の半導体装置では、外部と接続する端子は、半導体チップが搭載された面とは反対側に露出されている。
【０００４】
かかる構成の半導体装置では、露出している端子表面は傷が着きやすく、端子表面に設けたメッキ膜が剥がれる虞がある。メッキ膜の剥がれは、実装時における半田接続の不良の原因となる。また、異物が端子表面に付着する場合もある。かかる異物付着は、当然に実装時の導通不良を来すこととなる。
【０００５】
実際に、端子を有する基板製品、例えば、ＳＤカード、ＭＭＣガード、ミニカード等のカード外形製品、ＬＧＡ、ＢＧＡ等の主に裏面にある端子部の傷、異物付着の発生が問題となっている。
【０００６】
このような露出した端子表面への傷、あるいは異物付着を防ぐ方法としては、例えば、端子を形成した多数個取りの基板裏面側に、端子を含めて裏面全体に保護テープを貼る方法が行われている。これにより、多数個取りの基板への半導体チップのダイボンディング工程、ワイヤボンディング工程での端子表面への傷、異物付着等を避けることができる。
【０００７】
一方、搬送に際してキャリア治具を使用する場合があるが、かかる場合には、多数個取りの基板の裏面側をキャリア治具に貼り付けている。そのため、結果的に、多数個取りの基板への半導体チップのダイボンディング工程、ワイヤボンディング工程での、端子表面に対する傷、異物付着を防止する効果が得られる。
【０００８】
また、特許文献１には、ＢＧＡ（Ball Grid Array）型のパッケージにおいて、樹脂封止したパッケージより高い突起部をモールドに際して形成し、個片化するまでは重ねても端子部には傷や異物付着となる樹脂部との接触を防ぐ構成が開示されている。
【０００９】
特許文献２には、リードフレーム型のパッケージにおいて、樹脂封止に際して、樹脂で接触防止体を構成することが記載されている。かかる接触防止体で、その後にパッケージを重ねても端子面が樹脂部と接触することがなく、端子面への傷、異物付着の防止が図れると記載されている。
【特許文献１】特開平１０−２７０６０３号公報
【特許文献２】特開２００２−１５１６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上記端子保護に関してのこれまでの技術においては、以下の課題があることを本発明者は見出した。
【００１１】
多数個取りの基板の端子形成側の基板裏面に保護テープを貼って、ダイボンディング工程、ワイヤボンディング工程おける端子保護を行う構成では、ワイヤボンディング工程後は保護テープを除去している。かかる端子保護の構成では、最も端子傷、異物付着が発生する可能性が高いワイヤボンディング工程以降の工程には対応しておらず、モールド工程以降の工程での端子保護を行う点が欠落している。
【００１２】
一方、キャリア治具の使用においては、剛性の不足する多数個取りの基板の剛性補強の意味合いが強いが、かかるキャリア治具使用の場合には、端子形成面側を接着テープでキャリア治具内面に貼り付けて、結果として端子表面側を保護している。しかし、かかる構成でも、キャリア治具を使用する点ではワイヤボンディング工程までしか対応することができない。そのため、モールド工程以降の対応は困難で、上記の如く、最も端子傷、端子異物付着の可能性の高い、モールド工程以降の工程でのかかるトラブル発生に対処することはできない。
【００１３】
このように、これまでの端子保護の技術では、ダイボンディング工程、あるいはワイヤボンディング工程までの端子保護しか行えず、モールド工程以降の工程での端子保護は行えなかった。
【００１４】
また、モールド工程以降の端子保護という観点からは、特許文献１、２に開示の技術があるが、かかる開示の発明は確かに優れた技術ではあるものの、突起部等の樹脂封止以外の追加構成があるため、個片化に際してはその追加構成を取り除く必要がある。生産効率という面では、容易に首肯し難いものがある。
【００１５】
本発明の目的は、少なくともモールド工程以降で、半導体チップ搭載面の反対側に形成される端子保護を図る技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
すなわち、半導体チップが搭載された多数個取りの基板を、その端子形成面側を相対させて脱着可能に貼り合わせ、その状態でモールド工程迄を終了させることにより、端子表面への傷、異物の付着を抑制する。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
本発明では、半導体チップが搭載されている多数個取りの基板を、その端子形成面側を相対させて脱着可能に貼り合わせ、その状態でモールド工程迄を終了させることができるので、端子傷、異物付着の可能性が高いモールド工程以降の端子傷等の発生に対処することができる。
【００２１】
本発明では、半導体チップが搭載されている多数個取りの基板を、その端子形成面側を相対させて脱着可能に貼り合わせ、その状態でモールド工程迄を終了させることができるので、貼り合わせた状態で行う工程処理当りの製品取得数が増え、工程の効率化を図ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。
【００２３】
（実施の形態１）
図１は、本発明の半導体装置の製造方法により製造される半導体装置の一実施の形態の全体構成を模式的に示す断面図である。図２は、本発明の半導体装置の製造方法の一実施の形態の工程フロー図である。図３（ａ）は本発明の一実施の形態の多数個取りの基板を模式的に示す平面図であり、（ｂ）は貼り合わせの構成を示す断面図であり、（ｃ）は剛性補強材を介して貼り合わせた構成を模式的に示す断面図である。図４（ａ）は本発明の一実施の形態の多数個取りの基板に半導体チップを搭載した様子を模式的に示す平面図であり、（ｂ）はその断面図であり、（ｃ）は剛性補強材を介して貼り合わせた基板を使用した場合の断面図である。図５（ａ）は本発明の一実施の形態の貼り合わせ状態でモールドする様子を模式的に示す説明図であり、（ｂ）はモールドした様子を示す平面図である。
【００２４】
半導体装置１０は、図１に示すように、半導体チップ１１がダイボンディングにより基板１２に搭載され、基板１２とはワイヤボンディングにより金線等のワイヤ１３で電気的に接続されている。基板１２にはその裏面に外部接続用の端子１４が設けられ、チップ搭載面側の表面とはスルーホール等で電気的に接続されている。かかる構成が、樹脂１５により封止されて、半導体装置１０は形成されている。
【００２５】
かかる半導体装置１０は、例えば、ＳＤカード、ＭＭＣカード、ミニカード等のカード外形製品１０ａに構成されている。かかるカード外形製品１０ａは、多数個取りの基板１２ａ（図３（ａ）参照）をオンパック方式（打抜き方式）で個片化することで製造されている。
【００２６】
かかるオンパック方式による製造方法は、図２に示すような工程を経て行われる。すなわち、ステップＳ１００で、搭載する半導体チップ１１を用意する。半導体チップ１１は、例えば、カード外形製品１０ａに合わせて、半導体ウエハ上に所定のプロセスを経て製造されたものである。かかる半導体チップ１１は、多数個取りの基板１２ａに搭載するに際しては、電気的特性試験等に合格したものが、チップ毎に個片化されてトレイ等に入れられて用意されている。
【００２７】
ステップＳ２００で、上記構成の半導体チップ１１を搭載する多数個取りの基板１２ａを用意する。多数個取りの基板１２ａでは、図３（ａ）に示すように、半導体チップ１１を搭載する個々の基板１２が、枠内に吊り構造で形成されている。図示に際しては、図を分かり易くするため吊り構造部分は省略している。多数個取りの基板１２ａの半導体チップ１１が搭載される反対側の面、すなわち基板１２の裏面には、図３（ａ）に示すように、端子１４が形成されている。
【００２８】
かかる構成の多数個取りの基板１２ａは、図３（ｂ）に示すように、相対した基板１２ａが着脱可能な接着テープ２１により、その裏面側が貼り合わされて用意される。裏面側を貼り合わすことにより、裏面側に構成された端子１４の表面が保護されることとなる。すなわち、裏面の端子１４の表面は接着テープ２１により覆われ、かかる接着テープ２１を剥がすまでは、その端子１４の表面が傷、あるいは異物の付着から保護されている。
【００２９】
ステップＳ２００で裏面側が貼り合わされた状態の多数個取りの基板１２ａに対して、ステップＳ３００で半導体チップ１１を搭載する。半導体チップ１１は、ダイボンダによりダイボンディングされて、多数個取りの基板１２ａの個々の基板１２上に搭載される。かかる半導体チップ１１の搭載に際しては、貼り合わされた多数個取りの基板１２ａの一方の面に搭載した後に、裏返して他方の面に搭載する手順を経て行えば、これまで使用されていたダイボンダを用いることができる。勿論、両面同時に半導体チップ１１を搭載するダイボンダを開発してその装置を使用しても構わない。
【００３０】
このようにして、多数個取りの基板１２ａの個々の基板１２に搭載された半導体チップ１１は、ステップＳ３１０で、基板１２に対してワイヤ１３を用いてワイヤボンディングされる。かかる様子を、図４（ａ）、（ｂ）に示した。
【００３１】
ステップＳ３１０でのワイヤボンディングの後は、ステップＳ３２０のモールド工程で樹脂封止をする。すなわち、図５（ａ）に示すように、ステップＳ３２０で金型３０のギャビティ３１内に、貼り合わせた多数個取りの基板１２ａに半導体チップ１１を搭載してワイヤボンディングした構成のものを入れ、樹脂１５（レジン）をゲートからキャビティ３１内に流し込んで樹脂封止を行う。モールドした状態を、図５（ｂ）に示した。
【００３２】
ステップＳ３２０で樹脂封止した後、ステップＳ４００で、打ち抜きにより個片化する。打ち抜きは、図６（ａ）に示すように、例えば、カード外形状に打ち抜けばよい。かかる個片化後に、貼り合わされている基板１２同士を、図６（ｂ）に示すように、ステップＳ４１０で接着テープ２１から剥がして、剥がした半導体装置１０はトレイに格納すればよい。
【００３３】
かかる構成では、個片化された後もトレイに詰める直前まで、基板１２の端子１４が形成された側は両面の接着テープ２１により貼り合わされているので、トレイ詰め直前までの工程での端子１４表面への傷、あるいは端子１４表面への異物付着を防ぐことができる。
【００３４】
かかる構成は、これまでのワイヤボンディングまでの端子保護に比べて格段に保護効果が得られる。図７（ａ）に示す構成は、多数個取りの基板１２ａの個々の基板１２に対して、半導体チップ１１が搭載され、その後にワイヤボンディングがなされているこれまでの構成の基板裏面側を示したものである。
【００３５】
これまでは、基板裏面側の端子１４を保護するために、図７（ｂ）に示すように、基板裏面側に端子１４が隠れる程度の片面接着テープ２１ａを貼っている。しかし、かかる片面接着テープ２１ａでの保護は、モールド工程前までで、モールド工程では、その片面接着テープ２１ａを剥がして工程処理を行っていた。そのため、端子１４表面の傷、あるいは異物付着の可能性が高いモールド工程以降での端子保護はできなかった。
【００３６】
また、これまでの構成では、図８（ａ）に示すように、多数個取りの基板１２ａを金属製のキャリア治具３２に搭載し、ダイボンディング、ワイヤボンディング工程での端子保護を結果的に図ることも行われていた。かかる構成では、元々多数個取りの基板１２ａの剛性が弱いため、その剛性を補強して、搬送及び各種ボンディングに際して、撓まないようにする目的でなされることが多い。
【００３７】
かかる構成では、端子１４が形成されている多数個取りの基板１２ａの裏面側を、両面接着可能な接着テープ２１で、図８（ｂ）に示すように、キャリア治具３２内に貼り付け、その状態でダイボンディング、ワイヤボンディングを行っている。かかる構成でも、図７（ａ）に説明したと場合と同様、モールド工程では接着テープ２１を剥がすこととなり、そのため、端子１４の表面の傷、異物付着の可能性が高いモールド工程以降の工程での端子保護は行えない。
【００３８】
しかし、本発明の構成では、少なくともモールド工程までは、多数個取りの基板１２ａの裏面側を貼り合わせているので、端子１４表面の傷、異物付着の虞の高いモールド工程でのかかる不良発生の防止が図れる。
【００３９】
また、かかる多数個取りの基板１２ａを貼り合わせた状態で、ダイボンディング、ワイヤボンディング、モールド工程を行うことで、一工程当りの同時着工数が２基板分となり製品取得数が２倍で、その生産効率が倍加向上する。
【００４０】
さらに、多数個取りの基板１２ａの薄膜化が進む中、２枚の多数個取りの基板１２を貼り合わせることで、その剛性の確保も図れる。そのため、ダイボンディング工程、ワイヤボンディング工程、モールド工程等に際しての搬送等においても、多数個取りの基板１２ａの剛性が不足するために生じるトラブルを未然に防止することができる。併せて、多数個取りの基板１２ａに関わる剛性不足による品質トラブルも解消することができる。
【００４１】
尚、かかる効果は、以下に説明する実施の形態でも同様に得ることができる。
【００４２】
（実施の形態２）
本実施の形態では、前記実施の形態１で説明した多数個取りの基板１２ａの提供に際して、多数個取りの基板１２ａの剛性が不足している場合には、図３（ｃ）に示すように、金属板２２ａ等の剛性補強材２２を間に挟んで両側に接着テープ２１を設け、それを介して、多数個取りの基板１２ａの裏面側を相対して貼り合わせるようにしても構わない。
【００４３】
かかる構成を採用すれば、図４（ｃ）、図５（ｃ）に示すように、薄い金属板２２ａ等の剛性補強材２２により、基板１２ａが例えば撓む等の防止が図れ、半導体チップ１１のダイボンディング、ワイヤボンディング、その後のモールド等が円滑に行える。
【００４４】
かかる金属板２２ａ等の剛性補強材２２は、一枚構成にして、接着テープ２１に挟んでも構わないし、あるいは、打ち抜き型の磨耗を考慮して、打ち抜き形状に形成しておき、基板１２に対応して挟んでも構わない。
【００４５】
（実施の形態３）
また、上記説明では、貼り合わされている多数個取りの基板１２ａをステップＳ４００で個片化し、個片化後に貼り合わされている基板１２をステップＳ４１０で剥がして半導体装置１０を製造する場合を説明したが、貼り合わせを剥がしてから個片化する方法でも構わない。すなわち、ステップＳ３２０のモールド後に、貼り合わされた多数個取りの基板１２ａをステップＳ５００のように剥がして、剥がした多数個取りの基板１２ａに対して、ステップＳ５１０で通常の方法により打ち抜きを行い、基板１２に個片化しても構わない。
【００４６】
かかる場合には、個片化前に剥がすので、個片化まで剥がさない場合に比べて端子１４表面の傷、あるいは異物の付着の虞は増えるものの、これまでの方法に比べると、格段に端子１４表面の傷、異物付着を防止することができる。
【００４７】
特に、かかる方法を採用すれば、剥がしてから個片化するために、間に金属板２２ａ等の剛性補強材２２を挟むに際して、打ち抜き時の打ち抜き型の磨耗を心配して基板１２に合わせた形状の金属板２２ａを用意する必要はない。かなり厚い金属板２２ａ等の剛性補強材２２を、一枚構成で使用することもできる。
【００４８】
（実施の形態４）
本実施の形態では、前記実施の形態１とは異なり、端子１４が裏面に配列されたＬＧＡ、ＢＧＡ等の構成の半導体装置１０を、多数個取りの基板１２ｂをＭＡＰ方式で個片化することで製造する場合について説明する。
【００４９】
半導体装置１０は、図９（ａ）に示すように、例えばＬＧＡ（Land Grid Array）１０ｂ等に構成されている。ＬＧＡ１０ｂは、半導体チップ１１が基板１２に搭載され、かかる基板１２と半導体チップ１１とがワイヤ１３によりワイヤボンディングで接続されている。基板１２の裏面には、図９（ｂ）に示すように、ランドとしての端子１４が形成されている。かかる構成が樹脂１５で封止されて、ＬＧＡ１０ｂが構成されている。
【００５０】
かかる構成のＬＧＡ１０ｂの製造方法は、例えば、図２に示すような工程を経て行われる。すなわち、ステップＳ１００で、搭載する半導体チップ１１を用意する。半導体チップ１１は、例えば、半導体ウエハ上に所定のプロセスを経て製造されたもので、多数個取りの基板１２ｂに搭載するに際しては、電気的特性試験等に合格したものが、チップ毎に個片化されてトレイ等に入れられて用意されている。
【００５１】
ステップＳ２００で、上記構成の半導体チップ１１を搭載する多数個取りの基板１２ｂを用意する。多数個取りの基板１２ｂの半導体チップ１１が搭載される面と反対側の裏面には、ランドしての端子１４が形成されている。
【００５２】
かかる構成の多数個取りの基板１２ｂは、図３（ｂ）に示すと同様に、着脱可能な接着テープ２１により、その裏面側が貼り合わされて用意される。裏面側を貼り合わすことにより、裏面側に構成された端子１４の表面は保護されることとなる。すなわち、裏面の端子１４の表面は接着テープ２１により覆われ、かかる接着テープ２１を剥がすまでは、その端子１４の表面が保護されることとなる。端子表面の傷、あるいは異物の付着がこれにより防止されている。
【００５３】
ステップＳ２００で裏面側が貼り合わされた多数個取りの基板１２ｂに対して、ステップＳ３００で半導体チップ１１を搭載する。半導体チップ１１は、ダイボンダによりダイボンディングされて、多数個取りの基板１２ｂのダイシングにより個片化される基板１２上に搭載される。図１０（ａ）には、ダイシングにより個片化される基板１２の領域を破線で例示した。
【００５４】
かかる半導体チップ１１の搭載に際しては、貼り合わされた多数個取りの基板１２ｂの一方の面に搭載した後に、裏返して他方の面に搭載する手順を経て行えば、これまで使用されていたダイボンダを用いることができる。勿論、両面に同時に半導体チップ１１を搭載するダイボンダを開発してその装置を使用しても構わない。
【００５５】
このようにして、多数個取りの基板１２ｂの個々の基板１２に搭載された半導体チップ１１は、ステップＳ３１０で、基板１２に対してワイヤ１３によりワイヤボンディングされる。かかる様子を、図１０（ｂ）に示した。
【００５６】
ステップＳ３１０でのワイヤボンディングの後は、ステップＳ３２０のモールド工程で樹脂封止する。すなわち、図１１（ａ）に示すように、ステップＳ３２０で金型３０のギャビティ３１内に、貼り合わせた多数個取りの基板１２ｂに半導体チップ１１を搭載してワイヤボンディングした構成のものを入れ、樹脂１５（レジン）をゲートからキャビティ内に流し込んで樹脂封止を行う。図１１（ｂ）には、樹脂封止した状態を示す。
【００５７】
ステップＳ３２０で樹脂封止した後、ステップＳ４００で、ダイサによりダイシングして個片化する。ダイシングは、図１２（ａ）に示すように、破線で示すダイシングラインに沿ってダイサでカットすることにより個片化すればよい。かかる個片化後に、ステップＳ４１０で貼り合わされている基板１２同士を、図１２（ｂ）に示すように、接着テープ２１から剥がして、剥がされて半導体装置１０をそれぞれトレイに格納すればよい。このようにすれば、図１２（ｃ）に示すように、基板１２の裏面に形成されたアレイ状に並ぶ端子１４を保護することができる。尚、説明では、図１２（ａ）の丸で囲んだ部分を個片化する場合について例示した。
【００５８】
かかる構成では、トレイに詰める直前まで、基板１２の端子１４が形成された側は接着テープ２１により貼り合わされているので、トレイ詰め直前までの工程での端子１４表面への傷、あるいは端子１４表面への異物付着を防ぐことができる。
【００５９】
（実施の形態５）
本実施の形態では、前記実施の形態４で説明したＭＡＰ方式を採用して半導体装置１０を製造するに際して、多数個取りの基板１２ｂの剛性が不足している場合について述べる。かかる場合には、図１３（ａ）に示すように、金属板２２ａ等の剛性補強材２２を間に挟んで両側に接着テープ２１を設け、それを介して、多数個取りの基板１２ａの裏面側を貼り合わせるようにすればよい。
【００６０】
かかる構成を採用すれば、図１３（ｂ）に示すように、薄い金属板２２ａ等の剛性補強材２２により、基板１２ｂが例えば撓む等の防止が図れ、半導体チップ１１のダイボンディング、あるいはワイヤボンディング等が円滑に行える。かかる金属板２２ａ等の剛性補強材２２は、一枚構成にされて、接着テープ２１に挟まれている。
【００６１】
（実施の形態６）
また、前記実施の形態４では、貼り合わされている多数個取りの基板１２ｂをステップＳ４００で個片化し、個片化後に貼り合わされている多数個取りの基板１２をステップＳ４１０で剥がして半導体装置１０を製造する構成を説明した。しかし、貼り合わせを剥がしてから個片化する方法でも構わない。すなわち、ステップＳ３２０のモールド後に、貼り合わされた多数個取りの基板１２ｂをステップＳ５００で剥がして、剥がした多数個取りの基板１２ｂに対して、ステップＳ５１０で通常の方法によりダイシングして、基板１２に個片化しても構わない。
【００６２】
かかる場合には、個片化前に剥がすので、個片化まで剥がさない場合に比べて端子１４表面の傷、あるいは異物の付着の虞は増えるものの、これまでの方法に比べると、格段に端子１４表面の傷、異物付着を防止することができる。
【００６３】
特に、かかる方法を採用すれば、剥がしてから個片化するために、間に金属板２２ａ等の剛性補強材２２を挟むに際して、ダイサによるダイシング時のブレードの磨耗を心配する必要はなく、かなり厚い金属板２２ａ等の剛性補強材２２を一枚構成にして使用することもできる。
【００６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６５】
上記説明では、カード外形製品を例に挙げてオンパック方式による製造方法を説明したが、例えば、ＬＧＡ、ＢＧＡ等のように端子が裏面に形成されているような半導体装置の製造にも適用できることは言うまでもない。
【００６６】
また、ＭＡＰ方式の製造方法では、ＬＧＡを例に挙げて説明したが、例えば、ＢＧＡ等にも、さらにはＬＧＡ、あるいはＳＤカード、ＭＭＣカード、ミニカード等のカード外形製品に対してもＭＡＰ方式による製造方法が適用できることは言うまでもない。
【００６７】
上記実施の形態の説明では、多数個取りの基板は、ステップＳ２００で裏面側が貼り合わされた状態で当初より提供する場合について説明したが、場合によっては、多数個取りの基板に予め半導体チップをダイボンディングにより搭載した後に、あるいはダイボンディング、ワイヤボンディングがそれぞれ終了した後に、多数個取りの基板の貼り合わせを行い、その後のモールド工程以降の工程を行っても構わない。
【００６８】
前記実施の形態では、貼り合わせる多数個取りの基板には、同一構成の半導体チップを搭載する場合を示したが、しかし、打ち抜き形状、あるいはダイシングラインが同じ構成のものであれば、貼り合わせる多数個取りの基板の両面のそれぞれに異種の半導体チップを搭載しても一向に構わない。
【００６９】
前記実施の形態では、多数個取りの基板を貼り合わせた構成を例に挙げて説明したが、必ずしも多数個取りの基板でなくても構わない。
【００７０】
また、前記実施の形態では、多数個取りの基板の端子形成面側を貼り合わせる場合を示したが、端子保護との観点からは、端子部分を貼り合わせようにして、基板全体に接着テープを貼らなくても構わない。
【００７１】
さらに、前記実施の形態では、多数個取りの基板の端子形成面側を貼り合わせる構成を示したが、必ずしも端子形成面でなくても、半導体チップが搭載されている反対側の面を貼り合わせるようにして製品取得数をアップして生産効率を向上させる目的に本発明を適用することはできる。
【産業上の利用可能性】
【００７２】
本発明は、半導体チップの裏面側に端子が形成された半導体装置の製造分野で有効に利用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施の形態である半導体装置の全体構成を模式的に示す断面図である。
【図２】本発明の一実施の形態である半導体装置の製造方法の工程を示すフロー図である。
【図３】（ａ）は本発明の一実施の形態の多数個取りの基板を模式的に示す平面図であり、（ｂ）は貼り合わせの構成を示す断面図であり、（ｃ）は剛性補強材を介して貼り合わせた構成を模式的に示す断面図である。
【図４】（ａ）は本発明の一実施の形態の多数個取りの基板に半導体チップを搭載した様子を模式的に示す平面図であり、（ｂ）はその断面図であり、（ｃ）は剛性補強材を介して貼り合わせた基板を使用した場合の断面図である。
【図５】（ａ）は本発明の一実施の形態の貼り合わせ状態でモールドする様子を模式的に示す説明図であり、（ｂ）、（ｃ）はモールドした様子を示す断面図である。
【図６】（ａ）は本発明の一実施の形態のカード外形に合わせて個片化した様子を模式的に示す平面図であり、（ｂ）は個片化後の接着テープを剥がす様子を模式的に示す説明図である。
【図７】（ａ）はこれまでの構成の基板裏面側の端子保護の構成を模式的に示す平面図であり、（ｂ）はその断面図である。
【図８】これまでの構成の基板裏面側の端子保護をキャリア治具を用いて行う場合を模式的に示す平面図であり、（ｂ）はその断面図である。
【図９】（ａ）は本発明の一実施の形態の半導体装置の全体構成を模式的に示す断面図であり、（ｂ）は（ａ）の端子状況を模式的に示す平面図である。
【図１０】（ａ）は本発明の一実施の形態の多数個取りの基板に半導体チップを搭載した様子を模式的に示す平面図であり、（ｂ）はその断面図である。
【図１１】（ａ）は本発明の一実施の形態の貼り合わせ状態でモールドする様子を模式的に示す説明図であり、（ｂ）はモールドした様子を示す断面図である。
【図１２】（ａ）は本発明の一実施の形態の多数個取りの基板をダイシングで個片化する領域を示す平面図であり、（ｂ）は（ａ）の丸で囲んだ部分を個片化した状態を模式的に示す説明図であり、（ｃ）は個片化した状態の端子状況を模式的に示す平面図である。
【図１３】（ａ）は剛性補強材を介して貼り合わせた多数個取りの基板を模式的に示す断面図であり、（ｂ）は（ａ）の状態で半導体チップを搭載し樹脂封止した様子を模式的に示す断面図である。
【符号の説明】
【００７４】
１０      半導体装置
１０ａ    カード外形製品
１０ｂ    ＬＧＡ
１１      半導体チップ
１２      基板
１２ａ    基板
１３      ワイヤ
１４      端子
１５      樹脂
２１      接着テープ
２１ａ    片面接着テープ
２２      剛性補強材
２２ａ    金属板
３０      金型
【図１】
2007180305.tif 000003
【図２】
2007180305.tif 000004
【図３】
2007180305.tif 000005
【図４】
2007180305.tif 000006
【図５】
2007180305.tif 000007
【図６】
2007180305.tif 000008
【図７】
2007180305.tif 000009
【図８】
2007180305.tif 000010
【図９】
2007180305.tif 000011
【図１０】
2007180305.tif 000012
【図１１】
2007180305.tif 000013
【図１２】
2007180305.tif 000014
【図１３】
2007180305.tif 000015