(57)【要約】      （修正有）【課題】本発明は、増圧電圧を供給するために構成されたチャージポンプと、上記増圧電圧よりも低い電圧を供給するために構成された電圧源と、負荷とを含むシステムに関するものである。【解決手段】このシステムは、負荷に結合された結合コンデンサと、チャージポンプと負荷との間に結合された第１スイッチと、電圧源と負荷との間に結合された第２スイッチとを含んでいる。【選択図】図１
2007110892.tif 000002
【特許請求の範囲】
【請求項１】
増圧電圧を供給するために構成されたチャージポンプと、
上記増圧電圧よりも低い電圧を供給するために構成された電圧源と、
負荷と、
上記負荷に結合された結合コンデンサと、
上記チャージポンプと上記負荷との間に結合された第１スイッチと、
上記電圧源と上記負荷との間に結合された第２スイッチとを含むシステム。
【請求項２】
上記結合コンデンサは、第１スイッチがＯＦＦ状態であり、第２スイッチがＯＦＦ状態である場合、負荷に供給される電圧を上記増圧電圧に上げるために充電されるように構成されており、上記結合コンデンサが上記負荷に供給される電圧を上記増圧電圧に上げるとすぐに、上記第１スイッチは、上記増圧電圧を上記負荷に供給するためにＯＮ状態になるように構成されている、請求項１に記載のシステム。
【請求項３】
上記電圧源は電圧発生器を含んでいる、請求項１に記載のシステム。
【請求項４】
上記電圧源はチャージポンプを含んでいる、請求項１に記載のシステム。
【請求項５】
さらに、
上記結合コンデンサに結合されたバッファであって、上記結合コンデンサを制御信号に基づいて駆動するように構成されたバッファを含む、請求項１に記載のシステム。
【請求項６】
第１電圧を供給するために内部電圧を上げるように構成されたチャージポンプと、
上記第１電圧よりも低い第２電圧を供給するために構成された電源と、
記憶回路と、
上記第１電圧を上記記憶回路に選択的に供給するために構成された第１電圧スイッチと、
上記第２電圧を上記記憶回路に選択的に供給するために構成された第２電圧スイッチと、
上記チャージポンプからの電流を用いずに、上記記憶回路に供給する電圧を第２電圧から第１電圧に切り替えるために構成された、電荷結合コンデンサと、
上記電荷結合コンデンサを制御信号を用いて駆動するために構成されたバッファとを含む、メモリ。
【請求項７】
上記メモリがダイナミックランダムアクセスメモリを含んでいる、請求項６に記載のメモリ。
【請求項８】
上記電源が電圧発生器を含んでいる、請求項６に記載のメモリ。
【請求項９】
上記電源がチャージポンプを含んでいる、請求項６に記載のメモリ。
【請求項１０】
上記第２電圧スイッチが、自己リフレッシュモードの間、上記第２電圧をメモリ回路に供給するように構成されている、請求項６に記載のメモリ。
【請求項１１】
第１電圧を供給するために構成されたチャージポンプと、
上記第１電圧よりも低い第２電圧を供給するために構成された電源と、
負荷に供給する電圧を第２電圧から第１電圧に切り替えるための手段であって、上記の切り替えを行う間、チャージポンプからの電流を用いずに、負荷に供給する電圧を第２電圧から第１電圧に切り替えるための手段と、を含む、メモリ。
【請求項１２】
さらに、
上記負荷に供給する電圧を第１電圧から第２電圧に切り替えるための手段を含む、請求項１１に記載のメモリ。
【請求項１３】
上記負荷に供給する電圧を第１電圧から第２電圧に切り替えるための手段は、上記負荷に供給する電圧をアクティブモードの間に第１電圧から第２電圧に切り替えるための手段を含んでいる、請求項１２に記載のメモリ。
【請求項１４】
上記負荷に供給する電圧を第２電圧から第１電圧に切り替えるための手段は、上記負荷に供給する電圧を自己リフレッシュモードの間に第２電圧から第１電圧に切り替えるための手段を含んでいる、請求項１１に記載のメモリ。
【請求項１５】
上記負荷はコンデンサと抵抗とを含んでいる、請求項１１に記載のメモリ。
【請求項１６】
自己リフレッシュモード時にメモリを用いて負荷に第１電圧を供給するために第１スイッチをＯＮ状態にする工程と
上記自己リフレッシュモード時にメモリを用いてチャージポンプから上記負荷に第２電圧を供給しないようにするために第２スイッチをＯＦＦ状態にする工程と、
上記自己リフレッシュモードであるときに、第１電圧を上記負荷に供給しないようにするために第１スイッチをＯＦＦ状態にする工程と、
上記負荷に結合された結合コンデンサを第２電圧まで充電する工程と、
上記第２電圧をチャージポンプから上記負荷に供給するために第２スイッチをＯＮ状態にする工程とを含む、メモリにおいて自己リフレッシュモードからアクティブモードに切り替えるための方法。
【請求項１７】
上記第２電圧を供給しないようにするために第２スイッチをＯＦＦ状態にする工程は、第１電圧よりも高い第２電圧を供給しないようにするために第２スイッチをＯＦＦ状態にする工程を含んでいる、請求項１６に記載の方法。
【請求項１８】
上記第１電圧を供給するために第１スイッチをＯＮ状態にする工程は、電圧発生器から第１電圧を出力するために第１スイッチをＯＮ状態にする工程を含んでいる、請求項１６に記載の方法。
【請求項１９】
上記第１電圧を供給するために第１スイッチをＯＮ状態にする工程は、チャージポンプから第１電圧を出力するために第１スイッチをＯＮ状態にする工程を含んでいる、請求項１６に記載の方法。
【請求項２０】
上記結合コンデンサを第２電圧まで充電する工程は、制御信号に応じてバッファを介して結合コンデンサを第２電圧まで充電する工程を含んでいる、請求項１６に記載の方法。
【請求項２１】
自己リフレッシュモード時に、第１電源（a first power source）から第１スイッチを介して記憶回路に電力を供給する工程と、
上記自己リフレッシュモードであるときに第１スイッチをＯＦＦ状態にする工程と、
上記記憶回路に結合された結合コンデンサを第２電圧まで充電する工程と、
アクティブモード時に、チャージポンプから第２スイッチを介して記憶回路に電力を供給する工程と、を含む、メモリ駆動方法。
【請求項２２】
上記結合コンデンサを第２電圧まで充電する工程は、記憶回路に供給される電圧をチャージポンプによって供給される電圧に上げるために上記結合コンデンサを第２電圧まで充電する工程を含んでいる、請求項２１に記載の方法。
【請求項２３】
上記第１スイッチを介して記憶回路に電力を供給する工程は、電圧発生器から第１スイッチを介して記憶回路に電力を供給する工程を含んでいる、請求項２１に記載の方法。
【請求項２４】
上記第１スイッチを介して記憶回路に電力を供給する工程は、チャージポンプから第１スイッチを介して記憶回路に電力を供給する工程を含んでいる、請求項２１に記載の方法。
【請求項２５】
上記記憶回路に結合された結合コンデンサを第２電圧まで充電する工程は、上記記憶回路に結合された結合コンデンサを、第１電圧よりも高い第２電圧まで充電する工程を含んでいる、請求項２１に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔背景技術〕
デジタル回路には、チャージポンプを用いて動作するものがある。チャージポンプは、コンデンサを用いてエネルギーを蓄え、出力部に移動することにより、電圧を上げたり下げたりする電源である。電荷が、レギュレータおよびスイッチング回路に制御され、１つのコンデンサから他のコンデンサに移動する。チャージポンプを用いて動作できる回路の一形態が、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（Synchronous Dynamic Random Access Memory、ＳＤＲＡＭ）または、Double Data Rate-Synchronous Dynamic Random Access Memory（ＤＤＲ‐ＳＤＲＡＭ）といった、記憶回路である。
【０００２】
ＤＲＡＭでは、通常、サブスレッショルド電流、接合リーク、ゲート電圧依存ドレインリーク（ＧＩＤＬ）、ゲート酸化膜リーク（gate oxide leakage）などの、複数の漏れ電流が表れる。これらの漏れ電流を低減するために、低電力ＤＲＡＭが、通常、回路を非活性状態にするために、内部の増圧電圧（boosted voltage）（つまり、外部電源よりも高い電圧）を低減する。増圧電圧は、通常、電流効率が元々低いチャージポンプによって供給される。例えば、典型的な単一チャージポンプ（single stage charge pump）の効率は、５０％未満である。非活性状態であった回路を起動するために、該回路の電圧を、再び増圧電圧に引き上げる。チャージポンプを用いて非活性状態であった回路の電圧を再び増圧電圧に引き上げる場合、実際に負荷（load）に必要な電流よりも多くの電流を、このシステムに供給する必要がある。
【特許文献１】ＵＳ５９９９４２５号明細書（１９９９年１２月７日特許）
【特許文献２】ＵＳ６４８６７１５号明細書（２００２年１１月２６日特許）
【０００３】
〔発明の概要〕
本発明の一形態は、１つのシステムを提示する。このシステムは、増圧電圧を供給するために構成されたチャージポンプ、増圧電圧よりも低い電圧を供給するために構成された電圧源、および、負荷を含んでいる。また、このシステムは、該負荷に結合された結合コンデンサ、チャージポンプと負荷との間に結合された第１スイッチ、および、電圧源と負荷との間に結合された第２スイッチを含んでいる。
【０００４】
添付の図面は、本発明をよりよく理解するためのものであり、本明細書の一部に含まれ、該一部を構成している。これらの図面は、本発明の実施形態を示しており、発明の詳細な説明と共に、本発明の原理の説明に用いられる。本発明の他の実施形態および本発明の対象とする利点の多くを、以下の詳細な説明を参照することによって、よりよく理解することにより、該実施形態および該利点の多くを容易に正しく評価できるだろう。図面の部材は、必ずしも縮尺どおりではない。同様の部材には、同じ参照符号を付した。
【０００５】
図１は、電子デバイスの一実施形態を示すブロック図である。
【０００６】
図２は、負荷に結合された静電結合支援型電圧スイッチの一実施形態を示す図である。
【０００７】
図３は、待機モードまたは自己リフレッシュモードからアクティブモードに、静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
【０００８】
図４は、アクティブモードから待機モードまたは自己リフレッシュモードに静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
〔詳細な説明〕
図１は、電子システム１００の一実施形態を示すブロック図である。電子システム１００は、ホスト１０２と、記憶回路１０６とを含んでいる。ホスト１０２は、記憶通信路１０４を介して、記憶回路１０６に電気的に結合されている。ホスト１０２は、マイクロプロセッサやマイクロコントローラを含んだコンピュータシステムなどの、あらゆる適切な電子ホストである。また、記憶回路１０６は、静電結合支援型電圧スイッチによって記憶回路に印加された電圧を切り替えるメモリなどの、あらゆる適切なメモリである。一実施形態では、記憶回路１０６は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）または、Double Data Rate-Synchronous Dynamic Random Access Memory（ＤＤＲ‐ＳＤＲＡＭ）などの、ランダムアクセスメモリ（ＲＡＭ）を含んでいる。
【０００９】
記憶回路１０６は、静電結合支援型電圧スイッチ１０８を含んでいる。静電結合支援型電圧スイッチ１０８は、ＣＯＮＴＲＯＬ信号経路１１０の制御（ＣＯＮＴＲＯＬ）信号を受信し、電圧信号（Ｖ＿ＬＯＡＤ）を、Ｖ＿ＬＯＡＤ信号経路１１２を介して記憶回路１０６の負荷に供給する。一実施形態では、静電結合支援型電圧スイッチ１０８は、ＣＯＮＴＲＯＬ信号経路１１０のＣＯＮＴＲＯＬ信号を、ホスト１０２からメモリ通信路１０４を介して受信する。その他の実施形態では、静電結合支援型電圧スイッチ１０８は、ＣＯＮＴＲＯＬ信号経路１１０のＣＯＮＴＲＯＬ信号を、あらゆる適切なデバイス（例えば、記憶回路１０６の中または外に位置する専用回路）から受信する。
【００１０】
静電結合支援型電圧スイッチ１０８は、Ｖ＿ＬＯＡＤ信号経路１１２のＶ＿ＬＯＡＤ信号を、ＣＯＮＴＲＯＬ信号経路１１０のＣＯＮＴＲＯＬ信号に基づいて供給する。Ｖ＿ＬＯＡＤ信号が供給された記憶回路１０６の回路がアクティブモードである場合、Ｖ＿ＬＯＡＤ信号は、増圧電圧である。Ｖ＿ＬＯＡＤ信号が供給された記憶回路１０６の回路が、待機モードまたは自己リフレッシュモードといった非活性モード（inactive mode）である場合、Ｖ＿ＬＯＡＤ信号の電圧は、上記増圧電圧よりも低い。
【００１１】
ＣＯＮＴＲＯＬ信号経路１１０のＣＯＮＴＲＯＬ信号は、静電結合支援型電圧スイッチ１０８から出力されるＶ＿ＬＯＡＤ信号を低電圧または増圧電圧に切り替えるために用いられる。チャージポンプが負荷に電力を供給する前に、ＣＯＮＴＲＯＬ信号に応じて、結合コンデンサを充電してＶ＿ＬＯＡＤ信号を増圧電圧に上げる。したがって、チャージポンプからの電流は、Ｖ＿ＬＯＡＤ信号の低電圧から増圧電圧への切り替えには用いられない。低電圧から増圧電圧への切り替えプロセス中に電流が保存されるように、結合コンデンサの電流効率は、ほぼ１００％になっている。
【００１２】
図２は、負荷に結合された静電結合支援型電圧スイッチ１０８の一実施形態を示す図である。静電結合支援型電圧スイッチ１０８は、チャージポンプ１２２と、電圧源１３２と、スイッチＳ１  １２８と、スイッチＳ２  １３８と、バッファ１４０と、結合コンデンサ（Ｃ＿ＣＯＵＰＬＥ）１４４とを含んでいる。負荷は、容量性負荷（Ｃ＿ＬＯＡＤ）１４６と、抵抗性負荷（Ｒ＿ＬＯＡＤ）１４８とを含んでいる。Ｃ＿ＬＯＡＤ１４６は、記憶回路１０６の回路の負荷容量を示し、Ｒ＿ＬＯＡＤ１４８は、記憶回路１０６の回路の抵抗を示している。アクティブモードの間、動作電流（いくつかの実施形態でのみ、漏れ電流であってもよい）がＲ＿ＬＯＡＤ１４８を通過する。待機モードまたは自己リフレッシュモードの間、漏れ電流がＲ＿ＬＯＡＤ１４８を通過する。
【００１３】
チャージポンプ１２２は、第１電圧（ＶＤＤ）１２０と、該第１電圧１２０よりも低い第２電圧（ＶＳＳ）１２４とを受信する。一実施形態では、ＶＳＳ１２４はゼロボルトである。チャージポンプ１２２の出力部は、Ｖ１信号経路１２６を介して、スイッチＳ１  １２８の一端に電気的に結合されている。電圧源１３２は、第３電圧１３０と、それよりも低い第４電圧１３４とを受信する。一実施形態では、第３電圧１３０がＶＤＤ１２０であり、第４電圧１３４はＶＳＳ１２４である。電圧源１３２は、電源ＶＤＤ、電圧発生器、チャージポンプ、または、他の適切な電圧源を含んでいる。電圧源１３２の出力部は、Ｖ２信号経路１３６を介して、スイッチＳ２  １３８の一端に電気的に結合されている。
【００１４】
スイッチＳ１  １２８のもう一方の端と、スイッチＳ２  １３８のもう一方の端とは、Ｃ＿ＣＯＵＰＬＥ１４４の一端と、Ｃ＿ＬＯＡＤ１４６の一端と、Ｒ＿ＬＯＡＤ１４８の一端とに、Ｖ＿ＬＯＡＤ信号経路１１２を介して電気的に結合されている。バッファ１４０の入力部は、ＶＣ信号経路１４２を介して、Ｃ＿ＣＯＵＰＬＥ１４４のもう一方の端に電気的に結合されている。Ｃ＿ＬＯＡＤ１４６のもう一方の端は、信号経路１５２を介して、Ｒ＿ＬＯＡＤ１４８のもう一方の端と、共通のアース（common or ground）１５０とに電気的に連結されている。
【００１５】
チャージポンプ１２２は、増圧電圧Ｖ１をＶ１信号経路１２６に供給する。増圧電圧Ｖ１は、ＶＤＤよりも高い。また、増圧電圧Ｖ１は、アクティブモードの間、Ｃ＿ＬＯＡＤ１４６とＲ＿ＬＯＡＤ１４８とに供給される。電圧源１３２は、電圧Ｖ２をＶ２信号経路１３６に供給する。電圧Ｖ２は、増圧電圧Ｖ１よりも低い。また、電圧Ｖ２は、待機モードまたは自己リフレッシュモードの間、Ｃ＿ＬＯＡＤ１４６とＲ＿ＬＯＡＤ１４８に供給される。
【００１６】
スイッチＳ１  １２８およびスイッチＳ２  １３８は、電圧スイッチである。スイッチＳ１  １２８をＯＦＦ状態にすると、Ｖ１信号経路１２６の増圧電圧Ｖ１は、Ｖ＿ＬＯＡＤ信号経路１１２を通過できなくなる。スイッチＳ１  １２８をＯＮ状態にすると、Ｖ１信号経路１２６の増圧電圧Ｖ１は、Ｖ＿ＬＯＡＤ信号経路１１２を通過する。スイッチＳ２  １３８をＯＮ状態にすると、Ｖ２信号経路１３６の電圧Ｖ２は、Ｖ＿ＬＯＡＤ信号経路１１２を通過する。スイッチＳ１  １２８およびスイッチＳ２  １３８は、ホスト１０２、または、記憶回路１０６内の制御回路によって、制御されている。アクティブモードの間、スイッチＳ１  １２８はＯＮ状態であり、スイッチＳ２  １３８はＯＦＦ状態にある。待機モードまたは自己リフレッシュモードの間、スイッチＳ１  １２８はＯＦＦ状態であり、スイッチＳ２  １３８はＯＮ状態にある。
【００１７】
バッファ１４０は、ＣＯＮＴＲＯＬ信号経路１１０のＣＯＮＴＲＯＬ信号を受信して、ＶＣ信号経路１４２のＶＣ信号を供給する。ＣＯＮＴＲＯＬ信号は、アクティブモードの間、論理的に高く、待機モードまたは自己リフレッシュモードの間、論理的に低い。ＣＯＮＴＲＯＬ信号が論理的に高い場合、バッファ１４０は、ＶＣ電圧信号を供給して、Ｃ＿ＣＯＵＰＬＥ１４４を増圧電圧Ｖ１まで充電する。Ｃ＿ＣＯＵＰＬＥ１４４は、Ｖ＿ＬＯＡＤ信号経路１１２のＶ＿ＬＯＡＤ信号を増圧電圧Ｖ１まで上げる電荷結合コンデンサである。ＣＯＮＴＲＯＬ信号が論理的に低い場合、バッファ１４０は、ＶＣ電圧信号を供給せず、Ｃ＿ＣＯＵＰＬＥ１４４は放電する。
【００１８】
Ｃ＿ＣＯＵＰＬＥ１４４を用いない電圧の切り替えは、以下のように行われる。アクティブモードの間、スイッチＳ１  １２８はＯＮ状態であり、スイッチＳ２  １３８はＯＦＦ状態である。Ｖ＿ＬＯＡＤは増圧電圧Ｖ１である。待機モードまたは自己リフレッシュモードの間、スイッチＳ１  １２８はＯＦＦ状態であり、スイッチＳ２  １３８はＯＮ状態であり、Ｖ＿ＬＯＡＤは低電圧Ｖ２である。Ｃ＿ＣＯＵＰＬＥ１４４を用いず、Ｖ＿ＬＯＡＤを低電圧Ｖ２から増圧電圧Ｖ１に変えるために用いられる電荷Ｑ＿ＬＯＡＤを、次のように定義する。
方程式Ｉ
Ｑ＿ＬＯＡＤ＝（Ｖ１−Ｖ２）×Ｃ＿ＬＯＡＤ
効率が５０％未満であるチャージポンプ１２２を用いて、該チャージポンプ１２２に外部から供給される電荷Ｑ＿ＳＵＰＰＬＹを、次のように定義する。
方程式ＩＩ
Ｑ＿ＳＵＰＰＬＹ＞２×Ｑ＿ＬＯＡＤ
したがって、Ｃ＿ＣＯＵＰＬＥ１４４を用いずに、実際に負荷に用いられる電流よりも多くの電流がチャージポンプ１２２に供給される。
【００１９】
また、Ｃ＿ＣＯＵＰＬＥ１４４を用いた電圧の切り替えは、以下のように行われる。待機モードの間、スイッチＳ２  １３８はＯＮ状態であり、スイッチＳ１  １２８はＯＦＦ状態であり、Ｖ＿ＬＯＡＤは低電圧Ｖ２であり、ＶＣはＶＳＳまたはゼロ電圧である。低電圧Ｖ２から増圧電圧Ｖ１への切り替えは、スイッチＳ２  １３８をＯＦＦ状態にし、ＶＣを高レベル（ＶＣ＿ｈｉｇｈ）（例えば、ＶＤＤ）に上げ、次に、スイッチＳ１  １２８をＯＮ状態にすることによって行われる。Ｃ＿ＣＯＵＰＬＥ１４４は、結合電荷Ｑ＿ＣＯＵＰＬＥがＱ＿ＬＯＡＤであるように選択される。したがって、Ｃ＿ＣＯＵＰＬＥは次のように定義される。
方程式ＩＩＩ
Ｃ＿ＣＯＵＰＬＥ＝Ｃ＿ＬＯＡＤ×（Ｖ１−Ｖ２）／（ＶＣ＿ｈｉｇｈ−（Ｖ１−Ｖ２））
Ｑ＿ＣＯＵＰＬＥがＱ＿ＬＯＡＤであるので、低電圧Ｖ２から増圧電圧Ｖ１に切り替える間、チャージポンプ１２２からの電流を用いない。バッファ１４０およびＣ＿ＣＯＵＰＬＥ１４４の電流効率がほぼ１００％なので、低電圧Ｖ２から増圧電圧Ｖ１への切り替え工程の間に、およそＱ＿ＬＯＡＤの電荷が保存される。逆の工程が、増圧電圧Ｖ１から低電圧Ｖ２に切り替える工程である。しかし、電流は、通常、この方向には保存されない。なぜなら、低電圧Ｖ２は、通常、電源、または、電圧発生器から生じた電圧だからである。
【００２０】
図３は、静電結合支援型電圧スイッチ１０８を待機モードまたは自己リフレッシュモードからアクティブモードに切り替える方法の一実施形態を示す流れ図２００である。２０２では、待機モード時に、スイッチＳ２  １３８はＯＮ状態であり、スイッチＳ１  １２８はＯＦＦ状態であり、Ｖ＿ＬＯＡＤは低電圧Ｖ２であり、ＶＣはＶＳＳである。２０４では、スイッチＳ２  １３８はＯＦＦ状態である。２０６では、論理的に高いＣＯＮＴＲＯＬ信号が、バッファ１４０を駆動し、これにより、ＶＣを供給してＣ＿ＣＯＵＰＬＥ１４４をＶＤＤまで充電する。２０８では、スイッチＳ１  １２８はＯＮ状態である。２１０では、アクティブモード時に、スイッチＳ２  １３８はＯＦＦ状態であり、スイッチＳ１  １２８はＯＮ状態であり、Ｖ＿ＬＯＡＤは増圧電圧Ｖ１であり、ＶＣはＶＤＤである。
【００２１】
図４は、静電結合支援型電圧スイッチ１０８をアクティブモードから待機モードまたは自己リフレッシュモードに切り替える方法の一実施形態を示す流れ図２２０である。２２２では、アクティブモード時に、スイッチＳ２  １３８はＯＦＦ状態であり、スイッチＳ１  １２８はＯＮ状態であり、Ｖ＿ＬＯＡＤは増圧電圧Ｖ１であり、ＶＣはＶＤＤである。２２４では、スイッチＳ１  １２８はＯＦＦ状態である。２２６では、論理的に低いＣＯＮＴＲＯＬ信号が、Ｃ＿ＣＯＵＰＬＥ１４４を放電してＶＳＳまで下げる。２２８では、スイッチＳ２  １３８はＯＮ状態である。２３０では、待機モード時に、スイッチＳ２  １３８はＯＮ状態であり、スイッチＳ１  １２８はＯＦＦ状態であり、Ｖ＿ＬＯＡＤは低電圧Ｖ２であり、ＶＣはＶＳＳである。
【００２２】
本発明の実施形態は、記憶回路を低電圧からより高い増圧電圧への切り替えに用いられる電流を低減するための、静電結合支援型電圧切り替え（capacitive coupling assisted voltage switching）を提示する。切り替えを行ってチャージポンプから負荷を供給する前に、結合コンデンサを充電して負荷の電圧を上げることにより、電力が保存される。
【図面の簡単な説明】
【００２３】
【図１】電子デバイスの一実施形態を示すブロック図である。
【図２】負荷に結合された静電結合支援型電圧スイッチの一実施形態を示す図である。
【図３】待機モードまたは自己リフレッシュモードからアクティブモードに、静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
【図４】アクティブモードから待機モードまたは自己リフレッシュモードに静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
【符号の説明】
【００２４】
１００  電子システム
１０２  ホスト
１０４  記憶通信路
１０６  記憶回路
１０８  静電結合支援型電圧スイッチ
１１０  ＣＯＮＴＲＯＬ信号経路
１１２  Ｖ＿ＬＯＡＤ信号経路
１２０  第１電圧（ＶＤＤ）
１２２  チャージポンプ
１２４  第２電圧（ＶＳＳ）
１２６  Ｖ１信号経路
１２８  スイッチＳ１
１３０  第３電圧
１３２  電圧源
１３４  第４電圧
１３６  Ｖ２信号経路
１３８  スイッチＳ２
１４０  バッファ
１４２  ＶＣ信号経路
１４４  Ｃ＿ＣＯＵＰＬＥ
１４６  Ｃ＿ＬＯＡＤ
１４８  Ｒ＿ＬＯＡＤ
１５０  共通のアース
１５２  信号経路
【図１】
2007110892.tif 000003
【図２】
2007110892.tif 000004
【図３】
2007110892.tif 000005
【図４】
2007110892.tif 000006