(57)【要約】【課題】支持体を用いた半導体装置の製造方法において、製造工程を複雑化させることなく、信頼性及び歩留まりの向上を図る。【解決手段】レジスト層や保護層２０をマスクとして第２の絶縁膜９，半導体基板１，第１の絶縁膜２，及びパッシベーション膜４を順にエッチングして除去する。このエッチングにより、接着層５が当該開口部２１内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、図１０に示すように、開口部２１を介して溶解剤２５（例えばアルコールやアセトン）を当該露出された接着層５に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体６を剥離除去する。【選択図】図１０
2007180395.tif 000002
【特許請求の範囲】
【請求項１】
その表面上にパッド電極が形成された半導体基板を準備し、
前記半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板にビアホールを形成する工程と、
前記ビアホール中に前記パッド電極と電気的に接続された貫通電極を形成する工程と、
前記貫通電極を含めた前記半導体基板の裏面上を被覆する保護層を形成する工程と、
前記半導体基板を一部除去し、前記接着層を一部露出させる工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記支持体を貼り付ける工程の前に、
前記パッド電極上に、他の半導体装置の電極と接続するための電極接続層を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記電極接続層は、少なくともニッケル，金,バナジウム，チタン，銅，タンタル，モリブデンのいずれかを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記支持体を貼り付ける工程の後に、前記半導体基板の裏面を研削する工程を有することを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記支持体には、前記溶解剤を供給する経路が形成されていないことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記支持体は剛性の基板であることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記半導体基板の裏面に前記貫通電極と電気的に接続された導電端子を形成する工程を有することを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記ビアホールは前記半導体基板を貫通していることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記接着層を一部露出させる工程は、前記保護層をマスクとして用いることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板を一部除去し、前記半導体基板の裏面から前記接着層を露出させる開口部を形成する工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１１】
絶縁膜を介してパッド電極が形成された半導体基板を準備し、
前記半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板及び前記絶縁膜を除去して、前記パッド電極を露出させる工程と、
前記露出されたパッド電極と電気的に接続された配線層を形成する工程と、
前記配線層を含めた前記半導体基板の裏面を被覆する保護膜を形成する工程と、
前記半導体基板を一部除去し、前記接着層を一部露出させる工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、支持体を用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、実装密度を高めるために半導体チップの薄型化，小型化が要求されており、この要求を満たすためにもシリコン等の半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるため搬送が不可能になってしまう。そこで、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼りつけ、支持体の貼り付けられていない面をグラインダー等で研削することで薄型化することが一般的に行われている。
【０００３】
図１５，１６は、従来の半導体装置の製造方法における支持体の剥離除去の工程の概略を示す断面図である。図１５に示すように、シリコン等から成る半導体基板１００の表面にはアルミニウム等から成るパッド電極１０１がシリコン酸化膜等の第１の絶縁膜１０２を介して形成されている。また、パッド電極１０１の一部上はシリコン窒化膜等のパッシベーション膜１０３で被覆されている。さらに、半導体基板１００の表面には、支持体としてのガラス基板１０４が接着層１０５を介して貼り付けられている。ここで、ガラス基板１０４には接着層１０５の溶解剤を供給するための貫通穴１０６が複数形成されているものとする。なお、ガラス基板１０４や金属や樹脂等から成る剛性の基板の代わりにフィルム状の保護テープを支持体として用いることもできる。
【０００４】
また、半導体基板１００を貫通し、その裏面からパッド電極１０１に到達するビアホール１０７が形成されている。このビアホール１０７の側壁及び半導体基板１００の裏面にはシリコン酸化膜等の第２の絶縁膜１０８が形成されている。
【０００５】
さらに、ビアホール１０７の中にはパッド電極１０１と電気的に接続されたバリア層１０９及び貫通電極１１０が形成され、半導体基板１００の裏面には、当該貫通電極１１０と繋がった配線層１１１が延在している。そして、第２の絶縁膜１０８，配線層１１１，貫通電極１１０を被覆してソルダーレジスト等から成る保護層１１２が形成され、保護層１１２の所定領域は開口し当該開口部にボール状の導電端子１１３が形成されている。
【０００６】
そして、図１６に示すように、半導体基板１００の裏面にダイシングテープ１１５を貼り付け、貫通穴１０６から接着層１０５の溶解剤（例えばアルコールやアセトン）を供給し、ガラス基板１０４を剥離除去する。その後、ダイシングブレードやレーザーを用いてダイシングラインＤＬに沿ってカットすることで個々の半導体チップに分割する。
【０００７】
また、ガラス基板１０４の替わりにフィルム状の保護テープを用いた場合には、ダイシング後、例えば粘着テープを用いて引き剥がすようにして保護テープ（支持体）を剥離させていた（特許文献２の図７等参照）。
【０００８】
上述した技術は、以下の特許文献に記載されている。
【特許文献１】特許公開２００５−１９１５５０号公報
【特許文献２】特許公開２００２−２７０６７６号公報
【特許文献３】特許公開２００１−１８５５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の半導体装置の製造方法では、支持体としてのガラス基板１０４に、接着層１０５の溶解剤が供給できる経路としての微細な貫通穴１０６や溝等を形成させていたため、製造工程が複雑になりコスト高になるという問題があった。また、このように溶解剤供給経路が形成された支持体を用いると、当該経路が形成された箇所からアウトガスの発生や腐食物質の浸入等、半導体装置の製造プロセスに悪影響を及ぼす場合がある。
【００１０】
また、貫通穴１０６や溝といった溶解剤供給経路が形成されたガラスや石英やセラミック，金属，樹脂等の剛性の支持体の替わりにフィルム状の保護テープを支持体として用いることもできるが、従来の保護テープの剥がし方法では、保護テープを剥離させる際に薄型化された半導体装置に機械的欠陥が生じるという問題があった。さらにまた、保護テープを支持体として用いた場合には製造プロセスにおいて保護テープの耐熱性を考慮しなければならないという問題もあった。
【００１１】
そこで、本発明は支持体を用いた半導体装置の製造工程を簡素化し、製造コストの低減，信頼性及び歩留まりを向上させることを目的とする。さらに、半導体装置の薄型化・小型化に適した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、その表面上にパッド電極が形成された半導体基板を準備し、前記半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、前記半導体基板にビアホールを形成する工程と、前記ビアホール中に前記パッド電極と電気的に接続された貫通電極を形成する工程と、前記貫通電極を含めた前記半導体基板の裏面上を被覆する保護層を形成する工程と、前記半導体基板を一部除去し、前記接着層を一部露出させる工程と、前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする。
【００１３】
また、本発明の半導体装置の製造方法は、前記支持体を貼り付ける工程の前に、前記パッド電極上に、他の半導体装置の電極と接続するための電極接続層を形成する工程を有することを特徴とする。
【００１４】
また、本発明の前記支持体は、前記溶解剤を供給できる経路が形成されていないことを特徴とする。
【００１５】
また、本発明の半導体装置の製造方法は、半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、前記半導体基板を一部除去し、前記半導体基板の裏面から前記接着層を露出させる開口部を形成する工程と、前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、絶縁膜を介してパッド電極が形成された半導体基板を準備し、前記半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、前記半導体基板及び前記絶縁膜を除去して、前記パッド電極を露出させる工程と、前記露出されたパッド電極と電気的に接続された配線層を形成する工程と、前記配線層を含めた前記半導体基板の裏面を被覆する保護膜を形成する工程と、前記半導体基板を一部除去し、前記接着層を一部露出させる工程と、前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、貫通穴や溝等の溶解剤供給経路を形成した支持体を用いる必要がないため製造工程が簡略化され、コストを削減することができるとともに、当該溶解剤供給経路の存在に起因するアウトガスの発生や腐食物質の浸入といった影響を防止することができる。
【００１８】
また、支持体を貼り付ける工程の前に、パッド電極上に他の半導体装置の電極と接続するための電極接続層を形成する工程を備えた場合には、高性能で信頼性及び歩留まりの高い積層用の半導体装置を製造することができる。また、個々の半導体チップに分離した後に積層させることが容易となり作業性が向上する。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の第１の実施形態について図面を参照しながら説明する。図１〜図１０はそれぞれ製造工程順に示した断面図である。
【００２０】
まず、図１に示すように、その表面に不図示の電子デバイス（例えば、ＣＣＤや赤外線センサー等の受光素子や発光素子）が形成された半導体基板１を準備する。半導体基板１は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板１の表面に第１の絶縁膜２（例えば、熱酸化法やＣＶＤ法によって形成されたシリコン酸化膜やＢＰＳＧ膜）を例えば２μｍの膜厚に形成する。
【００２１】
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜２上にパッド電極３を例えば１μｍの膜厚に形成する。パッド電極３は半導体基板１上の電子デバイスやその周辺素子と電気的に接続されている。
【００２２】
次に、半導体基板１の表面にパッド電極３の一部上を被覆するパッシベーション膜４（例えば、ＣＶＤ法によって形成されたシリコン窒化膜）を形成する。なお、第１の絶縁膜２及びパッシベーション膜４は、個々の半導体チップの境界上には形成させなくてもよいが、後述するようにストッパ層として用いる観点から境界上に形成させていてもよい。
【００２３】
次に、パッド電極３を含む半導体基板１の表面上に、エポキシ樹脂，レジスト，アクリル等の接着層５を介して支持体６を貼り合わせる。支持体６は、例えばフィルム状の保護テープでもよいが、ガラスや石英，セラミック，プラスチック，金属，樹脂等の剛性のある基板であることが、薄型化される半導体基板１を強固に支え、人手によらない搬送の自動化をする上で好ましい。なお、支持体６に接着層５の溶解剤を供給するための経路（貫通穴や溝等）を加工形成する必要はない。支持体６は、半導体基板１を支持すると共にその表面を保護する機能を有するものである。
【００２４】
次に、半導体基板１の裏面に対して裏面研削装置（グラインダーやエッチング装置）を用いてバッググラインドを行い、半導体基板１の厚さを所定の厚さ（例えば、５０〜２０μｍ程度）に研削する。
【００２５】
次に、図２に示すように、半導体基板１の裏面上に選択的にレジスト層７を形成する。レジスト層７は、半導体基板１の裏面のうちパッド電極３に対応する位置に開口部を有している。次に、このレジスト層７をマスクとして半導体基板１をエッチングする。このエッチングにより、パッド電極３に対応する位置の半導体基板１を当該裏面から表面に至って貫通するビアホール８が形成される。ビアホール８の底部では第１の絶縁膜２が露出される。さらに、レジスト層７をマスクとしてエッチングを行い、当該露出された第１の絶縁膜２を除去する。なお、この第１の絶縁膜２のエッチング工程は、この段階では行わずに他のエッチング工程と同時に行われてもよい。
【００２６】
なお、図示はしないが、ビアホール８は半導体基板１を当該裏面から表面に至って貫通していなくてもよく、半導体基板１の途中にその底部があってもよい。
【００２７】
次に、レジスト層７を除去した後、図３に示すようにビアホール８内を含む半導体基板１の裏面の全面に第2の絶縁膜９（例えば、ＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜）を形成する。
【００２８】
次に、図４に示すように第２の絶縁膜９上にレジスト層１０を形成する。次に、図５に示すようにレジスト層１０をマスクとしてビアホール８の底部の第２の絶縁膜９をエッチングして除去する。なお、第２の絶縁膜９が半導体基板１の裏面が一番厚く、ビアホール８内の側壁、底部に向かうにしたがって薄く形成される傾向を利用して、マスクなしで当該エッチングを行うこともできる。マスクなしでエッチングすることで製造プロセスの合理化を図ることができる。
【００２９】
次に、図６に示すように、ビアホール８を含む半導体基板１の裏面の第２の絶縁膜９上にバリア層１５を形成する。さらに、バリア層１５上に不図示のシード層を形成する。ここで、上記バリア層１５は例えばチタン（Ｔｉ）層、酸化チタン（ＴｉＯ２）層、チタンナイトライド（ＴｉＮ）層、タンタルナイトライド（ＴａＮ）層等から成る。また、上記シード層は、後述する配線層１７をメッキ形成するための電極となるものであり、例えば銅（Ｃｕ）等の金属から成る。これらの層は、スパッタ法やメッキ法、その他の成膜方法によって形成される。
【００３０】
次に、ビアホール８内を含むバリア層１５及び不図示のシード層上に、例えば電解メッキ法によって銅（Ｃｕ）から成る貫通電極１６及びこれと連続して接続された配線層１７を形成する。貫通電極１６及び配線層１７は、バリア層１５及び不図示のシード層を介してビアホール８の底部で露出するパッド電極３と電気的に接続される。
【００３１】
なお、貫通電極１６はビアホール８内に完全に充填されていなくてもよく、図１４に示すように不完全に充填されていてもよい。かかる構成によれば、貫通電極１６及び配線層１７の形成に必要な導電材料を節約するとともに、完全に充填された場合に比して貫通電極１６，配線層１７を短時間で形成することできるためスループットが上昇する利点がある。
【００３２】
次に、図７に示すように、半導体基板１の裏面の配線層１７上に配線パターン形成用のレジスト層１８を選択的に形成する。次に、レジスト層１８をマスクとして不要な部分の配線層１７及びシード層をエッチングして除去する。このエッチングにより、配線層１７が所定の配線パターンにパターニングされる。続いて、配線層１７をマスクとして半導体基板１の裏面に形成されたバリア層１５を選択的にエッチングして除去する。
【００３３】
なお、バリア層１５，貫通電極１６，配線層１７の形成は上記工程に限られない。例えば、半導体基板１の裏面上のうちバリア層１５や配線層１７を形成させない領域にレジスト層等を形成させ、その後このレジスト層等で被覆されていない領域にバリア層１５や配線層１７等を形成させることでそのパターニングをしてもよい。かかる工程ではレジスト層１８は不要である。
【００３４】
次に、図８に示すように、半導体基板１の裏面上に例えばソルダーレジストのような有機材料やシリコン窒化膜などの無機材料から成る保護層２０をダイシングラインに対応する位置に開口部２１が設けられるように選択的に形成する。なお、開口部２１はこの時点で形成せずに、後述するレジスト層２３をマスクとしたエッチングの際に形成してもよい。また、保護層２０のうち、導電端子形成領域を開口させ、当該開口で露出する配線層１７上にニッケル及び金から成る層を形成した後にハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることでボール状の導電端子２２を形成する。なお、導電端子２２の形成方法は、ディスペンサを用いてハンダやボール状端子等を塗布するいわゆるディスペンス法（塗布法）や電解メッキ法等で形成することもできる。
【００３５】
次に、図９に示すように、半導体基板１を一部除去し接着層５を一部露出させる。具体的には例えば、半導体基板１の裏面上にレジスト層２３を形成させ、これをマスクとして第２の絶縁膜９，半導体基板１，第１の絶縁膜２，及びパッシベーション膜４を順にエッチングして除去する。なお、レジスト層２３をマスクとして用いずに、保護層２０に開口部２１を設け、これをマスクとして当該エッチングをすることもできる。このエッチングにより、接着層５が当該開口部２１内において一部露出される。
【００３６】
なお、この後レジスト層２３を除去するが、接着層５が露出されていた場合、レジスト層２３と接着層５の材料の関係によっては、レジスト層２３を除去する際に接着層５も同時に除去されてしまう。そこで、レジスト層２３を除去する際に接着層５が同時に除去されることを防止する観点から、レジスト層２３をマスクとしたエッチングの際には第１の絶縁膜２，パッシベーション膜４をエッチングせずに残し、レジスト層２３を除去する際に接着層５を保護するストッパ層として用いることができる。この場合は、レジスト層２３を除去した後に例えばウェットエッチング等の方法で第１の絶縁膜２及びパッシベーション膜４を除去することで、接着層５を一部露出させる。  
【００３７】
なお、この時点で多数の半導体装置は個々の半導体チップに分割されるため、半導体装置の個片化や分離をするためのダイシング工程の際に必要であったダイシングテープやダイシングブレード，レーザー等の設備が不要となり、製造工程が簡略化され、コストを低減できる。
【００３８】
また、本実施形態では、ダイシングブレードを用いる場合に比して開口の側壁（切断面）が機械的応力を受けないので、ダメージが少なく、切断面を滑らかに形成できるという利点やクラック，チッピングを防止できる利点がある。従って、ダイシング工程の際に生じていた機械的欠陥を防止でき、信頼性及び歩留まりの高い半導体装置を製造することができる。さらにまた、ダイシングブレードの圧力やカットスピード等についての制御を行う必要がなくなり、製造工程が簡略化される。
【００３９】
なお、ダイシングブレードやレーザーによって個片化する場合には、レジスト層２３を形成するためのフォトリソ工程は不要である。
【００４０】
次に、図１０に示すように、開口部２１を介して溶解剤２５（例えばアルコールやアセトン）を当該露出された接着層５に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体６を剥離除去する。なお、支持体６は回収し再利用することも可能である。
【００４１】
このように接着層５に対して直接溶解剤２５を供給して支持体６を剥離させることで、支持体６の剥離の際の負荷を少なくし、半導体装置に機械的欠陥が生じるという問題を低減させることができる。
【００４２】
以上の工程によって、半導体基板１の表面に形成されたパッド電極３からその裏面に設けられた導電端子２２に至るまでの配線がなされたチップサイズパッケージ型の半導体装置が完成する。この半導体装置を電子機器に組み込む際には、導電端子２２を回路基板上の配線パターンに実装することで外部回路と電気的に接続される。
【００４３】
また、以上の工程によって製造された半導体装置を他の半導体装置と積層させる用途で用いる場合には、その後半導体基板１の裏面に形成された電子デバイス等の素子を保護テープ等で保護しながら、パッド電極３上にニッケル（Ｎｉ）及び金（Ａｕ）等から成る電極接続層３０を形成させる。そして、図１１に示すように電極接続層３０を介して一方の半導体装置のパッド電極３と他の半導体装置の導電端子２２を接続させる。電極接続層３０が必要なのは、アルミニウム等から成るパッド電極３とハンダ等から成る導電端子２２は接合しにくいという理由や、積層の際に導電端子２２の材料がパッド電極３側に流入してくることを保護するという理由による。なお、図１１においては半導体基板１の裏面に配線層１７が延在されていない構成を示している。
【００４４】
次に本発明の第２の実施形態について図面を参照しながら説明する。第１の実施形態に係る半導体装置の製造方法において、完成した半導体装置を積層用として用いる場合には、既述のとおり完成後に積層に必要な電極接続層３０を形成させることが一般的である。しかしながら、半導体基板１は既に薄型化されているため、ハンドリング等の搬送の際に機械的欠陥が生じる可能性が高いという問題がある。また、半導体基板１表面のパッド電極３上にのみの加工であるため、当該加工の際に他の表面を保護する必要があるため製造工程が複雑化し、製造コストが増大する。
【００４５】
そこで、本発明の第２の実施形態では、第１の実施形態の製造工程に加えて、さらに積層用の半導体装置の製造方法に適した製造工程を採用している。以下、詳細に説明する。なお、第１の実施形態と同様の構成については同一符号を用いており、その説明を簡略するか省略する。
【００４６】
まず、図１２に示すように、その表面に不図示の電子デバイスが形成された半導体基板１を準備する。そして、半導体基板１の表面に第１の絶縁膜２を形成する。次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のホトレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜２上にパッド電極３を形成する。パッド電極３は半導体基板１上の電子デバイスやその周辺素子と電気的に接続されている。次に、半導体基板１の表面にパッド電極３の一部上を被覆するパッシベーション膜４を形成する。なお、パッシベーション膜４上に、腐食対策等の観点からさらにポリイミド等の有機樹脂からなる絶縁膜を保護膜として形成させてもよい。
【００４７】
次に、図１３に示すように、パッド電極３上に電極接続層３０を形成する。電極接続層３０は、例えばニッケル（Ｎｉ）層３１と金（Ａｕ）層３２をこの順にして積層した層であり、ホトレジスト層をマスクとしてこれらの金属を順次スパッタリングし、その後ホトレジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。なお、電極接続層３０の材質は、導電端子２２の材質に応じて適宜変更することができる。つまり、ニッケル層３１と金層３２以外にチタン（Ｔｉ）層，タングステン（Ｗ）層，銅（Ｃｕ）層，スズ（Ｓｎ）層，バナジウム（Ｖ）層，ニッケルバナジウム（ＮｉＶ）層，モリブテン（Ｍｏ）層，タンタル（Ｔａ）層等で構成されていてもよく、パッド電極３と導電端子２２の電気的な接続を介在し、パッド電極３を保護する機能を有するのであればその材質は特に限定されず、それらの単層あるいは積層であってもよい。積層構造の例としては、ニッケル層／金層，チタン層／ニッケル層／銅層，チタン層／ニッケル層／金層，チタン層／ニッケルバナジウム層／銅層等である。
【００４８】
次に、半導体基板１の表面上に、エポキシ樹脂等の接着層５を介して支持体６を貼りあわせる。以後の工程は、既述した第１の実施形態と同様であるため説明を省略する。
【００４９】
本発明の第２の実施形態によれば、第１の実施形態で得られた効果に加えて主として以下の効果を有する。すなわち、支持体４を貼り付ける前であって、半導体基板１を薄型化する前に電極接続層３０を形成しているため、その形成工程においてハンドリング等の搬送が容易であり、機械的欠陥が防止される。
【００５０】
また、半導体基板１の裏面に配線層１７や導電端子２２等が形成される前の加工であるため、裏面の特別な保護が不要となり、製造工程が簡略化される。また、半導体装置の完成と同時に積層が可能な状態となるため作業性、効率がよい。さらにまた、パッド電極４に至る貫通電極１６の形成に際して、電極接続層３０はパッド電極４を半導体基板１の表面側から補強部材としても機能しているため、貫通電極１６の形成時にパッド電極４の抜けや破れ，撓み等の問題を防止できるという利点もある。
【００５１】
なお、以上の実施形態では、ボール状の導電端子２２を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置について説明したが、本発明は導電端子を有さないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型，ＣＳＰ型，フリップチップ型の半導体装置に適用するものであっても構わない。
【００５２】
また、以上の実施形態ではいわゆる貫通電極型の半導体装置について説明したが、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で変更が可能であることは言うまでも無く、支持体を用いた半導体装置の製造方法に広く適用できるものである。
【図面の簡単な説明】
【００５３】
【図１】本発明の第1の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２】本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１３】本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１４】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１５】従来の半導体装置の製造方法を説明する断面図である。
【図１６】従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００５４】
１  半導体基板    ２  第１の絶縁膜    ３  パッド電極    
４  パッシベーション膜    ５  接着層    ６  支持体    ７  レジスト層
８  ビアホール    ９  第2の絶縁膜    １０  レジスト層    
１５  バリア層    １６  貫通電極    １７  配線層
１８  レジスト層    ２０  保護層    ２１  開口部    ２２  導電端子
２３  レジスト層    ２５  溶解剤    ３０  電極接続層    ３１  ニッケル層
３２  金層    １００  半導体基板    １０１  パッド電極    
１０２  第１の絶縁膜    １０３  パッシベーション膜    １０４  ガラス基板
１０５  接着層    １０６  貫通穴    １０７  ビアホール    
１０８  第２の絶縁膜    １０９  バリア層    １１０  貫通電極    
１１１  配線層    １１２  保護層    １１３  導電端子
１１５  ダイシングテープ    ＤＬ  ダイシングライン
【図１】
2007180395.tif 000003
【図２】
2007180395.tif 000004
【図３】
2007180395.tif 000005
【図４】
2007180395.tif 000006
【図５】
2007180395.tif 000007
【図６】
2007180395.tif 000008
【図７】
2007180395.tif 000009
【図８】
2007180395.tif 000010
【図９】
2007180395.tif 000011
【図１０】
2007180395.tif 000012
【図１１】
2007180395.tif 000013
【図１２】
2007180395.tif 000014
【図１３】
2007180395.tif 000015
【図１４】
2007180395.tif 000016
【図１５】
2007180395.tif 000017
【図１６】
2007180395.tif 000018