(57)【要約】【課題】集積回路チップの出力端子の数を減らすことができる表示装置の駆動装置を提供する。【解決手段】第１及び第２信号レベルを有する第１及び第２制御信号を第３乃至第５信号レベルを有する一つの合成信号に合成して一つの出力端子を通じて出力する信号制御手段６１０と、信号制御手段６１０からの合成信号を第１制御信号と第２制御信号とに分離する信号抽出手段４１０，５１０と、信号抽出手段４１０，５１０からの第１制御信号に基づいてゲート信号を出力するゲート駆動手段４２０と、信号抽出手段４１０，５１０からの第２制御信号に基づいてデータ信号を出力するデータ駆動手段５２０と、を含む。【選択図】図３
2007034302.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２信号レベルを各々有する第１及び第２制御信号を第３乃至第５信号レベルを有する一つの合成信号に合成して一つの出力端子を通じて出力する信号処理手段と、
前記信号処理手段からの前記合成信号を前記第１制御信号と前記第２制御信号とに分離する信号抽出手段と、
前記信号抽出手段からの前記第１制御信号に基づいてゲート信号を出力するゲート駆動手段と、
前記信号抽出手段からの前記第２制御信号に基づいてデータ信号を出力するデータ駆動手段と、
を含むことを特徴とする表示装置の駆動装置。
【請求項２】
前記第１制御信号と前記第２制御信号との信号レベルの組み合わせによって前記合成信号が生成されることを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項３】
前記合成信号の前記第３乃至第５信号レベルのうちの一の信号レベルに対応して、前記第１制御信号と前記第２制御信号とは同じ信号レベルを有することを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項４】
前記第３乃至第５信号レベルは、各々ハイ、ミドル、及びローレベルであって、
前記合成信号がミドルレベルの場合、前記第１制御信号と前記第２制御信号とは同じ信号レベルを有することを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項５】
前記第１及び第２制御信号が前記第１信号レベルの場合、前記合成信号は前記第３信号レベルを有し、
前記第１制御信号が前記第１信号レベル、かつ前記第２制御信号が前記第２信号レベルの場合、前記合成信号は前記第４信号レベルを有し、
前記第１制御信号が前記第２信号レベル、かつ前記第２制御信号が前記第１信号レベルの場合、前記合成信号は前記第５信号レベルを有し、
前記第１及び第４信号レベルはローレベルであり、
前記第２及び第５信号レベルはハイレベルであり、
前記第３信号レベルはミドルレベルであることを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項６】
前記第１及び第２制御信号は、互いに異なる信号線を通じて前記ゲート駆動手段及び前記データ駆動手段に各々伝達されることを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項７】
前記信号抽出手段は、前記第１及び第２制御信号を各々抽出する第１及び第２信号抽出手段を含むことを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項８】
前記第１信号抽出手段は、少なくとも一つのＰＭＯＳトランジスタと複数のＮＭＯＳトランジスタとを含み、
前記ＮＭＯＳトランジスタの数は、前記ＰＭＯＳトランジスタの数よりも多いことを特徴とする請求項７に記載の表示装置の駆動装置。
【請求項９】
前記少なくとも一つのＰＭＯＳトランジスタと前記複数のＮＭＯＳトランジスタとは出力端子と入力端子とが順に連結されており、当該ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの制御端子は互いに連結されて前記合成信号を受信することを特徴とする請求項８に記載の表示装置の駆動装置。
【請求項１０】
前記第２信号抽出手段は、複数のＰＭＯＳトランジスタと少なくとも一つのＮＭＯＳトランジスタとを含み、
前記ＰＭＯＳトランジスタの数は、前記ＮＭＯＳトランジスタの数よりも多いことを特徴とする請求項７に記載の表示装置の駆動装置。
【請求項１１】
前記複数のＰＭＯＳトランジスタと前記少なくとも一つのＮＭＯＳトランジスタとは出力端子と入力端子とが順に連結されており、当該ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの制御端子は互いに連結されて前記合成信号を受信することを特徴とする請求項１０に記載の表示装置の駆動装置。
【請求項１２】
前記第１及び第２信号抽出手段のうち一方の信号抽出手段は、インバータを含むことを特徴とする請求項７に記載の表示装置の駆動装置。
【請求項１３】
前記第１制御信号は走査開始信号であり、前記第２制御信号は水平同期開始信号であることを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項１４】
２つの信号レベルを有する少なくとも３つの信号を少なくとも４つの信号レベルを有する一つの合成信号に合成する信号処理手段と、
前記信号処理手段からの前記合成信号を前記少なくとも３つの信号に分離する信号抽出手段と、
を含むことを特徴とする表示装置の駆動装置。
【請求項１５】
前記信号抽出手段は、複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタを含むことを特徴とする請求項１４に記載の表示装置の駆動装置。
【請求項１６】
前記信号抽出手段からの前記少なくとも３つの信号に基づいてデータ信号及びゲート信号を各々出力するデータ駆動手段及びゲート駆動手段をさらに含むことを特徴とする請求項１４に記載の表示装置の駆動装置。
【請求項１７】
第１及び第２信号レベルを各々有する第１及び第２制御信号を第３乃至第５信号レベルを有する一つの合成信号に合成して一つの出力端子を通じて出力する信号処理手段と、
前記信号処理手段からの前記合成信号を前記第１制御信号と前記第２制御信号とに分離する信号抽出手段と、
前記信号抽出手段からの前記第１制御信号に基づいてゲート信号を出力するゲート駆動手段と、
前記信号抽出手段からの前記第２制御信号に基づいてデータ信号を出力するデータ駆動手段と、
前記データ信号及びゲート信号に基づいて画像を表示する画像表示手段と、
を含むことを特徴とする表示装置。
【請求項１８】
前記第１制御信号は走査開始信号であり、前記第２制御信号は水平同期開始信号であることを特徴とする請求項１７に記載の表示装置。
【請求項１９】
２つの信号レベルを有する第１及び第２制御信号を３つの信号レベルを有する一つの合成信号に合成する段階と、
前記合成信号から前記第１及び第２制御信号を抽出する段階と、
前記抽出された第１制御信号に基づいてゲート信号を出力する段階と、
前記抽出された第２制御信号に基づいてデータ信号を出力する段階と、
を含むことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置ならびにその駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置（ＬＣＤ）は、画素電極及び共通電極が備えられた二つの表示板とその間に挟まれていて負の誘電率異方性を有する液晶層とを含む。画素電極は行列状に配列され、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に連結されて一行ずつ順にデータ電圧の印加を受ける。また、共通電極は表示板の全面に形成されて共通電圧の印加を受ける。画素電極、共通電極、及びそれらの間の液晶層は回路上の液晶キャパシタと見なされ、液晶キャパシタはこれに連結されたスイッチング素子と共に画素を構成する基本単位となる。
【０００３】
このような液晶表示装置では二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することにより所望の画像を得ることができる。この時、液晶層に一方向の電界が永らく印加されることによって発生する劣化現象を防止するため、フレーム毎、行毎、または画素毎に共通電圧に対するデータ電圧の極性を反転させ、共通電圧を基準にして正極信号と負極信号とを交互に印加する。
【０００４】
このような信号を供給して液晶表示装置を駆動する駆動装置は、少なくとも一つの集積回路チップからなり、液晶表示装置に装着されたり、駆動回路として液晶表示パネルに集積されたりする。ところが集積回路チップは出力端子の数が多くなればその大きさが大きくなるだけではなくコスト（価格）も高まる。したがって、集積回路チップの出力端子の数を減らす必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の技術的課題は、集積回路チップの出力端子の数を減らすことができる表示装置ならびにその駆動装置及び駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
上記の技術的課題を達成するため、本発明の一実施の形態による表示装置の駆動装置は、第１及び第２信号レベルを有する第１及び第２制御信号を第３乃至第５信号レベルを有する一つの合成信号に合成して一つの出力端子を通じて出力する信号処理手段と、前記信号処理手段からの前記合成信号を前記第１制御信号と前記第２制御信号とに分離する信号抽出手段と、前記信号抽出手段からの前記第１制御信号に基づいてゲート信号を出力するゲート駆動手段と、前記信号抽出手段からの前記第２制御信号に基づいてデータ信号を出力するデータ駆動手段と、を含む。
【０００７】
前記第１制御信号と前記第２制御信号との信号レベルの組み合わせによって前記合成信号が生成されることができる。
【０００８】
前記合成信号の前記第３乃至第５信号レベルのうちの一の信号レベルに対応して、前記第１制御信号と前記第２制御信号とは同じ信号レベルを有することができる。
【０００９】
前記第３乃至第５信号レベルは、各々ハイ、ミドル、及びローレベルであって、前記合成信号がミドルレベルの場合、前記第１制御信号と前記第２制御信号とは同じ信号レベルを有することができる。
【００１０】
前記第１及び第２制御信号が前記第１信号レベルの場合、前記合成信号は前記第３信号レベルを有し、前記第１制御信号が前記第１信号レベル、かつ前記第２制御信号が前記第２信号レベルの場合、前記合成信号は前記第４信号レベルを有し、前記第１制御信号が前記第２信号レベル、かつ前記第２制御信号が前記第１信号レベルの場合、前記合成信号は前記第５信号レベルを有し、前記第１及び第４信号レベルはローレベルであり、前記第２及び第５信号レベルはハイレベルであり、前記第３信号レベルはミドルレベルでありうる。
【００１１】
前記第１及び第２制御信号は、互いに異なる信号線を通じて前記ゲート駆動手段及び前記データ駆動手段に各々伝達されることができる。
【００１２】
前記信号抽出手段は、前記第１及び第２制御信号を各々抽出する第１及び第２信号抽出手段を含むことができる。
【００１３】
前記第１信号抽出手段は、少なくとも一つのＰＭＯＳトランジスタと複数のＮＭＯＳトランジスタとを含み、前記ＮＭＯＳトランジスタの数は、前記ＰＭＯＳトランジスタの数よりも多くなりうる。
【００１４】
前記少なくとも一つのＰＭＯＳトランジスタと前記複数のＮＭＯＳトランジスタとは出力端子と入力端子とが順に連結されており、当該ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの制御端子は互いに連結されて前記合成信号を受信する。
【００１５】
前記第２信号抽出手段は、複数のＰＭＯＳトランジスタと少なくとも一つのＮＭＯＳトランジスタとを含み、前記ＰＭＯＳトランジスタの数は、前記ＮＭＯＳトランジスタの数よりも多くなりうる。
【００１６】
前記複数のＰＭＯＳトランジスタと前記少なくとも一つのＮＭＯＳトランジスタとは出力端子と入力端子とが順に連結されており、当該ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの制御端子は互いに連結されて前記合成信号を受信する。
【００１７】
前記第１及び第２信号抽出手段のうち一方の信号抽出手段は、インバータを含むことができる。
【００１８】
前記第１制御信号は走査開始信号であり、前記第２制御信号は水平同期開始信号でありうる。
【００１９】
本発明の他の特徴による表示装置の駆動装置は、２つの信号レベルを有する少なくとも３つの信号を少なくとも４つの信号レベルを有する一つの合成信号に合成する信号処理手段と、前記信号処理手段からの前記合成信号を前記少なくとも３つの信号に分離する信号抽出手段と、を含む。
【００２０】
前記信号抽出手段は、複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタを含むことができる。
【００２１】
前記信号抽出手段からの前記少なくとも３つの信号に基づいてデータ電圧及びゲート信号を各々出力するデータ駆動手段及びゲート駆動手段をさらに含むことができる。
【００２２】
本発明の他の特徴による表示装置は、第１及び第２信号レベルを有する第１及び第２制御信号を第３乃至第５信号レベルを有する一つの合成信号に合成して一つの出力端子を通じて出力する信号処理手段と、前記信号処理手段からの前記合成信号を前記第１制御信号と前記第２制御信号とに分離する信号抽出手段と、前記信号抽出手段からの前記第１制御信号に基づいてゲート信号を出力するゲート駆動手段と、前記信号抽出手段からの前記第２制御信号に基づいてデータ信号を出力するデータ駆動手段と、前記データ信号及びゲート信号に基づいて画像を表示する画像表示手段と、を含む。
【００２３】
前記第１制御信号は走査開始信号であり、前記第２制御信号は水平同期開始信号でありうる。
【００２４】
本発明の他の特徴による表示装置の駆動方法は、２つの信号レベルを有する第１及び第２制御信号を３つの信号レベルを有する一つの合成信号に合成する段階と、前記合成信号から前記第１及び第２制御信号を抽出する段階と、前記抽出された第１制御信号に基づいてゲート信号を出力する段階と、前記抽出された第２制御信号に基づいてデータ信号を出力する段階と、を含む。
【発明の効果】
【００２５】
本発明によれば、集積回路チップを用いて、２つの信号を１つの信号に合成して出力し、これを当該駆動部で２つの信号に分離して使用することにより、集積回路チップの出力端子の数を減らすことができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付の図面を参照して本発明の実施の形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００２７】
図面では色々な層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体にわたって類似する部分には同一の参照符号を付けた。層、膜、領域、及び板などの部分が他の部分の“上”にあるという時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対にある部分が他の部分の“直上”にあるという時には間に他の部分がないことを意味する。
【００２８】
まず、図１及び図２を参照して、本発明の一実施の形態による液晶表示装置及びその駆動装置について詳細に説明する。
【００２９】
図１は、本発明の一実施の形態による液晶表示装置のブロック図であり、図２は、本発明の一実施の形態による液晶表示装置の一つの画素に対応する等価回路図である。
【００３０】
図１に示したように、本実施の形態による液晶表示装置は、液晶表示板組立体（画像表示手段）３００と、これと連結されたゲート駆動部４００及びデータ駆動部５００と、データ駆動部５００に連結された階調電圧生成部８００と、これらを制御する信号制御部６００と、を含む。
【００３１】
液晶表示板組立体３００は、等価回路と見なすと、複数の信号線（Ｇ１−Ｇｎ，Ｄ１−Ｄｍ）とこれに連結されて略行列状に配列された複数の画素（ＰＸ）とを含む。その反面、図２に示した構造では、液晶表示板組立体３００は互いに対向する下部表示板及び上部表示板１００，２００とその間に入っている液晶層３とを含む。
【００３２】
信号線（Ｇ１−Ｇｎ，Ｄ１−Ｄｍ）は、ゲート信号（“走査信号”とも言う）を伝達する複数のゲート線（Ｇ１−Ｇｎ）とデータ信号を伝達する複数のデータ線（Ｄ１−Ｄｍ）とを含む。複数のゲート線（Ｇ１−Ｇｎ）は略行方向に互いにほとんど平行に延びており、複数のデータ線（Ｄ１−Ｄｍ）は略列方向に互いにほとんど平行に延びている。
【００３３】
各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１，２，…，ｎ）ゲート線（Ｇｉ）とｊ番目（ｊ＝１，２，…，ｍ）データ線（Ｄｊ）とに連結された画素（ＰＸ）は信号線（Ｇｉ，Ｄｊ）に連結されたスイッチング素子（Ｑ）と、これに連結された液晶キャパシタ（ＣＬＣ）及びストレージキャパシタ（ＣＳＴ）とを含む。なお、ストレージキャパシタ（ＣＳＴ）は必要に応じて省略することができる。
【００３４】
スイッチング素子（Ｑ）は、下部表示板１００に備えられている薄膜トランジスタなどの３端子素子であって、その制御端子はゲート線（Ｇｉ）と連結されており、入力端子はデータ線（Ｄｊ）と連結されており、出力端子は液晶キャパシタ（ＣＬＣ）及びストレージキャパシタ（ＣＳＴ）と連結されている。
【００３５】
液晶キャパシタ（ＣＬＣ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０とを二つの端子とし、二つの電極１９１，２７０の間の液晶層３は誘電体としての役割を果たす。画素電極１９１はスイッチング素子（Ｑ）と連結され、共通電極２７０は上部表示板２００の前面に形成されて共通電圧Ｖｃｏｍの印加を受ける。図２に示した形態と異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、この場合には、二つの電極１９１，２７０のうち少なくとも一つの電極が線状または棒状に形成されることができる。
【００３６】
液晶キャパシタ（ＣＬＣ）の補助的な役割を果たすストレージキャパシタ（ＣＳＴ）は、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９１とが絶縁体を間に置いて重なって形成され、この別個の信号線には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタ（ＣＳＴ）は、画素電極１９１が絶縁体を媒介として真上の前段ゲート線と重なって形成されうる。
【００３７】
一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうちの一つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示したりするように（時間分割）して、これらの基本色の空間的、時間的な合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、及び青色などの三原色がある。図２は、空間分割の一例として、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に、基本色のうち一つの色を示す色フィルタ２３０を備えることを示している。図２とは異なって、色フィルタ２３０は、下部表示板１００の画素電極１９１の上または下に形成されることもできる。
【００３８】
なお、液晶表示板組立体３００の外側面には、光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。
【００３９】
再び図１を参照すると、階調電圧生成部８００は、画素（ＰＸ）の透過率と関連する複数の階調電圧を生成する。しかし、階調電圧生成部８００が全ての階調に対する階調電圧を直接生成せず、階調電圧を生成する基準となる階調基準電圧のみを生成して出力することもできる。ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ１−Ｇｎ）と連結され、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。
【００４０】
データ駆動部５００は液晶表示板組立体３００のデータ線（Ｄ１−Ｄｍ）に連結され、階調電圧生成部８００からの階調電圧を選択してこれをデータ信号としてデータ線（Ｄ１−Ｄｍ）に印加する。しかし、階調電圧生成部８００が全ての階調に対する電圧を全て提供するのでなく決められた数の基準階調電圧のみを提供する場合、データ駆動部５００は、基準階調電圧を分圧して全体階調に対応する階調電圧を生成し、この中からデータ信号を選択する。
【００４１】
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
【００４２】
このような各々の駆動装置（ゲート駆動部４００、データ駆動部５００、信号制御部６００、及び階調電圧生成部８００）は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（図示せず）上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着されたり、別途の印刷回路基板（図示せず）上に装着されたりする事も出来る。これとは異なって、これらの駆動装置（ゲート駆動部４００、データ駆動部５００、信号制御部６００、及び階調電圧生成部８００）が、信号線（Ｇ１−Ｇｎ，Ｄ１−Ｄｍ）及びスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積される事も出来る。また、駆動装置（ゲート駆動部４００、データ駆動部５００、信号制御部６００、及び階調電圧生成部８００）は、単一チップで集積でき、この場合、これらのうち少なくとも一つの駆動装置またはこれらをなす少なくとも一つの回路素子が単一チップの外側に位置されうる。
【００４３】
次に、このような液晶表示装置の動作について詳細に説明する。
【００４４】
信号制御部６００は、外部のグラフィック制御機（図示せず）から入力映像信号（Ｒ，Ｇ，Ｂ）及びその表示を制御する入力制御信号を受信する。入力映像信号（Ｒ，Ｇ，Ｂ）は各画素（ＰＸ）の輝度情報を含んでおり、輝度は決められた数、例えば、１０２４（＝２１０）、２５６（＝２８）、または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、及びデータイネーブル信号（ＤＥ）などがある。
【００４５】
信号制御部６００は、入力映像信号（Ｒ，Ｇ，Ｂ）及び入力制御信号に基づいて入力映像信号（Ｒ，Ｇ，Ｂ）を液晶表示板組立体３００及びデータ駆動部５００の動作条件に合うように適切に処理してゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に出力し、データ制御信号（ＣＯＮＴ２）と処理した映像信号（ＤＡＴ）とをデータ駆動部５００に出力する。
【００４６】
ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）とゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号とを含む。また、ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。
【００４７】
データ制御信号（ＣＯＮＴ２）は、一行の画素（ＰＸ）に対する映像データの伝送開始を知らせる水平同期開始信号（ＳＴＨ）とデータ線（Ｄ１−Ｄｍ）にデータ信号を印加するようにロード信号（ＬＯＡＤ）及びデータクロック信号（ＨＣＬＫ）を含む。また、データ制御信号（ＣＯＮＴ２）は、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下、“共通電圧に対するデータ信号の電圧極性”を略して“データ信号の極性”という）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。
【００４８】
信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は、一行の画素（ＰＸ）に対する映像データ（ＤＡＴ）を受信して、階調電圧生成部８００からの二つの階調電圧集合のうち一つの集合を選択し、選択した階調電圧集合の中で各映像データ（ＤＡＴ）に対応する階調電圧を選択することによってデジタル映像データ（ＤＡＴ）をアナログデータ電圧に変換した後、これをデータ線（Ｄ１−Ｄｍ）に印加する。
【００４９】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に応じてゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１−Ｇｎ）に印加し、このゲート線（Ｇ１−Ｇｎ）に連結されたスイッチング素子（Ｑ）をターンオンさせる。以下、データ線（Ｄ１−Ｄｍ）に印加されたデータ信号が、ターンオンになったスイッチング素子（Ｑ）を通じて画素（ＰＸ）に印加される。
【００５０】
画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）との差は液晶キャパシタ（ＣＬＣ）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異なるようにし、そのために液晶層３を通過する光の偏光が変化する。このような偏光の変化は液晶表示板組立体３００に付着された偏光子によって光の透過率の変化として現れる。
【００５１】
１水平周期［“１Ｈ”ともいって、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号（ＤＥ）の１周期と同一］を単位としてこのような過程を繰り返すことによって、全てのゲート線（Ｇ１−Ｇｎ）に対して順にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ信号を印加して１フレームの映像が表示される。
【００５２】
一つのフレームの終了後、次のフレームが始まって各画素（ＰＸ）に印加されるデータ信号の極性が直前フレームでの極性と反対になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（“フレーム反転”）。この時、一つのフレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通して流れるデータ信号の極性が変わったり（例：行反転、点反転）、一つの画素行に印加されるデータ信号の極性も互いに異なったりすることができる（例：点反転）。
【００５３】
次に、本発明の一実施の形態による液晶表示装置の駆動装置が集積回路チップを含んでいる場合、集積回路チップの出力端子の数を減らすことができる駆動装置について図３乃至図６を参照して詳細に説明する。
【００５４】
図３は本発明の一実施の形態による液晶表示装置の駆動装置のブロック図であり、図４は本発明の一実施の形態による液晶表示装置の駆動装置の駆動信号の波形図であり、図５は本発明の一実施の形態による第１信号抽出部の回路図であり、図６は本発明の一実施の形態による第２信号抽出部の回路図であり、図７は図５及び図６に示した駆動回路の入出力特性を示した波形図である。
【００５５】
図３に示したように、本実施の形態による液晶表示装置の駆動装置は、単一チップ（信号処理手段）６１０と、第１及び第２信号抽出部（第１及び第２信号抽出手段）４１０，５１０と、ゲートシフトレジスタ（ゲート駆動手段）４２０及びデータシフトレジスタ（データ駆動手段）５２０と、を含む。
【００５６】
単一チップ６１０は、前述した信号制御部６００、階調電圧生成部８００、データ駆動部５００、及びゲート駆動部４００のうちの一部の機能を含む集積回路チップからなっている。従って、単一チップ６１０は、外部装置から入力映像信号（Ｒ，Ｇ，Ｂ）及び入力制御信号（ＣＯＮＴ）を受信し、これらに基づいて入力映像信号（Ｒ，Ｇ，Ｂ）を液晶表示装置の動作条件に合うように適切に処理し、処理した映像信号（ＤＡＴ）をアナログデータ信号（Ｖｄ）に変換した後、データシフトレジスタ５２０に伝送する。単一チップ６１０は、デジタル映像信号（ＤＡＴ）をアナログデータ信号（Ｖｄ）に変換するデジタル−アナログ変換器（図示せず）を含む。
【００５７】
また、単一チップ６１０は、入力制御信号（ＣＯＮＴ）に基づいて走査開始信号（ＳＴＶ）と水平同期開始信号（ＳＴＨ）とを合成した合成信号（ＳＴＳ）を生成した後、これを一つの信号線を通じて第１及び第２信号抽出部４１０，５１０に出力し、走査開始信号（ＳＴＶ）を除いたゲート制御信号（ＣＯＮＴ１’）をゲートシフトレジスタ４２０に出力し、水平同期開始信号（ＳＴＨ）を除いたデータ制御信号（ＣＯＮＴ２’）をデータシフトレジスタ５２０に出力する。
【００５８】
合成信号（ＳＴＳ）は、３つの論理レベル（ＨＩＧＨ，ＭＩＤＤＬＥ，ＬＯＷ）を有して、走査開始信号（ＳＴＶ）及び水平同期開始信号（ＳＴＨ）は、２つの論理レベル（ＨＩＧＨ，ＬＯＷ）を有し、これらの関係は下記の表１のようになる。
【００５９】
【表１】
2007034302.tif 000003
【００６０】
図４に示したように、合成信号（ＳＴＳ）のハイ、ミドル、及びローレベル（ＨＩＧＨ，ＭＩＤＤＬＥ，ＬＯＷ）は、その電圧レベルが各々Ｈ１、ＭＤ、及びＬ１に対応して、例えば、ハイ、ミドル、及びローレベル（Ｈ１，ＭＤ，Ｌ１）は各々３Ｖ、０Ｖ、及び−３Ｖである。これと違って、走査開始信号（ＳＴＶ）及び水平同期開始信号（ＳＴＨ）のハイ及びローレベル（ＨＩＧＨ，ＬＯＷ）は、その電圧レベルが各々Ｈ２及びＬ２に対応して、例えば、ハイ及びローレベル（Ｈ２，Ｌ２）は各々８．５Ｖ及び０Ｖである。
【００６１】
第１信号抽出部４１０は、単一チップ６１０から合成信号（ＳＴＳ）を受けて、この信号から走査開始信号（ＳＴＶ）を抽出した後、ゲートシフトレジスタ４１０に伝送する。
【００６２】
図５に示したように、例えば、第１信号抽出部４１０は、一つのＰＭＯＳトランジスタ（ＱＰ）、複数のＮＭＯＳトランジスタ（ＱＮ）、及びインバータ（ＩＮＴ）を含む。ＰＭＯＳトランジスタ（ＱＰ）及び複数のＮＭＯＳトランジスタ（ＱＮ）は３端子スイッチング素子として出力端子と入力端子とが順に連結されており、ＰＭＯＳトランジスタ（ＱＰ）の入力端子は駆動電圧（Ｖｐ）に連結されており、複数のＮＭＯＳトランジスタ（ＱＮ）のうち端部に位置するＮＭＯＳトランジスタ（ＱＮ）の出力端子は接地電圧（Ｖｓ）に連結されている。そして、ＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）の制御端子は互いに連結されて、合成信号（ＳＴＳ）に連結されている。ＰＭＯＳトランジスタ（ＱＰ）とＮＭＯＳトランジスタ（ＱＮ）とが連結されている出力端子はインバータ（ＩＮＴ）に連結されており、インバータ（ＩＮＴ）の出力が走査開始信号（ＳＴＶ）になる。
【００６３】
図７に示したように、合成信号（ＳＴＳ）がハイレベル（Ｈ１）の場合、ＰＭＯＳトランジスタ（ＱＰ）はターンオフされ、ＮＭＯＳトランジスタ（ＱＮ）はターンオンされるため、出力端子電圧（Ｖｏｕｔ１）はローレベルになってインバータ（ＩＮＴ）の出力である走査開始信号（ＳＴＶ）はハイレベル（Ｈ２）になる。合成信号（ＳＴＳ）がローレベル（Ｌ１）の場合、ＰＭＯＳトランジスタ（ＱＰ）はターンオンされ、ＮＭＯＳトランジスタ（ＱＮ）はターンオフされるため、出力端子電圧（Ｖｏｕｔ１）はハイレベルになって走査開始信号（ＳＴＶ）はローレベル（Ｌ２）になる。合成信号（ＳＴＳ）がミドルレベル（ＭＤ）の場合、出力端子電圧（Ｖｏｕｔ１）はハイレベルになって走査開始信号（ＳＴＶ）はローレベル（Ｌ２）になる。この場合、ＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）は抵抗器のように動作して、ＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）の数に応じて駆動電圧（Ｖｐ）を分配する電圧分配器の役割を果たす。
【００６４】
なお、第１信号抽出部４１０は複数のＰＭＯＳトランジスタ（ＱＰ）を備えることができ、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ（ＱＰ，ＱＮ）の数は必要に応じて決定されることができる。
【００６５】
第２信号抽出部５１０は、単一チップ６１０から合成信号（ＳＴＳ）を受けて、この信号から水平同期開始信号（ＳＴＨ）を抽出した後、データシフトレジスタ５２０に伝送する。
【００６６】
図６に示したように、例えば、第２信号抽出部５１０は、複数のＰＭＯＳトランジスタ（ＱＰ）及び一つのＮＭＯＳトランジスタ（ＱＮ）を含む。複数のＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）は３端子スイッチング素子として出力端子と入力端子とが順に連結されており、複数のＰＭＯＳトランジスタ（ＱＰ）のうち端部に位置するＰＭＯＳトランジスタ（ＱＰ）の入力端子は駆動電圧（Ｖｐ）に連結されており、ＮＭＯＳトランジスタ（ＱＮ）の出力端子は接地電圧（Ｖｓ）に連結されている。そして、ＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）の制御端子は互いに連結されて、合成信号（ＳＴＳ）に連結されている。ＰＭＯＳトランジスタ（ＱＰ）とＮＭＯＳトランジスタ（ＱＮ）とが連結されている出力端子から水平同期開始信号（ＳＴＨ）が出力される。
【００６７】
図７に示したように、合成信号（ＳＴＳ）がハイレベル（Ｈ１）の場合、ＰＭＯＳトランジスタ（ＱＰ）はターンオフされ、ＮＭＯＳトランジスタ（ＱＮ）はターンオンされるため、出力端子電圧（Ｖｏｕｔ２）、つまり、水平同期開始信号（ＳＴＨ）はローレベル（Ｌ２）になる。合成信号（ＳＴＳ）がローレベル（Ｌ１）の場合、ＰＭＯＳトランジスタ（ＱＰ）はターンオンされ、ＮＭＯＳトランジスタ（ＱＮ）はターンオフされるため、水平同期開始信号（ＳＴＨ）はハイレベル（Ｈ２）になる。合成信号（ＳＴＳ）がミドルレベル（ＭＤ）の場合、水平同期開始信号（ＳＴＨ）はローレベル（Ｌ１）になる。この場合、ＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）は抵抗器のように動作して、ＰＭＯＳトランジスタ（ＱＰ）及びＮＭＯＳトランジスタ（ＱＮ）の数に応じて駆動電圧（Ｖｐ）を分配する電圧分配器の役割を果たす。
【００６８】
なお、第２信号抽出部５１０は複数のＮＭＯＳトランジスタ（ＱＮ）を備えることができ、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ（ＱＰ，ＱＮ）の数は必要に応じて決定されることができる。
【００６９】
また、第１及び第２信号抽出部４１０，５１０とゲート及びデータシフトレジスタ４２０，５２０とは液晶表示板組立体３００に集積されるのが好ましい。
【００７０】
ゲートシフトレジスタ４２０は、走査開始信号（ＳＴＶ）及びゲート制御信号（ＣＯＮＴ１’）を受け、これらに基づいてゲート信号（Ｖｇ）を生成してゲート線（Ｇ１−Ｇｎ）に順に印加する。
【００７１】
データシフトレジスタ５２０は、水平同期開始信号（ＳＴＨ）、データ信号（Ｖｄ）、及びデータ制御信号（ＣＯＮＴ２’）を受け、これらに基づいてデータ信号（Ｖｄ）をデータ線（Ｄ１−Ｄｍ）に印加する。
【００７２】
このように、単一チップ６１０内部で二つの信号を一つの合成信号に合成した後、これを一つの出力端子を通じて出力し、これを駆動部で個々の信号に抽出して使用することによって単一チップ６１０の出力端子の数を減らすことができる。
【００７３】
なお、本実施の形態では、走査開始信号（ＳＴＶ）と水平同期開始信号（ＳＴＨ）とを合成した後、これを一つの出力端子を通じて出力すると説明したが、これに限定されることなく、他の信号に対しても同様に適用することができる。
【００７４】
また、３つ以上の信号を少なくとも４つの信号レベルを有する一つの合成信号に合成して出力することもでき、この場合、信号を抽出する回路（信号抽出部）はＰＭＯＳトランジスタとＮＭＯＳトランジスタとの多様な組み合わせからなることができる。また、信号抽出部によって抽出される少なくとも３つの信号に基づいてデータ信号及びゲート信号を各々出力するデータ駆動部及びゲート駆動部が含まれる。
【００７５】
以上、液晶表示装置を一つの実施の形態として本発明を説明したが、これに限定されることなく、プラズマ表示装置及び有機発光表示装置などの表示装置についても本発明を同様に適用できる。
【００７６】
以上のとおり、本発明の好ましい実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されることはなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施の形態による液晶表示装置のブロック図である。
【図２】本発明の一実施の形態による液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の一実施の形態による液晶表示装置の駆動装置のブロック図である。
【図４】本発明の一実施の形態による液晶表示装置の駆動装置の駆動信号の波形図である。
【図５】本発明の一実施の形態による第１信号抽出部の回路図である。
【図６】本発明の一実施の形態による第２信号抽出部の回路図である。
【図７】図５及び図６に示した駆動回路の入出力特性を示した波形図である。
【符号の説明】
【００７８】
３    液晶層、
１００，２００    表示板、
１９１，２７０    電極、
２３０    色フィルタ、
３００    液晶表示板組立体、
４００    ゲート駆動部、
４１０，５１０    信号抽出部、
４２０    ゲートシフトレジスタ、
５００    データ駆動部、
５２０    データシフトレジスタ、
６００    信号制御部、
６１０    単一チップ、
８００    階調電圧生成部、
Ｄ１−Ｄｍ    データ線、
Ｇ１−Ｇｎ    ゲート線、
ＣＬＣ    液晶キャパシタ、
ＣＳＴ    ストレージキャパシタ、
Ｑ    スイッチング素子、
Ｖｃｏｍ    共通電圧、
ＰＸ      画素、
ＣＯＮＴ１，ＣＯＮＴ２，ＣＯＮＴ２’    制御信号、
ＤＥ    データイネーブル信号、
Ｒ，Ｇ，Ｂ    入力映像信号、
Ｈｓｙｎｃ    水平同期信号、
Ｖｓｙｎｃ    垂直同期信号、
ＭＣＬＫ      メインクロック、
ＳＴＶ    走査開始信号、
ＯＥ    出力イネーブル信号、
Ｖｏｎ    ゲートオン電圧、
Ｖｏｆｆ  ゲートオフ電圧、
ＳＴＨ    水平同期開始信号、
ＬＯＡＤ    ロード信号、
ＨＣＬＫ    データクロック信号、
ＤＡＴ    映像信号、
ＲＶＳ    反転信号、
Ｖｄ    アナログデータ信号、
ＳＴＳ    合成信号、
ＱＰ，ＱＮ    トランジスタ、
ＩＮＴ    インバータ、
Ｖｐ    駆動電圧、
Ｖｓ    接地電圧、
Ｖｏｕｔ１，Ｖｏｕｔ２    出力端子電圧。
【図１】
2007034302.tif 000004
【図２】
2007034302.tif 000005
【図３】
2007034302.tif 000006
【図４】
2007034302.tif 000007
【図５】
2007034302.tif 000008
【図６】
2007034302.tif 000009
【図７】
2007034302.tif 000010