(57)【要約】【目的】液晶表示装置の安定な動作が可能で、消費電力が小さな液晶表示装置の駆動装置を提供する。【解決手段】液晶駆動電圧の極性反転信号を生成する極性反転部と、極性反転信号に応じて液晶駆動電圧の極性を反転して液晶表示パネルを駆動する液晶ドライバと、液晶駆動電圧の極性反転に先立って当該極性反転を示す警告信号を生成する警告信号生成部と、上記警告信号に応じて液晶駆動電圧の液晶ドライバへの供給を調整するレギュレータ部と、を有する。【選択図】図３
2007121832.tif 000002
【特許請求の範囲】
【請求項１】
表示データに基づいて液晶駆動電圧を液晶表示パネルの電極に印加して表示をなす液晶表示装置の駆動制御装置であって、
前記液晶駆動電圧の極性反転信号を生成する極性反転部と、
前記極性反転信号に応じて前記液晶駆動電圧の極性を反転して前記液晶表示パネルを駆動する液晶ドライバと、
前記液晶駆動電圧の極性反転に先立って当該極性反転を示す警告信号を生成する警告信号生成部と、
前記警告信号に応じて前記液晶駆動電圧の前記液晶ドライバへの供給を調整するレギュレータ部と、を有することを特徴とする駆動制御装置。
【請求項２】
前記警告信号生成部は、前記液晶表示装置の水平同期パルスに同期し、前記水平同期パルスの所定数ごとに前記警告信号を生成することを特徴とする請求項１に記載の駆動制御装置。
【請求項３】
前記警告信号生成部は、前記極性反転信号の周期及び前記表示データの転送クロックのカウント値に基づいて前記警告信号を生成することを特徴とする請求項１に記載の駆動制御装置。
【請求項４】
前記警告信号は、前記液晶駆動電圧の極性反転以前から極性反転後までアサート状態を維持するパルス信号であることを特徴とする請求項１乃至３のいずれか１に記載の駆動制御装置。
【請求項５】
前記レギュレータ部は、前記警告信号がアサートである期間において前記液晶ドライバへの供給電流能力を増加させることを特徴とする請求項４に記載の駆動制御装置。
【請求項６】
前記液晶表示パネル、前記液晶ドライバ及び前記警告信号生成部は一体として構成されていることを特徴とする請求項１に記載の駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動装置、特に単純マトリクス型液晶表示装置の駆動装置に関する。
【背景技術】
【０００２】
従来、格子状にＸ電極、Ｙ電極を配置し、これらの交差点に配された液晶を駆動することによって表示をなす液晶表示装置が知られている。
【０００３】
図１は、従来の液晶表示装置の構成を模式的に示す図である。かかる液晶表示装置は、液晶モジュール制御装置１０１、液晶モジュール（ＬＣＭ）１０２、電源１１１及びレギュレータ１０３を有している。
【０００４】
液晶モジュール（ＬＣＭ）１０２には、液晶パネル、当該液晶パネルを駆動するコモンドライバ及びセグメントドライバ、当該ドライバ等の動作を制御するモジュールコントローラ等（図示しない）を有している。
【０００５】
液晶モジュール制御装置１０１は、データ転送クロック生成回路１０５、表示データ生成回路１０６、同期信号生成回路１０７、交流化信号生成回路１０８、を有し、それぞれ転送クロックＣＬＫ、表示データＤＡＴＡ、水平・垂直同期信号（ＨＳＹＮＣ, ＶＳＹＮＣ）、交流化信号（以下、交流化信号ＤＦともいう。）を液晶モジュール（ＬＣＭ）１０２に供給する。液晶モジュール制御装置１０１は、マイクロプロセッサユニット（ＭＰＵ）１１０とシステムバス１１７を介して接続され、ＭＰＵ１１０の制御の下、液晶モジュール（ＬＣＭ）１０２の表示制御をなす。
【０００６】
また、液晶モジュール（ＬＣＭ）１０２には、電源１１１からレギュレータ１０３を経て駆動電流が供給される。
【０００７】
上記したように、液晶モジュール（ＬＣＭ）１０２には交流化信号が供給され、液晶パネルは交流駆動される。すなわち、液晶モジュール（ＬＣＭ）１０２のコモン電極及びセグメント電極に印加される駆動電圧が交流化信号に応じて反転される。
【０００８】
図２は、レギュレータ１０３から液晶モジュール（ＬＣＭ）１０２に供給される交流化信号及び駆動電流を模式的に示している。図２に示すように、交流化信号が反転する度にスパイク状又はサージ状ピークの大きな電流（I2）が流れる。このような大電流が流れることによって液晶表示装置の動作が不安定になったり、誤動作を起こしてしまうという問題があった（例えば、特許文献１参照）。
【０００９】
レギュレータ１０３の電流供給能力が通常の電流（図２のI1）程度しかない場合には、ピーク電流（I2）を供給するため大容量のキャパシタを実装する必要があった。しかしながら、この場合、装置が大きくなり、またコストも増大するという問題があった。
【００１０】
あるいは、レギュレータ１０３の電流供給能力をピーク電流（I2）を供給可能な程度に高めた場合では、レギュレータ１０３の使用時間の大半は通常電流（I1）の供給に充てられるため、レギュレータ１０３の変換効率の悪い領域で使用する時間が長くなり、消費電力が増大するという問題があった。
【特許文献１】特開平７−２５３５６５号公報（第３頁）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上述した点に鑑みてなされたものであり、その目的とするところは、液晶表示装置の安定な動作が可能で、消費電力が小さな液晶表示装置の駆動装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の駆動装置は、表示データに基づいて液晶駆動電圧を液晶表示パネルの電極に印加して表示をなす液晶表示装置の駆動制御装置であって、液晶駆動電圧の極性反転信号を生成する極性反転部と、極性反転信号に応じて液晶駆動電圧の極性を反転して液晶表示パネルを駆動する液晶ドライバと、液晶駆動電圧の極性反転に先立って当該極性反転を示す警告信号を生成する警告信号生成部と、上記警告信号に応じて液晶駆動電圧の液晶ドライバへの供給を調整するレギュレータ部と、を有することを特徴としている。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。尚、以下に説明する図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【実施例１】
【００１４】
図３は本発明による液晶表示装置１０の構成を模式的に示す図である。
【００１５】
液晶表示装置１０には、液晶モジュール（ＬＣＭ）制御装置１１、液晶モジュール（ＬＣＭ）１２、電源１４及びレギュレータ１３が設けられている。また、液晶モジュール（ＬＣＭ）制御装置１１は、マイクロプロセッサユニット（ＭＰＵ）１５とシステムバス１７を介して接続され、ＭＰＵ１５の制御の下、液晶モジュール（ＬＣＭ）１２の表示制御をなす。
【００１６】
液晶モジュール制御装置１１は、転送クロック生成回路２１、表示データ生成回路２２、同期信号生成回路２３、交流化信号（ＤＦ信号）生成回路２４、を有している。転送クロック生成回路２１は、データ転送のための所定周波数（所定周期）の同期クロック（CLK）を生成する。表示データ生成回路２２は、データバス等を介して液晶表示装置１０の外部から入力されたデータ信号を液晶モジュール（ＬＣＭ）１２に表示するための表示データに変換する。同期信号生成回路２３は、水平同期信号（ＨＳＹＮＣ）及び垂直同期信号（ＶＳＹＮＣ）を生成する。また、液晶モジュール制御装置１１には、交流化信号（ＤＦ信号）生成回路２４が設けられており、交流化信号（以下、ＤＦ信号ともいう。）を生成する。
【００１７】
転送クロック（CLK）、表示データＤＡＴＡ、水平・垂直同期信号（ＨＳＹＮＣ, ＶＳＹＮＣ）、交流化（ＤＦ）信号は液晶モジュール（ＬＣＭ）１２に供給される。
【００１８】
また、液晶モジュール（ＬＣＭ）１２には、電源１４からレギュレータ１３を経て駆動電力が供給される。
【００１９】
図４に示すように、液晶モジュール（ＬＣＭ）１２には、液晶表示パネル（ＬＣＤ）３１、当該液晶パネルを駆動するコモンドライバ及びセグメントドライバ３２、当該ドライバ等の動作を制御するモジュールコントローラ３３等が設けられている。
【００２０】
コモン及びセグメントドライバ３２は、例えば、ＣＭＯＳ  ＩＣによって構成されている。そして、コモン及びセグメントドライバ３２のコモンドライバは、シフトレジスタ回路、レベルシフタ回路、及びドライバ回路等（図示しない）を有している。また、コモン及びセグメントドライバ３２のセグメントドライバは、シフトレジスタ回路、パラレルデータとして転送されてくる表示データをラッチするラッチ回路、レベルシフタ回路、ドライバ回路及びドライバ制御回路等（図示しない）を有している。
【００２１】
上記したように、液晶モジュール（ＬＣＭ）１２のコモン及びセグメントドライバ３２には交流化信号（ＤＦ）が供給される。液晶パネルの液晶素子に印加される駆動電圧の極性は周期的に反転させる必要があり、交流化信号（ＤＦ）はこの反転周期を示す信号である。従って、交流化信号（ＤＦ）に基づいて液晶パネルは交流駆動（反転駆動）される。すなわち、液晶モジュール（ＬＣＭ）１２のコモン電極及びセグメント電極に印加される駆動電圧の極性が交流化信号（ＤＦ）に応じて反転される。
【００２２】
本実施例において、液晶モジュール制御装置１１には、さらに、ピーク電流警告信号生成回路（以下、単に警告信号生成回路ともいう。）２５が設けられている。警告信号生成回路２５はピーク電流警告信号ＡＬを生成し、レギュレータ１３に供給する。レギュレータ１３は、後に詳述するように、当該ピーク電流警告信号ＡＬに応じて液晶モジュール（ＬＣＭ）１２への電流供給能力を調整するように動作する。
【００２３】
以下に、本実施例における液晶モジュール制御装置１１の動作について図面を参照しつつ詳細に説明する。
【００２４】
図５は、転送クロックＣＬＫ、水平同期信号（ＨＳＹＮＣ）、ＤＦ信号及びピーク電流警告信号ＡＬの関係を模式的に示すタイミングチャートである。
【００２５】
液晶モジュール制御装置１１には、ピーク電流警告信号を生成するための設定値を格納するレジスタ回路（図示しない）が設けられている。当該設定値はＭＰＵ１５の制御によって、予め定められた値あるいは外部から入力された値によって定めることができる。具体的には、それぞれＨＳＹＮＣ信号のパルス幅、ＨＳＹＮＣ信号の周期、ＤＦ信号の反転周期、ピーク電流警告信号ＡＬのアサートタイミング及びニゲートタイミングに関する設定値を定める、Ｗｈ，Ｔｈ，Ａｄ，Ｐａ及びＰｎが設定される。図５は、転送クロックＣＬＫの周期ＴＣＬの整数倍として予め設定された各タイミングで制御される場合を示している。
【００２６】
より具体的には、ＨＳＹＮＣ信号のパルス幅を転送クロックＣＬＫの周期ＴＣＬのＷｈ倍（以下、Ｗｈ＊ＴＣＬのように記す。）とし、ＨＳＹＮＣ信号の周期ＴＨＳＹを、ＴＨＳＹ＝Ｔｈ＊ＴＣＬと設定している。また、ＤＦ信号の反転周期をＡｄ＊ＴＨＳＹ、ピーク電流警告信号ＡＬのアサートタイミングに関する設定値をＰａ、ピーク電流警告信号ＡＬのニゲートタイミングに関する設定値をＰｎと設定している。なお、後述するように、ピーク電流警告信号ＡＬがアサート（警告ＯＮ）の期間、すなわちアサート期間は、設定値Ｐａ、Ｐｎ、及びＡｄ＊ＴＨＳＹによって定まる。
【００２７】
従って、ＨＳＹＮＣ信号は、ＴＨＳＹ＝Ｔｈ＊ＴＣＬの期間毎にアクティブとなり、Ｗｈ＊ＴＣＬの期間、アクティブ状態を保った後（すなわち、Ｗｈ＊ＴＣＬの期間経過後）、非アクティブとなる。
【００２８】
ＤＦ信号は、ＨＳＹＮＣ信号がＡｄ回ニゲートされる度に、すなわち、Ａｄ＊ＴＨＳＹ＝Ａｄ＊（Ｔｈ＊ＴＣＬ）毎に反転する。
【００２９】
ピーク電流警告信号ＡＬは、ＤＦ信号が変化（"High"から"Low"へ、又は、"Low"から"High"へ反転）する時点からＰｎ＊ＴＣＬ期間経過後にLowレベル（"Low"）となり、ＤＦ信号の当該反転時点からＰａ＊ＴＣＬ期間経過後に"High"となる。つまり、ピーク電流警告信号ＡＬは、ＤＦ信号の反転に先立って"High"、すなわちアサート（アクティブ）となる。この結果、ピーク電流警告信号ＡＬは、ＤＦ信号の反転時点から「ＤＦ信号周期−Ｐａ＊ＴＣＬ」の時間（ΔＴ）だけ前の時点において"High"（アサート）となり、そのＤＦ信号の反転後Ｐｎ＊ＴＣＬの時間経過するまで"High"（アサート）を維持するパルス信号となる。ここで、ΔＴ＝［Ａｄ＊ＴＨＳＹ−Ｐａ＊ＴＣＬ］＝［Ａｄ＊（Ｔｈ＊ＴＣＬ）−Ｐａ＊ＴＣＬ］＞０である。
【００３０】
従って、かかる設定により、ＤＦ信号の変化をその変化時点よりもΔＴだけ前の時点において検知することができ、ピーク電流警告信号ＡＬをレギュレータ１３に供給することによってＤＦ信号が反転する際の電流増大に対処することが可能となる。
【００３１】
図６は、ピーク電流警告信号ＡＬの生成回路２５の一例を具体的に示す回路図であり、図７は、図６に示すピーク電流警告信号生成回路２５の動作を示すタイミングチャートである。
【００３２】
警告信号生成回路２５は、インバータ（ＮＯＴ）回路４１、フリップフロップ（Ｆ／Ｆ）４２、排他的論理和（ＥｘＯＲ）回路４３、カウンタ４４、比較器（コンパレータ）４５から構成されている。
【００３３】
インバータ（ＮＯＴ）回路４１、フリップフロップ（Ｆ／Ｆ）４２及び排他的論理和（ＥｘＯＲ）回路４３によって、図７に示すように、ＤＦ信号が反転（"High"から"Low"へ、又は、"Low"から"High"へ）する度に、１転送クロック期間（ＴＣＬ）だけ"High"となるDF-ALT信号が生成される。
【００３４】
カウンタ４４は、DF-ALT信号が"High" になる度に０（ゼロ）にクリアされ、DF-ALT信号が"Low"であるときに転送クロック（ＣＬＫ）をカウントアップする。カウンタ４４からは、カウント値であるCOUNT信号が出力される。
【００３５】
コンパレータ４５には、COUNT信号、上記したピーク電流警告信号ＡＬのアサートタイミング及びニゲートタイミングに関する設定値であるＰａ及びＰｎが入力される。コンパレータ４５は、例えば、カウント値がＰａ−２のとき"High"となり、カウント値がＰｎ−２のとき"Low"となるピーク電流警告信号ＡＬを生成する。上記したように、また、図５及び図７に示すように、［ＤＦ信号が"High"（又は"Low"）の期間］＞［Ｐａ＊ＴＣＬ］であるから、カウント値がＰａ−２となるとき（時刻Ｔ1）は、ＤＦ信号が反転する時点（図７の時刻Ｔ0）よりΔＴだけ前の時点である。また、ＤＦ信号が反転する時点（時刻Ｔ0）から１クロック（１ＴＣＬ）後にDF-ALT信号が"High" になってカウンタ４４はクリアされ、再びクロックＣＬＫのカウントが開始される。その後、カウント値がＰｎ−２となるとき（時刻Ｔ2）、ピーク電流警告信号ＡＬは"Low"となる。従って、ＤＦ信号の反転時点（時刻Ｔ0）よりも前に"High"（アサート：警告ＯＮ） となり、ＤＦ信号の反転後に"Low"（ニゲート：警告ＯＦＦ）となるピーク電流警告信号ＡＬ（パルス幅：Ｔal＝Ｔ2−Ｔ1）が得られる。
【００３６】
図８は、レギュレータ１３の一例を具体的に示す回路図であり、図９は、レギュレータ１３の動作を示すタイミングチャートである。
【００３７】
レギュレータ１３は電源１４に接続され、電源１４からの駆動電力（駆動電圧）が供給される。当該駆動電圧はスイッチ５６を介してレギュレータ出力としてＬＣＭ１２に供給される。
【００３８】
レギュレータ１３にはさらに警告信号生成回路２５からのピーク電流警告信号ＡＬが入力される。当該警告信号ＡＬは、警告信号電圧変換回路５１において電圧変換され、増幅器５２で所定の基準電圧Ｖrefとの電圧差が増幅される。
【００３９】
増幅された差分信号Ｖaaは、パルス幅変調（ＰＷＭ：Pulse Width Modulation）コンパレータ５３において、一定振幅で三角波発振を行う三角波発振器５５の三角波出力電圧Ｖtrと比較される。その出力信号によってスイッチ５６のＯＮ／ＯＦＦ制御がなされる。スイッチ５６は、例えば、ＭＯＳトランジスタによって構成されている。
【００４０】
上記したように、警告信号ＡＬは、ＤＦ信号の反転時点の以前からＤＦ信号の反転以後の期間（Ｔal）に亘って"High"（警告ＯＮ）を維持する信号であり、当該"High"の期間（Ｔal）内において電流供給を増加させる必要が生じる（負荷が大の期間）。
【００４１】
負荷が小さいときには、警告信号生成回路２５からは"Low"レベルの警告信号ＡＬが与えられ、警告信号ＡＬは電圧変換回路５１において基準電圧Ｖrefとの差が大きくなるような電圧に変換される（図９の区間Ａ−Ｂ）。この電圧差は増幅器５２によって増幅され、増幅器５２からの出力電圧は高くなる（電圧ＶH）。
【００４２】
ＰＷＭコンパレータ５３において、当該出力電圧（電圧ＶH）と三角波電圧Ｖtrが比較され、三角波電圧Ｖtrの方が高い期間だけＰＷＭコンパレータ５３は"H"（"High"）を出力する。ＰＷＭコンパレータ５３の出力が"H"である期間において、スイッチ５６は導通してレギュレータ１３からの駆動電流をレギュレータ出力としてＬＣＭ１２に供給する。
【００４３】
すなわち、警告信号ＡＬが"Low"である期間は増幅器５２の出力電圧は高くなり、その結果、ＰＷＭコンパレータ５３の出力が"H"である期間が短くなる。すなわち、スイッチ５６がＯＮである期間が短くなってレギュレータ１３からＬＣＭ１２への電力供給量が抑制される。
【００４４】
これとは逆に、警告信号ＡＬによって負荷が増大することが予測される場合、警告信号生成回路２５から"High"レベルの警告信号ＡＬがレギュレータ１３に与えられる。警告信号ＡＬは電圧変換回路５１において基準電圧Ｖrefとの差が小さくなるような電圧に変換される（図９の区間Ｂ−Ｃ）。この電圧差は増幅器５２によって増幅され、増幅器５２からの出力電圧は低くなる（電圧ＶL）。そうすると、ＰＷＭコンパレータ５３の出力が"H"である期間が長くなり、スイッチ５６がＯＮである期間が長くなってレギュレータ１３からＬＣＭ１２への電力供給量が増加される。
【００４５】
なお、レギュレータ１３は、リニアレギュレータ、スイッチングレギュレータ、ＤＣ−ＤＣコンバータ等で構成してもよい。また、警告信号ＡＬはアナログ信号でもデジタル信号でもよい。また、警告信号ＡＬは電圧変換回路５１を介さず、直接増幅器５２に入力するように構成してもよい。
【００４６】
上記した如く、本実施例によれば、交流化信号（ＤＦ信号）の反転に先立って供給電流が増大することを示す警告信号ＡＬを生成し、当該警告信号に基づいて供給電流を調整するようにしている。従って、従来技術のように電力供給量が不足してから電力供給量を増加させるのではなく、ピーク電流警告信号によって実際に負荷が大きくなる前に電力供給量の増加が行われるため、安定した電力を常に液晶表示モジュール（ＬＣＭ）に供給することができる。また、必要な場合にのみ電力供給量を増加するので消費電力を低減することが可能である。
【００４７】
さらに、部品数の増加、大型化、コスト増加を招くことなく交流化信号反転時の供給電流増大に対処でき、安定な動作が可能で、消費電力が小さな液晶表示装置の駆動装置を提供することができる。
【実施例２】
【００４８】
図１０は本発明の実施例２である液晶表示装置１０の構成を模式的に示す図である。
【００４９】
本実施例において、液晶モジュール制御装置は、制御装置１１Ａ及び制御装置１１Ｂから構成されている。そして、交流化信号（ＤＦ信号）生成回路２４及びピーク電流警告信号生成回路２５を有する制御装置１１Ｂは液晶モジュール（ＬＣＭ）１２内に設けられている。
【００５０】
液晶モジュール（ＬＣＭ）１２は液晶ドライバ３５を有し、当該液晶ドライバ３５は、いわゆるコモンドライバ及びセグメントドライバとして動作する。本実施例においては、説明の簡便さのため、単に、液晶ドライバ３５がシフトレジスタ６１、ラッチ６２及びドライバ回路６３から成るとして説明する。液晶モジュール制御装置１１Ａは、転送クロック生成回路２１、表示データ生成回路２２、同期信号生成回路２３、を有している。
【００５１】
なお、液晶モジュール制御装置１１Ａ及び１１Ｂマイクロプロセッサユニット（ＭＰＵ）１５とシステムバス１７を介して接続され、ＭＰＵ１５の制御の下、液晶表示パネル（ＬＣＤ）３１の表示制御をなす点は上記した実施例と同様である。
【００５２】
表示データ生成回路２２から表示データが転送クロックＣＬＫに同期して、シフトレジスタ６１においてシリアルデータからパラレルデータに変換される。シフトレジスタ６１に表示１ライン分のデータが蓄積されると、水平同期信号（ＨＳＹＮＣ）が同期信号生成回路２３から入力され、シフトレジスタ６１のデータがラッチ６２にラッチされる。
【００５３】
ドライバ回路６３は、ラッチ６２にラッチされたデータに基づいて液晶表示パネル（ＬＣＤ）３１を駆動してデータを表示させる。このとき、液晶モジュール（ＬＣＭ）１２内に設けられた交流化信号（ＤＦ信号）生成回路２４により、液晶パネルの液晶素子に印加する駆動電圧の極性を周期的に反転させる、交流化信号（ＤＦ信号）が生成される。ＤＦ信号はドライバ回路６３に供給される。
【００５４】
この際、ＤＦ信号生成回路２４は、水平同期信号（ＨＳＹＮＣ）を受信し、当該水平同期信号（ＨＳＹＮＣ）を分周することによってＤＦ信号を生成する。当該分周比は液晶駆動に最適な交流駆動（反転駆動）である所定の周波数（周期）となるよう設定される。
【００５５】
ピーク電流警告信号生成回路２５の構成は上記した実施例１の場合と同様である。
【００５６】
また、ＤＦ信号の反転時点よりもΔＴだけ前の時点にアサートとなる警告信号ＡＬをレギュレータ１３に供給することによって、レギュレータ１３が液晶ドライバ３５への供給電流能力を調整し、ＤＦ信号が反転する際の電流増大に対処することが可能となる点も上記した実施例１の場合と同様である。
【００５７】
また、本実施例においては、液晶モジュール（ＬＣＭ）１２内にピーク電流警告信号生成回路２５を設けている。すなわち、液晶表示パネル３１、液晶ドライバ３５及び警告信号生成回路２５は一体として液晶モジュール（ＬＣＭ）として構成されている。従って、本実施例によれば、液晶モジュール（ＬＣＭ）として汎用性を有し、しかもＤＦ信号が反転する際の電流増大に対処することが可能である。
【００５８】
なお、上記した実施例は例示に過ぎない。適用される表示装置等に応じて適宜改変することが可能である。
【図面の簡単な説明】
【００５９】
【図１】従来の液晶表示装置の構成を模式的に示す図である。
【図２】レギュレータから液晶モジュール（ＬＣＭ）に供給される交流化信号及び駆動電流を模式的に示す図である。
【図３】本発明による液晶表示装置の構成を模式的に示す図である。
【図４】液晶モジュール（ＬＣＭ）の構成を模式的に示す図である。
【図５】実施例１における転送クロックＣＬＫ、水平同期信号（ＨＳＹＮＣ）、ＤＦ信号及びピーク電流警告信号ＡＬの関係を模式的に示すタイミングチャートである。
【図６】ピーク電流警告信号ＡＬの生成回路の一例を具体的に示す回路図である。
【図７】図６に示すピーク電流警告信号生成回路の動作を示すタイミングチャートである。
【図８】レギュレータの一例を具体的に示す回路図である。
【図９】図８に示すレギュレータの動作を示すタイミングチャートである。
【図１０】本発明の実施例２である液晶表示装置の構成を模式的に示す図である。
【主要部分の符号の説明】
【００６０】
１０  液晶表示装置
１１  液晶モジュール（ＬＣＭ）制御装置
１２  液晶モジュール（ＬＣＭ）
１３  レギュレータ
２１  転送クロック生成回路
２３  同期信号生成回路
２４  交流化信号（ＤＦ信号）生成回路
２５  ピーク電流警告信号生成回路
【図１】
2007121832.tif 000003
【図２】
2007121832.tif 000004
【図３】
2007121832.tif 000005
【図４】
2007121832.tif 000006
【図５】
2007121832.tif 000007
【図６】
2007121832.tif 000008
【図７】
2007121832.tif 000009
【図８】
2007121832.tif 000010
【図９】
2007121832.tif 000011
【図１０】
2007121832.tif 000012