(57)【要約】【課題】電子線式半導体ウエハ検査装置の検査条件を適正化する。【解決手段】ウエハ上における非導通コンタクト孔２や突抜け欠陥位置と大きさ及び欠陥層の厚さが明確なサンプルを作成し、これを評価することによって、検査装置の検査条件を適正化する。【選択図】図１
2007194422.tif 000002
【特許請求の範囲】
【請求項１】
複数のコンタクト孔が配列している領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は底部が所定膜厚の絶縁膜で覆われていることを特徴とする欠陥検査装置用テストパターンウエハ。
【請求項２】
請求項１記載の欠陥検査装置用テストパターンウエハにおいて、当該ウエハは複数のチップに分割され、前記複数のチップのうち予め定められた位置に設けられたチップには、前記底部が所定膜厚の絶縁膜で覆われたコンタクト孔が複数設けられていることを特徴とする欠陥検査装置用テストパターンウエハ。
【請求項３】
請求項２記載の欠陥検査装置用テストパターンウエハにおいて、ウエハ上の予め定められた位置の複数のチップには、前記底部が所定膜厚の絶縁膜で覆われた複数のコンタクト孔が同じ位置関係で配置されていることを特徴とする欠陥検査装置用テストパターンウエハ。
【請求項４】
導体領域と絶縁領域を有する基板上に形成された構造物を底部に有するコンタクト孔が複数配列された領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は前記基板上の前記導体領域が露出していることを特徴とする欠陥検査装置用テストパターンウエハ。
【請求項５】
請求項４記載の欠陥検査装置用テストパターンウエハにおいて、当該ウエハは複数のチップに分割され、前記複数のチップのうち予め定められた位置に設けられたチップには、前記基板上の前記導体領域が露出しているコンタクト孔が複数設けられていることを特徴とする欠陥検査装置用テストパターンウエハ。
【請求項６】
請求項５記載の欠陥検査装置用テストパターンウエハにおいて、ウエハ上の予め定められた位置の複数のチップには、前記基板上の前記導体領域が露出している複数のコンタクト孔が同じ位置関係で配置されていることを特徴とする欠陥検査装置用テストパターンウエハ。
【請求項７】
複数のコンタクト孔が配列している領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔の底部が所定膜厚の絶縁膜で覆われている欠陥検査装置用テストパターンウエハの製造方法であって、
ウエハ基板上に絶縁膜のパターンを形成する工程と、
酸化膜を形成する工程と、
ホトレジスト膜を形成する工程と、
前記ホトレジスト膜に前記酸化膜の存在する個所に位置するコンタクト孔と前記酸化膜が存在しない個所に位置するコンタクト孔を形成するためのコンタクト孔パターンを形成する工程と、
前記パターンを形成したホトレジスト膜をマスクとして前記酸化膜をエッチングする工程と
を有することを特徴とする欠陥検査装置用テストパターンウエハの製造方法。
【請求項８】
請求項７記載の欠陥検査装置用テストパターンウエハの製造方法において、前記エッチングの条件を調整することにより、前記コンタクト孔の底部を覆う絶縁膜の膜厚を調整することを特徴とする欠陥検査装置用テストパターンウエハの製造方法。
【請求項９】
導体領域と絶縁領域を有する基板上に形成された構造物を底部に有するコンタクト孔が複数配列された領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は前記基板上の前記導体領域が露出している欠陥検査装置用テストパターンウエハの製造方法であって、
シリコンウエハ基板上にＳＧＩ構造を形成する工程と、
露出したシリコン基板表面を酸化して酸化膜を形成する工程と、
前記酸化膜上にポリシリコン電極を形成する工程と、
前記ポリシリコン電極の側面に酸化膜スペーサ構造を形成する工程と、
全面にＳｉ3Ｎ4膜を形成し、その後、一部の領域のＳｉ3Ｎ4膜を除去する工程と、
全面に酸化膜を形成し、表面を平坦化する工程と、
ホトレジスト膜を形成する工程と、
前記ホトレジスト膜に一部が前記ＳＧＩの酸化膜上にかかるようなコンタクト孔を形成するためのコンタクト孔パターンを形成する工程と、
前記パターンを形成したホトレジスト膜をマスクとして、前記酸化膜とＳｉ3Ｎ4膜の積層膜を選択比の高いエッチング条件でエッチングする工程と、
エッチング条件を選択比の低い条件に変更してＳｉ3Ｎ4膜を膜厚相当分エッチングする工程と
を有することを特徴とする欠陥検査装置用テストパターンウエハの製造方法。
【請求項１０】
半導体ウエハの電子線走査像を用いて前記半導体ウエハに形成されたコンタクト孔の非道通欠陥を検査する欠陥検査装置の評価方法であって、
装置の検査条件を第１の条件に設定する工程と、
複数のコンタクト孔が配列している領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は底部が所定膜厚の絶縁膜で覆われているテストパターンウエハを検査し、装置の検査感度を測定する工程と、
装置の検査条件を前記第１の条件と異なる第２の条件に設定する工程と、
前記テストパターンウエハを検査し、装置の検査感度を測定する工程と、
前記第１の条件のときの検査感度と第２の条件のときの検査感度を比較する工程と
を有することを特徴とする欠陥検査装置の評価方法。
【請求項１１】
請求項１０記載の欠陥検査装置の評価方法において、前記検査条件は電子線のドーズ量であることを特徴とする欠陥検査装置の評価方法。
【請求項１２】
請求項１０記載の欠陥検査装置の評価方法において、前記絶縁膜の膜厚の異なるテストパターンウエハを用いて装置の検査感度を測定する工程を有することを特徴とする欠陥検査装置の評価方法。
【請求項１３】
請求項１０記載の欠陥検査装置の評価方法において、装置の検査条件を前記第１の条件と第２の条件のうち検査感度の高い方の条件に設定する工程とを有することを特徴とする欠陥検査装置の評価方法。
【請求項１４】
半導体ウエハの電子線走査像を用いて前記半導体ウエハに形成されたコンタクト孔の突き抜け欠陥を検査する欠陥検査装置の評価方法であって、
装置の検査条件を第１の条件に設定する工程と、
導体領域と絶縁領域を有する基板上に形成された構造物を底部に有するコンタクト孔が複数配列された領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は前記基板上の前記導体領域が露出していることを特徴とする欠陥検査装置用テストパターンウエハを検査し、装置の検査感度を測定する工程と、
装置の検査条件を前記第１の条件と異なる第２の条件に設定する工程と、
前記テストパターンウエハを検査し、装置の検査感度を測定する工程と、
前記第１の条件のときの検査感度と第２の条件のときの検査感度を比較する工程と
を有することを特徴とする欠陥検査装置の評価方法。
【請求項１５】
請求項１４記載の欠陥検査装置の評価方法において、前記検査条件は電子線のドーズ量であることを特徴とする欠陥検査装置の評価方法。
【請求項１６】
請求項１４記載の欠陥検査装置の評価方法において、装置の検査条件を前記第１の条件と第２の条件のうち検査感度の高い方の条件に設定する工程とを有することを特徴とする欠陥検査装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造プロセスにおいて、電子ビームを所定の位置に照射した結果得られた情報を用いてシリコン基板上の欠陥等を検査する方法及びそれに用いるテストパターンウエハに関する。
【背景技術】
【０００２】
従来、半導体用の欠陥検査装置の能力を検証する適切な評価ツールがなかった。とりわけ、コンタクト形成工程での不良や欠陥を検査する技術においては、製造ラインで作成した製品ウエハに対する電気的な導通検査結果あるいはＳＥＭによる断面観察結果から、非導通等の欠陥あるいは不良箇所を含むことがわかっている製品ウエハを用いて当該検査装置で検出可能かどうかを確認する方法によっていた。また、特開2000-164715号公報には標準サンプル作成方法が提案されている
【０００３】
【特許文献１】特開2000-164715号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
製品ウエハを用いて検査装置の能力を検証する方法は、製造ラインの能力等によって、非導通等の欠陥はウエハ内で特定分布を持ち発生頻度もランダムに近く、ウエハ内の任意の発生箇所を特定するのは不可能である。さらに欠陥の大きさ、膜厚や材質等もばらつきを有しており、そのばらつきの程度は不明であることも多く、それらの上下限値は不明である。
【０００５】
現状の方法では、製品ウエハに形成された欠陥部を探して、それを手がかりに検査装置の検査条件等を最適化していたため、実際の上下限での検査条件が適正かどうか不明である。すなわち、ばらつき上下限の欠陥については、検査条件が十分でない可能性が大であった。このように従来技術では、検査装置の検査感度や検出条件の適正化について配慮がされておらず、必要十分検出可能な条件か不明であるという問題があった。特開2000-164715号公報の方法では、微細な非開口孔を形成することができない。また、特異な材料を使用しなければならない。
【０００６】
本発明は、半導体用の欠陥検査装置の能力を検証するのに適切な評価ツールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明では、電子線を用いて異物、非導通、パターン欠陥等の欠陥を検査する半導体用検査装置において、検査条件や検査感度を調整するために用いるテストパターンウエハを用意する。テストパターンウエハには、基板上に２種類以上の絶縁膜等を堆積し、１層以上のホトレジストマスクを用いて、絶縁膜内部に非導通欠陥や突抜け欠陥を予め決められた個数だけ、予め決められた位置と膜厚で形成する。
【０００８】
このようにウエハ上における非導通や突抜け欠陥位置と大きさ及び欠陥層の厚さが明確なテストパターンサンプルを電子線式検査装置に装填し、種々の検査条件で評価することによって、電子線式検査装置の検査条件の適正化、検出感度の限界を明らかにする。
【発明の効果】
【０００９】
本発明によれば、コンタクト形成工程での非導通や突抜け欠陥の大きさ、数、厚さ、材質が既知のサンプルを用いることによって、欠陥検査装置の検査条件を適正化することができ、各検査装置におけるこれらの欠陥の検出率等を向上できる。また、検査装置固有の機差を明確にでき、機差に応じた検査条件を適正化できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の形態を説明する。
【００１１】
（実施例１）
図１は、コンタクト形成工程において非導通不良を有意に形成したＴＥＧ（Test Element Group）の断面構造図である。シリコン基板５上に、低圧ＣＶＤ法やプラズマＣＶＤ法等でＳｉ3Ｎ4膜４を数ｎｍから数１００ｎｍ程度堆積してある。一部のコンタクト孔１はシリコン基板５まで開口してあり、一部のコンタクト孔２はＳｉ3Ｎ4膜４中で止まっている（以下、これをコンタクト孔非導通部と呼ぶ）。Ｓｉ3Ｎ4膜４上の酸化膜３は、おおむね数１００ｎｍから数１０００ｎｍの膜厚である。コンタクト孔径は、数１００ｎｍから数１０ｎｍまで任意に選ぶことができる。このコンタクト孔径と酸化膜３の膜厚を任意に設定することによって、目標とする高アスペクト孔を形成できる。またＳｉ3Ｎ4膜４の膜厚を任意に設定することによって、目標とする非導通膜厚を形成できる。
【００１２】
図２に、チップ６内でのレイアウト例を示す。多数の導通コンタクト孔８を有するチップ６の一部に、位置を指定して、決められた個数、決められた膜厚のコンタクト孔非導通部等７の欠陥を形成してある。従って、このテストウエハにおいては、チップ内における欠陥の位置座標は予め分かっている。
【００１３】
図３に、シリコン基板ウエハ９内レイアウト例を示す。シリコンウエハ内にコンタクト孔非導通部等の欠陥７を含むチップ１０と含まないチップ１１を指定されたように並べてある。このとき、欠陥を含む複数のチップ１０内では、欠陥を有するコンタクト孔を同じ位置関係で配置するようにしてもよい。
【００１４】
図４に、コンタクト形成工程において非導通不良を有意に形成したＴＥＧの代表的なプロセスフローを示す。図４（ａ）に示すように、シリコン基板５を、ＲＣＡ洗浄等で洗浄し、必要に応じて酸化して、膜厚数ｎｍの酸化膜を形成する。さらに低圧ＣＶＤ法等で、膜厚がおおむね数ｎｍから数１０ｎｍ膜厚のＳｉ3Ｎ4膜４を基板上に堆積させる。さらに図４（ｂ）のように、Ｓｉ3Ｎ4膜４上に、ホトレジスト１２を塗布、感光、現像する。感光パターンは、一部のコンタクト孔にかかる島状のパターンである。次に、図４（ｃ）に示すように、Ｓｉ3Ｎ4膜４をプラズマエッチング後、レジスト除去、洗浄する。次に、図４（ｄ）のように、この一部シリコン露出領域とＳｉ3Ｎ4膜領域を有するシリコン基板上に所定の膜厚の酸化膜３をプラズマＣＶＤ法等を用いて堆積させる。必要に応じてＣＭＰ法で平坦化する。
【００１５】
平坦化後、図４（ｅ）に示すように、酸化膜３上にホトレジスト１２を塗布、感光、現像する。この感光パターンはコンタクト孔パターンである。このとき、下地のＳｉ3Ｎ4膜からなる島状パターンに位置合わせして感光することによって、Ｓｉ3Ｎ4膜からなる島状パターン上とシリコン基板上それぞれにコンタクト孔パターンを作ることができる。次に、図４（ｆ）に示すように、対Ｓｉ3Ｎ4選択比が高く、異方性が高いプラズマエッチング法で酸化膜３をエッチングしコンタクト孔を形成する。シリコン基板５上とＳｉ3Ｎ4膜４上でエッチングを止めることによって、それぞれ導通コンタクト孔８、非導通コンタクト孔（欠陥）７を形成できる。このときエッチングガスとしてはＣ4Ｆ8等の炭化フッ素が使われる。エッチング用プロセスガスは一例であってこの限りではない。ここでエッチング条件のひとつ例えばオーバーエッチング量を調整することによって、Ｓｉ3Ｎ4膜４の非導通コンタクト孔７底での残膜厚を調整できる。プラズマエッチング後、酸素プラズマ等を用いてアッシャ除去及びＲＣＡ洗浄を行ない、レジスト及びエッチング残渣を除去する。以上のプロセスによって、図４（ｇ）（図１と同じ）に示す断面構造のテストパターンウエハを作成できる。
【００１６】
ここでは基板としてシリコン基板を用いた例について説明したが、本発明は、ＳＯＩ（Silicon-On-Insulator）基板やＧａＡｓ基板に対しても適用することができる。
【００１７】
（実施例２）
図５は、コンタクト形成工程において突抜け不良を有意に形成したＴＥＧの断面構造図である。ポリシリコン電極１６上にコンタクト孔を落とし、一部のコンタクト孔１３はＬＤＤスペーサ酸化膜１４を突抜けてシリコン基板５に直接接触するようになっている。電気的には正常なポリシリコン電極１６上のコンタクト孔１５は、ゲート酸化膜上であり、酸化膜厚に応じた耐圧があるが、一方の突抜けたコンタクト孔１３では耐圧がなく、シリコン基板５とショートした状態である。
【００１８】
図６に、チップ６内でのレイアウト例を示す。チップ６の一部に、位置を指定して、任意の個数の突抜け欠陥のあるコンタクト孔１３を形成してある。残りのコンタクト孔１５は突き抜け欠陥のないコンタクト孔である。従って、このテストウエハにおいては、チップ内における欠陥の位置座標は予め分かっている。
【００１９】
図７に、シリコンウエハ９内レイアウト例を示す。突抜け欠陥のあるコンタクト孔１３を含むチップ１８と含まないチップ１９を指定されたように並べてある。このとき、欠陥を含む複数のチップ１０内では、欠陥を有するコンタクト孔を同じ位置関係で配置するようにしてもよい。
【００２０】
図８に、突抜け欠陥のあるコンタクト孔１３を含むＴＥＧのプロセスフローの詳細を示す。最初に、図８（ａ）に示すように、アイソレーション構造であるＳＧＩ（Shallow  Grove  Isolation）構造を形成する。シリコン基板をＲＣＡ洗浄等で洗浄後、数ｎｍ厚の酸化膜を形成後、低圧ＣＶＤ法で膜厚数１０-１５０ｎｍ程度のＳｉ3Ｎ4膜を堆積する。その積層膜上に、ホトレジストの塗布、感光、現像を行ない、ＳＧＩホトレジストパターンを形成する。このホトレジストパターンをマスクに最初にＳｉ3Ｎ4膜、酸化膜、シリコン基板の順で条件を変更してエッチングして、深さ数１００ｎｍシリコン溝を加工して、レジスト除去を行う。Ｏ３-ＴＥＯＳ等の酸化膜でシリコン溝を埋め込み、ＣＭＰを使って平坦化し、平坦化後、ＣＭＰの下地マスクとして用いたＳｉ3Ｎ4膜を高温の燐酸水溶液で全面除去して、ＳＧＩ構造を形成する。
【００２１】
次に、酸化炉体等を使って、露出したシリコン表面をゲート酸化して、数ｎｍ厚の酸化膜（いわゆるゲート酸化膜）を形成する。この酸化膜上に、図８（ｂ）に示すように、下から膜厚２００ｎｍのポリシリコン膜１６と膜厚２００ｎｍ酸化膜１７を低圧ＣＶＤ法などで堆積する。ホトレジプロセスによってレジストパターンを形成後、酸化膜エッチングを行ない、必要に応じてホトレジストを除去後、さらに、この酸化膜パターンをマスクにポリシリコン膜１６のエッチングを行ない、ホトレジストを除去、洗浄して、ポリシリコン１６電極を形成する。
【００２２】
次に、マスクとして用いた酸化膜１７を除去して、低圧ＣＶＤ法により膜厚２００ｎｍの酸化膜を堆積する。ＣＦ系のガスを使ってプラズマエッチを行ない、ウエハ全面の酸化膜を適宜量エッチバックして、図８（ｃ）に示すように、ポリシリコン１６電極側面に酸化膜スペーサ構造（いわゆるＬＤＤ構造）１４を形成する。さらに、プラズマＣＶＤ法等を用いて、図８（ｄ）のように膜厚５０-１００ｎｍのＳｉ3Ｎ4膜４を堆積し、その後、図８（ｅ）に示すようにホトレジスト１２プロセスで一部の領域のＳｉ3Ｎ4膜４をエッチングして除去する。
【００２３】
次に、ＨＤＰ（High Density Plasma）又はプラズマＣＶＤ法を用いて膜厚１０００ｎｍの酸化膜３を堆積し、ＣＭＰで２００ｎｍ相当の平坦化をして、必要に応じて酸化膜３を２００ｎｍ程度堆積する（図８（ｆ））。その後、図８（ｇ）のように、ホトレジスト１２を塗布、感光、現像してコンタクトホトパターンを形成する。このとき、パターンの一部がＳＧＩの酸化膜上に掛かるようにコンタクトホトパターンを形成する。
【００２４】
次に、酸化膜とＳｉ3Ｎ4の積層膜を選択比の高いエッチング条件（酸化膜とＳｉ3Ｎ4のエッチングレート比が大きくなるエッチング条件）、例えばＣ4Ｆ8系のガスを用いて、適宜のオーバーエッチング量をかけて、プラズマエッチする。その後、選択比の低いエッチング条件（酸化膜とＳｉ3Ｎ4のエッチングレート比が小さくなるエッチング条件）に変更して、Ｓｉ3Ｎ4膜４を膜厚相当分エッチングする。Ｓｉ3Ｎ4膜４がある領域は、酸化膜スペーサ１４のある状態で止まり、図８（ｈ）に示すように、突抜け欠陥のないコンタクト孔１５を形成できる。一方、Ｓｉ3Ｎ4膜４のない領域では、中間層のＳｉ3Ｎ4膜４がないため、スペーサ酸化膜１４がエッチングされ、シリコン基板５まで到達してシリコン基板５が露出した状態になり、突抜け欠陥のあるコンタクト孔１３を形成できる。プラズマエッチングでコンタクト孔１５を形成後、酸素プラズマ等を用いてアッシャ除去及びＲＣＡ洗浄等を行ない、ホトレジスト１２及びエッチング残渣を除去する。以上のプロセスによって図５に示す断面構造のテストパターンウエハを作成できる。
【００２５】
ここでは基板としてシリコン基板を用いた例について説明したが、本発明は、ＳＯＩ（Silicon-On-Insulator）基板やＧａＡｓ基板に対しても適用することができる。
【００２６】
（実施例３）
図９に、電子線式検査装置を用いて、図３に示したテストパターンウエハを検査したときに得られる、検査感度（例えばコントラスト、捕捉率、正解率）とＳｉ3Ｎ4膜厚との相関図を示す。電子線式検査装置を用いた検査の方法は以下のとおりである。電子式検査装置は、主として、ウエハをロードアンロードするロードロック室、検査のための真空室及び、印加電圧や電子線のドーズ量を可変できる電子線を照射するカラムと水平方向に可動式のウエハステージ及び複数の電子線検出器とこれを２次元ＳＥＭ画像に変換できる機能を有している。得られたＳＥＭ像の欠陥部と正常部のコントラストの差から種々の欠陥の有無を検出できる。このコントラストに閾値を設けておき、この閾値を越えると欠陥として検出できる。この閾値を再現よく設定できると、感度よく検査できる。閾値をきめるコントラストは、電子線ドーズ量、一次電子線の加速電圧、電子線照射時間等の検査条件に依存する。以下の実施例では、検査条件の一つとして電子線のドーズ量（一般に電流密度ｎＡ／ｃｍ2の単位で表される）を変えた。検査条件１は大きいドーズ量であり、検査条件２は条件１に比べて小さいドーズ量である。Ｓｉ3Ｎ4の膜厚が薄いと電子がリークしやすくなるため、開口部と非開口部の見分けがつかなくなる。したがって、種々のＳｉ3Ｎ4膜厚を有する複数のサンプルＴＥＧに対してそれぞれ検査装置の検査感度を測定できる。本例の場合、検査条件１は検査条件２より高感度であり適正条件である。
【００２７】
図１０は、電子線検査時のシリコン基板に流れる電流密度Ｊ１の様子を示している。Ｊ１，Ｊ１（O,S）、Ｊ１（C,S）は、それぞれ電子線照射の電流密度、開口部からシリコン基板に流れる電流密度、非開口部からシリコン基板に流れる電流密度である。感度は、一般にＪ１（O,S）とＪ１（C,S）の比に比例する。すなわち、十分Ｓｉ3Ｎ4膜厚が大きいと、Ｊ１（C,S）はゼロになり、検査感度は増大する。しかし、きわめてＳｉ3Ｎ4膜厚が薄くなると、Ｊ１（C,S）は大きくなり、比は小さくなり、検査感度は低下する。
【００２８】
図１１には、電子線式の検査条件設定のフローチャートを示す。検査装置に、電子ビームの照射条件等を決めて検査条件１を設定してテストパターンウエハの検査を行い、上記検査感度の膜厚依存性をとる。次に検査条件２で、同様にテストパターンウエハの検査を行い、上記検査感度の膜厚依存性を取る。これを繰り返し、最大検査感度になるように検査条件を決める。これらのルーチンを検査装置にソフトとして組み込んで運用することもできる。この方法の採用により検査装置の機差も低減できる。あるいは、簡易的に、Ｓｉ3Ｎ4の膜厚が１種類のテストパターンウエハに対して、電子線ドーズ量や一次電子線の加速電圧等の検査条件を変えながら検査を行い、十分なコントラストをもって非導通不良を検出できる検査条件を探索するようにしてもよい。
【００２９】
図１２に、電子線式検査装置を用いて、図５に示した、つき抜け構造を有するテストパターンウエハを検査したときに得られる、検査感度（例えばコントラスト、捕捉率、正解率）と検査条件との相関図を示す。検査の方法は以下のとおりである。電子式検査装置は、真空室及び、印加電圧や電子線のドーズ量を可変できる、電子線を照射するカラムと可動式のウエハステージ及び複数の２次電子線検出器とこれを２次元ＳＥＭ画像に変換できる機能を有している。得られたＳＥＭ像の欠陥部と正常部のコントラストの差からウエハ上の種々の欠陥の有無を検出できる。このコントラストに閾値を設けておき、閾値を越えると欠陥として検出できる。この閾値を再現よく設定できると、感度よく検査できる。閾値を決めるコントラストは、電子線ドーズ量、一次電子線の加速電圧、電子線照射時間等の検査条件に依存する。ここでは、検査条件の一つとして電子線のドーズ量を変えた。検査条件２は大きいドーズ量であり、検査条件１は条件２に比べて小さいドーズ量である。ドーズ量が十分でないと、正常部でもゲート酸化膜を通して電子がリークするため、正常部とつき抜け部のコントラストがつかなくなる。したがってサンプルＴＥＧに対してドーズ量条件を変化させることにより、検査感度を測定できる。本例の場合、検査条件２は検査条件１より高感度であり適正条件である。
【００３０】
図１３は、電子線検査時のシリコン基板に流れる電流密度Ｊ１の様子を示している。Ｊ１，Ｊ１（G,S）、Ｊ１（T,S）は、それぞれ電子線照射の電流密度、正常部からシリコン基板に流れる電流密度、つき抜け部からシリコン基板に流れる電流密度である。感度は、一般にＪ１（T,S）とＪ１（G,S）の比に比例する。すなわち、十分電流密度が大きいとJ１（T,S）は無視できるようになり、コントラストは向上して検査感度は増大する。しかし、きわめて電流密度が大きくなると、ゲート破壊等によりＪ１（G,S）は大きくなり、Ｊ１（T,S）と同じになる。電流比は小さくなり、検査感度は低下する。
【００３１】
図１４には、電子線式の検査条件設定のフローチャートを示す。検査装置に、電子ビームの照射条件等を決めて検査条件１を設定してつき抜け構造を有するテストパターンウエハの検査を行い、検査感度をとる。次に検査条件２で、同様にテストパターンウエハの検査を行い、上記感度をとる。この操作を繰り返し、最大検査感度になるように検査条件を決める。これらのルーチンを検査装置にソフトとして組み込んで運用することもできる。この方法の採用により検査装置の機差も低減できる。
【００３２】
このように、本発明によると、非導通や突抜け欠陥の大きさ、数、厚さ、材質が既知のサンプルを用いることによって、検査装置の検査条件を適正化することができ、各検査装置におけるこれらの欠陥の検出率等を向上できる。
【図面の簡単な説明】
【００３３】
【図１】本発明での非導通コンタクトの断面構造の例を示す図。
【図２】非導通コンタクトのチップ内でのレイアウトの平面図。
【図３】非導通コンタクトを含むチップのウエハ内でのレイアウトの平面図。
【図４】非導通コンタクトを製造に必要なプロセスフロー図。
【図５】本発明での突抜けコンタクトの断面構造の例を示す図。
【図６】突抜けコンタクトのチップ内でのレイアウトの平面図。
【図７】突抜けコンタクトのウエハ内でのレイアウトの平面図。
【図８】突抜けコンタクトを製造に必要なプロセスフロー図。
【図９】検査感度のＳｉ3Ｎ4膜厚依存性を示す図。
【図１０】電子線検査時のシリコン基板に流れる電流密度Ｊ１の概要を示す図。
【図１１】非開口ＴＥＧウエハを用いた適正検査条件の設定フロー図。
【図１２】検査感度の検査条件依存性を示す図。
【図１３】電子線検査時のシリコン基板に流れる電流密度Ｊ１の概要を示す図。
【図１４】つき抜けＴＥＧウエハを用いた適正検査条件の設定フロー図。
【符号の説明】
【００３４】
１  導通コンタクト孔
２  非導通コンタクト孔（欠陥）
３  酸化膜
４  Ｓｉ3Ｎ4膜
５  シリコン基板
６  チップ領域
７  非導通コンタクト孔（欠陥）
８  導通コンタクト孔
９  シリコンウエハ
１０  非導通コンタクト孔（欠陥）を有するチップ
１１  非導通コンタクト孔（欠陥）がないチップ
１２  ホトレジスト
１３  突抜け欠陥のあるコンタクト孔
１４  酸化膜スペーサ構造
１５  突抜け欠陥のないコンタクト孔
１６  ポリシリコン電極
１７  キャップ酸化膜
【図１】
2007194422.tif 000003
【図２】
2007194422.tif 000004
【図３】
2007194422.tif 000005
【図４】
2007194422.tif 000006
【図５】
2007194422.tif 000007
【図６】
2007194422.tif 000008
【図７】
2007194422.tif 000009
【図８】
2007194422.tif 000010
【図９】
2007194422.tif 000011
【図１０】
2007194422.tif 000012
【図１１】
2007194422.tif 000013
【図１２】
2007194422.tif 000014
【図１３】
2007194422.tif 000015
【図１４】
2007194422.tif 000016