(57)【要約】【課題】  コイン検出用のコイルとして巻線型チップインダクタを使用するにあたり、回路構成の複雑化を回避すると共に、ノイズに強くする。【解決手段】  共振回路でコイルを励磁し、当該コイルが発生させる磁束の変化にもとづいてコインを検出するコイン検出センサ１において、コイルを巻線型チップインダクタＬ１とし、当該巻線型チップインダクタＬ１を直列共振回路７で励磁し、直列共振回路７の作用により、巻線型チップインダクタＬ１にソース電圧のＱ倍の電圧を印加する。【選択図】        図５
2007034586.tif 000002
【特許請求の範囲】
【請求項１】
共振回路でコイルを励磁し、当該コイルが発生させる磁束の変化にもとづいてコインを検出するコイン検出センサにおいて、
前記コイルを巻線型チップインダクタとし、当該巻線型チップインダクタを直列共振回路で励磁することを特徴とするコイン検出センサ。
【請求項２】
第一の巻線型チップインダクタと、
コイン通路を介して、前記第一の巻線型チップインダクタと対向する第二の巻線型チップインダクタと、
前記第一の巻線型チップインダクタと直列に接続され、送信側直列共振回路を構成する第一のコンデンサと、
前記第二の巻線型チップインダクタと並列に接続され、受信側並列共振回路を構成する第二のコンデンサと、
前記送信側直列共振回路に間欠的な駆動信号を入力する駆動信号入力手段と、
前記受信側並列共振回路の出力信号にもとづいてコインの通過を判定するコイン通過判定手段と
を備えることを特徴とする請求項１記載のコイン検出センサ。
【請求項３】
前記コイン通過判定手段は、前記受信側並列共振回路の出力信号を、増幅器を介さずに直接入力することを特徴とする請求項２記載のコイン検出センサ。
【請求項４】
前記駆動信号入力手段及び前記コイン通過判定手段は、１チップマイコン内に構成されることを特徴とする請求項２又は３記載のコイン検出センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動販売機、コイン計数機、スロットマシンなどのコイン取り扱い装置に設けられ、硬貨、メダルなどのコインを検出する磁気式のコイン検出センサに関する。
【背景技術】
【０００２】
自動販売機、コイン計数機、スロットマシンなどのコイン取り扱い装置では、磁気式のコイン検出センサが広く用いられている（例えば、特許文献１参照）。この種のコイン検出センサは、光学式のコイン検出センサに比べ、汚れに強く、外乱光の影響を受けないという利点がある反面、コイルを使用しているため、コスト的に不利であった。すなわち、この種のコイルは、製作コストが高いだけでなく、基板に対する実装の自動化が困難であるため、コストアップの要因となっている。
【０００３】
そこで、コイン検出センサのコイルとして、巻線型チップインダクタを使用することが考えられる（例えば、特許文献２参照）。この種の巻線型チップインダクタは、インダクタンス素子として大量生産され、基板に対する実装も容易に自動化できるため、コイン検出センサのコイルに適用すると、大幅なコストダウンが可能になる。しかも、巻線型チップインダクタは、品質が安定しているため、製品間における検出精度のばらつきも抑制できる。
【特許文献１】特開２００２−３５２２９５号公報
【特許文献２】特開平９−３５１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、巻線型チップインダクタは、通常、低インダクタンス型であり、かつ、両端面の電極によって磁束の漏れが制限されるため、コイン検出センサの送信コイルとして使用する場合、コインの検出に必要となる十分な磁束を発生させることが難しい。なお、送信コイルが発生させる磁束が不十分であっても、受信コイルが受信した微弱な信号を高ゲインで増幅し、この増幅信号にもとづいてコインの通過を判定することは可能であるが、このようにすると、回路構成が複雑になるだけでなく、ノイズの影響を受けやすくなるという問題がある。
【課題を解決するための手段】
【０００５】
本発明は、上記の如き実情に鑑みこれらの課題を解決することを目的として創作されたものであって、共振回路でコイルを励磁し、当該コイルが発生させる磁束の変化にもとづいてコインを検出するコイン検出センサにおいて、前記コイルを巻線型チップインダクタとし、当該巻線型チップインダクタを直列共振回路で励磁することを特徴とする。このようにすると、直列共振回路の作用により、巻線型チップインダクタにソース電圧のＱ倍（Ｑ：共振回路の良好度）の電圧が印加されるので、巻線型チップインダクタから十分な磁束を発生させ、精度の良いコイン検出を行うことが可能になる。その結果、コイン検出用のコイルとして巻線型チップインダクタを使用するものでありながら、回路構成の複雑化を回避できるだけでなく、ノイズにも強いものとできる。
また、第一の巻線型チップインダクタと、コイン通路を介して、前記第一の巻線型チップインダクタと対向する第二の巻線型チップインダクタと、前記第一の巻線型チップインダクタと直列に接続され、送信側直列共振回路を構成する第一のコンデンサと、前記第二の巻線型チップインダクタと並列に接続され、受信側並列共振回路を構成する第二のコンデンサと、前記送信側直列共振回路に間欠的な駆動信号を入力する駆動信号入力手段と、前記受信側並列共振回路の出力信号にもとづいてコインの通過を判定するコイン通過判定手段とを備えることを特徴とする。このようにすると、送信コイル及び受信コイルとして巻線型チップインダクタを用い、一層のコストダウンが図れる。
また、前記コイン通過判定手段は、前記受信側並列共振回路の出力信号を、増幅器を介さずに直接入力することを特徴とする。このようにすると、回路構成がよりシンプルになり、更なるコストダウンが可能になる。
また、前記駆動信号入力手段及び前記コイン通過判定手段は、１チップマイコン内に構成されることを特徴とする。このようにすると、二つの巻線型チップインダクタと、二つのコンデンサと、一つの１チップマイコンだけで、コイン検出センサを構成できるので、より一層のコストダウンが可能になる。
【発明の効果】
【０００６】
以上のように本発明によれば、コイン検出用のコイルとして巻線型チップインダクタを使用するものでありながら、巻線型チップインダクタを直列共振回路で励磁するので、巻線型チップインダクタにソース電圧のＱ倍の電圧を印加できる。これにより、巻線型チップインダクタから十分な磁束を発生させ、精度の良いコイン検出を行うことが可能になり、その結果、回路構成の複雑化を回避できるだけでなく、ノイズにも強いものとできる。
【発明を実施するための最良の形態】
【０００７】
次に、本発明の実施形態について、図面に基づいて説明する。図１及び図２において、１はコインの通過を検出するコイン検出センサであって、該コイン検出センサ１は、コ字状のケーシング２を有すると共に、コイン通路２ａを介して対向する二つの凸部２ｂ内に、それぞれ巻線型チップインダクタＬ１、Ｌ２を備えている。第一の巻線型チップインダクタＬ１は、コイン通路２ａに磁束を発生させる送信コイルとして使用され、第二の巻線型チップインダクタＬ２は、コインの通過に伴う磁束の変化を検出する受信コイルとして使用される。
【０００８】
図３及び図４に示すように、巻線型チップインダクタＬ１、Ｌ２は、例えば、フェライトなどで形成されるＨ型のコア３に巻線４を巻装すると共に、巻線４の両端をコア３の両端面に形成される電極５に接続し、更に、巻線４の外周部を樹脂材などで被覆して製造される。この種の巻線型チップインダクタＬ１、Ｌ２は、インダクタンス素子として大量生産され、その単価が極めて安いだけでなく、基板実装も容易に自動化できるので、送信コイルや受信コイルに適用することにより、コイン検出センサ１の大幅なコストダウンが可能になる。
【０００９】
図３に示すように、巻線型チップインダクタＬ１、Ｌ２は、コイン通路２ａを挟んで、並列又は直列に配置されることが好ましい。このような配置にすると、第一の巻線型チップインダクタＬ１の発生磁束が、第二の巻線型チップインダクタＬ２内を巻線中心方向に貫き、良好な誘導作用が得られる。特に、図３の（Ａ）に示すように、巻線型チップインダクタＬ１、Ｌ２を並列に配置した場合には、電極５による渦電流損の影響を受け難いので、磁束を効率良く発生させることができる。
【００１０】
図４に示すように、巻線型チップインダクタＬ１、Ｌ２は、コ字状の基板６に表面実装される。基板６には、巻線型チップインダクタＬ１、Ｌ２を半田付けするための半田付け用パターン６ａが予め形成され、ここに巻線型チップインダクタＬ１、Ｌ２の各電極５が半田付けされる。ここで、巻線型チップインダクタＬ１、Ｌ２の配置は、前述のように並列、直列のいずれでも良いが、図４の（Ａ）に示すように、巻線型チップインダクタＬ１、Ｌ２を並列に配置すると、少なくとも半田付け用パターン６ａの分だけ基板６の幅を小さくできるという利点がある。
【００１１】
図５に示すように、本実施形態のコイン検出センサ１は、二つの巻線型チップインダクタＬ１、Ｌ２の他に、二つのコンデンサＣ１、Ｃ２と、駆動信号入力手段と、コイン通過判定手段とを備えて構成されている。第一のコンデンサＣ１は、第一の巻線型チップインダクタＬ１と直列に接続され、送信側直列共振回路７を構成しており、第二のコンデンサＣ２は、第二の巻線型チップインダクタＬ２と並列に接続され、受信側並列共振回路８を構成している。また、駆動信号入力手段は、送信側直列共振回路７に間欠的な駆動信号を入力し、コイン通過判定手段は、受信側並列共振回路８の出力信号にもとづいてコインの通過判定を行う。
【００１２】
コイン検出センサ１をこのように構成すると、送信側直列共振回路７によって、第一の巻線型チップインダクタＬ１にソース電圧（例えば５Ｖ）のＱ倍（例えば８倍）の電圧が印加されるので、第一の巻線型チップインダクタＬ１から十分な磁束を発生させ、精度の良いコイン検出を行うことが可能になる。
なお、第一の巻線型チップインダクタＬ１に印加される最大電圧ＶＬＭＡＸは、以下に示す式で求めることができる。ただし、ω０は共振角周波数、Ｌは巻線型チップインダクタＬ１のインダクタンス、Ｒは巻線型チップインダクタＬ１の抵抗、ＣはコンデンサＣ１のキャパシタンス、ＶＳはソース電圧、Ｑは共振回路の良好度である。
【００１３】
【数１】
2007034586.tif 000003
【００１４】
また、送信側直列共振回路７で第一の巻線型チップインダクタＬ１を励磁すると、受信側並列共振回路８の受信レベルが大きくなるので、受信コイルを巻線型チップインダクタＬ２で構成したり、受信側並列共振回路８の出力信号を、増幅器を介さずにコイン通過判定手段に直接入力することが可能になる。これにより、コイン検出センサ１の回路構成がよりシンプルになり、更なるコストダウンが可能になる。
【００１５】
また、本実施形態では、駆動信号入力手段及びコイン通過判定手段を１チップマイコン９内に構成している。このようにすると、二つの巻線型チップインダクタＬ１、Ｌ２と、二つのコンデンサＣ１、Ｃ２と、一つの１チップマイコン９だけでコイン検出センサ１を構成し、より一層のコストダウンが可能になる。ここで使用される１チップマイコン９は、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ、比較器などが内蔵されており、例えば、図６に示すような処理手順をＲＯＭに書き込むことにより、駆動信号入力手段及びコイン通過判定手段として機能させることができる。
【００１６】
つまり、図６に示すように、１チップマイコン９は、まず、比較器のＲＥＦ電圧を設定した後（Ｓ１）、駆動パルス出力処理（Ｓ２：駆動信号入力手段）とコイン通過判定処理（Ｓ３：コイン通過判定手段）を繰り返し実行する。駆動パルス出力処理では、第一の巻線型チップインダクタＬ１に最大電圧が印加されるように、送信側直列共振回路７に対して所定周期の駆動パルスを印加する。また、コイン通過判定処理では、受信側並列共振回路８の出力信号電圧（受信信号レベル）とＲＥＦ電圧との比較結果（比較器出力）を判定し、ここで比較器出力が「１」のときは検知信号を「ＯＦＦ」とし（Ｓ４、Ｓ５）、比較器出力が「０」のときは検知信号を「ＯＮ」とする（Ｓ６、Ｓ７）。なお、本実施形態では、受信信号レベルにもとづいてコインの通過を判定しているが、送信信号に対する受信信号の位相ずれにもとづいてコインの通過を判定してもよいし、受信信号レベル及び位相ずれにもとづいてコインの通過を判定してもよい。
【００１７】
次に、本実施形態に係るコイン検出センサ１の作用について、図７〜図１１に沿って説明する。
【００１８】
図７は、図５のａ点における波形図である。この図に示すように、１チップマイコン９は、送信側直列共振回路７に所定周期の駆動パルスを印加する。ここで印加されるソース電圧は、例えば５Ｖである。
【００１９】
図８は、図５のａ点及びｂ点における波形図である。この図に示すように、ａ点に所定周期の駆動パルスを印加すると、第一の巻線型チップインダクタＬ１には（ｂ点）、直列共振によってソース電圧のＱ倍の電圧が印加される。ここで第一の巻線型チップインダクタＬ１に印加される最大電圧は、例えば４０Ｖである。
【００２０】
図９は、図５のｂ点及びｃ点における波形図（コイン無し）である。この図に示すように、第一の巻線型チップインダクタＬ１を励磁すると、第二の巻線型チップインダクタＬ１の誘導作用及びコンデンサＣ２との共振作用により、受信側並列共振回路８（ｃ点）から受信信号が出力される。この出力信号レベルは、例えば、両巻線型チップインダクタＬ１、Ｌ２間にコインが存在しないときで、１．５Ｖ程度である。
【００２１】
図１０は、図５のｂ点及びｃ点における波形図（コイン有り）である。この図に示すように、両巻線型チップインダクタＬ１、Ｌ２間にコインが介在すると、受信側並列共振回路８（ｃ点）から出力される信号レベルが著しく低下する。これにより、コイン通路２ａにおけるコインの存在を検出することが可能になる。
【００２２】
図１１は、図５のｃ点及びｄ点における波形図（コイン無し）である。この図に示すように、１チップマイコン９に内蔵される比較器は、受信側並列共振回路８の出力信号電圧とＲＥＦ電圧とを比較し、その結果をｄ点に出力する。例えば、受信側並列共振回路８の出力信号電圧がＲＥＦ電圧よりも高いときに「１」を出力し、低いときに「０」を出力する。
【００２３】
叙述の如く構成された本実施形態によれば、共振回路でコイルを励磁し、当該コイルが発生させる磁束の変化にもとづいてコインを検出するコイン検出センサ１において、コイルを巻線型チップインダクタＬ１とし、当該巻線型チップインダクタＬ１を直列共振回路７で励磁するので、直列共振回路７の作用により、巻線型チップインダクタＬ１にソース電圧のＱ倍の電圧が印加される。これにより、巻線型チップインダクタＬ１から十分な磁束を発生させ、精度の良いコイン検出を行うことが可能になる。その結果、コイン検出用のコイルとして巻線型チップインダクタＬ１を使用するものでありながら、回路構成の複雑化を回避できるだけでなく、ノイズにも強いものとできる。
【００２４】
また、本実施形態のコイン検出センサ１は、第一の巻線型チップインダクタＬ１と、コイン通路２ａを介して、第一の巻線型チップインダクタＬ１と対向する第二の巻線型チップインダクタＬ２と、第一の巻線型チップインダクタＬ１と直列に接続され、送信側直列共振回路７を構成する第一のコンデンサＣ１と、第二の巻線型チップインダクタＬ２と並列に接続され、受信側並列共振回路８を構成する第二のコンデンサＣ２と、送信側直列共振回路７に間欠的な駆動信号を入力する駆動信号入力手段と、受信側並列共振回路８の出力信号にもとづいてコインの通過を判定するコイン通過判定手段とを備えて構成されるので、送信コイル及び受信コイルとして巻線型チップインダクタＬ１、Ｌ２を用い、一層のコストダウンが図れる。
【００２５】
しかも、コイン通過判定手段は、受信側並列共振回路８の出力信号を、増幅器を介さずに直接入力するので、回路構成がよりシンプルになり、更なるコストダウンが可能になる。
【００２６】
また、駆動信号入力手段及びコイン通過判定手段は、１チップマイコン９内に構成されるので、二つの巻線型チップインダクタＬ１、Ｌ２と、二つのコンデンサＣ１、Ｃ２と、一つの１チップマイコン９だけで、コイン検出センサ１を構成し、より一層のコストダウンが可能になる。
【図面の簡単な説明】
【００２７】
【図１】コイン検出センサの斜視図である。
【図２】（Ａ）〜（Ｃ）はコイン検出センサの平面図、側面図及び正面図である。
【図３】（Ａ）、（Ｂ）は巻線型チップインダクタの配置例を示す説明図である。
【図４】（Ａ）、（Ｂ）は基板に対する巻線型チップインダクタの配置例を示す説明図である。
【図５】コイン検出センサの構成を示すブロック図である。
【図６】１チップマイコンの処理手順を示すフローチャートである。
【図７】図５のａ点における波形図である。
【図８】図５のａ点及びｂ点における波形図である。
【図９】図５のｂ点及びｃ点における波形図（コイン無し）である。
【図１０】図５のｂ点及びｃ点における波形図（コイン有り）である。
【図１１】図５のｃ点及びｄ点における波形図（コイン無し）である。
【符号の説明】
【００２８】
１    コイン検出センサ
２    ケーシング
２ａ  コイン通路
２ｂ  凸部
３    コア
４    巻線
５    電極
６    基板
６ａ  半田付け用パターン
７    送信側直列共振回路
８    受信側並列共振回路
９    １チップマイコン
Ｃ１  第一のコンデンサ
Ｃ２  第二のコンデンサ
Ｌ１  第一の巻線型チップインダクタ
Ｌ２  第二の巻線型チップインダクタ
【図１】
2007034586.tif 000004
【図２】
2007034586.tif 000005
【図３】
2007034586.tif 000006
【図４】
2007034586.tif 000007
【図５】
2007034586.tif 000008
【図６】
2007034586.tif 000009
【図７】
2007034586.tif 000010
【図８】
2007034586.tif 000011
【図９】
2007034586.tif 000012
【図１０】
2007034586.tif 000013
【図１１】
2007034586.tif 000014