(57)【要約】【課題】インタレースで入力される画像を解像度変換した後の画質を向上することが可能な画像解像度変換装置を提供する。【解決手段】領域決定部１０２は、新規画素を生成する領域を決定する際に用いる初期値を、解像度変換に用いる非ライン方向の画素群の画素数（画素数が奇数であるか偶数であるか）、フィールドの属性（偶フィールド及び奇フィールドの種別）、及び解像度変換倍率に基づいて設定する。また、領域決定部１０２は、この初期値に対して、解像度変換倍率に応じた積算パラメータ（水平倍率分子、水平倍率分母、垂直倍率分子、垂直倍率分母）を所定の条件下で順次積算する。そして、領域決定部１０２は、その積算結果に基づき、順次、新規画素生成領域の位置に係る領域制御信号を出力すると共に、その新規画素生成領域内で新規画素を生成する位置に係る新規画素設定位置信号を出力する。【選択図】図１
2007208894.tif 000002
【特許請求の範囲】
【請求項１】
所定の大きさの画素領域を構成する画素群に含まれる複数の画素に係る画素値を補間して新規画素を生成することで、元画像を、設定された解像度変換倍率を乗じた解像度を有する画像に変換する画像解像度変換装置であって、
インタレースで入力される前記元画像の各画素の画素値が、前記インタレースのフィールドを単位として格納される画素値記憶部と、
前記新規画素を生成する領域を決定する際に用いる初期値を、解像度変換に用いる、前記インタレースのライン方向と直交する非ライン方向の前記画素群の画素数、前記フィールドの属性、及び前記解像度変換倍率に基づいて設定すると共に、前記初期値に対して、前記解像度変換倍率に応じた積算パラメータを所定の条件下で順次積算し、その積算結果に基づき、順次、前記新規画素を生成する新規画素生成領域の位置に係る第１の決定信号、及び前記新規画素生成領域内において前記新規画素を生成する位置に係る第２の決定信号を出力する領域決定部と、
前記第１の決定信号に基づき、前記新規画素生成領域に対応する前記画素群の画素値を前記画素値記憶部から出力させる出力制御信号を生成する画素値読み取り制御部と、
前記出力制御信号に従って前記画素値記憶部から出力された前記画素群の画素値及び前記第２の決定信号に基づき、前記解像度変換倍率に対応する前記新規画素の画素値を補間演算する補間演算部と、
を有することを特徴とする画像解像度変換装置。
【請求項２】
前記画素群の前記非ライン方向の画素数は、前記ライン方向の画素数を２で割った商に１を加えた画素数に設定され、前記画素値記憶部は、前記ライン方向の画素数と前記非ライン方向の画素数との積に対応する数の前記画素群の各画素値を一括して出力することを特徴とする請求項１に記載の画像解像度変換装置。
【請求項３】
前記領域決定部は、前記解像度変換倍率に基づき、前記フィールド上で非ライン方向に隣接する画素間の中間位置を表す中間位置パラメータを設定し、この中間位置パラメータに基づき、前記初期値及び前記第２の決定信号を生成することを特徴とする請求項１または請求項２に記載の画像解像度変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像解像度変換装置に関し、特に、インタレース画像のフィールド単位で元画像の画素値から任意の倍率で解像度を変換し、新規に設定した画素位置の画素値を生成するのに好適な画像解像度変換装置に関する。
【背景技術】
【０００２】
画像の解像度を変換する従来技術は、例えば特許文献１に記載されている。図１８を参照し、この従来技術を説明する。特許文献１では、新規に画素を生成する領域を、矩形を構成する２行２列の４つの元画像の画素で囲まれる領域とし、新規に画素を生成する際の演算に用いる元画像の画素群を、これら４画素で囲まれる範囲の１画素外側の画素を含んだ４行４列の１６画素とする方法が提案されている。この方法では、４行４列の１６画素の画素値を元にして、新規に生成する画素の画素値を、キュービック補間処理などによって演算している。
【特許文献１】特開２００１−２３８０７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
インタレース画像をフレーム単位で解像度変換することは画質の観点では有利であるが、リアルタイム処理という点で見ると、１フィールド分以上の遅延が生じるため、遅延が許されない場面においてはフィールド単位での処理が望まれる。特許文献１で提案されている方法では、新規画素を生成するのに用いる元画像の画素群を４行４列の１６画素としているが、インタレース画像をフィールド単位で処理する際にこの方法を用いると、これらの画素群が分布する範囲の行方向の距離と列方向の距離は、以下のように全く異なるものとなる。
【０００４】
この様子を示したのが図１９である。丸印が、インタレース画像をフィールド単位で見た場合の元画像の画素位置であり、升目状に描いた線の交点が、両フィールドを合成したフレームで見た場合の元画像の画素位置である。２つのフィールドからなるインタレース画像をフィールド単位で見た場合、２行につき１行の画素データが存在しないため、列の間隔は１画素間隔であるが、行の間隔は２画素間隔となる。つまり、フィールド単位で見て４行４列の範囲というのは、他方のフィールドと合成したフレームとして見ると、７行４列に相当するものである。
【０００５】
従って、新規に画素を生成する際に参照する画素群として、ある方向に見ると、新規画素から近い位置の画素を用いるものの、もう一方の方向に見ると、新規画素から遠い位置の画素を用いることになるため、新規に生成する画素の画素値を適切に演算できず、解像度変換後に高画質な画像を得ることができない。
【０００６】
本発明は、上述した問題点に鑑みてなされたものであって、インタレースで入力される画像を解像度変換した後の画質を向上することが可能な画像解像度変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題を解決するためになされたもので、所定の大きさの画素領域を構成する画素群に含まれる複数の画素に係る画素値を補間して新規画素を生成することで、元画像を、設定された解像度変換倍率を乗じた解像度を有する画像に変換する画像解像度変換装置であって、インタレースで入力される前記元画像の各画素の画素値が、前記インタレースのフィールドを単位として格納される画素値記憶部と、前記新規画素を生成する領域を決定する際に用いる初期値を、解像度変換に用いる、前記インタレースのライン方向と直交する非ライン方向の前記画素群の画素数、前記フィールドの属性、及び前記解像度変換倍率に基づいて設定すると共に、前記初期値に対して、前記解像度変換倍率に応じた積算パラメータを所定の条件下で順次積算し、その積算結果に基づき、順次、前記新規画素を生成する新規画素生成領域の位置に係る第１の決定信号、及び前記新規画素生成領域内において前記新規画素を生成する位置に係る第２の決定信号を出力する領域決定部と、前記第１の決定信号に基づき、前記新規画素生成領域に対応する前記画素群の画素値を前記画素値記憶部から出力させる出力制御信号を生成する画素値読み取り制御部と、前記出力制御信号に従って前記画素値記憶部から出力された前記画素群の画素値及び前記第２の決定信号に基づき、前記解像度変換倍率に対応する前記新規画素の画素値を補間演算する補間演算部とを有することを特徴とする画像解像度変換装置である。
【０００８】
また、本発明の画像解像度変換装置において、前記画素群の前記非ライン方向の画素数は、前記ライン方向の画素数を２で割った商に１を加えた画素数に設定され、前記画素値記憶部は、前記ライン方向の画素数と前記非ライン方向の画素数との積に対応する数の前記画素群の各画素値を一括して出力することを特徴とする。
【０００９】
また、本発明の画像解像度変換装置において、前記領域決定部は、前記解像度変換倍率に基づき、前記フィールド上で非ライン方向に隣接する画素間の中間位置を表す中間位置パラメータを設定し、この中間位置パラメータに基づき、前記初期値及び前記第２の決定信号を生成することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、初期値に対応して適切な位置に新規画素生成領域が設定されるので、奇数・偶数の両フィールドを合わせて元画像を見た場合に、新規画素の生成に用いる元画像画素群が分布する範囲のライン方向・非ライン方向の距離がなるべく近くなるように元画像画素群を設定することが可能となり、インタレースで入力される画像を解像度変換した後の画質を向上することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照し、本発明の実施形態を説明する。まず、本実施形態で行う画像解像度変換の原理について説明する。本実施形態では、新規画素の生成に用いる元画像の画素群が４行４列の１６画素である場合を例として、ベースとなる考え方を説明する。図６に示すように、着目しているフィールドには存在しない画素位置も含めて考える。着目しているフィールドに存在する画素位置と、他方のフィールドに存在する画素位置の両者を混合して見ると、ライン方向（図中の水平方向）で見ても非ライン方向（図中の垂直方向）で見ても画素の間隔が同じ間隔になるためである。
【００１２】
新規画素を生成する領域（新規画素生成領域）は、着目しているフィールドに存在しない画素位置も含めて、２行２列の４画素で囲まれる領域であるとすれば、図６（ａ）と（ｂ）に分けて記したように、２通りの領域６０１及び６０２になる。これらの２通りの領域６０１及び６０２に新規画素を生成するために用いる４行４列の１６画素の画素群は、黒丸で示した１６個の画素から構成される。この１６画素の画素群から新規画素を生成すればよいが、着目しているフィールドには存在しない画素がある。これらの存在しない画素は、近隣の実在する画素から補間生成すれば、実在する画素の画素値を用いて表すことができる。
【００１３】
従って、それぞれの図の新規画素生成領域に新規画素を生成するために用いる元画像の画素群は、白丸で示した３行４列の１２画素となる。この画素群の列数Ｎ（ライン方向の画素数）に対する行数Ｍ（非ライン方向の画素数）は、列間隔に対して行間隔が２倍であることから、Ｍ＝Ｎ／２＋１によって決定する。ここでは、従来方法をベースにして、新規画素生成領域を２つに割って場合分けし、新規画素の生成に用いる元画像の画素群が異なるものとして描いたが、新規画素の生成に用いる画素群を同一のものとして２通りの新規画素生成領域を描くと図７のようになる。
【００１４】
同様に、新規画素を生成するために用いる元画像の画素群のベースを６行６列とした例と、８行８列とした例を図８〜図１１に示す。図８は、画素群のベースが４行４列である場合を示す図６に対応した、画素群のベースが６行６列である場合を示し、図９は、画素群のベースが４行４列である場合を示す図７に対応した、画素群のベースが６行６列である場合を示している。また、図１０は、画素群のベースが４行４列である場合を示す図６に対応した、画素群のベースが８行８列である場合を示し、図１１は、画素群のベースが４行４列である場合を示す図７に対応した、画素群のベースが８行８列である場合を示している。それぞれ、フィールド単位で見ると、元画像の画素群のベースが６行６列の場合には、白丸で示した４行６列の元画像の画素群から、また元画像の画素群のベースが８行８列の場合には、５行８列の元画像の画素群から新規画素を生成すればよい。
【００１５】
上記では、行方向の画素数、即ち画素群の列数が偶数の場合についてのみ述べたが、これは、新規画素生成領域が、行方向に見て画素の存在する位置の間となるようにして、処理を簡易に済ますための処置である。
【００１６】
次に、上述した新規画素生成領域に新規画素を生成する本実施形態の画像解像度変換装置の実施の形態を説明する。図１は、本実施形態による画像解像度変換装置の概略構成を示している。以下、本実施形態においては、前述したライン方向を水平方向、非ライン方向を垂直方向とする。画像解像度変換装置は、画素値記憶部１０１と、領域決定部１０２と、画素値読み取り制御部１０３と、補間演算部１０４と、画素値書き込み制御部１０５とを備えている。
【００１７】
CCD（Charge Coupled Device）などの撮像素子でラスタスキャンされた元画像スキャン画素値は、画素値書き込み制御部１０５からの書き込み制御信号に従って、画素値記憶部１０１に書き込まれる。これによって、画素値記憶部１０１には、インタレースで入力される元画像の各画素の画素値が、インタレースのフィールドを単位として格納される。
【００１８】
領域決定部１０２は、外部から供給される拡大／縮小倍率データに基づいて、新規に画素を設定する領域を決定するための領域制御信号（第１の決定信号）を画素値読み取り制御部１０３に供給すると同時に、新規画素生成領域における新規に画素を設定する位置を示す新規画素設定位置信号（第２の決定信号）を補間演算部１０４に供給する。
【００１９】
画素値読み取り制御部１０３は、供給された領域制御信号から読み取り制御信号（出力制御信号）を生成し、この読み取り制御信号を画素値記憶部１０１に供給する。これにより、新規に画素を設定する新規画素生成領域の元画像画素値が画素値記憶部１０１から読み出されて補間演算部１０４に供給される。補間演算部１０４は、新規画素設定位置信号に基づいて補間係数を生成し、画素値記憶部１０１から供給された元画像画素値にこの補間係数を乗ずることにより、拡大／縮小倍率データに対応する、解像度変換した新規画素の値を出力する。
【００２０】
次に、画素値記憶部１０１について詳細に説明する。図２は画素値記憶部１０１の構成例を示している。ここでは、新規画素を設定する領域を囲む元画像の画素群が４行４列の画素からなる場合の考え方をベースとし、列数４に対して行数を４／２＋１＝３とした、画素群が３行４列の１２個である場合について説明する。
【００２１】
図において、画素値記憶部１０１は、撮像素子でラスタスキャンされた元画像の画素値が格納されるフィールドメモリ２０１と、元画像の画素値がライン単位で格納される複数（本実施形態では３個）のラインメモリ２０２〜２０４と、元画像の画素値を１画素分保持する複数（本実施形態では９個）のレジスタ２０５〜２１３とを備えている。
【００２２】
ＣＣＤなどの撮像素子でラスタスキャンされた元画像スキャン画素値は、画素値書き込み制御部１０５より供給される書き込み制御信号（図２におけるフィールドメモリ書き込み制御信号）によって、ラスタスキャンされた順にフィールドメモリ２０１に格納される。フィールドメモリ２０１には１画面分の画像データが格納される。このデータ格納は、例えばラスタスキャンを行うタイミングに同期して実施される。
【００２３】
ここで、画素値読み取り制御部１０３からの読み取り制御信号は、図２に示されるラインメモリデータシフト制御信号と、ラインメモリ読み取り制御信号と、レジスタデータシフト制御信号とからなり、各々、対応するフィールドメモリ２０１、ラインメモリ２０２〜２０４、レジスタ２０５〜２１３に供給される。ラインメモリデータシフト制御信号は、フィールドメモリ２０１とラインメモリ２０２〜２０４の間で格納されているデータをシフトするための信号である。ラインメモリ読み取り制御信号は、ラインメモリ２０２〜２０４に読み取りアドレスを与えてライン上の所望の位置のデータを読み取るための信号である。レジスタデータシフト制御信号は、レジスタ２０５〜２１３の間で格納されているデータをシフトするための信号である。
【００２４】
次に、図２に示される画素値記憶部１０１の動作を説明する。例えば、３行４列の１２点の元画像画素群から新規画素を設定する場合、ラインメモリデータシフト制御信号によって、フィールドメモリ２０１の１画面分のうちの１ライン分が読み出され、ラインメモリ２０２に格納される。同時にラインメモリデータシフト制御信号に基づくシフト制御タイミングに従って、ラインメモリ２０２に格納されていたデータが読み出されてラインメモリ２０３に格納され、ラインメモリ２０３に格納されていたデータがラインメモリ２０４に格納されることで、１ライン分のデータが順次シフトされていく。結果として、着目している水平方向３ライン分の画素値がラインメモリ２０２〜２０４に格納される。
【００２５】
各ラインメモリ２０２〜２０４に格納された水平ライン上の画素値のうち、ラインメモリ読み取り制御信号が指定するアドレスにより、３行４列の画素群の最右端の画素値が出力されて、レジスタデータシフト制御信号によって第１列目の各レジスタ２０５〜２０７に格納される。同時にレジスタデータシフト制御タイミングに従って、第１列目の各レジスタ２０５〜２０７に格納されていたデータは第２列目の各レジスタ２０８〜２１０に格納され、第２列目の各レジスタ２０８〜２１０に格納されていたデータは第３列目の各レジスタ２１１〜２１３に格納されることで、ライン上に並ぶデータが順次シフトされていく。結果として、ラインメモリとレジスタとから、各ライン毎に４列分の画素値が得られ、３行４列の画素群の画素値が同時に取得されることになる。
【００２６】
以上により、図１２に示す新規画素生成領域を囲む３行４列（３×４）に配列された１２点の元画像画素群（P11，P12，P13，P14，P21，P22，P23，P24，P31，P32，P33，P34と命名する）の画素値D11，D12，D13，D14，D21，D22，D23，D24，D31，D32，D33，D34（画素Pmnの画素値をDmnとする）を同時に得ることが可能となっている。新規画素は、P12とP22の中点、P13とP23の中点、P22とP32の中点、P23とP33の中点の４点に囲まれた領域の中のどこかの位置に作られる。この新規画素生成領域の周辺の１２点の元画像画素を決め、その１２点の元画像画素の画素値から１つの新規画素の画素値を補間演算によって求めることになる。
【００２７】
そして、図１３に示す元画像画素（○で示す）の最初の３×４配列の１２点画素（領域１３０１の画素）についての補間演算のための領域設定（及び補間に使用する元画素の取得）が完了すると、領域移動命令信号（後述する水平領域移動命令信号及び垂直領域移動命令信号）に基づいて、次の３×４配列の１２点画素（領域１３０２の画素）に領域設定を移すことになる。なお、ある領域に新規に生成する画素の個数は、拡大倍率に依存して変化する。領域移動命令信号は、生成する画素の個数に応じて発生するものである。
【００２８】
図１４は拡大処理の例を示している。元画像画素群を構成する画素の水平方向の配列数が偶数個である場合を考えているため、水平方向に見た新規画素生成領域の端部の位置は、元画像画素群の存在する位置となり、新規画素生成位置の水平成分は元画像画素の間になる。水平方向で元画像を例えば１１／９倍する処理は、元画像の９個の画素から１１個の画素を生成する処理に相当している。図１４の上側の直線上の９個の区切り（右端の１つを除く）Ａ〜Ｉが元画像の９個の画素（元画素）を意味し、図１４の下側の直線上の１１個の区切り（右端の１つを除く）ａ〜ｋが、新規に生成される１１個の新規画素を意味している。
【００２９】
図１４の上側の元画像画素を結ぶ直線（元画像直線）近傍の数字は、元画像の２つの画素間の１つの区間に生成される新規画素の画素数を表している。例えば画素Ａ、Ｂ間には２つの新規画素ａ、ｂが生成されることを示している。また、図１４の下側の新規画素を結ぶ直線（新規画素直線）上の区切り近傍の数字（比）は、図１４の上側の元画像直線上の１つの区間の長さ（線分）に対する新規画素の内分点（即ち間隔の内分比）を示している。図１４の下側の新規画素直線上の左端の区切りａは、図１４の上側の元画像直線の１区間の最初の内分点０：１１に相当する。そして、新規画素直線上の区切りｂ〜ｋの数字（比）は、各区切りに対応する、図１４の上側の元画像直線の１区間の内分比９：２、７：４、５：６、３：８、１：１０、１０：１、８：３、６：５、４：７、２：９となっている。
【００３０】
これらの内分比は、上側の元画像直線で示される元画素間の１区切りの間隔を内分する距離比である。元画像画素の画素値に乗ずる補間係数を得る方法には、この距離比から新規画素生成位置と元画像画素群の位置との距離を計算して、各画素群に乗ずる補間係数を演算するか、あるいは距離比を元に、予め計算している補間係数を呼び出して得る方法などがある。
【００３１】
図１５は縮小処理の例を示している。水平方向で元画像を例えば５／８倍する処理は、元画像の８個の画素から５個の画素を生成する処理に相当している。図１５の上側の直線上の８個の区切り（右端の１つを除く）Ａ〜Ｈが元画像の８個の画素を意味し、図１５の下側の直線上の５個の区切り（右端の１つを除く）ａ〜ｅが、新規に生成される５個の新規画素を意味している。
【００３２】
図１５の上側の元画像を結ぶ直線（元画像直線）近傍の数字は、元画像の２つの画素間の１つの区間に生成される新規画素の画素数を表している。また、図１５の下側の新規画素を結ぶ直線（新規画素直線）上の区切り近傍の数字（比）は、図１５の上側の元画像直線上の１つの区間の長さ（線分）に対する、新規画素の内分点（即ち間隔の内分比）を示している。図１５の下側の新規画素直線上の左端の区切りａは図１５の上側の元画像直線の１区間の最初の内分点０：５に相当しており、そして新規画素直線上で区切りｂ〜eの数字（比）は、各区切りに対応する図１５の上側の元画像直線の１区間の内分比３：２、１：４、４：１、２：３となっている。内分比と補間係数との関係については図１４と同様に考えることができる。
【００３３】
以上、水平方向について新規画素の設定位置を記したが、垂直方向についても基本的な考え方は同様である。しかし、本実施形態で示しているように、垂直方向について画素間の中点位置が新規画素生成領域の縁となる場合には、新規画素生成領域を垂直方向に２分する箇所が、元画像画素の存在するラインであるため（図７参照）、このライン上の画素から上あるいは下の画素までの距離の内分比で新規画素の位置を表すとよい。
【００３４】
１２点補間によって新規画素の画素値を算出する際には、元画像の画素を、図２に示す画素値記憶部１０１に保持している間に新規画素の画素位置を算出し、全部の元画像の画素値にそれぞれの画素に見合った係数（１２個の元画素に対する新規画素の距離に応じた係数）を乗じてそれらを加算することによって、新規画素の画素値を算出することができる。
【００３５】
図１６は、新規画素の周辺の１２点の元画像画素を用いて１２点補間を行う例を示している。新しく生成する新規画素を◎とし、その周辺の１２点の元画像画素をそれぞれ○とする。また、周辺の１２点の元画像画素の水平方向の４点ずつを結んだ３本の線分をLA，LB，LCとし、周辺の１２点の元画像画素の垂直方向の３点ずつを結んだ４本の線分をKA，KB，KC，KDとしている。そして、線分LA，LB，LC上における新規画素◎の水平方向位置と同じ水平位置にある、垂直方向に並んだ４つの仮の新規画素PA〜PCを●で示している。
【００３６】
水平方向の線分LA上の１次元配列された４点の元画像画素P11，P12，P13，P14（○で示す）の画素値（D11，D12，D13，D14とする）から１つの仮の新規画素PA（線分Ｌ１上の●に相当）の画素値を補間演算によって得る補間式は以下のようになる。線分LA上の４つの元画素それぞれと新規画素PAとの距離に応じた値である補間係数をα１，α２，α３，α４（これら各係数の総和は１である）とした場合、仮の新規画素PAの補間画素値DAは、DA＝α１・D11＋α２・D12＋α３・D13＋α４・D14によって算出することができる。水平方向の線分LB，LCについても同様に、線分LB，LC上の●に相当する仮の新規画素PB，PCの補間画素値DB，DCを算出することができる。
【００３７】
そして、垂直方向に並んだ３つの水平ライン上の仮の新規画素PA，PB，PCの画素それぞれと新規画素◎との距離に応じた値である補間係数をβ１，β２，β３（これら各係数の総和は１である）とした場合、新規画素◎の補間画素値Ｑは、Ｑ＝β１・DA＋β２・DB＋β３・DCによって算出することができる。ただし、DA，DB、DCは画素PA，PB，PCの画素値を示している。なお、図１６では、線分KA，KB，KC，KD上における新規画素◎の垂直方向位置と同じ垂直位置にある、水平方向に並んだ４つの仮の新規画素PA’〜PD’を●で示している。上記の線分LA，LB，LC上に代えて、線分KA，KB，KC，KD上の仮の新規画素PA’、PB’，PC’，PD’の画素値をまず算出してから、新規画素◎の補間画素値Ｑを算出するようにしてもよい。
【００３８】
水平方向で元画像を１１／９倍する処理は、元画像の９個の画素から１１個の新規画素を生成する処理に相当し、元画像からは、差分の２個に相当する回数、所定の領域の位置（具体的には最初の領域と５番目の領域）で画素群を繰り返し読み取ることになる（図１４参照）。以上のことは、垂直方向でも同様である。このように、拡大においては、同一の画素群を繰り返し読み取る必要のある領域が存在する。従って、水平方向の画素群単位での読み取りの繰り返しと、垂直方向のライン単位での読み取りの繰り返しとを指示する必要がある。
【００３９】
また、縮小においては、新規に設定する画素のない領域が存在する。例えば、水平方向で元画像を５／８倍する処理は、元画像の８個の画素から５個の画素を生成する処理に相当し、差分の３個の画素に相当する領域の位置（具体的には、３番目の領域、６番目の領域、８番目の領域）で新規に設定する画素が存在しない（図１５参照）。以上のことは、垂直方向でも同様である。
【００４０】
このように、縮小においては、新規に設定する画素のない領域が存在する。このような領域に対しては、新規に設定された画素に係る画素値が結果的に後段の回路に出力されないようにする必要がある。具体的には、例えば、（１）画素群自体を補間演算部１０４に出力させない、（２）画素群は出力させるが補間演算部１０４で補間演算を行わない、（３）補間演算部１０４で画素群に対する補間演算は実行するが、その出力を後段で遮断する、というような操作を行う必要がある。従って、そのような操作を行わせるために、水平方向に画素群単位で、また、垂直方向にライン単位で、それぞれの画素群が、新規に設定する画素のない画素群であることを指示する必要がある。
【００４１】
領域決定部１０２は、以上のような指示の元となる領域制御信号を生成するブロックであり、水平方向、垂直方向のそれぞれの方向に対して、新規画素設定領域を移動するか否か、及び新規画素設定の不要な領域か否かを示す領域制御信号を生成する。また、領域決定部１０２はこれと同時に、領域内において新規画素を生成する位置を示す新規画素設定位置信号を出力する。
【００４２】
次に、図３を参照し、領域決定部１０２の構成を詳細に説明する。領域決定部１０２は第１の演算回路８０１、第２の演算回路８０６、新規画素位置演算器８１１、フィールド判定部８１２、変換倍率判定部８１３、画素間中間点認識装置８１４、及び初期値生成部８１５とから構成されている。第１の演算回路８０１は、水平方向に係る領域制御信号（図中の水平削除領域信号及び水平領域移動命令信号）を生成する。第２の演算回路８０６は、垂直方向に係る領域制御信号（図中の垂直削除領域信号及び垂直領域移動命令信号）を生成する。
【００４３】
新規画素位置演算器８１１は、領域内の新規画素を生成する位置を示す新規画素位置信号を出力する。フィールド判定部８１２は、インタレース画像の奇フィールド、偶フィールドを判定する。変換倍率判定部８１３は、解像度変換が拡大であるか縮小であるかを判定する。画素間中間点認識装置８１４は、本実施形態のように画素間中間点を新規画素生成領域の縁とした場合に画素間中間点を新規画素位置演算器８１１及び初期値生成部８１５に認識させる。初期値生成部８１５は、第２の演算回路８０６に与える初期値を生成する。
【００４４】
まず、第１の演算回路８０１について説明する。第１の演算回路８０１は、水平有効期間のクロックで動作し、水平方向の拡大／縮小倍率に基づいて、領域制御信号として、水平方向に新規画素設定領域を移動することを命ずる水平領域移動命令信号と、新規画素設定の不要な領域を示す水平削除領域信号とを生成するブロックである。この第１の演算回路８０１は、比較器８０２、減算器８０３、比較器８０４、加算器８０５から構成されている。
【００４５】
比較器８０２は、減算不許可信号を生成し、後段の減算器８０３に出力するもので、後段の加算器８０５からのパラメータHCが0以下である場合に減算不許可信号をアクティブとする。なお、この減算不許可信号は、新規画素設定の不要な領域か否かを示す水平削除領域信号としても出力される。また、パラメータHCはそのまま減算器８０３に入力される。
【００４６】
減算器８０３は、減算不許可信号がインアクティブであるときに、パラメータHCから水平倍率分母の値を減じたものをパラメータHAとして出力するもので、入力される倍率データのうち、水平方向に係る倍率データの分母値（水平倍率分母）と分子値（水平倍率分子）、入力値HC、水平有効信号、減算不許可信号、及びクロックが入力され、クロック単位で動作する。なお、水平有効信号は、水平同期信号を元に生成したもので、解像度変換を実施する部位に対応した遅延を与えたものである。
【００４７】
この減算器８０３は、水平有効信号が無効を示している間に、初期値として水平倍率分子の値を設定し、パラメータHAとして出力する。そして、水平有効信号が有効を示している間であって、且つ、減算不許可信号がインアクティブであるときには、パラメータHCから水平倍率分母の値を減じたものをパラメータHAとして出力する。一方、減算不許可信号がアクティブであるときには減算を実施せず、パラメータHCをそのままパラメータHAとして出力する。
【００４８】
比較器８０４は、パラメータHAから加算許可信号を生成して、後段の加算器８０５に出力するもので、パラメータHAが0以下である場合に加算許可信号をアクティブとする。この加算許可信号は、新規画素設定領域を移動するか否かを示す水平領域移動命令信号としても出力される。また、パラメータHAはそのまま加算器８０５に入力される。
【００４９】
加算器８０５は、加算許可信号がアクティブであるときに、パラメータHAに水平倍率分子の値を加えたものをパラメータHCとして出力する。加算許可信号がインアクティブであるときは、加算器８０５は、パラメータHAをそのままパラメータHCとして出力する。
【００５０】
次に、第２の演算回路８０６について説明する。第２の演算回路８０６は、垂直有効期間の水平ライン終了時に動作し、垂直方向の拡大／縮小倍率に基づいて、領域制御信号として、垂直方向に新規画素設定領域の移動を命ずる垂直領域移動命令信号と、新規画素設定の不要な領域を示す垂直削除領域信号とを生成するブロックである。この第２の演算回路８０６は、比較器８０７、減算器８０８、比較器８０９、加算器８１０から構成されている。
【００５１】
比較器８０７は、減算不許可信号を生成し、後段の減算器８０８に出力するもので、後段の加算器８１０からのパラメータVCが0以下である場合に減算不許可信号をアクティブとする。この減算不許可信号は、新規画素設定の不要な領域か否かを示す垂直削除領域信号としても出力される。また、パラメータVCはそのまま減算器８０８に入力される。
【００５２】
減算器８０８は、減算不許可信号がインアクティブであるときに、パラメータVCから垂直倍率分母の値を減じたものをパラメータVAとして出力するもので、入力される倍率データのうち、垂直方向に係る倍率データの分母値（垂直倍率分母）と分子値（垂直倍率分子）、パラメータVC、垂直有効信号、減算不許可信号、ライン終了信号、及びクロックが入力され、水平ラインを１ライン終了する度に動作する。なお、垂直有効信号は垂直同期信号を元に生成したもので、解像度変換を実施する部位に対応した遅延を与えたものである。
【００５３】
この減算器８０８は、垂直有効信号が無効を示している間に、初期値として初期値生成部８１５によって生成された値を設定し、パラメータVAとして出力する。そして、垂直有効信号が有効を示している間であって、且つ、減算不許可信号がインアクティブであるときには、パラメータVCから垂直倍率分母の値を減じたものをパラメータVAとして出力する。一方、減算不許可信号がアクティブであるときには減算を実施せず、パラメータVCをそのままパラメータVAとして出力する。
【００５４】
比較器８０９は、パラメータVAから加算許可信号を生成し、後段の加算器８１０に出力するもので、パラメータVAが0以下である場合に加算許可信号をアクティブとする。この加算許可信号は、新規画素設定領域を移動するか否かを示す垂直領域移動命令信号としても出力される。また、パラメータVAはそのまま加算器８１０に入力される。
【００５５】
加算器８１０は、加算許可信号がアクティブであるときに、パラメータVAに水平倍率分子の値を加えたものをパラメータVCとして出力する。加算許可信号がインアクティブであるときは、加算器８１０は、パラメータVAをそのままパラメータVCとして出力する。なお、パラメータVA及びVCは、１／２単位で表される値となることがある。これらの値を回路で扱うために、小数点以下を示すビットを１ビット備える。
【００５６】
新規画素位置演算器８１１は、水平倍率分子、垂直倍率分子、パラメータHC、パラメータVC、後述する画素間中間点認識装置８１４の出力VMから、領域内における新規画素を生成する位置を演算し、新規画素位置信号として出力する。元画像の３×４配列の１２画素から新規画素を生成する場合、新規画素は、図１２に示すP12とP22の中点、P13とP23の中点、P22とP32の中点、P23とP33の中点の４点で囲まれる領域に位置する。新規画素位置演算器８１１は、これらの４点で囲まれる領域において、新規画素位置の水平方向の右端からの位置と垂直方向の中央部からの位置を出力する。
【００５７】
水平方向の右端からの位置はHC／水平倍率分子、垂直方向の中央部からの位置は（VC−VM）／垂直倍率分子であり、新規画素位置演算器８１１は、この除算を実施した上で新規画素位置信号として出力する。ただし、後の補間演算で、位置に対応する係数データをメモリから読み出すために新規画素位置を用いるのであれば、除算は実施せずに、位置を示すパラメータとしてHC及び（VC−VM）を出力するだけでよい。
【００５８】
フィールド判定部８１２は、外部から入力されるフィールド信号から、奇フィールドであるか偶フィールドであるかを判定し、フィールド判定信号を初期値生成部８１５に出力する。変換倍率判定部８１３は、垂直方向に係る倍率データの分母値（垂直倍率分母）と分子値（垂直倍率分子）とから、解像度変換が拡大であるか否かを判定し、変換倍率判定信号を初期値生成部８１５に出力する。
【００５９】
画素間中間点認識装置８１４は、画素間中間点に関わるパラメータVMを生成する装置であり、新規画素の生成に用いる元画像画素群の行数が奇数である場合（元画像画素群が３行４列の場合など）には垂直倍率分子／２をVMとして出力する。また、画素間中間点認識装置８１４は、新規画素の生成に用いる元画像画素群の行数が偶数である場合には０をVMとして出力する。画素間中間点認識装置８１４の出力VMは初期値生成部８１５と新規画素位置演算器８１１に与えられる。元画像画素群の行数が奇数である場合には、垂直倍率分母／２で初期値をオフセットすることにより、着目するフィールドに存在する画素どうしの中間点をまたぐことが新規画素生成領域の切り替えタイミングとなり、このときに垂直領域移動命令信号がアクティブとなる。
【００６０】
なお、垂直倍率分母が奇数である場合に備え、VMは、小数点以下を示すビットを１ビット備える。本実施形態では、元画像画素群の行数が奇数となる場合にも、偶数となる場合にも対応可能とするため、画素間中間点認識装置８１４を設け、元画像画素群の行数が奇数であるか偶数であるかに応じて出力VMの値を変えている。
【００６１】
初期値生成部８１５は、フィールド判定信号と、変換倍率判定信号と、垂直倍率分母と、垂直倍率分子と、画素間中間点に関わるパラメータVMから、減算器８０８の出力であるパラメータVAの初期値を生成する。
【００６２】
VAの初期値は、フィールド判定信号と、変換倍率判定信号とに従って、以下に示す値に設定される。
◆変換倍率判定信号が拡大を示している場合
◇フィールド判定信号が奇フィールドを示している場合
VA初期値は(（垂直倍率分子＋垂直倍率分母）／２−VM)とする。
◇フィールド判定信号が偶フィールドを示している場合
VA初期値は(垂直倍率分子−VM)とする。
◆変換倍率判定信号が拡大ではないことを示している場合
◇フィールド判定信号が奇フィールドを示している場合
VA初期値は(垂直倍率分子−VM)とする。
◇フィールド判定信号が偶フィールドを示している場合
VA初期値は(（３×垂直倍率分子−垂直倍率分母）／２−VM)とする。
【００６３】
なお、VA初期値を導出する演算に１／２倍処理があるため、垂直倍率分母と垂直倍率分子がともに奇数でない場合において、整数表現ができなくなる。VA初期値は、１／２単位で表現可能とするために、小数点以下を示すビットを１ビット備える。ここで、倍率データは、CPUなどから図示しないレジスタに設定され、入力されるものである。また、水平有効信号、垂直有効信号、ライン終了信号、フィールド信号は、タイミングジェネレータなどから供給される信号を利用するとよい。クロック信号の周波数には特に制約はなく、回路が動作可能な程度の周波数で構わない。
【００６４】
上記のようにVA初期値を奇フィールドと偶フィールドとで変えているのは、新規に生成される各フィールドの画素位置が、フレームで見た際に等間隔となるようにするためである。以下に原理を簡単に記す。
【００６５】
図１７（ａ）は元画像のライン位置を示しており、○は奇フィールドで得られるライン、●は偶フィールドで得られるラインを表している。図１７（ｂ）は、垂直方向の８／５倍の解像度変換を実施した際に補間生成すべきラインの位置を表している。図１７（ｃ）は、垂直方向の８／５倍の解像度変換を実施する際に、インタレースモードの奇フィールド及び偶フィールドで同一のVA初期値を用いて処理を施した場合に、画素データが補間生成されるラインの位置を表している。
【００６６】
図１７（ｃ）に示すラインは、各フィールド単位で見れば等間隔に生成されているものの、両フィールドを合成すると等間隔ではなくなっている。これは、偶フィールドにおいて、ラインを補間生成する位置を元画像の偶フィールドのライン位置から開始しているためである。その結果、奇フィールドのラインと偶フィールドのラインとの間隔は解像度変換前のままとなる。
【００６７】
従って、偶フィールドの最初の補間ラインの位置を図の上方にずらし、図１７（ｂ）に示す位置から補間ラインの生成を始めるように改める必要がある。しかし、拡大の解像度変換の場合、図１７（ｂ）に示す位置で偶フィールドの補間ラインを生成すると、最初の補間ライン生成位置は元画像の最初のライン位置よりも上方になってしまうため、この位置に補間するための周辺画素値が十分に存在しない。
【００６８】
そこで、拡大の解像度変換については、図１７（ｄ）に示すような位置に各フィールドの補間ライン生成位置を補正して補間ラインの生成を行う。なお、縮小の解像度変換においては、偶フィールドの最初の補間ライン生成位置は、元画像の最初のライン位置よりも下方に位置するので、偶フィールドの最初の補間ラインの位置を図の上方にずらすだけでよい。
【００６９】
次に、倍率データとして１１／９倍（拡大）を例に採り、第１の演算回路８０１及び第２の演算回路８０６の動作を説明する。まず、第１の演算回路８０１の動作を説明する。ここで、水平有効信号は最初のクロック周期のときのみ無効を示し、以降は有効であるとする。減算器８０３から動作が始まり、比較器８０４、加算器８０５、比較器８０２の順に動作が移り、再度減算器８０３が動作するまでの一連の動作が１クロック周期である。
【００７０】
減算器８０３：初期値１１（水平倍率分子）が設定され、１１を出力する。
比較器８０４：１１は０以下ではないので、加算許可信号はインアクティブ。
加算器８０５：加算許可信号はインアクティブなので、１１をそのまま出力。
比較器８０２：１１は０以下ではないので、減算不許可信号はインアクティブ。
【００７１】
減算器８０３：減算不許可信号はインアクティブなので、１１から９（水平倍率分母）を減じた２を出力。
比較器８０４：２は０以下ではないので、加算許可信号はインアクティブ。
加算器８０５：加算許可信号はインアクティブなので、２をそのまま出力。
比較器８０２：２は０以下ではないので、減算不許可信号はインアクティブ。
【００７２】
減算器８０３：減算不許可信号はインアクティブなので、２から９（水平倍率分母）を減じた−７を出力。
比較器８０４：−７は０以下なので、加算許可信号はアクティブ。
加算器８０５：加算許可信号はアクティブなので、−７に１１（水平倍率分子）を加えた４を出力。
比較器８０２：４は０以下ではないので、減算不許可信号はインアクティブ。
【００７３】
減算器８０３：減算不許可信号はインアクティブなので、４から９（水平倍率分母）を減じた−５を出力。
比較器８０４：−５は０以下なので、加算許可信号はアクティブ。
加算器８０５：加算許可信号はアクティブなので、−５に１１（水平倍率分子）を加えた６を出力。
以降、同様な動作を繰り返す。
【００７４】
水平有効信号が有効を示してからの加算器８０５の出力値をクロック周期ごとにみると、２、４、６、８、１０、１、３、５、７、９、１１で、１１クロック周期で一通り回ることになる。また、２を出力する１クロック周期目と、１を出力する６クロック周期目では加算許可信号がインアクティブとなり、水平領域移動命令信号もインアクティブとなる。このときは、新規に画素を生成する領域を移動しない、即ち同じ領域に新規画素を生成することになる。一方、減算不許可信号は常にインアクティブであり、水平削除領域信号も常にインアクティブであるため、新規画素の設定が不要な領域はないということになる。
【００７５】
次に、第２の演算回路８０６の動作を説明する。ここで、垂直有効信号は最初のライン周期のときのみ無効を示し、以降は有効であるとする。減算器８０８から動作が始まり、比較器８０９、加算器８１０、比較器８０７の順に動作が移り、再度減算器８０８が動作するまでの一連の動作が１ライン周期である。また、インタレースモードにおける奇フィールドの場合の動作を説明する。
【００７６】
フィールド判定部８１２：奇フィールドと判定。
変換倍率判定部８１３：垂直倍率分子の１１と垂直倍率分母の９とを比較し、拡大と判定。
画素間中間点認識装置８１４：垂直倍率分子９の１／２である４.５をVMとして出力。
初期値生成部８１５：インタレースモードの奇フィールドにおける拡大であるため、垂直倍率分子の１１、垂直倍率分母の９、VMの４.５から、初期値を、（１１＋９）／２−４.５の算出結果である５.５とする。
【００７７】
減算器８０８：初期値生成部８１５で生成された５.５が設定され、５.５を出力する。
比較器８０９：５.５は０以下ではないので、加算許可信号はインアクティブ。
加算器８１０：加算許可信号はインアクティブなので、５.５をそのまま出力。
比較器８０７：５.５は０以下ではないので、減算不許可信号はインアクティブ。
【００７８】
減算器８０８：減算不許可信号はインアクティブなので、５.５から９（垂直倍率分母）を減じた−３.５を出力。
比較器８０９：−３.５は０以下なので、加算許可信号はアクティブ。
加算器８１０：加算許可信号はアクティブなので、−３.５に１１を加えた７.５を出力。
【００７９】
比較器８０７：７.５は０以下ではないので、減算不許可信号はインアクティブ。
減算器８０８：減算不許可信号はインアクティブなので、７.５から９（垂直倍率分母）を減じた−１.５を出力。
比較器８０９：−１.５は０以下なので、加算許可信号はアクティブ。
加算器８１０：加算許可信号はアクティブなので、−１.５に１１（垂直倍率分子）を加えた９.５を出力。
【００８０】
比較器８０７：９.５は０以下ではないので、減算不許可信号はインアクティブ。
減算器８０８：減算不許可信号はインアクティブなので、９.５から９（垂直倍率分母）を減じた０.５を出力。
比較器８０９：０.５は０以下ではないので、加算許可信号はインアクティブ。
加算器８１０：加算許可信号はインアクティブなので、０.５をそのまま出力。
【００８１】
比較器８０７：０.５は０以下ではないので、減算不許可信号はインアクティブ。
減算器８０８：減算不許可信号はインアクティブなので、０.５から９（垂直倍率分母）を減じた−８.５を出力。
比較器８０９：−８.５は０以下なので、加算許可信号はアクティブ。
加算器８１０：加算許可信号はアクティブなので、−８.５に１１（垂直倍率分子）を加えた２.５を出力。
以降、同様な動作を繰り返す。
【００８２】
垂直有効信号が有効を示してからの加算器８１０の出力値をライン周期ごとにみると、７.５、９.５、０.５、２.５、４.５、６.５、８.５、１０.５、１.５、３.５、５.５で、１１クロック周期で一通り回ることになる。また、０.５を出力する３ライン周期目と、１.５を出力する９ライン周期目では加算許可信号がインアクティブとなり、垂直領域移動命令信号もインアクティブとなる。このときは、新規に画素を生成する領域を移動しない、即ち同じ領域に新規画素を生成することになる。一方、減算不許可信号は常にインアクティブであり、垂直削除領域信号も常にインアクティブであるため、新規画素の設定が不要な領域はないということになる。
【００８３】
更に補足として、以下に具体的な拡大倍率による各フィールドのVA初期値の例を示す。
◆拡大倍率が１１／９倍の場合
◇奇フィールド：ＶＡ初期値は５.５。
◇偶フィールド：ＶＡ初期値は６.５。
◆拡大倍率が５／８倍の場合
◇奇フィールド：ＶＡ初期値は２.５。
◇偶フィールド：ＶＡ初期値は１。
【００８４】
次に、図４を参照し、画素値読み取り制御部１０３の構成を説明する。図において、符号９０１は水平方向の調整用論理回路、符号９０２は、調整用論理回路９０１からの信号を計数するカウンタ、符号９０３は垂直方向の調整用論理回路である。
【００８５】
画素値読み取り制御部１０３が生成する信号（ラインメモリ読み取り制御信号、レジスタデータシフト制御信号、ラインメモリデータシフト制御信号）は、基本的には、水平有効期間中に領域決定部１０２から出力される水平領域移動命令信号、及び垂直有効期間中に領域決定部１０２から出力される垂直領域移動命令信号に従う。一方で、例えば、画像の端部などで補間演算を行わない領域での動作を調整する必要がある。調整用論理回路９０１及び９０３は、以上の調整を行うための回路であり、水平調整信号及び垂直調整信号により、水平領域移動命令信号及び垂直領域移動命令信号の調整を行う。なお、水平調整信号、垂直調整信号は、水平有効信号、垂直有効信号などを元にして、補間演算を実施する領域を考慮して作成される。
【００８６】
調整用論理回路９０１からの出力は、レジスタデータシフト制御信号となる。また、レジスタデータシフト制御信号は、カウンタ９０２に入力され、その信号がアクティブのときにカウントアップされる。カウンタ９０２の出力はラインメモリ読み取り制御信号となり、ラインメモリ２０２〜２０４の読み取るべきアドレス値となる。一方、調整用論理回路９０３からの出力は、ラインメモリデータシフト制御信号となる。なお、出力される制御信号は、画素値を読み取る際の主たるもののみを示しており、例えばメモリを制御するリードイネーブルなどの信号については全て説明を省略している。
【００８７】
次に、図５を参照し、補間演算部１０４の構成を説明する。水平係数演算器１１０１は、水平有効信号がアクティブであり、且つ水平削除領域信号がインアクティブであるときに、クロック単位で動作し、新規画素位置信号に含まれる新規画素位置の水平成分に基づいて、水平方向の補間係数である水平第１係数、水平第２係数、水平第３係数、水平第４係数を演算し、出力する。この演算においては、水平方向に並ぶ４つの元画像画素位置と新規画素位置との距離の水平成分を求め、距離の水平成分を元に、４つの画素に乗ずる係数値を演算してもよいし、予め計算した係数値をメモリに格納しておき、新規画素位置の水平成分を元に呼び出してもよい。
【００８８】
垂直係数演算器１１０２は、垂直有効信号がアクティブであり、且つ垂直削除領域信号がインアクティブであるときに、ライン終了信号がアクティブであるときのクロックで動作し、新規画素位置信号に含まれる新規画素の垂直成分に基づいて、垂直方向の補間係数である垂直第１係数、垂直第２係数、垂直第３係数を演算し、出力する。この演算においては、垂直方向に並ぶ３つの元画像画素位置と新規画素位置との距離の垂直成分を求め、距離の垂直成分を元に、３つの画素に乗ずる係数値を演算してもよいし、予め計算した係数値をメモリに格納しておき、新規画素位置の水平成分を元に呼び出してもよい。
【００８９】
乗算器１１１０、加算器１１１１、乗算器１１１２、加算器１１１３は、水平方向の４つの水平補間係数と垂直方向の３つの垂直補間係数と、１２点の元画像画素群の画素値D11，D12，D13，D14，D21，D22，D23，D24，D31，D32，D33，D34とから新規画素の画素値を演算する。
【００９０】
上述したように、本実施形態による画像解像度変換装置において、領域決定部１０２は、新規画素を生成する領域を決定する際に用いる初期値（VA初期値）を、解像度変換に用いる画素群の非ライン方向の画素数（画素数が奇数であるか偶数であるか）、フィールドの属性（偶フィールド及び奇フィールドの種別）、及び解像度変換倍率に基づいて設定すると共に、この初期値に対して、解像度変換倍率に応じた積算パラメータ（水平倍率分子、水平倍率分母、垂直倍率分子、垂直倍率分母）を所定の条件下で順次積算（減算の場合は負値を加算）する。そして、領域決定部１０２は、その積算結果に基づき、順次、新規画素生成領域の位置に係る第１の決定信号（削除領域信号・領域移動命令信号）を出力すると共に、その新規画素生成領域内で新規画素を生成する位置に係る第２の決定信号（新規画素位置信号）を出力する。
【００９１】
前述したように、元画像画素群を３行４列等に設定する場合には、非ライン方向の元画像画素間の中点が領域の縁となるように新規画素生成領域を設定する必要がある。本実施形態によれば、初期値に対応して適切な位置に新規画素生成領域が設定されるので、奇数・偶数の両フィールドを合わせて元画像を見た場合に、新規画素の生成に用いる元画像画素群が分布する範囲のライン方向・非ライン方向の距離がなるべく近くなるように元画像画素群を設定することが可能となり、インタレースで入力される画像を解像度変換した後の画質を向上することができる。
【００９２】
また、本実施形態では、元画像画素群の非ライン方向の画素数は、ライン方向の画素数を２で割った商に１を加えた画素数に設定される。更に、画素値記憶部１０１は、ライン方向の画素数と非ライン方向の画素数との積に対応する数の画素群の各画素値を一括して出力する。これによって、奇数・偶数の両フィールドを合わせて元画像を見た場合に、元画像画素群が分布する範囲のライン方向・非ライン方向の距離の差が１画素間隔以下となるような元画像画素群の各画素値を用いて解像度変換を行うことができる。
【００９３】
また、本実施形態では、解像度変換倍率に基づいて、フィールドごとの画像の非ライン方向に隣接する画素間の中間位置を表す中間位置パラメータ（VM）が設定され、この中間位置パラメータに基づいて、初期値及び第２の決定信号が生成される。これによって、画素と画素の中間点、即ちインタレース画像の、あるフィールドにおいては欠けている他方のフィールドに存在する画素の位置を両端とする新規画素生成領域を設定することが可能となる。よって、新規画素の生成に用いる元画像画素群の非ライン方向の画素数（ライン数）が奇数である場合にも、新規画素生成領域を元画像画素群の中央に位置させることができる。
【００９４】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施形態による画像解像度変換装置の構成を示すブロック図である。
【図２】本発明の一実施形態による画像解像度変換装置が備える画素値記憶部の構成を示すブロック図である。
【図３】本発明の一実施形態による画像解像度変換装置が備える領域決定部の構成を示すブロック図である。
【図４】本発明の一実施形態による画像解像度変換装置が備える画素値読み取り制御部の構成を示すブロック図である。
【図５】本発明の一実施形態による画像解像度変換装置が備える補間演算部の構成を示すブロック図である。
【図６】本発明の一実施形態における画像解像度変換の原理（元画像の画素群のベースを４行４列とした場合）を説明するための参考図である。
【図７】本発明の一実施形態における画像解像度変換の原理（元画像の画素群のベースを４行４列とした場合）を説明するための参考図である。
【図８】本発明の一実施形態における画像解像度変換の原理（元画像の画素群のベースを６行６列とした場合）を説明するための参考図である。
【図９】本発明の一実施形態における画像解像度変換の原理（元画像の画素群のベースを６行６列とした場合）を説明するための参考図である。
【図１０】本発明の一実施形態における画像解像度変換の原理（元画像の画素群のベースを８行８列とした場合）を説明するための参考図である。
【図１１】本発明の一実施形態における画像解像度変換の原理（元画像の画素群のベースを８行８列とした場合）を説明するための参考図である。
【図１２】本発明の一実施形態において、新規に画素を生成する領域を囲む、３行４列に配列された１２点の元画像画素群の構成を示す参考図である。
【図１３】本発明の一実施形態における１２点補間のための領域設定を説明するための参考図である。
【図１４】本発明の一実施形態における拡大処理を説明するための参考図である。
【図１５】本発明の一実施形態における縮小処理を説明するための参考図である。
【図１６】本発明の一実施形態において、新規画素の周辺の１２点を用いて１２点補間を行う例を示す参考図である。
【図１７】本発明の一実施形態において、解像度変換の前後のライン位置を示す参考図である。
【図１８】従来の画像解像度変換において、新規画素を生成する領域と、新規画素の生成に用いる画素群とを示す参考図である。
【図１９】従来の画像解像度変換における問題点を説明するための参考図である。
【符号の説明】
【００９６】
１０１・・・画素値記憶部、１０２・・・領域決定部、１０３・・・画素値読み取り制御部、１０４・・・補間演算部、１０５・・・画素値書き込み制御部、８０１・・・第１の演算回路、８０２，８０４，８０７，８０９・・・比較器、８０３，８０８・・・減算器、８０５，８１０，１１１１，１１１３・・・加算器、８０６・・・第２の演算回路、８１１・・・新規画素位置演算器、８１２・・・フィールド判定部、８１３・・・変換倍率判定部、８１４・・・画素間中間点認識装置、８１５・・・初期値生成部、９０１，９０３・・・調整用論理回路、９０２・・・カウンタ、１１０１・・・水平係数演算器、１１０２・・・垂直係数演算器、１１１０，１１１２・・・乗算器
【図１】
2007208894.tif 000003
【図２】
2007208894.tif 000004
【図３】
2007208894.tif 000005
【図４】
2007208894.tif 000006
【図５】
2007208894.tif 000007
【図６】
2007208894.tif 000008
【図７】
2007208894.tif 000009
【図８】
2007208894.tif 000010
【図９】
2007208894.tif 000011
【図１０】
2007208894.tif 000012
【図１１】
2007208894.tif 000013
【図１２】
2007208894.tif 000014
【図１３】
2007208894.tif 000015
【図１４】
2007208894.tif 000016
【図１５】
2007208894.tif 000017
【図１６】
2007208894.tif 000018
【図１７】
2007208894.tif 000019
【図１８】
2007208894.tif 000020
【図１９】
2007208894.tif 000021