(57)【要約】【課題】多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法を提供する。【解決手段】基板に電気絶縁性熱伝導層を形成する工程と、熱伝導層上に非晶質シリコン層を形成する工程と、非晶質シリコン層をパターニングして非晶質シリコンアイランドを形成する工程と、アイランドをアニーリングして非晶質シリコンを結晶化する工程と、を含む多結晶シリコンフィルムの製造方法である。本発明によれば、従来に比べて簡単であり、追加工程なしに粒径が非常に大きい多結晶シリコンフィルム及びそれを利用した薄膜トランジスタを所望の位置に形成しうる。【選択図】図３
2007184562.tif 000002
【特許請求の範囲】
【請求項１】
基板にアルミニウムセラミック、コバルトセラミック、Ｆｅセラミックのうち何れか一つの物質で電気絶縁性熱伝導層を形成する工程と、
前記熱伝導層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層をパターニングして非晶質シリコンアイランドを形成する工程と、
前記アイランドをアニーリングして非晶質シリコンを結晶化する工程と、を含むことを特徴とする多結晶シリコンフィルムの製造方法。
【請求項２】
前記アルミニウムセラミックは、Ａｌ２Ｏ３、またはＡｌＮであることを特徴とする請求項１に記載の多結晶シリコンフィルムの製造方法。
【請求項３】
前記コバルトセラミックは、ＣｏＯ、またはＣｏ３Ｎ４であることを特徴とする請求項１に記載の多結晶シリコンフィルムの製造方法。
【請求項４】
前記Ｆｅセラミックは、ＦｅＯ、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｆｅ２Ｎのうち何れか一つであることを特徴とする請求項１に記載の多結晶シリコンフィルムの製造方法。
【請求項５】
前記アニーリングは、エキシマレーザアニーリングによって行うことを特徴とする請求項１ないし４のうち何れか１項に記載の多結晶シリコンフィルムの製造方法。
【請求項６】
前記アニーリング時に、エネルギー密度は、４００ｍＪ／ｃｍ２以上であることを特徴とする請求項５に記載の多結晶シリコンフィルムの製造方法。
【請求項７】
チャンネル領域と、その両端にソース及びドレインを有する多結晶シリコン活性層と、前記チャンネルに対応するように配置されるゲートと、チャンネル領域とゲートとの間に位置するゲート絶縁層と、を有する薄膜トランジスタの製造方法において、
基板に電気絶縁性熱伝導層を形成する工程と、
前記熱伝導層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層をパターニングして前記活性層に対応する形態の非晶質シリコンアイランドを形成する工程と、
前記非晶質シリコンアイランドをアニーリングして前記活性層を得る工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項８】
前記熱伝導層は、アルミニウムセラミック、コバルトセラミック、Ｆｅセラミックのうち何れか一つの物質で形成することを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記アルミニウムセラミックは、Ａｌ２Ｏ３、またはＡｌＮであることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記コバルトセラミックは、ＣｏＯ、またはＣｏ３Ｎ４であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記Ｆｅセラミックは、ＦｅＯ、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｆｅ２Ｎのうち何れか一つであることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記アニーリングは、エキシマレーザアニーリングによって行うことを特徴とする請求項７ないし１１のうち何れか１項に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記アニーリング時に、エネルギー密度は、４００ｍＪ／ｃｍ２以上であることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）の製造方法に係り、詳細には、粒径が大きく、かつ素子の位置決めの可能なシリコンの製造方法及びそれを適用するＴＦＴの製造方法に関する。
【背景技術】
【０００２】
最近、有機発光ディスプレイや液晶ディスプレイに使われるＬＴＰＳ  ＴＦＴ（Ｌｏｗ  Ｔｅｒｍｐａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ  ＴＦＴ）についての研究が活発に進められて、外部のドライバーＩＣを完全に除去したＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）についての研究が増加している。ＳＯＧにおいて、外部のドライバーＩＣをディスプレイパネル自体に共に形成し、パネルと外部ドライバーＩＣとの間の連結線が不要になり、ディスプレイの不良が減少し、信頼性が大きく向上しうる。究極的に、データ及びゲートドライバーＩＣだけでなく、コントローラを含む全てのディスプレイシステムがパネルに集積されるＳＯＧが最終の目標であろう。このような目標を達成するために、ＬＴＰＳの移動度が４００ｃｍ２／Ｖｓｅｃより大きく、均一性も優れている必要がある。しかし現在の公知のＥＬＡ（エキシマレーザアニーリング、Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）、ＭＩＬＣ（Ｍｅｔａｌ−Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などの方法は、まだ所望の品質のＬＴＰＳを製造するには至っていない。
【０００３】
多結晶性シリコンを製造する方法には、多結晶性シリコンを直接蒸着する方法と非晶質シリコンを蒸着した後にそれを結晶化する方法とがある。結晶化によって得られた多結晶シリコンは、粒径が大きいほど高い電界移動度を表し、一方、粒径の均一な程度、すなわち、均一性が低下する。既存のＥＬＡ方法は、多結晶シリコンの粒径を大きくするのに限界がある。このような限界を超えて数μｍの粒径を有する多結晶シリコンの製造方法が、キムら（Ｋｉｍ  ｅｔ  ａｌ．，ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，ＶＯＬ  ２３，Ｐ３１５−３１７）によって提案された。新たな結晶化方法は、４．６μｍの長さの横的粒子の製造に成功した。この方法は、非晶質シリコンの結晶化速度を制御するために、非晶質シリコンの上下の酸化物キャッピング層及びエアーギャップを必要とする。したがって、この方法は、追加工程を必要とするが、特に、エアーギャップを得るために別途の犠牲層の形成及び除去の過程が必要であり、また、キャッピング層は、最後の工程で除去されねばならない。このような追加的な工程は、製品の量産に不適合であり、特に、収率に悪影響を及ぼし、ひいては、生産コストを上昇させる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、粒径が大きく、かつ位置制御が可能な多結晶シリコンフィルムの製造方法及びそれを利用する新たなＴＦＴの製造方法を提供することにある。
【０００５】
本発明が解決しようとする他の課題は、工程が単純であり、したがって、製造コストを低減させうるシリコンフィルム及びそれを適用するＴＦＴの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を達成するために、本発明の一類型によれば、基板に電気絶縁性熱伝導層を形成する工程と、前記熱伝導層上に非晶質シリコン層を形成する工程と、前記非晶質シリコン層をパターニングして非晶質シリコンアイランドを形成する工程と、前記アイランドをアニーリングして非晶質シリコンを結晶化する工程と、を含むシリコンフィルム製造方法が提供される。
【０００７】
本発明の他の類型によれば、チャンネル領域と、その両端にソース及びドレインを有する多結晶シリコン活性層と、前記チャンネルに対応するように配置されるゲートと、チャンネル領域とゲートとの間に位置するゲート絶縁層と、を有するＴＦＴの製造方法において、基板に電気絶縁性熱伝導層を形成する工程と、前記熱伝導層上に非晶質シリコン層を形成する工程と、前記非晶質シリコン層をパターニングしてＴＦＴの活性層に対応する形態の非晶質シリコンアイランドを形成する工程と、前記非晶質シリコンアイランドをアニーリングして前記活性層を得る工程と、を含むＴＦＴの製造方法が提供される。
【０００８】
本発明の望ましい実施例によれば、前記基板は、ガラスまたはプラスチック基板である。そして、前記熱伝導層は、Ａｌ２Ｏ３、ＡｌＮなどのアルミニウムセラミック（ｃｅｒａｍｉｃｓ）、ＣｏＮ、ＣａＯなどのコバルトセラミック（ｃｅｒａｍｉｃｓ）、ＦｅＯ、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｆｅ２ＮなどのＦｅセラミック（ｃｅｒａｍｉｃｓ）で形成される。
【０００９】
前記ＴＦＴは、チャンネル領域の下部にゲートが設けられるボトムゲートまたはチャンネル領域の上部にゲートが設けられるトップゲート方式のＴＦＴである。したがって、本発明のＴＦＴの製造方法の他の実施例によれば、前記熱伝導層の形成工程前にＴＦＴのゲート形成工程が行われる。
【発明の効果】
【００１０】
本発明によれば、従来に比べて簡単で追加工程なしに粒径が非常に大きい多結晶シリコンフィルム及びそれを利用したＴＦＴが得られる。特に、あらかじめシリコンアイランドを形成した後、それを結晶化するので、所望の位置に多結晶シリコンが得られる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明による多結晶シリコンフィルムの製造方法において、シリコンアイランドの結晶化時に、熱分布及びそれによる結晶化過程を説明する図面であり、図２は、アイランドからの熱フローの経路とそれによる結晶核の生成及び成長を説明する図面である。
【００１２】
シリコンアイランドが、高熱伝導性を有する物質、例えば、ＡｌＮ熱伝導層上に形成されている。熱伝導層は、石英、ガラスまたはプラスチックなどの基板上に形成される。ここで、「シリコンアイランド」とは、ソースとドレイン及びこの間のチャネルを含むもので、いわばアクチブレーヤ（ａｃｔｉｖｅ  ｌａｙｅｒ）とも呼ばれるものをいい、さらに非晶質シリコンからなる、少なくとも１つのほぼ（略）平坦な突起物を含む構造であるといえる。
【００１３】
３０８ｎｍの波長を有するＸｅＣｌエキシマーレーザがシリコンアイランドに照射されてシリコンアイランドが十分に加熱され、望ましくは、完全に溶融される。高温状態のシリコンアイランドからの熱伝導は直ぐ発生し、このとき、その下部の熱伝導層による３次元的な熱フローが発生する。熱伝導層における熱伝逹は、その下部の基板側より熱伝導層の横方向にさらに速くて大きく発生する。図面の矢印は、これを説明する熱フローの経路を表す。図面では、暗いほど高い温度を、明るいほど低い温度を表す。シリコンアイランドの中心部分は、他の部分に比べて温度が高く、その両側に行くほど温度が低下する。したがって、このような横方向の熱的勾配によって、図２に示されるような熱伝導経路及びそれによる結晶の成長がなされる。すなわち、熱伝導層による速い熱伝逹によれば、シリコンアイランドの両端から熱が速く放出される。それは、シリコンアイランドにおける両端（Ａ）に結晶核がまず生成し、したがって、次第にシリコンアイランドの中心部分に成長し、最終的にシリコンアイランドの中央で結晶境界（Ｂ）が生まれる。本発明によれば、シリコンアイランドが前パターニングされた状態であるため、アニーリング時、その両端から冷却が速く開始し、したがって、ここで結晶核が生成する。すなわち、本発明によれば、結晶核の生成位置が決定されるため、完全溶融条件でシリコンアイランドを熱処理できる。このような完全溶融の可能性は、非常に広いプロセスウィンドウ、すなわち、非常に広い温度範囲における熱処理を許容する。一方、前パターニングされたシリコンアイランドは、設計によってその位置及びサイズが制御されうるため、基板の所望の位置に良質の多結晶シリコンを形成しうる。
【００１４】
このように、本発明によれば、図３に示されるような多結晶シリコンが得られる。図３は、本発明によって得られた多結晶シリコンのＳＥＭイメージである。図３で、結晶幅は２．５μｍであり、多結晶シリコンの中間部分に結晶境界が見える。図４は、従来の一般的なＥＬＡによって得られた多結晶シリコンのＳＥＭイメージである。図４に示される従来の方法によって得られた多結晶シリコンの粒径は、僅か０．３μｍであって、図３に示される本発明によって得られた多結晶シリコンに比べて、粒径が相対的に非常に小さいという差がある。
【００１５】
前記熱伝導層は、下部の基板及びシリコンに比べて高い熱伝導性を有し、その材料としてはＡｌＮが選択されうる。ＡｌＮは、２６０Ｗ／ｍＫ以上の高い熱伝導度を有しつつも、６．３ｅＶほどのバンドギャップを有することによって良好な電気的な絶縁性を有する。また、物理的な強度面でも高い硬度を有するだけでなく、光学的には高い透明性と共に化学的に良好な安定性とを有する。したがって、ＡｌＮは、本発明の多結晶シリコンフィルムの製造に望ましい物質として使われる。高熱伝導性物質であるＡｌ２Ｏ３、ＡｌＮなどのアルミニウムセラミック、ＣｏＯ、Ｃｏ３Ｎ４などのコバルトセラミック、ＦｅＯ、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｆｅ２ＮなどのＦｅセラミックが前記熱伝導層に使われうる。
【００１６】
以下、添付された図面を参照しつつ、具体的な多結晶シリコンフィルムの製造方法の実施例を説明する。
【００１７】
図５Ａに示されるように、石英、ガラスまたはプラスチックからなる基板１０を準備する。
【００１８】
図５Ｂに示されるように、前記基板１０上に高熱伝導性物質で熱伝導層１１を約２０００Åほどの厚さに形成する。このとき、物質蒸着には、反応性スパッタが利用され、ターゲット物質はＡｌ、反応ガスは１０ｓｃｃｍの窒素が利用され、反応室の内圧は１０ｍＴｏｒｒほどであり、プラズマパワーは約３００Ｗである。
【００１９】
図５Ｃに示されるように、前記熱伝導層１１上に非晶質シリコン層（ａ−Ｓｉ）１２を約５００Åほどの厚さに形成する。この時の蒸着は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）が利用され、望ましくは、ＰＶＤを利用する。ＰＶＤは、スパッタリングターゲットとしてＳｉを利用する。この時のガスは、５０ｓｃｃｍのＡｒ、気圧は５ｍＴｏｒｒほどと設定される。
【００２０】
図５Ｄに示されるように、前記非晶質シリコン層１２を乾式エッチング法によってパターニングしてシリコンアイランド１２’を得る。非晶質シリコンアイランドは、半導体素子、例えば、ＴＦＴの活性層として利用される。ここで、図５Ｄにおけるアイランド形状は象徴的であり、多様な形態に成形されうる。
【００２１】
図５Ｅに示されるように、エキシマーレーザによって前記シリコンアイランド１２’をアニーリングする。このとき、レーザは、例えば、３０８ｎｍのＸｅＣｌエキシマーレーザが利用され、エネルギーは４００ｍＪ／ｃｍ２以上と設定する。熱処理温度の上限値は、特に制限されないが、約１Ｊ／ｃｍ２である。下限値である４００ｍＪ／ｃｍ２以上は完全溶融（ｆｕｌｌ  ｍｅｌｔｉｎｇ）に必要な温度であり、上限値は蒸発されない条件である。このような熱処理によって、図５Ｆに示されるように、基板上１０の所望の位置に大きい粒径の結晶を有する多結晶シリコンフィルム１２’’が形成される。
【００２２】
図６Ａ及び図６Ｂは、本発明によって製造されるＴＦＴを例示する。図６Ａは、シリコン活性層の上部にゲートが位置するトップゲート方式のＴＦＴを示し、図６Ｂは、活性層の下部にゲートが位置するボトムゲート方式のＴＦＴを示す。
【００２３】
まず、図６Ａを参照すれば、基板１０の上面にバッファ層としての機能を有するＡｌＮで形成される熱伝導層１１が形成されている。熱伝導層１１上に本発明の製造方法によって製造された多結晶シリコンフィルムによる活性層１３が設けられているので、これは、ドーピングされたソースとドレイン及びこれらの間のチャンネルに区分される。活性層１３上には、ゲート絶縁層１４が形成されており、ここで、前記ソース及びドレインに対応する貫通孔１４ｓ，１４ｄが形成されている。
【００２４】
前記活性層１３のチャンネル上には、ゲートが形成されており、その上にＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）１５が形成されている。ＩＬＤ  １５ではやはり、前記活性層のソース及びドレインに対応してゲート絶縁層１４の各貫通孔１４ｓ，１４ｄと通じる貫通孔１５ｓ，１５ｄが形成されている。前記ＩＬＤ  １５上には、前記貫通孔１４ｓ，１５ｓ及び１４ｄ，１５ｄを通じて前記活性層１３のソース及びドレインにコンタクトされる前記ソース電極及びドレイン電極を備える。
【００２５】
図６Ｂを参照すれば、基板１０の上面にバッファ層１０ａが形成され、その上にＡｌによるゲートが形成されている。ゲート上には、ゲート絶縁層１４ａが形成される。ゲート絶縁層１４ａは、前述したＡｌＮのような高熱伝導性物質によって形成され、その上に形成される活性層１３のアニーリング時に活性層の結晶化を制御する。ゲート絶縁層１４ａ上に本発明の製造方法によって製造された多結晶シリコンフィルムによる活性層１３が設けられているので、それはやはり、ドーピングされたソースとドレイン及びこれらの間のチャンネルに区分される。活性層１３上には、ＩＬＤ  １５が形成されている。ＩＬＤ  １５には、前記活性層１３のソース及びドレインに対応する貫通孔１５ｓ，１５ｄが形成されている。前記ＩＬＤ  １５上には、前記貫通孔１５ｓ，１５ｄをそれぞれ通じて前記活性層１３のソース及びドレインにコンタクトされる前記ソース電極及びドレイン電極を備える。
【００２６】
以下、前記のようなトップゲート及びボトムゲートトランジスタの製造方法の理解を助けるために、最も一般的なトップゲート方式について簡略に説明する。後述するトップゲートＴＦＴの製造方法を理解することによって、一般的なボトムゲートＴＦＴの製造を容易に達成でき、後述するＴＦＴの製造方法は、本発明の真の技術範囲を制限しない。
【００２７】
図７は、図６Ａに示されるトップゲート方式のＴＦＴの製造工程フローチャートである。
【００２８】
ａ）１００工程：まず、基板１０上に高熱伝導性物質を蒸着する。このとき、高熱伝導性物質は、基板及びシリコンに比べて高い熱伝導度を有する物質であって、Ａｌ２Ｏ３、ＡｌＮなどのアルミニウムセラミック、ＣｏＮ、ＣａＯなどのコバルトセラミック、ＦｅＯ、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｆｅ２ＮなどのＦｅセラミックからなるグループから選択された何れか一つの物質、望ましくは、ＡｌＮで形成する。高熱伝導性物質層の厚さは、約２０００Åほどであり、蒸着には、反応性スパッタが利用される。ターゲット物質としてＡｌ、反応ガスは１０ｓｃｃｍの窒素が利用され、反応室の内圧は１０ｍＴｏｒｒほどであり、プラズマパワーは約３００Ｗである。
【００２９】
ｂ）１０１工程：前記高熱伝導性物質層上に非晶質シリコン（ａ−Ｓｉ）をＣＶＤまたはスパッタリング法によって形成する。非晶質シリコン層の厚さは、５００Åほどであり、望ましくは、ＰＶＤによって形成される。ＰＶＤは、スパッタリングターゲットとしてＳｉを利用する。この時のガスは５０ｓｃｃｍのＡｒ、気圧は５ｍＴｏｒｒほどと設定される。
【００３０】
ｃ）１０２工程：乾式または湿式エッチング法によって前記非晶質シリコンをパターニングしてＴＦＴのシリコンアイランド（以下、活性層）を形成する。
【００３１】
ｄ）１０３工程：前記活性層をＥＬＡによってアニーリングして非晶質シリコンを多結晶シリコンに変換する。エキシマーレーザによって前記活性層１２’をアニーリングする。このとき、レーザは、例えば、３０８ｎｍのＸｅＣｌエキシマーレーザが利用され、エネルギーは４００ｍＪ／ｃｍ２以上と設定する
ｅ）１０４工程：前記多結晶活性層を含む基板全体の上にゲート絶縁層としてシリコン酸化物層をＩＣＰ−ＣＶＤ法によって蒸着する。
【００３２】
ｆ）１０５工程：前記ゲート絶縁層上にゲートとして加工される金属、望ましくは、Ａｌ層を蒸着する。
【００３３】
ｇ）１０６工程：前記Ａｌ層及びその下部のゲート絶縁層をパターニングして所望の形状のゲート及びその下部のゲート絶縁層を得る。
【００３４】
ｈ）１０７工程：イオンシャワーによって前記ゲート及びゲート絶縁層に覆われていない前記活性層の両側部分に不純物を注入してソース及びドレインを形成する。
【００３５】
ｉ）１０８工程：３０８ｎｍのＸｅＣｌエキシマーレーザを利用した熱処理によって前記ソース及びドレインを活性化する。
【００３６】
ｊ）１０９工程：ＩＣＰ−ＣＶＤ、ＰＥ−ＣＶＤ、スパッタリング法によって前記ゲートを含む基板の全体上にＩＬＤとしてＳｉＯ２絶縁層を約３０００ｎｍの厚さに形成する。
【００３７】
ｋ）１１０工程：前記ＩＬＤ層に前記ソース及びドレインを通じるコンタクトホールを形成し、いわば、金属蒸着によってソース電極及びドレイン電極を形成して所望のＴＦＴを得る。
【００３８】
このような本願発明の理解を助けるために幾つかの模範的な実施例が説明され、かつ添付された図面に示されるが、このような実施例は、単に広い発明を例示し、それを制限しないという点が理解されねばならず、そして、本発明は、図示されかつ説明された構造及び配列に限定されないという点が理解されねばならない。それは、多様な他の修正が当業者に発生しうるためである。
【産業上の利用可能性】
【００３９】
このような本発明の製造方法は、ＡＭ（アクティブマトリックス）ＬＣＤ、ＡＭＯＬＥＤ（アクティブマトリックス方式有機ＥＬ）、太陽電池、半導体メモリ素子などの製造に適用可能である。特に、高い移動度及び応答性を要求し、ガラスやプラスチックを基板として使用するＴＦＴの製造に非常に適している。このような製造方法は、前記のようなＡＭＬＣＤ、ＡＭＯＬＥＤ以外に、ＴＦＴをスイッチング素子または増幅素子として利用するいかなる電子装置の製造にも適用されうる。
【図面の簡単な説明】
【００４０】
【図１】本発明による多結晶シリコンフィルムの製造方法において、活性層の結晶化時に熱分布及びそれによる結晶化過程を説明する図面である。
【図２】本発明によって形成されたアイランドからの熱フローの経路とそれによる結晶核の生成及び成長を説明する図面である。
【図３】本発明によって得られた多結晶シリコンのＳＥＭイメージである。
【図４】従来の方法によって得られた多結晶シリコンのＳＥＭイメージである。
【図５Ａ】本発明の一実施例による多結晶シリコンフィルムの製造方法を示す工程図である。
【図５Ｂ】本発明の一実施例による多結晶シリコンフィルムの製造方法を示す工程図である。
【図５Ｃ】本発明の一実施例による多結晶シリコンフィルムの製造方法を示す工程図である。
【図５Ｄ】本発明の一実施例による多結晶シリコンフィルムの製造方法を示す工程図である。
【図５Ｅ】本発明の一実施例による多結晶シリコンフィルムの製造方法を示す工程図である。
【図５Ｆ】本発明の一実施例による多結晶シリコンフィルムの製造方法を示す工程図である。
【図６Ａ】本発明によって製作されるトップゲートＴＦＴの概略的な断面図である。
【図６Ｂ】本発明によって製作されるボトムゲートＴＦＴの概略的な断面図である。
【図７】本発明の一実施例による多結晶シリコンＴＦＴの製造方法の工程フローチャートである。
【符号の説明】
【００４１】
１０：基板、
１１：熱伝導層、
１２：多結晶シリコンフィルム、
１３：活性層、
１４：貫通孔、
１５：貫通孔。
【図１】
2007184562.tif 000003
【図２】
2007184562.tif 000004
【図５Ａ】
2007184562.tif 000005
【図５Ｂ】
2007184562.tif 000006
【図５Ｃ】
2007184562.tif 000007
【図５Ｄ】
2007184562.tif 000008
【図５Ｅ】
2007184562.tif 000009
【図５Ｆ】
2007184562.tif 000010
【図６Ａ】
2007184562.tif 000011
【図６Ｂ】
2007184562.tif 000012
【図７】
2007184562.tif 000013
【図３】
2007184562.tif 000014
【図４】
2007184562.tif 000015