(57)【要約】【課題】ノイズのなかでインパルス性ノイズの除去に有効な画像処理装置を提供する。【解決手段】本発明の画像処理装置は、一次元または二次元の画像を形成するフレームデータを記憶するためのｎ個(ｎは３以上)のフレームメモリ１４−１〜１４−ｎと、固体撮像素子の出力信号を画素データに変換するＡ／Ｄ変換部１２と、Ａ／Ｄ変換部により変換された画素データをフレーム単位でｎ個のフレームメモリに分配する分配回路１３と、ｎ個のフレームメモリから、同じ画素位置のｎ個の画素データを読み出し、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって１つの画素データを出力するランク処理回路１５と、データ処理手段から出力される画素データを、新たなフレームの画素データとして記憶するフレームメモリ１６とを備える。【選択図】図１
2007110445.tif 000002
【特許請求の範囲】
【請求項１】
一次元または二次元の画像を形成するフレームデータを記憶するためのｎ個(ｎは３以上)のフレームメモリと、
固体撮像素子の出力信号を画素データに変換する変換手段と、
変換手段により変換された画素データをフレーム単位でｎ個のフレームメモリに分配する分配手段と、
ｎ個のフレームメモリから、同じ画素位置のｎ個の画素データを読み出す読み出し手段と、
ｎ個の画素データを用いて、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって１つの画素データを出力するデータ処理手段と、
データ処理手段から出力される画素データを、新たなフレームの画素データとして記憶する記憶手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記データ処理手段は、前記ランク処理として前記ｎ個の画素データの中間値を求める
ことを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記データ処理手段は、
前記ｎ個の画素データについて最大値および最小値を判定する判定手段と、
最大値および最小値を除く（ｎ−２）個の画素データの平均値を算出する算出手段と
を備え、
前記記憶手段は、算出された平均値をランク処理による画素データとして記憶する
ことを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記算出手段は、前記ｎ個の画素データを加算する加算手段と、
加算手段による加算結果から前記最大値と前記最小値とを減算する減算手段と、
減算結果を（ｎ−２）で除算する除算手段とを備える
ことを特徴とする請求項３記載の画像処理装置。
【請求項５】
前記データ処理手段は、さらに、フレームデータを累算するための累算フレームメモリを有し、
前記加算手段は、固体撮像素子からｎ枚の画面を構成する出力信号が出力される間に、変換手段により変換された画素データと累算フレームメモリ中の対応する画素データとを加算することによって、前記ｎ個の画素データを累算フレームメモリに累算し、
前記除算手段は、累算フレームメモリから読み出された累算値から、前記最大値と前記最小値とを減算する
ことを特徴とする請求項４記載の画像処理装置。
【請求項６】
前記固体撮像素子は、静止した被写体を撮像し、
前記画像処理装置は、さらに、記憶手段に記憶された画素データからなる画像に基づいて前記固体撮像素子の良否を判定する判定手段を備える
ことを特徴とする請求項１から５の何れかに記載の画像処理装置。
【請求項７】
一次元または二次元の画像を形成するフレームデータを記憶するためのｎ個(ｎは３以上)のフレームメモリに、固体撮像素子およびＡ／Ｄコンバータから得られるｎ個のフレームデータを格納する第１格納ステップと、
ｎ個のフレームメモリから、同じ画素位置のｎ個の画素データを読み出す読み出しステップと、
ｎ個の画素データを用いて、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって１つの画素データを出力するデータ処理ステップと、
データ処理ステップにおいて求められた画素データを、新たなフレームの画素データとしてフレームバッファに格納する第２格納ステップと
を備えることを特徴とする画像処理方法。
【請求項８】
前記データ処理ステップにおいて、前記ランク処理として前記ｎ個の画素データの中間値を求める
ことを特徴とする請求項７記載の画像処理方法。
【請求項９】
前記データ処理ステップは、
前記ｎ個の画素データについて最大値および最小値を判定するサブステップと、
最大値および最小値を除く（ｎ−２）個の画素データの平均値を算出するサブステップと、
を有し、
前記第２格納ステップにおいて、前記平均値をランク処理による画素データとしてフレームバッファに格納する
ことを特徴とする請求項７記載の画像処理方法。
【請求項１０】
前記平均値を算出するサブステップにおいて、前記ｎ個の画素データを加算し、加算結果から前記最大値と前記最小値とを減算し、減算結果を（ｎ−２）で除算する
ことを特徴とする請求項９記載の画像処理方法。
【請求項１１】
前記ｎ個の画素データの加算おいて、
フレームデータを累算するための累算フレームメモリを用いて、固体撮像素子からｎ枚の画面を構成する出力信号が出力される間に、画素データと累算フレームメモリ中の対応する画素データとを加算することによって、前記ｎ個の画素データを累算フレームメモリに累算する
ことを特徴とする請求項１０記載の画像処理方法。
【請求項１２】
前記第１格納ステップにおいて、前記固体撮像素子が静止した被写体を撮像し、
前記画像処理方法は、さらに、フレームバッファに記憶された画素データからなる画像に基づいて前記固体撮像素子の良否を判定する判定ステップを有する
ことを特徴とする請求項７から１１の何れかに記載の画像処理方法。
【請求項１３】
請求項７から１２の何れかに記載の画像処理方法をコンピュータに実行させることを特徴とするコンピュータ読み取り可能なプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子に撮像された画像からインパルス性ノイズを除去する画像処理装置に関する。
【背景技術】
【０００２】
近年、撮像素子を用いたカメラは、高画質化の要望に応えるため、ノイズ除去を行う画像処理装置を備えている。
【０００３】
その画像処理装置の一例は、特許文献１にあるように、画像信号をフレームメモリに記憶させたのち、加算や算術平均を取るなどの演算を行ってノイズ低減する方法である。
【０００４】
図９は、例えば特許文献１に示された画像処理を行う装置の構成を示すブロック図である。この装置は、撮像素子の出力をデジタル値に変換するＡ／Ｄ部１０２と、Ａ／Ｄ部１０２の出力値と後段のフレームメモリ１０４の出力値とを加算するための加算器１０３と、撮像素子の１画面分の格納領域を有したフレームメモリ１０４と、フレームメモリに格納された加算データを加算回数で除すための除算器１０５と、出力データの画像処理を行う画像処理回路１０６を備えている。
【０００５】
この画像処理方法について説明する。まず、撮像素子の検査工程において出力画像を取り込む場合、撮像素子１０１の出力信号は、撮像素子のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してＡ／Ｄ部１０２においてフレームデータに変換され、出力される。
【０００６】
次に、出力した各フレームデータは、１０３の加算器と１０４のフレームメモリの構成により累積的に所望フレーム回数分、例えば３回のデータ加算を行う。
次に、前記１０３の加算器と１０４のフレームメモリにおいて累積加算されたフレームデータは、除算器１０５によって加算フレーム数で除される。このような加算平均の処理をされたデータが、画像処理回路に送られる。
【特許文献１】特願昭６２−１３３５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来技術で示された画像処理装置では、撮像素子の装置構造に起因するランダムノイズを、ある一定水準の平滑化を行うことが出来るが、高画素化、高画質化が求められると、そのノイズ平滑化特性は不十分である。
【０００８】
言い換えれば、撮像素子の外的要因により発生するインパルス性ノイズについては、従来技術で示された画像処理装置では希薄化することはできるが、完全に除去することまではできなかった。
【０００９】
前記課題に鑑み、本発明は、外的インパルス性ノイズを除去する画像処理装置および方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため本発明の画像処理装置は、一次元または二次元の画像を形成するフレームデータを記憶するためのｎ個(ｎは３以上)のフレームメモリと、固体撮像素子の出力信号を画素データに変換する変換手段と、変換手段により変換された画素データをフレーム単位でｎ個のフレームメモリに分配する分配手段と、ｎ個のフレームメモリから、同じ画素位置のｎ個の画素データを読み出す読み出し手段と、ｎ個の画素データを用いて、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって１つの画素データを出力するデータ処理手段と、データ処理手段から出力された画素データを、新たなフレームの画素データとして記憶する記憶手段とを備える。
【００１１】
この構成によれば、インパルス性の外的要因ノイズの除去および内的要因のランダムノイズを希薄化ではなく、完全に除去することができる。しかも、固体撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤って除去することを防止することができる。なぜなら、画素欠陥や境界成分は、複数フレームにまたがって連続して現われるが、インパルス性ノイズやランダムノイズは複数フレームにまたがって現われないからである。
【００１２】
ここで、前記データ処理手段は、前記ランク処理として前記ｎ個の画素データの中間値を求めるようにしてもよい。
【００１３】
この構成によれば、ランク処理が中間値を求めることに単純化されているので回路規模を増大と処理時間の増大とを抑えることができる。
【００１４】
ここで、前記データ処理手段は、前記ｎ個の画素データについて最大値および最小値を判定する判定手段と、最大値および最小値を除く（ｎ−２）個の画素データの平均値を算出する算出手段とを備え、前記記憶手段は、算出された平均値をランク処理による画素データとして記憶するように構成してもよい。
【００１５】
この構成によれば、ランク処理において最大値および最小値を除く（ｎ−２）個の画素データの平均値を求めるので、固体撮像素子自体が有する画素欠陥や被写体が持つ点や線の境界成分を誤って除去することなく、固体撮像素子の内的ランダムノイズやインパルス性ノイズをより精度良く除去することができる。
【００１６】
ここで、前記算出手段は、前記ｎ個の画素データを加算する加算手段と、加算手段による加算結果から前記最大値と前記最小値とを減算する減算手段と、減算結果を（ｎ−２）で除算する除算手段とを備えるようにしてもよい。
【００１７】
ここで、前記データ処理手段は、さらに、フレームデータを累算するための累算フレームメモリを有し、前記加算手段は、固体撮像素子からｎ枚の画面を構成する出力信号が出力される間に、変換手段により変換された画素データと累算フレームメモリ中の対応する画素データとを加算することによって、前記ｎ個の画素データを累算フレームメモリに累算し、前記除算手段は、累算フレームメモリから読み出された累算値から、前記最大値と前記最小値とを減算するようにしてもよい。
【００１８】
この構成によれば、上記平均値の算出において、最大値および最小値の判定と、累算とを並行して行うので、ランク処理に要する時間の増大を抑えることができる。
【００１９】
ここで、前記固体撮像素子は、静止した被写体を撮像し、前記画像処理装置は、さらに、記憶手段に記憶された画素データからなる画像に基づいて前記固体撮像素子の良否を判定する判定手段を備えるようにしてもよい。
【００２０】
この構成によれば、固体撮像素子自体が有する画素欠陥を精度良く発見することができる。
【発明の効果】
【００２１】
本発明によれば、撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤変換することなく、インパルス性の外的要因ノイズの除去および内的要因のランダムノイズの希薄化ではなく完全に除去することができる。また、撮像素子の検査を精度良く行うことができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施形態）
以下、図面を参照しながら、本発明の第１の実施形態に係る画像処理装置について説明する。
【００２３】
図１は、本実施形態に係る画像処理装置の構成を示すブロック図である。
まず、第１の実施形態に係る画像処理装置は、撮像素子１１、Ａ／Ｄコンバータ（以下、「Ａ／Ｄ部」と呼ぶ）１２、分配回路１３、ｎ個のフレームメモリ１４−１〜１４−ｎ、ランク処理回路１５、フレームメモリ１６、画像処理回路１７とを備える。
【００２４】
撮像素子１１は、一次元または二次元の画像を撮像するＣＣＤ型やＭＯＳ型等のラインセンサやイメージセンサである。
【００２５】
Ａ／Ｄ部１２は、撮像素子のアナログ出力信号をデジタル値（画素データ）に変換する。
【００２６】
分配回路１３は、Ａ／Ｄ部１２の画素データをフレーム単位でフレームメモリに振り分ける。
【００２７】
ｎ個のフレームメモリ１４−１〜１４−ｎのそれぞれは、撮像素子の１画面分の格納領域を有し、１画面分の画素データからなるフレームデータを一時記憶する。個々のフレームメモリを特に区別しない場合、単にフレームメモリ１４と記す。
【００２８】
ランク処理回路１５は、複数のフレームメモリ１４−１〜１４−ｎから同じ画素位置の画素データを読み出して、インパルス性ノイズおよびランダム性ノイズを除去するランク処理を行い、ノイズ除去後の画素データを出力する。ここでは、上記の同じ画素位置のｎ個の画素データをそれらを比較し、それらの中間値を出力する。
【００２９】
フレームメモリ１６は、ランク処理回路１５からの出力した中間値を新たなフレームの画素データとして記憶する。
【００３０】
画像処理回路１７は、フレームメモリ１６のフレームデータに対して所望の画像処理を行う。この画像処理は、例えば図２（ｂ）に示すような三次元化処理等である。
【００３１】
さらに、本発明の第１の実施形態に係る画像処理装置の動作について説明する。
まず、撮像素子１１から出力された信号は、撮像素子１１のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してＡ／Ｄ部１２においてデジタル信号に変換される。
【００３２】
次に、Ａ／Ｄ部１２からの出力信号は、分配回路１３にて画像処理装置から指定される処理フレーム数ｎに対応して、フレームメモリ１４への振り分け及び書き込みが行われる。
【００３３】
具体的には、撮像装置１１による連続撮像に対応する第１のフレームデータはフレームメモリ１４−１に、第２のフレームデータはフレームメモリ１４−２に、ｎ番目のフレームデータはフレームメモリ１４−ｎに分配される。
【００３４】
フレームメモリ１４に記憶された、ランク処理前のフレームデータの具体例を、図２〜図４に示す。図２（ａ）〜図４（ａ）はそれぞれフレームデータの（Ｘ、Ｙ）座標毎の画素データの値を示す。図２（ｂ）〜図４（ｂ）は、画像処理回路１７による画像処理の一例として、Ｘ座標、Ｙ座標に加えて各画素データの値を高さとする３次元グラフィックスを示す図である。ここでは、説明の便宜上、縦横５画素ずつの画像を表している。また、図２の例では中央部の画素、図４の例では右上端の画素は、インパルス性のノイズの存在を示している。
【００３５】
次に、フレームメモリ１４に書き込まれたｎ個のフレームデータにおけるＸ座標、Ｙ座標の同一座標位置の画素データがランク処理回路１５に出力される。ランク処理回路１５は、Ｘ座標、Ｙ座標が同一のｎ個の画素データの中間値を導出する。例えば、（Ｘ，Ｙ）＝（１、１）の場合、図２の画素データの値は「１０」、図３の画素データは「９」、図４の画素データは「２０」であり画素データ値の大きさは「９」、「１０」、「２０」の順序であるため、ランク処理回路１５では「１０」が出力される。
【００３６】
ランク処理回路１５では、全ての（Ｘ、Ｙ）座標について、上記のように中間値の導出を行う。導出された各画素データは、フレームメモリ１６に書き込まれ、フレームデータを構成する。
【００３７】
図５は、図２、図３、図４に示したランク処理前のフレームデータからランク処理により得られたフレームデータを示す。
図２のフレームデータの中央部に見られ、図３、図４の同じ箇所には見られないインパルス性の外因ノイズは、撮像素子本来のデータと比べ、著しく大きいか、逆に著しく小さいかのどちらかであるため、フレーム間の同一アドレスデータどうしの中間値を採用することにより、外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることが可能となる。
【００３８】
以上説明してきたように、本実施形態における画像処理装置によれば、フレーム間のｎ個のＸ座標、Ｙ座標の同一座標位置のどうしの画像データの中間値を採用することにより、外因性または突発性のノイズを完全に除去することができる。
【００３９】
また、撮像素子の内的要因のランダムノイズは、従来技術と同水準の平滑化を行うことができる。撮像素子の内的要因によるランダムノイズは、暗電流ショットノイズ、フローティングディフュージョン（以下、「ＦＤ」と呼ぶ）リセットノイズ、ＦＤアンプノイズ、光ショットノイズ等がある。暗電流ショットノイズは、フォトダイオード，垂直／水平ＣＣＤで発生する暗電流のゆらぎである。ＦＤリセットノイズは、ＦＤをリセットした後の基準電位のゆらぎである。ＦＤアンプノイズは、ＦＤアンプの増幅回路の熱雑音である。光ショットノイズは、入射光中の単位時間当たりのフォトン数のゆらぎである。
【００４０】
さらに、固体撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤って除去することを防止することができる。なぜなら、これらの画素欠陥や境界成分は、複数フレームにまたがって連続して現われる（例えば図２のような画像が連続する）が、インパルス性ノイズやランダムノイズは複数フレームにまたがって現われない（例えば図２〜図４）からである。
【００４１】
なお、上記の中間値は、ｎ個の画素データを大きさ順に並べた場合に、並びの中央に位置する画素データの値でよい。また、中央に位置する画素データが２つ存在する場合（ｎが偶数の場合）には、その２つの何れか一方を中間値としてよいし、２つの平均を中間値としてもよい。
【００４２】
（第２の実施形態）
以下、図面を参照しながら、本発明の第２の実施形態に係る画像処理装置について説明する。
【００４３】
図６は、本実施形態に係る画像処理装置の構成を示すブロック図である。同図の画像処理装置は、図１と比較して、ランク処理回路１５の代わりにランク処理回路２５を備える点と、加算器１８、フレームメモリ１９、減算器２０、除算器２１を追加した点とが異なっている。以下同じ点は説明を省略して、異なる点を中心に説明する。
【００４４】
ランク処理回路２５は、ｎ個のフレームメモリから同じ画素位置のｎ個の画素データのうち、最大値の画素データおよび最小値の画素データの出力する。
【００４５】
加算器１８は、同じ画素位置のｎ個の画素データを加算する。ここでは、加算器１８は、Ａ／Ｄ部１２から出力される画素データと、フレームメモリ１９中の対応する画素データとを加算することによって、前記ｎ個の画素データを累算フレームメモリに累算する。
【００４６】
フレームメモリ１９は、ｎ個のフレームデータの同じ画素位置の画素データを累算したフレームデータを記憶する。
【００４７】
減算器２０は、フレームメモリ１９の画素データ（ｎ個の画素データの累算値）から、ランク処理回路２５から出力される同じ画素位置の最大値と最小値とを減算する。
【００４８】
除算器２１は、減算結果を（ｎ−２）で除算する。除算結果は画素データとしてフレームメモリ１６に格納される。
【００４９】
さらに、図６の示した画像処理装置により行うノイズ除去方法について説明する。
まず、撮像素子１１から出力された信号は、撮像素子のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してＡ／Ｄ部１２においてデジタル信号に変換される。
【００５０】
次に、Ａ／Ｄ部１２からの出力信号は、分配回路１３にて画像処理装置から指定される処理フレーム数ｎに対応して、フレームメモリ１４への振り分け及び書き込みが行われる。
【００５１】
具体的には、第１のフレームデータは、フレームメモリ１４−１、第２のフレームデータはフレームメモリ１４−２、ｎ番目のフレームデータはフレームメモリ１４−ｎとなる。
【００５２】
本実施形態では、フレームメモリ１４には図２〜図４、図７に示すような各々１画面分のフレームデータが書き込まれている。
【００５３】
次に、フレームメモリ１４に書き込まれたｎ個のフレームデータにおける、同じ座標位置のｎ個の画像データがランク処理回路２５に読み出される。
【００５４】
ランク処理回路２５は、ｎ個のＸ座標、Ｙ座標の同一座標位置の画像データの最大値および最小値が導出する。例えば、（Ｘ，Ｙ）＝（１、１）の場合、図２の出力データは「１０」、図３の出力データは「９」、図４の出力データは「２０」、図７の出力データは「８」、であり画像データ値の大きさは「８」、「９」、「１０」、「２０」の順序であるため、ランク処理回路２５では「８」及び「２０」が出力される。
【００５５】
次に、ランク処理回路２５では、全ての（Ｘ、Ｙ座標）について、ｎ個のフレームデータにおける同一座標位置の画像データから最大値および最小値の導出を繰り返し行う。
【００５６】
次に、導出された画像データは減算器２０に渡される。
一方、Ａ／Ｄ部１２からの出力信号は、フレームデータとして構成され、各フレームデータに対して、加算器１８とフレームメモリ１９の構成により累積的に所望フレーム回数分のデータ加算が行われる（本説明では一例として４回）。
【００５７】
このとき、データ加算はフレームメモリに格納されたＸ座標、Ｙ座標の同一座標位置の画像データ同士について行われ、その加算結果が後段の減算器２０に出力する。
【００５８】
次に、減算器２０では、加算器１８とフレームメモリ１９において累積加算されたフレームデータと、ランク処理回路２５から出力される最大値および最小値のフレームデータ間でアドレスが同一のデータ同士の減算を行う。例えば、（Ｘ，Ｙ）＝（１、１）の場合、図２〜図４、図７に示すランク処理前の出力データは「１０」、「９」、「２０」、「８」であり、ランク処理回路２５からは最小値「８」及び最大値「２０」が出力され、減算器２０から出力されるデータは「１９」となる。さらに、、除算器２１によって加算フレーム数から２を減じた値（本説明では一例として２回）で除される。例えば、（Ｘ，Ｙ）＝（１、１）の場合、減算器２０から出力されるデータは「１９」であるため、除算器２１は（（１０＋９）／（４−２））＝９．５）を出力する。除算器２１によって全画素について除算結果が出力された結果、図８に示すようなフレームデータが形成される。
【００５９】
以上のように、本実施形態の発明に係るノイズ除去が行われ、フレーム間の同一アドレスデータどうしの最大値および最小値を除去し、さらに残ったデータの平均値を採用することにより、インパルス性ノイズの除去を行うことが出来る。また、ランダムノイズの平滑化についても、従来技術の方法と同等以上に行うことが出来る。
【００６０】
さらに、図６の構成によれば、最大値および最小値の判定と、累算とを並行して行うので、ランク処理に要する時間の増大を抑えることができる。
【００６１】
（比較例）
以下、図面を参照しながら、比較例として従来技術に係る画像処理装置およびノイズ除去方法について説明する。従来技術における画像処理装置の構成は、既に図９に示した通りである。
【００６２】
図２〜図４示したフレームデータを前提に従来技術における画像処理を説明する。図９のフレームメモリ１０４には、図２〜図４に示したフレームデータが同じ画素位置の画素毎に累積加算され、除算器１０５によって加算フレーム数（本説明では一例として３回）で除される。その結果、図１０に示すような加算平均されたフレームデータが形成される。
【００６３】
図２で存在する中心部のノイズ成分は、図１０ではノイズを希薄化されているが、図１０の中心部から明らかなように、完全なノイズ除去ができていない。
【００６４】
これに対して、実施の形態１、２における画像処理後の画像データ図５、図８では、図２で存在する中心部のノイズ成分が完全に除去できている。
【００６５】
このように、図２の取り込み時のフレームデータの中央部に見られ、図３、図４の同一箇所には見られないようなインパルス性の外因ノイズは、撮像素子本来のデータと比べ、著しく大きいか、逆に著しく小さいかのどちらかであるため、実施の形態１の画像処理装置では、連続フレームの同一画素位置どうしの中間値を採用することにより、図５に示したように外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることができる。実施の形態２の画像処理装置では、連続フレームの同一画素位置どうしの最大値と最小値を除外してから、平均値を求めることにより、図８に示したように外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることができる。
【００６６】
また、図６に示した画像処理装置ではｎ個の画素データを加算した後にその加算結果から最大値と最小値とを減算しているが、ｎ個の画素データから最大値と最小値とを除外した後にその除外結果から（ｎ−２）個の画素データを加算する構成としてもよい。
【００６７】
なお、図６に示した画像処理装置において、フレームメモリ１９の代わりに画素データを累算するレジスタを備え、フレームメモリ１４−１〜１４−ｎから同一画素位置の画素データを読み出してレジスタに累算する構成としてもよい。こうすれば、累算による遅延時間が発生し処理時間が長くなる反面、回路規模を低減することができる。
【００６８】
また、図１、図６に示した画像処理装置は、撮像素子の検査装置として利用するようにしてもよい。この場合、次のような構成とすればよい。検査対象の撮像素子は静止した被写体を連続撮影（ｎ枚の画像を撮影）する。フレームメモリ１６は予め他の正常な撮像素子で撮像した同じ被写体の画像（以下基準フレームデータと呼ぶ）を記憶する。画像処理回路１７は撮像素子の良否(正常か異常か)を判定する。つまり、画像処理回路１７は、検査対象の撮像素子１１から得られたランク処理後のフレームデータと、基準フレームデータとを比較し、同じ画素位置の画素データの差分がしきい値以下であるか否かを判定する。画像処理回路１７は、全画素についてこの判定を行い、しきい値を超える画素数が所定数（例えば全画素の１％など）以上存在する場合には、撮像素子１１を異常と判断し、所定数以下の場合には正常と判断する。
【００６９】
なお、図１および図５に示したブロック図の各機能をハードウェアによって実現する代わりに、各ブロックの全部または一部の機能を記述したプログラムをＤＳＰやマイクロプロセッサにおいてプログラムによって実現するようにしてもよい。
【産業上の利用可能性】
【００７０】
本発明にかかる画像処理装置は、撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤変換することなく、インパルス性の外的要因ノイズの除去および内的要因のランダムノイズの平滑化を行うことでき、撮像素子の出力画像の取り込み段階での画像データの精度を高めることができ、高画質が求められる撮像装置に用いる画像処理装置や、撮像素子の検査装置として有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態に係る撮像装置の構成を示すブロック図である。
【図２】（ａ）（ｂ）ランク処理前の画像データを示す図である。
【図３】（ａ）（ｂ）ランク処理前の画像データを示す図である。
【図４】（ａ）（ｂ）ランク処理前の画像データを示す図である。
【図５】（ａ）（ｂ）ランク処理後の画像データを示す図である。
【図６】本発明の第２の実施形態に係る撮像装置の構成を示すブロック図である。
【図７】（ａ）（ｂ）ランク処理前の画像データを示す図である。
【図８】（ａ）（ｂ）ランク処理後の画像データを示す図である。
【図９】従来技術における画像処理装置の概略構成を示すブロック図である。
【図１０】（ａ）（ｂ）従来技術における画像処理後の画像データを示す図である。
【符号の説明】
【００７２】
１１  撮像素子
１２  Ａ／Ｄ部
１３  分配回路
１４  フレームメモリ
１５  ランク処理回路
１６  フレームメモリ
１７  画像処理回路
１８  加算器
１９  加算用フレームメモリ
２０  減算器
２１  除算器
２５  ランク処理回路
【図１】
2007110445.tif 000003
【図２】
2007110445.tif 000004
【図３】
2007110445.tif 000005
【図４】
2007110445.tif 000006
【図５】
2007110445.tif 000007
【図６】
2007110445.tif 000008
【図７】
2007110445.tif 000009
【図８】
2007110445.tif 000010
【図９】
2007110445.tif 000011
【図１０】
2007110445.tif 000012