(57)【要約】      （修正有）【課題】平坦化膜の下層にある第１導電部と、平坦化膜の上層にある第２導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板等を提供すること。【解決手段】本発明に係る薄膜積層基板は、基板１上に凹凸パターン表面が形成された平坦化膜１０を備え、その下層に複数の第１導電部（２、３等）を、その上層に第２導電部（１１、１２）を有する薄膜積層基板５０であって、第１導電部（２、３等）の凸状部が形成されている領域で、かつその上層に第２導電部（１１、１２）を備える領域の内、薄膜トランジスタ形成領域Ａ及び配線と交差する領域Ｂを外して、平坦化膜１０表面の凹凸パターンが形成されている。【選択図】  図１
2007121804.tif 000002
【特許請求の範囲】
【請求項１】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板であって、
前記第１導電部の凸状部が形成されている領域で、かつその上層に前記第２導電部を備える箇所のうちの前記第１導電部と前記第２導電部の電位が異なる箇所の少なくとも一部を外して、前記平坦化膜表面の凹凸パターンが形成されている薄膜積層基板。
【請求項２】
請求項１に記載の薄膜積層基板において、
前記第１導電部の凸状部が形成されている領域のうち、
（１）薄膜トランジスタの上層にある領域、及び
（２）前記（１）以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域であって、
かつ、前記（１）及び（２）の上層に前記第２導電部を備える領域を外して、前記平坦化膜表面の凹凸パターンが形成されていることを特徴とする薄膜積層基板。
【請求項３】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板であって、
前記第１導電部の凸状部が形成されている領域で、かつその上層に前記第２導電部を備える箇所のうちの前記第１導電部と前記第２導電部の電位が異なる箇所において、前記平坦化膜表面の凹凸パターンの凹部深さの少なくとも一部が、前記第１導電部の凸状部が形成されていない領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さい薄膜積層基板。
【請求項４】
請求項３に記載の薄膜積層基板において、
前記第１導電部の凸状部が形成されている領域のうち、
（１）薄膜トランジスタが形成されている領域、
（２）前記（１）以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、
（３）前記（２）以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域であって、
かつ前記（１）、（２）及び（３）の上層に前記第２導電部を備える箇所の前記平坦化膜表面の凹凸パターンの凹部深さが、前記（１）、（２）及び（３）以外の領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいことを特徴とする薄膜トランジスタ基板。
【請求項５】
請求項４に記載の薄膜積層基板において、
前記（１）、（２）、及び（３）のパターン形状がそれぞれ異なることを特徴とする薄膜積層基板。
【請求項６】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板であって、
前記第１導電部の凸状部が形成されている領域の上層にある前記平坦化膜表面の凹凸形状の底部の少なくとも一部に前記第２導電部が形成されていない薄膜積層基板。
【請求項７】
請求項６に記載の薄膜積層基板において、
（１）薄膜トランジスタが形成されている領域、
（２）前記（１）以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、
（３）前記（２）以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域、
にある前記平坦化膜表面の凹凸形状の底部に前記第２導電部を設けないことを特徴とする薄膜積層基板。
【請求項８】
請求項１〜７のいずれか１項に記載の薄膜積層基板を備える液晶表示装置。
【請求項９】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板の製造方法であって、
前記基板上に前記第１導電部を形成し、
前記平坦化膜を塗布し、
前記第１導電部と、前記第２導電部とが電気的に接続されないように、前記平坦化膜の下層に形成されている前記第１導電部の凸状部の形状に応じて前記平坦化膜の厚みを調整し、
その上層に前記第２導電部を形成する薄膜積層基板の製造方法。
【請求項１０】
請求項９に記載の薄膜積層基板の製造方法において、
前記平坦化膜の厚みの調整は、前記第１導電部の凸状部の形状に応じて前記平坦化膜表面の凹凸パターンの形状を変えることにより行うことを特徴とする薄膜積層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄層積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、一般に、２枚の電極付き基板間に液晶を備える液晶層が挟持された構造となっている。この２枚の基板の上下には、さらに偏光板が設置され、透過型液晶表示装置の場合には、背面にバックライトが備えられている。バックライトから偏光板を通過した入射光は、液晶の複屈折により楕円偏光に変化し、反対側の偏光板に入射されることになる。この状態で、上下の電極間に電圧を印加すると、液晶のダイレクタの配列状態が変化して液晶層の複屈折が変化し、反対側の偏光板に入射される楕円偏光状態が変化する。その結果、液晶表示装置を透過する光強度、及びスペクトルが変化する電気光学効果を得ることができる。
【０００３】
液晶表示装置は、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置に分類することができる。透過型液晶表示装置は、バックライト（背面光源）をその背面又は側方に設置して、画像表示を行うものである。
【０００４】
反射型液晶表示装置は、基板上に反射板を設置し、周囲光を反射板表面で反射させることにより画像表示を行うものである。図１１に、従来の反射型液晶表示装置に用いられる薄膜トランジスタアレイ基板（以下、「ＴＦＴアレイ基板」とも言う）の主要部の断面図を示す（特許文献１）（以下、「第１従来例」と言う）。このＴＦＴアレイ基板１００は、絶縁性基板１０１、ゲート配線１０２、ゲート絶縁層１０４、半導体膜１０５、ドレイン電極１０７、ソース電極１０８、層間絶縁膜１０９、平坦化膜１１０、反射板としても機能する透過電極１１１等を備えている。
【０００５】
このＴＦＴアレイ基板１００は、層間絶縁膜１０９を成膜した後に、コンタクトホール１１５を形成するのと同時に、図１１に示すように複数の開口部１１７を設ける。その後、その上層に平坦化膜１１０を形成する。すると、表面に凹凸形状１１８を有する平坦化膜１１０が得られる。その後、透過電極１１１を形成する金属を成膜して、図１１に示すように所望の位置に透過電極１１１を形成する。その結果、層間絶縁膜１０９の開口部１１７に対応した位置に凹凸パターンを有する透過電極１１１を得ることができる。
【０００６】
上記層間絶縁膜１０９及びゲート絶縁膜層１０４に形成する開口部１１７は、開口部１１７の下に位置する絶縁膜、又はガラス基板が同時にエッチングされないように、配線群、薄膜トランジスタ、及び補助容量部上で跨らないように構成する旨が記載されている。開口部１１７の下に位置する絶縁膜、又はガラス基板が同時にエッチングされると、配線下が空洞となったり、配線が欠けて配線抵抗が増加する恐れがあるためである。
【０００７】
半透過型液晶表示装置（例えば、特許文献２〜４）は、光の一部を透過し、光の一部を反射するタイプであり、周囲光が非常に明るい場合に、周囲光に比べて表示光が暗いため表示を観察し難い透過型液晶表示装置と、周囲光が暗い場合に視認性が極端に低下するとい反射型液晶表示装置の欠点を補うものである。
【０００８】
図１２は、従来例に係る半透過型液晶表示装置のＴＦＴアレイ基板２００の一画素分の平面図であり、図１３は、図１２のＩＶ−ＩＶ’切断部断面図である（以下、「第２従来例」と言う）。このＴＦＴアレイ基板２００は、絶縁性基板２０１、ゲート配線２０２、補助容量配線２０３、ゲート絶縁層２０４、第１の半導体膜たる半導体能動膜２０５、第２の半導体膜たるオーミックコンタクト膜２０６、ドレイン電極２０７、ソース電極２０８、層間絶縁膜２０９、平坦化膜２１０、反射板としても機能する画素電極２１１等を備えている。
【０００９】
このＴＦＴアレイ基板２００は、例えば以下のようにして製造することができる。まず、ガラス基板等の透明絶縁性基板２０１上にスパッタリングなどの方法でゲート配線２０２、ゲート電極（不図示）、補助容量配線２０３等を形成するための金属薄膜を成膜する。続いて、第１のフォトリソグラフィー工程によって、ゲート配線、ゲート電極及びゲート端子を形成する。
【００１０】
次に、プラズマＣＶＤ法によりＳｉＮ等のゲート絶縁膜４０４、ａ−Ｓｉ等の半導体能動膜２０５、ｎ型ａ−Ｓｉ等のオーミックコンタクト膜２０６を連続で成膜する。続いて、第２のフォトリソグラフィープロセスで半導体能動膜２０５、及びオーミックコンタクト膜２０６を少なくともＴＦＴ部が形成される部分にパターニングする。ゲート絶縁膜４０４は、全体に亘って残存する。
【００１１】
続いて、スパッタリングなどの方法でドレイン電極２０７及びソース電極２０８等を形成するための金属薄膜を成膜する。そして、第３のフォトリソグラフィープロセスでこの金属薄膜がソース電極２０８、及びドレイン電極２０７を形成する。その後、オーミックコンタクト膜２０６のエッチングを行う。このプロセスによりＴＦＴ部のオーミックコンタクト膜２０６の中央部が除去され、半導体能動膜２０５が露出することになる。
【００１２】
さらに、プラズマＣＶＤ法により層間絶縁膜２０９を形成するための膜を形成する。その後、平坦化膜２１０として、感光性樹脂組成物を塗布して感光性有機膜を形成する。その後、フォトリソグラフィープロセスで、平坦化膜２１０の所望のパターン形状及び平坦化膜２１０の凹凸形状を形成する。まず、パターン形成前の平坦化膜２１０に、図１４に示す遮光部２２２を有する遮光マスク（フォトマスク）２２０を用いて、均一に低照度で露光を行う。続いて、図１に示すようなコンタクトホール２１５、透過領域２１６に対応する部分を開口した遮光マスク（不図示）を用いて、均一に高照度で露光を行う。
【００１３】
遮光マスク２２０は、図１４に示すように、丸型形状であって、同一形状の光透過部２２１を備える。この遮光マスク２２０を用いて、ＴＦＴアレイ基板２００を平坦化膜２１０がその下層まで開口しない程度の低照度の露光を行うことにより、平坦化膜２１０の表面に図１３に示すような凹凸形状を得ることができる。その後、透明性のある画素電極２１１、反射電極２１２を形成するための導電膜をそれぞれ成膜して、所望のパターンを形成することにより、凹凸形状を表面に有する画素電極２１１及び反射電極２１２を得る。この凹凸パターンを備えた画素電極２１１の領域Ｒ１が反射板として機能し、周囲光を反射板表面で反射させることにより画像表示を行うことができる。一方、光を透過させる領域Ｒ２は、図１３に示すように、ゲート絶縁膜４０４、層間絶縁膜２０９、平坦化膜２１０を除去して透過電極２１１等の形成せしめられている（例えば、特許文献５）。
【００１４】
上述のように形成されたＴＦＴアレイ基板は、対向電極を備えた対向基板と貼り合わされ、その間に液晶が注入される。そして、面状光源装置の発光面側に載置される。このようにして、半透過型の液晶表示装置が製造される。
【００１５】
また、別の従来例として、反射板に凹凸部を再現性よく均一に形成する技術が開示されている。これにより、良好な反射特性を得ることができるとしている（特許文献６）。
【特許文献１】２００１−３３０８２７号公報
【特許文献２】特開平７−３３３５９８号公報
【特許文献３】２０００−１９５６３号公報
【特許文献４】２０００−３０５１１０号公報
【特許文献５】２００４−２９４８０５号公報
【特許文献６】２０００−２８４２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記第１の従来例においては、ゲート絶縁膜１０４及び層間絶縁膜１０９に開口部を形成することにより透過電極１１１に凹凸を設けているため、半透過型液晶表示装置に応用できないという問題があった。また、ゲート絶縁膜１０４及び層間絶縁膜１０９に直接開口部を設けて画素電極１１１の凹部形状を形成しているため、その下層にある他の層がダメージを受けやすく、歩留まりが高いとは言えなかった。
また、上記第２の従来例においては、輝点等の表示欠陥が発生する恐れがあった。液晶表示装置の大型化、高精細化の要望が益々高まる中、この表示欠陥を抑制することは極めて重要な課題である。この表示欠陥の主な理由は、凹凸形状を有する平坦化膜２１０の上層と下層にある導電部が電気的に接続されてしまうことにより発生するものである。上記特許文献６に記載の技術においては、反射特性に優れるものを得ることはできるが、表示欠陥が発生する問題に対しては課題を残していた。
【００１７】
なお、上記においては、反射型液晶表示装置、半透過型液晶表示装置における課題について述べたがこれに限定されるものではなく、凹凸形状を有する平坦化膜の上層と下層にある導電部が電気的に接続されてしまう恐れのある薄膜積層基板において同様の課題が生じ得る。
【００１８】
本発明は上記背景に鑑みてなされたものであり、その目的とするところは、平坦化膜の下層にある第１導電部と、平坦化膜の上層にある第２導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板、その製造方法、及びこの薄膜積層基板を備える液晶表示装置を提供することである。
【課題を解決するための手段】
【００１９】
本発明の第１の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板であって、前記第１導電部の凸状部が形成されている領域で、かつその上層に前記第２導電部を備える箇所のうちの前記第１導電部と前記第２導電部の電位が異なる箇所の少なくとも一部を外して、前記平坦化膜表面の凹凸パターンが形成されているものである。なお、ここで言う「第１導電部の凸状部」とは、第１導電部が形成されていることに起因して平坦化膜形成前の表面が他の部分に比して凸状に形成されている領域を言うものとする。
【００２０】
本発明の第１の態様に係る薄膜積層基板によれば、平坦化膜の下層にある第１導電部と、平坦化膜の上層にある第２導電部とが電気的に接続されてショートすることを抑制することができる。その理由は、以下の通りである。
基板上に第１導電部（例えば、ゲート配線、ソース配線等）の凸状部を複数積層した場合、その上層に積層する平坦化膜が、その凸状部の場所に応じて膜厚のばらつきが生じ、段差が発生してしまうのが実情である。膜厚にばらつきのある平坦化膜に、さらに凹凸形状を形成すると、平坦化膜の膜厚の薄い部分と凹凸形状の凹部の位置とが重なった場合に、平坦化膜を介して対向する第１導電部と第２導電部とが電気的に接続されてショートしてしまう場合がある。その結果、特に、第１導電部と第２導電部との電位が異なる場合において、本来得たい電気特性を有する薄膜積層基板を得ることができない。例えば表示装置等に応用した場合には、輝点等の表示欠陥が発生してしまう。本態様によれば、第１導電部の凸状部の上層にある平坦化膜表面の少なくとも一部に凹凸パターンを設けないことにより、上記領域の上層に位置する平坦化膜の膜厚を従来より厚くできる。その結果、プロセスばらつきによって第１導電部と第２導電部が電気的に接続されてしまうことを低減できる。なお、「導電部」とは、各種配線、各種電極等を含むものとする。
【００２１】
本発明の第２の態様に係る薄膜積層基板は、上記態様において、前記第１導電部の凸状部が形成されている領域のうち、（１）薄膜トランジスタの上層にある領域、及び（２）前記（１）以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域であって、かつ、前記（１）及び（２）の上層に前記第２導電部を備える領域を外して、前記平坦化膜表面の凹凸パターンが形成されていることを特徴とするものである。
【００２２】
本発明の第３の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板であって、前記第１導電部の凸状部が形成されている領域であって、かつその上層に前記第２導電部を備える箇所のうちの前記第１導電部と前記第２導電部の電位が異なる箇所において、前記平坦化膜表面の凹凸パターンの凹部深さの少なくとも一部が、前記第１導電部の凸状部が形成されていない領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいものである。
【００２３】
本発明の第３の態様に係る薄膜積層基板によれば、平坦化膜自身の膜厚が薄くなりやすい部分を従来例２に比して厚くすることができる。その結果、プロセスばらつきによって、第１導電部と第２導電部が電気的に接続されてしまうことを低減できる。
【００２４】
本発明の第４の態様に係る薄膜積層基板は、上記態様において、前記第１導電部の凸状部が形成されている領域のうち、（１）薄膜トランジスタが形成されている領域、
（２）前記（１）以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、（３）前記（２）以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域であって、かつ、前記（１）、（２）及び（３）の上層に前記第２導電部を備える箇所の前記平坦化膜表面の凹凸パターンの凹部深さが、前記（１）、（２）及び（３）以外の領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいことを特徴とするものである。
【００２５】
本発明の第５の態様に係る薄膜積層基板は、上記第４の態様において、前記（１）、（２）、及び（３）のパターン形状がそれぞれ異なることを特徴とするものである。
【００２６】
本発明の第６の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板であって、前記第１導電部の凸状部が形成されている領域の上層にある前記平坦化膜表面の凹凸形状の底部の少なくとも一部に前記第２導電部が形成されていないものである。
【００２７】
本発明の第６の態様に係る薄膜積層基板によれば、平坦化膜自身の膜厚が薄くなりやすい部分に第２導電部を設けないことにより、上記従来例２に比して第１導電部と第２導電部が電気的に接続されてしまうことを効果的に低減でき、輝点等の表示欠陥を抑制して歩留まりの高い薄膜積層基板を提供することができる。
【００２８】
本発明の第７の態様に係る薄膜積層基板は、上記第６の態様において、（１）薄膜トランジスタが形成されている領域、（２）前記（１）以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、（３）前記（２）以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域にある前記平坦化膜表面の凹凸形状の底部に前記第２導電部を設けないことを特徴とするものである。
【００２９】
本発明の第８の態様に係る液晶表示装置は、上記第１〜第７のいずれかの態様の薄膜トランジスタ基板を備えるものである。
【００３０】
本発明の第９の態様に係る薄膜積層基板の製造方法は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第１導電部を、その上層に第２導電部を有する薄膜積層基板の製造方法であって、前記基板上に前記第１導電部を形成し、前記平坦化膜を塗布し、前記第１導電部と、前記第２導電部とが電気的に接続されないように、前記平坦化膜の下層に形成されている前記第１導電部の凸状部の形状に応じて前記平坦化膜の厚みを調整し、その上層に前記第２導電部を形成するものである。
【００３１】
本発明の第９の態様に係る薄膜積層基板の製造方法によれば、平坦化膜自身の膜厚が薄くなりやすい部分を従来例２に比して厚くすることができる。その結果、プロセスばらつきによって、第１導電部と第２導電部が電気的に接続されてしまうことを低減できる薄膜積層基板の製造方法を提供することができる。
【００３２】
本発明の第１０の態様に係る薄膜積層基板の製造方法は、上記態様において、前記平坦化膜の厚みの調整は、前記第１導電部の凸状部の形状に応じて前記平坦化膜表面の凹凸パターンの形状を変えることにより行うことを特徴とするものである。
【発明の効果】
【００３３】
本発明によれば、凹凸パターンが形成された平坦化膜の下層にある第１導電部と、平坦化膜の上層にある第２導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板、その製造方法、及びこの薄膜積層基板を備える液晶表示装置を提供することができるという優れた効果がある。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【００３５】
［実施形態１］
図１は、本実施形態１に係る半透過型液晶表示装置のＴＦＴアレイ基板５０の一画素分の平面図であり、図２は、図１のＩ−Ｉ’切断部断面図である。このＴＦＴアレイ基板５０は、ガラス基板等の絶縁性基板１、第１導電部、層間絶縁膜９、平坦化膜１０、第２導電部等を備える。第１導電部としては、ゲート配線２、補助容量配線３、ゲート絶縁層４、第１の半導体層たる半導体能動膜５、第２の半導体層たるオーミックコンタクト膜６、ドレイン電極７、ソース電極８、ソース配線８ａ等を備え、第２導電部としては、透過電極１１、反射電極１２等を備えている。
【００３６】
このＴＦＴアレイ基板５０には、反射領域Ｒ１と透過領域Ｒ２が設けられ、その表面に凹凸形状のパターンが形成されている。反射領域Ｒ１には各画素における透過電極１１と反射電極１２が設けられ、透過領域Ｒ１には各画素における透過電極１１が設けられている。この反射電極１２と透過電極１１が各画素の画素電極を構成している。
【００３７】
次に、本実施形態１に係るＴＦＴアレイ基板５０の製造方法について述べる。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
【００３８】
まず、絶縁性基板１としてガラス基板を洗浄して表面を清浄化する。絶縁性基板１には、ガラス基板等の透明な絶縁性基板を用いる。また、絶縁性基板１の厚さは任意でよいが、液晶表示装置の厚さを薄くするために１．１ｍｍ厚以下のものが好ましい。絶縁性基板１が薄すぎる場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が低下するなどの不具合を生じるので、絶縁性基板１の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板１がガラスなどの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。また、絶縁性基板１の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がしやすくなることより好ましい。
【００３９】
次に、スパッタリングなどの方法でゲート配線２、ゲート電極（不図示）、補助容量配線３等を形成するための金属薄膜を成膜する。当該金属薄膜としては、例えばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金などを用いることができ、１００ｎｍ から５００ｎｍ程度の膜厚の薄膜を用いることができる。好適な実施例では、２００ｎｍの膜厚のクロムが用いられる。
【００４０】
次に、第１のフォトリソグラフィープロセス（写真工程）で上記金属薄膜をパターニングし、ゲート電極（不図示）、ゲート配線２、補助容量電極（不図示）、補助容量配線３、及びゲート端子（不図示）等を形成する。フォトリソグラフィープロセスは、ＴＦＴアレイ基板を洗浄後、感光性レジストを塗布・乾燥した後に所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にＴＦＴアレイ基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離することで行われる。感光性レジストとＴＦＴアレイ基板との濡れ性が不良で、感光性レジストのはじきが生じる場合には、塗布前にＵＶ洗浄を実施したり、濡れ性改善のためにＨＭＤＳ（ヘキサメチルジシラザン）を蒸気塗布するなどの処理を行う。
【００４１】
また、感光性レジストとＴＦＴアレイ基板との密着性が不良で、剥がれが生じる場合には加熱硬化温度を高くしたり、時間を長くしたりするなどの処理を適宜行うことができる。上記金属薄膜のエッチングは、公知のエッチャント（例えば、金属薄膜がクロムからなる場合には、第二硝酸セリウムアンモン及び硝酸が混合されてなる水溶液）を用いてウェットエッチングすることができる。また、この金属薄膜のエッチングは、パターンエッジがテーパー形状となるようにエッチングすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパー形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。同工程においては、ゲート電極（不図示）、ゲート配線２、補助容量電極（不図示）、補助容量配線３、ゲート端子部（不図示）を形成すると述べたが、これに限定されるものではなく、その他にＴＦＴアレイ基板を製造する上で必要な各種のマーク類や配線を形成してもよい。
【００４２】
次に、プラズマＣＶＤによりゲート絶縁膜４、半導体能動膜５、オーミックコンタクト膜６を形成するための薄膜を連続で成膜する。ゲート絶縁膜４を構成する薄膜としては、ＳｉＮｘ膜、ＳｉＯｙ膜、ＳｉＯｚＮｗ膜やこれらの積層膜を用いることができる（なお、ｘ、ｙ、ｚ、ｗはそれぞれ正数である）。ゲート絶縁膜４を構成する薄膜の膜厚は、３００ｎｍから６００ｎｍ程度とする。膜厚が薄い場合にはゲート配線とソース配線の交差部で短絡を生じやすいので、ゲート配線２や補助容量配線３等の膜厚程度以上とすることが好ましい。一方、膜厚が厚い場合にはＴＦＴのＯＮ電流が小さくなり、表示特性が低下する恐れがある。好適な例としては、３００ｎｍのＳｉＮ膜を成膜した後、１００ｎｍのＳｉＮ膜を成膜する。
【００４３】
半導体能動膜５としては、アモルファスシリコン（ａ−Ｓｉ）膜、ポリシリコン（ｐ−Ｓｉ）膜が用いられる。半導体能動膜５の膜厚は１００ｎｍから３００ｎｍ程度とする。膜厚が薄い場合には、後述するオーミックコンタクト膜６のドライエッチング時に消失が発生しやすく、逆に厚い場合にはＴＦＴのＯＮ電流が小さくなる恐れがある。従って、これらを考慮して、オーミックコンタクト膜６のドライエッチング時のエッチング深さの制御性と必要とするＴＦＴのＯＮ電流の状況により膜厚を選択する。
【００４４】
半導体能動膜５としてａ−Ｓｉ膜を用いる場合には、ゲート絶縁膜４のａ−Ｓｉ膜との界面は、ＳｉＮｘ膜又はＳｉＯｚＮｗ膜とすることが、ＴＦＴが導通状態となるゲート電圧であるＴＦＴのＶｔｈの制御性、及び信頼性の観点から好ましい。また、半導体能動膜５としてａ−Ｓｉ膜を用いる場合には、ゲート絶縁膜４の界面付近を成膜レートの小さい条件で成膜し、上層部を成膜レートの大きい条件で成膜することが短い成膜時間で移動度の大きいＴＦＴ特性がえられることと、ＴＦＴのオフ時のリーク電流を小さくできることより好ましい。好適な実施例では、半導体能動膜５として１５０ｎｍのａ−Ｓｉ膜を成膜する。一方、半導体能動膜５としてｐ−Ｓｉ膜を用いる場合には、ゲート絶縁膜４のｐ−Ｓｉ膜との界面はＳｉＯｙ膜またはＳｉＯｚＮｗ膜とすることがＴＦＴのＶｔｈの制御性及び信頼性の観点から好ましい。
【００４５】
オーミックコンタクト膜６としては、ａ−Ｓｉ、又はｐ−Ｓｉにリン（Ｐ）を微量にドーピングしたｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜が用いられる。オーミックコンタクト膜６の膜厚は、２０ｎｍから７０ｎｍ程度とすることができる。これらのＳｉＮｘ膜、ＳｉＯｙ膜、ＳｉＯｚＮｗ膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜は公知のガス（ＳｉＨ４、ＮＨ3、Ｈ２、ＮＯ２、ＰＨ３、Ｎ２およびこれらの混合ガス）を用いて、ドライエッチングによりパターン形成することが可能である。好適な実施例では、オーミックコンタクト膜６として３０ｎｍのｎ型ａ−Ｓｉ膜を成膜する。
【００４６】
次に、第２のフォトリソグラフィープロセスで半導体能動膜５、及びオーミックコンタクト膜６を少なくともＴＦＴ部が形成される部分にパターニングする。ゲート絶縁膜４は、全体に亘って残存する。半導体能動膜５およびオーミックコンタクト膜６は、ＴＦＴ部が形成される部分の他に、ソース配線とゲート配線２、及び補助容量配線３とが平面的に交差する部分にもパターニングして残存させることが交差部での耐電圧が大きくなる観点から好ましい。また、ＴＦＴ部の半導体能動膜５及びオーミックコンタクト膜６をソース配線の下部まで連続形状で残存させることが、ソース電極が半導体能動膜５及びオーミックコンタクト膜６の段差を乗り越えることがなく、段差部でのソース電極の断線が発生しにくいので好ましい。
半導体能動膜５及びオーミックコンタクト膜６のエッチングは、公知のガス組成（例えば、ＳＦ6とＯ2の混合ガスまたはＣＦ4とＯ2の混合ガス）でドライエッチングが可能である。
【００４７】
次に、スパッタリングなどの方法でドレイン電極７及びソース電極８を形成するための金属薄膜を成膜する。この金属薄膜としては、例えばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金、あるいはこれらの積層膜が用いられる。もちろん、上述の材料を積層形成してもよい。好適な実施例としては、２００ｎｍの膜厚を有するクロムを成膜する例を挙げることができる。
【００４８】
続いて、第３のフォトリソグラフィープロセスでこの金属薄膜がソース配線８ａ（図１参照）、ソース端子（不図示）、ソース電極８及びドレイン電極７を形成するようにパターニングする。ソース電極８は、ソース配線とゲート配線が交差する部分にまで亘って形成される。ドレイン電極７は、反射領域Ｒ１までに亘って形成される。次に、オーミックコンタクト膜６のエッチングを行なう。このプロセスによりＴＦＴ部のオーミックコンタクト膜６の中央部が除去され、半導体能動膜５が露出する。オーミックコンタクト膜６のエッチングは、公知のガス組成（例えば、ＳＦ6とＯ2の混合ガスまたはＣＦ4とＯ2の混合ガス）でドライエッチングが可能である。
【００４９】
次に、プラズマＣＶＤ法により層間絶縁膜９を形成するための膜を形成する。その上から平坦化膜１０を形成する。層間絶縁膜９を形成するための膜は、ゲート絶縁膜４と同様の材質により形成することができる。好適な実施例では、１００ｎｍの膜厚のＳｉＮが用いられる。また、平坦化膜１０は、感光性有機膜であり、公知のものを用いることができる。例えば、ＪＳＲ社製ＰＣ３３５又はＰＣ４０５等のポジ型感光性樹脂組成物を用いることができる。無論、ネガ型の感光性樹脂組成物を用いてもよい。平坦化膜１０は、３．０〜４．０μｍ程度の厚み、望ましくは３．２〜３．９μｍ程度の厚みで形成される。無論、これ以外の厚みでもよい。
【００５０】
次いで、第４のフォトリソグラフィープロセスで平坦化膜１０の所望のパターン形状及び平坦化膜１０の反射領域Ｒ１の表面に凹凸形状を得るようにパターン形成する。まず、パターン形成前の平坦化膜１０に、図３に示す光透過部２１を有する遮光マスク（フォトマスク）２０を用いて、均一に低照度で露光を行う。続いて、図１に示すようなコンタクトホール１５、透過領域１６に対応する部分を開口した遮光マスク（不図示）を用いて、均一に高照度で露光を行う。遮光マスク２０における光透過部２１は、例えば、図３に示すような丸型の形状を有するものを用いることができる。その直径は、例えば３〜２０μｍ程度とすることができる。
【００５１】
上記露光工程後、現像液を用いて現像を行う。これにより、高照度露光領域の平坦化膜１０が完全に除去され、低照度露光部の平坦化膜１０は初期の膜厚に対して若干膜減りする。その結果、平坦化膜１０の表面に凹凸パターン１５が形成せしめられる。薄膜トランジスタが形成されている領域Ａ（以下、単に「領域Ａ」とも言う）、ソース配線８、ゲート配線２、補助容量配線３のいずれかの組み合わせで相互に交差する領域Ｂ（以下、単に「領域Ｂ」とも言う）の上層には、透過電極１１、及び反射電極１２が平坦化膜１０を介して備えられている。そして、上記領域Ａ及び領域Ｂの上層に位置する平坦化膜１０の表面には、図３に示すような遮光マスク２０を用いることにより凹凸パターンを形成しない。その結果、透過電極１１及び反射電極１２においても凹凸形状が形成されない。なお、このように照度を変えることにより平坦化膜のパターン形状を制御する方法に代えて、二つの異なる平坦化膜を塗布し、順を追って露光、現像を行いパターニングしてもよい。
【００５２】
続いて、必要に応じて加熱処理を行う。その後、コンタクトホール１３に対応する領域では、エッチング工程により層間絶縁膜９が除去されてドレイン電極７が露出する。また、透過領域１４に対応する領域では、エッチング工程により層間絶縁膜９及びゲート絶縁膜４が除去されて絶縁性基板１が露出する。
【００５３】
次に、スパッタリングなどの方法で透過電極１１を形成するために透明導電性薄膜を成膜する。透明導電性薄膜としては、ＩＴＯ、ＳｎＯ2、ＩＺＯなどを用いることができ、特に化学的安定性の点からＩＴＯが好ましい。好適な実施例では、透明導電性薄膜は、８０ｎｍの膜厚を有するＩＴＯが用いられる。
【００５４】
次に、第６のフォトリソグラフィープロセスで透過電極１１の所望のパターン形状を得るように透明導電性薄膜をパターン形成する。透明導電性薄膜のエッチングは、使用する材料によって公知のウェットエッチング（例えば、透明導電性薄膜が結晶化ＩＴＯからなる場合には塩酸、及び硝酸が混合されてなる水溶液）を用いて行うことができる。透明導電性薄膜がＩＴＯの場合、公知のガス組成（例えば、ＨＩ、ＨＢｒ）でのドライエッチングによるエッチングも可能である。また、この工程で透過電極を形成することを示したが、対向基板の対向電極と、ＴＦＴアレイ基板の共通配線とを電気的に接続するためのトランスファパッドがＴＦＴアレイ基板に形成される。
【００５５】
続いて、スパッタリングなどの方法で反射電極１２を構成するための金属薄膜を成膜する。この金属薄膜としては、例えばアルミニウム等の反射機能を有する金属を用いることができる。膜厚としては、例えば、１００ｎｍから５００ｎｍ程度の膜厚の薄膜を用いることができる。もちろん、上述の材料を積層形成してもよい。
【００５６】
次に、第７のフォトリソグラフィープロセスで反射電極１２の所望のパターン形状を得るようにパターニング形成する。
【００５７】
この上から配向膜が塗布され、一定の方向にラビングすることによってＴＦＴアレイ基板が製造される。このように製造されたＴＦＴアレイ基板は、対向電極を有するＣＦ基板とスペーサーを介して貼り合わされ、その間に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
【００５８】
ＴＦＴアレイ基板上に薄膜トランジスタやゲート配線２、ソース配線等の第１導電部を複数積層した場合に、その上層に積層する平坦化膜の膜厚にばらつきが生じてしまうことは避けられない。薄膜トランジスタ部、ソース配線、ゲート配線等が積層されている箇所により形成される第１導電部の凸状部の程度に応じて段差が発生しているためである。このため、平坦化膜に凹凸形状を形成する場合、平坦化膜の膜厚の薄い部分と凹凸形状の凹部の位置とが重なると、平坦化膜を介して対向する第１導電部と第２導電部とが電気的に接続されてショートしてしまう場合がある。その結果、輝点等の表示欠陥が発生してしまうのである。
【００５９】
本実施形態１に係るＴＦＴアレイ基板５０は、薄膜トランジスタが形成されている領域Ａ、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Ｂの上層には、透過電極１１、及び反射電極１２が平坦化膜１０を介して備えられている。上記領域Ａ及び領域Ｂは、複数の積層膜が形成されているので、積層膜の積層数が少ない領域に比して平坦化膜１０自体の膜厚が小さくなっている。膜厚が小さいところにさらに凹凸形状をパターニングすると、プロセスばらつきによって、平坦化膜１０の上層と下層にある導電部が電気的に接続されてしまう恐れがある。そこで、上記領域Ａ及び領域Ｂの上層に位置する平坦化膜１０の表面には、図３に示すような遮光マスク２０を用いることにより凹凸パターンを形成しない。その結果、図１３のようにこれらの領域も凹凸パターンを形成する場合に比して（図１３のＬ２００）、厚膜化（図２中のＬ）を達成することができる。その結果、プロセスばらつきによって、膜厚変動に起因して、配線やＴＦＴ等の第１導電部の凸状部と、画素電極とがショートする問題を低減することができる。その結果、輝点等の表示欠陥が発生するという問題を抑制して、表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、領域Ａ及び領域Ｂの上層の平坦化膜１０の厚膜化により、画素電極の寄生容量が抑制されて、表示品位を向上することを期待することができる。なお、平坦化膜１０の表面形状により、上記領域Ａ及び領域Ｂの上層にある透過電極１１及び反射電極１２においても凹凸形状が形成されないことになる。
【００６０】
なお、本実施形態１においては、遮光パターンとして丸型のものを例にとり説明したが、これに限定されるものではなく、例えば三角形状や四角形状、十字形状なども用いることができる。また、本実施形態１においては、薄膜トランジスタが形成されている領域Ａ、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Ｂの上層に位置する平坦化膜１０の表面に凹凸パターンを形成しない例について説明したが、これに限定されるものではない。前記第１導電部の凸状部が形成されている領域であって、その上層に第２導電部が形成されている領域のうちの前記第１導電部と前記第２導電部の電位が異なる箇所の少なくとも一部の平坦化膜１０の表面に対して適用可能である。
【００６１】
また、本実施形態１においては、半透過型液晶表示装置の例について述べたが、これに限定されるものではなく、反射型液晶表示装置等の各種表示装置に対しても適用可能である。また、本実施形態１においては、薄膜トランジスタ基板を有する例について説明したが、これに限定されるものではなく、スイッチング素子を有さない表示装置基板等にも適用可能である。さらには、凹凸形状を表面に有する平坦化膜の下層に第１導電部、その上層に第２導電部を備える薄膜積層基板全般において適用可能である。
【００６２】
［実施形態２］
次に、上記実施形態１のＴＦＴアレイ基板５０とは異なる実施形態について説明する。なお、以降の説明において、上記実施形態１と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
【００６３】
本実施形態２に係るＴＦＴアレイ基板５０ａは、以下の点を除く基本的な構成は上記実施形態１と同じである。すなわち、上記実施形態１に係る反射電極１２においては、薄膜トランジスタが形成されている領域Ａ、及び領域Ａ以外の領域であって、前記基板の法線方向から見て第１導電部が複数交差する領域Ｂの上層の平坦化膜表面において、凹凸パターンが形成されていなかったが、本実施形態２においては、上記領域Ａ及び上記領域Ｂの表面に凹凸パターンを形成している点が異なる。また、上記実施形態１に係る反射電極１２においては、上記領域Ａ及び領域Ｂに該当する領域以外は、一律に同一形状、同一密度のパターンにより形成していたが、本実施形態２に係る反射電極１２においては、上記領域Ａ、領域Ｂ，上記領域Ａ及びＢ以外の領域であって、ソース配線８ａ、ゲート配線２の各配線が形成されている領域Ｃ（以下、単に「領域Ｃ」とも言う）の上層にある平坦化膜表面の凹凸パターンの凹部の深さが、これ以外の領域の凹凸パターンの凹部の深さに比して小さくなるようにしている点が異なる。
【００６４】
図４は、本実施形態２に係る半透過型液晶表示装置のＴＦＴアレイ基板５０ａの一画素分の平面図であり、図５は、図４のＩＩ−ＩＩ’切断部断面図である。同図に示すように、領域Ａ、領域Ｂ及び領域Ｃの上層に位置する平坦化膜１０の表面に緩やかな凹凸パターンが形成されている。図６に、平坦化膜１０に凹凸パターンを形成するための遮光マスク２０ａを示す。同図に示すように、遮光マスク２０ａは、領域Ａ、領域Ｂ，及び領域Ｃにおける光透過部２１ａの開口部が、その他の領域の光透過部２１ａの開口部に比して小さくなるように形成されている。
【００６５】
本実施形態２によれば、図６に示すようなパターンを有する遮光マスク２０ａを用いることで、領域Ａ、領域Ｂ、領域Ｃを他の領域に比して、凹凸の深さを浅くすることができる。それ故、平坦化膜Ｌａの厚膜化を図り、プロセスバラツキによる膜厚変動に起因して、配線やＴＦＴと、画素電極とがショートする問題を低減することができる。その結果、輝点等が発生するという問題を抑制して表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、反射電極１２の表面において、凹凸形状が形成されていない領域がないので、上記実施形態１に比して反射有効面積が広がり、反射特性の向上を期待できる。さらに、従来例に比して、寄生容量の増加を抑制することができる。
【００６６】
なお、本実施形態２においては、薄膜トランジスタが形成されている領域Ａ、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Ｂ、上記領域Ａ、領域Ｂ，上記領域Ａ及びＢ以外の領域であって、ソース配線、ゲート配線２の各配線が形成されている領域Ｃの上層に位置する平坦化膜１０の表面の凹凸パターンの凹部深さを、上記以外の領域の上層に位置する平坦化膜１０の表面の凹凸パターンの凹部深さに比して小さくする例について説明したが、これに限定されるものではない。前記第１導電部の凸状部が形成されている領域であって、その上層に第２導電部が形成されている領域のうちの前記第１導電部と前記第２導電部の電位が異なる箇所の少なくとも一部の平坦化膜１０の表面に対して同様に適用可能である。
【００６７】
［実施形態３］
次に、上記実施形態２のＴＦＴアレイ基板５０ａとは異なる実施形態について説明する。
【００６８】
本実施形態３に係るＴＦＴアレイ基板５０ｂは、以下の点を除く基本的な構成は上記実施形態２と同じである。すなわち、上記実施形態２においては、領域Ａ、領域Ｂ、及び領域Ｃの上層にある平坦化膜１０の表面に同一の凹凸パターンを形成しているが、本実施形態３においては、領域Ａ、領域Ｂ、及び領域Ｃの上層にある反射電極１２ｂの表面にそれぞれの領域に応じて異なる凹凸のパターンを形成している点が異なる。
【００６９】
図７は、本実施形態３に係る遮光マスク２０ｂの平面図を示す。同図に示すように、遮光マスク２０ｂは、領域Ａ、領域Ｂ、及び領域Ｃにおける光透過部２１ａの開口部が、その他の領域の光透過部２１ｂの開口部に比して小さくなるように形成されている。それに加えて、領域Ａ、領域Ｂ、及び領域Ｃの上層にある平坦化膜の膜厚が最適になるように、それぞれに適した異なる形状のパターンを有する光透過部２１ｂを備えている。例えば、領域Ａ、領域Ｂ、及び領域Ｃの上層にある平坦化膜の表面の凹凸パターンの凹部の深さが、領域Ｃ＞領域Ｂ＞領域Ａとなるように形成する。
【００７０】
本実施形態３によれば、図７に示すようなパターンを有する遮光マスク２０ｂを用いることで、領域Ａ、領域Ｂ、及び領域Ｃの平坦化膜の膜厚を最適化することができる。その結果、プロセスバラツキによる膜厚変動に起因して、配線やＴＦＴと、反射電極とがショートする問題を低減させ、輝点が発生するという問題を抑制して表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、反射電極１２の表面において、凹凸形状を最適化することで上記実施形態２に比して反射特性の改善を期待できる。さらに、従来例に比して、寄生容量の増加を抑制することができる。
【００７１】
なお、本実施形態３においては、薄膜トランジスタが形成されている領域Ａ、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Ｂ、上記領域Ａ、領域Ｂ，上記領域Ａ及びＢ以外の領域であって、ソース配線、ゲート配線２の各配線が形成されている領域Ｃの上層に位置する平坦化膜１０の表面の凹凸パターンの凹部深さを、上記以外の領域の上層に位置する平坦化膜１０の表面の凹凸パターンの凹部深さに比して小さくし、かつ領域Ａ，領域Ｂ，及び領域Ｃの凹凸パターンの形状をそれぞれ異ならしめて最適化する例について説明したが、これに限定されるものではない。前記第１導電部の凸状部が形成されている領域であって、その上層に第２導電部が形成されている領域のうちの前記第１導電部と前記第２導電部の電位が異なる箇所の少なくとも一部の平坦化膜１０の表面に対して適用可能である。
【００７２】
［実施形態４］
次に、上記実施形態１のＴＦＴアレイ基板５０とは異なる実施形態について説明する。
【００７３】
本実施形態４に係るＴＦＴアレイ基板５０ｃは、以下の点を除く基本的な構成は上記実施形態１と同じである。すなわち、上記実施形態１においては、領域Ａ、領域Ｂの上層にある平坦化膜１０に凹凸形状を形成しなかったが、本実施形態４においては、領域Ａ及び領域Ｂの上層にある平坦化膜１０ｃにおいても、これらの領域以外の領域と同じ形状の凹凸パターンを一律に形成せしめている点が異なる。また、上記実施形態１においては、領域Ａ及び領域Ｂの上層にある平坦化膜１０の上層に亘って透過電極１１及び反射電極１２を形成せしめているが、本実施形態４においては、領域Ａ、領域Ｂ，及び領域Ｃの上層にある平坦化膜１０ｃの表面の凹凸パターンの凹部において、透過電極１１ｃ及び反射電極１２ｃを配置しない点が異なる。
【００７４】
図８は、本実施形態４に係る半透過型液晶表示装置のＴＦＴアレイ基板５４の一画素分の平面図であり、図９は、図８のＩＩＩ−ＩＩＩ’切断部断面図である。図９に示すように、平坦化膜１０の凹部であって、領域Ａ、領域Ｂ，及び領域Ｃの上層に位置する位置には、透過電極１１及び反射電極１２を設けていない。
【００７５】
図１０（ａ）は、透過電極１１をパターン形成するための透過電極形成用遮光マスク２３、図１０（ｂ）は、反射電極１２をパターン形成するための反射電極形成用遮光マスク２４を示す。上記実施形態１で述べたフォトリソグラフィー工程により、上記透過電極形成用遮光マスク２３、及び反射電極形成用遮光マスク２４を用いてレジストをパターニングして、透過電極形成用の金属薄膜、反射電極形成用の金属薄膜をそれぞれエッチングすることにより、透過電極１１ｃ、反射電極１２ｃをそれぞれ得ることができる。
【００７６】
本実施形態４によれば、図８に示すようなパターン形状を備えたＴＦＴアレイ基板５０ｃとすることにより、平坦化膜１０ｃの凹凸形状の凹部における底部において、透過電極１１ｃ及び反射電極１２ｃを設けないことにより、プロセスばらつきによって平坦化膜１０ｃの下層にある導電性電極とのショートを回避することができる。また、平坦化膜１０ｃの薄くなる領域に対しても凹凸形状を深くすることが可能なため、反射率の散乱成分を高め、反射率の改善を期待できる。
【００７７】
なお、本実施形態４においては、薄膜トランジスタが形成されている領域Ａ、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Ｂ、上記領域Ａ、領域Ｂ，上記領域Ａ及びＢ以外の領域であって、ソース配線、ゲート配線２の各配線が形成されている領域Ｃの上層に位置する平坦化膜１０の表面の凹凸形状の底部に第２導電部を形成しない例について説明したが、これに限定されるものではない。前記第１導電部の凸状部が形成されている領域であって、その上層に第２導電部が形成されている領域の少なくとも一部の平坦化膜１０の表面に対して適用可能である。
【図面の簡単な説明】
【００７８】
【図１】実施形態１に係るＴＦＴ基板の一画素分の平面図。
【図２】図１のＩ−Ｉ’切断部断面図。
【図３】実施形態１に係る遮光マスクの平面図。
【図４】実施形態２に係るＴＦＴ基板の一画素分の平面図。
【図５】図４のＩＩ−ＩＩ’切断部断面図。
【図６】実施形態２に係る遮光マスクの平面図。
【図７】実施形態３に係る遮光マスクの平面図。
【図８】実施形態４に係るＴＦＴ基板の一画素分の平面図。
【図９】図８のＩＩＩ−ＩＩＩ’切断部断面図。
【図１０】（ａ）は実施形態４に係る透過電極形成用遮光マスクの平面図、（ｂ）は反射電極形成用遮光マスクの平面図。
【図１１】従来例１に係るＴＦＴアレイ基板の断面図。
【図１２】従来例２に係るＴＦＴ基板の一画素分の平面図
【図１３】従来例２に係るＴＦＴアレイ基板の断面図。
【図１４】従来例２に係る遮光マスクの平面図。
【符号の説明】
【００７９】
１      絶縁性基板
２      ゲート配線
３      補助容量配線
４      ゲート絶縁膜
５      半導体能動膜
６      オーミックコンタクト膜
７      ドレイン電極
８      ソース竜極
８ａ    ソース配線
９      層間絶縁膜
１０、１０ａ、１０ｂ、１０ｃ    平坦化膜
１１、１１ａ、１１ｂ、１１ｃ    透過電極
１２、１２ａ、１２ｂ、１２ｃ    反射電極
１５    コンタクトホール
１６    透過領域
２０、２０ａ、２０ｂ、２０ｃ  遮光マスク
２１、２１ａ、２１ｂ、２１ｃ  光透過部
２３    透過電極形成用遮光マスク
２４    反射電極形成用遮光マスク
【図１】
2007121804.tif 000003
【図２】
2007121804.tif 000004
【図３】
2007121804.tif 000005
【図４】
2007121804.tif 000006
【図５】
2007121804.tif 000007
【図６】
2007121804.tif 000008
【図７】
2007121804.tif 000009
【図８】
2007121804.tif 000010
【図９】
2007121804.tif 000011
【図１０】
2007121804.tif 000012
【図１１】
2007121804.tif 000013
【図１２】
2007121804.tif 000014
【図１３】
2007121804.tif 000015
【図１４】
2007121804.tif 000016