(57)【要約】【課題】従来の密着層のような高抵抗の層を設けることなく半導体パッケージを構成可能とすること。また、半導体パッケージを製造する際の製造工程をより簡略化すること。【解決手段】半導体パッケージ１は、開口部１２から露出された接続電極１３、パッシベーション層１４及び絶縁層１５（絶縁層等）の上に、Ｃｕを主成分とし、望ましくはＭｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％、より望ましくはＭｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有したＣｕ合金でなるＣｕ合金層５が形成され、このＣｕ合金層５の上に、配線層１８が形成された構造を有している。Ｃｕ合金層５は、密着層兼シード層としての役割を果たす。【選択図】図１
2007096195.tif 000002
【特許請求の範囲】
【請求項１】
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージにおいて、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層が前記絶縁層上に形成され、前記Ｃｕ合金層上に前記配線層が形成されてなる半導体パッケージ。
【請求項２】
前記Ｃｕ合金は、さらに、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を含有してなる請求項１に記載の半導体パッケージ。
【請求項３】
前記Ｃｕ合金は、Ｍｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％含有してなる請求項１または２に記載の半導体パッケージ。
【請求項４】
前記Ｃｕ合金は、Ｍｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有してなる請求項３に記載の半導体パッケージ。
【請求項５】
前記接続電極は、Ａｌ、Ａｌ−Ｎｄ系合金Ａｌ−Ｔｉ系合金のいずれかからなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージの製造方法において、
前記接続電極を露出する開口部を有する前記絶縁層を形成する絶縁膜形成工程と、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層を、前記絶縁膜形成工程で形成された絶縁層上および前記開口部から露出された前記接続電極上に成膜するＣｕ合金成膜工程と、
前記配線層を、前記Ｃｕ合金成膜工程で形成されたＣｕ合金層上に形成する配線層形成工程と、
前記Ｃｕ合金成膜工程で成膜されたＣｕ合金層を、エッチングして所定の形状にするパターン形成工程と、
を含む半導体パッケージの製造方法。
【請求項７】
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層、配線層及び密着層を少なくとも含んでなる半導体パッケージにおいて、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層が前記絶縁層上に形成され、前記Ｃｕ合金層上に前記密着層が形成され、前記密着層上に前記配線層が形成されてなる半導体パッケージ。
【請求項８】
前記接続電極は、Ａｌ、Ａｌ−Ｎｄ系合金またはＡｌ−Ｔｉ系合金等のいずれかからなることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージの製造方法において、
前記接続電極を露出する開口部を有する前記絶縁層を形成する絶縁膜形成工程と、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層を、前記絶縁膜形成工程で形成された絶縁層上および前記開口部から露出された前記接続電極上に成膜するＣｕ合金成膜工程と、
前記Ｃｕ合金層上に、密着層を成膜する密着層成膜工程と、
前記密着層上に、配線層を形成する配線層形成工程と、
前記Ｃｕ合金層および前記密着層を同時にエッチングするパターン形成工程と、
を含む半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
昨今、半導体パッケージの新技術としてＷＬＣＳＰ（Wafer Level Chip Size Package）が注目を集めている（例えば、特許文献１）。ＷＬＣＳＰは、フォトリソグラフィを用いて、ウェハ（半導体基板）ごと樹脂封止を行うパッケージ技術である。ここで、一般的なＷＬＣＳＰによる半導体パッケージの一例である、半導体パッケージ１０の構造について、図１２を参照しながら説明する。
【０００３】
半導体パッケージ１０は、半導体基板（Ｓｉ基板）１１上に形成されたＡｌ、Ａｌ−Ｎｄ系合金、Ａｌ−Ｔｉ系合金等のＡｌ系金属からなる接続電極１３の一部が開口部１２から露出されるように、ＳｉＯ２、ＳｉＮ、テオス等からなるパッシベーション層１４及びポリイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサイド（ＰＢＯ）等からなる絶縁層１５が、半導体基板１１及び接続電極１３上に積層された構造を有している。
【０００４】
また、接続電極１３の開口部１２からの露出部分、パッシベーション層１４の一部露出部分及び絶縁層１５の上には、Ｔｉ、Ｃｒ等の金属からなる密着層１６が形成されており、密着層１６の上には、それぞれＣｕからなる電解めっき用のシード層１７と、シード層１７を介して接続電極１３と接続される配線層１８と、配線層１８と接続されるポスト１９とが順に形成されている。
【０００５】
そして、ポスト１９を囲うように、エポキシ、フェノール系樹脂でなる封止樹脂２０による樹脂封止がなされ、樹脂封止されたポスト１９の上に、半田端子２１が搭載されている。
【特許文献１】特開２００５−１５０４５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで半導体パッケージ１０の構造において、本来は、接続電極１３の開口部１２からの露出部分、パッシベーション層１４の一部露出部分及び絶縁層１５（以下、包括的に「絶縁層等」と呼ぶ。）の上には、密着層１６を介さずにシード層１７を形成することが望ましい。なぜなら、密着層１６に用いられるＴｉ、Ｃｒ等の金属は、接続電極１３に用いられるＡｌ系金属や、シード層１７に用いられるＣｕといった金属に比べて、電気抵抗が格段に大きいからである。実際、Ｔｉ、Ｃｒの電気抵抗率がそれぞれ５５．０、１２．９［μΩ・ｃｍ］であるのに対して、Ａｌ、Ｃｕの電気抵抗率はそれぞれ２．７、１．７［μΩ・ｃｍ］である。
【０００７】
しかし、シード層１７は、絶縁層等に対して密着力が弱いという問題がある。実際、シェア試験の結果から、絶縁層１５とＴｉからなる密着層１６との界面密着力を「１」とした場合、絶縁層１５とＣｕからなるシード層１７との界面密着力は「０．３４」に過ぎないというデータが得られている。
【０００８】
また、密着層１６を介在させることは、半導体パッケージの製造工程を複雑化させることにもなる。具体的には、密着層１６を形成するためのスパッタリング等の成膜工程が余分に必要となる上に、半導体パッケージ１０では、密着層１６及びシード層１７を配線層１８の幅に合わせてエッチングする必要があるため、エッチング工程もまた余分に必要となる。
【０００９】
本発明はこのような課題に鑑みて為されたものであり、その目的とするところは、従来の密着層のような高抵抗の層を設けることなく半導体パッケージを構成可能とすることにある。また、他の目的としては、半導体パッケージを製造する際の製造工程をより簡略化することにある。
【課題を解決するための手段】
【００１０】
以上の課題を解決するために、請求項１に記載の発明は、
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージにおいて、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層が前記絶縁層上に形成され、前記Ｃｕ合金層上に前記配線層が形成されてなる半導体パッケージである。
【００１１】
また、請求項２に記載の発明は、請求項１に記載の半導体パッケージであって、
前記Ｃｕ合金は、さらに、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を含有してなる半導体パッケージである。
【００１２】
また、請求項３に記載の発明は、請求項１または２に記載の半導体パッケージであって、
前記Ｃｕ合金は、Ｍｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％含有してなる半導体パッケージである。
【００１３】
また、請求項４に記載の発明は、請求項３に記載の半導体パッケージであって、
前記Ｃｕ合金は、Ｍｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有してなる半導体パッケージである。
【００１４】
また、請求項５に記載の発明は、請求項１に記載の半導体パッケージであって、
前記接続電極は、Ａｌ、Ａｌ−Ｎｄ系合金、Ａｌ−Ｔｉ系合金のいずれかからなることを特徴とする半導体パッケージである。
【００１５】
また、請求項６に記載の発明は、
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージの製造方法において、
前記接続電極を露出する開口部を有する前記絶縁層を形成する絶縁膜形成工程と、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層を、前記絶縁膜形成工程で形成された絶縁層上および前記開口部から露出された前記接続電極上に成膜するＣｕ合金成膜工程と、
前記配線層を、前記Ｃｕ合金成膜工程で形成されたＣｕ合金層上に形成する配線層形成工程と、
前記Ｃｕ合金成膜工程で成膜されたＣｕ合金層を、エッチングして所定の形状にするパターン形成工程と、
を含む半導体パッケージの製造方法である。
【００１６】
また、請求項７に記載の発明は、
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層、配線層及び密着層を少なくとも含んでなる半導体パッケージにおいて、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層が前記絶縁層上に形成され、前記Ｃｕ合金層上に前記密着層が形成され、前記密着層上に前記配線層が形成されてなる半導体パッケージである。
【００１７】
また、請求項８に記載の発明は、請求項７に記載の半導体パッケージであって、
前記接続電極は、Ａｌ、Ａｌ−Ｎｄ系合金またはＡｌ−Ｔｉ系合金等のいずれかからなることを特徴とする半導体パッケージである。
【００１８】
また、請求項９に記載の発明は、
Ａｌ系金属からなる接続電極を有する半導体基板上に、絶縁層及び配線層を少なくとも含んでなる半導体パッケージの製造方法において、
前記接続電極を露出する開口部を有する前記絶縁層を形成する絶縁膜形成工程と、
Ｃｕを主成分とし、少なくともＭｏを含有するＣｕ合金からなるＣｕ合金層を、前記絶縁膜形成工程で形成された絶縁層上および前記開口部から露出された前記接続電極上に成膜するＣｕ合金成膜工程と、
前記Ｃｕ合金層上に、密着層を成膜する密着層成膜工程と、
前記密着層上に、配線層を形成する配線層形成工程と、
前記Ｃｕ合金層および前記密着層を同時にエッチングするパターン形成工程と、
を含む半導体パッケージの製造方法である。
【発明の効果】
【００１９】
本発明の半導体パッケージでは、Ｃｕを主成分とし、Ｍｏを含有するＣｕ合金からなるＣｕ合金層が絶縁層上に形成され、Ｃｕ合金層上に配線層が形成される。Ｃｕ合金層を構成するＣｕ合金は電気抵抗が小さく、また絶縁層との密着性が高い合金であるため、従来の密着層のような高抵抗の層を設けることなく半導体パッケージを構成可能となる。また、Ｃｕ合金層が密着層兼シード層としての役割を果たしているため、成膜工程とエッチング工程とがそれぞれ１工程で済み、製造工程が簡略化されることになる。
【発明を実施するための最良の形態】
【００２０】
１．第１実施形態
先ず、本発明を適用したＷＬＣＳＰによる半導体パッケージの構造及びその製造方法の第１実施形態について説明する。
尚、背景技術で説明した構成要素と同一の構成要素については、同一の符号を付し、その説明を省略する。
【００２１】
１−１．構造
図１は、第１実施形態における半導体パッケージ１の構造を示す概略断面図である。
半導体パッケージ１は、接続電極１３の開口部１２からの露出部分、パッシベーション層１４の一部露出部分及び絶縁層１５（絶縁層等）の上に、Ｃｕを主成分としたＣｕ合金でなるＣｕ合金層５が形成され、このＣｕ合金層５の上に、配線層１８が形成された構造を有している。半導体パッケージ１では、このＣｕ合金からなるＣｕ合金層５が、密着層兼シード層としての役割を果たしている。
【００２２】
Ｃｕ合金は、Ｃｕを主成分とし、望ましくはＭｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％、より望ましくはＭｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有した合金である。
【００２３】
基板上にＣｕ−Ｍｏ合金をスパッタ法で成膜して、カッターナイフで１ｍｍ角の碁盤目を形成した後、碁盤目の切り目が入ったＣｕ−Ｍｏ合金薄膜サンプルにテープ（ニチバン製ＣＴ４０５Ａ−１８）を密着させ、テープを一気に剥離して、碁盤目の切り目の入ったＣｕ−Ｍｏ合金薄膜サンプルの各升目に剥離が無いかどうかを確認する碁盤目評価により、Ｃｕ−Ｍｏ合金と、絶縁膜との密着力は、従来の密着層であるＴｉやＣｒと、絶縁膜との密着力と同等またはそれ以上であることが分かっている。
【００２４】
また、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を含んだＣｕ−Ｍｏ合金と、絶縁膜との密着力も、従来の密着層であるＴｉやＣｒと、絶縁膜との密着力と、同等またはそれ以上であることが、碁盤目評価により分かっている。
【００２５】
このようにＣｕ合金は、ガラス基板、Ｓｉ酸化膜といった絶縁物との密着性が非常に高い上に、電気抵抗が小さい合金であることが知られている。実際、上記のＣｕ合金の電気抵抗率は、最小で２．５[μΩ・ｃｍ]、最大でも７．０[μΩ・ｃｍ]程度であり、接続電極３に用いられるＡｌの電気抵抗率２．７[μΩ・ｃｍ]や、配線層１８に用いられるＣｕの電気抵抗率１．７[μΩ・ｃｍ]に近似した値となる。
【００２６】
また、上記のＣｕ合金は、他の電気抵抗が小さい金属と比較して耐熱性や耐環境性が高く、更には加工性にも優れていることが知られている。具体的には、上記のＣｕ合金は、スパッタリング法、蒸着法等の従来公知の成膜工程により簡便且つ確実に成膜を行うことを可能とし、また、ウェットエッチングにおいてしばしば用いられる燐酸系のエッチング液によるエッチングを可能とするといった利点がある。特に、ＡｌやＡｇが添加されたＣｕ合金は、耐熱性や耐環境性が極めて優れていることが実証されている。
【００２７】
１−２．製造方法
次に、図２〜図１０を参照して、半導体パッケージ１の製造方法について説明する。各図は、製造工程における半導体パッケージ１の概略断面図を示したものである。
【００２８】
先ず、半導体基板（Ｓｉ基板）１１の上面所定位置に、Ａｌ−Ｎｄ系合金、Ａｌ−Ｔｉ系合金等のＡｌ系金属からなる接続電極１３を形成する（図２参照。）。
【００２９】
次いで、接続電極１３の上面の一部が開口部１２から露出されるように、半導体基板１１及び接続電極１３上にパッシベーション層１４を形成し（図３参照。）、接続電極１３上に形成されたパッシベーション層１４の一部が露出されるように、パッシベーション層１４上に絶縁層１５を形成する（図４参照。）。このパッシベーション層１４や絶縁層１５の形成には、スパッタリング法や蒸着法等が用いられる。
【００３０】
その後、接続電極１３の開口部１２からの露出部分、パッシベーション層１４の一部露出部分及び絶縁層１５の上に、Ｃｕ合金でなるＣｕ合金層５をスパッタリング法等により形成する（図５参照。）。
【００３１】
次いで、Ｃｕ合金層５上の所定位置に、配線層１８を形成し（図６参照。）、形成した配線層１８上の所定位置に、ポスト１９を形成する（図７参照。）。この配線層１８やポスト１９の形成には、めっき法等が用いられる。
【００３２】
そして、配線層１８の直下以外の位置に形成されているＣｕ合金層５をウェットエッチング等により除去し（図８参照。）、ポスト１９を囲うように、印刷装置を用いて封止樹脂２０による樹脂封止を行う（図９参照。）。尚、印刷装置を用いる代わりに、トランスファーモールド装置を用いて樹脂封止を行うことにしても良い。
【００３３】
最後に、グラインダー等で表裏の研磨を行い、ポスト１９の上に半田端子２１を搭載することにより（図１０参照。）、半導体パッケージ１が生成される。
【００３４】
１−３．作用効果
半導体パッケージ１では、絶縁層等の上にＣｕを主成分とし、望ましくはＭｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％、より望ましくはＭｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有したＣｕ合金でなるＣｕ合金層５が形成され、このＣｕ合金層５の上に配線層１８が形成される。
【００３５】
Ｃｕ合金層５を構成するＣｕ合金は電気抵抗が小さく、また特に絶縁層との密着性が高い合金であるため、従来の密着層のような高抵抗の層を設けることなく半導体パッケージを構成することができるようになる。また、Ｃｕ合金層５が密着層兼シード層の役割を果たしているため、成膜工程とエッチング工程とがそれぞれ１工程で済み、製造工程が簡略化されることになる。エッチング溶液としては、硫酸水素カリウム２０〜３０ｗｔ％＋無機酸塩７０〜８０ｗｔ％を用いる。
【００３６】
２．第２実施形態
次に、第２実施形態について説明する。
尚、背景技術及び第１実施形態で説明した構成要素と同一の構成要素については、同一の符号を付し、その説明を省略する。
【００３７】
２−１．構造
図１１は、第２実施形態における半導体パッケージ２の概略断面図である。
半導体パッケージ２は、半導体パッケージ１と同様に、接続電極１３の開口部１２からの露出部分、パッシベーション層１４の一部露出部分及び絶縁層１５（絶縁層等）の上に、Ｃｕ合金層５が形成されているが、Ｃｕ合金層５の上に密着層１６が形成され、密着層１６の上に配線層１８が形成されている。すなわち、Ｃｕ合金層５と配線層１８との間に、密着層１６が介在した構造を有している。
【００３８】
２−２．製造方法
次に、半導体パッケージ２の製造方法について説明する。
半導体パッケージ２の製造方法は、１−２．製造方法で説明した半導体パッケージ１の製造方法とほぼ同一であるが、Ｃｕ合金層５の上に密着層１６を形成する工程と、密着層１６の上に配線層１８を形成する工程と、Ｃｕ合金層５及び密着層１６を配線層１８の幅に合わせてエッチングする工程との３つの工程が異なる。
【００３９】
具体的には、絶縁層等の上にＣｕ合金層５を形成した後、スパッタリング法や蒸着法等を用いてＣｕ合金層５上に密着層１６を形成する。次いで、密着層１６上の所定位置に配線層１８を形成し、形成した配線層１８上の所定位置にポスト１９を形成する。配線層１８やポスト１９の形成には、めっき法等が用いられる。
【００４０】
そして、配線層１８の直下以外の位置に形成されているＣｕ合金層５及び密着層１６をウェットエッチングにより同時に除去した後、ポスト１９を囲うように封止樹脂２０による樹脂封止を行う。最後に、グラインダー等で表裏の研磨を行い、ポスト１９の上に半田端子２１を搭載することにより、半導体パッケージ２が生成される。
【００４１】
２−３．作用効果
半導体パッケージ２では、絶縁層等の上に、Ｃｕを主成分とし、望ましくはＭｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％、より望ましくはＭｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有したＣｕ合金でなるＣｕ合金層５が形成される。そして、Ｃｕ合金層５の上に密着層１６が形成され、密着層１６の上に配線層１８が形成される。
【００４２】
Ｃｕ合金層５を構成するＣｕ合金は高価であるため、例えばＣｕ合金層５を１００〜３００ｎｍ程度の薄い膜厚とし、密着層１６を１００〜１０００ｎｍ程度の厚い膜厚とした２層構造とすることで、半導体パッケージ２の製造にかかるコストを低下させることができる。また、Ｃｕ合金層５と密着層１６とを形成するため、成膜工程は２工程になるが、Ｃｕ合金層５と密着層１６とはウェットエッチングにより同時にエッチング可能であるため、エッチング工程は１工程で済む。すなわち、同じエッチング溶液を用いて連続的にエッチングを行う。
【００４３】
３．変形例
上述した各実施形態では、Ｃｕ合金層５に用いられるＣｕ合金は、Ｃｕを主成分とし、
望ましくはＭｏを０．０５〜５．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．０５〜５．０ｗｔ％、
より望ましくはＭｏを０．１〜３．０ｗｔ％含有し、Ａｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｏ及びＳｉからなる群から選ばれた１または複数の元素を合計で０．１〜３．０ｗｔ％含有したＣｕ合金であるものとして説明した。しかし、Ｃｕ合金の種類は何もこれに限られるわけではなく、Ｃｕを主成分とし、Ｍｏのみを含有したＣｕ―Ｍｏ合金としても良く、例えばＭｏが１．８ｗｔ％含有されたＣｕ−１．８ｗｔ％Ｍｏ合金を用いることにしても良い。
【００４４】
また、前述した通り、ＡｌやＡｇが添加されたＣｕ合金は、耐熱性や耐環境性が特に優れていることが実証されているため、例えばＣｕを主成分とし、Ｍｏが１．８ｗｔ％含有され、Ａｌが１．５ｗｔ％含有されたＣｕ−１．８ｗｔ％Ｍｏ−１．５ｗｔ％Ａｌ合金や、Ｃｕを主成分とし、Ｍｏが１．８ｗｔ％含有され、Ａｇが１．２ｗｔ％含有されたＣｕ−１．８ｗｔ％Ｍｏ−１．２ｗｔ％Ａｇ合金を用いることにすればより好適である。
【図面の簡単な説明】
【００４５】
【図１】第１実施形態における半導体パッケージの構造の説明図。
【図２】第１実施形態における半導体パッケージの製造方法の説明図。
【図３】第１実施形態における半導体パッケージの製造方法の説明図。
【図４】第１実施形態における半導体パッケージの製造方法の説明図。
【図５】第１実施形態における半導体パッケージの製造方法の説明図。
【図６】第１実施形態における半導体パッケージの製造方法の説明図。
【図７】第１実施形態における半導体パッケージの製造方法の説明図。
【図８】第１実施形態における半導体パッケージの製造方法の説明図。
【図９】第１実施形態における半導体パッケージの製造方法の説明図。
【図１０】第１実施形態における半導体パッケージの製造方法の説明図。
【図１１】第２実施形態における半導体パッケージの構造の説明図。
【図１２】従来の半導体パッケージの構造の説明図。
【符号の説明】
【００４６】
１、２、１０  半導体パッケージ
５            Ｃｕ合金層
１１          半導体基板
１２          開口部
１３          接続電極
１４          パッシベーション層
１５          絶縁層
１６          密着層
１７          シード層
１８          配線層
１９          ポスト
２０          封止樹脂
２１          半田端子
【図１】
2007096195.tif 000003
【図２】
2007096195.tif 000004
【図３】
2007096195.tif 000005
【図４】
2007096195.tif 000006
【図５】
2007096195.tif 000007
【図６】
2007096195.tif 000008
【図７】
2007096195.tif 000009
【図８】
2007096195.tif 000010
【図９】
2007096195.tif 000011
【図１０】
2007096195.tif 000012
【図１１】
2007096195.tif 000013
【図１２】
2007096195.tif 000014