(57)【要約】【課題】発光素子が実装されてなる半導体装置であって、小型化が容易であり、発光効率が良好となる構造であって容易に形成可能な半導体装置と、当該半導体装置を効率よく製造する製造方法を提供する。【解決手段】基板と、前記基板上にフリップチップ実装された発光素子と、前記発光素子を封止する封止構造体と、を有する半導体装置であって、前記封止構造体は、前記基板上に前記発光素子を囲むようにメッキ法により形成された隔壁部と当該隔壁部上に設置される蓋部とが接合された構造を有し、前記封止構造体の内壁面に蛍光体膜が形成されるとともに、前記隔壁部が前記発光素子の発光を反射するリフレクタとして機能するように構成されていることを特徴とする半導体装置。【選択図】図２
2007180204.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上にフリップチップ実装された発光素子と、
前記発光素子を封止する封止構造体と、を有する半導体装置であって、
前記封止構造体は、前記基板上に前記発光素子を囲むようにメッキ法により形成された隔壁部と当該隔壁部上に設置される蓋部とが接合された構造を有し、
前記封止構造体の内壁面に蛍光体膜が形成されるとともに、前記隔壁部が前記発光素子の発光を反射するリフレクタとして機能するように構成されていることを特徴とする半導体装置。
【請求項２】
前記発光素子はＬＥＤよりなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記基板を貫通するように形成され、前記発光素子と電気的に接続された貫通配線を有することを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記蓋部には、前記隔壁部と接合されるための接合部がパターニングされて形成されていることを特徴とする請求項１乃至３のうち、いずれか１項記載の半導体装置。
【請求項５】
基板上に実装された発光素子が封止されてなる半導体装置の製造方法であって、
前記基板上にメッキ法により隔壁部を形成する工程と、
前記基板上の前記隔壁部に囲まれる領域に前記発光素子をフリップチップ実装する工程と、
前記隔壁部に囲まれた前記基板上の前記発光素子に蛍光体膜を塗布する工程と、
蛍光体膜が塗布された蓋部を前記隔壁部に接合して前記発光素子を封止する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記発光素子は、ＬＥＤよりなることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記基板を貫通するように形成される貫通配線を形成する工程をさらに有し、前記発光素子は、当該貫通配線と接続されるように実装されることを特徴とする請求項５または６記載の半導体装置の製造方法。
【請求項８】
前記隔壁部は、前記発光素子からの発光を反射するリフレクタとして機能することを特徴とする請求項５乃至７のうち、いずれか１項記載の半導体装置の製造方法。
【請求項９】
前記蓋部には、前記隔壁部と接合されるための接合部がパターニングされて形成されていることを特徴とする請求項５乃至８のうち、いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に発光素子が実装されてなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
基板に発光素子が実装されてなる半導体装置には様々な構造のものが提案されている。例えば、発光素子を実装した半導体装置の一例として、下記のＬＥＤを実装した半導体装置が提案されていた（例えば特許文献１参照）。
【０００３】
図１は、ＬＥＤよりなる発光素子１４を実装した半導体装置１０を模式的に示した断面図である。図１を参照するに、本図に示す半導体装置１０では、基板１１上に、前記発光素子１４が実装されてなる構造を有している。
【０００４】
また、前記基板１１には、前記発光素子１４が実装された側から、該発光素子１４が実装された側の反対側にかけて延伸する配線１２、１３が形成されている。前記発光素子１４は、ワイヤ１５、１６によって、当該配線１２、１３にそれぞれ接続される構造になっている。
【０００５】
また、前記基板１１上には、キャビティー１７が形成され、前記発光素子１４は当該キャビティー１７の凹部に設置されるようになっている。また、前記キャビティー１７の内壁面１７ａには、例えば金属メッキを施すことで、当該内壁面をリフレクタとして用いることが可能になる。
【０００６】
また、必要に応じて所望の発光色を得るために、前記発光素子１４上に蛍光体膜を塗布し、ＬＥＤの発光と蛍光体の発光の混色を用いる場合がある。
【特許文献１】特開平１１−１７７１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記の半導体装置では、発光素子と基板の接続をワイヤを用いて行っていたため、ワイヤの取り回しのためのスペースが必要となり、半導体装置の小型化が困難となってしまう問題が生じていた。
【０００８】
また、上記の半導体装置にリフレクタを形成する場合や蛍光体膜を形成する場合には、パッケージごとに行う必要が生じ、半導体装置の構造が複雑になるとともに、良好な発光効率を得る構造を形成することが困難となる問題があった。
【０００９】
そこで、本発明では上記の問題を解決した、新規で有用な半導体装置、および半導体装置の製造方法を提供することを課題としている。
【００１０】
本発明の具体的な課題は、発光素子が実装されてなる半導体装置であって、小型化が容易であり、発光効率が良好となる構造であって容易に形成可能な半導体装置と、当該半導体装置を効率よく製造する製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の観点では、上記の課題を、基板と、前記基板上にフリップチップ実装された発光素子と、前記発光素子を封止する封止構造体と、を有する半導体装置であって、前記封止構造体は、前記基板上に前記発光素子を囲むようにメッキ法により形成された隔壁部と当該隔壁部上に設置される蓋部とが接合された構造を有し、前記封止構造体の内壁面に蛍光体膜が形成されるとともに、前記隔壁部が前記発光素子の発光を反射するリフレクタとして機能するように構成されていることを特徴とする半導体装置により、解決する。
【００１２】
当該半導体装置は、小型化が容易であり、発光効率が良好となる構造であって容易に形成可能な特徴を有している。
【００１３】
また、前記発光素子はＬＥＤよりなると、ＬＥＤの発光と蛍光体の発光の混色により所望の発光色を得ることが可能になり、好ましい。
【００１４】
また、前記半導体装置が、前記基板を貫通するように形成され、前記発光素子と電気的に接続された貫通配線を有すると、当該発光素子と接続対象との接続が容易となる。
【００１５】
また、前記蓋部には、前記隔壁部と接合されるための接合部がパターニングされて形成されていると、前記蓋部と前記隔壁部の接合が容易となる。
【００１６】
また、本発明の第２の観点では、上記の課題を、基板上に実装された発光素子が封止されてなる半導体装置の製造方法であって、前記基板上にメッキ法により隔壁部を形成する工程と、前記基板上の前記隔壁部に囲まれる領域に前記発光素子をフリップチップ実装する工程と、前記隔壁部に囲まれた前記基板上の前記発光素子に蛍光体膜を塗布する工程と、蛍光体膜が塗布された蓋部を前記隔壁部に接合して前記発光素子を封止する工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
【００１７】
当該製造方法によれば、発光素子が実装されてなる半導体装置であって、小型化が容易であり、発光効率が良好となる半導体装置を効率よく製造することが可能となる。
【００１８】
また、前記発光素子はＬＥＤよりなると、ＬＥＤの発光と蛍光体の発光の混色により所望の発光色を得ることが可能になり、好ましい。
【００１９】
また、前記基板を貫通するように形成される貫通配線を形成する工程をさらに有し、前記発光素子は、当該貫通配線と接続されるように実装されると、当該発光素子と接続対象との接続が容易となる半導体装置を製造することが可能となる。
【００２０】
また、前記隔壁部は、前記発光素子からの発光を反射するリフレクタとして機能すると、前記半導体装置の発光効率が良好となる。
【００２１】
また、前記蓋部には、前記隔壁部と接合されるための接合部がパターニングされて形成されていると、前記蓋部と前記隔壁部の接合が容易となる。
【発明の効果】
【００２２】
本発明によれば、発光素子が実装されてなる半導体装置であって、小型化が容易であり、発光効率が良好となる構造であって容易に形成可能な半導体装置と、当該半導体装置を製造する製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００２３】
次に、本発明の実施の形態に関して図面に基づき、説明する。
【実施例１】
【００２４】
図２は、本発明の実施例１による半導体装置１００である。当該半導体装置１００は、基板１０１と、前記基板１０１上にフリップチップ実装された発光素子１０８と、前記発光素子１０８を封止する封止構造体２００と、を有している。
【００２５】
さらに、前記封止構造体２００は、前記基板１０１上に前記発光素子１０８を囲むようにメッキ法により形成された隔壁部１０５と該隔壁部１０５上に設置される蓋部２０１とが接合された構造を有している。さらに、前記封止構造体２００の内壁面には、蛍光体膜１０９、２０３が形成されるとともに、前記隔壁部１０５が前記発光素子１０８の発光を反射するリフレクタとして機能するように構成されている。
【００２６】
例えば、発光素子は、減圧空間や不活性ガスで置換された封止空間に封止されることが好ましく、この場合、発光が安定すると共に、発光素子が長寿命となる。
【００２７】
本実施例による半導体装置１００では、前記発光素子１０８が、前記封止構造体２００の内部に画成される内部空間１００Ａで、前記基板１０１上にフリップチップ実装されるとともに封止された構造となっている。このため、発光素子が封止されて構成される、高性能の半導体装置を小型化することが容易な構造となっている。
【００２８】
さらに、前記封止構造体２００を構成する、メッキ法により例えば金属（Ｃｕなど）により形成される前記隔壁部１０５が、前記発光素子１０８の発光を反射するリフレクタを兼ねる構造になっている。このため、半導体装置を小型化することが可能となるとともに、発光効率を良好とすることが可能になっている。
【００２９】
また、上記の半導体装置１００では、前記発光素子１０８の発光に応じて発光する蛍光体膜１０９、２０３が、前記封止構造体２００の内壁面に形成されている。このため、当該半導体装置では、所望の発光色を得ることが容易となり、さらに該発光色の発光効率を良好とすることが可能に構成されている。例えば、前記蛍光体膜１０９は、前記発光素子１０８上と、前記封止空間１００Ａ内の、前記基板１０１上および前記隔壁部１０５上に形成されている。さらに、前記蓋部２０１の、前記封止空間１００Ａに面する側には前記蛍光体膜２０３が形成されている。
【００３０】
また、このように、前記封止構造体２００の内壁面に蛍光体膜を形成することで、前記発光素子１０８からの発光が確実に蛍光体膜を透過することになり、発光色や発光効率の均一性が良好となる効果を奏する。
【００３１】
また、前記発光素子１０８は、前記基板１０１を貫通するように形成されたビアプラグ（貫通配線）１０２と接続される構造となっている。このため、前記発光素子１０８と該発光素子１０８の接続対象（例えばマザーボードなど）の接続構造を単純にし、半導体装置を小型化することが可能になっている。また、前記ビアプラグ１０２上には、例えば、Ｎｉ／Ａｕよりなる接続層１０２Ａが形成され、さらに該接続層１０２Ａ上には、バンプ（例えばＡｕスタッドバンプ）１０６が設置されている。なお、前記接続層１０２Ａは、表面側がＡｕからなる２層のメッキ層である。前記発光素子１０８の接続パッド１０７は、前記バンプ１０６および前記接続層１０２Ａを介して前記ビアプラグ１０２と接続される。
【００３２】
また、前記基板１０１の、前記発光素子１０８が実装される側（表面）の反対側（裏面）には、前記ビアプラグ１０２と接続されるパターン配線１０３が形成されている。さらに、前記パターン配線１０３の一部が露出するように、前記基板１０１および前記パターン配線１０３を覆うソルダーレジスト層１０４が形成されている。
【００３３】
また、前記ソルダーレジスト層１０４から露出した前記パターン配線１０３には、例えば、Ｎｉ／Ａｕよりなる接続層（表面側がＡｕからなる２層のメッキ層）１０３Ａが形成される。また、この半導体装置１００をＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置として用いる場合、接続層１０３Ａに、半田バンプ（半田ボール）を設ける。当該半田バンプ１１０の側が、例えばマザーボードなどの接続対象と電気的に接続される。
【００３４】
また、前記隔壁部１０５と、前記蓋部２０１を接合する場合には、接合が良好となるように、該隔壁部１０５と該蓋部２０１の間に接合層を設けてもよい。例えば、前記隔壁部１０５上には、Ｎｉ／Ａｕよりなる接合層（表面側がＡｕからなる２層のメッキ層）１０５Ａが形成されている。また、前記蓋部２０１の前記隔壁部１０５と面する部分には、例えば、Ｃｕ／Ｎｉ／Ａｕよりなる接合層（接続面がＡｕとなる３層のメッキ層）２０２が、パターニングされて形成されている。
【００３５】
また、前記基板１０１の表面には絶縁膜１０１Ａが形成され、前記ビアプラグ１０２と前記基板１０１が、また、前記パターン配線１０３と前記基板１０１が絶縁される構造になっている。また、前記基板１０１が、例えばガラス、セラミック、樹脂などの絶縁体で形成される場合、絶縁膜１０１Ａは不要である。
【００３６】
上記の半導体装置１００において、前記基板１０１は、例えばＳｉよりなり、前記絶縁膜１０１Ａは、シリコン酸化膜より形成される。また、前記隔壁部１０５、前記ビアプラグ１０２、前記パターン配線１０３は、例えばＣｕより構成されるが、これらの材料に限定されるものではない。
【００３７】
次に、上記の半導体装置１００の製造方法の一例について、図３Ａ〜図３Ｑに基づき、手順を追って説明する。
【００３８】
まず、図３Ａに示す工程において、例えば、Ｓｉよりなる基板１０１（Ｓｉウェハ）を用意する。
【００３９】
次に、図３Ｂに示す工程において、前記基板１０１を研削（バックグラインディング）することにより薄くし、厚さを２００μｍ程度とする。
【００４０】
次に、図３Ｃに示す工程において、前記基板１０１に、ビアホール１０１ａを形成する。前記ビアホール１０１ａを形成するにあたっては、まず、前記基板１０１上にレジストを塗布し、当該レジストを露光・現像してパターニングを行う。次に、パターニングされたレジストをマスクにして、例えばＲＩＥ（リアクティブ・イオン・エッチング）により、ビアホール１０１ａを形成する。当該ビアホール１０１ａを形成後、レジストを剥離する。
【００４１】
次に、図３Ｄに示す工程において、前記ビアホール１０１ａの内壁面を含む、前記基板１０１の表面を酸化して、シリコン酸化膜よりなる絶縁膜１０１Ａを形成する。
【００４２】
次に、図３Ｅに示す工程において、例えばメッキ法により、前記ビアホール１０１ａにビアプラグ１０２と、前記ビアプラグ１０２上に、Ｎｉ／Ａｕ層よりなる接続層１０２Ａを形成する。上記のメッキにあたっては、例えば、まず前記絶縁膜１０１Ａの表面に、Ｃｕの無電解メッキやスパッタによりシード層（給電層、図示せず）を形成し、当該シード層上に、電解メッキ法により前記ビアプラグ１０２、および前記接続層１０２Ａを形成する。この後、余剰なシード層をエッチングにより除去する。
【００４３】
次に、図３Ｆに示す工程において、例えばメッキ法により、前記基板１０１の裏面（前記接続層１０２Ａが形成される側の反対側）に、前記ビアプラグ１０２に接続されるパターン配線１０３を形成する。
【００４４】
前記パターン配線１０３の形成にあたっては、まず、前記絶縁膜１０１Ａの表面に、Ｃｕの無電解メッキやスパッタによりシード層（図示せず）を形成し、当該シード層上にフォトリソグラフィ法によりパターニングされたレジストパターン（図示せず）を形成する。その後、当該レジストパターンをマスクに電解メッキ法により、前記パターン配線１０３を形成し、該レジストパターンを剥離する。さらに、該レジストパターンを剥離したことで露出するシード層をエッチングにより、除去する。
【００４５】
次に、図３Ｇに示す工程において、前記パターン配線１０３の一部が露出するように、前記基板１０１の裏面に、ソルダーレジスト層１０４を形成する。その後、露出した前記パターン配線１０３に、例えば無電解メッキにより、Ｎｉ／Ａｕよりなる接続層１０３Ａを形成する。
【００４６】
次に、図３Ｈに示す工程において、基板１０１上（絶縁膜１０１Ａ上）に、隔壁部１０５をメッキ法により形成する。前記隔壁部１０５の形成にあたっては、まず、前記絶縁膜１０１Ａ上に、Ｃｕの無電解メッキやスパッタによりシード層（図示せず）を形成し、当該シード層上にフォトリソグラフィ法によりパターニングされたレジストパターン（図示せず）を形成する。
【００４７】
その後、当該レジストパターンをマスクに電解メッキ法により、Ｃｕよりなる前記隔壁部１０５を形成し、該隔壁部１０５上に、Ｎｉ／Ａｕよりなる接続層（表面側がＡｕからなる２層のメッキ層）１０５Ａを形成し、該レジストパターンを剥離する。さらに、該レジストパターンを剥離したことで露出するシード層をエッチングにより、除去する。
【００４８】
次に、図３Ｉに示す工程において、前記接続層１０２Ａ上に、例えばＡｕスタッドバンプよりなる、バンプ１０６を設置する。
【００４９】
次に、図３Ｊに示す工程において、前記バンプ１０６（接続層１０２Ａ）を介して前記ビアプラグ１０２に接続されるように、前記隔壁部１０５に囲まれた領域に、例えばＬＥＤよりなる発光素子１０８をフリップチップ実装する。この場合、前記発光素子１０８に形成された、例えばＡｕまたはＡｌよりなる接続パッド１０７と、前記バンプ１０６を超音波により接合する。
【００５０】
次に、図３Ｋに示す工程において、前記発光素子１０８に、蛍光体膜１０９を形成する。前記蛍光体膜１０９は、例えばスプレーコータなどを用いて形成され、前記発光素子１０８上とともに、前記基板１０１（前記絶縁膜１０１Ａ）上や、前記隔壁部１０５（前記接続層１０５Ａ）にも前記蛍光体膜１０９が形成される。
【００５１】
次に、図３Ｌに示す工程において、前記接続層１０５Ａ上に形成された蛍光体膜を研磨または研削により除去し、前記接続層１０５Ａを露出させるようにする。
【００５２】
次に、図３Ｍ〜図３Ｐに示す工程において、上記の隔壁部１０５とともに、封止構造体を構成する蓋部２０１の側を構成する。
【００５３】
まず、図３Ｍに示す工程において、例えばガラス基板よりなる蓋部２０１を用意する。
【００５４】
次に、図３Ｎに示す工程において、前記蓋部２０１上に、接続層２０２をパターニングして形成する。前記接続層２０２の形成にあたっては、まず、前記蓋部２０１の表面に、Ｃｕの無電解メッキやスパッタによりシード層（図示せず）を形成し、当該シード層上にフォトリソグラフィ法によりパターニングされたレジストパターン（図示せず）を形成する。その後、当該レジストパターンをマスクに電解メッキ法により、例えばＣｕ／Ｎｉ／Ａｕよりなる接続層（接続面がＡｕとなる３層のメッキ層）２０２を形成し、該レジストパターンを剥離する。さらに、該レジストパターンを剥離したことで露出するシード層をエッチングにより、除去する。
【００５５】
次に、図３Ｏに示す工程において、印刷またはスプレーコータにより、前記接続層２０２を覆うように、前記蓋部２０１上に蛍光体膜２０３を形成する。
【００５６】
次に、図３Ｐに示す工程において、前記接続層２０２上の前記蛍光体膜２０３を除去する。前記蛍光体膜２０３の除去にあたって、まず、前記蛍光体膜２０３上にフォトリソグラフィ法によりパターニングされたレジストパターン（図示せず）を形成する。その後、当該レジストパターンをマスクにプラズマアッシングを行い、前記接続層２０２上の前記蛍光体膜２０３を除去し、開口部２０３Ａを形成し、該レジストパターンを剥離する。
【００５７】
次に、図３Ｑに示した工程において、図３Ｌに示した、前記発光素子１０８が実装された前記基板１０１上の前記隔壁部１０５と、図３Ｐに示した前記蓋部２０１とを接合する。
【００５８】
この場合、前記接合層２０２のＡｕと、前記接合層１０５ＡのＡｕとが、例えば超音波接合により、接合される。このようにして、前記隔壁部１０５と前記蓋部２０１（前記接続層１０５Ａ，２０２）を有する前記封止構造体２００が構成され、前記基板１０１と前記封止構造体２００により画成される内部空間１００Ａに前記発光素子１０８が封止される。
【００５９】
次に、図３Ｒに示す工程において、必要に応じて、前記接続層１０３Ａに半田ボール１１０を形成するが、該半田ボール１１０の形成は省略することも可能である。
【００６０】
また、上記の図３Ａ〜図３Ｒでは、おもに半導体装置を１個形成する部分のみ図示して説明しているが、前記基板１０１、前記蓋部２０１を用いて、多数の半導体装置を構成することが可能である。この場合、例えば、本工程において、基板１０１と蓋部２０１のダイシングを行い、半導体装置を個片化すればよい。
【００６１】
このようにして、本実施例による半導体装置１００を形成することができる。
【００６２】
上記の製造方法においては、前記封止構造体２００の形成が容易である特徴がある。例えば、前記隔壁部１０５は、メッキ法により形成されるため、形成が容易であるとともに、前記基板１０１上に複数の前記隔壁部１０５を同時に形成すること（ウェハレベルでの形成）が可能であり、半導体装置の量産が容易となる特徴がある。また、メッキ法により形成される、例えばＣｕなどの金属は、前記発光素子１０８からの発光を反射するリフレクタとして用いることが可能であり、上記の製造方法では、リフレクタと封止構造体を同時に形成することが可能となっている。
【００６３】
また、例えばスプレーコータなどの方法により、前記封止構造体２００の内壁面に前記蛍光体膜１０９、２０３を形成しているため、蛍光体膜の形成が容易であり、また、発光素子１０８からの発光と蛍光体膜の発光の混色の発光を得る場合の、当該混色の発光色の均一性が良好となる特徴がある。
【００６４】
さらに、前記発光素子１０８を実装する前に、該発光素子１０８と接続される前記基板１０１を貫通するビアプラグ１０２を形成しているため、当該発光素子１０８と接続対象（マザーボードなど）との接続が容易となる半導体装置を製造することが可能となっている。
【００６５】
また、本実施例による半導体装置１００を構成する材料は、上記に示した場合に限定されず、様々な材料を用いて形成することが可能である。例えば、前記接合層１０５Ａにスパッタ等で形成したＳｉを用い、また前記接合層２０２を省略した構造とすることで、該接合層１０５Ａとガラスよりなる前記蓋部２０１とを陽極接合により接合することも可能である。
【００６６】
また、前記蓋部２０１に、前記隔壁部１０５および前記接続層１０５Ａを形成し、前記基板１０１に前記接続層２０２を形成し、蓋部２０１と基板１０１の接合を行ってもよい。
【００６７】
また、上記の半導体装置の製造工程においては、様々な大きさの基板や蓋部を用いて半導体装置を形成することができる。例えば、大別して、以下の４通りの方法がある。
【００６８】
まず、第１の方法では、個々の基板１０１と個々の蓋部２０１を接合し、半導体装置を形成する。
【００６９】
また、第２の方法では、大判の基板上に複数の基板１０１を形成し、当該大判の基板上の基板１０１に、個々の蓋部１０１を接合し、基板１０１が個々に分離されるよう、前記大判の基板を切断し、半導体装置を得る。
【００７０】
また、第３の方法では、大判の基板上に複数の蓋部２０１を形成し、当該大判の基板上の蓋部２０１に、個々の基板１０１を接合し、蓋部２０１が個々に分離されるよう前記大判の基板を切断し、半導体装置を得る。
【００７１】
また、第４の方法では、まず、第１の大判の基板上に複数の基板１０１を形成し、第２の大判の基板上に複数の蓋部２０１を形成する。次に、当該第１の大判の基板と当該第２の大判の基板を接合して、該第１の大判の基板上の基板１０１と該第２の大判の基板上の蓋部２０１を接合する。次に、基板１０１と蓋部２０１がそれぞれ個々に分離されるように、接合された当該第１の大判の基板と当該第２の大判の基板を切断し、半導体装置を得ることができる。
【００７２】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【００７３】
本発明によれば、発光素子が実装されてなる半導体装置であって、小型化が容易であり、発光効率が良好となる構造であって容易に形成可能な半導体装置と、当該半導体装置を製造する製造方法を提供することが可能となる。
【図面の簡単な説明】
【００７４】
【図１】従来の半導体装置の構成例である。
【図２】実施例１による半導体装置を示す図である。
【図３Ａ】図２の半導体装置を製造する製造方法を示す図（その１）である。
【図３Ｂ】図２の半導体装置を製造する製造方法を示す図（その２）である。
【図３Ｃ】図２の半導体装置を製造する製造方法を示す図（その３）である。
【図３Ｄ】図２の半導体装置を製造する製造方法を示す図（その４）である。
【図３Ｅ】図２の半導体装置を製造する製造方法を示す図（その５）である。
【図３Ｆ】図２の半導体装置を製造する製造方法を示す図（その６）である。
【図３Ｇ】図２の半導体装置を製造する製造方法を示す図（その７）である。
【図３Ｈ】図２の半導体装置を製造する製造方法を示す図（その８）である。
【図３Ｉ】図２の半導体装置を製造する製造方法を示す図（その９）である。
【図３Ｊ】図２の半導体装置を製造する製造方法を示す図（その１０）である。
【図３Ｋ】図２の半導体装置を製造する製造方法を示す図（その１１）である。
【図３Ｌ】図２の半導体装置を製造する製造方法を示す図（その１２）である。
【図３Ｍ】図２の半導体装置を製造する製造方法を示す図（その１３）である。
【図３Ｎ】図２の半導体装置を製造する製造方法を示す図（その１４）である。
【図３Ｏ】図２の半導体装置を製造する製造方法を示す図（その１５）である。
【図３Ｐ】図２の半導体装置を製造する製造方法を示す図（その１６）である。
【図３Ｑ】図２の半導体装置を製造する製造方法を示す図（その１７）である。
【図３Ｒ】図２の半導体装置を製造する製造方法を示す図（その１８）である。
【符号の説明】
【００７５】
１００  半導体装置
１０１  基板
１０１Ａ  絶縁膜
１０２  ビアプラグ
１０２Ａ  接続層
１０３  パターン配線
１０３Ａ  接続層
１０４  ソルダーレジスト層
１０５  隔壁部
１０５Ａ  接続層
１０６  バンプ
１０７  接続パッド
１０８  発光素子
１０９  蛍光体膜
２００  封止構造体
２０１  蓋部
２０２  接続層
２０３  蛍光体膜
【図１】
2007180204.tif 000003
【図２】
2007180204.tif 000004
【図３Ａ】
2007180204.tif 000005
【図３Ｂ】
2007180204.tif 000006
【図３Ｃ】
2007180204.tif 000007
【図３Ｄ】
2007180204.tif 000008
【図３Ｅ】
2007180204.tif 000009
【図３Ｆ】
2007180204.tif 000010
【図３Ｇ】
2007180204.tif 000011
【図３Ｈ】
2007180204.tif 000012
【図３Ｉ】
2007180204.tif 000013
【図３Ｊ】
2007180204.tif 000014
【図３Ｋ】
2007180204.tif 000015
【図３Ｌ】
2007180204.tif 000016
【図３Ｍ】
2007180204.tif 000017
【図３Ｎ】
2007180204.tif 000018
【図３Ｏ】
2007180204.tif 000019
【図３Ｐ】
2007180204.tif 000020
【図３Ｑ】
2007180204.tif 000021
【図３Ｒ】
2007180204.tif 000022