(57)【要約】  【課題】  本発明は、光電変換時に積分動作を行うとともに光電変換素子以外の素子数を最低限に抑えた固体撮像装置を提供することを目的とする。  【解決手段】  埋込型フォトダイオードＰＤ１，ＰＤ２の間に、絶縁膜を介してポリシリコン層５４ａを配置することで、転送ゲートＴＧ２を構成する。この転送ゲートＴＧ２が、Ｎ型浮遊拡散層ＦＤ１と電気的に接続されることによって、Ｎ型浮遊拡散層ＦＤ１に転送される光電荷量に応じてポテンシャルが変化する。これにより、埋込型フォトダイオードＰＤ１，ＰＤ２から出力される電気信号にニー特性が備えられる。【選択図】      図４
2007180949.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた光電荷を発生して内部に蓄積する光電変換素子と、該光電変換素子で蓄積された光電荷を転送する第１転送ゲートと、該第１転送ゲートにより転送された光電荷を蓄積する拡散層と、を有する画素を備える固体撮像装置において、
前記光電変換素子が、
前記第１転送ゲートと隣接して構成される第１光電変換素子と、
該第１光電変換素子と並列に接続される第２光電変換素子と、
前記拡散層と電気的に接続されるとともに、前記第１及び第２光電変換素子の間に接続される第２転送ゲートと、
を備え、
前記第１及び第２転送ゲートによって挟まれる領域に前記第１光電変換素子が形成され、前記第１及び第２光電変換素子によって挟まれる領域に前記第２転送ゲートが形成されることを特徴とする固体撮像装置。
【請求項２】
前記第２転送ゲートが、前記第１及び第２光電変換素子から前記拡散層へ転送された光電荷が一定量を超えたときにＯＦＦとなり、前記第２光電変換素子からの光電荷の転送が禁止されることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記拡散層と接続されて、前記拡散層をリセットするリセットスイッチを備え、
該リセットスイッチをＯＮとして前記拡散層をリセットする際、前記第１及び第２転送ゲートをＯＮとして、前記第１及び第２光電変換素子をリセットすることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記画素において撮像動作が行われている間、前記リセットスイッチをＯＮとして、前記拡散層のポテンシャルをリセットレベルで固定することを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記画素が、前記拡散層に接続された増幅器と、前記増幅器で増幅された出力信号を読み出すための読み出し用スイッチと、を備えることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光に対する電気信号を出力する画素を備える固体撮像装置に関するもので、特に、ダイナミックレンジの広い被写体に対応した固体撮像装置に関する。
【背景技術】
【０００２】
種々の用途に供されている固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＣＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＣＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷を、ＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
又、従来のＣＭＯＳ型の固体撮像素子として、入射光量に対して対数変換する対数変換動作を行うものがある（特許文献１参照）。この固体撮像素子においては、そのダイナミックレンジが５〜６桁と広いため、少々広い輝度範囲の輝度分布を構成する被写体を撮像しても、輝度分布内の全輝度情報を電気信号に変換して出力することができる。しかしながら、被写体の輝度分布に対してその撮像可能領域が広くなるので、撮像可能領域内の低輝度領域又は高輝度領域において、輝度データの無い領域ができてしまう。
【０００４】
これらに対して、本出願人は、上述の線形変換動作と対数変換動作とを切り換えることが可能なＣＭＯＳ型の固体撮像装置を提案している（特許文献２参照）。又、本出願人は、このような線形変換動作と対数変換動作とを自動的に切り換えるために、光電変換動作を行うフォトダイオードに接続されたトランジスタのポテンシャル状態を適当な状態に設定するＣＭＯＳ型の固体撮像装置を提案している（特許文献３参照）。この特許文献３による固体撮像装置は、トランジスタのポテンシャル状態を変更することにより、その光電変換動作が線形変換動作から対数変換動作に切りかわる変極点を切り換えることができる。
【０００５】
又、従来の固体撮像装置として、図１１のような埋込型フォトダイオードＰＤが用いられた画素を備える固体撮像装置が提供されている。この固体撮像装置は、感光素子として働く埋込型フォトダイオードＰＤと、埋込型フォトダイオードＰＤのアノードにソースが接続されるＭＯＳトランジスタＴ１と、ＭＯＳトランジスタＴ１のドレインにソースが接続されたＭＯＳトランジスタＴ２と、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ２のソースの接続ノードにゲートが接続されるＭＯＳトランジスタＴ３と、ＭＯＳトランジスタＴ３のソースにドレインが接続されたＭＯＳトランジスタＴ４と、を備える。
【０００６】
そして、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ１〜Ｔ４のバックゲートに直流電圧ＶPSが印加され、ＭＯＳトランジスタＴ２，Ｔ３それぞれのドレインに直流電圧ＶRS、ＶPDが印加される。又、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ４のゲートに信号φＴＸ，φＲＳ，φＶが入力され、ＭＯＳトランジスタＴ４のソースに出力信号線１４が接続される。そして、ＭＯＳトランジスタＴ１〜Ｔ４は、ＮチャネルのＭＯＳトランジスタである。
【０００７】
このように構成される画素は、図１２に示すように、Ｐ型ウェル層３１に対してＰ型層２０をその表面に形成してＮ型埋込層２１を埋め込むことによって構成される埋込型フォトダイオードＰＤと、埋込型フォトダイオードＰＤが構成される領域に隣接する領域表面に絶縁膜２２を介して構成されたゲート電極２３を備える転送ゲートＴＧと、転送ゲートＴＧが構成される領域と隣接する領域に形成されるＮ型浮遊拡散層ＦＤと、Ｎ型浮遊拡散層ＦＤに隣接する領域表面に絶縁膜２４を介して構成されたゲート電極２５を備えるリセットゲートＲＧと、リセットゲートＲＧが構成される領域と隣接する領域に形成されるＮ型拡散層Ｄと、を備える。
【０００８】
このとき、埋込型フォトダイオードＰＤにおいて、Ｎ型埋込層２１の表面に高濃度のＰ型層２０が形成される。又、Ｎ型埋込層２１とＮ型浮遊拡散層ＦＤと転送ゲートＴＧとによってＭＯＳトランジスタＴ１が構成されるとともに、Ｎ型浮遊拡散層ＦＤ及びＮ型拡散層Ｄと転送ゲートＲＧとによってＭＯＳトランジスタＴ２が構成される。そして、このように埋込型フォトダイオードＰＤを画素内に構成することで、Ｐ型層２０の表面における電位が、この埋込型フォトダイオードＰＤ周囲のＰ型層より成るチャンネルストッパ層と同一の電位に固定される。そして、Ｎ型浮遊拡散層ＦＤにＭＯＳトランジスタＴ３のゲートが接続される。
【０００９】
このような構成部分を備える画素において、転送ゲートＴＧにおけるポテンシャル状態を決定するゲート電極２３でのゲート電圧を中間電位とすることで、入射光量に対して線形的に電気信号を変化させる線形変換動作と、入射光量に対して対数的に電気信号を変化させる対数変換動作とを、切り換えて動作させることができる。このとき、画素における埋込型フォトダイオードＰＤ及び転送ゲートＴＧ及びＮ型浮遊拡散層ＦＤのポテンシャル状態の関係を、図１３（ａ）に示す。
【００１０】
埋込型フォトダイオードＰＤに光が入射されると、光電荷が発生するために、発生した光電荷に応じて埋込型フォトダイオードＰＤのポテンシャルが上がる。ここで、被写体の輝度が低いとき、埋込型フォトダイオードＰＤに現れるポテンシャルが、入射光量の積分値に対して線形的に比例した値となる。又、被写体の輝度が高いとき、埋込型フォトダイオードＰＤのポテンシャルが高くなって転送ゲートＴＧのポテンシャルとの差が閾値に近づくと、制御ゲートＴＧがサブスレッショルド領域で動作し、埋込型フォトダイオードＰＤより電流が流れる。そして、図１３（ａ）のように、埋込型フォトダイオードＰＤに現れるポテンシャルが光電変換で発生する電流の対数値に比例するように変化する。
【００１１】
そして、このように埋込型フォトダイオードＰＤのポテンシャルが入射光量に応じて変化すると、ゲート電極２３のゲート電圧を低くすることによって、図１３（ｂ）のように、転送ゲートＴＧのポテンシャルを高くする。このようにすることで、埋込型フォトダイオードＰＤのポテンシャルが、図１３（ｂ）のように保持されることとなる。その後、この保持された埋込型フォトダイオードＰＤのポテンシャルによる電圧が、転送ゲートＴＧを通じて、Ｎ型浮遊拡散層ＦＤに転送されるとともに、この転送された電圧による電気信号が画像信号として出力される。
【００１２】
【特許文献１】特開平１１−３１３２５７号公報
【特許文献２】特開２００２−７７７３３号公報
【特許文献３】特開２００２−３００４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、図１１及び図１２のように構成される固体撮像装置によると、撮像時における光電変換動作を線形変換動作から対数変換動作に切り換えることができるため、撮像する被写体のダイナミックレンジを広くとることができる。そして、線形変換動作による光電変換動作を行う場合においては、埋込型フォトダイオードＰＤにおいて蓄積された光電荷に基づく電気信号が出力されるため、出力される電気信号には積分成分を有する。
【００１４】
しかしながら、対数変換動作による光電変換動作を行う場合においては、サブスレッショルド状態における電流値に基づく電気信号が出力されるため、読み出される瞬間の入射光の情報のみとなる。そのため、積分成分がある線形変換動作時の信号に比べて、信号の変動率が大きく、ノイズの影響も受けやすくなる。これに対して、各画素の出力側に積分回路を設置するものもあるが、画素毎に設けると積分回路を構成する回路素子の占める面積が大きくなり、固体撮像装置の開口率が低くなる。
【００１５】
このような問題を鑑みて、本発明は、光電変換時に積分動作を行うとともに光電変換素子以外の素子数を最低限に抑えた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じた光電荷を発生して内部に蓄積する光電変換素子と、該光電変換素子で蓄積された光電荷を転送する第１転送ゲートと、該第１転送ゲートにより転送された光電荷を蓄積する拡散層と、を有する画素を備える固体撮像装置において、前記光電変換素子が、前記第１転送ゲートと隣接して構成される第１光電変換素子と、該第１光電変換素子と並列に接続される第２光電変換素子と、前記拡散層と電気的に接続されるとともに、前記第１及び第２光電変換素子の間に接続される第２転送ゲートと、を備え、前記第１及び第２転送ゲートによって挟まれる領域に前記第１光電変換素子が形成され、前記第１及び第２光電変換素子によって挟まれる領域に前記第２転送ゲートが形成されることを特徴とする。
【００１７】
このように構成されるとき、前記第１及び第２光電変換素子から前記拡散層へ転送された光電荷が一定量を超えたときにＯＦＦとなり、前記第２光電変換素子からの光電荷の転送が禁止される。これにより、固体撮像装置の画素出力がニー特性を備える。
【００１８】
又、前記拡散層と接続されて、前記拡散層をリセットするリセットスイッチを備え、該リセットスイッチをＯＮとして前記拡散層をリセットする際、前記第１及び第２転送ゲートをＯＮとして、前記第１及び第２光電変換素子をリセットする。このとき、前記画素において撮像動作が行われている間、前記リセットスイッチをＯＮとして、前記拡散層のポテンシャルをリセットレベルで固定するものとして、前記光電変換素子からオーバーフローする光電荷により前記拡散層のレベルが変更するのを防ぐものとしても構わない。
【００１９】
又、前記画素が、前記拡散層に接続された増幅器と、前記増幅器で増幅された出力信号を読み出すための読み出し用スイッチと、を備えるものとしても構わない。
【発明の効果】
【００２０】
本発明によると、並列に接続された第１及び第２光電変換素子の間に、拡散層と電気的に接続された第２転送ゲートを設けることで、第２光電変換素子から転送される光電荷量を制御することができる。そして、第２転送ゲートが、第１及び第２光電変換素子から拡散層へ転送された光電荷が一定量を超えたときにＯＦＦとなることで、第２光電変換素子からの光電荷の転送が禁止されるため、低輝度領域と高輝度領域との光電変換特性の傾きを異なるものとしたニー特性が得られる。これにより、高輝度領域における光電変換特性の傾きを小さくして、そのダイナミックレンジを広くすることができる。又、拡散層と接続される第２転送ゲートを設けるだけで、光電変換素子部分以外の素子構成を変更することなく、広いダイナミックレンジの固体撮像装置を構成することができるとともに、その素子レイアウトの変更も最小限に抑えることができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態について、以下に、図面を参照して説明する。
【００２２】
＜撮像装置の構成＞
本実施形態の撮像装置は、図１に示すように、複数のレンズから構成される光学系１と、光学系１への露光時間を決定するメカシャッター１ａと、光学系１を通じて入射される光の入射光量を電気信号に変換して画像信号として出力する固体撮像装置２と、固体撮像装置２から出力される画像信号をデジタル信号に変換するＡ／Ｄ変換部３と、Ａ／Ｄ変換部３でデジタル信号に変換された画像信号に対して各種画像処理を施す画像処理部４と、固体撮像装置２における各信号の電圧値の制御を行う信号制御部５と、を備える。
【００２３】
このように構成される撮像装置において、メカシャッター１ａが開くことによって、光学系１を通じて固体撮像装置２に被写体からの光が入射される。そして、固体撮像装置２が撮像動作を行うことで得られた画像信号がＡ／Ｄ変換部３に出力されて、デジタル信号に変換される。このように動作するとき、固体撮像装置２には、信号制御部５より各信号が与えられて、固体撮像装置２内の水平走査回路及び垂直走査回路が動作し、各画素の画像信号が順にＡ／Ｄ変換部３に出力される。このＡ／Ｄ変換部３でデジタル信号に変換された画像信号が画像処理部４に与えられて、エッジ強調処理やホワイトバランス処理などの画像処理が施される。
【００２４】
＜固体撮像装置の構成＞
まず、本実施形態の固体撮像装置について、図２を参照して説明する。図２は、本発明の実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。
【００２５】
図２において、Ｇ11〜Ｇmnは行列配置（マトリクス配置）された画素を示している。１１は垂直走査回路であり、各画素に信号φＶを与える行（ライン）１３−１、１３−２、・・・、１３−ｎを順次走査していく。１２は水平走査回路であり、画素から出力信号線１４−１、１４−２、・・・、１４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。１５は電源ラインである。各画素に対し、上記ライン１３−１〜１３−ｎや出力信号線１４−１〜１４−ｍ、電源ライン１５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図２ではこれらについて省略する。
【００２６】
又、出力信号線１４−１〜１４−ｍのそれぞれには、定電流源１６−１〜１６−ｍが接続されるとともに、出力信号線１４−１〜１４−ｍのそれぞれを介して与えられる画素Ｇ11〜Ｇmnから与えられる画像信号とノイズ信号をサンプルホールドする選択回路１７−１〜１７−ｍが設けられる。そして、補正回路１８に選択回路１７−１〜１７−ｍから画像信号及びノイズ信号が順に送出されると、この補正回路１８で補正処理が行われて、ノイズ除去された画像信号が外部に出力される。尚、定電流源１６−１〜１６−ｍの一端に直流電圧ＶPSが印加される。
【００２７】
このような固体撮像装置２において、画素Ｇab（ａ：１≦ａ≦ｍの自然数、ｂ：１≦ｂ≦ｎの自然数）からの出力となる画像信号及びノイズ信号が、それぞれ、出力信号線１４−ａを介して出力されるとともに、この出力信号線１４−ａに接続された定電流源１６−ａによって増幅される。そして、画素Ｇabから出力された画像信号及びノイズ信号が順番に選択回路１７−ａに送出されるとともに、この選択回路１７−ａにおいて、送出された画像信号及びノイズ信号がサンプルホールドされる。
【００２８】
その後、選択回路１７−ａより、サンプルホールドされた画像信号が補正回路１８に送出された後、同じくサンプルホールドされたノイズ信号が補正回路１８に送出される。補正回路１８では、選択回路１７−ａより与えられた画像信号を、同じく選択回路１７−ａより与えられたノイズ信号に基づいて補正処理して、ノイズ除去した画像信号を外部に出力する。尚、選択回路１７−１〜１７−ｍ及び補正回路１８それぞれの構成の一例として、本出願人が特開平２００１−２２３９４８号公報において提示した構成などが挙げられる。又、選択回路１７−１〜１７−ｍの構成位置に、補正回路を設けるようにしても構わない。
【００２９】
又、このような固体撮像装置２に対して、信号制御部５より垂直走査回路１１に信号が与えられることにより、各行の画素の転送ゲートを閉じるタイミングが設定される信号、及び、画素Ｇ11〜Ｇmnが撮像動作を開始するタイミングと画像信号及びノイズ信号の出力タイミングとを設定するための信号が垂直走査回路１１より出力される。更に、信号制御部５から水平走査回路１２に信号が与えられることにより、選択回路１７−１〜１７−ｍから画像信号及びノイズ信号が補正回路１８に出力されるタイミングを設定するための信号が水平走査回路１２より出力される。
【００３０】
＜画素の構成及び動作＞
図２に示した構成の固体撮像装置内に設けられる各画素の構成について、図面を参照して以下に説明する。尚、図３が、画素の構成を示す回路図であり、図４が、各画素における素子レイアウトを示す上面図であり、図５が、画素における各素子の積層構造を示す断面図である。
【００３１】
まず、画素の回路構成について、図３を参照して説明する。図３に示す画素は、カソードに直流電圧ＶPSが印加された埋込型フォトダイオードＰＤ１，ＰＤ２と、埋込型フォトダイオードＰＤ１のカソードにソースが接続されたＭＯＳトランジスタＴ１と、ＭＯＳトランジスタＴ１のソースにドレインが接続されるとともにドレインに直流電圧ＶRSが印加されたＭＯＳトランジスタＴ２と、ＭＯＳトランジスタＴ１のソースにゲートが接続されるとともにドレインに直流電圧ＶPD（ＶPD＞ＶPS）が印加されたＭＯＳトランジスタＴ３と、ＭＯＳトランジスタＴ３のソースにドレインが接続されるとともにソースが出力信号線１４（図１の出力信号線１４−１〜１４−ｍに相当する）に接続されたＭＯＳトランジスタＴ４と、埋込型フォトダイオードＰＤ１のカソードにソースが接続されるとともに埋込型フォトダイオードＰＤ２のカソードにドレインが接続されたＭＯＳトランジスタＴ５と、を備える。
【００３２】
このように各素子が接続されることで画素が構成されるとき、更に、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ４のゲートそれぞれには、信号φＴＸ，φＲＳ，φＶそれぞれが与えられ、又、ＭＯＳトランジスタＴ５のゲートが、ＭＯＳトランジスタＴ１のドレインとＭＯＳトランジスタＴ３のゲートとの接続ノードに接続される。尚、ＭＯＳトランジスタＴ１〜Ｔ５は、バックゲートに直流電圧ＶPSが印加されたＮチャネルのＭＯＳトランジスタである。
【００３３】
このとき、埋込型フォトダイオードＰＤ１，ＰＤ２及びＭＯＳトランジスタＴ１，Ｔ５によって光電変換回路が構成され、光電変換回路からの電気信号を増幅するＭＯＳトランジスタＴ３，Ｔ４によって増幅回路が構成される。即ち、ＭＯＳトランジスタＴ１のドレインに現れる電気信号をＭＯＳトランジスタＴ３において増幅して出力する。又、ＭＯＳトランジスタＴ２が、光電変換回路のリセットスイッチとして機能する。
【００３４】
次に、このような回路構成となる画素における画素レイアウトについて、図４を参照して説明する。図４に示すように、Ｐ型基板のＰ型エピタキシャル層５０において、矩形状の埋込型フォトダイオードＰＤ１，ＰＤ２によって挟まれた領域に、トランジスタＴ５のゲートを構成するライン状のポリシリコン層５４ａが配置される。このとき、埋込型フォトダイオードＰＤ１，ＰＤ２は、それぞれの空乏化時に略同じポテンシャルを備えるような構成とする。よって、例えば、埋込型フォトダイオードＰＤ１，ＰＤ２を略同じ濃度プロファイル構造としても構わない。
【００３５】
又、埋込型フォトダイオードＰＤ１に対してポリシリコン層５４ａの逆側に隣接するように、トランジスタＴ１のゲートを構成するポリシリコン層５４ｂが配置される。即ち、埋込型フォトダイオードＰＤ１が、ポリシリコン層５４ａ，５４ｂの間に配置されることとなる。尚、埋込型フォトダイオードＰＤ１は、略矩形状とし、ポリシリコン層５４ｂと隣接する部分の幅Ｌ２が受光部分の幅Ｌ１よりも狭くなるような形状とされる。
【００３６】
そして、ポリシリコン層５４ｂに対して埋込型フォトダイオードＰＤ１の逆側に隣接するように、トランジスタＴ１のドレイン及びトランジスタＴ２のソースとして機能するＮ型浮遊拡散層ＦＤ１が配置される。このＮ型浮遊拡散層ＦＤ１に対してポリシリコン層５４ｂの逆側に隣接するように、トランジスタＴ２のゲートを構成するポリシリコン層５４ｃが配置される。同様に、このポリシリコン層５４ｃに対してＮ型浮遊拡散層ＦＤ１の逆側に隣接するように、トランジスタＴ２のドレインとして機能するＮ型拡散層Ｄ１が配置される。
【００３７】
即ち、埋込型フォトダイオードＰＤ１とＮ型浮遊拡散層ＦＤ１との間にポリシリコン層５４ｂが配置され、ポリシリコン層５４ｂ，５４ｃの間にＮ型浮遊拡散層ＦＤ１が配置され、Ｎ型浮遊拡散層ＦＤ１とＮ型拡散層Ｄ１との間にポリシリコン層５４ｃが配置される。又、Ｎ型浮遊拡散層ＦＤ１及びＮ型拡散層Ｄ１それぞれの幅が、埋込型フォトダイオードＰＤ１のポリシリコン層５４ｂと隣接する位置の幅と等しいＬ２とされる。そして、Ｎ型浮遊拡散層ＦＤ１のポリシリコン層５４ｃ側とポリシリコン層５４ｃとＮ型拡散層Ｄ１とは、Ｐ型ウェル層５１ａ（図５（ａ）参照）に形成される。
【００３８】
又、埋込型フォトダイオードＰＤ１，ＰＤ２、Ｎ型浮遊拡散層ＦＤ１、及びＮ型拡散層Ｄ１の形成される領域と異なる領域に、Ｐ型ウェル層５１ｂ（図５（ｂ）参照）が形成され、このＰ型ウェル層５１ｂにおいて、Ｎ型拡散層Ｄ２，Ｄ３及びＮ型浮遊拡散層ＦＤ２が配置されて、ＭＯＳトランジスタＴ３，Ｔ４が形成される。即ち、ＭＯＳトランジスタＴ３のドレインとなるＮ型拡散層Ｄ２、ＭＯＳトランジスタＴ３のソース及びＭＯＳトランジスタのＴ４のドレインとなるＮ型浮遊拡散層ＦＤ２、ＭＯＳトランジスタＴ４のソースとなるＮ型拡散層Ｄ３が順番に配置される。
【００３９】
そして、Ｎ型拡散層Ｄ２とＮ型浮遊拡散層ＦＤ２との間に、ＭＯＳトランジスタＴ３のゲートとなるポリシリコン層５４ｄが配置され、Ｎ型拡散層Ｄ３とＮ型浮遊拡散層ＦＤ２との間に、ＭＯＳトランジスタＴ４のゲートとなるポリシリコン層５４ｅが配置される。即ち、ポリシリコン層５４ｄ，５４ｅの間に、Ｎ型浮遊拡散層ＦＤ２が配置されることとなる。更に、ポリシリコン層５４ｄに接続するようにポリシリコン層５４ａが配置されるとともに、Ｎ型浮遊拡散層ＦＤ１とポリシリコン層５４ｄとを電気的に接続する金属膜５３が設置される。
【００４０】
又、埋込型フォトダイオードＰＤ１，ＰＤ２、Ｎ型浮遊拡散層ＦＤ１、及びＮ型拡散層Ｄ１が連続して構成される領域の周囲を囲むように、ＳｉＯ2膜などの酸化膜で構成されるＳＴＩ（Shallow Trench Isolation）層５２ａを設けて、埋込型フォトダイオードＰＤ１，ＰＤ２、Ｎ型浮遊拡散層ＦＤ１、及びＮ型拡散層Ｄ１が構成される領域をＰ型基板における外部の領域と絶縁する。同様に、Ｎ型拡散層Ｄ２，Ｄ３及びＮ型浮遊拡散層ＦＤ２が連続して構成される領域を囲むようにＳＴＩ層５２ｂを設けて、Ｎ型拡散層Ｄ２，Ｄ３及びＮ型浮遊拡散層ＦＤ２が構成される領域をＰ型基板における外部の領域と絶縁する。
【００４１】
次に、このような画素レイアウトとなる画素における各素子の断面構造について、図５を参照して説明する。尚、図５（ａ）が、図４における画素レイアウトのＡ−Ａ断面の概略図であり、図５（ｂ）が、図４における画素レイアウトのＢ−Ｂ断面の概略図である。
【００４２】
図５（ａ）に示すように、Ｐ型エピタキシャル層５０において、Ｐ型層２１ａをその表面に形成してＮ型埋込層２０ａを埋め込むことでフォトダイオードＰＤ１を形成し、Ｐ型層２１ｂをその表面に形成してＮ型埋込層２０ｂを埋め込むことでフォトダイオードＰＤ２を形成する。このＮ型埋込層２０ａ，２０ｂの間のＰ型エピタキシャル層５０表面には、絶縁膜２４ａを介してポリシリコン層５４ａが形成される。これにより、Ｎ型埋込層２０ａ，２０ｂ、絶縁膜２４ａ、及びポリシリコン層５４ａによって、ＭＯＳトランジスタＴ５が形成される。即ち、Ｎ型埋込層２０ａ，２０ｂそれぞれが、ＭＯＳトランジスタＴ５のソース及びドレインとして機能し、Ｎ型埋込層２０ａ，２０ｂ間のＰ型エピタキシャル層５０がＭＯＳトランジスタＴ５のチャネル領域となる。
【００４３】
そして、Ｎ型埋込層２０ａ及びＮ型浮遊拡散層ＦＤ１の間のＰ型エピタキシャル層５０表面には、絶縁膜２４ｂを介してポリシリコン層５４ｂが形成される。これにより、Ｎ型埋込層２０ａ、Ｎ型浮遊拡散層ＦＤ１、絶縁膜２４ｂ、及びポリシリコン層５４ｂによって、ＭＯＳトランジスタＴ１が形成される。即ち、Ｎ型埋込層２０ａが、ＭＯＳトランジスタＴ１のソースとして機能し、Ｎ型埋込層２０ａ及びＮ型浮遊拡散層ＦＤ１の間のＰ型エピタキシャル層５０がＭＯＳトランジスタＴ１のチャネル領域となる。又、Ｎ型浮遊拡散層ＦＤ１は、Ｐ型エピタキシャル層５０に形成されたＰ型ウェル層５１ａとの境界をまたぐように形成される。
【００４４】
更に、Ｎ型浮遊拡散層ＦＤ１及びＮ型拡散層Ｄ１の間のＰ型ウェル層５１ａ表面には、絶縁膜２４ｃを介してポリシリコン層５４ｃが形成される。これにより、Ｎ型浮遊拡散層ＦＤ１、Ｎ型拡散層Ｄ１、絶縁膜２４ｃ、及びポリシリコン層５４ｃによって、ＭＯＳトランジスタＴ２が形成される。そして、Ｐ型エピタキシャル層５０において、Ｎ型埋込層２０ａ，２０ｂ及びＮ型浮遊拡散層ＦＤ１を囲むように、ＳＴＩ層５２ａが形成され、Ｐ型ウェル層５１ａにおいて、Ｎ型浮遊拡散層ＦＤ１及びＮ型拡散層Ｄ１を囲むように、ＳＴＩ層５２ａが形成される。このＳＴＩ層５２ａの層厚は、Ｎ型埋込層２０ａ，２０ｂ、Ｎ型拡散層ＦＤ１、及びＮ型拡散層Ｄ１の層厚よりも厚く、Ｐ型ウェル層５１ａの層厚よりも薄い。
【００４５】
又、図５（ｂ）に示すように、ＳＴＩ層５２ｂで囲まれたＰ型ウェル層５１ｂに、Ｎ型拡散層Ｄ２，Ｄ３とＮ型浮遊拡散層ＦＤ２とが形成される。そして、Ｎ型拡散層Ｄ２及びＮ型浮遊拡散層ＦＤ２の間のＰ型ウェル層５１ｂ表面に、絶縁膜２４ｄを介してポリシリコン層５４ｄが形成され、Ｎ型拡散層Ｄ３及びＮ型浮遊拡散層ＦＤ２の間のＰ型ウェル層５１ｂ表面に、絶縁膜２４ｅを介してポリシリコン層５４ｅが形成される。
【００４６】
これにより、Ｎ型浮遊拡散層ＦＤ２、Ｎ型拡散層Ｄ２、絶縁膜２４ｄ、及びポリシリコン層５４ｄによって、ＭＯＳトランジスタＴ３が形成され、Ｎ型浮遊拡散層ＦＤ２、Ｎ型拡散層Ｄ３、絶縁膜２４ｅ、及びポリシリコン層５４ｅによって、ＭＯＳトランジスタＴ４が形成される。即ち、Ｎ型拡散層Ｄ２が、ＭＯＳトランジスタＴ３のドレインとして機能し、Ｎ型浮遊拡散層ＦＤ２が、ＭＯＳトランジスタＴ３のソース及びＭＯＳトランジスタＴ４のドレインとして機能し、Ｎ型浮遊拡散層Ｄ３がＭＯＳトランジスタＴ４のソースとして機能する。
【００４７】
更に、図５（ａ）に示すように、フォトダイオードＰＤ１，ＰＤ２の設置される領域以外を覆うように、アルミニウム膜などによる遮光膜５５が形成されて、ＭＯＳトランジスタＴ１，Ｔ２への光の入射を禁止する。又、この遮光膜５５は、図５（ｂ）に示すように、Ｐ型ウェル層５２ｂの形成される領域全体を覆うように形成されて、ＭＯＳトランジスタＴ３，Ｔ４への光の入射も禁止する。
【００４８】
このようにして構成されることで、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ５それぞれのチャネル領域となる絶縁膜２４ｂ，２４ａ，２４ｃ下のＰ型エピタキシャル層５０及びＰ型ウェル層５１ａそれぞれが、光電荷の転送やリセットを行うゲートとして機能する。即ち、絶縁膜２４ｂ下のＰ型エピタキシャル層５０がポリシリコン層５４ｂによって駆動する転送ゲートＴＧ１となり、絶縁膜２４ａ下のＰ型エピタキシャル層５０がポリシリコン層５４ａによって駆動する転送ゲートＴＧ２となり、絶縁膜２４ｃ下のＰ型ウェル層５１ａがポリシリコン層５４ｃによって駆動するリセットゲートＲＧとなる。
【００４９】
次に、この画素の動作について、図６のタイミングチャートを参照して説明する。尚、図６は、画素を構成する各素子に与える信号のタイミングを示すタイミングチャートである。又、図７及び図８は、図５のように構成される画素における各チャンネルのポテンシャル状態を示す図である。
【００５０】
まず、メカシャッター１ａを閉じて固体撮像装置２への露光が禁止した状態で、信号φＴＸ，φＲＳ，φＶそれぞれをローとして、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ４，Ｔ５それぞれをＯＦＦとする。この状態から、信号φＴＸ，φＲＳそれぞれをハイとして、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ５をＯＮとする。即ち、図７（ａ）のように、転送ゲートＴＧ１，ＴＧ２及びリセットゲートＲＧのポテンシャルを低くする。
【００５１】
このとき、転送ゲートＴＧ１のポテンシャルが、光入射がないときの埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも低く、埋込型フォトダイオードＰＤ１，ＰＤ２から電荷が転送されなかったときのＮ型浮遊拡散層ＦＤ１のポテンシャルよりも高い値となる。又、転送ゲートＴＧ２のポテンシャルが、光入射がないときの埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルと略同等のポテンシャルとなるとともに、リセットゲートＲＧのポテンシャルがＮ型拡散層Ｄ１におけるポテンシャルと同等のポテンシャルとなる。
【００５２】
このように、図７（ａ）のようなポテンシャル状態とすることによって、埋込型フォトダイオードＰＤ１，ＰＤ２及びＮ型浮遊拡散層ＦＤ１に蓄積されていた電荷が再結合されて、それぞれのポテンシャルが低くなってリセットされる。よって、埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルが、転送ゲートＴＧ２のポテンシャルと略同等のポテンシャルとなるとともに、Ｎ型拡散層ＦＤ１のポテンシャルがＮ型拡散層Ｄ１におけるポテンシャルと同等のポテンシャルとなる。
【００５３】
このようにリセットされると、信号φＴＸをローとしてＭＯＳトランジスタＴ１をＯＦＦとすることで、図７（ｂ）のように、転送ゲートＴＧ１のポテンシャルを高くし、埋込型フォトダイオードＰＤ１，ＰＤ２で光電荷が蓄積可能なポテンシャル状態とする。そして、メカシャッター１ａを開くことによって露光を開始することで、固体撮像装置２へ光が入射され、各画素における埋込型フォトダイオードＰＤ１，ＰＤ２において光電変換動作が成される。これにより、埋込型フォトダイオードＰＤ１，ＰＤ２それぞれにおいて発生した光電荷が、ポテンシャルの低い埋込型フォトダイオードＰＤ１，ＰＤ２及び転送ゲートＴＧ２で蓄積される。よって、図７（ｂ）のように、埋込型フォトダイオードＰＤ１，ＰＤ２及び転送ゲートＴＧ２のポテンシャル状態が、入射光量の積分値に比例して高くなるように変化する。
【００５４】
このとき、信号φＲＳがハイとしてＭＯＳトランジスタＴ２がＯＮとされることで、転送ゲートＴＧ１からＮ型浮遊拡散層ＦＤ１にオーバーフローした光電荷が再結合されるため、Ｎ型浮遊拡散層ＦＤ１はＮ型拡散層Ｄ１のポテンシャルに近い値に維持される。よって、Ｎ型拡散層Ｄ１には直流電圧ＶRSが印加された状態となることから、このＮ型浮遊拡散層ＦＤ１に与えられる直流電圧ＶRSがＭＯＳトランジスタＴ５のゲートに与えられることとなる。これにより、ＭＯＳトランジスタＴ５がＯＮの状態となるため、図７（ｂ）のように、転送ゲートＴＧ２のポテンシャルが、入射光量によって変化する埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルと略同等のポテンシャルとなる。
【００５５】
このように固体撮像装置２への露光動作を行い、埋込型フォトダイオードＰＤ１，ＰＤ２で発生した光電荷の蓄積が行われて一定時間が経過すると、固体撮像装置２への露光動作を終了するため、メカシャッター１ａを閉じる。メカシャッター１ａを閉じて露光動作が終了されると、信号φＲＳをローとしてＭＯＳトランジスタＴ２をＯＦＦとし、図７（ｃ）のように、リセットゲートＲＧのポテンシャルを転送ゲートＴＧ１のポテンシャルと同様に高くする。このリセットゲートＲＧのポテンシャルを高くすることによって、Ｎ型浮遊拡散層ＦＤ１において電荷が蓄積可能な状態とする。
【００５６】
そして、図７（ｃ）のように、転送ゲートＴＧ１及びリセットゲートＲＧそれぞれのポテンシャルが高くなっている状態で、信号φＶをハイとしてＭＯＳトランジスタＴ４をＯＮとする。これにより、Ｎ型浮遊拡散層ＦＤ１のポテンシャルが、電荷転送前の初期状態であることから、ＭＯＳトランジスタＴ３のゲート電圧として初期状態となる電圧が与えられる。そのため、ＭＯＳトランジスタＴ４がＯＮとなることで、初期化されたＮ型浮遊拡散層ＦＤ１のポテンシャルに応じた電圧信号がノイズ信号として出力信号線１４に出力される。
【００５７】
このようにして、ノイズ信号が出力されると、信号φＶをローとしてＭＯＳトランジスタＴ４をＯＦＦとした後、信号φＴＸをハイとしてＭＯＳトランジスタＴ１をＯＮとすることで、図８（ａ）のように、転送ゲートＴＧ１のポテンシャルを低くする。これにより、転送ゲートＴＧ１のポテンシャルが、光入射がないときの埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも低くなるため、図８（ａ）のように、埋込型フォトダイオードＰＤ１，ＰＤ２に蓄積された光電荷が、転送ゲートＴＧ１を介してＮ型浮遊拡散層ＦＤ１に転送される。
【００５８】
このとき、ＭＯＳトランジスタＴ２がＯＦＦとされて、リセットゲートＲＧのポテンシャルが高いため、埋込型フォトダイオードＰＤ１，ＰＤ２から転送された光電荷が、Ｎ型浮遊拡散層ＦＤ１に蓄積される。そのため、図８（ａ）に示すように、埋込型フォトダイオードＰＤ１，ＰＤ２から転送された光電荷量に応じて、Ｎ型浮遊拡散層ＦＤ１のポテンシャルが高くなるように変化する。
【００５９】
そして、Ｎ型浮遊拡散層ＦＤ１に転送された光電荷が蓄積されることで、Ｎ型浮遊拡散層ＦＤ１のポテンシャルが高くなるように変化すると、このＮ型浮遊拡散層ＦＤ１における電圧が低くなる。よって、このＮ型浮遊拡散層ＦＤ１と金属膜５３を介して電気的に接続されるポリシリコン層５４ａに与えられる電圧が低くなることから、ＭＯＳトランジスタＴ５のゲート電圧が低くなる。そのため、図８（ａ）のように、転送ゲートＴＧ２のポテンシャルが、Ｎ型浮遊拡散層ＦＤ１のポテンシャルに応じて高くなる。即ち、Ｎ型浮遊拡散層ＦＤ１のポテンシャルが高くなればなるほど、転送ゲートＴＧ２のポテンシャルも高くなる。
【００６０】
このように、Ｎ型浮遊拡散層ＦＤ１のポテンシャルが高くなることにより転送ゲートＴＧ２のポテンシャルが高くなるとき、埋込型フォトダイオードＰＤ１，ＰＤ２では、蓄積した光電荷をＮ型浮遊拡散層ＦＤ１に転送することで、そのポテンシャルが低くなる。そして、図８（ｂ）に示すように、転送ゲートＴＧ２のポテンシャルが埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも高くなる。よって、埋込型フォトダイオードＰＤ２に残留している光電荷が転送ゲートＴＧ２によりせき止められ、Ｎ型浮遊拡散層ＦＤ１への転送が禁止されるため、図８（ｂ）に示すように、埋込型フォトダイオードＰＤ１に残留している光電荷のみがＮ型浮遊拡散層ＦＤ１に転送されることとなる。
【００６１】
そして、信号φＴＸをハイとして転送ゲートＴＧ１によるＮ型浮遊拡散層ＦＤ１への光電荷の転送を開始してから所定時間が経過すると、信号φＴＸをローとしてＭＯＳトランジスタＴ１をＯＦＦとする。即ち、図８（ｃ）のように、転送ゲートＴＧ１のポテンシャルを高くすることにより、埋込型フォトダイオードＰＤ１からＮ型浮遊拡散層ＦＤ１への光電荷の転送を禁止する。このように、Ｎ型浮遊拡散層ＦＤ１への転送が禁止されることで、Ｎ型浮遊拡散層ＦＤ１に、埋込型フォトダイオードＰＤ１，ＰＤ２より転送された光電荷が保持される。
【００６２】
その後、信号φＶをハイとしてＭＯＳトランジスタＴ４がＯＮとされる。このとき、Ｎ型浮遊拡散層ＦＤ１のポテンシャルに応じたゲート電圧がＭＯＳトランジスタＴ３に与えられることから、このゲート電圧をＭＯＳトランジスタＴ３で増幅した電圧信号が、画像信号として出力信号線１４に出力される。即ち、ＭＯＳトランジスタＴ３によって増幅される電圧信号が、入射光量の積分値に応じた画像信号として出力される。
【００６３】
その後、信号φＶをローとしてＭＯＳトランジスタＴ４がＯＦＦとされると、次フレームの撮像動作を行うために、信号φＴＸ，φＲＳをハイとして、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ５をＯＮとし、図７（ａ）のようなポテンシャル状態によるリセット動作を行う。このとき、上述したように、埋込型フォトダイオードＰＤ２には光電荷が残留しているが、図７（ａ）のようなポテンシャル状態とすることで、この残留している光電荷がＮ型拡散層Ｄ１にむかって転送されるため、この残留する光電荷を排出することができ、残像となることがない。
【００６４】
このようにして各画素が撮像動作を行うとき、信号φＴＸ，φＲＳをハイとしてリセット動作を開始してから、メカシャッター１ａを閉じて露光禁止して信号φＲＳをローとするまで、全画素Ｇ11〜Ｇmnを同時に動作させる。その後、この画素Ｇ11〜Ｇmnが、Ｇ11〜Ｇm1、Ｇ12〜Ｇm2、…、Ｇ1n〜Ｇmnの順に動作することで、１行ごとにノイズ信号及び画像信号が順に出力されて、選択回路１７−１〜１７−ｍにサンプルホールドされる。そして、選択回路１７−１〜１７−ｍにサンプルホールドされたノイズ信号及び画像信号が１画素毎に順番に補正回路１８に与えられて、ノイズ除去された画像信号が出力される。即ち、画素Ｇ1k〜Ｇmk（ｋは、１≦ｋ≦ｎの自然数）のノイズ信号及び画像信号が選択回路１７−１〜１７−ｍにサンプルホールドされているとき、補正回路１８より画素Ｇ1k，Ｇ2k，…，Ｇmkの画像信号が順番に出力される。
【００６５】
このように動作することにより、入射光量となる輝度値に対して出力される画像信号の信号値（光電変換特性）が、図９のグラフで表されるように、折れ曲がり点Ｐを備えるニー特性となる。即ち、入射光量の少ない低輝度領域においては、埋込型フォトダイオードＰＤ１，ＰＤ２及び転送ゲートＴＧ２に蓄積された光電荷が少ないことから、転送ゲートＴＧ２のポテンシャルが埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも高くなるまでに、埋込型フォトダイオードＰＤ１，ＰＤ２に蓄積された光電荷のほとんどがＮ型浮遊拡散層ＦＤ１に転送される。そのため、この低輝度領域においては、入射光量となる輝度値に対する信号値の傾きが大きい。
【００６６】
それに対して、入射光量の多い高輝度領域においては、埋込型フォトダイオードＰＤ１，ＰＤ２及び転送ゲートＴＧ２に蓄積された光電荷が多いことから、転送ゲートＴＧ２のポテンシャルが埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも高くなったとき、埋込型フォトダイオードＰＤ１，ＰＤ２に光電荷が残留する。それにより、転送ゲートＴＧ２のポテンシャルが埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも高くなった後は、埋込型フォトダイオードＰＤ１に残留する光電荷がＮ型浮遊拡散層ＦＤ１に転送されることとなる。よって、高輝度領域では、低輝度領域と比べて、入射光量となる輝度値に対する信号値の傾きが小さくなる。
【００６７】
又、この高輝度領域と低輝度領域との傾きの比は、埋込型フォトダイオードＰＤ１，ＰＤ２の容量比によって決定される。即ち、埋込型フォトダイオードＰＤ１，ＰＤ２の容量比がｘ：ｙとなる場合、折れ曲がり点Ｐより低輝度側の低輝度領域の傾きＫｘに対して、折れ曲がり点Ｐより高輝度側の高輝度領域の傾きＫｙが、略Ｋｘ×ｘ／（ｘ＋ｙ）となる。
【００６８】
このように、本実施形態の固体撮像装置２によると、低輝度領域では、埋込型フォトダイオードＰＤ１，ＰＤ２及び転送ゲートＴＧ２それぞれの入射光量の合計を積分した値に比例した値が画像信号として出力され、高輝度領域では、埋込型フォトダイオードＰＤ１のみの入射光量を積分した値に比例した値が画像信号として出力されることとなる。そのため、高輝度領域での傾きが低輝度領域の傾きよりも小さくなるニー特性を備えることとなり、そのダイナミックレンジを拡大することができる。又、低輝度領域において、埋込型フォトダイオードＰＤ１，ＰＤ２及び転送ゲートＴＧ２を光電変換領域として用いられることから、その感度の低下を防ぐことができる。
【００６９】
尚、本実施形態において、リセット時のポテンシャル状態を、図７（ａ）のようなポテンシャル状態としたが、図１０（ａ）のように、光入力のないときの埋込型フォトダイオードＰＤ１，ＰＤ２と転送ゲートＴＧ１，ＴＧ２それぞれのポテンシャルの関係が、埋込型フォトダイオードＰＤ２、転送ゲートＴＧ２、埋込型フォトダイオードＰＤ１、転送ゲートＴＧ１の順に低くなるものとしても構わない。
【００７０】
又、図１０（ｂ）のように、光入力のないときの埋込型フォトダイオードＰＤ１，ＰＤ２と転送ゲートＴＧ２それぞれのポテンシャルの関係が、埋込型フォトダイオードＰＤ１，ＰＤ２が略等しく、転送ゲートＴＧ２が、埋込型フォトダイオードＰＤ１，ＰＤ２のポテンシャルよりも若干低いものとしても構わない。このとき、リセット動作を繰り返すことによって、転送ゲートＴＧ２に残留する電荷を分散させて初期化させることができる。
【図面の簡単な説明】
【００７１】
【図１】は、本発明の実施形態における撮像装置の構成を示すブロック図である。
【図２】は、図１の撮像装置に備えられる固体撮像装置の構成を示すブロック図である。
【図３】は、図２の固体撮像装置に設けられる画素の構成を示す回路図である。
【図４】は、図３の画素の素子レイアウトを示す上面図である。
【図５】は、図３の画素における各素子の積層構造を示す断面図である。
【図６】は、図１の固体撮像装置における動作例を説明するための各信号の状態を示すタイミングチャートである。
【図７】は、図１の固体撮像装置内の画素における各チャンネルのポテンシャル状態を示す図である。
【図８】は、図１の固体撮像装置内の画素における各チャンネルのポテンシャル状態を示す図である。
【図９】は、図１の固体撮像装置内の画素の光電変換特性を示すグラフである。
【図１０】は、リセット時の図１の固体撮像装置内の画素における各チャンネルのポテンシャル状態の別例を示す図である。
【図１１】は、従来の固体撮像装置に設けられる画素の構成を示す回路図である。
【図１２】は、図１１の画素の構成を示す概略構成図である。
【図１３】は、図１１の画素における各チャンネルのポテンシャル状態を示す図である。
【符号の説明】
【００７２】
１    光学系
２    固体撮像装置
３    Ａ／Ｄ変換部
４    画像処理部
５    信号制御部
１ａ    メカシャッター
１３−１〜１３−ｎ    ライン
１４−１〜１４−ｍ    出力信号線
１５    電源ライン
１６−１〜１６−ｍ    定電流源
１７−１〜１７−ｍ    選択回路
１８    補正回路
２０ａ，２０ｂ    Ｎ型埋込層
２１ａ，２１ｂ    Ｐ型層
２４ａ〜２４ｅ    絶縁膜
５０    Ｐ型エピタキシャル層
５１ａ，５１ｂ    Ｐ型ウェル層
５２ａ，５２ｂ    ＳＴＩ層
５３    金属膜
５４ａ〜５４ｅ    ポリシリコン層
ＦＤ１，ＦＤ２    Ｎ型浮遊拡散層
Ｄ１〜Ｄ３    Ｎ型拡散層
ＰＤ１，ＰＤ２    埋込型フォトダイオード
Ｔ１〜Ｔ５    ＭＯＳトランジスタ
ＴＧ１，ＴＧ２    転送ゲート
ＲＧ    リセットゲート
【図１】
2007180949.tif 000003
【図２】
2007180949.tif 000004
【図３】
2007180949.tif 000005
【図４】
2007180949.tif 000006
【図５】
2007180949.tif 000007
【図６】
2007180949.tif 000008
【図７】
2007180949.tif 000009
【図８】
2007180949.tif 000010
【図９】
2007180949.tif 000011
【図１０】
2007180949.tif 000012
【図１１】
2007180949.tif 000013
【図１２】
2007180949.tif 000014
【図１３】
2007180949.tif 000015