(57)【要約】【課題】  反射防止膜とハードマスク層の役割を同時に果たす多機能ハードマスク層を用いることにより、製品の生産期間とコストを削減する半導体素子の製造方法を提供する。【解決手段】本発明は、半導体素子の製造方法に関し、反射防止膜とハードマスクの役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に発生する傾斜により下部の線幅が減少する現象を防止する。さらに、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより、製品の生産期間とコストを削減する技術を開示する。【選択図】図３ｅ
2007184606.tif 000002
【特許請求の範囲】
【請求項１】
ゲート及びビットラインが備えられた半導体基板の上部に層間絶縁膜を形成する段階と、
格納電極用コンタクトマスクを用いて前記層間絶縁膜を選択食刻して高さ「ａ」の第１層間絶縁膜パターンを形成する段階と、
前記第１層間絶縁膜パターンを含む全体表面上部に多機能ハードマスク層を形成する段階と、
前記多機能ハードマスク層の上部に格納電極用マスクを用いて感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記多機能ハードマスク層及び前記第１層間絶縁膜パターンを選択食刻し、前記第１層間絶縁膜パターンは上部から「ｂ」（０＜ｂ≦ａ)の厚さほど食刻される段階と、
前記感光膜パターン及び前記多機能ハードマスク層を除去して第２層間絶縁膜パターンを得る段階と、
前記第２層間絶縁膜パターンの側壁にスペーサを形成する段階と、
前記結果物上にポリシリコン層を形成して平坦化する段階と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記層間絶縁膜は酸化膜で形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記層間絶縁膜は２０００〜４０００Åの厚さで形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記多機能ハードマスク層はシリコンを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記多機能ハードマスク層の屈折率は１．０〜１．８であり、吸光係数が０．４〜０．７の物質で形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記多機能ハードマスク層は、層間絶縁膜の上部から５００〜７００Åの厚さで形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記多機能ハードマスク層を食刻する工程は、ＣＦ４、Ｏ２及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記第１層間絶縁膜パターンを食刻する段階は、Ｃ４Ｆ６、０２、Ａｒ及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
前記第１層間絶縁膜パターンを食刻する段階で、前記「ｂ」は「ａ」の２０〜５０％であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１０】
前記多機能ハードマスク層の除去工程はフルオル、アルカライン及びこれらの組合せのうち選択されたいずれか１つを用いた湿式工程で行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１１】
前記第１層間絶縁膜パターンは、５〜２０ｎｍの線幅で形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、反射防止膜とハードマスクの役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に発生する傾斜により下部の線幅が減少する現象を防止する。さらに、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより、製品の生産期間とコストを削減する技術を開示する。
【背景技術】
【０００２】
現在、露光工程でＫｒＦ工程を用いたパターニング工程の際に、感光膜のコーティング前に露光光源の波長帯で吸光度のある物質を含む有機反射防止膜（ＢＡＲＣ）をスピンオン方式でコーティングしている。
そこで、有機反射防止膜は下部層からの乱反射を防止し、感光膜自体の厚さの変化による定在波を除去し、感光膜パターンの均一度を増加させるメリットがあるが、下部層に対するハードマスク層の役割が果たせず、前記有機反射防止膜が容易に除去されるようにする反射防止膜用のポリマー及び架橋剤の開発が研究されている。
素子が次第に微細化しながらパターンの倒れを防止し、ＥＬ（Exposure Latitude）及びＤＯＦ（Depth Of Focus）を確保するため、感光膜の厚さが急速に減少するに伴い感光膜が食刻バリアの役割を果たせないという問題点が生じる。これを解決するため、非晶質の炭素層をハードマスクに用いているが、これは感光膜、反射防止膜、シリコン酸化窒化膜及び非晶質炭素層を形成する工程を行わなければならないので、工程が複雑になる。
【０００３】
図１ａ及び図１ｂは、従来の技術に係る半導体素子を示した断面及び平面写真である。
最近、素子のデザインルールが減少するにつれ、ランディングプラグと格納電極を連結する格納電極コンタクト領域と格納電極領域との間のオーバーラップマージンが十分でなく、コンタクトの抵抗が高まるという問題が生じる。
それによるオーバーラップマージンを向上させるため、格納電極コンタクト（以下、第２格納電極コンタクト）を追加して形成する工程が用いられている。
【０００４】
図１ａ及び図１ｂに示されているように、ビットライン及びゲートが備えられた半導体基板の上部に第１格納電極コンタクト（ＳＮＣ１）、第２格納電極コンタクト（ＳＮＣ２）及び格納電極（ＳＮ）が備えられたことを示した断面及び平面写真であって、第２格納電極コンタクト（ＳＮＣ２）は「図１ｂ」のように非対称に形成されるため、パターニング工程の際にＭＥＦ（Mask Error Factor）不良がもたらされるという問題点がある。
さらに、前記第2格納電極コンタクト（ＳＮＣ２）の形成工程により、層間絶縁膜の蒸着、第2格納電極コンタクトマスク、層間絶縁膜の食刻、ポリシリコン層の形成及びポリシリコン層の全面食刻工程が追加され、生産期間及びコストが増加するという問題点がある。
【０００５】
図２ａ〜図２ｄは、従来の技術に係る半導体素子の製造方法を示した断面図である。
図２ａに示されているように、ゲート（図示省略）、ビットラインハードマスク層（図示省略）及びビットライン（図示省略）が備えられた半導体基板５の上部に第１層間絶縁膜２５を形成したあと第１層間絶縁膜２５を食刻し、第1格納電極コンタクトホール（図示省略）を形成する。
前記第１格納電極コンタクトホール（図示省略）の側壁にスペーサ３５を形成し、ポリシリコン層で第１格納電極コンタクトホール（図示省略）を埋め込み、第１格納電極コンタクト（ＳＮＣ）３０を形成する。
図２ｂに示されているように、前記構造物の全面に第２層間絶縁膜４０を形成し、第２層間絶縁膜４０の上部に前記第２格納電極コンタクト（ＳＮＣ２）を画成する感光膜パターン４５を形成する。
図２ｃに示されているように、感光膜パターン４５をマスクに第２層間絶縁膜４０を食刻して第２格納電極コンタクトホール（図示省略）を形成し、ポリシリコン層で前記第２格納電極コンタクトホール（図示省略）を埋め込んだ後、平坦化食刻して第２格納電極コンタクト（ＳＮＣ２）５０を形成する。
図２ｄに示されているように、前記構造物の上部に食刻静止膜５５、格納電極用酸化膜６０を形成した後、格納電極用酸化膜６０を食刻して格納電極領域６５を形成する。
【０００６】
前述した従来の技術に係る半導体素子の製造方法において、第１格納電極コンタクト（ＳＮＣ）と格納電極（ＳＮ）との間のオーバーラップマージンを確保するための第２格納電極コンタクト（ＳＮＣ２）が非対称に形成されるため、パターニングの際に不良が生じるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記問題点を解決するため、反射防止膜とハードマスク層の役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に発生する傾斜により下部の線幅が減少する現象を防止し、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより、製品の生産期間とコストを削減する半導体素子の製造方法を提供することに目的がある。
【課題を解決するための手段】
【０００８】
本発明に係る半導体素子の製造方法は、
ゲート及びビットラインが備えられた半導体基板の上部に層間絶縁膜を形成する段階と、
格納電極用コンタクトマスクを用いて前記層間絶縁膜を選択食刻して高さ「ａ」の第１層間絶縁膜パターンを形成する段階と、
前記第１層間絶縁膜パターンを含む全体表面の上部に多機能ハードマスク層を形成する段階と、
前記多機能ハードマスク層の上部に格納電極用マスクを用いて感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記多機能ハードマスク層及び前記第１層間絶縁膜パターンを選択食刻し、前記第１層間絶縁膜パターンは上部から「ｂ」（０＜ｂ≦ａ）の厚さほど食刻される段階と、
前記感光膜パターン及び前記多機能ハードマスク層を除去して第２層間絶縁膜パターンを得る段階と、
前記第２層間絶縁膜パターンの側壁にスペーサを形成する段階と、
前記結果物上にポリシリコン層を形成して平坦化する段階とを含むことを特徴とする。
【発明の効果】
【０００９】
本発明に係る半導体素子の製造方法は、反射防止膜とハードマスクの役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に生じる傾斜により下部の線幅が減少する現象を防止し、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより製品の生産期間とコストを削減する効果がある。
【発明を実施するための最良の形態】
【００１０】
以下では、本発明の実施形態を図を参照しながら詳しく説明する。
図３ａ〜図３ｅは、本発明に係る半導体素子の製造方法を示した断面図である。
【００１１】
図３ａに示されているように、ゲート（図示省略）、ビットラインハードマスク層（図示省略）及びビットライン（図示省略）が備えられた半導体基板１００の上部に層間絶縁膜１４０を形成する。
そこで、層間絶縁膜１４０は酸化膜で形成し、従来より１０００〜２０００Å高い厚さである２０００〜４０００Åの厚さで形成するのが好ましい。
【００１２】
図３ｂに示されているように、格納電極用コンタクトマスクを用いて層間絶縁膜１４０を選択食刻し、高さ「ａ」の第１層間絶縁膜パターン１４０ａを形成した後、第１層間絶縁膜パターン１４０ａを含む半導体基板１００の全面に多機能ハードマスク層１５０を形成する。
そこで、多機能ハードマスク層１５０はＣ、Ｈ、Ｏ成分を含むポリマーと、２０〜４０ｗｔ％のシリコン及びＡｒＦ波長で吸光度のある物質を含み、屈折率（ｎ）が１．０〜１．８であり、吸光係数（ｋ）が０．４〜０．７である物質であるのが好ましい。
さらに、多機能ハードマスク層１５０は、下部物質の食刻時に食刻選択比を増進させるハードマスク層の役割とパターンの線幅を均一にする反射防止膜の役割を同時に果たす。
さらに、多機能ハードマスク層１５０は露光工程時に用いられるトラックでスピンオン（Spin-on）方式で形成されるので、ＣＶＤ（Chemical Vapor Deposition）方式で形成されるハードマスク層と比べ、生産コストの面で有利である。
そして、多機能ハードマスク層１５０は第１層間絶縁膜パターン１４０ａの上部から５００〜７００Åの厚さで形成するのが好ましく、一般の感光膜及び反射防止膜とは異なり、ギャップフィルの側面で優れた平坦化性質を有している。
【００１３】
図３ｃに示されているように、多機能ハードマスク層１５０の上部に第２格納電極コンタクトホール１７０を画成する感光膜パターン１６０を形成する。
そこで、多機能ハードマスク層１５０は反射率を調節することができるので、後続して反射防止膜を形成せず感光膜パターン１６０を形成し、感光膜パターン１６０を形成する露光工程時に第１格納電極コンタクト（ＳＮＣ）用の露光マスクを用いず、格納電極（ＳＮ）用の露光マスクを用いる。
この際、第２格納電極コンタクトホール（図示省略）の線幅を前記格納電極（ＳＮ）用の露光マスクの臨界値より大きくするため過露光を行って形成し、前記格納電極（ＳＮ）の下部と前記第２格納電極コンタクト（ＳＮＣ２）との間のオーバーラップの精度を確保し、前記第１格納電極コンタクト（ＳＮＣ）と前記第２格納電極コンタクト（ＳＮＣ２）との間のオーバーラップ問題を解消することができる。
【００１４】
次に、感光膜パターン１６０をマスクに多機能ハードマスク層１５０及び第１層間絶縁膜パターン１４０ａを選択食刻し、第１層間絶縁膜パターン１４０ａは上部から「ｂ」（０＜ｂ≦ａ）の厚さほど食刻されるのが好ましい。この際、「ｂ」は「ａ」の２０〜５０％であるのが好ましい。
そこで、多機能ハードマスク層１５０の食刻工程はＣＦ４、Ｏ２及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行い、多機能ハードマスク層１５０と感光膜パターン１６０の食刻選択比は１．０〜１．３程度なので、感光膜パターン１６０をマスクに１０００Å以下の多機能ハードマスク層１５０が食刻される。
【００１５】
次に、第１層間絶縁膜１４０ａをＣ４Ｆ６、０２、Ａｒ及びこれらの組合せのうと選択されたいずれか１つを食刻ガスに用いて１０００〜２０００Åの厚さで食刻するものの、ビットラインハードマスク層である窒化膜１２０が損傷されないようにするのが好ましい。
図３ｄに示されているように、感光膜パターン１６０及び多機能ハードマスク層１５０を除去し、高さ「ｂ」と線幅「ｗ」との段差を有する第２層間絶縁膜パターン１４０ａを形成する。
【００１６】
次に、第２層間絶縁膜パターン１４０ａの側壁にスペーサ１８０を形成し、前記結果物上にポリシリコン層を形成して平坦化する。
この際、０２を用いたアッシング（Ashing）で感光膜パターン１６０を除去し、フルオル（Fluorine）、アルカライン（Alkaline）及びこれらの組合のうち選択されたいずれか１つを用いた湿式工程を行って多機能ハードマスク層１５０を除去する。
そこで、スペーサ１８０は窒化膜で形成し、ビットライン１３０と格納電極コンタクトホール（図示省略）との間のショートを防止するために形成するのが好ましい。
図３ｅに示されているように、前記構造物の上部に食刻静止膜２００及び格納電極用の酸化膜（２１０）を形成した後、食刻して格納電極領域２２０を形成する。
そこで、食刻静止膜２００は窒化膜で形成し、格納電極用の酸化膜２１０の食刻時に食刻バリアの役割を果たし、ビットライン１３０と格納電極コンタクト１９０との間のブリッジを防止するために形成する。
【００１７】
図４は、多機能ハードマスク層の厚さとｋ値に従う基板の反射率を示したグラフであり、ハードマスク層の厚さが厚くなるほど基板の反射率が減少し、ｋ値が高くなるほど基板の反射率が増加することがわかる。
【００１８】
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【図面の簡単な説明】
【００１９】
【図１ａ】従来の技術に係る半導体素子を示した写真である。
【図１ｂ】従来の技術に係る半導体素子を示した写真である。
【図２ａ】従来の技術に係る半導体素子の製造方法を示した断面図である。
【図２ｂ】従来の技術に係る半導体素子の製造方法を示した断面図である。
【図２ｃ】従来の技術に係る半導体素子の製造方法を示した断面図である。
【図２ｄ】従来の技術に係る半導体素子の製造方法を示した断面図である。
【図３ａ】本発明に係る半導体素子の製造方法を示した断面図である。
【図３ｂ】本発明に係る半導体素子の製造方法を示した断面図である。
【図３ｃ】本発明に係る半導体素子の製造方法を示した断面図である。
【図３ｄ】本発明に係る半導体素子の製造方法を示した断面図である。
【図３ｅ】本発明に係る半導体素子の製造方法を示した断面図である。
【図４】多機能ハードマスク層の厚さとk値に従う基板の反射率を示したグラフである。
【符号の説明】
【００２０】
１００  半導体基板
１４０  層間絶縁膜
１４０ａ  第1層間絶縁膜パターン
１４０ｂ  第2層間絶縁膜パターン
１５０   多機能ハードマスク層
１６０  感光膜パターン
１７０   第2格納電極コンタクトホール
１８０  スペーサ
１９０  格納電極コンタクト
２００   食刻静止膜
２１０  格納電極用酸化膜
２２０  格納電極領域
【図２ａ】
2007184606.tif 000003
【図２ｂ】
2007184606.tif 000004
【図２ｃ】
2007184606.tif 000005
【図２ｄ】
2007184606.tif 000006
【図３ａ】
2007184606.tif 000007
【図３ｂ】
2007184606.tif 000008
【図３ｃ】
2007184606.tif 000009
【図３ｄ】
2007184606.tif 000010
【図３ｅ】
2007184606.tif 000011
【図４】
2007184606.tif 000012
【図１ａ】
2007184606.tif 000013
【図１ｂ】
2007184606.tif 000014