(57)【要約】【課題】交流駆動方式として、フレーム反転駆動法を採用した場合に、輝度傾斜が生じるのを防止する。【解決手段】選択された画素のアクティブ素子の制御電極に、当該アクティブ素子をオンとする選択走査電圧を印可し、非選択の画素の前記アクティブ素子の制御電極に、当該アクティブ素子をオフとする非選択走査電圧を印加する制御電極駆動回路と、１フレーム毎に、第１電圧レベルの共通電圧と、第２電圧レベルの共通電圧とを、前記対向電極に印加する対向電極駆動回路とを有し、制御電極駆動回路は、対向電極に前記第１電圧レベルの共通電圧が印加されるときに、非選択の画素の前記アクティブ素子の制御電極に、第１電圧レベルの非選択走査電圧を印加し、前記対向電極に前記第２電圧レベルの共通電圧が印加されるときに、非選択の画素の前記アクティブ素子の制御電極に、第２電圧レベルの非選択走査電圧を印加する。【選択図】図１
2007298799.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記複数の画素を駆動する駆動回路とを備え、
前記複数の画素の各画素は、アクティブ素子と、
前記アクティブ素子を介して映像電圧が印加される画素電極と、
前記画素電極に対向する対向電極とを有し、
前記駆動回路は、選択された画素のアクティブ素子の制御電極に、当該アクティブ素子をオンとする選択走査電圧を印可し、前記選択された画素以外の非選択の画素の前記アクティブ素子の制御電極に、当該アクティブ素子をオフとする非選択走査電圧を印加する制御電極駆動回路と、
１フレーム毎に、第１電圧レベルの共通電圧と、第２電圧レベルの共通電圧とを、前記対向電極に印加する対向電極駆動回路とを有する液晶表示装置において、
前記制御電極駆動回路は、前記対向電極に前記第１電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第１電圧レベルの非選択走査電圧を印加し、前記対向電極に前記第２電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第２電圧レベルの非選択走査電圧を印加することを特徴とする液晶表示装置。
【請求項２】
前記第１電圧レベルの共通電圧は、前記第２電圧レベルの共通電圧より高電位の電圧であり、
前記第１電圧レベルの非選択走査電圧は、前記第２電圧レベルの非選択走査電圧より高電位の電圧であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１電圧レベルの共通電圧と前記第２電圧レベルの共通電圧との電位差をΔVcom、前記第１電圧レベルの非選択走査電圧と前記第２電圧レベルの非選択走査電圧との電位差をΔVgとするとき、ΔVgは、ΔVcomに比例する電圧であることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、
前記第１電圧レベルの共通電圧と前記第２電圧レベルの共通電圧との電位差をΔVcom、前記第１電圧レベルの非選択走査電圧と前記第２電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、ΔVcomに比例し、Cgstに反比例する電圧であることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項５】
前記映像電圧を供給する映像線と、
前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、
前記第１電圧レベルの共通電圧と前記第２電圧レベルの共通電圧との電位差をΔVcom、前記第１電圧レベルの非選択走査電圧と前記第２電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記映像線との間に形成される寄生容量の容量値をCdst、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、（１＋２×Cdst／Cgst）と、ΔVcomに比例する電圧であることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項６】
前記画素は、前記画素電極と前記共通電極との間に形成される保持容量素子を有することを特徴とする請求項１ないし請求項５のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、液晶表示装置の走査線駆動回路に適用して有効な技術に関する。
【背景技術】
【０００２】
小型の液晶パネルを有するＴＦＴ（Thin Film Transistor）方式の液晶表示モジュールは、携帯電話機などの携帯機器の表示部として広く使用されている。
一般に、液晶は、直流電圧を印加すると寿命が劣化するので、交流で駆動する必要があり、この交流駆動方式の一つとして、コモン反転駆動法が知られている。
このコモン反転駆動法では、液晶層内の電界方向が、画素電極から対向電極（共通電極、または、コモン電極ともいう）に向かう方向（以下、正極性の書き込みという）、あるいは、対向電極から画素電極に向かう方向（以下、負極性の書き込みという）に、１画面（フレーム）毎（以下、フレーム反転駆動法という）、あるいは、１水平走査期間毎（１ライン反転駆動法という）に交互に切り換えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
携帯電話機用のＴＦＴ方式の液晶表示モジュールでは、低消費電力化のために、交流駆動方式として、コモン反転駆動法の中のフレーム反転駆動法が採用されている。
しかしながら、このコモン反転駆動法では、液晶表示パネルに中間調を表示するときに、ゲートスキャン方向に沿って、輝度傾斜が生じるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、交流駆動方式として、フレーム反転駆動法を採用した場合に、輝度傾斜が生じるのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素と、前記複数の画素を駆動する駆動回路とを備え、前記複数の画素の各画素は、アクティブ素子と、前記アクティブ素子を介して映像電圧が印加される画素電極と、前記画素電極に対向する対向電極とを有し、前記駆動回路は、選択された画素のアクティブ素子の制御電極に、当該アクティブ素子をオンとする選択走査電圧を印可し、前記選択された画素以外の非選択の画素の前記アクティブ素子の制御電極に、当該アクティブ素子をオフとする非選択走査電圧を印加する制御電極駆動回路と、１フレーム毎に、第１電圧レベルの共通電圧と、第２電圧レベルの共通電圧とを、前記対向電極に印加する対向電極駆動回路とを有する液晶表示装置において、前記制御電極駆動回路は、前記対向電極に前記第１電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第１電圧レベルの非選択走査電圧を印加し、前記対向電極に前記第２電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第２電圧レベルの非選択走査電圧を印加する。
【０００５】
（２）（１）において、前記第１電圧レベルの共通電圧は、前記第２電圧レベルの共通電圧より高電位の電圧であり、前記第１電圧レベルの非選択走査電圧は、前記第２電圧レベルの非選択走査電圧より高電位の電圧である。
（３）（１）または（２）において、前記第１電圧レベルの共通電圧と前記第２電圧レベルの共通電圧との電位差をΔVcom、前記第１電圧レベルの非選択走査電圧と前記第２電圧レベルの非選択走査電圧との電位差をΔVgとするとき、ΔVgは、ΔVcomに比例する電圧である。
（４）（１）または（２）において、前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、前記第１電圧レベルの共通電圧と前記第２電圧レベルの共通電圧との電位差をΔVcom、前記第１電圧レベルの非選択走査電圧と前記第２電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、ΔVcomに比例し、Cgstに反比例する電圧である。
【０００６】
（５）（１）または（２）において、前記映像電圧を供給する映像線と、前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、前記第１電圧レベルの共通電圧と前記第２電圧レベルの共通電圧との電位差をΔVcom、前記第１電圧レベルの非選択走査電圧と前記第２電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記映像線との間に形成される寄生容量の容量値をCdst、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、（１＋２×Cdst／Cgst）と、ΔVcomに比例する電圧である。
（６）（１）ないし（５）の何れかにおいて、前記画素は、前記画素電極と前記共通電極との間に形成される保持容量素子を有する。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、コモン反転駆動法として、フレーム反転駆動法を採用した場合に、輝度傾斜が生じるのを防止することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。
液晶パネル（ＰＮＬ）には、複数の走査線（またはゲート線）（Ｇ）と、映像線（ソース線またはドレイン線とも呼ばれる）（Ｄ）とが各々並列して設けられる。
走査線（Ｇ）と映像線（Ｄ）との交差する部分に対応して画素部が設けられる。複数の画素部はマトリックス状に配置され、各画素部には、画素電極（ＰＩＸ）と薄膜トランジスタ（ＴＦＴ）が設けられる。図１では、液晶パネル（ＰＮＬ）のサブピクセル数は、２４０×３２０×３である。
液晶を挟み、各画素電極（ＰＩＸ）に対向するように、対向電極（共通電極、または、コモン電極ともいう）（ＣＴ）が設けられる。そのため、各画素電極（ＰＩＸ）と対向電極（ＣＴ）との間には液晶容量（Ｃｐｘ）が形成される。
液晶パネル（ＰＮＬ）は、画素電極（ＰＩＸ）、薄膜トランジスタ（ＴＦＴ）等が設けられたガラス基板（第１の基板）（ＧＬＡＳＳ）と、カラーフィルタ等が形成されるガラス基板（第２の基板）（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。例えば、縦電界方式の場合、対向電極は第２の基板に形成される。横電界方式の場合、対向電極は第１の基板に形成される。また、カラーフィルタを第１の基板に設けても良い。
【０００９】
図１に示す液晶表示モジュールにおいて、ガラス基板（ＧＬＡＳＳ）上には、駆動回路（ＤＲＶ）が搭載される。
駆動回路（ＤＲＶ）は、コントローラ回路１００と、液晶パネル（ＰＮＬ）の映像線（Ｄ）を駆動するソースドライバ（ドレインドライバ）１３０と、液晶パネル（ＰＮＬ）の走査線（Ｇ）を駆動するゲートドライバ１４０と、液晶パネル（ＰＮＬ）に画像を表示するために必要な電源電圧（例えば、液晶パネル（ＰＮＬ）の対向電極（ＣＴ）に供給する共通電圧（Vcom））などを生成する液晶駆動電源発生回路１２０と、メモリ回路（以下、ＲＡＭという）１５０とを有する。また、図１において、ＦＰＣはフレキシブル配線基板である。
なお、図１では、駆動回路（ＤＲＶ）は、１個の半導体チップで構成される場合を図示しているが、駆動回路（ＤＲＶ）を、例えば、半導体層に低温ポリシリコンを使用する薄膜トランジスタを用いて、ガラス基板（ＧＬＡＳＳ）上に直接形成するようにしてもよい。
同様に、駆動回路（ＤＲＶ）の一部の回路を分割し、駆動回路（ＤＲＶ）を複数個の半導体チップで構成してもよく、駆動回路（ＤＲＶ）の一部の回路を、例えば、半導体層に低温ポリシリコンを使用する薄膜トランジスタを用いて、ガラス基板（ＧＬＡＳＳ）上に直接形成するようにしてもよい。
さらに、駆動回路（ＤＲＶ）あるいは駆動回路（ＤＲＶ）の一部の回路を、ガラス基板（ＧＬＡＳＳ）上に搭載する代わりに、フレキシブル配線基板上に形成するようにしてもよい。
【００１０】
コントローラ回路１００には、本体側のマイコン（Micro controller Unit）から、または、グラフィックコントローラなどから、表示データと表示コントロール信号が入力される。
図１において、ＳＩは、システムインターフェースのことであり、ＭＣＵ等から各種コントロール信号および画像データが入力される系である。
ＤＩは、表示データインターフェース（ＲＧＢインターフェース）のことであり、外部のグラフィックコントローラで形成された画像データと、データ取り込み用のクロックが連続的に入力される系（外部データ）である。
この表示データインターフェース（ＤＩ）では、従来のパーソナルコンピュータに使用されるドレインドライバと同様に取り込み用クロックに合わせて画像データを順次取り込む。
コントローラ回路１００は、システムインターフェース（ＳＩ）、および表示データインターフェース（ＤＩ）から受け取った画像データを、ソースドライバ１３０、ＲＡＭ１５０に送り表示を制御する。
【００１１】
図６は、本実施例の液晶表示モジュール、あるいは、従来の液晶表示モジュールにおいて、各電極に印加される電圧波形を示す図である。
交流駆動方式として、フレーム反転駆動法を採用した場合、図６の（ａ）に示すように、液晶駆動電源発生回路１２０から対向電極（ＣＴ）に対して、第１電圧レベルの共通電圧（Vcom＋ΔVcom）と、第２電圧レベルの共通電圧（Vcom）が、１フレーム毎に交互に印加される。
それに対応して、図６の（ｂ）に示すように、画素電極（ＰＩＸ）には、第１電圧レベルの共通電圧（Vcom＋ΔVcom）よりも低電位の負極性の階調電圧（VsL）と、第２電圧レベルの共通電圧（Vcom）よりも高電位の正極性の階調電圧（VsH）とが印加される。
【００１２】
図４は、従来の携帯電話機用のＴＦＴ方式の液晶表示モジュールの問題点を説明するための図である。図５は、従来の液晶表示モジュールの交流駆動方式を説明するための図である。
仮に、ゲートスキャン方向が、図４のＡ点からＢ点の方向であり、対向電極（ＣＴ）に印加される電圧が第２電圧レベルの共通電圧（Vcom）のときに、図４のＡ点では、Ｔａの時点で、正極性の書き込み、即ち、第２電圧レベルの共通電圧（Vcom）よりも高電位の正極性の階調電圧（VsH）が画素電極（ＰＩＸ）に書き込まれる。この後、画素電極（ＰＩＸ）はフローティング状態となるが、画素電極（ＰＩＸ）の電位は、VsHとなっている。
その後、対向電極（ＣＴ）に印加される電圧が第１電圧レベルの共通電圧（Vcom＋ΔVcom）に反転したときに、画素電極（ＰＩＸ）はフローティング状態であるので、画素電極（ＰＩＸ）の電位は、（VsH＋ΔVs）となる。
そして、Ｔｂの時点で、負極性の書き込み、即ち、第１電圧レベルの共通電圧（Vcom＋ΔVcom）よりも低電位の負極性の階調電圧（VsL）が画素電極（ＰＩＸ）に書き込まれる。この後、画素電極（ＰＩＸ）はフローティング状態となるが、画素電極（ＰＩＸ）の電位は、VsLとなる。
【００１３】
一方、図４のＢ点では、Ｔｃの時点で、正極性の書き込み、即ち、第２電圧レベルの共通電圧（Vcom）よりも高電位の正極性の階調電圧（VsH）が画素電極（ＰＩＸ）に書き込まれる。この後、画素電極（ＰＩＸ）はフローティング状態となるが、画素電極（ＰＩＸ）の電位は、VsHとなっている。
その後、対向電極（ＣＴ）に印加される電圧が第１電圧レベルの共通電圧（Vcom＋ΔVcom）に反転したときに、画素電極（ＰＩＸ）はフローティング状態であるので、画素電極（ＰＩＸ）の電位は、（VsH＋ΔVs）となる。
そして、Ｔｄの時点で、負極性の書き込み、即ち、第１電圧レベルの共通電圧（Vcom＋ΔVcom）よりも低電位の負極性の階調電圧（VsL）が画素電極（ＰＩＸ）に書き込まれる。この後、画素電極（ＰＩＸ）はフローティング状態となるが、画素電極（ＰＩＸ）の電位は、VsLとなる。
ここで、（ΔVs）の電圧は、下記（１）式で表される。
ΔVs＝（Cpxt＋Cstgt）×ΔVcom／（Cpxt＋Cstgt＋Cgst＋2Cdst）＜ΔVcom
・・・・・・・・・・・・・・・・・    （１）
ここで、図２に示すように、Cpxtは液晶容量（Ｃｐｘ）の容量値、Cstgtは保持容量（Ｃｓｔｇ）の容量値、Cgstは画素電極（ＰＩＸ）と走査線（Ｇ）との間の寄生容量（Ｃｇｓ）の容量値、Cdstは画素電極（ＰＩＸ）と映像線（Ｄ）との間の寄生容量（Ｃｄｓ）の容量値である。
なお、図２は、図１に示す画素の等価回路を示す図であり、また、保持容量素子（Ｃｓｔｇ）は、画素電極（ＰＩＸ）と対向電極（ＣＴ）とで形成される容量素子である。
【００１４】
図６のＦＬＡのフレームの時に、対向電極（ＣＴ）に印加される電圧は第２電圧レベルの共通電圧（Vcom）であり、正極性の書き込み後の、画素電極（ＰＩＸ）と対向電極（ＣＴ）との間の電位差（Ｖ１）は、下記（２）式で表される。
Ｖ１＝VsH−Vcom                  ・・・・・・・・・・・・・・・・・ （２）
また、図６のＦＬＡからＦＬＢのフレームにフレーム反転した時に、対向電極（ＣＴ）に印加される電圧は第１電圧レベルの共通電圧（Vcom＋ΔVcom）であり、負極性の書き込み前の画素電極（ＰＩＸ）と対向電極（ＣＴ）との間の電位差（Ｖ２）は、下記（２）式で表される。
Ｖ２＝VsH＋ΔVs−（Vcom＋ΔVcom）
＝VsH−Vcom＋（ΔVs−ΔVcom）
・・・・・・・・・・・・・・・・・    （３）
前述の（２）式、（３）式から分かるように、画素電極（ＰＩＸ）と対向電極（ＣＴ）との間の電位差は、フレーム反転前の方が、フレーム反転後よりも大きい（Ｖ１＞Ｖ２）。
ここで、図５に示すように、図４のＡ点では、Ｖ２の電圧が液晶に印加される時間よりもＶ１の電圧が液晶に印加される時間の方が長く、図４のＢ点では、Ｖ１の電圧が液晶に印加される時間よりもＶ２の電圧が液晶に印加される時間の方が長い。
したがって、図４のＡ点での実効電圧が、図４のＢ点での実効電圧よりも高くなる。これにより、図４に示すように、中間調を表示したときに、ゲートスキャンの開始側が明るく、ゲートスキャンの終了側が暗くなる、輝度傾斜が発生する。
【００１５】
本実施例は、ゲートドライバ１４０から走査線（Ｇ）を介して、薄膜トランジスタ（ＴＦＴ）のゲートに印加する非選択走査電圧を、対向電極（ＣＴ）に印加される共通電圧と同期して交流化することを特徴とする。
本実施例では、図６の（ｃ）に示すように、対向電極（ＣＴ）に第２電圧レベルの共通電圧（Vcom）が印加されるときの非選択走査電圧を、第２電圧レベルの（Vgl）の走査電圧とし、対向電極（ＣＴ）に第１電圧レベルの共通電圧（Vcom＋ΔVcom）が印加されるときの非選択走査電圧を、第１電圧レベルの（Vgl＋ΔVgl）の走査電圧とする。
一般に、映像電圧による画素電極（ＰＩＸ）の電圧変動が充分小さく、書込み・保持特性が問題ないと仮定した場合のΔVsは、下記（４）式で表される。
ΔVs＝（Cpxt＋Cstgt）×ΔVcom／（Cpxt＋Cstgt＋Cgst＋2Cdst）
＋Cgst×ΔVgl／（Cpxt＋Cstgt＋Cgst＋2Cdst）
・・・・・・・・・・・・・・・・・    （４）
前述の輝度傾斜を防止するためには、ΔVs＝ΔVcomとすればよい。そして、ΔVs＝ΔVcomが成り立つときのΔVglは、下記（５）式で表される。
ΔVgl＝（１＋２×Cdst／Cgst）×ΔVcom
・・・・・・・・・・・・・・・・・    （５）
【００１６】
これにより、図３に示すように、図４のＡ点での実効電圧と、図４のＢ点での実効電圧をほぼ等しくすることができるので、中間調を表示したときに、ゲートスキャンの開始側が明るく、ゲートスキャンの終了側が暗くなる、輝度傾斜が発生するのを防止することが可能である。
なお、図３は、本発明の実施例の交流駆動方式を説明するための図であり、図３において、VgHは、ゲートドライバ１４０から走査線（Ｇ）を介して、薄膜トランジスタ（ＴＦＴ）のゲートに、順次印加される選択走査電圧である。
このように、本実施例では、ゲートドライバ１４０から、薄膜トランジスタ（ＴＦＴ）のゲートに印加する非選択走査電圧を、対向電極（ＣＴ）に印加される共通電圧と同期して交流化し、対向電極（ＣＴ）に第１電圧レベルの共通電圧（Vcom＋ΔVcom）を印加するときに、ΔVglの非選択走査電圧を、薄膜トランジスタ（ＴＦＴ）のゲートに印加することにより、輝度傾斜が発生するのを防止することができる。
【００１７】
そして、前述の（５）式から明らかなように、ΔVglの非選択走査電圧は、ΔVcomに比例する電圧であり、また、保持容量（Cstg）の容量値（Cstgt）に反比例する電圧であり、あるいは、（１＋２×Cdst／Cgst）に比例する電圧である。ここで、Cgstは画素電極（ＰＩＸ）と走査線（Ｇ）との間の寄生容量（Ｃｇｓ）の容量値、Cdstは画素電極（ＰＩＸ）と映像線（Ｄ）との間の寄生容量（Ｃｄｓ）の容量値である。
なお、前述の説明では、ＩＰＳ方式の液晶表示装置に、本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は、図２に示す等価回路で表される画素を有する液晶表示装置、例えば、ＴＮ方式の液晶表示装置、ＶＡ方式の液晶表示装置にも適用可能である。
また、本発明は、画素容量（Ｃｐｘ）の容量値、あるいは保持容量（Ｃｓｔｇ）の容量値が比較的小さい液晶表示装置に特に有効であるが、図２に示す等価回路において、画素電極（ＰＩＸ）と映像線（Ｄ）との間の寄生容量（Ｃｄｓ）は存在しなくても構わない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、本発明は、液晶表示装置に限られず、周期的に電圧レベルを切り換える表示装置に対して適用が可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明が採用される液晶表示モジュールの概略構成を示すブロック図である。
【図２】図１に示す画素の等価回路を示す図である。
【図３】本発明の実施例の交流駆動方式を説明するための図である。
【図４】従来の携帯電話機用のＴＦＴ方式の液晶表示モジュールの問題点を説明するための図である。
【図５】従来の液晶表示モジュールの交流駆動方式を説明するための図である。
【図６】本発明の実施例の液晶表示モジュール、あるいは、従来の液晶表示モジュールにおいて、各電極に印加される電圧波形を示す図である。
【符号の説明】
【００１９】
１００  コントローラ回路
１２０  液晶駆動電源発生回路
１３０  ソースドライバ
１４０  ゲートドライバ
１５０  メモリ回路
ＰＮＬ  液晶パネル
Ｄ  映像線（ソース線またはドレイン線）
Ｇ  走査線（またはゲート線）
ＴＦＴ  薄膜トランジスタ
ＰＩＸ  画素電極
ＣＴ  対向電極（共通電極、または、コモン電極）
ＧＬＡＳＳ  ガラス基板
ＤＲＶ  駆動回路
Ｃｐｘ  液晶容量
Ｃｓｔｇ  保持容量
Ｃｇｓ  画素電極（ＰＩＸ）と走査線（Ｇ）との間の寄生容量
Ｃｄｓ  画素電極（ＰＩＸ）と映像線（Ｄ）との間の寄生容量
【図１】
2007298799.tif 000003
【図２】
2007298799.tif 000004
【図３】
2007298799.tif 000005
【図４】
2007298799.tif 000006
【図５】
2007298799.tif 000007
【図６】
2007298799.tif 000008