(57)【要約】【課題】トランジスタ毎の閾値制御が可能な半導体装置を提供する。【解決手段】所定の電位に固定された支持基板と、前記支持基板上に形成された絶縁層としてのＢＯＸ層と、前記ＢＯＸ層上に形成された半導体層としてのＳＯＩ層と、前記ＳＯＩ層に形成されたソース・ドレイン領域及び前記ソース・ドレイン領域に挟まれたチャネル領域とを有する完全空乏層型トランジスタと、前記支持基板の表面近傍に形成され、前記チャネル領域の直下に形成された不純物高濃度領域とを備え、前記不純物高濃度領域における不純物濃度が、前記チャネル領域における不純物濃度以上であることを特徴とする半導体装置。【選択図】図１
2007180402.tif 000002
【特許請求の範囲】
【請求項１】
所定の電位に固定された支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層に形成されたソース・ドレイン領域及び前記ソース・ドレイン領域に挟まれたチャネル領域とを有する完全空乏層型トランジスタと、
前記支持基板の表面近傍に形成され、前記チャネル領域の直下に形成された不純物高濃度領域とを備え、
前記不純物高濃度領域における不純物濃度が、前記チャネル領域における不純物濃度以上であることを特徴とする半導体装置。
【請求項２】
所定の電位に固定された支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層に形成された第１のソース・ドレイン領域及び前記第１のソース・ドレイン領域に挟まれた第１のチャネル領域を有する第１の完全空乏層型トランジスタと、
前記支持基板の表面近傍に形成され、前記第１のチャネル領域の直下に形成され、前記第１のチャネル領域の不純物濃度以上の不純物濃度を有した第１の不純物高濃度領域と、
前記半導体層に形成された第２のソース・ドレイン領域及び前記第２のソース・ドレイン領域に挟まれた第２のチャネル領域を有する第２の完全空乏層型トランジスタと、
前記支持基板の表面近傍に形成され、前記第２のチャネル領域の直下に形成され、前記第２のチャネル領域の不純物濃度以上の不純物濃度を有した第２の不純物高濃度領域とを備え、
前記第１の不純物高濃度領域の不純物濃度が、前記第２の不純物高濃度領域の不純物濃度と異なることを特徴とする半導体装置。
【請求項３】
所定の電位に固定された支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記半導体層に前記第１のゲート電極直下に形成された第１のチャネル領域と、前記半導体層に前記第１のチャネル領域を挟むように形成された第１のソース・ドレイン領域とを有する第１の完全空乏層型トランジスタと、
前記支持基板の表面近傍に形成され、前記第１のチャネル領域の直下に形成され、前記第１のチャネル領域の不純物濃度以上の不純物濃度を有した第１の不純物高濃度領域と、
前記半導体層に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記半導体層に前記第２のゲート電極直下に形成された第２のチャネル領域と、前記半導体層に前記第２のチャネル領域を挟むように形成された第２のソース・ドレイン領域とを有する第２の完全空乏層型トランジスタと、
前記支持基板の表面近傍に形成され、前記第２のチャネル領域の直下に形成され、前記第２のチャネル領域の不純物濃度以上の不純物濃度を有した第２の不純物高濃度領域とを備え、
前記第１のゲート電極と前記第２のゲート電極のゲート長が異なり、かつ、前記第１の不純物高濃度領域と前記第２の不純物高濃度領域の単位体積当たりの平均不純物濃度が異なることを特徴とする半導体装置。
【請求項４】
支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを有する半導体基板の前記半導体層表面上から、不純物を注入し、前記支持基板表面近傍に不純物高濃度領域を形成する工程と、
前記半導体層に前記不純物高濃度領域の不純物濃度以下のチャネル領域を有した完全空乏層型トランジスタを形成する工程と
を備えた半導体装置の製造方法。
【請求項５】
支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを有する半導体基板の前記半導体層上に第１のゲート絶縁膜を介して第１のゲート電極を形成する工程と、
支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを有する半導体基板の前記半導体層上に第２のゲート絶縁膜を介して前記第１の電極とゲート幅が異なる第２のゲート電極を形成する工程と、
前記半導体層の表面上から、鉛直方向から所定の角度をもって不純物を注入し、前記第１及び第２のゲート電極の直下の前記支持基板表面上にそれぞれ第１及び第２の不純物高濃度領域を形成する工程と、
前記半導体層にそれぞれ前記第１及び第２の不純物濃度以下の不純物濃度の第１及び第２のチャネル領域を有した第１及び第２の完全空乏層型トランジスタを形成する工程と
を備えた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、異なる閾値を有する複数のトランジスタを備える半導体装置に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化に伴う高集積化、高速化により、その消費電力は増大している。そこで、高性能で消費電力が小さく、バルクＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（バルクＭＩＳＦＥＴ）とのデザイン親和性が高い完全空乏型ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）−ＭＩＳ電界効果トランジスタ（ＦＤＳＯＩ（Ｆｕｌｌｙ  Ｄｅｐｌｅｔｅｄ  ＳＯＩ）−ＭＩＳＦＥＴ）が次世代の低消費電力デバイスとして期待されている。
【０００３】
ＦＤＳＯＩ−ＭＩＳＦＥＴの製造において、同一基板上の複数のトランジスタの閾値を個別に制御することが要求されており、ＳＯＩ構造のシリコン層を通して酸化膜にシリコンイオンを注入し、固定酸化膜電荷層を形成することによりシリコン膜厚のばらつきに起因する閾値のばらつきを抑制する技術（例えば、特許文献１参照）、閾値を上げる第１導電型の不純物注入と、閾値を下げる第２の導電型の不純物注入をＳＯＩ膜に対して異なる深さで行うことによりシリコン膜厚のばらつきに起因する閾値のばらつきを抑制する技術（例えば、特許文献２参照）等が報告されている。
【０００４】
しかし、特許文献１、及び２に記載の技術は、複数のトランジスタ間での閾値のばらつきの抑制を目的としたものであり、閾値を積極的にシフトさせるためのものではない。
【特許文献１】特開２００２−２９９６３４号公報
【特許文献２】特開２００３−６９０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、トランジスタ毎の閾値制御が可能な、半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、所定の電位に固定された支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層に形成されたソース・ドレイン領域及び前記ソース・ドレイン領域に挟まれたチャネル領域とを有する完全空乏層型トランジスタと、前記支持基板の表面近傍に形成され、前記チャネル領域の直下に形成された不純物高濃度領域とを備え、前記不純物高濃度領域における不純物濃度が、前記チャネル領域における不純物濃度以上であることを特徴とする半導体装置を提供する。
【０００７】
また、本発明の一態様は、所定の電位に固定された支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層に形成された第１のソース・ドレイン領域及び前記第１のソース・ドレイン領域に挟まれた第１のチャネル領域を有する第１の完全空乏層型トランジスタと、前記支持基板の表面近傍に形成され、前記第１のチャネル領域の直下に形成され、前記第１のチャネル領域の不純物濃度以上の不純物濃度を有した第１の不純物高濃度領域と、前記半導体層に形成された第２のソース・ドレイン領域及び前記第２のソース・ドレイン領域に挟まれた第２のチャネル領域を有する第２の完全空乏層型トランジスタと、前記支持基板の表面近傍に形成され、前記第２のチャネル領域の直下に形成され、前記第２のチャネル領域の不純物濃度以上の不純物濃度を有した第２の不純物高濃度領域とを備え、前記第１の不純物高濃度領域の不純物濃度が、前記第２の不純物高濃度領域の不純物濃度と異なることを特徴とする半導体装置を提供する。
【０００８】
また、本発明の一態様は、所定の電位に固定された支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記半導体層に前記第１のゲート電極直下に形成された第１のチャネル領域と、前記半導体層に前記第１のチャネル領域を挟むように形成された第１のソース・ドレイン領域とを有する第１の完全空乏層型トランジスタと、前記支持基板の表面近傍に形成され、前記第１のチャネル領域の直下に形成され、前記第１のチャネル領域の不純物濃度以上の不純物濃度を有した第１の不純物高濃度領域と、前記半導体層に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記半導体層に前記第２のゲート電極直下に形成された第２のチャネル領域と、前記半導体層に前記第２のチャネル領域を挟むように形成された第２のソース・ドレイン領域とを有する第２の完全空乏層型トランジスタと、前記支持基板の表面近傍に形成され、前記第２のチャネル領域の直下に形成され、前記第２のチャネル領域の不純物濃度以上の不純物濃度を有した第２の不純物高濃度領域とを備え、前記第１のゲート電極と前記第２のゲート電極のゲート長が異なり、かつ、前記第１の不純物高濃度領域と前記第２の不純物高濃度領域の単位体積当たりの平均不純物濃度が異なることを特徴とする半導体装置を提供する。
【０００９】
また、本発明の一態様は、支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを有する半導体基板の前記半導体層表面上から、不純物を注入し、前記支持基板表面近傍に不純物高濃度領域を形成する工程と、前記半導体層に前記不純物高濃度領域の不純物濃度以下のチャネル領域を有した完全空乏層型トランジスタを形成する工程とを備えた半導体装置の製造方法を提供する。
【００１０】
また、本発明の一態様は、支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを有する半導体基板の前記半導体層上に第１のゲート絶縁膜を介して第１のゲート電極を形成する工程と、支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とを有する半導体基板の前記半導体層上に第２のゲート絶縁膜を介して前記第１の電極とゲート幅が異なる第２のゲート電極を形成する工程と、前記半導体層の表面上から、鉛直方向から所定の角度をもって不純物を注入し、前記第１及び第２のゲート電極の直下の前記支持基板表面上にそれぞれ第１及び第２の不純物高濃度領域を形成する工程と、前記半導体層にそれぞれ前記第１及び第２の不純物濃度以下の不純物濃度の第１及び第２のチャネル領域を有した第１及び第２の完全空乏層型トランジスタを形成する工程とを備えた半導体装置の製造方法を提供する。
【発明の効果】
【００１１】
本発明によれば、トランジスタ毎の閾値制御が可能な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。半導体装置１００は、第１のトランジスタ２００と、第２のトランジスタ３００を有して構成される。第１のトランジスタ２００と第２のトランジスタ３００は、ともに完全空乏層型トランジスタであり、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）からなる素子分離構造１０４により分離されている。
【００１３】
第１のトランジスタ２００は、Ｓｉ等からなる接地された支持基板１０１上に、絶縁層としての、例えばＳｉＯ２等からなるＢＯＸ（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ：埋込酸化膜）層１０２が形成され、その上に、半導体層としての、例えば単結晶ＳｉからなるＳＯＩ層１０３内に第１のソース・ドレイン領域２０５及び第１のチャネル領域２０６が形成されている。なお、チャネル長は、例えば、３０ｎｍである。
【００１４】
さらにその上に、第１のゲート絶縁膜２０３を介して第１のゲート電極２０２が形成され、第１のゲート電極２０２の側面に第１のゲート側壁絶縁膜２０４が形成されている。
【００１５】
第２のトランジスタ３００には、ＳＯＩ層１０３内に第２のソース・ドレイン領域３０５及び第２のチャネル領域３０６が形成されている。なお、チャネル長は、例えば、３０ｎｍである。
【００１６】
さらにその上に、第２のゲート絶縁膜３０３を介して第２のゲート電極３０２が形成され、第２のゲート電極３０２の側面に第２のゲート側壁絶縁膜３０４が形成されている。
【００１７】
また、第１のチャネル領域２０６直下の支持基板１０１の表面近傍に第１の不純物高濃度領域２０１が、第２のチャネル領域３０６直下の支持基板１０１の表面近傍に第２の不純物高濃度領域３０１が、それぞれ形成されており、第１の不純物高濃度領域２０１の不純物濃度は、第１のチャネル領域２０６の不純物濃度以上、第２の不純物高濃度領域３０１の不純物濃度は、第２のチャネル領域３０６の不純物濃度以上である。
【００１８】
また、第１の不純物高濃度領域２０１の不純物濃度と第２の不純物高濃度領域３０１の不純物濃度は異なる値とする。例えば、第１の不純物高濃度領域２０１よりも第２の不純物高濃度領域３０１の不純物濃度が高い場合、第２のトランジスタの閾値が第１のトランジスタの閾値よりも高くなる。
【００１９】
ＳＯＩ層１０３とＢＯＸ層１０２の厚さは、ＳＯＩ層１０３の表面からＳＯＩ層１０３とＢＯＸ層１０２を通して支持基板１０１の表面近傍に不純物を注入することのできる程度の厚さであり、例えば、ＳＯＩ層１０３は１０ｎｍ、ＢＯＸ層１０２は５〜３０ｎｍである。
【００２０】
（半導体装置の製造）
図２（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００２１】
まず、図２（ａ）に示すように、支持基板１０１、ＢＯＸ層１０２、ＳＯＩ層１０３を有するＳＯＩ基板に素子分離構造１０４を形成する。
【００２２】
次に、図２（ｂ）に示すように、第２のトランジスタ領域のＳＯＩ層１０３表面をマスク材１０５によりマスクし、ＳＯＩ層１０３表面上方から、例えばｎ型ＭＩＳＦＥＴの場合はＢ、ＢＦ２等、ｐ型ＭＩＳＦＥＴの場合はＡｓ、Ｐ等の不純物イオン注入を行う。注入された不純物は、ＳＯＩ層１０３とＢＯＸ層１０２を貫通して支持基板１０１の表面近傍に達し、第１の不純物高濃度領域２０１を形成する。
【００２３】
次に、図２（ｃ）に示すように、第１のトランジスタ領域のＳＯＩ層１０３表面をマスク材１０５によりマスクし、ＳＯＩ層１０３表面上方から、例えばｎ型ＭＩＳＦＥＴの場合はＢ、ＢＦ２等、ｐ型ＭＩＳＦＥＴの場合はＡｓ、Ｐ等の不純物イオン注入を行う。注入された不純物は、ＳＯＩ層１０３とＢＯＸ層１０２を貫通して支持基板１０１の表面近傍に達し、第２の不純物高濃度領域３０１を形成する。
【００２４】
このとき、不純物の注入量を調節し、第２の不純物高濃度領域３０１の不純物濃度を第１の不純物高濃度領域２０１の不純物濃度と異なるものにする。
【００２５】
次に、図２（ｄ）に示すように、フォトレジスト工程、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）工程等により第１及び第２のゲート絶縁膜２０３、３０３、第１及び第２のゲート電極２０２、３０２を形成した後、ＳＯＩ層１０３表面上方から、例えばｎ型ＭＩＳＦＥＴの場合はＡｓ、Ｐ等、ｐ型ＭＩＳＦＥＴの場合はＢ、ＢＦ２等の不純物イオン注入を行うことにより、第１及び第２のソース・ドレイン領域２０５、３０５及び第１及び第２のチャネル領域２０６、３０６をそれぞれＳＯＩ層１０３内に形成し、その後、ＲＩＥ工程等により第１及び第２のゲート側壁絶縁膜２０４、３０４をそれぞれ第１及び第２のゲート電極２０２、３０２の側面に形成する。
【００２６】
（第１の実施の形態の効果）
この第１の実施の形態によれば、ＳＯＩ層１０３とＢＯＸ層１０２を通して行われる不純物注入により支持基板１０１の表面近傍に形成される第１及び第２の不純物高濃度領域２０１、３０１の不純物濃度を調整することができる。また、支持基板１０１表面近傍に形成された第１及び第２の不純物高濃度領域２０１、３０１の不純物濃度を第１及び第２のチャネル領域２０６、３０６の不純物濃度より高く若しくは同等にすることによって、トランジスタの閾値を制御することができる。更に、トランジスタ毎に不純物高濃度領域の不純物濃度を変えることによって、同一基板上で複数の閾値を備えたトランジスタを形成することもできる。
【００２７】
〔第２の実施の形態〕
（半導体装置の構成）
図３は、本発明の第２の実施の形態に係る半導体装置の断面図である。半導体装置１００は、第１のトランジスタ２００と、第２のトランジスタ３００を有して構成される。第１のトランジスタ２００と第２のトランジスタ３００は、ともに完全空乏層型トランジスタであり、素子分離構造１０４により分離されている。なお、各部の材料等、第１の実施の形態と同様の点については、説明を省略する。
【００２８】
第１のトランジスタ２００は、接地された支持基板１０１上に絶縁層としてのＢＯＸ層１０２が形成され、その上に、半導体層としてのＳＯＩ層１０３内に第１のソース・ドレイン領域２０５及び第１のチャネル領域２０６が形成されている。なお、チャネル長は、例えば、２０ｎｍである。
【００２９】
さらにその上に、第１のゲート絶縁膜２０３を介して第１のゲート電極２０２が形成され、第１のゲート電極２０２の側面に第１のゲート側壁絶縁膜２０４が形成されている。なお、ゲート長は、例えば、２０ｎｍである。
【００３０】
第２のトランジスタ３００は、ＳＯＩ層１０３内に第２のソース・ドレイン領域３０５及び第２のチャネル領域３０６が形成されている。なお、チャネル長は、例えば、２００ｎｍである。
【００３１】
さらにその上に、第２のゲート絶縁膜３０３を介して第２のゲート電極３０２が形成され、第２のゲート電極３０２の側面に第２のゲート側壁絶縁膜３０４が形成されている。なお、ゲート長は第１のトランジスタより長く、例えば、２００ｎｍである。
【００３２】
ＳＯＩ層１０３とＢＯＸ層１０２の厚さは、ＳＯＩ層１０３の表面からＳＯＩ層１０３とＢＯＸ層１０２を通して支持基板１０１の表面近傍に不純物を注入することのできる程度の厚さであり、例えば、ＳＯＩ層１０３は１０ｎｍ、ＢＯＸ層１０２は５〜３０ｎｍである。
【００３３】
また、第１のトランジスタ領域のＢＯＸ層１０２直下の支持基板１０１の表面近傍に第１の不純物高濃度領域２０１が、第２のトランジスタ領域のＢＯＸ層１０２直下の支持基板１０１の表面近傍に第２の不純物高濃度領域３０１が、それぞれ形成されており、第１の不純物高濃度領域２０１の単位体積当たりの平均不純物濃度は、第１のチャネル領域２０６の不純物濃度以上、第２の不純物高濃度領域３０１の単位体積当たりの平均不純物濃度は、第２のチャネル領域３０６の不純物濃度以上である。
【００３４】
また、図３に示すように、第１のチャネル領域２０６直下における第１の不純物高濃度領域２０１の単位体積当たりの平均不純物濃度が、第２のチャネル領域３０６直下における第２の不純物高濃度領域３０１の単位体積当たりの平均不純物濃度よりも高い。
【００３５】
（半導体装置の製造）
図４（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００３６】
まず、図４（ａ）に示すように、支持基板１０１、ＢＯＸ層１０２、ＳＯＩ層１０３を有するＳＯＩ基板に素子分離構造１０４を形成する。
【００３７】
次に、図４（ｂ）に示すように、フォトレジスト工程、ＲＩＥ工程等により第１及び第２のゲート絶縁膜２０３、３０３、第１及び第２のゲート電極２０２、３０２をＳＯＩ層１０３上にそれぞれ形成する。
【００３８】
次に、図４（ｃ）に示すように、ＳＯＩ層１０３表面上方から、例えばｎ型ＭＩＳＦＥＴの場合はＢ、ＢＦ２等、ｐ型ＭＩＳＦＥＴの場合はＡｓ、Ｐ等の不純物イオン注入を行う。注入された不純物は、ＳＯＩ層１０３とＢＯＸ層１０２を貫通して支持基板１０１の表面近傍に達し、第１及び第２の不純物高濃度領域２０１、３０１を形成する。
【００３９】
このとき、第１及び第２のゲート電極２０２、３０２及び第１及び第２のゲート絶縁膜２０４、３０４はマスク材として働くが、不純物イオン注入を鉛直方向から所定の角度（例えば２０°）をもって行うことにより、第１及び第２のチャネル領域２０６、３０６直下の領域にも第１及び第２の不純物高濃度領域２０１、３０１を形成することができる。
【００４０】
第１のゲート電極２０２及び第１のゲート絶縁膜２０４は幅が狭いため、第１のゲート電極２０２及び第１のゲート絶縁膜２０４の両側から、鉛直方向から所定の角度を持って注入された不純物が、互いに近い位置にまで達し、第１のチャネル領域２０６直下の領域における第１の不純物高濃度領域２０１の占める割合が大きくなる。
【００４１】
一方、第２のゲート電極３０２及び第２のゲート絶縁膜３０４は、第１のゲート電極２０２及び第１のゲート絶縁膜２０４よりも幅が広いため、第２のゲート電極３０２及び第２のゲート絶縁膜３０４の両側から、鉛直方向から所定の角度を持って注入された不純物が、互いに近い位置にまで達することができず、第２のチャネル領域３０６直下の領域における第２の不純物高濃度領域３０１の占める割合は、第１のチャネル領域２０６直下の領域における第１の不純物高濃度領域２０１の占める割合よりも小さくなる。すなわち、チャネル領域直下の不純物高濃度領域の単位体積当たりの平均不純物濃度は、第２の不純物高濃度領域３０１よりも第１の不純物高濃度領域２０１の方が高くなる。
【００４２】
次に、図４（ｄ）に示すように、ＳＯＩ層１０３表面上方から、例えばｎ型ＭＩＳＦＥＴの場合はＡｓ、Ｐ等、ｐ型ＭＩＳＦＥＴの場合はＢ、ＢＦ２等の不純物イオン注入を行うことにより、第１及び第２のソース・ドレイン領域２０５、３０５及び第１及び第２のチャネル領域２０６、３０６をそれぞれ第１及び第２のトランジスタ領域のＳＯＩ層１０３内に形成した後、ＲＩＥ工程等により第１及び第２のゲート側壁絶縁膜２０４、３０４をそれぞれ第１及び第２のゲート電極２０２、３０２の側面に形成する。
【００４３】
（第２の実施の形態の効果）
この第２の実施の形態によれば、マスク材として働くゲート電極のゲート長を変えて、チャネル領域直下の領域における不純物高濃度領域の占める割合、すなわちチャネル領域直下の不純物高濃度領域の単位体積当たりの平均不純物濃度を変えることができる。したがって、第１の実施の形態同様の効果を得ることができる。また、不純物高濃度領域を形成するための不純物注入が第１及び第２のトランジスタに対して同時に行うことができるので、製造工程を減らすことが可能となりコスト的にも有利である。
【００４４】
なお、上記各実施の形態は一実施例に過ぎず、本発明はこれらに限定されずに、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態では２つの異なる閾値を有するトランジスタを用いて説明したが、トランジスタは半導体装置にいくつ備わっていてもよい。
【００４５】
また、ＢＯＸ層の代わりに、ＳｉＯＮ等からなる他の絶縁層を用いてもよい。
また、ＳＯＩ層の代わりに、単結晶Ｇｅ等からなる他の半導体層を用いてもよい。
【００４６】
また、上記実施の形態では支持基板は接地しているが、必ずしも接地する必要はなく、所定の電位に固定されていれば本発明の効果を得ることができる。
【００４７】
以下に実施例を挙げて本発明を具体的に説明するが、本発明はそれらによって限定されるものではない。
【実施例１】
【００４８】
第１の実施の形態に係る半導体装置の実施例を以下に示す。
【００４９】
図５は、Ｖｔ  ｓｈｉｆｔ（閾値シフト）（Ｖ）と、ＢＯＸ膜厚（ＢＯＸ層の厚さ）（ｎｍ）との関係を示すグラフである。Ｖｔ  ｓｈｉｆｔは、不純物高濃度領域の不純物濃度が１×１０１５ｃｍ−３のときの閾値を基準とした場合の、それぞれの不純物濃度における閾値（不純物濃度が１×１０１５ｃｍ−３のときの閾値からのシフト量）を表す。
【００５０】
図中の◇は不純物濃度が１×１０１６ｃｍ−３、◆は不純物濃度が１×１０１７ｃｍ−３、○は不純物濃度が１×１０１８ｃｍ−３、●は不純物濃度が１×１０１９ｃｍ−３の場合の値を表す。
【００５１】
なお、ゲート長は３０ｎｍ、ＳＯＩ層の厚さは１０ｎｍとし、注入する不純物にはＢを用いた。
【００５２】
同図から、例えば、不純物高濃度領域の不純物濃度が１×１０１５ｃｍ−３のときから、閾値を０．１Ｖ以上シフトさせたい場合は、不純物濃度を１×１０１８ｃｍ−３とするときはＢＯＸ膜厚を約２０ｎｍ以下に、不純物濃度を１×１０１９ｃｍ−３とするときはＢＯＸ膜厚を約２５ｎｍ以下にすればよいことがわかる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の各製造工程を示す断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置の各製造工程を示す断面図である。
【図５】本発明の実施例１に係る閾値シフトとＢＯＸ層の厚さとの関係を示すグラフである。
【符号の説明】
【００５４】
１００    半導体装置
２００    第１のトランジスタ
３００    第２のトランジスタ
１０１    支持基板
１０２    ＢＯＸ層
１０３    ＳＯＩ層
１０４    素子分離構造
１０５    マスク材
２０１    第１の不純物高濃度領域
２０２    第１のゲート電極
２０３    第１のゲート絶縁膜
２０４    第１のゲート側壁絶縁膜
２０５    第１のソース・ドレイン領域
２０６    第１のチャネル領域
３０１    第２の不純物高濃度領域
３０２    第２のゲート電極
３０３    第２のゲート絶縁膜
３０４    第２のゲート側壁絶縁膜
３０５    第２のソース・ドレイン領域
３０６    第２のチャネル領域
【図１】
2007180402.tif 000003
【図２】
2007180402.tif 000004
【図３】
2007180402.tif 000005
【図４】
2007180402.tif 000006
【図５】
2007180402.tif 000007