(57)【要約】【課題】ダミー負荷を選択的に使用して省電力を図ることができる液体吐出装置を提供すること。【解決手段】駆動パルスを生成する生成部と、前記駆動パルスが印加されることによって液体滴を吐出する複数の液体吐出部と、前記生成部にスイッチを介して接続された負荷と、前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータを出力するコントローラと、前記データに基づいて、所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切る判定部と、を備える液体吐出装置。【選択図】図９
2007223125.tif 000002
【特許請求の範囲】
【請求項１】
駆動パルスを生成する生成部と、
前記駆動パルスが印加されることによって液体滴を吐出する複数の液体吐出部と、
前記生成部にスイッチを介して接続された負荷と、
前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータを出力するコントローラと、
前記データに基づいて、所定の数よりも多くの前記液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切る判定部と、
を備える液体吐出装置。
【請求項２】
請求項１に記載の液体吐出装置であって、
前記負荷は、キャパシタンス素子を含む、液体吐出装置。
【請求項３】
請求項１又は２のいずれかに記載の液体吐出装置であって、
前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータは、画素に液体滴を吐出させるか否かについて規定する画素データである、液体吐出装置。
【請求項４】
請求項１〜３に記載の液体吐出装置であって、
前記判定部は、駆動パルスが印加される前記液体吐出部の数をカウントし、該カウントの結果において、前記所定の数以下の前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷とを前記スイッチを介して接続するための制御信号を出力し、前記所定の数よりも多くの前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷とを前記スイッチを介して接続を切るための制御信号を出力するカウンタを含む、液体吐出装置。
【請求項５】
請求項４に記載の液体吐出装置であって、
前記生成部と前記負荷との接続を切るための制御信号を遅延させる制御信号遅延回路をさらに含む、液体吐出装置。
【請求項６】
請求項５に記載の液体吐出装置であって、
前記制御信号遅延回路は、前記生成部と前記負荷との接続を切るための制御信号を、前記液体吐出部への前記駆動パルスを印加するようにする時期よりも遅延させる、液体吐出装置。
【請求項７】
請求項５又は６に記載の液体吐出装置であって、
前記液体吐出部に前記駆動パルスを印加するようにする時期及び印加しないようにする時期を遅延させる遅延回路をさらに備える、液体吐出装置。
【請求項８】
請求項７に記載の液体吐出装置であって、
前記遅延回路は、前記液体吐出部に前記駆動パルスを印加しないようにする時期を、前記生成部と前記負荷とを接続するための制御信号の出力よりも遅延させる、液体吐出装置。
【請求項９】
請求項８に記載の液体吐出装置であって、
前記制御信号遅延回路は、前記生成部と前記負荷とを接続するための制御信号の出力の遅延よりも、前記生成部と前記負荷とを切断するための制御信号の出力の遅延を遅らせる、液体吐出装置。
【請求項１０】
請求項１〜９のいずれかに記載の液体吐出装置であって、
前記生成部と前記負荷との前記スイッチを介した接続及び切断が行われる時期は、前記駆動パルスの電圧が一定電圧である期間内である、液体吐出装置。
【請求項１１】
駆動パルスを生成する生成部と、
前記駆動パルスが印加されることによって液体滴を吐出する複数の液体吐出部と、
前記生成部にスイッチを介して接続された負荷と、
前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータを出力するコントローラと、
前記データに基づいて、所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切る判定部と、
を備え、
前記負荷は、キャパシタンス素子を含み、
前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータは、画素に液体滴を吐出させるか否かについて規定する画素データであり、
前記判定部は、駆動パルスが印加される前記液体吐出部の数をカウントし、該カウントの結果において、前記所定の数以下の前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷とを前記スイッチを介して接続するための制御信号を出力し、前記所定の数よりも多くの前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷とを前記スイッチを介して接続を切るための制御信号を出力するカウンタを含み、
前記生成部と前記負荷との接続を切るための制御信号を遅延させる制御信号遅延回路をさらに含み、
前記制御信号遅延回路は、前記生成部と前記負荷との接続を切るための制御信号を、前記液体吐出部への前記駆動パルスを印加するようにする時期よりも遅延させ、
前記液体吐出部に前記駆動パルスを印加するようにする時期及び印加しないようにする時期を遅延させる遅延回路をさらに備え、
前記遅延回路は、前記液体吐出部に前記駆動パルスを印加しないようにする時期を、前記生成部と前記負荷とを接続するための制御信号の出力よりも遅延させ、
前記制御信号遅延回路は、前記生成部と前記負荷とを接続するための制御信号の出力の遅延よりも、前記生成部と前記負荷とを切断するための制御信号の出力の遅延を遅らせ、
前記生成部と前記負荷との前記スイッチを介した接続及び切断が行われる時期は、前記駆動パルスの電圧が一定電圧である期間内である、液体吐出装置。
【請求項１２】
駆動パルスを生成するステップと、
前記駆動パルスを生成する生成部にスイッチを介して負荷を接続するステップと、
液体吐出部に駆動パルスを印加するか否かを規定するデータを出力するステップと、
前記データに基づいて、所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切るステップと、
を含む液体吐出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体吐出装置及び液体吐出方法に関する。
【背景技術】
【０００２】
液体滴を吐出させる液体吐出装置のなかには駆動信号を生成し、これをアクチュエータに印加することで液体滴を吐出させているものがある。このような駆動信号を生成する駆動信号生成回路は、駆動信号を所定の電圧にまで昇圧する電圧増幅を行う。しかしながら、液体滴を吐出するアクチュエータの数が少ない場合、想定外の電圧変動を含んだ不安定な駆動信号を出力することがある。そのため、駆動信号生成回路を安定動作させるためのダミーとなる負荷を設け、その負荷の一端を駆動回路に接続していた。
【特許文献１】特開２００４−２９９３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
液体滴の吐出動作時において、液体滴を吐出するアクチュエータの数が多いときには、これらは負荷としての役割を果たす。負荷としての役割を果たす程の数のアクチュエータが接続されているときには駆動信号生成回路は安定動作する。よって、このようなときにはダミーとなる負荷は接続される必要がない。また、ダミーとなる負荷は電力を消費するため省電力の観点からは接続をするべきではない。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、負荷を選択的に使用して省電力を図ることができる液体吐出装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための主たる発明は、
駆動パルスを生成する生成部と、
前記駆動パルスが印加されることによって液体滴を吐出する複数の液体吐出部と、
前記生成部にスイッチを介して接続された負荷と、
前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータを出力するコントローラと、
前記データに基づいて、所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切る判定部と、
を備える液体吐出装置である。
【０００６】
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【発明を実施するための最良の形態】
【０００７】
＝＝＝開示の概要＝＝＝
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【０００８】
駆動パルスを生成する生成部と、
前記駆動パルスが印加されることによって液体滴を吐出する複数の液体吐出部と、
前記生成部にスイッチを介して接続された負荷と、
前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータを出力するコントローラと、
前記データに基づいて、所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切る判定部と、
を備える液体吐出装置。  
このようにすることで、電力を消費する負荷を選択的に使用することができるので、省電力を図ることができる。
【０００９】
かかる液体吐出装置であって、前記負荷は、キャパシタンス素子を含むことが望ましい。また、前記液体吐出部に前記駆動パルスを印加するか否かを規定するデータは、画素に液体滴を吐出させるか否かについて規定する画素データであることが望ましい。また、前記判定部は、駆動パルスが印加される前記液体吐出部の数をカウントし、該カウントの結果において、前記所定の数以下の前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷とを前記スイッチを介して接続するための制御信号を出力し、前記所定の数よりも多くの前記液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷とを前記スイッチを介して接続を切るための制御信号を出力するカウンタを含むことが望ましい。また、前記生成部と前記負荷との接続を切るための制御信号を遅延させる制御信号遅延回路をさらに含むことが望ましい。また、前記制御信号遅延回路は、前記生成部と前記負荷との接続を切るための制御信号を、前記液体吐出部への前記駆動パルスを印加するようにする時期よりも遅延させることが望ましい。また、前記液体吐出部に前記駆動パルスを印加するようにする時期及び印加しないようにする時期を遅延させる遅延回路をさらに備えることが望ましい。また、前記遅延回路は、前記液体吐出部に前記駆動パルスを印加しないようにする時期を、前記生成部と前記負荷とを接続するための制御信号の出力よりも遅延させることが望ましい。また、前記制御信号遅延回路は、前記生成部と前記負荷とを接続するための制御信号の出力よりも、前記生成部と前記負荷とを切断するための制御信号の出力を遅延させることが望ましい。また、前記制御信号遅延回路は、前記生成部と前記負荷とを接続するための制御信号の出力の遅延よりも、前記生成部と前記負荷とを切断するための制御信号の出力の遅延を遅らせることが望ましい。また、前記液体吐出部に前記駆動パルスを印加するようにする時期及び印加しないようにする時期と、前記生成部と前記負荷との前記スイッチを介した接続及び切断が行われる時期は、前記駆動パルスの電圧が一定電圧である期間内であることが望ましい。これにより、電力を消費する負荷を選択的に使用することができるので省電力を図ることができる。
【００１０】
駆動パルスを生成するステップと、
前記駆動パルスを生成する生成部にスイッチを介して負荷を接続するステップと、
液体吐出部に駆動パルスを印加するか否かを規定するデータを出力するステップと、
前記データに基づいて、所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされるか否かを判定し、前記所定の数以下の液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を維持し、前記所定の数よりも多くの液体吐出部に前記駆動パルスの印加がされると判定したとき、前記生成部と前記負荷との前記スイッチを介した接続を切るステップと、
を含む液体吐出方法。  
このようにすることで、電力を消費する負荷を選択的に使用することから省電力を図ることができる。
【００１１】
＝＝＝印刷システムの構成＝＝＝
＜全体構成について＞
図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、液体吐出装置としてのプリンタ１と、コンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。
【００１２】
プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体に関し、以下の説明では、代表的な媒体である用紙Ｓ（図３を参照。）を例に挙げて説明する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。
【００１３】
＝＝＝コンピュータの構成＝＝＝
＜コンピュータ１１０の構成について＞
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。
【００１４】
＝＝＝プリンタの構成＝＝＝
＜プリンタ１の構成について＞
次に、プリンタ１の構成について説明する。ここで、図３は、プリンタ１の構成を示す図である。なお、以下の説明では、図２も参照する。
【００１５】
図２に示すように、プリンタ１は、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、検出器群５０、ＡＳＩＣ６０、及び駆動信号生成回路７０を有する。また、ヘッドユニット４０は、ヘッド制御部ＨＣを有している。
【００１６】
このプリンタ１では、ＡＳＩＣ６０によって制御対象部、すなわち用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、及び駆動信号生成回路７０が制御される。用紙搬送機構２０は、ＡＳＩＣ６０の制御により用紙Ｓを印刷可能な位置に送り込んだり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりする。キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。また、検出器群５０の各検出器は、プリンタ１内の状況を監視している。そして、各検出器は、検出結果をＡＳＩＣ６０に出力する。各検出器からの検出結果を受けたＡＳＩＣ６０は、その検出結果に基づいて制御対象部を制御する。ヘッドユニット４０は、液体吐出部としてのピエゾ素子４１７を含むヘッド制御部ＨＣを含んでいる。
【００１７】
尚、ＡＳＩＣ６０は、後述する駆動信号を生成させるための波形データなどを記憶する記憶部を含んでいる。また、ＡＳＩＣ６０は、後述する画素データＳＩを出力する。
【００１８】
プリンタ１が使用する印刷データは、プリンタ１が解釈できる形式のデータであって、各種のコマンドデータと、画素データＳＩを有する。コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。
【００１９】
また、画素データＳＩは、印刷される画像の画素に関するデータである。ここで、画素とは、用紙上に仮想的に定められた方眼状の升目であり、ドットが形成される領域を示す。そして、印刷データにおける画素データは、用紙上に形成されるドットに関するデータ（例えば、階調値）であり、２ビットのデータによって構成されている。すなわち、この画素データＳＩには、ドット無しに対応するデータ［００］と、小ドットに対応するデータ［０１］と、中ドットの形成に対応するデータ［１０］と、大ドットに対応するデータ［１１］とがある。
【００２０】
＝＝＝プリンタの各部と駆動信号ＣＯＭについて＝＝＝
＜ヘッド制御部ＨＣについて＞
次に、ヘッド制御部ＨＣの構成について説明する。図４は、参考例のヘッド制御部ＨＣの構成を説明するブロック図である。この図４では、１つのノズル列に対応するヘッド制御部ＨＣを示している。
【００２１】
このヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３と、制御ロジック８４と、第１スイッチ８５Ａと、第２スイッチ８５Ｂを有する。そして、制御ロジック８４を除いた各部、すなわち、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、デコーダ８３、第１スイッチ８５Ａ、及び第２スイッチ８５Ｂは、それぞれピエゾ素子４１７毎に設けられる。また、ピエゾ素子４１７はインクが吐出されるノズルＮｚ毎に設けられるので、これらの各部もノズルＮｚ毎に設けられている。
【００２２】
ヘッド制御部ＨＣは、ＡＳＩＣ６０からの画素データＳＩに基づき、インクを吐出させるための制御を行う。すなわち、ヘッド制御部ＨＣは、印刷データに基づいて第１スイッチ８５Ａを制御し、駆動信号ＣＯＭにおける必要な部分を選択的にピエゾ素子４１７へ印加させている。なお、駆動信号ＣＯＭについては後で説明する。本実施形態では、画素データＳＩが２ビットで構成され、転送用クロックＳＣＫに同期してヘッド制御部ＨＣへ送られてくる。この画素データＳＩは、２ビットで構成され、ノズルＮｚ毎（ピエゾ素子４１７毎）に定められる。この画素データＳＩに関し、上位ビット群は各第１シフトレジスタ８１Ａにセットされ、下位ビット群は各第２シフトレジスタ８１Ｂにセットされる。第１シフトレジスタ８１Ａには第１ラッチ回路８２Ａが接続され、第２シフトレジスタ８１Ｂには第２ラッチ回路８２Ｂが接続されている。そして、ＡＳＩＣ６０からのラッチ信号ＬＡＴがＨレベルになると、各第１ラッチ回路８２Ａは対応する画素データＳＩの上位ビットをラッチし、各第２ラッチ回路８２Ｂは画素データＳＩの下位ビットをラッチする。第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂでラッチされた画素データＳＩ（上位ビットと下位ビットの組）はそれぞれ、デコーダ８３に入力される。
【００２３】
デコーダ８３は、画素データＳＩの上位ビット及び下位ビットに基づいてデコードを行い、第１スイッチ８５Ａ及び第２スイッチ８５Ｂを制御するためのスイッチ制御信号ＳＷを出力する。デコーダ８３は、画素データＳＩに基づき、制御ロジック８４から出力される選択データｑ０〜ｑ３を選択し、スイッチ制御信号ＳＷとして出力する。また、制御ロジック８４は、選択データｑ０〜ｑ３をラッチ信号ＬＡＴやチェンジ信号ＣＨのタイミングで出力するものである。ここで、選択データｑ０は、ドット無し用の選択データである。つまり、選択データｑ０は、用紙Ｓにドットを形成しない場合において、スイッチ制御信号ＳＷとなる選択データである。選択データｑ１は、小ドット用の選択データである。つまり、選択データｑ１は、用紙Ｓに小ドットを形成する場合において、スイッチ制御信号ＳＷとなる選択データである。同様に、選択データｑ２は中ドット用の選択データ、選択データｑ３は大ドット用の選択データである。そして、制御ロジック８４は、選択データｑ０〜ｑ３を、異なる信号線を通じて同時に出力する。
【００２４】
デコーダ８３から出力されたスイッチ制御信号ＳＷは、スイッチ８５に入力される。このスイッチ８５は、スイッチ制御信号ＳＷに応じてオンオフするスイッチであり、オン期間において駆動信号ＣＯＭをピエゾ素子４１７へ印加させる。すなわち、このスイッチ８５の入力側には駆動信号生成回路７０からの駆動信号ＣＯＭが印加され、スイッチ８５の出力側にはピエゾ素子４１７が接続されている。そして、スイッチ制御信号ＳＷがデータ［１］（Ｈレベル）の場合、スイッチ８５がオン状態となって、駆動信号ＣＯＭがピエゾ素子４１７に印加される。また、スイッチ制御信号ＳＷがデータ［０］（Ｌレベル）の場合、スイッチ８５がオフ状態となるので、第１駆動信号ＣＯＭはピエゾ素子４１７に印加されない。
【００２５】
尚、ピエゾ素子４１７は、駆動パルスが印加されることによってインク滴を吐出する液体吐出部に相当する。また、１つのピエゾ素子４１７は、１（ｎＦ）の容量を有する。そして、ピエゾ素子４１７は、ヘッド制御部ＨＣに１８０個接続されている。
【００２６】
＜駆動信号ＣＯＭについて＞
駆動信号生成回路７０が生成する駆動信号ＣＯＭは、１つのノズル列に対応する全てのピエゾ素子４１７に対して共通に使用されるものである。ここで、図５は、駆動信号生成回路７０によって生成される駆動信号ＣＯＭ、及び、ドットの形成時に用いられる制御信号を説明する図である。
【００２７】
図５に示すように、駆動信号ＣＯＭは、ラッチ信号ＬＡＴの立ち上がりタイミングを区切りとした期間Ｔを１つの単位として生成される。期間Ｔには、ラッチ信号ＬＡＴ又はチェンジ信号ＣＨの立ち上がりタイミングによって区切られる区間Ｔ１〜Ｔ４が含まれる。また、区間Ｔ１〜Ｔ４には後述する駆動パルスがそれぞれ含まれる。
【００２８】
繰り返し周期である期間Ｔは、ノズルが１画素分移動する間の期間に対応する。例えば、印刷解像度が７２０ｄｐｉの場合、期間Ｔは、ノズルが１／７２０インチ移動するための期間に相当する。そして、画素データＳＩに基づいて、期間Ｔに含まれる各区間の駆動パルスＰＳ１〜ＰＳ４をピエゾ素子４１７に印加することによって、１つの画素内にいくつかのインク滴が吐出され、複数階調を表現可能としている。
【００２９】
駆動信号ＣＯＭは、繰り返し周期における区間Ｔ１で生成される第１波形部ＳＳ１と、区間Ｔ２で生成される第２波形部ＳＳ２と、区間Ｔ３で生成される第３波形部ＳＳ３と、区間Ｔ４で生成される第４波形部ＳＳ４とを有する。ここで、第１波形部ＳＳ１は駆動パルスＰＳ１を有している。また、第２波形部ＳＳ２は駆動パルスＰＳ２を、第３波形部ＳＳ３は駆動パルスＰＳ３を、第４波形部ＳＳ４は駆動パルスＰＳ４をそれぞれ有している。
【００３０】
そして、駆動パルスＰＳ１、駆動パルスＰＳ３、及び駆動パルスＰＳ４は、ノズルＮｚからインクを吐出させる際に用いられるものであり、互いに同じ波形をしている。ここでは、小ドットの形成時に駆動パルスＰＳ３がピエゾ素子４１７へ印加される。また、中ドットの形成時には、駆動パルスＰＳ３及び駆動パルスＰＳ４がピエゾ素子４１７へ印加され、大ドットの形成時には、駆動パルスＰＳ１、駆動パルスＰＳ３、及び駆動パルスＰＳ４がピエゾ素子４１７へ印加される。駆動パルスＰＳ２は、メニスカスを微振動させるための微振動パルスであり、ドット無しの場合にピエゾ素子４１７へ印加される。
【００３１】
このような制御を行うため、選択データｑ０〜ｑ３は、Ｔ１〜Ｔ４のそれぞれの区間に各ビットを対応させた４ビットのデータで構成される。そして、選択データｑ０〜ｑ３の最上位ビットは、区間Ｔ１における第１スイッチ８５Ａのオンオフを示し、２番目のビットは区間Ｔ２における第１スイッチ８５Ａのオンオフを示す。同様に、３番目のビットは、区間Ｔ３における第１スイッチ８５Ａのオンオフを示し、最下位ビットは区間Ｔ４における第１スイッチ８５Ａのオンオフを示す。従って、ドット無し用の選択データｑ０は［０１００］とされ、小ドット用の選択データｑ１は［００１０］とされる。同様に、中ドット用の選択データｑ２は［００１１］とされ、大ドット用の選択データｑ３は［１０１１］とされる。そして、制御ロジック８４は、ラッチ信号ＬＡＴのラッチパルスやチェンジ信号ＣＨのチェンジパルスで規定されるタイミングに同期させて、選択データｑ０〜ｑ３の各ビットを時系列で出力する。
【００３２】
＜駆動信号生成回路７０について＞
図６は、参考例の駆動信号生成回路７０とその他の構成要素を説明するための図である。駆動信号生成回路７０には、波形生成回路７１と電圧増幅回路７３と電流増幅回路７２を含んでいる。波形生成回路７１は、ＡＳＩＣ６０に接続されている。そして、ＡＳＩＣ６０から駆動信号の波形データに基づくＤＡＣ値が出力されるようになっている。波形生成回路７１は電圧増幅回路７２に接続されている。そして、波形生成回路７１から出力された電圧をピエゾ素子４１７を駆動する電圧へと昇圧する。電圧増幅回路７３は、例えば電圧増幅用のアンプによって構成される。  
電圧増幅回路７３は、電流増幅回路７２に接続されている。駆動するピエゾ素子４１７は１８０個に上るため、所定の電力を要する。電流増幅回路７２では、複数個のピエゾ素子４１７を駆動できるように電流の増幅を行っている。尚、電流増幅回路７２の出力は、電圧増幅回路７３にフィードバックされている。  
この駆動信号生成回路７０は、駆動パルスを生成する生成部に相当する。
【００３３】
図７は、波形生成回路７１の動作を説明するための図である。駆動信号ＣＯＭの波形を生成する場合に、ＡＳＩＣ６０は、更新周期τ毎のＤＡＣ値を、波形生成回路７１へ順次出力する。図７の例では、クロックＣＬＫで規定されるタイミングｔ（ｎ）で電圧Ｖ１に対応するＤＡＣ値が出力される。これにより、周期τ（ｎ）にて、波形生成回路７１からは電圧Ｖ１が出力される。そして、更新周期τ（ｎ＋４）までは、電圧Ｖ１に対応するＤＡＣ値がＡＳＩＣ６０から波形生成回路７１に順次入力され、電圧Ｖ１が出力され続ける。また、タイミングｔ（ｎ＋５）では、電圧Ｖ２に対応するＤＡＣ値がＡＳＩＣ６０から波形生成回路７１に入力される。これにより、周期τ（ｎ＋５）にて、波形生成回路７１の出力は、電圧Ｖ１から電圧Ｖ２へ降下する。同様に、タイミングｔ（ｎ＋６）では、電圧Ｖ３に対応するＤＡＣ値がＡＳＩＣ６０から波形生成回路７１に入力され、出力が電圧Ｖ２から電圧Ｖ３へ降下する。以下同様に、ＤＡＣ値が波形生成回路７１に順次入力されるため、出力される電圧は、次第に降下する。そして、周期τ（ｎ＋１０）にて、波形生成回路７１の出力は電圧Ｖ４まで降下する。  
このような方法によって駆動信号ＣＯＭの波形が、波形生成回路７１から出力される。
【００３４】
＜ダミー負荷９３について＞
駆動信号生成回路７０には、電圧を昇圧するための電圧増幅回路７３が取り付けられる。電圧増幅回路７３には、電圧増幅回路７３自身が出力した電圧が電流増幅回路７２を通った後フィードバックされ、目標の電圧を出力するような回路構成となっている。ところで、画素データＳＩによっては、例えば１つや２つなど少ない数のピエゾ素子４１７にしか駆動パルスが印加されないことがある。そうすると、負荷となるピエゾ素子４１７の数が少ないことから、駆動信号生成回路７０から出力される駆動信号ＣＯＭは、急速に電圧の上昇と下降を繰り返し、不安定な駆動信号となることがある。図８は、不安定な駆動信号の一例である。図８に示される駆動信号ＣＯＭには急速な電圧の上昇と下降の繰り返しのため高周波成分を含んでしまっていることが示されている。そこで、不安定な駆動信号の生成を抑制するべく、駆動信号生成回路７０とピエゾ素子４１７との間に２０個分のピエゾ素子４１７に相当する負荷（ダミー負荷９３）の一端を接続する。このダミー負荷９３は、抵抗Ｒ及びコンデンサＣの直列要素からなる。そして、電圧の急速な上昇と下降を排除して安定した駆動信号を生成できるようにしている。
【００３５】
インク滴の吐出動作時において、インク滴を吐出するピエゾ素子４１７の数が多いときには、これらは負荷としての役割を果たす。負荷としての役割を果たす程の数のピエゾ素子４１７が接続されているときには、静電容量が大きくなり多くの電荷を蓄えることができる。そうすると、電流の流入による急激な電圧の上昇や下降を生じないので、駆動信号生成回路７０は、安定動作する。よって、このようなときにはダミー負荷９３は接続される必要がない。また、ダミー負荷９３は電力を消費するため省電力の観点からは接続をするべきではない。よって、以下の実施形態では、選択的にダミー負荷９３を接続することとして省電力化を図ることとしている。
【００３６】
＝＝＝実施形態＝＝＝
図９は、本実施形態におけるプリンタ１’の構成の一部を示す図である。本実施形態におけるプリンタ１’は、参考例のプリンタ１に対してさらに印刷データ計数部１４０４、ダミー負荷スイッチ１４０５、制御信号遅延回路１４０６を含んだ構成となっている。
【００３７】
印刷データ計数部１４０４は、ＡＳＩＣ６０’に接続され、後述するようにクロック信号ＳＣＫ、画素データＳＩ、ラッチ信号ＬＡＴ、及びチェンジ信号ＣＨが送られるようになっている。また、印刷データ計数部１４０４の出力は、制御信号遅延回路１４０６の入力に接続されている。制御信号遅延回路１４０６の出力は、ダミー負荷スイッチ１４０５に接続され、ダミー負荷スイッチ１４０５のオンオフを制御する。ＡＳＩＣ６０’は、ピエゾ素子４１７に駆動パルスを印加するか否かを規定する画素データＳＩを出力するコントローラに相当する。
【００３８】
次に、これらの各部について説明する。尚、ダミー負荷９３の構成は参考例のものと同様であるので説明を省略する。
【００３９】
＜ダミー負荷スイッチ１４０５＞
ダミー負荷スイッチ１４０５は、駆動信号生成回路７０から出力される駆動信号ＣＯＭのダミー負荷への印加を制御するスイッチである。ダミー負荷スイッチ１４０５の入力は駆動信号生成回路７０の出力に接続される。また、ダミー負荷スイッチ１４０５の出力はダミー負荷９３に接続される。また、ダミー負荷スイッチ１４０５は、ダミー負荷スイッチ遅延回路１４０６に接続される。そして、後述するダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルのときはスイッチをオンにして駆動信号ＣＯＭをダミー負荷９３に印加するようにする。一方、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルのときはスイッチをオフにして駆動信号ＣＯＭのダミー負荷９３への印加をしないようにしている。
【００４０】
＜印刷データ計数回路１４０４＞
図１０は、印刷データ計数回路１４０４の一例を示す図である。この構成は、参考例のヘッド制御部ＨＣと似た構成になっているが、異なっている点は、駆動信号ＣＯＭが使用されておらず、さらにスイッチ８５も使用されていないことである。さらに、印刷データ計数回路１４０４にはカウンタ８８が含まれている点でヘッド制御部ＨＣとは異なる構成となっている。既に、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第１ラッチ８２Ａ、第２ラッチ８２Ｂ、制御ロジック８４、及びデコーダ８３についての説明は前段部でなされているため、同一の符号を付すことで説明を省略する。
【００４１】
カウンタ８８は、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨが入力されるようになっている。カウンタ８８は、デコーダ８３に接続され、スイッチ制御信号ＳＷを受信可能となっている。そして、カウンタ８８は、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨのパルスが規定するＴ１〜Ｔ４の各区間において、Ｈレベルであるスイッチ制御信号ＳＷの数をカウントし、カウント値が所定数以下か否かを判定している。本実施形態では、所定数を２０としている。すなわち、１８０個のピエゾ素子４１７のうち、駆動パルスが印加されるであろうピエゾ素子４１７の数が２０個以下か否かについて判定している。
【００４２】
ここでピエゾ素子４１７の数が２０個以下か否かについて判定しているのは、駆動信号生成回路７０からヘッドユニット４０のピエゾ素子４１７までに含まれる静電容量が２０（ｎＦ）以上有している場合には、この静電容量が急速な電圧の上昇と下降を生じさせないだけの静電容量を有することになる。本実施形態では、１つのピエゾ素子４１７の静電容量は１（ｎＦ）である。よって、静電容量２０（ｎＦ）に相当する２０個のピエゾ素子４１７に駆動パルスが印加されるか否かについてカウンタ８８は判定するのである。
【００４３】
そして、ある区間において、カウント値が２０以下（駆動信号が印加されるピエゾ素子４１７の数が少ない）であると判定されるとき、カウンタ８８はダミー負荷スイッチ制御信号ＤＬ＿ＥＮとしてＨレベルを出力する。一方、ある区間において、カウント値が２０より大きい（駆動信号が印加されるピエゾ素子４１７の数が多い）と判定されるとき、カウンタ８８はダミー負荷スイッチ制御信号ＤＬ＿ＥＮとしてＬレベルを出力する。
【００４４】
図１１は、ダミー負荷スイッチ１４０５の制御タイミングと他の各部の制御タイミングとを示す図である。図１１には、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨ、印刷データ計数タイミング、遅延後のスイッチ制御信号、遅延後のダミー負荷スイッチ制御信号ＤＬ＿ＥＮ、遅延前のダミー負荷制御信号ＤＬ＿ＥＮが示されている。
【００４５】
印刷データ計数回路１４０４がＨレベルのスイッチ制御信号ＳＷの数をカウントしてダミー負荷スイッチ制御信号ＤＬ＿ＥＮを出力するまでの時間は、ラッチ信号ＬＡＴ又はチェンジ信号ＣＨの立ち上がりタイミングに開始される。そして、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨのパルスの立ち下がりタイミングが到来するよりも早いタイミング（期間ｃ１）でカウントを終えている。そして、カウント値に応じたダミー負荷スイッチ制御信号ＤＬの出力を印刷データ計数タイミングの立ち下がりタイミングで出力する。このように、早くスイッチ制御信号ＳＷのＨレベルの数をカウントできるのは、カウンタ８８を含む印刷データ計数部１４０４がハードウェアロジックにより構成されていることによる。
【００４６】
印刷データ計数回路１４０４の出力は、制御信号遅延回路１４０６を介してダミー負荷スイッチ１４０５に接続されている。そして、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮをダミー負荷スイッチ１４０５に送ることができるようになっている。ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルのとき、ダミー負荷スイッチ１４０５は、駆動信号生成回路７０とダミー負荷９３との接続を切る。また、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルのとき、ダミー負荷スイッチ１４０５は、駆動信号生成回路７０とダミー負荷９３とを接続する。
【００４７】
つまり、この印刷データ計数回路１４０４は、画素データＳＩに基づいて、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされるか否かを判定し、所定の数以下のピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３とのダミー負荷スイッチ１４０５を介した接続を維持し、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３とのダミー負荷スイッチ１４０５を介した接続を切る判定部に相当する。
【００４８】
＜制御信号遅延回路１４０６＞
制御信号遅延回路１４０６は、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮを所定の時間遅延させる回路である。この遅延させる時間は、ダミー負荷スイッチ遅延回路１４０６に入力されるダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルからＬレベルへと切り替わるかＬレベルからＨレベルへと切り替わるかによって異なる。
【００４９】
ダミー負荷スイッチ遅延回路１４０６に入力されるダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルからＨレベルへと切り替わるとき、すなわちダミー負荷スイッチ１４０５をオフからオンへと切り替えようとするとき、ダミー負荷スイッチ遅延回路１４０６は、ＬレベルからＨレベルへの切り替えを時間ｄ３だけ遅延させて出力する。
【００５０】
一方、ダミー負荷スイッチ遅延回路１４０６に入力されるダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルからＬレベルへと切り替わるとき、すなわちダミー負荷スイッチ１４０５をオンからオフへと切り替えようとするとき、ダミー負荷スイッチ遅延回路１４０６は、ＨレベルからＬレベルへの切り替えを時間ｄ４だけ遅延させて出力する機能を有する。
【００５１】
＜本実施形態におけるヘッド制御部ＨＣ’＞
図１２は、本実施形態で使用されるヘッド制御部ＨＣ’を説明するための図である。本実施形態で使用されるヘッド制御部ＨＣ’は、遅延回路８６を含んでいる点で参考例のヘッド制御部ＨＣと異なっている。その他の箇所については参考例のヘッド制御部ＨＣと同様の構成であるので説明を省略し、ここでは含まれる遅延回路８６の機能について説明する。
【００５２】
遅延回路８６の入力には、デコーダ８３の出力が接続される。そして、遅延回路８６の出力にはスイッチ８５が接続される。遅延回路８６には、デコーダ８３から順次スイッチ制御信号ＳＷが送られる。デコーダ８３からは、ラッチ信号ＬＡＴ又はチェンジ信号ＣＨの立ち上がりタイミングとほぼ同じタイミングでスイッチ制御信号ＳＷが出力される。つまり、スイッチ制御信号ＳＷがＨレベルからＬレベルへと切り替わるタイミング及びＬレベルからＨレベルへと切り替わるタイミングは、ラッチ信号ＬＡＴとチェンジ信号ＣＨの立ち上がりタイミングと同時期とみることができる。よって、図１１において、ラッチ信号ＬＡＴ又はチェンジ信号ＣＨの立ち上がりのタイミングがデコーダ８３から出力されるスイッチ制御信号ＳＷの切り替わりタイミングとなる。
【００５３】
スイッチ制御信号ＳＷがＨレベルからＬレベルへと切り替わるとき、すなわちスイッチ８５をオンからオフに切り替えようとするとき、遅延回路８６は、スイッチ制御信号ＳＷをスイッチ制御信号ＳＷの切り替えタイミングからｄ１だけ遅らせてＨレベルからＬレベルへと切り替えるように出力する。
【００５４】
一方、スイッチ制御信号ＳＷがＬレベルからＨレベルへと切り替わるとき、すなわちスイッチ８５をオフからオンに切り替えようとするとき、遅延回路８６は、スイッチ制御信号ＳＷをスイッチ制御信号ＳＷの切り替えタイミングからｄ２だけ遅らせてＬレベルからＨレベルへと切り替えるように出力する。
【００５５】
＜遅延時間について＞
図１１を参照すると、期間ｄ１は、期間ｄ２よりも短い時間となっているが期間ｄ１と期間ｄ２は同じ長さとすることもできる。ただし、期間ｄ１は、期間ｃ１と期間ｄ３とを足し合わせた時間よりも長い時間に設定される。本実施形態において、期間ｄ２は、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨのＨレベルの期間と同じ時間になるように設定される。尚、ラッチ信号ＬＡＴのＨレベルの期間と、チェンジ信号ＣＨのＨレベルの期間は同じ長さになるような構成になっている。  
また、期間ｄ３は、０とすることもできる。期間ｄ４は、期間ｃ１と期間ｄ４とを足し合わせた時間がラッチ信号ＬＡＴ及びチェンジ信号ＣＨのＨレベルの期間（期間ｄ２）よりも大きくなるように設定される。
【００５６】
＜各部の動作について＞
次に、再度、図１０から図１２を参照しつつ、本実施形態におけるプリンタ１’の各部の動作について説明する。
【００５７】
印刷データ計数部１４０４のカウンタ８８は、Ｔ１〜Ｔ４の各区間において、ＡＳＩＣ６０’から送られた画素データＳＩに基づいてデコーダ８３から出力されるスイッチ制御信号がＨレベルである数をカウントする。つまり、カウンタ８８は、ピエゾ素子４１７がオンにされるであろう数をカウントする。
【００５８】
そして、ある区間において、カウント値が２０以下であると判定したとき、カウンタ８８は、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮとしてＨレベルを出力する。一方、ある区間において、カウント値が２０より大きいと判定されるとき、カウンタ８８は、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮとしてＬレベルを出力する。
【００５９】
ある区間において、カウント値が２０以下であり、次の区間においてもカウント値が２０以下であるときにはダミー負荷スイッチ制御信号ＤＬ＿ＥＮはＨレベルを維持し出力に変化を生じない。また、ある区間において、カウント値が２０より大きく、次の区間においてもカウント値が２０以より大きいときにはダミー負荷スイッチ制御信号ＤＬ＿ＥＮはＬレベルを維持し出力に変化を生じない。
【００６０】
ダミー負荷スイッチ制御信号ＤＬ＿ＥＮの出力に変化がないときには、ダミー負荷スイッチ１４０５の切り替えは行われない。このとき、制御信号遅延回路１４０６は、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮを遅延させることなくダミー負荷スイッチ制御信号ＤＬ＿ＥＮをダミー負荷スイッチ１４０５に印加することとなる。
【００６１】
一方、ある区間において、カウント値が２０以下であり、次の区間においてカウント値が２０より大きくなるときには、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮはＨレベルからＬレベルへと変化する。また、ある区間において、カウント値が２０より大きく、次の区間においてカウント値が２０以下になるときには、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮはＬレベルからＨレベルへと変化する。
【００６２】
このように、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮが変化するときには、制御信号遅延回路１４０６は、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮの値を遅延させ、遅延させたダミー負荷スイッチ制御信号ＤＬ＿ＥＮをダミー負荷スイッチ１４０５に出力する。
【００６３】
例えば、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルからＨレベルに変化するとき、制御信号遅延回路１４０６は、時間ｄ３だけＬレベルからＨレベルへと変化する時間を遅延させ、ダミー負荷スイッチ１４０５に出力する。また、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルからＬレベルに変化するとき、制御信号遅延回路１４０６は、時間ｄ４だけＨレベルからＬレベルへと変化する時間を遅延させ、ダミー負荷スイッチ１４０５に出力する。
【００６４】
ダミー負荷スイッチ１４０５は、遅延させられたダミー負荷スイッチ制御信号ＤＬ＿ＥＮに従ってスイッチのオンオフを行う。
【００６５】
次に、ヘッド制御部ＨＣ’における動作について説明する。本実施形態のヘッド制御部ＨＣ’は、画素データＳＩが入力されてからデコーダ８３がスイッチ制御信号ＳＷを出力するところまでは参考例のヘッド制御部ＨＣと同様の動作が行われる。本実施形態では、デコーダ８３とスイッチ８５との間に遅延回路８６が接続されていることから、デコーダ８３がスイッチ制御信号ＳＷを出力した後からの動作が異なったものとなっている。画素データＳＩが入力されデコーダ８３がスイッチ制御信号ＳＷを出力するところの説明までは参考例のヘッド制御部ＨＣの説明において行ったので、ここでは参考例のヘッド制御部ＨＣとは異なるこれ以降の動作について説明を行う。
【００６６】
デコーダ８３からは、スイッチ制御信号ＳＷとして［１］（Ｈレベル）又は［０］（Ｌレベル）が出力される。遅延回路８６は、スイッチ制御信号ＳＷに変化が生じたとき、つまりＨレベルからＬレベルへと変化するとき、又は、ＬレベルからＨレベルへと変化するときに、その切り替わるタイミングを遅延させる機能を有している。よって、スイッチ制御信号ＳＷの切り替わりタイミングにおいて、スイッチ制御信号ＳＷに変化が生じないときには、入力されたスイッチ制御信号ＳＷをそのままスイッチ８５に出力する。つまり、スイッチ制御信号ＳＷに変化を生じない場合には、ヘッド制御部ＨＣ’のスイッチ８５は、参考例のヘッド制御部ＨＣのスイッチ８５と同様のタイミングでスイッチが制御されていることとなる。
【００６７】
一方、スイッチ制御信号ＳＷがＨレベルからＬレベルへと変化したとき、遅延回路８６は、スイッチ制御信号ＳＷがＨレベルからＬレベルへと切り替わるタイミングを期間ｄ１だけ遅らせる。このように、スイッチ制御信号ＳＷがＨレベルからＬレベルへ切り替わるタイミングを期間ｄ１遅らせることで、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルからＨレベルに切り替わるタイミングよりも遅れて切り替わることとなる。そうすると、ラッチ信号ＬＡＴ又はチェンジ信号ＣＨがＨレベルのときにおいて、ダミー負荷９３とピエゾ素子４１７の容量を足し合わせた総負荷が２０（ｎＦ）以下にならないようにすることができる。
【００６８】
また、スイッチ制御信号ＳＷがＬレベルからＨレベルへと変化したとき、遅延回路８６は、スイッチ制御信号ＳＷがＬレベルからＨレベルへと切り替わるタイミングを期間ｄ２だけ遅らせる。このように、スイッチ制御信号ＳＷがＬレベルからＨレベルに切り替わるタイミングを期間ｄ２遅らせることで、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルからＨレベルに切り替わるタイミングよりも遅れて切り替わることとなる。そうすると、ダミー負荷９３とピエゾ素子４１７の容量を足し合わせた総負荷を２０（ｎＦ）以下にならないようにする。
【００６９】
このように遅延されたスイッチ制御信号ＳＷは、スイッチ８５に入力される。参考例のヘッド制御部ＨＣと同様に、スイッチ８５は、スイッチ制御信号ＳＷに応じてオンオフするスイッチであり、オン期間において駆動信号ＣＯＭをピエゾ素子４１７に印加させる。
【００７０】
このようにして、駆動パルスが印加されるピエゾ素子４１７の数が２０以下のときには、ダミー負荷９３を接続することとするので、負荷が少ないことによる急速な電圧の上昇及び下降を抑制して、安定した駆動信号ＣＯＭを生成することができる。
【００７１】
また、上述のように動作することで、図１１に示すように、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルからＨレベルへと切り替わるタイミングが、スイッチ制御信号ＳＷが切り替わるタイミングよりも先行して行われる。よって、スイッチ制御信号ＳＷの切り替えによってピエゾ素子４１７による負荷が２０（ｎＦ）以下のときが発生したときであっても、ダミー負荷が先行して接続されるので、駆動信号生成回路７０からピエゾ素子４１７までの総負荷が２０（ｎＦ）以下になることはなく、安定した駆動信号ＣＯＭが生成される。
【００７２】
また、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルからＬレベルへと切り替わるタイミングが、スイッチ制御信号ＳＷが切り替わるタイミングよりも遅れて行われている。よって、スイッチ制御信号ＳＷの切り替えによってピエゾ素子４１７による負荷が２０（ｎＦ）以下のときが発生したときであっても、ダミー負荷９３が切断されるタイミングが遅らされているので、駆動信号生成回路７０からピエゾ素子４１７までの総負荷が２０（ｎＦ）以下になることはなく、安定した駆動信号ＣＯＭが生成される。
【００７３】
＜制御信号遅延回路１４０６及び遅延回路８６が無い場合＞
上述の実施形態では、制御信号遅延回路１４０６及びヘッド制御部ＨＣ’の遅延回路８６を用いることとしていた。これに対し制御信号遅延回路１４０６及びヘッド制御部ＨＣ’の遅延回路８６を用いないこととすることもできる。図１３は、制御信号遅延回路１４０６及びヘッド制御部ＨＣ’の遅延回路８６を使用しないときのタイミング図である。
【００７４】
ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＨレベルからＬレベルへと切り替わるタイミングは、スイッチ制御信号ＳＷの切り替わりタイミングよりも遅れているので、駆動信号生成回路７０からピエゾ素子４１７までの総負荷が２０（ｎＦ）以下になることはない。一方、ダミー負荷スイッチ制御信号ＤＬ＿ＥＮがＬレベルからＨレベルへと切り替わるとき、スイッチ制御信号ＳＷは印刷データ計数タイミングの期間ｃ１だけ早く切り替えられる。そうすると、期間ｃ１において、総負荷が２０（ｎＦ）以下の期間が生じる。
【００７５】
しかしながら、再度、図５を参照するとわかるとおり、駆動信号ＣＯＭのうちラッチ信号ＬＡＴ及びチェンジ信号ＣＨがＨレベルである期間が占める割合はきわめて少ないものである。さらに、印刷データ計数タイミングｃ１は、これよりもさらに短い期間である。よって、このように短い期間において電圧変動が生じたとしても、すぐに収束可能な電圧変動であると考えられる。また、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨのパルスの発生タイミングは、駆動信号ＣＯＭが中間電位を維持している時期（電圧が一定である期間）である。つまり、電圧を上昇又は下降させるように制御していない期間でもあるため、電圧変動は生じにくい時期であるともいえる。よって、制御信号遅延回路１４０６及びヘッド制御部ＨＣ’の遅延回路８６を用いないこととしても、上述の実施形態と同様に、安定した駆動信号ＣＯＭが生成される。
【００７６】
＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。
【００７７】
＜ヘッドについて＞
前述の実施形態では、圧電素子を用いてインクを吐出していた。しかし、液体を吐出する方式は、これに限られるものではない。例えば、熱によりノズル内に泡を発生させる方式など、他の方式を用いてもよい。  
また、前述の実施形態では、ヘッドはキャリッジに設けられていた。しかし、キャリッジに着脱可能なインクカートリッジにヘッドが設けられても良い。
【００７８】
＝＝＝まとめ＝＝＝
（１）本実施形態における液体吐出装置としてのプリンタ１’では、駆動パルスを生成する生成部と、駆動パルスが印加されることによってインク滴を吐出する複数のピエゾ素子４１７と、駆動信号生成回路７０にダミー負荷スイッチ１４０５を介して接続されたダミー負荷９３と、ピエゾ素子４１７に駆動パルスを印加するか否かを規定する画素データＳＩを出力するＡＳＩＣ６０’と、を含む。さらに、プリンタ１’は、画素データＳＩに基づいて、所定の数（本実施形態では２０）よりも多くのピエゾ素子４１７に駆動パルスの印加がされるか否かを判定し、所定の数以下のピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３とのダミー負荷スイッチ１４０５を介した接続を維持し、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３とのダミー負荷スイッチ１４０５を介した接続を切る印刷データ計数回路を含む。
【００７９】
このように、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０と電力を消費するダミー負荷９３との接続を切ることとしているので、省電力を図ることができる。
【００８０】
（２）また、ダミー負荷９３は、キャパシタンス素子を含む。本実施形態において液体吐出部はピエゾ素子４１７であり、容量性の素子であるので、ダミー負荷９３もピエゾ素子４１７と同様に容量性の素子としてキャパシタンス素子（コンデンサ）を含むことができる。
【００８１】
（３）また、ピエゾ素子４１７に駆動パルスを印加するか否かを規定するデータは、画素にインク滴を吐出させるか否かについて規定する画素データＳＩである。
【００８２】
（４）また、印刷データ計数回路１４０４は、駆動パルスが印加されるピエゾ素子４１７の数をカウントする。そして、このカウントの結果において、所定の数以下のピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３とをダミー負荷スイッチ１４０５を介して接続するためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮを出力する。一方、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３とをダミー負荷スイッチ１４０５を介して接続を切るためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮを出力するカウンタ８８を含む。
【００８３】
このようにすることで、カウンタ８８が駆動パルスを印加するピエゾ素子４１７の数をカウントして、その結果に基づいて駆動信号生成回路７０とダミー負荷９３との接続を制御することができる。
【００８４】
（５）また、プリンタ１’は、駆動信号生成回路７０とダミー負荷９３との接続を切るためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮを遅延させる制御信号遅延回路１４０６をさらに含む。
【００８５】
（６）また、制御信号遅延回路１４０６は、駆動信号生成回路７０とダミー負荷９３との接続を切るためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮを、ピエゾ素子４１７への駆動パルスを印加するようにする時期よりも遅延させる。
【００８６】
このようにすることで、スイッチ制御信号ＳＷの切り替えタイミングよりもダミー負荷スイッチ制御信号ＤＬ＿ＥＮをＨレベルからＬレベルへと切り替える信号を遅らせることができるので、駆動信号生成回路７０の負荷を所定の負荷（２０（ｎＦ））以下にする時期をつくることなくダミー負荷９３を切り離すことができる。
【００８７】
（７）また、ピエゾ素子４１７に駆動パルスを印加するようにする時期及び印加しないようにする時期を遅延させる遅延回路８６をさらに備える。
【００８８】
（８）また、遅延回路８６は、ピエゾ素子４１７に駆動パルスを印加しないようにする時期を、駆動信号生成回路７０とダミー負荷９３とを接続するためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮの出力よりも遅延させる。
【００８９】
このようにすることで、ピエゾ素子４１７に駆動パルスを印加しないようにする時期を、駆動信号生成回路７０とダミー負荷９３を接続する時期よりも遅らせることができるので、駆動信号生成回路７０の負荷を所定の負荷（２０（ｎＦ））以下にする時期をつくることなくダミー負荷９３を接続することができる。
【００９０】
（９）また、制御信号遅延回路１４０６は、駆動信号生成回路７０とダミー負荷９３とを接続するためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮの出力の遅延よりも、駆動信号生成回路７０とダミー負荷９３とを切断するためのダミー負荷スイッチ制御信号ＤＬ＿ＥＮの出力の遅延を遅らせる。
【００９１】
（１０）また、駆動信号生成回路７０とダミー負荷９３との接続及び切断が行われる時期は、駆動パルスの電圧が一定電圧である期間である。  
例えば、中間電位を維持している時期は、電圧を上昇又は下降させないように制御していない時期でもあるため、電圧変動は生じにくい。よって、このような時期に、スイッチ８５及びダミー負荷スイッチ１４０５の切り替えを行い、瞬間的に負荷の少ない状態が生じたとしても、安定した駆動信号ＣＯＭを生成することができる。
【００９２】
（１１）また、前述の構成要素をすべて含む液体吐出装置によれば、記述のほぼ全ての効果を奏するため、本発明の目的が最も有効に達成される。
【００９３】
（１２）また、駆動パルスを生成するステップと、この駆動パルスを生成する駆動信号生成回路７０にダミー負荷スイッチ１４０５を介してダミー負荷９３を接続するステップと、ピエゾ素子４１７に駆動パルスを印加するか否かを規定する画素データＳＩを出力するステップと、を行う。そして、この画素データＳＩに基づいて、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされるか否かを判定し、所定の数以下のピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３との接続を維持し、所定の数よりも多くのピエゾ素子４１７に駆動パルスの印加がされると判定したとき、駆動信号生成回路７０とダミー負荷９３との接続を切るステップと、を行う液体吐出方法があることはいうまでもない。
【図面の簡単な説明】
【００９４】
【図１】印刷システム１００の構成を説明する図である。
【図２】コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。
【図３】プリンタ１の構成を示す図である。
【図４】参考例のヘッド制御部ＨＣの構成を説明するブロック図である。
【図５】駆動信号生成回路７０によって生成される駆動信号ＣＯＭ、及び、ドットの形成時に用いられる制御信号を説明する図である。
【図６】参考例の駆動信号生成回路７０とその他の構成要素を説明するための図である。
【図７】波形生成回路の動作を説明するための図である。
【図８】不安定な駆動信号の一例である。
【図９】本実施形態におけるプリンタ１’の構成の一部を示す図である。
【図１０】印刷データ計数回路１４０４の一例を示す図である。
【図１１】ダミー負荷スイッチ１４０５の制御タイミングと他の各部の制御タイミングとを示す図である。
【図１２】本実施形態で使用されるヘッド制御部ＨＣ’を説明するための図である。
【図１３】制御信号遅延回路１４０６及びヘッド制御部ＨＣ’の遅延回路８６を使用しないときのタイミング図である。
【符号の説明】
【００９５】
１  プリンタ、２０  用紙搬送機構、３０  キャリッジ移動機構、
３１  キャリッジモータ、４０  ヘッドユニット、５０  検出器群、
６０  ＡＳＩＣ、７０  駆動信号生成回路、７１  波形生成回路、
７２  電流増幅回路、７３  電圧増幅回路、８１  第１シフトレジスタ、
８１Ｂ  第２シフトレジスタ、８２Ａ  第１ラッチ回路、８２Ｂ  第２ラッチ回路、
８３  デコーダ、８４  制御ロジック、８５  スイッチ、８６  遅延回路、
９３  ダミー負荷、１００  印刷システム、１１０  コンピュータ、
１１１  ホスト側コントローラ、１１２  インタフェース部、１１３  ＣＰＵ、
１１４  メモリ、１２０  表示装置、１３０  入力装置、１３１  キーボード、
１３２  マウス、１４０  記録再生装置、４１７  ピエゾ素子、
１４０４  印刷データ計数部、１４０５  ダミー負荷スイッチ、
１４０６  制御信号遅延回路、
ＣＲ  キャリッジ、Ｓ  用紙、ＨＣ  ヘッド制御部
【図１】
2007223125.tif 000003
【図２】
2007223125.tif 000004
【図３】
2007223125.tif 000005
【図４】
2007223125.tif 000006
【図５】
2007223125.tif 000007
【図６】
2007223125.tif 000008
【図７】
2007223125.tif 000009
【図８】
2007223125.tif 000010
【図９】
2007223125.tif 000011
【図１０】
2007223125.tif 000012
【図１１】
2007223125.tif 000013
【図１２】
2007223125.tif 000014
【図１３】
2007223125.tif 000015