(57)【要約】      （修正有）【課題】熱サイクル等の熱衝撃を受けても、ＩＣチップの剥離を生じず、ワイヤリードや配線等の断線の発生を防止することができる半導体素子実装用基板と、それを用いた半導体装置並びに電子機器を提供する。【解決手段】半導体素子実装用基板１０は、ＩＣチップを実装するための基板であり、基板本体１１を備えている。基板本体１１は、実装面１１ａを有し、実装面１１ａの中央部分には、ダイパターン１２が設けられている。ダイパターン１２よりも外側には、貫通導体部１４，１４，…が各々基板厚み方向に貫通して設けられている。各貫通導体部１４には、第１端子部１３及び第２端子部１５が接続されており、各第１端子部１３は、実装面１１ａの周縁へ向かって延び、ＩＣチップと電気的に接続される。各第２端子部１５は、実装面１１ａとは反対側の面に設けられている。【選択図】図１
2007184414.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が実装される実装面を有する基板本体と、
前記実装面に設けられ、前記半導体素子を設置する設置部と、
前記設置部よりも外側に、前記基板本体を厚み方向に貫通して設けられた複数の貫通導体部と、
前記貫通導体部から前記実装面の周縁へ向かって該実装面上に各々延びて設けられ、前記半導体素子と電気的に接続される複数の第１端子部と、
前記実装面とは反対側の面に設けられ、各々、前記貫通導体部に接続されて前記第１端子部と電気的に接続された複数の第２端子部と
を備えていることを特徴とする半導体素子実装用基板。
【請求項２】
前記設置部には、前記半導体素子と電気的に接続されるダイパターンが設けられており、
前記複数の第１端子部のうちの少なくとも一つの該第１端子部は、前記ダイパターンを接地するための接地用第１端子部であり、
前記接地用第１端子部と前記ダイパターンとを電気的に接続する導体配線部を有していることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項３】
前記複数の第１端子部は、各々、前記設置部に対して放射状に配置されていることを特徴とする請求項１または２に記載の半導体素子実装用基板。
【請求項４】
前記導体配線部には金膜が設けられていることを特徴とする請求項２に記載の半導体素子実装用基板。
【請求項５】
前記貫通導体部よりも前記実装面の内側であり前記ダイパターンを囲むダイパターン周囲には少なくとも、絶縁性被膜が設けられていることを特徴とする請求項２に記載の半導体素子実装用基板。
【請求項６】
前記絶縁性被膜は、前記ダイパターンから前記ダイパターン周囲にまで延びて設けられており、
前記ダイパターンに設けられた絶縁性被膜には、少なくとも一つの孔が膜厚方向に該ダイパターンにまで貫通していることを特徴とする請求項５に記載の半導体素子実装用基板。
【請求項７】
さらに、複数の絶縁性被膜が、前記ダイパターンに互いに分離して設けられていることを特徴とする請求項５に記載の半導体素子実装用基板。
【請求項８】
前記複数の絶縁性被膜は、前記ダイパターンにアレイ状に配置されていることを特徴とする請求項７に記載の半導体素子実装用基板。
【請求項９】
前記絶縁性被膜が設けられていないダイパターンの部分と、前記第１及び前記第２端子部と、前記貫通導体部とには、金膜が設けられていることを特徴とする請求項５に記載の半導体素子実装用基板。
【請求項１０】
前記基板本体は、樹脂からなることを特徴とする請求項１または２に記載の半導体素子実装用基板。
【請求項１１】
前記絶縁性被膜は、感光性樹脂材料からなることを特徴とする請求項１または２に記載の半導体素子実装用基板。
【請求項１２】
半導体素子が半導体素子実装用基板に実装された半導体装置であって、
前記半導体素子実装用基板は、
前記半導体素子が実装される実装面を有する基板本体と、
前記実装面に設けられ、前記半導体素子を設置する設置部と、
前記設置部よりも外側に、前記基板本体を厚み方向に貫通して設けられた複数の貫通  導体部と、
前記貫通導体部から前記実装面の周縁へ向かって該実装面上に各々延びて設けられ、  前記半導体素子と電気的に接続される複数の第１端子部と、
前記実装面とは反対側の面に設けられ、各々、前記貫通導体部に接続されて前記第１  端子部と電気的に接続された複数の第２端子部と
を備えていることを特徴とする半導体装置。
【請求項１３】
前記設置部には、前記半導体素子と電気的に接続されるダイパターンが設けられており、
前記複数の第１端子部のうちの少なくとも一つの該第１端子部は、前記ダイパターンを接地するための接地用第１端子部であり、
前記接地用第１端子部と前記ダイパターンとを電気的に接続する導体配線部を有していることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記複数の第１端子部は、各々、前記設置部に対して放射状に配置されていることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項１５】
前記導体配線部には金膜が設けられていることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記ダイパターンの外形寸法は、前記半導体素子の外形寸法よりも小さいことを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記貫通導体部よりも前記実装面の内側であり前記ダイパターンを囲むダイパターン周囲には少なくとも、絶縁性被膜が設けられていることを特徴とする請求項１３に記載の半導体装置。
【請求項１８】
前記半導体素子を封止するための封止樹脂を備え、
前記封止樹脂は、前記絶縁性被膜に接着されていることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記絶縁性被膜は、前記ダイパターンから前記ダイパターン周囲にまで延びて設けられており、
前記ダイパターンに設けられた絶縁性被膜には、少なくとも１つの孔が膜厚方向に該ダイパターンにまで貫通していることを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
さらに、複数の絶縁性被膜が、前記ダイパターンに互いに分離して設けられていることを特徴とする請求項１７に記載の半導体装置。
【請求項２１】
前記複数の絶縁性被膜は、前記ダイパターンにアレイ状に配置されていることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
前記絶縁性被膜が設けられていないダイパターンの部分と、前記第１及び前記第２端子部と、前記貫通導体部とには、金膜が設けられていることを特徴とする請求項１７に記載の半導体装置。
【請求項２３】
前記基板本体は、樹脂からなることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項２４】
前記絶縁性被膜は、感光性樹脂材料からなることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項２５】
前記半導体素子を複数個備えていることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項２６】
シリコン半導体素子と、ガリウム砒素半導体素子とを備えた電力増幅回路モジュールであることを特徴とする請求項２５に記載の半導体装置。
【請求項２７】
前記複数の第１端子部と前記半導体素子とをそれぞれ電気的に接続するためのワイヤーリードを備えていることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項２８】
請求項１２から２７のいずれか一つの半導体装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子（以下、ＩＣチップとよぶ）を実装するための半導体素子実装用基板およびこれを用いた半導体装置並びに電子機器に関する。
【背景技術】
【０００２】
近年、ＩＣチップの高密度搭載に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。このような表面実装型半導体装置のＩＣチップ実装においては、樹脂基板とダイパターンとなる金メッキされた銅パターン及び封止樹脂との熱膨張係数が大きく異なることから、ＩＣチップとダイパターンとの間に大きな応力が発生し、よって、樹脂基板が反る。この結果、ＩＣチップがダイパターンから剥離してしまい、半導体装置の信頼性が低下することが従来から問題になっていた。なお、樹脂基板、ダイパターン及び封止樹脂の熱膨張係数を示すと、樹脂基板として一般に多く用いられているガラスエポキシ樹脂の熱膨張係数は１４ｐｐｍ／℃であり、封止樹脂に用いられる熱硬化性樹脂の熱膨張係数は１６ｐｐｍ／℃、ダイパターンとして一般的に用いられている銅パターンの熱膨張係数は１７ｐｐｍ／℃である。したがって、これらの熱膨張係数の差により、ＩＣチップとダイパターンとの間に大きな応力が発生する。
【０００３】
また、ＩＣチップとダイパターンとを接着する、例えばエポキシ樹脂系の導電性接着剤等からなるダイボンド材は、接着する対象物により接着力が大きく異なる。例えば、ダイパターンの表面に金メッキ膜が形成されている場合には、接着力が小さいことが知られている。これは、金が極めて安定で、不活性であることによる。しかしながら、ダイパターンの表面には、通常金メッキ膜を形成することが必要であるため、この金メッキ膜上にダイボンド材である導電性接着剤を用いてＩＣチップを接着すると、半導体装置の製造工程中あるいは半導体装置を回路基板に半田リフロー実装するときにＩＣチップの剥離が生じやすい。このような剥離が生じると、ボンディングされたワイヤリードや配線パターンの断線を引き起こす結果、半導体装置の信頼性を大きく損なうという課題があった。特に、このような剥離は、パッケージの大きさに対してＩＣチップの大きさが大きくなるにつれてより顕著になる。
【０００４】
上記半導体装置の信頼性の低下という課題に対して、例えば、樹脂基板上に形成したダイパターンと、このダイパターンの周囲に形成した配線パターンと、ダイパターン上に搭載したＩＣチップとを有し、ＩＣチップと配線パターンをワイヤーボンディングで接続した半導体装置において、ダイパターンは外形がＩＣチップよりも小さい主パターンと、ＩＣチップの搭載位置の外側に配設されたボンディングパターンと、主パターンとボンディングパターンとを接続する結合パターンとを有し、樹脂基板は少なくともＩＣチップのコーナー部と対応する部分に絶縁性被膜を有した構成が示されている（例えば、特許文献１参照）。
【０００５】
これによって、半導体装置を構成する樹脂基板、封止樹脂およびＩＣチップを搭載するダイパターンのそれぞれの線膨張係数の違いに起因してＩＣチップのコーナー部へ熱歪みが集中しても、コーナー部は接着力が大きい絶縁性被膜とダイボンド材の接着なので、ＩＣチップのコーナー部が剥離したりすることがなく、半導体装置の信頼性を著しく向上できるとしている。
【０００６】
また、第１領域と、この第１領域を囲む第２領域と、この第２領域を囲む第３領域とを有する主面を有する基板と、第１領域に設けられ、角を有さない形状の第１絶縁性被膜と、第３領域に設けられる第２絶縁性被膜と、第１絶縁性被膜上に設けられたＩＣチップと、このＩＣチップを覆う封止樹脂とを備え、ＩＣチップの下面は第１領域を覆った構成も示されている（例えば、特許文献２参照）。
【０００７】
このような構成の半導体装置の場合には、第１領域および第４領域のみに絶縁性被膜が設けられており、ＩＣチップの外縁部の直下およびその近傍の領域には絶縁性被膜は設けられていない。配線が断線する原因は、ＩＣチップの外縁部およびその近傍の領域に配置された絶縁性被膜に、温度サイクルに対応して応力が繰り返し働き、この繰り返し応力のために絶縁性被膜が破断することが主たる要因であることから、上記構成とすることによりこの領域の絶縁性被膜部分に働く応力を低減でき、したがって配線の断線を防止することができるとしている。
【特許文献１】特開２００２−３２９８０７号公報
【特許文献２】特開２００５−１３６３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に開示された技術によれば、絶縁性被膜はＩＣチップのコーナー部に対応する位置のダイパターン上に形成されている。これにより、コーナー部は接着力が大きな絶縁性被膜とダイボンド材との接着となるので、ＩＣチップのコーナー部の接着力を大きくすることができる。しかし、上記特許文献１に開示された技術では、ＩＣチップをダイパターンに接着させるために、ＩＣチップに導電性接着剤を塗布する領域が大きくなってしまう。このため、全体としての接着力を大きくすることが困難である。特に、大きな形状のＩＣチップの場合には、全体としての接着力の低下がより顕著になる。したがって、繰り返しの熱サイクル等を受けると剥離が生じ、その結果ワイヤリードの断線等が発生する場合がある。
【０００９】
また、上記特許文献２に開示された技術によれば、ＩＣチップの外縁部直下とその近傍領域には絶縁性保護膜が形成されておらず、この領域ではＩＣチップはダイボンド材によりダイパターンに直接接着されている。これにより、応力を低減することができる。しかし、一方において、ＩＣチップの外縁部直下とその近傍領域では、接着強度が小さくなる。このため、半導体装置を回路基板に半田リフロー実装する場合や繰り返しの熱サイクルを受けた場合には、ＩＣチップが剥離することがある。このような剥離が生じると、封止樹脂の応力により反りが生じてワイヤリードや配線が断線する場合がある。このような点から、上記特許文献１及び２に開示された技術には、特に長期信頼性の点で課題を有していると考えられる。
【００１０】
本発明は上記課題を解決するためになされたもので、製造時や使用時において熱サイクルを受けても、ＩＣチップの剥離を生じず、ワイヤリードや配線等の断線の発生を防止することができる半導体素子実装用基板と、その半導体素子実装用基板を用いることにより高信頼性を実現する半導体装置並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の半導体素子実装用基板は、半導体素子が実装される実装面を有する基板本体と、実装面に設けられ、半導体素子を設置する設置部と、設置部よりも外側に、基板本体を厚み方向に貫通して設けられた複数の貫通導体部と、貫通導体部から実装面の周縁へ向かって該実装面上に各々延びて設けられ、半導体素子と電気的に接続される複数の第１端子部と、実装面とは反対側の面に設けられ、各々、貫通導体部に接続されて第１端子部と電気的に接続された複数の第２端子部とを備えている。
【００１２】
このような構成では、ワイヤーボンディングによりワイヤリードを接続するための第１端子部は、貫通導体部よりも実装面の周縁寄りに配置されている。そのため、ＩＣチップ（半導体素子）の一部が熱サイクル等において設置部から剥離してしまっても、封止樹脂の応力の影響が第１端子部にまで及び難くなる。よって、ワイヤリードあるいは第１端子部の断線が生じ難くなり、半導体装置の信頼性を向上できる半導体素子実装用基板を実現できる。
【００１３】
本発明の半導体素子実装用基板では、設置部には、半導体素子と電気的に接続されるダイパターンが設けられており、複数の第１端子部のうちの少なくとも一つの第１端子部は、ダイパターンを接地するための接地用第１端子部であり、接地用第１端子部とダイパターンとを電気的に接続する導体配線部を有していることが好ましい。
【００１４】
本発明の半導体素子実装用基板では、複数の第１端子部は、各々、基板本体の中心に対して放射状に配置されていることが好ましい。このような構成により、上記剥離が生じたときであっても、封止樹脂の応力の影響が第１端子部にまで及ぶことを更に抑制することができる。
【００１５】
本発明の半導体素子実装用基板では、導体配線部には金膜が設けられていることが好ましい。
【００１６】
本発明の半導体素子実装用基板では、貫通導体部よりも実装面の内側でありダイパターンを囲むダイパターン周囲には少なくとも、絶縁性被膜が設けられていることが好ましい。このような構成により、この半導体素子実装用基板を樹脂封止型半導体装置に用いた場合には、封止樹脂が絶縁性被膜に接着される。そのため、ＩＣチップの剥離を防止できる。
【００１７】
本発明の半導体素子実装用基板では、絶縁性被膜は、ダイパターンからダイパターン周囲にまで延びて設けられていてもよく、ダイパターンに設けられた絶縁性被膜には、少なくとも一つの孔が膜厚方向に該ダイパターンにまで貫通していてもよい。このような構成では、設置するＩＣチップは、主として絶縁性被膜に接着されるため、ダイパターンへの接着強度が大きくなり剥離等の不良発生を抑制できる。また、孔を形成することにより、絶縁性被膜の応力を低減することができる。
【００１８】
本発明の半導体素子実装用基板では、さらに、複数の絶縁性被膜が、ダイパターンに互いに分離して設けられていてもよく、この場合、複数の絶縁性被膜は、ダイパターンにアレイ状に配置されていることが好ましい。このような構成では、絶縁性被膜による応力を大幅に低減しながら、ダイパターンとＩＣチップとの接着力を確保することができる。
【００１９】
本発明の半導体素子実装用基板では、絶縁性被膜が設けられていないダイパターンの部分と、第１及び第２端子部と、貫通導体部とには、金膜が設けられていることが好ましい。このような構成とすることにより、腐食や酸化等を防止し、かつ半導体装置を組み立てる際のワイヤボンディングも安定にできる。
【００２０】
後述の好ましい実施形態では、基板本体は、樹脂からなる。このような構成とすることにより、安価な半導体素子実装用基板を提供することができる。
【００２１】
後述の好ましい実施形態では、絶縁性被膜は、感光性樹脂材料からなる。このような構成とすることにより、任意の形状を有する絶縁性被膜を容易に形成することができる。
【００２２】
本発明の半導体装置は、半導体素子が半導体素子実装用基板に実装された半導体装置である。半導体素子実装用基板は、半導体素子が実装される実装面を有する基板本体と、実装面に設けられ、半導体素子を設置する設置部と、設置部よりも外側に、基板本体を厚み方向に貫通して設けられた複数の貫通導体部と、貫通導体部から実装面の周縁へ向かって該実装面上に各々延びて設けられ、半導体素子と電気的に接続される複数の第１端子部と、実装面とは反対側の面に設けられ、各々、貫通導体部に接続されて第１端子部と電気的に接続された複数の第２端子部とを備えている。
【００２３】
このような構成では、ワイヤーボンディングによりワイヤリードを接続するための第１端子部は、貫通導体部よりも実装面の周縁寄りに配置されている。そのため、ＩＣチップの一部が熱サイクル等において設置部から剥離してしまっても、封止樹脂の応力の影響が第１端子部にまで及び難くなる。よって、ワイヤリードあるいは第１端子部の断線が生じ難くなり、半導体装置の信頼性を向上させることができる。
【００２４】
本発明の半導体装置では、設置部には、半導体素子と電気的に接続されるダイパターンが設けられており、複数の第１端子部のうちの少なくとも一つの第１端子部は、ダイパターンを接地するための接地用第１端子部であり、接地用第１端子部とダイパターンとを電気的に接続する導体配線部を有していることが好ましい。
【００２５】
本発明の半導体装置では、複数の第１端子部は、各々、基板本体の中心に対して放射状に配置されていることが好ましい。このような構成により、上記剥離が生じたときであっても、封止樹脂の応力の影響が第１端子部にまで及ぶことを更に抑制することができる。
【００２６】
本発明の半導体装置では、前記導体配線部には金膜が設けられていることが好ましい。
【００２７】
本発明の半導体装置では、ダイパターンの外形寸法は、半導体素子の外形寸法よりも小さいことが好ましい。このような構成では、ダイパターンにおける応力を小さくできるとともに、ＩＣチップへの接着強度を向上させることもできる。
【００２８】
本発明の半導体装置では、貫通導体部よりも実装面の内側でありダイパターンを囲むダイパターン周囲には少なくとも、絶縁性被膜が設けられていることが好ましい。このような構成により、ＩＣチップを樹脂で封止すると、この封止樹脂が絶縁性被膜に接着され、上記剥離を防止することができる。
【００２９】
本発明の半導体装置では、半導体素子を封止するための封止樹脂を備え、封止樹脂は、絶縁性被膜に接着されていることが好ましい。
【００３０】
本発明の半導体装置では、絶縁性被膜は、ダイパターンからダイパターン周囲にまで延びて設けられていてもよく、ダイパターンに設けられた絶縁性被膜には、少なくとも１つの孔が膜厚方向に貫通していてもよい。このような構成では、ＩＣチップは、主として絶縁性被膜に接着されるため、ダイパターンへの接着強度が大きくなり剥離等の不良発生を抑制できる。また、孔を形成することにより、絶縁性被膜の応力を低減することができる。
【００３１】
本発明の半導体装置では、さらに、複数の絶縁性被膜が、ダイパターンに互いに分離して設けられていてもよく、この場合、複数の絶縁性被膜は、ダイパターンにアレイ状に配置されていることが好ましい。このような構成では、絶縁性被膜による応力を大幅に低減しながら、ダイパターンとＩＣチップとの接着力を確保することができる。
【００３２】
本発明の半導体装置では、絶縁性被膜が設けられていないダイパターンの部分と、第１及び第２端子部と、貫通導体部とには、金膜が設けられていることが好ましい。このような構成とすることにより、腐食や酸化等を防止し、かつワイヤボンディングも安定にできる。
【００３３】
後述の好ましい実施形態では、基板本体は、樹脂からなり、絶縁性被膜は、感光性樹脂材料からなる。
【００３４】
本発明の半導体装置では、半導体素子を複数個備えていてもよい。具体的には、本発明の半導体装置は、シリコン半導体素子と、ガリウム砒素半導体素子とを備えた電力増幅回路モジュールであってもよい。このような構成とすることにより、複数のＩＣチップを実装するモジュール構成であっても、高信頼性の半導体装置を実現できる。さらに、シリコン基板のみを用いた半導体装置と同様な高信頼性を有する半導体装置を実現できる。
【００３５】
本発明の半導体装置では、複数の第１端子部と半導体素子とをそれぞれ電気的に接続するためのワイヤーリードを備えていることが好ましい。
【００３６】
本発明の電子機器は、本発明の半導体装置を備えている。このような構成とすることにより、電子機器の信頼性をさらに改善することができる。なお、電子機器としては、携帯電話や通信機能を有するＰＤＡ等が好適である。
【発明の効果】
【００３７】
本発明の半導体素子実装用基板および半導体装置によれば、実装工程時や温度サイクル等を受けても、ＩＣチップの剥離やワイヤリードあるいは配線の断線の発生を防止でき、高信頼性の半導体装置を実現することができるという大きな効果を奏する。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、本発明は、以下に記載の実施の形態に限定されない。また、以下において、同じ要素には同じ符号を付しており、説明を省略している場合がある。また、ＩＣチップの電極端子数と、半導体素子実装用基板の第１及び第２端子部数と、ワイヤリードの本数とは、各々、図面の記載の理解を得やすくするために実際の個数より少なく記載しており、図面等に記載の本数に限定されない。
【００３９】
（第１の実施の形態）
図１は本発明の第１の実施の形態にかかる半導体素子実装用基板１０の構成を示す図であり、図１（ａ）は半導体素子実装用基板１０の平面図であり、図１（ｂ）は図１（ａ）に示すＩＢ−ＩＢ線に沿って切断した断面図である。
【００４０】
まず、半導体素子実装用基板１０の構成を示す。
【００４１】
半導体素子実装用基板１０は、ＩＣチップ（図１には不図示）２１，２２を実装するための基板であり、図１に示すように、基板本体１１と、設置部と、ダイパターン１２，１２と、複数の第１端子部１３，１３，…と、複数の貫通導体部１４，１４，…と、複数の第２端子部１５，１５，…と、絶縁性被膜１８とを備えている。
【００４２】
基板本体１１は、絶縁性部材からなり、例えば、ガラス繊維及びケブラー（商標登録）等の有機化合物からなる繊維に、エポキシ樹脂、フェノール樹脂またはポリイミド樹脂等を含浸して硬化させた基板や、ＢＴレジンからなる基板等の種々の樹脂基板を用いることができる。なお、本実施の形態では、基板本体１１として、ＢＴレジンからなる基板を用いる場合を例として説明する。また、基板本体１１は、ＩＣチップ２１，２２を実装するための実装面１１ａを有している。
【００４３】
設置部は、ＩＣチップ２１，２２が設置される部位であり、実装面１１ａの中央部分に設けられており、具体的には、図１（ａ）に示すように、互いに離隔されて２つ設けられている。
【００４４】
なお、設置部は、２つのＩＣチップ２１，２２を設置することができるように２つ設けられているが、１つの設置部に２つのＩＣチップ２１，２２を設置することもできる。そのため、設置部の個数は、設置するＩＣチップの個数に制限されることなく選択できる。
【００４５】
ダイパターン１２，１２は、それぞれ、設置部に設けられた銅箔等であり、ＩＣチップ２１，２２と電気的に接続されている。すなわち、ＩＣチップ２１，２２は、後述のように、ダイパターン１２，１２の上に設置される。
【００４６】
各貫通導体部１４は、絶縁性被膜１８よりも外側に、基板本体１１の厚み方向に対して貫通して設けられており、互いに等間隔に設けられている。
【００４７】
第１端子部１３，１３，…は、接地用第１端子部１３ａ，１３ａ，…と、電気的接続用第１端子部１３ｂ，１３ｂ，とで構成されており、各々、貫通導体部１４，１４，…から実装面１１ａの周縁部分へ向かって延びて設けられており、設置部（詳細には、設置部の中心）に対して放射状に配置されている。このように、第１端子部１３，１３，…は、各々、貫通導体部１４，１４，…よりも外側に配置されているため、熱などに起因して、ダイパターン１２に設置したＩＣチップ２１，２２がダイパターン１２から剥離してしまった場合であっても、その剥離は貫通導体部１４，１４，…で止まる。
【００４８】
接地用第１端子部１３ａ，１３ａ，…は、各々、ＩＣチップ２１，２２を接地するための端子部であり、導体配線部１７，１７，…を介してダイパターン１２と電気的に接続されている。すなわち、接地用第１端子部１３ａ，１３ａ，…は、各々、導体配線部１７，１７，…及びダイパターン１２を介して、ダイパターン１２に設置されるＩＣチップ２１，２２に電気的に接続されて、ＩＣチップ２１，２２を接地する。
【００４９】
電気的接続用第１端子部１３ｂ，１３ｂ，…は、各々、ＩＣチップ２１，２２に対して起動電力を供給するための端子部であり、後述のワイヤリード２５，２５，…を介して、ＩＣチップ２１，２２の電極端子２３，２３，…と電気的に接続される。
【００５０】
各第２端子部１５は、外部電圧が印加される端子部であり、実装面１１ａとは反対側の面に設けられており、各貫通導体部１４に接続されている。すなわち、第２端子部１５，１５，…は、各々、貫通導体部１４，１４，…、電気的接続用第１端子部１３ｂ，１３ｂ，…及びワイヤリード２５，２５，…を介して、ダイパターン１２に設置されるＩＣチップ２１，２２の電極端子２３，２３，…に電気的に接続されて、ＩＣチップ２１，２２に起動電力を供給する。
【００５１】
絶縁性被膜１８は、感光性樹脂材料からなり、ダイパターン１２から貫通導体部１４，１４，…の手前まで延びて設けられている。この絶縁性被膜１８は、フォトリソグラフィプロセスとエッチングプロセスとを用いて設けられている。このように、絶縁性被膜１８は、ダイパターン１２とダイパターン１２を囲むダイパターン周囲とに設けられている。そのため、この半導体素子実装用基板１０にＩＣチップ２１，２２を実装させて樹脂封止型半導体装置とする場合には、封止樹脂２６が絶縁性被膜１８に接着され、その結果、ＩＣチップ２１，２２の剥離を防止することができる。また、ダイパターン１２に絶縁性被膜１８が設けられているため、ダイパターンに絶縁性被膜が設けられていない場合に比べて、設置するＩＣチップ２１，２２をダイパターン１２に強固に固定することができる。
【００５２】
ダイパターン１２に設けられている絶縁性被膜１８の部分には、孔１６，１６，…が設けられている。孔１６，１６，…は、各々絶縁性被膜１８の膜厚方向に貫通しており、孔１６，１６，…が設けられた結果、ダイパターン１２の一部が露出している。このように、孔１６，１６，…が設けられているため、絶縁性被膜１８における応力の低減と絶縁性被膜１８中の吸湿量の低減とを図ることができる。また、ダイパターン１２にＩＣチップ２１，２２を設置した場合には、後述の導電性接着剤２４を介して、そのＩＣチップ２１，２２とダイパターン１２とを電気的に導通させることができる。
【００５３】
なお、図示していないが、絶縁性被膜１８が設けられていないダイパターン１２の部分、各第１端子部１３、各貫通導体部１４、各第２端子部１５及び導体配線部１７の上には、金薄膜（金膜）が設けられている。この金薄膜は、銅パターン上にニッケルメッキを行い、そのニッケルメッキの上に金メッキを行うことにより得られる。これにより、金薄膜が設けられた箇所における腐食を防止できる。また、後述のワイヤボンディングにおいて、ワイヤリード２５，２５，…を第１端子部１３，１３，…にそれぞれ強固に接着させることができる。
【００５４】
次に、半導体素子実装用基板１０の製造方法を示す。
【００５５】
まず、ＢＴレジンからなる基板本体１１の表面に、例えば銅箔を貼り付け、フォトリソグラフィプロセスとエッチングプロセスとを用いて所定のパターン形状に加工する。
【００５６】
具体的には、まず、例えば、厚みが約０．２ｍｍのＢＴレジンからなる基板本体１１の両面に、厚みが約１８μｍの銅箔を貼り付け、基板本体１１に貫通孔の穴あけ加工を行う。次に、両面銅貼りされた樹脂基板１１の表面に無電解銅メッキおよび電解銅メッキにより銅メッキ層（図示せず）を形成する。このとき、銅メッキ層は、貫通孔の内面にも設けられる。そして、フォトリソグラフィプロセスとエッチングプロセスとを行うことにより、図１に示すように、ダイパターン１２、第１端子部１３，１３，…、貫通導体１４，１４，…、第２端子部１５，１５，…及び導体配線部１７，１７，…を設けることができる。
【００５７】
次に、例えばメッキレジストフィルムをラミネートし、フォトリソグラフィプロセスとエッチングプロセスとを行うことにより、図１に示すように、絶縁性被膜１８を設ける。具体的には、絶縁性被膜１８を、ダイパターン１２から貫通導体部１４，１４，…の手前まで延びて設ける。
【００５８】
なお、絶縁性被膜１８は、このようなメッキレジストフィルムを用いて設けるだけでなく、例えば現像型液状ソルダーレジスト等の液状タイプを用いて設けてもよく、または、非感光性の熱硬化型ソルダーレジスト（ポリイミド樹脂系またはエポキシ樹脂系のいずれでもよい）、紫外線硬化型アクリレート系樹脂あるいは接着剤付ポリイミドテープ等を用いて設けてもよい。
【００５９】
また、孔１６，１６，…は、ダイパターン１２に設けられた絶縁性被膜１８の部分に形成されているとしたが、ダイパターン周囲に設けられた絶縁性被膜１８の部分にも形成されていてもよい。孔１６，１６，…を形成することにより、絶縁性被膜１８における応力を低減することができ、基板本体１１の反りの減少だけでなく、ＩＣチップ２１，２２の剥離を抑制できる。さらに、孔１６の個数は、図１（ａ）に記載の個数に限定されない。
【００６０】
半導体素子実装用基板１０が奏する効果を以下にまとめる。
【００６１】
上述のように、ダイパターン１２に設置されたＩＣチップ２１，２２がダイパターン１２から剥離してしまっても、その剥離は、貫通導体部１４，１４，…で止まり、第１端子部１３，１３，…にまで進行することを防止できる。その結果、第１端子部１３，１３，…及び導体配線部１７，１７，…における脱線を防止できる。さらに、ワイヤリード２５，２５，…を用いて、電気的接続用第１端子部１３ｂ，１３ｂ，…とＩＣチップ２１，２２の電極端子２３，２３，…とをそれぞれ電気的に接続した場合には、そのワイヤリード２５，２５，…が電気的接続用第１端子部１３ｂ，１３ｂ，…やＩＣチップ２１，２２の電極端子２３，２３，…からはずれることを防止できる。よって、この半導体素子実装用基板１０を用いて樹脂封止型半導体装置をつくれば、使用中等にワイヤリード２５，２５，…が断線しにくい樹脂封止型半導体装置を提供でき、従来の半導体素子実装用基板を用いて製造された樹脂封止型半導体装置に比べて信頼性の高い半導体装置を提供できる。
【００６２】
また、絶縁性被膜１８がダイパターン周囲に設けられているため、ＩＣチップ２１，２２がダイパターン１２から剥離してしまうことを防止することができる。
【００６３】
また、孔１６，１６，…が形成されているため、絶縁性被膜１８における応力を低減することができ、その結果、基板本体１１の反りを防止できる。よって、ダイパターン１２に設置されたＩＣチップ２１，２２がダイパターン１２から剥離されることを防止できる。
【００６４】
図２は、半導体素子実装用基板１０を用いて半導体装置２０を構成した場合の図であり、図２（ａ）は、半導体装置２０の平面図であり、図２（ｂ）は、図２（ａ）に示すＩＩＢ−ＩＩＢ線に沿って切断した断面図である。なお、図２（ａ）では、図面をわかりやすくするために封止樹脂２６を除去した状態を示している。
【００６５】
まず、半導体装置２０の構成を示す。
【００６６】
半導体装置２０は、図２に示すように、ＩＣチップ２１，２２と、上記の半導体素子実装用基板１０と、ＩＣチップ２１，２２の電極端子２３，２３，…と半導体素子実装用基板１０の電気的接続用第１端子部１３ｂ，１３ｂ，…とをそれぞれ接続するワイヤリード２５，２５，…と、基板本体１１の実装面１１ａにＩＣチップ２１，２２及び各ワイヤリード２５を埋設する封止樹脂２６とを備えている。
【００６７】
ＩＣチップ２１，２２は、導電性接着剤２４を介して、絶縁性被膜１８及び各孔１６により露出されているダイパターン１２に接着されている。
【００６８】
次に、半導体装置２０の作製方法を示す。
【００６９】
まず、図１に示す半導体素子実装用基板１０のダイパターン１２に対応する位置に、ＩＣチップ２１，２２をそれぞれ位置合せして、例えば銀フィラーを添加したエポキシ系の導電性接着剤２４を介して、絶縁性被膜１８及び各孔１６により露出されているダイパターン１２に接着する。
【００７０】
次に、ワイヤリード２５，２５，…を用いてＩＣチップ２１，２２の電極端子２３，２３，…と電気的接続用第１端子部１３ｂ，１３ｂ，…とをそれぞれ接続する。なお、ワイヤリード２５としては、金線を用いることが好ましい。これにより、半導体素子実装用基板１０とＩＣチップ２１，２２との電気的接続が完了するので、第２端子部１５，１５，…に外部電圧を印加して、半導体装置２０の電気的検査を行う。
【００７１】
続いて、熱硬化性樹脂、例えばフィラーにシリカを使用したエポキシ系樹脂等の封止樹脂材料を用いて、ＩＣチップ２１，２２及びワイヤリード２５，２５，…を埋設するように樹脂封止する。このとき、各貫通導体部１４の開口にも封止樹脂２６が入り込むので、半導体素子実装用基板１０と封止樹脂２６との接着性をより強固にすることができる。これにより、半導体装置２０を作製することができる。
【００７２】
半導体装置２０は、上述の半導体素子実装用基板１０を備えているために、半導体素子実装用基板１０が奏する効果と略同一の効果を奏する。すなわち、一部でＩＣチップ２１，２２の剥離が発生しても、その剥離の進行は、貫通導体部１４や絶縁性被膜と封止樹脂との接着箇所により遮られる。その結果、ワイヤリード２５，２５，…、第１端子部１３，１３，…及び導体配線部１７，１７等での断線不良を防止でき、高信頼性の半導体装置２０を実現できる。
【００７３】
また、孔１６，１６，…が設けられているため、絶縁性被膜１８における応力の低減と絶縁性被膜１８中の吸湿量の低減を図ることができる。そのため、半田リフロー工程や熱サイクル等によりＩＣチップ２１，２２の剥離が生じ難くなる。
【００７４】
また、ダイパターン１２に絶縁性被膜１８が設けられているために、導電性接着剤を介して金薄膜だけが形成されたダイパターンにＩＣチップを接着する場合に比べて、その接着力を大きくすることができる。
【００７５】
続いて、半田耐熱試験を行って、半導体装置２０の効果を検証した結果を示す。具体的には、図２に示す半導体装置２０と図９に示す従来の半導体装置７０とを用いて、はんだ耐熱試験を行った。
【００７６】
ここで、図９を用いて、従来の半導体装置７０の構成を示す。図９（ａ）は、ＩＣチップとしてシリコン半導体チップとガリウム砒素半導体チップとを用いて、半導体装置として電力増幅回路モジュールを作製した例を示す上面図であり、図９（ｂ）は、ＩＶＢ−ＩＶＢ線に沿った断面図である。従来の半導体装置７０は、半導体装置２０と略同一の構成を示し、ＩＣチップ２１，２２と、半導体素子実装用基板７５と、ＩＣチップ２１，２２の電極端子２３，２３，…と基板本体７２の電気的接続用第１端子部１３ｂ，１３ｂ，…とをそれぞれ接続するワイヤリード２５，２５，…と、基板本体７２の実装面にＩＣチップ２１，２２及びワイヤリード２５，２５，…を埋設するように設けた封止樹脂２６とを備えている。
【００７７】
半導体素子実装用基板７５について簡単に示すと、基板本体７２の実装面の中央部分には、ダイパターン７１が設けられており、ダイパターン７１よりも実装面の周縁部分には、複数の貫通導体部１４，１４，…が基板厚み方向に貫通している。また、第１端子部１３，１３，…は、各々、貫通導体部１４，１４，…からダイパターン７１へ向かって延びて設けられており、第２端子部１５，１５，…は、各々、実装面とは反対側の面に設けられ、貫通導体部１４，１４，…に接続されている。すなわち、半導体素子実装用基板７５は、絶縁性被膜が設けられていない点及び各第１端子部１３が貫通導体部から実装面に反って延びる方向以外の点を除いては、半導体素子実装用基板１０と略同一の構成である。
【００７８】
では、本実施の形態におけるはんだ耐熱試験の手順を示す。はんだ耐熱試験では、まず、１００〜１３０℃の温度で１０〜２０時間、ベーキングを行った。次に、８５℃、６５％ＲＨで１０〜２４時間、吸湿を行った。続いて、２５０〜２７０℃の温度で１０秒、リフロー加熱を行い、その後、８５℃、６５％ＲＨで１０〜２４時間で吸湿を行った。そして、２５０〜２７０℃で１０秒、リフロー加熱を行った。その後、非破壊で観察できる超音波映像装置ＳＡＴ（Ｓｃａｎｎｉｎｇ  Ａｃｏｕｓｔｉｃ  Ｔｏｍｏｇｒａｐｈ）を用いて、封止樹脂２６の剥離具合を調べた。具体的には、封止樹脂２６が半導体素子実装用基板１０の接地用第１端子部１３ａ及び電気的接続用第１端子部１３ｂから剥離していないか否か、また、封止樹脂２６が半導体素子実装用基板７５の接地用第１端子部１３ａ及び電気的接続用第１端子部１３ｂから剥離していないか否かを観察した。観察結果を表１に示す。
【００７９】
【表１】
2007184414.tif 000003
【００８０】
表１に示すように、従来の半導体装置７０では、封止樹脂が剥離された箇所は、試験数１２に対して、接地用第１端子部１３ａでも電気的接続用第１端子部１３ｂでも全て観察された。
【００８１】
図１０には、図９に示した従来の半導体装置７０において、はんだ耐熱試験を行った場合の剥離発生箇所を模式的に示す。図１０に示す結果から、剥離の進行について、次のようなことがいえる。すなわち、剥離は、ＩＣチップ２２直下のダイパターン７１から始まって、導体配線部１７へ進行し、更には、接地用第１端子部１３ａまで進行する。また同時に、ダイパターン７１近傍の電気的接続用第１端子部１３ｂにおいても、剥離が発生する。
【００８２】
一方、半導体装置２０では、表１に示すように、封止樹脂が剥離された箇所は、試験数１２に対して、接地用第１端子部１３ａでは１箇所、電気的接続用第１端子部１３ｂでは０箇所であった。この試験結果は、上述のように、各第１端子部１３が各貫通導体部１４よりも実装面の周縁部分に設けられているために、上記の剥離が絶縁性被膜１８と封止樹脂２６との接着箇所または各貫通導体部１４により進行を抑制される結果、各第１端子部１３にまで進行しないためである、と考えられる。また、ダイパターン周囲に設けられた絶縁性被膜と封止樹脂とが接着するため、上記剥離の発生を抑制することができるためである、と考えられる。よって、半導体装置２０は、機械的強度の劣化や電気特性の劣化、またはワイヤリード２５，２５，…の断線等の発生を抑制することができる。
【００８３】
図３は、ＩＣチップとしてシリコン半導体チップとガリウム砒素半導体チップとを用いて、半導体装置として電力増幅回路モジュール３０を作製した例を示す外形図である。図３（ａ）は、電力増幅回路モジュール３０の上面図であり、図３（ｂ）は、電力増幅回路モジュール３０の右側面図であり、図３（ｃ）は、電力増幅回路モジュールの３０正面側面図であり、図３（ｄ）は、電力増幅回路モジュール３０の下面図である。電力増幅回路モジュール３０は、上記の半導体素子実装用基板１０と略同一の内部構成を有する半導体素子実装用基板３１を備えているが、この半導体素子実装用基板３１では、図３（ｄ）に示すように、第２端子部３２，３２，…が基板本体の裏面の２辺に沿って設けられており、基板本体の裏面の中央部分に接地用第１端子部３３が設けられていることを特徴とする。
【００８４】
基板本体はＢＴレジンからなり、封止樹脂３４はエポキシ樹脂であり、電気的接続用第１端子部（図示せず）、ダイパターン（図示せず）、第２端子部３２，３２，…及び接地用第１端子部３３には、各々、それらの表面に無電解金メッキが形成されている。電力増幅回路モジュール３０の外形寸法は、４ｍｍ×４ｍｍ×１．２ｍｍである。このような電力増幅回路モジュール３０を作製して半田リフロー耐熱性を測定した結果、不良発生が０個であった。また、このような電力増幅回路モジュール３０を用いて熱サイクル試験を行った結果、このような電力増幅回路モジュールが良好な信頼性を有することを確認できた。なお、このような電力増幅回路モジュール３０は、携帯電話の電力増幅回路等に用いることができる。
【００８５】
（第２の実施の形態）
図４は、第２の実施の形態にかかる半導体素子実装用基板３５の構成を示す図で、図４（ａ）は、半導体素子実装用基板３５の平面図であり、図４（ｂ）は、図４（ａ）に示すＩＶＢ−ＩＶＢ線に沿った断面図である。
【００８６】
本実施の形態の半導体素子実装用基板３５は、上記第１の実施の形態の半導体素子実装用基板１０と比較して、絶縁性被膜３６の形状が異なることが特徴である。
【００８７】
すなわち、本実施の形態では、絶縁性被膜３６はダイパターン周囲にのみ設けられている。これにより、半導体素子実装用基板３５は、上記第１の実施の形態の半導体素子実装用基板１０と略同一の効果を奏するとともに、絶縁性被膜３６がダイパターン１２には設けられていないため、上記実施の形態１の半導体素子実装用基板１０よりも、半導体装置の薄型化を図ることができ、また、ダイパターン１２に設置するＩＣチップ２１，２２とダイパターン１２との電気的導通を容易に行うことができる。その上、絶縁性被膜３６の表面積が小さくなるので吸湿量も少なくなり、半田リフロー等において、吸湿成分がガス化してＩＣチップ２１，２２の剥離の助長を抑制することができる。以上より、半導体装置の製造時に厳密な湿度管理等をしなくても、製造歩留まりが高く、かつ高信頼性の半導体装置を実現できる。
【００８８】
なお、この絶縁性被膜３６は、感光性樹脂材料からなり、フォトリソグラフィプロセスとエッチングプロセスとにより加工されている。また、ダイパターン１２、各第１端子部１３、各貫通導体部１４、各第２端子部１５及び各導体配線部１７には、金薄膜が形成されている。
【００８９】
図５は、この半導体素子実装用基板３５を用いて作製された半導体装置４０の構成を示す図であり、図５（ａ）は、半導体装置４０の平面図であり、図５（ｂ）は、図５（ａ）に示すＶＢ−ＶＢ線に沿った断面図である。
【００９０】
本実施の形態の半導体装置４０は、上記第１の実施の形態の半導体装置２０と比較して、半導体素子実装用基板３５の構成が異なることが特徴である。そのため、半導体装置４０は、半導体素子実装用基板３５が奏する効果と略同一の効果を奏する。すなわち、絶縁性被膜３６がダイパターン周囲に設けられている。そのため、絶縁性被膜３６と封止樹脂２６との接着性が大きく、かつ封止樹脂２６が貫通導体部１４，１４，…中にも入り込むために、ＩＣチップ２１，２２の一部がダイパターン１２から剥離してしまっても、その剥離が貫通導体部１４，１４，…の領域へ進行してしまうことを防止できる。このため、第１端子部１３，１３，…やワイヤリード２５，２５，…の断線等の不良発生を防止できる。
【００９１】
さらに、導電性接着剤２４を用いて、ダイパターン１２上にＩＣチップ２１，２２を直接接着するため、ＩＣチップ２１，２２とダイパターン１２との電気的導通をとりやすい。また、ダイパターン１２に絶縁性被膜３６を設けていないため、半導体装置４０の薄型化を図ることができる。さらに、絶縁性被膜３６の形成面積が小さくなるので吸湿量も少なくなり、半田リフロー等において、吸湿成分がガス化して剥離を助長することも抑制しやすい。これらにより、製造時に厳密な湿度管理等をしなくても、製造歩留まりが高く、かつ高信頼性の半導体装置４０を実現できる。
【００９２】
（第３の実施の形態）
図６は、第３の実施の形態にかかる半導体素子実装用基板４５の構成を示す図であり、図６（ａ）は、半導体素子実装用基板４５の平面図であり、図６（ｂ）は、図６（ａ）に示すＶＩＢ−ＶＩＢ線に沿った断面図である。
【００９３】
本実施の形態の半導体素子実装用基板４５は、上記第１の実施の形態の半導体素子実装用基板１０と比較して、絶縁性被膜４６の形状が異なること、およびダイパターン４９の外形がＩＣチップ２１，２２の外形よりそれぞれ小さいことが特徴である。
【００９４】
すなわち、本実施の形態では、絶縁性被膜４６は、ダイパターン周囲にのみ設けられた第１の絶縁性被膜４７と、ダイパターン４９に設けられた複数の第２の絶縁性被膜４８，４８，…とで構成されている。第２の絶縁性被膜４８，４８，…は、各々、互いに分離してアレイ状に配置されている。第１の絶縁性被膜４７及び第２の絶縁性被膜４８，４８，…は、各々、感光性樹脂材料からなり、フォトリソグラフィプロセスとエッチングプロセスとを用いて加工されている。
【００９５】
また、ダイパターン４９の外形は、ＩＣチップ２１，２２の外形より小さい。
【００９６】
また、第２の絶縁性被膜４８，４８，…が設けられていないダイパターン４９、第１端子部１３，１３，…、貫通導体部１４，１４，…、第２端子部１５，１５，…及び導体配線部１７，１７，…には、金薄膜が形成されている。
【００９７】
このような半導体素子実装用基板４５は、上記実施の形態１の半導体素子実装用基板１０と略同一の効果を奏し、基板本体１１の厚みを薄くしても反りが生じ難く、かつＩＣチップ２１，２２を実装しても剥離等が生じ難い。
【００９８】
ダイパターン４９には第２の絶縁性被膜４８，４８，…が設けられているため、第２の絶縁性被膜が設けられていないダイパターンに金薄膜を形成してＩＣチップを設置する場合に比べて、ＩＣチップ２１，２２をダイパターン４９に強く接着させることができる。
【００９９】
また、第２の絶縁性被膜４８，４８，…が互いに分離されて設けられているため、絶縁性被膜４６は、全体として、応力を低減することができる。また、ダイパターン４９の外形寸法は、ＩＣチップ２１，２２の外形寸法よりも小さいため、ダイパターン４９で発生する応力も低減できる。この結果、ＩＣチップ２１，２２を実装し、封止樹脂２６を用いて封止しても、ＩＣチップ２１，２２の剥離等の不良発生を確実に防止できる。したがって、半田リフロー実装や熱サイクルを受けても、ワイヤリード２５，２５，…や第１端子部１３，１３，…あるいは導体配線部１７，１７，…等の断線不良を防止できる。
【０１００】
図７は、半導体素子実装用基板４５を用いて作製された半導体装置５５の構成を示す図であり、図７（ａ）は、半導体装置５５の平面図であり、図７（ｂ）は、図７（ａ）に示すＶＩＩＢ−ＶＩＩＢ線に沿った断面図である。
【０１０１】
本実施の形態の半導体装置５５は、上記第１の実施の形態の半導体装置２０と比較して、半導体素子実装用基板４５の構成が異なることが特徴である。そのため、半導体装置５５は、半導体素子実装用基板４５が奏する効果と略同一の効果を奏する。
【０１０２】
以下、本実施の形態の半導体装置５５の作製方法を簡単に説明する。
【０１０３】
まず、図６に示す半導体素子実装用基板４５のダイパターン４９に、ＩＣチップ２１，２２をそれぞれ位置合せして、例えば銀フィラーを添加したエポキシ系の導電性接着剤２４を介して、第２の絶縁性被膜４８，４８，…及び第２の絶縁性被膜４８，４８が設けられていないダイパターン４９の部分に、それぞれ接着する。
【０１０４】
次に、ワイヤリード２５，２５を用いて、ＩＣチップ２１，２２の電極端子２３，２３，…と電気的接続用第１端子部１３ｂ，１３ｂ，…とをワイヤーボンディングして接続する。なお、ワイヤリード２５としては、金線を用いることが好ましい。これにより、半導体素子実装用基板４５とＩＣチップ２１，２２との電気的接続が完了するので、第２端子部１５，１５，…に外部電圧を印加して、半導体装置５５の電気的検査を行う。
【０１０５】
続いて、熱硬化性樹脂、例えばフィラーにシリカを使用したエポキシ系樹脂等の封止樹脂材料を用いて、ＩＣチップ２１，２２およびワイヤリード２５，２５，…を埋設するように樹脂封止する。このとき、各貫通導体１４の開口にも封止樹脂２６が入り込むので、半導体素子実装用基板４５と封止樹脂２６との接着性をより強固にすることができる。これにより、半導体装置５５を作製することができる。
【０１０６】
このような構成からなる本実施の形態の半導体装置５５では、上述の半導体素子実装用基板４５を備えているため、半導体素子実装用基板４５と略同一の効果を奏する。
【０１０７】
すなわち、ＩＣチップ２１，２２は、第２の絶縁性被膜４８，４８，…で主として接着強度を保持しており、導電性接着剤２４を用いて金薄膜のみが形成されたダイパターンに比べて、強く接着される。
【０１０８】
第２の絶縁性被膜４８，４８，…が互いに分離されて設けられているため、絶縁性被膜４６は、全体として、応力を低減することができる。また、ダイパターン４９の外形寸法は、ＩＣチップ２１，２２の外形寸法よりも小さいため、ダイパターン４９で発生する応力も低減できる。この結果、ＩＣチップ２１，２２を実装し、封止樹脂２６を用いて封止しても、ＩＣチップ２１，２２の剥離等の不良発生を確実に防止できる。したがって、半田リフロー実装や熱サイクルを受けても、ワイヤリード２５，２５，…や第１端子部１３，１３，…あるいは導体配線部１７，１７，…等の断線不良を防止できる。
【０１０９】
図８は、ＩＣチップとしてシリコン半導体チップとガリウム砒素半導体チップとを用いて、半導体装置として電力増幅回路モジュール６０を作製した例を示す外形図であり、図８（ａ）は、電力増幅回路モジュール６０の上面図であり、図８（ｂ）は、電力増幅回路モジュール６０の右側面図であり、図８（ｃ）は、電力増幅回路モジュール６０の正面側面図であり、図８（ｄ）は、電力増幅回路モジュール６０の下面図である。電力増幅回路モジュール６０は、上記の半導体素子実装用基板４５と略同一の内部構成を有する半導体素子実装用基板６１を備えているが、半導体素子実装用基板６１では、図８（ｄ）に示すように、第２端子部６２，６２，…の端子数が異なり、また、貫通導体部（図示せず）及び第１端子部（図示せず）の個数も同様に異なる基板本体を用いている。
【０１１０】
基板本体はＢＴレジンからなり、封止樹脂６３はエポキシ樹脂を用いている。また、第１端子部（図示せず）、ダイパターン（図示せず）及び第２端子部６２等は、表面に無電解金メッキが形成されている。電力増幅回路モジュール６０の外形寸法は、２ｍｍ×２ｍｍ×０．６ｍｍである。このような電力増幅回路モジュール６０を作製して半田リフロー耐熱性を測定した結果、不良発生が０個であった。また、熱サイクル試験を行った結果、良好な信頼性を有することを確認できた。この電力増幅回路モジュール６０は携帯電話の電力増幅回路に用いられる。
【０１１１】
（その他の実施形態）
上記第１の実施の形態から上記第３の実施の形態までにおいては、半導体素子実装用基板のダイパターンの下部に配線パターンや貫通孔を形成しない構成について説明したが、ダイパターンの下部に貫通孔を形成してもよい。
【０１１２】
また、半導体素子実装用基板は両面配線構成について説明したが、本発明はこれに限定されず、多層配線構成であってもよい。
【０１１３】
また、実装面あるいは第２端子部を形成する面に、配線パターンがさらに形成されていてもよい。
【産業上の利用可能性】
【０１１４】
本発明に係る半導体素子実装用基板および半導体装置は、ＩＣチップの剥離や封止樹脂の膨れ等により生じる断線等の不良発生を防止でき、高信頼性で、かつ安価な半導体装置を実現でき、種々の電子機器、特に携帯用電子機器分野に有用である。
【図面の簡単な説明】
【０１１５】
【図１】（ａ）は本発明の第１の実施の形態にかかる半導体素子実装用基板の構成を示す平面図、（ｂ）はＡ−Ａ線に沿って切断した断面図
【図２】（ａ）は本発明の第１の実施の形態にかかる半導体素子実装用基板を用いて半導体装置を構成した場合の平面図、（ｂ）はＢ−Ｂ線に沿って切断した断面図
【図３】（ａ）はＩＣチップとしてシリコン半導体チップとガリウム砒素半導体チップとを用いて、半導体装置として電力増幅回路モジュールを作製した例を示す上面図、（ｂ）は右側面図、（ｃ）は正面側面図、（ｄ）は下面図
【図４】（ａ）は本発明の第２の実施の形態にかかる半導体素子実装用基板の構成を示す平面図、（ｂ）はＣ−Ｃ線に沿った断面図
【図５】（ａ）は本発明の第２の実施の形態にかかる半導体素子実装用基板を用いて半導体装置を作製した構成を示す平面図、（ｂ）はＤ−Ｄ線に沿った断面図
【図６】（ａ）は本発明の第３の実施の形態にかかる半導体素子実装用基板の構成を示す平面図、（ｂ）はＥ−Ｅ線に沿った断面図
【図７】（ａ）は本発明の第３の実施の形態にかかる半導体素子実装用基板を用いて半導体装置を作製した構成を示す平面図、（ｂ）はＦ−Ｆ線に沿った断面図
【図８】（ａ）はＩＣチップとしてシリコン半導体チップとガリウム砒素半導体チップとを用いて、半導体装置として電力増幅回路モジュールを作製した例を示す上面図、（ｂ）は右側面図、（ｃ）は正面側面図、（ｄ）は下面図
【図９】従来の半導体装置の構成を示す構成図。（ａ）は、ＩＣチップとしてシリコン半導体チップとガリウム砒素半導体チップとを用いて、半導体装置として電力増幅回路モジュールを作製した例を示す上面図、（ｂ）はＦ−Ｆ線に沿った断面図
【図１０】図９に示す従来の半導体装置ではんだ耐熱試験を行った場合の剥離発生箇所を示す模式図
【符号の説明】
【０１１６】
１０，３１，３５，４５，６１，７５    半導体素子実装用基板
１１，７２    基板本体
１１ａ    実装面
１２，４９，７１    ダイパターン
１３    第１端子部
１３ａ    接地用第１端子部
１４    貫通導体部
１５，３２，６２    第２端子部
１６    孔
１８，３６，４６    絶縁性被膜
２０，４０，５５，７０    半導体装置
２１，２２    ＩＣチップ（半導体素子）
２６，３４，６３    封止樹脂
３０，６０    電力増幅回路モジュール
４７    第１の絶縁性被膜（絶縁性被膜）
４８    第２の絶縁性被膜（絶縁性被膜）
【図１】
2007184414.tif 000004
【図２】
2007184414.tif 000005
【図３】
2007184414.tif 000006
【図４】
2007184414.tif 000007
【図５】
2007184414.tif 000008
【図６】
2007184414.tif 000009
【図７】
2007184414.tif 000010
【図８】
2007184414.tif 000011
【図９】
2007184414.tif 000012
【図１０】
2007184414.tif 000013