(57)【要約】【課題】ランプ信号を生成する回路の構成を簡易化する。【解決手段】ランプ信号生成回路１０は、水平走査期間の開始時において電圧Ｖoutを電圧Ｖcにリセット後、上昇させた場合、次の水平走査期間では、開始時において電圧Ｖcにリセット後、下降させてコモン電極１１０に印加する。ここで、スイッチ回路３６０を設けて、リセット時に、ランプ信号生成回路１０の出力端を電圧Ｖcの電位線２８１に直接接続する。【選択図】図１
2007279479.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して画素電極が設けられ、前記走査線に
選択電圧が印加されたときに前記データ線と前記画素電極との間にて導通状態となるスイ
ッチング素子を含む複数の画素と、
前記複数の走査線を所定の順番で選択するとともに、選択した走査線に前記選択電圧を
印加する走査線駆動回路と、
前記複数のデータ線の各々に対応して設けられるとともに、一端が前記データ線に接続
される一方、他端が電位線に共通接続された複数のデータ側スイッチと、
所定の電位から上昇または下降するランプ信号を生成するとともに、バッファ回路を介
して前記画素電極に対向するコモン電極または前記電位線のいずれか一方に印加するラン
プ信号生成回路と、
前記コモン電極または前記電位線のいずれか一方を前記所定の電位にリセットするスイ
ッチ回路と、
前記複数の走査線のうち、一の走査線に選択電圧が印加された期間において、前記デー
タ側スイッチを、当該選択電圧が印加された走査線と当該データ側スイッチの一端に接続
されたデータ線との交差に対応する画素の階調に応じた期間だけオン状態とし、この後、
当該データ側スイッチをオフ状態に制御するデータ側制御回路と、
を備え、
前記コモン電極または前記電位線のいずれか他方が、前記一の走査線に前記選択電圧が
印加される期間にわたって前記所定の電位に保たれる
ことを特徴とする電気光学装置。
【請求項２】
前記スイッチ回路は、前記走査線駆動回路によって選択された走査線に前記選択電圧が
印加される期間の最初に前記リセットをする
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記ランプ信号生成回路は、前記ランプ信号を、所定のリセット信号により前記所定の
電位にリセットするとともに、クロック信号したがって階段状に変化させる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記スイッチ回路は、前記リセット信号にしたがって前記リセットをする
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記ランプ信号生成回路は、
単投スイッチと、第１、第２および第３双投スイッチと、第１、第２および第３容量素
子と、基準電圧源と、バッファ回路と、
を具備し、
前記第１および第２双投スイッチの共通端に前記第１容量素子が介挿され、
前記第１双投スイッチの第１端子に前記基準電圧源の一方の極が接続され、
前記第３双投スイッチの共通端に前記第２容量素子の一方の端子が接続され、
前記第３双投スイッチの第１端子に、前記単投スイッチの一方の端子、前記第３容量素
子の一方の端子、および、前記バッファ回路の入力端が接続され、
前記第１または第２双投スイッチのいずれか一方の第２端子に、前記第３双投スイッチ
の第２端子が接続され、
前記基準電圧源の他方の極、前記第２双投スイッチの第１端子、前記第２容量素子の他
方の端子、前記単投スイッチの他方の端子、および、前記第３容量素子の他方の端子が共
通接続されるとともに、前記所定の電位に保たれ、
前記バッファ回路の出力端が前記第１または第２双投スイッチのいずれか他方の第２端
子に接続され、
前記バッファ回路の電圧を出力とし、
第１行程として、前記単投スイッチが閉成し、
第２行程として、前記単投スイッチが開放するとともに、前記第１、第２および第３双
投スイッチの前記各第１端子と前記共通端とがそれぞれ閉成し、
第３行程として、前記第１、第２および第３双投スイッチの前記各第２端子と前記共通
端とがそれぞれ閉成し、
以降、前記第２および第３行程とが繰り返される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項６】
請求項１乃至５のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に好適なランプ波形を生成する技術に関する。
【背景技術】
【０００２】
液晶などの電気光学的な変化により表示を行う電気光学装置は、走査線に選択電圧が印
加される期間に、階調に応じた電圧を、データ線を介して画素電極に印加することにより
画素に印加される電圧実効値を制御し、これにより、階調表示を行う構成となっている。
ただし、この構成では、階調に応じた電圧を、正極性および負極性の電圧を生成する必要
があるので、電圧生成回路が複雑化して、構成の簡易化を阻害する。
そこで、例えば走査線に選択電圧が印加される期間に、画素電極に対向するコモン電極
に対し、電圧が徐々に変化するランプ信号を印加するとともに、データ線を階調に応じた
期間だけ所定の電位に保った後、ハイ・インピーダンス状態とさせる技術が提案されてい
る（特許文献１参照）。
【特許文献１】特開平７−２８１６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ランプ信号などの電圧の操作を伴う回路においては、その出力段に、オペア
ンプなどのバッファ回路を有する構成が一般的である。一方、上述したコモン電極等は、
比較的大きな容量を有するので、ランプ信号のように徐々に変化する電圧を出力する場合
はともかく、リセット時のようにランプ信号の電圧を急激に変化させる場合には、バッフ
ァ回路の駆動能力を高める必要が生じる。このため、バッファ回路を構成するトランジス
タのサイズが肥大化して、回路規模が大きくなるだけでなく、アイドリング電流の増大に
伴う消費電力が無視できなくなる、という問題が生じた。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、ランプ
信号を生成する回路の規模が大型化を回避して、消費電力の増大を抑えることが可能な電
気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するため本発明にあっては、複数の走査線と複数のデータ線との交差に
対応して画素電極が設けられ、前記走査線に選択電圧が印加されたときに前記データ線と
前記画素電極との間にて導通状態となるスイッチング素子を含む複数の画素と、前記複数
の走査線を所定の順番で選択するとともに、選択した走査線に前記選択電圧を印加する走
査線駆動回路と、前記複数のデータ線の各々に対応して設けられるとともに、一端が前記
データ線に接続される一方、他端が電位線に共通接続された複数のデータ側スイッチと、
所定の電位から上昇または下降するランプ信号を生成するとともに、バッファ回路を介し
て前記画素電極に対向するコモン電極または前記電位線のいずれか一方に印加するランプ
信号生成回路と、前記コモン電極または前記電位線のいずれか一方を前記所定の電位にリ
セットするスイッチ回路と、前記複数の走査線のうち、一の走査線に選択電圧が印加され
た期間において、前記データ側スイッチを、当該選択電圧が印加された走査線と当該デー
タ側スイッチの一端に接続されたデータ線との交差に対応する画素の階調に応じた期間だ
けオン状態とし、この後、当該データ側スイッチをオフ状態に制御するデータ側制御回路
と、を備え、前記コモン電極または前記電位線のいずれか他方が、前記一の走査線に前記
選択電圧が印加される期間にわたって前記所定の電位に保たれることを特徴とする。本発
明によれば、ランプ信号生成回路の出力端は、コモン電極または電位線のいずれか一方で
あるが、この出力端は、スイッチ回路によりリセットされるので、バッファ回路の駆動能
力を高くする必要がなくなる。
本発明において、前記スイッチ回路は、前記走査線駆動回路によって選択された走査線
に前記選択電圧が印加される期間の最初に、前記リセットをする構成が好ましい。また、
本発明において、前記ランプ信号生成回路は、前記ランプ信号を、所定のリセット信号に
より前記所定の電位にリセットするとともに、クロック信号したがって階段状に変化させ
る構成としても良いし、前記スイッチ回路は、前記リセット信号にしたがって前記リセッ
トを行う構成としても良い。また、本発明は、電気光学装置のみならず、当該電気光学装
置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形
態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示領域１００、データ側制御回路２５
０、走査線駆動回路３５０、制御回路４００、ランプ信号生成回路１０およびスイッチ回
路３６０等を含む。このうち、表示領域１００は、画素１２０が配列する領域であり、詳
細には、３２０行の走査線３１１が行（Ｘ）方向に延在する一方、２４０列のデータ線２
１１が列（Ｙ）方向に延在するように、それぞれ設けられて、これらの３２０行の走査線
３１１と２４０列のデータ線２１１との交差に対応して、画素１２０がそれぞれ配列して
いる。したがって、本実施形態では、表示領域１００において画素１２０が縦３２０行×
横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨で
はない。
【０００６】
ここで、画素１２０の詳細な構成について説明する。図２は、画素１２０の構成を示す
図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）
列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１２０が配列する行を一般的に示す場合の記号であって
、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１２０が配列する列を一般的
に示す場合の記号であって、１以上２４０以下の整数である。
【０００７】
図２に示されるように、各画素１２０は、液晶容量（液晶素子）１３０と、スイッチン
グ素子として機能するｎチャネル型の薄膜トランジスタ（Thin Film Transistor：以下単
に「ＴＦＴ」と略称する）２４１とを有する。各画素１２０については互いに同一構成な
ので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１２０におい
て、ＴＦＴ２４１のゲートはｉ行目の走査線３１１に接続される一方、そのソースはｊ列
目のデータ線２１１に接続され、そのドレインは液晶容量１３０の一端たる画素電極２３
１に接続されている。
【０００８】
また、液晶容量１３０の他端はコモン電極１１０である。このコモン電極１１０は、本
実施形態では、図１に示されるように全ての画素１２０にわたって共通であって、ランプ
信号生成回路１０の出力端に接続されている。
液晶容量１３０では、画素電極２３１とコモン電極１１０との差電圧が保持されるとと
もに、液晶容量１３０の透過（または反射）光量が、当該保持電圧の実効値に応じて変化
する構成となっている。
このような構成としては、特に詳述する必要もないと考えられるが、画素電極とコモン
電極とで液晶を挟持して、液晶にかかる電界方向を基板面垂直方向とした方式や、画素電
極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とし
た方式などが挙げられる。
なお、本実施形態では説明の便宜上、液晶容量１３０において保持される電圧実効値が
ゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくな
るにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリー
ホワイトモードとする。
【０００９】
説明を再び図１に戻すと、制御回路４００は、制御信号ＣntXの供給によってデータ側
制御回路２５０を制御するとともに、制御信号ＣntYの供給によって走査線駆動回路３５
０による表示領域１００の垂直走査を制御する。また、制御回路４００は、極性指示信号
Ｐol、リセット信号Ｒseおよびクロック信号Ｃlkを、ランプ信号生成回路１０に供給する
。
【００１０】
ランプ信号生成回路１０は、詳細については後述するが、最終段にバッファ回路を有す
るとともに、１水平走査期間（１Ｈ）の最初にリセット信号Ｒesが供給されると（Ｈレベ
ルになると）、出力信号の電圧Ｖoutを電圧Ｖcにリセットするとともに、極性指示信号Ｐ
olがＬレベルであれば、図６に示されるように、クロック信号Ｃlkが１周期分供給される
毎に、電圧Ｖoutを電圧ΔＶだけ極性指示信号Ｐolにしたがって上昇させるものである。
なお、ランプ信号生成回路１０は、極性指示信号ＰolがＨレベルであれば、クロック信
号Ｃlkが供給される毎に電圧Ｖoutを電圧ΔＶだけ下降させる。
ここで、リセット信号ＲesがＨレベルとなるパルス幅は、クロック信号Ｃlkの１周期Ｔ
cよりも短く、さらに、クロック信号Ｃlkの周波数は、水平走査周波数（水平走査期間の
１周期の逆数）よりも充分に高くなるような一定値に設定される。このため、電圧Ｖout
は、実際には電圧ΔＶでステップ状に変化するが、滑らかに同一の割合で変化するものと
して差し支えない。
【００１１】
ランプ信号生成回路１０の出力端は、コモン電極１１０とともに、スイッチ回路３６０
の一端に接続されている。スイッチ回路３６０の他端は、電圧Ｖcに保たれた電位線２８
１に接続されている。スイッチ回路３６０は、リセット信号Ｒesが供給されたときに限り
オンするものである。
リセット信号Ｒesが供給されたとき（Ｈレベルとなったとき）、ランプ信号生成回路１
０は上述したように出力信号を電圧Ｖcにリセットする一方、スイッチ回路３６０がオン
するので、また、リセット信号Ｒesの供給後（Ｌレベルとなったとき）、スイッチ回路３
６０はオフするので、ランプ信号生成回路１０による出力信号の電圧Ｖoutがそのままコ
モン電極１１０に印加されるといって差し支えない。
なお、電圧Ｖcは、図３に示されるように、論理レベルのＨレベルに相当する電圧Ｖdd
と、Ｌレベルに相当する電圧Ｖssとの中間値に相当する。なお、この電圧Ｖssは、本実施
形態では電圧基準としているので、実際には電圧ゼロである。ただし、液晶容量１３０に
対する書込極性については、コモン電極１１０の電圧を基準として画素電極２３１の電位
が高位である場合を正極性とし、低位である場合を負極性とする。この実施形態において
は、ランプ信号生成回路１０による電圧Ｖoutがコモン電極１１０に印加されるので、液
晶容量１３０に対する書込極性は、電圧Ｖoutが下降方向に変化するときには正極性とな
り、電圧Ｖoutが上昇方向に変化するときには負極性となる。このため、電圧Ｖoutの変化
方向を指定する極性指示信号Ｐolは、液晶容量１３０への書込極性を指定する信号である
、ということもできる。
【００１２】
この極性指示信号Ｐolは、図３に示されるように、１垂直走査期間（１Ｆ）内では、１
水平走査期間（１Ｈ）毎に極性反転するとともに、時間的に相隣接する１垂直走査期間（
１Ｆ）同士において同一の走査線が選択される水平走査期間に着目しても極性反転の関係
にある。このため、本実施形態では、走査線毎に書込極性が反転する走査線反転（行反転
）となるが、本発明をこれに限定する趣旨ではない。なお、このように極性反転する理由
は、液晶に直流成分が印加されることによる劣化を防止するためである。
上述したように、本実施形態においてクロック信号Ｃlkの周期（周波数）が一定であり
、１水平走査期間（１Ｈ）の最初に毎回リセット信号Ｒesが供給されるので、ランプ信号
生成回路１０による電圧Ｖoutは、極性指示信号ＰolがＬレベルである１水平走査期間（
１Ｈ）において、その開始時から電圧Ｖcを起点に一定変化率で上昇する一方、極性指示
信号ＰolがＨレベルである１水平走査期間（１Ｈ）において、その開始時から電圧Ｖcを
起点に一定変化率で下降することになる。
【００１３】
走査線駆動回路３５０は、制御信号ＣntYにしたがって、１、２、３、…、３２０行目
の走査線３１１を、それぞれ１水平走査期間（１Ｈ）毎に順番に選択するとともに、選択
した走査線３１１に対応する走査信号を、当該水平走査期間（１Ｈ）にわたってＨレベル
に相当する選択電圧Ｖddとし、それ以外の走査線３１１に対応する走査信号を、Ｌレベル
に相当する非選択電圧Ｖssとするものである。ここで、１、２、３、…、３２０行目の走
査線３１１に供給される走査信号を、それぞれＹ１、Ｙ２、Ｙ３、…、Ｙ３２０と表記し
、走査信号について特に行を特定しないで一般的に説明するときにはＹｉと表記する。
【００１４】
次に、データ側制御回路２５０は、縦３２０行×横２４０列のマトリクス配列に対応し
た記憶領域（図示省略）を有し、各記憶領域は、それぞれ対応する画素１２０の階調デー
タＤaを記憶する。なお、階調データＤaは、画素１２０の階調値（明るさ）を指定するデ
ータであり、図示しない上位装置から供給され、表示内容に変更が生じた場合には、対応
する記憶領域に記憶された階調データＤaが書き換えられる構成となっている。
さらに、データ側制御回路２５０は、走査線駆動回路３５０によって、ある１行の走査
線３１１が選択されるとき、制御信号ＣntXにしたがって、当該走査線に位置する画素の
階調データＤaの１行分を事前に読み出し、この階調データＤaの１行分にしたがって、ス
イッチ制御信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を当該走査線に選択電圧Ｖddが印加され
る期間にわたって、１、２、３、…、２４０列のデータ線２１１のそれぞれに対応して一
斉に出力する。
ここで、スイッチ制御信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０について、特に列を特定し
ないで一般的に説明するときにはＸｊと表記すると、データ側制御回路２５０は、スイッ
チ制御信号Ｘｊを、１水平走査期間（１Ｈ）の開始端から時間軸の後方側に、当該水平走
査期間にて選択される走査線３１１とｊ列目のデータ線２１１との交差に対応する画素の
階調データＤaで指定された階調値に応じた期間だけＨレベルとし、残余の期間でＬレベ
ルとする。
【００１５】
また、各列に対応して、スイッチ２６０（データ側スイッチ）が設けられる。ここで、
各列のスイッチ２６０における一方の端子は、それぞれデータ線２１１に接続され、他方
の端子は、電圧Ｖcに保たれた電位線２８１に共通接続される。これらのスイッチ２６０
は、例えばｊ列目のデータ線２１１に対応するスイッチ２６０は、スイッチ制御信号Ｘｊ
がＨレベルのときにオンする。
【００１６】
ここで、オフであるスイッチ２６０における一方の端子に接続されたデータ線２１１は
ハイ・インピーダンス状態となる。そこで便宜的に、１、２、３、…、２４０列目のデー
タ線２１１の電圧をＳ１、Ｓ２、Ｓ３、…、Ｓ２４０と表記し、特に列を特定しないで一
般的に説明するときにはＳｊと表記することにする。
【００１７】
次に、このような構成にかかる電気光学装置１における書き込みについて説明する。
図４は、ｉ行ｊ列の画素の書き込みと、これより１行下に隣接する（ｉ＋１）行ｊ列の
画素の書き込みとについて、走査信号Ｙｉ、Ｙ（ｉ＋１）との関係において示す図である
。
ｉ行ｊ列の画素を、白色と黒色との間の灰色とさせる場合に、極性指示信号ＰolがＬレ
ベルであるとき、走査信号ＹｉがＨレベルとなる１水平走査期間（１Ｈ）においてスイッ
チ制御信号Ｘｊは、当該１水平走査期間（１Ｈ）の開始時から、当該灰色に応じた期間Ｔ
１だけＨレベルとなる。スイッチ制御信号ＸｊがＨレベルになると、ｊ列目のスイッチ２
６０がオン（導通）状態となるので、ｊ列目のデータ線２１１の電圧Ｓｊは、電位線２８
１の電圧Ｖcに保たれる。
また、走査信号ＹｉがＨレベルになると、ｉ行目の走査線３１１に位置する１行分の画
素１２０において、ＴＦＴ２４１がオン状態となる。したがって、ｉ行ｊ列の画素１２０
においては、画素電極２３１がｊ列目のデータ線２１１と等しく電圧Ｖcとなる。
一方、走査信号ＹｉがＨレベルになる水平走査期間（１Ｈ）の最初にリセット信号Ｒes
が供給されると、ランプ信号生成回路１０は電圧Ｖcにリセットし、また、スイッチ回路
３６０がオンするので、電圧Ｖoutは電圧Ｖcとなる。この後、スイッチ２６０がオフする
ので、コモン電極１１０の電圧Ｖoutは、ランプ信号生成回路１０により出力される電圧
となり、極性指示信号ＰolがＬレベルであれば、クロック信号Ｃlkの供給にしたがって電
圧Ｖcから上昇することになる。
これにより、ｊ列目のスイッチ２６０がオンすることによって、ｉ行ｊ列の画素におけ
る液晶容量１３０には、画素電極２３１を高位側とした書き込みが開始される。
【００１８】
次に、当該１水平走査期間の開始時からｉ行ｊ列の画素の階調に応じた期間Ｔ１だけ経
過すると、データ信号ＸｊはＨレベルからＬレベルに変化する。このため、スイッチ２６
０がオフ（非導通）状態となるので、ｊ列目のデータ線２１１は、電圧不確定のハイ・イ
ンピーダンス状態となる。
スイッチ２６０がオフしても、ｉ行目の走査線３１１がＨレベルとなる１水平走査期間
では、コモン電極１１０に印加された電圧Ｖoutが上昇し続けるとともに、ＴＦＴ２４１
のオン状態が継続しているので、ハイ・インピーダンス状態となったｊ列目のデータ線２
１１の電圧Ｓｊは、スイッチ２６０がオフになった瞬間から、電圧Ｖoutと同じ変化率で
低下する。
このため、ｉ行ｊ列の液晶容量１３０に対する書き込み電圧は、走査信号ＹｉがＨレベ
ルとなっている期間において、ｊ列目のスイッチ２６０がオフした瞬間に確定し、極性指
示信号ＰolがＬレベルであれば、ｊ列目のスイッチ２６０がオフした瞬間における電圧Ｖ
outと電圧Ｖcとの差電圧（図４において↓で示される電圧）が、画素電極２３１を低位側
として、スイッチ２６０のオフ後においても保持されることなる。
なお、当該１水平走査期間（１Ｈ）が終了して、走査信号ＹｉがＬレベルに変化すると
、ｉ行目の走査線３１１に位置する１行分の画素のＴＦＴ２４１がオフするので、各画素
電極２３１は、対応するデータ線２１１と電気的に切り離されてフローティング状態とな
る。このため、ｉ行ｊ列の画素電極２３１の電位も、コモン電極１１０の電圧に伴って変
化することになるが、液晶容量１３０で保持される電圧、すなわち、ｊ列目のスイッチ２
６０がオフ瞬間における電圧Ｖoutと電圧Ｖcとの差電圧は、スイッチ２６０がオフとなっ
ても、さらには走査信号ＹｉがＬレベルに変化しても、維持され続けることになる。
またここでは、ｉ行目の画素のうち、ｊ列目に位置するもので代表して動作説明したが
、走査信号ＹｉがＨレベルとなる期間においては、ｉ行目に位置する１〜２４０列の画素
１行分のすべてについてｊ列目のような書き込みが同時並行的に実行される。
【００１９】
次の１水平走査期間（１Ｈ）においては、走査信号Ｙ（ｉ＋１）がＨレベルとなるので
、（ｉ＋１）行目に位置する１行分の画素について書き込みが同様に実行される。ここで
、電圧Ｖoutは電圧Ｖcから上昇しているが、リセット信号Ｒesの供給により、電圧Ｖcに
リセットされる。また、本実施形態では、走査線毎に書込極性が反転するので、極性指示
信号ＰolがＨレベルに反転する結果、電圧Ｖoutは、当該１水平走査期間において電圧Ｖc
から下降する。
このため、（ｉ＋１）行ｊ列の液晶容量１３０に対する書き込み電圧は、走査信号Ｙ（
ｉ＋１）がＨレベルとなっている期間において、ｊ列目のスイッチ２６０がオフした瞬間
に確定し、ｊ列目のスイッチ２６０がオフした瞬間における電圧Ｖoutと電圧Ｖcとの差電
圧（図４において↑で示される電圧）が、画素電極２３１を高位側として、スイッチ２６
０のオフ後においても保持されることなる。
【００２０】
ここでは、互いに隣接するｉおよび（ｉ＋１）行目の書き込みついて説明しているが、
このような書き込みは、１垂直走査期間（１Ｆ）において、１、２、３、…、３２０行目
の順番で１水平走査期間毎に実行されて、１フレームの画像が表示されることになる。ま
た、次の１垂直走査期間（１Ｆ）では、各行において書込極性が反転して同様な書き込み
が実行されることになる。
【００２１】
本実施形態におけるランプ信号生成回路１０は、リセット信号Ｒesが供給されると、出
力電圧をＶcにリセットするので、スイッチ回路３６０については一見すると不要である
かのように思われる。
しかしながら、コモン電極１１０は、すべての画素電極２３１と液晶を介して対向して
いるので、実質的に大きな容量が定電位線と並列に接続された状態と等しい。このため、
スイッチ回路３６０を設けない構成を想定した場合、コモン電極１１０を電圧Ｖcから上
昇または下降させた状態から電圧Ｖcまでに瞬時にリセットするには、ランプ信号生成回
路１０における最終段のバッファ回路に高い駆動能力が必要となってしまう。
そこで、本実施形態では、ランプ信号生成回路１０の出力端を、スイッチ回路３６０が
オンすることによって電位線２８１に直接接続することによって、内部のバッファ回路に
頼らずに、電圧Ｖcにリセットする構成としたのである。
これにより、本実施形態によれば、ランプ信号生成回路１０の内部におけるバッファ回
路の駆動能力が低くても、瞬時に電圧Ｖcにリセットすることができるので、構成の簡易
化を図ることが可能となる。
【００２２】
次に、ランプ信号生成回路１０の構成の一例について説明する。図５は、このランプ信
号生成回路１０の構成を示す回路図である。
この図に示されるように、ランプ信号生成回路１０は、単投スイッチＳ０と、双投スイ
ッチＳ１−ｕ、Ｓ１−ｄ、Ｓ２、Ｓ５−ｐおよびＳ５−ｑと、コンデンサ２１、２２、２
３と、基準電圧源３０と、バッファ回路４０とを有する。
このうち、単投スイッチＳ０は、制御回路４００（図１参照）から供給されるリセット
信号ＲesがＨレベルのときに閉成するものであり、また、双投スイッチＳ１−ｕ、Ｓ１−
ｄおよびＳ２の各々は、クロック信号ＣlkがＨレベルのときに、共通端子と端子ａ（第１
端子）との間で閉成する一方、クロック信号ＣlkがＬレベルのときに、共通端子と端子ｂ
（第２端子）との間で閉成するものである。なお、本実施形態において、双投スイッチＳ
１−ｕ、Ｓ１−ｄおよびＳ２が、第１、第２および第３双投スイッチに相当する。
双投スイッチＳ５−ｐおよびＳ５−ｑの各々は、極性指示信号ＰolがＨレベルのときに
、共通端子と端子ａとの間で閉成する一方、極性指示信号ＰolがＬレベルのときに、共通
端子と端子ｂとの間で閉成するものである。
【００２３】
双投スイッチＳ１−ｕ、Ｓ１−ｄの各共通端の間に、コンデンサ２１（第１容量素子）
が介挿されている。ここで、コンデンサ２１の端子のうち、双投スイッチＳ１−ｕの側を
一方の端子ｍとする。
双投スイッチＳ１−ｕの端子ａは、基準電圧Ｖrefを発生させる基準電圧源３０の正極
端子に接続され、双投スイッチＳ１−ｕの端子ｂは、双投スイッチＳ５−ｐの端子ａおよ
び双投スイッチＳ５−ｑの端子ｂにそれぞれ接続されている。また、双投スイッチＳ１−
ｄの端子ｂは、双投スイッチＳ５−ｐの端子ｂおよび双投スイッチＳ５−ｑの端子ａにそ
れぞれ接続されている。
また、双投スイッチＳ２の共通端子は、コンデンサ２２（第２容量素子）の一方の端子
ｎに接続され、双投スイッチＳ２の端子ａは、単投スイッチＳ０の一方の端子、コンデン
サ２３（第３容量素子）の一方の端子、および、バッファ回路４０の入力端にそれぞれ接
続され、双投スイッチＳ２の端子ｂは、双投スイッチＳ５−ｑの共通端に接続されている
。
【００２４】
バッファ回路４０は、増幅率が「１」である電圧増幅回路であり、その出力信号が、ラ
ンプ信号生成回路１０によるランプ信号となる。すなわち、バッファ回路４０は、ランプ
信号生成回路１０の最終段であり、電圧Ｖoutのランプ信号を出力するものである。なお
、バッファ回路４０の出力端は、双投スイッチＳ５−ｐの共通端に接続されている。
双投スイッチＳ１−ｄの端子ａ、コンデンサ２２の他方の端子、単投スイッチＳ０の他
方の端子、および、コンデンサ２３の他方の端子は、それぞれ基準電圧源３０の負極性端
子に共通接続されるとともに、この共通接続部分が電位線２８１と同一の電圧Ｖcに保た
れている。
【００２５】
リセット信号Ｒesは、上述したように１水平走査期間（１Ｈ）の開始時において、図６
に示されるように、クロック信号Ｃlkと同時にＨレベルとなるが、そのパルス幅はクロッ
ク信号Ｃlkよりも短い。また、クロック信号Ｃlkの周期は、出力電圧Ｖoutを上昇または
下降させる期間、すなわち、１水平走査期間（１Ｈ）にわたって一定であり、水平走査周
波数よりも充分に高い。
なお、単投スイッチＳ０や、双投スイッチＳ１−ｕ、Ｓ１−ｄおよびＳ２は、ここでは
機械的なスイッチとして説明しているが、実際には、トランジスタ単体や、トランジスタ
を組み合わせたトランスミッションゲート等からなる電子的なスイッチで構成される。
【００２６】
次に、ランプ信号生成回路１０の動作について説明する。
ここでは、まず極性指示信号ＰolがＬレベルであって、電圧Ｖoutを電圧Ｖcから上昇さ
せる場合の動作について説明する。図７は、ランプ信号生成回路１０の構成を、各期間に
分けて簡易的に示す図であり、図８は、各期間におけるスイッチの状態と端子ｎの電圧と
電圧Ｖoutとの関係を示す図である。
極性指示信号ＰolがＬレベルである場合、双投スイッチＳ５−ｐおよびＳ５−ｑが共通
端子と端子ｂとの間で閉成するので、バッファ回路４０の出力端は、双投スイッチＳ１−
ｄの端子ｂに接続され、双投スイッチＳ２の端子ｂは、双投スイッチＳ１−ｕの端子ｂに
接続されることになる。
水平走査期間の開始時において、リセット信号Ｒesとクロック信号Ｃlkとが同時にＨレ
ベルとなる期間（１）では、単投スイッチＳ０が閉成するとともに、双投スイッチＳ１−
ｕ、Ｓ１−ｄおよびＳ２が共通端子と端子ａとの間で閉成する。
このため、ランプ信号生成回路１０は、簡易的に図７（１）に示されるように、コンデ
ンサ２１が、基準電圧Ｖrefに充電される一方、コンデンサ２２、２３の両端が短絡され
るので、電圧保持状態がクリアされる。
なお、バッファ回路４０の入力端は電圧Ｖcであるので、電圧Ｖoutも電圧Ｖcとなる。
【００２７】
続いて、リセット信号ＲesがＬレベルとなり、クロック信号ＣlkがＨレベルを維持する
期間（２）では、単投スイッチＳ０が開放するので、簡易的に図７（２）に示されるよう
な回路となる。バッファ回路４０の入力端は、単投スイッチＳ０の開放に伴って、共通部
分とは非接続状態となるが、期間（１）の直後である期間（２）において、コンデンサ２
２、２３の保持電圧はゼロであるので、電圧Ｖoutも依然電圧Ｖcである。
【００２８】
次に、クロック信号ＣlkがＬレベルになる期間（３）では、双投スイッチＳ１−ｕ、Ｓ
１−ｄおよびＳ２が共通端子と端子ｂとの間で閉成する。このため、ランプ信号生成回路
１０は、簡易的に図７（３）に示されるような回路となる。このとき、コンデンサ２３の
保持電圧がゼロであるので、電圧Ｖoutも依然電圧Ｖcである。
一方、電圧Ｖrefを充電したコンデンサ２１の端子ｍがコンデンサ２２の端子ｎに接続
されるが、コンデンサ２１の他方の端子が電圧Ｖcのバッファ回路４０の出力端に接続さ
れ、コンデンサ２２の他方の端子が電圧Ｖcである共通部分に接続された状態にあるので
、コンデンサ２１に蓄積された電荷の一部がコンデンサ２２に移動する。
ここで、コンデンサ２１、２２の容量値をそれぞれＣ１、Ｃ２とした場合に、コンデン
サ２２の保持電圧、すなわち、端子ｎの電圧は、Ｖref・Ｃ１／（Ｃ１＋Ｃ２）＋Ｖcとな
る。
【００２９】
引き続き、クロック信号ＣlkがＨレベルになる期間（４）では、双投スイッチＳ１−ｕ
、Ｓ１−ｄおよびＳ２が共通端子と端子ａとの間で閉成するので、期間（２）と同様な回
路構成となる。
ただし、直前におけるコンデンサ２２の保持電圧は、上述したように、Ｖref・Ｃ１／
（Ｃ１＋Ｃ２）＋Ｖcであるので、バッファ回路４０の入力端における電圧は、これをコ
ンデンサ２３の容量値Ｃ３で再分配したＶref・Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）＋Ｖcとなり
、この電圧がＶoutとして出力される。なお、便宜上、このＶref・Ｃ１／（Ｃ１＋Ｃ２＋
Ｃ３）をΔＶとする。
一方、コンデンサ２１は、端子ｍを高位側として基準電圧Ｖrefを再び充電することに
なる。
【００３０】
クロック信号ＣlkがＬレベルになる期間（５）では、双投スイッチＳ１−ｕ、Ｓ１−ｄ
およびＳ２が共通端子と端子ｂとの間で閉成するので、期間（３）と同様な回路構成とな
る。
ただし、コンデンサ２３の保持電圧をバッファ回路４０で増幅率「１」で増幅した出力
電圧Ｖoutは、ΔＶ＋Ｖcであり、この電圧が、電圧Ｖrefを充電したコンデンサ２１の他
方の端子に印加されるとともに、端子ｍと端子ｎとが接続され、さらに、コンデンサ２２
の他方の端子が電圧Ｖcである共通部分に接続された状態にあるので、コンデンサ２１に
蓄積された電荷の一部がコンデンサ２２に移動する。このとき、端子ｎの電圧は、Ｖref
・Ｃ１／（Ｃ１＋Ｃ２）＋ΔＶ＋Ｖcとなる。
クロック信号Ｃlkが期間（６）においてＨレベルになると、双投スイッチＳ１−ｕ、Ｓ
１−ｄおよびＳ２が共通端子と端子ａとの間で閉成するので、バッファ回路４０の入力端
における電圧は、ΔＶ＋ΔＶ＋Ｖc、すなわち２ΔＶ＋Ｖcとなり、これが電圧Ｖoutとな
る。
【００３１】
以降、クロック信号ＣlkがＨレベルとなる期間においてコンデンサ２１を基準電圧Ｖre
fに充電し、クロック信号ＣlkがＬレベルとなる期間において、コンデンサ２１の充電電
圧Ｖrefを電圧Ｖoutだけ持ち上げた状態でコンデンサ２２に分配し、クロック信号Ｃlkが
再びＨレベルとなる期間において、コンデンサ２２の充電電圧をコンデンサ２３に再分配
してバッファ回路４０を介して出力する一方、コンデンサ２１を基準電圧Ｖrefに充電す
る、という動作が繰り返される。
これにより、ランプ信号生成回路１０においては、極性指示信号ＰolがＬレベルであれ
ば、図６に示されるように、クロック信号Ｃlkの１周期毎に、電圧ＶoutがΔＶずつ上昇
することになる。
【００３２】
一方、極性指示信号ＰolがＨレベルである場合、双投スイッチＳ５−ｐおよびＳ５−ｑ
が共通端子と端子ａとの間で閉成するので、バッファ回路４０の出力端は、双投スイッチ
Ｓ１−ｕの端子ｂに接続され、双投スイッチＳ２の端子ｂは、双投スイッチＳ１−ｄの端
子ｂに接続されることになる。
このため、図９に示されるように、期間（１）において、コンデンサ２２、２３の充電
電圧をゼロにリセットするとともに、電圧Ｖoutを電圧Ｖcにリセットした後、期間（２）
においてコンデンサ２１を基準電圧Ｖrefに充電し、期間（３）において、コンデンサ２
１の充電電圧Ｖrefを、出力電圧Ｖoutを高位側基準とした状態でコンデンサ２２に分配し
、期間（４）において、コンデンサ２２の充電電圧をコンデンサ２３に再分配してバッフ
ァ回路４０を介して出力する一方、コンデンサ２１を基準電圧Ｖrefに充電する、という
動作が繰り返されるので、図５に示される構成では、クロック信号Ｃlkの１周期毎に、電
圧ＶoutがΔＶずつ下降することになる。
【００３３】
図５に示されるランプ信号生成回路１０によれば、コンデンサ２１に充電した基準電圧
Ｖrefを、出力電圧Ｖoutを基準電位としてコンデンサ２２に分配し、さらに、コンデンサ
２３に再分配し、これをバッファ回路４０が出力する構成であるので、抵抗分割や定電流
源を用いてＤ／Ａ変換する構成と比較して、消費電力を極めて低く抑えることが可能とな
る。
また、図５に示される構成によれば、電圧Ｖoutがクロック信号Ｃlkの１周期でΔＶだ
け変化する構成であるので、クロック信号Ｃlkの周波数が一定であれば、出力電圧Ｖout
の変化率も一定となる。このことは逆にいえば、クロック信号Ｃlkの周波数を制御するこ
とによって、電圧Ｖoutの変化率を任意に設定することが可能であることを意味する。
【００３４】
図５に示される構成では、双投スイッチＳ１−ｕの端子ｂ／双投スイッチＳ１−ｄの端
子ｂに対する接続先として、バッファ回路４０の出力端／双投スイッチＳ２の端子ａを、
極性指示信号Ｐolにしたがい双投スイッチＳ５−ｐおよびＳ５−ｑによって切り替えるこ
とによって、電圧Ｖoutを階段状に上昇または下降させたが、いずれかの接続状態におい
て、基準電圧源３０の接続極性を反転させるだけの構成によっても、出力電圧Ｖoutを階
段状に上昇または下降させることが可能である。
【００３５】
また、図１に示した電気光学装置１においては、電圧outを電圧Ｖcから上昇させた後、
電圧Ｖcにリセットして下降させる構成であったが、電圧Ｖcから所定電圧まで上昇させた
後、この所定電圧から電圧Ｖcに下降させる構成としても良い。この構成において、所定
電圧から電圧Ｖcまで下降させる場合に、電位線２８１を、当該所定電圧に保つ必要があ
る。このように、電圧Ｖcを起点としない構成では、出力電圧Ｖoutの変化範囲が半分で済
むので、走査信号やスイッチ制御信号の論理信号に要する電圧振幅を抑えることができる
。このため、走査線駆動回路３５０やデータ側制御回路２５０の耐圧が少なくて済むので
、その分、構成の簡易化を図ることができる。
またさらに、共通接続部分を電圧Ｖcだけではなく、これとは異なる所定電圧に切り替
えてリセットできる構成としても良い。
【００３６】
さらに、図１に示した電気光学装置１においては、コモン電極１１０にランプ信号であ
る電圧Ｖoutを印加し、電位線２８１を電圧Ｖcに一定とする構成としたが、図１０に示さ
れるように、コモン電極１１０を電圧Ｖcで一定とし、電位線２８１に電圧Ｖoutを印加す
る構成でも同様な効果を奏することが可能である。
さらに、液晶容量１３０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。
また、電気光学装置１を走査線毎に書込極性を反転する構成としたが、１フレームにわ
たって全画素に対する書込極性を同一とする面反転方式でも良いし、  奇数列・偶数列で
書込極性を反転する列反転方式でも良いし、さらには、行および列毎で書込極性を反転す
るドット反転方式でも良い。
【００３７】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を表示装置として有する電子機器につい
て説明する。図１１は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成
を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１の表示領域１００を備
えるものである。なお、電気光学装置１のうち、表示領域１００以外の構成要素について
は外観としては現れない。
【００３８】
なお、電気光学装置１が適用される電子機器としては、図１１に示される携帯電話の他
にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（ま
たはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル
を備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上
述した電気光学装置１が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置における動作を説明するための図である。
【図４】同電気光学装置における動作を説明するための図である。
【図５】同電気光学装置におけるランプ信号生成回路の一例を示す図である。
【図６】同ランプ信号生成回路におけるリセット信号等を示す図である。
【図７】同ランプ信号生成回路の動作を説明するための図である。
【図８】同ランプ信号生成回路の動作を説明するための図である。
【図９】同ランプ信号生成回路の動作を説明するための図である。
【図１０】同実施形態に係る電気光学装置の別構成を示す図である。
【図１１】実施形態に係る電気光学装置を適用した携帯電話の構成を示す図である。
【符号の説明】
【００４０】
１…電気光学装置、１０…ランプ信号生成回路、２１、２２、２３…コンデンサ、３０…
基準電圧源、４０…バッファ回路、６０…コンデンサ、７０…容量変更回路、１１０…コ
モン電極、１２０…画素、２１１…データ線、２３１…画素電極、２４１…ＴＦＴ、２５
０…データ側制御回路、３１１…走査線、３５０…走査線駆動回路、３６０…スイッチ回
路、４００…制御回路
【図１】
2007279479.tif 000003
【図２】
2007279479.tif 000004
【図３】
2007279479.tif 000005
【図４】
2007279479.tif 000006
【図５】
2007279479.tif 000007
【図６】
2007279479.tif 000008
【図７】
2007279479.tif 000009
【図８】
2007279479.tif 000010
【図９】
2007279479.tif 000011
【図１０】
2007279479.tif 000012
【図１１】
2007279479.tif 000013