(57)【要約】【目的】オフセット消去用ドライバー装置およびそのオフセット消去用増幅器装置を提供する。【解決手段】オフセット消去用増幅器装置が、オフセット消去ユニットおよび増幅器ユニットを含むものである。オフセット消去ユニットが、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、出力制御信号のタイミングおよび状態を決定する。増幅器ユニットが、オフセット消去ユニットに連結され、オフセット消去ユニットにより出力される制御信号に基づいて、増幅器ユニットの入力端子信号およびフォードバック経路を切り換え、それによって増幅器装置のオフセットを消去する。【選択図】図１
2007298935.tif 000002
【特許請求の範囲】
【請求項１】
オフセット消去用増幅器装置であり、パネルディスプレイデバイスに適するものであって：
オフセット消去ユニットであり、制御信号を出力するとともに、前記パネルディスプレイデバイス中のラッチ信号および極性信号に基づいて、前記制御信号のタイミングならびに状態を決定するオフセット消去ユニットと；
増幅器ユニットであり、前記オフセット消去ユニットに連結され、前記制御信号に基づいて前記増幅器ユニット内部を第１構成または第２構成のいずれか１つに決定し、前記第１ならびに第２構成が、いずれも負のフィードバックシステムであり、そのうち、前記増幅器ユニットが前記第１構成にある時、前記増幅器ユニットが第１構成オフセットを有し、前記増幅器ユニットが前記第２構成にある時、前記増幅器ユニットが第２構成オフセットを有するとともに、前記第１および第２構成オフセットが、反対の極性であるところの増幅器ユニットと
を含むものであるオフセット消去用増幅器装置。
【請求項２】
前記オフセット消去ユニットが：
決定ユニットであり、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいてフレーム信号を出力する決定ユニットと；
制御信号発生ユニットであり、前記決定ユニットに連結され、前記パネルディスプレイデバイス中の前記ラッチ信号と前記制御信号とに基づき増幅器ユニットへ前記制御信号を出力することに使用される制御信号発生ユニットと
を含むものである請求項1記載のオフセット消去用増幅器装置。
【請求項３】
前記極性信号の前の状態および現在の状態が異なる時、前記決定ユニットにより出力される前記フレーム信号が、論理値０であり；前記極性信号の前の状態および現在の状態が同一である時、前記決定ユニットにより出力される前記フレーム信号が、論理値１である請求項２記載のオフセット消去用増幅器装置。
【請求項４】
前記決定ユニットが：
第１フリップフロップであり、前記極性信号を受信する入力端子とラッチ信号を受信するトリガー端子とを有する第１フリップフロップと；
第２フリップフロップであり、前記第１フリップフロップの出力端子に連結される入力端子と前記ラッチ信号を受信するトリガー端子とを有する第２フリップフロップと；
排他的ＮＯＲゲートであり、前記第１フリップフロップの前記出力端子に連結される第１入力端子と、前記第２フリップフロップの出力端子に連結される第２入力端子と、前記フレーム信号を出力する出力端子とを有する排他的ＮＯＲゲートと
を含むものである請求項２記載のオフセット消去用増幅器装置。
【請求項５】
前記制御信号発生ユニットが、前記フレーム信号をカウントすることに使用されるカウンターを含み、それにより前記制御信号を前記増幅器ユニットへ出力する請求項２記載のオフセット消去用増幅器装置。
【請求項６】
前記オフセット消去ユニットが：
第１決定ユニットであり、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいて第１フレーム信号を出力する第１決定ユニットと；
第２決定ユニットであり、前記第１決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記第１決定ユニットにより出力される前記第１フレーム信号とに基づいて第２フレーム信号を出力する第２決定ユニットと；
制御信号発生ユニットであり、前記第２決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記第２フレーム信号とに基づいて前記制御信号を前記増幅器ユニットへ出力することに使用される制御信号発生ユニットと
を含むものである請求項１記載のオフセット消去用増幅器装置。
【請求項７】
前記オフセット消去ユニットが：
型決定ユニットであり、前記ラッチ信号と前記極性信号とに基づいて前記パネルディスプレイデバイスのドライビング型を決定し、型信号を出力する型決定ユニットと；
スイッチであり、前記型決定ユニットの出力端子に連結される制御端子と前記極性信号を受信する第１入力端子とを有し、そのうち、前記スイッチが、前記型信号に基づいて前記スイッチの前記第１入力端子および前記第２入力端子の内の１つを出力端子に電気接続する決定をするスイッチと；
第１決定ユニットであり、前記スイッチに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいて前記第１フレーム信号を前記スイッチの前記第２入力端子に出力することに使用される第１決定ユニットと；
第２決定ユニットであり、前記スイッチに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記スイッチの前記出力信号とに基づいて前記第２フレーム信号を出力することに使用される第２決定ユニットと；
制御信号発生ユニットであり、前記第２決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記第２フレーム信号とに基づいて前記制御信号を前記増幅器ユニットへ出力することに使用される制御信号発生ユニットと
を含むものである請求項１記載のオフセット消去用増幅器装置。
【請求項８】
前記増幅器ユニットが：
増幅器であり、正入力端子と、負入力端子と、出力端子とを含み、そのうち、前記増幅器の前記出力端子が、前記増幅器ユニットの出力端子として機能する増幅器と；
第１入力セレクターであり、制御端子における信号に基づいて前記第１入力セレクターの第１入力端子および第２入力端子のいずれか１つを出力端子に電気接続する決定をし、そのうち、前記第１入力セレクターの前記制御端子が、前記制御信号を受信し、前記第１入力セレクターの前記第１入力端子が、前記増幅器の前記出力端子に連結され、前記第１入力セレクターの前記第２入力端子が、前記増幅器ユニットの入力端子として機能し、前記第１入力セレクターの前記出力端子が、前記増幅器の前記正入力端子に連結される第１セレクターと；
第２入力セレクターであり、制御端子における信号に基づいて前記第２入力セレクターの第１入力端子および第２入力端子のいずれか１つを出力端子に電気接続する決定をし、そのうち、前記第２入力セレクターの前記制御端子が、前記制御信号を受信し、前記第２入力セレクターの前記第１入力端子が、前記増幅器ユニットの入力端子として機能し、前記第２入力セレクターの前記第２入力端子が、前記増幅器の前記出力端子に連結され、前記第２入力セレクターの前記出力端子が、前記増幅器の前記負入力端子に連結される第２セレクターと
を含むものである請求項１記載のオフセット消去用増幅器装置。
【請求項９】
前記増幅器ユニットが、前記第１構成にある時、前記第１入力セレクターが、前記第２入力端子を前記出力端子に電気接続し、前記第２入力セレクターが、前記第２入力端子を前記出力端子に電気接続し；前記増幅器ユニットが、前記第２構成にある時、前記第１入力セレクターが、前記入力端子を前記出力端子に電気接続し、前記第２入力セレクターが、前記第１入力端子を前記出力端子に電気接続する請求項８記載のオフセット消去用増幅器装置。
【請求項１０】
前記増幅器が単位利得増幅器である請求項８記載のオフセット消去用増幅器装置。
【請求項１１】
オフセット消去用ドライバー装置であり、パネルディスプレイデバイスのディスプレイパネルを駆動することに使用され、前記ドライバー装置が：
ソースドライブユニットであり、ラッチ信号のタイミングに基づいて画素データをラッチおよび変換し、第１画素信号を出力するとともに、更に極性信号に基づいて前記第１画素信号の前記極性を決定するソースドライブユニットと；
増幅器装置であり、前記ソースドライブユニットおよび前記ディスプレイパネル間に連結されるとともに、前記第１画素信号を受信およびバッファーリングすることに使用され、前記ディスプレイパネルに第２画素信号を出力する増幅器装置と
を含み、そのうち、前記増幅器装置が：
オフセット消去ユニットであり、制御信号を出力するとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいて、前記制御信号の前記タイミングおよび状態を決定するオフセット消去ユニットと；
増幅器ユニットであり、前記ソースドライブユニットおよび前記ディスプレイパネル間に連結され、前記オフセット消去ユニットに連結されるとともに、前記第１画素信号をバッファーリングし、第２画素信号を前記ディスプレイパネルへ出力することに使用され、そのうち、前記増幅器ユニットが、前記制御信号に基づいて前記増幅器ユニットの内部を第１構成または第２構成のいずれか１つに決定し、前記第１および第２構成が、負のフィードバックシステムであり；前記増幅器ユニットが前記第１構成にある時、前記増幅器ユニットが、第１構成オフセットを有し；前記増幅器ユニットが前記第２構成にある時、前記増幅器ユニットが、第２構成オフセットを有し；前記第１および第２構成オフセットが、反対の極性であるところの増幅器ユニットと
を含むオフセット消去用ドライバー装置。
【請求項１２】
前記オフセット消去ユニットが：
決定ユニットであり、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいてフレーム信号を出力する決定ユニットと；
制御信号発生ユニットであり、前記決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記フレーム信号とに基づいて前記制御信号を前記増幅器ユニットへ出力する制御信号発生ユニットと
を含む請求項１１記載のオフセット消去用ドライバー装置。
【請求項１３】
前記極性信号の前の状態と現在の状態が異なる時、前記決定ユニットにより出力される前記フレーム信号が、論理値０であり；前記極性信号の前の状態と現在の状態が同一である時、前記決定ユニットにより出力される前記フレーム信号が、論理値１である請求項１２記載のオフセット消去用ドライバー装置。
【請求項１４】
前記決定ユニットが：
第１フリップフロップであり、前記極性信号を受信する入力端子と前記ラッチ信号を受信するトリガー端子とを有する第１フリップフロップと；
第２フリップフロップであり、前記フリップフロップの出力端子に連結される入力端子と前記ラッチ信号を受信するトリガー端子とを有する第２フリップフロップと；
排他的ＮＯＲゲートであり、前記第１フリップフロップの前記出力端子に連結される第１入力端子と、前記第２フリップフロップの出力端子に連結される第２入力端子と、前記フレーム信号を出力する出力端子とを有する排他的ＮＯＲゲートと
を含むものである請求項１２記載のオフセット消去用ドライバー装置。
【請求項１５】
前記制御信号発生ユニットが、前記フレーム信号をカウントすることに使用されるカウンターを含み、それにより前記増幅器ユニットへ前記制御信号を出力する請求項１２記載のオフセット消去用ドライバー装置。
【請求項１６】
前記オフセット消去ユニットが：
第１決定ユニットであり、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいて第１フレーム信号を出力する第１決定ユニットと；
第２決定ユニットであり、前記第１決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記第１決定ユニットにより出力される前記第１フレーム信号とに基づいて第２フレーム信号を出力することに使用される第２決定ユニットと；
制御信号発生ユニットであり、前記第２決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記第２フレーム信号とに基づいて前記制御信号を前記増幅器ユニットへ出力することに使用される制御信号発生ユニットと
を含むものである請求項１１記載のオフセット消去用ドライバー装置。
【請求項１７】
前記オフセット消去ユニットが：
型決定ユニットであり、前記ラッチ信号と前記極性信号とに基づいて前記パネルディスプレイデバイスのドライビング型を決定し、型信号を出力する型決定ユニットと；
スイッチであり、前記型決定ユニットの出力端子に連結される制御端子と前記極性信号を受信する第１入力端子とを有し、そのうち、前記スイッチが、前記型信号に基づいて前記スイッチの第１入力端子および第２入力端子のいずれか１つを出力端子に電気接続する決定をするスイッチと；
第１決定ユニットであり、前記スイッチに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記極性信号とに基づいて前記スイッチの第１フレーム信号を前記第２入力端子に出力することに使用される第１決定ユニットと；
第２決定ユニットであり、前記スイッチに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記スイッチの前記出力信号とに基づき第２フレーム信号を出力することに使用される第２決定ユニットと；
制御信号発生ユニットであり、前記第２決定ユニットに連結されるとともに、前記パネルディスプレイデバイス中の前記ラッチ信号と前記第２フレーム信号とに基づいて前記制御信号を前記増幅器ユニットへ出力することに使用される制御信号発生ユニットと
を含むものである請求項１１記載のオフセット消去用ドライバー装置。
【請求項１８】
前記増幅器ユニットが：
増幅器であり、正入力端子と、負入力端子と、出力端子とを含み、そのうち、前記増幅器の前記出力端子が、前記増幅器ユニットの出力端子として機能する増幅器と；
第１入力セレクターであり、制御端子における信号に基づいて前記第１入力セレクターの第１入力端子および第２入力端子の内の１つを出力端子に電気接続する決定をし、そのうち、前記第１入力セレクターの前記制御端子が、前記制御信号を受信し、前記第１入力セレクターの前記第１入力端子が、前記増幅器の前記出力端子に連結され、前記第１入力セレクターの前記第２入力端子が、前記増幅器ユニットの入力端子として機能し、前記第１入力セレクターの前記出力端子が、前記増幅器の前記正入力端子に連結される第１セレクターと；
第２入力セレクターであり、制御端子における信号に基づいて前記第２入力セレクターの第１入力端子および第２入力端子の内の１つを出力端子に電気接続する決定をし、そのうち、前記第２入力セレクターの前記制御端子が、前記制御信号を受信し、前記第２入力セレクターの前記第１入力端子が、前記増幅器ユニットの入力端子として機能し、前記第２入力セレクターの前記第２入力端子が、前記増幅器の前記出力端子に連結され、前記第２入力セレクターの前記出力端子が、前記増幅器の前記負入力端子に連結される第２セレクターと
を含むものである請求項１１記載のオフセット消去用ドライバー装置。
【請求項１９】
前記増幅器ユニットが前記第１構成にある時、前記第１入力セレクターが、前記第２入力端子を前記出力端子に電気接続し、前記第２入力セレクターが、前記第２入力端子を前記出力端子に電気接続し；前記増幅器ユニットが前記第２構成にある時、前記第１入力セレクターが、前記入力端子を前記出力端子に電気接続し、前記第２入力セレクターが、前記第１入力端子を前記出力端子に電気接続する請求項１８記載のオフセット消去用ドライバー装置。
【請求項２０】
前記増幅器が単位利得増幅器である請求項１８記載のオフセット消去用ドライバー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネルを駆動するためのドライバー装置に関し、特に、オフセット消去（offset cancel）用増幅器装置および、それを使用するドライバー装置に関する。
【背景技術】
【０００２】
通常、共通ソースドライバー（Source driver）の出力段（output stage）は、差動増幅器により形成される（即ち、単位利得バッファー型(Unit gain buffer type)）。しかしながら、当業者であれば容易に理解できるように、差動増幅器の入力端子が正確にマッチ（Match）していないので、オフセット電圧（Offset voltage）の物理現象が常に起こり、それにより更に、ディスプレイにより提供されるイメージの品質に影響が及ぶ。
【０００３】
従来の技術では、上記の問題を解決するため、スイッチキャパシター（switched capacitor）が、通常、差動増幅器のフィードバック経路に追加され、差動増幅器のオフセット電圧を記憶および消去（リアルタイムに）することに使用される。例えば、米国特許公告番号US6784865号およびUS6586990号に開示される技術は、どちらも差動増幅器のオフセット電圧を消去（cancel）するためにスイッチキャパシターを追加することに関するものである。また、解析度カウンター（Resolution Counter）は、適時に差動増幅器の正、負入力信号とフィードバック経路とを切り換えることに使用され、それにより、差動増幅器のオフセット電圧を消去する（リアルタイムに）。例えば、米国特許公告番号US6731263号に開示される技術は、差動増幅器のオフセット電圧を消去する方法に類似する方法を利用するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、差動増幅器のオフセット電圧を消去するためにフィードバック経路にスイッチキャパシターを追加する技術を介して好適な効果が達成されるが、スイッチキャパシターは、チップの大部分を占有するものとなる；ディスプレイのサイズが、より大きくなるにつれて、コストが、対応して増加する。
【０００５】
差動増幅器のオフセット電圧を消去するために解析度カウンターを利用する技術に関して、解析度カウンターが、ディスプレイの解析度を自動検出できないから、解析度データ（Resolution data）が比較のために解析度カウンターに対して自動的に入力されなければならず（解析度カウンターのビルトイン値（built-in value）にマッチさせなければならず）、それから、差動増幅器のオフセット電圧を消去するために、差動増幅器の正、負入力信号およびフィードバック経路が切り換えられる。留意すべきことは、追加入力された解析度データが解析度カウンターのビルトイン値にマッチしない場合、解析度カウンターが、比較的非実用的なものとなることである。
【０００６】
（発明の目的）
本発明の目的は、オフセット消去用増幅器装置を提供することであり、そのうち、ソースドライバーの出力段差動増幅器の正、負入力信号およびフィードバック経路が、パネルディスプレイデバイスの制御信号に基づいて各Ｎ個のフレーム（例えば、２つのフレーム）を切り換えられ；さらに人の視覚の残像効果が加わって、差動増幅器のオフセット電圧が、消去される。
【０００７】
本発明の他の目的は、オフセット消去用ドライバー装置を提供することであり、本発明の上記されるオフセット消去用増幅器の精神に基づいて、本発明のドライバー装置に運用されることができ、オフセット消去用増幅器と同一の長所を達成することである。
【課題を解決するための手段】
【０００８】
上記およびその他の目的に基づいて、本発明は、パネルディスプレイデバイスに適するオフセット消去用増幅器装置を提供する。増幅器装置は、オフセット消去ユニットおよび増幅器ユニットを含むものである。オフセット消去ユニットが、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、出力制御信号のタイミングおよび状態を決定する。増幅器ユニットが、オフセット消去ユニットにより出力される制御信号に基づいて、増幅器ユニットの内部が第１構成または第２構成にあるかを決定するオフセット消去ユニットに連結される。増幅器が第１構成にある時、第１構成オフセットを有する；そして、増幅器が第２構成にある時、第２構成オフセットを有する。そのうち、第１および第２構成オフセットが、反対の極性である。
【０００９】
他の観点から見ると、本発明は、パネルディスプレイデバイスのディスプレイパネルを駆動することに適したオフセット消去用ドライバー装置を提供するものである。ドライバー装置が、ソースドライブユニットと増幅器装置とを含むものである。ソースドライブユニットが、パネルディスプレイデバイス中のラッチ信号のタイミングに基づいて、受信した画素データをラッチおよび変換することに使用され、それにより第１画素信号を出力するとともに、パネルディスプレイデバイス中の極性信号に基づいて第１画素信号の極性を決定することに使用される。増幅器装置が、ソースドライブユニットとディスプレイパネルとの間に連結されるとともに、ソースドライブユニットにより出力される第１画素信号を受信およびバッファーリングすることならびにディスプレイパネルへ第２画素信号を出力することに使用される。増幅器装置は、オフセット消去ユニットと増幅器ユニットとを含むものである。オフセット消去ユニットが、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、出力制御信号のタイミングおよび状態を決定する。増幅器ユニットが、ソースドライブユニットおよびディスプレイパネル間に連結されるとともに、ソースドライブユニットにより出力される第１画素信号をバッファーリングすること及びディスプレイパネルに第２画素信号を出力することに使用される。増幅器ユニットが、オフセット消去ユニットにより出力された制御信号に基づいて増幅器ユニットの内部が第１構成または第２構成にあるかを決定する。第１および第２構成の両方が、負極フィードバックシステムである。増幅器ユニットが第１構成にある時、第１構成オフセットを有する；そして、増幅器ユニットが第２構成にある時、第２構成オフセットを有する。そのうち、第１構成および第２構成オフセットが、反対の極性である。
【００１０】
本発明の実施形態に基づくと、上記オフセット消去ユニットが、決定ユニットと制御信号発生ユニットとを含むものである。決定ユニットが、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、フレーム信号を出力することに使用される。制御信号発生ユニットが、決定ユニットに連結されるとともに、パネルディスプレイデバイス中のラッチ信号と決定ユニットにより出力されるフレーム信号とに基づいて、増幅器ユニットへ制御信号を発生することに使用される。
【００１１】
本発明の実施形態に基づくと、決定ユニットが、パネルディスプレイデバイス中の極性信号に基づいて出力フレーム信号の論理状態を決定する。極性信号の前の状態および現在の状態が異なる場合、決定ユニットにより出力されるフレーム信号が、論理値０であり、極性信号の前の状態および現在の状態が同一である場合、決定ユニットより出力されるフレーム信号が、論理値１である。
【００１２】
本発明の実施形態に基づくと、決定ユニットが、第１フリップフロップと、第２フリップフロップと、排他的ＮＯＲゲートとを含むものである。第１フリップフロップの出力端子が、パネルディスプレイデバイス中の極性信号を受信することに使用され、第１フリップフロップのトリガー端子が、パネルディスプレイデバイス中のラッチ信号を受信することに使用される。第２フリップフロップの入力端子が、第１フリップフロップの出力端子に連結され、第２フリップフロップのトリガー端子が、パネルディスプレイデバイス中のラッチ信号を受信することに使用される。排他的ＮＯＲゲートの第１入力信号が、第１フリップフロップの出力端子に連結され、排他的ＮＯＲゲートの第２入力信号が、第２フリップフロップの出力信号に連結され、排他的ＮＯＲゲートの出力端子が、フレーム信号を出力する。
【００１３】
本実施形態中、制御信号発生ユニットが、決定ユニットにより出力されるフレーム信号をカウントするためのカウンターを含み、それにより増幅器ユニットへ制御信号を出力する。
【００１４】
本発明の他の実施形態中、オフセット消去ユニットが、第１決定ユニットと、第２決定ユニットと、制御信号発生ユニットとを含むものである。第１決定ユニットが、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、第１フレーム信号を出力することに使用される。第２決定ユニットが、第１決定ユニットに連結されるとともに、パネルディスプレイデバイス中のラッチ信号と第１決定ユニットとにより出力される第１フレーム信号に基づいて、第２フレーム信号を出力することに使用される。制御信号発生ユニットが、第２決定ユニットに連結されるとともに、ディスプレイパネルデバイスのラッチ信号と第２決定ユニットにより出力される第２フレーム信号とに基づいて、増幅器ユニットへ制御信号を発生することに使用される。
【００１５】
本発明の他の実施形態中、オフセット消去ユニットが、型決定ユニットと、スイッチと、第１決定ユニットと、第２決定ユニットと、制御信号発生ユニットとを含むものである。型決定ユニットが、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、パネルディスプレイデバイスのドライビング型を決定すること及び型信号を出力することに使用される。スイッチの制御端子が、型決定ユニットにより出力される型信号を受信することに使用され、スイッチの第１入力端子が、パネルディスプレイデバイス中の極性信号を受信することに使用され、そのうち、スイッチが、型決定ユニットにより出力される型信号に基づいて、スイッチの出力端子にスイッチの第１入力端子または第２入力端子を電気接続する。第１決定ユニットが、スイッチに連結されるとともに、パネルディスプレイデバイス中のラッチ信号と極性信号とに基づいて、スイッチの第２入力端子へ第１フレーム信号を出力することに使用される。第２決定ユニットが、スイッチに連結されるとともに、パネルディスプレイデバイス中のラッチ信号とスイッチの出力信号とに基づいて、第２フレーム信号を出力することに使用される。制御信号発生ユニットが、第２決定ユニットに連結されるとともに、パネルディスプレイデバイス中のラッチ信号と第２決定ユニットにより出力される第２フレーム信号とに基づいて、増幅ユニットへ制御信号を出力することに使用される。
【００１６】
本発明の他の実施形態中、上記増幅器ユニットが、増幅器と、第１入力セレクターと、第２入力セレクターとを含むものである。増幅器が、正入力端子と、負入力端子と、出力端子とを有し、そのうち、増幅器の出力端子が、増幅器ユニットの出力端子として機能する。第１入力セレクターの制御端子が、オフセット消去ユニットにより出力される制御信号に基づいて、第１入力セレクターの出力端子に第１入力セレクターの第１入力端子または第２入力端子を電気接続する決定をし、そのうち、第１入力セレクターの第１入力端子が、増幅器の出力端子に連結され、第１入力セレクターの第２入力端子が、増幅器ユニットの入力端子として機能し、第１入力セレクターの出力端子が、増幅器の正入力端子に連結される。第２入力セレクターの制御端子が、オフセット消去ユニットにより出力される制御信号に基づいて第２入力セレクターの出力端子に第２入力セレクターの第１入力端子または第２入力端子を電気接続する決定をし、そのうち、第２入力セレクターの第１入力端子が、増幅器ユニットの入力端子として機能し、第２入力セレクターの第２入力端子が、増幅器の出力端子に連結され、第２入力セレクターの出力端子が、増幅器の負入力端子に連結される。
【００１７】
本実施形態中、増幅器ユニットが第１構成にある時、第１入力セレクターの第２入力端子が、第１入力セレクターの出力端子に電気接続され、第２入力セレクターの第２入力端子が、第２入力セレクターの出力端子に電気接続される。増幅器ユニットが第２構成にある時、第１入力セレクターの第１入力端子が、第１入力セレクターの出力端子に電気接続され、第２入力セレクターの第１入力端子が、第２入力セレクターの出力端子に電気接続される。
【００１８】
（作用）
本発明のオフセット消去用増幅器中、パネルディスプレイデバイス中のラッチ信号と極性信号とにより決定された制御信号が、ソースドライバーの各Ｎ個のフレーム（Ｎは整数であり、即ち、1つまたは２つ以上のフレーム）の出力段差動増幅器の正、負入力信号およびフィードバック経路を切り換えることに使用され、それにより、人の視覚の残像効果が加わって、差動増幅器のオフセット電圧を効果的に消去する。更に、本発明のオフセット消去用ドライバー装置中、パネルディスプレイデバイスの制御信号が、従来のスイッチキャパシターおよび解析度カウンターに置き換えることに使用され、このようにして、スイッチキャパシターにより占有される領域が極端に大きく、製造コストが対応して上昇する問題を解決する；また、本発明のドライバー装置は、もはや解析度データを追加入力する必要がないので、多様なディスプレイに適している。
【００１９】
本発明の上記およびその他の目的、特徴および長所を分かりやすくするため、図面を伴う好適な実施形態が、以下に詳細に記載される。
【発明の効果】
【００２０】
本発明において提供されるオフセット消去用増幅器が、ドライバー装置に適用される時、それは、本発明の精神に基づいて以下の長所を有する。
【００２１】
１．従来のスイッチキャパシターが置き換えられ、スイッチキャパシターがチップ上で極端に大きな領域を占有する問題が解決され、それにより製造コストを減少させる。
【００２２】
２．従来の解析度カウンターが置き換えられ、解析度データが追加入力されることを必要とせず、多様なディスプレイに応用できるので、比較的実用的である。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明の好適な実施形態にかかるオフセット消去用ドライバー装置のブロック図である。図１において、オフセット消去用ドライバー装置１００が、パネルディスプレイデバイスのディスプレイパネル１０９を駆動することに適するものである。オフセット消去用ドライバー装置１００が、オフセット消去するためにソースドライビング回路１１０を利用し、ディスプレイパネル１０９上に表示されるカラーオフセットを有するディスプレイイメージを消去するものであり、そのうち、ソースドライビング回路１１０が、ソースドライブユニット１０１と増幅器装置１０３とを含むものである。ソースドライブユニット１０１が、パネルディスプレイデバイス中のラッチ信号ＬＳのタイミングに基づいて、受信した画素データＤＡＴＡをラッチおよび変換し、第１画素信号ＦＰを出力するとともに、パネルディスプレイデバイス中の極性信号ＲＥＶに基づいて、ソースドライブユニット１０１により出力される第１画素信号ＦＰの極性を決定する（determine）。増幅器装置１０３が、ソースドライブユニット１０１およびディスプレイパネル１０９間に連結されて（coupled）、ソースドライブユニット１０１により出力される第１画素信号ＦＰを受信ならびにバッファーリング（buffering）するとともに、第２画素信号ＳＰをディスプレイパネル１０９へ出力する。
【００２４】
本実施形態中、増幅器装置１０３が、オフセット消去ユニット１０５と増幅器ユニット１０７とを含むものである。オフセット消去ユニット１０５が、パネルディスプレイデバイス中のラッチ信号ＬＳと極性信号ＲＥＶとに基づいて、出力制御信号ＳＷＰのタイミングおよび状態を決定する。増幅器ユニット１０７が、ソースドライブユニット１０１とディスプレイパネルとの間に連結され、ソースドライブユニット１０１により出力される第１画素信号ＦＰをバッファーリングするとともに、ディスプレイパネルに第２画素信号ＳＰを出力し、オフセット消去ユニット１０５により出力される制御信号ＳＷＰに基づいて、増幅器ユニット１０７の内部が第１構成または第２構成にあるかを決定する。第１構成および第２構成は、どちらも負のフィードバックシステムである。増幅器ユニットが、第１構成にある時、第１構成オフセットを有する；第２構成にある時、第２構成オフセットを有する；第１および第２構成オフセットが、反対の極性であり、例えば、第１構成オフセットが、正のオフセットであり、第２構成オフセットが、負のオフセットである。
【００２５】
本実施形態中、オフセット消去ユニット１０５が、点反転（dot inversion）の表示技術中の１線／行反転（1 Line/Row inversion）および２線／行反転（2 Line/Row inversion）に対する極性順序を決定することに使用されるものであるが、本発明は、これに限定するものではない。しかしながら、留意すべき点は、全ての表示技術中、点反転の表示技術が、フリッカーノイズ（flicker noise）を回避する最適な効果を達成することである。
【００２６】
図２は、この実施形態にかかるオフセット消去ユニット１０５のブロック図である。図２において、オフセット消去ユニット１０５が、型（type）決定ユニット１０５ａと、スイッチ１０５ｂと、第１決定ユニット１０５ｃと、第２決定ユニット１０５ｄと、制御信号発生ユニット１０５ｅとを含むものである。型決定ユニット１０５ａが、パネルディスプレイデバイス中のラッチ信号ＬＳと極性信号ＲＥＶとに基づいて、１フレームをスキャンする期間内に、パネルディスプレイデバイスのドライビングタイプ、例えば、１線／行反転か２線／行反転かを決定して、型信号ＴＳを出力する。本実施形態中、型信号ＴＳの論理状態が論理値１である場合、パネルディスプレイデバイスのドライビング型が、２線／行反転であり、型信号ＴＳの論理状態が論理値０である場合、パネルディスプレイデバイスのドライビング型が、１線／行反転である。
【００２７】
図３は、本実施形態中の型決定ユニット１０５ａのブロック図である。図３において、型決定ユニット１０５ａが、決定ユニット３０１と、型ユニット３０３と、制限カウンター３０５とを含むものである。本実施形態中、パネルディスプレイデバイス中の極性信号ＲＥＶの前の状態と現在の状態とが異なる時、決定ユニット３０１が、論理値０を出力する；そして、パネルディスプレイデバイス中の極性信号ＲＥＶの前の状態と現在の状態とが同一である時、決定ユニット３０１が、論理値１を出力する。型ユニット３０３が、決定ユニット３０１の決定結果をラッチし、スイッチ１０５ｂに型信号ＴＳを出力する。制限カウンター３０５が、決定ユニット３０１が第１フレームをスキャンする期間内にパネルディスプレイデバイスに対するドライビング型を決定するように限定することに使用され、決定を誤ることを回避する。例えば、決定ユニット３０１が、パネルディスプレイデバイス中の極性信号ＲＥＶの前後の論理状態が異なると決定する時、それは、型ユニット３０３を経由して論理状態０を有する型信号ＴＳを出力し、パネルディスプレイデバイスのドライビング型が、１線／行反転であることを示す。決定ユニット３０１が、パネルディスプレイデバイス中の極性信号ＲＥＶの前後の論理状態が同一であると決定する時、それは、型ユニット３０３を経由して論理状態１を有する型信号ＴＳを出力し、パネルディスプレイデバイスのドライビング型が、２線／行反転であることを示す。
【００２８】
図２において、スイッチ１０５ｂが、型決定ユニット１０５ａにより出力される型信号ＴＳに基づいてオフセット消去ユニット１０５の信号処理経路を決定するものである。型決定ユニット１０５ａが、パネルディスプレイデバイスのドライビング型が、１線／行反転であると決定する時、オフセット消去ユニット１０５の信号処理経路、即ち、ラッチ信号ＬＳおよび極性信号ＲＥＶが、直接に第２決定ユニット１０５ｄを通して処理される。型決定ユニット１０５ａが、パネルディスプレイデバイスのドライビング型が、２線／行反転であると決定する時、オフセット消去ユニット１０５が、第１決定ユニット１０５ｃを経由して第１時間でラッチ信号ＬＳおよび極性信号ＲＥＶを処理させ、第２決定ユニット１０５ｄを経由して第２時間で第１決定ユニット１０５ｃの出力およびラッチ信号ＬＳを処理させる。
【００２９】
第１決定ユニット１０５ｃが、ラッチ信号ＬＳおよび極性信号ＲＥＶに基づいて第１フレーム信号ＦＦを出力する。図４は、本実施形態にかかる第１決定ユニットの回路ブロック図である。図４において、第１決定ユニット１０５ｃが、フリップフロップ１０６ａ，１０６ｂ（例えば、ここではＤ型フリップフロップ）と排他的ＮＯＲゲート１０６ｃとを含むものである。フリップフロップ１０６ａの入力端子が、パネルディスプレイデバイス中の極性信号ＲＥＶを受信することに使用され、フリップフロップ１０６ａのトリガー端子が、パネルディスプレイデバイス中のラッチ信号ＬＳを受信することに使用される。フリップフロップ１０６ｂの入力端子が、フリップフロップ１０６ａの出力端子に連結され、フリップフロップ１０６ｂのトリガー端子が、パネルディスプレイデバイス中のラッチ信号ＬＳを受信することに使用される。排他的ＮＯＲゲート１０６ｃの２つの入力端子が、それぞれ第１フリップフロップ１０６ａおよび第２フリップフロップ１０６ｂの出力端子に連結され、排他的ＮＯＲゲート１０６ｃの出力端子が、第１フレーム信号ＦＦを出力する。
【００３０】
本実施形態中、パネルディスプレイデバイス中の極性信号ＲＥＶの前の状態と現在の状態とが異なる場合、第１決定ユニット１０５ｃにより出力される第１フレーム信号ＦＦの論理状態が、論理値０である。パネルディスプレイデバイス中の極性信号ＲＥＶの前の状態と現在の状態とが同一である場合、第１決定ユニット１０５ｃにより出力される第１フレーム信号ＦＦの論理状態が、論理値１である。
【００３１】
図２，３において、決定ユニット３０１により出力される型信号ＴＳの論理状態が１である時、第２決定ユニット１０５ｄが、第１決定ユニット１０５ｃにより出力されるラッチ信号ＬＳと第１フレーム信号ＦＦとに基づいて、第２フレーム信号ＳＦを出力する。第２決定ユニット１０５ｄの回路構造は、第１決定ユニット１０５ｃのそれに類似するものであるので、ここでは改めて説明しない。本実施形態中、第２決定ユニット１０５ｄが、スイッチ１０５ｂを通して第１決定ユニット１０５ｃにより出力される第１フレーム信号ＦＦを受信し、第１決定ユニット１０５ｃにより出力される第１フレーム信号ＦＦの前の状態と現在の状態が異なる時、第２決定ユニット１０５ｃにより出力される第２フレーム信号ＳＦの論理状態が、論理値０である。第１決定ユニット１０５ｃにより出力される第１フレーム信号ＦＦの前の状態と現在の状態が同一である時、第２決定ユニット１０５ｃにより出力される第２フレーム信号ＳＦの論理状態が、論理値１である。
【００３２】
制御信号発生ユニット１０５ｅが、パネルディスプレイデバイス中のラッチ信号ＬＳの論理状態と第２決定ユニット１０５ｄにより出力される第二フレーム信号ＳＦとに基づいて増幅器ユニット１０７に制御信号ＳＷＰを出力する。本実施形態中、制御信号発生ユニット１０５ｅが、カウンターを含んで、第２フレーム信号ＳＦをカウントし、それにより増幅器ユニット１０７に制御信号ＳＷＰを出力するものである。
【００３３】
図１の増幅器ユニット１０７は、多くのチャネルを有し、１つのチャネルの実施方法を例として以下に記載する。当業者であれば、本実施形態の教示の下、他の実施方法を推測しうるものである。図５は、本実施形態にかかる増幅器ユニット１０７の回路図である。図５において、増幅器ユニット１０７は、増幅器１０７ａと、第１入力セレクター１０７ｂと、第２入力セレクター１０７ｃとを含むものである。増幅器１０７ａが、正、負入力端子および出力端子を有し、増幅器１０７ａの出力端子が、増幅器ユニット１０７の出力端子として機能する。第１入力セレクター１０７ｂおよび第２入力セレクター１０７ｃが、それぞれ第１入力端子と、第２入力端子と、制御端子と、出力端子とを有する。第１入力セレクター１０７ｂの第２入力端子および第２入力セレクター１０７ｃの第１入力端子が、増幅器ユニット１０７の入力端子として機能し、ソースドライブユニット１０１により出力される第１画素信号ＦＰを受信する。第１入力セレクター１０７ｂおよび第２入力セレクター１０７ｃの制御端子が、オフセット消去ユニット１０５により出力される制御信号ＳＷＰを受信することに使用される。第１入力セレクター１０７ｂおよび第２入力セレクター１０７ｃの出力端子が、それぞれ入力セレクター１０７ｃの正、負入力端子に連結され、第１入力セレクター１０７ｂの第１入力端子および第２入力セレクター１０７ｃの第２入力端子が、増幅器１０７ａの出力端子に連結される。
【００３４】
オフセット消去ユニット１０５により出力される制御信号ＳＷＰのタイミングおよび状態に基づいて、増幅器ユニット１０７の内部が、第１構成にあるか第２構成にあるかが決定される。第１および第２構成は、いずれも負のフィードバックシステムである。増幅ユニット１０７の内部が第１構成にある時、第１入力セレクター１０７ｂの第２入力端子および第２入力セレクター１０７ｃの第２入力端子が、第１入力セレクター１０７ｂおよび第２入力セレクター１０７ｃの出力端子と電気接続されるとともに、第１構成オフセットを有する単位利得増幅器（unit gain amplifier）を増幅器１０７ａと一緒に形成させる。増幅器ユニット１０７の内部が第２構成にある時、第１入力セレクター１０７ｂの第１入力端子および第２入力セレクター１０７ｃの第１入力端子が、第１入力セレクター１０７ｂおよび第２入力セレクター１０７ｃの出力端子と電気接続されるとともに、第２構成オフセットを有する単位利得増幅器を増幅器１０７ａと一緒に形成させるものであり、そのうち、第１および第２構成オフセットが、反対の極性である。
【００３５】
本実施形態中、オフセット消去ユニット１０５により出力される制御信号ＳＷＰのタイミングおよび状態に基づいて、２つの構成を有する単位利得増幅器（即ち、正、負オフセットを有する単位利得増幅器）が、増幅器ユニット１０７中に形成されるので、各４つのフレーム（Frame）が、オフセットを消去する１つのサイクルとして定義される。更に、本実施形態中、点反転の表示技術の１線／行反転および２線／行反転が利用されるので、上記各４つのフレームにおいて、第１フレームおよび第３フレーム中の極性信号ＲＥＶの順序が同一であり、第２フレームおよび第４フレーム中の極性信号ＲＥＶの順序が同一であることが分かる。本実施形態の増幅器１０７の内部構成に基づいて、増幅器１０７の内部構成が、２つのフレーム毎に制御信号ＳＷＰの状態を変化することを交互に繰り返し、それにより効果的に増幅器装置１０３（図１）のオフセットを消去することが分かる。
【００３６】
しかしながら、本発明は、増幅器ユニット１０７の内部構成に対応して交互するように２つのフレーム毎に制御信号ＳＷＰの状態を変化し、それにより増幅器ユニット１０７のオフセットを消去することに制限するものではない。本発明の精神に基づくと、本発明は、非点反転の表示技術にも応用でき、制御信号ＳＷＰの状態が１つのフレームまたはＮ個のフレーム毎に変化され、増幅器１０７の内部構成を制御し、それにより増幅器ユニット１０７のオフセットを消去する。
【００３７】
留意すべきことは、本実施形態中、増幅器ユニット１０７の内部構成が２つのフレーム毎に交替されるので、制御信号発生ユニット１０５ｅが、第２決定ユニット１０５ｄにより出力された第２フレーム信号ＳＦの周波数を２つに分割しなければならず、そうして初めて制御信号ＳＷＰを出力することが分かることである。また、第２決定ユニット１０５ｄが、第２フレーム信号ＳＦを出力しない場合、制御信号発生ユニット１０５ｅが、型決定ユニット１０５ａの決定結果に基づいて制御信号ＳＷＰを自動的に出力する。
【００３８】
図６は、本発明の他の実施形態にかかるオフセット消去ユニット１０５のブロック図である。図１、図２および図６において、図６のオフセット消去ユニット１０５が、決定ユニット６０１と制御信号発生ユニット１０５ｅとを含むものである。決定ユニット６０１の操作方法が、図２の第１決定ユニット１０５ｃのそれと類似するので、ここに詳細は記載しない。決定ユニット６０１が、パネルディスプレイデバイス中のラッチ信号ＬＳと極性信号ＲＥＶとに基づいてフレーム信号Ｆを出力する。制御信号発生ユニット１０５ｅが、パネルディスプレイデバイス中のラッチ信号ＬＳと決定ユニット６０１により出力されたフレーム信号Ｆとに基づいて、増幅器１０７を制御する制御信号ＳＷＰを出力する。本実施形態中、図６のオフセット消去ユニット１０５が、点反転の表示技術の１線／行反転に応用できるものである。
【００３９】
図７は、本発明の別な実施形態にかかるオフセット消去ユニット１０５のブロック図である。図１、図２および図７において、図７のオフセット消去ユニット１０５が、第１決定ユニット１０５ｃと、第２決定ユニット１０５ｄと、制御信号発生ユニット１０５ｅとを含むものである。上記実施形態の説明に基づいて、第１決定ユニット１０５ｃと、第２決定ユニット１０５ｄと制御信号発生ユニット１０５ｅとの回路構造、連結関係および機能は、ここにこれ以上記載しない。本実施形態中、図７のオフセット消去ユニット１０５が、点反転の表示技術の２線／行反転に応用できるものである。
【００４０】
本発明の他の実施形態において、図２、図６および図７のオフセット消去ユニット１０５が、更にマルチプレクサー（multiplexer）（図示せず）を含むものであり、それが、選択線（select line）ＣＡＮの状態に基づいて、オフセット消去ユニット１０５中の信号（即ち、フレーム信号Ｆ、第１フレーム信号ＦＦまたは第２フレーム信号ＳＦ）あるいは制御信号発生ユニット１０５ｅに送信する外部フレーム信号ＦＲＡＭＥのうち１つを選択することに使用されるものである。制御信号発生ユニット１０５ｅが、マルチプレクサーにより出力される信号に基づいて制御信号ＳＷＰを出力するものである。
【００４１】
上記実施形態に記載されるように、増幅器装置１０３のオフセット消去ユニット１０５が、パネルディスプレイデバイス中のラッチ信号ＬＳと極性信号ＲＥＶとに基づいて制御信号ＳＷＰのタイミングと状態を決定する。図８は、偶数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語（Hardware Description Language＝HDL）ベリログ（verilog）を介してブランキングなしで１線／行反転の表示技術をシミュレーションする信号タイミング図である。図９は、偶数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術をシミュレーションする信号タイミング図である。図２、図８および図９において、図８および図９中の選択線ＣＡＮの論理状態が論理値０であり、制御信号発生ユニット１０５ｅが、オフセット消去ユニット１０５の信号を利用するものとなる。一方で、選択線ＣＡＮの論理状態が論理値１である場合、制御信号発生ユニット１０５ｅが、外部フレーム信号ＦＲＡＭＥを利用する。
【００４２】
図８および図９から分かるように、１線／行反転または２線／行反転の表示技術にかかわらず、制御信号ＳＷＰのタイミングおよび状態が、２つのフレーム毎に変化する。従って、増幅器ユニット１０７の内部構成が、オフセット消去ユニット１０５により出力される制御信号ＳＷＰのタイミングおよび状態に基づい２つのフレーム毎に交互されるものであり（即ち、正、負入力信号および増幅器ユニット１０７のフィードバック経路を切り換える）；更に人の視覚の残像効果が加わって、増幅器装置１０３のオフセット電圧を効果的に消去することができる。
【００４３】
図１０は、奇数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで１線／行反転の表示技術をシミュレーションする信号タイミング図である。
【００４４】
図１１および図１２は、偶数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで１線／行反転の表示技術をシミュレーションする信号タイミング図である。
【００４５】
図１３〜図１５は、偶数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術をシミュレーションする信号タイミング図である。
【００４６】
図１６〜図１９は、奇数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術をシミュレーションする信号タイミング図である。
【００４７】
図２０〜図２５は、偶数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術をシミュレーションする信号タイミング図である。
【００４８】
図２６および図２７は、奇数走査線を有するディスプレイパネルに対して、本実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術をシミュレーションする信号タイミング図である。
【００４９】
上記図１０〜図２７は、奇数走査線を有するディスプレイパネルに対して、本発明の好適な実施形態にかかるハードウェア記述言語ベリログを介し２線／行反転の表示技術をシミュレーションする信号タイミング図である。フレーム毎に奇数あるいは偶数走査線が有る又は各フレーム間にブランキングＢが有るか否かに関わらず、本発明が差動増幅器のオフセット電圧を正確かつ効果的に消去することに使用できることは明らかである。
【００５０】
以上のごとく、この発明を最良の実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【図面の簡単な説明】
【００５１】
【図１】本発明の好適な実施形態にかかるオフセット消去用ドライバー装置のブロック図である。
【図２】本発明の好適な実施形態にかかるオフセット消去ユニットのブロック図である。
【図３】本発明の好適な実施形態にかかる型決定ユニットのブロック図である。
【図４】本発明の好適な実施形態にかかる第１決定ユニットの回路図である。
【図５】本発明の好適な実施形態にかかる増幅器ユニットの回路図である。
【図６】本発明の好適な実施形態にかかるオフセット消去ユニットのブロック図である。
【図７】本発明の好適な実施形態にかかるオフセット消去ユニットのブロック図である。
【図８】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで１線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図９】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１０】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで１線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１１】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで１線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１２】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで１線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１３】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１４】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１５】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１６】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１７】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１８】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図１９】実施形態にかかるハードウェア記述言語ベリログを介してブランキングなしで２線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２０】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２１】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２２】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２３】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２４】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２５】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および偶数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２６】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【図２７】実施形態にかかるハードウェア記述言語ベリログを介してブランキング有りで２線／行反転の表示技術および奇数走査線を有するディスプレイパネルに対してシミュレーションする信号タイミング図である。
【符号の説明】
【００５２】
１００  オフセット消去用ドライバー装置
１０１  ソースドライブユニット
１０３  増幅器装置
１０５  オフセット消去ユニット
１０５ａ  型決定ユニット
１０５ｂ  スイッチ
１０５ｃ  第１決定ユニット
１０５ｄ  第２決定ユニット
１０５ｅ  制御信号発生ユニット
１０６ａ，１０６ｂ  フリップフロップ
１０６ｃ  排他的ＮＯＲゲート
１０７  増幅器ユニット
１０７ａ  増幅器
１０７ｂ  第１入力セレクター
１０７ｃ  第２入力セレクター
１１０  ソースドライビング回路
３０１、６０１  決定ユニット
３０５  制限カウンター
【図１】
2007298935.tif 000003
【図２】
2007298935.tif 000004
【図３】
2007298935.tif 000005
【図４】
2007298935.tif 000006
【図５】
2007298935.tif 000007
【図６】
2007298935.tif 000008
【図７】
2007298935.tif 000009
【図８】
2007298935.tif 000010
【図９】
2007298935.tif 000011
【図１０】
2007298935.tif 000012
【図１１】
2007298935.tif 000013
【図１２】
2007298935.tif 000014
【図１３】
2007298935.tif 000015
【図１４】
2007298935.tif 000016
【図１５】
2007298935.tif 000017
【図１６】
2007298935.tif 000018
【図１７】
2007298935.tif 000019
【図１８】
2007298935.tif 000020
【図１９】
2007298935.tif 000021
【図２０】
2007298935.tif 000022
【図２１】
2007298935.tif 000023
【図２２】
2007298935.tif 000024
【図２３】
2007298935.tif 000025
【図２４】
2007298935.tif 000026
【図２５】
2007298935.tif 000027
【図２６】
2007298935.tif 000028
【図２７】
2007298935.tif 000029
【外国語明細書】
1. TITLE OF THE INVENTION
DRIVER APPARATUS FOR OFFSET CANCEL AND AMPLIFIER APPARATUS
FOR OFFSET CANCEL THEREOF
2. DETAILED DESCRIPTION OF INVENTION
BACKGROUND OF THE INVENTION
Field of Invention
[0001] The present invention relates to a driver apparatus for driving a display panel, and more particularly to an amplifier apparatus for offset cancel and a driver apparatus using the same.
Description of Related Art
[0002] Generally, the output stage of a common source driver is formed by a differential amplifier (i.e., in the unit gain buffer type).  However, it is appreciated by those skilled in the art that, since the input terminals of the differential amplifier are not accurately matched, a physical phenomenon of offset voltage always occurs, thereby further influencing the image quality presented by the display.
[0003] In the conventional art, in order to solve the above problem, a switched capacitor is generally added at the feedback path of the differential amplifier and used to memorize and cancel (in real time) the offset voltage of the differential amplifier.  For example, techniques disclosed in US Patent Publication No. US6784865 and No. US6586990 both relate to adding a switched capacitor to cancel the offset voltage of the differential amplifier.  Alternatively, a resolution counter is utilized to switch the positive, negative input signals and the feedback path of the differential amplifier in time, thereby canceling (in real time) the offset voltage of the differential amplifier.  For example, the technique disclosed in US Patent Publication No. US6731263 utilizes similar method to cancel the offset voltage of the differential amplifier.  
[0004] However, although a preferred effect can be achieved through the technique of adding a switched capacitor at the feedback path of the differential amplifier to cancel the offset voltage, the switched capacitor occupies a large area on the chip; as the size of the display is increasingly large, the cost is correspondingly increased.
[0005] In addition, as for the technique of utilizing the resolution counter to cancel the offset voltage of the differential amplifier, since the resolution counter cannot automatically detect the resolution of the display, the resolution data must be input additionally for the resolution counter to make comparison (it must match the built-in value of the resolution counter), and then, the positive, negative input signals and the feedback path of the differential amplifier are switched, so as to cancel the offset voltage of the differential amplifier.  It should be noted that, if the additionally input resolution data does not match the built-in value of the resolution counter, the resolution counter is relatively impractical.
SUMMARY OF THE INVENTION
[0006] An objective of the present invention is to provide an amplifier apparatus for offset cancel, wherein the positive and negative input signals and a feedback path of the output stage differential amplifier of the source driver are switched every N frames (e.g., 2 frames) according to the control signal in the panel display device; and in addition with the effect of persistence of human vision, thus the offset voltage of the differential amplifier can be canceled.
[0007] Another objective of the present invention is to provide a driver apparatus for offset cancel, which can be utilized in the driver apparatus of the present invention according to the spirit of the above-mentioned amplifier for offset cancel of the present invention, so as to achieve the same advantage as that of the amplifier for offset cancel.
[0008] Based upon the above and other objectives, the present invention provides an amplifier apparatus for offset cancel, which is applicable in a panel display device.  The amplifier apparatus comprises an offset cancellation unit and an amplifier unit.  The offset cancellation unit determines the timing and state of an output control signal according to a latch signal and a polarity signal in the panel display device.  The amplifier unit is coupled to the offset cancellation unit to determine the interior of the amplifier unit to be at a first configuration or a second configuration according to the control signal output by the offset cancellation unit.  Both the first and second configurations are the negative feedback systems.  When the amplifier unit is at the first configuration, it has a first configuration offset; and when the amplifier unit is at the second configuration, it has a second configuration offset.  Wherein, the first and second configuration offsets are opposite in polarity.
[0009] From another aspect, the present invention provides a driver apparatus for offset cancel, which is suitable for driving a display panel of a panel display device.  The driver apparatus comprises a source drive unit and an amplifier apparatus.  The source drive unit is used for latching and converting the received pixel data according to the timing of the latch signal in the panel display device, thereby outputting a first pixel signal and used for determining the polarity of the first pixel signal according to the polarity signal in the panel display device.  The amplifier apparatus is coupled between the source drive unit and the display panel, and is used for receiving and buffering the first pixel signal output by the source drive unit and outputting a second pixel signal to the display panel.  The amplifier apparatus comprises an offset cancellation unit and an amplifier unit.  The offset cancellation unit determines the timing and state of the output control signal according to the latch signal and the polarity signal in the panel display device.  The amplifier unit is coupled between the source drive unit and the display panel, and is used for buffering the first pixel signal output by the source drive unit and outputting the second pixel signal to the display panel.  The amplifier unit determines the interior of the amplifier unit to be at a first configuration or a second configuration according to the control signal output by the offset cancellation unit.  Both the first and second configurations are the negative feedback systems.  When the amplifier unit is at the first configuration, it has a first configuration offset; and when the amplifier unit is at the second configuration, it has a second configuration offset.  Wherein, the first and second configuration offsets are opposite in polarity.  
[0010] According to an embodiment of the present invention, the above offset cancellation unit comprises a determining unit and a control signal generating unit.  The determining unit is used for outputting a frame signal according to the latch signal and the polarity signal in the panel display device.  The control signal generating unit is coupled to the determining unit, and used for generating a control signal to the amplifier unit according to the latch signal in the panel display device and the frame signal output by the determining unit.
[0011] According to an embodiment of the present invention, the determining unit determines the logic state of the output frame signal according to the polarity signal in the panel display device.  If the previous state and the current state of the polarity signal are different, the frame signal output by the determining unit is Logic 0, whereas if the previous state and the current state of the polarity signal are the same, the frame signal output by the determining unit is Logic 1.  
[0012] According to an embodiment of the present invention, the determining unit comprises a first flip-flop, a second flip-flop and an exclusive NOR gate.  An input terminal of the first flip-flop is used for receiving the polarity signal in the panel display device, and a trigger terminal of the first flip-flop is used for receiving the latch signal in the panel display device.  An input terminal of the second flip-flop is coupled to the output terminal of the first flip-flop, and a trigger terminal of the second flip-flop is used for receiving the latch signal in the panel display device.  A first input terminal of the exclusive NOR gate is coupled to the output terminal of the first flip-flop, a second input terminal of the exclusive NOR gate is coupled to the output terminal of the second flip-flop, and an output terminal of the exclusive NOR gate outputs the frame signal.
[0013] In this embodiment, the control signal generating unit comprises a counter for counting the frame signal output by the determining unit, and thereby outputting the control signal to the amplifier unit.  
[0014] In another embodiment of the present invention, the offset cancellation unit comprises a first determining unit, a second determining unit and a control signal generating unit.  The first determining unit is used to output a first frame signal according to the latch signal and the polarity signal in the panel display device.  The second determining unit is coupled to the first determining unit, and used for outputting a second frame signal according to the latch signal in the panel display device and the first frame signal output by the first determining unit.  The control signal generating unit is coupled to the second determining unit, and used for generating a control signal to the amplifier unit according to the latch signal in the panel display device and the second frame signal output by the second determining unit.
[0015] In another embodiment of the present invention, the offset cancellation unit comprises a type determining unit, a switch, a first determining unit, a second determining unit and a control signal generating unit.  The type determining unit is used for determining the driving type for the panel display device according to the latch signal and the polarity signal in the panel display device, and outputting a type signal.  A control terminal of the switch is used for receiving the type signal output by the type determining unit, and a first input terminal of the switch is used for receiving the polarity signal in the panel display device, wherein the switch determines to electrically connect the first input terminal or the second input terminal of the switch to the output terminal of the switch according to the type signal output by the type determining unit.  The first determining unit is coupled to the switch, and used for outputting a first frame signal to the second input terminal of the switch according to the latch signal and the polarity signal in the panel display device.  The second determining unit is coupled to the switch, and used for outputting a second frame signal according to the latch signal in the panel display device and the output signal of the switch.  The control signal generating unit is coupled to the second determining unit, and used for outputting a control signal to the amplifier unit according to the latch signal in the panel display device and the second frame signal output by the second determining unit.
[0016] In another embodiment of the present invention, the above amplifier unit comprises an amplifier, a first input selector and a second input selector.  The amplifier has a positive input terminal, a negative input terminal and an output terminal, wherein the output terminal of the amplifier functions as an output terminal of the amplifier unit.  A control terminal of the first input selector determines to electrically connect a first input terminal or a second input terminal of the first input selector to an output terminal of the first input selector according to the control signal output by the offset cancellation unit, wherein the first input terminal of the first input selector is coupled to the output terminal of the amplifier, the second input terminal of the first input selector functions as an input terminal of the amplifier unit, and the output terminal of the first input selector is coupled to the positive input terminal of the amplifier.  A control terminal of the second input selector determines to electrically connect a first input terminal or a second input terminal of the second input selector to an output terminal of the second input selector according to the control signal outputted by the offset cancellation unit, wherein the first input terminal of the second input selector functions as an input terminal of the amplifier unit, the second input terminal of the second input selector is coupled to the output terminal of the amplifier, and the output terminal of the second input selector is coupled to the negative input terminal of the amplifier.
[0017] In this embodiment, when the amplifier unit is at the first configuration, the second input terminal of the first input selector is electrically connected to the output terminal of the first input selector, and the second input terminal of the second input selector is electrically connected to the output terminal of the second input selector.  When the amplifier unit is at the second configuration, the first input terminal of the first input selector is electrically connected to the output terminal of the first input selector, and the first input terminal of the second input selector is electrically connected to the output terminal of the second input selector.
[0018] In the amplifier for offset cancel in the present invention, the control signal determined by the latch signal and the polarity signal in the panel display device is employed to switch the positive and negative input signals and a feedback path of the output stage differential amplifier of the source driver every N frames (N is a positive integer, that is, one or more frames), thereby canceling the offset voltage of the differential amplifier efficiently in addition with the effect of persistence of human vision.  Moreover, in the driver apparatus for offset cancel of the present invention, the control signal in the panel display device is used for replacing the conventional switched capacitor and the resolution counter, thus solving the problems that the area occupied by the switched capacitor is excessively large and the manufacturing cost is correspondingly increased; furthermore, the driver apparatus in the present invention no longer requires inputting additional resolution data.  Therefore, it is applicable in various displays.
[0019] In order to make the aforementioned and other objects, features and advantages of the present invention comprehensible, preferred embodiments accompanied with figures are described in detail below.  
[0020] It is to be understood that both the foregoing general description and the following detailed description are exemplary, and are intended to provide further explanation of the invention as claimed.
DESCRIPTION OF EMBODIMENTS
[0021] Fig. 1 is a block diagram of a driver apparatus for offset cancel according to a preferred embodiment of the present invention.  Referring to Fig. 1, a driver apparatus for offset cancel 100 is suitable for driving a display panel 109 of a panel display device.  The driver apparatus for offset cancel 100 utilizes a source driving circuit 110 for offset cancel, so as to cancel the display image with color offsets displayed on the display panel 109, wherein the source driving circuit 110 includes a source drive unit 101 and an amplifier apparatus 103.  The source drive unit 101 latches and converts a received pixel data DATA according to the timing of a latch signal LS in the panel display device, outputs a first pixel signal FP, and determines the polarity of the first pixel signal FP output by the source drive unit 101 according to a polarity signal REV in the panel display device.  The amplifier apparatus 103 is coupled between the source drive unit 101 and the display panel 109 for receiving and buffering the first pixel signal FP output by the source drive unit 101, and outputting a second pixel signal SP to the display panel.  
[0022] In this embodiment, the amplifier apparatus 103 includes an offset cancellation unit 105 and an amplifier unit 107.  The offset cancellation unit 105 determines the timing and state of an output control signal SWP according to the latch signal LS and the polarity signal REV in the panel display device.  The amplifier unit 107 is coupled between the source drive unit 101 and the display panel for buffering the first pixel signal FP output by the source drive unit 101, outputting the second pixel signal SP to the display panel, and for determining the interior of the amplifier unit 107 to be at a first configuration or a second configuration according to the control signal SWP output by the offset cancellation unit 105.  Both the first and second configurations are the negative feedback systems.  When the amplifier unit is at the first configuration, it has a first configuration offset; when at the second configuration, it has a second configuration offset; and the first and second configuration offsets are opposite in polarity, for example, the first configuration offset is a positive offset, and the second configuration offset is a negative offset.  
[0023] In this embodiment, the offset cancellation unit 105 may be used for determining the polarity sequence directed to 1 Line/Row inversion and 2 Line/Row inversion in the displaying technique of dot inversion, but the present invention is not limited to this.  However, it should be noted that, in all the displaying techniques, the displaying technique of dot inversion achieves the most preferred effect in avoiding flicker noise.  
[0024] Fig. 2 is a block diagram of the offset cancellation unit 105 according to this embodiment.  Referring to Fig. 2, the offset cancellation unit 105 includes a type determining unit 105a, a switch 105b, a first determining unit 105c, a second determining unit 105d and a control signal generating unit 105e.  The type determining unit 105a determines a driving type of the panel display device, e.g., a 1 Line/Row inversion or 2 Line/Row inversion, within a time period for scanning one frame according to the latch signal LS and the polarity signal REV in the panel display device, and then outputs a type signal TS.  In this embodiment, if the logic state of the type signal TS is Logic 1, the driving type of the panel display device is the 2 Line/Row inversion; and if the logic state of the type signal TS is Logic 0, the driving type of the panel display device is the 1 Line/Row inversion.
[0025] Fig. 3 is a block diagram of the type determining unit 105a in this embodiment.  Referring to Fig. 3, the type determining unit 105a includes a determining unit 301, a type unit 303 and a limited counter 305.  In this embodiment, when the previous state and the current state of the polarity signal REV in the panel display device are different, the determining unit 301 outputs Logic 0; and when the previous state and the current state of the polarity signal REV are the same, the determining unit 301 outputs Logic 1.  The type unit 303 latches the determination results of the determining unit 301, and outputs the type signal TS to the switch 105b.  The limited counter 305 is used to restrict that the determining unit 301 must determine the driving type for the panel display device within the time period for scanning the first frame, so as to avoid mistakes in determination.  For example, when the determining unit 301 determines that the former and later logic states of the polarity signal REV in the panel display device are different, it outputs a type signal TS with the logic state of 0 via the type unit 303, which indicates that the driving type of the panel display device is the 1 Line/Row inversion.  When the determining unit 301 determines that the former and later logic states of the polarity signal in the panel display device are the same, it outputs a type signal TS with the logic state of 1 via the type unit 303, which indicates that the driving type of the panel display device is the 2 Line/Row inversion.
[0026] Referring to Fig. 2, the switch 105b determines the signal processing path of the offset cancellation unit 105 according to the type signal TS output by the type determining unit 105a.  When the type determining unit 105a determines that the driving type of the panel display device is the 1 Line/Row inversion, the signal processing path of the offset cancellation unit 105, i.e., the latch signal LS and the polarity signal REV, is directly processed via the second determining unit 105d.  When the type determining unit 105a determines that the driving type of the panel display device is the 2 Line/Row inversion, the offset cancellation unit 105 makes the latch signal LS and the polarity signal REV be processed for a first time via the first determining unit 105c, and makes the output of the first determining unit 105c and the latch signal LS be processed for a second time via the second determining unit 105d.
[0027] The first determining unit 105c outputs a first frame signal FF according to the latch signal LS and the polarity signal REV.  Fig. 4 is a circuit diagram of the first determining unit 105c according to this embodiment.  Referring to Fig. 4, the first determining unit 105c includes flip-flops 106a and 106b (e.g., D-type flip-flop herein) and an exclusive NOR gate 106c.  An input terminal of the flip-flop 106a is used to receive the polarity signal REV in the panel display device, and a trigger terminal of the flip-flop 106a is used to receive the latch signal LS in the panel display device.  An input terminal of the flip-flop 106b is coupled to an output terminal of the flip-flop 106a, and a trigger terminal of the flip-flop 106b is used to receive the latch signal LS in the panel display device.  Two input terminals of the exclusive NOR gate 106c are respectively coupled to output terminals of the first flip-flop 106a and the second flip-flop 106b, and an output terminal of the exclusive NOR gate 106c outputs the first frame signal FF.  
[0028] In this embodiment, if the previous state and the current state of the polarity signal REV in the panel display device are different, the logic state of the first frame signal FF output by the first determining unit 105c is Logic 0.  If the previous state and the current state of the polarity signal REV in the panel display device are the same, the logic state of the first frame signal FF output by the first determining unit 105c is Logic 1.
[0029] Referring to Fig. 2, when the logic state of the type signal TS output by the determining unit 301 is 1, the second determining unit 105d outputs the second frame signal SF according to logic states of the latch signal LS and the first frame signal FF output by the first determining unit 105c.  The circuit structure of the second determining unit 105d may be similar to that of the first determining unit 105c, which of the details will not be described herein any more.  In this embodiment, if the second determining unit 105d receives the first frame signal FF output by the first determining unit 105c via the switch 105b, when the previous state and the current state of the first frame signal FF output by the first determining unit 105c are different, the logic state of the second frame signal SF output by the second determining unit 105c is Logic 0.  When the previous state and the current state of the first frame signal FF output by the first determining unit 105c are the same, the logic state of the second frame signal SF output by the second determining unit 105c is Logic 1.
[0030] The control signal generating unit 105e outputs the control signal SWP to the amplifier unit 107 according to the logic states of the latch signal LS in the panel display device and the second frame signal SF output by the second determining unit 105d.  In this embodiment, the control signal generating unit 105e includes a counter for counting the second frame signal SF and thereby outputting the control signal SWP to the amplifier unit 107.
[0031] The amplifier unit 107 in Fig. 1 has many channels, and the implementation method of one of the channels is described below as an example.  Those skilled in the art may deduce the other implementation methods under the teaching of this embodiment.  Fig. 5 is a circuit diagram of the amplifier unit 107 according to this embodiment.  Referring to Fig. 5, the amplifier unit 107 includes an amplifier 107a, a first input selector 107b and a second input selector 107c.  The amplifier 107a has positive, negative input terminals and an output terminal, and the output terminal of the amplifier 107a functions as an output terminal of the amplifier unit 107.  The first input selector 107b and the second input selector 107c respectively has a first input terminal, a second input terminal, a control terminal and an output terminal.  The second input terminal of the first input selector 107b and the first input terminal of the second input selector 107c function as the input terminals of the amplifier unit 107 for receiving the first pixel signal FP output by the source drive unit 101.  The control terminals of the first input selector 107b and the second input selector 107c are used to receive the control signal SWP output by the offset cancellation unit 105.  The output terminals of the first input selector 107b and the second input selector 107c are respectively coupled to the positive, negative input terminals of the amplifier 107a, and the first input terminal of the first input selector 107b and the second input terminal of the second input selector 107c are coupled to the output terminal of the amplifier 107a.
[0032] According to the timing and state of the control signal SWP output by the offset cancellation unit 105, the interior of the amplifier unit 107 is determined to be at a first configuration or a second configuration.  Both the first and second configurations are the negative feedback systems.  When the interior of the amplifier unit 107 is at the first configuration, the second input terminal of the first input selector 107b and the second input terminal of the second input selector 107c are electrically connected to the output terminals of the first input selector 107b and the second input selector 107c, and form a unit gain amplifier having a first configuration offset together with the amplifier 107a.  When the interior of the amplifier unit 107 is at the second configuration, the first input terminal of the first input selector 107b and the first input terminal of the second input selector 107c are electrically connected to the output terminals of the first input selector 107b and the second input selector 107c, and form a unit gain amplifier having a second configuration offset together with the amplifier 107a, wherein the first and second configuration offsets are opposite in polarity.
[0033] In this embodiment, according to the timing and state of the control signal SWP output by the offset cancellation unit 105, a unit gain amplifier with two configurations (i.e., unit gain amplifier having positive, negative offsets) is formed in the amplifier unit 107, thus each of four frames is defined as a cycle for canceling offsets.  In addition, in this embodiment, since the 1 Line/Row inversion and the 2 Line/Row inversion of the displaying technique of dot inversion are utilized, it is known that in the above-mentioned each of four frames, the sequence of the polarity signal REV in the first and third frames are the same, and the sequence of the polarity signal REV in the second and fourth frames are the same.  According to the internal configuration of the amplifier 107 in this embodiment, it is known that, the internal configuration of the amplifier unit 107 may be alternated by changing the state of the control signal SWP every 2 frames, thereby effectively canceling the offsets of the amplifier apparatus 103.  
[0034] However, the present invention is not limited to changing the state of the control signal SWP every 2 frames to correspondingly alternate the internal configuration of the amplifier unit 107 and thereby canceling the offsets of the amplifier unit 107.  According to the spirits of the present invention, the present invention is also applicable in the displaying technique of non-dot inversion, such that the state of the control signal SWP is changed every 1 frame or N frames, so as to control the internal configuration of the amplifier 107, and thereby also canceling the offsets of the amplifier unit 107.
[0035] It should be noted that, in this embodiment, since the internal configuration of the amplifier unit 107 is alternated every 2 frames, it is known that the control signal generating unit 105e must make the frequency of the second frame signal SF output by the second determining unit 105d be divided by 2, and thereby outputting the control signal SWP accordingly.  In addition, if the second determining unit 105d does not output the second frame signal SF, the control signal unit 105e automatically outputs the control signal SWP according to the determination results of the type determining unit 105a.
[0036] Fig. 6 is a block diagram of an offset cancellation unit 105 according to another embodiment of the present invention.  Referring to Fig. 1, Fig. 2 and Fig. 6, the offset cancellation unit 105 in Fig. 6 includes a determining unit 601 and a control signal generating unit 105e.  The operating method of the determining unit 601 is similar to that of the first determining unit 105c in Fig. 2, thus the details will not be described herein.  The determining unit 601 outputs a frame signal F according to the latch signal LS and the polarity signal REV in the panel display device.  The control signal generating unit 105e outputs the control signal SWP for controlling the amplifier unit 107 according to the latch signal LS in the panel display device and the frame signal F output by the determining unit 601.  In this embodiment, the offset cancellation unit 105 in Fig. 6 is applicable in the 1 Line/Row inversion of the displaying technique of dot inversion.
[0037] Fig. 7 is a block diagram of an offset cancellation unit 105 according to another embodiment of the present invention.  Referring to Fig. 1, Fig. 2 and Fig. 7 together, the offset cancellation unit 105 in Fig. 7 includes a first determining unit 105c, a second determining unit 105d and a control signal generating unit 105e.  According to the description of the above embodiment, circuit structures, coupling relationships and functions of the first determining unit 105c, the second determining unit 105d and the control signal generating unit 105e will not be described herein any more.  In this embodiment, the offset cancellation unit 105 in Fig. 7 is applicable in the 2 Line/Row inversion in the displaying technique of dot inversion.
[0038] In another embodiment of the present invention, the offset cancellation unit 105 in Fig. 2, Fig. 6 and Fig. 7 may further include a multiplexer (not shown) that is used for selecting one of a signal in the offset cancellation unit 105 (i.e., a frame signal F, a first frame signal FF, or a second frame signal SF) or an external frame signal FRAME to send to the control signal generating unit 105e according to the state of a select line CAN.  The control signal generating unit 105e outputs the control signal SWP according to the signal output by the multiplexer.
[0039] As described in the above embodiment, the offset cancellation unit 105 of the amplifier apparatus 103 determines the timing and state of the control signal SWP according to the latch signal LS and the polarity signal REV in the panel display device.  Fig. 8 is a signal timing diagram of stimulating the displaying technique of 1 Line/Row inversion without blanking through a hardware description language (HDL) verilog according to this embodiment and directed to a display panel with even-numbered scan lines.  Fig. 9 is a signal timing diagram of stimulating the displaying technique of 2 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with even-numbered scan lines.  Referring to Fig. 2, Fig. 8 and Fig. 9 together, the logic state of the select line CAN in Fig. 8 and Fig. 9 is Logic 0, such that the control signal generating unit 105e utilizes the signal in the offset cancellation unit 105.  Otherwise, if the logic state of the select line CAN is Logic 1, the control signal generating unit 105e utilizes the external frame signal FRAME.
[0040] As know from Fig. 8 and Fig. 9, no matter in the displaying technique of 1 Line/Row inversion or 2 Line/Row inversion, the timing and state of the control signal SWP are changed every 2 frames.  Therefore, the internal configuration of the amplifier unit 107 is alternated every 2 frames (i.e., switching positive and negative input signals and a feedback path of the amplifier 107) according to the timing and state of the control signal SWP output by the offset cancellation unit 105; in addition with the effect of persistence of human vision, the offsets of the amplifier apparatus 103 can be effectively cancelled.
[0041] Fig. 10 is a signal timing diagram of stimulating the displaying technique of 1 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with odd-numbered scan lines.  
[0042] Fig. 11 and Fig. 12 are signal timing diagrams of stimulating the displaying technique of 1 Line/Row inversion with blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with even-numbered scan lines.
[0043] Figs. 13-15 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with even-numbered scan lines.
[0044] Figs. 16-19 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with odd-numbered scan lines.
[0045] Figs. 20-25 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion with blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with even-numbered scan lines.
[0046] Fig. 26 and Fig. 27 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion with blanking through the hardware description language (HDL) verilog according to this embodiment and directed to a display panel with odd-numbered scan lines.  
[0047] The above Figs. 10-27 are signal timing diagrams of stimulating the displaying technique of single and 2 Line/Row inversion through the hardware description language (HDL) verilog according to a preferred embodiment of the present invention.  Regardless whether there are odd numbered or even numbered scan lines in each frame or there is a blanking B between each frame, it is evident that the present invention can be used to cancel the offset voltage of the differential amplifier correctly and effectively.
[0048] In summary, when the amplifier for offset cancel provided in the present invention is applied to the driver apparatus, it has the following advantages according to the spirits of the present invention.
[0049] 1.  The conventional switched capacitor is replaced, such that the problem that the switched capacitor occupies an excessively large area on the chip is solved and thereby reducing the manufacturing cost.
[0050] 2.  The conventional resolution counter is replaced, and no resolution data is required to be input additionally, thus it is applicable in various displays, and is relatively practical.
[0051] It will be apparent to those skilled in the art that various modifications and variations can be made to the structure of the present invention without departing from the scope or spirit of the invention.   In view of the foregoing, it is intended that the present invention cover modifications and variations of this invention provided they fall in the scope of the following claims and their equivalents.
BRIEF DESCRIPTION OF DRAWINGS
[0052] The accompanying drawings are included to provide a further understanding of the invention, and are incorporated in and constitute a part of this specification.   The drawings illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.
[0053] Fig. 1 is a block diagram of a driver apparatus for offset cancel according to a preferred embodiment of the present invention.
[0054] Fig. 2 is a block diagram of an offset cancellation unit according to an embodiment of the present invention.
[0055] Fig. 3 is a block diagram of a type determining unit according to an embodiment of the present invention.  
[0056] Fig. 4 is a circuit diagram of a first determining unit according to an embodiment of the present invention.
[0057] Fig. 5 is a circuit diagram of an amplifier unit according to an embodiment of the present invention.  
[0058] Fig. 6 is a block diagram of an offset cancellation unit according to an embodiment of the present invention.
[0059] Fig. 7 is a block diagram of an offset cancellation unit according to an embodiment of the present invention.
[0060] Fig. 8 is a signal timing diagram of stimulating the displaying technique of 1 Line/Row inversion without blanking through a hardware description language (HDL) verilog according to an embodiment and directed to a display panel with even-numbered scan lines.
[0061] Fig. 9 is a signal timing diagram of stimulating the displaying technique of 2 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to an embodiment and directed to a display panel with even-numbered scan lines.
[0062] Fig. 10 is a signal timing diagram of stimulating the displaying technique of 1 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to an embodiment and directed to a display panel with odd-numbered scan lines.
[0063] Fig. 11 and Fig. 12 are signal timing diagrams of stimulating the displaying technique of 1 Line/Row inversion with blanking through the hardware description language (HDL) verilog according to an embodiment and directed to a display panel with even-numbered scan lines.
[0064] Figs. 13-15 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to an embodiment and directed to a display panel with even-numbered scan lines.
[0065] Figs. 16-19 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion without blanking through the hardware description language (HDL) verilog according to an embodiment and directed to a display panel with odd-numbered scan lines.
[0066]  Figs. 20-25 are signal timing diagrams of stimulating the displaying technique of 2 Line/Row inversion with blanking through the hardware description language (HDL) verilog according to an embodiment and directed to a display panel with even-numbered scan lines.
[0067] Fig. 26 and Fig. 27 are signal timing diagrams of stimulating the displaying tech
Claims
1.  An amplifier apparatus for offset cancel, applicable in a panel display device, comprising:
an offset cancellation unit, for outputting a control signal and determining the timing and state of the control signal according to a latch signal and a polarity signal in the panel display device; and
an amplifier unit, coupled to the offset cancellation unit and used for determining the interior of the amplifier unit to be one of a first configuration and a second configuration according to the control signal, both the first and second configurations are the negative feedback systems, wherein when the amplifier unit is at the first configuration, the amplifier unit has a first configuration offset, when the amplifier unit is at the second configuration, the amplifier unit has a second configuration offset, and the first and second configuration offsets are opposite in polarity.
2.  The amplifier apparatus for offset cancel as claimed in claim 1, wherein the offset cancellation unit comprises:
a determining unit, for outputting a frame signal according to the latch signal and the polarity signal in the panel display device; and
a control signal generating unit, coupled to the determining unit and used for outputting the control signal to the amplifier unit according to the latch signal in the panel display device and the frame signal .
3.  The amplifier apparatus for offset cancel as claimed in claim 2, wherein when the previous state and the current state of the polarity signal are different, the frame signal output by the determining unit is Logic 0; when the previous state and the current state of the polarity signal are the same, the frame signal output by the determining unit is Logic 1.
4.  The amplifier apparatus for offset cancel as claimed in claim 2, wherein the determining unit comprises:
a first flip-flop, having an input terminal receiving the polarity signal, and a trigger terminal receiving the latch signal; 
a second flip-flop, having an input terminal coupled to an output terminal of the first flip-flop, and a trigger terminal receiving the latch signal; and
an exclusive NOR gate, having a first input terminal coupled to the output terminal of the first flip-flop, a second input terminal coupled to an output terminal of the second flip-flop, and an output terminal outputting the frame signal.
5.  The amplifier apparatus for offset cancel as claimed in claim 2, wherein the control signal generating unit comprises a counter used for counting the frame signal and thereby outputting the control signal to the amplifier unit.
6.  The amplifier apparatus for offset cancel as claimed in claim 1, wherein the offset cancellation unit comprises:
a first determining unit, for outputting a first frame signal according to the latch signal and the polarity signal in the panel display device;
a second determining unit, coupled to the first determining unit and used for outputting a second frame signal according to the latch signal in the panel display device and the first frame signal output by the first determining unit; and
a control signal generating unit, coupled to the second determining unit and used for outputting the control signal to the amplifier unit according to the latch signal in the panel display device and the second frame signal.
7.  The amplifier apparatus for offset cancel as claimed in claim 1, wherein the offset cancellation unit comprises:
a type determining unit, for determining a driving type of the panel display device according to the latch signal and the polarity signal to output a type signal; 
a switch, having a control terminal coupled to an output of the type determining unit, a first input terminal receiving the polarity signal, wherein the switch determines to electrically connect one of the first input terminal and the second input terminal of the switch to an output terminal thereof according to the type signal;
a first determining unit, coupled to the switch and used for outputting the first frame signal to the second input terminal of the switch according to the latch signal and the polarity signal in the panel display device;
a second determining unit, coupled to the switch and used for outputting the  second frame signal according to the latch signal in the panel display device and the output of the switch; and
a control signal generating unit, coupled to the second determining unit and used for outputting the control signal to the amplifier unit according to the latch signal in the panel display device and the second frame signal.
8.  The amplifier apparatus for offset cancel as claimed in claim 1, wherein the amplifier unit comprises:
an amplifier, comprising a positive input terminal, a negative input terminal and an output terminal, wherein the output terminal of the amplifier functions as an output terminal of the amplifier unit;
a first input selector, for determining to electrically connect one of a first input terminal and a second input terminal of the first input selector to an output terminal thereof according to a signal at a control terminal thereof, wherein the control terminal of the first input selector receives the control signal, the first input terminal of the first input selector is coupled to the output terminal of the amplifier, the second input terminal of the first input selector functions as an input terminal of the amplifier unit, and the output terminal of the first input selector is coupled to the positive input terminal of the amplifier; and
a second input selector, for determining to electrically connect one of a first input terminal and a second input terminal of the second input selector to an output terminal thereof according to a signal at a control terminal thereof, wherein the control terminal of the second input selector receives the control signal, the first input terminal of the second input selector functions as an input terminal of the amplifier unit, the second input terminal of the second input selector is coupled to the output terminal of the amplifier, and the output terminal of the second input selector is coupled to the negative input terminal of the amplifier.
9.  The amplifier apparatus for offset cancel as claimed in claim 8, wherein when the amplifier unit is at the first configuration, the first input selector electrically connects the second input terminal thereof to the output terminal thereof, and the second input selector electrically connects the second input terminal thereof to the output terminal thereof; when the amplifier unit is at the second configuration, the first input selector electrically connects the first input terminal thereof to the output terminal thereof, and the second input selector electrically connects the first input terminal thereof to the output terminal thereof.
10.  The amplifier apparatus for offset cancel as claimed in claim 8, wherein the amplifier is a unit gain amplifier.  
11.  A driver apparatus for offset cancel, used for driving a display panel of a panel display device, the driver apparatus comprising:
a source drive unit, for latching and converting a pixel data according to a timing of a latch signal, outputting a first pixel signal and further determining the polarity of the first pixel signal according to a polarity signal; and
an amplifier apparatus, coupled between the source drive unit and the display panel, and used for receiving and buffering the first pixel signal, so as to output a second pixel signal to the display panel, wherein the amplifier apparatus comprises:
an offset cancellation unit, for outputting a control signal and determining the timing and state of the control signal according to the latch signal and the polarity signal in the panel display device; and
an amplifier unit, coupled between the source drive unit and the display panel and coupled to the offset cancellation unit, and used for buffering the first pixel signal and outputting the second pixel signal to the display panel, wherein the amplifier unit determines the interior of the amplifier unit to be one of a first configuration and a second configuration according to the control signal, both the first and second configurations are the negative feedback systems; when the amplifier unit is at the first configuration, the amplifier unit has a first configuration offset; when the amplifier unit is at the second configuration, the amplifier unit has a second configuration offset; and the first and second configuration offsets are opposite in polarity.  
12.  The driver apparatus for offset cancel as claimed in claim 11, wherein the offset cancellation unit comprises:
a determining unit, for outputting a frame signal according to the latch signal and the polarity signal in the panel display device; and
a control signal generating unit, coupled to the determining unit and used for outputting the control signal to the amplifier unit according to the latch signal in the panel display device and the frame signal.  
13.  The driver apparatus for offset cancel as claimed in claim 12, wherein when the previous state and the current state of the polarity signal are different, the frame signal output by the determining unit is Logic 0; when the previous state and the current state of the polarity signal are the same, the frame signal output by the determining unit is Logic 1.
14.  The driver apparatus for offset cancel as claimed in claim 12, wherein the determining unit comprises:
a first flip-flop, having an input terminal receiving the polarity signal, and a trigger terminal receiving the latch signal; 
a second flip-flop, having an input terminal coupled to an output terminal of the first flip-flop, and a trigger terminal receiving the latch signal; and
an exclusive NOR gate, having a first input terminal coupled to the output terminal of the first flip-flop, a second input terminal coupled to an output terminal of the second flip-flop, and an output terminal outputting the frame signal. 
15.  The driver apparatus for offset cancel as claimed in claim 12, wherein the control signal generating unit comprises a counter used for counting the frame signal and thereby outputting the control signal to the amplifier unit.  
16.  The driver apparatus for offset cancel as claimed in claim 11, wherein the offset cancellation unit comprises:
a first determining unit, for outputting a first frame signal according to the latch signal and the polarity signal in the panel display device;
a second determining unit, coupled to the first determining unit and used for outputting a second frame signal according to the latch signal in the panel display device and the first frame signal output by the first determining unit; and
a control signal generating unit, coupled to the second determining unit and used for outputting the control signal to the amplifier unit according to the latch signal in the panel display device and the second frame signal.
17.  The driver apparatus for offset cancel as claimed in claim 11, wherein the offset cancellation unit comprises:
a type determining unit, for determining a driving type of the panel display device according to the latch signal and the polarity signal, so as to output a type signal; 
a switch, having a control terminal coupled to an output of the type determining unit, and a first input terminal receiving the polarity signal, wherein the switch determines to electrically connect one of a first input terminal and a second input terminal of the switch to an output terminal thereof according to the type signal;
a first determining unit, coupled to the switch and used for outputting a first frame signal to the second input terminal of the switch according to the latch signal and the polarity signal in the panel display device;
a second determining unit, coupled to the switch and used for outputting a second frame signal according to the latch signal in the panel display device and the output of the switch; and
a control signal generating unit, coupled to the second determining unit and used for outputting the control signal to the amplifier unit according to the latch signal in the panel display device and the second frame signal.
18.  The driver apparatus for offset cancel as claimed in claim 11, wherein the amplifier unit comprises:
an amplifier, comprising a positive input terminal, a negative input terminal and an output terminal, wherein the output terminal of the amplifier functions as an output terminal of the amplifier unit;
a first input selector, for determining to electrically connect one of a first input terminal and a second input terminal of the first input selector to an output terminal thereof according to a signal at a control terminal thereof, wherein the control terminal of the first input selector receives the control signal, the first input terminal of the first input selector is coupled to the output terminal of the amplifier, the second input terminal of the first input selector functions as an input terminal of the amplifier unit, and the output terminal of the first input selector is coupled to the positive input terminal of the amplifier; and
a second input selector, for determining to electrically connect one of a first input terminal and a second input terminal of the second input selector to an output terminal thereof according to a signal at a control terminal thereof, wherein the control terminal of the second input selector receives the control signal, the first input terminal of the second input selector functions as an input terminal of the amplifier unit, the second input terminal of the second input selector is coupled to the output terminal of the amplifier, and the output terminal of the second input selector is coupled to the negative input terminal of the amplifier.
19.  The driver apparatus for offset cancel as claimed in claim 18, wherein when the amplifier unit is at the first configuration, the first input selector electrically connects the second input terminal thereof to the output terminal thereof, and the second input selector electrically connects the second input terminal thereof to the output terminal thereof; when the amplifier unit is at the second configuration, the first input selector electrically connects the first input terminal thereof to the output terminal thereof, and the second input selector electrically connects the first input terminal thereof to the output terminal thereof.
20.  The driver apparatus for offset cancel as claimed in claim 18, wherein the amplifier is a unit gain amplifier.
１．Abstract
A driver apparatus for offset cancel and an amplifier apparatus for offset cancel thereof are provided.  The amplifier apparatus for offset cancel includes an offset cancellation unit and an amplifier unit.  The offset cancellation unit determines the timing and state of an output control signal according to a latch signal and a polarity signal in a panel display device.  The amplifier unit is coupled to the offset cancellation unit, so as to switch an input terminal signal and a feedback path of the amplifier unit according to the control signal output by the offset cancellation unit, thereby canceling the offsets of the amplifier apparatus.
２．Representative Drawing
Fig.1
【図１】
2007298935.tif 000030
【図２】
2007298935.tif 000031
【図３】
2007298935.tif 000032
【図４】
2007298935.tif 000033
【図５】
2007298935.tif 000034
【図６】
2007298935.tif 000035
【図７】
2007298935.tif 000036
【図８】
2007298935.tif 000037
【図９】
2007298935.tif 000038
【図１０】
2007298935.tif 000039
【図１１】
2007298935.tif 000040
【図１２】
2007298935.tif 000041
【図１３】
2007298935.tif 000042
【図１４】
2007298935.tif 000043
【図１５】
2007298935.tif 000044
【図１６】
2007298935.tif 000045
【図１７】
2007298935.tif 000046
【図１８】
2007298935.tif 000047
【図１９】
2007298935.tif 000048
【図２０】
2007298935.tif 000049
【図２１】
2007298935.tif 000050
【図２２】
2007298935.tif 000051
【図２３】
2007298935.tif 000052
【図２４】
2007298935.tif 000053
【図２５】
2007298935.tif 000054
【図２６】
2007298935.tif 000055
【図２７】
2007298935.tif 000056