(57)【要約】  【課題】不要電磁波の輻射特性劣化や外来ノイズ対策の未実施を防止し、また故意にシールドケースが外されて被シールド対象電子回路の中身の解析や改造を不要に受けるのを回避する。  【解決手段】動作電圧供給用の電源８をスイッチング素子９を介して被シールド対象電子回路２の電源端子に接続するとともにシールドケース半田付け用のパターンランド７を分割し、一分割パターンランド７ａはアースＧに接続し、他分割パターンランド７ｂはスイッチング素子９の制御電極９ａに接続し、各分割パターンランド７ａ，７ｂ間にシールドケース６の開口部が半田付け接合されて他分割パターンランド７ｂに生じるアース電位を、スイッチング素子９におけるオン動作用の制御電位としてその制御電極９ａに設定した。【選択図】図１
2007180071.tif 000002
【特許請求の範囲】
【請求項１】
被シールド対象電子回路を構成する電子部品が実装されたプリント基板に、前記電子部品を囲むようにパターンランドが形成され、該パターンランドに開口部が半田付け接合されて前記電子部品を覆うように装着されるシールドケースの装着認識により前記被シールド対象電子回路を制御する回路制御装置であって、
動作電圧供給用の電源をスイッチング素子を介して前記被シールド対象電子回路の電源端子に接続するとともに前記パターンランドを分割し、一分割パターンランドはアースに接続し、他分割パターンランドは前記スイッチング素子の制御電極に接続し、各分割パターンランド間に前記シールドケースの開口部が半田付け接合されて前記他分割パターンランドに生じるアース電位を、前記スイッチング素子におけるオン動作用の制御電位として前記制御電極に設定することを特徴とするシールドケース装着認識による回路制御装置。
【請求項２】
被シールド対象電子回路を構成する電子部品が実装されたプリント基板に、前記電子部品を囲むようにパターンランドが形成され、該パターンランドに開口部が半田付け接合されて前記電子部品を覆うように装着されるシールドケースの装着認識により前記被シールド対象電子回路を制御する回路制御装置であって、
前記パターンランドを分割し、一分割パターンランドはアースに接続するとともに、他分割パターンランドの電位を、各分割パターンランド間に開口部が半田付け接合されて前記シールドケースが装着されているときは前記アースの電位であるＬレベルに保持し、前記シールドケースが外されたときはＨレベルに設定する電位設定手段と、前記他分割パターンランドの電位を監視し、該他分割パターンランドの電位が前記Ｈレベルであることを検出したとき、該Ｈレベルの信号により前記被シールド対象電子回路を動作停止状態にするとともに前記シールドケースが外されたことを示す情報を記憶し、該情報を基に前記動作停止状態に引き続いて前記被シールド対象電子回路を動作不能に設定する記憶機能を備えた制御手段とを有することを特徴とするシールドケース装着認識による回路制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シールドケース装着認識による回路制御装置に関するものであり、特に、不要電磁波の輻射特性劣化や外来ノイズ対策の未実施を防止し、また被シールド対象電子回路の中身の解析等を不要に受けるのを回避することが可能なシールドケース装着認識による回路制御装置に関するものである。
【背景技術】
【０００２】
従来の被シールド対象電子回路のシールド構造として、例えば図３に示すようなものがある。プリント基板１上に、高周波回路等の被シールド対象電子回路２を構成する複数の電子部品３ａ〜３ｄが実装され、該複数の電子部品３ａ〜３ｄを囲むようにシールドケース半田付け用のパターンランド４がプリント形成されている。該パターンランド４は、方形枠状で、その対向した各長辺のほぼ中央部に位置決め孔４ａ，４ａが穿設されている。該パターンランド４は、アースＧに接続されている。パターンランド４の枠外には、シールド不要の他の電子部品５ａ，５ｂが適宜に実装されている。
【０００３】
前記方形枠状のパターンランド４に対応した方形で箱形のシールドケース６が設けられている。該シールドケース６は、その下部に設けられた挿入用突起６ａが前記位置決め孔４ａに挿入されるとともに開口部が前記パターンランド４に半田付け接合されて、前記複数の電子部品３ａ〜３ｄを覆うように装着されている。該シールドケース６により、前記被シールド対象電子回路２に対する外来ノイズの防止対策とともに該被シールド対象電子回路２から外部への不要電磁波の輻射防止対策が施されている。
【０００４】
また、シールドケース装着認識による回路制御装置に関連する従来技術として、例えば次のような電磁波シールド構造が知られている。この従来技術は、被シールド対象電子部品が実装されたプリント基板と、該プリント基板上に設けられ、前記被シールド対象電子部品を覆うシールドケースと、該シールドケースを保持する収納ケースとが備えられている。前記被シールド対象電子部品は、外部からの電磁波照射の影響を受けて誤動作し易い微小電流の電子部品としての例えばマイクロコンピュータ等のＩＣや、また、外部への電磁波放射の大きい電子部品としての例えば発振子等である。前記プリント基板上のプリント配線は、その一部が接地用パターン配線として形成されている。該接地用パターン配線の部分には、端子部挿入用の孔が穿設され、該端子部挿入用の孔の周りに接地用ランドが形成されている。プリント配線には、複数の前記被シールド対象電子部品が電気的に接続されている。前記シールドケースは概略長方形に形成され、その対向した長辺側の下端に端子部が突出形成されている。端子部は、端子本体の先端側に狭幅の挿入部が形成されている。
【０００５】
そして、シールドケースを収納ケースに予め取り付け固定し、該収納ケースにプリント基板を収納することにより、シールドケースにおける前記挿入部がプリント基板側の端子部挿入用の孔に挿入され、半田付けされることで、シールドケースは、接地用ランドを介して接地されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−１５６５９０号公報（第２〜４頁、図１、図２）。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３に示した従来技術においては、高周波回路等の被シールド対象電子回路が、プリント基板上に実装された複数の電子部品により、シールドケースの装着の有無に関係なく動作するように構成されている。このため、シールドケースが非装着の状態で被シールド対
象電子回路を動作させていると、該被シールド対象電子回路が外来ノイズの影響を受けたり、外部に不要電磁波を輻射するおそれがある。さらには、第三者により故意にシールドケースが外されて被シールド対象電子回路の中身の解析や改造を不要に受けるおそれがある。
【０００７】
また、特許文献１に記載の従来技術においては、外部からの電磁波照射の影響を受けて誤動作し易く、外部に対しては電磁波放射の大きい被シールド対象電子部品がプリント基板上に実装され、この被シールド対象電子部品を覆うようにシールドケースが装着されている。この従来技術においても、前記図３に示した従来技術と同様に、被シールド対象電子部品は、シールドケースの装着の有無に関係なく動作する。このため、前記図３に示した従来技術と同様の問題がある。
【０００８】
そこで、不要電磁波の輻射特性劣化や外来ノイズ対策の未実施を防止し、また故意にシールドケースが外されて被シールド対象電子回路の中身の解析や改造を不要に受けるのを回避するために解決すべき技術的課題が生じてくるのであり、本発明はこの課題を解決することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上記目的を達成するために提案されたものであり、請求項１記載の発明は、被シールド対象電子回路を構成する電子部品が実装されたプリント基板に、前記電子部品を囲むようにパターンランドが形成され、該パターンランドに開口部が半田付け接合されて前記電子部品を覆うように装着されるシールドケースの装着認識により前記被シールド対象電子回路を制御する回路制御装置であって、動作電圧供給用の電源をスイッチング素子を介して前記被シールド対象電子回路の電源端子に接続するとともに前記パターンランドを分割し、一分割パターンランドはアースに接続し、他分割パターンランドは前記スイッチング素子の制御電極に接続し、各分割パターンランド間に前記シールドケースの開口部が半田付け接合されて前記他分割パターンランドに生じるアース電位を、前記スイッチング素子におけるオン動作用の制御電位として前記制御電極に設定するシールドケース装着認識による回路制御装置を提供する。
【００１０】
この構成によれば、シールドケースの開口部が各分割パターンランド間に半田付け接合されて、該シールドケースが被シールド対象電子回路を構成する電子部品を覆うように装着されないと、スイッチング素子の制御電極にオン動作用のアース電位が設定されない。このため、シールドケースの非装着時には、被シールド対象電子回路に対し動作用の電源電圧がオフ状態に設定されて、該被シールド対象電子回路は動作不能となる。
【００１１】
請求項２記載の発明は、被シールド対象電子回路を構成する電子部品が実装されたプリント基板に、前記電子部品を囲むようにパターンランドが形成され、該パターンランドに開口部が半田付け接合されて前記電子部品を覆うように装着されるシールドケースの装着認識により前記被シールド対象電子回路を制御する回路制御装置であって、前記パターンランドを分割し、一分割パターンランドはアースに接続するとともに、他分割パターンランドの電位を、各分割パターンランド間に開口部が半田付け接合されて前記シールドケースが装着されているときは前記アースの電位であるＬレベルに保持し、前記シールドケースが外されたときはＨレベルに設定する電位設定手段と、前記他分割パターンランドの電位を監視し、該他分割パターンランドの電位が前記Ｈレベルであることを検出したとき、該Ｈレベルの信号により前記被シールド対象電子回路を動作停止状態にするとともに前記シールドケースが外されたことを示す情報を記憶し、該情報を基に前記動作停止状態に引き続いて前記被シールド対象電子回路を動作不能に設定する記憶機能を備えた制御手段とを有するシールドケース装着認識による回路制御装置を提供する。
【００１２】
この構成によれば、被シールド対象電子回路を構成する電子部品を覆うように装着されていたシールドケースが外されたとき、他分割パターンランドの電位がＨレベルとなる。このＨレベル信号が記憶機能を備えた制御手段で検出されて前記被シールド対象電子回路が動作停止状態にされるとともにシールドケースが外されたことを示す情報が記憶される。そして、該情報を基に前記動作停止状態に引き続いて前記被シールド対象電子回路が動作不能に設定される。
【発明の効果】
【００１３】
請求項１記載の発明は、動作電圧供給用の電源をスイッチング素子を介して被シールド対象電子回路の電源端子に接続するとともにパターンランドを分割し、一分割パターンランドはアースに接続し、他分割パターンランドは前記スイッチング素子の制御電極に接続し、各分割パターンランド間にシールドケースの開口部が半田付け接合されて前記他分割パターンランドに生じるアース電位を、前記スイッチング素子におけるオン動作用の制御電位として前記制御電極に設定したので、シールドケースの非装着時に、前記被シールド対象電子回路が動作不能となることで、不要電磁波の輻射特性劣化や外来ノイズ対策の未実施を防止することができるという利点がある。
【００１４】
請求項２記載の発明は、パターンランドを分割し、一分割パターンランドはアースに接続するとともに、他分割パターンランドの電位を、各分割パターンランド間に開口部が半田付け接合されてシールドケースが装着されているときは前記アースの電位であるＬレベルに保持し、前記シールドケースが外されたときはＨレベルに設定する電位設定手段と、前記他分割パターンランドの電位を監視し、該他分割パターンランドの電位が前記Ｈレベルであることを検出したとき、該Ｈレベルの信号により被シールド対象電子回路を動作停止状態にするとともに前記シールドケースが外されたことを示す情報を記憶し、該情報を基に前記動作停止状態に引き続いて前記被シールド対象電子回路を動作不能に設定する記憶機能を備えた制御手段とを具備させたので、前記被シールド対象電子回路を構成する電子部品を覆うように装着されていたシールドケースが外されたとき、それ以後、前記被シールド対象電子回路は動作不能に設定されることで、故意にシールドケースが外されて前記被シールド対象電子回路の中身の解析や改造を不要に受けるのを回避することができるという利点がある。
【発明を実施するための最良の形態】
【００１５】
不要電磁波の輻射特性劣化や外来ノイズ対策の未実施を防止し、また故意にシールドケースが外されて被シールド対象電子回路の中身の解析や改造を不要に受けるのを回避するという目的を、高周波回路等の被シールド対象電子回路を構成する電子部品が実装されたプリント基板に、前記電子部品を囲むようにパターンランドが形成され、該パターンランドに開口部が半田付け接合されて前記電子部品を覆うように装着されるシールドケースの装着認識により前記被シールド対象電子回路を制御する回路制御装置であって、動作電圧供給用の電源をスイッチングトランジスタを介して前記被シールド対象電子回路の電源端子に接続するとともに前記パターンランドを分割し、一分割パターンランドはアースに接続し、他分割パターンランドはベース抵抗を介して前記スイッチングトランジスタのベース電極に接続し、各分割パターンランド間に前記シールドケースの開口部が半田付け接合されて前記他分割パターンランドに生じるアース電位を、前記スイッチングトランジスタにおけるオン動作用の制御電位として前記ベース電極に設定することにより実現した。
【実施例１】
【００１６】
以下、本発明の実施例１を図面に従って詳述する。図１の（ａ）は分解斜視図、（ｂ）は分割パターンランド部分を平面で示す回路図である。なお、図１及び後述の実施例２を示す図２において前記図３における構成要素と同一ないし均等のものは、前記と同一符号を以って示し、重複した説明を省略する。
【００１７】
まず、図１の（ａ）、（ｂ）を用いて、本実施例に係るシールドケース装着認識による回路制御装置の構成を説明する。本実施例では、パターンランド７が、一分割パターンランド７ａと他分割パターンランド７ｂとに分割されている。パターンランド７における長辺側のほぼ中央部に位置決め孔７ｃ，７ｃが穿設されている。また、被シールド対象電子回路２への動作電圧供給用の電源８が、スイッチング素子としてのｐｎｐ型のスイッチングトランジスタ９を介して当該被シールド対象電子回路２の電源端子に接続されている。
【００１８】
前記一分割パターンランド７ａはアースＧに接続され、他分割パターンランド７ｂはベース抵抗Ｒ1を介して前記スイッチングトランジスタ９における制御電極としてのベース電極９ａに接続されている。
【００１９】
そして、各分割パターンランド７ａ，７ｂ間にシールドケース６の開口部が半田付け接合されて前記他分割パターンランド７ｂに現れるアース電位が、前記スイッチングトランジスタ９におけるオン動作用の制御電位として前記ベース電極９ａに設定されている。
【００２０】
次に、上述のように構成されたシールドケース装着認識による回路制御装置の作用を説明する。シールドケース６の開口部が各分割パターンランド７ａ，７ｂ間に半田付け接合されて、該シールドケース６が正常に装着されていると、スイッチングトランジスタ９のベース電極９ａにアース電位が設定される。
【００２１】
該設定により、該スイッチングトランジスタ９はオン動作可能となり、電源８からの電圧が被シールド対象電子回路２の電源端子に通じて該被シールド対象電子回路２が高周波回路等として動作する。
【００２２】
そして、この動作中において、被シールド対象電子回路２に対する外来ノイズの影響が防止されるとともに該被シールド対象電子回路２から外部への不要電磁波の輻射が抑えられる。
【００２３】
これに対し、シールドケース６が装着されないと、他分割パターンランド７ｂにはアース電位が生じない。したがって、スイッチングトランジスタ９のベース電極９ａにはオン動作用のアース電位が設定されない。このため、シールドケース６の非装着時には、被シールド対象電子回路２に対し電源８からの動作用電圧がオフ状態となって、該被シールド対象電子回路２は動作不能となる。
【００２４】
上述したように、本実施例に係るシールドケース装着認識による回路制御装置においては、シールドケース６の非装着時に、被シールド対象電子回路２が動作不能となることで、不要電磁波の輻射特性劣化や外来ノイズ対策の未実施を防止することができる。
【００２５】
シールドケース６が装着されないと、被シールド対象電子回路２が動作しないことから、メーカー等からのシールドケース６の非装着状態での出荷を防止することができる。
【実施例２】
【００２６】
本発明の実施例２を、図２を用いて説明する。図２は分割パターンランド部分を平面で示すブロック回路図である。まず、本実施例の構成を説明する。一分割パターンランド７ａはアースＧに接続されており、各分割パターンランド７ａ，７ｂ間にシールドケースの開口部が半田付け接合されているとき、他分割パターンランド７ｂにはアース電位が生じる。この部分の構成は、前記実施例１の場合と同様である。
【００２７】
本実施例は、この構成に加えて、他分割パターンランド７ｂに対し、次のような構成の
電位設定手段１０と記憶機能を備えた制御手段１１とが接続されている。即ち、電位設定手段１０は、＋Ｖｃｃ電圧源１２が抵抗Ｒ2を介して前記他分割パターンランド７ｂに接続された構成からなり、該他分割パターンランド７ｂの電位を、シールドケースが装着されているときは前記アースの電位であるＬレベルに保持し、前記シールドケースが外されたときは＋Ｖｃｃ電位からなるＨレベルに設定する機能を持っている。
【００２８】
また、制御手段１１は、電気的手法で消去、書込みが可能なメモリであるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）１３を備えるとともにＰＩＯ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｉｎｐｕｔ−Ｏｕｔｐｕｔ  ｃｈｉｐ；プログラマブル入出力チップ）が搭載されたマイコン１４からなり、前記他分割パターンランド７ｂの電位を前記ＰＩＯにより常時監視している。そして、該他分割パターンランド７ｂの電位が、前記電位設定手段１０で設定されたＨレベルであることを検出したとき、該Ｈレベルの信号により前記被シールド対象電子回路２を動作停止状態にするとともに前記シールドケースが外されたことを示す情報をＥＥＰＲＯＭ１３に記憶し、該情報を基に前記動作停止状態に引き続いて前記被シールド対象電子回路２を動作不能に設定する機能を持っている。
【００２９】
制御手段１１による前記被シールド対象電子回路２を動作不能に設定する手法としては、前記シールドケースが外されたことを示す情報を基に、前記実施例１の場合と同様に、前記被シールド対象電子回路２に対し、動作用電圧をオフ状態に設定する等の処置をとる。
【００３０】
次に、本実施例の作用を説明する。被シールド対象電子回路２を覆うように装着されていたシールドケースが外されたとき、電位設定手段１０により他分割パターンランド７ｂの電位がＨレベルとなる。このＨレベル信号が前記ＰＩＯを介してマイコン１４に取り込まれる。そして、被シールド対象電子回路２に対し動作用電圧のオフ制御等が行われて、該被シールド対象電子回路２が動作停止状態にされる。
【００３１】
また、この制御動作とともにシールドケースが外されたことを示す情報がＥＥＰＲＯＭ１３に記憶される。そして、マイコン１４により記憶された情報を基に前記動作停止状態に引き続いて前記被シールド対象電子回路２が動作不能に設定される。
【００３２】
上述したように、本実施例においては、シールドケースが外されたとき、被シールド対象電子回路２が動作停止状態とされ、その後も引き続いて動作不能に設定されることで、故意にシールドケースが外されて前記被シールド対象電子回路２の中身の解析や改造を不要に受けるのを回避することができる。
【００３３】
なお、本発明は、本発明の精神を逸脱しない限り種々の改変をなすことができ、そして、本発明が該改変されたものにも及ぶことは当然である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例１に係るシールドケース装着認識による回路制御装置を示す図で、（ａ）は分解斜視図、（ｂ）は分割パターンランド部分を平面で示す回路図。
【図２】本発明の実施例２に係るシールドケース装着認識による回路制御装置を示し、分割パターンランド部分を平面で示すブロック回路図。
【図３】従来の被シールド対象電子回路のシールド構造を示す分解斜視図。
【符号の説明】
【００３５】
１          プリント基板
２          被シールド対象電子回路
３ａ〜３ｄ  電子部品
６          シールドケース
７          パターンランド
７ａ        一分割パターンランド
７ｂ        他分割パターンランド
８          電源
９          スイッチングトランジスタ（スイッチング素子）
９ａ        ベース電極（制御電極）
１０          電位設定手段
１１          制御手段
１３          ＥＥＰＲＯＭ
１４          マイコン
【図１】
2007180071.tif 000003
【図２】
2007180071.tif 000004
【図３】
2007180071.tif 000005