(57)【要約】【課題】ウェハ内に形成されたチップパターンの検査を正確かつ容易に行うことができる半導体装置の検査方法を得る。【解決手段】ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、この検査結果が所定の範囲内にある場合に、チップパターンのパッドにプローブを当てて検査を行うステップとを有し、コンタクトチェックパターンとして、寸法がチップパターンと同じで、外観がチップパターンと異なり、チップパターンのパッドと同じパターンのパッドを有するものを用いる。【選択図】図１
2007129108.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、
この検査結果が所定の範囲内にある場合に、前記チップパターンのパッドに前記プローブを当てて検査を行うステップとを有し、
前記コンタクトチェックパターンとして、寸法が前記チップパターンと同じで、外観が前記チップパターンと異なり、前記チップパターンのパッドと同じパターンのパッドを有するものを用いることを特徴とする半導体装置の検査方法。
【請求項２】
ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、
ウェハアライメントを実施した後にウェハ外周部に形成されたチップパターンのパッドに前記プローブをコンタクトさせ、コンタクト不良があった場合はウェハアライメントをやり直し、コンタクト不良が無かった場合は前記複数のチップパターンのパッドに前記プローブを当てて高周波検査を行うことを特徴とする半導体装置の検査方法。
【請求項３】
ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、
前記ウェハ上における前記複数のチップパターンの位置を示すマップファイルをロードするステップと、
前記ウェハの温度に応じて前記マップファイルを補正するステップと、
補正後の前記マップファイルに基づいて、前記複数のチップパターンのパッドに前記プローブを当てて高周波検査を行うステップとを有することを特徴とする半導体装置の検査方法。
【請求項４】
被測定デバイスに所定のＲＦ入力電力を印加するステップと、
前記所定のＲＦ入力電力の印加を一旦止めて、複数のＲＦ入力電力を前記被測定デバイスに印加してそれぞれＲＦ出力電力をモニタするステップとを有することを特徴とする半導体装置の検査方法。
【請求項５】
一定の規格値ＸｄＢを有する増幅器のＮｄＢ利得圧縮点出力（Ｎ＝１，２，３・・・）を検査する方法であって、
線形領域での入出力測定から線形利得ＬｄＢを導出し、Ｘ−（Ｌ−Ｎ）ｄＢの入力電力を入力し、その出力電力がＸｄＢより大きければ合格と判定することを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法に関するものである。
【背景技術】
【０００２】
高周波帯、特に３ＧＨｚ以上のマイクロ波領域で動作する超高周波帯ＩＣや、更に周波数の高いミリ波領域（３０〜３００ＧＨｚ）用ＭＭＩＣ（Monolithic Microwave IC）について、高周波特性の全数検査が行われる。その際、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査が行われる（例えば、特許文献１参照）。
【０００３】
図１５は、ウェハ内に形成されたチップパターンの従来のレイアウトを示す平面図である。図示のように、ウェハ内に同一のチップパターン１が規則正しくレイアウトされている。このチップパターン１内には、トランジスタ素子２、ＤＣバイアス印加パッド３、ＲＦ入力パッド４、ＲＦ出力パッド５、オンウェハＲＦ検査用接地パッド（入力側）６ａ、オンウェハＲＦ検査用接地パッド（出力側）６ｂ、接地電位供給用のバイアホール７が形成されている。
【０００４】
図１６は、図１５に示すレイアウトの全数検査を開始する状態を示す平面図である。Ｇ−Ｓ−Ｇ型の先端部を有する高周波帯プローブヘッド８とＤＣバイアス印加のためのＤＣプローブカード９をチップパターン１のパッドに当てて直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行い、ウェハステージを一定のピッチで前後左右に移動させることにより、ウェハ内全領域のチップパターン１の検査を行う。
【０００５】
図１７は、従来の高周波特性全数検査方法における検査ポジションの移動状況を示す平面図であり、図１８は、従来のウェハ内全数検査方法を示すフローチャートである。
【０００６】
従来のウェハ内全数検査方法では、まず、ウェハ１３のＸ−Ｙ座標角と検査装置のＸ−Ｙ座標角を一致させるウェハアライメントを行う（ステップＳ１０１）。次に、検査開始アドレス（イニシャルポジション）にあるチップパターン１のパッドへプローブをコンタクトさせる（ステップＳ１０２）。
【０００７】
次に、次の測定アドレスのチップパターン１へプローブを移動させる（ステップＳ１０３）。この際、Ｘ座標に往復させ、Ｙ座標には一方向へ移動させるようにプローブを移動させる。そして、そのチップパターン１について直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行う（ステップＳ１０４）。
【０００８】
次に、マップ上の最終アドレスでない場合はステップＳ１０３に戻り、最終アドレスの場合は検査を終了する（ステップＳ１０５）。
【０００９】
図１９は、従来の温度別高周波特性全数検査方法における検査ポジションの移動状況を示す平面図であり、図２０は、従来の温度別高周波特性全数検査方法を示すフローチャートである。
【００１０】
ウェハ上における複数のチップパターンの位置を示すマップファイルに基づいて、複数のチップパターンのパッドにプローブをコンタクトさせて検査が行われる。しかし、ウェハ１３のサイズは環境温度に応じて僅かに伸び縮みするため、同一のマップファイルでは温度が変わると移動先ポジションに誤差が生じ、コンタクト不良が発生する。そこで、従来の温度別高周波特性全数検査方法では、まず、温度別に寸法を僅かに変えたマップファイルを用意し、温度ごとにそれをロードする（ステップＳ１２１）。
【００１１】
次に、ウェハステージの温度を設定する（ステップＳ１２２）。そして、ウェハ１３上の所定のチップパターン１についてコンタクトチェックを行う（ステップＳ１２３）。
【００１２】
次に、全てのチップパターン１について直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行う（ステップＳ１２４）。
【００１３】
次に、全温度で測定を完了していない場合はステップＳ１２１に戻り、全温度で測定を完了した場合は検査を終了する（ステップＳ１２５）。
【００１４】
図２１は、従来のＲＦ通電検査系を示す模式図である。高周波信号源１８が、ドライバ増幅器１９、可変減衰器２０及びアイソレータ２１を介して、被測定デバイス２２の入力側に接続されている。また、ＤＣ電源２４が接続されている。そして、被測定デバイス２２の出力側には、アイソレータ２１を介してパワーメータ２３が接続されている。
【００１５】
図２２は、特定のインターバルでＲＦ出力測定の割り込みをかける従来のＲＦ通電検査方法を示すフローチャートである。この検査方法では、まず、被測定デバイス（ＤＵＴ）２２に、ＤＣ電源２４からＤＣバイアスを印加しつつ、高周波信号源１８で発生させたＲＦ信号を可変減衰器２０でレベル調整して入力する（ステップＳ１４１）。そして、そのままの状態で一定時間放置する（ステップＳ１４２）。
【００１６】
次に、ＤＣ電流、ＲＦ出力電力をパワーメータ２３でモニタし、記録する（ステップＳ１４３）。そして、被測定デバイス２２が故障している場合は検査を終了し、故障していない場合はステップＳ１４５に進む（ステップＳ１４４）。さらに、予定総合時間が経過していない場合はステップＳ１４２に戻り、経過した場合は検査を終了する（ステップＳ１４５）。
【００１７】
図２３は、増幅器の入力電力Ｐｉｎと出力電力Ｐｏｕｔの関係を示す図である。図示のように、増幅器は、入力電力Ｐｉｎを上げても利得が一定な線形領域と、入力電力Ｐｉｎを上げると利得が低下する飽和領域を有している。そして、増幅器の特性を示す指標として、線形領域よりも利得がＮｄＢ（Ｎ＝１，２，３・・・）小さくなった出力電力ＰｏｕｔをＮｄＢ利得圧縮点出力（ＰＮｄＢ）という。
【００１８】
図２４は、従来のＮｄＢ利得圧縮点出力の検査方法を示すフローチャートである。従来の検査方法では、まず、ＲＦ電力をＯＦＦにし（ステップＳ１４１）、ＤＣバイアスを印加する（ステップＳ１４２）。そして、確実に線形領域である入力電力Ｐｉｎ（ＡｄＢ）を入力し、その時の出力電力Ｐｏｕｔ（ＢｄＢ）から、線形利得Ｌ＝（Ｂ−Ａ）ｄＢを決定する（ステップＳ１４３）。
【００１９】
次に、前回よりもＪｄＢだけ大きな入力電力Ｐｉｎを入力し、出力電力Ｐｏｕｔを測定して、電力利得を決定する（ステップＳ１４４）。そして、ＤＵＴが正常動作をしているかを調べる（ステップＳ１４５）。この結果、正常動作をしている場合はステップＳ１４６に進み、正常動作をしていない場合はステップＳ１４９に進む。
【００２０】
次に、電力利得が線形利得に比べて１ｄＢ以上低下しているかを調べる（ステップＳ１４６）。この結果、１ｄＢ以上低下していない場合はステップＳ１４４に戻って入力レベルのステップアップをし、１ｄＢ以上低下している場合は入力電力Ｐｉｎのステップアップを中止してステップＳ１４７に進む。
【００２１】
次に、線形近似又は入力電力Ｐｉｎのステップダウン調整により、１ｄＢ利得圧縮点出力（Ｐ１ｄＢ）を算出する（ステップＳ１４７）。そして、算出した１ｄＢ利得圧縮点出力を規格値と比較することにより、判定を実施する（ステップＳ１４８）。その後、ＲＦ電力をＯＦＦにし、ＤＣバイアスをＯＦＦにして検査を終了する（ステップＳ１４９）。
【００２２】
【特許文献１】特開平２−１０５４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ウェハ内に形成されたチップパターンの全数検査を実施する場合、検査開始時に特定のアドレスのチップパターンを選択してプローブヘッドをコンタクトする必要がある。しかし、従来のようにウェハ内に同一のチップパターンが規則正しくレイアウトされている場合、目的のアドレスとは異なるチップパターンをプローブしてしまう可能性がある。また、目的のアドレスのチップパターンをプローブした場合でも、ウェハの厚さ変動や反りによってコンタクト不良が発生するという問題があった。
【００２４】
また、大口径のウェハでは、ウェハ端にいくほどＸ−Ｙ座標角誤差θが大きくなる。このため、従来のウェハ内全数検査方法では、特定のイニシャルポジション（通常ウェハ中央）でコンタクトに問題がなかったとしても、ウェハ外周部でＣタずれに起因するコンタクト不良が発生する可能性があった。これにより、時間的・ハードウェア的なロスが生じるという問題があった。
【００２５】
また、従来の温度別高周波特性全数検査方法では、測定温度ごとに異なるマップファイルを予め作成しておく必要がある。また、想定外の温度での測定を試みる場合はマップファイルを新たに作成しなければならないという問題があった。
【００２６】
また、従来のＲＦ通電検査方法では、１点のＲＦ入力電力に対する被測定デバイスのＲＦ出力電力しかモニタすることができないため、線形領域と非線形領域等、複数の電力レベル領域での特性変動を捕らえることができないという問題があった。
【００２７】
また、従来の利得圧縮点出力の検査方法では、少なくとも１０点以上の入力電力Ｐｉｎについて測定を実施する必要があり、１個のチップの検査に非常に長い時間（１分以上）を必要とするという問題があった。
【００２８】
本発明は、上述のような課題を解決するためになされたもので、本発明の第１の目的は、ウェハ内に形成されたチップパターンの検査を正確かつ容易に行うことができる半導体装置の検査方法を得ることである。
【００２９】
本発明の第２の目的は、コンタクト不良を防ぐことができる半導体装置の検査方法を得ることである。
【００３０】
本発明の第３の目的は、測定温度ごとにマップファイルを作成する必要がない半導体装置の検査方法を得ることである。
【００３１】
本発明の第４の目的は、複数のＲＦ入力電力に対して被測定デバイスのＲＦ出力電力をモニタすることができる半導体装置の検査方法を得ることである。
【００３２】
本発明の第５の目的は、利得圧縮点出力の検査を短時間で行うことができる半導体装置の検査方法を得ることである。
【課題を解決するための手段】
【００３３】
本願請求項１に係る半導体装置の検査方法は、ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、この検査結果が所定の範囲内にある場合に、チップパターンのパッドにプローブを当てて検査を行うステップとを有し、コンタクトチェックパターンとして、寸法がチップパターンと同じで、外観がチップパターンと異なり、チップパターンのパッドと同じパターンのパッドを有するものを用いる。
【００３４】
本願請求項２に係る半導体装置の検査方法は、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、ウェハアライメントを実施した後にウェハ外周部に形成されたチップパターンのパッドにプローブをコンタクトさせ、コンタクト不良があった場合はウェハアライメントをやり直し、コンタクト不良が無かった場合は複数のチップパターンのパッドにプローブを当てて高周波検査を行う。
【００３５】
本願請求項３に係る半導体装置の検査方法は、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、ウェハ上における複数のチップパターンの位置を示すマップファイルをロードするステップと、ウェハの温度に応じてマップファイルを補正するステップと、補正後のマップファイルに基づいて、複数のチップパターンのパッドにプローブを当てて高周波検査を行うステップとを有する。
【００３６】
本願請求項４に係る半導体装置の検査方法は、被測定デバイスに所定のＲＦ入力電力を印加するステップと、所定のＲＦ入力電力の印加を一旦止めて、複数のＲＦ入力電力を被測定デバイスに印加してそれぞれＲＦ出力電力をモニタするステップとを有する。
【００３７】
本願請求項５に係る半導体装置の検査方法は、一定の規格値ＸｄＢを有する増幅器のＮｄＢ利得圧縮点出力（Ｎ＝１，２，３・・・）を検査する方法であって、線形領域での入出力測定から線形利得ＬｄＢを導出し、Ｘ−（Ｌ−Ｎ）ｄＢの入力電力を入力し、その出力電力がＸｄＢより大きければ合格と判定する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００３８】
本願請求項１に係る発明により、ウェハ内に形成されたチップパターンの検査を正確かつ容易に行うことができる。
【００３９】
本願請求項２に係る発明により、コンタクト不良を防ぐことができる。
【００４０】
本願請求項３に係る発明により、測定温度ごとにマップファイルを作成する必要がない。
【００４１】
本願請求項４に係る発明により、複数のＲＦ入力電力に対して被測定デバイスのＲＦ出力電力をモニタすることができる。
【００４２】
本願請求項５に係る発明により、利得圧縮点出力の検査を短時間で行うことができる。
【発明を実施するための最良の形態】
【００４３】
実施の形態１．
図１は、ウェハ内に形成されたチップパターンの実施の形態１に係るレイアウトを示す平面図である。図示のように、ウェハ内に同一のチップパターン１が規則正しくレイアウトされている。このチップパターン１内には、トランジスタ素子２、ＤＣバイアス印加パッド３、ＲＦ入力パッド４、ＲＦ出力パッド５、オンウェハＲＦ検査用接地パッド（入力側）６ａ、オンウェハＲＦ検査用接地パッド（出力側）６ｂ、接地電位供給用のバイアホール７が形成されている。接地パッド６ａ，６ｂは隣接するバイアホール７を介して裏面の接地導体に接続されている。
【００４４】
また、チップパターンと共に、ウェハ内数箇所にコンタクトチェックパターン１０ａが形成されている。このコンタクトチェックパターン１０ａは、寸法がチップパターン１と同じで、外観がチップパターン１と異なり、チップパターン１のパッドと同じパターンのパッドを有する。また、コンタクトチェックパターン１０ａ内には、入出力パッド間を接続する伝送線路１１が形成されている。
【００４５】
このようなチップレイアウトを用いたウェハ検査方法について、図２に示すフローチャートに従って説明する。まず、チップパターン１の全数検査を行う前に、図３に示すように、コンタクトチェックパターン１０ａのパッドに高周波帯プローブヘッド８とＤＣプローブカード９を当てて、ウェハ内１点又は複数点のコンタクトチェックパターン１０ａについて直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行う（ステップＳ１１）。
【００４６】
そして、この検査結果が所定の範囲内にあるか否かを判断する（ステップＳ１２）。所定の範囲内にない場合はステップＳ１１に戻ってコンタクト調整をやり直す。一方、所定の範囲内にある場合は、高周波帯プローブヘッド８とＤＣプローブカード９をチップパターン１のパッドに当てて直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行い、ウェハステージを一定のピッチで前後左右に移動させることにより、ウェハ内全領域のチップパターン１の検査を行う（ステップＳ１３）。
【００４７】
ここで、コンタクトチェックパターン１０ａの伝送線路１１の電気的特性は比較的高精度にシミュレート可能であり、作成の際の特性ばらつきも小さいため、一定値以上の通過損失が得られた場合はコンタクトに問題が生じていると判断することができる。従って、チップパターンの全数検査に先立ってコンタクトチェックパターンを検査することにより、チップパターンの検査を正確に行うことができる。また、コンタクトチェックパターン１０ａは、外観がチップパターン１と異なるため、チップパターン１と間違うことなく容易にコンタクトチェックパターン１０ａを選択してプローブヘッドをコンタクトすることができる。
【００４８】
図４は、実施の形態１に係る半導体装置の検査方法の他の例を示すフローチャートである。ステップＳ１３までは上記の例と同じである。そして、チップパターンの全数検査を行った後に、ウェハ内１点又は複数点のコンタクトチェックパターン１０ａについて直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行う（ステップＳ１４）。そして、この検査結果が所定の範囲内にあるか否かを判断する（ステップＳ１５）。所定の範囲内にない場合は、全数検査の間に何らかの不具合が発生したとみなして、ステップＳ１１に戻って検査をやり直す。一方、所定の範囲内にある場合は、検査を終了する。
【００４９】
図５は、コンタクトチェックパターンの他の例を示す平面図である。このコンタクトチェックパターン１０ｂは、図１に示したコンタクトチェックパターン１０ａに比べて、ＤＣバイアス印加パッド３と接地電位供給用のバイアホール７を接続する抵抗パターン１２を更に有する。
【００５０】
図６は、図５に示すコンタクトチェックパターンを含むレイアウトの全数検査を開始する状態を示す平面図である。上記の例と同様に高周波帯プローブヘッド８のコンタクト不良を検出することができるが、更にＤＣプローブカード９のコンタクト不良を検出することもできる。即ち、ＤＣパッドの抵抗値が一定値以上と検出されれば、それはＤＣプローブカード９がコンタクト不良にあると判断することができる。
【００５１】
実施の形態２．
図７は、本発明の実施の形態２に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図であり、図８は、本発明の実施の形態２に係る半導体装置の検査方法を示すフローチャートである。
【００５２】
実施の形態２に係る半導体装置の検査方法では、まず、ウェハ１３のＸ−Ｙ座標角と検査装置のＸ−Ｙ座標角を一致させるウェハアライメントを行う（ステップＳ２１）。次に、検査開始アドレス（イニシャルポジション）にあるチップパターン１のパッドへプローブをコンタクトさせる（ステップＳ２２）。
【００５３】
次に、ウェハ外周部に形成されたチップパターンのパッドにプローブをコンタクトさせる（ステップＳ２３）。この際、ウェハ外周部の複数点についてコンタクトを確認するのが好ましい。そして、コンタクト不良があった場合はステップＳ２１に戻ってウェハアライメントをやり直し、コンタクト不良が無かった場合はステップＳ２５に進む（ステップＳ２４）。
【００５４】
次に、次の測定アドレスのチップパターン１へプローブを移動させる（ステップＳ２５）。この際、Ｘ座標に往復させ、Ｙ座標には一方向へ移動させるようにプローブを移動させる。そして、そのチップパターン１について直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行う（ステップＳ２６）。
【００５５】
次に、マップ上の最終アドレスでない場合はステップＳ１０３に戻り、最終アドレスの場合は検査を終了する（ステップＳ２７）。
【００５６】
上記のように、座標角誤差θが最も大きいウェハ外周部においてコンタクトを確認することで、ウェハ内の全てのアドレスでのコンタクトが保証され、コンタクト不良を防ぐことができる。
【００５７】
実施の形態３．
図９は、本発明の実施の形態３に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図であり、図１０は、本発明の実施の形態３に係る半導体装置の検査方法を示すフローチャートである。
【００５８】
実施の形態３に係る半導体装置の検査方法では、まず、全温度に共通のマップファイルを用意し、それをロードする（ステップＳ３１）。
【００５９】
次に、ウェハステージの温度を設定する（ステップＳ３２）。そして、ウェハの温度に応じて、制御系内部で自動的にマップファイルを補正する（ステップＳ３３）。ウェハの温度は使用者がマニュアルで入力しても構わないが、温度計又は温度制御装置から自動的に入力するようにするのが好ましい。さらに、ウェハ１３上の所定のチップパターン１についてコンタクトチェックを行う（ステップＳ３４）。
【００６０】
次に、補正後のマップファイルに基づいて、全てのチップパターン１について直流検査及び高周波検査（ＤＣ／ＲＦ検査）を行う（ステップＳ３５）。そして、全温度で測定を完了していない場合はステップＳ１２１に戻り、全温度で測定を完了した場合は検査を終了する（ステップＳ３６）。
【００６１】
上記のように、ウェハの温度に応じてマップファイルを補正することで、測定温度ごとにマップファイルを作成する必要がない。
【００６２】
実施の形態４．
図１１は、本発明の実施の形態４に係る半導体装置の検査方法を示すフローチャートである。この検査方法では、まず、被測定デバイス（ＤＵＴ）に、ＤＣ電源から所定のＤＣバイアスを印加しつつ、高周波信号源で発生させた所定のＲＦ入力電力を可変減衰器でレベル調整して入力する（ステップＳ５１）。そして、この通電状態で一定時間放置する（ステップＳ５２）。
【００６３】
次に、通電状態の被測定デバイスに対して所定のインターバルで割り込み処理を行う。即ち、まず、ＤＣ入力電圧とＲＦ入力電力の印加を一旦止める（ステップＳ５３）。次に、任意のＤＣ入力電圧を被測定デバイスに印加する（ステップＳ５４）。そして、任意のＲＦ入力電力を被測定デバイスに印加して、ＤＣ電流及びＲＦ出力電力をパワーメータ２３でモニタし、記録する（ステップＳ５５）。また、設定されているＲＦ入力電力が完了した場合はステップＳ５７に進み、完了していない場合はステップＳ５５に戻る（ステップＳ５６）。そして、設定されているＤＣ入力電圧が完了した場合はステップＳ５８に進み、完了していない場合はステップＳ５４に戻る（ステップＳ５７）。こうして、設定されているＤＣ入力電圧及びＲＦ入力電力のパターンの数だけこのループが繰り返される。
【００６４】
なお、割り込み処理の際のＲＦ入力電力の一部が通電状態での値と同一でもよく、また、ＲＦ入力電力の値が単一でもよい。また、ＤＣ入力電圧の一部が通電状態での値と同一でもよく、また、ＤＣ入力電圧の値が単一でもよい。
【００６５】
そして、被測定デバイスが故障している場合は検査を終了し、故障していない場合はステップＳ１４５に進む（ステップＳ５８）。さらに、予定総合時間が経過していない場合はステップＳ１４２に戻り、経過した場合は検査を終了する（ステップＳ５９）。
【００６６】
上記のように、所定のＲＦ入力電力の印加を一旦止めて、複数のＲＦ入力電力を被測定デバイスに印加してそれぞれＲＦ出力電力をモニタすることにより、複数のＲＦ入力電力に対して被測定デバイスのＲＦ出力電力をモニタすることができる。
【００６７】
実施の形態５．
図１２は、増幅器の入力電力Ｐｉｎと出力電力Ｐｏｕｔの関係を示す図である。そして、図１３は、本発明の実施の形態５に係る半導体装置の検査方法を示すフローチャートである。
【００６８】
本実施の形態に係る検査方法では、まず、ＲＦ電力をＯＦＦにし（ステップＳ６１）、ＤＣバイアスを印加する（ステップＳ６２）。そして、確実に線形領域である入力電力Ｐｉｎ（ＡｄＢ）を入力し、その時の出力電力Ｐｏｕｔ（ＢｄＢ）から、線形利得Ｌ＝（Ｂ−Ａ）ｄＢを決定する（ステップＳ６３）。
【００６９】
次に、Ｘ−（Ｌ−Ｎ）ｄＢの入力電力Ｐｉｎを入力し、出力電力Ｐｏｕｔ（Ｘ´ｄＢ）を測定する（ステップＳ６４）。そして、ＤＵＴが正常動作をしているかを調べる（ステップＳ６５）。この結果、正常動作をしている場合はステップＳ６６に進み、正常動作をしていない場合はステップＳ６７に進む。
【００７０】
次に、出力電力Ｐｏｕｔの実測値Ｘ´ｄＢが、規格値ＸｄＢより大きければ合格と判定する（ステップＳ６６）。その後、ＲＦ電力をＯＦＦにし、ＤＣバイアスをＯＦＦにして検査を終了する（ステップＳ６７）。
【００７１】
上記の検査方法において、電力利得はＸ´−（Ｘ−（Ｌ−Ｎ））＝Ｘ´−Ｘ＋Ｌ−Ｎとなり、利得圧縮量（線形利得−電力利得）はＬ−（Ｘ´−（Ｘ−（Ｌ−Ｎ）））＝Ｘ−Ｘ´＋Ｎとなる。即ち、Ｘ´＞Ｘであれば利得圧縮量＜Ｎとなり、Ｘ´＜Ｘであれば利得圧縮量＞Ｎとなる。
【００７２】
この検査方法では、ＮｄＢ利得圧縮点出力（ＰＮｄＢ）を定量的に決定することはできない。しかし、図１２からも分かるように、利得圧縮量は入力電力の増加に伴って単調に増加するため、この時点での利得圧縮量がＮより小さければ、ＰＮｄＢはＸより大きいことは間違いない。逆に、利得圧縮量がＮより大きければ、ＰＮｄＢはＸより小さいことになる。即ち、２点の入出力特性を測定しただけで、ＰＮｄＢがＸより大きいかどうかを判定することができる。
【００７３】
一方、図１４は、ＮｄＢ利得圧縮点出力（ＰＮｄＢ）を定量的に決定する本発明の実施の形態５に係る半導体装置の検査方法を示すフローチャートである。ステップＳ６１〜７５、Ｓ７７は上記の検査方法と同じである。しかし、Ｘ´＞Ｘか否かに応じて±ＪｄＢシフトさせた入力電力Ｐｉｎを入力して出力電力Ｐｏｕｔを測定する点が相違する。ここで、Ｊは一定値であり、通常０．５〜３ｄＢ程度の値が望ましい。
【００７４】
具体的には、まず、出力電力Ｐｏｕｔの実測値Ｘ´ｄＢが、規格値ＸｄＢより大きいか否か判断する（ステップＳ７１）。そして、Ｘ´＞Ｘの場合は、前回の入力電力ＰｉｎよりＪｄＢ大きな入力電力Ｐｉｎを入力して出力電力Ｐｏｕｔを測定し、電力利得を決定する（ステップＳ７２）。一方、Ｘ´＜Ｘの場合は、前回の入力電力ＰｉｎよりＪｄＢ小さな入力電力Ｐｉｎを入力して出力電力Ｐｏｕｔを測定し、電力利得を決定する（ステップＳ７３）。
【００７５】
次に、線形近似又は入力電力Ｐｉｎのステップダウン調整により、ＮｄＢ利得圧縮点出力（ＰＮｄＢ）を算出する（ステップＳ７４）。そして、算出したＰＮｄＢを規格値と比較することにより、判定を実施する（ステップＳ７５）。その後、ＲＦ電力をＯＦＦにし、ＤＣバイアスをＯＦＦにして検査を終了する（ステップＳ６７）。
【００７６】
このように３点目のデータを用いた線形補間又は入力レベルの更なるステップダウン調整により、ＮｄＢ利得圧縮点出力（ＰＮｄＢ）を算出することができる。
【図面の簡単な説明】
【００７７】
【図１】ウェハ内に形成されたチップパターンの実施の形態１に係るレイアウトを示す平面図である。
【図２】実施の形態１に係る半導体装置の検査方法を示すフローチャートである。
【図３】図１に示すレイアウトの全数検査を開始する状態を示す平面図である。
【図４】実施の形態１に係る半導体装置の検査方法の他の例を示すフローチャートである。
【図５】コンタクトチェックパターンの他の例を示す平面図である。
【図６】図５に示すコンタクトチェックパターンを含むレイアウトの全数検査を開始する状態を示す平面図である。
【図７】本発明の実施の形態２に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図である。
【図８】本発明の実施の形態２に係る半導体装置の検査方法を示すフローチャートである。
【図９】本発明の実施の形態３に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図である。
【図１０】本発明の実施の形態３に係る半導体装置の検査方法を示すフローチャートである。
【図１１】本発明の実施の形態４に係る半導体装置の検査方法を示すフローチャートである。
【図１２】増幅器の入力電力Ｐｉｎと出力電力Ｐｏｕｔの関係を示す図である。
【図１３】本発明の実施の形態５に係る半導体装置の検査方法を示すフローチャートである。
【図１４】ＮｄＢ利得圧縮点出力（ＰＮｄＢ）を定量的に決定する本発明の実施の形態５に係る半導体装置の検査方法を示すフローチャートである。
【図１５】ウェハ内に形成されたチップパターンの従来のレイアウトを示す平面図である。
【図１６】図１５に示すレイアウトの全数検査を開始する状態を示す平面図である。
【図１７】従来の高周波特性全数検査方法における検査ポジションの移動状況を示す平面図である。
【図１８】従来のウェハ内全数検査方法を示すフローチャートである。
【図１９】従来の温度別高周波特性全数検査方法における検査ポジションの移動状況を示す平面図である。
【図２０】従来の温度別高周波特性全数検査方法を示すフローチャートである。
【図２１】従来のＲＦ通電検査系を示す模式図である。
【図２２】特定のインターバルでＲＦ出力測定の割り込みをかける従来のＲＦ通電検査方法を示すフローチャートである。
【図２３】増幅器の入力電力Ｐｉｎと出力電力Ｐｏｕｔの関係を示す図である。
【図２４】従来のＮｄＢ利得圧縮点出力の検査方法を示すフローチャートである。
【符号の説明】
【００７８】
１  チップパターン
３  バイアス印加パッド（パッド）
４  入力パッド（パッド）
５  出力パッド（パッド）
８  高周波帯プローブヘッド（プローブ）
９  プローブカード（プローブ）
１０ａ，１０ｂ  コンタクトチェックパターン
１３  ウェハ
２２  被測定デバイス
【図１】
2007129108.tif 000003
【図２】
2007129108.tif 000004
【図３】
2007129108.tif 000005
【図４】
2007129108.tif 000006
【図５】
2007129108.tif 000007
【図６】
2007129108.tif 000008
【図７】
2007129108.tif 000009
【図８】
2007129108.tif 000010
【図９】
2007129108.tif 000011
【図１０】
2007129108.tif 000012
【図１１】
2007129108.tif 000013
【図１２】
2007129108.tif 000014
【図１３】
2007129108.tif 000015
【図１４】
2007129108.tif 000016
【図１５】
2007129108.tif 000017
【図１６】
2007129108.tif 000018
【図１７】
2007129108.tif 000019
【図１８】
2007129108.tif 000020
【図１９】
2007129108.tif 000021
【図２０】
2007129108.tif 000022
【図２１】
2007129108.tif 000023
【図２２】
2007129108.tif 000024
【図２３】
2007129108.tif 000025
【図２４】
2007129108.tif 000026