(57)【要約】 【課題】導体層の切断を確実に防止できる半導体装置を提供すること。【解決手段】半導体装置１は、基板３と、基板３上に実装された半導体素子４と、基板３と、半導体素子４とを接続する金属を含有した接合部５とを有する。基板３は、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層されたものである。各導体配線層３１２は絶縁層３１１のビアホール３１１Ａに形成された導体層３１３で接続されている。基板３のガラス転移点（Ｔｇ）よりも高い温度Ｔ２における基板３の厚み方向の線膨張係数をα２Ｚとし、接合部５の融点をＴｍ、基板３のガラス転移点をＴｇとした場合、α２Ｚ（Ｔｍ−Ｔｇ）が０．１×１０−２以上、１．８×１０−２以下である。【選択図】図１
2007194353.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に実装された半導体素子と、
前記基板と、前記半導体素子とを接続する金属を含有した接合部とを有する半導体装置において、
前記基板は、
樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記基板のガラス転移点（Ｔｇ）よりも高い温度Ｔ２における基板の厚み方向の線膨張係数をα２Ｚとし、
前記接合部の融点をＴｍ、前記基板のガラス転移点をＴｇとした場合、
α２Ｚ（Ｔｍ−Ｔｇ）が０．１×１０−２以上、１．８×１０−２以下である半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記基板のガラス転移点（Ｔｇ）よりも低い温度Ｔ１における基板の面内方向の線膨張係数をα１Ｘ−Ｙとした場合、
前記α１Ｘ−Ｙが６ｐｐｍ／℃以上、２５ｐｐｍ／℃以下である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記接合部は、前記基板と、前記半導体素子との間に配置されたバンプである半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記バンプの周囲に充填されたアンダーフィルを有し、
前記アンダーフィルは、室温における弾性率が１．５ＧＰａ以上、１２ＧＰａ以下の樹脂材料からなるものである半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記半導体素子は、シリコン基板と、
このシリコン基板上に設けられた比誘電率３．３以下の低誘電率膜を含む絶縁膜と、
前記絶縁膜中に設けられた配線とを含む半導体装置。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置において、
前記基板の厚みが、８００μｍ以下である半導体装置。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置において、
前記基板は、
絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有する半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置において、
前記ビルドアップ層の絶縁層の樹脂は、シアネート樹脂を含む半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記基板は、
絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、
前記コア層の前記絶縁層の樹脂は、シアネート樹脂を含む半導体装置。
【請求項１０】
請求項８または９に記載の半導体装置において、
前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、基板上に半導体素子（半導体チップ）を実装した半導体装置が使用されている。
このような半導体装置に使用される基板としては、コア層と、ビルドアップ層とを有する基板が使用されている。ビルドアップ層中のビアホールには導体層（銅のビア配線）が形成されている。
このような基板では、熱衝撃による導体層の断線を防止し、接続信頼性を向上させるために、基板を構成するプリプレグの線膨張係数αを１０〜８０ｐｐｍ／℃以下にすることが提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００２−２８５０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、近年、ビルドアップ多層配線層には、より微細なビアホールが形成され、微細な導体層が設けられている。
従って、導体層の切断をより確実に防止できる技術が求められている。
【０００５】
本発明の目的は、導体層の切断を確実に防止できる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明者らは、基板のガラス移転点（Ｔｇ）以上の領域における線膨張係数について着目した。
Ｔｇ以上の温度では基板を構成する樹脂がゴム状となると考えられる。そのため、Ｔｇ以上のゴム状領域では、線膨張係数が略ゼロに近い値となり、基板は、略無応力状態となると考えられていた。
基板と半導体素子とを接続するため、半田バンプや、金ワイヤ（接合部）を溶融させる際、基板は、基板のＴｇ以上に加熱される。しかしながら、基板の加熱は比較的短時間であるため、略無応力状態となる前に、基板と、半導体素子との接合作業が終了し、基板が冷却される。
従来、Ｔｇ以上の温度では基板が略無応力状態であると考えられていたのに対し、実際には、基板はＴｇ以上で、所定の線膨張係数を有し、応力が充分に緩和されない状態となっていることがわかった。特に、基板のＴｇをさかいに、Ｔｇ以上の温度となった場合に、基板は、急激に厚み方向に膨張することが確認された。
さらに、本発明者らは、導体層の切断を充分に防止するためには、基板の面内方向の変形量ではなく、基板の厚み方向のＴｇ以上の変形量を制御することがより効果的であることを見出した。
その理由は明らかではないが、以下のようであると推測される。
基板と半導体素子とを接続する際に、半田バンプや、金ワイヤ（接合部）を溶融させると、基板がＴｇ以上の高温となる。
このとき、基板は、基板の面内方向および基板厚み方向に膨張する。ここで、基板の面内方向の膨張は、基板内の導体層や、導体配線層によって抑制されると考えられる。しかしながら、基板の厚み方向の膨張は、導体層や、導体配線層によって抑制されないうえ、基板面内方向の膨張が抑制されている分、基板の厚み方向に大きく膨張する。このＴｇ以上の温度になった際の基板の厚み方向の急激な膨張が、基板中の導体層の切断の要因であると推測される。
換言すると、従来の基板では、Ｔｇ以前の基板の厚み方向の変形量に比べ、Ｔｇ以後の変形量が非常に大きくなっており、導体層の切断に関しては、Ｔｇ以後の変形量が支配的になると考えられる。
本発明は、このような知見に基づいて発案されたものである。
すなわち、本発明は、従来考慮されていなかったＴｇ以後の基板自身の厚み方向の変形量という思想を取り入れ、基板の設計に反映させたものである。
【０００７】
本発明によれば、基板と、前記基板上に実装された半導体素子と、前記基板と、半導体素子とを接続する金属を含有した接合部とを有する半導体装置において、前記基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、前記基板のガラス転移点（Ｔｇ）よりも高い温度Ｔ２における基板の厚み方向の線膨張係数をα２Ｚとし、前記接合部の融点をＴｍ、前記基板のガラス転移点をＴｇとした場合、α２Ｚ（Ｔｍ−Ｔｇ）が０．１×１０−２以上、１．８×１０−２以下である半導体装置が提供される。
【０００８】
ここで、温度Ｔ２は、基板のガラス転移点Ｔｇと、接合部の融点Ｔｍとの中間の温度であり、
Ｔ２＝（Ｔｇ＋Ｔｍ）×１／２である。
【０００９】
この発明によれば、α２Ｚ（Ｔｍ−Ｔｇ）を０．１×１０−２以上、１．８×１０−２以下とすることで、Ｔｇ〜Ｔｍの範囲の基板厚み方向の変形量を抑制することができる。これにより、接合部を溶融し、半導体素子と、基板とを接合する際の熱を受けることにより、基板のビアホールに形成された導体層（ビア配線）が切断されてしまうことを防止することができる。
【００１０】
この際、前記基板のガラス転移点（Ｔｇ）よりも低い温度Ｔ１における基板の面内方向の線膨張係数をα１Ｘ−Ｙとした場合、前記α１Ｘ−Ｙが６ｐｐｍ／℃以上、２５ｐｐｍ／℃以下であることが好ましい。
なかでも、１５ｐｐｍ／℃以上であることがこのましく、さらには、２０ｐｐｍ／℃以下であることが好ましい。
ここで、温度Ｔ１は、基板のガラス転移点Ｔｇと、−５５℃との中間の温度であり、
Ｔ１＝（Ｔｇ−５５℃）×１／２である。
この構成によれば、α１Ｘ−Ｙが６ｐｐｍ／℃以上、２５ｐｐｍ／℃以下であるため、Ｔｇよりも低い温度において基板の面内方向の膨張を抑制することができる。
【００１１】
ここで、前記接合部は、前記基板と、前記半導体素子との間に配置されたバンプであることが好ましい。
基板上に半導体素子を実装した状態で、さらに、これらの基板および半導体素子をマザーボード上に実装することがある。この場合、マザーボードと、前記基板とを半田等により固着するため、基板上に半導体素子を実装した状態で基板および半導体素子が高温に加熱されることとなる。
従来の基板の厚み方向の線膨張係数と、半導体素子の厚み方向の線膨張係数とは、一般に大きく異なっており、従来の基板の厚み方向の線膨張係数が、半導体素子の厚み方向の線膨張係数よりも大きくなっている。
そのため、バンプと基板との界面、バンプと半導体素子との界面等にクラックが発生することがあった。
これに対し、本発明では、基板厚み方向の変形量が抑制されているため、バンプと基板との界面、バンプと半導体素子との界面等でのクラックの発生を抑制できる。
【００１２】
さらには、前記バンプの周囲に充填されたアンダーフィルを有し、前記アンダーフィルは、室温における弾性率が１．５ＧＰａ以上、１２ＧＰａ以下の樹脂材料からなるものであることが好ましい。
さらに、前記半導体素子は、シリコン基板と、このシリコン基板上に設けられた比誘電率３．３以下の低誘電率膜を含む絶縁膜と、前記絶縁膜中に設けられた配線とを含むことが好ましい。
前述したように、従来は、基板上に半導体素子を実装した状態で熱が加えられると、バンプと基板との界面、バンプと半導体素子との界面等にクラックが発生することがあった。
そこで、バンプの周囲に高弾性率のアンダーフィルを充填することが提案されていたが、高弾性率のアンダーフィルは、半導体素子のＬｏｗ−ｋ膜を損傷させるおそれがあった。
これに対し、本発明の半導体装置では、バンプと基板との界面、バンプと半導体素子との界面等でのクラックの発生を抑制できるため、高弾性率のアンダーフィルを使用する必要がなく、弾性率が１．５ＧＰａ以上、１２ＧＰａ以下の樹脂材料からなる低弾性率のアンダーフィルを使用することができ、半導体素子のＬｏｗ−ｋ膜の損傷を防止できる。
【００１３】
また、基板の厚みが、８００μｍ以下であることが好ましい。
さらには、前記基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有するものであってもよい。
【００１４】
また、前記ビルドアップ層の絶縁層の樹脂は、シアネート樹脂を含むことが好ましい。
ビルドアップ層は、基板と半導体素子とを接続する接合部を溶融した際に、熱の影響を受け易い。従って、ビルドアップ層の絶縁層の樹脂を、シアネート樹脂とすることで、より確実に基板のＴｇ以上での変形量を抑制することができる。
さらには、前記基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、前記コア層の前記絶縁層の樹脂は、シアネート樹脂を含むことが好ましい。
コア層の絶縁層もシアネート樹脂を含むものとすることで、より確実に基板のＴｇ以上での基板厚み方向の変形量を抑制することができる。
【００１５】
なかでも、前記シアネート樹脂は、ノボラック型シアネート樹脂であることが好ましい。
絶縁層の樹脂がシアネート樹脂、特にノボラック型シアネート樹脂を含むことで、基板のＴｇ以上での変形量を確実に抑制することができる。
【発明の効果】
【００１６】
本発明によれば、導体層の切断を防止できる半導体装置が提供される。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
図１には、本実施形態にかかる半導体装置１が示されている。
まず、半導体装置１の概要について説明する。
半導体装置１は、基板３と、基板３上に実装された半導体素子（半導体チップ）４と、基板３と、半導体素子４とを接続する金属を含有した接合部（半田バンプ）５とを有する。この半導体装置１は、半田バンプＢを介してプリント配線基板（マザーボード）２上に実装されている。
半導体装置１の基板３は、図２に示すように、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層されたものである。各導体配線層３１２は絶縁層３１１のビアホール３１１Ａに形成された導体層３１３で接続されている。
ここで、基板３のガラス転移点（Ｔｇ）よりも高い温度Ｔ２における基板３の厚み方向の線膨張係数をα２Ｚとし、接合部（半田バンプ）５の融点をＴｍ、基板３のガラス転移点をＴｇとした場合、α２Ｚ（Ｔｍ−Ｔｇ）が０．１×１０−２以上、１．８×１０−２以下である。
なお、温度Ｔ２は、基板３のガラス転移点Ｔｇと、半田バンプ５の融点Ｔｍとの中間の温度であり、
Ｔ２＝（Ｔｇ＋Ｔｍ）×１／２である。
【００１８】
［基板］
まず、基板３について説明する。
図２に示すように、基板３は、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層されたビルドアップ層３１を有している。例えば、本実施形態では、ビルドアップ層３１は、複数（６層）の絶縁層３１１と、複数（６層）の導体配線層３１２とが交互に積層されたものとなっている。この基板３は、コア層は有していない。
また、基板３は、半田バンプＢを介してプリント配線基板（マザーボード）２上に実装される（図１参照）。さらに、基板３の厚みは８００μｍ以下、好ましくは、５００μｍ以下である。
【００１９】
絶縁層３１１は、炭素繊維、ガラス繊維の織物もしくは一方向に引き揃えた繊維に各種樹脂を含浸したプリプレグではなく、樹脂組成物のみからなる。すなわち、絶縁層３１１は、炭素繊維、ガラス繊維等の繊維による補強がなされていないものである。
ここで、絶縁層３１１を構成する樹脂としては、エポキシ樹脂、ＢＴレジン、シアネート樹脂等が挙げられる。なかでも、シアネート樹脂を使用することが好ましい。シアネート樹脂としては、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等があげられる。なかでも、ノボラック型シアネート樹脂を使用することが好ましい。
ノボラック型シアネート樹脂としては、以下の化学式で挙げられるものを使用することができる。式中、ｎは正数を示す。
【００２０】
【化１】
2007194353.tif 000003
【００２１】
このようなノボラック型のシアネート樹脂は、例えば、ノボラック型フェノールと、塩化シアン、臭化シアン等の化合物とを反応させることにより、得ることができる。
また、ノボラック型シアネート樹脂の重量平均分子量としては、例えば、５００〜４５００であることが好ましい。さらには、６００〜３０００であることが好ましい。
重量平均分子量が５００未満である場合には、機械的強度が低下することがある。また、重量平均分子量が４５００を超えると、樹脂組成物の硬化速度が速くなるため、保存性が低下する場合がある。
【００２２】
また、シアネート樹脂として、シアネート樹脂のプレポリマーを使用してもよい。シアネート樹脂や、プレポリマーを単独で使用してもよく、シアネート樹脂およびプレポリマーを併用してもよい。ここで、プレポリマーとは、通常、シアネート樹脂を加熱反応などにより、例えば、３量化することで得られるものである。プレポリマーとしては、特に限定されないが、たとえば、３量化率が２０〜５０重量％であるものを用いることができる。この３量化率は、例えば、赤外分光分析装置を用いて求めることができる。
【００２３】
また、シアネート樹脂に対し、エポキシ樹脂、フェノキシ樹脂等を添加してもよい。エポキシ樹脂としては、ビフェニルアルキレン骨格を有するものが好ましい。
【００２４】
導体配線層３１２のうち、最下層の導体配線層３１２Ａは、例えば、銅製の配線層であり、図３に示すような構造となっている。図３のうち、黒い部分が銅の配線を示している。
この導体配線層３１２Ａの残銅率（絶縁層を被覆する導体配線層３１２Ａの占める割合）は、８０％である。
導体配線層３１２Ａ上に配置された導体配線層３１２Ｂは、図４に示すような平面形状であり、複数の略円形状の開口部３１２Ｂ１が形成されている。なお、図４の右下の図は、導体配線層３１２Ｂの拡大図である。
開口部３１２Ｂ１の径は、例えば、５００μｍである。また。この導体配線層３１２Ａの残銅率は、６０〜９０％であり、好ましくは、７５〜８５％である。
ここで、絶縁層３１１を挟んで配置される一対の導体配線層３１２は、絶縁層３１１のビアホール３１１Ａに形成された銅製の導体層３１３で接続されている。
【００２５】
このような基板３は、基板３のガラス転移点（Ｔｇ）よりも高い温度Ｔ２における基板の厚み方向の線膨張係数をα２Ｚとし、半田バンプ５の融点をＴｍ、基板３のガラス転移点をＴｇとした場合、α２Ｚ（Ｔｍ−Ｔｇ）が０．１×１０−２以上、１．８×１０−２以下である。
なかでも、α２Ｚ（Ｔｍ−Ｔｇ）は、１．２×１０−２以下であることが好ましい。
【００２６】
基板３のガラス転移点ＴｇはＩＳＯ−１１３５９−２に準拠して測定される。基板３から５ｍｍ角のサンプルを切り取り、このサンプルにＴＭＡ装置（ＴＡインスツルメント（株）製）のプローブを乗せ、室温から５℃／分でサンプルを昇温しながらサンプルの厚み方向の変位量を測定する。そして、温度と、サンプルの厚みの変位量とを示す曲線のガラス転移点前後の曲線の接線をとり、この接線の交点からガラス転移点を算出する。
【００２７】
また、基板３の厚み方向の線膨張係数α２Ｚは、以下のようにして測定することができる。
基板３から５ｍｍ角のサンプルを切り出し、ＴＭＡ装置（ＴＡインスツルメント（株）製）を用いて、室温から５℃／分でサンプルを昇温しながらサンプルの厚み方向の変位量を計測し、厚み方向の線膨張係数を算出する。そして、Ｔ２における基板の厚み方向の線膨張係数を算出する。
温度Ｔ２は、基板３のガラス転移点Ｔｇと、半田バンプ５の融点Ｔｍとの中間の温度であり、
Ｔ２＝（Ｔｇ＋Ｔｍ）×１／２である。
【００２８】
ここで、半田バンプ５は、基板３と、半導体チップ４との間に配置されて、両者を接続するものであり、半田バンプ５としては、例えば、Ｐｂフリー半田等があげられる。本実施形態では、錫−銀系はんだを用いている。バンプの構成材料は、これに限られず、たとえば、錫−ビスマス系、錫−亜鉛系等を用いることができる。半田バンプ５としては、たとえば、線膨張率が１０ｐｐｍ／℃以上、２５ｐｐｍ／℃以下のものを用いることができる。
さらに、基板３のガラス転移点（Ｔｇ）よりも低い温度Ｔ１における基板３の面内方向の線膨張係数をα１Ｘ−Ｙとした場合、α１Ｘ−Ｙが６ｐｐｍ／℃以上、２５ｐｐｍ／℃以下である。なかでも、１５ｐｐｍ／℃以上であることが好ましく、また、２０ｐｐｍ／℃以下であることが好ましい。
温度Ｔ１は、基板のガラス転移点Ｔｇと、−５５℃との中間の温度であり、
Ｔ１＝（Ｔｇ−５５℃）×１／２である。
ここで、基板３の面内方向の線膨張係数をα１Ｘ−Ｙは、以下のようにして測定することができる。
基板３から５ｍｍ角のサンプルを切り出し、ＴＭＡ装置（ＴＡインスツルメント（株）製）を用いて、室温から５℃／分でサンプルを昇温しながら基板面内方向のサンプルの変位量を計測し、温度Ｔ１における線膨張係数を算出する。
【００２９】
［半導体チップ］
半導体チップ４は、図１に示すように、シリコン基板４１上に、いわゆるｌｏｗ−ｋ膜からなる配線層４２を備えるものである。その機能は特に限定されず、ロジックデバイス、メモリデバイスあるいはこれらの混載等が挙げられる。
ｌｏｗ−ｋ膜は、層間絶縁膜として設けられている。ここで、ｌｏｗ−ｋ膜とは、比誘電率が３．３以下の膜をいう。ｌｏｗ−ｋ膜としては、たとえば、ＳｉＯＣ、ＭＳＱ（メチルシルセスキオキサン）、ベンゾシクロブテン等の有機膜や、ＨＳＱ（ヒドロキシシルセスキオキサン）等の無機膜が挙げられ、これらを多孔質化した膜も好ましく用いられる。
【００３０】
［アンダーフィル］
アンダーフィル６は、基板３と半導体チップ４とを接合する半田バンプ５の周囲に充填されている。
アンダーフィル６の構成材料としては、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を用いることができる。このうち、液状の熱硬化性樹脂が好ましい。基板３と半導体チップ４との間の間隙を効率良く埋めることができるからである。本実施形態では、アンダーフィル６を、弾性率が１．５ＧＰａ以上、１２ＧＰａ以下の樹脂材料で構成している。
弾性率は、アンダーフィル６のペーストを幅１０ｍｍ、長さ約１５０ｍｍ、厚さ４ｍｍに成形し、２００℃オーブン中３０分間硬化した後、テンシロン試験機で速度１ｍｍ／分にて、１２５℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より弾性率を算出する。
【００３１】
アンダーフィル６に用いられる樹脂材料としては、種々のものを用いることができる。たとえば、エポキシ樹脂、ＢＴレジン、シアネート樹脂等を用いることもできる。シアネート樹脂としては、基板材料の項で述べたノボラック型シアネート樹脂が好ましく用いられる。
【００３２】
アンダーフィル６を構成する樹脂材料は、多官能エポキシ樹脂を含むことが好ましい。これにより、樹脂硬化体の架橋密度が向上し、高い弾性率を実現することができる。
【００３３】
アンダーフィル６は、シリカ粒子等、無機フィラーを含有していてもよい。こうすることにより、線膨張率を低減し、半導体チップ４や、半導体チップ４と基板３との間の損傷をより効果的に低減することができる。
【００３４】
アンダーフィル６は、カップリング剤を含むものとしてもよい。こうすることにより、バンプや無機フィラーとアンダーフィルとの密着性を向上させ、さらに線膨張率を低減し、半導体チップや、半導体チップと基板３との間の損傷をより効果的に低減することができる。カップリング剤としては、エポキシシラン、アミノシラン等のシランカップリング剤や、チタネート系カップリング剤等を用いることができる。これらを複数種類用いてもよい。カップリング剤は、アンダーフィルのバインダー部分に分散する形態であってもよいし、シリカ粒子等の無機フィラーの表面に付着した形態であってもよい。あるいは、これらの形態が混在していてもよい。たとえばシリカ粒子を配合する場合は、シリカ表面をあらかじめカップリング剤により処理してもよい。
【００３５】
アンダーフィルの線膨張率は、４０ｐｐｍ／℃以下であることが好ましく、３０ｐｐｍ／℃以下であることがより好ましい。ｌｏｗ−ｋ膜の損傷の抑制と、バンプ５周辺部分の損傷の抑制をより効果的に図ることができる。
【００３６】
次に、以上のような半導体装置１の製造方法について説明する。図５、図６を参照して説明する。
まず、所定の厚みの銅板Ｃの表面に所定のパターンの導体配線層３１２Ｃを形成する。
この導体配線層３１２Ｃは、２層構成であり、第一金属層３１２Ｃ１と、この第一金属層上に積層され、前述した導体配線層３１２Ａを構成する第二金属層３１２Ａとを有する。
第一金属層３１２Ｃ１は、例えば、ニッケル製であり、第二金属層３１２Ａは、前述したように銅製である。なお、導体配線層３１２Ｃのパターンは、図３に示したパターンである。
次に、銅板Ｃの表面および導体配線層３１２Ｃを薬液により粗化し、導体配線層３１２Ｃ上に絶縁層３１１をラミネートする（ラミネート工程）。
その絶縁層３１１の所定の位置にレーザによりビアホール３１１Ａを形成する（ビアホール形成工程）。
【００３７】
次に、セミアディティブ工法により、ビアホール３１１Ａ中の導体層３１３、さらには、図４に示すような導体配線層３１２Ｂを形成する。
具体的には、無電解めっきにより、絶縁層３１１全面に銅膜（シード膜）を１μｍ程度形成する。次に、絶縁層３１１上に所定のパターンのフォトレジスト（マスク）を形成する。その後、電解めっきにより、マスクが形成されていない部分（例えば、ビアホール３１１Ａ等）にめっき皮膜を形成する。これにより、ビアホール３１１Ａ中に導体層３１３が形成され、さらには、導体配線層３１２Ｂが形成されることとなる（導体層３１３および導体配線層３１２Ｂ形成工程）。
その後、マスクを除去するとともに、マスクを除去することにより露出したシード膜を除去する。
【００３８】
次に、導体配線層３１２Ｂを粗化し、前述したラミネート工程、ビアホール形成工程、導体層３１３および導体配線層３１２Ｂ形成工程を行う。
このような操作を繰り返すことで、図６に示すように、複数（６層）の絶縁層３１１と、複数（６層）の導体配線層３１２とを有するビルドアップ層３１が得られる。
その後、最上層の導体配線層３１２Ｂ上にエッチングレジスト膜（図示略）を形成する。そして、銅板Ｃをエッチングにより除去する。
さらに、ニッケル除去液により、第一金属層３１２Ｃ１を除去する。これにより、図２に示したような基板３が得られる。
【００３９】
次に、このようにして得られた基板３上に半導体チップ４を実装する。半導体チップ４の裏面には、予め半田バンプ５が設けられている。基板上３に半田バンプ５を介して半導体チップ４を設置し、半田バンプ５をリフロー炉中で溶融させることで、基板３上に半導体チップ４が固着されることとなる。
次に、基板３と、半導体チップ４との間にアンダーフィル６を充填する。
以上のような工程により、半導体装置１が得られることとなる。
このようにして得られた半導体装置１は、図１に示したように半田バンプＢを介してプリント配線基板２上に実装されることとなる。
【００４０】
次に、本実施形態の効果について説明する。
本実施形態では、基板３のα２Ｚ（Ｔｍ−Ｔｇ）を０．１×１０−２以上、１．８×１０−２以下とすることで、Ｔｇ〜Ｔｍの範囲の基板厚み方向の変形量を抑制することができる。これにより、基板３が、リフロー炉中に投入され、半田バンプ５を溶融し、半導体チップ４と、基板３とを接合する際の熱を受けることにより、基板３のビアホール３１１Ａに形成された導体層３１３（ビア配線）が切断されてしまうことを防止することができる。
基板３のビルドアップ層３１は、半田バンプ５に非常に近接しており、半田バンプ５を溶融する際に、熱の影響を受け易い。従って、基板３のビルドアップ層３１を構成する絶縁層３１１の樹脂をシアネート樹脂を含むものとすることで、基板３のＴｇ〜Ｔｍの範囲での基板厚み方向の変形量をより確実に抑制することができる。なかでもノボラック型シアネート樹脂とすることで、より効果的にＴｇ〜Ｔｍの範囲での基板厚み方向の変形量を抑制することができる。
【００４１】
また、基板３のα１Ｘ−Ｙが６ｐｐｍ／℃以上、２５ｐｐｍ／℃以下、好ましくは、１５ｐｐｍ／℃以上、２０ｐｐｍ／℃以下であるため、Ｔｇよりも低い温度において基板３の面内方向の膨張を抑制することができる。
【００４２】
半導体装置１をプリント配線基板２上に実装する際には、半導体装置１およびプリント配線基板２をリフロー炉に入れ、半田バンプＢを溶融させる。
ここで、従来の半導体装置の基板の厚み方向の線膨張係数と、半導体チップの厚み方向の線膨張係数とは、一般に大きく異なっており、基板の厚み方向の線膨張係数が、半導体素子の厚み方向の線膨張係数よりも大きくなっている。
そのため、リフロー炉中で基板上に半導体素子を実装した状態で熱が加えられると、バンプと基板との界面、バンプと半導体素子との界面等にクラックが発生することがあった。
これに対し、本実施形態では、基板厚み方向の変形量が抑制されているため、半田バンプ５と基板３との界面、半田バンプ５と半導体チップ４との界面等でのクラックの発生を抑制できる。
【００４３】
また、従来は、基板上に半導体素子を実装した状態で熱が加えられると、バンプと基板との界面、バンプと半導体素子との界面等にクラックが発生することがあった。
そこで、バンプの周囲に高弾性率のアンダーフィルを充填することが提案されていたが、高弾性率のアンダーフィルは、半導体素子のＬｏｗ−ｋ膜を損傷させるおそれがあった。
これに対し、本実施形態の半導体装置１では、半田バンプ５と基板３との界面、半田バンプ５と半導体チップ４との界面等でのクラックの発生を抑制できるため、高弾性率のアンダーフィルを使用する必要がなく、弾性率が１．５ＧＰａ以上、１２ＧＰａ以下の樹脂材料からなる低弾性率のアンダーフィル６を使用することができ、半導体チップ４のＬｏｗ−ｋ膜の損傷を防止できる。
【００４４】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、基板３は、ビルドアップ層３１のみを有するものであったが、これに限らず、例えば、図７に示すような基板７であってもよい。この基板７は、前記実施形態と同様のビルドアップ層３１と、内部に導体層７１１が設けられるスルーホール７１２が形成され、このスルーホール７１２中の導体層７１１が、導体配線層３１２に接続されるコア層７１とを有するものであってもよい。
【００４５】
ここで、コア層７１は、プリプレグ（図示略）を積層した絶縁層を有する。プリプレグは、エポキシ樹脂や、シアネート樹脂（例えば、ノボラック型のシアネート樹脂）を含有する樹脂組成物をガラスクロスに含浸させたものである。絶縁層中には、スルーホール７１２が形成されている。
なお、基板７では、一対のビルドアップ層３１が、コア層７１を挟むようにして配置されている。コア層７１の一方の側に配置されるビルドアップ層３１（ビルドアップ層３１Ａ）は、絶縁層３１１と、導体配線層３１２Ｂとを有している。コア層７１の他方の側に配置されるビルドアップ層３１（ビルドアップ層３１Ｂ）は、絶縁層３１１と、導体配線層３１２Ｂと、導体配線層３１２Ａとを有する。
【００４６】
このような基板７では、前記実施形態と同様、ガラス転移点（Ｔｇ）よりも高い温度Ｔ２における基板７の厚み方向の線膨張係数をα２Ｚとし、接合部５の融点をＴｍ、基板７のガラス転移点をＴｇとした場合、α２Ｚ（Ｔｍ−Ｔｇ）が０．１×１０−２以上、１．８×１０−２以下である。
図７に示す基板７において、半田バンプ５を溶融する際に最も熱の影響を受け易いビルドアップ層３１をシアネート樹脂（特にノボラック型のシアネート樹脂）製とすることが好ましい。これにより、基板７のＴｇ〜Ｔｍの範囲での基板厚み方向の変形量をより確実に抑制することができる。
さらには、コア層７１の絶縁層もシアネート樹脂（特にノボラック型のシアネート樹脂）を含有することで、基板７のＴｇ〜Ｔｍの範囲での基板厚み方向の変形量をさらに、確実に抑制することができる。
なお、コア層７１の絶縁層を構成する樹脂としては、シアネート樹脂に限らず、他の樹脂を使用してもよい。例えば、エポキシ樹脂、ＢＴレジン等が挙げられる。
【００４７】
さらに、前記実施形態では、基板３の厚みが８００μｍ以下、好ましくは５００μｍ以下であるとしたが、これに限らず、８００μｍを超えるものであってもよい。
また、前記実施形態では、基板３と半導体チップ４とを半田バンプ５により接続したが、これに限られるものではない。例えば、基板３と半導体チップ４とを金属製のワイヤ（接合部）で接続してもよい。
【実施例】
【００４８】
次に、本発明の実施例について説明する。
（実施例１）
前記実施形態と同様の方法で基板３を製造した。
厚み１．０ｍｍの銅板Ｃの片面にアディティブ工法を用いて、導体配線層３１２Ｃを形成した。導体配線層３１２Ｃの厚みは２０μｍであり、第一金属層３１２Ｃ１は２μｍ、第二金属層３１２Ａは１８μｍである。
次に、前記実施形態と同様に、銅板Ｃの表面および前記導体配線層３１２Ｃを薬液により粗化し、導体配線層３１２Ｃ上に絶縁層３１１をラミネートした。
粗化液はアトテックジャパン(株)製  ボンドフィルムを使用した。
絶縁層３１１は、４０μｍ厚であり、下記の表１に示す組成である。
ラミネートには名機製作所(株)製MVLP-500を使用した。
次に、ラミネートした絶縁層３１１を、１７５℃、４５分で予備硬化させ、所定の位置にレーザ加工機によりφ７０μｍのビアホール３１１Ａを形成した。
その後、デスミア工程により絶縁層３１１を粗化した。さらに、前記実施形態と同様の方法でビアホール３１１Ａ中の導体層３１３、さらには、導体配線層３１２Ｂを形成した。
ここで、導体配線層３１２Ｂは、全て銅により形成されており、その厚みは１８μｍである。その後、絶縁層３１１を２００℃、１時間で硬化させた。
次に、導体配線層３１２Ｂを粗化し、上述した工程を繰り返すことで、複数（６層）の絶縁層３１１と、複数（６層）の導体配線層３１２とを有するビルドアップ層３１を得た。
その後、最上層の導体配線層３１２Ｂ上にエッチングレジスト膜を形成した。そして、銅板をエッチングにより除去した。
さらに、ニッケル除去液により、第一金属層３１２Ｃ１を除去した。
次に、導体配線層３１２Ｂを保護するエッチングレジスト膜を除去し、その両面にソルダーレジスト（太陽インキ製造（株）製  PSR-4000  AUS-703）を２０μｍの厚みとなるよう形成し、フォトリソグラフィーの手法により所定の位置を開口することにより、基板３を得た。基板３の厚みは３２３μｍであった。
【００４９】
【表１】
2007194353.tif 000004
【００５０】
なお、絶縁層３１１の製造方法は以下の通りである。
シアネート樹脂Ａ２５重量部、エポキシ樹脂２５重量部、フェノキシ樹脂Ａ５重量部、フェノキシ樹脂Ｂ５重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
上記で得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが６０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、基材付き絶縁シートを製造し、ＰＥＴフィルムを剥離して絶縁層３１１を得た。
【００５１】
（実施例２）
絶縁層３１１として、表２の組成の４０μｍ厚のものを使用した。他の条件は、前記実施例１と同じである。
得られた基板３の厚みは、３３４μｍであった。  
【表２】
2007194353.tif 000005
【００５２】
絶縁層３１１の製造方法は、以下の通りである。
シアネート樹脂Ａ１５重量部、シアネート樹脂Ｂ１０重量部、エポキシ樹脂２５重量部、フェノキシ樹脂Ａ１０重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを実施例１と同様にして、絶縁層３１１を得た。
【００５３】
（実施例３）
本実施例では、図７に示す基板７を作製した。
まず、厚み６０μｍの両面銅張積層板（住友ベークライト（株）製のＥＬＣ−４７８５ＧＳ（コア層７１がシアネート系樹脂である積層板））の所定の位置にスルーホール７１２を形成したのちサブトラクティブ法により、その両面にそれぞれ導体配線層３１２Ｂを形成した。導体配線層３１２Ｂは、銅により形成されており、その厚みは２１μｍであった。
次に、一対の導体配線層３１２Ｂを薬液により粗化し、絶縁層３１１をそれぞれラミネートした。薬液はアトテックジャパン(株)製  ボンドフィルムを使用した。また、絶縁層３１１としては、実施例１と同様の組成の絶縁層３１１を使用した。また、ラミネートには名機製作所(株)製MVLP-500を使用した。
次に、絶縁層３１１を、１７５℃、４５分で予備硬化させた後、レーザー加工機によりφ７０μｍのビアホール３１１Ａを形成した。その後、絶縁層３１１を粗化した。そして、実施例１と同様の方法で、ビアホール３１１Ａ中の導体層３１３、さらには、導体配線層３１２Ｂを形成した。導体配線層３１２Ｂは、銅により形成されており、その厚みは１８μｍである。その後、絶縁層３１１を２００℃、１時間で硬化させた。
次に、各導体配線層３１２Ｂを粗化し、上述した工程を繰り返すことで、各導体配線層３１２Ｂ上にそれぞれ絶縁層３１１を形成し、さらにこの絶縁層３１１上にそれぞれ導体配線層３１２Ｂを設けた。
その後、さらに、各導体配線層３１２Ｂ上に、それぞれ絶縁層３１１を設け、一方の絶縁層３１１上に、導体配線層３１２Ｂを設けるとともに、他方の絶縁層３１１上に導体配線層３１２Ａを設けた。
このようにして得られた積層体の両面にソルダーレジスト（太陽インキ製造(株)製  PSR-4000  AUS-703）を２０μｍの厚みとなるよう形成し、フォトリソグラフィーの手法により所定の位置を開口することにより、基板７を得た。
基板７の厚みは４２２μｍであった。
【００５４】
（比較例）
実施例１と、絶縁層を構成する樹脂が異なる基板を作製した。
まず、実施例１と同様の方法で、銅板上に導体配線層を設け、この導体配線層上に、絶縁層と、この絶縁層表面に設けられた１８μｍ厚の銅箔とを有するフィルム（４０μｍ厚（絶縁層の表面に１８μｍ厚銅箔がついたもの））をラミネートした。このフィルムの絶縁層の組成を表３に示す。
次に、前記フィルムの絶縁層を、１７５℃、１２０分で硬化させた後、銅箔を全面エッチングした。
その後、前記実施形態と同様の方法で、絶縁層中にビアホールを形成するとともに、さらに、ビアホール中に導体層を設けた。さらには、絶縁層上に導体配線層を積層した。ここで、絶縁層上の導体配線層は、実施例１と同じく、全て銅により形成されており、その厚みは１８μｍである
次に、前記導体配線層を粗化した。その後、前記フィルム（４０μｍ厚、（絶縁層の表面に１８μｍ厚銅箔がついたもの）））のラミネート、フィルムの絶縁層の硬化、銅箔のエッチング、ビアホールの形成、ビアホール内の導体層の充填、導体配線層の積層を繰り返し、複数（６層）の絶縁層と、複数（６層）の導体配線層とを有するビルドアップ層を得た。
その後、最上層の導体配線層上にエッチングレジスト膜を形成した。そして、銅板をエッチングにより除去した。
さらに、ニッケル除去液により、第一金属層を除去した。
次に、導体配線層を保護するエッチングレジスト層を除去し、その両面にソルダーレジスト（太陽インキ製造(株)製  PSR-4000  AUS-703）を２０μｍの厚みとなるよう形成し、フォトリソグラフィーの手法により所定の位置を開口することにより、基板を得た。基板の厚みは３２３μｍであった。
【００５５】
【表３】
2007194353.tif 000006
【００５６】
また、前記フィルム（絶縁層の表面に１８μｍ厚銅箔がついたもの）の製造方法は以下の通りである、
末端水酸基変性非晶性ポリエーテルサルフォン（平均分子量２４０００）４０重量部、ビスフェノールＳ型及びビフェニル型共重合エポキシ樹脂（重量平均分子量３４０００、ビスフェノールＳ：ビフェニル(モル比)＝５：４）３０重量部、ビフェニル骨格型エポキシ樹脂（重量平均分子量８００、エポキシ当量２７５）２５重量部、ノボラック型エポキシ樹脂（重量平均分子量３２０、エポキシ当量１７５）２５重量部、ジアミノジフェニルサルフォン９．５重量部、硬化促進剤として２−メチルイミダゾール０．５重量部をＭＥＫ、ＤＭＦ混合溶媒に攪拌・溶解した。このワニス中の樹脂固形分１００部に対してチタネート系カップリング剤０．２重量部、硫酸バリウム２０重量部の割合で添加し、均一に分散するまで攪拌して接着剤ワニスを作製した。この接着剤ワニスを厚さ１８μｍの銅箔のアンカー面にコンマコーターにて塗工し、前記フィルムを得た。
【００５７】
（実施例１〜３および比較例の評価）
ＴＭＡ法（前記実施形態で示した方法）により、実施例１〜３、および比較例で得られた基板３，７のＴｇ、さらには、基板の厚み方向および基板面内の熱膨張係数を測定した。
また、α２Ｚ（Ｔｍ−Ｔｇ）、α１Ｘ−Ｙを表４に示す。ここで、基板と、半導体チップとを接続する半田バンプとしては、錫銀半田を想定し、Ｔｍ＝２１０℃とした。
【００５８】
次に、実施例１〜３、および比較例で得られた基板上に半導体チップを搭載した。搭載した半導体チップのサイズは１５×１５ｍｍである。また、バンプ径は１００μｍ、バンプピッチは２００μｍ、バンプ金属は錫銀半田である。
その後、半導体チップと各基板の間にアンダーフィルを充填し硬化することにより半導体装置を得た。アンダーフィルとしては、住友ベークライト製ＣＲＰ−４１５２Ｄ１（弾性率１０．３ＧＰａ）を使用した。
このようにして得られた半導体装置のＴＣ（温度サイクル）試験を行なった。
ＴＣ試験は、ＪＥＤＣ ＪＥＳＤ２２−ａ１０４−Ａ１０４ に定めるＢ条件にて実施した。
実施例１〜３では、１５００サイクル終了後、半導体装置を拡大観察およびＳＡＴ（Scanning Acoustic Tomograph）観察した。
実施例１〜３では、半導体装置に損傷がないこと、特に基板のビアホールに設けられた導体層が切断されていないことが確認された。
また、半導体チップと基板との間の半田バンプも損傷していないことがわかった。
【００５９】
これに対し、比較例１では、７５０サイクル終了後、半導体装置を拡大観察およびＳＡＴ（Scanning Acoustic Tomograph）観察した。
比較例では、半導体装置の基板のビアホールに設けた導体層が切断されており、さらに、半田バンプが損傷していることがわかった。
【００６０】
【表４】
2007194353.tif 000007
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態にかかる半導体装置を示す模式図である。
【図２】基板を示す断面図である。
【図３】基板の導体配線層を示す平面図である。
【図４】基板の導体配線層を示す平面図である。
【図５】基板の製造工程を示す断面図である。
【図６】基板の製造工程を示す断面図である。
【図７】本発明の変形例にかかる基板を示す断面図である。
【符号の説明】
【００６２】
１    半導体装置
２    プリント配線基板
３    基板
４    半導体チップ（半導体素子）
５    半田バンプ（接合部）
６    アンダーフィル
７    基板
３１    ビルドアップ層
３１Ａ    ビルドアップ層
３１Ｂ    ビルドアップ層
４１    シリコン基板
４２    配線層
７１    コア層
３１１    絶縁層
３１１Ａ    ビアホール
３１２    導体配線層
３１２Ａ    導体配線層（第二金属層）
３１２Ｂ    導体配線層
３１２Ｃ    導体配線層
３１２Ｃ１    第一金属層
３１２Ｂ１    開口部
３１３    導体層
７１１    導体層
７１２    スルーホール
Ｂ    半田バンプ
Ｃ    銅板
【図１】
2007194353.tif 000008
【図２】
2007194353.tif 000009
【図３】
2007194353.tif 000010
【図４】
2007194353.tif 000011
【図５】
2007194353.tif 000012
【図６】
2007194353.tif 000013
【図７】
2007194353.tif 000014