(57)【要約】【課題】フレーム転送型ＣＣＤイメージセンサにおいて、受光画素にて生じる暗電流によりＳ／Ｎ比が低下する。【解決手段】露光期間において転送電極にオン電圧ＶＨを印加して電位井戸を形成し情報電荷の蓄積を開始する前に、当該転送電極に所定のオフ電圧ＶＬ２を印加する。オフ電圧ＶＬ２は、フレーム転送（期間ｔ18〜ｔ19）における転送クロックのオフ電圧ＶＬ１より低く設定される。例えば、ＶＬ２はピンニング電圧に設定される。ＶＬ２の印加により、半導体基板表面の界面準位にホールが捕獲され、熱励起電子が価電子帯から伝導帯へ励起されにくくなり、暗電流が抑制される。【選択図】図５
2007180761.tif 000002
【特許請求の範囲】
【請求項１】
ＣＣＤシフトレジスタにて受光し、発生する情報電荷を当該ＣＣＤシフトレジスタの電位井戸に蓄積する撮像部を備えた固体撮像素子の駆動方法において、
露光により生じた前記情報電荷を前記電位井戸に蓄積する露光ステップと、
転送クロックの印加により前記ＣＣＤシフトレジスタを駆動して前記情報電荷を前記撮像部から読み出す転送ステップと、
を有し、
前記露光ステップは、
前記ＣＣＤシフトレジスタの転送電極のうち前記情報電荷の蓄積位置に対応した蓄積電極にオン電圧を印加し前記電位井戸を形成する蓄積ステップと、
前記蓄積ステップに先行して前記蓄積電極に、前記転送クロックのオフ電圧より低い蓄積前オフ電圧を印加する蓄積前ステップと、
を有することを特徴とする駆動方法。
【請求項２】
請求項１に記載の固体撮像素子の駆動方法において、
前記蓄積前オフ電圧は、前記転送電極下の半導体表面に反転層を形成するピンニング電圧に応じた値であること、を特徴とする駆動方法。
【請求項３】
請求項１又は請求項２に記載の固体撮像素子の駆動方法において、
前記ＣＣＤシフトレジスタは、埋め込みチャネル型であること、を特徴とする駆動方法。
【請求項４】
請求項１から請求項３のいずれか１つに記載の固体撮像素子の駆動方法において、
前記固体撮像素子は、排出電圧の印加に応じて前記ＣＣＤシフトレジスタの電荷転送チャネル領域から不要な前記情報電荷を排出するドレイン構造を有し、
前記転送ステップの開始に先立って、前記排出電圧を前記ドレイン構造へ与え、前記電位井戸に蓄積されている前記情報電荷のうち前記ＣＣＤシフトレジスタの前記転送クロックに応じた転送能力を超える分を排出する電荷排出ステップを有すること、
を特徴とする駆動方法。
【請求項５】
ＣＣＤシフトレジスタにて受光し、発生する情報電荷を当該ＣＣＤシフトレジスタの電位井戸に蓄積する撮像部を備えた固体撮像素子と、当該ＣＣＤシフトレジスタの転送電極に印加するオン電圧及びオフ電圧を生成し前記電位井戸の形成及び移動を制御する駆動回路とを備えた撮像装置において、
前記駆動回路は、
露光により生じた前記情報電荷を前記電位井戸に蓄積する露光動作における前記オフ電圧として、前記ＣＣＤシフトレジスタを転送駆動して前記情報電荷を前記撮像部から読み出す転送動作における前記オフ電圧よりも低い露光時オフ電圧を生成し、
前記露光動作にて前記転送電極に前記オン電圧を印加して前記電位井戸を形成する際に、先行して前記露光時オフ電圧を印加すること、
を特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤシフトレジスタにて受光して情報電荷を発生する固体撮像素子に関し、特に、露光期間中の暗電流の低減に関する。
【背景技術】
【０００２】
フレーム転送方式のＣＣＤイメージセンサは、露光により画素毎に情報電荷を生成し蓄積する撮像部と、撮像部から高速に転送された情報電荷を水平転送部により１行ずつ読み出されるまでの間、保持する遮光された蓄積部とを含んで構成される。
【０００３】
撮像部及び蓄積部はそれぞれ、垂直方向に延在して互いに平行に配置された複数の電荷転送チャネル領域と、水平方向に延在して互いに平行に配置された複数の転送電極とを含んで構成された複数の垂直ＣＣＤレジスタからなる。当該ＣＣＤシフトレジスタの各ビットは、隣接して配置された複数本の転送電極を含み、それら転送電極に印加する電圧によって、情報電荷を蓄積する電位井戸を１つずつ電荷転送チャネル領域に形成する。撮像部のＣＣＤシフトレジスタの各ビットはそれぞれ撮像素子の画素を構成し、被写体からの光を受光し、受光量に応じた情報電荷を生成し電位井戸に蓄積する。
【０００４】
図６は、従来の駆動回路がフレーム転送方式のＣＣＤイメージセンサに供給するクロック信号を示す模式的なタイミング図である。図６において、時間は横軸右方向に経過する。ここで撮像部及び蓄積部はそれぞれ３相駆動とし、３相クロックφi1〜φi3は撮像部の各画素に対応付けられる互いに隣接した３本の転送電極に印加される。駆動回路は撮像部及び蓄積部を構成するＣＣＤシフトレジスタの各転送電極に対して、所定のオン電圧ＶＨ及びオフ電圧ＶＬ（ＶＨ＞ＶＬ）の２つの電圧状態間にて遷移するクロックを生成し供給する。
【０００５】
駆動回路は、露光時にはφi2を供給される転送電極にＶＨを印加して電位井戸を形成し、当該電位井戸に露光により生じる情報電荷を蓄積させる一方、隣接する転送電極にはφi1，φi3としてＶＬを印加して電位井戸間に電位障壁を形成して画素毎の情報電荷の蓄積を可能とする。露光期間Ｅは、電子シャッタ動作後（時刻ｔ01）から始まり、フレーム転送の開始（時刻ｔ02）により終了する。電子シャッタ動作は、撮像部の各転送電極に印加されるφi1〜φi3をオフ電圧とし、また基板電圧Ｖsubに通常時より高い電圧ＶＳＨのパルス２を印加して、撮像部の電位井戸に蓄積された情報電荷を基板へ掃き出すことにより行われる。
【０００６】
また、撮像部から蓄積部へのフレーム転送や、蓄積部から水平転送部へのライン転送においては、周期的にオン電圧ＶＨ及びオフ電圧ＶＬが入れ替わる転送クロック４，６を、隣接する転送電極間にて位相差を設けて与えることにより、電位井戸を一定の方向へ移動させる。なお、転送クロックφs1〜φs3は互いに位相がずれている点を除けば基本的に同様であるため、図６にはφs1のみを示した。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
電荷転送チャネル領域では、例えば、半導体基板表面近傍の界面準位等に起因して暗電流が発生する。露光期間にて撮像部に形成される電位井戸には、入射光に応じた発生した情報電荷と共に、対応する領域で発生した暗電流も蓄積し、Ｓ／Ｎ比の劣化原因となり得るという問題があった。
【０００８】
本発明は、上記問題点を解決するためになされたものであり、露光期間にて撮像部のＣＣＤシフトレジスタに蓄積される情報電荷に混入する暗電流を低減し、Ｓ／Ｎ比が向上した画像の取得を可能とする固体撮像素子の駆動方法及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る固体撮像素子の駆動方法は、ＣＣＤシフトレジスタにて受光し、発生する情報電荷を当該ＣＣＤシフトレジスタの電位井戸に蓄積する撮像部を備えた固体撮像素子の駆動方法であって、露光により生じた前記情報電荷を前記電位井戸に蓄積する露光ステップと、転送クロックの印加により前記ＣＣＤシフトレジスタを駆動して前記情報電荷を前記撮像部から読み出す転送ステップと、を有し、前記露光ステップが、前記ＣＣＤシフトレジスタの転送電極のうち前記情報電荷の蓄積位置に対応した蓄積電極にオン電圧を印加し前記電位井戸を形成する蓄積ステップと、前記蓄積ステップに先行して前記蓄積電極に、前記転送クロックのオフ電圧より低い蓄積前オフ電圧を印加する蓄積前ステップと、を有する方法である。
【００１０】
本発明によれば、露光動作において情報電荷として電子を蓄積する電位井戸を形成する前に、転送電極に転送クロックのオフ電圧より低い蓄積前オフ電圧を印加することにより、当該転送電極下の半導体基板表面近傍における自由ホールの濃度が高まる。
【００１１】
上記駆動方法においては、前記蓄積前オフ電圧を、前記転送電極下の半導体表面に反転層を形成するピンニング電圧に応じた値とすることができる。
【００１２】
また上記駆動方法は、前記ＣＣＤシフトレジスタが埋め込みチャネル型である固体撮像素子に用いることができる。
【００１３】
さらに、上記駆動方法は、前記固体撮像素子が、排出電圧の印加に応じて前記ＣＣＤシフトレジスタの電荷転送チャネル領域から不要な前記情報電荷を排出するドレイン構造を有するものにおいて、前記転送ステップの開始に先立って、前記排出電圧を前記ドレイン構造へ与え、前記電位井戸に蓄積されている前記情報電荷のうち前記ＣＣＤシフトレジスタの前記転送クロックに応じた転送能力を超える分を排出する電荷排出ステップを実行するようにすることができる。
【００１４】
本発明に係る撮像装置は、ＣＣＤシフトレジスタにて受光し、発生する情報電荷を当該ＣＣＤシフトレジスタの電位井戸に蓄積する撮像部を備えた固体撮像素子と、当該ＣＣＤシフトレジスタの転送電極に印加するオン電圧及びオフ電圧を生成し前記電位井戸の形成及び移動を制御する駆動回路とを備えたものであって、前記駆動回路が、露光により生じた前記情報電荷を前記電位井戸に蓄積する露光動作における前記オフ電圧として、前記ＣＣＤシフトレジスタを転送駆動して前記情報電荷を前記撮像部から読み出す転送動作における前記オフ電圧よりも低い露光時オフ電圧を生成し、前記露光動作にて前記転送電極に前記オン電圧を印加して前記電位井戸を形成する際に、先行して前記露光時オフ電圧を印加するものである。
【発明の効果】
【００１５】
露光動作の情報電荷の蓄積前に、低いオフ電圧（蓄積前オフ電圧）を印加して基板表面近傍の自由ホールの濃度を高めることで、基板とゲート酸化膜との界面に生じる界面準位がホールを捕獲する割合が高くなる。そのため、その後、オン電圧を印加して形成した電位井戸に情報電荷を蓄積する過程において、価電子帯から界面準位へ励起された電子がホールを捕獲して再び価電子帯に戻りやすくなる。つまり、界面準位を介して電子が伝導帯へ励起されにくくなり暗電流が低減する。一方、転送動作では、オフ電圧が蓄積前オフ電圧より高い分、オン電圧とオフ電圧とでの電荷転送チャネル領域における電位の切り替わりが迅速となり高速な転送が実現されると共に、消費電力の低減が図られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
図１は、本撮像装置の概略の構成を示すブロック図である。この撮像装置は、イメージセンサ１０の他、クロック発生回路１２、タイミング制御回路１４、アナログ信号処理回路１６、Ａ／Ｄ変換回路１８及びデジタル信号処理回路２０を備えている。
【００１８】
イメージセンサ１０は、フレーム転送方式のＣＣＤイメージセンサであり、半導体基板表面に形成された撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄを備える。撮像部１０ｉ及び蓄積部１０ｓは互いに列方向に互いのチャネルが連続した垂直ＣＣＤシフトレジスタからなり、撮像部１０ｉ及び蓄積部１０ｓにはそれら垂直ＣＣＤシフトレジスタが行方向（画像上の水平方向）に複数配列される。これら垂直ＣＣＤシフトレジスタは転送電極として、基板上に行方向に渡され、かつ列方向に複数本並列に配列されたゲート電極を備え、これら転送電極に位相をずらしたクロックを印加することで垂直ＣＣＤシフトレジスタ内を画素毎の情報電荷が垂直転送される。本イメージセンサ１０においては、撮像部１０ｉ及び蓄積部１０ｓのＣＣＤシフトレジスタは３相駆動であり、撮像部１０ｉに３相クロックφi、蓄積部１０ｓに３相クロックφsが供給され、それぞれにおける情報電荷の蓄積、転送が制御される。
【００１９】
撮像部１０ｉの垂直ＣＣＤシフトレジスタの各ビットにより構成される受光画素は入射光に応じて信号電荷を発生し蓄積する。この撮像部１０ｉでの情報電荷の蓄積動作についてはあとで詳述する。設定された露光期間が経過すると、３相クロックφi，φsにより撮像部１０ｉ及び蓄積部１０ｓそれぞれの垂直ＣＣＤシフトレジスタが駆動され、撮像部１０ｉから蓄積部１０ｓへのフレーム転送が行われる。蓄積部１０ｓは遮光膜で覆われ、光の入射による電荷発生を防止されるので、フレーム転送された撮像部１０ｉからの信号電荷をそのまま保持することができる。水平転送部１０ｈはＣＣＤシフトレジスタからなり、その各ビットは蓄積部１０ｓの複数の垂直ＣＣＤシフトレジスタの各出力に接続される。蓄積部１０ｓに保持された１画面分の信号電荷はライン転送動作により、１行単位で水平転送部１０ｈに転送される。水平転送部１０ｈに転送された信号電荷は、水平転送部１０ｈの水平転送駆動によって出力部１０ｄに転送される。出力部１０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部１０ｈから出力される信号電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号Ｙ0(t)として出力する。
【００２０】
クロック発生回路１２は、撮像部１０ｉの垂直シフトレジスタを駆動するクロックφi、蓄積部１０ｓの垂直シフトレジスタを駆動するクロックφs、水平転送部１０ｈを駆動するクロックφh、出力部１０ｄのリセットゲートを駆動するクロックφr、ｎ型半導体基板に印加される基板電圧Ｖsubを生成してイメージセンサ１０を駆動する。なお、クロック発生回路１２は、タイミング制御回路１４から供給されるタイミング信号に基づいて生成される。
【００２１】
タイミング制御回路１４は、一定周期の基準クロックＣＫをカウントする複数のカウンタを含んで構成され、基準クロックＣＫを分周してタイミング信号、例えば水平同期信号ＨＤ及び垂直同期信号ＶＤを生成する。
【００２２】
アナログ信号処理回路１６は、サンプルホールド、自動利得制御（ＡＧＣ：Auto Gain Control）等の処理を画像信号Ｙ0(t)に施し、所定のフォーマットに従う画像信号Ｙ1(t)を生成する。
【００２３】
Ａ／Ｄ変換回路１８はアナログ信号処理回路１６から出力される画像信号Ｙ1(t)をデジタルデータに変換して、画像データＤ1(n)を出力する。
【００２４】
デジタル信号処理回路２０はＡ／Ｄ変換回路１８から画像データＤ1(n)を取り込み、各種の処理を行う。例えば、デジタル信号処理回路２０は、画像データＤ1(n)から輝度データや色データを生成し、生成したデータに対して輪郭補正やガンマ補正等の処理を施す。また、デジタル信号処理回路２０は、自動露光制御回路を含み、画像データを１画面単位で積分し、その積分値に応じて露光期間Ｅを伸縮制御する自動露光制御を行う。例えば、自動露光制御回路は１カウントが１水平走査期間（１Ｈ）を意味する露光制御値Ｉoにより露光時間Ｅを指定する。
【００２５】
図２は、撮像部１０ｉの一部の模式的な平面図である。受光画素は垂直シフトレジスタのビットに対応しており、１画素の情報電荷を蓄積することができる。垂直シフトレジスタのチャネル領域３０ｃ同士はチャネル分離領域３０ｓで分離される。それぞれ列方向に延びるチャネル領域３０ｃの上に、転送電極Ｇ1〜Ｇ3（転送電極３２-1〜３２-3）が列方向に周期的に配置される。各受光画素３４の上には、転送電極３２-1〜３２-3が１組ずつ配置される。ここでは、転送電極３２-2が画素の中央部に配置される。転送電極３２-1〜３２-3は、クロック発生回路１２からそれぞれクロックφi1〜φi3を印加されるように構成される。
【００２６】
図３は、撮像部１０ｉのＣＣＤシフトレジスタの電荷転送方向に沿った模式的な断面図であり、図２の直線Ａ−Ａ’に沿った垂直断面を示している。ｎ型半導体基板４０には、ｐ型不純物を拡散して形成されたｐウェル４２及び、ｎ型不純物を拡散してｐウェル４２より浅く形成されたｎウェル４４が形成される。これにより、ＣＣＤシフトレジスタの電荷転送チャネルは埋込チャネルとして形成され、また基板の深さ方向にはｎｐｎ型の構造が形成され、これにより縦型オーバーフロードレイン（ＶＯＤ：Vertical Overflow Drain）が実現される。基板表面には間にゲート酸化膜４６を介在して、列方向に転送電極３２-1〜２３-3が周期的に配列される。上述のように転送電極３２-1〜３２-3にはそれぞれ３相クロックφi1〜φi3が印加され、このクロック電圧に応じて、ゲート酸化膜４６下の半導体基板内のチャネル電位が制御される。なお、図３には、マイクロレンズアレイ４８も示している。マイクロレンズアレイ４８を構成する各レンズ４８'はそれぞれ受光画素に対応して配置され、各レンズ４８'に入射する光を受光画素へ向けて集光する。
【００２７】
図４は、図３に断面図を示したＣＣＤシフトレジスタの基板深さ方向のポテンシャルプロファイルを示す模式図である。図において横軸が基板表面からの深さを表す。また、縦軸は電位を表し、下が正電位側、上が負電位側となる。曲線５０（ＡＢＣＤ）、曲線５２（Ａ’Ｂ'ＣＤ）はそれぞれ、各画素の１つの転送電極３２を転送クロックのオン電圧が印加されるオン電極とし、残りの２つの転送電極３２を転送クロックのオフ電圧が印加されるオフ電極としたときのポテンシャルプロファイルであり、曲線５０（ＡＢＣＤ）がオン電極下のポテンシャルプロファイルを表し、曲線５２（Ａ'Ｂ'ＣＤ）がオフ電極下のポテンシャルプロファイルを表している。曲線５０上のＢ点は電位井戸のポテンシャルを表し、曲線５２上のＢ’点は電位井戸間に形成される電位障壁の鞍点のポテンシャルを表す。また、曲線５４（Ａ’Ｂ"ＣＤ）は、電位井戸の移動過程でのオフ電極下でのポテンシャルプロファイルを表す。この電位井戸の移動過程では、各画素の２つの転送電極３２がオン電極とされ、残り１つの転送電極３２だけがオフ電極とされる。そのため、短チャネル効果により、Ｂ"点のポテンシャルは両側のオン電極下の電位井戸のポテンシャルの影響を受けて、Ｂ'点のポテンシャルより深くなる。
【００２８】
なお、図４において、点線で示す曲線５６（Ａ'Ｂ'Ｃ'Ｄ'）は、電子シャッタ動作でのポテンシャルプロファイルを表している。電子シャッタ動作では、撮像部の全ての転送電極にオフ電圧を印加し、基板電圧Ｖsubを通常時の電圧（点Ｄ）より高い正電圧（点Ｄ'）とする。Ｖsubを上げることにより、通常、Ｃ点にあるｐウェル４２の電位がＣ'点まで深くなり、ｐウェル４２による基板深さ方向の電位障壁を消失させることができる。これにより、基板表面側の情報電荷をｐウェル４２を越えて基板裏面へ排出することができる。
【００２９】
また、後述するように、情報電荷を蓄積する電位井戸に対応する転送電極にオン電圧を印加したままで、基板電圧Ｖsubを通常時の電圧（点Ｄ）より高い正電圧（点Ｄ'）とすることで、ブルーミング抑制を目的とした電荷排出動作（ブルーミング抑制動作）が行われる。このブルーミング抑制動作でのオン電極下でのポテンシャルプロファイルは、曲線５８（ＡＢＣ'Ｄ'）で表され、オフ電極下でのポテンシャルプロファイルは曲線５６（Ａ'Ｂ'Ｃ'Ｄ'）で表される。これにより、電位井戸に蓄積された情報電荷のうち、ｐウェル４２のポテンシャル（点Ｃ'）を越える分が基板裏面へ排出される。ここで、ｐウェル４２のポテンシャル（点Ｃ'）が点Ｂ"より深くなるように基板電圧Ｖsubを設定する。このように電位井戸に蓄積される情報電荷量を電位井戸の移動過程の前に、当該移動過程でのオフ電極下での電位障壁（点Ｂ"）以下に減らすことで、当該移動過程にてブルーミングを起こりにくくすることができる。
【００３０】
次に、本撮像装置におけるイメージセンサの駆動方法について説明する。図５は、クロック発生回路１２がイメージセンサ１０に供給する各種電圧信号の基本的な変化を示す模式的なタイミング図である。図５において、時間は横軸右方向に経過する。図５には撮像部１０ｉの転送電極に印加される転送クロック信号φi1〜φi3、基板電圧信号Ｖsub、及び蓄積部１０ｓの転送電極に印加される転送クロックφs1それぞれの模式的な波形と発生タイミングとが示されている。転送クロックφsの残りのφs2及びφs3は、３相駆動を実現するようにφs1とは位相がシフトしている点を除けば基本的にφs1と同様であり、簡略化のため図示を省略している。
【００３１】
ここで、本撮像装置は、撮像部１０ｉのＣＣＤシフトレジスタの転送電極に印加されるクロックφiのオフ電圧をフレーム転送動作ではＶＬ１とする一方、露光動作ではＶＬ１より低い負電圧ＶＬ２とする。オフ電圧ＶＬ１は、基本的に、蓄積部１０ｓのＣＣＤシフトレジスタに対する転送クロックφsのオフ電圧と同じとすることができる。一方、ＶＬ２は、例えば、これを印加した転送電極下の基板表面の電位をピンニング（pinning）する電圧に設定される。ピンニング状態での基板表面にはチャネル分離領域３０ｓから供給されるホールが蓄積した反転層が形成される。このようにホールによって反転された状態では、ゲート酸化膜との界面での熱励起電子の発生が抑制される。例えば、反転状態では界面の価電子帯の自由なホールの濃度が大きいために、基板とゲート酸化膜との界面に生じる界面順位がホールを捕獲する割合が高くなり、価電子帯から界面準位へ励起された電子がホールを捕獲して再び価電子帯に戻りやすくなる。このピンニング状態のように、負のオフ電圧を印加した転送電極下では、電子が伝導帯へ励起されにくくなり、界面準位を介した暗電流を抑制することができる。
【００３２】
なお、本撮像装置は、露光期間において情報電荷の蓄積位置を各画素内にて移動させる。例えば、１つの受光画素３４に対応付けられた転送電極Ｇ1〜Ｇ3（図２参照）において、電位井戸の形成位置が時間と共に順にＧ2，Ｇ1，Ｇ2，Ｇ3，Ｇ2，…と移動する。この露光期間での電位井戸の移動により、各画素の範囲内にて暗電流の位置についての平均化がなされ、画素間での暗電流成分のばらつきが抑制されるので、面ざら感が低減される。
【００３３】
以下、図５に即して、より詳細に本駆動方法について説明する。１画面の撮影において、まず撮像部１０ｉが露光される。露光期間Ｅは、電子シャッタ動作により制御される。電子シャッタ動作では、撮像部１０ｉに配置される転送電極Ｇ1〜Ｇ3に印加されるクロック電圧φi1〜φi3を所定期間、全てオフ電圧ＶＬ２とし（期間ｔ1〜ｔ2）、さらに、当該期間にて基板電圧Ｖsubを通常時に印加する直流電圧（基準直流電圧ＶＳＬ、図４の点Ｄの電圧に相当する）より高い排出電圧ＶＳＨ（図４の点Ｄ'の電圧に相当する）とする。これにより、撮像部１０ｉのチャネル領域に蓄積された情報電荷が一旦、基板裏面へ排出される。
【００３４】
また、電子シャッタ動作が完了する時刻ｔ2では、φiの所定位相のクロック信号、例えばφi2がオフ状態のＶＬ２からオン状態のＶＨとされ、転送電極Ｇ2の下に電位井戸が形成される。このタイミングから露光期間Ｅが始まる。一方、露光期間Ｅの終了タイミングは、フレーム転送の開始時刻ｔ18で規定される。
【００３５】
ここで、転送電極Ｇ2は、時刻ｔ2からの電位井戸の形成に先行して、電子シャッタ動作（期間ｔ1〜ｔ2）にてオフ電圧ＶＬ２を印加され、その下の基板表面近傍に反転層が形成される。このオフ電圧ＶＬ２の印加期間にて転送電極Ｇ2下の界面準位がホールを捕獲することにより、引き続く時刻ｔ2からの電位井戸への情報電荷の蓄積動作において、界面準位を介した暗電流が低減する。
【００３６】
上述したように、露光期間Ｅにおける電位井戸の位置は画素内で移動され、転送電極Ｇ2下に引き続いて転送電極Ｇ1下に電位井戸が形成される（時刻ｔ4）。転送電極Ｇ1下の電位井戸には転送電極Ｇ2下にて蓄積された情報電荷が移動されると共に、当該Ｇ1下にて新たに発生する情報電荷が累積される。この転送電極Ｇ1は時刻ｔ4にてオン電圧ＶＨを印加されるまで、オフ電圧ＶＬ２を印加される。よって、上記転送電極Ｇ2での情報電荷の蓄積と同様に、転送電極Ｇ1での情報電荷の蓄積においても暗電流が低減される。以降、露光期間の終了まで電位井戸の位置は順次、移動されるが、いずれの転送電極下に電位井戸が形成される場合も、先行して当該転送電極はオフ電圧ＶＬ２を印加される。そして、これにより、各転送電極下での情報電荷の蓄積において暗電流の発生が抑制され、各画素に蓄積される情報電荷に含まれる暗電流成分を低減できる。
【００３７】
露光期間Ｅの最後にＧ3の下の電位井戸に蓄積された情報電荷は、時刻ｔ18から開始されるフレーム転送によって、蓄積部１０ｓへ高速に移動される。クロック発生回路１２は、フレーム転送において、転送クロックφi（φi1〜φi3）及びφs（φs1〜φs3）として、ＶＬ１からＶＨを振幅とする互いに同期した高速なクロックを撮像部１０ｉの列方向の画素数に応じたサイクルだけ発生させる（期間ｔ18〜ｔ19）。これにより、撮像部１０ｉの全画素の信号電荷が全て、遮光膜を備えた蓄積部１０ｓへ短時間に移送される。
【００３８】
フレーム転送におけるクロック周期は、露光動作におけるオン電圧ＶＨとオフ電圧ＶＬ２との切り替わり周期に比べて短い。ここで、転送動作においては反転層の形成は不要であり、また、クロックの振幅を大きくすると立ち上がり時間、立ち下がり時間が大きくなり、高速転送が難しくなる。そこで、フレーム転送では、クロックのオフ電圧をＶＬ２ではなくＶＬ１としてクロック振幅を小さくする。また、フレーム転送ではクロック周波数が極めて高くなり、発熱や消費電力の増大が問題となりやすい。これに対し、クロック振幅の低下はこれら発熱や消費電力の抑制に有効である。
【００３９】
このようにフレーム転送でのクロック振幅を露光期間における振幅よりも小さくすると、露光期間Ｅにて電位井戸に蓄積された情報電荷量がフレーム転送でのＣＣＤシフトレジスタの取り扱い電荷量を超え、ブルーミングが生じやすくなる。本撮像装置では、この問題に対処するために、フレーム転送に先行して、上述したブルーミング抑制動作を実行する。すなわち、フレーム転送の開始（時刻ｔ18）に先行する時刻ｔ17にて、Ｖsubの基準直流電圧ＶＳＬにパルス７２が重畳され、排出電圧ＶＳＨが基板に印加される。これにより、ｐウェル４２のポテンシャルが、通常時のポテンシャル（図４の点Ｃ）より深いポテンシャル（図４の点Ｃ'）となり、電位井戸に蓄積された情報電荷のうち、ｐウェル４２のポテンシャル（点Ｃ'）を越える分が基板裏面へ排出される。このように電位井戸に蓄積される情報電荷量をフレーム転送の開始前に減らすことで、フレーム転送動作にてブルーミングが起こりにくくなる。
【００４０】
なお、露光期間Ｅ内での上述の電位井戸の移動に際して、移動元に対応する転送電極と移動先に対応する転送電極との双方が同時にオン電圧を印加される期間βでは、電位井戸間の電位障壁が１つの転送電極のみで形成される。このとき、上述のように電位障壁が低下するため、ブルーミングが生じやすくなる。本撮像装置では、これへの対応としても上述のブルーミング抑制動作を実行する。図５の例では、期間βが始まる時刻ｔ4，ｔ6，ｔ8，ｔ10，ｔ12，ｔ14，ｔ16に先行して、Ｖsubの基準直流電圧ＶＳＬにパルス７０を重畳して排出電圧ＶＳＨを基板に印加し、ブルーミングを抑制する（時刻ｔ3，ｔ5，ｔ7，ｔ9，ｔ11，ｔ13，ｔ15）。
【００４１】
また、上述のブルーミング抑制動作では、Ｖsubに重畳するパルス７０，７２によってブルーミングを抑制するため、基準直流電圧ＶＳＬをブルーミング抑制とは独立して定めることが可能である。ここで、Ｖsubに連動してｐウェル４２のポテンシャルが変化し、さらに、電位井戸（点Ｂ）の基板表面からの深さが変化する。具体的には、Ｖsubを下げると、ｐウェル４２のポテンシャルが浅くなり、電位井戸が基板表面側に近づく。これに起因して、転送電極３２と電荷転送チャネルとの容量が増加し、転送クロックに対するチャネルの電位変化が大きくなって電荷転送能力が増加し得る。そこで、本撮像装置では、パルス７０，７２の排出電圧ＶＳＨを調整してブルーミングを抑制する一方、基準直流電圧ＶＳＬを低く設定することにより、露光期間より小さい振幅で駆動されるフレーム転送及びライン転送においても必要とされる電荷転送能力を確保することが容易となる。なお、本実施形態ではパルス７０の基板電圧Ｖsubと電子シャッタ動作時の基板電圧Ｖsubとは共にＶＳＨとして互いに等しくなるように設定しているが、互いに異なる電圧とすることも可能である。
【００４２】
さて、蓄積部１０ｓへ転送された情報電荷は、ライン転送によって水平転送部１０ｈへ転送される。クロック発生回路１２は、タイミング制御回路１４が生成する水平同期信号ＨＤに同期した各タイミングにて、１サイクルの転送クロックφsを生成しライン転送を実行する。このライン転送におけるφsの各クロックの振幅はＶＬ１からＶＨに設定される。水平転送部１０ｈは水平転送によって情報電荷を出力部１０ｄへ転送し、出力部１０ｄは情報電荷を画像信号Ｙ0(t)に変換し順次、出力する。
【００４３】
なお、上述の構成では、露光期間Ｅにて電位井戸を移動させる例を示した。オフ電圧ＶＬ２印加による界面準位を介した暗電流の抑制効果は、オン電圧ＶＨの印加後、時間と共に弱まり得る。その点で、電位井戸の移動を行う駆動方法は、電位井戸の移動毎にオフ電圧ＶＬ２印加の効果の更新が図られ、暗電流成分が効果的に低減され得る。一方、露光期間Ｅにて電位井戸を移動させず、固定的に形成された電位井戸にて情報電荷の蓄積を行う駆動方法においても、先行してオフ電圧ＶＬ２を印加することにより暗電流を低減させることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に係る撮像装置の概略の構成を示すブロック図である。
【図２】撮像部の一部の模式的な平面図である。
【図３】撮像部のＣＣＤシフトレジスタの電荷転送方向に沿った模式的な断面図である。
【図４】図３に断面図を示したＣＣＤシフトレジスタの基板深さ方向のポテンシャルプロファイルを示す模式図である。
【図５】クロック発生回路がイメージセンサに供給する各種電圧信号の基本的な変化を示す模式的なタイミング図である。
【図６】従来の駆動回路がフレーム転送方式のＣＣＤイメージセンサに供給するクロック信号を示す模式的なタイミング図である。
【符号の説明】
【００４５】
１０  イメージセンサ、１０ｉ  撮像部、１０ｓ  蓄積部、１０ｈ  水平転送部、１０ｄ  出力部、１２  クロック発生回路、１４  タイミング制御回路、１６  アナログ信号処理回路、１８  Ａ／Ｄ変換回路、２０  デジタル信号処理回路、３０ｃ  チャネル領域、３０ｓ  素子分離領域、３２  転送電極、３４  受光画素、４０  ｎ型半導体基板、４２  ｐウェル、４４  ｎウェル、４６  ゲート酸化膜、４８  マイクロレンズアレイ。
【図１】
2007180761.tif 000003
【図２】
2007180761.tif 000004
【図３】
2007180761.tif 000005
【図４】
2007180761.tif 000006
【図５】
2007180761.tif 000007
【図６】
2007180761.tif 000008