(57)【要約】【課題】  損失低減を図ったＤＣ−ＤＣコンバータにおいて、使用するインダクタの個数を削減した回路構成のＤＣ−ＤＣコンバータを提供する。【解決手段】  ＤＣ−ＤＣコンバータは、一次電源電圧Ｖ１からインダクタＬ１に蓄積された電磁エネルギを二次電源電圧Ｖ２へ放出するトランジスタＱ１と、一端子が第１接続点Ｘに接続されるインダクタＬ２と、トランジスタＱ２の導通に先立ち、前記投入電流に比して大きな電流を流す第１補助電流経路を形成し、一端子がインダクタＬ２の他端子に接続されるトランジスタＱ６およびトランジスタＱ４と、インダクタＬ１からインダクタＬ２に蓄積された電磁エネルギを、インダクタＬ２から二次電源電圧Ｖ２へ放出する経路を順方向として接続される２つのダイオードと、一端子が第１接続点Ｘに接続され、他端子が２つのダイオードの接続点に接続されるコンデンサとを備えている。【選択図】  図１
2007312459.tif 000002
【特許請求の範囲】
【請求項１】
一端子が低圧電源の出力端子に接続されてなる第１インダクタの他端子に接続され、投入電流により前記第１インダクタに電磁エネルギを蓄積する際に導通する第１スイッチング素子を備える非絶縁型ＤＣ−ＤＣコンバータであって、
前記第１インダクタと前記第１スイッチング素子との第１接続点に一端子が接続され、前記低圧電源の出力端子と高圧電源の出力端子のうち一方から前記第１インダクタに蓄積された電磁エネルギを前記低圧電源の出力端子と前記高圧電源の出力端子のうち他方へ放出する第２スイッチング素子と、
一端子が前記第１接続点に接続される第２インダクタと、
前記第１スイッチング素子の導通に先立ち、前記第１スイッチング素子の電流経路端子間の印加電圧を僅少とするため、前記投入電流に比して大きな電流を流す第１補助電流経路を形成し、一端子が前記第２インダクタの他端子に接続される第３スイッチング素子と、
前記第３スイッチング素子と共に前記第１補助電流経路を形成し、前記第３スイッチング素子の他端子に接続される第４スイッチング素子と、
前記第１インダクタと前記高圧電源のうち一方から前記第２インダクタに蓄積された電磁エネルギを、前記第３スイッチング素子を介して、前記第１インダクタと前記高圧電源のうち他方へ放出する経路を順方向として接続される２つのダイオードと、
一端子が前記第１接続点に接続され、他端子が前記２つのダイオードの接続点に接続されるコンデンサと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１スイッチング素子および前記第４スイッチング素子の一端子は、基準端子に接続され、前記高圧電源端子には、前記低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１スイッチング素子および前記第４スイッチング素子の一端子は、前記高圧電源端子に接続され、前記低圧電源端子には、前記高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
一次電源端子に一端子が接続される主インダクタと、二次電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチンング素子とを備え、前記上方および下方スイッチング素子の第１接続点に前記主インダクタの他端子が接続されてなるＤＣ−ＤＣコンバータであって、
一端子が、前記第１接続点に接続される補助インダクタと、
前記上方スイッチング素子の導通により前記主インダクタに電磁エネルギを蓄積する際、前記上方スイッチング素子の導通に先立ち、前記上方スイッチング素子の電流経路端子間の印加電圧を僅少とするため、前記主インダクタに流れる電流に比して大きな電流を流す第１補助電流経路を形成し、一端子が前記補助インダクタの他端子に接続される第１補助スイッチング素子と、
前記第１補助スイッチング素子と共に第１補助電流経路を形成し、前記第１補助スイッチング素子の他端子に接続される第２補助スイッチング素子と、
前記基準端子から、前記第１補助スイッチング素子および前記第２補助スイッチング素子の接続点に向う経路を順方向として接続される第１ダイオードおよび第２ダイオードと、
一端子が前記第１接続点に接続され、他端子が前記第１ダイオードおよび前記第２ダイオードの接続点に接続される第１コンデンサと、
前記下方スイッチング素子の導通により前記主インダクタに電磁エネルギを蓄積する際、前記下方スイッチング素子の導通に先立ち、前記下方スイッチング素子の電流経路端子間の印加電圧を僅少とするため、前記主インダクタに流れる電流に比して大きな電流を流す第２補助電流経路を形成し、一端子が前記補助インダクタの他端子に接続される第３補助スイッチング素子と、
前記第３補助スイッチング素子と共に前記第２補助電流経路を形成し、前記第３補助スイッチング素子の他端子に接続される第４補助スイッチング素子と、
前記第３補助スイッチング素子および前記第４補助スイッチング素子の接続点から、前記二次電源端子に向う経路を順方向として接続される第３ダイオードおよび第４ダイオードと、
一端子が前記第１接続点に接続され、他端子が前記第３ダイオードおよび前記第４ダイオードの接続点に接続される第２コンデンサと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関するものであり、特に、損失低減を図ったＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
図２０に示すように、非特許文献１に開示されているＤＣ−ＤＣコンバータ１００は、低圧電源Ｖ１０１から昇圧して高圧電源Ｖ１０２に電力を供給することも、高圧電源Ｖ１０２から降圧して低圧電源Ｖ１０１に電力を供給することも可能な昇降圧ＤＣ−ＤＣコンバータである。
【０００３】
低圧電源Ｖ１０１から昇圧して高圧電源Ｖ１０２に電力を供給する場合には、トランジスタＱ１０２が導通されることで、低圧電源Ｖ１０１からの電流がインダクタＬ１０１に流れ込み、インダクタＬ１０１に電磁エネルギが蓄積される。その後、トランジスタＱ１０２が非導通にされると、インダクタＬ１０１に蓄積された電磁エネルギは、ダイオードＤ１０１を介して高圧電源Ｖ１０２に電力として放出される。なお、トランジスタＱ１０２が導通されるのに先立ち、トランジスタＱ１０４が導通されて、インダクタＬ１０４およびトランジスタＱ１０４を電流経路とする補助電流経路が形成される。これにより、トランジスタＱ１０２のソフトスイッチングがなされる。
【０００４】
一方、高圧電源Ｖ１０２から降圧して低圧電源Ｖ１０１に電力を供給する場合には、トランジスタＱ１０１が導通されることで、高圧電源Ｖ１０２からの電流がインダクタＬ１０１に流れ込み、インダクタＬ１０１に電磁エネルギが蓄積される。その後、トランジスタＱ１０１が非導通にされると、インダクタＬ１０１に蓄積された電磁エネルギは、ダイオードＤ１０２を介して低圧電源Ｖ１０１に電力として放出される。なお、トランジスタＱ１０１が導通されるのに先立ち、トランジスタＱ１０３が導通されて、インダクタＬ１０３およびトランジスタＱ１０３を電流経路とする補助電流経路が形成される。これにより、トランジスタＱ１０１のソフトスイッチングがなされる。
【０００５】
なお、その他の関連技術として、特許文献１および特許文献２に開示されているＤＣ−ＤＣコンバータがある。
【非特許文献１】信学技報  ＥＥ２００２−４１
【特許文献１】特開平７−２４１０７１
【特許文献２】特開平７−２４１０７２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１のＤＣ−ＤＣコンバータ１００では、主インダクタであるインダクタＬ１０１に付随してインダクタＬ１０３およびインダクタＬ１０４といった２つの補助インダクタが必要とされる。このため、インダクタ自体の面積およびインダクタの発熱を放熱する冷却フィンや冷却ファンなどの機器の面積がＤＣ−ＤＣコンバータの多くの部分を占めることとなり、ＤＣ−ＤＣコンバータの小型化を図る場合に問題となる。
【０００７】
本発明は、前記背景技術の問題点に鑑みなされたものであり、損失低減を図ったＤＣ−ＤＣコンバータにおいて、使用するインダクタの個数を削減した回路構成のＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
その解決手段は、一端子が低圧電源の出力端子に接続されてなる第１インダクタの他端子に接続され、投入電流により前記第１インダクタに電磁エネルギを蓄積する際に導通する第１スイッチング素子を備える非絶縁型ＤＣ−ＤＣコンバータであって、前記第１インダクタと前記第１スイッチング素子との第１接続点に一端子が接続され、前記低圧電源の出力端子と高圧電源の出力端子のうち一方から前記第１インダクタに蓄積された電磁エネルギを前記低圧電源の出力端子と前記高圧電源の出力端子のうち他方へ放出する第２スイッチング素子と、一端子が前記第１接続点に接続される第２インダクタと、前記第１スイッチング素子の導通に先立ち、前記第１スイッチング素子の電流経路端子間の印加電圧を僅少とするため、前記投入電流に比して大きな電流を流す第１補助電流経路を形成し、一端子が前記第２インダクタの他端子に接続される第３スイッチング素子と、前記第３スイッチング素子と共に前記第１補助電流経路を形成し、前記第３スイッチング素子の他端子に接続される第４スイッチング素子と、前記第１インダクタと前記高圧電源のうち一方から前記第２インダクタに蓄積された電磁エネルギを、前記第３スイッチング素子を介して、前記第１インダクタと前記高圧電源のうち他方へ放出する経路を順方向として接続される２つのダイオードと、一端子が前記第１接続点に接続され、他端子が前記２つのダイオードの接続点に接続されるコンデンサと、を備えることを特徴とするＤＣ−ＤＣコンバータである。
【０００９】
本発明のＤＣ−ＤＣコンバータでは、第１スイッチング素子の導通による投入電流により、低圧電源端子と高圧電源端子のうち一方から第１インダクタに電磁エネルギが蓄積され、蓄積された電磁エネルギは低圧電源端子と高圧電源端子のうち他方へ放出される。このとき、第１スイッチング素子と第２スイッチング素子とが共に導通する期間がないように、第１および第２スイッチング素子の導通に先立ち、第２および第１スイッチング素子が非導通とされる。
【００１０】
第１スイッチング素子の非導通において、第１接続点に接続されるコンデンサにより、第１接続点の電圧変化が緩やかに行なわれるため、第１スイッチング素子は、電流経路端子間の電圧差が僅少の状態で非導通にされる。
【００１１】
第１スイッチング素子の導通において、その導通に先立ち、第３および第４スイッチング素子の導通により、第１接続点を介して投入電流に比して大きな電流が第１補助電流経路に流されるため、第１スイッチング素子は、電流経路端子間の電圧差が僅少な状態で導通される。第１補助電流経路を介して第１インダクタと高圧電源のうち一方から第２インダクタに蓄積された磁気エネルギのうち一部は、２つのダイオードを介して、第１インダクタと高圧電源のうち他方へ戻される。
【００１２】
第２スイッチング素子の導通（非導通）において、第１接続点に接続されるコンデンサにより、第１接続点の電圧変化は緩やかなものとなるため、第２スイッチング素子は、電流経路端子間の電圧差が僅少の状態で導通（非導通）にすることができる。
【００１３】
本発明では、スイッチング損失を低減したＤＣ−ＤＣコンバータを、第２インダクタ一つで構成することができる。
【００１４】
また、前記第１スイッチング素子および前記第４スイッチング素子の一端子は、基準端子に接続され、前記高圧電源端子には、前記低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータとするとよい。
【００１５】
本発明のＤＣ−ＤＣコンバータでは、第１スイッチング素子および第４スイッチング素子の一端子が基準端子に接続されれば、高圧電源端子には、低圧電源端子の電圧に対して昇圧された電圧が供給される。これにより、スイッチング損失の低減された昇圧コンバータを構成することができる。
【００１６】
また、前記第１スイッチング素子および前記第４スイッチング素子の一端子は、前記高圧電源端子に接続され、前記低圧電源端子には、前記高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータとするとよい。
【００１７】
本発明のＤＣ−ＤＣコンバータでは、第１スイッチング素子および第４スイッチング素子の一端子が高圧電源端子に接続されれば、低圧電源端子には、高圧電源端子の電圧に対して降圧された電圧が供給される。これにより、スイッチング損失の低減された降圧コンバータを構成することができる。
【００１８】
また、一次電源端子に一端子が接続される主インダクタと、二次電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチンング素子とを備え、前記上方および下方スイッチング素子の第１接続点に前記主インダクタの他端子が接続されてなるＤＣ−ＤＣコンバータであって、一端子が、前記第１接続点に接続される補助インダクタと、前記上方スイッチング素子の導通により前記主インダクタに電磁エネルギを蓄積する際、前記上方スイッチング素子の導通に先立ち、前記上方スイッチング素子の電流経路端子間の印加電圧を僅少とするため、前記主インダクタに流れる電流に比して大きな電流を流す第１補助電流経路を形成し、一端子が前記補助インダクタの他端子に接続される第１補助スイッチング素子と、前記第１補助スイッチング素子と共に第１補助電流経路を形成し、前記第１補助スイッチング素子の他端子に接続される第２補助スイッチング素子と、前記基準端子から、前記第１補助スイッチング素子および前記第２補助スイッチング素子の接続点に向う経路を順方向として接続される第１ダイオードおよび第２ダイオードと、一端子が前記第１接続点に接続され、他端子が前記第１ダイオードおよび前記第２ダイオードの接続点に接続される第１コンデンサと、前記下方スイッチング素子の導通により前記主インダクタに電磁エネルギを蓄積する際、前記下方スイッチング素子の導通に先立ち、前記下方スイッチング素子の電流経路端子間の印加電圧を僅少とするため、前記主インダクタに流れる電流に比して大きな電流を流す第２補助電流経路を形成し、一端子が前記補助インダクタの他端子に接続される第３補助スイッチング素子と、前記第３補助スイッチング素子と共に前記第２補助電流経路を形成し、前記第３補助スイッチング素子の他端子に接続される第４補助スイッチング素子と、前記第３補助スイッチング素子および前記第４補助スイッチング素子の接続点から、前記二次電源端子に向う経路を順方向として接続される第３ダイオードおよび第４ダイオードと、一端子が前記第１接続点に接続され、他端子が前記第３ダイオードおよび前記第４ダイオードの接続点に接続される第２コンデンサと、を備えることを特徴とするＤＣ−ＤＣコンバータとするとよい。
【００１９】
本発明のＤＣ−ＤＣコンバータでは、上方スイッチング素子の導通により、二次電源端子から主インダクタに投入電流が流れ磁気エネルギが蓄積される場合、蓄積された磁気エネルギは、下方スイッチング素子の導通に伴い、一次電源端子に放出される。このとき、上方スイッチング素子と下方スイッチング素子とが共に導通する期間がないように、上方および下方スイッチング素子の導通に先立ち、下方および上方スイッチング素子が非導通にされる。
【００２０】
上方スイッチング素子の非導通において、第１接続点に接続される第１コンデンサにより、第１接続点の電圧変化が緩やかに行なわれるため、上方スイッチング素子は、電流経路端子間の電位差が僅少の状態で非導通にされる。
【００２１】
上方スイッチング素子の導通において、その導通に先立ち、第１および第２補助スイッチング素子の導通により、第１接続点を介して投入電流に比して大きな電流が第１補助電流経路に流されるため、上方スイッチング素子は、電流経路端子間の電圧差が僅少な状態で導通される。このとき、第１補助電流経路を流れる電流により補助インダクタに蓄積された磁気エネルギのうち一部は、第１ダイオードおよび第２ダイオードを介する経路で、主インダクタに戻される。
【００２２】
下方スイッチング素子の非導通において、第１接続点に接続される第２コンデンサにより、第１接続点の電圧変化が緩やかに行なわれるため、下方スイッチング素子は、電流経路端子間の電位差が僅少の状態で非導通にされる。
【００２３】
下方スイッチング素子の導通において、その導通に先立ち、第３および第４補助スイッチング素子の導通により、第１接続点を介して投入電流に比して大きな電流が第２補助電流経路に流されるため、下方スイッチング素子は、電流経路端子間の電圧差が僅少な状態で導通される。このとき、第２補助電流経路を流れる電流により補助インダクタに蓄積された磁気エネルギのうち一部は、第３ダイオードおよび第４ダイオードを介する経路で、二次電源端子に放出される。
【００２４】
これにより、スイッチング損失を低減した昇降圧型のＤＣ−ＤＣコンバータを補助インダクタ一つで構成することができる。
【発明の効果】
【００２５】
本発明により、損失低減を図ったＤＣ−ＤＣコンバータにおいて、使用するインダクタの個数を削減した回路構成のＤＣ−ＤＣコンバータを提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を具体化した実施形態のＤＣ−ＤＣコンバータ１を図１〜図１９を参照しつつ詳細に説明する。
【００２７】
図１は、本実施形態のＤＣコンバータ１の回路図である。昇降圧コンバータに、発明部分である補助回路部１０を付加した回路構成を有している。
【００２８】
昇降圧コンバータは、一次電源電圧Ｖ１を昇圧して二次電源に供給すると共に、二次電源電圧Ｖ２を降圧して一次電源に供給する機能を有している。図１に示す昇降圧コンバータは、一次電源電圧Ｖ１と二次電源電圧Ｖ２との間で基準端子Ｇが共通に接続された、いわゆる非絶縁型のＤＣ−ＤＣコンバータである。以下、一次電源電圧Ｖ１の低電圧側の端子を一次電源端子Ｔ１とし、二次電源電圧Ｖ２の高電圧側の端子を二次電源端子Ｔ２とする。
【００２９】
トランジスタＱ１，Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが第１接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が二次電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準端子Ｇに接続され、二次電源端子Ｔ２と基準端子Ｇとの間に直列に接続されている。なお、トランジスタＱ１，Ｑ２のベース端子は、図示しないコントローラにより排他的に導通制御される。
【００３０】
また、トランジスタＱ１，Ｑ２には、エミッタ端子からコレクタ端子に向って順方向に逆並列ダイオードＤＱ１，ＤＱ２が接続されている。第１接続点Ｘと一次電源端子Ｔ１との間には、インダクタＬ１が接続されている。また、一次電源端子Ｔ１および二次電源端子Ｔ２と基準端子Ｇとの間には、一次電源電圧Ｖ１および二次電源電圧Ｖ２に並列にコンデンサＣ１１およびＣ１２が接続されている。
【００３１】
一次電源電圧Ｖ１を二次電源電圧Ｖ２に昇圧する昇圧コンバータとして動作する場合は、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１および逆並列ダイオードＤＱ１を介して二次電源電圧Ｖ２に供給することにより行なわれる。また、二次電源電圧Ｖ２を一次電源電圧Ｖ１に降圧する降圧コンバータとして動作する場合は、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２および逆並列ダイオードＤＱ２を介して一次電源電圧Ｖ１に供給することにより行なわれる。
【００３２】
ここで、コンデンサＣ１１，Ｃ１２は、平滑用のコンデンサである。また、トランジスタＱ１，Ｑ２は、ＩＧＢＴ、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤＱ１，ＤＱ２は、各トランジスタＱ１，Ｑ２に内蔵されている場合のほか、別途ダイオード素子を接続することもできる。
【００３３】
補助回路部１０は、一端子が第１接続点Ｘに接続されるインダクタＬ２と、二次電源端子Ｔ２および基準端子Ｇの間に直列に接続されるトランジスタＱ３，Ｑ５，Ｑ６，Ｑ４とを備えている。インダクタＬ２の他端子は、トランジスタＱ５およびトランジスタＱ６の接続点に接続される。なお、各トランジスタＱ３，Ｑ５，Ｑ６，Ｑ４の両端には逆接続ダイオードＤＱ３，ＤＱ５，ＤＱ６，ＤＱ４が接続されている。
【００３４】
また、補助回路部１０は、基準端子ＧとトランジスタＱ３およびトランジスタＱ５の接続点との間に順方向に接続されるダイオードＤ５，Ｄ３と、トランジスタＱ６およびトランジスタＱ４との間と二次電源端子Ｔ２との間に順方向に接続されるダイオードＤ４，Ｄ６とを備えている。さらに、ダイオードＤ５およびダイオードＤ３の接続点と第１接続点Ｘとの間にはコンデンサＣ３が接続され、ダイオードＤ４およびダイオードＤ６の接続点と第１接続点Ｘとの間にはコンデンサＣ４が接続されている。また、第１接続点Ｘと二次電源端子Ｔ２との間にはコンデンサＣ１が接続され、第１接続点Ｘと基準端子Ｇとの間にはコンデンサＣ２が接続されている。
【００３５】
補助回路部１０では、インダクタＬ２、トランジスタＱ６およびトランジスタＱ４を介して第２補助電流経路が形成され、トランジスタＱ３、トランジスタＱ５およびインダクタＬ２を介して第１補助電流経路が形成される。
【００３６】
次いで、図２〜図１９を参照して、ＤＣコンバータ１の昇降圧動作について説明する。
まず、図２〜図１０を参照して、ＤＣコンバータ１の昇圧動作について説明する。図２にタイミングチャートを、図３〜図１０に各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態（図３〜図１０）を適宜参照しつつ、昇圧動作のタイミングチャート（図２）を説明する。
【００３７】
なお、図２において、ゲート電圧ＶＧＱ１〜ＶＧＱ６は、トランジスタＱ１〜Ｑ６のベース端子に印加される電圧である。また、インダクタ電流ＩＬ１，ＩＬ２は、一次電源電圧Ｖ１から第１接続点Ｘ、第１接続点ＸからトランジスタＱ５およびトランジスタＱ６の接続点に向う電流を正方向とするインダクタＬ１，Ｌ２に流れる電流、第１接続点電圧ＶＸは第１接続点Ｘの電圧を示す。また、ＶＱ４はトランジスタＱ４の電圧、ダイオード電流ＩＤ６はダイオードＤ６に流れる電流を示す。
【００３８】
図２中（１）、（２）および図３、図４は、インダクタＬ１からの電磁エネルギの放出期間である。図２中（１）の期間では、トランジスタＱ１のゲート端子に印加されるゲート電圧ＶＧＱ１がハイレベルであり、トランジスタＱ１が導通している。導通したトランジスタＱ１は逆並列ダイオードＤＱ１と共に、インダクタＬ１から二次電源端子Ｔ２に向ってインダクタ電流ＩＬ１を流している。これにより、インダクタＬ１に蓄えられた電磁エネルギが二次電源端子Ｔ２に放出されて、昇圧された二次電源電圧Ｖ２が供給されることとなる。
【００３９】
このとき、第１接続点Ｘは二次電源電圧Ｖ２に略等しい電圧となり、インダクタＬ１の端子間に二次電源電圧Ｖ２と一次電源電圧Ｖ１との差電圧が、第１接続点Ｘから一次電源電圧Ｖ１に向う方向（この方向を負方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。なお、ゲート電圧ＶＧＱ１がハイレベルに遷移し、トランジスタＱ１が導通状態に遷移する際にはコンデンサＣ１は放電状態となっているため、トランジスタＱ１の導通状態へのスイッチングは、コレクタ・エミッタ間に僅少の電圧が印加された状態で行なわれることとなる。これにより、いわゆるゼロボルトスイッチングがなされトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。また、その後、トランジスタＱ１は非導通状態に遷移する際には、第１接続点Ｘの電位が二次電源電圧Ｖ２と略等しい電圧になっているため、この場合のスイッチングも、コレクタ・エミッタ間に僅少の電圧が印加された状態でなされる。すなわち、ゼロボルトスイッチングがなされることとなる。
【００４０】
図２中（２）および図４において、トランジスタＱ１が非導通にされた後、トランジスタＱ４，Ｑ６のゲート端子にハイレベルのゲート電圧ＶＧＱ４，ＶＧＱ６が印加される。これにより、第１接続点Ｘから、インダクタＬ２、トランジスタＱ６およびトランジスタＱ４を介して基準端子Ｇへの第２補助電流経路が形成され、インダクタＬ２にインダクタ電流ＩＬ２が流れ始める。トランジスタＱ４，Ｑ６が導通に遷移する瞬間には、インダクタ電流ＩＬ２はほとんど流れない。これにより、トランジスタＱ４，Ｑ６は、コレクタ・エミッタ間にほとんど電流が流れない状態でスイッチングされる、いわゆるゼロカレントスイッチングがなされることとなる。
【００４１】
図２中（３）〜（７）および図５〜図９は、インダクタＬ１への電磁エネルギの蓄積期間である。図２中（３）および図５において、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を上回ると、コンデンサＣ１が充電され、コンデンサＣ２が放電される。これにより、第１接続点電圧ＶＸの電位は二次電源電圧Ｖ２から基準端子Ｇの電圧の方向に変化する。
【００４２】
トランジスタＱ２を導通するタイミングを図２中（４）および図６に示す。前述のコンデンサＣ１の充電およびコンデンサＣ２の放電が完了すると、インダクタ電流ＩＬ２は減少に転じる。インダクタ電流ＩＬ２がＩＬ１に比して大きい期間においては、逆並列ダイオードＤＱ２を介してインダクタ電流ＩＬ２が補給されるが、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を下回った後のインダクタ電流ＩＬ１の電流経路を確保する必要がある。そこで、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して大きい期間にトランジスタＱ２の導通タイミングを設定する。このとき、トランジスタＱ２のコレクタ・エミッタ間に僅少の電圧（逆並列ダイオードＤＱ２の順方向電圧）が印加された状態でスイッチングがなされる。すなわち、ゼロボルトスイッチングがなされることとなる。トランジスタＱ２が導通することにより、インダクタＬ１およびトランジスタＱ２を介する電流経路が形成され、インダクタ電流ＩＬ１は正の電流傾きを有して増加していく。
【００４３】
図２中（５）および図７において、トランジスタＱ２が導通に遷移した後、トランジスタＱ４のゲート端子にローレベルのゲート電圧ＶＧＱ４が印加される。これにより、トランジスタＱ４が非導通状態にスイッチングされる。これにより、インダクタ電流ＩＬ２はコンデンサＣ４に対し充電を開始し、トランジスタＱ４のコレクタ電圧ＶＱ４が上昇し始める。
【００４４】
図２中（６）および図８において、インダクタ電流ＩＬ２により、コンデンサＣ４が充電されて、トランジスタＱ４のコレクタ電圧ＶＱ４が上昇すると共にインダクタ電流ＩＬ２の電流が減少する。また、コレクタ電圧ＶＱ４が、二次電源電圧Ｖ２を上回るとダイオードＤ６が導通し、インダクタＬ２に蓄えられた磁気エネルギの一部が二次電源電圧Ｖ２に戻される。
図２中（７）および図９において、インダクタＬ２に蓄積された磁気エネルギが全て放出されると、インダクタ電流ＩＬ２が０となり、ダイオードＤ６が非導通となる。
【００４５】
図２中（８）および図１０において、インダクタ電流ＩＬ２が０となった後、トランジスタＱ２およびトランジスタＱ６のベース端子にローレベルのゲート電圧ＶＧＱ２およびゲート電圧ＶＧＱ６を印加する。これにより、トランジスタＱ２およびトランジスタＱ６が非導通にスイッチングされる。インダクタＬ１に蓄えられた磁気エネルギは、コンデンサＣ１、コンデンサＣ２およびコンデンサＣ４に向って放出される。すなわち、インダクタ電流ＩＬ１が流れることにより、コンデンサＣ２が充電され、コンデンサＣ１およびコンデンサＣ４が放電される。この各コンデンサＣ１，Ｃ２，Ｃ４に対する充放電により、トランジスタＱ２の非導通へのスイッチングは、トランジスタＱ２に電圧がほとんど印加されない状態で行なわれるためゼロボルトスイッチングとなる。また、インダクタ電流ＩＬ２が０の状態でトランジスタＱ６の非導通へのスイッチングがなされるため、トランジスタＱ６のスイッチングはゼロカレントスイッチングとなる。
この磁気エネルギの放出に伴い、第１接続点電圧ＶＸの電圧は基準端子Ｇの電圧から二次電源電圧Ｖ２に向って上昇する。
【００４６】
以後、図２中（１）および図３に戻り、上記の動作が繰返されることにより、昇圧動作が行なわれる。
【００４７】
次いで、図１１〜図１９を参照して、ＤＣコンバータ１の降圧動作について説明する。図１１にタイミングチャートを、図１２〜図１９に各動作における回路の動作状態を示す。以下の説明では回路状の動作状態（図１２〜図１９）を適宜参照しつつ、降圧動作のタイミングチャート（図１１）を説明する。
【００４８】
なお、図１１において、ゲート電圧ＶＧＱ１〜ＶＧＱ６は、トランジスタＱ１〜Ｑ６のベース端子に印加される電圧である。また、インダクタ電流ＩＬ１，ＩＬ２は、一次電源電圧Ｖ１から第１接続点Ｘ、第１接続点ＸからトランジスタＱ５およびトランジスタＱ６の接続点に向う電流を正方向とするインダクタＬ１，Ｌ２に流れる電流、第１接続点電圧ＶＸは第１接続点Ｘの電圧を示す。また、ＶＱ３はトランジスタＱ３の電圧、ダイオード電流ＩＤ５はダイオードＤ５に流れる電流を示す。
【００４９】
図１１中（１１）、（１２）および図１２、図１３は、インダクタＬ１からの電磁エネルギの放出期間である。図１１中（１１）の期間では、トランジスタＱ２のゲート端子に印加されるゲート電圧ＶＧＱ２がハイレベルであり、トランジスタＱ２が導通している。導通したトランジスタＱ２は逆並列ダイオードＤＱ２と共に、インダクタＬ１から一次電源端子Ｔ１に向ってインダクタ電流ＩＬ１を流している。これにより、インダクタＬ１に蓄えられた電磁エネルギがＴ１に放出されて、降圧された一次電源電圧Ｖ１が供給されることとなる。
【００５０】
このとき、第１接続点Ｘは基準端子Ｇの電圧に略等しい電圧（略０Ｖ）となり、インダクタＬ１の端子間に一次電源電圧Ｖ１が、第１接続点Ｘから一次電源電圧Ｖ１に向う方向に印加され、インダクタＬ１には所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。なお、ゲート電圧ＶＧＱ２がハイレベルに遷移し、トランジスタＱ２の導通状態へのスイッチングは、コレクタ・エミッタ間に僅少の電圧が印加された状態で行なわれることとなる。これにより、ゼロボルトスイッチングがなされトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。また、その後、トランジスタＱ２は非導通状態に遷移する際には、第１接続点Ｘの電位が略０Ｖになっているため、この場合のスイッチングも、コレクタ・エミッタ間に僅少の電圧が印加された状態でなされる。すなわち、ゼロボルトスイッチングがなされることとなる。
【００５１】
図１１中（１２）および図１３において、トランジスタＱ２が非導通にされた後、トランジスタＱ３，Ｑ５のゲート端子にハイレベルのゲート電圧ＶＧＱ３，ＶＧＱ５が印加される。これにより、第１接続点Ｘから、インダクタＬ２、トランジスタＱ５およびトランジスタＱ３を介して二次電源端子Ｔ２への第１補助電流経路が形成され、インダクタＬ２にインダクタ電流ＩＬ２が流れ始める。トランジスタＱ３，Ｑ５が導通に遷移する瞬間には、インダクタ電流ＩＬ２はほとんど流れない。これにより、トランジスタＱ３，Ｑ５は、コレクタ・エミッタ間にほとんど電流が流れない状態でスイッチングされる、ゼロカレントスイッチングがなされることとなる。
【００５２】
図１１中（１３）〜（１７）および図１４〜図１８は、インダクタＬ１への電磁エネルギの蓄積期間である。図１１中（１３）および図１４において、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を下回ると、コンデンサＣ１が放電され、コンデンサＣ２が充電される。これにより、第１接続点電圧ＶＸの電位は基準端子Ｇの電圧から二次電源電圧Ｖ２の方向に変化する。
【００５３】
トランジスタＱ１を導通するタイミングを図１１中（１４）および図１５に示す。前述のコンデンサＣ１の放電およびコンデンサＣ２の充電が完了すると、インダクタ電流ＩＬ２の絶対値は減少に転じる。インダクタ電流ＩＬ２がＩＬ１に比して小さい期間においては、逆並列ダイオードＤＱ１を介してインダクタ電流ＩＬ２が補給されるが、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を上回った後のインダクタ電流ＩＬ１の電流経路を確保する必要がある。そこで、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して小さい期間にトランジスタＱ１の導通タイミングを設定する。このとき、トランジスタＱ１のコレクタ・エミッタ間に僅少の電圧（逆並列ダイオードＤＱ１の順方向バイアス電圧）が印加された状態でスイッチングがなされる。すなわち、ゼロボルトスイッチングがなされることとなる。トランジスタＱ１が導通することにより、インダクタＬ１およびトランジスタＱ１を介する電流経路が形成され、インダクタ電流ＩＬ１は負の電流傾きを有してその絶対値が増加していく。
【００５４】
図１１中（１５）および図１６において、トランジスタＱ１が導通に遷移した後、トランジスタＱ３のゲート端子にローレベルのゲート電圧ＶＧＱ３が印加される。これにより、トランジスタＱ３が非導通状態にスイッチングされる。これにより、インダクタ電流ＩＬ２はコンデンサＣ３に対し充電を開始し、トランジスタＱ３のコレクタ電圧ＶＱ３が下降し始める。
【００５５】
図１１中（１６）および図１７において、インダクタ電流ＩＬ２により、コンデンサＣ３が充電されて、トランジスタＱ３のコレクタ電圧ＶＱ３が下降すると共にインダクタ電流ＩＬ２の電流が減少する。また、コレクタ電圧ＶＱ３が、基準端子Ｇの電圧を下回るとダイオードＤ５が導通し、インダクタＬ２に蓄えられた磁気エネルギの一部がインダクタＬ１に戻される。
図１１中（１７）および図１８において、インダクタＬ２に蓄積された磁気エネルギが全て放出されると、インダクタ電流ＩＬ２が０となり、ダイオードＤ５が非導通となる。
【００５６】
図１１中（１８）および図１９において、インダクタ電流ＩＬ２が０となった後、トランジスタＱ１およびトランジスタＱ５のベース端子にローレベルのゲート電圧ＶＧＱ１およびゲート電圧ＶＧＱ５を印加する。これにより、トランジスタＱ１およびトランジスタＱ５が非導通にスイッチングされる。インダクタＬ１に蓄えられた磁気エネルギは、コンデンサＣ１、コンデンサＣ２およびコンデンサＣ３に向って放出される。すなわち、インダクタ電流ＩＬ１が流れることにより、コンデンサＣ１が充電され、コンデンサＣ２およびコンデンサＣ３が放電される。この各コンデンサＣ１，Ｃ２，Ｃ３に対する充放電により、トランジスタＱ１の非導通へのスイッチングは、トランジスタＱ１に電圧がほとんど印加されない状態で行なわれるためゼロボルトスイッチングとなる。また、インダクタ電流ＩＬ２が０の状態でトランジスタＱ５の非導通へのスイッチングがなされるため、トランジスタＱ５のスイッチングはゼロカレントスイッチングとなる。
この磁気エネルギの放出に伴い、第１接続点電圧ＶＸの電圧は二次電源電圧Ｖ２から基準端子Ｇの電圧に向って下降する。
【００５７】
以後、図１１中（１１）および図１２に戻り、上記の動作が繰返されることにより、降圧動作が行なわれる。
【００５８】
以上、説明したとおり本実施形態のＤＣコンバータ１では、補助インダクタであるインダクタＬ２一つで、損失低減を図り、昇圧動作および降圧動作を行うコンバータを構成することが出来る。これにより、２つの補助インダクタを備える非特許文献１のＤＣ−ＤＣコンバータ１００に比して、補助インダクタ自体の面積および補助インダクタの発熱を放熱する冷却フィンや冷却ファンなどの機器の面積を小さくすることができ、ＤＣ−ＤＣコンバータの小型化を容易に図ることができる。
【００５９】
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、本発明を昇降圧コンバータに使用する場合について説明したが、本発明はこれに限定されるものでなく、昇圧コンバータや降圧コンバータについても同様に適用することができる。
また、本実施形態では、トランジスタＱ１，Ｑ２の各々の電流経路端子間に並列にコンデンサＣ１，Ｃ２が接続される場合を例に説明したが、コンデンサの充放電により決定される第１接続点Ｘの電圧変化がトランジスタＱ１，Ｑ２のゼロボルトスイッチングが可能な程度に緩やかに変化するようにコンデンサＣ３，Ｃ４の容量値が確保できる場合は、コンデンサＣ１，Ｃ２を省いた構成であってもよい。なお、この場合には、トランジスタＱ１，Ｑ２のゼロボルトスイッチングのための充放電時間の調整の容易性の面で、コンデンサＣ１，Ｃ２を備えることが好ましい。
【００６０】
なお、一次電源端子Ｔ１は低圧電源端子の一例、二次電源端子Ｔ２は高圧電源端子の一例、インダクタＬ１は第１インダクタの一例、インダクタＬ２は第２インダクタの一例、トランジスタＱ１またはＱ２は第１スイッチング素子の一例、トランジスタＱ２またはＱ１は第２スイッチング素子の一例、トランジスタＱ５またはＱ６は第３スイッチング素子の一例、トランジスタＱ３またはＱ４は第４スイッチンング素子の一例、ダイオードＤ５およびＤ３、または、ダイオードＤ４およびＤ６は２つのダイオードの一例、コンデンサＣ３またはＣ４はコンデンサの一例である。また、インダクタＬ１は主インダクタの一例、インダクタＬ２は補助インダクタの一例、トランジスタＱ１は上方スイッチング素子の一例、トランジスタＱ２は下方スイッチング素子の一例である。また、トランジスタＱ５は第１補助スイッチング素子の一例、トランジスタＱ３は第２補助スイッチング素子の一例、ダイオードＤ５は第１ダイオードの一例、ダイオードＤ３は第２ダイオードの一例、コンデンサＣ３は第１コンデンサの一例である。また、トランジスタＱ６は第３補助スイッチング素子の一例、トランジスタＱ４は第４補助スイッチング素子の一例、ダイオードＤ４は第３ダイオードの一例、ダイオードＤ６は第４ダイオードの一例、コンデンサＣ４は第２コンデンサの一例である。
【図面の簡単な説明】
【００６１】
【図１】実施形態にかかるＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】実施形態にかかるＤＣ−ＤＣコンバータの昇圧動作を示すタイミングチャートである。
【図３】昇圧動作において、インダクタＬ１への電磁エネルギの蓄積期間の回路の状態を示す図である。
【図４】昇圧動作において、トランジスタＱ４，Ｑ６を導通した直後の回路の状態を示す図である。
【図５】昇圧動作において、トランジスタＱ４，Ｑ６の導通によりコンデンサの充放電が行なわれている回路の状態を示す図である。
【図６】昇圧動作において、トランジスタＱ１を導通した回路の状態を示す図である。
【図７】昇圧動作において、トランジスタＱ４を非導通にした直後の回路の状態を示すである。
【図８】昇圧動作において、ダイオードＤ６が導通している回路の状態を示す図である。
【図９】昇圧動作において、インダクタ電流ＩＬ２が０になった場合の回路の状態を示す図である。
【図１０】昇圧動作において、トランジスタＱ２，Ｑ６を非導通にした直後の回路の状態を示す図である。
【図１１】実施形態にかかるＤＣ−ＤＣコンバータの降圧動作を示すタイミングチャートである。
【図１２】降圧動作において、インダクタＬ１への電磁エネルギの蓄積期間の回路の状態を示す図である。
【図１３】降圧動作において、トランジスタＱ３，Ｑ５を導通した直後の回路の状態を示す図である。
【図１４】降圧動作において、トランジスタＱ３，Ｑ５の導通によりコンデンサの充放電が行なわれている回路の状態を示す図である。
【図１５】降圧動作において、トランジスタＱ２を導通した回路の状態を示す図である。
【図１６】降圧動作において、トランジスタＱ３を非導通にした直後の回路の状態を示す図である。
【図１７】降圧動作において、ダイオードＤ５が導通している回路の状態を示す図である。
【図１８】降圧動作において、インダクタ電流ＩＬ２が０になった場合の回路の状態を示す図である。
【図１９】降圧動作において、トランジスタＱ１，Ｑ５を非導通にした直後の回路の状態を示す図である。
【図２０】従来技術のＤＣ−ＤＣコンバータの回路図である。
【符号の説明】
【００６２】
１  ＤＣ−ＤＣコンバータ
１０  補助回路部
Ｃ１〜Ｃ４、Ｃ１１，Ｃ１２  コンデンサ
Ｄ３〜Ｄ６  ダイオード
Ｇ  基準端子
Ｌ１  インダクタ
Ｌ２  インダクタ
Ｑ１〜Ｑ６  トランジスタ
Ｔ１  一次電源端子
Ｔ２  二次電源端子
Ｖ１  一次電源電圧
Ｖ２  二次電源電圧
Ｘ  第１接続点
【図１】
2007312459.tif 000003
【図２】
2007312459.tif 000004
【図３】
2007312459.tif 000005
【図４】
2007312459.tif 000006
【図５】
2007312459.tif 000007
【図６】
2007312459.tif 000008
【図７】
2007312459.tif 000009
【図８】
2007312459.tif 000010
【図９】
2007312459.tif 000011
【図１０】
2007312459.tif 000012
【図１１】
2007312459.tif 000013
【図１２】
2007312459.tif 000014
【図１３】
2007312459.tif 000015
【図１４】
2007312459.tif 000016
【図１５】
2007312459.tif 000017
【図１６】
2007312459.tif 000018
【図１７】
2007312459.tif 000019
【図１８】
2007312459.tif 000020
【図１９】
2007312459.tif 000021
【図２０】
2007312459.tif 000022