(57)【要約】【課題】基板の面に対して平行な方向にヘリカル構造の軸が向くようにするとともに、基板の面に垂直方向（縦方向）の高さを従来に比べて充分に高くして寄生容量や配線抵抗の小さなインダクタを得る。【解決手段】基板５０に縦穴を形成し、その内部に縦配線５５を形成し、基板５０の表面に上部横配線５６を形成し、縦配線５５の深さにほぼ等しい深さの溝６０を形成し、この溝６０の底面に下部横配線６１を形成する。その後、下部横配線６１の少なくとも上面、縦配線５５、および上部横配線５６が露出するように基板５０をエッチングする。【選択図】図５
2007180081.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面に対して垂直方向に延びる縦配線と、基板の主面に対して平行方向に延び、且つ高さの異なる上部横配線および下部横配線を備え、配線が全体にヘリカル状を成すように前記上部横配線と前記下部横配線の間を前記縦配線で順次接続した集積化インダクタの製造方法であって、
前記基板の前記縦配線を形成すべき位置に縦穴を形成する工程と、
該縦穴内に導体による縦配線を形成する工程と、
前記下部横配線を形成すべき２つの前記縦穴間の位置に前記縦穴の底部の深さにまで達する溝を前記基板に形成する工程と、
前記溝の底部に前記下部横配線を形成する工程とを備え、
さらに前記各工程の前後または途中で前記基板の表面に前記上部横配線を形成する工程を備えた集積化インダクタの製造方法。
【請求項２】
請求項１に記載の各工程を行った後、少なくとも前記下部横配線の下面部分を残し、前記縦配線が露出する深さまで前記基板の表面を除去する工程を更に備える集積化インダクタの製造方法。
【請求項３】
基板の主面に対して垂直方向に延びる縦配線と、基板の主面に対して平行方向に延び、且つ高さの異なる上部横配線および下部横配線を備え、配線が全体にヘリカル状を成すように前記上部横配線と前記下部横配線の間を前記縦配線で順次接続した集積化インダクタにおいて、
前記基板に形成された縦穴の内部に前記縦配線が形成されていて、
前記基板の表面に前記上部横配線が形成されていて、
前記下部横配線を形成すべき位置に前記縦穴の底部の深さにまで達する溝が形成されていて、且つ該溝の底部に前記下部横配線が形成されている、
集積化インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は基板上に形成した集積化インダクタ、より具体的には絶縁体基板または半導体基板上に形成して他の素子等との集積化が可能な集積化インダクタおよびその製造方法に関するものである。
【背景技術】
【０００２】
絶縁基板上に形成するインダクタ（インダクタンス素子）としては、基板上にスパイラル状の電極を形成し、その電極の内側の端部を何らかの絶縁手段を介して外に引き出すものが一般的であった。このスパイラル状の電極を形成したインダクタについては例えば特許文献１に開示されている。
【０００３】
ここで特許文献１のインダクタの構造と製造方法について図１に示す断面図を基に説明する。
まず図１の（ａ）に示すように半導体基板１の上面にフォトレジスト膜のパターニングおよびエッチングによってスパイラル溝２′を形成する。次に（ｂ）に示すようにスパイラル溝２′の内部にのみ導体３′を形成し、（ｃ）に示すように半導体基板１表面のスパイラル溝２′形成領域をエッチング除去し、インダクタ線路３を構成する。その後、（ｄ）に示すように、引き出し配線３ｂとエアブリッジ配線３ａを形成して、スパイラル状インダクタ線路を備えたインダクタを構成する。
【０００４】
一方、インダクタの構造としては、面積効率やＱ値の向上の面で一般にヘリカル状であることが望ましい。このヘリカル状のインダクタを半導体基板上に形成する方法については特許文献２に開示されている。
【０００５】
ここで特許文献２のインダクタについて図２を基に説明する。
図２に示すように、まず半導体基板上にポリマー２９を付着させ、そのポリマー２９上にインダクタの底部金属２５を形成し、ポリマー２９の上にポリマー層（図示せず）を付着させ、そのポリマー層の上面にインダクタの上側金属を形成し、そのポリマーの層中にバイア２３を形成することによって半導体基板のパッシベーション層１８の表面上にインダクタを形成する。
【特許文献１】特許第３０６８２６６号公報
【特許文献２】特開２００３−８６６９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に示されているように基板上にスパイラル状の導体を形成する場合に比べて、特許文献２のように導体をヘリカル状に形成する方が面積効率やＱ値の向上の点で有利である。しかし、特許文献２に示されている構造では基板上に十分な高さのインダクタが構成できないという問題があった。すなわち、特許文献２に示されているように、層間絶縁膜やポリマー層を積み上げ、インダクタを構成すべき層の厚み方向にバイアを形成して上層の導体配線と下層の導体配線とのコンタクトをとる、いわゆるダマシン法では、その積み上げる材料の厚さに限界がある。たとえば厚いポリマーでも１５０μｍ程度である。しかも、積み上げ後に平坦化というプロセスが必要となる。
【０００７】
また、最表面にパターンを形成する場合、レジスト膜を使用するが、その厚さにも限界がある。せいぜい数十μｍである。寄生容量や配線抵抗の小さなインダクタを得るためには、基板の面に対して垂直方向に厚く、配線幅を狭くする必要があるが、特許文献２のプロセスでは垂直方向に（縦方向に）厚くできないため、寄生容量や配線抵抗の小さなインダクタが得られないという問題があった。
【０００８】
そこで、この発明の目的は、基板の面に対して平行な方向にヘリカル構造の軸が向くようにするとともに、基板の面に対して垂直方向（縦方向）の高さを従来に比べて高くして寄生容量や配線抵抗の小さなインダクタを得ることにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、この発明は次のように構成する。
この発明の集積化インダクタは、基板の主面に対して垂直方向に延びる縦配線と、基板の主面に対して平行方向に延び、且つ高さの異なる上部横配線および下部横配線を備え、配線が全体にヘリカル状を成すように前記上部横配線と前記下部横配線の間を前記縦配線で順次接続した集積化インダクタにおいて、前記基板に形成された縦穴の内部に前記縦配線が形成されていて、前記基板の表面に前記上部横配線が形成されていて、前記下部横配線を形成すべき位置に前記縦穴の底部の深さにまで達する溝が形成されていて、且つ該溝の底部に前記下部横配線が形成されているものとする。
【００１０】
また、この発明の集積化インダクタの製造方法は、前記基板の前記縦配線を形成すべき位置に縦穴を形成する工程と、該縦穴内に導体による縦配線を形成する工程と、前記下部横配線を形成すべき２つの前記縦穴間の位置に前記縦穴の底部の深さにまで達する溝を前記基板に形成する工程と、前記溝の底部に前記下部横配線を形成する工程とを備え、さらに前記各工程の前後または途中で前記基板の表面に前記上部横配線を形成する工程を備えたものとする。
【００１１】
例えば前記溝の底部に下部横配線を形成する際に、基板の表面に上部横配線を形成するようにしてもよい。
【００１２】
また、前記下部横配線を形成する工程に続いて、少なくとも下部横配線の下面を残して縦配線が露出する深さまで基板表面を除去する工程をさらに備えてもよい。
【発明の効果】
【００１３】
基板に縦穴を形成し、その縦穴内に導体を設けることによって縦配線を形成し、且つその縦穴間に溝を形成してその底部の深さに下部横配線を形成するようにしたので、基板の主面に対して垂直方向に延びる縦配線の長さ（高さ）を十分に確保でき、寄生容量や配線抵抗の小さなインダクタが得られる。
【００１４】
また、少なくとも下部横配線の下面を残して縦配線が露出するように基板表面を除去すればインダクタの大半が空間中に露出するので、基板材料の物性の影響を受けないインダクタが構成できる。
【発明を実施するための最良の形態】
【００１５】
《第１の実施形態》
第１の実施形態に係る集積化インダクタとその製造方法について図３〜図６を基に説明する。
図３は第１の実施形態に係る集積化インダクタの製造工程を順に表したフローチャートである。また図４・図５は各工程での構造を示す図である。さらに図６は集積化インダクタの主要部の斜視図である。
【００１６】
図４の（Ａ），（Ｃ），（Ｄ）、図５の（Ａ），（Ｂ）において、それぞれの上部は各工程での平面図、下部は平面図のＡ−Ａ部分の断面図である。また、図４の（Ｂ），（Ｅ）、図５の（Ｃ），（Ｄ）は各工程での断面図である。
【００１７】
まず、図４（Ａ）は図３の工程Ｓ１１で示す縦穴形成工程での状態を示す図である。図４（Ａ）において、基板５０はたとえば絶縁性セラミック等の絶縁体基板やＧａＡｓ基板・Ｓｉ基板等の半絶縁性基板であり、その主面（上面）に対して垂直方向に所定深さの複数（この例では８本）の縦穴５１を形成する。たとえばフォトレジスト膜のパターンニングおよびウエットエッチングを含むフォトリソグラフィにより形成する。
【００１８】
次に、図３の工程Ｓ１２で示す下地導体膜形成工程では、図４（Ｂ）に示すように、基板５０の上面（集積化インダクタの形成領域の全面）および縦穴５１の内面に下地導体膜５２を同時に形成する。たとえばＡｕのスパッタリングまたは真空蒸着により一定膜厚の下地導体膜５２を形成する。
【００１９】
次に、図３の工程Ｓ１３で示す上部横配線および縦配線形成工程では、図４（Ｃ）に示すように、基板５０の上面にフォトレジスト膜を塗布形成し、マスクパターンを重ねて露光し現像することによって、縦穴５１および後に上部横配線を形成すべき領域をレジスト膜開口部５４とするレジスト膜５３を形成する。続いて図４（Ｄ）に示すように、上記下地導体膜５２を電気メッキの導体膜として利用し、Ａｕの電気メッキを行うことによって縦穴５１の内部をメッキ膜で充填し、その後でレジスト膜５３を除去する。これにより縦配線５５を形成する。また、同時にレジスト膜開口部５４の部分の電極膜厚がメッキで厚くなる。これにより上部横配線５６を形成する。
【００２０】
次に、図３の工程Ｓ１４で示す下地導体膜除去工程では、図４の（Ｅ）に示すように、上記レジスト膜５３を除去し、全体を軽くエッチングして基板５０上面の下地導体膜５２を除去する。このとき、縦配線５５と上部横配線５６は上記メッキで厚く形成しているため残る。
【００２１】
次に、図３の工程Ｓ１５で示す溝形成工程では、図５（Ａ）に示すように、基板５０の上面にフォトレジスト膜を塗布形成し、マスクパターンを重ねて露光し現像することによって、それぞれ２つの縦配線５５の間において後に溝を形成すべき領域をレジスト膜開口部５９とするレジスト膜５８を形成する。続いて図５（Ｂ）に示すように、上記レジスト膜５８を用いて基板５０を縦配線５５の深さとほぼ等しい深さまでエッチングする。例えばＧａＡｓやＳｉ等の基板材料をＩＣＰ ( Inductively Coupled Plasma )を用いたドライエッチング法でエッチングする。これにより溝６０を形成する。なお、このエッチングの際、縦配線５５の導体（電極材料）はエッチングされずに残る。
【００２２】
次に、図３の工程Ｓ１６で示す下部横配線形成工程では、図５（Ｃ）に示すように、溝６０の内面に導体膜を形成する。たとえばＡｕをスパッタリングまたは真空蒸着する。その後、レジスト膜５８を除去する。
【００２３】
次に、図３の工程Ｓ１７で示す溝内壁面導体膜除去工程では、基板５０全体を軽くエッチングすることにより、溝６０の内壁面（底面を除く）に付着した上記導体膜を除去する。これにより、溝６０の底面にのみ下部横配線６１を残す。この段階でヘリカル状のインダクタができ上がる。
【００２４】
次に、図３の工程Ｓ１８で示す基板上面除去工程では、図５（Ｄ）に示すように、下部横配線６１の少なくとも下面部分を残して縦配線５５が露出する深さまで基板５０をエッチングする。これにより、図６に示すように下部横配線６１の一部（少なくとも上面）、上部横配線５６、および縦配線５５が露出した集積化インダクタが得られる。
【００２５】
なお、図４〜図６に示した例では上部引出配線５７を上部横配線と同じ高さに形成したが、引出配線を下部横配線と同じ高さに形成してもよい。その場合には、図６に示した上部引出配線５７は基板５０の上面に位置することになり、この引出配線と基板５０の上面に形成した他の配線との接続が容易となる。
【００２６】
《第２の実施形態》
次に、第２の実施形態に係る集積化インダクタおよびその製造方法について図７〜図９を基に説明する。
図７は第２の実施形態に係る集積化インダクタの製造工程を順に表したフローチャートである。また図８・図９は各工程での構造を示す図である。
【００２７】
図８の（Ａ），（Ｅ）、図９の（Ａ）において、それぞれの上部は各工程での平面図、下部は平面図のＡ−Ａ部分の断面図である。また、図８の（Ｂ），（Ｃ），（Ｄ），（Ｆ）、図９の（Ｂ），（Ｃ）は各工程での断面図である。
【００２８】
まず、図８（Ａ）は図７の工程Ｓ２１で示す縦穴形成工程での状態を示す図である。図８（Ａ）において、基板５０はたとえば絶縁性セラミック等の絶縁体基板やＧａＡｓ基板・Ｓｉ基板等の半絶縁性基板であり、その主面（上面）に対して垂直方向に所定深さの複数（この例では８本）の縦穴５１を形成する。たとえばフォトレジスト膜のパターンニングおよびウエットエッチングを含むフォトリソグラフィにより形成する。
【００２９】
次に、図７の工程Ｓ２２で示す下地導体膜形成工程では、図８（Ｂ）に示すように、基板５０の上面（集積化インダクタの形成領域の全面）および縦穴５１の内面に下地導体膜５２を同時に形成する。たとえばＡｕのスパッタリングまたは真空蒸着により一定膜厚の下地導体膜５２を形成する。
【００３０】
次に、図７の工程Ｓ２３で示す縦配線形成工程では、図８（Ｃ）に示すように、縦穴５１部分を開口させたレジスト膜５３を形成し、Ａｕの電気メッキによって縦穴５１の内部にメッキ膜を充填することにより縦配線５５を形成する。
【００３１】
次に、図７の工程Ｓ２４で示す基板上面下地導体膜除去工程では、図８（Ｄ）に示すように、レジスト膜５３の除去後、基板５０の全体を軽くエッチングすることによって、基板５０上面の上記下地導体膜５２を除去する。
【００３２】
次に、図７の工程Ｓ２５で示す溝形成工程では、図８（Ｅ）に示すように、基板５０の上面に、それぞれ２つの縦穴５５の間において、後に溝を形成すべき領域をレジスト膜開口部６３とするレジスト膜６２を形成する。そして図８（Ｆ）で示すように、エッチングにより縦配線５５の深さにほぼ等しい深さの溝６０を形成する。例えばＧａＡｓやＳｉ等の基板材料をＩＣＰを用いたドライエッチング法でエッチングする。このエッチングの際、縦配線５５の導体（電極材料）はエッチングされずに残る。
【００３３】
次に、図７の工程Ｓ２６で示す上部・下部横配線形成工程では、図９（Ａ）に示すように、基板５０の上面に、後に上部横配線を形成すべき領域および溝６０の開口部がレジスト膜開口部６５であるレジスト膜６４を形成する。そして図９（Ｂ）に示すように、Ａｕのスパッタリングまたは真空蒸着により基板５０の上面に上部横配線５６を形成するとともに、溝６０の底面に導体膜を形成し、その後でレジスト膜６４を除去する。その後、全体を軽くエッチングすることによって、溝６０の内壁面（底面を除く）に付着した不要な薄い導体膜を除去し、溝６０の底面に下部横配線６１を残す。この段階でヘリカル状のインダクタができ上がる。
【００３４】
次に、図７の工程Ｓ２８で示す基板上面除去工程では、図９（Ｃ）に示すように、下部横配線６１の少なくとも下面部分を残して縦配線５５が露出する深さまで基板５０をエッチングする。これにより、下部横配線６１の一部（少なくとも上面）、上部横配線５６、および縦配線５５が露出した図６に示したものと同様の集積化インダクタを得る。
【００３５】
なお、第１・第２の実施形態では上部横配線、下部横配線、縦配線をすべてＡｕで構成したが、Ｃｕ等のその他の導電性材料を用いたり、複数種の導電性材料を組み合わせたりしてもよい。また、下地となる導体膜とメッキ膜を別の材料としてもよい。
【００３６】
また、上記横配線については、第１の実施形態では、縦配線５５と同時に、第２の実施形態では下部横配線と同時に形成したが、これに限るものではない。基板上面除去工程の前の段階であればいつどのように形成しても構わない。その際には、一般的な基板上面への電極形成方法が利用できる。
【図面の簡単な説明】
【００３７】
【図１】特許文献１に開示されているインダクタの構成とその製造方法を示す図である。
【図２】特許文献２に開示されているインダクタの構成とその製造方法を示す図である。
【図３】第１の実施形態に係る集積化インダクタの製造方法の工程をフローチャートとして表した図である。
【図４】同集積化インダクタの各工程での状態を示す図である。
【図５】同集積化インダクタの各工程での状態を示す図である。
【図６】同集積化インダクタの外観斜視図である。
【図７】第２の実施形態に係る集積化インダクタの製造方法の工程をフローチャートとして表した図である。
【図８】同集積化インダクタの各工程での状態を示す図である。
【図９】同集積化インダクタの各工程での状態を示す図である。
【符号の説明】
【００３８】
５０−基板
５１−縦穴
５２−下地導体膜
５３−レジスト膜
５４−レジスト膜開口部
５５−縦配線
５６−上部横配線
５７−上部引出配線
５８−レジスト膜
５９−レジスト膜開口部
６０−溝
６１−下部横配線
６２−レジスト膜
６３−レジスト膜開口部
６４−レジスト膜
６５−レジスト膜開口部
【図１】
2007180081.tif 000003
【図２】
2007180081.tif 000004
【図３】
2007180081.tif 000005
【図４】
2007180081.tif 000006
【図５】
2007180081.tif 000007
【図６】
2007180081.tif 000008
【図７】
2007180081.tif 000009
【図８】
2007180081.tif 000010
【図９】
2007180081.tif 000011