(57)【要約】【課題】リセスゲートマスクを利用してシリコン基板を食刻し食刻速度の速い酸化膜と、食刻速度の遅い酸化膜の二重酸化膜構造の素子分離膜に対し選択的食刻を行いフィン構造を形成することにより、工程を単純化し電流駆動能力を最大化する。【解決手段】このフィン構造の半導体素子の形成方法は、（a）シリコン基板上に素子分離膜を形成して活性領域を定義する段階と、（b）活性領域のゲート形成部のシリコン基板を食刻してトレンチを形成する段階と、（c）トレンチの境界面の素子分離膜を選択的に食刻する段階と、（d）全体表面上部にゲート酸化膜を形成する段階と、（e）全体表面上部に電極物質を蒸着した後、パターニングしてゲート電極を形成する段階と、（f）ゲート電極の側面にゲートスペーサを形成する段階とを含む。【選択図】図８
2007184518.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）シリコン基板上に素子分離膜を形成し活性領域を定義する段階と、
（ｂ）前記活性領域のゲート形成部のシリコン基板を食刻してトレンチを形成する段階と、
（ｃ）前記トレンチの境界面の素子分離膜を選択的に食刻する段階と、
（ｄ）全体表面上部にゲート酸化膜を形成する段階と、
（ｅ）全体表面上部に電極物質を蒸着した後、パターニングしてゲート電極を形成する段階と、
（ｆ）前記ゲート電極の側面にゲートスペーサを形成する段階と、
を含むフィン構造の半導体素子の形成方法。
【請求項２】
前記素子分離膜は、第１の酸化膜と第２の酸化膜を連続的に蒸着して二重の酸化膜に形成することを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項３】
前記第１の酸化膜及び第２の酸化膜の厚さは３００〜３０００Åであることを特徴とする請求項２に記載のフィン構造の半導体素子の形成方法。
【請求項４】
前記第２の酸化膜は、前記第１の酸化膜より湿式食刻速度が遅いことを特徴とする請求項２に記載のフィン構造の半導体素子の形成方法。
【請求項５】
前記第１の酸化膜はＳＯＤ酸化膜であり、前記第２の酸化膜はＨＤＰ酸化膜であることを特徴とする請求項４に記載のフィン構造の半導体素子の形成方法。
【請求項６】
前記（ｂ）段階の食刻は乾式食刻で、３００〜３０００Åの深さで行うことを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項７】
前記トレンチの床形態は、直角形態またはラウンディング形態であることを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項８】
前記（ｃ）段階の食刻は湿式食刻で、前記第１の酸化膜を１００〜１０００Å、前記第２の酸化膜を２０〜１５０Åの厚さに食刻することを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項９】
前記（ｃ）段階の食刻は、前記第１の酸化膜と第２の酸化膜の食刻速度差に伴う選択的食刻であることを特徴とする請求項４に記載のフィン構造の半導体素子の形成方法。
【請求項１０】
前記（ｃ）段階の食刻は、ＢＯＥまたはＨＦ溶液で行われることを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項１１】
前記ゲート酸化膜の厚さは３０〜３００Åであることを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項１２】
前記（ｅ）段階を行った後、選択的熱酸化膜を形成する段階をさらに含むことを特徴とする請求項１に記載のフィン構造の半導体素子の形成方法。
【請求項１３】
前記選択的熱酸化膜は、前記ポリシリコン層の側壁と前記シリコン基板上に形成されることを特徴とする請求項１２に記載のフィン構造の半導体素子の形成方法。
【請求項１４】
前記選択的熱酸化膜の厚さは２０〜２００Åであることを特徴とする請求項１２に記載のフィン構造の半導体素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフィン構造の半導体素子の形成方法に関し、特にリセスゲートマスクを利用してシリコン基板を食刻し、二重酸化膜構造の素子分離膜に対する選択的食刻を行い、工程を単純化し電流駆動能力を最大化するフィン構造の半導体素子の形成方法に関するものである。
【背景技術】
【０００２】
従来のフィン構造の半導体素子の形成方法は次の通りである。
シリコン基板上に素子分離酸化膜を形成した後、セル領域にイオンを注入してウェルを形成する。
リセス（ｒｅｃｅｓｓ）ゲートマスクを利用して活性領域のシリコン基板を食刻する。
フィン（ＦＩＮ）マスクを利用して素子分離酸化膜を食刻する。
全体表面上部にゲート酸化膜を形成する。
全体表面上部にポリシリコン層、タングステンシリサイド層及びハードマスク窒化膜を蒸着した後、パターニングしてゲート電極を形成する。
従来のフィン構造の半導体素子の形成方法ではフィンマスクを用いて素子分離酸化膜を食刻時、過渡な食刻を行いフィン構造を作るとダミー（ｄｕｍｍｙ）フィン内のポリシリコンが活性格納ノード（ａｃｔｉｖｅ  ｓｔｏｒａｇｅ  ｎｏｄｅ）に影響を与え、電気的特性が劣化するという問題点がある。
さらに、リセスゲートマスクとフィンマスクの２つのマスクを用いることにより工程が複雑になり正確度が落ちるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前記問題点を解決するため、本発明はリセスゲートマスクを利用してシリコン基板を食刻し食刻速度の速い酸化膜と、食刻速度の遅い酸化膜の二重酸化膜構造の素子分離膜に対し選択的食刻を行いフィン構造を形成することにより、工程を単純化し電流駆動能力を最大化することに目的がある。
【課題を解決するための手段】
【０００４】
請求項１記載の発明に係るフィン構造の半導体素子の形成方法は、（ａ）シリコン基板上に素子分離膜を形成して活性領域を定義する段階と、（ｂ）活性領域のゲート形成部のシリコン基板を食刻してトレンチを形成する段階と、（ｃ）トレンチの境界面の素子分離膜を選択的に食刻する段階と、（ｄ）全体表面上部にゲート酸化膜を形成する段階と、（ｅ）全体表面上部に電極物質を蒸着した後、パターニングしてゲート電極を形成する段階と、（ｆ）ゲート電極の側面にゲートスペーサを形成する段階とを含む。
【０００５】
請求項２記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、前記素子分離膜は、第１の酸化膜と第２の酸化膜を連続的に蒸着して二重の酸化膜に形成することを特徴とする。
【０００６】
請求項３記載の発明は、請求項２記載のフィン構造の半導体素子の形成方法において、前記第１の酸化膜及び第２の酸化膜の厚さは３００〜３０００Åであることを特徴とする。
【０００７】
請求項４記載の発明は、請求項２記載のフィン構造の半導体素子の形成方法において、
前記第２の酸化膜は、前記第１の酸化膜より湿式食刻速度が遅いことを特徴とする。
【０００８】
請求項５記載の発明は、請求項４記載のフィン構造の半導体素子の形成方法において、
前記第１の酸化膜はＳＯＤ酸化膜であり、前記第２の酸化膜はＨＤＰ酸化膜であることを特徴とする。
【０００９】
請求項６記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、
前記（ｂ）段階の食刻は乾式食刻で、３００〜３０００Åの深さで行うことを特徴とする。
【００１０】
請求項７記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、
前記トレンチの床形態は、直角形態またはラウンディング形態であることを特徴とする。
【００１１】
請求項８記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、
前記（ｃ）段階の食刻は湿式食刻で、前記第１の酸化膜を１００〜１０００Å、前記第２の酸化膜を２０〜１５０Åの厚さに食刻することを特徴とする。
【００１２】
請求項９記載の発明は、請求項４記載のフィン構造の半導体素子の形成方法において、
前記（ｃ）段階の食刻は、前記第１の酸化膜と第２の酸化膜の食刻速度差に伴う選択的食刻であることを特徴とする。
【００１３】
請求項１０記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、
前記（ｃ）段階の食刻は、ＢＯＥまたはＨＦ溶液で行われることを特徴とする。
【００１４】
請求項１１記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、
前記ゲート酸化膜の厚さは３０〜３００Åであることを特徴とする。
【００１５】
請求項１２記載の発明は、請求項１記載のフィン構造の半導体素子の形成方法において、
前記（ｅ）段階を行った後、選択的熱酸化膜を形成する段階をさらに含むことを特徴とする。
【００１６】
請求項１３記載の発明は、請求項１２記載のフィン構造の半導体素子の形成方法において、
前記選択的熱酸化膜は、前記ポリシリコン層の側壁と前記シリコン基板上に形成されることを特徴とする。
【００１７】
請求項１４記載の発明は、請求項１２記載のフィン構造の半導体素子の形成方法において、
前記選択的熱酸化膜の厚さは２０〜２００Åであることを特徴とする。
【発明の効果】
【００１８】
本発明に係るフィン構造の半導体素子の形成方法の効果は次の通りである。
リセスゲートマスクを利用してシリコン基板を食刻し、食刻速度の速い酸化膜と食刻速度の遅い酸化膜の二重酸化膜構造の素子分離膜に対し選択的食刻を行うことにより、工程を単純化し活性格納ノードの劣化を防止して、素子の電流駆動能力が向上したフィン構造を形成することができる。
【発明を実施するための最良の形態】
【００１９】
以下では本発明の実施の形態を図面を参照して詳しく説明する。
図１は、本発明の好ましい実施の形態に係るフィン構造の半導体素子のゲートラインを形成した後の平面図である。
図２〜図８（ｂ）は、本発明の好ましい実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
図２、図３、図４（ａ）、図５（ａ）、図６（ａ）、図７及び図８（ａ）はＸ軸方向の断面図であり、図４（ｂ）、図５（ｂ）、図６（ｂ）及び図８（ｂ）はＹ軸方向の断面図である。
【００２０】
図２に示されているように、シリコン基板上の素子分離膜形成領域を食刻して活性領域１００を定義し、第１の酸化膜１１０と第２の酸化膜１２０を連続的に蒸着して二重の酸化膜を形成する。
第１の酸化膜１１０及び第２の酸化膜１２０の厚さは各々３００〜３０００Åであることが好ましい。
第１の酸化膜１１０は湿式食刻速度の速い酸化膜を用い、第２の酸化膜１２０は湿式食刻速度の遅い酸化膜を用いるのが好ましい。湿式食刻速度の速い酸化膜にはＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）酸化膜が用いられ、湿式食刻速度の遅い酸化膜にはＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）酸化膜が用いられるのが好ましい。
【００２１】
図３に示されているように、活性領域１００の上部に酸化膜１２５を形成する。そして、セル（ｃｅｌｌ）領域の活性領域１００にイオンを注入してウェル（ｗｅｌｌ）を形成する。さらに、周辺部（ｐｅｒｉｐｈｅｒａｌ）領域にもイオンを注入してウェルを形成する。上部酸化膜１２５はイオン注入による損傷を防止するためのもので、厚さは３０〜３００Åであるのが好ましい。
【００２２】
図４（ａ）及び図４（ｂ）に示されているように、活性領域のゲート形成部のシリコン基板１００をリセスゲートマスクを用いて食刻し、トレンチ１３０を形成する。
トレンチ１３０形成段階の食刻は乾式食刻であるのが好ましい。
【００２３】
図４（ｂ）に示されたように、トレンチ１３０形成段階の食刻は第１の酸化膜１１０が露出する程度に食刻し、３００〜３０００Åの深さで行うのが好ましい。
トレンチ１３０の床形態は直角形態またはラウンディング形態であるのが好ましい。
トレンチ１３０の形成によりソースとドレインのチャンネル長を長くすることができる。
【００２４】
図５（ａ）及び図５（ｂ）に示されているように、トレンチ１３０の境界面の素子分離膜を選択的に湿式食刻してサドルフィン（ｓａｄｄｌｅ  ＦＩＮ）構造を形成する。
サドルフィン構造は、ゲートライン直角方向（Ｘ軸方向）は活性領域の形状がリセスゲート構造でありながら、ゲートライン方向（Ｙ軸方向）はゲート酸化膜とゲート電極が活性領域を取り囲むフィン構造であることをいう。
【００２５】
図５（ｂ）に示されたように、前記湿式食刻でトレンチ１３０の境界面の第１の酸化膜１１０が食刻される（トレンチ境界部の第１の酸化膜食刻部１４０）。そして、第１の酸化膜１１０に隣接した第２の酸化膜１２０の角部分が食刻される（トレンチ境界部の第２の酸化膜食刻部１５０）。
さらに、図５（ａ）及び図５（ｂ）に示されたように、前記湿式食刻により第２の酸化膜１２０の上部及び活性領域１００の上部酸化膜１２５が一定の厚さに食刻される（第２の酸化膜上部食刻部１６０）。
【００２６】
第１の酸化膜１１０は、第２の酸化膜１２０より湿式食刻速度が速くて第１の酸化膜１１０の食刻量が第２の酸化膜１２０の食刻量よりさらに大きい。
前記湿式食刻は第１の酸化膜１１０を１００〜１０００Å、第２の酸化膜１２０を２０〜１５０Åの厚さに食刻するのが好ましい。
前記湿式食刻はＢＯＥまたはＨＦ溶液で行われるのが好ましい。
【００２７】
図６（ａ）及び図６（ｂ）に示されているように、全体表面上部にゲート酸化膜１７０を形成する。
ゲート酸化膜１７０の厚さは３０〜３００Åであるのが好ましい。
【００２８】
図７に示されているように、全体表面上部にポリシリコン層１８０、タングステンシリサイド層１９０及びハードマスク窒化膜２００を蒸着した後、パターニングしてゲート電極を形成する。
このとき、ハードマスク窒化膜２００上部にフォトレジストパターンを形成し、ハードマスク窒化膜２００を食刻した後、前記フォトレジストパターンを除去し、ハードマスク窒化膜パターンをマスクにしてタングステンシリサイド層１９０とポリシリコン層１８０を食刻することができる。
【００２９】
ポリシリコン層１８０の食刻時、ゲート酸化膜１７０を１０〜２００Åの厚さほど残すことができる。
ポリシリコン層１８０の厚さは３００〜２０００Åであるのが好ましく、タングステンシリサイド層１９０の厚さは２００〜２０００Åであるのが好ましく、ハードマスク窒化膜２００の厚さは３００〜２０００Åであるのが好ましい。
【００３０】
図８（ａ）及び図８（ｂ）に示されているように、露出したポリシリコン層１８０の側壁とシリコン基板１００上に選択的熱酸化膜２１０を形成する。
選択的熱酸化膜２１０の厚さは２０〜２００Åであるのが好ましい。
【００３１】
全体表面上部にゲートバッファ酸化膜２２０及びゲートスペーサ窒化膜２３０を蒸着した後、食刻してゲートスペーサを形成する。
ゲートバッファ酸化膜２２０の厚さは５０〜５００Åであるのが好ましく、ゲートスペーサ窒化膜２３０の厚さは５０〜５００Åであるのが好ましい。
【００３２】
図９（ａ）及び図９（ｂ）は、本発明の他の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。図９（ａ）はＸ軸方向の断面図であり、図９（ｂ）はＹ軸方向の断面図である。
【００３３】
図９（ａ）及び図９（ｂ）に示されているように、他の構造は図８（ａ）及び８ｂの半導体素子と同一であるが、トレンチ２４０の床形態がラウンディング形態になっている。
【００３４】
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るフィン構造の半導体素子のゲートラインを形成した後の平面図である。
【図２】本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図３】本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図４】（ａ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図であり、（ｂ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図５】（ａ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図であり、（ｂ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図６】（ａ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図であり、（ｂ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図７】本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図８】（ａ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図であり、（ｂ）は本発明の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【図９】（ａ）は本発明の他の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図であり、（ｂ）は本発明の他の実施の形態に係るフィン構造の半導体素子の形成方法を示す断面図である。
【符号の説明】
【００３６】
１００      活性領域
１１０      第１の酸化膜
１２０      第２の酸化膜
１３０      トレンチ
１４０      トレンチ境界部の第１の酸化膜食刻部
１５０      トレンチ境界部の第２の酸化膜食刻部
１６０      第２の酸化膜上部食刻部
１７０      ゲート酸化膜
１８０      ポリシリコン層
１９０      タングステンシリサイド層
２００      ハードマスク窒化膜
２１０      選択的熱酸化膜
２２０      ゲートバッファ酸化膜
２３０      ゲートスペーサ窒化膜
２４０      ラウンディング形態のトレンチ
【図１】
2007184518.tif 000003
【図２】
2007184518.tif 000004
【図３】
2007184518.tif 000005
【図４】
2007184518.tif 000006
【図５】
2007184518.tif 000007
【図６】
2007184518.tif 000008
【図７】
2007184518.tif 000009
【図８】
2007184518.tif 000010
【図９】
2007184518.tif 000011