(57)【要約】【課題】溶断効率を高め、微少電流と低電圧で溶断するポリシリコンヒューズおよびそれを備えた半導体装置を提供する。【解決手段】所定線路幅を有する狭幅領域ＮＡと、その狭幅領域ＮＡを挟んだ線路幅の広い２つの広幅領域ＷＡを有するポリシリコンからなる抵抗体１を備え、広幅領域ＷＡの幅方向（Ｘ軸方向）の両端付近に同電位の電極４Ａと４Ｃおよび４Ｂと４Ｄをそれぞれ形成する。また２つの広幅領域ＷＡの電極形成位置の間を抵抗体非形成部１７とする。【選択図】図３
2007128947.tif 000002
【特許請求の範囲】
【請求項１】
所定線路幅を有する狭幅領域と、該狭幅領域を挟んだ、前記所定幅より線路幅の広い２つの広幅領域とを有する、ポリシリコンからなる抵抗体と、該抵抗体の前記２つの広幅領域にそれぞれ形成された電極とを有するポリシリコンヒューズにおいて、
前記２つの広幅領域の線路幅方向の両端付近にそれぞれ電極を形成したことを特徴とするポリシリコンヒューズ。
【請求項２】
前記抵抗体に、前記２つの広幅領域と狭幅領域との境界に、幅の変化が緩慢な丸みを帯びさせた請求項１に記載のポリシリコンヒューズ。
【請求項３】
前記２つの広幅領域の前記電極形成位置の間を前記抵抗体の非形成部とした請求項１または２に記載のポリシリコンヒューズ。
【請求項４】
半導体基板上にシリコン酸化膜を形成し、該シリコン酸化膜上に請求項１、２または３に記載のポリシリコンからなる抵抗体膜および電極を形成して前記ポリシリコンヒューズを構成してなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は溶断部をポリシリコンからなる抵抗体で構成したポリシリコンヒューズおよびそれを備える半導体装置に関するものである。
【背景技術】
【０００２】
半導体集積回路内で例えば基準電圧を発生させるような回路において、その基準電圧の電圧精度を上げるために、抵抗値調整（トリミング）が行われている。半導体集積回路におけるトリミングとしては、従来、ツェナーザップ、レーザトリミング、アンチヒューズ、ポリシリコンヒューズ等の手法が用いられている。
【０００３】
上記ポリシリコンヒューズは、ポリシリコンによる抵抗体に過電流を流してポリシリコン抵抗体をその融点以上に加熱することにより溶断するものである。ここで、従来の半導体装置に用いられているポリシリコンヒューズの平面図を図１に示す。
【０００４】
ポリシリコンからなる抵抗体１は、２つの広幅領域ＷＡとそれに挟まれた狭幅領域ＮＡとを有し、広幅領域の抵抗体２Ｘ，２Ｙには、配線を接続するための電極（コンタクト）４Ｘ，４Ｙがそれぞれ形成されている。
【０００５】
このポリシリコンからなる抵抗体１の下部と半導体基板との間には絶縁膜が形成されていて、また抵抗体１の上部にも絶縁膜が形成されていて、ポリシリコンヒューズの上下が絶縁膜で挟まれた構造となっている。
【０００６】
また、同様のポリシリコンヒューズを備えた半導体装置が特許文献１に示されている。図２はそのポリシリコンヒューズの平面図である。このポリシリコンヒューズでは、ポリシリコンからなる抵抗体２１の広幅領域ＷＡに、狭幅領域ＮＡから所定距離以上離れるように半円形状に切り欠いた形状の第１・第２の電極２３Ａ，２３Ｂが形成されている。
【特許文献１】特開２０００−４０７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、図１に示した従来のポリシリコンヒューズにおいては、図１中に矢印で示すように、電極４Ｘ，４Ｙから狭幅領域ＮＡの抵抗体３に流れる電流の密度が、広幅領域ＷＡの抵抗体２Ｘ，２Ｙで不均一となる。そのため、狭幅領域の抵抗体３に流れる電流密度もその線路幅方向で不均一となって、安定した溶断特性が得られないという問題があった。
【０００８】
図２に示したポリシリコンヒューズにおいては、図中矢印で示すように、電極２３Ａ，２３Ｂの端縁から狭幅領域ＮＡの抵抗２２の出入口まで等距離であるため、線路幅方向でみた電流密度はほぼ均一になるが、広幅領域ＷＡから狭幅領域ＮＡにかけての線路幅が急激に変化しているので、定常電流が流れる場合はともかく、電流変化の過渡時にはエッジ部分の電流密度が大きくなってしまう。したがって電流密度はやはり均一にはならないし、エッジ部分での電流集中にともなって、狭幅領域ＮＡの抵抗２２での発熱効率が低下するため、溶断効率が低いという問題があった。
【０００９】
また、  図２に示したポリシリコンヒューズにおいては、図２に示したような広がりのある大きな電極を必要とするので、広いスペースが必要になり、このことが集積化を阻む要因ともなる。
【００１０】
さらに、図１・図２に示したいずれのポリシリコンヒューズにおいても、広幅領域の抵抗体面積が大きいため、この部分への放熱が大きく、狭幅領域の抵抗体の温度上昇を阻害する要因となる。そのため溶断効率が低いという問題があった。
【００１１】
そこで、この発明の目的は、上述の各問題を解消して溶断効率を高め、より少ない電流と低電圧で溶断する（破壊できる）ポリシリコンヒューズおよびそれを備えた半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
この発明は、上記課題を解決するために次のように構成する。
（１）所定線路幅を有する狭幅領域と、該狭幅領域を挟んだ、前記所定幅より線路幅の広い２つの広幅領域とを有する、ポリシリコンからなる抵抗体と、該抵抗体の前記２つの広幅領域にそれぞれ形成された電極とを有するポリシリコンヒューズにおいて、
前記２つの広幅領域の線路幅方向の両端付近にそれぞれ電極を形成する。
【００１３】
（２）前記抵抗体は、その２つの広幅領域と狭幅領域との境界に、幅の変化が緩慢な丸みを帯びたものとする。
（３）前記２つの広幅領域の電極形成位置の間にポリシリコンの非形成部を設ける。
（４）また、半導体基板上にシリコン酸化膜を形成し、そのシリコン酸化膜上に上記ポリシリコンからなる抵抗体膜および電極を形成して、ポリシリコンヒューズを備えた半導体装置を構成する。
【発明の効果】
【００１４】
上記の構成により次のような効果を奏する。
（１）２つの広幅領域の線路幅方向の両端付近にそれぞれ電極を形成したことにより、狭幅領域の出入口での線路幅方向の電流密度分布が均一となり、溶断効率が高まる。
（２）抵抗体の広幅領域から狭幅領域にかけて線路幅変化が緩慢になるので、溶断すべき狭幅領域以外の部分で電流密度の集中が少なくなり、溶断効率を高めることができる。
（３）２つの広幅領域の電極形成位置の間にポリシリコンの非形成部を設けたことにより狭幅領域の面積が小さくなり、その部分での放熱が抑制できる。そのため溶断効率が高まる。
【００１５】
（４）半導体基板上のシリコン酸化膜上にポリシリコンからなる抵抗体膜を形成することにより、通常のポリシリコン膜を有する半導体装置の製造工程をそのまま採用して、ポリシリコンヒューズを備えた半導体装置を容易に構成することができる。
【発明を実施するための最良の形態】
【００１６】
この発明の実施形態であるポリシリコンヒューズおよびそれを備えた半導体装置について図３・図４を参照して説明する。
図３はポリシリコンヒューズの平面図である。このポリシリコンヒューズは、所定線路幅を有する狭幅領域ＮＡと、この狭幅領域ＮＡを挟んだ線路幅の広い（狭幅領域ＮＡより線路幅の広い）２つの広幅領域ＷＡとを有するポリシリコンからなる抵抗体１を備えている。この抵抗体１の２つの広幅領域ＷＡにはそれぞれ電極４Ａａ，４Ａｂ，４Ｃａ，４Ｃｂ，４Ｂａ，４Ｂｂ，４Ｄａ，４Ｄｂを形成している。２つの広幅領域ＷＡのうち一方の広幅領域には電極４Ａａ，４Ａｂと電極４Ｃａ，４Ｃｂとを、その広幅領域ＷＡの線路幅方向（図中のＸ軸方向）の両端付近に分割配置している。同様に、他方の広幅領域には電極４Ｂａ，４Ｂｂと電極４Ｄａ，４Ｄｂとを、その広幅領域ＷＡの線路幅方向の両端付近に分割配置している。これらの電極４は抵抗体１に対して配線を接続するためのコンタクト領域である。
【００１７】
このように広幅領域の幅方向に分離して電極を配置したことにより、狭幅領域ＮＡの出入口での線路幅方向の電流密度分布が均一となり、溶断効率が高まる。
【００１８】
また図３に示すように、広幅領域ＷＡの上記分離した電極形成位置の間（中間位置）を抵抗体の非形成部１７としている。これに伴い、抵抗体１の電極近傍の領域１６Ａ，１６Ｃ，１６Ｂ，１６Ｄから狭幅領域ＮＡの抵抗体３に近接する部分（広幅領域ＷＡ内の狭小部９Ａ，９Ｂ，９Ｃ，９Ｄ）にかけて、広幅領域の抵抗２Ａ，２Ｂ，２Ｃ，２ＤはΔ（デルタ）形状をなしている。
【００１９】
このように抵抗体非形成部１７を設けて広幅領域ＷＡの線路幅方向の両端付近の電極４から狭幅領域ＮＡの抵抗体３に対して電流が流れるようにしたことにより、狭幅領域ＮＡの抵抗体３およびその両端付近での電流密度が均一となって、安定した溶断特性が得られる。
【００２０】
また、このように抵抗体非形成部１７を設けたことにより、広幅領域ＷＡの抵抗体２の面積が狭くなり、広幅領域ＷＡでの放熱を抑制することができ、狭幅領域ＮＡの抵抗体３の温度上昇変化を早め、溶断効率を高めることができる。
【００２１】
さらに、同図に示すように、抵抗体１の２つの広幅領域ＷＡから狭幅領域ＮＡにかけて幅の変化が緩慢となるように、それぞれの角部分に丸みを帯びさせた形状としている。（５Ａ〜５Ｄ，６Ａ〜６Ｄ，７Ａ，７Ｂ，８Ａ〜８Ｄ）このように電流が集中するコーナー部分および角部分に丸みを帯びさせることによって、その部分での電流集中を緩和し、溶断すべき狭幅領域ＮＡの抵抗体３での発熱効率を高めることができる。
【００２２】
具体的には、半導体装置内のポリシリコンヒューズとして用いる場合、狭幅領域ＮＡの抵抗体３の幅は０．１〜３．０μｍ、その長さは０．２〜６．０μｍの範囲内にすることが好ましい。狭幅領域ＮＡの抵抗体３の長さが０．２〜６．０μｍの範囲内で幅が０．１μｍ未満であると、通常使用電圧である５〜３０［Ｖ］で溶断させるには抵抗値が高くなりすぎ、幅が３．０μｍを超えると、上記電圧で溶断させるには抵抗値が低くなりすぎるからである。また、狭幅領域ＮＡの抵抗体３の幅が０．１〜３．０μｍの範囲内で、長さが０．２μｍ未満であると、上記電圧で溶断させるには抵抗値が低くなりすぎ、長さが６．０μｍを超えると、上記電圧で溶断させるには抵抗値が高くなりすぎるからである。
【００２３】
また、一方の広幅領域ＷＡの同電位関係にある２つの抵抗体２Ａと２Ｃの接続部の角度θと、他方の広幅領域ＷＡの同電位関係にある２つの抵抗体２Ｂと２Ｄの接続部の角度θは、ともに１０〜９０°の範囲であることが好ましい。１０°より狭いと抵抗体非形成部１７の広幅領域ＷＡに対する面積比が小さくなりすぎて、その効果が小さくなり、逆に９０°を超える角度であると広幅領域ＷＡの半導体基板上に占める占有面積が広くなりすぎるためである。
【００２４】
図４は、図３に示したポリシリコンヒューズを備えた半導体装置の製造方法を工程順に示す断面図である。ここではヒューズに用いるポリシリコン膜をＭＯＳトランジスタのゲート電極や抵抗としても使用する場合について示すが、本発明がそれに限るものでないことは言うまでもない。
【００２５】
まず図４の（Ａ）に示すように、半導体基板１０の上に周知の技術によりロコス（ＬＯＣＯＳ）酸化膜１１を形成し、このロコス酸化膜１１の上に厚さ１５０ｎｍ〜４００ｎｍ程度のポリシリコン膜１２を減圧ＣＶＤ法により堆積させる。
【００２６】
次に、（Ｂ）に示すようにポリシリコン膜全面にボロン(Ｂ＋)をイオン注入しヒューズ以外のポリシリコン抵抗体のシート抵抗を決定する。この時のイオン注入条件は、加速度２０ｋｅＶ、ドーズ量８Ｅ１３〜３Ｅ１４とする。
【００２７】
次に、（Ｃ）に示すように、ポリシリコン膜１２の上にフォトレジスト膜を塗布し、ポリシリコン抵抗体以外の部分を選択的に開孔して、フォトレジスト膜パターン１３Ａを形成する。
【００２８】
次に、（Ｄ）に示すように、上記フォトレジスト膜パターン１３Ａをマスクとしてポリシリコン膜１２を異方性エッチングし、その後フォトレジスト膜を除去することにより、ポリシリコンによる抵抗体１を形成する。
【００２９】
次に、（Ｅ）に示すようにポリシリコンの抵抗体１の上にフォトレジスト膜を塗布し、抵抗体１のヒューズ部分を選択的に開孔し、フォトレジスト膜パターン１３Ｂを形成する。続いてフォトレジスト膜パターン１３Ｂをマスクとして抵抗体１のヒューズ部を形成する領域にボロン(Ｂ＋)イオンを選択的に注入して抵抗体１のヒューズ部のシート抵抗を決定する。この時のイオン注入条件は、加速度２０〜６５ｋｅＶ、ドーズ量４Ｅ１３〜３Ｅ１４とする。その後、フォトレジスト膜を除去する。
【００３０】
次に、（Ｆ）に示すように、ポリシリコン抵抗体１およびロコス酸化膜１１の上にＢＰＳＧ等の絶縁膜１４をＣＶＤ法により堆積させる。
【００３１】
次に、（Ｇ）に示すように、絶縁膜１４上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜をマスクとして絶縁膜１４を異方性エッチングにより選択的にエッチングする。これにより、ポリシリコン抵抗体１上にコンタクト電極領域４Ａ、４Ｂ、４Ｃ、４Ｄを形成する。これらのコンタクト電極領域４Ａ，４Ｂ，４Ｃ，４Ｄは、ポリシリコン抵抗体１と後記金属配線１５とを電気的に接続するための領域である。
【００３２】
次に、ＴｉＷ／Ａｌ−Ｓｉ等からなる金属配線膜をスパッタリング法により堆積させる。そして、配線として用いる以外の部分についてフォトレジストマスクを用いて異方性エッチングにより除去する。その後は、周知の技術により（Ｈ）に示すようにコンタクト電極領域に金属配線１５を接続する。また必要に応じて多層配線等を行う。
【００３３】
なお、図４ではポリシリコンヒューズの形成領域のみを示したが、この半導体装置は目的に応じてバイポーラトランジスタ、ＭＯＳトランジスタ、抵抗、容量等の素子も備えている。このポリシリコンヒューズは、これらの素子を接続して形成された回路を所望の特性に調整するためのトリミングを行うために用いる。
【図面の簡単な説明】
【００３４】
【図１】従来技術によるポリシリコンヒューズの構成を示す平面図である。
【図２】特許文献１に示されているポリシリコンヒューズの平面図である。
【図３】この発明の実施形態に係るポリシリコンヒューズの平面図である。
【図４】同ポリシリコンヒューズを備えた半導体装置の製造手順を示す断面図である。
【符号の説明】
【００３５】
ＷＡ−広幅領域
ＮＡ−狭幅領域
１−抵抗体（ポリシリコン）
２−広幅領域の抵抗体
３−狭幅領域の抵抗体
４−電極
５〜８−丸み形成部
９−広幅領域内狭小部
１０−半導体基板
１１−ロコス酸化膜
１２−ポリシリコン膜
１３−フォトレジスト膜
１４−絶縁膜（ＣＶＤ膜）
１５−金属配線
１６−広幅領域内電極近傍
１７−抵抗体非形成部
【図１】
2007128947.tif 000003
【図２】
2007128947.tif 000004
【図３】
2007128947.tif 000005
【図４】
2007128947.tif 000006