(57)【要約】【課題】素子駆動部または素子駆動部が実装された接続手段に第１及び第２配線を容易に接続した表示素子モジュールを提供する。【解決手段】本発明の表示素子モジュール100は、基板上の第１電極と第２電極との交差部に形成された発光領域を含むピクセル回路部120と、ピクセル回路部の第１電極の第１終端と電気的に接続された少なくとも一つの第１配線102と、ピクセル回路部の第２電極と電気的に接続された少なくとも一つの第２配線104とを含み、第１配線と第２配線の一部には、接続部が形成され、この接続部は、前記第１、第２配線の幅より広い幅を有する。また、接続部は隣接する配線の接続部と接触しないように交互に配置されている。【選択図】図５
2007298939.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１電極と第２電極との交差部に形成された発光領域を含むピクセル回路部と、
ピクセル回路部の第１電極の第１終端と電気的に接続された少なくとも一つの第１配線と、
ピクセル回路部の第２電極と電気的に接続された少なくとも一つの第２配線とを含み、
前記第１配線及び第２配線の一部には、接続部が形成され、この接続部は、前記第１、第２配線の幅より広い幅を有することを特徴とする表示素子モジュール。
【請求項２】
基板上に実装され、前記接続部を介して第１配線及び第２配線に電気的に接続される素子駆動部をさらに含むことを特徴とする請求項１に記載の表示素子モジュール。
【請求項３】
基板上に接着され、前記接続部を介して第１配線及び第２配線に電気的に接続される接続手段をさらに含むことを特徴とする請求項１に記載の表示素子モジュール。
【請求項４】
前記接続手段は、前記素子駆動部が実装されたフィルムであることを特徴とする請求項３に記載の表示素子モジュール。
【請求項５】
前記接続部は、隣接する配線の接続部と接触しないように交互に配置されていることを特徴とする請求項１に記載の表示素子モジュール。
【請求項６】
各配線の一部を含む基板の一部分に形成され、前記配線の接続部と対応する領域に開口が形成されて前記接続部を露出する絶縁膜をさらに含むことを特徴とする請求項１に記載の表示素子モジュール。
【請求項７】
前記接続部は、その表面が絶縁膜の表面と水平をなすことを特徴とする請求項６に記載の表示素子モジュール。
【請求項８】
前記接続部は、前記絶縁膜上に突出されることを特徴とする請求項６に記載の表示素子モジュール。
【請求項９】
前記接続部は、配線と一体的に形成されることを特徴とする請求項１に記載の表示素子モジュール。
【請求項１０】
前記接続部は、配線上に形成された導電層である請求項１に記載の表示素子モジュール。
【請求項１１】
前記接続部は、配線の抵抗より小さい抵抗を有する材料で形成されることを特徴とする請求項１０に記載の表示素子モジュール。
【請求項１２】
前記第２配線は、前記第１配線と対応する素子駆動部の部分以外の部分を通って、その下部に延びることを特徴とする請求項２に記載の表示素子モジュール。
【請求項１３】
前記第２配線は、前記第１配線と対応する素子駆動部の部分以外の部分全体にかけて、均一に配列されることを特徴とする請求項１２に記載の表示素子モジュール。
【請求項１４】
前記ピクセル回路部は、基板上に形成されたアノード電極、アノード電極上に形成された有機電界発光層、及び有機電界発光層上に形成されたカソード電極を含み、前記第１電極はアノード電極であり、前記第２電極はカソード電極であることを特徴とする請求項１に記載の表示素子モジュール。
【請求項１５】
基板上の第１電極と第２電極との交差部に形成された各発光領域を含むピクセル回路部と、
ピクセル回路部の第１電極の第１終端と電気的に接続された少なくとも一つの第１配線と、
ピクセル回路部の第２電極と電気的に接続された少なくとも一つの第２配線とを含み、
前記第１配線及び第２配線の一部には、接続部が形成され、この接続部の幅は、前記第１配線及び第２配線の幅より大きく、前記接続部は、隣接する配線の接続領域と接触しないように交互に配置されていることを特徴とする表示素子モジュール。
【請求項１６】
前記接続部は、前記各配線より広い幅を有することを特徴とする請求項１５に記載の表示素子モジュール。
【請求項１７】
基板上に実装され、前記接続部を介して第１配線及び第２配線に電気的に接続される素子駆動部をさらに含むことを特徴とする請求項１５に記載の表示素子モジュール。
【請求項１８】
基板上に接着され、前記接続部を介して第１配線及び第２配線に電気的に接続される接続手段をさらに含むことを特徴とする請求項１５に記載の表示素子モジュール。
【請求項１９】
前記接続手段は、前記素子駆動部が実装されたフィルムであることを特徴とする請求項１８に記載の表示素子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子モジュールに関する。特に、基板上に配線を効果的に配置し、配線がピンまたは治具と容易に接触する表示素子モジュールに関するものである。
【背景技術】
【０００２】
図１は、ピクセル回路部を含む一般的な有機電界発光素子の平面図であり、便宜上キャップが除去された有機電界発光素子を図１に示した。
【０００３】
一方、図１には、母基板に形成された多数のピクセル回路部中のいずれか一つのピクセル回路部ＡＡのみをブロック形態で示し、ピクセル回路部は、基板上に形成されたアノード電極、アノード電極上に形成された有機電界発光層、及び有機電界発光層上に形成されたカソード電極を含む。
【０００４】
母基板１上に形成されたデータライン２Ａ及びスキャンライン４Ａは、ピクセル回路部ＡＡ内に形成された多数のアノード電極及びカソード電極（未図示）とそれぞれ接続され、データライン２Ａとスキャンライン４Ａの各端部は、母基板１の一部分で集中してパッドＰを形成するようになる。
【０００５】
一方、参照符号"４Ａ−１"及び"２Ａ−１"は、スキャンライン４Ａ及びデータライン２Ａの終端に形成された連結部（別名、ショートバーと称する。）を表し、多数のスキャンライン４Ａ及び多数のデータライン２Ａを接続する機能を実行する。また、参照符号"Ｓ"は、キャップ付き領域を示す。
【０００６】
図１に図示された有機電界発光素子（以下、"パネル"と称する。）と素子駆動部（ＩＣチップ）を接続するために、素子駆動部が実装されたフィルムを使用せずに、ピクセル回路部が形成された基板に素子駆動部を実装する、いわゆる"ＣＯＧ（chip on glass）"形態の表示装置が使われている。
【０００７】
図２は、ＣＯＧ型有機電界発光表示装置の平面図であり、基板１０上に素子駆動部１１が実装されていることを示している。
ピクセル回路部（図２では、キャップにより図示することができないが、以下では、便宜上参照符号"１３"を"ピクセル回路部"と称する。）に電気的に接続されたデータライン１２は、素子駆動部１１に直ちに電気的に接続されるが、データライン１２両側に配置されたスキャンライン１４は、素子駆動部１１の周辺空間に余裕がないため、素子駆動部１１の両側面を介して、ピクセル回路部１３と対応する部分と反対側の部分に接続される。
【０００８】
図３及び図４は、図２の"Ａ"部の詳細図であり、ＣＯＧ型有機電界発光表示装置でのスキャンライン１４、１４−１と素子駆動部１１との接続関係を示している。
一方、図３及び図４は、素子駆動部１１及びスキャンライン１４、１４−１の一部だけを示しており、スキャンライン１４、１４−１の配置状態を示すために、素子駆動部１１を透明な状態で示した。
【０００９】
上記説明のように、素子駆動部１１の側面を経由してピクセル回路部（図２の１３）と対応する部分と反対側の部分に接続されたスキャンライン１４には、連結部が形成されず、このような状態でスキャンライン１４の各終端が素子駆動部１１に形成された接続端子１１−１（以下、'バンプ（bump）'と称する。）とそれぞれ接続される（図３の状態）。
【００１０】
他の構造として、終端が連結部１４Ａ-１に接続された各スキャンライン１４−１は、その一部が素子駆動部１１のバンプ１１−１にそれぞれ接続される（図４の状態）。
【００１１】
図３に示されるように、スキャンライン１４に連結部が形成されない条件では、パネルに対する点灯検査及びエージング処理を実行することが難しい。
即ち、素子駆動部１１が基板１０に実装されない状態で互いに分離された状態では、配置されたあらゆるスキャンライン１４に、検査用ピンまたは治具をいちいち接触させることが難しい。特に、ピンまたは治具の使用時、狭い間隔を有して配置された隣接スキャンラインとの接触によって短絡が発生し得る。
【００１２】
さらに、厚さの薄い導電層形態のスキャンライン１４は、接触する治具またはピンによってその表面にスクラッチが発生するか、またはスキャンライン１４が剥離する、いわゆる、ピーリング現象が発生する恐れがある。
【００１３】
従って、このような問題点を防止するために、基板１０上に素子駆動部１１を実装した後、点灯検査及びエージング処理を実施することが効果的であるが、このような場合、検査結果によってパネル不良と判定された場合、高価な素子駆動部１１を共に廃棄しなければならない問題が発生する。
【００１４】
図４に示すように、多数のスキャンライン１４−１が連結部１４Ａ-１に接続された構造では、ある一つのスキャンライン１４−１に検査用ピンまたは治具が接触する場合、連結部１４Ａ-１を通って全スキャンライン１４−１に信号が印加され、従って、素子駆動部１１を実装しない状態でも点灯検査及びエージング処理を実行することができる。
【００１５】
しかし、このような構造では、点灯検査及びエージング処理後、素子駆動部１１を実装するに先立ち、基板１０上に形成された連結部１４Ａ-１と各スキャンライン１４−１を互いに分離しなければならない。このために、スクライブラインＬ１に沿ってスキャンライン１４−１を切断するレーザースクライブ工程をさらに実行しなければならない。
【００１６】
ここで、図３及び図４は、スキャンライン（１４または１４-１）の構造及び配列について説明したが、素子駆動部１１に接続されたデータライン１２も同じ構造及び機能を有する。従って、以下では、これらの説明は省略する。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、基板上に素子駆動部が実装された表示素子モジュールで発生する上記問題点を解決するためのものであり、本発明の目的は、素子駆動部または素子駆動部が実装された接続手段に第１配線及び第２配線を容易に接続できる表示素子モジュールを提供することにある。
【００１８】
本発明の他の目的は、テストピンまたは治具との接触によって、第１配線及び第２敗戦が損傷することを防止できる表示素子モジュールを提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するための本発明に係る表示素子モジュールは、基板上の第１電極と第２電極との交差部に形成された発光領域を含むピクセル回路部と、ピクセル回路部の第１電極の第１終端と電気的に接続された少なくとも一つの第１配線と、及びピクセル回路部の第２電極と電気的に接続された少なくとも一つの第２配線とを含み、前記第１配線と第２配線の一部には、接続部が形成され、この接続部は、前記各配線の幅より広い幅を有する。
接続部は、隣接する配線の接続部と接触しないように交互に配置されている。
【００２０】
本発明に係る表示素子モジュールは、各配線の接続部を含む基板の一部分に形成された絶縁膜をさらに含み、絶縁膜は、接続部と対応する領域に開口が形成されて接続部を露出する。
ここで、接続部は、その表面が絶縁膜の表面と水平をなし、または開口を介して絶縁層上に突出されるように形成される。
【００２１】
また、本発明に係る表示素子モジュールは、基板上に実装され、接続部を介して第１配線及び第２配線に電気的に接続された素子駆動部をさらに含む。
【００２２】
本発明に係る表示素子モジュールは、基板上に接着され、接続部を介して第１配線及び第２配線に電気的に接続され、第１配線及び第２配線と基板外部に設けられた素子駆動部を接続する接続手段をさらに含み、この接続手段は、素子駆動部が実装されたフィルムである。
【発明の効果】
【００２３】
以上のような本発明に係る表示装置では、スキャンライン及びデータラインの終端に連結棒が形成されない構造を有するため、素子モジュールの個別化のためのスクライブ工程を実行するとき、連結棒を除去するためのレーザースクライブ工程を実行する必要がない。
【００２４】
特に、スキャンラインとデータラインの終端に、連結部が形成されていないにもかかわらず、各終端に広い面積の接続領域がそれぞれ構成されていて、検査用ピンまたは治具との容易な接触が可能で、またこの広い面積の接続領域を介して素子駆動部と電気的な接続が行われ、抵抗を最低限にすることができる。
【００２５】
さらに、スキャンラインとデータラインに形成された接続領域の高さ（厚さ）が絶縁膜の高さ（厚さ）と少なくとも同一であるため、検査用ピンまたは治具との接触にもかかわらず、基板からスキャンラインとデータラインが分離されるピーリング現象が生じなく、またスキャンラインとデータラインにスクラッチが生じない。
【発明を実施するための最良の形態】
【００２６】
以下、本発明に係る表示素子モジュールを添付図面に基づいて詳細に説明する。一方、以下の説明では、表示素子の一種類である有機電界発光素子を例として説明するが、本発明は有機発光素子に限定されるものではない。
【００２７】
有機電界発光素子（以下、"パネル"と称する。）は、基板上に形成された少なくとも一つのアノード電極（第１電極）、アノード電極上に形成された有機電界発光層、及び有機電界発光層上に形成された少なくとも一つのカソード電極（第２電極）を含む少なくとも一つの発光領域を含む。ここで、カソード電極とアノード電極の積層順序は逆であってもよい。
【００２８】
一方、本発明のように、有機電界発光素子またはパネル内部に駆動部を実装するとき用いられる基板は、導体材料、及びプラスチックフィルム、シリコン、ガラスなどの不導体を含む様々な材料で構成することができる。上記導体は、アクティブ型有機発光表示の実行時、トランジスタとして作用することができる。
【００２９】
図５は、本発明に係るＣＯＧ型有機電界発光表示装置の平面図であり、カソード電極、有機電界発光層及びアノード電極を含むピクセル回路部及びデータライン１０２（第１配線）とスキャンライン１０４（第２配線）を示している。
【００３０】
一方、図５では、ピクセル回路部がキャップとして図示されておらず、以下では、説明の便宜上、参照符号"１２０"を"ピクセル回路部"と称する。
また、図５での参照符号"１１０"は、素子駆動部が実装されない"パネル"を示し、符号"Ｌ１"は、個別素子化のための仮想スクライブラインである。
【００３１】
図５で示されるように、ピクセル回路部１２０に隣接する領域にはデータライン１０２及びスキャンライン１０４と電気的に接続される素子駆動部（または接続手段）が実装される領域１０６（以下、"実装領域"と称する）が形成され、この実装領域１０６に隣接する位置に素子駆動部に電気的な信号を供給するためのフレキシブルプリント回路が取り付けられる領域１０５が形成される。
【００３２】
ピクセル回路部１２０のアノード電極と電気的に接続されたデータライン１０２は、素子駆動部実装領域１０６に直ちに電気的に接続されるが、カソード電極と電気的に接続されたスキャンライン１０４は、実装領域１０６の両側部に延び、以後、実装領域１０６上に形成されたスキャンライン１０４の一部は、後に実装される素子駆動部と電気的に接続される。
【００３３】
図６は、基板１００上の実装領域１０６でのスキャンライン１０４の配置状態を示した図である。一方、図６での参照符号"１０６"は、素子駆動部が実装される領域を示すが、この領域に実装された素子駆動部として見なされていてもよい。
上記のように、本発明では、スキャンライン１０４は、実装領域１０６の両側部を通じて延びた構造を有する。
【００３４】
図６で示されるように、ピクセル回路部１２０の一側から延びたスキャンライン１０４は、実装領域１０６の一側部を通って実装領域１０６内に延びる。一方、各スキャンライン１０４中で実装領域１０６内に配列された部分には、素子駆動部（駆動ＩＣチップ）に形成された接続領域（バンプ）と電気的に接続される接続領域１０４−１が形成されている。
【００３５】
素子駆動部のバンプとの正確な接触のために、各スキャンライン１０４に形成された接続領域１０４−１は、スキャンライン１０４の幅より広い幅を有する。
特に、隣接スキャンラインに形成された接続領域との短絡を防止するために、各スキャンライン１０４の接続領域１０４−１は、隣接スキャンラインの接続領域と交錯する位置に形成される。このとき、各スキャンライン１０４の接続領域１０４−１の位置は、素子駆動部の接続領域の位置によって決定され、従って、素子駆動部の設計時、このような点を考慮して接続領域の位置を決定する。
【００３６】
図６では、スキャンライン１０４が、素子駆動部実装領域１０６側部で一部に集中した状態で配置されていることを示しているが、これに限定されない。即ち、スキャンライン１０４は、実装領域１０６の側部の全領域にわたって均一に配列される。
また、各スキャンライン１０４の接続領域１０４−１が、実装領域１０６内に置かれたら、どの位置に形成されてもその機能を実行することができる。
【００３７】
図７は、基板の実装領域１０６でのデータライン１０２の配置状態を示した図である。
【００３８】
図７で示されるように、ピクセル回路部１２０のアノード電極と電気的に接続されたデータライン１０２は、実装領域１０６の一側部を通って実装領域１０６内に延び、各データライン１０２中で実装領域１０６内に配列された部分には、素子駆動部（駆動ＩＣチップ）の接続領域（以下、"バンプ（bump）"と称する。）と接触する接続領域１０２−１が形成されている。
【００３９】
素子駆動部の接続領域との正確な接触のために、各データライン１０２に形成された接続領域１０２−１はデータライン１０２の幅より広い幅を有する。
【００４０】
また、隣接データラインに形成された接続領域との短絡を防止するために、各データライン１０２の接続領域１０２−１は隣接データラインの接続領域と交錯する位置に形成される。
【００４１】
一方、図６及び図７に図示された構造で、実装領域１０６に延びたデータライン１０２及びスキャンライン１０４を含む基板１００には、絶縁膜が形成される。この絶縁膜は、データライン１０２及びスキャンライン１０４に形成された接続領域１０２−１及び１０４−１と対応する領域に形成された開口を有し、従って、各接続領域１０２−１及び１０４−１はこの開口を介して外部に露出される。
【００４２】
このような構造によって実装領域１０６に実装された素子駆動部のバンプは、データライン１０２及びスキャンライン１０４中で接続領域１０２−１及び１０４−１でない領域とは接触しなくなる。
【００４３】
一方、絶縁膜の開口内に位置する接続領域１０２−１及び１０４−１の表面が絶縁膜の表面下に位置する場合、素子駆動部のバンプとデータライン１０２及びスキャンライン１０４の接続領域１０２−１及び１０４−１は絶縁膜によって互いに接触しなくなる。
【００４４】
このように、素子駆動部のバンプと接続領域１０２−１及び１０４−１が接触しない現象を防止するために、データライン１０２及びスキャンライン１０４の接続領域１０２−１及び１０４−１は、その表面が少なくとも絶縁膜の表面と水平になっていなければならない。従って、接続領域１０２−１及び１０４−１の高さ（厚さ）は、絶縁膜の高さ（厚さ）と同じであるか、大きくなければならない。
【００４５】
一方、素子の集積度が大きくなり、その大きさが減少することよって、駆動部もその大きさが小さくなる。これに伴い、駆動部と配線（データライン及びスキャンライン）が接触する空間が足りなくなり、その結果、接続領域の幅を広げることが難しくなる。このような条件で、接続領域の高さを大きくすることで、電気的な特性が向上され、また各種検査を容易に実行することができる。
【００４６】
本発明での接続領域１０２−１及び１０４−１は、データライン１０２及びスキャンライン１０４と一体的に形成されるが、データライン１０２及びスキャンライン１０４を形成した後、データライン１０２及びスキャンライン１０４の抵抗より低い抵抗を有する（即ち、電気伝導度の高い）材料を用いて、別途の工程を介して単層または多層構造で形成された導電層であってもより。
【００４７】
このような構成を有する本発明に係る有機電界発光素子の機能上の特徴を、各図面を参照して説明する。
基板１００上に、図５で図示されたパネル１１０を構成した後、各パネル１１０の正常な動作可否を確認するための点灯テスト及び極限条件を付与するエージング処理が実行される。
【００４８】
点灯検査及びエージング処理で、テスト装備の信号印加用治具またはピンが、ピクセル回路部１２０に接続されたデータライン１０２及びスキャンライン１０４、特に、実装領域１０６に形成された接続領域１０２−１及び１０４−１に接触し、この状態で信号が印加される。
【００４９】
ここで、各接続領域１０２−１及び１０４−１は、データライン１０２及びスキャンライン１０４の面積より広い面積を有しているため、信号印加用ピンまたは治具が各接続領域１０２−１及び１０４−１に容易に接触することができる。また、比較的幅の広い信号印加用ピンまたは治具を用いる場合、全接続領域１０２−１または１０４−１に同時に接触することができ、全データライン１０２またはスキャンライン１０４に電気的な信号を印加することができる。
印加されたデータ信号は、データライン１０２及びスキャンライン１０４を通って、アノード電極及びカソード電極に伝えられる。
【００５０】
一方、上記説明では、素子駆動部が基板１００上の実装領域１０６に直接実装されるＣＯＧ型表示素子モジュールを一例にして説明したが、本発明は、これに制限されるものではない。
【００５１】
他の実施形態として、素子駆動部をデータライン１０２（及びスキャンライン１０４）に電気的に接続するために、接続手段が実装領域１０６上に実装される。即ち、素子駆動部（IC chip）が実装されたフィルムが、基板１００の実装領域１０６に接着され、接続手段として作用するこのフィルムは、その後、連結部１０２−１、１０４−１を介してデータライン１０２とスキャンライン１０４に電気的に接続され、ＣＯＦ（chip on film）型表示素子モジュールを形成する。
【００５２】
以上で説明した本発明は、例示の目的のために開示されたものであり、本発明に対する通常の知識を有した当業者であるならば、本発明の思想と範囲内で様々な修正、変更、付加が可能である。従って、このような修正、変更及び付加は本発明の特許請求の範囲に属するものである。
【図面の簡単な説明】
【００５３】
【図１】キャップが接着されていない一般的な有機電界発光素子の平面図である。
【図２】ＣＯＧ型有機電界発光表示装置の平面図である。
【図３】図２の"Ａ"部の詳細図であり、ＣＯＧ型有機電界発光表示装置でのスキャンラインの配置状態を示した図である。
【図４】図２の"Ａ"部の詳細図であり、ＣＯＧ型有機電界発光表示装置でのスキャンラインの配置状態を示した図である。
【図５】本発明に係るＣＯＧ型有機電界発光表示装置の平面図である。
【図６】基板の素子駆動部実装領域でのスキャンラインの配置状態を示した図である。
【図７】基板の素子駆動部実装領域でのデータラインの配置状態を示した図である。
【符号の説明】
【００５４】
１００  基板
１０２  データライン
１０４  スキャンライン
１０６  素子駆動部実装領域
１１０  パネル
１２０  ピクセル回路部
Ｌ１  仮想スクライブライン
【図１】
2007298939.tif 000003
【図２】
2007298939.tif 000004
【図３】
2007298939.tif 000005
【図４】
2007298939.tif 000006
【図５】
2007298939.tif 000007
【図６】
2007298939.tif 000008
【図７】
2007298939.tif 000009