(57)【要約】【課題】多値信号のＭＳＢの連続ビットが短い多値変調が可能な変調装置、復調装置、伝送システム、および変調方法を提供する。【解決手段】多値信号を伝送するにあって、２進数列からなる伝送データに冗長ビットを付加し、冗長ビットの情報に応じて伝送データと異なる２進数列に変換し、異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、この評価値に応じて冗長ビットを選択し、シリアル・パラレル変換後に、ガイデッドスクランブル処理された、たとえば４ビットの送信データをＤ０〜Ｄ３を生成する変調部２１を有する。これにより、ＭＳＢの反転周期が短い多値変調が可能となる。【選択図】図２
2007194964.tif 000002
【特許請求の範囲】
【請求項１】
多値信号を変調する変調装置であって、
２進数列により形成された伝送すべきデータに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換する変換部と、
上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求める評価部と、
上記評価値に応じて上記冗長ビットを選択する選択部と
を有する変調装置。
【請求項２】
上記選択部は、多値伝送のＭＳＢの連続ビット長が最も短いことを、評価値とする
請求項１記載の変調装置。
【請求項３】
上記変換部は、スクランブラを有し、ｎビットの多値伝送を行う場合、伝送データに対して、交互に繰り返すｎビットの連続ビット列と排他的論理和演算を行ってから、上記スクランブラに入力する
請求項１記載の変調装置。
【請求項４】
上記変換部は、ｎビットの多値伝送を行う場合、ｎ段以下のシフトレジスタで形成されるスクランブラを含む
請求項１記載の変調装置。
【請求項５】
変調された多値信号を復調する復調装置であって、
変調された多値信号をデコードする再生部を有し、
上記変調された多値信号は、２進数列からなる伝送データに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換し、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、上記評価値に応じて上記冗長ビットを選択して形成されている
復調装置。
【請求項６】
上記データ再生部は、２進数列からなる伝送データに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換し、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、上記評価値に応じて上記冗長ビットを選択して形成されているスクランブルされた多値信号をデスクランブルするデスクランブラを含む
請求項５記載の復調装置。
【請求項７】
多値信号を変調して伝送路に伝送する変調装置と、
変調された多値信号を復調する復調装置と、を有し、
上記変調装置は、
２進数列により形成された伝送すべきデータに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換する変換部と、
上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求める評価部と、
上記評価値に応じて上記冗長ビットを選択する選択部と、を含む
伝送システム。
【請求項８】
多値信号を変調する変調方法であって、
２進数列からなる伝送データに冗長ビットを付加し、
上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換し、
上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、
上記評価値に応じて上記冗長ビットを選択する
変調方法。
【請求項９】
多値伝送のＭＳＢの連続ビット長が最も短いことを、評価値とする
請求項８記載の変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク等で用いられる多値信号を変調する変調装置、変調された多値信号を復調する復調装置、多値信号を変調、復調する伝送システム、および変調方法に関するものである。
【背景技術】
【０００２】
光ディスクの多値信号の変調方法として、ガイデッドスクランブルという技術が知られている。これを応用した技術がたとえば特許文献１に開示されている。
【０００３】
特許文献１には、変調信号の直流成分を除去した多値信号を作成して適正な多値情報の記録、再生を行うことが可能な多値変調方法、光情報記録装置、光情報再生方法、および光情報記録媒体が提案されている。
【０００４】
【特許文献１】特開２００５−１７４４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、光の多値伝送においては、単に変調信号の直流成分を除去するだけではなく、ビットの重みによって変調方式を変えたいケースがある。
特に、ＭＳＢはクロック再生の面において、連続ビット長が短いことが望ましいが、特許文献１に開示された技術では、ＭＳＢの連続ビットが短い多値変調ができないという不利益がある。
【０００６】
本発明は、多値信号のＭＳＢの連続ビットが短い多値変調が可能な変調装置、復調装置、伝送システム、および変調方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の観点は、多値信号を変調する変調装置であって、２進数列により形成された伝送すべきデータに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換する変換部と、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求める評価部と、上記評価値に応じて上記冗長ビットを選択する選択部とを有する。
【０００８】
好適には、上記選択部は、多値伝送のＭＳＢの連続ビット長が最も短いことを、評価値とする。
【０００９】
好適には、上記変換部は、スクランブラを有し、ｎビットの多値伝送を行う場合、伝送データに対して、交互に繰り返すｎビットの連続ビット列と排他的論理和演算を行ってから、上記スクランブラに入力する。
【００１０】
好適には、上記変換部は、ｎビットの多値伝送を行う場合、ｎ段以下のシフトレジスタで形成されるスクランブラを含む。
【００１１】
本発明の第２の観点は、変調された多値信号を復調する復調装置であって、変調された多値信号をデコードする再生部を有し、上記変調された多値信号は、２進数列からなる伝送データに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換し、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、上記評価値に応じて上記冗長ビットを選択して形成されている。
【００１２】
好適には、上記データ再生部は、２進数列からなる伝送データに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換し、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、上記評価値に応じて上記冗長ビットを選択して形成されているスクランブルされた多値信号をデスクランブルするデスクランブラを含む。
【００１３】
本発明の第３の観点の伝送システムは、多値信号を変調して伝送路に伝送する変調装置と、変調された多値信号を復調する復調装置と、を有し、上記変調装置は、２進数列により形成された伝送すべきデータに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換する変換部と、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求める評価部と、上記評価値に応じて上記冗長ビットを選択する選択部と、を含む。
【００１４】
本発明の第４の観点は、多値信号を変調する変調方法であって、２進数列からなる伝送データに冗長ビットを付加し、上記冗長ビットの情報に応じて上記伝送データと異なる２進数列に変換し、上記異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、上記評価値に応じて上記冗長ビットを選択する。
【発明の効果】
【００１５】
本発明によれば、ＭＳＢの反転周期が短い多値変調が可能となる。
また、変調後のビットパターンの選択範囲の自由度が広がる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の伝送システムの一実施形態を添付図面に関連付けて説明する。
本実施形態においては、光多値信号を用いた光伝送システムを例に説明する。
＜第１の実施形態＞
図１は、第１の実施形態に係る光伝送システム１の構成を示す図である。
【００１７】
本実施形態に係る光伝送システム１は、データを変調して送信する変調装置の機能を含む送信装置２、データを受信して復調する復調装置の機能を含む受信装置３、送信すべきデータを生成するデータ処理装置４、および光伝送路５を含む。
【００１８】
データ処理装置４は、たとえばコンピュータ装置、画像生成装置など、所望のデジタルデータを生成する。
図１では、データ処理装置４は、たとえばデジタルデータとしてシリアルデータＤＡＴＡを生成し、送信装置２に送信する。本実施形態の伝送信システム１では、シリアルデータＤＡＴＡが、たとえばＭＡＣ（Media Access Control）フレーム形式で送信装置２に送信されるものとする。
また、データ処理装置４は、動作の基準となるクロック信号ＣＬＫを送信装置２に対して供給する。
【００１９】
送信装置２は、たとえばデータ処理装置４から送信されたＭＡＣフレームのデータをＬＳＢから順に４ビットあるいは８ビット単位でガイデッドスクランブル処理する。そして、その４ビットあるいは８ビット単位のスクランブルされたデータを光電変換し、光信号を光ファイバ線や空気中の光伝送路５に送出する。この光信号は、光量（光強度）に応じた多値信号である。
送信装置２は、データ処理装置４から取得したクロック信号ＣＬＫに同期して、送信すべきデータの処理、送信すべき各種信号の生成を行う。
本実施形態の送信装置２は、後で説明するように、いわゆるＡＣ結合を含み、ＡＣ信号を送信する回路として構成される。
【００２０】
送信装置２は、多値信号を伝送するにあって、２進数列からなる伝送データに冗長ビットを付加し、冗長ビットの情報に応じて伝送データと異なる２進数列に変換し、異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、この評価値に応じて冗長ビットを選択する変調部を含んで構成されている。
この変調部の構成に具体的な構成については、後で詳述する。
【００２１】
なお、以下の説明では、データ処理装置４から取得した、送信すべきデータを光信号に変換したものをデータ信号と称する。送信装置２は、このデータ信号のほか、たとえば後述するように、自らのＬＤ（レーザダイオード）パワー制御および受信側でのクロック再生のため、光信号としての参照信号を生成し、この参照信号をデータ信号に付加して受信装置３に送信する。
【００２２】
参照信号の間隔は、適宜設定することができるが、送信装置２〜受信装置３間のクロックずれの許容レベルや光伝送路５による損失の変動速度、温度変化に伴うＬＤパワーの変動速度に応じて、システム上必要な上限値が定まる。
本実施形態に係る光伝送システム１では、４ビットあるいは８ビット単位でデータ信号の先頭に参照信号が付加されて送信される。
【００２３】
受信装置３は、送信装置２から送出された光信号を受信するフォトダイオードＰＤ１を備える。
受信装置３では、送信装置２から受信した参照信号に含まれるパルスに基づいて、クロック信号ＣＬＫ２を再生し、再生したクロック信号ＣＬＫ２に基づいて受信したデータ信号のサンプリング等によりアナログ・デジタル変換を行って、データ再生（復調）を行う。
【００２４】
次に、送信装置２の具体的な構成について説明する。
図２は、送信装置２の回路構成の一例を示す図である。
この場合、各ビット[k]の重みはＬＳＢの重みの2^k  (ただしk=0,…,n-1、ＭＳＢはk=n-1、ＬＳＢはk=0)倍である。
【００２５】
図２に示すように、送信装置２は、変調部（スクランブラやシリアル・パラレル変換部を含む）２１、オートパワーコントロール部(APC：Auto Power Control)２２、電流制御部２３、分解能設定部２４、デジタル・アナログ変換器（ＤＡＣ）２５、発光素子としてのレーザダイオードＬＤ１、モニタ用受光素子としてのフォトダイオードＰＤ２を有する。
【００２６】
変調部２１は、２進数列からなる伝送データに冗長ビットを付加し、冗長ビットの情報に応じて伝送データと異なる２進数列に変換し、異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、この評価値に応じて冗長ビットを選択し、シリアル・パラレル変換後に、ガイデッドスクランブル処理された、たとえば４ビットの送信データをＤ０〜Ｄ３を生成し、電流制御部２３に出力する。
なお、本実施形態の変調部２１は、多値伝送のＭＳＢの連続ビット長が最も短いことを、評価値とする。
この変調部２１の具体的な構成例については、後で図面に関連付けて詳述する。
図２において、たとえばデータＤ３が「１」の場合には、信号Ｓ２１１が「Ｌレベル（ローレベル）」となり、信号Ｓ２１２が「Ｈレベル」となる。また、たとえばデータＤ３が「０」の場合には、信号Ｓ２１１が「Ｈレベル」となり、信号Ｓ２１２が「Ｌレベル」となる。他のデータＤ０〜Ｄ２についても同様である。
【００２７】
電流制御部２３は、図２に示すように、変調部２１の４ビット出力（データＤ０〜Ｄ３）に対応する電流がレーザダイオードＬＤ１に流れるように制御する制御回路２３０〜２３３と、レーザダイオードＬＤ１のバイアス電流を生成する電流制御回路２３５とによって構成される。
図２に示すように、それぞれデータＤ０〜Ｄ３に対応する電流制御回路２３０〜２３３は、同一の構成であるため、以下、電流制御回路２３３のみについてその構成を説明する。
【００２８】
電流制御回路２３３は、図２に示すように、負荷抵抗Ｒ１,Ｒ２、エミッタコモンのｎｐｎ型トランジスタＱ１およびＱ２、定電流源としてのｎｐｎ型トランジスタＱ３、オペアンプＯＰＡ１、抵抗Ｒ３を有する。
データＤ３が「１」のときには、信号Ｓ２１１がＬレベルとなり、信号Ｓ２１２がＨレベルとなるため、トランジスタＱ１がオフし、トランジスタＱ２がオンする。トランジスタＱ２のコレクタはレーザダイオードＬＤ１のカソード側とキャパシタＣ３を介して結合されている。したがって、定電流源であるトランジスタＱ３のエミッタ電流にほぼ等しい電流を、レーザダイオードＬＤ１側からトランジスタＱ２を介して流す（引っ張る）ことになる。
データＤ３が「０」のときには、信号Ｓ２１１がＨレベルとなり、信号Ｓ２１２がＬレベルとなるため、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、レーザダイオードＬＤ１側から電流は流れない（引っ張らない）。
【００２９】
データＤ７が「１」のときに定電流源であるトランジスタＱ３のエミッタを流れる電流は、オペアンプＯＰＤ１の入力端子の一方に設定される信号Ｓ３によって設定される。すなわち、オペアンプＯＰＡ１の出力端子は、トランジスタＱ３のベースを介して入力側にフィードバックされているので、釣り合い状態では、オペアンプＯＰＡ１の入力端子の他方の電圧レベルは、信号Ｓ３と同等となり、エミッタ電流Ｉ３は（Ｓ３の電圧レベル）／Ｒ３となる。
【００３０】
なお、他の電流制御回路２３０〜２３２の抵抗Ｒ２と接続されたトランジスタＱ２のコレクタは、それぞれ異なるキャパシタＣ０〜Ｃ２を介してレーザダイオードＬＤ１のカソード側に接続されている。
【００３１】
また、レーザダイオードＬＤ１のバイアス電流を生成する電流制御回路２３５は、たとえば電流制御回路２３０〜２３３のトランジスタＱ３、抵抗Ｒ３、オペアンプＯＰＡ１に対応するｎｐｎ型トランジスタＱ４、抵抗Ｒ４、オペアンプＯＰＡ２、およびレーザダイオードＬＤ１のカソード側と各キャパシタＣ０〜Ｃ３の接続点とトランジスタＱ４のコレクタとの間に接続されたインダクタＬ１を含む。
【００３２】
本実施形態において、電流制御回路２３０〜２３３を抵抗Ｒ２で生じる電圧変化によってレーザダイオードＬＤ１を駆動するようにしたのは、以下の理由による。
たとえば各電流制御回路２３０〜２３３のトランジスタＱ２を抵抗に接続せずに、いわゆるオープンコレクタとしてキャパシタを介さずにレーザダイオードＬＤ１のカソード側に接続する場合、多値で、高速変調を行うには、オープンコレクタの出力容量がネックになる。
すなわち、出力インピーダンスの変動が大きく、それがあるビットが電流出力する際に、他のビットが電流出力しているか否かによって負荷が変わり、発光素子であるレーザダイオードＬＤ１に流れる電流が不安定になるおそれがある。すなわち、ビット間で影響しあうおそれがある。
また、出力インピーダンスが容量性であり、高速変調の際にはレーザダイオードＬＤ１だけでなく、他ビットの出力段の容量からも電流を引き抜くことになり、光出力信号の多値下がり、立ち上がりが遅くなるおそれがある。すなわち、寄生容量により変調速度が遅くなるおそれがある。
そこで、本実施形態においては、トランジスタＱ２の出力に、トランジスタの寄生容量が影響しないように、抵抗Ｒ２で生じる電圧変化によってレーザダイオードＬＤ１を駆動し、また、各ビット出力間での高周波信号の反射を防ぐため、伝送路５とインピーダンス整合させるように構成している。
抵抗を付加することによって、レーザダイオードＬＤ１のＤＣ電位とドライバ出力のＤＣ電位は均衡（バランス）しなくなることから、キャパシタＣ０〜Ｃ３を介したＡＣ結合を行う構成を採用している。
【００３３】
上述したように、本実施形態における光多値伝送の送信装置２の電流制御部２３において、各ビットの発光素子駆動回路としての電流制御回路２３０〜２３３が、互いに高周波的に影響を与えないように、回路の出力インピーダンスが回路のオン／オフに関わらず一定になるように構成され、電流出力段は基準電位（本実施形態では電源電位ＶＣＣ）と抵抗を介して接続されていることから、あるビットで電流出力する際に、他のビットが電流出力状況による負荷変動がなくなり、発光素子に流れる電流が安定化する。
また、電流制御部２３において、各ビットの発光素子駆動回路としての電流制御回路２３０〜２３３が、互いに高周波的に影響を与えないように、回路の出力インピーダンスが、駆動電流の周波数成分の必要帯域内での出力段寄生容量によるインピーダンスよりも小さくなるように構成され、電流出力段は基準電位（本実施形態では電源電位ＶＣＣ）と抵抗を介して接続され、その抵抗値を、電流出力段の容量によるインピーダンスよりも小さくすることより、光出力信号の立ち上がり、立ち下がりが速くなる。
また、電流制御部２３において、各ビットの発光素子駆動回路としての電流制御回路２３０〜２３３が、互いに高周波的に影響を与えないように、回路の出力インピーダンスが、発光素子であるレーザダイオードＬＤ１へ接続される伝送路の特性インピーダンスに等しくなるように構成され、電流出力段は基準電位（本実施形態では電源電位ＶＣＣ）と抵抗を介して接続され、その抵抗値を、レーザダイオード（発光素子）ＬＤ１と電流出力段を接続する伝送路の特性インピーダンスと等しくなるようにすることにより、電流出力段と基板上の伝送路（配線）とのインピーダンス不整合による反射を抑制できる。
【００３４】
各電流制御回路２３０〜２３３は、図２のように、トランジスタＱ１とＱ２により形成される差動出力段の一方のトランジスタだけでレーザダイオードＬＤ１を駆動する構成に他、図３（Ａ）、（Ｂ）に示すように、トランジスタＱ２のコレクタをキャパシタＣ１１を介してレーザダイオードＬＤ１のカソード側に接続するとともに、抵抗Ｒ２に接続されたトランジスタＱ１のコレクタをキャパシタＣ１２を介してレーザダイオードＬＤ１のアノード側に接続して、差動出力段の両方で駆動するように構成することも可能である。
なお、図３（Ｂ）の例においては、レーザダイオードＬＤ１のアノード側のインダクタＬ２を接続して整合性の向上を図った構成を採用している。
【００３５】
分解能設定部２４では、デジタル・アナログ変換器（ＤＡＣ）２４１と複数の演算増幅器２４２を含み、オートパワーコントロール部２２によって生成される調整用信号Ｓｍｏｄをアナログ信号Ｓ３に変換するとともに、そのアナログ信号Ｓ３の電圧レベルを順に１／２倍にしていく。これによって、信号Ｓ２，Ｓ１，Ｓ０が順に生成される。
つまり、Ｓ２＝（１／２）×Ｓ３、Ｓ１＝（１／２）×Ｓ２、Ｓ０＝（１／２）×Ｓ１、となる。
【００３６】
前述したように、電流制御部２３の各電流制御回路２３０〜２３３では、対応するデータＤ０〜Ｄ３が「１」のときに、信号Ｓ０〜Ｓ３の電圧レベルに応じた定電流Ｉ０〜Ｉ３が生成される。そして、上述した信号Ｓ３，Ｓ２，Ｓ１，Ｓ０の設定によって、定電流Ｉ３，Ｉ２，Ｉ１，Ｉ０は、順に電流値が１／２倍されたものとなる。
つまり、Ｉ２＝（１／２）×Ｉ３、Ｉ１＝（１／２）×Ｉ２、Ｉ０＝（１／２）×Ｉ１、となる。
【００３７】
デジタル・アナログ変換器（ＤＡＣ）２５は、オートパワーコントロール部２２によって生成される一定のバイアス信号Ｓｂｉａｓをアナログ信号Ｓ４に変換する。
アナログ信号Ｓ４に応じて、電流制御部２３の電流制御回路２３５は、定電流Ｉ４が生成される。この定電流Ｉ４は、変調部２１に入力されるシリアルデータＤＡＴＡに依存せずに一定光量の光信号を確保するための電流である。
【００３８】
レーザダイオードＬＤ１には、電流制御部２３の各電流制御回路を流れる定電流を積算した電流が流れる。すなわち、レーザダイオードＬＤ１に流れる電流ＩＬＤ１は、Ｉ０＋Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４である。これによって、４ビットのパラレルデータＤ０〜Ｄ３に応じた多値の電流が発光素子としてのレーザダイオードＬＤ１を流れ、多値の光信号が送出される。
このように、送信装置２では、パラレルデータＤ０〜Ｄ３のビットごとに、各電流制御回路２３０〜２３３によってビットの重みが与えられ、振幅多重化された多値の光信号が光伝送路５に送出される。
【００３９】
フォトダイオードＰＤ２およびオートパワーコントロール部２２は、レーザダイオードＬＤ１のパワー制御のためのフィードバックループを構成する。すなわち、レーザダイオードＬＤ１によって生成された光信号は、フォトダイオードＰＤ２によって受光され、光電変換されてオートパワーコントロール部２２にフィードバックされ、その値に応じて調整用信号Ｓｍｏｄが変更される。
ＬＤパワー制御は、たとえば温度変化などの環境変化によって生ずるレーザダイオードの出力特性の変化を補償するために定期的に行う、送信装置２のキャリブレーション処理である。通常、ＬＤパワー制御は、１秒〜１０秒ごとの長い期間おきに行われる。
ＬＤパワー制御が完了した後に、送出すべきデータが変調部２１に与えられるが、そのときには、オートパワーコントロール部２２の調整用信号Ｓｍｏｄの信号レベルは固定され、フィードバックループが機能しない状態となる。
【００４０】
次に、本実施形態に係る変調部２１の具体的な構成例について説明する。
なお、ここでは、送信（伝送）すべきデータは４ビットとして説明する。
【００４１】
図４は、本実施形態に係る変調部の構成例を示すブロック図である。
【００４２】
データスクランブラを含む複数（ｎ個、たとえばｎ＝１６）変換部２１１−１〜２１１−ｎがデータ入力ラインに対して並列に配置された変換部群２１１、異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求める２１２−１〜２１２−ｎが各変換部の出力に対して配置された評価部群２１２と、評価判定時間中にデータを保存しておく保持部としての複数のＦＩＦＯが各変換部の出力に配置されたＦＩＦＯ群２１３と、各評価部の評価値に応じて冗長ビットを選択する選択部２１４と、選択部２１４で選択された冗長ビットをシリアル・パラレル変換するシリアル・パラレル変換部２１５と、を含む。
【００４３】
変換部２１１−１〜２１１−ｎは、２進数列により形成された伝送すべき入力データに冗長ビットを付加し、この冗長ビットの情報に応じて伝送データと異なる２進数列に変換する。
各変換部２１１−１〜２１１−ｎは、同一構成を有し、それぞれ、クロック信号ＣＬＫが並列に供給され、データ入出力端が直列に接続されてシフトレジスタ２１１１を形成する４個のフリップフロップＦ２１１−１〜Ｆ２１１−４と、第１段目のフリップフロップＦ２１１−１の出力と最終段のフリップフロップＦ２１１−４の出力との排他的論理和をとる排他的論理和ゲート（ＥＸＯＲ）２１１２と、入力データとＥＸＯＲ２１１２の演算結果の排他的論理和をとりその結果を第１段目のフリップフロップＦ２１１−１の入力端に供給するＥＸＯＲ２１１３と、を有している。
そして、シフトレジスタ２１１１の最終段のフリップフロップＦ２１１−４の出力が各変換部２１１−１〜２１１−ｎの出力として、対応して配置された評価部２１２−１〜２１２−ｎおよびＦＩＦＯ２１３−１〜２１３−ｎに、スクランブルされた４ビットデータを供給する。
【００４４】
評価部２１２−１〜２１２−ｎは、同一構成を有し、対応する変換部２１１−１〜２１１−ｎから出力されたシリアルな４ビットデータをパラレルデータに変換するシリアル・パラレル変換部２１２１と、シリアル・パラレル変換部２１２１により出力される４ビットデータのＭＳＢ，２ＳＢ，３ＳＢ，ＬＳＢの総和をそれぞれ求めて異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求める演算部２１２２とを有する。
【００４５】
ＦＩＦＯ２１３−１〜２１３−ｎは、各変換部２１１−１〜２１１−ｎから出力されたデータを、各評価部２１２−１〜２１２−ｎで評価値が求まり、選択部２１４で最適な評価値を含む冗長ビットを選択するまで保存する。
【００４６】
選択部２１４は、複数のＦＩＦＯ２１３−１〜２１３−ｎの保持データを制御信号ＣＴＬに応じて選択してシリアル・パラレル変換部２１５に出力するスイッチ２１４１と、複数の変換部２１２−１〜２１２−ｎから出力された各評価値に応じて冗長ビットのビットパターンを選択するため、制御信号ＣＴＬを生成してスイッチ２１４１に出力する判定回路２１４２と、を有する。
判定回路２１４２は、多値伝送のＭＳＢの連続ビット長が最も短いことを、評価値とするように、制御信号ＣＴＬを生成する。
【００４７】
上記構成を有する変調部２１において、シフトレジスタ２１１１の初期値によって、スクランブル後のビットパターンが変わる。各初期値に対して、スクランブル後のビットパターンを算出して、その結果の中から、望ましいビットパターンを選ぶ。ビットパターンの選出方法は、ＭＳＢ、２ＳＢ，３ＳＢ，・・・，ＬＳＢと各ビットに分けてビット解析を行う。
たとえば、クロック再生をしやすいパターンはＭＳＢの連続ビット長が短いパターンであるが、そのパターンを選ぶことも可能となる。
また、スクランブラの拡散能力に加えて、より確実に、ＭＳＢの連続ビット長が短くなるビットパターンを作成するために、スクランブラの前に、多値変調クロックごとに反転させるロジックを入れることが望ましい。
【００４８】
なお、本実施形態においては、各変換部２１１−１〜２１１−ｎは、ｎビットの多値伝送を行う場合、ｎ段以下のシフトレジスタで形成されるスクランブラを含むように構成される。これは以下の理由による。
ｎビット多値変調１クロック単位でシフトレジスタがｎ段シフトしデータ更新される。シフトレジスタがｎ段以下であれば、すべてのレジスタが更新される。受信データにエラーが発生すると、そのエラーが排他的論理和のロジックを経由して後のビットへエラーが伝播するが、シフトレジスタがｎ段以下であれば、多値変調クロック単位でのエラー伝播範囲を小さくすることができるからである。
【００４９】
次に、送信装置２が送出する参照信号について説明する。
参照信号は、たとえば４ビット単位など所定のデータ単位のデータ信号に対して挿入されるが、その目的としてＬＤパワー制御と受信側でのクロック信号再生がある。
ＬＤパワー制御は、前述したように、環境変化に対応するため１秒〜１０秒ごとの長い期間おきに行えばよいが、受信側でのクロック信号再生は、光伝送路５がたとえば光ファイバ線の場合、光ファイバ線にかかる曲げや引っ張りなどの物理的要因によって影響を受けるため、たとえばギガビット・イーサネット（登録商標）などの規格に対応した１ギガビット秒の光信号では、１００サンプルごとに１回（１ナノ秒に１回）等の非常に短い間隔で行う必要がある。
【００５０】
図５は、参照信号の一例を示す光信号波形図であって、（Ａ）はＬＤパワー制御を行う場合、（Ｂ）はＬＤパワー制御を行わない場合、をそれぞれ示す。
図５に示すように、ＬＤパワー制御を行う場合（図５（Ａ））、特に電源投入時やリセット時にはレーザダイオードＬＤ１の出力が安定するまでに時間がかかり、その出力が安定した後にＬＤパワー制御を行うため、参照信号ＳＲＥＦとして長い期間を必要とする。
一方、ＬＤパワー制御を行わない場合には（図５（Ｂ））、参照信号ＳＲＥＦは、受信装置３側でクロック信号を再生させるためのパルス（クロック再生のためには少なくとも１つあればよい）を含んでいれば足り、参照信号ＳＲＥＦとして長い期間を必要としない。
このように、参照信号ＳＲＥＦは、送信タイミングに応じて信号期間が異なる信号となっている。
【００５１】
本実施形態に係る光伝送システム１において、参照信号ＳＲＥＦは、４ビット単位で送信されるフレーム番号を受信側に伝達する機能を含む。このフレーム番号は、上述したクロック信号再生用のパルスの数によって規定される。
【００５２】
図６は、フレーム番号を規定した参照信号の一例を示す光信号波形図である。
図６に示す例では、４ビットのデータ信号の先頭に付加される参照信号ＳＲＥＦのパルス数が順に４→３→２と変化している。このパルス数を受信装置３側でカウントして、フレーム番号と対応付ける。
【００５３】
なお、フレーム番号に加えて、受信側での光信号のキャリブレーションのためのベース信号（調整用パルス）を、参照信号に含めてもよい。
光信号は、光伝送路（たとえば光ファイバ線）５の物理的要因（曲げ、引っ張り）に応じて影響を受ける伝送特性（非線形特性）の変化によって、送信した光信号の光量が同一であっても、受信装置３側における光信号の受信レベルが大きく変化する場合がある。この変化を補償するために、受信装置３側で受信レベルの調整を行う処理がキャリブレーションである。
【００５４】
図７は、この調整用パルスとフレーム番号を示すパルスとを含む参照信号の光信号波形の一例を示す図である。
図７に示す参照信号は、伝送特性の非線形特性を補正するために、データ信号としての光信号の最大値および最小値を含む３値のパルスを有している。この３値に対応するデジタル値の選択は、通信プロトコル上、送信装置２〜受信装置３間で予め行っておく必要がある。
図７に示す参照信号では、３つのデジタル値に対応した振幅レベルａ，ｂ，ｃの３つのパルスを含む参照信号が受信装置３に伝達されて、データ信号の補正（キャリブレーション）のために利用される。
【００５５】
なお、図７に示すように、参照信号において、フレーム番号を示す複数パルスの前に調整用パルスＡＰＬＳを挿入する場合、または、フレーム番号を示す複数パルスのうち最初の３パルスを調整用パルスとする場合、その調整用パルスに基づいて受信側でクロック信号を再生できるので、フレーム番号を示すパルスは、多値のパルスとしてもよい。
すなわち、パルスの数とフレーム番号とを対応付けるのではなく、異なる振幅を持つ複数パルスによってフレーム番号を規定するようにすることができる。これによって、フレーム番号の数が非常に多い場合であっても、少ないパルス数でフレーム番号を表現でき、効率的な通信が可能となる。
【００５６】
次に、受信装置３の具体的な構成について説明する。
図８は、受信装置３の回路構成の一例を示す図である。
【００５７】
図８に示すように、受信装置３は、受光素子としてのフォトダイオードＰＤ１、抵抗Ｒ３１、結合キャパシタＣ３１、バッファアンプ３１、クロック再生部３２、アナログ・デジタル変換器（ＡＤＣ）３３、およびデータ再生部３４を有する。
【００５８】
バッファアンプ３１は、フォトダイオードＰＤ１および抵抗Ｒ３１によって光電変換されキャパシタＣ３１を介した信号を取り込み、アナログ信号Ｓ３１を生成する。
クロック再生部３２は、送信装置２から受信した参照信号に基づいて、送信装置２の動作クロック信号ＣＬＫと同一周波数のクロック信号ＣＬＫ２を生成する。クロック再生部３２では、クロック信号ＣＬＫと同一周波数のクロック信号を生成するクロック発振器を備えており、参照信号ＳＲＥＦに含まれる複数のパルスのうち少なくとも１つのパルスの立ち上がりエッジまたは立下りエッジに基づいて、クロック発振器が生成するクロック信号の位相を調整することで、クロック信号ＣＬＫと同一のクロック信号ＣＬＫ２を生成する。
【００５９】
アナログ・デジタル変換器３３は、クロック再生部３２よりクロック信号ＣＬＫ２が与えられ、このクロック信号ＣＬＫ２に基づいて、バッファアンプ３１の出力アナログ信号Ｓ３１をデジタル信号Ｓ３３に変換する。
【００６０】
データ再生部３４は、たとえばデスクランブラを含み、複数（４や８等）ビット単位で振幅多重化された光信号（データ信号）に対応したデジタル信号Ｓ３３をデコード（デスクランブル）して、元のビットデータＤ０〜Ｄ３に変換する。
また、データ再生部３４は、たとえば図示しないカウンタによりカウントされた参照信号に含まれるパルスの数をカウントし、そのカウント値に対応したフレーム番号をその変換後のたとえば８ビットデータと対応付ける機能を有するように構成することも可能である。なお、この場合、カウント値とフレーム番号との対応関係は、プロトコル上規定し、図示しないメモリに設定しておく。
【００６１】
次に、本実施形態に係るデータ再生部３４の具体的な構成例について説明する。
まず、受信データが、送信側の図４に対応して４ビットの場合のデータ再生部について説明する。
【００６２】
図９は、本実施形態に係るデータ再生部の構成例を示す図である。
【００６３】
データ再生部３４は、図９に示すように、ＡＤＣ３３により４ビットのデータ（ＭＳＢ，２ＳＢ，３ＳＢ，ＬＳＢ）をパラレルデータからシリアルデータに変換するパラレル・シリアル変換部３４１と、パラレル・シリアル変換部３４１によりシリアルデータに変換されたガイデッドスクランブル処理されている受信データを復調（再生）する復調部３４２と、を有している。
【００６４】
復調部３４２は、クロック信号ＣＬＫが並列に供給され、データ入出力端が直列に接続されてシフトレジスタ３４２１を形成する４個のフリップフロップＦ３４２−１〜Ｆ３４２−４と、第１段目のフリップフロップＦ３４２−１の出力と最終段のフリップフロップＦ３４２−４の出力との排他的論理和をとるＥＸＯＲ３４２２と、シリアルデータとＥＸＯＲ３４２２の演算結果の排他的論理和をとりその結果を第１段目のフリップフロップＦ３４２−１の入力端に供給するＥＸＯＲ３４２３と、を有している。
そして、シフトレジスタ３４２１の最終段のフリップフロップＦ３４２−４の出力が復調データとして後段の図示しない処理系に出力される。
【００６５】
このように、本実施形態の復調部３４２の構成は、送信装置２の変調部２１における変換部と同様の構成を採用することが可能であり、また、変調部２１においては複数の変換部を並列に配置した構成を採用する必要があるが、復調部３４２においては、単一の構成を採用するのみでよく、回路構成が簡単化する利点がある。
【００６６】
また、図７に示したように、参照信号ＳＲＥＦがキャリブレーション用の調整用パルスＡＰＬＳを含む場合には、データ再生部３４は、変換後のデジタルデータに対してキャリブレーションを行う。
キャリブレーションでは、参照信号ＳＲＥＦに含まれる、キャリブレーションのためのベース信号（たとえば図７に示すような、振幅レベルａ，ｂ，ｃの３つのパルス）の受信レベル（アナログ・デジタル変換器３３の出力デジタル値）と、予め通信プロトコルによって決められた３値のデジタル値とに基づいて、非線形の伝送特性を補正するための換算式が決定される。そして、データ再生部３４は、この換算式によって、その後に受信するデータ信号のデジタル値を補正する。
３点に基づく換算式の決定方法は、多項式による補間法（たとえばスプライン補間法）など様々な方法を適用することができる。
【００６７】
次に、図１０に関連付けて、光伝送システム１の動作を説明する。
図１０は、光伝送システム１の動作を説明するためのタイミングチャートであって、（Ａ）は送受信された光信号波形、（Ｂ）は光伝送システム１の動作フェーズ、（Ｃ）は送信装置２の動作フェーズ、（Ｄ）は受信装置３の動作フェーズ、をそれぞれ示す。なお、図１０（Ａ）においては、送信した光信号と受信した光信号とに、通信遅れ等に伴う信号変化がないものと仮定している。また、図１０に示すタイミングチャートは、参照信号にキャリブレーション用の調整用信号が含まれる場合について示している。
【００６８】
先ず、システムが時刻ｔ０に起動した直後は、図１０（Ａ）に示すように、送信装置２のレーザダイオードＬＤ１の出力特性が不安定であり、その期間の送信信号に基づいて受信装置３がキャリブレーションを行わないように、待ち時間がプロトコル上設定される（図１０（Ｄ））。
また、起動と同時に、送信装置２ではＬＤパワー制御が開始される。これによって、送信すべきデジタル信号に対して一定光量の光信号が送出されるように、レーザダイオードＬＤ１に流れる電流値が調整される。
送信装置２においては、変調部２１で、進数列からなる伝送データに冗長ビットが付加され、冗長ビットの情報に応じて伝送データと異なる２進数列に変換される。そして、異なる２進数列に対して多値伝送の各ビットについて所定の評価値が求められ、この評価値に応じて冗長ビットが選択され、ガイデッドスクランブル処理された伝送（送信）データが生成され、電流制御部２３により電流値が調整されてレーザダイオードＬＤ１から送出される。
また、参照信号ＳＲＥＦは、時刻ｔ１〜ｔ３で送出されるが、送信装置２でＬＤパワー制御を行っている間でも、受信装置３は、クロック信号ＣＬＫ２の同期再生を行うことができる。すなわち、受信装置３は、参照信号に含まれるパルスの立ち上がりエッジまたは立下りエッジを認識した時点でクロック再生を行う。
クロック再生と同時に、参照信号に含まれるパルスのカウントが開始される。時刻ｔ１〜ｔ３において得られたカウント値に対応するフレーム番号は、時刻ｔ３から取得するデータ信号と対応付けられる。
【００６９】
そして、図１０（Ｄ）が示すように、待ち時間が経過すると、受信装置３ではスクランブルされている受信データがデスクランブルされて、キャリブレーションが行われる。図１０（Ａ）では図示していないが、参照信号ＳＲＥＦは、図１０に示したような、予めプロトコル上決められたデジタル値に対応して振幅レベルが異なる３つのパルスを有しており、受信装置３では、この３つのパルスに基づいて、データ信号の補正のための換算式を決定する。そして、時刻ｔ３以降に送信されるデータ信号に対し、その換算式によって補正を行う。これによって、光ファイバ線５における非線形の伝送特性が補償される。
図１０に示した参照信号は、たとえばギガビット・イーサネットなどの規格に対応した１ギガビット秒の光信号では、１００サンプルごとに１回（１ナノ秒に１回）等の非常に短い間隔で挿入され、受信装置３では、その都度、データ信号の補正が行われる。
【００７０】
以上説明したように、本実施形態に係る光伝送システム１では、送信装置２において、多値信号を伝送するにあたって、２進数列からなる伝送データに冗長ビットを付加し、冗長ビットの情報に応じて伝送データと異なる２進数列に変換し、異なる２進数列に対して多値伝送の各ビットについて所定の評価値を求め、この評価値に応じて冗長ビットを選択し、シリアル・パラレル変換後に、ガイデッドスクランブル処理された、たとえば４ビットの送信データをＤ０〜Ｄ３を生成する変調部２１を有することから、ＭＳＢの反転周期が短い多値変調が可能となる。
また、変調後のビットパターンの選択範囲の自由度が広がる。
また、ｎビット多値変調１クロック単位でシフトレジスタがｎ段シフトしデータ更新される。シフトレジスタがｎ段以下であれば、すべてのレジスタが更新される。受信データにエラーが発生すると、そのエラーが排他的論理和のロジックを経由して後のビットへエラーが伝播するが、シフトレジスタがｎ段以下であれば、多値変調クロック単位でのエラー伝播範囲を小さくすることができる。
【００７１】
また、送信装置２において、たとえば８ビットあるいは４ビットごとのデータ信号の前に、そのＭＡＣフレームのフレーム番号に応じた数のパルスを含む参照信号を送信し、受信装置３において、受信した参照信号のパルスに基づいてサンプリングのためのクロック再生を行うとともに、そのパルスをカウントしてフレーム番号を認識し、８ビットごとに受信するデータ信号と対応付ける。
したがって、クロック再生用パルスと別にフレーム番号識別用パルスを設定する必要がないので、光信号の伝送を効率的に行うことができる。
【００７２】
なお、本発明の実施形態は、上述した実施形態に拘泥せず、当業者であれば、本発明の要旨を変更しない範囲内で様々な改変が可能である。たとえば、実施形態に係る光伝送方法は、光空間伝送にも適用することができる。
また、本発明に係る変調装置、復調装置は、光信号のみに限定されるものではなく、電気信号を処理する伝送系であっても同様に適応可能である。
【図面の簡単な説明】
【００７３】
【図１】実施形態に係る光伝送システムの構成を示す図である。
【図２】実施形態における送信装置の回路構成の一例を示す図である。
【図３】送信装置の電流制御回路の他の構成例を示す回路図である。
【図４】実施形態の送信装置の変調部の構成例を示すブロック図である。
【図５】参照信号の一例を示す光信号波形図である。
【図６】フレーム番号を規定した参照信号の一例を示す光信号波形図である。
【図７】調整用信号を加えた参照信号の一例を示す光信号波形図である。
【図８】第１の実施形態における受信装置の回路構成の一例を示す図である。
【図９】実施形態の受信装置のデータ再生部の構成例を示すブロック図である。
【図１０】実施形態に係る光伝送システムの動作を説明するためのタイミングチャートである。
【符号の説明】
【００７４】
１…光伝送システム、２，２Ａ…送信装置、２１…変調部、２２…オートパワーコントロール部、２３…電流制御部、２４…分解能設定部、２５…デジタル・アナログ変換器（ＤＡＣ）、３，３Ａ…受信装置、３１…バッファアンプ、３２…クロック再生部、３３…アナログ・デジタル変換器（ＡＤＣ）、３４…データ再生部、ＬＤ１…レーザダイオード、ＰＤ１，ＰＤ２…フォトダイオード、４…データ処理装置、５…光伝送路。
【図１】
2007194964.tif 000003
【図２】
2007194964.tif 000004
【図３】
2007194964.tif 000005
【図４】
2007194964.tif 000006
【図５】
2007194964.tif 000007
【図６】
2007194964.tif 000008
【図７】
2007194964.tif 000009
【図８】
2007194964.tif 000010
【図９】
2007194964.tif 000011
【図１０】
2007194964.tif 000012