(57)【要約】【課題】クロックの周波数成分を広く拡散できるアナログ処理で変調信号を生成し、効率的な回路構成で変調信号についても周波数拡散させることで、スペクトラム成分をさらに分散できる、スペクトラムのピークの低減率が高いスペクトラム拡散クロック発生回路を提供する。【解決手段】スペクトラム拡散クロック発生回路に、基準クロックと帰還クロックの位相を比較し位相差に応じた誤差信号を出力する位相比較手段と、前記誤差信号を平滑化するループフィルタと、平滑化された誤差信号を変調してスペクトラム拡散変調信号を生成する変調生成手段と、前記スペクトラム拡散変調信号に応じた周波数のクロックを生成するクロック生成手段とを備え、前記変調生成手段が、周波数が拡散された変調信号を生成するようにすることにより上記課題を解決する。【選択図】図４
2007208705.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックと帰還クロックの位相を比較し位相差に応じた誤差信号を出力する位相比較手段と、
前記誤差信号を平滑化するループフィルタと、
平滑化された誤差信号を変調してスペクトラム拡散変調信号を生成する変調生成手段と、
前記スペクトラム拡散変調信号に応じた周波数のクロックを生成するクロック生成手段と、
を備えるスペクトラム拡散クロック発生回路において、
前記変調生成手段は、周波数が拡散された変調信号を生成することを特徴とするスペクトラム拡散クロック発生回路。
【請求項２】
請求項１に記載のスペクトラム拡散クロック発生回路において、
前記変調生成手段は、基準電圧に基づいて生成された制御信号に応じて周波数変調された信号と、基準電圧に基づいて生成されたデジタルクロック信号とに基づいて生成される信号に応じた周期に等しくなるように、出力周期を制御することを特徴とするスペクトラム拡散クロック発生回路。
【請求項３】
請求項１または２に記載のスペクトラム拡散クロック発生回路において、
前記変調生成手段は、電流量で発振周波数が制御可能な変調波発振手段
を備え、
前記変調波発振手段は、前記電流量を変動させることにより、出力周波数を拡散させることを特徴とするスペクトラム拡散クロック発生回路。
【請求項４】
請求項１に記載のスペクトラム拡散クロック発生回路において、
前記変調生成手段は、
基準電圧を発生する基準電圧発生手段と、
一定周期の第１のアナログ変調信号と、電流量に応じて周波数が変化する第２のアナログ変調信号と、前記第２のアナログ変調信号の周期と等しい周期を有するデジタルクロック信号を出力する変調波発振手段と、
前記基準電圧発生手段の出力と前記変調波発振手段の第１のアナログ変調信号とを加算する第１の加算手段と、
前記第１の加算手段からの出力信号に応じた周波数のクロックを生成する電圧制御発振手段と、
前記電圧制御発振手段からの出力信号に基づいて生成される信号と前記変調波発振手段からのデジタルクロック信号との位相を比較し、該比較結果を前記変調波発振手段に出力する変調波周期制御手段と、
前記ループフィルタの出力と前記変調波発振手段からの第２のアナログ変調信号とを加算する第２の加算手段と、
を備えることを特徴とするスペクトラム拡散クロック発生回路。
【請求項５】
請求項４に記載のスペクトラム拡散クロック発生回路において、
前記変調波周期制御手段は、
前記電圧制御発振手段の出力信号を分周する分周回路と、
前記分周回路の出力信号と前記デジタルクロック信号との位相を比較し、位相差に応じた誤差信号を出力する位相比較手段と、
前記位相比較手段からの誤差信号を平滑化するループフィルタと、
平滑化された誤差信号を電流に変換する電圧−電流変換手段と
を備えることを特徴とするスペクトラム拡散クロック発生回路。
【請求項６】
請求項５に記載のスペクトラム拡散クロック発生回路において、
前記位相比較手段は、
前記電圧制御発振手段の出力信号を分周する分周回路の出力信号の周波数よりも変調波発振手段のデジタルクロック信号の周波数の方が高いときは前記電圧−電流変換手段の変換電流を減少させるように制御し、
前記電圧制御発振手段の出力信号を分周する分周回路の出力信号の周波数よりも変調波発振手段のデジタルクロック信号の周波数の方が低いときは前記電圧−電流変換手段の変換電流を増加させるように制御することを特徴とするスペクトラム拡散クロック発生回路。
【請求項７】
請求項３に記載のスペクトラム拡散クロック発生回路において、
前記変調波発振手段は、
一定周期で発振する第１の発振手段と、
電流量で発振周波数が制御可能な第２の発振手段と、
前記第１の発振手段に定電流を供給し、前記第２の発振手段に定電流と入力される電流に応じた電流を供給する電流制御手段と、
を備えることを特徴とするスペクトラム拡散クロック発生回路。
【請求項８】
請求項７に記載のスペクトラム拡散クロック発生回路において、
前記第１および第２の発振手段は、ラッチ回路および三角波発生回路
を備え、
前記第１の発振手段は、前記第１のアナログ変調信号を出力し、
前記第２の発振手段は、前記第２のアナログ変調信号を出力し、前記ラッチ回路は、前記デジタルクロック信号を出力することを特徴とするスペクトラム拡散クロック発生回路。
【請求項９】
請求項１に記載のスペクトラム拡散クロック発生回路において、
前記クロック生成手段は、電圧制御発振器
を備えることを特徴とするスペクトラム拡散クロック発生回路。
【請求項１０】
請求項１に記載のスペクトラム拡散クロック発生回路において、
前記変調生成手段は、
基準電流を発生する基準電流発生手段と、
一定周期の第１のアナログ変調信号と、電流量に応じて周波数が変化する第２のアナログ変調信号と、前記第２のアナログ変調信号の周期と等しい周期を有するデジタルクロック信号を出力する変調波発振手段と、
前記第１のアナログ変調信号を電流値に変換する第１の電圧−電流変換手段と、
前記基準電流発生手段の出力と前記第１の電圧−電流変換手段の出力電流とを加算し、制御電流を生成する第１の加算手段と、
前記制御電流に応じた周波数のクロックを出力する第１の電流制御発振手段と、
前記第１の電流制御発振手段からの出力信号に基づいて生成される信号と前記変調波発振手段からのデジタルクロック信号との位相を比較し、該比較結果を前記変調波発振手段に出力する変調波周期制御手段と、
前記第２のアナログ変調信号を電流値に変換する第２の電圧−電流変換手段と、
前記ループフィルタの出力電圧を電流に変換する第３の電圧−電流変換手段と、
前記第２の電圧−電流変換手段の出力と前記第３の電圧−電流変換手段の出力とを加算する第２の加算手段と、
前記第２の加算手段からの制御電流に応じた周波数のクロックを出力する第２の電流制御発振手段と
を備えることを特徴とするスペクトラム拡散クロック発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散クロック発生回路に関する。
【背景技術】
【０００２】
スペクトラム拡散クロック発生回路に関して、変調信号を複数の異なる周期に切り替えることで、一定周期の変調信号に比べてスペクトラム成分を分散し、スペクトラムのピークを低減する技術がある（例えば、特許文献１参照）。
【特許文献１】特開２００４−２０７８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した背景技術には以下の問題がある。
【０００４】
近年電子機器から放射されるＥＭＩノイズ抑制の解決策として、スペクトラム拡散クロック発生回路（ＳＳＣＧ：  Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）が用いられている。ＳＳＣＧはクロックに周波数変調をかけることでＥＭＩノイズの発生する周波数を分散させＥＭＩの低減を行うものである。
【０００５】
図１は従来のＳＳＣＧ回路の構成ブロック図である。
【０００６】
分周回路２はＳＳＣＧ回路１の逓倍設定を行う。基準入力信号と、分周回路２で分周された帰還信号との各位相は、位相比較器３で比較され、比較された位相差分に応じたパルス信号がチャージポンプ４で出力される。該比較結果は、ループフィルタ５で平滑化された後、加算器７に出力される。変調生成回路６はＳＳＣＧの変調波形を生成し加算器７に出力する。加算器７はループフィルタ５と変調生成回路６の出力を加算し電圧制御発振器（以下、ＶＣＯと呼ぶ）８に制御信号として出力する。ＶＣＯ８は加算器７からの制御信号に応じて周波数変調された出力信号を出力する。
【０００７】
図２は、従来のＳＳＣＧの変調信号波形例である。（ａ）は一定の周期を持った三角波、（ｂ）は正弦波である。
【０００８】
また、図３（ａ）はスペクトラム拡散が行われていないクロック信号のスペクトラム、（ｂ）はＳＳＣＧ回路によりスペクトラム拡散が行われたクロック信号のスペクトラムを示す。
【０００９】
このような変調波形を持つ従来のＳＳＣＧは周波数変調を行うことで、図３（ｂ）のように出力クロックのスペクトラムは拡散される。例えば、変調周波数が３０ｋＨｚの場合、出力クロックのスペクトラム成分が常に３０ｋＨｚ間隔で発生してしまうため、スペクトラムの低減効果は小さい。
【００１０】
特許文献１では、変調信号を複数の異なる周期に切り替えることで、一定周期の変調信号に比べてスペクトラム成分を分散し、スペクトラムのピークを低減する。
【００１１】
図２（ｃ）は、変調信号を複数の異なる周期に切り替えた変調波形である。図３（ｃ）は、周波数変調によってピークがさらに低減されたスペクトラムを示す。
【００１２】
特許文献１に記載されているアナログ変調器は、変調周期を切り替えるために、複数の発振回路を内蔵し、これらをスイッチで切り替えるようにしている。そのためスペクトラム成分を分散させるために変調器の出力周期を数多く切り替えようとすると異なる周波数ごとに発振回路を追加していく必要があり、回路規模が増大してしまう。
【００１３】
そこで本発明の目的は、クロックの周波数成分を広く拡散できるアナログ処理で変調信号を生成し、効率的な回路構成で変調信号についても周波数拡散させることで、スペクトラム成分をさらに分散できる、スペクトラムのピークの低減率が高いスペクトラム拡散クロック発生回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明のスペクトラム拡散クロック発生回路は、基準クロックと帰還クロックの位相を比較し位相差に応じた誤差信号を出力する位相比較手段と、前記誤差信号を平滑化するループフィルタと、平滑化された誤差信号を変調してスペクトラム拡散変調信号を生成する変調生成手段と、前記スペクトラム拡散変調信号に応じた周波数のクロックを生成するクロック生成手段と、を備えるスペクトラム拡散クロック発生回路において、前記変調生成手段は、周波数が拡散された変調信号を生成することを特徴の１つとする
このように構成することにより、クロックの周波数成分を広く拡散できるアナログ処理で変調信号を生成し、効率的な回路構成で変調信号についても周波数拡散させることで、スペクトラム成分をさらに分散できる。
【発明の効果】
【００１５】
本発明の実施例によれば、クロックの周波数成分を広く拡散できるアナログ処理で変調信号を生成し、効率的な回路構成で変調信号についても周波数拡散させることで、スペクトラム成分をさらに分散できる、スペクトラムのピークの低減率が高いスペクトラム拡散クロック発生回路を実現できる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
【００１７】
本発明の実施例にかかるスペクトラム拡散クロック発生回路（以下、ＳＳＣＧ回路と呼ぶ）の構成について、図４を参照して説明する。
【００１８】
本実施例にかかるＳＳＣＧ回路１０１は、基準クロックとしての基準入力信号と後述する分周回路１０２の出力信号とが入力される位相比較器１０３と、位相比較器１０３の出力信号が入力されるチャージポンプ１０４と、チャージポンプの出力信号が入力されるループフィルタ１０５と、ループフィルタ１０５の出力信号が入力される変調生成回路１０６と、変調生成回路１０６の出力信号が入力されるクロック生成回路１０７と、クロック生成回路１０７の出力信号が入力される分周回路１０２とを備える。
【００１９】
分周回路１０２は、ＳＳＣＧ回路１０１の逓倍設定を行うものである。基準入力信号の位相と、分周回路１０２で分周された帰還信号の位相は、位相比較器１０３で比較され、比較された位相差分に応じたパルス信号がチャージポンプ１０４で出力される。
【００２０】
該比較結果はループフィルタ１０５で平滑化された後、変調生成回路１０６に出力される。
【００２１】
変調生成回路１０６は、ループフィルタ１０５からの信号を変調してスペクトラム拡散変調信号を生成する。
【００２２】
クロック生成回路１０７は、入力されたスペクトラム拡散変調信号に応じた周波数のクロックを生成する。
【００２３】
このＳＳＣＧ回路１０１において、変調生成回路１０６は周波数が拡散された変調信号を生成することを特徴とする。
【００２４】
図５に本実施例にかかるＳＳＣＧ回路の変調信号波形を示す。前述した図２（ａ）、図２（ｂ）のように周期が一定の波形に対して、本実施例では変調信号の周波数を拡散させており、クロックのスペクトラム成分がさらに分散されるので、従来のものと比べてスペクトラムのピークの低減率は高くなる。
【００２５】
次に、本発明の第１の実施例にかかるＳＳＣＧ回路２０１について、図６を参照して説明する。
【００２６】
分周回路２０２は、ＳＳＣＧ回路２０１の逓倍設定を行う。基準入力信号の位相と、分周回路２０２で分周された帰還信号の位相は、位相比較器２０３で比較され、比較された位相差分に応じたパルス信号がチャージポンプ２０４で出力される。該比較結果はループフィルタ２０５で平滑化された後、加算器２０７に出力される。
【００２７】
変調波発振回路２０６は、入力される電流量ＩＣＯＮＴで発振周波数が制御可能な発振回路であり、定電流源から発生させる三角波Ｏ１を加算器２１１に出力し、ＩＣＯＮＴに応じた周期の三角波で形成されるアナログ変調波Ｏ３を加算器２０７に出力する。
【００２８】
また、変調波発振回路２０６は、アナログ変調波Ｏ３の周期と等しいデジタル信号Ｏ２を変調波周期制御回路２０９に出力する。
【００２９】
ＶＲＥＦ回路（基準電圧発生回路）２１０は、基準電圧を加算器２１１に出力する。加算器２１１は、ＶＲＥＦ回路２１０から出力された基準電圧と変調波発振回路２０６から出力された第１のアナログ変調信号としての三角波Ｏ１とを加算（合成）し、電圧制御発振器（以下、ＶＣＯと呼ぶ）２１２に制御信号として出力する。
【００３０】
ＶＣＯ２１２は、加算器２１１から出力された制御信号に応じて、周波数変調された出力信号ＣＫ１を変調波周期制御回路２０９に出力する。
【００３１】
変調波周期制御回路２０９は、ＶＣＯ２１２から出力された周波数変調された信号ＣＫ１と、変調波発振回路２０６から出力されるデジタルクロック信号Ｏ２との位相を比較し位相差分の出力信号を電流値に変換して変調波発振回路２０６に出力する。
【００３２】
次に、変調波発振回路２０６について、図７を参照して説明する。
【００３３】
最初に、三角波Ｏ１を生成する第１の発振手段としての回路について説明する。
【００３４】
三角波Ｏ１を生成する回路は、電源とＧＮＤの間に直列に接続された、ＰＭＯＳ  ＭＰ１、インバータ３００、ＮＭＯＳ  ＭＮ１と、インバータ３００の出力と基準電圧ＶＲＨ１およびＶＲＬ１が入力されるヒシテリシスコンパレータ３０１および３０２と、ヒステリシスコンパレータ３０１および３０２の出力がセット入力およびリセット入力に入力されるＲＳラッチ回路３０３と、ＲＳラッチ回路３０３の出力が入力されるインバータ３００とを備える。
【００３５】
ＭＰ１およびＭＮ１のゲートには、それぞれ電流制御回路３０４にて制御された電圧ＰＣ１およびＮＣ１が入力される。
【００３６】
また、インバータ３００の出力とＧＮＤの間には、容量Ｃ１が接続される。
【００３７】
以上の構成により、インバータ３００の出力に三角波Ｏ１が得られる。
【００３８】
次に、第２のアナログ変調信号としてのアナログ変調波Ｏ３およびデジタルクロック信号Ｏ２を生成する第２の発信手段としての回路について説明する。上述した三角波を生成する回路と同様の回路を構成する。
【００３９】
ＭＰ２およびＭＮ２のゲートには、それぞれ電流制御回路３０４にて制御された電圧ＰＣ２およびＮＣ２が入力される。
【００４０】
以上の構成により、三角波Ｏ１を生成する回路と同様にインバータ４００の出力に三角波Ｏ３が得られる。
【００４１】
変調波発振回路２０６は、インバータ３００および４００から三角波Ｏ１およびＯ３を出力し、ＲＳラッチ回路４０３からデジタルクロック出力Ｏ２を出力する。ＲＳラッチ回路４０３からのデジタルクロック出力はインバータ４００から生成される三角波の周期と等しい周期のデジタル信号となる。すなわち、変調波発振回路２０６は、基準電圧に基づいて生成された制御信号に応じて周波数変調された信号ＣＫ１と、基準電圧（ＶＲＨ２、ＶＲＬ２）に基づいて生成されたデジタルクロック信号Ｏ２とに基づいて生成される信号、すなわちＩＣＯＮＴに応じた周期に等しくなるように、アナログ変調波Ｏ３の出力周期を制御する。
【００４２】
次に、電流制御手段としての電流制御回路３０４について、図８を参照して説明する。
【００４３】
電流制御回路３０４は、定電流源Ｉ１をカレントミラー回路で増幅し、制御電圧ＰＣ１、ＮＣ１でインバータ３００に流れる電流を供給する。
【００４４】
また、電流制御回路３０４は、定電流源Ｉ１と変調波周期制御回路２０９から入力されるＩＣＯＮＴとを合成した電流をカレントミラー回路で増幅し、インバータ４００に流れる電流を供給する。その結果、入力される電流量に応じて電圧ＰＣ２、ＮＣ２が変化しインバータ４００に流れる電流量が変化する。
【００４５】
変調波発振回路２０６は定電流源Ｉ１と容量Ｃ１から決まる一定周期の三角波を出力する。
【００４６】
また、変調波発振回路２０６は、電流制御回路３０４で入力される電流量に応じてインバータ４００に供給する電流量を変化させることにより、インバータ４００から出力される三角波の出力周波数を変化させることが可能となる。すなわち、変調波発振回路２０６の電流制御回路３０４に入力される電流量が小さいときは三角波の出力周波数は低くなり、変調波発振回路２０６の電流制御回路３０４に入力される電流量が大きいときは三角波の出力周波数は高くなる。
【００４７】
次に、変調波周期制御回路２０９について、図９を参照して説明する。
【００４８】
分周回路５０１はＶＣＯ２１２の出力信号ＣＫ１を分周し、ＣＫ２として位相比較器５０２に出力する。
【００４９】
位相比較器５０２は分周回路５０１からの出力信号ＣＫ２の位相と、変調波発振回路２０６からのデジタルクロック信号Ｏ２の位相とを比較し、比較された位相差分に応じたパルス信号をチャージポンプ５０３で出力する。
【００５０】
該比較結果はループフィルタ５０４で平滑化された後、Ｖ−Ｉ変換回路（電圧―電流変換回路）５０５に出力される。
【００５１】
Ｖ−Ｉ変換回路５０５は、ループフィルタ５０４から入力された平滑化されたパルス信号の電圧を電流に変換し、ＩＣＯＮＴとして変調波発振回路２０６に出力する。
【００５２】
変調波発振回路２０６は電流制御回路３０４の定電流源Ｉ１により一定周期の三角波Ｏ１を発生させる。
【００５３】
ＶＲＥＦ回路２１０から出力された基準電圧と、変調波発振回路２０６から出力された三角波Ｏ１は、加算器２１１により加算され、制御信号としてＶＣＯ２１２に入力される。ＶＣＯ２１２は、入力された制御信号に応じて周波数変調された出力信号ＣＫ１を出力する。
【００５４】
変調波周期制御回路２０９は、位相比較器５０２において、この周波数変調された信号ＣＫ１を分周した信号ＣＫ２を基準とし、このＣＫ２に対し、変調波発振回路２０６からのデジタルクロック信号Ｏ２の位相が進んでいる場合は、チャージポンプ５０３から位相差分の負パルスを出力する。このようにすることでループフィルタ５０４の出力電圧を低下させ、Ｖ−Ｉ変換回路５０５の出力電流を減少させる。その結果、電流の減少を受けて変調波発振回路２０６のアナログ変調波Ｏ３の周波数が低下する。
【００５５】
すなわち、位相比較器５０２は、ＶＣＯ２１２の出力信号を分周する分周回路の出力信号の周波数よりも変調波発振回路２０６のデジタルクロック信号Ｏ２の周波数の方が高いときはＶ−Ｉ変換回路５０５の変換電流を減少させるように制御する。その結果、変調波発振回路２０６のアナログ変調信号Ｏ３の発振周波数が小さくなるように制御される。
【００５６】
一方、変調波周期制御回路２０９は、位相比較器５０２において、基準となる信号ＣＫ２に対し、変調波発振回路２０６からのデジタルクロック信号Ｏ２の位相が遅れている場合は、チャージポンプ５０３から位相差分の正パルスを出力する。このようにすることでループフィルタ５０４の出力電圧を増加させ、Ｖ−Ｉ変換回路５０５の出力電流を増加させる。その結果、電流の増加を受けて変調波発振回路２０６のアナログ変調波Ｏ３の周波数が増加する。
【００５７】
すなわち、位相比較器５０２は、ＶＣＯ２１２の出力信号を分周する分周回路の出力信号の周波数よりも変調波発振回路２０６のデジタルクロック信号Ｏ２の周波数の方が低いときはＶ−Ｉ変換回路５０５の変換電流を増加させるように制御する。その結果、変調波発振回路２０６のアナログ変調信号Ｏ３の発振周波数が大きくなるように制御される。
【００５８】
このように、変調波周期制御回路２０９は、変調波発振回路２０６のデジタル信号出力Ｏ２の位相を、ＶＣＯ２１２から出力される周波数変調された信号ＣＫ１から分周した信号ＣＫ２の周期に等しくなるように補正が掛かるようにする。
【００５９】
これにより、アナログ変調波Ｏ３は、周波数変調された三角波となる。このアナログ変調波は、加算器２０７に出力される。
【００６０】
次に、変調波発振回路２０６から出力される出力波形について、図１０を参照して説明する。
【００６１】
図１０(ａ)は三角波Ｏ１、（ｂ）はデジタルクロック出力Ｏ２、（ｃ）はアナログ変調波Ｏ３、（ｄ）はデジタルクロック出力Ｏ２の時間対周波数を示す。
【００６２】
このようにして得られた周波数変調された三角波を変調信号としてＶＣＯ２０８からＳＳＣＧのクロックとして出力する。
【００６３】
このように本実施例によれば、変調波発振回路からクロックの周波数成分を広く拡散できるアナログ処理で変調信号を生成し、効率的な回路構成で変調信号についても周波数拡散させる。このようにすることで、従来のものに比べて変調周波数を細かく分散でき、スペクトラム成分をさらに分散できることにより、スペクトラムのピークの低減率を高くすることが可能となる。
【００６４】
次に、本発明の第２の実施例にかかるＳＳＣＧ回路について、図１１を参照して説明する。
【００６５】
図６を参照して説明したＳＳＣＧ回路では、加算器２１１と加算器２０７において電圧が加算されるのに対して、本実施例にかかるＳＳＣＧ回路においては電流が加算される。
【００６６】
図６を参照して説明したＳＳＣＧ回路との変更点を以下に示す。
【００６７】
ループフィルタ２０５で平滑化された比較結果を示す電圧はＶ−Ｉ変換器６０３で電流値に変換され加算器６０４に入力される。
【００６８】
一方、変調波発振回路２０６から出力されるアナログ変調波Ｏ３は、Ｖ−Ｉ変換器６０２で電流値に変換され、加算器６０４に入力される。
【００６９】
加算器６０４は、Ｖ−Ｉ変換器６０３から出力された電流値に変換された平滑化されたパルス信号とＶ−Ｉ変換器６０２から出力された電流値に変換されたアナログ変調波を加算し、制御信号としてＩＣＯ６０５に出力する。
【００７０】
ＩＣＯ６０５は、加算器６０４からの制御信号に応じた周波数のクロックを出力する。
【００７１】
ＩＲＥＦ回路（基準電流発生回路）６０７は、基準電流を加算器６０８に出力する。加算器６０８はＩＲＥＦ６０７からの基準電流と、Ｖ−Ｉ変換器６０６で電流値に変換された変調波発振回路２０６からの三角波Ｏ１とを加算し電流制御発振器ＩＣＯ６０９に制御信号として出力する。
【００７２】
ＩＣＯ６０９は加算器６０８から出力された制御信号に応じて、周波数変調された出力信号ＣＫ１を変調波周期制御回路２０９に出力する。
【００７３】
このようにして第１の実施例と同様に、周波数変調された三角波を変調信号としてＩＣＯ６０５からＳＳＣＧのクロックを出力する。
【００７４】
本発明の実施例では、変調生成回路で周波数が拡散された変調信号を生成し、これをＳＳＣＧ回路の変調信号となるようにした。このようにすることにより、変調周波数を細かく分散でき、スペクトラム成分を分散できる。このため、スペクトラムのピークの低減率を高くすることが可能となる。
【００７５】
また、本発明の実施例では、周波数変調された信号から生成した信号の周期に等しくなるように、変調生成回路の出力周期を制御するようにした。すなわち、基準電圧に基づいて生成された制御信号に応じて周波数変調された信号と、基準電圧に基づいて生成されたデジタルクロック信号とに基づいて生成される信号に応じた周期に等しくなるように、出力周期を制御するようにした。このようにすることによって変調信号を正確に周波数拡散することができる。
【００７６】
また、本発明の実施例では、変調生成回路の出力周波数の制御手段を、電流量で発振周波数を制御可能な発振回路を備え、この電流量を変動させることにより、変調生成回路の出力周波数を拡散するようにした。すなわち、変調生成手段に、電流量で発振周波数が制御可能な変調波発振手段を備え、該変調波発振手段が前記電流量を変動させることにより、出力周波数を拡散させるようにした。このようにすることにより、変調信号を正確に周波数拡散することができる。
【００７７】
また、本発明の実施例では、変調生成回路は、基準電圧を発生するＶＲＥＦ回路（基準電圧発生回路）と、一定周期の第１のアナログ変調信号と、電流量に応じて周波数が変化する第２のアナログ変調信号と、第２のアナログ変調信号の周期と等しいデジタルクロックを出力する変調波発振回路と、ＶＲＥＦ回路の出力と変調波発振回路の第１のアナログ変調信号とを加算する加算器と、前記加算器からの出力信号に応じた周波数のクロックを生成する電圧制御発振器と、前記電圧制御発振器からの出力信号をもとに生成される信号と変調波発振回路からのデジタルクロックの位相を比較し、比較結果を変調波発振回路に出力する変調波周期制御回路と、前記ループフィルタの出力と変調波発振回路からの第２のアナログ変調信号とを加算する加算器とを備えるようにした。
【００７８】
ＶＲＥＦ回路の出力と変調波発振回路の第１のアナログ変調信号との加算によって、ＳＳＣＧの変調信号の元となる、周波数変調されたクロックＣＫ１を電圧制御発振器から生成することが可能となる。
【００７９】
また、本発明の実施例では、変調波周期制御回路は、前記電圧制御発振器の出力信号を分周する分周回路と、前記分周回路の出力信号と前記変調波発振回路のデジタルクロック出力信号との位相を比較し、位相差に応じた誤差信号を出力する位相比較器と、前記位相比較器からの誤差信号を平滑化するループフィルタと、前記ループフィルタからの出力電圧を電流に変換し、変調波発振回路に出力するＶ−Ｉ変換回路とを備えるようにした。
【００８０】
このように構成することによって、周波数変調されたクロックＣＫ１を分周した信号と変調波発振回路のデジタルクロック出力信号の位相比較を行うことが可能となる。
【００８１】
また、本発明の実施例では、前記変調波周期制御回路は、位相比較器において、前記電圧制御発振器の出力信号を分周する分周回路の出力信号の周波数よりも変調波発振回路のデジタルクロック信号の周波数の方が高いときはＶ−Ｉ変換回路の変換電流を減らし、変調波発振回路の第２のアナログ変調信号の発振周波数を小さくするように制御し、前記電圧制御発振器の出力信号を分周する分周回路の出力信号の周波数よりも変調波発振回路のデジタルクロック信号の周波数の方が低いときはＶ−Ｉ変換回路の変換電流を増加させ、変調波発振回路の第２のアナログ変調信号の発振周波数を大きくするように制御するようにした。
【００８２】
このように構成することによって、変調波発振回路の第２のアナログ変調信号は周波数変調されたクロックＣＫ１を分周した信号の周期に等しくなるよう制御することが可能となる。
【００８３】
また、本発明の実施例では、前記変調波発振回路は、一定周期で発振する第１の発振部と、電流量で発振周波数が制御可能な第２の発振部と、前記第１の発振部に定電流を供給し、前記第２の発振部に定電流と入力される電流に応じた電流を供給する電流制御部とを備えるようにした。
【００８４】
このように構成することによって、変調波発振回路から変調信号の元となる第１のアナログ変調信号とＳＳＣＧの変調信号となる第２のアナログ変調信号を生成することが可能となる。
【００８５】
また、本発明の実施例では、前記変調波発振回路は、前記第１および第２の発振部が三角波発生回路で構成され、第１のアナログ変調信号は前記第１の発振部から出力し、第２のアナログ変調信号は前記第２の発振部から出力し、デジタルクロック出力は前記第２の発振部の三角波を生成するラッチ回路の出力から出力させるようにした。
【００８６】
このように構成することによって、ＳＳＣＧの変調信号となる第２のアナログ変調信号を、周波数成分を広く拡散できるアナログ信号の三角波で形成することが可能となる。
【００８７】
また、本発明の実施例では、前記クロック生成回路を電圧制御発振器で構成するようにした。これによって加算器からの制御電圧に応じた周波数変調されたクロックを生成することが可能となる。
【００８８】
また、本発明の実施例では、前記スペクトラム拡散クロック発生回路は、前記変調生成回路に、基準電流を発生する基準電流発生回路と、一定周期の第１のアナログ変調信号と、電流量に応じて周波数が変化する第２のアナログ変調信号と、前記第２のアナログ変調信号の周期と等しい周期を有するデジタルクロック信号を出力する変調波発振回路と、前記第１のアナログ変調信号を電流値に変換する第１のＶ−Ｉ変換器と、前記基準電流発生回路の出力と前記第１のＶ−Ｉ変換器の出力電流とを加算し、制御電流を生成する第１の加算器と、前記制御電流に応じた周波数のクロックを出力する第１の電流制御発振回路と、前記第１の電流制御発振回路からの出力信号に基づいて生成される信号と前記変調波発振回路からのデジタルクロック信号との位相を比較し、該比較結果を前記変調波発振回路に出力する変調波周期制御回路と、前記第２のアナログ変調信号を電流値に変換する第２のＶ−Ｉ変換器と、前記ループフィルタの出力電圧を電流に変換する第３のＶ−Ｉ変換器と、前記第２のＶ−Ｉ変換器の出力と前記第３のＶ−Ｉ変換器の出力とを加算する第２の加算器と、前記第２の加算器からの制御電流に応じた周波数のクロックを出力する第２の電流制御発振器とを備えるようにした。
【００８９】
このように構成することにより、加算器からの制御電流に応じた周波数変調されたクロックを生成することが可能となる。
【産業上の利用可能性】
【００９０】
本発明にかかるスペクトラム拡散クロック発生回路は、電子機器に適用できる。
【図面の簡単な説明】
【００９１】
【図１】スペクトラム拡散クロック発生回路を示すブロック図である。
【図２】スペクトラム拡散クロック発生回路の変調信号波形を示す説明図である。
【図３】クロック信号のスペクトラム波形を示す説明図である。
【図４】本発明の一実施例にかかるスペクトラム拡散クロック発生回路を示すブロック図である。
【図５】本発明の一実施例にかかるスペクトラム拡散クロック発生回路の変調信号波形を示す説明図である。
【図６】本発明の一実施例にかかるスペクトラム拡散クロック発生回路を示すブロック図である。
【図７】本発明の一実施例にかかる変調波発振回路を示すブロック図である。
【図８】本発明の一実施例にかかる電流制御回路を示す説明図である。
【図９】本発明の一実施例にかかる変調波周期制御回路を示すブロック図である。
【図１０】本発明の一実施例にかかる変調波発振回路の出力波形を示す説明図である。
【図１１】本発明の一実施例にかかるスペクトラム拡散クロック発生回路を示すブロック図である。
【符号の説明】
【００９２】
１  １０１  ２０１  ６０１  スペクトラム拡散クロック発生回路
【図１】
2007208705.tif 000003
【図２】
2007208705.tif 000004
【図３】
2007208705.tif 000005
【図４】
2007208705.tif 000006
【図５】
2007208705.tif 000007
【図６】
2007208705.tif 000008
【図７】
2007208705.tif 000009
【図８】
2007208705.tif 000010
【図９】
2007208705.tif 000011
【図１０】
2007208705.tif 000012
【図１１】
2007208705.tif 000013