(57)【要約】      （修正有）【課題】加工ばらつきに依存することなく多層電極構造における電極間の形状を電気的に評価し、形状の変動を検出することのできる半導体装置の評価方法を提供する。【解決手段】表面に、少なくともひとつのテストパターン領域を備えた半導体ウェハであって、前記テストパターン領域は、第１層電極パターンと同一工程で形成された第１のゲート電極をもつ第１のトランジスタと、第２層電極パターンと同一工程で形成された第２のゲート電極をもつ第２のトランジスタと、第１層電極パターンと同一工程で形成された第１層パターンと、第２層電極パターンと同一工程で形成された第２層パターンとで構成された第３のゲート電極をもつ第３のトランジスタとを具備し、前記第１乃至第３のトランジスタは、それぞれ第１乃至第３のゲート電極のサイズが等しく、ソース・ドレイン間距離およびソース・ドレイン領域の不純物濃度が等しくなるように形成される。【選択図】なし【特許請求の範囲】
【請求項１】
表面に、少なくともひとつのテストパターン領域を備えた半導体ウェハであって、
前記テストパターン領域は、
第１層電極パターンと同一工程で形成された第１のゲート電極をもつ第１のトランジスタと、
第２層電極パターンと同一工程で形成された第２のゲート電極をもつ第２のトランジスタと、
第１層電極パターンと同一工程で形成された第１層パターンと、第２層電極パターンと同一工程で形成された第２層パターンとで構成された第３のゲート電極をもつ第３のトランジスタとを具備し、
前記第１乃至第３のトランジスタは、それぞれ第１乃至第３のゲート電極のサイズが等しく、ソース・ドレイン間距離およびソース・ドレイン領域の不純物濃度が等しくなるように形成された半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１乃至第３のトランジスタのソース・ドレイン領域は、ゲート電極の形成に先立ちあらかじめ形成された不純物領域である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記テストパターン領域は露光ショット単位毎に少なくともひとつづつ形成されている半導体装置。
【請求項４】
請求項１または２に記載の半導体装置であって、
前記テストパターン領域はチップ単位毎に少なくともひとつづつ形成されている半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第３のゲート電極は、第１層パターンと、前記第１層パターンに並置されるとともに前記第１層パターン上に絶縁膜を介して重畳された第２層パターンとで構成される半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
さらに第４のゲート電極を備えた第４のトランジスタを備え、
前記第４のゲート電極は、前記第３のゲート電極と、反転したパターンで構成される半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、
前記半導体装置は、２層電極構造の電荷転送部を備えた、固体撮像素子である半導体装置。
【請求項８】
半導体基板表面にゲート電極を形成すると共に、前記ゲート電極が、ゲート酸化膜上に並置されるとともに、第１層電極パターン上の一部に絶縁膜を介して第２層電極パターンがのり上げた構造をもつ半導体装置の評価方法であって、
前記半導体装置の製造工程と同一工程で、同一の半導体基板上に、ゲート電極およびソース・ドレイン領域を形成し、第１乃至第３のトランジスタを含むテストパターン領域を形成する工程と、
前記第１乃至第３のトランジスタの、閾値電圧Ｖｔｈとドレイン電流ＩＤとを測定し、比較することにより前記第１層電極パターン及び第２層電極パターンの電極間の形状を電気的に評価する工程を含み、
前記テストパターン領域の形成工程が、
前記第１層電極パターンと同一工程で第１のゲート電極を形成し、
第２層電極パターンと同一工程で第２のゲート電極を形成し、
さらに第１層電極パターンと同一工程で第１層パターンを形成すると共に、第２層電極パターンと同一工程で第２層パターンを形成して２層構造の第３のゲート電極を形成する工程を含み、
前記第１乃至第３のトランジスタは、ソース・ドレイン間距離およびソース・ドレイン領域の不純物濃度が等しくなるように形成されるようにした半導体装置の評価方法。
【請求項９】
請求項８に記載の半導体装置の評価方法であって、
前記第１乃至第３のトランジスタのソース・ドレイン領域は、前記テストパターンのゲート電極の形成に先立ちあらかじめ形成されるようにした半導体装置の評価方法。
【請求項１０】
請求項９に記載の半導体装置の評価方法であって、
垂直電荷転送路を構成する電荷転送部の形成工程におけるイオン注入を用いて前記第１乃至第３のトランジスタのソース・ドレイン領域を形成する工程を含む半導体装置の評価方法。
【請求項１１】
請求項８乃至１０のいずれかに記載の半導体装置の評価方法であって、
前記テストパターン領域の形成工程は、半導体装置の製造工程における露光ショット毎に少なくともひとつづつ形成されるように構成されたマスクパターンを用いた露光工程を含む半導体装置の評価方法。
【請求項１２】
請求項８乃至１０のいずれかに記載の半導体装置の評価方法であって、
前記テストパターン領域の形成工程は、半導体装置の製造工程におけるチップ毎に少なくともひとつづつ形成されるように構成されたマスクパターンを用いた露光工程を含む半導体装置の評価方法。
【請求項１３】
請求項８乃至１２のいずれかに記載の半導体装置の評価方法であって、
前記テストパターン領域の形成工程は、前記第３のゲート電極が、第１層パターンと、前記第１層パターンに並置されるとともに前記第１層パターン上に絶縁膜を介して重畳された第２層パターンとで構成されるようなマスクパターンを用いた露光工程を含む半導体装置の評価方法。
【請求項１４】
請求項１３に記載の半導体装置の評価方法であって、
さらに第４のゲート電極を備えた第４のトランジスタを備え、
前記テストパターン領域の形成工程は、前記第４のゲート電極が、第１層パターンと、前記第１層パターンに並置されるとともに前記第１層パターン上に絶縁膜を介して重畳された第２層パターンとで構成され、前記第３のトランジスタとは反転パターンとなるようなマスクパターンを用いた露光工程を含む半導体装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその評価方法に係り、特に、測定精度の向上に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラ等の撮像デバイスとして、ＣＣＤを用いた固体撮像素子が広く用いられており、更なる高性能化、つまり、高画質化、使用可能な時間の向上、連写スピード性向上、軽量化等のため、固体撮像素子に対して多画素化、低消費電力化、高速化、小型化等が求められている。
【０００３】
この固体撮像素子は、入力した光を信号電荷に変換して蓄積するフォトダイオードで構成された光電変換部を２次元配置してなり、蓄積された信号電荷を垂直電荷転送路（ＶＣＣＤ）及び水平電荷転送路（ＨＣＣＤ）を通して取り出すものである。
【０００４】
フォトダイオードにより光電変換された電気信号は、読み出しゲートを通って垂直電荷転送路に転送され、第１の方向（例えば垂直方向）に転送されて、水平電荷転送路内に入る。そして水平電荷転送路内に転送された電荷は、第２の方向（例えば水平方向）にアンプまで転送され、増幅されて画像情報として外部に出力される。
【０００５】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、１０メガピクセル以上まで撮像画素数の増加が進んでおり、このような状況の中で電荷転送電極の微細化および高精度化はきわめて重要となってきており、電荷転送電極間に形成される電極間絶縁膜は、微細でかつ緻密な膜である必要がある。
【０００６】
ところで、従来、電荷転送部を二層電極構造とした構造が提案されている。二層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として例えば多結晶シリコン層を用い、第１層配線を形成しパターニングすることにより得られる第１の電極の表面を酸化し、第２層目の電荷転送電極となる多結晶シリコン層を堆積し、これをパターニングすることにより第２の電極を形成している（例えば特許文献１）。
【０００７】
この構造の場合、第１の電極の表面を酸化することによって得られる酸化シリコン膜は、第１の電極と第２の電極との間に介在して電極間絶縁膜として作用するため、第１の電極のパターン精度のみならず、この酸化シリコン膜の膜質、膜厚および形状は重要である。またこの酸化シリコン膜は、第１の電極を構成する第１層配線を酸化して浸食することになるため、酸化の均一性は、酸化シリコン膜の均一化と第１の電極の形状維持との２点から極めて重要である。
【０００８】
例えば、図８（ａ）に示すように、膜厚２５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃとの３層構造のゲート酸化膜２の形成されたｎ型シリコン基板１表面に、第１の電極となる第１層多結晶シリコン膜３ａを形成し、これをパターニングしたのち、低温で酸化を行い、電極間絶縁膜（４）を形成しようとすると、図８（ｂ）に示すように、パターンエッジの底面すなわちゲート酸化膜２との界面でより酸化が進み、酸化シリコン膜４はすそをひく形状となる。その結果、電極間距離が狭くなる部分ができ、層間耐圧不良となるという問題があった。
【０００９】
一方、図９（ａ）に示すように、同様に形成した第１の電極となる第１層多結晶シリコン膜３ａのパターンを、高温の水蒸気雰囲気中で酸化すると、図９（ｂ）に示すように、パターンエッジが丸くなり、パターンエッジの底面すなわちゲート酸化膜２との界面でより内方に酸化が進み、酸化シリコン膜４は内方に成長が進行する結果、第１の電極となる第１層多結晶シリコン膜３ａは、丸い形状となる。その結果、電極間距離が大きくなり、転送効率の劣化や空乏化電圧の上昇を招くという問題があった。
【００１０】
このように、電極の形状及び膜質については特性維持のために極めて重要である反面、従来この評価方法については、十分な検討がなされることはなかった。
【００１１】
【特許文献１】特願２００３−１３９１１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このように、従来の固体撮像素子では、第１層電極を形成した後、酸化を行い、電極間絶縁膜４となる酸化シリコン膜を形成しているが、酸化が均一に進まず、第１の電極が尖ったり、丸くなったりし、パターンエッジが垂直になるように形成することが困難であった。さらには２層電極構造の場合、この上層に第２層電極を形成するため、このような第１の電極の形状ばらつきが、第２層電極の形状ばらつきを招くことになる。
このため、電極間距離が大きくなり、転送効率の劣化や空乏化電圧の上昇を招いたり、電極間距離が狭くなる部分ができ、層間耐圧不良となったりするという現象が生じ、これが、信頼性低下の原因となっていた。
【００１３】
従来このような電極のパターンを評価する方法としては、ウェハの不使用領域にダミーパターンを形成し、この形状を測定し評価する方法が主流であった。
しかしながら、このような電極間距離をはじめとする電極間の形状を高精度に検出するのは極めて困難であった。
本発明は前記実情に鑑みてなされたもので、不純物濃度のばらつきや、絶縁膜の膜厚、ダメージ、フォトリソグラフィにおけるパターン転写ばらつきなどの加工ばらつきに依存することなく多層電極構造における電極間の形状を電気的に評価し、形状の変動を検出することのできる半導体装置の評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、表面に、少なくともひとつのテストパターン領域を備えた半導体ウェハであって、前記テストパターン領域は、第１層電極パターンと同一工程で形成された第１のゲート電極をもつ第１のトランジスタと、第２層電極パターンと同一工程で形成された第２のゲート電極をもつ第２のトランジスタと、第１層電極パターンと同一工程で形成された第１層パターンと、第２層電極パターンと同一工程で形成された第２層パターンとで構成された第３のゲート電極をもつ第３のトランジスタとを具備し、前記第１乃至第３のトランジスタは、それぞれ第１乃至第３のゲート電極のサイズが等しく、ソース・ドレイン間距離およびソース・ドレイン領域の不純物濃度が等しくなるように形成される。
この構成によれば、平坦面に第１層電極パターン形成したゲート電極、平坦面に第２層電極パターン形成したゲート電極、積層構造のゲート電極で構成したゲート電極をそれぞれ含む第１乃至第３のトランジスタを形成し、これらの閾値電圧Ｖｔｈと、ドレイン電流ＩＤとを比較するようにしているため、電極間絶縁膜の形成における形状ばらつき、などに起因する特性変動なども含めて、積層に起因する特性変化を検出することができ、多層電極構造の半導体装置の評価をより高精度にすることができる。
【００１５】
また、本発明の半導体装置は、前記第１乃至第３のトランジスタのソース・ドレイン領域が、ゲート電極の形成に先立ちあらかじめ形成された不純物領域であるものを含む。
この構成によれば、ゲート電極の形状に左右されることなくソース・ドレイン領域を形成することができるため、特性変動の要因を排除し、ゲート電極の形状そのものに起因する特性変化のみを検出して評価することが可能となる。
【００１６】
また、本発明の半導体装置は、前記テストパターン領域が露光ショット単位毎に少なくともひとつづつ形成されているものを含む。
この構成によれば、露光ショットごとの良否判断を行うことができる。
【００１７】
また、本発明の半導体装置は、前記テストパターン領域はチップ単位毎に少なくともひとつづつ形成されているものを含む。
この構成によれば、チップ単位ごとに良否判断を行うことができる。
【００１８】
また、本発明の半導体装置は、前記第３のゲート電極は、第１層パターンと、前記第１層パターンに並置されるとともに前記第１層パターン上に絶縁膜を介して重畳された第２層パターンとで構成されるものを含む。
【００１９】
また、本発明の半導体装置は、さらに第４のゲート電極を備えた第４のトランジスタを備え、前記第４のゲート電極は、前記第３のゲート電極と、反転したパターンで構成されるものを含む。
この構成によれば、第３および第４のトランジスタの特性を比較することによって、反転パターンとの特性差を検出することができ、より高精度の比較が可能となる。ここで反転したパターンとは左右反転パターンなど平面的に反転したパターンをいうものとする。
【００２０】
また、本発明の半導体装置は、前記半導体装置は、２層電極構造の電荷転送部を備えた、固体撮像素子であるものを含む。
【００２１】
また、本発明の半導体装置の評価方法は、半導体基板表面にゲート電極を形成すると共に、前記ゲート電極が、ゲート酸化膜上に並置されるとともに、第１層電極パターン上の一部に絶縁膜を介して第２層電極パターンがのり上げた構造をもつ半導体装置の評価方法であって、前記半導体装置の製造工程と同一工程で、同一の半導体基板上に、ゲート電極およびソース・ドレイン領域を形成し、第１乃至第３のトランジスタを含むテストパターン領域を形成する工程と、前記第１乃至第３のトランジスタの、閾値電圧Ｖｔｈとドレイン電流ＩＤとを測定し、比較することにより前記第１層電極パターン及び第２層電極パターンの電極間の形状を電気的に評価する工程を含み、前記テストパターン領域の形成工程が、前記第１層電極パターンと同一工程で第１のゲート電極を形成し、第２層電極パターンと同一工程で第２のゲート電極を形成し、さらに第１層電極パターンと同一工程で第１層パターンを形成すると共に、第２層電極パターンと同一工程で第２層パターンを形成して第３のゲート電極形成する工程を含み、前記第１乃至第３のトランジスタは、ソース・ドレイン間距離およびソース・ドレイン領域の不純物濃度が等しくなるように形成される。
この構成によれば、第１層電極のみでゲート電極を構成した第１のトランジスタと、第２層電極のみでゲート電極を構成した第２のトランジスタと、第１層パターン上に第２層パターンが乗り上げるようにゲート電極を形成した第３のトランジスタの閾値電圧Ｖｔｈとドレイン電流ＩＤとを測定し、比較することにより、前記第１層電極パターン及び第２層電極パターンの電極間の形状を電気的に評価するようにしているため、高精度で信頼性の高い評価が実現される。
【００２２】
また、本発明の半導体装置の評価方法は、前記第１乃至第３のトランジスタのソース・ドレイン領域は、前記テストパターンのゲート電極の形成に先立ちあらかじめ形成される。
この構成によれば、前記第１乃至第３のトランジスタのソース・ドレイン領域は、前記テストパターンのゲート電極の形状変化に左右されることなく形成されるため、電気的特性を測定することにより、ゲート電極の形状変化に起因する変化そのものを取り出すことができる。
【００２３】
また、本発明の半導体装置の評価方法は、垂直電荷転送路を構成する電荷転送部の形成工程におけるイオン注入を用いて前記第１乃至第３のトランジスタのソース・ドレイン領域を形成する工程を含む。
この構成によれば、前記第１乃至第３のトランジスタのソース・ドレイン領域の形成のためのイオン注入を別途行うことなく、垂直電荷転送路の形成に際して同時に実行できる。
【００２４】
また、本発明の半導体装置の評価方法は、前記テストパターン領域の形成工程は、半導体装置の製造工程における露光ショット毎に少なくともひとつづつ形成されるように構成されたマスクパターンを用いた露光工程を含む。
【００２５】
また、本発明の半導体装置の評価方法は、前記テストパターン領域の形成工程は、半導体装置の製造工程におけるチップ毎に少なくともひとつづつ形成されるように構成されたマスクパターンを用いた露光工程を含む。
【００２６】
また、本発明の半導体装置の評価方法は、前記テストパターン領域の形成工程は、前記第３のゲート電極が、第１層パターンと、前記第１層パターンに並置されるとともに前記第１層パターン上に絶縁膜を介して重畳された第２層パターンとで構成されるようなマスクパターンを用いた露光工程を含む。
【００２７】
また、本発明の半導体装置の評価方法は、さらに第４のゲート電極を備えた第４のトランジスタを備え、前記テストパターン領域の形成工程は、前記第４のゲート電極が、第１層パターンと、前記第１層パターンに並置されるとともに前記第１層パターン上に絶縁膜を介して重畳された第２層パターンとで構成され、第３のゲート電極とは反転パターンを形成するようなマスクパターンを用いた露光工程を含む。
【発明の効果】
【００２８】
本発明によれば、電極間形状の変動を、電気的に検出するようにしているため、不純物濃度のばらつきや、絶縁膜の膜厚、ダメージ、フォトリソグラフィにおけるパターン転写ばらつきなどの加工ばらつきに依存することなく多層電極構造における電極間の形状を電気的にモニタし、高感度で信頼性の高い半導体装置の評価を実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の一実施の形態について、図面を参照して説明する。
【００３０】
（実施の形態１）
本実施の形態では、多層電極構造を持つ半導体装置として、２層電極構造の固体撮像素子を用いた場合の評価方法について説明する。
図１乃至図５に、本発明の実施の形態１の固体撮像素子の評価方法の説明図を示す。図１及び図２は本実施の形態の固体撮像素子の断面図及び平面図、図３は本実施の形態の固体撮像素子チップ１を示す平面概要説明図、図４（ａ）乃至（ｄ）はここで用いられるテストパターン領域に形成される第１乃至第４のトランジスタＴｒ１乃至Ｔｒ４を示す断面説明図、図５は本実施の形態の固体撮像素子を搭載したシリコンウェハの平面概要図を模式的に示す図である。
【００３１】
本実施の形態では、２層電極構造の電荷転送電極を備えた固体撮像素子を形成するに際し、前記固体撮像素子の製造工程と同一工程で、同一の半導体基板上に、ゲート電極およびソース・ドレイン領域を形成し、第１乃至第４のトランジスタＴｒ１〜Ｔｒ４を含むテストパターン領域ＴＥＧを形成し、前記第１乃至第４のトランジスタの、閾値電圧Ｖｔｈとドレイン電流ＩＤとを測定し、比較することにより前記第１層電極パターン及び第２層電極パターンの電極間の形状を電気的に評価するようにしたことを特徴とするものである。
【００３２】
ここで、テストパターン領域を構成する第１のトランジスタの第１のゲート電極Ｇ１は、図４（ａ）に示すように、固体撮像素子の電荷転送電極を構成する第１層電極３ａのパターンと同一工程で形成される。また、第２のトランジスタの第２のゲート電極Ｇ２は、図４（ｂ）に示すように、固体撮像素子の電荷転送電極を構成する第２層電極３ｂのパターンと同一工程で形成される。また、第３のトランジスタの第３のゲート電極Ｇ３は、図４（ｃ）に示すように、固体撮像素子の電荷転送電極を構成する第１層電極パターンと同一工程で第１層パターンを形成すると共に、第２層電極パターンと同一工程で第２層パターンを形成し、第１層パターンの一部に第２層パターンが乗り上げた形状をなすように構成される。第４のトランジスタの第４のゲート電極Ｇ４は、図４（ｄ）に示すように、第３のトランジスタの反転パターンで構成される。そして第１乃至第４のトランジスタは、ソース・ドレイン間距離およびソース・ドレイン領域３５ａ、３５ｂの不純物濃度が等しくなるように形成される。なおここでソース・ドレイン領域３５ａ、３５ｂは、電極の形成に先立ち、垂直電荷転送路部分の基板内への不純物イオンの注入と同一工程で形成しておくようにする。そして、ソースドレインコンタクト３６ａ、３６ｂは形成したゲート電極に対してそれぞれ自己整合的に形成される。ここで各電極及びソース・ドレイン領域へのコンタクトはそれぞれ個別に形成される。
【００３３】
ここで第１乃至第４のトランジスタのゲート電極の幅及び長さは等しくなるように第１層電極３ａ、第２層電極３ｂのパターンと同一サイズのマスクを用いて形成される。
【００３４】
なお、本実施の形態では図５にウェハの要部を示すように、チップごとにテストパターン領域ＴＥＧ（Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）が形成される。
【００３５】
そして、形成後に、第１乃至第４のトランジスタの各端子を接続し、閾値電圧Ｖｔｈとドレイン電流ＩＤとを測定し、比較することにより、前記第１層電極パターン及び第２層電極パターンの電極間の形状を電気的に評価する。具体的には、ドレイン電流ＩＤを比較し、電極間が広ければ（ｃ）のＩｄは小さく、電極間が狭ければＩｄは大きくなるため、Ｉｄが所定の範囲内にあるか否か、あるいは狭い方向にシフトしているか、広い方向にシフトしているかを検出することができる。このようにして、第１層電極パターン及び第２層電極パターンの電極間の形状が適切であるか否かを容易に評価することができ、またこの結果に基づいて修正の方針をたてることができる。
このようにして、高精度で信頼性の高い評価が実現される。
本実施の形態の固体撮像素子は、図３に模式図を示すように、シリコン基板１の表面に正方格子状に配列された多数のフォトダイオード３０からなる光電変換部を備える。水平方向に隣接するフォトダイオード３０間には第１方向（これを垂直方向とする）に延びる垂直転送路（ＶＣＣＤ）４０ｖが設けられている。
【００３６】
シリコン基板表面の下辺部には第２方向（これを水平方向とする）に延びる水平転送路（ＨＣＣＤ）４０Ｈが設けられると共にその出力段に出力アンプ２５が設けられており、各フォトダイオード３０の受光電荷は、垂直転送路４０Ｖに読み出されて該垂直転送路４０Ｖ上を水平転送路４０Ｈまで転送され、次に水平転送路４０Ｈに沿って転送された後、出力アンプ２５から受光電荷に応じた信号が出力される。
【００３７】
図１は、図３のＡ―Ａ断面図であり、フォトダイオード３０と垂直転送路４０Ｖの一部断面模式図である。シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、電荷転送電極（第１層多結晶シリコン膜からなる第１層電極３ａ、第２層多結晶シリコン膜からなる第２層電極３ｂ）が、電極間絶縁膜４ａをはさんで並置されるように形成され、２層電極構造を構成している。
【００３８】
他の構造は従来の固体撮像素子と同様であり、図１および２に示すように、光電変換部３０と、前記光電変換部３０で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部４０とを具備し、電荷転送部４０の電荷転送電極上面は絶縁膜６で覆われこの上層に中間層７０が形成される。この中間層７０は、窒化シリコン膜からなる反射防止層７、フォトダイオード領域３０（光電変換部）部分に開口を有する遮光膜７１、ＢＰＳＧ（borophospho  silicate  glass）膜からなる平坦化膜７２、窒化シリコン膜からなるパッシベーション膜７３、フィルタ下平坦化層７４で構成される。そして、さらにこの中間層上に、フィルタ５０およびレンズ６０が形成される。
【００３９】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネルは、図２では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
【００４０】
なお、図２においては、電極間絶縁膜の内、フォトダイオード領域３０と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００４１】
そしてこの中間層７０の上方には、さらにカラーフィルタ５０（５０Ｂ，５０Ｇ）、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間には、必要に応じて絶縁性の透明樹脂等からなる平坦化層６１が充填されていてもよい。
【００４２】
次に、この固体撮像素子の製造工程を説明する。
まず、通例の方法で、シリコン基板１上に光電変換部と電荷転送部とを形成する。例えば電荷転送部は以下のように形成される。不純物濃度７×１０１４ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚２５ｎｍの酸化シリコン膜（２ａ）と、膜厚５０ｎｍの窒化シリコン膜（２ｂ９と、膜厚１０ｎｍの酸化シリコン膜（２ｃ）を形成し、３層構造のゲート酸化膜２を形成する。
【００４３】
続いて、このゲート酸化膜２上に、ＣＶＤ法により第１層多結晶シリコン膜を形成し、フォトリソグラフィによりこれをパターニングして、第１層電極３ａを形成する。
【００４４】
この後、熱酸化あるいは低温プラズマを用いたＣＶＤ法により酸化シリコン膜４ａを形成する。
【００４５】
この後、ＣＶＤ法により第２層多結晶シリコン膜を形成し、フォトリソグラフィによりこれをパターニングして、第２層電極３ｂを形成する。
【００４６】
この後、熱酸化あるいは低温プラズマを用いたＣＶＤ法により酸化シリコン膜４ｂを形成する。以上の工程においては、素子部とテストパターン領域とを同時に形成する。
【００４７】
この後、各端子にモニタ用電源を接続し、閾値電圧Ｖｔｈと、ドレイン電流ＩＤとを測定し、これらの値を比較して、積層に起因する特性変化を検出することにより、多層電極構造の半導体装置の評価を行う。
【００４８】
そして、あらかじめ決定された所定の基準を満たした固体撮像素子を搭載した半導体ウェハのみを良品とし、良品に対してのみ絶縁膜を介して遮光膜、平坦化膜、カラーフィルタ層、レンズ層などを形成し、固体撮像素子を得る。そして図５に示したダイシングラインＤＬで個々のチップに分断することにより固体撮像素子が形成される。
【００４９】
（実施の形態２）
前記実施の形態１では、チップごとにテストパターン領域ＴＥＧ（Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）を形成したが、本実施の形態では、図６に示すようにウェハごとにテストパターン領域ＴＥＧ（Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）を形成する。
他は前記実施の形態１と同様である。ただし、第１乃至第３のトランジスタＴｒ１乃至Ｔｒ３のみで構成し、これらのトランジスタの閾値電圧Ｖｔｈと、ドレイン電流ＩＤとを測定し、これらの値を比較することにより、積層に起因する特性変化を検出することにより、多層電極構造の半導体装置の評価を行うようにしてもよい。
【００５０】
（実施の形態３）
前記実施の形態１では、チップごとにテストパターン領域ＴＥＧ（Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）を形成したが、本実施の形態では、図７に示すように露光ショット単位Ｓ１ごとにテストパターン領域ＴＥＧ（Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）を形成する。
【００５１】
なお、前記実施の形態では、多層電極構造の固体撮像素子について説明したが、固体撮像素子に限定されることなく、ＳＲＡＭなど他の多層電極構造の半導体装置の評価に適用可能であることはいうまでもない。
【産業上の利用可能性】
【００５２】
以上説明してきたように、本発明の方法によれば、マスクパターンのわずかな変更のみで工数を増大することなく、容易にパターン評価用のパターンが高精度に形成できることから、高精度の読み取り特性を得ることの必要な、高解像度の小型カメラ、携帯端末などへの使用に有効である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１の固体撮像素子を示す断面図
【図２】本発明の実施の形態１の固体撮像素子を示す平面図
【図３】本発明の実施の形態１の固体撮像素子平面図
【図４】本発明の実施の形態１の固体撮像素子のテストパターン領域の模式的説明図
【図５】本発明の実施の形態１の固体撮像素子を形成するための半導体ウェハを示す図
【図６】本発明の実施の形態２の固体撮像素子を形成するための半導体ウェハを示す図
【図７】本発明の実施の形態３の固体撮像素子を形成するための半導体ウェハを示す図
【図８】従来例の固体撮像素子を示す図
【図９】従来例の固体撮像素子を示す図
【符号の説明】
【００５４】
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４  第１乃至第４のトランジスタ
１  シリコン基板
２  ゲート酸化膜
３ａ  第１の電極（第１層ドープトアモルファスシリコン膜）
３ｂ  第２の電極（第２層ドープトアモルファスシリコン膜）
４  電極間絶縁膜
３０  フォトダイオード部
４０  電荷転送部
５０  カラーフィルタ
６０  マイクロレンズ
７０  中間層
【図１】
2007129031.tif 000002
【図２】
2007129031.tif 000003
【図３】
2007129031.tif 000004
【図４】
2007129031.tif 000005
【図５】
2007129031.tif 000006
【図６】
2007129031.tif 000007
【図７】
2007129031.tif 000008
【図８】
2007129031.tif 000009
【図９】
2007129031.tif 000010