(57)【要約】【課題】半導体チップと実装基板との間の仮固定力を高めて位置ずれを防止し、かつ接合信頼性を高めることができる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、はんだバンプ２３よりも低融点のはんだ層２５をランド２４上に形成し、半導体チップ２１と実装基板２２との間の仮固定を当該はんだ層２５の溶融接合によって得るようにしている。これにより、フラックス２６のタック力を利用する場合に比べて接合部の仮固定力と密着力の向上を図ることができ、工程間の搬送時における半導体チップ２１の位置ずれを防止でき、接合部の信頼性を高めることができる。【選択図】図１
2007208055.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップがはんだバンプを介して実装基板にフリップチップ実装されてなる半導体装置の製造方法であって、
前記実装基板上のランドに前記はんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成する工程と、
前記半導体チップを前記実装基板に搭載する工程と、
前記はんだ層は溶融するが前記はんだバンプは溶融しない温度に加熱して前記半導体チップを前記実装基板に仮固定する工程と、
前記はんだバンプをリフローさせて前記はんだ層と一体化する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記はんだバンプはＳｎ系はんだ材料からなる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記はんだ層は、１６０℃以下の融点をもつはんだ材料からなる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記はんだ層は、ＳｎＢｉ、ＳｎＩｎ、ＩｎＢｉ、ＩｎＡｇ又はＩｎからなる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記はんだ層は、Ｇａと、Ｓｎ、Ｉｎ、Ｂｉ、Ａｇの合金からなる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップがはんだバンプを介して実装基板にフリップチップ実装されてなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、実装基板に対する半導体チップの実装形態として、半導体チップ上の電極パッドにはんだバンプを形成し、半導体チップをはんだバンプを介して実装基板上の接合端子に接合するフリップチップ実装が主流となりつつある（下記特許文献１参照）。フリップチップ実装法は、ワイヤボンディング法に比べて、実装面積が小さくなるだけでなく、半導体チップと実装基板との間の配線長を短くできるので信号伝達の高速化が図れる点で有利である。
【０００３】
従来のフリップチップ実装法を用いた半導体装置の製造方法について説明する。図４及び図５は第１の従来例を示す要部の工程断面図である。
【０００４】
半導体チップ１はマウンタ（ボンダー）７に保持され、はんだバンプ３と実装基板２上のランド４との位置合わせが行われる（図４Ａ）。ランド４にははんだバンプ３と同じはんだ材料からなるはんだ層５が形成されているとともに、はんだ層５を覆うようにフラックス６が実装基板２上に塗られている。はんだバンプ３とランド５との位置合わせが完了した後、マウンタ７を下降させて半導体チップ１を実装基板２上に搭載する（図４Ｂ）。
【０００５】
次に、マウンタ７をはんだバンプ３及びはんだ層５の溶融温度にまで加熱するとともに実装基板２に対して半導体チップ１を所定荷重で押圧する（図４Ｃ）。これにより、はんだバンプ３及びはんだ層５は溶融（リフロー）することで一体化し、はんだ接合部８を形成する。その後、マウンタ７による押圧状態を保持したままマウンタ７を冷却する（図５Ｄ）。最後に、マウンタ７による半導体チップ１の保持を解除することで、実装基板２上にはんだ接合部８を介して半導体チップ１が接合された半導体装置９が製造される（図５Ｅ）。なお、必要に応じてフラックス６は洗浄除去される。
【０００６】
図６及び図７は第２の従来例による半導体装置の製造方法を示している。この第２の従来例では、はんだバンプ３に代えて、はんだ層５よりも高融点のはんだバンプ１０が半導体チップ１に形成される。はんだバンプ１０は、ランド４の上に搭載された後のはんだ層５のリフロー工程において溶融せず、半導体チップ１と実装基板２との間の所定のギャップ長を維持する（図６Ａ，Ｂ，Ｃ）。その後、接合部の冷却工程とマウンタによる押圧荷重の解除工程とを経て、実装基板２上に半導体チップ１が接合された半導体装置１１が製造される（図７Ｄ，Ｅ）。
【０００７】
上述した第１，第２の従来例においては、マウンタ７を用いて半導体チップ１を実装基板２上に搭載した後、実装基板２に対して半導体チップ１に荷重を加えながらはんだの溶融温度以上まで昇温した後、はんだが凝固する温度まで冷却保持する工程を行っている。例えば、はんだバンプ３及びはんだ層５がＳｎＡｇ系又はＳｎＣｕ系はんだの場合、融点２１６〜２３０℃に対し、接合部温度を２５０〜２８０℃まで昇温した後、２１０℃以下に冷却されるまでマウンタ７により半導体チップ１が保持される。従って、ひとつの半導体チップ１を実装基板２へ実装するための処理時間が長くなってしまうという問題がある。
【０００８】
そこで、マウンタ７の処理能力を高めるため、マウンタ７による半導体チップ１の搭載は短時間で行い、後からリフロー炉など別途加熱装置ではんだを溶融し、半導体チップ１と実装基板２とを接合する方法が望ましい（例えば下記特許文献２参照）。
【０００９】
図８及び図９はリフロー炉を用いて複数の半導体チップ１を実装基板２上に一括して接合する第３の従来例による半導体装置の製造方法を示している。この方法では、マウンタ７は、半導体チップ１のはんだバンプ３を実装基板２上のランド４と位置合わせした後、マウントする工程にのみ用いられる（図８Ａ，Ｂ，Ｃ）。この場合、半導体チップ１と実装基板２との間の仮固定はフラックス６の粘着力（タック力）が利用される。その後、仮固定された半導体チップ１と実装基板２を収納マガジン１２に収納し、リフロー炉１３に装填することで、はんだ接合部８が形成された半導体装置９を順次製造することができる（図９Ｄ，Ｅ，Ｆ）。
【００１０】
【特許文献１】特開平１１−１４５６１３号公報
【特許文献２】特開２００４−２８８９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した第３の従来例による半導体装置の製造方法においては、半導体チップ１と実装基板２との間の仮固定をフラックス６のタック力で得るようにしているので、半導体チップ１と実装基板２との間の接合力が弱く、工程移動時の振動や傾きなどにより、実装基板２に対して半導体チップ１の位置ずれが発生しやすいという問題がある。
【００１２】
また、リフロー炉を用いた実装は半導体チップ１の自重接合であるので、接合時の荷重が不足すると、ランド４にはんだバンプ３が安定に密着せず、オープン不良が発生するという問題がある。特に、フラックス６による仮固定では位置ずれだけでなく、工程間の移動による振動などで密着部に隙間が生じやすい。更に、仮固定の待機時間の経過により、樹脂の変質（吸湿、乾燥など）や接合部位金属の酸化など、接合の阻害影響も懸念される。
【００１３】
一方、マウンタを用いて半導体チップを保持しはんだバンプを短時間加熱溶融させて仮固定する方法もあるが、この方法では安定した保持力は望めないし、当該加熱でフラックスが劣化し本接合での酸化膜除機能が発現せずに信頼性に影響を及ぼす可能性が生じる。
【００１４】
本発明は上述の問題に鑑みてなされ、半導体チップと実装基板との間の仮固定力を高めて位置ずれを防止し、かつ接合信頼性を高めることができる半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１５】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、実装基板上のランドにはんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成する工程と、半導体チップを実装基板に搭載する工程と、はんだ層は溶融するがはんだバンプは溶融しない温度に加熱して半導体チップを実装基板に仮固定する工程と、はんだバンプをリフローさせて上記はんだ層と一体化する工程とを有する。
【００１６】
本発明では、はんだバンプよりも低融点のはんだ層をランド上に形成し、半導体チップと実装基板との間の仮固定を当該はんだ層の溶融接合によって得るようにしている。従って、フラックスのタック力を利用する場合に比べて接合部の仮固定力と密着力の向上を図ることができ、工程間の搬送時における半導体チップの位置ずれを防止でき、接合部の信頼性を高めることができる。
【００１７】
はんだバンプは、リフロー（本接合）時に溶融してはんだ層と一体化する材料で形成される。具体的に、はんだバンプは、ＳｎＡｇ（錫−銀）系、ＳｎＣｕ系（錫−銅）、ＳｎＡｇＣｕ系のはんだ材料（融点２１６℃〜２３０℃）で形成することができる。はんだバンプは、当該はんだ材料で全体的に形成されていてもよいし、内部に高融点の不溶金属や樹脂コアが存在するものであってもよい。また、はんだバンプはボールバンプに限らず、めっきバンプであってもよい。
【００１８】
はんだ層は、はんだバンプよりも低融点のはんだ材料であれば特に制限されない、具体的に、はんだバンプがＳｎ系の材料からなる場合、はんだ層を構成するはんだ材料は、融点が１６０℃以下の材料、例えば、ＳｎＢｉ（錫−ビスマス：融点１３９〜１６０℃）、ＳｎＩｎ（錫−インジウム：融点１１７℃）、ＩｎＡｇ（インジウム−銀：融点１４８℃）、Ｉｎ（融点１５６℃）等が挙げられる。はんだ層を１６０℃以下の低融点材料で形成することにより、マウンタを用いた半導体チップの仮固定を低温かつ短時間で行うことが可能となり、処理能力の向上が図れるようになる。
【発明の効果】
【００１９】
以上述べたように、本発明の半導体装置の製造方法によれば、半導体チップと実装基板との間の仮固定力を高めることができるので、接合部における位置ずれの防止と接合信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。図１〜図３は本発明の実施の形態による半導体装置の製造方法を示す要部の工程図である。
【００２１】
図１Ａに示すように、半導体チップ２１の能動面には、はんだバンプ２３が形成され、実装基板２２のランド２４上には、はんだ層２５が形成されている。本実施の形態において、はんだバンプ２３は、ＳｎＡｇ系やＳｎＣｕ系はんだ（融点２１６〜２３０℃）等で形成されている。一方、はんだ層２５は、はんだバンプ２３よりも低融点のはんだ材料からなる。
【００２２】
はんだ層２５は融点が１６０℃以下のはんだ材料からなり、例えば、Ｉｎ（融点１５６℃）、ＳｎＢｉ（錫−ビスマス：融点１３９〜１６０℃）、ＳｎＩｎ（錫−インジウム：融点１１７℃）、ＩｎＡｇ（インジウム−銀：融点１４８℃）、ＩｎＢｉ等が挙げられる。他の添加元素として、Ｎｉ（ニッケル），Ｇｅ（ゲルマニウム），Ａｌ（アルミニウム），Ｓｂ（アンチモン）などが挙げられる。また、インジウムとビスマスを併用したＳｎＩｎＢｉ系はんだも有用である。さらに、Ｇａ（ガリウム：融点３０℃）とＳｎ、Ｉｎ、Ｂｉ、Ａｇとの合金も使用可能である。
【００２３】
実装基板２２は、マザーボード基板やインターポーザ基板に用いられる有機配線基板や無機配線基板で構成される。基板表面のランド２４には、上記はんだ層２５が例えばスクリーン印刷法等によりプリコートされるとともに、ランド２４全体を被覆するようにフラックス２６が塗布されている。
【００２４】
フラックス２６は、はんだ層２５及びはんだバンプ２３の各々のリフロー工程において活性を有する樹脂材料が用いられている。具体的に、１００〜１５０℃で活性化する低温活性機能と、１５０〜２００℃で活性化する高温活性化機能を具備したフラックス樹脂が用いられている。後述するように、フラックス２６の低温活性機能は半導体チップ２１と実装基板２２との間の仮固定工程に寄与し、高温活性機能はそれらの本接合工程に寄与する。
【００２５】
実装基板２２に対する半導体チップ２１の実装工程においては、半導体チップ２１がマウンタ（ボンダー）７に保持され、はんだバンプ２３が実装基板２２上のランド２４に対して位置合わせされる（図１Ａ）。そして、はんだバンプ２３とランド２４との位置合わせが完了した後、マウンタ７を下降させて半導体チップ２１を実装基板２２上に搭載するマウント工程が行われる（図１Ｂ）。
【００２６】
次に、マウンタ７を加熱しはんだ層２５を溶融させて半導体チップ２１と実装基板２２とを仮固定する工程が行われる（図１Ｃ）。このときの加熱温度は、はんだ層２５は溶融するがはんだバンプ２３は溶融しない温度、例えば２００℃以下の温度に設定される。また、マウンタ７により半導体チップ２１を実装基板２２に向けて所定の低荷重を印加した状態で上述した仮固定工程を行う。その後、マウンタ７を冷却して、はんだ層２５を凝固させた後、マウンタ７による半導体チップ２１の保持を解除する（図２Ｄ）。
【００２７】
本実施の形態によれば、ランド２４上のはんだ層２５をリフローさせて、はんだバンプ２３とランド２４との間の仮固定を行うようにしているので、従来のフラックス樹脂のタック力を利用した仮固定工程に比べて固定力の向上を図ることができる。
【００２８】
また、マウンタ７による所定の押圧荷重を半導体チップ２１に印加して上述した仮固定工程を行うようにしているので、はんだバンプ２３とランド２４間の密着性を高めて、接合部における確実な導通を確保することができる。
【００２９】
更に、はんだ層２５を１６０℃以下の融点をもつはんだ材料で構成しているので、はんだ層２５の加熱溶融を低温で行うことができる。従って、半導体チップ２１の昇温及び降温処理を短時間で行うことができるので、マウンタ７の処理能力を高めて生産性の向上を図ることが可能となる。
【００３０】
以上のようにして、半導体チップ２１と実装基板２２との仮固定体３０が作製される。この仮固定体３０は、図２Ｅに示すように収納マガジン１２内に複数個収納されて、次工程のリフロー工程（本接合工程）へ搬送される。
【００３１】
本実施の形態によれば、接合部における固定力を従来よりも高めることができるので、搬送時における振動や傾き等によって、実装基板２２上に搭載された半導体チップ２１の位置ずれを確実に防止することができる。また、はんだ層２５を介してはんだバンプ２３とランド２４とが互いに金属接合されているので、仮固定後、本接合工程までの待機時間が長くなっても、従来のフラックス樹脂のタック力を利用した仮固定方法に比べて、接合面の酸化による信頼性の低下を回避することができる。
【００３２】
リフロー工程では、図３Ｆに示すようにリフロー炉１３内において複数の仮固定体３０が同時に処理される。リフロー炉１３の形態としては、バッチ式に複数個同時にリフロー処理する形態でもよいし、炉内をベルト搬送して複数個の仮固定体３０を順次リフロー処理する形態であってもよい。
【００３３】
リフロー処理工程においては、はんだバンプ２３はその融点以上の温度（例えば２４０〜２８０℃）に加熱される。これにより、はんだバンプ２３及びはんだ層２５がそれぞれ溶融、混合して一体化され、図３Ｇに示すはんだ接合部２８が形成される。本実施の形態によれば、半導体チップ２１と実装基板２２とを仮固定した段階で、はんだ層２５を介してはんだバンプ２３とランド２４との間の密着が図られているので、リフロー炉１３における半導体チップ２１の自重接合によっても信頼性の高いはんだ接合部２８を得ることができる。
【００３４】
以上のようにして、半導体チップ２１がはんだバンプ２３を介して実装基板２２にフリップチップ実装されてなる半導体装置３１が製造される。なお、必要に応じてフラックス２６が洗浄除去される。
【００３５】
上述したように本実施の形態によれば、ランド２４にプリコートされるはんだ層２５にはんだバンプ２３よりも低融点のはんだ材料を用いているので、半導体チップ２１と実装基板２２との間の仮固定力を高めて位置ずれを防止し、かつ接合信頼性に優れた半導体装置３１を製造することができる。
【００３６】
なお、本接合後において形成されるはんだ接合部２８は、はんだバンプ２３を形成する中温（中融点）はんだと、はんだ層２５を形成する低温（低融点）はんだとの合金層で構成される。低温はんだは、Ｓｎ系中温はんだに比べて高温使用環境に制限がある。また、Ｉｎ系はんだ、ＳｎＢｉ系はんだはともに、ＳｎＡｇ、ＳｎＣｕ系はんだよりも耐衝撃性が劣る。本実施の形態では、本接合時に低温はんだと中温はんだとを一体化・合金化し、低温はんだの劣性を緩和できるので、接合信頼性を容易に確保することができる。
【００３７】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００３８】
例えば以上の実施の形態では、実装基板に対する半導体ベアチップのフリップチップ実装に適用した例について説明したが、これに限らず、ＢＧＡ（Ball Grid Array）／ＣＳＰ（Chip Size Package）等のパッケージ部品のフリップチップ実装にも本発明は適用可能である。
【００３９】
また、以上の実施の形態では、半導体装置３１として、半導体チップ２１と実装基板２２との実装構造を例に挙げて説明したが、半導体チップの上に半導体チップがフリップチップ実装されたチップオンチップ構造の半導体装置の製造にも本発明は適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態による半導体装置の製造方法を説明する工程図である。
【図２】本発明の実施の形態による半導体装置の製造方法を説明する工程図である。
【図３】本発明の実施の形態による半導体装置の製造方法を説明する工程図である。
【図４】第１の従来例による半導体装置の製造方法を説明する工程図である。
【図５】第１の従来例による半導体装置の製造方法を説明する工程図である。
【図６】第２の従来例による半導体装置の製造方法を説明する工程図である。
【図７】第２の従来例による半導体装置の製造方法を説明する工程図である。
【図８】第３の従来例による半導体装置の製造方法を説明する工程図である。
【図９】第３の従来例による半導体装置の製造方法を説明する工程図である。
【符号の説明】
【００４１】
７…マウンタ、１２…収納マガジン、１３…リフロー炉、２１…半導体チップ、２２…実装基板、２３…はんだバンプ、２４…ランド、２５…はんだ層、２６…フラックス、２８…はんだ接合部、３０…仮固定体、３１…半導体装置
【図１】
2007208055.tif 000003
【図２】
2007208055.tif 000004
【図３】
2007208055.tif 000005
【図４】
2007208055.tif 000006
【図５】
2007208055.tif 000007
【図６】
2007208055.tif 000008
【図７】
2007208055.tif 000009
【図８】
2007208055.tif 000010
【図９】
2007208055.tif 000011