(57)【要約】【課題】ＬＥＤチップには上述の様なワイヤボンド用の領域を設ける必要があった為、ＬＥＤチップの小型化に伴う材料コストの削減を実行することが極めて困難であった。【解決手段】第１の基板１０２上に、所定の回路領域１０３と、半導体薄膜１０５を形成し、当該半導体薄膜１０５は、導電層１０４と、個別電極１０８と、導電層１１５とによって、３端子素子構造を形成することとしている。半導体薄膜１０５をこの様な構成とすることで、ＬＥＤチップを小型化することができると共に、材料コストを削減することができる。【選択図】図１
2007096160.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を積層した構造を備える半導体装置において、
第１導電型、第２導電型、又はノンドープの発光層と、
前記発光層の上方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第１のコンタクト層と、
前記発光層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第２のコンタクト層と、
前記発光層の下方、且つ、前記第２のコンタクト層の上方に設けられ、前記第２のコンタクト層と選択的にエッチング除去可能であり、第１の導電型又は第２の導電型によって構成された第１のエッチング停止層と、
前記第２のコンタクト層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第１導電型によって構成された第３のコンタクト層とを備えること
を特徴とする半導体装置。
【請求項２】
前記第２のコンタクト層の下方、且つ、前記第３のコンタクト層の上方に設けられ、前記第３のコンタクト層と選択的にエッチング除去可能であり、第１の導電型によって構成された第２のエッチング停止層を備えること
を特徴とする請求項１記載の半導体装置。
【請求項３】
前記発光層の下方、且つ、前記第１のエッチング停止層の上方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の導電型によって構成された第１の半導体層を備えること
を特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】
前記発光層の上方、且つ、前記第１のコンタクト層の下方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第２の導電型によって構成された第２の半導体層を備えること
を特徴とする請求項１乃至請求項３の何れかの項記載の半導体装置。
【請求項５】
前記第２のコンタクト層の下方、且つ、前記第２のエッチング停止層の上方に設けられ、前記発光層のエネルギーバンドギャップより大きいエネルギーバンドギャップを有する第３の半導体層を備えること
を特徴とする請求項２乃至請求項４の何れかの項記載の半導体装置。
【請求項６】
前記第３のコンタクト層の下方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の導電型によって構成された第４の半導体層を備えること
を特徴とする請求項１乃至請求項５の何れかの項記載の半導体装置。
【請求項７】
前記発光層、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層、前記第１のエッチング停止層、前記第２のエッチング停止層、前記第１のコンタクト層、前記第２のコンタクト層、及び前記第３のコンタクト層は化合物半導体層であること
を特徴とする請求項１乃至請求項６の何れかの項記載の半導体装置。
【請求項８】
所定の集積回路群を備える第１の基板と、
前記集積回路群と電気的に接続された発光素子を有する半導体装置とを備え、
前記発光素子は、
第１導電型、第２導電型、又はノンドープの発光層と、
前記発光層の上方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第１のコンタクト層と、
前記発光層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第２のコンタクト層と、
前記発光層の下方、且つ、前記第２のコンタクト層の上方に設けられ、前記第２のコンタクト層と選択的にエッチング除去可能であり、第１の導電型又は第２の導電型によって構成された第１のエッチング停止層と、
前記第２のコンタクト層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第１導電型によって構成された第３のコンタクト層とを備えること
を特徴とする半導体複合装置。
【請求項９】
前記半導体装置は、薄膜半導体であること
を特徴とする請求項８記載の半導体複合装置。
【請求項１０】
前記半導体装置は、前記第１の基板とは異なる所定の基板上でエピタキシャル成長し、当該所定の基板から分離又は剥離された薄膜半導体であること
を特徴とする請求項８又は請求項９記載の半導体複合装置。
【請求項１１】
前記第２のコンタクト層の下方、且つ、前記第３のコンタクト層の上方に設けられ、前記第３のコンタクト層と選択的にエッチング除去可能であり、第１の導電型によって構成された第２のエッチング停止層を備えること
を特徴とする請求項８乃至請求項１０記載の半導体複合装置。
【請求項１２】
前記発光層の下方、且つ、前記第１のエッチング停止層の上方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の導電型によって構成された第１の半導体層を備えること
を特徴とする請求項８乃至請求項１１の何れかの項記載の半導体複合装置。
【請求項１３】
前記発光層の上方、且つ、前記第１のコンタクト層の下方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第２の導電型によって構成された第２の半導体層を備えること
を特徴とする請求項８乃至請求項１２の何れかの項記載の半導体複合装置。
【請求項１４】
前記第２のコンタクト層の下方、且つ、前記第２のエッチング停止層の上方に設けられ、前記発光層のエネルギーバンドギャップを有する第３の半導体層を備えること
を特徴とする請求項１１記載の半導体複合装置。
【請求項１５】
前記第３のコンタクト層の下方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の導電型によって構成された第４の半導体層を備えること
を特徴とする請求項８乃至請求項４の何れかの項記載の半導体複合装置。
【請求項１６】
前記発光層、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層、前記第１のエッチング停止層、前記第２のエッチング停止層、前記第１のコンタクト層、前記第２のコンタクト層、及び前記第３のコンタクト層は化合物半導体層であること
を特徴とする請求項８乃至請求項１５の何れかの項記載の半導体複合装置。
【請求項１７】
前記第１の基板は、単結晶Ｓｉ基板であって、
前記半導体装置は、前記第１の基板上に貼り付けられていること
を特徴とする請求項８記載の半導体複合装置。
【請求項１８】
前記第１の基板及び前記半導体装置は、それぞれ絶縁体からなる絶縁基板上に配設されていること
を特徴とする請求項８記載の半導体複合装置。
【請求項１９】
前記第１の基板は、ポリシリコン、アモルファスシリコン、又は有機半導体の何れかの材料によって構成される材料層を備えること
を特徴とする請求項１７記載の半導体複合装置。
【請求項２０】
所定の第１の基板上に配設され、所定の制御を行う回路素子と、
前記第１の基板上に配設された、第２の基板を母材とする半導体薄膜とを備え、
前記半導体薄膜は、
発光する発光領域と、
前記発光領域と電気的に接続される３つの端子を含む３端子素子とによって形成され、
前記回路素子は、前記３端子素子を通じて前記発光領域の発光を制御すること
を特徴とする半導体複合装置。
【請求項２１】
前記半導体薄膜は、第１の導電型を有する複数の半導体層と、
第２の導電型を有する複数の半導体層とを備え、
前記複数の第１の導電型を有する複数の半導体層及び前記第２の導電型を有する複数の半導体層を積層して形成されるサイリスタ構造体を備えたこと
を特徴とする請求項２０記載の半導体複合装置。
【請求項２２】
前記第１の導電型を有する複数の半導体薄膜、又は前記第２の導電型を有する複数の半導体薄膜は、ノンドープ半導体層によって形成され、
前記発光領域は、前記サイリスタ構造体を構成する前記第１の導電型半導体層、前記第２の導電型半導体層、又は前記ノンドープ半導体層のｐｎ接合部に形成され、
前記サイリスタ構造は、さらに前記発光領域を構成する半導体層以外の前記第１の導電型半導体層、前記第２の導電型半導体層、又は前記ノンドープ半導体層によって構成されるｐｎ接合領域を備え、
前記発光領域を構成する半導体層のエネルギーバンドギャップの値をＥｇ１とし、前記ｐｎ接合領域を構成する半導体層のエネルギーバンドギャップの内何れか大きい方のエネルギーバンドギャップの値をＥｇ２としたとき、Ｅｇ１＜Ｅｇ２が成立すること
を特徴とする請求項２１記載の半導体複合装置。
【請求項２３】
前記ｐｎ接合領域を構成する半導体層は、間接遷移半導体であること
を特徴とする請求項２２記載の半導体複合装置。
【請求項２４】
前記発光領域を構成する半導体層は化合物半導体層であること
を特徴とする請求項２１記載の半導体複合装置。
【請求項２５】
前記化合物半導体層は、少なくともＡｌｘＧａ１‐ｘＡｓ，ＡｌｘＧａｙＡｓ１−ｘ−ｙＰ，ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ，ＧａＮ，ＩｎｘＧａ１−ｘＮ，ＩｎｘＡｌ１−ｘＮ，ＡｌｘＧａ１−ｘＮ，ＧａＡｓ１−ｘＮｘ，ＩｎＡｓ１−ｘＮｘ，ＩｎＰ１−ｘＮｘ，ＩｎＧａ１−ｘＡｓ１−ｙＮｙ，ＩｎＰ１−ｘ−ｙＡｓｘＮｙ，ＧａＰ１−ｘ−ｙＡｓＮｙ，又はＩｎｘＡｌ１−ｘＮの何れかの材料を含むこと
を特徴とする請求項２４記載の半導体複合装置。
【請求項２６】
前記発光領域を構成する半導体層は酸化物半導体層であること
を特徴とする請求項２１記載の半導体複合装置。
【請求項２７】
前記酸化物半導体層は、少なくともＺｎＯを含むこと
を特徴とする請求項２６記載の半導体複合装置。
【請求項２８】
前記半導体薄膜は、所定のコンタクトを通じて電圧が印加される複数のコンタクト層と、
前記コンタクト層と選択的にエッチング除去可能なエッチング停止層とを備え、
前記３つの端子は、それぞれ異なる前記複数のコンタクト層に電気的に接続されていること
を特徴とする請求項２０乃至請求項２８の何れかの項記載の半導体複合装置。
【請求項２９】
前記第１の基板は、単結晶Ｓｉから構成されていること
を特徴とする請求項２０乃至請求項２８の何れかの項記載の半導体複合装置。
【請求項３０】
前記半導体薄膜は、前記第１の基板上に設けられた所定のボンディング領域にボンディングされていること
を特徴とする請求項２０乃至請求項２９の何れかの項記載の半導体複合装置。
【請求項３１】
前記ボンディング領域は、前記回路素子が形成されている回路素子領域とは異なる領域であること
を特徴とする請求項３０記載の半導体複合装置。
【請求項３２】
前記ボンディング領域は、前記回路素子が形成されている回路素子領域と重複する領域を有すること
を特徴とする請求項３１記載の半導体複合装置。
【請求項３３】
前記発光領域は、半導体に導電させて発光する複数の発光素子を備え、
前記発光素子は、１列に配列されていること
を特徴とする請求項２０乃至請求項３２の何れかの項記載の半導体複合装置。
【請求項３４】
前記発光素子は、等間隔に配列されていること
を特徴とする請求項３３記載の半導体複合装置。
【請求項３５】
前記発光素子と、前記回路素子は、所定の薄膜材料で電気的に接続されていること
を特徴とする請求項３４記載の半導体複合装置。
【請求項３６】
所定の第３の基板上に配設され、所定の制御を行う回路素子を備える半導体層と、
前記第３の基板とは異なる基板の上で形成され、前記第３の基板上に移植された半導体装置とを備え、
前記半導体装置は、
発光する発光領域と、
前記発光領域と電気的に接続される３つの端子を含む３端子素子とによって形成され、
前記回路素子は、前記３端子素子を通じて前記発光素子の発光を制御すること
を特徴とする半導体複合装置。
【請求項３７】
前記半導体装置は、薄膜半導体層であること
を特徴とする請求項３６記載の半導体複合装置。
【請求項３８】
前記回路素子を備える半導体層は、単結晶Ｓｉから構成されていること
を特徴とする請求項３６記載の半導体複合装置。
【請求項３９】
前記回路素子を備える半導体層は、多結晶Ｓｉ又はアモルファスＳｉから構成されていること
を特徴とする請求項３６記載の半導体複合装置。
【請求項４０】
前記回路素子を備える半導体層は、有機半導体材料から構成されていること
を特徴とする請求項３６記載の半導体複合装置。
【請求項４１】
前記半導体薄膜は、少なくとも第１の導電型又は第２の導電型を有する複数の半導体を複数積層してサイリスタ構造として形成されたこと、
を特徴とする請求項３６記載の半導体複合装置。
【請求項４２】
前記第３の基板は、ガラスから構成されていること
を特徴とする請求項３６記載の半導体複合装置。
【請求項４３】
前記第３の基板は、有機材料から構成されていること
を特徴とする請求項３５記載の半導体複合装置。
【請求項４４】
所定の第４の基板上に配設された所定の制御を行う回路素子と、
前記第４の基板上に配設された、第５の基板を母材とする半導体薄膜とを備え、
前記半導体薄膜は、発光する複数の発光領域を備え、
前記回路素子は、前記第４の基板と同一の材料で形成され、前記発光領域と電気的に接続され、前記発光素子の発光を制御すること
を特徴とする半導体複合装置。
【請求項４５】
前記回路素子は、単結晶Ｓｉから構成されていること
を特徴とする請求項４４記載の半導体複合装置。
【請求項４６】
前記半導体薄膜は、３つの端子を含む３端子素子によって形成されていること
を特徴とする請求項４４記載の半導体複合装置。
【請求項４７】
前記半導体薄膜は、サイリスタ構造として形成されるサイリスタ構造体を備えたこと
を特徴とする請求項４４記載の半導体複合装置。
【請求項４８】
前記発光領域は、発光する発光素子を備え
前記発光素子と、前記回路素子は、所定の薄膜材料で電気的に接続されていること
を特徴とする請求項４４記載の半導体複合装置。
【請求項４９】
前記回路素子は、ＣＭＯＳ構造として形成される集積回路群を備えたこと
を特徴とする請求項４４記載の半導体複合装置。
【請求項５０】
所定の第６の基板と、
前記第６の基板上で形成され、複数の発光領域を有する第７の半導体層と、
前記発光領域の発光を制御する回路素子を有する第８の半導体層とを備え、
前記回路素子は、複数の発光領域を順次点灯させること
を特徴とする半導体複合装置。
【請求項５１】
前記第６の基板は、単結晶Ｓｉから構成され、
前記第８の半導体層は、前記第６の基板に含まれること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５２】
前記第８の半導体層は、薄膜半導体層であること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５３】
前記第８の半導体層は、単結晶Ｓｉから構成されること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５４】
前記第８の半導体層は、多結晶Ｓｉ又はアモルファスＳｉから構成されること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５５】
前記回路素子は、ＣＭＯＳ構造を有するＣＭＯＳ構造体であること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５６】
前記第８の半導体層は、有機半導体材料から構成されていること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５７】
前記第６の基板はガラスから構成されていること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５８】
前記第６の基板は有機材料から構成されていること
を特徴とする請求項５０記載の半導体複合装置。
【請求項５９】
所定の実装基板上に、
少なくとも請求項２０、請求項３６、請求項４４、請求項５０の何れかの項記載の半導体複合装置と、
前記半導体複合装置に、外部からの所定の信号を受信するコネクタ領域と、
前記コネクタ領域に於いて受信した前記信号を伝達する配線領域とを備えたこと
を特徴とする半導体複合装置。
【請求項６０】
請求項５９記載の半導体複合装置と、
前記半導体複合装置から放射される光を集光するレンズと、
前記レンズを支持するフレームとを備えたこと
を特徴とするプリンタヘッド。
【請求項６１】
請求項６０記載のプリンタヘッドを備えたこと
を特徴とする画像形成装置。
【請求項６２】
前記プリントヘッドが備える半導体複合装置に所定の電力を供給する電源を備えたこと
を特徴とする請求項６１記載の画像形成装置。
【請求項６３】
光量を均一化する為の補正情報に基づいて前記半導体複合装置の発光量を制御する制御回路を備えること
を特徴とする請求項６１記載の画像形成装置。
【請求項６４】
前記補正情報を格納する格納手段を備えること
を特徴とする請求項６３記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電子写真式プリンタに使用されるＬＥＤ（Light Emitting Diode）プリントヘッドのような半導体複合装置、並びにこの半導体装置を用いたプリントヘッド及びこのプリントヘッドを用いた画像形成装置に関する。
【背景技術】
【０００２】
従来、電子写真プリンタやコピー機などに用いられる光プリントヘッドとして特許文献１及び非特許文献１に示す様なものが用いられてきた。
【０００３】
【特許文献１】特開２０００−１７９６４６公報
【非特許文献１】武木田義祐監修、“光プリンタ設計”（トリケプス）
【０００４】
特許文献１では、薄膜の発光素子を用い、この発光素子と駆動回路などを含む集積回路群とを印刷配線技術を用いた薄膜配線層により接続する構成が提案されている。
【０００５】
この様な構成を採用することにより、高価な化合物半導体材料の使用量を減少し印刷配線技術により歩留まりが高く機械的応力に強い配線層を用いたＬＥＤユニットが得られる。
【０００６】
又、図３３において、従来用いられていたＬＥＤユニット１の上面図を示す。ＬＥＤユニット１は、光プリントヘッドはガラスエポキシ基板やセラミック基板からなるユニット基板２と、当該ユニット基板上に複数個ＬＥＤを配列させたＬＥＤチップ３と、ＬＥＤを駆動制御するためのドライバＩＣチップ４と、ＬＥＤチップ３とドライバＩＣチップ４を電気的に接続する金線などからなるボンディングワイヤ５とによって構成されている。ＬＥＤチップ３、及びドライバＩＣチップは、例えばそれぞれ約３０μｍの厚さのチップにより構成されており、それぞれのチップはダイボンド・ペーストを用いてユニット基板２上にダイボンドされている。
【０００７】
又、ＬＥＤチップ３は、図３４に示した様に、発光する発光部６と、当該発光部６に電力を供給する個別電極７とによって構成されている。個別電極７は、Ａｕ線をワイヤボンドするために十分なスペースを確保する必要がある為、個別電極７のサイズは例えば、約１００μｍ×１００μｍの大きさとされる。又、発光領域となるｐｎ接合の位置は、基板表面から３〜５μｍの位置に形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この様なＬＥＤユニット１を用いたプリンタヘッドでは、以下の様な問題があった。
【０００９】
ＬＥＤユニット１は、ＬＥＤチップ３とドライバＩＣチップ４をワイヤボンドによって接続する為、ＬＥＤチップ３とドライバＩＣチップ４にワイヤボンドに用いる為のパッドを設けなければならない。このため、ＬＥＤチップ３に形成されるワイヤボンド用の領域が大きくなると共に発光領域が小さくなってしまい、発光領域として機能している面積の割合が極めて低く、半導体材料の有効利用を図るという観点から極めて不経済な形態であった。すなわち、ＬＥＤチップ３には上述の様なワイヤボンド用の領域を設ける必要があった為、ＬＥＤチップ３の小型化に伴う材料コストの削減を実行することが極めて困難であった。
【００１０】
さらに発光領域として機能する領域は、表面から約５μｍの領域である。これは、ＬＥＤチップ３の厚さが約３００μｍであるとすれば、材料の厚さ方向の有効利用を図るという観点からも極めて不経済な形態であった。さらに発光機能の観点からは、ＬＥＤチップ３の母材であるＧａＡｓ基板は、発光機能を担うＧａＡｓＰエピ層の支持躯体としての機能を担っているにすぎない。又、ワイヤボンドの際のワイヤとＬＥＤチップ３との間のショート等の不具合を防止する為、ＬＥＤチップ３及びドライバＩＣチップ４の厚さは同程度の厚さとすることが必要であった。従って。ＧａＡｓ基板の躯体支持としての機能と、十分なワイヤボンド用の領域を確保し、且つ、ＧａＡｓ基板の厚さを削減して材料コストの低減を図ることは極めて困難であった。
【００１１】
そこで本発明はこの様な実情に鑑みてなされたものであり、従来のＬＥＤヘッドの形態で材料コストの低減を図り、特にＬＥＤチップの材料コストの低減を阻む発光領域の確保という課題を解決することを目的とする。
【課題を解決するための手段】
【００１２】
上述の課題を解決する為に、本発明に係る半導体装置は、半導体層を積層した構造を備える半導体装置であって、第１導電型、第２導電型、又はノンドープの発光層と、前記発光層の上方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第１のコンタクト層と、前記発光層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第２のコンタクト層と、前記発光層の下方、且つ、前記第２のコンタクト層の上方に設けられ、前記第２のコンタクト層と選択的にエッチング除去可能であり、第１の導電型又は第２の導電型によって構成された第１のエッチング停止層と、前記第２のコンタクト層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第１導電型によって構成された第３のコンタクト層とを備えることを特徴としている。
【００１３】
この構成によれば、第１のコンタクト層、第２のコンタクト層、及び第３のコンタクト層の３端子を用いて、いわゆるトランジスタ構造体を有する形態を形成することができ、半導体装置と接続される半導体装置を駆動制御するための駆動制御回路素子の構成を簡素化することができる。また、本発明の構成によれば、半導体装置を半導体薄膜によって形成することができ、半導体装置の外部装置との接続を薄膜配線によって形成することができるので、ワイヤボンドを用いる必要がなくなり、ワイヤボンドのための接続パッド面積を削減することができる。したがって、本発明に係わる半導体装置を用いることによって、半導体装置および半導体装置の駆動制御回路素子のコストを低減することができる。
【００１４】
さらに本発明に係る半導体複合装置は、前記第２のコンタクト層の下方、且つ、前記第３のコンタクト層の上方に設けられ、前記第３のコンタクト層と選択的にエッチング除去可能であり、第１の導電型によって構成された第２のエッチング停止層を備え、前記発光層の下方、且つ、前記第１のエッチング停止層の上方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の導電型によって構成された第１の半導体層を備え、前記発光層の上方、且つ、前記第１のコンタクト層の下方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第２の導電型によって構成された第２の半導体層を備え、前記第２のコンタクト層の下方、且つ、前記第２のエッチング停止層の上方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第３の半導体層を備え、前記第３のコンタクト層の下方に設けられ、前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の導電型によって構成された第４の半導体層を備えることを特徴としている。
【００１５】
この場合において、前記発光層、前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層、前記第１のエッチング停止層、前記第２のエッチング停止層、前記第１のコンタクト層、前記第２のコンタクト層、及び前記第３のコンタクト層は化合物半導体層であることが好ましい。
【００１６】
また本発明に係る半導体複合装置は、所定の集積回路群を備える第１の基板と、前記集積回路群と電気的に接続された発光素子を有する半導体装置とを備え、前記発光素子は、第１導電型、第２導電型、又はノンドープの発光層と、前記発光層の上方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第１のコンタクト層と、前記発光層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第２導電型によって構成された第２のコンタクト層と、前記発光層の下方、且つ、前記第２のコンタクト層の上方に設けられ、前記第２のコンタクト層と選択的にエッチング除去可能であり、第１の導電型又は第２の導電型によって構成された第１のエッチング停止層と、前記第２のコンタクト層の下方に設けられ、所定のコンタクトを通じて電圧が印加され、第１導電型によって構成された第３のコンタクト層とを備えることを特徴としている。
【００１７】
また本発明に係る半導体複合装置は、所定の第１の基板上に配設され、所定の制御を行う回路素子と、前記第１の基板上に配設された、第２の基板を母材とする半導体薄膜とを備え、前記半導体薄膜は、発光する発光領域と、前記発光領域と電気的に接続される３つの端子を含む３端子素子とによって形成され、前記回路素子は、前記３端子素子を通じて前記発光領域の発光を制御することを特徴としている。
【００１８】
この場合において、前記半導体薄膜は、第１の導電型を有する複数の半導体層と、第２の導電型を有する複数の半導体層とを備え、前記複数の第１の導電型を有する複数の半導体層及び前記第２の導電型を有する複数の半導体層を積層して形成されるサイリスタ構造体を備えることが好ましい。
【００１９】
さらにこれらの場合において、前記発光領域は、前記サイリスタ構造体を構成する前記第１の導電型半導体層、前記第２の導電型半導体層の一部の半導体層、又は前記ノンドープ半導体層の部分に形成され、前記サイリスタ構造は、さらに前記発光領域を構成する半導体層以外の前記第１の導電型半導体層、前記第２の導電型半導体層によって構成されるｐｎ接合領域を備え、前記発光領域を構成する半導体層のエネルギーバンドギャップの値をＥｇ１とし、前記ｐｎ接合領域を構成する半導体層のエネルギーバンドギャップの内何れか大きい方のエネルギーバンドギャップの値をＥｇ２としたとき、Ｅｇ１＜Ｅｇ２が成立することが好ましい。
【００２０】
さらにこれらの場合において、前記ｐｎ接合領域を構成する半導体層は、間接遷移半導体であり、前記発光領域を構成する半導体層は化合物半導体層であってもよく、前記化合物半導体層は、少なくともＡｌｘＧａ１‐ｘＡｓ，ＡｌｘＧａｙＡｓ１−ｘ−ｙＰ，ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ，ＧａＮ，ＩｎｘＧａ１−ｘＮ，ＩｎｘＡｌ１−ｘＮ，ＡｌｘＧａ１−ｘＮ，ＧａＡｓ１−ｘＮｘ，ＩｎＡｓ１−ｘＮｘ，ＩｎＰ１−ｘＮｘ，ＩｎＧａ１−ｘＡｓ１−ｙＮｙ，ＩｎＰ１−ｘ−ｙＡｓｘＮｙ，ＧａＰ１−ｘ−ｙＡｓＮｙ，又はＩｎｘＡｌ１−ｘＮの何れかの材料を含むことが好ましい。さらにまた、前記発光領域を構成する半導体層は酸化物半導体層であり、前記酸化物半導体層は、少なくともＺｎＯを含むことが好ましい。
【００２１】
また、本発明に係る半導体複合装置は、所定の第３の基板上に配設され、所定の制御を行う回路素子を備える半導体層と、前記第３の基板とは異なる基板の上で形成され、前記第３の基板上に移植された半導体薄膜とを備え、前記半導体薄膜は、発光する発光領域と、前記発光領域と電気的に接続される３つの端子を含む３端子素子とによって形成され、前記回路素子は、前記３端子素子を通じて前記発光素子の発光を制御することを特徴としている。
【００２２】
また、本発明に係る半導体複合装置は、所定の第４の基板上に配設された所定の制御を行う回路素子と、前記第４の基板上に配設された、第５の基板を母材とする半導体薄膜とを備え、前記半導体薄膜は、発光する複数の発光領域を備え、前記回路素子は、前記第４の基板と異なる材料で形成され、前記発光領域と電気的に接続され、前記発光素子の発光を制御することを特徴としている。
【００２３】
これらの構成によれば半導体装置は、第１のコンタクト層、第２のコンタクト層、及び第３のコンタクト層の３端子を用いて、いわゆるサイリスタ構造体を有する形態を形成することができ、半導体装置と接続される半導体装置を駆動制御するための駆動制御回路素子の構成を簡素化することができる。また、本発明の構成によれば、半導体装置を半導体薄膜によって形成することができ、半導体装置の外部装置との接続を薄膜配線によって形成することができるので、ワイヤボンドを用いる必要がなくなり、ワイヤボンドのための接続パッド面積を削減することができる。したがって、本発明に係わる半導体装置を用いることによって、半導体装置および半導体装置の駆動制御回路素子のコストを低減することができる。
【００２４】
また、これらの構成によれば、半導体装置は３端子素子を備えるので、半導体装置と接続される駆動制御回路素子の構成を簡素化することができる。また、半導体装置の発光領域の動作制御を行うための駆動電流制御回路を半導体複合装置の外部に設けることができる。したがって、本発明に係わる半導体複合装置を用いることによって、半導体複合装置のコストを低減することができる。
【発明の効果】
【００２５】
上述の様な構成を有する半導体、半導体複合装置を用いることによって、従来のＬＥＤヘッドの形態で材料コストの低減を図り、特にＬＥＤチップの材料コストおよびＬＥＤチップの駆動回路のコストの低減を阻む、ＬＥＤチップサイズおよび駆動回路のサイズの低減という課題を解決することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について詳細な説明をする。実施の形態において詳細な説明をする半導体装置、半導体複合装置、プリントヘッド、及び画像形成装置は、半導体複合装置内部に、サイリスタ構造を用いた半導体複合装置、この半導体複合装置内部に、３端子構造を含む発光素子を備えた半導体複合装置と、該発光素子のＯＮ／ＯＦＦを制御する制御回路とを備えた半導体複合装置と、これら半導体複合装置を用いた例えば電子式写真プリンタに使用されるＬＥＤ（Light Emitting Diode）プリンタヘッド及びこのＬＥＤヘッドを用いた画像形成装置である。
【００２７】
図１は、第１の実施の形態として示す半導体複合装置の上面図であり、図２は半導体複合装置のＡ‐Ａ´断面の断面図であり、図３は半導体複合装置のＢ‐Ｂ´断面の断面図である。第１の実施の形態に係る半導体複合装置１００は、半導体複合装置１００の第１の基板１０２と、第１の基板１０２上に設けた発光素子の点灯動作を制御するための回路領域１０３と、第１の基板１０２上に配設された導電層１０４と、導電層１０４と電気的に接続された半導体装置としての半導体薄膜１０５と、半導体薄膜１０５に形成された発光素子としての複数の発光領域１０６と、第１の基板１０２上に形成された反射層１０７と、各発光領域１０６及び回路領域１０３と電気的に接続された個別電極１０８と、回路領域１０３へ所定の駆動信号を入出力する接続パッド１１０と、パッシベーション膜１１２と、絶縁性を有する層間絶縁層１１３と、導電層１０４及び個別電極１０８の間を絶縁する層間絶縁層１１４と、導電性を有する導電層１１５によって構成されている。
【００２８】
第１の基板１０２は、上部に回路領域１０３と、層間絶縁層１１３とが形成されており、導電層１０４と電気的に接続されている。又、第１の基板１０２は、例えば単結晶Ｓｉによって形成されている。第１の基板１０２は、ポリシリコン、アモルファスシリコン、又は有機半導体材料等を備える構成としても良い。
【００２９】
回路領域１０３は、第１の基板１０２上に配設されており、第１の基板１０２と同一の半導体材料を用いて形成されている。又、回路領域１０３は、後述する方法で半導体薄膜１０５と電気的に接続されており、半導体薄膜１０５に所定の論理信号を供給することで発光領域の発光を制御するものである。
【００３０】
また、回路領域１０３は、第１の基板１０２と同一の半導体材料によって形成されており、回路領域１０３内部に形成されている回路要素領域１０３Ａと、各回路要素領域１０３Ａを電気的に接続する配線領域を含む領域１０３Ｂによって構成されており、半導体薄膜１０５に形成された発光領域１０６を発光させる為の制御を行う。回路要素領域１０３Ａは、第１の基板１０２上に配設されており、例えばトランジスタ、抵抗、容量等の回路要素を含むものである。また回路要素領域１０３Ａには、領域１０３Ｂが形成されており、領域１０３Ｂは、回路要素領域１０３Ａと回路要素を互いに電気的に接続し、回路を構成する為の領域であり、回路要素領域１０３Ａの各回路要素を接続するための配線、電源若しくは信号の入出力配線、又は電源若しくは信号の入出力部との接続配線、回路領域１０３と反射層１０７を電気的に接続する配線等を含む多層配線構造を備える。
【００３１】
導電層１０４は、反射層１０７と電気的に接続されており、反射層１０７を通じて回路領域１０３から供給された電力を、後述する半導体薄膜１０５のコンタクト層を通じて半導体薄膜１０５に電圧を印加するものである。又、導電層１０４は、例えば、Ａｌ、ＡｌＳｉＣｕ、ＮｉＡｌ、Ｔｉ、Ｃｕ，ＴｉＰｔＡｕ、ＡｕＧｅＮｉ、ＮｉＧｅ、Ｐｄ、ＣｒＡｕ、ＣｒＰｄ、ＮｉＰｄのいずれかひとつの単層または複数の金属の積層ないし合金層によって構成されている。
【００３２】
半導体薄膜１０５は例えば、第１の基板１０２とは異なるＧａＡｓ基板を母材としてエピタキシャル成長し、当該ＧａＡｓ基板から分離又は剥離された半導体層であって、ＡｌｘＧａ１‐ｘＡｓ（０≦ｘ≦１）を適宜積層した半導体層を含むものである。なお、半導体薄膜１０５の詳細な構造については後述する。
【００３３】
発光領域１０６は、半導体薄膜１０５上部に、例えば１列に、且つ等間隔に形成されたＬＥＤアレイを形成するものであり、複数層の半導体を積層して形成されている。発光領域１０６の詳細な構造については半導体薄膜１０５の構造と共に後述する。尚、本実施例においては、半導体薄膜１０５上にＬＥＤアレイを形成するものとして詳細な説明を行うが、本発明は必ずしも等間隔に配列されたＬＥＤアレイを含む形態には限定されるものではない。
【００３４】
反射層１０７は、第１の基板１０２上に、層間絶縁層１１３を介して配設されたものである。反射層１０７は、回路領域１０３及び導電層１０４と電気的に接続されている。又、反射層１０７は、一定の光学的な反射率を有するものであり、半導体薄膜１０５に於いて発光した光を反射するものである。さらに、反射層１０７は、金属材料層で、Ａｌ，Ｓｉ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｄ、Ｐｔ，Ｐｔ，Ａｕ，Ｇｅ、Ｔｉのいずれかひとつの単層または複数の金属の積層ないし合金層によって構成されている。また、反射層１０７を本実施例で示したような導通層として用いない場合には、この様な反射層１０７の構造は、いわゆる誘電体積層構造体であってもよく、半導体層と酸化物層の積層構造であってもよく、また酸化物層の積層構造体であっても良い。また、反射層１０７は、部材同士を電気的に接続する機能の他、発光領域から照射された光を反射する機能を備えるものである。
【００３５】
個別電極１０８は、写真食刻を含む半導体フォトリソ工程により一括して形成されたものであり、半導体薄膜１０５と回路領域１０３とを電気的に接続する電極である。接続パッド１１０は、回路領域１０３へ電源、グランド電位、又は駆動信号を入力または出力するための接続パッドである。その厚さは０．０５μｍ〜２．５μｍとすることができ、０．５μｍであることが好ましい。また、導電層１１５は、半導体薄膜１０５表面の別の電極コンタクト層と回路領域１０３を電気的に接続したものである。
【００３６】
また、パッシベーション層１１２は、反射層１０７及び回路領域１０３の上面に形成され、これらの表面を外的な損傷から保護すると共に半導体薄膜１０５と第１の基板１０２の密着性を向上させるために形成された層である。
【００３７】
また、層間絶縁層１１３は、電気的な回路設計により適宜設けられる層であり、第１の基板１０２と導通層４を電気的に層間絶縁された構成をとることができるものである。また、層間絶縁層１４は、導電層１０４及び個別電極１０８の間に形成された絶縁性を有する層であり導電層１０４及び個別電極１０８の間を絶縁するものである。
【００３８】
導電層１１５は、反射層１０７と電気的に接続されており、回路領域１０３から電力を供給され、後述する半導体薄膜１０５のコンタクト層であって導電層１０４が接続されているコンタクト層とは異なるコンタクト層を通じて半導体薄膜１０５に電圧を印加するものである。また、導電層１０４は、例えば、Ａｌ、ＡｌＳｉＣｕ、ＮｉＡｌ、Ｃｕ，ＴｉＰｔＡｕ、ＡｕＧｅＮｉ、ＮｉＧｅ、Ｔｉ、Ｐｄ、ＣｒＡｕ、ＣｒＰｄ、又はＮｉＰｄのいずれかひとつの単層または複数の金属の積層ないし合金層によって構成されている。
【００３９】
以下、半導体薄膜１０５の構造について詳細な説明をする。図４は半導体薄膜１０５の構造を示す立面図である。
【００４０】
半導体薄膜１０５は、薄膜状に形成された半導体層であり、厚さは０．１μｍ〜１０μｍで、２μｍ程度が好ましい。この厚さが１０μｍを超えると、その段差によりフォトリソ配線層からなる個別配線層１０４，１０８の段切れが発生しやすくなるという課題が発生する。この様に半導体薄膜１０５の厚さを、１０μｍ以下と非常に薄くすることで、半導体薄膜１０５に形成された発光素子に接続する配線層を前述の様にフォトリソ工程による配線層とすることができ、微細加工が可能なため小面積で、且つ、一括して歩留まり良く形成することができる。尚、厚さが０．１μｍを下回ると、半導体薄膜１５のハンドリングが難しくなる為、０．１μｍ以上であることが好ましい。
【００４１】
また、半導体薄膜１０５は、導電層１０４、個別電極１０８、及び導電層１１５と電気的に接続されており、これらの部材によって３端子構造を形成する。また、この様な半導体薄膜１０５は、第１の導電型によって構成された発光層としての活性層１５０１と、活性層１５０１の下層に設けられ、第１の導電型によって構成された第１の半導体層としての第１の半導体層としての下クラッド層１５０２と、活性層１５０１の上層に設けられ、第２の導電型によって構成された第２の半導体層としての上クラッド層１５０３と、上クラッド層１５０３の上層に設けられ、第２の導電型を有する第１のコンタクト層１５０４と、下クラッド層１５０２の下層に設けられ、第２の導電型を有する接合層１５０５と、接合層１５０５の下層に設けられ、第２の導電型を有する分離層１５０６と、分離層１５０６の下層に設けられ、第２の導電型を有する第１のエッチング停止層１５０７と、第１のエッチング停止層１５０７の下層に設けられ、第２の導電型を有する第２のコンタクト層１５０８と、第２のコンタクト層１５０８の下層に設けられ、第２の導電型を有する第３の半導体層としての接合層１５０９と、接合層１５０９の下層に設けられ、第１の導電型を有する接合層１５１０と、接合層１５１０の下層に設けられ、第１の導電型を有する分離層１５１１と、分離層１５１１の下層に設けられ、第１の導電型を有する第２のエッチング停止層１５１２と、第２のエッチング停止層１５１２の下層に設けられ、第１の導電型を有する第３のコンタクト層１５１３と、第３のコンタクト層１５１３の下層に設けられ、第４の半導体層としての第１の導電型を有する導電層１５１４と、導電層１５１４の下層に設けられ、第１の導電型を有するボンディング層１５１５によって構成されている。さらに、第１のコンタクト層１５０４には、個別電極１０８と電気的に接続されたアノード電極１５１６、第２のコンタクト層１５０８には、導電層１１５と電気的に接続されたゲート電極１５１７、第３のコンタクト層１５１３には、導電層１０４と電気的に接続されたカソード電極１５１８がそれぞれ形成されている。
【００４２】
以下、さらに詳細な説明をするが、説明の便宜上第１の導電型をｎ型、第２の導電型をｐ型として説明する。尚、これらｎ型及びｐ型の導電型は、適宜変更可能である。
【００４３】
半導体薄膜１０５を構成する各層は、それぞれ所定の化合物により構成された半導体層であり、発光層としての活性層１５０１は、例えばｎ型ＡｌｙＧａ１‐ｙＡｓ層からなり、第１の半導体層としての下クラッド層１５０２は、例えばｎ型ＡｌｘＧａ１‐ｘＡｓ層からなり、第２の半導体層としての上クラッド層１５０３は、例えばｐ型ＡｌｚＧａ１‐ｚＡｓ層からなる。第１のコンタクト層１５０４は、例えばｐ型ＧａＡｓ層からなり、半導体薄膜１０５がサイリスタ構造を形成したときに、第１のコンタクト層１５０４はサイリスタ構造のいわゆるアノード電極を形成するものである。接合層１５０５は、例えばｐ型ＡｌＵ２Ｇａ１‐Ｕ２Ａｓ層からなり、分離層１５０６は、例えばｐ型ＧａＡｓ層からなり、第１のエッチング停止層１５０７は、例えばｐ型ＩｎｖＧａ１−ｖＰ層からなる。第２のコンタクト層１５０８は、例えばｐ型ＧａＡｓ層からなり、さらに第２のコンタクト層５０４は、サイリスタ構造のいわゆるゲート電極を形成するものである。接合層１５０９は、例えばｐ型Ａｌｕ１Ｇａ１‐Ｕ１Ａｓ層からなり、接合層１５１０は、例えば例えばｎ型Ａｌｔ１Ｇａ１‐ｔ１Ａｓ層からなり、分離層１５１１は、例えばｎ型ＧａＡｓ層からなり、第２のエッチング停止層１５１２は、例えばｎ型ＩｎＧａＰ層からなる。第３のコンタクト層１５１３は、例えばｎ型ＧａＡｓ層からなり、サイリスタ構造のいわゆるカソード電極を形成するものである。導電層１５１４は、例えばｎ型ＡｌｓＧａ１‐ｓＡｓ層からなり、ボンディング層１５１５は、例えばｎ型ＧａＡｓ層からなるものである。
【００４４】
これらの場合において、各半導体層の組成、ｓ、ｔ１、ｕ１、ｕ２、ｘ、ｙ、ｚの間には、｛１≧ｘ≧０｝，｛１≧ｚ＞ｙ≧０｝，｛１≧ｓ，ｔ１，ｕ１，ｕ２＞ｙ≧０｝が成立していることが好ましい。これは、上クラッド層１５０３及び下クラッド層１５０２のエネルギーバンドギャップは、少なくとも活性層１５０１のエネルギーバンドギャップよりも大きいこと、さらに、導通層１５１４、接合層１５１０、接合層１５０９、接合層１５０５の各エネルギーバンドギャップが少なくとも活性層１５０１のエネルギーバンドギャップよりも大きいことを示している。尚、この場合、ＩｎｖＧａ１−ｖＰの組成ｖは、０．４８≦ｖ≦０．５２であることが好ましい。
【００４５】
具体的には、｛０≧１≧ｘ｝，｛１≧ｚ＞ｙ≧０｝の関係により発光効率が高くすることができる。さらに、｛ｓ＞ｙ｝の関係により発光した光が導通層で吸収されることを防止することができる。さらに、｛１≧ｓ，ｔ１，ｕ１，ｕ２＞ｙ≧０｝の関係によって、発光領域１０６と定めた領域以外の領域での発光、すなわち活性層１５０１を含むｐｎ接合を介したキャリア注入による発光が主となるように、他の領域での発光を極力抑制することができる。発光領域１０６と定めた領域での発光、すなわち活性層１５０１を含むｐｎ接合を介したキャリア注入による発光が主となるように、他の領域での発光を防止する観点から、ｔ１、ｕ１、ｕ２は、各半導体層が間接遷移半導体となる組成を選択することができる。間接遷移半導体となる組成を選択することにより、該半導体層内でキャリア再結合が起っても非発光再結合となる確率が高く、光が発生する確率が低くなる。ＡｌＧａＡｓを具体例にとれば、ｙ＝０．１、ｘ＝０．４、｛ｓ，ｔ１，ｕ１，ｕ２｝＞０．１がより好適例である。
【００４６】
この場合において、上クラッド層１５０３と活性層１５０１の界面にｐｎ接合を形成することとしているが、活性層１５０１と下クラッド層１５０２の界面にｐｎ接合を形成するようにしてもよい。すなわち、活性層をｐ型ＡｌｙＧａ１‐ｙＡｓとしても良い。また、活性層１５０１をノンドープ半導体層としてもよい。尚、本明細書においてノンドープ半導体層とは、エピタキシャル成長等によって半導体層を形成する際に不純物をドーピングしないで形成した半導体層であることを意味する。すなわち、半導体層中のｐ型不純物又はｎ型不純物の濃度が、少なくとも不純物をドーピングして形成する場合よりも低いレベルであることを意味する。
【００４７】
この様な構成を有する半導体薄膜１０５は先述の様に、アノード電極１５１６をアノード電極、ゲート電極１５１７をゲート電極、カソード電極１５１８をカソード電極として、３端子素子を用いたサイリスタ構造を形成するものである。具体的には、第１のコンタクト層１５０４と、個別電極１０８がアノード電極１５１６を通じて接続され、第２のコンタクト層１５０８と、導電層１１５がゲート電極１５１７を通じて接続され、第３のコンタクト層１５１３と、導電層１０４がカソード電極１５１８を通じて接続され、さらに半導体薄膜１０５には、発光領域１０６として形成される活性層１５０１と上クラッド層１５０３の界面に形成されるｐｎ接合ｐｎ１、及び接合領域として形成される下クラッド層１５０２と接合層１５０５の界面に形成されるｐｎ接合ｐｎ２、又は接合層１５０９と接合層１５１０の界面に形成されるｐｎ接合ｐｎ３の３個のｐｎ接合が形成されることによって半導体薄膜１０５全体としてサイリスタ構造を形成する。尚、本実施例に於いては説明の便宜上、ｐｎｐｎ接合の４重構造を有するサイリスタ構造として説明するが、ｎｐｎｐ接合の４重構造を有するサイリスタ構造であっても良い。
【００４８】
以下、半導体複合装置１００の作用について詳細な説明をする。
【００４９】
例えば、カソード電極１５１８をグランドにとり、アノード電極１５１６に＋電位を印加する。印加電圧が小さい領域ではｐｎ接合ｐｎ２が逆バイアスとなっているためカソード電極１５１８とアノード電極１５１６の間の抵抗は高い。印加電圧の上昇とともに高電界による電子なだれによりｐｎ接合ｐｎ２付近で電子、及び正孔が生成され、電子はアノード電極１５１６へ、正孔はカソード電極１５１８側へ流れるが、一部の電子はｐｎ接合ｐｎ１、正孔はｐｎ接合ｐｎ３に溜まることとなり、ｐｎ接合ｐｎ１及びｐｎ接合ｐｎ３の順状態を強めることとなる。さらにこのとき第１導電型の活性層１５０１側へ正孔が、第２のコンタクト層側へ電子が注入される。下クラッド層１５０２側へ正孔が、接合層１５０５側へ電子が注入され、ｐｎ接合ｐｎ２付近の高電界によってキャリア数が倍増し、ｐｎ接合ｐｎ２は高い電圧を維持できなくなり、全てのｐｎ接合が順バイアス状態となり、カソード電極１５１８とアノード電極１５１６の間に電流が流れることとなる。このＯＮ電圧は電極５３１からの電流導入ＩＧによって変化させることができる。したがって、電流導入ＩＧの制御によって、アノード電極１５１６とカソード電極１５１８の間のＯＮ電圧を制御することができ、これを回路領域１０３を用いて制御することによって発光素子の点灯を制御できる。すなわち、発光素子を備えた半導体薄膜１０５自身に点灯のスイッチ機能を持たせることができる。
【００５０】
より簡単に説明すれば、アノード電極１５１６とカソード電極１５１８の間に設けられたゲート電極５３１に論理信号を印加することにより、サイリスタがＯＮ状態となり、アノード電極１５１６に印加された電圧により電流がアノード電極１５１６からカソード電極１５１８に流れ、活性層１５０１において発光を生じさせる。このＯＮ状態はアノード電極１５１６に印加されている電圧がＯＦＦ状態にされるまで維持される。即ち、半導体薄膜１０５がサイリスタ構造の場合にはアノード電極１５１６に電源電圧として発光素子を駆動するに足りるエネルギー（電圧）を供給しておけば、ゲート電極１５１７に論理信号からなる制御信号を印加するだけで発光させることができ、別途半導体薄膜１０５の駆動回路を必要としない。この点において、半導体薄膜１０５が駆動回路を必要とする発光ダイオードの場合と違い回路を減少させることができるという利点がある。従って、駆動回路が不要となる分だけ半導体薄膜１０５の制御回路が簡素化され、第１の基板１０２上の回路領域１０３にスイッチングのシフトや点灯データの処理などの特化した機能のみを持たせるだけで半導体薄膜１０５と第１の基板１０２上の回路領域１０３の間で点灯制御機能を分割して担わせることができ、第１の基板１０２上の回路構成の負荷を軽減することができる。
【００５１】
以上、説明した様に上述の様な半導体複合装置１００を用いることによって、各素子間の配線をボンディングワイヤによる接続ではなく薄膜配線による接続によって行うことができる為、配線接続構造の抜本的な縮小化やチップサイズの抜本的な縮小化を行うことができるとともに、半導体薄膜１０５をサイリスタ構造とすることにより回路領域１０３の簡素化が可能となり、大きな低コスト化を実現することができる。
【００５２】
また、半導体薄膜１０５の半導体積層構造を、発光領域１０６のｐｎ接合ｐｎ１を形成する活性層１５０１のエネルギーバンドギャップに対して、ｐｎ接合ｐｎ２を構成する半導体層のエネルギーバンドギャップを大きくし、特に間接遷移半導体材料としたので、また、活性層１５０１の下層に活性層１５０１のエネルギーバンドギャップよりも大きなエネルギーバンドギャップを備えた半導体層を設けたので３端子素子がＯＮ状態の場合であっても、発光領域以外の領域での発光を抑制することができる。
【００５３】
さらに、電極コンタクト層とエッチング停止層を用いた３端子構造としたので、各コンタクト層の層厚さを薄くすることができ、各コンタクト層での光吸収を非常に小さくすることができる構造となった。また、最下層においても光吸収を発生しない反射層１０７を設けたので、全体の動作抵抗を上昇させることなく、裏面への光吸収を防止し高い発光効率が得られる素子構造を形成することができる。
【００５４】
また、半導体薄膜１０５は、以下のような層構造に変形することがもきる。接合層１５０５、接合層１５０９、接合層１５１０の何れか１層、何れか２層、又は何れか３層を省略しても良い。また、分離層１５０６と分離層１５１１の何れか一方又は両方を省略することもできる。また、適宜、第１のエッチング停止層１５０７を第２導電型とし、分離層１５０６を第１導電型としても良い。さらに接合層１５０５と分離層１５０６とを省略し、第１のエッチング停止層１５０７を第１導電型とし、ｐ型半導体とｎ型半導体の境界面となる接合ＰＮ２を、第１導電型の第１のエッチング停止層と第２導電型の第２のコンタクト層の界面とすることができる。また、ポンディング層１５１５を省略することができる。さらに、上記の構成においては、半導体薄膜１０５は、ＡｌＧａＡｓ又はＩｎＧａＰを含む材料によって構成されているものとして説明を行ったが、他の材料系を使用して３端子素子構造を構成するものであっても良い。具体的には、ＧａＡｓ１−ｘＮｘ、ＧａＰ１−ｘＮｘ、ＩｎＡｓ１−ｘＮｘ、ＩｎＰ１−ｘＮｘ、ＩｎＧａ１−ｘＡｓ１−ｙＮｙ、ＩｎＰ１−ｘ−ｙＡｓＮｙ、又はＩｎｘＡｌ１−ｘＮ（１≧ｘ≧０，１≧ｙ≧０）の何れか一つ又は複数の材料を用いたものであっても良い。また、ＡｌｘＧａｙＡｓ１−ｘ−ｙＰ、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（１≧ｘ≧０，１≧ｙ≧０）等であっても良い。また、ＺｎＯ等の酸化物半導体材料を用いることもできる。
【００５５】
具体的には、図４ｂに示す様に、ポンディング層１５１５と、第１導電型の導電層１５１４と、第１導電型の第３のコンタクト層１５１３と、第１導電型の第２のエッチング停止層１５１２と、第２導電型の第２のコンタクト層１５０８と、第１導電型の第１のエッチング停止層１５０７と、第１導電型の下クラッド層１５０２と、第１導電型の活性層１５０１と、第２導電型の上クラッド層１５０３と、第２導電型の第１のコンタクト層１５０４とを順次積層して半導体薄膜を構成する。さらに、第１のコンタクト層１５０４にはアノード電極１５１６を接続し、第２のコンタクト層１５０８にはゲート電極１５１７を接続し、第３のコンタクト層１５１３にはカソード電極１５１８を接続する。この場合、ｐｎ接合は、第１導電型の活性層１５０１と上クラッド層１５０３の間（ｐｎ接合ｐｎ１）、第１のエッチング停止層１５０７と第２のコンタクト層１５０８の間（ｐｎ接合ｐｎ２）、及び第２のコンタクト層１５０８と第２のエッチング停止層１５１２の間（ｐｎ接合ｐｎ３）に形成される。
【００５６】
次に、本発明に係る半導体複合装置の第２の実施の形態について詳細な説明をする。半導体複合装置２００は、第１の実施の形態に係る半導体複合装置１００と同一の構成を有している箇所がある為、その点については詳細な説明を省略し、差異のある半導体薄膜を構成する半導体層の積層構造についてのみ詳細な説明をする。
【００５７】
図５は、半導体複合装置２００の半導体薄膜２０５の構造を示す断面図である。
【００５８】
半導体薄膜２０５は、いわゆるエピキシャル構造を有しており、第１の導電型によって構成された発光層としての活性層１５０１と、第１の導電型によって構成された第１の半導体層としての下クラッド層１５０２と、第２の導電型によって構成された第２の半導体層としての上クラッド層１５０３と、第１の導電型を有する第１のエッチング停止層１５０７と、第２の導電型を有する第２のコンタクト層１５０８と、第２の導電型を有する第３の半導体層としての接合層１５０９と、第１の導電型を有する第２のエッチング停止層１５１２と、第１の導電型を有する第３のコンタクト層１５１３と、第１の導電型を有する導電層１５１４と、第１の導電型を有するボンディング層１５１５によって構成されている。
【００５９】
これらの層の詳細な説明は、第１の実施の形態に於いて説明した為省略する。
【００６０】
半導体薄膜２０５は半導体薄膜１０５と比較して、第１のエッチング停止層１５０７のエネルギーバンドギャップを活性層１５０１のエネルギーバンドギャップと比較して大きくし、さらに接合層１５０５、１５１０を削除したものである。
【００６１】
この様な構成を有する半導体薄膜２０５は、半導体薄膜１０５と比較して簡易な半導体積層構造を有している為、材料の低コスト化を図ることができる。
【００６２】
次に、本発明に係る半導体複合装置の第３の実施の形態について詳細な説明をする。半導体複合装置３００は、第１の実施の形態に係る半導体複合装置１００と同一の構成を有している箇所がある為、その点については詳細な説明を省略し、差異のある半導体薄膜を構成する半導体層の積層構造についてのみ詳細な説明をする。
【００６３】
図６及び図７は、半導体複合装置３００の半導体薄膜３０５の断面図である。半導体薄膜３０５は、いわゆるエピキシャル構造を有しており、第１の導電型によって構成された発光層としての活性層１５０１と、第１の導電型によって構成された第１の半導体層としての下クラッド層１５０２と、第２の導電型によって構成された第２の半導体層としての上クラッド層１５０３と、第２の導電型を有する第１のコンタクト層１５０４と、第１の導電型を有する接合層１５０５と、第１の導電型を有する第１のエッチング停止層１５０７と、第２の導電型を有する第２のコンタクト層１５０８と、第１の導電型を有する接合層１５１０と、第１の導電型を有する第３のコンタクト層１５１３によって構成されている。これらの層の詳細な説明は第１の実施の形態に於いて説明した為省略する。尚、活性層１５０１は第２導電型であっても良く、ノンドープであっても良い。
【００６４】
図８は、第３の実施の形態として示す半導体複合装置の上面図であり、図９は半導体複合装置のＣ‐Ｃ´断面の断面図であり、図１０は半導体複合装置のＤ‐Ｄ´断面の断面図である。
【００６５】
第３の実施の形態では、半導体薄膜３０５を、半導体薄膜３０５の下層に設けた導通層１０７上にボンディングし、半導体薄膜３０５と導通層１０７を電気的する構成を有している。
【００６６】
この様な構成を有する半導体薄膜３０５は、半導体薄膜３０５の裏面に第３のコンタクト層１５１３が形成されており、第３のコンタクト層１５１３を通じて半導体薄膜３０５と導電層１０７を電気的に接続するので、半導体薄膜３０５の積層構造、第１の基板上の回路素子との接続配線形態が簡略化できる。
【００６７】
次に、本発明に係る半導体複合装置の第４の実施の形態について詳細な説明をする。半導体複合装置４００は、第１の実施の形態に係る半導体複合装置１００と同一の構成を有している箇所がある為、その点については詳細な説明を省略し、差異のある半導体薄膜を構成する半導体層の積層構造についてのみ詳細な説明をする。
【００６８】
図１１ａは、第４の実施の形態として示す半導体薄膜４０５の構造を示す断面図である。
【００６９】
半導体薄膜４０５は、第１導電型の活性層１５０１と、第１導電型の下クラッド層１５０２と、第１導電型の上クラッド層１５０３と、第１導電型の第１のコンタクト層１５０４と、第２導電型の接合層１５０５と、第２導電型の分離層１５０６と、第２導電型の第１のエッチング停止層１５０７と、第２導電型の第２のコンタクト層１５０８と、第２導電型の接合層１５０９と、第１導電型の接合層１５１０と、第１導電型の分離層１５１１と、第１導電型の第３のコンタクト層１５１３と、第１導電型の導電層１５１４と、第１導電型のボンディング層１５１５と、アノード電極１５１６と、ゲート電極１５１７と、カソード電極１５１８と、半導体薄膜１０５に対して、第２導電型の不純物が選択的にドープ（拡散、ないしインプランテーション）されたドープ領域１５１９によって構成されている。ドープ領域１５１９は、第２導電型の第１のコンタクト層１５１９ａ、第２導電型のクラッド層１５１９ｂ、第２導電型の活性層１５１９ｃから構成されている。
【００７０】
ドープ領域１５１９は例えば選択拡散領域であり、ｐ型のコンタクト層１５１９ａと、ｐ型の上クラッド層１５１９ｂと、ｐ型の活性層１５１９ｃとによって構成されており、半導体薄膜４０５を例えばＡｌＧａＡｓの積層構造とした場合、ｐ型不純物は例えばＺｎである。又、このとき下クラッド層１５０２、活性層１５０１、上クラッド層１５０３、第１のコンタクト層１５０４と、第２のコンタクト層１５０８と、第３のコンタクト層１５１３を全てｎ型半導体層で構成し、選択的にＺｎ拡散領域１５２０を形成する。拡散フロントは活性層１５１９ｃ内に到達させるものである。
【００７１】
このような構成を有する半導体薄膜４０５は、選択的に接合形成をするので、高密度ＬＥＤアレイを形成することができる。
【００７２】
また、第４の実施の形態では、図１１ｂに示す様な変形が可能である。接合層については、接合層１５０５、接合層１５０９、接合層１５１０のいずれか１層またはいずれか２層、または３層を省略してもよい。また、分離層１５０６と分離層１５１１のどちらか一方または両方を省略することもできる。また、適宜、層１５０７を第２導電型とし、１５０６層を第１導電型としてもよい。さらに、接合層１５０５と分離層１５０６を省略し、第１のエッチング停止層１５０７を第１導電型とし、ｐ型半導体とｎ型半導体の境界面（第２のｐｎ接合面）ＰＮ２を第１導電型の第１のエチング停止層と第２導電型の第２のコンタクト層の界面とすることもできる。また、ボンディング層１５１５を省略することもできる。上記実施例では、ＡｌＧａＡｓないしＩｎＧａＰを含む材料を使った実施形態について説明したが、他の材料系を使って構成した３端子素子構造であっても良い。すなわち、ＧａＡｓ１−ｘＮｘ、ＧａＰ１−ｘＮｘ、ＩｎＡｓ１−ｘＮｘ、ＩｎＰ１−ｘＮｘ、ＩｎＧａ１−ｘＡｓ１−ｙＮｙ、ＩｎＰ１−ｘ−ｙＡｓＮｙ、又はＩｎｘＡｌ１−ｘＮ（１≧ｘ≧０，１≧ｙ≧０）の一つまたは複数の材料を適用してもよい。また、ＡｌｘＧａｙＡｓ１−ｘ−ｙＰ、ＡｌｘＧａｙIn１−ｘ−ｙＰ、（1≧ｘ≧０、1≧y≧０）などであってもよい。さらに他に、ＩＩ族〜ＶＩ族半導体材料を使うこともできる。また、ＺｎＯなどの酸化物半導体材料を使うこともできる。図１１ｂで、１５０４は第１導電型の第１のコンタクト層、１５０３は第１導電型の上クラッド層、１５０１は第１導電型の活性層、１５０２は第１導電型の下クラッド層、１５０７は第１導電型の第１のエッチング停止層、１５０８は第２導電型の第２のコンタクト層、１５１２は第１導電型の第２のエッチング停止層、１５１３は第１導電型の第３のコンタクト層、１５１４は第１導電型の導通層、１５１５は第１導電型のボンディング層で、さらに、アノード電極１５１６と、ゲート電極１５１８と、カソード電極１５１８と、半導体薄膜１０５に対して、第２導電型不純物が選択的にドープ（拡散または、イオンプランテーション）されたドープ領域１５１９によって構成されている。ドープ領域１５１９は、第２導電型第１コンタクト層１５１９ａ、第２導電型上クラッド層１５１９ｂ、第２導電型活性層１５１９ｃから構成されている。
【００７３】
次に、本発明に係る半導体複合装置の第５の実施の形態について詳細な説明をする。半導体複合装置５００は、第１の実施の形態に係る半導体複合装置１００と同一の構成を有している箇所がある為、その点については詳細な説明を省略し、差異のある半導体薄膜のボンディングを行う領域についてのみ詳細な説明をする。
【００７４】
図１２は、第５の実施の形態として示す半導体複合装置５００の上面図であり、図１３は、Ｅ‐Ｅ´断面の断面図である。
【００７５】
半導体複合装置５００は、半導体複合装置５００の第１の基板５０２と、第１の基板上に設けた発光素子の点灯動作を制御するための回路素子としての回路領域５０３と、第１の基板５０２上に配設された導電層５０４と、導電層５０４と電気的に接続された半導体薄膜５０５と、半導体薄膜５０５に形成された複数の発光領域５０６と、各発光領域５０６と電気的に接続された個別電極５０８と、半導体薄膜５０５表面の別の電極コンタクト層と電気的コンタクトを形成した接続配線５０９と、回路領域５０３へ所定の駆動信号を入出力する接続パッド５１０と、パッシベーション膜５１２によって構成されている。尚、回路領域５０３は、回路素子５０３Ａと、各素子５０３Ａを電気的に接続する配線領域５０３Ｂによって構成されている。
【００７６】
このとき、導通層５０４は、回路領域５０３上に形成されており、導通層５０４上に半導体薄膜５０５をボンディングした構造である。接続配線５０９は、回路５０３領域の配線領域５０３Ｂを介して、第１基板５０２上の素子５０３Ａと接続されている。
【００７７】
この様な構成を有する半導体複合装置５００は、第１基板５０２上の回路素子領域５０３上に半導体薄膜５０５をボンディングした形態とされている為、半導体複合装置５００の幅を削減することができる。
【００７８】
尚、本発明の第１の実施の形態から第５の実施の形態の説明では、半導体薄膜の材料としてＡｌｘＧａ１‐ｘＡｓを具体例として説明したが、半導体薄膜材料として、ＩｎＡｌＧａＰ、 ＩｎＧａＡｓＰ、 ＩｎＰ、 ＩｎＡｌＮ、 ＩｎＧａＮ、 ＡｌＧａＮ、又はＧａＮ等の半導体材料を用いてもよい。
【００７９】
さらに、半導体薄膜の裏面に設けた導通層は、金属材料の他、ＩＴＯ、ＺｎＯなどの透明電極であってもよい。さらにまた、導電層を利用せず、個別電極を半導体薄膜の上側を経由し、回路素子領域と接続する形態としてもよい。また個別電極は、半導体薄膜の上側に配設することなく、ＬＥＤアレイに対して同一サイドに接続パッドを用意しチップ外部とボンディングすることもでき、これらの構成は、適宜半導体複合装置の設計にしたがって種々の変形が可能である。
【００８０】
以下、本発明に係る半導体複合装置の第６の実施の形態について詳細な説明をする。半導体複合装置６００は、第１の実施の形態に係る半導体複合装置１００と同一の構成を有している箇所がある為、その点については詳細な説明を省略し、差異のある回路領域及び半導体薄膜についてのみ詳細な説明をする。
【００８１】
第１の実施例では、回路領域１０３が第１の基板を母材として形成されている回路素子であるのに対して、第６の実施例では、半導体薄膜６０５と別の半導体６０３内に設けられた回路素子である点に差異がある。
【００８２】
図１４は、第６の実施の形態に係る半導体複合装置６００の上面図であり、図１５は、Ｆ‐Ｆ´断面の断面図である。
【００８３】
半導体複合装置６００の第３の基板６０２と、第３の基板６０２上に設けた発光素子の点灯動作を制御するための回路素子を備える半導体層６０３と、第３の基板６０２上に配設された導電層６０４と、導電層６０４と電気的に接続された半導体薄膜６０５と、半導体薄膜６０５に形成された複数の発光領域６０６と、第３の基板６０２上に形成された第４の基板６０７と、各発光領域６０６と電気的に接続された個別電極６０８と、半導体薄膜６０５表面の別の電極コンタクト層と電気的コンタクトを形成した接続配線６０９と、回路領域６０３へ所定の駆動信号を入出力する接続パッド６１０と、パッシベーション膜６１２と、導電層６０４と半導体薄膜６０５を電気的に接続する導電層６１４と、個別電極６０８と半導体薄膜６０５を絶縁する層間絶縁層６１５によって構成されている。
【００８４】
第３の基板６０２は、例えばガラス基板、プラスチック基板、金属基板、セラミック基板、有機材料又は半導体薄膜６０５及び第２の半導体薄膜６０３に用いられる半導体材料以外の半導体材料で形成されている。半導体薄膜６０５は、第３の基板６０２とは異なる基板上で形成され、第３の基板６０２のパッシベーション膜６１２上にボンディングされており、第１の実施の形態に係る半導体薄膜１０５と同一の構成を有しており、例えば、ＧａＡｓ／ＡｌＧａＡｓ系などの化合物半導体材料などによって構成されている。また、第２の半導体薄膜６０３の半導体薄膜領域６０３Ａは、例えばＧａＡｓ若しくはＡｌＧａＡｓ系、又はＧａＮ、ＩｎＧａＮ、若しくはＡｌＧａＮ系の化合物半導体材料等によって構成されている。また、第２の半導体薄膜６０３の半導体薄膜領域６０３Ａは、例えば単結晶Ｓｉ等によって構成されている。さらに、第２の実施の形態に係る半導体薄膜２０５、第３の実施の形態に係る半導体薄膜３０５、第４の実施の形態に係る半導体薄膜４０５、又は第５の実施の形態に係る半導体薄膜５０５も適宜使用可能である。パッシベーション膜６１２は、半導体薄膜６０５を第３の基板６０２上にボンディングするものである。
【００８５】
半導体層６０３は、回路領域１０３Ａと同様にトランジスタ、抵抗、容量などの回路要素を含む回路要素領域が備えられている半導体薄膜領域６０３Ａと半導体薄膜領域６０３Ａの上部の、各回路要素を接続するための配線、電源や信号の入出力配線、電源や信号の入出力部分との接続配線などを含む多層配線領域６０３Ｂによって構成されている。また半導体層６０３は、例えば単結晶Ｓｉを主材料とする他、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、又は有機半導体材料を積層することで構成してもよい。また、互いに積層せずに異なる材料の複数の薄膜で構成しても良い。
【００８６】
本発明の第６の実施例では、回路領域６０３を半導体薄膜の形態で第３の基板６０２上にボンディングする形態としたので、第１の実施例で得られる効果に加えて、第３の基板として種々の基板材料を選択できる効果を得る。
【００８７】
以下、本発明に係る半導体複合装置の第７の実施の形態について詳細な説明をする。半導体複合装置７００は、第１の実施の形態に係る半導体複合装置１００と同一の構成を有している箇所がある為、その点については詳細な説明を省略し、差異のある回路領域及び半導体薄膜についてのみ詳細な説明をする。
【００８８】
第１の実施の形態においては、発光領域１０６が設けられている半導体薄膜１０５以外の領域に設けられた回路領域１０３は、Ｓｉ基板ないしＳｉ薄膜内に設けられているのに対して、第７の実施形態では、アモルファスＳｉ、ｐｏｌｙ−Ｓｉ、又は有機半導体材料のいずれかを主材料とする薄膜半導体内、又はアモルファスＳｉ、ｐｏｌｙ−Ｓｉ、又は有機半導体材料のうち複数の半導体材料内に設けられる点に差異がある。
【００８９】
図１６は半導体複合装置７００の上面図であり、図１７はＧ‐Ｇ´断面の断面図であり、図１８はＨ‐Ｈ´断面の断面図であり、図１９はI‐I´断面の断面図である。半導体複合装置７００は、第４の基板７０２と、第４の基板７０２上に設けた発光素子の点灯動作を制御するための回路素子としての回路領域７０３と、第４の基板７０２上に形成された反射層７０４と、半導体薄膜７０５と、半導体薄膜７０５に形成された複数の発光領域７０６と、反射層７０４と半導体薄膜７０５を電気的に接続する導電層７０７と各発光領域７０６と電気的に接続された個別電極７０８と、半導体薄膜７０５表面の別の電極コンタクト層と電気的コンタクトを形成した接続配線７０９と、回路領域７０３へ所定の駆動信号を入出力する接続パッド７１０と、パッシベーション膜７１２と、反射層７０４及び個別電極７０８の間を絶縁する層間絶縁層７１３と、回路領域７０３と反射層７０４を電気的に接続する個別電極７１４によって構成されている。
【００９０】
第４の基板７０２は、例えば例えばガラス基板、プラスチック基板、金属基板、セラミック基板、又は半導体薄膜７０５に用いられる半導体材料以外の半導体材料で形成されている。
【００９１】
回路領域７０３は、例えば、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、又は有機半導体材料から構成される薄膜半導体を主材料として、またはそれらの中から選ばれた複数の材料で形成されている。
【００９２】
反射層７０４は、例えば金属層であって、Al,ＡｉＳｉＣｕ，ＮｉＡｌ，Ｔｉ，Ｃｕ，ＴｉＰｔＡｕ，ＡｕＧｅＮｉ，ＮｉＧｅ，Ｐｄ，ＣｕＡｕ，ＣｒＰｄ，ＮｉＰｄのいずれか一つの単層または複数の金属の積層または合金層によって構成される。反射層７０４に導通層の機能を持たせずに、別途、導通層７０７への電圧供給の為の配線を設ける構造とすれば、反射層７０４は、金属層の他、例えばＳｉ／ＳｉＯ２積層膜や、ＳｉＯ２／ＴｉＯ２積層膜とすることができる。その他、低屈折率材料／高屈折率材料の積層膜としてもよい。低屈折率材料としては、ＳｉＯ２，ＣａＦ２，ＬｉＦ，ＭｇＦ２などの材料とすることができ、高屈折材料としては、ＴｉＯ２，ＣｅＯ２，ＣｄＳ，ＺｎＳなどとすることができる。その他、金属／半導体の積層膜であってもよい。
【００９３】
半導体薄膜７０５は、例えば第１の基板と同一の材料で形成されてものである。又、第４の基板７０２が例えばガラスにより形成されている場合は、ガラス基板上に形成した半導体薄膜を第４の基板７０２上に転写した形態とすることができる。さらにまた、第４の基板７０２上に導通層７０４を設け、導通層７０４上にパシベーション膜７１２を設け、その上に半導体薄膜７０５をボンディングした形態である。回路領域７０３は第２の基板７０２上に直接形成されている。
【００９４】
この様な構成を有する半導体複合装置７００は、半導体薄膜７０５以外の領域に設ける回路領域７０３を例えば、多結晶Ｓｉ、アモルファスＳｉ有機半導体材料から構成される半導体薄膜を主材料として、またはそれらの中から選ばれた複数の材料で構成するようにした為、第１実施例で得られる効果に加え、回路領域７０３を一括形成することができ、作製工程を極めて省力化することができる。
【００９５】
特に、回路領域７０２において、多結晶Ｓｉ、アモルファスＳｉ、有機半導体材料等の材料を用いて駆動回路を構成する場合には、大きな電流の駆動が困難な場合や出力ばらつきが大きい場合がある。これに対し本実施形態の様にサイリスタ構造の半導体薄膜７０５を用いることで半導体薄膜７０５上に設けられた回路領域７０３には駆動回路が不要となり、半導体複合装置７００全体の構造を簡略化することができる。
【００９６】
さらにまた、回路領域７０３をいわゆるＣＭＯＳ構造として形成することによっても同様の効果を得ることができる。
【００９７】
以下、本発明に係る半導体複合装置の第８の実施の形態について詳細な説明をする。第８の実施の形態に係る半導体複合装置８００は、第１の実施の形態に係る半導体複合装置１００、第２の実施の形態に係る半導体複合装置２００、第３の実施の形態に係る半導体複合装置３００、第４の実施の形態に係る半導体複合装置４００、第５の実施の形態に係る半導体複合装置５００、第６の実施の形態に係る半導体複合装置６００、又は第７の実施の形態に係る半導体複合装置７００の何れかの半導体複合装置を基板上に実装したものである。尚、第８の実施の形態においては説明の便宜上、第１の実施の形態に係る半導体複合装置１００を実装したものとして詳細な説明をする。
【００９８】
図２０は、半導体複合装置８００の上面図であり、図２１は、Ｊ‐Ｊ´断面の断面図である。半導体複合装置８００は、半導体複合装置１００と、半導体複合装置１００を実装する実装基板８０１と、外部からの信号、電源を入出力するコネクタ領域８０２と、コネクタ領域８０２と電気的に接続された配線領域８０３と、コネクタ領域８０２から送信された信号に所定の処理を行う接続パッド８０４と、接続パッド８０４と半導体複合装置１００を電気的に接続するボンディングワイヤ８０５によって構成されている。
【００９９】
実装基板８０１は、例えばガラスエポキシ、セラミック、プラスチック、又は金属等の材料を主材料として構成されている。又、実装基板８０１を多層構造にし、配線領域８０３を内蔵させたものであっても良い。コネクタ領域８０２は、実装基板８０１に固定されており、配線領域８０３及びボンディングワイヤ８０５を介して半導体複合装置１００と電気的に接続されている。接続パッド８０４は、実装基板８０１上に、配設されたものであり、コネクタ領域８０２において受信した信号等を半導体複合装置１００に送信する。ボンディングワイヤ８０４は、半導体複合装置１００と配線領域８０３を電気的に接続する部材であり、一端が半導体複合装置１００にボンディングされており、他端が接続パッド８０４に接続されている。
【０１００】
この様な構成を有する半導体複合装置８００は、第１の実施の形態から第７の実施の形態で述べた効果に加えて、より多数の発光素子を駆動制御することができる。
【０１０１】
以下、本発明に係る半導体複合装置の第９の実施の形態について詳細な説明をする。
【０１０２】
図２２は、半導体複合装置９００の上面図である。半導体複合装置９００は、半導体複合装置９０１と、半導体複合装置９０１を実装する第１の基板としての実装基板９０２と、外部からの信号、電源を入出力するコネクタ領域９０３と、コネクタ領域９０３と電気的に接続された配線領域９０４と、実装基板９０２に形成された電子部品実装領域９０５と、半導体複合装置９０１の点灯動作を制御するための回路素子としての回路領域９０６によって構成されている。
【０１０３】
図２３は半導体複合装置１００と半導体複合装置９００の配置関係を示した配置図であり、図２４は、Ｋ‐Ｋ´断面の断面図である。
【０１０４】
上述の構成に加えて半導体複合装置９００は、実装基板９０２上に配設された導電層９０７と、導電層９０７と電気的に接続された半導体薄膜９０８と、半導体薄膜９０８に形成された複数の発光領域９０９と、実装基板９０２上に形成された導電層としての機能も備えた反射層９１０と、各発光領域９０９と電気的に接続された個別電極９１１と、半導体薄膜９０８表面の別の電極コンタクト層と電気的コンタクトを形成した接続配線９１２と、回路領域９０６へ所定の駆動信号を入出力する接続パッド９１３と、パッシベーション膜９１４と、絶縁性を有する層間絶縁層９１５と、回路領域９０６と配線領域９０４を電気的に接続する入出力接続配線９１６によって構成されている。
【０１０５】
半導体複合装置９０１は、第６の実施の形態及び第７の実施の形態において説明した半導体複合装置６００及び半導体複合装置７００と同一の構成を有している点がある為、その点については詳細な説明を省略する。半導体複合装置１００は、所定の第１の基板１０２上に、回路領域１０３、導電層１０４、反射層１０７等を形成することとしたが、半導体複合装置９０１はこれらの部材を実装基板９０２上に形成することとしている。
【０１０６】
実装基板９０２は、ガラス基板、プラスチック基板、金属基板、セラミック基板、又は半導体薄膜９０８に用いた材料以外の半導体材料によって形成されている。コネクタ領域９０３は実装基板９０２に固定されており、電子部品実装領域９０５、及び配線領域９０４を介して回路領域９０６に接続されている。配線領域９０４は、コネクタ領域９０３と回路領域９０６を電気的に接続する部材であり、電子部品実装領域９０５は、半導体複合装置９０１の制御を行う為の電気部品を実装する領域であり、回路領域９０６は、半導体複合装置９０１の点灯動作を制御するための回路素子が形成される領域である。
【０１０７】
半導体複合装置９００の各部材については、第１の実施の形態と同一の構成を有している為、詳細な説明を省略する。
【０１０８】
この様な構成を有する半導体複合装置９００は、実装基板９００上に半導体薄膜９０８を設け、さらに配線領域９０５およびコネクタ領域９０３を設けた形態としたので、第６の実施の形態で述べた効果及び第７の実施の形態において述べた効果に加えて、改めて半導体複合装置９００を別の実装基板上に実装する工程を省略することができる。
【０１０９】
さらに、図２５に示す様に半導体複合装置９００を、実装基板９１７上に形成することで、多層配線を形成することができる。この場合、コネクタ領域９０３及び電子部品実装領域９０４は、実装基板９１７上に形成するものとする。
【０１１０】
以下、本発明に係る半導体複合装置の第１０の実施の形態について詳細な説明をする。
【０１１１】
図２６は、半導体複合装置の断面図である。第１０の実施の形態に係る半導体複合装置９２０は、例えば単結晶Ｓｉ、多結晶Ｓｉ、又は有機材料により形成した回路領域を備え、第２の導電型を有する第６の基板９２１と、第１の導電型を有するソース層９２２と、第１の導電型を有するドレイン層９２３と、ソース層９２２上に形成された導電層９２４と、ドレイン層９２３上に形成されたアノード電極９２５と、半導体薄膜９２６と、第６の基板６０１と半導体薄膜９２６の間を絶縁する層間絶縁層９２７と、導電層９２４と半導体薄膜９３０を電気的に接続する接続配線９２８と、パッシベーション膜９２９と、第２の導電型を有するカソード電極９３０と、第２の導電型を有するゲート電極９３１によって構成されている。
【０１１２】
詳細な説明は後述するが、半導体複合装置９２０は、ソース９０４及びドレイン層９２３を用いていわゆるＣＭＯＳ構造を形成しており、さらにアノード電極９２５、カソード電極９３０及びゲート電極９３１を用いてサイリスタ構造を形成している。
【０１１３】
半導体薄膜９２６は、第１導電型を有し、例えばＧａＡｓによって形成されたボンディング層９３２と、第１導電型を有し、例えばＡｌｓＧａ１‐ｓＡｓによって形成された導電層９３３と、第１の導電型を有し、例えばＧａＡｓによって形成されたコンタクト層９３４と、第１の導電型を有し、例えばＩｎＧａｐによって形成されたエッチング停止層９３５と、第１の導電型を有し、例えばＧａＡｓによって形成された分離層９３６と、第１の導電型を有し、例えばＡｌｘＧａ１‐ｘＡｓによって形成された下クラッド層９３７と、第１の導電型を有し、例えばＡｌｙＧａ１‐ｙＡｓによって形成された活性層９３８と、第２の導電型を有し、例えばＡｌｚＧａ１‐ｚＡｓによって形成された上クラッド層９３９と、第２の導電型を有し、例えばＧａＡｓによって形成されたコンタクト層９４０によって構成されている。
【０１１４】
このとき、各半導体層の組成の関係は、各半導体層の組成の関係は、｛１≧ｘ≧０｝、｛１≧ｚ＞ｙ≧０｝、｛ｓ＞ｙ｝を満たしていることが好ましい。
【０１１５】
この様な構成を有する半導体複合装置９２０は、半導体薄膜９２６内部にｐｎ接合を形成し、半導体複合装置９２０全体としてサイリスタ構造を形成することができ、半導体薄膜の構造を簡略し、コストの低下を図ることができる。
【０１１６】
又、ボンディング層９３２及び導電層９３３を形成せずに、コンタクト層９３４の裏面でコンタクトを形成するものであっても良い。この場合エッチング停止層９３５及び分離層９３６も省略することができる。この様な構成によって半導体薄膜９２０のコストをさらに低下させることができる。
【０１１７】
以下、本発明に係る半導体複合装置の第１１の実施の形態について詳細な説明をする。
【０１１８】
図２７は半導体複合装置９５０の上面図であり、図２８はＬ‐Ｌ´断面の断面図であり、図２９はＭ‐Ｍ´断面の断面図である。半導体複合装置９５０は、例えば単結晶Ｓｉ、多結晶Ｓｉ、又は有機材料によって形成され、第２の導電型を有する第６の基板９５１と、第６の基板９５１上に形成された回路領域９５２と、第６の基板９５１上に形成された導電層９５３と、導電層９５３上に形成された半導体薄膜９５４と、半導体薄膜９５４上に形成された発光領域９５５と、導電層９５３と半導体薄膜９５４を電気的に接続する導電層９５６と、半導体薄膜９５４と回路領域９５２を電気的に接続する個別電極９５７と、導電層９５３と回路領域９５２を電気的に接続する配線領域９５８と、個別電極９５７と回路領域を電気的に接続する接続パッド９５９と、導電層９５６と回路領域９５２を電気的に接続する接続パッド９６０と、発光領域９５５を駆動するための集積回路９６１Ａ及び集積回路９６１Ｂと、絶縁性を有する層間絶縁層９６２と、パッシベーション膜９６３と、接続パッド９６４によって構成されている。半導体薄膜９５４の構成は、第９の実施の形態における半導体薄膜９１０と同一の構成を有する為、詳細な説明は省略する。
【０１１９】
この場合、集積回路９６１（回路要素領域９６１Ａ、多層配線領域９６１Ｂ）は、例えばｐｎｐｎサイリスタ構造、ｐｎｐまたはｎｐｎトランジスタ構造を備えていてもよい。また、サイリスタ構造やトランジスタ構造に加えてＣＭＯＳで構成する集積回路を備えていてもよい。さらには、ＣＭＯＳで構成する集積回路であってもよい。
【０１２０】
この様な構成を有する半導体複合装置９５０は、半導体複合装置９５０全体としてサイリスタ構造を有する様に形成されている為、半導体薄膜９５４の構造を簡略化することができる。
【０１２１】
又、第９の実施の形態と同様に、ボンディング層９１２及び導電層９１３を形成せずに、コンタクト層９１４の裏面でコンタクトを形成するものであっても良い。この場合エッチング停止層９１５及び分離層９１６も省略することができる。この様な構成によって半導体薄膜９００のコストをさらに低下させることができる。
【０１２２】
この第１２の実施の形態として示すＬＥＤプリントヘッドは、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図３０に示すように、所定のベース部材２０上にＬＥＤ素子を有するＬＥＤユニット２１が支持されて構成される。このＬＥＤユニット２１は、第１の実施の形態乃至第７の実施、及び第１０の実施の形態として示した半導体複合装置が実装基板上に搭載されて構成されるものである。ＬＥＤユニット２１に設けられた発光部ユニット２２における発光部の上方には、当該発光部から出射された光を集光する光学素子としてのロッドレンズアレイ２３が配設されている。このロッドレンズアレイ２３は、柱状の光学レンズの光軸を、発光部ユニット２２における直線状に配列された発光部と位置合わせて多数配列したものであり、光学素子ホルダに相当するレンズホルダ２４によって所定位置に支持されている。なお、発光部ユニット２２における発光部とは、上述した半導体薄膜層１０５、２０５、３０５、４０５、５０５、６０５、７０５、９２６、又は９５４のいずれかである。
【０１２３】
レンズホルダ２４は、ベース部材２０及びＬＥＤユニット２１を覆うように形成されている。そして、ベース部材２０、ＬＥＤユニット２１、及びレンズホルダ２４は、ベース部材２０に形成された開口部２５及びレンズホルダ２４に形成された開口部２６に挿通されて配設されるクランパ２７によってベース部材２０と一体的に狭持されている。すなわち、ベース部材２０とレンズホルダ２４は、半導体複合装置から構成されるＬＥＤユニット２１とロッドレンズアレイ２３とを支持する支持フレームとして構成される。
【０１２４】
このようなＬＥＤプリントヘッドにおいては、ＬＥＤユニット２１によって発生した光が、ロッドレンズアレイ２３によって集光され、所定の外部部材に照射されることになる。
【０１２５】
このように、本発明の第１２の実施の形態として示すＬＥＤプリントヘッドにおいては、ＬＥＤユニット２１として、第１の実施の形態乃至第３の実施の形態、又は第５の実施の形態乃至第８の実施の形態として示した半導体複合装置を用いていることから、小型化を図ることができるとともに、高品質な画像形成を行うことができる。また、このＬＥＤプリントヘッドにおいては、ＬＥＤ素子の駆動回路として必要な機能を分割し、各駆動回路の仕様に合わせて部分的に低コスト化を図ることができることから、低コストで優れた特性を実現することができる。
【０１２６】
つぎに、第１３の実施の形態として、第９の実施の形態として示した半導体複合装置を適用したＬＥＤプリントヘッドについて説明する。
【０１２７】
この第１３の実施の形態として示すＬＥＤプリントヘッドも、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図３１に示すように、所定のベース部材３０上にＬＥＤ素子を有する半導体複合装置９００が支持されて構成される。この半導体複合装置９００は、同図に概略を示すように、所定のベース部材３０上に第１の基板としての実装基板９０２が固定されることにより、第９の実施の形態として示した半導体複合装置が搭載されて構成されるものである。半導体薄膜層９０８によって構成される発光部の上方には、当該発光部から出射された光を集光する光学素子としてのロッドレンズアレイ３２が配設されている。このロッドレンズアレイ３２は、第１３の実施の形態にて説明したロッドレンズアレイ２３と同様に、柱状の光学レンズの光軸を、半導体薄膜９０８における直線状に配列された発光部と位置合わせて多数配列したものであり、光学素子ホルダに相当するレンズホルダ３３によって所定位置に支持されている。
【０１２８】
レンズホルダ３３は、ベース部材３０及び半導体複合装置９００を覆うように形成されている。そして、ベース部材３０、半導体複合装置９００、及びレンズホルダ３３は、ベース部材３０に形成された開口部３４及びレンズホルダ３３に形成された開口部３５に挿通されて配設されるクランパ３６によってベース部材３０と一体的に狭持されている。すなわち、ベース部材３０とレンズホルダ３３は、半導体複合装置から構成される半導体薄膜９０８とロッドレンズアレイ３２とを支持する支持フレームとして構成される。
【０１２９】
このような本発明の第１３の実施の形態として示すＬＥＤプリントヘッドにおいては、半導体複合装置９００として、第９の実施の形態として示した半導体複合装置を用いていることから、配線領域の信頼性を大幅に高めることができる。
【０１３０】
つぎに、第１４の実施の形態として、第１３の実施の形態において光学レンズを用いた変形例として示した半導体複合装置を適用したＬＥＤプリントヘッドについて説明する。
【０１３１】
この第１４の実施の形態として示すＬＥＤプリントヘッドも、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図３２に示すように、所定の支持フレーム３７、３８にＬＥＤ素子を有する半導体複合装置９００が支持されて構成される。この半導体複合装置９００は、同図に概略を示すように、支持フレーム３７，３８によって第１の基板としての実装基板９０２を支持した上で、これら支持フレーム３７，３８を固定ピン３９によって一体的に固定することにより、光学レンズ４０が設けられた半導体複合装置が搭載されて構成されるものである。
【０１３２】
このような本発明の第１４の実施の形態として示すＬＥＤプリントヘッドにおいては、半導体複合装置９００として、光学レンズ７５０が設けられた半導体複合装置を用いていることから、第１１の実施の形態又は第１１の実施の形態として示したＬＥＤプリントヘッドのように、ロッドレンズアレイを支持するレンズホルダ等を設ける必要がないことから、組み立てが容易であり、小型且つ簡便な構造とすることができる。なお、このＬＥＤヘッドにおいては、特に図示しないが、支持フレーム３７，３８に適宜放熱フィン等を設けてもよい。本発明の第１４の実施の形態として示すLEDプリントヘッドにおいては、複数の発光素子の光量を均一にするための制御回路や、各発光素子の光量を均一化するために必要な光量補正のためのデータを格納するメモリーや、各発光素子を発光させるための電源など制御に必要な回路等をプリントヘッドの外部、例えば、LEDプリントヘッドを搭載する画像形成装置内に設けることができる。
【０１３３】
最後に、第１５の実施の形態として、第１３の実施の形態乃至第１４の実施の形態として示したＬＥＤプリントヘッドを適用した画像形成装置について説明する。
【０１３４】
この第１５の実施の形態として示す画像形成装置は、所定の記録媒体にトナーを定着して画像を形成する画像形成装置であり、転写式電子写真プロセスを利用したプリンタや複写機に適用可能なものである。
【０１３５】
画像形成装置は、図３３に示すように、画像が記録されていない記録媒体Ｐを堆積した状態で収納する用紙カセット２００１を備える。用紙カセット２００１に収納された記録媒体Ｐは、その表面に接触するように配設されているホッピングローラ２００２が回転することによって当該用紙カセット２００１から１枚ずつ分離されて給紙され、媒体搬送経路におけるホッピングローラ２００２の下流側に配設されたピンチローラ２００３及びレジストローラ２００４、並びにピンチローラ２００５及びレジストローラ２００６の回転に応じて、後述するプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂへと搬送される。このとき、画像形成装置は、ピンチローラ２００３及びレジストローラ２００４、並びにピンチローラ２００５及びレジストローラ２００６によって記録媒体Ｐを挟持することにより、当該記録媒体Ｐの斜行を修正しながらプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂへと搬送する。
【０１３６】
また、画像形成装置においては、媒体搬送経路におけるピンチローラ２００５及びレジストローラ２００６の下流に、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のそれぞれの画像を形成する４つのプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂが、媒体搬送経路に沿ってその上流側から順次配設されている。なお、これらプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂは、共通の構成とされることから、ここでは、プロセスユニット２００７と総称して説明するものとする。
【０１３７】
プロセスユニット２００７は、図示しない駆動源及びギヤによって媒体搬送方向に回転駆動する像担持体としての感光体ドラム２００７ａを備える。この感光体ドラム２００７ａの周囲には、その回転方向上流側から順に、当該感光体ドラム２００７ａの表面を帯電させる帯電装置２００７ｂと、この帯電装置２００７ｂによって帯電された感光体ドラム２００７ａの表面に選択的に光を照射して静電潜像を形成する露光装置２００７ｃとが配設されている。ここで、露光装置２００７ｃとしては、第１１の実施の形態乃至第１２の実施の形態として示したＬＥＤプリントヘッドが用いられる。また、プロセスユニット２００７は、静電潜像が形成された感光体ドラム２００７ａの表面にトナーを供給してトナー画像を形成させる現像装置２００７ｄと、感光体ドラム２００７ａの表面に残留したトナーを除去するクリーニング装置２００７ｅとを備える。
【０１３８】
さらに、画像形成装置は、プロセスユニット２００７における各感光体ドラム２００７ａと対向する位置に、半導電性のゴム等によって形成された転写ローラ２００８が配設されている。画像形成装置は、感光体ドラム２００７ａ上のトナーを記録媒体Ｐに付着させるために、当該感光体ドラム２００７ａの表面とこれら各転写ローラ２００８の表面との間に、所定の電位差を生じさせる。
【０１３９】
さらにまた、画像形成装置は、媒体搬送経路におけるプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂの下流に、媒体搬送方向に回転駆動する加熱ローラ及びこの加熱ローラと略当接して回転駆動するバックアップローラを搭載した定着装置２００９を備える。定着装置２００９は、加熱ローラ及びバックアップローラによって記録媒体Ｐを挟持して加圧及び加熱することにより、当該記録媒体Ｐ上に転写されたトナーを定着させる。
【０１４０】
このような画像形成装置は、記録媒体Ｐを所定の媒体搬送速度でプロセスユニット２００７へと搬送し、これにともない、これらプロセスユニット２００７によって当該記録媒体Ｐ上に画像を形成する。具体的には、画像形成装置は、記録媒体Ｐを搬送した状態で、記録すべき画像信号がプロセスユニット２００７に入力されると、露光装置２００７ｃに形成された図示しないＬＥＤ素子を発光させて、帯電装置２００７ｂによって帯電された感光体ドラム２００７ａを露光し、当該感光体ドラム２００７ａの表面に静電潜像を形成する。そして、画像形成装置は、プロセスユニット２００７に格納されたトナーをその静電潜像に帯電させて付着させ、このトナー画像を転写ローラ２００８を用いて記録媒体Ｐ上に転写する。
【０１４１】
画像形成装置は、記録媒体Ｐを順次プロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂに通過させ、その通過過程でこのような動作を行うことにより、各色のトナー画像を当該記録媒体Ｐ上に順次転写して重ね合わせる。
【０１４２】
さらに、画像形成装置は、未定着トナーが転写された記録媒体Ｐが定着装置２００９へと搬送されると、当該定着装置２００９によって当該記録媒体Ｐ上のトナー画像を定着させて画像を形成する。そして、画像形成装置は、媒体搬送経路における定着装置２００９の下流側に配設されたピンチローラ２０１０及び排出ローラ２０１１、並びにピンチローラ２０１２及び排出ローラ２０１３の回転に応じて、当該記録媒体Ｐを搬送し、記録媒体スタッカ部２０１４へと排出する。
【０１４３】
画像形成装置は、このようにして記録媒体Ｐ上にカラー画像を形成することができる。
【０１４４】
以上説明したように、本発明の第１５の実施の形態として示す画像形成装置においては、露光装置２００７ｃとして、第１１の実施の形態乃至第１２の実施の形態として示したＬＥＤプリントヘッドを用いていることから、スペース効率に優れた上で、高品質の画像を形成することができ、製造コストの低減を図ることができる。
【０１４５】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、ＬＥＤプリントヘッドに適用可能な半導体複合装置について説明したが、本発明は、ＬＥＤ素子等の発光素子に限らず、任意の能動素子群を駆動制御するものであれば、いかなるものであっても適用することができる。また、本発明は、発光素子についても、ＬＥＤ素子に限らず、例えば半導体レーザ等の任意の発光素子を適用することができる。
【０１４６】
また、本発明は、半導体薄膜層の導電型として、ｎ型のものをｐ型に、また、ｐ型のものをｎ型に変更してもよく、その他、活性層の導電型をｎ型、ｐ型、ノンドープ等、適宜変更する等、種々の変更が可能である。
【０１４７】
さらに、上述した実施の形態では、半導体薄膜を構成する第１の半導体材料群として、ＧａＡｓ、ＡｌＧａＡｓ、及びＡｌＧａＡｓＰを用いて説明したが、本発明は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＮ、ＡｌＮ等、窒化物半導体材料のいずれか１つ又は複数の材料を含んでもよい。
【０１４８】
さらにまた、上述した実施の形態では、ＬＥＤ素子を形成する接合構造として、ダブルヘテロ接合構造を用いて説明したが、本発明は、かかる接合構造に限定されるものではなく、例えばシングルヘテロ接合やホモ接合の構造であってもよい。
【０１４９】
また、上述した実施の形態では、半導体複合装置の半導体薄膜として、ＬＥＤエピタキシャルフィルムを用いて説明したが、本発明は、任意の発光素子に適用することができ、また、発光素子に代えて受光素子を形成する等、種々の態様をとり得るものである。
【０１５０】
さらに、本発明は、ＬＥＤプリンタヘッドや画像形成装置の構成として、図３０乃至図３８に示した構成に限らず、任意の構成を適用することができる。
【０１５１】
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【０１５２】
【図１】本発明の第１の実施の形態として示す半導体複合装置の上面図であり、半導体複合装置の構成について説明する為の図である。
【図２】同半導体複合装置の図１に示すＡ−Ａ´断面の断面図であり、半導体複合装置の構成について説明する為の図である。
【図３】同半導体複合装置の図１に示すＢ−Ｂ´断面の断面図であり、半導体複合装置の構成について説明する為の図である。
【図４ａ】同半導体複合装置内部に配設された半導体薄膜の断面図であり、半導体薄膜の構成について説明する為の図である。
【図４ｂ】同半導体複合装置内部に配設された半導体薄膜の変形例を示す断面図であり、半導体薄膜の変形例の構成について説明する為の図である。
【図５】第２の実施の形態として示す半導体薄膜の断面図であり、半導体薄膜の積層構造について説明する為の図である。
【図６】同半導体薄膜の構造を示す断面図であり、半導体薄膜の積層構造について説明する為の図である。
【図７】半導体複合装置の構造を示す断面図であり、半導体薄膜の構造について説明する為の図である。
【図８】第３の実施の形態として示す半導体複合装置の上面図であり、半導体複合装置の構成について説明する為の図である。
【図９】同半導体複合装置のＣ‐Ｃ´断面の断面図である。
【図１０】同半導体複合装置のＤ‐Ｄ´断面の断面図である。
【図１１ａ】第４の実施の形態として半導体薄膜の構造を示す断面図であり、半導体薄膜の構造について説明する為の図である。
【図１１ｂ】同半導体薄膜の変形例を示す断面図であり、半導体薄膜の変形例の構成について説明する為の図である。
【図１２】第５の実施の形態として示す半導体複合装置の上面図であり、半導体複合装置の構成について説明する為の図である。
【図１３】同半導体複合装置のＥ‐Ｅ´断面の断面図である。
【図１４】第６の実施の形態として示す半導体複合装置の上面図であり、半導体複合装置の構成について説明する為の図である。
【図１５】同半導体複合装置のＦ‐Ｆ´断面の断面図である。
【図１６】第７の実施の形態として示す半導体複合装置の上面図であり、同半導体複合装置の構成について説明する為の図である。
【図１７】同半導体複合装置のＧ‐Ｇ´断面の断面図である。
【図１８】同半導体複合装置のＨ‐Ｈ´断面の断面図である。
【図１９】同半導体複合装置のI‐I´断面の断面図である。
【図２０】第８の実施の形態として示す半導体複合装置の上面図であり、同半導体複合装置の構成について説明する為の図である。
【図２１】同半導体複合装置のＪ‐Ｊ´断面の断面図である。
【図２２】第９の実施の形態として示す半導体複合装置の上面図であり、同半導体複合装置の構成について説明する為の図である。
【図２３】同半導体複合装置の上面図であり、半導体複合装置の配置について説明する為の図である。
【図２４】同半導体複合装置のＫ‐Ｋ´断面の断面図である。
【図２５】第１０の実施の形態として示す半導体複合装置の上面図であり、同半導体複合装置の配置について説明する為の図である。
【図２６】同半導体複合装置の断面図である。
【図２７】第１１の実施の形態として示す半導体複合装置の上面図であり、同半導体複合装置の構成について説明する為の図である。
【図２８】同半導体複合装置のＬ‐Ｌ´断面の断面図である。
【図２９】同半導体複合装置のＭ‐Ｍ´断面の断面図である。
【図３０】第１１の実施の形態として示すＬＥＤプリントヘッドの立面図であり、同プリントヘッドの構成について説明する為の図である。
【図３１】第１２の実施の形態として示すＬＥＤプリントヘッドの立面図であり、同プリントヘッドの構成について説明する為の図である。
【図３２】第１３の実施の形態として示すＬＥＤプリントヘッドの立面図であり、同プリントヘッドの構成について説明する為の図である。
【図３３】第１４の実施の形態として示す画像形成装置の断面図であり、同画像形成装置の構成について説明する為の図である。
【図３４】特許文献１記載のＬＥＤユニットの斜視図である。
【図３５】同ＬＥＤユニットの上面図である。
【図１】
2007096160.tif 000003
【図２】
2007096160.tif 000004
【図３】
2007096160.tif 000005
【図４ａ】
2007096160.tif 000006
【図４ｂ】
2007096160.tif 000007
【図５】
2007096160.tif 000008
【図６】
2007096160.tif 000009
【図７】
2007096160.tif 000010
【図８】
2007096160.tif 000011
【図９】
2007096160.tif 000012
【図１０】
2007096160.tif 000013
【図１１ａ】
2007096160.tif 000014
【図１１ｂ】
2007096160.tif 000015
【図１２】
2007096160.tif 000016
【図１３】
2007096160.tif 000017
【図１４】
2007096160.tif 000018
【図１５】
2007096160.tif 000019
【図１６】
2007096160.tif 000020
【図１７】
2007096160.tif 000021
【図１８】
2007096160.tif 000022
【図１９】
2007096160.tif 000023
【図２０】
2007096160.tif 000024
【図２１】
2007096160.tif 000025
【図２２】
2007096160.tif 000026
【図２３】
2007096160.tif 000027
【図２４】
2007096160.tif 000028
【図２５】
2007096160.tif 000029
【図２６】
2007096160.tif 000030
【図２７】
2007096160.tif 000031
【図２８】
2007096160.tif 000032
【図２９】
2007096160.tif 000033
【図３０】
2007096160.tif 000034
【図３１】
2007096160.tif 000035
【図３２】
2007096160.tif 000036
【図３３】
2007096160.tif 000037
【図３４】
2007096160.tif 000038
【図３５】
2007096160.tif 000039