(57)【要約】【課題】半導体ウエハを熱処理することによる半導体ウエハの反り量を低減した半導体装置の製造方法を提供する。【解決手段】裏面電極を有する半導体装置の製造方法が、表面と裏面とを備える半導体ウエハを準備する工程と、半導体ウエハの裏面に第１金属層を形成し、熱処理により半導体ウエハと第１金属層との間にオーミック接合を形成する熱処理工程と、熱処理工程の後に、Ｎｉからなる第２金属層を、半導体基板の裏面上に形成する工程とを含む。【選択図】図１
2007194514.tif 000002
【特許請求の範囲】
【請求項１】
裏面電極を有する半導体装置の製造方法であって、
表面と裏面とを備える半導体ウエハを準備する工程と、
該半導体ウエハの裏面に第１金属層を形成し、熱処理により該半導体ウエハと該第１金属層との間にオーミック接合を形成する熱処理工程と、
該熱処理工程の後に、Ｎｉからなる第２金属層を、該半導体基板の裏面上に形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記熱処理工程の後に、バリアメタル層を形成し、その上に上記第２金属層を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
上記第１金属層の上にバリアメタル層を形成し、熱処理工程を行った後に、該バリアメタル層上に上記第２金属層を形成することを特徴とする請求項１に記載の製造方法。
【請求項４】
上記第１金属層の上にバリアメタル層を形成し、熱処理工程を行った後に、該バリアメタル層上に、更に該バリアメタル層を追加形成し、その上に上記第２金属層を形成することを特徴とする請求項１に記載の製造方法。
【請求項５】
上記第１金属層が、Ａｌ、およびＡｌ−Ｓｉ合金からなる群から選択される材料からなることを特徴とする請求項１〜４のいずれかに記載の製造方法。
【請求項６】
上記熱処理工程後の工程が、上記半導体ウエハの温度を該熱処理工程より低い温度に維持して行われることを特徴とする請求項１〜５のいずれかに記載の製造方法。
【請求項７】
上記半導体ウエハの温度が、８０℃以下であることを特徴とする請求項６に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、絶縁ゲート型バイポーラトランジスタ等の電力用半導体装置の製造方法に関する。
【背景技術】
【０００２】
図４、５は従来の半導体装置の製造工程であり、半導体ウエハの裏面を研削し、裏面金属を形成する工程である。図４は半導体ウエハ１の上面図、図５（ａ）〜（ｄ）は図４をＩＶ−ＩＶ方向に見た場合の断面図を示す。図５に示す従来の製造工程は、以下の工程１〜４を含む。
【０００３】
工程１：図４および図５（ａ）に示すように、シリコン等の半導体ウエハ１の上に、半導体素子２を形成する。半導体ウエハ１の膜厚はｔ１である（研磨前）。
【０００４】
工程２：図５（ｂ）に示すように、半導体素子２の抵抗を低減するために半導体ウエハ１を裏面から研磨し、膜厚をｔ２とする（研磨後）。
【０００５】
工程３：図５（ｃ）に示すように、半導体ウエハ１の裏面に、例えばＡｌまたはＡｌ−Ｓｉ合金からなる第１金属層３を形成する。続いて、例えばＴｉ、Ｍｏ、またはＶからなるバリアメタル層４、例えばＮｉからなる第２金属層５、例えばＡｕ、Ａｇ、またはＡｕ−Ａｇ合金からなる第３金属層６を、蒸着法やスパッタ法を用いて順次形成する。
【０００６】
工程４：４層の金属膜が裏面上に形成された半導体ウエハ１を、３００℃〜４７０℃程度に保持した炉に入れシンタリングを行う。これにより、半導体ウエハ１と第１金属層３との間で相互拡散が起き、良好なオーミック接合を得ることができる。
【特許文献１】特開平０４−０７２７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図５（ｄ）に示すように、半導体ウエハ１はシンタリング処理後に裏面側が引っ張られるように湾曲するという問題があった。
【０００８】
図６は、６インチのシリコンウエハの裏面に、第１金属層（Ａｌ）３を２００ｎｍ、バリアメタル層（Ｔｉ）４を１００ｎｍ、第２金属層（Ｎｉ）５を５００ｎｍ、第３金属層（Ａｕ）６を２００ｎｍ形成した場合の、シリコンウエハの厚みと反り量との関係を示す。図６中、「●」がシンタリング前、「□」がシンタリング後である。
例えば、シリコンウエハの厚さが２００μｍではシンタリング後の反り量Ｘは１．７ｍｍ、厚さが１３０μｍでは反り量Ｘは３．８ｍｍ、厚さが６０μｍでは反り量Ｘは１６ｍｍとなった。
【０００９】
このような半導体ウエハ１の反りは、半導体ウエハ１を搬送する場合に半導体ウエハ１が装置の内部にひっかかり、搬送エラーや処理中断の原因となっていた。また、チップ状に切断した半導体ウエハ１を基板等にダイボンドする場合に半田付けが不十分となり、接合不良の原因となっていた。
【００１０】
これに対して発明者らが鋭意研究した結果、Ｎｉからなる第２金属層５が、熱処理により膜質等が変化し、半導体ウエハ１の反りに影響していることを見出し、本発明を完成した。
【００１１】
即ち、本発明は、熱処理による半導体ウエハの反り量を低減した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は裏面電極を有する半導体装置の製造方法であって、表面と裏面とを備える半導体ウエハを準備する工程と、半導体ウエハの裏面に第１金属層を形成し、熱処理により半導体ウエハと第１金属層との間にオーミック接合を形成する熱処理工程と、熱処理工程の後に、Ｎｉからなる第２金属層を、半導体基板の裏面上に形成する工程とを含むことを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１３】
以上のように、本発明にかかる半導体装置の製造方法を用いることにより、半導体ウエハの反り量が低減でき、半導体ウエハの搬送エラー等を防止できる。また、良好なダイボンドが可能となる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１は、全体が１００で表される、本実施の形態１にかかる半導体装置の製造工程の断面図を示す。図１は、半導体装置１００を、図４のＩＶ−ＩＶ方向と同じ方向に見た場合の断面図である。かかる製造方法は、以下の工程１〜５を含む。
【００１５】
工程１：図１（ａ）に示すように、シリコン等の半導体ウエハ１の上に、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体素子２を形成する。半導体ウエハ１の膜厚はｔ１である（研磨前）。
【００１６】
工程２：図１（ｂ）に示すように、半導体素子２の抵抗を低減するために半導体ウエハ１を裏面から研磨し、膜厚をｔ２とする（研磨後）。
【００１７】
工程３：図１（ｃ）に示すように、半導体ウエハ１の裏面に、例えばＡｌまたはＡｌ−Ｓｉ合金からなる第１金属層３を形成する。第１金属層３は、例えば蒸着法やスパッタ法により形成する。
なお、半導体ウエハ１の裏面上に第１金属層３を形成する工程に先立って、半導体ウエハ１の裏面からＢやＡｓ等のイオンを注入したり、加熱により注入イオンの活性化を行っても構わない。
【００１８】
工程４：半導体ウエハ１を、３００℃〜４７０℃程度に保持した炉に入れて、熱処理（シンタリング）を行う。これにより、半導体ウエハ１と第１金属層３との間で相互拡散が起き、良好なオーミック接合を得ることができる。図１（ｄ）に示すように、かかる熱処理工程では半導体ウエハ１は殆ど反らない。
【００１９】
工程５：図１（ｅ）に示すように、例えばＴｉ、Ｍｏ、またはＶからなるバリアメタル層４、例えばＮｉからなる第２金属層５、例えばＡｕ、Ａｇ、またはＡｕ−Ａｇ合金からなる第３金属層６を、蒸着法やスパッタ法を用いて順次形成する。これらの金属層を形成した後には熱処理を行わない。
ここで、第２金属層５は、ダイボンド時の半田付けを良好にするために形成するものであり、また、第３金属層６は、第２金属層５の酸化防止のために形成するものである。
【００２０】
例えば、直径６インチ、膜厚ｔ２が６０μｍのシリコンウエハを半導体ウエハ１に用いた場合、膜厚２００ｎｍの第１金属層３を形成し、熱処理した後の反り量Ｘは１ｍｍ以下である。
更に、膜厚１００ｎｍのバリアメタル層４、膜厚５００ｎｍの第２金属層５、膜厚２００ｎｍの第３金属層６を形成した後の反り量Ｘは２ｍｍ以下である。
【００２１】
このように、例えばＮｉからなる第２金属層５を形成した後に、熱処理（シンタリング）工程を行わないことで、半導体ウエハ１の反りを低減することができる。即ち、第２金属層５に対して、例えば３００℃以上の高温での熱処理を行わないことにより、半導体ウエハ１の反りを低減することができる。
この結果、本実施の形態１にかかる製造方法を用いることにより、熱処理により良好なオーミック接合を得るとともに、半導体ウエハの反りを低減できる。
【００２２】
なお、工程５において、第２金属層５、第３金属層６を形成する際の、半導体ウエハ１の基板温度は、８０℃以下とすることが好ましい。８０℃以下の低温で第２金属層５、第３金属層６を形成することにより、半導体ウエハ１の反り量Ｘを更に低減でき、１ｍｍ以下とすることができる。
【００２３】
実施の形態２．
図２は、全体が２００で表される、本実施の形態２にかかる半導体装置の製造工程の断面図を示す。図２は、半導体装置２００を、図４のＩＶ−ＩＶ方向と同じ方向に見た場合の断面図であり、図２中、図１と同一符号は、同一又は相当箇所を示す。かかる製造方法は、以下の工程１〜５を含む。
【００２４】
工程１、２：図２（ａ）及び（ｂ）に示す工程１、２は、上述の実施の形態１の工程１、２と同様である。
【００２５】
工程３：図２（ｃ）に示すように、半導体ウエハ１の裏面に、例えばＡｌまたはＡｌ−Ｓｉ合金からなる第１金属層３、例えばＴｉ、Ｍｏ、またはＶからなるバリアメタル層４を形成する。第１金属層３、バリアメタル層４は、例えば蒸着法やスパッタ法により形成する。
なお、半導体ウエハ１の裏面上に第１金属層３を形成する工程に先立って、半導体ウエハ１の裏面からＢやＡｓ等のイオンを注入したり、加熱により注入イオンの活性化を行っても構わない。
【００２６】
工程４：半導体ウエハ１を、３００℃〜４７０℃程度に保持した炉に入れて、熱処理（シンタリング）を行う。これにより、半導体ウエハ１と第１金属層３との間で相互拡散が起き、良好なオーミック接合を得ることができる。図２（ｄ）に示すように、かかる熱処理工程では半導体ウエハ１は殆ど反らない。
【００２７】
工程５：図２（ｅ）に示すように、例えばＮｉからなる第２金属層５、例えばＡｕ、Ａｇ、またはＡｕ−Ａｇ合金からなる第３金属層６を、蒸着法やスパッタ法を用いて順次形成する。これらの金属層を形成した後には熱処理を行わない。
【００２８】
例えば、直径６インチ、膜厚ｔ２が６０μｍのシリコンウエハを半導体ウエハ１に用いた場合、膜厚２００ｎｍの第１金属層３、および膜厚１００ｎｍのバリアメタル層４を形成し、熱処理した後の反り量Ｘは１ｍｍ以下である。
更に、膜厚５００ｎｍの第２金属層５、膜厚２００ｎｍの第３金属層６を形成した後の反り量Ｘは２ｍｍ以下である。
【００２９】
このように、例えばＮｉからなる第２金属層５を形成した後に、熱処理（シンタリング）工程を行わないことで、半導体ウエハ１の反りを低減することができる。従って、本実施の形態２にかかる製造方法を用いることにより、熱処理により良好なオーミック接合を得るとともに、半導体ウエハの反りを低減することができる。
【００３０】
特に、本実施の形態２にかかる方法を用いた場合、第１金属層３とバリアメタル層４との密着性を向上させることができる。
【００３１】
なお、工程５において、第２金属層５、第３金属層６を形成する際の、半導体ウエハ１の温度は、８０℃以下とすることが好ましい。８０℃以下の低温で第２金属層５、第３金属層６を形成することにより、半導体ウエハ１の反り量Ｘを更に低減でき、１ｍｍ以下とすることができる。
【００３２】
実施の形態３．
図３は、全体が３００で表される、本実施の形態３にかかる半導体装置の製造工程の断面図を示す。図３は、半導体装置３００を、図４のＩＶ−ＩＶ方向と同じ方向に見た場合の断面図であり、図３中、図１と同一符号は、同一又は相当箇所を示す。かかる製造方法は、以下の工程１〜５を含む。
【００３３】
工程１〜４：図３（ａ）〜（ｄ）に示す工程１〜４は、上述の実施の形態２の工程１〜４と同様である。
【００３４】
工程５：図３（ｅ）に示すように、更に、例えばＴｉ、Ｍｏ、またはＶからなる、バリアメタル層７と同じ材料からなるバリアメタル層７を形成する。シンタリング後に、バリアメタル層４と同じ材料からなるバリアメタル層７を形成することにより、バリアメタル膜７とその上に形成される第２金属層５との密着性が向上する。
この後、例えばＮｉからなる第２金属層５、例えばＡｕ、Ａｇ、またはＡｕ−Ａｇ合金からなる第３金属層６を、蒸着法やスパッタ法を用いて順次形成する。これらのバリアメタル層７や金属層５、６を形成した後には熱処理を行わない。
【００３５】
例えば、直径６インチ、膜厚ｔ２が６０μｍのシリコンウエハを半導体ウエハ１に用いた場合、膜厚２００ｎｍの第１金属層３、および膜厚１００ｎｍのバリアメタル層４を形成し、熱処理した後の反り量Ｘは１ｍｍ以下である。
更に、バリアメタル層７、膜厚５００ｎｍの第２金属層５、膜厚２００ｎｍの第３金属層６を形成した後の反り量Ｘは２ｍｍ以下である。
【００３６】
このように、例えばＮｉからなる第２金属層５を形成した後に、熱処理（シンタリング）工程を行わないことで、半導体ウエハ１の反りを低減することができる。従って、本実施の形態３にかかる製造方法を用いることにより、熱処理により良好なオーミック接合を得るとともに、半導体ウエハの反りを低減することができる。
【００３７】
なお、工程５において、バリアメタル層７、第２金属層５、第３金属層６を形成する際の、半導体ウエハ１の温度は、８０℃以下とすることが好ましい。８０℃以下の低温でバリアメタル層７、第２金属層５、第３金属層６を形成することにより、半導体ウエハ１の反り量Ｘを更に低減でき、１ｍｍ以下とすることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。
【図２】本発明の実施の形態２にかかる半導体装置の製造工程の断面図である。
【図３】本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。
【図４】従来の半導体装置の上面図である。
【図５】従来の半導体装置の製造工程の断面図である。
【図６】従来の製造方法で作製した半導体装置のウエハ厚と反り量との関係である。
【符号の説明】
【００３９】
１  半導体ウエハ、２  半導体素子、３  第１金属層、４、７  バリアメタル層、５  第２金属層、６  第３金属層、１００  半導体装置。
【図１】
2007194514.tif 000003
【図２】
2007194514.tif 000004
【図３】
2007194514.tif 000005
【図４】
2007194514.tif 000006
【図５】
2007194514.tif 000007
【図６】
2007194514.tif 000008