(57)【要約】【課題】マイグレーションによるショートを抑制し、かつバンプ又はリード配線の位置ずれに対するマージンを維持したまま、バンプの配置密度を高くすることができる半導体装置を提供する。【解決手段】本発明に係る半導体装置は、第１のバンプ２０と、第１のバンプ２０の隣に配置された第２のバンプ２２とを具備し、第１のバンプ２０は、第２のバンプ２２と向き合う辺２０ａが、両端から中に向かうにつれて窪んでおり、第２のバンプ２２は、第１のバンプ２０と向き合う辺２２ａが、両端から中に向かうにつれて凸になっており、かつ辺２２ａが辺２０ａと略平行である。【選択図】図２
2007180098.tif 000002
【特許請求の範囲】
【請求項１】
第1のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
を具備し、
前記第１のバンプは、前記第２のバンプと向き合う辺が、両端から中に向かうにつれて窪んでおり、
前記第２のバンプは、前記第１のバンプと向き合う辺が、両端から中に向かうにつれて凸になっており、かつ該辺が前記第１のバンプの窪みを有する辺と略平行である半導体装置。
【請求項２】
第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
を具備し、
前記第１のバンプは、前記第２のバンプと向き合う辺に窪みが形成されており、
前記第２のバンプは、前記第１のバンプと向き合う辺に前記窪みと略同一形状の凸部が形成されており、かつ該辺が前記第１のバンプの窪みを有する辺と略平行である半導体装置。
【請求項３】
前記第１のバンプに形成された窪みは略三角形であり、
前記第２のバンプに形成された凸部は前記窪みと同一形状の略三角形である請求項１又は２に記載の半導体装置。
【請求項４】
互いに隣り合っており、それぞれがリード配線に接続される第１のバンプ及び第２のバンプを具備し、
前記第１のバンプのうち前記第２のバンプと向き合う辺、及び前記第２のバンプのうち前記第１のバンプと向き合う辺それぞれは、前記リード配線に対して斜めであり、かつ互いに略平行である半導体装置。
【請求項５】
第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
前記第１のバンプに接続された第１のリード配線と、
前記第１のリード配線の隣に配置され、前記第１のリード配線と略平行であり、前記第２のバンプに接続された第２のリード配線と、
を具備し、
前記第１のバンプは、前記第１のリード配線と同一方向に延伸する辺が、両端から中に向かうにつれて窪んでおり、
前記第２のバンプは、前記第２のリード配線と同一方向に延伸する辺が、両端から中に向かうにつれて凸になっており、
前記窪んでいる辺と、前記凸になっている辺とは互いに向き合っており、かつ略平行である半導体装置。
【請求項６】
第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
前記第１のバンプに接続された第１のリード配線と、
前記第１のリード配線の隣に配置され、前記第１のリード配線と略平行であり、前記第２のバンプに接続された第２のリード配線と、
を具備し、
前記第１のバンプは、前記第１のリード配線と同一方向に延伸する辺に窪みが形成されており、
前記第２のバンプは、前記第２のリード配線と同一方向に延伸する辺に凸部が形成されており、
前記窪みが形成された辺と、前記凸部が形成された辺とは互いに向き合っており、かつ略平行である半導体装置。
【請求項７】
第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
前記第１のバンプに接続された第１のリード配線と、
前記第１のリード配線の隣に配置され、前記第１のリード配線と略平行であり、前記第２のバンプに接続された第２のリード配線と、
を具備し、
前記第１のバンプのうち前記第２のバンプと向き合う辺、及び前記第２のバンプのうち前記第１のバンプと向き合う辺それぞれは、前記第１及び第２のリード配線に対して斜めであり、かつ互いに略平行である半導体装置。
【請求項８】
前記第１のバンプの幅の最大値と、前記第２のバンプの幅の最大値は略同一である請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
互いに隣接する第１のパッド開口部及び第２のパッド開口部を有するパッシベーション膜上に、シード導電膜を形成する工程と、
前記シード導電膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を、レチクルを用いて露光し、その後現像することにより、前記第１のパッド開口部の上方に位置する第１のレジスト開口部を形成し、かつ前記第２のパッド開口部の上方に位置する第２のパッド開口部を形成する工程と、
前記シード導電膜を用いた電解メッキ法により、前記第１のレジスト開口部内に位置する第１のバンプを形成するとともに、前記第２のレジスト開口部内に位置する第２のバンプを形成する工程と、
を具備し、前記フォトレジスト膜に対して垂直な方向から見た場合に、
前記第１のレジスト開口部は、前記第２のレジスト開口部と向き合う辺が、両端から中に向かうにつれて窪んでおり、
前記第２のレジスト開口部は、前記第１のレジスト開口部と向き合う辺が、両端から中に向かうにつれて凸になっており、
前記窪んでいる辺と前記凸になっている辺が、互いに略平行である半導体装置の製造方法。
【請求項１０】
互いに隣接する第１のパッド開口部及び第２のパッド開口部を有するパッシベーション膜上に、シード導電膜を形成する工程と、
前記シード導電膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を、レチクルを用いて露光し、その後現像することにより、前記第１のパッド開口部の上方に位置する第１のレジスト開口部を形成し、かつ前記第２のパッド開口部の上方に位置する第２のパッド開口部を形成する工程と、
前記シード導電膜を用いた電解メッキ法により、前記第１のレジスト開口部内に位置する第１のバンプを形成するとともに、前記第２のレジスト開口部内に位置する第２のバンプを形成する工程と、
を具備し、前記フォトレジスト膜に対して垂直な方向から見た場合に、
前記第１のレジスト開口部は、前記第２のレジスト開口部と向き合う辺に窪みが形成されており、
前記第２のレジスト開口部は、前記第１のレジスト開口部と向き合う辺に凸部が形成されており、
前記窪みを有する辺と前記凸部を有する辺が、互いに略平行である半導体装置の製造方法。
【請求項１１】
互いに隣接する第１のパッド開口部及び第２のパッド開口部を有するパッシベーション膜上に、シード導電膜を形成する工程と、
前記シード導電膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を、レチクルを用いて露光し、その後現像することにより、前記第１のパッド開口部の上方に位置する第１のレジスト開口部を形成し、かつ前記第２のパッド開口部の上方に位置する第２のパッド開口部を形成する工程と、
前記シード導電膜を用いた電解メッキ法により、前記第１のレジスト開口部内に位置する第１のバンプを形成するとともに、前記第２のレジスト開口部内に位置する第２のバンプを形成する工程と、
を具備し、前記フォトレジスト膜に対して垂直な方向から見た場合に、
前記第１のレジスト開口部のうち前記第２のレジスト開口部と向き合う辺、及び前記第２のレジスト開口部のうち前記第１のレジスト開口部と向き合う辺それぞれは、前記第１のレジスト開口部と前記第２のレジスト開口部が並んでいる方向に対して斜めであり、かつ互いに略平行である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造法穂に関する。特に本発明は、バンプの配置密度を高くすることができる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図６は、従来の半導体装置の構成を説明するための平面図である。この半導体装置の縁には、複数のバンプ１１０が縁に沿って配置されている。バンプ１１０は長方形であり、長辺が半導体装置の縁に対して垂直になるように配置されている。バンプ１１０には、それぞれリード配線１２０が接続される。リード配線１２０は、フレキシブル基板（図示せず）から、半導体装置の縁と略垂直な方向に延伸している。
【特許文献１】特開平１１−２９７７５３号公報（図１８）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置を小型化するためには、バンプの配置密度を高くすることが必要である。バンプの配置密度を高くする、すなわちバンプの配置間隔ｌ１を狭くするためには、バンプ相互間のスペースｌ２を狭くするか、バンプの幅を狭くする必要がある。しかし、バンプ相互間のスペースｌ２を狭くすると、マイグレーションにより隣接するバンプ相互間がショートする可能性が出てくる。また、バンプの幅を狭くすると、バンプ又はリード配線の位置ずれに対するマージンが小さくなり、バンプとリード配線が接続しない可能性が高くなる。
【０００４】
本発明は上記のような事情を考慮してなされたものであり、その目的は、マイグレーションによるショートを抑制し、かつバンプ又はリード配線の位置ずれに対するマージンを維持したまま、バンプの配置密度を高くすることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係る半導体装置は、第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
を具備し、
前記第１のバンプは、前記第２のバンプと向き合う辺が、両端から中に向かうにつれて窪んでおり、
前記第２のバンプは、前記第１のバンプと向き合う辺が、両端から中に向かうにつれて凸になっており、かつ該辺が前記第１のバンプの窪みを有する辺と略平行である。
【０００６】
この半導体装置によれば、前記第１のバンプの中心部と前記第２のバンプの中心部の距離を、従来例に対して小さくしても、前記第１のバンプと前記第２のバンプの間隔を、いずれの場所でも従来と同一の距離に維持することができる。また、前記第１のバンプの幅の最大値、及び前記第２のバンプの幅の最大値を、従来と同一の値に維持することができる。従って、マイグレーションによるショートを抑制し、かつバンプ又はリード配線の位置ずれに対するマージンを維持したまま、バンプの配置密度を高くすることができる
【０００７】
本発明に係る他の半導体装置は、第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
を具備し、
前記第１のバンプは、前記第２のバンプと向き合う辺に窪みが形成されており、
前記第２のバンプは、前記第１のバンプと向き合う辺に前記窪みと略同一形状の凸部が形成されており、かつ該辺が前記第１のバンプの窪みを有する辺と略平行である。
【０００８】
前記第１のバンプに形成された窪みは、例えば略三角形であり、前記第２のバンプに形成された凸部は前記窪みと同一形状の略三角形である。
【０００９】
本発明に係る他の半導体装置は、互いに隣り合っており、それぞれがリード配線に接続される第１のバンプ及び第２のバンプを具備し、
前記第１のバンプのうち前記第２のバンプと向き合う辺、及び前記第２のバンプのうち前記第１のバンプと向き合う辺それぞれは、前記リード配線に対して斜めであり、かつ互いに略平行である。
【００１０】
本発明に係る他の半導体装置は、第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
前記第１のバンプに接続された第１のリード配線と、
前記第１のリード配線の隣に配置され、前記第１のリード配線と略平行であり、前記第２のバンプに接続された第２のリード配線と、
を具備し、
前記第１のバンプは、前記第１のリード配線と同一方向に延伸する辺が、両端から中に向かうにつれて窪んでおり、
前記第２のバンプは、前記第２のリード配線と同一方向に延伸する辺が、両端から中に向かうにつれて凸になっており、
前記窪んでいる辺と、前記凸になっている辺とは互いに向き合っており、かつ略平行である。
【００１１】
本発明に係る他の半導体装置は、第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
前記第１のバンプに接続された第１のリード配線と、
前記第１のリード配線の隣に配置され、前記第１のリード配線と略平行であり、前記第２のバンプに接続された第２のリード配線と、
を具備し、
前記第１のバンプは、前記第１のリード配線と同一方向に延伸する辺に窪みが形成されており、
前記第２のバンプは、前記第２のリード配線と同一方向に延伸する辺に凸部が形成されており、
前記窪みが形成された辺と、前記凸部が形成された辺とは互いに向き合っており、かつ略平行である。
【００１２】
本発明に係る他の半導体装置は、第１のバンプと、
前記第１のバンプの隣に配置された第２のバンプと、
前記第１のバンプに接続された第１のリード配線と、
前記第１のリード配線の隣に配置され、前記第１のリード配線と略平行であり、前記第２のバンプに接続された第２のリード配線と、
を具備し、
前記第１のバンプのうち前記第２のバンプと向き合う辺、及び前記第２のバンプのうち前記第１のバンプと向き合う辺それぞれは、前記第１及び第２のリード配線に対して斜めであり、かつ互いに略平行である。
【００１３】
前記第１のバンプの幅の最大値と、前記第２のバンプの幅の最大値は略同一であるのが好ましい。
【００１４】
本発明に係る半導体装置の製造方法は、互いに隣接する第１のパッド開口部及び第２のパッド開口部を有するパッシベーション膜上に、シード導電膜を形成する工程と、
前記シード導電膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を、レチクルを用いて露光し、その後現像することにより、前記第１のパッド開口部の上方に位置する第１のレジスト開口部を形成し、かつ前記第２のパッド開口部の上方に位置する第２のパッド開口部を形成する工程と、
前記シード導電膜を用いた電解メッキ法により、前記第１のレジスト開口部内に位置する第１のバンプを形成するとともに、前記第２のレジスト開口部内に位置する第２のバンプを形成する工程と、
を具備し、前記フォトレジスト膜に対して垂直な方向から見た場合に、
前記第１のレジスト開口部は、前記第２のレジスト開口部と向き合う辺が、両端から中に向かうにつれて窪んでおり、
前記第２のレジスト開口部は、前記第１のレジスト開口部と向き合う辺が、両端から中に向かうにつれて凸になっており、
前記窪んでいる辺と前記凸になっている辺が、互いに略平行である。
【００１５】
本発明に係る他の半導体装置の製造方法は、互いに隣接する第１のパッド開口部及び第２のパッド開口部を有するパッシベーション膜上に、シード導電膜を形成する工程と、
前記シード導電膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を、レチクルを用いて露光し、その後現像することにより、前記第１のパッド開口部の上方に位置する第１のレジスト開口部を形成し、かつ前記第２のパッド開口部の上方に位置する第２のパッド開口部を形成する工程と、
前記シード導電膜を用いた電解メッキ法により、前記第１のレジスト開口部内に位置する第１のバンプを形成するとともに、前記第２のレジスト開口部内に位置する第２のバンプを形成する工程と、
を具備し、前記フォトレジスト膜に対して垂直な方向から見た場合に、
前記第１のレジスト開口部は、前記第２のレジスト開口部と向き合う辺に窪みが形成されており、
前記第２のレジスト開口部は、前記第１のレジスト開口部と向き合う辺に凸部が形成されており、
前記窪みを有する辺と前記凸部を有する辺が、互いに略平行である。
【００１６】
本発明に係る他の半導体装置は、互いに隣接する第１のパッド開口部及び第２のパッド開口部を有するパッシベーション膜上に、シード導電膜を形成する工程と、
前記シード導電膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を、レチクルを用いて露光し、その後現像することにより、前記第１のパッド開口部の上方に位置する第１のレジスト開口部を形成し、かつ前記第２のパッド開口部の上方に位置する第２のパッド開口部を形成する工程と、
前記シード導電膜を用いた電解メッキ法により、前記第１のレジスト開口部内に位置する第１のバンプを形成するとともに、前記第２のレジスト開口部内に位置する第２のバンプを形成する工程と、
を具備し、前記フォトレジスト膜に対して垂直な方向から見た場合に、
前記第１のレジスト開口部のうち前記第２のレジスト開口部と向き合う辺、及び前記第２のレジスト開口部のうち前記第１のレジスト開口部と向き合う辺それぞれは、前記第１のレジスト開口部と前記第２のレジスト開口部が並んでいる方向に対して斜めであり、かつ互いに略平行である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置の断面図である。この半導体装置は、半導体チップ１をフレキシブル基板５０に実装したものである。フレキシブル基板５０には開口部５０ａが形成されているが、半導体チップ１は開口部５０ａ内に配置されている。
【００１８】
半導体チップ１は、例えば表示装置のドライバである。半導体チップ１は、平面形状が長方形であり、第１の長辺１ａに沿って配置された複数の入力用のバンプ１０、及び第２の長辺１ｂに沿って配置された複数の出力用のバンプ２０，２２を有している。バンプ２０，２２の配置密度は、バンプ１０の配置密度より高い。
【００１９】
フレキシブル基板５０の開口部５０ａ内には、複数の入力用のリード配線５１及び複数の出力用のリード配線５２が延伸している。リード配線５１はバンプ１０に接続しており、リード配線５２は、バンプ２０又はバンプ２２に接続している。
【００２０】
図２は、半導体チップ１の第２の長辺１ｂ近傍を拡大した平面図である。バンプ２０及びバンプ２２は、第２の長辺１ｂに沿って交互に配置されている。バンプ２０は、第２の長辺１ｂに交差する方向に延伸する２つの辺、すなわちバンプ２２と向き合う２つの辺２０ａそれぞれに窪み２０ｂを有しており、バンプ２２は、第２の長辺１ｂに交差する方向に延伸する２つの辺、すなわちバンプ２０と向き合う２つの辺２２ａそれぞれに凸部２２ｂを有している。具体的には、バンプ２０は、長方形から、長辺を底辺とする二等辺三角形を取り除いた形状をしており、辺２０ａの両端から中に向かうにつれて窪んでいる。バンプ２２は、バンプ２０と同一の長方形に対し、長辺を底辺とする２等辺三角形を付加した形状をしており、辺２２ａの両端から中に向かうにつれて凸になっている。
【００２１】
窪み２０ｂと凸部２２ｂは同一の形状をしている。このため、辺２０ａ，２２ａは互いに平行になっている。また、バンプ２０は、幅が最大となる部分は辺２０ａの両端部であり、バンプ２２は、幅が最大となる部分は辺２０ａの中央部である。なお、これら幅の最大値は、ともにｌ３である。ただし、リード配線５２を介してバンプ２０とバンプ２２が相互にショートすることを防止するためには、半導体チップ１の長辺１ｂを構成する端面に対して垂直な方向から見た場合に、バンプ２０とバンプ２２が重ならないようにする必要がある。
【００２２】
このような構造にすることにより、バンプ２０の中心部とバンプ２２の中心部の距離ｌ１を、従来例に対して小さくすることができる。また、バンプ２０，２２の間隔ｌ２を、いずれの場所でも従来と同一の距離に維持することができる。従って、マイグレーションによるショートを抑制することができる。また、バンプ２０，２２の幅の最大値ｌ３を、従来と同一の値に維持することができる。従って、バンプ又はリード配線の位置ずれに対するマージンを従来と同様の値に維持することができる。
【００２３】
図３の各図は、半導体チップ１の製造方法を説明する為の断面図である。まず、図３（Ａ）に示すように、半導体ウェハ（図示せず）にトランジスタ等の半導体素子（図示せず）を形成し、半導体基板及び半導体素子上に、複数の層間絶縁膜及び配線層を形成する。このとき、最上層の層間絶縁膜２上に位置する配線層には、複数のパッド３が形成される。入力用のパッド３は、半導体チップ１の第１の長辺１ａ（本図では図示せず）に沿って複数形成されており、出力用のパッド３は、半導体チップ１の第２の長辺１ｂ（本図では図示せず）に沿って複数形成されている。
【００２４】
次いで、層間絶縁膜２上及びパッド３上を含む全面上に、パッシベーション膜４をＣＶＤ法により形成する。パッシベーション膜４は、例えば酸化シリコン膜および窒化シリコン膜をこの順に積層した構造である。次いで、パッシベーション膜４上にレジストパターンを形成し、このレジストパターンをマスクとしてパッシベーション膜４をエッチングする。これにより、パッシベーション膜４には、パッド３それぞれ上に位置する複数のパッド開口部４ａが形成される。その後、レジストパターンを除去する。
【００２５】
次いで、パッド開口部４ａ内に位置するパッド３上を含む全面上に、メッキシード層５をスパッタリング法により形成する。次いで、メッキシード層５上にフォトレジスト膜６０を塗布し、フォトレジスト膜６０を、レチクルを用いて露光し、その後現像する。これにより、フォトレジスト膜６０には開口部６０ａ，６０ｂ，６０ｃが形成される。
【００２６】
開口部６０ａ，６０ｂ，６０ｃは、それぞれ異なるパッド３の上方に位置している。開口部６０ａはバンプ２０を形成するためのものであり、開口部６０ｂはバンプ２２を形成するためのものである。開口部６０ａ，６０ｂは半導体チップ１の第２の長辺１ｂ（本図では図示せず）に沿って交互に配置されている。開口部６０ｃはバンプ１０を形成するためのものであり、半導体チップ１の第１の長辺１ａ（本図では図示せず）に沿って複数形成されている。
フォトレジスト膜６０に対して垂直な方向から見た場合、開口部６０ａはバンプ２０と同一形状をしており、開口部６０ｂはバンプ２２と同一形状をしており、開口部６０ｃはバンプ１０と同一形状をしている。
【００２７】
次いで、図３（Ｂ）に示すように、メッキシード層５を用いた電界メッキ法により、開口部６０ａ，６０ｂ，６０ｃそれぞれ内に、バンプ２０，２２，１０を形成する。
次いで、図３（Ｃ）に示すようにフォトレジスト膜６０を除去する。
【００２８】
その後、半導体ウェハから半導体チップ１を切り出す。切り出した半導体チップ１をフレキシブル基板５０の開口部５０ａ内に配置し、バンプ２０，２２をリード配線５２に接続し、かつバンプ１０をリード配線５１に接続する。
【００２９】
以上、本実施形態によれば、バンプ２０のうちバンプ２２と向き合う辺２０ａには窪み２０ｂが形成されており、バンプ２２のうちバンプ２０と向き合う辺２２ａには凸部２２ｂが形成されている。窪み２０ｂ及び凸部２２ｂは同一形状を有している。このため、バンプ２０の中心部とバンプ２２の中心部の距離ｌ１を、従来例に対して小さくすることができる。また、バンプ２０，２２の間隔ｌ２を、いずれの場所でも従来と同一の距離に維持することができる。また、バンプ２０，２２の幅の最大値ｌ３を、従来と同一の値に維持することができる。
【００３０】
従って、マイグレーションによるショートを抑制し、かつバンプ又はリード配線の位置ずれに対するマージンを維持したまま、バンプ２０，２２の配置密度を高くすることができる。
【００３１】
図４は、本発明の第２の実施形態に係る半導体装置の構成を説明する為の平面図であり、第１の実施形態における図２に相当する。本実施形態に係る半導体装置は、バンプ２０，２２の形状を除いて第１の実施形態に係る半導体装置と同様の構成を有する。以下、第１の実施形態と同様の構成については説明を省略する。
【００３２】
本実施形態において、半導体チップ１に対して垂直な方向から見た場合に、バンプ２０，２２は同一の左右対称な台形であるが、バンプ２２はバンプ２０を１８０°回転した向きになっている。このため、バンプ２０のうちバンプ２２と対向する辺２０ａ、及びバンプ２２のうちバンプ２０と対向する辺２２ａは、リード配線５２の延伸方向に対して斜めになり、かつ互いに平行になる。
【００３３】
本実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法と略同一である。ただし、フォトレジスト膜６０（図３に図示）に対して垂直な方向から見た場合、フォトレジスト膜６０に形成される開口部６０ａ，６０ｂ（図３に図示）の形状は、それぞれ同一の左右対称な台形であるが、その向きは互いに逆である。このため、開口部６０ａのうち開口部６０ｂと向き合う辺、及び開口部６０ｂのうち開口部６０ａと向き合う辺それぞれは、開口部６０ａ，６０ｂが並んでいる方向に対して斜めであり、かつ互いに略平行である。
本実施形態においても、第１の実施形態と同様の作用により、第１の実施形態と同様の効果を得ることができる。
【００３４】
図５は、本発明の第３の実施形態に係る半導体装置の構成を説明する為の平面図であり、第１の実施形態における図２に相当する。本実施形態に係る半導体装置は、バンプ２０，２２の形状を除いて第１の実施形態に係る半導体装置と同様の構成を有する。以下、第１の実施形態と同様の構成については説明を省略する。
【００３５】
本実施形態において、バンプ２０の窪み２０ｂの幅は辺２０ａの長さより小さく、辺２０ａの両端部は長方形の長辺がそのまま残っている。また、バンプ２２の凸部２２ｂの幅は辺２２ａの長さより小さく、辺２２ａの両端部は長方形の長辺がそのまま残っている。
【００３６】
本実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法と略同一である。ただし、フォトレジスト膜６０（図３に図示）に対して垂直な方向から見た場合、フォトレジスト膜６０の開口部６０ａは、開口部６０ｂと向き合う辺に窪みが形成されており、フォトレジスト膜６０の開口部６０ｂは、開口部６０ａと向き合う辺に凸部が形成されており、これら２つの辺が、互いに略平行である。
本実施形態においても、第１の実施形態と同様の作用により、第１の実施形態と同様の効果を得ることができる。
【００３７】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００３８】
【図１】第１の実施形態に係る半導体装置の断面図。
【図２】半導体チップ１の第２の長辺１ｂ近傍を拡大した平面図。
【図３】（Ａ）は半導体チップ１の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図４】第２の実施形態に係る半導体装置の構成を説明する為の平面図。
【図５】第３の実施形態に係る半導体装置の構成を説明する為の平面図。
【図６】従来の半導体装置の構成を説明するための平面図。
【符号の説明】
【００３９】
１…半導体チップ、２…層間絶縁膜、３…パッド、４…パッシベーション膜、４ａ…パッド開口部、５…メッキシード層、１０，２０，２２，１１０…バンプ、２０ａ，２２ａ…辺、２０ｂ…窪み、２２ｂ…凸部、５０…フレキシブル基板、５０ａ…開口部、５１，５２，１２０…リード配線、６０…フォトレジスト膜、６０ａ，６０ｂ，６０ｃ…開口部
【図１】
2007180098.tif 000003
【図２】
2007180098.tif 000004
【図３】
2007180098.tif 000005
【図４】
2007180098.tif 000006
【図５】
2007180098.tif 000007
【図６】
2007180098.tif 000008