(57)【要約】【課題】半導体チップで占める面積を小さくできるだけでなく、出力される温度依存電圧VTD1の温度係数αVTD1に製造プロセスによるバラツキが生じにくい温度検出回路を提供する。【解決手段】温度検出回路C10を、電流経路Ch1〜Ch3と、第一MOSFET  N101と、第二MOSFET  N102と、第三MOSFET  N103と、第四MOSFET  N104と、第五MOSFET  N105とで構成した。第四MOSFET  N104は、ドレインが電流経路Ch3における点A1に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT1に接続されている。出力端子OUT1からは、温度検出回路C10の温度Tに依存した温度依存電圧 VTD1が出力される。【選択図】図２
2007121244.tif 000002
【特許請求の範囲】
【請求項１】
電流が所定比率で流される電流経路Ch1〜Ch3と、
電流経路Ch1に配されて、ゲートが自己のドレインに接続された第一MOSFETと、
電流経路Ch2に配されて、ゲートが第一MOSFETのゲートに接続された第二MOSFETと、
電流経路Ch2に配されて、ドレインが第二MOSFETのソースに接続され、ゲートが電流経路Ch3上の点A1に接続された第三MOSFETと、
電流経路Ch3に配されて、ドレインが点A1に接続され、ゲートが自己のドレインに接続された第四MOSFETと、
第四MOSFETのソースに接続された出力端子OUT1と、
電流経路Ch3に配されて、ドレインが第四MOSFETのソースに接続され、ゲートが点A1に接続された第五MOSFETを備え、
温度Tに依存した電圧VTD1を出力端子OUT1から出力する温度検出回路。
【請求項２】
第四MOSFETのソースが自己のウェルに接続された請求項１記載の温度検出回路。
【請求項３】
電流経路Ch2に配されて、ソースが第二MOSFETのドレインに接続され、ゲートが点A1に接続された第六MOSFETをさらに備えた請求項１又は２記載の温度検出回路。
【請求項４】
電流が所定比率で流される電流経路Ch1〜Ch5と、
電流経路Ch1に配されて、ゲートが自己のドレインに接続された第一MOSFETと、
電流経路Ch2に配されて、ゲートが第一MOSFETのゲートに接続された第二MOSFETと、
電流経路Ch2に配されて、ドレインが第二MOSFETのソースに接続され、ゲートが電流経路Ch3上の点A1に接続された第三MOSFETと、
点A1に接続された出力端子OUT1と、
電流経路Ch3に配されて、ドレインが出力端子OUT1に接続され、ゲートが点A1に接続された第五MOSFETと、
電流経路Ch4に配されて、ゲートが第一MOSFETのゲートに接続された第十二MOSFETと、
電流経路Ch4に配されて、ドレインが第十二MOSFETのソースに接続され、ゲートが電流経路Ch5上の点A2に接続された第十三MOSFETと、
点A2に接続された出力端子OUT2と、
電流経路Ch5に配されて、ドレインが出力端子OUT2に接続され、ゲートが点A2に接続された第十五MOSFETと、
出力端子OUT1から出力された電圧VTD1と出力端子OUT2から出力された電圧VTD2との差電圧δVを出力する差動増幅回路を備え、
差電圧 δVの温度依存性によって温度Tを検出する温度検出回路。
【請求項５】
電流経路Ch3に配されて、ドレインが点A1に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT1に接続された第四MOSFETと、
電流経路Ch5に配されて、ドレインが点A2に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT2に接続された第十四MOSFETをさらに備えた請求項４記載の温度検出回路。
【請求項６】
第四MOSFETのソースが自己のウェルに接続され、第十四MOSFETのソースが自己のウェルに接続された請求項５記載の温度検出回路。
【請求項７】
電流経路Ch2に配されて、ソースが第二MOSFETのドレインに接続され、ゲートが点A1に接続された第六MOSFETと、
電流経路Ch4に配されて、ソースが第十二MOSFETのドレインに接続され、ゲートが点A2に接続された第十六MOSFETとをさらに備えた請求項４〜６いずれか記載の温度検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度に依存した電圧出力を得ることのできる温度検出回路に関する。
【背景技術】
【０００２】
今日、高集積で高速動作が要求されるデジタル回路の殆どがCMOS（Complementary  Metal  Oxide  Semiconductor）回路によって構成されている。ところが、デジタル回路の消費電力は、その集積度及び動作速度の向上とともに著しく増大してきている。このため、温度検出回路をチップ上に集積してチップ温度を検出し、検出したチップ温度によってデジタル回路の動作を切り替えて、該デジタル回路の消費電力を制御することが行われるようになってきている。
【０００３】
例えば、マイクロプロセッサでは、チップ上に集積された温度検出回路（以下においては、「オンチップの温度センサ」と呼ぶことがある。）からの出力電圧に応じてマイクロプロセッサのクロック周波数や冷却ファンの回転数を切り替えることが行われている。これにより、チップ温度がそれ程高くないときには、ファンの回転数を下げて冷却ファンの消費電力を低減することが可能になるほか、冷却ファンの騒音を低減することも可能になる。また、チップ温度の上昇を検知して、マイクロプロセッサのクロック周波数を下げて低消費電力モードにしたり、冷却ファンの回転数を上げたりして、マイクロプロセッサの安定動作を図ることもできる。
【０００４】
このほか、オンチップの温度センサは、DRAM（Dynamic  Random  Access  Memory）のリフレッシュ時間をチップ温度によって切り替えて低消費電力動作を実現したり、高性能FPGA（Field  Programmable  Gate  Array）やASIC（Application  Specific  IC）などの動作周波数をチップ温度によって切り替えて安定な動作を保証したりするためなどにも用いられており、優れた性能のデジタル回路の実現には必須の要件となってきている。このような実状に鑑みてか、オンチップの温度センサは、これまでに種々のものが提案されている。
【０００５】
例えば、図１に示すような温度依存電圧VTDを発生する温度検出回路C30が提案されている（例えば、非特許文献１を参照）。この温度検出回路は、図１に示すように、3本の電流経路Ch1〜Ch3に3個のnチャネルMOSFET  N1〜N3と2個の抵抗素子R1，R2とを配したものとなっており、回路の温度に依存した電圧VTDが、電流経路Ch3に接続された出力端子OUTから出力されるものとなっている。電流経路Ch1〜Ch3には、その上流部に設けられたカレントミラー回路C32によって、等しい電流が流されるようになっている。
【０００６】
図１の温度検出回路C30の原理について説明する。図１において、N1〜N5は、nチャネルMOSFETであり、P1〜P4は、pチャネルMOSFETである。また、R1，R2は、抵抗素子である。以下においては、説明の便宜上、N1〜N3の特性に影響を与えるパラメータは、N1のチャネル長とN2のチャネル長とが異なり、N1のチャネル幅とN2のチャネル幅とが異なる以外は、各パラメータごとに全て一致しているものとする。また、N1，N2は、サブスレッショルド電流領域（弱反転領域）で動作するように設計されているものとする。さらに、電流経路Ch1〜Ch3を流れる電流は、カレントミラー回路C32によって、等しくなっているものとする。さらにまた、温度検出回路C30の温度Tは、場所によって差がなく均一であるものとする。
【０００７】
N1，N2のドレイン電流をそれぞれIN1D，IN2Dとすると、IN1D，IN2Dは、それぞれ下記式1.1，1.2で与えられる。
【数１】
2007121244.tif 000003
【数２】
2007121244.tif 000004
【０００８】
ただし、
WN1：  N1のチャネル幅
WN2：  N2のチャネル幅
LN1：  N1のチャネル長
LN2：  N2のチャネル長
J：  N1，N2の温度に依存しないサブスレッショルド電流
VN1G：  N1のゲート電圧（ゲート−ソース間電圧）
VN2G：  N2のゲート電圧（ゲート−ソース間電圧）
VT：  N1〜N3の閾値電圧
η：  N1，N2のサブスレッショルド係数の補正項
k：  ボルツマン定数
q：  電子の電荷量
T：  温度検出回路の温度
である。
【０００９】
上記式1.1，1.2をみると、IN1D，IN2Dは、VN1G，VN2Gには依存しているものの、N1，N2のドレイン電圧（ドレイン−ソース間電圧）には依存しないようになっている。しかし、厳密には、IN1D，IN2Dは、N1，N2のドレイン電圧に依存する。したがって、IN1DとIN2Dとを精度よく一致させるためには、N1，N2のドレイン電圧が等しくなるように温度検出回路C30を設計する必要がある。
【００１０】
続いて、図１に示す温度検出回路C30にキルヒホッフの法則を用いると、下記式1.3，1.4が得られる。
【数３】
2007121244.tif 000005
【数４】
2007121244.tif 000006
【００１１】
ただし、
VN3D：  N3のドレイン電圧（ドレイン−ソース間電圧）
VTD：  OUTから出力される電圧（温度依存電圧）
IN3D：  N3のドレイン電流
r1：  R1の電気抵抗値
r2：  R2の電気抵抗値
である。
【００１２】
上記式1.1，1.2のIN1D，IN2Dは、Ch1〜Ch3の上流部に設けられたカレントミラー回路C32によって等しくなっているので、IN1D=IN2Dとして上記式1.1〜1.3をIN2Dについて解くと、下記式1.5が得られる。
【数５】
2007121244.tif 000007
【００１３】
また、上記式1.5で与えられるIN2Dと、上記式1.4の右辺のIN3Dも、Ch1〜Ch3の上流部に設けられたカレントミラー回路によって等しくなっているので、IN2D=IN3Dとして上記式1.4，1.5をVTDについて解くと、下記式1.6が得られる。
【数６】
2007121244.tif 000008
【００１４】
N3は、そのゲートとドレインとが短絡されてダイオード接続されているので、IN3Dが微小である場合には、VN3Dは、VTに近似することができる。したがって、上記式1.6は、下記式1.7のように書き換えることができる。
【数７】
2007121244.tif 000009
【００１５】
ところで、VTDの温度係数αVTDは、下記式1.8で定義される。
【数８】
2007121244.tif 000010
【００１６】
上記式1.7，1.8から、下記式1.9が得られる。
【数９】
2007121244.tif 000011
【００１７】
上記式1.9をみると、温度依存電圧VTDの温度係数αVTDは、r1に対するr2の比r2/r1や、LN2に対するLN1の比LN1/LN2や、WN1に対するWN2の比WN2/WN1を調整することによって、適宜調節できることが分かる。
【００１８】
しかし、図１の温度検出回路は、温度係数調整用の抵抗素子R1，R2を組み込む必要があったために、半導体チップの製造コストの上昇を招くだけでなく、半導体チップの高集積化が大きく制限されるおそれもあった。通常、抵抗素子R1には、電気抵抗値r1が数十kΩのものを用い、抵抗素子R2には、電気抵抗値r2が数百kΩのものを用いるが、このように非常に大きな電気抵抗を有する抵抗素子は、半導体チップで占める面積が大きいためである。図１に示す温度検出回路C30の場合には、R1，R2が半導体チップの半分以上を占めると考えられる。
【００１９】
また、上記式1.9を見ると、温度依存電圧VTDの温度係数αVTDが、N3の閾値電圧VTに依存していることも分かる。この閾値電圧VTは、温度検出回路の製造プロセスにおいてバラツキが生じやすく、高い精度で設定するのが困難なパラメータの一つである。したがって、図１の温度検出回路C30は、R1，R2の電気抵抗値r1，r2や、N1，N2のチャネル長LN1，LN2や、N1，N2のチャネル幅WN1，WN2などのパラメータを高い精度で設定することができたとしても、製造ロットなどによって温度依存電圧VTDの温度係数αVTDに大きなバラツキが生じるおそれもあった。温度検出回路は、図１に示したもののほかにも種々のものが提案されているが（例えば、特許文献１を参照）、このような問題を解決したものは見当たらなかった。
【００２０】
【非特許文献１】Allen  外１名，「CMOS  Analog  Circuit  Design」，米国，OXFORD  UNIVERSITY  PRESS，p.597-599，1987年
【特許文献１】特公平05-069457号公報（特許請求の範囲、従来の技術、第1図、第4図）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、上記課題を解決するためになされたものであり、半導体チップで占める面積を小さくでき、半導体チップの製造コストの削減や、半導体チップの高集積化を促進することのできる温度検出回路を提供することを目的とする。また、MOSFETの閾値電圧など、製造プロセスにおいてバラツキが生じやすいパラメータが温度係数αVTDに影響を及ぼしにくい温度検出回路を提供することも本発明の目的である。
【課題を解決するための手段】
【００２２】
上記課題は、電流が所定比率で流される電流経路Ch1〜Ch3と、電流経路Ch1に配されて、ゲートが自己のドレインに接続された第一MOSFETと、電流経路Ch2に配されて、ゲートが第一MOSFETのゲートに接続された第二MOSFETと、電流経路Ch2に配されて、ドレインが第二MOSFETのソースに接続され、ゲートが電流経路Ch3上の点A1に接続された第三MOSFETと、電流経路Ch3に配されて、ドレインが点A1に接続され、ゲートが自己のドレインに接続された第四MOSFETと、第四MOSFETのソースに接続された出力端子OUT1と、電流経路Ch3に配されて、ドレインが第四MOSFETのソースに接続され、ゲートが点A1に接続された第五MOSFETを備え、温度Tに依存した電圧(VTD1)を出力端子OUT1から出力する温度検出回路を提供することによって解決される。以下においては、この温度検出回路を、「第一の温度検出回路」と呼ぶことがある。
【００２３】
ここで、「MOSFET」とは、金属酸化膜半導体型電界効果トランジスタ（metal  oxide  semiconductor  field  effect  transistor）の略称である。MOSFETには、電子がキャリアとなるnチャネルMOSFETと、ホールがキャリアとなるpチャネルMOSFETとがある。
【００２４】
また、「接続」とは、直接的に接続（短絡）する場合だけでなく、本発明の趣旨を逸脱しない限りにおいては、他の回路素子を間に介して間接的に接続する場合をも含むものとする。例えば、後述する第二の温度検出回路における「点A1に接続された出力端子OUT1」という表記は、点A1と出力端子OUT1が直接的に接続されている場合だけでなく、点A1と出力端子OUT1がMOSFETやダイオードなどの他の回路素子を間に介して間接的に接続されている場合をも含むものとする。
【００２５】
第一の温度検出回路において、第四MOSFETのソースが自己のウェル（タブと呼ばれることもある。）に接続されていると好ましい。これにより、第四MOSFETに基板バイアス効果が生じてその閾値電圧が増大するのを防止することが可能になる。したがって、温度Tをより高い精度で検出することが可能になる。通常、第一MOSFETの閾値電圧と第二MOSFETの閾値電圧は、等しく（できるだけ等しくなるように）設定され、第三MOSFETの閾値電圧と第四MOSFETの閾値電圧と第五MOSFETの閾値電圧も、等しく（できるだけ等しくなるように）設定される。
【００２６】
第一の温度検出回路において、電流経路Ch2に配されて、ソースが第二MOSFETのドレインに接続され、ゲートが点A1に接続された第六MOSFETをさらに備えることも好ましい。これにより、出力端子OUT1から出力される電圧VTD1を、電源電圧VDDの変動に対してより安定なものとすることができる。したがって、温度Tをさらに高い精度で検出することが可能になる。
【００２７】
また、上記課題は、電流が所定比率で流される電流経路Ch1〜Ch5と、電流経路Ch1に配されて、ゲートが自己のドレインに接続された第一MOSFETと、電流経路Ch2に配されて、ゲートが第一MOSFETのゲートに接続された第二MOSFETと、電流経路Ch2に配されて、ドレインが第二MOSFETのソースに接続され、ゲートが電流経路Ch3上の点A1に接続された第三MOSFETと、点A1に接続された出力端子OUT1と、電流経路Ch3に配されて、ドレインが出力端子OUT1に接続され、ゲートが点A1に接続された第五MOSFETと、電流経路Ch4に配されて、ゲートが第一MOSFETのゲートに接続された第十二MOSFETと、電流経路Ch4に配されて、ドレインが第十二MOSFETのソースに接続され、ゲートが電流経路Ch5上の点A2に接続された第十三MOSFETと、点A2に接続された出力端子OUT2と、電流経路Ch5に配されて、ドレインが出力端子OUT2に接続され、ゲートが点A2に接続された第十五MOSFETと、出力端子OUT1から出力された電圧(VTD1)と出力端子OUT2から出力された電圧(VTD2)との差電圧δVを出力する差動増幅回路を備え、差電圧 δVの温度依存性によって温度Tを検出する温度検出回路を提供することによっても解決される。以下においては、この温度検出回路を、「第二の温度検出回路」と呼ぶことがある。
【００２８】
第二の温度検出回路の第一MOSFETは、第一の温度検出回路の第一MOSFETに対応する。第二の温度検出回路の第二MOSFETは、第一の温度検出回路の第二MOSFETに対応する。第二の温度検出回路の第三MOSFETは、第一の温度検出回路の第三MOSFETに対応する。第二の温度検出回路の第五MOSFETは、第一の温度検出回路の第五MOSFETに対応する。第二の温度検出回路の第十二MOSFETは、第二の温度検出回路の第二MOSFETに対応する。第二の温度検出回路の第十三MOSFETは、第二の温度検出回路の第三MOSFETに対応する。第二の温度検出回路の第十五MOSFETは、第二の温度検出回路の第五MOSFETに対応する。
【００２９】
第二の温度検出回路において、電流経路Ch3に配されて、ドレインが点A1に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT1に接続された第四MOSFETと、電流経路Ch5に配されて、ドレインが点A2に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT2に接続された第十四MOSFETをさらに備えることも好ましい。これにより、温度Tをより高い精度で検出することが可能になる。第二の温度検出回路の第四MOSFETは、第一の温度検出回路の第四MOSFETに対応する。第二の温度検出回路の第十四MOSFETは、第二の温度検出回路の第四MOSFETに対応する。
【００３０】
第二の温度検出回路において、第四MOSFETのソースが自己のウェルに接続され、第十四MOSFETのソースが自己のウェルに接続されることも好ましい。これにより、第四MOSFETと第十四MOSFETに基板バイアス効果が生じてその閾値電圧が増大するのを防止することが可能になる。したがって、温度Tをさらに高い精度で検出することが可能になる。第一MOSFETの閾値電圧と、第二MOSFETの閾値電圧と、第十二MOSFETの閾値電圧は、通常、等しく（できるだけ等しくなるように）設定される。また、第三MOSFETの閾値電圧と第五MOSFETの閾値電圧も、通常、等しく（できるだけ等しくなるように）設定される。さらに、第十三MOSFETの閾値電圧と第十五MOSFETの閾値電圧も、通常、等しく（できるだけ等しくなるように）設定される。
【００３１】
第二の温度検出回路において、電流経路Ch2に配されて、ソースが第二MOSFETのドレインに接続され、ゲートが点A1に接続された第六MOSFETと、電流経路Ch4に配されて、ソースが第十二MOSFETのドレインに接続され、ゲートが点A2に接続された第十六MOSFETとをさらに備えることも好ましい。これにより、出力端子OUT1，OUT2から出力される電圧VTD1，VTD2を電源電圧VDDによって変動されにくくすることが可能になる。したがって、検出した温度Tの誤差をさらに小さくすることが可能になる。第二の温度検出回路の第六MOSFETは、第一の温度検出回路の第六MOSFETに対応する。第二の温度検出回路の第十六MOSFETは、第二の温度検出回路の第六MOSFETに対応する。
【発明の効果】
【００３２】
以上のように、本発明によって、半導体チップで占める面積を小さくでき、半導体チップの製造コストの削減や、半導体チップの高集積化を促進することのできる温度検出回路を提供することが可能になる。また、MOSFETの閾値電圧など、製造プロセスにおいてバラツキが生じやすいパラメータが温度係数αVTDに影響を及ぼしにくい温度検出回路を提供することも可能になる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の温度検出回路の好適な実施態様を、図面を用いてより具体的に説明する。
【００３４】
［第一の温度検出回路C10］
まず、第一の温度検出回路C10について説明する。図２は、第一の温度検出回路C10を示した回路図である。第一の温度検出回路C10は、図２に示すように、温度係数調整回路C11と、カレントミラー回路C12と、スタートアップ回路C13とで構成されている。温度検出回路C10は、並列な3本の電流経路Ch1〜Ch3を有している。本実施態様の温度検出回路C10において、電流経路Ch1〜Ch3の上流端は、電源電圧VDDが印加される電源端子SUPに接続されており、電流経路Ch1〜Ch3の下流端は、アース端子GNDに接続されている。
【００３５】
［温度係数調整回路C11］
温度係数調整回路C11は、出力端子OUT1から出力される温度依存電圧VTD1の温度係数αVTD1を調整するための回路となっている。本実施態様の温度係数調整回路C11は、図２に示すように、電流経路Ch1〜Ch3に、第一MOSFET  N101と、第二MOSFET  N102と、第三MOSFET  N103と、第四MOSFET  N104と、第五MOSFET  N105と、第六MOSFET  N106とを配したものとなっており、回路の温度Tに依存した電圧VTD1を、N104のソースに接続された出力端子OUT1から出力するものとなっている。N101〜N106には、通常、nチャネルMOSFETが用いられる。
【００３６】
温度係数調整回路C11についてさらに詳しく説明する。N101は、電流経路Ch1に配されており、ゲートが自己のドレインに接続されている。N102は、電流経路Ch2に配されており、ゲートがN101のゲートに接続されている。N103は、電流経路Ch2に配されており、ドレインがN102のソースに接続され、ゲートが電流経路Ch3上の点A1に接続されている。N104は、電流経路Ch3に配されており、ドレインが電流経路Ch3上の点A1に接続され、ゲートが自己のドレインに接続されている。このN104のソースは、N104のウェルに接続されており、N104の閾値電圧に基板バイアス効果が生じない構成となっている。N105は、電流経路Ch3に配されており、ドレインがN104のソースに接続され、ゲートが点A1に接続されている。N106は、電流経路Ch2に配されており、ソースがN102のドレインに接続され、ゲートが点A1に接続されている。
【００３７】
本実施態様の温度係数調整回路C11において、N106を配しているのは、以下の理由による。というのも、N102のソース電圧は、N103のドレイン電圧の分だけ、N101のソース電圧よりも高くなる。しかし、この電圧差は、通常数十mV程度であるために、この電圧差がN101，N102のドレイン電流IN101D，IN102Dに及ぼす影響は無視できる。これに対し、主に電源電圧VDDの変動に起因して生じ得るN101のドレイン電圧とN102のドレイン電圧との差がドレイン電流IN101D，IN102Dに及ぼす影響は無視できず、ひいては温度依存電圧VTD1の安定性を大きく損なわせることにも繋がる。このため、ドレイン−ソース間電圧補正用のN106を温度係数調整回路C11に組み込んだのである。これにより、N101のドレイン電圧とN102のドレイン電圧との差を小さくし、電流経路Ch1〜Ch3を流れる電流を高精度で一致させることが可能となっている。
【００３８】
［カレントミラー回路C12］
カレントミラー回路C12は、電流経路Ch1〜Ch3に流れる電流を所定比率に制御するための回路となっている。本実施態様のカレントミラー回路C12は、図２に示すように、Ch1〜Ch3の上流部に6個のMOSFET  P201〜P203，P211〜P213を3列2段に配したものとなっている。P201〜P203，P211〜P213には、通常、pチャネルMOSFETが用いられる。本実施態様のカレントミラー回路C12において、P201〜P203，P211〜P213の特性に影響を与えるパラメータは、各パラメータごとに全て一致しており、電流経路Ch1〜Ch3を流れる電流が等しくなるように設定されている。
【００３９】
カレントミラー回路C12についてさらに詳しく説明する。1段目に配されたP201〜P203のソースは、電源端子SUPに接続されており、2段目に配されたP211〜P213のソースは、それぞれP201〜P203のドレインに接続されている。P211〜P213のドレインは、温度係数調整回路C11に接続されており、P211のドレインは、N101のドレインに接続され、P212のドレインは、N106のドレインに接続され、P213のドレインは、点A1を介してN104のドレインに接続されている。P201〜P203，P211〜P213のゲートは互いに接続されており、全てP212のドレインと接続されている。このため、本実施態様のカレントミラー回路C12では、2列目（電流経路Ch2）がバイアス列となっている。
【００４０】
［スタートアップ回路C13］
スタートアップ回路C13は、電源投入初期において温度係数調整回路C11の動作を速やかに安定させるための回路となっている。本実施態様のスタートアップ回路C13は、図２に示すように、電源端子SUPとアース端子GNDとの間に、5個のMOSFET  P301，N401〜N404を配したものとなっている。通常、P301には、pチャネルMOSFETが用いられ、N401〜N404には、nチャネルMOSFETが用いられる。
【００４１】
スタートアップ回路C13についてさらに詳しく説明する。P301は、ソースが電源端子SUPに接続され、ゲートが自己のドレインに接続されている。N401は、ドレインがP301のドレインに接続され、ゲートが自己のドレインに接続されている。N402は、ドレインがN401のソースに接続され、ゲートが自己のドレインに接続されている。N403は、ドレインが電源端子SUPに接続され、ゲートがP301のドレインに接続され、ソースが点A1に接続されている。N404は、ドレインが電源端子SUPに接続され、ゲートがN402のドレインに接続され、ソースがN101のゲートに接続されている。
【００４２】
スタートアップ回路C13をこのように構成することによって、電源端子SUPに電源電圧VDDが印加された際に、スタートアップ用のN403，N404を稼動させ、N101〜N106のゲートに所望の電圧を速やかに印加することが可能となっており、温度係数調整回路C11を安定して起動することができるようになっている。
【００４３】
ところで、スタートアップ回路C13を構成するMOSFET  P301，N401〜N404のうち、N401，N402は、温度係数調整回路C11をドライブするためのドライブ回路となっている。このドライブ回路は、ゲートをドレインに接続した複数個のnチャネルMOSFETを直列接続することによって構成される。
【００４４】
このドライブ回路を構成するnチャネルMOSFETの個数iは、本実施態様のスタートアップ回路C13において2となっているが、これに限定されない。一般的に、個数iは、ドライブ回路を構成するnチャネルMOSFETの閾値電圧（各nチャネルMOSFETの閾値電圧が異なる場合はその平均値）をVNDTとして、下記式2.1の範囲に収まる自然数に設定される。これは、個数iが0であると、ドライブ回路を構成すること自体が不可能であるし、個数iがVDD/VNDTを超えると、ドライブ回路に電流が流れずに、温度係数調整回路C11を安定して駆動させることができないためである。
【数１０】
2007121244.tif 000012
【００４５】
［第一の温度検出回路C10の原理］
続いて、第一の温度検出回路C10の原理について説明する。説明の便宜上、N101〜N105の特性に影響を与えるパラメータは、N101，N102のチャネル長とチャネル幅を除いて、各パラメータごとに全て一致しているものとする。また、N101，N102は、サブスレッショルド電流領域（弱反転領域）で動作するように設計されているものとする。さらに、電流経路Ch1〜Ch3を流れる電流は、カレントミラー回路C12によって、等しくなっているものとする。さらにまた、温度検出回路C10の温度Tは、場所によって差がなく均一であるものとする。
【００４６】
N101，N102のドレイン電流をそれぞれIN101D，IN202Dとすると、IN101D，IN102Dは、それぞれ下記式3.1，3.2で与えられる。
【数１１】
2007121244.tif 000013
【数１２】
2007121244.tif 000014
【００４７】
ただし、
WN101：  N101のチャネル幅
WN102：  N102のチャネル幅
LN101：  N101のチャネル長
LN102：  N102のチャネル長
J：  N101，N102の温度に依存しないサブスレッショルド電流
VN101G：  N101のゲート電圧（ゲート−ソース間電圧）
VN102G：  N102のゲート電圧（ゲート−ソース間電圧）
VT：  N101〜N105の閾値電圧
η：  N101，N102のサブスレッショルド係数の補正項
k：  ボルツマン定数
q：  電子の電荷量
T：  温度検出回路の温度
である。
【００４８】
続いて、図１に示す温度センサ発生回路C10にキルヒホッフの法則を用いると、下記式3.3が得られる。
【数１３】
2007121244.tif 000015
【００４９】
ただし、
VN103D：  N103のドレイン電圧（ドレイン−ソース間電圧）
である。
【００５０】
ここで、VN103Dは、数十mV程度の低い電圧であり、点A1の電圧をVA1として、VN103D<VA1-VTの条件を常に満足するようにバイアスされており、N103は線形領域（非飽和領域）で動作するので、N103のドレイン電流をIN103Dとすると、IN103Dは、下記式3.4で与えられる。一方、N105のドレイン電圧をVN105Dとすると、VN105Dは、VN105D>VA1-VTの条件を常に満足するようにバイアスされており、N105は非線形領域（飽和領域）で動作するので、N105のドレイン電流をIN105Dとすると、IN105Dは、下記式3.5で与えられる。
【数１４】
2007121244.tif 000016
【数１５】
2007121244.tif 000017
【００５１】
ただし、
WN103：  N103のチャネル幅
WN105：  N105のチャネル幅
LN103：  N103のチャネル長
LN105：  N105のチャネル長
K：  N103，N105のトランスコンダクタンス係数
VA1：  点A1の電圧
である。
【００５２】
上記式3.1，3.2のIN101D，IN102Dは、Ch1〜Ch3の上流部に設けられたカレントミラー回路C12によって等しくなっているので、IN101D=IN102Dとして上記式3.1〜3.3をIN102Dについて解くと、下記式3.6が得られる。
【数１６】
2007121244.tif 000018
【００５３】
また、上記式3.4で与えられるIN103Dと、上記式3.5で与えられるIN105Dも、Ch1〜Ch3の上流部に設けられたカレントミラー回路C12によって等しくなっているので、IN103D=IN105Dとして上記式3.4，3.5をVN103Dについて解くと、下記式3.7が得られる。
【数１７】
2007121244.tif 000019
【００５４】
上記式3.6，3.7で与えられるVN103Dは等しいので、上記式3.6，3.7からVN103Dを消去し、VA1について解くと、下記式3.8が得られる。
【数１８】
2007121244.tif 000020
【００５５】
そして、第一の温度検出回路C10においては、点A1と出力端子OUT1との間に、閾値電圧がVTでソースがウェルに接続されたN104が配されているので、出力端子OUT1から出力される電圧VTD1は、上記式3.8で与えられるVA1からVTを差し引いた値になる。したがって、VTD1は、下記式3.9で与えられる。
【数１９】
2007121244.tif 000021
【００５６】
ところで、VTD1の温度係数αVTD1は、下記式3.10で定義される。
【数２０】
2007121244.tif 000022
【００５７】
上記式3.9，3.10から、下記式3.11が得られる。
【数２１】
2007121244.tif 000023
【００５８】
上記式3.11をみると、温度依存電圧VTD1の温度係数αVTD1は、LN102に対するLN101の比LN101/LN102や、LN103に対するLN105の比LN105/LN103や、WN101に対するWN102の比WN102/WN101や、WN105に対するWN103の比WN103/WN105を調整することによって適宜調節できることが分かる。これらの設計パラメータは、比較的容易に高い精度で設定することができる。
【００５９】
また、上記式3.11をみると、温度依存電圧VTD1の温度係数αVTD1は、製造プロセスでのバラツキが小さいサブスレッショルド係数の補正項ηには依存しているものの、製造プロセスによって影響を受けやすい閾値電圧VTには依存していないことも分かる。以上のことから、第一の温度検出回路C10が、上記の設計パラメータを適切に選択することによって、上記式3.11で与えられる温度係数αVTD1を有する電圧VTD1を安定して得ることができるものであることも分かる。
【００６０】
［第一の温度検出回路C10のシミュレーション結果］
続いて、第一の温度検出回路C10のシミュレーション結果について説明する。シミュレーションに用いた温度検出回路C10の製造プロセスは、1.2ミクロンルールのCMOSプロセスである。また、標準の電源電圧VDDは5.0Vとし、温度検出回路C10に組み込まれた各nチャネルMOSFETの閾値電圧は0.8Vで、各pチャネルMOSFETの閾値電圧は−0.8Vとした。
【００６１】
まず、N101，N102のドレイン電圧VN101D，VN102Dとドレイン電流IN101D，IN102Dをシミュレーションしたところ、ドレイン電圧VN101D，VN102Dがともに0.7Vで一致し、ドレイン電流IN101D，IN102Dもともに一致していることが分かった。また、N105のドレイン電流IN105Dも、ドレイン電流IN101D，IN102Dに一致することも分かった。これに対し、温度検出回路C10からドレイン−ソース間電圧補正用のN106を取り除いた場合には、ドレイン電圧VN101D，VN102Dはそれぞれ0.7Vと2.7Vになり、約2.0Vもの差があった。ドレイン電圧VN101D，VN102Dにこのような大きな差があると、ドレイン電流IN101D，IN102Dは一致せず、電源電圧VDDの変動に対する温度依存電圧VTD1の安定性が悪くなることは容易に推測できる。このシミュレーション結果から、ドレイン−ソース間電圧補正用のN106が、ドレイン電圧VN101D，VN102Dの差を解消するのに重要な役割を果たすことが分かった。
【００６２】
図３に、第一の温度検出回路C10における電源電圧VDDに対する温度依存電圧VTD1及びVA1の依存性を、温度Tが-60℃（213K）である場合と、20℃（293K）である場合と、100℃（373K）である場合とのそれぞれについて、シミュレーションした結果をグラフで示す。ただし、N103のチャネル長LN103に対するN105のチャネル長LN105の比LN105/LN103は、10.0としている。図３をみると、VA1は、-60℃、20℃、100℃のいずれの場合も、VDDが4Ｖ以上でほぼ一定の温度依存電圧VA1，VTD1を出力していることが分かる。また、VTD1は、VA1に比べてVT（0.8V）だけ低くなっており、上記式3.8と上記式3.9の関係が成立していることが分かる。
【００６３】
また、図４に、第一の温度検出回路C10におけるN103，N105のチャネル長LN103，LN105の比LN105/LN103に対する温度依存電圧VTD1及び温度係数αVTD1の依存性を、シミュレーションした結果をグラフで示す。図４をみると、温度依存電圧VTD1とその温度係数αVTD1がチャネル長LN103，LN105の比LN105/LN103に略比例して変化することが読み取れる。このため、温度依存電圧VTD1とその温度係数αVTD1は、チャネル長LN103，LN105の比LN105/LN103を変化させることによって容易に制御可能であることが分かった。また、チャネル長LN103，LN105の比LN105/LN103を3〜10の範囲で変化させることによって、温度係数αVTD1を1.6 〜6.6 mV/Kといった広い範囲で制御可能であることも分かった。さらに、温度依存電圧VTD1は、1.1〜2.0 Vの範囲で変化していることも分かった。
【００６４】
以上のシミュレーション結果から、第一の温度検出回路C10が、非常に優れた電気的特性を示し、温度係数αVTD1を所望の値に容易に制御することができるものであることが分かった。したがって、第一の温度検出回路C10が、マイクロプロセッサやDRAMなどの半導体チップに集積して用いるオンチップの温度センサとして好適に用いることができるものであることも分かった。
【００６５】
［第二の温度検出回路C20］
次に、第二の温度検出回路C20について説明する。図５は、第二の温度検出回路C20を示した回路図である。第二の温度検出回路C20は、図５に示すように、温度係数調整回路C21と、カレントミラー回路C22と、スタートアップ回路C23と、差動増幅回路（図示省略）とで構成されている。温度検出回路C20は、並列な5本の電流経路Ch1〜Ch5を有している。本実施態様の温度検出回路C20において、電流経路Ch1〜Ch5の上流端は、電源電圧VDDが印加される電源端子SUPに接続されており、電流経路Ch1〜Ch5の下流端は、アース端子GNDに接続されている。第二の温度検出回路C20は、出力端子OUT1から出力された電圧VTD1と出力端子OUT2から出力された電圧VTD2との差電圧δVを前記差動増幅回路で増幅し（等倍を含む）、該差動増幅回路の出力端子OUT3（図示省略）から温度Tに依存した電圧VTD3を出力するものとなっている。
【００６６】
［温度係数調整回路C21］
温度係数調整回路C21は、出力端子OUT1から出力される温度依存電圧VTD1の温度係数αVTD1と、出力端子OUT2から出力される温度依存電圧VTD2の温度係数αVTD2を調整するための回路となっている。本実施態様の温度係数調整回路C21は、図５に示すように、電流経路Ch1〜Ch5に、第一MOSFET  N101と、第二MOSFET  N102と、第三MOSFET  N103と、第五MOSFET  N105と、第六MOSFET  N106と、第十二MOSFET  N112と、第十三MOSFET  N113と、第十五MOSFET  N115と、第十六MOSFET  N116とを配したものとなっており、回路の温度Tに依存した電圧VTD1を、点A1に接続された出力端子OUT1から出力するものとなっている。N101，N102，N103，N105，N106，N112，N112，N113，N115，N116には、通常、nチャネルMOSFETが用いられる。
【００６７】
温度係数調整回路C21についてさらに詳しく説明する。N101は、電流経路Ch1に配されており、ゲートが自己のドレインに接続されている。N102は、電流経路Ch2に配されており、ゲートがN101のゲートに接続されている。N103は、電流経路Ch2に配されて、ドレインがN102のソースに接続され、ゲートが電流経路Ch3上の点A1に接続されている。N105は、電流経路Ch3に配されて、ドレインが出力端子OUT1に接続され、ゲートが点A1に接続されている。N106は、電流経路Ch2に配されており、ソースがN102のドレインに接続され、ゲートが点A1に接続されている。N112は、電流経路Ch4に配されて、ゲートがN101のゲートに接続されている。N113は、電流経路Ch4に配されて、ドレインがN112のソースに接続され、ゲートが電流経路Ch5上の点A2に接続されている。N115は、電流経路Ch5に配されて、ドレインが出力端子OUT2に接続され、ゲートが点A2に接続されている。N116は、電流経路Ch4に配されて、ソースがN112のドレインに接続され、ゲートが点A2に接続されている。
【００６８】
本実施態様の温度係数調整回路C21において、N106，N116を配しているのは、以下の理由による。というのも、N102，N112のソース電圧は、N103，N113のドレイン電圧の分だけ、N101のソース電圧よりも高くなる。しかし、この電圧差は、通常数十mV程度であるために、この電圧差がN101，N102、N103のドレイン電流IN101D，IN102D，IN103Dに及ぼす影響は無視できる。これに対し、主に電源電圧VDDの変動に起因して生じ得るN101のドレイン電圧とN102のドレイン電圧との差や、N101のドレイン電圧とN103のドレイン電圧との差がドレイン電流IN101D，IN102D，IN103Dに及ぼす影響は無視できず、ひいては温度依存電圧VTD1，VTD2の安定性を大きく損なわせることにも繋がる。このため、ドレイン−ソース間電圧補正用のN106，N116を温度係数調整回路C21に組み込んだのである。これにより、N101のドレイン電圧とN102のドレイン電圧との差や、N101のドレイン電圧とN103のドレイン電圧との差を小さくし、電流経路Ch1〜Ch5を流れる電流を高精度で一致させることが可能となっている。
【００６９】
［カレントミラー回路C22］
カレントミラー回路C22は、第一の温度検出回路C10におけるカレントミラー回路C12と同様、電流経路Ch1〜Ch5に流れる電流を所定比率に制御するための回路となっている。本実施態様のカレントミラー回路C22は、図５に示すように、Ch1〜Ch5の上流部に12個のMOSFET  P201〜P205，P211〜P215を5列2段に配したものとなっている。P201〜P205，P211〜P215には、通常、pチャネルMOSFETが用いられる。本実施態様のカレントミラー回路C22において、P201〜P205，P211〜P215の特性に影響を与えるパラメータは、各パラメータごとに全て一致しており、電流経路Ch1〜Ch5を流れる電流が等しくなるように設定されている。
【００７０】
カレントミラー回路C22についてさらに詳しく説明する。1段目に配されたP201〜P205のソースは、電源端子SUPに接続されており、2段目に配されたP211〜P215のソースは、それぞれP201〜P205のドレインに接続されている。P211〜P215のドレインは、温度係数調整回路C21に接続されており、P211のドレインは、N101のドレインに接続され、P212のドレインは、N106のドレインに接続され、P213のドレインは、点A1を介して出力端子OUT1に接続されている。また、P214のドレインは、N116のドレインに接続され、P215のドレインは、点A2を介して出力端子OUT2に接続されている。P201〜P205，P211〜P215のゲートは互いに接続されており、全てP212のドレインと接続されている。このため、本実施態様のカレントミラー回路C22では、2列目（電流経路Ch2）がバイアス列となっている。
【００７１】
［スタートアップ回路C23］
スタートアップ回路C23は、第一の温度検出回路C10におけるスタートアップ回路C13と同様、電源投入初期において温度係数調整回路C21の動作を速やかに安定させるための回路となっている。スタートアップ回路C23において、スタートアップ回路C13と異なっている点は、ドレインが電源端子SUPに接続され、ゲートが所望のドライブ用のnチャネルMOSFET（本実施態様のスタートアップ回路C23においてはN401）のドレインに接続され、ソースが点A2を介して出力端子OUT2に接続されたMOSFET  N405が付加されている点である。N405には、通常、nチャネルMOSFETが用いられる。これにより、N101〜N103，N105，N106のゲートだけでなく、N112，N113，N115，N116のゲートにも所望の電圧を速やかに印加することが可能となっており、温度係数調整回路C21のスタートアップを遅滞なく行うことができるようになっている。スタートアップ回路C23のその他の部分については、スタートアップ回路C13と同様であるために、説明を割愛する。
【００７２】
［第二の温度検出回路C20の他の実施態様］
図６は、第二の温度検出回路C20の他の実施態様を示した回路図である。図５に示す第二の温度検出回路C20では、点A1と出力端子OUT1との間、及び、点A2と出力端子OUT2との間には、何ら回路素子を配していなかったが、図６に示す第二の温度検出回路C20では、点A1と出力端子OUT1との間の電流経路Ch3にMOSFET  N104を配し、点A2と出力端子OUT2との間の電流経路Ch5にMOSFET  N114を配している。N104，N114には、通常、nチャネルMOSFETが用いられる。N104は、ドレインが点A1に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT1に接続されている。一方、N114は、ドレインが点A2に接続され、ゲートが自己のドレインに接続され、ソースが出力端子OUT2に接続されている。N104の閾値電圧とN114の閾値電圧は、通常、等しく設定される。これにより、出力端子OUT1，OUT2から出力される電圧VTD1，VTD2の差電圧δVをさらに安定させることが可能になる。
【００７３】
また、本実施態様の第二の温度検出回路C20においては、図６に示すように、N104のソースとウェルとを接続し、N114のソースとウェルとを接続しており、N104，N114に基板バイアス効果が生じない構成となっている。このため、電源電圧VDDの変動に影響を受けにくい温度依存電圧VTD1，VTD2を得ることができるようになっている。ただし、温度検出回路C20を製造するプロセスに、N104とN114とが同一基板上に形成されるnウェルCMOSプロセスを用いる場合には、N104のソース及びN114のソースを基板に接続できないので基板バイアス効果が生ずる。
【００７４】
［第二の温度検出回路C20のさらに別の実施態様］
図７は、第二の温度検出回路C20のさらに別の実施態様を示した回路図である。本実施態様の温度検出回路C20は、図７に示すように、点A1と出力端子OUT1との間の電流経路Ch3にダイオードD1を配し、点A2と出力端子OUT2との間の電流経路Ch5にダイオードD2を配したものとなっている。ダイオードD1は、アノードが点A1に接続され、カソードが出力端子OUT1に接続されている。一方、ダイオードD2は、アノードが点A2に接続され、カソードが出力端子OUT2に接続されている。このような構成によっても、上述した実施態様の第二の温度検出回路C20と同様の効果を得ることができる。
【００７５】
［第二の温度検出回路C20の原理］
続いて、図５に示す第二の温度検出回路C20の原理について説明する。説明の便宜上、N101〜N105，N112〜N115の特性に影響を与えるパラメータは、N101，N102のチャネル長とチャネル幅、及び、N103，N105，N115のチャネル長を除いて、各パラメータごとに全て一致しているものとする。また、N101，N102，N112は、サブスレッショルド電流領域（弱反転領域）で動作するように設計されているものとする。さらに、電流経路Ch1〜Ch5を流れる電流は、カレントミラー回路C22によって、等しくなっているものとする。さらにまた、温度検出回路C20の温度Tは、場所によって差がなく均一であるものとする。
【００７６】
第二の温度検出回路C20において、出力端子OUT1から出力される電圧VTD1は、上記式3.1〜3.8と同様の過程を経て、下記式4.1で表される。
【数２２】
2007121244.tif 000024
【００７７】
ただし、
WN101：  N101のチャネル幅
WN102：  N102のチャネル幅
WN103：  N103のチャネル幅
WN105：  N105のチャネル幅
LN101：  N101のチャネル長
LN102：  N102のチャネル長
LN103：  N103のチャネル長
LN105：  N105のチャネル長
VT：  N101〜N105，N112〜N115の閾値電圧
η：  N101，N102，N112のサブスレッショルド係数の補正項
k：  ボルツマン定数
q：  電子の電荷量
T：  温度検出回路C20の温度
である。
【００７８】
また、出力端子OUT2から出力される電圧VTD2も、上記式3.1〜3.8と同様の過程を経て、下記式4.2で表される。
【数２３】
2007121244.tif 000025
【００７９】
ただし、
WN112：  N112のチャネル幅
WN113：  N113のチャネル幅
WN115：  N115のチャネル幅
LN112：  N112のチャネル長
LN113：  N113のチャネル長
LN115：  N115のチャネル長
である。
【００８０】
ここで、N102のチャネル長LN102とN112のチャネル長LN112とが等しく、N103のチャネル長LN103とN113のチャネル長LN113とが等しく、N102のチャネル幅WN102とN112のチャネル幅WN112とが等しく、N103のチャネル幅WN103とN105のチャネル幅WN105とN113のチャネル幅WN113とN115のチャネル幅WN115とが等しく設定されていれば、VTD1とVTD2の差電圧δV（≡VTD1-VTD2）は、上記式4.1，4.2から下記式4.3で与えられる。
【数２４】
2007121244.tif 000026
【００８１】
上記式4.3をみると、差電圧δVは、N101〜N105，N112〜N115の閾値電圧VTに依存しないことが分かる。
【００８２】
電圧VTD1，VTD2をそれぞれ、差動増幅回路（図示省略）の２つの入力端子に印加すれば、該差動増幅回路の出力端子（OUT3とする）からは、差電圧δVが増幅されて出力される。出力端子OUT3から出力される電圧をVTD3とし、前記差動増幅回路の増幅率をβとすると、VTD3は、下記式4.4で与えられる。
【数２５】
2007121244.tif 000027
【００８３】
したがって、電圧VTD3の温度係数をαVTD3とすると、αVTD3は、上記式3.10〜3.11と同様の過程を経て、下記式4.5で表される。
【数２６】
2007121244.tif 000028
【００８４】
上記式4.5をみると、電圧VTD3の温度係数αVTD3は、(LN105-LN115)/LN103や、LN102に対するLN101の比LN101/LN102や、WN101に対するWN102の比WN102/WN101を調整することによって適宜調節できることが分かる。これらの設計パラメータは、比較的容易に高い精度で設定することができる。
【００８５】
また、上記式4.5をみると、電圧VTD3の温度係数αVTD3は、製造プロセスでのバラツキが小さいサブスレッショルド係数の補正項ηには依存しているものの、製造プロセスによって影響を受けやすい閾値電圧VTには依存していないことも分かる。以上のことから、第二の温度検出回路C20が、上記の設計パラメータを適切に選択することによって、上記式4.5で与えられる温度係数αVTD3を有する電圧VTD3を安定して得ることができるものであることも分かる。
【００８６】
以上では、図５に示す第二の温度検出回路C20の原理を説明したが、図６に示す温度検出回路C20においても、差動増幅回路の出力端子OUT3から出力される電圧VTD3の温度係数αVTD3は、N104の閾値電圧とN114の閾値電圧が等しければ、上記式4.5で与えられるαVTD3と同一になる。また、図６に示す温度検出回路C20におけるN104とN114のそれぞれを、順方向立ち上がり電圧の等しいダイオードD1とD2とで置き換えた場合も、差動増幅回路の出力端子OUT3から出力される電圧VTD3の温度係数αVTD3は、上記式4.5で与えられるαVTD3と同一になる。
【００８７】
［第二の温度検出回路C20のシミュレーション結果］
続いて、第二の温度検出回路C20のシミュレーション結果について説明する。シミュレーションに用いた温度検出回路C20の製造プロセスは、1.2ミクロンルールのｎウェルCMOSプロセスである。また、標準の電源電圧VDDは5.0Vとし、温度検出回路C20に組み込まれた各nチャネルMOSFETの閾値電圧は0.8Vで、各pチャネルMOSFETの閾値電圧は−0.8Vとした。さらに、電圧VTD1，VTD2を入力する差動増幅回路の増幅率βは、1.0とした。
【００８８】
図８に、図５に示す第二の温度検出回路C20における(LN105-LN115)/LN103に対する差電圧δV及び温度係数αVTD3の依存性をシミュレーションした結果をグラフで示す。また、図９に、図６に示す第二の温度検出回路C20における(LN105-LN115)/LN103に対する差電圧δV及び温度係数αVTD3の依存性をシミュレーションした結果をグラフで示す。ただし、nウェルCMOS回路においては、図６のN104及びN114のソースと基板は接続できず、基板がアース端子GNDに接続される。したがって、N104とN114の閾値電圧VTは、基板バイアス効果によって変動するが、差電圧δVと温度係数αVTD3は、図９に示すように安定に得ることができる。
【００８９】
図８と図９をみると、差電圧δV及び温度係数αVTD3は、(LN105-LN115)/LN103に略比例して変化することが読み取れる。したがって、差電圧δV及び温度係数αVTD3は、(LN105-LN115)/LN103の値を変化させることによって容易に制御可能であることがわかる。また、(LN105-LN115)/LN103の値を3〜10の範囲で変化させることによって、差電圧δVを約0.3〜1.5 Vの範囲で制御可能であることも分かった。さらに、温度係数αVTD3を約1〜5mV/Kといった広い範囲で制御可能であることも分かった。
【００９０】
以上のシミュレーション結果から、第二の温度検出回路C20が、非常に優れた電気的特性を示し、温度係数αVTD3を所望の値に容易に制御することができるものであることが分かった。したがって、第二の温度検出回路C20が、マイクロプロセッサやDRAMなどの半導体チップに集積して用いるオンチップの温度センサとして好適に用いることができるものであることも分かった。
【図面の簡単な説明】
【００９１】
【図１】従来の温度検出回路を示した回路図である。
【図２】第一の温度検出回路C10を示した回路図である。
【図３】第一の温度検出回路C10における、電源電圧VDDに対する温度依存電圧VTD1及びVA1の依存性を、温度Tが-60℃（213K）である場合と、20℃（293K）である場合と、100℃（373K）である場合とのそれぞれについて、シミュレーションした結果をグラフで示した図である。
【図４】第一の温度検出回路C10におけるN103，N105のチャネル長LN103，LN105の比LN105/LN103に対する温度依存電圧VTD1及び温度係数αVTD1の依存性をシミュレーションした結果をグラフで示した図である。
【図５】第二の温度検出回路C20を示した回路図である。
【図６】第二の温度検出回路C20の他の実施態様を示した回路図である。
【図７】第二の温度検出回路C20のさらに別の実施態様を示した回路図である。
【図８】図５に示す第二の温度検出回路C20における(LN105-LN115)/LN103に対する差電圧δV及び温度係数αVTD3の依存性をシミュレーションした結果をグラフで示した図である。
【図９】図６に示す第二の温度検出回路C20における(LN105-LN115)/LN103に対する差電圧δV及び温度係数αVTD3の依存性をシミュレーションした結果をグラフで示した図である。
【符号の説明】
【００９２】
C10  第一の温度検出回路
C11  温度係数調整回路
C12  カレントミラー回路
C13  スタートアップ回路
C20  第二の温度検出回路
C21  温度係数調整回路
C22  カレントミラー回路
C23  スタートアップ回路
C30  従来の温度検出回路
C31  温度係数調整回路
C32  カレントミラー回路
C33  スタートアップ回路
N101  第一MOSFET
N102  第二MOSFET
N103  第三MOSFET
N104  第四MOSFET
N105  第五MOSFET
N106  第六MOSFET
N112  第十二MOSFET
N113  第十三MOSFET
N114  第十四MOSFET
N115  第十五MOSFET
N116  第十六MOSFET
P201〜P205，P211〜P215  MOSFET（カレントミラー回路用）
P301，N401〜N405  MOSFET（スタートアップ回路用）
D1，D2  ダイオード
R1，R2  抵抗素子
SUP  電源端子
GND  アース端子
OUT1，OUT2  出力端子
【図１】
2007121244.tif 000029
【図２】
2007121244.tif 000030
【図３】
2007121244.tif 000031
【図４】
2007121244.tif 000032
【図５】
2007121244.tif 000033
【図６】
2007121244.tif 000034
【図７】
2007121244.tif 000035
【図８】
2007121244.tif 000036
【図９】
2007121244.tif 000037