(57)【要約】【課題】  少ない信号線でデータ転送を行い、消費電力を小さく抑える。【解決手段】  クロック信号を転送するクロック信号線と、クロック信号と同期した画像データを転送するデータ信号線と、画像データと同期した制御信号を転送する制御信号線と、を含むバスを介して相手デバイスに接続されるデータ転送制御装置であって、上層回路から制御信号が入力されると、制御信号に基づいて制御コードを生成する制御コード生成回路と、制御コードをシリアル信号に変換し、シリアル制御信号を生成する第１のパラレルシリアル変換回路と、シリアル制御信号を制御信号線に出力する第１の出力回路と、上層回路から画像データが入力されると、画像データをシリアル信号に変換し、シリアル画像データ信号を生成する第２のパラレルシリアル変換回路と、シリアル画像データ信号をデータ信号線に出力する第２の出力回路と、を含む。【選択図】      図２
2007034884.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を転送するクロック信号線と、前記クロック信号と同期したシリアル画像データ信号を転送するデータ信号線と、前記シリアル画像データと同期したシリアル制御信号を転送する制御信号線と、を含むバスを介して相手デバイスに接続されるデータ転送制御装置であって、
上層回路から制御信号が入力されると、前記制御信号に基づいて制御コードを生成する制御コード生成回路と、
前記制御コードをシリアル信号に変換し、前記シリアル制御信号を生成する第１のパラレルシリアル変換回路と、
前記シリアル制御信号を前記制御信号線に出力する第１の出力回路と、
前記上層回路から画像データが入力されると、前記画像データをシリアル信号に変換し、前記シリアル画像データ信号を生成する第２のパラレルシリアル変換回路と、
前記シリアル画像データ信号を前記データ信号線に出力する第２の出力回路と、を含む、
ことを特徴とするデータ転送制御装置。
【請求項２】
請求項１に記載のデータ転送制御装置において、
前記第１の出力回路は、前記シリアル制御信号を差動信号に変換する回路を含み、
前記第２の出力回路は、前記シリアル画像データ信号を差動信号に変換する回路を含む、
ことを特徴とするデータ転送制御装置。
【請求項３】
請求項１または２に記載のデータ転送制御装置において、
前記制御コードには、前記相手デバイスに対して動作停止を指示するアイドルコードが含まれる、
ことを特徴とするデータ転送制御装置。
【請求項４】
請求項３に記載のデータ転送制御装置において、
前記データ転送制御装置は、前記上層回路から前記画像データの転送の開始または停止を指示する転送指示信号を受け、前記転送指示信号に基づき、前記制御コード生成回路と前記第１の出力回路及び前記第２の出力回路の動作を制御する指示回路を含み、
前記指示回路は、停止を指示する前記転送指示信号を受けると、前記制御コード生成回路に前記アイドルコードを生成させ、前記第１の出力回路が前記シリアル制御信号として前記アイドルコードを出力した後、前記第１の出力回路及び前記第２の出力回路の動作を停止させる、
ことを特徴とするデータ転送制御装置。
【請求項５】
請求項１または２に記載のデータ転送制御装置において、
前記制御コードには、前記相手デバイスに対して動作開始を指示するスタートコードが含まれる、
ことを特徴とするデータ転送制御装置。
【請求項６】
請求項５に記載のデータ転送制御装置において、
前記指示回路は、開始を指示する前記転送指示信号を受けると、前記制御コード生成回路に前記スタートコードを生成させ、前記第１の出力回路が前記シリアル制御信号として前記スタートコードを出力した後、前記第２の出力回路の動作を開始させる、
ことを特徴とするデータ転送制御装置。
【請求項７】
請求項１または２に記載のデータ転送制御装置において、
前記制御信号は、前記画像データを表示デバイスに表示するための水平同期信号と、垂直同期信号と、データ制御信号と、を含む、
ことを特徴とするデータ転送制御装置。
【請求項８】
クロック信号を転送するクロック信号線と、前記クロック信号と同期したシリアル画像データ信号を転送するデータ信号線と、前記シリアル画像データと同期したシリアル制御信号を転送する制御信号線と、を含むバスを介して送信側データ転送装置と受信側データ転送装置が相互に接続されているデータ転送制御装置であって、
前記送信側データ転送装置は、
上層回路から制御信号が入力されると、前記制御信号に基づいて制御コードを生成する制御コード生成回路と、
前記制御コードをシリアル信号に変換し、前記シリアル制御信号を生成する第１のパラレルシリアル変換回路と、
前記シリアル制御信号を前記制御信号線に出力する第１の出力回路と、
前記上層回路から画像データが入力されると、前記画像データをシリアル信号に変換し、前記シリアル画像データ信号を生成する第２のパラレルシリアル変換回路と、
前記シリアル画像データ信号を前記データ信号線に出力する第２の出力回路と、を含み、
前記送信側データ転送装置は、
前記送信側データ転送装置から前記制御信号線を介し前記シリアル制御信号を受信する第１の受信回路と、
前記シリアル制御信号が受信されると、前記シリアル制御信号をパラレル信号に変換し、前記制御コードを生成する第１のシリアルパラレル変換回路と、
前記制御コードに基づいて前記制御信号を生成する制御コード解読回路と、
前記送信側データ転送装置から前記データ信号線を介し前記シリアル画像データ信号を受信する第２の受信回路と、
前記シリアル画像データ信号が受信されると、前記シリアル画像データ信号をパラレル信号に変換し、前記画像データを生成する第２のパラレルシリアル変換回路と、を含む、
ことを特徴とするデータ転送制御装置。
【請求項９】
請求項１から８のいずれか一項に記載のデータ転送制御装置と、
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送制御装置及び電子機器に関する。
【背景技術】
【０００２】
近年、ＥＭＩノイズの低減などを目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送インターフェースが脚光を浴びている。この高速シリアル転送インターフェースでは、トランスミッタ回路がシリアル化されたデータを差動信号(differential signals）により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。
【０００３】
さて、一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラが設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。この場合に、第１の機器部分に設けられる第１の基板と、第２の機器部分に設けられる第２の基板との間のデータ転送を、シリアル信号線を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。従って、このような接続部分での効率的なシリアル転送を実現できる高速シリアルインターフェースの出現が望まれている。
【０００４】
この問題を解決するために、例えば特許文献１には、８ビットのデータ信号を１０ビットに変換して伝送する方法を説明している。
【０００５】
また、特許文献２では、差動信号と共にこの差動信号が有効であるか否かを示すデータ有効信号をＭＰＵから受信し、ＭＰＵから受信したデータ有効信号に基づいて少なくとも受信回路の動作の一部を停止する停止制御回路を含む表示ユニットが記載されている。すなわち、特許文献２記載の技術は、１フレーム周期Ｔと１フレーム分のデータ転送に必要な期間ｔ１との差分のＴ−ｔ１の期間の消費電力を低減するための技術である。また、受信する側のデバイスにＲＡＭがあることが前提となる。
【０００６】
【特許文献１】米国特許第４４８６７３９号明細書
【特許文献２】特開２００１−２２２２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、８ビットから１０ビットに変換するための論理変換回路が複雑であり、回路面積も大きく、消費電力が大きい。さらに、特許文献２では、データの転送が行われていない期間においても差動信号が無効であることを示すデータ有効信号を送信し続けるため、無駄な消費電力を必要とする。
【０００８】
本発明は、このような事情に鑑みてなされたものであり、信号線の数が少なく、論理回路が簡単で消費電力を小さく抑えることができるデータ転送制御装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のデータ転送制御装置では、クロック信号を転送するクロック信号線と、前記クロック信号と同期したシリアル画像データ信号を転送するデータ信号線と、前記シリアル画像データと同期したシリアル制御信号を転送する制御信号線と、を含むバスを介して相手デバイスに接続されるデータ転送制御装置であって、上層回路から制御信号が入力されると、前記制御信号に基づいて制御コードを生成する制御コード生成回路と、前記制御コードをシリアル信号に変換し、前記シリアル制御信号を生成する第１のパラレルシリアル変換回路と、前記シリアル制御信号を前記制御信号線に出力する第１の出力回路と、前記上層回路から画像データが入力されると、前記画像データをシリアル信号に変換し、前記シリアル画像データ信号を生成する第２のパラレルシリアル変換回路と、前記シリアル画像データ信号を前記データ信号線に出力する第２の出力回路と、を含む、ことを要旨とする。
【００１０】
この構成によれば、画像データと同期する制御信号を簡単な論理回路で構成された制御コード生成回路により制御コードを符号化し、制御コードを画像データと共にシリアル信号に変換して同じバスのデータ信号線により相手デバイスに転送することができるので、従来技術に比べて回路構成も容易であり、別の信号線を用意することなく、画像データの転送を行うことができる。
【００１１】
また、本発明のデータ転送制御装置では、前記第１の出力回路は、前記シリアル制御信号を差動信号に変換する回路を含み、前記第２の出力回路は、前記シリアル画像データ信号を差動信号に変換する回路を含む。
【００１２】
この構成によれば、画像データと制御データをシリアル信号に変換した後、差動信号に変換して相手デバイスに転送するので、ＥＭＩノイズの影響を抑え、高速にデータ転送を行うことができる。
【００１３】
また、本発明のデータ転送制御装置では、前記制御コードには、前記相手デバイスに対して動作停止を指示するアイドルコードが含まれる。
【００１４】
この構成によれば、制御コードとしてアイドルコードを転送することにより、相手デバイスが制御コードを解読しアイドルコードであると判断した時点で、動作停止することができる。また、制御コードは、同じバスの信号線で転送されてくるので、転送側が相手デバイスに動作停止を指示するために別の信号線を設ける必要がなくなる。
【００１５】
また、本発明のデータ転送制御装置では、前記上層回路から前記画像データの転送の開始または停止を指示する転送指示信号を受け、前記転送指示信号に基づき、前記制御コード生成回路と前記第１の出力回路及び前記第２の出力回路の動作を制御する指示回路を含み、前記指示回路は、停止を指示する前記転送指示信号を受けると、前記制御コード生成回路に前記アイドルコードを生成させ、前記第１の出力回路が前記シリアル制御信号として前記アイドルコードを出力した後、前記第１の出力回路及び前記第２の出力回路の動作を停止させる。
【００１６】
この構成によれば、アイドルコードを転送した後は、次に動作を開始するまでデータ転送は行われないので、第１の出力回路及び第２の出力回路の動作を停止させることにより、消費電力を抑えることができる。
【００１７】
また、本発明のデータ転送制御装置では、前記制御コードには、前記相手デバイスに対して動作開始を指示するスタートコードが含まれる。
【００１８】
この構成によれば、制御コードとしてスタートコードを転送することにより、相手デバイスが制御コードを解読しスタートコードであると判断した時点で、動作開始することができる。また、制御コードは、同じバスの信号線で転送されてくるので、転送側が相手デバイスに動作開始を指示するために別の信号線を設ける必要がなくなる。
【００１９】
また、本発明のデータ転送制御装置では、前記指示回路は、開始を指示する前記転送指示信号を受けると、前記制御コード生成回路に前記スタートコードを生成させ、前記第１の出力回路が前記シリアル制御信号として前記スタートコードを出力した後、前記第２の出力回路の動作を開始させる。
【００２０】
この構成によれば、スタートコードを転送する前まで第２の出力回路の動作を停止させ、スタートコードを転送した直後から第２の出力回路の動作を開始させることにより、開始直前まで消費電力を抑えることができる。
【００２１】
また、本発明のデータ転送制御装置では、前記制御信号は、前記画像データを表示デバイスに表示するための水平同期信号と、垂直同期信号と、データ制御信号と、を含む。
【００２２】
また、本発明のデータ転送制御装置では、クロック信号を転送するクロック信号線と、前記クロック信号と同期したシリアル画像データ信号を転送するデータ信号線と、前記シリアル画像データと同期したシリアル制御信号を転送する制御信号線と、を含むバスを介して送信側データ転送装置と受信側データ転送装置が相互に接続されているデータ転送制御装置であって、前記送信側データ転送装置は、上層回路から制御信号が入力されると、前記制御信号に基づいて制御コードを生成する制御コード生成回路と、前記制御コードをシリアル信号に変換し、前記シリアル制御信号を生成する第１のパラレルシリアル変換回路と、前記シリアル制御信号を前記制御信号線に出力する第１の出力回路と、前記上層回路から画像データが入力されると、前記画像データをシリアル信号に変換し、前記シリアル画像データ信号を生成する第２のパラレルシリアル変換回路と、前記シリアル画像データ信号を前記データ信号線に出力する第２の出力回路と、を含み、前記送信側データ転送装置は、前記送信側データ転送装置から前記制御信号線を介し前記シリアル制御信号を受信する第１の受信回路と、前記シリアル制御信号が受信されると、前記シリアル制御信号をパラレル信号に変換し、前記制御コードを生成する第１のシリアルパラレル変換回路と、前記制御コードに基づいて前記制御信号を生成する制御コード解読回路と、前記送信側データ転送装置から前記データ信号線を介し前記シリアル画像データ信号を受信する第２の受信回路と、前記シリアル画像データ信号が受信されると、前記シリアル画像データ信号をパラレル信号に変換し、前記画像データを生成する第２のパラレルシリアル変換回路と、を含む。
【００２３】
この構成によれば、画像データと同期する制御信号を簡単な論理回路で構成された制御コード生成回路により制御コードを符号化し、制御コードを画像データと共にシリアル信号に変換して同じバスのデータ信号線により相手デバイスに転送することができるので、従来技術に比べて回路構成も容易であり、別の信号線を用意することなく、画像データの転送を行うことができる。
【００２４】
また本発明は、上記のいずれかのデータ転送制御装置と、通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含む電子機器に関係する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を具体化した実施例について図面に従って説明する。
（第１実施形態）
【００２６】
＜データ転送システムの全体構成＞
図１は、本発明の一実施形態に係るデータ転送制御装置を使用したデータ転送システムの全体構成図である。なお、本実施形態では、１２ビットのパラレル信号をシリアル信号に変換し、差動信号で転送する場合について説明する。
【００２７】
図１に示すように、データ転送システム１は、少なくとも、データ転送制御装置である送信側データ転送装置１００と、相手デバイスである受信側データ転送装置２００と、上層回路であり表示デバイス（液晶ディスプレイなど）に対するコントロール信号を出力するＬＣＤ（Liquid Crystal Display）コントローラ３００と、後段回路であり表示デバイスを駆動するＬＣＤドライバ４００から構成されている。
【００２８】
さらに、送信側データ転送装置１００と受信側データ転送装置２００は、差動信号を転送するデータ信号線（ＤＴ１、ＤＴ１Ｘ、ＤＴ２、ＤＴ２Ｘ）と制御信号線（ＣＴＬ、ＣＴＬＸ）とクロック信号線（ＣＫ、ＣＫＸ）で構成されるバス１０１で接続されている。
【００２９】
送信側データ転送装置１００は、パラレルシリアル変換回路１１０と、ＬＶＤＳドライバ群１５０で構成され、受信側データ転送装置２００は、ＬＶＤＳレシーバ群２５０と、シリアルパラレル変換回路２１０で構成される。
【００３０】
ＬＣＤコントローラ３００は、送信側データ転送装置１００に対して、クロック信号ＬＯ＿ＣＬＫと、８ビットの画像データＲ［８：１］、Ｇ［８：１］、Ｂ［８：１］と、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとデータ制御信号ＤａｔａＥｎａｂｌｅを含む３ビットの制御信号ＣＴＬ［３：１］を送信する。また、ＬＣＤコントローラ３００は、クロック信号ＬＯ＿ＣＬＫをＬＣＤコントローラ３００に内蔵するＰＬＬ（Phase Locked Loop）回路（図示しない）により１２倍に逓倍した高速クロック信号ＨＩ＿ＣＬＫを生成し、送信側データ転送装置１００に送信する。ＬＣＤコントローラ３００は、画像データの転送の開始または停止を指示する転送指示信号ＳＴＡＲＴと、送信側データ転送装置１００の内部データを初期化するリセット信号ＲＥＳＥＴと、ＬＶＤＳドライバ群１５０を待機状態にするスタンバイ信号ＳＴＢＹを送信側データ転送装置１００に送信する。
【００３１】
受信側データ転送装置２００は、ＬＣＤドライバ４００に対して、クロック信号ＲＸ＿ＣＬＫと、８ビットの画像データＲＯ［８：１］、ＧＯ［８：１］、ＢＯ［８：１］と、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとデータ制御信号ＤａｔａＥｎａｂｌｅを含む３ビットの制御信号ＣＴＬＯ［３：１］を送信する。また、受信側データ転送装置２００は、転送指示信号ＳＴＡＲＴＯをＬＣＤドライバ４００に送信する。
【００３２】
ＬＣＤドライバ４００は、受信側データ転送装置２００に対し、ＬＶＤＳレシーバ群２５０を待機状態にするスタンバイ信号ＳＴＢＹを送信する。
【００３３】
＜送信側データ転送装置の構成＞
次に、図２を参照して送信側データ転送装置１００の構成を説明する。図２は、送信側データ転送装置１００の構成を示す回路ブロック図である。
【００３４】
パラレルシリアル変換回路１１０は、制御コード生成回路１３０と、第１のパラレルシリアル変換回路であるシフトレジスタ１３１と、第２のパラレルシリアル変換回路である第２パラレルシリアル変換回路１２０と、指示回路１３２と、インバータ１３３と、ＯＲゲート１３４と、から構成される。
【００３５】
指示回路１３２は、クロック信号ＬＯ＿ＣＬＫと転送指示信号ＳＴＡＲＴとリセット信号ＲＥＳＥＴとスタンバイ信号ＳＴＢＹを入力し、第１指示信号ＥＮＢ１と第２指示信号ＥＮＢ２Ｘを出力する。
【００３６】
制御コード生成回路１３０は、制御信号ＣＴＬ［３：１］とクロック信号ＬＯ＿ＣＬＫと第１指示信号ＥＮＢ１を入力し、１２ビットの制御コードＣＴＬＣＤ［１２：１］を出力する。
【００３７】
シフトレジスタ１３１は、高速クロック信号ＨＩ＿ＣＬＫと制御コードＣＴＬＣＤ［１２：１］を入力し、シリアル制御信号ＣＴＬＳＲを出力する。
【００３８】
インバータ１３３は、高速クロック信号ＨＩ＿ＣＬＫを反転したシリアルクロック信号ＣＬＫＳＲを出力する。また、ＯＲゲート１３４は、スタンバイ信号ＳＴＢＹと第２指示信号ＥＮＢ２Ｘを入力し、内部スタンバイ信号ＳＴＢを出力する。
【００３９】
さらに、第２パラレルシリアル変換回路１２０は、３つのラッチ回路１２１、１２２、１２３と、２つのシフトレジスタ１２４、１２５と、から構成される。
【００４０】
ラッチ回路１２１、１２２、１２３は、クロック信号ＬＯ＿ＣＬＫの立ち上がり時に、各々、画像データＲ［８：１］、Ｇ［８：１］、Ｂ［８：１］の値を記憶する。
【００４１】
シフトレジスタ１２４は、ラッチ回路１２１が記憶している画像データＲ［８：１］と、ラッチ回路１２２が記憶している画像データＧ［８：１］のうち上位４ビットのＧ［８：５］と、高速クロック信号ＨＩ＿ＣＬＫに基づいて、シリアル画像データ信号ＤＴ１ＳＲを出力する。
【００４２】
また、シフトレジスタ１２５は、ラッチ回路１２２が記憶している画像データＧ［８：１］のうち下位４ビットのＧ［４：１］と、ラッチ回路１２３が記憶している画像データＢ［８：１］と、高速クロック信号ＨＩ＿ＣＬＫに基づいて、シリアル画像データ信号ＤＴ２ＳＲを出力する。
【００４３】
ＬＶＤＳドライバ群１５０は、４つのＬＶＤＳドライバ１５１〜１５４で構成される。ＬＶＤＳドライバ１５３は、第１の出力回路であり、ＬＶＤＳドライバ１５１、１５２は、第２の出力回路である。
【００４４】
ＬＶＤＳドライバ１５１は、シリアル画像データ信号ＤＴ１ＳＲと内部スタンバイ信号ＳＴＢを入力し、バス１０１のデータ信号線ＤＴ１、ＤＴ１Ｘに差動信号ＴＸ＿ＤＴ１と反転差動信号ＴＸ＿ＤＴ１Ｘを出力する。
【００４５】
ＬＶＤＳドライバ１５２は、シリアル画像データ信号ＤＴ２ＳＲと内部スタンバイ信号ＳＴＢを入力し、バス１０１のデータ信号線ＤＴ２、ＤＴ２Ｘに差動信号ＴＸ＿ＤＴ２と反転差動信号ＴＸ＿ＤＴ２Ｘを出力する。
【００４６】
ＬＶＤＳドライバ１５３は、シリアル制御信号ＣＴＬＳＲとスタンバイ信号ＳＴＢＹを入力し、バス１０１の制御信号線ＣＴＬ、ＣＴＬＸに差動信号ＴＸ＿ＣＴＬと反転差動信号ＴＸ＿ＣＴＬＸを出力する。
【００４７】
ＬＶＤＳドライバ１５４は、シリアルクロック信号ＣＬＫＳＲとスタンバイ信号ＳＴＢＹを入力し、バス１０１のクロック信号線ＣＫ、ＣＫＸに差動信号ＴＸ＿ＣＫと反転差動信号ＴＸ＿ＣＫＸを出力する。
【００４８】
＜受信側データ転送装置の構成＞
次に、図３を参照して受信側データ転送装置２００の構成を説明する。図３は、受信側データ転送装置２００の構成を示す回路ブロック図である。
【００４９】
ＬＶＤＳレシーバ群２５０は、４つのＬＶＤＳレシーバ２５１〜２５４で構成される。ＬＶＤＳレシーバ２５３は、第１の受信回路であり、ＬＶＤＳレシーバ２５１、２５２は、第２の受信回路である。
【００５０】
ＬＶＤＳレシーバ２５１は、バス１０１のデータ信号線ＤＴ１、ＤＴ１Ｘから差動信号ＲＸ＿ＤＴ１と反転差動信号ＲＸ＿ＤＴ１Ｘを受信し、内部スタンバイ信号ＲＳＴＢにより動作が制御され、シリアル画像データ信号ＲＤＴ１ＳＲを出力する。
【００５１】
ＬＶＤＳレシーバ２５２は、バス１０１のデータ信号線ＤＴ２、ＤＴ２Ｘから差動信号ＲＸ＿ＤＴ２と反転差動信号ＲＸ＿ＤＴ２Ｘを受信し、内部スタンバイ信号ＲＳＴＢにより動作が制御され、シリアル画像データ信号ＲＤＴ２ＳＲを出力する。
【００５２】
ＬＶＤＳレシーバ２５３は、バス１０１の制御信号線ＣＴＬ、ＣＴＬＸから差動信号ＲＸ＿ＣＴＬと反転差動信号ＲＸ＿ＣＴＬＸを受信し、スタンバイ信号ＳＴＢＹにより動作が制御され、シリアル制御信号ＲＣＴＬＳＲを出力する。
【００５３】
ＬＶＤＳレシーバ２５４は、バス１０１のクロック信号線ＣＫ、ＣＫＸから差動信号ＴＸ＿ＣＫと反転差動信号ＴＸ＿ＣＫＸを受信し、スタンバイ信号ＳＴＢＹにより動作が制御され、シリアルクロック信号ＲＣＬＫＳＲを出力する。
【００５４】
なお、４つのＬＶＤＳレシーバ２５１〜２５４の差動信号（ＲＸ＿ＤＴ１、ＲＸ＿ＤＴ２、ＲＸ＿ＣＴＬ、ＲＸ＿ＣＫ）と反転差動信号（ＲＸ＿ＤＴ１Ｘ、ＲＸ＿ＤＴ２Ｘ、ＲＸ＿ＣＴＬＸ、ＲＸ＿ＣＫＸ）の入力端子の間には、各々概ね１００Ωの終端抵抗２５５が接続されている。
【００５５】
シリアルパラレル変換回路２１０は、第１のシリアルパラレル変換回路であるシフトレジスタ２３０と、制御コード解読回路２３１と、第２のシリアルパラレル変換回路である第２シリアルパラレル変換回路２２０と、１２分周器２３２と、ＯＲゲート２３３と、インバータ２３４と、から構成される。
【００５６】
１２分周器２３２は、シリアルクロック信号ＲＣＬＫＳＲを入力し、１２分周したクロック信号ＲＸ＿ＣＬＫを出力する。
【００５７】
シフトレジスタ２３０は、シリアルクロック信号ＲＣＬＫＳＲとシリアル制御信号ＲＣＴＬＳＲを入力し、制御コードＣＴＬＯＣＤ［１２：１］を出力する。
【００５８】
制御コード解読回路２３１は、制御コードＣＴＬＯＣＤ［１２：１］とクロック信号ＲＸ＿ＣＬＫを入力し、３ビットの制御信号ＣＴＬＯ［３：１］と転送指示信号ＳＴＡＲＴＯを出力する。
【００５９】
ＯＲゲート２３３は、スタンバイ信号ＳＴＢＹと転送指示信号ＳＴＡＲＴＯの反転信号を入力し、内部スタンバイ信号ＲＳＴＢを出力する。
【００６０】
さらに、第２シリアルパラレル変換回路２２０は、２つのシフトレジスタ２２１、２２２と、３つのラッチ回路２２３、２２４、２２５と、から構成される。
【００６１】
シフトレジスタ２２１は、１２ビットのシリアル画像データ信号ＲＤＴ１ＳＲを入力し、シリアルクロック信号ＲＣＬＫＳＲに基づき、上位８ビットを画像データＲＯ［８：１］として順次出力し、下位４ビットを画像データＧＯ［８：５］として順次出力する。
【００６２】
また、シフトレジスタ２２２は、１２ビットのシリアル画像データ信号ＲＤＴ２ＳＲを入力し、シリアルクロック信号ＲＣＬＫＳＲに基づき、上位４ビットを画像データＧＯ［４：１］として順次出力し、下位８ビットを画像データＢＯ［８：１］として順次出力する。
【００６３】
ラッチ回路２２３，２２４、２２５は、クロック信号ＲＸ＿ＣＬＫの立ち上がり時に、各々、画像データＲＯ［８：１］、ＧＯ［８：１］、ＢＯ［８：１］の値を記憶する。
【００６４】
＜制御コード生成回路の動作＞
制御コード生成回路１３０は、第１指示信号ＥＮＢ１がＨレベルの期間、制御信号ＣＴＬ［３：１］に含まれる水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとデータ制御信号ＤａｔａＥｎａｂｌｅを下記の式（１）のように１２ビットの制御コードＣＴＬＣＤ［１２：１］に変換する。
ＣＴＬＣＤ［１２：１］＝（０、ＨＳＹＮＣ、１、ＶＳＹＮＣ、０、ＤａｔａＥｎａｂｌｅ、１、０、１、０、１、１）・・・（１）
例えば、ＨＳＹＮＣ＝１、ＶＳＹＮＣ＝０、ＤａｔａＥｎａｂｌｅ＝１の場合は、ＣＴＬＣＤ［１２：１］＝（０、１、１、０、０、１、１、０、１、０、１、１）となる。
【００６５】
また、制御コード生成回路１３０は、第１指示信号ＥＮＢ１がＨレベルからＬレベルに遷移すると、アイドルコードとして下記の式（２）の値を制御コードＣＴＬＣＤ［１２：１］に出力する。
ＣＴＬＣＤ［１２：１］＝（０、０、０、０、０、０、０、０、０、０、０、０）・・・（２）
【００６６】
また、制御コード生成回路１３０は、第１指示信号ＥＮＢ１がＬレベルからＨレベルに遷移すると、スタートコードとして下記の式（３）の値を制御コードＣＴＬＣＤ［１２：１］に出力し、その後、式（１）の値を出力する。
ＣＴＬＣＤ［１２：１］＝（０、０、０、０、０、０、０、０、１、１、１、１）・・・（３）
【００６７】
＜データ転送の動作＞
次に、図４を参照してデータ転送システムにおけるデータ転送の動作を説明する。図４は、データ転送の動作を説明するタイミングチャートである。
【００６８】
＜送信側データ転送装置の動作＞
ＬＣＤコントローラ３００から画像データＲ［８：１］、Ｇ［８：１］、Ｂ［８：１］と、制御信号ＣＴＬ［３：１］が、送信側データ転送装置１００に送信され、時点ｔ１においてクロック信号ＬＯ＿ＣＬＫが立ち上がると、ラッチ回路１２１、１２２、１２３は、各々画像データＲ［８：１］、Ｇ［８：１］、Ｂ［８：１］を記憶し、制御コード生成回路１３０は、制御信号ＣＴＬ［３：１］を読み込み、式（１）の制御コードＣＴＬＣＤ［１２：１］を生成する。
【００６９】
クロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ１で、ラッチ回路１２１は、データＲ［８：１］をラッチする。また、クロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ１で、ラッチ回路１２２は、データＧ［８：１］をラッチする。また、クロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ１で、ラッチ回路１２３は、データＢ［８：１］をラッチする。
【００７０】
クロック信号ＬＯ＿ＣＬＫが次に立ち上がる時点ｔ２で、シフトレジスタ１２４には、ラッチ回路１２１が時点ｔ１でラッチしたデータＲ［８：１］およびラッチ回路１２２が時点ｔ１でラッチしたデータＧ［８：５］が入力される。次に、時点ｔ２から時点ｔ３の期間において、高速クロック信号ＨＩ＿ＣＬＫに基づいて、シフトレジスタ１２４は、格納したデータＲ［８：１］およびＧ［８：５］をシリアル画像データ信号ＤＴ１ＳＲとして出力する。シリアル画像データ信号ＤＴ１ＳＲは、ＬＶＤＳドライバ１５１により差動信号ＴＸ＿ＤＴ１およびその反転信号ＴＸ＿ＤＴ１Ｘからなる、差動信号としてバス１０１のデータ信号線を介して相手デバイスに転送される。
【００７１】
また、同様に、クロック信号ＬＯ＿ＣＬＫが次に立ち上がる時点ｔ２で、シフトレジスタ１２５には、ラッチ回路１２２が時点ｔ１でラッチしたデータＧ［４：１］およびラッチ回路１２３が時点ｔ１でラッチしたデータＢ［８：１］が入力される。次に、時点ｔ２から時点ｔ３の期間において、高速クロック信号ＨＩ＿ＣＬＫに基づいて、シフトレジスタ１２５は、格納したデータＧ［４：１］およびＢ［８：１］をシリアル画像データ信号ＤＴ２ＳＲとして出力する。シリアル画像データ信号ＤＴ２ＳＲは、ＬＶＤＳドライバ１５２により差動信号ＴＸ＿ＤＴ２およびその反転信号ＴＸ＿ＤＴ２Ｘからなる、差動信号としてバス１０１のデータ信号線を介して相手デバイスに転送される。
【００７２】
さらに、シフトレジスタ１３１は、制御コード生成回路１３０が生成したＣＴＬＣＤ［１２：１］を、クロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ２で格納する。次に、時点ｔ２から時点ｔ３の期間において、高速クロック信号ＨＩ＿ＣＬＫに基づいて、シフトレジスタ１３１は、格納したＣＴＬＣＤ［１２：１］をシリアル制御信号ＣＴＬＳＲとして出力する。シリアル制御信号ＣＴＬＳＲは、ＬＶＤＳドライバ１５３により差動信号ＴＸ＿ＣＴＬおよびその反転信号ＴＸ＿ＣＴＬＸからなる、差動信号として制御信号線を介して相手デバイスに転送される。
【００７３】
以降、時点ｔ３から時点ｔ４の期間、・・・においても同様の処理が行われる。
【００７４】
インバータ１３３は、高速クロック信号ＨＩ＿ＣＬＫを反転し、シリアルクロック信号ＣＬＫＳＲを生成し、ＬＶＤＳドライバ１５４により、差動信号ＴＸ＿ＣＫと反転差動信号ＴＸ＿ＣＫＸをバス１０１のクロック信号線ＣＫ、ＣＫＸに送信し続ける。
【００７５】
＜受信側データ転送装置の動作＞
一方、受信側データ転送装置２００において、ＬＶＤＳレシーバ２５４は、バス１０１のクロック信号線ＣＫ、ＣＫＸから差動信号ＴＸ＿ＣＫと反転差動信号ＴＸ＿ＣＫＸを各々差動信号ＲＸ＿ＣＫと反転差動信号ＲＸ＿ＣＫＸとして受信し、シリアルクロック信号ＲＣＬＫＳＲを出力する。１２分周器２３２は、シリアルクロック信号ＲＣＬＫＳＲから１２分周したクロック信号ＲＸ＿ＣＬＫを出力する。
【００７６】
ＬＶＤＳレシーバ２５１は、バス１０１のデータ信号線ＤＴ１、ＤＴ１Ｘから差動信号ＴＸ＿ＤＴ１と反転差動信号ＴＸ＿ＤＴ１Ｘを各々差動信号ＲＸ＿ＤＴ１と反転差動信号ＲＸ＿ＤＴ１Ｘとして受信し、シリアル画像データ信号ＲＤＴ１ＳＲを出力する。
【００７７】
ＬＶＤＳレシーバ２５２は、バス１０１のデータ信号線ＤＴ２、ＤＴ２Ｘから差動信号ＴＸ＿ＤＴ２と反転差動信号ＴＸ＿ＤＴ２Ｘを各々差動信号ＲＸ＿ＤＴ２と反転差動信号ＲＸ＿ＤＴ２Ｘとして受信し、シリアル画像データ信号ＲＤＴ２ＳＲを出力する。
【００７８】
ＬＶＤＳレシーバ２５３は、バス１０１の制御信号線ＣＴＬ、ＣＴＬＸから差動信号ＴＸ＿ＣＴＬと反転差動信号ＴＸ＿ＣＴＬＸを各々差動信号ＲＸ＿ＣＴＬと反転差動信号ＲＸ＿ＣＴＬＸとして受信し、シリアル制御信号ＲＣＴＬＳＲを出力する。
【００７９】
シフトレジスタ２２１は、シリアルクロック信号ＲＣＬＫＳＲに基づいて、ＲＤＴ１ＳＲをシリアルパラレル変換し、ＲＯ［８：１］とＧＯ［８：５］を出力する。データラッチ２２３は、シリアルクロック信号ＲＣＬＫＳＲを１２分周したクロック信号ＲＸ＿ＣＬＫに基づいて、シフトレジスタ２２１の出力ＲＯ［８：１］をラッチする。以上の動作により、ｔ２においてシフトレジスタ１２４に入力されたＲ［８：１］は、ｔｔ２においてＲＯ［８：１］データラッチ２２３にラッチされる。ラッチされたデータは、ＬＣＤドライバ４００に出力される。
【００８０】
同様に、シフトレジスタ２２２は、シリアルクロック信号ＲＣＬＫＳＲに基づいて、ＲＤＴ２ＳＲをシリアルパラレル変換し、ＧＯ［４：１］とＢＯ［８：１］を出力する。データラッチ２２４は、シリアルクロック信号ＲＣＬＫＳＲを１２分周したクロック信号ＲＸ＿ＣＬＫに基づいて、シフトレジスタ２２１の出力ＧＯ［８：５］およびシフトレジスタ２２２の出力ＧＯ［４：１］をラッチする。以上の動作により、ｔ２においてシフトレジスタ１２４に入力されたＧ［８：５］とシフトレジスタ１２５に入力されたＧ［４：１］は、ｔｔ２においてＧＯ［８：１］としてデータラッチ２２４にラッチされる。ラッチされたデータは、ＬＣＤドライバ４００に出力される。
【００８１】
また、データラッチ２２５は、シリアルクロック信号ＲＣＬＫＳＲを１２分周したクロック信号ＲＸ＿ＣＬＫに基づいて、シフトレジスタ２２２の出力ＢＯ［８：１］をラッチする。以上の動作により、ｔ２においてシフトレジスタ１２５に入力されたＢ［８：１］は、ｔｔ２においてＢＯ［８：１］としてデータラッチ２２５にラッチされる。ラッチされたデータは、ＬＣＤドライバ４００に出力される。
【００８２】
シフトレジスタ２３０は、シリアルクロック信号ＲＣＬＫＳＲに基づいて、ＲＣＴＬＳＲをシリアルパラレル変換し、ＣＴＬＯＣＤ［１２：１］を出力する。制御コード解読回路２３１は、シリアルクロック信号ＲＣＬＫＳＲを１２分周したクロックに基づいて、シフトレジスタ２３０の出力ＣＴＬＯＣＤ［１２：１］を、３ビットの制御信号ＣＴＬＯ［３：１］と転送指示信号ＳＴＡＲＴＯに変換して、ＬＣＤドライバ４００に出力する。以上の動作により、ｔ２においてシフトレジスタ１２４に入力されたＲ［８：１］は、ｔｔ２においてＲＯ［８：１］データラッチ２２３にラッチされる。
【００８３】
以降、時点ｔｔ３から時点ｔｔ４の期間、・・・においても同様の処理が行われる。
【００８４】
＜スタートコード送信の動作＞
次に、図５を参照してデータ転送システムにおけるスタートコード送信の動作を説明する。図５は、スタートコード送信の動作を説明するタイミングチャートである。
【００８５】
時点ｔｓにおいて、転送指示信号ＳＴＡＲＴがＬレベルからＨレベルに遷移すると、指示回路１３２は、クロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ０において、第１指示信号ＥＮＢ１をＬレベルからＨレベルに遷移させる。さらに、再びクロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ１において、第２指示信号ＥＮＢ２ＸをＨレベルからＬレベルに遷移させる。
【００８６】
制御コード生成回路１３０は、時点ｔ０までの期間、式（２）のアイドルコードを制御コードＣＴＬＣＤ［１２：１］として出力していたが、時点ｔ０において、第１指示信号ＥＮＢ１がＬレベルからＨレベルに遷移したので、時点ｔ１までの期間、式（３）のスタートコードを制御コードＣＴＬＣＤ［１２：１］として出力し、時点ｔ１以降、式（１）の制御コードＣＴＬＣＤ［１２：１］を出力する。
【００８７】
また、時点ｔ１までの期間、スタンバイ信号ＳＴＢＹがＬレベル、第２指示信号ＥＮＢ２ＸがＨレベルなので、ＯＲゲート１３４の出力である内部スタンバイ信号ＳＴＢは、Ｈレベルであり、ＬＶＤＳドライバ１５１とＬＶＤＳドライバ１５２は、待機状態を維持していた。次に、時点ｔ１において、第２指示信号ＥＮＢ２ＸをＨレベルからＬレベルに遷移したので、内部スタンバイ信号ＳＴＢもＬレベルに遷移し、ＬＶＤＳレシーバ２５１とＬＶＤＳレシーバ２５２は、動作状態に遷移する。
【００８８】
一方、受信側データ転送装置２００において、制御コード解読回路２３１は、時点ｔｔ０から時点ｔｔ１の期間に読み込んだ制御コードＣＴＬＯＣＤ［１２：１］が、式（３）のスタートコードと等しいと判断する時点ｔｔ１で、転送指示信号ＳＴＡＲＴＯをＬレベルからＨレベルに遷移させる。
【００８９】
また、時点ｔｔ１までの期間、スタンバイ信号ＳＴＢＹがＬレベル、転送指示信号ＳＴＡＲＴＯがＬレベルなので、ＯＲゲート２３３の出力である内部スタンバイ信号ＲＳＴＢは、Ｈレベルであり、ＬＶＤＳレシーバ２５１とＬＶＤＳレシーバ２５２は、待機状態を維持していた。次に、時点ｔｔ１において、転送指示信号ＳＴＡＲＴＯがＬレベルからＨレベルに遷移したので、内部スタンバイ信号ＲＳＴＢもＬレベルに遷移し、ＬＶＤＳレシーバ２５１とＬＶＤＳレシーバ２５２は、動作状態に遷移する。
【００９０】
時点ｔ１及び時点ｔｔ１以降は、図３の時点ｔ１及び時点ｔｔ１以降と同様の動作が繰り返される。
【００９１】
＜アイドルコード送信の動作＞
次に、図６を参照してデータ転送システムにおけるアイドルコード送信の動作を説明する。図６は、アイドルコード送信の動作を説明するタイミングチャートである。
【００９２】
時点ｔｅにおいて、転送指示信号ＳＴＡＲＴがＨレベルからＬレベルに遷移すると、指示回路１３２は、クロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ６において、第１指示信号ＥＮＢ１をＨレベルからＬレベルに遷移させる。さらに、再びクロック信号ＬＯ＿ＣＬＫが立ち上がる時点ｔ７において、第２指示信号ＥＮＢ２ＸをＬレベルからＨレベルに遷移させる。
【００９３】
制御コード生成回路１３０は、時点ｔ６までの期間、式（１）の制御コードＣＴＬＣＤ［１２：１］を出力していたが、時点ｔ６において、第１指示信号ＥＮＢ１がＨレベルからＬレベルに遷移したので、時点ｔ６以降、式（２）のアイドルコードを制御コードＣＴＬＣＤ［１２：１］として出力する。
【００９４】
また、時点ｔ７において、第２指示信号ＥＮＢ２ＸがＬレベルからＨレベルに遷移したので、内部スタンバイ信号ＳＴＢもＬレベルに遷移し、ＬＶＤＳドライバ１５１と、ＬＶＤＳドライバ１５２は、待機状態に遷移する。
【００９５】
一方、受信側データ転送装置２００において、制御コード解読回路２３１は、時点ｔｔ６から時点ｔｔ７の期間に読み込んだ制御コードＣＴＬＯＣＤ［１２：１］が、式（２）のアイドルコードと等しいと判断した時点ｔｔ７で、転送指示信号ＳＴＡＲＴＯをＨレベルからＬレベルに遷移させる。
【００９６】
また、時点ｔｔ１において、転送指示信号ＳＴＡＲＴＯがＨレベルからＬレベルに遷移したので、内部スタンバイ信号ＲＳＴＢもＨレベルに遷移し、ＬＶＤＳレシーバ２５１とＬＶＤＳレシーバ２５２は、待機状態に遷移する。
【００９７】
以上に述べた前記実施形態によれば、以下の効果が得られる。
【００９８】
本実施形態では、画像データと同期する制御信号を簡単な論理回路で構成された制御コード生成回路１３０により制御コードに暗号化し、制御コードを画像データと共にシリアル信号に変換して同じバスのデータ信号線により相手デバイスに転送することができるので、従来技術に比べて回路構成も容易であり、別の信号線を用意することなく、画像データの転送を行うことができる。また、制御コードにアイドルコードとスタートコードを含めることもできるので、待機状態から動作状態への復帰、動作状態から待機状態への遷移を同じ制御信号線で兼ねることができる。さらに、待機状態では、データ信号線のＬＶＤＳドライバ１５１、１５２とＬＶＤＳレシーバ２５１、２５２を待機状態にするため、消費電力を抑えることが可能である。
【００９９】
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【０１００】
（変形例１）本発明に係るデータ転送装置の第１変形例について説明する。前記第１実施形態では、ＰＬＬ回路がＬＣＤコントローラ３００に内蔵され、ＬＯ＿ＣＬＫを１２倍に逓倍したＨＩ＿ＣＬＫを生成し、送信側データ転送装置１００に出力するように説明したが、ＰＬＬ回路を送信側データ転送装置１００に内蔵させてもよい。この場合、ＬＣＤコントローラ３００は、ＬＯ＿ＣＬＫのみを送信側データ転送装置１００に出力し、送信側データ転送装置１００内のＰＬＬ回路でＨＩ＿ＣＬＫを生成すればよい。
【０１０１】
（変形例２）本発明に係るデータ転送装置の第２変形例について説明する。前記第１実施形態では、ＬＯ＿ＣＬＫを１２倍に逓倍したＨＩ＿ＣＬＫを生成し、送信側データ転送装置１００で、１２ビットのシフトレジスタ１２４、１２５、１３１を使ってパラレルシリアル変換する方法について説明したが、必ずしも１２ビットに限定するものではなく、例えば、８ビットのシフトレジスタで処理するようにしてもよい。この場合、８ビットのシフトレジスタを４つ必要とし、さらにデータ信号線も４本必要となる。
【０１０２】
（変形例３）本発明に係るデータ転送装置の第３変形例について説明する。前記第１実施形態では、内部スタンバイ信号ＳＴＢにより、ＬＶＤＳドライバ１５１、ＬＶＤＳドライバ１５２、及びＬＶＤＳレシーバ２５１、２５２を待機状態にするように説明したが、アイドルコードを出力した以降、次にスタートコードを出力するまでの期間、ＬＶＤＳドライバ１５３を待機状態にするように構成してもよい。これにより待機時の消費電力をさらに減らすことが可能になる。
（変形例４）本発明に関わるデータ転送装置の第4変形例について説明する。前記第1実施形態では、内部スタンバイ信号ＳＴＢにより、ＬＶＤＳドライバ１５１、１５２を待機状態にする様にしているが、必ずしも内部スタンバイ信号により制御する必要は無く、外部から制御する様に回路を構成しても良い。同様に、受信回路２００においても、ＬＶＤＳ入力回路２５１、２５２を内部スタンバイ信号ＲＳＴＢにより制御しているが、必ずしも内部スタンバイ信号により制御する必要は無く、外部から直接制御するように回路を構成しても良い。
【０１０３】
＜電子機器＞
次に、上述した実施形態及び変形例に係るデータ転送システム１を適用した電子機器について説明する。
【０１０４】
図７に、データ転送システム１を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、本体部２０１０と表示ユニット部２０２０を備える。本体部２０１０と表示ユニット部２０２０は、開閉可能とするための連結部２０３０で接続されている。本体部２０１０には、ＬＣＤコントローラ３００と送信側データ転送装置１００が設けられ、表示ユニット部２０２０には、受信側データ転送装置２００とＬＣＤドライバ４００が設けられ、送信側データ転送装置１００と受信側データ転送装置２００間は、連結部２０３０を通してバス１０１で接続されている。
【０１０５】
図８に、データ転送システム１を適用した携帯電話機の構成を示す。携帯電話機３０００は、本体部３０１０と表示ユニット部３０２０を備える。本体部３０１０と表示ユニット部３０２０は、開閉可能とするための連結部３０３０で接続されている。本体部３０１０には、ＬＣＤコントローラ３００と送信側データ転送装置１００が設けられ、表示ユニット部３０２０には、受信側データ転送装置２００とＬＣＤドライバ４００が設けられ、送信側データ転送装置１００と受信側データ転送装置２００間は、連結部３０３０を通してバス１０１で接続されている。
【０１０６】
なお、データ転送システム１が適用される電子機器としては、図７〜図８に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器のデータ転送システムとして、前述したデータ転送システム１が適用可能である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源とのインターフェースとして適用してもよい。
【図面の簡単な説明】
【０１０７】
【図１】本発明のデータ転送制御装置を使用したデータ転送システムの全体構成図。
【図２】送信側データ転送装置の回路ブロック図。
【図３】受信側データ転送装置の回路ブロック図。
【図４】データ転送の動作を説明するタイミングチャート。
【図５】スタートコード送信を説明するタイミングチャート。
【図６】アイドルコード送信を説明するタイミングチャート。
【図７】データ転送システムを用いたパーソナルコンピュータを示す斜視図。
【図８】データ転送システムを用いた携帯電話を示す斜視図。
【符号の説明】
【０１０８】
１…データ転送システム、１００…送信側データ転送装置、１０１…バス、１１０…パラレルシリアル変換回路、１２０…第２パラレルシリアル変換回路、１２４、１２５、１３１…シフトレジスタ、１２１〜１２３…ラッチ回路、１３０…制御コード生成回路、１３２…指示回路、１３３…インバータ、１３４…ＯＲゲート、１５０…ＬＶＤＳドライバ群、１５１〜１５４…ＬＶＤＳドライバ、２００…受信側データ転送装置、２１０…シリアルパラレル変換回路、２２０…第２シリアルパラレル変換回路、２２１、２２２、２３０…シフトレジスタ、２２３〜２２５…ラッチ回路、２３１…制御コード解読回路、２３２…１２分周器、２３３…ＯＲゲート、２５０…ＬＶＤＳレシーバ群、２５１〜２５４…ＬＶＤＳレシーバ、２５５…終端抵抗、３００…ＬＣＤコントローラ、４００…ＬＣＤドライバ。
【図１】
2007034884.tif 000003
【図２】
2007034884.tif 000004
【図３】
2007034884.tif 000005
【図４】
2007034884.tif 000006
【図５】
2007034884.tif 000007
【図６】
2007034884.tif 000008
【図７】
2007034884.tif 000009
【図８】
2007034884.tif 000010