(57)【要約】【課題】隣接する半導体チップ間での接合工程における熱的な相互作用を低減して接合部の信頼性を高めることができるマルチチップ型の半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、はんだバンプ２３よりも低融点のはんだ層２５をランド２４上に形成し、半導体チップ２１と実装基板２２との間の仮固定を当該はんだ層２５の溶融接合によって得るようにしている。従って、実装基板２２に対する個々の半導体チップ２１のマウントを従来よりも低温で行うことができるので、マウント工程の処理時間短縮を図ることができるとともに、隣接する半導体チップ２１間での接合工程における熱的な相互作用を低減して接合部の信頼性を高めることができる。また、各半導体チップ２１の本接合はその後のリフロー工程において複数個同時に行われので、チップ個々のはんだ接合部を高い信頼性で一様に形成することができる。【選択図】図２
2007208056.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップがはんだバンプを介して実装基板にフリップチップ実装されてなる半導体装置の製造方法であって、
前記実装基板上のランドに前記はんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成する工程と、
前記はんだ層は溶融するが前記はんだバンプは溶融しない温度に加熱して複数の前記半導体チップを前記実装基板に仮固定する工程と、
前記はんだバンプをリフローさせて前記はんだ層と一体化し前記複数の半導体チップを前記実装基板に同時に接合する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記はんだバンプはＳｎ系はんだ材料からなる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記はんだ層は、１６０℃以下の融点をもつはんだ材料からなる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記はんだ層は、ＳｎＢｉ、ＳｎＩｎ、ＩｎＢｉ、ＩｎＡｇ又はＩｎからなる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記はんだ層は、Ｇａと、Ｓｎ、Ｉｎ、Ｂｉ、Ａｇの合金からなる
ことを特徴とする請求項３に記載の半導体装置の製造方法
【請求項６】
複数の半導体チップがはんだバンプを介して積層されてなる半導体装置の製造方法であって、
前記半導体チップの能動面に前記はんだバンプを形成し、前記半導体チップの非能動面に前記はんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成する工程と、
前記はんだ層は溶融するが前記はんだバンプは溶融しない温度に加熱して一の半導体チップ上の接合端子に他の半導体チップのはんだバンプを仮固定する工程と、
前記はんだバンプをリフローさせて前記はんだ層と一体化し前記各段の半導体チップ間を同時に接合する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記各段の半導体チップの間に、間隙調整用のスペーサが介装される
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップがはんだバンプを介して実装基板にフリップチップ実装されてなる半導体装置、特にマルチチップ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、実装基板に対する半導体チップの実装形態として、半導体チップ上の電極パッドにはんだバンプを形成し、半導体チップをはんだバンプを介して実装基板上の接合端子に接合するフリップチップ実装が主流となりつつある（下記特許文献１参照）。フリップチップ実装法は、ワイヤボンディング法に比べて、実装面積が小さくなるだけでなく、半導体チップと実装基板との間の配線長を短くできるので信号伝達の高速化が図れる点で有利である。
【０００３】
従来のフリップチップ実装法を用いた半導体装置の製造方法について説明する。図６及び図７は従来例を示す要部の工程断面図である。
【０００４】
半導体チップ１はマウンタ（ボンダー）７に保持され、はんだバンプ３と実装基板２上のランド４との位置合わせが行われる（図６Ａ）。ランド４にははんだバンプ３と同じはんだ材料からなるはんだ層５が形成されているとともに、はんだ層５を覆うようにフラックス６が実装基板２上に塗られている。はんだバンプ３とランド５との位置合わせが完了した後、マウンタ７を下降させて半導体チップ１を実装基板２上に搭載する（図６Ｂ）。
【０００５】
次に、マウンタ７をはんだバンプ３及びはんだ層５の溶融温度にまで加熱するとともに実装基板２に対して半導体チップ１を所定荷重で押圧する（図６Ｃ）。これにより、はんだバンプ３及びはんだ層５は溶融（リフロー）することで一体化し、はんだ接合部８を形成する。その後、マウンタ７による押圧状態を保持したままマウンタ７を冷却する（図７Ｄ）。最後に、マウンタ７による半導体チップ１の保持を解除することで、実装基板２上にはんだ接合部８を介して半導体チップ１が接合された半導体装置９が製造される（図７Ｅ）。なお、必要に応じてフラックス６は洗浄除去される。
【０００６】
【特許文献１】特開平１１−１４５６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来の半導体装置の製造方法においては、マウンタ７を用いて半導体チップ１を実装基板２上に搭載した後、実装基板２に対して半導体チップ１に荷重を加えながらはんだの溶融温度以上まで昇温した後、はんだが凝固する温度まで冷却保持する工程を行っている。例えば、はんだバンプ３及びはんだ層５がＳｎＡｇ系又はＳｎＣｕ系はんだの場合、融点２１６〜２３０℃に対し、接合部温度を２５０〜２８０℃まで昇温した後、２１０℃以下に冷却されるまでマウンタ７により半導体チップ１が保持される。従って、ひとつの半導体チップ１を実装基板２へ実装するための処理時間が長くなってしまうという問題がある。
【０００８】
また、実装基板の同一面に複数の半導体チップが実装されたマルチチップ型の半導体装置を上述した従来のフリップチップ実装方法を用いて製造する場合、図８Ｆに示すように先行で実装した半導体チップ１のはんだ接合部８に、これに隣接する他の実装部位に加えられる熱量が流れ込むことで、当該半導体チップ１のランド４の酸化や接合部の信頼性の低下を招くおそれがある。
【０００９】
一方、マウンタを用いて半導体チップを保持しはんだバンプを短時間加熱溶融させて仮固定する方法もあるが、この方法では安定した保持力は望めないし、当該加熱でフラックスが劣化し本接合での酸化膜除機能が発現せずに信頼性に影響を及ぼす可能性が生じる。
【００１０】
本発明は上述の問題に鑑みてなされ、半導体チップ２１のマウント工程を短時間で行うことができるとともに、隣接する半導体チップ間での接合工程における熱的な相互作用を低減して接合部の信頼性を高めることができるマルチチップ型の半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、実装基板上のランドにはんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成する工程と、はんだ層は溶融するがはんだバンプは溶融しない温度に加熱して複数の半導体チップを実装基板に仮固定する工程と、はんだバンプをリフローさせてはんだ層と一体化し複数の半導体チップを実装基板に同時に接合する工程とを有する。
【００１２】
本発明では、はんだバンプよりも低融点のはんだ層をランド上に形成し、半導体チップと実装基板との間の仮固定を当該はんだ層の溶融接合によって得るようにしている。従って、実装基板に対する個々の半導体チップのマウントを従来よりも低温で行うことができるので、マウント工程の処理時間短縮を図ることができるとともに、隣接する半導体チップ間での接合工程における熱的な相互作用を低減して接合部の信頼性を高めることができる。また、各半導体チップの本接合はその後のリフロー工程において複数個同時に行われので、チップ個々のはんだ接合部を高い信頼性で一様に形成することができる。
【００１３】
はんだバンプは、リフロー（本接合）時に溶融してはんだ層と一体化する材料で形成される。具体的に、はんだバンプは、ＳｎＡｇ（錫−銀）系、ＳｎＣｕ系（錫−銅）、ＳｎＡｇＣｕ系のはんだ材料（融点２１６℃〜２３０℃）で形成することができる。はんだバンプは、当該はんだ材料で全体的に形成されていてもよいし、内部に高融点の不溶金属や樹脂コアが存在するものであってもよい。また、はんだバンプはボールバンプに限らず、めっきバンプであってもよい。
【００１４】
はんだ層は、はんだバンプよりも低融点のはんだ材料であれば特に制限されない、具体的に、はんだバンプがＳｎ系の材料からなる場合、はんだ層を構成するはんだ材料は、融点が１６０℃以下の材料、例えば、ＳｎＢｉ（錫−ビスマス：融点１３９〜１６０℃）、ＳｎＩｎ（錫−インジウム：融点１１７℃）、ＩｎＡｇ（インジウム−銀：融点１４８℃）、Ｉｎ（融点１５６℃）等が挙げられる。はんだ層を１６０℃以下の低融点材料で形成することにより、マウンタを用いた半導体チップの仮固定を低温かつ短時間で行うことが可能となり、処理能力の向上が図れるようになる。
【００１５】
また、本発明の半導体装置の製造方法は、複数の半導体チップがはんだバンプを介して積層されてなる半導体装置の製造方法であって、半導体チップの能動面にはんだバンプを形成し、半導体チップの非能動面にはんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成する工程と、はんだ層は溶融するがはんだバンプは溶融しない温度に加熱して一の半導体チップ上の接合端子に他の半導体チップのはんだバンプを仮固定する工程と、はんだバンプをリフローさせてはんだ層と一体化し各段の半導体チップ間を同時に接合する工程とを有する。
【００１６】
本発明の半導体装置の製造方法においては、複数の半導体チップが半導体バンプを介して複数段積層された構造を有するもので、上層側半導体チップのはんだバンプと接合される下層側半導体チップ上の接合端子に、はんだバンプよりも融点が低いはんだ材料からなるはんだ層を形成することで、積層された各段の半導体チップの仮固定処理を低温で行うとともに、その後のリフロー処理で一括して本接合するようにしている。これにより、最下段側に位置する半導体チップのはんだ接合部の熱や荷重による影響を低減して、接合部の信頼性を高めることができる。
【発明の効果】
【００１７】
以上述べたように、本発明の半導体装置の製造方法によれば、実装基板に対する個々の半導体チップのマウントを従来よりも低温で行うことができるので、マウント工程の処理時間短縮を図ることができるとともに、隣接する半導体チップ間での接合工程における相互作用を低減して接合部の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
（第１の実施の形態）
図１〜図３は本発明の第１の実施の形態によるマルチチップ型半導体装置の製造方法を説明する要部の工程断面図である。
【００２０】
図１Ａに示すように、半導体チップ２１の能動面には、はんだバンプ２３が形成され、実装基板２２のランド２４上には、はんだ層２５が形成されている。本実施の形態において、はんだバンプ２３は、ＳｎＡｇ系やＳｎＣｕ系はんだ（融点２１６〜２３０℃）等で形成されている。一方、はんだ層２５は、はんだバンプ２３よりも低融点のはんだ材料からなる。
【００２１】
はんだ層２５は融点が１６０℃以下のはんだ材料からなり、例えば、Ｉｎ（融点１５６℃）、ＳｎＢｉ（錫−ビスマス：融点１３９〜１６０℃）、ＳｎＩｎ（錫−インジウム：融点１１７℃）、ＩｎＡｇ（インジウム−銀：融点１４８℃）、ＩｎＢｉ等が挙げられる。他の添加元素として、Ｎｉ（ニッケル），Ｇｅ（ゲルマニウム），Ａｌ（アルミニウム），Ｓｂ（アンチモン）などが挙げられる。また、インジウムとビスマスを併用したＳｎＩｎＢｉ系はんだも有用である。さらに、Ｇａ（ガリウム：融点３０℃）とＳｎ、Ｉｎ、Ｂｉ、Ａｇとの合金も使用可能である。
【００２２】
実装基板２２は、マザーボード基板やインターポーザ基板に用いられる有機配線基板や無機配線基板で構成される。基板表面のランド２４には、上記はんだ層２５が例えばスクリーン印刷法等によりプリコートされるとともに、ランド２４全体を被覆するようにフラックス２６が塗布されている。
【００２３】
フラックス２６は、はんだ層２５及びはんだバンプ２３の各々のリフロー工程において活性を有する樹脂材料が用いられている。具体的に、１００〜１５０℃で活性化する低温活性機能と、１５０〜２００℃で活性化する高温活性化機能を具備したフラックス樹脂が用いられている。後述するように、フラックス２６の低温活性機能は半導体チップ２１と実装基板２２との間の仮固定工程に寄与し、高温活性機能はそれらの本接合工程に寄与する。
【００２４】
実装基板２２に対する半導体チップ２１の実装工程においては、半導体チップ２１がマウンタ（ボンダー）７に保持され、はんだバンプ２３が実装基板２２上のランド２４に対して位置合わせされる（図１Ａ）。そして、はんだバンプ２３とランド２４との位置合わせが完了した後、マウンタ７を下降させて半導体チップ２１を実装基板２２上に搭載するマウント工程が行われる（図１Ｂ）。
【００２５】
次に、マウンタ７を加熱しはんだ層２５を溶融させて半導体チップ２１と実装基板２２とを仮固定する工程が行われる（図１Ｃ）。このときの加熱温度は、はんだ層２５は溶融するがはんだバンプ２３は溶融しない温度、例えば２００℃以下の温度に設定される。また、マウンタ７により半導体チップ２１を実装基板２２に向けて所定の低荷重を印加した状態で上述した仮固定工程を行う。その後、マウンタ７を冷却して、はんだ層２５を凝固させた後、マウンタ７による半導体チップ２１の保持を解除する（図２Ｄ）。
【００２６】
本実施の形態によれば、ランド２４上のはんだ層２５をリフローさせて、はんだバンプ２３とランド２４との間の仮固定を行うようにしているので、例えばフラックス樹脂のタック力を利用した仮固定工程に比べて固定力の向上を図り、工程間の搬送時における振動等による半導体チップ２１の位置ずれを防止することができる。
【００２７】
また、マウンタ７による所定の押圧荷重を半導体チップ２１に印加して上述した仮固定工程を行うようにしているので、はんだバンプ２３とランド２４間の密着性を高めて、接合部における確実な導通を確保することができる。
【００２８】
更に、はんだ層２５を１６０℃以下の融点をもつはんだ材料で構成しているので、はんだ層２５の加熱溶融を低温で行うことができる。従って、半導体チップ２１の昇温及び降温処理を短時間で行うことができるので、マウンタ７の処理能力を高めて生産性の向上を図ることが可能となる。
【００２９】
以上のようにして、半導体チップ２１と実装基板２２との仮固定体３０が作製される。この仮固定体３０は、実装基板２２の同一面上に、上記と同様な手法で複数隣接してマウントされる（図２Ｅ）。このとき、実装基板２２に対する各半導体チップ２１の仮固定は比較的低温（１６０℃以下）であるので、隣接する先行の仮固定体３０の接合部位に対して与える熱的な影響を低減して接合部の信頼性を確保することができる。
【００３０】
続いて、実装基板２２上に仮固定された複数の仮固定体３０を同時にリフロー処理するリフロー工程（本接合工程）が実施される。リフロー工程は、図３Ｆに示すように仮固定体３０をはんだバンプ２３の溶融温度以上（例えば２４０〜２８０℃）に加熱する。これにより、はんだバンプ２３及びはんだ層２５がそれぞれ溶融、混合して一体化され、図３Ｇに示すはんだ接合部２８が個々の半導体チップ２１にほぼ同時に形成される。
【００３１】
なお、リフロー処理は、図３Ｆ（ａ）に示すリフロー炉１３を用いて行ってもよいし、図３Ｆ（ｂ）に示すように実装基板２２上の各仮固定体３０に対して同時にリフロー加熱温度を印加できる形態のツール２７を用いて行ってもよい。
【００３２】
特に、リフロー炉１３を用いてリフロー処理を行う場合にあっては、半導体チップ２１と実装基板２２とを仮固定した状態で処理が行われるので、リフロー炉１３における半導体チップ２１の自重接合によっても信頼性の高いはんだ接合部２８を得ることができる。
【００３３】
以上のようにして、実装基板２２上に複数の半導体チップ２１がフリップチップ実装されてなるマルチチップ型の半導体装置３１が製造される。なお、必要に応じてフラックス２６が洗浄除去される。
【００３４】
上述したように、本実施の形態によれば、ランド２４にプリコートされるはんだ層２５にはんだバンプ２３よりも低融点のはんだ材料を用いているので、当該はんだ層２５が溶融する程度の温度で容易に半導体チップ２１と実装基板２２との間の仮固定を行うことができる。これにより、個々の半導体チップのマウント工程を短時間で行うことが可能となり、生産性向上を図ることができる。
【００３５】
また、隣接する半導体チップの接合部に熱的な影響を及ぼすこともなく接合部の信頼性を高めることができる。更に、半導体チップ２１と実装基板２２との間の仮固定力を高めて位置ずれを防止し、かつ接合信頼性に優れた半導体装置３１を製造することができる。
【００３６】
なお、本接合後において形成されるはんだ接合部２８は、はんだバンプ２３を形成する中温（中融点）はんだと、はんだ層２５を形成する低温（低融点）はんだとの合金層で構成される。低温はんだは、Ｓｎ系中温はんだに比べて高温使用環境に制限がある。また、Ｉｎ系はんだ、ＳｎＢｉ系はんだはともに、ＳｎＡｇ、ＳｎＣｕ系はんだよりも耐衝撃性が劣る。本実施の形態では、本接合時に低温はんだと中温はんだとを一体化・合金化し、低温はんだの劣性を緩和できるので、接合信頼性を容易に確保することができる。
【００３７】
（第２の実施の形態）
続いて、本発明の第２の実施の形態について説明する。図４及び図５は本発明の第２の実施の形態によるマルチチップ型の半導体装置の製造方法を示す工程断面図である。
【００３８】
図４Ａに示すように、半導体チップ４１Ａの能動面（図において下面）の電極パッド上にははんだバンプ４３が形成され、非能動面（図において上面）には接合端子４８が形成されている。はんだバンプ４３と接合端子４８とはそれぞれ層間接続部４７（ビア）を介して電気的に接続されている。接合端子４８の上には、はんだバンプ４３よりも融点が低いはんだ材料からなるはんだ層４９が形成されている。
【００３９】
一方、実装基板４２のランド４４上には、はんだバンプ４３よりも融点が低いはんだ材料からなるはんだ層４５が形成されているとともに、各ランド４４を覆うようにフラックス４６が塗布されている。
【００４０】
なお、はんだバンプ４３は上述の第１の実施の形態におけるはんだバンプ２３に対応するとともに、はんだ層４５，４９は上述の第１の実施の形態におけるはんだ層２５に対応している。
【００４１】
半導体チップ４１Ａの能動面には更に、当該半導体チップ４１Ａと実装基板２２との間のギャップ長を規定するためのスペーサ５０が形成されている。スペーサ５０は、半導体チップ４１Ａの周囲に形成されており、はんだバンプ４３のリフロー工程において不溶な材料、例えばＣｕやＮｉ等の金属めっき層などで構成することができる。スペーサ５０の高さは、半導体チップ４１を実装基板４２上にマウントした際に、はんだバンプ４３がランド４４に接触できる高さとされている（図４Ｂ）。
【００４２】
上記構成の半導体チップ４１Ａを実装基板４２上にマウントし、はんだ層４５を介してはんだバンプ４３をランド４４に接触させる。そして、はんだ層４５は溶融するがはんだバンプ４３は溶融しない温度（例えば２００℃以下）に半導体チップ４１Ａを加熱して、半導体チップ４１Ａと実装基板４２との間を仮固定する。
【００４３】
続いて、図４Ｃに示すように、半導体チップ４１上の接合端子４８を覆うようにフラックス５１を塗布した後、半導体チップ４１Ａと同一構成の半導体チップ４１Ｂを半導体チップ４１Ａの上に搭載する。そして、図５Ｄに示すようにはんだ層４９を溶融させて半導体チップ４１Ａと半導体チップ４１Ｂとの間を仮固定する。
【００４４】
以上のようにして、実装基板４２上に半導体チップ４１Ａ，４１Ｂが高さ方向にマウントされた仮固定体５３が製造される。なお、図では省略するが、半導体チップ４１Ｂの上に他の半導体チップが更に積層されてもよい。
【００４５】
本実施の形態によれば、半導体チップ４１Ａの上に半導体チップ４１Ｂをマウントする際、はんだバンプ４３よりも低温のはんだ層４９を溶融させることで各段の半導体チップの仮固定を行うようにしているので、半導体チップ４１Ａ，４１Ｂの仮固定を低温で行って下段側の半導体チップに対する熱的影響を低減することができる。
【００４６】
続いて、作製した仮固定体５３をリフロー処理して半導体チップ４１Ａと実装基板４２との間、及び半導体チップ４１Ａと半導体チップ４１Ｂとの間が、はんだバンプ４３とはんだ層４５，４９とを一体化してなるはんだ接合部５４を介して接合される（図５Ｅ）。以上のように、リフロー処理により各段の半導体チップ４１Ａ，４１Ｂを同時に接合することで、マルチチップ構造の半導体装置５５が製造される。
【００４７】
本実施の形態によれば、積層された各段の半導体チップ４１Ａ，４１Ｂの仮固定を処理を低温で行うとともに、その後のリフロー処理で一括して本接合を行うことにより、最下段側に位置する半導体チップの接合部の熱や荷重による影響を低減して、接合部の信頼し得向上を図ることができる。
【００４８】
また、各段の半導体チップ４１Ａ，４１Ｂの間にスペーサ５０を介装することにより、特に最下段側に位置するはんだバンプ４３の熱や荷重による変形を抑止して、所定のギャップ長を確保することができる。
【００４９】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５０】
例えば以上の実施の形態では、実装基板に対する半導体ベアチップのフリップチップ実装に適用した例について説明したが、これに限らず、ＢＧＡ（Ball Grid Array）／ＣＳＰ（Chip Size Package）等のパッケージ部品のフリップチップ実装にも本発明は適用可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施の形態による半導体装置の製造方法を説明する要部の工程断面図である。
【図２】本発明の第１の実施の形態による半導体装置の製造方法を説明する工程断面図である。
【図３】本発明の第１の実施の形態による半導体装置の製造方法を説明する工程断面図である。
【図４】本発明の第２の実施の形態による半導体装置の製造方法を説明する工程断面図である。
【図５】本発明の第２の実施の形態による半導体装置の製造方法を説明する工程断面図である。
【図６】従来の半導体装置の製造方法を説明する要部の工程断面図である。
【図７】従来の半導体装置の製造方法を説明する要部の工程断面図である。
【図８】従来の半導体装置の製造方法を説明する工程断面図である。
【符号の説明】
【００５２】
２１，４１Ａ，４１Ｂ…半導体チップ、２２，４２…実装基板、２３，４３…はんだバンプ、２４，４４…ランド、２５，４５，４９…はんだ層、２６，４６，５１…フラックス、２８，５４…はんだ接合部、３０，５３…仮固定体、３１，５５…半導体装置、４７…層間接続部、４８…接合端子
【図１】
2007208056.tif 000003
【図２】
2007208056.tif 000004
【図３】
2007208056.tif 000005
【図４】
2007208056.tif 000006
【図５】
2007208056.tif 000007
【図６】
2007208056.tif 000008
【図７】
2007208056.tif 000009
【図８】
2007208056.tif 000010