(57)【要約】【課題】水素ラジカルが発生する原料と水素ラジカルが発生しない原料とを使い分けることで、デバイス特性を低下させることなくエミッタ層の成長を行うとともにベース層の活性化を行うことを可能とする。【解決手段】半導体基板１０１上に、インジウム・ガリウム・ヒ素を主成分とし、ドーパントとして炭素を含む第１の層（ベース層）１０５を形成する工程と、前記第１の層（ベース層）１０５の直上に水素ラジカルが発生するリン原料含む原料を流して、前記第１の層（ベース層）１０５上にインジウム・リンを主成分とする第２の層（低濃度エミッタ層）１０６を形成する工程と、前記第２の層（低濃度エミッタ層）１０６を形成する工程の後、水素ラジカルが発生しないリン原料を流して熱処理を行う工程とを備えたことを特徴とする。【選択図】図１
2007180115.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、インジウム・ガリウム・ヒ素を主成分とし、ドーパントとして炭素を含む第１の層を形成する工程と、
前記第１の層の直上に水素ラジカルが発生するリン原料を含む原料を流して、前記第１の層上にインジウム・リンを主成分とする第２の層を形成する工程と、
前記第２の層を形成する工程の後、水素ラジカルが発生しないリン原料を流して熱処理を行う工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱処理は、前記第２の層を形成する温度よりも高い温度で行う
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記熱処理を行う工程の後、水素ラジカルが発生するリン原料含む原料を流して、前記熱処理の温度よりも低い温度で第３の層を形成する工程
を備えたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板上に、インジウム・ガリウム・ヒ素を主成分としドーパントとして炭素を含む第１の層を形成する工程と、
前記第１の層の直上に水素ラジカルが発生するリン原料を含む原料を流して、前記第１の層上にインジウム・リンを主成分とする第２の層を形成する工程と、
前記第２の層を形成する工程の後、水素ラジカルが発生しないヒ素原料を含む原料を流して、インジウム・ガリウム・ヒ素を主成分とする第３の層を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インジウム・リン系電子デバイスのヘテロ接合バイポーラトランジスタのデバイス特性を悪化させることなくベース層の活性化が容易な半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
インジウム・リン（ＩｎＰ）系材料を用いた半導体電子デバイスは、次世代高速デバイス用途として期待されている。インジウム・リン系電子デバイスのうちヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero junction bipolar Transistor）は、基板上に形成されたｎ型コレクタ層上にｐ型ベース層と、このp型ベース層上に形成されたｎ型エミッタ層とを有している。このｐ型ベース層に用いられる材料としては、炭素を含有したインジウム・ガリウム・ヒ素（ＩｎＧａＡｓ:Ｃ）化合物が代表的である。このインジウム・リン系電子デバイスを構成する半導体層の成長方法としては、量産性に優れる点とリンの蒸気圧が高い点から、真空装置である分子線エピタキシー（Molecular Beam Epitaxy）法よりも、有機金属化学的気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法が注目されている。
【０００３】
しかし、ＭＯＣＶＤ法を用いたＩｎＧａＡｓ:Ｃの結晶成長では、ドーパントである炭素（Ｃ）が炭素−水素（Ｃ−Ｈ）結合のまま取り込まれ、不活性化しており、炭素濃度に比べてＰ型キャリア濃度が低くなるという問題があった。
【０００４】
この炭素の不活性化の問題を解決する方法として、ＩｎＧａＡｓ:Ｃの結晶成長直後に結晶成長の中断を行い、熱アニールを行う方法が提案されている。しかし、結晶成長直後にアニールを行うと、その後のｎ型層の成長中に再び炭素の一部が再度不活性化される問題があった。これは、ｎ型層の成長中に発生した水素ラジカルがＩｎＧａＡｓ:Ｃ層中に再度拡散・混入することによる。また、他の方法として、ＩｎＧａＡｓ:Ｃ、ｎ型層を順次成長し、その後に熱アニールを行う方法も提案されている。しかし、この方法では、活性化を十分に行うことができないという問題があった。これは、厚いｎ型層によりＩｎＧａＡｓ:Ｃ中の水素ラジカルが脱離しにくくなることが原因である。
【０００５】
前者に対する対策として、ＩｎＧａＡｓ:Ｃ層上にｎ型層を成長する際に１３族原料としてトリメチルインジウム、１５族原料としてトリメチルホスフィンのようなの水素ラジカルが生じない原料を用いる方法が開示されている（例えば、特許文献１参照。）。しかし、水素ラジカルが生じない原料を用いて結晶成長を行うと、デバイス特性が悪化するという問題があった。
【０００６】
【特許文献１】特開２００５-８６１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、デバイス特性を低下させることなくベース層の活性化を行うことができない点である。
【０００８】
本発明は、水素ラジカルが発生する原料と水素ラジカルが発生しない原料とを使い分けることで、デバイス特性を低下させることなくエミッタ層の成長を行うとともにベース層の活性化を行うことを課題とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法（第１の製造方法）は、半導体基板上に、インジウム・ガリウム・ヒ素を主成分とし、ドーパントとして炭素を含む第１の層を形成する工程と、前記第１の層の直上に水素ラジカルが発生するリン原料含む原料を流して、前記第１の層上にインジウム・リンを主成分とする第２の層を形成する工程と、前記第２の層を形成する工程の後、水素ラジカルが発生しないリン原料を流して熱処理を行う工程とを備えたことを特徴とする。
【００１０】
本発明の半導体装置の製造方法（第１の製造方法）では、インジウム・リンを主成分とする第２の層を形成する際に水素ラジカルが発生するリン原料を用い、熱処理には水素ラジカルが発生しないリン原料を用いていることから、熱処理時において水素ラジカルの再混入が回避され、第１の層の活性化を第２の層の形成後に効率良く行える。さらに、水素ラジカルが発生するリン原料を用いて第２の層を形成することにより、良好な結晶品質の第２の層が得られるので、デバイス特性低下が回避される。
【００１１】
本発明の半導体装置の製造方法（第２の製造方法）は、半導体基板上に、インジウム・ガリウム・ヒ素を主成分としドーパントとして炭素を含む第１の層を形成する工程と、前記第１の層の直上に水素ラジカルが発生するリン原料含む原料を流して、前記第１の層上にインジウム・リンを主成分とする第２の層を形成する工程と、前記第２の層を形成する工程の後、水素ラジカルが発生しないヒ素原料含む原料を流して、インジウム・ガリウム・ヒ素を主成分とする第３の層を形成する工程とを備えたことを特徴とする。
【００１２】
本発明の半導体装置の製造方法（第２の製造方法）では、インジウム・リンを主成分とする第２の層を形成する際に水素ラジカルが発生するリン原料を用い、インジウム・ガリウム・ヒ素を主成分とする第３の層を形成する際に水素ラジカルが発生しないヒ素原料を用いていることから、第３の層を形成する際に水素ラジカルの再混入が回避され、第１の層が活性化される。さらに、水素ラジカルが発生するリン原料を用いて第２の層を形成することにより、良好な結晶品質の第２の層が得られるので、デバイス特性低下が回避される。
【発明の効果】
【００１３】
本発明の半導体装置の製造方法（第１の製造方法）は、水素ラジカルが発生するリン原料を用いてインジウム・リンを主成分とする第２の層を形成するため、第２の層を良好な結晶品質に形成できる。また水素ラジカルが発生しないリン原料を用いて熱処理を行うため、インジウム・ガリウム・ヒ素を主成分とし、ドーパントとして炭素を含む第１の層を効率良く活性化できる。このため、デバイス特性を低下させることなく第２の層の成長を行うとともに第１の層の活性化を行うことができるという利点がある。
【００１４】
本発明の半導体装置の製造方法（第２の製造方法）は、水素ラジカルが発生するリン原料を用いてインジウム・リンを主成分とする第２の層を形成するため、第２の層を良好な結晶品質に形成できる。また水素ラジカルが発生しないヒ素原料を用いて第３の層を形成するため、この成膜中にインジウム・ガリウム・ヒ素を主成分とし、ドーパントとして炭素を含む第１の層を効率良く活性化できる。このため、デバイス特性を低下させることなく第２の層の成長を行うとともに第１の層の活性化を行うことができるという利点がある。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体装置の製造方法（第１の製造方法）に係る一実施の形態の実施例（第１実施例）を、図１の概略構成断面図によって説明する。
【００１６】
図１の、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）１では、半導体基板１０１上に、バッファ層１０２、サブコレクタ層１０３、コレクタ層１０４、炭素（Ｃ）をドーピングしたインジウム・ガリウム、ヒ素（以下、ＩｎＧａＡｓ:Ｃと記す）からなる第１の層（以下、ベース層という）１０５、シリコン（Ｓｉ）をドーピングしたインジウム・リン（ＩｎＰ）からなる第２の層（以下、低濃度エミッタ層という）１０６、シリコン（Ｓｉ）をドーピングしたインジウム・リン（ＩｎＰ）からなる第３の層（以下、高濃度エミッタ層という）１０７、シリコン（Ｓｉ）をドーピングしたインジウム・ガリウム、ヒ素（以下、ＩｎＧａＡｓと記す）からなるエミッタキャップ層１０８が順次形成されている。上記低濃度エミッタ層１０６のドーピング濃度は、例えば５×１０17／ｃｍ3である。また、上記高濃度エミッタ層１０７のドーピング濃度は、例えば１×１０19／ｃｍ3である。
【００１７】
次に、図１に示した本発明に係る製造方法を説明する。上記半導体基板１０１上の各層は、有機金属化学的気相成長（ＭＯＣＶＤ）法により成膜する。この製造方法の特徴の一つは、水素ラジカルが発生するリン原料含む原料を流して低濃度エミッタ層１０６を形成した後、水素ラジカルが発生しないリン原料を流して熱処理を行い、その後、上記熱処理温度よりも低い温度で、水素ラジカルが発生するリン原料含む原料を流して上記高濃度エミッタ層１０７を形成した点である。
【００１８】
まず、インジウム・リン（ＩｎＰ）からなる半導体基板１０１の基板温度を６００℃にして、ホスフィン（ＰＨ3）とトリメチルインジウム（ＴＭＩ）とを原料ガスとして、上記半導体基板１０１上に、インジウム・リン（ＩｎＰ）を例えば４００ｎｍの厚さに成長させて、上記バッファ層１０２を形成する。
【００１９】
次に、上記半導体基板１０１の基板温度を６００℃に保ったまま、ターシャルブチルアルシン（ＴＢＡ）とトリメチルガリウム（ＴＭＧ）とトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記バッファ層１０２上に、シリコン（Ｓｉ）を例えば１×１０19／ｃｍ3にドーピングしたインジウム・ガリウム、ヒ素（ＩｎＧａＡｓ：Ｓｉ）を例えば３００ｎｍの厚さに成長させて、上記サブコレクタ層１０３を成長する。
【００２０】
次に、上記基板温度を６００℃に保ったまま、ホスフィン（ＰＨ3）とトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記サブコレクタ層１０３上に、シリコン（Ｓｉ）を例えば２×１０16／ｃｍ3にドーピングしたインジウム・リン（ＩｎＰ：Ｓｉ）を例えば４５０ｎｍの厚さに成長させて、上記コレクタ層１０４を成長する。
【００２１】
次に、上記基板温度を例えば４８０℃（第１の温度）に低下させ、ターシャリブチルアルシン（ＴＢＡ）とトリエチルガリウム（ＴＥＧ）とトリメチルインジウム（ＴＭＩ）と臭化炭素（ＣＢｒ4）を原料ガスとして、上記コレクタ層１０４上に、炭素（Ｃ）を例えば２×１０19／ｃｍ3にドーピングしたインジウム・ガリウム、ヒ素（ＩｎＧａＡｓ:Ｃ）を例えば７５ｎｍの厚さに成長させて、上記ベース層（第１の層）１０５を形成する。
【００２２】
次に、上記基板温度を５５０℃（第２の温度）に上昇させ、水素ラジカルが発生するリン原料としてターシャリブチルホスフィン（ＴＢＰ）を用いるとともにトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記ベース層１０５上に、シリコン（Ｓｉ）を低濃度、例えば５×１０17／ｃｍ3にドーピングしたインジウム・リン（ＩｎＰ：Ｓｉ）を例えば７５ｎｍに成長させて、第２の層（以下、低濃度エミッタ層とする）１０６を形成する。
【００２３】
次に、上記基板温度を５７０℃（第３の温度）に上昇させ、水素（Ｈ2）または窒素（Ｎ2）をキャリアガスとして、水素ラジカルが発生しないリン原料としてトリメチルホスフィンを流す。例えば、トリメチルホスフィンを２×１０-3ｍｏｌ／ｍｉｎに、キャリアガスとして水素を５０Ｌ／ｍｉｎで流し、熱処理雰囲気の圧力を１０．０ｋＰａに設定した。
【００２４】
次に、トリメチルホスフィンを流したま、上記基板温度を５７０℃に５分間保ち、ベース層１０５の熱処理（アニール処理）を行い、ベース層１０５中の炭素を活性化させる。その際、上記キャリアガスも流した状態としてある。
【００２５】
次に、上記基板温度を５５０℃に下げて、水素ラジカルが発生するリン原料としてターシャリブチルホスフィン（ＴＢＰ）を用いるとともにトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記低濃度エミッタ層１０６上に、シリコン（Ｓｉ）が高濃度に、例えば１×１０19／ｃｍ3にドーピングされたインジウム・リン（ＩｎＰ：Ｓｉ）を例えば５０ｎｍに成長させて、第３の層（以下、高濃度エミッタ層とする）１０７を形成する。ここで、ベース層１０５が再度不活性化するのを避けるためには、高濃度エミッタ層１０７の成長温度を上記熱処理温度（本例では５７０℃）よりも低くすることが望ましい。本実施例では、上記の如く５５０℃に設定した。
【００２６】
次に、基板温度を５５０℃に保ったまま、水素ラジカルが発生するリン原料としてターシャリブチルアルシン（ＴＢＡ）を用いるとともにトリメチルガリウム（ＴＭＧ）とトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記高濃度エミッタ層１０７上に、シリコン（Ｓｉ）が例えば１×１０19／ｃｍ3にドーピングされたインジウム・ガリウム、ヒ素（ＩｎＧａＡｓ：Ｓｉ）を例えば７５ｎｍに成長させて、エミッタキャップ層１０８を形成する。
【００２７】
以上説明した製造方法によって製造されたヘテロ接合バイポーラトランジスタ１では、ベース層１０５のキャリア濃度は１．８×１０19／ｃｍ3となった。つまり、ベース層１０５中の炭素（Ｃ）の活性化率が９０％となった。これは、水素ラジカルが発生しないトリエチルホスフィンを流しながら活性化アニールを行うことで、ベース層１０５が効果的に活性化されたためである。
【００２８】
以上説明した上記ヘテロ接合バイポーラトランジスタ１の製造方法によれば、ベース層１０５の活性化をエミッタ層（低濃度エミッタ層１０６、高濃度エミッタ層１０７）の成長中に行うことができるので、製造工程を簡易にし、製造コストを下げることができる。
【００２９】
また、上記ヘテロ接合バイポーラトランジスタ１の製造方法によれば、ベース層１０５上の低濃度エミッタ層１０６の厚さが７５ｎｍと薄いので、この低濃度エミッタ層１０６の成長後に熱処理を行ったにもかかわらず、ベース層１０５の活性化を効率的に行うことができる。
【００３０】
また、上記ヘテロ接合バイポーラトランジスタ１の製造方法によれば、低濃度エミッタ層１０６および高濃度エミッタ層１０７の成長の原料として、高い純度が得られているターシャリブチルホスフィン（ＴＢＰ）を用いたので、エミッタ層の不純物濃度を低下させ、エミッタ層の結晶性を向上させることができる。これに対し、低濃度エミッタ層１０６の成長に用いるリン原料をトリエチルホスフィンやトリスジメチルアミノホスフィン等の水素ラジカルが発生しない原料とした比較用のサンプルでは、ベース層１０５と低濃度エミッタ層１０６、高濃度エミッタ層１０７の間の逆方向リーク電流が増加した。これは水素ラジカルが発生しない原料の純度が低く、低濃度エミッタ層１０６に不純物が混入したためと思われる。また、このような水素ラジカルが発生しない原料は、分解しにくく、これらの原料中の炭素（Ｃ）が低濃度エミッタ層１０６に混入したためとも考えられる。
【００３１】
また、上記ヘテロ接合バイポーラトランジスタ１の製造方法によれば、活性化アニールを行った後、高濃度エミッタ層１０７の成長時に温度を下げたので、水素ラジカルが発生するターシャリブチルホスフィン（ＴＢＰ）を用いて高濃度エミッタ層１０７を成長しても、ベース層１０５中の炭素（Ｃ）が再び不活性化することはほとんど起こらない。これは、低温では、拡散が起こりにくいためである。
以上説明した上記ヘテロ接合バイポーラトランジスタ１の製造方法では、低濃度エミッタ層１０６、高濃度エミッタ層１０７の成長に用いるリン原料としてターシャリブチルホスフィンを用いたが、ホスフィンを用いることもできる。ホスフィンも、ターシャリブチルホスフィンと同様に、汎用されており、純度が高いためである。
【００３２】
また、上記ヘテロ接合バイポーラトランジスタ１の製造方法では、熱処理工程で、水素ラジカルが発生しない原料として、トリメチルホスフィンの他に、例えば、トリエチルホスフィン、トリイソプロピルホスフィン、トリノーマルプロピルホスフィン、トリノーマルブチルホスフィン、およびトリスジメチルアミノホスフィン等を用いることができる。
【００３３】
また、上記ヘテロ接合バイポーラトランジスタ１の製造方法では、熱処理工程における温度を５７０℃として、低濃度エミッタ層１０６の膜厚を７５ｎｍとしたが、熱処理工程の温度５５０℃以上６５０℃以下として、低濃度エミッタ層１０６の膜厚を２０ｎｍ以上２００ｎｍ以下とすることができる。熱処理を効果的に行うためには、温度は５５０℃以上が好ましい。すなわち、５５０℃以上とすることで、熱処理工程でベース層１０５中の水素ラジカルが脱離しやすくなる。ただし、熱処理工程における温度が６５０℃より高いと、ベース層１０５および低濃度エミッタ層１０６の結晶性が悪化する。また、熱処理を効果的に行うためには、低濃度エミッタ層１０６の膜厚を２００ｎｍ以下とすることが好ましいが、膜厚が２０ｎｍよりも薄いと、高濃度エミッタ層１０７成長時にベース層１０５が再度不活性化しやすくなる。逆に、２００ｎｍよりも厚いとベース層１０５中の水素ラジカルが脱離しにくくなる。
【００３４】
次に、本発明の半導体装置の製造方法（第２の製造方法）に係る一実施の形態の実施例（第２実施例）を、図２の概略構成断面図によって説明する。
【００３５】
図２に示したヘテロ接合バイポーラトランジスタ（ＨＢＴ）２では、半導体基板２０１上に、バッファ層２０２、サブコレクタ層２０３、コレクタ層２０４、炭素（Ｃ）をドーピングしたインジウム・ガリウム、ヒ素（以下、ＩｎＧａＡｓ:Ｃと記す）からなる第１の層（以下、ベース層という）２０５、シリコン（Ｓｉ）をドーピングしたインジウム・リン（ＩｎＰ）からなる低濃度エミッタ層２０６、シリコン（Ｓｉ）をドーピングしたインジウム・リン（ＩｎＰ）からなる高濃度エミッタ層１０７（ここでは、上記低濃度エミッタ層２０６と高濃度エミッタ層２０７とを合わせて第２の層とする。）、シリコン（Ｓｉ）をドーピングしたインジウム・ガリウム、ヒ素（以下、ＩｎＧａＡｓと記す）からなる第３の層（以下、エミッタキャップ層という）２０８が順次形成されている。
【００３６】
以下、具体的に製造方法を説明する。上記半導体基板２０１上の各層は、有機金属化学的気相成長（ＭＯＣＶＤ）法により成膜する。この製造方法の特徴の一つは、上記第２の層（低濃度エミッタ層２０６および高濃度エミッタ層２０７）を形成するときにはリン原料として水素ラジカルが発生するリン原料を用い、上記第３の層の高濃度エミッタ層２０７を形成するときにはヒ素原料として水素ラジカルが発生するヒ素原料を用いる点である。
【００３７】
まず、インジウム・リン（ＩｎＰ）からなる半導体基板２０１の基板温度を６００℃にして、ホスフィン（ＰＨ3）とトリメチルインジウム（ＴＭＩ）とを原料ガスとして、上記半導体基板２０１上に、インジウム・リン（ＩｎＰ）を例えば４００ｎｍの厚さに成長させて、上記バッファ層２０２を形成する。
【００３８】
次に、上記半導体基板２０１の基板温度を６００℃に保ったまま、ターシャルブチルアルシン（ＴＢＡ）とトリメチルガリウム（ＴＭＧ）とトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記バッファ層２０２上に、シリコン（Ｓｉ）を例えば１×１０19／ｃｍ3にドーピングしたインジウム・ガリウム、ヒ素（ＩｎＧａＡｓ：Ｓｉ）を例えば３００ｎｍの厚さに成長させて、上記サブコレクタ層２０３を成長する。
【００３９】
次に、上記基板温度を６００℃に保ったまま、ホスフィン（ＰＨ3）とトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記サブコレクタ層２０３上に、シリコン（Ｓｉ）を例えば２×１０16／ｃｍ3にドーピングしたインジウム・リン（ＩｎＰ：Ｓｉ）を例えば４５０ｎｍの厚さに成長させて、上記コレクタ層２０４を成長する。
【００４０】
次に、上記基板温度を例えば４８０℃（第１の温度）に低下させ、ターシャリブチルアルシン（ＴＢＡ）とトリエチルガリウム（ＴＥＧ）とトリメチルインジウム（ＴＭＩ）と臭化炭素（ＣＢｒ4）を原料ガスとして、上記コレクタ層２０４上に、炭素（Ｃ）を例えば２×１０19／ｃｍ3にドーピングしたインジウム・ガリウム、ヒ素（ＩｎＧａＡｓ:Ｃ）を例えば７５ｎｍの厚さに成長させて、上記ベース層（第１の層）２０５を形成する。
【００４１】
次に、上記基板温度を５５０℃（第２の温度）に上昇させ、水素ラジカルが発生するリン原料としてターシャリブチルホスフィン（ＴＢＰ）を用いるとともにトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記ベース層２０５上に、シリコン（Ｓｉ）を低濃度、例えば５×１０17／ｃｍ3にドーピングしたインジウム・リン（ＩｎＰ：Ｓｉ）を例えば５０ｎｍに成長させて、第２の層（以下、低濃度エミッタ層とする）２０６を形成する。
【００４２】
次に、上記基板温度を５５０℃に保ったまま、水素ラジカルが発生するリン原料としてターシャリブチルホスフィン（ＴＢＰ）を用いるとともにトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記低濃度エミッタ層２０６上に、シリコン（Ｓｉ）が高濃度に、例えば１×１０19／ｃｍ3にドーピングされたインジウム・リン（ＩｎＰ：Ｓｉ）を例えば１０ｎｍに成長させて、高濃度エミッタ層２０７を形成する。
【００４３】
次に、基板温度を５５０℃に保ったまま、水素ラジカルが発生するヒ素原料としてトリメチルアルシン（ＴＭＡｓ）を用いるとともにトリメチルガリウム（ＴＭＧ）とトリメチルインジウム（ＴＭＩ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとして、上記高濃度エミッタ層２０７上に、シリコン（Ｓｉ）が例えば１×１０19／ｃｍ3にドーピングされたインジウム・ガリウム、ヒ素（ＩｎＧａＡｓ：Ｓｉ）を例えば７５ｎｍに成長させて、エミッタキャップ層２０８を形成する。
【００４４】
以上説明した製造方法によって製造されたヘテロ接合バイポーラトランジスタ２では、ベース層２０５のキャリア濃度は１．７×１０19／ｃｍ3となった。つまり、ベース層２０５中の炭素（Ｃ）の活性化率が８５％となった。これは、水素ラジカルが発生しないトリエチルアルシンを流しながらエミッタキャップ層２０８の成長を行うことで、ベース層２０５が効果的に活性化されたためである。
【００４５】
以上説明した上記ヘテロ接合バイポーラトランジスタ２の製造方法によれば、ベース層２０５の活性化をエミッタキャップ層２０８の成長中に行うことができるので、製造工程を簡易にし、製造コストを下げることができる。
【００４６】
また、上記ヘテロ接合バイポーラトランジスタ２の製造方法によれば、ベース層２０５上の低濃度エミッタ層（第２の層）２０６、高濃度エミッタ層（第２の層）２０７の厚さが合わせても８０ｎｍと薄いので、この低濃度エミッタ層２０６、高濃度エミッタ層２０７の成長後にベース層２０５の活性化を行ったにもかかわらず、ベース層２０５の活性化を行うことができる。
【００４７】
また、上記ヘテロ接合バイポーラトランジスタ２の製造方法によれば、低濃度エミッタ層２０６および高濃度エミッタ層２０７の成長の原料として、高い純度が得られているターシャリブチルホスフィン（ＴＢＰ）を用いたので、エミッタ層の不純物濃度を低下させ、エミッタ層の結晶性を向上させることができる。
【００４８】
また、上記ヘテロ接合バイポーラトランジスタ２の製造方法によれば、トリメチルアルシンを原料ガスに用いたにもかかわらず、デバイス特性の低下はほとんど起こらない。ところで、従来の技術常識では、トリメチルアルシンは原料の純度が悪く結晶成長に用いるのは困難であると考えられていた。しかし、ベース層２０５上に低濃度エミッタ層２０６、高濃度エミッタ層２０７を成長し、その上にＩｎＧａＡｓ:Ｓｉからなるエミッタキャップ層２０８を成長する場合、エミッタキャップ層２０８の結晶品質が悪化してもデバイス特性への影響が小さいことを本発明者は見だし、本発明が有効であることを確認した。
【００４９】
以上説明した上記ヘテロ接合バイポーラトランジスタ２の製造方法では、水素ラジカルが発生しないヒ素原料として、トリメチルアルシンの他に、トリエチルアルシン、トリノーマルプロピルアルシン、トリスジメチルアミノアルシンを用いることもできる。
【００５０】
また、上記ヘテロ接合バイポーラトランジスタ２の製造方法では、低濃度エミッタ層２０６と高濃度エミッタ層２０７とを合わせた膜厚を８０ｎｍとして、エミッタキャップ層２０８の成長温度を５５０℃としたが、低濃度エミッタ層２０６と高濃度エミッタ層２０７とを合わせた膜厚を２０ｎｍ以上２００ｎｍ以下として、エミッタキャップ層２０８の成長温度を５５０℃以上６５０℃以下にすることができる。ベース層２０５の活性化アニールを効果的に行うためには、成長温度を５５０℃以上とすることが好ましい。ただし、この温度が６５０℃より高いと、ベース層２０５および低濃度エミッタ層２０６の結晶性が悪化する。また、アニールを効果的に行うためには、低濃度エミッタ層２０６と高濃度エミッタ層２０７とを合わせた膜厚を２００ｎｍ以下とすることが好ましいが、膜厚が２０ｎｍよりも薄いと、高濃度エミッタ層２０７成長時に、ベース層２０５が再度不活性化しやすくなってしまう。逆に、低濃度エミッタ層２０６と高濃度エミッタ層２０７とを合わせた膜厚が２００ｎｍよりも厚いとベース層２０５中の水素ラジカルが脱離しにくくなる。
【図面の簡単な説明】
【００５１】
【図１】本発明の半導体装置の製造方法（第１の製造方法）に係る一実施の形態の実施例（第１実施例）を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法（第２の製造方法）に係る一実施の形態の実施例（第２実施例）を示した概略構成断面図である。
【符号の説明】
【００５２】
１０１…半導体基板、１０５…第１の層（ベース層）、１０６…第２の層（低濃度エミッタ層）
【図１】
2007180115.tif 000003
【図２】
2007180115.tif 000004