(57)【要約】【課題】トランスの２次巻線電流の立ち上がり時間ｔｒを短縮し、スイッチ素子又はスナバ回路での損失を低減するＤＣ−ＤＣコンバータを提供すること。【解決手段】ダイオードＤ３、Ｄ４は、トランスの２次巻線に対して互いに逆向きになるように接続されており、スイッチＱ３、Ｑ４は、スイッチＱ１、Ｑ２のどちらか一方がオフとなると同時に、共にオンになるように、パルス幅制御回路によって制御されている。これによりトランスの２次巻線に生じる誘導電流の向きに応じてスイッチＱ３又はＱ４を含むどちらか一方の経路によって短絡を行う。このようにしてトランスの２次巻線Ｎ２の一方の端子とその中点とを短絡してトランスの漏れインダクタンスに印加される電圧を高めることにより、トランスの２次巻線電流の立ち上がり時間ｔｒを短縮することができる。【選択図】図５
2007312464.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、直流電源を有するインバータ回路と、前記トランスの２次巻線に接続された整流回路と、前記整流回路の出力に接続された平滑用コンデンサとからなるＤＣ−ＤＣコンバータにおいて、
前記２次巻線を短絡するように該２次巻線に接続されたスイッチ手段と、
前記２次巻線に誘導電流が流れ始めてから所定の期間、前記スイッチ手段にオン信号を出力するパルス幅制御手段と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
トランス、直流電源を有するインバータ回路、前記トランスの２次巻線に接続された整流回路及び前記整流回路の出力に接続された平滑用コンデンサを備えたＤＣ−ＤＣコンバータにおいて、
前記２次巻線の一端と該２次巻線の中点とを短絡するように接続された第１のスイッチ手段と、
前記２次巻線の他端と該２次巻線の中点とを短絡するように接続された第２のスイッチ手段と、
前記２次巻線に誘導電流が流れ始めてから所定の期間、前記スイッチ手段にオン信号を出力するパルス幅制御手段と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
前記第１のスイッチ手段と第２のスイッチ手段は、互いに対向する向きにのみ電流が流れるようにそれぞれ整流素子を含むことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記スイッチ手段に接続され、当該スイッチ手段がオンになると前記誘導電流の向きに放電するコンデンサをさらに備えたことを特徴とする請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【請求項５】
トランスと、直流電源を有するインバータ回路と、前記トランスの２次巻線を短絡するように該２次巻線に接続された４つのスイッチからなるスイッチ手段と、当該スイッチ手段に接続された平滑用コンデンサとからなるＤＣ−ＤＣコンバータにおいて、
前記２次巻線の誘導電流が流れ始めてから所定の期間、前記第２のスイッチ手段の高圧側の一方の第１のスイッチと前記平滑コンデンサを介して接続された低圧側の第２のスイッチとにオン信号を出力して他の２つの第３及び第４のスイッチをオフにし、前記誘導電流の向きが変わるまでの間に第３及び第４のスイッチにオン信号を出力して第１及び第２のスイッチをオフにするパルス幅制御手段と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
前記パルス幅制御手段は、前記インバータ回路を流れる負荷電流の値に比例して前記オン信号の幅を決めることを特徴とする請求項１乃至５のいずれかに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、より詳細には、トランスの２次巻線電流の立ち上がり時間を短縮したＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ランプ、モータ、またはそのモータに用いられるインバータ等のエレクトロニクス製品の性能試験・耐久試験を行う際には、長時間にわたり所定の定電流又は定電圧の電力を供給するＤＣ−ＤＣコンバータが用いられる。
【０００３】
図１に、従来のＤＣ−ＤＣコンバータの構成図を示す。ＤＣ−ＤＣコンバータは、直列接続された直流電源Ｅ１とチョークコイルＬ１とトランスＴ１の１次巻線にプッシュプル接続された２個のスイッチＱ１、Ｑ２を有するインバータ回路を含み、トランスＴ１の２次巻線に設けられたセンタータップ型両波整流回路と平滑用コンデンサＣ１を備えている（非特許文献１、非特許文献２参照）。図２に、スイッチＱ１、Ｑ２の各状態に応じて各部を流れる電流、電圧の変化を示す。スイッチＱ１、Ｑ２を同時にオンにすると、トランスＴ１の１次巻線ではスイッチＱ１側とスイッチＱ２側とで電流が逆向きに流れるため、磁束も逆向きに生じ、結果として１次巻線全体では短絡状態となる。一方、スイッチＱ１、Ｑ２が同時にオンであるとき、チョークコイルＬ１には励磁エネルギーが蓄えられる。その後、オンになっていたスイッチＱ１、Ｑ２のいずれか一方をオフにすると、トランスＴ１はトランスとしての作用を回復するので、チョークコイルＬ１に蓄えられたエネルギーがトランスＴ１を介して２次側に放出され、負荷ＲＬに電力が供給される。
【０００４】
しかし、上述の理論は理想化されたモデルに基づくものであり、トランスには漏れインダクタンスが存在し、急激な電流変化を妨げる作用がある。図３に、スイッチＱ１、Ｑ２の各状態に応じて各部を流れる実際の電流、電圧の変化を示す。例えばＱ１をオフにすると、チョークコイルＬ１からトランスＴ１の１次巻線Ｎ１に電流が流れて磁束が生じ、相互誘導によりトランスＴ１の２次巻線Ｎ２に誘導起電力が生じて、ダイオードＤ１を含む整流回路に電流が流れる。このとき、漏れインダクタンスのため、図３に示すように、ダイオードＤ１を流れる電流の立ち上がりには一定の立ち上がり時間ｔｒを必要とし、１次側から２次側へのエネルギーの移動が制限される。
【０００５】
図４に、スイッチＱ１、Ｑ２がそれぞれオフ、オンである期間の等価回路を示す。ここで、ＬｌｅａｋはトランスＴ１の２次側に換算された漏れインダクタンス、ＶＱ１はスイッチＱ１がオフでスイッチＱ２がオン時のスイッチＱ１にかかる電圧、Ｖｏ１はＤＣ−ＤＣコンバータ出力電圧とし、１次巻線Ｎ１、２次巻線Ｎ２の巻線比はＮ１：Ｎ２＝１：ｎとする。トランスの２次巻線電流の立ち上がり時間ｔｒの間に漏れインダクタンスＬｌｅａｋにかかる電圧ＶＬｌｅａｋは、
V Lleak = n・VQ1/2-Vo2 = n・Vs/2-Vo2  ≒ n・Vs/2-Vo1  ・・・ (1)
となる。よって、立ち上がり時間ｔｒは、ダイオードＤ１を流れる電流をＩｄ１とすると
tr = (Lleak ・ID1)/( n・Vs/2-Vo1)   ・・・ (2)
で表すことができる。この立ち上がり時間ｔｒの間もチョークコイルＬ１のエネルギーはトランスの１次巻線Ｎ１に対して放出され続けるので、２次側に移れなかった分のエネルギーはスイッチＱ１に流れ込み、スイッチＱ１の電圧を上昇させる。すなわち、スイッチＱ１には大きなサージ電圧ＶＱ１が印加されることとなる。このままではスイッチＱ１が破損するため、スナバ回路をスイッチＱ１と並列に接続してサージ電圧ＶＱ１を吸収して、スナバ電圧Ｖｓに抑えている。このようにＤＣ−ＤＣコンバータには、通常、スイッチ素子にスナバ回路を付加してスナバ電圧Ｖｓがスイッチ素子の耐圧を越えないよう所定の値に制限する必要がある。
【０００６】
【非特許文献１】「昭和４９年電気学会全国大会論文集No.499」，p.560
【非特許文献２】Robert W. Erickson，et al., ”Fundamentals of Power Electronics SECOND EDITION”, Kluwer Academic Publishers, January 2001, p.167
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、チョークコイルＬ１の電流が大きい場合や漏れインダクタンスＬｌｅａｋの値が大きい場合には、電力容量の大きなスナバ回路が必要な上、スナバ回路での損失が非常に大きくなるという問題があった。
【０００８】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、トランスの２次巻線電流の立ち上がり時間ｔｒを短縮し、スイッチ素子又はスナバ回路での損失を低減するＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するために、請求項１に記載の発明は、トランスと、直流電源を有するインバータ回路と、トランスの２次巻線に接続された整流回路と、整流回路の出力に接続された平滑用コンデンサとからなるＤＣ−ＤＣコンバータにおいて、２次巻線を短絡するように２次巻線に接続されたスイッチ手段と、２次巻線に誘導電流が流れ始めてから所定の期間、スイッチ手段にオン信号を出力するパルス幅制御手段とを備えたことを特徴とする。
【００１０】
請求項２に記載の発明は、トランス、直流電源を有するインバータ回路、トランスの２次巻線に接続された整流回路及び整流回路の出力に接続された平滑用コンデンサを備えたＤＣ−ＤＣコンバータにおいて、２次巻線の一端と２次巻線の中点とを短絡するように接続された第１のスイッチ手段と、２次巻線の他端と２次巻線の中点とを短絡するように接続された第２のスイッチ手段と、２次巻線に誘導電流が流れ始めてから所定の期間、スイッチ手段にオン信号を出力するパルス幅制御手段とを備えたことを特徴とする。
【００１１】
請求項３に記載の発明は、請求項２に記載のＤＣ−ＤＣコンバータにおいて、第１のスイッチ手段と第２のスイッチ手段は、互いに対向する向きにのみ電流が流れるようにそれぞれ整流素子を含むことを特徴とする。
【００１２】
請求項４に記載の発明は、請求項１又は２に記載のＤＣ−ＤＣコンバータにおいて、スイッチ手段に接続され、スイッチ手段がオンになると誘導電流の向きに放電するコンデンサをさらに備えたことを特徴とする。
【００１３】
請求項５に記載の発明は、トランスと、直流電源を有するインバータ回路と、トランスの２次巻線を短絡するように２次巻線に接続された４つのスイッチからなるスイッチ手段と、スイッチ手段に接続された平滑用コンデンサとからなるＤＣ−ＤＣコンバータにおいて、２次巻線の誘導電流が流れ始めてから所定の期間、第２のスイッチ手段の高圧側の一方の第１のスイッチと平滑コンデンサを介して接続された低圧側の第２のスイッチとにオン信号を出力して他の２つの第３及び第４のスイッチをオフにし、誘導電流の向きが変わるまでの間に第３及び第４のスイッチにオン信号を出力して第１及び第２のスイッチをオフにするパルス幅制御手段とを備えたことを特徴とする。
【００１４】
請求項６に記載の発明は、請求項１乃至５のいずれかに記載のＤＣ−ＤＣコンバータにおいて、パルス幅制御手段は、インバータ回路を流れる負荷電流の値に比例してオン信号の幅を決めることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、漏れインダクタンスが発生した際、一時的にトランスの２次巻線を短絡することにより、トランスの２次巻線電流の立ち上がり時間ｔｒを短縮し、スイッチ素子又はスナバ回路での損失を低減するＤＣ−ＤＣコンバータを提供することが可能になる。
【発明を実施するための最良の形態】
【００１６】
本発明による課題を解決するための手段は、トランスの２次巻線端にスイッチを備え、かつ、このスイッチはプッシュプル接続された２個のスイッチのうち一方をオン、他方をオフとする期間の初期の一定期間オンとしトランスの２次巻線を短絡するよう動作させることである。
【００１７】
（実施形態１）
図５に、本発明の一実施形態に係るＤＣ−ＤＣコンバータの構成図を示す。トランスの２次巻線Ｎ２の各端子と中点とは、スイッチＱ３、Ｑ４及びダイオードＤ３、Ｄ４を介してそれぞれ接続されている。ダイオードＤ３、Ｄ４は、トランスの２次巻線に対して互いに逆向きになるように接続されており、スイッチＱ３、Ｑ４は、スイッチＱ１、Ｑ２のどちらか一方がオフとなると同時に、共にオンになるように、パルス幅制御回路によって制御されている。これによりトランスの２次巻線に生じる誘導電流の向きに応じてスイッチＱ３又はＱ４を含むどちらか一方の経路によって短絡を行う。このようにしてトランスの２次巻線Ｎ２の一方の端子とその中点とを短絡してトランスの漏れインダクタンスに印加される電圧を高めることにより、トランスの２次巻線電流の立ち上がり時間ｔｒを短縮することができる。
【００１８】
トランスの２次巻線電流の立ち上がり時間ｔｒの短縮は、トランス漏れインダクタンスＬｌｅａｋに印加される電圧を高めることにより実現されている。そのため本発明では、トランスの２次巻線に電圧がかかった際の一定期間トランスの２次巻線Ｎ２を短絡している。この場合、図４のＶｏ２がほぼ０Ｖとなることから漏れインダクタンスＬｌｅａｋにかかる電圧ＶＬｌｅａｋが高まり、それに伴ってトランスの２次巻線電流の立ち上がり時間ｔｒは短縮することができる。従って、式（１）、（２）から下記の式（３）、（４）が得られる。  
V Lleak = n・VQ1/2 = n・Vs/2      ・・・ (3)
tr = (Lleak ・ID1)/( n・Vs/2) = (Lleak・II/n)/(n・Vs/2)    ・・・ (4)
スイッチＱ３、Ｑ４をオンにして短絡すると、その後トランスの２次巻線電流が所定の値まで立ち上がったら速やかにスイッチＱ３、Ｑ４をオフにする必要がある。必要以上にスイッチＱ３、Ｑ４をオンにして短絡しておくと、本来負荷ＲＬに供給されるべき電力をトランスの２次巻線Ｎ２で消費してしまうからである。従って、スイッチＱ３、Ｑ４は、トランスの１次側にあるスイッチＱ１、Ｑ２のうち一方がオフとなる期間の内の初期の一定期間だけオンにするよう制御される。
【００１９】
図６に、実施形態１におけるスイッチＱ１〜Ｑ４のオン・オフとそれに対応したＤＣ−ＤＣコンバータの各部の電流、電圧の変化を示す。スイッチＱ１、Ｑ２をオフとする期間の初期の一定期間、スイッチＱ３及びＱ４をオンとしている。但し、このスイッチＱ１、Ｑ２をオフとする期間の初期の一定期間、スイッチＱ３又はＱ４のどちらか一方のみをオンとしても差し支えない。
【００２０】
式（４）より立ち上がり時間ｔｒはダイオードＤ１を流れる電流ＩＤ１に比例し、このＩＤ１は１次側の回路を流れる負荷電流ＩＩに比例する。そのため、スイッチＱ３、Ｑ４をオンにする期間の長さを負荷電流ＩＩに比例させることにより、最適なトランスの２次巻線電流の立ち上がり時間ｔｒを得ることが可能である。
【００２１】
図７に、本発明の一実施形態に係るパルス幅制御回路の構成図を示す。図７に示すスイッチ制御回路には、電源Ｅ１より一定の電流或いは電力が供給されるようにＱ１、Ｑ２のオン／オフデューティを制御する帰還制御系を用いる。また、図８に、スイッチＱ１、Ｑ２のオン信号とそれに対応した各部の電圧の変化、及びスイッチＱ３、Ｑ４のオン信号を示す。スイッチＱ１、Ｑ２の制御信号をＮＡＮＤ回路ＮＡ１に入力し、そのＮＡＮＤ回路ＮＡ１の出力Ｖ１をパルス整形回路とＮＯＴ回路ＯＴ１とに入力する。スイッチＱ１又はＱ２がオフとなり、ＮＡＮＤ回路ＮＡ１の出力Ｖ１がオンになると、パルス整形回路はランプ関数（のこぎり波）を発生させ、その出力Ｖ２を比較器Ｃｏに入力する。比較器Ｃｏは、パルス整形回路の出力Ｖ２と電流センサで測定した１次側の回路を流れる負荷電流値と比較し、出力Ｖ３をＮＯＲ回路ＯＲ１に出力する。比較器の出力Ｖ３は、パルス整形回路の出力Ｖ２が１次側の負荷電流値よりも大きくなるとオンになる。このＮＯＲ回路ＯＲ１のもう一方の入力端は、ＮＡＮＤ回路ＮＡ１に接続されたＮＯＴ回路ＯＴ１の出力端と接続されている。すなわち、スイッチＱ１又はＱ２がオフで、かつ比較器においてランプ関数の値が負荷電流値よりも低いときスイッチＱ３、Ｑ４にオン信号が出力されるように論理回路を組むことにより、負荷電流に比例したパルス幅のオン信号が得られる。このようにして得られたオン信号を用いることにより、スイッチＱ３、Ｑ４を立ち上がり時間ｔｒに対して適切に制御することができる。
【００２２】
（実施形態２)
図９に、本発明の一実施形態に係るブリッジ型整流回路を有するＤＣ−ＤＣコンバータの構成図を示す。この実施形態２は、実施形態１の整流回路をブリッジ型整流回路ＣＯＭとし、そのブリッジ型整流回路ＣＯＭの交流端子にトランスの２次巻線Ｎ２を接続する。また、スイッチＱ３、Ｑ４を互いのソース端子を接続した２個のＭＯＳＦＥＴからなる双方向スイッチとする。このとき、トランスの２次巻線Ｎ２の中点への配線は必要なくなる。また、この実施形態におけるパルス幅制御回路は、図示していないが実施形態１において示したパルス幅制御回路と同じものを使用することができる。
【００２３】
図９の構成におけるスナバ回路の損失は、電源Ｅ１が１５Ｖで１００Ａ、チョークコイルＬ１のインダクタンスが６０μＨ、トランス巻線比１０．７、負荷ＲＬが３６０Ｖの回路において測定した結果、下記のようになる。
【００２４】
【表１】
2007312464.tif 000003
【００２５】
このように本発明は、トランスの２次巻線電流の立ち上がり時間ｔｒを短縮することにより、スナバ回路の損失を大幅に低減することが可能である。
【００２６】
（実施形態３）
図１０に、本発明の一実施形態に係るフルブリッジ接続のＤＣ−ＤＣコンバータの構成図を示す。スイッチＱ１、Ｑ２とスイッチＱ３、Ｑ４をそれぞれ直列に接続し、それらを電源Ｅ１とチョークコイルＬ１とに対して並列に接続する。トランスの１次巻線Ｎ１の一端をスイッチＱ１とスイッチＱ２との間に接続し、他端をスイッチＱ３とスイッチＱ４との間に接続する。このようにトランスの１次側をプッシュプル接続からフルブリッジ接続とすることも可能である。
【００２７】
図１１に、実施形態３におけるスイッチＱ１〜Ｑ６のオン信号とＤＣ−ＤＣコンバータの各部の電流の変化を示す。トランスの１次側のスイッチＱ１〜Ｑ４は、スイッチＱ１、Ｑ４とスイッチＱ２、Ｑ３とでそれぞれ同じタイミングで動作するように制御される。スイッチＱ１、Ｑ４は実施形態１におけるスイッチＱ１、スイッチＱ２、Ｑ３は実施形態１のスイッチＱ２と同じ動作をする。スイッチＱ１〜Ｑ４がオンとなるとチョークコイルＬ１にエネルギーが蓄えられ、スイッチＱ１、Ｑ４又はスイッチＱ２、Ｑ３をオフにするとチョークコイルＬ１からトランスの１次巻線Ｎ１に電流が流れる。パルス幅制御回路は、スイッチＱ１、Ｑ４とスイッチＱ２、Ｑ３とをそれぞれ同じ信号で制御すればよいので、図示していないが実施形態１の図７に示すパルス幅制御回路を用いることができる。
【００２８】
（実施形態４）
図１２に、本発明の一実施形態に係る短絡回路にコンデンサを組み込んだＤＣ−ＤＣコンバータの構成図を示す。実施形態４では、実施形態１、２で用いているダイオードＤ３、Ｄ４に替えて、トランスの２次巻線Ｎ２の各端子と中点とをスイッチＱ３、Ｑ４及びコンデンサＣ２、Ｃ３を介してそれぞれ接続する。トランスの２次巻線Ｎ２に対して並列にスイッチＱ３、Ｑ４及びコンデンサＣ２、Ｃ３を接続し、コンデンサＣ２、Ｃ３を互いに極性が逆向きになるようにスイッチＱ３、Ｑ４にそれぞれ接続している。これによりコンデンサＣ２、Ｃ３は、スイッチＱ３、Ｑ４のボディダイオードを通して充電されてスイッチ側が正に帯電し、スイッチＱ３又はＱ４がオン時にはトランス漏れインダクタンスにコンデンサＣ２又はＣ３の電圧が重畳される。このときの漏れインダクタンスＬｌｅａｋにかかる電圧ＶＬｌｅａｋ、トランスの２次巻線電流の立ち上がり時間ｔｒは下記のようになる。  
V Lleak = n・VQ1/2 + VC2= n・Vs/2 + Vo2 ≒ n・Vs/2 + Vo1    ・・・ (5)
tr = (Lleak ・ID1)/( n・Vs/2 + Vo1) = (Lleak・II/n)/(n・Vs/2 + Vo1) ・・・ (6)
このように実施形態１、２に対してＶｏ１分だけ高い電圧が漏れインダクタンスＬｌｅａｋに印加されるため、立ち上がり時間ｔｒは実施形態１、２の場合よりもさらに短くなる。
【００２９】
（実施形態５）
図１３に、実施形態５におけるトランスの２次側の整流回路をブリッジ型としたＤＣ−ＤＣコンバータの構成図を示す。この場合、実施形態２と同様にトランスの２次巻線Ｎ２の中点への配線が必要なくなる。
【００３０】
図１２、１３ではパルス幅制御回路を示さなかったが、どちらの場合でも実施形態１の図７に示すパルス幅制御回路を用いることができる。
【００３１】
（実施形態６）
図１４に、本発明の一実施形態に係るトランスの２次側の整流回路をスイッチで構成したＤＣ−ＤＣコンバータの構成図を示す。トランスの２次側に４つのスイッチＱ３〜Ｑ６を有し、スイッチをそれぞれ２つずつ直列に接続し、それらをトランスの２次巻線Ｎ２に対して並列に接続する。図１５に、実施形態６におけるスイッチＱ１〜Ｑ６の動作のタイミングの関係を示す。実施形態６では、スイッチＱ３、Ｑ６とスイッチＱ４、Ｑ５とをそれぞれ同じタイミングで制御し、スイッチＱ３、Ｑ６とスイッチＱ４、Ｑ５とのどちらか一方がオンのとき、他方はオフとなるように制御する。
【００３２】
スイッチＱ１、Ｑ２が共にオンである状態から、スイッチＱ１のみオフとするとき、トランスの２次巻線Ｎ２の一方の方向に誘導電流が発生する。誘導電流の向きが変わらない間は、コンデンサＣ１に流れる電流の向きは、スイッチＱ３、Ｑ６がオンでスイッチＱ４、Ｑ５がオフのときと、スイッチＱ３、Ｑ６がオフでスイッチＱ４、Ｑ５がオンのときとで逆になる。そのため、誘導電流が一方向に流れている間にスイッチＱ３、Ｑ６とスイッチＱ４、Ｑ５とを切り替えると、コンデンサＣ１は充電及び放電を行う。そこで、トランスの２次巻線電流の立ち上がり時にコンデンサＣ１の放電がなされるようにスイッチＱ３〜Ｑ６を制御すると、図１５の（２）′と（４）′の期間にトランス漏れインダクタンスＬｌｅａｋにコンデンサＣ１の電圧Ｖｏ１が重畳される。  
V Lleak = n・Vs/2 + Vo1      ・・・ (6)
tr = (Lleak ・IQ3)/( n・Vs/2 + Vo1)
= (Lleak ・II/n)/( n・Vs/2 + Vo1)      ・・・ (7)
ここで重要なのは、トランスの２次巻線Ｎ２に発生した誘導電流の向きが変化していないときにコンデンサＣ１及び負荷ＲＬに流れる電流の向きを変えることである。
【００３３】
コンデンサＣ１の放電が完了すると、スイッチＱ３、Ｑ６とスイッチＱ４、Ｑ５のオン・オフを切り替えてコンデンサＣ１に充電を行う。尚、２次側回路のアーム短絡を防ぐため、（１）′、（２）′、（３）′、（４）′にはデッドタイムが必要となる。
【００３４】
図１６に、本発明の実施形態６に係るパルス幅制御回路の構成図を示す。スイッチ制御回路、パルス整形回路は、図７に示したものと同じ動作をするものとする。電流センサは１次側のインバータ回路に接続されている。また、電流センサ、スイッチ制御回路、パルス整形回路、ＮＡＮＤ回路ＮＡ１、ＮＯＴ回路ＯＴ１及びＮＯＲ回路ＯＲ１は、図７に示したものと同じ様に接続されており、ＮＯＲ回路ＯＲ１から出力される信号も図７のＮＯＲ回路ＯＲ１から出力される信号と同じパルス形状である。
【００３５】
スイッチ制御回路から出力された信号は、ＮＯＴ回路ＯＴ２、ＯＴ３でそれぞれ反転されて信号Ｑ１′、Ｑ２′となる。スイッチＱ１の制御信号は、信号Ｑ１′と信号Ｑ１′を遅延回路Ｄｅ１によって遅らせた信号Ｑ１′′とを入力されたＮＯＲ回路ＯＲ２から出力される信号である。また、ＮＡＮＤ回路ＮＡ２に信号Ｑ１′と信号Ｑ１′′とを入力し、ＮＡＮＤ回路ＮＡ３にＮＯＲ回路ＯＲ１から出力される信号ＱＳと信号Ｑ２′とを入力する。これらＮＡＮＤ回路ＮＡ２の出力とＮＡＮＤ回路ＮＡ３の出力とを入力されたＮＯＲ回路ＯＲ３の出力がスイッチＱ３、Ｑ６の制御信号となる。
【００３６】
同様に、スイッチＱ２の制御信号は、信号Ｑ２′と信号Ｑ１′を遅延回路Ｄｅ２によって遅らせた信号Ｑ２′′とを入力されたＮＯＲ回路ＯＲ４から出力される信号である。また、ＮＡＮＤ回路ＮＡ４に信号Ｑ２′と信号Ｑ２′′とを入力し、ＮＡＮＤ回路ＮＡ５に信号ＱＳと信号Ｑ１′とを入力する。これらＮＡＮＤ回路ＮＡ４の出力とＮＡＮＤ回路ＮＡ５の出力とを入力されたＮＯＲ回路ＯＲ５の出力がスイッチＱ４、Ｑ５の制御信号となる。
【図面の簡単な説明】
【００３７】
【図１】従来のＤＣ−ＤＣコンバータの構成図である。
【図２】スイッチＱ１、Ｑ２の各状態に応じて各部における電流、電圧の変化を示す図である。
【図３】スイッチＱ１、Ｑ２の各状態に応じて各部における実際の電流、電圧の変化を示す図である。
【図４】スイッチＱ１、Ｑ２がそれぞれオフ、オンである期間の等価回路を示す。
【図５】本発明の一実施形態に係るＤＣ−ＤＣコンバータの構成図である。
【図６】実施形態１におけるスイッチＱ１〜Ｑ４のオン・オフとそれに対応したＤＣ−ＤＣコンバータの各部の電流、電圧の変化を示す図である。
【図７】本発明の一実施形態に係るＤＣ−ＤＣコンバータ及びパルス幅制御回路の構成図である。
【図８】スイッチＱ１、Ｑ２のオン信号とそれに対応したパルス幅制御回路内の各部の電圧の変化、及びスイッチＱ３、Ｑ４のオン信号を示す図である
【図９】本発明の一実施形態に係るブリッジ型整流回路を有するＤＣ−ＤＣコンバータの構成図である。
【図１０】本発明の一実施形態に係るフルブリッジ接続のＤＣ−ＤＣコンバータの構成図である。
【図１１】実施形態３におけるスイッチＱ１〜Ｑ６のオン信号とＤＣ−ＤＣコンバータの各部の電流の変化を示す図である。
【図１２】本発明の一実施形態に係る短絡回路にコンデンサを組み込んだＤＣ−ＤＣコンバータの構成図である。
【図１３】実施形態５におけるトランスの２次側の整流回路をブリッジ型としたＤＣ−ＤＣコンデンサの構成図である。
【図１４】本発明の一実施形態に係るトランスの２次側の整流回路をスイッチで構成したＤＣ−ＤＣコンバータの構成図である。
【図１５】実施形態６におけるスイッチＱ１〜Ｑ６の動作のタイミングの関係を示す図である。
【図１６】実施形態６において用いるパルス幅制御回路の構成図である。
【符号の説明】
【００３８】
Ｅ１  電源
Ｌ１  チョークコイル
Ｔ１  トランス
Ｎ１  トランスの１次巻線
Ｎ２  トランスの２次巻線
Ｑ１〜Ｑ６  スイッチ
Ｄ１〜Ｄ４  ダイオード
Ｃ１〜Ｃ３  コンデンサ
COM  ブリッジ型整流回路
ＲＬ  負荷
Ｌｌｅａｋ  漏れインダクタンス
Ｃｏ  比較器
Ｄｅ１、２  遅延回路
ＮＡ１〜５  ＮＡＮＤ回路
ＯＴ１〜５  ＮＯＴ回路
ＯＲ１〜３  ＮＯＲ回路
【図１】
2007312464.tif 000004
【図２】
2007312464.tif 000005
【図３】
2007312464.tif 000006
【図４】
2007312464.tif 000007
【図５】
2007312464.tif 000008
【図６】
2007312464.tif 000009
【図７】
2007312464.tif 000010
【図８】
2007312464.tif 000011
【図９】
2007312464.tif 000012
【図１０】
2007312464.tif 000013
【図１１】
2007312464.tif 000014
【図１２】
2007312464.tif 000015
【図１３】
2007312464.tif 000016
【図１４】
2007312464.tif 000017
【図１５】
2007312464.tif 000018
【図１６】
2007312464.tif 000019