(57)【要約】【課題】総当り攻撃に対する耐性が高く、かつ、設定された判定コード等の信頼性が高い読み出し制御回路を提供する。【解決手段】使用者が入力して認証キーレジスタ２０に格納された認証キーＣＫＹは、判定キーレジスタ３１，３２，３３に予め設定されている共通の判定キーＪＫＹとそれぞれ比較される。認証キーＣＫＹが正当であれば比較器４１，４２，４３の比較結果はすべて“一致”となるが、判定キーレジスタ３１〜３３に欠陥等が有った場合でも少なくとも２つが一致すれば正当とみなし、読み出されたデータＲＤを出力データＤＯとして出力する。一致数が１以下の場合は不正読み出しとみなし、スクランブル部５０で認証キーＣＫＹに従ってビット操作されたスクランブルデータＲＤＳが出力データＤＯとして出力される。【選択図】図１
2007293773.tif 000002
【特許請求の範囲】
【請求項１】
データ読み出しアクセスが正当であるか否かを判定するための判定キーが予め設定された複数（但し、３以上）の判定キーレジスタと、
前記データ読み出しアクセスに先立って入力される認証キーを格納する認証キーレジスタと、
前記認証キーレジスタに格納された認証キーを前記複数の判定キーレジスタに設定されたそれぞれの内容と比較し、該判定キーレジスタの内の過半数の判定キーレジスタの内容と一致しているときに一致検出信号を出力する判定部と、
前記データ読み出しアクセスに従って記憶媒体から読み出されたデータを前記認証キーレジスタに格納された認証キーに従ってスクランブルするスクランブル部と、
前記判定部から一致検出信号が出力されたときには前記記憶媒体から読み出されたデータをそのまま読み出しデータとして出力し、この一致検出信号が出力されないときは前記スクランブル部でスクランブルされたデータを読み出しデータとして出力する出力部とを、
備えたことを特徴とする読み出し制御回路。
【請求項２】
前記判定キーレジスタの数は３であることを特徴とする請求項１記載の読み出し制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置等の記憶媒体に格納されている情報が第三者によって不正に読み出されることを防止する読み出し制御回路に関するものである。
【背景技術】
【０００２】
【特許文献１】特開２００１−１２５８３２号公報
【特許文献２】特開２００３−１１５１９２号公報
【０００３】
上記特許文献１には、メモリに記憶されたデータが第三者によって不正に読み出されることを防止するために、読み出し時に使用者によって書き込まれた入力コードと、予めメモリ内に設定されている暗証コードとを比較して、一致した場合に、メモリに記憶されたデータの読み出しを許可するように構成した半導体不揮発性メモリとそのセキュリティ方法が記載されている。
【０００４】
また、特許文献２には、読み出し動作時に供給される読み出しパスワードと、予め記憶されている元パスワードとを比較し、一致していればページバッファに溜めておいたメモリデータを所定の順序で出力し、不一致のときはページバッファに溜めておいたメモリデータの出力順序を変更することで、データの機密保持を可能とする半導体記憶装置が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のメモリでは、入力コードと暗証コードを比較した結果が不一致だった場合、データ読み出しが許可されず、出力禁止状態となる。従って、出力端子の信号は、ハイインピーダンスかレベル“Ｌ”，“Ｈ”のいずれかに固定されて変化しないので、不正に読み出そうとした第三者は、その出力データが正常データではないと容易に判断できてしまうという課題があった。
【０００６】
一方、特許文献２の半導体記憶装置は、特許文献１の課題を解決するために、読み出しパスワードと元パスワードが不一致だった場合、メモリデータの順序を変更して出力するので、その出力データが正常データではないと容易には判断できないように思われる。しかし、不正に読み出した順序変更されたデータを使用しても正常な動作は行われないので、正常データとの相違は明らかである。そこで、すべてのパターンの読み出しパスワードを連続して入力する総当り攻撃を行った場合、読み出しパスワードが元パスワードに一致しない間は、常に同じ順序変更されたデータが出力されることになる。そのため、異なるデータが読み出されれば、それが正常データであることが容易に判断されてしまう。従って、特許文献２の半導体装置は、総当り攻撃に対する耐性が低いという課題があった。
【０００７】
また、メモリに格納されているデータがプログラムコードで、正しく入力した読み出しパスワードがノイズ等の要因で誤ってしまった場合、順序変更されたプログラムコードによってＣＰＵが誤動作し、最悪の場合には機器の破損に至るおそれもある。
【０００８】
更に、特許文献１，２では、予め設定された暗証コードや元パスワードは、メモリ内に１つしか存在しないので、もしも何らかの原因でこれらが誤ったり、格納に失敗したりした場合には、正しい入力コードや読み出しパスワードを入力しても、データの読み出しができなくなってしまうという課題があった。
【０００９】
本発明は、総当り攻撃に対する耐性が高く、かつ、設定された暗証コード等の信頼性が高い読み出し制御回路を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の読み出し制御回路は、データ読み出しアクセスが正当であるか否かを判定するための判定キーが予め設定された複数（但し、３以上）の判定キーレジスタと、前記データ読み出しアクセスに先立って入力される認証キーを格納する認証キーレジスタと、前記認証キーレジスタに格納された認証キーを前記複数の判定キーレジスタに設定されたそれぞれの内容と比較し、該判定キーレジスタの内の過半数の判定キーレジスタの内容と一致しているときに一致検出信号を出力する判定部と、前記データ読み出しアクセスに従って記憶媒体から読み出されたデータを前記認証キーレジスタに格納された認証キーに従ってスクランブルするスクランブル部と、前記判定部から一致検出信号が出力されたときには前記記憶媒体から読み出されたデータをそのまま読み出しデータとして出力し、この一致検出信号が出力されないときは前記スクランブル部でスクランブルされたデータを読み出しデータとして出力する出力部とを備えたことを特徴としている。
【発明の効果】
【００１１】
本発明では、同一の判定キーが設定された３個以上の判定キーレジスタと、これらの判定キーレジスタに設定された内容と、認証キーレジスタに格納された認証キーをそれぞれ比較して、過半数の一致が確認されたときにその認証キーが正当であると判定して一致検出信号を出力する判定部を有しているので、判定キーの登録誤りやこの判定キーを保持する判定キーレジスタの障害等でデータの読み出しが不能になるおそれが軽減される。
【００１２】
更に、スクランブル部は、読み出されたデータを入力された認証キーでスクランブルするように構成されており、一致検出信号が出力されないときには出力部からこのスクランブルされたデータが出力されるようになっている。これにより、不正な使用者が認証キーを順次変更して総当り攻撃を加えた場合に、出力されるスクランブルデータは、毎回変化するので、どれが正常データであるかを容易に判断することができなくなり、総当り攻撃に対する耐性が高くなるという効果がある。
【発明を実施するための最良の形態】
【００１３】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１４】
図１は、本発明の実施例を示す読み出し制御回路の構成図である。
この読み出し制御回路は、例えばメモリ１等からデータＲＤを読み出すときに、使用者から入力された認証キーＣＫＹと予め設定されている判定キーＪＫＹを比較して、一致しているときには読み出したデータＲＤをそのまま出力し、一致していないときは読み出したデータＲＤをスクランブルして出力することにより、データのセキュリティを確保するものである。
【００１５】
この読み出し制御回路は、使用者からのデータ入力ＤＩが与えられる認証キー入力部１０、この認証キー入力部１０に入力されたデータ入力ＤＩを認証キーＣＫＹとして保持する認証キーレジスタ２０、正当なアクセスか否かを判定するために予め設定された同一の判定キーＪＫＹをそれぞれ保持する３個の判定キーレジスタ３１，３２，３３、認証キーレジスタ２０の内容と判定キーレジスタ３１〜３３の内容を比較して読み出しを許可するか否かを判定する判定部４０、メモリ１から読み出されたデータＲＤをスクランブルしてスクランブルデータＲＤＳを生成するスクランブル部５０、及び判定部４０の判定結果に基づいてデータＲＤまたはスクランブルデータＲＤＳのいずれか一方を選択し、出力データＤＯとして出力するセレクタ（ＳＥＬ）６０で構成されている。
【００１６】
判定部４０は、認証キーレジスタ２０に保持された認証キーＣＫＹを、判定キーレジスタ３１，３２，３３のそれぞれの保持内容と比較し、２つ以上の判定キーレジスタの内容と一致していれば、許可信号ＰＥを出力するものである。この判定部４０は、認証キーレジスタ２０に保持された認証キーＣＫＹと、判定キーレジスタ３１，３２，３３のそれぞれの保持内容とを比較する３個の比較器（ＣＭＰ）４１，４２，４３を有している。比較器４１〜４３は、それぞれ与えられた認証キーＣＫＹと判定キーＪＫＹ１，ＪＫＹ２，ＪＫＹ３が一致していればレベル“Ｈ”、一致していなければレベル“Ｌ”を出力するものである。
【００１７】
比較器４１の出力側は、２入力の論理積ゲート（以下、「ＡＮＤ」という）４４，４５の入力側に接続され、比較器４２の出力側はＡＮＤ４４，４６の入力側に接続され、比較器４３の出力側はＡＮＤ４５，４６の入力側に接続されている。更に、これらのＡＮＤ４４〜４６の出力側は、３入力の論理和ゲート（以下、「ＯＲ」という）４７の入力側に接続され、このＯＲ４７の出力側から許可信号ＰＥが出力されるようになっている。
【００１８】
スクランブル部５０は、メモリ１から読み出されたデータＲＤを、予め設定された固定データと使用者が入力した認証キーＣＫＹに従ってスクランブルするものである。このスクランブル部５０は、固定データＦＩＸが設定されたレジスタ５１、この固定データＦＩＸと読み出されたデータＲＤの対応するビット毎に排他的論理和をとる排他的論理和ゲート（以下、「ＥＯＲ」という）５２、及びこのＥＯＲ５２の出力信号を認証キーレジスタ２０から与えられる認証キーＣＫＹにしたがってビットの配置順番を撹拌するビット操作部５３で構成され、このビット操作部５３からスクランブルデータＲＤＳが出力されるようになっている。
【００１９】
セレクタ６０は、判定部４０から与えられる許可信号ＰＥが“Ｈ”のときにメモリ１から与えられるデータＲＤを選択し、この許可信号ＰＥが“Ｌ”のときにはスクランブル部５０から与えられるスクランブルデータＲＤＳを選択して、出力データＤＯとして出力するものである。
【００２０】
次に動作を説明する。
この読み出し制御回路では、判定キーレジスタ３１〜３３に、予め同一の判定キーＪＫＹが設定されている。また、スクランブル部５０のレジスタ５１には、メモリ１から読み出されるデータＲＤと同じビット数の固定値ＦＩＸが予め設定されている。
【００２１】
使用者は、メモリ１からのデータの読み出しを行う前に、まず、認証キー入力部１０に認証キーＣＫＹの入力を行う。これにより、認証キーレジスタ２０に認証キーＣＫＹが格納される。認証キーレジスタ２０に格納された認証キーＣＫＹの情報は、判定部４０の比較器４１〜４３の一方の入力側に共通に与えられる。一方、比較器４１〜４３の他方の入力側には、判定キーレジスタ３１〜３３に予め設定されている判定キーＪＫＹがそれぞれ与えられる。
【００２２】
ここで、正当な使用者が間違いなく認証キーＣＫＹを入力し、かつ判定キーレジスタ３１〜３３に格納されている判定キーＪＫＹが正常であれば、認証キーＣＫＹと判定キーＪＫＹは同一であるので、判定部４０の比較器４１〜４３の出力信号はすべて“Ｈ”となる。従って、ＡＮＤ４４〜４６の出力信号もすべて“Ｈ”となり、判定部４０から出力される許可信号ＰＥは“Ｈ”となる。これにより、セレクタ６０では、メモリ１のデータＲＤが選択されるように切り替えられる。この状態で、メモリ１に対してチップ選択信号／ＣＥと出力許可信号／ＯＥを与え、アドレス信号ＡＤによって読み出し対象のアドレスを指定すると、このメモリ１から読み出されたデータＲＤが、そのままセレクタ６０を介して出力データＤＯとして出力される。
【００２３】
一方、使用者が間違った認証キーＣＫＹを入力すると、認証キーＣＫＹと判定キーＪＫＹは一致しないので、判定部４０の比較器４１〜４３の出力信号はすべて“Ｌ”となる。従って、ＡＮＤ４４〜４６の出力信号もすべて“Ｌ”となり、判定部４０から出力される許可信号ＰＥは“Ｌ”となる。これにより、セレクタ６０では、スクランブル部５０のスクランブルデータＲＤＳが選択されるように切り替えられる。この状態で、メモリ１に対してチップ選択信号／ＣＥと出力制御信号／ＯＥを与え、アドレス信号ＡＤによって読み出し対象のアドレスを指定すると、このメモリ１から読み出されてスクランブル部５０でスクランブルされたスクランブルデータＲＤＳが、セレクタ６０を介して出力データＤＯとして出力される。
【００２４】
スクランブル部５０では、メモリ１から読み出されたデータＲＤが、レジスタ５１に設定された固定データＦＩＸとビット毎に排他的論理和がとられ、更に、認証キーレジスタ２０から与えられる認証キーＣＫＹに従って撹拌されてスクランブルデータＲＤＳが出力される。従って、正常なデータＲＤは外部に出力されない。
【００２５】
ここで、判定キーレジスタ３１〜３３の内の１つに設定した判定キーＪＫＹが間違っていたり、これらの判定キーレジスタ３１〜３３の内の１つに欠陥があったりして、正しい判定キーＪＫＹが出力されない場合、正常な認証キーＣＫＹが入力されても、誤った判定キーを出力する判定キーレジスタに対応する比較器の出力信号は“Ｌ”となる。例えば、判定キーレジスタ３１の保持内容または出力信号に異常がある場合、正常な認証キーＣＫＹが入力されても、比較器４１の出力信号は“Ｌ”となる。しかし、他の正常な判定キーレジスタ３２，３３に対応する比較器４２，４３の出力信号は“Ｈ”であるので、ＡＮＤ４６の出力信号は“Ｈ”となり、判定部４０から出力される許可信号ＰＥは“Ｈ”となる。
【００２６】
これにより、メモリ１から読み出されたデータＲＤが、そのままセレクタ６０を介して出力データＤＯとして出力されるように設定される。
【００２７】
以上のように、本実施例の読み出し制御回路は、同一の判定キーＪＫＹが設定された３個の判定キーレジスタ３１〜３３と、これらの判定キーレジスタ３１〜３３の出力信号と入力された認証キーＣＫＹをそれぞれ比較して、少なくとも２つの比較器で一致が確認されたときに、この認証キーＣＫＹが正当であると判定する判定部４０を有している。これにより、判定キーＪＫＹの登録誤りやこの判定キーＣＫＹを保持する判定キーレジスタの障害等でデータの読み出しが不能になるおそれを軽減することができるという利点がある。
【００２８】
更に、スクランブル部５０は、読み出されたデータＲＤを入力された認証キーＣＫＹでスクランブルするように構成している。これにより、不正な使用者が認証キーＣＫＹを順次変更して総当り攻撃を加えた場合に、出力されるスクランブルデータＲＤＳは、毎回変化するので、どれが正常データであるかを容易に判断することができなくなり、総当り攻撃に対する耐性が高くなるという利点がある。
【００２９】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１）  読み出し対象の記憶媒体としてメモリを例示したが、ＣＤ（Compact  Disc）、ＤＶＤ（Digital  Versatile  Disc）、ＭＯ（Magnet  Optical）ディスク、ＨＤ（Hard  Disc）、磁気テープ等のすべての記憶媒体に対して適用することができる。
（２）  判定キーレジスタの数は例示した３個に限定されず、３個以上であれば良い。その場合、判定部４０の構成は、判定キーレジスタの数に合わせて変更する必要がある。例えば、判定キーレジスタを５個設け、そのうちの過半数（３個以上）が一致していれば正当とみなすようにしても良い。
（３）  スクランブル部５０の構成は、例示した回路に限定されない。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例を示す読み出し制御回路の構成図である。
【符号の説明】
【００３１】
１    メモリ
２０    認証キーレジスタ
３１〜３３    判定キーレジスタ
４０    判定部
５０    スクランブル部
６０    セレクタ
【図１】
2007293773.tif 000003