(57)【要約】【課題】  可変抵抗素子で発生した熱が選択メモリセルの外部に拡散することを抑制することにより、選択メモリセルに隣接する非選択メモリセルの可変抵抗素子の抵抗値が変化することを防ぐことができる不揮発性メモリ装置を提供する。【解決手段】  情報を記憶可能な可変抵抗素子を含むメモリセルを複数配列してなる不揮発性メモリ装置であって、電気絶縁体を介して離接する２つのメモリセルの一方に電気的ストレスを印加して可変抵抗素子の抵抗値を変化させる場合において発生する熱が電気絶縁体より熱伝導率の高い導電性の配線材料を含む熱拡散経路を介して他方のメモリセルの可変抵抗素子に拡散して、他方のメモリセルの可変抵抗素子の抵抗値が変化するのを抑制可能な熱拡散防止体を、熱拡散経路中に設けてあることを特徴とする。【選択図】        図１
2007184419.tif 000002
【特許請求の範囲】
【請求項１】
電気的ストレスの印加により電気抵抗が変化することで情報を記憶可能な可変抵抗素子を含むメモリセルを複数配列してなる不揮発性メモリ装置であって、
電気絶縁体を介して離接する２つの前記メモリセルの一方に電気的ストレスを印加して前記可変抵抗素子の抵抗値を変化させる場合において発生する熱が前記電気絶縁体より熱伝導率の高い導電性の配線材料を含む熱拡散経路を介して他方の前記メモリセルの前記可変抵抗素子に拡散して、当該他方のメモリセルの可変抵抗素子の抵抗値が変化するのを抑制可能な熱拡散防止体を、前記熱拡散経路中に設けてあることを特徴とする不揮発性メモリ装置。
【請求項２】
前記メモリセルが行方向及び列方向にマトリクス状に配列され、
同一行または同一列の前記メモリセルの一端が、前記導電性の配線材料を介して相互に電気的に接続されるメモリセルアレイ構造を備え、
前記配線材料と前記メモリセルとの間に前記配線材料より熱伝導率の低い前記熱拡散防止体を備えていることを特徴とする請求項１に記載の不揮発性メモリ装置。
【請求項３】
電気的ストレスの印加により電気抵抗が変化することで情報を記憶可能な可変抵抗素子を含むメモリセルが行方向及び列方向にマトリクス状に配列され、
同一行または同一列の前記メモリセルの一端が、導電性の配線材料を介して相互に電気的に接続されるメモリセルアレイ構造を備え、
前記配線材料と前記メモリセルとの間に前記配線材料より熱伝導率の低い熱拡散防止体を備えていることを特徴とする不揮発性メモリ装置。
【請求項４】
同一行の前記メモリセルの一端が、前記配線材料からなる第１配線を介して相互に電気的に接続されるとともに、
同一列の前記メモリセルの他の一端が、前記配線材料からなる第２配線を介して相互に電気的に接続されるメモリセルアレイ構造を備え、
前記第１配線と前記メモリセルとの間及び第２配線と前記メモリセルとの間に前記配線材料より熱伝導率の低い熱拡散防止体を夫々備えていることを特徴とする請求項２または３に記載の不揮発性メモリ装置。
【請求項５】
前記メモリセルが行方向及び列方向にマトリクス状に配列され、
同一行または同一列の前記メモリセルの一端が、前記配線材料を介して相互に電気的に接続されるメモリセルアレイ構造を備え、
前記配線材料が、前記熱拡散防止体で形成されていることを特徴とする請求項１に記載の不揮発性メモリ装置。
【請求項６】
同一行の前記メモリセルの一端が、前記配線材料からなる第１配線を介して相互に電気的に接続されるとともに、
同一列の前記メモリセルの他の一端が、前記配線材料からなる第２配線を介して相互に電気的に接続されるメモリセルアレイ構造を備え、
前記第１配線及び第２配線の配線材料が、前記熱拡散防止体で形成されていることを特徴とする請求項５に記載の不揮発性メモリ装置。
【請求項７】
前記熱拡散防止体の熱伝導率ＴＣ（Ｗ／ｃｍ・Ｋ）及び比抵抗ρ（Ω・ｃｍ）は、当該熱拡散防止体の膜厚をＸ（ｃｍ）としたとき、下記数１及び数２の関係を満たすことを特徴とする請求項２〜４の何れか１項に記載の不揮発性メモリ装置。
（数１）
ＴＣ≦７５８１.５×Ｘ１．０６９７
（数２）
ρ≦１．２５×１０−6×Ｘ−１
【請求項８】
前記可変抵抗素子に用いられる可変抵抗材料が、遷移金属酸化物を含有することを特徴とする請求項１〜７の何れか１項に記載の不揮発性メモリ装置。
【請求項９】
前記可変抵抗素子に用いられる可変抵抗材料が、カルコゲナイドを含有することを特徴とする請求項１〜７の何れか１項に記載の不揮発性メモリ装置。
【請求項１０】
前記カルコゲナイドが、ゲルマニウム・アンチモン・テルル系合金（ＧｅＳｂＴｅ）であることを特徴とする請求項９に記載の不揮発性メモリ装置。
【請求項１１】
前記メモリセルが、前記可変抵抗素子に流れる電流を制限する機能を有する電流制限素子を備えることを特徴とする請求項１〜１０の何れか１項に記載の不揮発性メモリ装置。
【請求項１２】
前記電流制限素子は、ダイオードであることを特徴とする請求項１１に記載の不揮発性メモリ装置。
【請求項１３】
前記ダイオードが、ＰＮ接合ダイオードまたはショットキーバリアダイオードであることを特徴とする請求項１２に記載の不揮発性メモリ装置。
【請求項１４】
前記電流制限素子は、バリスタであることを特徴とする請求項１１に記載の不揮発性メモリ装置。
【請求項１５】
前記バリスタに用いられる材料は、酸化亜鉛（ＺｎＯ）またはチタン酸ストロンチウム（ＳｒＴｉＯ３）を主成分とすることを特徴とする請求項１４に記載の不揮発性メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ装置に関し、特に、電気的ストレスの印加により電気抵抗が変化することで情報を記憶可能な可変抵抗素子を含むメモリセルを複数配列してなる不揮発性メモリ装置に関する。
【背景技術】
【０００２】
不揮発性メモリ装置として、フラッシュメモリが主に用いられている。近年、フラッシュメモリにおいて、フラッシュメモリの微細化が行われている。そこで、フローティングゲート内の電荷量の低下による閾値電圧制御の低下や、チャンネルの長さの縮小によるソース／ドレイン間耐圧の低下が行われてきたが、フラッシュメモリの平面方向での縮小の限界がみえてきている。
【０００３】
そこで、平面方向から積層方向（上下方向）へ縮小方向を変えた新規メモリが開発されてきている。新規メモリとしては、例えば、ＦｅＲＡＭ、ＭＲＡＭ、ＰＲＡＭ、Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ（ＲＲＡＭ：シャープ株式会社の登録商標）等が挙げられる。これらの中で、ＲＲＡＭが、積層方向に縮小を可能とするものとして、注目されている。なお、ＲＲＡＭは、電気的に書き換え可能な抵抗変化を利用するものである。
【０００４】
ＲＲＡＭの従来技術として、例えば、下記の特許文献１、非特許文献１及び非特許文献２等が知られている。ＲＲＡＭに使用される可変抵抗素子の基本構造としては、遷移金属酸化物を上部電極と下部電極とで挟持した構造がある。遷移金属酸化物としては、例えば、ＰｒｘＣａ１−ｘＭｎＯ３、ＳｍｘＣａ１−ｘＭｎＯ３、ＴｉＯ２、ＮｉＯ、ＨｆＯ２、ＺｒＯ２等が挙げられている。
【０００５】
ＲＲＡＭを用いたメモリセルアレイ構造の１つとして、クロスポイント型アレイ（１Ｒアレイ）がある（例えば、非特許文献３参照）。図１０（ａ）は、従来の１Ｒアレイ（以下、適宜「従来装置」と略称する）の回路の一部の一例を示す斜視図であり、図１０（ｂ）は、図１０（ａ）の従来装置における上下方向の断面図である。なお、図中では、メモリセル間に設けられる電気絶縁体の記載は省略している。
【０００６】
従来装置は、メモリセル１１０を、並行する複数のビット線１０１と、ビット線１０１に直交して並行する複数のワード線１０３との各交点に配置したものである。メモリセル１１０は、可変抵抗素子１０２で構成される。このような従来装置では、各メモリセル１１０にトランジスタ等のスイッチング素子を形成する必要がないため、複数層を上下に積層したメモリセルアレイ構造を容易に構成することができる。よって、メモリセル１１０をＮ層に積層した場合、メモリセルアレイの面積を４Ｆ２／Ｎ（Ｆ：最小加工線幅、Ｎ：積層数）とすることができ、その結果、メモリセルアレイの面積が小さい不揮発性メモリ装置を実現できる。
【０００７】
ここで、従来装置の読み出し及び書き換え動作方法について説明する。図１１〜図１３は、従来装置のメモリセルアレイ構成を模式的に示す図である。列方向に複数のワード線ＷＬ０〜ＷＬｎが走っており、行方向に複数のビット線ＢＬ０〜ＢＬｎが走っている。ワード線ＷＬ０〜ＷＬｎとビット線ＢＬ０〜ＢＬｎとの各交点にメモリセルが存在する。図１１〜図１３では、各ワード線と各ビット線との交点にある可変抵抗素子の記載は省略している。なお、メモリセルの可変抵抗素子が低抵抗から高抵抗に抵抗変化を起こすことを書き込みと定義する一方、メモリセルの可変抵抗素子が高抵抗から低抵抗に抵抗変化を起こすことをリセットと定義する。
【０００８】
まず、従来装置における情報の読み出し動作について説明する。読み出し対象として選択された選択メモリセルから情報の読み出しを行う場合、図１１及び表１に示すように、全てのワード線に読み出し電圧（＋Ｖｒｅａｄ）を印加し、選択メモリセルに接続しない非選択ビット線に読み出し電圧（＋Ｖｒｅａｄ）を印加し、選択メモリセルと接続する選択ビット線を０Ｖとする。そして、各ワード線で電流が流れるか否かを検知することにより、選択ビット線上の各メモリセルの可変抵抗素子が高抵抗であるか低抵抗であるかの判断を行う。
【０００９】
【表１】
2007184419.tif 000003
【００１０】
次に、従来装置における情報の書き込み動作について説明する。書き込み対象として選択された選択メモリセルに情報の書き込みを行う場合、図１２及び表２に示すように、選択メモリセルと接続する選択ワード線に書き込み電圧（＋Ｖｐｐ）を印加し、選択メモリセルと接続しない非選択ワード線に電圧（＋Ｖｐｐ／２）を印加し、選択メモリセルと接続しない非選択ビット線に電圧（＋Ｖｐｐ／２）を印加し、選択メモリセルと接続する選択ビット線を０Ｖとする。よって、選択メモリセルには、＋Ｖｐｐの書き込み電圧が印加される。一方、選択ワード線上に存在する非選択メモリセルＡと選択ビット線上に存在する非選択メモリセルＢには、＋Ｖｐｐ／２のディスターブ電圧が印加されることになる。通常、このディスターブ電圧ではメモリセルの書き込みが生じないように書き込み電圧Ｖｐｐの設定がなされる。
【００１１】
【表２】
2007184419.tif 000004
【００１２】
更に、従来装置における情報のリセット動作について説明する。リセット対象として選択された選択メモリセルに情報のリセットを行う場合、図１３及び表３に示すように、選択メモリセルと接続する選択ビット線にリセット電圧（＋Ｖｐｐ）を印加し、選択メモリセルと接続しない非選択ワード線に電圧（＋Ｖｐｐ／２）を印加し、選択メモリセルと接続しない非選択ビット線に電圧（＋Ｖｐｐ／２）を印加し、選択メモリセルと接続する選択ワード線を０Ｖとする。よって、選択メモリセルには、−Ｖｐｐのリセット電圧が印加される。一方、選択ワード線上に存在する非選択メモリセルＡと選択ビット線上に存在する非選択メモリセルＢには、−Ｖｐｐ／２のディスターブ電圧が印加されることになる。通常、このディスターブ電圧ではメモリセルのリセットが生じないようにリセット電圧Ｖｐｐの設定がなされる。
【００１３】
【表３】
2007184419.tif 000005
【００１４】
【特許文献１】米国特許第６２０４１３９号明細書
【非特許文献１】Ｗ．Ｗ．Ｚｈｕｎｇ他、“Ｎｏｖｅｌｌ  Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｔｈｉｎ  Ｆｉｌｍ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ（ＲＲＡＭ）”、ＩＥＤＭ、２００２年
【非特許文献２】Ｉ．Ｇ．Ｂａｋｅ他、“Ｈｉｇｈｌｙ  Ｓｃａｌａｂｌｅ  Ｎｏｎ−ｖｏｌａｔｉｌｅ  Ｒｅｓｉｓｔｉｖｅ  Ｍｅｍｏｒｙ  ｕｓｉｎｇ  Ｓｉｍｐｌｅ  Ｂｉｎａｒｙ  Ｏｘｉｄｅ  Ｄｒｉｖｅｎ  ｂｙ  Ａｓｙｍｍｅｔｒｉｃ  Ｕｎｉｐｏｌａｒ  Ｖｏｌｔａｇｅ  Ｐｕｌｓｅｓ”、ＩＥＤＭ、２００４年
【非特許文献３】Ｎ.  Ｓａｋｉｍｕｒａ他、“Ａ  ５１２ｋｂ  Ｃｒｏｓｓ−Ｐｏｉｎｔ  Ｃｅｌｌ  ＭＲＡＭ”、ＩＳＳＣＣ、１６．１、２００３年
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来装置では、情報の書き込み動作において、選択メモリセルに＋Ｖｐｐの電圧差が生じることにより、選択メモリセルに電流が流れる。その結果、選択メモリセルでジュール熱が発生し、選択メモリセルの可変抵抗素子の温度が上昇する。このとき、選択メモリセルの可変抵抗素子が低抵抗から高抵抗に抵抗変化を起こすと考えられている。
【００１６】
しかしながら、従来装置では、図１４に示すように、選択メモリセル１１０で発生したジュール熱が、ビット線１０１またはワード線１０３を介して、隣接する非選択メモリセル１１１に伝導していた。つまり、ビット線１０１及びワード線１０３が熱拡散経路となり、非選択メモリセル１１１の可変抵抗素子１０２の温度が上昇していた。よって、非選択メモリセル１１１の可変抵抗素子が抵抗変化を起こしやすい状態となる。ところで、選択メモリセルに隣接するメモリセルはワード線とビット線の何れか一方が選択メモリセルと共通であるため、ディスターブ電圧が印加されるため、当該ディスターブ電圧と隣接メモリセルからのジュール熱により当該抵抗変化が顕著となり、非選択メモリセル１１１に誤書き込みが生じ易くなるという問題があった。
【００１７】
そこで、本発明の目的は、上記従来の課題を解決するもので、選択メモリセルの可変抵抗素子の抵抗値を変化させる場合において、可変抵抗素子で発生した熱が選択メモリセルの外部に拡散することを抑制することにより、選択メモリセルに隣接する非選択メモリセルの可変抵抗素子の抵抗値が変化することを防ぐことができる不揮発性メモリ装置を提供することである。
【課題を解決するための手段】
【００１８】
本発明の不揮発性メモリ装置は、電気的ストレスの印加により電気抵抗が変化することで情報を記憶可能な可変抵抗素子を含むメモリセルを複数配列してなる不揮発性メモリ装置であって、電気絶縁体を介して離接する２つの前記メモリセルの一方に電気的ストレスを印加して前記可変抵抗素子の抵抗値を変化させる場合において発生する熱が前記電気絶縁体より熱伝導率の高い導電性の配線材料を含む熱拡散経路を介して他方の前記メモリセルの前記可変抵抗素子に拡散して、当該他方のメモリセルの可変抵抗素子の抵抗値が変化するのを抑制可能な熱拡散防止体を、前記熱拡散経路中に設けてあることを特徴とする。
【００１９】
また、本発明の不揮発性メモリ装置においては、前記メモリセルが行方向及び列方向にマトリクス状に配列され、同一行または同一列の前記メモリセルの一端が、前記導電性の配線材料を介して相互に電気的に接続されるメモリセルアレイ構造を備え、前記配線材料と前記メモリセルとの間に前記配線材料より熱伝導率の低い前記熱拡散防止体を備えていることを特徴とすることが好ましい。
【００２０】
また、本発明の不揮発性メモリ装置は、電気的ストレスの印加により電気抵抗が変化することで情報を記憶可能な可変抵抗素子を含むメモリセルが行方向及び列方向にマトリクス状に配列され、同一行または同一列の前記メモリセルの一端が、導電性の配線材料を介して相互に電気的に接続されるメモリセルアレイ構造を備え、前記配線材料と前記メモリセルとの間に前記配線材料より熱伝導率の低い熱拡散防止体を備えていることを特徴とする。
【００２１】
また、本発明の不揮発性メモリ装置においては、同一行の前記メモリセルの一端が、前記配線材料からなる第１配線を介して相互に電気的に接続されるとともに、同一列の前記メモリセルの他の一端が、前記配線材料からなる第２配線を介して相互に電気的に接続されるメモリセルアレイ構造を備え、前記第１配線と前記メモリセルとの間及び第２配線と前記メモリセルとの間に前記配線材料より熱伝導率の低い熱拡散防止体を夫々備えていることを特徴とすることが好ましい。
【００２２】
また、本発明の不揮発性メモリ装置においては、前記メモリセルが行方向及び列方向にマトリクス状に配列され、同一行または同一列の前記メモリセルの一端が、前記導電性の配線材料を介して相互に電気的に接続されるメモリセルアレイ構造を備え、前記配線材料が、前記熱拡散防止体で形成されていることを特徴とすることが好ましい。
【００２３】
また、本発明の不揮発性メモリ装置においては、同一行の前記メモリセルの一端が、前記配線材料からなる第１配線を介して相互に電気的に接続されるとともに、同一列の前記メモリセルの他の一端が、前記配線材料からなる第２配線を介して相互に電気的に接続されるメモリセルアレイ構造を備え、前記第１配線及び第２配線の配線材料が、前記熱拡散防止体で形成されていることを特徴とすることが好ましい。
【００２４】
また、本発明の不揮発性メモリ装置においては、前記熱拡散防止体の熱伝導率ＴＣ（Ｗ／ｃｍ・Ｋ）及び比抵抗ρ（Ω・ｃｍ）は、当該熱拡散防止体の膜厚をＸ（ｃｍ）としたとき、下記数１及び数２の関係を満たすことを特徴とすることが好ましい。
【００２５】
（数１）
ＴＣ≦７５８１.５×Ｘ１．０６９７
（数２）
ρ≦１．２５×１０−６×Ｘ−１
【００２６】
また、本発明の不揮発性メモリ装置においては、前記可変抵抗素子に用いられる可変抵抗材料が、遷移金属酸化物を含有することを特徴とすることが好ましい。
【００２７】
また、本発明の不揮発性メモリ装置においては、前記可変抵抗素子に用いられる可変抵抗材料が、カルコゲナイドを含有することを特徴とすることが好ましい。
【００２８】
また、本発明の不揮発性メモリ装置においては、前記カルコゲナイドが、ゲルマニウム・アンチモン・テルル系合金（ＧｅＳｂＴｅ）であることを特徴とすることが好ましい。
【００２９】
また、本発明の不揮発性メモリ装置においては、前記メモリセルが、前記可変抵抗素子に流れる電流を制限する機能を有する電流制限素子を備えることを特徴とすることが好ましい。
【００３０】
また、本発明の不揮発性メモリ装置においては、前記電流制限素子は、ダイオードであることを特徴とすることが好ましい。
【００３１】
また、本発明の不揮発性メモリ装置においては、前記ダイオードが、ＰＮ接合ダイオードまたはショットキーバリアダイオードであることを特徴とすることが好ましい。
【００３２】
そして、本発明の不揮発性メモリ装置においては、前記電流制限素子は、バリスタであることを特徴とすることが好ましい。
【００３３】
更に、本発明の不揮発性メモリ装置においては、前記バリスタに用いられる材料は、酸化亜鉛（ＺｎＯ）またはチタン酸ストロンチウム（ＳｒＴｉＯ３）を主成分とすることを特徴とすることが好ましい。
【発明の効果】
【００３４】
本発明の不揮発性メモリ装置によれば、選択メモリセルで情報が書き換えられる動作において、可変抵抗素子で発生した熱が選択メモリセルの外部に拡散することを抑制することにより、選択メモリセルに隣接する非選択メモリセルの誤書き換えを防ぐことができる。更に、熱拡散が抑制されることにより選択メモリセルでの書き換え効率を高めることができるので、選択メモリセルに印加する書き込み電圧の低電圧化が図れ、選択メモリセルに小さな電流を流すことで、選択メモリセルで情報を書き換えることができる。
【００３５】
ここで、隣接するメモリセル間での温度分布のシミュレーションについて、本発明の不揮発性メモリ装置の温度分布図を図１５（ａ）に、図１０に示す従来装置の温度分布図を図１５（ｂ）に示す。本発明の不揮発性メモリ装置は、従来装置と異なり、更にビット線とメモリセルとの間及びワード線とメモリセルとの間に、熱伝導率０．０１（Ｗ／ｃｍ・Ｋ）、膜厚５０ｎｍの熱拡散防止体を夫々備えている。図１５に示した結果より明らかなように、本発明の不揮発性メモリ装置では、一の選択メモリセルの可変抵抗素子の温度が約９２０Ｋ（６４７℃）まで上昇しているときに、隣接する非選択メモリセルの可変抵抗素子の温度は３００Ｋ（２７℃）に抑制されていることがわかる。これに対して、従来装置では、一の選択メモリセルの可変抵抗素子の温度が約９２０Ｋ（６４７℃）まで上昇しているときに、隣接する非選択メモリセルの可変抵抗素子の温度が５１２Ｋ（２３９℃）まで上昇していることがわかる。これにより、ビット線やワード線より熱伝導率の低い熱拡散防止体を使用することで、隣接する非選択メモリセルの温度上昇が抑制されることが分かる。尚、熱拡散防止体の熱伝導率や膜厚を調整することで、隣接メモリセルの温度上昇抑制効果を調整することができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明に係る不揮発性メモリ装置（以下、適宜「本発明装置」と略称する）の実施形態を図面に基づいて説明する。
【００３７】
（第１実施形態）
図１（ａ）は、第１実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図１（ｂ）は、図１（ａ）のメモリセルアレイにおける上下方向の断面図である。なお、図中では、メモリセル間に設けられる電気絶縁体の記載は省略している。
【００３８】
本発明装置のメモリセルアレイは、メモリセル１０が、行方向及び列方向にマトリクス状に配列されて構成されている。同一列のメモリセル１０の一端は、熱拡散防止体５を介して共通のワード線３で電気的に接続されるとともに、同一行のメモリセル１０の他の一端は、熱拡散防止体４を介して共通のビット線１で電気的に接続されている。ビット線１及びワード線３は、導電性の配線材料で形成されている。上記配線材料としては、例えば、アルミニウム（熱伝導率２．３７Ｗ／ｃｍ・Ｋ）、銅（熱伝導率３．９８Ｗ／ｃｍ・Ｋ）等が挙げられる。
【００３９】
メモリセル１０は、可変抵抗素子２で構成される。可変抵抗素子２は、電気的ストレスの印加により電気抵抗が変化することで情報を記憶可能とする。可変抵抗素子２に用いられる可変抵抗材料として、遷移金属酸化物、カルコゲナイドが挙げられる。
【００４０】
上記遷移金属酸化物としては、ペロブスカイト金属酸化物であることが好ましい。上記ペロブスカイト金属酸化物は、一般式Ｍ’ｘＭ”（１−ｘ）ＭｙＯｚで表される。ここで、Ｍ’は、Ｌａ、Ｃｅ、Ｂｉ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｙ、Ｓｃ、Ｙｂ、Ｌｕ及びＧｄからなる群から選択される少なくとも一つの金属であり、Ｍ”は、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｐｂ、Ｚｎ及びＣｄからなる群から選択される少なくとも一つの金属であり、Ｍは、Ｍｎ、Ｃｅ、Ｖ、Ｆｅ、Ｃｏ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ及びＮｉからなる群から選択される少なくとも一つの金属である。また、一般式中のｘ、ｙ、ｚは、０≦ｘ≦１、０≦ｙ≦２、１≦ｚ≦７を満たす。
【００４１】
上記カルコゲナイドとしては、ゲルマニウム・アンチモン・テルル系合金（ＧｅＳｂＴｅ）であることが好ましい。
【００４２】
そして、本発明装置は、ビット線１とメモリセル１０との間に熱拡散防止体４を備えるとともに、ワード線３とメモリセル１０との間に熱拡散防止体５を備える。なお、各メモリセルは、メモリセル毎に形成された熱拡散防止体に接続されている。
【００４３】
熱拡散防止体４、５は、情報の書き込み動作において、選択メモリセルの可変抵抗素子２で発生した熱がビット線１及びワード線３を介して外部に拡散することを抑制することにより、情報が書き換えられる効率を高め、且つ、隣接する非選択メモリセルの誤書き換えを防ぐことができるように、低い熱伝導率を有する。更に、熱拡散防止体４、５は、低い比抵抗を有する。
【００４４】
ここで、熱拡散防止体の特性ウィンドウ（熱伝導率、膜厚、比抵抗）について説明する（図２参照）。熱が外部に拡散することを抑制するためには、低い熱伝導率と厚い膜厚とを必要とする。しかし、膜厚を厚くすると、熱拡散防止体の電気抵抗が無視できなくなる。つまり、熱拡散防止体の電気抵抗が高くなると、可変抵抗素子の高抵抗状態と低抵抗状態間の実効的な抵抗比が低下して読み出し動作に影響を与えることになる。よって、熱伝導率、膜厚、比抵抗の設定が重要となる。
【００４５】
可変抵抗素子の抵抗値に対して実効的な影響を与えないように、熱拡散防止体の抵抗値は、可変抵抗素子の抵抗値の１％程度以下とするのが好ましい。例えば、可変抵抗素子の低抵抗時の抵抗値が約５００００Ωであるとすれば、熱拡散防止体の抵抗値は５００Ω以下であるのが好ましい。従って、比抵抗ρ（Ω・ｃｍ）は、膜厚をＸ（ｃｍ）とし、例えば、熱拡散防止体の面積を２５×１０−１０（ｃｍ２）としたとき、下記数３の関係を満たすことが好ましい。なお、比抵抗ρ（Ω・ｃｍ）の値は、例えば３００Ｋのときの値とする。
【００４６】
（数３）
ρ≦１．２５×１０−６×Ｘ−１
【００４７】
一方、選択メモリセルに隣接する非選択メモリセルの可変抵抗素子の抵抗値が変化することを防ぐために、書き込み時、つまり、非選択メモリセルにディスターブ電圧が印加されている期間に非選択メモリセルの温度を、３００Ｋ程度に維持することが好ましい。ここで、隣接する非選択メモリセルの温度は、熱拡散防止体の熱伝導率と膜厚によって決まる。例えば、低い熱伝導率を有する熱拡散防止体を採用すると、膜厚は薄くすることができるが、比較的高い熱伝導率を有する熱拡散防止体を採用すると、必要な膜厚は厚くなる。
【００４８】
よって、隣接する非選択メモリセルの可変抵抗素子に影響を与えないように、熱拡散防止体の熱伝導率は、非選択メモリセルにディスターブ電圧が印加されている期間に非選択メモリセルの温度を３００Ｋ程度に維持できる熱伝導率としなければならないとする。従って、熱伝導率ＴＣ（Ｗ／ｃｍ・Ｋ）は、当該熱拡散防止体の膜厚をＸ（ｃｍ）としたとき、下記数４の関係を満たすことが好ましい。なお、熱伝導率ＴＣ（Ｗ／ｃｍ・Ｋ）の値は、３００Ｋのときの値とする。
【００４９】
（数４）
ＴＣ≦７５８１.５×Ｘ１．０６９７
【００５０】
尚、数４の関係式は、非選択メモリセルにディスターブ電圧が印加されている期間に、非選択メモリセルの温度を３００Ｋに維持できる熱拡散防止体の膜厚Ｘと熱伝導率ＴＣの関係として、シミュレーションにより求めた。
【００５１】
以上より、熱拡散防止体の比抵抗と熱伝導率は、上記数３及び数４の関係を夫々満たすことが好ましい。
【００５２】
よって、熱拡散防止体４、５に用いられる可変抵抗材料としては、例えば、マンガン（Ｍｎ、熱伝導率：０．０８（Ｗ／ｃｍ・Ｋ）（３００Ｋ）、比抵抗：１．３９×１０−４（Ω・ｃｍ）（３００Ｋ））、ビスマス（Ｂｉ、熱伝導率：０．０８（Ｗ／ｃｍ・Ｋ）（３００Ｋ）、比抵抗：１．１６×１０−４（Ω・ｃｍ）（３００Ｋ））等が好適に使用できる。
【００５３】
次に、実施形態におけるメモリセルアレイの製造方法について説明する。図３は、メモリセルアレイの一部を示す平面図である。図４（ａ）〜（ｆ）は、メモリセルアレイの製造過程を示すＸ−Ｘ断面及びＹ−Ｙ断面における工程断面図である。
【００５４】
（１）準備工程
周辺回路のトランジスタを形成した後に、例えば、３５０〜１０００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、化学・機械的研磨（ＣＭＰ）により平坦化を行うことによって、層間絶縁層（電気絶縁体）を形成する。
【００５５】
（２）ワード線形成工程（図４（ａ）参照）
次に、１００〜５００ｎｍの膜厚で、例えば、アルミニウム、銅等の配線材料を堆積することにより、配線材料膜を形成する。その後、フォトリソグラフィー技術（例えば、レジストをパターニングして、不要部分の配線材料膜をエッチングで除去する等）により、ワード線３を形成する。
【００５６】
（３）層間絶縁層形成工程（図４（ｂ）参照）
次に、例えば、１００〜７００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層７を形成する。
【００５７】
（４）熱拡散防止体、可変抵抗素子形成工程（図４（ｃ）参照）
次に、１００〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。次に、例えば、金属膜／遷移金属酸化物膜が１０〜３００ｎｍの膜厚となるように、Ｐｔ／Ｐｒ０．７Ｃ０．３ＭｎＯ３を堆積することにより、可変抵抗素子膜を形成する。更に、１００〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。その後、フォトリソグラフィー技術により、熱拡散防止体５、可変抵抗素子２、熱拡散防止体４を形成する。なお、上記熱拡散防止体材料としては、例えば、マンガン、ビスマス等が挙げられる。
【００５８】
（５）層間絶縁層形成工程（図４（ｄ）参照）
次に、例えば、１００〜７００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層７を形成する。
【００５９】
（６）ビット線形成工程（図４（ｅ）参照）
次に、１００〜５００ｎｍの膜厚となるように、例えば、アルミニウム、銅等の配線材料を堆積することにより、配線材料膜を形成する。その後、フォトリソグラフィー技術により、ビット線１を形成する。
【００６０】
（７）仕上げ工程（図４（ｆ）参照）
次に、例えば、６００〜２０００ｎｍの膜厚となるように、例えば、酸化シリコン、窒化シリコン、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）等を堆積することにより、保護膜８を形成する。その後、ＣＭＰにより平坦化を行い、本発明装置のメモリセルアレイが形成される。
【００６１】
（第２実施形態）
図５（ａ）は、第２実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図５（ｂ）は、図５（ａ）のメモリセルアレイにおける上下方向の断面図である。なお、第２実施形態と第１実施形態とでは、熱拡散防止体の形状が異なる。よって、ここでは熱拡散防止体の形状に関係する部分について主に説明する。また、図中では、メモリセル間に設けられる電気絶縁体の記載は省略している。
【００６２】
本発明装置のメモリセルアレイは、メモリセル２０が、行方向及び列方向にマトリクス状に配列されて構成されている。同一列のメモリセル２０の一端は、熱拡散防止体２４を介して共通のワード線２３で電気的に接続されるとともに、同一行のメモリセル２０の他の一端は、熱拡散防止体２４を介して共通のビット線２１で電気的に接続されている。なお、ビット線２１、ワード線２３は、第１実施形態で説明したビット線１、ワード線３と同じ配線材料を用いて形成される。また、メモリセル２０は、可変抵抗素子２２で構成され、可変抵抗素子２２も、第１実施形態で説明した可変抵抗素子２と同じ可変抵抗材料で形成されるので、重複する説明は省略する。
【００６３】
そして、本発明装置は、ビット線２１とメモリセル２０との間に熱拡散防止体２４を備えるとともに、ワード線２３とメモリセル２０との間に熱拡散防止体２５を備える。このとき、熱拡散防止体２４は、ビット線２１に沿って一直線状に形成されるとともに、熱拡散防止体２５は、ワード線２３に沿って一直線状に形成されている。つまり、同一列のメモリセル２０の一端は、共通の熱拡散防止体２５に接続されるとともに、同一行のメモリセル２０の他の一端は、共通の熱拡散防止体２４に接続されている。なお、熱拡散防止体２４、２５の形状及び形成方法以外の部分は、第１実施形態で説明した熱拡散防止体４、５と同様であるので、ここでは説明を省略する。
【００６４】
次に、実施形態におけるメモリセルアレイの製造方法について説明する。図６（ａ）〜（ｆ）は、メモリセルアレイの製造過程を示すＸ−Ｘ断面及びＹ−Ｙ断面における工程断面図である。なお、Ｘ−Ｘ断面及びＹ−Ｙ断面における工程断面図は、第１実施形態の製造方法について説明したときと同様の位置の断面である。
【００６５】
（１）準備工程
周辺回路のトランジスタを形成した後に、例えば、３５０〜１０００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層（電気絶縁体）を形成する。
【００６６】
（２）ワード線、熱拡散防止体形成工程（図６（ａ）参照）
次に、１００〜５００ｎｍの膜厚で、例えば、アルミニウム、銅等の配線材料を堆積することにより、配線材料膜を形成する。次に、１００〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。なお、上記熱拡散防止体材料としては、例えば、マンガン、ビスマス等が挙げられる。その後、フォトリソグラフィー技術により、ワード線２３及び熱拡散防止体２５を形成する。
【００６７】
（３）層間絶縁層形成工程（図６（ｂ）参照）
次に、例えば、１００〜７００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層２７を形成する。
【００６８】
（４）可変抵抗素子形成工程（図６（ｃ）参照）
次に、例えば、金属膜／遷移金属酸化物膜／金属膜が１０〜３００ｎｍの膜厚となるように、Ｐｔ／Ｐｒ０．７Ｃ０．３ＭｎＯ３／Ｐｔを堆積することにより、可変抵抗素子膜を形成する。更に、１００〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。なお、上記熱拡散防止体材料としては、例えば、マンガン、ビスマス等が挙げられる。その後、フォトリソグラフィー技術により、可変抵抗素子２２、熱拡散防止体２４を形成する。
【００６９】
（５）層間絶縁層形成工程（図６（ｄ）参照）
次に、例えば、１００〜７００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層２７を形成する。
【００７０】
（６）熱拡散防止体、ビット線形成工程（図６（ｅ）参照）
次に、１００〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。なお、上記熱拡散防止体材料としては、例えば、マンガン、ビスマス等が挙げられる。次に、１００〜５００ｎｍの膜厚となるように、アルミニウム、銅等の配線材料を堆積することにより、配線材料膜を形成する。その後、フォトリソグラフィー技術により、熱拡散防止体２４、ビット線２１を形成する。
【００７１】
（７）仕上げ工程（図６（ｆ）参照）
次に、例えば、６００〜２０００ｎｍの膜厚となるように、例えば、酸化シリコン、窒化シリコン、ＢＰＳＧ等を堆積することにより、保護膜２８を形成する。その後、ＣＭＰにより平坦化を行い、第２実施形態における本発明装置のメモリセルアレイが形成される。
【００７２】
このような第２実施形の製造方法によれば、更に熱拡散防止体がエッチングストッパーとして機能するため、ワード線がオーバーエッチングから保護されるので、ワード線の抵抗値が高くなることを防ぐことができる。
【００７３】
（第３実施形態）
図７（ａ）は、第３実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図７（ｂ）は、図７（ａ）の本発明装置における上下方向の断面図である。なお、図中では、メモリセル間に設けられる電気絶縁体の記載は省略している。
【００７４】
本発明装置は、メモリセル３０が、行方向及び列方向にマトリクス状に配列されて構成されている。同一列のメモリセル３０の一端は、共通の熱拡散防止体３５からなるワード線で電気的に接続されるとともに、同一行のメモリセル３０の他の一端は、共通の熱拡散防止体３４からなるビット線で電気的に接続されている。つまり、第２実施形態のビット線２１と熱拡散防止体２４、及び、ワード線２３と熱拡散防止体２５とが夫々同じ熱拡散防止体の材料で一体に形成されている。上記配線材料としては、例えば、マンガン、ビスマス等が挙げられる。
【００７５】
メモリセル３０は、可変抵抗素子３２で構成される。可変抵抗素子３２は、第１実施形態で説明した可変抵抗素子２と同様であるので、ここでは説明を省略する。
【００７６】
熱拡散防止体３４、３５は、情報の書き込み動作において、可変抵抗素子３２で発生した熱が熱拡散防止体３４、３５を介して外部に拡散することを抑制することにより、情報が書き換えられる効率を高め、且つ、隣接する非選択メモリセルの誤書き換えを防ぐことができるように、低い熱伝導率を有する。更に、熱拡散防止体３４、３５は、配線材料として機能できるように、低い比抵抗を有する。
【００７７】
次に、第３実施形態におけるメモリセルアレイの製造方法について説明する。図８（ａ）〜（ｆ）は、メモリセルアレイの製造過程を示すＸ−Ｘ断面及びＹ−Ｙ断面における工程断面図である。なお、Ｘ−Ｘ断面及びＹ−Ｙ断面における工程断面図は、第１実施形態におけるメモリセルアレイの製造方法について説明したときと同様の位置の断面である。
【００７８】
（１）準備工程
周辺回路のトランジスタを形成した後に、例えば、３５０〜１０００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層（電気絶縁体）を形成する。
【００７９】
（２）熱拡散防止体形成工程（図８（ａ）参照）
次に、１０〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。その後、フォトリソグラフィー技術により、熱拡散防止体３５を形成する。なお、上記熱拡散防止体材料としては、例えば、マンガン、ビスマス等が挙げられる。
【００８０】
（３）層間絶縁層形成工程（図８（ｂ）参照）
次に、例えば、１００〜７００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層３７を形成する。
【００８１】
（４）可変抵抗素子形成工程（図８（ｃ）参照）
次に、１００〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。次に、例えば、金属膜／遷移金属酸化物膜が１０〜３００ｎｍの膜厚となるように、Ｐｔ／Ｐｒ０．７Ｃ０．３ＭｎＯ３を堆積することにより、可変抵抗素子膜を形成する。その後、フォトリソグラフィー技術により、可変抵抗素子３２を形成する。
【００８２】
（５）層間絶縁層形成工程（図８（ｄ）参照）
次に、例えば、１００〜７００ｎｍの膜厚となるように、シリコン酸化膜を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行うことによって、層間絶縁層３７を形成する。
【００８３】
（６）熱拡散防止体形成工程（図８（ｅ）参照）
次に、１０〜１３０ｎｍの膜厚となるように、熱拡散防止体材料を堆積することにより、熱拡散防止体膜を形成する。その後、フォトリソグラフィー技術により、熱拡散防止体材３４を形成する。なお、上記熱拡散防止体材料としては、例えば、マンガン、ビスマス等が挙げられる。
【００８４】
（７）仕上げ工程（図８（ｆ）参照）
例えば、６００〜２０００ｎｍの膜厚となるように、例えば、酸化シリコン、窒化シリコン、ＢＰＳＧ等を堆積することにより、層間絶縁膜を形成する。その後、ＣＭＰにより平坦化を行い、第３実施形態における本発明装置のメモリセルアレイが形成される。
【００８５】
（第４実施形態）
図９（ａ）は、第４実施形態における本発明装置のメモリセル構造の一例を示す要部斜視図である。図９（ｂ）は、図９（ａ）の本発明装置における上下方向の断面図である。なお、第４実施形態は、各メモリセル４０に可変抵抗素子４２に直列に電流制限素子４６が形成されている点で第１実施形態と異なる。なお、ここでは電流制限素子４６に関係する部分について主に説明する。
【００８６】
本発明装置のメモリセルアレイは、メモリセル４０が、行方向及び列方向にマトリクス状に配列されて構成されている。同一列のメモリセル４０の一端は、熱拡散防止体４５を介して共通のワード線４３で電気的に接続されるとともに、同一行のメモリセル４０の他の一端は、熱拡散防止体４４を介して共通のビット線４１で電気的に接続されている。なお、ビット線４１、ワード線４３は、第１実施形態で説明したビット線１、ワード線３と同じ配線材料を用いて形成される。また、メモリセル４０は、可変抵抗素子４２で構成され、可変抵抗素子４２も、第１実施形態で説明した可変抵抗素子２と同じ可変抵抗材料で形成されるので、重複する説明は省略する。
【００８７】
また、本発明装置は、ビット線４１とメモリセル４０との間に熱拡散防止体４４を備えるとともに、ワード線４３とメモリセル４０との間に熱拡散防止体４５を備える。なお、熱拡散防止体４４、４５は、第１実施形態で説明した熱拡散防止体４、５と同様であるので、ここでは説明を省略する。
【００８８】
そして、本発明装置は、メモリセル毎にワード線４３と熱拡散防止体４５との間に可変抵抗素子４２に流れる電流を制限する機能を有する電流制限素子４６を備える。
【００８９】
上記電流制限素子としては、ダイオードや、サージから保護する素子として用いられるバリスタが挙げられる。上記ダイオードとしては、Ｐ型半導体とＮ型半導体が接合されたＰＮダイオードや、金属と半導体との接合面のショットキー効果の整流作用を利用しているショットキーバリアダイオードが好ましい。上記バリスタとしては、酸化亜鉛（ＺｎＯ）と微量の酸化ビスマス(Ｂｉ２Ｏ３)等の金属酸化物とを焼結したＺｎＯバリスタや、ＳｒＴｉＯ３バリスタが好ましい。
【００９０】
このような第４実施形態によれば、更に電流制限素子により、メモリセルの書き込み動作や読み出し動作において、ディスターブ電圧で可変抵抗素子の抵抗値を変化させることを低減できる。電流制限素子の挿入位置は、ワード線４３と熱拡散防止体４５との間に限らず、可変抵抗素子４２と熱拡散防止体４５との間、可変抵抗素子４２と熱拡散防止体４４との間、熱拡散防止体４４とビット線４１との間でもよい。
【００９１】
〈別実施形態〉
（１）上記各実施形態では、メモリセルアレイは単層構造である構成としたが、多層構造とする構成としても同様の隣接メモリセルの温度上昇抑制効果を得ることができる。
【００９２】
（２）上記各実施形態では、可変抵抗素子の一例として金属膜と可変抵抗材料（遷移金属酸化物膜）の多層膜として形成する場合を例示したが、可変抵抗材料のみの単層膜であってもよい。
【００９３】
（３）上記第４実施形態ではメモリセル毎に可変抵抗素子に対し直列に、電流制限素子を設ける構成としたが、電流制限素子以外にメモリセルを選択するための選択用トランジスタを設ける構成としても同様の隣接メモリセルの温度上昇抑制効果を得ることができる。
【図面の簡単な説明】
【００９４】
【図１】図１（ａ）は、第１実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図１（ｂ）は、図１（ａ）のメモリセルアレイにおける上下方向の断面図である。
【図２】熱拡散防止体の特性ウィンドウを示す図である。
【図３】図３は、メモリセルアレイの一部を示す平面図である。
【図４】図４は、メモリセルアレイの製造過程を示すＸ−Ｘ断面及びＹ−Ｙ断面における工程断面図である。
【図５】図５（ａ）は、第２実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図５（ｂ）は、図５（ａ）のメモリセルアレイにおける上下方向の断面図である。
【図６】図６は、メモリセルアレイの製造過程を示すＸ−Ｘ断面及びＹ−Ｙ断面における工程断面図である。
【図７】図７（ａ）は、第３実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図７（ｂ）は、図７（ａ）のメモリセルアレイにおける上下方向の断面図である。
【図８】図８は、メモリセルアレイの製造過程を示すＸ−Ｘ断面及びＹ−Ｙ断面における工程断面図である。
【図９】図９（ａ）は、第４実施形態における本発明装置で使用するメモリセルアレイ構造の一例を示す要部斜視図である。図９（ｂ）は、図９（ａ）のメモリセルアレイにおける上下方向の断面図である。
【図１０】図１０（ａ）は、従来装置の回路の一部の一例を示す斜視図であり、図１０（ｂ）は、図１０（ａ）の従来装置における上下方向の断面図である。
【図１１】情報の読み出し動作における従来装置のメモリセルアレイ構成を模式的に示す図である。
【図１２】情報の書き込み動作における従来装置のメモリセルアレイ構成を模式的に示す図である。
【図１３】情報のリセット動作における従来装置のメモリセルアレイ構成を模式的に示す図である。
【図１４】選択メモリセルで発生したジュール熱が、隣接する非選択メモリセルに伝導することを示す図である。
【図１５】図１５（ａ）は、本発明の不揮発性メモリ装置の温度分布図を示し、図１５（ｂ）は、従来装置の温度分布図を示す。
【符号の説明】
【００９５】
１、２１、４１、１０１：ビット線
２、２２、３２、４２、１０２：可変抵抗素子
３、２３、４３、１０３：ワード線
４、５、２４、２５、３４、３５、４４、４５：熱拡散防止体
７、２７、３７、４７：電気絶縁体
８、２８、３８：保護膜
１０、２０、３０、４０、１１０、１１１：メモリセル
４６          ：電流制限素子
ＷＬ          ：ワード線
ＢＬ          ：ビット線
【図１】
2007184419.tif 000006
【図２】
2007184419.tif 000007
【図３】
2007184419.tif 000008
【図４】
2007184419.tif 000009
【図５】
2007184419.tif 000010
【図６】
2007184419.tif 000011
【図７】
2007184419.tif 000012
【図８】
2007184419.tif 000013
【図９】
2007184419.tif 000014
【図１０】
2007184419.tif 000015
【図１１】
2007184419.tif 000016
【図１２】
2007184419.tif 000017
【図１３】
2007184419.tif 000018
【図１４】
2007184419.tif 000019
【図１５】
2007184419.tif 000020