(57)【要約】      （修正有）【課題】専用の回路基板を作製することなく、汎用性のある簡易な手法で、高速動作時のノイズを有効に抑制した半導体集積回路実装用モジュールを提供する。【解決手段】半導体集積回路２００を回路基板３００に実装するため、前記半導体集積回路２００と前記回路基板３００との間に配置される半導体集積回路実装用モジュール１００であって、前記集積回路２００側の各端子と前記回路基板３００側の各端子とをそれぞれ接続する接続手段１３０と、前記半導体集積回路２００の電源端子に対応する前記接続手段１２０と前記半導体集積回路２００のグランド端子に対応する前記接続手段１１０との間に接続されてノイズ成分をバイパスさせるノイズ除去手段１５０と、を有する。【選択図】図１
2007180154.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を回路基板に実装するため、前記半導体集積回路と前記回路基板との間に配置される半導体集積回路実装用モジュールであって、
前記集積回路側の各端子と前記回路基板側の各端子とをそれぞれ接続する接続手段と、
前記半導体集積回路の電源端子に対応する前記接続手段と前記半導体集積回路のグランド端子に対応する前記接続手段との間に接続されてノイズ成分をバイパスさせるノイズ除去手段と、
を有することを特徴とする半導体集積回路実装用モジュール。
【請求項２】
前記ノイズ除去手段はコンデンサを含む、
ことを特徴とする請求項１記載の半導体集積回路実装用モジュール。
【請求項３】
前記半導体集積回路実装用モジュールは多層基板を含み、
前記多層基板の内層部分に前記ノイズ除去手段を接続するための電極部分が配置されており、この電極部分に前記ノイズ除去手段が接続されて配置される、
ことを特徴とする請求項１または請求項２に記載の半導体集積回路実装用モジュール。  
【請求項４】
半導体集積回路を回路基板に実装するため、前記半導体集積回路と前記回路基板との間に配置される半導体集積回路実装用モジュールであって、
前記集積回路側の各端子と前記回路基板側の各端子とをそれぞれ接続する接続手段と、
前記半導体集積回路の電源端子及び信号端子のうち少なくとも一つに対応する前記接続手段を囲む筒状のフェライトもしくは金属で構成されたノイズ除去手段と、
を有することを特徴とする半導体集積回路実装用モジュール。
【請求項５】
前記半導体集積回路は、前記回路基板に実装された場合、前記回路基板の所定面積を覆い、
前記半導体実装モジュールは、前記回路基板に実装された場合、前記所定面積と実質的に同じ面積を覆う、
ことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体集積回路実装用モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を回路基板に実装するため、前記半導体集積回路と前記回路基板との間に、端子を備えた絶縁部材を介在させるソケットあるいはモジュール等で構成された半導体集積回路実装用モジュールに関する。
【背景技術】
【０００２】
各種電子機器は、信号処理の高速化（高クロック化）や高集積化が進んできている。このため、ＩＣやＬＳＩや各種プロセッサ等の半導体集積回路も高い周波数のクロックにより駆動され、高速に演算や信号処理を行うようになってきている。
【０００３】
このような高速な演算や信号処理のため、高速なスイッチング動作が行われ、ノイズの発生が多くなってきている。そして、基板上の複数の半導体集積回路同士で、互いが発生するノイズが電源ラインやグランドラインを介して伝達され、誤動作を発生しやすい状況になっていた。
【０００４】
このため、従来は、半導体集積回路の電源端子に接続される回路基板上の配線パターンとグランド端子の配線パターンとの間に、パイパスのためにチップ部品のコンデンサを配置することが一般的に行われていた。
【０００５】
ただし、このような回路基板上の配線パターン間にチップ部品のコンデンサを配置するためには、コンデンサを配置するスペース、コンデンサ配置場所まで配線パターンを通すためのスペースというように、専用スペースを必要とするため、全体の面積が大きくなるという問題を有していた。
【０００６】
そこで、専用の回路基板を作製し、回路基板内にバイパス用のコンデンサを埋め込む手法も提案されている。
なお、このように回路基板内にパイパス用コンデンサを埋め込むことについては、以下の特許文献１や特許文献２などに関連技術が記載されている。
【特許文献１】特開平５−３６８５７号公報（第１頁、図１）
【特許文献２】特開平９−６４２８４号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した特許文献１や特許文献２のバイパスコンデンサ埋め込み回路基板では、回路基板毎に専用のプロセスによってバイパスコンデンサを埋め込んだ状態のものを作製しなければならず、高コストの問題がある。
【０００８】
特に、大面積の回路基板において、一部分のみが高速に動作する半導体集積回路を有する場合であっても、大面積の回路基板全体をバイパスコンデンサ埋め込み回路基板として作製しなければならず、無駄なコストが発生する不具合も有していた。
【０００９】
さらに、回路基板自体に埋め込まれたバイパスコンデンサでは、バイパスに本来必要な容量の数分の一〜数十分の一程度の小さな容量しか実現できず、ノイズ除去に十分な効果が得られにくいという別の問題も生じている。
【００１０】
本発明は、以上のような課題を解決するためになされたものであって、専用の回路基板を作製することなく、汎用性のある簡易な手法で、高速動作時のノイズを有効に抑制することが可能な半導体集積回路実装用モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決する本発明は、以下に記載するようなものである。
（１）請求項１記載の発明は、半導体集積回路を回路基板に実装するため、前記半導体集積回路と前記回路基板との間に配置される半導体集積回路実装用モジュールであって、前記集積回路側の各端子と前記回路基板側の各端子とをそれぞれ接続する接続手段と、前記半導体集積回路の電源端子に対応する前記接続手段と前記半導体集積回路のグランド端子に対応する前記接続手段との間に接続されてノイズ成分をバイパスさせるノイズ除去手段と、を有することを特徴とする半導体集積回路実装用モジュールである。
【００１２】
（２）請求項２記載の発明は、前記ノイズ除去手段はコンデンサを含む、ことを特徴とする請求項１記載の半導体集積回路実装用モジュールである。
（３）請求項３記載の発明は、前記半導体集積回路実装用モジュールは多層基板を含み、前記多層基板の内層部分に前記ノイズ除去手段を接続するための電極部分が配置されており、この電極部分に前記ノイズ除去手段が接続されて配置される、ことを特徴とする請求項１または請求項２に記載の半導体集積回路実装用モジュールである。
【００１３】
（４）請求項４記載の発明は、半導体集積回路を回路基板に実装するため、前記半導体集積回路と前記回路基板との間に配置される半導体集積回路実装用モジュールであって、前記集積回路側の各端子と前記回路基板側の各端子とをそれぞれ接続する接続手段と、前記半導体集積回路の電源端子及び信号端子のうち少なくとも一つに対応する前記接続手段を囲むように配置された筒状のフェライトもしくは金属で構成されたノイズ除去手段と、を有することを特徴とする半導体集積回路実装用モジュールである。
【００１４】
（５）請求項５記載の発明は、前記半導体集積回路は、前記回路基板に実装された場合、前記回路基板の所定面積を覆い、前記半導体実装モジュールは、前記回路基板に実装された場合、前記所定面積と実質的に同じ面積を覆う、ことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体集積回路実装用モジュールである。
【発明の効果】
【００１５】
本発明によると以下のような効果が得られる。
（１）請求項１記載の発明では、半導体集積回路の電源端子に対応する接続手段と半導体集積回路のグランド端子に対応する接続手段との間に配置されたノイズ除去手段によって、ノイズ成分はバイパスさせられて抑制される。
【００１６】
この場合、半導体集積回路の端子配置が共通であれば、型番，用途，内部回路，性能などが異なる別の半導体集積回路であっても何ら問題なく使用してノイズを抑制することが可能である。
【００１７】
また、前記接続手段の配置を半導体集積回路の端子配置と同等にしておけば、半導体集積回路及び回路基板の何れにも端子配置の工夫を必要とすることなく、半導体集積回路実装用モジュールを介在させるだけで有効なノイズ対策を講じることが可能となる。
【００１８】
この結果、専用の回路基板を作製する必要がなく、回路基板と半導体集積回路との間に半導体集積回路実装用モジュールを配置するだけの簡易な汎用性のある手法で、半導体集積回路単位でノイズ対策を講じることが出来、高速動作時のノイズを有効に抑制することが可能になる。
【００１９】
（２）請求項２記載の発明では、上記（１）のノイズ除去手段はコンデンサを含む。
この結果、半導体集積回路の電源端子に該当する接続手段と半導体集積回路のグランド端子に該当する接続手段との間に配置されたノイズ除去手段（コンデンサ）によって、ノイズ成分はバイパスさせられて抑制される。
【００２０】
（３）請求項３記載の発明では、上記（１）または（２）において、前記半導体集積回路実装用モジュールは多層基板を含み、この多層基板の内層部分にノイズ除去手段を接続するための電極部分が配置されており、この電極部分にノイズ除去手段が接続されて配置される。
【００２１】
このように、半導体集積回路実装用モジュールの多層基板の内層に配置された電極部分に接続してノイズ除去手段を配置しため、回路基板上に専用のスペースを必要とせず、回路規模を大きくしてしまう弊害は生じない。
【００２２】
（４）請求項４記載の発明では、絶縁部材に囲まれた位置で半導体集積回路の電源端子あるいは信号端子に該当する接続手段を囲むように配置された筒状のフェライトもしくは金属で構成されたノイズ除去手段によって、ノイズ成分は減衰させられて抑制される。
【００２３】
また、前記接続手段の配置を半導体集積回路の端子配置と同等にしておけば、半導体集積回路及び回路基板の何れにも端子配置の工夫を必要とすることなく、半導体集積回路実装用モジュールを介在させるだけで有効なノイズ対策を講じることが可能となる。
【００２４】
この場合、半導体集積回路の端子配置が共通であれば、型番，用途，内部回路，性能などが異なる別の半導体集積回路であっても何ら問題なく使用してノイズを抑制することが可能である。
【００２５】
また、半導体集積回路実装用モジュール内の接続手段近傍にノイズ除去手段を配置するため、回路基板上に専用のスペースを必要とせず、回路規模を大きくしてしまう弊害は生じない。
【００２６】
この結果、専用の回路基板を作製する必要がなく、回路基板と半導体集積回路との間に半導体集積回路実装用モジュールを配置するだけの簡易な汎用性のある手法で、半導体集積回路単位でノイズ対策を講じることが出来、高速動作時のノイズを有効に抑制することが可能になる。
【００２７】
（５）請求項５記載の発明では、上記（１）〜（４）の半導体集積回路実装用モジュールは、半導体集積回路実装用モジュールは、回路基板への実装時、半導体集積回路自体が回路基板を覆う所定面積と実質的に同じ面積を覆う。
【００２８】
従って、回路基板上のスペースを圧迫することなく、回路全体の規模を大きくしてしまう弊害は生じない。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態）を詳細に説明する。なお、以下、半導体集積回路実装用モジュールの構成および動作について具体例を挙げて実施形態の説明をする。
【００３０】
〈第１実施形態〉
図１は、本発明の第１の実施形態の半導体集積回路実装用モジュールを、回路基板と半導体集積回路と共に断面構成を示す断面図である。また、図２は、本発明の第１の実施形態の半導体集積回路実装用モジュールの断面構成を示す断面図である。
さらに、図３は、本発明の第１の実施形態の半導体集積回路実装用モジュールを、回路基板と半導体集積回路と共に示す斜視図である。
【００３１】
なお、この出願の明細書では、半導体集積回路として、ＢＧＡ（Ball Grid Array）タイプのものを具体例の一例として用いて説明を行うが、このタイプに限定されるものではない。
【００３２】
ここで、１００は、半導体集積回路を回路基板に実装するための第１の実施形態の半導体集積回路実装用モジュールである。この半導体集積回路実装用モジュール１００は、半導体集積回路２００の端子と少なくとも同等の配置の集積回路側端子と、集積回路側端子に対応して回路基板３００に接続するための回路基板側端子とを有している。また、２００は回路基板に実装されるべき半導体集積回路、３００は半導体集積回路２００などの各種の部品を実装する回路基板である。４００は、半導体集積回路２００と半導体集積回路実装用モジュール１００との間、および、半導体集積回路実装用モジュール１００と回路基板３００との間で、電気的に接続を行うための半田である。
【００３３】
なお、この出願の明細書において、端子とは、半田付け用スペース（コンタクトランド）を意味している。
また、１１０は、半導体集積回路２００のグランドと回路基板３００のグランドとを接続するための接続手段としてのグランド接続層である。このグランド接続層１１０には、集積回路側端子１１０ａと、回路基板側端子１１０ｂとが設けられている。
【００３４】
また、１２０は、半導体集積回路２００の電源端子と回路基板３００の電源端子とを接続するための接続手段としての電源接続層である。この電源接続層１２０には、集積回路側端子１２０ａと、回路基板側端子１２０ｂとが設けられている。
【００３５】
また、１３０は、半導体集積回路２００の信号端子と回路基板３００の信号端子とを接続するための接続手段としての信号接続層である。この信号接続層１３０には、集積回路側端子１３１ａ〜１３３ａと、回路基板側端子１３１ｂ〜１３３ｂとが設けられている。
【００３６】
また、１４０は、ノイズ除去手段としてのコンデンサ１５０を配置するための空間としての凹部である。そして、この凹部１４０には、グランド接続層１１０と接続されている電極部分１１０ｃと、電源接続層１２０に接続されている電極部分１２０ｃと、が配置されている（図２，図３参照）。
【００３７】
ここで、半導体集積回路２００の端子と少なくとも同等の配置の端子（互いに接続手段で接続された集積回路側端子と回路基板側端子）を備えた半導体集積回路実装用モジュール１００を、図４に示すように、半導体集積回路２００と回路基板３００との間に介在させる。この場合、半導体集積回路２００と半導体集積回路実装用モジュール１００との間、および、半導体集積回路実装用モジュール１００と回路基板３００との間はＢＧＡに適した半田４００により電気的に接続される。また、その他、半導体集積回路２００を回路基板３００に電気的に取り付ける手法と同じ手法、例えば、フローやリフローなどにより、半導体集積回路実装用モジュール１００を半導体集積回路２００と回路基板３００との間に介在させるようにして取り付ける。
【００３８】
そして、この際に、半導体集積回路２００の電源端子に該当する接続手段（電源接続層１２０）と、半導体集積回路２００のグランド端子に該当する接続手段（グランド接続層１１０）との間に配置されたノイズ除去手段としてのコンデンサ１５０によって、ノイズ成分はバイパスさせられて抑制される。
【００３９】
この場合、半導体集積回路２００の端子配置が共通であれば、型番，用途，内部回路，性能などが異なる別の半導体集積回路であっても何ら問題なく使用してノイズを抑制することが可能である。
【００４０】
また、半導体集積回路実装用モジュール１００内の接続手段の間（凹部１４０）にノイズ除去手段としてのコンデンサ１５０を配置するため、回路基板３００上にノイズ除去手段専用のスペースを必要とせず、回路規模を大きくしてしまう弊害は生じない。
【００４１】
この結果、コンデンサなどのノイズ除去手段を内蔵させた専用の回路基板を作製する必要がなく、回路基板３００と半導体集積回路２００との間に半導体集積回路実装用モジュール１００を配置するだけの簡易な汎用性のある手法で、高速動作時のノイズを有効に抑制することが可能になる。また、本実施形態では、凹部１４０にチップ部品としてのコンデンサ１５０を収容できるので、ノイズ除去に必要な容量のコンデンサを配置できるので、ノイズ除去を確実に実行できる。
【００４２】
〈第２実施形態〉
なお、半導体集積回路２００の端子が周囲に集まっており、中心部があいているのであれば、半導体集積回路実装用モジュール１００の中央部に、第１実施形態よりも大きな凹部１４０を設ける。そして、ノイズ除去手段としてのコンデンサ１５０を複数個配置できる大きさの凹部１４０としておく（図５参照）。さらに、電源接続層とグランド接続層との間だけでなく、各信号接続層同士の間でもコンデンサ１５０を配置できるように、端子を設けておく。
【００４３】
たとえば、１番端子が電源であり、２番端子がグランドである半導体集積回路であっても、３６番が電源であり３７番がグランドである半導体集積回路であっても、任意の所望の接続層の端子にコンデンサ１５０を接続すればよい。
【００４４】
このようにすることで、半導体集積回路２００として全体の端子配置は同じであるものの、電源やアースについての端子割り当ての異なる別の半導体集積回路に対しても、適切な位置のノイズ除去手段としてのコンデンサ１５０を配置することができるようになり、何ら問題なく使用してノイズを抑制することが可能である。
【００４５】
また、電源接続層とグランド接続層との間だけでなく、信号接続層とグランド接続層との間で、信号成分より高い周波数の高調波成分をコンデンサ１５０でバイパスさせて抑制するようにしてもよい。
【００４６】
〈第３実施形態〉
以上の第１実施形態と第２実施形態とではノイズ除去手段としてコンデンサ１５０を電源接続層とグランド接続層との間に配置して、ノイズ成分をバイパスさせるようにしていた。
【００４７】
これに対し、半導体集積回路２００の電源端子あるいは信号端子に該当する接続層を囲むように配置された筒状のフェライトで構成されたフェライトビーズと同等の部材をノイズ除去手段として配置する。このようなフェライトビーズ等のノイズ除去手段によって、ノイズ成分は減衰させられて抑制される。
【００４８】
この場合、半導体集積回路の端子配置が共通であれば、型番，用途，内部回路，性能などが異なる別の半導体集積回路であっても何ら問題なく使用してノイズを抑制することが可能である。
【００４９】
また、半導体集積回路実装用モジュール内の接続手段近傍にノイズ除去手段を配置するため、回路基板上に専用のスペースを必要とせず、回路規模を大きくしてしまう弊害は生じない。
【００５０】
この結果、専用の回路基板を作製する必要がなく、回路基板と半導体集積回路との間に半導体集積回路実装用モジュールを配置するだけの簡易な汎用性のある手法で、高速動作時のノイズを有効に抑制することが可能になる。
【００５１】
また、筒状のフェライトの代わりに、筒状の金属を用いることで、他からのノイズの混入を抑えるシールドとしての役目をさせることも可能である。この場合には、外来ノイズの混入を抑えることで、ノイズに対して有効な動作を実現することができる。この場合、金属のメッシュを用いてもよい。また、導電性プラスチックなどを用いることも可能である。
【００５２】
〈その他の実施形態〉
なお、以上の具体例においては、端子が半田付け用スペース（コンタクトランド）を意味していたが、他の形式のものであってもよい。たとえば、半導体集積回路がピン形式のものである場合には、端子とはピンを意味する。この場合、半導体集積回路実装用モジュールはソケット形式のものになる。
【００５３】
また、以上の具体例においては、半導体集積回路として、ＢＧＡ（Ball Grid Array）タイプのものを具体例の一例として用いたが、これ以外の形式の半導体集積回路を用いることも可能である。
【００５４】
また、ノイズ除去手段としてコンデンサ１５０を用いたが、ＬＣＲなどの組み合わせで構成されたバイパス用のノイズフィルタであってもよい。
また、電源接続層とグランド接続層との間のノイズ成分を抑制する具体例を示してきたが、これに限定されることなく、信号接続層とグランド接続層との間で、信号成分より高い周波数の高調波成分をコンデンサ１５０でバイパスさせて抑制するようにしてもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施形態の半導体集積回路実装用モジュールの構成を示す構成図である。
【図２】本発明の実施形態の半導体集積回路実装用モジュールの構成を示す説明図である。
【図３】本発明の実施形態の半導体集積回路実装用モジュールの構成を示す説明図である。
【図４】本発明の実施形態の半導体集積回路実装用モジュールの構成を示す説明図である。
【図５】本発明の実施形態の半導体集積回路実装用モジュールの構成を示す説明図である。
【符号の説明】
【００５６】
１００  半導体集積回路実装用モジュール
１１０  グランド接続層（接続手段）
１２０  電源接続層（接続手段）
１３０  信号接続層（接続手段）
１４０  凹部
１５０  コンデンサ〈ノイズ除去手段）
２００  半導体集積回路
３００  回路基板
【図１】
2007180154.tif 000003
【図２】
2007180154.tif 000004
【図３】
2007180154.tif 000005
【図４】
2007180154.tif 000006
【図５】
2007180154.tif 000007