(57)【要約】【課題】従来の配線図設計装置及びシステムでは、図面上の設計分担を正確に把握するのが困難なことがあり、他の設計者の担当の領域を設計してしまい、設計ミスや時間的ロスが生じることがあった。【解決手段】複数台の配線設計装置を通信網を介して接続し配線図を設計する配線図設計システムに、装置毎に設計分担の領域にあわせ回路図を分割して表示するようにし、分割し回路図を基に装置毎に配線図の作成を行う。【選択図】    図１
2007293386.tif 000002
【特許請求の範囲】
【請求項１】
複数台の設計装置を通信網を介して接続し、前記設計装置において一の回路図から配線図を設計する配線図設計システムにおいて、
前記回路図を分割するための境界を検出する境界検出手段と、
前記境界に基づいて前記回路図を分割する回路図分割手段を設けたことを特徴とする配線図設計システム。
【請求項２】
前記境界は前記回路図の機能ブロックを同一となるように配分して行うことを特徴とする請求項１記載の配線図設計システム。
【請求項３】
前記境界は結線部分の数が最小になるように前記回路図を探索して検出することを特徴とする請求項１記載の配線図設計システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板等の配線図の設計を行うための配線図設計システムに関するものである。
【背景技術】
【０００２】
近年、基板等の配線図設計においては設計対象となる回路が大規模になる傾向にある。そのため１枚の基板の回路の配線設計を１名の設計者により一貫して行う従来の設計手法では、大規模な回路を短納期で設計するのが難しくなってきている。このような背景から、ネットワークに接続された複数の設計装置により複数の設計者が連携して１枚の配線図の設計を行う設計システムが存在する。
【０００３】
該システムでは、配線図の設計の基となる回路図を各々の設計装置に取り込んで保存した後、設計者が各自に割り振られた設計装置の画面上に表示された同一の回路図を確認して、設計者間で取り決めた各自の設計領域について、部品配置や結線パターンを設計し配線図を作成する。
【特許文献１】特開２００４−５４６４２号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記システムにおいては、各設計者は自分の設計装置に表示された画面のみを見て作業することが多く、また自他の設計の分担領域が混在した状態の回路図を参照して設計を行っているので、回路図が複雑で大規模な場合、該回路図上での自分の設計分担を一目で正確に把握するのが困難なことがある。その為、他の設計者の設計領域に踏み込んで重複した設計を行ってしまい、該重複を修正しようとするためにかえって設計ミスが生じ、結果として納期の遅れを生じさせることがあった。
【課題を解決するための手段】
【０００５】
上記した課題を解決するために、本願の発明では、複数台の設計装置を通信網を介して接続し、前記設計装置において一の回路図から配線図を設計する配線図設計システムにおいて、前記回路図を分割するための境界を検出する境界検出手段と、前記境界に基づいて前記回路図を分割する回路図分割手段を設けたことを特徴とする。
【発明の効果】
【０００６】
上記した構成により、設計者が各自の設計装置で自分の分担の設計領域を容易に把握することができ、設計者が互いに対面せずに、必要以上に調整作業に追われることなく単独で設計を行いつつ協働作業を行うことができる。また、設計作業中に他の設計者の担当の設計領域に対して不要な設計を行うことがなくなるので結果として納期の短縮が可能になる。
【発明を実施するための最良の形態】
【０００７】
以下に本発明を実施するための最良の形態について説明する。本発明を実施するための最良の形態では、複数台の設計装置を通信網を介して接続し、前記設計装置において一の回路図から配線図を設計する配線図設計システムにおいて、前記回路図を分割するための境界を検出する境界検出手段と、前記境界に基づいて前記回路図を分割する回路図分割手段を設け、これらの構成により、回路図を分割して、各設計装置の表示させるようにしたものである。本構成の境界検出手段では境界の位置を検出するにあたり回路図上の機能ブロック用いて設計領域を割り振る。
【０００８】
（構成）
次に本発明を実施するための最良の形態の構成について説明する。図１は、実施例１の配線図設計システムを示した図である。１は設計管理者を兼ねる第１の設計者が付属の表示画面に向かって配線図の設計作業を行う設計装置である。また、２−１〜２−Ｎは、第１の設計者とは別の設計者が各々配線図の設計作業を行う設計装置である。設計装置１及び２−１〜２−Ｎは通信網を介して相互に通信可能に接続されている。
【０００９】
図２は、設計装置１及び２−１〜２−Ｎの構成図である。３及び１０はメモリ等からなる記憶部である。４及び１１はＬＣＤ等からなる表示部である。５及び１２はキーボード等からなる入力部である。６は設計装置１にのみ設けられ、回路図の分割の際の境界の位置を検出する境界検出部である。７は設計装置１のみに設けられ回路図を分割する分割処理部である。８及び１３は通信部である。９及び１４は上記構成を制御する制御部である。
【００１０】
（動作）
次の本発明を実施するための最良の形態の動作について説明する。本システムの動作時には、設計管理者でもある第１の設計者が設計装置１を操作して、通信網を介して別の設計装置から自分の設計装置１に回路図を取り込む（Ｓ１）。回路図の取り込みが完了すると設計装置１の表示部に設定画面が表示される。第１の設計者は設定画面から設計作業に用いられる設計装置の台数Ｎ、各設計装置のＩＤ番号、各装置の設計分担比率等の数値を入力する（Ｓ２）。
【００１１】
続いて、境界検出部６はＮ個の設計領域に回路図を分割するべくその境界位置の検出を開始する（Ｓ３）。該処理においては、先ず境界検出部６が、記憶部３に記録された回路図上の機能ブロックの配置情報を読み出す（Ｓ４）。この機能ブロックの情報としては例えばあるブロック領域がアナログ回路からなる領域であればこれを一つの機能ブロックとしてデジタル回路の領域とは区別し、他方のデジタル回路の領域は別の機能ブロックとして配分する（Ｓ５）。図４は上記のような属性の単位で分類された機能ブロックＦ１〜Ｆ５において回路図上で境界の位置を設定する概念を図示したものである。当該配置情報を基に、属性が類似していて１名の設計者が一括して設計した方が効率がよくなるような機能ブロック同一の設計者に配分する。当該配分作業を回路図全体にわたって行って全機能ブロックをグルーピングして複数の設計者に当該区分を割り振る。当該割り振りにより設計領域の境界を調整し境界位置の座標を決定する（Ｓ６）。特定された境界の座標により回路図をＮ個の領域に分割した場合の、各領域毎に回路図全体に対する当該領域の占める面積の割合を設計分担比率として求め（Ｓ７）、予め第１の設計者によりステップＳ２で入力されて記憶部３に記憶されている設計分担比率と比較する（Ｓ８）。比較の結果、所定の範囲内に入っていれば、求められた境界の位置は適切なものであるとして、制御部９は分割処理部７に対し、上記境界に基づき回路図を分割する指示をする。これにより分割処理部７は記憶部３に記憶された回路図を分割して、Ｎ枚の分割回路図を生成する（Ｓ１０）。制御部９は各分割回路図に対応する設計装置２−１〜２−Ｎの各ＩＤ番号のデータを付加した後（Ｓ１１）、通信部８を介して当該分割回路図を各設計装置２〜Ｎに送信する（Ｓ１２）。設計装置２−１〜２−Ｎでは、各通信部１３において分割回路図のデータを受信し、各記憶部１０において予め記録してあるＩＤ番号と、受信した分割回路図のＩＤ番号を照合し、一致した場合は各装置の表示画面に分割回路図を表示する。ＩＤ番号が一致しない場合は、自分に割り当てられた分割回路図が正しく送られていない旨を設計装置１に通知する。
【００１２】
各設計者は各自設計装置１及び２〜Ｎの表示部１１に表示された分割回路図を見ながら入力部１２から設計に必要なデータを入力することにより、配線図の設計作業を行う。各設計者は設計作業が完了すると入力部１２から作業が完了した旨の指示を入力する。これにより制御部１４は作成された配線図に対し、記憶部９から読み出したＩＤ番号を付加した後、通信部１３を介して該配線図を設計装置１に送信する。そして設計装置２〜Ｎの各配線図のデータが設計装置１で受信される（Ｓ１３）と、制御部９は、記憶部１０に記憶された設計装置のＩＤ番号リストと受信した配線図のＩＤ番号とを突合せ、ＩＤのチェック（Ｓ１４）を行った後、すべてのＮ枚の配線図がそろった段階で配線図結合処理用の設計装置に送信（Ｓ１５）して配線図の結合処理をする。これにより最終的に配線図が完成し設計作業が終了する。
【００１３】
なお上記した上記した本発明を実施するための最良の形態においては、図３のＳ５〜Ｓ９の機能ブロックを用いた処理に当たっては、デジタル／アナログに限らず、電源部または信号部のような具体的な動作用途の単位で区分してもよい。
また、図３のＳ５〜Ｓ９の機能ブロックを用いた処理に当たっては、該処理に代えて、回路図を分割した分割した場合のＩ／Ｆの接点となる端点の箇所の数が最小になるように分割位置を回路図上で探索し境界を決定してもよい。
【図面の簡単な説明】
【００１４】
【図１】本発明を実施するための最良の形態のシステムの構成図
【図２】本発明を実施するための最良の形態本発明の設計装置の構成図
【図３】本発明を実施するための最良の形態のシステムの動作のフローチャート
【図４】本発明を実施するための最良の形態の機能ブロックによる回路図の分割の概念図
【符号の説明】
【００１５】
１  設計装置
２−１〜２−Ｎ  設計装置
３  記憶部
４  表示部
５  入力部
６  境界検出部
７  分割処理部
８  通信部
９  制御部
１０  記憶部
１１  表示部
１２  入力部
１３  通信部
１４  制御部
【図１】
2007293386.tif 000003
【図２】
2007293386.tif 000004
【図３】
2007293386.tif 000005
【図４】
2007293386.tif 000006