(57)【要約】【課題】セラミック基板チップの側面から金属製の導電層が露出している電子部品素子において、従来よりも寸法形状を高精度に仕上げることができる電子部品素子及びその中間製品である集合基板の構造、並びに電子部品素子の製造方法を提供する。【解決手段】本発明に係る集合基板は、電子部品を得るための複数の素子領域が集合してなり、セラミック基板11と、セラミック基板11に素子領域の境界線に沿って配置された１或いは複数のスルーホール部17とを具え、各スルーホール部17は、セラミック基板11をその厚さ方向に貫通する貫通孔15と、該貫通孔15の内周面に密着して筒状に形成された金属製の導電層14とから構成されており、スルーホール部17を構成する導電層14の内周面に密着してセラミック部13が形成されている。【選択図】図２
2007096097.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子領域(12)が集合してなる集合基板であって、セラミック基板(11)と、該セラミック基板(11)に前記素子領域(12)の境界線に沿って配置された１或いは複数のスルーホール部(17)とを具え、各スルーホール部(17)は、セラミック基板(11)をその厚さ方向に伸びる孔と、該孔の内周面に密着して筒状に形成された金属製の導電層(14)とから構成されているセラミック集合基板において、前記スルーホール部(17)を構成する導電層(14)の内周面に密着してセラミック部が形成されていることを特徴とするセラミック集合基板。
【請求項２】
前記孔は、セラミック基板(11)を貫通する貫通孔(15)である請求項１に記載のセラミック集合基板。
【請求項３】
前記セラミック部は、前記導電層(14)の内側に形成された中央孔と同軸の筒状に形成されている請求項１又は２に記載のセラミック集合基板。
【請求項４】
前記セラミック部は、前記導電層(14)の内側に形成された中央孔に充填されて、該中央軸と同軸の柱状に形成されている請求項１又は２に記載のセラミック集合基板。
【請求項５】
平板状のセラミック基板チップ(22)を具えた電子部品素子であって、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている電子部品素子において、
前記導電層(24)の内周面に密着してセラミック部が形成されており、セラミック基板チップ(22)の側面と同一面上に、前記導電層(24)の端面と前記セラミック部の端面とが露出していることを特徴とする電子部品素子。
【請求項６】
前記セラミック部は、前記導電層(24)の内周面に沿って拡がる層状に形成されている請求項５に記載の電子部品素子。
【請求項７】
前記セラミック部は、前記導電層(24)の形状に沿う１つの側面と１つ又は２つの平坦な側面とを有する柱状に形成されている請求項５に記載の電子部品素子。
【請求項８】
平板状のセラミック基板チップ(22)を具えた電子部品素子であって、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている電子部品素子の製造方法において、
複数の素子領域(41)が集合してなる集合セラミック体(43)であって、１枚のセラミックグリーンシート若しくは複数枚のセラミックグリーンシートの積層体からなるセラミック基板と、該セラミック基板に前記素子領域(41)間の境界線に沿って配置された１或いは複数のスルーホール部(46)とを具え、各スルーホール部(46)は、セラミック基板をその厚さ方向に伸びる孔(42)と、該孔(42)の内周面に密着して筒状に形成された導電ペースト層(40)とから構成されている集合セラミック体(43)を作製する第１工程と、
前記第１工程によって得られた集合セラミック体の各スルーホール部(46)に、導電ペースト層(40)の内周面を覆ってセラミックペーストを塗布する第２工程と、
前記第２工程によってセラミックペーストの塗布された集合セラミック体に焼成を施して、複数の素子領域(41)が集合してなるセラミック集合基板を得る第３工程
とを有することを特徴とする電子部品素子の製造方法。
【請求項９】
前記第１工程は、複数枚のセラミックグリーンシート(４)のそれぞれに前記孔(42)を開設した後、該孔(42)の内周面を覆って導電ペースト層(40)を形成し、これによって得られた複数枚のセラミックグリーンシートを積層して加圧することにより、前記集合セラミック体(43)を得る請求項８に記載の電子部品素子の製造方法。
【請求項１０】
前記第３工程を経て得られたセラミック集合基板をダイサーにより前記素子領域間の境界線に沿って切断し、複数のセラミック基板チップ(22)を得る第４工程を有している請求項８又は９に記載の電子部品素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板チップの側面から金属製の導電層が露出している電子部品素子及びその中間製品である集合基板の構造、並びに電子部品素子の製造方法に関するものである。
【背景技術】
【０００２】
従来より、図１６に示す如く複数の素子領域(50)間にＶ字溝(51)が形成された集合基板(５)が知られており、該集合基板(５)を素子領域(50)毎に分割して電子部品素子を製造する工程では、Ｖ字溝(51)を中心として集合基板(５)に曲げ力を加え、集合基板(５)をＶ字溝(51)に沿って破断する(特許文献１及び特許文献２参照)。
【特許文献１】特開昭６０−１８３７４７号公報
【特許文献２】特許第２９７６０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、電子機器においては益々小型化の要求が厳しくなっており、そのために電子部品素子を高密度に実装する上で、電子部品素子の寸法形状を高い精度に仕上げることが重要な課題となっている。
しかしながら、図１６に示すような集合基板(５)では、集合基板(５)をＶ字溝(51)に沿って破断するとき、破断時の様々な要因によって集合基板(５)の破断面の形状が変化する。このような集合基板(５)から得られる電子部品素子は集合基板(５)の破断面を側面とするものであるから、図１７に示す如く複数の電子部品素子(52)の側面(53)が不均一な形状となり、これら複数の電子部品素子(52)間の寸法形状にばらつきを生じる。
【０００４】
一方、集合基板をダイサーにより切断して、集合基板を素子領域毎に分割する方法がある。
【０００５】
図１８に示す集合基板(７)は複数の素子領域(71)が集合してなり、ダイサーにより切断されて素子領域(71)毎に分割される。該集合基板(７)は、セラミック基板(70)と、該セラミック基板(70)に前記素子領域(71)の境界線に沿って配置されたスルーホール部(72)とを具え、該スルーホール部(72)は、セラミック基板(70)をその厚さ方向に貫通する貫通孔(76)と、該貫通孔(76)の内周面に形成された金属製の導電層(74)とから構成されている。
【０００６】
ところが、このような集合基板(７)を境界線に沿ってダイサーにより切断して素子領域(71)毎に分割する工程において、ダイサーは、硬いセラミック基板(70)と該セラミック基板(70)よりも軟らかい金属製の導電層(74)を連続して切断することになる。このとき、図１９に示す如くセラミック基板(70)の切断面(77)においてダイサーの刃に接触した導電層(74)の一部が、ダイサーの回転に伴って引っ張られ、変形を生じる。
【０００７】
このような集合基板(７)から得られる電子部品素子は、集合基板(７)のダイサーによる切断面(77)を側面とするものであるから、該電子部品素子の側面にはダイサーに引っ張られて変形した導電層(74)の一部が露出することになる。この様に、電子部品素子にはダイサーによる切断面である側面に導電層(74)の変形による形状不良が生じて、寸法形状の精度が低下する。
【０００８】
ところで、図２０に示す電子部品素子(８)は、金属製の内部電極(80)をセラミック基板(81)の内側に形成したものであって、集合基板から該電子部品素子(８)を切り出す工程でダイサーによる切断面に内部電極(80)が露出しない構造を有している。しかし、このような内部電極を有する電子部品素子(８)においては、配線可能な領域(82)が、図２１に示す様なセラミック基板(91)の側面に導電層(90)が露出した電子部品素子(９)の配線可能な領域(92)に比べて狭くなり、電子部品素子の大型化を来たす問題がある。
【０００９】
そこで本発明の目的は、側面に金属製の導電層が露出している電子部品素子において、従来よりも寸法形状を高い精度に仕上げることが出来る電子部品素子及びその中間製品である集合基板の構造、並びに電子部品素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明に係るセラミック集合基板は、複数の素子領域(12)が集合してなる集合基板であって、セラミック基板(11)と、該セラミック基板(11)に前記素子領域(12)の境界線に沿って配置された１或いは複数のスルーホール部(17)とを具え、各スルーホール部(17)は、セラミック基板(11)をその厚さ方向に伸びる孔と、該孔の内周面に密着して筒状に形成された金属製の導電層(14)とから構成されている集合基板において、前記スルーホール部(17)を構成する導電層(14)の内周面に密着してセラミック部が形成されている。
前記孔は、セラミック基板(11)を貫通する貫通孔(15)であってもよいし、セラミック基板(11)を貫通しない有底孔であってもよい。
【００１１】
上記本発明のセラミック集合基板をダイサーにより素子領域間の境界線に沿って切断する過程で、ダイサーは硬いセラミック基板(11)と該セラミック基板(11)よりも軟らかい金属製の導電層(14)を連続して切断する。このとき、ダイサーの刃に接触した導電層(14)はダイサーの回転に伴って引っ張られるが、セラミック部とセラミック基板(11)との間に挟まれて固定された導電層(14)は、セラミック部に受け止められて変形を生じることがない。
【００１２】
具体的構成においては、セラミック部は、前記導電層(14)の内側に形成された中央孔と同軸の筒状に形成されている。
【００１３】
該具体的構成によれば、導電層(14)の内周面の全域が該セラミック部により覆われて、導電層(14)の全体がセラミック部により固定されている。
【００１４】
具体的構成においては、セラミック部は、前記導電層(14)の内側に形成された中央孔に充填されて、該中央軸と同軸の柱状に形成されている。
【００１５】
該具体的構成によれば、導電層(14)の内周面全域が該セラミック部により覆われて、導電層(14)の全体がセラミック部により固定されている。
【００１６】
本発明に係る電子部品素子は、平板状のセラミック基板チップ(22)を具えた電子部品素子であって、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている電子部品素子において、前記導電層(24)の内周面に密着してセラミック部が形成されており、セラミック基板チップ(22)の側面と同一面上に、前記導電層(24)の端面と前記セラミック部の端面とが露出している。
【００１７】
具体的構成において、前記セラミック部は、前記導電層(24)の内周面に沿って拡がる層状、或いは前記導電層(24)の形状に沿う１つの側面と１つ又は２つの平坦な側面とを有する柱状に形成されている。
【００１８】
上記本発明の電子部品素子は、複数の素子領域が集合した集合基板からダイサーにより切り出される過程で、導電層(24)がセラミック基板チップ(22)とセラミック部との間に挟まれて固定されているので、ダイサーの回転に伴って引っ張られた導電層(24)はセラミック部に受け止められて、変形を生じることがない。
【００１９】
本発明によって製造せんとする電子部品素子は、平板状のセラミック基板チップ(22)を具え、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている。
本発明に係る電子部品素子の製造方法は、
複数の素子領域(41)が集合してなる集合セラミック体であって、１枚のセラミックグリーンシート若しくは複数枚のセラミックグリーンシートの積層体からなるセラミック基板と、該セラミック基板(43)に前記素子領域(41)間の境界線に沿って配置された１或いは複数のスルーホール部(46)とを具え、各スルーホール部(46)は、セラミック基板をその厚さ方向に伸びる孔(42)と、該孔(42)の内周面に密着して筒状に形成された導電ペースト層(40)とから構成されている集合セラミック体(43)を作製する第１工程と、
前記第１工程によって得られた集合セラミック体(43)の各スルーホール部(46)に、導電ペースト層(40)の内周面を覆ってセラミックペースト層を塗布する第２工程と、
前記第２工程によってセラミックペースト層の塗布された集合セラミック体に焼成を施して、複数の素子領域(41)が集合してなるセラミック集合基板を得る第３工程
とを有する。
【００２０】
上記本発明の電子部品素子の製造方法では、導電ペースト(40)を覆うセラミックペースト層が焼成を施されることにより硬化して、集合基板のスルーホール部(17)を構成する導電層(14)の内周面に密着した硬いセラミック部が得られる。
【００２１】
具体的構成においては、前記第１工程は、複数枚のセラミックグリーンシート(４)のそれぞれに前記孔(42)を開設した後、該孔(42)の内周面を覆って導電ペースト層(40)を形成し、これによって得られた複数枚のセラミックグリーンシートを積層して加圧することにより、前記集合セラミック体(43)を得る。
【００２２】
該具体的構成によれば、各セラミックグリーンシート(４)に導電ペースト層(40)を形成するときに、それぞれのセラミックグリーンシート(４)に回路パターンを形成することができる。
【００２３】
他の具体的構成においては、前記第３工程を経て得られたセラミック集合基板をダイサーにより前記素子領域間の境界線に沿って切断し、複数のセラミック基板チップ(22)を得る第４工程を有している。
【００２４】
該具体的構成によれば、ダイサーは硬いセラミック基板(11)と該セラミック基板(11)よりも軟らかい金属製の導電層(14)を連続して切断する過程で、ダイサーの刃に接触した導電層(14)の一部はダイサーの回転に伴って引っ張られるが、セラミック部とセラミック基板(11)との間に挟まれて固定された導電層(14)はセラミック部に受け止められるので、変形が生じることはない。
【発明の効果】
【００２５】
本発明に係る電子部品素子及びその中間製品である集合基板の構造並びに電子部品素子の製造方法によれば、側面に金属製の導電層が露出している電子部品素子において、ダイサーによる切断面である側面の形状が均一に形成され、寸法形状に高い精度が得られる。
【発明を実施するための最良の形態】
【００２６】
本発明に係る電子部品素子は例えばアンテナスイッチやＬＣフィルターを構成するものである。以下、本発明の２つの実施の形態につき、図面に沿って具体的に説明する。
【００２７】
第１実施形態の電子部品素子は、図１に示す如く複数の素子領域(12)が集合してなる集合基板(１)を中間製品として製造されるものであり、該集合基板(１)は、セラミック基板(11)と、該セラミック基板(11)に設けられた複数のスルーホール部(17)とを有している。
【００２８】
図２は、図１に示す集合基板(１)のスルーホール部(17)における断面を拡大して示している。図２に示す如くスルーホール部(17)は、セラミック基板(11)をその厚さ方向に貫通する円形の貫通孔(15)と、該貫通孔(15)の内周の全面に密着して形成された銀等の金属製の導電層(14)とから構成されている。導電層(14)は円筒状に形成されており、該導電層(14)の内周面の全域はセラミック部(13)に覆われている。該セラミック部(13)は導電層(14)の内周面に密着しており、導電層(14)の内側に形成された中央孔と同軸の円筒状を呈している。尚、貫通孔(15)の直径は約０.４mmであり、導電層(14)の厚さは数１０μmである。
【００２９】
図１に示すセラミック基板(11)は複数の素子領域(12)を有し、各素子領域(12)には同一の回路パターン(図示省略)が形成されている。互いに隣接する素子領域(12)(12)の境界線は、２点鎖線で示す様に格子状を呈しており、各素子領域(12)は該境界線により矩形状に区切られている。
【００３０】
複数のスルーホール部(17)は前記境界線に沿って配列されており、境界線の格子点及び格子点間の中間位置に配置されている。スルーホール部(17)の中心は境界線上に位置しており、一つのスルーホール部(17)は、互いに隣接する素子領域(12)(12)に共有されている。
【００３１】
図３は、図１に示す集合基板(１)から得られる電子部品素子(２)を示している。このような電子部品素子(２)の構造は、図１に示す集合基板(１)を境界線に沿ってダイサーにより切断して素子領域(12)毎に分割することにより得られるものである。
【００３２】
図３に示す電子部品素子(２)は、平板状のセラミック基板チップ(22)を具え、該セラミック基板チップ(22)の両面には回路パターン(図示省略)が形成されている。該セラミック基板チップ(22)の各角部及び各辺部の中央の側面には、セラミック基板チップ(22)の両面間をその厚さ方向に伸びる凹部(21)が、円弧状に凹設されている。
【００３３】
図４は、図３に示す電子部品素子(２)の側面の拡大図を示している。図４に示す如く、セラミック基板チップ(22)の各凹部(21)の内周面の全域には金属製の導電層(24)が密着して形成されており、該導電層(24)は、セラミック基板チップ(22)の凹部(21)の内周面に沿う断面円弧状を呈している。導電層(24)の内周面の全域にはセラミック部(26)が密着して形成されており、該セラミック部(26)は、導電層(24)の内周面に沿う断面円弧状を呈している。
このようなセラミック基板チップ(22)の凹部(21)の形状や導電層(24)及びセラミック部(26)の形状は、図１に示す集合基板(１)のスルーホール部(17)を素子領域(12)毎に分割することにより形成されるものである。
【００３４】
図５乃至図１０は、第１実施形態の電子部品素子(２)の製造工程を示している。
先ず、図５に示す如く複数の素子領域(41)からなるセラミックグリーンシート(４)を用意する。各素子領域(41)には同一の回路パターン(図示省略)が形成されており、互いに隣接する素子領域(41)(41)の境界線は、２点鎖線で示す様に格子状を呈しており、各素子領域(41)は該境界線により矩形状に区切られている。また、該セラミックグリーンシート(４)には前記境界線に沿って複数のスルーホール部(46)が設けられている。
【００３５】
図６は、図５に示すセラミックグリーンシート(４)のスルーホール部(46)における断面を拡大して示している。スルーホール部(46)は、セラミックグリーンシート(４)にその厚さ方向を貫通する円形の貫通孔(42)を開設し、その後、印刷工程によって該貫通孔(42)の内周面の全域に導電ペーストを塗布して円筒状の導電ペースト層(40)を形成することにより得られるものである。セラミックグリーンシート(４)の回路パターンは、導電ペースト層(40)を形成する印刷工程において導電ペースト層(40)と同時に形成することができる。
【００３６】
次に、図７に示す如くそれぞれに回路パターン(図示省略)とスルーホール部(46)が形成された４枚のセラミックグリーンシート(４)を積層する。これら４枚のセラミックグリーンシート(４)にはそれぞれに異なる回路パターンを形成してもよいが、境界線の配列及びスルーホール部(46)の位置は同じとする。続いて、前記４枚のセラミックグリーンシート(４)が積層された積層体を積層方向に圧縮して、図８に示す如く積層体が一体化した集合セラミック体(43)を得る。
【００３７】
該集合セラミック体(43)においては、各セラミックグリーンシート(４)のスルーホール部(46)を構成する導電ペースト層(40)は一体化して円筒状を呈し、該一体化した導電ペースト層(40)の内側には、集合セラミック体(43)を積層方向に貫通する中央孔が形成されている。
【００３８】
次に、図９に示す如く、集合セラミック体(43)のスルーホール部(46)の内側に形成された中央孔の内周面に、セラミックペーストを塗布する。図１０は、図９に示す集合セラミック体(43)のスルーホール部(46)における断面を拡大して示している。図１０に示す如く、セラミックペースト層(44)は一体化した導電ペースト層(40)の内周面の全域を覆っており、一体化した導電ペースト層(40)の内側に形成された中央孔と同軸の円筒状を呈している。
【００３９】
そして、集合セラミック体(43)に焼成を施した後、メッキを施して、図１に示す集合基板(１)を得る。集合セラミック体(43)に焼成を施すことによって、セラミックペースト層(44)および積層された４枚のセラミックグリーンシート(４)は硬化して、それぞれ図２に示す集合基板(１)のセラミック部(13)とセラミック基板(11)になり、図１０に示す導電ペースト層(40)は図１に示す集合基板(１)の導電層(14)になる。
【００４０】
図１に示す集合基板(１)を境界線に沿ってダイサーにより切断し、素子領域(12)毎に分割することによって、図３に示す電子部品素子(２)を得る。図１に示す集合基板(１)をダイサーにより切断する工程において、境界線に沿って進行するダイサーはスルーホール部(17)の中心を通過する。この過程でダイサーは硬いセラミック基板(11)と該セラミック基板(11)よりも軟らかい金属製の導電層(14)を連続して切断するので、ダイサーの刃に接触した導電層(14)はダイサーの回転に伴って引っ張られる。しかし、導電層(14)はセラミック部(13)とセラミック基板(11)との間に挟まれて固定されているので、該導電層(14)はセラミック部(13)に受け止められて変形することはない。
【００４１】
図３に示す電子部品(２)においては、ダイサーによる切断面である側面に、導電層(24)の端面とセラミック部(26)(36)の端面がセラミック基板チップ(22)の側面と同一面上に露出しており、セラミック基板チップ(22)の側面、セラミック部(26)の端面及び導電層(24)の端面は、それぞれ平滑に形成されている。このように、前記集合基板(１)から得られる複数の電子部品素子(２)は、側面が均一な形状に形成されて高精度の寸法形状に仕上げられる。
【００４２】
第２実施形態の電子部品素子は、図１１に示す如く複数の素子領域(12)が集合してなる集合基板(10)を中間製品として製造されるものである。該集合基板(10)は、第１実施形態の集合基板(１)と同様に複数の素子領域(12)が集合したセラミック基板(11)を具え、素子領域(12)間の境界線に沿って複数のスルーホール部(17)が配列されている。
【００４３】
図１２は、図１１に示す集合基板(10)のスルーホール部(17)における断面を拡大して示している。スルーホール部(17)は第１実施形態のスルーホール部(17)と同じ構成であるが、スルーホール部(17)を構成する導電層(14)の中央孔の全体を埋めてセラミック部(16)が形成されており、該セラミック部(16)は導電層(14)の中央軸と同軸の円柱状を呈して、導電層(14)の内周面の全域に密着している。
【００４４】
図１３は、図１１に示す集合基板(10)から得られる電子部品素子(３)を示している。このような電子部品素子(３)の構造は、第１実施形態の電子部品素子(２)と同様に図１１に示す集合基板(10)を境界線に沿ってダイサーにより切断して素子領域(12)毎に分割することにより得られるものである。
【００４５】
図１３に示す電子部品素子(３)においては、第１実施形態の電子部品素子(２)と同様にセラミック基板チップ(22)の凹部(21)の内周面に金属製の導電層(24)が形成されている。該導電層(24)の内周面の全域にはセラミック部(36)が密着して形成されており、該セラミック部(36)は柱状を呈して、導電層(24)の内周面に沿う一方の側面と他方の平坦な側面を有している。電子部品素子(３)は、セラミック基板チップ(22)の凹部(21)がセラミック部(36)により埋められて、矩形状を呈している。
【００４６】
図１４及び図１５は、第２実施形態の製造工程を示している。
第１実施形態と同様に図８に示す集合セラミック体(43)を作製し、その後、集合セラミック体(43)にセラミックペーストを印刷する工程において、図１４に示す如くスルーホール部(46)の内側に形成された中央孔にセラミックペーストを充填する。図１５は、図１４に示すセラミック集合体(43)のスルーホール部(46)における断面を拡大して示している。図１５に示す如くセラミックペースト層(47)は一体化した導電ペースト層(46)の内周面の全域を覆っており、一体化した導電ペースト層(46)の内側に形成された中央孔と同軸の円柱状を呈している。
【００４７】
該セラミック集合体(43)に焼成を施した後、メッキを施して、図１１に示す如き集合基板(10)を得る。焼成によりセラミックペースト層(47)は硬化して図１２に示すセラミック部(16)になる。
【００４８】
そして、図１１に示す集合基板(10)を境界線に沿ってダイサーにより切断し、素子領域(12)毎に分割することによって、図１３に示す電子部品(３)を得る。図１１に示す集合基板(10)をダイサーにより切断する工程においては、第１実施形態と同様に、導電層(14)はセラミック部(16)とセラミック基板(11)との間に挟まれて固定されているので、ダイサーにより引っ張られた導電層(14)はセラミック部(16)に受け止められて変形することはない。従って、第２実施形態の電子部品素子(３)においても、第１実施形態の電子部品素子(２)と同様に高精度の寸法形状が得られる。
【００４９】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、スルーホール部(17)の位置や個数は上記実施の形態に限定されず必要に応じて変更することができる。また、スルーホール部(17)の形状は円形に限定されるものではなく、電子部品素子（２）のセラミック基板チップ(22)の凹部(21)の形状も円弧状に限定されない。
【００５０】
図１には９つの素子領域(12)が集合した集合基板(１)を示したが、素子領域(12)の数を限定するものではない。また、スルーホール部(17)がセラミック基板(11)を貫通していない構成でもよく、これによって、電子部品素子(２)はセラミック基板チップ(22)の凹部(21)がセラミック基板チップ(22)を厚さ方向に貫通していない構成となる。また、電子部品素子(２)のセラミック基板チップ(22)の凹部(21)には、セラミック基板チップ(22)の厚さ方向の一部の領域にのみ、導電層(24)とセラミック部(26)を形成した構成も採用可能である。
【００５１】
また、セラミック基板(11)は４枚のセラミックグリーンシート(４)から構成されたものとして説明したが、セラミックグリーンシート(４)の数を限定するものではない。またセラミック基板(11)は一枚の厚いセラミックグリーンシートから構成してもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明のセラミック集合基板の斜視図である。
【図２】図１の一部を破断して示す拡大斜視図である。
【図３】本発明の電子部品素子の斜視図である。
【図４】図３の要部を拡大して示す斜視図である。
【図５】本発明の電子部品素子を製造するための導電ペースト印刷工程を示す斜視図である。
【図６】図５の一部を破断して示す拡大斜視図である。
【図７】本発明の電子部品素子を製造するための積層工程を示す斜視図である。
【図８】本発明の電子部品素子を製造するための圧縮工程を示す斜視図である。
【図９】本発明の電子部品素子を製造するためのセラミックペースト印刷工程を示す斜視図である。
【図１０】図９の一部を破断して示す拡大斜視図である。
【図１１】本発明の他のセラミック集合基板の斜視図である。
【図１２】図１１の一部を破断して示す拡大斜視図である。
【図１３】本発明の他の電子部品素子の斜視図である。
【図１４】本発明の他の電子部品素子を製造するためのセラミックペースト印刷工程を示す斜視図である。
【図１５】図１４の一部を破断して示す拡大斜視図である。
【図１６】従来の集合基板の斜視図である。
【図１７】従来の電子部品素子の斜視図である。
【図１８】従来の他の集合基板の斜視図である。
【図１９】従来の他の集合基板の切断面を示す斜視図である。
【図２０】従来の電子部品素子の配線可能領域を示す平面図である。
【図２１】従来の他の電子部品素子の配線可能領域を示す平面図である。
【符号の説明】
【００５３】
(１)  集合基板
(10)  集合基板
(11)  セラミック基板
(12)  素子領域
(13)  セラミック部
(14)  導電層
(15)  貫通孔
(16)  セラミック部
(17)  スルーホール部
(２)  電子部品素子
(21)  凹部
(22)  セラミック基板チップ
(24)  導電層
(26)  セラミック部
(３)  電子部品素子
(36)  セラミック部
(４)  セラミックグリーンシート
(40)  導電ペースト層
(41)  素子領域
(42)  貫通孔
(43)  集合セラミック体
(44)  セラミックペースト層
(46)  スルーホール部
(47)  セラミックペースト層
【図１】
2007096097.tif 000003
【図２】
2007096097.tif 000004
【図３】
2007096097.tif 000005
【図４】
2007096097.tif 000006
【図５】
2007096097.tif 000007
【図６】
2007096097.tif 000008
【図７】
2007096097.tif 000009
【図８】
2007096097.tif 000010
【図９】
2007096097.tif 000011
【図１０】
2007096097.tif 000012
【図１１】
2007096097.tif 000013
【図１２】
2007096097.tif 000014
【図１３】
2007096097.tif 000015
【図１４】
2007096097.tif 000016
【図１５】
2007096097.tif 000017
【図１６】
2007096097.tif 000018
【図１７】
2007096097.tif 000019
【図１８】
2007096097.tif 000020
【図１９】
2007096097.tif 000021
【図２０】
2007096097.tif 000022
【図２１】
2007096097.tif 000023