(57)【要約】【課題】電界吸収型変調器および分布帰還型レーザの集積構造において、寄生容量を低減し、かつより簡単で低コストの構成を提供する。【解決手段】電界吸収型変調器８およびレーザ源６を集積して含む構成において、電界吸収型変調器８にそれぞれ設けられているコンタクトパッド３８が、局在化された半絶縁層アイランド１４の上に配置されている。半絶縁層の材料は、好ましくは、Ｆｅ−ＩｎＰである。【選択図】図１０
2007096317.tif 000002
【特許請求の範囲】
【請求項１】
電界吸収型変調器（８）およびレーザ源（６）を集積して含む構成であって、
前記電界吸収型変調器（８）が、それぞれコンタクトパッド（３８）を有しており、該コンタクトパッド（３８）が、局在化された半絶縁層アイランド（１４）上に配置されている、構成。
【請求項２】
前記レーザ源（６）が、分布帰還型（ＤＦＢ）レーザである、請求項１に記載の構成。
【請求項３】
前記電界吸収型変調器および前記レーザ源が、それらの間に絶縁領域（４４）を有するコンタクトパッド（３８、３６）をそれぞれ備えている、請求項１または２に記載の構成。
【請求項４】
前記半絶縁層が、Ｆｅ−ＩｎＰ層（１４）である、請求項１から３のいずれか１項に記載の構成。
【請求項５】
前記コンタクトパッド（４０）と前記半絶縁層アイランド（１４）との間に介在させた少なくとも１つの誘電体フィルム（４２）を備えている、請求項１から４のいずれか１項に記載の構成。
【請求項６】
前記構成が、垂直サイドウォールリッジ構造の形態をとる、請求項１から５のいずれか１項に記載の構成。
【請求項７】
前記構成が、逆リッジ構造の形態をとる、請求項１から６のいずれか１項に記載の構成。
【請求項８】
電界吸収型変調器（８）およびレーザ源（６）を集積化して含む構成を製造する方法であって、
前記電界吸収型変調器にコンタクトパッド（３８）を設けるステップを含み、該コンタクトパッド（３８）が、局在化された半絶縁層アイランド（１４）上に配置されている、方法。
【請求項９】
前記レーザ源（６）を、分布帰還型（ＤＦＢ）レーザとして製造するステップを含む、請求項８に記載の方法。
【請求項１０】
前記電界吸収型変調器および前記レーザ源にコンタクトパッド（３８、３６）をそれぞれ設けるステップと、
前記コンタクトパッド（３８、３６）の間に絶縁領域（４４）を形成するステップとを含む、請求項８または９に記載の方法。
【請求項１１】
前記半絶縁層をＦｅ−ＩｎＰ層として設けるステップを含む、請求項８から１０のいずれか１項に記載の方法。
【請求項１２】
前記コンタクトパッド（４０）と前記半絶縁層アイランド（１４）との間に少なくとも１つの誘電体フィルム（４２）を介在させるステップを含む、請求項８から１１のいずれか１項に記載の方法。
【請求項１３】
集積化の構成を、垂直サイドウォールリッジ構造の形態で提供することを含む、請求項８から１２のいずれか１項に記載の方法。
【請求項１４】
集積化の構成を、逆リッジ構造の形態で提供することを含む、請求項８から１２のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光ファイバ通信で使用するための、集積化された変調器−レーザ構造（変調器集積型レーザ）に関する。
【０００２】
詳細には、本発明は、電界吸収型変調器（ＥＡＭ）および分布帰還型レーザ（ＤＦＢ）を集積したリッジ構造を形成するための可能な用途に特に注目して開発されたものである。
【背景技術】
【０００３】
電界吸収型変調器および分布帰還型レーザを集積して含む、いわゆるＥＡＭ−ＤＦＢ構造は、１３００〜１５００ｎｍの動作領域および約１０Ｇｂ／ｓという典型的な動作速度を有する、１０〜３０ｋｍイーサネットおよび低チャープ４０〜８０ｋｍＯＣ１９２の用途には理想的である。
【０００４】
上記の動作条件では、寄生容量が重要なパラメータとなる。実際、寄生容量によって、大量生産するには最も適切な構造と考えられているリッジデバイス構造の性能が制限されてしまう。現在採用されている従来技術による構成では、構造内の金属パッドの下に厚い誘電体フィルム（ＳｉＯ２もしくはＳｉＮｘ）を使用しているにすぎない。この誘電体フィルムは、ＥＡＭの寄生容量を低下させるために十分に厚くなくてはならない。
【０００５】
しかし、上記解決方法では、使用される誘電体フィルムが極めて厚いこと自体がもたらす制限が問題となる。厚い誘電体フィルムは、デバイス製造時の処理工程をより困難なものにし、デバイスの品質低下も招いてしまう。
【０００６】
上記誘電体フィルムに代えて、ポリアミドを使用することもある。ポリアミドフィルムを使用することによって、寄生容量を最小限にすることができる。しかし、この解決方法には、製造が複雑となることおよびチップのコストに関連する欠点がある。さらに、金属部分のポリアミドフィルムへの接着は良好ではなく、デバイスの信頼性に関する問題が生じる場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、上述の従来の構成の欠点を根本的に回避した構成、つまり、電界吸収型変調器（ＥＡＭ）および分布帰還型レーザ（ＤＦＢ）の集積構造において、寄生容量を低減し、かつより簡単で低コストの構成が必要とされている。
【課題を解決するための手段】
【０００８】
本発明によれば、上記課題は、特許請求の範囲に示す特徴を有する構成によって解決される。また、本発明は、そのような構成を製造するプロセスにも関する。本発明の特許請求の範囲は、本明細書に記載した技術的な開示内容を含むものである。
【０００９】
簡潔に言えば、本明細書に記載の構成によれば、局在化させた半絶縁層アイランド上に金属パッドを配置することによって寄生容量の問題を簡単に解決する方法が提供される。寄生容量は、誘電体フィルム下に半絶縁層（半絶縁性材料の層）を存在させることによって顕著に低減され、誘電体フィルムの厚みはもはや重要なパラメータでなくなる。
【００１０】
上記構造に関連するプロセスも、標準の集積リッジ構造に対して大きく改善されている。標準のプロセスでは、半絶縁層を平坦な表面上に成長させる。そして、その層をエッチング除去すると、隔離されたアイランドのみが残される。最終的には、この局所的に存在する上記アイランド上に、ＥＡＭ金属パッドを整列させかつ中心決めする。また、製造プロセス全体で、標準的なプロセスのみを用いればよく、よって、本発明によるプロセスは、コストの低さおよび予測されるデバイス性能という２つの観点からも期待できるものである。
【００１１】
本発明の好ましい態様では、Ｆｅ−ＩｎＰ層（もしくは別の半絶縁性材料の層）が、横方向の閉じ込めのためではなく、ＥＡＭの寄生容量を低下させるために使用される。つまり、ＥＡＭパッドが設けられる場所のみに、局在化されたＦｅ−ＩｎＰアイランドを形成し使用する。このような構成は、ポリアミドフィルムに代わる利点を有している（よって、ポリアミドを使用することによって生じる欠点も回避される）。上記構成に関連する製造方法では、従来のＥＡＭ−ＤＦＢ垂直リッジ型（垂直に突出する山形）もしくは逆リッジ型（逆山形、突出部が幅広に延びる山形）の集積製造プロセスを、わずかに変更するだけである。
【発明を実施するための最良の形態】
【００１２】
以下に、添付の図面を参照しながら、本発明を詳細に説明する。
【００１３】
本明細書に記載の構成の好ましい特定の態様についての詳細な記述は、主に垂直サイドウォール構造（突出部の側壁が垂直に延びる構造）に、場合によっては逆リッジ構造に関するものではあるが、当業者は、本明細書に記載の解決策が、低い寄生容量が要求される任意の種類の集積構造に適用できることを理解するであろう。本発明の構成は、実際に使用される活性材料の種類（バルク、ＭＱＷ、ＩｎＧａＡｓＰ系またはＡｌ含有もしくはＮ含有系）、導波路（直線もしくは湾曲）、導波路の輪郭断面形状（垂直サイドウォール型または逆リッジ型）には関係ない。これに関して、本発明の範囲は、横方向埋め込み構造（例えば、半絶縁もしくは逆接合ブロック構造）も包含する。
【００１４】
本明細書に記載のプロセスの第１のステップとして、図１に、典型的にはｎ−ＩｎＰからなる基板１０上に設けられた半絶縁層の平坦な成長を含むステップを示す。
【００１５】
基板１０上には、いわゆるエッチング停止ＩｎＧａＡｓＰ層１２が設けられており、この層は、典型的にはＦｅＩｎＰ層（ＦｅドープＩｎＰ）からなる半絶縁層１４を成長させるためのベースとして働く。ＦｅＩｎＰ層上に、ｎ−ＩｎＰ層を成長させる。図１が、本明細書に記載の積層構造の垂直方向の断面図を実質的に示すことを理解されたい。
【００１６】
図２に、図１に示した構成における半絶縁アイランドの異なるパターンを画定するようになっているマスクパターンを概略的に示す（実質的に上から見た平面図）。具２では、具体的には、参照符号２０は、溝の構造をエッチングしてそれに対応する分布帰還型（ＤＦＢ）レーザ材料を成長させる際に使用することを意図したバー状のもしくはストリップ状のＳｉＯ２マスクパターンを指している。
【００１７】
一方、参照符号２２は、電界吸収型変調器（ＥＡＭ）金属パッドコンタクト領域で使用することを意図したアイランド状の（孤立した）ＳｉＯ２マスクパターンを指している。
【００１８】
図３には、図２で示したマスクパターンを使用して、図１の構造に作用するエッチングプロセスの結果得られる代表的な構造を概略的に示す。
【００１９】
図４は、図３の線Ａ−Ａ’に沿った断面図であり、エッチング輪郭断面形状を示しており、ここにはさらに、ＤＦＢレーザのＭＱＷ層等を成長させる。図５に、図３の線Ｂ−Ｂ’に沿った断面エッチング輪郭断面形状を示し、ここにはさらに、変調器の層を成長させ、金属パッドが配置される。
【００２０】
図４および５でも、様々な層を示すために、図１で用いたものと同じ参照符号を使用している。さらに、図２に示すマスクに対応するＳｉＯ２パターンを示すために、参照符号２０および２２を図４および５で使用する。
【００２１】
図６は、図４の断面図に対応する図であることが分かるであろう。図６には、ｎ−Ｉｎバッファ層２６、多重量子井戸（ＭＱＷ）構造２４、ｐ−ＩｎＰスペーサ２８、ＩｎＧａＡｓＰ格子層３０およびｐ−ＩｎＰキャップ層３１のＳＡＧ成長もしくは選択領域成長（マスク２０が存在するために、エッチングプロセスによってバー状もしくはストリップ状構造の周りおよびそれらの間に層が成長）の結果を示す。
【００２２】
このようなＳＡＧ成長プロセスによって得られる構造は、図５に示すアイランド領域にも明らかに延び、これを図７に概略的に示す。この場合、参照符号２４は、電界吸収型変調器（ＥＡＭ）の多重量子井戸（ＭＱＷ）層を示し、その組成は、ＳＡＧ成長中にマスクパターンが存在しているために、レーザ構造の組成とは異なっている。
【００２３】
ＳＡＧ成長後、ＤＦＢ格子を、電子ビームリソグラフィ（ＥＢＬ）により画定し、続いて、反応イオンエッチング（ＲＩＥ）を用いてエッチングする。
【００２４】
最後に、図８および９（概念的には図４および５にそれぞれ対応）に、格子の上にさらなるｐ−ＩｎＰクラッド層３２を、続いてｐ−ＩｎＧａＡｓコンタクト層３４を成長させることによって得られる結果を示す。
【００２５】
これらのクラッド層およびコンタクト層は、前述の全ての成長ステップと同様に、当分野で公知の標準的な技術を用いて成長させるので、それについてここで詳細に説明する必要はないであろう。
【００２６】
図１０は、上述の様々なステップによって得られる構成に、形成された金属パッドを加えたものを示す、チップ表面の斜視図であり、その金属パッドについては、以下により詳しく説明する。
【００２７】
実質的に、図１０の斜視図は、チップ内に形成された以下のものを図示することを意図しており、それらは、
−リッジ構造および金属パッド配置３６を含むレーザ（ＤＦＢ）区分６、
−リッジ構造および金属パッド配置３８を含む変調器（ＥＡＭ）区分８、
−図２に示すストリップ状マスクパターン対の一方の外側の位置に実質的に対応するレーザ（ＤＦＢ）パッド３６、および
−図２のアイランドパターンの位置に実質的に対応する変調器（ＥＡＭ）パッド３８である。
【００２８】
図１１は、線Ｃ−Ｃ’に沿った部分的な断面図であり、ＥＡＭパッド３８の層構造が詳細に示されている。その前の図面で出てきた同じ参照符号を、図１１に示す層を表すのにも使用している。図示を分かりやすくするために、図１では最も目立った層のみを示していることを理解されたい。
【００２９】
詳細には、参照符号４０は、ｐ−ＩｎＧａＡｓコンタクト層３４上に、ＳｉＯ２絶縁層４２を介在させて堆積させたＥＡＭ金属パッドを示す。
【００３０】
全く同じコンタクトの構成を、ＤＦＢパッド３６に対応して使用する。しかし、絶縁領域４４が、図１０でより強調されて示されているように、上記２つの構成の間に設けられている。
【００３１】
図１２および１３に、図１１に示す構成の変化形である、「切欠き型のＥＡＭ」および「分離型のＥＡＭ」パッド構造をそれぞれ示す。
【００３２】
図１４は、図１０に実質的に類似しているが、ＤＦＢパッド３６、ＥＡＭパッド３８、および絶縁領域４４を含むチップ上に形成された、いわゆる逆リッジ構造を強調して図示されている。
【００３３】
図１４のこの逆リッジ組み込み構造は、公知のプロセスステップを利用し、上に述べたものと同じ方法を用いて簡単に形成することができる。どのような場合でも、製造プロセスの最後に、ＥＡＭ金属パッドを、局在化させた半絶縁層（Ｆｅ−ＩｎＰ）アイランド１４からなる局在アイランド上で整列させ、中心決めする。
【００３４】
添付して示した特許請求の範囲によって規定された本発明の範囲を逸脱することがなければ、本発明の基本的な原理に対する先入観なしで、例を挙げて上で説明した内容に対して本発明の詳細および態様を変化させる、しかも顕著に変化させることも可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明による回路構成を製造する連続ステップの１つを示す図である。
【図２】本発明による構成を製造する連続ステップの１つを示す図である。
【図３】本発明による構成を製造する連続ステップの１つを示す図である。
【図４】本発明による構成を製造する連続ステップの１つを示す図であり、図３の線Ａ−Ａ’に沿った断面図である。
【図５】本発明による構成を製造する連続ステップの１つを示す図であり、図３の線Ｂ−Ｂ’に沿った断面図である。
【図６】本発明による構成を製造する連続ステップの１つを示す図である。
【図７】本発明による構成を製造する連続ステップの１つを示す図である。
【図８】本発明による構成を製造する連続ステップの１つを示す図である。
【図９】本発明による構成を製造する連続ステップの１つを示す図である。
【図１０】図１〜９に示したステップによって製造されたデバイスのチップ表面の図であり、ＤＦＢ区分およびＥＡＭ区分全体が示されている。
【図１１】図１０の線Ｃ−Ｃ’に沿った断面図である。
【図１２】本発明による回路構成の別の態様を示す図である。
【図１３】本発明による構成の別の態様を示す図である。
【図１４】本発明による構成の別の態様を示す図である。
【符号の説明】
【００３６】
６  レーザ源
８  変調器
１４  半絶縁層
３６、３８、４０  コンタクトパッド
４２  誘電体層
４４  絶縁領域
【図１】
2007096317.tif 000003
【図２】
2007096317.tif 000004
【図３】
2007096317.tif 000005
【図４】
2007096317.tif 000006
【図５】
2007096317.tif 000007
【図６】
2007096317.tif 000008
【図７】
2007096317.tif 000009
【図８】
2007096317.tif 000010
【図９】
2007096317.tif 000011
【図１０】
2007096317.tif 000012
【図１１】
2007096317.tif 000013
【図１２】
2007096317.tif 000014
【図１３】
2007096317.tif 000015
【図１４】
2007096317.tif 000016