(57)【要約】【課題】本発明は、ＴＦＴに起因する点欠陥を正常画素にリペアできるとともに、表示品位の高い液晶表示装置及びその欠陥修復方法を提供することを目的とする。【解決手段】本発明は、複数のゲート配線１と、複数のソース配線２と、マトリクス状に設けられた複数の画素電極１２と、画素電極１２毎に、ゲート配線１に接続されたゲート電極と、ソース配線２に接続されたソース電極４と、画素電極１２に接続されたドレイン電極５とを有するＴＦＴ３と、画素電極１２毎に、ゲート電極８と、ソース電極９と、ドレイン電極１０とを有するＴＦＴ７とを備える液晶表示装置である。そして、ＴＦＴ７は、ゲート配線１及び画素電極１２のうち少なくとも一方と平面的に重なる部分を持たず、ゲート電極８とゲート配線１間及びドレイン電極５と画素電極１２間のうち少なくと一方が電気的に未接続である。【選択図】図１
2007298791.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート配線と、
前記ゲート配線に直交して設けられる複数のソース配線と、
前記ゲート配線と前記ソース配線との交差部に対応して、マトリクス状に設けられた複数の画素電極と、
前記画素電極毎に、前記ゲート配線に接続された第１ゲート電極と、前記ソース配線に接続された第１ソース電極と、前記画素電極に接続された第１ドレイン電極とを有する第１ＴＦＴ部と、
前記画素電極毎に、第２ゲート電極と、第２ソース電極と、第２ドレイン電極とを有する第２ＴＦＴ部とを備える液晶表示装置であって、
前記第２ＴＦＴ部は、前記ゲート配線及び前記画素電極のうち少なくとも一方と平面的に重なる部分を持たず、前記第２ゲート電極と前記ゲート配線間及び前記第２ドレイン電極と前記画素電極間のうち少なくと一方が電気的に未接続であることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
第２ＴＦＴ部は、前記ゲート配線と平面的に重なる部分を持たず、前記第２ゲート電極と前記ゲート配線間及び前記第２ソース電極と前記ソース配線間が電気的に未接続であることを特徴とする液晶表示装置。
【請求項３】
請求項１に記載の液晶表示装置であって、
第２ＴＦＴ部は、前記画素電極と平面的に重なる部分を持たず、前記第２ドレイン電極と前記画素電極間が電気的に未接続であることを特徴とする液晶表示装置。
【請求項４】
請求項１に記載の液晶表示装置であって、
第２ＴＦＴ部は、前記画素電極と平面的に重なる部分を持たず、前記第２ソース電極と前記ソース配線間及び前記第２ドレイン電極と前記画素電極間が電気的に未接続であることを特徴とする液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置であって、
第２ＴＦＴ部は、前記ゲート配線及び前記画素電極と平面的に重なる部分を持たず、前記第２ゲート電極と前記ゲート配線間及び前記第２ドレイン電極と前記画素電極間が電気的に未接続であることを特徴とする液晶表示装置。
【請求項６】
請求項１に記載の液晶表示装置であって、
第２ＴＦＴ部は、前記ゲート配線及び前記画素電極と平面的に重なる部分を持たず、前記第２ゲート電極と前記ゲート配線間、前記第２ソース電極と前記ソース配線間及び前記第２ドレイン電極と前記画素電極間が電気的に未接続であることを特徴とする液晶表示装置。
【請求項７】
請求項１乃至請求項６のいずれか１つに記載の液晶表示装置の欠陥を修復する方法であって、
欠陥を有する前記第１ＴＦＴ部の前記第１ドレイン電極を前記画素電極から切断する工程と、
欠陥を有する前記第１ＴＦＴ部に対応する前記第２ＴＦＴ部の前記第２ゲート電極と前記ゲート配線間、前記第２ソース電極と前記ソース配線間、及び第２ドレイン電極と前記画素電極間のうち電気的に未接続な部分を、所定の成膜手法で接続する工程とを備える液晶表示装置の欠陥修復方法。
【請求項８】
請求項７に記載の液晶表示装置の欠陥修復方法であって、
前記成膜手法は、レーザーＣＶＤ法であることを特徴とする液晶表示装置の欠陥修復方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその欠陥修復方法に係る発明であって、特に、能動素子を有する液晶表示装置及びその欠陥修復方法に関するものである。
【背景技術】
【０００２】
能動素子であるＴＦＴ（Thin Film Transistor）を有する液晶表示装置は、一般的にマトリクス状に画素が設けられている。そして、それぞれの画素には、それぞれ画素電極と当該画素電極に書き込む電圧を制御するＴＦＴが設けられている。なお、ＴＦＴの制御信号はゲート配線から供給され、画素電極に書き込む電圧はソース配線から供給される。
【０００３】
しかし、複雑な製造プロセスを経て形成されるＴＦＴが多数の作り込まれる液晶表示装置において、全てのＴＦＴが欠陥なく製造することは困難である。そのため、欠陥のＴＦＴを修復して液晶表示装置の製造歩留を向上させる必要がある。その方法として、液晶表示装置に冗長ＴＦＴ構造を設ける方法がある。
【０００４】
具体的には、特許文献１に記載されており、アレイ基板のゲート配線とソース配線との交点に設けた各画素に通常駆動するＴＦＴと、予備ＴＦＴを設ける構造である。そのため、当該液晶表示装置では、通常駆動するＴＦＴに欠陥があった場合、予備ＴＦＴのドレイン電極と画素電極の重なり部にレーザーなどの光エネルギーを加え、ドレイン電極と画素電極とを電気的に接続させて、予備ＴＦＴで画素を駆動させる。つまり、特許文献１では、欠陥のＴＦＴを予備ＴＦＴに切り替えることで、点欠陥をリペア（修復）していた。
【０００５】
【特許文献１】特開平４−１４９４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に示した従来の冗長ＴＦＴ構造では、正常画素とリペアを行った画素（以下、リペア画素ともいう）との間で、画素電極とゲート電極間の寄生容量Ｃｇｄが異なる。そのため、同じ電圧を印加しても正常画素とリペア画素との間で保持電圧が異なることになり、正常画素とリペア画素との間で階調輝度差が発生する。つまり、正常画素とリペア画素との間で視認性が異なるため、正常画素と同等の表示品位にリペアすることができなかった。
【０００７】
さらに、従来の冗長ＴＦＴ構造の場合、１画素にＴＦＴが２個接続されているので、寄生容量Ｃｇｄが約２倍に大きくなり液晶の保持電圧が低下する。その結果、表示ムラなどの表示品位の低下が発生する。また、ゲート配線やソース配線の配線負荷容量も約２倍に増加するため、従来の冗長ＴＦＴ構造を高解像度の液晶表示装置に適用すると、駆動信号の遅延などに起因する表示ムラを引き起こすことがあった。
【０００８】
そこで、本発明は、ＴＦＴに起因する点欠陥を正常画素にリペアできるとともに、表示品位の高い液晶表示装置及びその欠陥修復方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る解決手段は、複数のゲート配線と、前記ゲート配線に直交して設けられる複数のソース配線と、前記ゲート配線と前記ソース配線との交差部に対応して、マトリクス状に設けられた複数の画素電極と、前記画素電極毎に、前記ゲート配線に接続された第１ゲート電極と、前記ソース配線に接続された第１ソース電極と、前記画素電極に接続された第１ドレイン電極とを有する第１ＴＦＴ部と、前記画素電極毎に、第２ゲート電極と、第２ソース電極と、第２ドレイン電極とを有する第２ＴＦＴ部とを備える液晶表示装置であって、前記第２ＴＦＴ部は、前記ゲート配線及び前記画素電極のうち少なくとも一方と平面的に重なる部分を持たず、前記第２ゲート電極と前記ゲート配線間及び前記第２ドレイン電極と前記画素電極間のうち少なくと一方が電気的に未接続である。
【発明の効果】
【００１０】
本発明に記載の液晶表示装置は、第２ＴＦＴ部が、ゲート配線及び画素電極のうち少なくとも一方と平面的に重なる部分を持たず、第２ゲート電極とゲート配線間及び第２ドレイン電極と画素電極間のうち少なくと一方が電気的に未接続であるので、ＴＦＴに起因する点欠陥を正常画素にリペアできるとともに、表示品位の高い液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
本実施の形態に係る液晶表示装置について図１，２を用いて説明する。図１は、冗長ＴＦＴ構造を有する液晶表示装置における欠陥修復前の１画素の構成を示す平面図である。また、図２は、図１の液晶表示装置における欠陥修復後の１画素の構成を示す平面図である。まず、図１では、ゲート配線１とソース配線２とが交差するように設けられ、当該交差部近傍に通常の駆動に使用されるＴＦＴ３が設けられている。このＴＦＴ３には、ソース配線２と接続するためのソース電極４、コンタクトホール６を介して画素電極１２に接続するドレイン電極５とが設けられている。ＴＦＴ３のゲート電極は、ゲート配線１を利用している。
【００１２】
さらに、本実施の形態に係る液晶表示装置では、冗長ＴＦＴ構造を有するので、通常の駆動で用いるＴＦＴ以外に予備のＴＦＴを備えている。図１では、ソース配線２とＴＦＴ３との間に予備のＴＦＴ７が設けられている。このＴＦＴ７には、ゲート配線１と接続されていないゲート電極８と、ソース配線２と接続されていないソース電極９と、コンタクトホール１１を介して画素電極１２と接続されているドレイン電極１０とを備えている。
【００１３】
また、本実施の形態に係る予備のＴＦＴ７は、図１に示すようにゲート配線１と平面的に重なる部分を持たず、ゲート配線１と電気的に未接続なゲート電極８を有している。なお、ＴＦＴ３及びＴＦＴ７の構造は、従来のＴＦＴの構造と略同じであるため、特に詳細な説明を行わない。
【００１４】
図１に示すパターンは、ガラス基板上に複数回の成膜、写真製版を繰り返すことで形成することが可能である。具体的に、ガラス基板上には、図１に示したゲート配線１、ソース配線２、ドレイン電極５，１０、画素電極１２以外に、図示していないゲート絶縁膜、アモルファスＳｉ等の半導体層、保護膜が形成される。図１に示すガラス基板が、本実施の形態に係る液晶表示装置のアレイ基板を形成する。なお、液晶表示装置は、アレイ基板以外に、ガラス基板にカラーフィルタ等を形成した対向基板を有しているが、本発明の本質的な部分ではないため、詳細な説明は省略する。
【００１５】
次に、製造工程に設けられたアレイ検査装置は、完成したアレイ基板に電気的又は光学的な検査を行うことでパターン不良などのＴＦＴ欠陥を検出する。欠陥が存在した場合、レーザーリペア装置へアレイ基板が搬送される。このレーザーリペア装置は、前述のアレイ検査装置からホストサーバに送られた欠陥位置情報により、欠陥位置へ即座に移動することができるので、検出されたＴＦＴ欠陥の目視確認ができる。
【００１６】
ＴＦＴ欠陥の目視確認でリペア可能と判断された場合、レーザーリペア装置では、以下のような欠陥修復処理（リペア処理）が行われる。まず、ＴＦＴ欠陥と判定された通常の駆動に用いるＴＦＴ３を切り離す。具体的には、ＴＦＴ３のドレイン電極５とコンタクトホール６との間をレーザーなどで切断する。図２では、ＴＦＴ３のドレイン電極５とコンタクトホール６との間に切断部１３が形成されている。これにより、ドレイン電極５と画素電極１２との電気的な接続が切断される。
【００１７】
その後、ゲート配線１とＴＦＴ７のゲート電極８とをレーザーＣＶＤ（Chemical Vapor Deposition）などの部分成膜手段を用いて接続する。図２では、ゲート配線１とゲート電極８とを部分成膜部１４で接続している。同様に、ソース配線２とＴＦＴ７のソース電極９とをレーザーＣＶＤなどの部分成膜手段を用いて接続する。図２では、ソース配線２とソース電極９とを部分成膜部１５で接続している。ＴＦＴ７は、部分成膜部１４，１５を設けることで画素電極１２に所定の電圧を印加できるようになり、ＴＦＴ３が駆動する他の画素と同様に駆動することができる。
【００１８】
以上のリペア処理を行った後、アレイ基板は、カラーフィルタや対向電極等が形成された対向基板と重ね合わされ液晶パネルを形成する。この液晶パネルに液晶を注入し、偏光板、駆動ＩＣやバックライトをアセンブリすることで液晶表示装置が完成する。
【００１９】
次に、上述のリペア処理（点欠陥リペア）を行った画素と正常な画素との電気的な特性について比較する。まず、図３に１画素の駆動波形を示す。図３では、ローレベルがＶｇｌでハイレベルがＶｇｈのゲート信号と、コモン電位Ｖｃｏｍに対して所定の幅で変動するソース信号とが図示されている。そして、図３の駆動波形において、理想的なＴＦＴを考えた場合、ゲート信号がオンした時点（ＶｇｌからＶｇｈに変化した時点）で、ソース信号の電圧が画素電極に充電され、ゲート信号がオフした時点（ＶｇｈからＶｇｌに変化した時点）で、その時点のソース信号の電圧が画素電極に保持される。
【００２０】
しかし、通常製造されるＴＦＴは、ゲート電極とドレイン電極との間に存在する寄生容量Ｃｇｄと、ソース電極とドレイン電極との間に存在する寄生容量Ｃｓｄとの影響によって画素電極に保持した電位が低下する。図３には、通常製造されるＴＦＴの画素電極電位を太線で示している。図３に示す画素電極電位では、特に、ゲート信号がオフした時の寄生容量Ｃｇｄによる保持電圧低下量（ΔＶｇｄ）が大きいことが分かる。なお、寄生容量Ｃｓｄによる保持電圧低下量はΔＶｓｄであり、図３に図示している。
【００２１】
保持電圧の低下量ΔＶｇｄは、Ｃｇｄ／（Ｃｌｃ＋Ｃｇｄ）に比例する。なお、Ｃｌｃは液晶容量を示す。従って、Ｃｌｃが０．３ｐＦ、Ｃｇｄが０．０２ｐＦ程度であると仮定した場合、通常駆動されるＴＦＴが１個のときに比べ、予備のＴＦＴを追加してＴＦＴを２個としたときの方が、保持電圧の低下量ΔＶｇｄが約１．８倍大きくなる。保持電圧の低下量ΔＶｇｄが大きくなるということは、液晶に印加される電圧が低下することであるため、ノーマリブラックの液晶表示装置の場合、輝度の低下が発生することになる。
【００２２】
そこで、本実施の形態に係る液晶表示装置では、図１に示すパターンのアレイ基板を採用している。そのため、ＴＦＴ７は、ゲート配線１と平面的に重なる部分を持たず、ゲート電極８がゲート配線１と未接続であるので、寄生容量Ｃｇｄを有しない。図４に、本実施の形態に係る液晶表示装置の１画素の等価回路を示す。また、図５に、リペア処理後の本実施の形態に係る液晶表示装置の１画素の等価回路を示す。
【００２３】
寄生容量の大きさは電極平板の面積（電極が平面的に重なる面積）に比例する。従って、本実施の形態に係る液晶表示装置は、図１に示すように予備のＴＦＴ７がゲート配線１及びソース配線２と重なっていないため、ゲート配線１又はソース配線２とＴＦＴ７の各配線との間で発生する寄生容量は液晶容量Ｃｌｃと比較して非常に小さくなり無視できる。そのため、図４に示す等価回路では、ＴＦＴ７の寄生容量を、ソース電極とドレイン電極との間に存在する寄生容量Ｃｄｓ１８のみ記載し、他の寄生容量は記載しなかった。
【００２４】
従って、本実施の形態１に係る液晶表示装置では、図４に示すように、画素の液晶容量Ｃｌｃ１９に対する寄生容量ＣｇｄがＴＦＴ３のみの寄生容量Ｃｇｄ１６のみとなる。そのため、本実施の形態では、ＴＦＴ３及びＴＦＴ７を有する冗長ＴＦＴ構造であっても、保持電圧の低下量ΔＶｇｄが小さく、表示品位の高い液晶表示装置を得ることができる。
【００２５】
図５は、リペア処理後の等価回路あり、ＴＦＴ３のドレイン電極３が画素電極１２から切り離され、ＴＦＴ７のゲート電極８がゲート配線１と、ＴＦＴ７のソース電極９がソース配線２とそれぞれ接続されている。そのため、リペア処理後は、ＴＦＴ３の寄生容量Ｃｇｄ１６及び寄生容量Ｃｓｄ１７が画素電極１２から切り離されているため、当該寄生容量を画素の駆動時に無視できる。
【００２６】
一方、予備のＴＦＴ７をゲート配線１、ソース配線２のそれぞれに接続したことにより寄生容量Ｃｇｄ２０及び寄生容量Ｃｄｓ１８が画素電極１２に接続される。そのため、リペア処理後は、ＴＦＴ７の寄生容量Ｃｇｄ２０及び寄生容量Ｃｄｓ１８が追加される。但し、この寄生容量Ｃｇｄ２０及び寄生容量Ｃｄｓ１８の容量は、ＴＦＴ３の寄生容量Ｃｇｄ１６及び寄生容量Ｃｓｄ１７とほぼ等しい。
【００２７】
従って、本実施の形態に係る液晶表示装置では、リペア処理の前後で画素電極１２とゲート配線１、ソース配線２との間の寄生容量にほとんど変化が発生しない。そのため、リペア処理を行った画素は、正常画素と同じ駆動条件で駆動しても、正常画素と同等の表示特性を得ることが可能となる。
【００２８】
なお、本実施の形態に係る液晶表示装置の変形例として、図１に示すＴＦＴ７のソース電極８がソース配線２と接続する構成が考えられる（図示せず）。本変形例の構成であっても、ＴＦＴ７が、ゲート配線１と平面的に重なる部分を持たず、ゲート電極８とゲート配線１とが電気的に未接続であるので、本実施の形態と同様の効果を得ることができる。但し、本変形例は、ソース電極８がソース配線２に接続されているため、画素電極１２にＴＦＴ７を介して寄生容量Ｃｄｓを追加することになる。そのため、本変形例によるリペア画素と正常画素とを比較すると、追加された寄生容量Ｃｄｓ分だけ保持電圧が低下することになる。
【００２９】
（実施の形態２）
図６に、本実施の形態に係る液晶表示装置の欠陥修復前の１画素の平面図を示す。図６では、ＴＦＴ３の構成は図１に示したＴＦＴ３の構成と同じであるが、ＴＦＴ７の構成は図１に示したＴＦＴ７の構成と異なる。具体的には、図６に示すＴＦＴ７は、図１に示したＴＦＴ７に比べ、ソース電極９がソース配線２に接続され、ゲート配線１をゲート電極８として利用している。また、図６に示すＴＦＴ７は、ドレイン電極１０と画素電極１２との間に重なる部分を持たず、ドレイン電極１０が画素電極１２から切り離されている。
【００３０】
そのため、図６に示すＴＦＴ７の寄生容量Ｃｇｄは、通常の駆動時、画素電極電位に影響を与えない。従って、図６に示す本実施の形態に係る液晶表示装置は、実施の形態１と同様、ＴＦＴ３及びＴＦＴ７を有する冗長ＴＦＴ構造であっても、保持電圧の低下量ΔＶｇｄが小さく、表示品位の高い液晶表示装置を得ることができる。なお、図６では、ＴＦＴ７の構成以外、図１に示す構成と同じであるため、詳細な説明は省略する。
【００３１】
次に、本実施の形態に係る液晶表示装置において、通常駆動されるＴＦＴ３に欠陥がある場合、まず、ＴＦＴ３のドレイン電極５とコンタクトホール６との間をレーザーで切断する。当該切断は、実施の形態１の図２に示したものと同じである。次に、図６に示すＴＦＴ７のドレイン電極１０と画素電極１２との間に部分成膜部（図示せず）をレーザーＣＶＤで形成し、電気的に接続する。以上の処理により、本実施の形態に係る液晶表示装置は、通常駆動されるＴＦＴ３を予備のＴＦＴ７に切り替えて画素を駆動することができる。
【００３２】
なお、本実施の形態に係る液晶表示装置においても、リペア処理の前後で画素電極１２とゲート配線１、ソース配線２との間の寄生容量にほとんど変化が発生しない。そのため、リペア処理を行った画素は、正常画素と同じ駆動条件で駆動しても、正常画素と同等の表示特性を得ることが可能となる。
【００３３】
（実施の形態３）
図７に、本実施の形態に係る液晶表示装置の欠陥修復前の１画素の平面図を示す。図７では、ＴＦＴ３の構成は図１に示したＴＦＴ３の構成と同じであるが、ＴＦＴ７の構成は図１に示したＴＦＴ７の構成と異なる。具体的には、図７に示すＴＦＴ７は、図１に示したＴＦＴ７に比べ、ゲート配線１をゲート電極８として利用し、ドレイン電極１０と画素電極１２との間に重なる部分を持たず、ドレイン電極１０が画素電極１２から切り離されている。なお、図７に示すＴＦＴ７は、図６に示したＴＦＴ７と比較すると、ソース電極９がソース配線２から切断されている点が異なる。
【００３４】
以上のように、本実施の形態に係る液晶表示装置は、ＴＦＴ７のドレイン電極１０と画素電極１２とが切り離されているため、ＴＦＴ７の寄生容量Ｃｇｄが、通常の駆動時には画素電極電位に影響を与えない。従って、図７に示す本実施の形態に係る液晶表示装置は、実施の形態１と同様、ＴＦＴ３及びＴＦＴ７を有する冗長ＴＦＴ構造であっても、保持電圧の低下量ΔＶｇｄが小さく、表示品位の高い液晶表示装置を得ることができる。なお、図７では、ＴＦＴ７の構成以外、図１に示す構成と同じであるため、詳細な説明は省略する。
【００３５】
また、本実施の形態に係る液晶表示装置は、実施の形態２に比べて、予備のＴＦＴ７がソース配線２から切断されているので、通常駆動時、ソース配線２の負荷容量が軽減される。そのため、本実施の形態に係る液晶表示装置では、予備のＴＦＴ７を形成しない液晶表示装置と同様の高速動作が可能となり、高解像度の液晶表示装置を無欠陥で歩留良く製造することができる。
【００３６】
次に、本実施の形態に係る液晶表示装置において、通常駆動されるＴＦＴ３に欠陥がある場合、まず、ＴＦＴ３のドレイン電極５とコンタクトホール６との間をレーザーで切断する。当該切断は、実施の形態１の図２に示したものと同じである。次に、図７に示すＴＦＴ７のドレイン電極１０と画素電極１２との間、及びソース電極９とソース配線２に接続されたＴＦＴ３のソース電極４との間に部分成膜部（図示せず）をレーザーＣＶＤで形成し、それぞれ電気的に接続する。以上の処理により、本実施の形態に係る液晶表示装置は、通常駆動されるＴＦＴ３を予備のＴＦＴ７に切り替えて画素を駆動することができる。
【００３７】
なお、本実施の形態に係る液晶表示装置においても、リペア処理の前後で画素電極１２とゲート配線１、ソース配線２との間の寄生容量にほとんど変化が発生しない。そのため、リペア処理を行った画素は、正常画素と同じ駆動条件で駆動しても、正常画素と同等の表示特性を得ることが可能となる。
【００３８】
（実施の形態４）
図８に、本実施の形態に係る液晶表示装置の欠陥修復前の１画素の平面図を示す。図８では、ＴＦＴ３の構成は図１に示したＴＦＴ３の構成と同じであるが、ＴＦＴ７の構成は図１に示したＴＦＴ７の構成と異なる。具体的には、図８に示すＴＦＴ７は、図１に示したＴＦＴ７に比べ、ソース電極９がソース配線２と接続され、ドレイン電極１０と画素電極１２との間に重なる部分を持たず、ドレイン電極１０が画素電極１２から切り離されている。なお、図８に示すＴＦＴ７は、図６に示したＴＦＴ７と比較すると、ゲート電極８とゲート配線１との間に重なる部分を持たず、ゲート電極８がゲート配線１から切り離されている点が異なる。
【００３９】
以上のように、本実施の形態に係る液晶表示装置は、ＴＦＴ７のドレイン電極１０と画素電極１２、及びゲート電極８とゲート配線１がそれぞれ切り離されているため、ＴＦＴ７の寄生容量Ｃｇｄが、通常の駆動時には画素電極電位に影響を与えない。従って、図８に示す本実施の形態に係る液晶表示装置は、実施の形態１と同様、ＴＦＴ３及びＴＦＴ７を有する冗長ＴＦＴ構造であっても、保持電圧の低下量ΔＶｇｄが小さく、表示品位の高い液晶表示装置を得ることができる。なお、図８では、ＴＦＴ７の構成以外、図１に示す構成と同じであるため、詳細な説明は省略する。
【００４０】
また、本実施の形態に係る液晶表示装置は、実施の形態２に比べて、ＴＦＴ７のゲート電極８がゲート配線１から切断されているので、通常駆動時、ゲート配線１の負荷容量が軽減される。そのため、本実施の形態に係る液晶表示装置では、予備のＴＦＴ７を形成しない液晶表示装置と同様の高速動作が可能となり、高解像度の液晶表示装置を無欠陥で歩留良く製造することができる。
【００４１】
次に、本実施の形態に係る液晶表示装置において、通常駆動されるＴＦＴ３に欠陥がある場合、まず、ＴＦＴ３のドレイン電極５とコンタクトホール６との間をレーザーで切断する。当該切断は、実施の形態１の図２に示したものと同じである。次に、図８に示すＴＦＴ７のドレイン電極１０と画素電極１２との間、及びＴＦＴ７のゲート電極８とゲート配線１との間に部分成膜部（図示せず）をレーザーＣＶＤで形成し、それぞれ電気的に接続する。以上の処理により、本実施の形態に係る液晶表示装置は、通常駆動されるＴＦＴ３を予備のＴＦＴ７に切り替えて画素を駆動することができる。
【００４２】
なお、本実施の形態に係る液晶表示装置においても、リペア処理の前後で画素電極１２とゲート配線１、ソース配線２との間の寄生容量にほとんど変化が発生しない。そのため、リペア処理を行った画素は、正常画素と同じ駆動条件で駆動しても、正常画素と同等の表示特性を得ることが可能となる。
【００４３】
（実施の形態５）
図９に、本実施の形態に係る液晶表示装置の欠陥修復前の１画素の平面図を示す。図９では、ＴＦＴ３の構成は図１に示したＴＦＴ３の構成と同じであるが、ＴＦＴ７の構成は図１に示したＴＦＴ７の構成と異なる。具体的には、図９に示すＴＦＴ７は、図１に示したＴＦＴ７に比べ、ドレイン電極１０と画素電極１２との間に重なる部分を持たず、ドレイン電極１０が画素電極１２から切り離されている。なお、図９に示すＴＦＴ７は、図８に示したＴＦＴ７と比較すると、ソース電極９がソース配線２から切り離されている点が異なる。
【００４４】
以上のように、本実施の形態に係る液晶表示装置は、ＴＦＴ７のゲート電極８，ソース電極９及びドレイン電極１０が、ゲート配線１，ソース配線２及び画素電極１２と切り離されているため、ＴＦＴ７の寄生容量Ｃｇｄが、通常の駆動時には画素電極電位に影響を与えることはない。従って、図９に示す本実施の形態に係る液晶表示装置は、実施の形態１と同様、ＴＦＴ３及びＴＦＴ７を有する冗長ＴＦＴ構造であっても、保持電圧の低下量ΔＶｇｄが小さく、表示品位の高い液晶表示装置を得ることができる。なお、図９では、ＴＦＴ７の構成以外、図１に示す構成と同じであるため、詳細な説明は省略する。
【００４５】
また、本実施の形態に係る液晶表示装置は、実施の形態２に比べて、ＴＦＴ７のゲート電極８がゲート配線１から切断され、ソース電極９がソース配線２から切断されているので、通常駆動時、ゲート配線１及びソース配線２の負荷容量が軽減される。そのため、本実施の形態に係る液晶表示装置では、予備のＴＦＴ７を形成しない液晶表示装置と同様の高速動作が可能となり、高解像度の液晶表示装置を無欠陥で歩留良く製造することができる。
【００４６】
次に、本実施の形態に係る液晶表示装置において、通常駆動されるＴＦＴ３に欠陥がある場合、まず、ＴＦＴ３のドレイン電極５とコンタクトホール６との間をレーザーで切断する。当該切断は、実施の形態１の図２に示したものと同じである。次に、図９に示すＴＦＴ７のドレイン電極１０と画素電極１２との間、ＴＦＴ７のゲート電極８とゲート配線１との間、及びＴＦＴ７のソース電極９とソース配線２との間に部分成膜部（図示せず）をレーザーＣＶＤで形成し、それぞれ電気的に接続する。以上の処理により、本実施の形態に係る液晶表示装置は、通常駆動されるＴＦＴ３を予備のＴＦＴ７に切り替えて画素を駆動することができる。
【００４７】
なお、本実施の形態に係る液晶表示装置においても、リペア処理の前後で画素電極１２とゲート配線１、ソース配線２との間の寄生容量にほとんど変化が発生しない。そのため、リペア処理を行った画素は、正常画素と同じ駆動条件で駆動しても、正常画素と同等の表示特性を得ることが可能となる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１に係る液晶表示装置の一画素の構成を示す平面図である。
【図２】本発明の実施の形態１に係る液晶表示装置のリペア処理後の一画素の構成を示す平面図である。
【図３】本発明の実施の形態１に係る液晶表示装置の駆動波形を示す図である。
【図４】本発明の実施の形態１に係る液晶表示装置の一画素の等価回路を示す回路図である。
【図５】本発明の実施の形態１に係る液晶表示装置のリペア処理後の一画素の等価回路を示す回路図である。
【図６】本発明の実施の形態２に係る液晶表示装置の一画素の構成を示す平面図である。
【図７】本発明の実施の形態３に係る液晶表示装置の一画素の構成を示す平面図である。
【図８】本発明の実施の形態４に係る液晶表示装置の一画素の構成を示す平面図である。
【図９】本発明の実施の形態５に係る液晶表示装置の一画素の構成を示す平面図である。
【符号の説明】
【００４９】
１  ゲート配線、２  ソース配線、３，７  ＴＦＴ、４，９  ソース電極、５，１０  ドレイン電極、６，１１  コンタクトホール、８  ゲート電極、１２  画素電極、１３  切断部、１４，１５  部分成膜部、１６，２０  寄生容量Ｃｇｄ、１７  寄生容量Ｃｓｄ、１８  寄生容量Ｃｄｓ、１９  液晶容量Ｃｌｃ。
【図１】
2007298791.tif 000003
【図２】
2007298791.tif 000004
【図３】
2007298791.tif 000005
【図４】
2007298791.tif 000006
【図５】
2007298791.tif 000007
【図６】
2007298791.tif 000008
【図７】
2007298791.tif 000009
【図８】
2007298791.tif 000010
【図９】
2007298791.tif 000011