(57)【要約】【課題】 高い電流利得を有するバイポーラトランジスタの製造方法を提供する。【解決手段】本発明は、バイポーラトランジスタの製造方法に関し、本発明に係るバイポーラトランジスタの製造方法は、半導体基板に第１導電型のウェル領域を形成する段階と、前記ウェル領域内にイオン注入工程を行い、第１導電型のベース領域を形成する段階と、前記ベース領域が形成されたウェル領域内にイオン注入工程を行い、第２導電型のエミッタ領域及びコレクタ領域を形成する段階と、前記エミッタ領域と前記コレクタ領域との間を除いた半導体基板の上部にシリサイド膜を形成する段階と、を備える。【選択図】図３ｅ
2007180559.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に第１導電型のウェル領域を形成する段階と、
前記ウェル領域内にイオン注入工程を行い、第１導電型のベース領域を形成する段階と、
前記ベース領域が形成されたウェル領域内にイオン注入工程を行い、第２導電型のエミッタ領域及びコレクタ領域を形成する段階と、
前記エミッタ領域と前記コレクタ領域との間を除いた半導体基板の上にシリサイド膜を形成する段階と、を備えることを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
前記第１導電型はＰ型であり、第２導電型はＮ型であることを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【請求項３】
前記エミッタ領域と前記コレクタ領域との間は、ベース領域として作用することを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、より詳細には、バイポーラトランジスタの製造方法に関する。
【背景技術】
【０００２】
図１は、従来技術に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【０００３】
まず、図１ａに示されたように、所定の素子が形成されるＰ型基板１０にイオン注入工程によってＮ型ウェル１２を形成し、基板に素子分離工程を行い、素子分離膜１４を形成する。
【０００４】
図１ｂに示されたように、素子分離膜１４が形成された半導体基板の所定領域に、エミッタ領域とコレクタ領域を区画した感光膜パターン（不図示）を形成し、これをマスクとして用いて半導体基板の内部にＰ型イオンを注入して、エミッタ領域１５ｃとコレクタ領域１５ａを形成する。その後、感光膜パターンを除去する。
【０００５】
最後に、図１ｃに示されたように、エミッタ領域１５ｃとコレクタ領域１５ａが形成された基板の所定領域に、ベース領域を形成するための感光膜パターン（不図示）を形成し、これをマスクとして用いて半導体基板の内部にＮ型イオンを注入して、ベース領域１５ｂを形成する。その後、感光膜パターンを除去する。次に、半導体基板１０の全面にシリサイド工程を実施して、シリサイド層１８を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように形成されたバイポーラトランジスタは、縦方向のＰＮＰバイポーラトランジスタの構造であって、このバイポーラトランジスタの構造は、エミッタ領域（Ｐ型）からウェル（Ｎ型）であるベース領域を介してコレクタ領域である基板（Ｐ型）に続く縦方向の電流フローを有する。
【０００７】
しかしながら、このような垂直的な電流フローを有する縦方向のバイポーラトランジスタ構造では、Ｎ型ウェルの深さがベース領域の幅として作用するので、バイポーラトランジスタの電流利得であるベース電流とコレクタ電流との比が高くない。すなわち、ベース領域の幅としてＮ型ウェルの垂直方向の深さが使用され、深いベース領域の幅に起因して、電流は、ベース領域により損失され、コレクタ電流が小さくなるので、バイポーラトランジスタの電流利得であるベース電流とコレクタ電流との比が高くないという問題点がある。
【０００８】
上述した問題点を解決するための本発明は、高い電流利得を有するバイポーラトランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明に係るバイポーラトランジスタの製造方法は、半導体基板に第１導電型のウェル領域を形成する段階と、前記ウェル領域内にイオン注入工程を行い、第１導電型のベース領域を形成する段階と、前記ベース領域が形成されたウェル領域内にイオン注入工程を行い、第２導電型のエミッタ領域及びコレクタ領域を形成する段階と、前記エミッタ領域と前記コレクタ領域との間を除いた半導体基板の上部にシリサイド膜を形成する段階と、を備える 。
【００１０】
前記第１導電型は、Ｐ型であり、第２導電型は、Ｎ型であり、前記エミッタ領域と前記コレクタ領域との間は、ベース領域として作用することが好ましい。
【発明の効果】
【００１１】
本発明によれば、横方向のバイポーラトランジスタを形成することによって、高い電流利得を有するバイポーラトランジスタを製造することができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。本実施形態は、本発明の権利範囲を限定するものではなく、ただ例示的に提示されたものである。
【００１３】
図３ａないし図３ｅは、本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【００１４】
まず、図３ａに示されたように、所定の素子が形成されたＰ型基板２０にイオン注入工程を通じてＮ型ウェル２２を形成する。
【００１５】
次に、図３ｂに示されたように、基板に素子分離工程を行い、素子分離膜２４を形成する。この素子分離膜２４の形成工程を詳細に説明すれば、次の通りである。まず、半導体基板上にパッド膜を形成し、そのパッド膜に対して素子分離用マスクを用いたフォト及びエッチング工程を実施して、所定の深さに半導体基板をエッチングし、パッド膜をパターニングして、トレンチを形成する。次に、前記トレンチの内部にのみトレンチ埋め込み用絶縁膜を形成し、パッド膜を除去することによって、素子分離膜の形成工程を完了する。
【００１６】
次に、図３ｃに示されたように、素子分離膜２４が形成された半導体基板の所定領域に、ベース領域を形成するための感光膜パターン（不図示）を形成し、これをマスクとして用いて半導体基板の内部にＮ型イオンを注入して、ベース領域２５ａを形成する。次に、前記感光膜パターンを除去する。
【００１７】
さらに、図３ｄに示されたように、ベース領域２５ａが形成された基板の所定領域に、エミッタ領域及びコレクタ領域を形成するための感光膜パターン２６を形成し、これをマスクとして用いて半導体基板の内部にＰ型イオンを注入して、エミッタ領域２５ｃとコレクタ領域２５ｂを形成する。
【００１８】
感光膜パターン２６は、ウェル領域２２内のエミッタ領域とコレクタ領域が区画される領域にのみＰ型イオンが注入されるようにするパターンである。
【００１９】
すなわち、エミッタ領域２５ｃとコレクタ領域２５ｂとの間には、イオンが注入されないＮ型ウェル領域がそのまま残存する。
【００２０】
最後に、図３ｅに示されたように、感光膜パターン２６が形成された半導体基板２０の全面にシリサイド工程を実施して、シリサイド層２８を形成する。次に、前記感光膜パターン２６を除去する。
【００２１】
したがって、エミッタ領域２５ｃとコレクタ領域２５ｂとの間に設けられた半導体基板２０の上部には、シリサイド層２８が形成されないようにして、横方向の電流フローを有するバイポーラトランジスタのベース領域として作用するようにする。また、この領域には、Ｎ型イオン及びＰ型イオンが注入されていないので、ウェル領域２２がそのまま残存する。
【００２２】
一方、上記で説明した本発明に係るバイポーラトランジスタは、横方向のバイポーラトランジスタであって、エミッタ領域２５ｃからＮ型ウェル２２（ベース領域として使用）を介してコレクタ領域２５ｂに続く電流フローを有する。したがって、上記のように、垂直的な電流フローを有するバイポーラトランジスタは、幅の小さいベース領域を電流が通過するので、従来のようなエミッタ領域の大きさでも、相対的に高い利得を有する。
【００２３】
図２は、従来技術に係る縦方向のバイポーラトランジスタの電流利得を示すグラフであり、図４は、本発明に係る横方向のバイポーラトランジスタの電流利得を示すグラフである。これらの図面を比較してみれば、縦方向のバイポーラトランジスタの電流利得より横方向のバイポーラトランジスタの電流利得が高いことが分かる。
【００２４】
したがって、本発明に係る横方向のバイポーラトランジスタは、高い電流利得を有する。
【図面の簡単な説明】
【００２５】
【図１】従来技術により形成されたバイポーラトランジスタを示す構造断面図である。
【図２】従来技術に係る縦方向のバイポーラトランジスタの電流利得を示すグラフである。
【図３ａ】本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図３ｂ】本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図３ｃ】本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図３ｄ】本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図３ｅ】本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図４】本発明に係る横方向のバイポーラトランジスタの電流利得を示すグラフである。
【符号の説明】
【００２６】
２０  半導体基板、２２  ウェル領域、２４  素子分離膜、２５ａ  ベース領域、２５ｂ  コレクタ領域、２５ｃ  エミッタ領域、２８  シリサイド膜
【図１】
2007180559.tif 000003
【図２】
2007180559.tif 000004
【図３ａ】
2007180559.tif 000005
【図３ｂ】
2007180559.tif 000006
【図３ｃ】
2007180559.tif 000007
【図３ｄ】
2007180559.tif 000008
【図３ｅ】
2007180559.tif 000009
【図４】
2007180559.tif 000010