(57)【要約】【課題】  ゲート絶縁膜に接するゲート電極の空乏化を抑制しながら、ゲート電極の仕事関数の調整を効率的に行うことが可能な半導体装置およびその製造方法を提供する。【解決手段】  ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ基板４において、単結晶シリコン層３にソース領域１０およびドレイン領域１１を備える。また、ソース領域１０とドレイン領域１１との間の単結晶シリコン層３の表面側はチャネル層３ａとして機能する。単結晶シリコン層３（チャネル層３ａ）の上にはゲート絶縁膜５が形成される。ゲート絶縁膜５上には、窒化チタン（ＴｉＮ）からなる金属粒子６ａ，６ｂ、及びポリシリコン膜７から構成されるポリシリコンゲート電極８が設けられる。ここで、ＴｉＮからなる金属粒子は、ゲート絶縁膜５に接する部分６ａと接しない部分６ｂからなる。【選択図】図１
2007180468.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面に設けられたチャネル領域と、
前記チャネル領域上に設けられた絶縁層と、
前記絶縁層上に設けられた半導体層と、
を備え、
前記半導体層は、この層内の下部領域に配置された金属部を含み、
前記金属部は、前記絶縁層と接していないことを特徴とした半導体装置。
【請求項２】
前記金属部は、複数個の第１金属粒子からなることを特徴とした請求項１に記載の半導体装置。
【請求項３】
前記半導体層は、前記金属部の下部領域に前記絶縁層と接する複数個の第２金属粒子をさらに含み、
前記第１金属粒子の少なくとも一部は、隣接する前記第２金属粒子間に設けられた半導体層を介して配置されていることを特徴とした請求項２に記載の半導体装置。
【請求項４】
前記半導体層は、所定の導電型の不純物を含み、この不純物は注入によって前記半導体層内に導入されていることを特徴とした請求項２または３に記載の半導体装置。
【請求項５】
前記金属部は、金属薄膜からなることを特徴とした請求項１に記載の半導体装置。
【請求項６】
前記金属部と絶縁層との間の半導体層の厚さは、３ｎｍ以下であることを特徴とした請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
半導体基板の主表面に設けられたチャネル領域上に絶縁層を形成する第１の工程と、
前記絶縁層上に第１半導体層をドット状に形成する第２の工程と、
前記絶縁層および第１半導体層上に複数個の金属粒子を形成する第３の工程と、
前記第１半導体層および金属粒子上に第２半導体層を形成する第４の工程と、
前記絶縁層、第１半導体層、及び第２半導体層を加工して電極を形成する第５の工程と、
を備え、
前記第３の工程で形成される金属粒子は、前記絶縁層上に形成される第２金属粒子と、前記第１半導体層上に形成される第１金属粒子からなることを特徴とした半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にゲート絶縁膜近傍のゲート電極内に金属層を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの高速化・低消費電力化のため、トランジスタのゲート電極におけるゲート長の縮小とゲート絶縁膜の薄膜化、そしてゲート絶縁膜の高誘電率化が進められている。さらに、トランジスタのゲート電極材料として不純物をドープした多結晶シリコン（ポリシリコン）を用いた従来のポリシリコンゲート電極の場合、ゲート絶縁膜を薄膜化してもゲート絶縁膜近傍のポリシリコン電極が空乏化することにより、実効的なゲート絶縁膜厚は薄膜化した効果が得られないため、ゲート電極材料として金属（メタル）を用いるメタルゲート電極の採用が検討されている（特許文献１参照）。
【特許文献１】特開平１１−２２４９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の方法では、メタルゲート電極がゲート絶縁膜に接して設けられるため、活性化アニールなどの熱処理後には、その部分においてメタルゲート電極の実効仕事関数はシリコン（Ｓｉ）のミッドギャップにシフトするので、メタルゲート電極の仕事関数シフト（閾値電圧シフト）を引き起こすことになる。このように、メタルゲート電極を用いる場合には、ゲート電極の空乏化問題を回避できるものの、ゲート電極の仕事関数の調整（閾値電圧の制御）が難しいという問題がある。
【０００４】
これらを解決する方法として、非特許文献１に示される方法が挙げられる。図１２は非特許文献１に示される電界効果型トランジスタのゲート電極部分を示す拡大断面図である。
【０００５】
この電界効果型トランジスタにおいては、ゲート電極部はシリコン基板１０１上に設けられたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に設けられた窒化タンタル（ＴａＮ）からなる金属粒子（メタルドット）１０３およびポリシリコン１０４から構成されるポリシリコンゲート電極１０５から構成される。このように、ＴａＮからなるメタルドット１０３をポリシリコンゲート電極１０５とゲート絶縁膜１０２との界面に導入することにより、ゲート電極１０５の仕事関数の調整（閾値電圧の制御）と空乏化の抑制を行うことが有効であるが、さらなる高性能化が求められている。
【非特許文献１】イクステンデッド  アブストラクト  オブ  ザ  ２００４  インターナショナル  コンファレンス  オン  ソリッド  ステイト  デバイス  アンド  マテリアルズ（Extended Abstracts of the 2004 International Conference on Solid State Devices and Materials），２００４年９月１５日，ｐ．４８８−４８９  本発明は上記事情に鑑みなされたものであって、その目的とするところは、ゲート絶縁膜に接するゲート電極の空乏化を抑制しながら、ゲート電極の仕事関数の調整を効率的に行うことが可能な半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る半導体装置は、半導体基板の主表面に設けられたチャネル領域と、チャネル領域上に設けられた絶縁層と、絶縁層上に設けられた半導体層と、を備え、半導体層は、この層内の下部領域に配置された金属部を含み、金属部は、絶縁層と接していないことを特徴とする。
【０００７】
このような構成とすることにより、絶縁層上に設けられた半導体層の空乏化を抑制しながら、半導体層の仕事関数の調整（閾値電圧の制御）を行うことが可能な半導体装置を提供することができる。すなわち、この構成の半導体層では、金属部からのキャリア供給によって、金属部下部の半導体層と絶縁層との界面近傍における空乏化を抑制することができる。さらに、金属部と絶縁層との間には半導体層が介在し、金属部が絶縁層と直接接していないので、金属部の金属／絶縁層界面近傍で起こる実効仕事関数のシフトが発生せず、半導体層で形成された電極の仕事関数シフト（閾値電圧シフト）は生じない。このため、従来の絶縁層と直接接するメタルゲート電極の場合に比べ、半導体層の仕事関数の調整（閾値電圧の制御）を行うことが容易になる。
【０００８】
上記構成において、金属部は、複数個の第１金属粒子からなることが好ましい。このようにすることで、第１金属粒子からのキャリア供給によって、第１金属粒子の下部領域における半導体層の空乏化抑制効果と、第１金属粒子の側面領域における半導体層の空乏化抑制効果を得ることができる。すなわち、この構成では、絶縁層と接していない第１金属粒子によって、電極の実効仕事関数シフト（閾値電圧シフト）を生じさせることなく、半導体層の空乏化の抑制効果を増すことができ、高性能な半導体装置を提供することができる。
【０００９】
また別の態様によると、半導体層は、金属部の下部領域に絶縁層と接する複数個の第２金属粒子をさらに含み、第１金属粒子の少なくとも一部は、隣接する第２金属粒子間に設けられた半導体層を介して配置されていることを特徴とする。このようにすることにより、隣接する第２金属粒子間に設けられた半導体層領域は、第２金属粒子の側面からのキャリア供給に加え、第１金属粒子の下部からのキャリア供給によって半導体層と絶縁層との界面近傍における空乏化を抑制することができるので、半導体層の空乏化がより抑制された半導体装置を提供することができる。
【００１０】
上記構成において、半導体層は、所定の導電型の不純物を含み、この不純物は注入によって半導体層内に導入されていることが好ましい。このようにすることで、絶縁層と接する部分の半導体層近傍に不純物を容易に導入することができるので、不純物による空乏化の抑制効果に加え、不純物による半導体層の仕事関数の調整が可能となる。特に、第１金属粒子の下面側の半導体層にも不純物を導入することができるため、半導体層の空乏化をより効果的に抑制することが可能となる。
【００１１】
さらに別の態様によると、金属部は、金属薄膜からなることを特徴とする。このようにすることで、請求項１に記載の効果に加え、例えば、製造時のイオン注入による不純物の導入の際、金属薄膜によってイオンチャンネリング（不純物のチャネル層への注入）を抑制することができるので、トランジスタ特性の安定化を図ることができる。また、イオン注入後においては、半導体層内の不純物濃度が金属薄膜を境に急激な変化（第１半導体層には不純物が注入されていない状態）を示すので、その後の熱処理によって不純物を拡散させる際、金属薄膜部分から下部の半導体層部分に不純物を均一に拡散させることができ、半導体層内の不純物濃度を容易に制御することが可能となる。この結果、性能バラツキの小さいトランジスタ特性を有する半導体装置を提供することができる。
【００１２】
上記構成において、金属部と絶縁層との間の半導体層の厚さは、３ｎｍ以下であることが好ましい。このようにすることで、金属部からのキャリアが、金属部の下部の半導体層の底部（絶縁層近傍）まで効率的に供給されるので、半導体層と絶縁層との界面近傍における空乏化を確実に抑制することができ、高性能な半導体装置を提供することができる。
【００１３】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板の主表面に設けられたチャネル領域上に絶縁層を形成する第１の工程と、絶縁層上に第１半導体層をドット状に形成する第２の工程と、絶縁層および第１半導体層上に複数個の金属粒子を形成する第３の工程と、第１半導体層および金属粒子上に第２半導体層を形成する第４の工程と、絶縁層、第１半導体層、及び第２半導体層を加工して電極を形成する第５の工程と、を備え、第３の工程で形成される金属粒子は、絶縁層上に形成される第２金属粒子と、第１半導体層上に形成される第１金属粒子からなることを特徴とする。
【００１４】
上記製造方法によれば、金属粒子と絶縁層との間に第１半導体層が介在する第１金属粒子を含む半導体層（第１半導体層、第２半導体層）からなる電極を形成できるので、電極の実効仕事関数シフト（閾値電圧シフト）を生じさせることなく、第１半導体層と絶縁層との界面近傍における空乏化を第１金属粒子からのキャリア供給によって抑制することができる半導体装置を製造することができる。また、第２の工程におけるドット状の第１半導体層の形成割合を制御することで、最終的な電極内の第１金属粒子と第２金属粒子の含有比率を調整することができるので、従来のメタルゲート電極を用いる場合に比べて、電極の仕事関数の調整（閾値電圧の制御）をさらに効果的に行うことができるようになる。さらに、第１金属粒子と第２金属粒子とを含む金属粒子を１回の処理で形成することができるため、半導体装置１００の製造コストを削減することができる。
【発明の効果】
【００１５】
本発明によれば、ゲート絶縁膜に接するゲート電極の空乏化を抑制しながら、ゲート電極の仕事関数の調整を行うことが可能な半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係る電界効果型トランジスタを示した断面図である。
【００１７】
電界効果型トランジスタ１００は、ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ（Silicon on Insulator）基板４において、単結晶シリコン層３にソース領域１０およびドレイン領域１１を備えている。また、ソース領域１０とドレイン領域１１との間の単結晶シリコン層３の表面側はチャネル層３ａとして機能する。単結晶シリコン層３（チャネル層３ａ）の上にはゲート絶縁膜５が形成されている。ゲート絶縁膜５上には、窒化チタン（ＴｉＮ）からなる金属粒子６ａ，６ｂ、及び多結晶シリコン膜（ポリシリコン膜）７から構成されるポリシリコンゲート電極８が設けられる。ここで、ＴｉＮからなる金属粒子は、ゲート絶縁膜５に接する部分６ａと接しない部分６ｂからなる。なお、ゲート絶縁膜５は本発明の「絶縁層」、ＴｉＮからなる金属粒子６ａ，６ｂは本発明の「第１金属粒子および第２金属粒子」、及び多結晶シリコン膜７は本発明の「半導体層」の一例である。
【００１８】
図２〜７は、本発明の第１実施形態による電界効果型トランジスタの製造プロセスを説明するための断面図である。
【００１９】
（工程１：図２参照）ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ（Silicon on Insulator）基板４を用意する。なお、単結晶シリコン層３の層厚は１０〜２００ｎｍであり、埋め込み酸化膜２の膜厚は５０〜２００ｎｍである。
【００２０】
（工程２：図３参照）ＳＯＩ基板４上に熱酸化法またはＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜となるシリコン酸化膜５を形成する。シリコン酸化膜５の膜厚は３ｎｍ程度である。次に、シリコン酸化膜５上に減圧ＣＶＤ法を用いてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気でポリシリコン膜７ａをドット状または島状に形成する。膜厚は３ｎｍ程度である。
【００２１】
（工程３：図４参照）その後、ＣＶＤ法を用いて窒化チタン（ＴｉＮ）からなる金属粒子６を形成する。ここで、シリコン酸化膜５上に形成された金属粒子は、シリコン酸化膜５と接する金属部６ａであり、ポリシリコン膜７ａ上に形成された金属粒子は、シリコン酸化膜５と接しない金属部６ｂである。金属粒子６でのＴｉＮ粒子の平均粒径はいずれも２．５ｎｍ程度である。なお、ＴｉＮからなる金属粒子６をシリコン酸化膜５およびドット状のポリシリコン膜７ａからなる凹凸部上に形成することにより、平坦な膜上に形成するよりも高密度に金属粒子を設けることができる。
【００２２】
なお、金属粒子６の形成にＣＶＤ法を用いたが、スパッタ法などを用いて形成してもよい。
【００２３】
また、金属粒子６としてＴｉＮを用いているが、用いることができる金属粒子はこれに限られるものではなく、例えば、Ｗ，Ｓｉ，Ｔａ，Ｔｉ，Ｈｆ，Ａｌ，Ｐｔ，Ｚｒ，Ｍｏ，Ｖ，Ｎｂ，Ｃｒ，Ｍｎ，Ｔｃ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ等の金属、その窒素化合物、またはその珪素化合物、のうち少なくとも１つを含む材料を適宜選択して用いてもよい。
【００２４】
（工程４：図５参照）引き続き、減圧ＣＶＤ法を用いてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気でポリシリコン膜７ｂを２００ｎｍ程度の厚みで形成する。これにより、膜中にＴｉＮからなる金属粒子６（６ａ，６ｂ）を含むポリシリコン膜７が形成される。
【００２５】
なお、膜中にＴｉＮからなる金属粒子を含むポリシリコン膜７の形成としては、まずシリコン酸化膜５上にアモルファスシリコン膜７ａを島状に形成した後、ゲート絶縁膜５と島状のアモルァスシリコン膜７ａを被覆するようにＴｉＮ薄膜を２．５ｎｍ程度の厚さで成膜し、さらにこのＴｉＮ薄膜上にアモルファスシリコン膜７ｂを成膜した後、熱処理を施し、アモルファスシリコン膜を多結晶化しポリシリコン膜７に変え、この際、ＴｉＮ薄膜は膜厚が小さいことに起因して粒子状（ドット状）に凝集させ、ＴｉＮからなる金属粒子を形成する方法で行ってもよい。
【００２６】
（工程５：図６参照）通常のフォトリソグラフィ技術とエッチング技術を用いて、ポリシリコン膜７、金属粒子６ａ，６ｂ、及びシリコン酸化膜５の不要な部分を除去する。これにより、所望のパターンに加工されたポリシリコンゲート電極８が形成される。
【００２７】
（工程６：図７参照）ＣＶＤ法を用いてシリコン酸化膜からなる保護膜９を形成し、その後、イオン注入法を用いてソース・ドレイン形成用不純物をその領域に導入する。これにより、ソース領域１０およびドレイン領域１１を形成する。イオン注入条件は、例えば、燐（Ｐ）を３０ｋｅＶの加速エネルギーで、約４×１０１５ｃｍ−２の注入量とする。この際、ポリシリコン膜７にも同様に不純物として燐（Ｐ）が導入される。
【００２８】
（工程７：図１参照）次に、ソース領域１０およびドレイン領域１１を熱処理（１０００℃、１０秒、Ｎ２雰囲気）して活性化する。なお、この工程に先立って、フッ酸などを用いて保護膜９を除去しておいてもよい。
【００２９】
以上の工程を経て、図１に示すように、本発明の第１実施形態に係る電界効果型トランジスタ１００が製造される。
【００３０】
第１実施形態では、上記のように、ゲート絶縁膜５とポリシリコンゲート電極８（ポリシリコン膜７）の界面近傍に、粒子状のＴｉＮからなる金属粒子（ゲート絶縁膜５と接していない金属粒子）６ｂを備えている。これにより、金属粒子６ｂからのキャリア供給によって、金属粒子６ｂの側面領域におけるポリシリコン層７の空乏化抑制効果と、金属粒子６ｂの下部領域におけるポリシリコン層７の空乏化抑制効果を得ることができる。また、金属粒子６ｂはゲート絶縁膜５と接していないので、金属粒子６ｂに起因した実効仕事関数シフトが発生せず、その部分ではポリシリコン層７の実効仕事関数シフト（閾値電圧シフト）は生じない。すなわち、この構成では、ゲート絶縁膜５と接していない金属粒子６ｂによって、仕事関数シフト（閾値電圧シフト）を生じさせることなく、ポリシリコン層７の空乏化の抑制効果を増すことができ、高性能な半導体装置１００を提供することができる。
【００３１】
また、ポリシリコンゲート電極８（ポリシリコン膜７）は、ゲート絶縁膜５と接している金属粒子６ａを含み、さらに金属粒子６ｂが、隣接する金属粒子６ａ間のポリシリコン膜７を介して配置されている。これにより、隣接する金属粒子６ａ間に設けられたポリシリコン膜７は、金属粒子６ａの側面からのキャリア供給に加え、金属粒子６ｂの下部からのキャリア供給によってゲート絶縁膜５とポリシリコンゲート電極８（ポリシリコン膜７）の界面近傍における空乏化を抑制することができるので、ゲート絶縁膜５とポリシリコンゲート電極８の空乏化がより抑制された半導体装置１００を提供することができる。
【００３２】
また第１実施形態の製造方法によれば、金属粒子とゲート絶縁膜５との間にポリシリコン膜７ａが介在する金属粒子６ｂを含むポリシリコン膜７（ポリシリコン膜７ａとポリシリコン膜７ｂ）からなるポリシリコンゲート電極８を形成することができるので、金属／ゲート絶縁膜界面に影響されたゲート電極の仕事関数シフト（閾値電圧シフト）を生じさせることなく、ポリシリコン膜７ａとゲート絶縁膜５との界面近傍における空乏化を金属粒子６ｂからのキャリア供給によって抑制することができる半導体装置１００を製造することができる。また、第２の工程におけるドット状のポリシリコン膜７ａの形成割合を制御することで、最終的なポリシリコンゲート電極８内の金属粒子６ａと金属粒子６ｂの含有比率を調整することができるので、従来のゲート絶縁膜５と接するメタルゲート電極を用いる場合に比べて、ポリシリコンゲート電極の仕事関数の調整（閾値電圧の制御）を効果的に行うことができるようになる。さらに、金属粒子６ａと金属粒子６ｂとを含む金属粒子を１回の処理で形成することができるため、半導体装置１００の製造コストを削減することができる。
【００３３】
以上の結果、ゲート絶縁膜５上に設けられたポリシリコン膜７の空乏化を抑制しながら、ポリシリコンゲート電極８の仕事関数の調整（閾値電圧の制御）を行うことが可能な半導体装置１００およびその製造方法を提供することができる。
【００３４】
さらに、第１実施形態では、工程６もしくはその後の熱処理による不純物の拡散によって、ゲート絶縁膜５と接する部分のポリシリコン膜７近傍に不純物を容易に導入することができるので、不純物による空乏化の抑制効果に加え、不純物によるポリシリコンゲート電極８の仕事関数の調整が可能となる。特に、金属粒子６ｂの下面のポリシリコン膜７（アモルファスシリコン膜７ａであった部分）に不純物を容易に導入することができるため、ポリシリコン膜７の空乏化をより効果的に抑制することが可能となる。
（第２実施形態）
図８は、本発明の第２実施形態に係る電界効果型トランジスタを示した断面図である。第１実施形態と異なる箇所は、ポリシリコンゲート電極８（８ａ）が、ゲート絶縁膜５上に設けられたポリシリコン膜７ｃと、ポリシリコン膜７ｃ上に設けられた粒子状の窒化チタン（ＴｉＮ）からなる金属粒子６ｃおよびポリシリコン膜７ｄからなる積層体で構成されていることである。なお、第２実施形態では、ゲート絶縁膜５と接する金属粒子は含まれていない。それ以外については、第１実施形態と同様である。
【００３５】
また製造プロセスも、工程２〜４における金属粒子６およびポリシリコン膜７の形成方法が異なるのみで、その他の工程は第１実施形態と同様である。具体的な金属粒子およびポリシリコン膜の形成方法は、以下の通りである。
【００３６】
シリコン酸化膜５上に減圧ＣＶＤ法を用いてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気でポリシリコン膜７ｃを膜厚３ｎｍ程度で均一に薄膜形成する。その後、ＣＶＤ法を用いてＴｉＮからなる金属粒子６ｃ（ＴｉＮ粒子の平均粒径は３ｎｍ程度）を形成する。引き続き、減圧ＣＶＤ法を用いてモノシランガスもしくはジシランガスのいずれか一方を含む雰囲気でポリシリコン膜７ｄを１５０ｎｍ程度の厚みで形成する。これにより、後の工程でポリシリコンゲート電極８ａとなる積層膜が形成される。ここで、ポリシリコン膜７ｃとポリシリコン膜７ｄとは同じ組成であってもよいし、必要な性能に応じて異ならせてもよい。なお、このＴｉＮからなる金属粒子６ｃは本発明の「金属層」の一例である。
【００３７】
第２実施形態の電界効果型トランジスタ１００Ａでは、金属粒子６ｃからのキャリア供給によってポリシリコンゲート電極８ａを構成するポリシリコン膜７ｃとゲート絶縁膜５との界面近傍における空乏化を抑制することができる。さらに、ＴｉＮからなる金属粒子６ｃとゲート絶縁膜５との間にはポリシリコン膜７ｃが介在し、金属粒子６ｃはゲート絶縁膜５と直接接していないので、絶縁膜上におけるＴｉＮの実効仕事関数の影響を受けず、特に、シリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）等のゲート絶縁膜を用いた場合には、ポリシリコンゲート電極８ａの仕事関数シフト（閾値電圧シフト）は生じない。このため、ポリシリコンゲート電極８ａの仕事関数の調整（閾値電圧の制御）を容易に行うことができる。
【００３８】
以上の結果、第２実施形態においても、ゲート絶縁膜５上に設けられたポリシリコン膜の空乏化を抑制しながら、ポリシリコンゲート電極８ａの仕事関数の調整（閾値電圧の制御）を行うことが可能な半導体装置およびその製造方法を提供することができる。
【００３９】
また、第２実施形態では、金属粒子６ｃを、ポリシリコン膜７ｃ上に成膜しているので、平面的に一様に配置されていることになる。このため、ポリシリコン膜の空乏化の抑制効果が均一化されるとともに、ポリシリコンゲート電極８ａの仕事関数の調整（閾値電圧の制御）を容易に行うことができるので、性能バラツキの小さい半導体装置を提供することができる。
【００４０】
図９は、本発明の電界効果型トランジスタにおける金属部の配置をゲート電極側（上側）から見た場合の模式図である。第２実施形態では、ポリシリコン膜７ｃ上に規則正しく配列している金属粒子６ｃの配置図（Ａ）を示したが、より現実的には、金属粒子の配置と密度は不均一であるので、例えば、金属粒子がランダムに配置している配置図（Ｂ）であってもよいし、部分的には互いにつながって一体化している金属粒子６ｃ１や大小様々な金属粒子６ｃ２，６ｃ３，６ｃ４をランダムに配置している配置図（Ｃ）であってもよい。また、金属粒子の形状は、必ずしも球状である必要はなく、楕円形状、棒状、多面体などの形状をしていてもよい。さらに、金属粒子が互いに一体化して金属薄膜６ｄとなり、その金属薄膜６ｄに孔１２（ポリシリコン膜７ｃが露出する開口部）のあいた状態の配置図（Ｄ）であってもよい。
（第３実施形態）
図１０は、本発明の第３実施形態に係る電界効果型トランジスタを示した断面図である。第２実施形態と異なる箇所は、ポリシリコン膜７ｃ上に設けられた粒子状の窒化チタン（ＴｉＮ）からなる金属粒子６ｃを、ＴｉＮからなる金属薄膜６ｅ（金属薄膜６ｄのように膜中に孔１２がない薄膜）としていることである。それ以外については、第２実施形態と同様である。
【００４１】
また製造プロセスも、第２実施形態の金属粒子６ｃ（金属薄膜６ｄ）の形成方法が異なるのみで、その他の工程は第２実施形態と同様である。具体的な金属薄膜６ｅの形成方法としては、ＣＶＤ法を用いてＴｉＮからなる金属薄膜６ｅ（ＴｉＮ薄膜の平均膜厚は３ｎｍ程度）を成膜させ、その後、金属薄膜６ｅを凝集させる熱処理を加えないようにする。これにより、後の工程でポリシリコンゲート電極８ｂとなる積層膜が形成される。
【００４２】
第３実施形態の電界効果型トランジスタ１００Ｂでは、ゲート絶縁膜５上に設けられたポリシリコン膜７ｃの空乏化を抑制しながら、ポリシリコンゲート電極８ｂの仕事関数の調整（閾値電圧の制御）を行うことができるのに加え、ポリシリコンゲート電極８ｂでは、ポリシリコン膜７ｄ／金属薄膜６ｅ／ポリシリコン膜７ｃの積層構造という金属薄膜６ｅの挿入により、ポリシリコン膜単体で構成される場合と比較して、ポリシリコン膜の柱状構造に非連続性をつくることが可能になる。このため、工程６におけるイオン注入による不純物の導入の際、イオンチャンネリング（不純物のチャネル層３ａへの注入）を抑制することができ、トランジスタ特性の安定化を図ることができる。また、イオン注入後においては、ポリシリコンゲート電極８ｂ内の不純物濃度が金属薄膜６ｅを境に急激な変化（ポリシリコン膜７ｃには不純物が注入されていない状態）を示すので、その後の熱処理によって不純物を拡散させる際、金属薄膜６ｅ部分からポリシリコン膜７ｃ部分に不純物を均一に拡散させることができ、ポリシリコン膜７ｃ内の不純物濃度を容易に制御することが可能となる。この結果、性能バラツキの小さいトランジスタ特性を有する半導体装置１００Ｂを提供することができる。
【００４３】
図１１は、金属部（金属粒子）とゲート絶縁膜との間に介在するポリシリコン膜の膜厚とゲート絶縁膜の換算膜厚との関係を示した図である。図１１から明らかなように、金属部が存在することによりゲート絶縁膜の換算膜厚を低減することができる。これは、金属部が存在しない場合には、ゲート絶縁膜（シリコン酸化膜のεｒ＝３．９）と空乏化したポリシリコン膜（εｒ＝１１．７）との直列容量となり、見掛け上のゲート絶縁膜厚（ゲート絶縁膜の換算膜厚）が増加するためである。さらに金属部の下部（金属部とゲート絶縁膜との間）に介在するポリシリコン膜の膜厚が３ｎｍ以下であれば、ゲート絶縁膜の換算膜厚の急激な増加を抑制することができることが分かる。これは、金属部からのキャリア供給がポリシリコン膜の底部（ゲート絶縁膜近傍）まで効率よく行われ、ポリシリコン膜とゲート絶縁膜との界面近傍における空乏化が確実に抑制されているためである。
【００４４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４５】
上記実施形態では、複数の金属粒子６ｂが含まれる例を示したが、金属粒子６ｂが１箇所でも存在すれば、金属粒子６ｂの周囲に存在するポリシリコン層７の微小領域では空乏化が抑制される効果を有することは言うまでもない。
【００４６】
例えば、上記実施形態では、ＳＯＩ基板を用いて電界効果型トランジスタを形成したが、本発明はこれに限らず、一般的に用いられる単結晶シリコン基板（ポリッシュド基板、エピタキシャル基板、など）に形成することも可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態に係る電界効果型トランジスタの断面図である。
【図２】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図３】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図４】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図５】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図６】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図７】本発明の第１実施形態に係る電界効果型トランジスタの製造プロセスを示す断面図である。
【図８】本発明の第２実施形態に係る電界効果型トランジスタの断面図である。
【図９】本発明の電界効果型トランジスタにおける金属部の配置をゲート電極側から見た場合の模式図である。
【図１０】本発明の第３実施形態に係る電界効果型トランジスタの断面図である。
【図１１】金属部（金属粒子）とゲート絶縁膜との間に介在するポリシリコン膜の膜厚とゲート絶縁膜の換算膜厚との関係を示した図である。
【図１２】従来構造の電界効果型トランジスタの断面図である。
【符号の説明】
【００４８】
１  ｐ型シリコン基板
２  埋め込み酸化膜
３  単結晶シリコン層
３ａ  チャネル層
４  ＳＯＩ基板
５  ゲート絶縁膜（シリコン酸化膜）
６  金属粒子
６ａ  ゲート絶縁膜と接する金属部
６ｂ  ゲート絶縁膜と接していない金属部
７  ポリシリコン膜
８  ポリシリコンゲート電極
１０  ソース領域
１１  ドレイン領域
【図１】
2007180468.tif 000003
【図２】
2007180468.tif 000004
【図３】
2007180468.tif 000005
【図４】
2007180468.tif 000006
【図５】
2007180468.tif 000007
【図６】
2007180468.tif 000008
【図７】
2007180468.tif 000009
【図８】
2007180468.tif 000010
【図９】
2007180468.tif 000011
【図１０】
2007180468.tif 000012
【図１１】
2007180468.tif 000013
【図１２】
2007180468.tif 000014