(57)【要約】【課題】電流コラプス現象を良好に抑制することが可能な半導体素子を提供する。【解決手段】ショットキーダイオード１は、基板２と、基板２上に形成され窒化物系化合物半導体から構成されたチャネル層３と、半導体素子の電流路の端部を構成するアノード電極４及びカソード電極５と、基板２と電気的に接続されたダミー電極１１と、を備えている。アノード電極４は、チャネル層３とショットキー接合を有するように形成されている。カソード電極５は、チャネル層３と低抵抗接触するように形成されている。【選択図】図１
2007208036.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の一方の主面上に形成され、窒化物系化合物半導体から構成されたチャネル層と、
前記チャネル層上に形成され、半導体素子の電流路の端部を構成する第１及び第２の電極と、
前記チャネル層上に形成され、前記基板と電気的に接続されたダミー電極と、
を備え、
前記第１の電極は前記チャネル層とショットキー接合を有するように形成され、
前記第２の電極は前記チャネル層と低抵抗接触するように形成されている、ことを特徴とする半導体素子。
【請求項２】
基板と、
基板の一方の主面上に形成され、窒化物系化合物半導体から構成されたチャネル層と、
前記チャネル層上に形成され、半導体素子の電流路を制御する第１の電極と、
前記チャネル層上に形成され、ドレイン電極として機能する第２の電極と、
前記チャネル層上に形成され、ソース電極として機能する第３の電極と、
前記チャネル層上に形成され、前記基板と電気的に接続されたダミー電極と、
を備えることを特徴とする半導体素子。
【請求項３】
前記第１の電極は、前記チャネル層とショットキー接合を有するように、又は、前記チャネル層とＭＩＳ構造となるように形成され、
前記第２の電極は、前記チャネル層と低抵抗接触するように形成されている、ことを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記ダミー電極は、前記チャネル層とショットキー接合を有するように、又は、前記チャネル層とＭＩＳ構造となるように形成されている、ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
前記ダミー電極は、前記第１の電極と前記第２の電極との間に形成されている、ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項６】
前記ダミー電極は、前記基板の一方の主面の上方から見た状態で、前記第１の電極又は前記第２の電極のいずれか一方を取り囲むように形成されている、ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
【請求項７】
前記基板は絶縁性基板である、ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体素子。
【請求項８】
前記基板の他方の主面、又は、前記基板の一方の主面上であって前記チャネル層が設けられていない露出部に設けられた導電性のフレームを、さらに備え、
前記フレームと前記ダミー電極との間が電気的に接続されている、ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、窒化物系化合物半導体を使用した半導体素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）のような窒化物系化合物半導体は、高温・高出力・高周波の面で良好な特性を有する半導体材料として注目されている。例えば、窒化物系化合物半導体は、シリコン半導体に比べてワイドギャップを有することから、高温動作の安定性が求められる半導体素子の材料に適している。また、窒化物系化合物半導体は、ＡｌＧａＮ，ＧａＮ等のヘテロ構造とすることで、電子移動度を大きくすることができるため、高速スイッチング・大電流化が求められる半導体素子の材料に適している。さらに、窒化物系化合物半導体は、破壊電界（絶縁破壊電界強度）が高いことから、高電圧動作が求められる半導体素子の材料に適している。
【０００３】
ところで、窒化物系化合物半導体は、バルク結晶や半導体表面に多量の深い準位（トラップ）が存在しており、半導体素子の動作中、上記窒化物系化合物半導体を有する半導体基板の結晶内のトラップにキャリアが捕獲されることによってその後の出力電流が低下してしまう、いわゆる半導体基板内に電流コラプス現象が発生する。
【０００４】
かかる問題を解決するため、土台となる基板と、その上に形成されるチャネル層との間に埋め込みｐ型層を設ける構造が公知である。さらに、図７に示すように、電界効果トランジスタ５１は、チャネル層５２の下に設けられた埋め込みｐ型層５３と、埋め込みｐ型層５３の上に設けられ且つチャネル層５２と電気的に絶縁された外部ｎ型電極５４とを有し、埋め込みｐ型層５３と外部ｎ型電極５４とでダイオードを構成し、外部ｎ型電極５４はチャネル層５２上の第２ゲート電極５５に接続されている（特許文献１）。このため、埋め込みｐ型層５３に達したキャリアが外部ｎ型電極５４を通じて第２ゲート電極５５に供給されるため、半導体基板内の電流コラプス現象が発生することを良好に抑制することができる。
【特許文献１】特開２０００−２８６４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、半導体素子には、半導体基板内のみではなく、半導体基板表面（チャネル層の表面）にもキャリアを捕獲するトラップが数多く発生している。このような半導体素子に逆バイアスが印加されると、半導体基板表面に存在するトラップによってキャリアが捕獲される。したがって、その後、半導体素子に順バイアスを印加した時に出力電流が低下する、いわゆる半導体基板の表面における電流コラプス現象が生じてしまう。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、電流コラプス現象を良好に抑制することが可能な半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の観点に係る半導体素子は、
基板と、
前記基板の一方の主面上に形成され、窒化物系化合物半導体から構成されたチャネル層と、
前記チャネル層上に形成され、半導体素子の電流路の端部を構成する第１及び第２の電極と、
前記チャネル層上に形成され、前記基板と電気的に接続されたダミー電極と、
を備え、
前記第１の電極は前記チャネル層とショットキー接合を有するように形成され、
前記第２の電極は前記チャネル層と低抵抗接触するように形成されている、ことを特徴とする。
【０００８】
本発明の第２の観点に係る半導体素子は、
基板と、
基板の一方の主面上に形成され、窒化物系化合物半導体から構成されたチャネル層と、
前記チャネル層上に形成され、半導体素子の電流路を制御する第１の電極と、
前記チャネル層上に形成され、ドレイン電極として機能する第２の電極と、
前記チャネル層上に形成され、ソース電極として機能する第３の電極と、
前記チャネル層上に形成され、前記基板と電気的に接続されたダミー電極と、
を備えることを特徴とする。
【０００９】
前記第１の電極は、前記チャネル層とショットキー接合を有するように、又は、前記チャネル層とＭＩＳ構造となるように形成され、
前記第２の電極は、前記チャネル層と低抵抗接触するように形成されている、ことが好ましい。
【００１０】
前記ダミー電極は、前記チャネル層とショットキー接合を有するように、又は、前記チャネル層とＭＩＳ構造となるように形成されている、ことが好ましい。
【００１１】
前記ダミー電極は、前記第１の電極と前記第２の電極との間に形成されている、ことが好ましい。
【００１２】
前記ダミー電極は、前記基板の一方の主面の上方から見た状態で、前記第１の電極又は前記第２の電極のいずれか一方を取り囲むように形成されている、ことが好ましい。
【００１３】
前記基板は絶縁性基板であることが好ましい。
【００１４】
前記基板の他方の主面、又は、前記基板の一方の主面上であって前記チャネル層が設けられていない露出部に設けられた導電性のフレームを、さらに備えていてもよい。この場合、前記フレームと前記ダミー電極との間が電気的に接続される。
【発明の効果】
【００１５】
本発明によれば、電流コラプス現象を良好に抑制することができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施の形態）
以下、本発明の第１の実施の形態における半導体素子について説明する。本実施の形態では、半導体素子としてショットキーダイオードを用いた場合を例に本発明を説明する。
【００１７】
図１は本実施の形態のショットキーダイオードの構成を示す断面図である。図２は本実施の形態のショットキーダイオードを上面から見た図であり、ショットキーダイオードの各電極の配置の一例を示す図である。図１に示すように、ショットキーダイオード１は、基板２と、チャネル層３と、第１の電極としてのアノード電極４と、第２の電極としてのカソード電極５と、ダミー電極１１とを備えている。
【００１８】
基板２には、例えば、シリコン単結晶から形成されたサブストレートが用いられる。基板２は、その他方の主面、例えば、下面側に基板２を支持するフレーム６が接続されている。フレーム６は導電部材から構成される。
【００１９】
チャネル層３は、基板２の一方の主面、例えば、上面側に形成されている。チャネル層３は、例えば、窒化物系化合物半導体から構成されている。窒化物系化合物半導体としては、例えば，窒化ガリウム（ＧａＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ）等がある。例えば、基板２上に有機金属気相成長法（ＭＯＣＶＤ法）によってＧａＮを積層することで、基板２上にチャネル層３が形成される。なお、チャネル層３と基板２との間には、図示していないが、ＧａＮ等からなる核生成層（バッファ層）が挟まれている。
【００２０】
アノード電極４とカソード電極５とは、チャネル層３の所定の領域上（ショットキーダイオード１の主面上）に形成されている。アノード電極４とカソード電極５とは、半導体素子の主電流（出力電流）が流れる主電極であり、半導体素子の電流通路の端部を構成する。
【００２１】
アノード電極４は、例えば、チャネル層３とショットキー接合を有するように形成されている。本実施の形態では、アノード電極４はニッケル（Ｎｉ）膜またはプラチナ（Ｐｔ）膜と、Ｎｉ膜またはＰｔ膜の上に形成された金（Ａｕ）膜とから構成されている。アノード電極４は、チャネル層３上に、例えば、スパッタリング等によりＮｉ膜（またはＰｔ膜）及びＡｕ膜を形成し、ドライエッチング等によって所定の形状にパターニングすることによってチャネル層３上に形成される。
【００２２】
カソード電極５は、例えば、チャネル層３と低抵抗接触（オーミック接触）するように形成されている。本実施の形態では、カソード電極５は、チャネル層３上に、例えば、スパッタリング等により、Ｔｉ膜及びＡｌ膜を形成し、ドライエッチング等によって所定の形状にパターニングすることにより、チャネル層３上に形成される。
【００２３】
ダミー電極１１は、チャネル層３の所定の領域上（ショットキーダイオード１の主面上）であって、チャネル層３のアノード電極４とカソード電極５との間に形成されている。ダミー電極１１は、半導体素子の主電流を流さない電極であり、例えば、半導体素子がスイッチング素子である場合、半導体素子の出力をＯＮ／ＯＦＦする制御端子としての機能を有しない。
【００２４】
ダミー電極１１は、例えば、チャネル層３とショットキー接合を有するように形成されている。本実施の形態では、ダミー電極１１は、チャネル層３上に、例えば、スパッタリング等によって所定の形状にパターニングすることによって形成される。このため、ダミー電極１１を、アノード電極４と同時に形成することができる。
【００２５】
また、ダミー電極１１は、基板２に電気的に接続されている。本実施の形態では、ダミー電極１１は、配線７によりフレーム６に接続されることによって、基板２に電気的に接続されている。
【００２６】
ここで、ダミー電極１１は、アノード電極４及びカソード電極５と離間しており、アノード電極４またはカソード電極５のいずれか一方を取り囲むように形成されていることが望ましい。さらに、アノード電極４を取り囲むように形成されていることが望ましい。
【００２７】
以上のように構成されたショットキーダイオード１の作用効果について説明する。図３は、逆バイアス（アノード電極４がカソード電極５よりも低い電位）が印加された状態のショットキーダイオード１である。
【００２８】
従来のショットキーダイオードに逆バイアスが印加されると、キャリアである電子はチャネル層の表面のトラップに捕獲され蓄積（注入）される。したがって、その後、従来のショットキーダイオードに順バイアスを印加すると電流コラプス現象が発生する。
【００２９】
本実施の形態のショットキーダイオード１では、基板２の下面にフレーム６が設けられ、ダミー電極１１が配線７によりフレーム６に接続されているため、基板２の下面とチャネル層３の表面に設けられたダミー電極１１とが電気的に等電位となる。
【００３０】
ここで、ショットキーダイオード１に逆バイアスが印加されると、図３に示すように、アノード電極４とフレーム６との間、及び、カソード電極５とフレーム６との間に、寄生コンデンサ８と寄生抵抗９とが発生する。
【００３１】
なお、図３では、寄生コンデンサ８と寄生抵抗９の一端がフレーム６に接続しているように記載しているが、実際の構造では、寄生コンデンサ８と寄生抵抗９との一端はフレーム６に接続していなくても良い。例えば、基板２に導電性基板が用いられている場合、基板２が導電性であるため、寄生コンデンサ８と寄生抵抗９との一端が基板２とチャネル層３との界面に接続されていると考えても良い。従って、配線７の一方がダミー電極１１と接続されており、配線７の他方が基板２とチャネル層３との界面と電気的に接続されていれば良く、フレーム６はなくてもよい。例えば、配線７の一方をダミー電極１１と接続し、基板２（又は核生成層）の一方の主面上であってチャネル層３が設けられていない基板２（又は核生成層）の露出部に配線７の他方を接続しても良い。
【００３２】
アノード電極４，カソード電極５間に逆バイアスを印加すると、フレーム６の電位は寄生コンデンサ８及び寄生抵抗９に応じて直流（定常）的にも交流（過渡）的にもアノード電極４，カソード電極５間の電位が分配される。すなわち、この発生した寄生コンデンサ８及び寄生抵抗９によってフレーム６の電位がアノード電極４の電位に比べて上昇し、フレーム６に配線７を介して電気的に接続されたダミー電極１１の電位もそれに応じて上昇する。図３に示すように、ダミー電極１１近傍にはチャネル層３の表面に存在するトラップに捕獲された電子が多数存在するため、それによってチャネル層３の表面における電位は低下している。したがって、基板２の下面側からダミー電極１１へと正孔（＋電荷）が移動し、チャネル層３の表面に存在する電子と打ち消しあう。逆に、チャネル層３の表面に捕獲された電子がダミー電極１１（フレーム６）の電位に引っ張られてチャネル層３の表面にトラップされた電子が消滅すると考えても良い。このため、その後、順バイアスを印加した時に主電流が低下する電流コラプス現象を引き起こす原因を低減することができ、この結果、電流コラプス現象の発生を抑制することができる。
【００３３】
以上説明したように、本実施の形態によれば、ダミー電極１１が基板２の下面に配置されたフレーム６に電気的に接続されているので、チャネル層３の表面のトラップに電子が蓄積されて電流コラプス現象が生じることを抑制することができる。また、ダミー電極１１をフレーム６に電気的接続しているのみであるから、アノード電極４とカソード電極５との間、及びフレーム６とアノード電極４又はカソード電極５のそれぞれとの間における耐圧を低下させることなく、良好に電流コラプス現象を抑制することができる。さらに、従来の設計をほとんど変更することなく、容易に電流コラプス現象を抑制することができる。
【００３４】
（第２の実施の形態）
以下、本発明の第２の実施の形態における半導体素子について説明する。本実施の形態では半導体素子としてトランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）を用いた場合を例に本発明を説明する。
【００３５】
図５は本実施の形態のＭＥＳＦＥＴ１６の構成を示す断面図である。図５に示すように、ＭＥＳＦＥＴ１６は、基板２と、チャネル層３と、ダミー電極１１と、第１の電極としてのゲート電極１５と、第２の電極としてのドレイン電極１３と、第３の電極としてのソース電極１４とを備えている。なお、本発明の第２の実施形態において、本発明の第１の実施の形態と実質的に同一の部分については同一の記号を付し、説明を省略する。
【００３６】
ドレイン電極１３とソース電極１４とは、チャネル層３の所定の領域上（ＭＥＳＦＥＴ１６の主面上）に形成されている。ドレイン電極１３とソース電極１４とは、半導体素子の主電流（出力電流）が流れる主電極であり、半導体素子の電流通路の端部を構成する。
【００３７】
ドレイン電極１３及びソース電極１４は、例えば、チャネル層３と低抵抗接触（オーミック接触）するように形成されている。本実施の形態では、チャネル層３上に、例えば、スパッタリング等により、Ｔｉ膜及びＡｌ膜を形成し、ドライエッチング等によって所定の形状にパターニングすることにより、チャネル層３上に形成される。
【００３８】
ゲート電極１５は、チャネル層３の所定の領域上（ＭＥＳＦＥＴ１６の主面上）に形成されている。ゲート電極１５はドレイン電極１３とソース電極１４との間に挟まれるようにそれぞれに離間して配置されている。ゲート電極１５は、半導体素子の主電流を制御する電極であり、例えば、半導体素子がスイッチング素子である場合、半導体素子の出力をＯＮ／ＯＦＦさせる制御端子としての機能を有する。ゲート電極１５は、例えば、チャネル層３とショットキー接合を有するように形成されている。本実施の形態では、ゲート電極１５は、チャネル層３上に、ニッケル（Ｎｉ）膜またはプラチナ（Ｐｔ）膜と、Ｎｉ膜またはＰｔ膜の上に形成された金（Ａｕ）膜とから構成されている。ゲート電極１５は、チャネル層３上に、例えば、スパッタリング等によりＮｉ膜（またはＰｔ膜）及びＡｕ膜を形成し、例えば、スパッタリング等によって所定の形状にパターニングすることによってチャネル層３上に形成される。
【００３９】
ダミー電極１１は、チャネル層３の所定の領域上（ＭＥＳＦＥＴ１６の主面上）であって、チャネル層３上のドレイン電極１３とゲート電極１５との間に形成されている。ダミー電極１１は、半導体素子の主電流を流さない電極であり、例えば、半導体素子がスイッチング素子である場合、半導体素子の出力をＯＮ／ＯＦＦする制御端子としての機能を有しない。
【００４０】
ダミー電極１１は、例えば、チャネル層３とショットキー接合を有するように形成されている。本実施の形態では、ダミー電極１１は、チャネル層３上に、例えば、スパッタリング等によって所定の形状にパターニングされることによってチャネル層３上に形成される。このため、ダミー電極１１を、ゲート電極１５と同時に形成することができる。
【００４１】
また、ダミー電極１１は、基板２に電気的に接続されている。本実施の形態では、ダミー電極１１は、配線７によりフレーム６に接続されることによって、基板２に電気的に接続されている。
【００４２】
ダミー電極１１は、電流コラプス現象による主電流の減少を抑制することが目的であるため、主電極であるドレイン電極１３とソース電極１４との間に形成される。ここで、ダミー電極１１は、ゲート電極１５とドレイン電極１３との間に形成されていることが望ましい。チャネル層３の表面のトラップに捕獲された電子はソース電極１４とゲート電極１５との間に比べてドレイン電極１３とゲート電極１５との間に多く存在するためである。また、ダミー電極１１は、ゲート電極１５、ドレイン電極１３のうち少なくともいずれか１つを取り囲むように形成されていることが望ましい。ゲート電極１５、ドレイン電極１３のうち少なくともいずれか１つを取り囲むように形成すると、より良好に電流コラプス現象を低減することができるためである。
【００４３】
以上のように構成されたＭＥＳＦＥＴ１６の作用効果について説明する。図６は、逆バイアス（ゲート電極１５がＯＦＦであってドレイン電極１３がソース電極１４よりも高い電位）が印加された状態のＭＥＳＦＥＴ１６である。
【００４４】
ＭＥＳＦＥＴ１６に逆バイアスが印加されると、第１の実施の形態（図３）のように、チャネル層３の表面のトラップに電子が捕獲され蓄積（注入）される。
従来のＭＥＳＦＥＴ１６では、このチャネル層３の表面に蓄積された電子により電流コラプス現象が発生する。
本実施の形態では、基板２の下面にフレーム６が設けられ、ダミー電極１１が配線７によりフレーム６に接続されているので、基板２の下面とチャネル層３の表面に設けられたダミー電極１１が電気的に等電位となる。
【００４５】
ここで、ＭＥＳＦＥＴ１６に逆バイアスが印加されると、図６に示すように、ドレイン電極１３とフレーム６との間，及び、ソース電極１４とフレーム６との間に、寄生コンデンサ８と寄生抵抗９とが発生する。
【００４６】
なお、図６では、寄生コンデンサ８と寄生抵抗９の一端がフレーム６に接続しているが、寄生コンデンサ８と寄生抵抗９との一端はフレーム６に接続されていなくても良い。例えば、基板２に導電性基板が用いられている場合、基板２が導電性であるため、寄生コンデンサ８と寄生抵抗９の一端が基板２とチャネル層３との界面に接続されていると考えても良い。従って、配線７の一方がダミー電極１１と接続されており、配線７の他方が基板２とチャネル層３との界面と電気的に接続されていれば良く、フレーム６はなくてもよい。また、配線７の一方をダミー電極１１と接続し、基板２（又は核生成層）の一方の主面上であってチャネル層３が設けられていない基板２（又は核生成層）の露出部にフレーム６を設け、フレーム６と配線７の他方を接続しても良い。
【００４７】
ドレイン電極１３，ソース電極１４間に逆バイアスを印加すると、直流（定常）的にも交流（過渡）的にも電圧が分配される。すなわち、この発生した寄生コンデンサ８及び寄生抵抗９によってフレーム６の電位がソース電極１４の電位に比べて上昇し、フレーム６の電位もそれに応じて上昇する。このように、フレーム６の電位が上昇するので、フレーム６に配線７を介して電気的に接続されたダミー電極１１の電位もそれに応じて上昇する。図６に示すように、ダミー電極１１近傍にはチャネル層３の表面に存在するトラップに捕獲された電子が多数存在するため、それによってチャネル層３の表面における電位は低下している。したがって、基板２の下面側からダミー電極１１へと正孔（＋電荷）が移動し、チャネル層３の表面に存在する電子と打ち消しあう。逆に、チャネル層３の表面に捕獲された電子がダミー電極１１（フレーム６）の電位に引っ張られてチャネル層３の表面にトラップされた電子が消滅すると考えても良い。このため、その後、順バイアスを印加した時に主電流が低下する電流コラプス現象を引き起こす原因を低減することができ、この結果、電流コラプス現象の発生を抑制することができる。
【００４８】
以上説明したように、本実施の形態によれば、ダミー電極１１が基板２の下面に配置されたフレーム６に電気的に接続されているので、チャネル層３の表面のトラップに電子が蓄積されて電流コラプス現象が生じることを抑制することができる。また、ダミー電極１１をフレーム６に接続しているのみであるから、ドレイン電極１３とソース電極１４との間、及びドレイン電極１３，ソース電極１４のそれぞれとフレーム６との間の耐圧を低下させることなく、良好に電流コラプス現象を抑制することができる。さらに、従来の設計をほとんど変更することなく、容易に電流コラプス現象を抑制することができる。
【００４９】
なお、本発明は、上記の実施の形態に限らず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
【００５０】
例えば、図４に示すように、ショットキーダイオード１のダミー電極１１からフレーム６までの間、すなわち、配線７に、コイル，抵抗，コンデンサなどから構成されるノイズフィルタ１２を設けても良い。この場合、接地からダミー電極１１までの経路間で発生するノイズがダミー電極１１を通ってチャネル層３に侵入し電流コラプス現象の抑制効果が減少してしまうことを防止・低減することができる。ノイズフィルタとしては、例えば、抵抗とコンデンサとから構成され、低域ノイズを低減するフィルタなどを用いることができる。また、図５に示すＭＥＳＦＥＴ１６の配線７にノイズフィルタ１２を設けても良い。
【００５１】
上記実施の形態では、ダミー電極１１を配線７によりフレーム６に接続している場合を例に本発明を説明したが、ダミー電極１１と基板２とを電気的に接続することができればよく、ダミー電極１１と基板２との接続は外部配線に限定されるものではない。
【００５２】
上記実施の形態では、チャネル層３が窒化物系化合物半導体から構成される場合を例に本発明を説明したが、チャネル層３は窒化物系化合物半導体から構成される単一層に限定されるものではなく、エネルギーバンドの異なるヘテロ接合から構成されていても良い。例えば、チャネル層は第１のＡｌＸＧａＹＭ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０＜１−Ｘ−Ｙ≦１）層の上に第１のＡｌＸＧａＹＭ１−Ｘ−ＹＮ層とは異なる組成を有する第２のＡｌαＧａβＭ１−α−βＮ（０≦α≦１、０≦β≦１、０＜１−α−β≦１）層を形成した２層構造であってもよい。ここで、Ｍはインジウム（Ｉｎ）またはボロン（Ｂ）のうちいずれか１種類とする。
【００５３】
また、チャネル層３と基板２との間に基板２の結晶方位をチャネル層３へと良好に受け継ぐため核生成層（バッファ層）を設けても良い。核生成層を設けることによって、核生成層の上面に設けられるチャネル層３の結晶方位をそろえて良好に形成されるため、半導体素子の電気的特性が良好となる。核生成層としてはＡｌＫＧａ１−ＫＮ（０＜Ｋ≦１）とＧａＮとを交互に積層してもよいし、ＡｌＫＧａ１−ＫＮ層、ＧａＮ層の単一層から構成される低温バッファ層など公知の核生成層を設けても良い。なお、核生成層は単一層で形成するよりも交互に積層するほど、バッファ層がアモルファス状になりにくい。すると、核生成層の上に積層されるチャネル層３の結晶欠陥が減少し、電子がチャネル層３の表面でトラップされにくい。したがって、チャネル層３表面における電流コラプス現象をさらに抑制することができる。
【００５４】
また、上記実施の形態では基板２がシリコン単結晶から形成された場合を例に本発明を説明したが、基板２は、例えば、サファイア（Ａｌ２Ｏ３）またはシリコンカーバイト（ＳｉＣ）などの絶縁性基板、ＧａＮ基板やシリコン以外の導電性基板から形成しても良い。
【００５５】
また、上記実施の形態ではＭＥＳＦＥＴを例に説明したが、ＨＥＭＴ（High Electron Mobility Transistor）に適応しても良い。
また、ダミー電極１１はチャネル層３とショットキー接合を有する電極だけではなく、チャネル層３とＭＩＳ（Metal Insulator Semiconductor）構造になるように構成しても良い。
また、ゲート電極１５はチャネル層３とショットキー接合を有する電極だけではなく、チャネル層３とＭＩＳ構造になるように構成しても良い。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態であるショットキーダイオードの構成を示す断面図である。
【図２】図１のショットキーダイオードを上面から見た平面図である。
【図３】図１のショットキーダイオードに逆バイアスが印加された状態を示す断面図である。
【図４】図１のショットキーダイオードにフィルタを設けた断面図である。
【図５】本発明の第２の実施の形態であるＭＥＳＦＥＴの構成を示す断面図である。
【図６】図５のＭＥＳＦＥＴに逆バイアスが印加された状態を示す断面図である。
【図７】従来の半導体素子の構成を示す断面図である。
【符号の説明】
【００５７】
１  ショットキーダイオード
２  基板
３  チャネル層
４  アノード電極
５  カソード電極
６  フレーム
７  配線
１１  ダミー電極
【図１】
2007208036.tif 000003
【図２】
2007208036.tif 000004
【図３】
2007208036.tif 000005
【図４】
2007208036.tif 000006
【図５】
2007208036.tif 000007
【図６】
2007208036.tif 000008
【図７】
2007208036.tif 000009