(57)【要約】【課題】インダクタ、電気抵抗等を薄型化及び小型化し、特性値を可変できる受動素子を提供すること。【解決手段】封止材２５の一方の面に一方向に沿って互いに分離して配置された複数の薄膜導体１０と、前記一方向に沿って互いに分離して配置され、封止材２５に少なくとも一部分が埋設された複数のワイヤ導体１２−１とを有し、薄膜導体１０とワイヤ導体１２−１とが接続されてコイル状導体を形成したインダクタ部品３４。この受動素子では、外部に露出する薄膜導体１０のいずれかを端子として選択することによって、特性値を可変にできる。【選択図】図１
2007110042.tif 000002
【特許請求の範囲】
【請求項１】
封止材の一方の面に、一方向に沿って互いに分離して配置された複数の薄膜導体と、
前記一方向に沿って互いに分離して配置され、前記封止材に少なくとも一部分が埋設  された複数のワイヤ導体と
を有し、前記薄膜導体と前記ワイヤ導体とが接続されてコイル状導体を形成している受動素子。
【請求項２】
前記薄膜導体が前記封止材に埋設された側で、前記薄膜導体と前記ワイヤ導体とが接続される、請求項１に記載の受動素子。
【請求項３】
前記一方向において互いに隣接した一方の前記薄膜導体と他方の前記薄膜導体とが、前記一方向と交差する方向において互いに異なる位置で前記ワイヤ導体によって接続されている、請求項１に記載の受動素子。
【請求項４】
前記薄膜導体が前記封止材の前記一方の面に固着されている、請求項１に記載の受動素子。
【請求項５】
前記薄膜導体は前記一方向と交差する方向においても互いに分離して第１及び第２の薄膜導体の対を構成し、これらの第１及び第２の薄膜導体が前記ワイヤ導体の一部としての第２のワイヤ導体によって接続され、この第２のワイヤ導体が前記封止材に埋設されると共に、前記第１の薄膜導体と前記第２の薄膜導体とが、前記封止材に埋設されない前記ワイヤ導体の一部としての第３のワイヤ導体によって接続され、前記第２及び第３のワイヤ導体が前記コイル状導体を形成している、請求項１に記載の受動素子。
【請求項６】
前記第１及び第２の薄膜導体は、前記交差する方向において前記第２のワイヤ導体によって接続されると共に、前記交差する方向において互いに異なる位置で前記第３のワイヤ導体によって接続される、請求項５に記載の受動素子。
【請求項７】
前記封止材に少なくとも磁性体が含有されている、請求項１に記載の受動素子。
【請求項８】
前記複数の薄膜導体の任意の位置から、前記コイル状導体の端子が取り出される、請求項１に記載の受動素子。
【請求項９】
前記端子以外の領域が絶縁体によって覆われている、請求項８に記載の受動素子。
【請求項１０】
前記コイル状導体を有するインダクタ部品である、請求項１に記載の受動素子。
【請求項１１】
薄膜導体を一方向に沿って互いに分離して基体上に形成する第１の工程と、
前記薄膜導体をワイヤ導体で接続する第２の工程と、
前記ワイヤ導体の少なくとも一部を封止材に埋設してコイル状導体を形成する第３の  工程と、
前記基体を除去する第４の工程と
を有する、受動素子の製造方法。
【請求項１２】
前記第２の工程は、前記一方向において互いに隣接した一方の前記薄膜導体と他方の前記薄膜導体とを、前記一方向と交差する方向において互いに異なる位置で前記ワイヤ導体によって接続する工程を有する、請求項１１に記載の受動素子の製造方法。
【請求項１３】
前記第１の工程は、前記一方向と交差する方向においても互いに分離している第１及び  第２の薄膜導体の対を構成している前記薄膜導体を形成する工程を有し、
前記第２の工程は、対を構成する前記第１及び第２の薄膜導体を前記ワイヤ導体の一  部としての第２のワイヤ導体によって接続する工程を有し、
前記第３の工程は、前記第２のワイヤ導体を前記封止材に埋設する工程を有し、
前記第３の工程の後に、前記第１の薄膜導体と前記第２の薄膜導体とを、前記ワイヤ  導体の一部としての第３のワイヤ導体によって接続する工程を有し、
前記第２及び第３のワイヤ導体によって前記コイル状導体を形成する、請求項１１に記載の受動素子の製造方法。
【請求項１４】
前記第１及び第２の薄膜導体を接続する工程では、前記交差する方向において前記第２のワイヤ導体によって接続すると共に、前記交差する方向において互いに異なる位置で前記第３のワイヤ導体によって接続する、請求項１３に記載の受動素子の製造方法。
【請求項１５】
前記第３の工程において、少なくとも磁性体が含有されている前記封止材を使用する、請求項１１に記載の受動素子の製造方法。
【請求項１６】
前記複数の薄膜導体の任意の位置から、前記コイル状導体の端子を選択する工程を有する、請求項１１に記載の受動素子の製造方法。
【請求項１７】
選択された前記端子以外の領域を絶縁体によって覆う工程を有する、請求項１６に記載の受動素子の製造方法。
【請求項１８】
前記第４の工程の後に、前記一方向に沿う前記薄膜導体の列間において少なくとも前記封止材を切断して、個片化した受動素子を得る工程を有する、請求項１１に記載の受動素子の製造方法。
【請求項１９】
請求項１〜請求項１０のいずれか１項に記載の受動素子が実装基板に固定されている実装構造であって、前記封止材の前記一方の面に前記複数の薄膜導体のいずれかが露出しており、これらの露出個所の任意の位置に存在する前記コイル状導体の端子が、前記実装基板の導体に接続固定されている実装構造。
【請求項２０】
前記端子の位置選択によって前記受動素子の特性値が所望の値に設定される、請求項１９に記載の実装構造。
【請求項２１】
前記端子がワイヤボンディング又ははんだ付け方式によって前記実装基板に接続される、請求項１９に記載の実装構造。
【請求項２２】
請求項１〜請求項１０のいずれか１項に記載の受動素子を実装基板に固定する実装方法であって、前記封止材の前記一方の面に前記複数の薄膜導体のいずれかを露出させ、これらの露出個所の任意の位置に存在する前記コイル状導体の端子を、前記実装基板の導体に接続固定する実装方法。
【請求項２３】
前記端子の位置選択によって前記受動素子の特性値が所望の値に設定する、請求項２２に記載の実装方法。
【請求項２４】
前記端子をワイヤボンディング又ははんだ付け方式によって前記実装基板に接続する、請求項２２に記載の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に使用されるインダクタ、電気抵抗等の受動素子（特に特性値を可変にして任意に選択可能である受動素子）及びその製造方法、こうした受動素子の実装構造及びその実装方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話などモバイル商品の小型化進展によって、搭載される部品には、より小型、高密度で低価格の部品の要求が強くなってきている。これに伴い、半導体ＩＣパッケージは飛躍的に小型化、高密度化が進んできており、最近では単品のＩＣパッケージではなく、複数のＩＣチップや受動部品、その他機能デバイスを内蔵したモジュールパッケージが多数提案されている。このモジュールパッケージの搭載部品のうち、受動部品は様々な形態でＩＣチップや基板内、他の機能部品内に集積されてきている。
【０００３】
受動素子としてのインダクタは、巻線構造によって、巻線インダクタ、積層インダクタに大別され、一般に、巻線が非磁性体を内包するコイルは空芯型コイルと呼ばれている。巻線インダクタは、磁性体又は非磁性体材料からなるボビンに導体をばねのように螺旋状に巻いた構造をもつ（例えば、後記の非特許文献１、特許文献１を参照）。積層インダクタは、スクリーン印刷によって導体ペーストを用いて所望のコイルパターンを形成した薄いシート（磁性体又は非磁性体材料からなる）の複数枚を、積層、圧着、焼結して巻線を形成する構造をもつ（例えば、後記の特許文献２を参照）。
【０００４】
モジュールパッケージには多数のインダクタ部品が搭載されているが、インダクタンス値が大きく、Ｑ値の大きいインダクタは、性能を確保するため巻線インダクタが主流であった。
【０００５】
通常、電子機器の小型化を図るため、インダクタもチップ部品として構成されチップインダクタとして回路基板に搭載（実装）される。このようなチップインダクタは市販されており、その大きさは規格化されており、各種のサイズのチップインダクタが入手可能である。
【０００６】
図１６は、従来技術（後記の非特許文献１を参照）による巻線型チップインダクタの概略を例示説明する斜視図である。
【０００７】
図１６に示すように、アルミナコア５０に複数ターン巻かれたワイヤ５６の端部はそれぞれアルミナコア５０の脚部に形成されている、基板への接続用の外部電極５７に接続されている。ワイヤ５６及びアルミナコア５０の上部の領域は樹脂コーティング５８によって保護されている。図１６に示すチップインダクタは、アルミナコア５０をボビンとした空芯型チップインダクタである。なお、図１６に示すタイプのチップインダクタは市販品カタログ（例えば、後記の非特許文献１を参照）に記載されている。従来、最も小さい巻線型チップインダクタは、長さ１．０ｍｍ、幅０.６ｍｍ、高さ０．５ｍｍ程度である。
【０００８】
図１７は、従来技術による巻線型チップインダクタを搭載（実装）しているモジュールの概略を例示説明する図である。
【０００９】
図１７に示すように、図１６に示すような巻線型チップインダクタ３８は、例えば、デユプレクサの如き機能部品を内部に含むセラミックパッケージ３２と共に、モジュール基板３０に搭載（実装）される。巻線型チップインダクタ３８の高さは、セラミックパッケージ３２の高さの半分程度か同程度である。なお、図１７では、基板３０に搭載された部品を封止する封止材は図示していない。
【００１０】
図１８は、別の従来技術（後記の特許文献１の図２を参照）によるチップインダクタの構成を例示説明する図であり、（Ａ）は透視斜視図、（Ｂ）は平面図、（Ｃ）はＫ−Ｋ部の断面図である。
【００１１】
このチップインダクタは、複数の電極と、これら電極間に接続される金属線と、少なくとも金属線を封止するパッケージとで構成され、かつ電極を外部コンタクトして構成されている。図１８に示すように、チップインダクタ５１の電極５２は細幅の銅板で形成されており、複数の電極（図１８では１２個の電極）５２が互いに対向するように２列に配列されている。対向する電極間と、対向する電極の一方向に向けた隣りの電極間にそれぞれ金線５３をボンディングし、この金線５３のボンディングによって電極５２を直列状態に電気接続し、インダクタを形成している。これら電極５２と金線５３とが樹脂５４によって一体的に封止され、かつこれら電極５２と金線５３の両端に相当する２個の電極５２Ａ、５２Ｂは外部コンタクトとして各先端部が比較的長く封止樹脂から突設され、下方に向けてＬ字状に曲げ形成されている。
【００１２】
なお、特許文献１、特許文献２、非特許文献１に記載のインダクタはいずれも固定されたインダクタンス値をもつ。
【００１３】
【特許文献１】特開平８−１６２３２９号公報
【特許文献２】特開２００４−１４５３４号公報
【非特許文献１】村田製作所、Cat. No.Ｏ05-13（２００５年１月）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
モジュールパッケージは、一般的に１０数個又は数１０個の受動部品をＬＴＣＣ（Low Temparature Cofired Ceramic、低温焼成セラミック）等のモジュール基板上に半田付け実装することが多い。特に携帯電話のＲＦ部分のモジュールには、インダクタンス値やＱ値の大きいインダクタを必要とし、これらインダクタンス値（Ｌ）、Ｑ値を確保（具体的には、Ｌ＝１０ｎＨ〜２０ｎＨ、Ｑ＝４０以上）のため、通常巻線インダクタを用いる。巻線インダクタは、いわゆる１００５サイズのチップ部品が最小である。このため、例えば、携帯電話向けのＲＦモジュールでは、０６０３や０４０２部品が採用される中、この１００５サイズの巻線インダクタを実装することがネックとなり、モジュールの小型化に限界があった。
即ち、モジュールパッケージにインダクタ部品を搭載する場合、インダクタンス値、Ｑ値の大きいインダクタは、通常性能を確保するため巻線インダクタが使用されるが、その構造上、小型化が非常に難しく、モジュール全体の小型化のネックになっている。
【００１５】
チップとして構成された薄型、小型のインダクタとして、巻線インダクタ、積層インダクタがあるが、いずれもインダクタンス値が固定された固定インダクタであり、インダクタンス値を可変にできインダクタンス値を用途に応じて任意に選択できないという問題があった。
【００１６】
従来技術で得られる最も小さい巻線型チップインダクタは、長さ１．０ｍｍ、幅０.６ｍｍ、高さ０．５ｍｍ程度であり、モジュール全体の小型化、薄型化には限界があった。また、巻線型チップインダクタは固定インダクタであるため、自由度がなく僅かなインダクタンス値の変更を行うにもインダクタ部品を交換する必要があった。
【００１７】
このため、インダクタンス値を可変にできる小型、薄型の可変インダクタが望まれている。
【００１８】
従来技術では、通常のチップ部品は半田付け仕様となっているため、半田が流れて端子間でショートが発生したり、金属ワイヤが打てなかったりするなど、リードフレーム上に実装するのが困難であると言う問題もある。
【００１９】
なお、特許文献１では、図１８に示すように、電極５２と金線５３の直列回路の両端部に相当する電極５２Ａ、５２Ｂは外部コンタクトとして樹脂５４からの突出長さを長めにし、その他の電極５２は樹脂５４からの突出長さを短くして、外部コンタクトとしてその両端を曲げ加工し、その先端部がパッケージの底面に沿うような形状としている（段落００１７）。
【００２０】
即ち、金属ワイヤ２６の接続電極５２Ａ、５２Ｂはチップインダクタの両端部に限定されており、固定インダクタであることが明白である。樹脂５４からの突出長さを短くしている電極５２を外部コンタクトとしての電極として使用するのであれば、電極５２Ａ、５２Ｂと同様の形状に構成するはずであり、突出長さを短くしている電極５２は外部コンタクトとしての電極として使用することはできない。
【００２１】
また、複数の電極の端部が封止用の樹脂の外面に露出されるのを回避するために、電極を切断した後に樹脂材や塗料を塗布して端部を覆い隠すようにしてもよい（段落００２５）ことから、突出長さを短くしている電極５２を外部コンタクトとしての電極として使用することは何も考慮されていない。
【００２２】
特許文献１に記載のチップインダクタは固定インダクタでありインダクタンス値を選択することはできず、また、外部コンタクトとしての電極５２Ａ、５２Ｂは比較的長く樹脂から突設され下方に向けてＬ字状に曲げ形成されるので、チップ部品の外形寸法の小型化困難であるという問題がある。
【００２３】
本発明は、上述したような課題を解決するためになされたものであって、その目的は、インダクタ、電気抵抗等を薄型化及び小型化し、特性値を可変にして任意に選択可能である受動素子及びその製造方法、受動素子の実装構造、並びに受動素子の実装方法を提供することにある。
【課題を解決するための手段】
【００２４】
即ち、本発明は、封止材の一方の面に、一方向に沿って互いに分離して配置された複数の薄膜導体と、前記一方向に沿って互いに分離して配置され、前記封止材に少なくとも一部分が埋設された複数のワイヤ導体とを有し、前記薄膜導体と前記ワイヤ導体とが接続されてコイル状導体を形成している受動素子に係るものである。
【００２５】
また、本発明は、薄膜導体を一方向に沿って互いに分離して基体上に形成する第１の工程と、前記薄膜導体をワイヤ導体で接続する第２の工程と、前記ワイヤ導体の少なくとも一部を封止材に埋設してコイル状導体を形成する第３の工程と、前記基体を除去する第４の工程とを有する、受動素子の製造方法に係るものである。
【００２６】
また、本発明は、上記の受動素子が実装基板に固定されている実装構造であって、前記封止材の前記一方の面に前記薄膜導体のいずれかが露出しており、これらの露出個所の任意の位置に存在する前記コイル状導体の端子が、前記実装基板の導体に接続固定されている実装構造に係るものである。
【００２７】
また、本発明は、上記の受動素子を実装基板に固定する実装方法であって、前記封止材の前記一方の面に前記複数の薄膜導体のいずれかを露出させ、これらの露出個所の任意の位置に存在する前記コイル状導体の端子を、前記実装基板の導体に接続固定する実装方法に係るものである。
【発明の効果】
【００２８】
本発明の受動素子は、前記複数の薄膜導体をワイヤ導体によって接続してコイル状導体を形成すると共に、前記封止材の外部に露出する前記各薄膜導体の面をコイル状導体の端子とすることができるので、前記受動素子を薄型化及び小型化することができ、しかも接続する前記端子の位置を選択することによって受動素子の特性値を任意に設定することができ、可変型の受動素子とすることができる。
【００２９】
また、本発明の受動素子の製造方法およびその実装方法は、特別な工程を要しないので一般的な通常の半導体組立工程で行うことができ、前記封止材から露出する前記各薄膜導体の面を端子とすることができるので、薄型化、小型化された可変型の受動素子を製造及び実装することができる。
【００３０】
本発明の実装構造、実装方法では、外部に露出する前記端子の位置選択によって前記受動素子の特性値が所望の値になるように選択した状態で、前記端子をワイヤボンディング又ははんだ付け方式によって前記実装基板に接続することができる。
【００３１】
このように、本発明によれば、薄型であり、特性値が任意に選択可能であって可変することができるインダクタ、電気抵抗等をチップとして構成した受動素子及びその製造方法、受動素子の実装構造、並びに受動素子の実装方法を提供するこができる。
【発明を実施するための最良の形態】
【００３２】
本発明の受動素子では、前記薄膜導体が前記封止材に埋設された側で、前記薄膜導体と前記ワイヤ導体とが接続されるのがよい。この結果、受動素子を薄型に構成することができる。
【００３３】
また、前記一方向において互いに隣接した一方の前記薄膜導体と他方の前記薄膜導体とが、前記一方向と交差する方向において互いに異なる位置で前記ワイヤ導体によって接続されているのがよい。この結果、前記薄膜導体と前記ワイヤ導体とが直列に接続されるので、前記コイル状導体を形成することができる。
【００３４】
また、前記薄膜導体が前記封止材の前記一方の面に固着されていると、前記薄膜導体の前記封止材に固着されていない面は外部に露出しているので、前記複数の薄膜導体の任意の露出するする面を外部端子として選択して使用することができる。
【００３５】
また、前記薄膜導体は前記一方向と交差する方向においても互いに分離して第１及び第２の薄膜導体の対を構成し、これらの第１及び第２の薄膜導体が前記ワイヤ導体の一部としての第２のワイヤ導体によって接続され、この第２のワイヤ導体が前記封止材に埋設されると共に、前記第１の薄膜導体と前記第２の薄膜導体とが、前記封止材に埋設されない前記ワイヤ導体の一部としての第３のワイヤ導体によって接続され、前記第２及び第３のワイヤ導体が前記コイル状導体を形成しているのがよい。この結果、前記コイル状導体のループ径を大きくし、前記コイル状導体の長さを長くすることができるので、前記受動素子の特性値を向上させることができる。なお、前記第３のワイヤ導体の高さだけ増加するが、この増加は僅かであり、受動素子を薄型に構成することができる。
【００３６】
また、前記第１及び第２の薄膜導体は、前記交差する方向において前記第２のワイヤ導体によって接続されると共に、前記交差する方向において互いに異なる位置で前記第３のワイヤ導体によって接続されてもよい。この結果、前記第１及び第２の薄膜導体と前記第２及び第３のワイヤ導体とが直列に接続されるので、前記コイル状導体を形成することができる。
【００３７】
また、前記封止材に少なくとも磁性体が含有されていると、受動素子の特性値を向上させることができる。
【００３８】
また、前記複数の薄膜導体の任意の位置から、前記コイル状導体の端子が取り出されることによって、前記薄膜導体の任意の位置を前記コイル状導体の端子とすることができるので、端子の位置を選択することによって、受動素子の特性値を可変にすることができる。従って、異なる特性値をもつ受動素子を予めそれぞれ準備する必要がない。
【００３９】
また、前記受動素子は、前記端子と実装基板との間をワイヤボンディング方式によってリード線接続するリード線型受動素子、又は前記端子と実装基板との間をはんだ付け方式によって面接続する面実装型受動素子として構成することができる。
【００４０】
また、前記端子以外の領域が絶縁体によって覆われていると、前記端子として選択された前記薄膜導体の領域は外部に露出しているので、受動素子を前記第３のワイヤ導体を使用しない構成としたとき、面実装型受動素子として使用することができる。
【００４１】
また、前記受動素子は、コイル状導体を有するインダクタ部品であるのが好適であるが、電気抵抗部品であってもよい。この場合、インダクタンス値を可変とすることができる可変インダクタ又は電気抵抗値を可変とすることができる可変電気抵抗を実現でき、自由度の高いチップ素子を得ることができる。
【００４２】
本発明の受動素子の製造方法では、前記第２の工程は、前記一方向において互いに隣接した一方の前記薄膜導体と他方の前記薄膜導体とを、前記一方向と交差する方向において互いに異なる位置で前記ワイヤ導体によって接続する工程を有するのがよい。この結果、前記薄膜導体と前記ワイヤ導体とが直列に接続されて前記コイル状導体が形成された受動素子を製造することができる。
【００４３】
また、前記第１の工程は、前記一方向と交差する方向においても互いに分離している第１及び第２の薄膜導体の対を構成している前記薄膜導体を形成する工程を有し、前記第２の工程は、対を構成する前記第１及び第２の薄膜導体を前記ワイヤ導体の一部としての第２のワイヤ導体によって接続する工程を有し、前記第３の工程は、前記第２のワイヤ導体を前記封止材に埋設する工程を有し、前記第３の工程の後に、前記第１の薄膜導体と前記第２の薄膜導体とを、前記ワイヤ導体の一部としての第３のワイヤ導体によって接続する工程を有し、前記第２及び第３のワイヤ導体によって前記コイル状導体を形成するのがよい。
【００４４】
この結果、前記コイル状導体のループ径を大きくし、前記コイル状導体の長さを長くすることができるので、前記受動素子の特性値を向上させることができる。なお、前記第３のワイヤ導体の高さだけ増加するが、この増加は僅かであり、薄型の構成の受動素子を製造することができる。
【００４５】
また、前記第１及び第２の薄膜導体を接続する工程では、前記交差する方向において前記第２のワイヤ導体によって接続すると共に、前記交差する方向において互いに異なる位置で前記第３のワイヤ導体によって接続するのがよい。この結果、前記第１及び第２の薄膜導体と前記第２及び第３のワイヤ導体とが直列に接続された前記コイル状導体をもつ受動素子を製造することができる。
【００４６】
その他、上記した理由から、前記第３の工程において、少なくとも磁性体が充填されている前記封止材を使用すること、前記複数の薄膜導体の任意の位置から、前記コイル状導体の端子を選択する工程を有すること、選択された前記端子以外の領域を絶縁体によって覆う工程を有すること、前記第４の工程の後に、前記一方向に沿う前記薄膜導体の列間において少なくとも前記封止材を切断して、個片化した受動素子を得る工程を有することもそれぞれ採用するのがよい。
【００４７】
このように個片化すれば、実装基板上に搭載されている他部品の隙間やリードフレーム上の隙間を埋めるように、この隙間の大きさに合わせて最適なサイズで個片に切断することによって、実装基板やリードフレーム上のスペースを有効に活用でき、チップ状の受動部品を高密度実装することが可能であり、全体として小型化を実現するモジュールのための受動素子を製造することができる。
【００４８】
また、隙間の大きさに合わせて複数の受動素子を１つのチップ部品とすることによって、チップ部品数を減らすこともできる。
【００４９】
この結果、受動素子の特性値を可変とすることができる薄型の可変型受動素子によって、自由度の高い実装構造及び実装方法を実現することができる。
【００５０】
以下、本発明の受動素子の代表例としてインダクタ部品を詳細に説明する。
【００５１】
このインダクタ部品（以下の説明では、チップインダクタとも言う。）では、金属板上封止材の一方の面に、この一方向に沿って分離して配置された複数の薄膜導体と、前記一方向に沿って互いに分離して配置され、封止材に少なくとも一部分が埋設された複数のワイヤ導体とを有し、前記薄膜導体と前記ワイヤ導体とが接続されてコイル状導体が形成され、前記薄膜導体の一つの面が封止材の外部に露出している。
【００５２】
即ち、インダクタ部品は、金属板上に形成された薄膜導体による導体パターンを金属ワイヤによって直列に接続して形成されたコイル状導体によって構成される。このコイル状導体の一部は樹脂を使用して封止される。この樹脂は充填材として磁性材を含んでいると、インダクタ部品のインダクタンスを向上させることができる。樹脂封止の後に金属板を除去して、必要な箇所をダイサによって切断して個片化し、不要部分がトリミングされたインダクタ部品を作成する。
【００５３】
これによって、１００５サイズの巻線インダクタを薄型化することができ、規格化されたサイズに限定されたチップ部品とは異なり、任意サイズのインダクタ部品を製造することができる。樹脂の外部に露出させた導体パターンの任意の位置を端子として選択することによって、インダクタンス値を任意に調整して選択可能な可変インダクタ部品を実現することができる。
【００５４】
また、この可変インダクタは、導体パターンを変更すること、又は、前記個片化の際に複数のインダクタを一群とするようにダイサによって切断することによって、任意のサイズに１パッケージ化することができる。可変インダクタ部品の選択された端子と実装（モジュール）基板のパッドやリードフレームとを金属ワイヤ等で接続することによって、高密度な実装を行い、パッケージやモジュールの小型化を実現することができる。可変インダクタは、特別なプロセスを使用する必要はなく、従来技術の一般的な通常の半導体組立工程で製造可能であり、実装を行うことができる。
【００５５】
第１の実施の形態
本実施の形態は、可変インダクタ部品を実現するための基本的な技術思想を含み、後述する他の実施の形態の基本となるものである。
【００５６】
本実施の形態によって得られるインダクタ部品は、ワイヤボンディング方式によって基板やリードフレーム等へリード線接続するリード線型インダクタであるが、はんだ付け方式によって基板へ面接続する面実装型インダクタにも応用できる。以下、リード線型インダクタとしてのインダクタ部品について説明を行う。面実装型インダクタとしてのインダクタ部品については、第４の実施の形態で説明する。
【００５７】
図１は、本実施の形態によるインダクタ部品（リード線型チップインダクタ）を基板に搭載（実装）した状態を例示説明する斜視図である。図２は、このインダクタ部品を基板に搭載（実装）した状態を例示説明する図であり、図２（Ａ）は図１に関する平面図、図２（Ｂ）は図２（Ａ）に示すＺ−Ｚ部の断面図（Ｂ）である。
【００５８】
図１、図２に示すように、インダクタ部品３４は、封止材２５の一方の面に露出して一方向（図１、図２の縦方向）に沿って分離して配置された複数の薄膜導体１０と、この一方向に沿って互いに分離して配置され、封止材２５に埋設された複数のワイヤ導体１２−１とから構成され、隣接する薄膜導体１０はワイヤ導体１２−１によって封止材２５の内部で薄膜導体１０の片面で接続され、複数の薄膜導体１０と複数のワイヤ導体１２−１とが直列接続されてコイル状導体を形成している。薄膜導体１０の片面は封止材２５に固着し、他面は外部に露出している。
【００５９】
このインダクタ部品３４は、ＩＣチップ２４が搭載された基板（例えばインタポーザ基板）２０に絶縁性接着剤２８を用いて搭載される。複数の薄膜導体１０から選択された薄膜導体（図１、図２に示す例では、上から２番目、下から１番目の薄膜導体１０が選択されている。）は、ワイヤボンダによって、金属ワイヤ２６を用いて基板２０のパッド２２に接続され、更にＩＣチップ２４の接続用端子に接続される。図１、図２では図示していないが、金属ワイヤ２６の接続がなされた後、インダクタ部品は他の機能部品と共に絶縁性封止材によって封止される。
【００６０】
インダクタ部品の薄膜導体１０の面が上になり、薄膜導体１０の面が外部に露出するようにして、絶縁性接着剤２８によって封止材２５の面が基板（又はリードフレーム）上に固定される。次に、基板の接続用パッドやリードフレームと薄膜導体１０とを金属ワイヤ２６で電気接続するが、この時、金属ワイヤ２６と接続する薄膜導体１０の位置を変える、即ち、インダクタンス値、Ｑ値に応じて、金属ワイヤ２６を接続する薄膜導体１０を選択し、更に選択された薄膜導体１０の長手方向において金属ワイヤ２６を接続すべき位置を決める。
【００６１】
このようにして、金属ワイヤ２６によって、薄膜導体１０とワイヤ導体１２−１とによって形成されるコイル状導体を所望の任意の長さで電気的に取出すことによって、インダクタンス値の調整をすることができる。従来技術では、接続のための特別な端子部分（図１６に示す外部電極５７、図１８に示す外部コンタクト部分をもつ電極５２Ａ、５２Ｂ）を必要とするが、本実施の形態では、金属ワイヤ２６を接続するために特別に端子を設ける必要はない。従って、本実施の形態では、インダクタ部品の外形寸法は従来技術による固定インダクタよりも小型化が可能となる。
【００６２】
なお、図２に示す断面図では、封止材２５内のワイヤ導体１２−１を点線で示し、金属ワイヤ２６を実線によって示している。以下に示す各図においても同様に、ワイヤ導体１２−１、第２のワイヤ導体１２−２、第３のワイヤ導体１２−３、金属ワイヤ２６を、点線又は実線によって示している。
【００６３】
図３は、インダクタ部品３４の製造工程を例示して説明する図である。
【００６４】
図３（Ａ）の上部の平面図及び図３（Ａ）の下部のＹ−Ｙ部の断面図に示すように、基体とするＣｕ等の金属板２７の面に、図４（Ｂ）の拡大部に示すように、例えば、Ａｕ（０．５μｍ）／Ｎｉ（５μｍ）／Ａｕ（０．５μｍ）からなる複数の薄膜導体１０によって作られるパターンをメッキで形成する。図３に示す例では、厚さ０．１〜０．１５ｍｍの金属板２７の縦方向長さは０．４ｍｍ、横方向の長さは０．９ｍｍであり、薄膜導体の縦方向における配列ピッチは６０〜７０μｍであり、縦に示す点線はパターンを横方向に３等分する線である。
【００６５】
ここで、薄膜導体１０は蒸着によって形成することもできる。また、金属薄板を金属板２７に導電性接着剤で接着して形成される薄膜導体１０によって導体パターンの形成を行うこともできる。更に、基体とする金属板２７に代えて、後で剥離可能な基体（ガラス、セラミック等）を使用することができる。
【００６６】
図３に示す例では、導体パターンは、６行１列に縦方向に配置される薄膜導体１０によって金属板２７の面に作られているが、この例に限定されることはない。任意の寸法、任意の厚さ、任意の行数及び列数をもつ薄膜導体１０を、金属板２７の面に作ることができる。
【００６７】
次に、図３（Ｂ）の上部の平面図及び図３（Ｂ）の下部のＸ−Ｘ部の断面図に示すように、縦方向に隣り合う薄膜導体１０をつなぐようにワイヤ導体（金属ワイヤ）１２−１を用いてワイヤボンダにより直列に結線して、コイル状導体を形成する。
【００６８】
図３に示す例では、この結線は、導体パターンを３分割する縦の点線による各領域毎になされているが、更に大きい数で分割してもよいし、分割しなくてもよい。作成しようとするインダクタのインダクタンスの値、Ｑ値に応じて、分割数は、ワイヤ導体１２−１の直径や長さ、前記の行数及び列数と共に適切な数にすればよい。即ち、コイル状導体のワイヤ径、ループ径、巻数、長さを適切な値となるようにする。
【００６９】
次に、図３（Ｃ）のＸ−Ｘ部の断面図に示すように、ワイヤ導体１２−１が結線された配線パターンの全てを覆うように、金属板２７の上部全体を封止材２５（絶縁性樹脂）で封止する。この結果、ワイヤ導体１２−１は封止材２５に埋設され、薄膜導体１０の片面は封止材２５に固着した状態となる。なお、封止材２５に、例えば、磁性材フィラーを混入させ、インダクタンスを向上させてもよい。
【００７０】
次に、図３（Ｄ）のＸ−Ｘ部の断面図に示すように、基体とした金属板２７をエッチング処理によって除去し、薄膜導体１０の他面の全てが外部に露出ようにする。このエッチング処理に使用するエッチング液は、金属板２７をエッチングし、薄膜導体１０をエッチングしないものを使用する。
【００７１】
次に、図３（Ｅ）のＸ−Ｘ部の断面図に示すように、必要ならば、図３（Ｄ）のＸ−Ｘ部の断面図に示す縦の点線の部分で、ダイサによって切断して個片化する。図３（Ｅ）に示す例では、０．３ｍｍの横方向の長さに切断されている。
【００７２】
こうして個片化して得られるインダクタ部品３４は、薄膜導体１０とワイヤ導体１２−１によって形成されたコイル状導体をもつインダクタとして機能する。ここで、ワイヤ導体１２−１として金ワイヤ（径２５μｍ）を用いると、インダクタンス値は２〜３ｎＨ、Ｑは約３０となる。なお、前記の切断は、ワイヤ導体１２−１の長さ、薄膜導体１０の長さ寸法、前記の行数及び列数を考慮して、作成しようとするインダクタのインダクタンスの値、Ｑ値に応じて行えばよい。即ち、コイル状導体のワイヤ径、ループ径、巻数、長さを適切な値となるようにする。
【００７３】
図４は、個片化されたインダクタ部品（チップインダクタ）３４の構造を例示して説明する図であり、図４（Ａ）は斜視図、図４（Ｂ）はＷ−Ｗ部の断面図である。図４は、図３（Ｅ）に示すインダクタ部品３４を前記一方向に沿う軸のまわりに１８０度右回転させた図である（図１、図２も同様である）。
【００７４】
図４に示すインダクタ部品３４の寸法は、例えば、横方向で０．３ｍｍ、縦方向で０．４ｍｍであり、高さ方向で０．３ｍｍ以下である。
【００７５】
図４に示すように、薄膜導体１０の他面の全てが外部に露出し、ワイヤ導体１２−１は全て封止材２５に埋設され、薄膜導体１０の片面は封止材２５に固着している。
【００７６】
任意の行数及び列数をもつ薄膜導体１０による導体パターンの複数個を１枚の金属板２７の面上にて異なる分画に作成することによって、各分画において独立して金属ワイヤ２６を所望の薄膜導体１０に接続することにより、異なる又は同じインダクタンス値をもつ複数のインダクタを構成することができるので、１種のインダクタ部品から、異なる又は同じインダクタンス値をもつ複数のインダクタを得ることができる。従って、省スペース化されたより高密度の実装が可能となる。
【００７７】
従来技術で得られる最も小さい巻線インダクタのサイズは、長さ１．０ｍｍ、幅０.６ｍｍ、高さ０．５ｍｍ程度であったが、本実施の形態によれば、インダクタ部品の高さが、金属ワイヤ１２−１のループ高さ（１５０μｍ〜２５０μｍ）まで低くでき薄型化できるため、インダクタ部品の取付け高さが０．２ｍｍ〜０．３ｍｍまでにできる。
【００７８】
第２の実施の形態
次に、上記した第１の実施の形態の変形例によるインダクタ部品（リード線型インダクタであり面実装型にも応用できる。）について説明する。薄膜導体による配線パターンの形状が上記した第１の実施の形態と大きく異なるが、その他については基本的に同じであるので、以下、相違点について説明する。
【００７９】
図５は、本実施の形態によるインダクタ部品（リード線型チップインダクタ）の製造工程を例示して説明する図である。
【００８０】
図５（Ａ）の上部の平面図及び図５（Ａ）の下部のＶ−Ｖ部の断面図に示すように、６行１列に縦方向に配列される薄膜導体１１を１群とし、この３群を横方向に更に配列したパターンと、横方向に配列される各群を接続する接続用薄膜導体１３とから形成される導体パターンが、金属板２７の面に作る。
【００８１】
次に、図５（Ｂ）の上部の平面図及び図５（Ｂ）の下部のＵ−Ｕ部の断面図に示すように、図３（Ｂ）と同様にして、縦方向に隣り合う薄膜導体１１をつなぐようにワイヤ導体１２−１を用いてワイヤボンダによって直列に結線して、コイル状導体を形成する。
【００８２】
次に、図５（Ｃ）のＵ−Ｕ部の断面図に示すように、図３（Ｃ）と同様にして、ワイヤ導体１２−１が結線された配線パターンの全てを覆うように、金属板２７の上部全体を封止材２５で封止する。
【００８３】
次に、図５（Ｄ）のＵ−Ｕ部の断面図に示すように、図３（Ｄ）と同様にして、金属板２７をエッチング処理によって除去し、薄膜導体１１の一面の全てを外部に露出させる。
【００８４】
次に、図３（Ｅ）と同様にして、所望ならば、図５（Ｄ）の断面図に示す縦の点線の部分で、ダイサによって切断して個片化する。例えば、図５（Ｄ）に示す縦の点線部分で切断すると、個片化して得られるサイズの小さなインダクタ部品は、図３（Ｅ）に示すインダクタ部品３４と同じとなる。個片化を例えば２チップ分の位置で行うと、得られるサイズの大きなインダクタ部品は、薄膜導体１１とワイヤ導体１２−１と接続用薄膜導体１３とによって形成されたコイル状導体をもち、大きなインダクタンス値をもったインダクタとして機能する。切断をしない場合には、コイル状導体は更に長くなるので、更に大きなインダクタンス値をもった３チップ分のインダクタ部品３４−１となる。
【００８５】
図６は、第１の実施の形態と同様にして３チップ分のインダクタからなるインダクタ部品を基板に搭載（実装）した状態を例示して説明する平面図である。ここでは、インダクタ部品３４−１のみを基板２０に搭載した例を示す。基板２０に他の機能部品が搭載され、この機能部品とインダクタ部品３４−１とが接続される構成としてもよいことは言うまでもない。図６では図示していないが、金属ワイヤ２６の接続がなされた後、インダクタ部品３４−１は他の機能部品と共に絶縁性封止材によって封止される。
【００８６】
図６に示すインダクタ部品３４−１の寸法は、横行方向で０．９ｍｍ、縦方向で０．４ｍｍであり、高さ方向で０．３ｍｍ以下である。
【００８７】
第１の実施の形態と同様にして、金属ワイヤ２６の接続によって、薄膜導体１１と接続用薄膜導体１３とワイヤ導体１２−１とにより形成されるコイル状導体を所望の任意の長さで電気的に取出すことによって、広い範囲でインダクタンス値の調整をすることができる。
【００８８】
図５に示す構成において、複数の接続用薄膜導体１３及び／又は複数の薄膜導体１１のいずれかを取り除いたパターンを作成する構成、或いは、複数のワイヤ導体１２−１のいずれかを接続しない構成として、薄膜導体１１とワイヤ導体１２−１とにより形成されるコイル状導体、或いは、薄膜導体１１と接続用薄膜導体１３とワイヤ導体１２−１とにより形成されるコイル状導体が構成される複数の分画を形成して、金属ワイヤ２６の接続によって、各分画毎に異なる又は同じインダクタンス値をもつ複数のインダクタを構成することができるので、１つのインダクタ部品に異なる又は同じインダクタンス値をもつ複数のインダクタを持たせることができる。従って、省スペースによってより高密度の実装が可能となる。
【００８９】
本実施の形態によるインダクタ部品３４−１の高さは、上記した第１の実施の形態によるインダクタ部品３４の高さと同じである。
【００９０】
第３の実施の形態
本実施の形態によって得られるインダクタ部品は、実質的にリード線でのみ形成されたチップインダクタである点が、上記した第１及び第２の実施の形態と大きく異なる。
【００９１】
本実施の形態では、上記した第１の実施の形態と基本的に同一の製造プロセスを用いる。但し、金属板の面に形成する導体パターンを構成する薄膜導体は、金属ワイヤ及びワイヤ導体のボンディング位置毎に分離した第１及び第２の薄膜導体として形成されていて連続していない点、基板又はリードフレームに搭載の前又は後に、第１及び第２の薄膜導体をワイヤ導体で結線して接続する点で、第１の実施の形態と異なる。
【００９２】
本実施の形態では、第１及び第２の薄膜導体、封止材の内部及び外部に配置されるワイヤ導体によって第１の実施の形態よりも大きなループ径を有するコイル状導体をもつインダクタ部品を構成できる。従って、第１の実施の形態よりも大きなインダクタンス値、Ｑ値をもつインダクタ部品を得ることができる。
【００９３】
図１８に示す従来技術のチップインダクタでは、各電極５２の間を、電極５２の片面に接続される２本の金線５３により結合しているため、ループ径を本質的に大きくすることができないが、本実施の形態では、第１及び第２の薄膜導体の表裏面（片面は封止材に固着し、他面は外部に露出する。）にそれぞれワイヤ導体を接続して、第１及び第２の薄膜導体の間を結合するので、ループ径を本質的に大きくすることができる。
【００９４】
図７は、本実施の形態によるインダクタ部品（リード線型チップインダクタ）を基板に搭載（実装）した状態を例示して説明する斜視図である。図８は、インダクタ部品を基板に搭載（実装）した状態を例示して説明する図であり、図８（Ａ）は平面図、図８（Ｂ）はＴ−Ｔ部の断面図である。
【００９５】
図７、図８に示すように、インダクタ部品３５は、封止材２５の一方の面に露出して一方向（図７、図８の縦方向）に沿って配置された複数の第１及び第２の薄膜導体１０−１、１０−２と、この一方向に沿って互いに分離して配置されて封止材２５に埋設された複数の第２のワイヤ導体１２−２、封止材２５に埋設されない複数の第３のワイヤ導体１２−３とから構成される。第１の実施の形態の薄膜導体１０の代わりに、前記一方向と交差する方向（図７、図８の横方向）において対向して対をなし互いに分離する第１及び第２の薄膜導体１０−１、１０−２が、封止材２５の一方の面に露出して配置される。第１及び第２の薄膜導体１０−１、１０−２の片面は封止材２５に固着し、他面は外部に露出している。これによって、ループ径の大きいコイル状導体を形成できる。
【００９６】
対をなす第１及び第２の薄膜導体１０−１、１０−２の間の距離は、図３に示す薄膜導体１０がパターンを３分割する縦の点線により分割された長さ、又は、図５に示す薄膜導体１１の長さ以下にする。これによって、本実施の形態では、ループ径の大きいコイル状導体を実現でき、第１の実施の形態によるインダクタ部品と同等以上のインダクタンス値、より大きなＱ値をもつインダクタ部品を作成することができる。即ち、ワイヤ材質及びワイヤ径を同一としたとき、インダクタンス値が３〜４ｎＨ、Ｑ値が約４０のインダクタ部品を作成することができる。
【００９７】
対をなす第１及び第２の薄膜導体１０−１、１０−２が、第２のワイヤ導体１２−２によって封止材２５の内部で第１及び第２の薄膜導体１０−１、１０−２の片面で接続され、第１の薄膜導体１０−１とその隣の第１の薄膜導体１０−１と対をなす第２の薄膜導体１０−２とが、第３のワイヤ導体１２−３によって封止材２５の外部で接続されている。即ち、第１及び第２の薄膜導体１０−１、１０−２の隣接する対は封止材２５の外部で接続されている。この結果、複数の第１及び第２の薄膜導体１０−１、１０−２と複数の第２及び第３のワイヤ導体１２−２、１２−３とが直列接続されてコイル状導体を形成している。なお、第３のワイヤ導体１２−３による接続は、後述する基板等への搭載の前後のいずれかで行う。
【００９８】
上記した第１の実施の形態と同様にして、インダクタ部品は、ＩＣチップ２４が搭載された基板２０に絶縁性接着剤２８を用いて搭載される。複数の第１及び第２の薄膜導体１０−１、１０−２から選択された薄膜導体（図７、図８に示す例では、下から１番目の第１の薄膜導体１０−１、上から１番目の第２の薄膜導体１０−２が選択されている。）は、ワイヤボンダにより、金属ワイヤ２６を用いて基板２０のパッド２２に接続され、更にＩＣチップ２４の接続用端子に接続される。金属ワイヤ２６の接続がなされた後、図７、図８では図示していないが、インダクタ部品は他の機能部品と共に絶縁性封止材によって封止される。
【００９９】
インダクタ部品の第３のワイヤ導体１２−３、第１及び第２の薄膜導体１０−１、１０−２の面が上になり、第１及び第２の薄膜導体１０−１、１０−２の面が外部に露出するうにして、絶縁性接着剤２８によって封止材２５の面がインターポーザ基板、モジュール基板又はリードフレーム上に固定される。
【０１００】
次に、モジュール基板の接続用パッドやリードフレームと第１及び第２の薄膜導体１０−１、１０−２とを金属ワイヤ２６で電気接続するが、この時、金属ワイヤ２６と接続する第１及び第２の薄膜導体１０−１、１０−２の位置を変える、即ち、インダクタンス値、Ｑ値に応じて、金属ワイヤ２６を接続する第１及び第２の薄膜導体１０−１、１０−２を選択する。
【０１０１】
このようにして金属ワイヤ２６の接続により、第１及び第２の薄膜導体１０−１、０−２と第２及び第３のワイヤ導体１２−２、１２−３とにより形成されるコイル状導体を所望の任意の長さで電気的に取出すことによって、インダクタンス値の調整をすることができる。
【０１０２】
第１の実施の形態と同様に、本実施の形態では、金属ワイヤ２６を接続するために特別に端子を設ける必要はない。従って、本実施の形態では、インダクタ部品の外形寸法は従来技術による固定インダクタよりも小型化が可能となる。
【０１０３】
図９は、インダクタ部品の製造工程を例示説明する図である。
【０１０４】
図９（Ａ）の上部の平面図及び図９（Ａ）の下部のＳ−Ｓ部の断面図に示すように、第１の実施の形態と同様にして、金属板２７の面に第１及び第２の薄膜導体１０−１、１０−２の対によって作られるパターンをメッキで形成する。
【０１０５】
金属板２７の厚さ、縦横長さは、図３に示す例と同じであり、薄膜導体１０−１、１０−２の縦方向における配列ピッチは６０〜７０μｍであり、縦に示す点線はパターンを横方向に３等分する線である。
【０１０６】
図９に示す例では、第１及び第２の薄膜導体１０−１、１０−２の対が、６行３列で縦方向に配置される導体パターンが形成されるが、この例に限定されることはない。任意の寸法、任意の厚さ、任意の行数及び列数をもつ第１及び第２の薄膜導体１０−１、１０−２の対を、金属板２７の面に作ることができる。
【０１０７】
次に、図９（Ｂ）の上部の平面図及び図９（Ｂ）の下部のＲ−Ｒ部の断面図に示すように、対をなす第１及び第２の薄膜導体１０−１、１０−２が、第２のワイヤ導体１２−２によりワイヤボンダで第１及び第２の薄膜導体１０−１、１０−２の片面で接続される。
【０１０８】
次に、図９（Ｃ）のＲ−Ｒ部の断面図に示すように、第２のワイヤ導体１２−２が結線された配線パターンの全てを覆うように、金属板２７の上部全体を封止材２５（絶縁性樹脂）で封止する。この結果、第２のワイヤ導体１２−２は封止材２５に埋設され、第１及び第２の薄膜導体１０−１、１０−２の片面は封止材２５に固着した状態となる。
【０１０９】
次に、図９（Ｄ）のＲ−Ｒ部の断面図に示すように、金属板２７をエッチング処理によって除去し、第１及び第２の薄膜導体１０−１、１０−２の他面の全てを外部に露出させる。
【０１１０】
次に、図９（Ｅ）のＲ−Ｒ部の断面図に示すように、必要ならば、図９（Ｄ）のＲ−Ｒ部の断面図に示す縦の点線の部分で、ダイサによって切断して個片化する。個片化して得られるインダクタ部品３５の基板等に搭載する前又は後で、図８、図９の縦方向に配列される第１及び第２の薄膜導体１０−１、１０−２の対の間が、ワイヤボンダで第３のワイヤ導体によって封止材２５の外部で接続される。即ち、第１の薄膜導体１０−１と、その隣の第１の薄膜導体１０−１と対をなす第２の薄膜導体１０−２とが、第３のワイヤ導体１２−３によって接続される。
【０１１１】
このようにして個片化して得られるインダクタ部品３５は、第１及び第２の薄膜導体１０−１、１０−２と第２及び第３のワイヤ導体１２−２、１２−３によって形成されたコイル状導体もつインダクタとして機能する。なお、前記の切断は、対をなす第１及び第２の薄膜導体１０−１、１０−２の間の距離、第１及び第２の薄膜導体１０−１、１０−２の対がなす前記の行数及び列数、第２及び第３のワイヤ導体１２−２、１２−３の長さを考慮して、作成しようとするインダクタのインダクタンスの値、Ｑ値に応じて行えばよい。即ち、コイル状導体のワイヤ径、ループ径、巻数、長さを適切な値となるようにする。
【０１１２】
図１０は、第３のワイヤ導体１２−３によって接続された後の個片化されたインダクタ部品（チップインダクタ）３５の構造を例示して説明する斜視図である。
【０１１３】
図１０に示すように、第１及び第２の薄膜導体１０−１、１０−２の他面の全てが外部に露出し、第２のワイヤ導体１２−２は全て封止材２５に埋設され、第１及び第２の薄膜導体１０−１、１０−２の片面は封止材２５に固着している。
【０１１４】
第１及び第２の薄膜導体１０−１、１０−２の対によって作られ、任意の行数及び列数をもつ配線パターンの複数を１枚の金属板２７の面の異なる分画に作成することによって、上記した第１の実施の形態と同様にして、金属ワイヤ２６の接続により、各分画毎に異なる又は同じインダクタンス値をもつ複数のインダクタを構成することができるので、１種のインダクタ部品から、異なる又は同じインダクタンス値をもつ複数のインダクタを得ることができる。従って、省スペース化されたより高密度の実装が可能となる。
【０１１５】
図１１は、本実施の形態の変形例を例示して説明する図であり、図１１（Ａ）はインダクタ部品の製造工程を例示して説明する図、図１１（Ｂ）はインダクタ部品の構造を説明する斜視図である。
【０１１６】
以下、本変形例によるインダクタ部品３５−１と、図８〜図１０に示す構成によるインダクタ部品３５との相違点についてのみ説明する。この相違点は、対をなす第１及び第２の薄膜導体１０−１、１０−２が、第３のワイヤ導体１２−３によって封止材２５の外部で接続される点、第１の薄膜導体１０−１とその隣の第１の薄膜導体１０−１と対をなす第２の薄膜導体１０−２とが、第２のワイヤ導体１２−２によって封止材２５の内部で接続されている点にある。
【０１１７】
このインダクタ部品３５−１は、上記した第１の実施の形態によるインダクタ部品３４において、薄膜導体１０を第１及び第２の薄膜導体１０−１、１０−２で置き換えた構成となっている。
【０１１８】
本実施の形態によるインダクタ部品３５、３５−１の寸法は、図１０、図１１に示す、
横方向で０．３ｍｍ、縦方向で０．４ｍｍであり、高さは、上記した第１の実施の形態によるインダクタ部品３４の高さよりも、第３のワイヤ導体１２−３による半周のループの高さ（１５０μｍ〜２５０μｍ）分だけ増大するが、従来技術で得られる最も小さい巻線インダクタの高さ（０．５ｍｍ程度）以下である。この増大分だけインダクタ部品３５、３５−１の取付け高さが増大する。しかし、金属ワイヤ１２−２、１２−３によって形成されるループ径は第１の実施の形態よりも大きくなるので、インダクタンス値、Ｑ値を大きくすることができる。
【０１１９】
第４の実施の形態
本実施の形態によるインダクタ部品は面実装型チップインダクタであり、第１及び第２の実施の形態を変形して、リード線型チップインダクタであるインダクタ部品３４、３４−１を、面実装型チップインダクタであるインダクタ部品３４−２に変更するものである。即ち、金属ワイヤ２６によるワイヤボンディング方式ではなくはんだ付け方式によって、実装基板等に半田付け接続して実装できるようにしたものである。以下、第１の実施の形態との相違点について説明する。
【０１２０】
図１２は、本実施の形態によるインダクタ部品（面実装型チップインダクタ）を例示説明する図であり、図１２（Ａ）〜図１２（Ｄ）はインダクタ部品の製造工程を例示説明する図、図１２（Ｅ）はインダクタ部品の構造を説明する斜視図、図１２（Ｆ）は平面図、図１２（Ｇ）はＰ−Ｐ部の断面図である。
【０１２１】
図１２（Ａ）と図３（Ｂ）、及び、図１２（Ｂ）と図３（Ｃ）はそれぞれ同じであり、本実施の形態では、図３（Ａ）〜図３（Ｄ）に示す工程に続いて、図１２（Ｃ）に示すように、薄膜導体１０の面をレジスト２９によって平坦に覆い、電気的に絶縁被覆する。これによって、図１２（Ｅ）に示すように、薄膜導体１０が配列する縦方向の最も外側にある２つの薄膜導体１０を除いた連続領域を電気的に絶縁被覆する。この最も外側にある２つの薄膜導体１０は、実装基板等に接続される端子となる。
【０１２２】
次に、図３（Ｅ）と同様にして、図１２（Ｃ）に示す縦の点線部分でダイサによって切断して個片化する。個片化して得られる面実装可能なインダクタ部品３４−２を、図１２（Ｄ）〜図１２（Ｅ）に示す。
【０１２３】
なお、前記の最も外側にある２つの薄膜導体１０に代えて、これらの薄膜導体１０の近くにある他の２つの薄膜導体１０を除いた領域を電気的に絶縁被覆する構成としてもよいことは言うまでもない。
【０１２４】
また、必要であれば、薄膜導体１０が配列する縦方向の中間領域にある所望の１つの薄膜導体１０を切断して２グループの薄膜導体に分画して、各分画毎において最も外側又はこの近くにある２つの薄膜導体１０を除いた連続領域を電気的に絶縁被覆する変形構成としてもよい。この変形構成では、１つのインダクタ部品に異なる又は同じインダクタンス値をもつ複数のインダクタを持たせることができる。
【０１２５】
更に、上記した第１の実施の形態と同様にして、任意の行数及び列数をもつ薄膜導体１０によるパターンの複数を１枚の金属板２７の面の異なる分画に作成することによって、各分画で面実装可能なインダクタを独立して構成することができるので、１つのインダクタ部品に異なる又は同じインダクタンス値をもつ複数のインダクタを持たせることができる。この時、上記の変形構成を採用すれば、各分画毎において異なる又は同じインダクタンス値をもつ複数のインダクタを構成することができる。
【０１２６】
以上のように、１つのインダクタ部品に異なる又は同じインダクタンス値をもつ複数のインダクタを持たせることができるので、省スペース化してより高密度の実装が可能となる。
【０１２７】
更に、図１２（Ｄ）に示す個片化を行わず、３つのインダクタ部品をまとめて一度に面実装することができることは言うまでもない。
【０１２８】
図１３は、インダクタ部品３４−２を基板に搭載（実装）した状態を例示説明する図であり、図１３（Ａ）は平面図、はＯ−Ｏ部の断面図である。
【０１２９】
図１３（Ｂ）に示す例では、基板２０に形成されているパッド２２−１と前記の最も外側にある２つの薄膜導体１０とが半田３１によって接続されて面実装がなされる。図１３では図示していないが、面実装によって接続がなされた後、インダクタ部品３４−２は絶縁性封止材によって封止される。
【０１３０】
本実施の形態によるインダクタ部品３４−２の高さは、上記した第１の実施の形態によるインダクタ部品３４の高さとほぼ同じであるが、基板等に実装（搭載）する際、金属ワイヤ２６を使用しないので、インダクタ部品３４−２の実装高さは、金属ワイヤ２６で搭載する際にインダクタ部品３４の上部に金属ワイヤ２６が突出する高さだけ低くすることができる。
【０１３１】
また、本実施の形態によるインダクタ部品３４−２の寸法は、図１２（Ｅ）に示す、横方向で０．３ｍｍ、縦方向で０．４ｍｍであり、高さは、第１の実施の携帯によるインダクタ部品３４の高さにレジスト２９の厚さを加えたものになり、第３の実施の形態によるインダクタ部品３５、３５−１の高さよりも、ワイヤ導体１２−３による半周のループの高さ（１５０μｍ〜２５０μｍ）分だけ低くなる。
【０１３２】
第５の実施の形態
図１４は、本発明の第５の実施の形態を示し、インダクタ部品（リード線型チップインダクタ）をモジュール基板に搭載（実装）した状態の概略を例示説明する図であり、図１４（Ａ）は平面図、図１４（Ｂ）はＮ−Ｎ部の断面図である。
【０１３３】
図１４に示すインダクタ部品３７は２つのインダクタを一つのチップ部品に含んでいる。また、インダクタ部品３６はインダクタ部品３５、３７と同様の構造をもつが、ループ数が異なり、異なるインダクタンス値、Ｑ値をもっている。
【０１３４】
先に説明したように、上記した第１の実施の形態によるインダクタ部品３４の取付け高さは、０．２ｍｍ〜０．３ｍｍまでにでき、また、第３の実施の形態によるインダクタ部品３５、３６、３７の取付け高さは、第１の実施の形態によるインダクタ部品３４の取付け高さよりも、第３のワイヤ導体１２−３による半周のループの高さ（１５０μｍ〜２５０μｍ）分だけ増大するが、従来の固定インダクタの取付け高さ（０．５ｍｍ程度）以下である。
【０１３５】
個片化したインダクタ部品３４、３５、３６、３７を得るための個片化切断はダイサで切断するが、図１４に示すように、モジュール基板（又はインターポーザ基板）３０に実装される他部品の隙間を埋めるように最適なサイズで個片化切断すればよく、それに合わせた薄膜導体によるパターンを作成したり、複数のインダクタを１つのインダクタ部品に組み込むこと等が自由にできる。
【０１３６】
図１４に示す例では、例えば、インダクタ部品３６、３７はインダクタ部品３５の約２倍の大きさをもっており、隙間の大きさに合わせてインダクタ部品の大きさを設定している。このため、モジュール内のスペースを有効に活用でき、機能部品の高密度実装を可能とし、モジュールの小型化を可能とすることができる。
【０１３７】
図１４に示す例では、リード線型チップインダクタの例を示しているが、第４の実施の形態によるインダクタ部品３４−２を使用できることは言うまでもない。即ち、高さの低い面実装型インダクタを使用することにより、モジュールを薄型化、小型化することができる。
【０１３８】
なお、本実施の形態では、絶縁性接着剤２８（ダイボンド材）でインダクタ部品３４、３５、３６、３７等の機能部品を基板に固定し、基板に固定されたＩＣチップ２４の接続用端子とインダクタ部品３５の端子との間、及び、インダクタ部品３４、３５、３６、３７の各端子と基板に形成されたパッドとの間をそれぞれ、ワイヤボンディングにより金属ワイヤ２６で接続した後に縁性封止樹脂３３に埋設するので、一般的な半導体組立工程で簡単にモジュール基板を製造することできる。
【０１３９】
第６の実施の形態
図１５は、本発明の第６の実施の形態を示し、リードフレーム４０のタブ４１上に絶縁性（又は導電性）接着剤３１によって固定されたＩＣチップ２４上に、インダクタ部品（リード線型チップインダクタ）３５を絶縁性接着剤２８によって固定した状態の概略を例示して説明する図であり、図１５（Ａ）は平面図、図１５（Ｂ）はＭ−Ｍ部の断面図である。
【０１４０】
本実施の形態では、絶縁性接着剤２８でインダクタ部品３５等の受動部品をＩＣチップ２４上、リードフレーム４０上に固定し、ワイヤボンディングにより金属ワイヤ２６で電気的接続をした後に、図中の一点鎖線で示す絶縁性封止樹脂３３に埋設するので、一般的な半導体組立工程で簡単に部品内蔵パッケージを製造できる。
【０１４１】
個片化したインダクタ部品３５を得るための切断はダイサで切断するが、図１５に示すように、リードフレーム４０上の限られた領域を使用できるように最適なサイズで切断すればよく、また上記した第５の実施の形態と同様にして、それに合わせた薄膜導体パターンを形成したり、複数のインダクタを１つのインダクタ部品とすること等が自由にできる。このため、リードフレームパッケージ内のスペースを有効に活用でき、モジュール全体の小型化を可能とすることができる。
【０１４２】
本実施の形態によるインダクタ部品は、通常のチップ部品のように規格化されたサイズ（１６０８、１００５、０６０３）をもたず、目的に応じて自由な大きさにすることができる。
【０１４３】
また、電極間を接続してなるコイル状導体は、インダクタ部品の寸法の許す限りその巻数やループを大きくしてインダクタンス値やＱ値を高めることも可能である。あるいは、同じ電極間にそれぞれ複数本のワイヤ導体を接続することによって、インダクタンス値を任意に調整することも可能である。
【０１４４】
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１４５】
例えば、薄膜導体の材質及び厚さ、薄膜導体によるパターンの形状及び寸法、ワイヤ導体の材質、太さ長さは、必要に応じて任意に変更可能である。
【０１４６】
また、上述した実施の形態では、受動素子の代表例としてインダクタを説明したが、上述した実施の形態と同様の製造方法によって、同様の構造からなり、電気抵抗値を可変とすることができる電気抵抗素子をチップとして得ることができる。電気抵抗素子を製造する場合には、薄膜導体、ワイヤ導体として電気抵抗率の比較的大きな金属、合金を使用すればよい。
【産業上の利用可能性】
【０１４７】
以上説明したように、本発明に係る受動素子は、薄型及び小型であって特性値を任意に選択可能な受動素子であり、電子回路の小型チップ部品として極めて有用である。
【図面の簡単な説明】
【０１４８】
【図１】本発明の第１の実施の形態によるインダクタ部品を基板に搭載した状態を説明する斜視図である。
【図２】同、インダクタ部品を基板に搭載した状態を説明する平面図（Ａ）、断面図（Ｂ）である。
【図３】同、インダクタ部品の製造工程を説明する図である。
【図４】同、インダクタ部品の構造を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図５】本発明の第２の実施の形態によるインダクタ部品の製造工程を説明する図である。
【図６】同、インダクタ部品を基板に搭載した状態を説明する平面図である。
【図７】本発明の第３の実施の形態によるインダクタ部品を基板に搭載した状態を説明する斜視図である。
【図８】同、インダクタ部品を基板に搭載した状態を説明する平面図（Ａ）、断面図（Ｂ）である。
【図９】同、インダクタ部品の製造工程を説明する図である。
【図１０】同、インダクタ部品の構造を説明する斜視図である。
【図１１】本発明の第３の実施の形態の変形例によるインダクタ部品の製造工程を説明する図（Ａ）、インダクタ部品の構造を説明する斜視図（Ｂ）である。
【図１２】本発明の第４の実施の形態によるインダクタ部品の製造工程を説明する図（Ａ〜Ｄ）、インダクタ部品の構造を説明する斜視図（Ｅ）、平面図（Ｆ）、断面図（Ｇ）である。
【図１３】同、インダクタ部品を基板に搭載した状態を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１４】本発明の第５の実施の形態においてインダクタ部品をモジュール基板に搭載した状態の概略を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１５】本発明の第６実施の形態においてインダクタ部品をＩＣチップ上、リードフレーム上に搭載した状態の概略を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１６】従来技術による巻線型チップインダクタの概略を説明する斜視図である。
【図１７】同、巻線型チップインダクタを搭載しているモジュールの概略を説明する図である
【図１８】別の従来技術によるチップインダクタの構成を説明する透視斜視図（Ａ）、平面図（Ｂ）、断面図（Ｃ）である。
【符号の説明】
【０１４９】
１０、１１…薄膜導体、１０−１…第１の薄膜導体、１０−２…第２の薄膜導体、
１２−１…ワイヤ導体、１２−２…第２のワイヤ導体、１２−３…第３のワイヤ導体、
１３…接続用薄膜導体、１９…Ａｕ、２０…基板、２１…Ｎｉ、
２２、２２−１…パッド、２４…ＩＣチップ、２５…封止材、２６…金属ワイヤ、
２７…金属板、２８…絶縁性接着剤、２９…レジスト、３０…モジュール基板、
３３…絶縁性封止材、３２…セラミックパッケージ、
３４、３４−１、３４−２、３５、３５−１、３６、３７…インダクタ部品、
４０…リードフレーム、４１…タブ
【図１】
2007110042.tif 000003
【図２】
2007110042.tif 000004
【図３】
2007110042.tif 000005
【図４】
2007110042.tif 000006
【図５】
2007110042.tif 000007
【図６】
2007110042.tif 000008
【図７】
2007110042.tif 000009
【図８】
2007110042.tif 000010
【図９】
2007110042.tif 000011
【図１０】
2007110042.tif 000012
【図１１】
2007110042.tif 000013
【図１２】
2007110042.tif 000014
【図１３】
2007110042.tif 000015
【図１４】
2007110042.tif 000016
【図１５】
2007110042.tif 000017
【図１６】
2007110042.tif 000018
【図１７】
2007110042.tif 000019
【図１８】
2007110042.tif 000020