(57)【要約】【課題】  高放熱性を確保しつつ、さらに小型化を実現することが可能な回路基板およびそれを用いた回路装置を提供する。【解決手段】  この回路装置１００は、導電層３と、導電層３上に設けられた絶縁層４と、絶縁層４内に設けられた複数のビアホールと、絶縁層４上およびビアホール内に形成された導電層５と、導電層５に電気的に接続されたＬＳＩチップ９とを備えている。ＬＳＩチップ９の下方に位置する領域におけるビアホールとして、その底部が導電層３に向かって延び、且つ、導電層３に達しない凹部４ｂと、その底部が導電層３に達する接続孔４ａを形成する。【選択図】図１
2007096003.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、
前記第１の導電層の上に設けられた絶縁層と、
前記絶縁層内に設けられた１つ又は複数のコンタクトホールと、
前記絶縁層上および前記コンタクトホール内に形成された第２の導電層と、
前記第２の導電層に電気的に接続された回路素子と、
を備え、
前記コンタクトホールは、その底部が前記第１の導電層に向かって延び、且つ、前記第１の導電層に達しない凹部を含むことを特徴とした回路装置。
【請求項２】
前記絶縁層は、該絶縁層の熱伝導率を高くするための充填材を含み、
前記凹部の底部と前記第１の導電層との間隔は、前記充填材の最大粒径よりも大きいことを特徴とした請求項１に記載の回路装置。
【請求項３】
前記凹部は、前記回路素子の下方に位置する領域に設けられていることを特徴とした請求項１または２に記載の回路装置。
【請求項４】
前記コンタクトホールは、その底部が前記第１の導電層に達する接続孔をさらに含むことを特徴とした請求項１〜３のいずれか一項に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置に関し、特に高い放熱性を実現するサーマルビアを有する回路装置に関する。
【背景技術】
【０００２】
近年、電子機器などに含まれる回路装置は、小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。このため、近年では、回路装置の基板として、高い放熱性を有する金属基板を用いるとともに、その金属基板上に、ＩＣ（Integrated Circuit：集積回路）やＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）などの回路素子を装着している（例えば、特許文献１参照）。また、従来では、金属基板上に、ハイブリッドＩＣ（Hybrid Integrated Circuit：混成集積回路）が形成された構造も知られている。ここで、ハイブリッドＩＣとは、ＩＣチップやコンデンサ、抵抗などの回路素子を１つの基板上にまとめて組み込んだ回路装置を意味する。
【０００３】
図７は、特許文献１に開示された従来の回路装置の構造を概略的に示した断面図である。図７を参照して、従来の回路装置では、基板１０１上に配線層１０２が形成され、配線層１０２の内部にはサーマルビア１０３が厚さ方向に貫通して配置されている。配線層１０２は、絶縁層１０２ａと導体層１０２ｂとを積層することにより形成されている。サーマルビア１０３は、導体層１０２ｂと同時に形成され、垂直方向にビアを縦積みした構造となっている。また、サーマルビア１０３は、導体層１０２ｂの信号配線などと接触しないように疎らに配置されている。配線層１０２の表面上には、回路素子１０６を搭載すべき領域に、銅、ニッケル、金などの熱伝導率の大きいダイパッド１０４が選択的に置かれている。回路素子１０６は、接着剤層１０５によってダイパッド１０４上に固着され、回路素子１０６と配線層１０２との電気的接続はボンディングワイヤ１０７により接続される。エポキシ系の封止樹脂（図示せず）によって、回路素子１０６とボンディングワイヤ１０７が基板１０１上に封止される。
【０００４】
図７に示した従来の回路装置では、回路素子１０６で発生した熱は、回路素子１０６の内部を伝わり、接着剤層１０５、ダイパッド１０４を通り、配線層１０２では殆どがサーマルビア１０３を通過して、基板１０１に至ることになる。
【特許文献１】特開平７−１９３３４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の回路装置におけるサーマルビア１０３は、有効な熱伝導手段であるものの、サーマルビア１０３が共通のダイパッド１０４に接続されていることから、サーマルビア１０３はすべて電気的に接続されている。このため、従来の回路装置においては、サーマルビア１０３と接続された部分の導体層を、信号配線として利用することができなかった。
【０００６】
さらに、回路素子１０６の下にサーマルビア１０３を高密度に配置する場合には、信号配線となる導体層を配置できる領域が減少する（場合によっては配置できる領域がなくなる）ので、サーマルビア１０３（回路素子１０６）の周辺領域に信号配線となる導体層を配置させる必要があり、回路装置自体の面積が大きくなってしまう問題が生じる。一方、回路素子１０６の下に信号配線となる導体層を優先して配置する場合には、回路装置の小型化は実現できるものの、信号配線となる導体層と接触しないようにサーマルビア１０３を配置できる領域が限られてしまうので、サーマルビア１０３の高密度配置による放熱性の向上が実現できなくなる。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、高放熱性を実現しつつ、さらに小型化を実現することが可能な回路装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の回路装置は、第１の導電層と、第１の導電層の上に設けられた絶縁層と、絶縁層内に設けられた１つ又は複数のコンタクトホールと、絶縁層上およびコンタクトホール内に形成された第２の導電層と、第２の導電層に電気的に接続された回路素子と、を備え、コンタクトホールは、その底部が第１の導電層に向かって延び、且つ、第１の導電層に達しない凹部を含むことを特徴とする。なお、コンタクトホールは、ビアホールやスルーホールなども含む。
【０００９】
この態様によると、コンタクトホールの凹部において第２の導電層と第１の導電層とが電気的に接続していないので、凹部の下方に位置する第１の導電層を信号配線として用いることができる。また、その底部が第１の導電層に向かって延びる凹部において第２の導電層と第１の導電層との間隔が、凹部のない箇所に比べて短くなるため、凹部内の第２の導電層が第１の導電層との間の熱伝達経路として機能し、回路装置の放熱特性を向上させることができる。
【００１０】
また上記構成において、絶縁層は、該絶縁層の熱伝導率を高くするための充填材を含み、凹部の底部と第１の導電層との間隔は、充填材の最大粒径よりも大きいことが好ましい。このように構成すれば、凹部の底部と第１の導電層との間に充填材が位置していても、第１の導電層と第２の導電層との間に絶縁層が介在することになり、充填材のみを介して接続される状態にならないので、絶縁層の絶縁耐性を維持することができる。
【００１１】
さらに上記構成において、凹部は、回路素子の下方に位置する領域に設けられていることが望ましい。このように構成すれば、回路素子の下方に位置する領域の第１の導電層を信号配線として用いることができるので、回路装置の小型化を実現することができる。
【００１２】
さらに別の態様によると、本発明のある態様の回路装置は、コンタクトホールは、その底部が第１の導電層に達する接続孔をさらに含むことを特徴とする。この態様によると、凹部を介して放熱する場合に比べてより効果的な放熱経路となる接続孔を、コンタクトホールの下方に位置する第１の導電層を信号配線として用いない部分に選択的に配置することによって、回路装置の放熱特性をさらに増長することができる。
【発明の効果】
【００１３】
本発明によれば、高放熱性を確保しつつ、さらに小型化を実現することが可能な回路装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、基板に対して回路素子が存在する方向が上であると規定している。
【００１５】
（第１実施形態）
図１は、本発明の第１実施形態による回路装置を示した断面図である。
【００１６】
図１を参照して、第１実施形態による回路装置の構造について説明する。第１実施形態による回路装置１００では、例えば、約１．５ｍｍの厚みを有する基板１を用いる。例えば、この基板１は、銅からなる下層金属層と、下層金属層上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成される。
【００１７】
基板１の表面上には、例えば、約６０μｍの厚みを有するエポキシ樹脂を主成分とする１層目の絶縁層２が形成されている。
【００１８】
ここで、エポキシ樹脂を主成分とする絶縁層２の熱伝導率を高くするために、約４μｍの直径を有する充填剤（最大粒径１２μｍ）が絶縁層２に添加されている。この充填剤としては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、及び窒化ホウ素（ＢＮ）などがある。また、充填剤の体積充填率は、約６０％〜約８０％である。なお、アルミナやシリカなどの充填剤が添加されたエポキシ樹脂の熱伝導率は、約２Ｗ／（ｍ・Ｋ）であり、充填剤が添加されていないエポキシ樹脂の熱伝導率（約０．６Ｗ／（ｍ・Ｋ））よりも高い。
【００１９】
また、後述するＬＳＩチップ（回路素子）９の下方に位置する絶縁層２の所定領域に、約１００μｍの直径を有するビアホールとして、絶縁層２を貫通するビアホール２ａおよび絶縁層２の表面側に凹状の非貫通のビアホール２ｂがそれぞれ形成されている。そして、絶縁層２上の所定領域には、約１５μｍの厚みを有するとともに、貫通サーマルビア３ａ１を備える配線部３ａと、非貫通サーマルビア３ｂ１を供える配線部３ｂと、配線部３ｃ、３ｄとを含む１層目の銅からなる導電層３が形成されている。導電層３の配線部３ａは、基板１の表面に接触するように、ビアホール２ａ内に埋め込まれた部分（貫通サーマルビア）３ａ１を有する。この配線部３ａ（貫通サーマルビア３ａ１）は、基板１に直接接続され、基板１に熱を放熱する機能を有する。導電層３の配線部３ｂは、周辺領域からＬＳＩチップ９の下方の領域にまで延在して配置されているとともに、ビアホール２ｂ内に埋め込まれた部分（非貫通サーマルビア）３ｂ１を有する。また、この配線部３ｂ（非貫通サーマルビア３ｂ１）は、ビアホール２ｂの底部の絶縁層２を介して基板１に熱を放熱する機能を有するとともに、ＬＳＩチップ９からの信号を伝達する信号配線として用いられている。また、導電層３の配線部３ｃ、３ｄは、後述するＬＳＩチップ９の周辺領域に配置されている。
【００２０】
さらに、導電層３を覆うように、上記した１層目の絶縁層２と同じ厚みおよび組成を有する２層目の絶縁層４が形成されているとともに、絶縁層４上の所定領域に、上記した１層目の導電層３と同じ厚みを有する２層目の銅からなる導電層５が形成されている。
【００２１】
具体的には、絶縁層４のＬＳＩチップ９の下方に位置する領域に、約１００μｍの直径を有するビアホールとして、絶縁層４を貫通するビアホール４ａおよび絶縁層４の表面側に凹状の非貫通のビアホール４ｂがそれぞれ形成されている。これらビアホール４ａ、４ｂは、ビアホール２ａ、２ｂに対応する位置にそれぞれ形成されている。また、絶縁層４には、導電層３の配線部３ｂ、３ｃの所定の領域に、約２００μｍの直径を有し、絶縁層４を貫通するビアホール４ｃが形成されている。また、導電層５は、貫通サーマルビア５ａ１と非貫通サーマルビア５ａ２を備える配線部５ａと、非充填ビア５ｂ１、５ｃ１を備える配線部５ｂ、５ｃと、配線部５ｄを含む。そして、導電層５の配線部５ａは、配線部３ａの表面に接触するように、ビアホール４ａ内に埋め込まれた部分（貫通サーマルビア）５ａ１を有する。この部分の配線部５ａ（貫通サーマルビア５ａ１）は、配線部３ａに直接接続され、配線部３ａに熱を伝達する機能を有する。また導電層５の配線部５ａは、ビアホール４ｂ内に埋め込まれた部分（非貫通サーマルビア）５ａ２を同時に有する。この部分の配線部５ａ（非貫通サーマルビア５ａ２）は、導電層３の配線部３ｂとは接続されていないものの、ビアホール４ｂの底部の絶縁層４を介して配線部３ｂに熱を伝達する機能を有する。なお、導電層３は本発明の「第１の導電層」、ビアホール４ａは本発明の「コンタクトホールの底部が第１の導電層に達する接続孔」、ビアホール４ｂは本発明の「コンタクトホールの底部が第１の導電層に向かって延び、且つ、第１の導電層に達しない凹部」、及び導電層５は本発明の「第２の導電層」の一例である。
【００２２】
さらに、導電層５の非充填ビア５ｂ１を備える配線部５ｂは、ＬＳＩチップを囲むように周辺領域に配置されているとともに、導電層３の配線部３ｂの表面に接触するように、ビアホール４ｃの内壁をＵ字状に被覆する部分（非充填ビア）５ｂ１を有している。導電層５の非充填ビア５ｃ１を備える配線部５ｃも、配線部５ｂと同様であるが、配線部５ｃでは、ビアホール４ｃが複数個形成されている。そして、導電層５の配線部５ｄは、他のＬＳＩチップやチップ抵抗など（図示せず）と接続するように配置されている。
【００２３】
また、貫通サーマルビア５ａ１と非貫通サーマルビア５ａ２を備える配線部５ａおよび導電層５の非充填ビア５ｂ１，５ｃ１を備える配線部５ｂ、５ｃにおける所定の領域に開口部を有するソルダーレジスト層６（６ａ，６ｂ，６ｃ）が、導電層５を覆うように形成されている。さらに、配線部５ｂ、５ｃでは、ビアホール４ｃ内を埋め込むようにソルダーレジスト層６ｂ、６ｃが設けられている。ここで、ソルダーレジスト層６は、メラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂およびポリアミドビスマレイミドなどの熱硬化性樹脂からなる。尚、液晶ポリマー、エポキシ樹脂、及びメラミン誘導体は、高周波特性に優れているので、ソルダーレジスト層６の材料として好ましい。また、ソルダーレジスト層６に、ＳｉＯ２などの充填剤を添加してもよい。
【００２４】
このソルダーレジスト層６（６ａ，６ｂ，６ｃ）は、導電層５の保護膜として機能する。さらに、配線部５ｂ、５ｃでは、ビアホール４ｃ内を埋め込むようにソルダーレジスト層６ｂ、６ｃが設けられているため、ビアホール４ｃ内のソルダーレジスト層６ｂ、６ｃが、配線部５ｂ，５ｃが変形する際の緩衝材として機能し、充填ビア部（ビアホール４ｃ）の過度の変形を抑制することができる。ＬＳＩチップ９は、ソルダーレジスト層６ａの所定の領域に設けられた開口部における導電層５の配線部５ａ上に、約２０μｍの厚みを有するエポキシ樹脂からなる接着層（図示せず）を介して装着されている。このＬＳＩチップ９は、ワイヤ７によって、導電層５の配線部５ｂ，５ｃに電気的に接続されている。
【００２５】
また、図１に示すように、装置内部に装着されたＬＳＩチップ９などを保護するために、ＬＳＩチップ９を覆うように、エポキシ樹脂からなる封止樹脂層１０が形成されている。
【００２６】
図２〜図４は、図１に示した第１実施形態による回路装置の製造プロセスを説明するための断面図である。次に、図１〜図４を参照して、第１実施形態による回路装置１００の製造プロセスについて説明する。
【００２７】
まず、図２（Ａ）に示すように、基板１の表面上に、約４μｍの直径を有するアルミナまたはシリカなどの充填剤（最大粒径１２μｍ）が添加されたエポキシ樹脂と銅箔３ｅからなる積層膜を圧着することによって、約６０μｍの厚みを有する絶縁層２と約３μｍの厚みを有する銅箔３ｅを形成する。
【００２８】
次に、図２（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール２ａ、２ｂ（図１参照）の形成領域上に位置する銅箔３ｅを除去する。これにより、絶縁層２のビアホール２ａ、２ｂの形成領域が露出される。
【００２９】
次に、図２（Ｃ）に示すように、銅箔３ｅの上方から炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）を照射することによって、絶縁層２の露出した表面から基板１の表面に達するまでの領域を除去する。これにより、樹脂層２に対して、約１００μｍの直径を有し、絶縁層２を貫通するビアホール２ａを形成する。このビアホール２ａは、後述する貫通サーマルビア３ａ１を備える配線部３ａを形成するために設けられる。さらに、銅箔３ｅの上方から炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）を照射することによって、絶縁層２の露出した表面から基板１に達しない途中までの領域を除去する。これにより、樹脂層２の表面側に、約１００μｍの直径を有し、凹状の非貫通のビアホール２ｂを形成する。このビアホール２ｂは、後述する非貫通サーマルビア３ｂ１を供える配線部３ｂを形成するために設けられる。
【００３０】
ここで、各ビアホールにおける絶縁層２の開口深さは、炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）の照射パルス数によって制御することができる。なお、ビアホール２ａ、２ｂを形成する順序は、逆であっても、交互であってもよい。
【００３１】
次に、図２（Ｄ）に示すように、無電解めっき法を用いて、銅箔３ｅの上面およびビアホール２ａ、２ｂの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔３ｅの上面およびビアホール２ａ、２ｂの内部にめっきする。なお、第１実施形態では、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔３ｅの上面上に吸着させるとともに、促進剤をビアホール２ａ、２ｂの内面上に吸着させる。これにより、ビアホール２ａ，２ｂの内面上の銅めっきの厚みを大きくすることができるので、ビアホール２ａ、２ｂ内に銅を埋め込むことができる。その結果、図２（Ｄ）に示すように、樹脂層２上に、約１５μｍの厚みを有する導電層３が形成されるとともに、ビアホール２ａ、２ｂ内に導電層３が埋め込まれる。
【００３２】
次に、図３（Ｅ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層３をパターニングする。これにより、貫通サーマルビア３ａ１を備える配線部３ａと、非貫通サーマルビア３ｂ１を供える配線部３ｂと、周辺領域の配線部３ｃ、３ｄを形成する。
【００３３】
次に、図３（Ｆ）に示すように、導電層３を覆うように、約４μｍの直径を有するアルミナまたはシリカなどの充填剤（最大粒径１２μｍ）が添加されたエポキシ樹脂と銅箔５ｅからなる積層膜を圧着することによって、約６０μｍの厚みを有する絶縁層４と約３μｍの厚みを有する銅箔５ｅを形成する。
【００３４】
次に、図３（Ｇ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール４ａ、４ｂ、４ｃ（図１参照）の形成領域上に位置する銅箔５ｅを除去する。これにより、絶縁層４のビアホール４ａ、４ｂと、ビアホール４ａ、４ｂよりも開口径の広いビアホール４ｃの形成領域が露出される。第１実施形態では、ビアホール４ａ、４ｂの開口径を約１００μｍ、ビアホール４ｃの開口径を約２００μｍとしている。
【００３５】
次に、図４（Ｈ）に示すように、絶縁層４のビアホール４ａの形成領域において、銅箔５ｅの上方から炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）を照射することによって、絶縁層４の露出した表面から導電層３ａの表面に達するまでの領域を除去する。これにより、樹脂層４に対して、約１００μｍの直径を有し、絶縁層４を貫通するビアホール４ａを形成する。このビアホール４ａは、後述する貫通サーマルビア５ａ１を備える配線部５ａを形成するために設けられる。さらに、ビアホール４ｂの形成領域において、銅箔５ｅの上方から炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）を照射することによって、絶縁層４の露出した表面から導電層３ｂに達しない途中までの領域を除去する。これにより、樹脂層４の表面側に、約１００μｍの直径を有する凹部状の非貫通のビアホール４ｂを形成する。このビアホール４ｂは、後述する非貫通サーマルビア５ａ２を供える配線部５ａを形成するために設けられる。さらに、ビアホール４ｃの形成領域において、銅箔５ｅの上方から炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）を照射することによって、絶縁層４の露出した表面から導電層３ｂ、３ｃの表面に達するまでの領域を除去する。これにより、樹脂層４に、約２００μｍの直径を有し、絶縁層４を貫通するビアホール４ｃを形成する。このビアホール４ｃは、後述する非充填ビア５ｂ１、５ｃ１を備える配線部５ｂ，５ｃを形成するために設けられる。
【００３６】
ここで、各ビアホールにおける絶縁層４の開口深さは、炭酸ガスレーザまたはＵＶレーザ（波長３５５ｎｍ）の照射パルス数によって制御することができる。なお、ビアホール４ａ、４ｂ、４ｃを形成する順序は、製造工程においてスループットが向上するように適宜設定される。
【００３７】
次に、図４（Ｉ）に示すように、無電解めっき法を用いて、銅箔５ｅの上面およびビアホール４ａ、４ｂ、４ｃの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔５ｅの上面およびビアホール４ａ、４ｂ、４ｃの内部にめっきする。ビアホール４ａ、４ｂでは、この際、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔５ｅの上面上に吸着させるとともに、促進剤をビアホール４ａ、４ｂの内面上に吸着させる。これにより、ビアホール４ａ、４ｂの内面上の銅めっきの厚みを大きくすることができるので、ビアホール４ａ、４ｂ内に銅を埋め込むことができる。その結果、樹脂層４上に、約１５μｍの厚みを有する導電層５が形成されるとともに、ビアホール４ａ、４ｂ内に導電層５が埋め込まれ充填される。ビアホール４ｃでは、導電層５の形成膜厚に比べてビア径が大きいので、導電層５は、ビアホール４ｃの内壁を被覆するようにのみ形成される。
【００３８】
次に、図４（Ｊ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層５をパターニングする。これにより、貫通サーマルビア５ａ１と非貫通サーマルビア５ａ２を備える配線部５ａと、非充填ビア５ｂ１、５ｃ１を備える配線部５ｂ、５ｃと、周辺領域の配線部５ｄを形成する。
【００３９】
次に、図５（Ｋ）に示すように、導電層５を覆うように、導電層５のワイヤボンディング部５ｂ、５ｃに対応する領域に開口部を有するソルダーレジスト層６（６ａ，６ｂ，６ｃ）を形成する。この際、配線部５ｂ、５ｃでは、ビアホール４ｃ内を埋め込むようにソルダーレジスト層６ｂ，６ｃがそれぞれ設けられている。
【００４０】
そして、ソルダーレジスト層６ａの所定の領域に設けられた開口部における導電層５の配線部５ａ上に、約５０μｍの厚みを有するエポキシ樹脂からなる接着層（図示せず）を介してＬＳＩチップ９を装着する。このＬＳＩチップ９を装着した後の接着層の厚みは、約２０μｍとなる。この後、ＬＳＩチップ９と導電層５のワイヤボンディング部（配線部５ｂ、５ｃ）とをワイヤ７により電気的に接続する。
【００４１】
最後に、図１に示したように、基板１上のＬＳＩチップ９を保護するために、ＬＳＩチップ９を覆うように、エポキシ樹脂からなる封止樹脂層１２を形成することによって、第１実施形態による回路装置１００が形成される。
【００４２】
第１実施形態によると、ビアホール４ｂ内において導電層５の配線部５ａ（非貫通サーマルビア５ａ２）と導電層３の配線部３ｂとが電気的に接続されていないので、ビアホール４ｂの下方に位置する配線部３ｂを信号配線として利用することができる。また、ビアホール４ｂ部の導電層５（非貫通サーマルビア５ａ２）と導電層３との間隔（ビアホール４ｂ底部における絶縁層４の厚さに相当）が、ビアホールのない箇所に比べて短いため、ビアホール４ｂ内の導電層５（非貫通サーマルビア５ａ２）が導電層３との間の熱伝達経路として機能し、回路装置１００の放熱特性を向上させることができる。
【００４３】
また、ビアホール４ｂは、ＬＳＩチップ９の下方に位置する領域に設けられているため、ＬＳＩチップ９の下方に位置する領域の導電層３を信号配線として用いることができるようになるので、回路装置１００の小型化を実現することができる。
【００４４】
さらに、回路装置１００内にビアホールの底部が導電層３に達するビアホール４ａを含む場合、ビアホール４ｂ（非貫通サーマルビア５ａ２）を介して熱を放熱する場合に比べてより効果的な放熱経路となるビアホール４ａ部（貫通サーマルビア５ａ１）を、ビアホールの下方に位置する導電層３を信号配線として用いない部分（例えば、配線部３ａ）に選択的に配置することによって、回路装置１００の放熱特性をさらに増長することができるようになる。
【００４５】
さらに、ビアホール４ｂ部の導電層５（非貫通サーマルビア５ａ２）と導電層３との間隔（ビアホール４ｂ底部における絶縁層４の厚さに相当）が、絶縁層４に含まれる充填材の最大粒径よりも大きいため、ビアホール４ｂ底部と導電層３との間に充填材が位置していたとしても、導電層３と導電層５との間に絶縁層４が介在することになり、充填材のみを介して接続される状態にならないので、絶縁層４の絶縁耐性を維持することができる。なお、ビアホール４ｂ部の導電層５（非貫通サーマルビア５ａ２）と導電層３との間隔が絶縁層４に含まれる充填材の最大粒径よりも小さく、導電層３と導電層５とが充填材のみを介して接続される状態になった場合には、親水化処理が施された充填材の表面（充填材と絶縁層との界面）がビアホール４ｂ内に剥き出しになり、その表面部分を通じて導電層間に電流が流れてしまうため、絶縁層４の絶縁耐性が劣化することになる。
【００４６】
（第２実施形態）
図６は、本発明の第２実施形態による回路装置を示した断面図である。第１実施形態と異なる箇所は、ＬＳＩチップ９と導電層５のワイヤボンディング部において、導電層３と接続することができない箇所に、絶縁層４の表面側に凹状の非貫通のビアホール４ｃ１を設けていることである。それ以外については、第１実施形態と同様である。
【００４７】
第２実施形態においても、ビアホール４ｃ１内において導電層５の配線部５ｃ２（非貫通サーマルビア５ｃ３）と導電層３の配線部３ｃ１とが電気的に接続されていないので、ビアホール４ｃ１の下方に位置する配線部３ｃ１を信号配線として利用することができる。また、ビアホール４ｃ１部の導電層５（非貫通サーマルビア５ｃ３）と導電層３との間隔が、ビアホールのない箇所に比べて短いため、ビアホール４ｃ１内の導電層５（非貫通サーマルビア５ｃ３）が導電層３との間の熱伝達経路として機能し、回路装置１００Ａにおいて特にその部分の放熱特性を向上させることができる。
【００４８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４９】
例えば、上記実施形態では、ＬＳＩチップ９の下方に位置するビアホール４ａ、４ｂを導電層５によって完全に埋め込んだ例を示したが、本発明はこれに限らず、ＬＳＩチップ９の下方に位置するビアホールを、ビアホール４ｃのような非充填ビア状（非充填ビア５ｂ１、５ｃ１）に形成してもよい。これによっても、同様の効果を得ることができる。
【００５０】
また、上記実施形態では、ＬＳＩチップが装着された回路装置に本発明を適用したが、本発明はこれに限らず、ＬＳＩチップ以外の回路素子が装着された回路装置や回路装置以外の半導体集積回路装置にも適用可能である。
【００５１】
さらに、上記実施形態では、１層目の導電層上に２層目の絶縁層および導電層が順次形成された２層構造の回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、１層構造の回路装置にも適用可能である。また、２層目の導電層上に、さらに３層目の絶縁層および導電層が順次形成された回路装置にも適用可能である。また、４層以上の多層構造の回路装置にも適用可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施形態による回路装置を示した断面図である。
【図２】本発明の第１実施形態による回路装置の製造プロセスを説明するための断面図である。
【図３】本発明の第１実施形態による回路装置の製造プロセスを説明するための断面図である。
【図４】本発明の第１実施形態による回路装置の製造プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による回路装置の製造プロセスを説明するための断面図である。
【図６】本発明の第２実施形態による回路装置を示した断面図である。
【図７】従来の回路装置の構造を概略的に示した断面図である。
【符号の説明】
【００５３】
１  基板
２  絶縁層
２ａ  絶縁層２を貫通するビアホール（接続孔）
２ｂ  絶縁層２の表面側の非貫通のビアホール（凹部）
３  導電層
３ａ，３ｂ，３ｃ，３ｄ  配線部
３ａ１  貫通サーマルビア
３ｂ１  非貫通サーマルビア
４  樹脂層
４ａ  絶縁層４を貫通するビアホール（接続孔）
４ｂ  絶縁層４の表面側の非貫通のビアホール（凹部）
４ｃ  絶縁層４を貫通するビアホール（接続孔）
５  導電層
５ａ，５ｂ，５ｃ，５ｄ  配線部
５ａ１  貫通サーマルビア
５ａ２  非貫通サーマルビア
５ｂ１，５ｃ１  非充填ビア
６  フォトソルダーレジスト層
７  ワイヤ
９  ＬＳＩチップ（回路素子）
１０  封止樹脂層
１００  回路装置
【図１】
2007096003.tif 000003
【図２】
2007096003.tif 000004
【図３】
2007096003.tif 000005
【図４】
2007096003.tif 000006
【図５】
2007096003.tif 000007
【図６】
2007096003.tif 000008
【図７】
2007096003.tif 000009