(57)【要約】【課題】  分極による正及び負の両方の固定電荷を積極的に利用し、それにより形成される分極接合を利用した整流ダイオードを提供すること。【解決手段】  ２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有する整流ダイオードにおいて、該積層構造の一方の側端に上記第一の導電型のキャリアに対してショットキー特性を有する第一の電極と、他方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えた整流ダイオードである。【選択図】        図３
2007184382.tif 000002
【特許請求の範囲】
【請求項１】
２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有する整流ダイオードにおいて、
該積層構造の一方の側端に上記第一の導電型のキャリアに対してショットキー特性を有する第一の電極と、
他方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えた整流ダイオード。
【請求項２】
上記第一の電極は、上記第二の導電型のキャリアに対してオーミック特性を有することを特徴とする請求項1に記載の整流ダイオード。
【請求項３】
２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有する整流ダイオードにおいて、
該積層構造の一方の側端に、上記第一の導電型のキャリアに対してショットキー特性を有する第一の電極、及び上記第二の導電型のキャリアに対してオーミック特性を有するとともに第一の電極と電気的に接続された第三の電極と、
他方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えた整流ダイオード。
【請求項４】
上記積層構造の他方の側端に隣接する半導体の一部は、高濃度にドープされていることを特徴とする請求項１乃至３のいずれか１項に記載の整流ダイオード。
【請求項５】
上記２種類以上の半導体は、組成の異なるIII−Ｖ族化合物半導体である請求項1乃至４のいずれか１項に記載の整流ダイオード。
【請求項６】
上記III−Ｖ族化合物半導体は、III族窒化物半導体であり、その化学式はＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される請求項５に記載の整流ダイオード。
（式中ｘ、ｙ及びｚは、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１を満足させる数値を持つものとする。）
【請求項７】
上記III族窒化物半導体は、ｃ軸方向に積層されていることを特徴とする請求項６に記載の整流ダイオード。
【請求項８】
上記２種類以上の半導体は、組成の異なるII−ＶI族酸化物半導体である請求項1乃至４のいずれか１項に記載の整流ダイオード。
【請求項９】
上記２種類以上の半導体は、結晶構造の異なるＳｉＣ化合物半導体である請求項1乃至４のいずれか１項に記載の整流ダイオード。
【請求項１０】
上記整流ダイオードは、半導体基板上に集積化されていることを特徴とする請求項１乃至９のいずれか１項に記載の整流ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流ダイオードに関し、特に半導体の分極接合を有する整流ダイオードに関するものである。
【背景技術】
【０００２】
全エネルギー消費に占める電気エネルギーの比率（電力化率）は年々大きくなっている。現在、日本における電力化率は４割に達しており、今後さらに増加していくと見込まれる。限りある資源を有効に利用するためには、電気エネルギーの変換・制御技術をより高い効率で行う技術の開発が必要である。
この電力の変換・制御を扱う半導体の分野は、パワーエレクトロニクスと呼ばれる。中でも半導体を用いた整流ダイオードは、その中心的な役割を担っている。整流ダイオードの逆方向耐圧、及び順方向のオン抵抗は、変換・制御の効率に大きな影響を与える。そのため、より高い耐圧をもち、かつ、より低いオン抵抗をもつ整流ダイオードが必要とされている。これらの特性を向上させることで、電力の変換・制御における損失を低減することができる。ただし、耐圧とオン抵抗の間には、一般にトレードオフの関係が存在するため、一つの特性を向上させると、他方の特性が劣化してしまう傾向にある。
【０００３】
このトレードオフの関係を打破し、整流ダイオードの特性を向上させる方法として、大きく分けて２種類が考えられる。まず一つ目として、もっとも根本的な解決策は、これまで一般的に用いられてきたＳｉを、ワイドバンドギャップ半導体に置き換えて整流ダイオードを作る方法である。ワイドバンドギャップ半導体とはバンドギャップエネルギーがＳｉ（１．１ｅＶ）に比べて大きな半導体のことであり、現在最も注目されているのは、ＳｉＣ（〜３．０ｅＶ）、III族窒化物半導体（〜６．２ｅＶ）及びII−ＶI族酸化物半導体（〜７．８ｅＶ）である。バンドギャップエネルギーが大きいほど絶縁破壊電圧が高くなるため、これらの半導体を用いることで、同じ逆方向耐圧を持ちながら、オン抵抗がＳｉを使った整流ダイオードに比べ数百分の一に抑えられると予想されている。
【０００４】
もう一つは、ＭＲ−ＪＢＳ (Ｍｕｌｔｉ  ＲＥＳＵＲＦ  Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｒｅｃｔｉｆｉｅｒ)に代表されるように、超接合という新しい技術を用いる方法である。超接合とは、従来のｐｎ接合の改良型であり、半導体中にｐ型領域とｎ型領域を作りこみ、この二つの領域の総電荷量をほぼ等しく設計することにより、キャリア補償の効果を発生させ、空乏層内の電界分布を一定に保つ技術である。この超接合を用いると、それまで考えられていたＳｉの材料限界を超える性能が実現できることが分かっている。
【０００５】
しかし、この超接合の作製には精密な半導体プロセス技術、又は成長技術が必要とされるため、現在のところＳｉを用いた半導体素子でしか実用化されていない。例えば、ＭＲ−ＪＢＳでは、一旦エッチングによりｎ型Ｓｉ基板に深い溝（トレンチ構造）を形成し、その後、結晶成長によりｐ型Ｓｉでこの溝を埋め込む方法などが取られる。このとき、形成する溝には高いアスペクト比（溝の幅と深さの比）が要求される。また、理想的な超接合を作るためには、正電荷と負電荷のドーピング総量を完全に等しく保つ必要がある。超接合構造は、この関係が崩れると、使用できる素子耐圧が制限されてしまう。しかし、そのようなことは原理的に不可能であり、実用上は、例えば特許文献１に開示されているように、正電荷と負電荷のドーピング総量の誤差を数％以内に抑えて超接合を形成する。
【０００６】
以上、オン抵抗と耐圧のトレードオフを改善するためには、大きく分けてワイドバンドギャップ半導体を用いる方法と、超接合を用いる方法があることを述べた。つまり、この二つの方法を同時に用い、ワイドバンドギャップ半導体において超接合を持った素子を作製することができれば、理想的なパワーエレクトロニクス用の整流ダイオードを実現することができる。しかし、上述のように超接合の作製には高度な精度の半導体プロセス技術及び成長技術を要し、これをＳｉ以外の半導体に適用するのは、従来技術でははなはだ困難であった。
【０００７】
これまでに発明された様々な半導体素子の基本構造は、ドーピングによるｐ型及びｎ型の導電性制御及びヘテロ接合によるバンド構造の制御であり、これらを組み合わせることで、それぞれの特徴を持った動作を実現している。もちろん、超接合を有するＳｉ半導体素子もこれらの技術により製作される。
【０００８】
一方で、半導体の分極を用いて、導電型を制御することも可能であることが知られている。分極とは、ヘテロ接合の界面において固定電荷が発生する現象であり、結晶が無歪でも発生する自発分極と、歪により発生するピエゾ分極がある。この固定電荷に引き寄せられ、ヘテロ接合界面の近傍に電子又は正孔が生じる。
【０００９】
ドーピングによって形成されたキャリアに比べ、この分極によるキャリアは、様々な異なった特長を持つ。まず、第一に、半導体中に分布する固定電荷の総量を、制御することが容易であるという特長がある。例えば２種類の半導体のヘテロ接合を考えた場合、そこに発生する固定電荷の総量は、接合する半導体の種類で決定される。つまり、接合の急峻性を変化させたり、界面に別の半導体層を挿入しても、固定電荷の総量には影響を与えない。また、２種類の半導体を交互に積層した場合、大きさが等しく符号が逆の分極電荷が、各へテロ界面に交互に現れる。
第二に、ドーピング技術では不可能な高濃度の固定電荷を空間的に集中させて発生させることができる。例えばIII族窒化物半導体のヘテロ接合では、１０１３ｃｍ−２程度の面密度で分極電荷が得られる。このとき、界面の急峻性を１ｎｍと仮定すると、固定電荷密度は約１０２０ｃｍ−３となり、非常に高密度になる。これによりドーピング技術のみでは困難なキャリアの空間的な分布を実現することができる。
【００１０】
第三に、原理的にキャリアの活性化エネルギーが無視できるという特徴をもつ。ここでいう活性化エネルギーとは、キャリアを発生させるための熱エネルギーのことである。ワイドバンドギャップ半導体では、ドーピングによる導電性の制御において、この活性化エネルギーが室温における熱エネルギーに比べ大きくなってしまう傾向にあり、問題となっている。しかし、分極を用いれば、この問題は生じない。つまりドーピングではｐ型、ｎ型の制御が困難な半導体においても、導電性を制御できる可能性がある。
【００１１】
第四に、このとき発生するキャリアは、上述のように空間的に集中しており、また、イオン化不純物散乱の影響も低いので、高い移動度を持つことができる。ドーピングによりキャリアを発生させた場合、例えば、バルクＧａＮの電子移動度は２００ｃｍ２／Ｖｓ程度であるが、分極による２次元電子ガスにすることにより１０００ｃｍ２／Ｖｓ以上の移動度が容易に得られる。
【００１２】
以上のように、分極により発生するキャリアは、様々な特長を持っている。そのため、ドーピングによるｐ型又はｎ型の制御技術及びヘテロ接合によるバンドラインナップの制御に加えて、上述の分極現象を積極的に利用すれば、これまでにない半導体素子を実現できる。
【００１３】
この分極という現象は、多くの半導体で見られる。しかし、上述のような観点に立った半導体素子は、これまであまり注目されてこなかった。その理由の一つとして、ＧａＡｓなどの、立方晶系の結晶構造をもつ半導体では、分極が小さいことがある。一方で、近年において高品質な単結晶が得られるようになった六方晶系の結晶構造をもつIII族窒化物半導体は、非常に大きな分極を生じることが知られている。
【００１４】
III族窒化物半導体は、光デバイスとして１９９０年代から注目され始めたIII−Ｖ族化合物半導体である。化学式としてはＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される。III族窒化物半導体を用いた発光デバイスにおいて、この大きな分極は、量子閉じ込めシュクタル効果による発光効率の減少をまねくため、欠点とされてきた。これまでに、分極を積極的に利用した半導体素子として、III族窒化物半導体を用いた高電子移動度トランジスタがある。これは、分極により発生する正の固定電荷を利用したものである。しかし、正及び負の両方の固定電荷を利用し、それにより発生する電子及び正孔を積極的に利用した整流ダイオードは、これまで報告されていない。
【特許文献１】特開２００１−１１１０４１号公報
【特許文献２】特開平８−１４８６９９号公報
【非特許文献１】S. Kunoriet al, Proc. ISPSD’02, p.33 (2002)
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の解決しようとする課題は、分極による正及び負の両方の固定電荷を積極的に利用し、それにより形成される分極接合を利用した整流ダイオードを提供することである。
【課題を解決するための手段】
【００１６】
本発明は、分極により形成される超接合に利用した整流ダイオードに関するものであり、次のような整流ダイオードを提供することにより課題は解決される。
（1）２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有する整流ダイオードにおいて、
該積層構造の一方の側端に上記第一の導電型のキャリアに対してショットキー特性を有する第一の電極と、
他方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えた整流ダイオード。
（２）上記第一の電極は、上記第二の導電型のキャリアに対してオーミック特性を有することを特徴とする整流ダイオード。
（３）２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した積層構造を有し、上記ヘテロ接合の界面に分極により発生する正及び負の固定電荷により、第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有する整流ダイオードにおいて、
該積層構造の一方の側端に、上記第一の導電型のキャリアに対してショットキー特性を有する第一の電極、及び上記第二の導電型のキャリアに対してオーミック特性を有するとともに第一の電極と電気的に接続された第三の電極と、
他方の側端に上記第一の導電型のキャリアに対してオーミック特性を有する第二の電極とを備えた整流ダイオード。
（４）上記積層構造の他方の側端に隣接する半導体の一部は、高濃度にドープされていることを特徴とする整流ダイオード。
（５）上記２種類以上の半導体は、組成の異なるIII−Ｖ族化合物半導体である整流ダイオード。
（６）上記III−Ｖ族化合物半導体は、III族窒化物半導体であり、その化学式はＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される整流ダイオード。
（式中ｘ、ｙ及びｚは、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１を満足させる数値を持つものとする。）
（７）上記III族窒化物半導体は、ｃ軸方向に積層されていることを特徴とする整流ダイオード。
（８）上記２種類以上の半導体は、組成の異なるII−ＶI族酸化物半導体である整流ダイオード。
（９）上記２種類以上の半導体は、結晶構造の異なるＳｉＣ化合物半導体である整流ダイオード。
（１０）上記整流ダイオードは、半導体基板上に集積化されていることを特徴とする整流ダイオード。
【発明の効果】
【００１７】
本発明によれば逆方向耐圧を犠牲にせずに、分極により発生したキャリアの分だけオン抵抗を低減することができるため、これにより整流ダイオードの逆方向耐圧とオン抵抗のトレードオフを改善することができる。
また分極による正又は負の固定電荷により発生する、少なくとも第一の導電型のキャリア又は第二の導電型のキャリアの高い移動度を用いることにより上記整流ダイオードのオン抵抗がさらに低減され、高周波特性も向上させることができる。
【００１８】
さらに上記（２）〜（３）記載の整流ダイオードでは、上記第二の導電型に対するオーミック電極を形成することにより、過渡応答における空乏層の伸び縮みを改善し、これにより上記整流ダイオードの高周波特性を向上させることができる。
さらに上記（４）記載の整流ダイオードでは、上記第二の電極付近の分極接合にドーピングを行うことにより、コンタクト抵抗を低減することが出来るため、これにより上記整流ダイオードのオン抵抗をさらに向上させることが出来る。
さらに上記（１０）記載の整流ダイオードでは、同一基板上に本発明による整流ダイオードを集積化させることで、電子回路の体積を低減することが出来る。
【発明を実施するための最良の形態】
【００１９】
図１は、ＧａＮ層１及びＡｌｙＧａ１−ｙＮ層２をｃ軸方向に積層した場合のバンドラインナップの模式図である。このように、ＡｌｙＧａ１−ｙＮ（０００−１）／ＧａＮ（０００１）及びＡｌｙＧａ１−ｙＮ（０００１）／ＧａＮ（０００−１）界面に、正及び負の分極による固定電荷により、電子及び正孔を、それぞれ発生させることができる。このように分極を用いて、電子及び正孔を交互に発生させた半導体のｐｎ接合を、本明細書では「分極接合」と定義する。
【００２０】
分極接合は、次の２つの理由から、理想的な超接合として用いることが出来る。まず、半導体中の分極以外の固定電荷を、分極による固定電荷に対して低く抑えることで、正及び負の固定電荷量を高い精度で等しくすることが可能である。例えば、分極電荷の大きさρｐ=１×１０１３ｃｍ−２、分極以外の固定電荷量ρｂａｃｋ＝１×１０１６ｃｍ−３とし、分極接合の各層の厚さを１００ｎｍと仮定すると、正及び負の固定電荷の大きさの誤差はわずか２％となる。二つ目として、分極接合を用いることで、ｎ型領域及びｐ型領域の幅と長さのアスペクト比を非常に大きくすることが可能である。なぜなら、分極接合の形成には、エッチングやイオン注入を用いる必要が無いためである。
【００２１】
本発明を適用していない通常の整流ダイオードと、本発明を適用した分極接合を有する整流ダイオードの特性をデバイスシュミレーションにより比較する。図２は、本発明を適用していない整流ダイオードの概略図である。アノード電極５は電子に対してショットキー特性をもち、カソード電極６は正孔に対してオーミック特性をもつ。これにより整流性が得られる。ｎ−ＧａＮ層３の固定電荷濃度ρｂａｃｋ及び、その長さｄｄｒｉｆｔを変化させてその特性を調べた。
【００２２】
図３は、本発明を適用した整流ダイオードの構造の概略図である。分極接合領域７は、Al組成９％のｎ−Ａｌ０．０９Ｇａ０．９１Ｎ層及びｎ−ＧａＮ層の積層構造により形成した。各層の厚さは１００ｎｍとした。各へテロ界面の分極電荷の大きさρｐは、理論値より５×１０１２ｃｍ−２とした。アノード電極９は電子に対してショットキー特性をもち、カソード電極１０は正孔に対してオーミック特性をもつ。また、カソード電極１０付近の分極接合領域にはドナー不純物をドーピングすることにより、分極による負電荷を打ち消したｎ型化分極接合領域８を形成した。このｎ型化分極接合領域は、カソード電極におけるコンタクト抵抗を低減するとともに、逆バイアス時におけるパンチスルーを防ぐ役目も担っている。分極接合領域７の分極電荷以外の固定電荷濃度ρｂａｃｋ及び、その長さｄｄｒｉｆｔを変化させてその特性の変化を調べた。
【００２３】
図２及び図３の整流ダイオードにおける逆方向耐圧とオン抵抗の関係を調べた。図４は、そのシミュレーション結果である。耐圧は、アバランシェ電流、及びカソード電極におけるトンネル電流の増加により求めた。まず、本発明を適用していない整流ダイオードについてみると、ρｂａｃｋの大きさにより、実現できる耐圧の限界があることが分かる。この耐圧の限界は、ρｂａｃｋが小さいほど増加する傾向にある。本発明を適用した整流ダイオードにおいても同様の傾向が見られており、各ρｂａｃｋにおける耐圧の限界は、本発明を適用していない整流ダイオードと同程度の値が得られている。これは、正及び負の分極電荷がお互いに補償しあい、その結果残ったρｂａｃｋが耐圧を決定していることを表している。
【００２４】
一方で、オン抵抗については本発明の適用により大きく低減されることが図４よりわかる。つまり、本発明により、耐圧を犠牲にせずに、分極により発生したキャリアの分だけオン抵抗を低減することができ、これによりオン抵抗と耐圧のトレードオフを大きく改善できる。また、本発明の効果は、高耐圧にいくほど向上することが分かる。例えば、１０ｋＶ以上の高耐圧領域において、本発明を適用することで１／１００以下にオン抵抗が改善されることが期待できる。
【００２５】
一般に、超接合の性能は、半導体中の正及び負の固定電荷量の誤差が小さいほど向上する。図３における正及び負の固定電荷の大きさの誤差は、ρｂａｃｋ＝１×１０１７、１×１０１６及び１×１０１５ｃｍ−３において、それぞれ４０%、４%及び０．４％である。固定電荷の大きさの誤差が４０％と大きい場合でも、本発明の効果は得られる。ただし、上述のようにρｂａｃｋの大きさにより、耐圧の限界が存在する。また、オン抵抗に関してはρｐが大きいほど小さくなる傾向にある。そのため、本発明の適用にはρｂａｃｋが小さいく、かつρｐが大きいほど望ましい。
【００２６】
次に、整流ダイオードは、高周波で使われる場合がほとんどである。整流ダイオードの高周波特性を向上させるには、空乏層の伸び縮みの応答速度を速くしてやる必要がある。そのためには、空乏層に効率よく電子と正孔を注入する必要がある。よって、図３におけるアノード電極９は、正孔に対してオーミック特性をもつことが望ましい。III族窒化物半導体については、電子に対してはショットキー特性をもち、かつ、正孔に対してオーミック特性をもつ電極として、Ｎｉ及びＰｔなどの金属を用いたものがある。ただし、正孔に対する良好なオーミック特性を保ちつつ、電子に対するショットキー障壁の高さを自由に調整することは、一般に困難である。そのような場合、図５に示すようにアノード電極に２種類の電極を用いても良い。
【００２７】
また、本発明はパワーデバイスの集積回路に用いることが出来る。これまでのＳｉを用いたパワーデバイスでは、オン抵抗を低減させるために大きな面積を必要とし、集積化が困難であった。一方で、Ｓｉをワイドバンドギャップ半導体に置き換えることにより、特性を劣化させずに素子寸法を下げることができる。本発明は、このオン抵抗と逆方向耐圧のトレードオフをさらに改善することができ、かつ、横型素子の作製に適した構造を持っている。そのため、本発明による整流ダイオードは、同一基板上への集積化、及びその他の半導体素子、例えば高電子移動度トランジスタなどとの集積化を行うことが可能である。
【００２８】
なお、本明細書では分極接合の効果について、III族窒化物半導体を例に挙げて説明を行ったが、本発明は、分極の発生する全ての半導体において適用可能である。例えば、ＺｎＯに代表されるII−ＶI族酸化物半導体のヘテロ接合は、大きな分極による固定電荷が発生するため、本発明を適用することができる。ＺｎＯ／ＺｎｍＭｇ１−ｍＯなどのヘテロ接合がその一例である。II−ＶI族酸化物半導体は、非常に大きなバンドギャップをもつ半導体であり、パワーデバイスとして大きな可能性をもつ。
【００２９】
さらに、ポリタイプの異なるＳｉＣのヘテロ接合も、大きな分極を発生することが知られており、本発明を適用することができる。４Ｈ−ＳｉＣ／３Ｃ−ＳｉＣ、及び６Ｈ−ＳｉＣ／３Ｃ−ＳｉＣなどのヘテロ接合がその一例である。ＳｉＣもワイドバンドギャップ半導体であり、また、Ｓｉと同じ四族元素からなるため、Ｓｉで確立された多くの既存技術を利用できるという利点をもつ。
【図面の簡単な説明】
【００３０】
【図１】２種類のIII族窒化物半導体を積層したときのバンドラインナップの模式図
【図２】本発明を適用していない整流ダイオードの構造の概略図
【図３】本発明を適用した整流ダイオードの構造の概略図
【図４】整流ダイオードにおけるオン抵抗と耐圧のシミュレーション結果
【図５】アノード電極に２種類の金属を用いた整流ダイオードの概略図
【符号の説明】
【００３１】
１  ｉ−ＧａＮ層
２  ｉ−ＡｌｙＧａ１−ｙＮ層
３  ｎ―ＧａＮ層
４  ｎ＋ＧａＮ層
５  アノード電極
６  カソード電極
７  分極接合領域
８  ｎ型化分極接合領域
９  アノード電極
１０  カソード電極
１１  分極接合領域
１２  アノード電極
１３  アノード電極１２と種類の違う金属を用いたアノード電極
１４  カソード電極
【図１】
2007184382.tif 000003
【図２】
2007184382.tif 000004
【図３】
2007184382.tif 000005
【図４】
2007184382.tif 000006
【図５】
2007184382.tif 000007