(57)【要約】【課題】  インターフェース回路部のみ“ＯＮ”しているスタンバイモードの解除実行後、外部リセット信号の指令を無効にする。【解決手段】  ＬＣＤドライバ２０には、入出力回路部１、ロジック・メモリ回路部２、及びリセット端子ＰａｄＲｅｓｅｔが設けられている。入出力回路１には、２入力ＮＯＲ回路ＮＯＲ１とインバータＩＮＶ１からなるシュミット回路３、ディープスタンバイ解除回路４、第１のレベルシフト回路５、及び第２のレベルシフト回路８が設けられ、ロジック・メモリ回路部２には、レギュレータ回路６及びレジスタが設けられている。ディープスタンバイモードが解除され、複数の内部電源が“ＯＮ”したあと、レジスタ７から“ｅｂａｂｌｅ”信号である“Ｈｉｇｈ”レベルの信号が２入力ＮＯＲ回路ＮＯＲ１に入力され、外部リセット信号の指令は無効にされる。【選択図】  図１
2007180831.tif 000002
【特許請求の範囲】
【請求項１】
イネーブル信号レベルのときにディープスタンバイモードにし、ディセーブル信号レベルのときにディープスタンバイモードを解除可能にする外部リセット信号が入力されるリセット端子と、
イネーブル信号レベルのときに前記外部リセット信号を無効にする第１の信号を出力する外部リセット信号無効手段と、
インターフェース回路部に設けられ、前記外部リセット信号と前記第１の信号を入力する入力信号選択手段と、
前記インターフェース回路部に設けられ、前記入力信号選択手段から出力される信号を入力し、前記インターフェース回路に第１の電源が供給された後に、イネーブル信号レベルの前記外部リセット信号とディセーブル信号レベルの第１の信号が前記入力信号選択手段に入力されたとき、内部第２の電源を“ＯＦＦ”させて前記ディープスタンバイモードにする信号を出力し、前記ディープスタンバイモードが解除されたあと、イネーブル信号レベルの前記第１の信号が前記入力信号選択手段に入力されたとき、前記外部リセット信号を無効にして前記第２の電源の“ＯＮ”状態を保持する信号を出力するディープスタンバイ解除回路と、
を具備することを特徴とする半導体装置。
【請求項２】
前記外部リセット信号無効手段は、第２の電源が供給され、ロジック・メモリ回路部に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記入力信号選択手段は、前記外部リセット信号と前記第１の信号を入力する２入力ＮＯＲ回路と前記２入力ＮＯＲ回路から出力される信号を反転するインバータから構成されているシュミット回路であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記外部リセット信号無効手段は、レジスタであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
イネーブル信号レベルのときにディープスタンバイモードにし、ディセーブル信号レベルのときにディープスタンバイモードを解除可能する外部リセット信号が入力されるリセット端子と、
ロジック・メモリ回路部に設けられ、イネーブル信号レベルのときに前記外部リセット信号を無効にする第１の信号を出力するレジスタと、
インターフェース回路部に設けられ、前記外部リセット信号と前記第１の信号を入力するシュミット回路と、
前記インターフェース回路部に設けられ、前記シュミット回路から出力される信号を入力し、前記インターフェース回路に第１の電源が供給された後に、イネーブル信号レベルの前記外部リセット信号とディセーブル信号レベルの第１の信号が前記シュミット回路に入力されたとき、前記ロジック・メモリ回路部に供給される第２の電源を遮断し、前記ディープスタンバイモードにする信号を出力し、前記ディープスタンバイモードが解除されたあと、イネーブル信号レベルの前記第１の信号が前記シュミット回路に入力されたとき、前記外部リセット信号を無効にして前記第２の電源の“ＯＮ”状態を保持する信号を出力するディープスタンバイ解除回路と、
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタンバイモードが設けられている半導体装置に関する。
【背景技術】
【０００２】
半導体装置では、システム規模の増大に伴い、低消費電力化が強く要求されている。電池などを電源とする移動体機器分野では、特に、電池寿命の観点から消費電流を低減する必要がある。また、半導体装置を構成する素子の微細化の進展により、リーク電流の増加及び素子耐圧が低下し、これに対応するために素子の動作電圧が外部電源電圧よりも低下している。このため、半導体装置には外部電源を降圧する多数の電源回路が採用されている。種々の電源回路を内蔵する半導体装置としての半導体メモリ、ＳｏＣ（system  on  a  chip）、マイコン或いは液晶表示装置などでは、低消費電力化を達成するために、データのアクセス等を行わず、入出力回路部のみ“ＯＮ”しているスタンバイモード（パワーダウンモード或いはスリープモードとも呼称される）が設けられている（例えば、特許文献１参照。）。
【０００３】
ディスプレイ表示用ドライバやディスプレイ表示用ドライバを搭載する画像表示装置では、電池から供給される外部電源投入後、入出力回路部のみ“ＯＮ”しているスタンバイモード（ディープスタンバイモードとも呼称される）状態からスタンバイモードが解除され、内部電源が供給されるとロジック・メモリ回路部やドライバ部が“ＯＮ”する。このとき、リセット端子から外部リセット信号のイネーブル信号が入力されると、スタンバイモードに遷移してしまう問題点がある。再度スタンバイモードに遷移してしまうと、ディスプレイ表示用ドライバやディスプレイ表示用ドライバを搭載する画像表示装置のノイズ試験、製品テスト試験等の試験効率が低下するという問題点が発生する。
【特許文献１】特開２００３−１３３９３５号公報（頁３０、図２２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、インターフェース回路部のみ“ＯＮ”しているスタンバイモードの解除実行後、外部リセット信号の指令を無効にできる回路を内蔵する半導体装置を提供する。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様の半導体装置は、イネーブル信号レベルのときにディープスタンバイモードにし、ディセーブル信号レベルのときにディープスタンバイモードを解除可能にする外部リセット信号が入力されるリセット端子と、イネーブル信号レベルのときに前記外部リセット信号を無効にする第１の信号を出力する外部リセット信号無効手段と、インターフェース回路部に設けられ、前記外部リセット信号と前記第１の信号を入力する入力信号選択手段と、前記インターフェース回路部に設けられ、前記入力信号選択手段から出力される信号を入力し、前記インターフェース回路に第１の電源が供給された後に、イネーブル信号レベルの前記外部リセット信号とディセーブル信号レベルの第１の信号が前記入力信号選択手段に入力されたとき、内部第２の電源を“ＯＦＦ”させて前記ディープスタンバイモードにする信号を出力し、前記ディープスタンバイモードが解除されたあと、イネーブル信号レベルの前記第１の信号が前記入力信号選択手段に入力されたとき、前記外部リセット信号を無効にして前記第２の電源の“ＯＮ”状態を保持する信号を出力するディープスタンバイ解除回路とを具備することを特徴とする。
【０００６】
更に、上記目的を達成するために、本発明の他態様の半導体装置は、イネーブル信号レベルのときにディープスタンバイモードにし、ディセーブル信号レベルのときにディープスタンバイモードを解除可能にする外部リセット信号が入力されるリセット端子と、ロジック・メモリ回路部に設けられ、イネーブル信号レベルのときに前記外部リセット信号を無効にする第１の信号を出力するレジスタと、インターフェース回路部に設けられ、前記外部リセット信号と前記第１の信号を入力するシュミット回路と、前記インターフェース回路部に設けられ、前記シュミット回路から出力される信号を入力し、前記インターフェース回路に第１の電源が供給された後に、イネーブル信号レベルの前記外部リセット信号とディセーブル信号レベルの第１の信号が前記シュミット回路に入力されたとき、前記ロジック・メモリ回路部に供給される第２の電源を遮断し、前記ディープスタンバイモードにする信号を出力し、前記ディープスタンバイモードが解除されたあと、イネーブル信号レベルの前記第１の信号が前記シュミット回路に入力されたとき、前記外部リセット信号を無効にして前記第２の電源の“ＯＮ”状態を保持する信号を出力するディープスタンバイ解除回路とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、インターフェース回路部のみ“ＯＮ”しているスタンバイモードの解除実行後、外部リセット信号の指令を無効にできる回路を内蔵する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は液晶表示装置に用いられるＬＣＤ（Liquid  Crystal  Display）ドライバを示すブロック図、図２はシュミット回路に入力される信号レベルと出力される信号レベルの関係を示す図である。本実施例では、ＬＣＤドライバのインターフェース回路部のみ“ＯＮ”しているスタンバイモードの解除回路のリセット実行後、外部リセット信号の指令を無効にしている。
【００１０】
図１に示すように、ＬＣＤドライバ２０には、入出力回路部１、ロジック・メモリ回路部２、及びリセット端子ＰａｄＲｅｓｅｔが設けられている。ここでは、発振回路、ゲートドライバ、及びソースドライバについては図示していない。
【００１１】
入出力回路１には、シュミット回路３、ディープスタンバイ解除回路４、第１のレベルシフト回路５、及び第２のレベルシフト回路８が設けられ、電源投入時に、例えば、５Vの電源が供給される。ここでは、マイクロプロセッサ（ＭＰＵ）との接続を行うシステムインターフェース回路については図示していない。
【００１２】
ロジック・メモリ回路部２には、レギュレータ回路６及びレジスタが設けられ、５Ｖの電源を降圧した、例えば、１．５Vの電源が供給される。ここでは、表示用レジスタ回路、表示ＲＡＭ、タイミング発生回路、ゲート制御回路、及びラッチ回路等については図示していない。
【００１３】
シュミット回路３は、リセット端子ＰａｄＲｅｓｅｔとディープスタンバイ解除回路４の間に設けられ、２入力ＮＡＮＤ回路ＮＯＲ１とインバータＩＮＶ１から構成されている。
【００１４】
２入力ＮＡＮＤ回路ＮＯＲ１は、リセット端子ＰａｄＲｅｓｅｔとインバータＩＮＶ１の間に設けられ、リセット端子ＰａｄＲｅｓｅｔを介して外部リセット信号であるノードＮ１の信号と第２のレベルシフト回路から出力されるノードＮ８の信号を入力し、論理演算した信号を出力側のノードＮ２に出力する。
【００１５】
インバータＩＮＶ１は、２入力ＮＡＮＤ回路ＮＯＲ１とディープスタンバイ解除回路４の間に設けられ、ノードＮ２の信号を入力し、反転信号を出力側のノードＮ３に出力する。ここで、シュミット回路３は入力信号選択手段として機能する。
【００１６】
ディープスタンバイ解除回路４は、インバータＩＮＶ１と第１のレベルシフト回路５の間に設けられ、ノードＮ３の信号及びコマンド信号１を入力する。ノードＮ３の信号或いはコマンド信号１にもとづいて信号処理し、出力側にノードＮ４の信号を出力する。
【００１７】
第１のレベルシフト回路５は、ディープスタンバイ解除回路４とレギュレータ回路６の間に設けられ、５Ｖ系の信号レベルであるノードＮ４の信号を入力し、ロジック・メモリ回路部２の動作に適応する、１．５Ｖ系の信号レベルにレベルシフトした信号をノードＮ５の信号として出力する。
【００１８】
レギュレータ回路６は、第１のレベルシフト回路５とレジスタ７の間に設けられ、ノードＮ５の信号を入力し、ノードＮ５の信号レベルに応じてロジック・メモリ回路２に電源供給或いは電源遮断動作を行い、電源供給時に出力側にノードＮ６の信号を出力する。
【００１９】
レジスタ７は、レギュレータ回路６と第２のレベルシフト回路８の間に設けられ、外部リセット信号を無効にする少なくとも１ｂｉｔ以上のデータを有し、ノードＮ６及びコマンド信号２を入力する。ノードＮ６の信号或いはコマンド信号２にもとづいて信号処理し、出力側にノードＮ８の信号を出力する。ここで、レジスタ７は外部リセット信号無効手段として機能する。
【００２０】
第２のレベルシフト回路５は、レジスタ７と２入力ＮＯＲ回路ＮＯＲ１の間に設けられ、１．５Ｖ系の信号レベルであるノードＮ７の信号を入力し、入出力回路部１の動作に適応する、５Ｖ系の信号レベルにレベルシフトした信号をノードＮ８の信号として出力する。
【００２１】
図２に示すように、まず、２入力ＮＯＲ回路ＮＯＲ１に入力されるノードＮ１の信号が“Ｈｉｇｈ”レベル、ノードＮ８の信号レベルが“Ｈｉｇｈ”レベルの場合、ノードＮ２の信号が“Ｌｏｗ”レベル、ノードＮ３の信号レベルが“Ｈｉｇｈ”となる。このため、ディープスタンバイ解除回路４は“非活性”となり、ロジック・メモリ回路部２には電源が供給され、ロジック・メモリ回路部２は種々の動作を行う。なお、“非活性”とは解除キー制御によりディープスタンバイモードにするという意味である。
【００２２】
次に、２入力ＮＯＲ回路ＮＯＲ１に入力されるノードＮ１の信号が“Ｈｉｇｈ”レベル、ノードＮ８の信号レベルが“Ｌｏｗ”レベルの場合、ノードＮ２の信号が“Ｌｏｗ”レベル、ノードＮ３の信号レベルが“Ｈｉｇｈ”となる。このため、ディープスタンバイ解除回路４は“非活性”となり、ロジック・メモリ回路部２には電源が供給され、ロジック・メモリ回路部２は種々の動作を行う。
【００２３】
続いて、２入力ＮＯＲ回路ＮＯＲ１に入力されるノードＮ１の信号が“Ｌｏｗ”レベル、ノードＮ８の信号レベルが“Ｈｉｇｈ”レベルの場合、ノードＮ２の信号が“Ｌｏｗ”レベル、ノードＮ３の信号レベルが“Ｈｉｇｈ”となる。このため、ディープスタンバイ解除回路４は“非活性”となり、ロジック・メモリ回路部２には電源が供給され、ロジック・メモリ回路部２は種々の動作を行う。
【００２４】
そして、２入力ＮＯＲ回路ＮＯＲ１に入力されるノードＮ１の信号が“Ｌｏｗ”レベル、ノードＮ８の信号レベルが“Ｌｏｗ”レベルの場合、ノードＮ２の信号が“Ｈｉｇｈ”レベル、ノードＮ３の信号レベルが“Ｌｏｗ”となる。このため、ディープスタンバイ解除回路４は“活性”となり、ロジック・メモリ回路部２には電源が供給されない。なお、“活性”とはディープスタンバイモードを解除するという意味である。
【００２５】
ここでは、外部リセット信号であるノードＮ１の信号が“Ｌｏｗ”レベルときをイネーブル信号レベルとし（これ以降、イネーブル信号レベルを“ｅｎａｂｌｅ” 信号レベルと呼称する）、外部リセット信号であるノードＮ１の信号が“Ｈｉｇｈ”レベルのときディープスタンバイモードの解除回路をリセットする“ｅｎａｂｌｅ”信号レベルとしているが、必ずしもこれに限定されるものではなく、例えば、リセット端子ＰａｄＲｅｓｅｔと２入力ＮＯＲ回路ＮＯＲ１の間にインバータを設け、外部リセット信号であるノードＮ１の信号が“Ｈｉｇｈ”レベルのときを“ｅｎａｂｌｅ”信号レベルとし、外部リセット信号であるノードＮ１の信号が“Ｈｉｇｈ”レベルのときディープスタンバイモードの解除回路をリセットする“ｅｎａｂｌｅ”信号レベルとしてもよい。
【００２６】
次に、ＬＣＤドライバの電源設定について図３を参照して説明する、図３は液ＬＣＤドライバの電源設定を示す模式図である。
【００２７】
図３に示すように、外部から電圧２．３〜２．９Ｖの範囲の電圧を有する外部電源ＥｘＶｄｄがＬＣＤドライバ２０に供給されると、ＬＣＤドライバ２０内の設けられている複数の内部電源が“ＯＮ”する。例えば、第１の内部電源が“ＯＮ”し、外部電源ＥｘＶｄｄをインターフェース回路部１や第２の内部電源などに電源供給する。そして、第２の内部電源は降圧回路で安定した１．５Ｖに降圧され、ロジック・メモリ回路部２に電源（第２の内部電源）供給される。そして、第２の内部電源は昇圧回路でＴＦＴ（Thin  Film  Transistor）を動作させるための高電位側電源ＶＧＨ電圧、低電位側電源ＶＧＬ電圧などの比較的高電圧に昇圧され、ゲートドライバ部に電源（第３の内部電源）供給される。
【００２８】
次に、ＬＣＤドライバのディープスタンバイモードについて図４及び図５を参照して説明する。図４はＬＣＤドライバのディープスタンバイモードの設定を示すフローチャート、図５はＬＣＤドライバのディープスタンバイモードの解除を示すフローチャートである。
【００２９】
図４に示すように、ディープスタンバイモードの設定では、まず、外部から電圧２．３〜２．９Ｖの範囲の電圧を有する外部電源ＥｘＶｄｄがＬＣＤドライバ２０に供給される（ステップＳ１）。次に、第１乃至第３の内部電源（電源回路）が“ＯＮ”し、内部第２の電源を昇圧した５Ｖの電源がソースドライバ部に供給され、降圧した１．５Ｖの電源がロジック・メモリ回路部２に供給され、昇圧回した電圧の電源がゲートドライバ部に供給される（ステップＳ２）。
【００３０】
続いて、インターフェース回路部１が動作を開始し、レジスタ７は動作していないので出力されるノードＮ７の信号は“Ｌｏｗ”レベルである。リセット端子ＰａｄＲｅｓｅｔを介して、“ｅｎａｂｌｅ”信号レベルである“Ｌｏｗ”レベルの外部リセット信号とノードＮ８の“Ｌｏｗ”レベルの信号がシュミット回路３に入力され、ディープスタンバイ解除回路４がリセットされロジック・メモリ回路部２をディープスタンバイにする信号を出力する（ステップＳ３）。
【００３１】
次に、レギュレータ回路６がこの信号を入力してロジック・メモリ回路部２への電源供給を遮断する。なお、この信号にもとづいて、ソースドライバ部及びゲートドライバ部への電源供給も遮断される。このように、“ｅｎａｂｌｅ”信号レベルの外部リセット信号により、ディープスタンバイ解除回路４がリセットされディープスタンバイにする信号を出力して確実に“ディープスタンバイモード”となる（ステップＳ４）。
【００３２】
“ディープスタンバイモード”では、インターフェース回路部１だけに電源が供給されているので低消費電力化が図られる。なお、ノードＮ８の信号が“Ｌｏｗ”レベルで、ノードＮ１の信号がディセーブル信号レベルの “Ｈｉｇｈ”レベルのとき（これ以降、ディセーブル信号レベルを“ｄｉｓａｂｌｅ”信号レベルと呼称する）、“ディープスタンバイモード”は解除キー制御により解除されて、ロジック・メモリ回路部２、ソースドライバ部及びゲートドライバ部への電源が供給される。
【００３３】
図５に示すように、ディープスタンバイモードの解除では、まず、外部リセット信号が“ｄｉｓａｂｌｅ”信号レベルの“Ｈｉｇｈ”レベルのとき、コマンド信号１がディープスタンバイ解除回路４に入力されてコマンド設定され、ディープスタンバイ解除回路４がレギュレータ回路６に“ＯＮ”指令信号を出力する（ステップＳ１１）。次に、この信号にもとづいて、レギュレータ回路６が“ＯＮ”し、ロジック・メモリ回路部２に電源供給を開始する。なお、ソースドライバ部及びゲートドライバ部にも電源供給される（ステップＳ１２）。
【００３４】
続いて、レジスタ７に電源供給されたあと、レジスタ７はレギュレータ回路６から出力されるノードＮ６の信号を入力し、この信号にもとづいて外部リセット信号の指令を無効するための“Ｈｉｇｈ”レベルの信号を出力側のノードＮ７に出力する（ステップＳ１３）。
【００３５】
そして、２入力ＮＯＲ回路ＮＯＲ１は、ノードＮ８の“Ｈｉｇｈ”レベルの信号を入力し、シュミット回路３から出力される信号は“Ｈｉｇｈ”レベルとなる。なお、図２に示すようにこのレベルは、ノードＮ１の信号レベル（“Ｈｉｇｈ”レベル或いは“Ｌｏｗ”レベル）に依存しない（ステップＳ１４）。
【００３６】
次に、この信号がディープスタンバイ解除回路４に入力され、ディープスタンバイ解除回路４は“非活性”となる。このため、コマンド信号１で設定された前の設定状態が保持されることになる（ステップＳ１５）。
【００３７】
複数の内部電源が立ち上がったあと、リセット禁止状態からの解除は、レジスタ７にコマンド信号２を入力してコマンド設定し、ノードＮ７の信号レベルを“Ｌｏｗ”レベル（“ｄｉｓａｂｌｅ”信号レベル）にすることにより可能となる。それ以外、リセット禁止状態からの解除は不可能であるから、予期せぬ外部リセット信号の影響を排除し、安定した動作モードを提供することができる。
【００３８】
ここでは、ＬＣＤドライバ２０にソースドライバ及びゲートドライバを設けているが、例えば、低温ｐｏｌｙ−Ｓｉ  ＴＦＴを用いて液晶表示側にゲートドライバを設け、ソースドライバのみ内蔵したＬＣＤドライバに適用できる。また、ゲートドライバのみ内蔵したＬＣＤドライバに適用できる。また、低消費電力化のために電源投入後、インターフェース回路部（入出力回路部とも呼称される）のみ“ＯＮ”させるパワーダウンモード（或いはスリープモードと呼称される）を有する半導体メモリ装置、ＳｏＣ（System  on  a  chip）やマイコン等にも適用することができる。
【００３９】
上述したように、本実施例の半導体装置では、入出力回路部１、ロジック・メモリ回路部２、及びリセット端子ＰａｄＲｅｓｅｔが設けられている。入出力回路１には、２入力ＮＯＲ回路ＮＯＲ１とインバータＩＮＶ１からなるシュミット回路３、ディープスタンバイ解除回路４、第１のレベルシフト回路５、及び第２のレベルシフト回路８が設けられ、ロジック・メモリ回路部２には、レギュレータ回路６及びレジスタ７が設けられている。ディープスタンバイモードが解除され、複数の内部電源が“ＯＮ”し、ロジック・メモリ回路部２、ソースドライバ部やゲートドライバに電源供給されたあと、レジスタ７が動作し、レジスタ７からリセット禁止信号が２入力ＮＯＲ回路ＮＯＲ１に入力される。この信号にもとづいてディープスタンバイ解除回路４が“非活性”となる。
【００４０】
このため、ロジック・メモリ回路部２、ソースドライバ部やゲートドライバに電源が供給されたあと、外部リセット信号が入力されても外部リセット信号の指令は無効にされ、安定した動作モードを保持することができる。また、従来、ＬＣＤドライバやＬＣＤドライバを搭載する液晶表示装置のノイズ試験や製品試験等で、予期せぬ外部リセット信号によりディープスタンバイモードになり、画像表示が所定のものより劣化する場合があるが、本実施例では、ディープスタンバイモードにならないので、その都度リセット解除を実施する必要がなく、試験効率の低下を抑制することができる。
【００４１】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００４２】
例えば、実施例では、ＬＣＤと同様にライン毎にＳＣＡＮをして表示を行うＦＥＤ（Field  Emission  Display）やＥＬＤ（Electroluminescent  Display）対応の表示装置用ドライバに適用できる。
【００４３】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  イネーブル信号レベルのときにディープスタンバイモードにし、ディセーブル信号レベルのときにディープスタンバイモードを解除可能にする外部リセット信号が入力されるリセット端子と、ロジック・メモリ回路部に設けられ、イネーブル信号レベルのときに、前記外部リセット信号を無効にする第１の信号を出力するレジスタと、インターフェース回路部に設けられ、前記外部リセット信号と前記第１の信号を入力する２入力ＮＯＲ回路と前記２入力ＮＯＲ回路から出力される信号を反転するインバータから構成されるシュミット回路と、前記インターフェース回路部に設けられ、前記シュミット回路から出力される信号を入力し、前記インターフェース回路に第１の電源が供給された後に、イネーブル信号レベルの前記外部リセット信号とディセーブル信号レベルの第１の信号が前記シュミット回路に入力されたとき、前記ロジック・メモリ回路部に供給される第２の電源を遮断し、ディープスタンバイモードにする信号を出力し、前記外部リセット信号がディセーブル信号レベルで、コマンド信号が入力されたときに前記第２の電源供給を開始する信号を出力して前記ディープスタンバイモードを解除し、イネーブル信号レベルの前記第１の信号が前記シュミット回路に入力されたとき、前記外部リセット信号を無効にして前記第１及び第２の電源の“ＯＮ”状態を保持する信号を出力するディープスタンバイ解除回路とを具備する半導体装置。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１に係る液晶表示装置に用いられるＬＣＤドライバを示すブロック図。
【図２】本発明の実施例１に係るシュミット回路に入力される信号レベルと出力される信号レベルの関係を示す図。
【図３】本発明の実施例１に係るＬＣＤドライバの電圧設定を示す模式図。
【図４】本発明の実施例１に係るＬＣＤドライバのディープスタンバイモードの設定を示すフローチャート。
【図５】本発明の実施例１に係るＬＣＤドライバのディープスタンバイモードの解除を示すフローチャート。
【符号の説明】
【００４５】
１  インターフェース回路部
２  ロジック・メモリ回路部
３  シュミット回路
４  ディープスタンバイ解除回路
５  第１のレベルシフト回路
６  レギュレータ回路
７  レジスタ
８  第２のレベルシフト回路
２０  ＬＣＤドライバ
ＩＮＶ１  インバータ
Ｎ１〜Ｎ８
ＮＯＲ１  ２入力ＮＯＲ回路
ＰａｄＲｅｓｅｔ  リセット端子
【図１】
2007180831.tif 000003
【図２】
2007180831.tif 000004
【図３】
2007180831.tif 000005
【図４】
2007180831.tif 000006
【図５】
2007180831.tif 000007