(57)【要約】【課題】振幅バランス、位相バランスを大幅に改善することが可能なバランスフィルタまたは分波器を提供すること。【解決手段】本発明は、少なくとも１つの信号端子が不平衡型のフィルタ（１０）と、フィルタの不平衡型の信号端子（Ｔ１）から入出力する信号を、位相の異なる信号として入出力する集中定数型バラン（４０）と、フィルタの少なくとも１つのグランド端子とバランの少なくとも１つのグランド端子との共通したノード（ＮＧ２）とグランドとの間に接続されたグランドインダクタ（ＬＧ２）と、を有することを特徴とするバランスフィルタおよび分波器である。【選択図】図２３
2007312324.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの信号端子が不平衡型のフィルタと、
該フィルタの不平衡型の信号端子から入出力する信号を、位相の異なる信号として入出力する集中定数型バランであって、集積型受動素子で構成されるバランと、
前記フィルタと前記バランとをフリップチップ実装する実装部と、を具備することを特徴とするバランスフィルタ。
【請求項２】
少なくとも１つの信号端子が不平衡型のフィルタと、
該フィルタの不平衡型の信号端子から入出力する信号を、位相の異なる信号として入出力し、グランド端子を２個以上有する集中定数型バランと、
前記フィルタの少なくとも１つのグランド端子と前記バランの少なくとも１つのグランド端子との共通したノードとグランドとの間に接続されたグランドインダクタと、を具備することを特徴とするバランスフィルタ。
【請求項３】
前記バランは、
不平衡端子と２つの平衡端子と、
不平衡端子と前記２つの平衡端子の一方との間に直列に接続された第１キャパシタと、前記２つの平衡端子の一方とグランドとに接続された第１インダクタと、
前記不平衡端子と前記２つの平衡端子の他方との間に直列に接続された第２インダクタと、前記２つの平衡端子の他方とグランドとに接続された第２キャパシタと、を有することを特徴とする請求項２記載のバランスフィルタ。
【請求項４】
前記第１キャパシタ、前記第１インダクタ、前記第２インダクタおよび前記第２キャパシタはそれぞれ１つであることを特徴とする請求項３記載のバランスフィルタ。
【請求項５】
前記バランの前記少なくとも１つのグランド端子は前記第２キャパシタのグランド側の端子であることを特徴とする請求項３または４記載のバランスフィルタ。
【請求項６】
前記フィルタは複数のグランド端子を有し、前記フィルタの前記少なくとも１つのグランド端子は、前記複数のグランド端子のうちの一部であることを特徴とする請求項３から５のいずれか一項記載のバランスフィルタ。
【請求項７】
前記フィルタのグランド端子のうちの一部は前記第２キャパシタのグランド側と共通にグランドインダクタに接続され、
前記フィルタのグランド端子のうちの他の一部は前記バランのグランド側とは接続されず別のグランドインダクタに接続されることを特徴とする請求項３または４記載のバランスフィルタ。
【請求項８】
前記フィルタのグランド端子のうちの一部は前記第２キャパシタのグランド側と共通にグランドインダクタに接続され、
前記フィルタのグランド端子のうちの他の一部は前記第１インダクタのグランド側と共通に別のグランドインダクタに接続されることを特徴とする請求項３または４記載のバランスフィルタ。
【請求項９】
前記バランは、集積型受動素子からなるインダクタを有することを特徴とする請求項１から８のいずれか一項記載のバランスフィルタ。
【請求項１０】
前記バランは、チップインダクタ、ボンディングワイヤからなるインダクタ、共振器からなるインダクタ、および前記フィルタを実装する実装部に設けられた線路パターンからなるインダクタのいずれかを有することを特徴とする請求項１から８のいずれか一項記載のバランスフィルタ。
【請求項１１】
前記バランは、集積型受動素子からなるキャパシタを有することを特徴とする請求項１から８のいずれか一項記載のバランスフィルタ。
【請求項１２】
前記バランは、チップキャパシタ、共振器からなるキャパシタ、および前記フィルタを実装する実装部に設けられたキャパシタのいずれかを有することを特徴とする請求項１から８のいずれか一項記載のバランスフィルタ。
【請求項１３】
前記グランドインダクタは、ボンディングワイヤからなるインダクタ、前記フィルタを実装する実装部に設けられた線路パターンからなるインダクタ、前記フィルタが形成されたチップに設けられた線路パターンのいずれかであることを特徴とする請求項１から８のいずれか一項記載のバランスフィルタ。
【請求項１４】
前記フィルタはラダー型フィルタであり、前記少なくとも一部の前記グランド端子は、並列共振器のグランド側の端子であることを特徴とする請求項２から８記載のバランスフィルタ。
【請求項１５】
前記ラダー型フィルタは、弾性表面波共振器、弾性境界波共振器および圧電薄膜共振器のいずれかを有することを特徴とする請求項１４記載のバランスフィルタ。
【請求項１６】
前記フィルタはダブルモード型フィルタを含むことを特徴とする請求項２から８のいずれか一項記載のバランスフィルタ。
【請求項１７】
前記ダブルモード型フィルタはダブルモード型弾性表面波フィルタまたはダブルモード型弾性境界波フィルタであることを特徴とする請求項１６記載のバランスフィルタ。
【請求項１８】
前記ノードと前記ダブルモード型フィルタとの間に第３インダクタが接続されていることを特徴とする請求項１６または１７記載のバランスフィルタ。
【請求項１９】
共通端子と、共通端子に接続する２つのフィルタと、を具備し、
前記２つのフィルタのうち少なくとも１つは請求項１から１８のいずれか一項記載のバランスフィルタであることを特徴とする分波器。
【請求項２０】
前記バランスフィルタは受信用フィルタであることを特徴とする請求項１９記載の分波器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバランスフィルタおよび分波器に関し、特にバランを有するバランスフィルタおよび分波器に関する。
【背景技術】
【０００２】
近年、例えば携帯電話端末では、高周波回路におけるコモンモードノイズを抑制するため受信側の信号は差動型とする場合がある。これに伴い、受信回路に用いられる高周波デバイスも、差動型（平衡型）のものが用いられている。具体的には平衡型ローノイズアンプ（ＬＮＡ）や平衡型ミキサが用いられている。
【０００３】
図１は、平衡型ミキサ１２８が用いられている携帯電話のアンテナ近傍の受信回路ブロック図を示す。共通端子(アンテナ端子）Ａｎｔから受信した信号は、ＬＮＡ１２２で増幅される。不平衡型受信用フィルタ１２４により不要信号が除去される。ミキサ１２８で低周波信号へと変換される。ここで、平衡型ミキサ１２８は平衡入力であるため、不平衡型受信用フィルタ１２４と平衡型ミキサ１２８との間に、不平衡−平衡変換のためのバラン１２６を接続する。
【０００４】
図２は、平衡型ＬＮＡ１３６と平衡型ミキサ１３８が用いられている携帯電話のアンテナ近傍の受信回路ブロック図を示す。共通端子（アンテナ端子）Ａｎｔから受信した信号は、不平衡型アンテナデュプレクサ１３２を通って受信回路へと流れる。平衡型ＬＮＡ１３６で増幅された後、平衡型ミキサ１３８で低周波信号へと変換される。ここで、ＬＮＡは平衡入力であるため、不平衡型アンテナデュプレクサ１３２とＬＮＡ１３６との間には、不平衡−平衡変換のためのバラン１３４を接続する。
【０００５】
不平衡型受信用フィルタ１２４や不平衡型アンテナデュプレクサ１３２には、図３に示すようなラダー型フィルタが用いられることが多い。ラダー型フィルタは、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列共振器Ｓ１からＳ４を直列に接続し、並列共振器Ｐ１およびＰ２を並列に接続した構成である。共振器としては、例えば弾性表面波共振器、弾性境界波共振器、圧電薄膜共振器が用いられる。
【０００６】
図４（ａ）および図４（ｂ）は、それぞれ弾性表面波共振器の平面図および図４（ａ）のＡ−Ａ断面図である。図４（ａ）を参照に、圧電基板５０上に櫛歯電極（ＩＤＴ：インターディジタルトランスデューサ）が形成され、両側に反射器Ｒ０が形成されている。ＩＤＴには入力端子Ｉｎおよび出力端子Ｏｕｔが接続されている。図４（ｂ）を参照に、圧電基板５０上にＩＤＴおよび反射器Ｒ０を構成する電極５２が金属膜により形成されている。弾性表面波共振器においては、ＩＤＴで励振した弾性波は圧電基板５０表面で定在波となり、ＩＤＴの電極５２ピッチと弾性表面波の伝搬速度で決まる周波数で共振する。これにより、共振器として機能する。
【０００７】
図５（ａ）および図５（ｂ）は、それぞれ弾性境界波共振器の平面図および図５（ａ）のＡ−Ａ断面図である。図４（ａ）および図４（ｂ）と比較し、ＩＤＴおよび反射器Ｒ０に例えば誘電体膜５４、誘電体膜５６が設けられている。その他の構成は弾性表面波共振器と同様である。弾性境界波共振器においては、ＩＤＴで励振した弾性波は圧電基板５０と誘電体膜５６との界面層である誘電体膜５４の中で定在波となり、ＩＤＴの電極５２ピッチと弾性境界波の伝搬速度で決まる周波数で共振する。これにより、共振器として機能する。
【０００８】
図６（ａ）および図６（ｂ）は、それぞれ圧電薄膜共振器の平面図および図６（ａ）のＡ−Ａ断面図である。絶縁基板６０上に圧電膜６４を挟むように下部電極６２と上部電極６６とが設けられている。下部電極６２の下は空隙６８や多層反射膜が配置されたものなどが存在する。下部電極６２と上部電極６６との間に高周波信号を印加すると、圧電膜６４に厚み縦振動の定在波が立ち、圧電膜６４の膜厚と厚み縦振動の伝搬速度で決まる周波数で共振する。
【０００９】
図７は不平衡型フィルタや不平衡型デュプレクサに用いられるダブルモード型弾性表面波フィルタの例である。ダブルモード型フィルタは、圧電基板５０上に複数個の入力ＩＤＴと出力ＩＤＴを形成し、ＩＤＴの外側に反射器Ｒ０を配置した構造である。図７においては、２つの反射器Ｒ０の間に２つの出力ＩＤＴ（ＯｕｔＩＤＴ）を設け、２つの出力ＩＤＴ（ＯｕｔＩＤＴ）の間に入力ＩＤＴ（ＩｎＩＤＴ）が設けられている。２つの出力ＩＤＴ（ＯｕｔＩＤＴ）の出力は共通に出力端子Ｏｕｔに接続される。入力ＩＤＴは入力端子Ｉｎに接続される。ダブルモード型弾性境界波フィルタは図７のＩＤＴおよび反射器Ｒ０上に図５（ｂ）のような誘電体膜５４および５６が積層される。
【００１０】
不平衡型アンテナデュプレクサ（分波器）は、送信用フィルタ２０と受信用フィルタ１０と整合回路３０から構成される。図８に、送信用フィルタ２０と受信用フィルタ１０にラダー型フィルタを用いた不平衡型分波器の構成例を示す図である。共通端子Ａｎｔと送信端子Ｔｘとの間に送信用フィルタ２０が接続される。送信用フィルタ２０は直列共振器Ｓ２１からＳ２４および並列共振器Ｐ２１およびＰ２２から構成される。共通端子Ａｎｔと受信端子Ｒｘとの間には受信用フィルタ１０が接続される。受信用フィルタ１０は直列共振器Ｓ１１からＳ１４および並列共振器Ｐ１１およびＰ１２から構成される。共通端子Ａｎｔと受信用フィルタ１０の間に整合回路３０が付加される。
【００１１】
図８の分波器の整合回路３０としても用いられる素子について説明する。図９（ａ）はストリップライン／マイクロストリップラインを示す図である。ストリップライン／マイクロストリップラインＭＳは、フィルタチップを収容するセラミックパッケージ表面や内層に作製される。図９（ｂ）および図９（ｃ）は集中定数型移相器である。これらは、集積型受動素子（ＩＰＤ）で作製される。または、チップ部品（チップコンデンサやチップインダクタ）で作製される。図９（ｄ）は並列インダクタＬ１を付加した共振器Ｓ１である。共振器Ｓ１としては、弾性表面波共振器、弾性境界波共振器、圧電薄膜共振器などが用いられる。並列インダクタとしては、ＩＰＤやチップ部品が用いられる。
【００１２】
図１や図２の回路で説明した不平衡−平衡変換のためのバランは、一般に挿入損失やサイズが大きく、低コストや軽量化の妨げとなる。そこで、特許文献１、２においては、不平衡型フィルタや不平衡型デュプレクサに不平衡−平衡変換のためのバランを内蔵した技術が開示されている。これにより、小型、軽量のバランス型フィルタおよびデュプレクサを提供することができる。
【００１３】
図１０は、バランス型フィルタの回路構成を示した図である。不平衡入力端子Ｉｎと不平衡出力端子Ｔ１との間に直列共振器Ｓ１からＳ３が直列に接続され、並列共振器Ｐ１およびＰ２が並列に接続される。これにより、不平衡型のラダー型フィルタ１０が構成される。バラン４０は、不平衡端子Ｔ１と２つの平衡端子Ｔ２１、Ｔ２２とを有しており、不平衡端子Ｔ１の信号を２つの平衡端子Ｔ２１とＴ２２とに出力する。不平衡端子Ｔ１と平衡端子の一方Ｔ２１との間に直列に接続された第１キャパシタＣＳと、平衡端子の一方Ｔ２１とグランドとに接続された第１インダクタＬＰとを有している。一方、不平衡端子Ｔ１と平衡端子の他方Ｔ２２との間に直列に接続された第２インダクタＬＳと、平衡端子の他方Ｔ２２とグランドとに接続された第２キャパシタＣＰとを有している。このような構成によれば、小型、低コストのフィルタおよび分波器が提供でき、平衡型ＬＮＡや平衡型ミキサへのフィルタや分波器の直接接続が可能となる。
【特許文献１】特開２０００−１１４９１７号公報
【特許文献２】特開２００２−３５９５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１および２の構成を用いてバランスフィルタを実現した場合、以下の２つの課題が生じる。１つ目の課題は、低いＱ値の集中定数素子を用いるためにバランの挿入損失が大きく、バランスフィルタとしての挿入損失が大きくなってしまうことである。特許文献１、２によれば、バランのインダクタには、ボンディングワイヤや弾性表面波共振器または圧電薄膜共振器を用い、キャパシタには、弾性表面波共振器または圧電薄膜共振器を用いている。ボンディングワイヤや弾性表面波共振器または圧電薄膜共振器をインダクタやキャパシタとして用いた場合、一般にＱ値はかなり低い。したがって、ボンディングワイヤや弾性表面波共振器または圧電薄膜共振器を用いてバランを構成しても挿入損失の大きなものとなってしまい、携帯電話システムの要求を満たせない可能性が高い。
【００１５】
２つ目の課題は、バランスフィルタおよびデュプレクサとしてのバランス特性が悪いことである。バランス特性とは、バランスフィルタにおける2つの平衡出力端子から出力される差動信号の振幅差と位相差のことで、それぞれ振幅バランス、位相バランスという。振幅バランスは０ｄＢに近いほどよく、位相バランスは１８０°に近いほどよい。不平衡型フィルタにバランを接続したバランスフィルタ（バラン内蔵型バランスフィルタと呼ぶ）の場合、バランス特性は基本的に内蔵するバランが持つバランス特性そのものとなる。集中定数バランは一般に、バランス特性はそれほど優れておらず、振幅バランスで±０．５ｄＢ程度、位相バランスで１８０°±５°程度である。
【００１６】
さらに、特許文献１および２のように、集中定数バランのインダクタとしてボンディングワイヤや弾性表面波共振器または圧電薄膜共振器を用い、キャパシタとして弾性表面波共振器または圧電薄膜共振器を用いると、インダクタンス値及びキャパシタンス値の周波数依存性によりバランス特性はさらに悪化し、振幅バランスで±１ｄＢ、位相バランスで１８０°±１０°程度となってしまう。この程度のバランス特性では、後段に接続する高周波ＩＣの性能を十分に保証できないなどの課題が生じる。
【００１７】
本発明は、上記課題に鑑みなされたものであり、Ｑ値の高い集中定数素子で構成したバランを用いることにより、低損失のバランスフィルタおよび分波器を提供すること、または、振幅バランス、位相バランスを大幅に改善することが可能なバランスフィルタまたは分波器を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、少なくとも１つの信号端子が不平衡型のフィルタと、該フィルタの不平衡型の信号端子から入出力する信号を、位相の異なる信号として入出力する集中定数型バランであって、集積型受動素子で構成されるバランと、前記フィルタと前記バランとをフリップチップ実装する実装部と、を具備することを特徴とするバランスフィルタである。本発明によれば、Ｑ値の高い集積型受動素子インダクタおよび集積型受動素子キャパシタを用いることができるため、挿入損失の低減および位相バランスの改善を実現することができる。
【００１９】
本発明は、少なくとも１つの信号端子が不平衡型のフィルタと、該フィルタの不平衡型の信号端子から入出力する信号を、位相の異なる信号として入出力し、グランド端子を２個以上有する集中定数型バランと、前記フィルタの少なくとも１つのグランド端子と前記バランの少なくとも１つのグランド端子との共通したノードとグランドとの間に接続されたグランドインダクタと、を具備することを特徴とするバランスフィルタである。本発明によれば、振幅バランスおよび位相バランスを改善することができる。
【００２０】
上記構成において、前記バランは、不平衡端子と２つの平衡端子と、不平衡端子と前記２つの平衡端子の一方との間に直列に接続された第１キャパシタと、前記２つの平衡端子の一方とグランドとに接続された第１インダクタと、前記不平衡端子と前記２つの平衡端子の他方との間に直列に接続された第２インダクタと、前記２つの平衡端子の他方とグランドとに接続された第２キャパシタと、を有する構成とすることができる。
【００２１】
上記構成において、前記第１キャパシタ、前記第１インダクタ、前記第２インダクタおよび前記第２キャパシタはそれぞれ１つである構成とすることができる。
【００２２】
上記構成において、前記バランの前記少なくとも１つのグランド端子は前記第２キャパシタのグランド側の端子である構成とすることができる。この構成によれば、位相バランスを一層改善することができる。
【００２３】
上記構成において、前記フィルタは複数のグランド端子を有し、前記フィルタの前記少なくとも１つのグランド端子は、前記複数のグランド端子のうちの一部である構成とすることができる。この構成によれば、位相バランスを一層改善することができる。
【００２４】
上記構成において、前記フィルタのグランド端子のうちの一部は前記第２キャパシタのグランド側と共通にグランドインダクタに接続され、前記フィルタのグランド端子のうちの他の一部は前記バランのグランド側とは接続されず別のグランドインダクタに接続される構成とすることができる。この構成によれば、位相バランスを一層改善することができる。
【００２５】
上記構成において、前記フィルタのグランド端子のうちの一部は前記第２キャパシタのグランド側と共通にグランドインダクタに接続され、前記フィルタのグランド端子のうちの他の一部は前記第１インダクタのグランド側と共通に別のグランドインダクタに接続される構成とすることができる。この構成によれば、位相バランスを一層改善することができる。
【００２６】
上記構成において、前記バランは、集積型受動素子からなるインダクタを有する構成とすることができる。
【００２７】
上記構成において、前記バランは、チップインダクタ、ボンディングワイヤからなるインダクタ、共振器からなるインダクタ、および前記フィルタを実装する実装部に設けられた線路パターンからなるインダクタのいずれかを有する構成とすることができる。
【００２８】
上記構成において、前記バランは、集積型受動素子からなるキャパシタを有する構成とすることができる。
【００２９】
上記構成において、前記バランは、チップキャパシタ、共振器からなるキャパシタ、および前記フィルタを実装する実装部に設けられたキャパシタのいずれかを有する構成とすることができる。
【００３０】
上記構成において、前記グランドインダクタは、ボンディングワイヤからなるインダクタ、前記フィルタを実装する実装基板に設けられた線路パターンからなるインダクタ、前記フィルタが形成されたチップに設けられた線路パターンのいずれかである構成とすることができる。
【００３１】
上記構成において、前記フィルタはラダー型フィルタであり、前記少なくとも一部の前記グランド端子は、並列共振器のグランド側の端子である構成とすることができる。
【００３２】
上記構成において、前記フィルタは、弾性表面波共振器、弾性境界波共振器および圧電薄膜共振器のいずれかを有する構成とすることができる。
【００３３】
上記構成において、前記フィルタはダブルモード型フィルタを含む構成とすることができる。
【００３４】
上記構成において、前記ダブルモード型フィルタはダブルモード型弾性表面波フィルタまたはダブルモード型弾性境界波フィルタである構成とすることができる。
【００３５】
上記構成において、前記ノードと前記ダブルモード型フィルタとの間に第３インダクタが接続されている構成とすることができる。
【００３６】
本発明は、共通端子と、共通端子に接続する２つのフィルタと、を具備し、前記２つのフィルタのうち少なくとも１つは上記いずれかのバランスフィルタであることを特徴とする分波器である。本発明によれば、低損失とすることができる。または振幅バランスおよび位相バランスを改善することができる。
【００３７】
上記構成において、前記バランスフィルタは受信用フィルタである構成とすることができる。この構成によれば差動型信号が用いられる受信用フィルタにバランを用いることができる。
【発明の効果】
【００３８】
本発明によれば、Ｑ値の高い集中定数素子で構成したバランを用いることにより、低損失のバランスフィルタおよび分波器を提供すること、または、振幅バランス、位相バランスを大幅に改善することが可能なバランスフィルタまたは分波器を提供することができる。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００４０】
まず、集中定数素子であるインダクタおよびキャパシタを用いて構成したバラン（集中定数バラン）について説明する。図１１は集中定数バランの基本構成を示す図である。不平衡端子Ｔ１と２つの平衡端子Ｔ２１およびＴ２２を有する。不平衡端子Ｔ１と平衡端子Ｔ２１との間には位相を９０°進ませる回路４２が設けられ、不平衡端子Ｔ１と平衡端子Ｔ２２との間には位相を９０°遅らせる回路４４が設けられる。これにより、不平衡端子Ｔ１に入力した信号は、互いに１８０°位相が異なった信号として平衡端子Ｔ２１およびＴ２２から出力する。
【００４１】
図１２（ａ）から図１３（ｂ）に集中定数素子を用いたバランの例を示す。図１２（ａ）は図１０で示したバラン４０と同じ構成であり、Ｔ−ＣＬ回路とＴ−ＬＣ回路で構成される。図１２（ｂ）のバランは、不平衡端子Ｔ１と平衡端子Ｔ２１との間がπ−ＬＣＬ回路、不平衡端子Ｔ１と平衡端子Ｔ２２との間がπ−ＣＬＣ回路で構成される。図１２（ｃ）のバランは、不平衡端子Ｔ１と平衡端子Ｔ２１との間がＴ−ＣＬＣ回路、不平衡端子Ｔ１と平衡端子Ｔ２２との間がπ−ＣＬＣ回路で構成される。図１３（ａ）のバランは、不平衡端子Ｔ１と平衡端子Ｔ２１との間がπ−ＬＣＬ回路、不平衡端子Ｔ１と平衡端子Ｔ２２との間がＴ−ＬＣＬ回路で構成される。図１３（ｂ）のバランは、不平衡端子Ｔ１と平衡端子Ｔ２１との間にＴ−ＣＬＣ回路、不平衡端子Ｔ１と平衡端子Ｔ２２との間がＴ−ＬＣＬ回路で構成される。
【００４２】
これら集中定数型バランは、不平衡端子Ｔ１と平衡端子Ｔ２１との間に直列に第１キャパシタＣＳ、ＣＳ１またはＣＳ２が接続され、平衡端子Ｔ２１とグランドとの間に第１インダクタＬＰ、ＬＰ１またはＬＰ２が接続されている。また、不平衡端子Ｔ１と平衡端子Ｔ２２との間に直列に第２インダクタＬＳ、ＬＳ１またはＬＳ２が接続され、平衡端子Ｔ２２とグランドとの間に第２キャパシタＣＰ、ＣＰ１またはＣＰ２が接続されている。集中定数素子を用いたバランは以上に限られず、多種の組合せが可能である。最も用いられる回路は、構成される素子数の少ない図１２（ａ）の回路である。つまり、第１キャパシタＣＳ、第１インダクタＬＰ、第２インダクタＬＳおよび第２キャパシタＣＰがそれぞれ１つの回路である。
【００４３】
次に、最も良く用いられる図１２（ａ）で示したバランの通過特性およびバランス特性を計算した。バランは、北米携帯電話システムであるＰＣＳ（Personal Communications Service)の受信バンド（受信帯域：１９３０〜１９９０ＭＨｚ）向けのバランとなるようにインダクタンス値およびキャパシタンス値を設定した。２つのＬとＣとは数式１、数式２で表される。
【数１】
2007312324.tif 000003
【数２】
2007312324.tif 000004
ここで、Ｚｉｎ、Ｚｏｕｔ、ｆ０はそれぞれ入力インピーダンス、出力インピーダンス、バランの中心周波数である。Ｚｉｎ＝５０Ω、Ｚｏｕｔ＝１００Ω、ｆ０＝１９６０ＭＨｚとすると、数式１と数式２とからＬ＝５．７４ｎＨ、Ｃ＝１．１５ｐＦとした。
【００４４】
バランス特性へのＬとＣのＱ値の影響を調べるため、ＬまたはＣのＱ値を変化させバランス特性を計算した。図１４（ａ）から図１４（ｃ）は、ＣのＱ値を２０ＧＨｚで５０に固定し、ＬのＱ値を１０から５０まで変化させたときの、周波数に対する減衰量、振幅バランス、位相バランスを示す図である。なお、位相バランスは１８０°からのずれで表している。すなわち位相バランスが０°とは平衡出力端子１および２からの出力の位相差が１８０°であることを示している。図１５（ａ）から図１５（ｃ）は、ＬのＱ値を２ＧＨｚで３０に固定し、ＣのＱ値を３０から７０まで変化させたときの、周波数に対する減衰量、振幅バランス、位相バランスを示した図である。
【００４５】
図１４（ａ）および図１５（ａ）より、通過帯域（受信帯域）での挿入損失の周波数依存性はＬ、ＣのＱ値によらず、ほぼ一定である。しかし、Ｌ、ＣのＱ値が低下すると、挿入損失は大きく増加する。特許文献１および２のようにバランのインダクタとしてボンディングワイヤや弾性表面波共振器または圧電薄膜共振器を用いた場合、ＬのＱ値は１０程度である。また、キャパシタとして弾性表面波共振器または圧電薄膜共振器を用いた場合、ＣのＱ値は２０程度である。そうすると、図１４（ａ）および図１５（ａ）より、特許文献１および２の挿入損出は０．７ｄＢ程度となってしまう。
【００４６】
図１４（ｂ）および図１５（ｂ）より、バランの振幅バランスは、ＬやＣのＱ値の依存性は小さいものの、周波数依存性を有する。受信帯域の中心周波数において振幅バランスが０ｄＢとなるように設定したとしても、受信帯域の両端では±０．３ｄＢ程度の振幅バランスとなってしまう。
【００４７】
図１４（ｃ）および図１５（ｃ）より、位相バランスは周波数依存性は小さいものの、ＬおよびＣのＱ値が低下すると位相バランスは劣化する。例えば、特許文献１および２の場合を例に、ＬのＱ値が１０、ＣのＱ値が２０とした場合、位相バランスは±８°となってしまう。
【００４８】
実施例１では、集積型受動素子を用いてバランを構成することにより、Ｑ値の高いＬおよびＣを用いることができ挿入損失および位相バランスを低減させることができる。図１６（ａ）は、実施例１に用いたバラン構成する集積型受動素子（ＩＰＤ）チップ４１の平面図、図１６（ｂ）はキャパシタの断面図である。図１６（ａ）を参照に、石英等の基板７０上に例えば銅等の金属膜を用いスパイラルコイル７２を形成する。図１６（ｂ）を参照に、基板７０上に例えば銅等の金属膜を用い下部電極７６、酸化シリコン膜等の誘電膜７７、金属膜を用い上部電極７８を形成する。これによりＭＩＭキャパシタ７４が形成される。図１６（ａ）を参照に、不平衡端子Ｔ１と平衡端子Ｔ２１との間に第１キャパシタＣＳとしてＭＩＭキャパシタ７４を接続し、平衡端子Ｔ２１とグランド端子ＴＧとの間に第１インダクタＬＰとしてスパイラルコイル７２を接続する。不平衡端子Ｔ１と平衡端子Ｔ２２との間に第２インダクタＬＳとしてスパイラルコイル７２を接続し、平衡端子Ｔ２１とグランド端子ＴＧとの間に第２キャパシタＣＰとしてＭＩＭキャパシタ７４を接続する。これにより、ＩＰＤを用いたバラン４０が形成される。
【００４９】
図１７は図１６（ａ）および図１６（ｂ）のバランを用いた実施例１に係るバラン内蔵フィルタの回路図である。図１７を参照に、不平衡入力端子Ｉｎと不平衡端子Ｔ１との間に、弾性波表面波直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ４からなる不平衡型のラダー型フィルタ１０が接続される。不平衡出力端子１には、図１６（ａ）および図１６（ｂ）で図示したＩＰＤバラン４０が接続される。バラン４０は、不平衡端子Ｔ１に、フィルタ１０の不平衡型の信号端子から出力する信号が入力し、位相の異なる信号（一般には１８０°位相の異なる信号）を平衡端子Ｔ２１と平衡端子Ｔ２２に出力する。ＩＰＤバラン４０は、不平衡端子Ｔ１と平衡端子Ｔ２１との間に直列に第１キャパシタＣＳ、並列に第１インダクタＬＰが、不平衡端子Ｔ１と平衡端子Ｔ２２との間に直列に第２インダクタＬＳ、並列に第２キャパシタＣＰが接続されている。
【００５０】
図１８は実施例１を実装した図である。キャビティ８４を有する積層パッケージ８０に、直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ４が形成されたフィルタチップ１１およびバラン４０が形成されたＩＰＤチップ４１をフリップチップ実装する。積層パッケージ８０上にキャップ８２としてメタルリッドを設けキャビティ８４を気密封止する。
【００５１】
図１９（ａ）から図１９（ｄ）は実施例１に係るバラン内蔵フィルタ（バランスフィルタ）の、それぞれ通過特性、受信帯域付近の拡大図、振幅バランス、位相バランスを示す図である。図１９（ａ）および図１９（ｂ）には比較例１としてバランを有さない不平衡型フィルタの特性も図示した。図１９（ｂ）より、バラン４０を付加することによる挿入損失の劣化は約０．２ｄＢである。実施例１においては、特許文献１および２についてバランを付加した場合の挿入損失を計算した値０．７ｄＢに比べ十分小さくすることができた。図１９（ｃ）より、振幅バランスは、受信帯域の両端においては、周波数の中心に対し±０．３ｄＢであり、図１４（ｂ）および図１５（ｂ）の結果を再現することができた。図１９（ｄ）より、位相バランスは１８０°±３°であり、これは、特許文献１および２の場合について計算した±８°に比べ十分小さくすることができた。
【００５２】
実施例１によれば、少なくとも１つの信号端子が不平衡型のフィルタ１０と、フィルタ１０の不平衡端子Ｔ１（不平衡型の信号端子）から入出力する信号を、位相の異なる信号として入出力する集中定数型バラン４０であって、集積型受動素子で構成されるバラン４０と、フィルタ１０とバラン４０とをフリップチップ実装する積層パッケージ８０（実装部）と、を具備する。これにより、Ｑ値の高いＩＰＤインダクタおよびＩＰＤキャパシタを用いることができるため、挿入損失および位相バランスを改善することができる。なお、実施例１においては、実装部として積層パッケージ８０を用いたが、フィルタ１０およびバラン４０を実装する機能を有すれば、例えば基板や、有機絶縁膜を用いたパッケージであってもよい。
【実施例２】
【００５３】
実施例２として図２０（ａ）から図２１（ｂ）に示す４つのフィルタＡからＤについて、通過特性、振幅バランス、位相バランスを計算した。図２０（ａ）はフィルタＡの回路構成図である。図１７に対し、ラダー型フィルタ１０の並列共振器Ｐ1からＰ４のグランド側が共通ノードＮＧに接続され、共通ノードＮＧとグランドとの間にグランドインダクタＬＧが接続される。その他の構成は図１７と同じであり説明を省略する。図２０（ｂ）はフィルタＢの回路構成図である。フィルタＡに対し、バラン４０の第１インダクタＬＰのグランド側が共通ノードＮＧに接続され、グランドインダクタＬＧを介し接地される。図２１（ａ）はフィルタＣの回路構成図である。フィルタＡに対し、バラン４０の第２キャパシタＣＰのグランド側が共通ノードＮＧに接続され、グランドインダクタＬＧを介し接地される。図２１（ｂ）はフィルタＤの回路構成図である。フィルタＡに対し、バラン４０の第１インダクタＬＰと第２キャパシタＣＰとのグランド側が共通ノードＮＧに接続され、グランドインダクタＬＧを介し接地される。
【００５４】
図２２（ａ）から図２２（ｃ）は、フィルタＡからＤの通過特性、振幅バランス、位相バランスを示した図である。図２２（ａ）よりフィルタＡからＤで通過特性は大きく変わらない。図２２（ｂ）より、フィルタＣは振幅バランスが他の３つのフィルタに比べ非常に良い。例えばフィルタＡの振幅バランスは受信帯域内で±０．３ｄＢに対し、フィルタＣでは±０．１ｄＢであった。図２２（ｃ）より、フィルタＡの位相バランスは受信帯域内で１８０°±３°に対し、フィルタＣの位相バランスは１８０°±１．５°であった。
【００５５】
実施例２によれば、フィルタ１０のグランド端子と、グランド端子を２個以上有するバラン４０の少なくとも１つのグランド端子との共通ノードＮＧとグランドとの間に接続されたグランドインダクタＬＧを有する。これにより、振幅バランスと位相バランスを改善することができる。
【００５６】
特に、グランド端子を２個以上有するバラン４０のグランド端子のうち、フィルタ１０のグランド端子との共通したノードに接続されるグランド端子が第２キャパシタＣＰのグランド側の端子であるフィルタＣの場合、特に、振幅バランスと位相バランスを改善することができる。
【実施例３】
【００５７】
実施例３はラダー型フィルタ１０の並列共振器Ｐ１からＰ４のグランド端子が２つに分かれてグランドインダクタに接続される例である。図２３（ａ）を参照に、フィルタＥは、ラダー型フィルタ１０の並列共振器Ｐ１がグランドインダクタＬＧ１を介しグランドに接続され、並列共振器Ｐ２からＰ４が共通なノードＮＧ２に接続され、ノードＮＧ２とグランドとの間にグランドインダクタＬＧ２が接続されている。ノードＮＧ２には、バラン４０の第２キャパシタＣＰのグランド側も接続されている。
【００５８】
図２３（ｂ）を参照に、フィルタＦは、フィルタＥに加えバラン４０の第１インダクタのグランド側が、フィルタ１０の並列共振器Ｐ１のグランド側のノードＮＧ１に接続し、グランドインダクタＬＧ１を介し接地されている。
【００５９】
図２４（ａ）から図２４（ｃ）はフィルタＡ、Ｃ、Ｅ、Ｆの通過特性、振幅バランス、位相バランスを示した図である。図２４（ａ）より、フィルタＡ、Ｃ、Ｅ，Ｆで通過特性はほとんど変わらない。図２４（ｂ）より、フィルタＣ、Ｅ、Ｆで振幅バランスはほとんど変わらない。一方、図２４（ｃ）より、受信帯域内でのフィルタＣの位相バランスは１８０°±１．５°に対し、フィルタＥ，Ｆは１８０°±１．０°とフィルタＥ、Ｆは位相バランスが改善される。
【００６０】
実施例２のフィルタＣでは、フィルタ１０の全ての並列共振器Ｐ１からＰ４のグランド端子とバラン４０のグランド端子とが共通に接続されていたが、実施例３のフィルタＥのように、フィルタ１０の複数の並列共振器Ｐ１からＰ４のうち一部Ｐ２からＰ４のグランド端子とバラン４０のグランド端子の少なくとも一部とが共通に接続されることにより、位相バランスが改善される。特に、フィルタ１０の並列共振器の一部Ｐ２からＰ４のグランド端子は第２キャパシタＣＰのグランド側と共通にグランドインダクタＬＧ２に接続され、フィルタ１０の並列共振器の他の一部Ｐ１のグランド端子はバラン４０のグランド側とは接続されず別のグランドインダクタＬＧ１に接続される。これにより、位相バランスを一層改善させることができる。
【００６１】
また、フィルタＦのように、フィルタ１０の並列共振器の一部Ｐ２からＰ４のグランド端子は第２キャパシタＣＰと共通にグランドインダクタＬＧ２に接続され、フィルタ１０の並列共振器の他の一部Ｐ１のグランド端子は第１インダクタＬＰと共通にグランドインダクタＬＧ１に接続される。これにより、位相バランスを一層改善させることができる。
【実施例４】
【００６２】
実施例４は、実施例３のフィルタＥを積層パッケージを用い作製した例である。図２５（ａ）は比較例４に係るフィルタの回路構成図である。ラダー型フィルタ１０の並列共振器Ｐ１のグランド側にグランドインダクタＬＧ１が接続される。並列共振器Ｐ２からＰ４のグランド側が共通グランドノードＮＧ２に共通に接続され、共通ノードＮＧとグランドとの間にグランドインダクタＬＧ２が接続されている。バラン４０のグランド端子は、フィルタ１０のグランド端子とは独立にグランドに接続されている。図２５（ｂ）は図２３（ａ）のフィルタＥと同じであり説明を省略する。
【００６３】
図２６（ａ）から図２６（ｃ）は実施例４に係るフィルタを実装した積層パッケージの各層を示す図である。図２６（ａ）はチップが実装されるダイアタッチ層９６の表面、図２６（ｂ）はダイアタッチ層９６の下の層である中間層９４の表面、図２６（ｃ）は中間層９４の裏面であるフットパッド層９２を示している。各層は、例えばセラミック等の絶縁体からなり、銅等の導電性パターンおよび層を貫通し導電性材料で埋め込まれたビアが形成されている。なお、各層に形成されたビアは黒丸、上の層のビアが接続する領域を白丸で図示している。図２６（ａ）を参照に、ダイアタッチ層９６にフィルタチップ１１およびバランチップ４１がフリップチップ実装されている。フィルタチップ１１のノードＮＧ２はバンプでバンプパッドＢＦに接続される。バランチップ４１の第２キャパシタＣＰのグランド側がバンプでバンプパッドＢＣに接続される。バンプパッドＢＦとＢＣとは線路パターンＬＬ１で接続されビアＶ１を介し中間層９４の線路パターンＬＬに接続される。線路パターンＬＬ２はグランドインダクタＬＧ２として機能する。線路パターンＬＬ２はビアＶ２を介し、フットパッド層９２に形成されたグランド端子であるグランドフットパッドＧＦに接続される。以上により、バラン４０の第２キャパシタＣＰのグランド端子とフィルタ１０のグランド端子は共通にグランドインダクタＬＧ２を介しグランドに接続される。図２５（ａ）の比較例４に係るフィルタについても積層パッケージに実装した。
【００６４】
図２７（ａ）および図２７（ｂ）は図２５（ａ）に示した比較例４および図２５（ｂ）に示した実施例４の振幅バランスおよび位相バランスを示した図である。図２７（ａ）より比較例４の振幅バランスは±０．３ｄＢであるのに対し、実施例４では±（０．１５〜０．２）に改善することができた。図２７（ｂ）より比較例４の位相バランスは１８０±３°であるのに対し、実施例４は１８０°±０．５°と位相バランスを改善させることがわかる。このように、図２４（ａ）から図２４（ｃ）に示した計算結果と同様に、実験結果においても実施例４（実施例３のフィルタＥ）は振幅バランスおよび位相バランスを改善させることができた。
【実施例５】
【００６５】
実施例５は、実施例４に係るフィルタを分波器に用いる例である。図２８は比較例５に係る分波器を示す回路図である。共通端子Ａｎｔと不平衡端子Ｔ１との間に直列共振器Ｓ１１からＳ１５が直列に接続され、並列共振器Ｐ１１からＰ１４が接続される受信用フィルタ１０が接続されている。受信用フィルタ１０の最も共通端子Ａｎｔ側の直列共振器Ｓ１１に並列にインダクタＬ１１が接続されている。並列共振器Ｐ１１のグランド端子とグランドとの間にはグランドインダクタＬＧ１１が接続されている。並列共振器Ｐ１２からＰ１４のグランド端子はノードＮＧ２で共通に接続されている。ノードＮＧ２とグランドとの間にグランドインダクタＬＧ１２が接続される。インダクタＬ１１およびグランドインダクタＬＧ１１およびＬＧ１２のインダクタンスは、送信帯域に減衰極が形成されるように設定される。不平衡端子Ｔ１には図１７で示したバラン４０が接続され、バラン４０からの２つの平衡端子がそれぞれ受信端子１Ｒｘ１および受信端子２Ｒｘ２となる。共通端子Ａｎｔから入力した受信帯域の信号は、受信用フィルタ１０を通過し、バラン４０により位相が反転した信号が受信端子Ｒｘ１およびＲｘ２より出力される。
【００６６】
一方、共通端子Ａｎｔと送信端子Ｔｘとの間に送信用フィルタ２０が接続されている。送信用フィルタ２０は直列共振器Ｓ２１からＳ２４および並列共振器Ｐ２１およびＰ２２からなるラダー型フィルタである。送信端子Ｔｘから入力された送信帯域の信号は送信用フィルタ２０を通過し共通端子Ａｎｔより出力される。一方、送信帯域の周波数においては、受信用フィルタ１０の直列共振器Ｓ１１およびインダクタＬ１１より受信用フィルタ１０を見たインピーダンスが大きくなるため、送信帯域の信号が受信用フィルタ１０に入力することはない。
【００６７】
図２９は、実施例５に係る分波器の回路図である。図２８の分波器に対し、バラン４０の第２キャパシタＣＰのグランド端子がノードＮＧ２に接続されている。つまり受信用フィルタ１０の並列共振器の一部のグランド端子と共通にグランドインダクタＬＧ２に接続されている。その他の構成は図２８の比較例と同じであり説明を省略する。
【００６８】
図３０は実施例５に係る分波器を積層パッケージ８０に実装した図である。積層パッケージ８０に受信用フィルタ１０および送信用フィルタ２０が形成されたフィルタチップ２１、集積型受動素子によりバラン４０が形成されたバランチップ４１、インダクタＬ１１が形成されたインダクタチップ１２がフリップチップ実装されている。その他の構成は図１８と同じであり説明を省略する。図２８の比較例５に係る分波器についても積層パッケージ８０に実装した。
【００６９】
図３１（ａ）から図３１（ｃ）は図２８に示した比較例５および図２９に示した実施例５の分波器の通過特性、受信用フィルタの振幅バランスおよび位相バランスを示した図である。図３１（ａ）より比較例５と実施例５との通過特性はほぼ同程度である。図３１（ｂ）より比較例５の振幅バランスは±０．３ｄＢであるのに対し、実施例５では±（０．１５〜０．２）に改善させることができる。図３１（ｃ）より比較例５の位相バランスは１８０±３°であるのに対し、実施例５では１８０°±０．５°と位相バランスを改善させることができる。このように、実施例５に係る分波器によれば振幅バランスおよび位相バランスを改善させることができる。
【実施例６】
【００７０】
実施例６は、フィルタとしてダブルモード型フィルタを用いた例である。図３２（ａ）は比較例６、図３２（ｂ）は実施例６の回路構成図である。図３２（ａ）を参照に、比較例６は、入力端子Ｉｎと不平衡端子Ｔ１との間に２つのダブルモード型フィルタ１５が直列に接続され、それぞれのダブルモード型フィルタ１５がグランドインダクタＬＧ１、ＬＧ２を介しグランドに接続されている。不平衡端子Ｔ１にはバラン４０が接続され、２つの平衡端子Ｔ２１、Ｔ２２に差動信号が出力される。図３２（ｂ）を参照に、実施例６は、バラン４０の第２キャパシタＣＰのグランド側がダブルモード型フィルタ１５のうち１つのグランドインダクタＬＧ２１（第３インダクタ）のグランド側に共通に接続し、グランドインダクタＬＧ２２を介しグランドに接続される。つまり、ノードＮＧとダブルモード型フィルタ１５との間にグランドインダクタＬＧ２１が接続されている。
【００７１】
図３３はダブルモード型フィルタ１５を示した図である。圧電基板１００上にアルミニウム等の金属膜で電極が形成されている。図３３中黒のパターンが金属膜が形成れたパターンである。１つの入力ＩＤＴ（ＩｎＩＤＴ）の両側に２つの出力ＩＤＴ（ＯｕｔＩＤＴ）が設けられ、２つの出力ＩＤＴ（ＯｕｔＩＤＴ）のさらに両側に反射器Ｒ０が設けられ、１つのユニットのダブルモード型フィルタが形成されている。図３３には、ユニットが２つ並列に接続され、さらに縦続接続されている。入力端子Ｉｎ、出力端子Ｏｕｔ、グランド端子Ｇｎｄが金や半田等のバンプで形成されている。
【００７２】
図３４（ａ）から図３４（ｃ）は積層パッケージを示す図である。各層の説明は図２６（ａ）から図２６（ｃ）と同様である。ダブルモード型フィルタ１５が２つ形成されたフィルタチップ１４とバラン４０が形成されたバランチップ４１がダイアタッチ層９６の表面にフリップチップ実装されている。バランチップ４１に形成された第２キャパシタＣＰのグランド側はバンプパッドＢＣに接続され、線路パターンＬＬ４、ビアＶ１を介し中間層９４の線路パターンＬＬ５に接続される。一方、フィルタチップ１４に形成されたダブルモード型フィルタのグランド側はバンプパッドＢＦ、線路パターンＬＬ３、ビアＶ２を介し、中間層９４の線路パターンＬＬＧ２１に接続される。線路パターンＬＬＧ２１は第２キャパシタＣＰに接続する線路パターンＬＬ５と接続し、線路パターンＬＬＧ２２となりビアＶ３を介しグランドフットパッドＧＦに接続される。線路パターンＬＬＧ２１とＬＬＧ２２とがそれぞれグランドインダクタＬＧ２１とＬＧ２２とに相当する。このようにして、バラン４０の第２キャパシタＣＰとダブルモード型フィルタのグランド側のグランドインダクタＬＧ２１とが共通にグランドインダクタＬＧ２２を介し接地される。図３３（ａ）の比較例６に係るフィルタついても積層パッケージに実装した。
【００７３】
図３５（ａ）から図３５（ｃ）は図３３（ａ）に示した比較例６および図３３（ｂ）に示した実施例６のフィルタの通過特性、振幅バランスおよび位相バランスを示した図である。図３５（ａ）より比較例６と実施例６との通過特性はほぼ同程度である。図３５（ｂ）より比較例６の振幅バランスは±０．３ｄＢであるのに対し、実施例６では±０．１ｄＢに低減させることができる。図３５（ｃ）より比較例６の位相バランスは１８０±３°であるのに対し、実施例６では１８０°±２°と位相バランスを改善させることができる。このように、実施例６に係るフィルタによれば振幅バランスおよび位相バランスを改善させることができる。
【００７４】
実施例６によれば、フィルタのグランド端子とバランのグランド端子を共通にグランドインダクタを介し接地することによるバランス特性の改善は、ラダー型フィルタのみならずその他のフィルタにおいても効果を得ることができることがわかる。なお、ダブルモード型フィルタはダブルモード型弾性表面波フィルタまたはダブルモード型弾性境界波フィルタを用いることができる。
【実施例７】
【００７５】
実施例７はバラン４０のインダクタまたはキャパシタとして共振器を用いる例である。図３６は実施例７に係るフィルタの回路構成図である。入力端子Ｉｎと不平衡端子Ｔ１との間に設けられたラダー型フィルタ１０の並列共振器Ｐ２のグランド側とバラン４０の第２キャパシタＣＰのグランド側とが共通ノードＮＧ２で共通に接続されグランドインダクタＬＧ２を介し接地されている。
【００７６】
図３７は、実施例７に係るフィルタ１０とバラン４０を１つのチップに形成した図である。圧電基板１１０上にラダー型フィルタの直列共振器Ｓ１からＳ４および並列共振器Ｐ１およびＰ２が弾性表面波素子を用い形成されている。共振器は共振点と反共振点との間の周波数ではインダクタとして使用できる。このため、バラン４０のインダクタＬＰおよびＬＳはそれぞれ共振器ＲＬＰおよびＲＬＳで構成する。一方、共振器は共振点以下および反共振点以上ではキャパシタとして使用できる。このため、バラン４０のキャパシタＣＳ、ＣＰはそれぞれ共振器ＲＣＳ，ＲＣＰを用い構成する。なおこのとき、共振器ＲＣＳ，ＲＣＰの共振周波数は通過帯域内には設けないように設定する。また、これらの共振器には反射器Ｒ０は設けなくても良い。フィルタ１０の並列共振器Ｐ２のグランド側とバラン４０の共振器ＲＣＰのグランド側を共通に接続し、グランドインダクタＬＧ２となるべき線路パターンＬＬＧ２を介しグランドバンプＴＧよりグランドに接続する。このように、バラン４０のインダクタまたはキャパシタとして共振器を用いることができる。
【実施例８】
【００７７】
実施例８はバラン４０のインダクタとしてボンディングワイヤを用いた例である。図３８は実施例８に係るフィルタ１０のチップを示す図である。図３７に比較しバランの第１インダクタＬＰがボンディングワイヤ１１４を用い形成されている。このように、バラン４０のインダクタとしてボンディングワイヤを用いることができる。さらに、グランドインダクタＬＧ２がチップ上の線路パターンＬＬＧ２およびボンディングワイヤ１１３で形成されている。
【実施例９】
【００７８】
実施例９は、バラン４０のインダクタおよびキャパシタをチップインダクタおよびチップキャパシタで構成した例である。図３９（ａ）から図３９（ｃ）は図２６（ａ）および図２６（ｃ）と同様な積層パッケージである。なお、各層に形成されたビアＶＩＡは黒丸、上の層のビアが接続する領域ＶＩＡ０を白丸で図示している。図３９（ａ）を参照に、フィルタチップ１１がフリップチップで実装され、フィルタチップ１１の不平衡端子Ｔ１がバンプパッドＢＦに接続される。バンプパッドＢＦにはチップキャパシタＣＣＳが直列に接続されビアＶＩＡを介し、図３９（ｃ）の平衡端子Ｔ２１であるフットパッドＦＴ２１に接続される。また、ＦＴ２１はチップキャパシタＣＬＰを介しグランドフットパッドＦＧに接続される。同様にバンプパッドＢＦには直列にチップインダクタＣＬＳが接続され、ビアＶＩＡを介し、図３９（ｃ）の平衡端子Ｔ２２であるフットパッドＦＴ２２に接続される。またＦＴ２２はチップキャパシタＣＣＰを介しフィルタチップ１１のグランド端子に接続するノードＮＧ２に接続する。ノードＮＧ２は、図３９（ｂ）の中間層９４のグランドインダクタＬＧ２を形成する線路パターンＬＬＧ２を介しグランド端子ＦＧに接続される。このようにして、チップ素子を用いバランを形成することができる。
【実施例１０】
【００７９】
実施例１０は、バラン４０のインダクタとして積層パッケージに設けられた線路パターンを用い、キャパシタとして積層パッケージの層間のキャパシタを用いた例である。図４０（ａ）から図４０（ｃ）は図３９（ａ）から図３９（ｃ）と同様の積層パッケージの各層を示す図である。実施例９のチップキャパシタＣＣＳの代わりに、ダイアタッチ層を誘電体層とし、ダイアタッチ層９６の表面に形成された上部電極ＬＣＳ１と中間層９４の表面に形成された下部電極ＬＣＳ２とを用いたＭＩＭキャパシタを用いる。チップインダクタＣＬＰの代わりに、ダイアタッチ層９６の表面に形成された線路パターンＬＬＰ１と中間層９４の表面に形成された線路パターンＬＬＰ２とを用いたインダクタを用いる。その他の構成は実施例９と同じであり説明を省略する。なお、実施例においては、実装部として積層パッケージを例に説明したが、実装部はフィルタを実装する機能を有していれば良く、積層基板等であってもよい。
【００８０】
実施例５のように、バラン４０は集積型受動素子からなるインダクタまたはキャパタからなることが好ましい。集積型受動素子からなるインダクタ、キャパシタはＱ値が高く、低コストで小型化が可能なためである。しかしながら、実施例７から１０のように、バラン４０のインダクタとして、チップインダクタ、ボンディングワイヤからなるインダクタ、共振器からなるインダクタ、実装部に設けられた線路パターンからなるインダクタを用いることもできる。また、バラン４０のキャパシタとして、チップキャパシタ、共振器からなるキャパシタ、実装部に設けられたキャパシタを用いることもできる。
【００８１】
グランドインダクタＬＧ２としては、実施例５、６、９，１０のように、フィルタを実装する実装部に設けられた線路パターンからなるインダクタを用いることができる。また、実施例７、８のように、フィルタが形成されたチップ１１０に設けられた線路パターンを用いることもできる。さらに、実施例８のように、ボンディングワイヤからなるインダクタを用いることもできる。
【００８２】
実施例１から５、８から１０において、フィルタ１０はラダー型フィルタであり。グランド端子は並列共振器Ｐ１からＰ４のグランド側の端子であったが、実施例６のように、フィルタとしてダブルモード型フィルタ１５を用いることもできる。さらに、これら以外のフィルタを用いることもできる。さらに、共振器としては、図４（ａ）および図４（ｂ）で示した弾性表面波共振器、図５（ａ）および図５（ｂ）で示した弾性境界波共振器、図６（ａ）および図６（ｂ）で示した圧電薄膜共振器を用いることができる。
【００８３】
実施例５は実施例４を分波器に使用した例であったが、実施例１から３、６から１０のフィルタを分波器に用いることができる。特に、差動型の信号を用いることの多い受信用フィルタとして、これら実施例のフィルタを用いることが有効である。
【００８４】
実施例１から１０においてバラン４０として図１２（ａ）に図示したバランを例に説明したが図１２（ｂ）から図１３（ｂ）のバラン、その他のバランを用いることもできる。
【００８５】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００８６】
【図１】図１は平衡型ミキサを用いた携帯電話のアンテナ近傍の受信回路ブロック図である。
【図２】図２は平衡型ローノイズアンプ、平衡型ミキサを用いた携帯電話のアンテナ近傍の受信回路のブロック図である。
【図３】図３はラダー型フィルタの回路構成図である。
【図４】図４（ａ）は弾性表面波共振器の平面図、図４（ｂ）は断面図である。
【図５】図５（ａ）は弾性境界波共振器の平面図、図５（ｂ）は断面図である。
【図６】図６（ａ）は圧電薄膜共振器の平面図、図６（ｂ）は断面図である。
【図７】図７はダブルモード型フィルタの平面図である。
【図８】図８は分波器の回路構成図である。
【図９】図９（ａ）はマイクロストリップライン、図９（ｂ）および図９（ｃ）は集中定数型移相器、図９（ｄ）は並列インダクタを付加した共振器を示す回路図である。
【図１０】図１０は不平衡型フィルタにバランを付加したフィルタの回路図である。
【図１１】図１１はバランの機能を説明するためのブロック図である。
【図１２】図１２（ａ）から図１２（ｃ）はバランを構成する集中定数回路の例を示す回路図（その１）である。
【図１３】図１３（ａ）および図１３（ｂ）はバランを構成する集中定数回路の例を示す回路図（その２）である。
【図１４】図１４（ａ）から図１４（ｃ）はバランのＬのＱ値を変化させたときの挿入損失、振幅バランス、位相バランス特性を示す図である。
【図１５】図１５（ａ）から図１５（ｃ）はバランのＣのＱ値を変化させたときの挿入損失、振幅バランス、位相バランス特性を示す図である。
【図１６】図１６（ａ）は実施例１に係るフィルタのバランを構成する集積型受動素子の平面図であり、図１６（ｂ）はバランのキャパシタの断面図である。
【図１７】図１７は実施例１に係る集積型受動素子を用いたバランを有するフィルタの回路図である。
【図１８】図１８は実施例１に係るフィルタを積層パッケージに実装した例である。
【図１９】図１９（ａ）から図１９（ｄ）はバランを有さない比較例１とＩＰＤバランを有する実施例１の通過特性、バランス特性を示す図である。
【図２０】図２０（ａ）および図２０（ｂ）は実施例２のフィルタＡおよびフィルタＢの回路図である。
【図２１】図２１（ａ）および図２１（ｂ）は実施例２のフィルタＣおよびフィルタＤの回路図である。
【図２２】図２２（ａ）から図２２（ｄ）はそれぞれフィルタＡからＤの通過特性およびバランス特性を示す図である。
【図２３】図２３（ａ）および図２３（ｂ）は実施例３のフィルタＥおよびフィルタＦの回路図である。
【図２４】図２４（ａ）から図２４（ｃ）はそれぞれフィルタＡ、Ｃ、Ｅ、Ｆの通過特性およびバランス特性を示す図である。
【図２５】図２５（ａ）および図２５（ｂ）はそれぞれ比較例４および実施例４を示す回路図である。
【図２６】図２６（ａ）から図２６（ｃ）は実施例４に係るフィルタをに実装した例である。
【図２７】図２７（ａ）および図２７（ｂ）は比較例４および実施例４バランス特性の測定結果である。
【図２８】図２８は比較例５に係る分波器の回路図である。
【図２９】図２９は実施例５に係る分波器の回路図である。
【図３０】図３０は実施例５に係る分波器を積層パッケージに実装した例を示す図である。
【図３１】図３１（ａ）から図３１（ｃ）は比較例５および実施例５の通過特性とバランス特性を示す図である。
【図３２】図３２（ａ）および図３２（ｂ）はそれぞれ比較例６および実施例６に係るフィルタの回路図である。
【図３３】図３３は比較例６および実施例６に用いたダブルモード型フィルタの平面図である。
【図３４】図３４（ａ）から図３４（ｃ）は実施例６に係るフィルタを積層パッケージに実装した例である。
【図３５】図３５（ａ）から図３５（ｃ）は比較例６および実施例６の通過特性とバランス特性を示す図である。
【図３６】図３６は実施例７に係るフィルタの回路図である。
【図３７】図３７は実施例７に係るフィルタのチップの平面図である。
【図３８】図３８は実施例８に係るフィルタのチップの平面図である。
【図３９】図３９は実施例８に係るフィルタの積層パッケージを示す図である。
【図４０】図４０は実施例９に係るフィルタの積層パッケージを示す図である。
【符号の説明】
【００８７】
１０                受信用フィルタ、フィルタ
１１、１４、２１    フィルタチップ
１２                インダクタチップ
２０                送信用フィルタ
４０                バラン
４１                バランチップ
２３                    平衡型ダブルモードフィルタ
Ｓ１、Ｓ２、Ｓ３、Ｓ４  直列共振器
Ｐ１、Ｐ２、Ｐ３、Ｐ４  並列共振器
Ｔ１                    不平衡端子
Ｔ２１                  平衡端子１
Ｔ２２                  平衡端子２
ＬＧ１、ＬＧ２          グランドインダクタ
ＮＧ２                  共通ノード
ＣＳ                    第１キャパシタ
ＣＰ                    第２キャパシタ
ＬＳ                    第１インダクタ
ＬＰ                    第２インダクタ
【図１】
2007312324.tif 000005
【図２】
2007312324.tif 000006
【図３】
2007312324.tif 000007
【図４】
2007312324.tif 000008
【図５】
2007312324.tif 000009
【図６】
2007312324.tif 000010
【図７】
2007312324.tif 000011
【図８】
2007312324.tif 000012
【図９】
2007312324.tif 000013
【図１０】
2007312324.tif 000014
【図１１】
2007312324.tif 000015
【図１２】
2007312324.tif 000016
【図１３】
2007312324.tif 000017
【図１４】
2007312324.tif 000018
【図１５】
2007312324.tif 000019
【図１６】
2007312324.tif 000020
【図１７】
2007312324.tif 000021
【図１８】
2007312324.tif 000022
【図１９】
2007312324.tif 000023
【図２０】
2007312324.tif 000024
【図２１】
2007312324.tif 000025
【図２２】
2007312324.tif 000026
【図２３】
2007312324.tif 000027
【図２４】
2007312324.tif 000028
【図２５】
2007312324.tif 000029
【図２６】
2007312324.tif 000030
【図２７】
2007312324.tif 000031
【図２８】
2007312324.tif 000032
【図２９】
2007312324.tif 000033
【図３０】
2007312324.tif 000034
【図３１】
2007312324.tif 000035
【図３２】
2007312324.tif 000036
【図３３】
2007312324.tif 000037
【図３４】
2007312324.tif 000038
【図３５】
2007312324.tif 000039
【図３６】
2007312324.tif 000040
【図３７】
2007312324.tif 000041
【図３８】
2007312324.tif 000042
【図３９】
2007312324.tif 000043
【図４０】
2007312324.tif 000044
【手続補正書】
【提出日】平成19年5月17日(2007.5.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
不平衡型アンテナデュプレクサ（分波器）は、送信用フィルタ２０と受信用フィルタ１０と整合回路３０から構成される。図８に、送信用フィルタ２０と受信用フィルタ１０にラダー型フィルタを用いた不平衡型分波器の構成例を示す図である。共通端子Ａｎｔと送信端子Ｔｘとの間に送信用フィルタ２０が接続される。送信用フィルタ２０は直列共振器Ｓ２１からＳ２４および並列共振器Ｐ２１およびＰ２２から構成される。共通端子Ａｎｔと受信端子Ｒｘとの間には受信用フィルタ１０が接続される。受信用フィルタ１０は直列共振器Ｓ１１からＳ１４および並列共振器Ｐ１１からＰ１３で構成される。共通端子Ａｎｔと受信用フィルタ１０の間に整合回路３０が付加される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
バランス特性へのＬとＣのＱ値の影響を調べるため、ＬまたはＣのＱ値を変化させバランス特性を計算した。図１４（ａ）から図１４（ｃ）は、ＣのＱ値を２ＧＨｚで５０に固定し、ＬのＱ値を１０から５０まで変化させたときの、周波数に対する減衰量、振幅バランス、位相バランスを示す図である。なお、位相バランスは１８０°からのずれで表している。すなわち位相バランスが０°とは平衡出力端子１および２からの出力の位相差が１８０°であることを示している。図１５（ａ）から図１５（ｃ）は、ＬのＱ値を２ＧＨｚで３０に固定し、ＣのＱ値を３０から７０まで変化させたときの、周波数に対する減衰量、振幅バランス、位相バランスを示した図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
実施例１では、集積型受動素子を用いてバランを構成することにより、Ｑ値の高いＬおよびＣを用いることができ挿入損失および位相バランスを低減させることができる。図１６（ａ）は、実施例１に用いたバラン構成する集積型受動素子（ＩＰＤ）チップ４１の平面図、図１６（ｂ）はキャパシタの断面図である。図１６（ａ）を参照に、石英等の基板７０上に例えば銅等の金属膜を用いスパイラルコイル７２を形成する。図１６（ｂ）を参照に、基板７０上に例えば銅等の金属膜を用い下部電極７６、酸化シリコン膜等の誘電膜７７、金属膜を用い上部電極７８を形成する。これによりＭＩＭキャパシタ７４が形成される。図１６（ａ）を参照に、不平衡端子Ｔ１と平衡端子Ｔ２１との間に第１キャパシタＣＳとしてＭＩＭキャパシタ７４を接続し、平衡端子Ｔ２１とグランド端子ＴＧとの間に第１インダクタＬＰとしてスパイラルコイル７２を接続する。不平衡端子Ｔ１と平衡端子Ｔ２２との間に第２インダクタＬＳとしてスパイラルコイル７２を接続し、平衡端子Ｔ２２とグランド端子ＴＧとの間に第２キャパシタＣＰとしてＭＩＭキャパシタ７４を接続する。これにより、ＩＰＤを用いたバラン４０が形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
図１７は図１６（ａ）および図１６（ｂ）のバランを用いた実施例１に係るバラン内蔵フィルタの回路図である。図１７を参照に、不平衡入力端子Ｉｎと不平衡端子Ｔ１との間に、弾性波表面波直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ４からなる不平衡型のラダー型フィルタ１０が接続される。不平衡出力端子Ｔ１には、図１６（ａ）および図１６（ｂ）で図示したＩＰＤバラン４０が接続される。バラン４０は、不平衡端子Ｔ１に、フィルタ１０の不平衡型の信号端子から出力する信号が入力し、位相の異なる信号（一般には１８０°位相の異なる信号）を平衡端子Ｔ２１と平衡端子Ｔ２２に出力する。ＩＰＤバラン４０は、不平衡端子Ｔ１と平衡端子Ｔ２１との間に直列に第１キャパシタＣＳ、並列に第１インダクタＬＰが、不平衡端子Ｔ１と平衡端子Ｔ２２との間に直列に第２インダクタＬＳ、並列に第２キャパシタＣＰが接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
図２６（ａ）から図２６（ｃ）は実施例４に係るフィルタを実装した積層パッケージの各層を示す図である。図２６（ａ）はチップが実装されるダイアタッチ層９６の表面、図２６（ｂ）はダイアタッチ層９６の下の層である中間層９４の表面、図２６（ｃ）は中間層９４の裏面であるフットパッド層９２を示している。各層は、例えばセラミック等の絶縁体からなり、銅等の導電性パターンおよび層を貫通し導電性材料で埋め込まれたビアが形成されている。なお、各層に形成されたビアは黒丸、上の層のビアが接続する領域を白丸で図示している。図２６（ａ）を参照に、ダイアタッチ層９６にフィルタチップ１１およびバランチップ４１がフリップチップ実装されている。フィルタチップ１１のノードＮＧ２はバンプでバンプパッドＢＦに接続される。バランチップ４１の第２キャパシタＣＰのグランド側がバンプでバンプパッドＢＣに接続される。バンプパッドＢＦとＢＣとは線路パターンＬＬ１で接続されビアＶ１を介し中間層９４の線路パターンＬＬ２に接続される。線路パターンＬＬ２はグランドインダクタＬＧ２として機能する。線路パターンＬＬ２はビアＶ２を介し、フットパッド層９２に形成されたグランド端子であるグランドフットパッドＧＦに接続される。以上により、バラン４０の第２キャパシタＣＰのグランド端子とフィルタ１０のグランド端子は共通にグランドインダクタＬＧ２を介しグランドに接続される。図２５（ａ）の比較例４に係るフィルタについても積層パッケージに実装した。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
図２９は、実施例５に係る分波器の回路図である。図２８の分波器に対し、バラン４０の第２キャパシタＣＰのグランド端子がノードＮＧ２に接続されている。つまり受信用フィルタ１０の並列共振器の一部のグランド端子と共通にグランドインダクタＬＧ１２に接続されている。その他の構成は図２８の比較例と同じであり説明を省略する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
実施例６は、フィルタとしてダブルモード型フィルタを用いた例である。図３２（ａ）は比較例６、図３２（ｂ）は実施例６の回路構成図である。図３２（ａ）を参照に、比較例６は、入力端子Ｉｎと不平衡端子Ｔ１との間に２つのダブルモード型フィルタ１５が直列に接続され、それぞれのダブルモード型フィルタ１５がグランドインダクタＬＧ１、ＬＧ２を介しグランドに接続されている。不平衡端子Ｔ１にはバラン４０が接続され、２つの平衡端子Ｔ２１、Ｔ２２に差動信号が出力される。図３２（ｂ）を参照に、実施例６は、バラン４０の第２キャパシタＣＰのグランド側がダブルモード型フィルタ１５のうち１つのグランドインダクタＬＧ２１（第３インダクタ）のグランド側に共通に接続し、グランドインダクタＬＧ２２を介しグランドに接続される。つまり、ノードＮＧ２とダブルモード型フィルタ１５との間にグランドインダクタＬＧ２１が接続されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
図３４（ａ）から図３４（ｃ）は積層パッケージを示す図である。各層の説明は図２６（ａ）から図２６（ｃ）と同様である。ダブルモード型フィルタ１５が２つ形成されたフィルタチップ１４とバラン４０が形成されたバランチップ４１がダイアタッチ層９６の表面にフリップチップ実装されている。バランチップ４１に形成された第２キャパシタＣＰのグランド側はバンプパッドＢＣに接続され、線路パターンＬＬ４、ビアＶ１を介し中間層９４の線路パターンＬＬ５に接続される。一方、フィルタチップ１４に形成されたダブルモード型フィルタのグランド側はバンプパッドＢＦ、線路パターンＬＬ３、ビアＶ２を介し、中間層９４の線路パターンＬＬＧ２１に接続される。線路パターンＬＬＧ２１は第２キャパシタＣＰに接続する線路パターンＬＬ５と接続し、線路パターンＬＬＧ２２となりビアＶ３を介しグランドフットパッドＧＦに接続される。線路パターンＬＬＧ２１とＬＬＧ２２とがそれぞれグランドインダクタＬＧ２１とＬＧ２２とに相当する。このようにして、バラン４０の第２キャパシタＣＰとダブルモード型フィルタのグランド側のグランドインダクタＬＧ２１とが共通にグランドインダクタＬＧ２２を介し接地される。図３２（ａ）の比較例６に係るフィルタついても積層パッケージに実装した。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図３５（ａ）から図３５（ｃ）は図３２（ａ）に示した比較例６および図３２（ｂ）に示した実施例６のフィルタの通過特性、振幅バランスおよび位相バランスを示した図である。図３５（ａ）より比較例６と実施例６との通過特性はほぼ同程度である。図３５（ｂ）より比較例６の振幅バランスは±０．３ｄＢであるのに対し、実施例６では±０．１ｄＢに低減させることができる。図３５（ｃ）より比較例６の位相バランスは１８０±３°であるのに対し、実施例６では１８０°±２°と位相バランスを改善させることができる。このように、実施例６に係るフィルタによれば振幅バランスおよび位相バランスを改善させることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
【図１】図１は平衡型ミキサを用いた携帯電話のアンテナ近傍の受信回路ブロック図である。
【図２】図２は平衡型ローノイズアンプ、平衡型ミキサを用いた携帯電話のアンテナ近傍の受信回路のブロック図である。
【図３】図３はラダー型フィルタの回路構成図である。
【図４】図４（ａ）は弾性表面波共振器の平面図、図４（ｂ）は断面図である。
【図５】図５（ａ）は弾性境界波共振器の平面図、図５（ｂ）は断面図である。
【図６】図６（ａ）は圧電薄膜共振器の平面図、図６（ｂ）は断面図である。
【図７】図７はダブルモード型フィルタの平面図である。
【図８】図８は分波器の回路構成図である。
【図９】図９（ａ）はマイクロストリップライン、図９（ｂ）および図９（ｃ）は集中定数型移相器、図９（ｄ）は並列インダクタを付加した共振器を示す回路図である。
【図１０】図１０は不平衡型フィルタにバランを付加したフィルタの回路図である。
【図１１】図１１はバランの機能を説明するためのブロック図である。
【図１２】図１２（ａ）から図１２（ｃ）はバランを構成する集中定数回路の例を示す回路図（その１）である。
【図１３】図１３（ａ）および図１３（ｂ）はバランを構成する集中定数回路の例を示す回路図（その２）である。
【図１４】図１４（ａ）から図１４（ｃ）はバランのＬのＱ値を変化させたときの挿入損失、振幅バランス、位相バランス特性を示す図である。
【図１５】図１５（ａ）から図１５（ｃ）はバランのＣのＱ値を変化させたときの挿入損失、振幅バランス、位相バランス特性を示す図である。
【図１６】図１６（ａ）は実施例１に係るフィルタのバランを構成する集積型受動素子の平面図であり、図１６（ｂ）はバランのキャパシタの断面図である。
【図１７】図１７は実施例１に係る集積型受動素子を用いたバランを有するフィルタの回路図である。
【図１８】図１８は実施例１に係るフィルタを積層パッケージに実装した例である。
【図１９】図１９（ａ）から図１９（ｄ）はバランを有さない比較例１とＩＰＤバランを有する実施例１の通過特性、バランス特性を示す図である。
【図２０】図２０（ａ）および図２０（ｂ）は実施例２のフィルタＡおよびフィルタＢの回路図である。
【図２１】図２１（ａ）および図２１（ｂ）は実施例２のフィルタＣおよびフィルタＤの回路図である。
【図２２】図２２（ａ）から図２２（ｃ）はそれぞれフィルタＡからＤの通過特性およびバランス特性を示す図である。
【図２３】図２３（ａ）および図２３（ｂ）は実施例３のフィルタＥおよびフィルタＦの回路図である。
【図２４】図２４（ａ）から図２４（ｃ）はそれぞれフィルタＡ、Ｃ、Ｅ、Ｆの通過特性およびバランス特性を示す図である。
【図２５】図２５（ａ）および図２５（ｂ）はそれぞれ比較例４および実施例４を示す回路図である。
【図２６】図２６（ａ）から図２６（ｃ）は実施例４に係るフィルタを積層パッケージに実装した例である。
【図２７】図２７（ａ）および図２７（ｂ）は比較例４および実施例４バランス特性の測定結果である。
【図２８】図２８は比較例５に係る分波器の回路図である。
【図２９】図２９は実施例５に係る分波器の回路図である。
【図３０】図３０は実施例５に係る分波器を積層パッケージに実装した例を示す図である。
【図３１】図３１（ａ）から図３１（ｃ）は比較例５および実施例５の通過特性とバランス特性を示す図である。
【図３２】図３２（ａ）および図３２（ｂ）はそれぞれ比較例６および実施例６に係るフィルタの回路図である。
【図３３】図３３は比較例６および実施例６に用いたダブルモード型フィルタの平面図である。
【図３４】図３４（ａ）から図３４（ｃ）は実施例６に係るフィルタを積層パッケージに実装した例である。
【図３５】図３５（ａ）から図３５（ｃ）は比較例６および実施例６の通過特性とバランス特性を示す図である。
【図３６】図３６は実施例７に係るフィルタの回路図である。
【図３７】図３７は実施例７に係るフィルタのチップの平面図である。
【図３８】図３８は実施例８に係るフィルタのチップの平面図である。
【図３９】図３９は実施例８に係るフィルタの積層パッケージを示す図である。
【図４０】図４０は実施例９に係るフィルタの積層パッケージを示す図である。
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2007312324.tif 000045
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図２６
【補正方法】変更
【補正の内容】
【図２６】
2007312324.tif 000046
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図２９
【補正方法】変更
【補正の内容】
【図２９】
2007312324.tif 000047
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図３４
【補正方法】変更
【補正の内容】
【図３４】
2007312324.tif 000048
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図３９
【補正方法】変更
【補正の内容】
【図３９】
2007312324.tif 000049
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図４０
【補正方法】変更
【補正の内容】
【図４０】
2007312324.tif 000050