(57)【要約】【課題】多ビットの入力デジタル信号に対して正確なＤＡ変換可能なＤＡ変換装置を提供する。【解決手段】電子放出型ＤＡ変換装置は、デジタル信号をアナログ信号に変換する電子放出型ＤＡ変換装置であって、真空空間へ電子を放出する複数の電子放出素子が並設された電界放出素子アレイと、これに対して真空空間を介して対向する加速電極と、電子放出素子にそれぞれ直列接続されかつ入力されたデジタル信号の各ビットの値に対応して電子放出素子を選択的に駆動する複数のスイッチ回路と、加速電極及び電子放出素子の少なくとも一方に流れる電流量に応じたアナログ信号を出力するアナログ出力部と、を含む。【選択図】  図６
2007180984.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号をアナログ信号に変換する電子放出型ＤＡ変換装置であって、
真空空間へ電子を放出する複数の電子放出素子が並設された電界放出素子アレイと、
前記電界放出素子アレイに対して真空空間を介して対向する加速電極と、
それぞれが前記電子放出素子の各々に直列接続されかつ入力されたデジタル信号の各ビットの値に対応して前記電子放出素子を選択的に駆動する複数のスイッチ回路と、
前記加速電極及び電子放出素子の少なくとも一方に流れる電流量に応じたアナログ信号を出力するアナログ出力部と、
を含むことを特徴とする電子放出型ＤＡ変換装置。
【請求項２】
前記電子放出素子は、真空空間側の上部電極と、これから離間した下部電極と、前記上部電極及び下部電極の間に積層され前記下部電極側に配置された電子供給層及び前記上部電極側に配置された絶縁体層と、前記絶縁体層及び前記上部電極が漸次又は段階的に減少する膜厚を有する電子放出部と、からなりかつ、
前記電子放出部は、前記上部電極側に接続されかつ前記絶縁体層及び前記電子供給層に接触し炭素を含む炭素領域と、前記炭素領域と接触する前記電子供給層の部分に多結晶部と、を有することを特徴とする請求項１に記載の電子放出型ＤＡ変換装置。
【請求項３】
前記加速電極に前記アナログ出力部が接続されたことを特徴とする請求項１または２に記載の電子放出型ＤＡ変換装置。
【請求項４】
隣接する前記上部電極同士が接続されかつ前記上部電極に前記アナログ出力部が接続されたことを特徴とする請求項１または２に記載の電子放出型ＤＡ変換装置。
【請求項５】
前記スイッチ回路が前記電界放出素子アレイの真空空間反対側に形成されたことを特徴とする請求項１〜４のいずれかに記載の電子放出型ＤＡ変換装置。
【請求項６】
前記スイッチ回路は、単数または複数の前記電子放出素子を一単位として有するセル毎に形成されており、前記電子放出素子を各前記セル毎に駆動することを特徴とする請求項１〜５のいずれかに記載の電子放出型ＤＡ変換装置。
【請求項７】
前記電子放出素子及び前記スイッチ回路の各々は互いに対応してマトリクス状に配列されていることを特徴とする請求項１〜６のいずれかに記載の電子放出型ＤＡ変換装置。
【請求項８】
前記スイッチ回路の各々は電子を供給するアクティブ素子を含むことを特徴とする請求項１〜７のいずれかに記載の電子放出型ＤＡ変換装置。
【請求項９】
前記アクティブ素子に制御信号を供給する周辺駆動回路をさらに含むことを特徴とする請求項８に記載の電子放出型ＤＡ変換装置。
【請求項１０】
前記電子放出素子は真空空間側の上部電極を有し、電子放出部が前記上部電極を貫く開口に離間して配置された錐体状の冷陰極の先端であるスピント型素子であることを特徴とする請求項１に記載の電子放出型ＤＡ変換装置。
【請求項１１】
前記電子放出素子は、電子放出部が互いに対向する前記上部電極及び前記下部電極の間の間隙である表面伝導型素子であることを特徴とする請求項１に記載の電子放出型ＤＡ変換装置。
【請求項１２】
前記スイッチ回路は前記電界放出素子アレイとともに単結晶基板の主面上に形成されていることを特徴とする請求項１〜１１のいずれかに記載の電子放出型ＤＡ変換装置。
【請求項１３】
デジタル信号をアナログ信号に変換するＤＡ変換方法であって、
各々が通電により電子を放出する複数の電子放出素子を並設した電界放出素子アレイと前記電界放出素子アレイの電子放出部に対向する加速電極とを真空空間を介して保持し、それぞれが前記電子放出素子の各々に直列接続されかつ入力されたデジタル信号の各ビットの値に対応して前記電子放出素子を選択的に駆動する複数のスイッチ回路を設け、前記スイッチ回路の各々のオン又はオフ状態を、デジタル信号の各ビットに応じて制御し、前記加速電極及び電子放出素子の少なくとも一方に流れる電流量に応じたアナログ信号を出力することを特徴とするＤＡ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号をアナログ信号に変換するいわゆるＤＡ変換器に関し、特に電界放出素子などの多数の真空電子素子を用いた電子放出型ＤＡ変換器に関する。
【背景技術】
【０００２】
現在、音楽や映像ソースを含めユーザに提供される情報はその殆どがデジタル信号となっている。こうした流れの中で、例えばビニール盤ＬＰレコードから再生される音、いわゆるアナログソースからの音にこだわりを持ちつづけるユーザが存在し、更には、音質などの点から、シリコンなどの半導体による増幅回路を嫌い、既に旧式な素子とされている真空管増幅器にこだわり続けるユーザもまた多い。
【０００３】
実際に、音波として人間が聴取するのはアナログ信号であるので、音楽再生装置の一部にデジタル信号をアナログ信号に変換するＤＡ変換装置が不可欠である。
【０００４】
こうしたＤＡ変換器（変換装置）は通常、シリコントランジスタなどの能動素子を用いてＩＣとして構成されている。
【０００５】
図１は、従来からＤＡ変換装置として広く知られているいわゆるＲ−２Ｒラダー型ＤＡ変換器の一例を示す。このＲ−２Ｒラダー型ＤＡ変換器では、ラダー型抵抗回路網１と、スイッチ回路２との組合せによって、所定のビット数ｎ例えば４ビットのデジタル信号をアナログ信号に変換する。
【０００６】
スイッチ回路２には、ＣＭＯＳインバータなどのスイッチング素子Ｓ１〜Ｓ４が形成されている。スイッチング素子はそれぞれデジタル信号の各ビットのデータＤ１〜Ｄ４が入力される開閉ゲートＧ１〜Ｇ４に接続される。各スイッチング素子の入力端は、基準電位Ｖ０に接続され、他方の入力端は接地され、接地電位に保たれる。スイッチング素子の出力端ＯＴは、ラダー型抵抗回路網１の抵抗値２Ｒを有する抵抗２Ｒの一端に接続される。
【０００７】
ラダー型抵抗回路網１では、複数の抵抗２Ｒの間に、抵抗２Ｒの１／２の抵抗値を有する抵抗Ｒが接続され、一方の終端には一端が接地される抵抗値２Ｒの抵抗２Ｒが接続され、ラダー型抵抗回路網１の他方の終端は、アナログ出力端子となる。
【０００８】
スイッチ回路２のスイッチング素子Ｓ１〜Ｓ４は、それぞれの開閉ゲートＧ１〜Ｇ４に入力されるデジタル信号Ｄ１〜Ｄ４が論理値「１」を表すハイレベルになると、接地電位を共通の出力端ＯＴに出力する。デジタル信号Ｄ１〜Ｄ４が論理値「０」であるローレベルになると、基準電位Ｖ０が出力端ＯＴから出力される。このように、接地電位または基準電位がラダー型抵抗回路網１に与えられることによって、アナログの出力電圧Ｖｏｕｔが出力端子に得られる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
原理的には個別の真空管などの真空電子素子を多数用いて、Ｒ−２Ｒラダー型ＤＡ変換器と同様なものを構成することは可能ではある。しかしながら、装置が大きくなるなどの理由で、真空管の原理を用いたＤＡ変換装置は実用に供されていない。
【００１０】
従って、真空管増幅にこだわり続けるユーザといえども、半導体ＤＡ変換器の生成するアナログ信号を利用する他は無かった。また、従来のＲ−２Ｒラダー型ＤＡ変換回路において、入力デジタル信号に対する出力アナログ信号の電圧値を調べたところ、入力デジタル信号に対しては多ビットになればなる程その変換精度が十分得られない問題があった。
【００１１】
そこで本発明は、上記課題に鑑みなされたものであり、真空中を飛翔する電子ビームを制御する、という真空管の原理を利用しつつ小型の単一の装置でＤＡ変換を可能とするＤＡ変換装置及び方法を提供することが目的の一例として挙げられる。
【００１２】
また、多ビットの入力デジタル信号に対しても比較的簡単な構成で、正確なＤＡ変換が行えるＤＡ変換装置及び方法を提供することも目的の一例として挙げられる。
【課題を解決するための手段】
【００１３】
請求項１記載の電子放出型ＤＡ変換装置は、デジタル信号をアナログ信号に変換する電子放出型ＤＡ変換装置であって、
真空空間へ電子を放出する複数の電子放出素子が並設された電界放出素子アレイと、
前記電界放出素子アレイに対して真空空間を介して対向する加速電極と、
それぞれが前記電子放出素子の各々に直列接続されかつ入力されたデジタル信号の各ビットの値に対応して前記電子放出素子を選択的に駆動する複数のスイッチ回路と、
前記加速電極及び電子放出素子の少なくとも一方に流れる電流量に応じたアナログ信号を出力するアナログ出力部と、
を含むことを特徴とする。
【００１４】
請求項１３載のＤＡ変換方法は、デジタル信号をアナログ信号に変換するＤＡ変換方法であって、
各々が通電により電子を放出する複数の電子放出素子を並設した電界放出素子アレイと前記電界放出素子アレイの電子放出部に対向する加速電極とを真空空間を介して保持し、それぞれが前記電子放出素子の各々に直列接続されかつ入力されたデジタル信号の各ビットの値に対応して前記電子放出素子を選択的に駆動する複数のスイッチ回路を設け、前記スイッチ回路の各々のオン又はオフ状態を、デジタル信号の各ビットに応じて制御し、前記加速電極及び電子放出素子の少なくとも一方に流れる電流量に応じたアナログ信号を出力することを特徴とする。
【００１５】
本発明によれば、リーク電流の低減や、デジタル信号桁上がり時の非線型性の低減により高精度な変換特性を達成できる。
【発明を実施するための形態】
【００１６】
以下に本発明の実施形態すなわち、電子放出素子を用いてデジタル信号をアナログ信号に変換する電子放出型ＤＡ変換装置を図面を参照しつつ説明する。
【００１７】
図２は、電子放出型ＤＡ変換装置の要部の構成を概略的に示す断面図である。電子放出型ＤＡ変換装置は、第１基板２０と、第２基板１１、スペーサ１２及び封止部材１３、１４からなる真空容器１０Ａとを有する。第１基板２０と真空容器１０Ａで密封された内部はほぼ真空である。第１基板２０には単結晶シリコンなどが用い得る。第２基板１１及びスペーサ１２にはガラスまたはセラミックスなどの絶縁材料あるいは金属からなり表面が絶縁処理されたものなどが用いられ、封止部材１３は第２基板１１とスペーサ１２との間に設けられ、封止部材１４は第１基板２０とスペーサ１２との間に設けられている。なお、真空容器は一体的に成型されたものでもよい。
【００１８】
真空容器１０Ａの内部では、第２基板１１の裏面上に金属など伝導体からなる加速電極２３及び配線（図示せず）などが真空蒸着法などにより形成されている。また、第１基板２０の上に複数のスイッチ回路（図示せず）からなるスイッチ回路アレイが形成され、この上に複数の電子放出素子４５が平面状に並設され形成されている。電界放出素子アレイ２１と加速電極２３は電子ｅが移動できるように真空空間を介して所定距離離間して互いに対向して配置されている。電界放出素子アレイ２１からの放出電子は真空空間を介して対向する加速電極２３へ到達する。
【００１９】
電子放出型ＤＡ変換装置は、スイッチ回路、電界放出素及び加速電極に加えて、入力されるデジタル信号の各ビットに応じてスイッチ回路の各々のオン又はオフ状態を制御するデジタル信号入力部とＤｉｎｐｕｔ、加速電極に流れる電流量に応じたアナログ電圧値を出力するアナログ出力部Ａｏｕｔｐｕｔとを備える。
【００２０】
図３は、スイッチ回路３１上に形成された１つの電子放出部４５Ａを有する電子放出素子４５の一例の構成を概略的に示す部分拡大斜視図である。電子放出素子４５は、下部電極４２、電子供給層４１、絶縁体層４３、上部電極４４、炭素膜４６及び多結晶部４１Ａを含む。電子放出素子４５は上部電極４４及びこれから絶縁された下部電極４２を含み上部電極及び下部電極の間の電位差に応じて上部電極側の１以上の電子放出部から電子を放出する。複数の電子放出素子４５において絶縁体層４３、上部電極４４及び炭素膜４６は共通に成膜されている。電子供給層４１は電子放出素子毎に個別に形成されることが好ましい。
【００２１】
スイッチ回路アレイ３０上の下部電極４２は、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）またはクロム（Ｃｒ）などからスパッタリング法などによって所定面積で形成される。この下部電極４２の上に、非晶質シリコンなどからなる電子供給層４１と、酸化シリコンなどからなる絶縁体層４３とがこの順で形成されている。絶縁体層４３の上には、タングステン（Ｗ）、白金（Ｐｔ）または金（Ａｕ）などからなる上部電極４４と炭素膜４６とが連続的に形成されている。絶縁体層４３は誘電体であり、電子放出部４５Ａを除いて５０ｎｍ以上の比較的厚い膜厚を有している。
【００２２】
図３に示されるように、電子放出素子４５において、上部電極４４と絶縁体層４３は、電子放出部４５Ａの中心に近づくに従って漸次減少又は段階的に減少する膜厚を有し、電子放出部の中心部で上部電極４４と絶縁体層４３の膜厚がゼロになる領域が形成されている。この結果として、電子放出部４５Ａは、中心付近が窪んだ表面形状を有している。
【００２３】
上部電極４４は絶縁体層４３上で終端してその縁部が絶縁体層４３と炭素膜４６とに挟まれる。また、電子放出部４５Ａでは上部電極４４及び電子放出部全体を被覆するように数十ｎｍ以上の膜厚の炭素膜４６がスパッタリング法などにより形成されているので、炭素膜４６は電極層としての機能と電子放出部４５Ａの保護膜としての機能とを併せ持つ。炭素膜４６は凹部底の電子供給層４１と接触していてもよい。また、電子放出素子４５は電子放出部４５Ａの電子供給層４１の部分（凹部底）に一部結晶化している多結晶化部４１Ａを有する。炭素膜４６すなわち炭素領域は、素子製造工程中において、活性化処理として炭素膜４６を介して通電したときに、これに接触する電子供給層４１の部分に一部結晶化して多結晶化部４１Ａを形成する機能も有する。
【００２４】
このような構造により、上部電極４４と下部電極４２との間に電位差を与えたとき、電子放出部４５Ａの中心に近づくに従って強い電界が形成される。下部電極４２より電子供給層４１へ注入された電子は、電子放出部４５Ａの中心付近で絶縁体層４３に供給され、強電界により加速されることによって、上部電極４４及び炭素膜４６をトンネルし、真空空間中に放出されると考えられる。
【００２５】
電子供給層４１の材料としては非晶質シリコン（ａ−Ｓｉ）が好適であるが、この代わりに、ａ−Ｓｉのダンリングボンドを水素（Ｈ）で終結させた水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、さらにＳｉの一部を炭素（Ｃ）で置換したアモルファスシリコンカーバイド（ａ−ＳｉＣ）や、水素化アモルファスシリコンカーバイド（ａ−ＳｉＣ：Ｈ）などの化合物半導体を用いたり、ホウ素、ガリウム、リン、インジウム、ヒ素またはアンチモンをドープしたシリコンを用いたりしてもよい。
【００２６】
図４は、電子放出素子４５及び第１基板２０間のスイッチ回路３１の一例を概略的に示す部分断面図である。ボトムゲート構造のＴＦＴ（薄膜トランジスタ）の断面を示している。第１基板２０上に酸化シリコンなどからなるアンダーコート層６７が形成され、このアンダーコート層６７上にポリシリコンなどからなるゲート電極６４が形成されている。ゲート電極６４を被覆するように窒化シリコンなどからなるゲート絶縁膜６５が堆積され、このゲート絶縁膜６５上にアモルファスシリコン膜６８が形成される。アモルファスシリコン膜６８上に、互いに対向するソース電極６２及びドレイン電極６６を形成し、さらに窒化シリコンなどからなる保護膜６９と絶縁膜６０とを順次堆積することでＴＦＴが形成される。また、下部電極４２は、保護膜６９と絶縁膜６０を貫通するコンタクトホール６１内のアルミニウムなどの金属を介してドレイン電極６６と導通している。
【００２７】
図５は電子放出素子４５がスイッチ回路３１に直列接続された部分の等価回路図である。なお、図５に示したボトムゲート構造のＴＦＴの代わりに、トップゲート構造のＴＦＴを採用してもよい。またＴＦＴの他にＭＯＳＦＥＴの代わりに、バイポーラ構造のトランジスタを用いてもよい。
【００２８】
図６は、電子放出型ＤＡ変換装置の内部における電子放出素子及びスイッチ回路の配列例を説明するための概略的斜視図である。加速電極２３に対向する電界放出素子アレイ２１はスイッチ回路アレイ３０とともに複数のセルに区画されている。本実施形態では所定数１、２、４及び８の電子放出素子４５を一単位として有するセルＣ１〜Ｃ４に区画され、各セル毎に電子放出素子に共通の下部電極とスイッチ回路を設けてある。この場合、１つのスイッチ回路から１つのセルに含まれる複数の電子放出素子４５の下部電極に電子が供給される。また電子放出素子４５は各セル毎に駆動される。スイッチ回路と電子放出素子４５とは一対一または一対多の関係で設けられている。スイッチ回路と電子放出素子が一対多の関係で設けられる場合、セルの１つを複数の電子放出部を有する１つの電界放出素子と考えることができる。
【００２９】
例えば、図７の概略的断面図に示すように、電界放出素子アレイ２１の３つの電子放出素子４５に電界放出素子アレイ２１の３つのスイッチ回路３１がそれぞれ直列接続されてもよいし、図８の概略的断面図に示すように、電界放出素子アレイ２１の３つの電子放出素子４５に１つのスイッチ回路３１が直列接続されてもよい。スイッチ回路アレイ３０は、入力されたデジタル信号の各ビットの値に対応して電子放出素子４５を選択的に駆動するスイッチ回路３１を含み、電子放出素子４５の下部電極４２に電子を供給する。スイッチ回路３１は絶縁膜６０などを介して互いに電気的に絶縁、区画されている。
【００３０】
図９は電子放出型ＤＡ変換装置の一例、例えば図６に示す装置の等価回路図である。この電子放出型ＤＡ変換装置では、真空空間へ電子を放出する複数の電子放出素子４５（セルＣ１〜Ｃ４）が並設された電界放出素子アレイ並びにこれに対向する加速電極２３を含む真空装置部１００と、直列接続された電子放出素子４５を選択的に駆動する複数のスイッチ回路Ｓ１〜Ｓ４と、の組合せによって、所定のビット数ｎ例えば４ビットのデジタル信号をアナログ信号に変換する。
【００３１】
各スイッチ回路２は、ＭＯＳトランジスタＳ１〜Ｓ４で形成されている。スイッチ回路はそのゲートそれぞれにデジタル信号の各ビットのデータＤ１〜Ｄ４が入力される。各スイッチ回路の一方端は接地され、他方端はセルＣ１〜Ｃ４毎で電子放出素子４５の共通の下部電極４２に接続される。
【００３２】
真空装置部１００では、加速電極２３はセルＣ１〜Ｃ４すべてに対して共通に１つ形成されている。加速電極２３の終端はアナログ出力部５０に接続され、装置の外部へ、加速電極に流れる電流量に応じたアナログ信号を出力する。アナログの出力電圧Ｖｏｕｔが出力端子に得られる。これを出力するアナログ出力部５０は、抵抗器５２及びこれに直列接続された加速電源５４を含む。また、アナログ出力部５０は第２抵抗器、キャパシタ、ＯＰアンプなどを含むこともできる。
【００３３】
スイッチ回路Ｓ１〜Ｓ４は、それぞれのゲートに入力されるデジタル信号Ｄ１〜Ｄ４が論理値「１」を表すハイレベルになるとオン状態となり、セルＣ１〜Ｃ４毎で電子放出素子４５の共通の下部電極４２に電子を供給し電子を放出する。デジタル信号Ｄ１〜Ｄ４が論理値「０」であるローレベルになるとオフ状態となる。このように、接地電位が真空装置部１００に与えられることによって、セルＣ１〜Ｃ４毎にデジタル信号の各桁毎に重み付けされた電子放出素子４５の個数に比例した電流値が得られて、アナログ出力電圧値Ｖｏｕｔが得られる。すなわち、スイッチ回路３１がオンすると、電子放出素子４５の上部電極４４に駆動電流が流れ、その１／１００程度の電子が真空中に放出される。駆動電流は全て上部電極４４で合流し、放出電子による電流は全て加速電極２３で合流する。どちらの電流もスイッチ回路３１がオンしている電子放出素子４５の個数に比例する。
【００３４】
本実施形態のＤＡ変換器では、電子放出素子が真空を用いているのでリーク電流の低減が可能となり、デジタル信号の各ビットの重みに対応した個数の電子放出素子を有するセルを桁数分設け、入力されたデジタル信号の各ビットの値に対応してスイッチで素子駆動するので、精度が高くデジタル−アナログ（ＤＡ）変換が可能となり、使用するスイッチ数も少なくて済むため、回路の面積を小さくできる。なお、電子放出素子４５のオン数に比例した電流値をＤＡ変換出力とする場合、合流した駆動電流に応じて出力電圧を得ることもできる。
【００３５】
次に、他の実施形態を説明する。
【００３６】
図１０は、スイッチ回路３１とともに、Ｘ方向の第１走査回路３２Ａ、Ｙ方向の第２走査回路３２Ｂ及びデコード回路３２Ｃが第１基板２０上に形成された電子放出型ＤＡ変換装置の平面図を模式的に示す。各々がスイッチ回路及び電子放出素子４５の一対一で対応してなるセルＣｘは、Ｘ方向とこれに直交するＹ方向とに沿ってマトリクス状に配列されている。デコード回路３２Ｃは、外部から入力されるデジタル信号、クロック信号ＣＬＫ、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに基づいてＸ方向及びＹ方向デジタル制御信号を生成し、これらを第１及び第２走査回路３２Ａ、３２Ｂにそれぞれ供給し駆動する。これにより、第１及び第２走査回路３２Ａ、３２Ｂは、Ｘ方向及びＹ方向へ電子放出素子４５が所定個数だけ駆動されるように走査パルスを同期して発生する。
【００３７】
スイッチ回路及び電子放出素子の一対からなるセルＣｘで区分はされているが上部電極４４は共通に成膜されている。上部電極４４に真空空間を介して対向する加速電極２３はすべての電子放出素子４５の上空にて覆っている。
【００３８】
第１走査回路３２Ａは供給された信号をシリアルパラレル変換して、Ｘ方向に所定間隔で配列しているＮ本（Ｎは２以上の整数）の走査線Ｘ１、Ｘ２〜ＸＮに印加する走査パルスを発生し、第２走査回路３２Ｂも供給された信号をシリアルパラレル変換して、Ｙ方向に所定間隔で配列しているＭ本（Ｍは２以上の整数）の走査線Ｙ１、Ｙ２〜ＹＭに印加する走査パルスを発生する。Ｘ方向の走査線Ｘ１〜ＸＮとＹ方向の走査線Ｙ１〜ＹＭとの交差点上には、それぞれ、スイッチ回路及び電子放出素子の一対からなるセルＣｘが形成されている。これらの走査線Ｘ１〜ＸＮ、Ｙ１〜ＹＭのうち、同時に走査パルスの印加を受けた２本の走査線ＸＰ、ＹＱ（Ｐは１〜Ｎ；Ｑは１〜Ｍ）の交差点上に位置するセルＣｘが選択され、この選択されたセルＣｘにおいて電子放出素子４５が駆動される。具体的には、第２走査回路３２Ｂが１番目の走査線Ｙ１に走査パルスを印加している期間中、第１走査回路３２Ａが走査線Ｘ１〜ＸＮに走査パルスを印加し、その後、第２走査回路３２Ｂが２番目の走査線Ｙ２に走査パルスを印加している期間中、第１走査回路３２Ａが走査線Ｘ１〜ＸＮに走査パルスを所定個数だけ印加する。このように、第１及び第２走査回路３２Ａ、３２Ｂは、所定個数だけスイッチ回路３１を選択する。
【００３９】
スイッチ回路及び電子放出素子の一対からなるセルＣｘは例えば図５に示す等価回路のように構成してもよい。スイッチ回路３１はセルＣｘにおいて、ソースはＸ方向の走査線ＸＰと結線され、ゲートはＹ方向の走査線ＹＱと結線され、ドレインは電子放出素子４５の下部電極４２と結線されている。第１走査回路３２Ａは、Ｘ方向の走査線ＸＰと接続する複数の選択トランジスタ（図示せず）を含んでいる。ゲートに電圧を印加して選択トランジスタのスイッチをオン状態にし、第２走査回路３２Ｂから走査線ＹＱに高レベルの走査パルスを印加してセルＣｘのスイッチをオン状態にしたとき、選択トランジスタのドレイン及びソース間が導通することで、走査線ＸＰが導通状態される。同時に、走査線ＸＰはスイッチ回路を介して下部電極４２と導通し、上部電極４４と下部電極４２との間に所定電位差が発生することで電子放出素子４５は電子ビームを放出する。なお、上記スイッチ回路アレイ３０に形成されるスイッチ回路３１は、上記構成に限定されるものではない。
【００４０】
デコード回路３２Ｃスイッチ回路３１により、電子放出素子４５が所定個数だけアクティブ駆動されるため、駆動時間が極めて１００ｎｓ程度と短時間であり、リーク電流が少なく、ビット桁上がり時の非直線が生じにくい効果がある。
【００４１】
なお、本実施形態では凹部を電子放出部４５Ａとした電子放出素子を用いているが、本発明はこれに限定されない。例えば、炭素領域として一様に成膜せずに、電子放出部４５Ａの電子供給層４１の凹部底部分にカーボンナノチューブの電界放出材料をエミッターとして設けた電界放出素子を用いてもよい。さらに、電界放出素子（ＦＥＤ）としては、表面伝導型素子（Surface Conduction electron Emitter）、または金属−絶縁体−金属（ＭＩＭ）構造もしくは金属−絶縁体−半導体（ＭＩＳ）構造を持つ素子などや、錐体状の冷陰極を有するスピント型素子を用いてもよい。スピント型素子は、図示しないが、電子放出部４５Ａが上部電極４４を貫く開口に離間して配置された錐体状の冷陰極の先端である。表面伝導型素子は、図示しないが、電子放出部４５Ａが互いに対向する上部電極４４及び下部電極４２の間の間隙である。なお、スピント型電子放出素子と比較して低い電圧で動作する点を考慮すると、図３に示すタイプの電子放出素子のほうが電子放出型ＤＡ変換装置として有利であり、特にアクティブ駆動基板との一体化が容易であるからである。
【図面の簡単な説明】
【００４２】
【図１】Ｒ−２Ｒラダー型ＤＡ変換器を示す回路図である。
【図２】電子放出型ＤＡ変換装置の要部の構成を概略的に示す断面図である。
【図３】電子放出型ＤＡ変換装置における電子放出素子の一例の構成を概略的に示す部分拡大斜視図である。
【図４】電子放出型ＤＡ変換装置の電子放出素子及び第１基板間のスイッチ回路の一例を概略的に示す部分断面図である。
【図５】電子放出型ＤＡ変換装置の電子放出素子がスイッチ回路に直列接続された部分を示す等価回路図である。
【図６】電子放出型ＤＡ変換装置の内部における電子放出素子及びスイッチ回路の配列例を説明するための概略的斜視図である。
【図７】図６の線ＬＬにおける概略的断面図である。
【図８】図６の線ＭＭにおける概略的断面図である。
【図９】電子放出型ＤＡ変換装置の等価回路図である。
【図１０】他の実施形態による電子放出型ＤＡ変換装置を模式的に示す平面図である。
【符号の説明】
【００４３】
１０Ａ    真空容器
１１    第２基板
１２    スペーサ
１３、１４    封止部材
２０    第１基板
２１    電界放出素子アレイ
２３    加速電極
３０    スイッチ回路アレイ
３１    スイッチ回路
３１    スイッチ回路
３２Ａ    第１走査回路
３２Ｂ    第２走査回路
３２Ｃ    デコード回路
４１    電子供給層
４２    下部電極
４３    絶縁体層
４４    上部電極
４５    電子放出素子
４６    炭素膜
５０    アナログ出力部
５２    抵抗器
５４    加速電源
６７    アンダーコート層
６４    ゲート電極
６５    ゲート絶縁膜
６８    アモルファスシリコン膜
６２    ソース電極
６６    ドレイン電極
６９    保護膜
６０    絶縁膜
６１    コンタクトホール
１０３    駆動電源
Ｘ１、Ｘ２〜ＸＮ、Ｙ１、Ｙ２〜ＹＭ    走査線
【図１】
2007180984.tif 000003
【図２】
2007180984.tif 000004
【図３】
2007180984.tif 000005
【図４】
2007180984.tif 000006
【図５】
2007180984.tif 000007
【図６】
2007180984.tif 000008
【図７】
2007180984.tif 000009
【図８】
2007180984.tif 000010
【図９】
2007180984.tif 000011
【図１０】
2007180984.tif 000012