(57)【要約】【課題】  逆電圧印加回路の異常を的確に検出することができ、これによりスイッチング素子の過熱や破壊を未然に防ぐことが可能な安全性にすぐれたインバータ装置を提供する。【解決手段】  ＭＯＳＦＥＴ４ｕ，４ｖ，４ｗの還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−にそれぞれ還流電流が流れるとき、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗのスイッチング素子のオンに先立ち、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に逆電圧印加回路６ｕ，６ｖ，６ｗからそれぞれ逆電圧が印加される。下流側のＭＯＳＦＥＴ４ｕ，４ｖ，４ｗを通して流れる電流が抵抗７ｕ，７ｖ，７ｗを介して検出されており、その検出電流に応じて各逆電圧印加回路の異常が判定される。【選択図】      図１
2007129846.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが還流ダイオードを有し且つ電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を備え、各スイッチング素子の相互接続点が誘導性負荷に接続されるスイッチング回路と、
前記各スイッチング素子を交互にオン，オフ駆動する制御部と、
前記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、
前記下流側のスイッチング素子を通して流れる電流を検出する検出手段と、
前記検出手段で検出される電流に応じて前記逆電圧印加回路の異常を判定する判定手段と、
を備えていることを特徴とするインバータ装置。
【請求項２】
それぞれが還流ダイオードを有し且つ電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を備え、各スイッチング素子の相互接続点が誘導性負荷に接続されるスイッチング回路と、
前記各スイッチング素子を交互にオン，オフ駆動する制御部と、
前記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、
前記直列回路への通電路に流れる電流を検出する検出手段と、
前記検出手段で検出される電流に応じて前記逆電圧印加回路の異常を判定する判定手段と、  
を備えていることを特徴とするインバータ装置。
【請求項３】
それぞれが還流ダイオードを有し且つ電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を備え、各スイッチング素子の相互接続点が誘導性負荷に接続されるスイッチング回路と、
前記各スイッチング素子を交互にオン，オフ駆動する制御部と、
前記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、
前記逆電圧印加回路内の逆電圧生成用の電流を検出する検出手段と、
前記検出手段で検出される電流に応じて前記逆電圧印加回路の異常を判定する判定手段と、  
を備えていることを特徴とするインバータ装置。
【請求項４】
それぞれが還流ダイオードを有し且つ電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を備え、各スイッチング素子の相互接続点が誘導性負荷に接続されるスイッチング回路と、
前記各スイッチング素子を交互にオン，オフ駆動する制御部と、
前記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、
前記各スイッチング素子の放熱用ヒートシンクの温度を検知する温度センサと、
前記温度センサの検知温度に応じて前記逆電圧印加回路の異常を判定する判定手段と、
を備えていることを特徴とするインバータ装置。
【請求項５】
それぞれが還流ダイオードを有し且つ電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を備え、各スイッチング素子の相互接続点が誘導性負荷に接続されるスイッチング回路と、
前記各スイッチング素子を交互にオン，オフ駆動する制御部と、
前記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、前記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、
前記各スイッチング素子の周辺温度を検知する温度センサと、
前記温度センサの検知温度に応じて前記逆電圧印加回路の異常を判定する判定手段と、
を備えていることを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、誘導性負荷たとえばモータへの駆動電力を出力するインバータ装置に関する。
【背景技術】
【０００２】
誘導成分を含む負荷たとえばブラシレスＤＣモータの駆動用電力を出力するインバータ装置は、電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、各スイッチング素子の相互接続点がブラシレスＤＣモータの各相巻線に接続される。各スイッチング素子は、還流ダイオードを有している。
【０００３】
スイッチング素子としては、最近、ＩＧＢＴやＭＯＳＦＥＴが多く採用されている。
【０００４】
ＭＯＳＦＥＴを用いている場合、ＭＯＳＦＥＴのオン，オフ速度が速いため高周波スイッチングが可能というメリットがあり、また低電圧出力時のロスが小さいことからファンモータ等の出力の小さいモータを駆動する場合に多用される。
【０００５】
ＭＯＳＦＥＴでは素子製造の過程において逆回復特性の悪い還流（寄生）ダイオードが素子上に作られてしまう。さらに近年開発されているスイッチング素子の特性を高めたオン時低抵抗のスーパージャンクションＭＯＳＦＥＴの場合、素子上に形成される寄生ダイオードの逆回復特性はさらに悪いものであった。このため、誘導性負荷に蓄えられたエネルギによる順方向電流が寄生ダイオードに流れている状態で、他方のスイッチング素子がオンした場合、寄生ダイオードに大きな逆方向電流が流れ、大きな電力損失を生じることになり、ファンモータよりも大電流を必要とする空気調和機のコンプレッサ駆動用インバータ等への採用が難しかった。
【０００６】
そこで、従来、上記他方のスイッチング素子のオンに先立ってＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路を設け、この逆電圧の印加によって還流ダイオードに流れる逆方向電流を抑制し、電力損失の低減を図るものがある（例えば、特許文献１）。
【特許文献１】特開平１０−３２７５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような逆電圧印加回路を採用した場合、大幅に電力損失が抑えられるため、空気調和機のコンプレッサ等の大出力モータ等にもスイッチング素子としてＭＯＳＦＥＴの採用が可能となるが、万が一逆電圧印加回路に破壊や特性劣化等の異常が生じると、還流(寄生)ダイオードにおける逆方向電流を抑制することができなくなり、最悪の場合はスイッチング素子が過熱して破壊に至ってしまう。
【０００８】
この発明は、上記の事情を考慮したもので、逆電圧印加回路の異常を的確に検出することができ、これによりスイッチング素子の過熱や破壊を未然に防ぐことが可能な安全性にすぐれたインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に係る発明のインバータ装置は、それぞれが還流ダイオードを有し且つ電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子で、少なくとも一方の素子がＭＯＳＦＥＴからなる直列回路を備え、各スイッチング素子の相互接続点が誘導性負荷に接続されるスイッチング回路と、上記各スイッチング素子を交互にオン，オフ駆動する制御部と、上記ＭＯＳＦＥＴと対となるスイッチング素子のオンに先立ち、上記ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路と、上記下流側のスイッチング素子を通して流れる電流を検出する検出手段と、この検出手段で検出される電流に応じて前記逆電圧印加回路の異常を判定する判定手段と、を備えている。
【発明の効果】
【００１０】
この発明のインバータ装置によれば、逆電圧印加回路の異常を的確に検出することができる。これにより、スイッチング素子の過熱や破壊を未然に防ぐことが可能となり、安全性が向上する。
【発明を実施するための最良の形態】
【００１１】
［１］以下、この発明の第１の実施形態について図面を参照して説明する。  
図１において、Ｍは空気調和機のコンプレッサモータとして使用されるブラシレスＤＣモータ（負荷）で、中性点Ｃを中心に星形結線された３つの相巻線Ｌｕ，Ｌｖ，Ｌｗを有する固定子、および永久磁石を有する回転子により構成されている。相巻線Ｌｕ，Ｌｖ，Ｌｗに電流が流れることにより生じる磁界と永久磁石が作る磁界との相互作用により、回転子が回転する。このブラシレスＤＣモータＭに、本発明のインバータ装置１が接続されている。
【００１２】
インバータ装置１は、直流電圧Ｖｄ（＝２８０Ｖ）が印加される入力端子Ｐ，Ｎ、この入力端子Ｐ，Ｎ間の直流電圧Ｖｄを受けて上記相巻線Ｌｕ，Ｌｖ，Ｌｗに対する通電およびその通電切換を行うスイッチング回路２、商用交流電源３０の交流電圧を整流する整流回路３１、この整流回路３１の出力電圧（直流電圧）を平滑して上記入力端子Ｐ，Ｎ間に印加する平滑コンデンサ３２を備えている。そして、上記スイッチング回路２の駆動制御用として制御部１０が設けられ、その制御部１０に表示部１１が接続されている。
【００１３】
上記スイッチング回路２は、直流電圧Ｖｄの印加方向に沿って上流側および下流側のスイッチング素子として低損失パワーＭＯＳＦＥＴ（スーパージャンクションＭＯＳＦＥＴ等）の直列回路をＵ，Ｖ，Ｗの三相分有するもので、Ｕ相の上流側にＭＯＳＦＥＴ３ｕ、Ｕ相の下流側にＭＯＳＦＥＴ４ｕ、Ｖ相の上流側にＭＯＳＦＥＴ３ｖ、Ｖ相の下流側にＭＯＳＦＥＴ４ｖ、Ｗ相の上流側にＭＯＳＦＥＴ３ｗ、Ｗ相の下流側にＭＯＳＦＥＴ４ｗを備えている。そして、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗに対し、還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋がそれぞれ逆並列接続されている。ＭＯＳＦＥＴ４ｕ，４ｖ，４ｗに対し、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−がそれぞれ逆並列接続されている。これら還流ダイオードは、寄生ダイオードとしてそれぞれ対応するＭＯＳＦＥＴに内蔵される。
【００１４】
ＭＯＳＦＥＴ３ｕとＭＯＳＦＥＴ４ｕの相互接続点、ＭＯＳＦＥＴ３ｖとＭＯＳＦＥＴ４ｖの相互接続点、ＭＯＳＦＥＴ３ｗとＭＯＳＦＥＴ４ｗの相互接続点に、上記相巻線Ｌｕ，Ｌｖ，Ｌｗのそれぞれ非結線端が接続されている。
【００１５】
また、スイッチング回路２は、誘導性負荷である相巻線Ｌｕ，Ｌｖ，Ｌｗに蓄えられたエネルギによって還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋に順方向電流（還流電流）が流れた場合に、下流側のＭＯＳＦＥＴ４ｕ，４ｖ，４ｗのオンに伴って還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋に流れる逆方向電流を抑制するため、ＭＯＳＦＥＴ４ｕ，４ｖ，４ｗのそれぞれオンに先立って還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋に逆電圧を印加する逆電圧印加回路５ｕ，５ｖ，５ｗを備えている。
【００１６】
さらに、スイッチング回路２は、相巻線Ｌｕ，Ｌｖ，Ｌｗに蓄えられたエネルギによって還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に順方向電流（還流電流）が流れた場合に、上流側のＭＯＳＦＥＴ３ｕ，３ｖ，３ｗのオンに伴って還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に流れる逆方向電流を抑制するため、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗのそれぞれオンに先立って還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−に逆電圧を印加する逆電圧印加回路６ｕ，６ｖ，６ｗを備えている。
【００１７】
逆電圧印加回路５ｕは、直流電源４０の電圧（例えば１５Ｖ）を抵抗４１を介して逆電圧印加用コンデンサ４２に印加し、その逆電圧印加用コンデンサ４２の電圧を逆電圧印加用ＭＯＳＦＥＴ４３のドレイン・ソース間、およびダイオード４４を介して、還流ダイオードＤｕ＋に逆電圧として印加する。また、逆電圧印加回路５ｕは、逆電圧印加用ＭＯＳＦＥＴ４３の駆動用として、パルス生成回路４５およびゲート駆動回路４６を有している。パルス生成回路４５は、逆電圧印加用ＭＯＳＦＥＴ４３をオン，オフするためのパルス信号を生成する。ゲート駆動回路４６は、パルス生成回路４５で生成されたパルス信号を、制御部１０からの指令に応じて逆電圧印加用ＭＯＳＦＥＴ４３のゲートに供給する。
【００１８】
他の逆電圧印加回路５ｖ，５ｗ，６ｕ，６ｖ，６ｗも、逆電圧印加回路５ｕと同じ構成である。よって、その説明は省略する。
【００１９】
一方、スイッチング回路２において、ＭＯＳＦＥＴ３ｕとＭＯＳＦＥＴ４ｕの直列回路におけるＭＯＳＦＥＴ４ｕの下流側位置に、電流検出用の抵抗７ｕが挿接されている。ＭＯＳＦＥＴ３ｖとＭＯＳＦＥＴ４ｖの直列回路におけるＭＯＳＦＥＴ４ｖの下流側位置に、電流検出用の抵抗７ｖが挿接されている。ＭＯＳＦＥＴ３ｗとＭＯＳＦＥＴ４ｗの直列回路におけるＭＯＳＦＥＴ４ｗの下流側位置に、電流検出用の抵抗７ｗが挿接されている。下流側のＭＯＳＦＥＴ４ｕ，４ｖ，４ｗを通して流れる電流に応じたレベルの電圧が、これら抵抗７ｕ，７ｖ，７ｗに生じる。
【００２０】
そして、抵抗７ｕ，７ｖ，７ｗに生じる電圧が、差動増幅回路８ｕ，８ｖ，８ｗを介して制御部１０に供給される。  
制御部１０は、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗ，４ｕ，４ｖ，４ｗに対するオン，オフ制御のタイミング、および差動増幅回路８ｕ，８ｖ，８ｗの出力電圧レベルに応じて、逆電圧印加回路５ｕ，５ｖ，５ｗ，６ｕ，６ｖ，６ｗの破壊や特性劣化等の異常を判定する（判定手段）。
【００２１】
スイッチング回路２における電流経路の一例を図２に示す。  
ＭＯＳＦＥＴ３ｕおよびＭＯＳＦＥＴ４ｖが共にオンのとき、図２に実線で示すように、入力端子Ｐ、ＭＯＳＦＥＴ３ｕ、相巻線Ｌｕ，Ｌｖ、ＭＯＳＦＥＴ４ｖ、および入力端子Ｎの経路で電流が流れる。ＭＯＳＦＥＴ３ｕがオフしてＭＯＳＦＥＴ４ｖがオンのとき、図２に破線で示すように、相巻線Ｌｕ，Ｌｖに蓄えられたエネルギに基づく電流が、相巻線Ｌｕ，ＬｖからＭＯＳＦＥＴ４ｖを経てＭＯＳＦＥＴ４ｕ側の還流ダイオードＤｕ−を順方向に流れる。こうして、還流ダイオードＤｕ−に順方向電流（還流電流）が流れている状態において、上流側のＭＯＳＦＥＴ３ｕがオンすると、ＭＯＳＦＥＴ３ｕを通して還流ダイオードＤｕ−に端子Ｐ，Ｎ間の電圧（＝２８０Ｖ）が加わる。このとき、還流ダイオードＤｕ−に短絡電流のような大きな逆方向電流（スパイク電流ともいう）Ｉｒｒが流れてしまう。この逆方向電流Ｉｒｒは大きな電力損失を招いてしまうものであり、それを抑制するために、逆電圧印加回路６ｕが設けられている。
【００２２】
つぎに、作用を説明する。  
図３に示すように、三相正弦波電圧Ｅｕと三角波信号Ｅｏとが電圧比較される。三相正弦波電圧Ｅｕは、ブラシレスＤＣモータMの速度に比例して周波数が変化する。この電圧比較により、ＭＯＳＦＥＴ３ｕをオン，オフ駆動するための上素子駆動信号およびＭＯＳＦＥＴ４ｖをオン，オフ駆動するための下素子駆動信号が作成される。
【００２３】
このようにして作成される上素子駆動信号および下素子駆動信号により、スイッチング回路２における少なくとも１つの直列回路の上流側ＭＯＳＦＥＴがオン，オフして別の少なくとも１つの直列回路の下流側ＭＯＳＦＥＴがオンする複数相通電が、順次に切換えられる。この複数相通電の切換えにより、３つの相間電圧が生じ、その各相間電圧がブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。
【００２４】
なお、ＭＯＳＦＥＴ４ｕがオフするタイミングとＭＯＳＦＥＴ３ｕがオンするタイミングとの間に、デッドタイムｔｄが確保される。ＭＯＳＦＥＴ３ｕがオフするタイミングとＭＯＳＦＥＴ４ｕがオンするタイミングとの間にも、デッドタイムｔｄが確保される。このデッドタイムｔｄが確保により、ＭＯＳＦＥＴ３ｕおよびＭＯＳＦＥＴ４ｕの直列回路の短絡が防止される。他の直列回路においても、同様にデッドタイムが確保される。
【００２５】
ところで、図２で説明したように、ＭＯＳＦＥＴ３ｕがオフしたとき（ＭＯＳＦＥＴ４ｖがオン）、相巻線Ｌｕ，Ｌｖに蓄えられたエネルギに基づく電流が、相巻線Ｌｕ，ＬｖからＭＯＳＦＥＴ４ｖを経てＭＯＳＦＥＴ４ｕ側の還流ダイオードＤｕ−を順方向に流れる。このいわゆる還流電流が流れている状態において、上流側のＭＯＳＦＥＴ３ｕのオンに先立ち、制御部１０から逆電圧印加回路６ｕへの逆電圧印加信号が高レベルに設定される。これにより、逆電圧印加回路６ｕの逆電圧印加用ＭＯＳＦＥＴ４３がオンし、逆電圧印加用コンデンサ４２に蓄えられている電圧が還流ダイオードＤｕ−に逆電圧として印加される。この逆電圧印加回路６ｕから還流ダイオードＤｕ−への逆電圧の印加期間は、ＭＯＳＦＥＴ４ｕのオフ後から始まり、ＭＯＳＦＥＴ３ｕのオンタイミングを含む一定期間であり、予め定められている。また、逆電圧印加回路６ｕから還流ダイオードＤｕ−への逆電圧の印加開始のタイミングは、例えば、ＭＯＳＦＥＴ４ｕのオフタイミング（下素子駆動信号の立下りタイミング）を基準にして設定される。
【００２６】
図３の還流ダイオードＤｕ−に流れる電流Ｉａに示されるように、還流電流が流れている状態で、逆電圧印加回路６ｕから還流ダイオードＤｕ−に逆電圧が印加されると、還流ダイオードＤｕ−に逆方向電流Ｉｒｒが流れる。このとき、還流ダイオードＤｕ−に印加される逆電圧は、端子Ｐ，Ｎ間の電圧（＝２８０Ｖ）よりもはるかに低い。
【００２７】
このように、逆電圧印加回路６ｕから還流ダイオードＤｕ−に逆電圧が印加されることにより、還流ダイオードＤｕ−に逆方向電流Ｉｒｒが流れても、その逆方向電流Ｉｒｒのレベルはきわめて小さい。ただし、逆方向電流Ｉｒｒの期間については、端子Ｐ，Ｎ間の電圧（＝２８０Ｖ）が印加される場合よりも、長くなる。この場合、還流ダイオードＤｕ−における電力積算値は、消費電力と時間の積であり、逆方向電流Ｉｒｒの値が小さくなれば、たとえ逆方向電流Ｉｒｒの期間が長くなっても、電流値が大幅に小さくなるため、積算電力は大幅に低くなる。したがって、還流ダイオードＤｕ−における電力損失を大幅に低減することができ、効率の向上が図れる。
【００２８】
一方、各逆電圧印加回路に破壊や特性劣化等の異常が生じると、各還流ダイオードにおける逆方向電流Ｉｒｒを抑制することができなくなる。この場合、逆方向電流Ｉｒｒの抑制が効かなくなるのに伴い、抵抗７ｕ，７ｖ，７ｗのいずれかに流れる電流が増大する。たとえば、逆電圧印加回路６ｕに異常が生じて、還流ダイオードＤｕ−における逆方向電流Ｉｒｒを抑制できない場合、その逆方向電流Ｉｒｒが抵抗７ｕに流れるため、抵抗７ｕ生じる電圧が大きく上昇する。制御部１０は、抵抗７ｕの電圧上昇と、そのときのＭＯＳＦＥＴ３ｕ，３ｖ，３ｗ，４ｕ，４ｖ，４ｗに対するオン，オフ制御のタイミングとに基づき、逆電圧印加回路６ｕに異常が生じたことを判定する。
【００２９】
この異常判定時、制御部１０は、異常の旨を表示部１１で表示するとともに、スイッチング回路２の駆動を停止する。この駆動停止により、ＭＯＳＦＥＴ４ｕの過熱や破壊が未然に防止される。
【００３０】
［２］第２の実施形態について説明する。  
図４に示すように、スイッチング回路２の各直列回路への通電路、たとえば平滑コンデンサ３２と端子Ｎとの間の通電路に、電流検出用の抵抗５０が挿接されている。そして、抵抗５０に生じる電圧が、検出回路５１に接続されている。
【００３１】
検出回路５１は、スイッチング回路２の各直列回路に流れる電流の値を、抵抗５０に生じる電圧のレベルから検出する。この検出結果が制御部１０に供給される。  
制御部１０は、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗ，４ｕ，４ｖ，４ｗに対するオン，オフ制御のタイミング、および検出回路５１の検出結果に応じて、逆電圧印加回路５ｕ，５ｖ，５ｗ，６ｕ，６ｖ，６ｗの破壊や特性劣化等の異常を判定する（判定手段）。
【００３２】
たとえば、逆電圧印加回路６ｕに異常が生じて、還流ダイオードＤｕ−における逆方向電流Ｉｒｒを抑制できない場合、その逆方向電流Ｉｒｒの分だけ、抵抗５０に流れる電流が増大する。制御部１０は、抵抗５０における電流の増大と、そのときのＭＯＳＦＥＴ３ｕ，３ｖ，３ｗ，４ｕ，４ｖ，４ｗに対するオン，オフ制御のタイミングとに基づき、逆電圧印加回路６ｕに異常が生じたことを判定する。
【００３３】
この異常判定時、制御部１０は、異常の旨を表示部１１で表示するとともに、スイッチング回路２の駆動を停止する。この駆動停止により、ＭＯＳＦＥＴ４ｕの過熱や破壊が未然に防止される。
【００３４】
他の構成、作用、および効果は、第１の実施形態と同じである。よって、その説明は省略する。
【００３５】
［３］第３の実施形態について説明する。  
図５に要部を示すように、各逆電圧印加回路における抵抗４１の両端に、検出回路４７が接続されている。
【００３６】
各逆電圧印加回路は、直流電源４０の電圧を抵抗４１を介して逆電圧印加用コンデンサ４２に充電し、その逆電圧印加用コンデンサ４２の電圧を還流ダイオードに対する逆電圧として出力する。すなわち、直流電源４０から抵抗４１を介して逆電圧印加用コンデンサ４２に流れる充電電流が、逆電圧生成用の電流である。逆電圧生成用の電流は、逆電圧印加回路が正常であれば、繰り返し流れる。
【００３７】
上記検出回路４７は、逆電圧生成用の電流を、抵抗４１を介して検出する。制御部１０は、検出回路４７が所定期間にわたって逆電圧生成用の電流を検出しないとき、その検出回路４７が存している逆電圧印加回路が異常であると判定する（判定手段）。
【００３８】
この異常判定時、制御部１０は、異常の旨を表示部１１で表示するとともに、スイッチング回路２の駆動を停止する。この駆動停止により、各ＭＯＳＦＥＴの過熱や破壊が未然に防止される。
【００３９】
他の構成、作用、および効果は、第１の実施形態と同じである。よって、その説明は省略する。
【００４０】
［４］第４の実施形態について説明する。  
スイッチング回路２における各ＭＯＳＦＥＴの放熱用ヒートシンク（図示しない）に対し、それぞれ温度センサが取付けられている。そして、これら温度センサの検知温度データが制御部１０に供給される。
【００４１】
制御部１０は、各温度センサの検知温度を監視しており、各ＭＯＳＦＥＴのいずれかに異常温度上昇が生じると、その異常温度上昇したＭＯＳＦＥＴと対となるＭＯＳＦＥＴの逆電圧印加回路が異常であると判定する（判定手段）。
【００４２】
この異常判定時、制御部１０は、異常の旨を表示部１１で表示するとともに、スイッチング回路２の駆動を停止する。この駆動停止により、ＭＯＳＦＥＴのそれ以上の過熱および破壊が未然に防止される。
【００４３】
他の構成、作用、および効果は、第１の実施形態と同じである。よって、その説明は省略する。
【００４４】
［５］第５の実施形態について説明する。  
図６に示すように、インバータ装置１の筐体内に、整流回路３１、平滑コンデンサ３２、スイッチング回路２などが搭載される回路基板６０が設けられている。この回路基板６０における各ＭＯＳＦＥＴの近傍に、温度センサ６１が取付けられている。温度センサ６１は、各ＭＯＳＦＥＴの周辺温度を検地する。この検知温度データが制御部１０に供給される。
【００４５】
制御部１０は、温度センサ６１の検知温度を監視しており、その検知温度が異常上昇すると、各ＭＯＳＦＥＴのいずれかに異常温度上昇が生じたとの判断の下に、各逆電圧印加回路のいずれかが異常であると判定する（判定手段）。
【００４６】
この異常判定時、制御部１０は、異常の旨を表示部１１で表示するとともに、スイッチング回路２の駆動を停止する。この駆動停止により、ＭＯＳＦＥＴのそれ以上の過熱および破壊が未然に防止される。
【００４７】
他の構成、作用、および効果は、第１の実施形態と同じである。よって、その説明は省略する。
【００４８】
なお、上記実施形態では、スイッチング回路２における上流側スイッチング素子および下流側スイッチング素子が共にＭＯＳＦＥＴである場合を例に説明したが、上流側スイッチング素子がＩＧＢＴで、下流側スイッチング素子がＭＯＳＦＥＴである場合は、下流側のＭＯＳＦＥＴに対して同様に実施可能である。
【００４９】
その他、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００５０】
【図１】この発明の第１の実施形態の構成および冷凍サイクルの構成を示す図。
【図２】各実施形態のスイッチング回路における電流経路の一例を示す図。
【図３】各実施形態における各部の信号波形を示すタイムチャート。
【図４】この発明の第２の実施形態の構成および冷凍サイクルの構成を示す図。
【図５】この発明の第３の実施形態の要部の構成を示す図。
【図６】この発明の第５の実施形態の要部の構成を示す図。
【符号の説明】
【００５１】
１…インバータ装置、２…スイッチング回路、３ｕ，３ｖ，３ｗ…ＭＯＳＦＥＴ、４ｕ，４ｖ，４ｗ…ＭＯＳＦＥＴ、５ｕ，５ｖ，５ｗ…逆電圧印加回路、６ｕ，６ｖ，６ｗ…逆電圧印加回路、Ｄｕ，Ｄｖ，Ｄｗ…還流ダイオード、Ｐ，Ｎ…入力端子、１０…制御部、４０…直流電源、４１…抵抗、４２…逆電圧印加用コンデンサ、４３…逆電圧印加用ＭＯＳＦＥＴ、７ｕ，７ｖ，７ｗ…電流検出用の抵抗、５０…電流検出用の抵抗、５１…検出回路、４７…検出回路、６０…回路基板、６１…温度センサ、Ｍ…ブラシレスＤＣモータ、Ｌｕ，Ｌｖ，Ｌｗ…相巻線
【図１】
2007129846.tif 000003
【図２】
2007129846.tif 000004
【図３】
2007129846.tif 000005
【図４】
2007129846.tif 000006
【図５】
2007129846.tif 000007
【図６】
2007129846.tif 000008