(57)【要約】【課題】  薄膜状試料のゼーべック係数や熱電特性等を簡便に測定することのできる薄膜状試料の測定方法を提供する。【解決手段】  表面に複数の電極１２Ａ〜Ｄを露出させた基板１０上に、電極１２に接するように薄膜２２を配置し、電極１２間に通電することで、薄膜２２の特性を測定する薄膜状試料の測定方法。【選択図】  図１
2007024603.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数の電極を露出させた基板上に、少なくとも一対の前記電極に接するように薄膜状試料を配置し、前記電極間に通電することで、薄膜状試料の特性を測定する薄膜状試料の測定方法。
【請求項２】
前記基板は、少なくとも４つの前記電極を備え、前記４つの電極が前記薄膜状試料の四隅に接するように前記基板上に配置された請求項１に記載の薄膜状試料の測定方法。
【請求項３】
少なくとも一対の前記電極が前記薄膜状試料に接しており、且つ、前記一対の電極が平行に対向するブロード状の電極であることを特徴とする請求項１に記載の薄膜状試料の測定方法。
【請求項４】
前記基板が前記電極間に通電するための通電パットを備えた請求項１〜３のいずれか１項に記載の薄膜状試料の測定方法。
【請求項５】
前記電極と前記通電パットとが同一の材料で形成されており、且つ、前記電極と前記通電パットとを、前記電極及び前記通電パットと同一の材料で接続した請求項４に記載の薄膜状試料の測定方法。
【請求項６】
前記基板上に複数の前記薄膜状試料を配置し、前記電極間に通電して得られた薄膜状試料の特性を前記複数の前記薄膜状試料間で相対比較する請求項１〜５のいずれか１項に記載の薄膜状試料の測定方法。
【請求項７】
前記薄膜状試料が、前記電極に接するように前記電極上に成膜された請求項１〜６のいずれか１項に記載の薄膜状試料の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜状試料の測定方法に関し、特に、薄膜状試料の電気抵抗率やゼーベック特性の測定に好適な方法に関する。
【背景技術】
【０００２】
ゼーベック効果を利用した熱電変換素子は、熱エネルギーを電気エネルギーに変換することを可能とする。その性質を利用し、産業・民生用プロセスや移動体から排出される排熱を有効な電力に変換することができるため、熱電変換素子は、環境問題に配慮した省エネルギー技術として注目されている。
【０００３】
ゼーベック係数の評価は熱電変換素子に用いられる熱電変換材料の開発に不可欠であり、種々のゼーべック特性の測定方法が提案されている。ここで、熱電変換材料の無次元性能指数ＺＴは、α：ゼーベック係数、Ｔ：測定温度、ρ：電気抵抗率、κ：熱伝導率を個別に測定し、下記式（Ａ）に従って算出することができる。
ＺＴ＝α2Ｔ／（ρκ）    …式（Ａ）
【０００４】
上記のようにα、ρ、κを個別に測定する場合、バルク状の試料（通常、少なくとも一辺が数ｍｍ以上の平行六面体）を作製する必要がある。このようなバルク試料は、作製後、切断、加工及び研磨等の処理が施された後に、装置にセッティングされ、測定されるため非常に煩雑であり、特に、多次元系物質等で状態図がない場合には、試料作製が非常に困難になってしまう。また、現状の上記α、ρ、κの測定法は、試料を一つずつ測定することが前提とされており、一回に評価できるのは一試料のみであることから、特に多試料間で特性の優劣をつける場合に長時間を要する。
また、無次元性能指数ＺＴは、ＲDC：直流電流印加時の電圧降下、ＲAC：交流電流印加時の電圧降下を測定し、ハーマン法によって下記の式（Ｂ）に従って直接算出することもできる。
【０００５】
【数１】
2007024603.tif 000003
【０００６】
これらの測定方法としては種々のものが提案されている（例えば、特許文献１〜４参照。）。
【０００７】
【特許文献１】特開２００３−８３８５５号公報
【特許文献２】特開２００４−３８７２号公報
【特許文献３】特開２０００−７４８６２号公報
【特許文献４】特開平９−２２２４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記ハーマン法の場合には、測定時において断熱状態が必要であり、正確な測定値を得るためにはＺＴが０．１以上であることが必要である。このため、安定した測定値を得ることが困難であり、データの再現性に難がある。また、試料のセッティングに時間がかかるといった問題もある。更に、ハーマン法の場合、測定時の条件（試料寸法、断熱条件、電極の配置法）等を揃えることが煩雑であり、わずかな条件の差異が測定値に影響を及ぼしてしまう。
このように、未だ熱電変換材料における種々のゼーべック特性等を迅速且つ安定して正確に測定できる技術は確立されていないのが現状である。
上述の問題を解決すべく、本発明は、薄膜状試料のゼーべック係数や熱電特性等を簡便に測定することのできる薄膜状試料の測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の薄膜状試料の測定方法（以下、「本発明の測定方法」という場合がある。）は、表面に複数の電極を露出させた基板上に、少なくとも一対の前記電極に接するように薄膜状試料を配置し、前記電極間に通電することで薄膜状試料の特性を測定する。
本発明の測定方法によれば、薄膜状試料に直接接するように複数の電極群が配置されているため、それに通電することで薄膜状試料のゼーべック係数や熱電特性等の諸特性を簡便に測定することができる。ここで、「薄膜状試料」とは、例えば、厚さ０．５ｍｍ以下の膜状の試料を意味する。
【００１０】
本発明の測定方法は、前記基板を、少なくとも４つの前記電極を備えるように構成し、前記４つの電極が前記薄膜状試料の四隅に接するように前記基板上に配置されるようにしておこなうことができる。
本発明の測定方法によれば、薄膜状試料の４つの電極を薄膜状試料の四隅に接するように配置することで、ファン・デル・ポール法による薄膜状試料の電気抵抗率の測定をおこなうことができる。
【００１１】
本発明の測定方法は、少なくとも一対の前記電極が前記薄膜状試料に接しており、且つ、前記一対の電極が平行に対向するブロード状の電極であるように構成しておこなうことができる。ここで、「ブロード状の電極」とは、基板を上方から観察した際における電極の直径（円換算）が２ｍｍ以上（好ましくは２〜１０ｍｍ、更に好ましくは２〜５ｍｍ）のものを意味し、例えば、前記電極表面の形状が、長方形のものや楕円形のもの等が挙げられる。このため、上記ブロード状の電極には点状電極は含まれない。また、「一対の電極が平行に対向する」とは、ブロード状電極が例えば、長方形の場合等のように直線状の辺を有する場合には、対向する２つの辺がそれぞれ平行になるように対向している状態を意味する。
また、本発明の測定方法は、前記基板として前記電極間に通電するための通電パットを備えたものを用いることができる。
【００１２】
更に、本発明の測定方法は、更に前記電極と前記通電パットとを同一の材料で形成し、且つ、前記電極と前記通電パットとを、前記電極及び前記通電パットと同一の材料で接続して測定することができる。本発明の測定方法によれば、前記電極と前記通電パットとを、前記電極及び前記通電パットと同一の材料で接続した基板を用いることで、異種金属接合部において熱起電力が発生し、測定誤差が生じるのを防止することができる。
【００１３】
また、本発明の測定方法は、前記基板上に複数の前記薄膜状試料を配置し、前記電極間に通電して得られた薄膜状試料の特性を前記複数の前記薄膜状試料間で相対比較することができる。これにより、一個の薄膜状試料の絶対値では誤差が多い場合であっても、多数個の薄膜状試料間の相対比較であれば、迅速に測定をおこなうことができる。
【００１４】
本発明の測定方法は、前記薄膜状試料を、前記電極に接するように前記電極上に成膜するができる。これにより、簡易に薄膜状試料を電極に接するように設置することができる。前記電極上に薄膜状試料を成膜する技術としては、例えば、物理蒸着法、化学蒸着法、及び鍍金等が挙げられる。
【発明の効果】
【００１５】
本発明によれば、薄膜状試料のゼーべック係数や熱電特性等を簡便に測定することのできる薄膜状試料の測定方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施の形態）
以下、本発明の測定方法について詳細に説明する。
本実施の形態は、基板上に４つの点状電極が、各々正方形の頂点に位置するように配置された基板を用い、電極上に成膜された一枚の薄膜状試料（以下、単に「試料」という記載の場合がある。）の熱電特性（電気抵抗率ρ、ゼーベック係数α、無次元性能指数ＺＴ、熱伝導率κ）を評価する方法である。
【００１７】
−電極付多層基板−
まず、図１〜３を用いて本実施の形態に用いられる電極付多層基板について説明する。図１は、第１の実施の形態において用いられる電極付多層基板の概略図である。図２は、第１の実施の形態において用いられる電極付多層基板の概略断面図である。また、図３は、第１の実施の形態において用いられる電極付多層基板の上面図である。
【００１８】
図１に示すように基板１０（電極付多層基板）の表面には、電極１２Ａ〜１２Ｄ（以下、単に「電極１２」という記載の場合もある。）と、通電パッド１４Ａ〜１４Ｄ（以下、単に「通電バッド１４」という記載の場合もある。）と、が配置されており、プローブ１６を通じて図示を省略する測定機器により電極１２間を通電可能なように構成されている。
【００１９】
基板１０は、図２に示すように薄膜１８ａ〜１８ｃを積層した多層構造を有しており、基板１０の層間に、薄膜状の配線パターン２０ａ〜２０ｆ（以下、単に「配線パターン２０」という記載の場合もある。）を形成することによって高集積化された回路が形成されている。基板１０の素材は特に限定なく、本発明の効果を損なわない範囲で、半導体素子等に用いられる公知の絶縁材料を適宜選定して用いることができる。また、基板の厚さ及びサイズ等についても任意に設定することができる。以下の実施の形態において用いられる基板についても同様である。
【００２０】
電極１２は、直径１ｍｍ以下の円形の電極（点状電極）であり、図２に示す配線パターン２０によって通電パッド１４と接続されている。また、図３に示すように電極１２は、それぞれが四角形の頂点に位置するように基板１０表面に配置されており、測定試料となる薄膜２２が形成された場合には、薄膜２２の四隅に位置するように基板１０の表面に配置されている。電極１２間の距離としては特に限定はないが、測定の精度を考慮すると、０．５〜１０ｍｍが好ましく、２〜５ｍｍが更に好ましい。
【００２１】
通電パッド１４は、測定機器に接続されるプローブ１６を通じて電流が流され、電極１２間を通電する。また、本実施の形態における基板に接続可能な、測定機器として、例えば、定電流源、電源、電流計、電圧計、波形発生器、増幅器、オシロスコープ等を用いることができる。
電極１２、通電パッド１４及び配線パターン２０の素材は、導電性のある部材であれば特に限定されず、例えば、銅、金、ニッケル、タングステン、モリブテン等を用いることができる。また、電極１２、通電パッド１４及び配線パターン２０の素材は同一のものを用いることが好ましい。これらの素材として同一のものを用いることで、電極１２及び通電パッド１４間に異種金属等の接合箇所がなくなり、異種金属の接合箇所で発生する電圧降下が測定値に影響を及ぼすことを防止することができる。
【００２２】
また、図１及び図２に示すように、基板１０の裏面（薄膜２２を設ける側とは逆の面）には、基板１０全体の温度を制御するための全体用ヒーター２４が備えられており、更に基板１０の内部には薄膜２２に温度差を付与するための温度差付与用ヒーター２６が備えられている。これにより、任意の温度で電気抵抗率測定をおこなったり、薄膜２２に温度勾配を形成してゼーベック係数を測定することができる。
【００２３】
次に、測定対象となる薄膜２２について説明する。薄膜２２は、ＰＶＤ（物理蒸着）、イオンビーム蒸着、レーザー蒸着などの物理蒸着法、ＣＶＤ等の化学蒸着法等によって電極上に成膜される。上記成膜法に関しては、例えば、H.Koinuma,I.Takeuchi: Nature Materials 3, pp.249-438,01Jul.2004、鯉沼秀臣及び川崎雅司監修「コンビナトリアルテクノロジー」丸善2004、X.D.Xiang, I.Takeuchi:Combinatorial Materials Synthesis, Marcel Dekker Inc.2003、に記載されている。
【００２４】
薄膜２２は、例えば、Ｂｉ−Ｓｂ−Ｔｅ、Ｔｉ−Ｎｉ−Ｓｎ、Ｍｇ−Ｓｎ−Ｓｉ等の材料を上記成膜法により電極１２上に積層させた形体である。薄膜２２の形状は特に限定されないが、ファン・デル・ポール法による電気電気抵抗率測定を考慮すると、正方形であることが好ましい。また、薄膜２２のサイズについても特に限定されないが、縦２〜１０ｍｍ×横２〜１０ｍｍ程度が更に好ましい。また、薄膜２２の厚さとしては０．１ｍｍ以下が好ましいが、０．１〜１０μｍがより好ましく、０．５〜２μｍが更に好ましい。
【００２５】
−電気抵抗率ρの測定−
上述のように電気抵抗率ρは、ファン・デル・ポール法によって測定することができる。例えば、図３に示すように、電極１２Ａ〜１２Ｄが四隅に配置されるように薄膜２２が成膜されている場合、通電パッド１４Ａ及び１４Ｃにより、電極１２Ａ及び１２Ｃ間に電流ＩACを流した際の電極１２Ｂ及び１２Ｄ間の電圧ＶBDと、通電パッド１４Ｂ及び１４Ａにより、電極１２Ｂ及び１２Ａ間に電流ＩBAを流した際の電極１２Ｃ及び１２Ｄ間の電圧を電圧ＶCDと、を測定する。薄膜２２の電気抵抗率ρは、各測定値に基づき下記の式（Ｃ）から算出することができる。
【００２６】
【数２】
2007024603.tif 000004
【００２７】
式（Ｃ）中、ｄは、薄膜２２の膜厚を示す。ｆ（Ｒ1／Ｒ2）は、電極形状による補正項であり、使用する電極に応じ予め測定しておき、Ｒ1／Ｒ2の関数としてグラフや表で与えられている。詳細は、「VanderPauw,La,Jp,“A method of measuring specific resistivity and Hall effect of disks of arbitrary shape”, Phillips Res,Rep.13,1,1958」に記載されている。 
尚、上述のように薄膜２２の電気抵抗率ρを測定する場合、電流を流す電極１２に対応するプローブ１６には図示を省略するＤＣ電源が接続され、電圧を測定する電極に対応するプローブ１６には、電圧計が並列に接続される。また、全体用ヒーター２４によって、基板１０の全体温度を制御することで、任意の温度で電気抵抗率を測定することができる。
【００２８】
−ゼーベック係数αの測定（１）−
ゼーベック係数αの測定（１）は、図１及び２に示すように基板１０中に埋め込まれた温度差付与用ヒーター２６によって基板１０全体（薄膜２２を含む）に温度勾配を形成し、該温度勾配によって一枚の薄膜２２に接する一対の電極間に生じた起電力Ｖefを測定することによって行われる。
まず、上記温度勾配は、図３における電極１２Ａ及び１２Ｃ（又は、電極１２Ｂ及び１２Ｄ）を結ぶ直線と平行な方向、或いは、電極１２Ａ及び１２Ｂ（又は、電極１２Ｃ及び１２Ｄ）を結ぶ直線と平行な方向に形成する。例えば、温度勾配が図３における矢印Ｂで示されるように、電極１２Ａから１２Ｃへの方向、又は、電極１２Ｂから１２Ｄへの方向に形成される場合には、電極１２Ａ及び１２Ｃ、又は、電極１２Ｂ及び１２Ｄが用いられ、図３における矢印Ａで示されるように、電極１２Ａから１２Ｂへの方向、又は、電極１２Ｃから１２Ｄへの方向に形成される場合には、電極１２Ａ及び１２Ｂ、又は、電極１２Ｃ及び１２Ｄが用いられる。
【００２９】
例えば、図３における矢印Ｂの方向に温度勾配を形成する場合には、図４に示すように、電極１２Ａから電極１２Ｂに向かって、温度差（ΔＴ）を形成するのが好ましい。図４は、第１の実施の形態における薄膜の温度勾配を示すための説明図である。また、薄膜２２の温度差ΔＴから求められる温度勾配Ｔsは、例えば、サーモグラフィや熱電対等で計測することができる。更に、上記温度勾配は、温度差付与用ヒーター２６で形成されるものに限定されず、その他の機構（例えば、レーザー加熱、等）で形成してもよい。
【００３０】
また、測定に用いられる一対の電極１２（例えば、図３における矢印Ｂ方向に温度勾配が形成されている場合には電極１２Ａ及び電極１２Ｃ）に対応するプローブ１６には、起電力Ｖefを測定するための電圧計が並列に接続される。
薄膜２２のゼーベック係数αは、上述のようにして測定した各測定値を用い下記の式（Ｄ）に従って算出される。
【００３１】
【数３】
2007024603.tif 000005
【００３２】
−ゼーベック係数αの測定（２）−
ゼーベック係数αの測定（２）は、一つの薄膜２２に接する一対の電極１２間に直流又は交流電流を通電し、ぺルチェ効果によって生じた起電力（ＶDC及びＶAC）を測定することによって行われる。
【００３３】
まず、図３における電極１２Ａ及び１２Ｄに対応するプローブ１６に図示を省略する電源を接続し、電極１２Ａ及び１２Ｄ間に直流電流ＩDCを通電すると、ペルチェ効果によって温度勾配が形成され起電力ＶDCが生じる。かかる起電力ＶDCを測定し、該起電力ＶDCと薄膜２２の電気抵抗率ρ×直流電流ＩDCとの和である電極５３Ａ及び５３Ｄ間の電圧降下ＲDCを求める。
次いで、電極１２Ａ及び１２Ｄ間に交流電流ＩACを通電し、同様に起電力ＶACを測定する。該起電力ＶACと薄膜２２の電気抵抗率ρ×交流電流ＩACとの和である電極１２Ａ及び１２Ｄ間の電圧降下ＲACを求める。
【００３４】
この際、周波数を十分高くすると、ペルチェ効果による温度勾配が形成される前に極性反転することから、電極１２Ａ及び１２Ｄ間の電圧降下ＲACにはペルチェ効果の寄与分が含まれない。このため、ＲDC−ＲAC＝αΔＴ／Ｉが成立することから、下記の式（Ｅ）に従って、ゼーベック係数αを算出することができる。ここで、下記式（Ｅ）中、ΔＴは、電極１２Ａ及び１２Ｄ間の温度差を示し、赤外線サーモグラフィ、放射温度計、及び熱電対等で測定することができる。また、式（Ｅ）中、Ｉは、直流電流値（ＩDC）を示す。
【００３５】
【数４】
2007024603.tif 000006
【００３６】
−無次元性能指数ＺＴの測定−
無次元性能指数ＺＴの測定は、ハーマン法の原理を応用する。図３における４つの電極１２のうち、対角線上に位置しない一対の電極１２（例えば、電極１２Ａ及び１２Ｂ）に対応するプローブ１６に図示を省略する電源を接続し、電極１２Ａ及び１２Ｂ間に直流電流ＩDCを通電する。すると、ペルチェ効果によって電極間に温度勾配が形成され起電力ＶDCが生じる。かかる起電力ＶDCを測定し、該起電力ＶDCと薄膜２２の電気抵抗率ρ×直流電流ＩDCとの和である電極５３Ａ及び５３Ｂ間の電圧降下ＲDCを求める。
【００３７】
次いで、電極１２Ａ及び１２Ｂ間に交流電流ＩACを通電し、同様に起電力ＶACを測定する。該起電力ＶACと薄膜２２の電気抵抗率ρ×交流電流ＩACとの和である電極１２Ａ及び１２Ｂ間の電圧降下ＲACを求める。この際、周波数を十分高くすると、ペルチェ効果による温度勾配が形成される前に極性反転することから、電極１２Ａ及び１２Ｂ間の電圧降下ＲACにはペルチェ効果の寄与分が含まれない。このため、式（ｆ１）：ＲDC−ＲAC＝αΔＴ／Ｉが成立する。
【００３８】
ここで、断熱状態で直流電流を通電し定常状態に達したとき、単位時間当たりにペルチェ効果によって一端で吸収された熱を他端で放熱するために伝導される熱量は、温度差に起因する熱伝導で伝導される熱量と等しい。このため、式（ｆ２）：αＩＴ＝κΔＴ（Ａ／Ｌ）〔Ｉ：電流、Ｔ：電極１２ＡＢ間の平均温度、ΔＴ：電極１２ＡＢ間の温度差、Ａ：試料断面積、Ｌ：試料長さ（通電方向における長さ（図３における薄膜２２のｘ））〕が成立する。
このため、式（ｆ３）：ＺＴ＝α2Ｔ／（ρκ）、式（ｆ４）：ρ＝ＲAC（Ａ／Ｌ）であることから、式（ｆ３）に式（ｆ１）（ｆ２）（ｆ４）を当てはめると、薄膜２２の無次元性能指数ＺＴは、上記で測定した電圧降下ＲDC及び電圧降下ＲACを用いて下記の式（Ｆ）により算出される。
【００３９】
【数５】
2007024603.tif 000007
【００４０】
この原理がハーマン法とよばれ、無次元性能指数ＺＴの直接測定手法として知られている。
以上のようにして本実施の形態によれば、一枚の試料から電気抵抗率ρ、ゼーベック係数α及び無次元性能指数ＺＴを簡便に測定することが可能であり、且つ、これらの値から、熱伝導率κを算出することができる。
【００４１】
（第２の実施の形態）
本実施の形態は、第１の実施の形態で説明したように正方形の頂点に位置するように配置された電極群が、複数配置された電極付多層基板を用いた例について説明する。本実施の形態によれば、多数試料を同時に測定することができるため、熱電特性の比較などを高速におこなうことができる。
【００４２】
まず、図５を用いて第２の実施の形態における電極付多層基板について説明する。図５は、第２の実施の形態において用いられる電極付多層基板の上面図である。図５に示すように本実施の形態における基板３０には、正方形の頂点に位置するように配置された４つ１組の電極３２が計９組（グループＡ〜グループＩ）設けられており、それに対応する通電パッド３４及びプローブ３６が備えられている。また、各グループに電極３２上には一枚の薄膜３８が形成されており、各グループごとに第１の実施の形態に記載されたそれぞれの測定を９枚同時に行うことができる。このため、バルク試料を用いて一つずつ作製・評価する場合と比較して、例えば、多グループの測定を同時に行う場合には、格段に高速に多数試料間の熱電特性を測定できるとともに、試料間の優劣をつけることができる。更に、基板３０において１試料ずつ測定する場合であっても、試料交換に要する時間は、端子切替え時間にすぎないため、従来の測定法と比較しても非常に迅速に測定を行うことが出来る。
【００４３】
また、第１の実施の形態で説明したハーマン法による無次元性能指数ＺＴの測定では、断熱状態が必要となり、その正確性が要求される。これに対し、薄膜状試料を作製する際、寸法条件を揃えるのは比較的容易である。このため、本実施の形態における基板３０では、断熱状態ではない状態で測定しても、各薄膜３８を同一の条件で測定することができることから、各薄膜３８の無次元性能指数ＺＴを、その測定値の優劣により相対比較することが可能である。更に、無次元性能指数ＺＴが既知の標準試料の薄膜３８を、一つのグループの電極３２上に形成し、標準試料の薄膜３８の測定値の理論値からのずれから補正係数を求めることで、各試料の無次元性能指数ＺＴを概算することができる。
【００４４】
（第３の実施の形態）
次に第３の実施の形態について説明する。本実施の形態は、基板上に２つの点状電極及びその外側に互いに平行に配置された２つのブロード状の電極が、各々の中心が直線上に位置するように配置された電極付多層基板を用い、電極上に成膜された一枚の薄膜状試料の熱電特性（電気抵抗率ρ、ゼーベック係数α、無次元性能指数ＺＴ、熱伝導率κ）を評価する方法である。本実施の形態によれば、４つの電極を用いて測定する四端子測定や、ブロード状の電極のみを用いる測定を、適宜目的に応じて使いわけることができる。
【００４５】
−電極付多層基板−
まず、図６〜８を用いて本実施の形態に用いられる電極付多層基板について説明する。図６は、第３の実施の形態において用いられる電極付多層基板の概略図である。図７は、第３の実施の形態において用いられる電極付多層基板の概略断面図である。また、図８は、第３の実施の形態において用いられる電極付基板の上面図である。
【００４６】
図６に示すように基板５０（電極付多層基板）の表面には、点状電極５２Ａ及び５２Ｂ（以下、単に「点状電極５２」という記載の場合もある。）と、通電電極５３Ｃ及び５３Ｄ（以下、単に「通電電極５３」という記載の場合もある。）と、通電パッド５４Ａ〜５４Ｄ（以下、単に「通電バッド５４」という記載の場合もある。）と、が配置されており、プローブ５６を通じて図示を省略する測定機器により点状電極５２間及び通電電極５３間を通電可能なように構成されている。
基板５０は、図７に示すように薄膜５８ａ〜５８ｃを積層した多層構造を有しており、基板５０の層間に、薄膜状の配線パターン６０ａ〜６０ｌ（以下、単に「配線パターン６０」という記載の場合もある。）を形成することによって高集積化された回路が形成されている。
【００４７】
点状電極５２は、直径１ｍｍ以下の円形の電極（点状電極）であり、図７に示す配線パターン６０ｄ〜６０ｆ及び６０ｊ〜６０ｌによって通電パッドと接続されている。点状電極５２は、四端子測定用の電極であり、その形状は点状のものであれば特に限定されない。また、本実施の形態においては点状電極５２は、その中心が通電電極５３の中心と直線状になるように配置されているが、これに限定されるものではなく、通電電極５３間にあり、薄膜６２と接する位置に配置されていればよい。
通電電極５３は、サイズ０．１〜５ｍｍ×０．５〜１０ｍｍの長方形の電極であり、図７に示す、配線パターン６０ａ〜６０ｃ及び６０ｇ〜６０ｉによって通電パッドと接続されている。更に、通電電極５３は、互いに対向する辺が平行となるように配置される。
これら点状電極５２及び通電電極５３は、図８に示すように２つの点状電極５２を通電電極５３が挟むように配置されており、各電極の中心を結ぶ線が直線となるように配置されている。電極のうち点状電極５２は、主として４端子測定用として用いられる。
【００４８】
通電パッド５４は、測定機器に接続されるプローブ５６を通じて電流が流され、各電極間を通電する。また、本実施の形態における基板に接続可能な、測定機器として、例えば、定電流源、電源、波形発生器、増幅器、電流計、電圧計、オシロスコープ等を用いることができる。
点状電極５２、通電電極５３、通電パッド５４及び配線パターン６０の素材は、導電性のある部材であれば特に限定されず、例えば、銅、金、ニッケル、タングステン、モリブテン等を用いることができる。また、点状電極５２、通電電極５３、通電パッド５４及び配線パターン６０の素材は同一のものを用いることが好ましい。これらの素材として同一のものを用いることで、各電極及び通電パッド５４間に異種金属等の接合箇所がなくなり、異種金属の接合箇所で発生する電圧降下が測定値に影響を及ぼすことを防止することができる。
【００４９】
また、基板５０の裏面（薄膜を設ける側とは逆の面）には、基板５０全体の温度を制御するための全体用ヒーター６４が備えられており、更に基板５０の内部には薄膜６２に温度差を付与するための温度差付与用ヒーター６６が備えられている。これにより、任意の温度で電気抵抗率測定をおこなったり、薄膜６２に温度勾配を形成してゼーベック係数を測定することができる。
【００５０】
次に、測定対象となる薄膜６２について説明する。薄膜６２は、上述と同様にＰＶＤ（物理蒸着）、イオンビーム蒸着、レーザー蒸着などの物理蒸着法、ＣＶＤ等の化学蒸着法、鍍金等によって通電電極５３と両端で接触するように成膜される。上記成膜法に関しては、例えば、H.Koinuma,I.Takeuchi: Nature Materials 3, pp.249-438,01Jul.2004、鯉沼秀臣及び川崎雅司監修「コンビナトリアルテクノロジー」丸善2004、X.D.Xiang, I.Takeuchi:Combinatorial Materials Synthesis, Marcel Dekker Inc.2003、に記載されている。
【００５１】
薄膜６２は、例えば、Ｂｉ−Ｓｂ−Ｔｅ，Ｔｉ−Ｎｉ−Ｓｉ，Ｍｇ−Ｓｎ−Ｓｉ等の材料を上記成膜法により電極５２上に積層させた形体である。薄膜６２の形状は、その長辺（図８における辺Ｆ及びＧ）が、各電極の中心を結んだ線である図８における波線Ｈと平行になるように形成される。薄膜６２の形状は、前記条件を満たす限り特に限定されるものではないが、各電極の配置を考慮すると、長方形であることが好ましい。また、薄膜６２のサイズについても特に限定されないが、縦０．５〜１０ｍｍ×横１〜１０ｍｍ程度が更に好ましい。また、薄膜６２の厚さとしては０．１ｍｍが好ましいが、０．１〜１０μｍがより好ましく、０．５〜２μｍが更に好ましい。
【００５２】
−電気抵抗率ρの測定−
本実施の形態において電気抵抗率ρは、直流四端子法によって測定する。例えば、図８に示すように、長方形状の薄膜６２が点状電極５２及び通電電極５３と接するように成膜されている場合において、まず通電パッド５４Ｃ及び１４Ｄにより、通電電極５３Ｃ及び５３Ｄに電流を流す。この際、通電電極５３Ｃ及び５３Ｄ間を流れる電流をＩ（尚、電流Ｉは、点状電極５２ＡＢ間の電流と同等となる）、点状電極５２Ａ及び５２Ｂ間の電圧降下をＶ、点状電極５２Ａ及び５２Ｂ間の距離をＬ（図８におけるＬ）、薄膜６２の幅をＷ（図８におけるＷ）、薄膜６２の厚さをｄとすると、薄膜６２の電気抵抗率ρは、下記の式（Ｇ）から算出することができる。
【００５３】
【数６】
2007024603.tif 000008
【００５４】
尚、上述のように薄膜６２の電気抵抗率ρを測定する場合、電流を流す通電電極５３に対応するプローブ５６には図示を省略するＤＣ電源が接続され、点状電極に対応するプローブ５６には、電圧計が並列に接続される。また、全体用ヒーター２４によって、基板５０の全体温度を制御することで、任意の温度で電気抵抗率を測定することができる。
【００５５】
−ゼーベック係数αの測定（１）−
ゼーベック係数αの測定（１）は、通電電極５３Ｃ及び５３Ｄのみを用いる。ゼーベック係数αの測定（１）は、通電電極５３Ｃ及び５３Ｄ間に直流又は交流電流を通電し、ぺルチェ効果によって生じた起電力（ＶDC及びＶAC）を測定することによって行われる。
まず、図８における通電電極５３Ｃ及び５３Ｄに対応するプローブ５６に図示を省略する電源を接続し、通電電極５３Ｃ及び５３Ｄ間に直流電流ＩDCを通電すると、ペルチェ効果によって温度勾配が形成され起電力ＶDCが生じる。かかる起電力ＶDCを測定し、該起電力ＶDCと薄膜６２の電気抵抗率ρ×直流電流ＩDCとの和である通電電極５３Ｃ及び５３Ｄ間の電圧降下ＲDCを求める。
次いで、通電電極５３Ｃ及び５３Ｄ間に交流電流ＩACを通電し、同様に起電力ＶACを測定する。該起電力ＶACと薄膜２２の電気抵抗率ρ×交流電流ＩACとの和である電極１２Ａ及び１２Ｄ間の電圧降下ＲACを求める。
【００５６】
この際、周波数を十分高くすると、ペルチェ効果による温度勾配が形成される前に極性反転することから、通電電極５３Ｃ及び５３Ｄ間の電圧降下ＲACにはペルチェ効果の寄与分が含まれない。このため、ＲDC−ＲAC＝αΔＴ／Ｉが成立することから、下記の式（Ｅ）に従って、ゼーベック係数αを算出することができる。ここで、下記式（Ｅ）中、ΔＴは、通電電極５３Ｃ及び５３Ｄ間の温度差を示し、赤外線サーモグラフィ、放射温度計、及び熱電対等で測定することができる。また、式（Ｅ）中、Ｉは、直流電流値を示す。
【００５７】
【数７】
2007024603.tif 000009
【００５８】
本実施の形態のように、通電電極として点状電極よりも薄膜との接触面積が大きいブロード状の電極（長方形の電極）を用いると、局所的に電流密度が上昇してジュール熱の影響によりΔＴ測定の精度が失われることを防止することができる。
【００５９】
−ゼーベック係数αの測定（２）−
ゼーベック係数αの測定（２）は、通電電極５３Ｃ及び５３Ｄのみを用いる。ゼーベック係数αの測定（２）は、図６及び７に示すように基板５０中に埋め込まれた温度差付与用ヒーター６６によって基板５０全体（薄膜６２を含む）に温度勾配を形成し、該温度勾配によって一枚の薄膜６２に接する一対の電極間に生じた起電力Ｖefを測定することによって行われる。
【００６０】
まず、上記温度勾配は、図８における波線Ｈと平行な方向に形成する。例えば、図８における矢印Ｉの方向に温度勾配を形成する場合には、図９に示すように、通電電極５３Ｃから通電電極５３Ｄに向かって、温度差（ΔＴ）を形成するのが好ましい。図９は、第３の実施の形態における薄膜の温度勾配を示すための説明図である。また、薄膜６２の温度差（ΔＴ）から求められる温度勾配Ｔsは、例えば、サーモグラフィや熱電対等で計測することができる。更に、上記温度勾配は、温度差付与用ヒーター６６で形成されるものに限定されず、その他の機構（例えば、レーザー加熱、等）で形成してもよい。また、通電電極５３に対応するプローブ５６には、起電力Ｖefを測定するための電圧計が並列に接続される。
このように温度勾配によって生じた起電力Ｖefを測定し、該起電力Ｖefと得られた温度勾配Ｔsとから下記の式（Ｄ）に従ってゼーベッグ係数αが算出される。
【００６１】
【数８】
2007024603.tif 000010
【００６２】
−無次元性能指数ＺＴの測定−
無次元性能指数ＺＴの測定は、通電電極５３Ｃ及び５３Ｄのみを用いる。無次元性能指数ＺＴの測定は、ハーマン法の原理を応用する。図８における通電電極５３Ｃ及び５３Ｄに対応するプローブ５６に図示を省略する電源を接続し、通電電極５３Ｃ及び５３Ｄ間に直流電流ＩDCを通電する。すると、ペルチェ効果によって電極間に温度勾配が形成され起電力ＶDCが生じる。かかる起電力ＶDCを測定し、該起電力ＶDCと薄膜６２の電気抵抗率ρ×直流電流ＩDCとの和である通電電極５３Ｃ及び５３Ｄ間の電圧降下ＲDCを求める。
【００６３】
次いで、通電電極５３Ｃ及び５３Ｄ間に交流電流ＩACを通電し、同様に起電力ＶACを測定する。該起電力ＶACと薄膜６２の電気抵抗率ρ×交流電流ＩACとの和である通電電極５３Ｃ及び５３Ｄ間の電圧降下ＲACを求める。
【００６４】
この際、周波数を十分高くすると、ペルチェ効果による温度勾配が形成される前に極性反転することから、通電電極５３Ｃ及び５３Ｄ間の電圧降下ＲACにはペルチェ効果の寄与分が含まれない。このため、式（ｆ１）：ＲDC−ＲAC＝αΔＴ／Ｉが成立する。
ここで、断熱状態で直流電流を通電し定常状態に達したとき、単位時間当たりにペルチェ効果によって一端で吸収された熱を他端で放熱するために伝導される熱量は、温度差に起因する熱伝導で伝導される熱量と等しい。このため、式（ｆ２）：αＩＴ＝κΔＴ（Ａ／Ｌ）〔Ｉ：電流、Ｔ：通電電極５３ＣＤ間の平均温度、ΔＴ：通電電極５３ＣＤ間の温度差、Ａ：試料断面積、Ｌ：試料長さ（通電方向における長さ（図８におけるＹ））〕が成立する。
このため、式（ｆ３）：ＺＴ＝α2Ｔ／（ρκ）、式（ｆ４）：ρ＝ＲAC（Ａ／Ｌ）であることから、式（ｆ３）に式（ｆ１）（ｆ２）（ｆ４）を当てはめると、薄膜６２の無次元性能指数ＺＴは、上記で測定した電圧降下ＲDC及び電圧降下ＲACを用いて下記の式（Ｆ）により算出される。
【００６５】
【数９】
2007024603.tif 000011
【００６６】
この原理がハーマン法とよばれ、無次元性能指数ＺＴの直接測定手法として知られている。
以上のようにして本実施の形態によれば、一枚の試料から電気抵抗率ρ、ゼーベック係数α及び無次元性能指数ＺＴを簡便に測定することが可能であり、且つ、これらの値から、熱伝導率κを算出することができる。
【００６７】
（第４の実施の形態）
本実施の形態は、第３の実施の形態で説明したように基板上に２つの点状電極及びその外側に互いに平行に配置された２つのブロード状の電極が、各々の中心が直線上に位置するように配置された電極付多層基板を用いた例について説明する。本実施の形態によれば、多数試料を同時に測定することができるため、熱電特性の比較などを高速におこなうことができる。
【００６８】
まず、図１０を用いて第４の実施の形態における電極付多層基板について説明する。図１０は、第４の実施の形態において用いられる電極付多層基板の上面図である。図１０に示すように本実施の形態における基板７０には、２つの点状電極７２及びその外側に互いに平行に配置された２つの長方形の通電電極７３が９つのグループ（グループＪ〜グループＲ）設けられており、それに対応する通電パッド７４及びプローブ７６が備えられている。また、各グループの通電電極７３上には一枚の薄膜７８が形成されており、各グループごとに第３の実施の形態に記載されたそれぞれの測定を９枚同時に行うことができる。このため、バルク試料を用いて一つずつ作製・評価する場合と比較して、例えば、多グループの測定を同時に行う場合には、格段に高速に多数試料間の熱電特性を測定できるとともに、試料間の優劣をつけることができる。更に、基板７０において１試料ずつ測定する場合であっても、試料交換に要する時間は、端子切替え時間にすぎないため、従来の測定法と比較しても非常に迅速に測定を行うことが出来る。
【００６９】
また、第３の実施の形態で説明したハーマン法による無次元性能指数ＺＴの測定では、断熱状態が必要となり、その正確性が要求される。これに対し、薄膜状試料を作製する際、寸法条件を揃えるのは比較的容易である。このため、本実施の形態における基板７０では、断熱状態ではない状態で測定しても、各薄膜７８を同一の条件で測定することができることから、各薄膜７８の無次元性能指数ＺＴを、その測定値の優劣により相対比較することが可能である。更に、無次元性能指数ＺＴが既知の標準試料の薄膜７８を、一つのグループの通電電極７３上に形成し、標準試料の薄膜７８の測定値の理論値からのずれから補正係数を求めることで、各試料の無次元性能指数ＺＴを概算することができる。
【００７０】
（第５の実施の形態）
上述の第１〜第４の実施の形態においては、各電極と通電パッドとが多層基板の層間に設けられた薄膜パターンにより接合されているが、本実施の形態に示すように、電極付基板の表面にパターンを形成し、各電極と通電パッドとを接続させることが出来る。
図１１〜１３を用いて基板上に点状電極とブロード状電極とが設けられた、電極付基板であって、各電極と電通パッドとが基板表面に形成された配線パターンによって接合された例について説明する。
【００７１】
まず、電極付基板表面に形成された配線パターンで点状電極及びブロード状の電極と通電パッドとを接続した表面パターン付基板について説明する。図１１は、第５の実施の形態において用いられる表面パターン付基板の上面図である。図１１に示すように基板９０（電極付基板）の表面には、点状電極９２Ａ及び９２Ｂ（以下、単に「点状電極９２」という記載の場合もある。）と、通電電極９３Ｃ及び９３Ｄ（以下、単に「通電電極９３」という記載の場合もある。）と、通電パッド９４Ａ〜９４Ｄ（以下、単に「通電バッド９４」という記載の場合もある。）と、が配置されており、プローブ９６を通じて図示を省略する測定機器により点状電極９２間及び通電電極９３間を通電可能なように構成されている。
【００７２】
基板９０においては、点状電極９２及び通電電極９３と通電パッド９４とが基板表面に形成された配線パターン９８Ａ〜Ｄで接続されている。また、点状電極９２、通電電極９３、通電パッド９４及び配線パターン９８の素材は、導電性のある部材であれば特に限定されず、例えば、銅、金、ニッケル、タングステン、モリブテン等の材料を用いることができる。また、点状電極９２、通電電極９３、通電パッド９４及び配線パターン９８の素材は同一のものを用いることが好ましい。これらの素材として同一のものを用いることで、各電極及び通電パッド９４間に異種金属等の接合箇所がなくなり、異種金属の接合箇所で発生する電圧降下が測定値に影響を及ぼすことを防止することができる。
【００７３】
次に、電極付多層基板表面に形成された配線パターンでブロード状の電極と通電パッドとを接続すると共に、電極付多層基板の層間に設けられた配線パターンによって点状電極と通電パッドとを接続した表面パターン付多層基板について図１２及び図１３を用いて説明する。図１２は、第５の実施の形態において用いられる他の表面パターン付多層基板の上面図である。また、図１３は、第５の実施の形態において用いられる表面パターン付多層基板の概略断面図である。
【００７４】
図１２に示すように基板１１０（電極付基板）の表面には、点状電極１１２Ａ及び１１２Ｂ（以下、単に「点状電極１１２」という記載の場合もある。）と、通電電極１１３Ｃ及び１１３Ｄ（以下、単に「通電電極１１３」という記載の場合もある。）と、通電パッド１１４Ａ〜１１４Ｄ（以下、単に「通電バッド１１４」という記載の場合もある。）と、が配置されており、プローブ１１６を通じて図示を省略する測定機器により点状電極１１２間及び通電電極１１３間を通電可能なように構成されている。
【００７５】
基板１１０においては、通電電極１１３Ｃ及び１１３Ｄと通電パッド１１４Ｃ及び１１４Ｄとは、基板１１０表面に形成された配線パターン１１８Ｄ及び１１８Ｃで接続されている。また、図１３に示すように、点状電極１１２Ａ及び１１２Ｂは、多層基板である基板１１０の層間に形成された配線パターン１１８Ａ及びＢで接続されている。
点状電極１１２、通電電極１１３、通電パッド１１４及び配線パターン１１８Ａ〜Ｄの素材は、導電性のある部材であれば特に限定されず、例えば、銅、金、ニッケル、タングステン、モリブテン等の材料を用いることができる。また、点状電極１１２、通電電極１１３、通電パッド１１４及び配線パターン１１８Ａ〜Ｄの素材は同一のものを用いることが好ましい。これらの素材として同一のものを用いることで、各電極及び通電パッド１１４間に異種金属等の接合箇所がなくなり、異種金属の接合箇所で発生する電圧降下が測定値に影響を及ぼすことを防止することができる。
以上のように、本発明の測定方法によれば、薄膜状試料のゼーベック係数や熱電特性等を簡便に測定することができる。
【図面の簡単な説明】
【００７６】
【図１】第１の実施の形態において用いられる電極付多層基板の概略図である。
【図２】第１の実施の形態において用いられる電極付多層基板の概略断面図である。
【図３】第１の実施の形態において用いられる電極付多層基板の上面図である。
【図４】第１の実施の形態における薄膜の温度勾配を示すための説明図である。
【図５】第２の実施の形態において用いられる電極付多層基板の上面図である。
【図６】第３の実施の形態において用いられる電極付多層基板の概略図である。
【図７】第３の実施の形態において用いられる電極付多層基板の概略断面図である。
【図８】第３の実施の形態において用いられる電極付基板の上面図である。
【図９】第３の実施の形態における薄膜の温度勾配を示すための説明図である。
【図１０】第４の実施の形態において用いられる電極付多層基板の上面図である。
【図１１】第５の実施の形態において用いられる表面パターン付基板の上面図である。
【図１２】第５の実施の形態において用いられる他の表面パターン付多層基板の上面図である。
【図１３】第５の実施の形態において用いられる表面パターン付多層基板の概略断面図である。
【符号の説明】
【００７７】
１０，３０，５０，７０，１１０     基板
１２Ａ〜Ｄ，３２     電極
１４Ａ〜Ｄ，３４，５４Ａ〜Ｄ，７４，９４Ａ〜Ｄ，１１４Ａ〜Ｄ   通電バッド
２２，３８，６２，７８      薄膜
５２Ａ〜Ｂ，７２，９２Ａ〜Ｂ、１１２Ａ〜Ｂ 点状電極
５３Ｃ〜Ｄ，７３，９３Ｃ〜Ｄ、１１３Ｃ〜Ｄ 通電電極
【図１】
2007024603.tif 000012
【図２】
2007024603.tif 000013
【図３】
2007024603.tif 000014
【図４】
2007024603.tif 000015
【図５】
2007024603.tif 000016
【図６】
2007024603.tif 000017
【図７】
2007024603.tif 000018
【図８】
2007024603.tif 000019
【図９】
2007024603.tif 000020
【図１０】
2007024603.tif 000021
【図１１】
2007024603.tif 000022
【図１２】
2007024603.tif 000023
【図１３】
2007024603.tif 000024