(57)【要約】【課題】キャパシタにおけるリーク電流を低減することができる半導体装置の製造方法を提供すること。【解決手段】本発明に係る半導体装置の製造方法は、（Ａ）基板１０上にキャパシタ６０の下部電極２０を形成する工程と、（Ｂ）上記（Ａ）工程の後、原子層蒸着装置内で、少なくとも下部電極２０を含む下地層１に対して熱処理を行う工程と、（Ｃ）上記（Ｂ）工程に続いて、原子層蒸着装置のチャンバを大気開放することなく、原子層蒸着法によって下地層１上に誘電膜４０を形成する工程と、（Ｄ）誘電膜４０上にキャパシタ６０の上部電極５０を形成する工程とを有する。【選択図】図２Ａ
2007129190.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）基板上にキャパシタの下部電極を形成する工程と、
（Ｂ）前記（Ａ）工程の後、原子層蒸着装置内で、少なくとも前記下部電極を含む下地層に対して熱処理を行う工程と、
（Ｃ）前記（Ｂ）工程に続いて、前記原子層蒸着装置のチャンバを大気開放することなく、原子層蒸着法によって前記下地層上に誘電膜を形成する工程と、
（Ｄ）前記誘電膜上に前記キャパシタの上部電極を形成する工程と
を有する
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記（Ｂ）工程において、前記熱処理は、５００℃以上の温度で行われる
半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法であって、
前記（Ｂ）工程において、前記熱処理は、不活性ガス雰囲気中で行われる
半導体装置の製造方法。
【請求項４】
請求項１又は２に記載の半導体装置の製造方法であって、
前記（Ｂ）工程において、前記熱処理は、真空中で行われる
半導体装置の製造方法。
【請求項５】
請求項１又は２に記載の半導体装置の製造方法であって、
前記（Ｂ）工程において、前記熱処理は、酸化雰囲気中で行われる
半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記下地層の表面は、前記下部電極である
半導体装置の製造方法。
【請求項７】
請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
（Ｅ）前記（Ａ）工程と前記（Ｂ）工程の間に、前記下部電極上に酸化防止膜を形成する工程を更に有し、
前記下地層の表面は、前記酸化防止膜である
半導体装置の製造方法。
【請求項８】
請求項５に記載の半導体装置の製造方法であって、
前記（Ｂ）工程は、前記下部電極上に酸化膜を形成する工程を有し、
前記下地層の表面は、前記酸化防止膜としての前記酸化膜である
半導体装置の製造方法。
【請求項９】
請求項７又は８に記載の半導体装置の製造方法であって、
前記酸化防止膜は、窒化シリコン膜、又はシリコンオキシ窒化膜である
半導体装置の製造方法。
【請求項１０】
請求項１乃至９のいずれかに記載の半導体装置の製造方法であって、
前記誘電膜は、酸化アルミニウム，酸化ハフニウム，ＨｆＡｌＯ，ＨｆＳｉＯ，ＨｆＳｉＯＮ，Ｔａ２Ｏ５，ＺｒＯ２，Ｙ２Ｏ３，Ｖ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５，及びＣｅＯ２からなるグループから選択される少なくとも１つの金属酸化物膜を含む
半導体装置の製造方法。
【請求項１１】
（ａ）下地層を提供する工程と、
（ｂ）前記（ａ）工程の後に、原子層蒸着装置内で、前記下地層に対して熱処理を行う工程と、
（ｃ）前記（ｂ）工程に続いて、前記原子層蒸着装置のチャンバを大気開放することなく、原子層蒸着法によって前記下地層上に誘電膜を形成する工程と
を有する
誘電膜形成方法。
【請求項１２】
請求項１１に記載の誘電膜形成方法であって、
前記（ｂ）工程において、前記熱処理は、５００℃以上の温度で行われる
誘電膜形成方法。
【請求項１３】
請求項１１又は１２に記載の誘電膜形成方法であって、
前記（ｂ）工程において、前記熱処理は、不活性ガス雰囲気中で行われる
誘電膜形成方法。
【請求項１４】
請求項１１又は１２に記載の誘電膜形成方法であって、
前記（ｂ）工程において、前記熱処理は、真空中で行われる
誘電膜形成方法。
【請求項１５】
請求項１１又は１２に記載の誘電膜形成方法であって、
前記（ｂ）工程において、前記熱処理は、酸化雰囲気中で行われる
誘電膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原子層蒸着（ＡＬＤ：  Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって薄膜を形成する技術に関する。特に、本発明は、原子層蒸着装置を用いた誘電膜形成方法、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭにおいては、キャパシタがメモリセルとして用いられる。そのキャパシタからのリーク電流を低減することは、リフレッシュ動作を抑制し、ＤＲＡＭの情報保持特性を向上させる上で重要である。キャパシタからのリーク電流を低減するためには、そのキャパシタの誘電膜として、欠陥が少ない誘電膜を提供することが必要である。
【０００３】
そのためには、先ず、誘電膜が化学的に安定に形成されることが必要である。タンタル酸化膜を誘電膜として使用するときの化学量論比（stoichiometry）の不安定の問題を特開２００１−５３２５４号公報（特許文献１）は述べている。このため、特許文献１では、タンタル酸化膜ではなく、（ＴａＯ）１−ｘ（ＴｉＯ）Ｎ膜を誘電膜として使用している。
また、製造中に、或いは使用中に誘電膜の酸素が下部電極に拡散すれば、誘電膜中の欠陥が増加し、リーク電流が増えることになる。そこで、特許文献１では、下部電極の表面処理が行われている。
【０００４】
また、ＤＲＡＭの高集積化に伴い、キャパシタの誘電膜は、高アスペクト比形状の下部電極上に形成されるようになってきている。そのため、その誘電膜の形成方法として、従来の化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法に代わって、カバレジに優れている原子層蒸着（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が用いられるようになってきている。このＡＬＤ法によれば、原子層を１層ずつ増やすことによって薄膜が形成される。これにより、均一な膜厚を有する数ｎｍ単位の薄膜を成長させることが可能となる。このようなＡＬＤ法によるキャパシタの形成方法は、例えば、特開２００４−５６１４２号公報（特許文献２）に開示されている。
【０００５】
上記説明と関連して、特開２００４−２６５９７３号公報（特許文献３）には、ゲート絶縁膜の形成方法が開示されている。ゲート電極にドープされたボロンがその後の熱処理により絶縁膜を突き抜けて基板側に移動してしまうという現象を防ぐために、基板上にシリコン窒化膜が形成され、その上に酸素を含有する高誘電体膜が形成されて、ゲート絶縁膜が形成されている。
【０００６】
【特許文献１】特開２００１−５３２５４号公報
【特許文献２】特開２００４−５６１４２号公報
【特許文献３】特開２００４−２６５９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＡＬＤ法に基づいて欠陥の少ない誘電膜を形成することができる技術を提供することにある。
【０００８】
本発明の他の目的は、キャパシタにおけるリーク電流を低減することができる技術を提供することにある。
【０００９】
本発明の更に他の目的は、ＤＲＡＭの情報保持特性を向上させることができる技術を提供することにある。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明の第１の観点において、半導体装置の製造方法が提供される。その製造方法は、（Ａ）基板（１０）上にキャパシタ（６０）の下部電極（２０）を形成する工程と、（Ｂ）上記（Ａ）工程の後、原子層蒸着装置内で、少なくとも下部電極（２０）を含む下地層（１）に対して熱処理を行う工程と、（Ｃ）上記（Ｂ）工程に続いて、原子層蒸着装置のチャンバを大気開放することなく、原子層蒸着法によって下地層（１）上に誘電膜（４０）を形成する工程と、（Ｄ）誘電膜（４０）上にキャパシタ（６０）の上部電極（５０）を形成する工程とを有する。
【００１２】
上記（Ｂ）工程において、熱処理は、５００℃以上の温度で行われる。その熱処理は、不活性ガス雰囲気中で行われる、又は、真空中で行われる。
【００１３】
上記下地層（１）の表面は、下部電極（２０）であってもよい。その場合、キャパシタ（６０）は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造を有する。あるいは、上記下地層（１）の表面は、酸化防止膜（３０）であってもよい。その場合、上記（Ａ）工程と上記（Ｂ）工程の間において、（Ｅ）下部電極（２０）上に酸化防止膜（３０）が形成される。酸化防止膜（３０）としては、窒化シリコン膜やシリコンオキシ窒化膜が例示される。
【００１４】
ＡＬＤ法によって形成される誘電膜（４０）は、酸化アルミニウム，酸化ハフニウム，ＨｆＡｌＯ，ＨｆＳｉＯ，ＨｆＳｉＯＮ，Ｔａ２Ｏ５，ＺｒＯ２，Ｙ２Ｏ３，Ｖ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５，及びＣｅＯ２からなるグループから選択される少なくとも１つの金属酸化物膜を含む。
【００１５】
本発明の第２の観点において、誘電膜の形成方法が提供される。その形成方法は、（ａ）下地層（１）を提供する工程と、（ｂ）上記（ａ）工程の後に、原子層蒸着装置内で、下地層（１）に対して熱処理を行う工程と、（ｃ）上記（ｂ）工程に続いて、原子層蒸着装置のチャンバを大気開放することなく、原子層蒸着法によって下地層（１）上に誘電膜（６）を形成する工程とを有する。
【００１６】
上記（ｂ）工程において、熱処理は、５００℃以上の温度で行われる。その熱処理は、不活性ガス雰囲気中で行われる、又は、真空中で行われる。
【発明の効果】
【００１７】
本発明によれば、ＡＬＤ法によって誘電膜が形成される。ここで、その誘電膜の形成の前処理として、原子層蒸着装置内で下地層に対して熱処理が行われる。この熱処理によって、下地層表面に吸着した水分や有機物が除去される。その後連続して、大気開放を行うこと無く、下地層上に誘電膜が形成される。すなわち、清浄な下地層表面上に誘電膜が形成される。これにより、下地層と誘電膜との界面における欠陥の発生が防止される。
【００１８】
このように、本発明によれば、ＡＬＤ法によって、欠陥の少ない誘電膜を形成することが可能となる。従って、その誘電膜を含むキャパシタにおけるリーク電流が低減される。そのキャパシタをメモリセルとして用いるＤＲＡＭにおいては、リフレッシュサイクルが小さくなり、情報保持特性が向上する。また、リフレッシュ動作が抑えられるため、ＤＲＡＭの消費電力が低減される。
【発明を実施するための最良の形態】
【００１９】
添付図面を参照して、本発明に係る誘電膜形成方法、及び半導体装置のキャパシタの製造方法を説明する。その半導体装置としてＤＲＡＭが例示され、本発明によって製造されるキャパシタは、そのＤＲＡＭのメモリセルとして用いられる。
【００２０】
（構造）
図１は、本発明の第１実施形態に係るＤＲＡＭのキャパシタの構造を示す断面図である。図１において、半導体基板１０上に、キャパシタ６０が形成されている。そのキャパシタ６０は、層間絶縁膜１５及び２５によって囲まれている。キャパシタ６０は、下部電極２０、酸化防止膜３０、誘電膜４０、及び上部電極５０から構成されている。具体的には、下部電極２０上に、酸化防止膜３０を介して誘電膜４０が形成されており、その誘電膜４０上に上部電極５０が形成されている。
【００２１】
下部電極２０は、例えばポリシリコンから形成されている。表面積を増大させるために、そのポリシリコンの下部電極２０は、円筒状の立体構造を有している。酸化防止膜３０としては、窒化シリコン膜等の窒素含有膜が例示される。上部電極５０は、例えばＴｉＮ膜である。
【００２２】
酸化防止膜３０と上部電極５０の間に形成される誘電膜４０は、例えば酸化アルミニウム膜である。誘電膜４０としては他に、酸化ハフニウム，Ｔａ２Ｏ５，ＺｒＯ２，Ｙ２Ｏ３，Ｖ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５，ＣｅＯ２などの金属酸化物膜の１つ、もしくはそれらの積層膜が挙げられる。また、誘電膜４０は、ＨｆＡｌＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮなどの金属酸化物膜であってもよい。上述の通り、下部電極２０は円筒状の王冠構造を有しており、キャパシタ６０の誘電膜４０は、高アスペクト比形状の構造上に形成される。そのため、後述されるように、本実施形態に係る誘電膜４０は、原子層蒸着（ＡＬＤ）法によって形成される。
【００２３】
（製造方法）
図１に示された第１実施形態のキャパシタ６０の製造方法は、次の通りである。まず、基板１０上に、キャパシタ６０の下部電極２０が形成される。次に、下部電極２０上に、酸化防止膜３０として窒化シリコン膜等の窒素含有膜が、２ｎｍ程度の膜厚を有するように形成される。次に、ＡＬＤ法を用いることによって、酸化防止膜３０上に、誘電膜４０として金属酸化物膜が形成される。次に、誘電膜４０上に、上部電極５０としてＴｉＮ膜が形成される。
【００２４】
本発明は、上記誘電膜４０の形成工程に特徴を有しており、以下、その形成工程が詳しく説明される。本実施形態において、誘電膜４０は、図示されない原子層蒸着装置を用いて形成される。この原子層蒸着装置は、ＡＬＤ法に基づいてターゲット上に薄膜を形成することができる。また、その原子層蒸着装置は、ヒータを有しており、そのターゲットに高い温度を加えることができる。
【００２５】
図２Ａ〜図２Ｆは、ＡＬＤ法による誘電膜４０の形成工程を模式的に示している。誘電膜４０は、所定の下地層１上に形成される。本実施形態によれば、その下地層１は、下部電極２０及び酸化防止膜３０であり、その下地層１の表面は、酸化防止膜３０である。
【００２６】
まず、下地層１が形成された半導体基板１０が、原子層蒸着装置のチャンバ内に設置される。次に、図２Ａに示されるように、原子層蒸着装置内で、下地層１に対して熱処理が行われる。その熱処理は、５００℃以上６００℃程度の温度で行われる。また、その熱処理は、窒素ガスやアルゴンガスなどの不活性ガス雰囲気中で行われる。あるいは、その熱処理は、真空中で行われてもよい。このように、この熱処理では、半導体基板１０は酸素雰囲気に曝されることは無い。この熱処理によって、下地層１の表面に吸着した水分や有機物が除去され、水分および有機物の「脱ガス処理」が行われる。
【００２７】
上記熱処理の後、原子層蒸着装置のチャンバを大気開放することなく、連続して、誘電膜４０の形成プロセスが実行される。つまり、上記熱処理に続いて、大気開放を行うことなく、誘電膜４０が下地層１上に形成される。これにより、清浄な下地層１の表面上に誘電膜４０が形成されることになる。
【００２８】
誘電膜４０としては、例えば、酸化アルミニウム膜が形成される。その酸化アルミニウム膜は、原子層蒸着装置内で、４００℃の温度条件下、ＡＬＤ法によって形成される。酸化アルミニウムの材料化合物として、例えば、ＴＭＡ（トリメチルアルミニウム）が用いられる。また、酸化反応に必要な材料ガスとして、例えば、Ｏ３ガスが用いられる。
【００２９】
より具体的には、図２Ｂに示されるように、まずＴＭＡ（第１物質）２がチャンバ内に導入される。これにより、ＴＭＡ２が、下地層１の表面上に化学的に吸着する。吸着しなかったＴＭＡ２は、パージあるいは真空パージによってチャンバから排出される。その結果、図２Ｃに示されるように、下地層１の表面上にＴＭＡ膜（第１物質膜）３が形成される。
【００３０】
次に、図２Ｄに示されるように、酸素ラジカルを発生させることができる材料ガスとして、Ｏ３ガス（第２物質）４がチャンバ内に導入される。そのＯ３ガス４が上記ＴＭＡ膜３と化学的に反応することによって、金属酸化物としての酸化アルミニウムが形成される。ＴＭＡ２に含まれる水素や炭素等、下地層１に蒸着されない物質は、不活性ガスを用いたパージあるいは真空パージによってチャンバから排出される。その結果、図２Ｅに示されるように、下地層１の表面上に酸化アルミニウム膜（金属酸化物膜）５が形成される。この金属酸化物膜５は、所望の物質の原子サイズ程度の膜厚を有する原子層である。
【００３１】
以降、ＴＭＡ２とＯ３ガス４を交互に供給し、同様のプロセスを繰り返すことによって、酸化アルミニウム膜５が順番に積みあがっていく。その結果、図２Ｆに示されるように、下地層１上に所望の膜厚を有する誘電膜６が形成される。
【００３２】
上記説明では、酸化アルミニウム膜が例示されたが、ＡＬＤ法により形成される誘電膜６は、酸化ハフニウム，Ｔａ２Ｏ５，ＺｒＯ２，Ｙ２Ｏ３，Ｖ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５，ＣｅＯ２などの金属酸化物膜の１つ、もしくはそれらの積層膜であってもよい。また、ＡＬＤ法により形成される誘電膜６は、ＨｆＡｌＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮなどの金属酸化物膜であってもよい。
【００３３】
（効果）
本実施形態では、下部電極２０の上には窒化シリコン膜が酸化防止膜３０として予め形成されている。その後、誘電膜が形成されるとき、半導体基板が原子層蒸着装置内に載置され、そこで表面処理が行われて自然酸化膜等が取り除かれる。その後、大気に開放することなく、誘電膜が酸化防止膜の上に形成される。特開２００１−５３２５４号公報では、ＬＰＣＶＤ装置内に基板が載置された後、表面処理が行われ、シリコン窒化膜が形成され、続いて誘電体膜が形成されている。また、特開２００４−２６５９７３号公報も同様である。従って、本実施形態は、これらの従来技術とは製造工程が異なる。
誘電膜４０の形成前の下地層１の表面には、水分および有機物が吸着している。このような水分や有機物は、５００℃以下の低温熱処理では脱ガスされない。ＡＬＤ法を用いた誘電膜の形成時の温度は一般に５００℃以下であり、そのような低温下における通常プロセスでは、水分や有機物が除去されないことになる。この場合、誘電膜は、水分や有機物が吸着した下地層１の表面上に形成されることになる。このことは、下地層１と形成される誘電膜との界面に欠陥が発生する原因となる。
【００３４】
本実施形態によれば、誘電膜４０の形成の前処理として、下地層１に対して５００℃以上６００℃程度の温度条件下で熱処理が行われる。この温度での熱処理によって、下地層１表面に吸着した水分や有機物が除去される。その後連続して、大気開放を行うこと無く、下地層１上に誘電膜４０がＡＬＤ法によって形成される。すなわち、清浄な下地層１の表面上に誘電膜４０が形成される。これにより、下地層１と形成される誘電膜４０との界面における欠陥の発生が防止される。
【００３５】
このように、本実施形態によれば、ＡＬＤ法によって、欠陥の少ない誘電膜４０を形成することが可能となる。従って、その誘電膜４０を含むキャパシタ６０におけるリーク電流が低減される。そのキャパシタ６０をメモリセルとして用いるＤＲＡＭにおいては、リフレッシュサイクルが小さくなり、情報保持特性が向上する。また、リフレッシュ動作が抑えられるため、ＤＲＡＭの消費電力が低減される。
【００３６】
（変形例）
キャパシタ６０は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造を有していてもよい。そのようなＭＩＭ構造を有するキャパシタ６０が、図３に示されている。図１に示された構造との比較において、酸化防止膜３０が省かれている。すなわち、下部電極２０上に誘電膜４０が形成されており、その誘電膜４０上に上部電極５０が形成されている。下部電極２０は、例えばＴｉＮ膜である。ＡＬＤ法で形成される誘電膜４０としては、酸化アルミニウム、酸化ハフニウム，Ｔａ２Ｏ５，ＺｒＯ２，Ｙ２Ｏ３，Ｖ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５，ＣｅＯ２，ＨｆＡｌＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮなどの金属酸化物膜の１つ、もしくはそれらの積層膜が挙げられる。上部電極５０は、例えばＴｉＮ膜である。
【００３７】
誘電膜４０は、上記図２Ａ〜図２Ｆで示されたプロセスと同様のプロセスに従って形成される。但し、本変形例によれば、下地層１の表面は下部電極２０である。この場合であっても同様に、欠陥の少ない誘電膜４０が形成される。従って、その誘電膜４０を含むキャパシタ６０におけるリーク電流が低減される。そのキャパシタ６０をメモリセルとして用いるＤＲＡＭの情報保持特性が向上し、また、そのＤＲＡＭの消費電力が低減される。
【００３８】
次に、本発明の第２実施形態による半導体装置のキャパシタの製造方法について説明する。第２実施形態の半導体装置は、第１実施形態と同様の構造を有している。第２実施形態では、誘電膜からの酸素の拡散を防止するために、酸化防止膜３０として酸化シリコン膜またはシリコンオキシ窒化膜が下部電極上に形成される。即ち、ＡＬＤ法により酸化アルミニウム膜を形成する前処理として、原子層蒸着装置内で５００℃以上６００℃程度の温度で下地層を酸素雰囲気に曝した熱処理を行い、予め欠陥の少ない酸化シリコン膜を、下部電極を含む下地に、２ｎｍ程度の膜厚を有するように形成する。続いて、欠陥の少ない酸化酸化膜の上に、第１実施形態と同様にして、酸化アルミニウム膜が形成される。酸化アルミニウム膜は４００℃で、上記のように、ＴＭＡとＯ３ガスを用いて形成される。本実施形態による熱処理には、酸素（Ｏ２）ガスが用いられる。熱処理装置にはＲＴＰ（急速加熱装置）を用いることができる。これにより、リーク電流の低減が図れる。尚、酸素（酸化）雰囲気には、Ｎ２Ｏガス、ＮＯガス、Ｏ３がスを用いてもよい。また、熱処理装置には、拡散炉を用いてもよい。
【００３９】
ＡＬＤ法による誘電膜の形成前の下地表面には水分及び有機物が吸着していて、自然酸化膜が形成されている。このため、この自然酸化膜が形成された下地表面上に誘電膜が形成されることになり、下地／誘電膜界面では欠陥の多い酸化膜層が形成され、高い漏れ電流を有するキャパシタが形成され易い。或いは、誘電膜（酸化膜）形成時やその後の熱処理で誘電膜中の酸素が下地に拡散して下地／誘電膜界面に欠陥の多い酸化膜層が形成され易い。本実施形態では、ＡＬＤ法による誘電膜の形成の前処理として、下地を酸素（酸化）雰囲気に曝した熱処理が行われる。この熱処理により下地／誘電膜界面には欠陥が少ない酸化膜が形成される。従って、誘電膜の酸素が下部電極に拡散することがほとんど無くなるので、低いリーク電流を有するキャパシタを形成することができる。
【図面の簡単な説明】
【００４０】
【図１】図１は、本発明の第１実施形態に係る半導体装置の構造を示す断面図である。
【図２Ａ】図２Ａは、本実施の形態に係る原子層蒸着法による誘電膜の形成工程を示す模式図である。
【図２Ｂ】図２Ｂは、本実施の形態に係る原子層蒸着法による誘電膜の形成工程を示す模式図である。
【図２Ｃ】図２Ｃは、本実施の形態に係る原子層蒸着法による誘電膜の形成工程を示す模式図である。
【図２Ｄ】図２Ｄは、本実施の形態に係る原子層蒸着法による誘電膜の形成工程を示す模式図である。
【図２Ｅ】図２Ｅは、本実施の形態に係る原子層蒸着法による誘電膜の形成工程を示す模式図である。
【図２Ｆ】図２Ｆは、本実施の形態に係る原子層蒸着法による誘電膜の形成工程を示す模式図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の変形例を示す断面図である。
【符号の説明】
【００４１】
１    下地層
２    第１物質
３    第１物質膜
４    第２物質
５    金属酸化物薄膜
６    誘電膜
１０    半導体基板
１５    層間絶縁膜
２０    下部電極
２５    層間絶縁膜
３０    酸化防止膜
４０    誘電膜
５０    上部電極
６０    キャパシタ
【図１】
2007129190.tif 000003
【図２Ａ】
2007129190.tif 000004
【図２Ｂ】
2007129190.tif 000005
【図２Ｃ】
2007129190.tif 000006
【図２Ｄ】
2007129190.tif 000007
【図２Ｅ】
2007129190.tif 000008
【図２Ｆ】
2007129190.tif 000009
【図３】
2007129190.tif 000010