(57)【要約】      （修正有）【課題】入出力インピーダンスの高精度測定のためにコンタクトピンの接触抵抗の測定方法を提供する。【解決手段】接触抵抗測定回路は検査装置１２の接触抵抗を判定するよう構成される。測定回路１８は処理モジュール８及び検査装置１２に接続される。測定回路１８はパス素子を介して接続された入出力ユニットの対を備える。各入出力ユニットは、それぞれプルアップ制御及びプルダウン制御を個別に提供するプルアップ素子及びプルダウン素子を備える。プルアップ素子、プルダウン素子及びパス素子は、動的に構成することができ、これにより、測定回路１８は、プルアップモード又はプルダウンモードのいずれかを用いて、検査装置１２の各接触点又はピンの電圧及び電流特性を測定することができる。処理モジュール８は、測定された電圧及び電流特性に基づいて、各ピンの接触抵抗を算出する。この算出された接触抵抗は、検査装置１２を較正するために用いられる。【選択図】図１
2007121279.tif 000002
【特許請求の範囲】
【請求項１】
検査装置の接触抵抗を判定する抵抗判定方法において、
上記検査装置の第１のピンを第１のプルアップ素子に接続し、該検査装置の第２のピンを第２のプルアップ素子に接続するステップと、
上記第１のプルアップ素子を、パス素子を介して上記第２のプルアップ素子に接続するステップと、
上記第１のプルアップ素子及びパス素子をオン状態にするステップと、
上記第２のプルアップ素子をオフ状態にすることによって、該第２のプルアップ素子を高インピーダンス回路パスとするステップと、
上記第１のピンに第１の電圧を印加するステップと、
上記第１のピンに入る第１の電流を測定するステップと、
上記第２のピンにおける第２の電圧を測定するステップと、
上記印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、上記第１のピンの接触抵抗を算出するステップとを有する抵抗判定方法。
【請求項２】
上記第１のピンが、上記第１のプルアップ素子の第１の端子及び第１のプルダウン素子の第１の端子に接続されるように、上記第１のプルアップ素子に第１のプルダウン素子を直列に接続するステップを更に有する請求項１記載の抵抗判定方法。
【請求項３】
上記第１のプルダウン素子をオフ状態にするステップを更に有する請求項２記載の抵抗判定方法。
【請求項４】
上記第２のピンが、上記第２のプルアップ素子の第１の端子及び第２のプルダウン素子の第１の端子に接続されるように、上記第２のプルアップ素子に第２のプルダウン素子を直列に接続するステップを更に有する請求項３記載の抵抗判定方法。
【請求項５】
上記第２のプルダウン素子をオフ状態にするステップを更に有する請求項４記載の抵抗判定方法。
【請求項６】
上記第１のプルアップ素子の第２の端子及び上記第２のプルアップ素子の第２の端子を電源に接続し、上記第１のプルダウン素子の第２の端子及び上記第２のプルダウン素子の第２の端子を接地するステップを更に有する請求項５記載の抵抗判定方法。
【請求項７】
上記第１のピンの接触抵抗は、第１の抵抗器として表され、上記第２のピンの接触抵抗は、第２の抵抗器として表されることを特徴とする請求項１記載の抵抗判定方法。
【請求項８】
上記第１のピンを第１のプルアップ素子に接続するステップは、該第１のプルアップ素子に第１の抵抗器の第１の端子を接続するステップを含み、上記第１のピンに第１の電圧を印加するステップは、上記第１の抵抗器の第２の端子に第１の電圧を印加するステップを含み、上記第１のピンに入る第１の電流を測定するステップは、上記第１の抵抗器の第１の端子に入る第１の電流を測定するステップを含むことを特徴とする請求項７記載の抵抗判定方法。
【請求項９】
上記第２のピンを第２のプルアップ素子に接続するステップは、該第２のプルアップ素子に第２の抵抗器の第１の端子を接続するステップを含み、上記第２のピンにおける第２の電圧を測定するステップは、上記第２の抵抗器の第２の端子における第２の電圧を測定するステップを含むことを特徴とする請求項７記載の抵抗判定方法。
【請求項１０】
上記第２のプルアップ素子及びパス素子をオン状態にするステップと、
上記第１のプルアップ素子をオフ状態にすることによって、該第１のプルアップ素子を高インピーダンス回路パスとするステップと、
上記第１のピンに印加された第１の電圧を取り除くステップと、
上記第２のピンに第３の電圧を印加するステップと、
上記第２のピンに入る第２の電流を測定するステップと、
上記第２のピンにおける第４の電圧を測定するステップと、
上記印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、上記第２のピンの接触抵抗を算出するステップとを更に有する請求項１記載の抵抗判定方法。
【請求項１１】
素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加することを特徴とする請求項１０記載の抵抗判定方法。
【請求項１２】
検査装置の接触抵抗を判定する抵抗判定方法において、
上記検査装置の第１のピンを第１のプルダウン素子に接続し、該検査装置の第２のピンを第２のプルダウン素子に接続するステップと、
上記第１のプルダウン素子を、パス素子を介して上記第２のプルダウン素子に接続するステップと、
上記第１のプルダウン素子及びパス素子をオン状態にするステップと、
上記第２のプルダウン素子をオフ状態にすることによって、該第２のプルダウン素子を高インピーダンス回路パスとするステップと、
上記第１のピンに第１の電圧を印加するステップと、
上記第１のピンから出る第１の電流を測定するステップと、
上記第２のピンにおける第２の電圧を測定するステップと、
上記印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、上記第１のピンの接触抵抗を算出するステップとを有する抵抗判定方法。
【請求項１３】
上記第１のピンが、上記第１のプルダウン素子の第１の端子及び第１のプルアップ素子の第１の端子に接続されるように、上記第１のプルダウン素子に第１のプルアップ素子を直列に接続するステップを更に有する請求項１２記載の抵抗判定方法。
【請求項１４】
上記第１のプルアップ素子をオフ状態にするステップを更に有する請求項１３記載の抵抗判定方法。
【請求項１５】
上記第２のピンが、上記第２のプルダウン素子の第１の端子及び第２のプルアップ素子の第１の端子に接続されるように、上記第２のプルダウン素子に第２のプルアップ素子を直列に接続するステップを更に有する請求項１４記載の抵抗判定方法。
【請求項１６】
上記第２のプルアップ素子をオフ状態にするステップを更に有する請求項１５記載の抵抗判定方法。
【請求項１７】
上記第１のプルアップ素子の第２の端子及び上記第２のプルアップ素子の第２の端子を電源に接続し、上記第１のプルダウン素子の第２の端子及び上記第２のプルダウン素子の第２の端子を接地するステップを更に有する請求項１６記載の抵抗判定方法。
【請求項１８】
上記第１のピンの接触抵抗は、第１の抵抗器として表され、上記第２のピンの接触抵抗は、第２の抵抗器として表されることを特徴とする請求項１２記載の抵抗判定方法。
【請求項１９】
上記第１のピンを第１のプルダウン素子に接続するステップは、該第１のプルダウン素子に第１の抵抗器の第１の端子を接続するステップを含み、上記第１のピンに第１の電圧を印加するステップは、上記第１の抵抗器の第２の端子に第１の電圧を印加するステップを含み、上記第１のピンから出る第１の電流を測定するステップは、上記第１の抵抗器の第１の端子における第１の電流を測定するステップを含むことを特徴とする請求項１８記載の抵抗判定方法。
【請求項２０】
上記第２のピンを第２のプルダウン素子に接続するステップは、該第２のプルダウン素子に第２の抵抗器の第１の端子を接続するステップを含み、上記第２のピンにおける第２の電圧を測定するステップは、上記第２の抵抗器の第２の端子における第２の電圧を測定するステップを含むことを特徴とする請求項１９記載の抵抗判定方法。
【請求項２１】
上記第２のプルダウン素子及びパス素子をオン状態にするステップと、
上記第１のプルダウン素子をオフ状態にすることによって、該第１のプルダウン素子を高インピーダンス回路パスとするステップと、
上記第１のピンに印加された第１の電圧を取り除くステップと、
上記第２のピンに第３の電圧を印加するステップと、
上記第２のピンから出る第２の電流を測定するステップと、
上記第２のピンにおける第４の電圧を測定するステップと、
上記印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、上記第２のピンの接触抵抗を算出するステップとを更に有する請求項１２記載の抵抗判定方法。
【請求項２２】
素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加することを特徴とする請求項２１記載の抵抗判定方法。
【請求項２３】
検査装置の接触抵抗を判定する抵抗判定回路において、
上記検査装置の第１のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第１のプルアップ素子と、
上記検査装置の第２のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第２のプルアップ素子と、
上記第１のピン及び上記第１のプルアップ素子に接続された第１の端子と、上記第２のピン及び上記第２のプルアップ素子に接続された第２の端子とを有し、オン状態又はオフ状態のいずれかに動的に設定されるパス素子とを備え、
上記第１のプルアップ素子がオン状態に設定されると、上記パス素子がオン状態に設定され、上記第２のプルアップ素子がオフ状態に設定され、上記第１のピンに第１の電圧が印加され、該第１のピンに入る第１の電流が測定され、上記第２のピンの第２の電圧が測定され、該第１のピンの接触抵抗が算出される抵抗判定回路。
【請求項２４】
上記印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、上記第１のピンの接触抵抗を算出する処理回路を更に備える請求項２３記載の抵抗判定回路。
【請求項２５】
上記第１のピンが、上記第１のプルアップ素子の第１の端子及び第１のプルダウン素子の第１の端子に接続されるように、上記第１のプルアップ素子に接続された第１のプルダウン素子を更に備える請求項２３記載の抵抗判定回路。
【請求項２６】
上記第１のプルダウン素子は、オフ状態に設定されることを特徴とする請求項２５記載の抵抗判定回路。
【請求項２７】
上記第２のピンが、上記第２のプルアップ素子の第１の端子及び第２のプルダウン素子の第１の端子に接続されるように、上記第２のプルアップ素子に接続された第２のプルダウン素子を更に備える請求項２６記載の抵抗判定回路。
【請求項２８】
上記第２のプルダウン素子は、オフ状態に設定されることを特徴とする請求項２７記載の抵抗判定回路。
【請求項２９】
上記第１のプルアップ素子の第２の端子及び上記第２のプルアップ素子の第２の端子は、電源に接続され、上記第１のプルダウン素子の第２の端子及び上記第２のプルダウン素子の第２の端子は、接地されることを特徴とする請求項２８記載の抵抗判定回路。
【請求項３０】
上記第１のピンの接触抵抗は、第１の抵抗器として表され、上記第２のピンの接触抵抗は、第２の抵抗器として表されることを特徴とする請求項２３記載の抵抗判定回路。
【請求項３１】
上記第１の抵抗器の第１の端子は、第１のプルアップ素子に接続され、上記第１の電圧は、上記第１の抵抗器の第２の端子に印加され、上記第１の電流は、第１の抵抗器の第１の端子において測定されることを特徴とする請求項３０記載の抵抗判定回路。
【請求項３２】
上記第２の抵抗器の第１の端子は、第２のプルアップ素子に接続され、上記第２の電圧は、第２の抵抗器の第２の端子において測定されることを特徴とする請求項３０記載の抵抗判定回路。
【請求項３３】
上記第２のプルアップ素子及びパス素子がオン状態に設定されると、上記第１のプルアップ素子がオフ状態に設定され、上記第１のピンに印加された第１の電圧が取り除かれ、上記第２のピンに第３の電圧が印加され、上記第２のピンに入る第２の電流が測定され、上記第２のピンにおける第４の電圧が測定され、該第２のピンの接触抵抗が算出される請求項２３記載の抵抗判定回路。
【請求項３４】
上記印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、上記第２のピンの接触抵抗を算出する処理回路を更に備える請求項３３記載の抵抗判定回路。
【請求項３５】
素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加することを特徴とする請求項２３記載の抵抗判定回路。
【請求項３６】
上記検査装置は、半導体検査装置を含むことを特徴とする請求項２３記載の抵抗判定回路。
【請求項３７】
検査装置の接触抵抗を判定する抵抗判定回路において、
上記検査装置の第１のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第１のプルダウン素子と、
上記検査装置の第２のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第２のプルダウン素子と、
上記第１のピン及び上記第１のプルダウン素子に接続された第１の端子と、上記第２のピン及び上記第２のプルダウン素子に接続された第２の端子とを有し、オン状態又はオフ状態のいずれかに動的に設定されるパス素子とを備え、
上記第１のプルダウン素子がオン状態に設定されると、上記パス素子がオン状態に設定され、上記第２のプルダウン素子がオフ状態に設定され、上記第１のピンに第１の電圧が印加され、該第１のピンに入る第１の電流が測定され、上記第２のピンの第２の電圧が測定され、該第１のピンの接触抵抗が算出される抵抗判定回路。
【請求項３８】
上記印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、上記第１のピンの接触抵抗を算出する処理回路を更に備える請求項３７記載の抵抗判定回路。
【請求項３９】
上記第１のピンが、上記第１のプルダウン素子の第１の端子及び第１のプルアップ素子の第１の端子に接続されるように、上記第１のプルダウン素子に接続された第１のプルアップ素子を更に備える請求項３７記載の抵抗判定回路。
【請求項４０】
上記第１のプルアップ素子は、オフ状態に設定されることを特徴とする請求項３９記載の抵抗判定回路。
【請求項４１】
上記第２のピンが、上記第２のプルダウン素子の第１の端子及び第２のプルアップ素子の第１の端子に接続されるように、上記第２のプルダウン素子に接続された第２のプルアップ素子を更に備える請求項４０記載の抵抗判定回路。
【請求項４２】
上記第２のプルダウン素子は、オフ状態に設定されることを特徴とする請求項４１記載の抵抗判定回路。
【請求項４３】
上記第１のプルダウン素子の第２の端子及び上記第２のプルダウン素子の第２の端子は、電源に接続され、上記第１のプルアップ素子の第２の端子及び上記第２のプルアップ素子の第２の端子は、接地されることを特徴とする請求項４２記載の抵抗判定回路。
【請求項４４】
上記第１のピンの接触抵抗は、第１の抵抗器として表され、上記第２のピンの接触抵抗は、第２の抵抗器として表されることを特徴とする請求項３７記載の抵抗判定回路。
【請求項４５】
上記第１の抵抗器の第１の端子は、第１のプルアップ素子に接続され、上記第１の電圧は、上記第１の抵抗器の第２の端子に印加され、上記第１の電流は、第１の抵抗器の第１の端子において測定されることを特徴とする請求項４４記載の抵抗判定回路。
【請求項４６】
上記第２の抵抗器の第１の端子は、第２のプルダウン素子に接続され、上記第２の電圧は、第２の抵抗器の第２の端子において測定されることを特徴とする請求項４４記載の抵抗判定回路。
【請求項４７】
上記第２のプルダウン素子及びパス素子がオン状態に設定されると、上記第１のプルダウン素子がオフ状態に設定され、上記第１のピンに印加された第１の電圧が取り除かれ、上記第２のピンに第３の電圧が印加され、上記第２のピンに入る第２の電流が測定され、上記第２のピンにおける第４の電圧が測定され、該第２のピンの接触抵抗が算出される請求項３７記載の抵抗判定回路。
【請求項４８】
上記印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、上記第２のピンの接触抵抗を算出する処理回路を更に備える請求項４７記載の抵抗判定回路。
【請求項４９】
素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加することを特徴とする請求項３７記載の抵抗判定回路。
【請求項５０】
上記検査装置は、半導体検査装置を含むことを特徴とする請求項３７記載の抵抗判定回路。
【請求項５１】
検査装置の接触抵抗を判定する抵抗判定システムにおいて、
第１のピン及び第２のピンを備える検査装置と、
上記検査装置に接続され、該検査装置の第１のピンに第１の電圧が印加された際の、該第１のピンに亘る電圧降下を測定し、該第１のピンに第１の電圧が印加された際の、第１のピンを介して流れる第１の電流を測定し、該第１のピンに第１の電圧が印加された際の、上記検査装置の第２のピンにおける第２の電圧を測定する測定回路と、
上記測定回路に接続され、上記印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、第１のピンの接触抵抗を算出する処理回路とを備える抵抗判定システム。
【請求項５２】
上記測定回路は、第１の電流が上記第１のピンを介して流れるように及び、第２の電流が上記第２のピンを介して流れないように動的に設定可能な１つ以上のプルアップ素子及びパス素子を備えることを特徴とする請求項５１記載の抵抗判定システム。
【請求項５３】
上記測定回路は、第１の電流が上記第１のピンを介して流れるように及び、第２の電流が上記第２のピンを介して流れないように動的に設定可能な１つ以上のプルダウン素子及びパス素子を備えることを特徴とする請求項５１記載の抵抗判定システム。
【請求項５４】
上記測定回路は、上記第１のピンから第１の電圧が取り除かれ、上記第２のピンに第３の電圧が印加されると、上記検査装置の第２のピンに亘る電圧降下を測定し、該第２のピンを流れる第２の電流を測定し、及び該検査装置の第１のピンにおける第４の電圧を測定することを特徴とする請求項５１記載の抵抗判定システム。
【請求項５５】
上記処理回路は、上記印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、上記第２のピンの接触抵抗を算出することを特徴とする請求項５４記載の抵抗判定システム。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、米国特許法第１１９条（ｅ）項に基づき、２００５年９月２７日に出願された係属中の米国仮特許出願第６０／７２１，００６号、発明の名称「半導体素子テスタのピン接触抵抗の測定（SEMICONDUCTOR DEVICE TESTER PIN CONTACT RESISTANCE MEASUREMENT）」の優先権を主張する。２００５年９月２７日に出願された係属中の米国仮特許出願第６０／７２１，００６号、発明の名称「半導体素子テスタのピン接触抵抗の測定」は、引用により本願に援用される。
【技術分野】
【０００２】
本発明は、半導体検査装置の分野に関する。詳しくは、本発明は、半導体検査装置のピン接触抵抗の測定に関する。
【背景技術】
【０００３】
例えば、高速集積回路（integrated circuit：ＩＣ）を用いて実行される高速アプリケーションでは、高速素子の出力インピーダンスを正確に制御する必要がある。検査装置は、テスタコンタクトピンを備え、このテスタコンタクトピンを介して、被検査素子が検査装置に接続される。各テスタコンタクトピンは、幾らかの抵抗を有する。被検査素子の入出力インピーダンスを適切に検査するためには、各テスタコンタクトピンの接触抵抗を知る必要がある。
【０００４】
高速ＩＣでは、高いデータ転送速度を達成するために、正確に入出力インピーダンスを制御する必要がある。ここで、テスタコンタクトピンの接触抵抗のために、入出力インピーダンス測定の精度を高めることは困難である。テスタコンタクトピンの典型的な接触抵抗は、１〜５Ωである。５０Ωの入出力インピーダンスを有する高速ＩＣの場合、５Ωの接触抵抗は、全体の１０％になる。典型的な高速アプリケーションのための性能仕様では、入出力インピーダンスを目標値の１０％以内にする必要がある。したって、テスタコンタクトピンの接触抵抗が判らなければ、素子のインピーダンスを検査することは難しい。
【発明の開示】
【課題を解決するための手段】
【０００５】
接触抵抗測定回路は、検査装置の接触抵抗を判定するよう構成される。測定回路は、処理回路及び検査装置に接続される。測定回路は、パス素子を介して接続された入出力ユニットの対を備える。各入出力ユニットは、それぞれプルアップ制御及びプルダウン制御を個別に提供するプルアップ素子及びプルダウン素子を備える。プルアップ素子、プルダウン素子及びパス素子は、動的に構成することができ、これにより、測定回路は、プルアップモード又はプルダウンモードのいずれかを用いて、検査装置の各接触点又はピンの電圧及び電流特性を測定することができる。処理回路は、測定された電圧及び電流特性に基づいて、各ピンの接触抵抗を算出する。この算出された接触抵抗は、検査装置を較正するために用いられる。接触抵抗は、被検査素子が検査装置に接続される都度、算出される。
【０００６】
一側面として、本発明は、検査装置の接触抵抗を判定する抵抗判定方法を提供する。抵抗判定方法は、検査装置の第１のピンを第１のプルアップ素子に接続し、検査装置の第２のピンを第２のプルアップ素子に接続するステップと、第１のプルアップ素子を、パス素子を介して第２のプルアップ素子に接続するステップと、第１のプルアップ素子及びパス素子をオン状態にするステップと、第２のプルアップ素子をオフ状態にすることによって、第２のプルアップ素子を高インピーダンス回路パスとするステップと、第１のピンに第１の電圧を印加するステップと、第１のピンに入る第１の電流を測定するステップと、第２のピンにおける第２の電圧を測定するステップと、印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、第１のピンの接触抵抗を算出するステップとを有する。抵抗判定方法は、更に、第１のピンが、第１のプルアップ素子の第１の端子及び第１のプルダウン素子の第１の端子に接続されるように、第１のプルアップ素子に第１のプルダウン素子を直列に接続するステップを有していてもよい。抵抗判定方法は、更に、第１のプルダウン素子をオフ状態にするステップを有していてもよい。抵抗判定方法は、第２のピンが、第２のプルアップ素子の第１の端子及び第２のプルダウン素子の第１の端子に接続されるように、第２のプルアップ素子に第２のプルダウン素子を直列に接続するステップを有していてもよい。抵抗判定方法は、第２のプルダウン素子をオフ状態にするステップを更に有していてもよい。抵抗判定方法は、更に、第１のプルアップ素子の第２の端子及び第２のプルアップ素子の第２の端子を電源に接続し、第１のプルダウン素子の第２の端子及び第２のプルダウン素子の第２の端子を接地するステップを更に有していてもよい。第１のピンの接触抵抗は、第１の抵抗器として表され、第２のピンの接触抵抗は、第２の抵抗器として表すことができる。第１のピンを第１のプルアップ素子に接続するステップは、第１のプルアップ素子に第１の抵抗器の第１の端子を接続するステップを含み、第１のピンに第１の電圧を印加するステップは、第１の抵抗器の第２の端子に第１の電圧を印加するステップを含み、第１のピンに入る第１の電流を測定するステップは、第１の抵抗器の第１の端子に入る第１の電流を測定するステップを含んでいてもよい。第２のピンを第２のプルアップ素子に接続するステップは、第２のプルアップ素子に第２の抵抗器の第１の端子を接続するステップを含み、第２のピンにおける第２の電圧を測定するステップは、第２の抵抗器の第２の端子における第２の電圧を測定するステップを含んでいてもよい。抵抗判定方法は、第２のプルアップ素子及びパス素子をオン状態にするステップと、第１のプルアップ素子をオフ状態にすることによって、第１のプルアップ素子を高インピーダンス回路パスとするステップと、第１のピンに印加された第１の電圧を取り除くステップと、第２のピンに第３の電圧を印加するステップと、第２のピンに入る第２の電流を測定するステップと、第２のピンにおける第４の電圧を測定するステップと、印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、第２のピンの接触抵抗を算出するステップとを更に有していてもよい。素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加してもよい。
【０００７】
他の側面として、本発明は、検査装置の接触抵抗を判定する抵抗判定方法を提供する。抵抗判定方法は、検査装置の第１のピンを第１のプルダウン素子に接続し、検査装置の第２のピンを第２のプルダウン素子に接続するステップと、第１のプルダウン素子を、パス素子を介して第２のプルダウン素子に接続するステップと、第１のプルダウン素子及びパス素子をオン状態にするステップと、第２のプルダウン素子をオフ状態にすることによって、第２のプルダウン素子を高インピーダンス回路パスとするステップと、第１のピンに第１の電圧を印加するステップと、第１のピンから出る第１の電流を測定するステップと、第２のピンにおける第２の電圧を測定するステップと、印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、第１のピンの接触抵抗を算出するステップとを有する。抵抗判定方法は、第１のピンが、第１のプルダウン素子の第１の端子及び第１のプルアップ素子の第１の端子に接続されるように、第１のプルダウン素子に第１のプルアップ素子を直列に接続するステップを更に有していてもよい。抵抗判定方法は、第１のプルアップ素子をオフ状態にするステップを更に有していてもよい。抵抗判定方法は、第２のピンが、第２のプルダウン素子の第１の端子及び第２のプルアップ素子の第１の端子に接続されるように、第２のプルダウン素子に第２のプルアップ素子を直列に接続するステップを更に有していてもよい。抵抗判定方法は、第２のプルアップ素子をオフ状態にするステップを更に有していてもよい。抵抗判定方法は、第１のプルアップ素子の第２の端子及び第２のプルアップ素子の第２の端子を電源に接続し、第１のプルダウン素子の第２の端子及び第２のプルダウン素子の第２の端子を接地するステップを更に有していてもよい。第１のピンの接触抵抗を第１の抵抗器として表し、第２のピンの接触抵抗を第２の抵抗器として表してもよい。第１のピンを第１のプルダウン素子に接続するステップは、第１のプルダウン素子に第１の抵抗器の第１の端子を接続するステップを含み、第１のピンに第１の電圧を印加するステップは、第１の抵抗器の第２の端子に第１の電圧を印加するステップを含み、第１のピンから出る第１の電流を測定するステップは、第１の抵抗器の第１の端子における第１の電流を測定するステップを含んでいてもよい。第２のピンを第２のプルダウン素子に接続するステップは、第２のプルダウン素子に第２の抵抗器の第１の端子を接続するステップを含み、第２のピンにおける第２の電圧を測定するステップは、第２の抵抗器の第２の端子における第２の電圧を測定するステップを含んでいてもよい。抵抗判定方法は、第２のプルダウン素子及びパス素子をオン状態にするステップと、第１のプルダウン素子をオフ状態にすることによって、第１のプルダウン素子を高インピーダンス回路パスとするステップと、第１のピンに印加された第１の電圧を取り除くステップと、第２のピンに第３の電圧を印加するステップと、第２のピンから出る第２の電流を測定するステップと、第２のピンにおける第４の電圧を測定するステップと、印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、第２のピンの接触抵抗を算出するステップとを更に有していてもよい。素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加してもよい。
【０００８】
更に他の側面として、本発明は、検査装置の接触抵抗を判定する抵抗判定回路を提供する。抵抗判定回路は、検査装置の第１のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第１のプルアップ素子と、検査装置の第２のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第２のプルアップ素子と、第１のピン及び第１のプルアップ素子に接続された第１の端子と、第２のピン及び第２のプルアップ素子に接続された第２の端子とを有し、オン状態又はオフ状態のいずれかに動的に設定されるパス素子とを備え、第１のプルアップ素子がオン状態に設定されると、パス素子がオン状態に設定され、第２のプルアップ素子がオフ状態に設定され、第１のピンに第１の電圧が印加され、第１のピンに入る第１の電流が測定され、第２のピンの第２の電圧が測定され、第１のピンの接触抵抗が算出される。抵抗判定回路は、印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、第１のピンの接触抵抗を算出する処理回路を更に備えていてもよい。抵抗判定回路は、第１のピンが、第１のプルアップ素子の第１の端子及び第１のプルダウン素子の第１の端子に接続されるように、第１のプルアップ素子に接続された第１のプルダウン素子を更に備えていてもよい。第１のプルダウン素子は、オフ状態に設定することができる。抵抗判定回路は、第２のピンが、第２のプルアップ素子の第１の端子及び第２のプルダウン素子の第１の端子に接続されるように、第２のプルアップ素子に接続された第２のプルダウン素子を更に備えていてもよい。第２のプルダウン素子は、オフ状態に設定することができる。第１のプルアップ素子の第２の端子及び第２のプルアップ素子の第２の端子は、電源に接続され、第１のプルダウン素子の第２の端子及び第２のプルダウン素子の第２の端子は、接地してもよい。第１のピンの接触抵抗を第１の抵抗器として表し、第２のピンの接触抵抗を第２の抵抗器として表してもよい。第１の抵抗器の第１の端子は、第１のプルアップ素子に接続され、第１の電圧は、第１の抵抗器の第２の端子に印加され、第１の電流は、第１の抵抗器の第１の端子において測定してもよい。第２の抵抗器の第１の端子は、第２のプルアップ素子に接続され、第２の電圧は、第２の抵抗器の第２の端子において測定してもよい。抵抗判定回路は、第２のプルアップ素子及びパス素子がオン状態に設定されると、第１のプルアップ素子がオフ状態に設定され、第１のピンに印加された第１の電圧が取り除かれ、第２のピンに第３の電圧が印加され、第２のピンに入る第２の電流が測定され、第２のピンにおける第４の電圧が測定され、第２のピンの接触抵抗が算出されるように構成してもよい。抵抗判定回路は、印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、第２のピンの接触抵抗を算出する処理回路を更に備えていてもよい。素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加してもよい。検査装置は、半導体検査装置を含んでいてもよい。
【０００９】
更に他の側面として、本発明は、検査装置の接触抵抗を判定する抵抗判定回路を提供する。抵抗判定回路は、検査装置の第１のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第１のプルダウン素子と、検査装置の第２のピンに接続され、オン状態又はオフ状態のいずれかに動的に設定される第２のプルダウン素子と、第１のピン及び第１のプルダウン素子に接続された第１の端子と、第２のピン及び第２のプルダウン素子に接続された第２の端子とを有し、オン状態又はオフ状態のいずれかに動的に設定されるパス素子とを備え、第１のプルダウン素子がオン状態に設定されると、パス素子がオン状態に設定され、第２のプルダウン素子がオフ状態に設定され、第１のピンに第１の電圧が印加され、第１のピンに入る第１の電流が測定され、第２のピンの第２の電圧が測定され、第１のピンの接触抵抗が算出される。抵抗判定回路は、印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、第１のピンの接触抵抗を算出する処理回路を更に備えていてもよい。抵抗判定回路は、第１のピンが、第１のプルダウン素子の第１の端子及び第１のプルアップ素子の第１の端子に接続されるように、第１のプルダウン素子に接続された第１のプルアップ素子を更に備えていてもよい。第１のプルアップ素子は、オフ状態に設定することができる。抵抗判定回路は、第２のピンが、第２のプルダウン素子の第１の端子及び第２のプルアップ素子の第１の端子に接続されるように、第２のプルダウン素子に接続された第２のプルアップ素子を更に備えていてもよい。第２のプルダウン素子は、オフ状態に設定することができる。第１のプルダウン素子の第２の端子及び第２のプルダウン素子の第２の端子は、電源に接続され、第１のプルアップ素子の第２の端子及び第２のプルアップ素子の第２の端子は、接地してもよい。第１のピンの接触抵抗を第１の抵抗器として表し、第２のピンの接触抵抗を第２の抵抗器として表してもよい。第１の抵抗器の第１の端子は、第１のプルアップ素子に接続され、第１の電圧は、第１の抵抗器の第２の端子に印加され、第１の電流は、第１の抵抗器の第１の端子において測定してもよい。第２の抵抗器の第１の端子は、第２のプルダウン素子に接続され、第２の電圧は、第２の抵抗器の第２の端子において測定してもよい。抵抗判定回路は、第２のプルダウン素子及びパス素子がオン状態に設定されると、第１のプルダウン素子がオフ状態に設定され、第１のピンに印加された第１の電圧が取り除かれ、第２のピンに第３の電圧が印加され、第２のピンに入る第２の電流が測定され、第２のピンにおける第４の電圧が測定され、第２のピンの接触抵抗が算出されるように構成してもよい。抵抗判定回路は、印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、第２のピンの接触抵抗を算出する処理回路を更に備えていてもよい。素子をオン状態にするには、論理的ハイ信号を素子に印加し、素子をオフ状態にするには、論理的ロー信号を素子に印加してもよい。検査装置は、半導体検査装置を含んでいてもよい。
【００１０】
他の側面として、本発明は、検査装置の接触抵抗を判定する抵抗判定システムを提供する。抵抗判定システムは、第１のピン及び第２のピンを備える検査装置と、検査装置に接続され、検査装置の第１のピンに第１の電圧が印加された際の、第１のピンに亘る電圧降下を測定し、第１のピンに第１の電圧が印加された際の、第１のピンを介して流れる第１の電流を測定し、第１のピンに第１の電圧が印加された際の、検査装置の第２のピンにおける第２の電圧を測定する測定回路と、測定回路に接続され、印加された第１の電圧、測定された第２の電圧及び測定された第１の電流に基づいて、第１のピンの接触抵抗を算出する処理回路とを備える。測定回路は、第１の電流が第１のピンを介して流れるように及び、第２の電流が第２のピンを介して流れないように動的に設定可能な１つ以上のプルアップ素子及びパス素子を備えていてもよい。測定回路は、第１の電流が第１のピンを介して流れるように及び、第２の電流が第２のピンを介して流れないように動的に設定可能な１つ以上のプルダウン素子及びパス素子を備えていてもよい。測定回路は、第１のピンから第１の電圧が取り除かれ、第２のピンに第３の電圧が印加されると、検査装置の第２のピンに亘る電圧降下を測定し、第２のピンを流れる第２の電流を測定し、及び検査装置の第１のピンにおける第４の電圧を測定するように構成してもよい。処理回路は、印加された第３の電圧、測定された第４の電圧及び測定された第２の電流に基づいて、第２のピンの接触抵抗を算出するように構成してもよい。
【発明を実施するための最良の形態】
【００１１】
以下、複数の図面を参照して、接触抵抗測定回路の実施の形態について説明する。適切であれば、２つ以上の図面に同じ要素が開示及び示されている場合のみ、これらの同じ要素を指示するために共通の符号を用いる。
【００１２】
図１は、半導体検査装置（以下、単に検査装置という。）１２の接触抵抗を測定するシステムの例示的なブロック図を示している。検査装置１２は、被検査素子１０の性能に関して１つ以上の検査を実行するために用いられる周知の如何なる検査装置であってもよい。検査装置１２は、ピンＡ及びピンＢを介して、被検査素子１０に接続される。ピンＡ及びピンＢには、接触抵抗が存在する。測定回路１８は、ピンＡ及びピンＢを介して、検査装置１２に接続されている。測定回路１８は、ピンＡに関連する接触抵抗及びピンＢに関連する接触抵抗を判定するために電流及び電圧特性を測定するよう構成されている。処理モジュール８は、測定回路１８及び検査装置１２に接続されている。処理モジュール８は、測定回路１８に制御信号を供給する。また、処理モジュール８は、測定回路１８が測定する電流及び電圧特性に基づいて、ピンＡの接触抵抗及びピンＢの接触抵抗を算出する。処理モジュール８は、適切な較正のために、算出された接触抵抗を検査装置１２に供給する。
【００１３】
図２は、図１の測定回路１８の概念図である。測定回路１８は、検査装置１２のピンＡ及びピンＢに接続されている。ピンＡの接触抵抗は、抵抗器１４として表される。ピンＢの接触抵抗は、抵抗器１６として表される。測定回路１８は、２つの入出力（Ｉ／Ｏ）ユニット、すなわち入出力ユニット２０及び入出力ユニット５０を備える。入出力ユニット２０は、スイッチ８０を介して入出力ユニット５０に接続されている。抵抗器１４の第１の端子は、スイッチ８０の第１の端子及び入出力ユニット２０に接続されている。抵抗器１６の第１の端子は、スイッチ８０の第２の端子及び入出力ユニット５０に接続されている。
【００１４】
入出力ユニット２０は、プルアップ素子３０、スイッチ３２、スイッチ４２及びプルダウン素子４０を備える。プルアップ素子３０は、電源及びスイッチ３２の第１の端子に接続されている。スイッチ３２の第２の端子は、スイッチ４２の第１の端子に接続されている。プルダウン素子４０は、スイッチ４２の第２の端子に接続され、及び接地されている。スイッチ３２の第２の端子及びスイッチ４２の第１の端子は、抵抗器１４の第１の端子及びスイッチ８０の第１の端子に接続されている。
【００１５】
入出力ユニット５０は、プルアップ素子６０、スイッチ６２、スイッチ７２及びプルダウン素子７０を備える。プルアップ素子６０は、電源及びスイッチ６２の第１の端子に接続されている。スイッチ６２の第２の端子は、スイッチ７２の第１の端子に接続されている。プルダウン素子７０は、スイッチ７２の第２の端子に接続され、及び接地されている。スイッチ６２の第２の端子及びスイッチ７２の第１の端子は、抵抗器１６の第１の端子及びスイッチ８０の第２の端子に接続されている。
【００１６】
図３は、図２の概念的な測定回路１８の例示的な実現例を示している。図２のスイッチ８０は、インバータ８４に接続されたトランジスタ対８２として実現される。図２のプルアップ素子３０は、ＰＭＯＳトランジスタ３４、ＮＭＯＳトランジスタ３６及びインバータ３８として実現される。トランジスタ３４及びトランジスタ３６は、並列に接続されている。トランジスタ３４のソース及びトランジスタ３６のドレインは、電源に接続されている。インバータ３８の入力端子は、トランジスタ３４のゲートに接続されており、インバータ３８の出力端子は、トランジスタ３６のゲートに接続されている。図２のスイッチ３２は、トランジスタ３４のゲート及びインバータ３８の入力端子に論理信号を印加することによって実現される。論理値０を印加すると、スイッチ３２は、概念的に「開く」。論理値１を印加すると、スイッチ３２は、概念的に「閉じる」。スイッチ３２の制御により、入出力ユニット２０のプルアップ制御を行うことができる。
【００１７】
図２のプルダウン素子４０は、ＰＭＯＳトランジスタ４４、ＮＭＯＳトランジスタ４６及びインバータ４８として実現される。トランジスタ４４及びトランジスタ４６は、並列に接続されている。トランジスタ４４のドレイン及びトランジスタ４６のソースは、接地されている。インバータ４８の入力端子は、トランジスタ４４のゲートに接続されている。インバータ４８の出力端子は、トランジスタ４６のゲートに接続されている。図２のスイッチ４２は、トランジスタ４４のゲート及びインバータ４８の入力端子に論理信号を印加することによって実現される。論理値０を印加すると、スイッチ４２は、概念的に「開く」。論理値１を印加すると、スイッチ４２は、概念的に「閉じる」。スイッチ４２を制御することにより、入出力ユニット２０のプルダウン制御を行うことができる。トランジスタ３４のドレイン、トランジスタ３６のソース、トランジスタ４４のソース及びトランジスタ４６のドレインは、抵抗器１４及びトランジスタ対８２の第１の端子に接続されている。
【００１８】
図２のプルアップ素子６０は、ＰＭＯＳトランジスタ６４、ＮＭＯＳトランジスタ６６及びインバータ６８として実現される。トランジスタ６４及びトランジスタ６６は、並列に接続されている。トランジスタ６４のソース及びトランジスタ６６のドレインは、電源に接続されている。インバータ６８の入力端子は、トランジスタ６４のゲートに接続されている。インバータ６８の出力端子は、トランジスタ６６のゲートに接続されている。図２のスイッチ６２は、トランジスタ６４のゲート及びインバータ６８の入力端子に論理信号を印加することによって実現される。論理値０を印加すると、スイッチ６２は、概念的に「開く」。論理値１を印加すると、スイッチ６２は、概念的に「閉じる」。スイッチ６２を制御すると、入出力ユニット５０のプルアップ制御を行うことができる。
【００１９】
図２のプルダウン素子７０は、ＰＭＯＳトランジスタ７４、ＮＭＯＳトランジスタ７６及びインバータ７８として実現される。トランジスタ７４及びトランジスタ７６は、並列に接続されている。トランジスタ７４のドレイン及びトランジスタ７６のソースは、接地されている。インバータ７８の入力端子は、トランジスタ７４のゲートに接続されている。インバータ７８の出力端子は、トランジスタ７６のゲートに接続されている。図２のスイッチ７２は、トランジスタ７４のゲート及びインバータ７８の入力端子に論理信号を印加することによって実現される。論理値０を適用すると、スイッチ７２は概念的に「開く」。論理値１を印加すると、スイッチ７２は、概念的に「閉じる」。スイッチ７２を制御することにより、入出力ユニット５０のプルダウン制御を行うことができる。トランジスタ６４のドレイン、トランジスタ６６のソース、トランジスタ７４のソース及びトランジスタ７６のドレインは、抵抗器１６及びトランジスタ対８２の第２の端子に接続されている。
【００２０】
図２のスイッチ８０は、トランジスタ対８２の第１のゲート及びインバータ８４の入力端子に論理信号を印加することによって実現される。論理値０を印加すると、スイッチ８０は、概念的に「開く」。論理値１を印加すると、スイッチ８０は、概念的に「閉じる」。
【００２１】
コンタクト抵抗を測定するために、２つの入出力ユニットを接続するスイッチを閉じることにより、一方の入出力ユニットを高インピーダンスにし、他方の入出力ユニットをプルアップモード又はプルダウンモードのいずれかにする。図４は、プルアップモードを用いるピンＡの接触抵抗を測定するために構成された測定回路１８の概念図を示している。図５は、図４の概念的な測定回路１８の実現例を示している。ピンＡの接触抵抗である抵抗器１４の値を測定するために、スイッチ３２及びスイッチ８０は、閉じられ、スイッチ４２、スイッチ６２及びスイッチ７２は、開かれる。スイッチ６２及びスイッチ７２を開くことにより、入出力ユニット５０は、高インピーダンスになる。図５に示すように、スイッチ３２（図４）は、トランジスタ３４のゲート及びインバータ３８の入力端子に論理値１を印加することによって閉じられ、これによりトランジスタ３４及びトランジスタ３６がオンになる。スイッチ４２（図４）は、トランジスタ４４のゲート及びインバータ４８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ４４及びトランジスタ４６がオフになる。
【００２２】
スイッチ６２（図４）は、トランジスタ６４のゲート及びインバータ６８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ６４及びトランジスタ６６がオフになる。スイッチ７２（図４）は、トランジスタ７４のゲート及びインバータ７８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ７４及びトランジスタ７６がオフになる。スイッチ８０（図４）は、インバータ８４の入力端子及びトランジスタ対８２の第１のトランジスタのゲートに論理値１を印加することによって閉じられる。
【００２３】
図４及び図５に示すように、抵抗器１４の値を測定するために、測定回路１８をプルアップモードに構成した場合、抵抗器１４の第２の端子に電圧Ｖａが印加され、電源からトランジスタ３４及びトランジスタ３６を介して、及び抵抗器１４を介して電流Ｉｏｈが流れる。これにより、抵抗器１４に亘って電圧降下が生じる。この構成では、トランジスタ対８２には電流が流れず、及び抵抗器１６には電流が流れない。したがって、抵抗器１６の第２の端子の電圧Ｖｂは、抵抗器１４の第１の端子で電圧Ｖｈと同じになる。そして、抵抗器１４の抵抗値を判定するために、電流Ｉｏｈを測定し、及び電圧Ｖｂを測定する。抵抗器１４の抵抗値は、電圧Ｖｂから電圧Ｖａを減算し、この差を電流Ｉｏｈで除算することによって得られる。
【００２４】
図６は、プルアップモードを用いてピンＢの接触抵抗を測定するよう構成された測定回路１８の概念図を示す。図７は、図６の概念的な測定回路１８の実現例を示している。ピンＢの接触抵抗である抵抗器１６の抵抗値を測定するために、スイッチ６２及びスイッチ８０は、閉じられ、スイッチ３２、スイッチ４２及びスイッチ７２は、開かれる。スイッチ３２及びスイッチ４２を開くことにより、入出力ユニット２０は、高インピーダンスになる。図７に示すように、スイッチ６２（図６）は、トランジスタ６４のゲート及びインバータ６８の入力端子に論理値１を印加することによって閉じられ、これにより、トランジスタ６４及びトランジスタ６６がオンになる。スイッチ７２（図６）は、トランジスタ７４のゲート及びインバータ７８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ７４及びトランジスタ７６がオフになる。
【００２５】
スイッチ３２（図６）は、トランジスタ３４のゲート及びインバータ３８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ３４及びトランジスタ３６がオフになる。スイッチ４２（図６）は、トランジスタ４４のゲート及びインバータ４８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ４４及びトランジスタ４６がオフになる。スイッチ８０（図６）は、インバータ８４の第１の端子及びトランジスタ対８２の第１のトランジスタのゲートに論理値１を印加することによって閉じられる。
【００２６】
抵抗器１６の値を測定するために、図６及び図７に示すように、測定回路１８がプルアップモードに基づいて構成されると、抵抗器１６の第２の端子には、電圧Ｖｂが印加され、電源からトランジスタ６４及びトランジスタ６６を介して、及び抵抗器１６を介して電流Ｉｏｈが流れる。これにより、抵抗器１６に亘って電圧降下が生じる。この構成では、トランジスタ対８２には電流が流れず、また、抵抗器１４にも電流が流れない。したがって、抵抗器１４の第２の端子の電圧Ｖａは、抵抗器１６の第１の端子の電圧Ｖｈと同じになる。抵抗器１６の値を判定するために、電流Ｉｏｈが測定され及び電圧Ｖａが測定される。抵抗器１６の抵抗値は、電圧Ｖａから電圧Ｖｂを減算し、この差を電流Ｉｏｈで除算することによって算出される。
【００２７】
図８は、プルダウンモードを用いてピンＡの接触抵抗を測定するよう構成された測定回路１８の概念図を示している。図９は、図８の概念的な測定回路１８の実現例を示している。ピンＡの接触抵抗である抵抗器１４の抵抗値を測定するために、スイッチ４２及びスイッチ８０が閉じられ、スイッチ３２、スイッチ６２及びスイッチ７２が開かれる。スイッチ６２及びスイッチ７２を開くことにより、入出力ユニット５０は、高インピーダンスになる。図９に示すように、スイッチ４２（図８）は、トランジスタ４４のゲート及びインバータ４８の入力端子に論理値１を印加することによって閉じられ、これにより、トランジスタ４４及びトランジスタ４６がオンになる。スイッチ３２（図８）は、トランジスタ３４のゲート及びインバータ３８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ３４及びトランジスタ３６は、オフになる。
【００２８】
スイッチ６２（図８）は、トランジスタ６４のゲート及びインバータ６８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ６４及びトランジスタ６６は、オフになる。スイッチ７２（図８）は、トランジスタ７４のゲート及びインバータ７８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ７４及びトランジスタ７６は、オフになる。スイッチ８０（図８）は、インバータ８４の入力端子及びトランジスタ対８２の第１のトランジスタのゲートに論理値１を印加することによって閉じられる。
【００２９】
抵抗器１４の値を測定するために、図８及び図９に示すように、測定回路１８をプルダウンモードに基づいて構成した場合、抵抗器１４の第２の端子に電圧Ｖａが印加され、検査装置から、抵抗器１４、トランジスタ４４及びトランジスタ４６介して、グラウンドに電流Ｉｏｌが流れる。これにより、抵抗器１４に亘って電圧降下が生じる。この構成では、トランジスタ対８２には電流が流れず、抵抗器１６にも電流が流れない。したがって、抵抗器１６の第２の端子の電圧Ｖｂは、抵抗器１４の第１の端子で電圧Ｖｌと同じになる。抵抗器１４の抵抗値を判定するために、電流Ｉｏｈが測定され及び電圧Ｖｂが測定される。抵抗器１４の値は、電圧Ｖｂから電圧Ｖａを減算し、この差を電流Ｉｏｌで除算することによって算出される。
【００３０】
図１０は、プルダウンモードを用いてピンＢの接触抵抗を測定するように構成された測定回路１８の概念図である。図１１は、図１０の概念的な測定回路１８の実現例を示している。ピンＢの接触抵抗である抵抗器１６の抵抗値を測定するために、スイッチ７２及びスイッチ８０は、閉じられ、スイッチ３２、スイッチ４２及びスイッチ６２は、開かれる。スイッチ３２及びスイッチ４２を開くことにより、入出力ユニット２０が高インピーダンスになる。図１１に示すように、スイッチ７２（図１０）は、トランジスタ７４のゲート及びインバータ７８の入力端子に論理値１を印加することによって閉じられ、これにより、トランジスタ７４及びトランジスタ７６がオンになる。スイッチ６２（図１０）は、トランジスタ６４のゲート及びインバータ６８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ６４及びトランジスタ６６がオフになる。
【００３１】
スイッチ３２（図１０）は、トランジスタ３４のゲート及びインバータ３８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ３４及びトランジスタ３６がオフになる。スイッチ４２（図１０）は、トランジスタ４４のゲート及びインバータ４８の入力端子に論理値０を印加することによって開かれ、これにより、トランジスタ４４及びトランジスタ４６がオフになる。スイッチ８０（図１０）は、インバータ８４の第１の端子及びトランジスタ対８２の第１のトランジスタのゲートに論理値１を印加することによって閉じられる。
【００３２】
抵抗器１６の値を測定するために、図１０及び図１１に示すように、測定回路１８がプルダウンモードに基づいて構成されると、抵抗器１６の第２の端子には電圧Ｖｂが印加され、検査装置から抵抗器１６、トランジスタ７４及びトランジスタ７６を介して、グラウンドに電流Ｉｏｌが流れる。これにより、抵抗器１６に亘って電圧降下が生じる。この構成では、トランジスタ対８２には電流が流れず、抵抗器１４にも電流が流れない。このため、抵抗器１４の第２の端子の電圧Ｖａは、抵抗器１６の第１の端子で電圧Ｖｌと同じになる。抵抗器１６の抵抗値を判定するために、電流Ｉｏｌが測定され、及び電圧Ｖａが測定される。抵抗器１６の抵抗値は、電圧Ｖａから電圧Ｖｂを減算し、この差を電流Ｉｏｌで除算することによって算出される。
【００３３】
実際の動作では、測定回路１８は、プルアップモード又はプルダウンモードのいずれかを用いて、検査装置１２の接触抵抗を判定する。プルアップモードでは、スイッチ３２及びスイッチ８０を閉じ、スイッチ４２、スイッチ６２及びスイッチ７２を開くことによって検査装置１２のピンＡの接触抵抗が判定される。ピンＡの接触抵抗を表す抵抗器１４の第２の端子には、電圧Ｖａが印加される。電圧Ｖａを印加しながら、抵抗器１４を介して流れる電流Ｉｏｈが測定され、及びピンＢの接触抵抗を表す抵抗器１６の第２の端子の電圧Ｖｂも測定される。そして、抵抗器１４の値は、電圧Ｖｂから電圧Ｖａを減算した値である抵抗器１４に亘る電圧降下を電流Ｉｏｈで除算することによって算出される。同様に、抵抗器１６で表されるピンＢの接触抵抗は、スイッチ６２及びスイッチ８０を閉じ、スイッチ３２、スイッチ４２及びスイッチ７２を開くことによって判定される。抵抗器１６の第２の端子には、電圧Ｖｂが印加される。電圧Ｖｂが印加されている間、抵抗器１６を介して流れる電流Ｉｏｈが測定され、及び抵抗器１４の第２の端子の電圧Ｖａが測定される。そして、抵抗器１６の値は、電圧Ｖａから電圧Ｖｂを減算した値である抵抗器１６に亘る電圧降下を電流Ｉｏｈで除算することによって算出される。
【００３４】
プルダウンモードでは、ピンＡの接触抵抗は、スイッチ４２及びスイッチ８０を閉じ、スイッチ３２、スイッチ６２及びスイッチ７２を開くことによって判定される。抵抗器１４の第２の端子には、電圧Ｖａが印加される。電圧Ｖａが印加されている間、抵抗器１４を介して流れる電流Ｉｏｌが測定され、及び抵抗器１６の第２の端子の電圧Ｖｂも測定される。そして、抵抗器１４の値は、算出される電圧Ｖａから電圧Ｖｂを減算した値である、抵抗器１４に亘る電圧降下を電流Ｉｏｌで除算することによって算出される。同様に、抵抗器１６で表されるピンＢの接触抵抗は、スイッチ７２及びスイッチ８０を閉じ、スイッチ３２、スイッチ４２及びスイッチ６２を開くことによって算出される。電圧Ｖｂは、抵抗器１６の第２の端子に印加される。電圧Ｖｂが印加されている間、抵抗器１６を介して流れる電流Ｉｏｌが測定され、及び抵抗器１４の第２の端子の電圧Ｖａが測定される。そして、抵抗器１６の値は、電圧Ｖｂから電圧Ｖａを減算した値である、抵抗器１６に亘る電圧降下を電流Ｉｏｌで除算することによって計算される。これらのピンＡ及びピンＢの接触抵抗は、検査装置１２を較正するために用いられる。
【００３５】
上述の測定回路は、検査装置のピンＡ及びピンＢである２つの接触点の接触抵抗を測定するために構成されているが、測定回路は、検査装置の構成に応じて、幾つの接触点の接触抵抗を測定するように構成してもよい。
【００３６】
この測定回路により、ウェハ又はデバイスの検査の前に、検査装置の接触抵抗を容易且つ速やかに較正することができる。また、測定回路により、不十分なピン接触に対するデバッグ検査を行うこともできる。
【００３７】
本発明の構成及び動作原理を明瞭に説明するために、様々な詳細を含む特定の実施例を用いて本発明を説明した。このような特定の実施例の説明及びその詳細は、特許請求の範囲を制限するものではない。本発明の主旨及び範囲から逸脱することなく、例示的に選択された実施例を変更できることは、当業者にとって明らかである。
【図面の簡単な説明】
【００３８】
【図１】半導体検査装置の接触抵抗を測定するためのシステムの例示的なブロック図である。
【図２】図１の測定回路の概念図である。
【図３】図２の概念的な測定回路の例示的な実現例を示す図である。
【図４】プルアップモードを用いてピンＡの接触抵抗を測定するよう構成された測定回路の概念図である。
【図５】図４の概念的な測定回路の実現例を示す図である。
【図６】プルアップモードを用いてピンＢの接触抵抗を測定するために構成された測定回路の概念図である。
【図７】図６の概念的な測定回路の実現例を示す図である。
【図８】プルダウンモードを用いてピンＡの接触抵抗を測定するために構成された測定回路の概念図である。
【図９】図８で概念的な測定回路の実現例を示す図である。
【図１０】プルダウンモードを用いてピンＢの接触抵抗を測定するために構成された測定回路の概念図である。
【図１１】図１０の概念的な測定回路の実現例を示す図である。
【図１】
2007121279.tif 000003
【図２】
2007121279.tif 000004
【図３】
2007121279.tif 000005
【図４】
2007121279.tif 000006
【図５】
2007121279.tif 000007
【図６】
2007121279.tif 000008
【図７】
2007121279.tif 000009
【図８】
2007121279.tif 000010
【図９】
2007121279.tif 000011
【図１０】
2007121279.tif 000012
【図１１】
2007121279.tif 000013
【外国語明細書】
2007121279000001.pdf
2007121279000002.pdf
2007121279000003.pdf
2007121279000004.pdf