(57)【要約】【課題】  パルス出力のデューティ比を所定の値に容易に制御することができるパルス信号発生器を提供する。【解決手段】  交流信号ＡＳＧをパルス信号に変換するとともに制御信号によりパルス幅変調を可能とした波形整形回路ＷＦＳと、前記波形整形回路ＷＦＳのパルス出力ＰＳＧを受けてその平均電圧を出力するローパスフィルタ回路ＬＰＦと、予め設定した基準電圧を出力する基準電圧回路ＲＶＳと、前記平均電圧と前記基準電圧とを比較する電圧比較回路ＣＭＰとを有し、前記電圧比較回路ＣＭＰの出力を前記波形整形回路ＷＦＳの制御信号とすることにより前記パルス出力のデューティ制御を可能とした。【選択図】  図１
2007096410.tif 000002
【特許請求の範囲】
【請求項１】
交流信号をパルス信号に変換するとともに制御信号によりパルス幅変調を可能とした波形整形回路と、前記波形整形回路のパルス出力を受けてその平均電圧を出力するローパスフィルタ回路と、予め設定した基準電圧を出力する基準電圧回路と、前記平均電圧と前記基準電圧とを比較する電圧比較回路とを有し、
前記電圧比較回路の出力を前記波形整形回路の制御信号とすることにより前記パルス出力のデューティ制御を可能としたことを特徴とするパルス信号発生器。
【請求項２】
請求項１記載のパルス信号発生器において、
前記ローパスフィルタの遮断周波数が入力交流信号周波数以下に設定されたことを特徴とするパルス信号発生器。
【請求項３】
請求項１又は請求項２記載のパルス信号発生器において、
前記基準電圧回路は、前記波形整形回路の電源電圧の分圧電圧を基準電圧として出力するものであることを特徴とするパルス信号発生器。
【請求項４】
請求項１乃至請求項３の何れか一つに記載のパルス信号発生器において、
前記電圧比較回路の反転入力端子と出力端子間にキャパシタを接続したことを特徴とするパルス信号発生器。
【請求項５】
請求項１乃至請求項４の何れか一つに記載のパルス信号発生器において、
前記波形整形回路が前記制御信号により反転電圧を可変できるＣＭＯＳインバータを含んでいることを特徴とするパルス信号発生器。
【請求項６】
請求項５記載のパルス信号発生器において、
前記反転電圧を可変できるＣＭＯＳインバータがＣＭＯＳインバータと前記ＣＭＯＳインバータの出力にドレンが接続された第１のＭＯＳトランジスタと前記第１のＭＯＳトランジスタのソースにドレンが接続された第２のＭＯＳトランジスタとからなり、前記第１及び第２のＭＯＳトランジスタのゲートはそれぞれ前記制御信号及び前記ＣＭＯＳインバータの入力、又は前記ＣＭＯＳインバータ及び前記制御信号と接続されていることを特徴とするパルス信号発生器。
【請求項７】
請求項１乃至請求項４の何れか一つに記載のパルス信号発生器において、
前記波形整形回路がＣＭＯＳインバータと前記ＣＭＯＳインバータの出力負荷を制御信号により可変できる負荷可変回路を含むことを特徴とするパルス信号発生器。
【請求項８】
請求項７記載のパルス信号発生器において、
前記負荷可変回路が、前記制御信号にゲートを接続した第１のＭＯＳトランジスタと前記第１のＭＯＳトランジスタのドレンあるいはソースに接続された容量とからなることを特徴とするパルス信号発生器。
【請求項９】
発振回路と、請求項１乃至請求項８の何れかに記載するパルス信号発生器とを有し、前記発振回路の発振信号を前記パルス信号発生器の入力とするように構成したことを特徴とするクロック信号発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパルス信号発生器及びクロック信号発生器に関し、特に出力パルス信号のデューティ比を正確に設定したい用途に適用して有用なものである。
【背景技術】
【０００２】
現在トランジスタで構成される電子回路は、多種多用な電子装置に利用されている。この種の電子回路のうち基準パルス信号に同期して動作するものでは、基準パルス信号を生成するパルス信号発生器が必須の構成要件となる。
【０００３】
ところで、従来技術に係るパルス信号発生器には、圧電素子を用いたＣＭＯＳ発信器に対する交流信号を入力とするＣＭＯＳトランジスタで構成したものがある（例えば、特許文献１参照。）。この種のパルス信号発生器を図９に示す。同図に示すように、パルス信号発生器ＰＧ０は、図１０に示す一対のＮＭＯＳトランジスタＮ１とＰＭＯＳトランジスタＰ１から構成されるＣＭＯＳインバータＩＮＶ２、ＩＮＶ３、ＩＮＶ４を、３段直列に接続したものである。
【０００４】
ここで、前記ＣＭＯＳインバータＩＮＶ２、ＩＮＶ３、ＩＮＶ４の入出力電圧特性は、図１１の特性曲線ＩＯＣで表すことができる。ＣＭＯＳインバータＩＮＶ１に入力される小さい交流信号ＡＳＧは、インバータＩＮＶ２、ＩＮＶ３、ＩＮＶ４で増幅されて大振幅の出力パルス信号ＰＳＧとして出力される。入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが等しい直線ＯＥＩと特性曲線ＩＯＣの交点Ｐ０の入力電圧を反転電圧Ｖｔｏとする。図１１に示すように入力される交流信号が正弦波であってそのＤＣ電圧が反転電圧Ｖｔｏと一致している場合には出力パルス信号ＰＳＧのデューティ比を１：１とすることができる。
【０００５】
【特許文献１】特開２００５−１２３７９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術のパルス信号発生器ＰＧ０においても、特定の電源電圧ＶＤＤ、特定の周囲温度や特定の出力負荷等の条件下で、出力パルス信号ＰＳＧ波形のデューティ比が狙い値となるように回路定数を定めることはできる。しかしながら、パルス信号発生器ＰＧ０が利用される使用環境下では、電源電圧や周囲温度の変動は避けられず、さらには電子回路の製造工程による特性バラツキが加わるために、パルス信号発生器ＰＧ０を構成するインバータＩＮＶ２、ＩＮＶ３、ＩＮＶ４の反転電圧Ｖｔｏや圧電発振回路ＯＳＣから出力される交流信号のＤＣ電圧が設計値から外れるため、出力パルス信号ＰＳＧのデューティ比は狙い値からのずれが発生し易い。このために、出力パルス信号ＰＳＧのデューティ比の規格に対しては、大きなマージンを取ることを余儀なくされている。一方、パルス信号で制御される電子回路の安定動作のため、デューティ比の規格に対する精度要求は年々厳しくなってきている。
【０００７】
本発明は、上記従来技術に鑑み、パルス出力のデューティ比を所定の値に容易に制御することができるパルス信号発生器及びクロック信号発生器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明の第１の態様は、
交流信号をパルス信号に変換するとともに制御信号によりパルス幅変調を可能とした波形整形回路と、前記波形整形回路のパルス出力を受けてその平均電圧を出力するローパスフィルタ回路と、予め設定した基準電圧を出力する基準電圧回路と、前記平均電圧と前記基準電圧とを比較する電圧比較回路とを有し、
前記電圧比較回路の出力を前記波形整形回路の制御信号とすることにより前記パルス出力のデューティ制御を可能としたことを特徴とするパルス信号発生器である。
【０００９】
第２の態様は、上記第１の態様において、
前記ローパスフィルタの遮断周波数が入力交流信号周波数以下に設定されたことを特徴とするパルス信号発生器である。
【００１０】
第３の態様は、上記第１又は第２の態様において、
前記基準電圧回路は、前記波形整形回路の電源電圧の分圧電圧を基準電圧として出力するものであることを特徴とするパルス信号発生器である。
【００１１】
第４の態様は、上記第１乃至第３の何れか一つの態様において、
前記電圧比較回路の反転入力端子と出力端子間にキャパシタを接続したことを特徴とするパルス信号発生器である。
【００１２】
第５の態様は、上記第１乃至第４の何れか一つの態様において、
前記波形整形回路が前記制御信号により反転電圧を可変できるＣＭＯＳインバータを含んでいることを特徴とするパルス信号発生器である。
【００１３】
第６の態様は、上記第５の態様において、
前記反転電圧を可変できるＣＭＯＳインバータがＣＭＯＳインバータと前記ＣＭＯＳインバータの出力にドレンが接続された第１のＭＯＳトランジスタと前記第１のＭＯＳトランジスタのソースにドレンが接続された第２のＭＯＳトランジスタとからなり、前記第１及び第２のＭＯＳトランジスタのゲートはそれぞれ前記制御信号及び前記ＣＭＯＳインバータの入力、又は前記ＣＭＯＳインバータ及び前記制御信号と接続されていることを特徴とするパルス信号発生器である。
【００１４】
第７の態様は、上記第１乃至第４の何れか一つの態様において、
前記波形整形回路がＣＭＯＳインバータと前記ＣＭＯＳインバータの出力負荷を制御信号により可変できる負荷可変回路を含むことを特徴とするパルス信号発生器である。
【００１５】
第８の態様は、上記第７の態様において、
前記負荷可変回路が、前記制御信号にゲートを接続した第１のＭＯＳトランジスタと前記第１のＭＯＳトランジスタのドレンあるいはソースに接続された容量とからなることを特徴とするパルス信号発生器である。
【００１６】
第９の態様は、
発振回路と、上記第１乃至第８の何れかの態様のパルス信号発生器とを有し、前記発振回路の発振信号を前記パルス信号発生器の入力とするように構成したことを特徴とするクロック信号発生器である。
【発明の効果】
【００１７】
上記本発明によれば、狙いのデューティを持った出力パルス信号ＰＳＧを提供することができる。これにより電子機器の動作安定度を向上させ、誤動作を防止することができる。加えて、出力パルス信号ＰＳＧのデューティ比が１：１のパルス信号ＰＰＳＧを使用することで、出力パルス信号ＰＳＧから漏洩する高調波雑音を減少させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づき詳細に説明する。本形態に係るパルス信号発生器ＰＧＮは、図１に示すように、波形整形回路ＷＦＳ、ローパスフィルタＬＰＦ、基準電圧回路ＲＶＳ及び電圧比較回路ＣＭＰを有している。当該パルス信号発生器ＰＧＮにその入力端子ＩＮを介して外部から入力される周波数Ｆなる交流信号ＡＳＧは、波形整形回路ＷＦＳで増幅された後、出力端子ＯＵＴから出力パルス信号として取り出される。ローパスフィルタＬＰＦの遮断周波数が前記交流信号ＡＳＧの周波数Ｆと較べて十分低くなっていれば、ローパスフィルタＬＰＦは出力パルス信号の平均電圧Ｖａｖを出力する。波形整形回路ＷＦＳの出力回路としてのＣＭＯＳインバータで構成されている場合、平均電圧Ｖａｖは典型的なパルス波形に対し、デューティと交流増幅器ＡＭＰの電源電圧ＶＤＤの積に等しくなる。
【００１９】
図２に典型的な各種のパルス波形を示す。ここで、ＣＭＯＳインバータからのパルス出力信号のＬＯＷレベルは０Ｖであり、ＨＩＧＨレベルは電源電圧ＶＤＤとなる。信号波形のデューティは、信号がＬＯＷレベルとＨＩＧＨレベルの中間電圧、即ちＶＤＤ／２よりも高くなっている時間Ｔ１と信号の周期Ｔとの比Ｔ１／Ｔで定義される。図２（ａ）に示す理想的な矩形波の場合、平均電圧Ｖａｖは
Ｖａｖ＝（Ｔ１／Ｔ）ＶＤＤ                     ・・・・・（１）
となることは自明である。即ちデューティと電源電圧ＶＤＤの積に等しい。
【００２０】
図２（ｂ）に示す台形波の場合も台形の面積が図２（ａ）と等しいことから、（１）式が成立している。図２（ｃ）のようなよく見られる波形においても、立上りと立下りの時定数が同じであればやはり（１）式が厳密に成立している。従って立上り時にオーバーシュートがあって立下り時に同様のオーバーシュートがある波形において（１）式は成立する。図２（ｄ）のように立上りと立下りの時定数が異なる場合には（１）式は厳密には成り立たないが、立上りと立下りがあまり長くない限り、かなりよい近似で成り立っていることが判る。
【００２１】
このように図２に示した典型的な各パルス波形に対し、平均電圧Ｖａｖとデューティの間には（１）式がかなり高い精度で保たれている。平均電圧Ｖａｖのこの特性を利用して、平均電圧Ｖａｖを用いて、デューティ制御を行うものである。
【００２２】
電圧比較回路ＣＭＰは、出力パルス信号ＰＳＧの平均電圧Ｖａｖと基準電圧回路ＲＶＳが生成する基準電圧Ｖｒｆを受けて、平均電圧Ｖａｖと基準電圧Ｖｒｆの差に応じた制御信号を波形整形回路ＷＦＳへ供給する。波形整形回路ＷＦＳは、制御信号に応じて、平均電圧Ｖａｖが基準電圧Ｖｒｆと等しくなるまで出力パルス信号のデューティを可変する。
【００２３】
ここで基準電圧Ｖｒｆが２つの抵抗による電源電圧ＶＤＤの抵抗分割で作られているとすると、
抵抗分割比＝デューティ（＝Ｔ１／Ｔ）
となり、デューティが抵抗比で決まることになり、極めて正確にパルス出力のデューティを設定できる。集積回路において抵抗比は、電源電圧や周囲温度の変動や、さらには電子回路の製造工程による特性バラツキに対しても極めて安定であるからである。
【００２４】
本発明のさらに具体的な回路構成に関し各実施例として詳細に説明する。本発明はＣＭＯＳ回路において最も有用であるので、以下に説明する各実施例では全てＣＭＯＳ回路を例に用いて説明するが、ＣＭＯＳ以外の回路においても同様な効果が得られることは言うまでもない。
【００２５】
＜実施例１＞
本実施例に係るパルス信号発生器の回路図を図３に示す。同図に示すように、波形整形回路ＷＦＳの交流増幅器ＡＭＰは、出力に接続される負荷に対して出力パルス信号に求められる立上り時間や立下り時間などを満たすための出力駆動用増幅器である。一般には前置増幅器としてのＣＭＯＳインバータと大きな駆動能力をもった出力増幅器としてのＣＭＯＳインバータから構成されている。電圧比較回路ＣＭＰは、例えばＣＭＯＳで構成された２入力の差動増幅器で好適に構成し得る。ローパスフィルタＬＰＦは、例えば抵抗Ｒ１とキャパシタＣ１の直列接続回路で構成することができる。ここで、ローパスフィルタＬＰＦの遮断周波数が出力パルス信号の周波数より十分低ければ、キャパシタＣ１の両端には出力パルス信号ＰＳＧの平均電圧Ｖａｖが現れる。一般にローパスフィルタＬＰＦの遮断周波数を、入力信号である交流信号ＡＳＧの周波数Ｆの１／１０以下に設定すれば、平均電圧Ｖａｖはほぼ直流に近い安定した電圧となる。基準電圧回路ＲＶＳは単純な抵抗Ｒ２と抵抗Ｒ３の直列接続回路を用いて電源電圧ＶＤＤを分圧することで基準電圧Ｖｒｆを作っている。デューティ５０％の出力パルス信号ＰＳＧを所望するならば、抵抗Ｒ２と抵抗Ｒ３を同一の抵抗値にすればよく、そのとき基準電圧ＶｒｆはＶＤＤ／２となる。平均電圧Ｖａｖと基準電圧Ｖｒｆが電圧比較回路ＣＭＰに入力されると、両電圧の差に応じた制御信号を波形整形回路ＷＦＳへ供給する。
【００２６】
ここで、波形整形回路ＷＦＳは、ＣＭＯＳインバータＩＮＶ１と反転電圧可変回路ＴＯＣを備えている。これらのうち反転電圧可変回路ＴＯＣは、直列に接続された第１のＮＭＯＳトランジスタＴ１と第２のＮＭＯＳトランジスタＴ２を備えており、第１のＮＭＯＳトランジスタＴ１のドレンはインバータＩＮＶ１の出力側に、ゲートは電圧比較回路ＣＭＰの出力側に、そしてソースは第２のＮＭＯＳトランジスタＴ２のドレインに接続されている。第２のＮＭＯＳトランジスタＴ２のゲートはインバータＩＮＶ１の入力側である入力端子ＩＮに接続され、ソースは接地されている。そして、第２のＮＭＯＳトランジスタＴ２はインバータＩＮＶ１に内在するＮＭＯＳトランジスタと第１のＮＭＯＳトランジスタＴ１を介して並列接続されている。一方、第１のＮＭＯＳトランジスタＴ１は、電圧比較回路ＣＭＰからの制御信号ＣＧＳで制御される。
【００２７】
かかるパルス信号発生器の動作を図４を用いて説明する。ここで、説明を簡単にするために、出力パルス信号ＰＳＧの狙いのデューティは５０％であるとし、従って基準電圧ＶｒｆはＶＤＤ／２に設定されているものとして説明する。
【００２８】
図４（ａ）は、波形整形回路ＷＦＳの入出力電圧特性と入力される交流信号ＡＳＧを示している。図４（ｂ）、（ｃ）及び（ｄ）は、交流信号ＡＳＧが入力したときに波形整形回路ＷＦＳから出力される中間パルス信号ＰＴＭを表した信号波形図である。図４（ａ）の特性曲線ＴＯＬ、ＴＯＨ及びＴＯＴは、インバータＩＮＶ１と反転電圧可変回路ＴＯＣからなる回路の入出力電圧特性が制御電圧により変化する様子を示している。
【００２９】
すなわち、特性曲線ＴＯＬは、制御電圧が低い場合に対応し、第１のＮＭＯＳトランジスタＴ１がＯＦＦ状態で、反転電圧可変回路ＴＯＣの影響を受けないインバータＩＮＶ１単独の入出力電圧特性となる。この場合、交流信号ＡＳＧの入力に対しＩＮＶ１の出力はデューティが大きくなり、これに伴い当該パルス信号発生器の出力パルス信号は図４（ｂ）の様なデューティが大きいパルスＰＴＭＬ（モード１）となる。
【００３０】
特性曲線ＴＯＨは、制御電圧が高い場合に対応し、第１のＮＭＯＳトランジスタＴ１が十分ＯＮしている状態で、反転電圧可変回路ＴＯＣの反転電圧が低くなり、交流信号ＡＳＧに対し出力パルス信号ＰＳＧは図４（ｃ）の様にデューティが小さいパルスＰＴＭＨ（モード２）となる。
【００３１】
特性曲線ＴＯＴは、制御電圧が前記（モード１）と（モード２）の中間で、第１のＮＭＯＳトランジスタＴ１が半分ＯＮして、反転電圧も前記（モード１）と（モード２）の中間の値となり、交流信号ＡＳＧの入力に対しＩＮＶ１の出力パルス信号は図４（ｄ）の様に出力パルスが約５０％のパルスＰＴＭＴ（モード３）となる。
【００３２】
このように、波形整形回路ＷＦＳは電圧比較回路ＣＭＰからの制御電圧により、出力パルス信号ＰＳＧのデューティが変わる。
【００３３】
したがって、本実施例に係るパルス信号発生器では、出力パルス信号ＰＳＧのデューティが５０％より大きくなると、出力パルス信号ＰＳＧの平均電圧Ｖａｖが基準電圧ＶＤＤ／２より大きくなる。すると電圧比較回路ＣＭＰの制御信号が波形整形回路ＷＦＳの反転電圧Ｖｔｏを下げて、出力パルス信号ＰＳＧのデューティを小さくする。出力パルス信号ＰＳＧのデューティが５０％より小さくなると、逆の動作をして出力パルス信号ＰＳＧのデューティを大きくする。かくして出力パルス信号ＰＳＧのデューティは常に５０％に制御される。なお、本実施例に係るパルス信号発生器は、正弦波や、立上り／立下りが比較的緩やかなパルス入力信号に対し、顕著なデューティ制御効果を発揮し得る。
【００３４】
なお、図３においては第１及び第２のＮＭＯＳトランジスタＴ１、Ｔ２のゲートはそれぞれ前記制御信号ＣＳＧ及び前記ＣＭＯＳインバータＩＮＶ１の入力に接続してあるが、これは逆であっても良い。すなわち、第１のＮＭＯＳトランジスタＴ１のゲートをＣＭＯＳインバータＩＮＶ１の入力に接続するとともに、第２のＮＭＯＳトランジスタＴ２のゲートを制御信号ＣＳＧに接続しても良い。
【００３５】
＜実施例２＞
図５に示すように、本実施例に係るパルス信号発生器は、上記実施例１のパルス信号発生器に含まれる電圧比較回路ＣＭＰの入出力にキャパシタＣ２を接続した構成になっている。キャパシタＣ２が制御系の発振を抑え、パルス信号発生器ＰＧ２は安定した動作を可能にする。すなわち、実施例１に位相補償機能を追加したものであり、他の構成は実施例１と同様であるので図３と同一部分には同一番号を付し、重複する説明は省略する。
【００３６】
＜実施例３＞
図６に示すように、本実施例に係るパルス信号発生器は、上記実施例２に係るパルス信号発生器に含まれる第２のＮＭＯＳトランジスタＴ２をキャパシタＣ３で代替して、反転電圧可変回路ＴＯＣをパルス幅可変回路ＰＷＭとしたものである。ここで、本実施例におけるインバータＩＮＶ１のＮＭＯＳトランジスタの電流特性は、ＰＭＯＳトランジスタの電流特性より大きく設定するとともに、キャパシタＣ３の影響による中間パルス波形の遷移遅延時間変化を、ＰＭＯＳトランジスタは大きく受けるが、ＮＭＯＳトランジスタは殆ど受けないように回路定数を設定することが肝心である。他の構成は実施例２と同様であるので図５と同一部分には同一番号を付し、重複する説明は省略する。
【００３７】
かかるパルス信号発生器の動作を図７を用いて説明する。図７（ａ）は、波形整形回路ＷＦＳに入力される交流信号ＡＳＧを示している。図７（ｂ）は、インバータＩＮＶ１とパルス幅可変回路ＰＷＭからなる回路の出力波形を示し、波形曲線ＣＨ、ＣＴ及びＣＬは、それぞれ制御信号の高、中、低に対応している。また直線ＴＯは交流増幅器ＡＭＰの閾値電圧ＶＴａｍｐを示している。また、図７（ｃ）、（ｄ）、（ｅ）はそれぞれ制御信号の低、中、高に対応した波形整形回路ＷＦＳの出力波形である。
【００３８】
同図に示すように、本実施例に係る波形整形回路ＷＦＳは実施例１の波形整形回路ＷＦＳと同様に電圧比較回路からの制御電圧により、出力パルス信号ＰＳＧのデューティを変えることができる。
【００３９】
すなわち、本実施例は実施例１と同様の動作をすることになる。なお、本実施例に係るパルス信号発生器は、立上り時間／立下り時間が比較的小さいパルスを入力信号としたときにもデューティ制御効果が得られる。
【００４０】
＜他の実施例＞
図８は本実施例に係るクロック信号発生器を示すブロック線図である。同図に示すように、当該クロック信号発生器は、圧電発振回路ＯＳＣと、上記実施例１乃至実施例３の何れかに係るパルス信号発生器ＰＧとを組み合わせたもので、前記圧電発振回路ＯＳＣの発振信号を前記パルス信号発生器ＰＧの入力とするように構成してある。ここで、発振器は水晶振動子Ｘｔａｌ、インバータＩＮＶ、抵抗Ｒｆ、キャパシタＣｇ、Ｃｄ等からなる。
【産業上の利用可能性】
【００４１】
本発明はパルス信号を利用する通信等の産業分野で良好に利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態を示すブロック図である。
【図２】デューティ制御の原理を説明するための波形図である。
【図３】本発明の実施例１に係るパルス信号発生器を示す回路図である。
【図４】図３に示すパルス信号発生器の特性を説明するための特性図である。
【図５】本発明の実施例２に係るパルス信号発生器を示す回路図である。
【図６】本発明の実施例３に係るパルス信号発生器を示す回路図である。
【図７】図６に示すパルス信号発生器の特性を説明するための特性図である。
【図８】本発明の実施例に係るパルス信号発生器を適用したクロック信号発生器を示すブロック線図である。
【図９】従来技術に係るパルス信号発生器を示す回路図である。
【図１０】図９に示すパルス発生回路のインバータの具体的な回路構成図である。
【図１１】図９に示すパルス発生回路の特性を示す特性図である。
【符号の説明】
【００４３】
ＡＭＰ    交流増幅器
ＣＭＰ    電圧比較回路
ＣＳＧ    制御信号
ＩＮＶ    インバータ
ＬＰＦ    ローパスフィルタ
ＯＳＣ    圧電発振回路
ＩＮ      入力端子
ＯＵＴ    出力端子
ＰＧ      パルス信号発生器
ＰＳＧ    出力パルス信号
ＰＷＭ    パルス幅可変回路
ＲＶＳ    基準電圧回路
ＴＯＣ    反転電圧可変回路
ＶＤＤ    電源電圧
Ｖａｖ    平均電圧
Ｖｒｆ    基準電圧
Ｖｔｏ    反転電圧
ＷＦＳ    波形整形回路
Ｘｔａｌ  水晶振動子
【図１】
2007096410.tif 000003
【図２】
2007096410.tif 000004
【図３】
2007096410.tif 000005
【図４】
2007096410.tif 000006
【図５】
2007096410.tif 000007
【図６】
2007096410.tif 000008
【図７】
2007096410.tif 000009
【図８】
2007096410.tif 000010
【図９】
2007096410.tif 000011
【図１０】
2007096410.tif 000012
【図１１】
2007096410.tif 000013