(57)【要約】【課題】既存のＭＯＳトランジスタ素子の製造工程に変更を加えることなく、既存の製造工程をそのまま利用してアンチヒューズ素子を製造すること。【解決手段】アンチヒューズ素子１０３は、セルトランジスタ１０１のチャネル領域１１ａに対応し、且つ、チャネル領域１１ａと同一の導電型の所定の領域１１ｂと、セルトランジスタ１０１のゲート絶縁膜１２ａに対応する絶縁膜１２ｂと、セルトランジスタ１０１のゲート電極１３ａに対応し、且つ、ゲート電極１３ａと同一の導電型の電極部１３ｂと、セルトランジスタ１０１のソース・ドレイン領域１４ａ，１４ａ’に対応し、且つ、ソース・ドレイン領域１４ａ，１４ａ’と同一の導電型の拡散領域１４ｂ，１４ｂ’と、を備えており、アンチヒューズ素子１０３は、セルトランジスタ１０１の製造工程をそのまま利用して形成される。【選択図】図２
2007194486.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体基板に少なくともＭＯＳトランジスタ素子とアンチヒューズ素子を備える半導体装置において、
前記ＭＯＳトランジスタ素子は、第１導電型のチャネル領域と、該チャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型とは異なる第２導電型のソース・ドレイン領域とを備えた第２導電型のＭＯＳトランジスタであり、
前記アンチヒューズ素子は、前記ＭＯＳトランジスタ素子の製造工程を利用し、且つ、特有の工程を追加することなく形成し得るものであり、前記チャネル領域に対応する前記第１導電型の所定領域と、該所定領域上に形成された前記ゲート絶縁膜に対応する絶縁膜と、該絶縁膜上に形成された前記ゲート電極に対応する前記第１導電型の電極部とを備えている、
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ゲート電極は前記第１導電型である、ことを特徴とする半導体装置。  
【請求項３】
請求項１又は請求項２に記載の半導体装置において、
前記アンチヒューズ素子は、前記ソース・ドレイン領域に対応する前記第２導電型の拡散領域を更に備えたＭＯＳトランジスタ型の素子である、ことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記拡散領域は、前記絶縁膜を介して前記電極部と重なり合うオーバーラップ領域を有している、ことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかに記載の半導体装置において、
前記第１導電型はｐ型である、ことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれかに記載の半導体装置において、
前記所定領域は、前記ＭＯＳトランジスタ素子の前記チャネル領域の不純物濃度以下の不純物濃度を有する、ことを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記所定領域の不純物濃度は、１×１０１６〜１×１０１８ｉｏｎｓ／ｃｍ３の範囲内にある、ことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれかに記載の半導体装置において、
前記所定領域は、窒素を含ませないようにしつつｐ型の不純物を導入して形成される、ことを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれかに記載の半導体装置において、
前記所定領域は、前記ＭＯＳトランジスタ素子の前記チャネル領域の製造工程と同一の製造工程で形成される領域である、ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良セルを冗長セルに置換するために用いられるアンチヒューズ素子を備えたＤＲＡＭ装置などの半導体装置に関する。
【背景技術】
【０００２】
従来、この種の半導体装置におけるアンチヒューズ素子として、特許文献１に示されるものがある。特許文献１のアンチヒューズ素子では、低プログラミング電圧で絶縁膜を絶縁破壊するために、基板表面に窒素（Ｎ２）をドーピングして酸化成長を抑制し、絶縁膜の膜厚を薄くする方法が提案されている。
【０００３】
【特許文献１】特開２００４−１１１９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のアンチヒューズ素子においては、基板表面に窒素（Ｎ２）をドーピングし、更に多量のボロン（Ｂ）をドーピングするなどして不純物濃度を高めなければ、ヒューズの切断電圧を下げると同時に絶縁破壊後における低抵抗化を実現することができない。
【０００５】
これらのドーピングは、通常のＭＯＳトランジスタの製造工程では行えないことから、製造工程数が増加する問題がある。即ち、アンチヒューズ素子は、ＭＯＳトランジスタ素子の製造工程をそのまま利用して製造することができないという問題がある。
【０００６】
このように従来の半導体装置におけるアンチヒューズ素子では、既存のＭＯＳトランジスタ素子の製造工程に変更を加えることなく既存の製造工程をそのまま利用して製造し得ない。
【０００７】
そこで、本発明は、新たな構造のアンチヒューズ素子を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、同一の半導体基板に少なくともＭＯＳトランジスタ素子とアンチヒューズ素子を備える半導体装置において、
前記ＭＯＳトランジスタ素子は、第１導電型のチャネル領域と、該チャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型とは異なる第２導電型のソース・ドレイン領域とを備えた第２導電型のＭＯＳトランジスタであり、
前記アンチヒューズ素子は、前記ＭＯＳトランジスタ素子の製造工程を利用し、且つ、特有の工程を追加することなく形成し得るものであり、前記チャネル領域に対応する前記第１導電型の所定領域と、該所定領域上に形成された前記ゲート絶縁膜に対応する絶縁膜と、該絶縁膜上に形成された前記ゲート電極に対応する前記第１導電型の電極部とを備えている、ことを特徴とする半導体装置を提供する。
【発明の効果】
【０００９】
本発明によれば、既存のＭＯＳトランジスタ素子の製造工程を利用してアンチヒューズ素子を形成することができる。従って、アンチヒューズ素子の製造工程数は、前述の特許文献１のように増加することがない。
【００１０】
また、本発明によれば、アンチヒューズ素子の電極部と所定領域が同一導電型であることから、絶縁破壊後に不純物が電極部から所定領域に拡散しても抵抗値のばらつきを抑制することができる。即ち、本発明には、ゲート絶縁破壊が絶縁膜のどの部分で起きても抵抗ばらつきが少なくなるという利点がある。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照しながら本発明の実施の形態における半導体装置について詳細に説明する。尚、第１の実施の形態及び第２の実施の形態における半導体装置は、いずれもＤＲＡＭ装置である。
【００１２】
（第１の実施の形態）
図１に示されるように、本発明の第１の実施の形態であるＤＲＡＭ装置１００は、同一のＳｉ基板に、ｐ型ゲート電極を有するｎＭＯＳトランジスタからなるセルトランジスタ１０１とアンチヒューズ素子１０２を備えている。
【００１３】
ここで、セルトランジスタ１０１は、ｐ型ウェル領域１０ａ内に位置するｐ型チャネル領域１１ａと、ｐ型チャネル領域１１ａ上に形成されたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上に形成されたｐ型ポリシリコンからなるｐ型ゲート電極１３ａと、Ｓｉ基板内でチャネル領域１１ａを挟んで両側に形成されたｎ型ソース・ドレイン領域１４ａ，１４ａ’と、ゲート絶縁膜１２ａ及びｐ型ゲート電極１３ａの側壁に形成されたサイドウォール１５ａ，１５ａ’から構成されている。
【００１４】
本実施の形態におけるアンチヒューズ素子１０２は、ｐ型ウェル領域１０ｂ内に位置するｐ型領域１１ｂと、ｐ型領域１１ｂ上に形成された絶縁膜１２ｂと、絶縁膜１２ｂ上に形成されたｐ型ポリシリコンからなるｐ型電極部１３ｂと、絶縁膜１２ｂ及びｐ型電極部１３ｂの側壁に形成されたサイドウォール１５ｂ，１５ｂ’から構成されている。
【００１５】
ｐ型領域１１ｂは、セルトランジスタ１０１のｐ型チャネル領域１１ａに対応し、絶縁膜１２ｂは、セルトランジスタ１０１のゲート絶縁膜１２ａに対応し、ｐ型電極部１３ｂは、セルトランジスタ１０１のｐ型ゲート電極１３ａに対応し、サイドウォール１５ｂ，１５ｂ’は、セルトランジスタ１０１のサイドウォール１５ａ，１５ａ’に対応している。
【００１６】
本実施の形態のアンチヒューズ素子１０２は、セルトランジスタ１０１の製造工程を利用して形成することができる。具体的には、ｐ型領域１１ｂは、セルトランジスタ１０１のｐ型チャネル領域１１ａの製造工程を利用して形成され、絶縁膜１２ｂは、セルトランジスタ１０１のゲート絶縁膜１２ａの製造工程を利用して形成され、ｐ型電極部１３ｂは、セルトランジスタ１０１のｐ型ゲート電極１３ａの製造工程を利用して形成され、サイドウォール１５ｂ，１５ｂ’は、セルトランジスタ１０１のサイドウォール１５ａ，１５ａ’の製造工程を利用して形成される。
【００１７】
ｐ型領域１１ｂの製造工程では、通常のｐ型チャネル形成の製造技術を用いて、ボロン（Ｂ）やインジウム（Ｉｎ）といったｐ型の不純物をＳｉ基板内にドーピングする。即ち、本発明におけるｐ型領域１１ｂは、特許文献１のように窒素を含ませる必要もなければ多量のｐ型の不純物をドーピングする必要もない。従って、本実施の形態における領域１１ｂにドーピングする不純物のドーズ量は、セルトランジスタ１０１のチャネル領域１１ａにドーピングする不純物のドーズ量と同じである。これにより、ｐ型領域１１ｂへのドーズ量は、一般的なチャネル領域を形成するためのドーズ量の１×１０１１〜１×１０１３ｉｏｎｓ／ｃｍ２の範囲内とすることができ、その結果、ｐ型領域１１ｂの不純物濃度は、１×１０１６〜１×１０１８ｉｏｎｓ／ｃｍ３の範囲内となる。
【００１８】
上述したように、本実施の形態におけるアンチヒューズ素子１０２は、ｐ型領域１１ｂをはじめ、絶縁膜１２ｂ及びｐ型電極部１３ｂの製造工程をセルトランジスタ１０１の各製造工程で用いられる製造技術及び製造工程をそのまま利用して形成することができるものであり、特許文献１に見られたような「特有の工程」を必要としない。
【００１９】
また、本実施の形態におけるアンチヒューズ素子１０２の構成によれば、ｐ型電極部１３ｂとｐ型領域１１ｂが同一導電型であることから、絶縁破壊後にｐ型電極部１３ｂのｐ型の不純物がｐ型領域１１ｂに拡散しても抵抗値に何ら影響を与えることはない。
【００２０】
尚、ｐ型領域１１ｂは、通常のトランジスタのチャネル領域として役割をもたないことから、セルトランジスタ１０１のｐ型チャネル領域１１ａ形成のためのドーピングに際し、アンチヒューズ素子１０２のｐ型領域１１ｂへのドーピングを行わないこととしても良い。この場合、ｐ型領域１１ｂの不純物濃度は、セルトランジスタ１０１のｐ型チャネル領域１１ａの不純物濃度以下でも良い。
【００２１】
また、本実施の形態においてはアンチヒューズ素子１０２をＳｉ基板内のｐ型ウェル領域１０ｂに形成していたが、ｐ型Ｓｉ基板に直接形成しても良い。
【００２２】
（第２の実施の形態）
次に、図２を参照しつつ本発明の第２の実施の形態によるＤＲＡＭ装置２００について説明する。図１及び図２から明らかなように本実施の形態によるＤＲＡＭ装置２００は、第１の実施の形態のＤＲＡＭ装置１００の変形例であり、同様の構成要素については図面上で同じ参照符号を付し、説明を省略する。
【００２３】
図２に示されるように、本実施の形態における半導体装置２００も、同一のＳｉ基板にメモリセルのセルトランジスタ１０１とアンチヒューズ素子１０３を備えている。
【００２４】
本実施の形態におけるアンチヒューズ素子１０３は、ｐ型領域１１ｂと、絶縁膜１２ｂと、ｐ型電極１３ｂと、サイドウォール１５ｂ，１５ｂ’からなる第１の実施の形態におけるアンチヒューズ素子１０２の構成に加えて、ｎ型拡散領域１４ｂ，１４ｂ’を更に備えている。
【００２５】
ｎ型拡散領域１４ｂ，１４ｂ’は、Ｓｉ基板内でｐ型領域１１ｂを挟んで両側に形成された領域であり、セルトランジスタ１０１のｎ型ソース・ドレイン領域１４ａ，１４ａ’に対応しているものである。
【００２６】
図２から理解される通り、本実施の形態におけるアンチヒューズ素子１０３は、ＭＯＳトランジスタ型であり、詳しくは、ｐ型ゲート電極を有するｎＭＯＳトランジスタ型のアンチヒューズ素子である。即ち、本実施の形態におけるアンチヒューズ素子１０３は、セルトランジスタ１０１と類似する形態で構成されている。
【００２７】
ｎ型拡散領域１４ｂ，１４ｂ’についてさらに詳述すると、ｎ型拡散領域１４ｂ，１４ｂ’は、セルトランジスタ１０１のソース・ドレイン拡散領域１４ｂ，１４ｂ’の製造工程を利用して形成されるものである。
【００２８】
また、ｎ型拡散領域１４ｂ，１４ｂ’は、絶縁膜１２ｂを介してｐ型電極部１３ｂと重なり合うオーバーラップ領域１６ｂ，１６ｂ’を有しており、このオーバーラップ領域１６ｂ，１６ｂ’の面積は、対応するセルトランジスタ１０１のオーバーラップ領域１６ａ，１６ｂより大きく形成するようにしても良い。
【００２９】
このｎ型拡散領域１４ｂ，１４ｂ’を有する本実施の形態におけるアンチヒューズ素子１０３も、前述した第１の実施の形態におけるアンチヒューズ素子１０２と同様に、セルトランジスタ１０１の製造工程をそのまま利用し、且つ何の工程も付加しないで製造することができる。
【００３０】
また、本実施の形態におけるアンチヒューズ素子１０３の構成によれば、ｎ型拡散領域１４ｂ，１４ｂ’にオーバーラップ領域１６ｂ，１６ｂ’を形成していることにより、ｐ型電極部１３ｂの端部とｎ型拡散領域１４ｂ，１４ｂ’の電界強度を高くすることができる。これにより絶縁膜１２ｂを低プログラミング電圧で破壊することができる。
【００３１】
加えて、上記のようにして絶縁膜１２ｂを破壊した場合、リークパスはｐ型電極部１３ｂとｎ型拡散領域１４ｂ，１４ｂ’間にできることとなり、そのリークパスを含めたパスの抵抗値は、第１の実施の形態の場合と比較して低くなる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施の形態によるＤＲＡＭ装置１００を示す断面図である。
【図２】本発明の第２の実施の形態によるＤＲＡＭ装置２００を示す断面図である。
【符号の説明】
【００３３】
１００，２００  ＤＲＡＭ装置
１０１    セルトランジスタ
１０２，１０３  アンチヒューズ素子
１０ａ，１０ｂ  ｐ型ウェル領域
１１ａ    ｐ型チャネル領域  
１１ｂ    ｐ型領域
１２ａ    ゲート絶縁膜
１２ｂ    絶縁膜
１３ａ    ｐ型ゲート電極
１３ｂ    ｐ型電極部
１４ａ，１４ａ’  ｎ型ソース・ドレイン領域
１４ｂ，１４ｂ’  ｎ型拡散領域
１５ａ，１５ａ’，１５ｂ，１５ｂ’  サイドウォール
１６ａ，１６ａ’，１６ｂ，１６ｂ’  オーバーラップ領域
【図１】
2007194486.tif 000003
【図２】
2007194486.tif 000004