(57)【要約】【課題】乱数の列を発生する基礎として使用できる乱数回路を提供する。【解決手段】乱数回路は、クロックパルス列を含むと共に中心周波数からオフセットした周波数を有するクロック信号を中心周波数で発生し得るオシレータと、第１状態から第２状態への移行を指すリセット信号を発生し得るリセット回路と、初期値を発生し得る初期値発生器と、オシレータ、リセット回路と初期値発生器の少なくとも１個に接続され、クロック信号、リセット信号と初期値の少なくとも１個を受信し得ると共に、周波数オフセット、移行タイミングと初期値の少なくとも１個に依存する乱数を発生し得るカウンタとを備える。【選択図】図１Ａ
2007179524.tif 000002
【特許請求の範囲】
【請求項１】
クロックパルス列を含むと共に中心周波数からオフセットした周波数を有するクロック信号を中心周波数で発生し得るオシレータと、第１状態から第２状態への移行を指すリセット信号を発生し得るリセット回路と、初期値を発生し得る初期値発生器と、オシレータ、リセット回路と初期値発生器の少なくとも１個に接続され、クロック信号、リセット信号と初期値の少なくとも１個を受信し得ると共に、周波数オフセット、移行タイミングと初期値の少なくとも１個に依存する乱数を発生し得るカウンタとを備える乱数回路。
【請求項２】
オシレータが、リングオシレータと水晶発振器の一方を含む請求項１に記載の乱数回路。
【請求項３】
電源電圧の整数倍である出力電圧を発生する電圧倍率器を更に備える請求項１に記載の乱数回路。
【請求項４】
出力電圧が所定の電圧レベルに達する時に移行が発生する請求項３に記載の乱数回路。
【請求項５】
カウンタが、クロック信号のクロックパルスの個数を初期値からカウントする請求項１に記載の乱数回路。
【請求項６】
カウンタが、移行に応じてカウント動作をリセットする請求項５に記載の乱数回路。
【請求項７】
初期値発生器が、初期値の複数のビットの一つに各々が対応する複数のユニットを含む請求項１に記載の乱数回路。
【請求項８】
第１電圧を供給し得る装置と、クロックパルス列を含むと共に中心周波数からオフセットした周波数を有するクロック信号を中心周波数で発生し得るオシレータと、第１電圧の整数倍である第２電圧を発生し得るチャージポンプと、一旦第２電圧が所定の電圧レベルに達すると第１状態から第２状態に移行するリセット信号を発生し得るリセット回路と、初期値を発生し得る初期値発生器と、クロック信号に応じてクロックパルスの個数を初期値からカウントすると共に、リセット信号の移行に応じて乱数を発生することのできるカウンタとを備える乱数回路。
【請求項９】
乱数が、周波数オフセット、リセット信号の移行と初期値の少なくとも１個に依存する請求項８に記載の乱数回路。
【請求項１０】
前記装置が、バッテリと整流器の一方を含む請求項８に記載の乱数回路。
【請求項１１】
オシレータが、クロック信号を大略一定の周波数で発生する請求項８に記載の乱数回路。
【請求項１２】
リセット信号が、第１状態から第２状態に大略一定の周期で移行する請求項８に記載の乱数回路。
【請求項１３】
初期値が所定値である請求項８に記載の乱数回路。
【請求項１４】
初期値発生器が、複数のユニットを含み、該ユニットの各々が、コンデンサ、ｐ型トランジスタとｎ型トランジスタを更に含む請求項８に記載の乱数回路。
【請求項１５】
前記ユニットの各々が、初期値の複数のビットの一つに対応する請求項１４に記載の乱数回路。
【請求項１６】
第１乱数を発生し得る第１乱数発生器と、第１乱数を受けて第２乱数を発生し得る第２乱数発生器とを備え、又、第１乱数発生器が、クロックパルス列を含むクロック信号を発生し得るオシレータ、第１状態から第２状態への移行を指すリセット信号を発生し得るリセット回路、初期値を発生し得る初期値発生器、及びクロック信号、リセット信号と初期値に応じて第１乱数を発生し得るカウンタを含む乱数回路。
【請求項１７】
第１電圧を発生し得る装置と、第１電圧の整数倍である第２電圧を発生し得る電圧倍率器とを更に備える請求項１６に記載の乱数回路。
【請求項１８】
前記装置が、バッテリと整流器の一方を含む請求項１７に記載の乱数回路。
【請求項１９】
整流器がキャリア信号を受信する請求項１８に記載の乱数回路。
【請求項２０】
カウンタが、クロック信号に応じて、クロックパルスの個数を初期値からカウントする請求項１９に記載の乱数回路。
【請求項２１】
カウンタが、移行に応じてカウント動作をリセットする請求項２０に記載の乱数回路。
【請求項２２】
乱数を発生する方法において、
第１電圧を供給するステップと、クロックパルス列を含むクロック信号を発生するステップと、第１電圧の整数倍である第２電圧を発生するステップと、第１状態と第２状態を含むリセット信号を発生するステップと、一旦第２電圧が所定の電圧レベルに達すると、第１状態と第２状態の一方から第１状態と第２状態の他方にリセット信号を移行させるステップと、初期値を発生するステップと、クロック信号に応じて、クロックパルスの個数を初期値からカウントするステップと、リセット信号の移行に応じて乱数を発生するステップとを備える方法。
【請求項２３】
複数のビットを含む初期値を発生するステップを更に備え、又、ビットの各々が、互いに独立のビット値を有する請求項２２に記載の方法。
【請求項２４】
第１電圧を直流バッテリから又はキャリア信号を整流することによって供給するステップを更に備える請求項２２に記載の方法。
【請求項２５】
リセット信号を大略一定の周期で移行させるステップを更に備える請求項２２に記載の方法。
【請求項２６】
所定値を有する初期値を発生するステップを更に備える請求項２２に記載の方法。
【請求項２７】
乱数を発生する方法において、
クロックパルス列を含むクロック信号を発生するステップと、第１状態から第２状態への移行を指すリセット信号を発生するステップと、初期値を発生するステップと、クロック信号、リセット信号と初期値に応じて第１乱数を発生するステップと、第１乱数をシード数として使用して、第２乱数を発生するステップとをそなえる方法。
【請求項２８】
クロック信号に応じて、クロックパルスの個数を初期値からカウントするステップを更に備える請求項２７に記載の方法。
【請求項２９】
移行に応じてカウント動作をリセットするステップを更に備える請求項２８に記載の方法。
【請求項３０】
複数のビットを含む初期値を発生するステップを更に備え、又、ビットの各々が、互いに独立のビット値を有する請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、乱数発生回路に関し、より詳しくは、シード数を発生する回路とシード数を発生する方法に関する。
【背景技術】
【０００２】
乱数発生器は、容易に識別できないパターンの数列を発生する計算の又は物理的な装置を指すので、その数列はランダムであるとして取扱われる。乱数発生器は、一般に、疑似乱数発生器とハードウエア乱数発生器に分類される。疑似乱数発生器は、真にランダム出力ではない乱数を生成するハードウエア装置の代わりに、アルゴリズムをインプリメントするソフトウエア・ルーチンをしばしば含む。疑似乱数発生器の原状（シード状態）と発生器によって用いられるアルゴリズムのインプリメンテーションが与えられると、疑似乱数発生器によって生成されるランダム出力は予測可能である、即ち、ランダムではない。言換えれば、もし同じアルゴリズムで動作する２個の乱数発生器が、同じシード値でシードされると、両発生器は、同じ数列を生成するだろう。一方、ハードウエア乱数発生器は、論理的に予測不能である物理的プロセスから乱数を発生する装置を含む。ハードウエア乱数発生器では、生成すべき数列を決定するシード値が、一般にランダムである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の例は、乱数の列を発生する基礎として使用できるランダムシード値を発生する回路と方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の例は、クロックパルス列を含むと共に中心周波数からオフセットした周波数を有するクロック信号を中心周波数で発生し得るオシレータと、第１状態から第２状態への移行を指すリセット信号を発生し得るリセット回路と、初期値を発生し得る初期値発生器と、オシレータ、リセット回路と初期値発生器の少なくとも１個に接続され、クロック信号、リセット信号と初期値の少なくとも１個を受信し得ると共に、周波数オフセット、移行タイミングと初期値の少なくとも１個に依存する乱数を発生し得るカウンタとを備える乱数回路を提供する。
【０００５】
本発明の例は、又、第１電圧を供給し得る装置と、クロックパルス列を含むと共に中心周波数からオフセットした周波数を有するクロック信号を中心周波数で発生し得るオシレータと、第１電圧の整数倍である第２電圧を発生し得るチャージポンプと、一旦第２電圧が所定の電圧レベルに達すると第１状態から第２状態に移行するリセット信号を発生し得るリセット回路と、初期値を発生し得る初期値発生器と、クロック信号に応じてクロックパルスの個数を初期値からカウントすると共に、リセット信号の移行に応じて乱数を発生することのできるカウンタとを備える乱数回路を提供する。
【０００６】
本発明のいくつかの例は、又、第１乱数を発生し得る第１乱数発生器と、第１乱数を受けて第２乱数を発生し得る第２乱数発生器とを備え、又、第１乱数発生器が、クロックパルス列を含むクロック信号を発生し得るオシレータ、第１状態から第２状態への移行を指すリセット信号を発生し得るリセット回路、初期値を発生し得る初期値発生器、及びクロック信号、リセット信号と初期値に応じて第１乱数を発生し得るカウンタを含む乱数回路を提供する。
【０００７】
本発明の例は、又、乱数を発生する方法において、第１電圧を供給するステップと、クロックパルス列を含むクロック信号を発生するステップと、第１電圧の整数倍である第２電圧を発生するステップと、第１状態と第２状態を含むリセット信号を発生するステップと、一旦第２電圧が所定の電圧レベルに達すると、第１状態と第２状態の一方から第１状態と第２状態の他方にリセット信号を移行させるステップと、初期値を発生するステップと、クロック信号に応じて、クロックパルスの個数を初期値からカウントするステップと、リセット信号の移行に応じて乱数を発生するステップとを備える方法を提供する。
【０００８】
本発明の例は、又、乱数を発生する方法において、
クロックパルス列を含むクロック信号を発生するステップと、第１状態から第２状態への移行を指すリセット信号を発生するステップと、初期値を発生するステップと、クロック信号、リセット信号と初期値に応じて第１乱数を発生するステップと、第１乱数をシード数として使用して、第２乱数を発生するステップとをそなえる方法を提供する。
【０００９】
上記の一般的な記載と以下の詳細な記載は、共に、例示的で説明的だけであって、特許請求の範囲のように本発明を限定するものではない。
【発明を実施するための最良の形態】
【００１０】
例が添付の図面に図示された本発明の各実施の形態を以下に詳細に説明する。できる限り、図面を通して、同じ又は類似の部分を指すのに同じ参照番号が使用される。
【００１１】
図１Ａは、本発明の１実施の形態にかかる乱数発生器１０のブロック図である。図１Ａにおいて、乱数発生器１０は、電源１１、オシレータ１２、チャージポンプ１３、レギュレータ１４、リセット回路１５、初期値発生器１６とカウンタ１７を含む。バッテリ等の電源１１は、オシレータ１２の発振を起こすのに十分な電源電圧を供給する。一旦発振すると、オシレータ１２は、チャージポンプ１３とカウンタ１７にクロック信号を発生する。１例では、オシレータ１２は、約１２メガヘルツ（ＭＨｚ）の中心周波数でクロック信号を発生するリングオシレータを含む。他のオシレータと比較して、リングオシレータは、精度がより低いと共に、クロック周波数において約１０％までの相対的に高い公差を有するため、中心周波数から０．１ＭＨｚの周波数オフセットを生じる。しかしながら、このような高い公差は、発生される乱数のランダム性を増大するのを助ける。
【００１２】
チャージポンプ１３は、複数のコンデンサ（不図示）と逆位相のクロックで制御されるスイッチを備える従来のスイッチドコンデンサ多段構造を含むが、これに限定されない。特に、チャージポンプ１３は、電源１１からの電源電圧によって充電されるコンデンサの電圧をオシレータ１２からのクロック信号に応じて増加する。チャージポンプ１３は、電源電圧の整数倍である出力電圧を供給する。レギュレータ１４は、チャージポンプ１３からの出力電圧を所定の電圧レベルに対して調整する。１例において、調整型チャージポンプが、チャージポンプ１３とレギュレータ１４の代わりに使用される。調整型チャージポンプは、例えば、電源１１から供給される電源電圧を引上げる電圧倍率器モジュールと、次に、電圧倍率器モジュールから送られる出力電圧を所定の電圧レベルに対して維持するレギュレータモジュールとを含む。
【００１３】
リセット回路１５は、リセット信号をカウンタ１７に供給する。１例において、もしレギュレータ１４からの調整電圧が所定の電圧レベルに達しないならば、リセット信号は論理的低状態に維持される一方、一旦調整電圧が所定の電圧レベルに達すると、リセット信号は論理的高状態に移行する。リセット信号の移行は、カウンタ１７をラッチする。即ち、論理的低状態から論理的高状態へのリセット信号の移行に応じて、クロック信号がカウンタ１７に供給されているため、カウンタ１７は、カウントされたカウント値を供給する。いくつかの例において、カウンタ１７は、リセット信号が論理的高状態から論理的低状態に移行するまでカウント値を供給する必要がない。調整された電圧が所定の電圧レベルに達する時間が不確かなため、カウンタ１７がラッチされる時間、よって、供給されるカウント値も不確かである。カウント値は、疑似乱数発生器の初期値、即ち、シード数として使用される乱数発生器１０の乱数（ＲＮ）として働く。１例において、乱数ＲＮが、１６ビット帯域幅を有することにより、１６ビット乱数発生器１０となる。
【００１４】
初期値発生器１６は、初期値をカウンタ１７に供給し、この初期値から乱数ＲＮがカウントされる。初期値は、クロック信号がカウンタ１７に供給される時間に大略供給される。１例において、初期値は１６ビット帯域幅を有することにより、１６ビット乱数発生器１０となる。その結果、カウンタ１７によって供給されるカウント値又は乱数ＲＮは、以下の数式から引出されるように、オシレータ１２による周波数オフセット（ＦＯＦＦＳＥＴ）、リセット回路１５の移行時間（ＴＲＥＳＥＴ）と初期値発生器１６の初期値（ＩＮＩＶ）の少なくとも１個に依存する。
ＲＮ＝ｆ（ＦＯＦＦＳＥＴ, ＴＲＥＳＥＴ, ＩＮＩＶ）
【００１５】
更に、乱数ＲＮは、チャージポンプ１３の充電効率、選択した所定の電圧レベルと初期値発生器１６の製造に関するプロセスパラメータに間接的に依存する。従って、乱数ＲＮは予測可能ではない。
【００１６】
図１Ｂは、図１Ａに図示されてランダムビット値を生成する初期値発生器１６のユニット１６−１回路図である。図１Ｂにおいて、ユニット１６−１は、Ｃと名付けたコンデンサと、Ｐと名付けたｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタとＮと名付けたｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタを含む。コンデンサＣは、電圧基準に接続された一端（番号付けなし）と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのゲートに接続された他端（番号付けなし）とを含む。ＰＭＯＳトランジスタＰは、ＤＣと名付けた電源に接続されたソースと、ユニット１６−１の出力電圧ＶＯＵＴが供給されるドレインとを有する。ＮＭＯＳトランジスタＮは、ＰＭＯＳトランジスタＰのドレインに接続されたドレインと、電圧基準に接続されたソースとを含む。ゲートにおける電圧レベルＶＣは、コンデンサＣの温度、ユニット１６−１の製造に使用されるプロセスパラメータ又はコンデンサＣの残留電荷に依存する。従って、ＶＣの値は予測可能ではない。もしＶＣが、ＰＭＯＳトランジスタＰをオンするのに十分なだけ負であると、出力電圧ＶＯＵＴは電源ＤＣの電圧レベルに大略引上げられる結果、ユニット１６−１は、論理的高値、即ち、論理１を供給する。もしＶＣが、ＮＭＯＳトランジスタＮをオンするのに十分なだけ正であると、出力電圧ＶＯＵＴは電源ＤＣの電圧レベルに大略引下げられる結果、ユニット１６−１は、論理的低値、即ち、論理０を供給する。１６ビット初期値発生器１６の場合、ユニット１６−１のようなユニットが総計で１６個必要である。１６個のユニットの各々は、合成初期値のビット値に対応する。コンデンサ条件はユニットにより異なるから、初期値発生器１６によって供給される初期値は、予測可能ではない、言換えれば、ランダムである。
【００１７】
図１Ｃは、図１Ａに図示された乱数発生器１０の概略タイミングチャートである。図１Ｃにおいて、オシレータ１２は、時間ｔ０まで発振せず、時間ｔ０においてクロックパルス列を含むクロック信号を供給する。初期値発生器１６は、クロックパルスの個数が初期値Ｋからカウントされる時以来大略同じ時間ｔ０にランダム初期値Ｋを供給する。カウント動作は、リセット信号の移行が時間ｔＮ＋１において発生するまで続く。カウンタ１７は、時間ｔＮ＋１において（Ｋ＋Ｎ）をカウントし、ここで、Ｎは、それまでカウントされたクロックパルスの個数である。値（Ｋ＋Ｎ）は、乱数として働き、次に、乱数発生器１０によって供給される。
【００１８】
いくつかの例において、オシレータ１２は、合成乱数ＲＮに対する周波数オフセットの影響を無視できるように相対的に低い公差を許容する水晶発振器を含む。例えば、オシレータ１２は、１０ＭＨｚの正確な周波数でクロック信号を供給する。本例における乱数ＲＮは以下の関数で表される。
2007179524.tif 000003
【００１９】
いくつかの例において、レギュレータ１４からの出力電圧が所定の電圧レベルと等しいかどうかに拘わらず、カウンタ１７をリセットする時間は定数である。例えば、カウンタ１７は、毎秒に１度リセットされる。本例における乱数ＲＮは以下の関数で表される。
2007179524.tif 000004
【００２０】
１例において、合成乱数に対する各ビットのランダム性の影響を無視できるように、初期値は、所定値、例えば、フルゼロ又はフルワン出力であり得る。本例における乱数ＲＮは以下の関数で表される。
2007179524.tif 000005
【００２１】
図２は、本発明の１例にかかる乱数を発生する方法のフローチャートである。図２において、ステップ２１で、電源電圧が供給される。電源電圧は、バッテリ等の電源からのＤＣ電圧や、入力ＡＣ電圧を整流する電圧整流器からの整流ＤＣ電圧を含む。ステップ２２で、クロックパルス列を含むクロック信号が、例えば、電源電圧に応じて発振するオシレータによって発生される。次に、ステップ２３で、初期値が供給される。ステップ２４で、クロックパルスの個数が初期値からカウントされる。ステップ２５で、電源電圧の整数倍である出力電圧が、例えば、チャージポンプ回路によって発生される。ステップ２６で、出力電圧が所定の電圧レベルに達しているかどうかを決定するために、出力電圧が所定の電圧レベルと比較される。もしＹＥＳであれば、ステップ２７で、カウントが供給される。そのカウントは、クロック信号の中心周波数からの周波数オフセット、出力電圧が所定の電圧レベルと等しくなる時間と初期値の少なくとも１個に依存する。
【００２２】
図３Ａは、本発明の１例に無線周波数識別（ＲＦＩＤ）装置３０の概略ブロック図である。図３Ａにおいて、ＲＦＩＤタグ又はトランスポンダとも呼ばれるＲＦＩＤ装置３０は、アナログモジュール３１，デジタルモジュール３２とメモリ３３を含む。アナログモジュール３１は、リーダ４０から送信されるキャリア信号をコイルアンテナ等のアンテナ３４を介して受信すると共に、キャリア信号を復調して、キャリア信号に含まれる指令を得る。指令は、一般に、電子製品コード（ＥＰＣ）規格に合致する識別（ＩＤ）情報とＲＦＩＤ装置３０が応答することを請求する。ＩＤ情報は、メモリ３３に記憶されていると共に、製品名とその製品に関する価格を含む。その指令は、メモリ３３に送られる前にデジタルモジュール３２によってデコードされる。デコード指令に応じてメモリ３３によって供給されたＩＤ情報は、デジタルモジュール３２によってエンコードされ、アナログモジュール３１によって変調されて、次に、アンテナ３４を介してリーダ４０に送信される。
【００２３】
ＲＦＩＤ産業では、ＲＦＩＤ装置とリーダの間のトラフィックは、複数のＲＦＩＤ装置が１台のリーダと大略同時に通信する時に発生する「タグ衝突」と呼ばれる現象を受ける。この問題を解決するには、ＲＦＩＤ装置に乱数を発生する乱数発生器を供給することである。複数のＲＦＩＤ装置によって供給される乱数を区別することによって、リーダは、特定の時間スロットにおいて特定のＩＤ情報を特定の乱数と合致させることができる。しかしながら、上記したように、疑似乱数発生器のような従来の乱数発生器は、予想可能で決してランダムではない数をしばしば供給する。それゆえに、タグ衝突は緩和されない。
【００２４】
再び図３Ａの１例において、ＲＦＩＤ装置３０は、アナログモジュール３１内のシード数発生器５０と、デジタルモジュール３２内の乱数発生器３２−１とを更に含む。シード数発生器５０は、シード数（ＳＮ）を発生し、シード数（ＳＮ）は、乱数発生器３２−１用初期シード値として働く予測不能の乱数である。疑似乱数発生器を含み得る乱数発生器３２−１は、シード数に基づく乱数を発生する。シード数は予測可能ではないので、乱数発生器３２−１によって供給される乱数も予測可能ではない。
【００２５】
図３Ｂは、図３Ａに図示のＲＦＩＤ装置３０のシード数発生器５０のブロック図である。図３Ｂにおいて、シード数発生器５０は、整流器５１が電源１１を置換している点を除いて、図１Ａに図示の乱数発生器１０に類似の構造を有する。整流器５１は、リーダ４０から送信されたキャリア信号を受信して、キャリア信号を整流することによってＤＣ電圧を得る。ＤＣ電圧は、オシレータ５２とチャージポンプ５３に供給される。オシレータ５２は、一旦発振すると、クロックパルス列を含むクロック信号をチャージポンプ５３とカウンタ５７に供給する。クロック信号は、オシレータ５２の中心周波数からの周波数オフセットを有する。クロック信号に応じて、チャージポンプ５３は、ＤＣ電圧の整数倍の出力電圧を供給する。出力電圧は、レギュレータ５４によって所定の電圧レベルに対して調整される。一旦出力電圧が所定の電圧レベルに達すると、リセット回路５５がカウンタ５７をラッチする。初期値発生器５６は、クロック信号がカウンタ５７に供給されるのと大略同時に初期値をカウンタ５７に供給する。カウンタ５７によって発生されるシード数ＳＮは、周波数オフセット、ラッチ時間と初期値の少なくとも１個に依存する。
【００２６】
ＲＦＩＤ装置３０は、指令（ＣＭＤ）を供給するように整流器５１とレギュレータ５４に電気接続された復調回路５８を更に備える。シード数ＳＮと指令ＣＭＤは、図３Ａに図示のデジタルモジュール３２に送られる。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の１例にかかる乱数発生器のブロック図である。
【図１Ｂ】図１Ａに図示されてランダムビット値を生成する初期値発生器のユニットの回路図である。
【図１Ｃ】図１Ａに図示された乱数発生器の概略タイミングチャートである。
【図２】本発明の１例にかかる乱数を発生する方法のフローチャートである。
【図３Ａ】本発明の１例にかかる無線周波数識別（ＲＦＩＤ）装置の概略ブロック図である。
【図３Ｂ】図３Ａに図示のＲＦＩＤ装置のシード数発生器のブロック図である。
【符号の説明】
【００２８】
１０  乱数発生器
１１  電源
１２  オシレータ
１３  チャージポンプ
１４  レギュレータ
１５  リセット回路
１６  初期値発生器
１７  カウンタ
３０  無線周波数識別（ＲＦＩＤ）装置
３１  アナログモジュール
３２  デジタルモジュール
３３  メモリ
４０  リーダ
５０  シード数発生器
５１  整流器
５８  復調回路
【図１Ａ】
2007179524.tif 000006
【図１Ｂ】
2007179524.tif 000007
【図１Ｃ】
2007179524.tif 000008
【図２】
2007179524.tif 000009
【図３Ａ】
2007179524.tif 000010
【図３Ｂ】
2007179524.tif 000011