(57)【要約】【課題】複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できるようにする。【解決手段】複合フィルタチップは、実装基板４１の上に実装された第１のフィルタチップ１１と第２のフィルタチップ２１とが積層された積層チップ３１からなる。第１のフィルタチップ１１は、シリコン基板の主面に形成されたフィルタ回路１２と、フィルタ回路１２と電気的に接続された複数のパッド１３とからなる。同様に、第２のフィルタチップ２１は、シリコン基板の主面に形成されたフィルタ回路２２と、フィルタ回路２２の両側に互いに間隔をおいて形成された複数のパッド２３とからなり、各パッド２３は、フィルタ回路１２と電気的に接続されている。第１のフィルタチップ１１と第２のフィルタチップ２１とは、シリコン基板の裏面を互いに対向させて、貼り合わされている。【選択図】図１
2007110202.tif 000002
【特許請求の範囲】
【請求項１】
主面上に第１のフィルタ回路が形成された第１のフィルタチップと、
主面上に第２のフィルタ回路が形成された第２のフィルタチップとを積層した積層チップを備えていることを特徴とする複合フィルタチップ。
【請求項２】
前記積層チップは、前記第１のフィルタチップの主面と反対側の面と前記第２のフィルタチップの主面と反対側の面とが対向していることを特徴とする請求項１に記載の複合フィルタチップ。
【請求項３】
前記積層チップは、前記第１のフィルタチップの主面と反対側の面と前記第２のフィルタチップの主面とが対向していることを特徴とする請求項１に記載の複合フィルタチップ。
【請求項４】
前記積層チップは、前記第１のフィルタチップの主面と前記第２のフィルタチップの主面とが対向していることを特徴とする請求項１に記載の複合フィルタチップ。
【請求項５】
前記第１のフィルタチップは、それぞれが前記第１のフィルタチップの主面上に形成され且つ前記第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、
前記第２のフィルタチップは、それぞれが前記第２のフィルタチップの主面上に形成され且つ前記第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、
前記各第２の端子は、それぞれ前記第２のフィルタチップを貫通するビアプラグにより前記第２のフィルタチップの主面と反対側の面に引き出されていることを特徴とする請求項３に記載の複合フィルタチップ。
【請求項６】
前記第１のフィルタチップは、それぞれが前記第１のフィルタチップの主面上に形成され且つ前記第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、
前記第２のフィルタチップは、それぞれが前記第２のフィルタチップの主面上に形成され且つ前記第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、
前記各第１の端子は、それぞれ前記第１のフィルタチップを貫通するビアプラグにより前記第１のフィルタチップの主面と反対側の面に引き出され、
前記各第２の端子は、それぞれ前記第２のフィルタチップを貫通するビアプラグにより前記第２のフィルタチップの主面と反対側の面に引き出されていることを特徴とする請求項４に記載の複合フィルタチップ。
【請求項７】
前記積層チップは、前記第１のフィルタチップと前記第２のフィルタチップとの間に設けられ、前記第１のフィルタチップと前記第２のフィルタチップとの間が気密に封止された空洞部を形成する側壁部材を有していることを特徴とする請求項５又は６に記載の複合フィルタチップ。
【請求項８】
前記第１のフィルタチップ及び第２のフィルタチップは平面方形状であり、
前記第１のフィルタチップは、それぞれが前記第１のフィルタチップの主面上において、前記第１のフィルタチップの対向する２辺に沿って形成され且つ前記第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、
前記第２のフィルタチップは、それぞれが前記第２のフィルタチップの主面上において、前記第２のフィルタチップの対向する２辺に沿って形成され且つ前記第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、
前記第１のフィルタチップと前記第２のフィルタチップとは、前記第１の端子が形成された側の対向辺と前記第２の端子が形成された側の対向辺とが互いに交差する方向に配置されていることを特徴とする請求項１から７のいずれか１項に記載の複合フィルタチップ。
【請求項９】
前記第１のフィルタ回路及び第２のフィルタ回路は、それぞれアンテナ共用器のフィルタ回路であることを特徴とする請求項１から８のいずれか１項に記載の複合フィルタチップ。
【請求項１０】
前記第１のフィルタ回路及び第２のフィルタ回路は、互いに異なる周波数帯域のフィルタ回路であることを特徴とする請求項９に記載の複合フィルタチップ。
【請求項１１】
前記第１のフィルタ回路及び第２のフィルタ回路は、一方が送信用フィルタ回路であり、他方が受信用フィルタ回路であることを特徴とする請求項９又は１０に記載の複合フィルタチップ。
【請求項１２】
前記第１のフィルタ回路及び第２のフィルタ回路は、送信用フィルタ回路であることを特徴とする請求項１０に記載の複合フィルタチップ。
【請求項１３】
前記第１のフィルタ回路及び第２のフィルタ回路は、受信用フィルタ回路であることを特徴とする請求項１０に記載の複合フィルタチップ。
【請求項１４】
前記第１のフィルタチップ及び第２のフィルタチップのうちの少なくとも一方は、その主面と反対側の面に形成された４分の１波長位相回転回路を有していることを特徴とする請求項１から１３のいずれか１項に記載の複合フィルタチップ。
【請求項１５】
前記第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、薄膜バルク音響共振子フィルタからなることを特徴とする請求項１から１４のいずれか１項に記載の複合フィルタチップ。
【請求項１６】
前記第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、表面弾性波フィルタからなることを特徴とする請求項１から１５のいずれか１項に記載の複合フィルタチップ。
【請求項１７】
前記積層チップを実装する実装用基板をさらに備え、
前記第１のフィルタチップは、前記実装用基板にワイヤレスボンディングにより実装され、
前記第２のフィルタチップは、前記実装用基板にワイヤボンディングにより実装されていることを特徴とする請求項１から１７のいずれか１項に記載の複合フィルタチップ。
【請求項１８】
前記積層チップを実装する実装用基板をさらに備え、
前記積層チップは、樹脂によりモールドされて前記実装用基板に実装されていることを特徴とする請求項７に記載の複合フィルタチップ。
【請求項１９】
主面上にフィルタ回路が形成されたフィルタチップと、主面上に半導体回路が形成された半導体チップとが積層された積層チップを備えていることを特徴とする複合フィルタチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタチップを積層した複合フィルタチップに関し、特に共用器等に用いる複合フィルタチップに関する。
【背景技術】
【０００２】
携帯電話等の無線通信機器においては、送信波の不要輻射、送信波の受信部への回り込みによる感度劣化、受信部へのイメージ妨害等を防ぐため、アンテナ端子と増幅器との間においてフィルタリングを行う必要がある。従来から、このようなフィルタリング用のフィルタとして、ＳＡＷ（表面弾性波）フィルタ及び誘電体フィルタを用いた段間フィルタ及び共用器等が使用されている。近年では、送受信の周波数間隔が狭いＰＣＳ(Personal Communication Services）のような、より急峻なフィルタ特性を必要とするシステムにおいては、特に薄膜音響共振子（ＦＢＡＲ）フィルタが用いられている。
【０００３】
ＳＡＷフィルタは、圧電体基板上にくし型電極を形成し、圧電基板表面を伝播する表面弾性波を利用したフィルタであり、表面弾性波を妨げないために、圧電基板の表面に空洞部を形成する必要がある。
【０００４】
また、ＦＢＡＲフィルタの多くは、圧電体薄膜の縦方向音響共振を利用した共振器を、ラダー型に組み合わせたフィルタであり、ＦＢＡＲフィルタに用いる共振器は、圧電体薄膜の両面を金属電極で挟みこんだＭＩＭ(Metal-Insulator-Metal)構造を有している。共振器の音響共振を妨げないようにするために、フィルタをパッケージする際に電極の上下に空洞部を設けたり、上面に設けられた電極の上に空洞部を設け、下面に設けられた電極の下にＳＭＲ（Solid-Mounted-Reflector)を設けたりして封止することが一般的である。さらに、電極及び圧電体膜の劣化を防止するために封止を気密封止とすることが必要である。
【０００５】
このように、空洞部を形成すると共に気密封止をしなければならないためＳＡＷフィルタ及びＦＢＡＲフィルタは、以下のようにして実装されている。
【０００６】
（第１の従来例）
図１４（ａ）及び（ｂ）は第１の従来例に係るＦＢＡＲフィルタを用いた共用器であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のXIVｂ−XIVｂ線における断面構成を示している。図１４に示すように送信用フィルタチップ７０１及び受信用フィルタチップ７０２が、実装用基板７０３の上にそれぞれ半田ボール７０６を介在させてフリップチップ実装されている。送信用フィルタチップ７０１及び受信用フィルタチップ７０２は、ラミネートフィルム７０４により覆われ気密封止され、さらに封止樹脂７０５により樹脂封止されている。ラミネートフィルム７０４は、送信用フィルタチップ７０１及び受信用フィルタチップ７０２と実装用基板７０３との間に形成された空隙に封止樹脂７０５が侵入することを防止し、空洞部を確保するために設けられている（非特許文献１を参照。）。
【０００７】
（第２の従来例）
図１５（ａ）及び（ｂ）は第２の従来例に係る封止済みＦＢＡＲフィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のXVｂ−XVｂ線における断面構成を示している。
【０００８】
図１５に示すように封止済みＦＢＡＲフィルタチップは、主面上にフィルタ回路が形成されたＦＢＡＲフィルタチップ８０２とシリコンマイクロキャップ８０１とからなる。ＦＢＡＲフィルタチップ８０２とマイクロキャップ８０１は、金メッキの端子８０３及び封止用リング８０５により接続されており、ＦＢＡＲフィルタチップの主面側は気密封止されている。フィルタの端子については、マイクロキャップ８０３に開けられた貫通穴から取り出しを行う。貫通穴についても、金メッキにより、封止されている（非特許文献２を参照。）。
【０００９】
２つの封止済みＦＢＡＲフィルタチップを実装用基板上に並べて配置することにより、共用器を得ることができる。この場合には、ＦＢＡＲフィルタチップが既に気密封止されているため、共用器全体を気密封止する必要がない。
【非特許文献１】「次世代デジタルアーキテクチャテクノロジーシリーズ第１巻（Ｖｏｌ．１）ワンチップ携帯電話用ＬＳＩ実現に向けた技術の現状と今後の動向」、２００５年４月１５日、第４部  ｐ．７０−７２
【非特許文献２】「アジレント・シンポジウム・ウィーク２００３(Agilent Symposium Week 2003) コンポーネント・テスト・シンポジウム、セミナーテキスト」、２００３年、ｐ．１−２２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、無線通信機器においては、送信用及び受信用の２つのフィルタチップが必要であり、従来のフィルタチップを無線通信機器のフィルタとして用いる際には、実装用基板の上に送信用フィルタチップと受信用フィルタチップとを並べて配置する必要がある。近年の携帯電話等の小型化に伴い、フィルタの小型化が必要とされているが、フィルタチップを並列に配置しなければならないため、フィルタチップの占有面積が増大するという問題がある。
【００１１】
特に、携帯電話のマルチバンド化に伴いさらに多くのフィルタが必要とされ、フィルタチップの実装面積がさらに増大するという問題もある。
【００１２】
本発明は、前記従来の問題を解決し、複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明はフィルタチップを、複合フィルタチップとし、複数のフィルタチップが積層された構成とする。
【００１４】
具体的の本発明に係る第１の複合フィルタチップは、主面上に第１のフィルタ回路が形成された第１のフィルタチップと、主面上に第２のフィルタ回路が形成された第２のフィルタチップとを積層した積層チップを備えていることを特徴とする。
【００１５】
本発明の複合フィルタチップによれば、２つのフィルタチップが積層された積層チップを備えているため、共用器等の複数のフィルタチップを用いる回路を１つの複合チップにより形成することができる。これにより、複数のフィルタチップを平面的に配置した場合と比べて、共用器等の面積を大幅に縮小することができ、機器に占めるフィルタチップの面積を小さく抑えることが可能となる。
【００１６】
第１の複合フィルタチップにおいて、積層チップは、第１のフィルタチップの主面と反対側の面と第２のフィルタチップの主面と反対側の面とが対向していることが好ましい。また、積層チップは、第１のフィルタチップの主面と反対側の面と第２のフィルタチップの主面とが対向していてもよく、第１のフィルタチップの主面と第２のフィルタチップの主面とが対向していてもよい。
【００１７】
第１の複合フィルタチップにおいて、第１のフィルタチップは、それぞれが第１のフィルタチップの主面上に形成され且つ第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、第２のフィルタチップは、それぞれが第２のフィルタチップの主面上に形成され且つ第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、各第２の端子は、それぞれ第２のフィルタチップを貫通するビアプラグにより第２のフィルタチップの主面と反対側の面に引き出されていることが好ましい。このような構成とすることにより、第２のフィルタチップと実装用基板との配線を第２のフィルタチップの裏面から行うことができるので、実装を容易に行うことができる。
【００１８】
また、第１のフィルタチップは、それぞれが第１のフィルタチップの主面上に形成され且つ第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、第２のフィルタチップは、それぞれが第２のフィルタチップの主面上に形成され且つ第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、各第１の端子は、それぞれ第１のフィルタチップを貫通するビアプラグにより第１のフィルタチップの主面と反対側の面に引き出され、各第２の端子は、それぞれ第２のフィルタチップを貫通するビアプラグにより第２のフィルタチップの主面と反対側の面に引き出されていてもよい。このような構成とすることにより、第１のフィルタチップ及び第２のフィルタチップ共に裏面から配線を行うことができる。
【００１９】
第１の複合フィルタチップにおいて、積層チップは、第１のフィルタチップと第２のフィルタチップとの間に設けられ、第１のフィルタチップと第２のフィルタチップとの間が気密に封止された空洞部を形成する側壁部材を有していることが好ましい。このような構成とすることにより、第１のフィルタチップと第２のフィルタチップとの間の空間を密閉することができるので、気密封止を簡略化する又は気密封止を不要とすることができる。これにより、気密封止に要する面積を削減することができると共に、実装工程を簡略化することができる。
【００２０】
第１の複合フィルタチップにおいて、第１のフィルタチップ及び第２のフィルタチップは平面方形状であり、第１のフィルタチップは、それぞれが第１のフィルタチップの主面上において、第１のフィルタチップの対向する２辺に沿って形成され且つ第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、第２のフィルタチップは、それぞれが第２のフィルタチップの主面上において、第２のフィルタチップの対向する２辺に沿って形成され且つ第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、第１のフィルタチップと第２のフィルタチップとは、第１の端子が形成された側の対向辺と第２の端子が形成された側の対向辺とが互いに交差する向きに配置されて積層されていることが好ましい。このような構成とすることにより第１のフィルタチップの入出力端子と第２のフィルタチップの入出力端子とが高周波的に結合することを抑えることができる。
【００２１】
第１の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、それぞれアンテナ共用器のフィルタ回路であることが好ましい。
【００２２】
本発明の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、互いに異なる周波数帯域のフィルタ回路であることが好ましい。このような構成とすることにより、第１のフィルタ回路の入出力端子と第２のフィルタ回路の入出力端子とのアイソレーションを高めることができる。
【００２３】
第１の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、一方が送信用フィルタ回路であり、他方が受信用フィルタ回路であることが好ましい。
【００２４】
本発明の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、いずれも送信用フィルタ回路であることが好ましい。また、第１のフィルタ回路及び第２のフィルタ回路は、いずれも受信用フィルタ回路であってもよい。
【００２５】
第１の複合フィルタチップにおいて、第１のフィルタチップ及び第２のフィルタチップのうちの少なくとも一方は、その主面と反対側の面に形成された４分の１波長位相回転回路を有していることが好ましい。このような構成とすることにより、占有面積を削減することができる。
【００２６】
第１の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、薄膜バルク音響共振子フィルタからなることが好ましく、第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、表面弾性波フィルタであってもよい。
【００２７】
第１の複合フィルタチップは、積層チップを実装する実装用基板をさらに備え、第１のフィルタチップは、実装用基板にワイヤレスボンディングにより実装され、第２のフィルタチップは、実装用基板にワイヤボンディングにより実装されていることが好ましい。
【００２８】
第１の複合フィルタチップは、積層チップを実装する実装用基板をさらに備え、積層チップは、樹脂によりモールドされて実装用基板に実装されていることが好ましい。このような構成とすることにより、気密封止パッケージを用いる場合と比べて、フィルタチップの占有面積を小さく抑えることができる。
【００２９】
本発明に係る第２の複合フィルタチップは、主面上にフィルタ回路が形成されたフィルタチップと、主面の上に半導体回路が形成された半導体チップとが積層された積層チップを備えていることを特徴とする。第２の複合フィルタチップによれば、フィルタチップと半導体チップとが積層された複合フィルタチップを備えているため、複合フィルタチップが占める面積を抑えることができる。また、フィルタチップの主面と半導体チップの裏面とを対向させて積層することによりフィルタ回路を気密封止することができるので、気密封止に要する面積を削減し、実装の際の気密封止工程を削減することができる。
【発明の効果】
【００３０】
本発明の複合フィルタチップによれば、複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は第１の実施形態に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
【００３２】
図１に示すように、本実施形態の複合フィルタチップは、実装用基板４１の上に実装された積層チップ３１からなる。積層チップ３１は、第１のフィルタチップ１１と第２のフィルタチップ２１とが積層されて形成されている。
【００３３】
第１のフィルタチップ１１は、シリコンからなる基板の主面（表面）に形成されたフィルタ回路１２と、フィルタ回路１２の両側に互いに間隔をおいて形成された複数のパッド１３とからなる。フィルタ回路１２は、例えば複数の薄膜バルク音響共振子（ＦＢＡＲ）がラダー型に組み合わされて形成されたフィルタである。各パッド１３は、フィルタ回路１２と電気的に接続されており、例えば、２個の入出力端子と４個の接地端子とからなる。
【００３４】
同様に、第２のフィルタチップ２１は、シリコンからなる基板の主面（表面）に形成されたフィルタ回路２２と、フィルタ回路２２の両側に互いに間隔をおいて形成された複数のパッド２３とからなり、各パッド２３は、フィルタ回路１２と電気的に接続されている。
【００３５】
第１のフィルタチップ１１と第２のフィルタチップ２１とは、基板の主面と反対側の面（裏面）を互いに対向させて、貼り合わされている。第１のフィルタチップ１１と第２のフィルタチップ２１との貼り合わせには、銀ペースト又は接着材等の既知の方法を用いることができる。
【００３６】
積層チップ３１は、第１のフィルタチップ１１を下にして実装用基板４１の上に実装されている。第１のフィルタチップ１１の各パッド１３は、半田ボール４３を介在させてフリップチップ実装され、第２のフィルタチップ２１の各パッド２３は、ワイヤ４２によりワイヤボンド実装されている。
【００３７】
なお、本実施形態の複合フィルタチップは、最終的には図２に示すように気密パッケージ４５により気密封止して外気の侵入によるフィルタ回路の劣化を防止する。
【００３８】
このように、本実施形態の複合フィルタチップは、２個のフィルタチップが立体的に配置されている。このため、共用器等の複数のフィルタチップを必要とする回路を形成する際に、実装用基板の上に２個のフィルタチップを平面的に配置した場合と比べてフィルタチップの占有面積を大幅に低減することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図３（ａ）及び（ｂ）は第２の実施形態に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面構成を示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００３９】
本実施形態の複合フィルタチップは、第１のフィルタチップ１１と第２のフィルタチップ２１とが、互いに主面を対向させて積層されている。また、第１のフィルタチップ１１と第２のフィルタチップ２１とは、側壁部材３２を介在させて貼り合わされている。側壁部材３２は、第１のフィルタチップ１１及び第２のフィルタチップ２１の外縁部を囲むように形成されており、第１のフィルタチップ１１と第２のフィルタチップ２１との間には空洞部３３が形成されている。空洞部３３は密閉されているため、フィルタ回路１２及びフィルタ回路２２は気密封止される。従って、積層チップ３１の外側に気密封止用のスペースを設ける必要がない。
【００４０】
また、第１のフィルタチップ１１及び第２のフィルタチップ２１には、基板を貫通するビアプラグ１４及びビアプラグ２４がそれぞれ形成されており、パッド１３及びパッド２３は、第１のフィルタチップ１１及び第２のフィルタチップ２１の裏面にそれぞれ引き出されている。このため、パッド１３及びパッド２３と実装用基板４１との間の配線を容易に行うことができる。例えば、第１のフィルタチップ１１は、半田バンプ等を介在させてワイヤレスボンディングにより実装し、第２のフィルタチップ２１は、ワイヤボンディングにより実装すればよい。
【００４１】
次に、第２の実施形態に係る積層チップ３１の製造方法について図面を参照して説明する。図４（ａ）及び（ｂ）は積層前の第１のフィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIVｂ−IVｂ線における断面構成を示している。図５（ａ）及び（ｂ）は積層前の第２のフィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面構成を示している。図６（ａ）及び（ｂ）は第１のフィルタチップと第２のフィルタチップとを積層した積層チップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のVIｂ−VIｂ線における断面構成を示している。
【００４２】
図４に示すように第１のフィルタチップ１１はシリコンからなる基板に形成されており、第１のフィルタチップ１１の主面側には、中央部にフィルタ回路１２が形成されている。フィルタ回路１２は、複数のＦＢＡＲがラダー型に組み合わせて形成されている。第１のフィルタチップ１１の主面におけるフィルタ回路１２が形成された領域の両側には、３個ずつ６個のパッド１３が形成されており、各パッド１３はフィルタ回路１２と電気的に接続され、入出力端子及び接地端子の機能が割り振られている。なお、パッドの数は一例であり、フィルタ回路の構成に応じて適宜変更してよい。
【００４３】
パッド１３はビアプラグ１４により第１のフィルタチップ１１の裏面に引き出されている。ビアプラグ１４は、第１のフィルタチップ１１を貫通するビアホールに埋め込まれた導電性材料からなる。ビアホールへの導電性材料の埋め込みは、金メッキ等の既知の方法により行えばよい。また、ビアホールの側壁には酸化シリコンからなる絶縁膜（図示せず）が設けられており、ビアプラグ１４は基板と絶縁されている。
【００４４】
第１のフィルタチップ１１の主面の外縁部には、フィルタ回路１２及びパッド１３が形成された領域を囲むように金からなる第１のリング状部材１６が形成されている。第１のリング状部材１６は、金メッキ等により形成すればよい。
【００４５】
同様にして、図５に示すように第２のフィルタチップ２１は、基板の主面側にフィルタ回路２２及び複数のパッド２３と、第２のリング状部材２６とが形成されており、各パッド２３は第２の基板を貫通するビアプラグ２４によって、第２のフィルタチップ２１の裏面に引き出されている。
【００４６】
図６に示すように第１のリング状部材１６と第２のリング状部材２６とを重ね合わせて、加圧状態で加熱することにより、第１のフィルタチップ１１と第２のフィルタチップ２１とを接着し、積層チップ３１を形成する。なお、接着は超音波照射等により行ってもよい。第１のフィルタチップ１１と第２のフィルチップ２１との間の空洞部３３は、第１のリング部材１６と第２のリング部材２６とが接着されて形成された側壁部材３２により密閉されている。
【００４７】
本実施形態の積層チップ３１は、フィルタ回路１２及びフィルタ回路２２が外気から遮断されているため、実装基板に実装した後に気密封止をする必要がない。このため、フィルタチップを積層したことにより占有面積を削減できるだけでなく、気密封止パッケージが不要となることにより占有面積を大幅に削減することができる。
【００４８】
なお、本実施形態の複合フィルタチップは、図７に示すように樹脂によりモールドして樹脂パッケージ４６による実装を行うことが可能である。この場合、実装用基板４１は、リードフレームとすればよい。
【００４９】
（第２の実施形態の一変形例）
以下に、本発明の第２の実施形態の一変形例について図面を参照して説明する。図８（ａ）及び（ｂ）は本変形例に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面構成を示している。図８において図３と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００５０】
本変形例の複合フィルタチップは、第１のフィルタチップ１１の向きと第２のフィルタチップ２１の向きとを、９０度ずらして積層している。
【００５１】
第１のフィルタチップ１１及び第２のフィルタチップにおいて、３個ずつ並んだパッドの中央を入出力端子とし、両端を接地端子とした場合等において、図３に示すように第１のフィルタチップ１１と第２のフィルタチップ２１とを重ね合わせると、入出力端子同士が接近してしまう。これにより、入出力端子の間に高周波的な結合が生じ高周波特性が劣化する恐れがある。しかし、本変形例のように第１のフィルタチップ１１のパッド１３が形成された辺と、第２のフィルタチップ２１のパッド２３が形成された辺とが交差する方向にして重ね合わせることにより、第１のフィルタチップ１１の入出力端子と第２のフィルタチップ２１の入出力端子との距離を保つことができる。これにより、入出力端子同士の間に高周波的な結合が生じて特性が劣化することを防ぐことができる。
【００５２】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図９（ａ）及び（ｂ）は第３の実施形態に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIXｂ−IXｂ線における断面構成を示している。図９において図３と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００５３】
本実施形態の複合フィルタチップは、第１のフィルタチップ１１の裏面と第２のフィルタチップ２１の主面とを対向させて積層されている。第１のフィルタチップ１１と第２のフィルタチップ２１とは、側壁部材３２を介在させて積層されている。側壁部材３２は、第１のフィルタチップ１１及び第２のフィルタチップ２１の外縁部を囲むように形成されており、空洞部３３は気密に封止されている。これにより、フィルタ回路２２は気密封止される。
【００５４】
この場合フィルタ回路１２は密閉されていないが、積層チップ３１を実装用基板４１に実装する際に、第１のフィルタチップ１１の主面を実装用基板４１の主面と対向させてフリップチップ実装すれば、第１のフィルタチップ１１と実装用基板４１との間の空間のみを気密封止すればよく、容易に気密封止をすることが可能となる。また、気密封止による占有面積の増加も抑えることができる。さらに、第１のフィルタチップにはビアプラグを設ける必要がないため、第１のフィルタチップを形成する工程を簡略化することができる。
【００５５】
（第３の実施形態の一変形例）
以下に、本発明の第３の実施形態の一変形例について図面を参照して説明する。図１０は本変形例に係る複合フィルタチップの断面構成を示している。図１０において図９と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００５６】
図１０に示すように本変形例の複合フィルタチップは、第１のフィルタチップ１１に代えて半導体チップ５１が積層されている。半導体チップ５１は気密封止する必要がないため、占有面積を減らし、工程も簡略化することができる。
【００５７】
なお、図では、半導体チップの方をフリップチップ実装しているが、フィルタチップの方をフリップチップ実装してもよい。
【００５８】
（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図１１及び１２は第４の実施形態に係る複合フィルタチップを用いた共用器の回路構成を示している。
【００５９】
図１１は２ＧＨｚ帯Ｗ−ＣＤＭＡ用のシングルバンド用の共用器を示しており、本発明の各実施形態及び各変形例に示した複合フィルタチップを用いて形成している。２個のフィルタチップが積層された複合フィルタチップの一方のフィルタチップを受信用フィルタチップ６１として用い、他方のフィルタチップを送信用フィルタチップ６２として用いている。受信用フィルタチップ６１及び送信用フィルタチップ６２の一方の入出力端子は、それぞれアンテナ端子６４と接続され、受信用フィルタチップ６１の他方の入出力端子は、受信回路（図示せず）と接続され、送信用フィルタチップ６２の他方の入出力端子は送信回路（図示せず）と接続されている。また、送信信号が受信回路に回り込むことを防ぐために、受信用フィルタチップ６１は４分の１波長の位相回転回路６３を介在させてアンテナ端子６４と接続されている。
【００６０】
これにより、占有面積が小さい共用器を得ることができる。また、第２の実施形態の複合フィルタチップ等を用いることにより、気密封止も不要とすることができる。また、第２の実施形態の一変形例の複合フィルタチップを用いることにより、入出力端子間のアイソレーションを向上することが可能である。
【００６１】
図１２はマルチバンド用の共用器の一例を示しており、本発明の各実施形態及び各変形例に示した複合フィルタチップを２個組み合わせて形成している。図１２に示すようにマルチバンド用共用器は９００ＭＨｚ帯の共用器７１及び１．７ＧＨｚ帯の共用器７２と、単極双投スイッチであるＩＣスイッチ７４から構成されている。
【００６２】
マルチバンド共用器は、アンテナ端子７５をアンテナと接続し、ＩＣスイッチ７４により各バンドを切り替えて、送信受信のやり取りをする。マルチバンド共用器を実装した携帯電話においては消費電流、バンド間の信号のアイソレーションの観点から、一般的に１つのバンドを使用している間、他のバンドの回路はオフ状態とする。
【００６３】
このため、複合フィルタチップの２つのフィルタチップをそれぞれ異なったバンドに割り振ることにより、２つのフィルタチップの一方が必ずオフ状態となるため、アイソレーションを大きく取ることが可能となる。
【００６４】
例えば、２個の複合フィルタチップのうちの一方を、９００ＭＨｚ帯の共用器７１の受信用フィルタチップ及び１．７ＧＨｚ帯の共用器７２の受信用フィルタチップとし、他方を、９００ＭＨｚ帯の共用器７１の送信用フィルタチップ及び１．７ＧＨｚ帯の共用器７２の送信用フィルタチップとする。
【００６５】
このようにすれば、９００ＭＨｚ帯及び１．７ＧＨｚ帯の送信用フィルタチップと受信用フィルタチップとがそれぞれ空間的に分離される。また、共用器７１及び共用器７２の少なくとも一方は必ずオフ状態であるため、アイソレーションを大きく取ることができる。なお、受信用フィルタチップ同士及び送信用フィルタチップ同士を組み合わせる例を示したが、バンドが異なる受信用フィルタチップと送信用フィルタチップとを組み合わせてもよい。
【００６６】
本実施形態のマルチバンド共用器は、９００ＭＨｚ帯及び１．７ＧＨｚ帯の２つのバンドの共用器を示しているが、例えば２．０ＧＨｚ帯を加えた３つのバンドの共用器としてもよく、４つ以上のバンドの共用器に適用することも可能である。また、周波数帯は必要に応じて任意に設定してよい。
【００６７】
さらに、図１３に示すように位相回転回路をフィルタチップの裏面に形成してもよい。このようにすれば、位相回転回路を実装基板側に形成する必要が無くなり、コストダウン及び小型化に寄与できる。
【００６８】
なお、各実施形態及び各変形例において、フィルタ回路にＦＢＡＲフィルタを用いる例を示したが、ＳＡＷフィルタを用いてもよい。また、２つのフィルタチップのうちの一方をＦＢＡＲフィルタとし、他方をＳＡＷフィルタとしてもよい。また、フィルタ回路はラダー型に限らず、ラティス型等であってもよい。
【産業上の利用可能性】
【００６９】
本発明の複合フィルタチップは、複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現でき、特に共用器等に用いる複合フィルタチップとして有用である。
【図面の簡単な説明】
【００７０】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】本発明の第１の実施形態に係る複合フィルタチップの実装例を示す断面図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面図である。
【図４】（ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップに用いる第１のフィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のIVｂ−IVｂ線における断面図である。
【図５】（ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップに用いる第２のフィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面図である。
【図６】（ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップに用いる積層チップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIｂ−VIｂ線における断面図である。
【図７】本発明の第２の実施形態に係る複合フィルタチップの実装例を示す断面図である。
【図８】（ａ）及び（ｂ）は本発明の第２の実施形態の一変形例に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面図である。
【図９】（ａ）及び（ｂ）は本発明の第３の実施形態に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のIXｂ−IXｂ線における断面図である。
【図１０】本発明の第３の実施形態の一変形例に係る複合フィルタチップを示す断面図である。
【図１１】本発明の第４の実施形態に係る複合フィルタチップを用いた共用器を示すブロック図である。
【図１２】本発明の第４の実施形態に係る複合フィルタチップを用いたマルチバンド用共振器を示すブロック図である。
【図１３】本発明の第４の実施形態に係る位相回転回路を備えた複合フィルタチップを示す平面図である。
【図１４】第１の従来例に係るフィルタチップであり、（ａ）は平面図であり、（ｂ）は（ａ）のXIVｂ−XIVｂ線における断面図である。
【図１５】第２の従来例に係るフィルタチップであり、（ａ）は平面図であり、（ｂ）は（ａ）のXVｂ−XVｂ線における断面図である。
【符号の説明】
【００７１】
１１    第１のフィルタチップ
１２    フィルタ回路
１３    パッド
１４    ビアプラグ
１６    第１のリング状部材
２１    第２のフィルタチップ
２２    フィルタ回路
２３    パッド
２４    ビアプラグ
２６    第２のリング状部材
３１    積層チップ
３２    側壁部材
３３    空洞部
４１    実装用基板
４２    ワイヤ
４３    半田ボール
４５    気密封止パッケージ
４６    樹脂パッケージ
５１    半導体チップ
６１    受信用フィルタチップ
６２    送信用フィルタチップ
６３    位相回転回路
６４    アンテナ端子
７１    ９００ＭＨｚ帯域用共用器
７２    １．７ＧＨｚ帯域用共用器
７４    ＩＣスイッチ
７５    アンテナ端子
【図１】
2007110202.tif 000003
【図２】
2007110202.tif 000004
【図３】
2007110202.tif 000005
【図４】
2007110202.tif 000006
【図５】
2007110202.tif 000007
【図６】
2007110202.tif 000008
【図７】
2007110202.tif 000009
【図８】
2007110202.tif 000010
【図９】
2007110202.tif 000011
【図１０】
2007110202.tif 000012
【図１１】
2007110202.tif 000013
【図１２】
2007110202.tif 000014
【図１３】
2007110202.tif 000015
【図１４】
2007110202.tif 000016
【図１５】
2007110202.tif 000017