(57)【要約】【課題】  フォーミングの処理を行わずに動作する工夫が施された抵抗変化型記憶素子を提供する。【解決手段】  上記目的を達成する本発明の抵抗変化型記憶素子は、半導体基板１１上に形成されて、印加電圧に応じて前記高抵抗状態と前記低抵抗状態とが切り替わる酸化物の多結晶で形成されるとともに、酸素原子とは異なる異種原子が該酸化物の結晶粒界に結合している抵抗変化型記憶膜１３と、前記抵抗変化型記憶膜１３を挟んで配備された、該抵抗変化型記憶膜に電圧を印加する一対の電極膜１２ａ、１２ｂとを備えたことを特徴とする抵抗変化型記憶素子。【選択図】        図４
2007180176.tif 000002
【特許請求の範囲】
【請求項１】
印加電圧に応じて、高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり、該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
半導体基板上に形成されて、印加電圧に応じて前記高抵抗状態と前記低抵抗状態とが切り替わる酸化物の多結晶で形成されるとともに、酸素原子とは異なる異種原子が該酸化物の結晶粒界に結合している抵抗変化型記憶膜と、
前記抵抗変化型記憶膜を挟んで配備された、該抵抗変化型記憶膜に電圧を印加する一対の電極膜とを備えたことを特徴とする抵抗変化型記憶素子。
【請求項２】
前記異種原子が、窒素原子であることを特徴とする請求項１記載の抵抗変化型記憶素子。
【請求項３】
印加電圧に応じて、高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり、該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
半導体基板上に形成されて、印加電圧に応じて前記高抵抗状態と前記低抵抗状態とに切り替わる酸化物の多結晶で形成されるとともに、該酸化物の結晶粒界に非酸化性金属原子を偏析させた抵抗変化型記憶膜と、
前記抵抗変化型記憶膜を挟んで配備され、該抵抗変化型記憶膜に電圧を印加する一対の電極膜とを備えたことを特徴とする抵抗変化型記憶素子。
【請求項４】
前記非酸化性金属原子が、白金若しくは金であることを特徴とする請求項３記載の抵抗変化型記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加電圧に応じて、高抵抗状態と、高抵抗状態よりも電流が流れやすい低抵抗状態とが切り替わり、高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶素子に関する。
【背景技術】
【０００２】
従来より、電源を切っても記憶内容を保持することができる不揮発性記憶素子の研究開発が盛んに行われている。
【０００３】
最近、次世代型の新たな不揮発性記憶素子として、Ｒ−ＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  ＲＡＭ）と呼ばれる抵抗変化型記憶素子が提案されている（例えば、特許文献１、非特許文献１、２参照）。
【０００４】
このＲ−ＲＡＭは、印加電圧に応じて、高抵抗状態と、その高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わる抵抗変化型記憶膜を備え、高抵抗状態と低抵抗状態とを選択的に保持する不揮発性記憶素子である。
【０００５】
Ｒ−ＲＡＭは、高速性、大容量性、低消費電力性など、既存の不揮発性記憶素子を凌ぐ可能性を秘めており、将来性が期待されている。
【特許文献１】特表平１１−５１０３１７号公報
【非特許文献１】Ａ．Ｂｅｃｋ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．７７，  ｐ．１３９（２００１）
【非特許文献２】日経マイクロデバイス誌、第２３８号、４２頁（２００５年）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した抵抗変化型記憶素子の研究開発では、抵抗変化型記憶素子のデバイス性能を決める重要な因子が、電界誘起巨大抵抗変化（ＣＥＲ：Ｃｏｌｏｓｓａｌ  ｅｌｅｃｔｒｏ―ｒｅｓｉｓｔａｎｃｅ）であると言われている。抵抗変化型記憶素子における高抵抗状態の電気抵抗率と低抵抗状態の電気抵抗率との比（以下、ＣＥＲ値と称する）が大きいほど、抵抗変化型記憶素子のデバイス性能が高まると言われている。
【０００７】
このＣＥＲ現象の発現機構はまだ十分には解明されておらず、諸説が唱えられている。現在のところ、抵抗変化型記憶膜に電圧を印加する電極膜とその抵抗変化型記憶膜との異種材料が接合することにより、電子の流れを不連続にする領域となるショットキー障壁や電子のトラップ準位などが形成されることがＣＥＲ現象の有力な発現機構であると理解され始めている。
【０００８】
ところで、従来の抵抗変化型記憶素子では、動作可能状態にするためには初期化する必要があり、高抵抗状態と低抵抗状態との間を可逆的に変化しうる状態にするために、フォーミングと呼ばれる処理を抵抗変化型記憶膜に施している。
【０００９】
このフォーミングとは、抵抗変化型記憶膜に高電圧を印加することにより、電子の流れを不連続にする領域をその抵抗変化型記憶膜に形成することをいう。
【００１０】
しかし、このフォーミングの処理を施した結果、電子の流れを不連続にする領域が形成する機構が十分には明確にされておらず、高電圧を印加することにより抵抗変化型記憶膜を絶縁破壊させてしまうおそれがある。そのため、フォーミングの処理を行わずに良好に動作する抵抗変化型記憶素子が望まれる。
【００１１】
本発明は、上記事情に鑑み、フォーミングの処理を行わずに良好に動作する工夫が施された抵抗変化型記憶素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成する本発明の抵抗変化型記憶素子のうちの第１の抵抗変化型記憶素子は、
印加電圧に応じて、高抵抗状態と、その高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり、高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
半導体基板上に形成されて、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる酸化物の多結晶で形成されるとともに、酸素原子とは異なる異種原子が該酸化物の結晶粒界に結合している抵抗変化型記憶膜と、
上記抵抗変化型記憶膜を挟んで配備された、その抵抗変化型記憶膜に電圧を印加する一対の電極膜とを備えたことを特徴とする。
【００１３】
酸素原子とは異なる異種原子が該酸化物の結晶粒界に結合した場合、結晶粒界には、酸素原子と結合している時の、電子占有状態とは異なった異種原子による電子トラップ準位が形成される。この電子トラップ準位は伝導電子を順次捕捉・蓄積し、次第に空間電荷を形成していく。空間電荷の形成は伝導電子の移動を妨げるため、或る電流量に達すると抵抗変化型記憶膜は、電流を流さなくなり、高抵抗状態になる。一方、高抵抗状態にある抵抗変化型記憶膜に電子トラップ準位から離脱するエネルギに相当する外部電圧を印加すると、電子トラップ準位に捕捉されていた伝導電子は励起エネルギを得て電子トラップ準位から離脱し、抵抗変化型記憶膜内を流れ、低抵抗状態となる。
【００１４】
したがって、フォーミングの処理を行わずに動作する抵抗変化型記憶素子が得られる。
【００１５】
ここで、上記異種原子が、窒素原子であることが好ましい。
【００１６】
窒素原子は、２ｐ軌道に３個の空き電子準位が存在し、酸素原子は、２ｐ軌道に２個の空き電子準位が存在する。すなわち、窒素原子は、酸素原子よりも１つ余分に電子を取り込める電子トラップ準位を形成することができる。その分、結晶粒界において、余分に電子をトラップすることができる。その結果、酸素原子を窒素原子に置換した場合、酸素原子のままの状態と比較して、ＣＥＲ値を高めることができるとともに抵抗変化型記憶素子の基本動作である抵抗スイッチングを再現性良く動作させることができ、抵抗変化型記憶素子の性能を向上させることができる。
【００１７】
置換においては、窒素ガスやアンモニアガスの利用による窒素原子への置換、炭化水素（水素化炭素）ガスや一酸化炭素ガスあるいは二酸化炭素ガス利用による炭素原子への置換、水素化ホウ素（ジボランなど）ガス利用によるホウ素原子への置換など、水素化ガス利用による他原子への置換が可能である。このように粒界を酸化状態とは異なる化学状態にさせることが本発明において重要なポイントとなる。
【００１８】
また、上記目的を達成する本発明の抵抗変化型記憶素子のうちの第２の抵抗変化型記憶素子は、
印加電圧に応じて、高抵抗状態と、その高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり、高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
半導体基板上に形成されて、印加電圧に応じて高抵抗状態と低抵抗状態とに切り替わる酸化物の多結晶で形成されるとともに、その酸化物の結晶粒界に非酸化性金属原子を偏析させた抵抗変化型記憶膜と、
上記抵抗変化型記憶膜を挟んで配備され、その抵抗変化型記憶膜に電圧を印加する一対の電極膜とを備えたことを特徴とする。
【００１９】
酸化物の結晶粒界に非酸化性金属原子を偏析させた抵抗変化型記憶膜を採用することにより、結晶粒界、結晶粒内は非酸化性金属原子よりも伝導電子は流れ難くなるため、離散的に結晶粒界に存在する非酸化性金属原子は電子トラップとして作用する。このため、伝導電子は非酸化性貴金属原子の偏析物に蓄積されやすく、次第に空間電荷を形成していく。この空間電荷の形成は伝導電子の移動を妨げる働きをするため、或る電流量に達すると抵抗変化型記憶膜は電流を流さなくなり、高抵抗状態になる。一方、高抵抗状態にある抵抗変化型記憶膜に電子トラップから離脱するエネルギに相当する外部電圧を印加すると、非酸化性貴金属原子の偏析物に蓄積されていた伝導電子は励起エネルギを得て、電子トラップから離脱し、抵抗変化型記憶膜内を流れることが可能となり、低抵抗状態となる。
【００２０】
したがって、フォーミングの処理を行わずに動作する抵抗変化型記憶素子が得られる。
【００２１】
ここで、上記非酸化性金属原子が、白金若しくは金であることが好ましい。
【００２２】
白金若しくは金は、酸化され難く、かつ、化学的に不活性であるため、酸化物に固溶せず、伝導電子は非酸化性貴金属原子の偏析物に蓄積されやすい。その結果、その酸化物の結晶粒界に白金若しくは金を偏析させた場合、ＣＥＲ値を高めることができるとともに抵抗変化型記憶素子の基本動作である抵抗スイッチングを再現性良く動作させることができ、抵抗変化型記憶素子の性能を向上させることができる。
【００２３】
また、上記抵抗変化型記憶膜は、酸化物からなる複数の結晶が上記半導体基板上に隣り合う結晶界面同士が密接して形成された多結晶からなるものであることが好ましい。
【００２４】
結晶の大きさを均一に揃えることで、ＣＥＲ値のばらつきを抑制することができる。
【発明の効果】
【００２５】
以上、説明したように、フォーミングの処理を行わずに良好に動作する工夫が施された抵抗変化型記憶素子を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について説明する。
【００２７】
まず、現在知られている、抵抗変化型記憶素子の動作原理について述べる。
【００２８】
図１は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフであり、図２は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフである。
【００２９】
抵抗変化型記憶素子は、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる抵抗変化型記憶膜が一対の電極間に狭持されたものである。この抵抗変化型記憶膜は、その多くが遷移金属を含む酸化物材料の膜であり、電気的特性の違いから大きく２つに分類される。
【００３０】
一方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために互いに異なる極性の電圧を用いるタイプである。酸化物材料としては、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ３や、ＳｒＺｒＯ３、あるいは超巨大磁気抵抗（ＣＭＲ：  Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）を示すＰｒ１―ｘＣａｘＭｎＯ３やＬａ１―ｘＣａｘＭｎＯ３等が用いられる。以下、抵抗状態の書き換えに極性の異なる電圧を要する上述の抵抗変化型記憶膜を双極性抵抗変化型記憶膜と呼ぶ。
【００３１】
他方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために極性の同じ電圧を用いるタイプである。酸化物材料としては、例えば、ＮｉＯｘやＴｉＯｘのような単一の遷移金属の酸化物等が用いられる。以下、抵抗状態の書き換えに極性が同じ電圧を要する抵抗変化型記憶膜を単極性抵抗変化型記憶膜と呼ぶ。
【００３２】
図１は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗変化型記憶膜であるＣｒドープのＳｒＺｒＯ３を用いた電流―電圧特性を示している。
【００３３】
初期状態において、抵抗変化型記憶素子は高抵抗状態である場合を考える。
【００３４】
印加電圧を０Ｖの状態から徐々に負電圧に増加していくと、流れる電流は曲線ａに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり、約０．５Ｖを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流―電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗変化型記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。
【００３５】
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
【００３６】
印加電圧を０Ｖの状態から徐々に正電圧に増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約０．５Ｖを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に減少し、電流―電圧特性は点Ｃから点Ｄに遷移する。
【００３７】
なお、以下の説明では、抵抗変化型記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。
【００３８】
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
【００３９】
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流―電圧特性は曲線ａ、ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流―電圧特性は曲線ｂ、ｃに沿って線形的に変化し、低抵抗状態が維持される。
【００４０】
このように、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、互いに異なる極性の電圧を印加するものである。
【００４１】
図２は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示す図である。このグラフは、典型的な単極性抵抗変化型記憶膜であるＴｉＯｘを用いた場合である。
【００４２】
初期状態で、抵抗変化型記憶素子は高抵抗状態である場合を考える。
【００４３】
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約１．３Ｖを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流―電圧特性は点Ａから点Ｂに遷移する。なお、図２において点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。
【００４４】
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
【００４５】
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなりなり約１．２Ｖを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い電流の絶対値が急激に減少し、電流―電圧特性は点Ｃから点Ｄに遷移する。
【００４６】
点Ｄの状態から状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
【００４７】
それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図２においては約１．０Ｖ以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流―電圧特性は曲線ｃに沿って、低抵抗状態が維持される。
【００４８】
このように、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、極性の同じ電圧を印加するものである。
【００４９】
従来、上記材料を用いて抵抗変化型記憶素子を形成する場合、抵抗変化型記憶素子の形成直後の初期状態では図１及び図２に示すような特性は得られず、抵抗変化型記憶膜を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、上述したフォーミング処理が必要となる。
【００５０】
図３は、図２の場合と同じ単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子のフォーミング処理を説明する電流―電圧特性である。
【００５１】
抵抗変化型記憶素子形成直後の初期状態では、図３に示すように、高抵抗でありかつ絶縁耐圧は８Ｖ程度と非常に高くなっている。
【００５２】
初期状態においてこの絶縁耐圧よりも高い電圧を印加すると、図３に示すように、素子に流れる電流値が急激に増加し、すなわち抵抗変化型記憶素子のフォーミングが行われる。このフォーミングを行うことにより、抵抗変化型記憶素子は、図２に示すような電流―電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。
【００５３】
本発明では、以下に説明するように、上述したフォーミング処理をせずに動作可能とする抵抗変化型記憶素子を提供する。
【００５４】
次に、本発明の第１の抵抗変化型記憶素子の一実施形態について説明する。
【００５５】
図４は、本発明の第１の抵抗変化型記憶素子の一実施形態の断面図である。
【００５６】
この本発明の第１の抵抗変化型記憶素子の一実施形態には、半導体基板１１上に下部電極としての電極膜１２ａが設けられている。その電極膜１２ａ上には、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わり、高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜１３が設けられている。この抵抗変化型記憶膜１３は、酸化物からなる複数の結晶が半導体基板１１上に隣り合う結晶界面同士が密接して形成された多結晶からなるものである。
【００５７】
この抵抗変化型記憶膜１３の多結晶の結晶粒界には、後述する製造方法によって、その酸化物の結晶粒界に結合している酸素原子が窒素原子に置換されている。
【００５８】
この抵抗変化型記憶膜１３上には、上部電極としての電極膜１２ｂが積層されている。これらの電極膜１２ａ、１２ｂによって、抵抗変化型記憶膜１３に電圧が印加される。
【００５９】
ここで、抵抗変化型記憶膜１３の電気抵抗率は、１〜１０１２Ωｃｍの酸化膜であればよい。例えば、（Ｐｒ１−Ｘ，ＣａＸ）ＭｎＯ３、（Ｌａ１−Ｘ，ＳｒＸ）ＭｎＯ３、（Ｌａ１−Ｘ，ＢａＸ）ＭｎＯ３、ＮｉＯＸ、ＴｉＯＸ、ＳｉＯＸ、ＡｌＯＸなどである。
【００６０】
一方、電極膜１２ａ、１２ｂの電気抵抗率は、１０−３Ωｃｍ以下である。電極膜１２ａ、１２ｂの材料としては、容易に電流を流すことができる導電性物質であればよい。例えば、Ｐｔ、Ａｕ、Ｐｄ、Ｒｕ、Ａｌ、Ｃｕ、ＩＴＯ、ＳｎＯ２−Ｘ、ＺｎＯ１−Ｘなどである。
【００６１】
次に、本発明の第１の抵抗変化型記憶素子の一実施形態の製造方法について説明する。
【００６２】
図５は、本発明の第１の抵抗変化型記憶素子の一実施形態の製造方法の工程を示す図である。
【００６３】
第１の工程として、半導体基板１１上に電極膜１２ａをスパッタリングに代表される真空製膜法により成長させる（図５（ａ））。
【００６４】
第２の工程として、抵抗変化型記憶膜を構成する材料を用いて、真空製膜法により膜厚２０〜５０ｎｍの抵抗変化型記憶膜１３を形成する（図５（ｂ））。
【００６５】
なお、酸化物膜である抵抗変化型記憶膜１３の形成には、酸化物ターゲットあるいは金属ターゲットを用いて（Ａｒ＋Ｏ２）混合ガスを導入して製膜する。
【００６６】
さらに、（Ａｒ＋Ｏ２）混合ガスから窒素ガス雰囲気下に条件を変えた後に、３００℃以上に加熱し、３０分以上保持する。
【００６７】
次に、第３の工程として、Ａｒガス下の条件のもとで、電極膜１２ｂを真空製膜法により成長させる（図５（ｃ））。
【００６８】
これらの工程を経て、本発明の第１の抵抗変化型記憶素子の一実施形態が製造される。
【００６９】
図６は、多結晶からなる抵抗変化型記憶膜の粒界および粒内における、窒素ガスの含有率を示す図である。
【００７０】
図６に示すように、結晶粒界近傍には窒化領域が形成され、すなわち、電子トラップ準位が形成される。
【００７１】
図７は、本発明の第１の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶膜を結晶粒のレベルで見たときの模式図である。
【００７２】
結晶粒界の各結晶格子において、酸化物の置換可能な酸素原子が窒素原子に置換された構造になっている。
【００７３】
次に、本発明の第１の抵抗変化型記憶素子の一実施形態の動作について説明する。
【００７４】
抵抗変化型記憶膜１３内における酸化物の結晶粒界に結合している酸素原子を電子占有状態が酸素原子とは異なる窒素原子に置換した場合、結晶粒界には、酸素原子と結合しているときの電子占有状態とは異なった窒素原子による電子トラップ準位が形成される。窒素原子は、２ｐ軌道に３個の空き電子準位が存在し、酸素原子は、２ｐ軌道に２個の空き電子準位が存在する。すなわち、窒素原子は、酸素原子よりも１つ余分に電子を取り込める電子トラップ準位を形成することができる。その分、結晶粒界において、余分に電子をトラップすることができる。
【００７５】
この電子トラップ準位は、上述した通り、伝導電子を順次捕捉・蓄積し、次第に空間電荷を形成していく。空間電荷の形成は伝導電子の移動を妨げるため、或る電流量に達すると抵抗変化型記憶膜１３は、電流を流さなくなり、高抵抗状態になる。一方、高抵抗状態にある抵抗変化型記憶膜１３に電子トラップ準位から離脱するエネルギに相当する外部電圧を印加すると、電子トラップ準位に捕捉されていた伝導電子は励起エネルギを得て電子トラップ準位から離脱し、抵抗変化型記憶膜内を流れ、低抵抗状態となる。
【００７６】
次に、本発明の第１の抵抗変化型記憶素子の一実施形態を採用した不揮発性半導体記憶装置の動作について説明する。
【００７７】
図８は、本発明の第１の抵抗変化型記憶素子の一実施形態を採用した不揮発性半導体記憶装置のメモリセルの概要図である。
【００７８】
図８に示す不揮発性半導体記憶装置のメモリセル１００は、抵抗変化型記憶素子１とセル選択トランジスタ１０１とを有している。抵抗変化型記憶素子１は、その一端がビット線ＢＬに接続され、他端がセル選択トランジスタ１０１のドレイン端子１０１ａに接続されている。セル選択トランジスタ１０１のドレイン端子１０１ｂはソース線ＳＬに接続され、セル選択トランジスタ１０１のゲート端子１０１ｃはワード線ＷＬに接続されている。
【００７９】
図９は、図８に示すメモリセルをマトリクス状に配置したメモリセルアレイの一例を示す回路図である。複数のメモリセルが列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
【００８０】
列方向には、複数のワード線ＷＬ１、バーＷＬ１、ＷＬ２、バーＷＬ２・・・が配されており、列方向に並ぶメモリセルは、共通の信号線を共有している。また、列方向には、ソース線ＳＬ１、ＳＬ２、・・・が配され、列方向に並ぶメモリセルに共通の信号線を共有している。
【００８１】
なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。
【００８２】
行方向（図面横方向）には、複数のビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４・・・が配されており、行方向に並ぶメモリセルは共通の信号線を共有している。
【００８３】
次に、本発明の第１の抵抗変化型記憶素子の一実施形態を採用した不揮発性半導体記憶装置の動作を説明する。
【００８４】
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。ここで、説明をわかりやすくするため、書き換え対象のメモリセルは、図８に示す点線の四角で囲った、ワード線ＷＬ１およびビット線ＢＬ１に接続されたメモリセル１００である。
【００８５】
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１０１をオン状態にする。ソース線ＳＬ１は、基準電位、例えば、接地電位である０Ｖに接続する。
【００８６】
次いで、ビット線ＢＬ１に、抵抗変化型記憶素子１をセットするに要する電圧と同じあるいはこれよりやや大きいバイアス電圧を印加する。例えば、図２に示す特性を有する抵抗変化型記憶素子の場合、約１．５Ｖ程度のバイアス電圧を印加する。
【００８７】
バイアス電圧を印加することにより、ビット線ＢＬ１、抵抗変化型記憶素子１およびセル選択トランジスタ１０１を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗変化型記憶素子１の抵抗値ＲＨ及びセル選択トランジスタ１０１のチャネル抵抗ＲＣＳに応じてそれぞれ分配される。
【００８８】
このとき、抵抗変化型記憶素子１の抵抗値ＲＨは、セル選択トランジスタ１０１のチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗変化型記憶素子１に印加される。これにより、抵抗変化型記憶素子１は、高抵抗状態から低抵抗状態に変化する。
【００８９】
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
【００９０】
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１００は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１００である。
【００９１】
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１０１をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
【００９２】
次いで、ビット線ＢＬ１に、抵抗変化型記憶素子１をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば、約０．８Ｖ程度のバイアス電圧を印加する。
【００９３】
バイアス電圧を印加することにより、ビット線ＢＬ１、抵抗変化型記憶素子１及びセル選択トランジスタ１０１を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗変化型記憶素子１の抵抗値ＲＬ及びセル選択トランジスタ１０１のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
【００９４】
このとき、セル選択トランジスタ１０１のチャネル抵抗ＲＣＳは、抵抗変化型記憶素子１の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗変化型記憶素子１に印加される。これにより、抵抗変化型記憶素子１は、低抵抗状態から高抵抗状態に変化する。
【００９５】
リセット過程では、抵抗変化型記憶素子１が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗変化型記憶素子１に配分されるため、このバイアス電圧によって抵抗変化型記憶素子１が再度セットされることを防止する必要がある。このためには、ビット線ＢＬ１に印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
【００９６】
リセット過程では、セル選択トランジスタ１０１のチャネル抵抗ＲＣＳが抵抗変化型記憶素子１の抵抗値ＲＬよりも十分に小さくなるように、これらトランジスタのゲート電圧を調整するとともに、ビット線ＢＬ１に印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
【００９７】
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、リセットの動作を完了する。
【００９８】
本実施形態による不揮発性半導体記憶装置では、図９に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばＷＬ１）に接続されたメモリセル１００は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１００を一括してリセットすることも可能である。
【００９９】
次に、図９に示す本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。読み出し対象のメモリセル１００は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１００である。
【０１００】
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１０１をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
【０１０１】
次いで、ビット線ＢＬ１に、所定のバイアス電圧を印加する。このバイアス電圧は、抵抗変化型記憶素子１がいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように設定する。
【０１０２】
ビット線ＢＬ１にこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗変化型記憶素子１の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗変化型記憶素子１がどのような抵抗状態にあるかを読み出すことができる。
【０１０３】
以上より、本発明の第１の抵抗変化型記憶素子の一実施形態によれば、抵抗変化型記憶膜１３の結晶粒界に電子トラップを形成することにより、フォーミング処理を不要とし、ＣＥＲ値を高めることができるとともに抵抗変化型記憶素子の基本動作である抵抗スイッチングを再現性良く動作させることができ、抵抗変化型記憶素子の性能を向上させることができる。
【０１０４】
以上説明した、本発明の第１の抵抗変化型記憶素子の一実施形態では、異種原子が窒素原子である場合を例に挙げて説明しているが、異種原子が硫黄原子や炭素原子であってもよく、この場合、製造工程において、Ｈ２ＳガスあるいはＣＯ２ガスを用いて酸素原子と置換する。
【０１０５】
以上で、本発明の第１の抵抗変化型記憶素子の一実施形態の説明を終了し、次に、本発明の第２の抵抗変化型記憶素子の一実施形態について説明する。
【０１０６】
なお、本発明の第１の抵抗変化型記憶素子の一実施形態と本発明の第２の抵抗変化型記憶素子の一実施形態とでは、構造が一部異なるが、それ以外は同様の構造を有するため、相違点について主に説明する。
【０１０７】
図１０は、本発明の第２の抵抗変化型記憶素子の一実施形態の断面図である。
【０１０８】
本発明の第２の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶素子２には、半導体基板２１上に下部電極としての電極膜２２ａが設けられている。その電極膜２２ａ上には、印加電圧に応じて高抵抗状態と低抵抗状態に切り替わり、高抵抗状態と低抵抗状態が選択的の保持される抵抗変化型記憶膜２３が設けられている。この抵抗変化型記憶膜２３は、酸化物からなる複数の結晶が前記半導体基板上に隣り合う結晶界面同士が密接して形成された多結晶からなるものである。この酸化物の結晶の界面には、非酸化性金属である白金が偏析している。
【０１０９】
また、この抵抗変化型記憶膜２３上には、上部電極としての電極膜２２ｂが積層されている。これらの電極膜２２ａ、２２ｂが抵抗変化型記憶膜２３を挟む構造になっており、電極膜２２ａ、２２ｂによって、抵抗変化型記憶膜２３に電圧が印加される。
【０１１０】
ここで、電極膜２２ａ、２２ｂの材料としては、容易に電流を流すことができる導電性物質であればよい。
【０１１１】
例えば、Ｐｔ、Ａｕ、Ｐｄ、Ｒｕ、Ａｌ、Ｃｕ、ＩＴＯ、ＳｎＯ２−Ｘ、Ｚｎ１−Ｘなどである。抵抗変化型記憶膜は電気抵抗率が、１〜１０１２Ωｃｍの酸化膜であればよい。
【０１１２】
なお、製膜後に非酸化性金属である白金を結晶粒界に偏析させるため、製膜時点ではこれらの酸化物に非酸化性金属である白金が分散された状態にある。
【０１１３】
次に、本発明の第２の抵抗変化型記憶素子の一実施形態の製造方法について説明する。
【０１１４】
なお、既に、説明した通り、図５に示す本発明の第１の抵抗変化型記憶素子の一実施形態の製造方法における、第１の工程は同様である。
【０１１５】
第２の工程として、非酸化性金属である白金が分散された抵抗変化型記憶膜を構成する材料を用いて、真空製膜法により膜厚２０〜５０ｎｍの抵抗変化型記憶膜２３を形成する。
【０１１６】
続いて、酸素中で５００℃以上に加熱し３時間以上保持することにより、結晶粒界に白金が掃き出され、結晶粒界に偏析する。
【０１１７】
第３の工程として、電極膜２２ｂを真空製膜法により成長させる。
【０１１８】
これらの工程を経て、本発明の第２の抵抗変化型記憶素子の一実施形態が製造される。
【０１１９】
図１１は、本発明の第２の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶膜を結晶粒のレベルで見たときの模式図である。
【０１２０】
結晶粒界において、白金が偏析している。
【０１２１】
次に、本発明の第２の抵抗変化型記憶素子の一実施形態の動作について説明する。
【０１２２】
ここで、酸化物の結晶粒界に非酸化性金属原子を偏析させた抵抗変化型記憶膜２３を採用することにより、結晶粒界、結晶粒内は非酸化性金属原子よりも伝導電子は流れ難くなるため、離散的に結晶粒界に存在する非酸化性金属原子は電子トラップとして作用する。
このため、伝導電子は、励起エネルギを得て励起するホッピング機構で非酸化性貴金属原子の偏析物間を伝導することになるが、この伝導電子は非酸化性貴金属原子の偏析物に蓄積されやすく、次第に空間電荷を形成していく。この空間電荷の形成は伝導電子の移動を妨げる働きをするため、或る電流量に達すると抵抗変化型記憶膜２３は電流を流さなくなり、高抵抗状態になる。一方、高抵抗状態にある抵抗変化型記憶膜２３に電子トラップから離脱するエネルギに相当する外部電圧を印加すると、非酸化性貴金属原子の偏析物に蓄積されていた伝導電子は励起エネルギを得て、電子トラップから離脱し、抵抗変化型記憶膜内を流れることが可能となり、低抵抗状態となる。
【０１２３】
したがって、フォーミングの処理を行わずに動作する抵抗変化型記憶素子が得られる。
【０１２４】
また、白金は、酸化され難く、かつ、化学的に不活性であるため、酸化物に固溶せず、伝導電子は白金の偏析物に蓄積されやすい。その結果、その酸化物の結晶粒界に白金を偏析させた場合、ＣＥＲ値を高めることができる。
【０１２５】
以上説明した、本発明の第２の抵抗変化型記憶素子の一実施形態によれば、フォーミングの処理を行わずに動作する抵抗変化型記憶素子が得られる。また、ＣＥＲ値を高めることができるとともに抵抗変化型記憶素子の基本動作である抵抗スイッチングを再現性良く動作させることができ、抵抗変化型記憶素子の性能を向上させることができる。
【０１２６】
以上説明した、本発明の第２の抵抗変化型記憶素子の一実施形態では、非酸化性金属原子として白金である場合を例に挙げて説明しているが、金であっても同等の効果が得られる。
【０１２７】
なお、非酸化性金属原子は白金や金に限られず、非酸化性を示す金属原子であってもよい。
【０１２８】
以上説明したように、本発明によれば、フォーミングの処理を行わずに良好に動作する工夫が施された抵抗変化型記憶素子を提供することができる。
【図面の簡単な説明】
【０１２９】
【図１】双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフである。
【図２】単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフである。
【図３】図２の場合と同じ単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子のフォーミング処理を説明する電流―電圧特性を示すグラフである。
【図４】本発明の第１の抵抗変化型記憶素子の一実施形態の断面図である。
【図５】本発明の第１の抵抗変化型記憶素子の一実施形態の製造方法の工程を示す図である。
【図６】結晶からなる抵抗変化型記憶膜の粒界および粒内における、窒素ガスの含有率を示す図である。
【図７】本発明の第１の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶膜を結晶粒のレベルで見たときの模式図である。
【図８】本発明の第１の抵抗変化型記憶素子の一実施形態を採用した不揮発性半導体記憶装置のメモリセルの概要図である。
【図９】図８に示すメモリセルをマトリクス状に配置したメモリセルアレイの一例を示す回路図である。
【図１０】本発明の第２の抵抗変化型記憶素子の一実施形態の断面図である。
【図１１】本発明の第２の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶膜を結晶粒のレベルで見たときの模式図である。
【符号の説明】
【０１３０】
１、２  抵抗変化型記憶素子
１１、２１  半導体基板
１２ａ、１２ｂ、２２ａ、２２ｂ  電極膜
１３、２３  抵抗変化型記憶膜
１００  メモリセル
１０１  セル選択トランジスタ
１０１ａ、１０１ｂ  ドレイン端子
１０１ｃ  ゲート端子
ＢＬ、ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４  ビット線
ＳＬ、ＳＬ１、ＳＬ２、バーＳＬ１、バーＳＬ２  ソース線
ＷＬ、ＷＬ１、ＷＬ２、バーＷＬ１、バーＷＬ２  ワード線
【図１】
2007180176.tif 000003
【図２】
2007180176.tif 000004
【図３】
2007180176.tif 000005
【図４】
2007180176.tif 000006
【図５】
2007180176.tif 000007
【図６】
2007180176.tif 000008
【図７】
2007180176.tif 000009
【図８】
2007180176.tif 000010
【図９】
2007180176.tif 000011
【図１０】
2007180176.tif 000012
【図１１】
2007180176.tif 000013