(57)【要約】【課題】液晶表示領域において部分的な表示を行う際、非表示部分にフリッカが生じない部分表示制御を行うことが可能な液晶表示装置及びその駆動方法を提供する。【解決手段】本発明の液晶表示装置は、画像を表示する表示領域の部分表示処理を行うものであり、データが書き込まれる画素電極と、これに対向する共通電極とを有し、マトリクス状に配置された画素と、画素を制御するスイッチング素子と、スイッチング素子をオン／オフ制御するゲート回路と、スイッチング素子がオン状態となると、表示データを画素電極に供給するソース回路と、共通電極の電位を制御するコモン電圧制御回路とを備え、ソース回路がソースラインに対して画像表示を行う表示データを与えるか、非表示の画素の画素電極に印加する電位を与えるか、ハイインピーダンス状態にするかの切替を行う手段を有する。【選択図】図２
2007121934.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示領域の部分表示処理を行う液晶表示装置であり、
データが書き込まれる画素電極、及び該画素電極と対向する共通電極を有する、マトリクス状に配置された複数の画素と、
前記画素をスイッチング制御するスイッチング素子と、
前記スイッチング素子のゲートに対して、ゲートラインを介して、オン／オフ制御する駆動信号を供給するゲート回路と、
前記スイッチング素子がオン状態となった際、ソースラインを介して、表示データを前記画素電極に供給するソース回路と、
前記共通電極の電位を制御するコモン電圧制御回路と
を備えており、
前記ソース回路が前記表示領域の非表示部分において最初に駆動される各画素のゲートラインへ供給される前記駆動信号の印加に同期して、前記各画素のソースラインに対して、非表示の画素の共通電極に印加する電位を供給した後、ソースラインをハイインピーダンス状態に切り替える手段を有することを特徴とする液晶表示装置。
【請求項２】
非表示の画素の共通電極に印加する前記電位を接地電位とすることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
画像を表示する表示領域の部分表示処理を行う液晶表示装置の駆動方法であり、
スイッチング素子が、画素電極及び共通電極を有する、マトリクス状に配置された複数の画素をスイッチング制御する過程と、
ゲート回路が前記スイッチング素子のゲートに対して、ゲートラインを介して、オン／オフ制御する駆動信号を供給する過程と、
ソース回路が前記スイッチング素子がオン状態となった際、ソースラインを介して、表示データを前記画素電極に供給する過程と、
コモン電圧制御回路が前記共通電極の電位を制御する過程と
を有しており、
前記ソース回路が、前記ソースラインに対して画像表示を行う表示データを供給するか、非表示の画素の共通電極に印加する電位を供給するか、ハイインピーダンス状態にするかの切替を行うことを特徴とする液晶表示装置の駆動方法。
【請求項４】
前記ソース回路が、前記非表示領域の非表示部分において最初に駆動される各画素のゲートラインへ供給される前記駆動信号の印加に同期して、前記各画素のソースラインに対して、非表示の画素の共通電極に印加する電位を供給した後、ソースラインをハイインピーダンス状態に切り替えることを特徴とする請求項３記載の液晶表示装置の駆動方法。
【請求項５】
非表示の画素の共通電極に印加する前記電位を接地電位とすることを特徴とする請求項４に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶を駆動する液晶表示装置の技術分野に属し、特にマトリクス状に配列された画素電極をスイッチング制御するトランジスタを備え、アクティブマトリクス駆動を行う液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
ＴＦＴ −ＬＣＤ（thin film transistor-liquid crystal display）は、例えば、バックライトユニットを用いる透過型ＴＦＴ −ＬＣＤの場合は、ガラス基板等の透明絶縁性基板からなるＴＦＴ 基板（アレイ基板）と対向基板とが所定のセルギャップで対向させて貼り合わされ、基板間に液晶が封止されている。
ＴＦＴ 基板上には複数の画素電極がマトリクス状に配置され、各画素電極にはＴＦＴ が接続され、一方の対向基板上には共通電極が形成されている。ここで、前記共通電極は対向基板の全面に形成されている。
さらに、カラー表示を行うＬＣＤの場合には、ＴＦＴ基板又は対向基板のいずれかにカラーフィルタ（ＣＦ）が形成されている。
【０００３】
上記画素は、スイッチングトランジスタにより、画素電極の電位が制御され、共通電極との間で電位差が生じる。ここで、共通電極に所定の電圧が印加されており、スイッチングトランジスタを駆動させることで、画素電極に対し、表示データに対応した電圧が印加される。例えば、液晶表示装置が透過型であり、液晶がノーマリーホワイトである場合、電位差が生じなければ透過であり、電位差が生じれば非透過となるため、スイッチングトランジスタは画素電極に対して、画像を表示するのであれば、共通電極との間に液晶が配向するために必要な電位差を生じさせる電圧を印加し、画像を表示しないのであれば、共通電極と同様な値の電圧を印加する。
【０００４】
上述した液晶制御により、液晶表示装置の各画素における液晶の配向を変化させることにより、光の透過を制御し、画像表示が行われる。
上記スイッチングトランジスタは、ゲートライン及びソースラインの交差部分に、画素に対応して設けられている。
液晶は、上述した電位差の極性が常に同一であると、配向が変化する特性が劣化してしまうため、フレーム毎に電位差の極性を変化させるフレーム反転を行うフレーム反転駆動などの制御が行われている（例えば、特許文献１参照）。
また、より表示品質を向上させるためにライン反転駆動が用いられる。ライン反転駆動では、ラインごとに液晶にかかる極性を変化させており、また、１フレーム毎に液晶にかかる電位差の極性を逆転するように駆動する。
ところで、前記フレーム反転駆動などの極性反転駆動を用いると、例えばソースラインに供給される電圧の大きさは、片極性で駆動する場合に比べて２倍必要になり、駆動回路の高耐圧化が要求される。そこで、フレーム反転駆動、あるいはライン反転駆動の場合、共通電極に供給される電圧を、反転タイミングと同期して極性反転させることでソースラインに供給される電圧を半減させたコモン反転駆動が用いられるようになってきている。
【特許文献１】特開２００２−０４１００３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した液晶表示装置における画像表示において、液晶表示領域部の部分的な表示を行う場合、例えば、携帯電話においては、機能設定画面などで全画面の一部の画像表示のみを行う場合がある。
従来の液晶表示装置にあっては、上記部分表示制御において、例えば非表示部分の画素に対応するスイッチングトランジスタのソースに接続されるソースラインをハイインピーダンス（ＨｉＺ）状態にすることで、画素の画素電極及び共通電極間に電位差を生じさせずに、非表示状態とする方法が用いられている。
【０００６】
しかしながら、例えばコモン反転駆動を組み合わせたフレーム反転駆動を用いた場合は、液晶表示領域の表示部分と非表示部分との切り替わりの領域において、非表示とする画素がフリッカを起こしてしまい、画面が見にくい状態となってしまう。このフリッカが発生する状態を以下に説明する。ここで、簡単のため、４行４列の画素の液晶表示装置の構成を示す図１及び図４を用いて、従来の液晶表示装置の部分表示方法について説明する。ここで、行は走査線方向、すなわち同一のゲートラインにゲートが接続されたスイッチングトランジスタの並び方向であり、列はソースライン方向、すなわち同一のソースラインにドレインが接続されたスイッチングトランジスタの並び方向である。図４（ａ）及び図４（ｂ）は、各行の画素の駆動を説明するためのタイミングチャートである。
【０００７】
ゲート回路１０１は、順次、ゲートラインＧＬ１〜ＧＬ４に対して時系列的に、図４（ａ）及び図４（ｂ）に示すように駆動信号（駆動パルス）を出力して、各行単位でのスイッチングトランジスタのオンオフ制御をする。例えば、ゲート回路１０１は、時刻ｔ１２にゲートラインＧＬ１に対して駆動パルス（幅Ｔ）を出力し、時刻ｔ２２にゲートラインＧＬ２に対して駆動パルスを出力し、時刻ｔ３２にゲートラインＧＬ３に対して駆動パルスを出力し、時刻ｔ４２にゲートラインＧＬ４に対して駆動パルスを出力する。スイッチングトランジスタのドレインは、画素（液晶素子）の画素電極に接続されている。
時刻ｔ１１，ｔ２１，ｔ３１，ｔ４１において、共通電極及びソースラインの電位の制御が行われる。
【０００８】
また、各画素のスイッチングトランジスタのゲートには、それぞれ行毎に、ゲートラインＧＬ１，ＧＬ２，ＧＬ３及びＧＬ４が接続されている。液晶表示がコモン反転駆動を組み合わせたライン反転駆動のため、各行のゲートラインが駆動されるタイミング毎に、順次、共通電極ＣＯＭには反転された電圧が供給される。このとき、共通電極ＣＯＭの低電圧電位をＶCOML、高電圧電位をＶCOMHとする。すなわち、各行の画素の共通電極には、対応するゲートラインが印加されたタイミングにて、隣接する行の画素が駆動された際に供給された電圧に対し、順次、反転された電圧が印加される。
【０００９】
また、ソース回路１０２は、上記駆動信号に同期させて、各行における画素に表示させるデータに対応した電圧をソースラインに供給する。
ここで、上記に述べた方法で液晶表示領域の表示部分と非表示部分を駆動させる方法を示す。
また、１行目と２行目が表示部分、３行目と４行目が非表示部分であるとする。ライン反転駆動のため、奇数フレームのとき、１行目の画素の画素電極に対し、ゲートラインＧＬ１に駆動信号が出力されたタイミングにて、共通電極ＣＯＭに対してＶCOMLの電圧が供給され、２行目の画素の画素電極に対し、ゲートラインＧＬ２に駆動信号が出力されたタイミングにて、共通電極ＣＯＭにＶCOMHの電圧を印加する。また、非表示部分の３行目及び４行目各々が駆動されたタイミングにて、共通電極ＣＯＭには接地電位が与えられている。
一方、偶数フレームのとき、１行目の画素の画素電極に対し、ゲートラインＧＬ１に駆動信号が出力されたタイミングにて、共通電極ＣＯＭに上記ＶCOMHの電圧が供給され、２行目の画素の画素電極に対し、ゲートラインＧＬ２に駆動信号が出力されたタイミングにて、共通電極ＣＯＭにＶCOMLの電圧を印加する。また、非表示部分の３行目及び４行目各々が駆動されたタイミングにて、奇数フレームの場合と同様に、共通電極ＣＯＭには接地電位が与えられている。
【００１０】
従来の液晶表示装置では、上述したように制御した場合、表示部分と非表示部分との切り替わり、すなわち２行目から３行目に切り替わるときに、ソースラインＳＬ１〜ＳＬ４各々がハイインピーダンス状態となるため、ソースラインＳＬ１〜ＳＬ４各々に表示部分のデータの電位が残り、自然放電するまでに、ある程度の時間がかかる。この時、３行目と４行目のゲートが開くと非表示部分の画素に奇数フレームではある程度の電荷が供給され、画素電極及び共通電極間に電位差が生じ、偶数フレームでは電位差が小さくなることで、液晶の配向が変化するため、図４（ｃ）に示すように、３行目及び４行目の画素にフリッカが発生するという問題がある。
また、従来の液晶表示装置では、非表示部分のゲートラインへの駆動パルスの供給を停止する駆動方法も提案されている。しかし、このような駆動方法では、表示領域を表示から非表示に切り替えた場合、切り替え直後にゲートラインへの駆動パルスの供給を停止すると、ソースラインに表示画素の画素電極の電荷が残り、自然放電するまでに時間がかかるという問題を有している。
【００１１】
本発明は、このような事情に鑑みてなされたもので、液晶表示領域において部分的な表示を行う際、非表示部分にフリッカなどが生じない部分表示制御を行うことが可能な液晶表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の液晶表示装置は、画像を表示する表示領域の部分表示処理を行う液晶表示装置であり、データが書き込まれる画素電極、及び該画素電極と対向する共通電極を有する、マトリクス状に配置された複数の画素と、前記画素をスイッチング制御するスイッチング素子と、前記スイッチング素子のゲートに対して、ゲートライン（走査線）を介して、オン／オフ制御する駆動信号を供給するゲート回路と、前記スイッチング素子がオン状態となった際、ソースライン（データ線）を介して、表示データを前記画素電極に供給するソース回路と、前記共通電極の電位を制御するコモン電圧制御回路とを備えており、前記ソース回路が、表示領域の非表示部分において最初に駆動される各画素のゲートラインへ供給される前記駆動信号の印加に同期して、前記各画素のソースラインに対して、非表示の画素の共通電極に印加する電位を供給した後、ソースラインをハイインピーダンス状態に切り替えることを特徴とする。
【００１３】
さらに、本発明の液晶表示装置は、非表示の画素の共通電極に印加する前記電位を接地電位とすることを特徴とする。
【００１４】
本発明の液晶表示装置の駆動方法は、画像を表示する表示領域と表示しない非表示領域との部分表示処理を行う液晶表示装置の駆動方法であり、スイッチング素子が、画素電極及び共通電極を有する、マトリクス状に配置された複数の画素をスイッチング制御する過程と、ゲート回路が前記スイッチング素子のゲートに対して、ゲートラインを介して、オン／オフ制御する駆動信号を供給する過程と、ソース回路が前記スイッチング素子がオン状態となった際、ソースラインを介して、表示データを前記画素電極に供給する過程と、コモン電圧制御回路が前記共通電極の電位を制御する過程とを有しており、前記ソース回路が、前記ソースラインに対して画像表示を行う表示データを供給するか、非表示の画素の共通電極に印加する電位を供給するか、ハイインピーダンス状態にするかの切替を行うことを特徴とする。
【００１５】
また、本発明の液晶表示装置の駆動方法は、前記ソース回路が、前記表示領域の非表示部分において最初に駆動される各画素のゲートラインへ供給される前記駆動信号の印加に同期して、前記各画素の画素電極に対して、非表示の画素の共通電極に印加する電位を供給した後、ソースラインをハイインピーダンス状態に切り替えることを特徴とする。
さらに、本発明の液晶表示装置の駆動方法は、非表示の画素の共通電極に印加する前記電位を接地電位とすることを特徴とする。
【発明の効果】
【００１６】
以上説明したように、本発明の液晶表示装置によれば、ソースラインをハイインピーダンス状態に移行する前に、一旦、ソースラインを非表示とする画素の画素電極の電位と同様の電位とした後に、ソースラインをハイインピーダンス状態に移行させているため、非表示部分の各画素の画素電極に対して、従来のように、直前にソースラインに供給された電位を、不必要に非表示の画素に供給することを防止することができ、非表示部分の画素におけるフリッカなどの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態による液晶表示装置を図面を参照して説明する。図１は同実施形態の構成例を示す概念図である。
図１は、簡単のために、ゲートラインＧＬ１，ＧＬ２，ＧＬ３及びＧＬ４の４行と、ソースラインＳＬ１，ＳＬ２，ＳＬ３及びＳＬ４の４列との、４行４列の構成の液晶表示装置の構成を示している。
上記各行及び各列の交差部において、マトリクス状に画素（液晶素子）Ｇが配設されている。画素Ｇの画素電極にはスイッチングトランジスタＴＲのドレインが接続されている。このスイッチングトランジスタＴＲは、ソースがソースラインに接続され、ゲートがゲートラインに接続されている。ゲート回路１は、所定の周期により、ゲートラインＧＬ１〜ＧＬ４各々を行の並びの順に、上部のゲートラインＧＬ１から時系列に下部のゲートラインＧＬ４までの各ゲートライン毎に、所定幅の駆動パルスを出力する。
【００１８】
ソース回路２は、上記駆動パルスの出力されるタイミングに同期して（駆動パルスに同期して）、ソースラインＳＬ１，ＳＬ２，ＳＬ３及びＳＬ４各々に対し、駆動パルスが出力されているゲートライン（走査線）の各画素に表示する表示データ（例えば、階調電圧）を出力する。
各スイッチングトランジスタは、ゲートに接続されているゲートラインに駆動パルスが出力されると、オン状態となり、ソースに接続されているソースラインの表示データ（ソースラインに出力されている表示データ）を、ドレインに接続されている画素の画素電極へ伝達（上記表示電位に対応した電荷を供給）する。
画素Ｇは、画素電極が形成された基板と、共通電極が形成された基板との間に液晶が封止され、各画素電極部分に対応して構成された液晶素子であり、画素電極に蓄積された電荷に基づく電位と、共通電極の電位との電位差により、画素電極毎に上記液晶の配向が制御されて、透明及び非透明となることにより画像（ドット）の表示を行う。
【００１９】
本実施形態においては、液晶をコモン反転駆動を組み合わせたライン反転駆動にて動作させるものとして説明する。本実施形態の説明において、例えば一例として、説明の簡単化のために、画素電極及び共通電極間の電位差における制御電圧範囲の最大電圧（最大値）を５Ｖととし、制御電圧範囲の最小電圧（最小値）を０Ｖ（接地電位）として説明する。
全ての画素Ｇの共通電極には 、共通に共通電極ＣＯＭが接続され、各行の画素が駆動されるタイミングにて、隣接する行の画素が駆動されたときに対して反転された電圧が共通電極に印加される。すなわち、ゲートラインＧＬ１，ＧＬ３（例えば、奇数行）の画素が駆動されたタイミングにて、共通電極ＣＯＭに対して電位ＶCOM1が印加され、ゲートラインＧＬ２，ＧＬ４（例えば、偶数行）の画素が駆動されたタイミングにて、共通電極ＣＯＭに、電位ＶCOM1の反転した電位ＶCOM2が供給される。このときのＶCOMの高電位をＶCOMH、低電位をＶCOMLとする。奇数フレームでＶCOM1＝ＶCOML，ＶCOM2＝ＶCOMHであれば、偶数フレームでは、ＶCOM1＝ＶCOMH，ＶCOM2＝ＶCOMLとなる。画素電極と共通電極との間の電位差により、液晶の配向を制御して表示を行うため、この電極間の電位差を０Ｖと５Ｖとの間で制御する。共通電極の電位は、各行の画素が駆動されるタイミングにて、隣接した画素の行の間において、順次、反転された状態となる。
上述したライン反転駆動における共通電極ＣＯＭの電位の制御は、図示しないコモン電圧制御回路が行う。
【００２０】
ソース回路２は、各ソースラインに出力する表示データを、その表示データを供給する行の画素、すなわち、ゲートラインに駆動信号が与えられたタイミングにて、共通電極ＣＯＭに供給される電位に対応させ、画像表示に対応した電位差が生じる電位として出力する。
すなわち、ソース回路２は、例えば、画像データから求められた画素電極と共通電極との間の電位差、すなわち表示電圧が３Ｖであるとき、共通電極の電位がＶCOMHの場合、このＶCOMHから表示電圧を減算して、減算値（ＶCOMH-3）Ｖを表示データとして画素電極に出力し、共通電極の電位がＶCOMLのとき、画像データから求められた表示電圧３Ｖは（３＋ＶCOML）Ｖの表示データとして画素電極に出力する。
【００２１】
次に、本発明の実施形態によるソース回路２の詳細な構成について説明する。図２は、ソース回路２の構成例を示すブロック図である。
表示データ出力部２１は、入力される画像データと、対応する行の共通電極に供給されている電位とに基づいて上記表示データを生成し、ゲート回路１が出力する駆動パルスに同期して、生成した表示データを出力する。
切替制御部２２は、各ソースライン毎に、各々切替スイッチが設けられており、外部から入力される表示領域制御信号の制御データにより、表示部分及び非表示部分に供給する電位の制御を行い、以下の３つの切り替え状態に各々のソースラインを変更する制御を行う。
【００２２】
そして、切替制御部２２は、上記切替スイッチの切替制御を行い、ソースラインに接続されている共通端子ｇを、表示データ出力部２１の各ソースラインに対応した端子ａと、接地電位（後に述べるように、非表示部分をゲートが選択している時に共通電極に供給される電位と同様の電位）に接続された端子ｂと、どこにも接続されていない端子ｃ（ソースラインをハイインピーダンス状態とする端子）と、のいずれかに接続される。
【００２３】
Ａ．表示領域の表示部分の画素に対応するスイッチングトランジスタに駆動パルスが供給された際、共通端子ｇが端子ａに接続され、このスイッチングトランジスタに対応するソースラインに表示データを出力する。
Ｂ．表示領域の非表示部分における最初の画素に対応するスイッチングトランジスタに、駆動パルスが出力されるタイミングに同期して、共通端子ｇが端子ｂに接続され、このスイッチングトランジスタに対応するソースラインを接地電位とする。ここで、非表示部分の画素の共通電極に接地電位が与えられている。
Ｃ．表示領域の非表示部分において、上記最初の画素の次の画素に対応するスイッチングトランジスタに駆動パルスが印加されるタイミングにて、共通端子ｇを端子ｃに接続、すなわちフロイーティング状態とし、非表示部分全ての画素に対応するスイッチングトランジスタのゲートに駆動パルスが印加されている間、ソースラインをハイインピーダンスとする。
上述したＡ，Ｂ，Ｃの処理が、奇数フレーム及び偶数フレームそれぞれにおいて、表示部分及び非表示部分に対応して行われる。
【００２４】
次に、図１，図２及び図３を用いて、本実施形態による液晶表示装置の動作を説明する。図３は、本実施形態の動作例を説明する波形図であり、図３（ａ）の時刻ｔ１１〜ｔ４３までが奇数フレームの動作を示し、図３（ｂ）の時刻ｔ５１からｔ８３までが偶数フレームの動作を示している。ここで、切替制御部２２には、外部から１行目及び２行目の画素を表示部分とし、３行目及び４行目の画素を非表示部分とする表示領域制御信号が入力されているとする。
【００２５】
本実施形態の以下の説明においては、非表示部分の行（ゲートラインＧＬ３及び４に対応する画素の行）の画素が選択されたタイミングにて、共通電極ＣＯＭの電位が上記コモン電圧制御回路により接地電位とされる。
【００２６】
＜奇数フレーム＞図３（ａ）
時刻ｔ１１において、ソース回路２における表示データ出力部２１は、外部から入力される１行目の各画素に対する画像データに基づき、ゲートラインＧＬ１にスイッチングトランジスタＴＲを介して接続された各画素に対する表示データを生成し、それぞれ対応する画素のソースラインＳＬ１〜ＳＬ４各々に出力する。ここで、また、上記コモン電圧制御回路は、共通電極ＣＯＭをＶCOMLの電位とする。
したがって、表示データ出力部２１は、画像データを表示する液晶の配向を得るため、（５＋ＶCOML）Ｖの電位を表示データとして生成する。
このとき、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、表示データ出力部２１に接続させ、すなわち共通端子ｇを端子ａに接続し、表示データ出力部２１が出力する表示データを各ソースラインに供給する。
【００２７】
次に、時刻ｔ１２において、ゲート回路１は、１行目のゲートラインＧＬ１に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、１行目の画素に対応するスイッチングトランジスタがオン状態となり、各画素の画素電極に電荷が蓄積されて表示電位となる。
そして、時刻ｔ１３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とし、１行目の各画素の画素電極に蓄積された電荷を保持する状態とする。これにより、図３（ｃ）に示すように、１行目の各画素に画像が表示（黒ドット表示）される。
【００２８】
次に、時刻ｔ２１において、ソース回路２における表示データ出力部２１は、外部から入力される２行目の各画素に対する画像データに基づき、ゲートラインＧＬ２にスイッチングトランジスタＴＲを介して接続された各画素に対する表示データを生成し、それぞれ対応する画素のソースラインＳＬ１〜ＳＬ４各々に出力する。ここで、また、コモン電圧制御回路は、共通電極ＣＯＭをＶCOMHの電位とする。
したがって、表示データ出力部２１は、ライン反転制御において、共通電極に与える電位が、ＶCOMLからＶCOMHへと反転したため、画像データを表示する液晶の配向を得るため、画像データから表示データを算出し、（ＶCOMH−５）Ｖの電圧を、２行目の画素に供給する表示データとする。
このとき、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、表示データ出力部２１に接続させ、すなわち共通端子ｇを端子ａに接続し、表示データ出力部２１が出力する表示データを各ソースラインに供給する。
【００２９】
次に、時刻ｔ２２において、ゲート回路１は、２行目のゲートラインＧＬ２に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、２行目の画素に対応するスイッチングトランジスタがオン状態となり、各画素の画素電極に電荷が蓄積されて表示電位となる。
そして、時刻ｔ２３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とし、２行目の各画素の画素電極に蓄積された電荷を保持する状態とする。これにより、図３（ｃ）に示すように、２行目の各画素に画像が表示（黒ドット表示）される。
【００３０】
次に、時刻ｔ３１において、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、接地電位の端子に接続させ、すなわち共通端子ｇを端子ｂに接続し、各ソースラインを接地電位とする。このため、ソース回路２における表示データ出力部２１は、非表示部分である、ソースラインＳＬ１〜ＳＬ４各々に表示データの出力は行わない。ここで、また、コモン電圧制御回路は、共通電極ＣＯＭを０Ｖ（接地電位）とする。
【００３１】
次に、時刻ｔ３２において、ゲート回路１は、３行目のゲートラインＧＬ３に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、３行目の画素に対応するスイッチングトランジスタがオン状態となり、３行目の各画素の画素電極に電荷が放電されて接地電位となる。また、ソースラインＳＬ１〜ＳＬ４の電位も接地電位とする。
そして、時刻ｔ３３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とする。
これにより、画素電極及び共通電極の双方が接地電位となるため、液晶の配向は変化されず、画像が表示されず、すなわちフリッカが発生しない。
【００３２】
次に、時刻ｔ４１において、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、フローティング状態とし、すなわち共通端子ｇを端子ｃに接続し、各ソースラインをハイインピーダンス状態とする。このため、ソース回路２における表示データ出力部２１は、非表示部分であるソースラインＳＬ１〜ＳＬ４各々に表示データの出力は行わない。また、コモン電圧制御回路は、共通電極ＣＯＭを０Ｖ（接地電位）のままとする。
。
【００３３】
次に、時刻ｔ４２において、ゲート回路１は、４行目のゲートラインＧＬ４に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、４行目の画素に対応するスイッチングトランジスタがオン状態となるが、ソースラインＳＬ１〜ＳＬ４が、ハイインピーダンスとなっており、また、時刻ｔ３１〜ｔ４１の間に、ソースラインの電位が接地電位となっているので、各画素の画素の電位も接地電位となる。
そして、時刻ｔ４３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とする。
これにより、画素電極及び共通電極の双方が接地電位となるため、液晶の配向は変化されず、画像が表示されず、すなわちフリッカが発生しない。
【００３４】
＜偶数フレーム＞図３（ｂ）
時刻ｔ５１において、ソース回路２における表示データ出力部２１は、外部から入力される１行目の各画素に対する画像データに基づき、ゲートラインＧＬ１にスイッチングトランジスタＴＲを介して接続された各画素に対する表示データを生成し、それぞれ対応する画素のソースラインＳＬ１〜ＳＬ４各々に出力する。ここで、また、上記コモン電圧制御回路は、共通電極ＣＯＭをＶCOMHの電位とする。
したがって、表示データ出力部２１は、画像を表示するために（ＶCOMH−５）Ｖの電圧を出力する。
このとき、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、表示データ出力部２１に接続させ、すなわち共通端子ｇを端子ａに接続し、表示データ出力部２１が出力する表示データを各ソースラインに供給する。
【００３５】
次に、時刻ｔ５２において、ゲート回路１は、１行目のゲートラインＧＬ１に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、１行目の画素に対応するスイッチングトランジスタがオン状態となり、各画素の画素電極に電荷が蓄積されて表示電位となる。
そして、時刻ｔ５３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とし、１行目の各画素の画素電極に蓄積された電荷を保持する状態とする。これにより、図３（ｃ）に示すように、１行目の各画素に画像が表示（黒ドット表示）される。
ここまでの駆動は奇数フレームでのｔ１１〜ｔ１３までと同様の駆動である。
【００３６】
次に、時刻ｔ６１において、ソース回路２における表示データ出力部２１は、外部から入力される２行目の各画素に対する画像データに基づき、ゲートラインＧＬ２にスイッチングトランジスタＴＲを介して接続された各画素に対する表示データを生成し、それぞれ対応する画素のソースラインＳＬ１〜ＳＬ４各々に出力する。ここで、また、コモン電圧制御回路は、共通電極ＣＯＭをＶCOML電位とする。
したがって、表示データ出力部２１は、ライン反転制御において、共通電極に与える電位が、ＶCOMHからＶCOMLへと反転したため、画像データを表示する液晶の配向を得るため、画像データから表示データを算出し、２行目の画素に供給する表示データとする。
このとき、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、表示データ出力部２１に接続させ、すなわち共通端子ｇを端子ａに接続し、表示データ出力部２１が出力する表示データを各ソースラインに供給する。
【００３７】
次に、時刻ｔ６２において、ゲート回路１は、２行目のゲートラインＧＬ２に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、２行目の画素に対応するスイッチングトランジスタがオン状態となり、各画素の画素電極に電荷が蓄積されて表示電位となる。
そして、時刻ｔ６３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とし、２行目の各画素の画素電極に蓄積された電荷を保持する状態とする。これにより、図３（ｃ）に示すように、２行目の各画素に画像が表示（黒ドット表示）される。
上述の駆動の電位は、奇数フレームのｔ２１〜ｔ２３と同様である。
【００３８】
次に、時刻ｔ７１において、切替制御部２２は、ソースラインＳＬ１〜ＳＬ４各々を、接地電位の端子にに接続させ、すなわち共通端子ｇを端子ｂに接続し、各ソースラインを接地電位とする。このため、ソース回路２における表示データ出力部２１は、非表示領域であるため、ソースラインＳＬ１〜ＳＬ４各々に電位の出力は行わない。ここで、また、コモン電圧制御回路は、共通電極ＣＯＭを０Ｖ（接地電位）とする。
【００３９】
次に、時刻ｔ７２において、ゲート回路１は、３行目のゲートラインＧＬ３に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、３行目の画素に対応するスイッチングトランジスタがオン状態となり、各画素の画素電極に電荷が放電されて接地電位となる。
そして、時刻ｔ７３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とし、画素電極の電位を接地電位の状態とする。このとき、画素電極と共通電極との間には電位差が生じない状態が維持される。
これにより、奇数フレームの場合と同様に、画素電極と共通電極の間で電位差が生じず奇数フレームの場合と同様に画像は表示されない。すなわち図３（ｃ）に示すように３行目の画素にフリッカが発生しない。
【００４０】
次に、時刻ｔ８１において、切替制御部８２は、ソースラインＳＬ１〜ＳＬ４各々を、フローティング状態とし、すなわち共通端子ｇを端子ｃに接続し、各ソースラインをハイインピーダンス状態とする。ソース回路２における表示データ出力部２１は、非表示部分であるソースラインＳＬ１〜ＳＬ４各々に表示データの出力は行わない。また、コモン電圧制御回路は、共通電極ＣＯＭを０Ｖのままとする。
【００４１】
次に、時刻ｔ８２において、ゲート回路１は、４行目のゲートラインＧＬ４に対して、パルス幅Ｔの駆動パルスを出力する。
これにより、４行目の画素に対応するスイッチングトランジスタがオン状態となるが、ソースラインＳＬ１〜ＳＬ４がハイインピーダンス状態となっており、また時刻ｔ７１からｔ８１の間でのソースラインの電位が接地電位となっている。また、各画素の画素電極の電位も接地電位となる。
そして、時刻ｔ８３において、ゲート回路１は、上記駆動パルスを立ち下げ、スイッチングトランジスタをオフ状態とする。
これにより、画素電極及び共通電極の双方が接地電位となる。このため、３行目の場合と同様に奇数フレームの場合と同じく、画素電極と共通電極の間で電位差が生じず、画像が表示されない。すなわち図３（ｃ）に示すように３及び４行目の画素にフリッカが発生しない。
なお、上述の駆動方法では、ゲートラインへ駆動パルスを連続して供給しても良いし、全画面表示と部分表示とでゲートラインの電位が大きく変化しない範囲で、数フレーム毎にゲートラインへ駆動パルスを間欠に供給しても良い。
【００４２】
なお、図１におけるソース回路の演算部分の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより表示データ出力部２１における表示データの算出及び切替制御回路２２における切替スイッチの制御を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００４３】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【図面の簡単な説明】
【００４４】
【図１】液晶表示装置の構成例を示す概念図である。
【図２】本発明の実施形態による図１におけるソース回路を説明するブロック図である。
【図３】本発明の実施形態による動作例を説明するタイミングチャートである。
【図４】従来例の動作を説明するタイミングチャートである。
【符号の説明】
【００４５】
１…ゲート回路
２…ソース回路
２１…表示データ出力部
２２…切替制御回路
ＴＲ…スイッチングトランジスタ
【図１】
2007121934.tif 000003
【図２】
2007121934.tif 000004
【図３】
2007121934.tif 000005
【図４】
2007121934.tif 000006