(57)【要約】【課題】ダイナミック表示制御方法を用いてＬＥＤ表示パネルの点灯表示を行う点灯表示回路の小型・経済化を図り、さらにＬＥＤ表示パネル構成の違いにも柔軟に対応できるようにする。【解決手段】コンピュータ１により生成した表示情報をその一方のポートからデュアルポートＲＡＭ２へ書き込む。ＰＬＤで構成した表示制御回路３では、タイミング回路３２からタイミング信号ｔｇが出力されるごとに、ＬＥＤ表示パネルの横１列のＬＥＤ素子に表示する表示情報をデュアルポートＲＡＭ２から読み出して対応するレジスタ３４へセットすることによって、各レジスタ出力に接続されたＬＥＤ素子のカソードに表示情報が印可されるようにし、同時に上記横１列のＬＥＤ素子のアノードを結ぶコモン信号線をコモン信号生成回路３５出力によってアクティブにして当該横１列のＬＥＤ素子を点灯表示する。タイミング信号ｔｇごとに表示される横１列のＬＥＤ素子を順次変えることで、ＬＥＤ表示パネル全体が走査され、ダイナミック点灯表示が行われる。【選択図】図１
2007279343.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ個のＬＥＤ素子を横方向に並べた横方向ＬＥＤ素子列を縦方向にＮ個配置し、同一の横方向ＬＥＤ素子列内の各ＬＥＤ素子のアノードを１つのコモン信号線に接続し、更に縦方向に並ぶＮ個のＬＥＤ素子から成るＭ個の縦方向ＬＥＤ素子列の各々については同一縦方向ＬＥＤ素子列内の各ＬＥＤ素子のカソードを１つのドライブ信号線に接続して構成されたＬＥＤ表示パネルを点灯表示するための点灯表示回路であって、
各ＬＥＤ素子への表示情報を生成するための処理手段と、この手段により生成された表示情報がその一方のポートから入力されたときにこれを保持するデュアルポートＲＡＭと、このデュアルポートＲＡＭに保持された表示情報を他方のポートから読み出して前記ＬＥＤ表示パネルへ表示するように制御するためのＰＬＤにより構成された表示制御回路を備えると共に、
前記ＰＬＤは、周期的にタイミング信号を生成し、１つのタイミング信号ごとに前記ＬＥＤ表示パネルの１つの横方向ＬＥＤ素子列を選択してそのＬＥＤ素子列に表示する表示情報を前記デュアルポートＲＡＭから読み出し、前記Ｎ個のドライブ信号に接続された当該ＰＬＤ内のＮ個のレジスタにセットし、かつ前記選択した横方向ＬＥＤ素子列に接続されたコモン信号線をアクティブとすることによって当該横方向ＬＥＤ素子列の点灯表示を行うという動作を、前記選択する横方向ＬＥＤ素子列を前記タイミング信号ごとに変えて繰り返すようにプログラムされて成ることを特徴とする点灯表示回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ表示装置の点灯表示回路に係り、特にデュアルポートＲＡＭを用いてその回路構成を簡易化かつ小型化可能とした点灯表示回路に関するものである。
【背景技術】
【０００２】
多数のＬＥＤ素子を配置して構成したＬＥＤ表示装置では、処理装置で生成された各ＬＥＤ素子ごとの表示情報を、各ＬＥＤ素子対応に設けられたラッチレジスタへセットし、そのセットされた表示情報に応じて各ＬＥＤ素子が点灯するように制御するための点灯表示回路が設けられている。
【０００３】
点灯表示回路による点灯表示方法としては、ＬＥＤ表示装置の全ＬＥＤ素子に対応したラッチレジスタを設けてこれらレジスタに対応する表示情報をセットし表示するようにしたスタティック表示を行うものと、全ＬＥＤ素子の１／Ｐ個の（Ｐ：整数）ラッチレジスタを設け、（全ＬＥＤ素子数／Ｐ）個づつのＬＥＤ素子に対応表示情報をセットして表示する動作を繰り返して全ＬＥＤ素子を走査するようにしたダイナミック表示を行うものがある。
【０００４】
スタティック表示方法の場合には、表示装置を構成する全ＬＥＤ素子数だけのラッチレジスタが必要であり、これに対応して処理装置から出力される表示情報の表示位置を示すアドレス情報を解読して対応ラッチレジスタへセットするためのデコーダも複雑になり、回路規模が大きくなる。更に各ＬＥＤ素子対応にドライバが必要なときはその個数も全ＬＥＤ素子数だけ必要となる。
【０００５】
一方、ダイナミック表示方法の場合には、いま横Ｍ×Ｎ個のＬＥＤ素子が表示装置を構成している場合、Ｍ個のラッチレジスタとこれらへ表示情報をセットするためのアドレスレコーダを１組用意し、これらを用いてＭ個づつの点灯表示をＮ回繰り返すようにする走査手段を設けることで表示が可能となり、全体として回路構成は大幅に簡略化される。ドライバを設ける場合でもその個数はＭ個ですむ。
【０００６】
ダイナミック表示方法を用いた点灯表示回路の公知例として特許文献１に開示されたものがある。図２は、この公知例の点灯表示回路を示す回路ブロック図で、表示情報を生成するコンピュータ２１、生成された表示情報がその一方のポートから入力されたときこれを保持するデュアルポートＲＡＭ２２、基本クロック信号に同期して表示制御のための種々のタイミング信号を生成出力するタイミングジェネレータ部２３、シフトレジスタ２４、シフトレジスタ付ドライバ２５、ドライブ側タイミングジェネレータ２６、ドライバ２７から成っていて、ＬＥＤ表示パネル２８の表示制御を行う。
【０００７】
いまＬＥＤ表示パネル２８が横方向にＭ＝６４個、縦方向にＮ＝１２個で合計７６８個のＬＥＤ素子が配列されており、そしてシフトレジスタ２４は８ビット構成、シフトレジスタ付ドライバ２５はＭ＝６４個分から成っているとする。また、各ＬＥＤ素子への表示情報は、それが表示のために読み出される前にコンピュータ２１からデュアルポートＲＡＭ２２へ書き込まれているものとする。基本クロック信号が入力されると、まずタイミングジェネレータ部２３の制御によりＬＥＤ表示パネル２８の一番上の横１列（６４個）の表示情報読み出しとそのドライバ２５へのセットが行われる。このセット動作は、タイミングジェネレータ部２３が一番上の右端８個のＬＥＤ表示パネルへ表示する表示情報を読み出すためのアドレスＡＲをデュアルポートＲＡＭへ入力して、その読み出しデータＤＲ（８ビットパラレル）をシフトレジスタ２４へセットパルスsetpulseによりセットし、次にタイミングジェネレータ部２３からシフトクロックshiftclockを出力してこのセットデータをシフトレジスタ付ドライバ２５へシリアル転送する。次いで一番上の右端８個の左側に続く８個のＬＥＤ素子へ表示する表示情報読み出しとシフトレジスタ２４へのセット、シフトレジスタ付ドライバ２５へのシリアル転送を行い、こうした動作を８回繰り返すことによって横１列６４個分の表示情報が６４個のドライバ２５の各々にセットされる。
【０００８】
この横１列分の表示情報セットが終わると、タイミングジェネレータ部２３からドライブ信号Drive がドライブ側タイミングジェネレータ２６へ送られ、これに応じてタイミングジェネレータ２６がドライバ２７を介してコモン信号Commonを一番上のＬＥＤ素子の共通ラインへ出力することでこの１列のＬＥＤ素子が点灯表示される。以下、同様にして上から２番目、３番目……の横１列ごとの点灯表示を繰り返すことで全ＬＥＤ素子のダイナミック点灯表示が行われる。
【０００９】
【特許文献１】特開平７−３１９４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記した公知の技術によれば、表示情報を該当するラッチレジスタへセットするためのデコード機能はデュアルポートＲＡＭのライト／リードアドレスの制御（メモリマッピング）により実現されており、タイミングジェネレータ部からの読み出しアドレスＡＲ生成が簡単に行えるようにＣＰＵ側からの書き込みアドレスＡＬを設定しておけばデコード処理は極めて簡単になり複雑なデコーダＩＣなどは必要ない。また、ラッチレジスタはダイナミック表示であるので横１列分のＬＥＤ素子数に等しい個数でよく、これらへの表示情報の転送もシリアルとしているので、配線が簡略化でき、装置構成が全体として、小型かつ経済化できる利点がある。
【００１１】
しかし、上記した公知例の技術では、タイミングジェネレータ部２３，ドライバ側タイミングジェネレータ２６、ラッチレジスタの機能をもつシフトレジスタ付きドライバ２５などが個別回路で構成されているから、部品点数のさらなる低減が望まれる。さらに、個別回路は、ＬＥＤ表示パネル２８を構成するＬＥＤ素子の横、縦方向の個数に対応した構成とする必要があるから、ＬＥＤ表示パネルの構造に対応したものを用意することになる。
【００１２】
本発明の目的は、所要のＩＣ部品点数をより低減でき、かつＬＥＤ表示パネルを構成するＬＥＤ表示パネルの数の違いにも容易に対応できるようにした、安価で構成可能なＬＥＤ表示装置の点灯表示回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、Ｍ個のＬＥＤ素子を横方向に並べた横方向ＬＥＤ素子列を縦方向にＮ個配置し、同一の横方向ＬＥＤ素子列内の各ＬＥＤ素子のアノードを１つのコモン信号線に接続し、更に縦方向に並ぶＮ個のＬＥＤ素子から成るＭ個の縦方向ＬＥＤ素子列の各々については同一縦方向ＬＥＤ素子列内の各ＬＥＤ素子のカソードを１つのドライブ信号線に接続して構成されたＬＥＤ表示パネルを点灯表示するための点灯表示回路であって、
各ＬＥＤ素子への表示情報を生成するための処理手段と、この手段により生成された表示情報がその一方のポートから入力されたときにこれを保持するデュアルポートＲＡＭと、このデュアルポートＲＡＭに保持された表示情報を他方のポートから読み出して前記ＬＥＤ表示パネルへ表示するように制御するためのＰＬＤにより構成された表示制御回路を備えると共に、
前記ＰＬＤは、周期的にタイミング信号を生成し、１つのタイミング信号ごとに前記ＬＥＤ表示パネルの１つの横方向ＬＥＤ素子列を選択してそのＬＥＤ素子列に表示する表示情報を前記デュアルポートＲＡＭから読み出し、前記Ｎ個のドライブ信号に接続された当該ＰＬＤ内のＮ個のレジスタにセットし、かつ前記選択した横方向ＬＥＤ素子列に接続されたコモン信号線をアクティブとすることによって当該横方向ＬＥＤ素子列の点灯表示を行うという動作を、前記選択する横方向ＬＥＤ素子列を前記タイミング信号ごとに変えて繰り返すようにプログラムされて成ることを特徴とする点灯表示回路を開示する。
【発明の効果】
【００１４】
表示制御回路をＰＬＤによって構成することで大幅に部品点数の低減が可能となり、さらにＬＥＤ表示パネルの構成変化に対してもＰＬＤのプログラミング変更で容易に対応できるという利点がある。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を説明する。図３はＬＥＤ表示パネルの例を示しており、８個のＬＥＤ素子を収容した７セグメントＬＥＤが横方向に８個、縦方向に１２個配列されていて、横方向が８×８＝６４個、縦方向が１２個で合計７６８個のＬＥＤ表示パネルから成る表示パネル５である。横１列６４個のＬＥＤ表示パネルのアノードは全て１つのコモン信号線で結ばれていて、この横１列のＬＥＤ表示パネル列を上から順に＃１〜＃１２とする。縦方向にはどの位置でも１２個のＬＥＤ素子が配置されていて、これら縦１列１２個のＬＥＤ素子のカソードは同一のドライブ信号線で結ばれている。
【００１６】
図１は、本発明の点灯表示回路の構成例を示すブロック図で、マイクロプロセッサ等のコンピュータ１，デュアルポートＲＡＭ２、１つのＰＬＤ（Programmable Logic Device）３、及びクロック源４、から成っている。ＰＬＤ３は表示制御回路として動作し、その各回路は以下に述べる機能を実現するようにＰＬＤ３をプログラミングして実現される。レジスタ群３４は横１列分のＬＥＤ素子の個数に等しい個数のＰＬＤ内のレジスタから成り、図３のＬＥＤ表示パネルの場合は６４個である。そしてこれら各レジスタの出力はドライブ信号Driveとしてそれぞれ別の縦１列の各ＬＥＤ素子のカソードへ接続されている。また、コモン信号生成回路３５の１２個（一般にはＬＥＤ表示パネルの縦方向のＬＥＤ表示パネル数）の出力（コモン信号Ｃ）は、図３の駆動バッファ６の各々に接続されている。
【００１７】
図１において、コンピュータ１は各ＬＥＤ素子の表示情報を生成し、これをデュアルポートＲＡＭ２へ一方のポートから書き込む。この書き込みアドレスは、表示時の読出しアドレス生成が容易となるようにコンピュータ１により制御されるのが好ましい。表示のためのデュアルポートＲＡＭ２からの読出しを含む点灯制御動作は、コンピュータ１による書き込み動作とは非同期に行われる。即ち 、コンピュータ１の動作とは非同期なクロック源４からのクロック信号に同期してＰＬＤ３内の各回路は動作する。以下、図４のタイミングチャートを参照してこの読出し表示動作を説明する。
【００１８】
タイミング回路３１は、周期Ｔごとにタイミング信号ｔｇを出力する。読出しアドレス生成回路３２は、最初のタイミング信号ｔｇ１が入力されるとＬＥＤ表示パネル５（図３）の一番上の横列（＃１列）に配された６４個のＬＥＤ素子への表示情報を読出すための読出しアドレスを順次生成してデュアルポートＲＡＭ２へ入力し、こうして読出された表示情報は、各ドライブ信号線に接続されたレジスタ（レジスタ群３４内にある）へ分配回路３３により順次セットされ、＃１列各ＬＥＤ素子のドライブ信号となる。一方これと同時にコモン信号生成回路３５はコモン信号Ｃ１を生成し、＃１列対応の駆動バッファ６を介して＃１列全ＬＥＤ素子のアノード側へ供給する。このコモン信号を期間Ｔの間アクティブとすることで＃１列の各ＬＥＤ素子が対応レジスタにセットされた表示情報に応じて点灯する。
【００１９】
以下同様にして、次のタイミング信号ｔｇ２により＃２列ＬＥＤ素子に表示する表示情報をレジスタにセットして＃２列へのコモン信号Ｃ２をアクティブにすることで＃２列の表示点灯を行うという動作を繰り返し、最下行の＃１２列の表示点灯が終わると次にまた＃１列へもどってくる。こうして縦方向の走査を繰り返して行うことにより、ダイナミックな点灯表示を行う。
【００２０】
以上に説明したように、デュアルポートＲＡＭを利用してその書込み／読出しアドレスを制御することで表示情報の各ＬＥＤ素子へ分配セット動作を行うので、複雑なＩＣデコーダチップが不要となり、更に表示制御側の諸機能を全て１つのＰＬＤで実現しているので部品点数が少なくてよく、実装面積の縮小、低コスト化がはかれる。さらに、縦、横方向のＬＥＤ素子の個数が異なるＬＥＤ表示パネルに対しても、コンピュータによるデュアルポートＲＡＭへの書込みアドレスの制御とＰＬＤのプログラミング変更のみで対応可能であるという利点がある。
【図面の簡単な説明】
【００２１】
【図１】本発明の点灯表示回路の構成例を示すブロック図である。
【図２】従来の点灯表示回路の構成例を示すブロック図である。
【図３】ＬＥＤ表示パネルの例である。
【図４】図１の点灯表示回路の動作を示すタイムチャートである。
【符号の説明】
【００２２】
１    コンピュータ
２    デュアルポートＲＡＭ
３    ＰＬＤ
５    点灯表示回路
３１    タイミング回路
３２    読出しアドレス生成回路
３３    分配回路
３４    レジスタ群
３５    コモン信号生成回路
【図１】
2007279343.tif 000003
【図２】
2007279343.tif 000004
【図３】
2007279343.tif 000005
【図４】
2007279343.tif 000006