(57)【要約】【課題】ＥＭＩの発生をプリント基板の全方向に対して低減するプリント基板およびプリント基板構造体、これらプリント基板またはプリント基板構造体を用いたＥＭＩの低減方法ならびにこれらプリント基板またはプリント基板構造体を内蔵した電子機器を提供すること。【解決手段】絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板。【選択図】  図２
2007180219.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、
前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えることを特徴とするプリント基板。
【請求項２】
前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項１記載のプリント基板。
【請求項３】
前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項１記載のプリント基板。
【請求項４】
絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、
および、
前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えることを特徴とするプリント基板構造体。
【請求項５】
前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項４記載のプリント基板構造体。
【請求項６】
前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項４記載のプリント基板構造体。
【請求項７】
絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、
前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を用いることを特徴とするプリント基板のＥＭＩ低減方法。
【請求項８】
前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項７記載のプリント基板のＥＭＩ低減方法。
【請求項９】
前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項７記載のプリント基板のＥＭＩ低減方法。
【請求項１０】
絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層備えるプリント基板、
および、
前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を用いることを特徴とするプリント基板のＥＭＩ低減方法。
【請求項１１】
前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項９記載のプリント基板のＥＭＩ低減方法。
【請求項１２】
前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項９記載のプリント基板のＥＭＩ低減方法。
【請求項１３】
絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、
前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を内蔵することを特徴とする電子機器。
【請求項１４】
絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、
および、
前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を内蔵することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板、プリント基板構造体、プリント基板のＥＭＩ低減方法および電子機器に関する。
【背景技術】
【０００２】
プリント基板は、電子機器の回路が形成された部材である。プリント基板は、ガラスエポキシ、セラミックス等の絶縁層の表面に銅箔を張り合わせた後、銅箔をエッチングする等により回路を形成したものである。このプリント基板は、通常、デバイス実装のハンダ付けの際に回路を保護するために、プリント基板表面に形成された回路をエポキシ樹脂等のソルダーレジストで被覆している。
【０００３】
従来の４層プリント基板の構造について図面を参照して説明する。図１０は、従来のプリント基板を模式的に示す断面図である。
【０００４】
従来のプリント基板３０は、３層の絶縁層１１、１１、１１と、絶縁層１１、１１の間にそれぞれ形成される内層回路１３、１３と、１層目および３層目の絶縁層１１の外表面それぞれに形成される外層回路１２、１２と、外層回路１２、１２の表面をそれぞれ被覆するソルダーレジスト層２１、２１とからなる。
【０００５】
しかし、近年、電子機器から発せられる電磁波が人体や他の電子機器等に悪影響を与えるＥＭＩ（Electro Magnetic Interference：電磁波干渉）が問題になっており、プリント基板から発生するＥＭＩを低減する要望が高まってきている。
【０００６】
プリント基板において、ＥＭＩは、主に、表面に形成された外層回路から外層回路表面の法線方向に向けて電場が形成されることにより生じる。なお、外層回路の表面は、通常、エポキシ樹脂等のソルダーレジストで被覆されるが、このソルダーレジストには電場の形成を抑制する効果はない。従来のプリント基板３０にＥＭＩ抑制効果がないことについて図面を参照して説明する。
【０００７】
図１１は、プリント基板３０の電磁場解析結果の例を示す図である。
【０００８】
図１１に示すように、外層回路１２の表面からこの表面の法線方向に電界Ｅが形成されている。なお、電界Ｅはソルダーレジスト層２１を通過しており、ソルダーレジスト層２１は、電場の発生を抑制する効果のないことがわかる。
【０００９】
これに対し、基板のＥＭＩを低減する基板構造として、下記の従来技術が知られている。特許文献１記載の多層回路構造は、表層に下層の絶縁層よりも高い誘電率を有する高誘電体層等を備えることにより、外層回路表面の法線方向への電場の形成を抑制することができる。
【特許文献１】特表平７−５０１９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１記載の多層回路構造は、外層回路表面の法線方向への電場の形成を抑制することはできるものの、外層回路表面の接線方向、すなわち、多層回路構造の側面方向への電場の形成を抑制することはできなかった。
【００１１】
本発明は、ＥＭＩの発生をプリント基板の全方向に対して低減するプリント基板およびプリント基板構造体、これらプリント基板またはプリント基板構造体を用いたＥＭＩの低減方法ならびにこれらプリント基板またはプリント基板構造体を内蔵した電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えることを特徴とするプリント基板である。
【００１３】
また、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、および、前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えることを特徴とするプリント基板構造体である。
【００１４】
さらに、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を用いることを特徴とするプリント基板のＥＭＩ低減方法である。
【００１５】
また、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層備えるプリント基板、および、前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を用いることを特徴とするプリント基板のＥＭＩ低減方法である。
【００１６】
さらに、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を内蔵することを特徴とする電子機器である。
【００１７】
また、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、および、前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を内蔵することを特徴とする電子機器である。
【発明の効果】
【００１８】
本発明に係るプリント基板、プリント基板構造体、プリント基板のＥＭＩ低減方法および電子機器は、ＥＭＩの発生をプリント基板の全方向に対して低減することができる。
【発明を実施するための最良の形態】
【００１９】
本発明に係る電子機器の実施の形態について添付図面を参照して説明する。
【００２０】
［第１の実施形態］
図１は、本発明に係る電子機器１を示す斜視図である。
【００２１】
図１に示された電子機器１は、ノートパソコンの例であるが、ラップトップ型パソコンであってもよい。この電子機器１は、偏平なボックス状の筐体２にヒンジ手段３を介して表示パネル等の表示手段４を備えた蓋体５が回動かつ開閉自在に支持される。ヒンジ手段３は、蓋体５を筐体２に電気的および機械的に接続している。また、電子機器１は、筐体２の表面にパソコン本体を操作する入力手段としてのキーボード６が備えられている。
【００２２】
電子機器１には、本発明に係るプリント基板が内蔵されている。
【００２３】
このプリント基板１０の模式的な断面図を図２に示す。
【００２４】
プリント基板１０は、３層の絶縁層１１、１１、１１と、図２の下方から１層目と２層目の絶縁層１１、１１の間に形成される内層回路１３と、２層目と３層目の絶縁層１１、１１の間に形成されるグランド接続内層回路１４と、１層目および３層目の絶縁層１１の表面それぞれに形成される外層回路１２、１２と、外層回路１２、１２の表面をそれぞれ被覆する高誘電体層１６、１６とからなる多層基板である。
【００２５】
なお、プリント基板１０は、基板回路が絶縁層１１を介して多層に形成された多層基板であるため、プリント基板１０の最も表面に位置する基板回路１２、１２を外層回路と称し、外層回路よりもプリント基板１０の内側の層に形成される基板回路１３、１４を内層回路と称する。
【００２６】
プリント基板１０は、図２の下方から高誘電体層１６／外層回路１２／絶縁層１１／内層回路１３／絶縁層１１／グランド接続内層回路１４／絶縁層１１／外層回路１２／高誘電体層１６が重ね合わされ、積層された多層構造を有する。
【００２７】
プリント基板１０は、高誘電体層１６が１層目と３層目の絶縁層１１の表面だけでなく、プリント基板１０の側面も被覆するように延設されて高誘電体層側面被覆部１７を形成する。高誘電体層側面被覆部１７は、プリント基板１０の全ての側面を被覆するように形成される。たとえば、プリント基板１０が側面を周方向に４個有する矩形形状であれば、高誘電体層側面被覆部１７は４個の側面全部を被覆するように形成される。
【００２８】
また、高誘電体層側面被覆部１７は、グランド接続内層回路１４に接続される。これにより、外層回路１２表面に発生した電界は、高誘電体層１６内および高誘電体層側面被覆部１７内に形成され、さらにグランド接続内層回路１４に至る。
【００２９】
なお、グランド接続内層回路１４は、図２に示す位置に設ける必要はなく、図２の内層回路１３の位置であってもよい。
【００３０】
また、図２に示されたプリント基板１０は４層回路の例であるが、４層を超える多層回路であってもよい。この場合、グランド接続内層回路１４は、内層回路１３のうちのいずれかに形成されていればよい。
【００３１】
ここで、グランド接続内層回路１４とは、内層回路１３のうち、グランド接続された内層回路を含む回路いう。すなわち、グランド接続内層回路１４は、内層回路全体がグランド接続されたものでなくてもよく、グランド接続された回路を一部に含むものであればよい。
【００３２】
プリント基板１０において、絶縁層１１は、ガラスエポキシ、セラミックス、ガラス、コンポジット等の公知のものが用いられる。
【００３３】
高誘電体層１６および高誘電体層側面被覆部１７は、絶縁層よりも高い誘電率を有する高誘電体からなる層である。具体的には、高誘電体層１６および高誘電体層側面被覆部１７に用いられる高誘電体は、比誘電率が通常６０以上、好ましくは７０以上、より好ましくは８０以上の誘電体である。プリント基板１０は、高誘電体層１６および高誘電体層側面被覆部１７の比誘電率が後者になるほど、ＥＭＩの発生を抑制する効果が高くなりやすいため好ましい。
【００３４】
この高誘電体としては、たとえば、ＴｉＯ２（比誘電率８５〜１７０）、ＳｒＴｉＯ３（比誘電率３３２）、ＢａＴｉＯ３（比誘電率１６８〜２９２０）、ＮａＫＣ４Ｈ４Ｏ６・４Ｈ２Ｏ（比誘電率２００）、ＰｂＺｒＯ３（比誘電率１００）およびＣｕ（ＨＣＯＯ）２・４Ｈ２Ｏ（比誘電率４００）等が挙げられる。
【００３５】
なお、図２に示されたプリント基板１０は４層回路の例であるが、本発明に係るプリント基板は両面板または片面板としてもよい。両面板または片面板のプリント基板は内層回路がなくなるためグランド接続内層回路１４もなくなるが、この場合は、高誘電体層側面被覆部１７は、別途設けたグランド接続回路等に接続する等公知の方法でグランド接続すればよい。
【００３６】
次に、本発明に係る電子機器の作用を説明する。
【００３７】
図３は、本発明に係る電子機器１に内蔵されたプリント基板１０の電磁場解析結果の例を示す図である。
【００３８】
図３に示すように、外層回路１２表面に発生した電界Ｅは、外層回路１２の表面の法線方向には形成されず、高誘電体層１６内および図示しない高誘電体層側面被覆部１７内に形成された後、グランド接続内層回路１４に至る。グランド接続内層回路１４に至った電界は、接地されることにより、プリント基板１０を遮蔽する。これにより、外層回路１２から発生した電界がプリント基板１０の外部に形成されないようになっている。
【００３９】
上記の電界Ｅが、外層回路１２の表面の法線方向には形成されず、高誘電体層１６内に形成されるメカニズムとしては、以下のメカニズムが考えられる。
【００４０】
図４は、比誘電率ε１の誘電体Ａと、比誘電率ε２の誘電体Ｂとが接した基板の接合状態を示す概念図である。この接合状態において、誘電体Ａの電束密度がＤ１でその方向が境界の法線に対して角度θ１、誘電体Ｂの電束密度がＤ２でその方向が境界の法線に対して角度θ２としたとき、境界面で電荷が存在しないと仮定すると、誘電体Ａの電束密度の法線成分Ｄ１ｎと誘電体Ｂの電束密度の法線成分Ｄ２ｎとの間には、
［数１］
Ｄ１ｎ＝Ｄ２ｎ      ・・・（１）
の関係が成り立ち、電束密度の法線成分が連続となる。
【００４１】
一方、電場については接線成分が連続となり、誘電体Ａの電界の接線成分Ｅ１ｔと誘電体Ｂの電界の接線成分Ｅ２ｔとの間には、
［数２］
Ｅ１ｔ＝Ｅ２ｔ      ・・・（２）
の関係が成り立つ。
【００４２】
このため、Ｄ１、Ｄ２およびＥ２の間には、以下の関係が成り立つ。  
［数３］
Ｄ２＝Ｄ１｛ｃｏｓ２θ１＋（ε２／ε１）ｓｉｎ２θ２｝１／２      ・・・（３）
［数４］
Ｅ２＝Ｄ１｛ｃｏｓ２θ１＋（ε２／ε１）ｓｉｎ２θ２｝１／２／ε２・・・（４）
［数５］
θ２＝ｔａｎ−１｛（ε２／ε１）ｔａｎθ１｝                    ・・・（５）
【００４３】
そこで、誘電体Ａを高誘電体、誘電体Ｂを低誘電体として、ε１がε２よりも十分に大きいと仮定すると（ε１＞＞ε２）、以下の関係が成り立ち、基板から放射される電場を高誘電体層Ａ内で閉じ込めることができるようになると考えられる。
【００４４】
［数６］
Ｄ２＝Ｄ１ｃｏｓθ１・・・（６）
［数７］
Ｅ２＝Ｄ１ｃｏｓθ１／ε２・・・（７）
［数８］
θ１≒９０°・・・（８）
［数９］
θ２＝０°・・・（９）
【００４５】
なお、電場と磁場は相互作用があるため、電場を外へ放出させないことにより、結果的に電磁場を基板の外へ放出する（ＥＭＩ）ことを抑制することができると考えられる。
【００４６】
プリント基板１０を内蔵する電子機器１は、ＥＭＩの発生をプリント基板の全方向に対して低減することができる。
【００４７】
［第２の実施形態］
次に本発明に係る電子機器について添付図面を参照して説明する。
【００４８】
第２の実施形態の電子機器１Ａの外観構成は、図１に示された第１の実施形態に示される電子機器１と同様であるため説明を省略する。
【００４９】
第２の実施形態の電子機器１Ａには、本発明に係るプリント基板１０Ａが内蔵されている。このプリント基板１０Ａについて図面を参照して説明する。
【００５０】
プリント基板１０Ａは、電子機器１に内蔵されたプリント基板１０に対して高誘電体層１６と外層回路１２との間に低誘電体層１８を設けた点で異なり、他の点は同様であるため、同じ部材には同じ符号を付して説明を簡略化または省略する。
【００５１】
図５は、第２の実施形態に係るプリント基板１０Ａの模式的な断面図である。
【００５２】
プリント基板１０Ａは、３層の絶縁層１１、１１、１１と、図５の下方から１層目と２層目の絶縁層１１、１１の間に形成される内層回路１３と、２層目と３層目の絶縁層１１、１１の間に形成されるグランド接続内層回路１４と、１層目および３層目の絶縁層１１の表面それぞれに形成される外層回路１２、１２と、外層回路１２、１２の表面をそれぞれ被覆する低誘電体層１８、１８と、低誘電体層１８、１８の表面をそれぞれ被覆する高誘電体層１６、１６とからなる多層基板である。
【００５３】
なお、プリント基板１０Ａは、基板回路が絶縁層１１を介して多層に形成された多層基板であるため、プリント基板１０Ａの最も表面に位置する基板回路１２、１２を外層回路と称し、外層回路よりもプリント基板１０Ａの内側の層に形成される基板回路１３、１４を内層回路と称する。
【００５４】
プリント基板１０Ａは、図５の下方から高誘電体層１６／低誘電体層１８／外層回路１２／絶縁層１１／内層回路１３／絶縁層１１／グランド接続内層回路１４／絶縁層１１／外層回路１２／低誘電体層１８／高誘電体層１６の層構造を有する。
【００５５】
プリント基板１０Ａは、高誘電体層１６が１層目と３層目の低誘電体層１８の表面だけでなく、プリント基板１０Ａの側面も被覆するように延設されて高誘電体層側面被覆部１７を形成する。高誘電体層側面被覆部１７は、プリント基板１０の全ての側面を被覆するように形成される。たとえば、プリント基板１０が側面を４個有する形状であれば、４個の側面全部を被覆するように形成される。
【００５６】
また、高誘電体層側面被覆部１７は、グランド接続内層回路１４に接続される。これにより、外層回路１２表面に発生した電界は、外層回路１２から低誘電体層１８に向かって形成された後、高誘電体層１６の法線方向には形成されず、高誘電体層１６内および図示しない高誘電体層側面被覆部１７内に形成された後、グランド接続内層回路１４に至る。
【００５７】
なお、グランド接続内層回路１４は、図５に示す位置に設ける必要はなく、図５の内層回路１３の位置であってもよい。
【００５８】
また、プリント基板１０Ａは４層回路の例であるが、４層を超える多層回路であってもよい。この場合、グランド接続内層回路１４は、内層回路１３のうちのいずれかに形成されていればよい。
【００５９】
低誘電体層１８は、絶縁層よりも高い誘電率を有する低誘電体からなる層である。具体的には、低誘電体層１８に用いられる低誘電体は、比誘電率が通常１０未満、好ましくは８未満、より好ましくは５未満の誘電体である。プリント基板１０は、低誘電体層１８の比誘電率が後者になるほど、ＥＭＩの発生を抑制する効果が高くなりやすいため好ましい。
【００６０】
この低誘電体としては、たとえば、ＫＣｌ（比誘電率４．６４）、ＫＢｒ（比誘電率４．７８）、ＳｉＯ２（比誘電率４．５〜４．６）、硬質塩化ビニル（比誘電率２．３〜３．１）、ポリエチレン（比誘電率２．２〜２．４）、ポリスチレン（比誘電率２．５〜２．７）、ナイロン（比誘電率４．０〜４．７）、ポリ４フッ化エチレン（比誘電率２．０）、エポキシ樹脂（比誘電率３．３〜４．０）および石英ガラス（比誘電率３．５〜４．０）等が挙げられる。なお、ソルダーレジストには、通常、エポキシ樹脂が用いられるため、ソルダーレジスト層は、通常、低誘電体層１８に相当する。
【００６１】
なお、プリント基板１０Ａで用いられる低誘電体層１８に対する高誘電体層１６の比誘電率の比率、すなわち、高誘電体層１６の比誘電率を低誘電体層１８の比誘電率で除した値は、通常１０以上、好ましくは２０以上、より好ましくは３０以上である。プリント基板１０Ａは、低誘電体層１８に対する高誘電体層１６の比誘電率の比率が後者になるほど、ＥＭＩの発生を抑制する効果が高くなるため好ましい。
【００６２】
なお、図５に示されたプリント基板１０Ａは４層回路の例であるが、本発明に係るプリント基板は両面板または片面板としてもよい。両面板または片面板のプリント基板は内層回路がなくなるためグランド接続内層回路１４もなくなるが、この場合は、高誘電体層側面被覆部１７は、別途設けたグランド接続回路等に接続する等公知の方法でグランド接続すればよい。
【００６３】
次に、本発明に係る電子機器の作用を説明する。
【００６４】
図６は、本発明に係る電子機器１Ａに内蔵されたプリント基板１０Ａの電磁場解析結果の例を示す図である。
【００６５】
図６に示すように、外層回路１２表面に発生した電界Ｅは、外層回路１２から低誘電体層１８に向かって形成された後、高誘電体層１６の法線方向には形成されず、高誘電体層１６内および図示しない高誘電体層側面被覆部１７内に形成された後、グランド接続内層回路１４に至る。グランド接続内層回路１４に至った電界は、接地されることにより、プリント基板１０Ａを遮蔽する。これにより、外層回路１２から発生した電界がプリント基板１０Ａの外部に形成されないようになっている。
【００６６】
プリント基板１０Ａを内蔵する電子機器１Ａは、プリント基板１０を内蔵する電子機器１と同様の効果を有する。また、プリント基板１０Ａは、従来用いられていたソルダーレジスト層が、通常、低誘電体から形成された低誘電体層１８に相当するから、図１０に示すような従来用いられていたプリント基板３０に、高誘電体層１６および高誘電体層側面被覆部１７を形成するだけで、容易に、ＥＭＩの発生をプリント基板の全方向に対して低減することができる。
【００６７】
なお、高誘電体層１６の形成により、プリント基板１０Ａの回路の電気特性にインピーダンスが下がってしまう等の悪影響を及ぼすことが考えられる場合は、低誘電体層１８の比誘電率を下げたり、低誘電体層１８の厚さを厚くしたりすることにより、回避することができる。
【００６８】
［第３の実施形態］
次に本発明に係る電子機器について添付図面を参照して説明する。
【００６９】
第３の実施形態の電子機器１Ｂの外観構成は、図１に示された第１の実施形態に示される電子機器１と同様であるため説明を省略する。
【００７０】
第３の実施形態の電子機器１Ｂには、本発明に係るプリント基板構造体２０が内蔵されている。このプリント基板構造体２０について図７を参照して説明する。
【００７１】
プリント基板構造体２０は、プリント基板１０Ｂと遮蔽壁１９とからなる。プリント基板構造体２０は、プリント基板１０Ｂがプリント基板１０に対して高誘電体層側面被覆部１７を設けない点、プリント基板１０Ｂがプリント基板１０のグランド接続内層回路１４に代えて内層回路１３を設ける点、および、プリント基板１０Ｂの側面に遮蔽壁１９をさらに備えてプリント基板構造体とした点で異なり、他の点は同様であるため、同じ部材には同じ符号を付して説明を簡略化または省略する。
【００７２】
図７は、プリント基板構造体２０の模式的な断面図である。
【００７３】
プリント基板１０Ｂは、３層の絶縁層１１、１１、１１と、図７の下方から１層目と２層目の絶縁層１１、１１の間に形成される内層回路１３と、２層目と３層目の絶縁層１１、１１の間に形成される内層回路１３と、１層目および３層目の絶縁層１１の表面それぞれに形成される外層回路１２、１２と、外層回路１２、１２の表面をそれぞれ被覆する高誘電体層１６、１６とからなる多層基板である。
【００７４】
なお、プリント基板１０Ｂは、基板回路が絶縁層１１を介して多層に形成された多層基板であるため、プリント基板１０Ｂの最も表面に位置する基板回路１２、１２を外層回路と称し、外層回路よりもプリント基板１０Ｂの内側の層に形成される基板回路１３、１３を内層回路と称する。
【００７５】
プリント基板１０Ｂは、図７の下方から高誘電体層１６／外層回路１２／絶縁層１１／内層回路１３／絶縁層１１／内層回路１３／絶縁層１１／外層回路１２／高誘電体層１６の層構造を有する。
【００７６】
プリント基板構造体２０は、プリント基板１０Ｂの側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁１９を備える。遮蔽壁１９は、プリント基板１０Ｂの側面全体を外部から遮蔽可能なものであればよく、特に限定されない。たとえば、プリント基板１０Ｂの外形が扁平な略直方体になるような場合は、図８に示すように、遮蔽壁１９は４枚の矩形板を接合した横断面ロ字状の筒状体とすればよい。
【００７７】
遮蔽壁１９は、鉄およびＳＵＳ等の、電界を遮蔽可能な材質で形成される。遮蔽壁１９の壁面形状は特に限定されず、メッシュ状であってもよいし、穴の開いていない板状であってもよい。
【００７８】
プリント基板１０Ｂは、プリント基板１０に形成したような高誘電体層側面被覆部１７を形成しない。しかし、これに代えて、プリント基板１０Ｂの側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁１９を備えることにより、プリント基板１０Ｂと遮蔽壁１９とで、プリント基板構造体２０を構成する。
【００７９】
遮蔽壁１９は、プリント基板１０Ｂの全ての側面の全体を周方向に被覆するように形成される。たとえば、プリント基板１０Ｂが側面を４個有する形状であれば、遮蔽壁１９は４個の側面全部を被覆するように形成される。
【００８０】
なお、プリント基板１０Ｂは、遮蔽壁１９がグランド接続されるため、プリント基板１０のようなグランド接続内層回路１４は特に必要なく、単なる内層回路１３でよい。しかし、必要により内層回路１３をグランド接続内層回路としてもよい。
【００８１】
次に、本発明に係る電子機器の作用を説明する。
【００８２】
本発明に係る電子機器１Ｂに内蔵されたプリント基板構造体２０の作用は、プリント基板構造体２０を構成するプリント基板１０Ｂの作用の一部が、電子機器１に内蔵されたプリント基板１０の作用と同様であるため、プリント基板１０の作用の説明で用いた図３を参照して説明する。
【００８３】
図３に示すように、外層回路１２表面に発生した電界Ｅは、外層回路１２の表面の法線方向には形成されず、高誘電体層１６内に形成される。この電界Ｅは、図７に示すように高誘電体層１６の端部からプリント基板１０Ｂ外の遮蔽壁１９に向かって（符号Ｘ）形成される。遮蔽壁１９はグランド接地されているため電界Ｅは遮蔽され、プリント基板構造体２０が外部に電界を形成することがなくなる。
【００８４】
プリント基板構造体２０を内蔵する電子機器１Ｂは、ＥＭＩの発生をプリント基板の全方向に対して低減することができる。
【００８５】
［第４の実施形態］
次に本発明に係る電子機器について添付図面を参照して説明する。
【００８６】
第４の実施形態の電子機器１Ｃの外観構成は、図１に示された第１の実施形態に示される電子機器１と同様であるため説明を省略する。
【００８７】
第４の実施形態の電子機器１Ｃには、本発明に係るプリント基板構造体２０Ａが内蔵されている。このプリント基板構造体２０Ａについて図面を参照して説明する。
【００８８】
プリント基板構造体２０Ａは、電子機器１Ｂに内蔵されたプリント基板構造体２０に対して、プリント基板１０Ｂの高誘電体層１６と外層回路１２との間に低誘電体層１８を設けてプリント基板１０Ｃを構成した点で異なり、他の点は同様であるため、同じ部材には同じ符号を付して説明を簡略化または省略する。
【００８９】
図９は、プリント基板構造体２０Ａの模式的な断面図である。
【００９０】
プリント基板構造体２０Ａは、プリント基板１０Ｃと遮蔽壁１９とからなる。
【００９１】
プリント基板１０Ｃは、３層の絶縁層１１、１１、１１と、図９の下方から１層目と２層目の絶縁層１１、１１の間に形成される内層回路１３と、２層目と３層目の絶縁層１１、１１の間に形成される内層回路１３と、１層目および３層目の絶縁層１１の表面それぞれに形成される外層回路１２、１２と、外層回路１２、１２の表面をそれぞれ被覆する低誘電体層１８、１８と、低誘電体層１８、１８の表面をそれぞれ被覆する高誘電体層１６、１６とからなる多層基板である。
【００９２】
なお、プリント基板１０Ｃは、基板回路が絶縁層１１を介して多層に形成された多層基板であるため、プリント基板１０Ｃの最も表面に位置する基板回路１２、１２を外層回路と称し、外層回路よりもプリント基板１０Ｃの内側の層に形成される基板回路１３、１３を内層回路と称する。
【００９３】
プリント基板１０Ｃは、図９の下方から高誘電体層１６／低誘電体層１８／外層回路１２／絶縁層１１／内層回路１３／絶縁層１１／内層回路１３／絶縁層１１／外層回路１２／低誘電体層１８／高誘電体層１６の層構造を有する。
【００９４】
プリント基板１０Ｃは、プリント基板１０に形成したような高誘電体層側面被覆部１７を形成しない。しかし、これに代えて、プリント基板１０Ｃの側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁１９を備えることにより、プリント基板１０Ｃと遮蔽壁１９とで、プリント基板構造体２０Ａを構成する。
【００９５】
次に、本発明に係る電子機器の作用を説明する。
【００９６】
本発明に係る電子機器１Ｃに内蔵されたプリント基板構造体２０Ａの作用は、プリント基板構造体２０Ａを構成するプリント基板１０Ｃの作用の一部が、電子機器１Ａに内蔵されたプリント基板１０Ａの作用と同様であるため、プリント基板１０Ａの作用の説明で用いた図６を参照して説明する。
【００９７】
図６に示すように、外層回路１２表面に発生した電界Ｅは、外層回路１２から低誘電体層１８に向かって形成された後、高誘電体層１６の法線方向には形成されず、高誘電体層１６内に形成される。この電界Ｅは、図９に示すように高誘電体層１６の端部からプリント基板１０Ｃ外の遮蔽壁１９に向かって（符号Ｙ）形成される。遮蔽壁１９はグランド接地されているため電界Ｅは遮蔽され、プリント基板構造体２０Ａが外部に電界を形成することがなくなる。
【００９８】
プリント基板構造体２０Ａを内蔵する電子機器１Ｃは、プリント基板構造体２０を内蔵する電子機器１Ｂと同様の効果を有する。また、プリント基板構造体２０Ａを構成するプリント基板１０Ｃは、従来用いられていたソルダーレジスト層が、通常、低誘電体から形成された低誘電体層１８に相当するから、図１０に示すような従来用いられていたプリント基板３０に、高誘電体層１６および遮蔽壁１９を形成するだけで、容易に、ＥＭＩの発生をプリント基板の全方向に対して低減することができる。
【００９９】
なお、高誘電体層１６の形成により、プリント基板１０Ｃの回路の電気特性にインピーダンスが下がってしまう等の悪影響を及ぼすことが考えられる場合は、低誘電体層１８の比誘電率を下げたり、低誘電体層１８の厚さを厚くしたりすることにより、回避することができる。
【図面の簡単な説明】
【０１００】
【図１】本発明に係る電子機器を示す斜視図。
【図２】第１の実施形態に示された電子機器に内蔵されたプリント基板の層構造を模式的に示す断面図。
【図３】第１の実施形態に示された電子機器に内蔵されたプリント基板の電磁場解析結果の例を示す図。
【図４】比誘電率の異なる誘電体が接した基板の状態を示す概念図。
【図５】第２の実施形態に示された電子機器に内蔵されたプリント基板の層構造を模式的に示す断面図。
【図６】第２の実施形態に示された電子機器に内蔵されたプリント基板の電磁場解析結果の例を示す図。
【図７】第３の実施形態に示された電子機器に内蔵されたプリント基板構造体の層構造を模式的に示す断面図。
【図８】第３の実施形態に示された電子機器に内蔵されたプリント基板構造体を模式的に示す斜視図。
【図９】第４の実施形態に示された電子機器に内蔵されたプリント基板構造体の層構造を模式的に示す断面図。
【図１０】従来のプリント基板の層構造を模式的に示す断面図。
【図１１】従来のプリント基板の電磁場解析結果の例を示す図。
【符号の説明】
【０１０１】
１、１Ａ、１Ｂ、１Ｃ  電子機器
２  筐体
３  ヒンジ手段
４  表示手段
５  蓋体
１０、１０Ａ、１０Ｂ、１０Ｃ  プリント基板
１１  絶縁層
１２  外層回路
１３  内層回路
１４  グランド接続内層回路
１６  高誘電体層
１７  高誘電体層側面被覆部
１８  低誘電体層
１９  遮蔽壁
２０、２０Ａ  プリント基板構造体
２１  ソルダーレジスト層
３０  プリント基板
【図１】
2007180219.tif 000003
【図２】
2007180219.tif 000004
【図３】
2007180219.tif 000005
【図４】
2007180219.tif 000006
【図５】
2007180219.tif 000007
【図６】
2007180219.tif 000008
【図７】
2007180219.tif 000009
【図８】
2007180219.tif 000010
【図９】
2007180219.tif 000011
【図１０】
2007180219.tif 000012
【図１１】
2007180219.tif 000013