(57)【要約】  【課題】  ＳｉＣやサファイアのような加工の難しい半導体基板を用いても容易に形成できるバイアホール構造を備えた半導体装置を提供する。  【解決手段】  導電性あるいは非導電性の半導体基板上に導電性の第１の半導体層と高抵抗の第２の半導体層が積層しており、半導体基板表面から第１の半導体層に達する凹部と、半導体基板の裏面から第１の半導体層に達する別の凹部が形成されている。この凹部内に配線を形成することで、第１の半導体層を介して半導体基板表面の電極と裏面の電極を接続する。【選択図】  図５
2007128994.tif 000002
【特許請求の範囲】
【請求項１】
半導体層が積層した半導体基板の表面に形成した表面電極を、少なくとも前記半導体層を貫通する貫通孔を通して、前記半導体基板裏面に形成した裏面電極と接続する半導体装置において、
導電性あるいは非導電性の半導体基板上に積層した導電性の第１の半導体層及び高抵抗の第２の半導体層と、
少なくとも前記半導体基板及び前記第２の半導体層を貫通し、前記半導体基板表面から前記第１の半導体層に達する第１の凹部と、前記半導体基板の裏面から前記第１の半導体層に達する第２の凹部と、
前記表面電極と接続し、前記第１の半導体層と接続する前記第１の凹部内に形成した第１の配線と、
前記裏面電極と接続し、前記第１の半導体層と接続する前記第２の凹部内に形成した第２の配線とを備え、
前記第１の配線、前記第１の半導体層及び前記第２の配線を通じて、前記表面電極と前記裏面電極を接続することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる導電性の前記第１の半導体層と、
該第１の半導体層上に積層した高抵抗の窒化アルミニウムからなる前記第２の半導体層と、
該第２の半導体層上に積層した前記III−Ｖ族半導体層からなる第３の半導体層と、
該第３の半導体層にオーミック接触する前記表面電極と、
前記第３の半導体層及び第２の半導体層を貫通して前記半導体基板表面から前記第１の半導体層に達する前記第１の凹部と、前記半導体基板を貫通して前記半導体基板の裏面から前記第１の半導体層に達する第２の凹部と、
前記表面電極と接続し、前記第１の半導体層とオーミック接触する前記第１の配線と、
前記半導体基板裏面に形成した裏面電極と接続し、前記第１の半導体層とオーミック接触する前記第２の配線とを備えたことを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２の半導体層と前記第３の半導体層との間に、前記第３の半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第４の半導体層を備えたことを特徴とする半導体装置。
【請求項４】
請求項２または３いずれか記載の半導体装置において、
前記第３の半導体層にショットキー接触する制御電極と、オーミック接触するソース電極及びドレイン電極とを備え、前記第３の半導体層からなるチャネル、あるいは前記第３の半導体層と前記第４の半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体基板表面に形成された表面電極を半導体基板裏面に形成された裏面電極に接続するバイアホール構造の半導体装置に関する。
【背景技術】
【０００２】
III−Ｖ族窒化物半導体、すなわち窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）等の一般式がＡlxＧa1-x-yＩｎyＮ(但し、０≦ｘ≦１、０≦ｙ≦１)で表わされる混晶物は、広いバンドギャップと直接遷移型のバンド構造とを有し、その特長を活かして、短波長光学素子への応用が実用化されている。一方、III−Ｖ族窒化物半導体の有する高い破壊電界強度及び飽和電子速度という特長を活かして、高速高出力電子デバイスへの応用も精力的に検討されている。
【０００３】
特に、半絶縁性基板上にエピタキシャル成長させたＡｌxＧａ1-xＮ層（但し、０＜ｘ≦１）とＧａＮ層との界面に形成される二次元電子ガス（２Dimensional Electron Gas：以下、２ＤＥＧとする）を利用したヘテロ接合電界効果トランジスタ(Hetero-junction Field Effect Transistor：以下、ＨＦＥＴとする)は、高出力デバイスや高周波デバイスとして開発が進められている。このＨＦＥＴは、キャリア供給層（Ｎ型ＡｌＧａＮ層）からの電子の供給に加え、III−Ｖ族窒化物半導体の結晶構造（ウルツ構造）に起因する大きな自発分極及びピエゾ分極により、１０13ｃｍ-2を超える２ＤＥＧ密度が実現されている。これは、従来のＡｌＧａＡｓ／ＧａＡｓ系ＨＦＥＴと比べて１桁程度大きい。このため、III−Ｖ族窒化物半導体ＨＦＥＴは、ＧａＡｓ系ＨＦＥＴと比べて、高いドレイン電流密度が期待でき、最大ドレイン電流が１Ａ／ｍｍを超える素子が報告されている（非特許文献１を参照）。
【０００４】
さらに、III−Ｖ族窒化物半導体は高い破壊電界強度を有するため高い耐圧特性を示し、ソース・ドレイン電極間の耐圧を１００Ｖ以上とすることが容易である（非特許文献１を参照）。
【０００５】
このように、高耐圧且つ高電流密度を示す電気的特性を期待できることから、ＨＦＥＴを中心とするIII−Ｖ族窒化物半導体からなる半導体装置は、高周波素子として、また従来よりも小さい設計寸法で大電力を扱える素子として応用が検討されている。
【０００６】
しかしながら、III−Ｖ族窒化物半導体からなる半導体装置は、高周波、高出力又は大電力素子として有望ではあるが、その基本構造が横型であるため、その特長を引き出すためには様々な工夫が必要となる。このような高周波特性、高出力特性及び大電力特性を持つ素子を実現するための工夫の１つとして、バイアホール構造を用いる技術を適用することが考えられる。
【０００７】
図８は、バイアホール構造を用いたＧａＡｓ系ＦＥＴの断面図である。図８に示すように、厚さが２５μｍ程度にまで薄膜化されたヒ化ガリウム（ＧａＡｓ）からなる絶縁性基板１０１の上には、Ｎ型のＧａＡｓからなるチャネル層（活性層）を含む半導体層１０２が形成されている。半導体層１０２の上には、半導体層１０２とショットキー接触するゲート電極１０３と、半導体層１０２とオーミック接触するソース電極１０４及びドレイン電極１０５が形成されている。ソース電極１０４の直下には、絶縁性基板１０１及び半導体層１０２を貫通するバイアホール１０６が形成されており、絶縁性基板１０１の裏面には、バイアホール１０６を充填するように裏面電極１０７が形成されている。この裏面電極１０７は接地電源１０８と接続されている。このようにソース電極１０４が裏面電極１０７とバイアホール１０６を介して接地するＦＥＴは、ソース電極１０４がワイヤにより接地される構成のＦＥＴと比べて、ソースインダクタンスを低減できるため、線形利得で約２ｄＢの改善が見られることが報告されている（非特許文献２を参照）。
【０００８】
また、 他の従来例として、ソース電極又はエミッタ電極が、バイアホールを介して接地された導電性のＰ+型基板と接続する構造が特許文献１に開示されている。さらに炭化シリコン（ＳｉＣ）又はサファイアからなる基板を薄く研磨し、研磨された基板の裏面からバイアホールをエッチングにより形成する構造及び製造方法についても特許文献２に開示されており、 絶縁膜により貫通型バイアホールの側面及び基板の裏面を覆う構造は、特許文献３に開示されている。
【０００９】
さらにまた、III−Ｖ族窒化物半導体からなるバイアホール構造を有する半導体装置として、特許文献４には、図９に示す構造の半導体装置が開示されている。この半導体装置は、導電性基板２０１上に高抵抗の窒化ガリウムアルミニウム（ＡｌＧａＮ）からなるバッファ層２０９、Ｎ型のＡｌＧａＮ層とアンドープＧａＮ層の２層からなる素子形成層２１０が形成されている。素子形成層２１０上には、ゲート電極２０３、ソース電極２０４及びドレイン電極２０５とが形成されている。さらにソース電極２０４は、バイアホール２０６内にも充填されており、導電性基板２０１を介して裏面電極２０７と接続する構造となっている。
【特許文献１】特表２００２−５３６８４７号公報
【特許文献２】特開平１１−４５８９２号公報
【特許文献３】特開平０５−２１４７４号公報
【特許文献４】特開２００４−３６３５６３号公報
【非特許文献１】安藤祐二、岡本康宏、宮本広信、中山達峰、井上隆、葛原正明著「高耐圧ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴの評価」信学技報、ＥＤ２００２-２１４、 ＣＰＭ２００２−１０５(２００２−１０)、 ｐｐ．２９−３４
【非特許文献２】福田益美、平地康剛著「ＧａＡｓ電界効果トランジスタの基礎」電子情報通信学会、１９９２年、ｐ．２１４
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、 従来のバイアホール構造をIII−Ｖ族窒化物半導体装置等で通常用いられている材料を用いて形成する場合、次のような問題があった。第１に、通常絶縁性基板１０１として用いられるＳｉＣやサファイアは、非常に硬く且つ耐薬品性が高いため、絶縁性基板１０１の強度を保つため、絶縁性基板１０１を薄くしない状態でその裏面にまで貫通させる構造のバイアホール１０６を形成することは極めて困難であった。 逆に、ＳｉＣ又はサファイアからなる絶縁性基板１０１を薄く研磨してからバイアホール１０６を形成する場合には、 薄い絶縁性基板１０１はもろくなるため、バイアホール１０６を形成する工程において、絶縁性基板１０１が割れてしまうという問題が生じてしまう。そのため、ＳｉＣやサファイアからなら絶縁性基板を用いる場合、図８に示す構造のバイアホール構造を採用することができなかった。
【００１１】
また、図９に示すバイアホール構造では、導電性基板２０１を用いることが必須であり、非導電性基板、特にIII−Ｖ族窒化物半導体装置において一般的に用いられ、安価なサファイア基板を使用することができないという問題があった。
【００１２】
本発明は、ＳｉＣやサファイアのような加工の難しい半導体基板を用いても容易に形成できるバイアホール構造を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１に係る発明は、半導体層が積層した半導体基板の表面に形成した表面電極を、少なくとも前記半導体層を貫通する貫通孔を通して、前記半導体基板裏面に形成した裏面電極と接続する半導体装置において、導電性あるいは非導電性の半導体基板上に積層した導電性の第１の半導体層及び高抵抗の第２の半導体層と、少なくとも前記半導体基板及び前記第２の半導体層を貫通し、前記半導体基板表面から前記第１の半導体層に達する第１の凹部と、前記半導体基板の裏面から前記第１の半導体層に達する第２の凹部と、前記表面電極と接続し、前記第１の半導体層と接続する前記第１の凹部内に形成した第１の配線と、前記裏面電極と接続し、前記第１の半導体層と接続する前記第２の凹部内に形成した第２の配線とを備え、前記第１の配線、前記第１の半導体層及び前記第２の配線を通じて、前記表面電極と前記裏面電極を接続することを特徴とする。
【００１４】
請求項２に係る発明は、請求項１記載の半導体装置において、前記半導体基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる導電性の前記第１の半導体層と、該第１の半導体層上に積層した高抵抗の窒化アルミニウムからなる前記第２の半導体層と、該第２の半導体層上に積層した前記III−Ｖ族半導体層からなる第３の半導体層と、該第３の半導体層にオーミック接触する前記表面電極と、前記第３の半導体層及び第２の半導体層を貫通して前記半導体基板表面から前記第１の半導体層に達する前記第１の凹部と、前記半導体基板を貫通して前記半導体基板の裏面から前記第１の半導体層に達する第２の凹部と、  前記表面電極と接続し、前記第１の半導体層とオーミック接触する前記第１の配線と、前記半導体基板裏面に形成した裏面電極と接続し、前記第１の半導体層とオーミック接触する前記第２の配線とを備えたことを特徴とする。
【００１５】
請求項３に係る発明は、請求項２記載の半導体装置において、前記第２の半導体層と前記第３の半導体層との間に、前記第３の半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第４の半導体層を備えたことを特徴とする。
【００１６】
請求項４に係る発明は、請求項２または３いずれか記載の半導体装置において、前記第３の半導体層にショットキー接触する制御電極と、オーミック接触するソース電極及びドレイン電極とを備え、前記第３の半導体層からなるチャネル、あるいは前記第３の半導体層と前記第４の半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする。
【発明の効果】
【００１７】
本発明に係る半導体装置によると、半導体装置表面から形成する第１の凹部は、比較的浅く形成すればよく、半導体装置裏面から形成する第２の凹部は、必ずしも微細な加工や正確な位置あわせを必要としないので、簡便に半導体装置を形成することができ好適である。特に加工の難しいＳｉＣ基板やサファイア基板を用いる場合に効果が大きい。また、第１の凹部は浅く形成すればよいので、比較的小さい面積となり、表面電極の配置の自由度が増すことによって面積利用効率の高い半導体装置を実現できる。
【００１８】
さらに第２の凹部は、少なくとも半導体基板を貫通する構造であるので、非導電性基板、導電性基板のいずれでも選択することができるという利点もある。また、第２の凹部内に配線を形成することで、サーマルビアとして機能し、放熱効果が高くなる。
【００１９】
本発明によるIII−Ｖ族窒化物半導体装置では、窒化アルミニウムからなる高抵抗層を備える構造とすることにより、半導体基板の漏れ電流を防止することができると共に、表面電極と裏面電極を同電位にできるので、インダクタンスを低減し、高周波特性及び高出力特性の改善の効果が大きい。
【００２０】
また半絶縁性基板上にエピタキシャル成長させた窒化ガリウムアルミニウム層と窒化ガリウム層との界面に形成される２ＤＥＧを利用したＨＦＥＴでは、キャリア供給層（窒化ガリウムアルミニウム層）からの電子の供給に加え、III−Ｖ族窒化物半導体の結晶構造に起因する大きな自発分極及びピエゾ分極により特性の優れた半導体装置を形成することができると共に、表面電極と裏面電極を同電位にできるので、インダクタンスを低減し、高周波特性及び高出力特性の改善の効果が大きい。
【００２１】
さらにまた本発明の半導体装置は、安価な半絶縁性基板であるサファイア基板を用いることができ、好適である。サファイア基板は、可視光に対して透明であるので、光素子などを集積化した半導体装置にも適用することができ、適用範囲が広がるという利点もある。
【発明を実施するための最良の形態】
【００２２】
本発明の半導体装置は、導電性あるいは非導電性の半導体基板上に、少なくとも導電性の第１の半導体層と高抵抗の第２の半導体層とを積層している。この半導体基板は、裏面側から形成した第２の凹部によって貫通する構造であり、高抵抗の第２の半導体層は、表面側あるいは裏面側のいずれかから形成した第１の凹部あるいは第２の凹部によって貫通する構造となっている。また第１の凹部と第２の凹部の底部は、いずれも導電性の第１の半導体層に達する構造となっている。
【００２３】
このような構造とすることで、半導体装置の表面電極と裏面電極は、第１の凹部内に形成した第１の配線、第１の半導体層、第２の凹部内に形成した第２の配線を通して導通することになり、従来提案されていたバイアホール構造と比べて、簡便に形成することができる構造となる。
【００２４】
以下本発明の実施例について、ＭＥＳＦＥＴ（metal semiconductor field effect transistor）及びＨＦＥＴを例にとり、製造工程に従い、詳細に説明する。
【実施例１】
【００２５】
まず、本発明の第１の実施例であるＭＥＳＦＥＴを例にとり、製造工程に従い説明する。シリコンからなる半導体基板１上に、バッファ層２を介して導電性の窒化ガリウム層３（第１の半導体層に相当）を積層形成する。半導体基板１は、導電性あるいは非導電性のシリコンの他、サファイア、シリコンカーバイド（ＳｉＣ）を用いることができる。バッファ層２は窒化ガリウム層、窒化アルミニウム層、またはガリウム／アルミニウム／窒素の３元化合物、もしくはそれら多層積層膜とすることができる。窒化ガリウム層３は、エピタキシャル成長中にモノシランを使ってシリコンをドーピングすることで高い導電性を持たせることができる。次に窒化ガリウム層３上には、高抵抗の窒化アルミニウム層４（第２の半導体層に相当）、高導電性の窒化ガリウム活性層５（第３の半導体層に相当）を順次積層形成する（図１）。
【００２６】
次に、半導体基板１上にエッチングマスクとなるシリコン窒化膜をパターン形成し、露出する半導体基板１をフッ化水素酸、硝酸、酢酸からなる混合液でエッチングし、シリコンからなる半導体基板１を選択エッチングする。次に露出するバッファ層２、窒化ガリウム層３の一部を、例えば塩素ガスを用いた反応性イオンエッチング法によりエッチング除去し、窒化ガリウム層３の一部を露出させ、裏面側から窒化ガリウム層３に達する凹部６（第２の凹部に相当）を形成する。その後、エッチングマスクとして使用したシリコン窒化膜を除去する（図２）。なお、上記以外の材料で構成される半導体基板、第１の半導体層及び第２の半導体層のエッチング方法は、それぞれを構成する材料に応じて、適宜選択すればよい。
【００２７】
次に、窒化ガリウム活性層５表面にエッチングマスクとなるシリコン窒化膜（図示せず）をパターン形成し、露出する窒化ガリウム活性層５、窒化アルミニウム層４及び窒化ガリウム層３の一部を、例えば塩素ガスを用いた反応性イオンエッチング法により順次エッチング除去し、窒化ガリウム層３の一部を露出させ、表面側から窒化ガリウム層３に達する別の凹部７（第１の凹部に相当）を形成する（図３）。
【００２８】
その後、通常の製造方法に従い、窒化ガリウム活性層５の一部に接触するように、例えばチタン／アルミニウム／金の積層膜からなるソース電極８（表面電極に相当）及びドレイン電極９と、ソース電極８に接続するように表面配線用電極１０をパターン形成する。同様に、半導体基板１裏面にも裏面電極１１と、裏面電極１１に接続するように裏面配線用電極１２を一体で形成する。その後、窒素雰囲気、８５０℃、３０秒間のランプアニールを行うことで、オーミック接触のソース電極８、ドレイン電極９、表面配線用電極１０、裏面電極１１及び裏面配線用電極１２を形成する（図４）。なお、表面配線用電極１０及び裏面配線用電極１２は、図４に示すようにソース電極８及び裏面電極１１と一体で、凹部内を被覆するように形成する必要はないが、少なくとも凹部６内及び別の凹部７内に露出する窒化ガリウム層３表面に、オーミック接触を形成するのが好ましい。ソース電極８（表面電極）と裏面電極１１との間の抵抗を小さくするためである。
【００２９】
次に、ソース電極８とドレイン電極９との間に、通常の製造方法に従い、窒化ガリウム活性層５にショットキー接触する、例えばニッケル／金の積層膜からなるゲート電極１３を形成する。
【００３０】
その後、配線抵抗を小さくするため、凹部７内に、例えばメッキ法により厚い金膜からなる配線１４（第１の配線に相当）を形成する。同様に、別の凹部６内に厚い金膜からなる配線１５（第２の配線の相当）を形成する（図５）。前述のソース電極８と表面配線用電極１０、あるいは裏面電極１１と裏面配線用電極１２が一体で形成されていない場合、あるいは凹部６及び別の凹部７内に非連続部分がある場合には、この配線１４及び別の配線１５で、ソース電極８と表面配線用電極１０を、あるいは裏面電極１１と裏面配線用電極１２を接続すればよい。以下、通常の半導体装置の製造工程に従い、ＦＥＴを完成することができる。
【００３１】
このように形成された本発明の半導体装置は、半導体基板１及びバッファ層２を貫通する凹部６を備える構造となっているため、半絶縁性基板、高抵抗基板のような非導電性基板を用いることができる。また半導体装置裏面から窒化ガリウム層３に達する凹部６（第２の凹部）は、微細な加工や、精度良い位置合わせが必要ないので、サファイア基板を用いる場合には、安価に形成することができるという利点がある。またＳｉＣ基板を用いる場合には、放熱効果の向上により半導体装置の特性向上が期待される。
【００３２】
また、半導体装置表面から窒化ガリウム層３（第１の半導体層）に達する別の凹部７（第１の凹部）は、浅く形成すればよいので、通常の半導体装置の製造方法により、簡便に形成することができると共に、配置の自由度が増し、好適である。さらに高抵抗の窒化アルミニウム層４を備えることで、リーク電流の減少も期待される。
【実施例２】
【００３３】
次に本発明の第２の実施例であるＨＦＥＴを例にとり、製造工程に従い説明する。まず、サファイアからなる半導体基板１上に、バッファ層２を介して、導電性の窒化ガリウム層３（第１の半導体層に相当）を積層形成する。半導体基板は、サファイアの他、導電性あるいは非導電性のシリコン、シリコンカーバイド（ＳｉＣ）を用いることができる。バッファ層２は窒化ガリウム層、窒化アルミニウム層、またはガリウム／アルミニウム／窒素の３元化合物、もしくはそれら多層積層膜とすることができる。窒化ガリウム層３は、エピタキシャル成長中にモノシランを使ってシリコンをドーピングすることで高い導電性を持たせることができる。次に窒化ガリウム層３上に、高抵抗の窒化アルミニウム層４（第２の半導体層に相当）、チャネル層となるノンドープ窒化ガリウム層１６（第４の半導体層に相当）、キャリア供給層となる窒化ガリウムアルミニウム層１７（第３の半導体層に相当）を積層形成する（図７）。窒化ガリウムアルミニウム層１７上に、さらに別のショットキー層やキャップ層を備える場合もある。
【００３４】
次に、半導体基板１上にエッチングマスクとなるシリコン酸化膜またはポリイミド膜をパターン形成し、露出する半導体基板１をリン酸、硫酸からなる高温（例えば２８０度）混合液でエッチングし、サファイアからなる半導体基板１を選択エッチングする。次に露出するバッファ層２、窒化ガリウム層３の一部を、例えば塩素ガスを用いた反応性イオンエッチング法により順次エッチング除去し、窒化ガリウム層３の一部を露出させ、裏面側から窒化ガリウム層３に達する凹部６（第２の凹部に相当）を形成する。その後、エッチングマスクとして使用したシリコン酸化膜を除去する（図２に相当）。
【００３５】
次に、窒化ガリウムアルミニウム層１８表面にエッチングマスクとなるシリコン窒化膜をパターン形成し、露出する窒化ガリウムアルミニウム層１７、ノンドープ窒化ガリウム層１６、窒化アルミニウム層４及び窒化ガリウム層３の一部を、例えば塩素ガスを用いた反応性イオンエッチング法により順次エッチング除去し、窒化ガリウム層３の一部を露出させ、表面側から窒化ガリウム層３に達する別の凹部７（第１の凹部に相当）を形成する（図３に相当）。
【００３６】
その後、通常の製造方法に従い、窒化ガリウム層３の一部に接触するように、例えばチタン／アルミニウム／金の積層膜からなるソース電極８（表面電極に相当）及びドレイン電極９と、ソース電極８に接続するように表面配線用電極１０をパターン形成する。同様に、半導体基板１上にも裏面電極１１と接続するように裏面配線用電極１２を一体で形成する。その後、窒素雰囲気、８５０℃、３０秒間のランプアニールを行うことで、オーミック接触のソース電極８、ドレイン電極９、表面配線用電極１０、裏面電極１１及び裏面配線用電極１２を形成する（図４に相当）。なお、表面配線用電極１０及び裏面配線用電極１２は、図４に示すようにソース電極８及び裏面電極１１と一体で、凹部内を被覆するように形成する必要はないが、少なくとも凹部６内及び別の凹部７内に露出する窒化ガリウム層３表面に、オーミック接触を形成するのが好ましい。ソース電極８（表面電極）と裏面電極１１との間の抵抗を小さくするためである。
【００３７】
次に、ソース電極８とドレイン電極９との間に、通常の製造方法に従い、窒化ガリウム層３にショットキー接触する、例えばニッケル／金の積層膜からなるゲート電極１３を形成する。
【００３８】
最後に、配線抵抗を小さくするため、凹部７内に、例えばメッキ法により厚い金膜からなる配線１４（第１の配線に相当）を形成する。同様に、別の凹部６内に厚い金膜からなる配線１５（第２の配線の相当）を形成する（図７）。前述のソース電極８と表面配線用電極１０、あるいは裏面電極１１と裏面配線用電極１２が一体で形成されていない場合、あるいは凹部６及び別の凹部７内に非連続部分がある場合には、この配線１４及び別の配線１５で、ソース電極８と表面配線用電極１０を、あるいは裏面電極１１と裏面配線用電極１２を接続すればよい。以下、通常の半導体装置の製造工程に従い、ＨＦＥＴを完成することができる。
【００３９】
このように形成された本発明の半導体装置は、半導体基板１及びバッファ層２を貫通する凹部６を備える構造となっているため、半絶縁性基板、高抵抗基板を用いることができる。また半導体装置裏面から窒化ガリウム層３に達する凹部６（第２の凹部）は、微細な加工や、精度良い位置合わせが必要ない。その結果、安価なサファイア基板を用いることができ、あるいは放熱性の優れたＳｉＣ基板を用いることができ半導体装置の特性向上が期待される。
【００４０】
また、半導体装置表面から窒化ガリウム層３（第１の半導体層）に達する別の凹部７（第１の凹部）は、浅く形成すればよいので、通常の半導体装置の製造方法により、簡便に形成することができると共に、配置の自由度が増し、好適である。さらに高抵抗の窒化アルミニウム層４を備えることで、リーク電流の減少も期待される。
【００４１】
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。例えば、半導体層は、シリコン、ＧａＡｓ等の化合物半導体、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶化合物からなる窒化物半導体で形成することができる。また電極の組成は、使用する半導体層の種類に応じて適宜選択される。
【００４２】
また、ＦＥＴに限らず、表面電極と裏面電極を備えた半導体装置に本発明のバイアホール構造を採用することができる。更にまた、本発明の第１の半導体層は、半導体基板全面に形成する必要はなく、少なくとも表面電極と裏面電極が第１の半導体層を介して導電接続がなされるような選択領域形成ができる積層構造であればよい。選択的に第１の半導体層を形成する方法は、選択エピタキシャル成長法、全面にエピタキシャル成長後、不要な部分をエッチング除去する方法、マスクを使用して部分的に不純物をドーピングする方法等、通常の半導体装置の製造方法により行うことができる。高出力、高周波用半導体素子とコイル等の素子が混載する場合、コイル等の形成領域の第１の半導体層を除去するのが好ましい場合がある。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施例の製造工程を説明する図である。
【図２】本発明の第１の実施例の製造工程を説明する図である。
【図３】本発明の第１の実施例の製造工程を説明する図である。
【図４】本発明の第１の実施例の製造工程を説明する図である。
【図５】本発明の第１の実施例の製造工程を説明する図である。
【図６】本発明の第２の実施例の製造工程を説明する図である。
【図７】本発明の第２の実施例の製造工程を説明する図である。
【図８】従来のこの種の半導体装置の説明図である。
【図９】従来のこの種の別の半導体装置の説明図である。
【符号の説明】
【００４４】
１：半導体基板、２：バッファ層、３：窒化ガリウム層、
４：窒化アルミニウム層、５：窒化ガリウム活性層、６：凹部、７：別の凹部、
８：ソース電極、９：ドレイン電極、１０：表面配線用電極、１１：裏面電極、
１２：裏面配線用電極、１３：ゲート電極、１４：第１の配線、１５：第２の配線、
１６：ノンドープ窒化ガリウム層、１７：窒化ガリウムアルミニウム層
【図１】
2007128994.tif 000003
【図２】
2007128994.tif 000004
【図３】
2007128994.tif 000005
【図４】
2007128994.tif 000006
【図５】
2007128994.tif 000007
【図６】
2007128994.tif 000008
【図７】
2007128994.tif 000009
【図８】
2007128994.tif 000010
【図９】
2007128994.tif 000011