(57)【要約】【課題】集積回路１に入力する外部電源の電位が急激に低下したときに、一定期間内部回路の動作の動作を持続させて、処理中のデータや記憶データの破壊を防止する。【解決手段】外部電圧監視回路により、外部電力の電位が所定の電位よりも低下したことを検出してＭＯＳトランジスタに制御信号を出力し、外部電力の供給側と内部回路への出力側の導通を遮断し、内部回路へ供給する電力を外部電力から蓄電手段に充電された内部電力へ切替えるようにした集積回路。【選択図】  図１
2007110854.tif 000002
【特許請求の範囲】
【請求項１】
外部電源の停電時に内部回路へ蓄電された電力を供給するバックアップ機能を有する電源回路において、
前記外部電源の電位を監視する外部電圧監視回路と、前記外部電源からの電力を充電して内部電源とする蓄電手段と、前記内部回路へ供給する電力を切替えるＭＯＳトランジスタとを備え、
前記外部電源の電位が所定の電位以下となったことを前記外部電圧監視回路が検出して前記ＭＯＳトランジスタを駆動し、前記内部回路へ供給する電力を前記外部電源から内部電源へ切替えることを特徴とする電源回路。
【請求項２】
前記外部電源から電力が与えられる外部電源ノードと、前記内部回路へ電力供給する内部電源ノードとを備え、前記ＭＯＳトランジスタは前記外部電源ノードと前記内部電源ノードとの間に接続され、前記蓄電手段は前記内部電源ノードに接続され、前記外部電圧監視回路は前記内部電源ノードから駆動電力が与えられることを特徴とする請求項１に記載の電源回路。
【請求項３】
基準電位を生成する基準電圧発生回路を備え、前記外部電圧監視回路は前記基準電位を基準として前記外部電力の電位を監視することを特徴とする請求項１又は請求項２に記載の電源回路。
【請求項４】
前記ＭＯＳトランジスタはＰチャンネル型ＭＯＳトランジスタから成り、前記Ｐチャンネル型ＭＯＳトランジスタのソース又はドレインに前記外部電力が与えられ、前記Ｐチャンネル型ＭＯＳトランジスタのドレイン又はソースと前記Ｐチャンネル型ＭＯＳトランジスタの基板とが接続して前記内部回路へ電力供給することを特徴とする請求項１〜３のいずれか１項に記載の電源回路。
【請求項５】
前記内部回路への出力電位を検出する内部電圧検出回路と、前記ＭＯＳトランジスタと直列に接続し、前記内部回路への出力電位を制御する内部電圧制御素子とを有する電圧制御回路を更に備え、
前記内部電圧検出回路は、前記出力電位と前記基準電位とを比較して制御信号を生成し、前記内部電圧制御素子にフィードバックして負帰還制御を行うことにより、前記出力電位を略一定電位に制御することを特徴とする請求項１〜４のいずれか１項に記載の電源回路。
【請求項６】
外部電力を入力する複数の回路ブロックを備え、前記複数の回路ブロックのうち少なくとも１つの回路ブロックが電源回路を備え、
前記電源回路は、前記外部電力を入力するための外部電源ノードと、前記内部回路へ電力を供給するための内部電源ノードと、前記外部電源ノードと前記内部電源ノードとの間の導通を制御するＰチャンネル型ＭＯＳトランジスタと、前記外部電源ノードの電位を監視する外部電圧監視回路と、前記外部電圧監視回路に基準電位を与える基準電圧発生回路と、前記外部電力を充電し、前記内部電源ノードに内部電力を供給するコンデンサとを備え、
前記外部電圧監視回路は、前記外部電源ノードの電位が所定の電位よりも低下したことを検出して前記Ｐチャンネル型ＭＯＳトランジスタを駆動し、前記外部電源ノードと前記内部電源ノードとの間の電気的導通を遮断することにより前記内部回路へ供給する電力を前記外部電力から前記内部電力へ切替えることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電圧が停電した際に内部回路へ電力を供給するバックアップ機能を有する電源回路及びこれを用いた半導体集積回路に関する。
【背景技術】
【０００２】
例えば、不揮発性メモリを有する半導体装置の場合には、通常の動作において電源電圧を切断しても内部メモリには正規の情報が保持される。しかし、半導体装置の動作中に電源電圧が急激に低下すると、本来の情報が保持できない場合が発生する。また、マイクロプロセッサが動作中に電源電圧が停電すると、一時的に情報を保持するレジスタの内容が消失してしまう場合が発生する。特に、強誘電体メモリをメモリ素子として使用している場合には、記憶された情報を破壊しながら読み出し動作が行われるので、読み出し動作中に電源電圧が急激に低下すると、読み出した情報を正常に書き戻す動作を行うことができない場合が生ずる。従って、この種の半導体装置においては、電源電圧が急激に低下した場合であっても、書き戻し動作を確実に行うことが必要となる。
【０００３】
電源電圧の急速な低下が問題となる半導体装置の場合には、その仕様書において、急速に電源電圧が低下するような使い方をしないように求めていることが多い。このような場合にユーザーは、この種の半導体装置を組み込むシステム内においてこの種の半導体装置の外部に十分な容量素子を外付けして対応している。しかし、このような対策を講じている場合でも、システムが正常に動作している場合には対応できるが、半導体装置の外部において電源がグランドと直接短絡するような場合には、電源電圧の急速が低下を回避できる保証はない。また、電源電圧の急速な低下を避けるために外付けの容量を大きくすることも考えられるが、コストや実装面積が増大するという問題がある。
【０００４】
他の解決方法として、半導体装置に電源電圧を入力する外部電源ピンと内部回路との間にダイオードとチップ内容量を設けて、内部回路へ供給する電源の急激な低下を防止する方法が知られている（例えば特許文献１）。
【０００５】
図５は、従来から知られたこの種の半導体集積回路１００の電源回路１０５を示す図である。外部から電源を供給するための外部電源ピン１０１と、内部回路１０４との間にダイオード１０２とチップ内容量１０３とを設けている。外部電源の電圧が停電等により急激に低下した場合には、チップ内容量１０３により内部回路１０４へ電力を供給し、外部電源ノード１０１へはダイオード１０２により電力の逆流が防止される、という構成を採用している。
【特許文献１】特開平８−２７５４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図５に記載された公知の技術においては、外部電源ピン１０１と内部回路１０４との間にダイオード１０２が挿入されているので、外部電源ピン１０１の電圧はダイオード１０２の順方向閾値電圧分の電圧降下が発生し、内部回路１０４へ入力する電圧が低下してしまうという課題があった。また、このダイオード１０２の閾値電圧は、流れる電流の大きさ、あるいは周囲の又はダイオード自体の温度変化によって変化するので、内部回路１０４へ供給する内部電圧が消費電流や温度変化によって変動するとい課題があった。
【課題を解決するための手段】
【０００７】
本発明は上記課題を解決するために以下の手段を講じた。
【０００８】
請求項１に係る本発明においては、外部電源の停電時に内部回路へ蓄電された電力を供給するバックアップ機能を有する電源回路において、前記外部電源の電位を監視する外部電圧監視回路と、前記外部電源からの電力を充電して内部電源とする蓄電手段と、前記内部回路へ供給する電力を切替えるＭＯＳトランジスタとを備え、前記外部電源の電位が所定の電位以下となったことを前記外部電圧監視回路が検出して前記ＭＯＳトランジスタを駆動し、前記内部回路へ供給する電力を前記外部電源から内部電源へ切替えることを特徴とする電源回路とした。
【０００９】
請求項２に係る本発明においては、前記外部電源から電力が与えられる外部電源ノードと、前記内部回路へ電力供給する内部電源ノードとを備え、前記ＭＯＳトランジスタは前記外部電源ノードと前記内部電源ノードとの間に接続され、前記蓄電手段は前記内部電源ノードに接続され、前記外部電圧監視回路は前記内部電源ノードから駆動電力が与えられることを特徴とする請求項１に記載の電源回路とした。
【００１０】
請求項３に係る本発明においては、基準電位を生成する基準電圧発生回路を備え、前記外部電圧監視回路は前記基準電位を基準として前記外部電力の電位を監視することを特徴とする請求項１又は請求項２に記載の電源回路とした。
【００１１】
請求項４に係る本発明においては、前記ＭＯＳトランジスタはＰチャンネル型ＭＯＳトランジスタから成り、前記Ｐチャンネル型ＭＯＳトランジスタのソース又はドレインに前記外部電力が与えられ、前記Ｐチャンネル型ＭＯＳトランジスタのドレイン又はソースと前記Ｐチャンネル型ＭＯＳトランジスタの基板とが接続して前記内部回路へ電力供給することを特徴とする請求項１〜３のいずれか１項に記載の電源回路とした。
【００１２】
請求項５に係る本発明においては、前記内部回路への出力電位を検出する内部電圧検出回路と、前記ＭＯＳトランジスタと直列に接続し、前記内部回路への出力電位を制御する内部電圧制御素子とを有する電圧制御回路を更に備え、前記内部電圧検出回路は、前記出力電位と前記基準電位とを比較して制御信号を生成し、前記内部電圧制御素子にフィードバックして負帰還制御を行うことにより、前記出力電位を略一定電位に制御することを特徴とする請求項１〜４のいずれか１項に記載の電源回路とした。
【００１３】
請求項６に係る本発明においては、外部電力を入力する複数の回路ブロックを備え、前記複数の回路ブロックのうち少なくとも１つの回路ブロックが電源回路を備え、前記電源回路は、前記外部電力を入力するための外部電源ノードと、前記内部回路へ電力を供給するための内部電源ノードと、前記外部電源ノードと前記内部電源ノードとの間の導通を制御するＰチャンネル型ＭＯＳトランジスタと、前記外部電源ノードの電位を監視する外部電圧監視回路と、前記外部電圧監視回路に基準電位を与える基準電圧発生回路と、前記外部電力を充電し、前記内部電源ノードに内部電力を供給するコンデンサとを備え、前記外部電圧監視回路は、前記外部電源ノードの電位が所定の電位よりも低下したことを検出して前記Ｐチャンネル型ＭＯＳトランジスタを駆動し、前記外部電源ノードと前記内部電源ノードとの間の電気的導通を遮断することにより前記内部回路へ供給する電力を前記外部電力から前記内部電力へ切替えることを特徴とする半導体集積回路とした。
【発明の効果】
【００１４】
バックアップ機能を有する電源回路において、外部電源の電位が急激に低くなったときに内部回路へ供給する電力を外部電力から内部電力へ切替えるスイッチ素子としてＭＯＳトランジスタを使用したので、通常動作状態において外部電力の電位を降下させること無く内部回路へ電力を供給することができ、更に、周囲の温度変化や内部回路が消費する電流に影響を受けないで安定した電位の電力を内部回路へ供給することができる。
【００１５】
また、外部電圧監視回路の駆動電力を内部回路へ電力を供給する内部電源ノードから供給するようにしたので、外部電源の電位が低下してＭＯＳトランジスタがオフした後もＭＯＳトランジスタのゲートと内部電源ノードに接続するソースとが同電位を維持することになるので、ＭＯＳトランジスタはオフの状態を維持することができる。
【００１６】
また、ＭＯＳトランジスタはＰチャンネル型ＭＯＳトランジスタを使用し、Ｐチャンネル型ＭＯＳトランジスタのソースと基板とを接続して内部回路へ出力する出力電位と同電位にしたので、外部電源の電位が低下したときに基板側からドレイン側、即ち外部電源側へ電流が逆流することを防止して、外部電源側と内部電源ノード、即ち出力側との間を電気的に完全に遮断することができる。
【００１７】
また、ＭＯＳトランジスタと直列に内部電圧制御素子を接続し、内部回路への出力電位をモニターして負帰還制御することにより、出力電位を一定電位に維持することができ、内部回路を安定に動作させることができる。
【００１８】
また、複数の回路ブロックを備える集積回路において、電源のバックアップ機能が必要な回路ブロックにのみバックアップ機能を有する電源回路を組み込むことにより、集積回路の高密度化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について説明する。
【００２０】
本実施の形態に係る電源回路は、外部電源の電位を監視する外部電圧監視回路と、外部電源から電力を入力して充電して内部電源とする蓄電手段と、内部回路へ与える電力を外部電源から内部電源へ切替えるＭＯＳトランジスタとから構成されている。
【００２１】
その駆動は次のように行う。外部電源の電位が所定の電位よりも高いときには、外部電圧監視回路からＭＯＳトランジスタのゲートに所定の信号が与えられ、ＭＯＳトランジスタはオン状態を維持し、外部電力はＭＯＳトランジスタを介して内部回路へ供給される。外部電源の電位が所定の電位以下となったことを外部電圧監視回路が検出すると、ＭＯＳトランジスタのゲートに信号を出力して、ＭＯＳトランジスタをオフにする。これにより外部電力は遮断されるが、蓄電手段に蓄電された内部電力が内部回路へ出力される。その結果、外部電力の電位が低下した場合であっても、内部回路の動作を維持することができる。内部回路への電力の供給はＭＯＳトランジスタを介して行われるために、内部回路へ与えられる電圧降下を抑えることができる。
【００２２】
また、外部電力が与えられる外部電源ノードと内部回路へ電力供給する内部電源ノードとを備えており、ＭＯＳトランジスタは外部電源ノードと内部電源ノードとの間に接続されている。更に、蓄電手段は内部電源ノードと接続し、また、外部電圧監視回路の駆動電力はこの内部電源ノードから供給される。そのために、外部電源の電位が急激に低下して所定の電位以下となり、ＭＯＳトランジスタがオフした場合であっても、外部電圧監視回路はその動作を持続してＭＯＳトランジスタのオフ状態を維持することができる。
【００２３】
また、基準電位を生成する基準電圧発生回路を備えることができる。基準電位は外部電圧監視回路へ与えられ、外部電源の電位を監視するための基準とする。基準電圧をバンドギャップ電圧により生成すれば、周囲温度の影響を受けにくい安定した基準電位を得ることができ、外部電源の電位を安定して監視することができる。更に、基準電圧発生回路の駆動電力を上記の内部電源ノードから供給することができる。その結果、外部電源の電位が低下してＭＯＳトランジスタがオフした後においても、外部電圧監視回路へ安定して基準電位を与えることができる。
【００２４】
また、ＭＯＳトランジスタとしてＰチャンネル型ＭＯＳトランジスタを使用することができる。そして、Ｐチャンネル型ＭＯＳトランジスタのドレインに外部電源からの電力の与え、Ｐチャンネル型ＭＯＳトランジスタのソースから内部回路へ電力供給を行う（以下、理解を容易にするために、ドレインに外部電力を与え、ソースから内部回路へ電力を供給するものとして説明する）。更に、Ｐチャンネル型ＭＯＳトランジスタの基板をＰチャンネル型ＭＯＳトランジスタのソースに接続して、その基板電位をソースの電位と同電位となるようにする。外部電源の電位が所定の電位より低下すると、外部電圧監視回路から出力される信号が反転する。その結果、Ｐチャンネル型ＭＯＳトランジスタのゲートに高電位が与えられてドレインとソース間のコンダクタンスは低下し、Ｐチャンネル型ＭＯＳトランジスタはオフする。これは、蓄電手段から内部回路へ電力が供給されている状態であり、ソース及び基板の電位は外部電源の電位が与えられているドレインの電位よりも高い。従って、ドレインと基板間にはＰＮ接合の逆バイアスが印加された状態となるので、基板からドレインへ電流が漏洩することが無い。
【００２５】
また、内部回路への出力電位を検出する内部電圧検出回路と、上記ＭＯＳトランジスタと直列接続し、内部回路への出力電位を制御する内部電圧制御素子を有する電圧制御回路を付加し、略一定の出力電位の電力を内部回路へ与えるようにすることができる。
【００２６】
具体的には、内部電圧検出回路が内部回路へ与える出力電位と基準電位とを比較して、その誤差電圧に基づく制御信号を内部電圧制御素子へ与える。内部電圧制御素子は、入力した制御信号に応じてコンダクタンスを変化させ、内部回路へ供給する電流の負帰還制御を行って、内部回路へ与える出力電位を略一定に維持する。
【００２７】
また、外部電源から外部電力を入力する複数の回路ブロックを備え、そのうちの少なくとも１つの回路ブロックが、外部電力が停止したときのバックアップ機能を備えた電源回路を有する半導体集積回路とすることができる。
【００２８】
前記電源回路は、外部電力を入力するための外部電源ノードと、内部回路へ電力を供給するための内部電源ノードと、外部電源ノードと内部電源ノードとの間の導通を制御するＰチャンネル型ＭＯＳトランジスタと、外部電源ノードの電位を監視する外部電圧監視回路と、外部電圧監視回路に基準電位を与える基準電圧発生回路と、外部電力を充電し、前記内部電源ノードに内部電力を供給するコンデンサとを備えている。電源回路の動作は、上記電源回路において説明したと同様である。
【００２９】
このように、バックアップ機能が必要な回路ブロックにのみ電源回路を構成することにより、蓄電手段であるコンデンサの容量を必要最小限とすることができる。その結果、回路面積を縮小化することができ、さらに、電源回路を含めて半導体基板上に１チップ化した集積回路を実現することができる。
【００３０】
以下、図面を用いて具体的に説明する。
【００３１】
図１は、本発明の実施の形態を表す回路図である。集積回路１は不揮発性メモリ等を有する内部回路３と電源回路４とから構成されている。集積回路１へは外部電源ピン２から外部電力が供給される。
【００３２】
電源回路４は、外部電源ピン２から外部電力を入力する外部電源ノード８と内部回路３へ電力を供給する内部電源ノード９と、外部電源ノード８と内部電源ノード９との間の電気的導通を制御するためのＰチャンネル型ＭＯＳトランジスタ５（以下トランジスタＱ１という）と、基準電位を発生させる基準電圧発生回路７と、基準電位と外部電源ノード８の電位を比較してトランジスタＱ１を制御する外部電圧監視回路６と、内部電源ノード９に接続して電荷蓄積手段であるコンデンサ１０とから構成されている。
【００３３】
また、基準電圧発生回路７と外部電圧監視回路６を駆動する駆動電源は内部電源ノード９から与えられる。また、トランジスタＱ１の基板は、内部電源ノードに接続されている。ここで、基準電位は半導体層のＰＮ接合から得られるバンドギャップ電圧により生成している。
【００３４】
この電源回路４は次のように動作する。外部電圧監視回路６は、基準電圧発生回路７からの基準電位と、外部電源ノード８の電位を抵抗１１と抵抗１２により抵抗分割された電位とを比較する。外部電源ノード８に与えられた電位が所定の電位、即ち集積回路１の最低動作電圧よりも高いときは、外部電圧監視回路６の負端子に入力した電位が正端子に入力した基準電位よりも高くなり、外部電圧監視回路６の出力は低レベル、即ちグランドレベルとなる。外部電圧監視回路６から低レベルの信号を入力したトランジスタＱ１はオンして外部電源ノード８に接続するドレインと内部電源ノード９に接続するソース間のコンダクタンスを増加させて導通し、外部電力は内部電源ノード９へ与えられて内部回路３へ供給される。トランジスタＱ１のサイズを適切に選ぶことによって、内部電源ノード９の電位と外部電源ノード８の電位とをほぼ同電位にすることができる。
【００３５】
次に、外部電源ピン２に与えられる外部電力の電位が急速に低下して、集積回路１の最低動作電圧よりも低下した場合を説明する。この場合は、抵抗分割された電位が基準電位よりも低下して、外部電圧監視回路６の出力が高レベル、即ち内部電源ノード９の電位がトランジスタＱ１のゲートへ与えられる。その結果、トランジスタＱ１のドレインとソース間のコンダクタンスが低下してオフし、外部電源ノード８から内部電源ノード９へ電力が供給されない。しかし、コンデンサ１０は充電されており、コンデンサ１０から内部電源ノード９へ電力が供給され、内部回路３、基準電圧発生回路７及び外部電圧監視回路６へ電力が供給されて各素子の動作が持続される。
【００３６】
ここで、抵抗１１の抵抗値をＲ１、抵抗１２の抵抗値をＲ２、基準電位をＶｒｅｆ、集積回路１の最低動作電圧をＶｌｏｗ、動作マージンをＶｍとする。外部電圧監視回路６の出力が低レベルから高レベルへ切り替わる条件を、
Ｒ２＊Ｖｌｏｗ／（Ｒ１＋Ｒ２）＜（Ｖｒｅｆ−Ｖｍ）
と設定すればよい。即ち、外部電源の電位が低下して最低動作電圧よりも低くなったときに、トランジスタＱ１のゲートに与える電位が高レベルとなるように設定する。このとき、トランジスタＱ１のソース電位と基板電位とは内部電源ノード９の電位と等しくなる。また、外部電圧監視回路６の電源は内部電源ノード９から与えられる。従って、この場合の外部電圧監視回路６の出力電位は内部電源ノード９の電位となる。その結果、ゲートの電位とソースの電位とが等しくなり、トランジスタＱ１はオフする。また、トランジスタＱ１のドレイン電位は外部電源の電位と等しい。基板はＮ型半導体であり、ドレインはＰ型半導体であるので、基板からドレインへ電流が流れることも無い。
【００３７】
トランジスタＱ１がオフした後は充電されたコンデンサ１０から電力が供給され、内部電源ノード９は電源電力の電位を保持することができる。内部回路３はこの期間も正常な動作を行うことができる。この期間に、例えば内部回路３が破壊読出しを行う不揮発性メモリの場合、書き戻し動作まで終了させることができる。内部回路３が消費する電流をＩｏ、時間をＴｏとし、トランジスタＱ１がオフした瞬間の内部電源ノードの電位をＶｌ、内部回路３が終了動作を行うために必要な最低電圧をＶｏとすると、コンデンサ１０の容量Ｃｌとして最低必要な容量値は、Ｃｌ＝Ｉｏ＊Ｔｏ／（Ｖｌ−Ｖｏ）となる。
【００３８】
次に、起動時に外部電源の電位が集積回路１の最低動作電圧よりも低いときの挙動を説明する。このときは、内部電源ノード９の電位は外部電源ノード８の電位よりも低い状態となっている。トランジスタＱ１のドレインは外部電源ノードに接続しているので、外部電源ノード８の電位と等しい。また、基板電位はソースと接続しているのでソース電位と等しい。ソースはＰ型半導体であり基板はＮ型半導体なので、外部電源ノードの電位が上昇しているときはＰＮ接合の順方向電流が流れ、ドレインから基板へ電流が流れる。従って、内部電源ノード９の電位は外部電源ノード８の電位よりＰＮ接合の閾値電圧以上に低下することはない。外部電源の電位が上昇して、所定の電圧である最低動作電圧よりも高くなると、外部電圧監視回路６の出力は低レベルとなり、トランジスタＱ１はオンする。その結果、内部電源ノード５の電位は外部電源ノード８の電位とほぼ同電位となる。
【００３９】
従って、起動時に基準電圧発生回路７と外部電圧監視回路６とを確実に動作させるためには、内部電源ノードの電位が、集積回路１の最低動作電圧からＰＮ接合の閾値電圧を差し引いた電位になったときに動作するように設計しておけばよい。
【００４０】
図２は、図１の回路を動作させたときの各ノードの電位変化を表すグラフである。図２において、縦軸が電位、横軸が時間をそれぞれ表し、縦軸の電位は１目盛りが１ボルトであり、横軸の時間は１目盛りが２ｎｓｅｃ（２×１０-9秒）である。また、実線２０が外部電源ノード８の電位変化、破線２１が内部電源ノード９の電位変化、一点鎖線２２が抵抗分割した電位、点線２３がトランジスタＱ１のゲート電位、二点鎖線２４が基準電位をそれぞれ表している。
【００４１】
外部電源ノード８に電圧３．３ボルトを印加し、時刻３０ｎｓｅｃの時点で急速に０ボルトまで電位を降下させた場合である。トランジスタＱ１のゲート電位（点線２３）は最初０ボルトから概ね２ｎｓｅｃで内部電源ノード９の電位（破線２１）と等しくなる。内部電源ノード９の電位（破線２１）はゲート電位（点線２３）が内部電源ノード９の電位と等しくなるまでの２ｎｓｅｃの間、若干低下する。これは、外部電源ノード８の電位（実線２０）が急激に低下して０ボルトとなった直後に、ゲート電位（点線２３）が０ボルト又はそれ以下となっており、Ｐチャンネル型ＭＯＳトランジスタであるトランジスタＱ１がオンしているためである。
【００４２】
なお、トランジスタＱ１のオン抵抗は適切に設計する。トランジスタＱ１のオン抵抗が極端に小さい場合、即ちトランジスタＱ１のサイズが極端に大きい場合には、外部電力が遮断されて外部電源ノード８の電位が急激に低下した直後に内部電源ノード９から外部電源ノード８へ電流が流れて（本例では約２ｎｓｅｃ以下の間）、内部電源ノード９の電位が急速に低下するおそれがある。従って、トランジスタＱ２のサイズを最適に設計して、この期間の内部電源ノード９の電位低下を防止する必要がある。
【００４３】
図３は、内部電源ノード９の電位を一定に維持するための電圧制御回路３０を付加した回路図を表している。図１と同一の素子は同一の符号を付している。
【００４４】
電源回路４の動作は、上記図１で説明したと同様である。即ち、外部電源ノード８の電位を外部電圧監視回路６により監視し、外部電源ノード８の電位が所定の電位よりも低下したことを検出してトランジスタＱ１のゲートに出力信号を出力し、トランジスタＱ１のドレインとソース間のコンダクタンスを低下させてオフにし、コンデンサ１０から内部電源ノード９に電力を供給して内部回路３の動作を持続させる。
【００４５】
電圧制御回路３０は、電源回路４のトランジスタＱ１と内部電源ノード９との間に直列接続した内部電圧制御素子であるPチャンネル型MOSトランジスタ３１（以下トランジスタQ２という）と、内部電源ノード９の電位を検出するための内部電圧検出回路３２を備えている。トランジスタQ２は、そのドレインをトランジスタＱ１のソースに、そのソースを内部電源ノード９に、その基板を外部電源ノード８にそれぞれ接続する。内部電圧検出回路３２は、その負端子に基準電位を入力し、正端子に内部電源ノード９の電位を抵抗３３と抵抗３４により抵抗分割した分割電位を入力し、正端子と負端子に入力した電位の電位差に応じた出力信号をトランジスタQ２のゲートに出力する。トランジスタQ２は、内部電圧検出回路３２から出力された出力信号に応じてドレインとソースとの間のコンダクタンスを変化させて流れる電流を制御する。また、内部電圧検出回路３２は外部電源ノード８から外部電力を入力して動作する。
【００４６】
電圧制御回路３０は次のように動作する。内部電源ノード９の電位が予め定めた電位よりも上昇し、内部電圧検出回路３２の正端子の電位が負端子の基準電位に対して相対的に上昇すると、内部電圧検出回路３２はその出力電圧を上昇させる。その結果、トランジスタQ２のドレインとソース間のコンダクタンスが低下し、内部電源ノード９へ供給される電流は制限され、内部電源ノード９の電位が上昇しないように動作する。一方、内部電源ノード９の電位が予め定めた電位よりも低下すると、内部電圧検出回路３２はその出力電圧は低下させ、トランジスタQ２のゲートの電位も低下する。その結果、トランジスタQ２のドレインとソース間のコンダクタンスが増大して、内部電源ノード９へ供給される電流は増加して内部電源ノード９の電位を上昇させるように動作する。以上のように、電圧制御回路３０は、負帰還制御を行って内部電源ノード９の電位を略一定の電位に維持するレギュレーターとして機能する。
【００４７】
なお、以上の説明において、電源回路４と内部回路３が一体的に構成された例について説明してきたが、これを、電源回路４と内部回路３とがそれぞれ別個の半導体素子上に分離して形成されるものであってもよい。
【００４８】
図４は、複数の回路ブロックを備えた集積回路１の概念的な回路図を示している。同一の機能を有する素子は同一の符号を付している。
【００４９】
集積回路１は、電源電力の供給が停止した後も一定期間動作が維持されるべき回路ブロック４０とその他の回路ブロック４１とを混在して備えている。電源電力が維持されるべき回路ブロック４０としては、例えば不揮発性メモリを内部回路Ａ３ａに有する場合であり、特に電源電力の急速な低下から保護すべき回路である。一方、その他の回路ブロック４１においては、そのような保護が必要ない内部回路Ｂ３ｂを有する場合である。
【００５０】
回路ブロック４０は、電源電力の電位低下から保護すべき内部回路Ａ３ａと電源回路４とから構成されている。その他の回路ブロック４１は電源電力の電位低下が生じても特に保護が必要ない内部回路Ｂ３ｂを備えている。回路ブロック４０の電源回路４の動作は既に図１において説明したとおりである。また、回路ブロック４０に図３において説明した内部電源ノード９の電位を一定に維持するための電圧制御回路３０を付加することもできる。
【００５１】
このように、必要な回路ブロックにのみ電源回路４を設けることにより、内部回路Ａ３ａへ電力を供給するコンデンサ１０の容量を、必要以上に大きくする必要がない、という利点を有する。これにより、複数の回路ブロックを備えた集積回路を１チップ化することが可能となる。
【図面の簡単な説明】
【００５２】
【図１】本実施の形態を表す回路図である。
【図２】本実施の形態における動作を表すグラフである。
【図３】本実施の形態を表す回路図である。
【図４】本実施の形態を表す回路図である。
【図５】従来公知の回路図である。
【符号の説明】
【００５３】
１  集積回路
３  内部回路
３ａ  内部回路Ａ
３ｂ  内部回路Ｂ
４  電源回路
５  ＭＯＳトランジスタ
６  外部電圧監視回路
７  基準電圧発生回路
８  外部電源ノード
９  内部電源ノード
１０  コンデンサ
１１、１２  抵抗
【図１】
2007110854.tif 000003
【図２】
2007110854.tif 000004
【図３】
2007110854.tif 000005
【図４】
2007110854.tif 000006
【図５】
2007110854.tif 000007