(57)【要約】【課題】ＳＴＩ方式の素子分離絶縁膜を有する半導体装置を製造する際に、応力集中が発生している箇所であるＳＴＩ端を十分ラウンド形状に加工することができる半導体装置の製造方法を提供する。【解決手段】半導体基板１０に犠牲膜形成領域を開口するパターンのマスク層（１１，１２）を形成し、続いてマスク層（１１，１２）をマスクとして半導体基板１０の表層を熱酸化することにより、第１の膜厚の中央部１４ａと、第１の膜厚から滑らかに薄膜化する端部１４ｂとを有する犠牲膜１４を形成し、少なくとも端部１４ｂの一部を残して犠牲膜１４を除去し、残された部分の犠牲膜１４の内側の領域において半導体基板１０に素子分離用溝Ｔを形成し、残された部分の犠牲膜１４を除去し、さらに、素子分離用溝Ｔ内を埋め込んで素子分離絶縁膜１７を形成する。【選択図】図５
2007129037.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に犠牲膜形成領域を開口するパターンのマスク層を形成する工程と、
前記マスク層をマスクとして前記半導体基板の表層を熱処理することにより、第１の膜厚の中央部と、前記第１の膜厚から滑らかに薄膜化する端部とを有する犠牲膜を形成する工程と、
少なくとも前記端部の一部を残して前記犠牲膜を除去する工程と、
残された部分の前記犠牲膜の内側の領域において前記半導体基板に素子分離用溝を形成する工程と、
残された部分の前記犠牲膜を除去する工程と、
前記素子分離用溝内を埋め込んで素子分離絶縁膜を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記素子分離用溝を形成する工程において、前記犠牲膜の滑らかに薄膜化する前記端部と前記半導体基板の境界面が、前記素子分離用溝の開口縁の角部となるようにして形成する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記残された部分の前記犠牲膜を除去する工程と、前記素子分離絶縁膜を形成する工程との間に、前記素子分離用溝の内壁の表層を熱処理することにより、溝内壁被覆絶縁膜を形成する工程をさらに有し、
前記素子分離絶縁膜を形成する工程においては、前記溝内壁被覆絶縁膜の上層において前記素子分離用溝内を埋め込んで形成する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記溝内壁被覆絶縁膜を形成する工程において、前記素子分離用溝の開口縁の角部を丸めるようにして形成する
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記溝内壁被覆絶縁膜を形成する工程において、酸素、水素、塩化水素あるいはオゾンを使用した熱処理を行う
請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、ＳＴＩ（Shallow Trench Isolation）方式による素子分離絶縁膜を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体基板上に近接して形成された半導体素子を絶縁分離する方法として、ＬＯＣＯＳ（Local Oxidation of Silicon：以下ＬＯＣＯＳと称する）方式による素子分離絶縁膜が広く用いられている。
ＬＯＣＯＳ方式は、酸素（Ｏ２）を含む酸化性ガスを用い、選択的に半導体基板の表層部のみを酸化させて、半導体素子を分離する素子分離絶縁膜を形成する。
このＬＯＣＯＳ方式による素子分離絶縁膜は、形成方法が比較的に容易である反面、半導体素子分離の形成精度にばらつきが発生することが判明している。
【０００３】
従来の半導体製造プロセスでは、この素子分離の形成精度のばらつきは許容範囲内であったが、最先端の半導体製造プロセスでは、半導体基板上の集積度が大幅に高められてきており、素子の間隔が非常に狭まってきているので、素子分離絶縁膜の形成精度のばらつきが許容できないレベルになってきている。
また、素子分離絶縁膜の形成精度のばらつきは、半導体素子の特性に大きく影響している。そのため、最先端の半導体製造プロセスでは精密な素子分離絶縁膜の形成が要求されるようになってきている。
【０００４】
上記の従来のＬＯＣＯＳ方式による素子分離絶縁膜に代わって、高集積化半導体に対応した半導体の素子分離絶縁膜として採用されるようになったのが、ＳＴＩ（Shallow Trench Isolation : 以下ＳＴＩ）方式による素子分離絶縁膜である。
このＳＴＩ方式は、半導体基板を選択酸化しているＬＯＣＯＳ方式と異なり、半導体基板中に浅い溝を形成し、気相化学成長（Chemical Vapor Deposition：以下ＣＶＤ）法やスピンコート法を用いて絶縁材料を浅い溝の中に埋め込み、素子分離絶縁膜を形成するものである。
【０００５】
ＳＴＩ方式を用いた素子分離絶縁膜の形成方法を以下に記載する。
まず、初めに熱酸化法により酸化性のガスを用いて、半導体基板の表面に酸化シリコン膜を形成する。
その上層に、減圧ＣＶＤ法によりジクロルシランとアンモニアガスを用いて窒化シリコン膜を成膜する。
上記の酸化シリコン膜と窒化シリコン膜は、ＳＴＩ用溝形成時のマスクとして使用するものである。
【０００６】
次に、スピンコート法を用いてＳｉＮ膜上にフォトレジストを塗布し、露光及び現像処理によりフォトレジストにパターンを形成する。
次に、パターンを形成されたフォトレジストをマスクとして、選択性を有するエッチングガスを用いて異方性エッチングを施し、半導体基板にＳＴＩ用の浅い溝を形成する。
次に、ＣＶＤ法を用いてＳＴＩ用溝内に素子分離絶縁膜となるＳｉＯ２を埋め込み、化学機械研磨（Chemical Mechanical Polishing：以下ＣＭＰ）法で溝に埋め込んだＳｉＯ２を平坦化する。
以上のようにして、ＳＴＩ方式の素子分離絶縁膜を形成することができる。
【０００７】
ＳＴＩ方式の素子分離絶縁膜は、従来のＬＯＣＯＳ方式に比べて素子間の狭い箇所を分離するため、溝の加工形状が重要となっている。溝の加工形状としては、溝の内側面が半導体基板に対して垂直になっていることが望まれている。
一方、上記のようにＳＴＩ用溝の内側面を半導体基板に対して垂直に加工をすると、素子分離用溝の開口縁の角部（以降ＳＴＩ端とも称する）は鋭角状になり、この部分に応力の集中が生じることが知られている。
【０００８】
そこで、ＬＯＣＯＳ方式とＳＴＩ方式を組み合わせた方法が特許文献１などに記載されている。
上記の方法では、製造工程においてサイドウォールを使用しているが、酸化膜を成膜する時にサイドウォールに応力がかかってサイドウォールが剥離されやすくなっており、このためにＬＯＣＯＳ方式を組み合わせてもＳＴＩ端を所望のラウンド形状に加工することはできない。
【０００９】
上記のようにＳＴＩ端が十分にラウンド形状になっていない状態では、トランジスタ回路を動作させると、応力集中が発生している箇所であるＳＴＩ端に電界集中が発生してしまい、回路を構成するトランジスタや容量の耐圧特性劣化を引き起こすことが問題となっている。
【特許文献１】特開２００２−１００６７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、ＳＴＩ方式の素子分離絶縁膜を有する半導体装置を製造する際に、応力集中が発生している箇所であるＳＴＩ端を十分ラウンド形状に加工することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため、本発明の半導体装置の製造方法は、半導体基板に犠牲膜形成領域を開口するパターンのマスク層を形成する工程と、前記マスク層をマスクとして前記半導体基板の表層を熱酸化することにより、第１の膜厚の中央部と、前記第１の膜厚から滑らかに薄膜化する端部とを有する犠牲膜を形成する工程と、少なくとも前記端部の一部を残して前記犠牲膜を除去する工程と、残された部分の前記犠牲膜の内側の領域において前記半導体基板に素子分離用溝を形成する工程と、残された部分の前記犠牲膜を除去する工程と、前記素子分離用溝内を埋め込んで素子分離絶縁膜を形成する工程とを有する。
【００１２】
上記の本発明の半導体装置の製造方法は、半導体基板に犠牲膜形成領域を開口するパターンのマスク層を形成し、続いてマスク層をマスクとして半導体基板の表層を熱酸化することにより、第１の膜厚の中央部と、第１の膜厚から滑らかに薄膜化する端部とを有する犠牲膜を形成する。この犠牲膜は、いわゆるＬＯＣＯＳ方式による絶縁膜に相当するものである。
次に、少なくとも端部の一部を残して犠牲膜を除去し、さらに、残された部分の犠牲膜の内側の領域において半導体基板に素子分離用溝を形成する。
次に、残された部分の犠牲膜を除去し、さらに、素子分離用溝内を埋め込んで素子分離絶縁膜を形成する。
【発明の効果】
【００１３】
本発明の半導体装置の製造方法は、素子分離用溝を形成する工程において、犠牲膜の滑らかに薄膜化する端部と前記半導体基板の境界面を、素子分離用溝の開口縁の角部となるように形成することが可能となり、これによって素子分離用溝の開口縁の角部（ＳＴＩ端）を十分に丸めたラウンド形状とすることができ、ＳＴＩ端に生じる応力の集中を緩和して、回路を構成するトランジスタや容量の耐圧特性劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
【００１５】
図１は、本実施形態に係る半導体装置の模式断面図である。
例えば、半導体基板１０の素子分離領域に、素子分離用溝Ｔが形成されている。素子分離用溝Ｔの開口縁の角部（ＳＴＩ端）１０ｓは、丸められてラウンド形状となっている。
素子分離用溝Ｔの内壁表面に溝内壁被覆絶縁膜１６が形成されており、その溝内壁被覆絶縁膜１６の上層において素子分離用溝Ｔ内を埋め込んで素子分離絶縁膜１７が形成されている。
【００１６】
上記のように形成されたＳＴＩ方式の素子分離絶縁膜において、素子分離用溝の開口縁の角部（ＳＴＩ端）が十分に丸めたラウンド形状となっているので、ＳＴＩ端に生じる応力の集中を緩和して、回路を構成するトランジスタや容量の耐圧特性劣化を抑制することができる。
【００１７】
次に、本実施形態の係る半導体装置の製造方法について説明する。
まず図２（ａ）に示すように、例えば、半導体基板１０の表面に、１０〜２０ｎｍの膜厚で熱酸化法により酸化シリコンの第１マスク層１１を形成し、次に、ＣＶＤ法により第１マスク層１１の上層に２０〜１００ｎｍの膜厚で窒化シリコンの第２マスク層１２を形成する。
次に、例えばスピンコート法により第２マスク層１２の上層にフォトレジスト膜１３を成膜する。
【００１８】
次に、図２（ｂ）に示すように、フォトリソグラフィ工程により所定のパターンで露光及び現像を行い、フォトレジスト膜１３に犠牲膜形成領域を開口するパターンＰ１を形成する。
【００１９】
次に、図３（ａ）に示すように、例えば、フォトレジスト膜１３をマスクとしてＲＩＥ（反応性イオンエッチング）などの異方性のドライエッチングを施し、犠牲膜形成領域を開口するパターンＰ１を第１マスク層１１及び第２マスク層１２に転写する。
上記のようにして、半導体基板１０に犠牲膜形成領域を開口するパターンＰ１を開口するマスク層（第１マスク層１１、第２マスク層１２）を形成する。
【００２０】
次に、図３（ｂ）に示すように、例えば、マスク層（第１マスク層１１及び第２マスク層１２）をマスクとして熱処理して半導体基板１０の表層を酸化することにより、酸化シリコンからなり、第１の膜厚の中央部１４ａと、第１の膜厚から滑らかに薄膜化する端部１４ｂとを有する犠牲膜１４を形成する。
熱処理は、例えばＯ２もしくはＯ２／Ｈ２雰囲気で８００〜１０００℃の熱処理とする。
上記の犠牲膜は、いわゆるＬＯＣＯＳ方式での素子分離絶縁膜に相当する。本実施形態においては、後工程において全て除去してしまうので犠牲膜としている。
犠牲膜形成の熱酸化処理において、マスク層（第１マスク層１１及び第２マスク層１２）の開口領域と未開口領域の境界近傍で半導体基板の表層の酸化レートが異なる。そのため、犠牲膜１４の中央部は第１の膜厚で一定となるが、縁部は第１の膜厚から滑らかに薄膜化する形状のいわゆるバーズピークと呼ばれる形状になる。
【００２１】
次に、図４（ａ）に示すように、例えば、スピンコート法により犠牲膜１４及び第２マスク層１２の上層にフォトレジスト膜１５を成膜し、さらにフォトリソグラフィ工程により所定のパターンで露光及び現像を行い、フォトレジスト膜１５に犠牲膜の端部１４ｂの一部を保護し、それ以外の犠牲膜の領域を開口するようなパターンであるＳＴＩ方式の素子分離絶縁膜を形成するための素子分離用溝を開口するパターンＰ２を形成する。
これは、犠牲膜１４の形成の際に開口したパターンＰ１より約１０ｎｍ程度内側になることが望ましい。
【００２２】
次に、図４（ｂ）に示すように、例えば、フォトレジスト膜１５をマスクとしてＲＩＥなどのエッチングを施し、少なくとも犠牲膜の端部１４ｂの一部を残して犠牲膜１４を除去する。
さらに、エッチング条件を変えて上記のフォトレジスト膜１５をマスクとして半導体基板１０までエッチングして、残された部分の犠牲膜の端部１４ｂの内側の領域において半導体基板１０に素子分離用溝Ｔを形成する。
ここで、犠牲膜の滑らかに薄膜化する端部１４ｂと半導体基板１０の境界面が、素子分離用溝Ｔの開口縁の角部（ＳＴＩ端）１０ｓとなるようにして形成する。
素子分離用溝Ｔの内側面には約９０〜１１０°程度の傾斜をつけ、溝底部に近いほど開口面積が狭まる順テーパー形状あるいは基板に垂直な側面の溝とすることが好ましい。
【００２３】
次に、図５（ａ）に示すように、例えば、溶剤処理あるいはアッシング処理によりフォトレジスト膜１５を除去した後、図５（ｂ）に示すように、０．１〜１０％のＤＨＦを用いて、残された部分の犠牲膜の端部１４ｂと第２マスク層１２の開口内側から後退するようにエッチング除去する。
上記のように犠牲膜の端部１４ｂと第２マスク層１２を後退させることで、犠牲膜の滑らかに薄膜化する端部１４ｂと半導体基板１０の境界面がそのまま表面となってＳＴＩ端１０ｓとして露出する。
【００２４】
次に、図６（ａ）に示すように、例えば、酸素、水素、塩化水素あるいはオゾンを使用した熱処理により、素子分離用溝Ｔの内壁の表層を熱酸化して、１０ｎｍ程度の膜厚の溝内壁被覆絶縁膜１６を形成する。
これにより、ＳＴＩ端１０ｓの角部はさらに丸められて、ラウンド形状となる。
【００２５】
次に、図６（ｂ）に示すように、例えば、ＣＶＤ法により酸化シリコンを堆積させ、溝内壁被覆絶縁膜１６の上層において素子分離用溝Ｔ内を埋め込んで、素子分離絶縁膜１７を形成する。
【００２６】
次に、例えば、ＣＭＰ法により、第２マスク層１２が露出するまで研磨し、さらに露出した部分の第２マスク層１２をエッチング除去し、さらにその下層の第１マスク層１１を除去する。
以上のようにして、図１に示す構成とする。
【００２７】
本実施形態に係る半導体装置の製造方法によれば、ＳＴＩ方式の素子分離絶縁膜において、素子分離用溝の開口縁の角部（ＳＴＩ端）を十分に丸めたラウンド形状に加工することができ、ＳＴＩ端に生じる応力の集中を緩和して、回路を構成するトランジスタや容量の耐圧特性劣化を抑制することができる。
【００２８】
本発明は上記の説明に限定されない。
例えば、素子分離絶縁膜で分離された活性領域において形成される半導体素子に特に限定はなく、トランジスタなどどのようなものでもよい。
また、実施形態ではマスク層として第１マスク層と第２マスク層を積層して用いているが、単層あるいは３層以上としてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００２９】
本発明の半導体装置は、半導体装置を製造する方法に適用できる。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の実施形態に係る半導体装置の模式断面図である。
【図２】図２（ａ）及び図２（ｂ）は、本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ａ）及び図３（ｂ）は、本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）及び図４（ｂ）は、本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）及び図５（ｂ）は、本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）及び図６（ｂ）は、本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
【００３１】
１０…半導体基板、１０ｓ…素子分離用溝の開口縁の角部（ＳＴＩ端）、１１…第１マスク層、１２…第２マスク層、１３…フォトレジスト膜、１４…犠牲層、１４ａ…中央部、１４ｂ…端部、１５…フォトレジスト膜、１６…溝内壁被覆絶縁膜、１７…素子分離絶縁膜、Ｐ１…犠牲膜形成領域を開口するパターン、Ｐ２…素子分離用溝を開口するパターン、Ｔ…素子分離用溝
【図１】
2007129037.tif 000003
【図２】
2007129037.tif 000004
【図３】
2007129037.tif 000005
【図４】
2007129037.tif 000006
【図５】
2007129037.tif 000007
【図６】
2007129037.tif 000008