(57)【要約】【課題】  本発明は、映像信号処理装置に関し、例えばフレームシンクロナイザー、ＨＤＴＶアップコンバータ、ＨＤＴＶダウンコンバータ等に適用して、従来に比して動きの不連続性による画像歪みを低減し、さらには画質の劣化を防止する。【解決手段】  本発明は、動画フィールドでは、フィールド単位の間引き、繰り返しにより、静止画フィールドでは、フレーム単位の間引き、繰り返しにより、追い越し、追い越されの処理を実行する。【選択図】        図１
2007194681.tif 000002
【特許請求の範囲】
【請求項１】
順次入力されるインターレース方式による入力映像信号を前記入力映像信号に同期したタイミングにより順次メモリに書き込むと共に、所定の基準信号に同期したタイミングにより前記メモリから前記入力映像信号を読み出すことにより、前記入力映像信号のタイミングを補正する映像信号処理装置において、
直前２フィールドが静止画であって、かつ当該フィールドが静止画である静止画フィールドを検出して動き検出結果を出力する動き検出回路と、
前記動き検出結果により前記メモリの書き込み及び読み出しを制御するメモリ制御回路とを備え、
前記メモリ制御回路は、
前記動き検出結果に基づいて、
前記静止画フィールドで無いフィールドでは、前記入力映像信号の１フィールドの繰り返し及び間引きにより、追い越し及び追い越されの処理を実行するように、前記メモリの読み出しを制御し、
前記静止画フィールドでは、前記入力映像信号の１フレームの繰り返し及び間引きにより、追い越し及び追い越されの処理を実行するように、前記メモリの読み出しを制御する
ことを特徴とする映像信号処理装置。
【請求項２】
前記メモリ制御回路は、
前記入力映像信号の１フレームの繰り返し又は間引きにより、追い越し又は追い越されの処理を実行した場合、前記静止画フィールドで無いフィールドで、前記入力映像信号を１フィールド分、間引きし又は繰り返し出力するように、前記メモリの読み出しを制御する
ことを特徴とする請求項１に記載の映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理装置に関し、例えばフレームシンクロナイザー、ＨＤＴＶ（High Definition Television）アップコンバーター、ＨＤＴＶダウンコンバーター等に適用することができる。本発明は、動画フィールドでは、フィールド単位の間引き、繰り返しにより、静止画フィールドでは、フレーム単位の間引き、繰り返しにより、追い越し、追い越されの処理を実行することにより、追い越し、追い越されに係る処理に関して、従来に比して動きの不連続による画像歪みを低減し、さらには画質の劣化を防止する。
【背景技術】
【０００２】
従来、フレームシンクロナイザー、ＨＤＴＶアップコンバーター、ＨＤＴＶダウンコンバーター等の映像信号処理装置では、メモリを介して映像信号のタイミングを補正することにより、独立した位相の映像信号を局内同期信号等に同期させて処理している。ここでＨＤＴＶダウンコンバーターは、例えば有効ライン数１０８０ライン、５９．９４フィールド／秒のＨＤＴＶによる映像信号を有効ライン数４８０ライン、５９．９４フィールド／秒のＳＤＴＶ（Standard Difinition Television）の映像信号にフォーマット変換する装置等である。
【０００３】
このような装置における処理では、出力映像信号に対して入力映像信号のフィールド位相が独立していることにより、メモリにおける映像信号の書き込みと読み出しとの間で、いわゆるフィールドの追い越し、フィールドの追い越されが発生する。
【０００４】
ここで追い越しは、図６（Ａ）及び（Ｂ）に示すように、メモリに書き込む入力映像信号Ｓ１のフィールド周期が、メモリから読み出す出力映像信号Ｓ２のフィールド周期より長い場合に、メモリからの読み出しがメモリへの書き込みを追い越してしまう現象である。これに対して追い越されは、図６（Ｃ）及び（Ｄ）に示すように、メモリに書き込む入力映像信号Ｓ１のフィールド周期が、メモリより読み出す出力映像信号Ｓ２のフィールド周期より短い場合に、メモリへの書き込みがメモリからの読み出しを追い越してしまう現象である。なおここで符号Ａ  ＯＤＤ、Ａ  ＥＶＥＮ、Ｂ  ＯＤＤ、Ｂ  ＥＶＥＮ、……は、連続する奇数フィールド、偶数フィールドを示す。
【０００５】
このような追い越し、追い越されに関して、従来、映像信号処理装置は、図６との対比により図７に示すように、同一フィールドの繰り返しの出力、１フィールド分の映像信号の間引きによるフィールド単位の処理により対応していた。なおここで図７（Ｂ）では、Ｂ  ＯＤＤフィールドが繰り返し出力され、図７（Ｄ）では、Ｂ  ＯＤＤフィールドが間引きされている。
【０００６】
またこれに代えて図６との対比により図８に示すように、映像信号処理装置は、同一フレームの繰り返しの出力、１フレーム分の映像信号の間引きによるフレーム単位の処理により対応する方法も採用されていた。なおここで図８（Ｂ）では、Ｂ  ＯＤＤフィールドとＢ  ＥＶＥＮフィールドとによる１フレームが繰り返され、図８（Ｄ）では、Ｂ  ＯＤＤフィールドとＢ  ＥＶＥＮフィールドとによる１フレームが間引きされている。
【０００７】
このような追い越し、追い越されの処理に関して、特開２００１−３０９２０２号公報では、このような繰り返しの出力に係る１フレーム分の映像信号、間引きするフレームに隣接する１フレーム分の映像信号を補間画像により生成する方法が提案されている。
【０００８】
ところで図７について上述したように、フィールドを単位にして追い越し、追い越されの処理を実行する場合、映像信号の連続性が１フィールドの期間だけ乱れることになり、その分、映像信号の動きの不連続性による画像歪みが発生する。しかしながらこの追い越し、追い越されの発生頻度が高く無い場合には、この動きの不連続性による画像歪みは、実用上問題とならないレベルとなる。
【０００９】
しかしながら図９に示すように、出力映像信号Ｓ２におけるフィールドシーケンスが変化することにより、単にフィールド位相の同期を図るフレームシンクロナイザーでは、図１０に示すように、出力映像信号Ｓ２における画像の重心が１／２ライン分だけ上下方向に変動することになる。なお以下において、出力ビデオ信号Ｓ２のフィールドシーケンスが、出力ビデオ信号Ｓ２の出力基準である局内同期信号等のフィールドシーケンスに一致している状態の一連の処理を同種フィールド変換処理と呼び、異なっている場合の一連の処理を異種フィールド変換処理と呼ぶ。
【００１０】
また連続するライン間の内挿演算処理によりライン数を変換するダウンコンバーターでは、図１１に示すように、このフィールドシーケンスの変化により、本来とは異なる内挿係数により内挿演算処理することになり、その分、解像度が低下し、静止画のクロスハッチ等のライン方向にエッジの急峻な画像では、このフィールドシーケンスの変化による解像度の変化が知覚される。
【００１１】
これらによりこのようにフィールドを単位にして追い越し、追い越されに対応する場合、画質が劣化する問題があった。
【００１２】
これに対してフレームを単位にして追い越し、追い越されに対応する場合、このようなフィールドシーケンスの変化が発生しないことにより、フィールドを単位にして追い越し、追い越されの処理を実行する場合のような、画質の劣化は発生しない。しかしながら動きの不連続が１フレームの期間発生することにより、その分、動きの不連続性による画像歪みが発生し、この画像歪みを無視できない問題がある。
【特許文献１】特開２００１−３０９２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は以上の点を考慮してなされたもので、追い越し、追い越されに係る処理に関して、従来に比して不連続による画像歪みを低減し、さらには画質の劣化を防止することができる映像信号処理装置を提案しようとするものである。
【課題を解決するための手段】
【００１４】
かかる課題を解決するため請求項１の発明は、順次入力されるインターレース方式による入力映像信号を前記入力映像信号に同期したタイミングにより順次メモリに書き込むと共に、所定の基準信号に同期したタイミングにより前記メモリから前記入力映像信号を読み出すことにより、前記入力映像信号のタイミングを補正する映像信号処理装置に適用して、直前２フィールドが静止画であって、かつ当該フィールドが静止画である静止画フィールドを検出して動き検出結果を出力する動き検出回路と、前記動き検出結果により前記メモリの書き込み及び読み出しを制御するメモリ制御回路とを備え、前記メモリ制御回路は、前記動き検出結果に基づいて、前記静止画フィールドで無いフィールドでは、前記入力映像信号の１フィールドの繰り返し及び間引きにより、追い越し及び追い越されの処理を実行するように、前記メモリの読み出しを制御し、前記静止画フィールドでは、前記入力映像信号の１フレームの繰り返し及び間引きにより、追い越し及び追い越されの処理を実行するように、前記メモリの読み出しを制御する。
【００１５】
また請求項２の発明は、請求項１の構成において、前記メモリ制御回路は、前記入力映像信号の１フレームの繰り返し又は間引きにより、追い越し又は追い越されの処理を実行した場合、前記静止画フィールドで無いフィールドで、前記入力映像信号を１フィールド分、間引きし又は繰り返し出力するように、前記メモリの読み出しを制御する。
【００１６】
請求項１の構成により、順次入力されるインターレース方式による入力映像信号を前記入力映像信号に同期したタイミングにより順次メモリに書き込むと共に、所定の基準信号に同期したタイミングにより前記メモリから前記入力映像信号を読み出すことにより、前記入力映像信号のタイミングを補正する映像信号処理装置に適用して、直前２フィールドが静止画であって、かつ当該フィールドが静止画である静止画フィールドを検出して動き検出結果を出力する動き検出回路と、前記動き検出結果により前記メモリの読み出しを制御するメモリ制御回路とを備え、前記メモリ制御回路は、前記動き検出結果に基づいて、前記静止画フィールドで無いフィールドでは、前記入力映像信号の１フィールドの繰り返し及び間引きにより、追い越し及び追い越されの処理を実行するように、前記メモリの読み出しを制御し、前記静止画フィールドでは、前記入力映像信号の１フレームの繰り返し及び間引きにより、追い越し及び追い越されの処理を実行するように、前記メモリの読み出しを制御すれば、フィールド間の重心の変化、本来とは異なる内挿係数による内挿演算処理による解像度の低下が問題とならない動画の部分では、フィールドを単位とした間引き、繰り返しにより動きの不連続性を低減することができ、また動きの不連続性が問題とならない静止画の部分では、フレームを単位とした間引き、繰り返しにより、フィールド間の重心の変化、本来とは異なる内挿係数による内挿演算処理による解像度の低下を低減することができ、これらにより総合的に、追い越し、追い越されに係る処理に関して、従来に比して動きの不連続性による画像歪みを低減し、さらには画質の劣化を防止することができる。
【００１７】
また請求項２の構成によれば、請求項１の構成において、前記メモリ制御回路は、前記入力映像信号の１フレームの繰り返し又は間引きにより、追い越し又は追い越されの処理を実行した場合、前記静止画フィールドで無いフィールドで、前記入力映像信号を１フィールド分、間引きし又は繰り返し出力するように、前記メモリの読み出しを制御することにより、このように総合的に、追い越し、追い越されに係る処理に関して、従来に比して不連続性による画像歪みを低減し、さらには画質の劣化を防止するようにして、最大で１フレーム分の入力映像信号の繰り返し、欠落を１フィールド分に軽減することができ、その分、入力映像信号に対応する音声信号に対する時間遅れ等を低減することができる。
【発明の効果】
【００１８】
本発明によれば、追い越し、追い越されに係る処理に関して、従来に比して不連続性による画像歪みを低減し、さらには画質の劣化を防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００２０】
（１）実施例の構成
図１は、本発明の実施例に係る映像信号処理装置を示すブロック図である。この映像信号処理装置１は、例えば有効ライン数４８０ライン、５９．９４フィールド／秒の映像信号を入力して、局内同期信号等の基準信号に同期した有効ライン数４８０ライン、５９．９４フィールド／秒の映像信号を出力するフレームシンクロナイザーである。なおこの映像信号処理装置１は、輝度信号及び色差信号を同一に処理することにより、この図１及び以下の説明においては、輝度信号Ｙについてのみ説明し、色差信号についての重複した説明は省略する。
【００２１】
この映像信号処理装置１において、動き検出回路２は、輝度信号Ｙを入力し、例えば連続するフレーム間の対応する画素間で画素値の差分値を検出する。またこの差分値をしきい値により判定して判定結果を出力し、これにより画素単位で静止画部分を検出して検出結果Ｓ１を出力する。
【００２２】
動き検出判定回路３は、この動き検出回路２による検出結果Ｓ１を１フィールド単位で集計することにより、フィールド単位で輝度信号Ｙが静止画か否か判定する。
【００２３】
具体的に図２に示すように、動き検出判定回路３は、動き検出回路２による動き検出結果Ｓ１を１フィールド集計回路４に入力し、比較回路５において、この集計結果をしきい値αにより判定することにより、フィールド単位で輝度信号Ｙが静止画か否か判定し、輝度信号Ｙの１フィールドが静止画である場合に論理１に立ち上がる判定結果Ｓ２を出力する。
【００２４】
動き検出判定回路３は、垂直同期信号に同期した垂直クロックＶ  ＣＬＫにより動作する３段のラッチ（Ｄ）６、７、８によりこの判定結果Ｓ２を順次転送し、これらラッチ６、７、８の出力信号をアンド回路９を介して出力する。これにより動き検出判定回路３は、直前２フィールドが静止画であって、かつ当該フィールドが静止画である場合に、論理１に立ち上がる判定結果Ｓ３を出力する。
【００２５】
遅延回路１１（図１）は、輝度信号Ｙのタイミングを補正してメモリ１２に出力する。
【００２６】
入力側タイミング発生回路１３は、輝度信号Ｙの垂直同期信号、水平同期信号、チャンネルクロック等により輝度信号Ｙの各種処理基準のタイミング信号を生成して出力する。
【００２７】
出力側タイミング発生回路１４は、例えば局内同期等の、この映像信号処理装置１の出力に係る各種基準信号から輝度信号Ｙの出力に係る各種タイミング信号を生成して出力する。
【００２８】
メモリ１２は、フィールド制御回路１５の制御により、入力側タイミング発生回路１３で生成される各種タイミング信号に同期して輝度信号Ｙを順次入力して保持し、また保持した輝度信号Ｙを出力側タイミング発生回路１４で生成される各種タイミング信号により順次読み出して出力する。
【００２９】
フィールド制御回路１５は、入力側タイミング発生回路１３で生成されるタイミング信号、出力側タイミング発生回路１４で生成されるタイミング信号、動き検出判定回路３による判定結果Ｓ３に基づいて、メモリ１２の動作を制御する。
【００３０】
すなわちフィールド制御回路１５は、入力側タイミング発生回路１３で生成されるタイミング信号と、出力側タイミング発生回路１４で生成されるタイミング信号とによりメモリ１２の書き込みアドレス及び読み出しアドレスを順次生成し、これらのアドレスの比較により、追い越し、追い越されの直前の状態を検出する。またこのような追い越し、追い越されの直前の状態が発生すると、読み出しアドレスの切り換えにより、追い越し、追い越されの処理を実行する。
【００３１】
この追い越し、追い越されの処理を実行する際に、フィールド制御回路１５は、動き検出判定回路３による判定結果Ｓ３に基づいて、追い越し、追い越されの処理を実行する。具体的に、フィールド制御回路１５は、判定結果Ｓ３により、追い越し、追い越され直後のフィールドが静止画でない場合、又は直前２フィールドが静止画でない場合、図３（Ａ）〜（Ｆ）において時点ｔ１及びｔ２により示すように、フィールドを単位にした処理により追い越し、追い越されの処理を実行する。すなわちこの場合、輝度信号Ｙを１フィールド分だけ繰り返し出力するようにして追い越しの処理を実行し、また輝度信号Ｙを１フィールド分だけ間引きして追い越されの処理を実行するように、読み出しアドレスを切り換える。
【００３２】
これに対してフィールド制御回路１５は、判定結果Ｓ３により、追い越し、追い越されに係るフィールドが静止画の場合であって、かつ直前の２フィールドが静止画である場合、図４（Ａ）〜（Ｆ）に示すように、フレーム単位の繰り返し、間引きにより追い越し、追い越されの処理を実行するように読み出しアドレスを切り換える。具体的に、追い越しの場合には、当該フィールドと直前フィールドとの２フィールドを繰り返し出力するように読み出しアドレスを切り換える。また追い越されの場合には、当該フィールドと直前フィールドとの２フィールドを間引きするように読み出しアドレスを切り換える。
【００３３】
またこのようにしてフィールド単位の処理により追い越し、追い越されの処理を実行した場合、図５（Ａ）〜（Ｇ）に示すように、判定結果Ｓ３の論理値が直後に立ち下がった時点で、１フィールド分だけ輝度信号Ｙを間引きし、繰り返し出力するように、読み出しアドレスを切り換え、これにより追い越し、追い越されの処理により発生した音声信号に対する輝度信号Ｙ１の１フレーム分の位相差を、１フィールド分の位相差に低減する。なおこの場合に、判定結果Ｓ３に基づいた位相差を低減する処理に代えて、別途、動き検出回路を設けて動画のフィールドが連続する期間を検出し、この期間でこの位相差を低減する処理を実行するようにしてもよい。
【００３４】
（２）実施例の動作
以上の構成において、この映像信号処理装置１は、入力映像信号のタイミングによりこの入力映像信号がメモリ１２に書き込まれ、また局内同期信号等の基準信号のタイミングによりメモリ１２に記録された入力映像信号が出力され、これにより入力映像信号のタイミングがこの基準信号に同期するように補正される。
【００３５】
この一連の処理において、入力映像信号にあっては、独立した位相により書き込まれることにより、局内同期信号等の基準信号に対してフィールド周期が異なっており、これによりメモリ１２への書き込みを読み出しが追い越して追い越しの状態が発生し、またこれとは逆にメモリ１２の読み出しを書き込みが追い越して追い越されの状態が発生する。
【００３６】
このとき従来のようにフィールドを単位にした追い越し、追い越されの処理では、フィールドシーケンスの変化による重心の移動により解像度が低下して画質が劣化することになる。またライン数を変換する場合では、フィールドシーケンスの変化により本来とは異なる内挿係数により内挿演算処理することになり、その分、解像度が変化して画質が劣化することになる。またフレームを単位にした追い越されの処理では、動きが不連続になり、画像歪みが発生する。
【００３７】
このためこの映像信号処理装置１では、動き検出回路２、動き検出判定回路３により入力映像信号が静止画か否か判定され、入力映像信号が静止画の場合には、動きが不連続になる問題が無いことにより、フレームを単位にして追い越し、追い越されの処理を実行し、これによりフィールドシーケンスの変化による画質劣化を防止する。
【００３８】
また入力映像信号が動画の場合、フィールドシーケンスの変化による解像度の低下が知覚し難いことにより、フィールドを単位にして追い越し、追い越されの処理を実行し、これにより動きが不連続になることによる画像歪みの発生を防止する。
【００３９】
具体的に、映像信号処理装置１においては、動き検出回路２、動き検出判定回路３により、直前２フィールドが静止画であって、かつ処理対象のフィールドが静止画であるフィールドが検出される。またこの場合に、追い越し、追い越されの処理を実行する場合には、当該フィールドと直前フィールドとの連続する２フィールドが繰り返し出力され、これにより追い越しの処理が実行される。これに対して追い越されの処理を実行する場合、当該フィールドと直前フィールドとの連続する２フィールドが間引きされる。
【００４０】
これに対して動き判定回路３による判定結果Ｓ３により、直前２フィールドが静止画でない場合、さらには処理対象のフィールドが静止画でない場合に、動画として追い越し、追い越されの処理を実行し、この場合、処理対象のフィールドの繰り返しの出力により追い越しの処理を実行し、また処理対象のフィールドの間引きにより追い越されの処理を実行する。
【００４１】
これらによりこの映像信号処理装置１は、従来に比して動きの不連続性による画像歪みを低減し、さらには画質の劣化を防止する。特に、フレームシンクロナイザーでは、入力映像信号のフィールド周期が基準信号と大きく異なる場合があり、この場合、追い越し、追い越されが頻発する。しかしながらこのような場合でも、この実施例によれば、動きの不連続性による画像歪みを低減し、さらには画質の劣化を防止することができ、従来に比して高品位の映像信号を出力することができる。
【００４２】
ところでこのようにして追い越し、追い越されの処理を実行する場合、音声信号に対して出力映像信号に位相差が発生することになる。静止画の部分では、このような位相差は、何ら問題とならない。しかしながら動画の部分では、音声と映像とにずれが生じ、フレーム単位の追い越し、追い越されの処理では、このずれも大きくなり、これにより視聴者に違和感を与えることになる。
【００４３】
このためこの実施例では、１フレーム単位の処理により追い越し、追い越されの処理を実行した場合、動き検出判定回路３による判定結果Ｓ３に基づいて、直後の動画のフィールドで、１フィールド分の映像信号が間引きされ、また繰り返され、これにより音声信号に対する１フレームの位相差が１フィールドに短縮される。これによりこの映像信号処理装置１では、音声と映像とのずれを小さくして、視聴者の違和感を低減することができる。
【００４４】
（３）実施例の効果
以上の構成によれば、動画フィールドでは、フィールド単位の間引き、繰り返しにより、静止画フィールドでは、フレーム単位の間引き、繰り返しにより、追い越し、追い越されの処理を実行することにより、追い越し、追い越されに係る処理に関して、従来に比して動きの不連続性による画像歪みを低減し、さらには画質の劣化を防止することができる。
【００４５】
またフレーム単位による追い越し、追い越されの処理を実行した場合に、直後の動画フィールドで１フィールド分の映像信号の間引き、繰り返しを実行することにより、音声と映像とのずれを小さくして、視聴者の違和感を低減することができる。
【実施例２】
【００４６】
なお上述の実施例においては、輝度信号及び色差信号による映像信号を処理する場合について述べたが、本発明はこれに限らず、コンポジット信号による映像信号を処理する場合、さらには色信号による映像信号を処理する場合等にも広く適用することができる。
【００４７】
また上述の実施例においては、フレームシンクロナイザーに本発明を適用する場合について述べたが、本発明はこれに限らず、ＨＤＴＶアップコンバーター、ＨＤＴＶダウンコンバーター等、種々の映像機器に広く適用することができる。
【産業上の利用可能性】
【００４８】
本発明は、映像信号処理装置に関し、例えばフレームシンクロナイザー、ＨＤＴＶ（High Definition Television）アップコンバーター、ＨＤＴＶダウンコンバーター等に適用することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例に係る映像信号処理装置を示すブロック図である。
【図２】図１の映像信号処理装置における動き検出判定回路を示すブロック図である。
【図３】図１の映像信号処理装置の動作の説明に供するタイムチャートである。
【図４】図１の映像信号処理装置の静止画の場合における動作の説明に供するタイムチャートである。
【図５】図４の処理による位相差の短縮の処理の説明に供するタイムチャートである。
【図６】追い越し、追い越されの説明に供するタイムチャートである。
【図７】フィールド単位の処理に係る追い越し、追い越されの説明に供するタイムチャートである。
【図８】フレーム単位の処理に係る追い越し、追い越されの説明に供するタイムチャートである。
【図９】フィールドシーケンスの変化の説明に供するタイムチャートである。
【図１０】重心移動の説明に供する略線図である。
【図１１】ライン内挿演算処理の説明に供する略線図である。
【符号の説明】
【００５０】
１……映像信号処理装置、２……動き検出回路、３……動き検出判定回路、４……１フィールド集計回路、５……比較回路、６〜８……ラッチ、９……アンド回路、１１……遅延回路、１２……メモリ、１３……入力側タイミング発生回路、１４……出力側タイミング発生回路、１５……フィールド制御回路
【図１】
2007194681.tif 000003
【図２】
2007194681.tif 000004
【図３】
2007194681.tif 000005
【図４】
2007194681.tif 000006
【図５】
2007194681.tif 000007
【図６】
2007194681.tif 000008
【図７】
2007194681.tif 000009
【図８】
2007194681.tif 000010
【図９】
2007194681.tif 000011
【図１０】
2007194681.tif 000012
【図１１】
2007194681.tif 000013