(57)【要約】【課題】  論理回路データベースのデータ容量を削減する。【解決手段】  基準となるモジュールとその差分を記述する事によって論理回路を構成する単位を規定する。【選択図】  図２
2007034926.tif 000002
【特許請求の範囲】
【請求項１】
論理回路の動作または構成が規定された論理回路記述であって、
前記論理回路の動作または構成を規定する単位が規定されており、
前記単位を論理回路を構成する単位として適用する事が可能で、
前記構成要素の規定によって、
基準となる前記単位であるモジュールを規定する事が可能であって、
前記基準となるモジュールとの差分を記述する事によって前記単位の構成を既定する事も可能な論理回路記述。
【請求項２】
論理回路の動作または構成が規定された論理回路記述であって、
前記論理回路の動作または構成を規定する単位が規定されており、
前記単位を論理回路を構成する単位として適用する事が可能で、
前記、同一の構成する単位を複数個適用する場合、
前記複数個を複数のインスタンスとして規定し、
前記インスタンスが前記構成する単位であるモジュールを参照する事によって、構成を規定する事が可能であると共に、
前記インスタンスの構成を個々に変更する場合、
前記インスタンスに一対一対応するモジュールを規定し、
前記モジュールを前記構成する単位の基準として規定し、
前記一対一対応するモジュールには
前記基準となるモジュールとの差分を記述する事によって前記単位の構成を規定する事も可能な論理回路記述。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は主に集積回路の構成を規定するための記述及びデータの構成方法に関する。
【背景技術】
【０００２】
論理合成になどにより、論理回路で構成される集積回路を実現する場合、ある程度以上の規模を有する論理回路では複数の回路モジュールが階層構造の関係で回路が規定されている場合がある。
【０００３】
この場合、構成要素の単位である階層の下位を規定する論理回路モジュールは、前記階層構造を有する論理回路を構成する具体化されたモジュールであるインスタンスとして前記階層構造を有する上位の論理回路から参照されるようになっている。
【０００４】
また、階層構造を有する論理回路では、全く同一の回路構成を有する回路モジュールを複数個、参照しているものがある。
【０００５】
この場合、前記下位を規定する複数のモジュールはモジュールとしては同一で、インスタンスが異なる実体として前記階層構造を有する上位の論理回路から参照されるようになっている。
【０００６】
すなわち、回路は単一のモジュールを複数個のインスタンスとして参照する事で規定されている。
【０００７】
したがって、この場合論理回路を規定するデータベースのうち当該モジュールの占めるデータ容量は、ほぼモジュール一個分と等しいものとなる。
【０００８】
上記のように規定された論理回路記述は、論理合成・論理最適化などによって動作スピード、回路の面積、消費電力などを制約条件として、集積回路上に実現される。
【０００９】
前記のように、論理合成・最適化前は全く同一の回路構成であった複数のモジュールも、各々が接続される周辺の回路は同一ではない事などのため、前記制約条件を満たすための前提条件も異なったものとなり前記制約条件を満足する回路構成は同一のものでなくなる可能性がある。
【００１０】
これに対応するため、個々の回路モジュールが制約条件を満たすために論理合成・最適化によって回路構造が異なったものになってもよいようにあらかじめ、モジュールをコピーしてインスタンス毎に一対一に対応する処理が行われる。
【００１１】
これによって、個々のインスタンスは一対一の対応する複数個のモジュールの個々を参照する事で規定された階層構造となる。
【００１２】
この処理によって、論理回路を規定するデータベースのうち当該モジュールの占めるデータ容量は、ほぼ前記モジュールが参照される数に相当するものになる。
【００１３】
又、別の従来例としては、特許文献１をあげることが出来る。
【特許文献１】特開2002-366595号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記従来例では、論理回路を規定するデータベースのデータ容量は、参照されるモジュール数に応じて増大する事になり、近年LSIを構成する論理回路が大規模化するなかデータ量の増大を招き、設計データを扱うために大規模なコンピュータ環境が必要になる。また論理合成後のデータベース出力などのための処理時間が増大するなどの課題があった。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明によれば、
インスタンスがモジュールを参照する事によって、構成が規定され、
インスタンスの構成を個々に異なったものになる可能性がある場合、
前記インスタンスに一対一対応するモジュールを規定し、
前記モジュールを基準として規定し、
前記一対一対応するモジュールには
前記基準となるモジュールとの差分を記述する事によって前記単位の構成を規定する事も可能な論理回路記述方法及び前記記述方法に準じた論理回路データベースを適応する事を特徴とする。
【発明の効果】
【００１６】
以上、本発明によれば、基準となるモジュールとその差分を記述する事によって論理回路を構成する単位を規定する事も可能な論理回路記述方法を論理回路データベースに適用する事によって、論理回路データベースのデータ容量を削減する事が可能になる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の詳細を実施例の記述に従って説明する。
【実施例１】
【００１８】
以下、実施例を用いて本発明を詳述する。
【００１９】
図１、図２は本発明を説明するための論理回路の構成を説明する図である。
【００２０】
図１は、の論理回路構成及びその記述方法について説明する。
【００２１】
M0, M1, M2, M3 はそれぞれ回路の構成単位であるモジュールであり、M0, M1, M2, M3 はモジュールの識別子である。
【００２２】
I0, I1, I2, I3, I4, I5 はそれぞれインスタンスを表わしており、I0, I1, I2, I3, I4, I5 はインスタンスの識別子である。
【００２３】
I0, I1, I2 は各々モジュール M0, M1, M2 を参照しており、内部構造はモジュールM0, M1, M2 の記述内容で規定されるようになっている。
【００２４】
I3, I4, I5 は同一のモジュール M3 を参照するようになっており、内部構造はモジュール M3 の記述内容で規定される事になっている。
【００２５】
Px はモジュールを構成する論理素子を表わしており、Pxの構成あるいは動作は本発明の階層による構成の記述例とは異なった方法で規定されるようになっている。
【００２６】
図３は上記図１の論理回路の記述例である。
【００２７】
論理回路はモジュール
module Mx ()
を単位として記述されており、Mx はモジュール識別子になっている。
【００２８】
モジュールは、
入力  in
出力  out
入出力間の接続 connect
モジュール内で参照される論理回路 instance 
を構成要素して記述されるようになっている。
【００２９】
in に続く MxIy はモジュールの入力識別子
out に続く MxOy はモジュールの出力識別子
connect()内の Nxy  はインスタンスの入出力の接続関係を記述するための接続子
instance Ix はインスタンスの識別子
instance Ix:My()の()内はインスタンスの入出力端子と接続子の接続関係が記述されている。
【００３０】
モジュールの最下層は、論理素子 Px の接続関係が記述される事で規定されている。
【００３１】
本例では、 I3, I4, I5 が同一の論理構造であるため、一つのモジュール
M3 を参照するようになっている。
【００３２】
図４は上記図１の回路を最適化した結果の例である。
【００３３】
図３でモジュールM3に相当したモジュール内の論理素子P3が、P30, あるいは P31 に変更されている。したがって、P30, P31 を構成要素とするインスタンスは、前記図３のモジュールP3を参照する事はできない。
【００３４】
そこで、図３でM3に相当したモジュールを M3_0 M3_1 M3_2 とインスタンス I3, I4, I5 と一対一対応させる構成となっている。
【００３５】
図４は上記図２の論理回路記述の従来例である。
【００３６】
図３の module M3(  ) に相当する記述部がmodule M3_0(  ), M3_1(  ), Module M3_2(  ) となり、記述量が増加している。
【００３７】
図５は本発明実施の論理回路記述の例の一部である。
前記図２における、インスタンス I3, I4, I5 に関する記述が本発明で例のように、基準となるモジュールの記述と、基準となるモジュールとの差分を記述したモジュール M3_0, M3_1,M3_2 で記述されるようになっている。
【００３８】
diffmoduel Mx_y refM (  )
は差分モジュールの規定であって基準モジュール refM の差分が記述される事を表わしている。本実施例での基準モジュールは M3 である。
【００３９】
インスタンス I3 は module M3_0 を参照している。
【００４０】
M3_0 は、M3と構成が全く同一であるので、モジュール内に関する記述はない。
【００４１】
M3_1, M3_2 はモジュール M3 と比較して内部の論理素子がそれぞれ P30, P31に変更されている。そこで本発明実施の回路記述例では、この部分を削除識別、del, 追加識別子 ins を適用して記述するようになっている。
【００４２】
これにしたがって、 M3_1 では、内部記述
del;instance I1:P3(A-N30, Y-N31)
ins;instance I1:P30(A-N30, Y-N31)
が、 M3_2 では、
del;instance I1:P3(A-N30, Y-N31)
ins;instance I1:P31(A-N30, Y-N31)
が付加されている。
【図面の簡単な説明】
【００４３】
【図１】本発明を説明するための論理回路の構成を説明する図。
【図２】上記図１の回路を最適化した結果の例である。
【図３】図１の論理回路の記述例である。
【図４】上記図２の論理回路記述の従来例である。
【図５】本発明実施の論理回路記述の例の一部である。
【図１】
2007034926.tif 000003
【図２】
2007034926.tif 000004
【図３】
2007034926.tif 000005
【図４】
2007034926.tif 000006
【図５】
2007034926.tif 000007