(57)【要約】【課題】隣接開孔との短絡を防止する。また、開孔下部の開孔径を大きくすることにより、容量の低下を引き起こすことなく安定したストレージノードを形成する。【解決手段】異方性エッチングを行うことにより第２の絶縁膜中にボーイング形状が発生しない深さまで第２の開孔を形成する工程と、第１及び第２の開孔の側面に第４の膜を形成する工程と、異方性エッチングを行うことにより、第１の絶縁膜が露出するまで第２の開孔を伸長させてアスペクト比が１２を越える第２の開孔を形成する工程と、第２の開孔の第４の膜が形成されていない側面部分を等方性エッチングにより拡張する工程と、を有することを特徴とする半導体装置の製造方法。【選択図】図５
2007180493.tif 000002
【特許請求の範囲】
【請求項１】
基体上に、第１の絶縁膜、層間絶縁膜となる第２の絶縁膜、及び第３の絶縁膜をこの順に有し、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜を貫通する開孔を有する半導体装置の製造方法であって、
（１）基体上に、順に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を堆積させる工程と、
（２）第３の絶縁膜をその厚み方向に貫通する第１の開孔を形成する工程と、
（３）第３の絶縁膜をマスクに用いて異方性エッチングを行うことにより、第１の開孔下部の第２の絶縁膜中にボーイング形状が発生しない深さまで第２の開孔を形成する工程と、
（４）第１及び第２の開孔の側面に第４の膜を形成する工程と、
（５）第３の絶縁膜及び第４の膜をマスクに用い、第１の絶縁膜をエッチングストッパに用いて異方性エッチングを行うことにより、第１の絶縁膜が露出するまで第２の開孔を伸長させて、アスペクト比が１２を越える第２の開孔を形成する工程と、
（６）第２の開孔下部に露出した第１の絶縁膜を異方性エッチングにより除去する工程と、
（７）第３の絶縁膜及び第４の膜をマスクに用いて、工程（５）で伸長させた第２の開孔の第４の膜が形成されていない側面部分を等方性エッチングにより拡張する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
第１の絶縁膜がシリコン窒化膜、第２の絶縁膜がシリコン酸化膜、第３の絶縁膜がノンドープのポリシリコン膜であり、第４の膜がポリシリコン膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
第４の膜を構成するポリシリコン膜が、不純物を含有する導電性のポリシリコン膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ボーイング形状が発生しない深さは、第２の開孔のアスペクト比が７以上、１２以下となる深さであることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【請求項５】
前記工程（７）の等方性エッチングがウェットエッチングである請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の微細化が進み、ＤＲＡＭにおいて十分なキャパシタ容量を確保することが困難になってきている。十分なキャパシタ容量を確保するためには、キャパシタの高さを高くすること、クラウン構造を採用することで表面積を稼ぐことなどが必要となる。
【０００３】
この中でも、ビット線の上層にキャパシタを配置するＣＯＢ構造を採用しストレージノードの高さを高くすることで、ストレージノードの表面積を増加させる方法がある。ここで、ストレージノードの高さを高くするためには、高アスペクト比の開孔を形成する必要がある。
【０００４】
しかしながら、従来の異方性エッチングにより高アスペクト比の開孔を形成する場合、ボーイング形状（ｂｏｗｉｎｇ）形状と呼ばれる形状異常が発生していた。ボーイング形状とは、図２に示すように、開孔の中腹部１２が膨らみ開孔断面が円形の場合にはマスク４直下の酸化膜３の入口開孔径ａよりも開孔の中腹部１２の開孔径ｂの方が大きくなっているものである。また、開孔が円形以外の形状を有する場合には、マスクの入口開孔の断面積（マスク直下の酸化膜入口の断面積）Ｓａよりも開孔の中腹部１２の断面の断面積Ｓｂの方が大きくなっているものである。
【０００５】
図３に従来の製造方法を用いた場合に、このボーイング形状が発生する過程を示す。まず、下地層となるコンタクトプラグ１、エッチングストッパとなる窒化層２、酸化膜（層間絶縁膜）３、ハードマスクとなるポリシリコン層４を順次、堆積させる。そして、リソグラフィー技術により異方性エッチングを行い、ポリシリコン層４をパターニングする（図３（ａ））。次に、このパターニングしたポリシリコン層４をマスクに用いて酸化膜３に異方性エッチングを行う。この際、エッチングは主に縦方向１０に進む。しかしながら、酸化膜の中腹部１１は横方向１２にもエッチングが進み、ボーイング形状（ｂｏｗｉｎｇ）形状と呼ばれる形状異常が発生する（図３（ｂ））。この結果、開孔の中腹部１１では、隣接する開孔同士の距離が非常に短くなるか、つながってしまう。
【０００６】
このようにボーイング形状が発生する理由は以下のように考えられる。すなわち、異方性エッチングとしてドライエッチングを行った場合、電子とイオンに分離されたプラズマ中において、これらがパターンを形成するためのマスク面に照射される際に電子とイオンの微細パターン内への入射量の違いにより開孔の表面付近で帯電が発生する。これにより入射イオンの進路が曲げられて酸化膜の中腹部１１に横方向１２に衝突するためと考えられる。また、この入射イオンが横方向に曲げられる割合は開孔のアスペクト比の影響を大きく受け、アスペクト比が１２を越える場合に顕著となる。このため、一般的にアスペクト比が１２を越える場合には、ボーイング形状が発生する。
【０００７】
次に、ポリシリコン層を堆積させるための前処理として、フッ酸系溶液によるウェットエッチング処理を行う。このとき、隣接するキャパシタ間の距離が更に短くなり、開孔の中腹部１１では隣接する開孔同士がつながってしまう（図３（ｃ））。
【０００８】
この後、全面にポリシリコン層１３を堆積させた後（図３（ｄ））、ポリシリコン層４とポリシリコン層４の上面及び側面に堆積されたポリシリコン層１３を除去する（図３（ｅ））。更にこの後、ウェットエッチングを行うことにより酸化膜３を一部、除去して下部電極（ポリシリコン）を一部、所望の高さまで露出させる（図３（ｆ））。
【０００９】
このようにしてボーイング形状が発生すると、以下のような問題点が発生していた。
（１）開孔を形成後、下部電極となるポリシリコン膜等の導電膜を形成した際に、ボーイング形状の箇所で導電膜に段切れが生じる。
（２）ボーイング形状が発生すると隣接する開孔同士がつながってショートが起こる。
（３）仮にショートが起こらない場合であっても、隣接するコンタクトホールの間隔が狭まることで寄生容量が大きくなりデバイス特性を劣化させる。
（４）ボーイング形状が発生した開孔に導電性膜を埋め込むとボイドが開孔中央部に発生する。ボイドが発生すると、後の加熱工程でボイドの中の気体が膨張し破裂が生じる。
【００１０】
そこで、従来からこのボーイング形状の発生を防止するための様々な方法が提案されている。図１は、出願人が、特開２００４−３３５５２６号公報（特許文献１）で提案した、ボーイング形状を抑えるための製造方法を示す工程断面図である。
【００１１】
この製造方法ではまず、シリコン基板１００を用意し、この上に酸化シリコン膜１０１、エッチング時にハードマスクとなるポリシリコン１０２を順次、形成する。次に、フォトリソグラフィ技術により、ポリシリコン１０２上に形成したフォトレジスト（図示していない）に開孔を設け、該開孔によりポリシリコン１０２をドライエッチングしてエッチング用のハードマスクを形成する。その後、フォトレジストを除去する（図１（１））。
【００１２】
このハードマスク１０２を介して、第１のエッチングにより酸化シリコン膜１０１にボーイング形状が発生しない深さであるアスペクト比が７以上、１２以下の開孔を形成する（図１（２））。次に、全面にＳｉ3Ｎ4膜１０３を減圧ＣＶＤ法により堆積させる（図１（３））。この後、全面にドライエッチングを行い、ポリシリコン１０２の上面に堆積されたＳｉ3Ｎ4膜１０３及び開孔の底部に堆積されたＳｉ3Ｎ4膜１０３を除去する。そして、開孔の側面にのみＳｉ3Ｎ4膜１０３を残存させる（図１（４））。
【００１３】
この時、開孔側面に残存するＳｉ3Ｎ4膜１０３は、少なくとも開孔内においてボーイング形状を発生させるアスペクト比２〜７の位置を覆っている必要がある。その後、第２のエッチングとしてドライエッチングを行いながら、シリコン基板１００に達する開孔を形成する（図１（５））と共に、開孔側面に残存するＳｉ3Ｎ4膜１０３を除去する（図１（６））。
【特許文献１】特開２００４−３３５５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
特開２００４−３３５５２６号公報（特許文献１）の製造方法によりボーイング形状の発生はある程度、抑制されたものの、図１（６）の開孔下部の丸で囲った部分の拡大図に示すように、開孔下部の開孔幅が狭くなる場合があった。これに加えて配線ルールの更なる微細化に伴い開孔径自体が更に小さくなると共に開孔のアスペクト比が更に高くなっており、開孔下部の開孔径も更に小さくなっていた。
【００１５】
特に、開孔下部にＨＳＧ（ｈｅｍｉｓｐｈｅｒｉｃａｌ  ｇｒａｉｎｅｄ）多結晶シリコンを形成する場合、図１（６）のような開孔下部が形成されると開孔下部でＨＳＧ多結晶シリコン同士が接触してしまい、設計値の表面積が得られない場合があった。ここで、ＨＳＧ多結晶シリコンの接触を防止するためにＨＳＧ多結晶シリコンの径を小さくするとシリンダの表面積が減少してしまう場合があった。このため、開孔下部の開孔径が小さくなるのを防止することが重要な課題となっていた。
【００１６】
そこで、本発明者は鋭意検討した結果、（１）第１のエッチング後に開孔内のボーイング形状が発生する部分にマスク層を設けることにより、第２のエッチング時にボーイング形状の発生を防止できること、（２）第２のエッチング後に新たに開孔下部（開孔内のマスク層が設けられていない側面部分）の開孔径を拡張する工程を設けることによって、開孔下部の開孔径を大きくできること、を発見した。
【００１７】
すなわち、本発明は、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜を貫通する開孔を有する半導体装置であって、高アスペクト比であってもボーイング形状が発生しないと共に、開孔下部が大きな開孔径を有する半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明は以下の構成を有することを特徴とする。
１．基体上に、第１の絶縁膜、層間絶縁膜となる第２の絶縁膜、及び第３の絶縁膜をこの順に有し、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜を貫通する開孔を有する半導体装置の製造方法であって、
（１）基体上に、順に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を堆積させる工程と、
（２）第３の絶縁膜をその厚み方向に貫通する第１の開孔を形成する工程と、
（３）第３の絶縁膜をマスクに用いて異方性エッチングを行うことにより、第１の開孔下部の第２の絶縁膜中にボーイング形状が発生しない深さまで第２の開孔を形成する工程と、
（４）第１及び第２の開孔の側面に第４の膜を形成する工程と、
（５）第３の絶縁膜及び第４の膜をマスクに用い、第１の絶縁膜をエッチングストッパに用いて異方性エッチングを行うことにより、第１の絶縁膜が露出するまで第２の開孔を伸長させて、アスペクト比が１２を越える第２の開孔を形成する工程と、
（６）第２の開孔下部に露出した第１の絶縁膜を異方性エッチングにより除去する工程と、
（７）第３の絶縁膜及び第４の膜をマスクに用いて、工程（５）で伸長させた第２の開孔の第４の膜が形成されていない側面部分を等方性エッチングにより拡張する工程と
を有することを特徴とする半導体装置の製造方法。
【００１９】
２．第１の絶縁膜がシリコン窒化膜、第２の絶縁膜がシリコン酸化膜、第３の絶縁膜がノンドープのポリシリコン膜であり、第４の膜がポリシリコン膜であることを特徴とする上記１に記載の半導体装置の製造方法。
３．第４の膜を構成するポリシリコン膜が、不純物を含有する導電性のポリシリコン膜であることを特徴とする上記２に記載の半導体装置の製造方法。
【００２０】
４．前記ボーイング形状が発生しない深さは、第２の開孔のアスペクト比が７以上、１２以下となる深さであることを特徴とする上記１〜３の何れか１項に記載の半導体装置の製造方法。
５．前記工程（７）の等方性エッチングがウェットエッチングである上記１〜４の何れか１項に記載の半導体装置の製造方法。
【発明の効果】
【００２１】
本発明の製造方法では、従来の製造方法を使用して高アスペクト比のストレージノードホールを異方性エッチングで形成する際に発生するボーイング形状による隣接開孔との短絡が発生しやすい部分に、等方性ウェットエッチングでエッチングされにくい材料でサイドウォール（第４の膜）を形成する。これにより、隣接開孔との短絡を防止できる。また、設計値より小さく形成された開孔下部の開孔径を等方性エッチングにより拡大する。これにより、容量の低下を引き起こすことなく安定したストレージノードの形成が可能となる。
【発明を実施するための最良の形態】
【００２２】
（半導体装置の製造方法）
本発明は、基体上に、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜をこの順に有し、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜を貫通する開孔を有する半導体装置の製造方法である。この製造方法は、以下の工程を有する。
（１）基体上に、順に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を堆積させる工程。
（２）第３の絶縁膜をその厚み方向に貫通する第１の開孔を形成する工程。
（３）第３の絶縁膜をマスクに用いて異方性エッチングを行うことにより、第１の開孔下部の第２の絶縁膜中にボーイング形状が発生しない深さまで第２の開孔を形成する工程。
（４）第１及び第２の開孔の側面に第４の膜を形成する工程。
（５）第３の絶縁膜及び第４の膜をマスクに用い、第１の絶縁膜をエッチングストッパに用いて異方性エッチングを行うことにより、第１の絶縁膜が露出するまで第２の開孔を伸長させて、アスペクト比が１２を越える第２の開孔を形成する工程。
（６）第２の開孔下部に露出した第１の絶縁膜を異方性エッチングにより除去する工程。
（７）第３の絶縁膜及び第４の膜をマスクに用いて、工程（５）で伸長させた第２の開孔の第４の膜が形成されていない側面部分を等方性エッチングにより拡張する工程。
【００２３】
ここで、基体としては例えば、シリコン基板、シリコン基板上に形成された半導体素子、配線、絶縁膜などを挙げることができる。
所定のエッチング条件下で、第３の絶縁膜及び第４の膜は、第２の絶縁膜とは異なるエッチング選択性（エッチング速度）を示す。また、第１の絶縁膜、第２の絶縁膜、第３の絶縁膜及び第４の膜は、エッチング速度が以下の関係
第１の絶縁膜、第３の絶縁膜、第４の膜＜第２の絶縁膜
を満たす。
【００２４】
第１の絶縁膜としては、シリコン窒化膜を挙げることができる。
第２の絶縁膜としては、層間絶縁膜として機能するシリコン酸化膜を挙げることができる。
第３の絶縁膜としては例えば、Ｓｉ3Ｎ4膜、シリコン酸窒化膜、ノンドープのポリシリコン膜などを用いることができる。
第４の膜としては例えば、Ｓｉ3Ｎ4膜、シリコン酸窒化膜、ノンドープのポリシリコン膜、ドープトポリシリコン膜、ＳｉＧｅ膜、Ｇｅ膜などを用いることができる。
【００２５】
第１の絶縁膜と第３の絶縁膜の材料は同じ材料から構成されていても、異なる材料から構成されていても良い。ただし、第１の絶縁膜と第３の絶縁膜として同じ材料を用いた場合、第１の絶縁膜を異方性エッチングにより除去する工程（工程（６））において、第３の絶縁膜も同じエッチング速度でエッチングされてしまう。このため、第３の絶縁膜は第１の絶縁膜よりも厚い膜厚にする必要がある。好ましくは、第１の絶縁膜と第３の絶縁膜とで異なる材料を用い、エッチング条件を調節することで、第１の絶縁膜より第３の絶縁膜の方がエッチング速度が遅くなるように設定するのが良い。
第３の絶縁膜と第４の膜とは同じ材料から構成されていても、異なる材料から構成されていても良い。
【００２６】
第１の絶縁膜の厚さ（例えば、図４（ｂ）の３０３の方向の長さ）は、１０〜５０ｎｍであることが好ましく、１５〜４０ｎｍであることがより好ましく、１５〜３０ｎｍであることが更に好ましい。
第２の絶縁膜の厚さ（例えば、図４（ｂ）の３０３の方向の長さ）は、１０００〜４０００ｎｍであることが好ましく、２０００〜３５００ｎｍであることがより好ましく、２５００〜３０００ｎｍであることが更に好ましい。
第３の絶縁膜の厚さ（例えば、図４（ｂ）の３０３の方向の長さ）は、５０〜３００ｎｍであることが好ましく、８０〜２００ｎｍであることがより好ましく、１００〜１５０ｎｍであることが更に好ましい。
第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜の厚さがこれらの範囲内にあることによって、第２の開孔の入口開孔径との関係から、高アスペクト比で容量に優れた半導体装置を製造することができる。
【００２７】
これらの材料の中でも、第１の絶縁膜がシリコン窒化膜、第２の絶縁膜がシリコン酸化膜、第３の絶縁膜がノンドープのポリシリコン膜、第４の膜がポリシリコン膜の組み合わせで用いることが好ましい。各膜がこれらの材料から構成されていることによって、工程（３）、（５）〜（７）においてより効果的にエッチングを行うことができる。また、エッチングにより第２の開孔を形成する際のプロセスマージンを広く取ることができる。より好ましくは、第４の膜として不純物を含有する導電性のポリシリコン膜を用いるのが良い。このようなポリシリコン膜を用いることにより、優れたエッチングマスクとして第４の膜を用いることができると共に、半導体装置として有用なキャパシタ容量を形成することができる。
なお、第２の絶縁膜は工程（５）において形成される第２の開孔のアスペクト比が１２を越えるように入口開孔径又は入口開孔幅、及び第２の絶縁膜の厚さを選択する。
【００２８】
なお、ボーイング形状の発生の有無は、第２の開孔の入口開孔径、深さなどの条件によって影響を受ける。典型的には、アスペクト比が１２を越えた場合にボーイング形状が発生する。また、これ以外にもエッチング条件及び開孔の特徴とボーイング形状の発生とは以下に示す関係にある。
・開孔径が大きくなるほど、ボーイング形状の発生位置は開孔の浅い部分となる。
・エッチング時の圧力を高くすると、ボーイング形状の最大幅は小さくなり、ボーイング形状が発生する部分の深さが、深くなる。
【００２９】
以下、本発明の製造方法を構成する各工程について説明する。
工程（１）
まず、基体を準備し、この上に順に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を堆積させる。
【００３０】
工程（２）
次に、リソグラフィー技術などを用いることにより、第３の絶縁膜をその厚み方向に貫通する第１の開孔を形成する。
【００３１】
工程（３）
この後、エッチング条件を調節することにより第３の絶縁膜をマスクに用いて異方性エッチングを行い、第１の開孔下部の第２の絶縁膜中にボーイング形状が発生しない深さまで第２の開孔を形成する。
【００３２】
この「ボーイング形状が発生しない深さ」とは、図２で表されるようなボーイング形状が発生しないような深さのことである。すなわち、この工程の時点では第２の開孔のアスペクト比が１２を越えていないためボーイング形状が発生しない。ただ、この工程で形成された第２の開孔の側面部分は、後の工程でアスペクト比が１２を越える開孔を形成した場合、何の処理も施さないとボーイング形状が発生してしまう開孔部分を含んでいるものとする。
【００３３】
工程（３）のボーイング形状が発生しない深さとしては、第２の開孔のアスペクト比７以上、１２以下となる深さであることが好ましい。後工程（５）で第２の開孔を厚み方向に伸張させてアスペクト比が１２を越える開孔とした場合、典型的には、工程（３）の第２の開孔のアスペクト比が２〜７の位置にボーイング形状が発生する。このため、本発明では、後の工程（４）で第１及び第２の開孔側面に第４の膜を形成することにより、ボーイング形状の発生を確実に防止することができる。なお、この工程（３）におけるアスペクト比は例えば、図４（ｂ）のＬ１、Ｌ２を用いてＬ２／Ｌ１で表される。
【００３４】
第２の開孔は、典型的にはその入口断面が円形である。また、入口断面径は７０〜３００ｎｍであることが好ましく、７０〜１５０μｍであることがより好ましく、７０〜１００μｍであることが更に好ましい。第２の開孔をこれらの小さな入口開孔径とした場合、従来の製造方法では第２の開孔の表面近傍が帯電しやすくなり、ボーイング形状が発生しやすくなる。しかし、本発明の製造方法を使用することにより、これらの入口開孔径を有する第２の開孔であってもボーイング形状を発生させることなく効果的に形成することができる。
【００３５】
工程（４）
後の工程で第２の開孔をその厚み方向に伸張させた際には、工程（３）で形成した第２の開孔部分にボーイング形状が発生してしまう。このため、工程（４）では、第１の開孔及び工程（３）で形成した第２の開孔の側面部分に第４の膜を形成する。この第４の膜が後の工程（５）及び（７）のエッチング時にマスクとして働くことにより、工程（３）で形成した第２の開孔の側面部分にはボーイング形状は発生しない。
【００３６】
工程（４）では例えば、工程（３）で形成した構造上の全面に第４の膜を堆積させた後、エッチング条件を調節することにより第４の膜に異方性エッチングを行うことによって、第１の開孔及び第２の開孔の側面にのみ第４の膜を形成する（残留させる）ことができる。すなわち、第３の絶縁膜の上面に堆積された第４の膜及び第２の開孔の底面に堆積された第４の膜を異方性エッチングにより除去する。
【００３７】
工程（５）
工程（５）では、エッチング条件を調節することにより第３の絶縁膜及び第４の膜をマスクに用い、第１の絶縁膜をエッチングストッパに用いて異方性エッチングを行うことにより、第１の絶縁膜が露出するまで第２の開孔を伸長させる。そして、この際にアスペクト比が１２を越え、第２の絶縁膜を貫通するように第２の開孔を形成する。
【００３８】
この工程では、通常の方法ならボーイング形状が発生する部分に、エッチング用のマスクとして第４の膜が形成されているため、この部分がエッチングされてボーイング形状が発生することを効果的に防止することができる。
【００３９】
ここで、アスペクト比（Ａｓｐｅｃｔ  ｒａｔｉｏ）とは第２の開孔の断面が円形の場合、（第２の開孔の深さ）／（第２の開孔の入口開口径）を表している。また、第２の開孔の断面が四角形の場合、（第２の開孔の深さ）／（第２の開孔の入口開口幅）を表している。ここで、入口開口径又は入口開口幅とは、第２の絶縁膜の第３の絶縁膜と接する面における第２の開孔の径又は幅を表している。なお、第２の開孔内に第４の膜が形成されている場合には、この第４の膜の形成後の開孔径又は開孔幅を表している。
【００４０】
例えば、工程（３）で形成した第２の開孔のアスペクト比は、図４（ｂ）のＬ２／Ｌ１で表される。工程（５）で形成した第２の開孔のアスペクト比は、図５（ａ）のＬ２／Ｌ１で表される。この図５（ａ）のＬ１は、第４の膜を形成後の第２の開孔の入口開孔径を表している。また、工程（６）で形成した第２の開孔のアスペクト比は、図５（ｂ）のＬ２／Ｌ１で表される。この図５（ｂ）のＬ２は、第４の膜を形成し更に第２の開孔下部に露出した第１の絶縁膜を除去した後の第２の開孔の深さを表している。
【００４１】
この工程で形成した第２の開孔のアスペクト比は１３以上であることが好ましく、１５以上であることがより好ましい。また、２５以下であることが好ましく、２０以下であることがより好ましい。第２の開孔のアスペクト比がこれらの範囲内にある場合、従来の製造方法ではボーイング形状がより顕著に発生する。しかし、本発明の製造方法を用いることにより、このボーイング形状の発生をより効果的に防止することができる。
【００４２】
工程（６）
次に、第２の開孔下部に露出した第１の絶縁膜を異方性エッチングにより除去する。なお、この工程（６）は、工程（７）の前に行っても、工程（７）の後に行っても良い。
【００４３】
工程（６）を工程（７）の前に行う場合、第２の開孔下部に露出した第１の絶縁膜を異方性エッチングにより除去した後、工程（５）で伸長させた第２の開孔の第４の膜の形成されていない側面部分を等方性エッチングにより拡張することとなる。この異方性エッチング及び等方性エッチングを行う場合には、第３の絶縁膜及び第４の膜がマスクとして働き、コンタクトプラグ２０５はエッチングされないような条件に設定する。
【００４４】
また、工程（６）を工程（７）の後に行う場合、工程（５）で伸長させた第２の開孔の第４の膜の形成されていない側面部分を等方性エッチングにより拡張した後、第２の開孔下部に露出した第１の絶縁膜を異方性エッチングにより除去することとなる。この異方性エッチングを行う場合には、第３の絶縁膜及び第４の膜がマスクとして働くような条件に設定する。また、等方性エッチングを行う場合には、第３の絶縁膜及び第４の膜がマスクとして働き、絶縁膜２００及びコンタクトプラグ２０５はエッチングされないような条件に設定する。なお、この等方性エッチングの際、第１の絶縁膜はエッチングストッパとして働いても良い。このため、工程（６）、（７）の何れのエッチング工程によっても第２の開孔内にボーイング形状は発生しない。
【００４５】
工程（７）
この後、エッチング条件を調節することにより、第３の絶縁膜及び第４の膜をマスクに用いて、工程（５）で伸長させた第２の開孔の第４の膜が形成されていない側面部分を等方性エッチングにより拡張する。ただし、この等方性エッチングは隣接する開孔同士が接する前に終了させ、隣接する開孔間には必ず層間絶縁膜が存在するようにする。この工程により、第２の開孔の第１の絶縁膜側の部分（開孔下部）の径を大きくすることができる。この結果、容量の低下を引き起こすことなく安定したストレージノードの形成が可能となる。
【００４６】
等方性エッチングとしては、ウェットエッチングを行うことが好ましい。ウェットエッチングを行うことにより、第１の絶縁膜を損傷させることなく、所望の開孔径まで効果的に第２の開孔下部を拡張させることができる。
【００４７】
なお、工程（３）〜（７）で行うエッチングのエッチング条件の調節は例えば、ドライエッチングの場合、エッチング用のガスの種類・流量・圧力、エッチングを行う容器内の圧力、エッチング時の温度・時間、印加電圧などを調整することによって可能である。また、ウェットエッチングの場合、エッチング溶液の組成、エッチング時の温度・時間などを調整することによって可能である。
【００４８】
以下、本発明の製造方法の一例を、図４〜６の工程断面図を用いて詳細に説明する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）セルを構成するＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが形成されたシリコン基板（図示していない）上に、シリコン酸化膜からなる絶縁膜（基体）２００が形成されたものを準備する。そして、この絶縁膜２００上にストッパ層（第１の絶縁膜）２０１、層間絶縁膜（第２の絶縁膜）２０２、エッチング用のハードマスク層（第３の絶縁膜）２０３をこの順に、通常のＣＶＤ法を用いて形成する（工程（１））。なお、層間絶縁膜２０２は、第２の開孔の入口開孔径との関係で工程（５）で形成した第２の開孔のアスペクト比が１２を越えるような厚さのものを形成する。
【００４９】
なお、絶縁膜２００内には、絶縁膜２００を貫通しＤＲＡＭのセルを構成するＭＯＳトランジスタと接続したコンタクトプラグ２０５が形成されている。本実施形態では、ストッパ層２０１には膜厚１５ｎｍのシリコン窒化膜、層間絶縁膜２０２には膜厚３０００ｎｍのシリコン酸化膜、ハードマスク層２０３には膜厚１００ｎｍのノンドープのポリシリコン膜を用いる。このシリコン酸化膜、ノンドープのポリシリコン膜は例えば、プラズマＣＶＤ法によって形成することができる。
【００５０】
次に、フォトリソグラフィ技術により、ハードマスク層２０３上に形成したフォトレジスト（図示していない）に直径１２０ｎｍの円形開孔を設け、このフォトレジストをマスクに用いてハードマスク層２０３をその厚み方向３０３にドライエッチングして第１の開孔（点線で囲まれた部分）３０１を設け、エッチング用のハードマスク層２０３を形成する（工程（２））。その後、フォトレジストを除去する（図４（ａ））。
【００５１】
ハードマスク層２０３をマスクに用いて、第１の開孔下部の層間絶縁膜２０２に対して３０３の方向に異方性ドライエッチングを行い、ボーイング形状が発生しない深さであるアスペクト比が７以上、１２以下の第２の開孔（点線で囲まれた部分）３０２を形成する（図４（ｂ）：工程（３））。
次に、全面に膜厚４ｎｍのポリシリコン膜（第４の膜）２０４を減圧ＣＶＤ法により形成する（図４（ｃ））。
【００５２】
ポリシリコン膜２０４は、絶縁膜であっても導電性の膜であっても良いが、ＤＲＡＭのキャパシタ容量を形成する場合、ポリシリコン膜２０４は導電性のポリシリコン（ドープドポリシリコン）であることが好ましい。
【００５３】
次に、異方性ドライエッチング法を用いてポリシリコン膜２０４をエッチングし、第２の開孔３０２の底部及びポリシリコン膜２０３の上面上に形成されたポリシリコン膜２０４を除去し、第１の開孔３０１及び第２の開孔３０２の側面にポリシリコン膜２０４を形成する（残留させる）（図４（ｄ）：工程（４））。
【００５４】
このとき、第２の開孔３０２の側面に残存するポリシリコン膜２０４は、少なくとも、工程（３）で形成した第２の開孔３０２のボーイング形状の発生するアスペクト比２〜７の位置を覆っている。この後、ハードマスク層２０３及びポリシリコン膜２０４をマスクに用い、ストッパ層２０１をエッチングストッパに用いて３０３の方向に異方性エッチング法を行い、底面にストッパ層２０１が露出するまで層間絶縁膜２０２を除去する。そして、この工程によりアスペクト比が１２を越える第２の開孔３０２を形成する（図５（ａ）：工程（５））。
【００５５】
この際、ストッパ層２０１はシリコン窒化膜であるので、層間絶縁膜２０２のエッチングではエッチングされない。また、ボーイング形状が発生しやすい領域が、工程（４）により層間絶縁膜２０２のエッチングに対してエッチングされにくいポリシリコン層で覆われている。この為に、オーバーエッチングする条件で層間絶縁膜２０２をエッチングしても、第２の開孔３０２内にボーイング形状が発生することがない。
【００５６】
この後、等方性エッチングで、第２の開孔３０２の下部に露出しているシリコン酸化膜をエッチング除去した後、第２の開孔３０２の底面に露出しているストッパ層２０１を、異方性ドライエッチング法を用いてエッチング除去する（図５（ｂ）：工程（６））。そして、絶縁膜２００とコンタクトプラグ２０５を第２の開孔３０２の底面に露出させる。
【００５７】
この工程では、層間絶縁膜２０２を異方性エッチングによりオーバーエッチングし、更に、等方性エッチングを行っているので層間絶縁膜２０２が第２の開孔の底部に残存することがなくなる。また、次の異方性ドライエッチングでストッパ層がエッチングされ、第２の開孔の底部に絶縁膜２００とコンタクトプラグ２０５が露出することとなる。
【００５８】
このように工程（６）においてストッパ層２０１をエッチングする際にも、工程（３）で形成した第２の開孔３０２中のボーイング形状が発生しやすいアスペクト比２〜７の領域が、ストッパ層２０１のエッチング時にエッチングされにくいポリシリコン層２０４で覆われている。この為に、このストッパ層２０１をエッチングする際にも、第２の開孔内にボーイング形状が発生することがない。
【００５９】
更に、次の工程で、第３の絶縁膜及び第４の膜をマスクに用いて、工程（５）で伸長させた第２の開孔の第４の膜が形成されていない側面部分を等方性エッチングにより拡張する（図５（ｃ）：工程（７））。この時、第２の開孔３０２上部の側面部分は等方性エッチングによりエッチングされることがないポリシリコン２０４により覆われている。このため、開孔径が狭くなる第２の開孔下部のみを選択的に、開孔径を広げることができる。
【００６０】
この等方性エッチングは、ウェットエッチング法あるいはドライエッチング法のいずれのエッチング法を用いても良いが、ウェットエッチング法を用いることが好ましい。ウェットエッチング法の場合、ＢＨＦ溶液（ＮＨ4Ｆ／ＨＦ／Ｈ2Ｏ）を用いることができる。
【００６１】
続いて、フッ酸系の薬液を用いて薄い酸化膜の除去を目的にした前処理をした後、全面に不純物を注入したポリシリコン膜２０６を形成することにより、第２の開孔３０２内に下部電極となるポリシリコン膜２０６を形成する（図５（ｄ））。この後、ハードマスク層２０３並びにハードマスク層２０３の上面上及び側面上に設けられたポリシリコン膜２０４及び２０６をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法により除去することで、キャパシタの下部電極を形成する（図６（ａ））。
【００６２】
また、この後、第２の絶縁膜２０２の上部を一部、除去することで下部電極（ポリシリコン膜）２０６の一部を露出させても良い（図６（ｂ））。このように下部電極を露出させても、露出させた下部電極の高さを調節することによって下部電極の倒れを防止してキャパシタとのショートを防止することができる。
この後、下部電極上に容量誘電膜を積層させ（図示していない）、さらに上部電極（図示していない）を形成することでＤＲＡＭのシリンダ型の容量が完成する。
【００６３】
本発明では、開孔内にボーイング形状を発生させることなく、第１の絶縁膜、層間絶縁膜となる第２の絶縁膜および第３の絶縁膜を貫通する開孔を有する半導体装置を製造することができる。このような半導体装置としては例えば、上記の製造方法により製造したシリンダ容量を挙げることができる。また、コンタクトホール（下地を構成する素子の各部とその上地の配線層とのコンタクト用の開孔）やビアホール（下層配線層と上層配線層を接続するホール配線）などを挙げることができる。なお、コンタクトホールやビアホールを形成する場合は、第４の膜は残留していても構わない。
【図面の簡単な説明】
【００６４】
【図１】従来の半導体装置の製造工程を説明する工程断面図である。
【図２】ボーイング形状を説明する図である。
【図３】従来の半導体装置の製造工程を説明する工程断面図である。
【図４】本発明の半導体装置の製造工程の一例を説明する工程断面図である。
【図５】本発明の半導体装置の製造工程の一例を説明する工程断面図である。
【図６】半導体装置の製造工程の一例を説明する工程断面図である。
【符号の説明】
【００６５】
１  コンタクトプラグ
２  窒化膜
３  酸化膜
４  ポリシリコン膜
１１  開孔の中腹部
１３  ポリシリコン層
１００  シリコン基板
１０１  酸化シリコン膜
１０２  ポリシリコン
１０３  Ｓｉ3Ｎ4膜
２００  絶縁膜
２０１  ストッパ層
２０２  層間絶縁膜
２０３  ハードマスク層
２０４  ポリシリコン膜
２０５  コンタクトプラグ
３０１  第１の開孔
３０２  第２の開孔
３０３  エッチングが進む方向
【図１】
2007180493.tif 000003
【図２】
2007180493.tif 000004
【図３】
2007180493.tif 000005
【図４】
2007180493.tif 000006
【図５】
2007180493.tif 000007
【図６】
2007180493.tif 000008