(57)【要約】【課題】放電を行う場合においても、ＧＮＤレベルまで放電しないようにすることによって、消費電力を低減させることを可能とする画像表示装置を提供する。【解決手段】複数の電位を発生する階調電位発生部（４１）と、階調電位発生部で発生された複数の電位の内の１つを選択する選択部（４２）と、所定の画素が選択部によって選択された電位となるように、所定の画素に電荷をチャージするための電荷供給部(４３)と、データ電極に印加する現在階調電位が次回階調電位より高い場合には、データ電極の電位を次回表示電位以下且つグランド電位より高い電位に設定された放電電位になるまで降下させるように制御する制御部(４４、４５、４６、４８)を有することを特徴とする画像表示装置（１）。【選択図】図２
2007279642.tif 000002
【特許請求の範囲】
【請求項１】
画素にチャージされる電荷の量を制御することにより階調表示を行う画像表示装置において、
複数の電位を発生する階調電位発生部と、
前記画素と前記階調電位発生部とを電気的に接続するデータ配線部と、
このデータ配線部に印加する現在階調電位が次回階調電位より高い場合には、前記データ配線部の電位を、前記次回階調電位以下かつグランド電位より高い電位に設定された放電電位になるまで降下させるように制御する制御部と、
を有することを特徴とする画像表示装置。
【請求項２】
前記制御部は、前記データ配線部に印加する前記現在階調電位が前記次回階調電位より高い場合には、一旦、前記データ配線部の電位を前記放電電位になるまで降下させた後に、前記データ配線部の電位が前記次回階調電位となるように電荷のチャージを行うことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記制御部は、前記データ配線部に印加する前記現在階調電位が前記次回階調電位以下の場合には、前記データ配線部の電位を維持させた後に、前記データ配線部の電位が前記次回表示電位となるように電荷のチャージを行う、請求項１または２に記載の画像表示装置。
【請求項４】
前記放電電位は固定されている、請求項１〜３のいずれか一項に記載の画像表示装置。
【請求項５】
前記放電電位が複数設定されている、請求項１〜４のいずれか一項に記載の画像表示装置。
【請求項６】
画素にチャージされる電荷の量を制御することにより階調表示を行う画像表示装置において、
第１の電位、及び前記第１の電位より低い第２の電位を発生する階調電位発生部と、
前記画素と前記階調電位発生部とを電気的に接続するデータ配線部と、
前記データ配線部に印加する現在階調電位が前記第１の電位の場合には、前記現在階調電位にするためのチャージを開始するまで前記データ配線部の電位を維持させるように制御する制御部と、
を有することを特徴とする画像表示装置。
【請求項７】
前記制御部は、前記データ配線部に印加する前記現在階調電位が前記第２の電位の場合には、前記データ配線部の電位を前記第２の電位以下になるまで降下させるように制御する、請求項６に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置、画素にチャージされる電荷の量を制御することによって階調表示を行う画像表示装置に関する。
【背景技術】
【０００２】
容量性マトリクス型ディスプレイである薄膜ＥＬの駆動方法において、ＥＬセルに充電した電荷を放電する際に、現走査時のデータと次の走査時のデータとを比較し、２つのデータが異なればＥＬセルの電荷をＧＮＤレベルまで放電し、同一であればＥＬセルの電荷を保持することが知られている（例えば、特許文献１）。
【０００３】
有機薄膜ＥＬ表示装置の駆動方法において、現在の表示期間の信号量と次の表示期間の信号量とを比較し、現在の表示期間の信号量が大きい場合には残留電荷をＧＮＤレベルまで放電し、次の表示期間の信号量が大きい場合には残留電荷を放電しないようにすることが知られている（例えば、特許文献２）。
【０００４】
【特許文献１】特開平２−１０３５９０号公報（第２頁）
【特許文献２】特許第３３４１７３５号公報（第５頁）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
残留電荷を放電する場合には、一律にＧＮＤレベルまで放電を行うため、再度充電する場合には、ＧＮＤレベルから充電をする必要が生じ、消費電力が大きくなるという問題があった。
【０００６】
そこで、本発明は、放電を行う場合においても、ＧＮＤレベルまで放電しないようにすることによって、消費電力を低減させることを可能とする画像表示装置を提供することを目的とする。
【０００７】
また、本発明は、現在電位より次回電位が高い場合には、放電をせずに次回電位までの充電を行うことによって、消費電力を低減させることを可能とする画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る画像表示装置は、複数の電位を発生する階調電位発生部と、画素と階調電位発生部とを電気的に接続するデータ配線部と、
このデータ配線部に印加する現在階調電位が次回階調電位より高い場合にはデータ配線部の電位を次回階調電位以下かつグランド電位より高い電位に設定された放電電位になるまで降下させるように制御する制御部を有することを特徴とする。
【０００９】
さらに、本発明に係る画像表示装置では、制御部は、データ配線部に印加する現在階調電位が次回階調電位より高い場合には、一旦、データ配線部の電位を前記放電電位になるまで降下させた後に、データ配線部の電位が次回階調電位となるように電荷のチャージを行うことが好ましい。
【００１０】
さらに、本発明に係る画像表示装置では、制御部は、データ配線部に印加する現在階調電位が次回階調電位以下の場合には、データ配線部の電位を維持させた後に、データ配線部の電位が次回表示電位となるように電荷のチャージを行うことが好ましい。
【００１１】
さらに、本発明に係る画像表示装置では、放電電位は固定されていることが好ましく、さらに、放電電位が複数設定されていることが好ましい。
【００１２】
上記目的を達成するために、本発明に係る画像表示装置では、第１の電位、及び第１の電位より低い第２の電位を発生する階調電位発生部と、画素と階調電位発生部とを電気的に接続するデータ配線部と、データ配線部に印加する現在階調電位が第１の電位の場合には現在階調電位にするためのチャージを開始するまでデータ配線部の電位を維持させるように制御する制御部を有することを特徴とする。
【００１３】
さらに、本発明に係る画像表示装置では、制御部は、データ配線部に印加する現在階調電位が前記第２の電位の場合には、データ配線部の電位を第２の電位以下になるまで降下させるように制御することが好ましい。
【発明の効果】
【００１４】
本発明に係る画像表示装置では、データ配線部における現在階調が次回階調電位より大きい場合には、データ配線部の電位をＧＮＤ電位より高く設定された放電電位になるまで降下させるように制御することによって、ＧＮＤ電位まで降下させないことによる消費電力の削減を可能とした。
【００１５】
また、本発明に係る画像表示装置では、モノクロモードのような２つの電位しか有していない場合には、現在階調電位が第１の電位の場合には必ず放電し、現在階調電位が第２の電位の場合には必ず放電しないように構成することによって、単純な構成で、常にＧＮＤ電位まで降下させないことによる消費電力の削減を可能とした。
【発明を実施するための最良の形態】
【００１６】
以下図面を参照して、本発明に係る画像表示装置について説明する。
【００１７】
図１は、本発明に係る画像表示装置１に用いられる液晶パネル１００の概略断面図である。
【００１８】
液晶パネル１００は、ＴＦＴタイプの液晶パネルであって、入力されるデータに基づいてアクティブマトリクス駆動され、画素にチャージされる電荷の量を制御することによって階調表示を行う。また、液晶パネル１００は、図１に示すように、第１ガラス基板１１、第２ガラス基板１２、第１ガラス基板１１上に設けられたカラーフィルタ１３、対向電極１４、対向電極１４上に塗布され且つラビング処理された配向膜１５、第２ガラス基板１２上に設けられたＴＦＴ基板１８、ＴＦＴ基板１８上に塗布され且つラビング処理された配向膜１７、及びシール部材１９等から構成されている。
【００１９】
液晶１６は、第１及び第２ガラス基板１１及び１２とシール部材１９によって、第１及び第２ガラス基板間に挟持されている。例えば、液晶１６としては、ＴＮタイプの液晶が使用される。
また、第１ガラス基板１１の外側には第１偏光板２０を配置し、第２ガラス基板１２の外側には第２偏光板２１を配置した。
【００２０】
図２は、本発明に係る画像表示装置１の概略構成図である。
【００２１】
画像表示装置１は、液晶パネル１００内に配置されるＴＦＴ基板１８、表示パネル駆動部３０、ソースドライバ４０及びゲートドライバ５０等から構成される。
【００２２】
ＴＦＴ基板１８には、ＴＦＴ素子６１及び画素電極６２等を有する画素６０が複数形成されており、各画素のＴＦＴ素子のソース又はドレイン端子は、ソースドライバ４０からのデータ電極（データ配線部）Ｓ１〜Ｓｎの何れか１本及びゲートドライバ５０からのゲート電極Ｇ１〜Ｇｎの何れか１本と接続されている。
【００２３】
表示パネル駆動部３０は、ソースドライバ４０及びゲートドライバ５０の駆動タイミングを制御する。ゲートドライバ５０は、ゲート電極Ｇ１〜Ｇｎの選択的な走査を行い、ソースドライバ４０は、データに基づいてデータ電極Ｓ１〜Ｓｎへの印加電圧を制御する。
【００２４】
図３は、ソースドライバ４０の構成の一例を示す図である。
【００２５】
図３では、ソースドライバ４０から、図２においてデータ電極Ｓ３及びゲート電極Ｇ１に接続されている画素６０へ電荷をチャージする例を示しているが、データ電極Ｓ３は、ゲート電極Ｇ２〜Ｇｎにそれぞれ接続される他の画素に対しても同じ階調電位を印加する。なお、図３に示したのは、１つの画素６０に対応した構成であって、ソースドライバ４０は、他のデータ電極Ｓ１、Ｓ２及びＳ４〜Ｓｎに対応して、図３に示す構成と同様の構成を有している。
【００２６】
図３に示すように、ソースドライバ４０は、階調電位発生回路４１、マルチプレクサ回路４２、第１のＭＯＳＦＥＴ４３、第２のＭＯＳＦＥＴ４４、判別回路４５、ＡＮＤ回路４６、及び抵抗４８等を有している。また、画素６０に含まれるＴＦＴ素子６１のゲートはゲート電極Ｇ１と接続され、ソースはデータ電極Ｓ３と接続され、ドレインは画素電極６２と対向電極１４との間に形成される画素容量６３及び補助容量６４を介して液晶パネル１００の対向電極１４と接続されている。
【００２７】
階調電位発生回路４１は、電源電圧ＶＳを抵抗分割して、所定レベル毎の階調電位Ｖ１〜Ｖ４を発生させる。なお、本実施形態では、Ｖ１〜Ｖ４の４階調としたが、これに限定されることなく、１６階調、６４階調等、様々な階調数を発生させることが可能である。
【００２８】
マルチプレクサ回路４２は、表示パネル駆動部３０へ入力される現在のデータＤｎに対応した階調電位を選択して、第１のＭＯＳＦＥＴ４３のゲートに供給する。なお、現在のデータＤｎとは、画素６０の透過率を決定するためのデータを言い、次回のデータＤｎ＋１とは、画素６０の次に透過率が決定される画素へのデータを言う。
【００２９】
第１のＭＯＳＦＥＴ４３のドレインは電源電圧ＶＳと接続され、ソースはデータ電極Ｓ３及び第２のＭＯＳＦＥＴ４４のドレインと接続されている。第２のＭＯＳＦＥＴ４４のゲートはＡＮＤ回路４６と接続され、ソースは抵抗４８を介してＧＮＤに接続されている。
【００３０】
判別回路４５には、表示パネル駆動部３０へ入力される現在のデータＤｎ及び次回のデータＤｎ＋１が入力される。また判別回路４５は、現在のデータＤｎに対応した階調電位が次回のデータＤｎ＋１に対応した階調電位より大きい場合にはＨレベル信号を出力し、現在のデータＤｎに対応した階調電位が次回のデータＤｎ＋１に対応した階調電位以下の場合にはＬレベル信号を出力するように設定されている。ＡＮＤ回路４６には、タイミング信号ＴＳと判別回路４５からの信号が入力され、両者がＨレベルの場合のみにＨレベル信号となり、他の場合にはＬレベルとなる制御信号４７を第２のＭＯＳＦＥＴ４４のゲートに供給する。
【００３１】
第２のＭＯＳＦＥＴ４４のゲートにＬレベルの制御信号４７が供給されると、第２のＭＯＳＦＥＴ４４はＯＦＦ状態となり、第１のＭＯＳＦＥＴはソースフォロア回路として動作して、データ電極Ｓ３が、マルチプレクサ回路４２が現在のデータＤｎに対応して選択した階調電位となる。これによって、現在のデータＤｎに対応した電位になるように画素６０に電荷がチャージされる。
【００３２】
また、第２のＭＯＳＦＥＴ４４のゲートにＨレベルの制御信号４７が供給されると、第２のＭＯＳＦＥＴ４４はＯＮ状態となるので、データ電極Ｓ３の電位は抵抗４８による電圧Ｖ５（放電電位）レベルまで降下される。これによって、画素６０にチャージされている電荷が、放電（ディスチャージ）される。
【００３３】
本実施形態では、抵抗４８によって、制御信号４７がＨレベルとなっても、ＧＮＤレベルまでソース電極Ｓ３の電位が降下しないように構成したが、ＧＮＤレベルまでソース電極Ｓ３の電位が降下しないようにする構成は、図３に示す構成に限定されるものではなく、他の方法を用いることができる。
【００３４】
図４は、図３に示す構成における出力信号の一例を示す図である。
【００３５】
図４（ａ）に示すタイミング信号ＴＳは、所定のタイミングでＨレベルとＬレベルが繰り返されるパルス信号である。
【００３６】
図４（ｂ）及び図４（ｃ）に示す現在のデータＤｎ及び次回のデータＤｎ＋１は、階調電位の値を示している。したがって、第１のＭＯＳＦＥＴ４３は、例えば、期間ｔ２ではＶ１、期間ｔ４ではＶ２を、データ電極Ｓ３に印加する。
【００３７】
図４（ｄ）に示す判別回路４５からの出力信号は、例えば期間ｔ２において、Ｄｎ（Ｖ１）とＤｎ＋１（Ｖ２）とを比較し、ＤｎがＤｎ＋１より大きいので、期間ｔ３においてＨレベル信号を出力する。また、例えば期間ｔ１０において、Ｄｎ（Ｖ３）とＤｎ＋１（Ｖ２）とを比較し、ＤｎがＤｎ＋１以下なので、期間ｔ１１においてＬレベル信号を出力する。
【００３８】
図４（ｅ）に示すＡＮＤ回路４６からの制御信号は、例えば期間ｔ３では、ＴＳ信号及び判別回路４５の出力信号が共にＨレベルであるので、Ｈレベルとなる。また、例えば期間ｔ１１では、ＴＳ信号はＨレベルであるが、判別回路４５の出力信号はＬレベルであるので、Ｌレベルとなる。
【００３９】
図４（ｆ）に示すデータ電極Ｓ３の電位は、例えば期間ｔ３では、制御信号４７がＨレベルとなるので、電圧Ｖ５のレベルまで降下される。また、例えば期間ｔ１１では、制御信号４７がＬレベルなので、その前の電圧を維持し、電圧Ｖ５のレベルまで降下されることはない。
【００４０】
図５は、図３に示すソースドライバにおける消費電力の削減効果を説明するための図である。
【００４１】
図５において、曲線５０１は、図４（ｆ）に示したデータ電極Ｓ３への電位を示している。また、曲線５０２は、図４（ｆ）と同じ電圧をデータ電極Ｓ３へ印加する場合に、タイミング信号ＴＳに応じて、全て一度ＧＮＤレベルまで電位を降下させた場合を示している。さらに、斜線部５０３は、曲線５０２の場合に対して曲線５０１の場合に削減することができた消費電力を示している。
【００４２】
本実施形態では、斜線部５０３に示すように、現在のデータＤｎに対応する階調電位が次回のデータに対応する階調電位より大きい場合では（期間ｔ３、ｔ５及びｔ７参照）、データ電極Ｓ３の電位がＧＮＤレベルまで降下しないことによって、消費電力を削減することが可能となった。また、現在のデータＤｎに対応する階調電位が次回のデータに対応する階調電位以下の場合では（期間ｔ９、ｔ１１及びｔ１３参照）、データ電極Ｓ３の電位が維持されることによって、消費電力を削減することが可能となった。なお、現在のデータＤｎに対応する階調電位が次回のデータに対応する階調電位より大きい場合に（期間ｔ３、ｔ５及びｔ７参照）、データ電極Ｓ３の電位を維持するように制御しないのは、ソースフォロア回路を構成した場合、出力電圧を下げる場合には、一旦第１のＭＯＳＦＥＴ４３をディスチャージする必要があるからである。
【００４３】
図６は、ソースドライバ４０の構成の他の例を示す図である。
【００４４】
図６において、図３と同様の構成には、同じ番号を付した。図３の例では、４つの階調電位をデータ電極Ｓ３に印加するように構成したが、図６の例では、２つの階調電位をソース電極Ｓ３に印加するように構成した。
【００４５】
図６に示すように、ソースドライバ１４０は、階調電位発生回路１４１、マルチプレクサ回路１４２、第１のＭＯＳＦＥＴ４３、第２のＭＯＳＦＥＴ４４、及びＡＮＤ回路４６等を有している。
【００４６】
階調電位発生回路１４１は、電源電圧ＶＳを抵抗分割して、２つの階調電位Ｖ１及びＶ２を発生させる。マルチプレクサ回路１４２は、表示パネル駆動部３０へ入力される現在のデータＤｎに対応した階調電位を選択して、第１のＭＯＳＦＥＴ４３のゲートに供給する。
【００４７】
第１のＭＯＳＦＥＴ４３のドレインは電源電圧ＶＳと接続され、ソースはデータ電極Ｓ３及び第２のＭＯＳＦＥＴ４４のドレインと接続されている。第２のＭＯＳＦＥＴ４４のゲートはＡＮＤ回路４６と接続され、ソースは抵抗４８を介してＧＮＤに接続されている。
【００４８】
ＡＮＤ回路４６には、タイミング信号ＴＳと現在のデータＤｎが入力され、両者がＨレベルの場合のみにＨレベル信号となり、他の場合にはＬレベルとなる制御信号４７を第２のＭＯＳＦＥＴ４４のゲートに供給する。
【００４９】
第２のＭＯＳＦＥＴ４４のゲートにＬレベルの制御信号４７が供給されると、第２のＭＯＳＦＥＴ４４はＯＦＦ状態となり、第１のＭＯＳＦＥＴはソースフォロア回路として動作して、マルチプレクサ回路４２が現在のデータＤｎに対応して選択した階調電位がソース電極Ｓ３へ印加される。また、第２のＭＯＳＦＥＴ４４のゲートにＨレベルの制御信号４７が供給されると、第２のＭＯＳＦＥＴ４４はＯＮ状態となるので、データ電極Ｓ３の電位はＶ２以下まで降下する。
【００５０】
図７は、図６に示す構成における出力信号の一例を示す図である。
【００５１】
図７（ａ）に示すタイミング信号ＴＳは、所定のタイミングでＨレベルとＬレベルが繰り返されるパルス信号である。
【００５２】
図７（ｂ）に示す現在のデータＤｎは、階調電位Ｖ１の場合にＬレベル信号となり、階調電位Ｖ２の場合にＨレベル信号となるように設定されている。
【００５３】
図７（ｃ）に示すＡＮＤ回路４６からの制御信号は、例えば期間ｔ１１では、ＴＳ信号及びＤｎが共にＨレベルであるので、Ｈレベルとなる。また、例えば期間ｔ３では、ＴＳ信号はＨレベルであるが、ＤｎはＬレベルであるので、Ｌレベルとなる。
【００５４】
図７（ｄ）に示すデータ電極Ｓ３の電位は、例えば期間ｔ１１では、制御信号４７がＨレベルとなるので、Ｖ２以下まで降下される。また、例えば期間ｔ３では、制御信号４７がＬレベルなので、電位Ｖ１を維持し、Ｖ２以下まで降下されることはない。
【００５５】
このように、図６の例では、データ電極の電位がＶ２の場合には、常に前にディスチャージを行い、データ電極の電位がＶ１の場合には、常に前にディスチャージを行わないように制御している。図６の例では、データ電極に印加する電位は２種類しかないので、高い電位（Ｖ１）を印加する場合には、前には必ず同じ電位（Ｖ１）か低い電位（Ｖ２）が印加されているので、ディスチャージを行う必要が無いからである。したがって、図６の例では、図３に示すような判別回路４５を設ける必要がなく、非常に簡素な構成で、消費電力を削減することが可能となった。
【００５６】
図８は、図６に示すソースドライバにおける消費電力の削減効果を説明するための図である。
【００５７】
図８において、曲線８０１は、図７（ｄ）に示したデータ電極Ｓ３への電位を示している。また、曲線８０２は、図７（ｄ）と同じ電圧をデータ電極Ｓ３へ印加する場合に、タイミング信号ＴＳに応じて、全て一度ＧＮＤレベルまで電位を降下させた場合を示している。さらに、斜線部８０３は、曲線８０２の場合に対して曲線８０１の場合に削減することができた消費電力を示している。
【００５８】
本実施形態における電圧印加制御では、斜線部８０３に示すように、高い電位（Ｖ１）の場合には、その前にディスチャージを行わないように設定されているので、その場合にソース電極Ｓ３の電位がＶ２以下まで降下しないことによって、消費電力を削減すること可能となった。また、そのような消費電極の削減が、他のデータとの比較等を行うことなく、簡素な構成によって、実行することが可能となった。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る画像表示装置に用いられる液晶パネルの概略断面図である。
【図２】本発明に係る画像表示装置の概略構成図である。
【図３】ソースドライバの構成の一例を示す図である。
【図４】（ａ）はタイミング信号ＴＳを示し、（ｂ）は現在のデータＤｎを示し、（ｃ）は次回のデータＤｎ＋１を示し、（ｄ）は判定回路４５の出力信号を示し、（ｅ）はＡＮＤ回路４６から出力される制御信号４７を示し、（ｆ）はデータ電極に印加される階調電位を示す図である。
【図５】図３に示すソースドライバによる消費電力の削減効果を説明するための図である。
【図６】ソースドライバの構成の他の例を示す図である。
【図７】（ａ）はタイミング信号ＴＳを示し、（ｂ）は現在のデータＤｎを示し、（ｃ）ＡＮＤ回路４６から出力される制御信号４７を示し、（ｄ）はデータ電極に印加される階調電位を示す図である。
【図８】図７に示すソースドライバによる消費電力の削減効果を説明するための図である。
【符号の説明】
【００６０】
１    画像表示装置
１８    ＴＦＴ基板
３０    表示パネル駆動部
４０    ソースドライバ
４１、１４１    階調電位発生回路
４２、１４２    マルチプレクサ回路
４５    判別回路
４６    ＡＮＤ回路
４７    制御信号
４８    抵抗
５０    ゲートドライバ
６０    画素
６１    ＴＦＴ素子
６２    画素電極
１００    液晶パネル
Ｓ１〜Ｓｎ    データ電極
Ｇ１〜Ｇｎ    ゲート電極
【図１】
2007279642.tif 000003
【図２】
2007279642.tif 000004
【図３】
2007279642.tif 000005
【図４】
2007279642.tif 000006
【図５】
2007279642.tif 000007
【図６】
2007279642.tif 000008
【図７】
2007279642.tif 000009
【図８】
2007279642.tif 000010