(57)【要約】【課題】半導体層の表面に電極を設ける際にショートが発生しにくく、接合層を介したｐ型半導体層とｎ型半導体層との間のリークやショートが発生しにくい構造を有し、発光効率や放熱性の良好な半導体発光素子を提供する。【解決手段】成長基板１２０の主面に対して傾斜した結晶面に沿って延在する活性層１３をｐ型半導体層及びｎ型半導体層で挟む構造で形成された後、支持基板１１１に転写されて成長基板１２０から分離された複数の半導体層１０１を具備する半導体発光素子であって、半導体層１０１は、金属層２０を介して支持基板１１１に接合されており、ｐ型半導体層の端部及び活性層１３の端部は、成長基板１２０から分離された半導体層の表面に到達しないように配置されており、金属層２０は、ｐ型半導体層及びｐ側電極２１に接触し、ｎ型半導体層及びｎ側電極１８に接触しないように配置されている。【選択図】図４
2007096114.tif 000002
【特許請求の範囲】
【請求項１】
成長基板の主面に対して傾斜した結晶面に平行な面内に延在する活性層を第１導電型半導体層及び第２導電型半導体層で挟む構造で形成された後、支持基板に転写されて該成長基板から分離された複数の半導体層を具備する半導体発光素子であって、
前記半導体層は、金属層を介して前記支持基板に接合されており、
前記金属層は、前記第１導電型半導体層及び前記半導体層における前記結晶面に平行な面内に延在する第１電極に接触すると共に、前記複数の半導体層の間において、前記支持基板側に凹んだ形状で配置されていることを特徴とする半導体発光素子。
【請求項２】
前記第１導電型半導体層の端部及び前記活性層の端部は、前記成長基板から分離された前記半導体層の表面に到達しないように配置されていることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記支持基板上に形成された前記金属層上に、少なくとも表面が絶縁層で覆われている埋め込み層が形成されており、
前記半導体層は、前記金属層及び前記埋め込み層を介して前記支持基板に接合されていることを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記埋め込み層は、前記成長基板から分離された前記半導体層の表面に到達するように配置されていることを特徴とする請求項３に記載の半導体発光素子。
【請求項５】
複数の半導体層を具備する半導体発光素子の製造方法であって、
横方向の結晶成長を用いて、成長基板の主面に対して傾斜した結晶面に平行な面内に延在する活性層を第１導電型半導体層及び第２導電型半導体層で挟む構造を有する複数の半導体層を形成する結晶成長工程と、
金属層を介して前記半導体層を支持基板に接合する転写工程と、
前記半導体層を前記成長基板から分離する分離工程と、
前記支持基板上に形成された前記金属層上に、少なくとも表面が絶縁層で覆われている埋め込み層を形成する埋め込み層形成工程とを有し、
前記金属層は、前記第１導電型半導体層及び前記半導体層における前記結晶面に平行な面内に延在する第１電極に接触すると共に、前記複数の半導体層の間において、前記支持基板側に凹んだ形状で配置されていることを特徴とする半導体発光素子の製造方法。
【請求項６】
前記埋め込み層形成工程において、ケイ素化合物及び添加材を有機溶剤に溶解した塗布液を、前記金属層に塗布した後に焼成することによって、前記埋め込み層を形成することを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記埋め込み層形成工程において、熱硬化型インキを前記金属層に塗布した後に焼成することによって、前記埋め込み層を形成することを特徴とする請求項５に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成長基板の主面に対して傾斜した結晶面に平行な面内に延在する活性層を第１導電型半導体層及び第２導電型半導体層で挟む構造で形成された後、支持基板に転写されて該成長基板から分離された複数の半導体層を具備する半導体発光素子、及び、当該半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
図１５を参照して、従来の半導体レーザや半導体ダイオード等の半導体発光素子の製造方法について説明する。
【０００３】
かかる半導体発光素子の製造方法では、第１に、図１５（ａ）に示すように、成長基板（サファイア基板）１２０上に形成された選択マスク１２１の開口部を介した選択成長によって複数の半導体層（窒化物系半導体層）１０１を形成する半導体層形成工程が行われる。
【０００４】
一般的に、半導体層１０１としてＧａＮ（窒化ガリウム）等の窒化物系半導体層を形成する場合、成長基板１２０としてサファイア基板が使用されることが多い。しかしながら、かかる場合、サファイア基板１０２と窒化物系半導体層１０１との間の格子不整合から、窒化物系半導体層１０１におけるＧａＮ結晶内に高密度の転移（結晶欠陥）が発生する。
【０００５】
したがって、かかる結晶欠陥を低減するために、低温バッファ層の適用と、横方向への選択成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ）の実施とを組み合わせて、窒化物系半導体層１０１を形成する技術が知られている（例えば、特許文献１参照）。
【０００６】
さらに、かかる技術によって形成された窒化物系半導体層１０１は、サファイア基板１０２の主面に対して傾斜した結晶面を有しているため、結晶性が良好であるとともに、貫通転移を防止することができ、半導体発光素子の発光効率を向上させることができる。
【０００７】
第２に、図１５（ｂ）に示すように、形成された複数の窒化物系半導体層１０１を、接合層２０Ａを介して支持基板１１１に接合する転写工程が行われる。
【０００８】
第３に、図１５（ｃ）に示すように、支持基板１１１に接合された複数の窒化物系半導体層１０１をサファイア基板１２０から分離する分離工程が行われる。
【０００９】
例えば、かかる分離工程において、サファイア基板１２０を構成する材料よりも小さいバンドギャップエネルギーを有する窒化物系半導体層１０１の低温バッファ層にレーザ光を照射して、当該低温バッファ層に当該レーザ光を吸収させることによって、当該サファイア基板１２０から当該窒化物系半導体層１０１を分離する方法が知られている。
【００１０】
また、かかる分離工程において、サファイア基板１２０を研磨することによって、当該サファイア基板１２０から当該窒化物系半導体層１０１を分離する方法（例えば、特開２００４-２６６２４０号公報）や、クラック等の結晶欠陥を発生させてリフトオフ層に応力を加えることによって、当該サファイア基板１２０から当該窒化物系半導体層１０１を分離する方法（例えば、特開２０００-１０１１３９号公報）が知られている。
【００１１】
このように、上述の分離工程において、熱伝導率の低いサファイア基板１２０を除去して窒化物系半導体層等を支持基板として用いることによって、発光効率や放熱性の良好な半導体発光素子を作製することができる。
【特許文献１】特開２００３-１９８０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述のような製造方法によって作製された半導体発光素子では、図１６に示すように、成長基板から分離された窒化物半導体層１０１の表面Ｘに、ｎ型半導体層１０１Ａだけではなく、活性層１０１Ｂの端部及びｐ型半導体層１０１Ｃの端部が露出しているため、かかる窒化物半導体層１０１の表面Ｘに電極（例えば、ｎ側電極１８）を設ける際にショートしやすいという問題点があった。
【００１３】
また、成長基板から窒化物系半導体層１０１を分離する際に、窒化物系半導体層１０１の端部Ｘに割れや欠けを生じる場合があった。このような場合、ｐ型半導体層１０１Ｃと接触している接合層２０Ａが割れた部分や欠けた部分を通じてｎ型半導体層１０１Ａと接触する場合があり、このために、接合層２０Ａを介してｐ型半導体層１０１Ｃとｎ型半導体層１０１Ａとの間のリークやショートが生じやすいという問題点があった。
【００１４】
そこで、本発明は、以上の点に鑑みてなされたもので、成長基板から分離された半導体層の表面に電極を設ける際にショートが発生しにくく、接合層を介したｐ型半導体層とｎ型半導体層との間のリークやショートが発生しにくい（すなわち、成長基板から分離された半導体層の表面におけるリーク電流による不要な発熱を抑制することができる）構造を有し、発光効率や放熱性の良好な半導体発光素子、及び、当該半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の特徴は、成長基板の主面に対して傾斜した結晶面に平行な面内に延在する活性層を第１導電型半導体層及び第２導電型半導体層で挟む構造で形成された後、支持基板に転写されて該成長基板から分離された複数の半導体層を具備する半導体発光素子であって、前記半導体層は、金属層を介して前記支持基板に接合されており、前記金属層は、前記第１導電型半導体層及び前記半導体層における前記結晶面に平行な面内に延在する第１電極に接触すると共に、前記複数の半導体層の間において、前記支持基板側に凹んだ形状で配置されていることを要旨とする。
【００１６】
かかる発明によれば、金属層が、支持基板側に凹んだ形状で配置されているので、半導体層が形成された成長基板を金属層を介して支持基板に接合する際に、押圧力によって金属層が盛り上がることが抑制される。このため、成長基板を分離する際に半導体層の表面の端部に割れや欠けが生じたとしても、盛り上がった金属層が割れや欠けを通じて第２導電型半導体層に接触することが抑制されるので、第１導電型半導体層と第２導電型半導体層との間のリークやショートが抑制される。
【００１７】
本発明の第１の特徴において、前記第１導電型半導体層の端部及び前記活性層の端部は、前記成長基板から分離された前記半導体層の表面に到達しないように配置されていてもよい。
【００１８】
かかる発明によれば、第１導電型半導体層の端部及び活性層の端部が、成長基板から分離された半導体層の表面に到達しないように配置されているため、かかる半導体層の表面に第２電極を設ける際にショートしやすいという問題点を解決することができる、すなわち、かかる半導体層の表面におけるリーク電流による不要な発熱を抑制することができる。
【００１９】
また、かかる発明によれば、金属層が、第１導電型半導体層及び第１電極に接触し、第２導電型半導体層及び第２電極に接触しないように配置されているため、ショートすることなく、支持基板と金属層と第１電極とを介して第１導電型半導体層に電子を注入することができる。
【００２０】
本発明の第１の特徴において、前記支持基板上に形成された前記金属層上に、少なくとも表面が絶縁層で覆われている埋め込み層が形成されており、前記半導体層は、前記金属層及び前記埋め込み層を介して前記支持基板に接合されていてもよい。
【００２１】
かかる発明によれば、少なくとも表面が絶縁層で覆われている埋め込み層によって、金属層が第２導電型半導体層及び第２電極に接触しないような構造を容易に実現することができると共に、複数の半導体層間の絶縁性を高めることもできる。
【００２２】
本発明の第１の特徴において、前記埋め込み層は、前記成長基板から分離された前記半導体層の表面に到達するように配置されていてもよい。
【００２３】
かかる発明によれば、埋め込み層が、成長基板から分離された半導体層の表面に到達するように形成されているため、第２電極を断線なく半導体発光素子全体に形成することができ、複数の半導体層間にリードワイヤを別途設ける必要が無くなる。
【００２４】
本発明の第２の特徴は、複数の半導体層を具備する半導体発光素子の製造方法であって、横方向の結晶成長を用いて、成長基板の主面に対して傾斜した結晶面に平行な面内に延在する活性層を第１導電型半導体層及び第２導電型半導体層で挟む構造を有する複数の半導体層を形成する結晶成長工程と、金属層を介して前記半導体層を支持基板に接合する転写工程と、前記半導体層を前記成長基板から分離する分離工程と、前記支持基板上に形成された前記金属層上に、少なくとも表面が絶縁層で覆われている埋め込み層を形成する埋め込み層形成工程とを有し、前記金属層は、前記第１導電型半導体層及び前記半導体層における前記結晶面に平行な面内に延在する第１電極に接触すると共に、前記複数の半導体層の間において、前記支持基板側に凹んだ形状で配置されていることを要旨とする。
【００２５】
本発明の第２の特徴において、前記埋め込み層形成工程で、ケイ素化合物及び添加材を有機溶剤に溶解した塗布液を、前記金属層に塗布した後に焼成することによって、前記埋め込み層を形成してもよい。
【００２６】
本発明の第２の特徴において、前記埋め込み層形成工程で、熱硬化型インキを前記金属層に塗布した後に焼成することによって、前記埋め込み層を形成してもよい。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、成長基板から分離された半導体層の表面に電極を設ける際にショートが発生しにくく、接合層を介したｐ型半導体層とｎ型半導体層との間のリークやショートが発生しにくい構造を有し、発光効率や放熱性の良好な半導体発光素子、及び、当該半導体発光素子の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２８】
（本発明の第１の実施形態に係る半導体発光素子の構成）
図１乃至図４を参照して、本発明の第１の実施形態に係る半導体発光素子の構成について説明する。
【００２９】
図１に、本実施形態に係る半導体発光素子１００を備えた照明装置１１０の全体構成を示す。図１に示すように、本実施形態に係る照明装置１１０は、複数の半導体層１０１を具備する半導体発光素子１００と、カソード１１２と、アノード１１４とによって構成されている。
【００３０】
カソード１１２は、ワイヤ１１３を介して半導体層１０１のｎ側電極（第２電極）１８に接続されており、アノード１１４は、ワイヤ１１３を介して支持基板１１１に接続されている。また、複数の半導体層１０１におけるｎ側電極１８同士は、ハンダバンプ等を介してリードワイヤ１１３によって接続されている。また、ｎ側電極１８は、リードワイヤ１１３と接続可能なパッドを具備している。
【００３１】
なお、本実施形態に係る照明装置１１０において、アノード１１４は、ワイヤ１１３と導電性の支持基板１１１と融着層２０（後述）とｐ側電極（第１電極）２１とを介して、ｐ型半導体層（第１導電型半導体層）に電子を注入するように構成されている。
【００３２】
以下、本実施形態に係る半導体発光素子１００の構成について、図２乃至図４に示す断面図を参照して説明する。ここで、図２は、本実施形態に係る半導体発光素子１００のＣ-Ｃ’断面図を示し、図３は、本実施形態に係る半導体発光素子１００のＡ-Ａ’断面図を示し、図４は、本実施形態に係る半導体発光素子１００のＢ-Ｂ’断面図を示す。
【００３３】
図２及び図４に示すように、本実施形態に係る半導体発光素子１００は、成長基板１２０の主面に対して傾斜した結晶面Ａに平行な面内に延在する活性層１３をｐ型半導体層及びｎ型半導体層で挟む構造で形成された後、支持基板１１１に転写されて成長基板１２０から分離された複数の半導体層１０１を具備する。
【００３４】
また、複数の半導体層１０１の各々は、融着層２０及び埋め込み層１９を介して支持基板１１１に接合されている。また、複数の半導体層１０１同士は、融着層２０及び埋め込み層１９によって隔離されている。
【００３５】
例えば、各半導体層１０１は、ｎ型コンタクト層１１と、ｎ型クラッド層１２と、活性層１３と、キャップ層１４と、ｐ型クラッド層１５と、ｐ型コンタクト層１６とが積層されることによって構成されている。
【００３６】
ここで、ｐ型半導体層は、ｐ型クラッド層１５とｐ型コンタクト層１６とによって構成されており、ｎ型半導体層は、ｎ型コンタクト層１１とｎ型クラッド層１２とによって構成されている。
【００３７】
なお、ｐ型半導体層（ｐ型クラッド層１５、ｐ型コンタクト層１６）の端部及び活性層１３の端部は、成長基板１２０から分離された半導体層１０１の表面Ｘに到達しないように配置されている。
【００３８】
また、各半導体層１０１において、ｎ側電極１８は、成長基板１２０から分離された半導体層１０１の表面Ｘに設けられており、ｐ側電極２１は、半導体層１０１における結晶面Ａに平行な面内に延在するように設けられている。
【００３９】
なお、具体的には、ｐ型コンタクト層１６上にＳｉＯ２膜１７が形成されており、ｐ側電極２１は、ＳｉＯ２膜１７の開口部に設けられるように配置されている。
【００４０】
また、各半導体層１０１は、光取り出し側が広くなっている逆台形形状や逆三角形形状である。なお、光取り出し側の表面（すなわち、成長基板１２０から分離された半導体層１０１の表面Ｘ）には、ｎ型半導体層（本実施形態では、ｎ型コンタクト層１１）が露出している。
【００４１】
支持基板１１１は、ＧａＮ基板や、Ｓｉ基板や、熱伝導が良好な銅と酸化銅（Ｃｕ-Ｃｕ２０）とを焼成して形成される基板等によって構成される。さらに、支持基板１１１としては、熱膨張係数がＧａＮ層と近いものが好ましい。
【００４２】
融着層２０は、複数の金属層と低融点ハンダ層とによって構成されている金属層である。低融点ハンダ層は、例えば、Ａｕ-Ｓｎ２０％膜やＡｕ-Ｓｎ９０％膜等によって形成される。
【００４３】
融着層２０は、支持基板１１１と半導体層１０１との間の接合強度を高める働きや、半導体層１０１の機械的な強度を高める働きを有する。なお、融着層２０の量（膜厚）を調整することで、融着層２０の埋め込みの程度を制御することができる。
【００４４】
融着層２０は、ｐ型半導体層及びｐ側電極に接触し、ｎ型半導体層及びｎ側電極１８に接触しないように配置されている。具体的には、融着層２０は、ｐ側電極２１の端部よりも支持基板１１１側に、当該支持基板１１１側に凹んだ形状で配置されている。
【００４５】
埋め込み層１９は、少なくとも表面が絶縁層で覆われており、金属や誘電体や樹脂等により形成される反射膜を含むものである。なお、埋め込み層１９は、支持基板１１１上に形成された融着層２０上に形成されている。
【００４６】
（本発明の第１の実施形態に係る半導体発光素子の製造方法）
図５及び図１０を参照して、本発明の第１の実施形態に係る半導体発光素子の製造方法について説明する。
【００４７】
本実施形態に係る半導体発光素子の製造方法では、図５に示すように、ステップＳ１０１において、成長基板１２０上に、１回目の結晶成長を行う（第１結晶成長工程）。本実施形態では、成長基板１２０として、ＧａＮ基板を用いる。
【００４８】
具体的には、第１結晶成長工程では、第１に、ＧａＮ基板１２０の主面（例えば、ｎ型ＧａＮ基板１２０の（０００１）面）上に、ストライプ状の周期的なパターンで、ＳｉＯ２膜等の誘電体膜等からなる選択マスク１２１を形成する（図６参照）。
【００４９】
かかる選択マスク１２１は、［１-１００］方向に延びるように配置されている。また、選択マスク１２１は、Ｓｉ３Ｎ４膜やＳｉ膜等を組み合わせた複数の誘電体膜や金属膜を積層する構造を有していてもよい。
【００５０】
ここで、選択マスク１２１及び選択マスク１２１の開口部１２１Ａは、一般的なフォトリソグラフィ技術を用いて形成される。本実施形態では、図６に示すように、選択マスク１２１の幅は、２４μｍであり、開口部１２１Ａの幅は、３μｍである。選択マスク１２１の幅を開口部１２１Ａの幅に対して大きくすると、成長基板１２０からの半導体層１０１の分離が容易になる。
【００５１】
第２に、ＧａＮ基板１２０の主面上で、かかる選択マスク１２１の開口部１２１Ａを介した横方向の結晶成長を行う。かかる横方向の結晶成長では、ＭＯＣＶＤ法（有機金属気相成長法：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＧａＮ基板１２０上に、約３μｍ/ｈの成長速度で、Ｓｉがドープされた単結晶のＧａＮからなるｎ型コンタクト層１１を成長させる。なお、ｎ型コンタクト層１１は、アンドープのＧａＮによって形成されてもよい。
【００５２】
１回目の結晶成長で形成されたｎ型コンタクト層１１は、図６に示すように、ＧａＮ基板１２０側が広くなっている台形形状を有しており、ｎ型コンタクト層１１の下底部の幅は、１６μｍであり、ｎ型コンタクト層１１の上底部の幅は、１０μｍであり、ｎ型コンタクト層１１の高さは、１０μｍである。
【００５３】
なお、１回目の結晶成長を行う際の反応室の圧力（成長圧力）が低いほど（例えば、３００ｔｏｒｒ）、規則的なストライプ形状のｎ型コンタクト層１１が形成され、好ましい。
【００５４】
ステップＳ１０２において、第１結晶成長工程によって形成された台形形状のｎ型コンタクト層１１上に、２回目の結晶成長を行う（第２結晶成長工程）。
【００５５】
具体的には、第２結晶成長工程では、第１に、ｎ型コンタクト層１１を約０.３μｍだけ再成長させた後、Ｓｉがドープされた単結晶のＡｌ０．１Ｇａ０．９Ｎからなる約０.１５μｍの厚みを有するｎ型クラッド層１２を成長させる。
【００５６】
第２に、ｎ型クラッド層１２上に、約０.５μｍの成長速度で、アンドープの単結晶のＧａ０．９Ｉｎ０．１Ｎからなる約５ｎｍの厚みを有する井戸層及び、アンドープの単結晶のＧａＮからなる約１０ｎｍの厚みを有する障壁層を交互に成長させることによって、３つの井戸層を含むＭＱＷ（多重量子井戸：Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造の活性層１３を形成する。
【００５７】
第３に、活性層１３上に、Ａｌ０．１５Ｇａ０．８５Ｎからなる約１０ｎｍの厚みを有するキャップ層１４を成長させる。
【００５８】
第４に、キャップ層１４上に、Ｍｇがドープされた単結晶のＡｌ０．１Ｇａ０．９Ｎからなる約０.１μｍの厚みを有するｐ型クラッド層１５を成長させる。
【００５９】
第５に、ｐ型クラッド層１５上に、アンドープの単結晶のＧａ０．９５ＩＮ０．０５Ｎからなる約５ｎｍの厚みを有するコンタクト層を成長させる。その後、Ｎ２からなるキャリアガスとＣＰ２Ｍｇからなるドーパントガスとを用いて、約１×１０１８ｃｍ-３乃至約約１×１０１９ｃｍ-３のＭｇをコンタクト層中に拡散させることによって、当該コンタクト層をＭｇがドープされたｐ型コンタクト層１６とする。
【００６０】
第６に、熱処理や電子線処理を行うことによって、ｐ型クラッド層１５とｐ型コンタクト層１６のｐ型化を行う。
【００６１】
このように、横方向の結晶成長を用いて、成長基板（ＧａＮ基板）１２０の主面（（０００１）面）に対して傾斜した結晶面Ａに平行な面内に延在する活性層１３を第１導電型半導体層（ｐ型クラッド層１５、ｐ型コンタクト層１６）及び第２導電型半導体層（ｎ型コンタクト層１１、ｎ型クラッド層１２）で挟む構造を有する複数の半導体層１０１を形成する。
【００６２】
なお、第２結晶成長工程では、１回目の結晶成長を行う際の成長圧力よりも高い成長圧力（例えば、７６０ｔｏｒｒ）で２回目の結晶成長を行うため、図６に示すように、台形形状のｎ型コンタクト層１１の上底部における成長速度が速く、側面部における成長速度が遅くなる。
【００６３】
その結果、第２結晶成長工程において、台形形状のｎ型コンタクト層１１の下底部方向への結晶成長を抑制し、成長基板（ＧａＮ基板）１２０から分離される際の半導体層１０１の表面Ｘに、ｎ型コンタクト層１１のみを露出させることができ、ｎ側電極１８を形成する際に、ｐ型半導体層及びｎ型半導体層が近接することに起因するショートの発生を防止することができる。
【００６４】
図６の例では、第２結晶成長工程において形成された半導体層１０１の構成（ｎ型クラッド層１２、活性層１３、ｐ型クラッド層１５、ｐ型コンタクト層１６）は、先端部が尖った三角形形状となっているが、ｐ型半導体層の端部及び活性層１３の端部が成長基板１２０から分離される際の半導体層１０１の表面Ｘに到達しないように配置され、上述のショートを防止できるのであれば、台形形状であってもよい。
【００６５】
ステップＳ１０３において、半導体層１０１における成長基板（ＧａＮ基板）１２０の主面に対して傾斜した結晶面に平行な面内に延在するようにｐ側電極２１を形成する（ｐ側電極形成工程）。
【００６６】
具体的には、ｐ側電極形成工程では、第１に、ＣＶＤ法（化学気相成長法：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ｐ型コンタクト層１６上にＳｉＯ２膜を形成する。
【００６７】
第２に、例えば、リフトオフによって、三角形形状の先端部分周辺のＳｉＯ２膜にのみ開口部を設け、当該開口部においてｐ側電極２１を形成する。
【００６８】
かかるｐ側電極２１は、オーミック性を有する金属と反射率の高い金属とを組み合わせることによって形成されていてもよい。例えば、ｐ側電極２１の下層から上層に向かって、約２ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｌ層と、約２４０ｎｍの厚みを有するＡｕ層とを順に積層することによって、ｐ側電極２１を形成してもよい。
【００６９】
ここで、図７に、ステップＳ１０３に係るｐ側電極形成工程の完了時の半導体発光素子１００の断面図を示す。
【００７０】
ステップＳ１０４において、融着層２０を介して半導体層１０１を支持基板１１１に接合する転写工程を行う。
【００７１】
具体的には、転写工程では、図８（ａ）に示すように、支持基板１１１を、成長基板１２０との接合面の反対側（非接合面側）に湾曲させた状態（凹形状）で、半導体層１０１を支持基板１１１に接合する。なお、かかる場合、成長基板１２０であるＧａＮ基板は、ほぼ平坦な状態か、或いは、支持基板１１１との接合面側を湾曲させた状態（凹形状）である。
【００７２】
上述のように、支持基板１１１に湾曲（反り）を発生させる方法として、支持基板１１１の非接合面側に、熱膨張係数の大きい金属膜を形成する方法や、支持基板１１１の非接合面に、支持基板１１１の接合面に形成する金属膜の膜厚よりも厚い膜厚を有する金属膜を形成する方法を適用することができる。
【００７３】
なお、（表１）に示すように、支持基板１１１の種類に応じて、金属膜の材料や積層方法や膜厚を調整することによって、支持基板１１１における湾曲（反り）の量を制御することができる。
【表１】
2007096114.tif 000003
【００７４】
そして、転写工程では、真空中で、２００℃乃至３００℃の温度で、１５分間程度、上述のように湾曲した状態の支持基板１１１と成長基板１２０とを熱圧着することにより接合する（図８（ｂ）参照）。
【００７５】
図９に、支持基板１１１と成長基板１２０とが接合されたときの半導体発光素子１００の断面図を示す。図９に示すように、各半導体層１０１が融着層２０に融着されることによって、支持基板１１１と成長基板１２０との接合が行われている。
【００７６】
ここで、融着層２０が、ｐ型半導体層及びｐ側電極２１に接触して、ｎ型半導体層に接触しないように、かつ、ｐ側電極２１の端部よりも支持基板１１１側に配置されるように、各半導体層１０１が融着層２０に融着する位置を調整する。なお、融着層は、支持基板１１１側に凹んだ形状で配置されていることが好ましい。
【００７７】
ステップＳ１０５において、各半導体層１０１を成長基板１２０から分離する分離工程を行う。
【００７８】
成長基板１２０に接合された支持基板１１１が、室温に冷却されると、支持基板１１１における反りが、接合前と比べて減少するため、支持基板１１１における引張り応力が働き、各半導体層１０１を成長基板１２０から容易に分離することができる。
【００７９】
なお、ＧａＮは、へき開性を有する材料であるため、窒化物半導体層である半導体層１０１は、ＧａＮ基板である成長基板１２０から分離しやすいと考えられる。したがって、図１０に示すように、各半導体層１０１は、選択マスク１２１の上面付近で、成長基板１２０から分離されており、分離された表面Ｘの平坦性は比較的良好である。
【００８０】
このように、成長基板１２０から熱伝導の良い支持基板１１１に、半導体層１０１をジャンクションダウンによって貼り替え、また、各半導体層１０１の周りを金属層である融着層２０で取り囲むため、半導体発光素子１００において、放熱性が大きく改善され、大電流駆動が可能となり、高輝度が実現できる。
【００８１】
ステップＳ１０６において、支持基板１１１上に形成された融着層２０上に、少なくとも表面が絶縁層で覆われている埋め込み層１９を形成する埋め込み層形成工程を行う。
【００８２】
具体的には、埋め込み層形成工程において、ケイ素化合物及び添加材を有機溶剤に溶解した塗布液を、融着層２０に塗布した後に焼成することによって、埋め込み層１９を形成する。
【００８３】
例えば、埋め込み層形成工程では、スピンコートによって上述の塗布液を融着層２０に塗布した後、窒素雰囲気中で、２００℃乃至３００℃の焼成温度で、３０分間程度、焼成を行うことによって、埋め込み層１９を形成する。
【００８４】
なお、上述の塗布液としては、東京応化製の「無機平坦性塗布液  ＯＣＤ  Ｔ１０」等を用いることができる。また、塗布する塗布液の膜厚は、クラックが発生しない程度の膜厚（例えば、１μｍ以下）である。
【００８５】
また、埋め込み層１９として、上述の塗布液以外に、他の流動性絶縁膜や樹脂等を用いることもできる。
【００８６】
ステップＳ１０７において、成長基板１２０から分離された半導体層１０１の表面Ｘにｎ側電極１８を形成するｎ側電極形成工程を行う。
【００８７】
具体的には、ｎ側電極形成工程では、第１に、成長基板１２０から分離された半導体層１０１の表面Ｘにｎ型コンタクト層１１が露出するように、かかる表面Ｘ上の不要物をエッチングによって除去する。
【００８８】
第２に、ｎ側電極１８の下層（ｎ型コンタクト層１１に近い層）から上層に向かって、約６ｎｍの厚みを有するＡｌ層と、約２ｎｍの厚みを有するＳｉ層と、約１０ｎｍの厚みを有するＮｉ層と、約７００ｎｍの厚みを有するＡｕ層とを順に積層することによって、ｎ側電極１８を形成する。
【００８９】
このように形成された半導体発光素子１００を用いて、図１に示す照明装置１１０を製造することができる。具体的には、半導体発光素子１００をパッケージに接合し、カソード１１２からのリードワイヤ１１３をｎ側電極１８のパッドに接続し、アノード１１４からのリードワイヤ１１３を支持基板に接続することによって、図１に示す照明装置１１０を製造する。
【００９０】
ここで、図１に示す照明装置１１０において、ストライプ状の細長い発光素子に該当する半導体層１０１の長さは、２ｍｍであり、ｐ側電極２１は、支持基板側にｎ側電極を除いた幅で形成され、ｎ側電極１８は、発光表面側の両端と中央に０．０５ｍｍの幅で形成されている。
【００９１】
したがって、図１に示す照明装置１１０において、各発光素子（すなわち、各半導体層１０１）によって発光された光のｎ側電極１８によって遮断される割合は、１割以下に抑制することができる。
【００９２】
すなわち、図１に示す照明装置１１０において、光取り出し側に、電気伝導度の高いｎ型半導体層が設けられているため、電極面積を縮小化することができ、リードワイヤ１１３の細線化によって、各発光素子によって発光された光のｎ側電極１８によって遮断される割合を更に減少することができる。
【００９３】
また、各発光素子（すなわち、各半導体層１０１）は、逆台形形状であり、光取り出し側が広い構造であるため、ｐ側電極２１に反射電極を形成することによって、さらに光取り出し効率を向上させることができる。
【００９４】
また、図１に示す照明装置１１０において、各発光素子の光取り出し側の表面に、蛍光体樹脂を形成してもよい。
【００９５】
また、上述のストライプ状の発光素子を１本づつ取り出して別の基板に並べ替えることによって、照明装置１１０を製造するように構成されていてもよい。また、スクライブ等によって、ストライプ方向の発光素子の分離を行ってもよい。
【００９６】
（本実施形態に係る半導体発光素子の作用・効果）
本実施形態に係る半導体発光素子１００によれば、融着層２０が、支持基板１１１側に凹んだ形状で配置されているので、半導体層１０１が形成された成長基板１２０を融着層２０を介して支持基板１１１に接合する際に、押圧力によって融着層２０が盛り上がることが抑制される。このため、成長基板１２０を分離する際に半導体層１０１の表面の端部に割れや欠けが生じたとしても、盛り上がった融着層２０が割れや欠けを通じてｎ型半導体層に接触することが抑制されるので、ｐ型半導体層とｎ型半導体層との間のリークやショートが抑制される。
【００９７】
本実施形態に係る半導体発光素子１００によれば、ｐ型半導体層の端部及び活性層１３の端部が、成長基板１２０から分離された半導体層１０１の表面Ｘに到達しないように配置されているため、傾斜結晶面に結晶欠陥の少ない活性層が形成されると共に、かかる半導体層１０１の表面Ｘにｐｎ接合層が露出しない。したがって、かかる半導体層１０１の表面Ｘにｎ側電極１８を設ける際にショートしやすいという問題点を解決することができる、すなわち、かかる半導体層１０１の表面Ｘにおけるリーク電流による不要な発熱を抑制することができる。
【００９８】
また、本実施形態に係る半導体発光素子１００によれば、融着層２０が、ｐ型半導体層及びｐ側電極２１に接触し、ｎ型半導体層及びｎ側電極１８に接触しないように配置されているため、ショートすることなく、支持基板１１１と融着層２０とｐ側電極２１とを介してｐ型半導体層に電子を注入することができる。
【００９９】
また、本実施形態に係る半導体発光素子１００によれば、融着層２０が、ｐ側電極２１の端部よりも支持基板１１１側に配置されており、かつ、支持基板１１１側に凹んでいるため、ｎ型半導体層及びｎ側電極１８に接触しないような構造を容易に実現することができる。
【０１００】
また、本実施形態に係る半導体発光素子１００によれば、少なくとも表面が絶縁層で覆われている埋め込み層１９によって、融着層２０がｎ型半導体層及びｎ側電極１８に接触しないような構造を容易に実現することができると共に、複数の半導体層１０１間の絶縁性を高めることもできる。
【０１０１】
（本発明の第２の実施形態に係る半導体発光素子）
図１１乃至図１３を参照して、本発明の第２の実施形態に係る半導体発光素子について説明する。以下、本発明の第２の実施形態に係る半導体発光素子について、上述の第１の実施形態に係る半導体発光素子との相違点を主として説明する。
【０１０２】
図１１に、本実施形態に係る半導体発光素子１００を備えた照明装置１１０の全体構成を示す。図１１に示す照明装置１１０の構成は、ｎ側電極１８が断線なく半導体発光素子１００全体に形成されている点を除いて、図１に示す照明装置１１０と同様の構成を具備する。
【０１０３】
すなわち、図１１に示す照明装置１１０において、ｎ側電極１８は、ストライプ状に配置されている各発光素子（すなわち、各半導体層１０１）に対して直交する方向に断線されることなく連続して配置されている。
【０１０４】
図１２は、本実施形態に係る半導体発光素子１００のＡ-Ａ’断面図を示し、図１３は、本実施形態に係る半導体発光素子１００のＢ-Ｂ’断面図を示す。
【０１０５】
図１２及び図１３に示すように、本実施形態に係る半導体発光素子では、埋め込み層１９は、成長基板１２０から分離された半導体層１０１の表面Ｘに到達するように配置されている。
【０１０６】
すなわち、本実施形態に係る半導体発光素子１００では、ｎ側電極１８は、成長基板１２０から分離された半導体層１０１の表面Ｘまで到達している埋め込み層１９の表面に断線されることなく配置されている。
【０１０７】
なお、本実施形態に係る半導体発光素子１００における埋め込み層形成工程では、熱硬化型インキを融着層２０に塗布した後に焼成することによって、埋め込み層１９を形成する。
【０１０８】
例えば、埋め込み層形成工程では、熱硬化型インキを融着層２０に平坦化するように塗布した後、窒素雰囲気中で、１３０℃乃至１５０℃の焼成温度で、６０分間程度、焼成を行うことによって、埋め込み層１９を形成する。
【０１０９】
なお、熱硬化型インキとしては、シリカやエポキシ樹脂等を主成分とするプリント基板等の穴埋め用に用いられる太陽インキ製の「熱硬化型インキ  ＴＨＰ-１００ＤＸ１」等を用いることができる。
【０１１０】
また、埋め込み層１９として、上述の塗布液以外に、他の流動性絶縁膜や樹脂等を用いることもできる。
【０１１１】
本実施形態に係る半導体発光素子１００によれば、埋め込み層１９が、成長基板１２０から分離された半導体層１０１の表面Ｘに到達するように形成されているため、ｎ側電極１８を断線なく半導体発光素子１００全体に形成することができ、複数の半導体層１０１間にリードワイヤ１１３を別途設ける必要が無くなる。
【０１１２】
（本発明の第３の実施形態に係る半導体発光素子）
図１４を参照して、本発明の第３の実施形態に係る半導体発光素子の製造方法について説明する。以下、本発明の第３の実施形態に係る半導体発光素子の製造方法について、上述の第１の実施形態に係る半導体発光素子の製造方法との相違点を主として説明する。
【０１１３】
本実施形態に係る半導体発光素子の製造方法は、成長基板１２０として、サファイア基板を用いる点を除いて、上述の第１の実施形態に係る半導体発光素子の製造方法と同様である。
【０１１４】
本実施形態に係る半導体発光素子の製造方法では、図５に示すステップＳ１０１の第１結晶成長工程において、第１に、サファイア基板の（０００１）面上に、ＭＯＣＶＤ法を用いて、ＧａＮ、ＡｌＮ又はＡｌＧａＮからなる約１０ｎｍ乃至５０ｎｍの厚みを有するバッファ層を成長させる。
【０１１５】
第２に、バッファ層上に、アンドープの単結晶のＧａＮからなる約３μｍの厚みを有するＧａＮ層を成長させる。
【０１１６】
第３に、ＧａＮ層上に、ストライプ状の周期的なパターンで、ＳｉＯ２膜等の誘電体膜等からなる選択マスク１２１を形成する。
【０１１７】
第４に、ＧａＮ層上で、かかる選択マスク１２１の開口部１２１Ａを介した横方向の結晶成長を行う。かかる横方向の結晶成長では、ＭＯＣＶＤ法を用いて、ＧａＮ基板１２０上に、Ｓｉがドープされた単結晶のＧａＮからなるｎ型コンタクト層１１を成長させる。
【０１１８】
また、本実施形態に係る半導体発光素子の製造方法では、図５に示すステップＳ１０４の転写工程において、図１４（ａ）に示すように、支持基板１１１を、成長基板１２０との接合面の反対側（非接合面側）に湾曲させた状態（凹形状）で、半導体層１０１を支持基板１１１に接合する。なお、かかる場合、成長基板１２０であるサファイア基板は、支持基板１１１との接合面の反対側に湾曲させた状態（凸形状）である。
【０１１９】
このように、熱伝導の悪いサファイア基板１２０から熱伝導の良い支持基板１１１に、半導体層１０１をジャンクションダウンによって貼り替え、また、各半導体層１０１の周りを金属層である融着層２０で取り囲むため、半導体発光素子１００において、放熱性が大きく改善され、大電流駆動が可能となり、高輝度が実現できる。
【０１２０】
なお、本発明に係る半導体発光素子の製造方法では、成長基板１２０として、ＧａＮ基板やサファイア基板以外に、例えば、スピネル基板や、ＭｇＯ基板や、ＺｎＯ基板や、ＬＡＯ基板や、ＧａＯ基板や、Ｓｉ基板等を用いることができる。
【０１２１】
また、本発明は、半導体レーザや発光ダイオード以外の電子デバイス等にも適用可能である。
【０１２２】
以上、上述の実施形態を用いて本発明について詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更態様として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。
【図面の簡単な説明】
【０１２３】
【図１】本発明の第１の実施形態に係る半導体発光素子を備えた照明装置の構成図である。
【図２】本発明の第１の実施形態に係る半導体発光素子のＣ-Ｃ’断面図である。
【図３】本発明の第１の実施形態に係る半導体発光素子のＡ-Ａ’断面図である。
【図４】本発明の第１の実施形態に係る半導体発光素子のＢ-Ｂ’断面図である。
【図５】本発明の第１の実施形態に係る半導体発光素子の製造方法を示すフローチャートである。
【図６】本発明の第１の実施形態に係る半導体発光素子の製造方法における結晶成長工程を説明するための図である。
【図７】本発明の第１の実施形態に係る半導体発光素子の製造方法におけるｐ側電極形成工程終了後の半導体発光素子の断面図である。
【図８】本発明の第１の実施形態に係る半導体発光素子の製造方法における転写工程を説明するための図である。
【図９】本発明の第１の実施形態に係る半導体発光素子の製造方法における転写工程終了後の半導体発光素子の断面図である。
【図１０】本発明の第１の実施形態に係る半導体発光素子の製造方法における分離工程終了後の半導体発光素子の断面図である。
【図１１】本発明の第２の実施形態に係る半導体発光素子を備えた照明装置の構成図である。
【図１２】本発明の第２の実施形態に係る半導体発光素子のＡ-Ａ’断面図である。
【図１３】本発明の第２の実施形態に係る半導体発光素子のＢ-Ｂ’断面図である。
【図１４】本発明の第３の実施形態に係る半導体発光素子の製造方法における転写工程を説明するための図である。
【図１５】従来の半導体発光素子の製造方法を説明するための図である。
【図１６】従来の半導体発光素子の製造方法における問題点を説明するための図である。
【符号の説明】
【０１２４】
１１…ｎ型コンタクト層
１２…ｎ型クラッド層
１３…活性層
１４…キャップ層
１５…ｐ型クラッド層
１６…ｐ型コンタクト層
１７…ＳｉＯ２膜
１８…ｎ側電極
１９…埋め込み層
２０…融着層
２０Ａ…接合層
２１…ｐ側電極
１００…半導体発光素子
１０１…半導体層
１１０…照明装置
１１１…支持基板
１１２…カソード
１１３…リードワイヤ
１１４…アノード
１２０…成長基板
１２１…選択マスク
【図１】
2007096114.tif 000004
【図２】
2007096114.tif 000005
【図３】
2007096114.tif 000006
【図４】
2007096114.tif 000007
【図５】
2007096114.tif 000008
【図６】
2007096114.tif 000009
【図７】
2007096114.tif 000010
【図８】
2007096114.tif 000011
【図９】
2007096114.tif 000012
【図１０】
2007096114.tif 000013
【図１１】
2007096114.tif 000014
【図１２】
2007096114.tif 000015
【図１３】
2007096114.tif 000016
【図１４】
2007096114.tif 000017
【図１５】
2007096114.tif 000018
【図１６】
2007096114.tif 000019