(57)【要約】【課題】独立した３つのポートを同一基板上にパターン形成することができる構造にして、製造工程の削減と製造コストの低減化を図ったミキサ，高周波モジュール及び通信機を提供する。【解決手段】ミキサ１は第１及び第２のスロット線路２，３と第３の線路４とＦＥＴ５とを備え、第１及び第２のスロット線路２，３と第３の線路４とは、基板１０の表面にパターン形成されている。第１のスロット線路２は、局部発振信号ＬＯを独立に入力して、ＦＥＴ５側に伝送するための線路であり、第２のスロット線路３は、高周波信号ＲＦを独立に入出力して、ＦＥＴ５側に伝送し又はＦＥＴ５側から開口端３ｂ側に伝送するための線路である。そして、第３の線路４は、中間周波信号ＩＦを独立に入出力して、ＦＥＴ５側に伝送し又はＦＥＴ５側から開口端４１ａ側に伝送するための線路であり、ＤＣカットライン４１−１，４１−２で構成されるコプレーナ線路である。【選択図】図１
2007184862.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面にパターン形成され且つ一方端が閉じ他方端が開口した第１及び第２のスロット線路と、
上記基板の表面にパターン形成され且つ上記第２のスロット線路から分岐して基板縁で開口した第３の線路と、
上記第１及び第２のスロット線路の間に実装され且つ当該第１のスロット線路内の信号を上記第２のスロット線路であって上記第３の線路の分岐部近傍に出力し又は当該分岐部からの信号を上記第１のスロット線路に出力する能動素子と
を備えるミキサであって、
上記第１又は第２のスロット線路のいずれかが、局部発振信号を独立に入力する線路であり、
上記第１のスロット線路又は第３の線路のいずれかが、中間周波信号を独立に入力又は出力する線路であり、
上記第１のスロット線路，第２のスロット線路又は第３の線路にいずれかが、高周波信号を独立に入力又は出力する線路である、
ことを特徴とするミキサ。
【請求項２】
請求項１に記載のミキサにおいて、
上記第２のスロット線路から分岐し基板縁で開口する１対の平行なカットラインを形成して、これら１対のカットライン又は１対のカットラインと当該第２のスロット線路とで画成された導体部のいずれかを第３の線路として用い、
上記能動素子として、電界効果型トランジスタを用い、上記第１のスロット線路から分岐して基板縁で開口するカットラインと当該第１のスロット線路とで画成された導体部に当該電界効果型トランジスタのゲート電極を接続すると共に、ドレイン電極を上記１対のカットラインと上記第２のスロット線路とで画成された導体部に接続した、
ことを特徴とするミキサ。
【請求項３】
請求項１又は請求項２に記載のミキサにおいて、
上記第３の線路は、上記１対の平行なカットラインで成るコプレーナ線路である、
ことを特徴とするミキサ。
【請求項４】
請求項１又は請求項２に記載のミキサにおいて、
上記第３の線路は、上記１対のカットラインと上記第２のスロット線路とで画成された上記導体部と基板裏面のグランド導体とで成るマイクロストリップ線路である、
ことを特徴とするミキサ。
【請求項５】
請求項４に記載のミキサにおいて、
上記１対のカットラインと上記第２のスロット線路とで画成された上記導体部に、メアンダ状のインダクタを形成した、
ことを特徴とするミキサ。
【請求項６】
請求項１ないし請求項５のいずれかに記載のミキサにおいて、
上記第１及び第２のスロット線路と対称的に又は非対称的に、スロット線路を裏面にも形成して、上記基板をＰＤＴＬ構造にし、当該ＰＤＴＬ構造に因る第１及び第２のスロット線路の遮断周波数を上記中間周波信号の周波数以上に設定した、
ことを特徴とするミキサ。
【請求項７】
請求項２ないし請求項６のいずれかに記載のミキサにおいて、
上記第１のスロット線路を、局部発振信号を独立に入力する線路として用い、上記第３の線路を、中間周波信号を独立に入力又は出力する線路として用い、上記第２のスロット線路を、高周波信号を独立に入力又は出力する線路として用いるレジティブ型のミキサである、
ことを特徴とするミキサ。
【請求項８】
請求項２ないし請求項６のいずれかに記載のミキサにおいて、
上記第１のスロット線路を、高周波信号を独立に出力する線路として用い、上記第３の線路を、中間周波信号を独立に入力する線路として用い、上記第２のスロット線路を、局部発振信号を独立に入力する線路として用いるドレイン注入型のミキサである、
ことを特徴とするミキサ。
【請求項９】
請求項２ないし請求項６のいずれかに記載のミキサにおいて、
上記第１のスロット線路を、中間周波信号を独立に出力する線路として用い、上記第３の線路を、高周波信号を独立に入力する線路として用い、上記第２のスロット線路を、局部発振信号を独立に入力する線路として用いるゲート型のミキサである、
ことを特徴とするミキサ。
【請求項１０】
請求項１ないし請求項９のいずれかに記載のミキサを備えた、
ことを特徴とする高周波モジュール。
【請求項１１】
請求項１０に記載の高周波モジュールを備えた、
ことを特徴とする通信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波帯又はミリ波帯の周波数でミキシングするミキサ，高周波モジュール及び通信機に関し、特にスロット線路を備えたミキサ，高周波モジュール及び通信機に関するものである。
【背景技術】
【０００２】
従来、この種のミキサとしては、例えば特許文献１に開示の技術がある。
このミキサは、局部発振信号を送るためのスロット線路と、高周波信号を送受信するためのコプレーナ線路と、中間周波信号を送受信するための中間周波回路と備えている。
かかる構成により、局部発振信号を中間周波回路からの中間周波信号にミキシングし、中間周波信号を高周波信号にアップコンバートして、コプレーナ線路に送り出す。また、局部発振信号をコプレーナ線路からの高周波信号にミキシングし、高周波信号を中間周波信号にダウンコンバートして、中間周波回路に送り込むようにしている。
【０００３】
【特許文献１】特表平１１−５１３２２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、ミキサは、局部発振信号用のポートと高周波信号用のポートと中間周波信号用のポートの３つのポートが必要であり、回路設計上の利便性や高動作特性化の観点から、これら３つのポートを同一基板上に形成することが望まれている。
かかる点において、上記従来のミキサは、３つのポートを同一基板上に備えている。しかしながら、この従来のミキサでは、局部発振信号用のスロット線路と高周波信号用のコプレーナ線路とが同一基板上にパターン形成されているが、中間周波信号用の中間周波回路がパターン形成されていない。すなわち、中間周波回路が、基板上に半田等で実装されているインダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで接続した構造になっている。このため、スロット線路やコプレーナ線路をパターン形成する工程とは全く異なった中間周波回路形成工程が必要のなり、この結果、ミキサの製造工程の複雑化とコストアップとを招くという問題が生じる。
このため、独立した３つのポートを同一基板上にパターン形成したミキサの登場が望まれていた。
【０００５】
この発明は、上述した課題を解決するためになされたもので、独立した３つのポートを同一基板上にパターン形成することができる構造にして、製造工程の削減と製造コストの低減化を図ったミキサ，高周波モジュール及び通信機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明は、基板の表面にパターン形成され且つ一方端が閉じ他方端が開口した第１及び第２のスロット線路と、基板の表面にパターン形成され且つ第２のスロット線路から分岐して基板縁で開口した第３の線路と、第１及び第２のスロット線路の間に実装され且つ第１のスロット線路内の信号を第２のスロット線路であって第３の線路の分岐部近傍に出力し又は分岐部からの信号を第１のスロット線路に出力する能動素子とを備えるミキサであって、第１又は第２のスロット線路のいずれかが、局部発振信号を独立に入力する線路であり、第１のスロット線路又は第３の線路のいずれかが、中間周波信号を独立に入力又は出力する線路であり、第１のスロット線路，第２のスロット線路又は第３の線路にいずれかが、高周波信号を独立に入力又は出力する線路である構成とした。
かかる構成により、  基板の表面に第１及び第２のスロット線路と第３の線路とをパターン形成することができる。また、局部発振信号を第１又は第２のスロット線路のいずれかから独立に入力することができ、中間周波信号を第１のスロット線路又は第３の線路のいずれかから独立に入力又は出力することができ、高周波信号を第１のスロット線路，第２のスロット線路又は第３の線路にいずれかから独立に入力又は出力することができる。
【０００７】
請求項２の発明は、請求項１に記載のミキサにおいて、第２のスロット線路から分岐し基板縁で開口する１対の平行なカットラインを形成して、これら１対のカットライン又は１対のカットラインと第２のスロット線路とで画成された導体部のいずれかを第３の線路として用い、能動素子として、電界効果型トランジスタを用い、第１のスロット線路から分岐して基板縁で開口するカットラインと第１のスロット線路とで画成された導体部に電界効果型トランジスタのゲート電極を接続すると共に、ドレイン電極を１対のカットラインと第２のスロット線路とで画成された導体部に接続した構成とする。
【０００８】
請求項３の発明は、請求項１又は請求項２に記載のミキサにおいて、第３の線路は、１対の平行なカットラインで成るコプレーナ線路である構成とした。
【０００９】
請求項４の発明は、請求項１又は請求項２に記載のミキサにおいて、第３の線路は、１対のカットラインと第２のスロット線路とで画成された導体部と基板裏面のグランド導体とで成るマイクロストリップ線路である構成とした。
【００１０】
請求項５の発明は、請求項４に記載のミキサにおいて、１対のカットラインと第２のスロット線路とで画成された導体部に、メアンダ状のインダクタを形成した構成とする。
かかる構成により、導体部とグランド導体で成るキャパシタとメアンダ状のインダクタとで整合回路を形成することができる。
【００１１】
請求項６の発明は、請求項１ないし請求項５のいずれかに記載のミキサにおいて、第１及び第２のスロット線路と対称的に又は非対称的に、スロット線路を裏面にも形成して、基板をＰＤＴＬ構造にし、ＰＤＴＬ構造に因る第１及び第２のスロット線路の遮断周波数を中間周波信号の周波数以上に設定した構成とする。
かかる構成により、中間周波信号が第１及び第２のスロット線路内に入り込むことを阻止することができる。
【００１２】
請求項７の発明は、請求項２ないし請求項６のいずれかに記載のミキサにおいて、第１のスロット線路を、局部発振信号を独立に入力する線路として用い、第３の線路を、中間周波信号を独立に入力又は出力する線路として用い、第２のスロット線路を、高周波信号を独立に入力又は出力する線路として用いるレジティブ型のミキサである構成とした。
【００１３】
請求項８の発明は、請求項２ないし請求項６のいずれかに記載のミキサにおいて、第１のスロット線路を、高周波信号を独立に出力する線路として用い、第３の線路を、中間周波信号を独立に入力する線路として用い、第２のスロット線路を、局部発振信号を独立に入力する線路として用いるドレイン注入型のミキサである構成とした。
【００１４】
請求項９の発明は、請求項２ないし請求項６のいずれかに記載のミキサにおいて、第１のスロット線路を、中間周波信号を独立に出力する線路として用い、第３の線路を、高周波信号を独立に入力する線路として用い、第２のスロット線路を、局部発振信号を独立に入力する線路として用いるゲート型のミキサである構成とした。
【００１５】
また、請求項１０の高周波モジュールは、請求項１ないし請求項９のいずれかに記載のミキサを備えた構成とする。
【００１６】
さらに、請求項１１の通信機は、請求項１０に記載の高周波モジュールを備えた構成とする。
【発明の効果】
【００１７】
以上詳しく説明したように、請求項１ないし請求項９の発明に係るミキサによれば、３つのポートを構成する第１及び第２のスロット線路と第３の線路とを、同一基板の表面にパターン形成することができ、局部発振信号，中間周波信号及び高周波信号をこれらの線路に独立に入力又は出力させることができるので、上記従来のミキサのように、インダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで基板に実装する工程を必要としない。この結果、ミキサの小型化とミキサの製造工程の削減と製造コストの低減化とを図ることができるという優れた効果がある。
特に、請求項６の発明によれば、フィルタ等の除去回路を用いることなく、中間周波信号が第１及び第２のスロット線路内に入り込むことを阻止することができるので、その分ミキサの小型化と低コスト化とを図ることができる。
【００１８】
そして、請求項１０及び請求項１１の発明によれば、小型で低コストの高周波モジュール及び通信機を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００２０】
図１は、この発明の第１実施例に係るミキサを示す分解斜視図であり、図２は、図１に示す基板の平面図であり、図３は、ミキサのブロック図であり、図４は、ＦＥＴの接続状態を示す部分拡大平面図である。
【００２１】
図１に示すように、この実施例のミキサはレジティブ型のアクティブミキサであり、基板１０上にパターン形成された第１のスロット線路２と第２のスロット線路３と第３の線路４と第１及び第２のスロット線路２，３間に実装された能動素子としてのＦＥＴ（電界効果型トランジスタ）５とを備えて成る。
【００２２】
基板１０は、誘電体板であり、その表面には、第１のスロット線路２と第２のスロット線路３と第３の線路４とがフォトリソグラフィ法や印刷法によってパターン形成されている。
【００２３】
図２及び図３に示すように、第１のスロット線路２は、局部発振信号ＬＯを独立に入力して、ＦＥＴ５側に伝送するための線路であり、基板縁に形成された開口端２ａから基板１０の中央部に向かい、その先端２ｂが閉じてショート（短絡）になっている。そして、先端２ｂ側が部分的に湾曲して、ＦＥＴ５を後述するＤＣ電極１１に接続するためのパッド部１１ａを形成している。
【００２４】
このような第１のスロット線路２は、第１のスロット線路２の先端２ｂ側において分岐し且つ基板の縁１０ｃで開口する１対のＤＣカットライン２１−１，２１−２を有している。
これらのＤＣカットライン２１−１，２１−２は、導体部としてのＤＣ電極１１を画成し、各ＤＣカットライン２１−１（２１−２）は、第１のスロット線路２の先端２ｂの手前（及び先端２ｂ）で略垂直に分岐して基板端１０ｃに向かい、その途中に、ショートスタブ２２−１（２２−１）を有している。ショートスタブ２２−１（２２−１）は、ＤＣカットライン２１−１（２１−２）側への局部発振信号ＬＯの流入を防止するためのスタブであり、その長さが、局部発振信号ＬＯの波長の４分の１に設定されている。
【００２５】
第２のスロット線路３は、高周波信号ＲＦを独立に入出力して、高周波信号ＲＦをＦＥＴ５側に伝送し又はＦＥＴ５側から開口端３ｂ側に伝送するための線路であり、基板１０の中央部に位置するショートの先端３ａから開口端３ｂに向かっている。この第２のスロット線路３の先端部側も部分的に湾曲して、ＦＥＴ５をＤＣ電極１２に接続するためのパッド部１２ａを形成している。
【００２６】
第３の線路４は、中間周波信号ＩＦを独立に入出力して、中間周波信号ＩＦをＦＥＴ５側に伝送し又はＦＥＴ５側から開口端４１ａ側に伝送するための線路であり、第２のスロット線路３から分岐して基板縁１０ｄで開口した１対のＤＣカットライン４１−１，４１−２で構成されるコプレーナ線路である。具体的には、各ＤＣカットライン４１−１（４１−２）は、第２のスロット線路３の先端３ａの先（及び先端３ａ）で略垂直に分岐して開口端４１ａに向かっている。すなわち、ＤＣカットライン４１−１，４１−２は、ＤＣカットライン４１−１，４１−２で画成された導体部としてのＤＣ電極１２と両側の導体部であるグランド電極１３，１４とで構成されたコプレーナ線路であり、第３の線路４は、このコプレーナ線路を中間周波信号ＩＦの入出力用線路として用いる。
このようなＤＣカットライン４１−１（４１−２）も、その途中に、ショートスタブ４２−１（４２−２）を有している。このショートスタブ４２−１（４２−２）は、ＤＣカットライン４１−１，４１−２側への高周波信号ＲＦの流入を防止するためのスタブであり、その長さが、高周波信号ＲＦの波長の４分の１に設定されている。
【００２７】
図１に示すＦＥＴ５は、第１のスロット線路２内の局部発振信号ＬＯを第２のスロット線路３内であって第３の線路４を構成するＤＣカットライン４１−１，４１−２の分岐部近傍に出力する素子であり、中間周波信号ＩＦを高周波信号ＲＦにアップコンバートし、また高周波信号ＲＦを中間周波信号ＩＦにダウンコンバートさせるための素子である。
このＦＥＴ５は、コプレーナ形状に配設されたゲート電極Ｇ，ドレイン電極Ｄ，ソース電極Ｓを有し、図４に示すように、ゲート端子Ｇのバンプ５０をＤＣ電極１１のパッド部１１ａに、ドレイン端子Ｄのバンプ５０をＤＣ電極１２のパッド部１２ａに、両ソース端子Ｓのバンプ５０をグランド電極１３にそれぞれ位置させた状態でフリップチップ実装されている。
【００２８】
次に、この実施例のミキサが示す作用及び効果について説明する。
図１及び図２において、ミキサ１の送信動作時には、中間周波信号ＩＦが第３の線路４に入力されると共に、局部発振信号ＬＯが第１のスロット線路２に入力される。すると、局部発振信号ＬＯがＦＥＴ５によって第３の線路４の分岐部に出力され、第３の線路４の中間周波信号ＩＦとミキシングされる。このミキシングによって、中間周波信号ＩＦの周波数と局部発振信号ＬＯの周波数との和及び差の周波数を有した高周波信号ＲＦが生成されて、第２のスロット線路３から開口端３ｂ側に送信される。すなわち、中間周波信号ＩＦが局部発振信号ＬＯによってアップコンバートされ、そのアップコンバート信号である高周波信号ＲＦが生成されることとなる。なお、中間周波信号ＩＦの周波数と局部発振信号ＬＯの周波数との差の周波数を有した信号については、図示しないフィルタ等を用いて除去することができる。
【００２９】
また、ミキサ１の受信動作時には、高周波信号ＲＦが第２のスロット線路３から入力されると共に、局部発振信号ＬＯが第１のスロット線路２に入力される。すると、局部発振信号ＬＯがＦＥＴ５によって第３の線路４の分岐部に出力され、第２のスロット線路３の高周波信号ＲＦとミキシングされる。このミキシングによって、高周波信号ＲＦの周波数と局部発振信号ＬＯの周波数との和及び差の周波数を有した中間周波信号ＩＦが生成されて、第３の線路４から開口端４１ａ側に受信される。すなわち、高周波信号ＲＦが局部発振信号ＬＯによってダウンコンバートされ、そのダウンコンバート信号である中間周波信号ＩＦが生成されることとなる。なお、高周波信号ＲＦの周波数と局部発振信号ＬＯの周波数との和の周波数を有した信号については、図示しないフィルタ等を用いて除去することができる。
【００３０】
このように、この実施例のミキサ１によれば、３つのポートである第１のスロット線路２と第２のスロット線路３と第３の線路４とを同一の基板１０の表面にパターン形成することができ、局部発振信号ＬＯ，中間周波信号ＩＦ及び高周波信号ＲＦをこれらの線路に独立に入力又は出力させることができる。そして、実装作業は、ＦＥＴ５のバンプによるフリップチップ実装作業のみである。このため、この実施例のミキサ１を用いれば、上記従来のミキサのようにインダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで基板に実装するという複雑な工程を必要としない。
【実施例２】
【００３１】
次に、この発明の第２実施例について説明する。
図５は、この発明の第２実施例に係るミキサを示す平面図であり、図６は、図５の矢視Ａ−Ａ断面図であり、図７は、ミキサのブロック図である。
この実施例は、第３の線路の構造が上記第１実施例と異なる。
具体的には、上記第１実施例のミキサ１では、第３の線路４としてＤＣカットライン４１−１，４１−２によるコプレーナ線路を適用した。これに対して、この実施例のミキサ１′では、図６に示すように、基板１０の裏面にグランド導体１５を形成し、図５に示すＤＣカットライン４１−１，４１−２の間のＤＣ電極１２をマイクロストリップ線路として適用した。そして、ＤＣ電極１２の基端部側に、メアンダ状のインダクタ１２ｂを形成した。すなわち、第３の線路４′を、ＤＣ電極１２とインダクタ１２ｂとグランド導体１５とで成るマイクロストリップ線路で構成した。
これにより、インダクタ１２ｂがインダクタンスＬを有し、キャパシタンスＣがインダクタ１２ｂ（ＤＣ電極１２）とグランド導体１５やグランド電極１３，１４との間に生じるので、図７に示すように、第３の線路４′上にインダクタンスＬとキャパシタンスＣとで成る整合回路が形成される。かかる整合回路のインピーダンスを図示しない外部の回路のインピーダンスとマッチングさせることで、変換利得が大きく且つ反射損失の少ないミキサを構成することができる。
【００３２】
発明者等はかかる点を確認すべく次のような実験を行った。
図８は、第３の線路における中間周波信号ＩＦの周波数と変換利得との関係を示す線図であり、図９は、第３の線路における中間周波信号ＩＦの周波数と挿入損失との関係を示す線図である。
上記第１実施例のミキサ１とこの第２実施例のミキサ１′の双方のミキサにおいて、−０．５ボルトのＤＣ電圧をＤＣ電極１１を通じてＦＥＴ５のゲート電極Ｇに印加すると共に、中間周波信号ＩＦを５７ＧＨｚの局部発振信号ＬＯでアップコンバートして、変換利得を測定したところ、図８に示すような結果を得た。
すなわち、第１実施例のミキサ１では、曲線Ｓ１に示すような結果を得た。これに対して、この第２実施例のミキサ１′では、曲線Ｓ２で示すように、変換利得が、中間周波信号ＩＦの周波数範囲３ＧＨｚ〜５ＧＨｚで、第１実施例のミキサ１の変換利得よりも約２ｄＢ以上も高くなった。
また、第１実施例に第３の線路４と第２実施例の第３の線路４′とのおける中間周波信号ＩＦの反射損失を測定したところ、第１実施例のミキサ１では、図９の曲線Ｓ１に示すような結果を得た。これに対して、この第２実施例のミキサ１′では、図９の曲線Ｓ２で示すように、反射損失が、中間周波信号ＩＦの周波数範囲２ＧＨｚ〜５ＧＨｚで、第１実施例のミキサ１の反射損失よりも約−１０ｄＢも低下した。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例３】
【００３３】
次に、この発明の第３実施例について説明する。
図１０は、この発明の第３実施例に係るミキサの表面側と裏面側とを示す斜視図である。
この実施例のミキサ１′′は、いわゆる「ＰＤＴＬ（Planer Dielectric Transmission Line）」といわれるタイプのミキサであり、基板１０の表裏両面にスロット線路等を形成した両面スロット構造タイプのものである。
具体的には、図１０に示すように、基板１０の表面１０ａ側に、上記第１実施例（又は第２実施例）の第１及び第２のスロット線路２，３と第３の線路４とＤＣカットライン２１−１，２１−２，４１−１，４１−２等のパターンを形成すると共に、ＦＥＴ５を実装している。そして、基板１０の裏面１０ｂにも、第１及び第２のスロット線路２，３と第３の線路４とＤＣカットライン２１−１，２１−２，４１−１，４１−２等と同形のパターン２′，３′，２１′−１，２１′−２，４１′−１，４１′−２等が形成されている。但し、この実施例のミキサ１′′は、完全な対称ＰＤＴＬではなく、ＦＥＴ５を裏面１０ｂに実装していない。
【００３４】
このように、ＰＤＴＬ構造にすることで、第１のスロット線路２及び第２のスロット線路３が遮断周波数ｆｃを有する。すなわち、第１のスロット線路２や第２のスロット線路３は、遮断周波数ｆｃ以下の周波数の信号を伝搬させない。
ところで、レジティブ型のミキサでは、上記第１及び第２実施例で説明したように、中間周波信号ＩＦを、第２のスロット線路３で分岐した第３の線路４から入力するため、中間周波信号ＩＦが第２のスロット線路３側に伝搬するおそれがある。
しかしながら、この実施例のように、ミキサをＰＤＴＬ構造にして、第１のスロット線路２や第２のスロット線路３の遮断周波数ｆｃを中間周波信号ＩＦの周波数よりも大きめに設定しておくことで、別体のフィルタ等を用いることなく、第２のスロット線路３への中間周波信号ＩＦの伝搬を阻止することができる。
【００３５】
また、この実施例のＰＤＴＬ構造は、ＦＥＴ５を基板１０の表面１０ａにだけ実装しているので、基板１０内の電力を基板１０の表面１０ａ側に集中させることが好ましい。かかる場合には、裏面１０ｂ側のスロット線路等のパターン２′，３′等の線路幅を広げる。これにより、パターン２′，３′の線路幅方向の容量が小さくなり、裏面１０ｂ側のインピーダンスが大きくなる。この結果、インピーダンスの小さな表面１０ａ側の電流が大きくなり、電力が表面１０ａ側に集中することとなる。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。
【実施例４】
【００３６】
次に、この発明の第４実施例について説明する。
図１１は、この発明の第４実施例に係るミキサのブロック図である。
この実施例のミキサは、ドレイン注入型のミキサである。
すなわち、図１１に示すように、高周波信号ＲＦを第１のスロット線路２から独立に出力し、中間周波信号ＩＦを第３の線路４から独立に入力すると共に、局部発振信号ＬＯを第２のスロット線路３に独立に入力する構成とした。
その他の構成、作用及び効果は、上記第１ないし第３実施例と同様であるので、その記載は省略する。
【実施例５】
【００３７】
次に、この発明の第５実施例について説明する。
図１２は、この発明の第５実施例に係るミキサのブロック図である。
この実施例のミキサは、ゲート型のミキサである。
すなわち、図１２に示すように、中間周波信号ＩＦを第１のスロット線路２から独立に出力し、高周波信号ＲＦを第３の線路４から独立に入力すると共に、局部発振信号ＬＯを第２のスロット線路３に独立に入力する構成とした。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。
【実施例６】
【００３８】
次に、この発明の第６実施例について説明する。
図１３は、この発明の第６実施例に係る高周波モジュールを示す分解斜視図であり、図１４は、高周波モジュールのブロック図である。
図１３に示すように、この実施例の高周波モジュール８は、各回路が形成された分割基板８１〜８５と、これらの分割基板８１〜８５を収納するパッケージ８６とを有して成る。
【００３９】
各分割基板８１〜８５は、ＰＤＴＬ構造の回路基板であり、各分割基板８１〜８５には、回路ブロックとして、アンテナ回路８１Ａ、共用器回路８２Ａ、送信回路８３Ａ、受信回路８４Ａ、発振回路８５Ａがそれぞれ形成されている。
【００４０】
図１４に示すように、分割基板８１に形成されたアンテナ回路８１Ａは、送信電波を送信し及び受信電波を受信するブロックであり、放射スロット８１ａによって構成される。また、分割基板８２に形成された共用器回路８２Ａは、アンテナ回路８１Ａに接続されてアンテナ共用器をなすブロックであり、共振器８２ａ等で構成される。分割基板８３に形成された送信回路８３Ａは、共用器回路８２Ａに接続されアンテナ回路８１Ａに向けて高周波信号ＲＦを出力するブロックであり、上記第３実施例のミキサ１′′と、帯域通過フィルタ８３ｂと、電力増幅器８３ｃとで構成されている。分割基板８４に形成された受信回路８４Ａは、共用器回路８２Ａに接続されアンテナ回路８１Ａによって受信した高周波信号ＲＦを入力するブロックであり、低雑音増幅器８４ａと、帯域通過フィルタ８４ｂと、上記第３実施例のミキサ１′′とで構成されている。分割基板８５に形成された発振回路８５Ａは、送信回路８３Ａと受信回路８４Ａとに接続され所定周波数の局部発振信号ＬＯを発振するブロックである。
【００４１】
一方、図１３において、パッケージ８６は、導電性金属材料のメッキ処理（メタライズ）が施された樹脂パッケージであり、上記分割基板８１〜８５がその内部に収納される。そして、パッケージ８６の上に取り付けられる蓋８７は、その中央部に開口８７ａを有し、この開口８７ａ内に、無給電アンテナ８８を有した電磁波透過可能な閉塞板８９が取り付けられている。これにより、無給電アンテナ８８が分割基板８１上の放射スロット８１ａと対向する。
なお、図１３及び図１４において、符号８６ａは、送信回路８３Ａに中間周波信号ＩＦを入力するための入力端子であり、符号８６ｂは、受信回路８４Ａから中間周波信号ＩＦを出力するための出力端子である。
また、この実施例においては、上記第３実施例のミキサ１′′を送信回路８３Ａと受信回路８４Ａとに適用した。これは、高周波モジュールの分割基板８１〜８５がＰＤＴＬ構造に成っているためである。したがって、分割基板８１〜８５がＰＤＴＬ構造でない高周波モジュールの場合には、ミキサ１（１′）等、上記いずれかの実施例のミキサを適用することができることは勿論である。
その他の構成、作用及び効果は上記第３実施例と同様であるので、その記載は省略する。
【実施例７】
【００４２】
次に、この発明の第７実施例について説明する。
図１５は、この発明の第７実施例に係る通信機の要部を示す斜視図であり、図１６は、通信機のブロック図である。
図１５において、符号９０は基板であり、上記第６実施例の高周波モジュール８とＢＢ（ベースバンド）チップ９とがこの基板９０に実装されている。
かかる構成により、ＢＢチップ９がＢＢ部として機能し、ＢＢチップ９で変調されたベースバンドの中間周波信号ＩＦが、出力端子９１から入力端子８６ａを介して高周波モジュール８（ＲＦ部として機能する）に入力される。すると、ベースバンドの中間周波信号ＩＦが送信回路８３Ａで高周波信号ＲＦに変換され、無給電アンテナ８８から電波として送信される。また、無給電アンテナ８８で受信され、受信回路８４Ａで周波数変換された中間周波信号ＩＦは、出力端子８６ｂからＢＢチップ９の入力端子９２に出力される。すると、この中間周波信号ＩＦがＢＢチップ９において所定のベースバンド信号に復調される。
その他の構成、作用及び効果は、上記第６実施例と同様であるので、その記載は省略する。
【００４３】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
上記第３実施例では、ＦＥＴ５が基板１０の裏面１０ｂに実装されていない非対称なＰＤＴＬ構造のミキサについて例示したが、ＦＥＴ５を基板１０の表面１０ａと裏面１０ｂの双方に実装した完全対称なＰＤＴＬ構造のミキサも、この発明の範囲に含まれることは勿論である。
また、第４実施例のドレイン注入型のミキサや第５実施例のゲート型のミキサにおいても、ＰＤＴＬ構造とすることができることは勿論である。
また、上記第７実施例では、高周波モジュール８とＢＢチップ９とで成る携帯電話等の通信機を例にして説明したが、ＢＢチップ９の代わりに信号処理部を用いることにより、ミリ波帯の高周波信号を送受信するレーダ装置にも適用することができることは明らかである。
【図面の簡単な説明】
【００４４】
【図１】この発明の第１実施例に係るミキサを示す分解斜視図である。
【図２】図１に示す基板の平面図である。
【図３】ミキサのブロック図である。
【図４】ＦＥＴの接続状態を示す部分拡大平面図である。
【図５】この発明の第２実施例に係るミキサを示す平面図である。
【図６】図５の矢視Ａ−Ａ断面図である。
【図７】ミキサのブロック図である。
【図８】第３の線路における中間周波信号の周波数と変換利得との関係を示す線図である。
【図９】第３の線路における中間周波信号の周波数と挿入損失との関係を示す線図である。
【図１０】この発明の第３実施例に係るミキサの表面側と裏面側とを示す斜視図である。
【図１１】この発明の第４実施例に係るミキサのブロック図である。
【図１２】この発明の第５実施例に係るミキサのブロック図である。
【図１３】この発明の第６実施例に係る高周波モジュールを示す分解斜視図である。
【図１４】高周波モジュールのブロック図である。
【図１５】この発明の第７実施例に係る通信機の要部を示す斜視図である。
【図１６】通信機のブロック図である。
【符号の説明】
【００４５】
１，１′，１′′…ミキサ、  ２…第１のスロット線路、  ２ａ，３ｂ，４１ａ…開口端、  ２ｂ，３ａ…先端、  ３…第２のスロット線路、  ４…第３の線路、  ５…ＦＥＴ、  ８…高周波モジュール、９…ＢＢチップ、  １０…基板、  １０ａ…表面、  １０ｂ…裏面、  １０ｃ，１０ｄ…基板縁、  １１，１２…ＤＣ電極、  １１ａ，１２ａ…パッド部、  １２ｂ…インダクタ、  １３，１４…グランド電極、  １５…グランド導体、  ２１−１，２１−２，４１−１，４１−２…ＤＣカットライン、  ２２−１，２２−１，４２−１，４２−２…ショートスタブ、  ５０…バンプ、  ２′，３′，２１′−１，２１′−２，４１′−１，４１′−２…パターン、  Ｇ…ゲート電極、  Ｄ…ドレイン電極、  Ｓ…ソース電極、  ＬＯ…局部発振信号、  ＲＦ…高周波信号、  ＩＦ…中間周波信号。
【図１】
2007184862.tif 000003
【図２】
2007184862.tif 000004
【図３】
2007184862.tif 000005
【図４】
2007184862.tif 000006
【図５】
2007184862.tif 000007
【図６】
2007184862.tif 000008
【図７】
2007184862.tif 000009
【図８】
2007184862.tif 000010
【図９】
2007184862.tif 000011
【図１０】
2007184862.tif 000012
【図１１】
2007184862.tif 000013
【図１２】
2007184862.tif 000014
【図１３】
2007184862.tif 000015
【図１４】
2007184862.tif 000016
【図１５】
2007184862.tif 000017
【図１６】
2007184862.tif 000018