(57)【要約】【課題】ハードディスクのヘッドの移動時間や、主軸モーターの回転時間を回避することでコンピュータの処理速度を向上させることを目的とする。【解決手段】コア論理チップ１１と、メインメモリモジュール１２と、設定モジュール１３とを含む模擬ハードディスクを構成する。設定モジュール１３は、メインメモリモジュール１２にメモリアクセス領域とハードディスクアクセス領域を設定する。コア論理チップ１１は、メモリコントローラ１１２と変換インターフェースコントローラ１１３とを含み、読み書き信号を受信すると、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断する。メモリ読み書き信号であると判断すればメモリコントローラ１１２へ送信し、ハードディスク読み書き信号であると判断すれば変換インターフェースコントローラ１１３へ送信しメモリ読み書き信号に変換する。【選択図】図１
2007128136.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータシステムに適用され、
少なくともメモリが含有されるメインメモリモジュールと、
当該メインメモリモジュールに対して、メモリアクセス領域とハードディスクアクセス領域を設定する設定モジュールと、
当該メインメモリモジュールのデータ読み書きを制御するコア論理本体と、
当該コア論理本体に信号接続され、メモリ読み書き信号を受信して、当該メモリアクセス領域のデータ読み書きを制御するメモリコントローラと、
当該コア論理本体に信号接続され、ハードディスク読み書き信号を受信して、当該ハードディスクアクセス領域のデータ読み書きを制御し、当該ハードディスク読み書き信号を当該メモリ読み書き信号に変換する変換インターフェースコントローラを有するコア論理チップと、が含有され、
当該コア論理本体が、当該コンピュータシステムからの当該メインメモリモジュールの読み書き信号を受信すると、当該読み書き信号が当該メモリ読み書き信号であるか当該ハードディスク読み書き信号であるかを判断し、当該読み書き信号が当該メモリ読み書き信号であると判断すれば、当該読み書き信号を当該メモリコントローラへ送信し、当該読み書き信号が当該ハードディスク読み書き信号であると判断すれば、当該読み書き信号を当該変換インターフェースコントローラへ送信することを特徴とする模擬ハードディスクの装置。
【請求項２】
当該メモリは、揮発性メモリであることを特徴とする請求項１記載の模擬ハードディスクの装置。
【請求項３】
当該設定モジュールは、基本入出力システムであることを特徴とする請求項１記載の模擬ハードディスクの装置。
【請求項４】
当該コア論理チップは、ノースブリッジチップ（Ｎｏｒｔｈ  Ｂｒｉｄｇｅ  Ｃｈｉｐ）やノースブリッジとサウスブリッジ（Ｓｏｕｔｈ  Ｂｒｉｄｇｅ  Ｃｈｉｐ）とを統合したチップであることを特徴とする請求項１記載の模擬ハードディスクの装置。
【請求項５】
当該変換インターフェースコントローラは、ハードディスクインターフェースをメモリインターフェースに変換するコントローラであることを特徴とする請求項１記載の模擬ハードディスクの装置。
【請求項６】
更に、当該メインメモリモジュールに信号接続される電源を有することを特徴とする請求項１記載の模擬ハードディスクの装置。
【請求項７】
コンピュータシステムに適用され、
当該コンピュータシステムのメインメモリモジュールに、メモリアクセス領域とハードディスクアクセス領域を設定するためのステップと、
当該メモリアクセス領域へのデータアクセスを制御するメモリコントローラと当該ハードディスクアクセス領域へのデータアクセスを制御する変換インターフェースコントローラとが設けられるコア論理チップを提供するステップと、
当該コア論理チップが当該コンピュータシステムからの当該メインメモリモジュールに対する読み書き信号を受信すると、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断するステップと、
当該読み書き信号がメモリ読み書き信号であると判断すれば、当該読み書き信号を当該メモリコントローラへ送信するステップと、
当該読み書き信号がハードディスク読み書き信号であると判断すれば、当該読み書き信号を当該変換インターフェースコントローラへ送信するステップと、が含有されることを特徴とする模擬ハードディスクの方法。
【請求項８】
当該設定ステップは、当該コンピュータシステムの基本入出力システムにより、当該メインメモリモジュールについて設定することを特徴とする請求項７記載の模擬ハードディスクの方法。
【請求項９】
当該コア論理チップは、ノースブリッジチップ（Ｎｏｒｔｈ  Ｂｒｉｄｇｅ  Ｃｈｉｐ）やノースブリッジとサウスブリッジ（Ｓｏｕｔｈ  Ｂｒｉｄｇｅ  Ｃｈｉｐ）とを統合したチップであることを特徴とする請求項７記載の模擬ハードディスクの方法。
【請求項１０】
当該変換インターフェースコントローラは、ハードディスクインターフェースをメモリインターフェースに変換するコントローラであることを特徴とする請求項７記載の模擬ハードディスクの方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、模擬ハードディスクの装置とその方法に関し、特に、メモリにより模擬ハードディスクを実現する装置とその方法に関するものである。
【背景技術】
【０００２】
コンピュータの普及と、コンピュータの機能が強化されることにより、コンピュータを支援する周辺機器も多くなっている。例えば、カードリーダ、ＵＳＢ装置、１３９４装置などがあり、また、ソフトウェア技術も伴って向上されるため、様々なソフトウェアが登場し種類が多様化している。これらの要因により、ユーザーがコンピュータを利用し続け、コンピュータが日常生活において不可欠なツールになることで、コンピュータには、ユーザーが使用する様々なデータが格納されることになる。
【０００３】
しかしながらコンピュータにおいては、データをシークすることに大量の時間が費やされている。また、多くのデータがハードディスクに格納されており、ハードディスク自身の構造特性のため、費やされるアクセス時間の大部分が、ヘッドを移動するデータのシーク時間（ｓｅｅｋ−ｔｉｍｅ）と主軸モータの回転時間（ｒｏｔａｔｉｏｎ  ｔｉｍｅ）となっている。これは、ハードディスクデータのアクセス速度がメモリと比較できないほど遅くなる主な要因である。例えば、コンピュータがハードディスクに格納されるデータを読み書きする時、中央処理装置の演算速度が速くても、ハードディスク自身の内部でデータを処理するための時間を待たなければならない。
【０００４】
ハードディスクの速度の向上について、例えば、特許文献１に記載されるハードディスクの速度を向上できるシステムは、従来の中央処理装置からのＩＯ指令を、読取りと書込みとの２つの作業に分けて同時に実行する。また、プログラム可能なレジスタでハードディスクのＩＯ周期時間を調整することで、異なるハードディスクの速度に互換性を持たせることができる。しかしながら特許文献１によれば、データが依然としてハードディスクに格納されるため、ハードディスクに対してデータ読取りをする時、依然としてヘッドを移動するデータのシーク時間（ｓｅｅｋ−ｔｉｍｅ）と主軸モータの回転時間（ｒｏｔａｔｉｏｎ  ｔｉｍｅ）が必要となる。
【特許文献１】米国特許  ＵＳ５，５９４，９２６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、模擬ハードディスクの装置とその方法を提供し、メインメモリにおいて、模擬ハードディスクを提供することにより、コンピュータ全体の処理速度をより向上する。
【課題を解決するための手段】
【０００６】
本発明は、上記の技術問題を解消するために、少なくともメモリが含有されるメインメモリモジュールと、メインメモリモジュールに対してメモリアクセス領域とハードディスクアクセス領域を設定する設定モジュールと、当該メインメモリモジュールのデータ読み書きを制御するコア論理本体とコア論理本体に信号接続されメモリ読み書き信号を受信して当該メモリアクセス領域のデータ読み書きを制御するメモリコントローラとコア論理本体に信号接続されハードディスク読み書き信号を受信してハードディスクアクセス領域のデータ読取りを制御しそしてハードディスク読み書き信号をメモリ読み書き信号に変換する変換インターフェースコントローラとを有するコア論理チップとが含有され、当該コア論理本体が、当該コンピュータシステムからのメインメモリモジュールに対する読み書き信号を受信すると、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断し、読み書き信号がメモリ読み書き信号であると判断すれば、読み書き信号をメモリコントローラへ送信し、読み書き信号がハードディスク読み書き信号であると判断すれば、読み書き信号を変換インターフェースコントローラへ送信する、コンピュータシステムに適用される、模擬ハードディスクの装置を提供する。
【０００７】
本発明は、上記の技術問題を解消するために、当該コンピュータシステムのメインメモリモジュールにメモリアクセス領域とハードディスクアクセス領域を設定するためのステップと、メモリアクセス領域へのデータアクセスを制御するメモリコントローラとハードディスクアクセス領域へのデータアクセスを制御する変換インターフェースコントローラとが設けられるコア論理チップを提供するステップと、当該コア論理チップがコンピュータシステムからのメインメモリモジュールに対する読み書き信号を受信すると読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断するステップと、当該読み書き信号がメモリ読み書き信号であると判断すれば当該読み書き信号をメモリコントローラへ送信するステップと、当該読み書き信号がハードディスク読み書き信号であると判断すれば当該読み書き信号を変換インターフェースコントローラへ送信するステップとが含有される、コンピュータシステムに適用される、模擬ハードディスクの方法を提供する。
【発明の効果】
【０００８】
本発明に係わる模擬ハードディスクの装置とその方法は、メインメモリモジュールにおいて、模擬ハードディスクを提供し、データをそれに格納することにより、コンピュータ全体の速度が有効に向上する。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら、本発明の目的を達成するための技術や手段及び効果を、詳しく説明するが、図面は、単に参考や説明のためだけのものであり、本発明が、それによって制限されるものではない。
【００１０】
メモリがデータを読取る速度はハードディスクとは比較できないほど速いため、本発明は、コンピュータシステムのメモリに、ハードディスクの機能を持たせる。メモリの一部の空間を模擬ハードディスクとして使用し、データを当該空間に格納することにより、コンピュータ全体の処理速度を向上するための、模擬ハードディスクの装置とその方法を提供する。
【００１１】
図１は、本発明に係わる実施の形態のシステムの構成図であり、本実施の形態は、中央処理装置１０と、コア論理チップ１１と、メインメモリモジュール１２と、設定モジュール１３と、サウスブリッジ（南橋）チップ１４（Ｓｏｕｔｈ  Ｂｒｉｄｇｅ  Ｃｈｉｐ）と、ハードディスク１５とを含み、コア論理チップ１１には、更に、コア論理本体１１１と、メモリコントローラ１１２と、変換インターフェースコントローラ１１３とを含む。尚、一般的にサウスブリッジチップとは、周辺機器のインターフェイスに接続したＬＳＩチップを指す。メモリコントローラ１１２と変換インターフェースコントローラ１１３は、それぞれ、コア論理本体１１１に信号接続され、コア論理本体１１１は、メインメモリモジュール１２のデータ読み書きを制御する。メモリコントローラ１１２は、メモリ読み書き信号を受信して、当該メモリ読み書き信号により、メインメモリモジュール１２に格納されるデータの読み書きを制御する。変換インターフェースコントローラ１１３は、ハードディスク読み書き信号を受信して、当該ハードディスク読み書き信号に対して、互換性のあるメインメモリモジュール１２が使用するメモリ信号に信号フォーマット変換をし、変換された後のメモリ信号により、メインメモリモジュール１２に格納されるデータの読み書きを制御する。コア論理チップ１１は、コンピュータシステムからのメインメモリモジュール１２に対する読み書き信号を受信して、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断する。メモリ読み書き信号であれば、メモリコントローラ１１２へ送信し、ハードディスク読み書き信号であれば、変換インターフェースコントローラ１１３へ送信する。
【００１２】
メインメモリモジュール１２は、コア論理チップ１１に信号接続され、メモリコントローラ１１２や変換インターフェースコントローラ１１３が出力したメモリ読み書き信号を受信する。メインメモリモジュール１２は、複数のメモリ１２１からなり、これらのメモリ１２１は、読取り速度が速い揮発性メモリであって、例えば、ＳＤＲＡＭやＤＤＲＡＭ等である。本実施の形態において、メインメモリモジュール１２は、コンピュータシステムが実行するデータやプログラムを格納するだけでなく、模擬ハードディスクとしても使用される。設定モジュール１３によりメインメモリモジュール１２に対して設定することによって、メインメモリモジュール１２は、コンピュータシステムにおいてメインメモリとして使用されるが、メモリアクセス領域と、模擬ハードディスクとして使用されるハードディスクアクセス領域との使用形式が異なる２種類の記憶領域に分けられる。これにより、コンピュータシステムが当該設定に基づいてメインメモリモジュール１２を認識する。また、メインメモリモジュール１２が使用するメモリ１２１は、揮発性メモリなので、コンピュータシステムの電源が切られると、メインメモリモジュール１２が電源を失ってデータを記憶できない。これを防止するため、本実施の形態では、メインメモリモジュール１２について、電源１６を用意することで、メインメモリモジュール１２において、ハードディスクとして使用されるハードディスクアクセス領域にデータが記憶されることを確保する。当該電源１６は、コンピュータシステムのスペア電源や電池（例えば、水銀電池）により実現される。
【００１３】
本実施の形態において、設定モジュール１３は、サウスブリッジチップ１４に信号接続され、メインメモリモジュール１２に対して設定を行なう過程において、メインメモリモジュール１２のメモリ１２１を単位として、上記のメモリアクセス領域とハードディスクアクセス領域に分割する。設定モジュール１３による設定により、コンピュータシステムは、再起動後、サウスブリッジチップ１４に信号接続されるハードディスク１５と、メインメモリモジュール１２の模擬ハードディスクとを認識することが出来る。本実施の形態において、メインメモリモジュール１２で模擬ハードディスクを実現するため、当該模擬ハードディスクについてデータ読取りをする場合、コンピュータシステムにとって一般のハードディスクのデータ読み書きと一緒で、いかなる変更も必要ではない。中央処理装置１０からのハードディスク読み書き信号は、読み書きデータがハードディスク１５に格納される場合、サウスブリッジチップ１４を介してハードディスク１５へ送信される。また、読み書きデータがメインメモリモジュール１２のハードディスクアクセス領域に格納される場合、変換インターフェースコントローラ１１３を介してメインメモリモジュール１２のハードディスクアクセス領域へ送信される。
【００１４】
上記のコア論理チップ１１は、ノースブリッジチップ（Ｎｏｒｔｈ  Ｂｒｉｄｇｅ  Ｃｈｉｐ）である。尚、一般的にノースブリッジチップとは、中央処理装置に接続したシステムコントローラとしてのＬＳＩチップを指す。また、変換インターフェースコントローラ１１３は、ハードディスクインターフェースをメモリインターフェースに変換するコントローラであり、ハードディスクインターフェースは、ＩＤＥやＳＡＴＡインターフェースであり、設定モジュール１３は、基本入出力システム（ＢＩＯＳ）である。
【００１５】
図２は、本発明に係わるもう一つの実施の形態のシステム構成図である。先の実施の形態と異なる所は、コア論理チップ１７が、ノースブリッジとサウスブリッジとを統合するチップであり、設定モジュール１３とハードディスク１５とが、それぞれにコア論理チップ１７に信号接続されることである。この実施の形態において、模擬ハードディスクの作動は、先の実施の形態と同じであり、メインメモリモジュール１２に、模擬ハードディスクであるハードディスクアクセス領域が形成される。
【００１６】
図３は、本発明の実施の形態の流れ図である。先の実施の形態のシステム構成に基づいて、模擬ハードディスクを設定する方法は次の各ステップを含む。まず、Ｓ３０１ではコンピュータを起動する。Ｓ３０３では設定モジュール１３へ入り、Ｓ３０５では模擬ハードディスクの大きさを設定する。続いてＳ３０７では、コンピュータが設定された模擬ハードディスクの大きさによりメインメモリモジュールを分割する。Ｓ３０９では、当該分割によりメインメモリモジュール１２に模擬ハードディスクが形成される。この時、メインメモリモジュール12に、メモリアクセス領域とハードディスクアクセス領域とが含まれる。Ｓ３１１では設定モジュール１３がここまでの設定を記憶する。これにより、コンピュータが再起動すると、メインメモリモジュール１２の模擬ハードディスクが認識される。
【００１７】
先の実施の形態によれば、コンピュータのメインメモリモジュールを、読み書きの機能を有する模擬ハードディスクとすることができる。ハードディスクを使用する大量のデータを、メインメモリモジュールの模擬ハードディスクに格納することにより、コンピュータ全体の処理速度が大幅に向上する。
【００１８】
また、メインメモリモジュールのハードウエア構成で、模擬ハードディスクを実現することで次の利点が得られる。
【００１９】
１、模擬ハードディスクの読み書き速度は、メインメモリの処理速度と同期しているので、待ち時間を必要としない。
２、模擬ハードディスクの設定は、基本的な入出力システムにより行われ、また設定終了後、コンピュータが自動的に模擬ハードディスクを認識できるため、ドライバーを必要としない。
３、模擬ハードディスクのデータ読み書きを、変換インターフェースコントローラによって制御することができるため、コンピュータシステムの資源を効率的に利用できる。
４、いかなるオペレーティングシステムとも、互換可能である。
５、コストを上昇させない。
【００２０】
本発明は、上記に詳述された技術により、従来の設計とは異なる設計を提供する。また、従来の技術と比べて技術的に進んだものであり、かつ公に知られたものではないため、特許発明の要件を満たすと考える。
【００２１】
上記の図面や説明は、ただ単に、本発明の実施の形態の一例を示したものであり、この技術に詳しい当業者であれば、上記の説明に従って様々な変更や改良が簡単にできるが、当該変更や改良が本発明の精神や特許請求の範囲に含まれることは言うまでもない。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態におけるシステム構成図である。
【図２】本発明のもう一つの実施の形態におけるシステム構成図である。
【図３】本発明の実施の形態における流れ図である。
【符号の説明】
【００２３】
１０    中央処理装置
１１、１７  コア論理チップ
１２  メインメモリモジュール
１３  設定モジュール
１４  サウスブリッジチップ
１５  ハードディスク
１１１  コア論理本体
１１２  メモリコントローラ
１１３  変換インターフェースコントローラ
１２１  メモリ
【図１】
2007128136.tif 000003
【図２】
2007128136.tif 000004
【図３】
2007128136.tif 000005