(57)【要約】【課題】マスク開口径の大きさに差のある溝を形成する際、疎密パターン間差により溝形状加工精度が低減し、ゲート酸化膜の耐圧劣化が生じる。【解決手段】シリコン基板１０上に下地膜１１，１２と酸化防止膜１３との積層膜を形成し、積層膜を選択的にドライエッチングして開口部を形成し、シリコン基板１０の表面を露出させ、シリコン基板の露出部をエッチングして分離溝１８を形成し、分離溝に絶縁膜１６ａを埋め込んで素子分離層を形成する。分離溝を形成する工程では、ウェットエッチングによりシリコン基板の露出部に逆台形状の溝を形成し、ドライエッチングにより溝深化処理を行う。シリコン基板へのプラズマダメージの問題がなく、マスク開口径による疎密パターン差の発生を抑制し、溝形状加工精度の向上を図り、浅溝部分のエッジ付近でのゲート酸化膜の耐圧劣化も抑制する。また、溝先端部がＶ字型になることを回避する。【選択図】図２
2007110006.tif 000002
【特許請求の範囲】
【請求項１】
（１００）シリコン基板上に下地膜と酸化防止膜との積層膜を形成する工程と、
前記積層膜を選択的にドライエッチングして開口部を形成し、前記シリコン基板の表面を露出させる工程と、
前記シリコン基板の露出部をエッチングして分離溝を形成する工程と、
前記分離溝に絶縁膜を埋め込んで素子分離層を形成する工程とを備え、
前記分離溝を形成する工程は、
ウェットエッチングにより前記シリコン基板の前記露出部に逆台形状の溝を形成する工程と、
ドライエッチングにより溝深化処理を行う工程とからなることを特徴とする半導体装置の製造方法。
【請求項２】
前記分離溝を形成する工程は、
前記シリコン基板の前記開口部付近の前記下地膜への酸溶液を用いた等方性ウェットエッチングにより前記開口部下に位置する前記シリコン基板に前記開口部より幅が広い浅溝部を形成する工程と、
前記浅溝部へのアルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程とからなる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記分離溝を形成する工程は、
前記シリコン基板の前記開口部付近の前記下地膜への酸溶液を用いた等方性ウェットエッチングにより前記開口部下に位置する前記シリコン基板に前記開口部より幅が広い浅溝部を形成する工程と、
前記開口部において前記シリコン基板にボロンイオンを注入する工程と、
前記浅溝部へのアルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程とからなる請求項１に記載の半導体装置の製造方法。
【請求項４】
前記分離溝を形成する工程は、
前記開口部において前記シリコン基板にボロンイオンを注入する工程と、
アルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記逆台形状の溝のうち（１１１）面の両端がそれぞれ部分的にマスクされるように絶縁膜を堆積する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程と、
前記堆積絶縁膜を除去する工程とからなる請求項１に記載の半導体装置の製造方法。
【請求項５】
前記分離溝を形成する工程は、
前記開口部において前記シリコン基板にボロンイオンを注入する工程と、
アルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記逆台形状の溝のうち（１１１）面の全体がマスクされるように絶縁膜を堆積する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程と、
前記堆積絶縁膜を除去する工程と、
アルカリ溶液を用いた異方性ウェットエッチングにより前記分離溝の底部に逆台形状を形成する工程とからなる請求項１に記載の半導体装置の製造方法。
【請求項６】
前記ウェットエッチングは、アルカリ溶液を用いて前記露出部に（１１１）の異方性エッチング処理を行い、エッチング露出面が全て（１１１）面になる前に前記処理を停止させ、
前記溝深化処理のドライエッチングは、前記（１１１）面を維持しながらエッチングする請求項１から請求項５までのいずれかに記載の半導体装置の製造方法。
【請求項７】
さらに、前記分離溝を形成する工程の後において、酸素ラジカル酸化法を用いて前記分離溝の丸め酸化を行う工程を備えた請求項１から請求項６までのいずれかに記載の半導体装置の製造方法。
【請求項８】
さらに、前記分離溝を形成する工程の後において、前記分離溝を埋める工程と、表面を平坦化する工程と、表面を平坦化した後、エッチバックを行う工程とを有している請求項１から請求項６までのいずれかに記載の半導体装置の製造方法。
【請求項９】
（１００）シリコン基板と、分離溝と、前記分離溝に埋め込まれた絶縁物とを有し、
前記分離溝は、底面には（１００）面、底面端部には（１１１）面、側面には（０１１）面、側面上端部には（１１１）面が表れていることを特徴とする半導体装置。
【請求項１０】
前記分離溝の前記側面上端部の（１１１）面は、前記底面端部の（１１１）面よりも幅が広い請求項９に記載の半導体装置。
【請求項１１】
前記分離溝の前記側面の長さが３００〜４００ｎｍである請求項９または請求項１０に記載の半導体装置。
【請求項１２】
前記分離溝の上端の幅は、前記分離溝の底面の幅よりも大きい請求項９から請求項１１までのいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩなどの半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、ＣＭＯＳ−ＬＳＩの素子分離プロセスとしてＳＴＩ（Shallow TrenchIsolation）技術が注目されている。以下、図１３〜図１５を用いて従来のＳＴＩの形成方法について説明する。
【０００３】
まず、図１３（ａ）に示すように、（１００）主面のシリコン基板４０上に下地膜としてのＳｉＯ2 膜４１、ポリシリコン膜４２、酸化防止膜としての窒化シリコン膜４３、反射防止膜（ＡＲＣ）４４及び露光開口処理されたレジストパターン４５が形成されている。
【０００４】
次に、図１３（ｂ）に示すように、反射防止膜４４、窒化シリコン膜４３、ポリシリコン膜４２及びＳｉＯ2 膜４１をドライエッチング及び酸素アッシング処理にて除去する。その結果、シリコン基板４０が開口部に露出する。
【０００５】
次に、図１４（ａ）に示すように、シリコン基板４０に対して、ＣＦ系ガスを用いたドライエッチングにより異方性エッチングを行う。
【０００６】
次に、図１４（ｂ）に示すように、レジスト４５、反射防止膜４４を硫過水洗浄処理により除去し、ワンバスのウェットエッチング処理の後、分離溝の保護酸化として、酸素ラジカル酸化法としてＩＳＳＧ（In-Situ Stream Generation）アニールを用いて１０００〜１１５０℃で酸化処理して分離溝の丸め酸化を行う。なお、硫化水とは、硫酸と過酸化水素水の混合液のことである。
【０００７】
次に、図１４（ｃ）に示すように、ＨＤＰ−ＮＳＧ膜４６を約５５０〜７００ｎｍ堆積する。
【０００８】
次に、図１５（ａ）に示すように、ＲＯレジスト４７を堆積する。
【０００９】
次に、図１５（ｂ）に示すように、酸化膜ドライエッチング処理によりＲＯドライエッチング処理を行った後、突出したＲＯレジスト４７及びＨＤＰ−ＮＳＧ膜４６を硫過水洗浄及び化学的機械研磨により平坦化する。
【００１０】
次に、図１５（ｃ）に示すように、窒化シリコン膜４３をドライエッチングにて除去し、ポリシリコン膜４２及びＳｉＯ2 膜４１をウェットエッチングにより除去する。以上によって、従来形成法によるＳＴＩが形成される。
【特許文献１】特開平７−１６１８０８号公報（第３頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら従来の技術では、マスク開口径の大きさに差のある溝を形成する際、マスク開口径の大きいパターンと小さいパターンとでは、図１４（ａ）のように、ＣＦ系ガスによるドライエッチング工程により、側面のファセットが異なる溝が形成される。これにより、浅溝部の曲率半径が異なる形状が形成される。つまり、マスク開口径に依存する疎密パターン間差により溝形状加工精度が低減するという問題が発生する。特に、図１５（ｃ）の左側の溝のようにファセット角度の大きい形状では、浅溝部分のエッジ付近にてゲート酸化膜が薄く形成されることによるデバイスのゲート酸化膜耐圧劣化も懸念される。特許文献１においても、同様に疎密パターン間差による溝形状加工精度の低減が懸念される。
【００１２】
本発明は上記の課題を克服する状態でＳＴＩを形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明による半導体装置の製造方法は、
（１００）シリコン基板上に下地膜と酸化防止膜との積層膜を形成する工程と、
前記積層膜を選択的にドライエッチングして開口部を形成し、前記シリコン基板の表面を露出させる工程と、
前記シリコン基板の露出部をエッチングして分離溝を形成する工程と、
前記分離溝に絶縁膜を埋め込んで素子分離層を形成する工程とを備え、
前記分離溝を形成する工程は、
ウェットエッチングにより前記シリコン基板の前記露出部に逆台形状の溝を形成する工程と、
ドライエッチングにより溝深化処理を行う工程とからなることを特徴とするものである。
【００１４】
従来の場合には、分離溝を形成するに際して、ＣＦ系ガスを用いたドライエッチングであったために、シリコン基板へのプラズマダメージが不規則であり、マスク開口径の大きい分離溝とマスク開口径の小さい分離溝とで、ファセット角度など形状が異なるが、本発明によれば、第１段階でウェットエッチングにより逆台形状の溝を形成し、第２段階でドライエッチングにより溝深化処理を行うので、シリコン基板へのプラズマダメージの問題がなく、マスク開口径による疎密パターン差の発生を抑制することができる。すなわち、溝形状加工精度の向上を図ることができる。また、その結果として、浅溝部分のエッジ付近でのゲート酸化膜の耐圧劣化も抑制することができる。
【００１５】
上記の製造方法において、前記分離溝を形成する工程については、
前記シリコン基板の前記開口部付近の前記下地膜への酸溶液を用いた等方性ウェットエッチングにより前記開口部下に位置する前記シリコン基板に前記開口部より幅が広い浅溝部を形成する工程と、
前記浅溝部へのアルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程とからなる、という好ましい態様がある。
【００１６】
ここで、酸溶液としてはＢＨＦ（バッファードフッ酸）などが好ましい。また、アルカリ溶液としては水酸化アンモニウムなどが好ましい。この態様によれば、浅溝部形成の際にアルカリ溶液による異方性エッチングを用いることにより、シリコン基板の面方位（１１１）面に沿ってエッチングが進行するため、溝形状加工精度を確保しやすいものとなる。
【００１７】
また、上記の製造方法において、前記分離溝を形成する工程については、
前記シリコン基板の前記開口部付近の前記下地膜への酸溶液を用いた等方性ウェットエッチングにより前記開口部下に位置する前記シリコン基板に前記開口部より幅が広い浅溝部を形成する工程と、
前記開口部において前記シリコン基板にボロンイオンを注入する工程と、
前記浅溝部へのアルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程とからなる、という好ましい態様がある。
【００１８】
この態様は、ボロンイオン注入、アルカリ溶液異方性ウェットエッチング、ドライエッチング溝深化処理の順に特徴がある。この態様によれば、アルカリ溶液を用いた異方性ウェットエッチングを行う前に、ボロンイオンを注入することにより、ウェットエッチングに対して時間制御を与え、さらに溝形状加工精度を向上させ、パターン間差形状バラツキを抑制することができる。また、その結果として、電界集中及び応力集中の問題を解決し、ゲート酸化膜耐圧もさらに向上できる。
【００１９】
また、上記の製造方法において、前記分離溝を形成する工程については、
前記開口部において前記シリコン基板にボロンイオンを注入する工程と、
アルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記逆台形状の溝のうち（１１１）面の両端がそれぞれ部分的にマスクされるように絶縁膜を堆積する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程と、
前記堆積絶縁膜を除去する工程とからなる、という好ましい態様がある。ここで、絶縁膜としては、ＴＥＯＳ（テトラエトキシシラン）膜などが好ましい。
【００２０】
この態様は、ボロンイオン注入前の下地膜への酸溶液を用いた等方性ウェットエッチングがなく、かつ、（１１１）面両端に対する絶縁膜による部分的マスクに特徴がある。この態様によれば、上記と同様に、ボロンイオン注入によるウェットエッチングの時間制御で溝形状加工精度を向上させることができるとともに、（１１１）面両端に対する部分的マスクにより、溝深化処理の溝をさらに細幅にできる。
【００２１】
また、上記の製造方法において、前記分離溝を形成する工程については、
前記開口部において前記シリコン基板にボロンイオンを注入する工程と、
アルカリ溶液を用いた異方性ウェットエッチングにより前記シリコン基板露出部に逆台形状の溝を形成する工程と、
前記逆台形状の溝のうち（１１１）面の全体がマスクされるように絶縁膜を堆積する工程と、
前記開口部のシリコン基板露出部へのドライエッチングにより溝深化処理を行う工程と、
前記堆積絶縁膜を除去する工程と、
アルカリ溶液を用いた異方性ウェットエッチングにより前記分離溝の底部に逆台形状を形成する工程とからなる、という好ましい態様がある。
【００２２】
この態様は、ボロンイオン注入前の下地膜への酸溶液を用いた等方性ウェットエッチングがなく、かつ、（１１１）面に対する絶縁膜の全面マスクと、アルカリ溶液を用いた異方性ウェットエッチングの２回の処理に特徴がある。この態様によれば、上記と同様に、ボロンイオン注入によるウェットエッチングの時間制御で溝形状加工精度を向上させることができるとともに、（１１１）面に対する全面マスクと２回のアルカリ溶液を用いた異方性ウェットエッチングにより、溝深化処理の溝をさらに細幅にできる。
【００２３】
また、上記の製造方法において、前記ウェットエッチングは、アルカリ溶液を用いて前記露出部に（１１１）の異方性エッチング処理を行い、エッチング露出面が全て（１１１）面になる前に前記処理を停止させ、前記溝深化処理のドライエッチングは、前記（１１１）面を維持しながらエッチングするという態様がある。
【００２４】
この態様によれば、浅溝部形成のためのアルカリ溶液による異方性エッチングの際に、時間制御を行うことにより溝形状加工精度が向上する。
【００２５】
また、上記の製造方法において、さらに、前記分離溝を形成する工程の後において、酸素ラジカル酸化法を用いて前記分離溝の丸め酸化を行う工程を備えるという態様がある。ここで、酸素ラジカル酸化法としては、ＩＳＳＧ（In-Situ Stream Generation）アニールを用いた酸化処理が好ましい。
【００２６】
この態様によれば、浅溝部形成の際に酸素ラジカル酸化法を用いた丸め酸化を行うことにより、ゲート酸化膜の耐圧が向上する。
【００２７】
また、上記の製造方法において、さらに、前記分離溝を形成する工程の後において、前記分離溝を埋める工程と、表面を平坦化する工程と、表面を平坦化した後、エッチバックを行う工程とを有しているという態様がある。これは、分離溝に絶縁膜を埋め込むことにより、ＳＴＩとして機能を果たすものである。
【００２８】
本発明による半導体装置は、（１００）シリコン基板と、分離溝と、前記分離溝に埋め込まれた絶縁物とを有し、前記分離溝は、底面には（１００）面、底面端部には（１１１）面、側面には（０１１）面、側面上端部には（１１１）面が表れていることを特徴とするものである。
【００２９】
これによれば、浅溝部にファセットをつけることにより、溝エッジ部の酸化膜の薄膜化防止が可能となるため、ゲート酸化膜の耐圧を向上することができる。
【００３０】
上記の半導体装置において、前記分離溝の前記側面上端部の（１１１）面は、前記底面端部の（１１１）面よりも幅が広いという態様がある。これによれば、浅溝部にファセットをつけることにより、溝エッジ部の酸化膜の薄膜化防止が可能となり、ゲート酸化膜の耐圧が向上する。
【００３１】
また、上記の半導体装置において、前記分離溝の前記側面の長さが３００〜４００ｎｍであるという態様がある。これによれば、溝を３００〜４００ｎｍとすることにより、ＳＴＩとして応用可能となる。
【００３２】
また、上記の半導体装置において、前記分離溝の上端の幅は、前記分離溝の底面の幅よりも大きいという態様がある。この場合、浅溝部を溝底部よりも大きくすることにより、ゲート酸化膜の耐圧が向上する。
【発明の効果】
【００３３】
本発明によれば、第１段階でウェットエッチングにより逆台形状の溝を形成し、第２段階でドライエッチングにより溝深化処理を行うので、シリコン基板へのプラズマダメージの問題がなく、マスク開口径による疎密パターン差の発生を抑制し、溝形状加工精度の向上を図ることができる。その結果として、浅溝部分のエッジ付近でのゲート酸化膜の耐圧劣化も抑制することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明にかかわる半導体装置の製造方法の実施の形態を図面に基づいて詳細に説明する。
【００３５】
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００３６】
図１〜図４は本発明の実施の形態１における半導体装置の製造方法を示すものであり、図１〜図４において、１０は（１００）シリコン基板、１１は下地膜としてのＳｉＯ2 膜、１２は下地膜としてのポリシリコン膜、１３は酸化防止膜としての窒化シリコン膜、１４は反射防止膜（ＡＲＣ）、１５はレジスト、１６はＨＤＰ−ＮＳＧ膜、１７はＲＯレジストである。
【００３７】
まず、図１（ａ）に示すように、（１００）主面のシリコン基板１０上にＳｉＯ2膜１１、ポリシリコン膜１２、窒化シリコン膜１３、反射防止膜１４及び露光開口処理されたレジスト１５のパターンが形成されている。なお、図１（ａ）は活性領域用マスク露光工程後の状態を示しており、レジスト開口部の径の大きさによっては、以後行われるエッチング処理により形成される溝形状が異なってくるので、応用するデバイスによっては開口部形状の調整が必要となってくる。
【００３８】
次に、図１（ｂ）に示すように、反射防止膜１４、窒化シリコン膜１３、ポリシリコン膜１２及びＳｉＯ2 膜１１をドライエッチング及び酸素アッシング処理にて除去し、シリコン基板１０が開口部に露出する。
【００３９】
次に、図１（ｃ）に示すように、酸溶液を用いたウェットエッチングとして、ＢＨＦ（バッファードフッ酸）を使用してＳｉＯ2 膜１１をエッチングする。その際、エッチング領域が開口部領域よりも片端約１０〜２０ｎｍ広くなるように等方性エッチング処理を行う。
【００４０】
次に、図２（ａ）に示すように、開口部のシリコン露出部にボロンイオンの注入（ボロン濃度１×１０20ｃｍ-3相当）を行う。
【００４１】
次に、図２（ｂ）に示すように、アルカリ溶液を用いたウェットエッチングとして、硫酸及び水酸化アンモニウムを使用してシリコン基板１０をエッチングする。その際、シリコン基板１０の露出部全てが（１１１）面になる前に処理を停止させるようにして、異方性エッチング処理を行う。
【００４２】
次に、図２（ｃ）に示すように、ドライエッチング工程を用いてシリコン基板１０の露出部にて（１００）面に沿って約２５０〜４００ｎｍの溝深化処理を行う。
【００４３】
次に、図３（ａ）に示すように、レジスト１５、反射防止膜１４を硫過水洗浄処理により除去した後、ワンバスのウェットエッチング処理の後、分離溝の保護酸化として、酸素ラジカル酸化法としてＩＳＳＧ（In-Situ Stream Generation）アニールを用いて１０００〜１１５０℃で酸化処理して分離溝の丸め酸化を行う。
【００４４】
次に、図３（ｂ）に示すように、ＨＤＰ−ＮＳＧ膜１６を約５５０〜７００ｎｍ堆積する。
【００４５】
次に、図３（ｃ）に示すように、ＲＯレジスト１７を堆積する。
【００４６】
次に、図４（ａ）に示すように、酸化膜ドライエッチング処理によりＲＯドライエッチング処理を行う。
【００４７】
次に、図４（ｂ）に示すように、突出したＲＯレジスト１７及びＨＤＰ−ＮＳＧ膜１６を硫過水洗浄及び化学的機械研磨により平坦化を行う。
【００４８】
次に、図４（ｃ）に示すように、窒化シリコン膜１３をドライエッチングにて、ポリシリコン膜１２及びＳｉＯ2 膜１１をウェットエッチングにより除去する。シリコン基板１０における分離溝１８に絶縁物１６ａが埋め込まれたＳＴＩが形成されている。
【００４９】
（実施の形態２）
以下、本発明の実施の形態２について、図面を参照しながら説明する。
【００５０】
図５〜図８は本発明の実施の形態２における半導体装置の製造方法を示すものであり、図５〜図８において、２０は（１００）シリコン基板、２１はＳｉＯ2 膜、２２はポリシリコン膜、２３は窒化シリコン膜、２４は反射防止膜、２５はレジスト、２６はＴＥＯＳ膜、２７はＨＤＰ−ＮＳＧ膜、２８はＲＯレジストである。
【００５１】
まず、図５（ａ）に示すように、（１００）主面のシリコン基板２０上にＳｉＯ2膜２１、ポリシリコン膜２２、窒化シリコン膜２３、反射防止膜２４及び露光開口処理されたレジスト２５のパターンが形成されている。なお、図５（ａ）は活性領域用マスク露光工程後の状態を示しており、レジスト開口部の径の大きさによっては、以後行われるエッチング処理により形成される溝形状が異なってくるので、応用するデバイスによっては開口部形状の調整が必要となってくる。
【００５２】
次に、図５（ｂ）に示すように、反射防止膜２４、窒化シリコン膜２３、ポリシリコン膜２２及びＳｉＯ2 膜２１をドライエッチング及び酸素アッシング処理にて除去し、シリコン基板２０が開口部に露出する。
【００５３】
次に、図５（ｃ）に示すように、開口部のシリコン露出部にボロンイオンの注入（ボロン濃度１×１０20ｃｍ-3相当）を行う。
【００５４】
次に、図６（ａ）に示すように、アルカリ溶液を用いたウェットエッチングとして、硫酸及び水酸化アンモニウムを使用してシリコン基板２０をエッチングする。その際、シリコン基板２０の露出部全てが（１１１）面になる前に処理を停止させるようにして、異方性エッチング処理を行う。
【００５５】
次に、図６（ｂ）に示すように、レジスト２５、反射防止膜２４を硫過水洗浄処理により除去する。
【００５６】
次に、図６（ｃ）に示すように、逆台形状溝底部の（１１１）面の両端がそれぞれ部分的にマスクされるようにＴＥＯＳ（テトラエトキシシラン）膜２６の堆積を行う。
【００５７】
次に、図７（ａ）に示すように、ドライエッチング工程を用いてシリコン基板２０の露出部にて（１００）面に沿って約２５０〜４００ｎｍの溝深化処理を行う。
【００５８】
図６（ｃ）において、ＴＥＯＳ膜２６によって逆台形状溝底部の（１１１）面の両端それぞれを部分的にマスクするのは、図７（ａ）において、溝底部に（１１１）面を残すためである。この点において、実施の形態３の場合の全面的にマスクするのとは異なる（図１０（ｃ）、図１１（ａ）参照）。
【００５９】
次に、図７（ｂ）に示すように、図６（ｃ）にて堆積したＴＥＯＳ膜２６を洗浄により除去した後、ワンバスのウェットエッチング処理の後、分離溝の保護酸化として、酸素ラジカル酸化法としてＩＳＳＧ（In-Situ Stream Generation）アニールを用いて１０００〜１１５０℃で酸化処理して分離溝の丸め酸化を行う。
【００６０】
次に、図７（ｃ）に示すように、ＨＤＰ−ＮＳＧ膜２７を約５５０〜７００ｎｍ及びＲＯレジスト２８を堆積する。
【００６１】
次に、図８（ａ）に示すように、酸化膜ドライエッチング処理によりＲＯドライエッチング処理を行う。
【００６２】
次に、図８（ｂ）に示すように、突出したＲＯレジスト２８及びＨＤＰ−ＮＳＧ膜２７を硫過水洗浄及び化学的機械研磨により平坦化を行う。
【００６３】
次に、図８（ｃ）に示すように、窒化シリコン膜２３をドライエッチングにて、ポリシリコン膜２２及びＳｉＯ2 膜２１をウェットエッチングにより除去する。シリコン基板２０における分離溝２９に絶縁物２７ａが埋め込まれたＳＴＩが形成されている。
【００６４】
（実施の形態３）
以下、本発明の実施の形態３について、図面を参照しながら説明する。
【００６５】
図９〜図１２は本発明の実施の形態３における半導体装置の製造方法を示すものであり、図９〜図１２において、３０は（１００）シリコン基板、３１はＳｉＯ2 膜、３２はポリシリコン膜、３３は窒化シリコン膜、３４は反射防止膜、３５はレジスト、３６はＴＥＯＳ膜、３７はＨＤＰ−ＮＳＧ膜、３８はＲＯレジストである。
【００６６】
まず、図９（ａ）に示すように、（１００）主面のシリコン基板３０上にＳｉＯ2膜３１、ポリシリコン膜３２、窒化シリコン膜３３、反射防止膜３４及び露光開口処理されたレジスト３５のパターンが形成されている。なお、図９（ａ）は活性領域用マスク露光工程後の状態を示しており、レジスト開口部の径の大きさによっては、以後行われるエッチング処理により形成される溝形状が異なってくるので、応用するデバイスによっては開口部形状の調整が必要となってくる。
【００６７】
次に、図９（ｂ）に示すように、反射防止膜３４、窒化シリコン膜３３、ポリシリコン膜３２及びＳｉＯ2 膜３１をドライエッチング及び酸素アッシング処理にて除去し、シリコン基板３０が開口部に露出する。
【００６８】
次に、図９（ｃ）に示すように、開口部のシリコン露出部にボロンイオンの注入（ボロン濃度１×１０20ｃｍ-3相当）を行う。
【００６９】
次に、図１０（ａ）に示すように、アルカリ溶液を用いたウェットエッチングとして、硫酸及び水酸化アンモニウムを使用してシリコン基板３０をエッチングする。その際、シリコン基板３０の露出部全てが（１１１）面になる前に処理を停止させるようにして、異方性エッチング処理を行う。
【００７０】
次に、図１０（ｂ）に示すように、レジスト３５、反射防止膜３４を硫過水洗浄処理により除去する。
【００７１】
次に、図１０（ｃ）に示すように、逆台形状溝底部の（１１１）面の全体がマスクされるようにＴＥＯＳ膜３６の堆積を行う。
【００７２】
次に、図１１（ａ）に示すように、ドライエッチング工程を用いてシリコン基板３０の露出部にて（１００）面に沿って約２５０〜４００ｎｍの溝深化処理を行う。
【００７３】
図１０（ｃ）において、ＴＥＯＳ膜３６によって逆台形状溝底部の（１１１）面の全体をマスクするのは、図１１（ａ）において、溝底部に（１１１）面を残さないようにするためである。この点において、実施の形態２の場合の部分的にマスクするのとは異なっている（図６（ｃ）、図７（ａ）参照）。
【００７４】
次に、図１１（ｂ）に示すように、アルカリ溶液を用いたウェットエッチングとして、硫酸及び水酸化アンモニウムを使用してシリコン基板３０をエッチングする。その際、シリコン基板３０の露出部全てが（１１１）面になる前に処理を停止させるようにして、異方性エッチング処理を行う。
【００７５】
次に、図１１（ｃ）に示すように、図１０（ｃ）にて堆積したＴＥＯＳ膜３６を洗浄により除去した後、ワンバスのウェットエッチング処理の後、分離溝の保護酸化として、酸素ラジカル酸化法としてＩＳＳＧ（In-Situ Stream Generation）アニールを用いて１０００〜１１５０℃で酸化処理して分離溝の丸め酸化を行う。
【００７６】
次に、図１２（ａ）に示すように、ＨＤＰ−ＮＳＧ膜３７を約５５０〜７００ｎｍ及びＲＯレジスト３８を堆積する。
【００７７】
次に、図１２（ｂ）に示すように、酸化膜ドライエッチング処理によりＲＯドライエッチング処理を行う。
【００７８】
次に、図１２（ｃ）に示すように、突出したＲＯレジスト３８及びＨＤＰ−ＮＳＧ膜３７を硫過水洗浄及び化学的機械研磨により平坦化を行う。
【００７９】
次に、図１２（ｄ）に示すように、窒化シリコン膜３３をドライエッチングにて、ポリシリコン膜３２及びＳｉＯ2 膜３１をウェットエッチングにより除去する。シリコン基板３０における分離溝３９に絶縁物３７ａが埋め込まれたＳＴＩが形成されている。
【００８０】
（実施の形態４）
本発明の実施の形態４における半導体装置は、（１００）シリコン基板と埋め込み絶縁物を有する。溝底面には（１００）面及び（１１１）面を有する。（１１０）面からなる側面の上方の溝浅部には、溝底面よりフレア型に広がる（１１１）面を有する。上記（１１０）側面の長さ、つまり溝深さを３００〜４００ｎｍとする。上記浅溝部の径は上記深溝部のそれよりも大きい形状を有する。上記浅溝部と上記深溝部の一部分は共に（１１１）面に沿った（１１０）面に対しておよそ５２°のファセットを有する。
【産業上の利用可能性】
【００８１】
本発明は、ＬＳＩなどの半導体装置において、マスク開口径による疎密パターン差の発生がなく、また溝形状加工精度が高く、浅溝部分のエッジ付近でのゲート酸化膜の耐圧劣化を抑制する技術として有用である。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の形態１における半導体装置の製造方法の各工程を示す断面図（その１）
【図２】本発明の実施の形態１における半導体装置の製造方法の各工程を示す断面図（その２）
【図３】本発明の実施の形態１における半導体装置の製造方法の各工程を示す断面図（その３）
【図４】本発明の実施の形態１における半導体装置の製造方法の各工程を示す断面図（その４）
【図５】本発明の実施の形態２における半導体装置の製造方法の各工程を示す断面図（その１）
【図６】本発明の実施の形態２における半導体装置の製造方法の各工程を示す断面図（その２）
【図７】本発明の実施の形態２における半導体装置の製造方法の各工程を示す断面図（その３）
【図８】本発明の実施の形態２における半導体装置の製造方法の各工程を示す断面図（その４）
【図９】本発明の実施の形態３における半導体装置の製造方法の各工程を示す断面図（その１）
【図１０】本発明の実施の形態３における半導体装置の製造方法の各工程を示す断面図（その２）
【図１１】本発明の実施の形態３における半導体装置の製造方法の各工程を示す断面図（その３）
【図１２】本発明の実施の形態３における半導体装置の製造方法の各工程を示す断面図（その４）
【図１３】従来の技術における半導体装置の製造方法の各工程を示す断面図（その１）
【図１４】従来の技術における半導体装置の製造方法の各工程を示す断面図（その２）
【図１５】従来の技術における半導体装置の製造方法の各工程を示す断面図（その３）
【符号の説明】
【００８３】
１０  （１００）シリコン基板
１１  ＳｉＯ2 膜
１２  ポリシリコン膜
１３  窒化シリコン膜
１４  反射防止膜（ＡＲＣ）
１５  レジスト（パターン）
１６  ＨＤＰ−ＮＳＧ膜
１６ａ  絶縁物
１７  ＲＯレジスト
１８  分離溝
２０  （１００）シリコン基板
２１  ＳｉＯ2 膜
２２  ポリシリコン膜
２３  窒化シリコン膜
２４  反射防止膜（ＡＲＣ）
２５  レジスト（パターン）
２６  ＴＥＯＳ膜
２７  ＨＤＰ−ＮＳＧ膜
２７ａ  絶縁物
２８  ＲＯレジスト
２９  分離溝
３０  （１００）シリコン基板
３１  ＳｉＯ2 膜
３２  ポリシリコン膜
３３  窒化シリコン膜
３４  反射防止膜（ＡＲＣ）
３５  レジスト（パターン）
３６  ＴＥＯＳ膜
３７  ＨＤＰ−ＮＳＧ膜
３７ａ  絶縁物
３８  ＲＯレジスト
３９  分離溝
【図１】
2007110006.tif 000003
【図２】
2007110006.tif 000004
【図３】
2007110006.tif 000005
【図４】
2007110006.tif 000006
【図５】
2007110006.tif 000007
【図６】
2007110006.tif 000008
【図７】
2007110006.tif 000009
【図８】
2007110006.tif 000010
【図９】
2007110006.tif 000011
【図１０】
2007110006.tif 000012
【図１１】
2007110006.tif 000013
【図１２】
2007110006.tif 000014
【図１３】
2007110006.tif 000015
【図１４】
2007110006.tif 000016
【図１５】
2007110006.tif 000017