(57)【要約】【課題】封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。【解決手段】本発明に係る半導体装置１は、導電性を有する剛体からなる基板２と、該基板の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム６と、を備えている。前記基板２は、一方の面に開口する凹部及び／又は貫通孔２ａを備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルム６により充填されている形態をなす。【選択図】図１
2007194388.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有する剛体からなる基板と、
該基板の少なくとも一方の面に絶縁部を介して配された導電部と、
該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、
を備えたことを特徴とする半導体装置。
【請求項２】
前記基板は、一方の面に開口する凹部及び／又は貫通孔を備え、
該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルムにより充填されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板は、一方の面に開口する凹部及び／又は貫通孔を備え、
該凹部及び／又は該貫通孔の内側に前記導電部の一部が配されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記基板は、他方の面に半導体素子を備えていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
導電性を有する剛体からなる基板と、該基板の少なくとも一方の面に絶縁部を介して配された導電部と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、を備えた半導体装置の製造方法であって、
前記基板の一方の面に、前記絶縁部と前記導電部とを順に重ねて形成する工程Ａと、
前記基板から離間させて前記導電部側に前記フィルムを配置し、該基板を熱処理する工程Ｂと、
減圧雰囲気において、該基板に設けた導電部に該フィルムを重ね合わせた後、加圧雰囲気に置換することにより、該基板を覆うように前記フィルムを貼り合せる工程Ｃと、
露光処理により、前記フィルムに所定のパターニングを施す工程Ｄと、
を少なくとも順に備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記基板として、一方の面に開口する凹部及び／又は貫通孔を備えた半導体基材を用いることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記基板として、一方の面に開口する凹部及び／又は貫通孔を備えた半導体基材を用い、前記工程Ａにおいて、該凹部及び／又は貫通孔の内側に、前記導電部の一部を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の封止構造に係り、たとえば基板上に形成された配線や、基板上に搭載されたＭＥＭＳ素子などのデバイス素子の耐食性を向上させるために、封止部を形成する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、基板上に形成された配線や、基板上に搭載されたデバイス素子などを封止する手段としては、たとえば上方に向かって開口するキャビティが形成された基板において、機能素子が配置されたキャビティを覆うように封止用樹脂シートを重ね合わせ、該封止用樹脂シートを加熱して溶融することで、キャビティ内に封止用樹脂を効率よく充填し、機能素子を封止用樹脂によって封止する方法が提案されている（特許文献１参照）。
【０００３】
また、近年デバイス自体の小型化や高機能化を図るため、基板の一方の面から他方の面に連通してなる貫通電極が形成された貫通配線基板を用いてデバイスを積層するようにした半導体装置が提案されている。
この貫通配線基板を用いた半導体装置の構造及び該基板上に形成された配線を封止する手段としては、たとえば図９及び図１０に示すように、二通りが存在する。
【０００４】
図９に示す半導体装置１０１は、導電性を有する基板１０２と、基板１０２に一方の面から他方の面に連通して形成された貫通孔１０２ａと、該貫通孔１０２ａ内に露呈するようにして前記基板１０２の一方の面に配された電極１０４と、該貫通孔１０２ａ内に絶縁部１０３を介して金属等の導電性を有する部材を完全に埋め込むことにより形成した貫通電極１０８と、前記基板１０２上に絶縁部１０３を介して配された配線部１０５と、該配線部１０５を覆うように配された封止部１０６とにより構成され、必要に応じ封止部１０６に配線部１０５が露呈する開口部１０６ａを形成してバンプ１０７を設けるようにしたものである。
【０００５】
一方、図１０に示す半導体装置１１１は、導電性を有する基板１１２と、基板１１２に一方の面から他方の面に連通して形成された貫通孔１１２ａと、該貫通孔１１２ａ内に露呈するようにして前記基板１１２の一方の面に配された電極１１４と、該貫通孔１１２ａ内に一方の面に開口する凹状の空間１１９を残すように、その内壁面に絶縁部１１３を介して金属等の導電性を有する部材を被覆した貫通電極１１８と、前記基板１１２上に絶縁部１１３を介して配された配線部１１５と、該配線部１１５を覆うように配された封止部１１６とにより構成され、必要に応じ封止部１１６に配線部１１５が露呈する開口部１１６ａを形成してバンプ１１７を設けるようにしたものである。
【０００６】
しかしながら、上記特許文献１に記載の技術は、表面に段差を有しているとボイド（隙間）が発生し易いという問題がある。また、上記特許文献１に記載の技術では、封止用樹脂を溶融するために高温で加熱する必要があり、デバイス素子が高温にさらされて電気的な支障を生じる虞があるため望ましくない。しかも、貫通孔内に空間を残すように形成された貫通電極を有する半導体装置において、導電部を覆うために上記特許文献１に記載の技術をそのまま適用することはできない。
また、貫通配線基板における前者構造の場合は、貫通配線部形成をめっきなどで行なうが、開口径が２０〜１００μｍφ、深さ５０〜２５０μｍ程度の微細な貫通孔１０２ａを完全に埋め込むには、基板一枚当り２〜１０時間程度かかってしまい、量産性がわるい。
一方、後者構造の場合は、前者構造に比べてめっき時間が短く、長くても１時間程度で形成可能である。そのため、貫通配線基板を用いた半導体装置としては、後者構造を有するものが望ましい。
【０００７】
ところが、この後者構造の場合、図１０に示すように、一方の面に開口する凹状の空間１１９内では貫通配線部の配線が剥き出しのため、酸素や水分などの外部環境による酸化・腐食が起こってしまう問題がある。そこで、配線を保護する目的で、前記空間１１９内に絶縁性の封止材を充填して埋め込むようにすると、図１１に示すように、空間１１９の底部まで完全に封止材が行き届かず（充填されず）、基板１１２の一方の面側に位置することとなる貫通電極１１８の底部１１８ａと、充填された封止部１１６の下端部１１６ａとの間に、空気が残ってボイド（隙間）１１０Ａが発生してしまうことがある。また、図１２に示すように、空間１１９の内部が完全に封止材で満たされず、貫通電極１１８の側部１１８ｂと、充填された封止部１１６との間に、空気が残ってボイド１１０Ｂが発生してしまうこともある。さらに、図１３に示すように、空間１１９の内部が完全に封止材で満たされても、該封止部１１６内に空気が入り込んでボイド１１０Ｃが発生してしまうこともある。そのため、配線を保護する目的で、単純に空間１１９内に絶縁性の封止材を充填して埋め込むようにしただけでは、ボイド１１０Ａ，１１０Ｂ，１１０Ｃ内に存在する空気が、配線部１１５や貫通電極１１８といった導電部の酸化・腐食を引き起こしてしまう問題がある。
【０００８】
したがって、ボイドの発生を抑制して封止し、耐食性を向上させるようにした半導体基板の封止構造と、製造の際の工程数・時間を減少させ、さらに製品の歩留まりを向上せしめた半導体装置の製造方法に関する改良が望まれている。
【特許文献１】特開平８−４５９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置を提供することを目的とする。
【００１０】
また、本発明は、封止される被対象物に段差部が存在しても、該段差部を含む領域に封止部を形成する際に、該段差部に起因したボイドの発生を抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１に係る半導体装置は、導電性を有する剛体からなる基板と、該基板の少なくとも一方の面に絶縁部を介して配された導電部と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、を備えたことを特徴とする。
【００１２】
本発明の請求項２に係る半導体装置は、請求項１において、前記基板は、一方の面に開口する凹部及び／又は貫通孔を備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルムにより充填されていることを特徴とする。
【００１３】
本発明の請求項３に係る半導体装置は、請求項１において、前記基板は、一方の面に開口する凹部及び／又は貫通孔を備え、該凹部及び／又は該貫通孔の内側に前記導電部の一部が配されていることを特徴とする。
【００１４】
本発明の請求項４に係る半導体装置は、請求項１において、前記基板は、他方の面に半導体素子を備えていることを特徴とする。
【００１５】
本発明の請求項５に係る半導体装置の製造方法は、導電性を有する剛体からなる基板と、該基板の少なくとも一方の面に絶縁部を介して配された導電部と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、を備えた半導体装置の製造方法であって、前記基板の一方の面に、前記絶縁部と前記導電部とを順に重ねて形成する工程Ａと、前記基板から離間させて前記導電部側に前記フィルムを配置し、該基板と該フィルムとを熱処理する工程Ｂと、減圧雰囲気において、該基板に設けた導電部に該フィルムを重ね合わせた後、加圧雰囲気に置換することにより、該基板を覆うように前記フィルムを貼り合せる工程Ｃと、露光処理により、前記フィルムに所定のパターニングを施す工程Ｄと、を少なくとも順に備えることを特徴とする。
【００１６】
本発明の請求項６に係る半導体装置の製造方法は、請求項５において、前記基板として、一方の面に開口する凹部及び／又は貫通孔を備えた半導体基材を用いることを特徴とする。
【００１７】
本発明の請求項７に係る半導体装置の製造方法は、請求項５において、前記基板として、一方の面に開口する凹部及び／又は貫通孔を備えた半導体基材を用い、前記工程Ａにおいて、該凹部及び／又は貫通孔の内側に、前記導電部の一部を形成することを特徴とする。
【発明の効果】
【００１８】
本発明の請求項１に係る半導体装置は、導電性を有する剛体からなる基板の少なくとも一方の面に絶縁部を介して配された導電部を感光性樹脂からなるフィルムで覆うように構成されている。ゆえに、継ぎ目のない均一な厚さを有するフィルムが封止材となって導電部を覆うことで、封止される被対象物に段差部（基板の表面形状に起因する段差の他に、絶縁部や導電部の膜厚に起因する段差等も含む）を備えていても、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置を提供することができる。しかも、封止材が感光性樹脂からなるフィルムであり、封止後に所定のパターニングを施すことが可能であるので、設計上の自由度が高い半導体装置とすることができる。
【００１９】
また、本発明の請求項４に係る半導体装置の製造方法は、基板の一方の面に、絶縁部と導電部とを順に重ねて形成し、基板から離間させて前記導電部側に感光性樹脂からなるフィルムを配置し、該基板と該フィルムとを熱処理する。また、減圧雰囲気において、該基板に設けた導電部に該フィルムを重ね合わせた後、加圧雰囲気に置換することにより、該基板を覆うように前記フィルムを貼り合せる。その後、露光処理により、前記フィルムに所定のパターニングを施す構成としたことにより、導電部が感光性樹脂からなるフィルムで覆われた半導体装置を形成できる。ゆえに、基板へのフィルムの貼り合わせが減圧雰囲気において行われることによってボイドの原因となる基板上の気体が除去され、封止される被対象物に段差部が存在しても、該段差部を含む領域に封止部を形成する際に、該段差部に起因したボイドの発生を抑制できる。したがって、耐食性を向上させることができると共に、製造上の工程数・時間を減少させ、さらに製品の歩留まりを向上せしめた半導体装置の製造を可能とすることができる。
【発明を実施するための最良の形態】
【００２０】
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、半導体装置の第一構造を概念的に示す断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
【００２１】
本実施形態における半導体装置１は、図１に示すとおり、貫通電極８が形成された基板２と、該基板２の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部３及び該導電部５を覆うように配された感光性樹脂からなるフィルム（以下、単に「フィルム」という。）６と、を少なくとも備えている。
【００２２】
基板２は、導電性を有する剛体からなり、たとえば厚みが数百μｍ程度をしたシリコン（Ｓｉ）などの半導体や金属等からなる基板を挙げることができる。
この基板２には、一方の面から他方の面へ連通するように形成された中空部からなる貫通孔２ａが形成されている。また、基板２は、一方の面及び他方の面に加え、前記貫通孔２ａの内壁面に絶縁部３が形成されている。この貫通孔２ａは、たとえば２０〜１００μｍφの口径で、５０〜２５０μｍの深さを有する微細孔であり、その内部に空間５ａを残すように絶縁部３を介して内壁面に導電材料を被覆することにより、配線として用いられる貫通電極８が形成されている。なお、図示例では、基板２上に一つだけ貫通孔２ａが形成されたものとなっているが、基板２上に形成される貫通孔２ａの数は特に限定されない。
【００２３】
また、基板２は、図１に示すように、他方の面内に半導体素子９を備えるものであっても良い。半導体素子としては、たとえばＩＣチップやＣＣＤ素子等の光素子、またはマイクロリレー、マイクロスイッチ、圧力センサ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池といった機能素子が挙げられる。なお、その場合の貫通孔２ａは、他方の面に配されたデバイス側の電極４が貫通孔２ａを介して露呈するように形成される。
【００２４】
絶縁部３は、基板２の表層部を絶縁化処理することにより形成され、その厚さは、所要の絶縁性を具備可能な厚さに設定される。
また、絶縁部３は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂を塗布することにより形成するようにしても良い。この場合、絶縁部３は、例えばスピンコート法、キャスティング法、ディスペンス法等により、ウエハ基板１上に塗布することで形成することができる。また、絶縁部３に使われる材料は感光性をもち、フォトリソグラフィ技術を利用してパターニングすることにより形成するものも可能である。
【００２５】
導電部５は、前記基板２の少なくとも一方の面側に、絶縁部３を介して配された配線層である。ただし、図１に示すような構成とした半導体装置１の場合、例えば、基板２として、一方の面に開口する凹部及び／又は貫通孔を備えた半導体基材を用いる場合には、該凹部及び／又は貫通孔の内側に、前記導電部の一部を配する形態としてもよい。
この導電部５の材料としては、たとえばＣｕやＡｌ、Ｎｉ、Ａｕといった導電性に優れた金属材料等を用いることができ、その厚さは、たとえば０．５〜２０μｍである。また、導電部５は、電極４との密着性に優れると共に、導電部５を構成する元素が電極４や基板２内に拡散しない材料を用いれば、さらに好ましい。そして、導電部５は、たとえば電解銅めっき法等のめっき法などにより形成することができる。
【００２６】
また、導電部５は、二種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造であっても良い。この場合、外側の層には、電極４をなす材質との密着性に優れる材料や、導電部５と、電極４又は基板２との間で元素移動（拡散）が生じるのを防止できる金属材料（バリアメタル）を配し、内側の層には、導電性の高い金属を配した構成とすることが好ましい。
【００２７】
さらに、導電部５と貫通孔２ａ（もしくは絶縁部３）との間、又は導電部５と後述するフィルム６との間に、たとえば応力緩和作用のある材料や元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構造としても良い。たとえば導電部５がＣｕからなる場合、バリアメタルとしてＴａＮ、Ｔａ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＳｉＮ等が挙げられ、それぞれ密着性に優れている。また、それら以外にも、Ｃｒ、ＴｉＷ等が、密着性の高いバリアメタルとして挙げられる。
【００２８】
フィルム６は、絶縁部３や導電部５といった被対象物上に密着するように貼り合わされた感光性の樹脂よりなる封止部であり、ドライフィルムソルダーレジスト等とも呼ばれている絶縁体である。また、フィルム６は、加熱によって変形性が付与されるものである。このフィルム６の厚さは、２０〜５０μｍ程度であり、図１に示すように、数百μｍ程度をした厚さの基板２に形成された、２０〜１００μｍφの口径を有する貫通孔２ａの内部に空間５ａを残して貫通電極８を形成する場合、前記フィルム６の一部、すなわち前記空間５ａの開口部に位置するフィルム６の下面側領域が、前記空間５ａ内に充填されたものとなる。
【００２９】
そして、必要に応じ、フィルム６に配線部５が露呈する開口部６ａを形成し、バンプ７を設けるようにしても良い。これにより外部基板等との電気的な接続が可能となる。
【００３０】
次に、本発明における第一構造の半導体装置の製造方法の一例について説明する。
図２乃至図６は、その製造工程の一例を順次示す断面図である。
まず、所定の位置に、一方の面から他方の面へ連通し、２０〜１００μｍの口径を有する貫通孔２ａが形成され、一方の面及び他方の面に加え、前記貫通孔２ａの内壁面に絶縁部３が形成されている基板２を用意する。このような基板２としては、たとえば、直径４インチ（１００ｍｍ）で厚さが１５０〜７００μｍのもの、直径６インチ（１５０ｍｍ）で厚さが２００〜７００μｍのもの、直径８インチ（２００ｍｍ）で厚さが３５０〜７７５μｍのもの、等が挙げられる。この際、絶縁部３は、基板２の表層部及び貫通孔２ａの内壁面を絶縁化処理することにより形成され、その厚さは、たとえば０．１〜３μｍ程度である。
【００３１】
次に、図２に示すように、前記貫通孔２ａの他方の面に電極４を配すると共に、前記基板２の一方の面側に絶縁部３を介して配線としての導電部５、及び前記貫通孔２ａの内壁面に絶縁部３を介し、その内部に空間５ａを残すように配線としての貫通電極８を連続して形成する。このように空間５ａを残すようにした貫通電極８を導電部５と共に形成することで、貫通孔２ａ内を完全に充填する場合に比べて配線形成（工程）時間を短縮することができる。また、この基板２は、他方の面内に半導体素子９を備えている。
【００３２】
次いで、図３に示すように、真空チャンバ１０内のステージ（図示せず）に基板２を設置すると共に、基板２と接触しないように離間させて厚さ２０〜５０μｍのフィルム６を基板２の加工面側にセットし、真空ラミネータを用いて、導電部５や貫通電極８等が形成された基板２の表面を感光性樹脂よりなるフィルム６で覆うようにする。このとき、ステージは、基板が８０−１００℃程度の温度となるように加熱する。
そして、真空チャンバ１０内を真空引きして、５００−１０Ｐａ程度まで減圧する。したがって、前記空間５ａ内は減圧されて、陰圧状態となる。なお、ラミネートは、感光性フィルムを使用するため、イエロールーム環境下で行なわれる。
【００３３】
引き続き、図４に示すように、真空雰囲気内で、基板２を下方より押し上げることでフィルム６側に加圧、またはフィルム６を上方から基板２へ向けて加圧し、基板２の表面にフィルム６を重ね合わせてラミネートを行なう。このとき、加える圧力は０．２−０．７ＭＰａ程度とする。そして、フィルム６は加熱された基板２に接することで、その熱が伝わって加温され、基板２との接触部分が変形性を有する状態となる。
【００３４】
さらに、図５に示すように、チャンバ１０内を加圧雰囲気に置換（大気開放）することによりフィルム６を加圧し、その一部、すなわち貫通電極８の形成によって生じた空間５ａの開口部に位置し、変形性を有する状態となっているフィルム６の下面側領域が、陰圧となっている前記空間５ａ内に引き込まれて奥（底）まで完全に充填されたものとなり、基板２上の導電部５等を覆うように、フィルム６を基板２に密着して貼り合せることができる。この際、フィルム６の厚さは２０〜５０μｍであるが、その一部が、５０〜１００μｍの口径を有する深さ２００μｍの貫通孔２ａに貫通電極８を形成することで生じた空間５ａ内に引き込まれても、基板表面部は全体的に厚さが大きく変化することなく、均一な厚みを維持することができる。
【００３５】
なお、一般的に使用されている真空ラミネータでは、基板とフィルムとが一部接触した状態でラミネートを行なうため、その接触した部分から気泡が抜けないこと、基板に対し接触する部分がコントロールできないことにより、ボイドが抜けきらない不良が、たとえば５０％程度の歩留まりで多数発生するが、この方法では、微細孔内の充填及び、ラミネートした際には微細孔内にボイドが無い状態のものが、９５−１００％の割合の歩留まりでラミネートすることが可能である。
【００３６】
そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム６に所定のパターニングを施し、たとえばフィルム６に導電部５を露出させる開口部（接続パッド）６ａを形成することで、開口部６ａを介してバンプ７を設けることが可能な、図１に示す半導体装置１とすることができる。
【００３７】
したがって、貫通電極が形成された基板を用いた半導体装置の場合、１チップの１穴にボイドが発生しても、そのチップは不良となるため、ウエハ全体に渡り不良が発生する可能性があるが、このように感光性フィルムを使うことにより、真空工程が使用可能であり、基板とフィルムの界面もしくはフィルムの中にボイドが残ってしまうことを抑制し、基板上の導電部等をフィルムによって覆ってしまうと共に、貫通電極の形成によって生じた空間の内部にフィルムを充填することで、貫通電極を外部環境から保護し、耐食性を向上させることができる。
【００３８】
また、感光性フィルムでのラミネートなので、導電部や貫通電極等を、継ぎ目が無く均一な厚さを有するフィルムで一括して覆うことができ、ラミネート後は、フォトリソにより直接パターン形成が可能なため、パターニングレジスト等を再度使用する必要は無く、工程が単純化できる。このため、工程数や工程時間の短縮ができる。
さらに、工程温度が、たとえば１５０℃より高温になることがないため、デバイス素子が形成されているような基板にも適用可能である。
【００３９】
また、本発明は、貫通電極によって段差が形成された配線を封止した半導体装置に限らず、図７及び図８に示すように、導電部自体や基板によって段差が形成された配線を封止する半導体装置とすることもできる。
図７は、本発明の半導体装置の第二構造を概念的に示す断面図である。
本実施形態における半導体装置１１は、図７に示すとおり、一方の面に開口する凹部１８が多数形成された基板１２と、該基板１２の少なくとも一方の面に絶縁部１３を介して前記凹部１８に沿って配された導電部１５と、該絶縁部１３及び該導電部１５を覆うように配された感光性樹脂からなるフィルム１６とを少なくとも備えている。
【００４０】
このような基板１２の凹部１８による段差を有する半導体装置１１の場合も、真空チャンバ内のステージに基板１２を設置すると共に、基板１２と接触しないように離間させて厚さ２０〜５０μｍのフィルム１６を基板１２の加工面側にセットし、基板１２を加熱する。次いで、真空雰囲気内で、基板１２に設けた導電部１５にフィルム１６を重ね合わせ、その後、チャンバ内を加圧雰囲気に置換することにより、フィルム１６の一部、すなわち基板１２の凹部１８沿って配された導電部１５により形成された段部と接したフィルム１６の下面側が、陰圧となっている前記段部に引き込まれて充填されたものとなり、基板１２上の導電部１５等を覆うようにフィルム１６を貼り合せ、ラミネートを行なうことができる。
【００４１】
これにより、基板上に大きな段差があり、配線自体も段差を有するものとなる場合であっても、真空ラミネータを用いて、これらの配線を感光性樹脂よりなるフィルムで覆うことで、前記段差に起因したボイドの発生を抑制して封止することが出来る。
そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム１６に所定のパターニングを施して、たとえばフィルム１６に導電部１５を露出させる開口部（接続パッド）１６ａを形成することで、優れた耐食性を備える、図７に示すような半導体装置１１とすることができる。
【００４２】
また、図８は、本発明の半導体装置の第三構造を概念的に示す断面図である。
本実施形態における半導体装置２１は、図８に示すとおり、上面が平坦な基板２２と、該基板２２の少なくとも一方の面に絶縁部２３を介して配された大きな厚さを有する導電部２５と、該絶縁部２３及び該導電部２５を覆うように配された感光性樹脂からなるフィルム２６とを少なくとも備え、前記導電部２５は、両端部側にそれぞれ段部２８，２８を有している。
【００４３】
このような導電部２５の端部側での段部２８による段差を有する半導体装置２１の場合も、真空チャンバ内のステージに基板２２を設置すると共に、基板２２と接触しないように離間させて厚さ２０〜５０μｍのフィルム２６を基板２２の加工面側にセットし、基板２２を加熱する。次いで、真空雰囲気内で、基板２２に設けた導電部２５にフィルム２６を重ね合わせ、その後、チャンバ内を加圧雰囲気に置換することにより、フィルム２６の一部、すなわち導電部２５の端部側に形成された段部２８と接するフィルム２６の下面側が、陰圧となっている前記段部２８に引き込まれて充填されたものとなり、基板２２上の導電部２５等を覆うようにフィルム２６を貼り合せ、ラミネートを行なうことができる。
【００４４】
これにより、配線自体に大きな段差がある場合であっても、真空ラミネータを用いて、これらの配線を感光性樹脂よりなるフィルムで覆うことで、前記段差に起因したボイドの発生を抑制して封止することが出来る。
そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム２６に所定のパターニングを施して、たとえばフィルム２６に導電部２５を露出させる開口部（接続パッド）２６ａを形成することで、優れた耐食性を備える、図８に示すような半導体装置２１とすることができる。
【産業上の利用可能性】
【００４５】
本発明は、半導体基板の封止構造及び方法の改良に関するもので、デバイス自体の小型化や高機能化を図ることが要求される半導体デバイスやＭＥＭＳ素子等のデバイス素子を備えたパッケージ等に適用できる。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る半導体装置の第一構造を示す断面図である。
【図２】図１の半導体装置を製造する第一工程の一例を示す断面図である。
【図３】図２の次工程（第二工程）の一例を示す断面図である。
【図４】図３の次工程（第三工程）の一例を示す断面図である。
【図５】図４の次工程（第四工程）の一例を示す断面図である。
【図６】図５の次工程（第五工程）の一例を示す断面図である。
【図７】本発明に係る半導体装置の第二構造を示す断面図である。
【図８】本発明に係る半導体装置の第三構造を示す断面図である。
【図９】従来の半導体装置の第一構造を示す断面図である。
【図１０】従来の半導体装置の第二構造を示す断面図である。
【図１１】図１０の第二構造におけるボイドの発生例を示す断面図である。
【図１２】図１０の第二構造におけるボイドの他の発生例を示す断面図である。
【図１３】図１０の第二構造におけるボイドの他の発生例を示す断面図である。
【符号の説明】
【００４７】
１  半導体装置、２  基板、２ａ  貫通孔、３  絶縁部、４  電極、５  導電部、５ａ  空間、６  フィルム、６ａ  開口部（接続パッド）、７  バンプ、８  貫通電極、９  半導体素子、１０  真空チャンバ、１８  段部、２８  凹部。
【図１】
2007194388.tif 000003
【図２】
2007194388.tif 000004
【図３】
2007194388.tif 000005
【図４】
2007194388.tif 000006
【図５】
2007194388.tif 000007
【図６】
2007194388.tif 000008
【図７】
2007194388.tif 000009
【図８】
2007194388.tif 000010
【図９】
2007194388.tif 000011
【図１０】
2007194388.tif 000012
【図１１】
2007194388.tif 000013
【図１２】
2007194388.tif 000014
【図１３】
2007194388.tif 000015