(57)【要約】【課題】基板面内でゲート電極高さのばらつきが小さい半導体装置の製造方法、化学的機械研磨方法および化学的機械研磨装置を提案する。【解決手段】半導体基板１における素子形成領域上に形成されたゲート電極４の上部にシリサイド層８を形成し、半導体装置の全体を覆うように保護膜９を形成し、ゲート電極４の上部において保護膜９をシリサイド層８が露出するまで研磨し、ゲート電極４の全体をシリサイド化してシリサイド化ゲート電極を形成し、シリサイド化ゲート電極の上部を含めて全体に層間絶縁膜１０を形成し、層間絶縁膜１０を膜厚調整しつつ平坦化する。ゲート電極上のシリサイド層を頭出しするときの研磨量を低減し、基板面内の仕上がりゲート電極の高さばらつきを低減する。【選択図】図１
2007208117.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板における素子形成領域上に形成されたゲート電極の上部にシリサイド層を形成する工程と、
半導体装置の全体を覆うように保護膜を形成する工程と、
前記ゲート電極の上部において前記保護膜を前記シリサイド層が露出するまで研磨する工程と、
前記ゲート電極の全体をシリサイド化してシリサイド化ゲート電極を形成する工程と、
前記シリサイド化ゲート電極の上部を含めて全体に層間絶縁膜を形成する工程と、
前記層間絶縁膜を膜厚調整しつつ平坦化する工程とを含む半導体装置の製造方法。
【請求項２】
前記研磨の工程は、
研磨定盤に取り付けられた研磨パッドの上に、基板保持台に保持させた半導体基板を載置する工程と、
前記研磨パッドの上に研磨液を滴下しながら前記研磨定盤と前記基板保持台とを相対回転させて前記半導体基板の研磨を行う工程と、
前記研磨液の廃液の導電率の変化をもって研磨の終点を検出し、前記相対回転を停止させる工程とを含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記保護膜としてシリコン窒化膜を用いる請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜としてシリコン酸化膜を用いる請求項１から請求項３までのいずれかに記載の半導体装置の製造方法。
【請求項５】
前記シリサイド層を形成するための金属として、ニッケル、コバルト、チタンの群より選ばれた少なくとも１種の元素を用いる請求項１から請求項４までのいずれかに記載の半導体装置の製造方法。
【請求項６】
研磨定盤に取り付けられた研磨パッドの上に、基板保持台に保持させた半導体基板を載置する工程と、
前記研磨パッドの上に研磨液を滴下しながら前記研磨定盤と前記基板保持台とを相対回転させて前記半導体基板の研磨を行う工程と、
前記研磨液の廃液の導電率の変化をもって研磨の終点を検出し、前記相対回転を停止させる工程とを含む半導体装置製造における化学的機械研磨方法。
【請求項７】
研磨パッドを上面に取り付けた研磨定盤と、
前記研磨定盤上に配置されて、半導体基板を下面に保持する基板保持台と、
前記研磨パッド上に研磨液を供給する研磨液供給ノズルと、
前記研磨パッド上からの前記研磨液の廃液の導電率を測定する導電率計と、
前記導電率計の測定結果に基づいて、前記研磨定盤と前記基板保持台との相対回転駆動を制御する回転制御機構とを備えた半導体装置製造における化学的機械研磨装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体がシリサイド化されたゲート電極を有する半導体装置の製造方法、化学的機械研磨方法および化学的機械研磨装置に関するものである。
【背景技術】
【０００２】
多結晶シリコンのゲート電極を有する半導体集積回路においては、ゲート絶縁膜との界面に形成される空乏領域によるしきい値電圧が回路の微細化に伴って増大すると、所定の値が得られなくなる。しきい値電圧を下げるために、多結晶シリコンの上部表面をシリサイド化する方法がある。近年では、ＣＭＯＳデバイスのさらなる微細化、高性能化のために、ゲート絶縁膜のさらなる薄膜化が要求されている。しかし、ゲート絶縁膜であるシリコン酸窒化膜の薄膜化は１ナノメートルに迫り、物理的な限界に近づいている。このような状況を打開する技術として、性能を落とさずに物理的な膜厚を確保できる高誘電率（Ｈｉｇｈ−ｋ）絶縁膜を採用したり、ゲート電極の材料を変えることで、ゲート絶縁膜の薄膜化だけに頼らずにトランジスタの性能を改善する方法が提案されている。
【０００３】
ゲート電極の材料を変える提案の一つに、ゲート電極全体をシリサイド化する方法がある（シリサイド化ゲート電極）。この場合、既存の半導体プロセス技術で用いる材料で済むので導入が容易であり、現在のポリシリコンを用いたゲート電極よりも性能の向上が見込まれている。
【０００４】
以下、従来の半導体装置の製造方法を説明する。
【０００５】
図４（ａ）〜図５（ｃ）は、従来の半導体装置の製造方法の工程を示す断面図である。
【０００６】
まず、図４(ａ）に示すように、半導体基板１に素子分離絶縁膜２を形成し、素子分離絶縁膜２で挟まれた素子形成領域にゲート絶縁膜３、ゲート電極４を順次形成する。次に、ゲート電極４をマスクとしてイオン注入を行い、低濃度拡散層５を形成する。次に、ゲート電極４およびゲート絶縁膜３の側面を覆うようにゲート電極側壁６を形成し、ゲート電極側壁６をマスクとして高濃度拡散層７を形成する。次に、半導体装置の全面にニッケル（図示せず）を堆積し、アニールにより、低濃度拡散層５および高濃度拡散層７からなるソース／ドレイン領域とゲート電極４の上部にシリサイド層８を形成する。その後、ニッケルを洗浄で除去する。
【０００７】
次に、図４（ｂ）に示すように、半導体装置の全面を覆うように保護膜（シリコン窒化膜）９を形成する。
【０００８】
次に、図４（ｃ）に示すように、保護膜９上に第１の層間絶縁膜（シリコン酸化膜）１０ａを形成する。
【０００９】
次に、図４（ｃ）から図４（ｄ）にかけて示すように、第１の層間絶縁膜１０ａおよび保護膜９を研磨し、ゲート電極４の上部のシリサイド層８で研磨を停止させる。
【００１０】
次に、図５（ａ）に示すように、スパッタリング法により半導体装置の全面にニッケル（図示せず）を堆積し、アニールによりゲート電極４の全体をシリサイド化する（シリサイド化ゲート電極）。その後、ニッケルを洗浄で除去する。
【００１１】
次に、図５（ｂ）に示すように、半導体装置の全面に第２の層間絶縁膜（シリコン酸化膜）１０ｂを形成する。
【００１２】
次に、図５（ｃ）に示すように、研磨によって第２の層間絶縁膜１０ｂの残存段差の平坦化と、所定の膜厚調整を行う。
【００１３】
図６に、従来の半導体装置の製造方法において使用する化学的機械研磨装置の断面図を示す。
【００１４】
まず、半導体基板１３を基板保持台１４の下面に保持させ、基板保持台１４を研磨定盤１１上の研磨パッド１２の上に荷重をかけて下ろす。半導体基板１３は研磨パッド１２の上面に当接される。次いで、研磨液供給ノズル１５から研磨液１５ａを研磨パッド１２の上に滴下しながら、回転制御機構１８，１９を駆動して研磨定盤１１と基板保持台１４をともに回転させ、半導体基板１３の研磨を行う。
【００１５】
図４（ｃ）〜（ｄ）の研磨工程では、保護膜（シリコン窒化膜）９とシリサイド層８との界面で研磨定盤１１のトルクの変化が発生するため、この変化を回転トルク計測器１７で検出し、回転制御機構１８，１９に対して停止信号を出力し、研磨定盤１１と基板保持台１４を停止し、研磨を停止させる。
【特許文献１】特開平６−３１５８５０号公報（第３頁、第１−２図）
【特許文献２】特開平１１−１２１７４５号公報（第４頁、第１図）
【特許文献３】特開２００２−２８９８７０号公報（第５頁、第３図）
【特許文献４】特開２００４−２７３５５６号公報（第１１−１３頁、第３図）
【非特許文献１】IEDM 2001“Totally Silicided (CoSi2)Polysilicon: a novel approach to very low-resistance gate (〜2Ω／□) without metalCMP nor etching”
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の半導体装置の製造方法では、以下のような問題が発生する。
【００１７】
基板には多数のトランジスタ部分があり、基板全面にわたって均一高さ位置で研磨を停止させることは難しい。これは、平坦化のために堆積する層間絶縁膜の膜厚がかなり大きく、この膜厚の大きな層間絶縁膜を研磨すると、基板面内での研磨ばらつきが大きくなるためである。
【００１８】
例えば、半導体基板１の中心付近の領域ではすでに保護膜（シリコン窒化膜）９が除去されておりシリサイド層８が露出しているのに、半導体基板１の端部付近の領域ではまだシリサイド層８の上に保護膜９が残留している、という具合である。半導体基板１の全面にわたってシリサイド層８が露出していなくてはならないので、さらに研磨を行うと、半導体基板１の端部のシリサイド層８は露出するが、基板中心付近のゲート電極４はオーバー研磨を受けてゲート電極４の高さが小さくなる。この結果、ゲート電極４の抵抗ばらつきが大きくなる。
【００１９】
また、従来の研磨方法では、研磨の終点を正確に検出することが難しい。ゲート電極４の上部のシリサイド膜８で研磨を停止させるためには、保護膜９とシリサイド膜８との界面でのトルクの変化を検出しなければならない。しかし、トルク変化はこれだけではない。保護膜９とシリサイド膜８との界面に到達する前に、第１の層間絶縁膜１０ａと保護膜９との界面を通過するが、この界面でもトルクの変化が発生する。前述のとおり、膜厚の大きい第１の層間絶縁膜１０ａを研磨すると基板面内のばらつきが大きくなるために、第１の層間絶縁膜１０ａと保護膜９との界面によるトルク変化と、保護膜９とシリサイド膜８との界面によるトルク変化が同時に現れ、見分けがつかない場合が発生する。
【００２０】
本発明は、上記従来の課題を解決する半導体装置の製造方法、化学的機械研磨方法および化学的機械研磨装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明による半導体装置の製造方法は、
半導体基板における素子形成領域上に形成されたゲート電極の上部にシリサイド層を形成する工程と、
半導体装置の全体を覆うように保護膜を形成する工程と、
前記ゲート電極の上部において前記保護膜を前記シリサイド層が露出するまで研磨する工程と、
前記ゲート電極の全体をシリサイド化してシリサイド化ゲート電極を形成する工程と、
前記シリサイド化ゲート電極の上部を含めて全体に層間絶縁膜を形成する工程と、
前記層間絶縁膜を膜厚調整しつつ平坦化する工程とを含むものである。
【００２２】
この構成において、ゲート電極上にシリサイド層を形成した後、保護膜を形成し、次いで層間絶縁膜を形成することなく、保護膜を研磨してゲート電極上のシリサイド層を露出させる。ここで、研磨対象を保護膜のみに限定していることに特徴がある。研磨対象を層間絶縁膜と保護膜としていた従来技術に比べて、研磨膜厚が薄く、研磨量を減らすことによって、基板面内のゲート電極の高さばらつき、つまりはゲート電極抵抗のばらつきも低減することができる。
【００２３】
ゲート電極上部の層間絶縁膜の形成は１回のみである。従来技術の場合には、層間絶縁膜の形成が、シリサイド層露出・ゲート電極全体シリサイド化の前後で通算２回であったのに対して、層間絶縁膜の形成工程回数を減らしており、処理工数を削減することができる。また、上記のとおり、研磨膜厚が薄く、研磨に対する抵抗力が小さくなるので、迅速・容易な研磨が可能となる。シリサイド化ゲート電極を形成した後の層間絶縁膜の形成では、保護膜上に層間絶縁膜を形成する従来技術に比べて、層間絶縁膜の初期段差が小さくなり、より平坦な仕上がり形状を得ることができる。
【００２４】
上記の半導体装置の製造方法において、前記研磨の工程は、
研磨定盤に取り付けられた研磨パッドの上に、基板保持台に保持させた半導体基板を載置する工程と、
前記研磨パッドの上に研磨液を滴下しながら前記研磨定盤と前記基板保持台とを相対回転させて前記半導体基板の研磨を行う工程と、
前記研磨液の廃液の導電率の変化をもって研磨の終点を検出し、前記相対回転を停止させる工程とを含むという態様がある。
【００２５】
ここにおいて、保護膜の研磨においては、保護膜は絶縁膜であるので、研磨液の廃液中には金属イオンは含まれず、導電率は実質的にゼロである。研磨の進行に伴って下層のゲート電極上のシリサイド層が露出し、シリサイド層の研磨に至ると、研磨液の廃液中にシリサイド層を構成する金属元素が含まれようになるため、導電率に変化が現れる。この導電率の変化点を研磨の終点として、ゲート電極上のシリサイド層で研磨を正確に停止させることができる。すなわち、導電率の明確な変化をもって保護膜とシリサイド膜との界面を正確に検出できるために、ゲート電極を過剰に研磨したり、反対に研磨不足になったりすることを防止できる。その結果として、基板面内でゲート電極の高さのばらつきが小さい半導体装置を製造することができる。
【００２６】
上記の半導体装置の製造方法において、前記保護膜としてシリコン窒化膜を用いるという態様がある。
【００２７】
また、上記の半導体装置の製造方法において、前記層間絶縁膜としてシリコン酸化膜を用いるという態様がある。
【００２８】
また、上記の半導体装置の製造方法において、前記シリサイド層を形成するための金属として、ニッケル、コバルト、チタンの群より選ばれた少なくとも１種の元素を用いることが好ましい。
【００２９】
また、本発明による半導体装置製造における化学的機械研磨方法は、
研磨定盤に取り付けられた研磨パッドの上に、基板保持台に保持させた半導体基板を載置する工程と、
前記研磨パッドの上に研磨液を滴下しながら前記研磨定盤と前記基板保持台とを相対回転させて前記半導体基板の研磨を行う工程と、
前記研磨液の廃液の導電率の変化をもって研磨の終点を検出し、前記相対回転を停止させる工程とを含むものである。
【００３０】
研磨対象が金属元素を含まない膜や層である場合の研磨液の廃液の導電率は実質的にゼロである。これに対して、研磨対象が金属元素を含む層や膜である場合の研磨液の廃液の導電率は増大する。この導電率の変化をもって、研磨終了の界面の検出を行う。これは、絶縁膜と金属含有層との界面を研磨終了の界面とするときに有効である。その適用の好適例が、保護膜（シリコン窒化膜）とシリサイド層との界面を研磨終了の界面とするときである。導電率の変化点を研磨の終点として、シリサイド層が露出した時点の検出、すなわち、研磨停止の制御が容易になり、ゲート電極上のシリサイド層で研磨を正確に停止させることができる。
【００３１】
また、本発明による半導体装置製造における化学的機械研磨装置は、
研磨パッドを上面に取り付けた研磨定盤と、
前記研磨定盤上に配置されて、半導体基板を下面に保持する基板保持台と、
前記研磨パッド上に研磨液を供給する研磨液供給ノズルと、
前記研磨パッド上からの前記研磨液の廃液の導電率を測定する導電率計と、
前記導電率計の測定結果に基づいて、前記研磨定盤と前記基板保持台との相対回転駆動を制御する回転制御機構とを備えたものである。
【００３２】
この化学的機械研磨装置を用いることにより、導電率計による導電率の変化の検出をもって、絶縁膜と金属含有層との界面を正確に検出し、所定の研磨停止位置で正確に研磨を停止させることができる。
【発明の効果】
【００３３】
本発明によれば、基板全面にわたって均一高さ位置で研磨を停止させ、オーバー研磨や研磨不足を防止して、ゲート電極の高さばらつき、ひいてはトランジスタの特性ばらつきの低減を図ることができる。また、ゲート電極上の層間絶縁膜の平坦化のとき、平坦化のための研磨量が小さくて、初期段差も小さいため、平坦性が改善される。また、層間絶縁膜堆積回数を１回削減でき、製品コストが低減される。
【発明を実施するための最良の形態】
【００３４】
以下、本発明にかかわる半導体装置の製造方法の実施の形態を図面に基づいて詳細に説明する。
【００３５】
本実施の形態の半導体装置の製造方法は、ゲート電極上に形成した保護膜（シリコン窒化膜）を研磨することによって、少ない研磨量で基板面内のばらつきを減らし、基板面内均一なゲート電極頭出しを行うものである。
【００３６】
図１（ａ）〜図２（ｃ）は、本発明の実施の形態における半導体装置の製造方法の工程を示す断面図である。本実施の形態の半導体装置の製造方法について、以下にその詳細を説明する。
【００３７】
まず、図１（ａ）に示すように、半導体基板１に素子分離絶縁膜２を形成し、素子分離絶縁膜２で挟まれた素子形成領域にゲート絶縁膜３、ゲート電極４を順次形成する。次に、ゲート電極４をマスクとしてイオン注入を行い、低濃度拡散層５を形成する。次に、ゲート電極４およびゲート絶縁膜３の側面を覆うようにゲート電極側壁６を形成し、ゲート電極側壁６をマスクとして高濃度拡散層７を形成する。次に、半導体装置の全面にニッケル（図示せず）を堆積し、アニールにより、低濃度拡散層５および高濃度拡散層７からなるソース／ドレイン領域とゲート電極４の上部にシリサイド層８を形成する。シリサイド層８はニッケルシリサイドとなる。その後、ニッケルを洗浄で除去する。
【００３８】
次に、図１（ｂ）に示すように、半導体装置の全面、すなわち、ゲート電極４とゲート電極側壁６および分離領域と導電領域の全体を覆うように保護膜（シリコン窒化膜）９を形成する。
【００３９】
次に、図１（ｂ）から図１（ｃ）にかけて示すように、化学的機械研磨により保護膜９を研磨し、シリサイド層８を露出させる。ここで、研磨対象を保護膜９のみに限定していることがポイントである。研磨対象を第１の層間絶縁膜１０ａおよび保護膜９としていた従来技術に比べて、研磨膜厚を薄くしている。研磨に対する抵抗力が小さくなり、迅速・容易な研磨が可能となる。
【００４０】
次に、図２（ａ）に示すように、スパッタリング法により半導体装置の全面にニッケル（図示せず）を堆積し、アニールによってゲート電極４の全体をシリサイド化する（シリサイド化ゲート電極）。その後、ニッケルのみを洗浄で除去する。
【００４１】
次に、図２（ｂ）に示すように、半導体装置の全面を覆うように層間絶縁膜（シリコン酸化膜）１０を形成する。層間絶縁膜１０の形成は、このとき限りである。
【００４２】
次に、図２（ｂ）から図２（ｃ）にかけて示すように、化学的機械研磨により層間絶縁膜１０を平坦化し、所定の膜厚調整を行う。
【００４３】
以下に、本実施の形態と従来技術との差異について説明する。
【００４４】
本実施の形態においては、図１（ｃ）に示すように、研磨する膜が保護膜９のみであるので、研磨する膜の膜厚を薄くすることができる。層間絶縁膜１０の膜厚を３５０ｎｍ、保護膜９の膜厚を５０ｎｍとすると、従来の技術における研磨膜厚の合計は４００ｎｍである。これに対して本実施の形態では、研磨膜厚は保護膜９の膜厚５０ｎｍのみとなり、研磨量は１／８に低減されている。面内ばらつき率を１０％として、研磨量が４００ｎｍの場合のばらつきが４０ｎｍであるのに対して、研磨量が５０ｎｍの場合には、面内ばらつきは５ｎｍとなり、これも従来の技術の場合の１／８である。
【００４５】
基板面内のばらつきの絶対値は研磨量の増加とともに増加していくので、ばらつきを低減するためには、研磨量を低減することが望ましい。本実施の形態では研磨量を１／８にすることによって、基板面内のゲート電極の高さばらつきも１／８に低減することができる。なお、保護膜（シリコン窒化膜）９の研磨レートは、層間絶縁膜（シリコン酸化膜）１０の１／３であるため、ばらつきの絶対量は１／３になるが、ばらつきが１／８になることに変わりはない。
【００４６】
また、図２（ｂ）において、層間絶縁膜１０の凸部高さｈ２は保護膜９の凸部高さｈ１にほぼ等しい。従来技術の場合の図４（ｃ）において、第１の層間絶縁膜１０ａの凸部高さｈ４は保護膜９の凸部高さｈ３にほぼ等しい。凸部高さｈ１は凸部高さｈ３よりも小さいので、図２（ｂ）における層間絶縁膜１０の凸部高さｈ２は、図４（ｃ）における第１の層間絶縁膜１０ａの凸部高さｈ４に比べて小さくなっている。つまり、図２（ｂ）から図２（ｃ）にかけて示す研磨の工程において、層間絶縁膜１０の初期段差ｈ２が従来技術に比べて小さくなっているため、より平坦な仕上がり形状を得ることができる。
【００４７】
このように本実施の形態によれば、研磨ばらつきが軽減され、その結果として、基板面内のゲート電極４の高さばらつきを低減することができる。
【００４８】
従来技術の場合には、シリサイド層８を露出させるための研磨の工程の以前において、保護膜９を形成し、その上に第１の層間絶縁膜１０ａを形成している。次いで第１の層間絶縁膜１０ａおよび保護膜９を研磨してシリサイド層８を露出させ、ゲート電極４全体のシリサイド化の後に、第２の層間絶縁膜１０ｂを形成している。層間絶縁膜の形成は、シリサイド層８の露出、ゲート電極４全体のシリサイド化の前後に分けられており、２回の層間絶縁膜の形成となっている。
【００４９】
これに対して本実施の形態の場合は、シリサイド層８を露出させるための研磨の工程の以前においては、層間絶縁膜の形成は行っていない。保護膜９を形成し、直後に保護膜９を研磨してシリサイド層８を露出させている。次いで、ゲート電極４全体のシリサイド化の後に、層間絶縁膜１０を形成している。層間絶縁膜の形成は、シリサイド層８の露出、ゲート電極４全体のシリサイド化の後に１回行われるのみである。すなわち、層間絶縁膜の形成工程回数を減らしており、処理工数を削減することができる。
【００５０】
なお、本実施の形態では、図１（ａ）の工程でのシリサイド層８を形成する際および図２（ａ）の工程で堆積する金属をニッケルとしたが、この金属はコバルトやチタンでもよい。
【００５１】
本実施の形態によれば、シリサイド層８が露出した時点の検出、すなわち、研磨停止の制御が容易になる。これにより、基板面内のゲート電極４の高さばらつきを低減することができる。
【００５２】
次に、本実施の形態において使用する化学的機械研磨装置および化学的機械研磨方法を説明する。本実施の形態の化学的機械研磨方法は、研磨液の廃液中に含まれるシリサイド金属元素を導電率計によって検出することが特徴である。図３は、図１（ｂ）〜（ｃ）に示す工程において使用する化学的機械研磨装置を示す断面図である。
【００５３】
図３において、１１は駆動回転される研磨定盤、１２は研磨定盤１１の上面に取り付けられた研磨パッド、１３は研磨対象である半導体基板、１４は研磨定盤１１の上方に配置されて、半導体基板１３を下面に保持する基板保持台、１５は研磨パッド１２上に研磨液１５ａを供給する研磨液供給ノズル、１６は研磨定盤１１の下方に配置されて、研磨パッド１２から滴下する研磨液の廃液１５ｂの導電率を測定する導電率計、１８は導電率計１６の測定結果に基づいて研磨定盤１１の駆動回転を制御する回転制御機構、１９は同じく導電率計１６の測定結果に基づいて基板保持台１４の駆動回転を制御する回転制御機構である。
【００５４】
次に、上記のように構成された化学的機械研磨装置の動作を説明する。
【００５５】
まず、半導体基板１３を基板保持台１４の下面に保持させ、基板保持台１４を研磨定盤１１上の研磨パッド１２の上に荷重をかけて下ろす。半導体基板１３は研磨パッド１２の上面に当接される。次いで、研磨液供給ノズル１５から研磨液１５ａを研磨パッド１２の上に滴下しながら、回転制御機構１８，１９を駆動して研磨定盤１１と基板保持台１４をともに回転させ、半導体基板１３の研磨を行う。研磨液の廃液１５ｂは、研磨定盤１１の下部に配置された導電率計１６に導かれる。
【００５６】
半導体基板１３において保護膜（シリコン窒化膜）９が研磨されるが、保護膜９は絶縁膜であるので、研磨液の廃液１５ｂ中には金属イオンは含まれず、導電率計１６が測定する導電率は実質的にゼロである。研磨が進むと、やがて保護膜９がなくなり、下層のゲート電極４上のシリサイド層８が露出する。すると、シリサイド層８の表層の研磨に進むことになるが、研磨液の廃液１５ｂ中にシリサイド層８を構成する金属のニッケル元素が含まれるようになるために、導電率計１６が測定する導電率に変化が現れる（増加する）。この導電率の変化点を研磨の終点として、研磨を停止させる。すなわち、導電率が所定のしきい値を超えると、回転制御機構１８，１９に対して停止信号を出力し、研磨定盤１１と基板保持台１４を停止する。この研磨の終点は、実質的にゲート電極４上のシリサイド層８が露出した時点となる。
【００５７】
なお、研磨定盤１１と基板保持台１４とは相対回転すればよく、少なくとも研磨定盤１１と基板保持台１４のいずれか一方が駆動回転されるようになっておればよい。また、研磨定盤１１と基板保持台１４の両者が駆動回転されるように構成されている場合でも、研磨定盤１１と基板保持台１４とを同時回転させるモードと、いずれか一方を回転させるモードとを切り替えるように構成してもよい。また、回転方向を正逆切り替え可能に構成してもよく、同時回転の場合に同方向回転と逆方向回転とに切り替えるように構成してもよい。
【００５８】
以上のように本実施の形態によれば、保護膜（シリコン窒化膜）９とシリサイド膜（ニッケル）８との界面を正確に検出できるために、ゲート電極４をオーバー研磨したり、反対に研磨不足になったりすることを防止できる。すなわち、基板面内でゲート電極４の高さのばらつきが小さい半導体装置を製造することができる。
【産業上の利用可能性】
【００５９】
ゲート電極全体をシリサイド化する技術は、最先端の微細で高集積の半導体集積回路に必要不可欠であり、その形成には研磨が必要である。本発明の半導体装置の製造方法、化学的機械研磨方法および化学的機械研磨装置を適用することによって、トランジスタの消費電力を低減することができる。低消費電力で高性能なトランジスタを有する半導体集積回路は、高速で多機能なシステムＬＳＩとして、デジタル家電や携帯電話等に搭載するものとして有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態における半導体装置の製造方法の工程を示す断面図（その１）
【図２】本発明の実施の形態における半導体装置の製造方法の工程を示す断面図（その２）
【図３】本発明の実施の形態における半導体装置の製造方法に用いる化学的機械研磨装置を示す図
【図４】従来の半導体装置の製造方法の工程を示す断面図（その１）
【図５】従来の半導体装置の製造方法の工程を示す断面図（その２）
【図６】従来の半導体装置の製造方法に用いる化学的機械研磨装置を示す図
【符号の説明】
【００６１】
１  半導体基板
２  素子分離絶縁膜
３  ゲート絶縁膜
４  ゲート電極
５  低濃度拡散層
６  ゲート電極側壁
７  高濃度拡散層
８  シリサイド層
９  保護膜（シリコン窒化膜）
１０  層間絶縁膜（シリコン酸化膜）
１１  研磨定盤
１２  研磨パッド
１３  半導体基板
１４  基板保持台
１５  研磨液供給ノズル
１５ａ  研磨液
１５ｂ  研磨液の廃液
１６  導電率計
１８，１９  回転制御装置
【図１】
2007208117.tif 000003
【図２】
2007208117.tif 000004
【図３】
2007208117.tif 000005
【図４】
2007208117.tif 000006
【図５】
2007208117.tif 000007
【図６】
2007208117.tif 000008