(57)【要約】【課題】  電子収束に優れたカソード基板及びその作製方法、並びに表示素子及びその作製方法の提供。【解決手段】カソード電極、ゲートホールが形成されたゲート電極、フォーカスホールが形成されたフォーカス電極、絶縁層及びエミッタを少なくとも有するカソード基板の作製方法において、フォーカス電極上の犠牲層にゲートホール径以下の径を有する犠牲層ホールを形成した後に、犠牲層ホールからオーバーエッチングによりゲートホール径以上の径を有するフォーカスホールをフォーカス電極上に形成する。【選択図】          図１
2007128809.tif 000002
【特許請求の範囲】
【請求項１】
カソード電極、ゲートホールが形成されたゲート電極、フォーカスホールが形成されたフォーカス電極、絶縁層及びエミッタを少なくとも有するカソード基板において、前記ゲートホールのホール径が２〜１０μｍであることを特徴とするカソード基板。
【請求項２】
前記フォーカスホールが、ゲートホール径の１〜３倍の径を有することを特徴とする請求項１に記載のカソード基板。
【請求項３】
カソード電極−ゲート電極間に形成された第１の絶縁層と、ゲート電極−フォーカス電極間に形成され、ゲートホールを介して第１の絶縁層に連通する第２の絶縁層とを有し、前記第１の絶縁層と第２の絶縁層とが同一の材料からなり、前記第２の絶縁層の厚さが第１の絶縁層の厚さ以下であることを特徴とする請求項１又は２に記載のカソード基板。
【請求項４】
カソード電極、ゲートホールが形成されたゲート電極、フォーカスホールが形成されたフォーカス電極、絶縁層及びエミッタを少なくとも有するカソード基板の作製方法において、フォーカス電極上に犠牲層を形成する工程と、この犠牲層にゲートホール径以下の径を有する犠牲層ホールを形成する工程と、犠牲層ホールからオーバーエッチングによりゲートホール径以上の径を有するフォーカスホールを形成する工程とを含むことを特徴とするカソード基板の作製方法。
【請求項５】
カソード電極−ゲート電極間に形成された第１の絶縁層と、ゲート電極−フォーカス電極間に形成され、ゲートホールを介して第１の絶縁層に連通する第２の絶縁層とを同一の材料で形成することを特徴とする請求項４記載のカソード基板の作製方法。
【請求項６】
前記犠牲層ホールからエッチャントを導入して、第１の絶縁層と第２の絶縁層とを同時エッチングする工程を含むことを特徴とする請求項５記載のカソード基板の作製方法。
【請求項７】
前記同時エッチングにより露出したカソード電極上に、触媒層を形成する工程と、触媒層にカーボン系材料成長用ガスを接触させ触媒層上にカーボン系材料を成長させてエミッタを形成する工程とを含むことを特徴とする請求項６に記載のカソード基板の作製方法。
【請求項８】
前記ゲートホールのホール径を２〜１０μｍになるように形成することを特徴とする請求項４〜７のいずれかに記載のカソード基板の作製方法。
【請求項９】
前記フォーカスホールを、ゲートホール径の１〜３倍の径を有するように形成することを特徴とする請求項４〜８のいずれかに記載のカソード基板の作製方法。
【請求項１０】
前記第２の絶縁層の厚さを、第１の絶縁層の厚さ以下になるように形成することを特徴とする請求項５〜９のいずれかに記載のカソード基板の作製方法。
【請求項１１】
請求項１〜３のいずれかに記載のカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを有することを特徴とする表示素子。
【請求項１２】
請求項４〜１０のいずれかに記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソード基板及びその作製方法、並びに表示素子及びその作製方法に関するものであり、特に、カソード電極、ゲート電極、フォーカス電極、エミッタを少なくとも備えた４極構造型素子用のカソード基板及びその作製方法、並びに表示素子及びその作製方法に関するものである。
【背景技術】
【０００２】
近年、従来用いられてきた陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤを作製する際には、カソード電極、ゲート電極およびアノード電極から構成される３極構造型の素子を用いる場合と、カソード電極、ゲート電極、フォーカス電極（又は収束（集束）電極と呼ばれる）及びアノード電極で構成される４極構造型の素子を用いる場合とがある。
【０００３】
３極構造型の素子は、例えば、基板上にカソード電極層、絶縁層及びゲート電極層を順次積層し、その後、ゲート電極層と絶縁層とに開口を設け、この開口の底部のカソード電極層にエミッタを形成して作製される。３極構造型の素子を用いたＦＥＤは、エミッタからゲート電極層のゲートホールを通過して放出された電子が収束しにくいため、アノード電極とカソード電極とのギャップを大きくとれず、輝度に制限がある。
【０００４】
これに対し、４極構造型の素子を用いたＦＥＤは、ゲートホール上にさらにフォーカスホールが形成されていることにより、エミッタからの電子放出を収束しやすく、より高性能のＦＥＤを作製することができる（例えば、特許文献１参照）。
【特許文献１】特開２００４−２７３３７６号（請求項２１等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術において、１つのゲートホール当たりに１つのフォーカスホールを有する４極構造型の素子を作製する場合、作製工程が非常に複雑になる。このため、通常、１サブピクセル以上を囲むホールとしてフォーカスホールを形成するか、又は、粗いメッシュ形状の金属をフォーカス電極としてゲート電極上に被せて用いることが多いが、前記各構成では、エミッタから放出された電子の収束が十分ではないため、所望の特性を有する表示装置を作製することができない。
【０００６】
そこで、本発明の課題は、前記従来技術の問題点を解決することにあり、電子収束のよい４極構造型素子用のカソード基板及びこのカソード基板を簡易に作製する作製方法を提供することにある。また、電子収束のよい４極構造型素子用のカソード基板を用いた表示素子及びその簡易な作製方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のカソード基板は、カソード電極、ゲートホールが形成されたゲート電極、フォーカスホールが形成されたフォーカス電極およびエミッタを少なくとも有するカソード基板において、前記ゲートホールのホール径が２〜１０μｍであることを特徴とする。本発明のカソード基板は、１つのゲートホールあたりに１つのフォーカスホールを有する４極構造型素子用のカソード基板であり、エミッタから放出された電子を収束しやすい。この場合に、前記ゲートホールのホール径を２〜１０μｍとしたのは、ゲートホールのホール径を２μｍ未満で作製することは困難だからであり、１０μｍを超えると、エミッタからの電子放出を効率的に行なうためには、第１の絶縁層を厚くしなければならず、成膜工程に時間がかかるからである。なお、本発明において、径とは直径を意味するものである。
【０００８】
前記カソード基板のフォーカスホールは、ゲートホール径の１〜３倍の径を有することが好ましい。フォーカスホールの径が１倍よりも小さい場合には、ゲートホール径よりも小さくなってしまうことから、エミッタからの電子放出が起こりにくくなり、３倍よりも大きい場合には、電子放出を収束しにくいからである。
【０００９】
また、カソード電極−ゲート電極間に形成した第１の絶縁層と、ゲート電極−フォーカス電極間に形成し、ゲートホールを介して第１の絶縁層に連通する第２の絶縁層とを有し、第１の絶縁層及び第２の絶縁層が同一の材料からなり、前記第２の絶縁層の厚さが第１の絶縁層の厚さ以下であることが好ましい。第２絶縁層の厚さが第１絶縁層の厚さより大きくなると、第１及び第２の絶縁層を同時エッチングした場合に、第２の絶縁層のサイドエッチングが大きくなり、フォーカス電極を支えることができなくなるからである。
【００１０】
本発明のカソード基板の作製方法は、カソード電極、ゲートホールが形成されたゲート電極、フォーカスホールが形成されたフォーカス電極、絶縁層及びエミッタを少なくとも有するカソード基板の作製方法において、フォーカス電極上に犠牲層を形成する工程と、この犠牲層にゲートホール径以下の径を有する犠牲層ホールを形成する工程と、犠牲層ホールからオーバーエッチングによりゲートホール径以上の径を有するフォーカスホールを形成する工程とを含むことを特徴とする。
【００１１】
本発明の作製方法により、１つのゲートホールあたりに１つのフォーカスホールを有する４極構造型の素子用カソード基板を作製することができるので、電子放出を収束しやすい。さらに、犠牲層ホールのホール径をゲートホール径以下とすることで、犠牲層を、フォーカス電極のレジスト層として利用できるだけでなく、ゲート電極のレジスト層としても利用することができるので、ゲート電極用のレジスト層を再び設ける必要がなく、簡単に４極構造型素子用カソード基板を作製することができる。
【００１２】
本発明のカソード基板の作製方法においては、カソード電極−ゲート電極間に存在する第１の絶縁層と、ゲート電極−フォーカス電極間に存在し、ゲートホールを介して第１の絶縁層に連通する第２の絶縁層とを同一の材料で形成することを特徴とする。そして、前記犠牲層ホールからエッチャントを導入して、第１の絶縁層と第２の絶縁層とを同時エッチングする工程を含む。このように第１の絶縁層と第２の絶縁層とを同一の材料で形成しているので、同時エッチングが可能となる。同時エッチングが可能となった結果、非常に簡易に４極構造型素子用のカソード基板を作製することができる。
【００１３】
前記同時エッチングにより露出したカソード電極上に、触媒層を形成し、次いで、触媒層にカーボン系材料成長用ガスを接触させ触媒層上にカーボン系材料を成長させてエミッタを形成する工程を含むことが好ましい。エミッタをカーボン系材料で作製することで、電界放出特性の向上や、製造工程の短縮化が可能となる。
【００１４】
前記ゲートホールのホール径を２〜１０μｍになるように形成することが好ましく、また、前記フォーカスホールを、ゲートホール径の１〜３倍の径を有するように形成することが好ましい。また、前記第２の絶縁層の厚さを、第１の絶縁層の厚さ以下になるように形成することが好ましい。
【００１５】
本発明の表示素子は、前記記載のカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを有することを特徴とする。前記記載のカソード基板は、１つのゲートホールに１つのフォーカスホールを有するカソード基板であるので、これを用いた本発明の表示素子は非常に電子放出の収束がよい。
【００１６】
本発明の表示素子の作製方法は、前記記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、表示素子の外周部に設けられた支持体を介してはり合わせて表示素子を作製することを特徴とする。本発明によれば、非常に簡易に４極構造型の表示素子を作製することが可能である。
【発明の効果】
【００１７】
本発明のカソード基板は、エミッタからの電子放出の収束がよい１つのゲートホールあたりに１つのフォーカスホールを有するものであり、本発明のカソード基板の作製方法は、このカソード基板を簡易に作製することができるという優れた効果を奏する。さらに、本発明の表示素子は、電子放出の収束がよい表示素子であり、本発明の表示素子の作製方法は、この表示素子を簡易に作製することが可能であるという優れた効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、図１を参照して、本発明のカソード基板の作製方法を説明する。図１（ａ）〜（ｈ）は、本発明のカソード基板の作製方法における各工程を説明するための基板の模式的断面図である。
【００１９】
初めに、図１（ａ）に示すように、図示しない基板上に、１５０〜２５０℃の範囲で基板加熱を行いながらスパッタリング法により、カソード電極層１を形成する。基板としては、表示素子において通常用いられる基板であれば良く、例えば、ガラス、Ｓｉ又はＳＴＯやＢＴＯなどのセラミックを用いることが可能である。また、カソード電極層１は、カソード電極として通常用いられる材料であればよく、Ｃｒ、Ｃｕ及びＭｏから選ばれた金属やこれらの金属の少なくとも１種を含む合金からなる。次いで、このカソード電極層１をライン状にパターニングする。
【００２０】
パターニングしたカソード電極層１の上に、３００〜４００℃の範囲で基板加熱を行いながらスパッタ法、ＥＢ蒸着法又はＣＶＤ法によりＳｉＯ２からなる第１の絶縁層２を形成する。基板加熱を行なうのは、成膜後の絶縁層２の応力による破損を防ぐためである。この絶縁層２形成の際、基板に付着するダストによるピンホールを防ぐため、２回以上にわけて形成し、その後、純水でこすり洗浄を行うことが好ましい。
【００２１】
第１の絶縁層２の上に、１５０〜２５０℃の基板加熱をしながらスパッタリング法によりＣｒ、Ｃｕ及びＭｏから選ばれた金属やこれらの金属の少なくとも１種を含む合金からなるゲート電極層３を形成する。
【００２２】
上記のようにして得られたゲート電極層３を、カソード電極層１のラインと直交するようにライン状に加工し、ゲート電極層３のラインとカソード電極層１のラインとが交差している領域に、例えばエッチング溶液として硝酸セリウムアンモニウムを用いたエッチングによりゲートホール４を形成する（図１（ｂ）参照）。
【００２３】
次いで、図１（ｃ）に示すように、このゲート電極層３及びゲートホール４の上に、ゲートホール４を通じて第１の絶縁層２と連通する第２の絶縁層５をスパッタ法、ＥＢ蒸着法又はＣＶＤ法により形成する。この第２の絶縁層５は、第１の絶縁層と同じ材料からなる。同じ材料から形成することで、後述する絶縁層の同時エッチングを行なうことが可能となる。この第２の絶縁層５を形成する際には、第１の絶縁層２の厚さ以下になるようにすることが好ましい。第１の絶縁層２より厚いと、後述する同時エッチングの際に、第２の絶縁層５のサイドエッチングが大きくなりすぎて、後の工程で形成されるフォーカス電極を支えられないからである。なお、第２の絶縁層５を形成する場合にも、成膜後の絶縁層２の応力による破損を防ぐために、３００〜４００℃の温度範囲で基板の加熱を行なうことが好ましい。
【００２４】
この絶縁層５上に、スパッタ法によりＣｒ、Ｃｕ及びＭｏから選ばれた金属やこれらの金属の少なくとも１種を含む合金からなるフォーカス電極層６を形成する。
【００２５】
次に、図１（ｄ）に示すように、フォーカス電極層６上に、スピン塗布法により、フォトレジストからなる犠牲層７を形成した後に、ゲートホール４上部にあたる位置に犠牲層ホール８を、例えばＮａＯＨ等を用いたエッチングにより形成する。犠牲層ホール８は、後述する触媒層の成膜時に、ゲート電極層３上に触媒層が成膜されるのを防ぐべく、ゲートホール４の直径以下の径を有するように形成される。これにより、犠牲層７は、フォーカス電極６のレジスト層として機能すると共に、ゲートホール４のレジスト層としても機能し得る。図１（ｄ）では、例として犠牲層ホール径としてゲートホール径と等しいものを示してある。
【００２６】
この犠牲層ホール８以上の径を有するフォーカスホール９を、オーバーエッチングにより形成する（図１（ｅ）参照）。エッチングには、例えば、硝酸セリウムアンモニウムを用いることが可能である。
【００２７】
そして、図１（ｆ）に示すように、犠牲層ホール８及びフォーカスホール９を利用して、エッチャントとしてＢＨＦ（バッファードフッ酸）を使用して、第２の絶縁層５をウェットエッチングすると同時に、ゲートホール４を通じて第１の絶縁層２をウェットエッチングして、第１の絶縁層２下の底部にあるカソード電極１表面を露出させた。このように、第１及び第２の絶縁層のエッチングを１回で行なうことができるため、本発明のカソード基板の作製方法は、非常に簡易である。
【００２８】
その後、犠牲層ホール８を利用して、露出したカソード電極１上にエミッタを形成する。この場合に、エミッタとしては、シリコン系エミッタを用いてもよいが、カーボンナノチューブ、グラファイトナノファイバー、カーボンナノウォール等のカーボン系エミッタを用いることが好ましい。以下、カーボン系エミッタの作製について説明する。
【００２９】
初めに、触媒層１０をスパッタ法により成膜する（図１（ｇ）参照）。この場合に、前述したように犠牲層ホール８のホール径はゲートホール４のホール径以下であるので、犠牲層ホール８から触媒層１０を成膜しても、ゲート電極層３上に触媒層１０が堆積されないという利点がある。ゲート電極層３上に触媒層１０が堆積されないためには、犠牲層ホール８のホール径が、ゲートホール４のホール径の０．８倍以下であることが好ましい。触媒としては、好ましくは、Ｆｅ、ＣＯ及びＮｉから選ばれた金属やこれらの金属の少なくとも１種を含む合金があげられる。その後、犠牲層７及び犠牲層７上に堆積した触媒層１０をリフトオフする。そして、カーボン系材料成長ガスとして、ＣＯ及びＨ２からなるガスをＣＯを総流量基準で１０〜８０％で総流量１００〜１０００ｓｃｃｍ、成長温度：４５０〜６００℃、成長時間：２０〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）条件で、触媒層１０上にカーボン系材料（図中では例としてグラファイトナノファイバー）１１を成長させる（図１（ｈ）参照）。
【００３０】
以上のプロセスにより作製された４極構造型のカソード基板の模式的上面図を図２に示す。上面からみると、フォーカス電極層６の下には、破線で示すように、カソード電極１とゲート電極３とがそれぞれライン状に加工され、互いに直交している。そして、このカソード電極１とゲート電極３との交差している領域１２に、縦横それぞれ６個ずつフォーカスホール９が形成されている。このように、本発明の方法によれば、１つのゲートホール４について１つのフォーカスホール９が作製された４極構造型素子用のカソード基板を簡単に作製することが可能である。
【００３１】
この場合に、ゲートホール４のホール径は２〜１０μｍであることが好ましい。ゲートホール４のホール径を２μｍ未満で作製することは困難であり、１０μｍを超えると、エミッタからの電子放出を効率的に行なうために、第１の絶縁層を厚くしなければならず、成膜工程に時間がかかってしまうからである。ゲートホール径は、より好ましくは３〜５μｍである。この範囲であれば、効率的に電子放出を行なうことができるからである。
【００３２】
次いで、この４極構造型のカソード基板を用いて表示素子を作製する方法について説明する。
【００３３】
公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。公知の方法としては、例えば、ガラスからなる上部基板に、スパッタ法によりアノード用電極層としての透明電極層を形成する。この透明電極層は、ＩＴＯやＡＺＯ等からなる。そして、この透明電極上に、スクリーン印刷法により赤色としてＹ２Ｏ２Ｓ：Ｅｕ、緑色としてＹ２ＳｉＯ５：Ｔｂ、青色としてＺｎＳ：Ａｇからなる蛍光体層を形成し、アノード基板が完成する。
【００３４】
そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ５００μｍの支柱）を介して、蛍光体層がフォーカス電極層に対向するように貼り合わせて表示素子を構成した。
【実施例１】
【００３５】
図１に示す本発明のカソード基板の作製工程に従ってカソード基板を作製した。ガラス基板上に、２００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１を形成し、ライン状にパターニングした後に、このカソード電極層１の上に、膜厚３μｍのＳｉＯ２からなる第１の絶縁層２を形成した。次いで、２００℃の基板加熱を行いながらスパッタ法により膜厚３００ｎｍのＣｒからなるゲート電極層３を形成した。得られたゲート電極層３をカソード電極層に直交するライン状にパターニングした後、硝酸セリウムアンモニウムを用いてエッチングを行い、直径３μｍのゲートホール４を作製した。
【００３６】
次いで、膜厚１μｍのＳｉＯ２からなる第２の絶縁層５を形成した後に、スパッタ法により膜厚３００ｎｍのＣｒからなるフォーカス電極層６を形成し、犠牲層７をこのフォーカス電極層６の上に形成した。そして、犠牲層ホール８をゲートホール４と等しい直径（３．０μｍ）となるようにＮａＯＨを用いたエッチングで形成した。
【００３７】
次に、フォーカスホール９（図中では例として４．０μｍ）を、犠牲層ホール８から硝酸セリウムアンモニウムを用いたオーバーエッチングにより形成した。そして、エッチャントとしてバッファードフッ酸を使用して、第２の絶縁層５をエッチングすると同時に、ゲートホール４を通じて第１の絶縁層２をエッチングした。
【００３８】
その後、スパッタ法によりターゲットとしてのインバー４２をスパッタして、膜厚５ｎｍの触媒層１０を成膜した後に、犠牲層７及び犠牲層７上の触媒層１０をリフトオフし、成長温度：５５０℃、成長時間：２０分、プロセスガス比：ＣＯ：Ｈ２＝１：１及びプロセスガスの総流量：２００ｓｃｃｍの条件で触媒層上にグラファイトナノファイバー１１を成長させてエミッタとし、カソード基板を作製した。
【００３９】
以上のプロセスにより作製された４極構造型カソード基板のゲート電極層３上に高さ５００μｍのリブを設けて、カソード基板とアノード基板とを、蛍光体層がフォーカス電極層に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極３に６０Ｖ、フォーカス電極６に−５０Ｖを印加し、蛍光体層に写るドットサイズによりエミッタからの電子放出が収束していることを確認した。
【産業上の利用可能性】
【００４０】
本発明の４極構造型素子用のカソード基板は、電子収束に優れているため、表示素子の特性を大きく向上させるものである。しかも、本発明のカソード基板の作製方法によれば、この４極構造型のカソード基板を従来よりも短い成膜工程で、かつ簡易に作製することができる。また、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示装置の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明のＦＥＤ 用カソード基板の作製方法を説明するためのフロー図であり、（ａ）〜（ｈ）は各工程での基板の模式的断面図である。
【図２】本発明のＦＥＤ用カソード基板の模式的上面図である。
【符号の説明】
【００４２】
１  カソード電極                  ２  第１の絶縁層
３  ゲート電極                    ４  ゲートホール
５  第２の絶縁層                  ６  フォーカス電極
７  犠牲層                        ８  犠牲層ホール
９  フォーカスホール              １０  触媒層
１１グラファイトナノファイバー    １２  領域
【図１】
2007128809.tif 000003
【図２】
2007128809.tif 000004