(57)【要約】【課題】アクセスに待ち時間を発生させることなく、更新中のバッファを管理するための制御を簡略化し、低いコストで実現する伝送システムを提供する。【解決手段】伝送装置１は、計算機５とのインタフェースを司るシステムバスインタフェース１１と、ＬＡＮ９とのインタフェースを司る通信インタフェース１２とが接続される内部バス１６と、共有メモリ１４が接続されるメモリバス１７との間にあって、少なくとも共有メモリ１４に割り付けられた伝送装置毎のエリアと等容量のサイズを持ち、内部バス１６のバスアクセス調停の結果、バスマスタになるシステムバスインタフェース１１もしくは通信インタフェース１２を介して行われるメモリアクセスと、メモリバス１７を介して行われる共有メモリ１４に対するデータ転送と、を非同期に行うデュアルポートメモリ１５０、を持つ。【選択図】図３
2007128385.tif 000002
【特許請求の範囲】
【請求項１】
伝送装置にシステムバスを介して接続される計算機をネットワーク経由で相互に接続し、前記伝送装置毎、所定容量の１以上のエリアが割り当てられる共有メモリを備え、ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対してその更新データを伝送する伝送システムにおける前記伝送装置であって、
前記計算機とのインタフェースを司るシステムバスインタフェースおよび前記ネットワークとのインタフェースを司る通信インタフェースが接続される内部バスと、前記共有メモリが接続されるメモリバスとの間にデュアルポートメモリを備え、
前記デュアルポートメモリは、
少なくとも前記エリアと等容量もしくはそれ以上のサイズを持ち、前記システムバスインタフェースもしくは前記通信インタフェースを介して行われるメモリアクセスと、前記メモリバスを介して行われる前記共有メモリに対するデータ転送と、を非同期に行うことを特徴とする伝送装置。
【請求項２】
ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対し前記エリアデータを周期的に伝送することを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記非同期に行われるメモリアクセスおよびデータ転送は、前記内部バスのバスアクセス調停の結果、バスマスタになる前記システムバスインタフェース、もしくは前記通信インタフェースを介して行われることを特徴とする請求項１に記載の伝送装置。
【請求項４】
伝送装置にシステムバスを介して接続される計算機をネットワーク経由で相互に接続し、前記伝送装置毎、所定容量の１以上のエリアが割り当てられる共有メモリを備え、ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対してその更新データを伝送する伝送システムにおける前記伝送装置であって、
前記計算機とのインタフェースを司るシステムバスインタフェースおよび前記ネットワークとのインタフェースを司る通信インタフェースが接続される内部バスと、前記共有メモリが接続されるメモリバスとの間に接続され、前記システムバスインタフェースもしくは通信インタフェースを介してアクセスされ、前記更新データが格納される、少なくとも前記エリアと等容量もしくはそれ以上のサイズを持つデュアルポートメモリと、
前記通信インタフェースからのアクセスに先立ち、前記共有メモリにおける自局のエリアデータが更新中か否かを判定する更新エリア認識部と、
前記共有メモリにおける自局のエリアデータが更新中であれば、前記デュアルポートメモリに格納されたデータを前記通信インタフェースに出力し、更新中でなければ、前記共有メモリにおける自局のエリアデータを前記通信インタフェースに出力するバスアクセス制御部と、
を備えたことを特徴とする伝送装置。
【請求項５】
ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対し前記エリアデータを周期的に伝送することを特徴とする請求項４に記載の伝送装置。
【請求項６】
伝送装置にシステムバスを介して接続される計算機をネットワーク経由で相互に接続し、前記伝送装置毎、所定容量の１以上のエリアが割り当てられる共有メモリを備え、ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対してその更新データを伝送する伝送システムにおける前記伝送装置であって、
前記計算機とのインタフェースを司るシステムバスインタフェースおよび前記ネットワークとのインタフェースを司る通信インタフェースが接続される内部バスと、前記共有メモリが接続されるメモリバスとの間に接続され、前記システムバスインタフェースもしくは通信インタフェースを介してアクセスされ、前記更新データが格納される、少なくとも前記エリアと等容量もしくはそれ以上のサイズを持つデュアルポートメモリと、
前記システムバスインタフェースからのアクセスに先立ち、前記共有メモリにおける他局のエリアデータが更新中か否かを判定する更新エリア認識部と、
前記共有メモリにおける他局のエリアデータが更新中であれば、前記デュアルポートメモリに格納されたデータを前記システムバスインタフェースに出力し、更新中でなければ、前記共有メモリにおける他局のエリアデータを前記システムバスインタフェースに出力するバスアクセス制御部と、
を備えたことを特徴とする伝送装置。
【請求項７】
ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対し前記エリアデータを周期的に伝送することを特徴とする請求項６に記載の伝送装置。
【請求項８】
伝送装置にシステムバスを介して接続される計算機をネットワーク経由で相互に接続し、前記伝送装置毎、所定容量の１以上のエリアが割り当てられる共有メモリを備え、ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対してその更新データを伝送する伝送システムであって、
各前記伝送装置は、
前記計算機とのインタフェースを司るシステムバスインタフェースおよび前記ネットワークとのインタフェースを司る通信インタフェースが接続される内部バスと、前記共有メモリが接続されるメモリバスとの間にデュアルポートメモリを備え、
前記デュアルポートメモリは、
少なくとも前記エリアと等容量もしくはそれ以上のサイズを持ち、前記システムバスインタフェースもしくは前記通信インタフェースを介して行われるメモリアクセスと、前記メモリバスを介して行われる前記共有メモリに対するデータ転送と、を非同期に行うことを特徴とする伝送システム。
【請求項９】
ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対し前記エリアデータを周期的に伝送することを特徴とする請求項８に記載の伝送システム。
【請求項１０】
前記非同期に行われるメモリアクセスおよびデータ転送は、前記内部バスのバスアクセス調停の結果、バスマスタになる前記システムバスインタフェース、もしくは前記通信インタフェースを介して行われることを特徴とする請求項８に記載の伝送システム。
【請求項１１】
前記伝送装置は、更に、バスアクセス制御部を備え、
前記バスアクセス制御部は、
前記バスマスタからのアクセス要求に基づき、自局の計算機による自局のエリアデータの更新中に他局の計算機へそのエリアデータを送信する場合、前記デュアルポートメモリに前記更新データが全て書き込まれたことを認識してから、前記デュアルポートメモリより前記更新データを取得して送信し、
他局の伝送装置による他局のエリアデータの更新中に自局の計算機がそのエリアデータを要求する場合、前記共有メモリよりそのエリアデータを取得して送信することを特徴とする請求項１０に記載の伝送システム。
【請求項１２】
前記バスアクセス制御部は、
前記システムバスインタフェースおよび通信インタフェースによる内部バスへのアクセスを調停し、前記調停の結果、前記システムバスインタフェースがバスマスタになった場合、前記システムバスインタフェースが、前記内部バスを介して自局エリアの更新データを前記デュアルポートメモリに書き込み、前記更新データが前記デュアルポートメモリに全て書き込まれたことを認識してから前記更新データを前記デュアルポートメモリから前記メモリバスを介して前記共有メモリに転送し、
前記バスアクセス調停の結果、前記通信インタフェースがバスマスタになった場合、前記共有メモリの自局エリアデータが更新中か否かを判定し、更新中でないときは、前記共有メモリからそのエリアデータを取得し、更新中のときは、前記デュアルポートメモリからそのエリアデータを取得することを特徴とする請求項１１に記載の伝送システム。
【請求項１３】
前記バスアクセス制御部は、
前記システムバスインタフェースおよび通信インタフェースによる内部バスへのアクセスを調停し、前記調停の結果、前記通信インタフェースがバスマスタになった場合、前記通信インタフェースが、前記内部バスを介して他局エリアの更新データを前記デュアルポートメモリに書き込み、前記更新データが前記デュアルポートメモリに全て書き込まれたことを認識してから前記更新データを前記デュアルポートメモリから前記メモリバスを介して前記共有メモリに転送し、
前記バスアクセス調停の結果、前記システムバスインタフェースがバスマスタになった場合、前記共有メモリの他局エリアデータが更新中か否かを判定し、更新中でないときは、前記共有メモリからそのエリアデータを取得し、更新中のときは、前記デュアルポートメモリからそのエリアデータを取得することを特徴とする請求項１１に記載の伝送システム。
【請求項１４】
伝送装置にシステムバスを介して接続される計算機をネットワーク経由で相互に接続し、前記伝送装置毎、所定容量の１以上のエリアが割り当てられる共有メモリを備え、ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対してその更新データを伝送する伝送システムにおける更新データの排他制御方法であって、
前記計算機とのインタフェースを司るシステムバスインタフェースおよび前記ネットワークとのインタフェースを司る通信インタフェースが接続される内部バスへのバスアクセス調停を行うステップと、
前記バスアクセス調停の結果、バスマスタになる前記システムバスインタフェースもしくは通信インタフェースを介してアクセスされ、少なくとも前記エリアと等容量もしくはそれ以上のサイズを持つデュアルポートメモリに更新データを書き込むステップと、
前記バスマスタからのアクセス要求に基づき、自局の伝送装置による自局のエリアデータの更新中に他局の伝送装置へそのエリアデータを送信する場合、前記デュアルポートメモリからそのエリアデータを取得するステップと、
前記バスマスタからのアクセス要求に基づき、他局の伝送装置による他局のエリアデータの更新中に自局の計算機がその更新データを要求する場合、前記デュアルポートメモリからそのエリアのデータを取得するステップと、
を有することを特徴とする伝送システムにおける更新データの排他制御方法。
【請求項１５】
ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対し前記エリアデータを周期的に伝送することを特徴とする請求項１４に記載の更新データの排他制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送装置にシステムバスを介して接続される計算機をネットワーク経由で相互に接続して成る、伝送装置、伝送システムおよび更新データの排他制御方法に関する。
【背景技術】
【０００２】
プラント制御等において、ＬＡＮ（Local Area Network）を介して相互に接続された伝送装置間で、それぞれの伝送装置が持つ共有メモリの内容を周期的に送信し、データの同時性を保証するサイクリック通信方式が知られている。
前記したサイクリック通信を行う伝送システムは、各伝送装置にシステムバスを介して接続されるそれぞれの計算機をＬＡＮ経由で相互に接続することによって構築される。このとき、伝送システムを構成する各伝送装置には、等容量のエリアが割り当てられる共有メモリを内蔵しており、ある伝送装置が自局のエリアデータを更新するとき、他局の伝送装置に対してその更新データをサイクリックに伝送することで各伝送装置が持つ共有メモリのデータの同時性を保証している。
【０００３】
前記したサイクリック通信方式では、伝送装置の送信周期と、上位に位置する計算機が共有メモリに書き込む周期は非同期である。このため、ある計算機が、自局のエリアデータを更新中に、他局の伝送装置へその更新データを送信する場合（図８）、あるいは、他局の伝送装置による他局のエリアデータ更新中に、自局の計算機がその更新データを要求する場合（図９）、送受信するエリアのデータの更新が不完全な異常データとなり、データの同時性は保証されない。
【０００４】
前記したサイクリック通信方式を用いた伝送システムにおいて、データの同時性を保証するために、従来、計算機あるいは伝送装置による共有メモリへのアクセス状態を監視し、計算機あるいは伝送装置の一方が共有メモリの所定のエリアをアクセス中は、他方による同一エリアに対するアクセスを禁止させる基本的な排他制御の仕組みが知られている（例えば、特許文献1参照）。
また、データの同時性を保証するとともに、データの読み出し、書き込みに対して待ち時間が発生せず、データの読み出し開始時に最新のデータを提供することができるデータバッファリング装置および分散制御システムも知られている（例えば、特許文献２参照)。
【特許文献１】特開平９−２６９９３４号公報（段落「０００９」〜段落「００２２」、図１）
【特許文献２】特開２００１−２８２６５０号公報（段落「００１８」〜段落「００２６」、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記した特許文献１に開示された技術によれば、データの同時性が保証され、信頼性は向上するが、同一エリアへの計算機からのアクセスとネットワークからのアクセスに待ち時間が生じ、システムのパフォーマンスに悪影響を及ぼす。これに対し、特許文献２に開示された技術によれば、前記したアクセスに待ち時間は生じないが、複数のバッファを要し、かつ容量も大きくなるためコストアップになり、また、更新中のバッファを管理するための制御が複雑になるといった欠点を持つ。
【０００６】
本発明は前記した事情に基づいてなされたものであり、アクセスに待ち時間を発生させることなく、更新中のバッファを管理するための制御を簡略化した、伝送装置、伝送システムおよび更新データの排他制御方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
前記した課題を解決するために本発明は、伝送装置に、計算機とのインタフェースを司るシステムバスインタフェースおよびネットワークとのインタフェースを司る通信インタフェースが接続される内部バスと、共有メモリが接続されるメモリバスとの間にデュアルポートメモリを備え、このデュアルポートメモリは、少なくとも共有メモリに割り付けられた伝送装置毎のエリアと等容量もしくはそれ以上のサイズを持ち、内部バスのバスアクセス調停の結果、バスマスタになるシステムバスインタフェースもしくは通信インタフェースを介して行われるメモリアクセスと、メモリバスを介して行われる共有メモリに対するデータ転送と、を非同期に実行する構成とした。
【発明の効果】
【０００８】
本発明によれば、同一エリアへの計算機からのアクセスとネットワークからのアクセスを待たせる必要がなくなるため、システムのパフォーマンスの向上がはかれる。また、デュアルポートメモリは、共有メモリに割り当てられた伝送装置の一個のエリアで済むため、同サイズのバッファを複数要する従来の交換バッファ方式より低いコストで実現でき、更に、更新中のバッファを管理するための制御が単純化される。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明の一実施形態にかかわる伝送システムの基本構成を示す図である。図１に示されるように、本発明の一実施形態にかかわる伝送システムは、複数の伝送装置１〜４がネットワークとしてのＬＡＮ９を経由して相互に接続されて成る。各伝送装置１〜４には、システムバスを介してデータの交換を行う計算機５〜８がそれぞれ接続されている。
【００１０】
図２は、図１の伝送システムにおいて使用される、共有メモリを用いたサイクリック通信方式の模式図である。
図１に示す伝送装置１〜４のそれぞれは、所定容量の一例として、本実施形態では等容量のメモリエリアが割り当てられる共有メモリを備えており、ある周期期間内において全ての伝送装置１〜４が同一データを持つ。
共有メモリは、等容量のエリア毎に管理され、一個のエリアは、一個の伝送装置のみによってのみ更新され、そのエリアデータは、更新元の伝送装置から周期的（サイクリック）に他の伝送装置に送信されることで、各伝送装置１〜４が持つ共有メモリのデータの同時性を保証している。ここでは、例えば、エリアＣの更新は伝送装置３のみ可能であり、エリアＣを伝送装置３の送信エリアと呼ぶ。
【００１１】
図３は、本発明の一実施形態にかかわる伝送装置の内部構成を示すブロック図である。本発明の一実施形態にかかわる伝送装置は、システムバスインタフェース１１（以下、システムバスＩ／Ｆ１１という）と、通信インタフェース１２（以下、通信Ｉ／Ｆ１２という）と、バスアービタ１３と、共有メモリ１４と、バスアクセス制御回路（バスアクセス制御部）１５とで構成される。
計算機５とのインタフェースを司るシステムバスＩ／Ｆ１１は、システムバス１０を介して計算機５に接続され、他の伝送装置とのインタフェースを司る通信Ｉ／Ｆ１２は、ＬＡＮ９経由で他の伝送装置に接続される。また、バスアービタ１３は、システムバスＩ／Ｆ１１、通信Ｉ／Ｆ１２によるバスアクセスを調停するバスアクセス調停回路である。前記したシステムバスＩ／Ｆ１１、通信Ｉ／Ｆ１２は、内部バス１６を介してバスアクセス制御回路１５に接続される。
【００１２】
共有メモリ１４は、伝送装置１〜４のそれぞれによって等容量のメモリエリアが割り当てられ、自局の伝送装置１によってのみ更新される。そのエリアデータは、他の伝送装置にサイクリックに送信され、他局の伝送装置２〜４のそれぞれが持つ共有メモリのデータの同時性を保証している。
バスアクセス制御回路１５は、バスアービタ１３によるバスアクセス調停の結果、バスマスタになるシステムバスＩ／Ｆ１１、または通信Ｉ／Ｆ１２からのアクセス要求に基づき、自局の伝送装置１による自局のエリアデータ更新中に他局の伝送装置２〜４へそのエリアデータを送信する場合は、内蔵するデュアルポートメモリ１５０にその更新データが書き込まれたことを認識してから前記デュアルポートメモリより前記更新データを取得して送信し、他局の伝送装置２〜４による他局のエリアデータの更新中に自局の計算機５がそのエリアデータを要求する場合は、共有メモリ１４からそのエリアのデータを取得して送信する。
【００１３】
バスアクセス制御回路１５は、ＦＰＧＡ（Field Programmable Gate Array）で構築され、その中身は、前記したデュアルポートメモリ１５０と、バスマスタ検知部１５１と、更新エリア認識部１５２とで構成される。
デュアルポートメモリ１５０は、前記した内部バス１６と、共有メモリ１４が接続されるメモリバス１７との間にあって、少なくとも各伝送装置１〜４に割り当てられるエリアと等容量もしくはそれ以上のサイズを持ち、内部バス１６のバスアクセス調停の結果、バスマスタになるシステムバスＩ／Ｆ１１もしくは通信Ｉ／Ｆ１２によるメモリアクセスと、メモリバス１７を介して行われる共有メモリ１４に対するデータ転送とを非同期に実行する。
【００１４】
バスマスタ検知部１５１は、バスアービタ１３が出力する許可信号（ＧＮＴ：Grant）を判定してバスマスタを認識する。具体的には、システムバスＩ／Ｆ１１、通信Ｉ／Ｆ１２が内部バス１６を使用するとき、バスアービタ１３に対してバスアクセス要求信号（ＲＥＱ：Request）を出力し、バスアービタ１３は、優先度等によるアクセス調停の結果、アクセスの許可信号（ＧＮＴ）により応答する。バスアービタ１３からアクセス許可を与えられたシステムバスＩ／Ｆ１１、あるいは通信Ｉ／Ｆ１２がバスマスタになることで、バスアクセス制御回路１５が内蔵するデュアルポートメモリ１５０へのアクセスが可能になる。
また、更新エリア認識部１５２は、バスアクセス制御回路１５が、メモリバス１７を介して共有メモリ１４に対してデータ転送するときに、内部バス１６が出力する転送先の共有メモリ１４のアドレス（ＡＤＲ）とサイズ（ＳＩＺＥ）とを保持してデータ更新中のエリアを認識する。更新中のエリアに対するアクセスの検出は、更新中のエリアと、内部バス１６が出力するアドレスとを比較することにより行われる。
【００１５】
［自局エリアの更新データのキャッシュ］
図４は、本発明の一実施形態にかかわる伝送装置の自局エリアのデータ更新と提供の動作を示すシーケンス図である。また、図５は、図４に示したバスアクセス制御回路の動作をフローチャートで示した図である。
以下、図４、図５を参照しながら本発明の一実施形態にかかわる伝送装置の動作およびデータ更新の排他制御方法について詳細に説明する。
【００１６】
（(1)自局エリアの更新データのキャッシュ）
バスアクセス制御回路１５は、バスマスタ検知部１５１が、システムバスＩ／Ｆ１１がバスマスタであることを検出し（Ｓ５１“システムバスＩ／Ｆ”）、このことにより、バスアクセス制御回路１５は、計算機５が共有メモリ１４のデータを更新するためのアクセスとみなし、一旦、デュアルポートメモリ１５０に自局エリアの更新データをキャッシュする（Ｓ５２）。
【００１７】
（(2)自局エリアのデータ更新）
更新エリア認識部１５２は、更新エリアの先頭アドレスを保持しておき、更新エリアのサイズ（α）と内部バス１６のアドレス（β）とを比較することで（Ｓ５３）、デュアルポートメモリ１５０内に、更新エリアのデータの全て格納されたことを検出する（Ｓ５３“α≧β”）。このことにより、バスアクセス制御回路１５は、更新エリアの全てのデータが揃ったことを認識してデュアルポートメモリ１５０からその更新データをリードして、メモリバス１７を介して共有メモリ１４に計算機５から取得した自局エリアのデータをライトする（Ｓ５４）。
【００１８】
（(3)(4)自局エリアのデータ提供）
バスマスタ検知部１５１は、通信Ｉ／Ｆ１２がバスマスタであることを検知し（Ｓ５１“通信Ｉ／Ｆ”）、このことにより、バスアクセス制御回路１５は、通信Ｉ／Ｆ１２が自局エリアのデータを他局の計算機へ送信するためのアクセスであるとみなす。
このとき、更新エリア認識部１５２は、共有メモリ１４の自局エリアが更新中か否かをチェックし（Ｓ５５）、バスアクセス制御回路１５は、自局エリアのデータが更新中であれば（Ｓ５５“Ｙｅｓ”）、デュアルポートメモリ１５０のデータを通信Ｉ／Ｆ１２に提供し（Ｓ５６）、更新中でなければ（Ｓ５５“Ｎｏ”）共有メモリ１４の自局エリアのデータを通信Ｉ／Ｆ１２へ提供する（Ｓ５７）。
【００１９】
［他局エリアのデータ更新と提供］
図６は、本発明の一実施形態にかかわる伝送装置の他局エリアのデータ更新と提供の動作を示すシーケンス図である。また、図７は、図６に示したバスアクセス制御回路の動作をフローチャートで示した図である。
以下、図６、図７を参照しながら本発明の一実施形態にかかわる伝送装置の動作およびデータ更新の排他制御方法について詳細に説明する。
【００２０】
（(1)他局エリアの更新データのキャッシュ）
バスマスタ検知部１５１は、通信Ｉ／Ｆ１２がバスマスタであることを検知し（Ｓ７１“通信Ｉ／Ｆ”）、このことにより、バスアクセス制御回路１５は、通信Ｉ／Ｆ１２が共有メモリ１４の他局エリアを更新するためのアクセスであるとみなし、一旦、デュアルポートメモリ１５０に他局エリアの更新データをキャッシュする（Ｓ７２）。
【００２１】
（(2)他局エリアのデータ更新）
更新エリア認識部１５２は、更新エリアの先頭アドレスを保持して、更新エリアのサイズ（α）と内部バス１６のアドレス（β）とを比較することで（Ｓ７３）、デュアルポートメモリ１５０内に、更新エリアのデータの全てが格納されたことを検出する（Ｓ７３“α≧β”）。このことにより、バスアクセス制御回路１５は、更新エリアの全てのデータが揃ったことを認識し、デュアルポートメモリ１５０から更新データをリードして、メモリバス１７を介して共有メモリ１４に他の計算機から取得した他局エリアのデータをライトする（Ｓ７４）。
【００２２】
（(3)(4)他局エリアのデータ提供）
バスマスタ検出部１５１は、システムバスＩ／Ｆ１１がバスマスタであることを検出し（Ｓ７１“システムバスＩ／Ｆ”）、このことにより、バスアクセス制御回路１５は、計算機５が他局エリアのデータを取得するためのアクセスであるとみなす。
このとき、更新エリア認識部１５２は、共有メモリ１４の当該の他局エリアが更新中であるか否かをチェックし（Ｓ７５）、バスアクセス制御回路１５は、当該の他局エリアが更新中であれば（Ｓ７５“Ｙｅｓ”）、デュアルポートメモリ１５０のデータをリードしてシステムバスＩ／Ｆ１１へ提供し（Ｓ７６）、更新中でなければ（Ｓ７５“Ｎｏ”）、共有メモリ１４のデータを、システムバスＩ／Ｆ１１へ供給する（Ｓ７７）。
【００２３】
以上説明のように本発明は、伝送装置１にシステムバス１０を介して接続される計算機５をネットワーク（ＬＡＮ９）経由で相互に接続し、伝送装置１〜４毎に、等容量のエリアが割り当てられる共有メモリ１４を備え、ある伝送装置１が自局のエリアデータを更新するとき、他局の伝送装置２〜４に対してその更新データを周期的に伝送することにより、各伝送装置１〜４が持つ共有メモリ１４のデータの同時性を保証する伝送システムにおいて、伝送装置１に、計算機５とのインタフェースを司るシステムバスＩ／Ｆ１１と、ＬＡＮ９とのインタフェースを司る通信Ｉ／Ｆ１２とが接続される内部バス１６と、共有メモリ１４が接続されるメモリバス１７との間にあって、少なくとも共有メモリ１４に割り付けられた伝送装置毎のエリアと等容量のサイズを持ち、内部バス１６のバスアクセス調停の結果、バスマスタになるシステムバスＩ／Ｆ１１もしくは通信Ｉ／Ｆ１２を介して行われるメモリアクセスと、メモリバス１７を介して行われる共有メモリ１４に対するデータ転送と、を非同期に行うデュアルポートメモリ１５０を備えた構成としたものである。
【００２４】
上記構成による排他制御方法により、共有メモリ１４への同一エリアへの計算機１からのアクセスとＬＡＮ９からのアクセスを待たせる必要がなくなるため、システムのパフォーマンスの向上がはかれる。また、デュアルポートメモリ１５０は、共有メモリ１４に割り当てられた伝送装置１の一個のエリアで済むため、同サイズのバッファを複数要する従来の交換バッファ方式より低いコストで実現でき、更に、更新中のバッファを管理するための制御が単純化される。また、エリアのサイズが同じであれば、ハードウェアの改造は不要であるため、共有メモリ１４の大容量化が容易である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態にかかわる伝送システムの基本構成を示す図である。
【図２】図１の伝送システムにおいて使用される、共有メモリを用いたサイクリック通信の模式図である。
【図３】本発明の一実施形態にかかわる伝送装置の内部構成を示すブロック図である。
【図４】本発明の一実施形態にかかわる伝送装置の自局エリアのデータ更新と提供の動作を示すシーケンス図である。
【図５】図４に示すバスアクセス制御回路の動作を示すフローチャートである。
【図６】本発明の一実施形態にかかわる伝送装置の他局エリアのデータ更新と提供の動作を示すシーケンス図である。
【図７】図６に示すバスアクセス制御回路の動作を示すフローチャートである。
【図８】従来例における伝送システムの概略構成と、伝送装置の動作を示す図である。
【図９】従来例における伝送システムの概略構成と、伝送装置の動作を示す図である。
【符号の説明】
【００２６】
１〜４  伝送装置
５〜８  計算機
９      ＬＡＮ（ネットワーク）
１１    システムバスインタフェース（システムバスＩ／Ｆ）
１２    通信インタフェース（通信Ｉ／Ｆ）
１３    バスアービタ
１４    共有メモリ
１５    バスアクセス制御回路（ＦＰＧＡ）（バスアクセス制御部）
１６    内部バス
１７    メモリバス
１５０  デュアルポートメモリ
１５１  バスマスタ検知部
１５２  更新エリア認識部
【図１】
2007128385.tif 000003
【図２】
2007128385.tif 000004
【図３】
2007128385.tif 000005
【図４】
2007128385.tif 000006
【図５】
2007128385.tif 000007
【図６】
2007128385.tif 000008
【図７】
2007128385.tif 000009
【図８】
2007128385.tif 000010
【図９】
2007128385.tif 000011