(57)【要約】【課題】動作電圧オーバヘッドが小さい温度補償低電圧基準回路を実現する。【解決手段】２つの相互接続トランジスタのドレインのドレイン電圧変化の最小化、および出力電流または出力電圧の温度係数を調整するための電流コンベヤの組込みを始めとするいくつかの方法で達成される。一実施形態では、短チャネル効果による電圧差を小さくするための電圧調整回路が電圧基準回路に使用されている。これらの電圧差を小さくすることによってオーバヘッド電圧をより小さくすることができる。第２の実施形態では、より理想的な特性を有するバイポーラ接合型トランジスタ（ＢＪＴ）を使用した電圧基準回路内の回路ノードを調整することによってこれらの電圧差を小さくしている。これらの２つの実施形態では、電圧基準回路は、バンドギャップ型基準回路であっても、あるいはサブバンドギャップ型基準回路であってもよい。【選択図】図３
2007129724.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ関連する動作電流を有し、かつ、電圧源に結合された相互接続ベースを有する第１および第２のバイポーラ接合型トランジスタ（ＢＪＴ）と、
相互接続ゲートおよび相互接続ソースを有する第１および第２の電界効果トランジスタ（ＦＥＴ）と、
前記第１のＢＪＴのエミッタに結合された第１の端子、および前記第２のＢＪＴのエミッタおよび前記第１のＦＥＴのドレインに結合された第２の端子を有する第１の抵抗と、
前記第１のＢＪＴのコレクタに結合された第１の入力端子、前記第２のＢＪＴのコレクタに結合された第２の入力端子、および前記第１および第２のＦＥＴの相互接続ゲートに結合された出力端子を有し、前記第１および第２のＢＪＴの動作電流の差によって前記出力端子に対応する出力電圧が得られる電流差動増幅器と、
ベースが前記電圧源に結合され、かつ、エミッタが前記第２のＦＥＴのドレインに結合された第３のＢＪＴと、
第１の端子および第２の端子を有し、前記第１の端子が前記第３のＢＪＴのコレクタに結合された第２の抵抗と、
第１の端子および第２の端子を有し、前記第１の端子が前記第１のＦＥＴのドレインに結合された第３の抵抗と、
を備えた低電圧基準回路。
【請求項２】
前記第１および第２のＢＪＴは、それぞれ前記第１および第２のＢＪＴの相互接続ベースに結合された残留ゲートを有する横方向ＢＪＴである、請求項１に記載の低電圧基準回路。
【請求項３】
第１および第２の端子を有する第４の抵抗をさらに備え、前記第１の端子が前記第３の抵抗の前記第２の端子に結合され、かつ、前記第１の端子が前記第１および第２のＢＪＴの相互接続ベースおよび前記第３のＢＪＴのベースに結合され、前記第４の抵抗の前記第１の端子に前記電圧源が提供された、請求項１に記載の低電圧基準回路。
【請求項４】
単位利得増幅器を使用して前記第４の抵抗の前記第１の端子が前記第１および第２のＢＪＴの相互接続ベースおよび前記第３のＢＪＴのベースに結合され、それにより前記低電圧基準回路が温度湾曲修正される、請求項３に記載の低電圧基準回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関し、より詳細には最小動作電圧オーバヘッドで複数の電圧を出力することができる低電圧基準回路に関する。
【背景技術】
【０００２】
電圧基準回路は、多くのアナログ回路、ディジタル回路および混合信号集積回路の重要なコンポーネントである。発振器、位相固定ループ（ＰＬＬ）およびダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）などの回路は、安定した、温度には無関係の電圧基準に依存している。現在使用されているほとんどの電圧基準には、少なくとも１．３Ｖの動作電圧が必要である。これは、三端子直列調整電圧基準（電力の散逸が小さいため、より望ましい電圧基準である）の場合、特にそうである。これらのデバイスの出力範囲は、１．３Ｖ（バイポーラプロセスの場合）から１．６Ｖまたはそれ以上（ＣＭＯＳプロセスの場合）まで様々である。集積回路の動作電圧は、臨界寸法が短くなるにつれて小さくなるため、電圧基準回路の動作電圧を小さくする必要が生じている。しかしながら、これらの基準回路は、動作電圧を小さくするのと同時に、それらを温度に無関係の状態に維持しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、オーバヘッドを最小にし、１．３Ｖまたはそれ以下の動作電圧で機能し、かつ、安定した基準電圧出力を提供する温度補償電圧基準回路が提供されることが望ましい。
【課題を解決するための手段】
【０００４】
本発明によれば、動作入力電圧オーバヘッドが小さい温度補償電圧出力を生成するための回路が提供される。一実施形態では、短チャネル効果による電圧差を小さくするための電圧調整回路が電圧基準回路に使用されている。これらの電圧差を小さくすることによってオーバヘッド電圧をより小さくすることができる。第２の実施形態では、より理想的な特性を有するバイポーラ接合型トランジスタ（ＢＪＴ）を使用した電圧基準回路内の回路ノードを調整することによってこれらの電圧差を小さくしている。これらの２つの実施形態では、電圧基準回路は、バンドギャップ型基準回路であっても、あるいはサブバンドギャップ型基準回路であってもよい。
【０００５】
第３の実施形態では、出力電流の温度係数をバランスさせるための温度係数調整回路として電流コンベヤがサブバンドギャップ型低電圧基準回路に使用されている。温度補償された出力電流が得られる。第４の実施形態では、電流コンベヤを出力電流の温度係数をバランスさせるための単一の抵抗に置換することができる。これらの実施形態には、出力電流から温度補償電圧を生成するための追加抵抗を使用することができる。
【０００６】
本明細書においては、上記実施形態を互いに組み合わせて使用した、電圧オーバヘッドが最小化された電圧基準として回路設計者が使用することができる各種の温度補償回路を提供するための他の様々な実施形態が説明されている。
【０００７】
上記実施形態の他に、さらに、出力電流の温度係数をバランスさせるための電流差動増幅器の接地端子を使用した温度補償電流源が提供される。この温度補償電流源は、温度補償電圧出力を生成するための抵抗と共に使用することも可能である。他の実施形態は、ＤＴＭＯＳトランジスタなどのタイプの異なるトランジスタを備えることも可能である。
【０００８】
当業者には、添付の図面を適切に参照しながら以下の詳細な説明を読むことにより、本発明のこれらならびに他の態様および利点が明らかになるであろう。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の好ましい実施形態について、添付の図面を参照して説明する。
【００１０】
本発明の原理を適用することができる広範囲にわたる様々な実施形態に鑑みて、図に示す実施形態が単なる実施例にすぎないこと、また、それらを本発明の範囲を制限するものとして捕えてはならないことを理解されたい。
【００１１】
温度補償電圧基準回路のいくつかの実施形態が示されているが、それらはすべて、電圧基準回路に必要な入力電圧をより小さくすることを模索したものである。オーバヘッド電圧を最小化するための回路の１つは、電圧基準回路内の２つのＦＥＴのドレイン電圧を調整する回路を備えている。この調整回路は、バンドギャップ型またはサブバンドギャップ型基準回路の中に配置することができる。他の実施形態では、温度係数調整回路がサブバンドギャップ型回路に使用されている。この温度係数調整回路は、電流コンベヤまたは基準回路のノードの１つがタップオフされた抵抗であってもよい。余剰電流（または余剰電圧）によって出力電流の温度係数のバランス化が促進される。また、出力電流を使用して電圧を提供することも可能である。電圧および電流はいずれも温度補償されている。
【００１２】
上記回路の他の様々な組合せが示されているが、その実施例の１つは、同じく電圧調整回路を使用したサブバンドギャップ型基準回路である。また、出力電流の温度係数をバランスさせるための余剰電流として電流差動増幅器の接地端子を使用した他の電流源についても示されている。この回路を使用して、温度補償電圧出力を生成することも可能である。
【００１３】
ここで図を参照すると、温度補償電圧基準回路が図１に略図で示されている。基準電圧はＶＲＥＦ１０２から取られ、接地に対する基準をなしている。基準回路が製造される基板（つまりケイ素、ＧａＡｓ等）によって様々であるが、ＶＲＥＦ１０２の電圧は、通常、基板のバンドギャップ電圧である。たとえば基板がケイ素である場合、出力電圧は約１．１２Ｖである。動作電圧は、ＶＩＮ１０４で示されており、トランジスタＭ１１０６およびＭ３１０８の接続ソースのノードに印加されている。ＶＩＮ１０４は、ＶＲＥＦ＋オーバヘッド電圧に等しい最小許容値を有している。回路１００には、電流差動増幅器ＡＲ１  １１０からなるフィードバック回路網が使用されている。ＡＲ１  １１０は、電流の差を出力電圧に変換している。この増幅器は、動作電圧ＶＩＮ１０４がその設計によって制限されない限り、様々な方法で構築することができる。端子ＶＣ１１１２およびＶＣ２１１４は、これらの端子の出力電圧が約０．３Ｖを超えると、ＰＮＰトランジスタＱ１１１６およびＱ２１１８が飽和状態で動作し（高温で）、Ｑ１１１６およびＱ２１１８からの寄生基板ＰＮＰトランジスタの導通を阻止するため、比較的０Ｖに近い電圧にしなければならない。
【００１４】
トランジスタＱ１１１６およびＱ２１１８のコレクタ電流Ｉ１１２０およびＩ２１２２は、設計比率
ｐ＝Ｉ２／Ｉ１
を有している。この比率は、通常、１：１であるが、回路の設計に応じて変更することができる。また、これらのトランジスタの面積は、いずれも
ｒ＝Ａ１／Ａ２
で与えられる比率を有するように設計されている。Ｑ１１１６およびＱ２１１８のコレクタ電流がそれぞれエミッタ電流に等しいと仮定すると、トランジスタＱ１１１６（およびＲ１１２４）およびＱ２１１８に流れる電流Ｉ１１２０およびＩ２１２２は、
Ｉ１＝（ＶＴ／Ｒ１）ｌｎ（ｐ・ｒ）
Ｉ２＝ｐＩ１
により決定される。上式で、
ＶＴ＝ｋＴ／ｑ
である。必ずしもその必要はないが、Ｍ１１０６の設計とＭ３１０８の設計が整合している場合、トランジスタＭ３１０８に流れる電流Ｉ３１２６は、Ｉ１１２０およびＩ２１２２の合計であり、
Ｉ３＝（ｐ＋１）（ＶＴ／Ｒ１）ｌｎ（ｐ・ｒ）
により計算することができる。
【００１５】
電流Ｉ１１２０、Ｉ２１２２およびＩ３１２６は、温度が高くなるとＶＴが大きくなり、したがってこれらの３つの電流が増加するため、これらはすべて絶対温度に対して比例する（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｔｏ−Ａｂｓｏｌｕｔｅ−Ｔｅｍｐｅｒａｔｕｒｅ：ＰＴＡＴ）であるＶＴに依存している。Ｑ３１３０のエミッタの電圧ＶＥ３１２８は、絶対温度に対して相補的である（Ｃｏｍｐｌｅｍｅｎｔａｒｙ−Ｔｏ−Ａｂｓｏｌｕｔｅ−Ｔｅｍｐｅｒａｔｕｒｅ：ＣＴＡＴ）である。電流Ｉ３に抵抗Ｒ３１３２を掛け、かつ、電圧ＶＥ３を加えることによって出力電圧ＶＲＥＦ１０２が得られ、
ＶＲＥＦ＝ＶＥ３＋（ｐ＋１）（Ｒ３／Ｒ１）ＶＴｌｎ（ｐ・ｒ）
により計算される。ＶＲＥＦ１０２は、上式の両方の項の温度係数を考慮することによって温度独立型にすることができる。上式の第１の項ＶＥ３１２８は、負の温度係数−２ｍＶ／℃を有しており、第２の項は正の温度係数を有している。この正の温度係数は、Ｒ３／Ｒ１、ｐおよびｒを選択することによって設計することができる。正の温度係数を＋２ｍＶ／℃に設定することによってこれらの２つの項が互いに相殺され、安定した温度補償電圧基準が得られる。図２は、典型的なＶＲＥＦ対温度のグラフを示したものである。
【００１６】
既に言及したように、問題は、デバイスのサイズが小さくなっているため、所望の出力ＶＲＥＦ１０２を生成するために必要な動作電圧すなわちＶＩＮ１０４を小さくしなければならないことである。上で説明したように、ＭＯＳトランジスタを使用した従来の電圧基準回路は、１．６Ｖ近辺で動作している（ＶＲＥＦ１０２より３００〜４００ｍＶ高い）。これは、Ｍ１１０６（ノード１３４）およびＭ３１０８（ノード１３６）のドレイン電圧が変化することに起因する電源除去（ＰＳＲ）の限界によるものである。ドレイン電圧のこれらの変化は、チャネル長変調によって誘発される。３００〜４００ｍＶのオーバヘッドは、チャネル長変調を補償するためのＭ１１０６およびＭ３１０８の長さの増加または化合物トランジスタの使用によるものである。ＭＯＳトランジスタＭ１１０６およびＭ３１０８をバイポーラトランジスタに置き換えたとしても、１００ｍＶの範囲のオーバヘッドが依然として必要である。望ましくないオーバヘッドを小さくするためには、Ｍ１１０６およびＭ３１０８のドレイン電圧の変化を最小化しなければならないことは明らかである。以下に示す実施形態によれば、ドレイン電圧の変化を最小化することによって信頼性の高い温度補償電圧基準が提供される。
【００１７】
図３ａに示す実施形態では、温度補償電圧基準回路３００ａの一実施形態が示されている。この回路の目的は、トランジスタＭ１１０６およびＭ３１０８のドレイン（それぞれノード１３４および１３６）の電圧差を最小化することによって不要なオーバヘッドを最小化することである。この回路は、図１に示す回路１００のノードと同じノードに安定した基準電圧ＶＲＥＦ１０２ａを出力している。
【００１８】
基準回路３００ａには、演算増幅器３３８および動作電圧オーバヘッドを小さくするためのＰＭＯＳトランジスタ３４０が使用されている。増幅器３３８には、タイプが異なる多くの増幅器を使用することができる。増幅器３３８（ＡＲ２）の２つの入力部は、ノード１３４および１３６を接続している。ＰＭＯＳトランジスタＭ１Ａ３４０のゲートは、ＡＲ２３３８の出力部に結合されている。ＡＲ２３３８は、Ｍ１Ａ３４０と相俟ってノード１３４および１３６の電圧を調整している。図３ａでは、これらのノードの両方が同じ電圧に調整されるため、ドレイン電圧の変化によるＰＳＲの限界の影響が除去され、オーバヘッドが小さい（ＶＲＥＦ１０２ａを約１００ｍＶ超えるオーバヘッド）安定した動作電圧ＶＩＮ１０４ａが得られる。この回路は、図１に示す回路と同様、次の式の第１および第２の項（すなわちＶＥ３１２８およびＩ３１２６）の温度係数を同じにすることによって温度安定性を達成している。
【００１９】
ＶＲＥＦ＝ＶＥ３＋（ｐ＋１）（Ｒ３／Ｒ１）ＶＴｌｎ（ｐ・ｒ）
第１の項ＶＥ３１２８は、負の温度係数（−２ｍＶ／℃）を有しており、第２の項は正の「設計可能」温度係数（＋２ｍＶ／℃）を有している。
【００２０】
図３ｂは、図３ａに示す実施形態の代替実施形態を略図で示したものである。この実施形態も、ＶＥ３１２８およびＩ３１２６の温度係数を同じにし、ノード１３４と１３６の間の電圧差を最小化している。これは、Ｑ１１１６、Ｑ２１１８およびＱ３１３０のベースをまとめて接続し、かつ、接地とＱ３１３０のコレクタの間に抵抗Ｒ３１３２を配置することによって達成されている。これらのトランジスタのベースがまとめて接続されるノード３４２の電圧はＰＴＡＴであり、Ｉ３１２６にＲ３１３２を掛け合わせることによって決定される。また、バイポーラトランジスタの性質のため、アクティブ状態になると、ベース−エミッタ電圧降下は合理的にＣＴＡＴである。したがってノード１３４の電圧は、ノード３４２の電圧＋Ｖｂｅである。ノード１３６の電圧は、ノード３４２の電圧＋Ｖｂｅである。したがって、ノード１３４と１３６のドレイン電圧の差が一定に保持され、かつ、最小化される。図３ａに示す回路と同様、オーバヘッド電圧を小さくすることができるため、動作電圧を小さくすることができる。この実施形態の追加利点の１つは、電流差動増幅器ＡＲ１  １１０の入力端子ＶＣ１１１２およびＶＣ２１１４を０Ｖ近くにしなければならない要求事項が緩和されることである。これらの入力端子は、温度範囲全体にわたって最大１Ｖにすることができる。これは、ノード３４２が接地されていないことによるものである。
【００２１】
図３ｂに示す回路に加えることができる修正は、トランジスタＱ３１３０のコレクタとトランジスタＱ１１１６、Ｑ２１１８およびＱ３１３０のベースの間に単位利得バッファ３４４を配置することである。この回路に対するこの修正により、ＶＲＥＦ１０２ｂを温度湾曲修正することができ、したがって所与の温度範囲にわたってより安定したＶＲＥＦ１０２ｂが得られる。極端に高い温度および極端に低い温度ではＢＪＴアルファつまりキャリア注入効率が低下する（キャリア移動度の変化による）ため、この修正を考慮することは重要である。単位利得バッファ３４４がない場合、Ｑ３１３０のベース電流がＲ３１３２に流れる電流に寄与することになる。この増幅器の追加だけではなく、Ｑ３の電流密度とＱ１の電流密度が同じになるようにＱ３のエミッタ面積をスケール化しなければならない。
【００２２】
上で説明したように、図３ａおよび３ｂに示す実施形態は、いずれもバンドギャップ型基準回路である。他の実施形態では、サブバンドギャップ型基準を使用することができる。サブバンドギャップ型基準の場合、バンドギャップ型基準回路と比較すると動作電圧をより小さくすることができる。しかしながら、従来のサブバンドギャップ型基準も、場合によっては望ましくないオーバヘッドを有していることがある。図４ａに示す回路４００ａは、オーバヘッド動作電圧が小さいサブバンドギャップ型基準回路の一回路実施形態である。この実施形態では、温度係数調整回路は、ＦＥＴＭ２４５４、Ｍ３１０４および抵抗Ｒ２４４６と組み合わせて使用されている増幅器４５４を備えている。この温度係数調整回路は電流コンベヤとして作用している。その他のコンポーネントは、図３ａおよび３ｂに示す実施形態と同様であるが、Ｑ３１３０が除去されている。
【００２３】
Ｍ１（ＰＴＡＴ）に流れる電流の温度による変化は、トランジスタＭ３１０４を介して鏡映される。しかしながら、ノード１３４の電圧はＣＴＡＴである。この負の電圧を使用して、増幅器４５４を介して抵抗Ｒ２４４６に流れる電流ＩＲ２４５２が生成される。ノード１３４の電圧はＣＴＡＴであるため、電流ＩＲ２４５２もＣＴＡＴである。この電流は、ＦＥＴＭ４４５６に運ばれ、Ｍ３１０４に流れる電流と合計されて、抵抗Ｒ３１３２に流れる温度補償電流Ｉｃｏｍｐ４５７が生成される。温度係数は、ノード１３６で効果的にバランスされている。温度補償電圧ＶＲＥＦ１０２ｃは、抵抗Ｒ３１３２を使用して生成することができる。ＶＲＥＦ１０２ｃの式は、
ＶＲＥＦ＝Ｒ３［（ＶＥ２／Ｒ２）＋（ｐ＋１）（ＶＴ／Ｒ１）ｌｎ（ｐｒ）］
である。括弧内の第１および第２の項の温度係数は、互いに同じ係数が設定されている。場合によってはＦＥＴＭ２４５４とＭ４４５６の整合などの他の考察事項も、設計回路４００ａの中で考慮しなければならない。
【００２４】
図４ｂは、図４ａに示す実施形態の代替である基準回路４００ｂを示したものである。基準回路４００ｂでは、抵抗Ｒ２４４６は、直接ノード１３４に結合されている。ノード１３６に流入する電流の温度係数をバランスさせるための電流コンベヤの使用に代わって、抵抗Ｒ２４４６に流れる電流をノード１３４から引き出すことによってＶＥ２４５０の温度係数が調整される。ＶＲＥＦ１０２ｄの計算には、ＶＲＥＦ１０２ｃの計算と同じ式が適用される。
【００２５】
回路設計者は、回路４００ａまたは４００ｂのいずれかの実施形態を選択してサブバンドギャップ型基準回路を生成することができる。いずれの実施形態の場合にも製造上の利点が提供される。回路４００ａは、回路４００ｂよりも関連するコンポーネントが多いが、電流コンベヤを調整するための回路の較正が比較的単純である。回路４００ｂの場合のように抵抗４４６を単独で使用する場合、場合によっては回路４００ａの電流コンベヤよりも較正が困難である。しかしながら、必要な回路コンポーネントは回路４００ａより少ない。
【００２６】
図５は、図４ａおよび４ｂに示す実施形態のＶＲＥＦおよびＶＥ２に対する最小許容動作電圧ＶＩＮのグラフを示したものである。温度が高くなるにつれてＶＥ２およびＶＩＮが小さくなっている。しかしながら、ＶＲＥＦは温度範囲全体にわたって一定である。
【００２７】
図６は、図４ａおよび４ｂに示す実施形態の代替実施形態を示したものである。回路６００は、図４ａおよび４ｂに示す回路と同じ方法でノード１３４の電圧を使用してＶＲＥＦ１０２ｅの温度係数をバランスさせている。また、図３ａに示す回路と同じ方法で増幅器６５８をＦＥＴＭ１Ａ６６０と共に使用してノード１３４と１３６の電圧を等化している（したがってチャネル長変調が最小化され、延いてはＰＳＲの限界が小さくなっている）。出力電圧ＶＲＥＦ１０２ｅは、Ｒ３１３２を介して設定される。この実施形態の場合、回路を適切に動作させるためには、ＶＲＥＦ１０２ｅをＶＥ２４５０の最大値（−５５℃で約８００ｍＶ）より約１００ｍＶ高くしなければならず、したがって動作電圧ＶＩＮ１０４ｅは０．９Ｖではなく１Ｖである。この場合も、出力電圧は、標準のバンドギャップ電圧出力である１．２Ｖより小さい。
【００２８】
図６に示す代替実施形態の場合、ノード１３６にＦＥＴＭ１Ａ６６０を結合することができる（つまりＭ１Ａ６６０のソースをＭ３１０４のドレインに結合し、ノード１３４をＭ１１０６のドレインに結合することができる）。この実施形態を使用して基準電圧をより小さくすることができる。
【００２９】
増幅器およびＦＥＴを使用する代わりに、ＢＪＴを使用してノード１３４および１３６の電圧を調整することも可能である（図３ｂの場合と同様に）。図７ａは、図４ａおよび４ｂに示す実施形態の代替実施形態を示したものである。回路７００ａも同じくノード１３４の電圧を使用してＶＲＥＦ１０２ｆの温度係数をバランスさせている。しかしながら、この回路には、ＶＲＥＦ１０２ｆとノード１３６の間にトランジスタＱ３１３０が使用されている。図３ｂに示す回路と同様、Ｖｂｃは、トランジスタＱ１１１６、Ｑ２１１８およびＱ３１３０のベースの電圧に加えられる。ベースは、接地されているかあるいはこれらのすべてのトランジスタのコモンであるため、ノード１３４と１３６の電圧差が最小化される。しかしながら、この実施形態の場合、ＶＲＥＦ１０２ｆは、ＶＥ２４５０の最小値（１２５℃で４００ｍＶ）より１００ｍＶ小さくしなければならず、つまり３００ｍＶにしなければならない。これは、Ｑ３１３０の電圧飽和を防止するために必要である。
【００３０】
図７ｂは、図７ａに示す実施形態の代替実施形態を示したものである。温度係数の等化ならびにノード１３４と１３６の電圧差の最小化は、図７ａに示す実施形態と全く同じである。しかしながら、ＡＲ１  １１０のコンプライアンス電圧を大きくし、かつ、出力電圧ＶＲＥＦ１０２ｇを大きくするために、Ｑ１１１６、Ｑ２１１８およびＱ３１３０のベースがまとめて接続され、また、Ｒ２４４６と接地４４８の間に追加抵抗Ｒ４７６２が追加されている。Ｒ２４４６に流れる電流ＩＲ２４５２は、図７ａに示す実施形態の場合と同じ値、つまりＩＲ２＝Ｖｂｅ／Ｒ２を維持しているが、ＶＥ２４５０（およびＶＥ３）は、（１＋Ｒ４／Ｒ２）倍だけ大きくなっている。回路７００ｂは、処理に特定の限界がある場合、場合によってはその実施がより実践的である。
【００３１】
図７ａおよび７ｂに示す２つの実施形態の追加利点の１つは、それらが温度湾曲修正される傾向を示すことである。極端な温度の電圧基準回路に一般的に見られる出力電圧の典型的な変化は、図７ａおよび７ｂに示す回路によって抑制される。これは、基本的には、偏差をもたらしているトランジスタアルファである相反関数を使用してＩ３１２６を掛け合わせることによってアルファの偏差（Ｑ１１１６およびＱ２１１８からの偏差）に対処することによって達成される。図７ａに示す実施形態では、この掛算は、Ｑ３１３０をベース電流が接地に分路されるＲ３１３２に直列に配置することによって達成される。図７ｂに示す実施形態にも、これと同じ湾曲修正の原理を適用することができる。この実施形態の場合、高温および低温における余剰ベース電流によってＲ４７６２の両端間の電圧に追加彎曲がもたらされることになる。そのため、ＶＩＮ１０４の最小要求事項が著しく緩和されることになるが、そのためにＶＲＥＦ１０２ｇ出力の修正が妨害されることはない。また、単位利得バッファ７８０を追加することにより、トランジスタＱ１１１６、Ｑ２１１８およびＱ３１３０のベース電流を分離することができる。このベース電流の分離によって温度湾曲修正が容易になる場合もある。
【００３２】
図８は、図７ａに示す実施形態の湾曲修正出力の一例をプロットしたものである。この曲線を得るためには、Ｑ１１１６およびＱ３１３０に流れる電流の密度が両方のトランジスタで同じ電流密度になるよう、Ｑ３１３０のサイズをＱ２１１８のサイズの９倍にしなければならない。Ｒ３１３２の抵抗は、Ｑ３１３０に流れるベース電流の平均損失をオフセットさせるために７．５％大きくなっている。この単純な湾曲修正により、１８０℃の範囲全体にわたって温度誤差を０．６０％から０．０７２％まで小さくすることができる。
【００３３】
図９ａは、トランジスタＭ３を除去し、かつ、ノード９６４の出力電圧を基準にすることによってチャネル長変調の効果を除去した温度補償電圧基準回路の他の実施形態を略図で示したものである。ＡＲ１  １３０の接地端子９６６は、Ｒ３１３２に結合されている。温度補償は、ノード９６４に流入する電流Ｉ１１２０、Ｉ２１２２およびＩＲ２４５２を合計することによって達成される。抵抗Ｒ３１３２は、所望の出力電圧が確立されるように選択することができる。電流差動増幅器１３０の接地端子９６６は、電流Ｉ１１２０とＩ２１２２を合計した電流を供給している。Ｒ２４４６、Ｒ３１３２を結合しているノードと、Ｑ１１１６およびＱ２１１８のベースとの間に、図７ｂに示す抵抗Ｒ４７６２と類似した追加抵抗９６８を配置することができる。この抵抗は、ＡＲ１  １３０の実施を助成することができる。
【００３４】
図９ｂは、図９ａに示す回路の代替実施形態を示したものである。この回路には、上で説明した実施形態のすべての特性が利用されているが、Ｒ３が除去され、動作電圧ＶＩＮにラベル「ＰＯＳ」９７０が振られ、また、ＶＲＥＦ出力にラベル「ＮＥＧ」９７２が振られている。この実施形態では、これらの２つの端子の両端間に少なくとも０．９Ｖの最小供給電圧が印加され、温度補償２端子定電流源を形成している。電源およびゼロ温度係数抵抗を備えたループにこの実施形態が置かれると、この実施形態を使用して所望する任意の電圧をゼロ温度係数抵抗の両端間に展開させることができる。また、Ｒ２／Ｒ１またはｐのいずれかを変化させることによって広範囲にわたる非ゼロ温度係数を示すように構築することも可能である。図９ａに示す実施形態と同様、Ｒ２４４６、ＮＥＧ９７２を結合しているノードと、Ｑ１１１６およびＱ２１１８のベースとの間に抵抗９９４を挿入することも可能である。
【００３５】
上で説明したすべての実施形態の入力電圧を小さくするための追加方法の１つは、トランジスタ、詳細にはバイポーラトランジスタの一部またはすべてを動的閾値ＭＯＳトランジスタ（ＤＴＭＯＳ）トランジスタに置き換えることである。そのようにすることにより、上で説明したすべての実施形態の動作電圧を５００ｍＶにすることができる。ＤＴＭＯＳトランジスタは、エミッタ領域とコレクタ領域を分離するために残留ゲートを使用している横方向バイポーラトランジスタから形成されている。ＤＴＭＯＳトランジスタは、それらの残留ゲートがまとめてベースに接続される場合、上で説明したすべての実施形態と共にとりわけ有用である。これらのトランジスタの（ゼロケルビンに外挿した場合の）バンドギャップ電圧は、１．２Ｖではなく約０．６Ｖである。また、Ｖｂｅの温度勾配は、２ｍＶ／℃ではなく１ｍＶ／℃である。
【００３６】
図１０ａは、図７ａに示す代替実施形態を示したものであるが、すべてのバイポーラトランジスタおよびＭＯＳトランジスタがＤＴＭＯＳトランジスタに置き換えられている。上で説明した実施形態の差動増幅器ＡＲ１１３０は、ＭＯＳトランジスタコンポーネントと共に示されている。
【００３７】
図１０ｂは、動作電圧ＶＩＮおよび出力電圧ＶＲＥＦ対温度のグラフを示したものである。このグラフは、ＤＴＭＯＳトランジスタを組み込むことによって０．５Ｖまたはそれ以下の動作電圧を達成することができることを示している。
【００３８】
上で説明した実施形態において同じく認知すべき追加実施態様の１つでは、トランジスタＭ１１０６およびＭ３１０８がＰＮＰバイポーラトランジスタに置換されている。二重井戸プロセスまたは絶縁体上シリコンプロセスを利用することができる場合、これらのトランジスタによって追加利点が提供される。つまり、これらのトランジスタは必要な面積が小さく、また、ＰＳＲの限界が小さい。
【００３９】
以上、本発明の実施形態について説明した。基準回路内のＦＥＴのドレイン電圧を調整することによって、動作オーバヘッドが小さい低電圧基準回路を生成することができる。サブバンドギャップ型回路の場合、電流コンベヤまたは余剰電流タップを介して出力電流または出力電圧の温度係数をゼロに調整することができる。また、上で説明した方法を使用して電流源を構築することも可能である。この電流源を使用して、一定の範囲の温度補償電圧を生成することができる。
【００４０】
上で説明した実施形態のすべてのトランジスタは、様々な方法で製造することができる。異なるタイプのＦＥＴ（ｎ−ＭＯＳまたはＤＴＭＯＳなど）あるいはＢＪＴ（ＮＰＮなど）を組み込んで代替実施形態を構築することができる。しかしながら、特許請求の範囲で定義されている本発明の真の範囲および精神を逸脱することなく、これらの実施形態に追加変更および修正を加えることができることは当業者には理解されよう。
【図面の簡単な説明】
【００４１】
【図１】従来の電圧基準回路の略図である。
【図２】図１に示す回路のＶＲＥＦ対温度を示すグラフである。
【図３】図３ａは本発明の一実施形態による、増幅器と電圧調整器としてＦＥＴとを組み込んだ温度補償電圧基準回路の略図である。図３ｂは本発明の一実施形態による、電圧調整器として追加ＢＪＴを組み込んだ温度補償電圧基準回路の略図である。
【図４ａ】本発明の一実施形態による、出力電圧の温度係数をバランスさせるための電流コンベヤを組み込んだ温度補償電圧基準回路の略図である。
【図４ｂ】本発明の一実施形態による、出力電圧の温度係数をバランスさせるために使用される抵抗を組み込んだ温度補償電圧基準回路の略図である。
【図５】図４ａおよび図４ｂに示す回路のＶＲＥＦ、ＶＥ２およびＶＩＮ対温度を示すグラフである。
【図６】本発明の一実施形態による、増幅器と、電圧調整器として第１のＦＥＴと、出力電圧の温度係数をバランスさせるために使用される抵抗とを組み込んだ温度補償電圧基準回路の略図である。
【図７】図７ａは本発明の一実施形態による、電圧調整器として追加ＢＪＴと、出力電圧の温度係数をバランスさせるために使用される抵抗とを組み込んだ温度補償電圧基準回路の略図である。図７ｂは本発明の一実施形態による、電圧調整器として追加ＢＪＴと、出力電圧の温度係数をバランスさせるために使用される２つの抵抗とを組み込んだ温度補償電圧基準回路の略図である。
【図８】図７ａに示す回路のＶＲＥＦおよび修正されたＶＲＥＦ対温度を示すグラフである。
【図９】図９ａは本発明の一実施形態による、出力電圧の温度係数をバランスさせるための電流差動増幅器の接地端子を使用した温度補償電圧源の略図である。図９ｂは本発明の一実施形態による、出力電流の温度係数をバランスさせるための電流差動増幅器の接地端子を使用した温度補償電流源の略図である。
【図１０】図１０ａは本発明の一実施形態による、基準回路内のトランジスタが動的閾値ＭＯＳトランジスタ（ＤＴＭＯＳ）に置換された電圧基準回路の略図である。図１０ｂは図１０ａに示す回路のＶＲＥＦ、ＶＥ２およびＶＩＮ対温度を示すグラフである。
【符号の説明】
【００４２】
１００、４００ａ、６００、７００ａ、７００ｂ  回路
１０４、１０８  トランジスタＭ３
１０６  トランジスタＭ１
１１０  電流差動増幅器ＡＲ１
１１６  トランジスタＱ１
１１８  トランジスタＱ２
１３０  トランジスタＱ３
１３０  差動増幅器ＡＲ１
３００ａ  温度補償電圧基準回路
３３８、６５８  演算増幅器ＡＲ２
３４０  トランジスタＭ１Ａ
３４４、７８０  単位利得バッファ
４００ｂ  基準回路
４５４  増幅器
９６６  ＡＲ１の接地端子
９６８、９９４  追加抵抗
９７０  ラベル「ＰＯＳ」
９７２  ラベル「ＮＥＧ」
【図１】
2007129724.tif 000003
【図２】
2007129724.tif 000004
【図３】
2007129724.tif 000005
【図４ａ】
2007129724.tif 000006
【図４ｂ】
2007129724.tif 000007
【図５】
2007129724.tif 000008
【図６】
2007129724.tif 000009
【図７】
2007129724.tif 000010
【図８】
2007129724.tif 000011
【図９】
2007129724.tif 000012
【図１０】
2007129724.tif 000013
【外国語明細書】
2007129724000001.pdf