(57)【要約】【課題】所望の特性を具備したゲート絶縁膜を形成することができる半導体装置の製造方法及び製造装置を提供する。【解決手段】半導体基板上に下地膜を形成する下地膜形成部２が設けられている。更に、半導体基板を冷却する冷却部３、及び冷却部３により冷却された半導体基板の温度が１００℃以下の状態で、下地膜に活性窒素を導入するプラズマ窒化部４が設けられている。半導体基板の冷却は、例えば、液体窒素又は液体ヘリウムを用いて、半導体基板が載置されるステージを冷却することにより行われる。【選択図】図１
2007194431.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の絶縁膜を形成する工程と、
前記半導体基板を冷却する工程と、
前記半導体基板の温度が１００℃以下の状態で、前記第１の絶縁膜に活性窒素を導入する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の絶縁膜の形成から前記活性窒素の導入までを、大気から隔離されたチャンバ内で連続して行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の絶縁膜としてシリコン酸化膜を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記活性窒素を導入する工程と前記ゲート電極を形成する工程との間に、前記シリコン酸化膜よりも誘電率が高い第２の絶縁膜を前記シリコン酸化膜上に形成する工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板上に形成されている絶縁膜に対してポストアニールを施す工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
半導体基板上に第１の絶縁膜を形成する第１の絶縁膜形成手段と、
前記半導体基板を冷却する冷却手段と、
前記冷却手段により冷却された前記半導体基板の温度が１００℃以下の状態で、前記第１の絶縁膜に活性窒素を導入する窒化手段と、
を有することを特徴とする半導体装置の製造装置。
【請求項７】
前記第１の絶縁膜形成手段、冷却手段及び前記窒化手段に連結され、大気から隔離された雰囲気中で前記半導体基板を搬送する搬送手段を有することを特徴とする請求項６に記載の半導体装置の製造装置。
【請求項８】
前記第１の絶縁膜形成手段は、前記第１の絶縁膜としてシリコン酸化膜を形成することを特徴とする請求項６又は７に記載の半導体装置の製造装置。
【請求項９】
前記シリコン酸化膜よりも誘電率が高い第２の絶縁膜を前記シリコン酸化膜上に形成する第２の絶縁膜形成手段を有することを特徴とする請求項８に記載の半導体装置の製造装置。
【請求項１０】
前記半導体基板上に形成されている絶縁膜に対してポストアニールを施す熱処理手段を有することを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速動作が可能なＭＯＳトランジスタの製造に好適な半導体装置の製造方法及び製造装置に関する。
【背景技術】
【０００２】
半導体集積回路装置の集積度の向上及び動作速度の向上のため、その構成要素であるＭＯＳＦＥＴは小型化され、ゲート絶縁膜は薄膜化されている。ゲート絶縁膜上に形成されるゲート電極は、ポリシリコン層のみから構成されるか、ポリシリコン層及びシリサイド層の積層体から構成されている。ポリシリコン層には、ソース・ドレイン領域と同時に不純物がイオン注入されている。例えば、表面チャネル型ｎチャネルＭＯＳＦＥＴのゲート電極及びソース・ドレイン領域には、リン等のｎ型不純物がイオン注入されている。また、表面チャネル型ｐチャネルＭＯＳＦＥＴのゲート電極及びソース／ドレイン領域には、ボロン等のｐ型不純物がイオン注入されている。
【０００３】
しかし、表面チャネル型ｐチャネルＭＯＳＦＥＴでは、ゲート絶縁膜が薄い場合、ゲート電極に注入されたボロンがゲート絶縁膜を突き抜けてｎ型のチャネル領域まで達してしまう。この現象が生じると、閾値が変動すると共に、電荷の移動度が劣化してしまう。
【０００４】
この現象に関し、ゲート絶縁膜に窒素を導入することが、ボロンの突き抜けを抑制するために有効であることが知られている。ゲート絶縁膜を構成するシリコン酸化膜中へ窒素を導入する方法としては、ＮＨ3ガス、ＮＯガス、Ｎ2Ｏガス等の窒化性ガス雰囲気中で、抵抗加熱又はランプ加熱によりシリコン基板を加熱する方法が知られている。また、窒素プラズマを用いて、シリコン酸化膜の表面により高濃度の窒素を導入する方法も知られている。
【０００５】
その一方で、厚さが２ｎｍ以下のゲート絶縁膜が用いられている場合、ゲート電極とチャネル領域との間にトンネル電流が流れ、ゲートリーク電流が増加する現象も知られている。例えば、ゲート絶縁膜の厚さが０．２ｎｍ程度薄くなると、ゲートリーク電流が一桁程度上昇してしまう。このため、ゲート絶縁膜の厚さの制御が重要な課題となっている。
【０００６】
また、ゲート絶縁膜の全部又は一部を、シリコン酸化膜よりも誘電率が高い高誘電率絶縁膜を用いることにより、反転容量換算膜厚を薄く抑えつつ、物理的膜厚を厚くし、ゲートリーク電流を抑制することができるが知られている。高誘電率絶縁膜としては、例えば
シリコン酸窒化膜が挙げられる。シリコン酸窒化膜は、一般的に、シリコン酸化膜より誘電率が高く、反転容量換算膜厚を抑えつつ、物理的膜厚を厚くするために有効である。
【０００７】
特許文献１には、均一な窒素濃度を有するゲート絶縁膜の形成方法が記載されている。この方法では、シリコン基板上に形成した酸化シリコンのゲート絶縁膜にリモートプラズマ窒化処理により窒素を導入した後、８００℃〜１１００℃、Ｎ2Ｏ雰囲気中でゲート絶縁膜を酸化窒化アニールすることにより、窒素を再分布させている。また、６ａｔ％以上、例えば８ａｔ％、１０ａｔ％の均一な窒素濃度を有するゲート絶縁膜を形成することにより、寿命が長く、信頼性が高いトランジスタが得られることが記載されている。ここで、リモートプラズマ窒化とは、基板を収容した処理室とは別のプラズマ発生室内でマイクロ波等により窒素プラズマを発生させ、活性窒素を処理室に搬送して窒化を行う処理である。
【０００８】
特許文献２には、Ｓｉ基板側の界面近傍に窒素が入るとＭＯＳトランジスタの移動度が低下するという課題を解決することを目的として、Ｓｉ基板界面近傍の窒素濃度を抑制し、ゲートリーク電流を低減するために、膜表面側に多くの窒素を導入することが記載されている。また、予め窒素を導入したシリコン酸窒化膜に窒素ガスを用いたラジカル窒化を行うことにより、表面から拡散する窒素流を抑制して、シリコン基板界面付近への窒素の導入量を抑制し、膜表面の窒素濃度を高くすることが記載されている。
【０００９】
しかしながら、これらの従来の技術によっても、ゲート絶縁膜の厚さ及び特性の制御が不十分となる場合がある。
【００１０】
【特許文献１】特開２００２−１９８５３１号公報
【特許文献２】特開２００２−１１０６７４号公報
【特許文献２】特開２００２−１００６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、所望の特性を具備したゲート絶縁膜を形成することができる半導体装置の製造方法及び製造装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本願発明者は、シリコン酸窒化膜を形成する方法に関する発明をし、この発明について特許出願した（特願２００５−５０５９３６号）。この方法によれば、プラズマを用いて発生させた活性窒素をシリコン酸化膜又はシリコン酸窒化膜に導入することにより、ゲート絶縁膜の表面又は内部にピークを持つ窒素濃度分布が得られる。そして、ゲート絶縁膜とシリコン基板との界面における窒素濃度を低く押さえることにより、チャネル領域における移動度の低下を抑制することができる。つまり、高速動作が可能となる。更に、ストレスをかけて温度を上昇させた時の劣化特性であるＮＢＴＩ（Negative bias temperature instability）特性の劣化を抑制することもできる。また、プラズマ窒化後にポストアニールを行うことにより、ダメージ回復をすることができると共に、界面窒素濃度及び結合状態を制御することができる。これらの理由により、信頼性を向上することができる。
【００１３】
しかしながら、この方法によれば所期の目的を達成することはできるものの、ゲート絶縁膜の厚さ及び特性の制御が不十分となる場合がある。
【００１４】
そこで、本願発明者は更に試験及び検討を行った。ここで、本願発明者が行った試験の結果について説明する。
【００１５】
先ず、シリコン基板をランプ加熱装置にて９００℃の酸素雰囲気において熱酸化することにより、厚さが０．９ｎｍのＳｉＯ2膜を形成した。次に、熱酸化を行ったチャンバ（熱酸化チャンバ）内でシリコン基板を冷却し、室温のプラズマ窒化チャンバに搬送した。次いで、直ちにＳｉＯ2膜に対してプラズマ窒化を行ってゲート絶縁膜を得た。そして、熱酸化後の冷却時間とゲート絶縁膜の厚さとの関係を求めた。
【００１６】
また、他の試験では、上述の試験と同様に、厚さが０．９ｎｍのＳｉＯ2膜を形成した後に、熱酸化チャンバ内でシリコン基板を３０秒間行った。次に、シリコン基板を室温のプラズマ窒化チャンバに搬送した。次いで、プラズマ窒化チャンバ内でシリコン基板を更に冷却した。その後、ＳｉＯ2膜に対してプラズマ窒化を行ってゲート絶縁膜を得た。そして、総冷却時間（熱酸化チャンバ内での冷却の時間（３０秒間）及びプラズマ窒化チャンバ内での冷却の時間の総和）とゲート絶縁膜の厚さとの関係を求めた。
【００１７】
なお、シリコン基板の搬送は、不活性ガスの雰囲気中で行った。
【００１８】
これらの結果を図７に示す。図７中の◆及び実線は、熱酸化チャンバ内のみで冷却を行った試験の結果を示している。▲及び破線は、熱酸化チャンバ内及びプラズマ窒化チャンバ内で冷却を行った試験の結果を示している。
【００１９】
図７に示すように、いずれの試験においても、冷却時間が長いほど膜厚が薄いという結果が得られた。これは、シリコン基板の温度が低いほど膜厚が薄くなることを意味している。なお、熱酸化チャンバ内のみで冷却を行った場合には、３０秒間以上の冷却では、膜厚の変化が小さかった。これは、チャンバ内に余熱が存在し、冷却が促進されなかったためであると考えられる。一方、プラズマ窒化チャンバ内でも冷却を行った場合には、冷却時間に応じた膜厚の減少が顕著だった。
【００２０】
このような試験の結果により、本願発明者は、基板の温度がプラズマ窒化に影響を及ぼし、ゲート絶縁膜の厚さが変動していることを見出した。
【００２１】
即ち、プラズマ窒化チャンバ内の温度を室温とし、発生する活性窒素のエネルギを制御していても、これと反応するシリコン酸化膜が形成されたウェハの温度が高ければ、活性窒素とシリコン酸化膜との反応が必要以上に活性になる。この結果、シリコン窒化膜中への窒素導入量が増加し、また、シリコン酸化膜中での拡散も増速されると考えられる。
【００２２】
逆の考え方をすると、基板の温度を十分に制御しておけば、シリコン窒化の程度を所望の範囲内で制御することができ、所望の厚さ及び特性のゲート絶縁膜を得ることができるといえる。
【００２３】
そして、本願発明者は、以下に示す発明の諸態様に想到した。
【００２４】
本願発明に係る半導体装置の製造方法では、半導体基板上に第１の絶縁膜を形成した後、前記半導体基板を冷却する。そして、前記半導体基板の温度が１００℃以下の状態で、前記第１の絶縁膜に活性窒素を導入する。
【００２５】
本願発明に係る半導体装置の製造装置には、半導体基板上に第１の絶縁膜を形成する第１の絶縁膜形成手段が設けられている。更に、前記半導体基板を冷却する冷却手段と、前記冷却手段により冷却された前記半導体基板の温度が１００℃以下の状態で、前記第１の絶縁膜に活性窒素を導入する窒化手段と、が設けられている。
【発明の効果】
【００２６】
本発明によれば、絶縁膜に活性窒化を導入する際に半導体基板の温度を１００℃以下としているため、ゲート絶縁膜が薄い場合であっても、その特性の変動を抑制することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る半導体装置の製造装置を示す模式図である。
【００２８】
本実施形態に係る半導体装置の製造装置（ゲート絶縁膜の形成装置）では、搬送系（搬送手段）９の周囲に、搬入口１、下地膜形成部（第１の絶縁膜形成手段）２、冷却部（冷却手段）３、プラズマ窒化部（窒化手段）４、高誘電率膜形成部（第２の絶縁膜形成手段）５、ポストアニール部（熱処理手段）６、冷却部７及び搬出口８が連結されている。搬送系９の内部は、大気から隔離された非酸化雰囲気（例えば、窒素雰囲気等の不活性ガス雰囲気又は水素雰囲気等の還元性雰囲気）となっている。搬入口１及び搬出口８は、例えばロードロックチャンバである。
【００２９】
下地膜形成部２には、例えばランプ加熱装置又は抵抗加熱装置が設けられている。そして、下地膜形成部２は、９００℃程度の酸素雰囲気中で半導体基板の熱酸化を行うことにより、その表面に酸化膜（例えばシリコン酸化膜）を形成する。下地膜の形成に当たり、プラズマ酸化を行ってもよい。この下地膜形成部２に、半導体基板を還元性雰囲気中でアニール処理することにより、自然酸化膜等を除去する装置等が設けられていてもよい。下地膜を形成する前に自然酸化膜等を除去しておくことにより、より厳密な膜厚の制御が可能となる。
【００３０】
冷却部３は、下地膜形成部２において加熱された半導体基板を冷却する。この冷却における到達温度は、例えば１００℃以下とする。なお、到達温度は、室温以下とすることが好ましい。これは、後のプラズマ窒化の際に活性窒素が有するエネルギを低減するためである。半導体基板の冷却は、例えば、液体窒素又は液体ヘリウムを用いて、半導体基板が載置されるステージを冷却することにより行われる。
【００３１】
プラズマ窒化部４は、冷却部３による冷却後の半導体基板に対し、その上に形成されている酸化膜のプラズマ窒化を、例えば室温で行う。この結果、酸化膜が酸窒化膜（例えばシリコン酸窒化膜）となる。なお、プラズマ窒化は、例えば、半導体基板の温度が１００℃以下、好ましくは室温以下となっている状態で開始する。これは、高い温度でプラズマ窒化を開始すると、上述のように、活性窒素のエネルギが高くなってゲート絶縁膜の厚さが変動する虞があるからである。
【００３２】
また、窒素のプラズマは、半導体基板から離れた位置で発生させることが好ましい。これは、プラズマパワーや圧力の調整により、活性窒素のエネルギを容易に低減することができるからである。活性窒素のエネルギを低減することにより、窒素導入量の制御が容易になり、窒素の分布をゲート絶縁膜の表面側に片寄らせることも容易になり、半導体基板との界面への拡散の防止も容易になる。
【００３３】
高誘電率膜形成部５は、半導体基板上の酸窒化膜の上に、シリコン酸化膜よりも誘電率が高い高誘電率膜を形成する。高誘電率膜としては、シリコン窒化膜、ハフニウム酸化膜、タンタル酸化膜、ジルコニウム酸化膜、ランタン酸化膜及びプラセオジウム酸化膜等が挙げられる。この結果、酸窒化膜と高誘電率膜とからゲート絶縁膜が構成される。なお、高誘電率膜形成部５による高誘電率膜の形成が省略されてもよい。この場合には、酸窒化膜のみからゲート絶縁膜が構成される。
【００３４】
ポストアニール部６は、ゲート絶縁膜が形成された半導体基板に対してポストアニールを行う。ポストアニール部６には、例えばランプ加熱装置又は抵抗加熱装置が設けられている。ポストアニールとしては、例えば、１０００℃程度の減圧酸素雰囲気中での酸化アニール（ＲＴＯ：Rapid Thermal Oxidation）及び１０５０℃程度の窒素雰囲気中でのアニール（ＲＴＡ：Rapid Thermal Annealing）を続けて行う。また、ポストアニールとして酸窒化性雰囲気での処理を行ってもよい。例えば、９００℃〜１０５０℃の減圧ＮＯガス雰囲気中での窒化酸化アニール及び１０５０℃の窒素雰囲気中でのアニールを続けて行ってもよい。
【００３５】
冷却部７は、ポストアニール部６において加熱された半導体基板を冷却する。
【００３６】
次に、上述のように構成された装置を用いて半導体装置を製造する方法について説明する。
【００３７】
（第１の製造方法）
図２Ａ乃至図２Ｆは、半導体装置の第１の製造方法を工程順に示す断面図である。
【００３８】
第１の製造方法では、先ず、Ｓｉ基板１１にウェット洗浄を行った後、図２Ａに示すように、熱酸化によりＳｉ基板１１上にシリコン酸化膜１２を形成する。シリコン酸化膜１２の厚さは、例えば１．５ｎｍ以下とする。シリコン酸化膜１２の形成に当たっては、図１に示す装置を用いる。即ち、搬入口１を介してＳｉ基板１１を搬送系９に入れた後、下地膜形成部２において、Ｓｉ基板１１の表面に、下地膜としてシリコン酸化膜１２を形成するのである。
【００３９】
次に、搬送系９を用いてＳｉ基板１１を冷却部３に搬送する。次いで、冷却部３において、Ｓｉ基板１１及びシリコン酸化膜１２を、例えば１００℃以下まで、好ましくは６０℃以下、より好ましくは室温以下まで冷却する。なお、液体ヘリウム及び液体窒素等の冷却媒体を用いる場合、比較的簡便な構成の装置を用いても−４０℃程度までは冷却することができる。そして、この程度の冷却であれば、十分に活性窒素との過度な反応を抑制する効果が得られると考えられる。
【００４０】
その後、搬送系９を用いてＳｉ基板１１をプラズマ窒化部４に搬送する。続いて、シリコン酸化膜１２に対して、プラズマ窒化を行うことにより、図２Ｂに示すように、シリコン酸化膜１２をシリコン酸窒化膜１３に変化させる。シリコン酸化膜１２の形成後からシリコン酸窒化膜１３への変化終了まで、Ｓｉ基板１１を非酸化性雰囲気化におき、大気に晒さないことが好ましい。これは、シリコン酸化膜１２の厚さを保持するためである。このプラズマ窒化では、例えば、ＲＦ電力を５００Ｗとして窒素プラズマを励起し、室温で２．６６Ｐａ（２０ｍＴｏｒｒ）の条件下で、シリコン酸化膜１２に活性窒素を導入する。
【００４１】
次に、搬送系９を用いてＳｉ基板１１を高誘電率膜形成部５に搬送する。次いで、図２Ｃに示すように、ＣＶＤ法等により、シリコン窒化膜１４をシリコン酸窒化膜１３上に高誘電率膜として形成する。シリコン窒化膜１４の厚さは、例えば０．２ｎｍ程度とする。
【００４２】
その後、搬送系９を用いてＳｉ基板１１をポストアニール部６に搬送し、ポストアニール部６においてポストアニールを行う。続いて、搬送系９を用いてＳｉ基板１１を冷却部７に搬送し、冷却部７においてＳｉ基板１１を冷却する。そして、搬送系９を用いてＳｉ基板１１を搬出口８に搬送し、そこから取り出す。
【００４３】
なお、Ｓｉ基板１１が搬入口１に入れられてから搬出口から８から取り出されるまでの間、搬送系９の雰囲気は窒素雰囲気等の非酸化雰囲気としておく。
【００４４】
Ｓｉ基板１１を搬出口８から取り出した後には、図２Ｄに示すように、シリコン酸窒化膜１３及びシリコン窒化膜１４からなるゲート絶縁膜１５上にゲート電極１６を形成する。
【００４５】
次に、図２Ｅに示すように、ゲート電極１６をマスクとして不純物のイオン注入を行うことにより、Ｓｉ基板１１の表面に低濃度不純物拡散層（エクステンション領域）１７を形成する。
【００４６】
次いで、図２Ｆに示すように、ゲート電極１６の側方にサイドウォール絶縁膜２０を形成し、ゲート電極１６及びサイドウォール絶縁膜２０をマスクとして不純物のイオン注入を行うことにより、Ｓｉ基板１１の表面に高濃度不純物拡散層１８を形成する。低濃度不純物拡散層１７及び高濃度不純物拡散層１８からソース・ドレイン領域１９が構成される。このようにしてＭＯＳトランジスタが形成される。
【００４７】
そして、層間絶縁膜及び配線等を形成して、半導体装置を完成させる。
【００４８】
このような第１の製造方法によれば、Ｓｉ基板１１を十分に冷却した状態でプラズマ窒化を開始するので、シリコン酸化膜１２と活性窒素との反応を適切に制御して、所望の特性及び厚さを具備するシリコン酸窒化膜１３を得ることができる。即ち、Ｓｉ基板１１側への窒素の拡散が抑制されて、窒素の分布がその表面側に片寄ったシリコン酸窒化膜１３を得ることができる。このような効果は、特にゲート絶縁膜の厚さが１．５ｎｍ以下の場合に顕著である。
【００４９】
また、シリコン酸化膜１２の形成終了後からポストアニールの終了まで、Ｓｉ基板１１を大気が遮られた非酸化雰囲気中においているので、自然酸化膜の成長を防止し、また、シリコン酸窒化膜１３及びシリコン窒化膜１４の酸化を防止することができる。自然酸化膜が成長したり、シリコン酸窒化膜１３及びシリコン窒化膜１４がその極表面だけでも酸化したりすると、ゲート絶縁膜１５の厚さが変動してゲートリーク電流等の特性が大きく変動する可能性がある。第１の製造方法によれば、これらの不具合を未然に防止することができるのである。
【００５０】
（第２の製造方法）
次に、第２の製造方法について説明する。図３Ａ乃至図３Ｅは、半導体装置の第２の製造方法を工程順に示す断面図である。
【００５１】
第２の製造方法では、先ず、第１の製造方法と同様に、シリコン酸窒化膜１３の形成までの処理を行う。次に、高誘電率膜形成部５において、図３Ａに示すように、シリコン酸窒化膜１３の上に、高誘電率膜としてハフニウム酸化膜（ＨｆＯ2膜）３１を形成する。ハフニウム酸化膜３１は、例えばＡＬＤ（Atomic Layered Deposition）により形成する。また、その厚さは、例えば３ｎｍ程度とする。
【００５２】
次いで、同じく高誘電率膜形成部５において、図３Ｂに示すように、ハフニウム酸化膜膜３１の上に、高誘電率膜としてシリコン窒化膜１４を形成する。シリコン窒化膜１４の厚さは、例えば０．２ｎｍ程度とする。
【００５３】
その後、第１の製造方法と同様に、Ｓｉ基板１１の搬送口８からの取り出しまでの処理を行う。
【００５４】
続いて、図３Ｃに示すように、シリコン酸窒化膜１３、ハフニウム酸化膜３１及びシリコン窒化膜１４からなるゲート絶縁膜３２上にゲート電極１６を形成する。
【００５５】
次に、図３Ｄに示すように、ゲート電極１６をマスクとして不純物のイオン注入を行うことにより、Ｓｉ基板１１の表面に低濃度不純物拡散層（エクステンション領域）１７を形成する。
【００５６】
次いで、図３Ｅに示すように、ゲート電極１６の側方にサイドウォール絶縁膜２０を形成し、ゲート電極１６及びサイドウォール絶縁膜２０をマスクとして不純物のイオン注入を行うことにより、Ｓｉ基板１１の表面に高濃度不純物拡散層１８を形成する。低濃度不純物拡散層１７及び高濃度不純物拡散層１８からソース・ドレイン領域１９が構成される。このようにしてＭＯＳトランジスタが形成される。
【００５７】
そして、層間絶縁膜及び配線等を形成して、半導体装置を完成させる。
【００５８】
このような第２の製造方法によっても、第１の製造方法と同様の効果が得られる。
【００５９】
なお、第１及び第２の製造方法では、高誘電率膜形成部５において高誘電率膜を形成しているが、この処理を省略してシリコン酸窒化膜１３のみからゲート絶縁膜を構成してもよい。つまり、図１に示す装置から高誘電率膜形成部５を省略してもよい。
【００６０】
（第３の製造方法）
次に、第３の製造方法について説明する。図４Ａ乃至図４Ｆは、半導体装置の第３の製造方法を工程順に示す断面図である。
【００６１】
第１の製造方法では、先ず、Ｓｉ基板５１にウェット洗浄を行った後、図４Ａに示すように、ＳＴＩ（Shallow Trench Isolation）法により素子分離絶縁膜５２を形成する。この結果、複数の素子活性領域が区画される。このとき、複数の素子活性領域の少なくとも一つを厚膜領域１０１内に形成し、少なくとも他の一つを薄膜領域１０２に形成する。
【００６２】
次に、図４Ｂに示すように、８００℃のパイロジェニック酸化により、厚膜領域１０１内においてシリコン酸化膜５３ａをＳｉ基板５１上に形成する。次いで、図４Ｃに示すように、９００℃の熱酸化により、薄膜領域１０２内において、例えば厚さが１ｎｍのシリコン酸化膜５３ｂを形成する。シリコン酸化膜５３ａは、シリコン酸化膜５３ｂの形成時に厚くなる。シリコン酸化膜５３ｂの形成後のシリコン酸化膜５３ａの厚さは、例えば厚さが７ｎｍとする。シリコン酸化膜５３ａ及び５３ｂの形成に当たっては、図１に示す装置を用いる。即ち、搬入口１を介してＳｉ基板５１を搬送系９に入れた後、下地膜形成部２において、Ｓｉ基板５１の表面に、下地膜としてシリコン酸化膜５３ａ及び５３ｂを形成するのである。
【００６３】
次に、搬送系９を用いてＳｉ基板５１を冷却部３に搬送する。次いで、冷却部３において、Ｓｉ基板５１、シリコン酸化膜５３ａ及びシリコン酸化膜５３ｂを、例えば１００℃以下まで、好ましくは室温以下まで冷却する。
【００６４】
その後、搬送系９を用いてＳｉ基板５１をプラズマ窒化部４に搬送する。続いて、シリコン酸化膜５３ａ及び５３ｂに対して、プラズマ窒化を行うことにより、図４Ｄに示すように、シリコン酸化膜５３ａ及び５３ｂを、夫々シリコン酸窒化膜５４ａ及び５４ｂに変化させる。このプラズマ窒化では、例えば、ＲＦ電力を５００Ｗとして窒素プラズマを励起し、室温で２．６６Ｐａ（２０ｍＴｏｒｒ）の条件下で、シリコン酸化膜５３ａ及び５３ｂに活性窒素を導入する。
【００６５】
その後、搬送系９を用いてＳｉ基板５１をポストアニール部６に搬送し、ポストアニール部６においてポストアニールを行う。ポストアニールとしては、例えば、１０００℃程度の減圧酸素雰囲気中での酸化アニール（ＲＴＯ）及び１０５０℃程度の窒素雰囲気中でのアニール（ＲＴＡ）を続けて行う。続いて、搬送系９を用いてＳｉ基板５１を冷却部７に搬送し、冷却部７においてＳｉ基板５１を冷却する。そして、搬送系９を用いてＳｉ基板５１を搬出口８に搬送し、そこから取り出す。なお、ポストアニールとして、酸窒化性雰囲気での処理を行ってもよい。例えば、９００℃〜１０５０℃の減圧ＮＯガス雰囲気中での窒化酸化アニール及び１０５０℃の窒素雰囲気中でのアニールを続けて行ってもよい。
【００６６】
なお、第１の製造方法と同様に、Ｓｉ基板５１が搬入口１に入れられてから搬出口から８から取り出されるまでの間、搬送系９の雰囲気は窒素雰囲気等の非酸化雰囲気としておく。
【００６７】
Ｓｉ基板１１を搬出口８から取り出した後には、図４Ｅに示すように、シリコン酸窒化膜５４ａ又は５４ｂからなるゲート絶縁膜上にゲート電極５５を形成する。
【００６８】
次に、図４Ｆに示すように、第１及び第２の実施形態と同様にして、低濃度拡散層（エクステンション領域）５６、サイドウォール絶縁膜５９及び高濃度拡散層５７を形成する。低濃度不純物拡散層５６及び高濃度不純物拡散層５７からソース・ドレイン領域５８が構成される。このようにしてＭＯＳトランジスタが形成される。
【００６９】
そして、層間絶縁膜及び配線等を形成して、半導体装置を完成させる。
【００７０】
このような第３の製造方法によっても、第１及び第２の製造方法と同様の効果が得られる。
【００７１】
なお、厚膜領域１０１内に形成したＭＯＳトランジスタは、例えば高耐圧が要求される回路に用いられ、薄膜領域１０２内に形成されたＭＯＳトランジスタは、例えば高速動作が要求される回路に用いられる。また、ゲート絶縁膜の厚さを３種類以上としてもよい。例えば、薄膜領域１０２内のゲート絶縁膜の厚さを２種類としてもよい。この場合には、例えば、特にリーク電流を抑制する必要があるＭＯＳトランジスタのゲート絶縁膜の厚さを１．０ｎｍとし、リーク電流がある程度許容されるＭＯＳトランジスタのゲート絶縁膜の厚さを１．５ｎｍとすればよい。
【００７２】
また、第３の製造方法では、厚膜領域１０１に厚いシリコン酸化膜５３ａを形成し、薄膜領域１０２に薄いシリコン酸化膜５３ｂを形成しているが、素子分離絶縁膜により区画された一つの素子活性領域内に互いに厚さが異なるゲート絶縁膜を形成してもよい。
【００７３】
（試験例）
次に、本願発明者が行った試験の結果について説明する。この試験では、図１に示す装置を用いてゲート絶縁膜を形成し、冷却部３における冷却時間とゲート絶縁膜中の窒素量及び厚さとの関係を調査した。この結果を図５に示す。
【００７４】
なお、下地膜としては、下地膜形成部２において、酸素雰囲気中のランプ加熱（熱酸化）により、厚さが１．０ｎｍのシリコン酸化膜を形成した。その後、下地膜形成部２において、半導体基板を５００℃未満まで冷却した。そして、冷却部３において半導体基板を冷却した。次に、プラズマ窒化部４において、ＲＦ電力を５００Ｗとして窒素プラズマを励起し、室温で２．６６Ｐａ（２０ｍＴｏｒｒ）の条件下でシリコン酸化膜に活性窒素を導入した。次いで、ポストアニール部６において、１０００℃の減圧酸素雰囲気中での酸化アニール（ＲＴＯ）及び１０５０℃の窒素雰囲気中でのアニール（ＲＴＡ）を続けて行った。
【００７５】
図５に示すように、６０秒間以上の冷却が行われた後に、ゲート絶縁膜の厚さ及び窒素量の変化が小さくなった。この時の半導体基板の温度を、放射温度計を用いて測定したところ、約１００℃であった。このことから、半導体基板を１００℃程度まで冷却した後に、下地膜を窒化すれば特性の変動が小さいゲート絶縁膜を得ることができるといえる。なお、１００℃まで冷却するために要する時間は液体冷媒等の種類及び流量等を適宜調整することにより短縮することが可能である。
【００７６】
なお、特性の変動が少ないゲート絶縁膜を得るためだけであれば、冷却部３を省略して下地膜形成部２又はプラズマ窒化部４内で半導体基板を冷却することも可能である。しかし、冷却部３内で冷却を行うことにより、処理効率を大幅に向上させることができる。ここで、その効果について説明する。
【００７７】
図６は、冷却部３の有無と処理枚数との関係を示す図である。ここでは、下地膜の形成、プラズマ窒化及びポストアニールに、夫々２分間かかるとし、冷却に１分間かかるとしている。また、高誘電率膜の形成は行わないとしている。また、搬送にかかる時間は上記の２分間及び１分間に含まれているものとする。
【００７８】
冷却部３で冷却を行う場合には、図６中の一番上の表に示すように、下地膜の形成が終了する度に冷却部３で冷却が開始される。そして、冷却が終了する度にプラズマ窒化部４においてプラズマ窒化が開始され、プラズマ窒化が終了する度にポストアニール部６においてポストアニールが開始される。この結果、図６には１５分までの経過時間を示しているが、２５枚のポストアニールが終了するまでの時間は５５分間となる。つまり、１時間で処理することができる半導体基板の数は２７．５枚となる。
【００７９】
一方、下地膜形成部６で冷却を行う場合には、図６中の真ん中の表に示すように、下地膜形成部２における処理時間が３分間であるのに対し、プラズマ窒化部４における処理時間が２分間である。このため、プラズマ窒化部４では、処理の終了から次の処理の開始までに必ず１分間の空白時間が生じてしまう。この結果、図６には１５分までの経過時間を示しているが、２５枚のポストアニールが終了するまでの時間は７９分間となる。つまり、１時間で処理することができる半導体基板の数は１８．３枚となる。
【００８０】
また、プラズマ窒化部４で冷却を行う場合には、図６中の一番下の表に示すように、プラズマ窒化部４における処理時間が３分間であるのに対し、ポストアニール部６における処理時間が２分間である。このため、ポストアニール部６では、処理の終了から次の処理の開始までに必ず１分間の空白時間が生じてしまう。この結果、図６には１５分までの経過時間を示しているが、２５枚のポストアニールが終了するまでの時間は７９分間となる。つまり、１時間で処理することができる半導体基板の数は１８．３枚となる。
【００８１】
このように、冷却部３が設けられている場合には、下地膜形成部６で冷却を行う場合及びプラズマ窒化部４で冷却を行う場合と比較して、スループットが約１．５倍となる。このように、冷却部３を設けることにより、高いスループットが見込まれる。
【００８２】
なお、特許文献２には、高誘電率膜を形成した後に半導体基板を冷却する冷却室を基板処理装置に設けることが開示されている。しかし、この冷却室は、図１中の冷却部７に相当するものであり、冷却後に絶縁膜を窒化することに関する記載は皆無である。
【００８３】
以下、本発明の諸態様を付記としてまとめて記載する。
【００８４】
（付記１）
半導体基板上に第１の絶縁膜を形成する工程と、
前記半導体基板を冷却する工程と、
前記半導体基板の温度が１００℃以下の状態で、前記第１の絶縁膜に活性窒素を導入する工程と、
を有することを特徴とする半導体装置の製造方法。
【００８５】
（付記２）
前記第１の絶縁膜の形成から前記活性窒素の導入までを、大気から隔離されたチャンバ内で連続して行うことを特徴とする付記１に記載の半導体装置の製造方法。
【００８６】
（付記３）
前記活性窒素として、ラジカル窒素又はプラズマから発生した窒素を用いることを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００８７】
（付記４）
前記第１の絶縁膜の厚さを１．５ｎｍ以下とすることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００８８】
（付記５）
前記第１の絶縁膜としてシリコン酸化膜を形成することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００８９】
（付記６）
前記活性窒素を導入する工程と前記ゲート電極を形成する工程との間に、前記シリコン酸化膜よりも誘電率が高い第２の絶縁膜を前記シリコン酸化膜上に形成する工程を有することを特徴とする付記５に記載の半導体装置の製造方法。
【００９０】
（付記７）
前記第１及び前記第２の絶縁膜の厚さを、全体で１．５ｎｍ以下とすることを特徴とする付記６に記載の半導体装置の製造方法。
【００９１】
（付記８）
前記半導体基板上に形成されている絶縁膜に対してポストアニールを施す工程を有することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【００９２】
（付記９）
前記第１の絶縁膜を形成する工程の前に、前記半導体基板から自然酸化膜を除去する工程を有することを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
【００９３】
（付記１０）
前記第１の絶縁膜として、互いに厚さが異なる２種類の膜を形成することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
【００９４】
（付記１１）
前記半導体基板を冷却する工程において、液体冷媒を用いることを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【００９５】
（付記１２）
半導体基板上に第１の絶縁膜を形成する第１の絶縁膜形成手段と、
前記半導体基板を冷却する冷却手段と、
前記冷却手段により冷却された前記半導体基板の温度が１００℃以下の状態で、前記第１の絶縁膜に活性窒素を導入する窒化手段と、
を有することを特徴とする半導体装置の製造装置。
【００９６】
（付記１３）
前記第１の絶縁膜形成手段、冷却手段及び前記窒化手段に連結され、大気から隔離された雰囲気中で前記半導体基板を搬送する搬送手段を有することを特徴とする付記１２に記載の半導体装置の製造装置。
【００９７】
（付記１４）
前記窒化手段は、前記活性窒素として、ラジカル窒素又はプラズマから発生した窒素を用いることを特徴とする付記１２又は１３に記載の半導体装置の製造装置。
【００９８】
（付記１５）
前記第１の絶縁膜形成手段は、前記第１の絶縁膜としてシリコン酸化膜を形成することを特徴とする付記１２乃至１４のいずれか１項に記載の半導体装置の製造装置。
【００９９】
（付記１６）
前記シリコン酸化膜よりも誘電率が高い第２の絶縁膜を前記シリコン酸化膜上に形成する第２の絶縁膜形成手段を有することを特徴とする付記１５に記載の半導体装置の製造装置。
【０１００】
（付記１７）
前記半導体基板上に形成されている絶縁膜に対してポストアニールを施す熱処理手段を有することを特徴とする付記１２乃至１６のいずれか１項に記載の半導体装置の製造装置。
【０１０１】
（付記１８）
前記半導体基板から自然酸化膜を除去する除去手段を有することを特徴とする付記１２乃至１７のいずれか１項に記載の半導体装置の製造装置。
【０１０２】
（付記１９）
前記第１の絶縁膜形成手段は、前記第１の絶縁膜として、互いに厚さが異なる２種類の膜を形成することを特徴とする付記１２乃至１８のいずれか１項に記載の半導体装置の製造装置。
【０１０３】
（付記２０）
前記冷却手段は、液体冷媒を用いて前記半導体基板を冷却することを特徴とする付記１２乃至１９のいずれか１項に記載の半導体装置の製造装置。
【０１０４】
（付記２１）
前記半導体基板の冷却を、前記第１の絶縁膜に活性窒素を導入する際に用いるチャンバ内で行うことを特徴とする付記１乃至１１のいずれか１項に記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施形態に係る半導体装置の製造装置を示す模式図である。
【図２Ａ】半導体装置の第１の製造方法を示す断面図である。
【図２Ｂ】図２Ａに引き続き、第１の製造方法を示す断面図である。
【図２Ｃ】図２Ｂに引き続き、第１の製造方法を示す断面図である。
【図２Ｄ】図２Ｃに引き続き、第１の製造方法を示す断面図である。
【図２Ｅ】図２Ｄに引き続き、第１の製造方法を示す断面図である。
【図２Ｆ】図２Ｅに引き続き、第１の製造方法を示す断面図である。
【図３Ａ】半導体装置の第２の製造方法を示す断面図である。
【図３Ｂ】図３Ａに引き続き、第２の製造方法を示す断面図である。
【図３Ｃ】図３Ｂに引き続き、第２の製造方法を示す断面図である。
【図３Ｄ】図３Ｃに引き続き、第２の製造方法を示す断面図である。
【図３Ｅ】図３Ｄに引き続き、第２の製造方法を示す断面図である。
【図４Ａ】半導体装置の第３の製造方法を示す断面図である。
【図４Ｂ】図４Ａに引き続き、第３の製造方法を示す断面図である。
【図４Ｃ】図４Ｂに引き続き、第３の製造方法を示す断面図である。
【図４Ｄ】図４Ｃに引き続き、第３の製造方法を示す断面図である。
【図４Ｅ】図４Ｄに引き続き、第３の製造方法を示す断面図である。
【図４Ｆ】図４Ｅに引き続き、第３の製造方法を示す断面図である。
【図５】冷却部３での冷却時間とゲート絶縁膜中の窒素量及び厚さとの関係を示すグラフである。
【図６】冷却部３の有無と処理枚数との関係を示す図である。
【図７】熱酸化後の冷却時間とゲート絶縁膜の厚さとの関係を示すグラフである。
【符号の説明】
【０１０６】
１：搬入口
２：下地膜形成部
３：冷却部
４：プラズマ窒化部
５：高誘電率膜形成部
６：ポストアニール部
７：冷却部
８：搬出口
１１：Ｓｉ基板
１２：シリコン酸化膜
１３：シリコン酸窒化膜
１４：シリコン窒化膜
１５：ゲート絶縁膜
３１：ハフニウム酸化膜
３２：ゲート絶縁膜
５１：Ｓｉ基板
５２：素子分離絶縁膜
５３ａ、５３ｂ：シリコン酸化膜
５４ａ、５４ｂ：シリコン酸窒化膜
１０１：厚膜領域
１０２：薄膜領域
【図１】
2007194431.tif 000003
【図２Ａ】
2007194431.tif 000004
【図２Ｂ】
2007194431.tif 000005
【図２Ｃ】
2007194431.tif 000006
【図２Ｄ】
2007194431.tif 000007
【図２Ｅ】
2007194431.tif 000008
【図２Ｆ】
2007194431.tif 000009
【図３Ａ】
2007194431.tif 000010
【図３Ｂ】
2007194431.tif 000011
【図３Ｃ】
2007194431.tif 000012
【図３Ｄ】
2007194431.tif 000013
【図３Ｅ】
2007194431.tif 000014
【図４Ａ】
2007194431.tif 000015
【図４Ｂ】
2007194431.tif 000016
【図４Ｃ】
2007194431.tif 000017
【図４Ｄ】
2007194431.tif 000018
【図４Ｅ】
2007194431.tif 000019
【図４Ｆ】
2007194431.tif 000020
【図５】
2007194431.tif 000021
【図６】
2007194431.tif 000022
【図７】
2007194431.tif 000023