(57)【要約】【課題】シリサイド電極に被着させた上部導体膜の剥離を起こさない炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法を提供すること。【解決手段】ｎ型ＳｉＣ基板１に、Ｎｉなどのコンタクト母材を被着させ、ｎ型ＳｉＣ基板１と固相反応させてシリサイド電極を形成し、該シリサイド電極中に生成している炭素の少なくとも一部を該電極外部に排出させ、それを除去して、炭素含有量が、モル数で比較して、珪素含有量よりも少ない炭素低含有シリサイド電極５２とし、炭素低含有シリサイド電極５２上に上部導体膜３を被着させたことを特徴とする炭化珪素半導体装置を構成する。【選択図】図１
2007184571.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板にコンタクト母材を被着させ前記炭化珪素基板と固相反応させて形成したシリサイド電極と、前記シリサイド電極上に被着させた上部導体膜とを有する炭化珪素半導体装置において、
前記シリサイド電極が、珪素の量よりも、モル数で比較して、少ない量の炭素を含有する炭素低含有シリサイド電極であることを特徴とする炭化珪素半導体装置。
【請求項２】
前記炭素低含有シリサイド電極の炭素含有量は、モル数で表して、該電極の珪素含有量の１／５以下であることを特徴とする請求項１記載の炭化珪素半導体装置。
【請求項３】
前記炭素低含有シリサイド電極の厚みは２０ｎｍ以上５００ｎｍ以下であることを特徴とする請求項１記載の炭化珪素半導体装置。
【請求項４】
前記炭素低含有シリサイド電極が形成されている側の主面とは反対側の主面に接するショットキー電極を有し、縦型ショットキーダイオードとして機能することを特徴とする請求項１、２または３記載の炭化珪素半導体装置。
【請求項５】
前記炭素低含有シリサイド電極で構成されるソース電極及びドレイン電極を有し、縦型金属−酸化物−半導体構造電界効果トランジスタとして機能することを特徴とする請求項１、２または３記載の炭化珪素半導体装置。
【請求項６】
請求項１記載の炭化珪素半導体装置を製造する炭化珪素半導体装置の製造方法であって、
炭化珪素基板にコンタクト母材を被着させる工程と、
前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によってシリサイド電極を形成する工程であるコンタクトアニール工程と、
前記コンタクトアニール工程によって生成した炭素の少なくとも一部を前記シリサイド電極の表面に析出させる工程である表面析出工程と、
前記表面析出工程によって前記シリサイド電極表面に析出した炭素である析出炭素を除去する工程である析出炭素除去工程と、
前記析出炭素除去工程後、前記表面析出工程によって炭素低含有シリサイド電極となっている前記シリサイド電極の表面に上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項７】
前記コンタクト母材の厚みは１５ｎｍ以上２５０ｎｍ以下であることを特徴とする請求項６記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記表面析出工程は、１００℃以上６００℃以下の温度において、非酸化性ガス雰囲気中で実施されることを特徴とする請求項６記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記表面析出工程は、水素またはヘリウムを添加した非酸化性ガス雰囲気中で実施されることを特徴とする請求項８記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記表面析出工程は、処理温度を断続的に上げ下げして実施されることを特徴とする請求項８記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記表面析出工程は、前記炭化珪素基板に超音波振動を加えながら実施されることを特徴とする請求項８記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記析出炭素除去工程は、前記析出炭素を、液体で湿らせた繊維集合体で機械的に擦り取ることによって実施されることを特徴とする請求項６記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記析出炭素除去工程は、前記析出炭素を薬液で除去することによって実施されることを特徴とする請求項６記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記析出炭素を除去する薬液は、フッ化アンモニウム水溶液、緩衝フッ酸溶液、硝酸添加燐酸酢酸混合液、王水、フォトレジストの剥離液の中から選ばれた１つであることを特徴とする請求項１３記載の炭化珪素半導体装置の製造方法。
【請求項１５】
前記析出炭素除去工程は、気相中の活性酸素で前記析出炭素を酸化して除去することによって実施されることを特徴とする請求項６記載の炭化珪素半導体装置の製造方法。
【請求項１６】
前記コンタクトアニール工程と前記表面析出工程とは、１つの加熱処理装置中で、連続して実施されることを特徴とする請求項６記載の炭化珪素半導体装置の製造方法。
【請求項１７】
請求項４記載の炭化珪素半導体装置を製造する炭化珪素半導体装置の製造方法であって、
炭化珪素基板の表裏両主面を熱酸化膜で被覆する工程と、
前記炭化珪素基板の裏側主面における熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の裏側主面を露出させる工程と、
露出した前記裏側主面にコンタクト母材を被着させる工程と、
前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によってシリサイド電極を形成する工程であるコンタクトアニール工程と、
前記コンタクトアニール工程によって生成した炭素の少なくとも一部を前記シリサイド電極の表面に析出させる工程である表面析出工程と、
前記表面析出工程によって前記シリサイド電極表面に析出した炭素である析出炭素を除去する工程である析出炭素除去工程と、
前記析出炭素除去工程後、前記表面析出工程によって炭素低含有シリサイド電極となっている前記シリサイド電極表面に上部導体膜を被着させる工程とを具有するとともに、
前記表面析出工程以降において、
前記炭化珪素基板の表側主面における熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の表側主面を露出させる工程と、
露出した前記表側主面にショットキー電極を形成する工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項１８】
請求項５記載の炭化珪素半導体装置を製造する炭化珪素半導体装置の製造方法であって、
炭化珪素基板の表側主面に、順次、選択不純物イオン注入を施して、ｎ＋型ソース領域の前駆体領域と、ｐ型ベース領域の前駆体領域と、ｐ＋型ベース領域の前駆体領域とを形成する工程と、
前記前駆体領域を熱処理によって活性化させて、ｎ＋型ソース領域と、ｐ型ベース領域と、ｐ＋型ベース領域とを形成する工程と、
前記各領域を形成した前記炭化珪素基板の表裏両主面を熱酸化膜で被覆する工程と、
前記ｎ＋型ソース領域上部の前記熱酸化膜及び前記ｐ＋型ベース領域上部の前記熱酸化膜のそれぞれの少なくとも一部分を除去して前記ｎ＋型ソース領域及びｐ＋型ベース領域を露出させ、露出した前記ｎ＋型ソース領域及びｐ＋型ベース領域にコンタクト母材を被着させる工程と、
前記炭化珪素基板の裏側主面における前記熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の裏側主面を露出させ、露出した前記炭化珪素基板の裏側主面にコンタクト母材を被着させる工程と、
前記コンタクト母材を表裏両主面に被着させた前記炭化珪素基板を加熱して、前記コンタクト母材と前記炭化珪素基板との固相反応によって、シリサイド電極である、前記ｎ＋型ソース領域及びｐ＋型ベース領域に接するソース電極と前記炭化珪素基板の裏側主面に接するドレイン電極とを形成する工程であるコンタクトアニール工程と、
前記コンタクトアニール工程によって生成した炭素の少なくとも一部を前記シリサイド電極の表面に析出させる工程である表面析出工程と、
前記表面析出工程によって前記シリサイド電極表面に析出した炭素である析出炭素を除去する工程である析出炭素除去工程と、
前記析出炭素除去工程後、前記表面析出工程によって炭素低含有シリサイド電極となっている前記ソース電極の表面及び前記ドレイン電極の表面のそれぞれに上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項１９】
炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体であって、
前記遷移金属シリサイド中の炭素濃度が炭化珪素基板から離れる方向に沿って減少するか、または、前記遷移金属シリサイドの前記金属膜と接する部分における炭素原子濃度が３０ａｔ％以下であることを特徴とする炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体。
【請求項２０】
炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法であって、
炭化珪素基板に遷移金属のコンタクト母材を被着させる工程と、
前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によって遷移金属シリサイドであるシリサイド電極を形成する工程であるコンタクトアニール工程と、
前記シリサイド電極中の炭素濃度プロファイルを、前記炭化珪素基板から離れる方向に沿って炭素濃度が減少する形に改変する工程である炭素拡散工程と、
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程と、
前記シリサイド電極の表面に上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２１】
炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法であって、
炭化珪素基板に遷移金属のコンタクト母材を被着させる工程と、
前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によって遷移金属シリサイドであるシリサイド電極を形成する工程であるコンタクトアニール工程と、
前記炭化珪素基板から前記シリサイド電極表面の間に存在する炭素濃度極大領域を除去する工程である炭素濃化部除去工程と、
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程と、
前記シリサイド電極の表面に上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２２】
前記炭素拡散工程または前記炭素濃化部除去工程は、前記炭化珪素基板を、酸素含有雰囲気中、１００℃以上６００℃以下に加熱して実施されることを特徴とする請求項２０または２１に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２３】
前記炭素拡散工程または前記炭素濃化部除去工程は、前記炭化珪素基板を、酸素ガスを含むプラズマ中、１００℃以上６００℃以下に加熱して実施されることを特徴とする請求項２０または２１に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２４】
前記炭素拡散工程または前記炭素濃化部除去工程を実施する際の雰囲気は、酸素ガス、水素ガス、フッ素ガスのうちのいずれかのガスを含んでいることを特徴とする請求項２０または２１に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２５】
前記シリサイド電極の表面のグラファイトと複合酸化物を除去する工程は、薬液で除去することによって実施されることを特徴とする請求項２０ないし２４のいずれかに記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２６】
前記薬液は、緩衝フッ酸溶液またはフッ化アンモニウム水溶液であることを特徴とする請求項２５に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２７】
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程は、超音波振動を加えながら実施されることを特徴とする請求項２５または２６に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２８】
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程は、前記シリサイド電極表面に機械的摩擦を加えながら実施されることを特徴とする請求項２５、２６または２７に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項２９】
前記シリサイド電極の表面のグラファイトと複合酸化物を除去する工程は、ハロゲン系のガスを用いたエッチングにより実施されることを特徴とする請求項２０ないし２４のいずれかに記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項３０】
前記ハロゲン系のガスはフルオロカーボンポリマーを形成するガスであることを特徴とする請求項２９に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項３１】
前記ハロゲン系のガスはフッ化水素を含有するガスであることを特徴とする請求項２９または３０に記載の炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法。
【請求項３２】
炭化珪素半導体装置の製造方法であって、
炭化珪素基板の表裏両主面を熱酸化膜で被覆する工程と、
前記炭化珪素基板の裏側主面における熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の裏側主面を露出させる工程と、
露出した前記裏側主面にコンタクト母材を被着させる工程と、
前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によってシリサイド電極を形成する工程であるコンタクトアニール工程と、
前記シリサイド電極中の炭素濃度プロファイルを、前記炭化珪素基板から離れる方向に沿って炭素濃度が減少する形に改変する工程である炭素拡散工程と、
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程と、
前記炭素拡散工程後、炭素低含有シリサイド電極となっている前記シリサイド電極表面に上部導体膜を被着させる工程とを具有するとともに、
前記炭素拡散工程以降において、
前記炭化珪素基板の表側主面における熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の表側主面を露出させる工程と、
露出した前記表側主面にショットキー電極を形成する工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項３３】
炭化珪素半導体装置の製造方法であって、
炭化珪素基板の表裏両主面を熱酸化膜で被覆する工程と、
前記炭化珪素基板の裏側主面における熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の裏側主面を露出させる工程と、
露出した前記裏側主面にコンタクト母材を被着させる工程と、
前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によってシリサイド電極を形成する工程であるコンタクトアニール工程と、
前記炭化珪素基板から前記シリサイド電極表面の間に存在する炭素濃度極大領域を除去する工程である炭素濃化部除去工程と、
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程と、
前記炭素濃化部除去工程後、炭素低含有シリサイド電極となっている前記シリサイド電極表面に上部導体膜を被着させる工程とを具有するとともに、
前記炭素濃化部除去工程以降において、
前記炭化珪素基板の表側主面における熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の表側主面を露出させる工程と、
露出した前記表側主面にショットキー電極を形成する工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項３４】
炭化珪素半導体装置の製造方法であって、
炭化珪素基板の表側主面に、順次、選択不純物イオン注入を施して、ｎ＋型ソース領域の前駆体領域と、ｐ型ベース領域の前駆体領域と、ｐ＋型ベース領域の前駆体領域とを形成する工程と、
前記前駆体領域を熱処理によって活性化させて、ｎ＋型ソース領域と、ｐ型ベース領域と、ｐ＋型ベース領域とを形成する工程と、
前記各領域を形成した前記炭化珪素基板の表裏両主面を熱酸化膜で被覆する工程と、
前記ｎ＋型ソース領域上部の前記熱酸化膜及び前記ｐ＋型ベース領域上部の前記熱酸化膜のそれぞれの少なくとも一部分を除去して前記ｎ＋型ソース領域及びｐ＋型ベース領域を露出させ、露出した前記ｎ＋型ソース領域及びｐ＋型ベース領域にコンタクト母材を被着させる工程と、
前記炭化珪素基板の裏側主面における前記熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の裏側主面を露出させ、露出した前記炭化珪素基板の裏側主面にコンタクト母材を被着させる工程と、
前記コンタクト母材を表裏両主面に被着させた前記炭化珪素基板を加熱して、前記コンタクト母材と前記炭化珪素基板との固相反応によって、シリサイド電極である、前記ｎ＋型ソース領域及びｐ＋型ベース領域に接するソース電極と前記炭化珪素基板の裏側主面に接するドレイン電極とを形成する工程であるコンタクトアニール工程と、
前記シリサイド電極中の炭素濃度プロファイルを、前記炭化珪素基板から離れる方向に沿って炭素濃度が減少する形に改変する工程である炭素拡散工程と、
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程と、
前記炭素拡散工程後、炭素低含有シリサイド電極となっている前記ソース電極の表面及び前記ドレイン電極の表面のそれぞれに上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項３５】
炭化珪素半導体装置の製造方法であって、
炭化珪素基板の表側主面に、順次、選択不純物イオン注入を施して、ｎ＋型ソース領域の前駆体領域と、ｐ型ベース領域の前駆体領域と、ｐ＋型ベース領域の前駆体領域とを形成する工程と、
前記前駆体領域を熱処理によって活性化させて、ｎ＋型ソース領域と、ｐ型ベース領域と、ｐ＋型ベース領域とを形成する工程と、
前記各領域を形成した前記炭化珪素基板の表裏両主面を熱酸化膜で被覆する工程と、
前記ｎ＋型ソース領域上部の前記熱酸化膜及び前記ｐ＋型ベース領域上部の前記熱酸化膜のそれぞれの少なくとも一部分を除去して前記ｎ＋型ソース領域及びｐ＋型ベース領域を露出させ、露出した前記ｎ＋型ソース領域及びｐ＋型ベース領域にコンタクト母材を被着させる工程と、
前記炭化珪素基板の裏側主面における前記熱酸化膜の少なくとも一部分を除去して前記炭化珪素基板の裏側主面を露出させ、露出した前記炭化珪素基板の裏側主面にコンタクト母材を被着させる工程と、
前記コンタクト母材を表裏両主面に被着させた前記炭化珪素基板を加熱して、前記コンタクト母材と前記炭化珪素基板との固相反応によって、シリサイド電極である、前記ｎ＋型ソース領域及びｐ＋型ベース領域に接するソース電極と前記炭化珪素基板の裏側主面に接するドレイン電極とを形成する工程であるコンタクトアニール工程と、
前記炭化珪素基板から前記シリサイド電極表面の間に存在する炭素濃度極大領域を除去する工程である炭素濃化部除去工程と、
前記シリサイド電極の表面のグラファイトと複合酸化物とを除去する工程と、
前記炭素濃化部除去工程後、炭素低含有シリサイド電極となっている前記ソース電極の表面及び前記ドレイン電極の表面のそれぞれに上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法に関する。
【背景技術】
【０００２】
半導体炭化珪素（ＳｉＣ）は、高い降服電界や高い飽和電子速度、高い熱伝導率、高い耐熱性、高い化学的安定性、強靭な機械的強度などの優れた諸物性を備えるとともに、ｐｎ接合の形成が可能で、熱酸化シリコン膜を成長させることもできる。このため、Ｓｉでは達成できない超低損失パワーデバイスや高周波電力増幅素子、高温動作スイッチング素子などを実現させる半導体材料として古くから期待され、基礎研究が継続的に行われてきた。最近になって、大口径の比較的高品質な単結晶基板が市販されるようになったのを契機に、半導体産業界において、これら各ＳｉＣ電子デバイス及びその製造技術の開発が精力的に進められようになった（たとえば、下記特許文献１参照）。
【０００３】
上記ＳｉＣ電子デバイスの製造工程においては、最低１個のオーミックコンタクトの形成が必要である。そのようなオーミックコンタクトを形成する従来技術として、たとえば、オーミックコンタクト部位にシリサイド電極を形成し、その上に上部導体膜を形成して、オーミックコンタクトを完成させる方法が行われている。
【０００４】
そのオーミックコンタクトの形成方法について順を追って説明する。炭化珪素基板上に例えばＮｉからなるコンタクト母材をＥＢ蒸着等により、形成する。次にこの炭化珪素基板を、例えば不活性雰囲気中で１０００℃２分の高温熱処理を行う。これにより、炭化珪素基板とコンタクト母材膜が反応し、シリサイド電極を生じる。この反応により、オーミック性を得ることが出来る。コンタクト母材として、Ｎｉを例とする遷移金属を用いれば、遷移金属シリサイドが形成される。
その後、この上に実装用電極を形成する。実装用電極は、半導体を例えば回路基板に半田付けする時の半田濡れ性を改善するために設けられたり、ワイヤボンディングの接続性を改善するために設けられる。例えば、Ｔｉ／Ｎｉ／Ａｇ積層膜が用いられる。この場合、コンタクト母材として、Ｎｉを例とする遷移金属を用いれば、遷移金属シリサイドと金属膜との複合体が形成される。
【特許文献１】特開２００３−３１８３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術には、コンタクト構造形成後に、上部導体膜が突然剥離して、デバイスの歩留まりを低下させたり、デバイス完成後に故障を起こさせたりするという問題があった。さらに、この問題は、コンタクトがオーミックでない場合にも起こるものである。
【０００６】
この原因として、オーミックコンタクト形成時の熱処理による次の反応が問題視されている。
Ｎｉ＋２ＳｉＣ→ＮｉＳｉ２＋２Ｃ  （コンタクト母材がＮｉの場合）
Ｎｉが炭化珪素のＳｉと反応してＮｉのシリサイドが生じると同時に、ＳｉＣの構成元素である炭素が副生成物として生じる。この生じた炭素が金属との密着性が悪いために、上部導体膜の密着性を悪くしていると考えられている。この炭素の分布を調べるために、急速加熱処理した後の状態のシリサイド電極（コンタクト母材として、Ｎｉを炭化珪素基板に１００ｎｍ蒸着）の表面にＡＥＳ分析を行い、深さ方向の元素分布を調べた。その結果を図１４に示す。横軸はＳｉＯ２スパッタリングレートを用いてスパッタ時間から深さへの換算を行った距離であり、縦軸はそれぞれの元素の存在割合である。最初は表面のみに存在していたコンタクト母材（Ｎｉ）は基板側へ５００ｎｍ程度の深さまで存在割合を減らしながら拡散している。Ｓｉは５００ｎｍ程度の深さから表面へ向かって徐々に存在割合を減らしながら分布している。炭素は２５０ｎｍ程度の深さから表面へ向かって徐々に存在割合を減らし、深さ１００ｎｍ付近（図１４の１０１部）で一旦存在割合を高め、その後、４０ｎｍ程度の深さまで存在割合を減少させているが、表面はほとんど炭素で覆われている。このように、シリサイド電極の表面と内部で炭素が濃化している部分（炭素濃化部）があることが分かった。この状態で上部導体膜を付けた場合の構造を図１３に示す。上部電極膜をつける際には、このシリサイド表面に析出したグラファイトの密着性が悪いために、すぐに剥がれを生じていた。さらに、シリサイド中の炭素濃化部における炭素は半導体素子の長期使用等に凝集・析出が進み、より剥がれが生じやすい状況にしていた。
【０００７】
例えば、特開２００３−２４３３２３号公報による方法では、炭化珪素基板上へコンタクト母材であるＮｉを蒸着して、高温熱処理する。その後、シリサイド表面に生じたＮｉ酸化物を緩衝フッ酸により除去する。さらに、高温処理中に生じたグラファイトやＮｉ炭化物をＯ２プラズマエッチングやアルゴンイオンミリングにより、除去する。Ｏ２プラズマエッチングを行った際にはごく表面に金属酸化膜が形成される。この金属酸化物を除去するため、不活性ガスプラズマにさらしたり、イオンミリング、希釈したフッ酸などによるウェットエッチ等を行い、除去する。この上にＴｉ膜、Ａｕ膜からなる上部電極膜を作製して完成する。
【０００８】
しかし、この方法では、シリサイド表面のグラファイトやＮｉ炭化物は除去できるものの、シリサイド電極中の炭素濃化部を取り除くことは出来ない。なぜならば、Ｏ２プラズマエッチングを行っている際の炭化珪素基板の温度では炭素の拡散が起こらないため、シリサイド電極中の炭素はそのままシリサイド電極内にとどまってしまうからである。そのため、上部電極膜はつけてすぐの状態では剥がれを起こさないものの、半導体素子の長期使用等において、残留している炭素が凝集・析出を起こし、剥がれを生じてしまう。
【０００９】
また、例えば、特開２００６−２４８８０号公報による方法では、炭化珪素基板上へコンタクト母材であるＮｉを蒸着して、高温熱処理する工程までは特許文献２と同じである。その後、化学エッチング（例えば硫過水等）を用いてシリサイド電極の一部の除去を行う。この上にＮｉ膜、Ａｕ膜からなる上部電極膜を作製して完成する。
【００１０】
しかし、この方法では、高温熱処理によるシリサイド形成後の表面にはグラファイト膜を生じているので、その後に化学エッチングを行おうとしても、このグラファイト膜がエッチング液がシリサイド中に入っていくのを阻止してしまうため、エッチングは困難となる。
【００１１】
また、高温熱処理後のシリサイド電極は、表面までシリサイド化されており、シリサイド自体が酸でエッチングするのが困難であるということから、その中にある炭素濃化部を除去するのも困難となる。
【００１２】
もし、エッチングにより、シリサイド電極の表面の炭素を取り除いたとしても、シリサイド内部の炭素濃化部は半導体素子の長期使用等において、炭素の凝集・析出を起こし、グラファイトとみられる析出物４４を生じ、上部電極膜の剥がれを生じてしまう。
【００１３】
本発明は上記の問題に鑑みてなされたものであり、本発明が解決しようとする課題は、シリサイド電極に被着させた上部導体膜の剥離を起こさない炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明においては、前記シリサイド電極の炭素含有量が、モル数で比較して、該電極の珪素含有量よりも少ないことを特徴とする炭化珪素半導体装置を構成する。
【発明の効果】
【００１５】
シリサイド電極を低炭素含有のシリサイド電極とし、上部導体膜の剥離の原因となる析出炭素の生成を排除することによって、シリサイド電極に被着させた上部導体膜の剥離を起こさない炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
本願発明者は、上記問題を解決するため、言い換えると、本願発明をなすために、まず、不良原因の徹底究明を行った。
【００１７】
はじめに、剥離する場所の特定を行った。図１３は、その際に用いた構造体であり、従来技術によって製造され、不良原因を内在させている、オーミックコンタクトの要部断面図を示したものである。図において、１はｎ型ＳｉＣ基板であり、その上（図においては下）にシリサイド電極４１が、コンタクト母材と炭化珪素基板と固相反応（コンタクトアニールと呼ばれる加熱工程によって起こる）によって形成され、さらにその上に上部導体膜３が形成されている。
【００１８】
多数の不良をつぶさに観察した結果、剥離した場所は、図１３の断面構造に示すように、上部導体膜３とシリサイド電極４１との界面（電極−導体界面４２）か、シリサイド電極４１の内部（シリサイド内部４３）のいずれかであることが判明した。電極−導体界面４２での剥離が全不良のおよそ８０％と相対的に多く、残りがシリサイド内部４３での剥離であった。
【００１９】
物理分析してみると、グラファイト（Ｃ）とみられる析出物４４が剥離面（４２及び４３）から大量に検出された。一方、２次イオン質量分析法（ＳＩＭＳ）でシリサイド電極４１内部の炭素濃度を比較したところ、剥離不良を起こした試験品の剥離面より下の部分の炭素濃度は、意外なことに、非剥離品の炭素濃度より一桁以上低いことが分かった。
【００２０】
冶金学的知見によれば、ＳｉＣと接したＮｉやＣｏなどのコンタクト母材は、高温加熱で
Ｎｉ＋２ＳｉＣ  →  ＮｉＳｉ２＋２Ｃ  （コンタクト母材：Ｎｉ）
のように固相反応し、容易にシリサイドを形成する一方で、炭化物は形成しないことが知られている。
【００２１】
以上の事実と考察から、剥離不良は次のような発生メカニズムに基づいて起こると推察される。
【００２２】
上記の固相反応（コンタクトアニール）で生成した炭素（Ｃ）は、不安定な過飽和状態あるいは微析出体として、シリサイド電極４１の内部全体に分散して存在する。上部導体膜３を積層した後に、何らかの刺激を受けると、これが一気に排出され、電極−導体界面４２やシリサイド内部４３に、グラファイトとみられる析出物４４として層状に凝集（析出）する。析出物４４は、脆く、付着性の乏しい材料であるので、わずかな応力が作用すると容易に破断し、上部導体膜３を剥落させる。
【００２３】
この解析結果を基にして本願発明者は、次のような推論を行った。「シリサイド電極に分散している過剰な炭素を、上部導体膜を形成する前に、グラファイトとみられる析出物として意図的に排出させ、除去することができれば、上部電極の剥離を抑止することができるであろう」。さまざまな検討を行った結果、過剰な炭素を排出する方法とグラファイトとみられる析出物を除去する方法を幾つか見出すとともに、同方法を適用することで、推論通りの効果が得られることを確認した。
【００２４】
本発明はこのようにして完成した。
【００２５】
本発明は、上記従来技術の問題点を解決するためになされたもので、本発明に係る炭化珪素半導体装置の特徴は、炭化珪素基板にコンタクト母材を被着させ前記炭化珪素基板と固相反応させて形成したシリサイド電極と、前記シリサイド電極上に被着させた上部導体膜とを有する炭化珪素半導体装置において、前記シリサイド電極が、珪素の量よりも、モル数で比較して、少ない量の炭素を含有する炭素低含有シリサイド電極であることにある。
【００２６】
上記の反応式から明らかなように、この反応（コンタクトアニール）によって生成する炭素のモル数はシリサイド中の珪素のモル数に等しいので、本発明においては、たとえば、生成した炭素の少なくとも一部を前記シリサイド電極外部に析出させ除去してなる、珪素の量よりも、モル数で比較して、少ない量の炭素を含有する炭素低含有シリサイド電極を構成要素とする炭化珪素半導体装置を構成する。
【００２７】
さらに、本発明は、上記従来技術の問題点をより効果的に解決するために、前記炭素低含有シリサイド電極の炭素含有量を、モル数で表して、該電極の珪素含有量の１／５以下、望ましくは１／１０以下とすることを要旨の１つとしている。
【００２８】
また、本発明は、炭化珪素基板にコンタクト母材を被着させる工程と、前記コンタクト母材を被着させた炭化珪素基板を加熱し、前記コンタクト母材と前記炭化珪素基板との固相反応によってシリサイド電極を形成する工程であるコンタクトアニール工程と、前記コンタクトアニール工程によって生成した炭素の少なくとも一部を前記シリサイド電極の表面に析出させる工程である表面析出工程と、前記表面析出工程によって前記シリサイド電極表面に析出した炭素である析出炭素を除去する工程である析出炭素除去工程と、前記析出炭素除去工程後、前記表面析出工程によって炭素低含有シリサイド電極となっている前記シリサイド電極の表面に上部導体膜を被着させる工程とを具有することを特徴とする炭化珪素半導体装置の製造方法を構成する。
【００２９】
以下の説明においては、上記「析出炭素」がグラファイトを主成分とするものであると考え、上記「析出炭素」を単に「グラファイト」と呼ぶ。
【００３０】
さらに、本発明においては、上記表面析出処理が、１００℃以上６００℃以下の温度において、非酸化性ガス雰囲気中で実施されることを要旨の１つとなっている。
【００３１】
さらに、本発明は、非酸化性ガス雰囲気での熱処理で構成される上記表面析出処理を効果的に実施するために、水素またはヘリウムを添加した非酸化性ガス雰囲気を用いることを要旨の１つとしている。
【００３２】
また、本発明は、非酸化性ガス雰囲気での熱処理で構成される上記表面析出処理を効果的に実施するために、同熱処理中に処理温度を断続的に上げ下げすることを要旨の１つとしている。
【００３３】
また、本発明は、非酸化性ガス雰囲気での熱処理で構成される上記表面析出処理を効果的に実施するために、同熱処理中に基板に超音波振動を加えることを要旨の１つとしている。
【００３４】
また、本発明においては、上記グラファイト除去処理が、液体で湿らせた繊維集合体、たとえば、純水で湿らせた化学繊維布で、シリサイド電極表面のグラファイトを機械的に擦り取ることによって実施されることを要旨の１つとなっている。
【００３５】
また、本発明においては、上記グラファイト除去処理が、電極表面のグラファイトを薬液で除去することによって実施されることを要旨の１つとなっている。
【００３６】
また、本発明においては、前記グラファイト除去処理に使用される薬液が、フッ化アンモニウム水溶液、緩衝フッ酸溶液、硝酸添加燐酸酢酸混合液、フォトレジストの剥離液の中から選ばれた１つであることを要旨の１つとなっている。
【００３７】
また、本発明においては、上記グラファイト除去処理が、気相中の活性酸素、たとえば酸素プラズマ中の活性酸素でグラファイトを酸化することによって実施されることを要旨の１つとなっている。
【００３８】
本発明に係る炭化珪素半導体装置の構成では、上部導体膜を載置したシリサイド電極は、剥離の要因となりうる過剰量の炭素を実質上含まないので、上部導体膜を形成した後、たとえ、なんらかの刺激を受けたとしても、グラファイトの析出は起こらない。グラファイトの析出が起こらないから、必然的に、上部導体膜の剥離も起こらない。すなわち、本発明の実施の形態はおいては、「上部導体膜が突然剥離して、デバイスの歩留まりを低下させたり、デバイス完成後に故障を起こさせたりする」という問題を解決することができる、と言うことができる。
【００３９】
このような構成を可能にしたのは、上部導体膜を形成する前に、シリサイド電極内の過剰炭素をグラファイトとして強制的に表面に析出させるとともに、析出した表面グラファイトを除去する工程を設けたからである。その具体的方法は、以下に述べる本発明の各実施の形態の中で詳しく説明される。
【００４０】
以下、図面を参照して、本発明に関するいくつかの実施の形態を具体的に説明するが、以下の図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００４１】
本発明は、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）の基板、各晶系基板のすべての結晶面に適用できるが、ここでは便宜上、基板を４Ｈ−ＳｉＣ基板として説明することにする。この基板は、各種炭化珪素基板の中でも優れた素子特性を与える基板として、今日、最も有望視されている基板だからである。
【００４２】
以下の説明において、特に断らない場合は、ＳｉＣ基板にエピタキシャル層やその他の膜や電極が形成されたものを「ＳｉＣ基板」または単に「基板」と呼んでいる。
【００４３】
［第１の実施の形態］
以下に、本発明に係る炭化珪素半導体装置である、単純なオーミックコンタクトを有する炭化珪素半導体装置とその製造方法について説明する。
【００４４】
第１の実施の形態における炭化珪素半導体装置の要部断面構造を図１に示す。図において、１は炭化珪素基板であるｎ型４Ｈ−ＳｉＣ基板であり、少なくともコンタクト面表層部分には高濃度のｎ型不純物がドープされている。基板１のコンタクト面には、コンタクトアニールで形成され、かつ、含有する炭素の量が、モル数で比較して、珪素の量よりも少ない炭素低含有シリサイド電極５２（たとえばＮｉＳｉ２）が設けられている。その炭素含有量は、モル数で表して、少なくとも珪素含有量の１／５以下、望ましくは１／１０以下であることが好ましい。すなわち、炭素濃度が珪素濃度の１／５以上の領域でも、炭素濃度が珪素濃度より低くければ、一定の本発明の効果が得られ、上部導体膜の剥離不良の発生率も低減する。しかし、１／５以下にすると極めて顕著な効果が得られ、剥離不良の発生率を２桁以上低減することができる。
【００４５】
また、炭素低含有シリサイド電極５２の厚みは２０ｎｍ以上５００ｎｍ以下、望ましくは５０ｎｍ以上２５０ｎｍ以下が好ましい。
【００４６】
炭素低含有シリサイド電極５２の上には、上部導体膜３が積層されている。この上部導体膜３は、実装用のメタライズ膜（たとえばＴｉ／Ｎｉ／Ａｇ積層膜）の場合もあるし、電流取出し用の表面配線（Ａｌ膜やＣｕ膜）の場合もある。
【００４７】
基板１と上部導体膜３との間にはオーミックコンタクトが形成されている。
【００４８】
次に、図１に示した炭化珪素半導体装置を製造する炭化珪素半導体装置の製造方法を、図２、図３に示した断面工程図によって説明する。
【００４９】
ここでは、炭化珪素基板である、表側主面に（０００１)Ｓｉ面を持つ低抵抗のｎ＋型４Ｈ−ＳｉＣ基板１の裏側主面に実装用の上部導体膜３（メタライズ膜）を有するオーミックコンタクトを形成する例で説明するが、表側主面にオーミックコンタクトを形成する場合も基本的にはなんらこれと異ならない。
【００５０】
以下の説明において、（工程ａ）、（工程ｂ）、…（工程ｆ）は、それぞれ、図２、図３の（ａ）、（ｂ）、…（ｆ）に対応している。
【００５１】
（工程ａ）
まず、コンタクトを形成すべき炭化珪素基板であるｎ型ＳｉＣ基板（ｎ＋型４Ｈ−ＳｉＣ）１を１１６０℃でドライ酸化して基板の裏側主面に熱酸化膜を成長し、これを直ちに緩衝フッ酸溶液で除去することにより、基板の表層に存在する低品質の結晶層を除き、高品質の結晶層を露出させる（図２の（ａ））。この犠牲酸化処理は、コンタクトの低抵抗化を達成するためには、非常に大切な処理であるが、低抵抗コンタクトを求めないのであるなら、省略してもよい。
【００５２】
（工程ｂ）
次に、ｎ型ＳｉＣ基板１を超純水ですすぎ、乾燥させたところで、基板１裏側主面全面にＤＣスパッタリングなどの成膜手段を用いて、図２の（ｂ）に示すように、コンタクト母材５０を被着させる。コンタクト母材５０には、コンタクトアニールでシリサイドを形成し、副産物として炭素を生成する導電性の材料、たとえばＮｉやＣｏなどを用いる。以下の工程では、便宜上、コンタクト母材５０はＮｉであるものとして説明する。
【００５３】
このコンタクト母材５０の膜厚は上部導体膜３の剥離発生に強い影響を与える因子のひとつである。膜厚を厚くすると後のコンタクトアニールで生成する炭素量が増大し、その結果、膜剥離発生の危険性が高まる。したがって、膜厚はできるだけ薄いほうがよい。しかし、膜厚を薄くしすぎると、ある膜厚からコンタクト抵抗が急激に増大するという問題が起こるので、それは好ましくない。薄くしていったとき、コンタクト抵抗が急増し始める直前の厚みが最適な膜厚である。たとえば、コンタクト面が非常に平坦な場合には概ね５０ｎｍ、コンタクト面に微細な凹凸がある研削面のような場合には大体１００ｎｍがコンタクト母材５０の厚さの最適値である。ＳｉＣ基板１の結晶品質や結晶系、研磨（または研削）の状態によって最適膜厚は多少変わる。一般的に言って、最適な膜厚は概ね１５ｎｍ以上２５０ｎｍ以下の範囲であり、大抵は２５ｎｍ以上１２５ｎｍ以下の範囲である。
【００５４】
（工程ｃ）
次に、コンタクト母材５０（遷移金属であるＮｉ）を被着させたところで、直ちに基板１を急速加熱処理装置に設置して、水分や酸素を徹底的に除いた高純度のＡｒ雰囲気中で１０００℃、２分間の急速加熱処理（コンタクトアニール）を実施する。この熱処理によって、裏側主面に被着されたＮｉ膜（コンタクト母材５０）はＳｉＣ基板１と固相反応して、図２の（ｃ）に示したように、シリサイド電極５１となり、ｎ＋型基板１とシリサイド電極５１との界面では極めて低いコンタクト抵抗を呈するようになる。しかしながら、この時点では、固相反応で生成した過剰な炭素の一部はは、表面付近を拡大して示した図１７に見られるように、シリサイド電極５１表面のグラファイト層５４として存在しているが、他の一部はその内部全域に分散した状態になって存在している。このときのシリサイド電極表面の元素分布を図１４に示す。
【００５５】
（工程ｄ）
次に、基板１を１００℃以上６００℃以下の範囲の非酸化性ガス雰囲気中で熱処理（表面析出処理）すると、不安定な状態でシリサイド電極５１の内部に分散していた炭素が表面に向かって活発に移動し、図２の（ｄ）に示したように、グラファイト５３として析出する。本表面析出処理は、炭素低含有シリサイド電極５２内部の炭素含有濃度（モル濃度）が珪素のモル濃度に対して少なくとも１／５以下、好ましくは１／１０以下に低下するまで、実施する。この結果、シリサイド電極５１は、この処理の結果、炭素含有率の低い炭素低含有シリサイド電極５２に転換される。
【００５６】
この熱処理でグラファイト５３は炭素低含有シリサイド電極５２の内部ではなく、必ず表面に析出する。理由は、この時点では、障害物としての上部導体膜は存在しないので、固体内部に析出するよりは自由空間が開けている表面に析出した方が熱力学的に安定かつ容易だからである。
【００５７】
なお、本工程をコンタクトアニールで用いた急速加熱処理装置で実施すれば、前工程に連続して本工程を実施することが可能であり、製造工程を合理化することができる。
【００５８】
さらに、以下の条件（１）〜（３）を加味すると、処理時間を短縮したり、処理温度を低減したり、処理を確実にしたりすることができる。
（１）  処理ガスに水素またはヘリウムを添加する。
（２）  温度を断続的に上げ下げする。
（３）  超音波振動を加える。
【００５９】
これらを考慮した上で、実用的な表面析出処理条件の一例を示すと、「温度４００℃一定、純水素ガス雰囲気中で２０分」が挙げられる。
【００６０】
上記の、非酸化性ガス雰囲気中で熱処理（表面析出処理）とは別に、基板１を１００℃以上６００℃以下の範囲の酸素含有雰囲気中で熱処理（炭素拡散工程もしくは炭素濃化部除去工程）を行うと、シリサイド電極表面に析出していたグラファイト層５４（図１７）の一部が酸化される。酸化されたグラファイト層５４は、一酸化炭素や二酸化炭素等に分解されて除去される。また、シリサイド電極５１内部に分散していた炭素は熱により、表面へ拡散する。表面へ拡散した炭素は一部は表面に蓄積されるが、一部は酸化して分解される。また、表面付近のＳｉとＮｉは酸化されて、ＳｉとＮｉの複合酸化物層を生じる。酸化一例として、５００℃において酸素を含む雰囲気中で２０分間加熱した試料をＡＥＳ分析した結果を図１５に示す。このように、熱処理前は表面の炭素濃度が９０％程度であったが、熱処理後は６０％程度になり、酸素により分解して量が減ったことが分かった（炭素拡散）。表面から２００nmの深さまでは、酸素濃度が高いことからも判る通り、複合酸化膜が形成されている。この部分を除けば、シリサイド電極中の炭素濃度が基板から離れる方向へ沿って減少している。また、熱処理前は深さ１００ｎｍ程度のところに炭素が濃化した部分（図１４の１０１部）が存在したが、熱処理後にはこの部分は無くなった。これは、基板を１００℃以上６００℃以下に加熱したために得られる効果であり、加熱することで濃化した部分の炭素が表面へ熱拡散していったためであると考えられる（炭素濃化部除去）。このように、酸素含有雰囲気中で熱処理を行うことにより、シリサイド電極内部の炭素量を減らせることが分かった。
【００６１】
また、この炭素析出拡散工程もしくは炭素濃化部除去工程は酸素ガスを含むプラズマ中やUV（紫外光）／オゾンなどの活性酸素雰囲気中で基板を１００℃以上６００℃以下にして行っても良い。この方法で行えば、シリサイド電極５１表面に生じたグラファイト層５４の分解をさらに促進することが出来る。
なお、この炭素析出拡散工程もしくは炭素濃化部除去工程は酸素雰囲気中だけでなく、他の炭素と結びつきやすいガス雰囲気中（例えば酸素ガス、水素ガス、フッ素ガスのうちのいずれかのガスを含む雰囲気）で行っても良い。
【００６２】
（工程ｅ）
次に、図３の（ｅ）に示すように、非酸化性ガス雰囲気中で熱処理（表面析出処理）され、炭素低含有シリサイド電極５２表面に析出したグラファイト５３をきれいに除去（グラファイト除去処理）して、炭素低含有シリサイド電極５２を露出させる。
【００６３】
グラファイト除去処理法には、次に掲げるいくつかの方法があり、どれを選んでもよい。
（１）  擦動法。化学機械研磨（ＣＭＰ）の後処理（洗浄）で用いられているのと同様の方法で、純水で湿らせた化学繊維布（たとえばベルクリン布（商品名））でシリサイド電極表面のグラファイト５３を機械的に擦り取る方法である。さらには、一般に、液体で湿らせた繊維集合体でグラファイト５３を機械的に擦り取ることも可能である。ただし、陥没部に炭素低含有シリサイド電極５２が形成されている場合は、これらの方法は適さないので、以下の方法を用いるようにする。
（２）  薬液法。グラファイト５３を薬液で除去する方法。この場合に、グラファイト５３は、かならずしも薬液に溶解するのではなく、薬液中に分散することによって除去される。これに適する薬液としては、フッ化アンモニウム水溶液、緩衝フッ酸溶液、硝酸添加燐酸酢酸混合液、王水、フォトレジストの剥離液などが挙げられるが、これに限定されるものではない。シリサイド電極表面に薬液を吹きつけたり、超音波振動を加えた薬液槽に基板を浸漬すると一層効果的である。
（３）  酸化法。酸素プラズマやＵＶ（紫外光）／オゾンなどの活性酸素雰囲気に基板を置いて、気相中の活性酸素でグラファイト５３を酸化して除去する方法である。本目的のために、市販されているフォトレジスト灰化装置（アッシャー）を改造することなく用いることができる。
【００６４】
上記３方法を同時に実施すると、処理をさらに効果的に進めることができる。たとえば、緩衝フッ酸溶液で湿らせた化学繊維布で擦動を行った場合（（１）と（２）の組合せ）、数十秒で処理を完了させることができる。
【００６５】
工程ｄにおいて酸素含有雰囲気中で熱処理（炭素拡散工程もしくは炭素濃化部除去工程）を実施した場合には、
炭素低含有シリサイド電極５２表面に析出したグラファイト５３と複合酸化物（図示せず）を除去して、炭素低含有シリサイド電極５２を露出させる（グラファイト・複合酸化物除去工程）。
【００６６】
複合酸化物は薬液、例えば緩衝フッ酸溶液またはフッ化アンモニウム水溶液を用いることで、除去できる。グラファイト５３は前の工程で、一部酸化分解されて弱くなっているが、エッチング液の浸透をある程度は妨げてしまっている。その際に、機械的摩擦や超音波振動を加えると、グラファイト５３の除去を促進することが出来て、エッチング液が複合酸化物へ到達しやすくなり、エッチングがより進むようになる。この工程を行った後の試料にAES分析をした結果を図１６に示す。このように、グラファイト５３と複合酸化物の除去が確実に出来ていることが分かる。
【００６７】
また、グラファイト・複合酸化物除去工程は、ハロゲン系のガス、例えばフルオロカーボンポリマーを形成するようなガス、例えばトリフルオロメタンを用いたエッチングで行ってもよい。この方法で行えば、エッチング液を用いた場合と比較して、酸化膜を溶解したエッチング液による汚染を防ぐことができる。
【００６８】
また、グラファイト・複合酸化物除去工程は、気相エッチング法によって行ってもよい。例えば0.13から1.3 hPaの圧力下において、フッ化水素（ＨＦ）と水蒸気の混合ガス、あるいはフッ化水素（ＨＦ）と無水メチルアルコール（ＣＨ３ＯＨ）またはイソプロピルアルコールの混合ガス、あるいはフッ化水素（ＨＦ）による気相エッチング酸化膜を除去することが出来る。あるいは水素（Ｈ２）と微量のフッ化水素（ＨＦ）の混合ガス中に基板１を置き、波長が数１００ｎｍ、例えば２００ｎｍから３００ｎｍの紫外線を照射することにより酸化物を除去する方法もある。これらの方法で行えば、パーティクルの発生が極めて少ないという利点がある。
【００６９】
この工程によって、剥がれを生じにくい電極の表面である低含有シリサイド電極５２の表面が露出する。この表面における炭素原子濃度は３０％以下であるとよく、望ましくは５％以下であるとよい。
【００７０】
（工程ｆ）
次に、炭素低含有シリサイド電極５２の上のグラファイト５３を除去したところで、基板１を十分洗浄し、ただちに、基板１の炭素低含有シリサイド電極５２の上部に、ＤＣスパッタリングあるいは電子ビーム蒸着などの成膜手段を用いて、上部導体膜３として、たとえばＴｉとＮｉとＡｇを順に被着させる。なお、上部導体膜３にパターニングが必要な場合は、つづけて、フォトリソグラフィーとエッチングを実施するようにする。このようにして、オーミックコンタクトの最終構造（図３の（ｆ））が完成する。この最終構造は、図１に示した、本発明に係る炭化珪素半導体装置の構成と同じものである。炭素低含有シリサイド電極５２と上部導体膜３とが、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体を構成する。
【００７１】
図１に示した構成から明らかなとおり、上部導体膜３を被着させた炭素低含有シリサイド電極５２は、剥離の要因となりうる過剰量の炭素を実質含まない膜であるから、グラファイトの析出は起こらず、したがって、上部導体膜３の剥離も起こらない。すなわち、第１の実施の形態は、「上部導体膜３が突然剥離して、デバイスの歩留まりを低下させる、デバイス完成後に故障を起こす」という問題を解決している、と言うことができる。
【００７２】
図１に示した構成を可能にしたのは、上記の、炭化珪素半導体装置の製造方法において、上部導体膜３を形成する前に、シリサイド電極内の過剰量の炭素をグラファイトとして強制的に表面に析出させるとともに、析出した表面グラファイトを除去する工程を設けたからである。
【００７３】
なお、実施例では炭化珪素半導体装置に導体膜を付けることをを例に挙げたが、他の遷移金属炭化物（ＴｉＣ等）へ金属膜を付けることにも利用でき、炭化珪素基板に限らない。
【００７４】
［第２の実施の形態］
第２の実施の形態は、２端子デバイスのひとつである、縦型ショットキーダイオードに本発明を適用した例である。
【００７５】
図４は、本発明に係る炭化珪素半導体装置である縦型ショットキーダイオードの要部断面図を示している。１は炭化珪素基板である、１×１０１９／ｃｍ３以上の不純物濃度を有するｎ＋型単結晶４Ｈ−ＳｉＣ基板であり、その表側主面である（０００１）Ｓｉ面に厚み１０μｍ、窒素を５×１０１５／ｃｍ３添加した第１のｎ−型エピタキシャル層４をホモエピタキシャル成長させている。
【００７６】
ｎ−型エピタキシャル層４の表層部所定領域には、イオン注入と活性化アニールとによって形成された幅２μｍの環状のｐ型電界緩和領域９ａ１、９ａ２、９ａ３、……９ａｎが２μｍ間隔で形成されている。電界緩和領域９ａ１、９ａ２、９ａ３、……９ａｎの本数（ｎ）は耐圧によって異なる。たとえば、１０００Ｖ耐圧の場合では５本（ｎ＝５）あればよい。
【００７７】
５は開口部６を有するフィールド絶縁膜であり、基板１の表側主面を覆っている。開口部６の底面ではｎ−型エピタキシャル層４と接するショットキー電極７が配設され、エピタキシャル層４との間でショットキー接合を形成している。このショットキー電極７の外縁端は前記ｐ型電界緩和領域９ａ１（もっとも内側にあるｐ型環状領域）の上部に置かれている。８は表側主面配線であり、ショットキー電極７に機械的電気的に接し、フィールド開口部６を塞ぐように配設されている。平面図で眺めたとき、表側主面配線８の外縁端はショットキー電極７の外縁端より外側であり、かつ、ｐ型電界緩和領域３ａ１の外縁端より内側にあるように設計されているものとする。
【００７８】
５２は基板１裏側主面に設けられている炭素低含有シリサイド電極（オーミック電極）である。炭素低含有シリサイド電極５２の上にはダイボンディングを目的とした裏側主面上部導電膜３が置かれている。
【００７９】
ショットキー電極７と上部導電膜３との間に整流性が現れ、この炭化珪素半導体装置は縦型ショットキーダイオードとして機能する。
【００８０】
次に、図４に示した構成の、縦型ショットキーダイオードの製造方法を、図５〜図７に示した断面工程図を用いて説明する。以下の説明において、（工程ａ）、（工程ｂ）、…、（工程ｇ）は、それぞれ、図５〜図７の（ａ）、（ｂ）、…、（ｇ）に対応している。
【００８１】
（工程ａ）
はじめに、表側主面に厚み約１０μｍのｎ−型エピタキシャル層４をホモエピタキシャル成長させた炭化珪素基板であるｎ＋型４Ｈ−ＳｉＣ基板１を用意（購入）し、図５の（ａ）に示したように、ｎ−型エピタキシャル層４表面にｐ型電界緩和領域９ａ１、９ａ２、９ａ３、……９ａｎを高温選択イオン注入で形成する。
【００８２】
このために、まず、厚さ約１.５μｍのＳｉＯ２膜を、ＣＶＤ法で、基板１の表側主面全面に堆積し、高濃度不純物領域の形成予定領域の上に堆積したＳｉＯ２膜をフォトリソグラフィ（フォトレジストを用いたパターニング）とドライ、ウエット併用エッチング技術とで選択的に除去する。ここでドライ、ウエット併用エッチング技術とは、反応性イオンエッチング（ＲＩＥ）や誘導結合プラズマエッチング（ＩＣＰ）などの異方性ドライエッチングでＳｉＯ２膜を除去する際、基板表面がプラズマダメージを受けるのを防止するため、ＳｉＯ２膜が完全に除去される直前にドライエッチングを停止し、残りの部分を緩衝フッ酸溶液などを用いたウエットエッチングで除去するようにした複合エッチング技術である。
【００８３】
ＳｉＯ２膜のエッチングが済んだところで、基板１からフォトレジストを除去し、十分洗浄したあと、基板１表面に厚さ１０ｎｍ以上３０ｎｍ以下の薄いＳｉＯ２膜を減圧化学的気相成長法（ＬＰＣＶＤ）で堆積し、スルーＳｉＯ２膜とする。
【００８４】
このようにして、イオン注入マスクができあがったところで、基板表面にＡｌ＋イオンを多段イオン注入して、ｐ型電界緩和領域９ａ１、９ａ２、９ａ３、……９ａｎの前駆体領域を形成する。ｐ型電界緩和領域のイオン注入条件の一例を示すと以下のとおりである。
【００８５】
基板温度  ７００℃
加速エネルギー／ドーズ
第１段  ３００ｋｅＶ／８.３×１０１５／ｃｍ２
第２段  １９０ｋｅＶ／３.２×１０１５／ｃｍ２
第３段  １５０ｋｅＶ／２.１×１０１５／ｃｍ２
第４段  １００ｋｅＶ／１.９×１０１５／ｃｍ２
第５段    ６０ｋｅＶ／１.７×１０１５／ｃｍ２
第６段    ３０ｋｅＶ／９.４×１０１４／ｃｍ２
イオン注入が終了したところで、基板１を緩衝フッ酸溶液に浸漬して、表裏にあるすべてのＳｉＯ２膜（マスク膜とスルー膜）を除去し、乾燥した後、温度１６５０℃の高純度Ａｒ雰囲気中で、およそ１分の活性化アニールを行い、前記ｐ型電界緩和領域の前駆体領域を活性化させて、ｐ型電界緩和領域９ａ１、９ａ２、９ａ３、……９ａｎとする。こうして図５の（ａ）に示した構造が出来上がる。
【００８６】
（工程ｂ）
次に、ｐ型電界緩和領域の活性化が済んだところで、基板１を十分洗浄し、乾燥させた後、１１００℃、ドライ酸素雰囲気で犠牲酸化して基板表裏表面に熱酸化膜を成長し、その後、緩衝フッ酸溶液に浸漬して基板表面の熱酸化膜を取り除く（犠牲酸化）。この熱酸化膜の厚みは５０ｎｍ未満、好ましくは５ｎｍ以上２０ｎｍ以下が望ましい。
【００８７】
基板表面の犠牲酸化が終了したところで、基板１を十分洗浄してから、１１００℃、ドライ酸素雰囲気で熱酸化して、基板１の表裏両主面全面に凡そ５ｎｍ〜２０ｎｍ厚の熱酸化膜を成長し、さらにこの上に、常圧化学的気相成長法（ＡＰＣＶＤ）などの手段を用いて厚い（６００ｎｍ厚）のＳｉＯ２膜を堆積することにより、図５の（ｂ）に示したように、熱酸化膜とＡＰＣＶＤ−ＳｉＯ２膜からなる２層構造のフィールド絶縁膜５を形成する。この熱酸化で基板裏側主面にも１００ｎｍ以上の熱酸化膜１３が形成される。
【００８８】
フィールド絶縁膜５の下層の熱酸化膜はフィールド絶縁膜５とＳｉＣ基板１表面との界面を安定化させ、縦型デバイスの耐電圧性を高め、そのばらつきを抑制する効果がある。基板裏側主面の熱酸化膜１３は基板裏側主面の低品質結晶層を除去し、コンタクト抵抗を低減する効果がある。
【００８９】
（工程ｃ）
次に、フィールド絶縁膜５の上に保護用のフォトレジストを塗布してから、基板１を緩衝フッ酸溶液に浸漬し、裏側主面に形成されている熱酸化膜１３を除去して、基板１裏側主面を露出させる。つづいて、基板１を超純水で十分すすぎ、乾燥させた後、露出している基板１の裏側主面にＤＣスパッタリングなどの成膜手段を用いてコンタクト母材を蒸着する。この時、基板裏面の周辺部分にはシャドーマスクなどを用いて、オーミック電極母材が付着しないよう蒸着するのが好ましい。コンタクト母材には、たとえば、１００ｎｍ厚のＮｉやＣｏなどを用いることができる。
【００９０】
コンタクト母材の蒸着が終了したら、基板を専用のフォトレジスト・ストリッパ溶液に浸漬させ、保護用フォトレジストを完全に剥離する。そして、基板を十分洗浄し、十分濯いでから乾燥させ、直ちに急速加熱処理装置に設置して、高純度のＡｒ雰囲気で１０００℃、２分間の急速加熱処理（コンタクトアニール）を実施する。この熱処理によって、裏面に堆積されたコンタクト母材（Ｎｉ膜など）は、図５の（ｃ）に示したように、ｎ＋型ＳｉＣ基板１の裏側主面と固相反応して、過剰な炭素を含有するシリサイド電極５１となり、基板１に対して極めて低いコンタクト抵抗を呈するようになる。ここで達成されるオーミック電極９のコンタクト抵抗は１０−６Ωｃｍ２台かそれ以下であり、この値はショットキーダイオードのオン抵抗に対して、無視できるほど小さい値である。
【００９１】
（工程ｄ）
次に、第１の実施の形態で説明した表面析出処理工程、炭素拡散工程または炭素濃化部除去工程（図２の（ｄ））とグラファイト除去処理工程またはグラファイト・複合酸化膜除去工程（図３の（ｅ））とを同様に行って、図６の（ｄ）に示したように、炭素を過剰に含有するシリサイド電極５１を炭素低含有シリサイド電極５２に転換し、その表面に析出しているグラファイトや複合酸化物を除去する。
【００９２】
（工程ｅ）
次に、炭素低含有シリサイド電極５２の形成後、基板１の表側主面にフォトリソグラフィーを実施し、フィールド絶縁膜５表面に開口部６をくり抜くためのフォトレジストパターン１９を形成する。
【００９３】
つづいて、基板１裏側主面にフォトレジスト２０を塗布して、炭素低含有シリサイド電極５２を完全に覆って保護し、表裏のフォトレジストのポストベークを行ってから、緩衝フッ酸溶液を用いたウエットエッチングあるいは前述のドライ、ウェット併用エッチングを実施し、フィールド絶縁膜５に開口部６を形成し、開口部６底部にｎ−型エピタキシャル層４を露出させる（開口エッチング）。
【００９４】
このようにして、開口部６にＳｉＣエピタキシャル層４が露出したところで、基板１を超純水で十分濯ぎ、乾燥させ、間髪を挟まず、高真空電子ビーム蒸着装置に据え付け、基板１表面全面に、所望のショトッキー電極材料（ここでは５０ｎｍ厚のＴｉとする）２１を成膜すると、図６の（ｅ）に示したような構造になる。もしも、ショトッキー電極材料２１が、ＴｉやＡｌのように、純水やフォトレジスト・ストリッパ溶液で酸化したり溶解したりしやすい材料の場合には、さらに、この膜の上に、酸化防止用の導電膜を、たとえば、Ｐｔを厚み５０ｎｍ〜１５０ｎｍの範囲で連続成膜するとよい。
【００９５】
（工程ｆ）
次に、基板１を専用のフォレジスト・ストリッパ溶液に浸漬し、基板１表面及び裏面のフォトレジストを完全に除去する。図６の（ｆ）は、ストリッパ溶液を超純水等で十分濯ぎ、乾燥させた基板の断面形状を示している。同図から明らかなとおり、開口部６の底部（ｎ−型エピタキシャル層４表面）のみにショトッキー電極７が残され、フォトレジストの上にあった電極膜はフォトレジストの溶解とともに除去された構造ができあがる。なお、酸化防止用の導電膜が被着された場合には、ショトッキー電極７の上に同形の酸化防止導電膜が積層した構造になる。
【００９６】
（工程ｇ）
次に、ＤＣマグネトロンスパッタリングなどの手段を用いて、基板１の表側主面全面に厚い表面配線材料を蒸着して、その後、同配線材料を周知のフォトリソグラフィーとＲＩＥなどのドライエッチング法を用いてパターニングして表側主面配線８とすると、図７の（ｇ）に示した構造になる。表面配線材料としては、たとえば、５０ｎｍ厚のＴｉと２μｍ厚のＡｌを連続蒸着した積層膜を用いることができる。
【００９７】
（工程ｈ）
最後に、洗浄し乾燥した基板１の裏面（炭素低含有シリサイド電極５２の上）全面に、ＤＣマグネトロンスパッタリングなどの手段を用いて、ダイボンド実装などに使用する導体材料を蒸着して、裏側主面上部導体膜３を形成すると、図４に示した最終構造のショットキーダイオートが完成する。上部導体膜３の一例を挙げると、Ｔｉ（５０ｎｍ厚）とＮｉ（１００ｎｍ厚）とＡｇ（１５０ｎｍ厚）をこの順に積層したＴｉ／Ｎｉ／Ａｇ膜があるが、本発明はもちろんこれに限られたものではない。
【００９８】
以上の説明から明らかなように、第２の実施の形態の場合でも、上部導体膜３を被着させた裏側主面の炭素低含有シリサイド電極５２は、剥離の要因となる量の過剰な炭素が存在しない膜であるから、炭素低含有シリサイド電極５２の内部やシリサイド電極５２と上部導体膜３との界面にグラファイトの析出は起こらない。よって、上部導体膜３の剥離も起こらない。すなわち、第２の実施の形態においては、「上部導体膜３が突然剥離して、デバイスの歩留まりを低下させる、デバイス完成後に故障を起こす」という問題を解決している、と言うことができる。
【００９９】
剥離の要因となる量の過剰な炭素を含まない炭素低含有シリサイド電極５２を可能にしたのは、本発明第２の実施の形態の製造方法において、上部導体膜３を形成する前に、シリサイド電極内の過剰炭素をグラファイトとして強制的に表面に析出させるとともに、析出した表面グラファイトを除去する工程を設けたからである。
【０１００】
上記の本発明に係る半導体装置の構造及びその製造方法に基づいてショットキー電極面積が約１×１ｍｍ２の縦型ショットキーダイオード１０００個を製作したところ、上部導体膜３が剥離する不良モードは１つも観察されなかった。
【０１０１】
［第３の実施の形態］
第３の実施の形態は、本発明を３端子スイッチングデバイスの１つである縦型ＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ）に適用した例である。本例は、また、ＳｉＣ基板の表側と裏側両面にシリサイド電極型のオーミックコンタクトを有するデバイスに本発明を適用した例でもある。
【０１０２】
図８は、本発明に係る炭化珪素半導体装置である、ＳｉＣ半導体ＭＯＳＦＥＴのユニットセル７０の要部断面を示している。ユニットセルとは素子領域の最小単位のことで、パワー素子では素子領域このユニットセルを縦横に多数並列配置して大電流化を図っている。なお、以下の説明では、符号７０は素子領域とユニットセルの両方の意味で用いることにする。
【０１０３】
７１は炭化珪素基板である、高濃度に不純物添加したｎ＋型単結晶４Ｈ−ＳｉＣ基板であり、表面（図中上側主面）には厚み１０μｍ、窒素を１×１０−１６／ｃｍ３添加したｎ−型エピタキシャル層７２をホモエピタキシャル成長させている。４Ｈのほか、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）のＳｉＣ基板を用いることができる。
【０１０４】
ｎ−型エピタキシャル層７２表層の所定領域には、ｐ型不純物をｎ−型エピタキシャル層７２の不純物濃度よりも高く添加したｐ型ベース領域７３ａおよび７３ｂが離間して形成されている。
【０１０５】
ｐ型ベース領域７３ａ、７３ｂの表層所定領域には、ｐ型ベース領域よりも浅く高濃度の不純物を添加したｎ＋型ソース領域（高濃度不純物領域）７４ａ、７４ｂが形成されている。ｐ型ベース領域７３ａ、７３ｂの一部であって、かつ、ｎ＋型ソース領域７４ａと７４ｂの外部表層には、ｐ型の不純物を高濃度に添加したｐ＋型ベース領域７５ａ、７５ｂが配設されている。ｎ−型エピタキシャル層７２、ｐ型ベース領域（７３ａ、７３ｂ）、ｎ＋型ソース領域（７４ａ、７４ｂ）の不純物濃度はこの順序で大きくなるように設定されている。
【０１０６】
上記各不純物領域を形成したＳｉＣ基板７１の表側主面には、ゲート酸化膜７５がある。ゲート酸化膜７５の上には、導電性の多結晶シリコンのゲート電極７６が設けられている。このゲート電極７６の側面および上面には、多結晶シリコン酸化膜７７が配設されている。ゲート酸化膜７５および多結晶シリコン酸化膜７７の上には層間絶縁膜７８が成膜されている。
【０１０７】
７９ａ、７９ｂは、層間絶縁膜７８／ゲート酸化膜７５に開口され、ＳｉＣ基板７１表面のｎ＋型ソース領域７４ａ、７４ｂとｐ＋型ベース領域７５ａ、７５ｂにまたがって貫通するソース窓である。このソース窓７９ａ、７９ｂの底には第１の炭素低含有シリサイド電極としてのソース電極８０ａ、８０ｂが置かれている。このソース電極８０ａ、８０ｂはｎ＋型ソース領域７４ａ、７４ｂとｐ＋型ベース領域７５ａ、７５ｂの異極性領域に同時にオーミックコンタクトを与える機能を備えている。８２は、ｎ＋型ソース領域やｐ＋型ベース領域を、外部回路や同一基板上の他の回路要素に結線するための表側主面配線で、上部導体膜の一種である。
【０１０８】
一方、基板７１の裏側主面には、ＭＯＳＦＥＴセルのドレインにオーミックコンタクトを付与する、第２の炭素低含有シリサイド電極としてのドレイン電極８１が設けられている。ドレイン電極８１の上にはダイボンディングを円滑に行うことを目的とした裏側主面配線６１（上部導体膜の一種）が置かれている。
【０１０９】
上記の構成によって、この炭化珪素半導体装置は縦型金属−酸化物−半導体構造電界効果トランジスタとして機能する。
【０１１０】
次に、図８に示した構成の、４Ｈ−ＳｉＣ基板を用いたＭＯＳＦＥＴセルの製造方法を、図９〜図１２を参照しながら説明する。以下の説明において、（工程ａ）、（工程ｂ）、…、（工程ｈ）は、それぞれ、図９〜図１２の（ａ）、（ｂ）、…、（ｈ）に対応している。
【０１１１】
（工程ａ）
はじめに、表面側に厚み約１０μｍのｎ−型エピタキシャル層７２をホモエピタキシャル成長させた炭化珪素基板であるｎ＋型４Ｈ−ＳｉＣ基板７１を用意（購入）し、第２の実施の形態の（工程ａ）で説明した高温選択イオン注入法で、所定領域にｐ型ベース領域（７３ａと７３ｂ）、ｎ＋型ソース領域（７４ａと７４ｂ）、ｐ＋型ベース領域（７５ａ、７５ｂ）それぞれの前駆体領域を順次形成する。各領域のイオン注入条件の一例を示すと次のとおりである。
【０１１２】
ｐ型ベース領域のイオン注入条件
不純物  Ａｌ＋イオン
基板温度  ７５０℃
加速電圧／ドース  ３６０  ｋｅＶ／  ５×１０１３／ｃｍ２
ｐ＋型ベース領域イオン注入条件
イオン種  Ａｌ＋
注入温度 ７５０℃
加速電圧／ドース
３０ｋｅV    １.０×１０１５／ｃｍ２
５０ｋｅV    １.０×１０１５／ｃｍ２
７０ｋｅV    ２.０×１０１５／ｃｍ２
１００ｋｅV    ３.０×１０１５／ｃｍ２
ｎ＋型ソース領域イオン注入条件
イオン種  Ｐ＋（リン）
注入温度 ５００℃
加速電圧／ドース
４０ｋｅV    ５.０×１０１４／ｃｍ２
７０ｋｅV    ６.０×１０１４／ｃｍ２
１００ｋｅV    １.０×１０１５／ｃｍ２
１６０ｋｅV    ２.０×１０１５／ｃｍ２
高温イオン注入が終了したところで、ＳｉＣ基板７１に形成されている最終のイオン注入マスクを緩衝フッ酸溶液に浸漬して除去し、基板を十分洗浄し、乾燥した後、活性化アニールを行い、基板７１の表裏にあるすべての前駆体領域を一挙に活性化させて、ｐ型ベース層７３ａ、７３ｂと、ｎ＋型ソース領域７４ａ、７４ｂと、ｐ＋型ベース領域７５ａ、７５ｂとを形成する。図９の（ａ）はこの段階での構造を示している。
【０１１３】
活性化は高純度のカーボンサセプタの上に、基板７１の表側主面が上を向くように（基板の裏面がサセプタに接するように）置き、高純度不活性ガス（たとえばＡｒ）雰囲気あるいは僅かにシランを含有する高純度不活性ガス雰囲気のなかで、１６００℃以上の温度で１分〜数分の急速加熱処理を行うことで実施する。
【０１１４】
（工程ｂ）
基板７１表裏の不純物層の活性化が済んだところで、基板７１を十分洗浄し、乾燥させた後、１１００℃、ドライ酸素雰囲気で犠牲酸化して基板７１の表面に熱酸化膜を成長し、その後、緩衝フッ酸溶液に浸漬して基板表面の熱酸化膜を取り除く（犠牲酸化処理）。この熱酸化膜の厚みは５０ｎｍ未満、好ましくは５ｎｍ〜２０ｎｍが望ましい。この犠牲酸化処理で基板表面からデバイスの不良の要因となる汚染層や不整層が適切に除去される。
【０１１５】
犠牲酸化処理が終了したところで、基板を十分洗浄してから、１１００℃、ドライ酸素雰囲気で熱酸化して基板７１の表裏両主面全面に凡そ５ｎｍ〜２０ｎｍ厚の熱酸化膜を成長し、さらに基板７１の表側主面の上に、常圧化学的気相成長法（ＡＰＣＶＤ）などの手段を用いて厚い（６００ｎｍ厚）のＳｉＯ２膜を堆積することにより、図９の（ｂ）に示すように、熱酸化膜とＡＰＣＶＤ−ＳｉＯ２膜からなる２層構造のフィールド絶縁膜１００を形成する。この熱酸化で、裏側主面にも厚み１００ｎｍ以上の一過性の熱酸化膜９７が形成される。
【０１１６】
フィールド絶縁膜１００の下層の熱酸化膜はフィールド絶縁膜１００とＳｉＣ基板７１表面との界面を安定化させ、縦型デバイスの耐電圧性を高め、そのばらつきを抑制する効果がある。
【０１１７】
（工程ｃ）
次に、周知のフォトリソグラフィとウェットエッチング（または前述のドライ、ウェット併用エッチング）を用いて基板表面のフィールド絶縁膜１００を選択エッチングし、フィールド領域と、フィールド絶縁膜１００が除去された素子領域（図８の７０）を形成する。一過性の熱酸化膜９７はウェットエッチングで消失する。この時の素子領域７０の構造は前図と同じであるが、素子領域７０以外の部分ではフィールド絶縁膜１００が存在しており、ＳｉＣ基板７１全体の構造は異なっている。
【０１１８】
つづいて、基板７１を再び、十分洗浄するとともに、この洗浄の最終段階において、素子領域７０の表面に生成した化学的酸化膜（ＳｉＯ２）を除去するために緩衝フッ酸溶液に５秒〜１０秒間浸し、超純水で緩衝フッ酸溶液を完全にすすぎ落とした後、乾燥し、直ちに熱酸化して、素子領域７０の基板表面に所望の厚み（たとえばここでは４０ｎｍ厚）のゲート酸化膜７５を成長させる。このゲート酸化で裏側主面に一過性の熱酸化膜９８が再び成長する。ゲート酸化の条件としては、これに限定されるわけではないが、たとえば、温度１１６０℃でのドライ酸化がよい。ここで重要なポイントは、熱酸化温度は全ての後続工程のどの熱処理温度よりも高く設定するということである。
【０１１９】
次に、基板７１の表側主面及び裏側主面全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００ｎｍ〜４００ｎｍの多結晶シリコン膜８４を成膜し、その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電性を付与する。つづいて、基板表面にフォトレジストを塗布して、フォトリソグラフィと、Ｃ２Ｆ６と酸素をエッチャントとした反応性イオンエッチング（ＲＩＥ）を用いて、基板表面側の多結晶シリコン膜の不要な部分を取り除き、ゲート電極７６を形成すると、図９の（ｃ）に示した構造になる。
【０１２０】
（工程ｄ）
次に、エッチング後の基板７１を十分洗浄して、十分清浄化したところで、９００℃のドライ酸素雰囲気で熱酸化させ、ゲート電極７６と裏側主面の多結晶シリコン膜の表面に多結晶シリコンの熱酸化膜７７と８５を生成する。
【０１２１】
次に、図１０の（ｄ）に図示したように、基板７１の表側主面全面に層間絶縁膜７８を堆積する。この層間絶縁膜７８としては、シランと酸素を原料としたＡＰＣＶＤで形成した約１μｍ厚のＳｉＯ２膜（ＮＳＧ）、あるいは、リンを添加したリン珪酸ガラス（ＰＳＧ）、更にこれにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）などが適しているが、これに限定されるものではない。この後、基板７１を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜７８を高密度化する。この時の熱処理温度は、ゲート絶縁膜の形成（熱酸化）温度より低い温度、たとえば、９００℃〜１０００℃の範囲で適宜選ばれる。
【０１２２】
（工程ｅ）
次に、周知のフォトリソグラフィーとドライ、ウェット併用エッチング手段を用いて、基板７１表側主面の層間絶縁膜７８とゲート酸化膜７５にソース窓７９ａ、７９ｂとゲート窓（素子領域外にあるため非表示）を開口する。このとき基板７１の裏側主面の多結晶シリコン酸化膜８５も同時に除去される。
【０１２３】
エッチングが終了したら、フォトレジストマスクが着いている基板７１を超純水で十分すすぎ、乾燥して、直ちに、電子ビーム蒸着あるいはＤＣマクネトロンスパッタリングなどの成膜手段で基板表側主面にコンタクト母材を全面蒸着し、その後、フォトレジストを剥離すると、図１０の（ｅ）に示すように、ソース窓７９ａ、７９ｂとゲート窓の底部にのみコンタクト母材８７ａ、８７ｂ（ゲート窓底部は非表示）を残した構造になる。コンタクト母材としては、たとえば、５０ｎｍ厚のＮｉあるいはＣｏなどを用いることができるが、他の所望の材料でもよい。
【０１２４】
（工程ｆ）
次に、基板７１を十分洗浄して乾燥させた後、表側主面全面に厚み１μｍ以上の保護用レジスト材（フォトレジストでよい）を塗布し、ＣＦ４とＯ２を用いたドライエッチングを行い、裏側主面の多結晶シリコン膜８４を完全に除去する。つづいて、基板７１を緩衝フッ酸溶液に浸漬し、裏側主面のＳｉＯ２膜９８を除去し、基板裏面に清浄な結晶面を露出させる。
【０１２５】
そして、表側に保護用レジスト材が付いている基板７１を十分に洗浄し、乾燥させたところで、速やかに高真空に維持された蒸着装置の中に据え付け、基板裏面に所望のコンタクト母材を蒸着する。この裏側主面コンタクト母材として、たとえば、５０ｎｍ〜１５０ｎｍ厚のＮｉ膜などを用いることができる。
【０１２６】
コンタクト母材８９の成膜が終了したら、専用の剥離剤を用いて、表側の保護用レジストを完全に除去し、基板７１を十分洗浄する。基板７１を乾燥させたら、直ちに急速加熱処理装置に設置して、高純度Ａｒ雰囲気で１０００℃、２分間の熱処理（コンタクトアニール）を実施する。図１１の（ｆ）に示すように、この熱処理によって、ソース窓とゲート窓のコンタクト母材８７ａ、８７ｂ（ゲート窓底部は非表示）と、基板裏面に形成したｎ＋＋型ドレイン領域（高濃度不純物層）６０上部のコンタクト母材が下地と固相反応し、過剰な炭素を含有するシリサイド電極としてのソース電極８８ａ、８８ｂ、ドレイン電極８９が形成されて、ソースとドレインに低抵抗のオーミックコンタクトが実現される（ゲート窓底部ゲートコンタクトも同時に形成されるがここでは非表示）。形成されたソース電極８８ａ、８８ｂとドレイン電極８９は、ともに１０−６Ωｃｍ２台かそれ以下の極めて低いコンタクト抵抗を示す。
【０１２７】
（工程ｇ）
コンタクトアニールが終了したところで、第１の実施の形態で説明した表面析出処理工程、炭素拡散工程または炭素濃化部除去工程（図２の（ｄ））とグラファイト除去処理工程またはグラファイト・複合酸化物除去工程（図３の（ｅ））を同様に行って、ソース電極８８ａ、８８ｂ及びドレイン電極８９から過剰な炭素を除去して、炭素低含有シリサイド電極としてのソース電極８０ａ、８０ｂ及びドレイン電極８１を形成し、図１１の（ｇ）に示した構造とする。
【０１２８】
（工程ｈ）
次に、基板７１を十分洗浄し、乾燥した後、表側主面全面にＤＣマグネトロンスパッタリングなどで表側主面配線（表側主面上部導電体膜）材料、たとえばＡｌを成膜した後、フォトリソグラフィとドライエッチング技術（ＲＩＥなど）とでこれをパターニングして、フォトレジストを剥離し、洗浄して乾燥すると、図１２の（ｈ）に示すような表側主面配線８２ができあがる。
【０１２９】
表側主面配線８２とソース電極８０ａ、８０ｂの間に、両導体の付着力や接触抵抗、耐熱性を改善することを目的としたＴｉやＴｉＮ、ＴａＮなどの導電体を挿入する場合には、これら材料を先に成膜してから上記表面側配線膜材料を成膜するようにする。なお、表面側配線膜材料がＡｌの場合には、Ａｌと同じエッチャントガスでこれら材料も連続的にパタニングすることができる。
【０１３０】
（工程ｉ）
最後に、基板７１の裏側主面（ドレイン電極８１の上）全面に、ＤＣマグネトロンスパッタリングなどの手段を用いて、ダイボンド実装などに使用する裏側主面配線（裏側主面上部導電体膜）材料を蒸着して、裏面側配線６１を形成すると、図８に示した構造の炭化珪素半導体装置縦型ＭＯＳＦＥＴが完成する。裏側主面配線材料の一例を挙げると、Ｔｉ（５０ｎｍ厚）とＮｉ（１００ｎｍ厚）とＡｇ（１５０ｎｍ厚）をこの順に積層したＴｉ／Ｎｉ／Ａｇ膜があるが、本発明はもちろんこれに限ったものではない。
【０１３１】
基板７１の表側主面と裏側主面両方に炭素低含有シリサイド電極がある第３の実施の形態の場合でも、シリサイド電極としてのソース電極８０ａ、８０ｂとドレイン電極８１は、剥離の要因となる量の過剰炭素を除去した膜となっているから、デバイス完成後にシリサイド電極内部やシリサイド電極／上部導体膜界面にグラファイトが析出する現象は起こらない。よって、上部導体膜、すなわち、ソース電極やドレイン電極が剥離するという不良も起こらない。すなわち、本発明第３の実施の形態は、「上部導体膜が突然剥離して、デバイスの歩留まりを低下させる、デバイス完成後に故障を起こす」という問題を解決している、と言うことができる。
【０１３２】
剥離の要因となる量の過剰な炭素を含まないシリサイド電極８０ａ、８０ｂ、８１の形成を可能にしたのは、第３の実施の形態の製造方法工程（工程ｇ）において、ソース電極内やドレイン電極内の過剰炭素をグラファイトとして強制的に表面に析出させるとともに、表面に析出したグラファイトを除去する工程を設けたからである。
【０１３３】
上記第３の実施の形態に基づいて、素子領域の面積が約０.２５×０.２５ｍｍ２のパワーＭＯＳＦＥＴ２００個を製作して、温度サイクル試験を実施したところ、同時に製作した従来技術に基づく素子は多数が表側配線または裏側配線で剥離を起こし、９５％以上の不良率だったのに対して、本発明に基づく素子では剥離はひとつも発生しなかった。
【図面の簡単な説明】
【０１３４】
【図１】本発明の第１の実施の形態における炭化珪素半導体装置の要部断面図である。
【図２】本発明の第１の実施の形態における炭化珪素半導体装置の製造方法を説明する製造工程図である。
【図３】図２の続きである。
【図４】本発明の第２の実施の形態における炭化珪素半導体装置の要部断面図である。
【図５】本発明の第２の実施の形態における炭化珪素半導体装置の製造方法を説明する製造工程図である。
【図６】図５の続きである。
【図７】図６の続きである。
【図８】本発明の第３の実施の形態における炭化珪素半導体装置の要部断面図である。
【図９】本発明の第３の実施の形態における炭化珪素半導体装置の製造方法を説明する製造工程図である。
【図１０】図９の続きである。
【図１１】図１０の続きである。
【図１２】図１１の続きである。
【図１３】従来技術によって製造され、不良原因を内在させている、オーミックコンタクトの要部断面図である。
【図１４】コンタクトアニール工程後のシリサイド電極の元素分析結果である。
【図１５】炭素拡散工程もしくは炭素濃化部除去工程後のシリサイド電極の元素分析結果3である。
【図１６】グラファイト・複合酸化物除去工程後のシリサイド電極の元素分析結果である。
【図１７】図２の（ｃ）の表面拡大図である。
【符号の説明】
【０１３５】
１：ｎ型ＳｉＣ基板、３：上部導体膜、４：ｎ−型エピタキシャル層、５：フィールド絶縁膜、６：開口部、７：ショットキー電極、８：表側主面配線、９ａ１、９ａ２、９ａ３、……９ａｎ：ｐ型電界緩和領域、１３：熱酸化膜、１９：フォトレジストパターン、２０：フォトレジスト、２１：ショットキー電極材料、４１：シリサイド電極、４２：電極−導体面、４３：シリサイド内部、４４：グラファイト、５０：コンタクト母材、５１：シリサイド電極、５２：炭素低含有シリサイド電極、５３：グラファイト、５４：グラファイト層、６０：ｎ＋＋型ドレイン領域、６１：裏側主面配線、７０：素子領域、７１：ｎ＋型ＳｉＣ基板、７２：ｎ−型エピタキシャル層、７３：ｎ型エピタキシャル層、７３ａ、７３ｂ：ｐ型ベース領域、７４ａ、７４ｂ：ｎ＋型ソース領域、７５：ゲート酸化膜、７５ａ、７５ｂ：ｐ＋型ベース領域、７６：ゲート電極、７７：多結晶シリコン酸化膜、７８：層間絶縁膜、７９ａ、７９ｂ：ソース窓、８０ａ、８０ｂ：ソース電極、８１：ドレイン電極、８２：表側主面配線、８４：多結晶シリコン膜、８５：多結晶シリコン酸化膜、９７：熱酸化膜、８７ａ、８７ｂ：コンタクト母材、８８ａ、８８ｂ：ソース電極、８９：ドレイン電極、９８：熱酸化膜、１００：フィールド絶縁膜。
【図１】
2007184571.tif 000003
【図２】
2007184571.tif 000004
【図３】
2007184571.tif 000005
【図４】
2007184571.tif 000006
【図５】
2007184571.tif 000007
【図６】
2007184571.tif 000008
【図７】
2007184571.tif 000009
【図８】
2007184571.tif 000010
【図９】
2007184571.tif 000011
【図１０】
2007184571.tif 000012
【図１１】
2007184571.tif 000013
【図１２】
2007184571.tif 000014
【図１３】
2007184571.tif 000015
【図１４】
2007184571.tif 000016
【図１５】
2007184571.tif 000017
【図１６】
2007184571.tif 000018
【図１７】
2007184571.tif 000019