(57)【要約】【課題】リングオシレータで具現された温度センサ及びそれを利用した温度検出方法を提供する。【解決手段】温度変化によってその内部電流量が可変し、第１及び第２バイアス信号を発生する第１バイアス部と、温度変化に関係なくその内部電流量が一定であり、第３及び第４バイアス信号を発生する第２バイアス部と、第１及び第２バイアス信号に応答して第１クロック信号を発生する第１リングオシレータと、第３及び第４バイアス信号に応答して第２クロック信号を発生する第２リングオシレータと、第１クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部と、ワンショットパルス幅を第２クロック信号のパルスとしてカウントして温度コードを発生するカウンタと、を備える温度センサである。【選択図】図４
2007187659.tif 000002
【特許請求の範囲】
【請求項１】
温度変化に応じて変化する周期を有する第１クロック信号を発生する第１パルス発生部と、
前記温度変化に関係なく一定の周期を有する第２クロック信号を発生する第２パルス発生部と、
前記第１クロック信号のパルス幅を前記第２クロック信号のパルスでカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項２】
前記第１パルス発生部は、
前記第１クロック信号をフィードバックして入力し、前記第１クロック信号を出力するリングオシレータで構成されることを特徴とする請求項１に記載の温度センサ。
【請求項３】
前記第２パルス発生部は、
前記第２クロック信号をフィードバックして入力し、前記第２クロック信号を出力するリングオシレータで構成されることを特徴とする請求項１に記載の温度センサ。
【請求項４】
温度変化に応じてその内部電流量が変化し、第１及び第２バイアス信号を発生する第１バイアス部と、
前記温度変化に関係なくその内部電流量が一定であり、第３及び第４バイアス信号を発生する第２バイアス部と、
前記第１及び第２バイアス信号に応答して第１クロック信号を発生する第１リングオシレータと、
前記第３及び第４バイアス信号に応答して第２クロック信号を発生する第２リングオシレータと、
前記第１クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部と、
前記ワンショットパルス幅を前記第２クロック信号のパルスでカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項５】
前記第１バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第１ＰＭＯＳトランジスタのゲートがそのゲートに連結されて前記第１バイアス信号として発生する第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第２バイアス信号として発生し、前記接地電圧がそのソースに連結されたＮＭＯＳトランジスタと、
を備えることを特徴とする請求項４に記載の温度センサ。
【請求項６】
前記第１リングオシレータは、
前記第１及び第２バイアス信号に応答して、前記第１クロック信号をフィードバックして入力し、前記第１クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項４に記載の温度センサ。
【請求項７】
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第１バイアス信号がそのゲートに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第１ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのソースがそのドレインに連結され、前記第２バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第２ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項６に記載の温度センサ。
【請求項８】
前記第２バイアス部は、
電源電圧がそのソースに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第１ＮＭＯＳトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのソースに連結された第２ＮＭＯＳトランジスタと、
前記第２ＮＭＯＳトランジスタのドレインがそのドレインに連結され、前記第１ＮＭＯＳトランジスタのゲートがそのゲートに連結されて前記第４バイアス信号として発生し、前記接地電圧がそのソースに連結された第３ＮＭＯＳトランジスタと、
前記電源電圧がそのソースに連結され、前記第２ＰＭＯＳトランジスタのゲートがそのゲートに連結され、前記第３バイアス信号を発生する第３ＰＭＯＳトランジスタと、
前記第３ＰＭＯＳトランジスタのドレインと前記第２ＮＭＯＳトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第４ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項４に記載の温度センサ。
【請求項９】
前記第２リングオシレータは、
前記第３及び第４バイアス信号に応答して、前記第２クロック信号をフィードバックして入力し、前記第２クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項４に記載の温度センサ。
【請求項１０】
前記第２リングオシレータは、
前記ワンショットパルスによりイネーブルされ、前記第３及び第４バイアス信号に応答して、前記第２クロック信号をフィードバックして入力し、前記第２クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項４に記載の温度センサ。
【請求項１１】
前記ワンショットパルス発生部は、
リセット信号を入力して反転されたリセット信号を出力する第１インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第２インバータと、
前記第１クロック信号を受けて反転された第１クロック信号を出力する第３インバータと、
前記反転された第１クロック信号を受けて遅延された第１クロック信号を出力する第４インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第１クロック信号と前記遅延された第１クロック信号とに応答して第２データラッチの出力をラッチする第１データラッチと、
前記第１クロック信号と前記第１データラッチとの出力を受けて第１ＮＡＮＤゲートと、
前記第１ＮＡＮＤゲートの出力を受けて前記ワンショットパルスを出力する第５インバータと、
前記ワンショットパルスを受けて遅延されたワンショットパルスを出力する第６インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記ワンショットパルスと前記遅延されたワンショットパルスとに応答して電源電圧をラッチする前記第２データラッチと、
を備えることを特徴とする請求項４に記載の温度センサ。
【請求項１２】
温度変化に応じてその内部電流量が変化し、第１及び第２バイアス信号を発生する第１バイアス部と、
前記温度変化に関係なくその内部電流量が一定であり、第３及び第４バイアス信号を発生する第２バイアス部と、
前記第１及び第２バイアス信号に応答して第１クロック信号を発生する第１リングオシレータと、
前記第３及び第４バイアス信号に応答して第２クロック信号を発生する第２リングオシレータと、
前記第１クロック信号を分周して第１分周信号を発生する第１分周器と、
前記第１分周信号の一つのパルスをラッチして第１ワンショットパルスを発生する第１ワンショットパルス発生部と、
前記第１分周信号を分周して第２分周信号を発生する第２分周器と、
前記第１分周信号の一つのパルスをラッチして第２ワンショットパルスを発生する第２ワンショットパルス発生部と、
前記第１ワンショットパルスと前記第２ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するパルス幅制御部と、
前記パルス幅ウィンドウ信号のパルス幅を前記第２クロック信号のパルスとしてカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項１３】
前記第１バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第１ＰＭＯＳトランジスタのゲートがそのゲートに連結されて前記第１バイアス信号として発生する第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第２バイアス信号として発生し、前記接地電圧がそのソースに連結されたＮＭＯＳトランジスタと、
を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項１４】
前記第１リングオシレータは、
前記第１及び第２バイアス信号に応答して、前記第１クロック信号をフィードバックして入力し、前記第１クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項１５】
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第１バイアス信号がそのゲートに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第１ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのソースがそのドレインに連結され、前記第２バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第２ＮＭＯＳトランジスタと、を備えることを特徴とする請求項１４に記載の温度センサ。
【請求項１６】
前記第２バイアス部は、
電源電圧がそのソースに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第１ＮＭＯＳトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのソースに連結された第２ＮＭＯＳトランジスタと、
前記第２ＮＭＯＳトランジスタのドレインがそのドレインに連結され、前記第１ＮＭＯＳトランジスタのゲートがそのゲートに連結されて前記第４バイアス信号として発生し、前記接地電圧がそのソースに連結された第３ＮＭＯＳトランジスタと、
前記電源電圧がそのソースに連結され、前記第２ＰＭＯＳトランジスタのゲートがそのゲートに連結されて前記第３バイアス信号として発生する第３ＰＭＯＳトランジスタと、
前記第３ＰＭＯＳトランジスタのドレインと前記第２ＮＭＯＳトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第４ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項１７】
前記第２リングオシレータは、
前記第３及び第４バイアス信号に応答して、前記第２クロック信号をフィードバックして入力し、前記第２クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項１８】
前記第２リングオシレータは、
前記パルス幅ウィンドウ信号によりイネーブルされ、前記第３及び第４バイアス信号に応答して、前記第２クロック信号をフィードバックして入力し、前記第２クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項１９】
前記第１分周器は、
前記第１クロック信号がそのクロック信号として入力され、反転された第１分周信号をそのデータ入力としてフィードバックし、その出力として前記第１分周信号を出力するＤ−フリップフロップで構成されることを特徴とする請求項１２に記載の温度センサ。
【請求項２０】
前記第１ワンショットパルス発生部は、
リセット信号を受けて反転されたリセット信号を出力する第１インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第２インバータと、
前記第１分周信号を受けて反転された第１分周信号を出力する第３インバータと、
前記反転された第１分周信号を受けて遅延された第１分周信号を出力する第４インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第１分周信号と前記遅延された第１分周信号とに応答して第２データラッチの出力をラッチする第１データラッチと、
前記第１分周信号と前記第１データラッチの出力とを受けて第１ＮＡＮＤゲートと、
前記第１ＮＡＮＤゲートの出力を受けて前記第１ワンショットパルスを出力する第５インバータと、
前記第１ワンショットパルスを受けて遅延された第１ワンショットパルスを出力する第６インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記第１ワンショットパルスと前記遅延された第１ワンショットパルスとに応答して電源電圧をラッチする前記第２データラッチと、
を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項２１】
前記第２分周器は、
前記第１分周信号がそのクロック信号として入力され、反転された第２分周信号をそのデータ入力としてフィードバックし、その出力として前記第２分周信号を出力するＤ−フリップフロップで構成されることを特徴とする請求項１２に記載の温度センサ。
【請求項２２】
前記第２ワンショットパルス発生部は、
リセット信号を受けて反転されたリセット信号を出力する第１インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第２インバータと、
前記第２分周信号を受けて反転された第２分周信号を出力する第３インバータと、
前記反転された第２分周信号を受けて遅延された第２分周信号を出力する第４インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第２分周信号と前記遅延された第２分周信号とに応答して第２データラッチの出力をラッチする第１データラッチと、
前記第２分周信号と前記第１データラッチの出力とを入力する第１ＮＡＮＤゲートと、
前記第１ＮＡＮＤゲートの出力を受けて前記第２ワンショットパルスを出力する第５インバータと、
前記第２ワンショットパルスを受けて遅延された第２ワンショットパルスを出力する第６インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記第２ワンショットパルスと前記遅延された第２ワンショットパルスとに応答して電源電圧をラッチする前記第２データラッチと、
を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項２３】
温度変化に応じて変化する周期を有する第１クロック信号を発生するステップと、
前記温度変化に関係なく一定な周期を有する第２クロック信号を発生するステップと、
前記第１クロック信号のパルス幅を前記第２クロック信号のパルスでカウントして温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
【請求項２４】
前記第１及び第２クロック信号は、リングオシレータを利用して発生することを特徴とする請求項２３に記載の温度検出方法。
【請求項２５】
前記第１クロック信号を発生するステップは、
温度に応じて抵抗値が変わる抵抗を通じて電流を流すステップを含むことを特徴とする請求項２３に記載の温度検出方法。
【請求項２６】
温度変化に応じて変化する周期を有する第１クロック信号を発生するステップと、
前記温度変化に関係なく一定な周期を有する第２クロック信号を発生するステップと、
前記第１クロック信号を分周して第１分周信号を発生するステップと、
前記第１分周信号の一つのパルスをラッチして第１ワンショットパルスを発生するステップと、
前記第１分周信号を分周して第２分周信号を発生するステップと、
前記第１分周信号の一つのパルスをラッチして第２ワンショットパルスを発生するステップと、
前記第１ワンショットパルスと前記第２ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するステップと、
前記パルス幅ウィンドウ信号のパルス幅を前記第２クロック信号のパルスとしてカウントして温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
【請求項２７】
前記第１及び第２クロック信号は、リングオシレータを利用して発生することを特徴とする請求項２６に記載の温度検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に係り、リングオシレータで構成された温度センサ及びそれを利用した温度検出方法に関する。
【背景技術】
【０００２】
一般的に、半導体装置は、動作特性上、温度特性を有している。半導体装置の代表的な動作特性である消費電流ＩＤＤと動作速度ｔＡＣＣＥＳＳとを見れば、図１に示したように、高温になるほど動作速度が遅くなり（Ａ）、低温になるほど消費電流ＩＤＤが増加する（Ｂ）傾向がある。
【０００３】
かかる温度特性は、半導体装置のうちＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような揮発性メモリに属する装置には重要な意味を有する。ＤＲＡＭセルは、温度上昇と共に漏れ電流が増加するため、電荷によるデータの維持特性が悪くなってデータ維持時間が短くなるという特性がある。これにより、ＤＲＡＭは、さらに速いリフレッシュ動作を必要とする。すなわち、温度によってＤＲＡＭのリフレッシュ周期を変化させる方法が要求される。このために、ＤＲＡＭの内部温度を知るための温度センサが必要である。
【０００４】
図２は、従来の温度センサを説明する回路ダイヤグラムである。
【０００５】
図２に示すように、温度センサ２００は、絶対温度比例（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ：ＰＴＡＴ）電流発生部２１０、絶対温度相補（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ：ＣＴＡＴ）電流発生部２２０、及び比較部２３０を備える。
【０００６】
ＰＴＡＴ電流発生部２１０は、第１及び第２ＰＭＯＳトランジスタＭＰ１，ＭＰ２、第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２、抵抗Ｒ、第１及び第２ダイオードＤ１，Ｄ２を備える。第１及び第２ＰＭＯＳトランジスタＭＰ１，ＭＰ２は、互いに同じサイズを有し、第１電流ミラーを構成する。第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２は、互いに同じサイズを有し、第２電流ミラーを構成する。第１ダイオードＤ１と第２ダイオードＤ２とのサイズは、１：Ｍの比率を有する。
【０００７】
第１及び第２ＰＭＯＳトランジスタＭＰ１，ＭＰ２で構成された第１電流ミラーと、第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２で構成された第２電流ミラーとが互いに対称的に連結されるため、Ｉａ１電流とＩａ２電流とは同じである。すなわち、Ｉａ１：Ｉａ２＝１：１である。
【０００８】
通常的にダイオードのターンオン電流ＩＤは、次の通りである。
【０００９】
【数１】
2007187659.tif 000003
【００１０】
・・・（１）
ここで、Ｉｓは、ダイオードの逆方向の飽和電流であり、ＶＤは、ダイオード電圧であり、ＶＴは、ｋＴ／ｑで表れる温度電圧である。したがって、第１ダイオードＤ１を流れる電流Ｉａ１は、
【００１１】
【数２】
2007187659.tif 000004
【００１２】
・・・（２）
の通りである。
【００１３】
ここで、第１ダイオード電圧ＶＤ１は、
【００１４】
【数３】
2007187659.tif 000005
【００１５】
・・・（３）
となる。
【００１６】
そして、第２ダイオード電圧ＶＤ２は、
【００１７】
【数４】
2007187659.tif 000006
【００１８】
・・・（４）
となる。
【００１９】
Ｉａ２電流とＩａ１電流とが同じであるため、第１ダイオード電圧ＶＤ１と現在の温度電圧ＮＯＣ０はほぼ同じになる。これにより、
【００２０】
【数５】
2007187659.tif 000007
【００２１】
・・・（５）
となる。
【００２２】
数式３と数式４とを数式５に代入すれば、
【００２３】
【数６】
2007187659.tif 000008
【００２４】
・・・（６）
となる。したがって、Ｉａ１電流は、
【００２５】
【数７】
2007187659.tif 000009
【００２６】
・・・（７）
となって、Ｉａ１電流は、温度に比例する電流が流れる。すなわち、ＰＴＡＴ電流発生部２１０は、現在の温度に比例する電流Ｉａ１を発生する。
【００２７】
ＣＴＡＴ電流発生部２２０は、第３ＰＭＯＳトランジスタＭＰ３、第３ＮＭＯＳトランジスタＭＮ３、複数個の抵抗Ｒａａ、ＲＵ１ないしＲＵ５、ＲＤ１ないしＲＤ５、及び複数個のスイッチングトランジスタＴＵ１ないしＴＵ５、ＴＤ１ないしＴＤ５を備える。
【００２８】
第３ＮＭＯＳトランジスタＭＮ３は、第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２と電流ミラーとを構成する。Ｉｂ電流は、Ｉａ１及びＩａ２電流とほぼ同じである。スイッチングトランジスタＴＵ１ないしＴＵ５、ＴＤ１ないしＴＤ５は、トリップ温度制御信号ＡＵ１ないしＡＵ５、ＡＤ１ないしＡＤ５に応答して選択的にオン／オフとなる。オンとなるスイッチングトランジスタＴＵ１ないしＴＵ５、ＴＤ１ないしＴＤ５により、それらと連結される抵抗ＲＵ１ないしＲＵ５、ＲＤ１ないしＲＤ５が選択的に短絡される。
【００２９】
Ｉａ１電流、Ｉａ２電流及びＩｂ電流をほぼ同一にすると、ＰＴＡＴ電流発生部２１０のＶＡノード電圧、ＶＢノード電圧、及びＣＴＡＴ電流発生部２２０のＶＣノード電圧がほぼ同じになる。数式３及び４で、ＶＴ電圧は、温度の上昇によって増加するが、Ｉｓ電流がはるかに大きく増加する。ダイオード電圧は、温度によって低減する特性を有する。これにより、抵抗Ｒａａ、ＲＵ１ないしＲＵ５、ＲＤ１ないしＲＤ５を流れるＩｂ電流は、温度によって減少する特性を表す。すなわち、ＣＴＡＴ電流発生部２２０は、温度に反比例する電流を発生する。
【００３０】
比較部２３０は、現在温度電圧ＮＯＣ０と感知温度電圧ＮＯＣ１とを比較する。現在温度電圧ＮＯＣ０及び感知温度電圧ＮＯＣ１それぞれは、Ｉａ１電流及びＩｂ電流により決定される。これにより、図３に示したように、Ｉａ１電流とＩｂ電流とが同じになるポイントを探せば、温度センサ２００は、現在温度を検出する。
【００３１】
図３を参照すれば、温度に比例するＩａ１電流に対して、Ｉｂ電流は温度に反比例する特性を表す。例えば、温度センサ２００（図２）を内蔵したチップの現在温度を４５℃とする。Ｉａ１電流よりＩｂ電流が少なければ、ＣＴＡＴ電流発生部２２０のトリップ温度制御信号ＡＵ１ないしＡＵ５、ＡＤ１ないしＡＤ５を選択的にイネーブルさせてＣＴＡＴ電流発生部２２０の抵抗値を調節し、Ｉｂ電流が多く流れるように制御して（Ｃ）、Ｉａ１電流とＩｂ電流とを同じにする。
【００３２】
これと逆に、Ｉａ１電流よりＩｂ電流が多ければ、ＣＴＡＴ電流発生部２２０のトリップ温度制御信号ＡＵ１ないしＡＵ５、ＡＤ１ないしＡＤ５を選択的にディセーブルしてＣＴＡＴ電流発生部２２０の抵抗値を調節し、Ｉｂ電流が少なく流れるように制御して（Ｄ）、Ｉａ１電流とＩｂ電流とを同じにする。Ｉａ１電流とＩｂ電流とが同じになれば、温度センサ２００は、チップの現在温度の４５℃を感知する。
【００３３】
しかし、かかる温度センサ２００は、第１及び第２ダイオードＤ１，Ｄ２を構成するために、ＮＰＮトランジスタまたはＰＮＰトランジスタのバイポーラトランジスタを使用する。ＮＰＮトランジスタまたはＰＮＰトランジスタは、アナログ的な動作特性を有するため、温度センサ２００の感知温度変化が非線形性を有するという問題点がある。また、ＮＰＮトランジスタまたはＰＮＰトランジスタは、チップ面積を大きく占めるという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００３４】
本発明の目的は、温度に応じてその周期が線形的に変化するリングオシレータ、及び温度に応じてその周期が一定なリングオシレータを利用した温度センサを提供することである。
【００３５】
本発明の他の目的は、前記温度センサを利用した温度検出方法を提供することである。
【課題を解決するための手段】
【００３６】
前記目的を達成するために、本発明の一面による温度センサは、温度変化に応じて変化する周期を有する第１クロック信号を発生する第１パルス発生部、温度変化に関係なく一定の周期を有する第２クロック信号を発生する第２パルス発生部、及び第１クロック信号のパルス幅を第２クロック信号のパルスでカウントして温度コードを発生するカウンタを備える。
【００３７】
本発明の実施形態によって、第１パルス発生部は、第１クロック信号をフィードバックして入力し、第１クロック信号を出力するリングオシレータで構成され、第２パルス発生部は、第２クロック信号をフィードバックして入力し、第２クロック信号を出力するリングオシレータで構成されうる。
【００３８】
前記目的を達成するために、本発明の他の面による温度センサは、温度変化に応じてその内部電流量が変化し、第１及び第２バイアス信号を発生する第１バイアス部、温度変化に関係なくその内部電流量が一定であり、第３及び第４バイアス信号を発生する第２バイアス部、第１及び第２バイアス信号に応答して第１クロック信号を発生する第１リングオシレータ、第３及び第４バイアス信号に応答して第２クロック信号を発生する第２リングオシレータ、第１クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部、及びワンショットパルス幅を第２クロック信号のパルスでカウントして温度コードを発生するカウンタを備える。
【００３９】
本発明の実施形態によって、第１バイアス部は、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結される第１ＰＭＯＳトランジスタ、第１ＰＭＯＳトランジスタのドレインと接地電圧との間に連結される抵抗、電源電圧がそのソースに連結され、第１ＰＭＯＳトランジスタのゲートがそのゲートに連結されて第１バイアス信号として発生する第２ＰＭＯＳトランジスタ、及び第２ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結されて第２バイアス信号として発生し、接地電圧がそのソースに連結されるＮＭＯＳトランジスタを備えうる。
【００４０】
本発明の実施形態によって、第１リングオシレータは、第１及び第２バイアス信号に応答して、第１クロック信号をフィードバックして入力し、第１クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【００４１】
本発明の実施形態によって、第２バイアス部は、電源電圧がそのソースに連結される第１ＰＭＯＳトランジスタ、第１ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第１ＮＭＯＳトランジスタ、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結される第２ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタのドレインがそのソースに連結される第２ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタのドレインがそのドレインに連結され、第１ＮＭＯＳトランジスタのゲートがそのゲートに連結されて第４バイアス信号として発生し、接地電圧がそのソースに連結される第３ＮＭＯＳトランジスタ、電源電圧がそのソースに連結され、第２ＰＭＯＳトランジスタのゲートがそのゲートに連結されて第３バイアス信号として発生する第３ＰＭＯＳトランジスタ、及び第３ＰＭＯＳトランジスタのドレインと第２ＮＭＯＳトランジスタのゲートとがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第４ＮＭＯＳトランジスタを備えうる。
【００４２】
本発明の実施形態によって、第２リングオシレータは、第３及び第４バイアス信号に応答して、第２クロック信号をフィードバックして入力し、第２クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【００４３】
本発明の実施形態によって、第２リングオシレータは、ワンショットパルスによりイネーブルされ、第３及び第４バイアス信号に応答して、第２クロック信号をフィードバックして入力し、第２クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【００４４】
本発明の実施形態によって、ワンショットパルス発生部は、リセット信号を受けて反転されたリセット信号を出力する第１インバータ、反転されたリセット信号を受けて遅延されたリセット信号を出力する第２インバータ、第１クロック信号を受けて反転された第１クロック信号を出力する第３インバータ、反転された第１クロック信号を受けて遅延された第１クロック信号を出力する第４インバータ、反転されたリセット信号と遅延されたリセット信号とに応答してリセットされ、反転された第１クロック信号と遅延された第１クロック信号とに応答して、第２データラッチの出力をラッチする第１データラッチ、第１クロック信号と第１データラッチの出力とを受ける第１ＮＡＮＤゲート、第１ＮＡＮＤゲートの出力を受けてワンショットパルスを出力する第５インバータ、ワンショットパルスを入力して遅延されたワンショットパルスを出力する第６インバータ、及び反転されたリセット信号と遅延されたリセット信号とに応答してリセットされ、ワンショットパルスと遅延されたワンショットパルスとに応答して電源電圧をラッチする第２データラッチを備えうる。
【００４５】
前記目的を達成するために、本発明のさらに他の面による温度センサは、温度変化に応じてその内部電流量が変化し、第１及び第２バイアス信号を発生する第１バイアス部、温度変化に関係なくその内部電流量が一定であり、第３及び第４バイアス信号を発生する第２バイアス部、第１及び第２バイアス信号に応答して第１クロック信号を発生する第１リングオシレータ、第３及び第４バイアス信号に応答して第２クロック信号を発生する第２リングオシレータ、第１クロック信号を分周して第１分周信号を発生する第１分周器、第１分周信号の一つのパルスをラッチして第１ワンショットパルスを発生する第１ワンショットパルス発生部、第１分周信号を分周して第２分周信号を発生する第２分周器、第１分周信号の一つのパルスをラッチして第２ワンショットパルスを発生する第２ワンショットパルス発生部、第１ワンショットパルスと第２ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するパルス幅制御部、及びパルス幅ウィンドウ信号のパルス幅を第２クロック信号のパルスとしてカウントして温度コードを発生するカウンタを備える。
【００４６】
前記他の目的を達成するために、本発明の一面による温度検出方法は、温度変化に応じて変化する周期を有する第１クロック信号を発生するステップ、温度変化に関係なく一定な周期を有する第２クロック信号を発生するステップ、及び第１クロック信号のパルス幅を第２クロック信号のパルスとしてカウントして温度コードを発生するステップを含む。
【００４７】
前記他の目的を達成するために、本発明の他の面による温度検出方法は、温度変化に応じて変化する周期を有する第１クロック信号を発生するステップ、温度変化に関係なく一定な周期を有する第２クロック信号を発生するステップ、第１クロック信号を分周して第１分周信号を発生するステップ、第１分周信号の一つのパルスをラッチして第１ワンショットパルスを発生するステップ、第１分周信号を分周して第２分周信号を発生するステップ、第１分周信号の一つのパルスをラッチして第２ワンショットパルスを発生するステップ、第１ワンショットパルスと第２ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するステップ、及びパルス幅ウィンドウ信号のパルス幅を第２クロック信号のパルスとしてカウントして温度コードを発生するステップを含む。
【発明の効果】
【００４８】
本発明の温度センサによれば、温度に応じて変化するパルス幅を有する第１リングオシレータの出力パルスを温度変化に関係なく一定なパルス幅を有する第２リングオシレータの出力パルスとしてカウントして温度を感知するため、感知温度が線形的に表れる。そして、温度センサは、従来の温度センサでのＰＮＰトランジスタまたはＮＰＮトランジスタを備えなくてもよいので、チップ面積を縮小できる。
【発明を実施するための最良の形態】
【００４９】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【００５０】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。
【００５１】
図４は、本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。図４に示すように、温度センサ４００は、第１バイアス部４１０、第１リングオシレータ４１１、第１及び第２分周器４１２，４１３、第１及び第２ワンショットパルス発生部４１４，４１５、パルス幅制御部４１６、第２バイアス部４２０、第２リングオシレータ４２１及びカウンタ４２２を備える。
【００５２】
第１バイアス部４１０は、温度変化に応じてその内部電流量が変化する。第１バイアス部４１０の第１及び第２バイアス信号ＶＢ１，ＶＢ２は、第１リングオシレータ４１１に提供されて第１クロック信号ＯＳＣ１の周期を変化させる。第１バイアス部４１０及び第１リングオシレータ４１１は、具体的に図５に示される。
【００５３】
図５に示すように、第１バイアス部４１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第１ＰＭＯＳトランジスタ５１１と抵抗５１２とを備える。第１ＰＭＯＳトランジスタ５１１は、そのゲートとそのドレインとが互いに連結されている。そして、第１バイアス部４１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第２ＰＭＯＳトランジスタ５１３とＮＭＯＳトランジスタ５１４とを備える。第２ＰＭＯＳトランジスタ５１３のゲートは、第１ＰＭＯＳトランジスタ５１１のゲートと連結されて、第１及び第２ＰＭＯＳトランジスタ５１１，５１３は、電流ミラーを構成する。ＮＭＯＳトランジスタ５１４は、そのゲートとそのドレインとが互いに連結されている。第１ＰＭＯＳトランジスタ５１１のゲートは、第１バイアス信号ＶＢ１となり、ＮＭＯＳトランジスタ５１４のゲートは、第２バイアス信号ＶＢ２となる。
【００５４】
第１バイアス部４１０は、温度が上昇すれば、抵抗５１２の抵抗値が増加して、第１ＰＭＯＳトランジスタ５１１を流れる電流量が少なくなる。第１ＰＭＯＳトランジスタ５１１とミラーリングされた第２ＰＭＯＳトランジスタ５１３との電流量も少なくなり、第２ＰＭＯＳトランジスタ５１３と直列連結されるＮＭＯＳトランジスタ５１４を流れる電流量も少なくなる。
【００５５】
これと逆に、第１バイアス部４１０は、温度が下降すれば、抵抗５１２の抵抗値が減少して、第１ＰＭＯＳトランジスタ５１１を流れる電流量が多くなる。これにより、第２ＰＭＯＳトランジスタ５１３の電流量も増加し、ＮＭＯＳトランジスタ５１４の電流量も増加する。
【００５６】
第１リングオシレータ４１１は、第１及び第２バイアス信号ＶＢ１，ＶＢ２が入力され、かつリングを構成するように直列連結された複数個の遅延端５２０，５３０，５４０，５５０，５６０を備える。代表的に、第１遅延端５２０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第１及び第２ＰＭＯＳトランジスタ５２１，５２２、第１及び第２ＮＭＯＳトランジスタ５２３，５２４を備える。第１ＰＭＯＳトランジスタ５２１のゲートは、第１バイアス信号ＶＢ１に連結され、第２ＮＭＯＳトランジスタ５２４のゲートは、第２バイアス信号ＶＢ２に連結される。第２ＰＭＯＳトランジスタ５２２と第１ＮＭＯＳトランジスタ５２３とのゲートは、最後の遅延端５６０の出力と連結される。第２ＰＭＯＳトランジスタ５２２と第１ＮＭＯＳトランジスタ５２３とのドレインは、第１遅延端５２０の出力となる。第１遅延端５２０の出力は、第２遅延端５３０の入力に連結される。
【００５７】
各遅延端５２０，５３０，５４０，５５０，５６０の第１ＰＭＯＳトランジスタ５２１は、第１バイアス部４１０の第１ＰＭＯＳトランジスタ５１１とともに電流ミラーを構成する。各遅延端５２０，５３０，５４０，５５０，５６０の第２ＮＭＯＳトランジスタ５２４は、第１バイアス部４１０のＮＭＯＳトランジスタ５１４とともに電流ミラーを構成する。
【００５８】
第１バイアス部４１０の動作と関連して第１リングオシレータ４１１の動作を説明すれば、次の通りである。
【００５９】
温度が上昇すれば、第１バイアス部４１０の第１ＰＭＯＳトランジスタ５１１とＮＭＯＳトランジスタ５１４とを流れる電流量が少なくなり、各遅延端５２０，５３０，５４０，５５０，５６０の第１ＰＭＯＳトランジスタ５２１と第２ＮＭＯＳトランジスタ５２４との電流量も少なくなる。各遅延端５２０，５３０，５４０，５５０，５６０を流れる電流量が減少してその動作速度が遅くなるにつれて、各遅延端５２０，５３０，５４０，５５０，５６０の遅延時間が長くなる。
【００６０】
温度が下降すれば、第１バイアス部４１０の第１ＰＭＯＳトランジスタ５１１とＮＭＯＳトランジスタ５１４とを流れる電流量が多くなり、各遅延端５２０，５３０，５４０，５５０，５６０の第１ＰＭＯＳトランジスタ５２１と第２ＮＭＯＳトランジスタ５２４との電流量も多くなる。各遅延端５２０，５３０，５４０，５５０，５６０を流れる電流量が増加してその動作速度が速くなるにつれて、各遅延端５２０，５３０，５４０，５５０，５６０の遅延時間が短くなる。
【００６１】
温度に依存する第１リングオシレータ４１１の第１クロック信号ＯＳＣ１のパルス幅は、図６のように表れる。例えば、０℃であるときの第１クロック信号ＯＳＣ１のパルス幅Ａに比べて１００℃であるときのパルス幅Ｂが増大するということが分かる。
【００６２】
図４に戻って、第１分周器４１２は、第１クロック信号ＯＳＣ１を受けて第１クロック信号ＯＳＣ１の周期を２倍（Ｘ２）に分周する。第１分周器４１２は、図７に示したように、第１クロック信号ＯＳＣ１がそのクロック信号ＣＫとして入力され、その出力信号Ｑである第１分周信号ＤＩＶ１を反転させてデータ入力ＤとしてフィードバックさせるＤ−フリップフロップ７００で構成される。
【００６３】
第２分周器４１３も、図７のＤ−フリップフロップで構成され、第１分周器４１２の第１分周信号ＤＩＶ１がそのクロック信号ＣＫとして入力され、その出力信号Ｑである第２分周信号ＤＩＶ２を反転させてデータ入力Ｄとしてフィードバックさせる。第２分周信号ＤＩＶ２は、第１分周信号ＤＩＶ１の周期を２倍（Ｘ２）に分周した周期を有し、第１クロック信号ＯＳＣ１の周期を４倍（Ｘ４）に分周した周期を有する。
【００６４】
第１及び第２分周信号ＤＩＶ１，ＤＩＶ２は、第１リングオシレータ４１１を基盤として発生するために発振する。第１ワンショットパルス発生部４１４は、第１分周信号ＤＩＶ１の一つのパルスのみを検出して第１ワンショットパルスＣＳＨＯＴ１を発生する。第２ワンショットパルス発生部４１５は、第２分周信号ＤＩＶ２の一つのパルスのみを検出して第２ワンショットパルスＣＳＨＯＴ２を発生する。第１ワンショットパルス発生部４１４は、具体的に図８の回路ダイヤグラムで説明される。
図８に示すように、第１ワンショットパルス発生部４１４は、リセット信号ＲＥＳＥＴを受けて反転されたリセット信号ＲＥＳＥＴＢを出力する第１インバータ８０１、その反転されたリセット信号ＲＥＳＥＴＢを受けて遅延されたリセット信号ＲＥＳＥＴＤを出力する第２インバータ８０２、第１分周信号ＤＩＶ１を受けて反転された第１分周信号ＤＩＶ１Ｂを出力する第３インバータ８０３、及び反転された第１分周信号ＤＩＶ１Ｂを受けて遅延された第１分周信号ＤＩＶ１Ｄを出力する第４インバータ８０４を備える。
【００６５】
第１ワンショットパルス発生部４１４は、反転されたリセット信号ＲＥＳＥＴＢと遅延されたリセット信号ＲＥＳＥＴＤとに応答してリセットされ、反転された第１分周信号ＤＩＶ１Ｂと遅延された分周信号ＤＩＶ１Ｄとに応答して第２データラッチ８０９の出力をラッチする第１データラッチ８０５をさらに備える。
【００６６】
第１ワンショットパルス発生部４１４は、第１分周信号ＤＩＶ１と第１データラッチ８０５の出力とを受ける第１ＮＡＮＤゲート８０６、第１ＮＡＮＤゲート８０６の出力を受けて第１ワンショットパルスＣＳＨＯＴ１を出力する第５インバータ８０７、第１ワンショットパルスＣＳＨＯＴ１を受けて遅延された第１ワンショットパルスＣＳＨＯＴ１Ｄを出力する第６インバータ８０８、及び反転されたリセット信号ＲＥＳＥＴＢと遅延されたリセット信号ＲＥＳＥＴＤとに応答してリセットされ、第１ワンショットパルスＣＳＨＯＴ１と遅延された第１ワンショットパルスＣＳＨＯＴ１Ｄとに応答して、電源電圧Ｖｃｃをラッチする第２データラッチ８０９をさらに備える。
【００６７】
第１ワンショットパルス発生部４１４は、発振する第１分周信号ＤＩＶ１を受けて、二回のデータラッチ動作を経て一つのパルスのみを有する第１ワンショットパルスＣＳＨＯＴ１を発生する。
【００６８】
第２ワンショットパルス発生部４１５は、図８の第１ワンショットパルス発生部４１４と同一に構成される。第２ワンショットパルス発生部４１５は、発振する第２分周信号ＤＩＶ２を受けて、二回のデータラッチ動作を経て一つのパルスのみを有する第２ワンショットパルスＣＳＨＯＴ２を発生する。
【００６９】
図４において、パルス幅制御部４１６は、第１ワンショットパルスＣＳＨＯＴ１と第２ワンショットパルスＣＳＨＯＴとを受けてパルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷを発生する。パルス幅制御部４１６は、第１ワンショットパルスＣＳＨＯＴ１と第２ワンショットパルスＣＳＨＯＴ２との排他的論理和を演算するロジック回路で構成されうる。
【００７０】
図９は、図４の第２バイアス部４２０と第２リングオシレータ４２１とを説明する回路ダイヤグラムである。図９に示すように、第２バイアス部４２０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第１ＰＭＯＳトランジスタ９１１と、第１ＮＭＯＳトランジスタ９１２とを備える。第２ＮＭＯＳトランジスタ９１２のゲートとドレインとは、互いに連結されて第４バイアス信号ＶＢ４となる。
【００７１】
第２バイアス部４２０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第２ＰＭＯＳトランジスタ９１３と、第２及び第３ＮＭＯＳトランジスタ９１４，９１５とをさらに備える。第２ＰＭＯＳトランジスタ９１３は、そのゲートとそのドレインとが互いに連結され、そのゲートは、第１ＰＭＯＳトランジスタ９１１のゲートと連結されて第３バイアス信号ＶＢ３となる。第３ＮＭＯＳトランジスタ９１５のゲートは、第１ＮＭＯＳトランジスタ９１２のゲートと連結される。
【００７２】
第２バイアス部４２０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第３ＰＭＯＳトランジスタ９１６と、第４ＮＭＯＳトランジスタ９１７とをさらに備える。第３ＰＭＯＳトランジスタ９１３のゲートは、第１ＰＭＯＳトランジスタ９１１のゲートと連結される。第４ＮＭＯＳトランジスタ９１２は、そのゲートとそのドレインとが互いに連結されている。
【００７３】
第２バイアス部４２０は、第１、第２及び第３ＰＭＯＳトランジスタ９１１，９１３，９１６が電流ミラーを構成し、第１及び第３ＮＭＯＳトランジスタ９１２，９１５が電流ミラーを構成し、第２及び第４ＮＭＯＳトランジスタ９１４，９１７が電流ミラーを構成する。これにより、第２バイアス部４２０は、温度変化に対してその内部電流量が一定である。
【００７４】
第２リングオシレータ４２１は、第２バイアス部４２０の第３及び第４バイアス信号ＶＢ３，ＶＢ４を受け、かつリングを構成するように直列連結された複数個の遅延端９２０，９３０，９４０，９５０を備える。各遅延端９２０，９３０，９４０，９５０は、前述した図５の第１遅延端５２０と同じ構成を有する。各遅延端９２０，９３０，９４０，９５０は、第２バイアス部４２０と電流ミラー形式で動作するため、各遅延端９２０，９３０，９４０，９５０を流れる電流が温度に対して一定である。したがって、各遅延端９２０，９３０，９４０，９５０の遅延時間も一定である。第２リングオシレータ４２１は、最後の端９５０の出力である第２クロック信号ＯＳＣ２が第１遅延端９２０にフィードバックして、発振する第２クロック信号ＯＳＣ２を発生する。第２クロック信号ＯＳＣ２は、温度変化に関係なく一定な周期で発生する。
【００７５】
一方、第２リングオシレータ４２１は、電力消耗を低減するために、パルス幅制御部４１６（図１）が発生するパルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷが活性化される間に、第２クロック信号ＯＳＣ２を発生することもできる。
【００７６】
図４に戻って、カウンタ４２２は、パルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷと第２クロック信号ＯＳＣ２とを受けてデジタルコードＴｃｏｄｅを発生する。デジタルコードＴｃｏｄｅは、パルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷの活性化の間にカウントされた第２クロック信号ＯＳＣ２のパルス数を表す。例えば、図１０に示したように、０℃であるときのパルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷの活性化の間に、第２クロック信号ＯＳＣ２のパルスは３個カウントされ、１００℃であるときのパルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷの活性化の間に、第２クロック信号ＯＳＣ２のパルスは１３個カウントされる。カウンタ４２２は、該カウント数に対応するデジタルコードＴｃｏｄｅを発生する。
【００７７】
したがって、本発明の好適な実施形態の温度センサ４００は、温度によって変化するパルス幅を有する第１リングオシレータ４１１の第１クロック信号ＯＳＣ１と、温度に関係なく一定のパルス幅を有する第２リングオシレータ４２１の第２クロック信号ＯＳＣ２とを利用して、第１クロック信号ＯＳＣ１から発生するパルス幅ウィンドウ信号Ｐ＿ＷＩＮＤＯＷの活性化の間に、第２クロック信号ＯＳＣ２のパルス数をカウントする。温度センサ４００は、カウントされたデジタルコードＴｃｏｄｅで感知温度を表す。これにより、温度センサ４００は、感知温度が線形性を表す。
【００７８】
図１１ないし図１３は、本発明の好適な実施形態の温度センサ４００をシミュレーションした結果を説明する図面である。図１１は、温度変化による第１リングオシレータ４１１の第１クロック信号ＯＳＣ１の周期変化を示し、図１２は、温度変化による第２リングオシレータ４１２の第２クロック信号ＯＳＣ２の周期変化を示す。図１１のＹ軸は、μｓ単位であり、図１２のＹ軸は、ｎｓ単位である。図１３は、温度変化によるデジタルコードＴｃｏｄｅの線形性を表す。
【００７９】
本発明は、図面に示した一実施形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００８０】
本発明は、半導体集積回路関連の技術分野に適用可能である。
【図面の簡単な説明】
【００８１】
【図１】半導体装置の温度特性を示すグラフである。
【図２】従来の温度センサを説明する回路ダイヤグラムである。
【図３】図２の温度センサの温度検出方法を説明する図面である。
【図４】本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。
【図５】図４の第１バイアス部及び第１リングオシレータを説明する回路ダイヤグラムである。
【図６】温度による第１リングオシレータの第１クロック信号のパルス幅を説明する図面である。
【図７】図４の第１及び第２分周器を説明するブロックダイヤグラムである。
【図８】図４の第１及び第２ワンショットパルス発生部を説明する回路ダイヤグラムである。
【図９】図４の第２バイアス部及び第２リングオシレータを説明する回路ダイヤグラムである。
【図１０】温度によるパルス幅ウィンドウ信号と第２クロック信号とを説明する図面である。
【図１１】温度変化による第１リングオシレータの第１クロック信号の周期変化をシミュレーションした結果を示す図面である。
【図１２】温度変化による第２リングオシレータの第２クロック信号の周期変化をシミュレーションした結果を示す図面である。
【図１３】図４の温度センサをシミュレーションして温度変化によるデジタルコードの線形性を示す図面である。
【符号の説明】
【００８２】
４００    温度センサ
４１０    第１バイアス部
４１１    第１リングオシレータ
４１２    第１分周器
４１３    第２分周器
４１４    第１ワンショットパルス発生部
４１５    第２ワンショットパルス発生部
４１６    パルス幅制御部
４２０    第２バイアス部
４２１    第２リングオシレータ
４２２    カウンタ
【図１】
2007187659.tif 000010
【図２】
2007187659.tif 000011
【図３】
2007187659.tif 000012
【図４】
2007187659.tif 000013
【図５】
2007187659.tif 000014
【図６】
2007187659.tif 000015
【図７】
2007187659.tif 000016
【図８】
2007187659.tif 000017
【図９】
2007187659.tif 000018
【図１０】
2007187659.tif 000019
【図１１】
2007187659.tif 000020
【図１２】
2007187659.tif 000021
【図１３】
2007187659.tif 000022