(57)【要約】      （修正有）【課題】簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールを提供する。【解決手段】誘電体基板１の一方の面に少なくとも複数の信号線路３が形成され、他方の面に接地導体２が形成されると共に、前記複数の信号線路３の内の第１の信号線路および第２の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第１の信号線路と第２の信号線路間のギャップ６部に前記接地導体２に接続された金属導体７が配置された構成となっている。【選択図】図１
2007027518.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記誘電体基板の一方の面に高周波部品が実装されている高周波回路モジュールであって、
前記隣接する第１の信号線路と第２の信号線路間に前記接地導体に接続された金属導体が配置されていることを特徴とする高周波回路モジュール。
【請求項２】
誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第１の信号線路および第２の信号線路間に高周波部品が実装されている高周波回路モジュールであって、
前記高周波部品の下の前記第１の信号線路と第２の信号線路間のギャップ部に前記接地導体に接続された金属導体が配置されていることを特徴とする高周波回路モジュール。
【請求項３】
前記金属導体が、ビアを介して前記接地導体に接続されていることを特徴とする請求項１又は２に記載の高周波回路モジュール。
【請求項４】
前記高周波回路モジュールにおいて、前記高周波部品が、フリップチップ実装されていることを特徴とする請求項１又は２に記載の高周波回路モジュール。
【請求項５】
前記信号線路間に配置された金属導体が、前記誘電体基板内に埋め込まれていることを特徴とする請求項１又は２に記載の高周波回路モジュール。
【請求項６】
前記信号線路間に、複数組の金属導体およびビアが配置されていることを特徴とする請求項３記載の高周波回路モジュール。
【請求項７】
前記信号線路間に配置された複数の金属導体は、その形状がそれぞれ異なることを特徴とする請求項６記載の高周波回路モジュール。
【請求項８】
前記信号線路間に配置された金属導体の幅は、前記信号配線幅よりも長いことを特徴とする請求項６記載の高周波回路モジュール。
【請求項９】
請求項２記載の高周波回路モジュールを積層したことを特徴とする積層型高周波回路モジュール。
【請求項１０】
前記高周波回路モジュールにおいて、前記信号線路と前記金属導体間のキャパシタンスＣｐと前記ビアのインダクタンスＬｖと、前記高周波回路モジュールの最高使用周波数ｆｍａｘが、
2007027518.tif 000006
の関係であることを特徴とする請求項３記載の高周波回路モジュール。
【請求項１１】
誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第１の信号線路および第２の信号線路間に高周波部品が実装されている高周波回路モジュールであって、
前記高周波部品の下の前記第１の信号線路と第２の信号線路間のギャップ部に前記接地導体に接続されたビアが配置されていることを特徴とする高周波回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波あるいはミリ波帯において使用される高周波回路モジュールに関し、特に、簡単な構成で寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールに関するものである。
【背景技術】
【０００２】
従来、高周波回路基板では、半導体部品をワイヤーボンディングを用いて電気的接続していた。しかし、周波数がＧＨｚ以上の領域では、ワイヤーの寄生インダクタンスによる入力信号の反射が起こり、伝送特性が劣化してしまう不具合が発生していた。ワイヤーのインダクタンスとしては、周波数が１０ＧＨｚであれば、１ｎＨ程度でも、そのインピーインピーダンスは１０Ωとなり、インピーダンスの基準である５０Ωに対して無視できなくなってしまう。
そこで、ワイヤーを使わない実装法としてフリップチップ実装が行われている。
図８は、従来のフリップチップ実装用基板の構成図であり、（ａ）は、平面図であり、（ｂ）は、断面図である。
図８に示すように、誘電体基板１０１には、高周波用信号線路として、信号線路１０３と接地導体１０２からなるマイクロストリップ線路が形成されている。高周波実装部品１０５の半導体チップ表面には信号取出し用のパッド１０４がバンプで形成されており、前記表面を前記信号線路１０３側に向けて、半田でフリップチップ実装されている。
このような構造とすることで、半導体チップ１０５と信号線路１０３間は極めて短距離で接続されるために、寄生インダクタンスを小さくすることが可能になる。
なお、先行技術としては、特許文献１として、フリップチップ実装では、被実装回路基板は信号バンプとグランドバンプとを介して、回路面を裏返しにして第１の誘電体基板に接続し、第１の誘電体基板上の伝送線路としては、信号導体とその両側のグランド導体とから構成されるコプレーナ線路を使用し、誘電体基板の裏面には裏面グランド導体を形成し、第１の誘電体基板の半導体素子に対向する面を貫通する窪みを形成し、この窪みの側壁にグランド導体と裏面グランド導体とを複数の半円柱状の金属電極で接続する技術が、特許文献２として、接地導体と信号導体とからなる高周波伝送線路が形成されている第１および第２の電気回路を有し、前記第１の電気回路のボンディングパット部と第２の電気回路のボンディングパット部とをボンディングワイヤーで接続してなる高周波用の半導体装置において、前記第１および第２の電気回路の各ボンディングパッド部に、信号導体と接地導体で誘電体を挾み込んだＭＩＭコンデンサが配置されている技術が、特許文献３として、高周波伝送線路が配置されている実装用基板上に半導体チップを逆転実装する場合に、実装用基板の実装領域の一部に、半導体チップの最上層部の高さとボンディングパッドの高さとの差よりも大きな深さに掘り込まれた掘り込み部を形成し、半導体チップの最上部層が実装用基板の掘り込み部に収まるように、半導体チップを実装用基板に逆転実装する技術が開示されている。
【特許文献１】特開２００２−２９９５０３公報
【特許文献２】特開２０００−１５１２２３公報
【特許文献３】特開平１０−３１３０７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述のようなフリップチップ実装により寄生インダクタンスは小さくすることが可能となったが、今度は、信号線路ギャップ間１０６の寄生キャパシタンスＣｐによるアイソレーション不良の問題が顕在化することになった。
半導体チップ１０５のＰｉｎダイオードをスイッチとして使用する場合の性能としては、オン状態ではできる限り低いインピーダンス、逆にオフ状態では高いインピーダンスが望まれる。
つまり、オン状態では低い抵抗、オフ状態では小さいキャパシタンスのｐｉｎダイオードが必要となる。特に、オフ時のキャパシタンスの小さいｐｉｎダイオードが望ましい。
現在、オン時の抵抗数Ω、オフ時のキャパシタンスとして０．０２ｐＦ程度のベアチップｐｉｎダイオードが市販されている。このように、オフ時のキャパシタンスが０．０２ｐＦであれば、３０ＧＨｚであっても２６５Ωと高いインピーダンスが得られる。
しかし、ダイオードのキャパシタンスが小さくなると、高周波回路基板の信号線路ギャップ間の寄生キャパシタンスが無視できなくなってくる。
配線のギャップ間容量は次式で概算することができる。
2007027518.tif 000003
ここで、Ｃｐはギャップ間容量、Ｗは信号線路幅、ε0は真空の誘電率、εｒは誘電体基板の比誘電率、ｇはギャップ長である。
例えば、誘電体基板にＦＲ−４（εｒ＝３．４）、信号線路０．２ｍｍ、ギャップ長０．１４０ｍｍのギャップ間容量Ｃｐは上記式から、０．００５（ｐＦ）と見積られる。
したがって、このギャップ間に、オフ時キャパシタンス０．０２（ｐＦ）のダイオードをフリップチップ実装すると、スイッチ部のキャパシタンスとしては、ダイオードのキャパシタンスＣｄと線路ギャップ間容量Ｃｐの和の０．０２５（ｐＦ）となり、ダイオード単体よりも２５％増加してしまう。その結果、アイソレーション特性は劣化することが予想される。
【０００４】
上記従来技術の欠点を解決する手段として、図９に示すようなフリップチップ実装用基板が提案されている（特許文献１）。図９は、従来のフリップチップ実装用基板の構造図であり、（ａ）は、平面図であり、（ｂ）は、Ａ−Ａ’線に沿った断面図であり、（ｃ）は、Ｂ−Ｂ’線に沿った断面図である。
図９に示すように、半導体デバイス実装領域の誘電体基板１１１には溝１１３が形成されており、さらにその信号伝搬方向に沿った溝側面に金属電極１１５が形成されている。前記側壁の金属電極１１５は導波管として機能するために、金属電極間隔ｄが波長の１／２よりも短い場合には、この部分を電磁波は伝搬しない。したがって、線路ギャップ間のアイソレーションを改善することができる。
しかしながら、この解決手段では、誘電体基板に溝１１３を形成し、さらにその側壁に金属電極１１５を形成する必要があり、製造コストが高くなる欠点があった。
本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールを提供することである。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、請求項１記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記誘電体基板の一方の面に高周波部品が実装されている高周波回路モジュールであって、前記隣接する第１の信号線路と第２の信号線路間に前記接地導体に接続された金属導体が配置されていることを特徴とする。
また、請求項２記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第１の信号線路および第２の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第１の信号線路と第２の信号線路間のギャップ部に前記接地導体に接続された金属導体が配置されていることを特徴とする。
また、請求項３記載の発明は、前記金属導体が、ビアを介して前記接地導体に接続されていることを特徴とする。
また、請求項４記載の発明は、前記高周波回路モジュールにおいて、前記高周波部品が、フリップチップ実装されていることを特徴とする。
また、請求項５記載の発明は、前記信号線路間に配置された金属導体が、前記誘電体基板内に埋め込まれていることを特徴とする。
また、請求項６記載の発明は、前記信号線路間に、複数組の金属導体およびビアが配置されていることを特徴とする。
また、請求項７記載の発明は、前記信号線路間に配置された複数の金属導体は、その形状がそれぞれ異なることを特徴とする。
【０００６】
また、請求項８記載の発明は、前記信号線路間に配置された金属導体の幅は、前記信号配線幅よりも長いことを特徴とする。
また、請求項９記載の発明は、請求項２記載の高周波回路モジュールを積層した積層型高周波回路モジュールを特徴とする。
また、請求項１０記載の発明は、記高周波回路モジュールにおいて、前記信号線路と前記金属導体間のキャパシタンスＣｐと前記ビアのインダクタンスＬｖと、前記高周波回路モジュールの最高使用周波数ｆｍａｘが、
2007027518.tif 000004
の関係であることを特徴とする。
また、請求項１１記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第１の信号線路および第２の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第１の信号線路と第２の信号線路間のギャップ部に前記接地導体に接続されたビアが配置されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体デバイスをフリップチップ実装する高周波回路モジュールにおいて、誘電体上の実装領域である線路間ギャップに接地導体から延伸した金属導体を配置することで、ギャップ間に寄生するキャパシタンスの影響をなくし、良好な線路間アイソレーションを確保できる。その結果、従来のフリップチップ実装の高周波回路モジュールよりも簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる効果がある。
【発明を実施するための最良の形態】
【０００８】
以下に添付の図を参照してこの発明の実施形態を詳細に説明する。
（実施例）
図１は、本発明による高周波回路モジュールの第１実施形態の概略図であり、（ａ）は、高周波回路モジュールの平面図、（ｂ）は、高周波回路モジュールの断面図、（Ｃ）は、高周波実装部品を実装する前の高周波回路基板の平面図である。
図１に示すように、この高周波回路モジュールは、高周波回路用誘電体基板１としてＦＲ−４（０．８ｍｍ）を使用し、その裏面には接地導体２、その表面には信号線路３が形成されている。信号線路３上には、バンプ４を介して高周波実装部品５、たとえばｐｉｎダイオードがフリップチップ実装されている。信号線路３のギャップ間６には金属導体７が配置され、この金属導体７は、裏面接地導体２とビア８を介して電気的に接続されている。なお、ここでは、金属導体７は、矩形状の平面形状をしており、その幅Ｗが信号線路３の幅とほぼ同じとなっており、ビア８は、円筒状の平面形状をしている。なお、ビア８は、高周波回路用誘電体基板１を貫通する貫通孔内に導電ペースト等が充填された構成となっている。
図１（ｂ）には、ｐｉｎダイオードがオフ状態での、実装部の電気的等価回路図を示している。図１（ｂ）中、Ｃｄは、ｐｉｎダイオードのオフ時キャパシタンス、Ｃｐ１およびＣｐ２は、ギャップ間キャパシタンス、Ｌｖは、ビアのインダクタンスである。図を見て分かるように、高周波アイソレーション特性を劣化させる原因であったギャップ間キャパシタンスＣｐ１およびＣｐ２は、ビア８を介して接地導体２に接続することで、その影響をなくすことが可能になっている。
【０００９】
図２には、信号線路幅０．２ｍｍ、ギャップ間隔０．１４ｍｍに、０．２ｍｍ×０．０６ｍｍの金属導体７を配置した本実施形態の場合と、金属導体７を配置しない従来構造の場合におけるアイソレーション特性を示す。図２に示すように、本発明の要部である金属導体７およびビア８を配置することによって、アイソレーションが向上していることが確認できる。
また、上記の構造では、ギャップ間キャパシタンスＣｐ１およびＣｐ２とビア８のインダクタンスＬｖの直列共振が、周波数特性ｆ０を劣化させる。そのため、高周波回路モジュールの最高使用周波数ｆｍａｘと、ＣｐおよびＬｖは以下の関係を満足する必要がある。
2007027518.tif 000005
たとえば、εｒ＝３．４で誘電体基板厚み０．８ｍｍのビアのインダクタンスＬｖは約１（ｎＨ）、また信号配線と金属導体間隔０．０３ｍｍ、信号配線幅０．２ｍｍでのキャパシタンスＣｐ＝８．３（ｆＦ）と見積られるので、その共振周波数ｆ０＝５５．３ＧＨｚ程度と非常に高い。したがって、本構造はｆ０程度までの高い周波数帯まで使用できる。
以上説明したように、本発明による高周波回路モジュールを、実装する高周波部品のキャパシタンス成分よりも線路間ギャップのキャパシタンスが大きい場合に適用すると効果的に、より良いアイソレーション特性を確保することができる。
【００１０】
次に、本発明による高周波回路モジュールの第２実施形態について説明する。
図３は、本発明による高周波回路モジュールの第２実施形態の概略図であり、（ａ）は、高周波回路モジュールの平面図、（ｂ）は、高周波回路モジュールの断面図である。
図３に示すように、この高周波回路モジュールは、ビア８が、細長い矩形状の平面形状をしており、図１に示した第１実施形態における金属導体７の役割をも果たしている。また、ビア８の幅Ｗが信号線路３の幅とほぼ同じとなっている。他の構成動作は第１実施形態と同様なので説明を省略する。
この第２実施形態によれば、を細長い構造としても同様な効果を得られると共に、構造が簡単となる利点がある。
次に、本発明による高周波回路モジュールの第３実施形態について説明する。
図４は、本発明による高周波回路モジュールの第３実施形態の概略図であり、（ａ）は、高周波回路モジュールの平面図、（ｂ）は、高周波回路モジュールの断面図である。
図４に示すように、この高周波回路モジュールは、図１に示した第１実施形態におけるギャップ間６に配置された金属導体７が、誘電体基板１内に埋め込まれた構造となっている。他の構成動作は第１実施形態と同様なので説明を省略する。
この第３実施形態によれば、金属導体７が、誘電体基板１内に埋め込まれた構造としても第１実施形態と同様な効果を得ることができるだけでなく、ギャップ６が狭くなった場合、信号線路３と金属導体７が半導体チップなどの実装時に、半田で接触してしまう不具合が心配されるような場合においても、本構造とすることで、信号線路のギャップ６が狭くとも実装歩留まりを良くすることができる。
【００１１】
次に、本発明による高周波回路モジュールの第４実施形態について説明する。
図５は、本発明による高周波回路モジュールの第４実施形態の概略図であり、（ａ）は、高周波回路モジュールの平面図、（ｂ）は、高周波回路モジュールの断面図である。
図５に示すように、この高周波回路モジュールは、図１に示した第１実施形態におけるギャップ間６に、金属導体７およびビア８の組が、複数（この場合、２組）配置された構造となっている。他の構成動作は第１実施形態と同様なので説明を省略する。
この第４実施形態によれば、金属導体７およびビア８の組が、複数（この場合、２組）配置された構造としても第１実施形態と同様な効果を得ることができるだけでなく、より良いアイソレーション特性が得られる。
なお、上記第４実施形態では、ギャップ間６に配置した金属導体７の幅は、信号線路３の幅と等しくても良いが、信号線路幅より長くすれば、より良いアイソレーション特性を確保することができるようになる。
また、複数の金属導体７の形状をそれぞれ異なるようにしても良い。
図６は、図１に示した高周波回路モジュールを積層した積層型高周波回路モジュールの断面図である。
図６に示すように、本発明による高周波回路モジュールを積層することで、より良いアイソレーション特性を確保した高性能な積層型高周波回路モジュールを提供することができる。
なお、図７に示すように、変形例として、２本の信号線路間３に、ビア８を介して接地導体２に接続された金属導体７を配置することで、信号線路３間のアイソレーションを確保する構成とすることもできる。
【図面の簡単な説明】
【００１２】
【図１】本発明による高周波回路モジュールの第１実施形態の概略図であり、（ａ）は高周波回路モジュールの平面図、（ｂ）は高周波回路モジュールの断面図、（ｃ）は高周波実装部品を実装する前の高周波回路基板の平面図である。
【図２】金属導体７を配置した本実施形態の場合と、金属導体７を配置しない従来構造の場合におけるアイソレーション特性を示すグラフ図である。
【図３】本発明による高周波回路モジュールの第２実施形態の概略図であり、（ａ）は高周波回路モジュールの平面図、（ｂ）は高周波回路モジュールの断面図である。
【図４】本発明による高周波回路モジュールの第３実施形態の概略図であり、（ａ）は高周波回路モジュールの平面図、（ｂ）は高周波回路モジュールの断面図である。
【図５】本発明による高周波回路モジュールの第４実施形態の概略図であり、（ａ）は高周波回路モジュールの平面図、（ｂ）は高周波回路モジュールの断面図である。
【図６】図１に示した高周波回路モジュールを積層した積層型高周波回路モジュールの断面図である。
【図７】本発明による高周波回路モジュールの変形例の概略図であり、（ａ）は高周波回路モジュールの平面図、（ｂ）は高周波回路モジュールの断面図である。
【図８】従来のフリップチップ実装用基板の構成図であり、（ａ）は平面図、（ｂ）は断面図である。
【図９】従来のフリップチップ実装用基板の構造図であり、（ａ）は平面図、（ｂ）はＡ−Ａ’線に沿った断面図、（ｃ）はＢ−Ｂ’線に沿った断面図である。
【符号の説明】
【００１３】
１…誘電体基板、２…接地導体、３…信号線路、４…バンプ、５…高周波実装部品、６…ギャップ、７…金属導体、８…ビア、１０１…誘電体基板、１０２…接地導体、１０３…信号線路、１０４…パッド、１０５…高周波実装部品、１０６…信号線路ギャップ間、１１１…誘電体基板、１１３…溝、１１５…金属電極
【図１】
2007027518.tif 000007
【図２】
2007027518.tif 000008
【図３】
2007027518.tif 000009
【図４】
2007027518.tif 000010
【図５】
2007027518.tif 000011
【図６】
2007027518.tif 000012
【図７】
2007027518.tif 000013
【図８】
2007027518.tif 000014
【図９】
2007027518.tif 000015