(57)【要約】【課題】積分出力振幅を常に適切な大きさにできるウォブル信号復調回路を提供する。【解決手段】蛇行トラックを持つディスクから取得した、所定周期の搬送波を持つ搬送波部とその搬送波に情報が付加された位相変調波部とを含むウォブル信号を復調する復調回路において、積分器７１ａ、７２ａは搬送波から生成されたクロックに同期してウォブル信号を前記周期の前半部分と後半部分に分けて積分し、Ａ／Ｄ変換器５２は前半部分・後半部分それぞれの積分出力に対応する２つのデジタル値からデジタル信号を生成し、乗算器５３はそのデジタル信号と前記クロックから位相変調波部の位相復調を行うと共に、ＣＰＵはＡ／Ｄ変換器７６が検出した積分器７１ａの積分出力に応じた値を速度レジスタ７８に、Ａ／Ｄ変換器７７が検出した積分器７２ａの積分出力に応じた値を速度レジスタ７９に設定し、積分器７１ａ、７２ａは設定された値の積分速度で積分するようにした。【選択図】図１０
2007157267.tif 000002
【特許請求の範囲】
【請求項１】
蛇行したトラックが形成された円盤状記録メディアの記録面から取得された所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調回路であって、前記搬送波から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する積分手段と、前記前半部分の積分出力に対応する少なくとも１つのデジタル値と前記後半部分の積分出力に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成するデジタル化手段と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調手段とを含むウォブル信号復調回路において、前記積分手段の積分速度を複数の値中のいずれかに設定する積分速度設定手段を備え、前記積分手段は該積分速度設定手段の設定した積分速度に応じて積分を行うことを特徴とするウォブル信号復調回路。
【請求項２】
請求項１記載のウォブル信号復調回路において、前記積分速度設定手段はそれぞれの積分出力に対応して生成されたデジタル値に基づいて積分速度を設定することを特徴とするウォブル信号復調回路。
【請求項３】
蛇行したトラックが形成された円盤状記録メディアの記録面から取得された所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調回路であって、前記搬送波から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する積分手段と、該積分手段の積分出力のサンプルホールドを行うサンプルホールド手段と、前記前半部分のサンプルホールド出力に対応する１つのデジタル値と前記後半部分のサンプルホールド出力に対応する１つのデジタル値とに基づいてデジタル信号を生成するデジタル化手段と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調手段とを含むウォブル信号復調回路において、前記積分手段の積分速度を複数の値中のいずれかに設定する積分速度設定手段を備え、前記積分手段は該積分速度設定手段の設定した積分速度に応じて積分を行うことを特徴とするウォブル信号復調回路。
【請求項４】
請求項３記載のウォブル信号復調回路において、前記積分速度設定手段はそれぞれのサンプルホールド出力に対応して生成されたデジタル値に基づいて積分速度を設定することを特徴とするウォブル信号復調回路。
【請求項５】
請求項２または４記載のウォブル信号復調回路において、前記積分速度設定手段はディスク位置ごとまたは所定の時間間隔ごとに前記積分速度を設定することを特徴とするウォブル信号復調回路。
【請求項６】
蛇行したトラックが形成された円盤状記録メディアの記録面から取得されたウォブル信号を復調するウォブル信号復調回路を備えた記録再生装置において、請求項１記載のウォブル信号復調回路を備えたことを特徴とする記録再生装置。
【請求項７】
請求項６記載の記録再生装置において、請求項２記載のウォブル信号復調回路を備えたことを特徴とする記録再生装置。
【請求項８】
蛇行したトラックが形成された円盤状記録メディアの記録面から取得されたウォブル信号を復調するウォブル信号復調回路を備えた記録再生装置において、請求項２記載のウォブル信号復調回路を備えたことを特徴とする記録再生装置。
【請求項９】
請求項８記載の記録再生装置において、請求項４記載のウォブル信号復調回路を備えたことを特徴とする記録再生装置。
【請求項１０】
蛇行したトラックが形成された記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法において、それぞれの積分速度を複数の値中のいずれかに設定しておき、前記搬送波部から生成されたクロック信号に同期して、それぞれ設定された積分速度で前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分を行い、前記前半部分の積分出力に対応する少なくとも１つの第１のデジタル値と前記後半部分の積分出力に対応する少なくとも１つの第２のデジタル値とに基づいてデジタル信号を生成し、そのデジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行うことを特徴とするウォブル信号復調方法。
【請求項１１】
請求項１０記載のウォブル信号復調方法において、それぞれの積分出力に対応するデジタル値に基づいてそれぞれの積分速度を設定することを特徴とするウォブル信号復調方法。
【請求項１２】
蛇行したトラックが形成された記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法において、それぞれの積分速度を複数の値中のいずれかに設定しておき、前記搬送波部から生成されたクロック信号に同期して、それぞれ設定された積分速度で前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分を行い、それぞれの積分出力のサンプルホールドを行い、前記前半部分のサンプルホールド出力に対応する第１のデジタル値と前記後半部分のサンプルホールド出力に対応する第２のデジタル値とに基づいてデジタル信号を生成し、そのデジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行うことを特徴とするウォブル信号復調方法。
【請求項１３】
請求項１２記載のウォブル信号復調方法において、それぞれのサンプルホールド出力に対応するデジタル値に基づいてそれぞれの積分速度を設定することを特徴とするウォブル信号復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蛇行したトラックが形成された光ディスクなど記録媒体から読み出した位相変調されたウォブル信号を復調する位相復調技術に関する。
【背景技術】
【０００２】
光ディスクなど円盤状の記録メディアでは一般的に、ＣＬＶ（線速度一定）回転制御を行ったときに記録再生される搬送波信号の周波数が一定になるようにトラックを蛇行（ウォブリング）させるフォーマットを採用している。そのため、その記録再生装置では一種の搬送波信号であるウォブル信号を検出して記録メディアの回転を制御したり、記録用クロックを生成したりしている。また、未記録領域で記録位置の特定ができるようにアドレス情報も必要であるが、例えばＣＤ−Ｒ（Compact Disk-Recordable）では前記したウォブル信号に周波数変調や位相変調を施してアドレスデータを重畳している。また、復調については、例えば位相変調信号から搬送波信号を抽出し、位相変調信号と搬送波信号との位相を比較することにより復調する。
具体的には、蛇行したトラックを用いた代表的な従来の位相復調技術では、記録メディアより得られたウォブル信号から搬送波を抽出（生成）し、その搬送波とウォブル信号を乗算し、乗算結果を積分し、その積分結果に基づいて位相復調信号を得る。しかし、この従来技術の場合、ウォブル信号にノイズが重畳されると位相復調の性能が落ち、誤検出を頻繁に発生するようになる。
そのような背景から、ウォブル信号にノイズが重畳された場合でも誤検出を少なくできる、特許文献１に示された位相復調技術が提供されている。以下、特許文献１に示された位相復調技術について説明する。
【０００３】
図１４は特許文献１に示されているウォブル信号復調回路の構成ブロック図である。ノイズの影響を除去するために積分器５４などを備えたことが特徴である。なお、このウォブル信号復調回路は搬送波が分離された後の回路を示している。また、図１５には、このウォブル信号復調回路の各部の信号を示す。
図１４に示したように、このウォブル信号復調回路は入力されたアナログウォブル信号（搬送波が除かれた信号）Ｓ２とデジタルウォブル信号（搬送波信号）Ｓ４からＡＤＩＰ（Address In Pre-groove）情報Ｓ１０を生成する。アナログウォブル信号Ｓ２はＡ／Ｄ変換器５２でＡ／Ｄ変換される。このＡ／Ｄ変換は、ウォブル信号の１周期につきｎ回サンプリングされる（ｎは、アナログウォブル信号の状態にもよるが、８サンプル〜１６サンプル程度。図１５では１６サンプル）。ここで、サンプリングのためのタイミングパルスはデジタルウォブル信号Ｓ４から生成される。つまり、デジタルウォブル信号Ｓ４はＰＬＬ４９とタイミング回路５５を経由し、タイミングパルスとしてＡ／Ｄ変換器５２に与えられるのである。
こうして、Ａ／Ｄ変換器５２からはＳ１６のような波形の信号が出力され（図１５参照）、このＳ１６は正弦波発生器５１で生成された正弦波Ｓ６と乗算される。なお、正弦波の分解能はウォブル１周期につきｎ回である。乗算結果は、Ｓ７（図１５参照）のような波形になる。Ｓ７は積分器５４によりウォブル信号１周期ごとに積分され、Ｓ８として示すような積分結果が得られる。この積分結果信号Ｓ８はＳ／Ｈ回路によりサンプルホールドされ、Ｓ９として示したような波形の信号がＡＤＩＰ情報検出器５７に入力される。ＡＤＩＰ情報検出器５７では、Ｓ９に基づいてＡＤＩＰ情報Ｓ１０を検出する。このＡＤＩＰ情報には、アドレス情報や同期信号が含まれており、例えば光ディスク装置のリード・ライトなどに用いられる。
【特許文献１】特開２００２−７４６６０公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記した特許文献１に示された従来技術では、Ａ／Ｄ変換器５２のサンプリングレートが問題になってくる。光ディスク装置などが高速リード／ライトを行っているときに低速時と同等のサンプリングレートを実現するのはかなり厳しいのである。例えば、光ディスク装置が１倍速動作時においてはウォブル信号１周期の時間は１．２２ｕｓで、このとき、ウォブル信号１周期につき１６回サンプリングした場合、７５ｎｓに１回サンプリングすることになる。それに対して、１６倍速動作時においてはウォブル信号１周期の時間は７６．５ｎｓであるので、このとき、ウォブル信号１周期につき１６回サンプリングした場合、４．７８ｎｓに１回サンプリングしなければいけない。仮に８回サンプリングする場合でも、９．５６ｎｓに１回サンプリングしなければいけない。
このサンプリング周期の厳しさは具体的にはアナログウォブル信号の積分タイミングの厳しさである。積分タイミングパルスの中心が、アナログウォブル（ＷＢＬ）信号の１／２周期の中心（つまり１／４周期の位置）になるように設定されてなければならないからである（図９参照）。ディスク駆動機構や光ディスク媒体のバラツキにより、ある光ディスク装置では、積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心にきていても、違う光ディスク装置では、そうならないこともある。この位置がずれてしまうと、積分器出力の振幅も小さくなってしまい、その結果、ＡＤＩＰ情報（Ｓ１０）の信頼性を低下させるのである。
この対策として、図７に示した構成が考えられる。この構成は図６に示した構成（後述）に、アナログ積分部５８を追加し、デジタル信号処理部５９（図６ではＰＬＬ回路４９〜正弦波発生回路５１、乗算器５３〜ＡＤＩＰ情報検出器５７）から積分器５４とＳ／Ｈ回路５６を削除したものである。
【０００５】
図７に示したように、アナログウォブル信号Ｓ２はアナログ積分部５８に入り、第１の積分器（ＩＮＴＥＧ１）７１ではウォブル信号の最初の１／２周期の期間だけそのウォブル信号を積分し、残りの１／２周期の間にリセットされる。図８に示したＩＮＴ１、ＩＮＴ２は積分タイミングを示す波形であり、ＣＬＲ１、ＣＬＲ２は積分出力リセットを示す波形である（信号がＨｉｇｈレベルのときに積分／リセット）。
また、第２の積分器（ＩＮＴＥＧ２）７２では、第１の積分器（ＩＮＴＥＧ１）７１と同じ動作を１／２周期ずらして行う。積分器７１、７２の出力波形は図８に示したＩＮＴＥＧ１出力Ｓ１７とＩＮＴＥＧ２出力Ｓ１８である。
この後、Ｓ１７とＳ１８をマルチプレクサ（ＭＵＸ）７３に入力させ、図８に示したＳＥＬ１のタイミングで、ＩＮＴＥＧ１出力Ｓ１７とＩＮＴＥＧ２出力Ｓ１８を交互に選択する（ＳＥＬ１波形がＨｉｇｈのときにＩＮＴＥＧ１出力を選択し、ＳＥＬ１波形がＬｏｗのときにＩＮＴＥＧ２出力を選択）。その結果であるＷＢＬＯ波形Ｓ１９をデジタル信号処理部５９に入力させ、Ａ／Ｄ変換器５２によりＡ／Ｄ変換する。なお、第２のタイミング回路７４は第１の積分器７１、第２の積分器７２、およびマルチプレクサ７３へ出力するタイミングパルスを生成する。
【０００６】
Ａ／Ｄ変換は、図９に示したように、積分タイミングパルス（ＩＮＴ１／２）とリセットタイミングパルス（ＣＬＲ１／２）の間に行う。Ａ／Ｄ変換のサンプリングはウォブル１周期に２回行えばよい（ＩＮＴＥＧ１積分結果に対して１回、ＩＮＴＥＧ２積分結果に対して１回サンプリングする）。その後、Ａ／Ｄ変換器出力Ｓ２０は、図８に示したような信号波形になり、正弦波Ｓ２３が乗算器５３により乗算される。この乗算の結果、Ｓ２１は図８に示したようになり、そこから、ＡＤＩＰ情報Ｓ２２が得られる。
Ａ／Ｄ変換器５２の負荷を１６サンプルと２サンプルで比較すると以下のようになる。光ディスク装置１０が１６倍速で動作する場合、ウォブル１周期の時間は７６．５ｎｓである。したがって、このとき、ウォブル１周期につき１６回サンプリングした場合、４．７８ｎｓに１回サンプリングしなければならない。しかし、ウォブル１周期につき２回サンプリングした場合は、３８．２５ｎｓに１回サンプリングすればよいので、Ａ／Ｄ変換器５２の負荷を低減でききる。
しかしながら、この図７および図８に示した方法では、ディスク駆動機構や光ディスク媒体のバラツキにより、積分出力振幅が必要以上に小さかったり（つまり特許文献１の問題が十分には解決されていない）大きかったりする。積分出力振幅が小さ過ぎた場合はウォブル復調結果に誤りが発生する。また、積分出力振幅が大き過ぎた場合はダイナミックレンジを超えてしまう。
本発明は、前記したような従来技術の問題を解決しようとするものであり、具体的には、積分出力振幅を常に適切な大きさにすることができるウォブル信号復調回路などを提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記した課題を解決するために、請求項１記載のウォブル信号復調回路は、蛇行したトラックが形成された円盤状記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調回路であって、前記搬送波から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する積分手段と、前記前半部分の積分出力に対応する少なくとも１つのデジタル値と前記後半部分の積分出力に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成するデジタル化手段と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調手段とを含むウォブル信号復調回路において、前記積分手段の積分速度を複数の値中のいずれかに設定する積分速度設定手段を備え、前記積分手段は該積分速度設定手段の設定した積分速度に応じて積分を行う構成にする。
請求項２記載のウォブル信号復調回路は、請求項１記載のウォブル信号復調回路において、前記積分速度設定手段はそれぞれの積分出力に対応して生成されたデジタル値に基づいて積分速度を設定する構成にする。
請求項３記載のウォブル信号復調回路は、蛇行したトラックが形成された円盤状記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調回路であって、前記搬送波から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する積分手段と、該積分手段の積分出力のサンプルホールドを行うサンプルホールド手段と、前記前半部分のサンプルホールド出力に対応する１つのデジタル値と前記後半部分のサンプルホールド出力に対応する１つのデジタル値とに基づいてデジタル信号を生成するデジタル化手段と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調手段とを含むウォブル信号復調回路において、前記積分手段の積分速度を複数の値中のいずれかに設定する積分速度設定手段を備え、前記積分手段は該積分速度設定手段の設定した積分速度に応じて積分を行う構成にする。
【０００８】
請求項４記載のウォブル信号復調回路は、請求項３記載のウォブル信号復調回路において、前記積分速度設定手段はそれぞれのサンプルホールド出力に対応して生成されたデジタル値に基づいて積分速度を設定する構成にする。
請求項５記載のウォブル信号復調回路は、請求項２または４記載のウォブル信号復調回路において、前記積分速度設定手段はディスク位置ごとまたは所定の時間間隔ごとに前記積分速度を設定する構成にする。
請求項６記載の記録再生装置は、蛇行したトラックが形成された円盤状記録メディアの記録面から取得されたウォブル信号を復調するウォブル信号復調回路を備えた記録再生装置において、請求項１記載のウォブル信号復調回路を備える。
請求項７記載の記録再生装置は、請求項６記載の記録再生装置において、請求項２記載のウォブル信号復調回路を備える。
請求項８記載の記録再生装置は、蛇行したトラックが形成された円盤状記録メディアの記録面から取得されたウォブル信号を復調するウォブル信号復調回路を備えた記録再生装置において、請求項２記載のウォブル信号復調回路を備える。
請求項９記載の記録再生装置は、請求項８記載の記録再生装置において、請求項４記載のウォブル信号復調回路を備える。
請求項１０記載の方法は、蛇行したトラックが形成された記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法において、それぞれの積分速度を複数の値中のいずれかに設定しておき、前記搬送波部から生成されたクロック信号に同期して、それぞれ設定された積分速度で前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分を行い、前記前半部分の積分出力に対応する少なくとも１つの第１のデジタル値と前記後半部分の積分出力に対応する少なくとも１つの第２のデジタル値とに基づいてデジタル信号を生成し、そのデジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う構成にする。
【０００９】
請求項１１記載の方法は、請求項１０記載のウォブル信号復調方法において、それぞれの積分出力に対応するデジタル値に基づいてそれぞれの積分速度を設定する構成にする。
請求項１２記載の方法は、蛇行したトラックが形成された記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法において、それぞれの積分速度を複数の値中のいずれかに設定しておき、前記搬送波部から生成されたクロック信号に同期して、それぞれ設定された積分速度で前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分を行い、それぞれの積分出力のサンプルホールドを行い、前記前半部分のサンプルホールド出力に対応する第１のデジタル値と前記後半部分のサンプルホールド出力に対応する第２のデジタル値とに基づいてデジタル信号を生成し、そのデジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う構成にする。
請求項１３記載の方法は、請求項１２記載のウォブル信号復調方法において、それぞれのサンプルホールド出力に対応するデジタル値に基づいてそれぞれの積分速度を設定する構成にする。
【発明の効果】
【００１０】
本発明によれば、ウォブル信号を復調する際、ノイズを除去するための積分部の積分速度を複数の値中のいずれかに設定でき、設定された積分速度で積分を行い、積分出力振幅に対応するデジタル値に基づいてデジタル信号を生成し、そのデジタル信号とクロック信号とに基づいて位相復調を行うことができるので、積分出力振幅が小さすぎる場合には積分速度を速くし積分出力振幅が大きすぎる場合には積分速度を遅くすることにより、積分出力振幅を常に適切な大きさにすることができ、したがって、積分出力振幅が小さ過ぎてウォブル復調結果に誤りが発生するとか、積分出力振幅が大き過ぎてダイナミックレンジを超えてしまうといった事態を防止できる。
【発明を実施するための最良の形態】
【００１１】
以下、図面により本発明の実施形態を詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
図１は、本発明の一実施形態を示す、光ディスク装置で用いる、ＤＶＤやＣＤ−ＲＷなど光ディスク１の要部である。この光ディスク１は、図１（ａ）に示したように、周期的に蛇行（ウォブリング）させた情報トラック２を備え、そのトラック２は図１（ｂ）に示したように光ディスク１の基板上に螺旋状に形成され、位相変調方式（ＰＳＫ方式＝Phase Shift Keying）で変調されたマークがトラック２に予め記録されている。図１（ａ）において、黒色で示す部分が記録マーク３の例である。
図２は、本発明の一実施形態を示す、光ディスク装置要部の構成ブロック図である。図示したように、この光ディスク装置１０は、光ディスク１を回転駆動するスピンドルモータ１１、光ピックアップ装置１２、レーザコントロール回路１３、エンコーダ１４、モータドライバ（モータ駆動回路）１５、アナログ信号処理回路１６、デコーダ１７、サーボコントローラ１８、バッファＲＡＭ１９、Ｄ／Ａ変換器２０、バッファマネージャ２１、インタフェース２２、ＲＯＭ２３、ＣＰＵ２４、およびＲＡＭ２５などを備えている。なお、図２に示した矢印は各ブロックの接続関係として代表的な信号や情報の流れを示すものであるが、各ブロックの接続関係の全てを表すものではない。
前記光ピックアップ装置１２は、光源としての半導体レーザ、レーザコントロール回路１３の制御に従ってこの半導体レーザから出射される光束を光ディスク１の記録面に導くとともに、その記録面で反射された戻り光束を所定の受光位置まで導く光学系、受光位置に配置されて戻り光束を受光する受光器、および駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ、シークモータなど）（いずれも図示せず）などを内蔵している。
【００１２】
光ピックアップ装置１２内の受光器は、例えば図３（ａ）に示したように、４分割受光素子３０（第１〜第４の受光素子３０ａ〜３０ｄ）を含んで構成されている。なお、図３（ａ）では、便宜上、紙面上下方向をＸ軸方向、紙面左右方向をＹ軸方向、紙面垂直方向をＺ軸方向とする。第１、第２の受光素子３０ａ、３０ｂは、それぞれ図３（ａ）における紙面左右方向（Ｙ軸方向）を長辺とする同一の長方形形状を有し、且つ、紙面上下方向（Ｘ軸方向）に隣接させて配置されている。また、第３、第４の受光素子３０ｃ、３０ｄは、それぞれ図３（ａ）における紙面上下方向（Ｘ軸方向）を長辺とする同一の長方形形状を有し、且つ、紙面左右方向（Ｙ軸方向）に隣接させて配置されている。
そして、図３（ｂ）に示したように、光ディスク１の記録面からの反射光ＲＢ（図示の例では光軸がＺ方向）は、光ピックアップ装置１２の光学系を構成するプリズム３１により２方向に分岐され、プリズム３１を透過した一方の反射光ＲＢ１は第１、第２の受光素子３０ａ、３０ｂに照射される。また、プリズム３１によりＸ軸の負方向に分岐された他方の反射光ＲＢ２は反射鏡３２により＋Ｚ方向にその進行方向が曲げられ、第３、第４の受光素子３０ｃ、３０ｄに照射される。
【００１３】
図４（ａ）に示したように、前記において、反射光ＲＢのうち、図４（ａ）における紙面上側半分の反射光ＲＢａが第１の受光素子３０ａに照射され、紙面下側半分の反射光ＲＢｂが第２の受光素子３０ｂに照射される。また、図４（ｂ）に示したように、反射光ＲＢのうち、図４（ｂ）における紙面右側半分の反射光ＲＢｃが第３の受光素子３０ｃに照射され、紙面左側半分の反射光ＲＢｄが第４の受光素子３０ｄに照射される。これらの第１〜第４の受光素子３０ａ〜３０ｄのそれぞれは、光電変換を行い、光電変換信号として、受光量に応じた電流（電流信号）をアナログ信号処理回路１６へ出力する。
なお、受光器は、４分割受光素子３０に限定されるものではなく、例えば、第１、第２の受光素子３０ａ、３０ｂを含む２分割受光素子構成、第３、第４の受光素子３０ｃ、３０ｄを含む２分割受光素子構成などでもよいし、第１〜第４の受光素子３０ａ〜３０ｄを１列に並設させた構成などでもよく、形状や配置などを含めて任意である。
【００１４】
図２に示したように、アナログ信号処理回路１６は、光ピックアップ装置１２内の受光素子３０ａ〜３０ｄの出力信号である電流信号を電圧信号に変換するＩ／Ｖアンプ（電流−電圧変換アンプ）２６、ウォブル信号を検出するウォブル信号復調回路２７、再生情報を含むＲＦ信号（位相変調により搬送波に再生情報が付加されている）を検出するＲＦ信号検出回路２８、およびフォーカスエラー信号やトラックエラー信号を検出するエラー信号検出回路２９などを備えている。なお、ウォブル信号は所定の基本周期の搬送波だけを有する搬送波部とその搬送波にアドレス情報などが付加された位相変調波部とから成る。
【００１５】
Ｉ／Ｖアンプ２６は、図５に示したように、第１〜第４の受光素子３０ａ〜３０ｄからの電流信号を電圧信号（信号Ｓａ〜Ｓｄ）に変換するＩ／Ｖアンプ２６ａ〜２６ｄを備えている。また、ＲＦ信号検出回路２８では、これらの電圧信号Ｓａ〜Ｓｄを全て加算し、その加算結果をさらに２値化し、ＲＦ信号として検出する。
エラー信号検出回路２９では、電圧信号Ｒａと電圧信号Ｒｂとの差分を求め、その結果を２値化し、フォーカスエラー信号として検出するとともに、電圧信号Ｒｃと電圧信号Ｒｄとの差分を求め、その結果を２値化し、トラックエラー信号として検出する。なお、検出されたこれらのフォーカスエラー信号およびトラックエラー信号は、それぞれエラー信号検出回路２９からサーボコントローラ１８二出力される。
ウォブル信号復調回路２７では、電圧信号Ｓｃ、Ｓｄに基づきウォブル信号を検出し、デコーダ１７へ出力する。なお、このウォブル信号復調回路２７の構成については後述する。
デコーダ１７では、ウォブル信号復調回路２７により検出されたウォブル信号に含まれるＡＤＩＰ情報からアドレス情報、同期信号などを抽出する。そして、抽出したアドレス情報をＣＰＵ２４へ出力し、同期信号をエンコーダ１４へ出力する。また、デコーダ１７はＲＦ信号検出回路２８により検出されたＲＦ信号に対して復調および誤り訂正処理など再生処理を行う。さらに、デコーダ１７は、再生データが音楽データ以外（例えば、画像データや文書データなど）の場合、データに付加されたチェックコードに基づいてエラーチェックおよびエラー訂正処理を行い、バッファマネージャ２１を介して再生データをバッファＲＡＭ１９に格納する。
【００１６】
サーボコントローラ１８は、エラー信号検出回路２９により検出されたフォーカスエラー信号に基づいて光ピックアップ装置１２のフォーカシングアクチュエータを制御する制御信号を作成し、モータドライバ１５へ出力する。また、サーボコントローラ１８は、エラー信号検出回路２９により検出されたトラックエラー信号に基づいて光ピックアップ装置１２のトラッキングアクチュエータを制御する制御信号を作成し、モータドライバ１５へ出力する。
Ｄ／Ａ変換器２０は、光ディスク１に記録されているデータが音楽データの場合に、デコーダ１７の出力信号をアナログデータに変換し、オーディオ信号とてオーディオ機器などへ出力する。
バッファマネージャ２１は、バッファＲＡＭ１９へのデータ蓄積を管理し、蓄積されたデータ量が所定値になると、ＣＰＵ２４に通知する。
モータドライバ１５は、サーボコントローラ１８からの制御信号に基づいて、光ピックアップ装置１２のフォーカシングアクチュエータおよびトラッキングアクチュエータを駆動する。また、モータドライバ１５は、ＣＰＵ２４の指示に基づいて光ディスク１が線速度一定（ＣＬＶ方式）または回転数一定（ＣＡＶ方式）となるようにスピンドルモータ１１を制御する。さらに、モータドライバ１５は、ＣＰＵ２４の指示に基づいてシークモータを駆動し、光ピックアップ装置１２のスレッジ方向（光ディスク１の半径方向）の位置を制御する。
【００１７】
エンコーダ１４は、バッファＲＡＭ１９に蓄積されているデータに対して、エラー訂正コードの付加などを行い、光ディスク１への書き込みデータを作成する。そして、ＣＰＵ２４からの指示に基づいて、デコーダ１７からの同期信号に同期させて、書き込みデータをレーザコントロール回路１３へ出力する。
レーザコントロール回路１３は、エンコーダ１４からの書き込みデータに基づいて光ピックアップ装置１２内の半導体レーザの出力を制御する。そして、レーザコントロール回路１３は、記録中に、マーク記録期間とスペース記録期間とに同期したタイミング信号をウォブル信号復調回路２７へ出力する。
インタフェース２２は、ホスト装置（例えばパーソナルコンピュータ）との双方向の通信インタフェースであり、ＡＴＡＰＩ（At Attachment Packet Interface）、ＳＣＳＩ（Small Computer System Interface）など、標準インタフェースに準拠している。
ＣＰＵ２４は、ＲＯＭ２３に格納されているプログラムに従って前記したような各部の動作を制御するとともに、制御に必要なデータなどを一時的にＲＡＭ２５に保存する。
【００１８】
図６は、ウォブル信号復調回路２７およびその出力側の実施形態を、本発明が実施される前の構成（つまり従来の構成）で示した構成ブロック図である。以下、図６に示したウォブル信号復調回路２７などを説明する。
図示したように、Ｉ／Ｖアンプ２６ｃ、２６ｄからの電圧信号Ｓｃ、Ｓｄが入力されるサンプルホールド回路（Ｓ／Ｈ）４１ａ、４１ｂを備え、そのＳ／Ｈ４１ａ、４１ｂの出力側にはサンプルホールド後の電圧信号Ｓｃ、Ｓｄの振幅のバランスをとるバランスＡＧＣ４２を備えている。バランスＡＧＣ４２の出力側にはサンプルホールド後の電圧信号Ｓｃと電圧信号Ｓｄとの差“Ｓｃ−Ｓｄ”を演算する減算器４３を設けている。この減算器４３の出力側にはフィルタ回路４４を備え、このフィルタ回路４４は、ＢＰＦ（帯域通過フィルタ）４５により搬送周波数成分を通過させるデジタルウォブル信号用のＢＰＦ経路と、ＨＰＦ（高域通過フィルタ）４６とＬＰＦ（低域通過フィルタ）４７とにより搬送周波数成分以外の情報成分（変調成分）を通過させるアナログウォブル信号用の“ＨＰＦ＋ＬＰＦ”経路とからなる。ＢＰＦ４５の出力側には例えばコンパレータを用いた２値化器４８を設けている。
２値化器４８から得られるデジタルウォブル信号Ｓ４に対してはその安定化のためのＰＬＬ回路４９とタイミング調整用の遅延（ｄｅｌａｙ）回路５０とを順に備え、さらに、デジタルウォブル信号と同位相の正弦波（ｓｉｎ波）を生成する正弦波発生回路５１を備えている。ＰＬＬ回路４９に入力されるデジタルウォブル信号Ｓ４はＢＰＦ４５により所定数端数の搬送周波数成分を持つ請求項１記載の搬送波部の信号であるので、請求項１記載の位相変調波部についてはＰＬＬ回路４９で補うのである。
【００１９】
一方、ＬＰＦ４７の次段にはそのＬＰＦ４７から得られるアナログウォブル信号Ｓ２をデジタルデータに変換するＡ／Ｄ変換器（請求項１記載のデジタル化手段に相当する）５２を設けている。乗算器（請求項１記載の復調手段に相当する）５３はこのＡ／Ｄ変換器５２によりデジタル値に変換されたウォブル信号（請求項１記載のデジタル信号に相当する）と正弦波に変換されたデジタルウォブル信号（請求項１記載のクロック信号に相当する）とを乗算する。この乗算器５３の出力側には乗算結果を積分する積分器５４を備える。なお、この積分器５４八円回路５０の出力に同期したタイミング信号を生成・出力するタイミング回路５５からのリセット信号によりウォブルの１周期単位でリセットされる。
積分器５４の出力側にはサンプルホールド回路（Ｓ／Ｈ）５６を介してＡＤＩＰ情報検出器５７が設けられ、ＡＤＩＰ情報Ｓ１０を出力する。ＡＤＩＰ情報検出器５７にはデコーダ１７が接続されている。このデコーダ１７は、ＡＤＩＰ情報に基づき同期信号ＡＤＩＰｓｙｎｃを検出する同期検出器６１、エラー訂正処理を行うエラー訂正部６２、エラー訂正後のＡＤＩＰ情報に基づきアドレス情報を抽出するアドレス情報抽出部６３、遅延回路６４などを備えている。
同期検出器６１により検出された同期信号ＡＤＩＰｓｙｎｃは遅延回路６４を介してエンコーダ１４に入力され、ライトタイミング信号（記録開始タイミング信号）の生成に供される。このエンコーダ１４にはＣＰＵ２４から所定タイミングでライト命令（またはリード命令）も入力され、レーザコントロール回路１３はこのライト命令がある状態でライトタイミング信号が生成されると記録動作を開始する。
【００２０】
図７は図６に示した構成に、アナログ積分部５８を追加し、デジタル信号処理部５９（図６ではＰＬＬ回路４９〜正弦波発生回路５１、乗算器５３〜ＡＤＩＰ情報検出器５７）から積分器５４とＳ／Ｈ回路５６を削除したものである。
図７に示したように、アナログウォブル信号Ｓ２はアナログ積分部５８に入り、第１の積分器（ＩＮＴＥＧ１）７１ではウォブル信号の最初の１／２周期の期間だけそのウォブル信号を積分し、残りの１／２周期の間にリセットされる。図８に示したＩＮＴ１、ＩＮＴ２は積分タイミングを示す波形であり、ＣＬＲ１、ＣＬＲ２は積分出力リセットを示す波形である（信号がＨｉｇｈレベルのときに積分／リセット）。但し、図９に示したように、積分タイミングパルス（図９ではＩＮＴ１）の中心はアナログウォブル（ＷＢＬ）信号の１／２周期の中心（つまり１／４周期の位置）に設定するのが良い。また積分タイミングとリセットの間隔は可能な限り開ける方が良い。
また、第２の積分器（ＩＮＴＥＧ２）７２では、第１の積分器（ＩＮＴＥＧ１）７１と同じ動作を１／２周期ずらして行う。積分器７１、７２の出力波形は図８に示したＩＮＴＥＧ１出力Ｓ１７とＩＮＴＥＧ２出力Ｓ１８である。なお、前記積分器７１、７２は請求項記載の積分手段を実現している。
この後、Ｓ１７とＳ１８はマルチプレクサ（ＭＵＸ）７３に入力され、図８に示したＳＥＬ１のタイミングで、ＩＮＴＥＧ１出力Ｓ１７とＩＮＴＥＧ２出力Ｓ１８が交互に選択される（ＳＥＬ１波形がＨｉｇｈのときにＩＮＴＥＧ１出力を選択し、ＳＥＬ１波形がＬｏｗのときにＩＮＴＥＧ２出力を選択）。その結果が、ＷＢＬＯ波形Ｓ１９となり、デジタル信号処理部５９に入力され、Ａ／Ｄ変換器５２によりＡ／Ｄ変換される。なお、第２のタイミング回路７４は第１の積分器７１、第２の積分器７２、およびマルチプレクサ７３へ出力するタイミングパルスを生成する。
【００２１】
Ａ／Ｄ変換は、図９に示したように、積分タイミングパルス（ＩＮＴ１／２）とリセットタイミングパルス（ＣＬＲ１／２）の間に行う。Ａ／Ｄ変換のサンプリングはウォブル１周期に２回行えばよい（ＩＮＴＥＧ１積分結果に対して１回、ＩＮＴＥＧ２積分結果に対して１回サンプリングする）。その後、Ａ／Ｄ変換器出力Ｓ２０（請求項１記載のデジタル信号に相当する）は、図８に示したような信号波形になり、正弦波Ｓ２３（請求項１記載のクロック信号に相当し、分解能はウォブル１周期に２回でよいので正弦波というより矩形波）が乗算器５３により乗算される。この乗算の結果、Ｓ２１は図８に示したようになり、そこから、ＡＤＩＰ情報Ｓ２２が得られる。
Ａ／Ｄ変換器５２の負荷を１６サンプルと２サンプルで比較すると以下のようになる。光ディスク装置１０が１６倍速で動作する場合、ウォブル１周期の時間は７６．５ｎｓである。したがって、このとき、ウォブル１周期につき１６回サンプリングした場合、４．７８ｎｓに１回サンプリングしなければならない。しかし、ウォブル１周期につき２回サンプリングした場合は、３８．２５ｎｓに１回サンプリングすればよいので、Ａ／Ｄ変換器５２の負荷を低減でききる。
しかしながら、この図７および図８に示した方法では、ディスク駆動機構や光ディスク媒体のバラツキにより、積分出力振幅が必要以上に小さかったり（つまり特許文献１の問題が十分には解決されていない）大きかったりする。積分出力振幅が小さ過ぎた場合はウォブル復調結果に誤りが発生する。また、積分出力振幅が大き過ぎた場合はダイナミックレンジを超えてしまう。
【００２２】
以下、本発明の実施例を説明する。
［実施例１］
図１０はこの実施例のウォブル信号復調回路要部の構成を示すブロック図である。図示したように、図７に示した構成に加えて、デジタル信号処理部５９ａ内にＡ／Ｄ変換器７６、７７を備え、さらに、第１の積分器（ＩＮＴＥＧ１）７１ａと第２の積分器（ＩＮＴＥＧ２）７２ａ内にはそれぞれ、積分回路を構成する抵抗Ｒ（図示しない）として、切り替え可能に複数備えるとともに、抵抗Ｒの切り替えを行うための速度レジスタ７８、７９を備える。Ａ／Ｄ変換器７６、７７を備えたのは積分出力振幅のレベルを検知するためである。なお、この実施例では、請求項記載の積分速度設定手段が、ＣＰＵ２４、Ａ／Ｄ変換器７６、７７、速度レジスタ７８、７９などにより実現される。
また、この実施例ではコンデンサＣと抵抗Ｒで積分時定数を実現しており、時定数Ｃ×Ｒの値を大きくすることにより積分速度を下げ、時定数Ｃ×Ｒの値を小さくすることにより積分速度を上げる。図示したように、速度レジスタ７８、７９にはデータバスラインＢが接続されおり、ＣＰＵ２４（図６参照）がこのバスラインＢを用いて抵抗Ｒを選択するための値を速度レジスタ７８、７９に書き込むことにより速度を複数段階に切り替える。
【００２３】
図１１に示したように、Ａ／Ｄ変換器７６（ＡＤＣ２）では、デジタルパルスＩＮＴ１とデジタルパルスＣＬＲ１の中間で積分器７１ａ（ＩＮＴＥＧ１）をサンプリングするようにする。Ａ／Ｄ変換器７７（ＡＤＣ３）では、デジタルパルスＩＮＴ２とデジタルパルスＣＬＲ２の中間で積分器７２ａ（ＩＮＴＥＧ２）をサンプリングするようにする。そして、ＣＰＵ２４がＡ／Ｄ変換器７６、７７（ＡＤＣ２、３）の出力値（図１０に示した振幅情報１、振幅情報２）を取得し、その出力値から積分器７１ａ、７２ａ（ＩＮＴＥＧ１、２）の出力振幅が適切なレベルか否かを判定し、その判定結果に従って前記した抵抗Ｒの値を速度レジスタ７８、７９に書き込む。つまり、積分器７１ａ、７２ａのＨｉｇｈレベルが所定の値より低い場合には抵抗Ｒの値を小さくすることにより時定数を小さくして積分速度を速くし、積分器７１ａ、７２ａのＨｉｇｈレベルが所定の値より高い場合には抵抗Ｒの値を大きくすることにより時定数を大きくして積分速度を遅くする。
なお、Ａ／Ｄ変換器７６、７７の出力値を用いた速度レジスタ７８、７９への書き込みは、例えば、利用者が図示しない操作部により積分速度切り替えを指示したとき、稼動開始時、光ディスク媒体や駆動系の部品などを交換したとき、あるいはディスク位置ごと、所定の時間間隔ごとである。ディスク位置ごとに行うというのは、具体的には読み取りディスク位置が内周か外周かにより読み取り領域を複数の領域に分割し、ＣＰＵ２４は最新読み取り時の読み取り領域を記憶しておき、当該読み取り時には当該読み取り領域が記憶されている読み取り領域と異なるかどうかを判定し、異なる場合に積分速度切り替えを実行するのである。内周と外周では搬送波から生成されるクロック信号の周期が異なる可能性があるので、このような積分速度切り替えが特に有効になる。
こうして、この実施例によれば、積分出力振幅を常に適切な大きさにすることができ、したがって、積分出力振幅が小さ過ぎてウォブル復調結果に誤りが発生するとか、積分出力振幅が大き過ぎてダイナミックレンジを超えてしまうというような問題を回避できる。
【００２４】
［実施例２］
図１２はこの実施例のウォブル信号復調回路要部の構成を示すブロック図である。図示したように、図１０に示した構成に加えて、積分器７１ａ、７２ａの出力のサンプルホールドを行うサンプルホールド回路８０、８１を備えている。サンプルホールド回路８０、８１を備えるのはタイミングマージンを上げるためである。Ａ／Ｄ変換ではアナログ信号の１点をサンプリングしてデジタル信号にするのに対して、サンプルホールド回路では、積分器７１ａ、７２ａでアナログ的に充電してその充電した信号をホールドするので、タイミングのズレがＡ／Ｄ変換の場合のように問題になることはないのである。なお、この実施例では、請求項記載の積分速度設定手段が、実施例１と同様にＣＰＵ２４、Ａ／Ｄ変換器７６、７７、速度レジスタ７８、７９などにより実現され、サンプルホールド手段がサンプルホールド回路８０、８１により実現される。
このような構成で、この実施例では、マルチプレクサ（ＭＵＸ）７３にはサンプルホールド回路８０、８１の出力が入力される。
【００２５】
図１３に示したように、Ａ／Ｄ変換器７６（ＡＤＣ２）では、デジタルパルスＳＨ１がＬｏｗレベルのときにサンプルホールド回路８０（Ｓ／Ｈ１）の出力をサンプリングする。また、Ａ／Ｄ変換器７７（ＡＤＣ３）では、デジタルパルスＳＨ２がＬｏｗレベルのときにサンプルホールド回路８１（Ｓ／Ｈ２）の出力をサンプリングする。そして、ＣＰＵ２４はＡ／Ｄ変換器７７、７８の出力レベルにより積分器７１、７２の出力振幅が適切なレベルか否かを判定する。
具体的には、サンプルホールド回路８０の出力振幅を示すＡ／Ｄ変換器７６のデジタル値が所定の振幅レベルより下であれば、速度レジスタ７８に設定する抵抗Ｒの値を小さくして積分速度を上げる。Ａ／Ｄ変換器７６のデジタル値が所定の振幅レベルより上であれば、速度レジスタ７８に設定する抵抗Ｒの値を大きくして積分速度を下げる。また、サンプルホールド回路８１の出力振幅を示すＡ／Ｄ変換器７７のデジタル値が所定の振幅レベルより下であれば、速度レジスタ７９により同様にして積分速度を上げる。Ａ／Ｄ変換器７７のデジタル値が所定の振幅レベルより上であれば、速度レジスタ７９により同様にして積分速度を下げる。
なお、Ａ／Ｄ変換器７６、７７の出力値を用いた速度レジスタ７８、７９への書き込みを行うのは、実施例１と同様に例えば、利用者が図示しない操作部により積分速度切り替えを指示したとき、稼動開始時、光ディスク媒体や駆動系の部品などを交換したとき、あるいはディスク位置ごと、所定の時間間隔ごとである。
こうして、この実施例によれば、実施例１と同様の効果を得られるだけでなく、積分出力のサンプルホールドを行うことによりタイミングマージンを上げることもできる。
【００２６】
以上、請求項記載の円盤状記録メディアが光ディスクであり、記録再生装置が光ディスク装置の場合で説明したが、本発明が実施可能な円盤状記録メディアは光ディスクに制限されず、例えば磁気ディスクであってもよいし、記録再生装置は例えば磁気ディスク装置であってもよい。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態を示す光ディスク要部の説明図である。
【図２】本発明の一実施形態を示す光ディスク装置要部の構成図である。
【図３】本発明の一実施形態を示す光ディスク装置要部の説明図である。
【図４】本発明の一実施形態を示す光ディスク装置要部の他の説明図である。
【図５】本発明の一実施形態を示す光ディスク装置要部の他の説明図である。
【図６】本発明の一実施形態を示すウォブル信号復調回路の構成図である。
【図７】本発明の一実施形態を示すウォブル信号復調回路要部の構成図である。
【図８】本発明の一実施形態を示すウォブル信号復調回路要部のタイミング・波形図である。
【図９】本発明の一実施形態を示すウォブル信号復調回路要部の他のタイミング・波形図である。
【図１０】本発明の第１の実施例を示すウォブル信号復調回路要部の構成図である。
【図１１】本発明の第１の実施例を示すウォブル信号復調回路要部のタイミング・波形図である。
【図１２】本発明の第２の実施例を示すウォブル信号復調回路要部の構成図である。
【図１３】本発明の第２の実施例を示すウォブル信号復調回路要部のタイミング・波形図である。
【図１４】従来技術の一例を示すウォブル信号復調回路要部の構成図である。
【図１５】従来技術の一例を示すウォブル信号復調回路要部のタイミング・波形図である。
【符号の説明】
【００２８】
１  光ディスク、１０  光ディスク装置、１６  アナログ信号処理回路、２４  ＣＰＵ、２７  ウォブル信号復調回路、５１  正弦波発生回路、５２  Ａ／Ｄ変換器、５３  乗算器、５４  積分器、５５  タイミング回路、５７  ＡＤＩＰ情報検出器、５８  アナログ積分部、５９  デジタル信号処理部、７１  第１の積分器、７２  第２の積分器、７６、７７  Ａ／Ｄ変換器、７８、７９  速度レジスタ、８０、８１  サンプルホールド回路
【図１】
2007157267.tif 000003
【図２】
2007157267.tif 000004
【図３】
2007157267.tif 000005
【図４】
2007157267.tif 000006
【図５】
2007157267.tif 000007
【図６】
2007157267.tif 000008
【図７】
2007157267.tif 000009
【図８】
2007157267.tif 000010
【図９】
2007157267.tif 000011
【図１０】
2007157267.tif 000012
【図１１】
2007157267.tif 000013
【図１２】
2007157267.tif 000014
【図１３】
2007157267.tif 000015
【図１４】
2007157267.tif 000016
【図１５】
2007157267.tif 000017