(57)【要約】【課題】  半導体デバイスに含まれる化合物半導体基板を簡便かつ効率的に低コストで加工し、それによって特性の改善された半導体デバイスを低コストで提供する。【解決手段】  化合物半導体基板の加工方法において、第１主面上に窒化物半導体層が形成されていて１×１０-1Ωｃｍ以下の電気抵抗を有する化合物半導体基板を加工する際に、基板とツール電極との間に電圧を印加して局所的放電を発生させて加工することを特徴としている。【選択図】        図１
2007012740.tif 000002
【特許請求の範囲】
【請求項１】
第１主面上に窒化物半導体層が形成されていて１×１０-1Ωｃｍ以下の電気抵抗を有する化合物半導体基板を加工する際に、前記基板とツール電極との間に電圧を印加して局所的放電を発生させて加工することを特徴とする化合物半導体基板の加工方法。
【請求項２】
前記化合物半導体基板が窒化物結晶であることを特徴とする請求項１に記載の化合物半導体基板の加工方法。
【請求項３】
前記ツール電極の形状を転写することによって前記基板の露出表面に所望の形状を付与することを特徴とする請求項１または２に記載の化合物半導体基板の加工方法。
【請求項４】
前記基板の前記第１主面上に半導体デバイスが形成されており、前記第１主面に対向する第２主面上に前記ツール電極によって凹凸形状を形成することを特徴とする請求項１から３のいずれかに記載の化合物半導体基板の加工方法。
【請求項５】
前記基板上の前記半導体デバイスがチップ分割される分割線に沿って、前記基板の露出表面上に分割溝を前記ツール電極によって形成することを特徴とする請求項４に記載の化合物半導体基板の加工方法。
【請求項６】
前記基板の露出面上に形成された前記分割溝に沿ってチップ分割することを特徴とする請求項５に記載の化合物半導体基板の加工方法。
【請求項７】
チップ分割された前記半導体デバイスのチップに含まれる前記基板の側面に凹凸形状を形成することを特徴とする請求項６に記載の化合物半導体基板の加工方法。
【請求項８】
前記放電による加工後にその加工表面をエッチングして１０μｍ以下の厚さまでの表面層を除去することを特徴とする請求項１から７のいずれかに記載の化合物半導体基板の加工方法。
【請求項９】
請求項１から８のいずれかの加工方法を利用して作製されていることを特徴とする半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は化合物半導体基板の加工方法に関し、特に表面上に窒化物半導体層が形成された化合物半導体基板の加工方法に関するものである。
【背景技術】
【０００２】
特許文献１の特開２００２−３６８２６１号公報および特許文献２の特開２００３−２５８３０１号公報などでは、基板の第１主面上に堆積された複数の半導体層を含む発光素子において、その基板の第１主面に対向する第２主面に所定の表面凹凸構造が形成される。これは、発光素子に含まれる発光層からの光を基板の第２主面側から効率的に外部へ取り出すためである。すなわち、基板の第２主面の表面凹凸構造は、発光層からの光が基板の第２主面で全反射されて素子内部へ戻されることを抑制するように作用する。
【０００３】
そのように基板面に表面凹凸構造を形成するための加工としては、一般に、研削、研磨、ダイシング、サンドブラストなどの機械加工、または気相もしくは液相におけるエッチング処理が行われる。
【特許文献１】特開２００２−３６８２６１号公報
【特許文献２】特開２００３−２５８３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のような基板面に表面凹凸構造を形成するための機械加工では、局所的で微小な凹凸形状の形成が困難である。なぜならば、ツールが回転運動する機械加工では、薄い基板を貫通することなく局所的で微小な表面形状を形成することが困難だからである。また、表面凹凸構造をドライエッチやウェットエッチで形成すれば、高コスト化の要因となる。なぜならば、局所的で微小な表面形状を形成する局所的なエッチング処理ではマスキングが必要になり、マスク形成工程が必要になるからである。さらに、機械加工では、曲面を含む表面凹凸構造の形成が困難である。なぜならば、一般にツールを直線状に操作する機械加工では、任意の曲面の形成が困難だからである。
【０００５】
他方、基板面に表面凹凸構造を形成するためにツール形状を転写するスタンピングは、基板が化合物半導体の場合には困難である。なぜならば、スタンピングではワーク（被加工材）が塑性変形する必要があり、脆性の化合物半導体ではスタンピングが困難だからである。また、発光素子のチップ化のために基板に分離溝を形成する方法としては、一般に、ダイシングやレーザ加工などが利用されている。
【０００６】
上述のような先行技術の状況に鑑み、本発明は半導体デバイスに含まれる化合物半導体基板を簡便かつ効率的に低コストで加工し、それによって特性の改善された半導体デバイスを提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明による化合物半導体基板の加工方法では、第１主面上に窒化物半導体層が形成されていて１×１０-1Ωｃｍ以下の電気抵抗を有する化合物半導体基板を加工する際に、基板とツール電極との間に電圧を印加して局所的放電を発生させて加工することを特徴としている。
【０００８】
なお、そのように放電加工される化合物半導体基板は、窒化物半導体結晶であり得る。また、ツール電極の形状を転写する放電加工によって、基板の露出表面に所望の形状を付与することができる。
【０００９】
基板の第１主面上に半導体デバイスが形成されている場合において、その第１主面に対向する第２主面上に凹凸形状を放電加工で形成することができる。また、基板上のデバイスがチップ分割される分割線に沿って、基板の露出表面上に分割溝を放電加工で形成し得る。そのように基板の露出面上に形成された分割溝に沿って、容易にチップ分割することができる。また、チップ分割された半導体デバイスチップに含まれる基板の側面に凹凸形状を放電加工で形成することもできる。
【００１０】
放電加工後に、その加工表面をエッチングして１０μｍ以下の厚さまでの表面層を除去することが好ましい。以上のような加工方法を利用して、好ましい特性を有する半導体デバイスを得ることができる。
【発明の効果】
【００１１】
以上のような本発明によれば、半導体デバイスに含まれる化合物半導体基板を簡便かつ効率的に低コストで加工でき、それによって特性の改善された半導体デバイスを得ることができる。
【発明を実施するための最良の形態】
【００１２】
本発明者らの検討によって、化合物半導体基板の加工方法として、放電加工による形状転写が有効であることを見出した。放電加工による形状転写はツール電極の形状転写であるので、ツール電極の形状の加工が可能であれば、化合物半導体基板に対してどのような形状でも転写して形成することができる。
【００１３】
図１は、放電加工装置の全体的構成の一例を模式的ブロック図で示している。ている。この放電加工装置においては、ＸＹステージ１２上に絶縁性の加工液１８ａを含む加工液タンク１８が載置されている。その加工液１８ａ内には、被加工物１が浸漬されている。ＮＣ（数値制御）装置１３ａは、ＸＹステージ１２を制御するとともに、Ｚ軸駆動装置１７をも制御する。Ｚ軸駆動装置１７の下端には面状加工電極１４が装着されている。
【００１４】
加工液タンク１８内の絶縁性加工液１８ａは加工液浄化装置２１を通って循環させられる。すなわち、加工液タンク１８からの加工液１８ａは、加工液浄化装置２１の第１槽２１ａに溜められ、ろ過装置２１ｂを通って第２槽２１ｃに移される。そして、その浄化された加工液１８ａは、第２槽２１ｃから加工液タンク１８へ戻される。
【００１５】
加工液タンク１８内の被加工物１と面状加工電極１４との間には、放電電源２０から電圧が印加される。これによって、被加工物１と面状加工電極１４との間に局所的で微小な放電が発生し、被加工物１の面状加工が進行する。このとき、被加工物１と面状加工電極１４との間の放電情報１３ｂがＮＣ装置１３ａにフィードバックされ、その情報に基づいて、被加工物１と面状加工電極１４との間の隙間距離および印加電圧が微調整される。
【００１６】
ここで、たとえばダイヤモンド、ＳｉＣなどの高硬度材料、および窒化物半導体などの靱性の低い脆性材料は機械加工が困難であり、加工負荷をあげれば被加工材料（ワーク）が破壊しやすい。特に、微細な凹凸形状に関しては、所望の凹凸形状の加工に長時間かかり、高コスト化が問題となる。
【００１７】
しかし、放電加工では、ツール電極とワークとの間に放電を発生させて局所的で微小な溶融状態を発生させて、ワークの微小領域を部分的に除去して加工するので、ワークが導電性であればその硬度にかかわらず加工が可能である。すなわち、放電加工では、ワークにかかる機械的負荷が小さく、難加工性材料に対しても微細な凹凸形状を形成することができる。
【００１８】
ただし、ワークの電気抵抗は１×１０-1Ωｃｍ以下であることが必要である。なぜならば、抵抗が高い材料では放電が発生せず、放電加工ができないからである。放電を安定させて加工速度を上げるためには、ワークの電気抵抗は１×１０-2Ωｃｍ以下であることが好ましい。
【００１９】
なお、被加工部全体が均一に低抵抗である必要はなく、部分的に高抵抗部が存在していても放電加工が可能である。ただし、ワークにおける高抵抗部の比率は５０％以下であることが好ましく、３０％以下であることがより好ましい。
【００２０】
また、一旦放電が発生すれば、被加工表面で材料が変質して抵抗が低下することがある。そのような場合では、ワークの表面のみが上述の低抵抗範囲内にあればよく、加工開始時に放電を発生させることができれば、高抵抗材料についても放電加工が可能になる。
【００２１】
基板上に形成された窒化物半導体層を含む発光素子では、半導体層側をステムにマウントして基板側から光を取り出す構造にすることによって、発光効率を上げることができる。このようなフェイスダウンの構造では、基板の裏面や側面に凹凸形状を形成することによって、全反射を抑制して光取り出し効率を向上させることができる。
【００２２】
前述のように、発光素子の基板面における凹凸形状は、光の全反射を抑制するために形成される。そのような凹凸形状としては、傾斜面、多角錐、円錐、半球状、放物線を回転して形成されるドーム形状、角柱、円柱、フレネルレンズ形状などが可能である。多角錐の稜の数が多い方が光の取り出し効率が上がり、角錐よりも半球状のほうがさらに効率が上がる。同様に、角柱よりも円柱の方が、光の取り出し効率において優れている。さらに、凹凸形状をフレネルレンズ形状にすることによって、基板の厚みが薄くても効率よく光を取り出すことが可能である。また、フレネルレンズ形状の形成では、全体的加工量を少なくすることができる。
【００２３】
ところで、半導体発光素子の製造工程では、基板上に複数の半導体層を形成し、その後に電極を形成し、素子チップに分離し、そしてそのチップがパッケージに入れられる。素子チップへの分離には、ダイシングや、スクライブまたはレーザ加工で溝を形成した後に分離する方法がある。これらの方法は溝を一本ごとに形成する方法であり、基板全面に溝を形成するには複数回の加工が必要になる。たとえば、直径５０ｍｍの基板から１ｍｍ角のチップを形成する際には、計算上で４９×４９回の溝加工が必要になる。
【００２４】
しかし、放電加工では、所望の溝に対応した突起線を複数個形成したツール電極を用いて転写することによって、少ない加工回数で多くの溝を形成することができる。なお、放電加工による溝の形成方法として、ワイヤ電極を走査させて放電を発生させる方法もある。
【００２５】
発光素子のチップ化と同時にチップの側面に凹凸形状を付与することも可能であり、チップ側面からの光取り出し効率を向上させることもできる。チップの側面に関しては、傾斜面の形成や表面粗さの増大などだけではなく、曲面の形成も行うことができる。
【００２６】
放電加工では加工条件の調整によって加工変質層を制御して低減させることが可能であるが、後工程においてエッチングによって表面の加工変質層を除去することもできる。その除去量は、表面から１０μｍ以下の厚さまでであることが好ましい。なぜならば、エッチングによる除去量が多くなれば、放電加工で形成した表面形状からの変化が大きくなるからである。
【００２７】
（実施例１）
本発明の実施例１では、ＨＶＰＥ（ハライド気相エピタキシャル）法によって育成した直径５０ｍｍで厚さ０．４ｍｍの窒化ガリウム結晶を基板に用いた。その結晶基板のドーパントは酸素であって、キャリア濃度が４×１０18ｃｍ-3であり、電気抵抗が１×１０-2Ωｃｍであった。窒化ガリウム基板上には、複数の半導体層がＭＯＣＶＤ（有機金属気相堆積）によってエピタキシャル成長させられた。
【００２８】
すなわち、図２の模式的な断面図に示されているように、ｎ型のＧａＮ基板１上に、Ｓｉドープのｎ型層２ａ、量子井戸構造の活性層２ｂ、およびＭｇドープのｐ型層２ｃがＭＯＣＶＤによって順次堆積され、エピタキシャル層２が形成された。エピタキシャル層２上にｐ型用電極（正電極層）３を形成し、さらにその上に反射膜４を形成した後に、基板１の裏面に放電加工を施した。
【００２９】
形状転写用のツール電極の材質は銅タングステン（Ｃｕ：Ｗ＝３０：７０）とし、基板１の裏面に所望の凹凸形状を形成できるように、そのツール電極の作用面に凹凸形状を形成した。そして、絶縁性の加工液としての灯油中に基板を浸漬した状態で放電加工を行った。そのとき、加工電圧は６０Ｖに設定された。本実施例１における半導体基板においては、所望の凹凸形状の形成が可能であった。基板に放電加工を施した後に、基板裏面上にｎ型用電極（負電極）を形成した。このようにして、本実施例１においては、図３から図６に示された種々の凹凸構造を有するＧａＮ基板を含む発光素子が作製された。
【００３０】
図３においては、（Ａ）の模式的な断面図と（Ｂ）の模式的な平面図に図解されているように、基板１の側面がその主面に対して傾斜角度θをなすように放電加工されている。この発光素子において正電極３と負電極５から電流を注入すれば、エピタキシャル層２に含まれる発光層から光が放射され、その放射された光は基板１の傾斜側面からも素子外へ放射されやすくなる。すなわち、基板側面における全反射を抑制するためには、傾斜角度θが４０度から８０度の範囲内になるように放電加工することが好ましい。
【００３１】
図４においては、（Ａ）の模式的な断面図と（Ｂ）の模式的な平面図に図解されているように、基板１の外側主面において複数の互いに直交する直線状のＶ字溝が放電加工によって形成されている。これによって、基板１の外側主面には複数の角錐台状の凸部が形成され、そのうちの一つの角錐台上に負電極５が形成さている。これらの複数の角錐台による凹凸によって、基板１の外側主面における全反射が抑制され、発光層から放射された光が基板１を通過して外部ヘ取り出されやすくなる。
【００３２】
図５においては、（Ａ）の模式的な断面図と（Ｂ）の模式的な平面図に図解されているように、基板１の外側主面から反射膜４まで貫通する複数の逆角錐台状の窪みが形成されており、これらの複数の逆角錐台状の窪みによる凹凸によって、基板１の外側主面における全反射が抑制され、発光層から放射された光が基板１を通過して外部ヘ取り出されやすくなる。また、この発光素子では、逆角錐台状の窪みの側面からも光が放射され得る。
【００３３】
図６においては、（Ａ）の模式的な断面図と（Ｂ）の模式的な平面図に図解されているように、基板１の外側主面にドーム状の凸形状が形成されている。このドーム状の凸形状は、発光層からの光が基板１の外側主面で全反射されることを抑制するように作用し、光の放射効率を改善させることができる。そのために、ドーム形状の高さ／半径の比率が０．２〜２の範囲内になるように放電加工することが好ましい。
【００３４】
以上のような発光素子の特性評価を行ったところ、図７における（Ａ）の模式的断面図と（Ｂ）の模式的平面図に示されているように基板１の外側主面がフラットな発光素子と比較して、図３から図６に示された発光素子のいずれの光出力も向上していた。このことが、表１において示されている。
【００３５】
【表１】
2007012740.tif 000003
【００３６】
すなわち、表１は、図３から図７に対応する発光素子に関して測定された光出力を示している。この表１に示されたデータは、積分球内に載置された発光素子に所定の電流を注入し、その発光素子から集光された光を受けるディテクタによって測定された光出力である。図３から図７に対応する発光素子として、それぞれ４００μｍ角と２ｍｍ角の２通りのチップサイズを有する素子が作製され、それぞれのチップサイズに応じて２０ｍＡと４Ａの２通りの電流が注入された。
【００３７】
（比較例１）
比較例１においては、電気抵抗が１×１０2Ωｃｍの窒化ガリウム結晶（ノンドープ）が基板に用いられた。この基板上に半導体層や正電極を形成した後に、基板裏面に実施例１と同様の条件で放電加工を試みた。しかし、本比較例１では、加工電圧をあげても放電が発生しなかった。すなわち、高抵抗の結晶基板については、放電加工による形状転写加工ができなかった。
【００３８】
（実施例２）
本発明の実施例２においては、実施例１と同様の基板を用いてデバイス構造を形成した後に、基板裏面から研磨によって減厚して総厚２００μｍにした。研磨にはデッドウェイト方式のラップ装置を用い、研磨剤として粒径６μｍおよび２μｍのダイヤモンドスラリ、定盤として銅定盤および錫定盤を用いた。これらの研磨によって、基板裏面が鏡面が得られた。
【００３９】
その後、基板の裏面に放電加工でチップ分割用の溝を形成した。ツール電極の材質は銀タングステン（Ａｇ：Ｗ＝３５：６５）とし、幅３０μｍで深さ５０μｍの三角形断面の線状突起を持つツール電極を形成した。このとき、４００μｍ角のチップが得られるように、ツール電極の線状突起のピッチを４００μｍとした。そして、基板を灯油中に浸漬した状態で、放電加工を行った。その結果。基板裏面に幅５０μｍで深さ７０μｍの分割溝が形成された。さらに、同じツール電極を縦横方向に９０°回転させて再度放電加工を行うことにより、格子状に分割溝を形成した。それらの分割溝部に沿って荷重をかけることによって、基板を複数のチップに分割することができた。
【００４０】
（実施例３）
本発明の実施例３では、実施例１で格子状に溝を形成した基板（図４参照）に対して、ドライエッチングを実施した。このエッチングには、平行平板式のＲＩＥ（反応性イオンエッチング）装置が用いられた。エッチング条件としては、エッチングガスにＣｌ2ガスとＡｒガスとの混合ガス（流量はいずれも２５ｓｃｃｍ）を用いて、圧力を４Ｐａ（３０ｍＴｏｒｒ）とし、そして放電パワーを２００Ｗとした。溝形状を保持しつつ、基板裏面から３μｍの厚みを除去した。その後、基板裏面にｎ型電極を形成した。得られたＬＥＤ（発光ダイオード）の特性評価の結果として、投入電流２０ｍＡで光出力１２．０ｍＷが得られた。これは、基板裏面がフラットなＬＥＤ（図７参照）と比較して、出力が２５％増加していることに相当していた。
【００４１】
（実施例４）
本発明の実施例４においては、実施例２と同様のデバイス付き基板に放電加工で格子状に分割溝を形成した。幅６０μｍで深さ２００μｍの三角形断面の分割溝を形成できるように、ツール電極が準備された。複数の分割溝の位置は、２ｍｍ角のチップが得られるように設定された。こうして、基板裏面から格子状の分割溝を放電加工で切り込むことによって、基板から複数のチップを分割することができた。得られたチップを側面から観察した際の形状としては、基板裏面のサイズが小さい台形状となっていた。
【産業上の利用可能性】
【００４２】
以上のように、本発明によれば、半導体デバイスに含まれる化合物半導体基板を簡便かつ効率的に低コストで加工でき、それによって特性の改善された半導体デバイスを低コストで提供することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明において用いられ得る放電加工装置の全体的構成の一例を示す模式的ブロック図である。
【図２】化合物半導体基板上にエピタキシャル半導体層が形成されたウエハの一例を示す模式的断面図である。
【図３】本発明による化合物半導体基板の加工方法を利用して作製された発光素子の一例を示す模式的断面図である。
【図４】本発明による化合物半導体基板の加工方法を利用して作製された発光素子の他の例を示す模式的断面図である。
【図５】本発明による化合物半導体基板の加工方法を利用して作製された発光素子の他の例を示す模式的断面図である。
【図６】本発明による化合物半導体基板の加工方法を利用して作製された発光素子の他の例を示す模式的断面図である。
【図７】従来の平坦な外側主面を有する化合物半導体基板を含む発光素子の一例を示す模式的断面図である。
【符号の説明】
【００４４】
１  化合物半導体基板、２  エピタキシャル半導体層、２ａ  ｎ型半導体層、２ｂ  発光層、２ｃ  ｐ型半導体層、３  正電極、４  反射膜、５  負電極、１２  ＸＹステージ、１３ａ  ＮＣ装置、１３ｂ  放電情報、１４  ツール電極、１７  Ｚ軸駆動装置、１８  加工液タンク、１８ａ  絶縁性加工液、２０  放電電源、２１  加工液浄化装置、２１ａ  第１槽、２１ｂ  ろ過装置、２１ｃ  第２槽。
【図１】
2007012740.tif 000004
【図２】
2007012740.tif 000005
【図３】
2007012740.tif 000006
【図４】
2007012740.tif 000007
【図５】
2007012740.tif 000008
【図６】
2007012740.tif 000009
【図７】
2007012740.tif 000010