(57)【要約】【課題】  逆電圧に対する保護回路を備えた発光素子の小型化、高出力・高効率化を可能とする発光装置を提供する。【解決手段】半導体発光素子に、その逆方向電圧に対する保護回路として、バイポーラトランジスタを備えている半導体発光装置であり、その保護回路は、バイポーラトランジスタのベースコレクタ間を短絡し、半導体発光素子の極性に対して、エミッタ−ベース間の極性が逆向きになるように半導体素子回路と並列接続されている構成からなる。【選択図】      図３
2007027357.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子に、その逆方向電圧に対する保護回路として、バイポーラトランジスタを備えていることを特徴とする半導体発光装置。
【請求項２】
前記保護回路が、バイポーラトランジスタのベース−コレクタ間を短絡し、半導体発光素子の極性に対して、エミッタ−ベース間の極性が逆向きになるように半導体素子回路と並列接続されていることを特徴とする請求項１に記載の半導体発光装置。
【請求項３】
半導体発光素子を載置する基板において、前記基板表面近傍にベースコレクタ間を短絡したバイポーラトランジスタを形成し、前記バイポーラトランジスタのエミッタ、コレクタに前記半導体発光素子のアノード、カソードが接続できる電極パッドを前記基板表面に有し、更に前記基板の表面と裏面に外部接続用の電極パッドを有していることを特徴とする半導体発光素子用基板。
【請求項４】
前記基板がＳｉであることを特徴とする請求項３に記載の半導体発光素子用基板。
【請求項５】
前記基板が、その上に複数の半導体発光素子がマウント可能であることを特徴とする請求項３又は４に記載の半導体発光素子用基板。
【請求項６】
請求項３〜５のいずれかに記載の半導体発光素子用基板上に半導体発光素子を載置した半導体発光装置であって、バイポーラトランジスタと半導体発光素子の極性が逆向き並列となるように、前記バイポーラトランジスタのエミッタ、コレクタに前記半導体発光素子のアノード、カソードを接続したことを特徴とする半導体発光装置。
【請求項７】
前記半導体発光素子がIII-Ｖ族化合物半導体であることを特徴とする請求項１〜２及び６のいずれかに記載の半導体発光装置。
【請求項８】
半導体発光素子と蛍光体とを組み合わせた請求項１、２、６、７のいずれかに記載の半導体発光装置。
【請求項９】
請求項１、２、６、７、８のいずれかに記載の半導体発光装置を実装してなる半導体発光素子パッケージまたは半導体発光素子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光装置及び該装置に使用される基板に関する。さらに詳しくは半導体発光素子の逆電圧（逆過電圧を含む）に対する保護回路が形成されている基板及びそれを用いた発光装置に関する。
【背景技術】
【０００２】
ＬＥＤの高出力化、高効率化により、ＬＥＤが利用されるアプリケーションが拡大している。従来のインジケータ用途、屋外大型ディスプレー用途に加え、携帯電話のバックライト光源、ヘッドライト、照明光源へと急速に使用量が増加している。これらＬＥＤのトレンドは、さらなる高出力化、高効率化はもちろんのこと、小型化、大型化への対応が必要となっている。
【０００３】
高出力・高効率化においてはＬＥＤチップの２つの電極をエピ面（エピタキシャル面）に形成し、エピ面側を実装面、透明基板側を光の出射面としたワイヤーレスのフリップチップ実装が最も有利である。エピ面側を発光面、基板側を実装面とし、エピ面から１本または２本のワイヤーを介して外部から電流を供給するフェイスアップ実装では透光性電極を通過して光を取り出す為、透光性電極の吸収分、損失がある。
また、フェイスアップ実装では発光面であるチップ表面に１本ないしは２本のワイヤーをボンディングしているので１個ないしは２個のＡｕボールと電極パッドの面積分、発光に寄与しない。さらに光放射方向に１本ないしは２本のワイヤーがかかるため、ワイヤーに遮られる分ロスを生じる。ワイヤーの影が投影される不具合も観測されている。
従って、発光素子の光放出面にワイヤーを接続しないフリップチップ実装はこれらの不具合も回避できる利点がある。フリップチップ実装には光の出射面である透明基板側に１本のワイヤーを接続したタイプもあるが、前記の理由により望ましくない。即ち発光素子チップに対してワイヤーなしのフリップチップ実装が高出力・高効率化を目指す上で最も望ましい。
【０００４】
さらにＬＥＤにおいては、ＬＥＤの逆方向過電圧保護素子であるツェナーダイオードがＬＥＤチップの近傍に配置されている場合があるが、この場合ツェナーダイオードなしに比べて、光出力が低減することが観測されている。この原因は、ツェナーダイオードの光吸収や、ＬＥＤチップがパッケージに対して中心軸に配置されていないため、光の出射が偏っているためと考えられている。ツェナーダイオードの載置されるスペースを鑑み、例えば現状のサイドビューパッケージにおいてはＬＥＤチップが中心軸を外してマウントされ、ツェナーダイオードはＬＥＤチップの横に配置されている（図９参照）。パッケージ内のチップの配置においては、光損失を極力抑える様、ＬＥＤチップはパッケージの中心軸に置くのが良く、また過電圧保護素子は発光の妨げとならない位置に置くのが望ましい。
半導体発光素子の過電圧保護素子については、例えば特許文献１が挙げられる。この特許の発明はＬＥＤに過電圧が掛からないよう、電力分岐機能を有する部品をＬＥＤと並列に接続するという内容である。
【０００５】
ＬＥＤとツェナーダイオードを有するパッケージの小型化においては、ＬＥＤチップのサイズは維持したいため、前記のツェナーダイオードを搭載するスペースを極力減らす必要がある。
ツェナーダイオードの上にＬＥＤチップを配置した例として、特許文献２が挙げられる。ここではツェナーダイオードチップ表面にＬＥＤチップを極性逆向きで並列に接続した例がＦｉｇ１６〜１８に開示されている。また、特許文献３にもフリップチップ実装のＬＥＤチップが載置されるサブマウント自体にダイオード、あるいは電界効果トランジスタを形成し、ＬＥＤチップと極性逆向きかつ並列に接続した例が開示されている。しかし、これら２件の様なダイオードや電界効果トランジスタをサブマウント表面に組み込んだタイプには問題がある。ダイオードや電界効果トランジスタを形成したサブマウントの表面にＬＥＤチップを極性逆向き並列に接続した場合、サブマウントとＬＥＤチップの接合部、即ちサブマウント表面のｐ電極パッドとｎ電極パッドからそれぞれ１本ずつワイヤーを張って外部に接続しなければならない。サブマウントの基板の裏面に電極を形成し、上面はワイヤー１本にすると、ＬＥＤのｎ型層、ＬＥＤのｐ型層、基板のｎ型層の順に電流が流れる為、ＬＥＤと極性逆向きのダイオードを直列に配置した回路となってしまう。即ち、ダイオードタイプのサブマウントではＬＥＤのｎ型層とツェナーダイオードのｐ型層、ＬＥＤのｐ型層とツェナーダイオードのｎ型層をツェナーダイオード表面にそれぞれ形成した電極にて接続することから、ＬＥＤと極性逆向きのダイオードを直列に配置した回路にならざるを得ない。こういった回路ではＬＥＤの逆過電圧保護機能は果たせない。また、電界効果トランジスタの場合は、チャネル幅を薄くする必要があるが、バイポーラトランジスタ型に対して耐圧が低くなるデメリットがある。
なお、上記の３つの先行例は、サブマウント内部に逆過電圧保護素子をどのように形成し、ＬＥＤとどのように接続するのかの具体的開示がない。
【特許文献１】米国特許第５９１４５０１号明細書及び図面
【特許文献２】米国特許第６０５４７１４号明細書及び図面
【特許文献３】特許第３２５７４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、逆電圧（逆過電圧を含む）保護機能を有した高出力・高効率の発光装置の提供であり、特に１本のワイヤータイプの逆電圧保護機能付きサブマウントであること、ＬＥＤチップをパッケージの中心に位置させ、パッケージの小型化、高出力化を可能とすることにある。
【課題を解決するための手段】
【０００７】
本発明は上記の課題を解決するためになされたもので以下の各項の発明からなる。
（１）半導体発光素子に、その逆方向電圧に対する保護回路として、バイポーラトランジスタを備えていることを特徴とする半導体発光装置。
（２）前記保護回路が、バイポーラトランジスタのベースコレクタ間を短絡し、半導体発光素子の極性に対して、エミッタ−ベース間の極性が逆向きになるように半導体素子回路と並列接続されていることを特徴とする上記（１）に記載の半導体発光装置。
（３）半導体発光素子を載置する基板において、前記基板表面近傍にベースコレクタ間を短絡したバイポーラトランジスタを形成し、前記バイポーラトランジスタのエミッタ、コレクタに前記半導体発光素子のアノード、カソードが接続できる電極パッドを前記基板表面に有し、更に前記基板の表面と裏面に外部接続用の電極パッドを有している事を特徴とする半導体発光素子用基板。
（４）前記基板がＳｉであることを特徴とする上記（３）に記載の半導体発光素子用基板。
【０００８】
（５）前記基板が、その上に複数の半導体発光素子がマウント可能であることを特徴とする上記（３）又は（４）に記載の半導体発光素子用基板。
（６）上記（３）〜（５）のいずれかに記載の半導体発光素子用基板上に半導体発光素子を載置した半導体発光装置であって、バイポーラトランジスタと半導体発光素子の極性が逆向き並列となる様に、前記バイポーラトランジスタのエミッタ、コレクタに前記半導体発光素子のアノード、カソードを接続したことを特徴とする半導体発光装置。
（７）上記半導体発光素子がIII-Ｖ族化合物半導体であることを特徴とする上記（１）〜（２）及び（６）のいずれかに記載の半導体発光装置。
（８）半導体発光素子と蛍光体とを組み合わせた上記（１）、（２）、（６）、（７）のいずれかに記載の半導体発光装置。
（９）上記（１）、（２）、（６）、（７）、（８）のいずれかに記載の半導体発光装置を実装してなる半導体発光素子パッケージまたは半導体発光素子モジュール。
【発明の効果】
【０００９】
本発明の発光装置は、基板表面にベースコレクタ間を短絡しかつエミッタ−ベース間に上記半導体発光素子を接続できるｎ型電極パッド、ｐ型電極パッド、バイポーラトランジスタ構造を形成したことにより、従来の２ワイヤーシステムの１ワイヤー化、逆電圧保護回路スペースのコンパクト化、を実現し、特にｓｉｄｅビューパッケージに対し、フリップチップを中心に配置できることにより、高出力化、配光特性の対称化が達成でき、産業上の利用価値は極めて大きい。
逆電圧保護機能を有した１ワイヤー用のサブマウントの実現により、発光素子の静電耐圧に対する信頼性を維持しつつ、小型・大型を問わずいかなる種類のパッケージ、モジュールに対し、更なる高出力・高効率化を可能とする。特に高出力・高効率化に最も有利な、エピ面側に２電極、透明基板側には電極を有しないワイヤーレスのフリップチップ実装用発光素子のポテンシャルを最大限に引き出すことが可能である。
【００１０】
逆電圧保護素子をパッケージ内部に別置きしないので、パッケージの内部空間を半導体発光素子の為に有効活用できる。また、パッケージ中心に半導体発光素子を置く事が可能となったことで、光出力ロスが抑制されると共に、パッケージの光学設計が容易になる効果を生み出す。逆電圧保護素子が発光素子の出射方向に無く、また、逆電圧保護素子の表面を金属光沢面で覆うことができるので、光の吸収がない。更に半導体発光素子の光出射方向にワイヤーがかからない為、光出力ロスが更に避けられる。
また、副次的な効果として、１ワイヤー化により、ワイヤーボンディングに要する時間が半減し、量産性が著しく向上する効果もある。
更に、多くのパッケージメーカーはチップ裏面を導電性ペーストで一様に接着するフェイスアップタイプを実装する設備を所有しているので、実装面側に２個の電極を接続するフリップチップタイプの発光素子がフェイスアップ用のパッケージ製造設備に適用可能となり、フリップチップタイプの発光素子の利用が促進される。
【発明を実施するための最良の形態】
【００１１】
本発明の半導体発光装置（発光装置と略すこともある）は半導体発光素子（発光素子あるいはＬＥＤと略すこともある）に不用意に逆方向電圧がかかった際に、ＬＥＤを保護するために、ＬＥＤにバイポーラトランジスタ（トランジスタと略すこともある）を備えたものである。
以下図面を参照して本発明を具体的に説明する。
図１はＬＥＤが載置される電極表面の平面図、図２は基板下面の平面図、図３は発光装置の断面図、図４は発光装置の平面図である。
図３に示すように例えばｎ＋型Ｓｉ基板２２にｎ型Ｓｉのエピタキシャル層２１が形成される。そしてこのエピタキシャル層２１にｎ＋コレクタ層２０、ｎ＋エミッタ層２３、ｐ＋型ベース層２４からなるトランジスタ１９が形成される。エピタキシャル層２１をなくし、直接基板２２にトランジスタを形成することもできる。図示のトランジスタはｎ−ｐ−ｎ型であるが、ｐ＋型基板にｐ型エピタキシャル層を形成しこのエピタキシャル層にｐ＋コレクタ層、ｐ＋エミッタ層、ｎ＋型ベース層からなるｐ−ｎ−ｐ型のものを用いることもできる。
トランジスタのコレクタ層２０、エミッタ層２３にそれぞれ電極パッド１２が形成される。そしてｎ＋コレクタ層２０とｐベース層２４は電極パッド１２の短絡部２５により導通し、その一方はコレクタ層に、他方はベース層に接続している。図の電極パッドは金属の３層からなる例を示す。
【００１２】
半導体発光素子２６は、基板上に形成された表側電極パッド１２上にｐ型電極、ｎ型電極が短絡しない様にボンディングされる。２７はそのための金バンプである。これは後述の通りＡｕＳｎ共晶ハンダ等別の接続方法でもよい。バンプの位置はバンプ形成時用マーカー１３によって位置決めされる。次いで、基板付きの半導体発光素子は、導電性ペースト、またはハンダを介してパッケージの基板やリードフレーム、あるいはプリント基板やフィルムに形成されたインナーリード２８上や配線パターン３６上にボンディングされる。    基板表面に形成した外部端子接続用電極パッド１２からパッケージのもう一方のインナーリード２８や、もう一方の配線パターン３６まで金属ワイヤー３０にて接続する。３３はアウターリードである。図１において１１は絶縁膜、１４はエミッタ層への接続穴位置、１５はベース層への接続穴位置、１６はコレクタ層への接続穴位置、１７はＬＥＤ配置位置である。基板付きの半導体発光素子の載置に当たっては、発光素子の中心軸とパッケージの中心軸が一致する様にボンディングすることが望ましい。
【００１３】
本発明ではトランジスタとＬＥＤは図から明らかなように並列回路を形成している。そしてそれらの極性が逆になるように配置される。図３の例ではＬＥＤは図面に向かって左側がｐ極、右側がｎ極となる。これによってＬＥＤのｐ極とトランジスタのｎ＋エミッタ層が接続され、ＬＥＤのｎ極とトランジスタのｐベース層が接続されている。
上記の構成において、電圧がＬＥＤに対し順（正）方向に印加されると、電流はＬＥＤのｐ極からｎ極を通り、トランジスタのコレクタ層を通り、基板側に流れる。トランジスタのｎ＋エミッタからｐ＋ベースには電流は流れないので、順方向電圧に対してはトランジスタには電流は流れない。これに対して、逆方向電圧が印加された場合は、ＬＥＤには電流は流れず、基板の裏側電極パッド、基板、エピタキシャル層、コレクタ層、短絡部、ｐ＋ベース層、ｎ＋エミッタ層、表面電極パッドの順に電流が流れる。これによってＬＥＤが逆電圧による損傷から保護される。
【００１４】
バイポーラトランジスタは半導体発光素子の電気特性に合わせて設計される。常用電流域を中心とした半導体発光素子の順方向電圧印加に対して、トランジスタのエミッタ・ベース間の逆方向電圧印加の抵抗値が半導体発光素子の抵抗値より十分高いこと、半導体発光素子の逆方向電圧印加に対して、エミッタ・ベース間の順方向電圧印加の抵抗値が十分低いことが望ましい。
本発明における半導体発光素子用基板は、基板コスト上の理由、バイポーラトランジスタ形成プロセスの安定性の理由で低抵抗Ｓｉ基板とすることが望ましい。Ｓｉ基板にバイポーラトランジスタを形成する技術や設備はＩＣ等のＳｉ電子デバイス産業において成熟しており、これを援用することが有利な為である。低抵抗が望ましい理由は表面電極と裏面電極間の抵抗値を極力下げたい為である。具体的には抵抗率ρ≦０．０１Ωｃｍの低抵抗Ｓｉ基板を用いることが望ましい。よって、ｎ＋型シリコン基板の場合、基板に含まれるドーパントはＳｂまたはＡｓが望ましい。また、Ｓｉ基板は放熱性や、個々の片への切断加工性の点で望ましい。代表的な半導体基板材料の熱伝導率はＳｉ：１６８Ｗ/ｍ・Ｋ、ＧａＡｓ：５４Ｗ/ｍ・Ｋ、ＧａＰ：１１０Ｗ/ｍ・Ｋ、ＩｎＰ：７０Ｗ/ｍ・Ｋ、ＡｌＮ：３０Ｗ/ｍ・Ｋ、である。
【００１５】
本発明における半導体発光素子用基板において、バイポーラトランジスタ構造を形成する為には低抵抗基板の表面に高抵抗のエピ層（エピタキシャル層）を積層することが望ましい。例えば、基板にｎ＋型Ｓｉ基板を用いた場合、高抵抗ｎ型Ｓｉエピ層を積層するのが望ましい。エピ層形成に使用する原料はモノシラン（ＳｉＨ４）が望ましい。別のＳｉ原料である四塩化シリコン（ＳｉＣｌ４）を用いた場合、モノシランに比べ成長温度を２００℃上昇させる必要があり、この結果、Ｓｉ基板からＳｉエピ層に不純物が拡散する度合いが強まる為、Ｓｉエピ膜の厚さを十分厚くする必要が生じる。一方で、基板表面近傍のコレクタ層と基板裏面電極の間の抵抗値を極力下げる為には、Ｓｉエピ層のキャリア濃度は増加できないので、厚さを薄くした方が有利である。従って、モノシランを用い、Ｓｉエピ膜の膜厚を極力薄くする事が望ましい。具体的にはＳｉエピ膜の膜厚は５〜１０μｍである事が望ましい。また、基板の導電タイプと異なる導電タイプであるベース層を形成する都合上、Ｓｉエピ層の抵抗率はρ＝１．５Ωｃｍ〜３．０Ωｃｍの範囲にすることが望ましい。
【００１６】
本発明における半導体発光素子用の逆電圧保護機能付き基板の厚さは、基板の表面から裏面への抵抗値を下げる為、また半導体発光素子からの放熱を考慮すると薄ければ薄い方が望ましい。製造工程で割れない程度まで薄い方が望ましい。例えば、Ｓｉ基板であれば製造工程で割らずに取り扱いができる目安として、１００〜２００μｍ厚が望ましい。この厚さは、光学設計上も重要である。図８にリフレクタ３８を接着形成したパッケージ例の断面構造を示す。リフレクタの加工精度上、リフレクタの凹部の底面付近にはダレが生じ、設計通りの斜面が形成できない。この部分に半導体発光素子の発光面が埋もれてしまった場合、半導体発光素子の側面から出射した光に対してはリフレクタの機能を発揮しない。従って、半導体発光素子の側面から出射した光に対して、本発明の逆電圧保護機能付き基板の大きさ、厚さは重要な意味を持つ。
【００１７】
図７は配線パターンのギャップに必要な幅を０．１５ｍｍ、ワイヤーボンディングの２ｎｄボンディングに必要な放熱性基板側の配線パターン幅を０．２ｍｍ、発光素子の発光面を発光素子下面から０．０１ｍｍ、リフレクタの底面付近のダレ部（図の垂直部）の高さを０．０５ｍｍ、本発明の逆電圧保護機能付き基板の厚さを０．２ｍｍ、とした図である。
発光素子の側面から出た光を漏らさず出射方向に出させる為に、第１に、図８の様に本発明の逆電圧保護機能付き基板の表面（電極面）を半導体発光素子のサイズより十分大きく取り、ほぼ全面に反射金属膜を形成するのが望ましい。反射金属膜はＡｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｕ、Ｃｒ、Ａｌ、Ｓｎ等が含有されているものが望ましい。第２に、本発明の電圧保護機能付き基板の表面に当たらない光に対しては、ダレ部ではないリフレクタ部に光が当たる様（図７の点線）、ダレ部の高さは十分低く、サブマウントの厚さは十分厚くすることが望ましい。
【００１８】
本発明における半導体発光素子用基板の表面にバイポーラトランジスタを形成する方法について、イオン・インプランテーション法よりも熱拡散法が望ましい。情報を取り扱うメモリーや中央演算ユニット（ＣＰＵ）と違い、発光素子はエネルギー変換デバイスである。従って、トランジスタ構造の耐圧は高く設定する必要があるので、トランジスタ構造の層厚は厚くしなければならない。層厚を厚くする場合、熱拡散法はイオン・インプランテーション法より低コストで形成できる為、望ましい。
本発明における半導体発光素子用基板の電極について、基板がｎ＋型Ｓｉ基板の場合、オーミック接触を取るためには、表面電極はＡｌ/Ｔｉであることが望ましい。反射機能をもたせるためＡｌ/Ｔｉ/ＡｇまたはＡｌ/Ｔｉ/Ａｌであることが望ましい。また、裏面電極はＣｒ/Ａｕであることが望ましい。
【００１９】
図１、図５、図８の表面電極は縁部を除去しているが、これはウェハ状態からダイサー等で切断する際のマーカーとする為のストリートである。マーカーを別に準備すれば、ストリートを形成せず、ダイサー等で一括に切断した方がコスト上、あるいは光反射機能上望ましい。裏面電極についても同様に、図２では全面に電極を形成しているが、表面のパターンに一致させて裏面にもストリートを形成しても良い。
【００２０】
本発明における半導体発光素子用基板は、１個の発光素子を載置する基板に限らず、複数個の発光素子が載置される基板でも良い。図５、６に示す様に、基板上の発光素子を直列回路とする場合は、発光素子間の接続は表面電極パターンでの導通とし、裏面電極への接続は端の発光素子のみにすれば良い。基板上の発光素子を並列回路とする場合は、図１、図３の構造を並べた様な配置、即ち各発光素子とも裏面電極へ接続する構造を形成すればよい。直列、並列が混在したマトリックス配置はこれら直列用構造と並列用構造を組み合わせれば良い。マトリックス配置においては、赤、緑、青の発光色を呈する半導体発光素子を配置した構造にも有効である。
本発明における半導体発光素子用基板は、シリコンウエハの様な基板に予め複数個形成し、半導体発光素子をボンディングしてから個片に切断するのが量産の上で望ましい。また、発光素子を基板にボンディングした後、蛍光体を発光素子近傍に付着形成し、その後個片に切断するのも量産の上で望ましい。
【００２１】
本発明における半導体発光素子と逆電圧保護機能付き基板との接合は、後工程でのリフロー接合や信頼性を考えると、Ａｕ等のメタルバンプを介したサーモソニック接合や、ＡｕＳｎ共晶ハンダ等の高温ハンダを介したパルスヒート接合やリフロー接合が望ましい。後工程に問題なければ、より低融点の鉛フリーハンダや、あるいは樹脂をバインダーとした導電性ペーストを利用しても構わない。
【００２２】
本発明における半導体発光素子は、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、スーパールミネッセントダイオード、面発光レーザ（ＶＣＳＥＬ）、等あらゆる発光素子に適用可能である。この発光素子としてはIII−Ｖ族化合物半導体が望ましい。
これらの半導体発光素子の中で、特に静電耐圧に弱いとされる紫外〜青、緑に発光するＡｌＧａＩｎＮ系の高効率発光素子に適用することが望ましい。その他橙〜赤に発光するＡｌＧａＩｎＰ系の高効率発光素子や、ＡｌＧａＡｓ系、ＧａＡｓＰ系、ＧａＰ系の可視光発光素子や、ＧａＡｓ系赤外発光素子に対しても本発明は効果を発揮する。
【００２３】
更に、本発明における半導体発光素子は、発光波長に対して透明な基板上に積層され、エピ面側に高反射率のアノード電極、カソード電極を形成し基板側を光の出射面としたフリップチップが望ましい。半導体発光素子エピタキシャル成長時に用いた透明あるいは不透明の基板を除去したフリップチップも同様に望ましい。基板側を光の出射面としたフリップチップでもエピ面側の１電極と基板側に接続した１本のワイヤーとで通電するタイプや、基板側を実装面としエピ面側から光を出射するフェイスアップタイプのチップについても本発明は効果を発揮する。
また、チップサイズは０．２ｍｍ角以下〜１ｍｍ角を超えるものまで、形状も正方形、長方形、円、楕円などあらゆる大きさ・形の発光素子に効果を発揮する。
本発明による半導体発光素子は、蛍光体と組み合わせても良い。青色の発光素子に対し、黄色発光の蛍光体を適量塗布した白色発光素子や、紫外光の発光素子に対し、赤、緑、青の蛍光体を適量塗布した白色発光素子についても効果が高い。
【００２４】
本発明におけるパッケージは、砲弾型パッケージ（ＤＯＭＥ）、プリント基板（ＰＣＢ基板）を利用した表面実装ダイオードパッケージ（ＳＭＤ）、ＴＯＰタイプやＳＩＤＥビュータイプを初めとする横型のリードフレームを利用したＳＭＤ、パワーＬＥＤパッケージ、カンタイプパッケージ、その他カスタムパッケージなどの単体パッケージや、チップ・オン・ボード（ＴＯＢ）、チップ・オン・フィルム（ＴＯＦ）等、あらゆるパッケージ、モジュールに適用可能である。
本発明においてパッケージとは発光素子チップを１個ないしは密集した複数個を平面上または凹部内に載置し、１個の単体に分離形成した点光源状の電子部品のことを言い、モジュールとは複数個の発光素子チップを分散実装するか、あるいはパッケージを複数個並べて形成した線光源または面光源状の電子部品ユニットのことを指す。
【実施例】
【００２５】
以下に本発明を実施例に基づいて具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
図１、図２、図３に本実施例で作製したｎ型電極パッド、ｐ型電極パッド、バイポーラトランジスタ構造を形成したことを特徴とする半導体発光素子用基板及びその基板を用いた発光装置を示す。本基板は、一般的な熱拡散の手法を利用して以下の手順で形成した。
先ず、ＣＺ法で作製されたＡｓドープの高濃度ｎ＋型Ｓｉ基板２２を準備した。面方位は（１１１）面、基板厚は４５０μm、表面はミラーで裏面は♯１２００のラップ面、抵抗率ρ＝０．００５Ωｃｍである。この基板の表面にモノシランを原料としてＣＶＤ法にてｎ型Ｓｉ膜２１を７μｍエピタキシャル成長した。成長温度は１０００℃である。エピ層の抵抗率はρ＝２Ωｃｍとした。
【００２６】
次に以下の方法にてエピ層表面にＳｉＯ2絶縁膜を形成した。初めに商品名ＯＣＤ  Ｓｉ-Ｆｉｌｍ  ｔｙｐｅ  Ｓｉ−１１０００（ＳｉＯ2濃度：１１．０％）をウェハー表面に滴下し、２５００ｒｐｍ、１５秒間スピンコートした。次いで酸素雰囲気下で８００℃以上、３０分保持し、酸化膜を形成した。ＳｉＯ2膜厚は約５０００Åであった。
これら基板のｎ型Ｓｉエピ層の一部にｐ＋型ベース層２４を形成する為に、フォトリソグラフィー技術によりパターニングを実施した。ネガタイプのフォトレジスト、粘度６０ｃｐのものを使い、２５００ｒｐｍ、２０秒のスピンコートでウェハー表面全体にレジストを塗布する。その後、１００℃、１０分間プリベークをし、マスクアライナーを用いてパターンを露光する。次いでディップ方式によりフォトレジスト膜の一部を除去する。ポストベークは１５０℃、１０分である。
【００２７】
この様にして、パターン形成されたレジスト膜を形成した後、ＳｉＯ2膜除去用のエッチャントとしてＨＦ：ＮＨ4Ｆ＝１：９の混合溶液を準備し、２５℃にて３分エッチングする。超純水で５分間オーバーフローリンスした後、ＨＦ：Ｈ2Ｏ＝１：１２のエッチャントで２５℃、１０秒エッチングし、超純水で５分間オーバーフローリンスした。その後、フォトレジストを除去した。  
この様に形成したレジストパターン開口部にボロン（Ｂ）の拡散源を塗布し熱拡散炉でプレデポジションした。シート抵抗ρｓは約１０Ω/□に調整した。拡散源を除去し、ドライビング工程（酸素雰囲気）でＢをｎ型Ｓｉ膜の所定の深さまで拡散させると同時に基板表面全面に酸化膜を再形成させた。今回、拡散深さは２．０μｍ、シート抵抗が１５Ω/□となるよう調整した。
【００２８】
次にｐ＋型ベース層２４の内部にｎ＋エミッタ層２３を、また基板上にの別の箇所にｎ＋コレクタ層２０を形成する為に、上記ｐ＋ベース層形成時と同様にフォトリソグラフィー技術によりパターン形成されたレジスト膜を形成した。レジスト膜形成後、ＳｉＯ2絶縁膜を除去し、フォトレジストを除去した。
この様に形成したＳｉＯ2のマスクパターン開口部にリン（Ｐ）の拡散源を塗布し、熱拡散炉でプレデポジションした。シート抵抗ρｓは約１４Ω/□に調整した。拡散源を除去し、ドライビング工程（酸素雰囲気）でＰを所定の深さまで拡散させると同時に基板表面全面に酸化膜を再形成させた。今回、拡散深さは１．２μｍ、シート抵抗が８Ω/□となるよう調整した。
【００２９】
基板表面に電極を形成する前に、ｎ＋型エミッタ層、ｐ＋型ベース層、ｎ＋コレクタ層それぞれと導通を取るため、表面全面に形成されたＳｉＯ2絶縁層の一部を上記ｐ＋型ベース層形成時と同様に除去した。
フォトレジストを除去後、基板表面全面にＡｌ、Ｔｉ、Ａｇの順で金属膜を積層形成した。基板温度は１５０℃、真空度は２×１０-5ｔｏｒｒ、使用した金属の純度は９９．９％以上であった。今回、それぞれの層厚は、Ａｌ  ５０００Å、Ｔｉ  １０００Å、Ａｇ  ５０００Åとなるよう調整した。電極パターンの形成は、ｐ＋型ベース層形成時と同様にレジストパターンを形成し、Ｈ3ＰＯ4：ＣＨ3ＣＯＯＨ：ＨＮＯ3：Ｈ2Ｏ＝７５０ｃｃ：１５０ｃｃ：３０ｃｃ：２０ｃｃの混合比のエッチャントで６０秒にてＡｇ膜を除去し、次いでＨ3ＰＯ4  Ｃｏｎｃ.のエッチャントで１５０℃、３秒にてＴｉ／Ａｌを除去した。超純水で１０分間オーバーフローリンスし、その後、フォトレジストを除去した。
【００３０】
Ａｌとｎ型Ｓｉとの導通を図る目的でシンタリングを実施した。その条件はＮ2ガスの流通下、４９０℃、１０分で行った。
この状態でＳｉ基板の裏面を♯１２００でラッピングし、基板厚を１５０μｍまで下げた。
その後、Ｃｒ、Ａｕの順で金属膜を裏面全面に形成した。基板温度は２５０℃、真空度は２×１０-5ｔｏｒｒ、使用した金属の純度は９９．９％以上であった。今回、それぞれの層厚は、Ｃｒ  ５００Å、Ａｕ  １０００Åとなるよう調整した。
以上の様に作製した逆電圧保護回路機能を有した基板の特性を評価した。基板表面に形成した２枚の電極パッドに対し、Ｉｚ＝５ｍＡでＶｚは５．３Ｖ〜６．５Ｖ、Ｉｚ＝０．２５ｍＡでＺｚｋは２．９ｋΩ〜３．６ｋΩ、Ｉｚ＝５ｍＡでＺｚは４０Ω〜５０Ω、Ｖｚ＝３ＶでのＩｒは３．６μＡ〜４．０μＡ、Ｉｆ＝１０ｍＡでのＶｆは０．８Ｖ〜１．０Ｖであった。
【００３１】
次にIII族窒化物半導体からなるフリップチップタイプの青色ＬＥＤを金バンプを用いて基板に実装した。基板裏面と１ワイヤー用の電極パッドに対し、ＬＥＤの順方向を正として印加電流を−３０ｍＡ〜＋３０ｍＡの領域で印加した所、順方向側の電流電圧曲線はＬＥＤ単体と同じ曲線となり、逆方向では保護回路の電流電圧曲線に漸近していく様子が観察され、基板がＬＥＤの逆方向電圧に対する保護素子として機能している事が確かめられた。
更に、これら保護機能付き基板にマウントした青色ＬＥＤを、サイドビューパッケージの中心に実装した所、順方向電流２０ｍＡ印加時で輝度は１４００ｍｃｄを示した。従来のツェナーダイオードを併設した場合は８５０ｍｃｄであり、本発明の効果が示めされた。
【産業上の利用可能性】
【００３２】
ＬＥＤの逆電圧保護回路として、バイポーラトランジスタを用いることにより、配線における１ワイヤー化が可能となり、また逆電圧保護回路スペースのコンパクト化を実現し、フリップチップを中心に配置できることにより、光の高出力化、配光特性の対称化が達成でき、インジケータ、屋外大型ディスプレー、携帯電話のバックライト光源、ヘッドライト、照明光源などに利用できる。
【図面の簡単な説明】
【００３３】
【図１】本発明における基板表面に形成された電極パターンの１例を示す平面図である。
【図２】本発明における基板裏面に形成された電極を示す平面図である。
【図３】本発明の発光装置の断面図である。
【図４】本発明におけるバイポーラトランジスタ型保護素子機能付きサブマウントを用いたサイドビューパッケージの配置の１例を示す平面図である。
【図５】本発明における複数のＬＥＤを載置する基板表面に形成された電極パターンの１例を示す平面図である。本例は３個のＬＥＤを横一列に接続したものである。
【図６】本発明における複数のＬＥＤを載置するバイポーラトランジスタ型保護素子機能付きサブマウントを用いたサイドビューパッケージの配置の１例を示す平面図である。本例は３個のチップを横一列に並べたものである。
【図７】本発明におけるバイポーラトランジスタ型保護素子機能付き基板を用いたパワーパッケージの１例を示す断面図である。
【図８】本発明における基板表面に形成された電極パターンの別の例を示す平面図である。
【図９】従来例におけるツェナーダイオード入りサイドビューパッケージの配置を示す平面図である。
【符号の説明】
【００３４】
１１        絶縁膜
１２        表側電極パッド
１３        バンプ形成時用マーカー
１４        エミッタ層への接続穴位置
１５        ベース層への接続穴位置
１６        コレクタ層への接続穴位置
１７        半導体発光素子配置位置
１８        裏側電極パッド
１９        トランジスタ
２０        ｎ＋コレクタ層
２１        ｎ型エピタキシャル層
２２        ｎ＋基板
２３        ｎ＋エミッタ層
２４        ｐ＋ベース層
２５        短絡部  
２６        発光素子
２７        Ａｕバンプ
２８        インナーリード
２９        ツェナーダイオード
３０        Ａｕ線
３１        過電圧保護機能無しのサブマウント
３３        アウターリード
３４        トランジスタ型保護素子付きサブマウント
３５        絶縁性接着剤
３６        配線パターン  
３７        放熱性基板
３８        リフレクタ
【図１】
2007027357.tif 000003
【図２】
2007027357.tif 000004
【図３】
2007027357.tif 000005
【図４】
2007027357.tif 000006
【図５】
2007027357.tif 000007
【図６】
2007027357.tif 000008
【図７】
2007027357.tif 000009
【図８】
2007027357.tif 000010
【図９】
2007027357.tif 000011