(57)【要約】【課題】効率良くイベントベースの試験をする。【解決手段】被試験デバイスを試験する試験システムであって、被試験デバイスをイベントベースで試験する試験装置と、デバイス出力信号が変化する間隔が試験装置が処理可能な間隔より小さい場合において被試験デバイスと試験装置の間に付加される付加装置とを備え、付加装置は、デバイス入力信号に応じて被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、入力されたデバイス出力信号が変化したか否かを検出する変化検出部と、デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、デバイス出力信号が変化したことに応じて、デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、記憶部から出力イベントを順次読み出して試験装置に入力する読出部とを有する試験システムを提供する。【選択図】図１
2007225554.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験システムであって、
前記被試験デバイスの論理シミュレーションをした結果得られる、前記被試験デバイスへ入力するデバイス入力信号および前記被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得部と、
前記イベントデータに含まれる、前記デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて前記被試験デバイスへ供給する前記デバイス入力信号を生成する信号生成部と、
生成された前記デバイス入力信号を前記被試験デバイスに供給する信号供給部と、
前記デバイス入力信号に応じて前記被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、
入力された前記デバイス出力信号が変化したか否かを検出する変化検出部と、
前記デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、
前記デバイス出力信号が変化したことに応じて、前記デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、
前記記憶部から前記出力イベントを順次読み出す読出部と、
前記被試験デバイスを論理シミュレーションした結果得られる、前記被試験デバイスが出力すべき前記デバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、読み出された前記出力イベントと照合することにより、前記デバイス出力信号が期待値と一致するか否かを判定する良否判定部と
を備える試験システム。
【請求項２】
前記記憶部は、
レジスタまたはメモリにより実現され、前記出力イベントを順次バッファリングするバッファ記憶部と、
前記バッファ記憶部から順次前記出力イベントを呼び出してファイルとして記憶するファイル記憶部と
を有する請求項１に記載の試験システム。
【請求項３】
前記読出部は、前記信号供給部が前記イベントデータに基づく前記デバイス入力信号の供給を終えた後に、前記記憶部から前記出力イベントの読み出しを開始する請求項１に記載の試験システム。
【請求項４】
前記試験デバイスが出力する前記デバイス出力信号を入力して、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む前記出力イベントに変換する変換部と、
前記変換部により変換された前記出力イベント、または、前記読出部により読み出された前記出力イベントのうち予め指定された前記出力イベントを出力する選択部と
を更に備える請求項１に記載の試験システム。
【請求項５】
前記デバイス出力信号が変化する間隔が前記変換部および前記良否判定部が処理可能な間隔より小さい場合において、前記選択部は、前記読出部により読み出された前記出力イベントを選択して出力する請求項４に記載の試験システム。
【請求項６】
前記デバイス出力信号が予め定められたトリガ信号値であるか否かを判定するマッチ判定部を更に備え、
前記記憶部は、前記デバイス出力信号が前記トリガ信号値と一致したことに応じて、前記出力イベントの記憶を開始する
請求項１に記載の試験システム。
【請求項７】
予め定められた基準クロック毎にインクリメントするカウンタと、
前記基準クロックのエッジに対する前記デバイス出力信号の変化タイミングのずれ量を計測する計測部と、
前記デバイス出力信号が変化したタイミングにおける、前記カウンタの値と、前記計測部により計測されたずれ量との組を前記変化タイミングとして出力する変化タイミング出力部と
を更に備える請求項１に記載の試験システム。
【請求項８】
前記デバイス出力信号は、複数ビットからなる信号であり、
前記被試験デバイスにおける前記デバイス出力信号を出力する複数の端子に接触する複数のプローブと、
前記被試験デバイスから前記複数のプローブへ信号が出力されてから前記変化検出部が対応するビットの変化を検出するまでの時間のビット毎の誤差を計測する誤差計測部と
を更に備え、
前記変化タイミング出力部は、各ビットに対応する前記カウンタの値および前記計測部が計測するずれ量に、前記誤差計測部が計測した誤差を補正するための補正値を加える
請求項７に記載の試験システム。
【請求項９】
被試験デバイスを試験する試験システムであって、
前記被試験デバイスをイベントベースで試験する試験装置と、
前記被試験デバイスが出力するデバイス出力信号が変化する間隔が前記試験装置が処理可能な間隔より小さい場合において前記被試験デバイスと前記試験装置の間に付加される付加装置と
を備え、
前記試験装置は、
前記被試験デバイスへ入力するデバイス入力信号および前記被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得部と、
前記イベントデータに含まれる、前記デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて前記被試験デバイスへ供給する前記デバイス入力信号を生成する信号生成部と、
生成された前記デバイス入力信号を前記被試験デバイスに供給する信号供給部と、
前記被試験デバイスが出力するデバイス出力信号を入力して、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む出力イベントに変換する変換部と、
前記変換部により変換された前記出力イベント、または、外部から入力された前記出力イベントのうち予め選択された前記出力イベントを出力する選択部と、
被試験デバイスへの信号供給と並行して、前記被試験デバイスが出力すべき前記デバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、前記選択部から出力された前記出力イベントと照合することにより、前記デバイス出力信号が期待値と一致するか否かを判定する良否判定部と
を有し、
前記付加装置は、
前記デバイス入力信号に応じて前記被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、
入力された前記デバイス出力信号が変化したか否かを検出する変化検出部と、
前記デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、
前記デバイス出力信号が変化したことに応じて、前記デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、
前記記憶部から前記出力イベントを順次読み出して前記試験装置に入力する読出部と
を有する試験システム。
【請求項１０】
被試験デバイスをイベントベースで試験する試験装置に付加される付加装置であって、
前記試験装置は、
前記被試験デバイスへ入力するデバイス入力信号および前記被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得部と、
前記イベントデータに含まれる、前記デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて前記被試験デバイスへ供給する前記デバイス入力信号を生成する信号生成部と、
生成された前記デバイス入力信号を前記被試験デバイスに供給する信号供給部と、
被試験デバイスが出力するデバイス出力信号を入力して、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む出力イベントに変換する変換部と、
前記変換部により変換された前記出力イベント、または、外部から入力された前記出力イベントのうち予め選択された前記出力イベントを出力する選択部と、
被試験デバイスへの信号供給と並行して、前記被試験デバイスが出力すべき前記デバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、前記選択部から出力された前記出力イベントと照合することにより、前記デバイス出力信号が期待値と一致するか否かを判定する良否判定部と
を備えるものであり、
当該付加装置は、前記デバイス出力信号が変化する間隔が前記試験装置が処理可能な間隔より小さい場合において前記被試験デバイスと前記試験装置の間に付加されるものであって、
前記デバイス入力信号に応じて前記被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、
入力された前記デバイス出力信号が変化したか否かを検出する変化検出部と、
前記デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、
前記デバイス出力信号が変化したことに応じて、前記デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、
前記記憶部から前記出力イベントを順次読み出して前記試験装置に入力する読出部と
を備える付加装置。
【請求項１１】
被試験デバイスを試験システムにより試験する試験方法であって、
前記被試験デバイスの論理シミュレーションをした結果得られる、前記被試験デバイスへ入力するデバイス入力信号および前記被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得段階と、
前記イベントデータに含まれる、前記デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて前記被試験デバイスへ供給する前記デバイス入力信号を生成する信号生成段階と、
生成された前記デバイス入力信号を前記被試験デバイスに供給する信号供給段階と、
前記デバイス入力信号に応じて前記被試験デバイスが出力するデバイス出力信号を入力する信号入力段階と、
入力された前記デバイス出力信号が変化したか否かを検出する変化検出段階と、
前記デバイス出力信号の変化タイミングを検出する変化タイミング検出段階と、
前記デバイス出力信号が変化したことに応じて、前記デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶段階と、
前記記憶段階において記憶された前記出力イベントを順次読み出す読出段階と、
前記被試験デバイスを論理シミュレーションした結果得られる、前記被試験デバイスが出力すべき前記デバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、読み出された前記出力イベントと照合することにより、前記デバイス出力信号が期待値と一致するか否かを判定する良否判定段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験システム、付加装置および試験方法に関する。特に本発明は、論理シミュレーションをした結果得られるイベントデータに基づき被試験デバイスを試験する試験システム、付加装置および試験方法に関する。
【背景技術】
【０００２】
従来より、イベントドリブン型の試験装置が知られている（例えば、特許文献１参照。）。イベントドリブン型の試験装置は、被試験デバイス（ＤＵＴ）の入力信号の変化タイミングおよび変化後の信号値の組を複数含むイベントデータに基づき試験信号を発生して、被試験デバイス（ＤＵＴ）を試験する。イベントデータは、論理シミュレータ（例えば、特許文献２参照。）によってＤＵＴの設計データに対して論理シミュレーションをすることにより得ることができる。イベントドリブン型の試験装置によれば、試験パターンを直接作成しなくてよいので、試験パターンの作成労力を軽減することができる。
【０００３】
【特許文献１】特開２００１−６７３９５号公報
【特許文献２】特開平８−２７８９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来のイベントドリブン型の試験装置は、ＤＵＴの出力信号をイベントデータに変換して期待値となるイベントと照合するので、変換および照合処理に一定時間を要してしまう。従って、高速な試験装置を実現すると、高価になってしまっていた。
【０００５】
そこで本発明は、上記の課題を解決することのできる試験システム、付加装置および試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１形態においては、被試験デバイスを試験する試験システムであって、被試験デバイスの論理シミュレーションをした結果得られる、被試験デバイスへ入力するデバイス入力信号および被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得部と、イベントデータに含まれる、デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて被試験デバイスへ供給するデバイス入力信号を生成する信号生成部と、生成されたデバイス入力信号を被試験デバイスに供給する信号供給部と、デバイス入力信号に応じて被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、入力されたデバイス出力信号が変化したか否かを検出する変化検出部と、デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、デバイス出力信号が変化したことに応じて、デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、記憶部から出力イベントを順次読み出す読出部と、被試験デバイスを論理シミュレーションした結果得られる、被試験デバイスが出力すべきデバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、読み出された出力イベントと照合することにより、デバイス出力信号が期待値と一致するか否かを判定する良否判定部とを備える試験システムを提供する。
【０００７】
記憶部は、レジスタまたはメモリにより実現され、出力イベントを順次バッファリングするバッファ記憶部と、バッファ記憶部から順次出力イベントを呼び出してファイルとして記憶するファイル記憶部とを有してよい。読出部は、信号供給部がイベントデータに基づくデバイス入力信号の供給を終えた後に、記憶部から出力イベントの読み出しを開始してよい。
【０００８】
試験システムは、試験デバイスが出力するデバイス出力信号を入力して、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む出力イベントに変換する変換部と、変換部により変換された出力イベント、または、読出部により読み出された出力イベントのうち予め指定された出力イベントを出力する選択部とを更に備えてよい。デバイス出力信号が変化する間隔が変換部および良否判定部が処理可能な間隔より小さい場合において、選択部は、読出部により読み出された出力イベントを選択して出力してよい。
【０００９】
試験システムは、デバイス出力信号が予め定められたトリガ信号値であるか否かを判定するマッチ判定部を更に備え、記憶部は、デバイス出力信号がトリガ信号値と一致したことに応じて、出力イベントの記憶を開始してよい。試験システムは、予め定められた基準クロック毎にインクリメントするカウンタと、基準クロックのエッジに対するデバイス出力信号の変化タイミングのずれ量を計測する計測部と、デバイス出力信号が変化したタイミングにおける、カウンタの値と、計測部により計測されたずれ量との組を変化タイミングとして出力する変化タイミング出力部とを更に備えてよい。
【００１０】
デバイス出力信号は、複数ビットからなる信号であり、被試験デバイスにおけるデバイス出力信号を出力する複数の端子に接触する複数のプローブと、被試験デバイスから複数のプローブへ信号が出力されてから変化検出部が対応するビットの変化を検出するまでの時間のビット毎の誤差を計測する誤差計測部とを更に備え、変化タイミング出力部は、各ビットに対応するカウンタの値および計測部が計測するずれ量に、誤差計測部が計測した誤差を補正するための補正値を加えてよい。
【００１１】
上記課題を解決するために、本発明の第２形態においては、被試験デバイスを試験する試験システムであって、被試験デバイスをイベントベースで試験する試験装置と、被試験デバイスが出力するデバイス出力信号が変化する間隔が試験装置が処理可能な間隔より小さい場合において被試験デバイスと試験装置の間に付加される付加装置とを備え、試験装置は、被試験デバイスへ入力するデバイス入力信号および被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得部と、イベントデータに含まれる、デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて被試験デバイスへ供給するデバイス入力信号を生成する信号生成部と、生成されたデバイス入力信号を被試験デバイスに供給する信号供給部と、被試験デバイスが出力するデバイス出力信号を入力して、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む出力イベントに変換する変換部と、変換部により変換された出力イベント、または、外部から入力された出力イベントのうち予め選択された出力イベントを出力する選択部と、被試験デバイスへの信号供給と並行して、被試験デバイスが出力すべきデバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、選択部から出力された出力イベントと照合することにより、デバイス出力信号が期待値と一致するか否かを判定する良否判定部とを有し、付加装置は、デバイス入力信号に応じて被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、入力されたデバイス出力信号が変化したか否かを検出する変化検出部と、デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、デバイス出力信号が変化したことに応じて、デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、記憶部から出力イベントを順次読み出して試験装置に入力する読出部とを有してよい。
【００１２】
上記課題を解決するために、本発明の第３形態においては、被試験デバイスをイベントベースで試験する試験装置に付加される付加装置であって、試験装置は、被試験デバイスへ入力するデバイス入力信号および被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得部と、イベントデータに含まれる、デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて被試験デバイスへ供給するデバイス入力信号を生成する信号生成部と、生成されたデバイス入力信号を被試験デバイスに供給する信号供給部と、被試験デバイスが出力するデバイス出力信号を入力して、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む出力イベントに変換する変換部と、変換部により変換された出力イベント、または、外部から入力された出力イベントのうち予め選択された出力イベントを出力する選択部と、被試験デバイスへの信号供給と並行して、被試験デバイスが出力すべきデバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、選択部から出力された出力イベントと照合することにより、デバイス出力信号が期待値と一致するか否かを判定する良否判定部とを備えるものであり、当該付加装置は、デバイス出力信号が変化する間隔が試験装置が処理可能な間隔より小さい場合において被試験デバイスと試験装置の間に付加されるものであって、デバイス入力信号に応じて被試験デバイスが出力するデバイス出力信号を入力する信号入力部と、入力されたデバイス出力信号が変化したか否かを検出する変化検出部と、デバイス出力信号の変化タイミングを検出する変化タイミング検出部と、  デバイス出力信号が変化したことに応じて、デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶部と、記憶部から出力イベントを順次読み出して試験装置に入力する読出部とを備えてよい。
【００１３】
上記課題を解決するために、本発明の第４形態においては、被試験デバイスを試験システムにより試験する試験方法であって、被試験デバイスの論理シミュレーションをした結果得られる、被試験デバイスへ入力するデバイス入力信号および被試験デバイスが出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを取得するイベントデータ取得段階と、イベントデータに含まれる、デバイス入力信号の変化タイミングおよび変化後の信号値を含む入力イベントに基づいて被試験デバイスへ供給するデバイス入力信号を生成する信号生成段階と、生成されたデバイス入力信号を被試験デバイスに供給する信号供給段階と、デバイス入力信号に応じて被試験デバイスが出力するデバイス出力信号を入力する信号入力段階と、入力されたデバイス出力信号が変化したか否かを検出する変化検出段階と、デバイス出力信号の変化タイミングを検出する変化タイミング検出段階と、デバイス出力信号が変化したことに応じて、デバイス出力信号の変化タイミングおよび変化後の信号値を出力イベントとして順次記憶していく記憶段階と、記憶段階において記憶された出力イベントを順次読み出す読出段階と、被試験デバイスを論理シミュレーションした結果得られる、被試験デバイスが出力すべきデバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、読み出された出力イベントと照合することにより、デバイス出力信号が期待値と一致するか否かを判定する良否判定段階とを備えてよい。
【００１４】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１５】
本発明によれば、効率良くイベントベースの試験をすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１７】
図１は、本実施形態に係る試験システム３０の構成を、被試験デバイス１０、システムボード１２および論理シミュレータ２０とともに示す。被試験デバイス１０は、試験対象となる論理回路を実装する。被試験デバイス１０は、周辺回路が配置されたシステムボード１２に搭載されて、当該周辺回路と共に動作した状態で試験がされてよい。これにより、被試験デバイス１０および周辺回路が共に動作することにより発生する不良を検出できる。なお、システムボード１２は、実際に使用する装置と同一の形態であってよい。また、これに代えて、被試験デバイス１０は、試験用基板であるパフォーマンスボードに搭載されて試験がされてもよい。これにより、被試験デバイス１０が単体で動作することにより発生する不良を検出することができる。
【００１８】
論理シミュレータ２０は、被試験デバイス１０の設計データを論理シミュレーションする。論理シミュレータ２０は、被試験デバイス１０の論理シミュレーションをした結果、被試験デバイス１０へ入力するデバイス入力信号および被試験デバイス１０が出力するデバイス出力信号のそれぞれについての変化タイミングおよび変化後の信号値の組を複数含むイベントデータを得ることができる。
【００１９】
試験システム３０は、被試験デバイス１０を試験する。試験システム３０は、試験装置３２と、付加装置３４とを備える。
試験装置３２は、被試験デバイス１０をイベントベースで試験する。すなわち、試験装置３２は、イベントデータに基づき試験信号を生成して被試験デバイス１０に供給し、供給した試験信号に応じた出力信号を被試験デバイス１０から取得し、取得した出力信号をイベントデータに変換して期待値イベントと照合する。イベントベースで試験する試験装置３２によれば、利用者が試験パターンを直接作成せずに被試験デバイス１０を試験することができる。
【００２０】
試験装置３２は、イベントデータ取得部４２と、信号生成部４４と、信号供給部４６と、変換部４８と、選択部５０と、良否判定部５２とを有する。イベントデータ取得部４２は、被試験デバイス１０の論理シミュレーションをした結果得られるイベントデータを、論理シミュレータ２０から取得する。より具体的には、イベントデータ取得部４２は、被試験デバイス１０に対して試験信号として入力すべきデバイス入力信号についての変化タイミングおよび変化後の信号値を含む入力イベントを、論理シミュレータ２０から取得する。さらに、イベントデータ取得部４２は、デバイス入力信号に応じて被試験デバイス１０が出力すべきデバイス出力信号についての変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、論理シミュレータ２０から取得する。
【００２１】
信号生成部４４は、イベントデータ取得部４２により取得されたイベントデータに含まれる入力イベントに基づいて信号波形を形成することにより、被試験デバイス１０へ供給するデバイス入力信号を生成する。信号供給部４６は、信号生成部４４により生成されたデバイス入力信号を被試験デバイス１０に供給する。変換部４８は、デバイス入力信号の供給に応じて被試験デバイス１０が出力するデバイス出力信号を入力する。そして、変換部４８は、当該デバイス出力信号の変化タイミングおよび変化後の信号値を含む出力イベントに変換する。
【００２２】
選択部５０は、信号供給部４６および外部から出力イベントを入力する。より具体的には、選択部５０は、信号供給部４６および付加装置３４から出力イベントを入力する。選択部５０は、変換部４８により変換された出力イベント、または、外部から入力された出力イベントのうち、予め選択された出力イベントを出力する。一例として、被試験デバイス１０から入力したデバイス出力信号が変化する間隔が変換部４８および良否判定部５２が処理可能な間隔より小さい場合において、当該選択部５０は、付加装置３４から入力した出力イベントを選択して出力する。
【００２３】
例えば、変換部４８および良否判定部５２により費やされる処理時間よりも、デバイス出力信号が変化する間隔が短い場合、選択部５０は、付加装置３４から出力された出力イベントを選択して出力する。また、例えば、選択部５０は、イベントデータ取得部４２により取得されたイベントデータを参照して、被試験デバイス１０から出力されるべき出力イベントの時間間隔が規定値以下の場合、付加装置３４から入力した出力イベントを選択して出力してよい。
【００２４】
良否判定部５２は、被試験デバイス１０への信号供給と並行して、被試験デバイス１０が出力すべきデバイス出力信号の変化タイミングおよび変化後の信号値を含むイベントを期待値イベントとして、選択部５０から出力された出力イベントと照合することにより、デバイス出力信号が期待値と一致するか否かを判定する。すなわち、良否判定部５２は、選択部５０を介して入力した出力イベントを、イベントデータ取得部４２により取得された期待値イベントと照合して、被試験デバイス１０の良否を判定する。
【００２５】
良否判定部５２は、出力イベントと期待値イベントとが相違することにより不良を検出した場合、相違した出力イベントを論理シミュレータ２０に供給してもよい。これにより、論理シミュレータ２０は、被試験デバイス１０に対する試験結果を参照して、設計データ上における不具合を修正することができる。さらに、論理シミュレータ２０は、誤りを出力した論理回路を逆からたどって、相違するデータを出力した原因となる論理回路を検出することができる。
【００２６】
付加装置３４は、デバイス出力信号が変化する間隔が試験装置３２が処理可能な間隔より小さい場合において被試験デバイス１０と試験装置３２の間に付加される。付加装置３４は、一例として、試験装置３２と被試験デバイス１０との間に信号線で接続されることにより付加されてもよいし、試験装置３２に対して機械的に装着されることにより付加されてもよいし、予め試験装置３２と一体化されており、自動又は手動のセレクタで切り換えられることにより付加されてもよい。
【００２７】
付加装置３４は、信号入力部５４と、変化検出部５６と、変化タイミング検出部５８と、記憶部６０と、マッチ判定部６２と、読出部６４とを有する。信号入力部５４は、デバイス入力信号に応じて被試験デバイス１０が出力するデバイス出力信号を入力するとともに、信号供給部４６が出力するデバイス入力信号を入力する。以下、信号入力部５４により入力されたデバイス出力信号およびデバイス入力信号の２つの信号を示す場合には、デバイス入出力信号と呼ぶ。なお、信号入力部５４は、デバイス出力信号のみを入力してもよい。
変化検出部５６は、信号入力部５４により入力されたデバイス入出力信号が変化したか否かを検出する。変化検出部５６は、デバイス入出力信号が２値信号であれば、デバイス入出力信号における０→１への変化および１→０への変化を検出する。
【００２８】
変化タイミング検出部５８は、信号入力部５４により入力されたデバイス入出力信号の変化タイミングを検出する。変化タイミング検出部５８は、一例として、基準時刻から対応する変化点までの経過時間により表された変化タイミングを検出してもよいし、直前の変化点から対応する変化点までの時間差により表された変化タイミングを検出してもよい。
【００２９】
記憶部６０は、デバイス入出力信号が変化したことに応じて、デバイス入出力信号の変化タイミングおよび変化後の信号値の組を入力イベントおよび出力イベントとして順次記憶していく。記憶部６０が記憶する入力イベントおよび出力イベントの２つのイベントを示す場合には、以下、入出力イベントと呼ぶ。なお、記憶部６０は、出力イベントのみを記憶してもよい。
また、記憶部６０は、複数の入出力イベントをファイル化して記憶してよい。これにより、記憶部６０は、大量の入出力イベントを記憶することができる。
【００３０】
マッチ判定部６２は、デバイス入出力信号が予め定められたトリガ信号値であるか否かを判定する。記憶部６０は、デバイス入出力信号がトリガ信号値と一致したことに応じて、入出力イベントの記憶を開始してよい。これに代えてまたはこれに加えて、記憶部６０は、デバイス入出力信号がトリガ信号値と一致したことに応じて、入出力イベントの記憶を終了してよい。これにより、記憶部６０は、出力イベントを良否判定の対象に絞り込んで記憶することができる。
【００３１】
読出部６４は、記憶部６０から出力イベントを順次読み出して、読み出した出力イベントを順次に試験装置３２に入力する。読出部６４は、一例として、信号供給部４６がイベントデータに基づくデバイス入力信号の供給を終えた後に、記憶部６０から出力イベントの読み出しを開始してよい。また、読出部６４は、記憶部６０から入出力イベントを読み出して、論理シミュレータ２０に入力してよい。これにより、被試験デバイス１０が発生する入出力イベントを参照して、設計データを修正することができる。
【００３２】
なお、付加装置３４は、デバイス入出力信号が複数ビットからなる信号である場合、それぞれのビットの信号に対応して複数の信号入力部５４、変化検出部５６および変化タイミング検出部５８を有してよい。また、付加装置３４は、デバイス入出力信号が複数ビットからなる信号である場合、複数ビットのグループ毎に、信号入力部５４、変化検出部５６および変化タイミング検出部５８を有してもよい。
【００３３】
このような試験システム３０によれば、試験装置３２が入力イベントに基づきデバイス入力信号を生成して被試験デバイス１０に供給する。そして、試験装置３２は、デバイス入力信号に応じて被試験デバイス１０から出力されたデバイス出力信号を出力イベントに変換し、変換した出力イベントを期待値イベントと照合して良否判定する。これにより、試験システム３０によれば、イベントベースで被試験デバイス１０を試験することができる。
【００３４】
さらに、試験システム３０によれば、デバイス出力信号が変化する間隔が試験装置３２が処理可能な間隔より小さい場合において、付加装置３４が被試験デバイス１０と試験装置３２との間に付加される。付加装置３４は、被試験デバイス１０から出力されたデバイス出力信号を出力イベントに変換して、記憶部６０に順次記憶する。付加装置３４は、記憶部６０が記憶した出力イベントを順次読み出して試験装置３２に入力する。そして、試験装置３２は、付加装置３４から入力した出力イベントを期待値イベントと照合して良否判定する。
【００３５】
これにより、試験システム３０によれば、デバイス出力信号が変化する間隔が試験装置３２が処理可能な間隔より小さい場合であっても、デバイス出力信号の速度を遅くさせずに、効率良くに試験できる。従って、試験システム３０によれば、試験時間を短縮できる。さらに、試験システム３０によれば、被試験デバイス１０の出力イベントを記憶部６０により記憶するので、大量の試験結果を記憶することができる。従って、発生頻度の低い不良が発生した場合であっても、記憶した出力イベントを参照することによって、不良原因を容易に解析できる。
【００３６】
図２は、本実施形態に係る変化タイミング検出部５８および記憶部６０の構成の一例を、変化検出部５６とともに示す。変化タイミング検出部５８は、カウンタ７０と、計測部７２と、変化タイミング出力部７４とを含んでよい。カウンタ７０は、内部に記憶するカウント値を、予め定められた基準クロック毎にインクリメントする。カウンタ７０は、一例として、開始時刻等の基準時刻において内部に記憶するカウント値をリセットして、その後リセットせずにインクリメントを継続してもよいし、デバイス入出力信号が変化する毎に内部に記憶するカウント値をリセットしてもよい。
【００３７】
計測部７２は、基準クロックのエッジに対するデバイス入出力信号の変化タイミングのずれ量を計測する。計測部７２は、一例として、デバイス入出力信号が変化した時点の直前に発生した基準クロックのエッジと、当該変化した時点との時間差を、基準クロックの周期未満の精度で計測し、計測した値をずれ量として出力してよい。
【００３８】
変化タイミング出力部７４は、デバイス入出力信号が変化したタイミングにおける、カウンタ７０の値と、計測部７２により計測されたずれ量との組を変化タイミングとして出力する。変化タイミング出力部７４は、一例として、デバイス入出力信号が変化したタイミングで計測部７２により検出されたずれ量と、当該タイミングにおける変化タイミング出力部７４のカウント値とをそれぞれ取り込み、取り込んだずれ量とカウント値とを一組にして出力してよい。このような変化タイミング検出部５８によれば、デバイス入出力信号の変化の間隔が短い場合であっても、変化タイミングを検出することができる。
【００３９】
記憶部６０は、バッファ記憶部７６と、ファイル記憶部７８とを含んでよい。バッファ記憶部７６は、レジスタまたはメモリにより実現され、入出力イベントを順次バッファリングする。バッファ記憶部７６は、一例として、それぞれがレジスタまたはメモリにより実現された、カウント値記憶部８２と、ずれ量記憶部８４と、信号値記憶部８６とを有してよい。
【００４０】
信号値記憶部８６は、デバイス入出力信号が変化したタイミングにおけるカウント値を、変化タイミング出力部７４から取得して記憶する。ずれ量記憶部８４は、デバイス入出力信号が変化したタイミングにおけるずれ量を、変化タイミング出力部７４から取得して記憶する。カウント値記憶部８２は、デバイス入出力信号における変化したタイミングの後の信号値を順次に取り込む。そして、カウント値記憶部８２、ずれ量記憶部８４および信号値記憶部８６は、カウント値、ずれ量および信号値を互いに対応付けて、入出力イベントとして記憶する。
【００４１】
ファイル記憶部７８は、バッファ記憶部７６から順次入出力イベントを呼び出して、複数の入出力イベントが所定の形式で記述されたファイル８８に変換する。そして、ファイル記憶部７８は、ハードディスク等の大容量記憶デバイスに変換したファイル８８を記憶する。これにより、ファイル記憶部７８は、入出力イベントをファイル８８として記憶することができる。
【００４２】
このような記憶部６０によれば、レジスタまたはメモリにより入出力イベントをバッファリングするので、デバイス入出力信号の変化の間隔が短い場合であっても、出力インベントを取り込むことができる。さらに、記憶部６０によれば、入出力イベントをファイル化するので、大量の入出力イベントを記憶することができる。
【００４３】
図３は、計測部７２の構成の一例を示す。計測部７２は、第１〜第ＮのＮ個（Ｎは２以上の整数。）の遅延素子９０−１〜９０−Ｎと、第１〜第Ｎフリップフロップ９２−１〜９２−Ｎと、第１エンコーダ９４とを有してよい。第１〜第Ｎ遅延素子９０−１〜９０−Ｎは、直列に接続され、最前段から基準クロック（例えば周期（Ｔ））を入力する。そして、第１〜第Ｎ遅延素子９０−１〜９０−Ｎは、それぞれが前段の素子から入力した基準クロックをＮ／Ｔ時間ずつ遅延して、後段の素子に出力する。これにより、第１〜第Ｎ遅延素子９０−１〜９０−Ｎは、基準クロックのエッジを、Ｎ／Ｔ時間ずつ順次に後段に伝送することができる。
【００４４】
第１〜第Ｎフリップフロップ９２−１〜９２−Ｎは、第１〜第Ｎ遅延素子９０−１〜９０−Ｎのそれぞれに対応して設けられる。第１〜第Ｎフリップフロップ９２−１〜９２−Ｎのそれぞれは、対応する遅延素子９０の出力信号をデータ入力端に入力し、デバイス入出力信号の変化を示すパルスをクロック端に入力する。そして、第１〜第Ｎフリップフロップ９２−１〜９２−Ｎのそれぞれは、対応する遅延素子９０の出力信号を、デバイス入出力信号の変化のタイミングにおいて取り込む。これにより、第１〜第Ｎフリップフロップ９２−１〜９２−Ｎは、デバイス入出力信号が変化したタイミングにおける、第１から第Ｎ遅延素子９０−１〜９０−Ｎ上の基準クロックのエッジの伝送位置を検出することができる。
【００４５】
第１エンコーダ９４は、第１〜第Ｎフリップフロップ９２−１〜９２−Ｎが取り込んだ値に基づき、基準クロックのエッジとデバイス入出力信号の変化点との時間差を算出して、ずれ量として出力する。より具体的には、第１エンコーダ９４は、デバイス入出力信号が変化したタイミングにおける基準クロックのエッジの伝送位置から何段目の遅延素子まで遅延されたかを検出し、検出した段数に基づき基準クロックのエッジからデバイス入出力信号が変化するまでの時間差を換算する。そして、第１エンコーダ９４は、換算した時間差をずれ量として出力する。
【００４６】
このような構成の計測部７２によれば、基準クロックのエッジに対するデバイス入出力信号の変化タイミングのずれ量を、基準クロックの周期未満の精度で計測して出力することができる。
【００４７】
図４は、計測部７２の構成の他の一例を示す。計測部７２は、ランプ発生器９６と、サンプル／ホールド回路９８と、アナログ／デジタルコンバータ１００と、第２エンコーダ１０２とを有してよい。ランプ発生器９６は、所定の傾きで出力電圧を直線的に変化させ、基準クロックのエッジが入力すると出力電圧を初期値にリセットする。すなわち、ランプ発生器９６は、基準クロックに同期したランプ波形の電圧を発生する。
【００４８】
サンプル／ホールド回路９８は、ランプ発生器９６の出力電圧を入力する。そして、サンプル／ホールド回路９８は、デバイス入出力信号の変化を示すパルスの入力タイミングにおいて、入力した出力電圧をホールドする。アナログ／デジタルコンバータ１００は、サンプル／ホールド回路９８によりホールドされた電圧を、デジタル値に変換する。この場合において、アナログ／デジタルコンバータ１００は、基準クロックの周期に対して十分に短い時間で、アナログ値をデジタル値に変換する。
【００４９】
第２エンコーダ１０２は、アナログ／デジタルコンバータ１００によりデジタル値に変換された値に基づき、基準クロックのエッジとデバイス入出力信号の変化点との時間差を算出して、算出した時間差をずれ量として出力する。例えば第２エンコーダ１０２は、ランプ発生器９６が基準クロックの１周期（Ｔ）で変化させる電圧（Ｍ）に対する、デバイス入出力信号の変化したタイミングでホールドした電圧（ｍ）の割合（ｍ／Ｍ）を算出し、算出した割合（ｍ／Ｍ）に対して基準クロックの１周期の時間（Ｔ）を乗ずる。これにより、第２エンコーダ１０２によれば、デバイス入出力信号の変化点の直前の基準クロックのエッジから、当該変化点までのずれ量を算出することができる。
【００５０】
このような構成の計測部７２によれば、基準クロックのエッジに対するデバイス入出力信号の変化タイミングのずれ量を、基準クロックの周期未満の精度で計測して出力することができる。
【００５１】
図５は、本実施形態の変形例に係る付加装置３４の構成を、被試験デバイス１０とともに示す。本変形例は、図１及び図２に示した同一の符号と略同一の構成及び機能を採るため、以下相違点を除き説明を省略する。
【００５２】
付加装置３４は、デバイス入出力信号が複数ビットからなる信号である場合、それぞれの信号に対応して信号入力部５４、変化検出部５６および変化タイミング検出部５８を有してよい。また、付加装置３４は、デバイス入出力信号が複数ビットからなる信号である場合、プローブ１１０と、誤差計測部１１２とを更に有してよい。
【００５３】
プローブ１１０は、被試験デバイス１０におけるデバイス入出力信号を出力する複数の端子に接触する。プローブ１１０は、被試験デバイス１０のそれぞれの端子から出力された信号を検出する。そして、信号入力部５４のそれぞれは、対応するプローブ１１０を介して被試験デバイス１０の出力信号を入力する。誤差計測部１１２は、被試験デバイス１０から複数のプローブ１１０へ信号が出力されてから変化検出部５６が対応するビットの変化を検出するまでの時間のビット毎の誤差を計測する。誤差計測部１１２は、一例として、試験開始前等の初期設定時において、被試験デバイス１０の各端子からタイミングが時間的に揃った出力信号を発生させ、当該出力信号を変化検出部５６から検出する。そして、誤差計測部１１２は、被試験デバイス１０の端子から変化検出部５６までの信号伝達時間のビット毎の誤差を計測する。
【００５４】
そして、試験時において、それぞれのビットに対応した変化タイミング検出部５８内の変化タイミング出力部７４は、各ビットに対応するカウンタ７０の値および計測部７２が計測するずれ量に、誤差計測部１１２が計測した誤差を補正するための補正値を加える。これにより、本変形例に係る付加装置３４によれば、各ビットの信号伝送の遅延量の違いによる誤差を補正することができる。従って、付加装置３４によれば、出力イベントの発生時間を正確に生成して記憶することができる。
【００５５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態に係る試験システム３０の構成を、被試験デバイス１０、システムボード１２および論理シミュレータ２０とともに示す。
【図２】本発明の実施形態に係る変化タイミング検出部５８および記憶部６０の構成の一例を、変化検出部５６とともに示す。
【図３】計測部７２の構成の一例を示す。
【図４】計測部７２の構成の他の一例を示す。
【図５】変形例に係る付加装置３４の構成を、被試験デバイス１０とともに示す。
【符号の説明】
【００５７】
１０  被試験デバイス
１２  システムボード
２０  論理シミュレータ
３０  試験システム
３２  試験装置
３４  付加装置
４２  イベントデータ取得部
４４  信号生成部
４６  信号供給部
４８  変換部
５０  選択部
５２  良否判定部
５４  信号入力部
５６  変化検出部
５８  変化タイミング検出部
６０  記憶部
６２  マッチ判定部
６４  読出部
７０  カウンタ
７２  計測部
７４  変化タイミング出力部
７６  バッファ記憶部
７８  ファイル記憶部
８２  カウント値記憶部
８４  ずれ量記憶部
８６  信号値記憶部
８８  ファイル
９０  遅延素子
９２  フリップフロップ
９４  第１エンコーダ
９６  ランプ発生器
９８  サンプル／ホールド回路
１００  アナログ／デジタルコンバータ
１０２  第２エンコーダ
１１０  プローブ
１１２  誤差計測部
【図１】
2007225554.tif 000003
【図２】
2007225554.tif 000004
【図３】
2007225554.tif 000005
【図４】
2007225554.tif 000006
【図５】
2007225554.tif 000007