(57)【要約】【課題】薄膜化される素子形成層のメタル汚染を防止してデバイス特性の劣化をなくし、素子形成層の厚さの均一性を向上させる半導体基板、半導体装置及び固体撮像装置を提供する。【解決手段】半導体装置及び固体撮像装置の半導体基板１０を素子形成層１１と素子形成層１１の一方の面に積層され素子形成層１１の補強を兼ねる薄膜化用除去層１２とを有する構造にし、素子形成層１１と薄膜化用除去層１２との間にゲッタリング層１３を設ける。素子形成層１１にデバイスを形成した後は、薄膜化用除去層１２を除去して半導体基板１０を薄膜化する。また、固体撮像装置の半導体基板１０においては、ゲッタリング層１３と接する素子形成層１１の面にゲッタリング層１３を覆うように正孔蓄積層１４を設ける。【選択図】図３
2007088450.tif 000002
【特許請求の範囲】
【請求項１】
デバイスが形成される素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板であって、
前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を設けた、
ことを特徴とする半導体基板。
【請求項２】
前記薄膜化用除去層は、前記素子形成層にデバイスが形成された後に除去されることを特徴とする請求項１記載の半導体基板。
【請求項３】
前記ゲッタリング層は、前記薄膜化用除去層をエッチングにより除去する際のエッチングストッパーとして機能するように構成されていることを特徴とする請求項１記載の半導体基板。
【請求項４】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板と、
前記素子形成層と前記薄膜化用除去層との間に設けられたゲッタリング層と、
前記素子形成層の他方の面に形成されたデバイスと、
前記素子形成層の他方の面に積層して設けられ前記デバイスの配線を行う配線層と、
を備えることを特徴とする半導体装置。
【請求項５】
前記薄膜化用除去層は、前記デバイス及び前記配線層が設けられた後に除去されることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記配線層の表面に基板支持層が設けられていることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記ゲッタリング層は、前記薄膜化用除去層をエッチングにより除去する際のエッチングストッパーとして機能するように構成されていることを特徴とする請求項４記載の半導体装置。
【請求項８】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた半導体装置の製造方法であって、
前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を形成する工程と、
前記素子形成層にデバイスを形成する工程と、
前記素子形成層の他方の面に前記デバイスの配線を行う配線層を形成する工程と、
前記薄膜化用除去層を除去する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項９】
前記配線層の表面に基板支持層を形成する工程を備えることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記ゲッタリング層は、前記薄膜化用除去層をエッチングにより除去する際のエッチングストッパーとして機能するように構成されていることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板と、
前記素子形成層と前記薄膜化用除去層との間に設けられたゲッタリング層と、
前記ゲッタリング層と接する前記素子形成層の面に前記ゲッタリング層を覆うように設けられた正孔蓄積層と、
前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、
前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層と、
を備えることを特徴とする固体撮像装置。
【請求項１２】
前記薄膜化用除去層は、前記能動素子及び前記配線層が設けられた後に除去され、前記薄膜化用除去層が除去された後の前記ゲッタリング層の表面に前記光電変換素子への入射光を集光するマイクロレンズが少なくとも設けられていることを特徴とする請求項１１記載の固体撮像装置。
【請求項１３】
前記配線層の表面に基板支持層が設けられていることを特徴とする請求項１１記載の固体撮像装置。
【請求項１４】
前記ゲッタリング層は、前記薄膜化用除去層をエッチングにより除去する際のエッチングストッパーとして機能するように構成されていることを特徴とする請求項１１記載の固体撮像装置。
【請求項１５】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた固体撮像装置の製造方法であって、
前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を形成する工程と、
前記ゲッタリング層と接する前記素子形成層の面に前記ゲッタリング層を覆うように正孔蓄積層を設ける工程と、
前記素子形成層に光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を形成する工程と、
前記能動素子が形成された前記素子形成層の他方の面に前記能動素子の配線を行う配線層を形成する工程と、
前記薄膜化用除去層を除去する工程と、
前記薄膜化用除去層が除去された後の前記ゲッタリング層の表面に前記光電変換素子への入射光を集光するマイクロレンズを形成する工程と、
を備えることを特徴とする固体撮像装置の製造方法。
【請求項１６】
前記配線層の表面に基板支持層を形成する工程を備えることを特徴とする請求項１５記載の固体撮像装置の製造方法。
【請求項１７】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板と、
前記素子形成層の他方の面に設けられたデバイス及びゲッタリング部と、
前記デバイス及びゲッタリング部が設けられた前記素子形成層の他方の面に設けられ前記デバイスの配線を行う配線層と、
を備えることを特徴とする半導体装置。
【請求項１８】
前記薄膜化用除去層は、前記素子形成層に前記デバイス、前記ゲッタリング部、前記配線層が設けられた後に除去されることを特徴とする請求項１７記載の半導体装置。
【請求項１９】
前記配線層の表面に基板支持層が設けられていることを特徴とする請求項１７記載の半導体装置。
【請求項２０】
前記ゲッタリング部が設けられる前記素子形成層の部分は前記デバイスの動作や特性に影響を与えない領域であることを特徴とする請求項１７記載の半導体装置。
【請求項２１】
前記ゲッタリング部は前記素子形成層中に不純物を注入しアニールすることによって形成されることを特徴とする請求項１７記載の半導体装置。
【請求項２２】
前記ゲッタリング部は前記素子形成層の他方の面に成膜された多結晶シリコンによって形成されていることを特徴とする請求項１７記載の半導体装置。
【請求項２３】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた半導体装置の製造方法であって、
前記素子形成層の他方の面にデバイスを形成する工程と、
前記素子形成層の他方の面の一部にゲッタリング部を形成する工程と、
前記素子形成層の他方の面に前記デバイスの配線を行う配線層を形成する工程と、
前記薄膜化用除去層を除去する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２４】
前記配線層の表面に基板支持層を形成する工程を備えることを特徴とする請求項２３記載の半導体装置の製造方法。
【請求項２５】
素子形成層と、前記素子形成層の一方の面に設けられた集光用のマイクロレンズとを少なくとも有する半導体基板と、
前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、
前記素子形成層の他方の面に設けられたゲッタリング部と、
前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層と、
を備えることを特徴とする固体撮像装置。
【請求項２６】
前記ゲッタリング部が設けられる前記素子形成層の部分は前記光電変換素子及び前記能動素子の動作や特性に影響を与えない領域であることを特徴とする請求項２５記載の固体撮像装置。
【請求項２７】
前記ゲッタリング部が設けられる領域は、前記光電変換素子及び前記能動素子を含んで構成される画素領域内もしくは前記素子形成層の他方の面に形成された周辺回路内であることを特徴とする請求項２５記載の固体撮像装置。
【請求項２８】
前記ゲッタリング部は前記素子形成層中に不純物を注入しアニールすることによって形成されることを特徴とする請求項２５記載の固体撮像装置。
【請求項２９】
前記ゲッタリング部は前記素子形成層の他方の面に成膜された多結晶シリコンによって形成されていることを特徴とする請求項２５記載の固体撮像装置。
【請求項３０】
前記ゲッタリング部は、該ゲッタリング部に発生したノイズとなる電荷を引き抜くためにバイアス電圧が印加できるように構成されていることを特徴とする請求項２５記載の固体撮像装置。
【請求項３１】
前記ゲッタリング部は、前記光電変換素子のオーバーフロー領域を兼ね、かつ前記ゲッタリング部と前記光電変換素子との間はオーバーフローパスで接続されていることを特徴とする請求項２５記載の固体撮像装置。
【請求項３２】
素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた固体撮像装置の製造方法であって、
前記素子形成層の他方の面に光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を形成する工程と、
前記素子形成層の他方の面の前記光電変換素子及び前記能動素子が形成されない箇所にゲッタリング部を形成する工程と、
前記素子形成層の他方の面に前記能動素子の配線を行う配線層を形成する工程と、
前記薄膜化用除去層を除去する工程と、
前記薄膜化用除去層が除去された後の前記素子形成層の一方の面に前記光電変換素子への入射光を集光するマイクロレンズを形成する工程と、
を備えることを特徴とする固体撮像装置の製造方法。
【請求項３３】
前記配線層の表面に基板支持層を形成する工程を備えることを特徴とする請求項３２記載の固体撮像装置の製造方法。
【請求項３４】
単位画素が、光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を有する固体撮像装置と、
前記固体撮像装置に被写体からの入射光を導く光学系と、
前記固体撮像装置からの出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、
素子形成層を有する半導体基板と、
前記素子形成層の一方の面に形成されたゲッタリング層と、
前記ゲッタリング層と接する前記素子形成層の面に前記ゲッタリング層を覆うように形成された正孔蓄積層と、
前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、
前記能動素子が形成された前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層と、
を備えることを特徴とする撮像装置。
【請求項３５】
単位画素が、光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を有する固体撮像装置と、
前記固体撮像装置に被写体からの入射光を導く光学系と、
前記固体撮像装置からの出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、
素子形成層を有する半導体基板と、
前記素子形成層の一方の面に形成されたゲッタリング層と、
前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、
前記素子形成層の他方の面の前記光電変換素子及び能動素子が形成されない箇所に設けられたゲッタリング部と、
前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層と、
を備えることを特徴とする撮像装置。
【請求項３６】
前記配線層の表面に基板支持層が設けられていることを特徴とする請求項３４または３５記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置に関し、特に半導体基板に対しデバイス（トランジスタやフォトダイオード等の半導体素子）が形成される側の面と反対の面をエッチングして半導体基板の薄膜化を可能にした半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びにこの固体撮像装置を用いた撮像装置に関する。
【背景技術】
【０００２】
高強度の薄型半導体装置、例えば、裏面照射型の固体撮像装置は、光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子が形成される素子形成層と、この素子形成層の一方の面に設けられ、前記能動素子に対して配線を行う配線層を有し、可視光を前記配線層とは反対の前記素子形成層の他方の面から前記光電変換素子に入射するように構成されている。そして、可視光を電気信号に変換する時に光電変換素子に対するカラーの分光バランスを最適にするためと、画素を表面側から裏面まで所望のデバイス構造に形成するために、素子形成層の厚さを所望の厚さに薄膜化する必要がある。例えば、素子形成層にシリコン基板を用いた固体撮像装置の場合は１０μｍ以下に薄膜化することが好ましい（特許文献１参照）。
【０００３】
光電変換素子や能動素子等の素子を３次元に形成するための半導体基板には、一般的に支持基板となるシリコン基板上にＳｉＯ２膜（ＢＯＸ）を介してシリコンの素子形成層（ＳＯＩ層）を形成してなるＳＯＩ（Silicon On Insulator）構造のシリコン基板が用いられる（特許文献２参照）。
【０００４】
次に、図１６及び図１７によりＳＯＩ構造の半導体基板を利用して裏面照射型の固体撮像装置を構成する場合の従来例について説明する。
図１６に示すように、支持基板となるシリコン基板１の表面に、１μｍの厚さのシリコン酸化膜（ＳｉＯ２；ＢＯＸ層）２が形成され、このシリコン酸化膜２上にはＳＯＩ構造の素子形成層３が形成されている。また、素子形成層３には、シリコン基板１の表面と反対の面である素子形成層３の裏面側から光電変換素子４や該光電変換素子４で光電変換された信号電荷を電気信号に変換して出力する能動素子（図示せず）が形成され、さらに、素子形成層３の表面上には、前記能動素子に対して配線を行う配線層５が形成されている。
このような固体撮像装置の半導体基板において、素子形成層３にデバイスが形成され、かつ配線層５が形成された後は、図１８に示すように、半導体基板の裏面側（可視光入射側）となるシリコン基板１とシリコン酸化膜２をウェットエッチングにより除去して薄膜化し、光電変換素子４および能動素子が形成された素子形成層３のみを残すようになっている。
【特許文献１】特開２００３−３１７８５号公報
【特許文献２】特開平１０−２５６２６１号公報
【特許文献３】特開平６−６１２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなＳＯＩ構造の半導体基板においては、シリコン酸化膜層２が半導体基板中に形成されているため、ウェットエッチングにより半導体基板の裏面側を薄膜化する際に、選択比の高いＢＯＸ層でエッチングをストップさせることができる。次にシリコン酸化膜層２を剥離することで光電変換素子４等が形成された素子形成層３のみを残すことができる。
【０００６】
しかしながら、ＳＯＩ構造の半導体基板のように異種の材料（ＳｉＯ２）を含む半導体基板は製造方法が複雑で高価になる問題があるほか、素子形成層３にはゲッター層が形成されていないため、シリコン酸化膜層２が除去された後のシリコン基板の表面が露出した素子形成層３上に反射防止膜やカラーフィルタ等の生成プロセス処理を行う際に、その生成プロセス処理中の重金属によるメタル汚染を防ぐことが困難であり、デバイスの特性が劣化し易いという問題があった。
【０００７】
また、従来においては、半導体基板の裏面側にメタル汚染に対してゲッタリング能力を持たせる構造を作り込むことが知られている（特許文献３参照）。
しかし、ＳＯＩ構造の半導体基板のように基板中に絶縁膜が存在する場合は、その絶縁膜がメタルの拡散を遮ってしまい、ＳＯＩ構造の半導体基板の裏面側にゲッタリング効果を持たせても効果が発揮されない。また、半導体基板の裏面側を薄膜化してＳＯＩ層だけを残す構造にする場合には、半導体基板の裏面側に形成したゲッターも除去されてしまうため、除去後の裏面側のプロセス工程におけるゲッターを設けることができなかった。そこで、半導体基板の表面側のＳＯＩ層の中にゲッターを形成する必要がある。すなわち、ＳＯＩ層のＢＯＸ層に近い深い領域にゲッターを形成する方法もあるが、ＳＯＩ層の深い領域にゲッターを設けると、ＳＯＩ層の表面側だけではなくＢＯＸ層に届くような深さ方向にデバイスを形成するデバイス設計の場合は、ゲッターに起因する結晶欠陥によるデバイス特性の劣化する懸念があり、デバイス特性と両立できるゲッターを形成することが困難であった。
【０００８】
本発明は、このような事情に鑑みなされたものであり、その目的は、薄膜化される素子形成層のメタル汚染を防止してデバイス特性の劣化をなくし、素子形成層の厚さの均一性を向上し、併せて、デバイス特性のばらつきを抑えることができる半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びにこれを用いた撮像装置を提供するにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明は、デバイスが形成される素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板であって、前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を設けたことを特徴とする。
【００１０】
また、本発明の半導体装置は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板と、前記素子形成層と前記薄膜化用除去層との間に設けられたゲッタリング層と、前記素子形成層の他方の面に形成されたデバイスと、前記素子形成層の他方の面に積層して設けられ前記デバイスの配線を行う配線層とを備えることを特徴とする。
【００１１】
また、本発明は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた半導体装置の製造方法であって、前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を形成する工程と、前記素子形成層にデバイスを形成する工程と、前記素子形成層の他方の面に前記デバイスの配線を行う配線層を積層する工程と、前記薄膜化用除去層を除去する工程とを備えることを特徴とする。
【００１２】
また、本発明の固体撮像装置は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板と、前記素子形成層と前記薄膜化用除去層との間に設けられたゲッタリング層と、前記ゲッタリング層と接する前記素子形成層の面に前記ゲッタリング層を覆うように設けられた正孔蓄積層と、前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層とを備えることを特徴とする。
【００１３】
また、本発明は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた固体撮像装置の製造方法であって、前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を形成する工程と、前記ゲッタリング層と接する前記素子形成層の面に前記ゲッタリング層を覆うように正孔蓄積層を設ける工程と、前記素子形成層に光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を形成する工程と、前記能動素子が形成された前記素子形成層の他方の面に前記能動素子の配線を行う配線層を形成する工程と、前記薄膜化用除去層を除去する工程と、前記薄膜化用除去層が除去された後の前記ゲッタリング層の表面に前記光電変換素子への入射光を集光するマイクロレンズを形成する工程とを備えることを特徴とする。
【００１４】
また、本発明の半導体装置は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板と、前記素子形成層の他方の面に設けられたデバイス及びゲッタリング部と、前記デバイス及びゲッタリング部が設けられた前記素子形成層の他方の面に設けられ前記デバイスの配線を行う配線層とを備えることを特徴とする。
【００１５】
また、本発明の半導体装置の製造方法は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた半導体装置の製造方法であって、前記素子形成層の他方の面にデバイスを形成する工程と、前記素子形成層の他方の面の一部にゲッタリング部を形成する工程と、前記素子形成層の他方の面に前記デバイスの配線を行う配線層を形成する工程と、前記薄膜化用除去層を除去する工程とを備えることを特徴とする。
【００１６】
また、本発明の固体撮像装置は、素子形成層と、前記素子形成層の一方の面に設けられたマイクロレンズとを少なくとも有する半導体基板と、前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、前記素子形成層の他方の面に設けられたゲッタリング部と、前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層とを備えることを特徴とする。
【００１７】
また、本発明は、素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板を用いた固体撮像装置の製造方法であって、前記素子形成層の他方の面に光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を形成する工程と、前記素子形成層の他方の面の前記光電変換素子及び前記能動素子が形成されない箇所にゲッタリング部を形成する工程と、前記素子形成層の他方の面に前記能動素子の配線を行う配線層を形成する工程と、前記薄膜化用除去層を除去する工程と、前記薄膜化用除去層が除去された後の前記素子形成層の一方の面に前記光電変換素子への入射光を集光するマイクロレンズを形成する工程とを備えることを特徴とする。
【００１８】
また、本発明の撮像装置は、単位画素が、光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を有する固体撮像装置と、前記固体撮像装置に被写体からの入射光を導く光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを備え、前記固体撮像装置は、素子形成層を有する半導体基板と、前記素子形成層の一方の面に形成されたゲッタリング層と、前記ゲッタリング層と接する前記素子形成層の面に前記ゲッタリング層を覆うように形成された正孔蓄積層と、前記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、前記能動素子が形成された前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層とを備えることを特徴とする。
【００１９】
また、本発明の撮像装置は、単位画素が、光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子を有する固体撮像装置と、前記固体撮像装置に被写体からの入射光を導く光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを備え、前記固体撮像装置は、素子形成層を有する半導体基板と、前記素子形成層の一方の面に形成されたゲッタリング層と、記素子形成層の他方の面に形成された光電変換素子及び該光電変換素子で光電変換された信号電荷を電気信号に変換して出力する能動素子と、前記素子形成層の他方の面の前記光電変換素子及び能動素子が形成されない箇所に設けられたゲッタリング部と、前記素子形成層の他方の面に積層して設けられ前記能動素子の配線を行う配線層とを備えることを特徴とする。
【発明の効果】
【００２０】
本発明の半導体基板によれば、素子形成層と薄膜化用除去層との間にゲッタリング層を設けたので、薄膜化用除去層の除去処理及び薄膜化用除去層を除去した後に素子形成層のゲッタリング層側に成膜などのプロセス処理を行っても、素子形成層が重金属によりメタル汚染されるのを防止できるとともに素子形成層に形成されたデバイスの特性劣化をなくすことができる。
【００２１】
また、本発明の半導体装置及びその製造方法によれば、半導体基板を構成する素子形成層と薄膜化用除去層との間にゲッタリング層を設けたので、薄膜化用除去層の除去処理及び薄膜化用除去層を除去した後に素子形成層のゲッタリング層側に成膜などのプロセス処理を行っても、素子形成層が重金属によりメタル汚染されるのを防止できるとともに素子形成層に形成されたデバイスの特性劣化をなくすことができ、かつ薄膜化された素子形成層の厚さの均一性を向上でき、デバイス特性のばらつきを抑えることができる。
【００２２】
また、本発明の固体撮像装置及びその製造方法によれば、撮像素子用の半導体基板を構成する素子形成層と薄膜化用除去層との間にゲッタリング層を設けたので、薄膜化用除去層の除去処理及び薄膜化用除去層を除去した後に素子形成層のゲッタリング層側に可視光入射のためなどのプロセス処理を行っても、素子形成層が重金属によりメタル汚染されるのを防止でき、かつ素子形成層に形成された能動素子などのデバイスの特性劣化をなくすことができるとともに薄膜化された素子形成層の厚さの均一性を向上でき、デバイス特性のばらつきを抑えることができる。
また、本発明の固体撮像装置及びその製造方法によれば、ゲッタリング層と接する素子形成層の面にゲッタリング層を覆うように正孔蓄積層を設けたので、ゲッタリング層の結晶欠陥によって発生する電子によるノイズを減少させ、デバイスのＮ／Ｓ比を向上させることができる。
【００２３】
また、本発明の半導体装置及びその製造方法によれば、デバイスが形成される素子形成層の他方の面にゲッタリング部を設けたので、デバイス形成工程におけるゲッター効果が期待できるとともに、薄膜化用除去層を除去して薄膜化した後のウエハプロセス処理を行ってもデバイスが重金属によりメタル汚染されるのを防止でき、デバイス特性の劣化をなくし、デバイス特性のばらつきを抑えることができる。
【００２４】
また、本発明の固体撮像装置及びその製造方法によれば、光電変換素子及び能動素子が形成される素子形成層の他方の面にゲッタリング部を設けたので、光電変換素子及び能動素子の形成工程におけるゲッター効果が期待できるとともに、薄膜化用除去層を除去して薄膜化した後の素子形成層の一方の面に可視光入射のためなどのウエハプロセス処理を行ってもデバイスが重金属によりメタル汚染されるのを防止でき、デバイス特性の劣化をなくし、デバイス特性のばらつきを抑えることができ、かつ、デバイス特性が均一な光電変換素子を歩留り良く形成できる。
【００２５】
また、本発明の撮像装置によれば、その固体撮像装置の撮像素子用半導体基板を構成する素子形成層と薄膜化用除去層との間にゲッタリング層を設けたので、薄膜化用除去層の除去処理及び薄膜化用除去層を除去した後に素子形成層のゲッタリング層側に可視光入射のためなどのウエハプロセス処理を行っても、素子形成層が重金属によりメタル汚染されるのを防止できるとともに素子形成層に形成された能動素子などのデバイスの特性劣化をなくすことができ、デバイス特性のばらつきを抑えることができるほか、高画質の撮像画像を得ることができる。
【００２６】
また、本発明の撮像装置によれば、光電変換素子及び能動素子が形成される素子形成層の他方の面にゲッタリング部を設けたので、光電変換素子及び能動素子の形成工程におけるゲッター効果が期待できるとともに、薄膜化用除去層を除去して薄膜化した後の素子形成層の一方の面に可視光入射のためなどのウエハプロセス処理を行っても素子形成層が重金属によりメタル汚染されるのを防止でき、デバイス特性の劣化をなくし、デバイス特性のばらつきを抑えることができるほか、高画質の撮像画像を得ることができる。
【発明を実施するための最良の形態】
【００２７】
(実施の形態１)
以下、本発明にかかる半導体基板及びこれを用いた固体撮像装置及びその製造方法について図面を参照して説明する。
図１は本発明の実施の形態１におけるウエハレベルの半導体基板の断面図、図２は本発明の実施の形態１における半導体基板を用いた固体撮像装置の製造過程を示す断面図、図３は本発明の実施の形態１における半導体基板を用いた固体撮像装置の製造過程を示す断面図、図４は本発明の実施の形態１における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【００２８】
図１において、裏面照射型の固体撮像装置に使用されるｎ型シリコンからなるウエハレベルの半導体基板１０は、トランジスタやフォトダイオード等のデバイスが形成される素子形成層１１と、この素子形成層１１の一方の面に積層され素子形成層１１の補強を兼ねる薄膜化用除去層１２とを有し、素子形成層１１と薄膜化用除去層１２との間にはゲッタリング層１３及びｐ型の正孔蓄積層１４が積層されて形成されている。
前記ゲッタリング層１３及び正孔蓄積層１４を形成するに際しては、素子形成層１１の正孔蓄積層１４側の面と反対の一方の面（これを裏面照射型の固体撮像装置では表面という）より、例えばホウ素（Ｂ）イオン１５を高エネルギーで注入する。その後、アークランプアニール装置などにより熱処理を行い、注入不純物の活性化を行う。これにより、ゲッタリング層１３及び正孔蓄積層１４を形成する。
また、ゲッタリング層１３及び正孔蓄積層１４が形成された後の素子形成層１１は、その一方の面である表面をエッチング処理することにより、例えば裏面照射型の固体撮像装置に必要な１０μｍ以下の厚さに加工され、さらに、そのエッチング表面はＣＭＰ（化学機械研磨）により平坦化されている。この平坦化された面が、固体撮像装置においては可視光が入射される裏面となる。
【００２９】
このような半導体基板１０の素子形成層１１には、図２に示すように、光電変換部となるフォトダイオードＰＤ及びフォトダイオードＰＤで光電変換された信号電荷を電気信号に変換して出力するＭＯＳトランジスタなどの能動素子（図示せず）が形成されている。また、素子形成層１１の一方の面である表面には、前記能動素子に対して電気的配線を多層に行う配線層１６が形成されている。さらに、前記配線層１６の裏面には二酸化シリコン層１７を介してシリコンからなる半導体支持基板１８が貼り合わされている。
なお、半導体支持基板１８の厚さは、例えば７２５μｍ程度である。
【００３０】
次に、図３に示すように、薄膜化用除去層１２をウェットエッチングによりゲッタリング層１３が露出するまでエッチングして除去する。この場合、ゲッタリング層１３はエッチングストッパーとして機能する。
また、薄膜化用除去層１２が除去されることにより薄膜化された半導体基板１０のゲッタリング層１３側裏面には、図４に示すように、フォトダイオードＰＤと正対する可視光導入開口部１９Ａを除いた領域に形成した遮光膜１９と、この遮光膜１９および可視光導入開口部１９Ａを含むゲッタリング層１３の表面全体が覆われるように形成されたパッシベーション膜２０と、可視光導入開口部１９Ａと対向するパッシベーション膜２０の表面上にカラーフィルタ２１及びマイクロレンズ２２が形成されている。これにより、裏面照射型の固体撮像装置２５が構成される。
なお、ウエハレベルの半導体基板１０に形成された固体撮像装置２５は、ウエハを１個1個のチップ状にダイシングすることにより分けられ、これをマウント、ボンディング及び封入処理することで１個の固体撮像装置として構成される。
【００３１】
このような本実施の形態１における半導体基板１０によれば、素子形成層１１と薄膜化用除去層１２との間にゲッタリング層１３が設けられているので、例えば薄膜化用除去層１２の除去処理及び薄膜化用除去層１２を除去した後に素子形成層のゲッタリング層側に成膜などのプロセス処理を行っても、素子形成層１１が重金属によりメタル汚染されるのを防止できるとともに素子形成層１１に形成されるデバイスの特性の劣化をなくすことができる。
【００３２】
また、前記半導体基板１０を用いた固体撮像装置２５及びその製造方法によれば、撮像素子用の半導体基板１０を構成する素子形成層１１と薄膜化用除去層１２との間にゲッタリング層１３が設けられているので、薄膜化用除去層１２の除去処理及び薄膜化用除去層１２を除去した後に素子形成層１１のゲッタリング層１３側に遮光膜１９、パッシベーション膜２０、カラーフィルタ２１及びマイクロレンズ２２などを形成するプロセス処理を行っても、素子形成層１１が重金属によりメタル汚染されるのを防止でき、かつ素子形成層１１に形成された能動素子などのデバイスの特性劣化をなくすことができるとともに薄膜化された素子形成層１１の厚さの均一性を向上でき、デバイス特性のばらつきを抑えることができる。
また、本実施の形態１における固体撮像装置によれば、ゲッタリング層１３と接する素子形成層１１の面にゲッタリング層１３を覆うように正孔蓄積層１４が設けられているので、ゲッタリング層の結晶欠陥により電子が発生しても、この電子を正孔蓄積層１４のホールと結合させることで電子が表面側の光電変換素子領域に入らないようになり、これにより、ノイズが減少され、デバイスのＮ／Ｓ比を向上させることができる。
【００３３】
(実施の形態２)
次に、本発明にかかる半導体装置及びその製造方法について図面を参照して説明する。
図５は本発明の実施の形態２における半導体装置の製造に使用される半導体基板の断面図、図６は本発明の実施の形態２における半導体装置の製造過程を示す断面図、図７は本発明の実施の形態２における半導体装置の製造過程を示す断面図である。
【００３４】
図５において、ｎ型シリコンからなるウエハレベルの半導体基板３０は、論理素子や能動素子等のデバイスが形成される素子形成層３１と、この素子形成層３１の一方の面に積層され素子形成層３１の補強を兼ねる薄膜化用除去層３２とを有し、素子形成層３１と薄膜化用除去層３２との間にはゲッタリング層３３が設けられている。
前記ゲッタリング層３３を形成するに際しては、素子形成層３１のゲッタリング層３３側の面と反対の一方の面（これを表面という）より、例えばリン（Ｐ）イオン３４を高エネルギーで注入する。その後、アークランプアニール装置などにより熱処理を行い、注入不純物の活性化を行う。これにより、ゲッタリング層３３を形成する。
また、ゲッタリング層３３が形成された後の素子形成層３１は、その一方の面である表面をエッチング処理することにより、デバイスを形成するのに必要な１０μｍ程度の厚さに加工され、さらに、そのエッチング表面はＣＭＰ（化学機械研磨）により平坦化されている。
【００３５】
このような半導体基板３０の素子形成層３１には、図６に示すように、論理素子や能動素子または受動素子等のデバイス３１Ａが形成されている。また、素子形成層３１の一方の面である表面には、デバイス３１Ａに対して電気的配線を多層に行う配線層３５が形成されている。さらに、前記配線層３５の裏面には二酸化シリコン層３６を介してシリコンからなる半導体支持基板３７が貼り合わされている。
なお、半導体支持基板３７の厚さは、例えば７２５μｍ程度である。
【００３６】
次に、図７に示すように、薄膜化用除去層３２をウェットエッチングによりゲッタリング層３３が露出するまでエッチングして除去する。この場合、ゲッタリング層３３はエッチングストッパーとして機能する。
また、薄膜化用除去層３２が除去されることにより薄膜化された半導体基板３０のゲッタリング層３３側表面には、図示省略した配線層などが形成される。これにより、ＲＡＭやＲＯＭ，ＬＳＩなどの半導体装置３８が構成される。
なお、ウエハレベルの半導体基板３０に形成された半導体装置３８は、ウエハを１個1個のチップ状にダイシングすることにより分けられ、これをマウント、ボンディング及び封入処理することで１個の半導体装置として構成される。
【００３７】
このような本実施の形態２における半導体装置３８及びその製造方法によれば、半導体基板３０を構成する素子形成層３１と薄膜化用除去層３２との間にゲッタリング層３３が設けられているので、薄膜化用除去層３２の除去処理及び薄膜化用除去層３２を除去した後に素子形成層３１のゲッタリング層３３側にウエハプロセス処理を行っても、素子形成層３１が重金属によりメタル汚染されるのを防止でき、かつ素子形成層３１に形成された能動素子などのデバイスの特性劣化をなくすことができるとともに薄膜化された素子形成層３１の厚さの均一性を向上でき、デバイス特性のばらつきを抑えることができる。
【００３８】
（実施の形態３）
図８は本発明の実施の形態３におけるウエハレベルの半導体基板の断面図、図９は本発明の実施の形態３における半導体基板を用いた固体撮像装置（本発明の半導体装置にも相当する）の製造過程を示す断面図、図１０は本発明の実施の形態３における半導体基板を用いた固体撮像装置の製造過程を示す断面図、図１１は本発明の実施の形態３における半導体基板を用いた固体撮像装置の製造過程を示す断面図、図１２は本実施の形態３における固体撮像装置の単位画素部の断面図、図１３は本実施の形態３における固体撮像装置の単位画素部用平面図、図１４は図１３に示すA部の拡大平面図である。
【００３９】
図８において、裏面照射型の固体撮像装置に使用されるｎ型シリコンからなるウエハレベルの半導体基板４０は、トランジスタやフォトダイオード等のデバイスが形成される素子形成層４１と、この素子形成層４１の一方の面に積層され素子形成層４１の補強を兼ねる薄膜化用除去層４２とを有し、素子形成層４１と薄膜化用除去層４２との間にはシリコン酸化膜（ＢＯＸ層）４３が形成されている。
また、素子形成層４１は、その一方の面である表面をエッチング処理することにより、例えば裏面照射型の固体撮像装置に必要な１０μｍ以下の厚さに加工され、さらに、そのエッチング表面はＣＭＰ（化学機械研磨）により平坦化されている。この平坦化された面が、固体撮像装置においては可視光が入射される裏面となる。
【００４０】
このような半導体基板４０の素子形成層４１には、図９に示すように、光電変換部となるフォトダイオードＰＤ及びフォトダイオードＰＤで光電変換された信号電荷を電気信号に変換して出力するＭＯＳトランジスタなどの能動素子（図示せず）が形成されている。また、フォトダイオードＰＤ及び能動素子が形成されない素子形成層４１の一方の面である表面箇所にはゲッタリング部４４が部分的に形成されている。さらに、素子形成層４１の一方の面には、前記能動素子に対して電気的配線を多層に行う配線層４５が形成されている。また、前記配線層４５の裏面には二酸化シリコン層４６を介してシリコンからなる半導体支持基板４７が貼り合わされている。
なお、半導体支持基板４７の厚さは、例えば７２５μｍ程度である。
【００４１】
次に、図１０に示すように、薄膜化用除去層４２をウェットエッチングによりシリコン酸化膜（ＢＯＸ層）４３が露出するまでエッチングして除去する。
また、薄膜化用除去層４２が除去されることにより薄膜化された半導体基板４０のシリコン酸化膜（ＢＯＸ層）４３の裏面、すなわち素子形成層４１と反対の面には、図１１に示すように、フォトダイオードＰＤと正対する可視光導入開口部４８Ａを除く領域に形成した遮光膜４８と、この遮光膜４８および可視光導入開口部４８Ａを含むシリコン酸化膜（ＢＯＸ層）４３の表面全体が覆われるように形成されたパッシベーション膜４９と、可視光導入開口部４８Ａと対向するパッシベーション膜４９の表面上にカラーフィルタ５０及びマイクロレンズ５１が形成されている。これにより、裏面照射型の固体撮像装置５２が構成される。
なお、ウエハレベルの半導体基板４０に形成された固体撮像装置５２は、ウエハを１個1個のチップ状にダイシングすることにより分けられ、これをマウント、ボンディング及び封入処理することで１個の固体撮像装置として構成される。
【００４２】
このように構成された固体撮像装置においては、フォトダイオードＰＤ及び能動素子が形成されない素子形成層４１の一方の面である表面箇所にゲッタリング部４４を設ける構造にしたので、薄膜化用除去層４２の除去処理及び薄膜化用除去層４２を除去した後に素子形成層４１の他方の面である裏面箇所側にウエハプロセス処理を行っても、素子形成層４１が重金属によりメタル汚染されるのを防止でき、かつ素子形成層４１に形成された能動素子などのデバイスの特性劣化をなくすことができるとともに、デバイス特性のばらつきを抑えることができる。
【００４３】
次に、ゲッタリング部４４を素子形成層４１の一方の面に形成された画素領域内に形成した場合の例について、図１２〜図１４を参照して説明する。
図１２において、ＣＭＯＳ型固体撮像素子の単位画素６０は、埋め込みフォトダイオード６１、ＦＤ部６６、読み出し用トランジスタ６２、リセット用トランジスタ６３を備え、これらはＰ型半導体の素子形成層４１に形成され、そして、各単位画素６０は画素分離部６４によって画素毎に分離されている。また、トランジスタ形成側である素子形成層４１の他方の面に相当する単位画素６０内のリセット用トランジスタ６３のドレイン領域には、図１３及び図１４に示すようにゲッタリング部４４が形成されている。これにより、ゲッタリング部４４はリセット用トランジスタ６３のドレイン領域を兼ねている。また、素子形成層４１の他方の面には、図１２に示すように配線層４５が形成されている。この配線層４５内には、各トランジスタのゲート電極６２ａ，６３ａ及び読み出し回路用などの配線６７が多層に設けられている。
【００４４】
このようにゲッタリング部４４を単位画素６０内に配置する場合は、ゲッタリング部４４内に有する結晶欠陥の影響、すなわちゲッタリング部４４の結晶欠陥より発生する電荷が隣接する画素に流れ込んで該画素に悪影響が出ないような所望の離し距離を確保して配置する。また、ゲッタリング部４４に結晶欠陥によって発生するノイズとなる電荷を引き抜くバイアス電圧をゲッタリング部４４に印加する。このためにゲッタリング部４４とそれを囲む領域をN型半導体領域にして、そのN型半導体領域をＰ型半導体領域で囲むことで、正のバイアス電圧をかけた時にゲッタリング部４４内で発生した電子を引き抜き、かつＰＮジャンクションには逆バイアスを印加させても良い。このために、配線層４５内にゲッタリング部４４の電子引き抜き電極６５を設け、この電子引き抜き電極６５を配線６４の１つに接続する。
また、画素近傍に形成したゲッタリング部４４は、フォトダイオード６１に飽和電荷量以上の電子が発生するような強い光が入射したときに溢れた電子を逃がすオーバーフロー領域（裏面商社型の固体撮像装置の場合は表面側へ溢れた電子を逃がす必要がある）を兼ねており、このオーバーフロー動作を発揮させるためにN型半導体領域には、フォトダイオード６１に発生した余分な電荷をフォトダイオード６１からゲッタリング部４４へフローさせるオーバーフローパス６８が形成されている。このようにした場合、ゲッタリング部４４がフォトダイオード６１のオーバーフロー領域を兼ねることにより、画素領域を狭めることなく、ゲッタリング部４４を画素領域に形成することができる。
【００４５】
素子形成層４１へのゲッタリング部４４の形成は、素子形成層４１の他方の面である表面側にフォトダイオード６１、読み出し用トランジスタ６２及びリセット用トランジスタ６３などのデバイスを形成する前でも、その形成途中工程でも良い。また、ゲッタリング部４４の形成方法としては、リセット用トランジスタ６３のドレイン領域等の素子形成層４１の表面に、リン、砒素、カーボン等の不純物をイオン注入した後に活性化のアニール処理を行うことによって形成する方法や素子形成層４１の他方の面である表面側に多結晶シリコンを成膜する方法がある。
また、本発明におけるゲッタリング部４４の形成箇所は、単位画素内に限らず、ワンチップ上に形成されたイメージセンサや信号処理部、Ｄ−Ａ変換部などの周辺回路間のスクライブ内に形成しても良いほか、周辺回路内に形成しても良い。
【００４６】
（実施の形態４）
次に、本実施の形態に示した固体撮像装置を動画撮影可能なビデオカメラや携帯電話に内蔵されるカメラ等の撮像装置に適用した場合の例について図１５を参照して説明する。
図１５において、撮像装置７０は、固体撮像装置７１と、この固体撮像装置７１に被写体からの入射光を導く光学系７２と、固体撮像装置７１からの出力信号を処理する信号処理回路７３と、固体撮像装置７１を駆動する駆動回路７４などを備える構成になっている。
この撮像装置７０において、固体撮像装置７１には、前記実施の形態にかかる固体撮像装置、すなわち単位画素がフォトダイオードの他に、転送トランジスタや増幅トランジスタ、リセットトランジスタなどのデバイスと、ゲッタリング層またはゲッタリング部を有する固体撮像装置が使用される。
【００４７】
駆動回路７４は、固体撮像装置７１の転送動作および固体撮像装置７１が有する電子シャッタ（図示せず）のシャッタ時間を制御する駆動信号を供給する。駆動回路７３から供給される駆動信号（タイミング信号）により、固体撮像装置７１の電荷転送を行う。信号処理回路７３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００４８】
このような撮像装置によれば、上述した実施の形態にかかる固体撮像装置を用いることにより、ウエハプロセス処理に際しても、デバイスが重金属によりメタル汚染されるのを防止できるとともに素子形成層に形成された能動素子などのデバイスの特性劣化をなくすことができ、デバイス特性のばらつきを抑えることができるほか、高画質の撮像画像を得ることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１におけるウエハレベルの半導体基板の断面図である。
【図２】本発明の実施の形態１における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【図３】本発明の実施の形態１における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【図４】本発明の実施の形態１における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【図５】本発明の実施の形態２における半導体装置の製造に使用される半導体基板の断面図である。
【図６】本発明の実施の形態２における半導体装置の製造過程を示す断面図である。
【図７】本発明の実施の形態２における半導体装置の製造過程を示す断面図である。
【図８】本発明の実施の形態３におけるウエハレベルの半導体基板の断面図である。
【図９】本発明の実施の形態３における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【図１０】本発明の実施の形態３における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【図１１】本発明の実施の形態３における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【図１２】本実施の形態３における固体撮像装置の単位画素部の断面図である。
【図１３】本実施の形態３における固体撮像装置の単位画素部用平面図である。
【図１４】図１３に示すA部の拡大平面図である。
【図１５】本発明にかかる撮像装置の一例を示すブロック図である。
【図１６】従来における半導体基板の断面図である。
【図１７】従来における半導体基板を用いた固体撮像装置の製造過程を示す断面図である。
【符号の説明】
【００５０】
１０，３０，４０……半導体基板、１１，３１，４１……素子形成層、１２，３２，４２……薄膜化用除去層、１３，３３……ゲッタリング層，１４……正孔蓄積層、１５……ホウ素イオン、１６，３５，４５……配線層、１７，３６，４６……二酸化シリコン層、１８，３７，４７……半導体支持基板、１９，４８……遮光膜、２０，４９……パッシベーション膜、２１，５０……カラーフィルタ、２２，５１……マイクロレンズ、２５，５２……固体撮像装置、３８……半導体装置、７０……撮像装置、７１……固体撮像装置、７２……光学系、７３……信号処理回路、７４……駆動回路。
【図１】
2007088450.tif 000003
【図２】
2007088450.tif 000004
【図３】
2007088450.tif 000005
【図４】
2007088450.tif 000006
【図５】
2007088450.tif 000007
【図６】
2007088450.tif 000008
【図７】
2007088450.tif 000009
【図８】
2007088450.tif 000010
【図９】
2007088450.tif 000011
【図１０】
2007088450.tif 000012
【図１１】
2007088450.tif 000013
【図１２】
2007088450.tif 000014
【図１３】
2007088450.tif 000015
【図１４】
2007088450.tif 000016
【図１５】
2007088450.tif 000017
【図１６】
2007088450.tif 000018
【図１７】
2007088450.tif 000019