(57)【要約】【課題】トランジスタの特性を高精度に記述できるモデルパラメータを抽出して、高精度回路シミュレーションを行える環境を提供する。【解決手段】デバイス特性測定データから１次モデルパラメータαを抽出する手段１と、１次モデルパラメータαを用いて第１次の回路シミュレーション処理を行ってデバイスの実際の動作端子電圧条件ｃ１を記録する手段２と、デバイス特性測定データに対して動作端子電圧条件ｃ１において抽出誤差ｄ１を計算をする手段３と、動作端子電圧条件ｃ１でのデバイス特性測定データに対して抽出誤差ｄ１を参照して優先的にフィッティングする最適化された２次モデルパラメータβを抽出する手段４と、２次モデルパラメータβを用いて第２次の回路シミュレーション処理を行う手段５とを備える。実際の動作端子電圧条件でパラメータを最適化し、パラメータ抽出誤差に起因する設計不良を低減できる。【選択図】図１
2007080062.tif 000002
【特許請求の範囲】
【請求項１】
デバイス特性測定データから１次モデルパラメータを抽出する工程と、
前記１次モデルパラメータを用いて回路ネットリストに対する第１次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する工程と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする工程と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された２次モデルパラメータを抽出する工程と、
前記２次モデルパラメータを用いて回路ネットリストに対する第２次の回路シミュレーション処理を行う工程とを含む回路シミュレーション方法。
【請求項２】
前記２次モデルパラメータを抽出する工程は、前記抽出誤差を計算する工程において前記抽出誤差が所定の許容範囲内であれば、２次モデルパラメータの抽出処理を停止する請求項１に記載の回路シミュレーション方法。
【請求項３】
前記第２次の回路シミュレーション処理を行う工程は、前記デバイスの実際の動作端子電圧条件を第２次の動作端子電圧条件として記録し、前記した第１次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第２次の動作端子電圧条件のもとで前記２次モデルパラメータを抽出する工程に戻る処理を含む請求項１または請求項２に記載の回路シミュレーション方法。
【請求項４】
デバイス特性測定データから１次モデルパラメータを抽出する手段と、
前記１次モデルパラメータを用いて回路ネットリストに対する第１次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する手段と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする手段と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された２次モデルパラメータを抽出する手段と、
前記２次モデルパラメータを用いて回路ネットリストに対する第２次の回路シミュレーション処理を行う手段とを備えた回路シミュレーション装置。
【請求項５】
前記２次モデルパラメータを抽出する手段は、前記抽出誤差を計算する手段において前記抽出誤差が所定の許容範囲内であれば、２次モデルパラメータの抽出処理を停止する請求項４に記載の回路シミュレーション装置。
【請求項６】
前記第２次の回路シミュレーション処理を行う手段は、前記デバイスの実際の動作端子電圧条件を第２次の動作端子電圧条件として記録し、前記した第１次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第２次の動作端子電圧条件のもとで前記２次モデルパラメータを抽出する手段を再起動する請求項４または請求項５に記載の回路シミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の電気特性を記述するためのモデルパラメータを抽出する機能を有する回路シミュレーション方法および回路シミュレーション装置に関する。
【背景技術】
【０００２】
回路シミュレーション装置は、入力記述解析部と回路行列生成部と回路行列解析部と出力部とにより構成される。入力記述解析部は回路構成あるいは解析種類を解析し、回路行列生成部は解析結果について入力回路の行列方程式（関数）を作成し、回路行列解析部がこの行列方程式を解くことにより、回路の動作解析が行われる。
【０００３】
行列方程式は、あらかじめ抽出しておいたモデルパラメータを用いて素子特性計算部が半導体素子の各端子電圧条件における特性を計算することにより作成される。したがって、回路シミュレーションの解析精度は、モデルパラメータが実際の素子特性をいかに高精度に記述しているかによって決定される。
【０００４】
図９に従来のモデルパラメータ抽出装置の構成を示す。従来技術の例として、特許文献１では、ＢＳＩＭ３モデルを用いて、中間データ生成手段１ａは、デバイス特性測定データＤ１からデバイスの短チャネル効果、狭チャネル効果、基板効果、サブスレッショルドスイング特性、サーフェスパンチスルー特性などの中間データＤ２を生成する。モデルパラメータ抽出手段１ｂは、生成した中間データＤ２の値と別途測定したデバイス構造データＤ３からそれぞれの特性に対応したパラメータ値の抽出を行って、モデルパラメータαを出力する。
【特許文献１】特開２０００−３２２４５６号公報（第−頁、第−図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年のＣＭＯＳ型ＬＳＩの低消費電力化に伴い、特にＭＯＳ型トランジスタの低ゲート電圧領域における回路シミュレーションの精度、特にしきい値電圧（Ｖｔｈ）の近傍のシミュレーション精度が重要になってきている。また、低消費電力のＬＳＩでも従来のＬＳＩと同様に高ゲート電圧領域における精度も必要とされている。
【０００６】
ＭＯＳトランジスタの電気的特性を記述するのがモデルパラメータであり、現在、ＢＳＩＭ３やＢＳＩＭ４、ＨｉＳＩＭなどが一般的に使われている。これらモデル式は改良を加えて性能を向上させてきてはいるが、モデル式の複雑化に伴い、ＣＰＵ処理時間が増大している。また、物理現象を単純な数式で近似している部分もあり、実特性を高精度に再現できないこともある。特に、弱反転状態から強反転状態へ動作モードが切り替わる場合などが典型的であり、アナログ回路で積極的に使われる端子電圧条件では精度が出ない可能性があった。
【０００７】
図１０はＭＯＳトランジスタのあるドレイン電圧におけるドレイン電流のゲート電圧依存性と基板電圧依存性を示すもので、実測の素子特性と従来技術で抽出したモデルパラメータを用いて計算した素子特性を比較した説明図であり、図１１に示すオペアンプの差動入力ＭＯＳトランジスタに対応している。図１０において、四角の点群で示すｉ0 は基板電圧を印加しない基板電圧０Ｖにおける実測Ｉｄ−Ｖｇ特性曲線、連続曲線で示すＩ0 は従来技術で抽出したモデルパラメータでシミュレーションしたときの基板電圧０ＶにおけるＩｄ−Ｖｇシミュレーション特性曲線である。ａ0 を一定値として、ｉ1 は基板電圧ａ0 Ｖにおける実測Ｉｄ−Ｖｇ特性曲線、Ｉ1 は同条件でのＩｄ−Ｖｇシミュレーション特性曲線、ｉ2 とＩ2 は基板電圧２ａ0 Ｖにおける実測Ｉｄ−Ｖｇ特性曲線とＩｄ−Ｖｇシミュレーション特性曲線、ｉ3 とＩ3 は基板電圧３ａ0 Ｖにおける実測Ｉｄ−Ｖｇ特性曲線とＩｄ−Ｖｇシミュレーション特性曲線、ｉ4 とＩ4 は基板電圧４ａ0 Ｖにおける実測Ｉｄ−Ｖｇ特性曲線とＩｄ−Ｖｇシミュレーション特性曲線である。
【０００８】
しきい値電圧Ｖｔｈ近傍での電流精度は特に悪くなっており、更に基板電圧を印加すると、電流精度が悪くなる。これは基板電圧を印加することで、トランジスタ端にかかる電界が増加するためと推測される。
【０００９】
図１２は同端子電圧条件下におけるコンダクタンスｇmのゲート電圧依存性と、基板電圧依存性を示すもので、ｇ0 は基板電圧０Ｖにおける実測ｇm−Ｖｇ特性曲線、Ｇ0 は同条件でのｇm−Ｖｇシミュレーション特性曲線である。ｇ1 は基板電圧ａ0Ｖにおける実測ｇm−Ｖｇ特性曲線、Ｇ1 は同条件でのｇm−Ｖｇシミュレーション特性曲線、ｇ2 とＧ2 は基板電圧２ａ0 Ｖにおける実測ｇm−Ｖｇ特性曲線とｇm−Ｖｇシミュレーション特性曲線、ｇ3 とＧ3 は基板電圧３ａ0Ｖにおける実測ｇm−Ｖｇ特性曲線とｇm−Ｖｇシミュレーション特性曲線、ｇ4 とＧ4 は基板電圧４ａ0 Ｖにおける実測ｇm−Ｖｇ特性曲線とｇm−Ｖｇシミュレーション特性曲線である。ここでも、やはりしきい値電圧Ｖｔｈの近傍でのｇm精度が悪くなっている。
【００１０】
全端子電圧条件でフィッティングを行うとモデルの性能が十分でないため、特にしきい値電圧Ｖｔｈの近傍で、かつ基板電圧が印加された場合には、実測の特性とシミュレーション特性が一致せず、充分な精度を得ることができない。ここで問題となるのは、上記の端子電圧条件がアナログ回路で積極的に使用する端子電圧条件となっていることである。
【００１１】
従来技術で抽出したモデルパラメータで図１１のＮｃｈ差動型２段オペアンプを回路シミュレーションした例を図１３に示す。実線Ａ２が実測特性で、点線Ｂ２がシミュレーション特性になる。動作点におけるコンダクタンスｇmの誤差の分だけ、ＧａｉｎとＵＧＦ（Unity Gain Frequency）の誤差となって表れている。
ＵＧＦの定義はオペアンプのＧａｉｎが０ｄＢとなるときの周波数であり、オペアンプの性能を示す指標の一つである。
【００１２】
本発明は、上記の従来の技術における問題を解決するものであり、アナログ回路の動作点を考慮したモデルパラメータ抽出を行うことで高精度な回路性能予測を可能にする回路シミュレーション技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明による回路シミュレーション方法は、
デバイス特性測定データから１次モデルパラメータを抽出する工程と、
前記１次モデルパラメータを用いて回路ネットリストに対する第１次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する工程と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする工程と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された２次モデルパラメータを抽出する工程と、
前記２次モデルパラメータを用いて回路ネットリストに対する第２次の回路シミュレーション処理を行う工程とを含むものである。
【００１４】
この回路シミュレーション方法に対応する本発明の回路シミュレーション装置は、
デバイス特性測定データから１次モデルパラメータを抽出する手段と、
前記１次モデルパラメータを用いて回路ネットリストに対する第１次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する手段と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする手段と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された２次モデルパラメータを抽出する手段と、
前記２次モデルパラメータを用いて回路ネットリストに対する第２次の回路シミュレーション処理を行う手段とを備えたものである。
【００１５】
これによれば、回路を構成するトランジスタ等のデバイスについて、実際の動作端子電圧条件でモデルパラメータを最適化した上で第２次のシミュレーションを行うので、回路シミュレーション誤差を削減することができる。
【００１６】
上記の回路シミュレーション方法において、前記２次モデルパラメータを抽出する工程は、前記抽出誤差を計算する工程において前記抽出誤差が所定の許容範囲内であれば、２次モデルパラメータの抽出処理を停止することが好ましい。
【００１７】
これに対応して、上記の回路シミュレーション装置において、前記２次モデルパラメータを抽出する手段は、前記抽出誤差を計算する手段において前記抽出誤差が所定の許容範囲内であれば、２次モデルパラメータの抽出処理を停止するように構成されていることが好ましい。
【００１８】
これによれば、２次モデルパラメータの抽出処理以降の処理の実行は、抽出誤差が許容範囲外のときに限られるので、パラメータ抽出対象のデバイス数を減らせ、ＣＰＵ処理時間を短縮することができる。
【００１９】
また、上記の回路シミュレーション方法において、前記第２次の回路シミュレーション処理を行う工程は、前記デバイスの実際の動作端子電圧条件を第２次の動作端子電圧条件として記録し、前記した第１次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第２次の動作端子電圧条件のもとで前記２次モデルパラメータを抽出する工程に戻る処理を含むことが好ましい。
【００２０】
これに対応して、上記の回路シミュレーション装置において、前記第２次の回路シミュレーション処理を行う手段は、前記デバイスの実際の動作端子電圧条件を第２次の動作端子電圧条件として記録し、前記した第１次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第２次の動作端子電圧条件のもとで前記２次モデルパラメータを抽出する手段を再起動するように構成されていることが好ましい。
【００２１】
これによれば、２次モデルパラメータを抽出したことで動作点がずれ、抽出した動作端子電圧条件の範囲外でデバイスが動作することを避けることができる。
【００２２】
なお、上記した各工程または手段については、これをコンピュータ上のプログラムにおいて実現してもよいし、あるいはそのようなプログラムを記録した記録媒体において実現してもよい。
【発明の効果】
【００２３】
本発明によれば、設計回路を構成するトランジスタ等デバイスの実際の動作端子電圧条件にフィッティングした２次モデルパラメータを生成し、この２次モデルパラメータを使って回路シミュレーションを行うので、パラメータ抽出誤差に起因する設計不良を低減することができる。その結果として、設計の修正手間を削減し、半導体集積回路の市場への送り出しの期間を短期間化することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明にかかわる回路シミュレーション技術の実施の形態を図面に基づいて詳細に説明する。
【００２５】
図１は本発明の実施の形態におけるシミュレーション装置の構成を示すブロック図を示したものである。
【００２６】
本シミュレーション装置は、従来の技術と同様に全端子電圧範囲を抽出対象とする第１のモデルパラメータ抽出手段１と、第１次回路シミュレーション手段２と、抽出誤差計算手段３と、動作端子電圧範囲を抽出対象とする第２のモデルパラメータ抽出手段４と、第２次回路シミュレーション手段５と、シミュレーション終了判定手段６から構成されている。第１次回路シミュレーション手段２、抽出誤差計算手段３、第２のモデルパラメータ抽出手段４、第２次回路シミュレーション手段５の詳しい構成がそれぞれ図２、図３、図４、図５に示されている。
【００２７】
図２（ａ）は第１次回路シミュレーション手段２の詳しい構成を示す。１次回路ネットリストｎ１に対し、回路シミュレーションおよび端子電圧モニタ手段２ａにより誤差削減対象デバイスの端子電圧条件を誤差削減対象デバイスの動作端子電圧条件ｃ１として記録媒体に記録している。
【００２８】
図２（ｂ）は３．３Ｖ系ＭＯＳトランジスタの場合の動作端子電圧条件ｃ１についてのイメージを示す。ＭＯＳトランジスタのソースを基準にして、Ｖgs，Ｖds，Ｖbsの回路シミュレーションにおいて動作した電圧範囲を記録媒体に記録している。
【００２９】
図３（ａ）は抽出誤差計算手段３の詳しい構成を示す。図３（ｂ）は抽出元データ検索手段３ａのイメージおよびビンニングの一例を示している。ビンニングとは、ゲート長Ｌ、ゲート幅Ｗを有するデバイスに対して、ゲート長Ｌとゲート幅Ｗの領域を格子によりビン（容器）と称する領域に分割する手法である。このビンの４隅のＭＯＳトランジスタがモデルパラメータ抽出に使われ、ビン内のＭＯＳトランジスタのモデルパラメータは、４隅のＭＯＳトランジスタのモデルパラメータを使って表現される。
【００３０】
図３（ａ）において回路ネットリストのうち抽出誤差削減対象となるトランジスタをＭＯＳトランジスタＴｒ０とすると、ＭＯＳトランジスタＴｒ０を表現するモデルパラメータは、ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４の各モデルパラメータから内挿計算される。
【００３１】
ＭＯＳトランジスタＴｒ１（Ｗ＝Ｗ１，Ｌ＝Ｌ１）
ＭＯＳトランジスタＴｒ２（Ｗ＝Ｗ２，Ｌ＝Ｌ１）
ＭＯＳトランジスタＴｒ３（Ｗ＝Ｗ２，Ｌ＝Ｌ２）
ＭＯＳトランジスタＴｒ４（Ｗ＝Ｗ１，Ｌ＝Ｌ２）
誤差削減対象のＭＯＳトランジスタＴｒ０（Ｗ１≦Ｗ≦Ｗ２，Ｌ１≦Ｌ≦Ｌ２）
抽出元データ検索手段３ａは、上記４個のデバイスの電流電圧特性をデバイス特性測定データからそれぞれ読み込み、動作端子電圧条件における抽出誤差を抽出誤差計算手段３ｂで計算し、誤差削減対象デバイスの端子電圧条件における抽出誤差データを記録する。
【００３２】
抽出誤差判定手段３ｃにより、許容抽出誤差範囲（Ｉds±２〜５％、ｇm±３〜５％、ｇds±５〜１０％）であれば、処理を終了する。
【００３３】
図４は第２のモデルパラメータ抽出手段４の詳しい構成を示す。
【００３４】
抽出元実測データおよび端子電圧条件読み込み手段４ａによって、上記のＭＯＳトランジスタＴｒ１〜Ｔｒ４のデバイス特性測定データｄ２を記録媒体から呼び出し、その特性測定データｄ２に対し、電圧電流特性フィッティング手段４ｂにより実際の動作端子電圧条件で高精度の２次モデルパラメータβを得る。
【００３５】
図５は第２次回路シミュレーション手段５の詳しい構成を示す。
【００３６】
１次回路ネットリストｎ１に対し２次モデルパラメータβと１次モデルパラメータαの混載使用ができるよう、回路ネットリスト変換手段５ａを使って１次回路ネットリストｎ１を変換して２次回路ネットリストｎ２を出力させ、２次回路ネットリストｎ２と１次モデルパラメータα、２次モデルパラメータβを用いて回路シミュレーションおよび端子電圧モニタ手段５ｂの処理を行うことで、回路シミュレーション結果ｄ３と、誤差削減対象デバイスの端子電圧条件ｄ４を生成し、記録媒体に記録させている。
【００３７】
図１に示す回路シミュレーション装置における各構成要素間のデータの流れを、実施の形態ごとに以下説明する。
【００３８】
（実施の形態１）
図１における第１のモデルパラメータ抽出手段１は、従来技術と同様にして実測電流特性から得られた全端子電圧条件でシミュレーション可能な１次モデルパラメータαを抽出する。
【００３９】
次いで、第１次回路シミュレーション手段２は、その回路シミュレーションおよび端子電圧モニタ手段２ａにより、抽出した１次モデルパラメータαを用いて１次回路ネットリストｎ１のＳＰＩＣＥ（Simulation Program with Integrated Circuit  Emphasis）シミュレーションを行い、１次回路ネットリストｎ１を構成している各トランジスタの実際の動作端子電圧条件ｃ１を記録媒体に記録する。その実際の動作端子電圧条件ｃ１は、ＭＯＳトランジスタのソースを基準にしたゲート‐ソース間電圧Ｖgs、ドレイン‐ソース間電圧Ｖds、基板‐ソース間電圧Ｖbsについての電圧範囲を伴っている。
【００４０】
次いで、抽出誤差計算手段３は、その抽出元データ検索手段３ａにより、デバイス特性測定データから上記４個のデバイスの電流電圧特性をそれぞれ読み込み（図３（ａ）参照）、抽出誤差計算手段３ｂにより動作端子電圧条件における誤差削減対象デバイスの抽出誤差を計算し、その抽出誤差データｄ１を記録媒体に記録する。なお、本実施の形態では抽出誤差判定手段３ｄはないものとする。
【００４１】
次いで、第２のモデルパラメータ抽出手段４は、その抽出元実測データおよび端子電圧条件読み込み手段４ａによって、記録媒体から上記のＭＯＳトランジスタＴｒ１〜Ｔｒ４の動作端子電圧条件でのデバイス特性測定データｄ２を読み出す。これには、Ｉd−Ｖg特性とＩd−Ｖd特性が含まれている。さらに、電圧電流特性フィッティング手段４ｂにより、動作端子電圧条件ｃ１の範囲内で、デバイス特性測定データｄ２に対し優先的にフィッティングを行うことで、抽出誤差を削減した高精度の２次モデルパラメータβを得る（モデルパラメータの最適化）。
【００４２】
次いで、第２次回路シミュレーション手段５は、その回路ネットリスト変換手段５ａにより、１次モデルパラメータαと抽出誤差を削減して最適化された２次モデルパラメータβとの混載使用ができるようにするために、１次回路ネットリストｎ１を変換して２次回路ネットリストｎ２を生成する。そして、回路シミュレーションおよび端子電圧モニタ手段５ｂにより、２次回路ネットリストｎ２に対して１次モデルパラメータαと最適化された２次モデルパラメータβを用いて第２次の回路シミュレーション処理を行い、回路シミュレーション結果ｄ３を生成する。なお、本実施の形態では、誤差削減対象デバイスの動作端子電圧条件ｃ２の生成はないものとする。
【００４３】
本実施の形態によれば、モデルパラメータの抽出の端子電圧範囲を実際に動作する端子電圧条件に限定することで、抽出誤差を削減して最適化された高精度な２次モデルパラメータβを得、その２次モデルパラメータβを用いて２次の回路シミュレーションを行うようにしたので、回路シミュレーション誤差を削減することができる。
【００４４】
（実施の形態２）
本発明の実施の形態２は、図３における抽出誤差判定手段３ｃが有効となっているものに相当する。
【００４５】
抽出誤差計算手段３の処理において、抽出誤差判定手段３ｃは抽出誤差が所定の許容範囲内であるか否かを判定し、許容範囲内あれば、２次モデルパラメータの抽出処理以降の処理を停止する。許容範囲を超えているときには、実施の形態１と同様に２次モデルパラメータの抽出処理以降の処理へ進む。
【００４６】
ここで、例えば、ドレイン電流Ｉdsについては±２〜５％の許容範囲が考えられる。また、コンダクタンスｇmについては±３〜５％の許容範囲が考えられ、コンダクタンスｇdsについては±５〜１０％の許容範囲が考えられる。
【００４７】
本実施の形態によれば、実施の形態１の場合と同様に回路シミュレーション誤差を削減しつつ、許容誤差が許容範囲内にあるトランジスタについては、これを処理対象から除外することにより、ＣＰＵ処理時間の増大を抑制することができる。
【００４８】
なお、上記抽出誤差の許容範囲は、実設計において実績のあるモデルパラメータの抽出基準とする。
【００４９】
（実施の形態３）
本発明の実施の形態３は、図１におけるシミュレーション終了判定手段６および図５の誤差削減対象デバイスの動作端子電圧条件ｃ２の生成が有効となっているものに相当する。
【００５０】
実施の形態１または２における第２次回路シミュレーション手段５によるシミュレーション処理のあとで、シミュレーション終了判定手段６が動作し、動作端子電圧条件ｃ２を第１次回路シミュレーション手段２による動作端子電圧条件ｃ１と比較し、両者の差分が所定の許容範囲を超えているときは、２次モデルパラメータβが不適切なものであると判断して、第２次の動作端子電圧条件ｃ２のもとで第２のモデルパラメータ抽出手段４および第２次回路シミュレーション手段５を再起動するようになっている。そうでない場合にシミュレーションを終了させる。
【００５１】
例えば、ＤＣ動作点の変動が３〜１０ｍＶ以上あった場合には、第２のモデルパラメータ抽出手段４の処理へ戻る。この３〜１０ｍＶという数値の基準は、一般的なトランジスタモデルを使って抽出したときのしきい値電圧Ｖｔｈの抽出誤差を参考値としている。
【００５２】
本実施の形態によれば、２次モデルパラメータを抽出したことで動作点がずれ、抽出した動作端子電圧条件の範囲外でトランジスタが動作することを避けることができる。
【００５３】
なお、第２のモデルパラメータ抽出手段４において、動作端子電圧条件を上下で０．１Ｖ広げておいてもよい。
【００５４】
本発明において、用いるモデルはＢＳＩＭ３に限らず、ＢＳＩＭ４、ｈｓｐｉｃｅのＬｅｖｅｌ２８など、全てのモデルで適用が可能であるものとする。
【００５５】
以上のような回路シミュレーション装置は、ワークステーション、ディスプレイ装置、ハードディスク等の外部記憶装置を備えたコンピュータシステムで構成可能である。あるいは、上述の機能は現行の抽出ツール（アジレント・テクノロジ社のｉｃｃａｐ、シルバコ社のＵＴＭＯＳＴ等）に大規模回路シミュレーション機能を追加しても実現できる。
【００５６】
図６はＭＯＳトランジスタの線形領域におけるドレイン電流のゲート電圧依存性と基板電圧依存性を示した図である。
【００５７】
四角の点群で示すｉ0 は基板電圧を印加しない基板電圧０Ｖにおける実測Ｉｄ−Ｖｇ特性曲線、連続曲線で示すＩ0 は従来技術で抽出したモデルパラメータでシミュレーションしたときの基板電圧０ＶにおけるＩｄ−Ｖｇシミュレーション特性曲線である。ｐ1 は本発明実施の形態での基板電圧印加時における実測Ｉｄ−Ｖｇ特性曲線、Ｐ1 はＩｄ−Ｖｇシミュレーション特性曲線である。
【００５８】
図７は同端子電圧条件下におけるコンダクタンスｇmのゲート電圧依存性と、基板電圧依存性を示すもので、ｇ0 は基板電圧０Ｖにおける実測ｇm−Ｖｇ特性曲線、Ｇ0 は従来技術による基板電位０Ｖでのｇm−Ｖｇシミュレーション特性曲線である。ｑ1 は本発明実施の形態での基板電圧印加時における実測ｇm−Ｖｇ特性曲線、Ｑ1 は同条件でのｇm−Ｖｇシミュレーション特性曲線である。
【００５９】
従来技術の場合の図１０、図１２に比べて動作電圧範囲が絞り込めており、抽出誤差が削減できていることが分かる。
【００６０】
図８は本発明実施の形態でＮｃｈ差動型２段オペアンプを回路シミュレーションした例であり、実線Ａ１が実測特性で、点線Ｂ１がシミュレーション特性になる。従来技術の場合の図１３に比べてシミュレーション誤差を削減できているのが分かる。
【産業上の利用可能性】
【００６１】
本発明の回路シミュレーション技術は、高精度に回路の性能を見積もる能力を有し、半導体アナログ回路設計ツールとして有用である。また、ＭＯＳトランジスタに限らず、バイポーラトランジスタやダイオードなどのモデルパラメータ抽出ツールにも応用できる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態における回路シミュレーション装置の構成を示すブロック図
【図２】本発明の実施の形態における第１次回路シミュレーション手段の構成を示すブロック図および３．３Ｖ系ＭＯＳトランジスタの動作端子電圧条件のイメージ図
【図３】本発明の実施の形態における抽出誤差計算手段の構成を示すブロック図および抽出元データ検索手段の機能説明図
【図４】本発明の実施の形態における第２のモデルパラメータ抽出手段の構成を示すブロック図
【図５】本発明の実施の形態における第２次回路シミュレーション手段の構成を示すブロック図
【図６】本発明の実施の形態における電流特性のゲート電圧依存性と基板電圧依存を示す図
【図７】本発明の実施の形態におけるコンダクタンス特性のゲート電圧依存性と基板電圧依存を示す図
【図８】本発明の実施の形態におけるＮｃｈ差動入力２段オペアンプのシミュレーション特性と実測特性の比較を表す図
【図９】従来のモデルパラメータ抽出装置の構成を示すブロック図
【図１０】従来の技術における電流特性のゲート電圧依存性と基板電圧依存を示す図
【図１１】回路特性比較に用いたＮｃｈ差動入力２段オペアンプの回路図
【図１２】従来の技術におけるコンダクタンス特性のゲート電圧依存性と基板電圧依存を示す図
【図１３】従来の技術におけるＮｃｈ差動入力２段オペアンプのシミュレーション特性と実測特性の比較を表す図
【符号の説明】
【００６３】
１  第１のモデルパラメータ抽出手段
２  第１次回路シミュレーション手段
２ａ  回路シミュレーションおよび端子電圧モニタ手段
３  抽出誤差計算手段
３ａ  抽出元データ検索手段
３ｂ  抽出誤差計算手段
３ｃ  抽出誤差判定手段
４  第２のモデルパラメータ抽出手段
４ａ  抽出元実測データおよび端子電圧条件読み込み手段
４ｄ  電圧電流特性フィッティング手段
５  第２次回路シミュレーション手段
５ａ  回路ネットリスト変換手段
５ｂ  回路シミュレーションおよび端子電圧モニタ手段
６  シミュレーション終了判定手段
α  １次モデルパラメータ
β  ２次モデルパラメータ
ｃ１  １次モデルパラメータでの誤差削減対象デバイスの動作端子電圧条件
ｃ２  ２次モデルパラメータでの誤差削減対象デバイスの動作端子電圧条件
ｄ１  誤差削減対象デバイスの動作端子電圧条件での抽出誤差
ｄ２  動作端子電圧条件でのデバイス特性測定データ
ｄ３  回路シミュレーション結果
ｎ１  １次回路ネットリスト
ｎ２  ２次回路ネットリスト
【図１】
2007080062.tif 000003
【図２】
2007080062.tif 000004
【図３】
2007080062.tif 000005
【図４】
2007080062.tif 000006
【図５】
2007080062.tif 000007
【図６】
2007080062.tif 000008
【図７】
2007080062.tif 000009
【図８】
2007080062.tif 000010
【図９】
2007080062.tif 000011
【図１０】
2007080062.tif 000012
【図１１】
2007080062.tif 000013
【図１２】
2007080062.tif 000014
【図１３】
2007080062.tif 000015