(57)【要約】【課題】直列接続ＩＧＢＴ３，４の接続点７のｄＶ／ｄｔによる誤動作発生時に、上下アーム短絡などの事故を回避できる高信頼性ＩＧＢＴ駆動装置を提供する。【解決手段】高低圧側ＩＧＢＴ３，４は、デッドタイムを挟み相補的にオン／オフ制御される。これらデッドタイム期間中に、高圧側ＩＧＢＴ３をオフさせるリセットパルスＲＳを、例えば、次のような要領で発生させる。（１）低圧側ＩＧＢＴ４のオン指令ＬＤの直前に、（２）低圧側ＩＧＢＴ４のオン指令ＬＤの直前から、このオン指令ＬＤと重なる期間ｔｄをもつように、（３）デッドタイムＤＴ期間中、継続して、（４）低圧側ＩＧＢＴ４がオンとなる直前のデッドタイム期間中、継続して、（５）高圧側ＩＧＢＴ３のオン状態を観測したとき、低圧側ＩＧＢＴのオン指令を無効とするように、リセットパルスを生成する。【選択図】図１
2007318897.tif 000002
【特許請求の範囲】
【請求項１】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記パルス生成回路は、前記デッドタイム期間中に、前記リセットパルスを発生させる回路手段を備えたことを特徴とする半導体素子駆動装置。
【請求項２】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記パルス生成回路を、前記低圧側半導体素子のオン指令の直前にリセットパルスを生成するように構成したことを特徴とする半導体素子駆動装置。
【請求項３】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記パルス生成回路を、前記低圧側半導体素子のオン指令の直前から始まり、前記低圧側半導体素子のオン指令と重なる期間をもつリセットパルスを生成するように構成したことを特徴とする半導体素子駆動装置。
【請求項４】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記パルス生成回路を、前記セットパルスの直前にリセットパルスを生成するように構成したことを特徴とする半導体素子駆動装置。
【請求項５】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記パルス生成回路を、前記高圧側と低圧側の半導体素子が共にオフであるデッドタイム期間中、リセットパルスを出力し続けるように構成したことを特徴とする半導体素子駆動装置。
【請求項６】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記パルス生成回路を、前記低圧側半導体素子がオンとなる直前における前記高圧側及び低圧側の半導体素子が共にオフであるデッドタイム期間中、リセットパルスを出力し続けるように構成したことを特徴とする半導体素子駆動装置。
【請求項７】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記直列接続点の電位を基準電位として、前記高圧側半導体素子のオン／オフ状態を監視する高圧側半導体素子監視回路と、この高圧側半導体素子監視回路が高圧側半導体素子のオン状態を観測したとき、前記低圧側半導体素子のオン指令を無効とする回路手段を備えたことを特徴とする半導体素子駆動装置。
【請求項８】
主電源端子間に直列に接続された２つの半導体素子と、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動する低圧側駆動回路と、前記半導体素子の直列接続点の電位を基準電位とし、高圧側半導体素子を駆動する高圧側駆動回路と、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成するパルス生成回路と、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし、前記高圧側駆動回路へ伝達するレベルシフト回路とを備え、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置において、前記直列接続点の電位を基準電位として、前記高圧側半導体素子のオン／オフ状態を監視する高圧側半導体素子監視回路と、前記高圧側半導体素子の駆動信号がオフした後にも、前記高圧側半導体素子監視回路が高圧側半導体素子のオン状態を観測したとき、前記リセットパルスを継続させる回路手段を備えたことを特徴とする半導体素子駆動装置。
【請求項９】
請求項７または８において、前記高圧側半導体素子監視回路は、高圧側ゲート電圧監視回路を含み、この高圧側ゲート電圧が設定値以上であるとき、前記高圧側半導体素子のオン状態を判定する手段を備えたことを特徴とする半導体素子駆動装置。
【請求項１０】
請求項７〜９のいずれかにおいて、前記パルス生成回路に対して、前記低圧側および高圧側半導体素子に対するオン／オフ指令である制御信号を与える制御部を備え、前記パルス生成回路を、前記制御信号が前記高圧側半導体素子のオフ指令であり、かつ、前記高圧側半導体素子監視回路が前記高圧側半導体素子のオン状態を観測したとき、前記リセットパルスを出力するように構成したことを特徴とする半導体素子駆動装置。
【請求項１１】
電力変換用の半導体素子と、前記半導体素子を駆動するための半導体素子駆動装置を含む制御部を有する電力変換装置において、前記半導体素子駆動装置を、請求項１〜１０のいずれかの半導体素子駆動装置としたことを特徴とする電力変換装置。
【請求項１２】
半導体素子を含み、直流電力を可変電圧・可変周波数の交流電力に変換する電力変換装置と、前記半導体素子を駆動するための半導体素子駆動装置を含む制御部と、前記電力変換装置の交流出力電力を供給され、駆動される交流モータとを備えたモータ駆動装置において、前記半導体素子駆動装置を、請求項１〜１１のいずれかの半導体素子駆動装置としたことを特徴とするモータ駆動装置。
【請求項１３】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記デッドタイム期間中に、前記リセットパルスを発生させることを特徴とする半導体素子駆動方法。
【請求項１４】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記低圧側半導体素子のオン指令の直前に前記リセットパルスを生成することを特徴とする半導体素子駆動方法。
【請求項１５】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記低圧側半導体素子のオン指令の直前から始まり、前記低圧側半導体素子のオン指令と重なる期間をもつリセットパルスを生成することを特徴とする半導体素子駆動方法。
【請求項１６】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記セットパルスの直前にリセットパルスを生成することを特徴とする半導体素子駆動方法。
【請求項１７】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記高圧側と低圧側の半導体素子が共にオフであるデッドタイム期間中、リセットパルスを出力し続けることを特徴とする半導体素子駆動方法。
【請求項１８】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記低圧側半導体素子がオンとなる直前における前記高圧側及び低圧側の半導体素子が共にオフであるデッドタイム期間中、リセットパルスを出力し続けることを特徴とする半導体素子駆動方法。
【請求項１９】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記直列接続点の電位を基準電位として、前記高圧側半導体素子のオン／オフ状態を監視し、高圧側半導体素子のオン状態を観測したとき、前記低圧側半導体素子のオン指令を無効とすることを特徴とする半導体素子駆動方法。
【請求項２０】
主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトし前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動方法において、前記直列接続点の電位を基準電位として、前記高圧側半導体素子のオン／オフ状態を監視し、前記高圧側半導体素子の駆動信号がオフした後にも、高圧側半導体素子のオン状態を観測したとき、前記リセットパルスを継続させることを特徴とする半導体素子駆動方法。
【請求項２１】
電力変換用の半導体素子と、前記半導体素子を駆動するための半導体素子駆動装置を含む制御部を有する電力変換方法において、前記半導体素子駆動装置に、請求項１３〜２０のいずれかの半導体素子駆動方法を適用することを特徴とする電力変換方法。
【請求項２２】
半導体素子を含み、直流電力を可変電圧・可変周波数の交流電力に変換する電力変換装置と、前記半導体素子を駆動するための半導体素子駆動装置を含む制御部と、前記電力変換装置の交流出力電力を供給され、駆動される交流モータとを備えたモータ駆動方法において、前記半導体素子駆動装置に、請求項１３〜２０のいずれかの半導体素子駆動方法を適用することを特徴とするモータ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子駆動装置、それを搭載した電力変換装置、及びモータ駆動装置、並びに半導体素子駆動方法、電力変換方法、及びモータ駆動方法に関する。
【背景技術】
【０００２】
主電源端子間に、高圧側及び低圧側半導体素子を直列に接続し、高圧側及び低圧側アームを構成した電力変換装置においては、高圧側半導体素子は、浮動電位上で駆動されることになる。このため、高圧側半導体素子の駆動回路には、絶縁された電源を使用する。また、低圧側回路から高圧側回路へ駆動信号を伝達するためにレベルシフト回路が必要となる。レベルシフト回路は、駆動信号からセットパルス及びリセットパルスを生成するパルス生成回路と、このセットパルス及びリセットパルスがそれぞれゲート入力となる２つのｎＭＯＳＦＥＴから構成されるのが普通である。このような電力変換装置には、高耐圧化、低損失化、及び高信頼性化等が望まれている。
【０００３】
電力変換装置では、低圧側及び高圧側半導体素子の接続点の電位は、低圧側半導体素子の接地電位から主電源電圧まで、急激に変化する。このとき、レベルシフト回路を構成するｎＭＯＳＦＥＴのドレイン−ソース間には、寄生静電容量が存在するので、急峻な電位変動（ｄＶ／ｄｔ＝大）により、レベルシフト回路を構成する２つのｎＭＯＳＦＥＴには、同時に電流が流れる。こうした電流により、高圧側制御回路に誤った信号が伝わってしまい、高圧側半導体素子が誤ってオン／オフしてしまう誤動作を発生することがある。
【０００４】
特許文献１及び特許文献２には、直列接続点の急峻な電位変動を自励あるいは他励ｄＶ／ｄｔと呼び、これらの自励あるいは他励ｄＶ／ｄｔによるレベルシフト回路の誤動作対策を開示している。具体的には、特許文献１は、高圧側制御回路内にフィルタ回路を設け、特許文献２は、セット信号とリセット信号の差分を積分して制御信号を伝達し、誤動作を抑制することを開示している。
【０００５】
【特許文献１】特開平９−１７２３６６号公報
【特許文献２】特開２００５−３０４１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２に開示されているように、フィルタ等により、大きなｄＶ／ｄｔによる誤動作対策を施している。しかし、電力変換装置においては、様々な種類の大きなｄＶ／ｄｔが発生する。また、電力変換装置の高耐圧化と高出力化に伴い、発生するｄＶ／ｄｔは多様化する傾向にあり、高いｄＶ／ｄｔや、発生時間の長いｄＶ／ｄｔ、さらには高周波の振動等が発生する。このため、前記の半導体素子駆動装置の構成では、ｄＶ／ｄｔによる誤動作防止能力にも限界がある。また、万一、誤動作が発生した場合、それを修正する手段を持っていない。
【０００７】
本発明の目的は、半導体素子駆動装置のｄＶ／ｄｔ耐量を向上することである。
【０００８】
本発明の他の目的は、万一、誤動作が発生した場合でも、上下アーム短絡等の重大な事故を防ぐことのできる半導体素子駆動装置、それを搭載した電力変換装置、及びモータ駆動装置を提供することである。
【０００９】
本発明のさらに他の目的は、半導体素子駆動装置のｄＶ／ｄｔ耐量の向上と、万一、誤動作が発生した場合でも、上下アーム短絡等の重大な事故を防ぐことのできる半導体素子駆動方法、それを採用する電力変換方法、及びモータ駆動方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明はその一面において、主電源端子間に２つの半導体素子を直列に接続し、前記２つの半導体素子のうち低圧側の接地電位を基準として低圧側半導体素子を駆動し、前記半導体素子の直列接続点の電位を基準電位とする高圧側駆動回路によって高圧側半導体素子を駆動し、前記低圧側半導体素子の接地電位を基準電位として、前記高圧側半導体素子のオン指令及びオフ指令となるセットパルス信号及びリセットパルス信号を生成し、前記セットパルス信号及びリセットパルス信号を、前記直列接続点の電位を基準電位とする高圧側へレベルシフトして前記高圧側駆動回路へ伝達するとともに、前記２つの半導体素子を、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフする半導体素子駆動装置または方法において、前記デッドタイム期間中に、前記リセットパルスを発生させることを特徴とする。
【００１１】
本発明は他の一面において、低圧側半導体素子のオン指令の直前にリセットパルスを生成することを特徴とする。
【００１２】
また、本発明は他の一面において、低圧側半導体素子のオン指令の直前から始まり、低圧側半導体素子のオン指令と重なる期間をもつリセットパルスを生成することを特徴とする。
【００１３】
さらに、本発明は他の一面において、高圧側と低圧側の半導体素子が共にオフであるデッドタイム期間中、リセットパルスを出力し続けることを特徴とする。
【００１４】
さらに、本発明は他の一面において、低圧側半導体素子がオンとなる直前における前記高圧側及び低圧側の半導体素子が共にオフであるデッドタイム期間中、リセットパルスを出力し続けることを特徴とする。
【００１５】
さらにまた、本発明は他の一面において、高圧側半導体素子のオン状態を観測したとき、低圧側半導体素子のオン指令を無効とすることを特徴とする。
【発明の効果】
【００１６】
本発明の望ましい実施態様によれば、半導体素子の直列接続点のｄＶ／ｄｔ耐量が向上し、上下アーム短絡等の事故を防止でき、高信頼化、高耐圧化を達成した半導体素子の駆動、電力変換、又はモータ駆動の方法及び装置を提供することができる。
【００１７】
本発明のその他の目的と特徴は、以下に述べる実施形態の中で明らかにする。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【実施例１】
【００１９】
図１は、本発明の実施例１による電力用半導体素子の駆動装置を使用したモータ駆動装置の全体構成図である。実際には、三相交流電力を出力して三相誘導電動機等の負荷に電力を供給する機器構成が一般的であるが、説明の便宜上１相分だけ図示している。
【００２０】
主電源１及び平滑用コンデンサ２の両端に、高圧側半導体素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）３及び低圧側半導体素子であるＩＧＢＴ４が直列に接続されている。ＩＧＢＴ３及び４には、それぞれフリーホイールダイオード５及び６が逆並列に接続されている。ＩＧＢＴ３と４の直列接続点７は、交流電力の出力点となり、負荷（例えば三相誘導電動機）８が接続されている。
【００２１】
本実施例では、半導体スイッチング素子としてＩＧＢＴを使用したが、ＭＯＳ−ＦＥＴを使用しても良い。ＭＯＳ−ＦＥＴを使用する場合は、フリーホイールダイオード５及び６は不要となる。
【００２２】
また、低圧側ＩＧＢＴ４は、接地電位９を基準として動作する。低圧側ＩＧＢＴ用の駆動回路１０は、電源１１から電力を供給される。駆動回路１０は、通常、保護回路を含む場合が多いが、ここでは、それらの場合を含めて、単に駆動回路と表現している。
【００２３】
高圧側ＩＧＢＴ３を駆動する駆動回路１２及びＲＳフリップフロップ１３並びにロジックフィルタ１４は、絶縁された電源１５により電力の供給を受ける。駆動回路１２もまた、保護回路を含む場合が多く、それらの場合を含めて、単に駆動回路と表現している。ロジックフィルタ１４は、セットパルス信号とリセットパルス信号の両方を受付けた時に、信号を遮断する回路であり、直列接続点７の電圧変動ｄＶ／ｄｔ等による誤動作を抑制する。
【００２４】
レベルシフト回路１６は、セットパルス信号伝達用のｎＭＯＳ−ＦＥＴ１７及びリセットパルス信号伝達用のｎＭＯＳ−ＦＥＴ１８、抵抗１９及び２０、並びにツェナーダイオード２１及び２２で構成されている。パルス生成回路２３からセットパルスＳＰが出力されることによって、ｎＭＯＳ−ＦＥＴ１７が導通し、抵抗２０の両端に電圧降下が生じ、高圧電位側にセットパルスＳＰ信号が伝達される。高圧電位側に伝達されたセットパルスＳＰ信号は、ロジックフィルタ１４、ＲＳフリップフロップ１３、および駆動回路１２を経て、ＩＧＢＴ３をターンオンする。また、パルス生成回路２３からリセットパルスＲＰが出力されると、ｎＭＯＳ−ＦＥＴ１８が導通し、抵抗１９の両端に電圧降下を生じ、高圧電位側にリセットパルスＲＰ信号が伝達される。高圧電位側に伝達されたリセットパルスＲＰ信号は、ロジックフィルタ１４、ＲＳフリップフロップ１３、および駆動回路１２を経て、ＩＧＢＴ３をターンオフする。ツェナーダイオード２１及び２２は、過電圧を抑制し、周辺回路を保護する。
【００２５】
制御部２４は、ＩＧＢＴ３，４に対するオン／オフ指令である制御信号ＣＳを出力する。例えば、負荷８が三相誘導電動機であり、その速度制御を行う場合、速度指令に対する実速度の偏差に基き、ＩＧＢＴ３，４を含むインバータの出力電圧・出力周波数を制御して、三相誘導電動機の速度を前記速度指令に近づける。制御信号ＣＳは、このような制御系によって得られた、ＩＧＢＴ３，４に対するオン／オフ指令と考えることができる。
【００２６】
デッドタイム生成回路２５は、制御部２４からの制御信号ＣＳを受けてデッドタイムＤＴを確保し、低圧側駆動信号ＬＤ及び高圧側駆動信号ＨＤを生成する。
【００２７】
本実施例では、半導体素子駆動装置、電力変換装置、並びにモータ駆動装置の高耐圧化、高出力化のために、セットパルス信号伝達用のｎＭＯＳ―ＦＥＴ１７，リセットパルス信号伝達用のｎＭＯＳ―ＦＥＴ１８，低圧側回路１０，および高圧側回路を、それぞれ個別のシリコンチップとしている。また、これら個別のシリコンチップを絶縁基板上に固定し、配線を行い、樹脂でパッケージングするＭＣＭ（マルチチップモジュール）構造、もしくはＳＩＰ（System in Package）構造としている。すべての半導体回路を１つのシリコンチップで構成するＳＯＣ（System on Chip）構造としても良い。
【００２８】
次に、図２を参照して、本実施例１の動作を説明する。
【００２９】
図２は、本発明の実施例１によるレベルシフト動作タイミングチャートである。制御信号ＣＳは、Ｈｉｇｈが低圧側ＩＧＢＴのオン指令（高圧側ＩＧＢＴのオフ指令）ＣＳ１，ＣＳ２，…であり、Ｌｏｗが高圧側ＩＧＢＴのオン指令（低圧側ＩＧＢＴのオフ指令）である。デッドタイム生成回路２５は、制御信号ＣＳを受けて、２つのＩＧＢＴを、双方ともにオフであるデッドタイムを挟みながら相補的にオン／オフするための低圧側駆動信号ＬＤおよび高圧側駆動信号ＨＤを生成する。これら低圧側駆動信号ＬＤ及び高圧側駆動信号ＨＤは、それぞれ、Ｈｉｇｈがオン指令、Ｌｏｗがオフ指令であり、デッドタイムＤＴ１〜ＤＴ４は、上下アーム短絡防止のために設けられている。
【００３０】
低圧側駆動信号ＬＤは、直接的に、低圧側駆動回路１０を通して、低圧側ＩＧＢＴのゲート信号となる。
【００３１】
一方、高圧側では、パルス生成回路２３により、高圧側駆動信号ＨＤ（必要に応じて低圧側駆動信号ＬＤを含む）に基き、高圧側ＩＧＢＴのゲート信号作成用のセットパルスＳＰ及びリセットパルスＲＰを生成する。この結果、制御信号ＣＳ１，ＣＳ２の立ち下がりエッジから、デッドタイムＤＴ２，ＤＴ４経過した後のセットパルスＳＰ１，ＳＰ２により、高圧側ＩＧＢＴがオンする。そして、リセットパルスＲＰ１及びＲＰ３が、制御信号ＣＳの立ち上がりに対応した高圧側ＩＧＢＴ３のオフ指令となる。このとき、ターンオン遅延時間を考慮して、リセットパルスＲＰ２及びＲＰ４と、低圧側駆動信号ＬＤ１，ＬＤ２の立ち上がりは、短時間ｔｄだけ重複させている。
【００３２】
このように、本実施例１では、パルス生成回路２３は、デッドタイムＤＴ１，ＤＴ３期間中に、リセットパルスＰＲ２，ＰＲ４を発生させる回路手段を備えている。また、これらリセットパルスＰＲ２，ＰＲ４を、低圧側ＩＧＢＴ４のオン指令ＬＤ１，ＬＤ２の直前に生成するように構成している。さらに、低圧側ＩＧＢＴのオン指令ＬＤ１，ＬＤ２の直前から始まり、低圧側ＩＧＢＴのオン指令と重なる期間ｔｄをもつリセットパルスＰＲ２，ＰＲ４を生成するように構成している。
【００３３】
これにより、デッドタイムＤＴ１，ＤＴ３期間中に、ＩＧＢＴ３と４の直列接続点７の電位変動ｄＶ／ｄｔ等により、高圧側ＩＧＢＴ３が誤ってオンしても、上下アーム短絡を回避することができる。
【実施例２】
【００３４】
次に、本発明の実施例２を、図３を参照して説明する。
【００３５】
図３は、本発明の実施例２によるレベルシフト動作タイミングチャートであり、この実施例２による電力用ＩＧＢＴの駆動回路を使用したモータ駆動装置や電力変換装置の全体構成は、実施例１と同じである。
【００３６】
基本的動作は実施例１と同じであるが、本実施例２では、パルス生成回路２３は、デッドタイムＤＴ２，ＤＴ４期間中で、セットパルスＳＰ１，ＳＰ２の直前にリセットパルスＲＰ２，ＲＰ４を生成するように構成している。
【００３７】
これにより、デッドタイムＤＴ２，ＤＴ４期間中に、誤って高圧側ＩＧＢＴ３がターンオンしても、これを即座にターンオフさせることができるので、高圧側ＩＧＢＴ３が早くオンしてしまうような事態を防止し、制御性の低下を防止することができる。
【実施例３】
【００３８】
次に、本発明の実施例３を、図４を参照して説明する。
【００３９】
図４は、本発明の実施例３によるレベルシフト動作タイミングチャートであり、この実施例３による電力用半導体素子の駆動回路を使用したモータ駆動装置や電力変換装置の全体構成は、実施例１と同じである。
【００４０】
基本的動作は、実施例１と同じで、リセットパルスＲＰ２及びＲＰ５は、低圧側ＩＧＢＴ４がターンオンする直前に発生させ、高圧側ＩＧＢＴ３にオフ指令を出力する。
【００４１】
これに加え、この実施例３では、リセットパルスＲＰ３及びＲＰ６を、セットパルスＳＰ１，ＳＰ２の直前にも配置している。これにより、デッドタイムＤＴ１〜ＤＴ４期間中に誤動作が発生しても、上下アーム間の短絡を防止し、かつ制御性の低下を防止することができる。
【実施例４】
【００４２】
次に、本発明の実施例４を、図５を参照して説明する。
【００４３】
図５は、本発明の実施例４によるレベルシフト動作タイミングチャートであり、この実施例４による電力用半導体素子の駆動回路を使用したモータ駆動装置や電力変換装置の全体構成は、実施例１と同じである。
【００４４】
本実施例では、全てのデッドタイムＤＴ１〜ＤＴ４期間中にリセットパルスＲＰ１〜ＲＰ４を継続して出力する。これにより、デッドタイムＤＴ期間中に、ＩＧＢＴ３と４の直列接続点７のｄＶ／ｄｔ等によるレベルシフト回路１６の誤動作が発生しても、ロジックフィルタ１４で誤信号を遮断することができる。したがって、全てのデッドタイムＤＴ１〜ＤＴ４期間中に誤動作が発生しても、上下アーム間の短絡を防止し、かつ制御性の低下を防止することができる。
【実施例５】
【００４５】
次に、本発明の実施例５を、図６を参照して説明する。
【００４６】
図６は、本発明の実施例５によるレベルシフト動作タイミングチャートであり、この実施例５による電力用半導体素子の駆動回路を使用したモータ駆動装置や電力変換装置の全体構成は、実施例１と同じである。
【００４７】
本実施例では、パルス生成回路２３を、低圧側ＩＧＢＴ４がオンとなる直前における高圧側及び低圧側のＩＧＢＴ３と４が共にオフであるデッドタイムＤＴ１，ＤＴ３期間中、リセットパルスＲＰ１，ＲＰ２を出力し続けるように構成したものである。
【００４８】
これにより、デッドタイムＤＴ１，ＤＴ３期間中に、ＩＧＢＴ３と４の直列接続点７の電位変動ｄＶ／ｄｔ等により誤動作が発生した場合であっても、上下アーム短絡を防止することができる。また、実施例４と比較して消費電力の低減が可能である。
【実施例６】
【００４９】
図７は、本発明の実施例６による電力用半導体素子の駆動回路を使用したモータ駆動装置の全体構成図である。実施例１と重複する説明は避ける。
【００５０】
高圧側ゲート電圧観測回路２６は、高圧側ＩＧＢＴ３と低圧側ＩＧＢＴ４の接続点７の電位を基準電位とし、高圧側ＩＧＢＴ３のゲート電圧を観測する。これにより、高圧側ＩＧＢＴ３のゲート電圧を設定値と比較し、高圧側ＩＧＢＴ３がオン状態であるか、オフ状態であるかを判定する。高圧側ゲート電圧観測回路２６が出力した情報は、レベルダウン回路２７により、低圧側ＩＧＢＴ４の接地電位９を基準とする低圧側ゲート電圧観測回路２８に伝達される。レベルダウン回路２７は、ｐＭＯＳ−ＦＥＴ２９と、抵抗３０、およびツェナーダイオード３１で構成されている。高圧側ゲート電圧観測回路２６の出力により、ｐＭＯＳ−ＦＥＴ２９が導通し、抵抗３０の両端に電圧が発生し、高圧側ＩＧＢＴ３のオン／オフ情報が、低圧側ゲート電圧観測回路２８に伝達される。ツェナーダイオード３１は、周辺回路を過電圧から保護する。
【００５１】
低圧側ゲート電圧観測回路２８に伝達された情報は、低圧側駆動回路１０及びパルス生成回路２３に入力される。
【００５２】
低圧側駆動回路１０は、高圧側ＩＧＢＴ３がオン状態であるときには、低圧側ＩＧＢＴ４のオン指令を遮断し、無効とする。また、パルス生成回路２３は、高圧側駆動信号ＨＤがＬｏｗ（高圧側ＩＧＢＴ３のオフ指令）であるにもかかわらず、高圧側ＩＧＢＴ３がオン状態である場合には、リセットパルスＲＰを出力し続ける。
【００５３】
図８は、本発明の実施例６による半導体素子駆動装置の動作タイミングチャートである。
【００５４】
高圧側ＩＧＢＴ３が誤ってオンし、そのオン状態信号ＨＯ１１が発生した場合を考える。このとき、低圧側駆動回路１０は、高圧側ＩＧＢＴ３がオン状態であることによって、低圧側駆動信号ＬＤ１を無効とし、低圧側ＩＧＢＴ４のオン指令を遮断する。
【００５５】
また、パルス生成回路２３は、高圧側駆動信号ＨＤがＬｏｗ（高圧側ＩＧＢＴ３のオフ指令）であるにもかかわらず、高圧側ＩＧＢＴ３がオン状態であり、誤ったオン状態を示す信号ＨＯ１２が発生している場合には、リセットパルスＲＰ２を出力し続ける。
【００５６】
このように、この実施例６においては、両ＩＧＢＴ３，４の直列接続点７の電位を基準電位として、高圧側ＩＧＢＴ３のオン／オフ状態を監視する高圧側ＩＧＢＴ監視回路２６と、この高圧側ＩＧＢＴ監視回路２６が高圧側ＩＧＢＴ３のオン状態を観測したとき、低圧側ＩＧＢＴ４のオン指令ＬＤ１を無効とする回路手段を備えている。
【００５７】
また、高圧側ＩＧＢＴ３の駆動信号ＨＤ１がオフした後にも、高圧側ＩＧＢＴ監視回路２６が高圧側ＩＧＢＴ３のオン状態を観測し、誤オン状態信号ＨＯ１２が生じたとき、リセットパルスＲＰ２を継続させる回路手段を備えている。
【００５８】
これにより、上下アーム短絡を防止することができる。
【産業上の利用可能性】
【００５９】
半導体素子駆動回路及び電力変換装置並びにモータ駆動装置としてあらゆる分野において利用可能である。例えば、産業用ロボット、鉄道、家電製品などに利用できる。特に、高耐圧化、高信頼化が要求される用途、例えば車載用の半導体素子駆動回路及び電力変換装置並びにモータ駆動装置として好適である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施例１による電力用半導体素子の駆動装置を使用したモータ駆動装置の全体構成図。
【図２】本発明の実施例１によるレベルシフト動作タイミングチャート。
【図３】本発明の実施例２によるレベルシフト動作タイミングチャート。
【図４】本発明の実施例３によるレベルシフト動作タイミングチャート。
【図５】本発明の実施例４によるレベルシフト動作タイミングチャート。
【図６】本発明の実施例５によるレベルシフト動作タイミングチャート。
【図７】本発明の実施例６による電力用半導体素子の駆動回路を使用したモータ駆動装置の全体構成図。
【図８】本発明の実施例６によるレベルシフト動作タイミングチャート。
【符号の説明】
【００６１】
１…主電源、２…平滑用コンデンサ、３…高圧側半導体素子（高圧側ＩＧＢＴ）、４…低圧側半導体素子（低圧側ＩＧＢＴ）、５，６…フリーホイールダイオード、７…半導体素子の直列接続点、８…負荷（三相誘導電動機）、９…接地電位、１０…保護回路を含む低圧側駆動回路、１２…保護回路を含む高圧側駆動回路、１１，１５…電源、１３…ＲＳフリップフロップ、１４…ロジックフィルタ、１６…レベルシフト回路、１７…セットパルス信号伝達用のｎＭＯＳ−ＦＥＴ、１８…リセットパルス信号伝達用のｎＭＯＳ−ＦＥＴ、１９，２０，３０…抵抗、２１，２２，３１…ツェナーダイオード、２３…パルス生成回路、２４…制御部、２５…デッドタイム生成回路、２６…高圧側ゲート電圧観測回路、２７…レベルダウン回路、２８…低圧側ゲート電圧観測回路、２９…ｐＭＯＳ−ＦＥＴ。
【図１】
2007318897.tif 000003
【図２】
2007318897.tif 000004
【図３】
2007318897.tif 000005
【図４】
2007318897.tif 000006
【図５】
2007318897.tif 000007
【図６】
2007318897.tif 000008
【図７】
2007318897.tif 000009
【図８】
2007318897.tif 000010