(57)【要約】【課題】画素が電荷格納部を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、電荷格納部への光入射を低減してその光入射による偽信号の発生を抑える。【解決手段】画素は、基板２１に形成され、フォトダイオード１から転送される電荷を蓄積する電荷格納部３と、フローティングディフュージョン４の電荷量に応じた信号を出力する増幅トランジスタと、フォトダイオード１から電荷格納部３に電荷を転送する第１の転送ゲート部１１と、電荷格納部３からフローティングディフュージョン４に電荷を転送する第２の転送部５とを備える。基板２１上に形成された層間膜３２，３３に、間隙４０が、基板２１の略法線方向から見た平面視で前記電荷格納部を実質的に囲むように形成される。【選択図】図８
2007157912.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた電荷を生成して蓄積する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を備えた画素を、基板に複数有する固体撮像装置であって、
前記基板上に形成された層間膜に、間隙が、前記基板の略法線方向から見た平面視で前記電荷格納部を実質的に囲むように形成されたことを特徴とする固体撮像装置。
【請求項２】
前記間隙の一部が前記光電変換部上に配置されたことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記電荷格納部の上を覆うように形成された遮光膜を備え、前記間隙の上端縁が前記遮光膜の下面に達していることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
入射光に応じた電荷を生成して蓄積する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を備えた画素を、基板に複数有する固体撮像装置であって、
前記基板上に形成された層間膜に、間隙が、前記基板の略法線方向から見た平面視で前記光電変換部の有効受光領域を実質的に囲むように形成されたことを特徴とする固体撮像装置。
【請求項５】
前記光電変換部の有効受光領域に対応する領域以外の前記画素の領域を覆うように形成された遮光膜を備え、前記間隙の上端縁が前記遮光膜の下面に達していることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記遮光膜が配線を兼ねることを特徴とする請求項３又は５記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体像を撮像する固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、受光画素の光電変換部にて生成・蓄積された信号電荷を、画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型の固体撮像装置では、このような画素がマトリクス状に複数配置されている。増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタ（ＪＦＥＴ）を用いた固体撮像装置（下記特許文献１，２）や、増幅部にＣＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像装置（下記特許文献３）などがある。
【０００３】
従来から、増幅型の固体撮像装置において、電子シャッタ動作を行ったときの各画素の露光蓄積時間が行毎にずれてしまうこと（いわゆるローリングシャッタ）に起因する画像の歪みを防止するため、各画素の露光時間が一定となる全画素同時の電子シャッタ動作を実現する構成が提案されている（下記特許文献１〜３）。
【０００４】
特許文献１〜３に開示されている従来の固体撮像装置では、各画素は、光電変換部及び増幅部と、それらの間において一時的に電荷を蓄積する電荷格納部（蓄積部）とを有している。そして、このような従来の固体撮像装置では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各電荷格納部に転送して一旦蓄積しておき、この信号電荷を所定の読出しタイミングで順次画素信号に変換するようにしている。
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００４−３３５８８２号公報
【特許文献３】特開２００４−１１１５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者の研究の結果、前記従来の固体撮像装置では、従来は全く想定されていなかった光が、信号電荷を一時蓄積している電荷格納部へ入射してしまうことで、いわば偽信号が発生してしまい、これに起因して画質が低下することが判明した。
【０００６】
このような電荷格納部への光入射の様子の例を、図１４に示す。図１４は、特許文献１に開示された固体撮像装置の光入射の様子を示す図であり、特許文献１の図３の画素断面図に対して入射光の一部の光線３０１〜３０５を記入したものである。
【０００７】
図１４において、１０１は入射光に応じた電荷を生成して蓄積する光電変換部としての埋め込み型フォトダイオード（ＢＰＤ）、１０２は制御領域に受け取った電荷に応じた信号を出力する接合型電界効果トランジスタ（ＪＦＥＴ）、１０３はＢＰＤ１０１によって生成・蓄積された電荷をＪＦＥＴに転送する前に一時的に蓄積する電荷格納部、１０４はＢＰＤ１０１から電荷格納部１０３への電荷の転送を制御するポリシリコン等からなる第１の転送ゲート電極、１０５は電荷格納部１０３からＪＦＥＴ１０２への電荷の転送を制御するポリシリコン等からなる第２の転送ゲート電極、１０７はＪＦＥＴ１０２の制御領域へ転送された電荷を排出するためのリセットドレイン（図示せず）を制御するポリシリコン等からなるリセットゲート（ＲＧ）である。２０１はＰ型シリコン基板、２０２はＮ型ウェル、２０５はＢＰＤ１０１の表面Ｎ型層、２０６はＢＰＤ１０１のＰ型電荷蓄積層である。また、２０４はＰ型ゲート領域（Ｐゲート）、２０７はＮ＋型ソース領域、２０８はＮ＋型ドレイン領域、２０９はＮ型チャネル領域（Ｎチャネル）であり、これらによりＪＦＥＴ１０２が構成されている。さらに、２１０は配線としての１層目のアミルニウム層、２１１は配線を兼用する２層目のアルミニウム層からなる遮光膜である。
【０００８】
図１４に示すように、例えば、光線３０１は、その一部が転送ゲート電極１０４を通過して電荷格納部１０３へ入射するとともに、他の一部が転送ゲート電極１０４、遮光膜２１１及び１層目アミルニウム層２１０の側部で順次反射された後に転送ゲート電極１０５を通過して電荷格納部１０３へ向かう。光線３０２は、転送ゲート電極１０７、遮光膜２１１、１層目アミルニウム層２１０及び遮光膜２１１で順次反射された後に、転送ゲート電極１０５を通過して電荷格納部１０３へ入射する。光線３０３は、転送ゲート電極１０４の端部付近においてＮ型ウェル２０２で反射され、更に転送ゲート電極１０４の下面とＮ型ウェル２０２との間で複数回反射された後に、電荷格納部１０３へ入射する。
【０００９】
本発明は、前述したような事情に鑑みてなされたもので、画素が電荷格納部を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、電荷格納部への光入射を低減してその光入射による偽信号の発生を抑えることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明の第１の態様による固体撮像装置は、入射光に応じた電荷を生成して蓄積する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を備えた画素を、基板に複数有する固体撮像装置であって、前記基板上に形成された層間膜に、間隙が、前記基板の略法線方向から見た平面視で前記電荷格納部を実質的に囲むように形成されたものである。
【００１１】
本発明の第２の態様による固体撮像装置は、前記第１の態様において、前記間隙の一部が前記光電変換部上に配置されたものである。
【００１２】
本発明の第３の態様による固体撮像装置は、前記第１又は第２の態様において、前記電荷格納部の上を覆うように形成された遮光膜を備え、前記間隙の上端縁が前記遮光膜の下面に達しているものである。
【００１３】
なお、前記間隙の上端縁とは、前記間隙の前記基板側とは反対側の端縁をいう。また、前記遮光膜の下面とは、前記遮光膜の前記基板側の面をいう。これらの点は、後述する第５の態様についても同様である。
【００１４】
本発明の第４の態様による固体撮像装置は、入射光に応じた電荷を生成して蓄積する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を備えた画素を、基板に複数有する固体撮像装置であって、前記基板上に形成された層間膜に、間隙が、前記基板の略法線方向から見た平面視で前記光電変換部の有効受光領域を実質的に囲むように形成されたものである。
【００１５】
本発明の第５の態様による固体撮像装置は、前記第４の態様において、前記光電変換部の有効受光領域に対応する領域以外の前記画素の領域を覆うように形成された遮光膜を備え、前記間隙の上端縁が前記遮光膜の下面に達しているものである。
【００１６】
本発明の第６の態様による固体撮像装置は、前記第３又は第５の態様において、前記遮光膜が配線を兼ねるものである。
【発明の効果】
【００１７】
本発明によれば、画素が電荷格納部を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、電荷格納部への光入射を低減してその光入射による偽信号の発生を抑えることができる固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明による固体撮像装置について、図面を参照して説明する。
【００１９】
［第１の実施の形態］
【００２０】
図１は、本発明の第１の実施の形態による固体撮像装置の概略構成を示す電気回路図である。
【００２１】
図１では、本実施の形態による固体撮像装置は、２次元マトリクス状に配置した２列×２行＝４個の画素１０を有するものとして示している。その画素数は、特に限定されるものではないが、実際には、例えば、各行や各列には、数十から数千の画素が配置され、画素数を多くして解像を高める。なお、本発明は、２次元イメージセンサのみならず、１次元イメージセンサにも適用可能である。
【００２２】
各画素１０は、図１に示すように、入射光に応じた電荷を生成して蓄積する光電変換部としてのフォトダイオード１と、フォトダイオード１から転送される電荷を蓄積する電荷格納部３と、所定部位としてのフローティングディフュージョン（ＦＤ）４と、所定部位（本実施の形態では、ＦＤ４）の電荷量に応じた信号を出力する増幅部としてのＭＯＳトランジスタ（増幅用トランジスタ）７と、ＦＤ４の電荷を排出するリセットゲート部６と、フォトダイオード１から電荷格納部３に電荷を転送する第１の転送ゲート部１１と、第１の転送ゲート部１１を構成するゲート電極及び電荷格納部３用のゲート電極の両ゲート電極として機能する電極２と、電荷格納部３からＦＤ４に電荷を転送する第２の転送ゲート部５と、フォトダイオード１で生成された電荷であって画像形成に寄与しない不要電荷をフォトダイオード１から排出させる不要電荷排出ゲート部としてのＭＯＳトランジスタ（不要電荷排出用トランジスタ）８と、ＭＯＳトランジスタからなる垂直選択スイッチ９と、を備えている。
【００２３】
図２は、図１中の１つ画素（単位画素）１０の要部を模式的に示す概略平面図である。図３は、図２中のＡ−Ａ’線に沿った概略断面図である。図４は、図２中のＢ−Ｂ’線に沿った概略断面図である。図５は、図３及び図４中の２層目のアミルニウム層３６〜３８を示す概略平面図である。図６は、図３及び図４中の３層目のアミルニウム層３９を示す概略平面図である。なお、図５及び図６にも、図２と同じＡ−Ａ’線及びＢ−Ｂ’線を示している。
【００２４】
図３及び図４に示すように、Ｎ型のシリコン基板２１上にＰ型ウエル２２が形成されている。Ｐ型ウエル２２にＮ型層（Ｎ＋）２３が形成されることで、フォトダイオード１が構成されている。このフォトダイオード１は、高濃度のＰ型層（Ｐ＋＋）２４を基板表面側に付加した構造を有している。
【００２５】
電荷格納部３は、図３に示すように、Ｐ型ウエル２２に形成されたＮ型層で構成されている。電荷格納部３上には、ポリシリコン等からなる電極２の、電荷格納部３用のゲート電極に相当する部分２ａが形成されており、電荷格納部３は、事実上、ゲートを持つＭＯＳダイオードとして構成されている。
【００２６】
電極２は、図２及び図３に示すように、前記部分２ａの他に、電荷格納部３とフォトダイオード１との間の上に形成された部分２ｂを有している。第１の転送ゲート部１１は、電極２の部分２ｂをゲートとするとともに電荷格納部３及びフォトダイオード１のＮ型層２３をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００２７】
また、Ｐ型ウエル２２には、図２乃至図４に示すように、Ｎ型層（Ｎ＋）からなるＦＤ４、及び、Ｎ型層（Ｎ＋）２５〜２７が、形成されている。Ｎ型層２５は、図示しない配線により電源ＶＤＤに接続されている。
【００２８】
電荷格納部３とＦＤ４との間の上にポリシリコン等からなるゲート電極５ａが形成され、第２の転送ゲート部５は、ゲート電極５ａをゲートとするとともに電荷格納部３及びＦＤ４をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００２９】
図２及び図４に示すように、ＦＤ４とＮ型層２５との間の上にゲート電極６ａが形成され、リセットゲート部６は、ゲート電極６ａをゲートとするとともにＦＤ４及びＮ型層２５をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３０】
図２及び図４に示すように、Ｎ型層２５，２６間の上にゲート電極７ａが形成され、増幅用トランジスタ７は、ゲート電極７ａをゲートとするとともにＮ型層２５，２６をソース又はドレインとするＭＯＳトランジスタとして、構成されている。図２乃至図４に示すように、ゲート電極７ａは、配線となる１層目のアミルニウム層２８によって、ＦＤ４に接続されている。
【００３１】
図２及び図４に示すように、Ｎ型層２６，２７間の上にゲート電極９ａが形成され、垂直選択スイッチ９は、ゲート電極９ａをゲートとするとともにＮ型層２６，２７をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３２】
図２に示すように、Ｎ型層２５とフォトダイオード１との間の上にゲート電極８ａが形成され、不要電荷排出用トランジスタ８は、ゲート電極８ａをゲートとするとともにＮ型層２５及びフォトダイオード１のＮ型層２３をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３３】
図３及び図４に示すように、基板２１上には、ゲート絶縁膜等となるシリコン酸化膜３１、及び、例えばシリコン酸化膜からなる層間膜３２〜３４が、下側（基板２１側）から順に形成されている。層間膜３２の直上に１層目のアミルニウム層２８，３０，３５が形成され、層間膜３３の直上に２層目のアミルニウム層３６〜３８が形成され、層間膜３４の直上に３層目のアミルニウム層３９が形成されている。なお、１層目のアミルニウム層３５は、電極２を２層目のアミルニウム層３６に電気的に中継する中継配線となっている。また、アミルニウム層３９も所定の配線を兼ねている。
【００３４】
そして、本実施の形態では、図２及び図３に示すように、層間膜３２，３３には、間隙４０が、基板２１の略法線方向から見た平面視で電荷格納部３を実質的に囲むように形成されている。本実施の形態では、間隙４０が電荷格納部３を完全に囲んでいるので、好ましい。もっとも、本発明では、間隙４０は、一部繋がっておらずに電荷格納部３を完全に囲んでいなくても、電荷格納部３の大部分を囲んでいればよい。また、本実施の形態では、図２及び図３に示すように、これらの図における間隙４０における左側部分は、フォトダイオード１上に形成されている。もっとも、間隙４０における左側部分は、例えば、フォトダイオード１と電極２の部分２ａとの間に配置してもよい。
【００３５】
また、本実施の形態では、図３（後述する図８も参照されたい。）に示すように、間隙４０におけるシリコン酸化膜３１上の部分の下端（図３及び図８中のＤ付近）は、シリコン酸化膜３１内に食い込んでおり、シリコン酸化膜３１は、間隙４０の下側の厚さが他の箇所の厚さより薄くなっている。
【００３６】
さらに、本実施の形態では、図３及び図５に示すように、２層目のアミルニウム層３６は、配線として用いられるのみならず、電荷格納部３の上を覆うように形成され、遮光膜となっている。そして、図３に示すように、間隙４０の上端縁（基板２１と反対側の端縁）は、遮光膜としての２層目のアミルニウム層３６の下面に達している。必ずしも、間隙４０の上端縁がアミルニウム層３６の下面に達している必要はないが、電荷格納部３に対する遮光をより完全にするためには、本実施の形態のように間隙４０の上端縁がアミルニウム層３６の下面に達していることが、好ましい。
【００３７】
３層目のアミルニウム層３９は、配線を兼ねる遮光膜となっており、図３及び図６に示すように、フォトダイオード１へ向かう入射光を通過させる開口３９ａを有している。
【００３８】
なお、本実施の形態では、周知の固体撮像装置と同様に、３層目のアミルニウム層３９より上側の位置において、フォトダイオード１上には、カラーフィルタや入射光をフォトダイオード１へ向けて集光させるためのオンチップマイクロレンズ等が設けられているが、それらの図示は省略する。
【００３９】
図１に示すように、本実施の形態による固体撮像装置は、複数の画素１０からなる撮像部の他に、撮像部の外側に設けられた駆動制御部と、ＣＤＳ（Correlated Double Sampling；相関２重サンプリング）回路５１とを備えている。前記駆動制御部は、水平走査回路５２、垂直走査回路５３、ＭＯＳトランジスタからなる水平選択スイッチ５４、出力バッファアンプ５５などを備えている。
【００４０】
図１に示すように、垂直選択スイッチ９の一端（前記Ｎ型層２７）は、列毎に垂直信号線５０に接続され、更には列毎に設けられたＣＤＳ回路５１に接続されている。ＣＤＳ回路５１により処理された信号は、水平選択スイッチ５４を介して出力バッファ５５に入力され、出力端子Ｖoutから撮像信号として図示しない外部回路に供給される。水平選択スイッチ５４は、水平走査回路５２によって制御される。
【００４１】
図１に示すように、全画素１０の不要電荷排出用トランジスタ８のゲート電極８ａは、共通に接続されており、垂直走査回路３３から駆動パルスφＰＤＲＳＴを受ける。全画素１０の電極２（第１の転送ゲート部１１のゲート電極及び電荷格納部３用のゲート電極を兼ねる電極）は、共通に接続されており、垂直走査回路３３から駆動パルスφＳＴＧを受ける。
【００４２】
図１に示すように、第２の転送ゲート部５のゲート電極５ａは、行毎に接続されており、行毎に垂直走査回路３３から駆動パルスφＴＸ（１），φＴＸ（２）をそれぞれ受ける。垂直選択スイッチ９のゲート電極９ａは、行毎に接続されており、行毎に垂直走査回路３３から駆動パルスφＳＥＬ（１），φＳＥＬ（２）をそれぞれ受ける。リセットゲート部６のゲート電極６ａは、行毎に接続されており、行毎に垂直走査回路３３から駆動パルスφＲＳＴ（１），φＲＳＴ（２）をそれぞれ受ける。
【００４３】
本実施の形態による固体撮像装置は、基本的に、従来の固体撮像装置と同様に半導体製造プロセスを利用して製造することができる。間隙４０に関しては、例えば、層間膜３３まで作製した後に、層間膜３３上に全面にレジストを形成し、フォトリソエッチング法によりこのレジストにおける間隙４０に相当する部分のみを除去し、このレジストをマスクとしてドライエッチングにより間隙４０を形成した後にこのレジストを除去し、その後、通常の手法で２層目のアミルニウム層３６〜３８を形成すればよい。このとき、アルミニウムの一部が間隙４０内の一部に入ったとしても、当該アミルニウムが間隙４０の壁部における光反射機能を高めることになるので、電荷格納部３に対する遮光機能に全く影響はない。なお、間隙４０の形成方法が、前述したようなドライエッチングに限定されるものでないことは、言うまでもない。
【００４４】
次に、本実施の形態による固体撮像装置の動作について、図７を参照して説明する。図７は、本実施の形態による固体撮像装置の動作を示すタイミングチャートである。なお、図７では、各駆動パルスがハイのときに対応するトランジスタがオンするものとしている。
【００４５】
まず、φＰＤＲＳＴをハイにして全画素１０の不要電荷排出用トランジスタ８を同時にオンし、全画素１０のフォトダイオード１に貯まっている電荷を電源ＶＤＤに捨てる。
【００４６】
次に、φＰＤＲＳＴをローにして全画素１０の不要電荷排出用トランジスタ８を同時にオフし、全画素１０のフォトダイオード１における電荷の蓄積を始める。この時、電荷格納部３に貯まっていた電荷は前の読出し時に順次読み出されて電荷格納部３は空になっているとしているが、別途電荷格納部３をリセットするタイミングを設けてもよい。
【００４７】
次いで、φＰＤＲＳＴをローにしてから所定の蓄積時間を経過する前にφＳＴＧをハイにして全画素１０の第１の転送ゲート部１１を同時にオンして、フォトダイオード１に貯まっている電荷を電荷格納部３に転送し、φＳＴＧをローにして全画素１０の第１の転送ゲート部１１をオフする。図７に示すように、φＰＤＲＳＴをローにしてからφＳＴＧを再度ローにするまでの時間が、蓄積露光時間（電子シャッタの時間）となる。なお、φＳＴＧをハイにしてフォトダイオード１から第１の転送ゲート部２へ電荷を転送する際には、φＳＴＧの電位は、フォトダイオード１からの電荷を完全転送できる電位にする。
【００４８】
次に、φＰＤＲＳＴをハイにして全画素１０の不要電荷排出用トランジスタ８をオンしてフォトダイオード１をリセットする。これにより、電荷格納部３に貯まっている電荷を読み出す間にフォトダイオード１に貯まりフォトダイオード１の最大蓄積電荷を超えた時に電荷が電荷格納部３へ溢れてしまうのを、防ぐ。あるいは、次の電荷の蓄積に備えてフォトダイオード１を電源ＶＤＤにリセットする。電荷格納部３に電荷を蓄積している間は、φＳＴＧの電位として、電荷格納部３の表面に反転層を形成するような電位を加えてもよく、これにより蓄積中の暗電流の発生を防ぐことができるようになっている。
【００４９】
その後、φＳＥＬ（１）をハイにして１行目の垂直選択スイッチ９をオンし、１行目の画素１０を選択する。この選択状態において、φＲＳＴ（１）をハイにしてリセットゲート部６をオンすることで、増幅用トランジスタ７のゲート電極７ａに接続されているＦＤ４のリセットを行う。このときの増幅用トランジスタ７からのリセット時出力は、垂直信号線５０を介してＣＤＳ回路５１に保存される。次いで、φＴＸ（１）をハイにして１行目の画素１０の第２の転送ゲート部５をオンし、１行目の画素１０の電荷格納部３にある電荷をＦＤ４へ転送させる。このとき、φＳＴＧの電位は、電荷格納部３からＦＤ４へ電荷を完全転送できる電位にする。ＦＤ４の電荷量に応じた増幅された電位が、垂直出力線５０を通してＣＤＳ回路５１に送られる。ＣＤＳ回路５１では、先ほど保存したリセット時出力との差を１行目の画素１０の画素信号として出力する。そして、これらの１行目の画素１０の画素信号は、水平走査回路５２により水平選択スイッチ５４を順次オンすることで、出力バッファアンプ５５を経て出力端子Ｖoutからシリアルに出力される。
【００５０】
その後、φＳＥＬ（１）をローにした後に、φＳＥＬ（２）をハイにして２行目の垂直選択スイッチ９をオンし、２行目の画素１０を選択する。この選択状態において、図７に示すように、駆動パルスφＴＸ（２），φＲＳＴ（２）の状態を、φＳＥＬ（１）をハイにした状態における駆動パルスφＴＸ（１），φＲＳＴ（１）の状態と同様の状態とする。これにより、２行目の画素１０に関して、先に説明した１行目の画素１０と同様の読み出し動作が行われる。
【００５１】
以上の説明からわかるように、全画素同時の電子シャッタ動作が実現される。
【００５２】
ここで、図８に、本実施の形態による固体撮像装置の電荷格納部３等へ向かう光入射の様子を示す。図８は、図３を拡大してそれに対して入射光の一部の光線を記入したものである。
【００５３】
また、図９に、本実施の形態による固体撮像装置と比較される比較例による固体撮像装置を示す。図９は図３及び図８に対応しており、図９において、図３及び図８中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。この比較例が本実施の形態と異なる所は、層間膜３２，３３に間隙４０が形成されていない点のみである。
【００５４】
本実施の形態によれば、間隙４０内は、空気が存在するか又は真空に近い状態になるが、いずれにせよ、間隙４０内の屈折率はほぼ１．０となる。一方、層間膜３２，３３は、例えばシリコン酸化膜であるため、比較的屈折率が大きい。このため、間隙４０の壁部での臨界角は小さくなる。したがって、層間膜３２，３３から間隙４０内へ入射しようとする大部分の光に対して、間隙４０の壁部が全反射面として作用することになる。よって、本実施の形態では、間隙４０が電荷格納部３を囲んでいるので、図８に示すように、側方から斜めに来る光が間隙４０の壁部により全反射され、当該光が電荷格納部３に対して遮光される。また、電荷格納部３は遮光膜としての２層目のアミルニウム層３６で覆われているので、上方から来る光がアミルニウム層３６によって遮光される。そして、本実施の形態では、間隙４０の上端縁がアミルニウム層３６の下面に達しているので、間隙４０の上端縁アミルニウム層３６との間の隙間から入ろうとする光も、間隙４０の壁部により遮光されるので、電荷格納部３に対する遮光性がより高まる。
【００５５】
さらに、本実施の形態によれば、間隙４０における図２、図３及び図８における左側部分がフォトダイオード１上に形成されているため、間隙４０における左側部分をフォトダイオード１と電極２の部分２ａとの間に配置する場合に比べて、間隙４０における左側部分を電荷格納部３からより遠い位置に配置されることになる。このため、後述する図９中の光線３１２のような光をより有効に遮光することができ、電荷格納部３に対する遮光性がより高まる。
【００５６】
さらにまた、本実施の形態によれば、間隙４０におけるシリコン酸化膜３１上の部分の下端（図３及び図８中のＤ付近）は、シリコン酸化膜３１内に食い込んでおり、シリコン酸化膜３１は、間隙４０の下側の厚さが他の箇所の厚さより薄くなっているので、この点においても、後述する図９中の光線３１２のような光をより有効に遮光することができ、電荷格納部３に対する遮光性がより高まる。もっとも、本発明では、必ずしも、間隙４０におけるシリコン酸化膜３１上の部分の下端がシリコン酸化膜３１内に食い込んでいる必要はない。
【００５７】
以上述べた電荷格納部３の遮光性については、図８を図９と比較することでより容易に理解することができる。図９では電荷格納部３に入射してしまう光線３１１，３１２，３１３ａが、図８では間隙４０の壁部で反射されて電荷格納部３に入射しない。なお、光線３１３ａは、光線３１３のうちゲート電極５ａで反射した光線である。
【００５８】
このように、本実施の形態によれば、画素１０が電荷格納部３を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、電荷格納部３への光入射を低減させることができ、ひいては、その光入射による偽信号を抑えることができる。
【００５９】
なお、本実施の形態では、ＣＤＳ回路５１をチップ内に設けているが、ＣＤＳ回路５１をチップ内に設けずに、ＣＤＳ処理を外部で行ってもよい。
【００６０】
また、本実施の形態では、不要電荷排出用トランジスタ８が設けられているが、本発明では、必ずしも不要電荷排出用トランジスタ８を設ける必要はない。
【００６１】
さらに、本実施の形態では、電極２が電荷格納部３用ゲート電極として部分２ａを有しているが、フォトダイオード１から電荷格納部３、電荷格納部３からＦＤ４へ電荷の完全転送ができるように電荷格納部３を作製すれば、電極２は電荷格納部３用ゲート電極４としての部分２ａを有していなくてもよい。
【００６２】
［第２の実施の形態］
【００６３】
図１０は、本発明の第２の実施の形態による固体撮像装置の単位画素の要部を模式的に示す概略平面図である。図１１は、図１０中のＤ−Ｄ’線に沿った概略断面図である。図１２は、図１１中の２層目のアミルニウム層３６〜３８を示す概略平面図である。図１３は、図１１中の３層目のアミルニウム層３９を示す概略平面図である。図１０乃至図１３は、図２、図３、図５及び図６にそれぞれ対応している。図１１には、入射光の様子も示している。図１０乃至図１３において、図２乃至図６中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６４】
本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点のみである。前記第１の実施の形態では、電荷格納部３を実質的に囲む間隙４０が層間膜３２，３３に形成されているのに対し、本実施の形態では、間隙４０は形成されずにその代わりに、層間膜３２〜３４に、間隙６０が、基板２１の略法線方向から見た平面視でフォトダイオード１の有効受光領域を実質的に囲むように、形成されている。
【００６５】
また、本実施の形態では、２層目のアミルニウム層３６は、電荷格納部３のごく一部しか覆っていない。
【００６６】
さらに、本実施の形態では、間隙６０の上端縁（基板２１と反対側の端縁）は、フォトダイオード１の有効受光領域に対応する領域以外の画素の領域を覆うように形成された遮光膜としての３層目のアミルニウム層３９の下面に達している。必ずしも、間隙６０の上端縁がアミルニウム層３９の下面に達している必要はないが、電荷格納部３に対する遮光をより完全にするためには、本実施の形態のように間隙６０の上端縁がアミルニウム層３６の下面に達していることが、好ましい。なお、本実施の形態においても、アミルニウム層３９は所定の配線を兼ねている。
【００６７】
また、本実施の形態では、図１１に示すように、間隙６０におけるシリコン酸化膜３１上の部分の下端は、シリコン酸化膜３１内に食い込んでおり、シリコン酸化膜３１は、間隙６０の下側の厚さが他の箇所の厚さより薄くなっている。
【００６８】
本実施の形態によれば、電荷格納部３に入射しようとする光が、遮光膜としてのアミルニウム層３９や間隙６０の壁面によって反射されて、電荷格納部３に入射しなくなる。よって、本実施の形態によれば、前記第１の実施の形態と同様に、画素１０が電荷格納部３を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、電荷格納部３への光入射を低減させることができ、ひいては、その光入射による偽信号を抑えることができる。
【００６９】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００７０】
例えば、本発明は、特許文献１，２に開示されているような増幅部に接合型電界効果トランジスタを用いた固体撮像装置にも、適用することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態による固体撮像装置の概略構成を示す電気回路図である。
【図２】図１中の単位画素の要部を模式的に示す概略平面図である。
【図３】図２中のＡ−Ａ’線に沿った概略断面図である。
【図４】図２中のＢ−Ｂ’線に沿った概略断面図である。
【図５】図３及び図４中の２層目のアミルニウム層を示す概略平面図である。
【図６】図３及び図４中の３層目のアミルニウム層を示す概略平面図である。
【図７】図１に示す固体撮像装置の動作を示すタイミングチャートである。
【図８】図１に示す固体撮像装置の入射光の様子を示す図である。
【図９】比較例による固体撮像装置を示す図である。
【図１０】本発明の第２の実施の形態による固体撮像装置の単位画素の要部を模式的に示す概略平面図である。
【図１１】図１０中のＤ−Ｄ’線に沿った概略断面図である。
【図１２】図１１中の２層目のアミルニウム層を示す概略平面図である。
【図１３】図１１中の３層目のアミルニウム層を示す概略平面図である。
【図１４】従来の固体撮像装置の光入射の様子を示す図である。
【符号の説明】
【００７２】
１  フォトダイオード
３  電荷格納部
４  フローティングディフュージョン
５  第２の転送ゲート部
７  増幅用トランジスタ
１１  第１の転送ゲート部
２１  基板
３２〜３４  層間膜
４０，６０  間隙
【図１】
2007157912.tif 000003
【図２】
2007157912.tif 000004
【図３】
2007157912.tif 000005
【図４】
2007157912.tif 000006
【図５】
2007157912.tif 000007
【図６】
2007157912.tif 000008
【図７】
2007157912.tif 000009
【図８】
2007157912.tif 000010
【図９】
2007157912.tif 000011
【図１０】
2007157912.tif 000012
【図１１】
2007157912.tif 000013
【図１２】
2007157912.tif 000014
【図１３】
2007157912.tif 000015
【図１４】
2007157912.tif 000016