(57)【要約】【課題】  配線層の積層構造を変化させることなく、ウィスカの発生を抑制する。【解決手段】  絶縁膜４上にバリアメタル膜５を形成した後、ＣＶＤを行うことにより、開口部５内の一部が埋め込まれるようにしてバリアメタル膜５上に下層タングステン膜６を低温で成膜し、開口部５内が埋め込まれるようにして下層タングステン膜６上に上層タングステン膜７を高温で成膜する。【選択図】      図１
2007027530.tif 000002
【特許請求の範囲】
【請求項１】
アルミニウムを含む配線層と、
前記配線層上に形成された絶縁層と、
前記絶縁層に形成され、前記配線層の表面を露出させる開口部と、
前記配線層に接続され、前記開口部に埋め込まれたタングステンプラグとを備え、
前記タングステンプラグは、所定の温度以下で前記配線層上に成膜された下層タングステン膜と、前記下層タングステン膜の成膜温度よりも高温で前記下層タングステン膜上に成膜された上層タングステン膜とを含むことを特徴とする半導体装置。
【請求項２】
前記下層タングステン膜の成膜温度は４２０℃以下、前記上層タングステン膜の成膜温度は４５０℃以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
アルミニウムを含む配線層を形成する工程と、
前記配線層上に絶縁層を形成する工程と、
前記配線層の表面を露出させる開口部を前記絶縁層に形成する工程と、
前記開口部内の一部を埋め込む下層タングステン膜を所定の温度以下で前記絶縁層上に成膜する工程と、
前記下層タングステン膜の成膜温度よりも高温で前記下層タングステン膜上に上層タングステン膜を成膜する工程と、
前記上層タングステン膜および前記下層タングステン膜を薄膜化することにより、前記下層タングステン膜および前記上層タングステン膜が前記開口部内に埋め込まれた状態で、前記絶縁層の表面を露出させる工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記下層タングステン膜の成膜温度は４２０℃以下、前記上層タングステン膜の成膜温度は４５０℃以上であることを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、Ａｌウィスカの発生を抑制しつつ、配線層に接続されたタングステンプラグを形成する方法に適用して好適なものである。
【背景技術】
【０００２】
近年の半導体集積回路の高集積化に伴ってスルーホールの微細化が進み、スルーホールのアスペクト比が増大している。このため、スルーホール内を埋め込む金属として、スパッタ法によるＡｌに代わって、ＣＶＤにて成膜が可能なタングステンを用いることにより、ステップカバレッジを改善することが行われている。
また、例えば、特許文献１には、金属配線層のＡｌウィスカの発生を抑制するために、シリコン基板に対してバリアメタル膜として機能するＴｉ膜およびＴｉＮ膜、金属配線層本体として機能するＡｌＳｉＣｕ膜、内部応力を緩和するバリアメタル膜として機能するＴｉ膜および反射防止膜として機能するＴｉＮ膜にて金属配線層を構成する方法が開示されている。
【特許文献１】特開平１０−１７２９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、スルーホール内をタングステンにて埋め込む方法では、ステップカバレッジを向上させるために、成膜温度を高くする必要がある。このため、熱やストレスによって金属配線層の応力が緩和され、金属配線層にＡｌウィスカが発生する。そして、金属配線層にＡｌウィスカが発生すると、配線層間のショート不良を引き起こしたり、フォトリソグラフィーの精度を劣化させたりするという問題があった。
【０００４】
また、特許文献１に開示された方法では、配線層の積層構造が複雑化するため、工程増に伴う製造歩留まりの低下を招くという問題があった。
そこで、本発明の目的は、配線層の積層構造を変化させることなく、ウィスカの発生を抑制することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、アルミニウムを含む配線層と、前記配線層上に形成された絶縁層と、前記絶縁層に形成され、前記配線層の表面を露出させる開口部と、前記配線層に接続され、前記開口部に埋め込まれたタングステンプラグとを備え、前記タングステンプラグは、所定の温度以下で前記配線層上に成膜された下層タングステン膜と、前記下層タングステン膜の成膜温度よりも高温で前記下層タングステン膜上に成膜された上層タングステン膜とを含むことを特徴とする。
【０００６】
これにより、下層タングステン膜を低温で成膜することができ、Ａｌウィスカが配線層に発生することを抑制しつつ、下層タングステン膜で配線層を押さえ付けることが可能となる。また、下層タングステン膜で配線層を押さえ付けながら、上層タングステン膜を高温で成膜することができ、Ａｌウィスカが配線層に発生することを抑制しつつ、上層タングステン膜の埋め込み性を向上させることができる。この結果、開口部のアスペクト比が増大した場合においても、配線層間のショート不良を引き起こすことなく、タングステンプラグを開口部内に安定して形成することができる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、前記下層タングステン膜の成膜温度は４２０℃以下、前記上層タングステン膜の成膜温度は４５０℃以上であることを特徴とする。
これにより、タングステン膜の成膜温度を変化させることで、開口部内でのタングステンプラグの埋め込み性を確保しつつ、ウィスカの発生を抑制することが可能となる。このため、製造プロセスの煩雑化を抑制しつつ、タングステンプラグを開口部内に安定して形成することが可能となるとともに、配線層間のショート不良を低減することができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする。
【０００９】
これにより、シリコンに対するバリアメタルとしての機能を配線層に付与すること可能となるとともに、配線層の反射率を低下させることができ、Ａｌウィスカの発生を抑制しつつ、配線層を微細化することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、アルミニウムを含む配線層を形成する工程と、前記配線層上に絶縁層を形成する工程と、前記配線層の表面を露出させる開口部を前記絶縁層に形成する工程と、前記開口部内の一部を埋め込む下層タングステン膜を所定の温度以下で前記絶縁層上に成膜する工程と、前記下層タングステン膜の成膜温度よりも高温で前記下層タングステン膜上に上層タングステン膜を成膜する工程と、前記上層タングステン膜および前記下層タングステン膜を薄膜化することにより、前記下層タングステン膜および前記上層タングステン膜が前記開口部内に埋め込まれた状態で、前記絶縁層の表面を露出させる工程とを備えることを特徴とする。
【００１０】
これにより、低温で成膜された下層タングステン膜で配線層を押さえ付けながら、上層タングステン膜を高温で成膜することができ、Ａｌウィスカが配線層に発生することを抑制しつつ、上層タングステン膜の埋め込み性を向上させることができる。この結果、開口部のアスペクト比が増大した場合においても、配線層間のショート不良を引き起こすことなく、タングステンプラグを開口部内に安定して形成することができる。
【００１１】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記下層タングステン膜の成膜温度は４２０℃以下、前記上層タングステン膜の成膜温度は４５０℃以上であることを特徴とする。
これにより、タングステン膜の成膜温度を変化させることで、開口部内でのタングステンプラグの埋め込み性を確保しつつ、ウィスカの発生を抑制することが可能となる。このため、製造プロセスの煩雑化を抑制しつつ、タングステンプラグを開口部内に安定して形成することが可能となるとともに、配線層間のショート不良を低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１および図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、例えば、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁層１上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜２ａ、Ｔｉ膜２ｂ、Ａｌ−Ｃｕ膜２ｃ、Ｔｉ膜２ｄおよびＴｉＮ膜２ｅからなる下層配線層２を絶縁層１上に形成する。
【００１３】
なお、ＴｉＮ膜２ａの膜厚は２００〜４００Å程度、Ｔｉ膜２ｂ膜厚は５０〜３００Å程度、Ａｌ−Ｃｕ膜２ｃの膜厚は３０００〜１００００Å程度、Ｔｉ膜２ｄの膜厚は５０〜２００Å程度、ＴｉＮ膜２ｅの膜厚は４００〜１０００Å程度に設定することができる。
次に、図１（ｂ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、下層配線層２上にシリコン酸化膜３を形成する。
【００１４】
次に、図１（ｃ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜３の表面を研磨することにより、シリコン酸化膜３の表面を平坦化する。
次に、図１（ｄ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、シリコン酸化膜３をパターニングすることにより、下層配線層２の表面を露出させる開口部４をシリコン酸化膜３に形成する。
【００１５】
次に、図２（ａ）に示すように、スパッタリングなどの方法により、開口部５内の表面が被覆されるようにして絶縁膜４上にバリアメタル膜５を形成する。なお、バリアメタル膜５としては、例えば、Ｔｉ／ＴｉＮ構造を用いることができる。そして、例えば、ＷＦ6／Ｈ2系ガスを用いたＣＶＤを行うことにより、開口部５内の一部が埋め込まれるようにしてバリアメタル膜５上に下層タングステン膜６を成膜する。
【００１６】
なお、下層タングステン膜６の成膜温度は４２０℃以下とすることが好ましい。また、下層タングステン膜６の膜厚は、４００〜８００Åの範囲とすることが好ましく、さらに好ましくは、５００〜７００Åの範囲とするのがよい。これにより、下層タングステン膜６を低温で成膜することができ、Ａｌウィスカが下層配線層２に発生することを抑制しつつ、下層タングステン膜６にて下層配線層２を押さえ付けることが可能となる。
【００１７】
次に、図２（ｂ）に示すように、例えば、ＷＦ6／Ｈ2系ガスを用いたＣＶＤを行うことにより、開口部５内が埋め込まれるようにして下層タングステン膜６上に上層タングステン膜７を成膜する。なお、上層タングステン膜７の成膜温度は４５０℃以上とすることが好ましい。これにより、下層タングステン膜６で下層配線層２を押さえ付けながら、上層タングステン膜７を高温で成膜することができ、Ａｌウィスカが下層配線層２に発生することを抑制しつつ、上層タングステン膜７の埋め込み性を向上させることができる。
【００１８】
次に、図２（ｃ）に示すように、バリアメタル膜５、下層タングステン膜６および上層タングステン膜７を薄膜化することにより、下層タングステン膜６および上層タングステン膜７から構成されるタングステンプラグを開口部４内に形成するとともに、シリコン酸化膜３の表面を露出させる。
次に、図２（ｄ）に示すように、例えば、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁層１上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜８ａ、Ｔｉ膜８ｂ、Ａｌ−Ｃｕ膜８ｃ、Ｔｉ膜８ｄおよびＴｉＮ膜８ｅからなる上層配線層８をシリコン酸化膜３上に形成する。
【００１９】
これにより、下層タングステン膜６および上層タングステン膜７の成膜温度を変化させることで、開口部４内でのタングステンプラグの埋め込み性を確保しつつ、ウィスカの発生を抑制することが可能となる。このため、製造プロセスの煩雑化を抑制しつつ、タングステンプラグを開口部４内に安定して形成することが可能となるとともに、配線層間のショート不良を低減することができる。
【００２０】
なお、上述した実施形態では、下層配線層２および上層配線層８として、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造をそれぞれ用いる方法について説明したが、下層配線層２および上層配線層８として、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造などをそれぞれ用いるようにしてもよい。
【００２１】
また、上述した実施形態では、開口部４内にタングステンを埋め込む方法について説明したが、ＣＶＤで成膜可能な多結晶シリコンなどの導電膜を開口部４内に埋め込む方法に適用してもよい。
なお、上述した実施形態では、配線層を半導体装置に形成する場合について説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、プラズマディスプレイ装置、ビルドアップ多層配線板などに適用するようにしてもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２３】
１  絶縁層、２  下層配線層、２ａ、２ｅ、８ａ、８ｅ  ＴｉＮ膜、２ｂ、２ｄ、８ｂ、８ｄ  Ｔｉ膜、２ｃ、８ｃ  Ａｌ−Ｃｕ膜、３  シリコン酸化膜、４  開口部、５  バリアメタル膜、６  下層タングステン膜、７  上層タングステン膜、８  上層配線層
【図１】
2007027530.tif 000003
【図２】
2007027530.tif 000004