(57)【要約】【課題】  何ら不具合が発生することなく、基板のスルーホール内に信頼性の高い２つの独立した導電経路が形成されて基板の両面側を導通可能にする回路基板の製造方法を提供する。【解決手段】  半導体基板１０に第１スルーホール１０ａを形成し、半導体基板１０の全面に第１絶縁層１２を形成した後に、第１スルーホール１０ａの内面に設けられた外側貫通導電部１４ｃを介して相互接続される第１配線層１４を半導体基板１０の両面側にそれぞれ形成する。さらに、半導体基板１０の両面側の第１配線層１４及び第１スルーホール１０ａの内面の外側導電部１４ｃを被覆すると共に、第１スルーホール１０ａの中央部に第２のスルーホール１０ｂが設けられた構造の第２絶縁層１６を形成し、第２スルーホール１０ｂに設けられた内側貫通導電部１８を介して相互接続される第２配線層２２を半導体基板１０の両面側の第２絶縁層１６上にそれぞれ形成する。【選択図】  図５
2007027451.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に、厚み方向に貫通する第１スルーホールを形成する工程と、
前記半導体基板の両面及び前記第１スルーホールの内面に第１絶縁層を形成する工程と、
前記第１スルーホールの内面に設けられた外側貫通導電部を介して相互接続される第１配線層を前記半導体基板の両面側の前記第１絶縁層上にそれぞれ形成する工程と、
前記半導体基板の両面側の第１配線層及び前記第１スルーホールの内面の前記外側導電部を被覆すると共に、前記第１スルーホールの中央部に第２スルーホールが設けられた構造の第２絶縁層を形成する工程と、
前記第２スルーホール内に形成された内側貫通導電部を介して相互接続される第２配線層を前記半導体基板の両面側の前記第２絶縁層上にそれぞれ形成する工程とを有することを特徴とする回路基板の製造方法。
【請求項２】
前記第２絶縁層を形成する工程は、
前記第２絶縁層を、前記第１スルーホールに充填した状態で前記半導体基板の両面側の前記第１配線層上にそれぞれ形成する工程と、
前記第１スルーホールの中央部の前記第２絶縁層の部分に前記第２スルーホールを形成する工程とを含むことを特徴とする請求項１に記載の回路基板の製造方法。
【請求項３】
前記第２絶縁層を形成する工程は、
ＣＶＤにより、前記半導体基板の両面側の前記第１配線層及び前記第１スルーホールの内面の前記外側貫通導電部を被覆する無機絶縁層を形成する工程であって、前記第１スルーホールにおいて内部に孔が残されるように前記無機絶縁層を形成し、前記孔を前記第２スルーホールとすることを特徴とする請求項１に記載の回路基板の製造方法。
【請求項４】
前記第２配線層を形成する工程は、
前記第２スルーホールが設けられた構造の第２絶縁層を形成する工程の後に、
前記半導体基板をめっき給電材の上に配置し、前記めっき給電材を給電経路に利用する電解めっきにより、前記第２スルーホールの下部から上部にかけて金属めっきを施して前記内側貫通導電部を形成する工程と、
前記めっき給電材を前記半導体基板から除去する工程と、
前記半導体基板の両面側に前記内側貫通導電部を介して相互接続される前記第２配線層を形成する工程とを含むことを特徴とする請求項１に記載の回路基板の製造方法。
【請求項５】
前記第１配線層は第１グランド層であり、
前記第２絶縁層を形成する工程の後であって、前記第２配線層を形成する工程の前に、前記半導体基板の両面側の前記第１配線層上の前記第２絶縁層の部分にビアホールをそれぞれ形成する工程をさらに有し、
前記第２配線層を形成する工程において、前記第２配線層は、前記内側貫通導電部に接続されるシグナル層と、前記ビアホールを介して前記第１配線層に接続される第２グランド層を含んで形成されることを特徴とする請求項１乃至４のいずれか一項に記載の回路基板の製造方法。
【請求項６】
前記半導体基板は、厚みが５０乃至２００μｍのシリコン基板であることを特徴とする請求項１乃至４のいずれか一項に記載の回路基板の製造方法。
【請求項７】
前記第１スルーホールの径は、３０乃至６０μｍであることを特徴とする請求項１乃至４のいずれか一項に記載の回路基板の製造方法。
【請求項８】
前記ＣＶＤは、成膜温度が８０乃至１５０℃であることを特徴とする請求項３に記載の回路基板の製造方法。
【請求項９】
半導体基板と、
前記半導体基板に設けられた第１スルーホールと、
前記半導体基板の両面及び前記スルーホールの内面に形成された第１絶縁層と、
前記半導体基板の両面側にそれぞれ形成され、前記スルーホールの内面に形成された外側貫通導電部を介して相互接続された第１配線層と、
前記半導体基板の両面側の前記第１配線層の上にそれぞれ形成され、かつ前記第１スルーホールの内面の前記外側貫通導電部を被覆して第１スルーホールの中に形成された第２絶縁層と、
前記第１スルーホールの中央部の前記第２絶縁層の部分に形成され、内面が同一面となって形成された第２スルーホールと、
前記半導体基板の両面側の前記第２絶縁層の上にそれぞれ形成され、前記第２スルーホール内に形成された内側貫通導電部を介して相互接続された第２配線層とを有することを特徴とする回路基板。
【請求項１０】
前記半導体基板は、厚みが５０乃至２００μｍのシリコン基板であることを特徴とする請求項９に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板及びその製造方法に係り、さらに詳しくは、基板に設けられたスルーホール内の導電体を介して基板の両面側を導通可能にする構造を有する回路基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、シリコン基板の両面側に形成された配線層がシリコン基板のスルーホールに設けられた導電体を介して相互接続された構造を有する回路基板がある。
【０００３】
そのような回路基板の製造方法としては、図１に示すように、まず、シリコン基板１００にスルーホール１００ｘを形成した後に、シリコン基板１００を熱酸化することによりシリコン基板１００の両面及びスルーホール１００ｘの内面に第１絶縁層１１０を形成する。その後に、セミアディティブ法などによってスルーホール１００ｘ内の貫通電極１２０を介して相互接続される配線層１３０をシリコン基板１００の両面側に形成する。さらに、シリコン基板１００の両面側に、配線層１３０のパッド部上に開口部１４０ａが設けられた第２絶縁層１４０をそれぞれ形成する。このような回路基板に類似したものは特許文献３に記載されている。
【０００４】
また、基板に設けられたスルーホールに導電性部品を挿入して基板の両面側を導通可能にする回路基板がある。特許文献１には、コア基板のスルーホールの内壁に導体層を形成した後に、芯線が樹脂によって被覆された構造のスルーホール部品をスルーホールに挿入することにより、コア基板の両面側を導通可能にする同軸線路構造を形成することが記載されている。また、特許文献２には、半導体基板のスルーホールに導電性ピンを挿入し、半導体基板の上面側の配線に導電性ピンの上部を接続し、導電性ピンの下部を外部接続端子とした構造の半導体装置が記載されている。
【０００５】
また、特許文献４には、基板のスルーホールに、外側円筒状導電体と内側円筒状導電体とそれらの間に充填された絶縁体とが形成された同軸型ビアホール構造が記載されている。
【特許文献１】特開２００１−３５２１６６号公報
【特許文献２】特開平５−１８３０１９号公報
【特許文献３】特開２００４−３１１５７４号公報
【特許文献４】ＵＳ６，７１７，０７１Ｂ２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、近年、基板のスルーホール内に相互に電気絶縁された２つの導通経路が形成され、一方の導電経路が基板上の１層目の配線層に接続され、他方の導電経路が基板上の２層目の配線層に接続された構造の配線基板についての要望がある。
【０００７】
しかしながら、従来技術では基板のスルーホールに１つの導電経路を形成するので、基板の両面側を２つの独立した導電経路によって相互接続するようにする場合、スルーホールの数が多くなり、配線レイアウトが制約されてしまう問題がある。
【０００８】
また、特許文献１では、樹脂基板のスルーホールに２つの独立した導電経路を形成できるものの、導電性部品をスルーホールに挿入する方法であるので、薄型化された半導体基板に設けられる微細なスルーホールに適用することは困難を極める。
【０００９】
また、特許文献４は、基板のスルーホールに同軸型キャパシタなどを形成する方法であり、基板の両面側を導通可能にすることは考慮されていない。
【００１０】
本発明は以上の課題を鑑みて創作されたものであり、何ら不具合が発生することなく、基板のスルーホール内に信頼性の高い２つの独立した導電経路が形成されて基板の両面側を導通可能にする回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明は回路基板の製造方法に係り、半導体基板に、厚み方向に貫通する第１スルーホールを形成する工程と、前記半導体基板の両面及び前記第１スルーホールの内面に第１絶縁層を形成する工程と、前記第１スルーホールの内面に設けられた外側貫通導電部を介して相互接続される第１配線層を前記半導体基板の両面側の前記第１絶縁層上にそれぞれ形成する工程と、前記半導体基板の両面側の第１配線層及び前記第１スルーホールの内面の前記外側貫通導電部を被覆すると共に、前記第１スルーホールの中央部に第２スルーホールが設けられた構造の第２絶縁層を形成する工程と、前記第２スルーホール内に形成された内側貫通導電部を介して相互接続される第２配線層を前記半導体基板の両面側の前記第２絶縁層上にそれぞれ形成する工程とを有することを特徴とする。
【００１２】
本発明では、まず、半導体基板（薄型化されたシリコン基板など）にスルーホールが形成された後に、半導体基板のスルーホールの内面を含む全面に第１絶縁層が形成される。その後に、第１スルーホールの内面に形成された外側貫通導電部を介して相互接続される第１配線層が半導体基板の両面側に形成される。さらに、半導体基板の両面側の第１配線層をそれぞれ被覆すると共に、第１スルーホールの内面の外側貫通導電部を被覆して第１スルーホールの中央部に第２スルーホールが設けられた構造の第２絶縁層が形成される。続いて、第２スルーホールに充填された内側貫通導電部を介して相互接続される第２配線層が半導体基板の両面側の第２絶縁層の上にそれぞれ形成される。
【００１３】
このように、本発明では、半導体基板の１つのスルーホール内に同軸構造を構成する外側貫通導電部及び内側貫通導電部が第２絶縁層で絶縁された状態で形成されるので、従来技術と違って、スルーホールが不必要に多くなったり、それによって配線レイアウトが制限されることもなく、半導体基板の両面側を導通可能にする独立した２つの導電経路を容易に形成することができる。
【００１４】
本発明の一つの好適な態様では、第２スルーホールが設けられた構造の第２絶縁層を形成する工程において、ＣＶＤにより、半導体基板の両面側の第１配線層及び第１スルーホールの内面の外側導電部を被覆する無機絶縁層を第１スルーホールの内部に孔が残される膜厚で形成し、その孔を第２スルーホールとして利用する。
【００１５】
このようにすることにより、第２絶縁層の成膜によって第２スルーホールも同時に形成されるので、第２スルーホールを形成する工程が不要になり、レーザで絶縁層を開口する方法よりも低コスト化を図ることができると共に、第１スルーホールが微小化する場合であっても容易に対応することができる。
【発明の効果】
【００１６】
以上説明したように、本発明では、半導体基板のスルーホールに２つの微細な導電経路を何ら不具合が発生することなく容易に形成することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１８】
（第１の実施の形態）
図２〜図５は本発明の第１実施形態の回路基板の製造方法を示す断面図、図６（ａ）〜（ｄ）は図２（ｃ）の工程の詳細を示す断面図、図７（ａ）〜（ｃ）は図３（ｃ）の工程の詳細を示す断面図である。
【００１９】
図２（ａ）に示すように、まず、半導体基板としてシリコン基板１０を用意し、シリコン基板１０にその厚み方向に貫通する第１スルーホール１０ａを形成する。第１スルーホール１０ａの形成方法としては、シリコン基板１０上に開口部が設けられたマスク（不図示）を形成し、そのマスクの開口部を通してシリコン基板１０をＲＩＥでエッチングする方法が採用される。本実施形態では、厚みが５０〜３００μｍ、（好適には１００〜２００μｍ）の薄型化されたシリコン基板１０を使用するので、６０μｍ以下（好適には３０〜６０μｍ）の微細な第１スルーホール１０ａを形成することができる。
【００２０】
その後に、図２（ｂ）に示すように、シリコン基板１０を熱酸化することにより、シリコン基板１０の両面及び第１スルーホール１０ａの内面にシリコン酸化層からなる第１絶縁層１２を形成する。あるいは、シリコン基板１０の両面及び第１スルーホール１０ａの内面に、ＣＶＤによってシリコン酸化層又はシリコン窒化層などを形成して第１絶縁層１２としてもよい。
【００２１】
次いで、図２（ｃ）に示すように、シリコン基板１０の第１スルーホール１０ａの内面からシリコン基板１０の両面側に延在する第１配線層１４を形成する。その形成方法を詳しく説明すると、図６（ａ）に示すように、まず、シリコン基板１０の両面及び第１スルーホール１０ａの内面の第１絶縁層１２上に、スパッタ法又は無電解めっきによって銅（Ｃｕ）などからなるシード層１４ａを形成する。続いて、図６（ｂ）に示すように、第１配線層が形成される部分に開口部１５ａが設けられたレジスト膜１５をシリコン基板１０の両面側に形成する。さらに、図６（ｃ）に示すように、シード層１４ａをめっき給電層に利用する電解めっきにより、レジスト膜１５の開口部１５ａ及びそれに連通する第１スルーホール１０ａの内面のシード層１４の上に、銅（Ｃｕ）などからなる金属層１４ｂを形成する。さらに、図６（ｄ）に示すように、レジスト膜１５を除去した後に、金属層１４ｂをマスクにしてシード層１４ａをエッチングする。これにより、シード層１４ａ及び金属層１４ｂから構成される第１配線層１４が得られる。
【００２２】
このようにして、図２（ｃ）に示すように、第１配線層１４はシリコン基板１０の第１スルーホール１０ａの内面に設けられた外側貫通導電部１４ｃを含んで形成され、シリコン基板１０の両面側の第１配線層１４は外側貫通導電部１４ｃを介して相互接続された状態で形成される。第１配線層１４を形成した時点では、第１スルーホール１０ａ内に孔が残った状態となっている。本実施形態では、第１配線層１４は第１グランド層として機能する。
【００２３】
なお、上述した形態では、セミアディティブ法によって第１配線層１４を形成する方法を例示したが、各種の配線形成方法を採用することができる。
【００２４】
次いで、図２（ｄ）に示すように、シリコン基板１０の両面側の第１配線層１４の上に樹脂シートをそれぞれ貼着し、熱処理を施して樹脂シートを流動化された状態で硬化させることにより、第１スルーホール１０ａを充填する第２絶縁層１６をシリコン基板１０の両面側に形成する。第２絶縁層１６は、シリコン基板１０の両面側において上面が平坦化された状態で形成される。なお、液状樹脂をシリコン基板１０の両面側に塗布や印刷によって形成してもよい。
【００２５】
続いて、図３（ａ）に示すように、シリコン基板１０の第１スルーホール１０ａに充填された第２絶縁層１６の中央部分をレーザなどで加工することにより、第２スルーホール１０ｂを形成する。これにより、第１スルーホール１０ａの内面に設けられた外側貫通導電部１４ｃの上（図３（ａ）では横方向）に第２絶縁層１６がリング状に残される。第１実施形態では、複数の第１スルーホール１０ａのうちの任意の第１スルーホール１０ａ内の第２絶縁層１６に第２スルーホール１０ｂを形成することができる。
【００２６】
続いて、図３（ｂ）に示すように、第２スルーホール１０ｂの中に内側貫通導電部１８を形成する。形成方法を詳しく説明すると、図７（ａ）に示すように、まず、銅箔などからなるめっき給電材２０の上に図３（ａ）の構造体を接着して配置する。次いで、図７（ｂ）に示すように、めっき給電材２０を給電経路とする電解めっきにより、第２スルーホール１０ｂの下部から上部にかけて銅（Ｃｕ）などを充填して内側貫通導電部１８を形成する。その後に、図７（ｃ）に示すように、めっき給電材２０が除去される。
【００２７】
このようにして、図３（ｂ）に示すように、第１スルーホール１０ａの内側に設けられた第２スルーホール１０ｂ内に内側貫通導電部１８を形成することができる。外側貫通導電部１４ｃと内側貫通導電部１８とは、それらの間に充填された第２絶縁層１６によって電気絶縁された状態で形成される。
【００２８】
続いて、図３（ｃ）に示すように、シリコン基板１０の両面側における第１配線層１４上の第２絶縁層１６の所要部分をレーザなどで加工することにより、第１配線層１４に到達する深さのビアホール１６ａをそれぞれ形成する。
【００２９】
次いで、図４（ａ）に示すように、シリコン基板１０の両面側の第２絶縁層１６上に第２配線層２２をそれぞれ形成する。第２配線層２２は、シリコン基板１０の両面側において、第２スルーホール１０ｂ内の内側貫通導電部１８に電気的に接続されるシグナル層２２ａと、ビアホール１６ａを介して第１配線層１４（第１グランド層）に接続される第２グランド層２２ｂとを含んで形成される。第２配線層２２は、上述した第１配線層１４の形成方法と同様なセミアディティブ法などによって形成される。なお、上記した形態では、第２スルーホール１０ｂ内の内側貫通導電部１８とそれに接続される第２配線層２２とを別の工程で形成したが、セミアディティブ法によって、内側貫通導電部１８と第２配線層２２を同時に形成するようにしてもよい。
【００３０】
以上のような方法により、シリコン基板１０に設けられた第１スルーホール１０ａの内面に外側貫通導電部１４ｃが形成され、それを介して相互接続された第１配線層１４がシリコン基板１０の両面側の第１絶縁層１２の上にそれぞれ形成される。また、第１スルーホール１０ａ内に充填された第２絶縁層１６の中央部に設けられた第２スルーホール１０ｂには内側貫通導電部１８が形成され、それを介して相互接続された第２配線層２２がシリコン基板１０の両面側の第２絶縁層１６の上にそれぞれ形成される。外側貫通導電部１４ｃと内側貫通導電部１８とはそれらの間に充填された第２絶縁層１６によって電気的に絶縁されている。
【００３１】
このようにして、シリコン基板１０に設けられた複数の第１スルーホール１０ａのうちの任意のスルーホールに、シリコン基板１０の両面側を導通可能にする２つの独立した導通経路（外側貫通導電部１４ｃ及び内側貫通導電部１８）を容易に形成することができる。
【００３２】
次いで、図４（ｂ）に示すように、シリコン基板１０の両面側に、第２配線層２２の上に開口部２４ｘが設けられたソルダレジスト膜２４をそれぞれ形成する。その後に、図５に示すように、ソルダレジスト膜２４の開口部２４ｘ内の第２配線層２２の部分にＮｉ／Ａｕめっきを施して接続部Ｃを形成する。シリコン基板１０の両面側において、接続部Ｃはシグナル用接続部Ｃ１とグランド用接続部Ｃ２とを含んで形成される。
【００３３】
これにより、本実施形態の回路基板１が得られる。なお、上述した形態では、シリコン基板１０の両面側に２層の配線層をそれぞれ設けた形態を例示したが、ｎ層（ｎは２以上の整数）の多層配線をそれぞれ形成してもよい。
【００３４】
特に図示しないが、本実施形態の回路基板１はシリコンインターポーザとして適用され、シリコン基板１０の一方の面側の最上の配線層に半導体素子などの電子部品が実装され、シリコン基板１０の他方の面側の最上の配線層にはんだボールが搭載されるなどして外部接続端子が設けられる。
【００３５】
本実施形態の回路基板１は、図５に示すように、シリコン基板１０に第１スルーホール１０ａが設けられており、シリコン基板１０の第１スルーホール１０ａの内面を含む全面に第１絶縁層１２が形成されている。シリコン基板１０の両面側には第１配線層１４（第１グランド層）がそれぞれ形成されており、両面側の第１配線層１４は第１スルーホール１０ａの内面に設けられた外側貫通導電部１４ｃを介して相互接続されている。
【００３６】
また、シリコン基板１０の両面側の第１配線層１４の上には第２絶縁層１６がそれぞれ形成されている。第２絶縁層１６は、さらに第１スルーホール１０ａの内面の外側貫通導電部１４ｃを被覆した状態で第１スルーホール１０ａ内に形成されており、第１スルーホール１０ａの中央部の第２絶縁層１６の部分には第２スルーホール１０ｂが設けられている。第２スルーホール１０ｂはその内面が同一面となるストレート形状で形成されている。また、第２スルーホール１０ｂ内には内側貫通導電部１８が充填されており、内側貫通導電部１８と外側貫通導電部１４ｃとは第２絶縁層１６によって電気的に絶縁されている。
【００３７】
さらに、シリコン基板１０の両面側の第２絶縁層１６上には第２配線層２２がそれぞれ形成されている。第２配線層２２は、内側貫通導電部１８に接続されるシグナル層２２ａと、第２絶縁層１６のビアホール１６ｘを介して第１配線層１４（第１グランド層）に接続される第２グランド層２２ｂとを含んで形成されている。また、シリコン基板１０の両面側の第２配線層２２上に開口部２４ｘが設けられたソルダレジスト膜２４がそれぞれ形成されており、その開口部２４ｘ内の第２配線層２２の部分に接続部Ｃがそれぞれ設けられている。
【００３８】
このように、本実施形態の回路基板１では、シリコン基板１０の１つのスルーホール１０ａ内に第２絶縁層１６で相互に絶縁された外側貫通導電部１４ｃと内側貫通導電部１８とによって構成される同軸型の導電経路が形成された構造を採用している。このため、従来技術と違って、不必要にスルーホールの数が増えたり、配線レイアウトが規制されることなく、シリコン基板１０の両面側を導通可能にする独立した２つの導電経路を容易に形成することができる。しかも、スルーホールに導電性部品を挿入する方法と違って、スルーホールの内部にめっきによって２つの導電経路を作り込んで形成するので、微小なスルーホール（例えば６０μｍ以下）内に独立した２つの導電経路を容易に形成することができる。
【００３９】
（第２の実施の形態）
図８及び図９は本発明の第２実施形態の回路基板の製造方法を示す断面図である。
【００４０】
第２実施形態が第１実施形態と異なる点は、第１スルーホール１０ａの内面の外側貫通導電部１４ｃを被覆する第２絶縁層１６をＣＶＤによって形成することにある。第２実施形態では、第１実施形態と同様な工程についてはその詳しい説明を省略する。
【００４１】
まず、図８（ａ）に示すように、第１実施形態と同様な方法により、図２（ｃ）と同一の構造体を形成する。すなわち、シリコン基板１０の両面側に、第１スルーホール１０ａの内面の外側貫通導電部１４ｃを介して相互接続される第１配線層１４をそれぞれ形成する。次いで、図８（ｂ）に示すように、シリコン基板１０の両面側の第１配線層１４及び第１スルーホール１０ａの内面の外側貫通導電部１４ｃの上に第２絶縁層１６を形成する。第２実施形態では、第２絶縁層１６として、成膜温度が１５０℃以下（８０〜１５０℃）の低温ＣＶＤによりシリコン酸化層又はシリコン窒化層などの無機絶縁層が形成される。第２実施形態では、ステップカバレジの良好な低温ＣＶＤによって膜厚が例えば１μｍ程度の第２絶縁層１４（無機絶縁層）を形成するので、第１スルーホール１０ａ内においてその中心部に孔が残るように外側貫通導電部１４ｃを被覆する第２絶縁層１６を形成することができる。そして、第１スルーホール１０ａの内部に残された孔が第２スルーホール１０ｂとなる。
【００４２】
このように、第２実施形態では、ＣＶＤによって第２絶縁層１６を形成することから、第１スルーホール１０ａを埋め込まずに孔が残るように第２絶縁層１６を形成することができるので、残された孔を第２スルーホール１０ｂとして利用することができる。従って、第１実施形態のような第１スルーホール１０ａを樹脂で埋め込み、その後に樹脂をレーザで加工して第２スルーホール１０ｂを形成する方法よりも工程を簡易とすることができる。しかも、低温ＣＶＤで形成される無機絶縁膜は１μｍ程度の膜厚で十分な電気絶縁性が得られるので、第１スルーホール１０ａの径が微小化する場合であっても、第１スルーホール１０ａの内面に第２絶縁層１６を形成することで第２スルーホール１０ｂを自己整合的に形成することができる。
【００４３】
次いで、図８（ｃ）に示すように、第１実施形態の図３（ｂ）の工程と同様な方法により第２スルーホール１０ｂ内に内側貫通導電部１８を充填して形成する。
【００４４】
なお、本実施形態では、第２絶縁層１６として薄膜の無機絶縁層を使用するので、第１配線層１４の段差が残ってしまう場合がある。このため、第１配線層１４の段差が後の工程に悪影響を及ぼすおそれがある場合は、図８（ｄ）に示すように、シリコン基板１０の両面側に樹脂層（不図示）を形成し、内側貫通導電部１８の上面及び下面が露出するまで、樹脂層をそれぞれ研磨して第１配線層１４の段差を平坦化する。
【００４５】
次いで、図９（ａ）に示すように、第１実施形態と同様に、シリコン基板１０の両面側において第１配線層１４上の第２絶縁層１６の部分にビアホール１６ａを形成する。
【００４６】
続いて、図９（ｂ）に示すように、シリコン基板１０の両面側に第２配線層２２をそれぞれ形成する。第１実施形態と同様に、第２配線層２２は内側貫通導電部１８に電気的に接続されるシグナル層２２ａと、ビアホール１６ａを介して第１配線層１４（第１グランド層）に接続される第２グランド層２２ｂとを含んで形成される。
【００４７】
その後に、図９（ｃ）に示すように、第１実施形態と同様に、シリコン基板１０の両面側において、第２配線層２２上に開口部２４ｘが設けられたソルダレジスト膜２４を形成した後、その開口部２４ｘ内の第２配線層２２の部分に接続部Ｃを形成する。
【００４８】
以上により、第２実施形態の回路基板１ａが得られる。
【００４９】
第２実施形態においても、第１実施形態と同様に、ｎ層（ｎは２以上の整数）の多層配線層をシリコン基板１０の両面側に形成した形態としてもよい。
【００５０】
第２実施形態は第１実施形態と同様な効果を奏する。さらには、第２実施形態では、外側貫通導電部１４ｃと内側貫通導電部１８との間を電気絶縁する第２絶縁層１６としてＣＶＤによって形成される薄膜の無機絶縁層が使用される。このため、第２絶縁層１６の成膜と同時に第２スルーホール１０ｂが設けられるので、第１実施形態よりも製造工程を簡易とすることができ、低コスト化を図ることができる。さらには、ＣＶＤによって形成される無機絶縁層は薄膜で十分な絶縁性を確保できるので、シリコン基板１０の第１スルーホール１０ａの径が微小化する場合であっても、第１スルーホール１０ａ内に独立した２つの導電性経路（外側貫通導電部１４ｃ及び内側貫通導電部１８）を信頼性よく形成することができる。
【図面の簡単な説明】
【００５１】
【図１】図１は従来技術の回路基板を示す断面図である。
【図２】図２（ａ）〜（ｄ）は本発明の第１実施形態の回路基板の製造方法を示す断面図（その１）である。
【図３】図３（ａ）〜（ｃ）は本発明の第１実施形態の回路基板の製造方法を示す断面図（その２）である。
【図４】図４（ａ）及び（ｂ）は本発明の第１実施形態の回路基板の製造方法を示す断面図（その３）である。
【図５】図５は本発明の第１実施形態の回路基板を示す断面図である。
【図６】図６（ａ）〜（ｄ）は図２（ｃ）の工程の詳細を説明する断面図である。
【図７】図７（ａ）〜（ｃ）は図３（ｂ）の工程の詳細を説明する断面図である。
【図８】図８は本発明の第２実施形態の回路基板の製造方法を示す断面図（その１）である。
【図９】図９は本発明の第２実施形態の回路基板の製造方法を示す断面図（その２）である。
【符号の説明】
【００５２】
１，１ａ…回路基板、１０…シリコン基板、１０ａ…第１スルーホール、１０ｂ…第２スルーホール、１２…第１絶縁層、１４…第１配線層、１４ａ…シード層、１４ｂ…金属層、１４ｃ…外側貫通導電部、１５…レジスト膜、１５ａ…開口部、１６…第２絶縁層、１６ａ…ビアホール、１８…内側貫通導電部、２０…めっき給電材、２２…第２配線層、２２ａ…シグナル層、２２ｂ…第２グランド層、２４…ソルダレジスト膜、２４ｘ…開口部、Ｃ…接続部、Ｃ１…シグナル用接続部、Ｃ２…グランド用接続部。
【図１】
2007027451.tif 000003
【図２】
2007027451.tif 000004
【図３】
2007027451.tif 000005
【図４】
2007027451.tif 000006
【図５】
2007027451.tif 000007
【図６】
2007027451.tif 000008
【図７】
2007027451.tif 000009
【図８】
2007027451.tif 000010
【図９】
2007027451.tif 000011