(57)【要約】【課題】  動画撮影時に静止画像を出力する際に、解像度の低下を防止した高解像度の静止画像を出力できるようにする。【解決手段】  複数の画素を具備し、入射される光に応じて各画素からの信号電荷を出力する光電変換部１０１と、光電変換部１０１から出力された全画素における信号電荷を全画素読み出し信号として記憶する一時記憶部１０４と、光電変換部１０１から出力された全画素における信号電荷であって、同色の２以上の画素における信号電荷を加算して加算画素信号を生成する加算部１０６と、前記全画素読み出し信号を、同一フレームの前記加算画素信号の出力後であって、かつ、次フレームの前記加算画素信号の出力前までの所定期間に出力するように制御するＣＰＵ６とを具備するようにする。【選択図】  図２
2007082109.tif 000002
【特許請求の範囲】
【請求項１】
入射される光に応じて各画素からの信号電荷を出力する光電変換手段と、
前記光電変換手段から出力された全画素における信号電荷を全画素読み出し信号として記憶する記憶手段と、
前記光電変換手段から出力された全画素における信号電荷であって、同色の２以上の画素における信号電荷を加算して加算画素信号を生成する加算手段と、
前記記憶手段によって記憶された全画素読み出し信号を、同一フレームの前記加算画素信号の出力後であって、かつ、次フレームの前記加算画素信号の出力前までの所定期間に出力するように制御する制御手段と
を有することを特徴とする撮像装置。
【請求項２】
前記制御手段は、前記所定期間に前記全画素読み出し信号における１フレーム分の全てを出力できない場合、次フレームの前記加算画素信号の出力前までに前記全画素読み出し信号の出力を中断し、当該中断により出力できなかった未出力の全画素読み出し信号を前記記憶手段に保持し、当該未出力の全画素読み出し信号を次フレームの前記加算画素信号の出力後に出力するように制御することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御手段は、
前記加算手段で生成された１フレーム分の前記加算画素信号を、
１垂直同期期間×（前記加算画素信号の１フレーム分のデータ量の和）／（前記全画素読み出し信号の１フレーム分のデータ量と、前記加算画素信号の１フレーム分のデータ量との和）で算出される期間よりも以下の期間で出力し、
前記記憶手段に記憶されている１フレーム分の前記全画素読み出し信号を、
１垂直同期期間×（前記全画素読み出し信号の１フレーム分のデータ量の和）／（前記全画素読み出し信号の１フレーム分のデータ量と、前記加算画素信号の１フレーム分のデータ量との和）で算出される期間よりも以下の期間で出力するように制御することを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記記憶手段への前記全画素読み出し信号における書込みを許可する書込許可手段と、
前記記憶手段に並列して設けられた第２の記憶手段とを更に有し、
前記書込許可手段は、前記記憶手段及び前記第２の記憶手段への書込みを１フレーム毎に交互に切換え、
前記制御手段は、前記記憶手段及び前記第２の記憶手段から、交互に前記全画素読み出し信号を出力するように制御することを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を具備し、入射される光に応じて各画素からの信号電荷を出力する撮像素子を有する撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラ、デジタルビデオカメラ等の撮像装置で用いられる固体撮像素子の読み出し方式として、１垂直同期期間（以下、１ＶＤ期間とする）単位で、静止画用画像データを生成するために用いる全画素信号を一度に読み出す方式と、動画用画像データとして用いる画素信号を加算して読み出す方式がある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−３４１６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の撮像装置に用いられている固体撮像素子は、１ＶＤ期間において全画素読み出し又は画素信号加算読み出しの何れか一方の出力しかできない。そのため、例えば、動画撮影時に画素信号加算読み出しの出力を中断すること無く、全画素信号の読み出し出力を行うことができなかった。これを解決する手段として、出力された加算画素信号から静止画像を生成する方法がある。しかしながらこの方法では、生成される静止画像が加算画素信号の持つ解像度に低下したものとなってしまうため、静止画像としてユーザーが見る際には不鮮明な画像となってしまう。
【０００５】
本発明は上述の問題点にかんがみてなされたものであり、動画撮影時に静止画像を出力する際に、解像度の低下を防止した高解像度の静止画像の出力を可能とする撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の撮像装置は、入射される光に応じて各画素からの信号電荷を出力する光電変換手段と、前記光電変換手段から出力された全画素における信号電荷を全画素読み出し信号として記憶する記憶手段と、前記光電変換手段から出力された全画素における信号電荷であって、同色の２以上の画素における信号電荷を加算して加算画素信号を生成する加算手段と、前記記憶手段によって記憶された全画素読み出し信号を、同一フレームの前記加算画素信号の出力後であって、かつ、次フレームの前記加算画素信号の出力前までの所定期間に出力するように制御する制御手段とを有する。
【発明の効果】
【０００７】
本発明によれば、動画撮影時に静止画像を出力する際に、解像度の低下を防止した高解像度の静止画像を出力することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明における実施形態を添付図面を参照しながら詳細に説明する。
【０００９】
（第１の実施形態）
本発明の第１の実施形態を図１、図２、図６及び図８を用いて説明する。
図１は、本発明の第１の実施形態に係る撮像装置のブロック構成図である。なお、本発明に係る撮像装置は、例えば、デジタルカメラ、或いはデジタルビデオカメラに適用することが可能である。
【００１０】
本実施形態の撮像装置１００は、以下の構成からなる。レンズ２は、被写体からの光を撮像装置内部に入射させる。固体撮像素子１は、ＣＣＤやＣＭＯＳセンサ等に代表される光電変換機能を有し、画素信号を出力する。タイミングジェネレータ３は、固体撮像素子１におけるタイミングを制御する。画像処理部４は、固体撮像素子１から出力された画素信号の現像処理を行う。メモリ５は、画像処理部４において画像処理する際にデータを一時的に記憶するＲＡＭなどによって構成される。ＣＰＵ（制御手段）６は、ＲＯＭやフラッシュメモリ等の記憶媒体（不図示）に格納されている制御プログラムに従って本実施形態の撮像装置を統括的に制御する。エンコード処理部７は、画像処理部４で画像処理されたデータに対して所定の画像フォーマットに応じて圧縮処理を施して圧縮動画データ及び圧縮静止画データを生成する。出力切換部８は、エンコード処理部７で圧縮処理された圧縮動画データ及び圧縮静止画データを撮像装置の内部に記録するか後述する通信部９を介してネットワーク上に出力するかを切り換える。通信部９は、外部端末１２との制御信号の送受信や、処理された圧縮動画データ、圧縮静止画データを外部端末１２に送信する。記憶部１０は、撮像装置１００内に動画像データ及び静止画像データを記憶する。入力部１１は、撮像装置１００に対してユーザーが直接操作入力を行うためデバイスである。
【００１１】
なお、本実施形態では、メモリ５の一例としてＲＡＭを示しているが、アクセス速度が十分問題ないレベルの記憶素子であれば、いかなるものでもよい。また、本実施形態では、エンコード処理部７で用いる所定の画像フォーマットとしては、ＪＰＥＧ、ＭＰＥＧ４等の規格に準拠したフォーマットを想定しているが、他の画像フォーマットを適用することも可能である。また、本実施形態では、記憶部１０として、データを書き込み可能な不揮発性メモリ、メディア、ハードディスク等のデータを記憶できるもの全般を示しており、また、撮像装置に対して着脱可能なものであってもよい。また、外部端末１２は、撮像装置に対して無線、公衆回線などを経由して遠隔操作を行うとともに、画像データの表示、録画等を行う。
【００１２】
図２は、本発明の第１の実施形態に係る撮像装置の固体撮像素子１のブロック構成図である。
図２において、光電変換部１０１は、複数の画素を具備し、原色であるＲＧＢ（レッド・グリーン・ブルー）又は補色であるＹＭＣＧ（イエロー・マゼンタ・シアン・グリーン）のフィルターを通して入射される光に応じて各画素からの信号電荷を出力する。アンプ１０２は、光電変換部１０１から出力された信号電荷を１画素ずつ出力する。
【００１３】
一時記憶部１０４は、アンプ１０２から出力された全画素から読み出された信号を全画素読み出し信号として一時記憶する。書込許可部１０３は、ＣＰＵ６による制御に基づいて一時記憶部１０４への全画素読み出し信号の書込み処理（記憶処理）を許可する。加算部１０６は、アンプ１０２から出力された同色の２以上の画素における信号を加算して加算画素信号を生成する。この加算画素信号の生成は公知の技術であるのでその説明は省略する。バッファ１０７は、加算部１０６で生成された加算画素信号を記憶する。
【００１４】
Ａ／Ｄ変換部１０８は、全画素読み出し信号及び加算画素信号を所定の量子化ビットに対応してそれぞれデジタル信号に変換して、それぞれ全画素読み出し信号及び加算画素信号として画像処理部４に出力する。信号切換部１０５は、ＣＰＵ６による制御に基づいて全画素読み出し信号と加算画素信号とを切り換えてＡ／Ｄ変換部１０８へ出力する。
【００１５】
ここで、Ａ／Ｄ変換部１０８から画像処理部４に出力されるデジタル信号において、全画素読み出し信号は静止画用画像信号であり、加算画素信号は動画用画像信号である。また、ＣＰＵ６は、例えば、ユーザーにより入力部１１から静止画出力要求がされた場合に、書込許可部１０３を駆動して、全画素読み出し信号の書込み処理を許可する。
【００１６】
ＣＰＵ６は、固体撮像素子１を制御して、Ａ／Ｄ変換部１０８から出力される全画素読み出し信号を、同一フレームの加算画素信号の出力後であって、かつ、次フレームの加算画素信号の出力前までの所定期間に出力するように制御する。具体的には、ＣＰＵ６は、加算部１０６で生成された１フレーム分の加算画素信号を、１垂直同期期間×（加算画素信号の１フレーム分のデータ量の和）／（全画素読み出し信号の１フレーム分のデータ量と、加算画素信号の１フレーム分のデータ量との和）で算出される期間よりも以下の期間で出力する。また、一時記憶部１０４に記憶されている１フレーム分の全画素読み出し信号を、１垂直同期期間×（全画素読み出し信号の１フレーム分のデータ量の和）／（全画素読み出し信号の１フレーム分のデータ量と、加算画素信号の１フレーム分のデータ量との和）で算出される期間よりも以下の期間で出力するように制御する。
【００１７】
一方、ＣＰＵ６は、所定期間に１フレーム分の全ての全画素読み出し信号を出力できない場合、次フレームの加算画素信号の出力前までに全画素読み出し信号の出力を中断する。そして、この中断により出力できなかった未出力の全画素読み出し信号を一時記憶部１０４に保持し、未出力の全画素読み出し信号を次フレームの加算画素信号の出力後に出力するように制御する。
【００１８】
図８は、本発明の第１の実施形態に係る撮像装置の動作を示したタイミングチャートである。図８の横軸は時間軸となっている。
図８には、本実施形態の撮像装置における動作タイミングが示されている。図８では、静止画出力要求信号、動作の基準となる垂直同期（ＶＤ）信号、光電変換部１０１による信号電荷の出力期間、アンプ１０２による信号の出力期間、バッファ部１０７の加算画素信号の出力期間、一時記憶部１０４の全画素読み出し信号の出力期間が示されている。
【００１９】
次に、第１の実施形態に係る撮像装置の処理の流れを説明する。
図６は、本発明の第１の実施形態に係る撮像装置の処理を示したフローチャートである。図６のフローチャートは、撮像装置における動画撮影時の処理を示している。
【００２０】
まず、ステップＳ１１では、ＣＰＵ６は、動画撮影時に、ユーザーの操作により入力部１１から静止画出力要求があるか否かを判断する。この判断の結果、静止画出力要求がない場合には、ステップＳ１４に進み、ＣＰＵ６は、アンプ１０２からの信号を加算部１０６へ出力させる。続いて、ステップＳ１５では、加算部１０６は、動画像の解像度に合わせて信号の加算処理を行い、これを１フレームずつ１ＶＤ期間毎に加算画素信号として信号切換部１０５を介してＡ／Ｄ変換部１０８に出力する。ここで、本実施形態では、加算部１０６による具体的な加算処理として、同色の２以上の画素における信号を加算する処理を行う。
【００２１】
続いて、ステップＳ１６では、ＣＰＵ６は、一時記憶部１０４に未処理（未出力）の画素信号があるか否かを判断する。この時点では、静止画出力要求がなされていないため、ステップＳ１６では、一時記憶部１０４に未処理の画素信号がないと判断され、ステップＳ１１に戻る。
【００２２】
次に、このステップＳ１１、Ｓ１４〜Ｓ１６までの処理を繰返し実行中に、静止画出力要求がなされた場合の処理について述べる。
ステップＳ１１での判断の結果、静止画出力要求があった場合には、ステップＳ１２に進み、ＣＰＵ６は、書込許可部１０３を制御して、アンプ１０２からの信号を一時記憶部１０４と加算部１０６へ出力させる。これにより、一時記憶部１０４には、アンプ１０２から出力された全画素における信号（全画素読み出し信号）が記憶される。
【００２３】
続いて、ステップＳ１３では、加算部１０６は、動画像の解像度に合わせて画素信号の加算処理（ステップＳ１５と同様の加算処理）を行って加算画素信号を生成する。生成された加算画素信号は、ＣＰＵ６による制御により信号切換部１０５を介してＡ／Ｄ変換部１０８へ出力される。この加算画素信号の出力処理が終了した後、続いて、ステップＳ１７では、ＣＰＵ６は、信号切換部１０５を制御して、一時記憶部１０４に記憶されている全画素読み出し信号をＡ／Ｄ変換部１０８へ出力させる。
【００２４】
ステップＳ１７の処理は、次のＶＤ期間で行われる次フレームの加算画素信号の出力の前まで行われる。この際、一時記憶部１０４に記憶されている１フレーム分の全画素読み出し信号の出力が次フレームの加算画素信号の出力時までに終了しない場合には、ＣＰＵ６は、次フレームの加算画素信号の出力時点で当該全画素読み出し信号の出力を中断するように信号切換部１０５を制御する。そして、ＣＰＵ６は、一時記憶部１０４に未処理（未出力）の画素信号を保持させる。この間、並行して次フレームの信号がアンプ１０２から加算部１０６に出力されている（ステップＳ１４）。そして、一時記憶部１０４からの全画素読み出し信号の出力の中断後に、加算部１０６から次フレームの加算画素信号がＡ／Ｄ変換部１０８へ出力される（ステップＳ１５）。この加算画素信号の出力が終了した後、ＣＰＵ６は、一時記憶部１０４に未処理の画素信号があるか否かを判断する（ステップＳ１６）。この場合、一時記憶部１０４に未処理の画素信号があるため、信号切換部１０５を切り換えて、一時記憶部１０４に記憶されている残りの全画素読み出し信号をＡ／Ｄ変換部１０８へ出力させる（ステップＳ１７）。
【００２５】
Ａ／Ｄ変換部１０８は、入力された加算画素信号及び全画素読み出し信号を逐次デジタル信号に変換して、それぞれ加算画素信号及び全画素読み出し信号として画像処理部４へ出力する。そして、画像処理部４では、入力された加算画素信号及び全画素読み出し信号を現像処理する。さらに、現像処理された加算画素信号及び全画素読み出し信号は、エンコード処理部７において圧縮動画像データ及び圧縮静止画像データへ変換され、出力切換部８へ出力される。
【００２６】
外部端末１２からの制御に従って、外部端末１２へ画像データを送信する場合は、通信部９によって圧縮動画像データ及び圧縮静止画像データを外部端末１２へ送信する。
【００２７】
本実施形態では、一時記憶部１０４の記憶容量について、１．５フレーム分の信号を記憶可能な容量としているが、それ以上のメモリ容量を有していてもよい。
【００２８】
第１の実施形態に係る撮像装置によれば、ＣＰＵ６による制御により、一時記憶部１０４に記憶されている全画素読み出し信号を、同一フレームの加算画素信号の出力後であって、次フレームの加算画素信号の出力前までの所定期間にＡ／Ｄ変換部１０８から出力するようにした。これにより、動画撮影時に静止画像を出力する際に、動画像（加算画素信号）の出力を中断することなく、解像度の低下を防止した高解像度の静止画像（全画素読み出し信号）を出力することが可能となる。
【００２９】
更に、前記所定期間に全画素読み出し信号における１フレーム分の全てを出力できない場合、ＣＰＵ６は、次フレームの加算画素信号の出力前までに全画素読み出し信号の出力を中断する。そして、この中断により出力できなかった未出力の全画素読み出し信号を一時記憶部１０４に保持し、未出力の全画素読み出し信号を次フレームの加算画素信号の出力後に出力するように制御するようにした。その結果、一時記憶部１０４及び加算部１０６における動作クロックの周波数を高くすること無く、加算画素信号と高解像度の全画素読み出し信号とを固体撮像素子１から出力することができる。
【００３０】
更に、ＣＰＵ６により、一時記憶部１０４に記憶されている１フレーム分の全画素読み出し信号のデータ処理期間、及び、加算部１０６で生成された１フレーム分の加算画素信号のデータ処理期間の両方のデータ処理期間の和が１ＶＤ期間以内に収まるように制御する。これによって一時記憶部１０４の容量が全画素読み出し信号の１フレーム分の容量の場合でも、加算画素信号と高解像度の全画素読み出し信号とを固体撮像素子１から出力することができる。
【００３１】
更に、一時記憶部１０４に並列する第２の一時記憶部（不図示）を設け、書込許可部１０３では、一時記憶部１０４及び第２の一時記憶部への書込みを１フレーム毎に交互に切換えて全画素読み出し信号を記憶し、ＣＰＵ６による制御により一時記憶部１０４及び第２の一時記憶部から、交互に全画素読み出し信号を出力することによって、加算画素信号の出力を中断すること無く、全画素読み出し信号を毎フレーム出力することができる。
【００３２】
（第２の実施形態）
本発明の第２の実施形態を説明する。第２の実施形態に係る撮像装置のブロック構成図は、図１に示すものと同様の構成を採り、図２に示す固体撮像素子１に換えて、図３に示す固体撮像素子２１を適用する。すなわち、アンプ１０２の直後に画素信号をＡ／Ｄ変換するＡ／Ｄ変換部１０８ａを有する。このデジタル化された画素信号は、各ブロック１０３ａ〜１０７ａによって処理される。本実施形態における処理に関しても、図６に示す画素信号をデジタル化した画素信号の処理に置き換えるだけであるので、その説明を省略する。
【００３３】
（第３の実施形態）
本発明の第３の実施形態を図１、図４、図７及び図９を用いて説明する。第３の実施形態に係る撮像装置のブロック構成図は、図１に示すものと同様の構成を採り、図２に示す固体撮像素子１に換えて、図４に示す固体撮像素子３１を適用する。
図４は、本発明の第３の実施形態に係る撮像装置の固体撮像素子のブロック構成図である。
【００３４】
図４において、光電変換部３０１は、複数の画素を具備し、原色であるＲＧＢ（レッド・グリーン・ブルー）又は補色であるＹＭＣＧ（イエロー・マゼンタ・シアン・グリーン）のフィルターを通して入射される光に応じて各画素からの信号電荷を出力する。アンプ３０２は、光電変換部３０１から出力された信号電荷を１画素ずつ出力する。
【００３５】
一時記憶部３０４は、アンプ３０２から出力された全画素から読み出された信号を全画素読み出し信号として一時記憶する。書込許可部３０３は、ＣＰＵ６による制御に基づいて一時記憶部３０４への全画素読み出し信号の書込み処理（記憶処理）を許可する。加算部３０６は、アンプ３０２から出力された同色の２以上の画素における信号を加算して加算画素信号を生成する。バッファ３０７は、加算部３０６で生成された加算画素信号を記憶する。
【００３６】
Ａ／Ｄ変換部３０８は、全画素読み出し信号及び加算画素信号を所定の量子化ビットに対応してそれぞれデジタル信号に変換して、それぞれ全画素読み出し信号及び加算画素信号として画像処理部４に出力する。信号切換部３０５は、ＣＰＵ６による制御に基づいて全画素読み出し信号と加算画素信号とを切り換えてＡ／Ｄ変換部３０８へ出力する。
【００３７】
また、本実施の形態における撮像装置は、ＣＰＵ６による制御に基づいて、外部から入力された周波数のクロックのまま出力する通常モードと、当該周波数を逓倍して周波数の大きい（高速の）クロックを出力する高速モードとを切り換えることが可能である。本実施の形態における撮像装置は、このモードの切り換えに応じて、一時記憶部３０４、加算部３０６、バッファ３０７、信号切換部３０５及びＡ／Ｄ変換部３０８へ切り換えられたモードに対応するクロックを供給するＰＬＬ回路（クロック供給手段）３０９とを有して構成されている。
【００３８】
ここで、Ａ／Ｄ変換部３０８から画像処理部４に出力されるデジタル信号において、全画素読み出し信号は静止画用画像信号であり、加算画素信号は動画用画像信号である。また、ＣＰＵ６は、例えば、ユーザーにより入力部１１から静止画出力要求がされた場合に、書込許可部３０３を駆動して、全画素読み出し信号の書込み処理を許可する。
【００３９】
ＣＰＵ６は、固体撮像素子３１を制御して、Ａ／Ｄ変換部３０８から出力される全画素読み出し信号を、同一フレームの加算画素信号の出力後であって、次フレームの加算画素信号の出力前までの所定期間に出力するように制御する。具体的には、ＣＰＵ６は、Ａ／Ｄ変換部３０８から全画素読み出し信号を出力する際に、ＰＬＬ回路３０９に対して、前記所定期間内に、一時記憶部３０４に記憶されている１フレーム分の全画素読み出し信号の出力を可能とすべく設定された高速モードでの駆動を行わせるように制御する。
【００４０】
図９は、本発明の第３の実施形態に係る撮像装置の動作を示したタイミングチャートである。タイミングチャートの横軸は時間軸である。
図９には、本実施形態の撮像装置における動作タイミングが示されている。図９では、上から、静止画出力要求信号、動作の基準となる垂直同期（ＶＤ）信号、光電変換部３０１による信号電荷の出力期間、アンプ３０２による信号の出力期間、バッファ部３０７の加算画素信号の出力期間、一時記憶部３０４の全画素読み出し信号の出力期間が示されている。
【００４１】
次に、第３の実施形態に係る撮像装置の処理の流れを説明する。
図７は、本発明の第３の実施形態に係る撮像装置の処理を示したフローチャートである。図７のフローチャートは、撮像装置における動画撮影時の処理を示している。
【００４２】
まず、ステップＳ３１では、ＣＰＵ６は、動画撮影時に、ユーザーの操作により入力部１１から静止画出力要求があるか否かを判断する。この判断の結果、静止画出力要求がない場合には、ステップＳ３６に進み、ＣＰＵ６は、アンプ３０２からの信号を加算部３０６へ出力させる。続いて、ステップＳ３７では、加算部３０６は、動画像の解像度に合わせて信号の加算処理を行い、これを１フレームずつ１ＶＤ期間毎に加算画素信号として信号切換部３０５を介してＡ／Ｄ変換部３０８に出力する。ここで、本実施形態では、加算部３０６による具体的な加算処理として、同色の２以上の画素における信号を加算する処理を行う。続いて、ステップＳ３８では、ＣＰＵ６は、ＰＬＬ回路３０９の動作モードを通常モードとし、ステップＳ３１に戻る。
【００４３】
次に、このステップＳ３１、Ｓ３６〜Ｓ３８までの処理を繰返し実行中に、静止画出力要求がなされた場合の処理について述べる。
ステップＳ３１での判断の結果、静止画出力要求があった場合には、ステップＳ３２に進み、ＣＰＵ６は、書込許可部３０３を制御して、アンプ３０２からの信号を一時記憶部３０４と加算部３０６へ出力させる。これにより、一時記憶部３０４には、アンプ３０２から出力された全画素における信号（全画素読み出し信号）が記憶される。
【００４４】
続いて、ステップＳ３３では、加算部３０６は、動画像の解像度に合わせて画素信号の加算処理（ステップＳ３７と同様の加算処理）を行って加算画素信号を生成する。生成された加算画像信号は、ＣＰＵ６による制御により信号切換部３０５を介して加算画素信号がＡ／Ｄ変換部３０８へ出力される。この加算画素信号の出力処理が終了した後、続いて、ステップＳ３４では、ＣＰＵ６は、ＰＬＬ回路３０９の動作モードを高速モードに移行させる。続いて、ステップＳ３５では、ＣＰＵ６は、信号切換部３０５を制御して、一時記憶部３０４に記憶されている全画素読み出し信号をＡ／Ｄ変換部３０８へ出力させる。
【００４５】
ステップＳ３５の処理は、次のＶＤ期間で行われる次フレームの加算画素信号の出力の前までに行われる。この間、ＣＰＵ６は、並行して次フレームの信号をアンプ３０２から加算部３０６に出力する（ステップＳ３６）。そして、ＣＰＵ６は、前述した全画素読み出し信号の出力後に、高速な周波数のクロックにより駆動されている加算部３０６によって次フレームの加算画素信号をＡ／Ｄ変換部３０８に出力する（ステップＳ３７）。そして、当該加算画素信号の出力が終わると、ＰＬＬ回路３０９の設定を変更して通常モードにする（ステップＳ３８）。
【００４６】
Ａ／Ｄ変換部３０８は、入力された加算画素信号及び全画素読み出し信号を逐次デジタル信号に変換して、それぞれ加算画素信号及び全画素読み出し信号として画像処理部４へ出力する。そして、画像処理部４では、入力された加算画素信号及び全画素読み出し信号を現像処理し、現像処理された加算画素信号及び全画素読み出し信号は、エンコード処理部７において圧縮動画像データ及び圧縮静止画像データへ変換され、出力切換部８へ出力される。
【００４７】
外部端末１２からの制御に従って、外部端末１２へ画像データを送信する場合は、通信部９によって圧縮動画像データ及び圧縮静止画像データを外部端末１２へ送信する。
【００４８】
本実施形態において、一時記憶部３０４に並列する第２の一時記憶部（不図示）を設け、書込許可部３０３では、一時記憶部３０４及び第２の一時記憶部への書込みを１フレーム毎に交互に切換えて全画素読み出し信号を記憶し、ＣＰＵ６による制御により一時記憶部３０４及び第２の一時記憶部から、交互に全画素読み出し信号を出力するように構成して、全画素読み出し信号を毎フレーム出力するようにした形態も適用可能である。
【００４９】
第３の実施形態に係る撮像装置によれば、ＰＬＬ回路３０９によってクロックの周波数を必要に応じて変化させることにより、１ＶＤ期間内に、１フレーム分の全画素読み出し信号の出力処理と、１フレーム分の加算画素信号の出力処理とを行うことができる。これにより、動画撮影時に静止画像を出力する際に、動画像（加算画素信号）の出力を中断することなく、解像度の低下を防止した高解像度の静止画像（全画素読み出し信号）を出力することが可能となる。
【００５０】
（第４の実施形態）
本発明の第４の実施形態を説明する。第４の実施形態に係る撮像装置のブロック構成図は、図１に示すものと同様の構成を採り、図４に示す固体撮像素子３１に換えて、図５に示す固体撮像素子４１を適用する。すなわち、アンプ３０２の直後に画素信号をＡ／Ｄ変換するＡ／Ｄ変換部３０８ａを有する。このデジタル化された画素信号は、各ブロック３０３ａ〜３０７ａ，３０９ａによって処理される。本実施の形態における処理に関しても図７に示す画素信号をデジタル化した画素信号の処理に置き換えるだけであるので、その説明を省略する。
【００５１】
前述した各実施形態に係る撮像装置のＣＰＵ６による制御は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００５２】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記憶媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記憶媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワーク（ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等）システムにおける通信媒体（光ファイバ等の有線回線や無線回線等）を用いることができる。
【００５３】
また、コンピュータが供給されたプログラムを実行することにより各実施形態に係る撮像装置の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して各実施形態に係る撮像装置の機能が実現される場合や、供給されたプログラムの処理の全て、或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて各実施形態に係る撮像装置の機能が実現される場合も、かかるプログラムは本発明に含まれる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態に係る撮像装置のブロック構成図である。
【図２】本発明の第１の実施形態に係る撮像装置の固体撮像素子のブロック構成図である。
【図３】本発明の第２の実施形態に係る撮像装置の固体撮像素子のブロック構成図である。
【図４】本発明の第３の実施形態に係る撮像装置の固体撮像素子のブロック構成図である。
【図５】本発明の第４の実施形態に係る撮像装置の固体撮像素子のブロック構成図である。
【図６】本発明の第１の実施形態に係る撮像装置の処理を示したフローチャートである。
【図７】本発明の第３の実施形態に係る撮像装置の処理を示したフローチャートである。
【図８】本発明の第１の実施形態に係る撮像装置の動作を示したタイミングチャートである。
【図９】本発明の第３の実施形態に係る撮像装置の動作を示したタイミングチャートである。
【符号の説明】
【００５５】
１  固体撮像素子
２  レンズ
３  タイミングジェネレータ（ＴＧ）
４  画像処理部
５  メモリ
６  ＣＰＵ
７  エンコード処理部
８  出力切換部
９  通信部
１０  記憶部
１１  入力部
１２  外部端末
１００  撮像装置
１０１、３０１  光電変換部
１０２、３０２  アンプ
１０３、３０３  書込許可部
１０４、３０４  一時記憶部
１０５、３０５  信号切換部
１０６、３０６  加算部
１０７、３０７  バッファ
１０８、３０８  Ａ／Ｄ変換部
３０９  ＰＬＬ回路
【図１】
2007082109.tif 000003
【図２】
2007082109.tif 000004
【図３】
2007082109.tif 000005
【図４】
2007082109.tif 000006
【図５】
2007082109.tif 000007
【図６】
2007082109.tif 000008
【図７】
2007082109.tif 000009
【図８】
2007082109.tif 000010
【図９】
2007082109.tif 000011