(57)【要約】【課題】被接触対象の電極パッドに損傷を与えないで、多点かつ高密度で接触できる接触端子を有する、伝送特性が良好で柔軟性を有したプローブシートあるいは接続用シートを提供し、また、薄い厚さの絶縁膜でも、インピーダンス整合した信号配線の幅を広く設計できる高速伝送用回路を実現して、高速伝送信号の損失を少なくしたプローブシートあるいは接続用シートを提供する。【解決手段】プローブシートにおいて、このプローブシートの配線は、絶縁層７０を挟んだ信号配線７１の真下のグランド配線７２を部分的に除去した配線構造として、信号配線とグランド配線が放射状のパターンに形成されている伝送回路とする。さらに、プローブシートを用いたプローブカードおよびそれを用いた半導体装置の検査方法（製造方法）および高周波特性に優れた接続用シートに適用する。【選択図】図４
2007309682.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層の上面に形成された信号配線と、前記絶縁層の下面に形成されたグランド配線とを有し、
前記絶縁層を挟んだ前記信号配線の真下の前記グランド配線を部分的に除去した配線構造であることを特徴とする伝送回路。
【請求項２】
絶縁層の上面に形成された信号配線と、前記絶縁層の下面に形成されたグランド配線とを有し、
前記絶縁層を挟んだ前記信号配線の真下の前記グランド配線を部分的に除去した配線構造であり、
前記信号配線と前記グランド配線は放射状のパターンに形成されていることを特徴とする伝送回路。
【請求項３】
請求項２に記載の伝送回路において、
前記放射状のパターンのグランド配線の途中には、相互のグランド配線を導通させる１個もしくは複数個の配線が設けられていることを特徴とする伝送回路。
【請求項４】
請求項１〜３のいずれか１項に記載の伝送回路において、
前記グランド配線は、前記信号配線の幅以上の間隔をあけ、前記信号配線の幅の２倍より細い幅の２本のグランド配線から形成されていることを特徴とする伝送回路。
【請求項５】
請求項１〜３のいずれか１項に記載の伝送回路において、
前記信号配線は、２本１組の差動配線からなり、
前記２本１組の差動配線の配線間の直下に１本のグランド配線が設けられ、前記２本１組の差動配線の外側の下面のそれぞれにグランド配線が設けられていることを特徴とする伝送回路。
【請求項６】
請求項５に記載の伝送回路において、
前記２本１組の差動配線の間隔は前記差動配線の幅以上あけ、前記グランド配線は前記差動配線の幅の２倍より細い幅のグランド配線から形成されていることを特徴とする伝送回路。
【請求項７】
ウエハに形成された半導体素子の電極の配列に準じて配置したウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子とを有し、
前記配線は、請求項１〜６のいずれか１項に記載の伝送回路であることを特徴とするプローブシート。
【請求項８】
請求項７に記載のプローブシートにおいて、
前記ウエハ電極接続用接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られていることを特徴とするプローブシート。
【請求項９】
請求項７に記載のプローブシートにおいて、
前記ウエハ電極接続用接触端子および前記基板接続用接触端子の両者は、結晶性を有する基板の異方性エッチングによる穴を型材として作られていることを特徴とするプローブシート。
【請求項１０】
ウエハに設けられた電極と接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子と、前記基板接続用接触端子と電気的に接続される電極を有する多層配線基板とを有し、
前記配線は、請求項１〜６のいずれか１項に記載の伝送回路であることを特徴とするプローブカード。
【請求項１１】
請求項１０に記載のプローブカードにおいて、
前記ウエハ電極接続用接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られた角錐状又は角錐台状の端子であることを特徴とするプローブカード。
【請求項１２】
ウエハを載せる試料台と、前記ウエハに形成された半導体素子の電極と接触するウエハ電極接続用接触端子と、前記半導体素子の電気的特性を検査するテスタと電気的に接続されたプローブカードとを有し、
前記プローブカードは、前記ウエハに設けられた電極と接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子と、前記基板接続用接触端子と電気的に接続される電極が設けられた多層配線基板とを有し、
前記配線は、請求項１〜６のいずれか１項に記載の伝送回路であることを特徴とする半導体検査装置。
【請求項１３】
請求項１２に記載の半導体検査装置において、
前記ウエハ電極接続用接触端子および前記基板接続用接触端子の両方もしくは片方の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られた角錐状又は角錐台状の端子であることを特徴とする半導体検査装置。
【請求項１４】
ウエハに回路を作り込み半導体素子を形成する工程と、前記半導体素子の電気的特性を検査する工程と、前記ウエハをダイシングし前記半導体素子ごとに分離する工程とを有し、
前記半導体素子の電気的特性を検査する工程では、前記半導体素子の電極に接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子を有するプローブシートと、前記基板接続用接触端子と電気的に接続される電極を有する多層配線基板とを有するプローブカードを用いて、前記半導体素子を検査し、
前記配線は、請求項１〜６のいずれか１項に記載の伝送回路であることを特徴とする半導体装置の製造方法。
【請求項１５】
ウエハに回路を作り込み半導体素子を形成する工程と、前記ウエハを樹脂で封止する工程と、前記封止されたウエハに形成された半導体素子の電気的特性を検査する工程とを有し、
前記半導体素子の電気的特性を検査する工程では、前記半導体素子の電極に接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子を有するプローブシートと、前記基板接続用接触端子と電気的に接続される電極を有する多層配線基板とを有するプローブカードを用いて、前記半導体素子を検査し、
前記配線は、請求項１〜６のいずれか１項に記載の伝送回路であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４または１５に記載の半導体装置の製造方法において、
前記ウエハ電極接続用接触端子および前記基板接続用接触端子の両方もしくは片方の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られた角錐状又は角錐台状の端子であることを特徴とする半導体装置の製造方法。
【請求項１７】
第１の接触対象物に設けられた電極と接触する第１の電極接続用接触端子と、第２の接触対象物に設けられた電極と接触する第２の電極接続用接触端子と、前記第１の電極接続用接触端子から前記第２の電極接続用接触端子へ引き回された配線とを有し、
前記配線は、請求項１〜６のいずれか１項に記載の伝送回路であることを特徴とする接続用シート。
【請求項１８】
請求項１７に記載の接続用シートにおいて、
前記第１の電極接続用接触端子および前記第２の電極接続用接触端子の両方もしくは片方の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られていることを特徴とする接続用シート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、半導体装置の製造技術において、半導体素子回路をウエハに形成後に行う半導体装置の製造工程のうち、主に検査工程の流れの一例を、代表的な半導体装置の出荷形態であるパッケージ品、ベアチップおよびＣＳＰを例にして、図１８に示した。
【０００３】
半導体装置の製造工程では、図１８に示したように大きく分けて次の３つの検査が行われる。まず、ウエハに半導体素子回路および電極を形成したウエハ状態で行われ、導通状態および半導体素子の電気信号動作状態を把握するウエハ検査、続いて半導体素子を高温や高印加電圧等の状態において不安定な半導体素子を摘出するバーンイン検査、そして半導体装置を出荷する前に製品性能を把握する選別検査である。
【０００４】
ウエハは、その面上に多数の半導体装置（チップ）が設けられ、個々に切り離して使用に供される。個々に切り離された半導体装置には、その表面に多数の電極が列設されている。こうした半導体装置を工業的に多数生産し、その電気特性を検査するには、プローブカードから斜めに出たタングステン針からなるプローブで構成される接続装置（以下、従来技術１と言う）が用いられている。この接続装置による検査では、プローブのたわみを利用した接触圧により電極を擦って接触を取り、その電気特性を検査する方法が用いられている。
【０００５】
近年、半導体素子の高密度化に伴って、半導体製造時の検査工程において検査用のプローブの狭ピッチ多ピン化が進み、半導体素子の電極と検査回路間で高速電気信号を伝送し、実動作検査する工程で、狭ピッチ多ピンの半導体素子へのプロービングができ、しかも半導体素子への損傷を防止できる接続装置を使用した半導体素子の検査装置の開発が望まれている。そこで、高速信号を伝送するための伝送回路として、絶縁層に形成した信号配線の対向面にグランド層を形成してマイクロストリップ線路を形成するフォトリソグラフィ技術によるプローブシートを用いた手法が、一般に用いられている。
【０００６】
半導体素子の高密度化、狭ピッチ化がさらに進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、非特許文献１に記載された技術がある。図１５は、その構造概略図、図１６は同じく要部拡大斜視図である。ここで用いられる導体検査用のプローブは、フレキシブルな絶縁膜４０の上面にフォトリソグラフ技術で配線４１を形成し、絶縁膜４０の下面にグランド層４４を形成し、被検査対象の半導体の電極に対応する位置に設けた絶縁膜４０のスルーホール４２にめっきによリ、半球状のバンプ４３を形成したものを接触端子として用いるものである。この技術は、絶縁膜４０の表面に形成した配線４１および配線基板４５を通じて検査回路（図示せず）に接続されているバンプ４３を、板ばね４６によって、検査対象の半導体素子の電極にバンプ４３を擦って接触し、信号の授受を行って検査する方法である。
【０００７】
また、非特許文献２に記載されるものがある。図１７は、その配線構造の模式図である。これは、配線４７を形成した絶縁層（図中では省略）の対向面に、該配線の真下の部分に線幅の広いグランド配線４８および該グランド配線に重なる格子状パターンのグランド層４８ａを形成する方法である。
【非特許文献１】１９８８年度のＩＴＣ（インターナショナル  テスト  コンファレンス）の講演論文集（６０１頁から６０７頁）
【非特許文献２】カスケード・マイクロテック社のパンフレット（ＰＹＲＡＭＩＤＤＳ−０４９７−Ｊ０９９７−０５０２）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、半導体装置の製造技術においては、狭ピッチ多ピンの半導体素子の電極と検査回路間で高速電気信号を伝送し、実動作検査できる接続装置を使用した半導体素子の検査装置の開発、あるいは、高速電気信号を伝送できる接続用シート（インターポーザ）が望まれている。そこで、このような観点から、上記の技術について検討する。
【０００９】
従来のタングステン針からなるプローブおよび前記の半球状のバンプを形成したプローブは、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触端子を電極に擦りつけることにより、電極材料表面の酸化物を擦リ取り、その下面の金属導体材料に接触することにより、接触を確保している。この結果、電極を接触端子で擦ることによリ、電極材料のクズが生じ、配線間のショートおよび異物発生の原因となり、また、電極にプローブを数百ｍＮ以上の荷重をかけながら擦りつけて接触を確保することにより、電極に損傷を与えることが多い。
【００１０】
このように、図１５、図１６、図１７に示した銅配線の一部にめっきによリ形成したバンプをプローブとする方法は、バンプの先端部が平坦あるいは半球状となるため、アルミニウム電極、あるいは、はんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触低抗が不安定になり、接触時の荷重を数百ｍＮ以上にする必要がある。しかし、接触時の荷重を大きくし過ぎることには間題がある。すなわち、半導体素子の高集積化が進み、高密度多ピン、狭ピッチの電極を半導体素子表面に形成するため、電極直下に多数の能動素子あるいは微細な配線が形成されていることが多く、半導体素子検査時のプローブの電極への接触圧が大き過ぎると、電極およびその直下の能動素子や配線に損傷を与える恐れがあるため、プロービング時に注意深く動作制御する必要があり、スループットの低下を招く恐れがある。
【００１１】
さらに、バンプの形状等にばらつきが生じることが予想されるため、接触が不十分な突起を完全に接触させるには、全体として大きな接触圧が必要となり、部分的には、過大な接触圧となってしまうという問題がある。そのため、接触対象の材料表面の酸化物等を貫通して、安定した接触特性が確保できる接触端子の形状に加えて、プローブシートを押圧時に接触対象の電極と確実に接触するために、柔軟性のあるプローブシートが必要となっている。
【００１２】
図１５、図１６に示した絶縁層の下面にグランド層を形成したマイクロストリップ方式のシートは、例えば、絶縁層の厚さが１２．５μｍでは、インピーダンスを５０Ωに整合するための配線幅が２５μｍ程度となり、信号配線の表面積が少なくなり、高速伝送信号での表皮効果の影響で配線の表面積が少ない程、形状に依存して損失が大きくなることや、絶縁層の下面全面に金属のグランド層が形成されることにより、プローブシートの柔軟性が損なわれて、安定した接触の確保が困難となる。
【００１３】
図１７に示した絶縁層の一方の面にグランド層を格子状に形成したシートは、ある程度プローブシートの柔軟性を確保することができるが、前記の例と同様にインピーダンスを整合するための配線幅が細くなり、損失が大きくなるという問題がある。
【００１４】
そこで、本発明の目的は、被接触対象の電極パッドに損傷を与えないで、多点かつ高密度で接触できる接触端子を有する、伝送特性が良好で柔軟性を有したプローブシートあるいは接続用シートを提供することにある。
【００１５】
また、本発明の他の目的は、薄い厚さの絶縁膜でも、インピーダンス整合した信号配線の幅を広く設計できる高速伝送用回路を実現して、高速伝送信号の損失を少なくしたプローブシートあるいは接続用シートを提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
上記いずれかの目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
（１）絶縁層の上面に形成された信号配線と、前記絶縁層の下面に形成されたグランド配線とを有し、前記絶縁層を挟んだ前記信号配線の真下の前記グランド配線を部分的に除去した配線構造であることを特徴とする伝送回路。
【００１９】
（２）絶縁層の上面に形成された信号配線と、前記絶縁層の下面に形成されたグランド配線とを有し、前記絶縁層を挟んだ前記信号配線の真下の前記グランド配線を部分的に除去した配線構造であり、前記信号配線と前記グランド配線は放射状のパターンに形成されていることを特徴とする伝送回路。
【００２０】
（３）（２）に記載の伝送回路において、前記放射状のパターンのグランド配線の途中には、相互のグランド配線を導通させる１個もしくは複数個の配線が設けられていることを特徴とする伝送回路。
【００２１】
（４）（１）〜（３）のいずれかに記載の伝送回路において、前記グランド配線は、前記信号配線の幅以上の間隔をあけ、前記信号配線の幅の２倍より細い幅の２本のグランド配線から形成されていることを特徴とする伝送回路。
【００２２】
（５）（１）〜（３）のいずれかに記載の伝送回路において、前記信号配線は、２本１組の差動配線からなり、前記２本１組の差動配線の配線間の直下に１本のグランド配線が設けられ、前記２本１組の差動配線の外側の下面のそれぞれにグランド配線が設けられていることを特徴とする伝送回路。
【００２３】
（６）（５）に記載の伝送回路において、前記２本１組の差動配線の間隔は前記差動配線の幅以上あけ、前記グランド配線は前記差動配線の幅の２倍より細い幅のグランド配線から形成されていることを特徴とする伝送回路。
【００２４】
（７）ウエハに形成された半導体素子の電極の配列に準じて配置したウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子とを有し、前記配線は、（１）〜（６）のいずれかに記載の伝送回路であることを特徴とするプローブシート。
【００２５】
（８）（７）に記載のプローブシートにおいて、前記ウエハ電極接続用接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られていることを特徴とするプローブシート。
【００２６】
（９）（７）に記載のプローブシートにおいて、前記ウエハ電極接続用接触端子および前記基板接続用接触端子の両者は、結晶性を有する基板の異方性エッチングによる穴を型材として作られていることを特徴とするプローブシート。
【００２７】
（１０）ウエハに設けられた電極と接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子と、前記基板接続用接触端子と電気的に接続される電極を有する多層配線基板とを有し、前記配線は、（１）〜（６）のいずれかに記載の伝送回路であることを特徴とするプローブカード。
【００２８】
（１１）（１０）に記載のプローブカードにおいて、前記ウエハ電極接続用接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られた角錐状又は角錐台状の端子であることを特徴とするプローブカード。
【００２９】
（１２）ウエハを載せる試料台と、前記ウエハに形成された半導体素子の電極と接触するウエハ電極接続用接触端子と、前記半導体素子の電気的特性を検査するテスタと電気的に接続されたプローブカードとを有し、前記プローブカードは、前記ウエハに設けられた電極と接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子と、前記基板接続用接触端子と電気的に接続される電極が設けられた多層配線基板とを有し、前記配線は、（１）〜（６）のいずれかに記載の伝送回路であることを特徴とする半導体検査装置。
【００３０】
（１３）（１２）に記載の半導体検査装置において、前記ウエハ電極接続用接触端子および前記基板接続用接触端子の両方もしくは片方の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られた角錐状又は角錐台状の端子であることを特徴とする半導体検査装置。
【００３１】
（１４）ウエハに回路を作り込み半導体素子を形成する工程と、前記半導体素子の電気的特性を検査する工程と、前記ウエハをダイシングし前記半導体素子ごとに分離する工程とを有し、前記半導体素子の電気的特性を検査する工程では、前記半導体素子の電極に接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子を有するプローブシートと、前記基板接続用接触端子と電気的に接続される電極を有する多層配線基板とを有するプローブカードを用いて、前記半導体素子を検査し、前記配線は、（１）〜（６）のいずれかに記載の伝送回路であることを特徴とする半導体装置の製造方法。
【００３２】
（１５）ウエハに回路を作り込み半導体素子を形成する工程と、前記ウエハを樹脂で封止する工程と、前記封止されたウエハに形成された半導体素子の電気的特性を検査する工程とを有し、前記半導体素子の電気的特性を検査する工程では、前記半導体素子の電極に接触するウエハ電極接続用接触端子と、前記ウエハ電極接続用接触端子から引き回された配線と、前記配線に電気的に接続された基板接続用接触端子を有するプローブシートと、前記基板接続用接触端子と電気的に接続される電極を有する多層配線基板とを有するプローブカードを用いて、前記半導体素子を検査し、前記配線は、（１）〜（６）のいずれかに記載の伝送回路であることを特徴とする半導体装置の製造方法。
【００３３】
（１６）（１４）または（１５）に記載の半導体装置の製造方法において、前記ウエハ電極接続用接触端子および前記基板接続用接触端子の両方もしくは片方の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られた角錐状又は角錐台状の端子であることを特徴とする半導体装置の製造方法。
【００３４】
（１７）第１の接触対象物に設けられた電極と接触する第１の電極接続用接触端子と、第２の接触対象物に設けられた電極と接触する第２の電極接続用接触端子と、前記第１の電極接続用接触端子から前記第２の電極接続用接触端子へ引き回された配線とを有し、前記配線は、（１）〜（６）のいずれかに記載の伝送回路であることを特徴とする接続用シート。
【００３５】
（１８）（１７）に記載の接続用シートにおいて、前記第１の電極接続用接触端子および前記第２の電極接続用接触端子の両方もしくは片方の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材として作られていることを特徴とする接続用シート。
【発明の効果】
【００３６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００３７】
本発明の放射状メッシュパターンのグランドを形成した高速伝送用の配線シートは、裏面全面にグランド層を形成してマイクロストリップ線路を形成したシートと比較して、以下の効果を有する。
【００３８】
（１）放射状メッシュパターン状のグランド配線構造にすることにより、グランド形成用の金属によるシートの剛性の増加を軽減でき、シートに柔軟性を持たせることができる。
【００３９】
（２）絶縁シート厚が同じで、同一のインピーダンスに整合する場合、信号配線を形成した絶縁シート真下の対向面のグランド層を除去して放射状メッシュパターンのグランド配線構造にすることにより、マイクロストリップ線路の信号配線幅と比較して、信号配線幅を広く設計できる。その結果、表皮効果により表面領域の伝送が主となる高速伝送信号の損失を少なくすることができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４１】
本明細書中では、主な用語を次のように定義する。半導体装置とは、その形態に関わらず、回路が形成されたウエハ状態のものであっても、半導体素子であっても、その後パッケージされたもの（ＱＦＰ、ＢＧＡ、ＣＳＰ等）でも構わない。プローブシートとは、検査対象と接触する接触端子とそこから引き回された配線が設けられ、該配線に外部接続用の電極が形成された薄膜を言い、厚さ１０μｍ〜１００μｍ程度のものを対象としている。プローブカードとは、検査対象と接触する端子、多層配線基板等を有する構造体（例えば、図７（ｊ）に示す構造体）を示す。半導体検査装置とは、プローブカードと検査対象を載せる試料支持系を有する検査装置を示す。
【００４２】
被検査対象の一例であるＬＳＩ用の半導体素子（チップ）２は、図１に示すようにウエハ１に多数個形成され、その後切り離されて使用に供される。図１（ａ）はＬＳＩ用の半導体素子２が多数並設されたウエハ１を示す斜視図であり、図１（ｂ）は１個の半導体素子２を拡大して示した斜視図である。半導体素子２の表面には、周辺に沿って多数の電極３が配列されている。
【００４３】
ところで、半導体素子は高集積化に伴って上記電極３が高密度化および狭ピッチ化が更に進む状況にある。電極の狭ピッチ化としては、０．１ｍｍ程度以下で、例えば、０．０８ｍｍ、０．０４ｍｍ、それ以下となってきており、電極の高密度化としては、周辺に沿って、１列から２列へ、更に全面に配列される傾向となってきている。
【００４４】
また、半導体素子を高温で動作試験することにより、半導体素子の特性および信頼性をより明確に把握する高温動作試験（８５℃〜１５０℃）が実施される傾向となってきている。
【００４５】
本発明に係る半導体検査装置は、上記電極の高密度化および狭ピッチ化に対応でき、なおかつ、多数個チップ同時プロービングによる検査、高速電気信号（１００ＭＨｚ〜２０ＧＨｚ）による検査を可能にするものである。
【００４６】
また、半導体検査装置におけるプローブカードの一部の構成材料として、１５０℃の耐熱性があり、かつ線膨張率が被検査対象と同程度の材料を用いることにより、雰囲気温度によるプローブ先端部の位置ずれを防止するものである。
【００４７】
本発明に係る高速伝送用回路のパターンについて、図２、図３および図４を用いて説明する。
【００４８】
図２に、シングル信号配線方式でのグランド配線およびグランド層の代表例の要部の斜視図を示した。図２（ａ１）は、本発明に係わるシングル信号配線方式の伝送回路パターンの基本構成図、図２（ａ２）は、図２（ａ１）の電気力線の模式図である。本発明の伝送回路パターンの構成との比較のため、図２（ｂ１）に、信号配線７１の直下にグランド配線７２ａを形成した基本構成図、図２（ｂ２）に、図２（ｂ１）の電気力線の模式図を示し、図２（ｃ１）に、信号配線７１を形成した絶縁層７０の対向面にグランド層７３を形成する従来のマイクロストリップの基本構成図、図２（ｃ２）に、図２（ｃ１）の電気力線の模式図を示した。
【００４９】
図２（ａ１）に示した伝送回路は、絶縁層７０に形成された信号配線７１と、該信号配線７１の対向面の絶縁層７０の真下の対向面に、グランド配線７２として、該信号配線７１の幅Ａ以上の間隔Ｃをあけ、該信号配線７１の幅Ａの２倍より細い幅Ｂの２本のグランド配線７２を形成した配線構造とする。
【００５０】
すなわち、図２（ａ１）に示した伝送回路は、絶縁層７０の上面に信号配線７１が形成され、絶縁層７０の下面にグランド配線７２が形成され、絶縁層７０を挟んだ信号配線７１の真下のグランド配線７２を部分的に除去した配線構造であり、特に、グランド配線７２は、信号配線７１の幅Ａ以上の間隔をあけ、信号配線７１の幅Ａの２倍より細い２本のグランド配線から形成されている（Ｃ＞Ａ、Ｂ＜２×Ａ）。
【００５１】
図３に、差動信号配線方式でのグランド配線およびグランド層の代表例の要部の斜視図を示した。図３（ａ１）は、本発明に係わる差動信号配線方式の伝送回路パターンの基本構成図、図３（ａ２）は、図３（ａ１）の電気力線の模式図である。本発明の伝送回路パターンの構成との比較のため、図３（ｂ１）に、従来のグランド層７７を形成したマイクロストリップの差動信号配線の基本構成図、図３（ｂ２）に、図３（ｂ１）の電気力線の模式図を示した。
【００５２】
図３（ａ１）に示した伝送回路は、絶縁層７０に形成された２本１組の差動配線７４および７５の配線間の直下に１本のグランド配線７６ａと、該差動配線７４および７５の外側の絶縁層７０の下面のそれぞれにグランド配線７６ｂを形成した配線構造とする。例えば、該２本１組の差動配線７４および７５の配線間隔Ｅを該差動配線の幅Ｄ以上あけ、該差動配線の幅Ｄの２倍より細い幅Ｆのグランド配線７６ａおよび７６ｂを形成すればよい（Ｅ＞Ｄ、Ｆ＜２×Ｄ）。この構造でも、グランド配線７６ａと７６ｂは、信号配線７４（７５）の幅Ｄ以上の間隔Ｇをあけることが望ましい（Ｇ＞Ｄ）。
【００５３】
本発明に係るプローブシートの構造について図４を用いて説明する。
【００５４】
図４（ａ）は、本発明に係るプローブシートの実施の形態の一例を示す平面概略図である。シングル配線方式の各グランド配線７２は、同心円状に配置されたグランド線７８ａで導通させた構成とする。
【００５５】
なお、図４（ａ）は、図２で示したシングル配線方式のプローブシートを示した図であるが、図３で示した差動配線方式あるいは両者の方式が混在するプローブシートであっても、各グランド配線を同心円状に配置されたグランド線７８ａあるいはグランド配線群（７２）あるいは、グランド配線群（７６ａ、７６ｂ）をグランド配線７８ｂあるいは７８ａで導通させた構成としてもよいことはいうまでもない。
【００５６】
図４（ｂ）は、前記図２（ａ１）のシングル配線方式のプローブシート構造の要部斜視図である。絶縁層７０に接触端子４を形成した信号配線７１およびグランド配線７２およびグランド配線群（７２）間を導通するグランド線７８ｂを形成したプローブシート構造とする。
【００５７】
図４（ｃ）は、前記図３（ａ１）の差動配線方式のプローブシート構造の要部斜視図である。絶縁層７０に接触端子４を形成した信号配線７４、７５およびグランド配線７６ａ、７６ｂおよび該グランド配線群（７６ａ、７６ｂ）間を導通するグランド線７８ｂを形成したプローブシート構造とする。
【００５８】
なお、シングル配線方式あるいは差動配線方式にかかわらず、それぞれのグランド配線を導通させるためのグランド線は、同心円状配置に限らず、直線でも、曲線でもよく、グランド配線間を導通するための自由な形状でもよいことはいうまでもない。
【００５９】
（第１の実施の形態）
次に、前記プローブカードにて用いられるプローブシート（構造体）の一例について、その製造方法を図６、図７を参照して説明する。
【００６０】
図６は、図１３に示すプローブカードを形成するための製造プロセスのうち、特に、型材であるシリコンウエハ８０に異方性エッチングで形成した角錐台状の穴を型材として用いて、角錐台状の接触端子４を形成した接触端子部８および引き出し配線用の配線材料８８をポリイミド膜８４に一体で形成し、さらにその表面にポリイミド膜８９および配線材料９１を形成し、さらに金属膜９３を接着層９２で接合し、該金属膜９３に枠２１および周辺電極固定板９を固着したプローブシート６を形成する製造プロセスを工程順に示したものである。
【００６１】
まず、図６（ａ）に示す工程が実行される。この工程は、厚さ０．２〜０．６ｍｍのシリコンウエハ８０の（１００）面の両面に熱酸化により二酸化シリコン膜８１を０．５μｍ程度形成し、ホトレジストを塗布し、フォトリソグラフィ工程により角錐台状の穴をあける位置のホトレジストを除去したパターンを形成した後、該ホトレジストをマスクとし、二酸化シリコン膜８１をフッ酸とフッ化アンモニウムの混合液によりエッチング除去して、前記二酸化シリコン膜８１をマスクとして、シリコンウエハ８０を強アルカリ液（例えば、水酸化カリウム）により異方性エッチングして、（１１１）面に囲まれた角錐台状のエッチング穴８０ａを形成する工程が実行される。
【００６２】
ここで、本実施の形態ではシリコンウエハ８０を型材としたが、型材としては、結晶性を有するものであればよく、その範囲で種々変更可能であることは言うまでもない。また、本実施の形態では異方性エッチングによる穴を角錐台状としたが、その形状は、角錐状でもよく、小さな針圧で安定した接触抵抗を確保できる程度の接触端子４を形成できる形状の範囲で、種々変更可能である。また、接触対象とする電極に、複数の接触端子で接触するようにしてもよいことはいうまでもない。
【００６３】
次に、図６（ｂ）に示す工程が実行される。この工程はマスクとして用いた二酸化シリコン膜８１をフッ酸とフッ化アンモニウムの混合液によりエッチング除去して、再度、シリコンウエハ８０の全面を、ウェット酸素中での熱酸化により、二酸化シリコン膜８２を０．５μｍ程度形成し、その表面に導電性被覆８３を形成し、次に該導電性被覆８３の表面に、接触端子部８を開口するようにホトレジストマスク８５を形成する工程が実行される。
【００６４】
次に、図６（ｃ）に示す上記ホトレジストマスク８５をマスクとして、上記導電性被覆８３を給電層として、硬度の高い材料を主成分として電気めっきして、接触端子４および接続電極部４ｂを一体として形成し、該ホトレジストマスク８５を除去する工程が実行される。
【００６５】
硬度の高いめっき材料として、例えば、ニッケル８ａ、ロジウム８ｂ、ニッケル８ｃを順次にめっきして接触端子４および接続電極部４ｂを一体として接触端子部８を形成すればよい。
【００６６】
次に、図６（ｄ）に示す工程が実行される。この工程は、上記接触端子部８および導電性被覆８３を覆うようにポリイミド膜８４を形成し、上記接触端子部８からの引き出し配線接続用穴を形成すべき位置にある該ポリイミド膜８４を、上記接触端子部８の表面に至るまで除去し、該ポリイミド膜８４に導電性被覆８６を形成し、ホトレジストマスク８７を形成した後、配線材料８８をめっきするものである。
【００６７】
上記ポリイミド膜８４の一部を除去するには、例えば、レーザ穴あけ加工あるいはポリイミド膜８４の表面にアルミニウムマスクを形成してドライエッチングを用いればよい。
【００６８】
上記導電性被覆８６として、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成して、該クロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料としては、銅めっきあるいは、銅めっきにニッケルめっきをした材料を用いればよい。
【００６９】
次に、図６（ｅ）に示す工程が実行される。この工程は、上記ホトレジストマスク８７を除去し、配線材料８８をマスクとして導電性被覆８６をソフトエッチング除去した後、ポリイミド膜８９を形成し、配線材料８８から上部の配線材料９１に接続用の穴を形成すべき位置にある該ポリイミド膜８９を、上記配線材料８８の表面に至るまで除去し、ポリイミド膜８９に導電性被覆９０を形成し、ホトレジストマスク９９を形成した後、配線材料９１をめっきするものである。
【００７０】
上記ポリイミド膜８９の一部を除去するには、例えば、レーザ穴あけ加工あるいはポリイミド膜８９の表面にアルミニウムマスクを形成してドライエッチングを用いればよい。
【００７１】
上記導電性被覆９０として、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成して、該クロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料としては、銅めっきあるいは、銅めっきにニッケルめっきをした材料を用いればよい。
【００７２】
次に、図６（ｆ）に示す工程が実行される。この工程は、上記ホトレジストマスク９９を除去し、配線材料９１をマスクとして導電性被覆９０をソフトエッチング除去した後、接着層９２および金属膜９３を接着し、ホトレジストマスクで該金属膜９３をエッチングして所望の金属膜のパターンを形成するものである。
【００７３】
ここで、接着層９２としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接着シートを用いればよい。また、金属膜９３として、４２アロイ（ニッケル４２％および鉄５８％の合金で線膨張率４ｐｐｍ／℃）あるいはインバー（例えば、ニッケル３６％および鉄６４％の合金で線膨張率１．５ｐｐｍ／℃）の様な低線膨張率で、かつシリコンウエハ（シリコン型材）８０の線膨張率に近い金属シートを、接着層９２で配線材料９１を形成したポリイミド膜８９に貼り合わせて構成することにより、形成されるプローブシート６の強度向上、大面積化が図れるほか、検査時の温度による位置ずれ防止等、様々な状況下での位置精度確保が可能である。この主旨において、金属膜９３としては、バーンイン検査時の位置精度確保をねらい、検査対象の半導体素子の線膨張率に近い線膨張率の材料を用いてもよい。
【００７４】
上記接着工程は、例えば、接触端子部８および配線材料８８を形成したポリイミド膜８９を形成したシリコンウエハ８０と、接着層９２および金属膜９３を重ね合わせて、１０〜２００Ｋｇｆ／ｃｍ2で加圧しながら接着層９２のガラス転移点温度（Ｔｇ）以上の温度を加え、真空中で加熱加圧接着すればよい。
【００７５】
次に、図６（ｇ）に示す工程が実行される。この工程は、プロセスリング９５を前記接着層９２に接着剤９６で固着し、該プロセスリング９５に保護フィルム９７を接着した後、中央をくりぬいた保護フィルム９８をマスクとして二酸化シリコン膜８２をフッ酸とフッ化アンモニウムの混合液によりエッチング除去するものである。
【００７６】
金属膜９３として、４２アロイシートあるいはインバーシートを用いた場合は、塩化第二鉄溶液でスプレーエッチングすればよい。また、金属膜９３のパターンニング用のホトレジストマスクとしては、液状レジストでもフィルム状レジスト（ドライフィルム）でもよい。
【００７７】
次に、図７（ｈ）に示す工程が実行される。この工程は上記保護フィルム９７および９８を剥離し、シリコンエッチング用保護治具１００を取り付けて、シリコンをエッチング除去するものである。
【００７８】
例えば、中間固定板１００ｄに、前記プロセスリング９５をねじ止めして、ステンレス製の固定治具１００ａとステンレス製のふた１００ｂとの間にＯリング１００ｃを介して装着し、型材であるシリコンウエハ８０を強アルカリ液（例えば、水酸化カリウム）によりエッチング除去すればよい。
【００７９】
次に、図７（ｉ）に示す工程が実行される。この工程は上記シリコンエッチング用保護治具１００を取り外し、図６（ｇ）と同様にプロセスリング９５に保護フィルムを片面を覆うように接着し、二酸化シリコン膜８２および導電性被覆８３（クロムおよび銅）およびニッケル８ａをエッチング除去し、該保護フィルムを除去した後、金属膜９３とプローブシートの枠２１との間、および金属膜９３と周辺電極固定板９との間に接着剤９６ｂを塗布して、金属膜９３の所定の位置に固着するものである。
【００８０】
二酸化シリコン膜８２は、フッ酸とフッ化アンモニウムの混合液によりエッチング除去し、クロム膜を過マンガン酸カリウム液によりエッチング除去し、銅およびニッケル８ａの膜をアルカリ性銅エッチング液によりエッチング除去すればよい。
【００８１】
なお、この一連のエッチング処理の結果、接触端子表面に露出するロジウム８ｂのめっきを用いるのは、電極３の材料であるはんだやアルミニウム等が付きにくく、ニッケルより硬度が高く、酸化されにくく接触抵抗が安定なためである。
【００８２】
次に、図７（ｊ）に示す工程が実行される。上記のプローブシートの枠２１および周辺電極固定板９の外周部に沿って、ポリイミド膜８４、８９および接着層９２を切り出し、プローブシート構造体１０５を製作するものである。
【００８３】
（第２の実施の形態）
次に、上記プローブシートとは製造工程が若干異なる第２の実施の形態のプローブシートの製造方法について、図８を参照して、その製造工程を説明する。
【００８４】
図８（ａ）〜（ｅ）は、プローブシートを形成する他の製造プロセスを工程順に示したものである。
【００８５】
まず、図８（ａ）に示したシリコンウエハ８０に角錐状のエッチング穴８０ａを形成し、その表面に二酸化シリコン膜８２を形成し、その上に形成した導電性被覆８３の表面に、ポリイミド膜８４ｂを形成し、ついで、接触端子４を形成すべき位置にあるポリイミド膜８４ｂを、上記導電性被覆８３の表面に至るまで除去する工程が実行される。
【００８６】
上記導電性被覆８３としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成して、該クロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。該銅膜に数μｍ厚の銅をめっきで形成して、レーザ加工の耐性を増してもよい。
【００８７】
上記ポリイミド膜８４ｂを除去するには、例えば、レーザ穴あけ加工あるいはポリイミド膜８４ｂの表面にアルミニウムマスクを形成してドライエッチングを用いればよい。
【００８８】
次に、図８（ｂ）に示す工程が実行される。まず、該ポリイミド膜８４ｂの開口部に露出した導電性被覆８３に、該導電性被覆８３を電極として、硬度の高い材料を主成分として電気めっきして、接触端子４および接続電極部４ｂを一体として形成する。硬度の高いめっき材料として、例えば、ニッケル８ａ、ロジウム８ｂ、ニッケル８ｃを順次にめっきして接触端子４および接続電極部４ｂを一体として接触端子部８を形成すればよい。
【００８９】
次に、図８（ｃ）に示す工程が実行される。上記の接触端子部８およびポリイミド膜８４ｂに導電性被覆８６ｂを形成し、ホトレジストマスク８７ｂを形成した後、配線材料８８ｂをめっきする。
【００９０】
上記導電性被覆８６ｂとして、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成して、該クロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料としては、銅を用いればよい。
【００９１】
次に、図８（ｄ）に示す工程が実行される。この工程は、上記ホトレジストマスク８７ｂを除去し、配線材料８８ｂをマスクとして導電性被覆８６ｂをソフトエッチング除去した後、ポリイミド膜８９ｂを形成し、配線材料８８ｂから上部の配線材料９１ｂに接続用の穴を形成すべき位置にある該ポリイミド膜８９ｂを、上記配線材料８８ｂの表面に至るまで除去し、ポリイミド膜８９ｂに導電性被覆９０ｂを形成し、ホトレジストマスクを形成した後、配線材料９１ｂをめっきする。続いて、上記ホトレジストマスクを除去し、配線材料９１ｂをマスクとして導電性被覆９０ｂをソフトエッチング除去した後、接着層９２および金属膜９３を接着し、ホトレジストマスクで該金属膜９３をエッチングして所望の金属膜のパターンを形成するものである。
【００９２】
上記ポリイミド膜８９ｂの一部を除去するには、例えば、レーザ穴あけ加工あるいはポリイミド膜８９ｂの表面にアルミニウムマスクを形成してドライエッチングを用いればよい。
【００９３】
上記導電性被覆９０ｂとして、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成して、該クロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料としては、銅めっきあるいは、銅めっきにニッケルめっきをした材料を用いればよい。
【００９４】
次に、図６（ｇ）〜図７（ｉ）と同様な工程を経て、図８（ｅ）に示すプローブシート構造体１０５ｂを製作するものである。
【００９５】
図７（ｊ）あるいは図８（ｅ）に示した本発明に係るプローブカードの要部を示す断面図について、図９を用いて説明する。図９は、その主要部品を分解して図示した斜視図である。
【００９６】
本プローブカードの第１あるいは第２の実施の形態は、支持部材（上部固定板）７と、該支持部材７にねじ止めされる中間板２４の中央部に高さ方向に調整可能に固定され、下部先端に突起部１２ａを有してセンターピボットの働きをし、該突起部１２ａの先端を支点として可動する押し駒２２を介してプローブシート６に押圧力を付与するばね１２ｂを装填したスプリングプランジャ１２と、該プローブシート６の多数の接触端子４からなる接触端子群が形成された領域を囲むように裏面に接着固定された枠２１と、プローブシート６の接触端子群が形成された領域の裏面との間にシリコーンシートなどの緩衝材２３および押し駒２２を中央部に有し、該枠２１にねじ止めされる中間板２４とにより構成する。
【００９７】
ここで、押し駒２２は、中間板２４の中央部に設置したスプリングプランジャ１２の先端の突起部１２ａにより微傾動可能に保持し、該スプリングプランジャ１２により、所望のほぼ一定の押し付け力（例えば、５００ピン程度の場合、押し込み量１５０μｍで２０Ｎ程度）を付与する（押圧する）構造のコンプライアンス機構である。なお、押し駒２２の上面中央部に突起部１２ａと係合する円錐溝２２ａが形成されている。
【００９８】
上記プローブシート６は、シートのプロービング側の中央領域部に半導体素子２の多数の電極３からなる電極群と接触するための多数の接触端子４からなる接触端子群を形成し、該接触端子群の周囲を二重に囲むように金属膜９３ａおよび枠２１に対応した領域に金属膜９３ｂを形成し、プローブシート６の４辺の周辺部に多層配線基板５０との信号授受のための多数の周辺電極５からなる周辺電極群を形成し、該周辺電極群を囲むように周辺電極固定板９に対応した領域に金属膜９３ｃを形成し、該接触端子群と周辺電極群との間に図４（ｂ）あるいは図４（ｃ）に示した多数の引き出し配線２０（７１，７２，７４，７５，７６ａ，７６ｂ）を形成したプローブシート６で形成される。更に、上記接触端子群を形成した領域のプローブシート６の裏面には、枠２１が接着固定され、信号授受のためのプローブシート６の周辺電極群を形成した部分の裏面には、周辺電極固定板９が接着固定される。更に、上記枠２１は、中間板２４にねじ止めされる。この中間板２４には、スプリングプランジャ１２が固定され、下部先端の突起部１２ａが、押し駒２２の上面中央に形成された円錐溝２２ａと係合するように構成される。
【００９９】
なお、金属膜９３ｃには、位置決め用のノックピン用孔およびねじ挿入用の孔をパターン形成しておくことにより、組立性を向上することができる。
【０１００】
プローブシート６に周辺電極群を囲むように固着した周辺電極固定板９に緩衝材３１をはさんで周辺押さえ板３２をねじ止めすることにより、緩衝材３１を介して周辺電極群を多層配線基板５０の電極５０ａに接続する。
【０１０１】
（第３の実施の形態）
第３の実施の形態のプローブシートの製造方法について、図１０を参照して、その製造工程を説明する。
【０１０２】
本プローブシートの製造方法は、多層配線基板５１の電極５１ａにプローブシートの周辺電極５ａを接触させるために、周辺電極をすべて接触端子４の形成面の反対面に形成する工程とする点以外は、図６、図７で記述したプローブシートの製造方法と同様である。
【０１０３】
まず、図１０（ａ）に示す工程が実行される。この工程は、図６（ａ）、図６（ｂ）と同様な工程で、シリコンウエハ８０に角錐状のエッチング穴を形成し、その表面に二酸化シリコン膜８２および導電性被覆８３を形成し、該導電性被覆８３の表面に接触端子部８を開口するようにホトレジストマスク８５を形成する工程が実行される。
【０１０４】
次に、図１０（ｂ）に示す上記ホトレジストマスク８５をマスクとして、上記導電性被覆８３を給電層として、硬度の高い材料を主成分として電気めっきして、接触端子４および接続電極部４ｂを一体として形成し、該ホトレジストマスク８５を除去する工程が実行される。
【０１０５】
次に、図１０（ｃ）に示す工程が実行される。この工程は、上記接触端子部８および導電性被覆８３を覆うようにポリイミド膜８４ｃを形成し、上記接触端子部８からの引き出し配線接続用穴を形成すべき位置にある該ポリイミド膜８４ｃを、上記接触端子部８の表面に至るまで除去し、該ポリイミド膜８４ｃに導電性被覆８６ｃを形成し、ホトレジストマスク８７ｃを形成した後、配線材料８８ｃをめっきするものである。
【０１０６】
次に、図１０（ｄ）に示す工程が実行される。この工程は、上記ホトレジストマスク８７ｃを除去し、配線材料８８ｃをマスクとして導電性被覆８６ｃをソフトエッチング除去した後、ポリイミド膜８９ｃを形成し、配線材料８８ｃから上部の配線材料９１ｃに接続用の穴を形成すべき位置にある該ポリイミド膜８９ｃを、上記配線材料８８ｃの表面に至るまで除去し、ポリイミド膜８９ｃに導電性被覆９０ｃを形成し、ホトレジストマスクを形成した後、配線材料９１ｃをめっきした後、該ホトレジストマスクを除去し、配線材料９１ｃをマスクとして導電性被覆９０ｃをソフトエッチング除去するものである。
【０１０７】
次に、図１０（ｅ）に示す工程が実行される。この工程は、周辺電極５ａの内側の領域の配線材料９１ｃおよびポリイミド膜８９ｃを覆うようにポリイミド膜５５を形成し、プロセスリング９５を該ポリイミド膜８９ｃに接着剤９６で固着するものである。
【０１０８】
次に、図６（ｇ）〜図７（ｉ）と同様な工程を経て、図１０（ｆ）に示すプローブシート構造体１０５ｃを製作するものである。
【０１０９】
なお、高速伝送信号の安定化のために、必要に応じて、コンデンサ接続用電極５６用の配線材料９１ｃおよびグランド配線用の配線材料９１ｃの配線間にコンデンサ９４を設置してもよい。
【０１１０】
（第４の実施の形態）
第４の実施の形態のプローブシートの製造方法について、図１１を参照して、その製造工程を説明する。
【０１１１】
本プローブシートの製造方法は、多層配線基板５１の電極５１ａにプローブシートの周辺電極５ａを接触させるために、周辺電極をすべて接触端子４の形成面の反対面に形成する工程とする点以外は、図８で記述したプローブシートの製造方法と同様である。
【０１１２】
まず、図１１（ａ）に示したシリコンウエハ８０に角錐状のエッチング穴８０ａを形成し、その表面に二酸化シリコン膜８２を形成し、その上に形成した導電性被覆８３の表面にポリイミド膜８４ｄを形成し、ついで、接触端子４を形成すべき位置にあるポリイミド膜８４ｄを、上記導電性被覆８３の表面に至るまで除去する工程が実行される。
【０１１３】
次に、図１１（ｂ）に示す工程が実行される。まず、該ポリイミド膜８４ｄの開口部に露出した導電性被覆８３に、該導電性被覆８３を電極として、硬度の高い材料を主成分として電気めっきして、接触端子４および接続電極部４ｂを一体として形成する。硬度の高いめっき材料として、例えば、ニッケル８ａ、ロジウム８ｂ、ニッケル８ｃを順次にめっきして接触端子４および接続電極部４ｂを一体として接触端子部８を形成すればよい。
【０１１４】
次に、図１１（ｃ）に示す工程が実行される。上記の接触端子部８およびポリイミド膜８４ｄに導電性被覆８６ｄを形成し、ホトレジストマスクを形成した後、配線材料８８ｄをめっきする。次に、該ホトレジストマスクを除去し、配線材料８８ｄをマスクとして導電性被覆８６ｄをソフトエッチング除去した後、ポリイミド膜８９ｄを形成し、配線材料８８ｄから上部の配線材料９１ｄに接続用の穴を形成すべき位置にある該ポリイミド膜８９ｄを、上記配線材料８８ｄの表面に至るまで除去し、ポリイミド膜８９ｄに導電性被覆９０ｄを形成し、ホトレジストマスクを形成した後、配線材料９１ｄをめっきする。続いて、上記ホトレジストマスクを除去し、配線材料９１ｄをマスクとして導電性被覆９０ｄをソフトエッチング除去した後、周辺電極５ａの内側の領域の配線材料９１ｄおよびポリイミド膜８９ｄを覆うようにポリイミド膜５５を形成し、プロセスリング９５を該ポリイミド膜８９ｄに接着剤９６で固着するものである。
【０１１５】
次に、図６（ｇ）〜図７（ｉ）と同様な工程を経て、図１１（ｄ）に示すプローブシート構造体１０５ｄを製作するものである。
【０１１６】
図１０（ｆ）あるいは図１１（ｄ）に示した本発明に係るプローブカードの要部を示す断面図について、図１２を用いて説明する。図１２は、その主要部品を分解して図示した斜視図である。
【０１１７】
本プローブカードの第３あるいは第４の実施の形態は、支持部材（上部固定板）７と、該支持部材７にねじ止めされる中間板２４ｂの中央部に高さ方向に調整可能に固定され、下部先端に突起部１２ａを有してセンターピボットの働きをし、該突起部１２ａの先端を支点として可動する押し駒２２を介してプローブシート６に押圧力を付与するばね１２ｂを装填したスプリングプランジャ１２と、該プローブシート６の多数の接触端子４からなる接触端子群が形成された領域を囲むように裏面に接着固定された枠２１ｂと、プローブシート６の接触端子群が形成された領域の裏面との間にシリコーンシートなどの緩衝材２３および押し駒２２を中央部に有し、該枠２１ｂにねじ止めされる中間板２４ｂとにより構成する。
【０１１８】
ここで、押し駒２２は、中間板２４ｂの中央部に設置したスプリングプランジャ１２の先端の突起部１２ａにより微傾動可能に保持し、該スプリングプランジャ１２により、所望のほぼ一定の押し付け力（例えば、５００ピン程度の場合、押し込み量１５０μｍで２０Ｎ程度）を付与する（押圧する）構造のコンプライアンス機構である。なお、押し駒２２の上面中央部に突起部１２ａと係合する円錐溝２２ａが形成されている。
【０１１９】
上記プローブシート６は、シートのプロービング側の中央領域部に半導体素子２の多数の電極３からなる電極群と接触するための多数の接触端子４からなる接触端子群を形成し、該接触端子群の周囲を二重に囲むように金属膜９３ａおよび枠２１ｂに対応した領域に金属膜９３ｂを形成し、プローブシート６の４辺の周辺部に多層配線基板５１との信号授受のための多数の周辺電極５ａからなる周辺電極群を形成し、該接触端子群と周辺電極群との間に図４（ｂ）あるいは図４（ｃ）に示した多数の引き出し配線２０（７１，７２，７４，７５，７６ａ，７６ｂ）を形成したプローブシート６で形成される。更に、上記接触端子群を形成した領域の外周のプローブシート６の裏面には、枠２１ｂが接着固定され、該枠２１ｂは、中間板２４ｂにねじ止めされる。この中間板２４ｂには、スプリングプランジャ１２が固定され、下部先端の突起部１２ａが、押し駒２２の上面中央に形成された円錐溝２２ａと係合するように構成される。
【０１２０】
プローブシート６の周辺電極群の裏面に対向するように設置されたＯリング１４をはさんで、多層配線基板５１にＯリング押さえ１５をねじ止めすることにより、Ｏリング１４を介して周辺電極群を多層配線基板５１の電極５１ａに接続する。
【０１２１】
次に、以上説明した本発明に係るプローブカード（プロービング装置）を用いた半導体検査装置について図１３を用いて説明する。
【０１２２】
図１３は、本発明に係る半導体検査装置を含む検査システムの全体構成を示す図である。図１３は、所望の荷重をウエハ１の面に加えて電気特性検査を実施する試験装置を示す。この状態では、スプリングプランジャ１２の荷重が全接触端子に加わり、ウエハ１の電極３に接触した接触端子４、引き出し配線２０、周辺電極５、多層配線基板５０の電極５０ａ、内部配線５０ｂ、電極５０ｃを通じて半導体素子の電気的特性の検査を行うテスタ１７０との間で検査用電気信号の送受信が実施される。
【０１２３】
検査システムの全体構成において、プローブカードはウエハプローバとして構成されている。この検査システムは、被検査対象であるウエハ１を支持する試料支持系１６０と、ウエハ１の電極３に接触して電気信号の授受を行うプローブカード１２０と、試料支持系１６０の動作を制御する駆動制御系１５０と、ウエハ１の温度制御を行う温度制御系１４０と、半導体素子（チップ）２の電気的特性の検査を行うテスタ１７０とで構成される。このウエハ１は、多数の半導体素子（チップ）が配列され、各半導体素子の表面には、外部接続電極としての複数の電極３が配列されている。
【０１２４】
試料支持系１６０は、ウエハ１を着脱自在に載置してほぼ水平に設けられた試料台１６２と、この試料台１６２を支持するように垂直に配置される昇降軸１６４と、この昇降軸１６４を昇降駆動する昇降駆動部１６５と、この昇降駆動部１６５を支持するＸ−Ｙステージ１６７とで構成される。Ｘ−Ｙステージ１６７は、筐体１６６の上に固定される。昇降駆動部１６５は、例えば、ステッピングモータなどから構成される。試料台１６２の水平および垂直方向における位置決め動作は、Ｘ−Ｙステージ１６７の水平面内における移動動作と、昇降駆動部１６５による上下動などとを組み合わせることにより行われる。また、試料台１６２には、図示しない回動機構が設けられており、水平面内における試料台１６２の回動変位が可能にされている。
【０１２５】
試料台１６２の上方には、プローブカード１２０からなるプローブ系が配置される。すなわち、例えば、図７（ｊ）に示すプローブシート構造体を用いたプローブカード１２０および多層配線基板５０は、当該試料台１６２に平行に対向する姿勢で設けられる。各々の接触端子４は、該プローブカード１２０のプローブシート６に設けられた引き出し配線２０、周辺電極５を介して、多層配線基板５０の電極５０ａおよび内部配線５０ｂとを通して、該多層配線基板５０に設けられた電極５０ｃに接続され、該電極５０ｃに接続されるケーブル１７１を介してテスタ１７０と接続される。
【０１２６】
駆動制御系１５０は、ケーブル１７２を介してテスタ１７０と接続される。また、駆動制御系１５０は、試料支持系１６０の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系１５０は、内部にコンピュータを備え、ケーブル１７２を介して伝達されるテスタ１７０のテスト動作の進行情報に合わせて、試料支持系１６０の動作を制御する。また、駆動制御系１５０は、操作部１５１を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【０１２７】
試料台１６２には、半導体素子２を加熱させるためのヒータ１４１が備えられている。温度制御系１４０は、試料台１６２のヒータ１４１あるいは冷却治具を制御することにより、試料台１６２に搭載されたウエハ１の温度を制御する。また、温度制御系１４０は、操作部１５１を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。ここで、上記プローブシートあるいはプローブカードの一部に設けた温度制御の可能な発熱体と試料台１６２のヒータ１４１とを連動させて温度制御してもよい。
【０１２８】
以下、半導体検査装置の動作について説明する。まず、被検査対象であるウエハ１は、試料台１６２の上に位置決めして載置され、Ｘ−Ｙステージ１６７および回動機構を駆動制御し、ウエハ１上に配列された複数個の半導体素子上に形成された多数の電極３からなる電極群を、プローブカード１２０に並設された多数の接触端子４からなる接触端子群の直下に位置決めする。その後、駆動制御系１５０は、昇降駆動部１６５を作動させて、多数の電極（被接触材）３の全体の面が接触端子の先端に接触した時点から３０〜１００μｍ程度押し上げる状態になるまで試料台１６２を上昇させることによって、プローブシート６において多数の接触端子４が並設された領域部を張り出させて平坦度を高精度に確保された多数の接触端子４からなる接触端子群における各々の先端を、コンプライアンス機構（押圧機構）により半導体素子に配列された多数の電極３からなる電極群（全体）の面に追従するように倣って平行出しすることによってウエハ１上に配列された各被接触材（電極）３に倣って均一な荷重（１ピン当たり３〜１５０ｍＮ程度）に基づく押し込みによる接触が行われ、各接触端子４と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。
【０１２９】
さらに、ケーブル１７１、多層配線基板５０、および接触端子４を介して、ウエハ１に形成された半導体素子とテスタ１７０との間で、動作電流や動作検査信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。さらに、上記の一連の検査動作が、ウエハ１に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【０１３０】
以上説明した本実施の形態では、図７（ｊ）の構成を持つプローブシート構造体を用いた例を示したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であり、例えば図８（ｅ）あるいは図１０（ｆ）あるいは図１１（ｄ）のようなプローブシート構造体を用いてもよいことは言うまでもない。
【０１３１】
ここで、上記半導体検査装置を用いた検査工程、又は検査方法を含む半導体装置の製造方法の代表例について、図１８を参照して説明する。
【０１３２】
（１）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、半導体素子を樹脂等で封止する工程（組立・封止）を有する。その後、バーンイン、選別検査、外観検査を経て、チップパッケージ品として出荷される。
【０１３３】
（２）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体素子を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体素子の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）を有する。その後、チップ検査用ソケット装着、バーンイン、選別検査、ソケットから取り外し、外観検査を経て、ベアチップ出荷品として出荷される。
【０１３４】
（３）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、フルウエハ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１３５】
（４）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、外観検査を経て、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ベアチップ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１３６】
（５）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、分割ウエハ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１３７】
（６）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、分割したウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ベアチップ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１３８】
（７）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子の電気的特性を本発明に係る半導体検査装置により一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、選別検査を経て、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１３９】
（８）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子の電気的特性を本発明に係る半導体検査装置により一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、フルウエハＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１４０】
（９）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、分割ウエハＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１４１】
（１０）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
【０１４２】
上記した半導体装置の製造方法における、半導体素子の電気的特性を検査する工程では、本発明に係る伝送回路を形成したプローブカードを用いることにより、良好な高速伝送特性を有した検査が実現できる。
【０１４３】
すなわち、本発明の放射状メッシュパターンのグランドを形成した高速伝送用の配線シートは、グランド形成用の金属によるシートの剛性の増加を軽減でき、シートに柔軟性をもたせることができる。
【０１４４】
また、信号配線を形成した絶縁シート真下の対向面のグランド層を除去して放射状メッシュパターンのグランド配線構造にすることにより、該絶縁シートの厚さが薄くても信号配線幅を広く設計できるため、表皮効果により表面領域の伝送が主となる高速伝送信号の損失を少なくすることができる。
【０１４５】
また、本発明の伝送回路パターンを採用しても、信号配線とグランド配線の位置ずれの影響が小さいため、高速伝送シートの製造時にマスク合わせ位置精度に余裕ができ、その結果、伝送回路形成時に余裕ができ、高速伝送特性を確保したシートの製造が可能となる。
【０１４６】
（第５の実施の形態）
次に、図２（ａ１）あるいは図３（ａ１）に示した本発明の高速伝送用回路の他の応用例を、図１４を参照して、その構成を説明する。
【０１４７】
図１４（ａ）〜図１４（ｄ）のそれぞれの実施の形態は、複数の半導体装置６０、６０ａ間の信号の授受のために配線シート６２に、図２（ａ１）あるいは図３（ａ１）に示した伝送回路６１を形成する一例を示したものである。必要に応じて、図４（ｂ）および図４（ｃ）に示したグランド伝送配線間の導通用のグランド配線７８ｂをメッシュ状グランドパターンとして形成し、グランドレベルを安定にすればよい。半導体装置６０、６０ａ間の接続は、例えば、図１４（ａ）に示しためっきバンプ６３あるいは、図１４（ｂ）、図１４（ｃ）に示した四角錐台状の接触端子６４をはんだバンプ６５に接続すればよい。また、図１４（ｄ）に示したように、めっきバンプ６３および四角錐台状の接触端子６４の両者を用いてもよい。
【０１４８】
本実施の形態では、接続端子として、めっきバンプ６３あるいは、四角錐台状の接触端子６４をはんだバンプ６５に接続する例を示したが、図２（ａ１）あるいは図３（ａ１）に示した本発明の高速伝送用回路を形成する限り、はんだバンプのみの接続でも、金属間の超音波接続でも、接続方式はなんであってもよいことはいうまでもない。
【０１４９】
最後に、本発明に基づいて製作した図１２の方式のプローブカードの測定結果を、図５（ａ）、（ｂ）、（ｃ）に示した。
【０１５０】
図５（ａ）は、本発明のシングル信号配線方式の通過特性および同じプローブシートのサイズでマイクロストリップ構造の通過特性を示した図である。いずれもインピーダンスを５０±２Ωに整合した場合であり、本発明の伝送方式が良好なことを示している。
【０１５１】
図５（ｂ）は、本発明のシングル信号配線方式の１０Ｇｂｐｓの伝送波形であり、図５（ｃ）は、本発明の差動信号配線方式の１０Ｇｂｐｓの伝送波形である。両者の伝送波形（アイパターン）は、高速伝送特性（５〜１０Ｇｂｐｓ）に優れていることを示している。
【０１５２】
このように、本発明に基づいて製作したプローブカードの測定結果により、伝送特性が良好で、高速伝送特性に優れた高速伝送用回路を実現できることが分かった。
【０１５３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１５４】
本発明は、伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法に利用可能である。
【図面の簡単な説明】
【０１５５】
【図１】本発明の実施の形態において、（ａ）は半導体素子（チップ）が配列された被接触対象であるウエハを示す斜視図であり、（ｂ）は半導体素子（チップ）を示す斜視図である。
【図２】本発明の実施の形態において、（ａ１）は本発明に係わるシングル信号配線方式の伝送回路パターンの基本構成図であり、（ａ２）は（ａ１）の電気力線の模式図であり、（ｂ１）は信号配線の直下にグランド配線を形成した基本構成図であり、（ｂ２）は（ｂ１）の電気力線の模式図であり、（ｃ１）はマイクロストリップの基本構成図であり、（ｃ２）は（ｃ１）の電気力線の模式図である。
【図３】本発明の実施の形態において、（ａ１）は本発明に係わる差動信号配線方式の伝送回路パターンの基本構成図であり、（ａ２）は（ａ１）の電気力線の模式図であり、（ｂ１）はマイクロストリップの差動信号配線の基本構成図であり、（ｂ２）は（ｂ１）の電気力線の模式図である。
【図４】本発明の実施の形態において、（ａ）は本発明に係るプローブシートの一例を示す平面概略図であり、（ｂ）は接触端子を形成した図２（ａ１）のシングル配線方式のプローブシート構造の一例を示す要部斜視図であり、（ｃ）は接触端子を形成した図３（ａ１）の差動配線方式のプローブシート構造の一例を示す要部斜視図である。
【図５】本発明の実施の形態において、（ａ）は本発明に係わるシングル信号配線方式の伝送回路パターンと、従来のマイクロストリップ方式の通過特性の測定結果の一例を示した図であり、（ｂ）は本発明に係わるシングル信号配線方式の伝送回路パターンを用いたプローブシートの伝送波形の測定結果の一例であり、（ｃ）は本発明に係わる差動信号配線方式の伝送回路パターンを用いたプローブシートの伝送波形の測定結果の一例である。
【図６】本発明の第１の実施の形態において、（ａ）〜（ｇ）は本発明に係るプローブカードにおけるプローブシート（構造体）部分を形成する製造プロセスの一部を示した図である。
【図７】本発明の第１の実施の形態において、（ｈ）〜（ｊ）は図６（ａ）〜（ｇ）の続きの製造プロセスを示した図である。
【図８】本発明の第２の実施の形態において、（ａ）〜（ｅ）は本発明に係るプローブカードにおけるプローブシート（構造体）部分を形成する他の製造プロセスを示した図である。
【図９】本発明の実施の形態において、図７（ｊ）および図８（ｅ）の主要部品を分解して示した斜視図である。
【図１０】本発明の第３の実施の形態において、（ａ）〜（ｆ）は本発明に係るプローブカードにおけるプローブシート（構造体）部分を形成する製造プロセスの他の一例を示した図である。
【図１１】本発明の第４の実施の形態において、（ａ）〜（ｄ）は本発明に係るプローブカードにおけるプローブシート（構造体）部分を形成する製造プロセスの他の一例を示した図である。
【図１２】本発明の実施の形態において、図１０（ｆ）および図１１（ｄ）の主要部品を分解して示した斜視図である。
【図１３】本発明の実施の形態において、本発明に係る検査システムの一例の全体概略構成を示す図である。
【図１４】本発明の第５の実施の形態において、（ａ）〜（ｄ）は本発明に係る接続用シートの構成概略断面図の一例をそれぞれ示した図である。
【図１５】従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。
【図１６】図１５のめっきによるバンプ部分を示す斜視図である。
【図１７】従来のめっきによるバンプを用いた半導体素子検査装置の要部の配線構造を模式的に示す斜視図である。
【図１８】一般的な半導体装置の検査工程の一例を示す工程図である。
【符号の説明】
【０１５６】
１…ウエハ、２…半導体素子（チップ）、３…電極（被接触材）、４…接触端子、４ｂ…接続電極部、５…周辺電極、５ａ…周辺電極、６…プローブシート、７…支持部材、８…接触端子部、８ａ…ニッケル、８ｂ…ロジウム、８ｃ…ニッケル、９…周辺電極固定板、１２…スプリングプランジャ、１２ａ…突起部、１２ｂ…ばね、１４…Ｏリング、１５…Ｏリング押さえ、２０…引き出し配線、２１…枠、２１ｂ…枠、２２…押し駒、２２ａ…円錐溝、２３…緩衝材、２４…中間板、２４ｂ…中間板、３１…緩衝材、３２…周辺押さえ板、
４０…絶縁膜、４１…配線、４２…スルーホール、４３…バンプ、４４…グランド層、４５…配線基板、４６…板ばね、４７…配線、４８…グランド配線、４８ａ…格子状パターンのグランド層、
５０…多層配線基板、５０ａ…電極、５０ｂ…内部配線、５０ｃ…電極、５１…多層配線基板、５１ａ…電極、５５…ポリイミド膜、５６…コンデンサ接続用電極、６０…半導体装置、６０ａ…半導体装置、６１…伝送回路、６２…配線シート、６３…めっきバンプ、６４…接触端子、６５…はんだバンプ、
７０…絶縁層、７１…信号配線、７２…グランド配線、７２ａ…グランド配線、７３…グランド層、７４…差動配線、７５…差動配線、７６ａ…グランド配線、７６ｂ…グランド配線、７７…グランド層、７８ａ…同心円状に配線されたグランド配線、７８ｂ…グランド配線、
８０…シリコンウエハ、８０ａ…エッチング穴、８１…二酸化シリコン膜、８２…二酸化シリコン膜、８３…導電性被覆、８４…ポリイミド膜、８４ｂ…ポリイミド膜、８４ｃ…ポリイミド膜、８４ｄ…ポリイミド膜、８５…ホトレジストマスク、８６…導電性被覆、８６ｂ…導電性被覆、８６ｃ…導電性被覆、８６ｄ…導電性被覆、８７…ホトレジストマスク、８７ｂ…ホトレジストマスク、８７ｃ…ホトレジストマスク、８８…配線材料、８８ｂ…配線材料、８８ｃ…配線材料、８８ｄ…配線材料、８９…ポリイミド膜、８９ｂ…ポリイミド膜、８９ｃ…ポリイミド膜、８９ｄ…ポリイミド膜、９０…導電性被覆、９０ｂ…導電性被覆、９０ｃ…導電性被覆、９０ｄ…導電性被覆、９１…配線材料、９１ｂ…配線材料、９１ｃ…配線材料、９１ｄ…配線材料、９２…接着層、９３…金属膜、９３ａ…金属膜、９３ｂ…金属膜、９３ｃ…金属膜、９４…コンデンサ、９５…プロセスリング、９６…接着剤、９６ｂ…接着剤、９７…保護フィルム、９８…保護フィルム、９９…ホトレジストマスク、１００…シリコンエッチング用保護治具、１００ａ…固定治具、１００ｂ…ふた、１００ｃ…Ｏリング、１００ｄ…中間固定板、１０５…プローブシート構造体、１０５ｂ…プローブシート構造体、１０５ｃ…プローブシート構造体、１０５ｄ…プローブシート構造体、
１２０…プロ−ブカード、１４０…温度制御系、１４１…ヒータ、１５０…駆動制御系、１５１…操作部、１６０…試料支持系、１６２…試料台、１６４…昇降軸、１６５…昇降駆動部、１６６…筺体、１６７…Ｘ−Ｙステージ、１７０…テスタ、１７１…ケーブル、１７２…ケーブル。
【図１】
2007309682.tif 000003
【図２】
2007309682.tif 000004
【図３】
2007309682.tif 000005
【図４】
2007309682.tif 000006
【図６】
2007309682.tif 000007
【図７】
2007309682.tif 000008
【図８】
2007309682.tif 000009
【図９】
2007309682.tif 000010
【図１０】
2007309682.tif 000011
【図１１】
2007309682.tif 000012
【図１２】
2007309682.tif 000013
【図１３】
2007309682.tif 000014
【図１４】
2007309682.tif 000015
【図１５】
2007309682.tif 000016
【図１６】
2007309682.tif 000017
【図１８】
2007309682.tif 000018
【図５】
2007309682.tif 000019
【図１７】
2007309682.tif 000020