(57)【要約】【課題】  半導体ウェハにおける配線層間の接続抵抗を低減する。【解決手段】  表面に凸部４ａが形成されたターゲット４を用い、このターゲット４の凸部４ａにプラズマイオン７を衝突させて金属原子８をはじき出して半導体ウェハ上のスルーホールの内壁に金属膜を堆積することにより、ターゲット４の凸部４ａ付近から飛び出してくる金属原子８の飛び出しの方向を狭めることなく金属原子８をはじき出すことが可能になる。これにより、配線層間の前記スルーホール内に形成される金属膜のステップカバレージを向上させることができ、その結果、配線層間の接続抵抗を低減できる。【選択図】  図２
2007080849.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）表面に凸部が形成されたターゲットを準備する工程と、
（ｂ）半導体ウェハの主面と前記ターゲットの表面とを対向させて配置する工程と、
（ｃ）前記ターゲットの前記凸部にプラズマイオンを衝突させて金属原子をはじき出すことにより、前記半導体ウェハ上の層間の配線を接続する貫通孔の内壁に金属膜を堆積する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）表面に凸部が形成されたターゲットを準備する工程と、
（ｂ）半導体ウェハの主面と前記ターゲットの表面とを対向させて配置する工程と、
（ｃ）前記ターゲットの前記凸部にプラズマイオンを衝突させて金属原子をはじき出すことにより、前記半導体ウェハ上の層間の配線を接続する貫通孔の内壁に金属膜を堆積する工程と、
（ｄ）前記ターゲットの前記凸部が削り取られるまでスパッタリングを行い、前記凸部が削り取られた時点で凸部を有する他のターゲットに交換し、その後、再度スパッタリングを行う工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）予め計測され、スパッタリングにより削られる箇所のデータに対応した箇所の表面に凸部が形成されたターゲットを準備する工程と、
（ｂ）半導体ウェハの主面と前記ターゲットの表面とを対向させて配置する工程と、
（ｃ）前記ターゲットの前記凸部にプラズマイオンを衝突させて金属原子をはじき出すことにより、前記半導体ウェハ上の層間の配線を接続する貫通孔の内壁に金属膜を堆積する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）ターゲットの裏面側に配置されたマグネットを回転させた際に形成される磁場の分布に対応して表面に凸部が形成された前記ターゲットを準備する工程と、
（ｂ）半導体ウェハの主面と前記ターゲットの表面とを対向させて配置する工程と、
（ｃ）前記ターゲットの前記凸部にプラズマイオンを衝突させて金属原子をはじき出すことにより、前記半導体ウェハ上の層間の配線を接続する貫通孔の内壁に金属膜を堆積する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）表面に複数のリング状の凸部が同心円状に形成されたターゲットを準備する工程と、
（ｂ）半導体ウェハの主面と前記ターゲットの表面とを対向させて配置する工程と、
（ｃ）前記ターゲットの前記凸部にプラズマイオンを衝突させて金属原子をはじき出すことにより、前記半導体ウェハ上の層間の配線を接続する貫通孔の内壁に金属膜を堆積する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体ウェハ上の貫通孔への成膜に適用して有効な技術に関する。
【背景技術】
【０００２】
スパッタリングによって深くエロージョンされるターゲットの領域がより厚く、その厚さがそれ以外の平行な部分の厚さの1.５倍以内である技術が開示されている（例えば、特許文献１参照）。
【０００３】
また、スパッタターゲットにおいて、スパッタリング中侵食溝が生じるターゲットレースウエイ領域に位置的に対応して増大された厚さの環状段領域であるリングを有する平面状ターゲットが提供される技術がある（例えば、特許文献２参照）。
【０００４】
さらに、円板状のスパッタリングターゲット表面に、幅ｗ、高さｈ（１ｍｍ以上１０ｍｍ以下）の複数の傾斜面が中心から交互に断面が鋸状になるように同心円状に連続して形成されている技術がある（例えば、特許文献３参照）。
【特許文献１】特開２００３−１６６０５４号公報（図１）
【特許文献２】特開２００１−１４００６３号公報（図２）
【特許文献３】特開２００３−２７２２５号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＬＳＩ（Large Scale Integration）の配線層の形成には、スパッタリング技術が利用されている。スパッタリングでは、平面状のターゲットに対向して金属膜を成膜させる半導体ウェハを配置し、ターゲットの金属にＡｒ等のプラズマイオンを衝突させてターゲットの金属原子をはじき出させて半導体ウェハ上にターゲットの金属を成膜する。
【０００６】
その際、図７の比較例に示すように、Ａｒのプラズマイオン７はターゲット１０に対して全面均一には当たらず、局所的に集中して当たる。その結果、ターゲット１０の使用とともにターゲット１０の金属の表面が局所的に削り取られていくため、図８の比較例に示すように、ターゲット１０の表面に凹部１０ａが形成され、この凹部１０ａにおいてプラズマイオン７により叩かれてはじき出されるアルミニウム（Ａｌ）等の金属原子８の飛ぶ方向が徐々に狭められていく。
【０００７】
また、半導体ウェハ上の絶縁膜に設けられた開口部は、配線部の微細化とともにアスペクト比が大きくなる。したがって、図８に示すようにアルミニウム等の金属原子８がターゲット１０から飛び出す時の方向性が絞られてくる（指向性が増す）と、図９の比較例に示すようにスルーホール１ｄの内壁１ｅに堆積されるアルミニウム等の金属膜１ｆの量が減少し、膜厚の均一化が図られなくなってくる。
【０００８】
その結果、配線層間の抵抗が増加して消費電力の低減化や半導体チップの高速化が図れないという問題が生じる。
【０００９】
また、図１０の比較例に示すように、配線間の抵抗を減少させるためにスルーホール１ｄ内をＣＶＤ（Chemical Vapor Deposition)法によって形成したタングステン膜１１等で埋める方法もあるがＣＶＤの工程が増えてコストが増加することが問題である。
【００１０】
なお、前記特許文献１（特開２００３−１６６０５４号公報）には、ターゲットのエロージョンされる領域をそれ以外の部分より厚くしてターゲットの寿命を向上し、かつ膜の均一性を向上する開示がある。さらに、前記特許文献２（特開２００１−１４００６３号公報）には、ターゲットのエロージョンを考慮してターゲットの表面に凹凸を形成してターゲットの寿命を向上する開示がある。また、前記特許文献３（特開２００３−２７２２５号公報）には、基板上に高速にかつ均一に薄膜を形成するために、ターゲットに中心から同心円状に鋸状の傾斜面を形成する開示がある。
【００１１】
しかしながら、前記特許文献１〜３の何れにも、スルーホール内への金属膜のステップカバレージを向上させて配線層間の接続抵抗を低減する技術は開示されていない。
【００１２】
本発明の目的は、配線層間の接続抵抗を低減することができる技術を提供することにある。
【００１３】
また、本発明の他の目的は、消費電力の低減化及び半導体チップの高速化を図ることができる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１６】
すなわち、本発明は、表面に凸部が形成されたターゲットを準備する工程と、半導体ウェハの主面とターゲットの表面とを対向させて配置する工程と、ターゲットの凸部にプラズマイオンを衝突させて金属原子をはじき出すことにより、半導体ウェハ上の層間の配線を接続する貫通孔の内壁に金属膜を堆積する工程とを有するものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１８】
表面に凸部が形成されたターゲットを用い、このターゲットの凸部にプラズマイオンを衝突させて金属原子をはじき出して半導体ウェハ上の貫通孔の内壁に金属膜を堆積することにより、ターゲットから飛び出してくる金属原子の飛び出しの方向を狭めることなく金属原子をはじき出すことが可能になる。これにより、配線層間の貫通孔内への金属膜のステップカバレージを向上させて、貫通孔の内壁に成膜する金属膜の膜厚を均一化することができる。その結果、配線層間の接続抵抗を低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２１】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態）
図１は本発明の実施の形態の半導体装置の製造方法で用いられるスパッタリング装置の構造の一例を示す構成概念図、図２は本発明の実施の形態の半導体装置の製造方法で用いられるターゲットの使用前の構造の一例を示す断面図、図３は図２に示すターゲットの使用後の構造の一例を示す断面図、図４は図２に示すターゲットの構造とエロージョン形状の一例を示す断面図及び平面図である。また、図５は図１に示すスパッタリング装置によってスパッタが行われた半導体ウェハの構造の一例を示す部分断面図、図６は図５に示すＡ部の構造の一例を示す拡大部分断面図である。
【００２４】
本実施の形態の半導体装置の製造方法は、半導体ウェハ上でのＬＳＩの配線層の形成において、スパッタリング装置を用いて配線層間の貫通孔内へ金属膜を堆積する際の貫通孔内へのステップカバレージ（回り込み率）を向上させて、配線層間の接続抵抗を低減する技術である。
【００２５】
図１に示す本実施の形態の半導体装置の製造方法で用いられるスパッタリング装置２の構成について説明すると、スパッタリング処理が行われる処理室３と、処理室３に設置され、かつ半導体ウェハ１が配置されるステージ５と、ステージ５上に配置された半導体ウェハ１と対向して設けられるターゲット４と、処理室３内に磁場を形成するマグネット６とを有している。
【００２６】
すなわち、真空雰囲気を形成した処理室３内に放電用ガスとして、例えば、Ａｒガスを導入し、電極間に電圧を印加してグロー放電を発生させ、この際、プラズマ中の正のイオンが陰極上のターゲット４の表面に衝突し、ターゲット４の原子をはじき出すスパッタ現象を利用して半導体ウェハ上に薄膜を形成するものである。
【００２７】
なお、処理室３内に形成される磁場が均一な分布となるようにスパッタリング中、マグネット６は回転しており、さらに、冷却水を循環させてマグネット６やターゲット４を冷却可能な構造となっている。
【００２８】
本実施の形態では、ターゲット４の表面が平坦ではなく、スパッタリングによって削られる部分を予め盛り上がらせている。すなわち、図２に示すように、ターゲット４の表面のスパッタリングによって削られる部分に予め凸部４ａが形成されている。
【００２９】
このターゲット４を用いて、ターゲット４の凸部４ａにプラズマイオン７を衝突させて金属原子８をはじき出すことにより、図６に示すように、半導体ウェハ１上の層間の配線１ｂを接続するスルーホール（貫通孔）１ｄの内壁１ｅに金属膜１ｆを安定して堆積することが可能になる。なお、本実施の形態では、Ａｒガスを導入してＡｒのプラズマイオン７をアルミニウム（Ａｌ）製のターゲット４に衝突させ、このターゲット４からアルミニウムの金属原子８をはじき出して半導体ウェハ上にアルミニウムの配線１ｂを形成する場合を一例として説明する。
【００３０】
本実施の形態の半導体装置の製造方法では、スパッタリングを行ってターゲット４が使用されるにつれて削られていっても、溝（図８に示す凹部１０ａ）とならず金属原子８がターゲット４から飛び出す方向が制限されない。そのため、図１０の比較例に示すようなスルーホール１ｄ内をＣＶＤ法を用いてタングステン膜１１で埋めるような複雑で、かつコストが増加する方法は採用せずに、ターゲット４から飛び出す金属原子８の方向性を制限しないようにすることができる。
【００３１】
その結果、図６に示すように、半導体ウェハ１上の半導体集積回路において、絶縁層１ｃの下に形成された配線１ｂと絶縁層１ｃの上に形成された配線１ｂとの層間を接続するスルーホール１ｄの内壁１ｅに、金属膜１ｆを均一な膜厚で、かつ安定して堆積することが可能になり、複雑な構造を形成しなくても良好な接続（回路）を得ることができる。
【００３２】
一例として、図５は、スルーホール１ｄを有する半導体ウェハ１の多層配線層１ｉの構造を示しており、シリコン基板１ｈの主面１ａ上には、多層配線層１ｉが形成されている。多層配線層１ｉにおいて最上層の配線１ｂの上には保護膜１ｇが形成されている。また、最上層の配線１ｂと、絶縁層１ｃを隔てて配置された下層の配線１ｂとがスルーホール１ｄによって接続されている。
【００３３】
なお、ターゲット４は、図３に示すように、図２の凸部４ａを削り取るまで使用するようにし、ターゲット４の使用の開始から完了まで、スパッタされたターゲット４から飛び出す金属原子８の飛ぶ方向を狭めない範囲で使用する。
【００３４】
すなわち、ターゲット４の凸部４ａが削り取られるまでスパッタリングを行い、凸部４ａが削り取られた時点で凸部４ａを有する他のターゲット４に交換し、その後、再度スパッタリングを開始することにより、ターゲット４から飛び出す金属原子８の飛ぶ方向を狭めないようにして使用することができる。
【００３５】
次に、ターゲット４の凸部４ａの形状について説明する。例えば、予め計測され、かつスパッタリングにより削られる箇所のデータに対応した箇所の表面に凸部４ａが形成されたターゲット４を用いる。例えば、図４のエロージョン形状４ｃは、予め計測され、かつスパッタリングにより削られる箇所のデータの一例であり、エロージョン形状４ｃに対応させてターゲット４の表面に凸部４ａや凹部４ｂを形成する。
【００３６】
なお、凸部４ａの平面方向の形状としては、図４の平面図に示すように、複数のリング状の凸部４ａ及び凹部４ｂを同心円状に形成しておくことが好ましい。すなわち、スパッタリング装置２では、スパッタリング中に、形成される磁場の分布を均一化するようにターゲット４の裏面側に配置されたマグネット６を回転させている。これにより、磁場の分布も同心円状に形成され易いため、図４のターゲット４の平面図に示すように、凸部４ａや凹部４ｂをリング状で、かつ同心円状に形成しておくことが好ましい。その結果、アルミニウムの金属原子８を種々の方向に拡散させて飛び出させることができる。
【００３７】
また、スパッタリング中はマグネット６を回転させるが、その際に形成される磁場の分布を予めデータとして取得しておき、この磁場の分布データに対応して表面に凸部４ａや凹部４ｂが形成されたターゲット４を採用してもよい。
【００３８】
本実施の形態の半導体装置の製造方法によれば、表面に凸部４ａが形成されたターゲット４を用い、このターゲット４の凸部４ａにプラズマイオン７を衝突させて金属原子８をはじき出して半導体ウェハ１上のスルーホール１ｄの内壁１ｅに金属膜１ｆを堆積することにより、ターゲット４の凸部４ａ付近から飛び出してくる金属原子８の飛び出しの方向を狭めることなく金属原子８をはじき出すことが可能になる。
【００３９】
これにより、配線層間のスルーホール１ｄ内への金属膜１ｆのステップカバレージを向上させることができ、スルーホール１ｄの内壁１ｅに成膜する金属膜１ｆの膜厚を均一化させて堆積することができる。
【００４０】
その結果、配線層間の接続抵抗を低減することができ、これにより、配線１ｂの層間の抵抗を低減した回路を形成することが可能になる。
【００４１】
また、配線層間の接続抵抗を下げることが可能になるため、回路の消費電力の低減化及び半導体チップの高速化を図ることができる。
【００４２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４３】
例えば、前記実施の形態では、スパッタリング装置２に設けられたマグネット６が回転式の場合を説明したが、マグネット６は回転式に限らず、水平・垂直方向への移動式のものであってもよい。
【００４４】
また、前記実施の形態では、ターゲット４がアルミニウム製であり、このターゲット４から飛び出す金属原子８がアルミニウムの場合について説明したが、ターゲット４は、アルミニウム以外の、例えば、銅、チタン、タンタル、コバルト、白金またはパラジウム等の金属製のものであってもよく、その際にターゲット４から飛び出す金属原子８は前記各原子に基づくものである。
【産業上の利用可能性】
【００４５】
本発明は、スパッタリング装置を用いた半導体製造技術に好適である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態の半導体装置の製造方法で用いられるスパッタリング装置の構造の一例を示す構成概念図である。
【図２】本発明の実施の形態の半導体装置の製造方法で用いられるターゲットの使用前の構造の一例を示す断面図である。
【図３】図２に示すターゲットの使用後の構造の一例を示す断面図である。
【図４】図２に示すターゲットの構造とエロージョン形状の一例を示す断面図及び平面図である。
【図５】図１に示すスパッタリング装置によってスパッタが行われた半導体ウェハの構造の一例を示す部分断面図である。
【図６】図５に示すＡ部の構造の一例を示す拡大部分断面図である。
【図７】比較例のターゲットにおける使用前の構造を示す断面図である。
【図８】図７に示すターゲットにおける使用後の構造を示す断面図である。
【図９】図８に示すターゲットを用いてスパッタリングを行った際の半導体ウェハのスルーホールにおける金属膜の堆積状態を示す拡大部分断面図である。
【図１０】比較例のＣＶＤ方法によって成膜が行われた半導体ウェハのスルーホールの成膜構造を示す拡大部分断面図である。
【符号の説明】
【００４７】
１  半導体ウェハ
１ａ  主面
１ｂ  配線
１ｃ  絶縁層
１ｄ  スルーホール（貫通孔）
１ｅ  内壁
１ｆ  金属膜
１ｇ  保護膜
１ｈ  シリコン基板
１ｉ  多層配線層
２  スパッタリング装置
３  処理室
４  ターゲット
４ａ  凸部
４ｂ  凹部
４ｃ  エロージョン形状
５  ステージ
６  マグネット
７  プラズマイオン
８  金属原子
１０  ターゲット
１０ａ  凹部
１１  タングステン膜
【図１】
2007080849.tif 000003
【図２】
2007080849.tif 000004
【図３】
2007080849.tif 000005
【図４】
2007080849.tif 000006
【図５】
2007080849.tif 000007
【図６】
2007080849.tif 000008
【図７】
2007080849.tif 000009
【図８】
2007080849.tif 000010
【図９】
2007080849.tif 000011
【図１０】
2007080849.tif 000012