(57)【要約】【課題】ｐ型ＭＯＳトランジスタおよびｎ型ＭＯＳトランジスタを有する半導体装置において、各動作に弊害を生じさせることなく、ゲート絶縁膜にハフニウムを含むゲート絶縁膜を採用して、微細化の図られた半導体装置およびその製造方法を提供することである。【解決手段】シリコン基板１と、シリコン基板１の表面上に形成され、ハフニウムを含むゲート絶縁膜１０と、シリコン基板１の表面上に、ゲート絶縁膜１０を介して形成された第１のゲート電極Ｇ１および第２のゲート電極Ｇ２と、第１のゲート電極Ｇ１および第２ゲート電極Ｇ２下のシリコン基板１を挟んでそれぞれ形成された一対の第１の不純物拡散層１５および一対の第２不純物拡散層２５とを備え、ゲート絶縁膜１０に接する膜は、第１のゲート電極Ｇ１と第２のゲート電極Ｇ２とで異なり、ゲート絶縁膜１０中に含まれるハフニウムは、シリコン基板１側よりも、第１のゲート電極Ｇ１および第２ゲート電極Ｇ２側に多く含む。【選択図】図１
2007318015.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板の表面上に形成され、ハフニウムを含むゲート絶縁膜と、
前記シリコン基板の表面上に、前記ゲート絶縁膜を介して形成された第１のゲート電極および第２のゲート電極と、
前記第１のゲート電極および前記第２ゲート電極下の前記シリコン基板を挟んでそれぞれ形成された一対の第１の不純物拡散層および一対の第２不純物拡散層とを備え、
前記ゲート絶縁膜に接する膜は、前記第１のゲート電極と前記第２のゲート電極とで異なり、
前記ゲート絶縁膜中に含まれるハフニウムは、前記シリコン基板側よりも、前記第１のゲート電極および前記第２ゲート電極側に多く含まれている、半導体装置。
【請求項２】
前記第１のゲート電極は、前記ゲート絶縁膜の表面上に接して配設された金属膜を有する、請求項１に記載の半導体装置。
【請求項３】
前記ゲート絶縁膜は、該ゲート絶縁膜中に含まれるハフニウムが、前記第１のゲート電極と接する側から、前記シリコン基板と接する側に向かって減少している、請求項１に記載の半導体装置。
【請求項４】
前記第１のゲート電極は、ｐ型ＭＯＳ(Metal Oxide Semiconductor)トランジスタのゲート電極で、前記ゲート絶縁膜上に形成されたチタンナイトライド膜と、該チタンナイトライド膜上に形成されたポリシリコン膜とを有し、
前記第２のゲート電極は、ｎ型ＭＯＳトランジスタのゲート電極で、前記ゲート絶縁膜上に、前記チタンナイトライド膜を介さずに形成された前記ポリシリコン膜を有する、請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
シリコン基板と、
前記シリコン基板の表面上に形成されたゲート絶縁膜と、
前記シリコン基板の表面上に、前記ゲート絶縁膜を介して形成された第１ゲート電極および第２ゲート電極と、
前記第１ゲート電極および前記第２ゲート電極下の前記シリコン基板を挟んでそれぞれ形成された一対の第１の不純物拡散層および一対の第２の不純物拡散層と、
を備え、
前記ゲート絶縁膜に接する膜は、前記第１ゲート電極と前記第２ゲート電極とで異なり、
前記ゲート電極は、ハフニウムシリケイト膜と、該ハフニウムシリケイト膜の表面上に形成されたハフニウムオキサイド膜とを含む、半導体装置。
【請求項６】
シリコン基板の表面上に、ハフニウムを含むゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面上に第１の膜を形成する工程と、
前記第１の膜をパターニングして、第１のゲート電極のエリアを形成する工程と、
前記第１のゲート電極のエリアおよび前記ゲート絶縁膜の表面上に前記第１の膜と異なる第２の膜を形成する工程と、
前記第２の膜をパターニングして、前記第１のゲート電極が形成された領域と異なる領域に、第２のゲート電極を形成する工程と、
前記第１のゲート電極下の前記シリコン基板を挟んで一対の第１の不純物拡散層を形成する工程と、
前記第２のゲート電極下の前記シリコン基板を挟んで一対の第２の不純物拡散層を形成する工程とを備え、
前記ゲート絶縁膜を形成する工程は、ＣＶＤ法によって形成され、前記ハフニウムのガスの流量を段階的に増加させて、前記ゲート絶縁膜中に含まれるハフニウムを、前記シリコン基板の表面側よりも前記第１のゲート電極および第２ゲート電極側に多く含ませる、半導体装置の製造方法。
【請求項７】
前記第１の膜は、チタンナイトライド膜、前記第２の膜は、ポリシリコン膜であり、
前記第１のゲート電極は、ｐ型ＭＯＳトランジスタのゲート電極であり、前記第２のゲート電極は、ｎ型ＭＯＳトランジスタのゲート電極であり、
前記第２のゲート電極を形成する工程は、前記第１の膜上に前記第２の膜を残す一方で、前記第１のゲートの形成領域とは異なる領域に、前記第２ゲート電極を形成する工程を含む、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１の膜のパターニングは、過酸化水素を含む液で行い、前記第１の膜が除去された後に、前記ゲート絶縁膜を露出する、請求項６または請求項７に記載の半導体装置の製造方法。
【請求項９】
前記ゲート絶縁膜を形成する工程は、前記シリコン基板側から表面側に向かうに従って、Ｈｆ−Ｏの化学結合を含む元素を多く含むように、ゲート絶縁膜を形成する工程を含み、
前記第２の膜をパターニングする工程は、前記第２の膜をプラズマドライエッチングによりパターニングして、露出した前記ゲート絶縁膜の表面側に形成されたＨｆ−Ｏの化学結合を分解して、該ゲート絶縁膜をエッチング可能とする工程を含む、請求項６から請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
シリコン基板の表面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面上に第１の膜を形成する工程と、
前記第１の膜をパターニングして、第１のゲート電極のエリアを形成する工程と、
前記第１のゲート電極と前記ゲート絶縁膜の表面上に前記第１の膜と異なる第２の膜を形成する工程と、
前記第２の膜をパターニングして、前記第１のゲート電極が形成された領域と異なる領域に第２のゲート電極を形成する工程と、
前記第１のゲート電極下の前記シリコン基板を挟んで一対の第１の不純物拡散層を形成する工程と、
前記第２のゲート電極下の前記シリコン基板を挟んで一対の第２の不純物拡散層を形成する工程と、
を備え、
前記ゲート絶縁膜を形成する工程は、前記シリコン基板の表面上にハフニウムシリケイト膜を形成する工程と、
前記ハフニウムシリケイト膜上にハフニウムオキサイド膜を形成する工程とを含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法、特に、ゲート絶縁膜に高誘電率膜が用いられた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置のゲート絶縁膜として、ＳｉＯ２やＳｉＯＮ等の成長膜が用いられてきた。しかし、近年の半導体装置の微細化に伴い、ゲート酸化膜にシリコン酸化膜を用いた場合には、シリコン酸化膜の膜厚が２ｎｍ以下となると、ゲート絶縁膜を通り、ゲート電極と半導体基板との間に流れるリーク電流が増大して、消費電力量が著しく増大するという問題が生じる。
【０００３】
そこで、近年、ゲート絶縁膜としてシリコン酸化膜に代わって高誘電率膜が用いられるようになってきた。（下記特許文献１〜９）特に、ＨｆＳｉＯやＨｆＳｉＯＮ等は、結晶化温度が高く、加工のし易さから注目されている。
【特許文献１】特開２００５−１５０５４３号公報
【特許文献２】特開２００３−１７９０５１号公報
【特許文献３】特開２００１−３３２５４７号公報
【特許文献４】特開２００２−１３４７３９号公報
【特許文献５】特開２００５−１０１６３２号公報
【特許文献６】特開２００３−１５８２６２号公報
【特許文献７】特開２００５−１８３４２２号公報
【特許文献８】特開２００３−１７９０４９号公報
【特許文献９】特開２００５−２２８７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記ＨｆＳｉＯやＨｆＳｉＯＮ等を、ゲート電極がポリシリコン膜からなるｐ型ＭＯＳトランジスタのゲート絶縁膜に適用した場合には、ポリシリコン膜と、ＨｆＳｉＯやＨｆＳｉＯＮからなるゲート絶縁膜との界面にピニングが生じ、ｐ型ＭＯＳトランジスタのしきい値電圧が上昇してしまい、所望のしきい値電圧を得難くなるという問題が生じる。
【０００５】
さらに、ゲート絶縁膜と接触するゲート電極のポリシリコン膜に空乏化が生じて、ゲート電極の抵抗が上昇して、所望の動作を行うことが困難なものとなる。
【０００６】
このような問題に対しては、ゲート電極にポリシリコン膜を採用せずに、金属膜を用いる方法や、ポリシリコン膜とゲート絶縁膜との間に金属膜を挟み込む方法が考えられる。
【０００７】
このような手法を採用する場合には、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタとでは、採用される金属膜を使い分ける必要がある。
【０００８】
従って、このような半導体装置を製造するには、まず、半導体基板の主表面上にＨｆＳｉＯやＨｆＳｉＯＮ等の絶縁膜を形成し、このゲート絶縁膜上に、ｐ型ＭＯＳトランジスタ用の金属膜または、ｎ型ＭＯＳトランジスタ用の金属膜を形成し、形成された金属膜にエッチングを施して、不要な領域を除去する。その後、残されたｐ型ＭＯＳトランジスタ用の金属膜または必要に応じさらにｎ型ＭＯＳトランジスタ用の金属膜を形成し、この金属膜にエッチングを施して、ゲート電極パターンを形成する。全面に形成した金属膜のうち、各々不要な領域を除去する場合には、ウエットエッチング法またはドライエッチング法により除去する。
【０００９】
しかし、このエッチングの際、金属膜下に形成されたゲート絶縁膜は、このエッチングにより除去された直後露出しダメージを受けることとなり、このダメージを受けたゲート絶縁膜上にゲート電極を形成すると、所望の絶縁性を確保できずリーク電流などの不具合が生じる。
【００１０】
本発明は、上記のような課題に鑑みてなされたものであり、その第１の目的は、ｐ型ＭＯＳトランジスタおよびｎ型ＭＯＳトランジスタを有する半導体装置において、各動作に弊害を生じさせることなく、ゲート絶縁膜にハフニウムを含むゲート絶縁膜を採用して、微細化の図られた半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、１つの局面では、シリコン基板と、シリコン基板の表面上に形成され、ハフニウムを含むゲート絶縁膜と、シリコン基板の表面上に、ゲート絶縁膜を介して形成された第１のゲート電極および第２のゲート電極と、第１のゲート電極および第２ゲート電極下のシリコン基板を挟んでそれぞれ形成された一対の第１の不純物拡散層および一対の第２不純物拡散層とを備え、ゲート絶縁膜に接する膜は、第１のゲート電極と第２のゲート電極とで異なり、ゲート絶縁膜中に含まれるハフニウムは、シリコン基板側よりも、第１のゲート電極および第２ゲート電極側に多く含まれている。
【００１２】
本発明に係る半導体装置は、他の局面では、シリコン基板と、シリコン基板の表面上に形成されたハフニウムシリケイト膜と、該ハフニウムシリケイト膜上に形成されたポリシリコン膜とを有するゲート電極と、シリコン基板の表面上に、ハフニウムシリケイトを介して形成された第１のゲート電極および第２のゲート電極と、第１のゲート電極および第２ゲート電極下のシリコン基板を挟んでそれぞれ形成された一対の第１の不純物拡散層および一対の第２不純物拡散層とを備え、ゲート絶縁膜に接する膜は、第１のゲート電極と第２のゲート電極とで異なり、ゲート絶縁膜は、ハフニウムシリケイト膜と、該ハフニウムシリケイト膜上に形成された窒化ハフニウムシリケイト膜とを含む。
【００１３】
本発明に係る半導体装置の製造方法は、シリコン基板の表面上に、ハフニウムを含むゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面上に第１の膜を形成する工程と、第１の膜をパターニングして、第１のゲート電極を形成する工程と、第１のゲート電極およびゲート絶縁膜の表面上に第１の膜と異なる第２の膜を形成する工程と、第２の膜をパターニングして、第１のゲート電極が形成されたのと異なる領域に、第２のゲート電極を形成する工程と、第１のゲート電極下のシリコン基板を挟んで一対の第１の不純物拡散層を形成する工程と、第２のゲート電極下のシリコン基板を挟んで一対の第２の不純物拡散層を形成する工程とを備え、ゲート絶縁膜を形成する工程は、ＣＶＤ法によって形成され、ハフニウムのガスの流量を段階的に増加させる等の方法で、ゲート絶縁膜中に含まれるハフニウムを、シリコン基板の表面側よりも第１のゲート電極および第２ゲート電極側に多く含ませる様に成膜する。
【発明の効果】
【００１４】
本発明に係る半導体装置およびその製造方法によれば、各動作に弊害を生じさせることなく、ゲート絶縁膜にハフニウムを含むゲート絶縁膜を採用して、半導体装置の微細化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
図１から図１６を用いて、本発明に係る実施の形態について説明する。
（実施の形態１）
図１は、本実施の形態１に係る半導体装置１００の断面図である。この図１に示されるように、半導体装置１００は、シリコン基板１と、このシリコン基板１の表面に形成されたｐ型ＭＯＳトランジスタＴｒ１およびｎ型ＭＯＳトランジスタＴｒ２と、分離領域５０とを備えている。
【００１６】
ｐ型ＭＯＳトランジスタＴｒ１は、シリコン基板１に形成されたｎ型のウエル領域１Ａと、ウエル領域１Ａの表面上に形成されたゲート絶縁膜１０と、このゲート絶縁膜１０上に形成されたゲート電極Ｇ１と、このゲート電極Ｇ１と隣り合うシリコン基板１の表面に形成された不純物拡散層１５、１６とを備えている。
【００１７】
ゲート絶縁膜１０は、シリコン酸化膜からなる絶縁膜１０Ａと、この絶縁膜１０Ａの上面上（表面上）に形成され、ハフニウム原子を含む高誘電率膜（high-k dielectric)から形成された絶縁膜１０Ｂとを備えている。
【００１８】
絶縁膜１０Ａは、ウエット酸化などの熱酸化により形成されるシリコン酸化膜である。絶縁膜１０Ｂは、具体的には、ＨｆＳｉＯ（ハフニウムシリケイト）や、ＨｆＳｉＯＮ（窒化ハフニウムシリケイト）等から形成されており、たとえば、２ｎｍから３ｎｍ程度とされている。この絶縁膜１０Ｂは、シリコン基板１側に含まれるハフニウム原子の含有率よりも、ゲート電極Ｇ１側に含まれるハフニウム原子の含有率の方が大きくなっている。
【００１９】
ここで、ＨｆＳｉＯや、このＨｆＳｉＯを窒化して得られるＨｆＳｉＯＮは、Ｓｉ−Ｏの化学結合と、Ｈｆ−Ｏの化学結合とが混在している。このＳｉ−Ｏの化学結合とＨｆ−の化学結合とでは、その混合比率により誘電率が異なり、Ｈｆ−Ｏの化学結合が多いほど、誘電率は上昇し、この両者の混合比率によって、ゲート絶縁膜として必要な誘電率が設定されている。
【００２０】
また、Ｈｆ−Ｏの化学結合とＳｉ−Ｏの化学結合との結合エネルギは異なり、Ｈｆ−Ｏの化学結合の方が分解し難いものとなっている。そこで、絶縁膜１０Ｂの上面側において、Ｈｆ−Ｏの化学結合の比率が大きくなるようして、ゲート電極Ｇ１の金属膜１２として残す部分以外のウエットエッチングによる除去に用いられる薬液に対する耐性を強化すると共に、下面側において、Ｈｆ−Ｏの化学結合の比率を小さくして、絶縁膜１０Ｂの誘電率が所定のものとなるように調整している。特に、絶縁膜１０Ｂのシリコン基板１側からゲート電極Ｇ１側に向かうに従って、Ｈｆ−Ｏの化学結合を有する元素の比率を大きくし、ゲート電極Ｇ１側の表面で最も大きくすることにより、絶縁膜１０Ｂの薬液に対する耐性を確保している。さらに、絶縁膜１０Ｂのゲート電極Ｇ１側の表面からシリコン基板１側に向かうに従って、Ｓｉ−Ｏの化学結合の含有率が大きくなるように形成して、絶縁膜１０Ｂの誘電率が所定の誘電率となるようにしている。
【００２１】
絶縁膜１０の表面に形成されるＨｆ−Ｏの化学結合を有する元素としては、ハフニウムの酸化物、たとえば、ＨｆＯ２（ハフニウムオキサイド）等があり、このＨｆ−Ｏの化学結合を有する元素の膜厚は、たとえば、絶縁膜１０の膜厚の２０％以下とされている。
【００２２】
このように、ゲート絶縁膜１０にＨｆＳｉＯや、ＨｆＳｉＯＮ等の高誘電率膜を採用しているので、薄い等価酸化膜の厚さを維持しつつ、ゲート電極Ｇ１とゲート絶縁膜１０との間で、リーク電流が生じることを減少させることができる。
【００２３】
一般的に、高誘電率膜とシリコン基板の界面では、トラップ（trap）現象により、チャネル領域での電子移動度（mobility）が減少し、その結果、しきい値電圧が上昇するという不良が発生する。そこで、本実施の形態１に係る半導体装置１００においては、ゲート絶縁膜１０として、電子移動度の高いＨｆＳｉＯや、ＨｆＳｉＯＮを採用しており、しきい値電圧が上昇することが抑制されている。
【００２４】
さらに、ＨｆＳｉＯや、ＨｆＳｉＯＮからなる絶縁膜１０Ｂと、シリコン基板１との間には、シリコン酸化膜等からなる絶縁膜１０Ａが設けられているため、トラップ現象の発生を抑制されている。
【００２５】
ゲート電極Ｇ１は、ゲート絶縁膜１０の上面（表面）と接触する金属膜１２と、この金属膜１２の上面（表面）上に形成された導電膜１３とを備えている。
【００２６】
金属膜１２は、たとえば、チタンナイトライド（ＴｉＮ）膜から形成されており、導電膜１３は、たとえば、ポリシリコン膜から形成されている。
【００２７】
このように、ｐ型ＭＯＳトランジスタＴｒ１においては、ゲート電極Ｇ１のポリシリコン膜からなる導電膜１３は、直接ゲート絶縁膜１０と接触しておらず、ゲート絶縁膜１０と導電膜１３との間には、金属膜１２が設けられている。
【００２８】
このため、ポリシリコン膜と、ＨｆＳｉＯやＨｆＳｉＯＮとが接触することにより、ポリシリコン膜の空乏化が生じ、ポリシリコン膜の抵抗が高くなるという弊害が発生せずに、ポリシリコン膜からなる導電膜１３の抵抗値を所定値とすることができる。
【００２９】
さらに、ポリシリコン膜とＨｆＳｉＯやＨｆＳｉＯＮとが接触すると界面にピニングが生じ、ｐ型ＭＯＳトランジスタＴｒ１のしきい値電圧が上昇するという弊害が発生せずに、ｐ型ＭＯＳトランジスタＴｒ１のしきい値電圧を所定値とすることができる。そして、このゲート電極Ｇ１の側面上には、シリコン酸化膜等からなるサイドウォール状の絶縁膜ＳＤが形成されている。
【００３０】
不純物拡散層１５、１６は、低濃度の不純物拡散層１５ａ、１５ｂと、高濃度の不純物拡散層１５ｂ、１６ｂとを備えている。
【００３１】
ｎ型ＭＯＳトランジスタＴｒ２は、ｐ型のウエル領域１Ｂと、このウエル領域１Ｂの表面上に形成されたゲート絶縁膜２０と、ゲート絶縁膜２０の上面上に形成されゲート電極Ｇ２と、ゲート電極Ｇ２と隣り合うシリコン基板１の表面上に形成された不純物拡散層２５、２６とを備えている。
【００３２】
ゲート絶縁膜２０は、上記ゲート絶縁膜１０と同様に構成されており、シリコン基板１の表面上に形成され、シリコン酸化膜等からなる絶縁膜２０Ａと、この絶縁膜２０Ａの上面上に形成され、ＨｆＳｉＯやＨｆＳｉＯＮから形成された絶縁膜２０Ｂとを備えている。ゲート電極Ｇ２は、絶縁膜２０Ｂの上面上（表面上）に形成され、ポリシリコン膜からなる導電膜２３を備えている。
【００３３】
このように、ｎ型ＭＯＳトランジスタＴｒ２においては、ゲート絶縁膜２０の表面上に直接ポリシリコン膜からなる導電膜２３が形成されており、上記ｐ型ＭＯＳトランジスタＴｒ１と異なる構成が採用されている。
【００３４】
一般に、ｐ型ＭＯＳトランジスタＴｒ１のゲート電極Ｇ１の導電膜１３には、Ｂ（ボロン）等のｎ型の不純物が導入されており、ｎ型ＭＯＳトランジスタＴｒ２のゲート電極Ｇ２の導電膜２３には、Ｐ（リン）等のｐ型の不純物が導入されている。そして、Ｂ（ボロン）が注入されたポリシリコン膜は、Ｐ（リン）が注入されたポリシリコン膜より空乏化し易い一方で、ｐ型の不純物が注入されたポリシリコン膜は空乏化し難くなっている。
【００３５】
すなわち、ｐ型の不純物が注入されたポリシリコン膜からなる導電膜２３と、ＨｆＳｉＯや、ＨｆＳｉＯＮからなるゲート絶縁膜２０とを直接接触させたとしても、この導電膜２３内に空乏化が生じにくく、ゲート電極Ｇ２の抵抗の上昇が小さいものとなっている。
【００３６】
そこで、本実施の形態１に係る半導体装置１００のように、ｎ型ＭＯＳトランジスタＴｒ２においては、ｐ型の不純物が注入された導電膜２３からなるゲート電極Ｇ２を、ＨｆＳｉＯや、ＨｆＳｉＯＮからなる絶縁膜２０Ａの表面に直接形成することとし、製造工程の低減を図ることとしている。ゲート電極Ｇ２の両側面上には、シリコン酸化膜からなるサイドウォール状の絶縁膜ＳＤが形成されている。そして、ゲート電極Ｇ２と隣り合うシリコン基板１の表面には、不純物拡散層２５、２６が形成されている。
【００３７】
この不純物拡散層２５、２６は、低濃度の不純物拡散層２５ａ、２６ａと、高濃度の不純物拡散層２５ｂ、２６ｂとを備えている。分離領域５０は、たとえば、ＳＴＩ（Shallow Trench Isolation）とされており、シリコン基板１の表面に形成された凹部と、この凹部内に充填されたシリコン酸化膜から構成されている。
【００３８】
そして、この分離領域５０によって、ウエル領域１Ａとウエル領域１Ｂとが分離され、ｎ型ＭＯＳトランジスタＴｒ１と、ｐ型ＭＯＳトランジスタＴｒ２とが分離されている。
【００３９】
上記のような半導体装置１００によれば、ゲート絶縁膜１０、２０に高誘電率膜が採用されているので、半導体装置１００の微細化が図られたとしても、ゲート絶縁膜１０、２０におけるリーク電流の発生を抑制することができる。これに伴い、消費電力量の低減も図ることができる。
【００４０】
図２から図５を用いて、上記のように構成された半導体装置１００の製造方法について説明する。図２は、半導体装置１００の製造工程の第１工程を示す断面図である。この図２に示されるように、まず、シリコン基板１の表面に選択的にエッチングを施して、凹部を選択的に形成する。そして、この凹部内にシリコン酸化膜を充填して、分離領域５０を形成する。その後、シリコン基板１に選択的に不純物を注入して、シリコン基板１に、ウエル領域１Ａとウエル領域１Ｂとを形成する。
【００４１】
そして、シリコン基板１の表面に、ウエット酸化等の熱酸化を施して、シリコン基板１の表面に、シリコン酸化膜からなる絶縁膜６１を形成する。さらに、この絶縁膜６１の上面上（表面上）にＨｆＳｉＯやＨｆＳｉＯＮからなる絶縁膜６２を堆積する。
【００４２】
この絶縁膜６２を形成する場合には、ＣＶＤ（気相化学蒸着）法によって、形成し、ハフニウムソース物質とシリコンソース物質と酸素ソース物質とを用いて、約４００℃以上５００℃以下の温度と、１Ｔｏｒｒ〜５Ｔｏｒｒの圧力で形成される。
【００４３】
ハフニウムソース物質の例としてはＨｆＣｌ４等が挙げられ、シリコンソース物質の例としてはＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ４、又はこれらの混合物等が挙げられ、酸素ソース物質の例としては、Ｏ２、Ｏ３、酸素ラジカル等が挙げられる。
【００４４】
この絶縁膜６２の形成工程においては、ハフニウムソース物質の供給量を形成時間の経過に従って、多くなるようにしたり、ハフニウムソース物質の供給量を形成時間の経過に伴って、比例的に増加させる。
【００４５】
これにより、形成開始時においては、シリコンソース物質の供給量が多く、形成される絶縁膜６２の下層部分は、Ｓｉ−Ｏの化学結合を含む元素が多く含まれることとなる。順次、絶縁膜６２が形成されるに従ってたとえば、ハフニウムシリケイト膜等の、Ｈｆ−Ｏの化学結合を含む元素が多くする。そして、形成される絶縁膜６２の表面では、Ｈｆ−Ｏの化学結合を含む元素により覆われることになる。このようにして、ウエットエッチングに対する耐性を持ちつつ、所望の誘電率とされた絶縁膜６２を形成することができる。
【００４６】
なお、ＨｆＳｉＯＮを用いる場合には、ＨｆＳｉＯを形成した後に、このＨｆＳｉＯを窒化して形成する。
【００４７】
上記のように、ＨｆＳｉＯやＨｆＳｉＯＮからなる絶縁膜６２を形成した後、熱処理を施して、絶縁膜６２内に含まれる不純物や水分を除去する。この際、絶縁膜６２とシリコン基板１との間には、絶縁膜６１が形成されているため、この熱処理によるシリコン基板１の電子移動度が変動することを抑制することができる。
【００４８】
このように、絶縁膜６２を形成した後に、堆積法により、絶縁膜６２の上面上にＴｉＮ（チタンナイトライド）からなる金属膜６３を形成する。
【００４９】
そして、金属膜６３の上面上に、フォトレジスト膜を形成し、露光処理を程して、ウエル領域１Ａが位置する領域を覆うようなレジスト膜６４を形成すると共に、ウエル領域１Ｂが位置する金属膜６３を露出する。
【００５０】
図３は、半導体装置１００の製造工程の第２工程を示す断面図である。この図３および図２に示されるように、レジスト膜６４をマスクとして、金属膜６３にウエットエッチングを施す。この際、希釈された過酸化水素水や、硫酸と過酸化水素水の混合液を薬液として用いる。
【００５１】
これにより、ウエル領域１Ａに位置する絶縁膜６２の上面上に、ウエル領域１Ａ上を覆うような金属膜６３Ａが形成されると共に、ウエル領域１Ｂ上に位置する絶縁膜６２が露出される。
【００５２】
このウエットエッチングの工程において、ウエル領域１Ｂ上に位置する絶縁膜６２は、ウエットエッチングに用いられる薬液に浸されることとなるが、絶縁膜６２の表面は、結合力の高いＨｆ−Ｏの化学結合を有する元素が多く含まれている。このため、金属膜６３の一部が除去されることにより、除去される金属膜６３下に位置する絶縁膜６２の表面がエッチングされることを抑制することができ、エッチングダメージが絶縁膜６２に加えられることを抑制することができる。
【００５３】
これにより、後の工程で、この露出した絶縁膜６２の表面上に、図１に示すゲート電極Ｇ２を形成することとしても、この絶縁膜６２からなるゲート絶縁膜２０とゲート電極Ｇ２との間でリーク電流が生じることを抑制することができる。
【００５４】
そして、シリコン基板１の上面上を覆うように、ポリシリコン膜６５を、たとえば、ＣＶＤ法により堆積する。
【００５５】
図４は、半導体装置１００の製造工程の第３工程を示す断面図である。この図４に示されるように、図３に示すポリシリコン膜６５および金属膜６３Ａにレジストマスク形成を経てプラズマドライエッチングによるパターニングを施す。
【００５６】
これにより、ウエル領域１Ａ上に位置する絶縁膜６２の上面上には、金属膜１２とこの金属膜１２上に形成されたポリシリコン膜からなる導電膜１３とを備えたゲート電極Ｇ１が形成される。さらに、ウエル領域１Ｂ上に位置する絶縁膜６２の上面上には、ポリシリコン膜からなる導電膜２３から形成されたゲート電極Ｇ２が形成される。そして、これらゲート電極Ｇ１、Ｇ２間に位置する絶縁膜６２が外方に露出する。
【００５７】
このパターニング工程において、絶縁膜６２の上面のうち、ゲート電極Ｇ１、Ｇ２間に位置する部分が露出した時点で放射されるプラズマにより、Ｈｆ−Ｏの化学結合が切断される。そして、Ｓｉ−Ｏの化学結合は、結合力が弱いため、絶縁膜６２は、希釈されたフッ酸により、エッチング可能となる。すなわち、プラズマドライエッチングにより、金属膜６３Ａおよび導電膜６５をパターニングする工程において、プラズマドライエッチングのプラズマを用いて、絶縁膜６２をエッチング可能なように改質させる。
【００５８】
なお、Ｈｆ−Ｏの化学結合を含む元素は、絶縁膜６２の上面側に形成されており、Ｈｆ−Ｏの化学結合を含む元素が分布する領域が、絶縁膜６２の上面から、絶縁膜６２の膜厚の２０％の深さの範囲とされているため、プラズマダメージの影響を受けやすくＨｆ−Ｏの化学結合の切断を十分に行うことができる。特に、絶縁膜６２の表面に重点的に分布しているため、略確実にＨｆ−Ｏの化学結合の切断を行うことができ、絶縁膜６２の改質を良好に行うことができる。
【００５９】
図５は、半導体装置１００の第４工程を示す断面図である。この図５に示されるように、ゲート電極Ｇ１およびゲート電極Ｇ２をマスクとして、絶縁膜６２および絶縁膜６１にエッチングを施す。なお、絶縁膜６２は、プラズマダメージの影響で希釈フッ酸によりエッチングされ易く変質されているため、希釈フッ酸を用いて、エッチングする。これにより、ゲート電極Ｇ１およびゲート電極Ｇ２下にゲート絶縁膜１０およびゲート絶縁膜２０を形成する。
【００６０】
図１において、形成されたゲート電極Ｇ１と隣り合うシリコン基板１の表面にボロン（Ｂ）等のｎ型の不純物を注入して、不純物拡散層１５ａ、１６ａを形成する。
【００６１】
さらに、形成されたゲート電極Ｇ２と隣り合うシリコン基板１の表面に、リン（Ｐ）等のｐ型の不純物を注入して、不純物拡散層２５ａ、２６ａを形成する。そして、シリコン基板１の表面を覆うように、シリコン酸化膜等からなる絶縁膜を、ＣＶＤ法等により堆積して、この絶縁膜にドライエッチングを施して、サイドウォール状の絶縁膜ＳＤを形成する。
【００６２】
そして、ゲート電極Ｇ１および絶縁膜ＳＤと隣り合うシリコン基板１の表面に、ｎ型の不純物を注入して、不純物拡散層１５ｂ、１６ｂを形成し、ソースまたはドレインと機能する不純物拡散層１５、１６を形成する。
【００６３】
また、同様に、ゲート電極Ｇ２および絶縁膜ＳＤと隣り合うシリコン基板１の表面に、ｐ型の不純物を注入して、不純物拡散層２５ｂ、２６ｂを形成し、ソースまたはドレインとして機能する不純物拡散層２５、２６を形成する。このようにして、本実施の形態１に係る半導体装置１００を製造することができる。
【００６４】
なお、本実施の形態１においては、高誘電率膜として、ＨｆＳｉＯやＨｆＳｉＯＮを採用したが、これに限られない。たとえば、ＨｆＡｌＯ（ハフニウムアルミネート）、Ａｌ２Ｏ３（アルミナ）等であってもよい。これらの高誘電率膜においては、ポリシリコン膜の表面と接触するように形成しても、ピニングによるしきい値電圧の上昇は小さく、半導体装置１００の駆動において、問題にならない。
【００６５】
たとえば、ＨｆＡｌＯを絶縁膜６２として形成する場合には、ＡＬＤ（Atomic Layer Deposition）法を用いて、基板温度が３００℃、成膜の原料ソースとして四塩化ハフニウム（ＨｆＣｌ４）とトリメチルアルミニウム（ＴＭＡ）を用い、水蒸気（Ｈ２Ｏ）またはオゾン（Ｏ３）を酸化剤として、膜厚２〜３ｎｍのＨｆＡｌＯｘの薄膜を形成する。
【００６６】
（実施の形態２）
図６から図１０を用いて、本実施の形態２に係る半導体装置２００およびその製造方法について説明する。なお、上記実施の形態１に係る半導体装置１００と同様の構成については、同一の符号を付してその説明を省略する。
【００６７】
図６は、本実施の形態２に係る半導体装置２００の断面図である。この図６に示されるように、ｐ型ＭＯＳトランジスタＴｒ１のゲート絶縁膜１０は、シリコン基板１の表面上に形成された酸化シリコン膜からなる絶縁膜１０Ａと、絶縁膜１０Ａの上面に形成された絶縁膜１０Ｂとを備えている。この絶縁膜１０Ｂは、絶縁膜１０Ａの上面に接触し、ＨｆＳｉＯからなる絶縁膜１１Ａと、この絶縁膜１１Ａの上面上に形成され、ＨｆＯ２からなる絶縁膜１１Ｂとを備えている。絶縁膜１０Ｂの膜厚は、２ｎｍ以上３ｎｍ以下程度とされており、絶縁膜１１Ｂの膜厚は、絶縁膜１０Ｂの膜厚の２０％程度とされている。
【００６８】
ｎ型ＭＯＳトランジスタＴｒ２のゲート絶縁膜２０は、ゲート絶縁膜１０と同様に構成されており、シリコン基板１の表面上に形成された酸化シリコン膜からなる絶縁膜２０Ａと、この絶縁膜２０Ａの上面上に形成された絶縁膜２０Ｂとを備えている。
【００６９】
そして、絶縁膜２０Ｂは、絶縁膜２０Ａと接触し、絶縁膜２０Ａの上面に形成されたＨｆＳｉＯからなる絶縁膜２１Ａと、この絶縁膜２１Ａの上面上に形成され、ＨｆＯ２からなる絶縁膜２１Ｂとを備えている。
【００７０】
ゲート絶縁膜１０、２０の表面側には、ＨｆＯ２からなる絶縁膜１１Ａ，２１Ａが形成されているため、Ｈｆ−Ｏの化学結合の含有量が多く、エッチングの薬液に対する耐性を確保することができる。
【００７１】
すなわち、本実施の形態２に係る半導体装置２００においては、酸化シリコン膜からなる第１絶縁膜と、ＨｆＳｉＯからなる第２絶縁膜と更にその上層に形成されるＨｆＯ２からなる第３絶縁膜の３層構造（積層構造）とされている。
【００７２】
このため、本実施の形態２に係る半導体装置２００も、上記実施の形態１に係る半導体装置１００と同様の作用・効果を得ることができる。
【００７３】
上記のように構成された半導体装置２００の製造方法について、図７から図１０を用いて説明する。図７は、半導体装置２００の製造工程の第１工程を示す断面図である。この図７に示されるように、シリコン基板１の表面に、分離領域５０と、ウエル領域１Ａ、１Ｂを形成する。そして、シリコン基板１の表面に、シリコン酸化膜からなる絶縁膜６１を形成する。
【００７４】
さらに、この絶縁膜６１の上面上に、ＨｆＳｉＯやＨｆＳｉＯＮからなる絶縁膜６２Ａと、この絶縁膜６２Ａの上面上に形成され、ＨｆＯ２からなる絶縁膜６２Ｂとからなる絶縁膜６２を形成する。
【００７５】
この絶縁膜６２Ａおよび絶縁膜６２Ｂを形成する場合には、ＣＶＤ（気相化学蒸着）法によって、形成し、ハフニウムソース物質とシリコンソース物質と酸素ソース物質とを用いて、約４００℃以上５００℃以下の温度と、１Ｔｏｒｒ〜５Ｔｏｒｒの圧力で形成される。ハフニウムソース物質の例としてはＨｆＣｌ４等が挙げられ、シリコンソース物質の例としてはＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ４、又はこれらの混合物等が挙げられ、酸素ソース物質の例としては、Ｏ２、Ｏ３、酸素ラジカル等が挙げられる。そして、絶縁膜６２Ｂを形成する際には、シリコンソース物質の供給を止める。
【００７６】
そして、形成された絶縁膜６２の上面上に、金属膜６３を形成し、この金属膜６３の上面上に、レジスト膜６４を形成する。
【００７７】
図８は、半導体装置２００の製造工程の第２工程を示す断面図である。この図８に示されるように、金属膜６３にパターニングを施して、ウエル領域１Ａの上面側を覆う金属膜６３Ａを形成する。
【００７８】
このように、金属膜６３にパターニングを施す際に、絶縁膜６２Ｂの一部が露出して、エッチングの薬液に浸されることになるが、絶縁膜６２Ｂは、薬液に対して耐性のあるＨｆＯ２から形成されているため、絶縁膜６２がエッチングされることが抑制されている。これにより、上記実施の形態１に係る半導体装置１００と同様の作用・効果を得ることができる。そして、ポリシリコン膜からなる導電膜６５を堆積する。
【００７９】
図９は、半導体装置２００の製造工程の第３工程を示す断面図である。この図９および図８に示されるように、導電膜６５および金属膜６３Ａにパターニングを施して、ゲート電極Ｇ１、Ｇ２を形成する。
【００８０】
この際、絶縁膜６２ＢのＨｆ−Ｏの化学結合が切断され、上記実施の形態１と同様に、絶縁膜６２Ｂの膜質が、エッチング可能な膜質に改質される。
【００８１】
図１０は、半導体装置２００の製造工程の第４工程を示す断面図である。この図１０および図９に示されるように、絶縁膜６２および絶縁膜６１にパターニングを施して、ゲート絶縁膜１０、２０を形成する。このようにして、本実施の形態２に係る半導体装置２００を製造することができる。
【００８２】
（実施の形態３）
図１１から図１６を用いて、本実施の形態３に係る半導体装置３００およびその製造方法について説明する。なお、上記図１から図１０に示された構成と同一の構成については、同一の符号を付してその説明を省略する。
【００８３】
図１１は、本実施の形態３に係る半導体装置３００の断面図である。この図１１に示されるように、ｐ型ＭＯＳトランジスタＴｒ１のゲート電極Ｇ１は、ＴｉＮからなる金属膜１２と、この金属膜１２の上面上に形成され、ポリシリコン膜からなる導電膜１３とから形成されている。
【００８４】
ｎ型ＭＯＳトランジスタＴｒ２のゲート電極Ｇ２は、ＴａＮ（タンタル窒化物），ＴａＳｉ（タンタルシリコン），ＴａＳｉＮ（タンタルシリコン窒化物），Ｒｕ（ルテニウム）等から形成された金属膜２２と、ポリシリコン膜からなる導電膜２３とから形成されている。このように、ゲート電極Ｇ２は、上記のような金属膜２２を備えているため、低抵抗化を図ることができる。
【００８５】
ここで、ゲート電極Ｇ１の一部を構成する金属膜１２と、ゲート電極Ｇ２の一部を構成する金属膜２２とは、互いに異なる材料により構成されている。なお、ゲート電極Ｇ１およびゲート電極Ｇ２において、ポリシリコン膜１３、２３に代えて、Ｗ（タングステン）等の金属膜を形成してもよい。
【００８６】
上記のように構成された半導体装置１００の製造方法について、図１２から図１６を用いて説明する。
【００８７】
図１２は、半導体装置３００の製造工程の第１工程を示す断面図である。この図１２に示されるように、シリコン基板１の表面上に、分離領域５０を形成し、さらに、ウエル領域１Ａ、１Ｂを形成する。そして、シリコン基板１の表面上に、絶縁膜６１、６２を形成し、絶縁膜６２の上面上に金属膜６３とレジスト膜６４を形成する。
【００８８】
図１３は、半導体装置３００の製造工程の第２工程を示す断面図である。この図１３および図１２に示されるように、金属膜６３にパターニングを施して、ウエル領域１Ａを覆うように形成された金属膜６３Ａを形成する。
【００８９】
そして、ＴａＮ（タンタル窒化物），ＴａＳｉ（タンタルシリコン），ＴａＳｉＮ（タンタルシリコン窒化物），Ｒｕ（ルテニウム）等からなる金属膜６７を、金属膜６３Ａを覆うと共に、少なくともウエル領域１Ｂ上に位置する絶縁膜６２の上面上を覆うように形成する。たとえば、ＴａＮを成膜する場合は、枚葉式のプラズマＣＶＤ装置を用いて、プラズマＣＶＤ法にて成膜する。たとえば、プラズマＣＶＤの条件を以下に例示する。Ｎ2ガスはキャリアガス及び希釈ガスとして機能する。尚、ＡｒガスやＨｅガスで代替することもできる。また、タンタル系有機金属材料はＣｐ2Ｔａ（Ｎ3）3に限定されず、ＣｐmＴａ（Ｎ3）n（ｍ＋ｎ＝５）で表わされる材料を使用することができる。使用ガス ： Ｃｐ2Ｔａ（Ｎ3）3／Ｎ2＝１００／５０sccm圧力 ： ３０Ｐａ基体温度 ： ４００゜ＣＲＦパワー： ５００Ｗ（１３．５６ＭＨｚ）。このようにして、ＴａＮを成膜する。
【００９０】
このようにして形成された金属膜６７の上面に、ウエル領域１Ｂを覆うと共に、ウエル領域１Ａの領域を露出するようなレジスト膜６８を形成する。
【００９１】
図１４は、半導体装置３００の製造工程の第３工程を示す断面図である。この図１４に示されるように、レジスト膜６８を用いて、金属膜６７にパターニングを施して、ウエル領域１Ａ上に形成された金属膜６７を除去して、ウエル領域１Ａを覆う金属膜６７Ａを形成する。
【００９２】
ここで、金属膜６７をウエットエッチングする際は、金属膜６３をエッチングし難く金属膜６７をエッチングしやすい選択性を持たせることが必要である。また、金属膜６７は、プラズマによるドライエッチング法を用いてもよい。これは下部に金属膜６３Ａがあるためシリコン基板１へのダメージを回避できるためである。
【００９３】
そこで、本実施の形態３においては、まず、ウエル領域１Ａ上を覆う金属膜６３Ａを形成し、その後、この金属膜６３Ａを、ウエル領域１Ａ上に位置する絶縁膜６２の保護膜として利用し、金属膜６７をパターニングする。これにより、上記ウエットエッチング法において選択性が確保できずドライエッチング法を適用したとしてもウエル領域１Ａおよびウエル領域１Ｂ上に位置する絶縁膜６２にダメージが加えられることを抑制することができ、形成されるゲート絶縁膜１０、２０とゲート電極Ｇ１、Ｇ２との間でリーク電流の発生を抑制することができる。
【００９４】
その後、金属膜６３Ａ，６７Ａの上面上に、ポリシリコン膜からなる導電膜６９を堆積する。
【００９５】
図１５は、半導体装置３００の製造工程の第４工程を示す断面図である。この図１５に示されるように、ポリシリコン膜６９と金属膜６３Ａ，６７Ａにパターニングを施して、シリコン基板１の表面上に、金属膜１２と導電膜１３とからなゲート電極Ｇ１を形成すると共に、金属膜２２と導電膜２３とからなるゲート電極Ｇ２を形成する。この際、絶縁膜６２のＨｆ−Ｏの化学結合が切断される。
【００９６】
図１６は、半導体装置３００の製造工程の第５工程を示す断面図であり、この図１６に示されるように、ゲート絶縁膜１０、２０を形成する。
【００９７】
なお、半導体装置３００は、上記構成以外の構成は、上記実施の形態１に係る半導体装置１００と同様に構成されているため、上記実施の形態１に係る半導体装置１００およびその製造方法と同様の作用・効果を得ることができる。
【００９８】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
【産業上の利用可能性】
【００９９】
本発明は、半導体装置およびその製造方法、特に、ゲート絶縁膜に高誘電率膜が用いられた半導体装置およびその製造方法に好適である。
【図面の簡単な説明】
【０１００】
【図１】本実施の形態１に係る半導体装置の断面図である。
【図２】半導体装置の製造工程の第１工程を示す断面図である。
【図３】半導体装置の製造工程の第２工程を示す断面図である。
【図４】半導体装置の製造工程の第３工程を示す断面図である。
【図５】半導体装置の製造工程の第４工程を示す断面図である。
【図６】本実施の形態２に係る半導体装置の断面図である。
【図７】半導体装置の製造工程の第１工程を示す断面図である。
【図８】半導体装置の製造工程の第２工程を示す断面図である。
【図９】半導体装置の製造工程の第３工程を示す断面図である。
【図１０】半導体装置の製造工程の第４工程を示す断面図である。
【図１１】本実施の形態３に係る半導体装置の断面図である。
【図１２】半導体装置の製造工程の第１工程を示す断面図である。
【図１３】半導体装置の製造工程の第２工程を示す断面図である。
【図１４】半導体装置の製造工程の第３工程を示す断面図である。
【図１５】半導体装置の製造工程の第４工程を示す断面図である。
【図１６】半導体装置の製造工程の第５工程を示す断面図である。
【符号の説明】
【０１０１】
１Ａ，１Ｂ  ウエル領域、１  シリコン基板、１０  ゲート絶縁膜、１２  金属膜、１３  導電膜、１５  不純物拡散層、２０  ゲート絶縁膜、２２  金属膜、２３  導電膜、２５  不純物拡散層、５０  分離領域、１００，２００，３００  半導体装置、ＳＤ  絶縁膜、Ｔｒ１，Ｔｒ２  トランジスタ。
【図１】
2007318015.tif 000003
【図２】
2007318015.tif 000004
【図３】
2007318015.tif 000005
【図４】
2007318015.tif 000006
【図５】
2007318015.tif 000007
【図６】
2007318015.tif 000008
【図７】
2007318015.tif 000009
【図８】
2007318015.tif 000010
【図９】
2007318015.tif 000011
【図１０】
2007318015.tif 000012
【図１１】
2007318015.tif 000013
【図１２】
2007318015.tif 000014
【図１３】
2007318015.tif 000015
【図１４】
2007318015.tif 000016
【図１５】
2007318015.tif 000017
【図１６】
2007318015.tif 000018