(57)【要約】【課題】はんだリフロー工程を必要とせず、製造工程数およびコストの削減が可能であり、かつ半導体素子の接続信頼性にすぐれた実装構造を提供する。【解決手段】本発明の半導体素子の実装構造は、配線基板と、この配線基板の上にフェイスダウン型に搭載された半導体素子と、前記配線基板の配線層と前記半導体素子の電極端子とを電気的に接続するバンプ状の導電性接続部とを備えた半導体素子の実装構造である。そして、導電性接続部が、ポリオルガノシロキサンと導電性金属粉末をそれぞれ必須成分として含有する導電性シリコーン組成物の硬化物により構成されていることを特徴とする。【選択図】図１
2007157947.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、該配線基板の上にフェイスダウン型に搭載された半導体素子と、前記配線基板の配線層と前記半導体素子の電極端子とを電気的に接続するバンプ状の導電性接続部とを備えた半導体素子の実装構造であり、
前記導電性接続部が、ポリオルガノシロキサンと導電性金属粉末をそれぞれ必須成分として含有する導電性シリコーン組成物の硬化物により構成されていることを特徴とする半導体素子の実装構造。
【請求項２】
前記導電性接続部が、
（Ａ）１分子中に平均０．５個以上のケイ素原子に結合したアルケニル基を有し、２５℃における粘度が５〜１００，０００ｍＰａ・ｓであるポリオルガノシロキサン１００重量部と、
（Ｂ）１分子中に平均２個以上のケイ素原子に結合した水素原子を有するポリオルガノハイドロジェンシロキサンを、前記（Ａ）成分中のケイ素原子結合アルケニル基１モルに対して本成分中のケイ素原子結合水素原子が０．５〜１５モルとなる量と、
（Ｃ）銀粉末５０〜２０００重量部、および
（Ｄ）触媒量の白金系触媒、
を含有する導電性シリコーン組成物の硬化物により構成されていることを特徴とする請求項１記載の半導体素子の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の実装構造に係り、さらに詳しくは、半導体素子が配線基板上にフェイスダウン型に搭載され実装された半導体装置に関する。
【背景技術】
【０００２】
近年、半導体素子をより薄く高密度に実装する方法として、配線層を有する基板上に半導体素子をフェイスアップに搭載し、金線のようなボンディングワイヤを用いて電気的に接続するワイヤボンディング方法に代わり、半導体素子に導電性バンプを形成して配線基板に直接接続するフェイスダウン実装技術が開発されている。
【０００３】
フェイスダウン実装においては、図３に示すように、半導体素子１１をボール状のはんだバンプ（はんだボール）１２を用いて配線基板１３に接続するフリップチップ接続など、用途に応じて様々な接続材料や実装方式が提案されている（例えば、特許文献１、特許文献２参照）。なお、図３において、配線パターンを符号１４で示す。
【０００４】
しかしながら、このようなフリップチップ接続では、半導体素子１１と配線基板１３との熱膨張係数の差に起因する応力が、はんだボール１２の接合部に集中するが、はんだボール１２の接合強度が十分でなく、接続信頼性が低いという問題があった。また、はんだをリフローする工程を必要とするため、製造工程数が多くなるという欠点があった。
【０００５】
そして、接続信頼性を確保するためには、半導体素子１１と配線基板１３との隙間にアンダーフィルと呼ばれる樹脂層１５を形成するなどの方法で、はんだボール１２の接続部ボールを樹脂封止する必要があり、半導体装置の製造コストが高くなるという問題があった。
【特許文献１】特開平７−１６９８７５号公報
【特許文献２】特開平８−２２７９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、これらの問題を解決するためになされたもので、はんだリフロー工程を必要とせず、製造工程数およびコストの削減が可能であり、かつ半導体素子の接続信頼性にすぐれた実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体素子の実装構造は、配線基板と、該配線基板の上にフェイスダウン型に搭載された半導体素子と、前記配線基板の配線層と前記半導体素子の電極端子とを電気的に接続するバンプ状の導電性接続部とを備えた半導体素子の実装構造であり、前記導電性接続部が、ポリオルガノシロキサンと導電性金属粉末をそれぞれ必須成分として含有する導電性シリコーン組成物の硬化物により構成されていることを特徴とする。
【０００８】
本発明の半導体素子の実装構造において、導電性接続部を、（Ａ）１分子中に平均０．５個以上のケイ素原子に結合したアルケニル基を有し、２５℃における粘度が５〜１００，０００ｍＰａ・ｓであるポリオルガノシロキサン１００重量部と、（Ｂ）１分子中に平均２個以上のケイ素原子に結合した水素原子を有するポリオルガノハイドロジェンシロキサンを、前記（Ａ）成分中のケイ素原子結合アルケニル基１モルに対して本成分中のケイ素原子結合水素原子が０．５〜１５モルとなる量と、（Ｃ）銀粉末５０〜２０００重量部、および（Ｄ）触媒量の白金系触媒、を含有する導電性シリコーン組成物の硬化物により構成されていることを特徴とする配線基板と、該配線基板の上にフェイスダウン型に搭載された半導体素子と、前記配線基板の接続端子と前記半導体素子の電極端子とを電気的に接続するバンプ状の導電性接続部とを備えた半導体素子の実装構造であり、前記導電性接続部が、ポリオルガノシロキサンと導電性金属粉末をそれぞれ必須成分として含有する導電性シリコーン組成物の硬化物により構成することができる。
【発明の効果】
【０００９】
本発明の半導体素子の実装構造においては、配線基板と半導体素子とを接続する導電性接続部が、ポリオルガノシロキサンと導電性金属粉末をそれぞれ含有し、はんだなどの金属材料よりも可撓性の良好な導電性シリコーン組成物の硬化物により構成されているので、電気的接続の信頼性が高く、樹脂などのアンダーフィル層を設ける必要がない。また、シリコーン組成物の硬化には比較的低温度での加熱が適用され、はんだリフローのような高温での加熱処理を必要としない。さらに、導電性接続部をスクリーン印刷などにより塗布することができるので、生産性が良好である、製造コストが低い。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について説明する。
【００１１】
本発明の実施形態である半導体素子の実装構造は、図１に示すように、主面に配線パターン１を有する配線基板２と、この配線基板２の上にフェイスダウン型に搭載されたシリコンチップのような半導体素子３を備えており、配線パターン１の接続端子と半導体素子３の電極端子とは、導電性シリコーン組成物の硬化物４から成るバンプ状の導電性接続部を介して電気的・機械的に接続されている。
【００１２】
ここで、導電性シリコーン組成物は、ポリオルガノシロキサンと導電性金属粉末をそれぞれ必須成分として含有するペースト状のものである。このような導電性シリコーンペーストは、配線基板２の配線パターン１の所定の位置（接続端子上）に、ディスペンサを用いて塗布され、あるいはスクリーン印刷により塗布される。そして、そのような塗布部の上に半導体素子３がフェイスダウンで配置された後、加熱するなどの方法で導電性シリコーン組成物が硬化されることにより、導電性接続部が形成される。なお、半導体素子３の電極端子上に導電性シリコーン組成物をディスペンサにより塗布またはスクリーン印刷した後、この半導体素子３を配線基板２の所定の位置にフェイスダウンで配置するようにしてもよい。
【００１３】
また、こうして半導体素子３が実装された配線基板１を、図２に示すように、さらに実装基盤５上に搭載し、同様にして形成された導電性シリコーン組成物の硬化物４を介して電気的に接続するようにしてもよい。
【００１４】
本発明の実施形態において、導電性シリコーン組成物としては、生産性および作業性の観点から、以下に示す各成分を含有する付加反応硬化型導電性ポリオルガノシロキサン組成物であることが好ましい。
【００１５】
すなわち、好ましい実施形態の導電性シリコーン組成物は、（Ａ）１分子中に平均０．５個以上のケイ素原子に結合したアルケニル基を有し、２５℃における粘度が５〜１００，０００ｍＰａ・ｓであるポリオルガノシロキサン１００重量部と、（Ｂ）１分子中に平均２個以上のケイ素原子に結合した水素原子を有するポリオルガノハイドロジェンシロキサンを、前記（Ａ）成分中のケイ素原子結合アルケニル基１モルに対して本成分中のケイ素原子結合水素原子が０．５〜１５モルとなる量と、（Ｃ）銀粉末５０〜２０００重量部、および（Ｄ）触媒量の白金系触媒をそれぞれ含有する。
【００１６】
この実施形態において、（Ａ）成分はベースポリマーであり、ケイ素原子に結合したアルケニル基を１分子中に平均０．５個以上、より好ましくは２個以上有するポリオルガノシロキサンである。１分子中のアルケニル基数の平均値が０．５個未満であると、得られる組成物が十分に硬化しなくなる場合がある。分子構造は特に限定されず、直鎖状でも分岐状でも環状でもよく、またそれらの混合物でもよい。硬化物の機械的強度の点から、直鎖状構造であることが好ましい。
【００１７】
ケイ素原子に結合したアルケニル基としては、ビニル基、アリル基、１−ブテニル基、１−ヘキセニル基などが例示されるが、合成のし易さからビニル基が最も好ましい。これらのアルケニル基は、ポリオルガノシロキサンの分子鎖の末端部と中間部のいずれに存在してもよく、またその両方に存在してもよいが、硬化物に優れた機械的性質を付与するには、少なくとも末端部に存在することが好ましい。
【００１８】
ケイ素原子に結合したアルケニル基以外の有機基としては、メチル基、エチル基、プロピル基、ブチル基、ヘキシル基、ドデシル基などのアルキル基；フェニル基などのアリール基；２−フェニルエチル基、２−フェニルプロピル基などのアラルキル基；クロロメチル基、３，３，３−トリフルオロプロピル基などの置換炭化水素基などが例示される。合成のし易さから、メチル基あるいはフェニル基が好ましい。
【００１９】
（Ａ）成分であるアルケニル基含有のポリオルガノシロキサンの粘度は特に限定されないが、２５℃における粘度が５〜１００，０００ｍＰａ・ｓの範囲にあることが好ましい。２５℃における粘度が５ｍＰａ・ｓ未満であると、物理的特性、例えば硬度、強度などの物性が低下する傾向がある。一方、粘度が１００，０００ｍＰａ・ｓを超えると、組成物の取扱い作業性が低下するため好ましくない。
【００２０】
本発明の実施形態において、（Ｂ）１分子中に平均２個以上のケイ素原子に結合した水素原子を有するポリオルガノハイドロジェンシロキサンは、（Ａ）成分の架橋剤となる成分である。ケイ素原子に結合した水素原子以外の有機基としては、前述の（Ａ）成分におけるアルケニル基以外の基と同様のものが例示される。合成の容易さから、メチル基が最も好ましい。また、このポリオルガノハイドロジェンシロキサンは、直鎖状、分岐状および環状のいずれであってもよい。
【００２１】
（Ｂ）成分であるポリオルガノハイドロジェンシロキサンの配合量は、（Ａ）成分のケイ素原子結合アルケニル基（例えばビニル基）の１モルに対して、（Ｂ）成分中のケイ素原子結合水素原子（Ｓｉ−Ｈ基）が０．５〜１５モル、より好ましくは０．８〜１０モルとなる量である。０．５モル未満では、得られる組成物が十分に硬化しなくなるおそれがある。反対に１５モルを超えると、硬化物が固くなりすぎる。また、硬化後の組成物に未反応のＳｉ−Ｈ基が残留し、硬化物の物理的特性および耐熱性が悪くなる。
【００２２】
実施形態において、（Ｃ）成分の銀粉末は、本組成物を硬化して得られるシリコーン硬化物に導電性を付与するための成分である。（Ｃ）成分としては、純銀または銀合金などの粉末が用いられる。銀合金としては、銀を５０重量％以上、特に７０重量％以上含む銀−銅合金、銀−パラジウム合金があり、その他亜鉛、錫、マグネシウム、ニッケルなどの金属を含有する銀合金が挙げられる。
【００２３】
（Ｃ）成分の形状は特に限定されず、例えば、粒子状、樹枝状、フレーク状、不定形状、あるいはこれらの形状を有する微粉末の混合物であってもよい。高導電性の硬化物を形成するためには、粒子状またはフレーク状の銀粉末を用いることが好ましい。（Ｃ）成分の粒径は、特に限定されないが、好ましくはコールターカウンタ法により測定された平均粒径が０．０１〜５０μｍの範囲であり、より好ましくは１〜２０μｍの範囲である。
【００２４】
純銀または銀合金の粉末の表面を潤滑剤で処理したものを用いてもよい。潤滑剤としては、例えば、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、オレイン酸、ベヘン酸等の飽和又は不飽和の高級脂肪酸；メチルトリメトキシシラン、ビニルトリエトキシシラン、３−グリシドキシプロピルトリメトキシシラン、テトラエトキシシラン等のアルコキシシラン；分子鎖両末端シラノール基封鎖ジメチルシロキサン、分子両末端ジメチルビニル基封鎖ジメチルシロキサンなどの有機ケイ素化合物が挙げられる。
【００２５】
実施形態において（Ｃ）成分である銀粉末の配合量は、（Ａ）成分であるアルケニル基含有ポリオルガノシロキサン１００重量部に対して、５０〜２０００重量部、好ましくは１００〜１５００重量部とする。（Ｃ）銀粉末の配合量が５０重量部未満であると、得られる硬化物の導電性が低下し好ましくない。一方、２０００重量部を超えると、組成物の流動性が著しく低下し、取扱い作業が困難となる。
【００２６】
（Ｄ）成分である白金系触媒は、（Ａ）成分のアルケニル基と（Ｂ）成分のＳｉ−Ｈ基との間の付加反応（ヒドロシリル化反応）を促進する触媒である。この（Ｃ）白金系触媒としては、白金の単体、塩化白金酸、白金−オレフィン錯体、白金−ビニルシロキサン錯体、白金−リン錯体、白金−アルコール錯体、白金黒などが例示される。白金系触媒の配合量は、（Ａ）成分のアルケニル基含有ポリオルガノシロキサンに対し、白金原子に換算して０．１〜１０００ｐｐｍとなる量とする。０．１ｐｐｍより少ないと硬化が十分に進行せず、一方１０００ｐｐｍを超えても、特に硬化速度の向上が期待できない。
【００２７】
実施形態の導電性シリコーン組成物は、以上の（Ａ）〜（Ｄ）の各成分を含有するが、その他の成分として、反応抑制剤（硬化遅延剤）を配合してもよい。反応抑制剤としては、例えば、１−エチニル−１−シクロヘキサノール、２−メチル−３−ブチン−２−オール、３，５−ジメチル−１−ヘキシン−３−オール、２−フェニル−３−ブチン−２−オールなどのアルキンアルコール；３−メチル−３−ペンテン−１−イン、３，５−ジメチル−３−ヘキセン−１−インなどのエンイン化合物；１，３，５，７−テトラメチル−１，３，５，７−テトラビニルシクロテトラシロキサン、１，３，５，７−テトラメチル−１，３，５，７−テトラヘキセニルシクロテトラシロキサン、ベンゾトリアゾールなどが挙げられる。配合量は、（Ａ）成分１００重量部に対して０．００１〜５重量部とすることが好ましい。
【００２８】
また、組成物に接着性を付与するための成分として、テトラメトキシシラン、ビニルトリエトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−メタクリロキシプロピルトリメトキシシランなどのアルコキシシランを配合することができる。このような接着付与成分の配合量は、（Ａ）成分１００重量部に対して０．１〜１０重量部とすることが好ましい。
【００２９】
さらに、硬化前のシリコーン組成物を適当な粘度に調整しかつ硬化物に強度を付与するために、無機充填剤を配合してもよい。無機充填剤としては、ヒュームドシリカ、結晶性シリカ、焼成シリカ、湿式シリカ、ヒュームド酸化チタン、カーボンブラック、およびこれらをオルガノアルコキシシラン、オルガノクロロシラン、オルガノジシラザンなどの有機ケイ素化合物により表面処理したものが挙げられる。無機充填剤の配合量は、（Ａ）成分１００重量部に対して５０重量部以下であることが好ましい。
【００３０】
そして、このような導電性シリコーン組成物を硬化させることにより、ゴム状、硬質のゴム状などの硬化物が形成される。硬化物の体積抵抗率は、１×１０−１Ω・ｃｍ以下であることが好ましい。（Ａ）〜（Ｄ）の各成分と任意成分を混練機により均一に混合することによって、室温でまたは加熱により硬化が進行するが、迅速に硬化させるためには、５０〜２００℃の温度に加熱することが好ましい。
【００３１】
このような導電性シリコーン組成物の硬化物により、配線パターン１（接続端子）と半導体素子３の電極端子との間の導電性接続部を形成することにより、極めて信頼性の高い半導体装置を得ることができる。
【実施例】
【００３２】
以下、実施例を挙げて本発明を具体的に説明するが、本発明は実施例に限定されるものではない。
【００３３】
［調製例］
以下の各成分を均一に混合して、導電性シリコーン組成物を調製した。
（Ａ）成分：直鎖状の分子鎖両末端がジメチルビニルシリル基で封鎖されたビニル基含有ポリジメチルシロキサン（ケイ素原子結合ビニル基含有量が０．０８ｍｍｏｌ／ｇで２５℃における粘度が３０００ｍＰａ・ｓ）１００重量部
（Ｂ）成分：直鎖状の分子鎖両末端がトリメチルシリル基で封鎖されたハイドロジェン基含有ジメチルポリシロキサン（ケイ素原子結合水素原子含有量が９ｍｍｏｌ／ｇで２５℃における粘度が３０ｍＰａ・ｓ）３．０重量部
（Ｃ）成分：平均粒径が１０μｍである粒子状の銀粉末５００重量部
（Ｄ）成分：塩化白金酸のビニルシロキサン錯体（白金原子として１０ｐｐｍ）０．１重量部
その他の成分：反応抑制剤である１−エチニル−１シクロヘキサノール０．００５重量部
【００３４】
得られた導電性シリコーン組成物の体積抵抗率を測定したところ、３×１０−３Ω・ｃｍの値が得られ、優れた導電性を有することがわかった。なお、体積抵抗率の測定は、以下に示すようにして行った。すなわち、シリコーン組成物を厚さ２ｍｍのシート状に成形した後、１５０℃で６０分間加熱して硬化させ、得られたシート状硬化物の体積抵抗率を定電流印加法により測定した。
【００３５】
［実施例１］
調製例で得られた導電性シリコーン組成物を、縦１０ｍｍ×横１０ｍｍのシリコンウェハの電極端子（２００端子）上にスクリーン印刷した。次いで、このシリコンウェハを銅配線パターンを有する配線基板上に搭載し、スクリーン印刷された導電性シリコーン組成物のパターンが銅配線パターンに接するように配置した。その後、１５０℃の温度で１時間加熱して導電性シリコーン組成物を硬化させ、２００個の導電性接続部を形成した。
【００３６】
こうして形成された半導体装置の導電性接続部について、ＪＥＤＥＣ（Level1およびLevel2）に準拠して耐久性試験を行った。ＪＥＤＥＣ/Level1では、８５℃、８５％ＲＨの恒温・恒湿槽に１６８時間収容し、最高温度２６０℃のリフロー炉を通した後、動作を確認した。またＪＥＤＥＣ/Level2では、８５℃、６０％ＲＨの恒温・恒湿槽に１６８時間収容し、最高温度２６０℃のリフロー炉を通した後、動作を確認した。実施例１で得られた半導体装置の導電性接続部は、ＪＥＤＥＣ（Level1およびLevel2）に準拠したいずれの耐久性試験も合格した。
【００３７】
［実施例２］
調製例で得られた導電性シリコーン組成物を、縦３５ｍｍ×横３５ｍｍのシリコンウェハの電極端子（２００端子）上に、ディスペンサを用いて塗布した。次いで、このシリコンウェハを銅配線パターンを有する配線基板上に搭載し、ディスペンサ塗布された導電性シリコーン組成物のパターンが銅配線パターンに接するように配置した。その後、１５０℃の温度で１時間加熱して導電性シリコーン組成物を硬化させ、導電性接続部を形成した。
【００３８】
こうして形成された半導体装置の導電性接続部について、実施例１と同様にしてＪＥＤＥＣ（Level1およびLevel2）に準拠して耐久性試験を行ったところ、いずれの耐久性試験も合格した。
【００３９】
［比較例１］
縦１０ｍｍ×横１０ｍｍのシリコンウェハの電極端子（２００端子）上に、Ｓｎ／Ｐｂはんだボール（直径１５０μｍ）を接合した後、このシリコンウェハを銅配線パターンを有する配線基板上に搭載し、はんだボールが銅配線パターンに当接するように配置した。その後、２６０℃の温度で加熱してはんだをリフローさせ、シリコンウェハの電極端子と銅配線パターンとをはんだを介して接続した。
【００４０】
こうして形成された半導体装置のはんだ接続部について、実施例１と同様にしてＪＥＤＥＣ（Level1およびLevel2）に準拠して耐久性試験を行ったところ、いずれも不合格であった。
【００４１】
［比較例２］
縦３５ｍｍ×横３５ｍｍのシリコンウェハの電極端子（２００端子）上にＳｎ／Ｐｂはんだボール（直径１５０μｍ）を接合した後、このシリコンウェハを銅配線パターンを有する配線基板上に搭載し、はんだボールが銅配線パターンに当接するように配置した。その後、２６０℃の温度で加熱してはんだをリフローさせ、シリコンウェハの電極端子と銅配線パターンとをはんだを介して接続した。
【００４２】
こうして形成された半導体装置のはんだ接続部について、実施例１と同様にしてＪＥＤＥＣ（Level1およびLevel2）に準拠して耐久性試験を行ったところ、いずれも不合格であった。
【産業上の利用可能性】
【００４３】
本発明の半導体素子の実装構造によれば、電気的接続の信頼性が高く、樹脂などのアンダーフィル層を設ける必要がないうえに、はんだリフローのような高温での加熱処理を必要としないので、信頼性の高い半導体装置を低コスト、高効率で得ることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態である半導体素子の実装構造を示す断面図である。
【図２】本発明の別の実施形態である半導体素子の実装構造を示す断面図である。
【図３】従来からの半導体素子の実装構造を示す断面図である。
【符号の説明】
【００４５】
１…配線パターン、２…配線基板、３…半導体素子、４…導電性シリコーン組成物の硬化物、５…実装基盤。
【図１】
2007157947.tif 000003
【図２】
2007157947.tif 000004
【図３】
2007157947.tif 000005