(57)【要約】【課題】  特性ばらつきの要因となるボンディングワイヤを極力短くすると共に、インダクタ成分として線路パターンを形成して内部整合に用いることにより、小型で特性ばらつきの少ない内部整合型トランジスタを提供することを目的とする。【解決手段】  内部整合型トランジスタのパッケージ２を、セラミック製のキャップ１とベース９で構成する。キャップ１の内壁をメタライズした後、線路パターン３を形成する。そして、線路パターン３を、ベース９上に実装されたトランジスタチップ５と、パッケージ２のフィードスルー８とにそれぞれ電気的に接続させ、ＲＦ入出力整合回路の一部とする。特性ばらつきの要因となるボンディングワイヤ６は極力短くする。【選択図】        図１
2007027203.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタチップを実装するベースと、
前記ベースを覆う内壁をメタライズされたセラミック製のキャップと、
前記キャップの内壁に形成され、前記トランジスタチップとパッケージフィードスルーとに電気的に接続された線路パターンとを備えた内部整合型トランジスタ。
【請求項２】
内部整合に用いる集中定数キャパシタまたは高誘電率基板を前記キャップの内壁に実装したことを特徴とする請求項１記載の内部整合型トランジスタ。
【請求項３】
前記キャップの外壁にメタライズを施してパッケージグランドと電気的に接続し、前記線路パターンをマイクロストリップ線路とすることを特徴とする請求項１または請求項２記載の内部整合型トランジスタ。
【請求項４】
前記キャップが、外側の金属と内側のセラミックとを貼り合わせた構造を備えることを特徴とする請求項１または請求項２記載の内部整合型トランジスタ。
【請求項５】
前記キャップのセラミック部分が多層セラミックであり、前記多層セラミックの内部に金属層を備えることを特徴とする請求項１から請求項４のうちのいずれか１項記載の内部整合型トランジスタ。
【請求項６】
前記トランジスタチップの入出力端子上に形成した金属ボールと、
前記金属ボールと前記線路パターンとに電気的に接続された接続材とを備えることを特徴とする請求項１から請求項５のうちのいずれか１項記載の内部整合型トランジスタ。
【請求項７】
前記トランジスタチップの入出力端子上に形成した金属ボールと、
前記金属ボールと前記線路パターンとを電気的に直接接続することを特徴とする請求項１から請求項５のうちのいずれか１項記載の内部整合型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、内部整合型トランジスタに関するものである。
【背景技術】
【０００２】
内部整合型トランジスタは、一般に低インピーダンスであるトランジスタチップをパッケージ内部の整合成分を用いてマイクロ波回路の伝送線路の特性インピーダンス（通常は５０Ω）に近付けるよう整合させるトランジスタであり、整合成分としては、パッケージ内部に配置し、相互に接続したボンディングワイヤや集中定数キャパシタ、ストリップライン線路等を通常用いる。
従来のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の内部整合型トランジスタとしては、パッケージ内部に誘電体基板を配置してその上に形成した線路（マイクロストリップ線路パターン）で内部整合する構造を有した、高出力トランジスタ用パッケージが提供されている（例えば、特許文献１参照）。
【０００３】
特許文献１記載の方式では、ボンディングワイヤのワイヤ長さを最小に抑えることが可能であり、製造ばらつきに起因した電気特性ばらつきを抑制する効果はある。しかし、基板誘電率、厚さ、帯域から決まる内部整合基板パターンサイズをパッケージ内に実装するスペースが必要であり、小型高密度実装と特性ばらつき抑制とを同時に実現するのは困難であった。
特に、比較的低い帯域（１．２〜１．４ＧＨｚのＬ帯等）の大出力トランジスタ等で、このような誘電体基板パターンを内部整合に用いると、パッケージが１ｃｍ角を越える大きなものとなってしまい、近年の小型高密度実装送受信モジュール等に用いるのは現実的ではなかった。
【０００４】
【特許文献１】特開平０５−２１１２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の内部整合型トランジスタは通常、パッケージ内部の基板上パターンとボンディングワイヤ、集中定数キャパシタで内部整合されており、ワイヤ高さ（長さ）のばらつきがトランジスタの特性ばらつきの原因となっていた。この傾向は高出力小型トランジスタで特に顕著であり、通常の製造ばらつきでワイヤ高さ管理をしたのでは、トランジスタの特性ばらつきを充分に抑制できなかった。従って、レーダシステム等で許容可能なトランジスタ特性のばらつきを達成するためには、トランジスタの選別等の歩留まり低下措置を講じる必要があった。
その一方で、前述のように、特許文献１の方法では内部整合型トランジスタのパッケージの小型化に難点があり、小型で特性ばらつきの小さい内部整合型トランジスタの実現という課題があった。
【０００６】
この発明は上記のような課題を解消するためになされたもので、特性ばらつきの要因となるボンディングワイヤを極力短くすると共に、インダクタ成分として線路パターンを形成して内部整合に用いることにより、小型で特性ばらつきの少ない内部整合型トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る内部整合型トランジスタは、トランジスタチップを実装するベースと、前記ベースを覆う内壁をメタライズされたセラミック製のキャップと、前記キャップの内壁に形成され、前記トランジスタチップとパッケージフィードスルーとに電気的に接続された線路パターンとを備えている。
【発明の効果】
【０００８】
この発明によれば、インダクタ成分として線路パターンをパッケージのキャップ内壁に形成することにより、内部整合型トランジスタの特性ばらつきの改善と小型化とを同時に実現することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１について説明する。図１は、この発明の実施の形態１に係る内部整合型トランジスタの断面図であり、キャップ内壁パターンを整合に用いた内部構造の一例を示している。実施の形態１では、内部整合型トランジスタのキャップ１の内壁に線路パターン３を形成し、パッケージ２の内部に実装されたトランジスタチップ５とパッケージ２のフィードスルー８とにそれぞれ電気的に接続させ、ＲＦ入出力整合回路の一部とすることにより、内部整合型トランジスタの高密度実装を実現する。
【００１０】
図１において、内部整合型高出力トランジスタのパッケージ２は、通常、ベース９とキャップ１とを有している。キャップ１がセラミックキャップの場合に、キャップ１の内壁にメタライズを施す。そして、メタライズしたキャップ１の内壁に線路パターン３を形成し、内部整合の一部とする。即ち、通常インダクタ成分としてボンディングワイヤ６主体で行われる内部整合を、ボンディングワイヤ６の代わりに線路パターン３を用いて行う。ベース９に実装されたＦＥＴ等のトランジスタチップ５の入出力端子の一部は、ボンディングワイヤ６で引き出され、内部整合成分であるキャパシタ７等を経てフィードスルー８に接続される。
【００１１】
出力があまり高くなくパッケージ寸法に余裕がある場合は、内部整合成分としてキャパシタの他に基板が実装されその上の線路パターンがインダクタの役割を果たす場合もあるが、小型高出力の場合はインダクタ成分はボンディングワイヤ６自身が担うことが多く、その長さ制御に製造性の限界があることから整合ばらつきの原因になる。実施の形態１ではボンディングワイヤ６は極力短く抑え、速やかにキャップ１内壁の線路パターン３に接続する。これによって、ベース９の上に基板上の線路パターンを形成する場合よりも、更に小型化が可能になる。
【００１２】
計算によると、長さ１．２５ｍｍ（高さ０．５ｍｍ程）で５０μΦのボンディングワイヤは、「厚さ０．２５ｍｍ、比誘電率２．３のセラミックキャップ上の幅０．５ｍｍ、長さ３ｍｍ程度のマイクロストリップ線路（線路パターン３）」と同程度のインダクタンスになり、内部整合のインダクタ成分として代替できる。これは、セラミックパッケージ内の寸法関係で実現し易い長さである。
【００１３】
メタライズとしては、セラミック上への金属薄膜形成や、セラミック中への金属拡散等が挙げられる。また、セラミックパッケージ内壁にパターニングするには、メタライズを施した各層のセラミックを焼成して一体化し、その上で無電解メッキを用いる、等の方法が考えられる。
【００１４】
以上のように、この実施の形態１によれば、従来よりもパッケージ２内部の高密度実装が可能となり、内部整合型トランジスタのパッケージ２の小型化を実現できる。また、一般に寸法制御性に限界があり、高周波高出力トランジスタの内部整合インダクタ成分としてばらつきが問題となるボンディングワイヤ６を極力短くすると共に、その代わりの内部整合のインダクタ成分として、キャップ１内壁に線路パターン３を形成することにより、内部整合型トランジスタの電気（高周波）特性のばらつき抑制、ひいては歩留向上を図ることができる。
【００１５】
実施の形態２．
以下、この発明の実施の形態２について説明する。図２は、この発明の実施の形態２に係る内部整合型トランジスタの断面図であり、キャップ内壁に配置した集中定数部品を有する内部構造の一例を示している。実施の形態２では、内部整合型トランジスタのキャップ１内壁に線路パターン３だけではなく、集中定数部品（通常はキャパシタまたは高誘電率基板）も配置する。その他の構成は、実施の形態１（図１）と同様であるので、説明を省略する。
【００１６】
内部整合回路のキャパシタ成分は、特別高誘電率なキャップ材を用いない限り、キャップ内壁上のパターンで形成することは困難である。キャップの厚さ、誘電率、面積から可能なキャパシタンスの値では、内部整合用に用いるものに比べて値が小さ過ぎるからである。そこで、図２において、キャパシタ７をパッケージ２のベース９側でなくキャップ１の内壁に実装する。これによって、更に高密度実装が可能になると共に、内部整合成分のレイアウトの自由度が大幅に向上する。なお、キャパシタ７は、高誘電率基板であってもよい。
【００１７】
以上のように、この実施の形態２によれば、集中定数部品であるキャパシタ７をキャップ１の内壁に実装することにより、更なる高密度実装を可能にすると共に、パッケージ２内部のレイアウト設計の自由度を大幅に向上させることができる。
【００１８】
実施の形態３．
以下、この発明の実施の形態３について説明する。図３は、この発明の実施の形態３に係る内部整合型トランジスタの断面図であり、キャップ内壁パターンと外壁メタライズを有する内部構造の一例を示している。実施の形態３では、キャップ１の外壁にメタライズ４を施し、パッケージ２のグランドと電気的に接続することで、キャップ１内壁の線路パターン３をマイクロストリップ線路とする。その他の構成は、実施の形態１（図１）と同様であるので説明を省略する。
【００１９】
上記の場合、線路パターン３がグランドであるメタライズ４と共に安定した分布定数線路を形成し、ベース９側実装部品からの電磁界の影響を受けにくくなる。また、パッケージ２外部に対しては、メタライズ４が電界シールドの役割を果たすので外部からの電磁界の影響も受けにくくなり、トランジスタとしてより安定した電気特性を実現することができる。メタライズ４は線路パターン３と同様にキャップ１とベース９側の接触面で電気的に接続させる。この構造の場合には、キャップ１内壁側にグランド線路を形成することで、コプレーナ線路（同一層に信号線とグランドを配置した線路）も形成可能になる。
【００２０】
以上のように、この実施の形態３によれば、キャップ１内壁に形成した線路パターン３を、キャップ１外壁のメタライズ４、即ちグランドパターンと一体でマイクロストリップ線路とすることで、線路パターン３からの電界の方向性を安定させることができる。その結果、通常定量的設計が非常に困難なパッケージ２内部の他部品との距離（干渉）による特性の乱れの要素を、減少させることができる。更に、パッケージ２外部からの電波（高周波）からの干渉（カップリング）の影響も遮断してアイソレーションを確保し、トランジスタとして設計困難な要素を減少させると共に、高周波送受信モジュールでの高密度実装を可能とする効果がある。
【００２１】
実施の形態４．
以下、この発明の実施の形態４について説明する。図４は、この発明の実施の形態４に係る内部整合型トランジスタの断面図であり、金属とセラミックの二重構造キャップを有する内部構造の一例を示している。実施の形態４では、キャップ１として金属１０（外側）とセラミック１１（内側）を張り合わせた構造の二重構造のキャップ１を用いる。その他の構成は、実施の形態１（図１）と同様であるので説明を省略する。
【００２２】
上記の場合、実施の形態３と同様の効果が得られる。更に、キャップ１の外側が金属１０であるので、ベース９側との接続をシームシール（溶接封止）で行うことが可能となり、気密パッケージが実現できる。従って、より厳しい環境条件（例えば、高湿度）下での使用が可能となる。
【００２３】
キャップ１のセラミック１１と金属１０の張り合わせは、ベース９側で用いられているのと同様、ロウ付け等で行うことができる。また、セラミック１１は、天井部と側面部で分割して作成した後に、それぞれを金属１０側に貼り付ける。従って、両者の間に隙間が生じることもあり得るが、セラミック（天井部）−セラミック（側面部）間の電気的接続は、リボン接続や半田付け等の各種接続で確保することができる。
【００２４】
以上のように、この実施の形態４によれば、実施の形態３の効果に加えて、シームシール化を可能とすることにより、気密パッケージを備えた内部整合型トランジスタを実現することができる。従って、多用な環境条件に対応した高周波送受信モジュール設計を可能とする効果がある。
【００２５】
実施の形態５．
以下、この発明の実施の形態５について説明する。図５は、この発明の実施の形態５に係る内部整合型トランジスタの断面図であり、多層セラミック式キャップを有する内部構造の一例を示している。実施の形態５では、キャップ１のセラミック部分に多層セラミック１２を使用し、キャップ１内壁の線路パターン３だけでなく、多層セラミック１２の内部に設けた金属層（内層線路１３）も内部整合の一部として使用する（トリプレート線路構造等）。その他の構成は、実施の形態１（図１）と同様であるので説明を省略する。
【００２６】
高周波線路として安定した構造にするために、パッケージ１の外壁は実施の形態３と同様にメタライズ４を施すとよいが、必須ではない。また、多層セラミック１２を、実施の形態４のセラミック１１の代わりに、金属１０に貼り付ける構造としてもよい。これによって送受信モジュールでの実装密度は更に向上し、内部整合型回路設計の自由度も一層向上する。各層間の電気的接続はビアホール等で行うことができる。
【００２７】
以上のように、この実施の形態５によれば、キャップ１のセラミック部分を多層セラミック１２とし、多層セラミック１２に内層線路１３を設けている。その結果、更なる高密度実装を可能にすると共に、パッケージ２内部のレイアウト設計の自由度を大幅に改善することができる。
【００２８】
実施の形態６．
以下、この発明の実施の形態６について説明する。図６は、この発明の実施の形態６に係る内部整合型トランジスタの断面図であり、金属ボールと接続材による整合回路を有する内部構造の一例を示している。実施の形態６では、トランジスタチップ５やキャパシタ７等のパッケージ２内に実装する部品について、その入出力端子（場合によってはグランドも）上に金等の金属ボール１４を形成する。そして、板状またはブロック状の接続材１５（金属製または表面メタライズ）と、金属ボール１４とをボールグリッドの様に接続する。同接続が、ボンディングワイヤ６による入出力（場合によってはグランドの引き出しも）に代わる構造となる。その他の構成は、実施の形態１（図１）と同様であるので説明を省略する。
【００２９】
以上のように、この実施の形態６によれば、特性ばらつきの最も大きな要因となるボンディングワイヤ６を用いないので、内部整合型トランジスタの電気特性が安定する。そして、この内部整合型トランジスタを用いた装置（例えば、マイクロ波送受信モジュール等）の製造性が向上し、調整時間の削減等から全体としての歩留向上、製造コストの抑制に効果が期待できる。
【００３０】
実施の形態７．
以下、この発明の実施の形態７について説明する。図７は、この発明の実施の形態７に係る内部整合型トランジスタの断面図であり、金属ボールとそれに直接接続するキャップ内壁パターンを有する内部構造の一例を示している。実施の形態７では、実施の形態６の接続材１５を用いるのでなく、キャップ１そのものの天井高さを低くして、トランジスタチップ５等の実装部品を金属ボール１４を介してキャップ１内壁の線路パターン３に直接接続する（フリップフロップのような接続）。その他の構成は、実施の形態６（図６）と同様であるので説明を省略する。
【００３１】
以上のように、この実施の形態７によれば、実施の形態６の効果に加えて、接続材１５を用いないので、内部整合型トランジスタのレイアウト設計の自由度を向上させることができる。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１に係る内部整合型トランジスタの断面図であり、キャップ内壁パターンを整合に用いた内部構造の一例を示している。
【図２】この発明の実施の形態２に係る内部整合型トランジスタの断面図であり、キャップ内壁に配置した集中定数部品を有する内部構造の一例を示している。
【図３】この発明の実施の形態３に係る内部整合型トランジスタの断面図であり、キャップ内壁パターンと外壁メタライズを有する内部構造の一例を示している。
【図４】この発明の実施の形態４に係る内部整合型トランジスタの断面図であり、金属とセラミックの二重構造キャップを有する内部構造の一例を示している。
【図５】この発明の実施の形態５に係る内部整合型トランジスタの断面図であり、多層セラミック式キャップを有する内部構造の一例を示している。
【図６】この発明の実施の形態６に係る内部整合型トランジスタの断面図であり、金属ボールと接続材による整合回路を有する内部構造の一例を示している。
【図７】この発明の実施の形態７に係る内部整合型トランジスタの断面図であり、金属ボールとそれに直接接続するキャップ内壁パターンを有する内部構造の一例を示している。
【符号の説明】
【００３３】
１  キャップ、２  パッケージ、３  線路パターン、４  メタライズ、５  トランジスタチップ、６  ボンディングワイヤ、７  キャパシタ、８  フィードスルー、９  ベース、１０  金属、１１  セラミック、１２  多層セラミック、１３  内層線路、１４  金属ボール、１５  接続材。
【図１】
2007027203.tif 000003
【図２】
2007027203.tif 000004
【図３】
2007027203.tif 000005
【図４】
2007027203.tif 000006
【図５】
2007027203.tif 000007
【図６】
2007027203.tif 000008
【図７】
2007027203.tif 000009