(57)【要約】【課題】セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られる配線基板及びその製造方法を提供することを目的とする。【解決手段】  本発明の配線基板１は、コア基板ＣＢに収容されたセラミック副コア３の導体パッド３１において、その表面にＣｕメッキ層が形成され、且つ、Ｃｕメッキ層の表面が高分子材料との密着性を向上させるためのＣｕ表面化学処理が施された処理面とされ、処理面に配線積層部Ｌ１，Ｌ２の最下層の誘電体層Ｂ１１，Ｂ２１及びそれに貫通形成されたビア導体６が接触してなることを特徴とする。【選択図】        図８
2007027683.tif 000002
【特許請求の範囲】
【請求項１】
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、前記セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板であって、
前記導体パッドの表面にはＣｕメッキ層が形成され、且つ、当該Ｃｕメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされ、当該処理面に前記配線積層部の最下層の前記誘電体層及びそれに貫通形成されたビア導体が接触してなることを特徴とする配線基板。
【請求項２】
前記処理面が、前記表面化学処理としてＣｕ粗化処理が施された粗化面である請求項１に記載の配線基板。
【請求項３】
前記処理面が、前記表面化学処理としてＣｕとＳｎを含む合金からなる接着層の形成処理が施された接着層形成面である請求項１に記載の配線基板。
【請求項４】
主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部を有するコア本体と、
コア主面上に導体パッドが形成され、該副コア収容部の内部に収容されたセラミック副コアと、
を含むコア基板と、
該コア基板の主面上に形成され、ビア導体が貫通形成された誘電体層と、導体層とを交互に積層してなる配線積層部と
を備える配線基板であって、
前記導体パッドの表面にはオーバーコート層が形成され、且つ、当該オーバーコート層の表面が粗化面とされ、前記配線積層部の前記コア基板上に位置する前記誘電体層及びそれに貫通形成された前記ビア導体が当該粗化面に接触してなることを特徴とする配線基板。
【請求項５】
前記オーバーコート層は、前記導体パッドの上面部分のみが前記粗化面とされてなる請求項４に記載の配線基板。
【請求項６】
前記オーバーコート層はＣｕからなる層とされてなる請求項４または５に記載の配線基板。
【請求項７】
前記導体パッドは、Ｃｕとは異なる金属を主成分とする金属材料から構成されてなる請求項１ないし３，６のいずれか１項に記載の配線基板。
【請求項８】
前記導体パッドは、Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｍｏ，Ｗのうち少なくともいずれかを主成分とする請求項７に記載の配線基板。
【請求項９】
前記導体パッドは、Ｃｕを主成分とし、且つ、前記Ｃｕメッキ層よりもＣｕ含有量の低い金属材料から構成されてなる請求項１ないし３，６のいずれか１項に記載の配線基板。
【請求項１０】
前記セラミック副コアは、前記コンデンサとして、直流的に互いに分離された第１電極導体薄膜と第２電極導体薄膜とが誘電体薄膜を挟んで交互に成膜された薄膜コンデンサを一方の主面に有してなり、
当該薄膜コンデンサの表面に形成された前記導体パッドは、Ａｇ，Ｐｔ，Ａｕのいずれかを主成分とする成膜層で構成され、その表面に前記Ｃｕメッキ層が形成されてなる請求項１ないし３，６ないし９のいずれか１項に記載の配線基板。
【請求項１１】
前記セラミック副コアは、その全体が前記コンデンサとして、直流的に互いに分離された第１電極導体層と第２電極導体層とが、セラミックからなる誘電体層を挟んで交互に積層された積層セラミックコンデンサとされてなり、
当該積層セラミックコンデンサに接続された前記導体パッドは、ＮｉまたはＡｇを主成分とするメタライズパッドで構成され、その表面に前記Ｃｕメッキ層が形成されてなる請求項１ないし３，６ないし９のいずれか１項に記載の配線基板。
【請求項１２】
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、前記セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板の製造方法であって、
前記導体パッドの表面にＣｕメッキ層が形成された前記セラミック副コアを前記副コア収容部内に収容する副コア収容工程と、
前記セラミック副コアが収容された前記コア基板の主面上に前記誘電体層と前記導体層とを交互に積層して前記配線積層部を形成する配線積層工程と、
をこの順に含み、且つ、
前記副コア収容工程前、または、前記副コア収容工程と前記配線積層工程の間に、前記導体パッドの表面に形成された前記Ｃｕメッキ層に対し、高分子材料との密着性を向上させるための表面化学処理を施す表面処理工程を含むことを特徴とする配線基板の製造方法。
【請求項１３】
前記表面処理工程における前記表面化学処理は、前記Ｃｕメッキ層の表面を粗化面とするＣｕ粗化処理である請求項１２に記載の配線基板の製造方法。
【請求項１４】
前記表面処理工程における前記表面化学処理は、前記Ｃｕメッキ層の表面を接着層形成面とするＣｕとＳｎを含む合金からなる接着層の形成処理である請求項１２に記載の配線基板の製造方法。
【請求項１５】
前記副コア収容工程前に、前記セラミック副コアが有する前記導体パッドの表面に前記Ｃｕメッキ層を形成するパッドメッキ工程を含む請求項１２ないし１４のいずれか１項に記載の配線基板の製造方法。
【請求項１６】
前記副コア収容工程前に、前記コア本体の主面間を貫通する貫通孔として形成された前記副コア収容部の第２主面側の開口を、表面に粘着剤を有するシート材で、該粘着剤が前記副コア収容部の内側に露出するように塞ぐ閉塞工程を含み、
前記副コア収容工程では、前記セラミック副コアを、前記副コア収容部の第１主面側の開口から収容するとともに前記粘着剤に固着させ、
前記副コア収容工程後に、前記コア本体と前記セラミック副コアの隙間に充填樹脂を注入して硬化させる充填硬化工程を含む請求項１２ないし１５のいずれか１項に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックで構成されたセラミック副コアが収容されたコア基板を備える配線基板及びその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体集積回路素子（以下「ＩＣチップ」という）が搭載される配線基板には、ＩＣチップのスイッチングノイズの低減や動作電源電圧の安定化を図るために、コンデンサを配設することが行われている。コンデンサを配線基板に設ける場合、ＩＣチップとコンデンサとの間の配線長が長くなるほど配線のインダクタンス成分が増加して、上記の効果を十分に得ることが難しくなることから、コンデンサはなるべくＩＣチップの近傍に設けるほうが望ましい。そこで、特許文献１では、ＩＣチップの直下領域となるコア基板内に、コンデンサが組込まれたセラミック副コアを収容した構造を有する配線基板が提案されている。
【０００３】
【特許文献１】特開２００５−３９２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のようなコンデンサが組込まれたセラミック副コアは、コンデンサに接続された導体パッドを主面に有するが、配線積層部に形成された導体パターンやビア導体と材料が異なる等の理由から、導体パッドに対して配線積層部の形成に用いられるような粗化技術等が適用できず、セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られず、製造時や製品において不具合を生じるおそれがある。
【０００５】
本発明は、上記問題を鑑みて為されたものであり、セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られる配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段及び発明の効果】
【０００６】
上記課題を解決するため、本発明の配線基板は、
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板であって、
導体パッドの表面にはＣｕメッキ層が形成され、且つ、当該Ｃｕメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされ、当該処理面に配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体が接触してなることを特徴とする。
【０００７】
また、当該配線基板を製造するため、本発明の配線基板の製造方法は、
導体パッドの表面にＣｕメッキ層が形成されたセラミック副コアを副コア収容部内に収容する副コア収容工程と、
セラミック副コアが収容されたコア基板の主面上に誘電体層と導体層とを交互に積層して配線積層部を形成する配線積層工程と、
をこの順に含み、且つ、
副コア収容工程前、または、副コア収容工程と配線積層工程の間に、導体パッドの表面に形成されたＣｕメッキ層に対し、高分子材料との密着性を向上させるための表面化学処理を施す表面処理工程を含むことを特徴とする。
【０００８】
上記本発明によると、導体パッドの表面にＣｕメッキ層が形成されることにより、配線積層部の最下層の誘電体層に貫通形成されたビア導体（通常、同じＣｕメッキにより形成される）との密着性が向上する。それに加えて、Ｃｕメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされることにより、配線積層部の最下層の誘電体層との密着性が向上する。このようにして、導体パッドに誘電体層及びビア導体が良好に密着するため、製造時や製品において不具合を生じるおそれを解消することができる。なお、かかるＣｕメッキ層は、副コア収容工程前に、セラミック副コアが有する導体パッドの表面にＣｕメッキ層を形成することで得ることができる（パッドメッキ工程）。
【０００９】
また、導体パッドは、Ｃｕとは異なる金属を主成分とする金属材料（例えば、Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｍｏ，Ｗのうち少なくともいずれかを主成分とする金属材料）で構成されていることが、上記効果を得るうえで有効である。導体パッドがこのような金属材料で構成されていると、表面化学処理を直接適用できず、上記効果を得ることができないためにＣｕメッキ層を設ける必要があるからである。一方、導体パッドは、Ｃｕを主成分とし、且つ、Ｃｕメッキ層よりもＣｕ含有量の低い金属材料から構成されてなる場合も、上記効果を得るうえで有効である。すなわち、導体パッド（例えば、Ｃｕメタライズからなるパッド）に対し、それよりもＣｕ含有量の高いＣｕメッキ層を表面に形成することで、導体パッドに直接表面化学処理を施す場合よりも、表面化学処理により得られる誘電体層の密着効果を更に向上させることができるからである。
【００１０】
表面化学処理には、第１の態様として、Ｃｕメッキ層の表面を粗化面（処理面）とするＣｕ粗化処理を適用できる。Ｃｕ粗化処理としては、公知のマイクロエッチング法や黒化処理等の方法を用いることができる。Ｃｕメッキ層の表面が粗化面とされることで、アンカー効果により配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性が十分なものとなる。
【００１１】
または、表面化学処理には、第２の態様として、Ｃｕメッキ層の表面を接着層形成面（処理面）とするＣｕとＳｎを含む合金からなる接着層の形成処理を適用できる。これによれば、Ｃｕメッキ層の表面を粗化させることなく、配線積層部の最下層の誘電体層との密着性を十分なものとすることができる。具体的には、接着層は、ＣｕとＳｎに加えて第３の金属（Ａｇ，Ｚｎ，Ａｌ，Ｔｉ，Ｂｉ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ａｕ，Ｐｔから選ばれる少なくとも１種の金属）からなる合金を含むものとすることができる。
【００１２】
セラミック副コアに組込まれたコンデンサの第１の態様としては、セラミック副コアが、直流的に互いに分離された第１電極導体薄膜と第２電極導体薄膜とが誘電体薄膜を挟んで交互に成膜された薄膜コンデンサを一方の主面に有している態様とすることができる。そして、薄膜コンデンサの表面に形成された導体パッドは、Ａｇ，Ｐｔ，Ａｕのいずれかを主成分とする成膜層で構成され、その表面にＣｕメッキ層が形成された構成とすることができる。このような薄膜コンデンサは、例えば、一般的な成膜技術による成膜と、フォトリソグラフィ技術によるパターニングとを繰り返すことで製造できるものであり、それに含まれる電極導体薄膜や表面の導体パッドは、例えばＡｇ，Ｐｔ，Ａｕ等の金属を用いたスパッタリングや真空蒸着などの気相成膜法により形成することができる。しかしながら、導体パッドがＡｇ，Ｐｔ，Ａｕのいずれかを主成分とする成膜層で構成される場合、表面化学処理を直接適用できないため、表面にＣｕメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。
【００１３】
また、上記のような薄膜コンデンサは、土台となるセラミックの基体の主面上に形成されるが、基体内部や主面（薄膜コンデンサを有していない側の主面）にビアやパッド等の導体層が形成される場合、基体をなすセラミックの材料（アルミナ，窒化珪素，窒化アルミニウム等）によっては、その焼成温度でも溶融・流出しない高融点金属のＭｏやＷなどに導体層の材料が制限されることがある。しかしながら、セラミック副コアの薄膜コンデンサを有していない側の主面に形成された導体パッドがＭｏまたはＷを主成分とするメタライズパッドである場合、表面化学処理を直接適用できないため、その表面にＣｕメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。また、導体パッドの表面にＮｉメッキ層及びＣｕメッキ層をこの順に形成することで、Ｃｕメッキ層を導体パッドにより強固に形成できる。
【００１４】
セラミック副コアに組込まれたコンデンサの第２の態様としては、セラミック副コアの全体が、直流的に互いに分離された第１電極導体層と第２電極導体層とが、それらと同時焼成されたセラミックからなる誘電体層を挟んで交互に積層された積層セラミックコンデンサとされた態様とすることができる。そして、積層セラミックコンデンサに接続された導体パッドは、ＮｉまたはＡｇを主成分とするメタライズパッドで構成され、その表面にＣｕメッキ層が形成された構成とすることができる。セラミックコンデンサに接続された導体パッドがＮｉまたはＡｇを主成分とするメタライズパッドである場合、表面化学処理を直接適用できないため、その表面にＣｕメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。
【００１５】
また、本発明の配線基板は、
主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部を有するコア本体と、
コア主面上に導体パッドが形成され、該副コア収容部の内部に収容されたセラミック副コアと、
を含むコア基板と、
該コア基板の主面上に形成され、ビア導体が貫通形成された誘電体層と、導体層とを交互に積層してなる配線積層部と
を備える配線基板であって、
導体パッドの表面にはオーバーコート層が形成され、且つ、当該オーバーコート層の表面が粗化面とされ、配線積層部のコア基板上に位置する誘電体層及びそれに貫通形成されたビア導体が当該粗化面接触してなることを特徴とする。
【００１６】
上記本発明によると、導体パッドの表面を覆うオーバーコート層の表面が粗化面とされることで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性が向上する。このようにして、導体パッドに誘電体層及びビア導体が良好に密着するため、製造時や製品において不具合を生じるおそれを解消することができる。
【００１７】
ここで、オーバーコート層は、金属材料により構成することができ、例えばメッキ法（電解メッキ，化学メッキ，物理蒸着，化学蒸着など）により形成されたメッキ層（特にはＣｕメッキ層）とすることができる。また、オーバーコート層がビア導体と同材料（例えばＣｕからなる層）で構成されることで、両者の間の密着がより強固なものとなる。
【００１８】
また、オーバーコート層は、導体パッドの上面部分のみを粗化面とすることができる。これによれば、オーバーコート層は、粗化面とされた上面部分においては誘電体層およびビア導体との十分な密着を図りつつ、導体パッドの側面部分においてはボイド（空隙）等を有さない良好な誘電体層を得ることができる。すなわち、粗化面とされていない側面部分へ誘電体材料が回り込みやすくなることから、良好な誘電体層を得ることができる。このような上面のみの粗化面は、例えば機械的研磨によって得ることができる。
【発明を実施するための最良の形態】
【００１９】
＜配線基板の第１実施形態＞
本発明の配線基板の第１実施形態を、図面を参照しながら説明する。図１は、配線基板１の断面構造を概略的に表す図である。なお、本実施形態において板状の部材は、図中で上側に表れている面を第１主面ＭＰ１とし、下側に表れている面を第２主面ＭＰ２とする。配線基板１は、コア基板ＣＢのうち半田バンプ７の下部領域に、薄膜コンデンサ３Ｃが第１主面ＭＰ１側に形成されたセラミック副コア３を有しており、半導体集積回路素子（ＩＣチップ）Ｃのスイッチングノイズの低減や動作電源電圧の安定化を図るうえで、ＩＣチップＣと薄膜コンデンサ３Ｃとの間の配線長の短縮化により、配線のインダクタンス成分の減少に寄与している。また、高分子材料からなるコア本体２よりも線膨張係数の小さいセラミックからなるセラミック副コア３が、コア基板ＣＢのうち半田バンプ７の下部領域に設けられることにより、ＩＣチップＣとの線膨張係数差を縮減し、熱応力による断線等を生じ難くしている。以下、詳細な説明を行う。
【００２０】
図２は、ＩＣチップＣと主基板（マザーボード等）ＧＢとの間に配置された配線基板１を表す図である。ＩＣチップＣは、信号端子，電源端子，グランド端子を第２主面に有し（図示せず）、配線基板１の第１主面ＭＰ１に形成された半田バンプ７（Ｐｂ−Ｓｎ系，Ｓｎ−Ａｇ系，Ｓｎ−Ｓｂ系，Ｓｎ−Ｚｎ系の半田等）にフリップチップ接続されている。また、ＩＣチップＣと配線基板１の第１主面ＭＰ１の間には、半田バンプ７の熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材（図示せず）が充填形成される。他方、主基板（マザーボード等）ＧＢは、セラミック粒子や繊維をフィラーとして強化された高分子材料を主体に構成されており、配線基板１の第２主面ＭＰ２に形成された半田ボールＢＬを介して端子パッド５６（図１参照）に接続されている。
【００２１】
図３は、配線基板１の第１主面ＭＰ１を表す図である。半田バンプ７は、格子状（あるいは千鳥状でもよい）に配列しており、このうち、中央部には電源端子７ａとグランド端子７ｂとが互い違いに配置され、また、これらを取り囲む形で信号端子７ｓが配置されている。これらは、ＩＣチップＣの端子に対応する。
【００２２】
コア本体２は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で板状に構成される。そして、半田バンプ７の下部領域を含む位置には、主面ＭＰ１，ＭＰ２間を貫通する副コア収容部２５（貫通孔）が形成され、その内部には板状のセラミック副コア３が収容され、コア基板ＣＢを為している。
【００２３】
セラミック副コア３は、薄膜コンデンサ３Ｃを第１主面ＭＰ１側に有している。薄膜コンデンサ３Ｃは、コンデンサを形成する複数の誘電体薄膜３８と複数の電極導体薄膜３６，３７とが交互に積層されたものである。電極導体薄膜３６，３７には、電源端子７ａに対応する電源側電極導体薄膜とグランド端子７ｂに対応するグランド側電極導体薄膜との互いに直流的に分離された２種類が存在し、誘電体薄膜３８により隔てられた形で積層方向に交互に配列している。
【００２４】
このような薄膜コンデンサ３Ｃは、周知の成膜技術による成膜と、周知のフォトリソグラフィ技術によるパターニングとを繰り返すことで製造できる。電極導体薄膜３６，３７は、例えばＡｇ，Ａｕ，Ｐｔ等の金属（本実施形態ではＰｔ）で構成でき、スパッタリングや真空蒸着などの気相成膜法にて形成される。他方、誘電体薄膜３８は、酸化物あるいは窒化物などで構成され、高周波スパッタリング，反応性スパッタリング，化学気相堆積法（Chemical Vapor Deposition：ＣＶＤ）などの気相成膜法により形成される。また、酸化物（ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム，チタン酸ストロンチウム，チタン酸鉛の１種又は２種以上）で構成される場合、いわゆるゾルゲル成膜法などの化学溶液成膜法（Chemical Solution Deposition：ＣＳＤ）にて形成することもできる。
【００２５】
具体的には、薄膜コンデンサ３Ｃは、例えば図１０〜図１２のような工程に従って製造することができる。まず、工程Ｃ１では、セラミック基体３４の主面上に金属薄膜３６７を成膜する。そして、工程Ｃ２に進み、金属薄膜３６７のうち電源用またはグランド用に対応する貫通導体３２の周囲をドーナツ状にエッチングし、貫通導体３２と電極導体薄膜３６とを分離する。これを上部から見た図を図１２（Ａ）に示す。続いて、工程Ｃ３に進み、電極導体薄膜３６の全面を覆うように誘電体薄膜３８を例えばゾルゲル法で成膜し、工程Ｃ４では、誘電体薄膜３８のうち貫通導体３２に対応する位置に開口を形成する。次に、工程Ｃ５で、工程Ｃ１と同様に金属薄膜３６７を形成し、工程Ｃ６で、工程Ｃ２の場合とは異なる貫通導体３２の周囲をドーナツ状にエッチングし、貫通導体３２と電極導体薄膜３７とを分離する。これを上部から見た図を図１２（Ｂ）に示す。以上の工程を繰り返すことで、複数の誘電体薄膜３８と複数の電極導体薄膜３６，３７とが交互に積層した構造が得られる。
【００２６】
また、薄膜コンデンサ３Ｃとともに形成されるセラミック副コア３の第１主面ＭＰ１の導体パッド３１ａは、電極導体薄膜３６，３７と同様に、例えばＡｇ，Ａｕ，Ｐｔ等の金属（本実施形態ではＰｔ）で構成され、スパッタリングや真空蒸着などの気相成膜法にて得られる（成膜層）。そして、導体パッド３１ａの表面には、後述するＣｕメッキ層３１ｃが形成される。
【００２７】
セラミック副コア３では、薄膜コンデンサ３Ｃはセラミック基体３４上に形成されるが、このセラミック基体３４は、セラミック材料の粉末を含有したセラミックグリーンシートに、パンチングあるいはレーザー穿孔等によりビアホールを形成し、金属粉末ペーストを充填したものを積層して焼成することにより得ることができる。セラミック基体３４を構成するセラミック材料としては、アルミナ，窒化珪素，窒化アルミニウム等や、ホウケイ酸系ガラス，ホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを４０重量部以上６０重量部以下添加したガラスセラミック等を使用できる。また、セラミック副コア３の第２主面ＭＰ２の導体パッド３１ｂ及び貫通導体３２は、金属粉末ペーストとしてセラミック材料と同時焼成することにより得られるＭｏまたはＷを主成分とするメタライズにより構成されている。そして、導体パッド３１ｂの表面には、後述するＣｕメッキ層３１ｃが形成される。
【００２８】
セラミック副コア３の両主面ＭＰ１，ＭＰ２の導体パッド３１ａ，３１ｂは、図８及び図９に示すように（図は第１主面ＭＰ１側を表すが、第２主面ＭＰ２側も同様である。）、その表面にＣｕメッキ層３１ｃが形成されており、また、Ｃｕメッキ層３１ｃの表面は、高分子材料との密着性を向上させるためのＣｕ表面化学処理が施された処理面ＣＺ，ＦＢとされている。この処理面ＣＺ，ＦＢには、配線積層部Ｌ１，Ｌ２の最下層の誘電体層Ｂ１１，Ｂ２１及びそれに貫通形成されたビア導体６が接触しており、誘電体層Ｂ１１，Ｂ２１が良好に密着している。また、表面がＣｕメッキ層３１ｃで構成されることによって、同じくＣｕメッキで構成されるビア導体６との密着性も良好である。
【００２９】
Ｃｕメッキ層３１ｃは、電解Ｃｕメッキ（バレルメッキ）若しくは無電解Ｃｕメッキにより、２μｍ以上４μｍ以下程度の厚さで形成されている。なお、図８に示す粗化面ＣＺを得る場合は、Ｃｕ粗化処理（後述）によってＣｕメッキ層３１ｃの表面が多少エッチングされるので、最初に５μｍ程度の厚さで形成することで、粗化後の厚さを２μｍ以上４μｍ以下程度に調整する。また、ＭｏまたはＷで構成される第２主面ＭＰ２側の導体パッド３１ｂの表面には、Ｎｉメッキ層及びＣｕメッキ層をこの順に形成してもよい。導体パッド３１ｂとＣｕメッキ層との間にＮｉメッキ層を介挿させることで、導体パッド３１ｂに対するＣｕメッキ層の密着性が向上する。
【００３０】
Ｃｕ表面化学処理による処理面の第１の態様としては、図８に示すように、Ｃｕメッキ層３１ｃ表面のＣｕ表面化学処理としてＣｕ粗化処理が施された粗化面ＣＺとすることができる。Ｃｕ粗化処理としては、公知のマイクロエッチング法や黒化処理等の方法を用いることができる。Ｃｕメッキ層３１ｃの表面が粗化面ＣＺとされることで、アンカー効果により配線積層部Ｌ１，Ｌ２の最下層の誘電体層Ｂ１１，Ｂ２１との密着性が十分なものとなる。この効果を得るには、ＪＩＳ−Ｂ−０６０１に規定の十点平均粗さ（Ｒｚ）において０．３μｍ以上２０μｍ以下程度となるようにＣｕ粗化処理が施されているとよい。また、０．５μｍ以上１．０μｍ以下がより好ましく、０．５μｍ以上５μｍ以下が更に好ましい。
【００３１】
図８の変形例を図１５に示す。これによると、導体パッド３１ａ，３１ｂの表面を覆うＣｕメッキ層（オーバーコート層）３１ｃは、パッドの上面３１ｔを覆う部分のみが粗化面ＣＺとされており、パッドの側面３１ｓを覆う部分にはＣｕ粗化処理が施されていない。これにより、配線積層部Ｌ１，Ｌ２の最下層の誘電体層Ｂ１１，Ｂ２１をなす高分子材料が、導体パッド３１ａ，３１ｂ同士の隙間に回り込みやすくなって、ボイド（空隙）等を有さない良好な誘電体層Ｂ１１，Ｂ２１を得ることができる。ここで、パッドの上面３１ｔとは、セラミック副コア３の主面ＭＰ１，ＭＰ２に沿った面であり、パッドの側面３１ｓとは、上面３１ｔに隣接する面である。このように、Ｃｕメッキ層３１ｃのうちパッドの上面３１ｔを覆う部分のみを粗化面ＣＺとするには、例えば機械的研磨を用いることができる。
【００３２】
Ｃｕ表面化学処理による処理面の第２の態様としては、図９に示すように、Ｃｕメッキ層３１ｃ表面のＣｕ表面化学処理としてＣｕとＳｎを含む合金からなる接着層ＦＢの形成処理が施された接着層ＦＢ形成面とすることができる。かかる接着層ＦＢの形成処理によれば、Ｃｕメッキ層３１ｃの表面を粗化させることなく、配線積層部Ｌ１，Ｌ２の最下層の誘電体層Ｂ１１，Ｂ２１との密着性が十分なものとすることができる。具体的には、接着層ＦＢは、ＣｕとＳｎに加えて第３の金属（Ａｇ，Ｚｎ，Ａｌ，Ｔｉ，Ｂｉ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ａｕ，Ｐｔから選ばれる少なくとも１種の金属）からなる合金を含む。また、例えば、Ｃｕを１原子％以上５０原子％以下程度、Ｓｎを２０原子％以上９８原子％以下程度、第３の金属を１原子％以上５０原子％以下程度含むものである。また、接着層ＦＢの厚さは、十分な密着効果を得るには、０．００１μｍ以上１μｍ以下とするのがよい。
【００３３】
図１に戻り、副コア収容部２５内でセラミック副コア３とコア本体部２との隙間をなす空間には、高分子材料からなる充填樹脂４が充填形成されている。この充填樹脂４は、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなり、セラミック副コア３をコア本体部２に対して固定するとともに、セラミック副コア３とコア本体部２との面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。
【００３４】
コア基板ＣＢの両主面ＭＰ１，ＭＰ２上に設けられた配線積層部Ｌ１，Ｌ２は、誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４と導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４とが交互に積層された構造を有する。導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４は、Ｃｕメッキからなる配線５１，５３やパッド５５，５６などにより構成されている。導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４間は、ビア導体６によって層間接続がなされており、これによって、パッド５５からパッド５６への導通経路（信号用，電源用，グランド用）が形成されている。また、パッド５５，５６は半田バンプ７や半田ボールＢＬを形成するためのものであり、その表面にはＮｉ−Ａｕメッキが施されている。
【００３５】
誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４は、エポキシ樹脂等の高分子材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち誘電体層Ｂ１１〜Ｂ１３，Ｂ２１〜Ｂ２３は、ビルドアップ樹脂絶縁層，ビア層と呼ばれ、導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４間を絶縁するとともに、層間接続のためのビア導体６が貫通形成されている。他方、誘電体層Ｂ１４，Ｂ２４は、ソルダーレジスト層であり、パッド５５，５６を露出させるための開口が形成されている。
【００３６】
また、コア基板ＣＢのコア本体部２及び誘電体層Ｂ１１，Ｂ２１には、貫通孔が形成され、その内壁には配線積層部Ｌ１，Ｌ２間の導通を図るスルーホール導体２１が形成されている。このスルーホール導体２１は、信号端子７ｓに対応するものである。スルーホール導体２１の内側には、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなる樹脂製穴埋め材２３が充填形成されており、スルーホール導体２１の端部にはＣｕメッキからなる蓋導体５２が形成されている。なお、スルーホール導体２１及び蓋導体５２が形成された、コア基板を中心とする導体層Ｍ１２からＭ２２までの領域はコア領域ＣＲと称される。
【００３７】
＜配線基板の第２実施形態＞
本発明の配線基板の第２実施形態（配線基板１’）について説明する。以下、主に配線基板１と異なる箇所について述べ、重複する箇所については図中に同番号を付して説明を省略する。図１３に示す配線基板１’は、セラミック副コア３’の全体が積層セラミックコンデンサとして構成されている。この積層セラミックコンデンサは、第１実施形態（配線基板１）における薄膜コンデンサ３Ｃと同様の積層構造を有しており、電源端子７ａに対応する電源側電極導体層と、グランド端子７ｂに対応するグランド側電極導体層との互いに直流的に分離された２種類の電極導体層３６’，３７’が、セラミック層３３により隔てられた形で積層方向に交互に配列している。
【００３８】
このような積層セラミックコンデンサからなるセラミック副コア３’は、具体的には、電極導体層３６’，３７’と、それらと同時焼成されたセラミック層３３（第１実施形態のセラミック基体３４と同様のセラミック材料からなる。）とが交互に積層された積層セラミックコンデンサとされている。すなわち、セラミック副コア３’は、図１４に示すように、セラミック層３３となるセラミックグリーンシートに、パンチングあるいはレーザー穿孔等により貫通孔を形成し、ＮｉまたはＡｇを主成分とする金属ペーストの印刷塗布により貫通導体３２及び電極導体層３６’，３７’を形成したセラミック板単位３Ｐを積層した積層体を同時焼成することにより得ることができる。電極導体層３６’同士あるいは３７’同士は、ビアをなす貫通導体３２により積層方向に連結されており、これらは金属ペーストの印刷パターニング時に互いに分離されて形成される。このようにして、セラミック副コア３の両主面ＭＰ１，ＭＰ２の導体パッド３１は、金属粉末ペーストとしてセラミック材料と同時焼成することにより得られるＮｉまたはＡｇを主成分とするメタライズパッドとして構成される。そして、導体パッド３１の表面には、上述の如きＣｕメッキ層３１ｃが形成される。
【００３９】
＜配線基板の製造方法の実施形態＞
次に、本発明の配線基板の製造方法の実施形態を、図面を参照しながら説明する。図４〜図７は、配線基板１の製造工程を表す図である。
【００４０】
工程１では、コア本体部２の両主面ＭＰ１，ＭＰ２に導体パターン５４（導体層Ｍ１１，Ｍ２１）を形成する。これは、両主面に銅箔を有する耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）または繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）に対し、マスク材を用いて銅箔をパターンエッチングすることにより得ることができる。
【００４１】
工程２では、主面ＭＰ１，ＭＰ２間を貫通する貫通孔をドリル加工により形成して、副コア収容部２５を設ける。また、副コア収容部２５（貫通孔）の側壁に対しては、過マンガン酸カリウム等により粗化処理を施すことにより、後に充填される充填樹脂４との密着性を向上させることができる。更には、有機系化合物（カップリング剤）を塗布しても良い。
【００４２】
工程３（閉塞工程）では、副コア収容部２５（貫通孔）の第２主面ＭＰ２側の開口を、表面に粘着剤ａｄを有するシート材Ｓで、粘着剤ａｄが副コア収容部２５の内側に露出するように塞ぐ。シート材Ｓとしては、粘着材ａｄの粘着力が８．０Ｎ／２５ｍｍ以上であるものが好ましい（１８０°引きはがし法（ＪＩＳ Ｚ ０２３７）により測定）。なお、単位［Ｎ／２５ｍｍ］は、幅２５ｍｍのシート材を試料として測定された力を意味する。シート材Ｓの材質（基材）は、例えばポリエステルやポリイミド、ＰＥＴ等の樹脂シートを用いることができる。また、シート材Ｓの表面に付される粘着剤ａｄは、例えばシリコン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などを用いることができる。
【００４３】
工程４（副コア収容工程）では、副コア収容部２５の第１主面ＭＰ１側の開口からセラミック副コア３を収容するとともに粘着剤ａｄに固着させる。これは、公知のマウント装置を用いることにより、セラミック副コア３を精度良く収容することができる。ここで、セラミック副コア３の導体パッド３１の表面には、Ｃｕメッキ層３１ｃが予め形成されている（パッドメッキ工程）。導体パッド３１表面のメッキ構造は、上述したように、導体パッド３１の表面にＣｕメッキ層３１ｃを直接形成したものとすることができる（図８及び図９参照）。メッキ層３１ｃの形成方法や厚さ等は、上記した通りである。
【００４４】
工程５（充填硬化工程）では、コア本体２とセラミック副コア３の隙間に充填樹脂４を注入して硬化させる。充填樹脂４の注入は、公知のディスペンサーＤＳを周回させながら行う。充填樹脂４を注入した後は、充填樹脂４から真空脱泡により気泡を抜く。その後、充填樹脂４を加熱及び乾燥させて硬化（いわゆるキュア）させる。また、充填樹脂４の硬化後は、過マンガン酸カリウム等により粗化処理を施すことにより、後に形成される誘電体層Ｂ１１，Ｂ２１との密着性を向上させることができる。
【００４５】
工程６（表面処理工程）では、導体パッド３１の表面に形成されたＣｕメッキ層３１ｃに対し、高分子材料との密着性を向上させるためのＣｕ表面化学処理を施す。また、本処理により、コア本体部２の両主面ＭＰ１，ＭＰ２に形成されている導体パターン５４の表面に対してもＣｕ表面化学処理が施される。図５では、Ｃｕメッキ層３１ｃの表面を粗化面ＣＺとするＣｕ粗化処理（公知のマイクロエッチング法や黒化処理等）を施した図を示している。また、これに限らず、上述したＣｕとＳｎを含む合金からなる接着層ＦＢの形成処理であっても良い。なお、本工程は、工程４（副コア収容工程）の前に予め行っておき、導体パッド３１にＣｕ表面化学処理が施されたセラミック副コア３を副コア収容部２５に収容するようにしても良い。
【００４６】
工程７以降は、本発明の配線積層工程に相当する。すなわち、セラミック副コア３が収容されたコア基板ＣＢの主面ＭＰ１，ＭＰ２上に誘電体層Ｂ１１〜１４，Ｂ２１〜２４と導体層Ｍ１２〜Ｍ１４，Ｍ２２〜Ｍ２４とを交互に積層して配線積層部Ｌ１，Ｌ２を形成する。これには、公知のビルドアップ工程（セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる誘電体層の形成、フォトリソグラフィ技術など）を用いることで実現できる。
【００４７】
まず、工程７では、セラミック副コア３が収容されたコア基板ＣＢの主面ＭＰ１，ＭＰ２上に誘電体層Ｂ１１，Ｂ２１をラミネート形成する。この際、セラミック副コア３の導体パッド３１の表面には上記のＣｕ表面化学処理が施されているので、密着性が良好である。次に、工程８では、レーザビアプロセスあるいはフォトビアプロセスなどの手法により、誘電体層Ｂ１１，Ｂ２１にビアホール６ａを穿設する。これにより、ビアホール６ａの底には、導体パッド３１が露出する。また、ビアホール６ａの形成後には、過マンガン酸カリウム等によりデスミア処理（樹脂残渣除去処理）が施されて、導体パッド３１の表面が洗浄される。
【００４８】
次に、工程９では、コア基板ＣＢ及びその主面ＭＰ１，ＭＰ２に形成された誘電体層Ｂ１１，Ｂ２１、導体層Ｍ１１，Ｍ２１を板厚方向に貫く形でドリル等により貫通孔ＴＨを穿設する。そして、工程１０では、Ｃｕメッキ（無電解Ｃｕメッキ後に電解Ｃｕメッキ）を全面に施すことにより、ビア孔６ａ内を充填してビア導体６を形成するとともに、貫通孔ＴＨの内面にスルーホール導体２１を形成する。その後、スルーホール導体２１の内側に樹脂製穴埋め材２３を充填し、更にＣｕメッキを全面に施すことにより、蓋導体５２を形成する。なお、ビア導体６が、導体パッド３１表面のＣｕメッキ層３１ｃと同じＣｕメッキにより形成されることで、半田リフロー時などに発生し易い熱応力を緩和でき、断線が生じる可能性を低くすることができる。
【００４９】
次に、工程１２では、誘電体層Ｂ１１，Ｂ２１を覆うＣｕメッキをパターンエッチングすることにより、配線５１等をパターン形成する。以上により、コア領域ＣＲが得られる。そして、同様に、誘電体層Ｂ１２〜Ｂ１４、Ｂ２２〜Ｂ２４と導体層Ｍ１３，１４、Ｍ２３，Ｍ２４とが交互にし、誘電体層Ｂ１４，Ｂ２４にはレーザビアプロセスあるいはフォトビアプロセスなどの手法により開口を形成し、パッド５５，５６を露出させる。また、パッド５５，５６の表面にＮｉ−Ａｕメッキが施され、パッド５５には半田バンプ７が形成される。その後、電気的検査，外観検査等の所定の検査を経て、図１に示す配線基板１が完成する。
【００５０】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されず、これらに具現された発明と同一性を失わない範囲内において適宜変更し得る。
【図面の簡単な説明】
【００５１】
【図１】本発明の配線基板の断面構造を概略的に表す図
【図２】半導体集積回路素子（ＩＣチップ）と主基板（マザーボード等）との間に配置された配線基板を表す図
【図３】配線基板の第１主面を表す図
【図４】本発明の配線基板の製造工程を表す図
【図５】図４に続く図
【図６】図５に続く図
【図７】図６に続く図
【図８】セラミック副コアの導体パッド表面におけるメッキ構造の第１例
【図９】セラミック副コアの導体パッド表面におけるメッキ構造の第２例
【図１０】薄膜コンデンサ部の製造工程を表す図
【図１１】図１０に続く図
【図１２】製造工程における薄膜コンデンサ部を上面から見た図
【図１３】配線基板の第２実施形態の断面構造を概略的に表す図
【図１４】積層セラミックコンデンサの製造工程を表す図
【図１５】セラミック副コアの導体パッド表面におけるメッキ構造の変形例
【符号の説明】
【００５２】
１  配線基板
２  コア本体
２５  副コア収容部
３  セラミック副コア
４  充填樹脂
６  ビア導体
７  半田バンプ
ＣＢ  コア基板
Ｌ１,Ｌ２  配線積層部
【図１】
2007027683.tif 000003
【図２】
2007027683.tif 000004
【図３】
2007027683.tif 000005
【図４】
2007027683.tif 000006
【図５】
2007027683.tif 000007
【図６】
2007027683.tif 000008
【図７】
2007027683.tif 000009
【図８】
2007027683.tif 000010
【図９】
2007027683.tif 000011
【図１０】
2007027683.tif 000012
【図１１】
2007027683.tif 000013
【図１２】
2007027683.tif 000014
【図１３】
2007027683.tif 000015
【図１４】
2007027683.tif 000016
【図１５】
2007027683.tif 000017