(57)【要約】【課題】加工寸法精度の向上を図ることが可能な半導体製造方法、マスクパターンの形成方法及びレベンソン型位相シフトマスクを提供する。【解決手段】半導体基板上に形成する加工パターンを設計する工程と、この加工パターンに基づき、レベンソン型位相シフトマスクのラインパターンと、これに基づいて配置される位相シフタのパターンを設計する工程と、設計された加工パターンの幅、隣接する加工パターン間の距離、位相シフタの幅・長さに基づき、設計されたラインパターン、位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程と、この形状に基づき、ラインパターン、位相シフタのパターンをさらに補正する工程と、補正されたラインパターン及び位相シフタのパターンを備えるマスクを形成する工程と、このマスクを用いて、半導体基板上にパターンを形成する工程を備える。【選択図】図５
2007187801.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成する加工パターンを設計する工程と、
設計された前記加工パターンに基づき、レベンソン型位相シフトマスクのラインパターンと、このラインパターンに基づいて配置される位相シフタのパターンを設計する工程と、
設計された前記加工パターンの幅、隣接する前記加工パターン間の距離、前記位相シフタの幅及び長さに基づき、設計された前記ラインパターン及び前記位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程と、
前記リソグラフィプロセス用狙い目寸法パターンの形状に基づき、補正された前記ラインパターン及び前記位相シフタのパターンをさらに補正する工程と、
補正された前記ラインパターン及び前記位相シフタのパターンを備える前記レベンソン型位相シフトマスクを形成する工程と、
前記レベンソン型位相シフトマスクを用いて、前記半導体基板上にパターンを形成する工程を備えることを特徴とする半導体製造方法。
【請求項２】
前記位相シフタの形状がｎ辺形（ｎ＞４）のものについて、前記位相シフタのパターンを矩形に分割し、前記分割された矩形の幅及び長さに基づき、前記ラインパターン及び前記位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程を備えることを特徴とする請求項１に記載の半導体製造方法。
【請求項３】
設計された加工パターンに基づき、レベンソン型位相シフトマスクのラインパターンと、このラインパターンに基づいて配置される位相シフタのパターンを設計する工程と、
設計された前記加工パターンの幅、隣接する前記加工パターン間の距離、前記位相シフタの幅及び長さに基づき、設計された前記ラインパターン及び前記位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程と、前記リソグラフィプロセス用狙い目寸法パターンの形状に基づき、補正された前記ラインパターン及び前記位相シフタのパターンをさらに補正する工程と、
補正された前記ラインパターン及び前記位相シフタのパターンを備える前記レベンソン型位相シフトマスクを形成する工程を備えることを特徴とするマスクパターンの形成方法。
【請求項４】
前記位相シフタの形状がｎ辺形（ｎ＞４）のものについて、前記位相シフタのパターンを矩形に分割したときの夫々の矩形の幅及び長さに基づき、前記ラインパターン及び前記位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程を備えることを特徴とする請求項３に記載のマスクパターンの形成方法。
【請求項５】
設計された加工パターンに基づいて設計された位相シフタの幅及び長さに基づき補正されたラインパターンを備えることを特徴とするレベンソン型位相シフトマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造工程におけるパターンの形成に関する。
【背景技術】
【０００２】
半導体装置の製造工程において、リソグラフィ技術でマスクパターンを形成し、エッチング技術で下地を加工することにより、ウェハ上に設計パターンが形成されるが、このマスクパターンの形成において、近年レベンソン型位相シフトマスクが用いられている。このレベンソン型位相シフトマスクは、ラインパターンの両側に配置されたマスク開口部の片側のみ透過する光の位相を180°反転させることで、隣接する光強度のコントラストを高めることができ、高いリソグラフィ寸法精度を得ることが可能である。
【０００３】
このようなレベンソン型位相シフトマスクを用いてリソグラフィによりマスクパターンを形成する際、通常設計パターン（ラインパターン幅、ラインパターンの間隔）に応じて加工変換差が生じるため、補正を行う必要があり、その補正方法について種々検討されている（例えば特許文献1参照）。しかしながら、半導体素子の微細化に伴う加工寸法精度の向上の要求に対して、十分に対応することが困難であった。
【特許文献１】特開２００２−１５６７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、加工寸法精度の向上を図ることが可能な半導体製造方法、マスクパターンの形成方法及びレベンソン型位相シフトマスクを提供することを目的とするものである。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、半導体基板上に形成する加工パターンを設計する工程と、設計された前記加工パターンに基づき、レベンソン型位相シフトマスクのラインパターンと、このラインパターンに基づいて配置される位相シフタのパターンを設計する工程と、設計された前記加工パターンの幅、隣接する前記加工パターン間の距離、前記位相シフタの幅及び長さに基づき、設計された前記ラインパターン及び前記位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程と、前記リソグラフィプロセス用狙い目寸法パターンの形状に基づき、補正された前記ラインパターン及び前記位相シフタのパターンをさらに補正する工程と、補正された前記ラインパターン及び前記位相シフタのパターンを備える前記レベンソン型位相シフトマスクを形成する工程と、前記レベンソン型位相シフトマスクを用いて、前記半導体基板上にパターンを形成する工程を備えることを特徴とする半導体製造方法が提供される。
【０００６】
本発明の一態様によれば、設計された加工パターンに基づき、レベンソン型位相シフトマスクのラインパターンと、このラインパターンに基づいて配置される位相シフタのパターンを設計する工程と、設計された前記加工パターンの幅、隣接する前記加工パターン間の距離、前記位相シフタの幅及び長さに基づき、設計された前記ラインパターン及び前記位相シフタのパターンを補正することによりリソグラフィプロセス用狙い目寸法パターンを形成する工程と、前記リソグラフィプロセス用狙い目寸法パターンの形状に基づき、補正された前記ラインパターン及び前記位相シフタのパターンをさらに補正する工程と、補正された前記ラインパターン及び前記位相シフタのパターンを備える前記レベンソン型位相シフトマスクを形成する工程を備えることを特徴とするマスクパターンの形成方法が提供される。
【０００７】
また、本発明の一態様によれば、設計された加工パターンに基づいて形成された位相シフタの幅及び長さに基づき補正されたラインパターンを備えることを特徴とするレベンソン型位相シフトマスクが提供される。
【発明の効果】
【０００８】
本発明の一実施態様によれば、半導体製造方法及びマスクパターンの形成方法において、加工寸法精度の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態について、図を参照して説明する。
【００１０】
（実施形態１）
図１に本実施形態により形成される半導体装置の加工パターンを形成するための、レベンソン型位相シフトマスクの設計ラインパターンを示す。図に示すように、複数のゲートパターン１が拡散領域に相当する領域３上に平行に形成されている。
【００１１】
このようなラインパターンにおいて、図2に示すように、ゲートパターン１を備えるラインパターンと、ゲートパターン１の両脇の位相が反転するように設けられる位相シフタ２ａ１〜６、２ｂ１〜６を設計する。
【００１２】
次いで、図３に示すように、例えばゲートパターン１の幅ｗと、隣接するゲートパターン間の距離ｄ１、ｄ２のみならず、図４に示すように、例えば形成された位相シフタ２ａ１、２ａ２、２ｂ１、２ｂ２の夫々の幅Ｗａ１、Ｗａ２、Ｗｂ１、Ｗｂ２、長さＨａ、Ｈｂを計測する。そして、図５に示すように、予め経験的に求められたこれらの寸法と加工変換差の関係より、リソグラフィ時に狙い目寸法が得られるよう、例えば補正量１〜４を求め、ラインパターン及び位相シフタのパターンに補正をかける。そして、さらにリソグラフィ狙い目寸法どおりになるようにラインパターン及び位相シフタのパターンに補正をかける。
【００１３】
そして、このようにして補正されたラインパターン及び位相シフタを備えたレベンソン型位相シフトマスクを形成し、これを用いて、例えば、レジストが塗布された半導体基板上に露光し、レジストパターンを形成し、形成されたレジストパターンを用いて、半導体基板上にゲートパターンを形成する。
【００１４】
このように、通常はゲートパターン１の幅と隣接するゲートパターン間の距離に依存する加工変換差のみが補正されるが、本実施形態においては、さらに形成された位相シフタ形状に依存する加工変換差を加えて補正することにより、より精度良くゲートパターンを形成することが可能となる。
【００１５】
（実施形態２）
図６に本実施形態により形成される半導体装置の加工パターンを形成するための、レベンソン型位相シフトマスクの設計ラインパターンを示す。図に示すように、隣り合うゲートパターン１１ａ、１１ｂ、１１ｃがゲート長さ方向にシフトするように形成されている。
【００１６】
このようなラインパターンにおいて、図７に示すように、ゲートパターン１１ａ、１１ｂの両脇の位相が反転するように位相シフタ１２ａ、１２ｂ、１２ｃを形成する。このとき、図に示すように、位相シフタ１２ｂは矩形ではない多辺形となっている。
【００１７】
次いで、図８に示すように、位相シフタ１２ｂをゲートの幅方向に分割して、３つの矩形１２ｂ１、１２ｂ２、１２ｂ３とする。そして、図９に示すように、例えばゲートパターン１１ａ、１１ｂの幅ｗａ、ｗｂと、隣接するゲートパターン間の距離ｄａ、ｄｂ、ｄｃのみならず、図１０に示すように、例えば位相シフタ１２ａ、１２ｃ及び位相シフタ１２ｂの分割された夫々の矩形ごとの幅Ｗａ、Ｗｂ１、Ｗｂ２、Ｗｂ３、Ｗｃ長さＨａ、Ｈｂ１、Ｈｂ２、Ｈｂ３、Ｈｃを計測する。そして、図１１に示すように、予め経験的に求められたこれらの寸法と加工変換差の関係より、リソグラフィ時に狙い目寸法が得られるよう、例えば矩形１２ｂ１、１２ｂ２、１２ｂ３ごとに補正量１〜４を求め、ラインパターンに補正をかける。そして、さらにリソグラフィ狙い目寸法どおりになるようにラインパターン及び位相シフタのパターンに補正をかける。
【００１８】
そして、このようにして補正されたラインパターン及び位相シフタを備えたレベンソン型位相シフトマスクを形成し、これを用いて、例えば、レジストが塗布された半導体基板上に露光し、レジストパターンを形成し、形成されたレジストパターンを用いて、半導体基板上にゲートパターンを形成する。
【００１９】
このように、通常はゲートパターンの幅と隣接するゲートパターン間の距離に依存する加工変換差のみが補正されるが、本実施形態においては、さらに形成された位相シフタ形状に依存する加工変換差を加えて補正することにより、より精度良くゲートパターンを形成することが可能となる。
【００２０】
これら実施形態において、ゲートパターンを用いて、レジストパターンを形成し、形成されたレジストパターンを用いて、半導体基板上にゲートパターンを形成しているが、レジストパターンにより直接半導体基板上にゲートパターンを形成しても、一旦ハードマスクを形成した上でゲートパターンを形成しても良い。また、ラインパターンとして、ゲートパターンを形成しているが、これに限定されるものではなく、その他配線、トレンチ、ヴィアなど様々な種類、半導体装置のパターン形成に関するデザインルールに基づいたピッチのパターンが混在するパターンを形成することが可能である。
【００２１】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一態様におけるゲートパターンを示す図。
【図２】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図３】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図４】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図５】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図６】本発明の一態様におけるゲートパターンを示す図。
【図７】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図８】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図９】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図１０】本発明の一態様におけるゲートパターンの補正方法を示す図。
【図１１】本発明の一態様におけるゲートパターンの補正方法を示す図。
【符号の説明】
【００２３】
１、１１  ゲートパターン
２、１２  位相シフタ
【図１】
2007187801.tif 000003
【図２】
2007187801.tif 000004
【図３】
2007187801.tif 000005
【図４】
2007187801.tif 000006
【図５】
2007187801.tif 000007
【図６】
2007187801.tif 000008
【図７】
2007187801.tif 000009
【図８】
2007187801.tif 000010
【図９】
2007187801.tif 000011
【図１０】
2007187801.tif 000012
【図１１】
2007187801.tif 000013