(57)【要約】      （修正有）【課題】四角形のドレインコンタクトホールを形成することにより、コンタクトとコンタクトとの間に発生するブリッジの発生を抑制できるフラッシュメモリ素子の製造方法を提供する。【解決手段】半導体基板にエッチング防止膜１０２、第１及び第２層間絶縁膜１０４，１０６、第１、第２及び第３ハードマスク膜１０８，１１０，１１２を順次形成する。第３ハードマスク膜をエッチングして第２ハードマスク膜の一部領域を露出し、この露出領域よりさらに狭く露出するフォトレジストパターンを形成し、これをマスクとして第２、第１ハードマスク膜をエッチングした後、残留する第３及び第２ハードマスク膜をマスクとして第２、第１層間絶縁膜をエッチングして四角形のホールを形成する。残留する第２及び第１ハードマスク膜をマスクとしてエッチング防止膜をエッチングし、基板を露出させてドレインコンタクトホールを形成する。【選択図】図３
2007318065.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部にエッチング防止膜、第１及び第２層間絶縁膜、第１、第２及び第３ハードマスク膜を順次形成する段階と、
前記第３ハードマスク膜をエッチングして前記第２ハードマスク膜の上部の一部領域を露出させる段階と、
前記第２ハードマスク膜が露出した領域よりさらに狭く露出するように全体構造の上部に線形のフォトレジストパターンを形成した後、前記フォトレジストパターンをマスクとして前記第２ハードマスク膜をエッチングする段階と、
前記フォトレジストパターンをマスクとして前記第１ハードマスク膜をエッチングした後、残留する前記第３及び第２ハードマスク膜をマスクとして前記第２及び第１層間絶縁膜をエッチングして四角タイプのドレインコンタクトホールを形成する段階と、
残留する前記第２及び第１ハードマスク膜をマスクとして前記エッチング防止膜をエッチングすることにより、前記半導体基板の所定の領域を露出させて前記ドレインコンタクトホールをオープンさせる段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。
【請求項２】
前記第２ハードマスク膜は２００Å〜８００Åの厚さに形成し、前記第３ハードマスク膜は３００Å〜１０００Åの厚さに形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項３】
前記第１ハードマスク膜をシリコン窒化膜系列で形成する場合、前記第２ハードマスク膜はシリコン酸化膜系列で形成し、前記第３ハードマスク膜はポリシリコン系列またはシリコン窒化膜系列で形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項４】
前記第１ハードマスク膜をアッシング可能なハードマスク系列で形成する場合、前記第２ハードマスク膜はＳｉＯｘＮｙ系列で形成し、前記第３ハードマスク膜はポリシリコン系列で形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項５】
前記第２ハードマスク膜の上部の一部が露出する領域は、ドレイン選択線（ＤＳＬ）とドレイン選択線（ＤＳＬ）間のスペースと露光装備のオーバーレイマージンを考慮して決定することを特徴とする、請求項１に記載のフラッシュメモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ素子の製造方法に係り、特に、ハードマスク膜を用いた線形のデュアルマスク工程によって四角タイプのコンタクトホールを形成することにより、コンタクトとコンタクトとの間に発生するブリッジを改善することが可能なフラッシュメモリ素子の製造方法に関する。
【背景技術】
【０００２】
フラッシュメモリ素子のドレインコンタクトホール形成方法において、７０ｎｍ以下の微細パターンを形成するために波長の小さいＡｒＦを光源として用いるフォトレジスト（ＰＲ）を用いて露光工程を行うと、パターンのＣＥＲ(Contact Edge Roughness)が悪くなるため、微細パターン形成工程の際にパターン間のスペーサマージンを減少させてパターン間のブリッジを誘発する。特に、レイアウト上、コンタクトホールとコンタクトホール間のスペース幅が小さいため、ドレインコンタクトホール形成工程の際に、エッチング選択比の低下によりコンタクトとコンタクトとの間がアタックを受けて崩壊してしまい、コンタクトとコンタクトとの間にブリッジを発生させる。
【０００３】
楕円形のドレインコンタクトホール形成工程の際に、露光工程の特性によりコンタクトホール間のスペース幅を確保するためにコンタクトホールのサイズを小さくする場合、長軸方向へのコンタクトホールサイズが増加してドレイン選択線ＤＳＬとドレイン選択線ＤＳＬ間のブリッジマージンを減少させる。これにより、コンタクトホールのサイズを減らしてコンタクトとコンタクト間のブリッジマージンを確保することは難しい。このようなドレインコンタクト間のブリッジ発生は、グローバルカラムフェール(Global Column Fail)を誘発することにより、一つのドレインコンタクトブリッジによって発生する収率の損失は非常に大きい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで本発明は、かかる問題点を解決するためのもので、その目的とするところは、ハードマスク膜を用いた線形のデュアルマスク工程によって四角タイプのコンタクトホールを形成することにより、コンタクトとコンタクトとの間に発生するブリッジを改善することが可能なフラッシュメモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために本発明の代表的なフラッシュメモリ素子の製造方法は、半導体基板の上部にエッチング防止膜、第１及び第２層間絶縁膜、第１、第２及び第３ハードマスク膜を順次形成する段階と、前記第３ハードマスク膜をエッチングして前記第２ハードマスク膜の上部の一部領域を露出させる段階と、前記第２ハードマスク膜が露出した領域よりさらに狭く露出するように全体構造の上部に線形のフォトレジストパターンを形成した後、前記フォトレジストパターンをマスクとして前記第２ハードマスク膜をエッチングする段階と、前記フォトレジストパターンをマスクとして前記第１ハードマスク膜をエッチングした後、残留する前記第３及び第２ハードマスク膜をマスクとして前記第２及び第１層間絶縁膜をエッチングして四角タイプのドレインコンタクトホールを形成する段階と、残留する前記第２及び第１ハードマスク膜をマスクとして前記エッチング防止膜をエッチングすることにより、前記半導体基板の所定の領域を露出させて前記ドレインコンタクトホールをオープンさせる段階とを含む、ことを特徴とする。
【発明の効果】
【０００６】
上述した本発明の効果は、次の通りである。
１）四角タイプのドレインコンタクトホールを形成してコンタクトとコンタクト間の幅を広めることにより、コンタクトとコンタクトとの間に発生するブリッジを改善することができる。
【０００７】
２）ブリッジによるグローバルカラムフェールを改善して収率を向上させることができる。
【０００８】
３）コンタクトとコンタクト間の幅を確保するためにフォトレジストパターンの短軸方向のホールサイズを減少させる場合に発生する長軸方向のホールサイズ増加によるドレインコンタクトとドレイン選択線ＤＳＬ間のブリッジを根本的に除去することができるため、グローバルカラムフェールよる収率損失を予め防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下に添付図面を参照しながら、本発明の実施例を詳細に説明する。
【００１０】
図１（ａ）及び図１（ｂ）は、本発明の一実施例に係るフラッシュメモリ素子の製造方法を説明するために順次示したレイアウト図である。図２（ａ）〜図４（ｂ）は本発明の一実施例に係るフラッシュメモリ素子の製造方法を説明するために順次示した断面図であって、図２（ａ）は図１（ａ）の線Ａ−Ａを切り取った状態の断面図、図２（ｂ）は図１（ｂ）の線Ｂ−Ｂを切り取った状態の断面図である。
【００１１】
図１（ａ）及び図２（ａ）を参照すると、素子分離膜、ゲート、スペーサ、ＳＡＣ窒化膜などの所定の構造が形成された半導体基板１００の上部にエッチング防止膜１０２、第１層間絶縁膜１０４を形成した後、ＣＭＰ工程を行って平坦化させる。この際、エッチング防止膜１０２は窒化膜で形成し、第１層間絶縁膜１０４はＨＤＰ酸化膜で形成する。フォトリソグラフィー工程で第１層間絶縁膜１０４及びエッチング防止膜１０２をエッチングしてソースコンタクトホール（図示せず）を形成する。
【００１２】
ソースコンタクトホールが埋め込まれるように全体構造の上部に第１ポリシリコン膜を蒸着した後、第１層間絶縁膜１０４が露出するように研磨してソースコンタクトプラグを形成する。全体構造の上部に第２層間絶縁膜１０６を形成する。この際、第２層間絶縁膜１０６はＨＤＰ酸化膜またはＰＥ−ＴＥＯＳで形成する。第２層間絶縁膜１０６の上部に第１ハードマスク膜１０８、第２ハードマスク膜１１０及び第３ハードマスク膜１１２を順次形成する。この際、第２ハードマスク膜１１０は２００Å〜８００Åの厚さに形成し、第３ハードマスク膜１１２は３００Å〜１０００Åの厚さに形成する。ここで、第１ハードマスク膜１０８をシリコン窒化膜系列で形成する場合には、第２ハードマスク膜１１０はシリコン酸化膜系列で形成し、第３ハードマスク膜１１２はポリシリコン系列またはシリコン窒化膜系列で形成し、第１ハードマスク膜１０８をアッシング可能な(ash able)ハードマスク系列で形成する場合には、第２ハードマスク膜１１０はＳｉＯｘＮｙ系列で形成し、第３ハードマスク膜１１２はポリシリコン系列で形成する。
【００１３】
全体構造の上部にフォトレジスト膜を形成した後、露光及び現像工程を行い、第３ハードマスク膜１１２の上部の一部が露出するように第１フォトレジストパターン１１４を形成する。この際、第１フォトレジストパターン１１４形成工程の際に、第３ハードマスク膜１１２の上部の一部が露出する領域は、ドレイン選択線ＤＳＬとドレイン選択線ＤＳＬ間のスペースと露光装備のオーバーレイマージンを考慮して決定する。第１フォトレジストパターン１１４をマスクとして第３ハードマスク膜１１２をエッチングする。第３ハードマスク膜１１２のエッチング工程の際に、第２ハードマスク膜１１０をエッチング防止膜として使用する。
【００１４】
図１（ｂ）及び図２（ｂ）を参照すると、第１フォトレジストパターン１１４が形成された状態で全体構造の上部にフォトレジスト膜を形成した後、露光及び現像工程を行い、第２ハードマスク膜１１０の上部の一部が露出するように線形の第２フォトレジストパターン１１６を形成する。この際、第２フォトレジストパターン１１６は、ドレインコンタクトが形成されるアクティブ領域ａ上に線形に形成される。また、第２フォトレジストパターン１１６の長軸の長さをドレイン選択線ＤＳＬとドレイン選択線ＤＳＬ間のスペース幅より長くしてドレインコンタクトホール形成部分を直線状ｂにすることにより、四角形ｃのドレインコンタクトホールを形成し得るようにする。第２フォトレジストパターン１１６をマスクとして第２ハードマスク膜１１０をエッチングする。
【００１５】
図３（ａ）を参照すると、第２フォトレジストパターン１１６をマスクとして第１ハードマスク膜１０８をエッチングした後、第２フォトレジストパターン１１６を除去する。
【００１６】
図３（ｂ）を参照すると、第３及び第２ハードマスク膜１１２及び１１０をマスクとして第２及び第１層間絶縁膜１０６及び１０４をエッチングしてドレインコンタクトホール１１８を形成する。この際、第２及び第１層間絶縁膜１０６及び１０４のエッチング工程の際にエッチング防止膜１０２の上部でエッチングが止まるようにし、第３ハードマスク膜１１２と、第３ハードマスク膜１１２によって露出した第２ハードマスク膜１１０との領域を除去する。
【００１７】
図４（ａ）を参照すると、残留する第２ハードマスク膜１１０と第１ハードマスク膜１０８をマスクとしてエッチング防止膜１０２をエッチングし、半導体基板１００の所定の領域を露出させてドレインコンタクトホール１１８をオープンさせる。エッチング防止膜１０２の除去工程の際に、残留する第２ハードマスク膜１１０が除去される。
【００１８】
図４（ｂ）を参照すると、第１ハードマスク膜１０８を除去する。
【００１９】
図示してはいないが、ドレインコンタクトホール１１８が埋め込まれるように全体構造の上部にポリシリコン膜を蒸着した後、ポリシリコン膜を研磨してドレインコンタクトプラグを形成する。
【００２０】
図５は本発明に係る四角タイプのドレインコンタクトと既存の円形タイプのドレインコンタクトとを比較して説明するために示したレイアウト図であって、それぞれのコンタクトとコンタクト間の幅の差を示す。
【００２１】
図５を参照すると、メモリセルトランジスタのチャネル、ソース及びドレインが形成されるアクティブ領域ａがそれぞれフィールド領域ｄと平行に反復される。アクティブ領域ａの上部に、アクティブ領域ａ及びフィールド領域ｄと直交して一定の距離で離隔するように形成された複数のワード線ＷＬ１、ＷＬ２、・・・、ＷＬｎを配置する。一本目のワード線ＷＬ１の外側にドレイン選択線ＤＳＬを配置し、ｎ本目のワード線ＷＬｎの外側にソース選択線ＳＳＬを配置する。ドレイン選択線ＤＳＬとドレイン選択線ＤＳＬ間のアクティブ領域ａの上部にそれぞれ四角タイプのドレインコンタクトＤＣＴを配置する。
【００２２】
既存のドレインコンタクトｅは円形タイプであって、コンタクトとコンタクト間の幅ｇが狭いが、これに対し、本発明のドレインコンタクトｆは四角タイプであって、コンタクトとコンタクト間の幅ｈが既存のドレインコンタクトｅの幅ｇに比べて広い。これにより、コンタクトホールを埋め込むことにより、コンタクト形成の際にコンタクトとコンタクトとの間に発生するブリッジを改善することができる。
【００２３】
以上、本発明の技術思想が好適な実施例によって具体的に述べられたが、これら実施例は本発明を説明するためのもので、制限するためのものではないことに留意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内において、様々な実施例が可能であることを理解できるであろう。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例に係るフラッシュメモリ素子の製造方法を説明するために順次示したレイアウト図である。
【図２】本発明の一実施例に係るフラッシュメモリ素子の製造方法を説明するために順次示した断面図である。
【図３】本発明の一実施例に係るフラッシュメモリ素子の製造方法を説明するために順次示した断面図である。
【図４】本発明の一実施例に係るフラッシュメモリ素子の製造方法を説明するために順次示した断面図である。
【図５】本発明に係る四角タイプのドレインコンタクトと既存の円形タイプのドレインコンタクトとを比較して説明するために示したレイアウト図である。
【符号の説明】
【００２５】
１００    半導体基板
１０２    エッチング防止膜
１０４    第１層間絶縁膜
１０６    第２層間絶縁膜
１０８    第１ハードマスク膜
１１０    第２ハードマスク膜
１１２    第３ハードマスク膜
１１４    第１フォトレジストパターン
１１６    第２フォトレジストパターン
１１８    ドレインコンタクトホール
【図１】
2007318065.tif 000003
【図２】
2007318065.tif 000004
【図３】
2007318065.tif 000005
【図４】
2007318065.tif 000006
【図５】
2007318065.tif 000007