(57)【要約】【課題】ＴＦＴ−ＬＣＤアレイ基板及びその製造方法を提供する。【解決手段】本発明に係るＴＦＴ−ＬＣＤアレイ基板は、基板と基板に合った画素アレイとを含むＴＦＴ−ＬＣＤアレイ基板であって、画素のいずれかは、基板に形成されたゲートライン及びゲート電極と、ゲート電極に形成されたゲート絶縁層と、ゲート絶縁層に形成された半導体層と、半導体層の両側に形成されたオーム接触層と、半導体層が形成された部分を除いて基板及びゲート絶縁層を覆う隔離絶縁媒体層と、隔離絶縁媒体層及び半導体層上のオーム接触層に形成された画素電極と、オーム接触層の上方の画素電極にそれぞれ形成されたソース・ドレイン電極と、ソース・ドレイン電極の上方に形成されたパッシベーション層と、を備える。ＴＦＴ−ＬＣＤアレイ基板は３マスク技術により形成されたため、製造工程の簡素化及びスパッタ装置の利用可能度の向上が実現する。【選択図】図５
2007318144.tif 000002
【特許請求の範囲】
【請求項１】
基板と前記基板に合った画素アレイとを含むＴＦＴ−ＬＣＤアレイ基板であって、
前記画素のいずれかは、
前記基板に形成されたゲートライン及びゲート電極と、
前記ゲートライン及びゲート電極に形成されたゲート絶縁層と、
前記ゲート電極上のゲート絶縁層に形成された半導体層と、
互いに離間して前記半導体層の両側にそれぞれ形成された両部分を有するオーム接触層と、
前記半導体層が形成された部分を除いて前記基板及び前記ゲート絶縁層を覆う隔離絶縁媒体層と、
前記隔離絶縁媒体層及び前記半導体層上のオーム接触層に形成された画素電極と、
前記オーム接触層の上方の画素電極にそれぞれ形成されたソース・ドレイン電極と、
少なくとも前記半導体層を覆うように形成されたパッシベーション層と、
を備えることを特徴とするＴＦＴ−ＬＣＤアレイ基板。
【請求項２】
前記オーム接触層は、微結晶シリコン材料層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項３】
前記いずれかの画素は、前記ソース・ドレイン電極と一体構造になるデータラインを更に備えることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項４】
前記ゲートラインとゲート電極は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜からなることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項５】
前記ゲート絶縁層また隔離絶縁媒体層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜、或いはＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜からなることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項６】
前記ソース・ドレイン電極層は、Ｍｏ、ＭｏＷ、Ｃｒの単層膜、或いはＭｏ、ＭｏＷ、Ｃｒの任意組み合わせで形成された積層膜からなることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項７】
基板上に、ゲート金属層、ゲート絶縁媒体層、半導体材料層及びオーム接触材料層を順次堆積し、第一のグレートンマスク及びフォトレジストでパターニングを行うことにより、ゲートライン及びゲート電極、ゲート絶縁層、半導体層とオーム接触層を形成し、且つ前記オーム接触層上のフォトレジストを剥離しない工程Ａと、
前記工程Ａが完了して得られた基板に、隔離絶縁媒体層を堆積し、前記フォトレジストを剥離することにより、前記オーム接触層上の隔離絶縁媒体層を剥離する工程Ｂと、
前記工程Ｂが完了して得られた基板に、画素電極層とソース・ドレイン金属層を堆積し、第二のグレートンマスク及びフォトレジストでパターニングを行うことにより、画素電極、ソース・ドレイン電極、データライン、前記オーム接触層部分を除去することにより前記半導体層の一部分を露出させる工程Ｃと、
前記工程Ｃが完了して得られた基板に、パッシベーション層を堆積することにより、少なくとも前記半導体層を覆う工程Ｄと、
を含むＴＦＴ−ＬＣＤアレイ基板構造の製造方法。
【請求項８】
前記工程Ａにおいて堆積したオーム接触層は、微結晶シリコン材料層からなることを特徴とすることを特徴とする請求項７に記載の製造方法。
【請求項９】
前記工程Ａにおいて第一のグレートンマスクでパターニングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分のそれぞれを、前記基板のゲートライン及びゲート電極が形成すべき部分、薄膜トランジスタの半導体層及びオーム接触層が形成すべき部分又はその他の部分に対応させることを特徴とする請求項７に記載の製造方法。
【請求項１０】
前記工程Ｃにおいて第二のグレートンマスクでパターニングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分のそれぞれを、前記基板の画素電極が形成すべき部分、ソース・ドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させることを特徴とする請求項７に記載の製造方法。
【請求項１１】
前記工程Ｃにおいて、画素電極層及びソース・トレイン電極金属層を、同一の装置で連続的に堆積することを特徴とする請求項７に記載の製造方法。
【請求項１２】
前記工程Ｄにおいて、前記基板にパッシべーション層を堆積したあと、前記パッシべーション層をパターニングすることで前記ゲートライン及びデータラインの一部分を露出させることにより、パッド部分を形成することを特徴とする請求項７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレー装置（ＴＦＴ−ＬＣＤ）のアレイ基板構造及びその製造方法に関し、特に、３回のフォトリソグラフィー工程で製造されたＴＦＴ−ＬＣＤアレイ基板構造及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＴＦＴ−ＬＣＤを代表とする液晶ディスプレーは、重要なプレートディスプレー方式の一つとして、飛躍的に発展され、広く注目を集めている。各メーカー間の激しい競争とＴＦＴ−ＬＣＤ製造技術の絶え間ない進歩により、ディスプレーの質が良好で、より安価な液晶ディスプレーが頻繁に市場に出されている。従って、より進歩した製造技術を採用することにより、生産工程の簡素化及び生産コストの削減を実現するのは、ＴＦＴ−ＬＣＤメーカーが激しい競争の中で生き残るための重要な保障となっている。
【０００３】
ＴＦＴ−ＬＣＤアレイ基板の製造技術は、７マスク技術（7 mask、毎回のフォトリソグラフィーに一枚のマスクを使用する）から現在の５マスク技術（5 mask）に発展している。５マスク技術は、現在、ＴＦＴ−ＬＣＤアレイ基板を製造する主流的技術となっている。
【０００４】
４マスク技術（4 mask）の開発を始めているメーカーもある。４マスク技術とは、５マスク技術を基にして、グレートンマスク法（Gray Tone Mask）で、活性層マスク（Active Mask）とソース・ドレイン電極マスク（S/D Mask）とを一枚のマスクに合併し、エッチング工程を調整することで、一回のマスキングでそもそも活性層マスクとソース・ドレイン電極マスクの機能を実現する。すなわち、一回のマスキング工程により二回のマスキング工程の効果を奏する。
【０００５】
グレートンマスク（Gray Tone Mask）技術とは、マスク上にスリット（slit）を有するパターンが形成され、光の干渉及び回折により、マスク上に完全な透光部分と不透光部分以外に、半透明のパターン領域（グレートン領域）を形成するものである。露光する際に、光線の一部分のみが半透明領域を透過する。露光量をコントロールすることで、光線がマスク上のグレートン領域を通過した後にフォトレジストに照射され、この部分のフォトレジストが部分的に露光される。マスクの完全透光部分に対応したその他のフォトレジストは完全に露光され、マスクの不透光部分に対応したフォトレジストは、光が照射されていないためそのまま残される。現像した後、完全に露光された領域にはフォトレジストがなくなり、部分的に露光された領域のフォトレジストの厚さが完全に露光されていない領域より小さくなるため、フォトレジストに三次元の立体構造が形成される。グレートン領域の光透過率をコントロールすることで、すなわち、スリット領域と空白領域との負荷係数（duty factor）をコントロールことで、フォトレジストの部分的に露光された領域における現像した後の厚さをコントロールできる。この半透明パターン領域が形成されたマスクを用いることで、フォトレジストに厚さが異なる三次元パターンを形成する方法は一般にグレートンマスク技術と称する。
【０００６】
５マスク技術は５回のフォトリソグラフィー工程を含む、それぞれゲート電極マスク（Gate Mask）、活性層マスク（Active Mask）、ソース・ドレイン電極マスク（S/D Mask）、ビアーホールマスク（Via Hole Mask）、画素電極マスク（Pixel Mask）である。いずれかの工程においても、それぞれ一回又は複数回の薄膜堆積（Thin Film Deposition）工程、マスキング工程及びエッチング工程（ドライエッチングとウェットエッチングとを含む）を含むため、５マスク技術は、５回の薄膜の堆積→マスキング→エッチングのサイクルで構成される。具体的なフローチャートは図２に示される。
【０００７】
図１には上記５マスク技術により得られたＴＦＴ−ＬＣＤアレイ基板の代表的な画素ユニットが示される。
現在の５マスク又は４マスク技術は従来の７マスク技術と比較して、工程は大幅に簡略化され、設備の利用可能度または生産能力も大幅に向上されたものの、依然として工程は複雑で、生産能力と設備の利用可能度は不十分であるという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、当該技術分野における技術発展の動向を鑑み、マスクの枚数を減少することにより、製造工程の簡素化、生産能力の向上、及びコストの削減を実現することを図り、更に、設備の利用可能度の向上、製造時間の短縮及び生産効率の改善が実現できるＴＦＴ−ＬＣＤアレイ基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を実現するため、本発明では、基板と前記基板に合った画素アレイとを含むＴＦＴ−ＬＣＤアレイ基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及びゲート電極と、前記ゲートライン及びゲート電極に形成されたゲート絶縁層と、前記ゲート電極上のゲート絶縁層に形成された半導体層と、互いに離間して前記半導体層の両側にそれぞれ形成された両部分を有するオーム接触層と、前記半導体層が形成された部分を除いて前記基板及び前記ゲート絶縁層を覆う隔離絶縁媒体層と、前記隔離絶縁媒体層及び前記半導体層上のオーム接触層に形成された画素電極と、前記オーム接触層の上方の画素電極にそれぞれ形成されたソース・ドレイン電極と、少なくとも前記半導体層を覆うように形成されたパッシベーション層と、を備えることを特徴とするＴＦＴ−ＬＣＤアレイ基板が提供される。
【００１０】
ここで、前記オーム接触層は、微結晶シリコン材料層である。前記ソース・ドレイン電極と一体構造になるデータラインを更に備える。前記ゲートラインとゲート電極は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜からなる。前記ゲート絶縁層また隔離絶縁媒体層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜、或いはＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜からなる。前記ソース・ドレイン電極層又はデータラインは、Ｍｏ、ＭｏＷ、Ｃｒの単層膜、或いはＭｏ、ＭｏＷ、Ｃｒの任意組み合わせで形成された積層膜からなる。
【００１１】
本発明は、さらに、基板上に、ゲート金属層、ゲート絶縁媒体層、半導体材料層及びオーム接触材料層を順次堆積し、第一のグレートンマスク及びフォトレジストでパターニングを行うことにより、ゲートライン及びゲート電極、ゲート絶縁層、半導体層とオーム接触層を形成し、且つ前記オーム接触層上のフォトレジストを剥離しない工程Ａと、前記工程Ａが完了して得られた基板に、隔離絶縁媒体層を堆積し、前記フォトレジストを剥離することにより、前記オーム接触層上の隔離絶縁媒体層を剥離する工程Ｂと、前記工程Ｂが完了して得られた基板に、画素電極層とソース・ドレイン金属層を堆積し、第二のグレートンマスク及びフォトレジストでパターニングを行うことにより、画素電極、ソース・ドレイン電極、データライン、前記オーム接触層部分を除去することにより前記半導体層の一部分を露出させる工程Ｃと、前記工程Ｃが完了して得られた基板に、パッシベーション層を堆積することにより、少なくとも前記半導体層を覆う工程Ｄと、を含むＴＦＴ−ＬＣＤアレイ基板構造の製造方法を提供する。
【００１２】
ここで、前記工程Ａにおいて堆積したオーム接触層は、微結晶シリコン材料層からなる。前記工程Ａにおいて第一のグレートンマスクでパターニングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分のそれぞれを、前記基板のゲートライン及びゲート電極が形成すべき部分、薄膜トランジスタの半導体層及びオーム接触層が形成すべき部分又はその他の部分に対応させる。前記工程Ｃにおいて第二のグレートンマスクでパターニングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分のそれぞれを、前記基板の画素電極が形成すべき部分、ソース・ドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させる。前記工程Ｃにおいて、画素電極層及びソース・トレイン電極金属層を、同一又は異なる装置で連続的に堆積する。
【発明の効果】
【００１３】
本発明の前記ＴＦＴ−ＬＣＤアレイ基板を製造する３マスク技術は、従来の５マスク技術と比較して、主な下記の効果を奏する。
【００１４】
１．従来の５マスク技術と４マスク技術とを区別できる斬新なＴＦＴ−ＬＣＤアレイ基板構造及びその製造方法を提供できる。
２．従来の５マスク技術を３マスク技術に簡略化し、２回のマスキング工程を減少することにより、製造工程の簡素化、生産効率の向上、及び生産コストの削減の目的を実現できる。
３．ゲート電極マスキングと活性層マスキングとを合併することにより、ゲート金属層を堆積した後直接ゲート絶縁層と薄膜トランジスタの多層薄膜の堆積を行うことができる。ソース・ドレイン電極マスキングと画素電極マスキングとを合併することにより、ソース・ドレイン電極金属層と画素電極層とは同一又は異なるスパッタ装置で連続的に堆積でき、スパッタ装置の利用可能度を向上できる。これにより、処理時間は大幅に減縮するため、生産効率が向上し、生産能力を向上して生産コストを削減する目的を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の最良の実施形態を示す図面を参照しながら、本発明をより全面的に説明する。しかし、本発明は、様々な実施形態により実現できるのであって、本発明を完全に公開するため、かつ当業者に本発明の精神を伝えるためにここで例示されたものに限定されることがない。
【００１６】
図３に示すように、本発明にかかるＴＦＴ−ＬＣＤアレイ基板の製造方法は下記の工程を含む。
【００１７】
工程Ａにおいて、例えば、スパッタ法で基板にゲート金属層を堆積し、続いて、例えば、化学気相蒸着法でゲート絶縁媒体層と、半導体材料層と、オーム接触材料層とを順次堆積する。ここで、オーム接触材料層は後に得られた半導体層と画素電極とのオーム接触を実現できる材料から構成される。次に、得られた基板にフォトレジストを塗布し、マスクの半透光部分を基板のゲートライン及びゲート電極が形成する部分に、マスクの不透光部分を薄膜トランジスタの半導体層とオーム接触層が形成する部分に、マスクの完全透光部分を基板のその他の部分にそれぞれ対応するように、グレートンマスクでマスキングをし、更に露光、現像及びエッチングなどを行い、パターニングでゲートライン、ゲート電極、ゲート絶縁層及び薄膜トランジスタの半導体層とオーム接触層を形成する。この工程において、エッチングした後フォトレジストの剥離を行わない。すなわち、基板上に形成されたフォトレジストパターンを剥離しない。
【００１８】
この工程で堆積して得られたゲート金属層は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜であってもよく、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜あっても良い。堆積されたゲート絶縁媒体層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜であってもよく、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜であっても良い。
【００１９】
工程Ｂにおいて、工程Ａが完了して得られた基板に、例えば、化学気相蒸着法でゲート隔離絶縁媒体層を堆積し、フォトレジストを剥離することにより、フォトレジストとフォトレジストにある隔離絶縁媒体層を剥離して薄膜トランジスタ部分にあるオーム接触層を露出させ、次の工程で画素電極、即ちソース・ドレイン電極と半導体層とのオーム接触するための準備を整える。
【００２０】
ここで、本発明の隔離絶縁媒体層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜であってもよく、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜であっても良い。
【００２１】
工程Ｃにおいて、工程Ｂが完了して得られた基板に、例えば、スパッタ法で画素電極層とソース・ドレイン金属層を堆積し、得られた基板にフォトレジストを塗布し、マスクの半透光部分を基板の画素電極が形成する部分に、マスクの不透光部分をソース・ドレイン電極とデータラインが形成する部分に、マスクの完全透光部分を基板のその他の部分にそれぞれ対応するように、グレートンマスクでマスキングをし、更に露光、現像及びエッチングなどを行い、パターニングで画素電極、ソース・ドレイン電極、データラインと薄膜トランジスタのチャンネル部分を形成する。ここで、ソース・ドレイン電極とデータラインとは一体に接続する。
【００２２】
この工程において堆積されたソース・ドレイン電極層は、Ｍｏ、ＭｏＷ、Ｃｒの単層膜からなってもよく、Ｍｏ、ＭｏＷ、Ｃｒの任意組み合わせで形成された積層膜からなっても良い。
【００２３】
工程Ｄにおいて、工程Ｃが完了して得られた基板に、例えば化学気相蒸着法でパッシベーション層を堆積し、マスキングを行い、続いて露光、現像及びエッチングをすることにより、前記パッシべーション層をパターニングし、ゲートライン及びデータラインの一部分を露出させることによりパッド部分を形成すると共に、半導体層上にパッシべーション層を形成することによりチャネル部分を保護する。これにより、３マスク技術でＴＦＴ−ＬＣＤアレイ基板が完成する。
【００２４】
図４に上述工程により完成したＴＦＴ−ＬＣＤアレイ基板構造が示される。図５はそのＡ−Ａ線に沿う断面図であり、図６はそのＢ−Ｂ線に沿う断面図である。これら図面において、基板１、ゲートライン及びゲート電極２、ゲート絶縁層３、半導体層４、オーム接触層５が示されている。ここで、前記基板１、ゲート電極及びゲート絶縁層３の積層上に、薄膜トランジスタの半導体層４とオーム接触層５が形成された部分を除いて、隔離絶縁媒体層６が覆うように形成され、画素電極７はこの隔離絶縁媒体層６と薄膜トランジスタのオーム接触層５の上方に形成し、ソース・トレイン電極８は画素電極７の上方に形成する。なお、データラインとソース・ドレイン電極とは一体構造になっている。ここで、オーム接触層５は微結晶シリコン材料層である。ゲートラインとゲート電極２は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜であってもよく、或いはＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜であってもよい。ゲート絶縁層３また隔離絶縁媒体層６は、具体的に、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜であって、或いはＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜である。ソース・ドレイン電極層又はデータライン８は、具体的に、Ｍｏ、ＭｏＷ、Ｃｒの単層膜であって、或いはＭｏ、ＭｏＷ、Ｃｒの任意組み合わせで形成された積層膜である。
【００２５】
以下、添付図面を参照しながら本発明を実現する好適な実施形態を詳細に説明する。
【００２６】
工程Ａにおいて、基板（ガラス又は石英基板など）１に、マグネトロンスパッター蒸着法で、ゲート金属層であるＭｏ/ＡｌＮｄ/Ｍｏ（４００Å／４０００Å／６００Å）を順次堆積する。そして、プラズマ化学気相蒸着法により、ゲート絶縁媒体層、半導体材料層、オーム接触材料層ＳｉＮｘ/ａ−Ｓｉ/μｃ−Ｓｉ（５０００Å／２０００Å／５００Å）を順次堆積する。次に、得られた基板１の表面にフォトレジスト１０を塗布し、ゲートライン及びゲート電極２に対応するフォトレジストは部分的に露光し、薄膜トランジスタのａ−Ｓｉ部分（半導体部分４）とμｃ−Ｓｉ部分（オーム接触層５）に対応するフォトレジストは完全に露光せず、基板のその他の部分に対応するフォトレジストは完全に露光するように、一回目のグレートンマスクでマスキング及び露光を行う。現像してフォトレジストパターンが得られた後、反応イオンエッチング（RIE）などの方法により、前記堆積された各層をパターニングすることにより、ゲートライン及びゲート電極２、ゲート絶縁層３、薄膜トランジスタの半導体層４とオーム接触層５を形成する。図７に示すように、ゲートライン及びゲート電極２はゲート絶縁層３で覆われている。図８は図７のＣ−Ｃ線の断面を示している。この工程において、エッチングした後フォトレジストの剥離を行わない。
【００２７】
工程Ｂにおいて、工程Ａが完了して得られた基板に、プラズマ化学気相蒸着法で一層の隔離絶縁媒体層６、ＳｉＮｘ（５００Å）を堆積し、フォトレジストの剥離処理（Lift Off）により、薄膜トランジスタの半導体層４とオーム接触層５に合ったフォトレジスト１０とフォトレジストに不要となった隔離絶縁媒体層６を剥離し、オーム接触層を露出し、図９に示すように、次の工程で画素電極７とソース・ドレイン電極に、オーム接触層５を介して半導体層とのオーム接触をさせるための準備を整える。
【００２８】
工程Ｃにおいて、工程Ｂが完了して得られた基板に、スパッタ法（Sputter）で同一又は異なる装置で、画素電極層ＩＴＯ（５００Å）と，ソース・ドレイン電極金属層であるＭｏ（Ｃｒ又はＷ、あるいはそれらの合金）（３０００Å）金属層を堆積し、得られた基板にフォトレジストを塗布し、画素電極７に対応するフォトレジストは部分的に露光し、ソース・ドレイン電極とデータラインに対応するフォトレジストは露光せず、基板のその他の部分のフォトレジストは完全に露光するように、二回目のグレートンマスクでマスキングと露光をし、現像及びエッチングなどを行い、前記画素電極層とソース・ドレイン電極金属層をパターニングすることにより、図１０に示すように、画素電極７、ソース・ドレイン電極、データライン８を形成する。ここで、ソース・ドレイン電極とデータライン８とは一体に接続する。図１１は図１０のＤ−Ｄ線の断面図である。
【００２９】
工程Ｄにおいて、工程Ｃが完了して得られた基板に、プラズマ化学気相蒸着法でパッシベーション層９、ＳｉＮｘ（２０００Å）を堆積し、フォトレジストを塗布してビアーホールのマスキング、露光及びエッチングをすることにより、ゲートライン及びデータラインの一部分を露出してパッド部分を露出させると共に、半導体層上を覆うパッシべーション層はチャネルに対する保護となる。これで、図４，５，６に示すように、ＴＦＴ−ＬＣＤアレイ基板が完成する。
【００３０】
上述したように、３マスク技術を採用することにより、ＴＦＴアレイ基板が製造でき、工程の簡素化、生産コストの削減及び生産率の向上を実現すると共に、スパッタ装置の生産率及び利用可能度も向上でき、従来の５マスク技術及び４マスク技術と区別できる斬新なＴＦＴアレイ基板構造の製造方法が提供される。
【００３１】
本実施例は、本発明を実現する実施形態の一つを例示するものであり、本実施例の内容と、本実施例におけるデバイスの構造やプロセス条件などは変更することができる。
【００３２】
例えば、本発明の各リソグラフィー工程において、ポジレジスト又はネガレジストを採用できる。堆積された各層の構造又は厚さを変更できる。その他の成膜方法、例えば、蒸発（）、電子ビーム蒸発法又はプラズマスプレー法（）などの物理気相蒸着の蒸着方法、又は常圧ＣＶＤなどの化学蒸着方法を利用することができる。プラズマエッチング、反応イオンエッチング（RIE）のドライエッチングを使用することができる。これら方法の具体的な処理条件は、液晶ディスプレーの製造工程の具体的な要求に応じて変更する。または、オーム接触層としては、上述したμｃ−Ｓｉ以外にドープした（例えばリンドープした）μｃ−Ｓｉ、あるいはその他の適宜な材料を利用することができる。
【００３３】
しかし、これらの変更は、グレートンマスク技術を採用し、ゲート電極とＴＦＴの半導体部分が同一なマスクで形成され、画素電極層とソース・ドレイン電極層とが連続的に堆積され、グレートンマスク技術により同一なマスクで形成される本発明の要旨及び範囲を逸脱するものとはみなさない。
【図面の簡単な説明】
【００３４】
【図１】図１は従来のＴＦＴ−ＬＣＤアレイ基板における代表的な画素ユニットの模式的平面図である。
【図２】図２は従来の５マスク工程のフローチャートである。
【図３】図３は本発明の第１の実施形態のフローチャートである。
【図４】図４は本発明により得られたＴＦＴ−ＬＣＤアレイ基板における代表的な画素ユニットの模式的平面図である。
【図５】図５は図４のＡ―Ａ断面図である。
【図６】図６は図４のＢ―Ｂ断面図である。
【図７】図７は本発明の第１回のグレートンマスクでマスキング及びエッチングなどの工程を行った後に得られた基板の平面図である。
【図８】図８は図７のＣ―Ｃ断面図である。
【図９】図９は本発明のフォトレジストを剥離する前の剥離絶縁媒体層の断面図である。
【図１０】図１０は本発明第２回のグレートンマスクでマスキング及びエッチングなどの工程を行った後に得られた基板の平面図である。
【図１１】図１１は図１０のＤ―Ｄ断面図である。
【符号の説明】
【００３５】
１  基板
２  ゲートライン及びゲート電極
３  ゲート絶縁層
４  半導体層
５  オーム接触層
６  隔離絶縁媒体層画素電極
７  画素電極
８  データライン
９  パッシベーション層
【図１】
2007318144.tif 000003
【図２】
2007318144.tif 000004
【図３】
2007318144.tif 000005
【図４】
2007318144.tif 000006
【図５】
2007318144.tif 000007
【図６】
2007318144.tif 000008
【図７】
2007318144.tif 000009
【図８】
2007318144.tif 000010
【図９】
2007318144.tif 000011
【図１０】
2007318144.tif 000012
【図１１】
2007318144.tif 000013