(57)【要約】【課題】  基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される素子の間の個体間差の少ない半導体装置を提供する。【解決手段】  半導体素子を第１の基板に実装する第１の工程と、前記第１の基板に実装された前記半導体素子の検査を行う第２の工程と、前記第１の基板をダイシングにより個片化する第３の工程と、個片化された、前記半導体素子が実装された前記第１の基板を、第２の基板に実装する第４の工程と、を有することを特徴とする半導体装置の製造方法。【選択図】  図２Ｆ
2007027278.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を第１の基板に実装する第１の工程と、
前記第１の基板に実装された前記半導体素子の検査を行う第２の工程と、
少なくとも一つの前記半導体素子を有するよう前記第１の基板をダイシングにより個片化する第３の工程と、
個片化された、前記半導体素子が実装された前記第１の基板を、第２の基板に実装する第４の工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体素子は、光機能素子であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の工程は、透過する光に対して作用する光機能層を前記半導体素子上に形成する工程を含むことを特長とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記光機能素子は、ＬＥＤ素子よりなり、前記光機能層は蛍光体層よりなることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記検査は、前記ＬＥＤ素子を発光させて行う検査を含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記光機能層の形成は、インクジェット法により行われることを特徴とする請求項３乃至５のうち、いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記第１の基板に形成された配線部と前記半導体素子の接続は、超音波ボンディングにより行われることを特徴とする請求項２乃至６のうち、いずれか１項記載の半導体装置の製造方法。
【請求項８】
前記配線部と前記第２の基板に形成された別の配線部との接続には、はんだが用いられることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
半導体素子が実装された第１の基板と、
前記第１の基板が実装された第２の基板と、を有する半導体装置であって、
前記半導体素子は光機能素子よりなり、該光機能素子上には透過する光に対して作用する光機能層が形成されていることを特徴とする半導体装置。
【請求項１０】
前記光機能素子は、ＬＥＤ素子よりなることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記光機能層は蛍光体層よりなることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第１の基板には、前記半導体素子を収納する凹部が形成され、当該凹部には反射面が形成されていることを特徴とする請求項１０または１１記載の半導体装置。
【請求項１３】
前記第２の基板には、前記半導体素子が実装された前記第１の基板を収納する凹部が形成され、当該凹部には反射面が形成されていることを特徴とする請求項１０または１１記載の半導体装置。
【請求項１４】
前記第１の基板に形成された、前記半導体素子と接続される第１の配線部と、前記第２の基板に形成された第２の配線部とが、ワイヤボンディングにより接続されていることを特徴とする請求項９乃至１１のうち、いずれか１項記載の半導体装置。
【請求項１５】
前記第１の基板に形成された、前記半導体素子と接続される第１の配線部は、前記第１の基板を貫通するように形成され、前記第２の基板に形成された第２の配線部に接続されていることを特徴とする請求項９乃至１１のうち、いずれか１項記載の半導体装置。
【請求項１６】
前記第１の基板はシリコン基板よりなることを特徴とする請求項９乃至１５のうち、いずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が実装された基板が、さらに別の基板に実装された構造を有する半導体装置、および該半導体装置の製造方法に関する。
【背景技術】
【０００２】
基板上に半導体素子が実装されて形成される半導体装置には、様々な種類のものがあるが、例えば、当該半導体素子が発光、光電変換などの機能を有する光機能素子よりなる場合、当該半導体装置は、表示、通信、計測、制御などに広く用いられる。このような半導体装置は、配線が形成された所定の基板上に、光機能素子が実装されて形成される。
【０００３】
例えば、図１Ａ〜図１Ｃは、ＬＥＤ素子が実装される半導体装置の製造方法の一例を、手順を追って示したものである。
【０００４】
まず、図１Ａに示す工程においては、以下の基板１を用意する。当該基板１は、例えばセラミック材料よりなり、後の工程において半導体素子が実装されるための凹部１Ａが形成されている。また、当該凹部１Ａの底面には、実装される半導体素子に接続されるための配線部２が形成されており、さらに当該配線部２上には、Ａｕよりなる接続層（バンプ）３が形成されている。
【０００５】
また、前記凹部１Ａの側壁面は、例えばテーパ状に形成され、当該側壁面には、反射面４が形成されている。
【０００６】
次に、図１Ｂに示す工程において、例えばＬＥＤ素子よりなる半導体素子５を実装する。この場合、前記半導体素子５が、前記接続層３を介して前記配線部２に接続されるようにする。
【０００７】
次に、図１Ｃに示す工程において、前記半導体素子５を覆うように、蛍光体層６を塗布する。例えば、ＬＥＤ素子は、所定の発光色を有するが、その発光色の種類は限られている。そのため、所望の発光色を得るために、ＬＥＤ素子の発光に対応して発光する蛍光体を用いて、ＬＥＤ素子の発光と蛍光体の発光の混色を用いる場合がある。この場合、蛍光体には着色剤を混合しても良い。
【０００８】
このようにして、基板上にＬＥＤ素子が実装されて構成される半導体装置１０が形成される。また、図中ではＬＥＤ素子を２個のみ図示しているが、基板上には必要に応じてさらに多数のＬＥＤ素子が実装される。
【特許文献１】特開２００３−１６３３８１号公報
【特許文献２】特開２００３−１６８８２８号公報
【特許文献３】特開２００４−２６０１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記の半導体装置の場合、基板に実装されるＬＥＤ素子の個体差により、例えば色むらや発光の不具合などが発生して不良品が発生する場合が生じていた。
【００１０】
例えば、前記半導体素子５上に塗布される蛍光体層６の厚さがばらついてしまう場合があり、その場合には発光の色むらの原因となっていた。
【００１１】
また、ＬＥＤ素子などの半導体素子を、実装前に個々に発光状態などを検査することは時間・コストがかかってしまい、実際には困難である。このため、一部のＬＥＤ素子に発光不良などの不具合があった場合であっても、図１Ｃに示す構造か、または少なくとも図１Ｂの形状に実装するまでは発光の不具合を発見することは困難である問題があった。このため、実装後に不良品が発見されると、多数の素子が実装された半導体装置を廃棄せざるを得なくなってしまう問題が生じていた。
【００１２】
そこで、本発明では上記の問題を解決した、新規で有用な半導体装置および半導体装置の製造方法を提供することを目的としている。
【００１３】
本発明の具体的な課題は、基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される半導体素子の間の個体間差の少ない半導体装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明の第１の観点では、上記の課題を、複数の半導体素子を第１の基板に実装する第１の工程と、前記第１の基板に実装された前記半導体素子の検査を行う第２の工程と、少なくとも一つの前記半導体素子を有するよう前記第１の基板をダイシングにより個片化する第３の工程と、個片化された、前記半導体素子が実装された前記第１の基板を、第２の基板に実装する第４の工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
【００１５】
当該半導体装置の製造方法は、実装される複数の当該半導体素子の個体間差が抑制され、歩留まりが良好となる特徴を有している。
【００１６】
また、前記半導体素子は、光機能素子であると、従来検査が困難であるために生産性の向上が困難であった光機能素子が実装された半導体装置の生産性を向上させることが可能となる。
【００１７】
また、前記第１の工程は、透過する光に対して作用する光機能層を前記半導体素子上に形成する工程を含むと、実装された半導体素子上の光機能層の塗布のばらつきも抑制することが可能となり、好適である。
【００１８】
また、前記光機能素子は、ＬＥＤ素子よりなり、前記光機能層は蛍光体層よりなると、ＬＥＤ素子と蛍光体の組み合わせによる発光機能を有する半導体装置の生産性を良好とすることが可能となり、好適である。
【００１９】
また、前記検査は、前記ＬＥＤ素子を発光させて行う検査を含むと、前記第２の基板上に実装される前にＬＥＤ素子の発光の不具合を発見することが可能となり、好ましい。
【００２０】
また、前記光機能層の形成は、インクジェット法により行われると、当該光機能層の塗布の不具合を抑制することが可能となり、好ましい。
【００２１】
また、前記第１の基板に形成された配線部と前記半導体素子の接続は、超音波ボンディングにより行われると、半導体素子がはんだのフラックスなどで汚れることを防止することが可能となり、好ましい。
【００２２】
また、前記配線部と前記第２の基板に形成された別の配線部との接続には、はんだが用いられると、接続の確実性が良好となり、好ましい。
【００２３】
また、本発明の第２の観点では、上記の課題を、半導体素子が実装された第１の基板と、前記第１の基板が実装された第２の基板と、を有する半導体装置であって、前記半導体素子は光機能素子よりなり、該光機能素子上には透過する光に対して作用する光機能層が形成されていることを特徴とする半導体装置により、解決する。
【００２４】
前記半導体装置は、前記第２の基板に実装される前記半導体素子のばらつきが抑制されており、さらに前記第２の基板に対して実装される前記半導体素子の位置や角度の取り付けの制度が良好である特徴を有している。
【００２５】
また、前記光機能素子は、ＬＥＤ素子よりなると、当該ＬＥＤ素子の発光のばらつきや取り付け位置・角度のばらつきが抑制された、高品質の半導体装置を提供することが可能となる。
【００２６】
また、前記光機能層は蛍光体層よりなると、発光の色を様々に変更することが可能となる。
【００２７】
また、前記第１の基板には、前記半導体素子を収納する凹部が形成され、当該凹部には反射面が形成されていると、半導体装置の発光の効率が良好となり、好適である。
【００２８】
また、前記第２の基板には、前記半導体素子が実装された前記第１の基板を収納する凹部が形成され、当該凹部には反射面が形成されていると、半導体装置の発光の効率が良好となり、好適である。
【００２９】
また、前記第１の基板に形成された、前記半導体素子と接続される第１の配線部と、前記第２の基板に形成された第２の配線部とが、ワイヤボンディングにより接続されていると、接続の確実性が良好となり、好適である。
【００３０】
また、前記第１の基板に形成された、前記半導体素子と接続される第１の配線部は、前記第１の基板を貫通するように形成され、前記第２の基板に形成された第２の配線部に接続されていると、省スペースで接続を行うことが可能となり、好適である。
【００３１】
また、前記第１の基板はシリコン基板よりなると、半導体素子の放熱が良好となり、好ましい。
【発明の効果】
【００３２】
本発明によれば、基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される素子の間の個体間差の少ない半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明の実施の形態に関して、図面に基づき説明する。
【実施例１】
【００３４】
図２Ａ〜図２Ｆは、本発明の実施例１による半導体装置の製造方法を、手順を追って示した図である。
【００３５】
まず、図２Ａに示す工程において、例えばシリコンウェハよりなる基板１０１に、ビアホールＢＨを形成し、当該ビアホールＢＨの内壁面を含む前記基板１０１の表面に、絶縁層１０２を形成する。前記絶縁層１０２は、様々な方法により形成することが可能であるが、例えば電着法により樹脂材料などの有機材料よりなる膜を、またはＣＶＤ法やスパッタリング法などによりＳｉＯ２やＳｉＮなどの無機材料よりなる膜を形成することができる。
【００３６】
次に、当該ビアホールＢＨを埋設するようにビアプラグ１０３と、該ビアプラグ１０３に接続されるパターン配線１０４、１０５を、たとえばＣｕのメッキ法により、形成する。例えば、前記ビアプラグ１０３、パターン配線１０４、１０５は、Ｃｕの電解メッキにより形成するが、当該電解メッキの前に、まずシード層となるＣｕの層を無電解メッキやＣＶＤ法、スパッタ法などにより形成しておくと好適である。
【００３７】
また、ビアプラグ１０３は、前記基板１０１を貫通するように形成されており、前記パターン配線１０３は、前記基板１０１の、後の工程において半導体素子が実装される側（以降文中第１の側）に、前記パターン配線１０５は当該第１の側の反対側の第２の側に形成されている。
【００３８】
次に、前記パターン配線１０４上に、半導体素子と電気的な接続を良好とするための接続層（バンプ）１０６を形成する。前記接続層１０６は、例えばＡｕにより形成されるが、他の金属を用いてもよく、また複数の種類の材料が積層された構造としてもよい。例えば、前記接続層１０６は、Ａｕのメッキや、またはＡｕ線のワイヤボンディングによるスタッドバンプにより、形成することができる。
【００３９】
次に、図２Ｂに示す工程において、例えばＬＥＤ素子などの光機能素子よりなる複数の半導体素子１０７を、前記基板１０１に実装する。この場合、前記半導体素子１０７は、前記接続層１０６と、超音波（ＵＳ）ボンディングにより、接続される。また、前記半導体素子１０７は、ワイヤポンディングにより前記接続層１０６に接続されるようにしてもよい。この場合、前記接続層１０６は、ボンディング性を向上させるために、Ａｕメッキ層であることが好ましい。また、前記半導体素子１０７は、例えば、光電変換素子（フォトダイオード、ＣＭＯＳなど）、発光素子（ＬＥＤなど）の光機能素子よりなるが、これに限定されるものではない。
【００４０】
次に、図２Ｃに示す工程において、前記半導体素子１０７を覆うように、透過する光に対して作用する光機能層１０８を、前記半導体素子１０７上に、例えば塗布により形成し、第１の実装構造１００（基板１０１、絶縁層１０２、ビアプラグ１０３、パターン配線１０４、１０５、接続層１０６、半導体素子１０７、および光機能層１０８）を形成する。
【００４１】
例えば、前記半導体素子１０７が光電変換素子（受光素子）の場合には、前記光機能層１０８は、該半導体素子に入射する光のうち、所定の波長をカットするフィルタ、または光を集光するレンズなどよりなる。
【００４２】
また、前記半導体素子１０７が発光素子の場合には、前記光機能層１０８は、該半導体素子から発する光のうち、所定の波長をカットするフィルタ、光を集光するレンズ、または蛍光体層、などよりなる。
【００４３】
本実施例の場合、前記半導体素子１０７はＬＥＤ素子よりなり、前記光機能層１０８は蛍光体層よりなる。このように、ＬＥＤ素子と蛍光体層を組み合わせることにより、発光の色を所望の色とすることが容易となる。
【００４４】
また、前記光機能層（蛍光体層）１０８は、例えばインクジェット法により塗布されて形成されることが好ましい。インクジェット法を用いた場合には、例えば従来のスクリーン印刷やディスペンサ、スプレーコータ、ロールコータなどによる塗布に比べて、光機能層（蛍光体層）の膜厚の均一性が良好である特長を有している。そのため、半導体装置の発光のむらを抑制することが可能となる。また、インクジェット法による塗布では、マスクが不要であり、また高速で高効率で塗布が可能である。また、必要な箇所に必要な厚さでパターニングして塗布することが容易となり、このため、例えば例えばキャビティなど凹部が形成されている場合にも塗布が容易である。また、インクジェット法により形成された蛍光体層では、蛍光体の濃度の均一性が良好である。
【００４５】
次に、図２Ｄに示す工程において、前記第１の実装構造１００を、所定の検査用基板３１０に設置する。当該検査用基板３１０には、前記パターン配線１０５に接続されるテスト用配線（コンタクトプローブ）３１１が形成されている。
【００４６】
ここで、前記第１の実装構造１００は、前記テスト用配線３１１を介して検査用回路（図示せず）に接続され、実装された半導体素子の検査が行われる。前記テスト用配線３１１は、前記半導体素子１０７と電気的な導通をとり、該半導体素子１０７を駆動して各種試験を行うためのコンタクトプローブや、コネクタピンよりなる。これらのコンタクトプローブやコネクタピンは、バネ状に形成されており、弾性による押圧によりパターン配線１０５に接触され、電気的な接続が行われる。
【００４７】
例えば、本実施例の場合、テスト用配線３１１からの通電により、ＬＥＤ素子の発光検査が行われ、ＬＥＤ素子を駆動（発光）させて、素子の発光の強度や発光の色（発光の波長）などの発光の状態の検査が行われ、さらに複数の素子の間でのこれらの特性の個体間差の検査が実施される。
【００４８】
また、前記半導体素子１０７上に前記光機能素子層１０８が形成された状態で検査が行われるため、前記光機能素子１０８の色むらや厚さのむらが発光状態のばらつきに与える影響の検査も併せて行うことが可能である。すなわち、半導体素子（ＬＥＤ素子）と光機能層（蛍光体層）を組み合わせた形で発光の検査を実施することができる。
【００４９】
次に、図２Ｅに示す工程において、前記第１の実装構造１００を、例えばダイサーによるダイシングにより個片化し、複数の第１の実装構造１００Ａ（基板１０１、絶縁層１０２、ビアプラグ１０３、パターン配線１０４、１０５、接続層１０６、半導体素子１０７、および光機能層１０８）とする。この場合、前記第１の実装構造１００Ａは、たとえば１個の半導体素子（ＬＥＤ素子）１０７が実装されるように個片化される。また、前記第１の実装構造１００Ａは、複数の半導体素子１０７を含むようにしてもよく、また当該半導体素子１０７以外の素子を含むように形成してもよい。
【００５０】
また、図２Ｄに示した工程の検査において、前記半導体素子１０７または前記光機能層１０８に不具合があったものについては、本工程において個片化された後、選択的に除去される。
【００５１】
次に、図２Ｆに示す工程において、前記第１の実装構造１００Ａを、基板２０１に実装し、半導体装置（第２の実装構造）２００を形成する。前記基板２０１は、例えばセラミック材料よりなり、前記第１の実装構造１００Ａを収納する凹部２０４が形成されている。前記凹部２０４の底面には、前記パターン配線１０５に接続される、パターン配線２０２が形成されている。また、前記パターン配線１０５と前記パターン配線２０２は、例えば、はんだよりなる接続層（バンプ）２０３により、電気的に接続されている。
【００５２】
前記第１の実装構造１００Ａは、前記凹部２０４に収納されるようにして実装されるが、前記凹部２０４の開口側に近い側は、例えばテーパ形状に形成さる。当該当該テーパ形状となっている凹部２０４の内壁面には、反射面２０５が形成されている。このため、前記半導体素子（ＬＥＤ素子）１０７や蛍光体層１０８からの発光を効率よく利用することが可能な構造になっている。前記反射面２０５は、例えば金属膜をスパッタリングにより成膜することで形成されるが、シリコンを研磨して形成してもよい。
【００５３】
また、図中では半導体素子を２個のみ図示しているが、基板上には必要に応じてさらに多数のＬＥＤ素子が実装される。
【００５４】
上記の半導体装置の製造方法においては、前記半導体素子１０７を、前記基板１０１に実装し、前記第１の実装構造１００とした状態で半導体素子の検査を実施していることが特徴の一つである。従来は、図２Ｆに示す基板２０１に相当する基板に直接半導体素子（ＬＥＤ素子）を実装していたため、一部の半導体素子や一部の光機能層に不具合があった場合には、実装された基板（半導体装置）全体を廃棄せざるを得ない問題があった。
【００５５】
一方、本実施例による製造方法によれば、図２Ｄに示す工程において、ウェハ（基板）レベルで、すなわち前記第１の実装構造１００とした状態で、実装された半導体素子（ＬＥＤ素子）個々について、検査（発光検査）を実施している。また、当該検査の後で基板を個片化し、さらに個片化された基板を別の基板（基板２０１）に実装して半導体装置を形成している。
【００５６】
このため、半導体素子や光機能層個々の不具合を最終的な実装形態（半導体装置２００）を形成する前に検知することが可能となっている。また、前記検査の後に前記第１の実装形態１００を個片化しているため、この段階で不具合のあった半導体素子や光機能層を有する第１の実装構造１００Ａを除外することが可能となっている。
【００５７】
そのため、前記半導体装置２００（第２の実装構造）において、半導体素子や光機能層の不具合の発生確率が抑制され、半導体装置の製造の歩留まりが良好となり、また、廃棄される半導体素子の割合を小さくすることができる。
【００５８】
また、半導体装置の歩留まりを良好とするためには、半導体素子を基板に実装する前に、個々に試験する方法も考えられるが、この場合、特殊な試験用の治具の製作を必要とし、また試験のための時間を要するため、個別に試験する方法を実施することは現実的には困難である。また、半導体素子が光機能素子の場合、光機能層を設けないと実際の特性検査を行うことは不可能であるが、半導体素子を所定の基板に実装すること無しに、個別に光機能層を形成することが困難である問題がある。
【００５９】
一方、本実施例による、図２Ｄに示した工程における試験では、複数の半導体素子をまとめて、いわゆるウェハ（基板）レベルで検査することが可能であるため、試験を容易に実施することが可能である。また、半導体素子と光機能層を組み合わせた状態で、例えばＬＥＤ素子と蛍光体層を組み合わせた状態で検査（発光検査）を実施することができる利点がある。
【００６０】
特に、前記基板１０１がシリコンウェハよりなる場合、既存の様々な試験用の設備を流用することが可能であるため、好ましい。また、前記基板１０１がシリコンウェハよりなると、既存のパターン配線形成技術、パターン配線形成のための設備を用いることができるため、例えば前記ビアプラグ１０３や、パターン配線１０４、１０５を、容易に、また微細な構造で形成することが可能になり、またダイシング（個片化）も容易に実施することが可能となる。また、シリコンは熱伝導率が良好であるため、前記半導体素子１０７からの発熱を効率的に放熱することが可能となる効果も奏する。
【００６１】
また、前記半導体装置２００の構造では、従来の半導体装置に比べて、実装される前記半導体素子１０７の、前記基板２０１に対する設置位置・設置角度の精度が良好である特長を有している。
【００６２】
これは、前記半導体素子１０７が前記基板２０１に直接実装される構造に比べて、前記基板１０１に実装された前記半導体素子１０７が前記基板２０１に実装される構造の方が、半導体素子の設置位置・設置角度が良好であるためである。特に、凹部などの微細な空間に微細な半導体素子を直接精度よく実装することは困難であり、本実施例による構造ではこのような場合にも精度よく半導体素子を実装することが可能となっている。
【００６３】
また、図２Ｂに示した工程において、前記パターン配線１０４（前記接続層１０６）と前記半導体素子１０７の接続には、はんだを用いずに超音波ボンディングが用いられている。このため、はんだのフラックスなどにより半導体素子１０７が汚れることが防止されている。特に、前記半導体素子１０７が光機能素子よりなる場合、入射光または出射光がフラックスなどの汚れに影響を受けることを防止するため、前記パターン配線１０４（前記接続層１０６）と前記半導体素子１０７の接続は、超音波ボンディングなどのはんだフリーの接続方法が用いられることが好ましい。
【００６４】
一方、前記パターン配線１０５と前記パターン配線２０２の接続にははんだ（はんだバンプ）が用いられ、前記パターン配線１０５と前記パターン配線２０２の電気的な接続の確実性を良好としている。また、はんだが溶融した際の表面張力によるセルフアライメント効果により、高精度に第１の実装構造１００Ａの実装を行うことができる。
【００６５】
また、前記基板１０１には当該基板１０１を貫通するビアプラグ１０３が形成され、前記基板１０１の前記第２の側で前記パターン配線１０５と前記パターン配線２０２とが接続されている。このため、実装される前記第１の実装構造１００Ａを微細化することが可能となっている。
【００６６】
一方で、上記の配線の構造や配線の接続方法は、これに限定されるものではなく、例えば以下に示すように変形・変更することが可能である。
【実施例２】
【００６７】
図３は、本発明の実施例２による半導体装置２００Ａを模式的に示した断面図である。図３を参照するに、前記半導体装置２００Ａは、半導体素子１０７Ａが実装された、例えばシリコンよりなる基板１０１Ａと、該基板１０１Ａが実装された、例えばセラミックよりなる基板２０１Ａと、を有している。
【００６８】
前記半導体素子１０７Ａは、実施例１の場合の半導体素子１０７に相当し、同様の構造を有している。また、前記半導体素子１０７Ａ上には、実施例１の場合の前記光機能層１０８に相当する光機能層１０８Ａが形成されている。
【００６９】
前記基板２０１Ａには、前記半導体素子１０７Ａが実装された前記基板１０１Ａを収納する、実施例１の場合の前記凹部２０４に相当する凹部２０４Ａが形成されている。
【００７０】
前記基板１００Ａは、前記凹部２０４Ａに収納されるようにして接着層１１０によって接着されて実装されるが、前記凹部２０４Ａの開口側に近い側は、例えばテーパ形状に形成さる。当該当該テーパ形状となっている凹部２０４Ａの内壁面には、反射面２０５Ａが形成されている。このため、前記半導体素子（ＬＥＤ素子）１０７Ａや蛍光体層１０８Ａからの発光を効率よく利用することが可能な構造になっている。前記反射面２０５Ａは、例えば金属膜をスパッタリングにより成膜することで形成されるが、シリコンを研磨して形成してもよい。
【００７１】
また、前記基板１０１Ａ上には、例えばＣｕなどよりなるパターン配線１０３Ａが形成されており、前記パターン配線１０３Ａ上には、実施例１の場合の前記接続層１０６と同様の構造を有する接続層１０６Ａが形成されている。前記半導体素子（ＬＥＤ素子）１０７Ａは、実施例１の場合と同様に、超音波ボンディングにより、前記接着層１０６Ａに接続されている。
【００７２】
また、前記基板２０１Ａ上には、例えばＣｕよりなるパターン配線２０２Ａが形成されており、当該パターン配線２０２Ａと前記パターン配線１０３Ａは、ワイヤボンディングにより接続され、例えば図に示すように、ワイヤ１０３Ｂにより接続されている。
【００７３】
本実施例による半導体装置２００Ａでは、実施例１のように基板を貫通するプラグが形成されておらず、前記基板１０１Ａ上のパターン配線１０３Ａと前記基板２０１Ａ上のパターン配線２０２Ａがワイヤボンディングにより接続される構造となっている。
【００７４】
このため、実施例１の場合と比べてパターン配線の形成とその接続が容易であり、半導体装置の製造工程が単純となっている。
【００７５】
また、前記基板２０１Ａに実装される、前記半導体素子１０７Ａが実装された前記基板１０１Ａは、１個の場合に限定されず、例えば、図４に示すように、複数の基板（半導体素子）が実装されるようにしてもよい。ただし図４中、先に説明した部分には同一の参照符号を付し、説明を省略している。
【実施例３】
【００７６】
また、半導体素子が実装される基板は、実施例１や実施例２の場合に限定されず、以下に示すように、様々な形状・構成とすることが可能である。
【００７７】
図５は、本発明の実施例３による半導体装置２００Ｂを模式的に示した断面図である。図５を参照するに、前記半導体装置２００Ｂは、半導体素子１０７Ｂが実装された、例えばシリコンよりなる基板１０１Ｂと、該基板１０１Ｂが実装された、例えばセラミックよりなる基板２０１Ｂと、を有している。
【００７８】
前記半導体素子１０７Ｂは、実施例１の場合の半導体素子１０７に相当し、同様の構造を有している。前記半導体素子１０７Ｂは、前記基板１０１Ｂに形成された凹部１１１に、収納されるようにして実装されている。前記凹部１１１は、例えば略直方体状に、または略円筒形状に前記基板１０１Ｂをエッチングすることにより形成され、当該凹部１１１は、光機能層１０８Ｂで満たされている。前記光機能層１０８Ｂは、実施例１の場合の前記光機能層１０８と同様の材料により構成される。また、前記凹部１１１は、たとえばガラスなどよりなる蓋部１１２により、封止される構造であってもよい。
【００７９】
前記基板１０１Ｂには、前記凹部１１１の底部を貫通するビアプラグ１０３Ｂが形成され、該ビアプラグ１０３Ｂの両端には、パターン配線１０４Ｂ，１０５Ｂが形成されている。また、前記ビアプラグ１０３Ｂと前記基板１０１Ｂの間と、前記凹部１１１の内壁面、および前記基板１０１Ｂの底面には、絶縁層１０２Ｂが形成されている。前記半導体素子１０７Ｂは、前記パターン配線１０４Ｂ上に、接続層１０６Ｂを用いた超音波ボンディングにより、接続されている。また、前記パターン配線１０５Ｂは、はんだよりなる接続層（バンプ）２０３Ｂにより、前記基板２０１Ｂ上に形成されたパターン配線２０２Ｂに接続されている。
【００８０】
本実施例に示すように、前記半導体素子（ＬＥＤ素子）１０７Ｂは、前記基板１０１Ｂの側に形成された凹部に収納されるようにして実装されるようにしてもよい。
【実施例４】
【００８１】
また、図６は、本発明の実施例４による半導体装置２００Ｃを模式的に示した断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。また、図６に示す、基板１０１Ｃ、絶縁層１０２Ｃ、ビアプラグ１０３Ｃ、パターン配線１０４Ｃ，１０５Ｃ，接続層１０６Ｃ、半導体素子１０７Ｃ、および蓋部１１２Ｃは、それぞれ、実施例３の、基板１０１Ｂ、絶縁層１０２Ｂ、ビアプラグ１０３Ｂ、パターン配線１０４Ｂ，１０５Ｂ，接続層１０６Ｂ、半導体素子１０７Ｂ、および蓋部１１２に相当し、同様の構造を有している。
【００８２】
本実施例の場合、実施例３の構造の凹部１１１に相当する凹部１１１Ｃの形状が、テーパ形状となっている。さらに、テーパー形状となっている前記凹部１１１Ｃの内壁面には、反射面１１１Ｄが形成されている。このため、前記半導体素子（ＬＥＤ素子）１０７Ｃからの発光を効率よく利用することが可能な構造になっている。また、本実施例の場合には、実施例３の場合の光機能層１０８Ｂに相当する光機能層１０８Ｃは、前記凹部１１１Ｃ全体を満たすようにではなく、前記半導体素子１０７Ｃを覆うように選択的に形成されている。なお、凹部１１１Ｃ全体を満たすよう光機能層１０８Ｃを形成してもよい。
【００８３】
このように、本発明による半導体装置は、配線構造や、基板の形状などを様々に変形・変更して形成することが可能である。
【００８４】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【００８５】
本発明によれば、基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される素子の間の個体間差の少ない半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００８６】
【図１Ａ】従来の半導体装置の製造方法を示す図（その１）である。
【図１Ｂ】従来の半導体装置の製造方法を示す図（その２）である。
【図１Ｃ】従来の半導体装置の製造方法を示す図（その３）である。
【図２Ａ】実施例１による半導体装置の製造方法を示す図（その１）である。
【図２Ｂ】実施例１による半導体装置の製造方法を示す図（その２）である。
【図２Ｃ】実施例１による半導体装置の製造方法を示す図（その３）である。
【図２Ｄ】実施例１による半導体装置の製造方法を示す図（その４）である。
【図２Ｅ】実施例１による半導体装置の製造方法を示す図（その５）である。
【図２Ｆ】実施例１による半導体装置の製造方法を示す図（その６）である。
【図３】実施例２による半導体装置を示す図である。
【図４】図３の半導体装置の変形例である。
【図５】実施例３による半導体装置を示す図である。
【図６】実施例４による半導体装置を示す図である。
【符号の説明】
【００８７】
１００，１００Ａ  第１の実装構造
２００，２００Ａ，２００Ｂ，２００Ｃ  半導体装置
１０１，１０１Ａ，１０１Ｂ，２０１，２０１Ａ，２０１Ｂ，２０１Ｃ，１０１Ｃ  基板
１０２，１０２Ａ，１０２Ｂ，１０２Ｃ  絶縁層
１０３，１０３Ｂ  ビアプラグ
１０３Ａ，１０３Ｃ，１０４，１０４Ｂ，１０４Ｃ，１０５，１０５Ｂ，１０５Ｃ，２０２，２０２Ｂ  パターン配線
１０３Ｂ  ワイヤ
１０６，１０６Ａ，１０６Ｂ，１０６Ｃ，２０３  接続層
１０７，１０７Ａ，１０７Ｂ，１０７Ｃ  半導体素子
１０８，１０８Ｂ，１０８Ｃ  光機能層
１１０  接着層
２０４，２０４Ａ，１１１，１１１Ｃ  凹部
１１２，１１２Ｃ  蓋部
２０５  反射面
３１０  検査用基板
３１１  テスト用配線
【図１Ａ】
2007027278.tif 000003
【図１Ｂ】
2007027278.tif 000004
【図１Ｃ】
2007027278.tif 000005
【図２Ａ】
2007027278.tif 000006
【図２Ｂ】
2007027278.tif 000007
【図２Ｃ】
2007027278.tif 000008
【図２Ｄ】
2007027278.tif 000009
【図２Ｅ】
2007027278.tif 000010
【図２Ｆ】
2007027278.tif 000011
【図３】
2007027278.tif 000012
【図４】
2007027278.tif 000013
【図５】
2007027278.tif 000014
【図６】
2007027278.tif 000015