(57)【要約】【課題】電力消費を抑制して発熱による不具合を少なくすることが可能な光電センサ用ＩＣを提供する。【解決手段】４つの受光部Ｐ１〜Ｐ４がＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有する受光素子３０に設けられており、被検出物Ｗの距離により、受光部Ｐ１が受光可能なスポット径である場合には、受光部Ｐ１からの受光量に応じた受光信号により、被検出物Ｗの有無を検出する。受光部Ｐ１で受光可能なスポット径でない場合には、受光部Ｐ１〜Ｐ３からなる受光部の受光領域における受光量に応じた受光信号により、被検出物Ｗの有無を検出する。被検出物Ｗまでの距離を検出する際には、受光部Ｐ３，Ｐ４のそれぞれの受光量の差分を演算し、差分に応じて検出物までの距離を検出する。【選択図】図３
2007157791.tif 000002
【特許請求の範囲】
【請求項１】
第１の受光素子と、
前記第１の受光素子からの受光信号を処理する処理回路と、を備える光電センサ用ＩＣにおいて、
前記処理回路は、ＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有することを特徴とする光電センサ用ＩＣ。
【請求項２】
前記処理回路に加えて、前記第１の受光素子もＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有することを特徴とする請求項１記載の光電センサ用ＩＣ。
【請求項３】
前記処理回路及び前記第１の受光素子に電源を供給する電源回路が備えられており、
前記処理回路、前記第１の受光素子及び前記電源回路は、高耐圧ＣＭＯＳデバイス構造又は高耐圧ＢｉＣＭＯＳデバイス構造を有することを特徴とする請求項１又は請求項２記載の光電センサ用ＩＣ。
【請求項４】
前記処理回路は、前記受光部からの受光信号を入力可能な１つの入力部を有し、当該入力部から入力された受光信号を処理する第１処理回路を有し、
前記第１の受光素子は、
１又は隣接する複数の前記受光部の組合せによって、それぞれ大きさの異なる複数の受光領域を形成可能とされるものであって、
前記１又は隣接する複数の受光部からの受光信号を前記入力部に選択的に入力可能な第１選択手段を備えることを特徴とする請求項１ないし請求項３のいずれかに記載の光電センサ用ＩＣ。
【請求項５】
前記複数の受光部は、
前記複数の受光領域が、それぞれ異なる大きさの正方形状をなすように形成可能に構成されていることを特徴とする請求項４に記載の光電センサ用ＩＣ。
【請求項６】
前記複数の受光部は、
隣接する同一形状の受光領域を形成するように構成されていることを特徴とする請求項４又は請求項５記載の光電センサ用ＩＣ。
【請求項７】
前記処理回路は、
前記隣接する同一形状の受光領域を形成する複数の受光部のうちの、一の受光部から出力される受光信号と、他の受光部から出力される受光信号とが別々に入力される入力部を有し、当該入力部に入力される受光信号のレベルの差を演算処理する第２処理回路を有するものであり、
前記第１処理回路及び前記第２処理回路のうち、前記受光信号が入力される処理回路を選択可能な第２選択手段を備えることを特徴とする請求項６記載の光電センサ用ＩＣ。
【請求項８】
前記第１処理回路に受光信号が入力される受光部の少なくとも一部と、前記第２処理回路に受光信号が入力される受光部の少なくとも一部と、が兼用されていることを特徴とする請求項７に記載の光電センサ用ＩＣ。
【請求項９】
前記第１の受光素子とは異なる第２の受光素子を接続可能な外部入力端子を備え、
前記外部入力端子は、前記第１の受光素子の端子と選択的又は共通に、前記第１処理回路の入力部に接続されることを特徴とする請求項４ないし請求項８のいずれかに記載の光電センサ用ＩＣ。
【請求項１０】
前記受光部は、フォトダイオードにより構成されることを特徴とする請求項１ないし請求項９のいずれかに記載の光電センサ用ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電センサ用ＩＣに関する。
【背景技術】
【０００２】
従来より、検出精度を安定させ、かつ装置の小型化を実現するために、受光素子やその処理回路が搭載されたＩＣ（以下、「光電センサ用ＩＣ」という。）が備えられた光電センサが知られている。
【０００３】
この種の光電センサには、図７に示すように、本体ケーシング２内のプリント基板３に、ＬＥＤを具備する投光器４と、光電センサ用ＩＣ５とが搭載されている。
また、本体ケーシング２には、投光レンズ６が設けられており、投光器４からの光が投光レンズ６を介して平行光として出射されるとともに、被検出物Ｗにて反射した光が投光レンズ６と並んで設けられる受光レンズ７により集光されて光電センサ用ＩＣ５の受光素子８の受光面にスポット状に受光されるようになってている。そして、受光素子８に受光された光の受光量に応じて被検出物Ｗの有無等が検出されるようになっている。
【特許文献１】特開２００２−２５２３６８公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、光電センサ用ＩＣ５には、受光素子８に受光された光の受光量に応じた受光信号を処理する処理回路が設けられている。ここで、この処理回路について用いられる素子を、主にバイポーラトランジスタとする場合には、消費電力が大きくなるだけでなく、光電センサ用ＩＣを小型化した際に、発熱による不具合が生じるおそれがある。
本発明は上記のような事情に基づいて完成されたものであって、電力消費を抑制して発熱による不具合を少なくすることが可能な光電センサ用ＩＣを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための手段として、請求項１の発明に係る光電センサ用ＩＣは、第１の受光素子と、前記第１の受光素子からの受光信号を処理する処理回路と、を備える光電センサ用ＩＣにおいて、前記処理回路は、ＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有する構成としたところに特徴を有する。
【０００６】
請求項２の発明は、請求項１に記載のものにおいて、前記処理回路に加えて、前記第１の受光素子もＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有するところに特徴を有する。
【０００７】
請求項３の発明は、請求項１または請求項２に記載のものにおいて、前記処理回路及び前記第１の受光素子に電源を供給する電源回路が備えられており、前記処理回路、前記第１の受光素子及び前記電源回路は、高耐圧ＣＭＯＳデバイス構造又は高耐圧ＢｉＣＭＯＳデバイス構造を有するところに特徴を有する。
【０００８】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載のものにおいて、前記処理回路は、前記受光部からの受光信号を入力可能な１つの入力部を有し、当該入力部から入力された受光信号を処理する第１処理回路を有し、前記第１の受光素子は、１又は隣接する複数の前記受光部の組合せによって、それぞれ大きさの異なる複数の受光領域を形成可能とされるものであって、前記１又は隣接する複数の受光部からの受光信号を前記入力部に選択的に入力可能な第１選択手段を備えるところに特徴を有する。
【０００９】
請求項５の発明は、請求項４に記載のものにおいて、前記複数の受光部は、前記複数の受光領域が、それぞれ異なる大きさの正方形状をなすように形成可能に構成されているところに特徴を有する。
【００１０】
請求項６の発明は、請求項４又は請求項５に記載のものにおいて、前記複数の受光部は、隣接する同一形状の受光領域を形成するように構成されているところに特徴を有する。
【００１１】
請求項７の発明は、請求項６に記載のものにおいて、前記処理回路は、前記隣接する同一形状の受光領域を形成する複数の受光部のうちの、一の受光部から出力される受光信号と、他の受光部から出力される受光信号とが別々に入力される入力部を有し、当該入力部に入力される受光信号のレベルの差を演算処理する第２処理回路を有するものであり、前記第１処理回路及び前記第２処理回路のうち、前記受光信号が入力される処理回路を選択可能な第２選択手段を備えるところに特徴を有する。
【００１２】
請求項８の発明は、請求項７に記載のものにおいて、前記第１処理回路に受光信号が入力される受光部の少なくとも一部と、前記第２処理回路に受光信号が入力される受光部の少なくとも一部と、が兼用されているところに特徴を有する。
【００１３】
請求項９の発明は、請求項４ないし請求項８のいずれかに記載のものにおいて、前記第１の受光素子とは異なる第２の受光素子を接続可能な外部入力端子を備え、前記外部入力端子は、前記第１の受光素子の端子と選択的又は共通に、前記第１処理回路の入力部に接続されるところに特徴を有する。
【００１４】
請求項１０の発明は、請求項１ないし請求項９のいずれかに記載のものにおいて、前記受光部は、フォトダイオードにより構成されるところに特徴を有する。
【発明の効果】
【００１５】
＜請求項１の発明＞
本構成によれば、光電センサ用ＩＣの処理回路は、ＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有する。したがって、例えばバイポーラデバイス構造のみを有するものと比較して、電力消費を抑制することができる。また、内部の発熱量を低減させることができるから、光電センサ用ＩＣを小型化した際の発熱による不具合を少なくすることができる。
【００１６】
＜請求項２の発明＞
本構成によれば、より電力消費を抑制することができる。
【００１７】
＜請求項３の発明＞
本構成によれば、処理回路、第１の受光素子及び電源回路にて生じる電圧が高くなっても不具合が生じにくい。
【００１８】
＜請求項４の発明＞
本構成によれば、第１選択手段により１又は隣接する複数の受光部からの受光信号を第１処理回路の入力部に選択的に入力させることができる。したがって、例えば、１つの受光部の受光領域に収まる光については第１選択手段により当該１つの受光部で受光された光の受光信号のみを第１処理回路に入力させ、１つの受光部の受光領域に収まらない光については複数の受光部が組み合わせられる受光領域で受光された光の受光信号を第１処理回路に入力させる。これにより、受光される光の受光領域に応じた受光信号を第１処理回路に入力させることができるから、光の受光領域に応じた専用の受光素子を用意する必要がなく部品点数を少なくすることができる。
【００１９】
＜請求項５の発明＞
本構成によれば、受光部を正方形状とすることにより、スポット（円形）状の光を受光しやすくことができる。
ここで、スポット（円形）状の光を受光する場合には、理想的には、円形の受光部（受光面）とした方が、スポット（円形）状の光を受光部いっぱいに受光することができるが、かかる場合には、ウエハをカットする際に、円形にカットする工程が複雑であるだけでなく、円形にカットすると、利用できないウエハの残りかすが生じてしまう。したがって、かかる観点からも受光部を正方形状とすることが望ましい。
【００２０】
＜請求項６の発明＞
本構成によれば、隣接する同一形状の受光領域を形成する受光部に光が照射された場合には、受光量の割合に応じた受光信号がそれぞれの受光部の端子から出力される。したがって、例えば、当該受光素子を、投光された光のうち被検出物に反射する光を受光することで当該被検出物までの距離検出が可能な光電センサに用いた場合には、当該２つの受光部から出力される受光信号に基づき距離検出を行うことが可能になる。
【００２１】
＜請求項７の発明＞
本構成によれば、第２選択手段により、第１処理回路により処理を行うか、若しくは、第２処理回路による演算処理を行うかの選択を行うことができる。
また、第２処理回路を選択した場合に、例えば、投光された光のうち被検出物に反射する光を受光することで当該被検出物でまでの距離検出が可能な光電センサに用いると、当該２つの受光部から出力される受光信号に基づき距離検出を行うことが可能になる。
【００２２】
＜請求項８の発明＞
本構成によれば、受光部を兼用（共通化）することで、光電センサ用ＩＣを光電センサに用いた場合に、兼用（共通化）する分だけ受光部の数の少ない受光素子を用いることが可能になる。
【００２３】
＜請求項９の発明＞
本構成によれば、第１処理回路は、第１の受光素子だけでなく、第２の受光素子から出力される受光信号の処理を行うことができる。
【００２４】
＜請求項１０の発明＞
本構成によれば、例えば、受光部をフォトトランジスタで構成する場合と比較して、受光した光が受光信号として出力されるまでの応答時間を短くすることができる。
【発明を実施するための最良の形態】
【００２５】
＜実施形態１＞
本発明の実施形態１を図１ないし図６を参照しつつ説明する。
本実施形態の光電センサ１０は、受光量に応じて被検出物Ｗの有無等を検出する物体検出センサ、及び、受光位置の変化に応じて被検出物Ｗまでの距離を検出する距離検出センサの両方の機能を有するものである。なお、本実施形態の光電センサ１０は、物体検出センサとして用いる場合には、被検出物Ｗまでの距離が異なる場合であっても、１台の光電センサ１０で被検出物Ｗの有無等が検出可能になっている。
【００２６】
１．光電センサの構成
光電センサ１０は、本体ケーシング１１内に、プリント基板１２が収容されている。プリント基板１２上には、ＬＥＤ１３を具備する投光器１４と、光電センサ用ＩＣ２０とが搭載されて成る。
【００２７】
本体ケーシング１１のうち、投光器１４の前方（図１の右下方）に位置する部分には、投光レンズ１５が設けられ、ＬＥＤ１３からの光を平行光として出射できるようになっている。一方、本体ケーシング１１のうち、光電センサ用ＩＣ２０の前方に位置する部分には、受光レンズ１６が設けられ、被検出物Ｗにて反射した光が受光レンズ１６にて収束（集光）されて光電センサ用ＩＣ２０に１つだけ設けられる受光素子３０の受光面３０Ａにスポット状（受光面上における受光領域が略円形）に受光されるようになっている。
【００２８】
受光素子３０（第１の受光素子）はワンチップ上（シリコンなどの半導体）にＣＭＯＳデバイス構造（例えば、文献「はじめての半導体プロセス」著者「前田和夫」出版社「工業調査会」Ｐ２９〜Ｐ３１記載の構成参照）として構成されるＣＭＯＳイメージセンサであって、図２に示すように、全体として長方形状をなし、受光面３０Ａの全体（全体の受光領域）が５つの受光領域に区画され、４つの受光部Ｐ１〜Ｐ４のそれぞれが平面状に配置されるフォトダイオードから構成されている（エリアセンサ。受光部Ｐ２は、２つの部分が１つの受光部として構成されている）。なお、受光素子３０をＣＭＯＳデバイス構造に代えて、ＢｉＣＭＯＳ(Bipolar-CMOS。同一基板上にバイポーラトランジスタとＣＭＯＳの両方を使って形成される。例えば、同文献Ｐ３２記載の構成参照）デバイス構造で構成してもよく、かかる場合には、大電流を駆動したり高速に動作させたりする部分にバイポーラトランジスタを用い、集積度を高めたり消費電力を下げたりする部分にＣＭＯＳを使うという使い分けを行うことができる。
【００２９】
各受光部Ｐ１〜Ｐ４には、それぞれ出力端子Ｔ１〜Ｔ４が備えられており、各受光部Ｐ１〜Ｐ４ごとに、受光した光の量に応じた受光信号が対応する出力端子Ｔ１〜Ｔ４から出力されるようになっている。
【００３０】
なお、詳しくは後述するが、各受光部Ｐ１〜Ｐ４の出力端子から出力される受光信号に基づき、例えば、受光部Ｐ１のみの受光量を検出することが可能であるが、受光部Ｐ１を含む複数の受光部、例えば、受光部Ｐ１〜Ｐ３の出力端子Ｔ１〜Ｔ３から出力される受光信号を加えることで、受光部Ｐ１〜Ｐ３の受光領域が合わされた受光量の受光信号に基づき、検出を行うことができる。
【００３１】
４つの受光部Ｐ１〜Ｐ４のうち、受光部Ｐ１（の受光領域）は、正方形状であって受光面３０Ａの略右半分のうちの中央部に位置し、受光部Ｐ２（の受光領域）は、横長の長方形状であって受光部Ｐ１の上下に位置する。なお、受光部Ｐ２は、上下２箇所が合わせられて１つの受光部として構成されているため、これら２箇所（の受光領域）の全体での受光量が１つの出力端子Ｔ２から出力される。
【００３２】
受光部Ｐ３及び受光部Ｐ４（の受光領域）は、受光素子３０の受光面３０Ａ全体のうちの略左半分に設けられており、受光部Ｐ３及び受光部Ｐ４（の受光領域）は、共に縦長の長方形状であって、略左半分のうちの中間を境界として同一形状（同一面積）となっている。そして、受光部Ｐ３及び受光部Ｐ４の並び（左右）方向に投光器１４が位置するようになっている（図１参照）。
【００３３】
これにより、投光器１４から斜め（前方よりも受光素子３０側）方向に投光した光は、被検出物Ｗにて反射して受光部Ｐ３,Ｐ４（の受光領域）にスポット状に受光される。ここで、この受光位置は、被検出物Ｗまでの距離により異なる（被検出物Ｗが近くなれば受光部Ｐ３側にスポットが形成され、被検出物Ｗが遠くなれば受光部Ｐ４側にスポットが形成される）ため、受光部Ｐ３,Ｐ４の出力端子のそれぞれから出力される受光信号に基づき光電センサから被検出物Ｗまでの距離（被検出物Ｗの前後方向の位置）の検出が行われるようになっている。
【００３４】
一方、物体検出の際には、被検出物Ｗが比較的近い場合（被検出物Ｗまでの距離に応じてスポット径の小さい光が受光される場合）には、受光部Ｐ１の受光領域のみで受光し、受光部Ｐ１の出力端子Ｔ１から出力される受光量に応じた受光信号に基づき被検出物Ｗの有無等が検出されるようになっている。
【００３５】
一方、被検出物Ｗが遠いためより大きい受光領域が必要な場合（被検出物Ｗまでの距離に応じてスポット径の大きい光が受光される場合）には、例えば、受光部Ｐ１,Ｐ２,Ｐ３を合わせた受光領域（受光面）にスポットが受光されるようにし、受光部Ｐ１,Ｐ２,Ｐ３の出力端子Ｔ１〜Ｔ３から出力される受光量の合計に応じた受光信号に基づき被検出物Ｗの有無等が検出されるようになっている。
【００３６】
２．光電センサ用ＩＣの電気的構成
図３，４に光電センサ用ＩＣの電気的構成を示す。図５は、図３，４の等価回路である。
図３に示すように、光電センサ用ＩＣ２０は、受光素子３０と、受光素子３０からの電流を電圧に変換するＩ−Ｖ変換回路２１（２１Ａ，２１Ｂ）と、Ｉ−Ｖ変換回路２１からの電圧信号を増幅するアンプ２８（２８Ａ，２８Ｂ）と、アンプ２８にて増幅された電圧信号が入力される選択回路２２（本発明の「第２選択手段」に相当）と、選択回路２２から選択的に出力される電圧信号を加算する加算回路２３（本発明の「第１処理回路」に相当）と、選択回路２２から選択的に出力される電圧信号の差を演算する差動回路２４（本発明の「第２処理回路」に相当）と、加算回路２３や差動回路２４から出力された信号に基づき被検出物Ｗの検出を行うＣＰＵ２５（central processing unit） と、ＣＰＵ２５と外部端子Ｅとの間に接続される入出力回路２６と、上記各回路に電力を供給（電圧が印加）する電源回路２９と、を備えて構成されている。
【００３７】
受光素子３０の４つの受光部Ｐ１〜Ｐ４の出力端子Ｔ１〜Ｔ４は、それぞれ対応する外部端子Ａ〜Ｄに接続されている。
具体的には、受光部Ｐ１の出力端子Ｔ１は、外部端子Ａと電気的に接続され、受光部Ｐ２の出力端子Ｔ２は、外部端子Ｂと電気的に接続され、受光部Ｐ３の出力端子Ｔ３は、外部端子Ｃと電気的に接続され、受光部Ｐ４の出力端子Ｔ４は、外部端子Ｄと電気的に接続されている。
【００３８】
また、受光部Ｐ１の出力端子Ｔ１は、Ｉ−Ｖ変換回路２１Ａに電気的に接続されているとともに、受光部Ｐ４の出力端子Ｔ４は、Ｉ−Ｖ変換回路２１Ｂに電気的に接続されている。
【００３９】
Ｉ−Ｖ変換回路２１Ａ，２１Ｂは、図５に示すように、共に、外部端子Ａとゲートが電気的に接続されるＮチャンネルＭＯＳＦＥＴ４０と、基準電圧（Vref）ラインとＮチャンネルＭＯＳＦＥＴ４０のドレインとの間に配される定電流源と、ＮチャンネルＭＯＳＦＥＴ４０のドレインとゲートとの間に並列に配される抵抗Ｒ及びコンデンサＣと、を備えて構成され、ＮチャンネルＭＯＳＦＥＴ４０のソースは接地され、ドレインはアンプ２８に接続されている。
これにより、通常時（ゲートに電圧が印加されない状態）には、定電流源からの電流がドレイン−ソース間に流れる。ここで、受光部Ｐ１（〜Ｐ３）に光が受光された場合には、受光部Ｐ１（〜Ｐ３）の受光量に応じてゲートに印加される電圧が変化し、これにより、ドレイン−ソース間に流れる電流量が変化するともに、アンプ２８の入力電圧が変化する。
このようにして、Ｉ−Ｖ変換回路２１Ａ，２１Ｂに入力される電流変化が電圧変化に変換されてアンプ２８に出力されるようになっている。
【００４０】
ここで、ＮチャンネルＭＯＳＦＥＴ４０は、ドレイン−ソース間の耐圧が高い高耐圧ＮチャンネルＭＯＳＦＥＴが用いられており、他の回路（アンプ等）に用いられる高耐圧ＰチャンネルＭＯＳＦＥＴとで高耐圧ＣＭＯＳデバイス構造を構成するようになっている。なお、ＣＭＯＳデバイス構造に代えて、ＢｉＣＭＯＳデバイス構造で構成してもよい。
このように、高耐圧ＦＥＴ（高耐圧ＣＭＯＳデバイス構造）で構成することにより、耐圧を超える電圧が両端子間（ドレイン端子Ｄとソース端子Ｓとの間）に印加されることにより生じる降伏現象を防止することができる。
【００４１】
選択回路２２は、図３に示すように、アンプ２８Ａと加算回路２３及び差動回路２４との接続、並びにアンプ２８Ｂと加算回路２３及び差動回路２４との接続を切り替えられるようになっている。具体的には、光電センサの操作手段（図示しない）により被検出物の検出又は距離検出が選択可能となっており、かかる選択結果に応じた信号が外部端子Ｅ及び入出力回路２６を介してＣＰＵ２５に入力され、ＣＰＵ２５からの信号により選択回路２２の接点部２２Ｂ〜２２Ｄが切り替えられるようになっている。なお、接点部２２Ａについては、被検出物の検出及び距離検出時の両方で接続（オン）されるようになっている。
【００４２】
加算回路２３は、２つの入力部２３Ａ，２３Ｂを有し、これら両入力部に電圧信号が入力された場合には、かかる電圧信号を加算してＣＰＵ２５にデジタル信号を出力する。なお、一方の入力部のみから電圧信号が入力された場合には、加算は行われず、電圧信号に応じたデジタル信号がＣＰＵ２５に出力されるようになっている。
【００４３】
差動回路２４は、２つの入力部２４Ａ，２４Ｂを有し、これら両入力部に電圧信号が入力された場合には、かかる電圧信号の差を演算し、ＣＰＵ２５にデジタル信号を出力する。
【００４４】
ＣＰＵ２５は、加算回路２３及び差動回路２４からの出力に応じて被検出物Ｗの有無や、被検出物Ｗまでの距離を検出するようになっている。
入出力回路２６は、ＣＰＵ２５からの信号に応じた出力を外部端子Ｅを介して外部に出力するとともに、外部端子Ｅを介して入力された信号をＣＰＵ２５に与える。
【００４５】
ここで、Ｉ−Ｖ変換回路２１だけでなく、アンプ２８から入出力回路２６に至るまでの回路、即ち、アンプ２８、選択回路２２、加算回路２３、差動回路２４、加算回路２３、ＣＰＵ２５（central processing unit） 及び入出力回路２６は、ＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を用いて構成されている。これにより、光電センサ用ＩＣ２０全体として、例えば、バイポーラデバイス構造のみを有するものと比較して、電力消費を抑制することができる。また、内部の発熱量を低減させることができるから、光電センサ用ＩＣを小型化した際の発熱による不具合を少なくすることができる。したがって、Ｉ−Ｖ変換回路２１から入出力回路２６に至るまでの回路が、本発明の処理回路に相当する。
【００４６】
電源回路２９は、高耐圧ＣＭＯＳデバイス構造又は高耐圧ＢｉＣＭＯＳデバイス構造を有して構成されており、外部電源（図示しない）から端子Ｇを介して供給される電圧Vccを所定の基準電圧Vrefに変換して上記回路に与えるようになっている。なお、この電源回路２９は、端子Ｆを介して接地されている。また、電源回路２９からの出力ライン（基準電圧Vref）は、端子Ｈにより外部と接続可能に構成されている。
【００４７】
次に、本実施形態では、被検出物の検出方法によって回路構成が異なるため、以下に場合を分けて説明する。
【００４８】
（１）被検出物の検出時の電気的構成
本実施形態では、物体検出時には、光電センサから被検出物Ｗまでの距離（受光面上のスポット径の大きさ）に応じて回路構成が異なるようになっている。
具体的には、受光部Ｐ１のみの受光量に基づき被検出物Ｗの有無を検出する場合（被検出物までの距離が比較的近い場合）には、図３の回路構成を用いる。これにより図６上段に示すように受光部Ｐ１の受光領域で被検出物の検出が可能となる。
【００４９】
一方、受光部Ｐ１〜Ｐ３の受光領域における受光量に基づき被検出物Ｗの有無を検出する場合（被検出物までの距離が比較的遠い場合）には、図３に示すように、短絡素子αにより外部端子Ａ，Ｂ間を短絡させるとともに、短絡素子βにより外部端子Ａ，Ｃ間を短絡させる。したがって、短絡素子α，βが本発明の「第１選択手段」に相当する。これにより図６中段に示すように受光部Ｐ１〜Ｐ３を合わせた受光領域で被検出物の検出が可能となる。なお、図５に示すように、外部端子Ｘが設けられ、外部端子Ｘ（本発明の「外部入力端子」に相当）と外部端子Ａとの間に外付けの受光素子３５（本発明の「第２の受光素子」に相当）を取付けてもよく、このようにすれば、外付けの受光素子３５からの出力をＩ−Ｖ変換回路２１Ａに入力させることができる。
【００５０】
また、物体検出時には、図３に示すように、選択回路２２の接点部２２Ｂ〜２２Ｄのうち、１つの接点部２２Ａのみが接続されるように切り替えられる。具体的には、光電センサの操作手段（図示しない）により物体検出が選択されると、かかる信号が外部端子Ｅ及び入出力回路２６を介してＣＰＵ２５に入力され、ＣＰＵ２５からの信号により選択回路２２の１つの接点部２２Ａのみがオン（接続）されるようになっている。
【００５１】
これにより、受光素子３０における受光量に応じた電圧信号が加算回路２３を介してＣＰＵ２５に入力されるようになっている。なお、物体検出時には、加算回路２３の一方の入力部２３Ａにしか入力されないため、電圧信号の加算は行われず、ＣＰＵ２５に出力されるようになっている。
【００５２】
ＣＰＵ２５は、入力された受光量のレベルを予めメモリ（図示しない）に記憶されている所定の閾値と比較し、受光量のレベルが所定の閾値よりも大きい場合には、被検出物Ｗを検出したと判断し、かかる検出結果を入出力回路２６を介して外部端子Ｅから表示手段（図示しない）等に出力する。
【００５３】
（２）距離検出時の電気的構成
距離検出時には、図４に示すように、短絡素子βにより外部端子Ａ，Ｃ間を短絡させる。
また、選択回路２２の全ての接点部２２Ａ〜２２Ｄが接続されるように切り替えられる。具体的には、光電センサの操作手段（図示しない）により距離検出が選択されると、かかる信号が外部端子Ｅ及び入出力回路２６を介してＣＰＵ２５に入力され、ＣＰＵ２５からの信号により選択回路２２の全ての接点部２２Ａ〜２２Ｄがオン（接続）されるようになっている。
【００５４】
これにより、加算回路２３の一方の入力部２３Ａ及び差動回路２４の一方の入力部２４Ａがアンプ２８Ａと電気的に接続されるとともに、加算回路２３の他方の入力部２３Ｂ及び差動回路２４の他方の入力部２４Ｂがアンプ２８Ｂと電気的に接続される。このとき、図６下段に示すように受光部Ｐ３，Ｐ４の受光領域で被検出物Ｗの距離（前後方向の位置）検出が可能となる。
【００５５】
加算回路２３は、両入力部２３Ａ，２３Ｂから入力された受光量を加算し、ＣＰＵ２５に出力する。差動回路２４は、両入力部２４Ａ，２４Ｂから入力された受光量の差分（Ｐ３の受光量とＰ４の受光量の差）を演算し、ＣＰＵ２５に出力する。
【００５６】
ＣＰＵ２５は、加算回路２３から出力された受光量を所定の閾値と比較する。加算された受光量が所定の閾値よりも小さい場合には、受光量が小さすぎて正確に被検出物Ｗまでの距離が測定されないため、かかる情報を入出力回路２６を介して外部端子Ｅから出力する。
【００５７】
そして、ＣＰＵ２５は、差動回路２４から出力された差分に基づき、被検出物Ｗまでの距離を演算する。例えば、求めれた差分により、受光部Ｐ３の受光量が受光部Ｐ４の受光量よりも大きい場合には、所定の基準位置（このとき、スポットの中心が受光部Ｐ３とＰ４の中間に位置する）よりも被検出物Ｗが近く、受光部Ｐ４の受光量が受光部Ｐ３の受光量よりも大きい場合には、基準位置よりも被検出物Ｗが遠い。したがって、かかる差分により求められた被検出物Ｗまでの距離（被検出物Ｗの位置）の信号を入出力回路２６を介して外部端子Ｅから表示手段（図示しない）等に出力する。
【００５８】
３．本実施形態の効果
（１）受光素子３０（第１の受光素子）及びＩ−Ｖ変換回路２１から入出力回路２６に至るまでの回路（処理回路）は、ＣＭＯＳデバイス構造又はＢｉＣＭＯＳデバイス構造を有するから、例えばバイポーラデバイス構造のみを有するものと比較して、電力消費を抑制することができる。また、内部の発熱量を低減させることができるから、光電センサ用ＩＣを小型化した際の発熱による不具合を少なくすることができる。
【００５９】
（２）受光素子３０（第１の受光素子）、Ｉ−Ｖ変換回路２１から入出力回路２６に至るまでの回路（処理回路）及び電源回路２９は、高耐圧ＣＭＯＳデバイス構造又は高耐圧ＢｉＣＭＯＳデバイス構造を有するから、これらの回路等にて生じる電圧が高くなっても光電センサ用ＩＣに不具合が生じにくい。
【００６０】
（３）本実施形態によれば、短絡素子α，β（第１選択手段）により１の受光部Ｐ１又は複数の受光部Ｐ１〜Ｐ３からの受光信号を加算回路２３（第１処理回路）の１つの入力部２３Ａに選択的に入力させて受光信号を処理することができる。したがって、例えば、１つの受光部Ｐ１のの受光領域に収まる光については短絡素子α，β（第１選択手段）を接続せずに、受光部Ｐ１で受光された光の受光信号のみを加算回路２３（第１処理回路）に入力させ、受光部Ｐ１のの受光領域に収まらない光については、短絡素子α，β（第１選択手段）を接続して受光部Ｐ１〜Ｐ３で受光された光の受光信号を加算回路２３（第１処理回路）に入力させる。これにより、受光される光の受光領域に応じた受光信号を加算回路２３（第１処理回路）に入力させることができるから、受光される光の範囲に応じた専用の受光素子３０を用意する必要がなく部品点数を少なくすることができる。
【００６１】
（４）本実施形態によれば、受光部Ｐ１の受光領域及び受光部Ｐ１〜Ｐ３が合わせられた受光領域（受光面）は、正方形状とされているから、スポット（円形）状の光を受光しやすくことができる。
ここで、スポット（円形）状の光を受光する場合には、理想的には、円形の受光領域（受光面）とした方が、スポット（円形）状の光を受光領域いっぱいに受光することができるが、かかる場合には、ウエハをカットする際に、円形にカットする工程が複雑であるだけでなく、円形にカットすると、利用できないウエハの残りかすが生じてしまう。したがって、かかる観点からも受光部の受光領域を正方形状とすることが望ましい。
【００６２】
（５）本実施形態によれば、略同一形状（同一面積）の受光領域を有する２つの受光部Ｐ３,Ｐ４を少なくとも含み、かつ、当該２つの受光部Ｐ３,Ｐ４が隣り合うように近接配置（隣接）されている。したがって、２つの受光部Ｐ３,Ｐ４の受光領域に光が照射された場合には、受光量の割合に応じた受光信号がそれぞれの受光部の端子Ｔ３，Ｔ４から出力される。したがって、例えば、当該受光素子３０を、投光された光のうち被検出物Ｗに反射する光を受光することで当該被検出物までの距離（被検出物の位置）検出が可能な光電センサに用いることができる。
【００６３】
（６）２つの受光部Ｐ３,Ｐ４のうち、一方の受光部Ｐ３から出力される受光信号と、他方の受光部Ｐ４から出力される受光信号と、が別々に入力される入力部２４Ａ，２４Ｂに入力される受光信号のレベルの差を演算処理する差動回路２４（第２処理回路）と、加算回路２３（第１処理回路）及び差動回路２４のうち、受光信号が入力される処理回路を選択可能な選択回路２２（第２選択手段）と、を備える。したがって、選択回路２２により、加算回路２３により処理を行うか、若しくは、差動回路２４による演算処理を行うかの選択を行うことができる。
【００６４】
（７）２つの受光部Ｐ３,Ｐ４のうち、一方の受光部Ｐ３から出力される受光信号は、加算回路２３（第１処理回路）及び差動回路２４（第２処理回路）の両方の入力部２３Ａ，２４Ａに入力されるから、受光部Ｐ３を共通化（兼用）することで、光電センサ用ＩＣ２０を光電センサに用いた場合に受光部の数を少なくしつつ、物体検出及び距離検出を行うことが可能になる。
【００６５】
（８）第１の受光素子３０とは異なる第２の受光素子３５を接続可能な外部入力端子Ｘは、第１の受光素子３０の端子Ｔ１〜Ｔ３と共通に、加算回路２３（第１処理回路）の入力部２３Ａに接続されるから、加算回路２３（第１処理回路）は、第１の受光素子３０だけでなく、第２の受光素子３０から出力される受光信号の処理を行うことができる。
【００６６】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００６７】
（１）フォトダイオード（第１の受光素子とは異なる第２の受光素子）を外部入力端子に外付けする構成に加えて、例えば、受光部Ｐ１から接点Ｙ（図５参照）までの間にスイッチ（図示しない）を設け、外部入力端子Ｘに接続される受光素子３５（フォトダイオード）からの出力又は受光部Ｐ１からの出力を選択的に加算回路（第１処理回路）の入力部に入力できるように構成してもよい。
【００６８】
（２）上記実施形態では、受光部Ｐ１〜Ｐ３や、受光部Ｐ３，Ｐ４を組み合わせることにより、異なる受光領域を形成する構成としたが、受光領域を形成する組み合わせとしては、種々の組合せが可能である。例えば、受光部Ｐ１，Ｐ２や受光部Ｐ１，Ｐ３といった組合せにより異なる受光領域を形成するようにしてもよい。
また、上記実施形態では、受光素子は、４つの受光部Ｐ１〜Ｐ４から構成されたが、これら以外の数、即ち、３つ以下又は５つ以上の受光部が設けられる受光素子であってもよく、これらの受光部を任意に組み合わせることにより、異なる受光領域を形成するようにしてもよい。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施形態１にかかる光電センサの概略的構成を示す斜視図
【図２】受光素子を受光面側から見た図
【図３】被検出物の検出時における光電センサ用ＩＣの電気的構成を示す図
【図４】距離検出時における光電センサ用ＩＣの電気的構成を示す図
【図５】光電センサ用ＩＣの等価回路を示す図
【図６】受光素子の異なる受光領域を示す図
【図７】従来の光電センサの概略的構成を示す斜視図
【符号の説明】
【００７０】
１０…光電センサ
１２…プリント基板
１４…投光器（投光手段）
１６…受光レンズ（集光レンズ）
２０…光電センサ用ＩＣ 
２２…選択回路（第２選択手段）
２３…加算回路（第１処理回路）
２４…差動回路（第２処理回路）
２５…ＣＰＵ 
２９…電源回路
３０Ａ…受光面
３０…受光素子（第１の受光素子）
３５…外付け受光素子（第２の受光素子）
Ａ〜Ｅ…外部端子
Ｐ１〜Ｐ４…受光部
Ｔ１〜Ｔ５…端子
Ｗ…被検出物
Ｘ…外部入力端子
α，β…短絡素子（第１選択手段）
【図１】
2007157791.tif 000003
【図２】
2007157791.tif 000004
【図３】
2007157791.tif 000005
【図４】
2007157791.tif 000006
【図５】
2007157791.tif 000007
【図６】
2007157791.tif 000008
【図７】
2007157791.tif 000009