(57)【要約】【課題】出力段トランジスタがＯＦＦ時での端子間電流をできるだけ小さくした磁電変換スイッチを提供すること。【解決手段】タイミング信号発生回路３からのタイミング信号がＬｏｗになるとスイッチ４がＯＦＦ側にスイッチして、ホール素子５と２値化回路１３は動作しなくなり、直前の２値化回路１３の出力の状態がラッチ回路８に保持され、次にタイミング信号がＨｉｇｈになるまでトランジスタ９の状態を維持する。ホール素子５と２値化回路１３は間欠的にしか駆動されないので、平均端子間電流の減少に寄与することができる。【選択図】図１
2007318352.tif 000002
【特許請求の範囲】
【請求項１】
印加される磁場の強さに応じて、外部から動作電源を与えるための２つの端子間に流れる端子間電流を変化させる磁電変換スイッチであって、
磁気検出手段と、前記磁気検出手段の検出信号を閾値と比較して２値化する２値化回路と、前記磁気検出手段と前記２値化回路とに間欠的に動作電源を供給する手段と、前記磁気検出手段および前記２値化回路の間欠動作間の不動作時に直前の動作時の前記２値化回路の状態を保持するラッチ回路と、前記ラッチ回路の出力に応答して前記２つの端子間に流れる電流を変化させるトランジスタとを備えたことを特徴とする磁電変換スイッチ。
【請求項２】
請求項１において、
前記間欠的に動作電源を供給する手段は、間欠的にタイミング信号を発生するタイミング信号発生回路と、前記タイミング信号発生回路からのタイミング信号に応じて前記磁気検出手段および前記２値化回路の電源端子に前記２つの端子からの動作電源を間欠的に供給するスイッチとを有することを特徴とする磁電変換スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気検出手段と、磁気検出手段の検出信号を２値化する回路とを備え、これらに外部から動作電源を与える２つの端子を有する磁電変換スイッチに関する。
【背景技術】
【０００２】
一般に、磁気検出手段としては、ホール素子、ＭＲ素子、ＭＩ素子等が知られている。例えば磁気検出手段としてのホール素子とこのホール素子からの信号を２値化して出力する回路とを備えたスイッチ素子は、出力段にトランジスタを有し、このトランジスタのＯＮ時とＯＦＦ時においてコレクタとエミッタ間電流又は、ドレインとソース間電流が流れる状態と流れない状態を切り替える。このようなスイッチ素子は、この出力段のトランジスタに流れる電流量の違いを利用し、磁場の大きさが一定以上か未満かに応じて、電流量を切り替える磁電変換スイッチとしての使い方ができる（例えば特許文献１）。
【０００３】
【特許文献１】特開２００３−２１１１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような磁電変換スイッチは、ホール素子と、ホール素子の出力信号を処理し、２値化する回路とを連続動作させており、そのため、出力段のトランジスタに電流が流れない状態(トランジスタＯＦＦの状態)の時でも外部から動作電源を与えるための２つの端子間の電流すなわち、端子間電流として、ホール素子と２値化回路とを動作させるための電流が常時流れてしまい、平均端子間電流を抑制することができないという問題があった。
【０００５】
本発明はこのような問題に鑑みてなされたもので、出力段のトランジスタがＯＦＦの状態時での平均的な端子間電流の少ない磁電変換スイッチを提供することにある。
【発明の効果】
【０００６】
本発明によれば、出力段のトランジスタがＯＦＦの状態の時での平均的な端子間電流が少ない磁電変換スイッチを提供することができる。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明は、印加される磁場の強さに応じて、外部から動作電源を与えるための２つの端子間に流れる端子間電流を変化させる磁電変換スイッチであって、磁気検出手段と、前記磁気検出手段の検出信号を閾値と比較して２値化する２値化回路と、前記磁気検出手段と前記２値化回路とに間欠的に動作電源を供給する手段と、前記磁気検出手段および前記２値化回路の間欠動作間の不動作時に直前の動作時の前記２値化回路の状態を保持するラッチ回路と、前記ラッチ回路の出力に応答して前記２つの端子間に流れる電流を変化させるトランジスタとを備えたことを特徴とする。
【０００８】
ここで、前記間欠的に動作電源を供給する手段は、間欠的にタイミング信号を発生するタイミング信号発生回路と、前記タイミング信号発生回路からのタイミング信号に応じて前記磁気検出手段および前記２値化回路の電源端子に前記２つの端子からの動作電源を間欠的に供給するスイッチとを有することとすることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明を適用した磁電変換スイッチの実施形態の一例を説明する。
【００１０】
図１は磁電変換スイッチの回路ブロック図である。本磁電変換スイッチ１は、端子として、後述する内部の各構成要素の動作電源を与えるための２つの端子１１（Ｖ＋），１２（Ｖ−）のみを有している。この磁電変換スイッチ１は、２つの端子１１，１２間に接続した、レギュレータ２と、抵抗１０および出力段のトランジスタであるトランジスタ９の直列回路とを有している。トランジスタ９のコレクタは抵抗１０を介して端子１１に接続され、エミッタは端子１２に接続されている。ベースには後述するラッチ回路８の出力を接続する。出力段のトランジスタは、ＦＥＴであっても良い。この場合、例えばドレインを抵抗１０を介して端子１１に、ソースを端子１２に、ゲートをラッチ回路８の出力に各々接続する。
【００１１】
さらに、磁電変換スイッチ１は、タイミング信号発生回路３と、スイッチ４と、ホール素子５と、２値化回路１３と、ラッチ回路８とを有する。レギュレータ２の出力と、端子１２との間には、タイミング信号発生回路３の電源端子と、ラッチ回路８の電源端子とが接続され、さらに、スイッチ４を介してホール素子５および２値化回路７が接続されている。
【００１２】
２値化回路１３は増幅器６と、コンパレータまたはシュミットトリガ７とを有する。増幅器６の入力にはホール素子５の出力が接続されており、ホール素子５が検出した磁界（磁束密度）の強さに応じた出力電圧が増幅器６からコンパレータまたはシュミットトリガ７の入力に供給され、コンパレータまたはシュミットトリガ７は、増幅器６の出力と所定の閾値とを比較して、増幅器６の出力が所定の閾値に満たないときは出力がＬｏｗであり、所定の閾値を超えたときは出力がＨｉｇｈになる。コンパレータまたはシュミットトリガ７の出力は、ラッチ回路８の入力に供給される。
【００１３】
タイミング信号発生回路３は、間欠的にＨｉｇｈになるタイミング信号を出力する。スイッチ４は、タイミング信号発生回路３からのタイミング信号によってオンオフ（ＯＮ／ＯＦＦ）が制御される。すなわち、スイッチ４は、タイミング信号発生回路３からのタイミング信号がＨｉｇｈになる時間だけＯＮ側にスイッチされて、ホール素子５と２値化回路１３とに動作電源としてレギュレータ２の出力を供給し、それ以外はＯＦＦ側にスイッチされて、ホール素子５と２値化回路１３とは電源端子間がショートされる。
【００１４】
ラッチ回路８は、タイミング信号発生回路３からの間欠的にＨｉｇｈになるタイミング信号に同期したタイミング（すなわち、スイッチ４を介してホール素子５と２値化回路１３とにレギュレータ２の出力が供給されているタイミング）毎に、そのときに入力されているコンパレータまたはシュミットトリガ７の出力の状態（ＨｉｇｈまたはＬｏｗ）をラッチし、ラッチ出力（ＨｉｇｈまたはＬｏｗ）をトランジスタ９のベースに印加する。
【００１５】
このように、タイミング信号発生回路３からのタイミング信号がＬｏｗになるとスイッチ４がＯＦＦ側にスイッチして、ホール素子５と２値化回路１３は動作しなくなり、直前の２値化回路１３の出力の状態がラッチ回路８に保持され、次にタイミング信号がＨｉｇｈになるまでトランジスタ９の状態を維持する。すなわち、ホール素子５と２値化回路１３は間欠的にしか駆動されないので、平均端子間電流の減少に寄与することができる。
【００１６】
図２は図１における磁電変換スイッチの動作例である。（１）の時間領域中のタイミング信号がＨｉｇｈの間は、印加磁場によるホール素子５の出力が２値化回路１３の閾値に達しておらず、２値化回路１３の出力はＬｏｗであり、ラッチ回路８の出力はＬｏｗとなる（またはＬｏｗを維持する）ので、トランジスタ９はＯＦＦであり、端子１１，１２間に流れる端子間電流はほとんど無い。すなわち、（１）の時間領域では端子間電流は、出力にタイミング回路３およびラッチ回路８を常時接続したレギュレータ２に流れる電流のみであり、これはトランジスタ９のＯＮ時に流れる電流より大幅に少ない。また、（１）の時間領域では、タイミング信号がＨｉｇｈのときのみスイッチ４がＯＮ側にスイッチして、レギュレータ２の出力によってホール素子５と２値化回路１３が駆動されるため、端子間電流がそれ以外のタイミングよりもわずかに増加する。この状態は次のタイミング信号がＨｉｇｈになるまで維持される。
【００１７】
（２）の時間領域では、印加磁場によるホール素子５の出力が２値化回路１３の閾値を超えているため、２値化回路１３の出力はＨｉｇｈであり、ラッチ出力はＨｉｇｈとなるので、トランジスタ９がＯＮし、端子１１，１２間に（１）の時間領域でのそれに比べて大きな端子間電流が流れる。この状態は次のタイミング信号がＨｉｇｈになるまで維持される。（３）の時間領域では、（２）の時間領域と同じく、印加磁束密度によるホール素子出力が２値化回路の閾値を超えているため、端子間電流は（２）の時間領域と同じままである。
【００１８】
図２に示すように、出力段のトランジスタがＯＦＦ時である（１）の時間領域の平均端子間電流は、（２）の時間領域の平均端子間電流より大幅に少なく、しかも、（１）の時間領域中、ホール素子５と２値化回路１３は間欠的にしか駆動されないので、（１）の時間領域における平均端子間電流をホール素子５と２値化回路１３が常時駆動される場合よりもさらに減少することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明における、磁電変換スイッチの回路例の概略図である。
【図２】本発明における、磁電変換スイッチの動作例を示す図である。
【符号の説明】
【００２０】
１    磁電変換スイッチ
２    レギュレータ
３    タイミング信号発生回路
４    スイッチ
５    ホール素子
６    増幅器
７    コンパレータまたはシュミットトリガ
８    ラッチ回路
９    トランジスタ
１０    抵抗
１１，１２    端子
１３    ２値化回路
【図１】
2007318352.tif 000003
【図２】
2007318352.tif 000004