(57)【要約】【課題】  製造工程が簡便で、かつ寄生素子の影響を除去できる、新規なチップ部品構造及びこれを製造するチップ部品構造の製造方法を提供する。【解決手段】  電気的機能パターンを形成する内部導体１と、電気信号入出力用の外部電極４を含んでいるチップ部品Ａにおいて、前記外部電極４は、チップ厚み方向に導電性物質３が充填されている。【選択図】  図１
2007012825.tif 000002
【特許請求の範囲】
【請求項１】
絶縁シート基板と、該絶縁シート基板内において電気的機能パターンを形成する内部導体と、前記絶縁シート基板の両端面に夫々形成された電気信号入出力用の外部電極と、を備えたチップ部品において、前記外部電極は、均一厚の導電性物質にて構成されていることを特徴とするチップ部品。
【請求項２】
前記外部電極の中央部には前記導電性物質が存在しない空洞領域が設けられていることを特徴とする請求項１記載のチップ部品。
【請求項３】
前記外部電極は、導電性ペーストあるいはハンダペーストで形成されていることを特徴とする請求項１、又は２記載のチップ部品。
【請求項４】
前記外部電極は、メッキで形成されていることを特徴とする請求項１、又は２に記載のチップ部品。
【請求項５】
前記チップ部品は、インダクタであることを特徴とする請求項１乃至４の何れか一項に記載のチップ部品。
【請求項６】
前記チップ部品は、コンデンサであることを特徴とする請求項１乃至４の何れか一項に記載のチップ部品。
【請求項７】
前記チップ部品は、抵抗であることを特徴とする請求項１乃至４の何れか一項に記載のチップ部品。
【請求項８】
電気的機能パターンを形成する内部導体と、電気信号入出力用の外部電極を含んでいるチップ部品を製造するチップ部品の製造方法において、内部電極パターンを形成した絶縁シート基板を積層し、この積層された絶縁シート基板の長手方向両端面全面に外部電極用導電層を形成し、その後チップ部品を個々に分離する工程を含むことを特徴とするチップ部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板などに実装されるチップ部品及びチップ部品の製造方法に関するものである。
【背景技術】
【０００２】
チップ部品はリードレスタイプの電子部品であり、電子機器の小型・軽量化、高性能化を実現するため必要不可欠な部品である。現在のチップ部品の主流は０．６ｍｍ×０．３ｍｍサイズの型式名０６０３に移行しつつある。
近い将来には更に小型化して０．４ｍｍ×０．２ｍｍサイズの型式名０４０２が製品レベルで取り扱われることが予測されている。チップ部品の技術課題としては、外形寸法の小型化のほかに、製造コストの削減、高周波特性の向上等が挙げられる。
製造コストにおいては、チップ部品の小型化により材料コストは低減できるものの、チップ部品が小型化するほど製造時等のハンドリングが困難になり、とくに従来の製造方法では外部電極形成をチップ分離後に行っているので、微小サイズのチップ一個一個を専用治具に整列させる煩雑な工程が必要で、製造コストの削減が困難である。また、高周波特性に関しては、チップ部品構造に起因する寄生素子成分により、損失及び自己共振の発生などの問題が起こり、性能向上を阻害している。
次に、チップ部品の構造を、チップ・インダクタを例として説明する。一般に、チップ・インダクタは、複数の導体パターンを形成した磁性体セラミックスのグリーンシートを積層したものをビアホールで一体化し、コイルを形成してから、コイルの端部に電気信号の入出力用の外部電極を形成した構造となっている。磁性体セラミックスとしては、低温焼結が可能なＮｉ−Ｃｕ−Ｚｎフェライトが一般的に用いられている。
【０００３】
図１６は従来のチップ・インダクタの製造方法の第１の工程を示す概略図である。図１７は従来のチップ・インダクタの製造方法の第２の工程を示す概略図である。図１８は従来のチップ・インダクタの製造方法の第３の工程を示す概略図である。図１９は従来のチップ・インダクタの製造方法の第４の工程を示す概略図である。
図１６乃至図１９において、まず、導体パターンが形成されたグリーンシートの積層体１１を形成し、この積層体１１の内部にコイル状の内部導体１０を形成する（図１６）。各グリーンシート上の導体パターン間は金属が埋め込まれたビアホール（図示せず）により電気的に接続されている。その後、コイル状の内部導体１０を切断線３０、３１に沿って個々のチップ１２に分割し（図１７）、その後、焼成及びバレル研磨を行う。
そして、図１８に示すように、分離されたチップ１２を専用の外部電極塗布機１３の所定の位置（嵌合穴１３ａ内）に整列させ、この状態で、図１９に示すようにチップ１２の両端面に導電層（外部電極）１４を塗布し乾燥させる工程を端面毎に２回繰り返し、さらに焼き付けを行い外部電極１４が形成される。
しかしながら、このような従来のチップ部品製造法では、外部電極１４の形成がチップ分離後であるため、電極付け作業が専用の電極塗布機に個々のチップを整列させた上で実施される手間の掛かる工程となり、生産性が悪く、コストが高い欠点があった。
また、外部電極１４はチップ１２の外端面から外周面にかけて形成されているため、内部電極端部から外部電極までの間を、細い内部導体を延伸させて接続しており、寄生抵抗及び寄生インダクタンスが寄生してしまい、損失及び自己共振周波数の低周波化などの原因となっていた。
外部電極１４はチップ１２を構成する積層基板の長手方向両端面に成膜された端面膜部分と、積層基板の両端部外周にかけて成膜された側面膜部分とから一体的に構成されている。つまり、図２０に示すように外部電極１４は凹所１２ａを有し、この凹所内に積層基板の両端部が嵌合していた。
具体的には、上述した型式名０６０３チップにおいては、外部電極１４の側面膜部分の幅は８０μｍ程度なので、積層基板の両端部は少なくとも８０μｍは外部電極１４内に入り込んでおり、その分だけ内部導体端から８０μｍ程度は細い内部導体を延伸して接続される（この点については、図６において後述）。
【０００４】
図２０は特許文献１に開示された第２の従来例のチップ部品の構造を示す概略図である。図２１は図２０の従来例のチップ部品の第１の製造工程を示す概略図である。図２２は図２０の従来例のチップ部品の第２の製造工程を示す概略図である。図２３は図２０の従来例のチップ部品の第３の製造工程を示す概略図である。図２４は図２０の従来例のチップ部品の第４の製造工程を示す概略図である。
上述した従来技術の欠点、とくに製造コストの問題を解決する手段が特許文献１には開示されている。図２０乃至図２４において、先ず、図２１に示すように、外部電極形成面が上下面となり多数のコイル状内部導体１０を有するグリーンシートの積層体１１を形成する。
このグリーンシート積層体１１は、切断線（図２１の３０、３１）に沿って格子状に切断すると、複数の焼成前のチップ状積層体１２に分離される。チップ状積層体１２は所定の形状の導体パターン及び／またはスルーホールを形成したグリーンシートを積層して圧着することによって形成される。
【０００５】
次に、図２２に示すように、切断線（図２１の３０、３１）に沿って、グリーン積層体１１の上下面に、例えばダイシングによって所定の深さの格子状の溝（図２２の３２、３３）を形成する。
この状態で、図２３に示すように、例えば、ＡｇペーストやＡｇ−Ｐｄペースト等の導体ペーストをメタルスクリーン印刷やメタルマスク印刷等でべた塗りして乾燥させる工程を上下面とも行い、脱バインダ後の未焼成積層体（図２３の１１ａ）の上下両面に外部電極（図２４の１４）を構成する導体層（図２３の４０）を形成する。
このように、未焼成積層体（図２３の１１ａ）の一面に外部電極（図２４の１４）を構成する導体層（図２３の４０）を形成することで、外部電極（図２４の１４）のバラツキを抑えてこの寸法精度を高めることができる。
次に、所定の温度で乾燥及び電極の焼付けを行った後、図２４に示すように、前記溝３２、３３）に沿って、未焼成積層体１１ａを切断して焼成前の各チップ状積層体１２に分割（バレルカット）し、しかる後、例えば８００〜９５０°Ｃで未焼成積層体１１ａを焼成して完成する。
以上説明したように、この第２の従来例では、チップ分離する前に外部電極を形成することができるので、工程を簡略化することが可能となり、リードタイムが短縮され、製造コストを低減することができる。
【特許文献１】特開２００１−１６７９２９公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、この構造でも、外部電極はチップ部品外周部に形成されるので、内部導体から外部電極までは、細い内部導体で接続されており、寄生素子の影響は改善されなかった。
また、上記従来技術では、外部電極形成工程とチップ分離工程に２回のダイシング工程が必要であり、比較的高い精度の位置合わせが要求されるため生産性の向上に限界があり、製造コストの低減効果は不十分であった。さらに、外部電極はチップ外形端に形成されているため、従来のチップと同じく寄生素子の影響が大きくなっている。
そこで、本発明の目的は、上述した実情を考慮して、製造工程が簡便で、かつ寄生素子の影響を除去できる、新規なチップ部品構造及びこれを製造するチップ部品構造の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、請求項１に記載の発明は、電気的機能パターンを形成する内部導体と、電気信号入出力用の外部電極を含んでいるチップ部品において、前記外部電極は、チップ厚み方向に導電性物質が充填されているチップ部品を特徴とする。
また、請求項２に記載の発明は、その両端に形成した外部電極が、チップ厚み方向に導電性物質が充填されており、かつ中央部は前記内部導体の無い領域が設けられている請求項１記載のチップ部品を特徴とする。
また、請求項３に記載の発明は、前記外部電極が、導電性ペーストあるいはハンダペーストで形成されている請求項１記載のチップ部品を特徴とする。
また、請求項４に記載の発明は、前記外部電極が、メッキで形成されている請求項１記載のチップ部品を特徴とする。
また、請求項５に記載の発明は、前記チップ部品が、インダクタである請求項１記載のチップ部品を特徴とする。
また、請求項６に記載の発明は、前記チップ部品が、コンデンサである請求項１記載のチップ部品を特徴とする。
また、請求項７に記載の発明は、前記チップ部品は、抵抗である請求項１記載のチップ部品を特徴とする。
また、請求項８に記載の発明は、電気的機能パターンを形成する内部導体と、電気信号入出力用の外部電極を含んでいるチップ部品を製造するチップ部品の製造方法において、内部電極パターンを形成した絶縁シート基板を積層し、この積層された絶縁シート基板の上下面全面に外部電極用導電層を形成し、その後チップ部品を個々に分離する工程を含むチップ部品の製造方法を特徴とする。
【発明の効果】
【０００８】
本発明によれば、チップ部品の構造は、インダクタンス、キャパシタ及び抵抗などを発現する機能パターンを形成する内部導体を積層した基板の上下に、外部電極層を形成した構造となっているので、バッチ処理で外部電極形成が可能になり、製造時間が短縮され、製造コストを大幅に低減する効果がある。また、内部導体と外部電極を最短距離で接続することが可能になるので、従来よりも寄生素子の影響を低減でき、損失及び高周波特性を改善する効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明のチップ・インダクタの第１の実施の形態を示す概略透視図である。図２は積層される磁性体グリーンシート毎に分けて内部構造を示す分解斜視図である。
図１及び図２に示すように、第１の実施の形態のチップ・インダクタにおいて、チップ部品Ａの内部導体１はビアホール２を有する磁性体グリーンシート３に形成されている。本書の説明で磁性体グリーンシートまたは磁性体ブルーシートという表現を使用するが、基本的には、ブルーシートは焼成前の磁性体セラミックの色、グリーンシートは焼成後の磁性体セラミックの色から区別している。
この実施の形態では４層集積し、ビアホール２により各内部導体１を電気的に接続することによりコイルが形成されている。外部電極４はチップ厚みｔ方向すべてに導電性物質が充填されて密実に形成されており、内部導体１端から最短距離で接続されている。つまり、従来の外部電極は内側（積層基板側）に凹所を有し、この凹所内に積層基板の端部が入り込んでいた。
即ち、本発明の特徴的な構成は、絶縁シート基板３と、該絶縁シート基板３内において電気的機能パターンを形成する内部導体１と、絶縁シート基板の両端面に夫々形成された電気信号入出力用の外部電極４と、を備えたチップ部品において、外部電極は、チップ厚み方向に導電性物質が充填された均一厚みである点が特徴的である。
【００１０】
図３は本発明のチップ・インダクタの製造方法の第１の工程を示す概略図である。図４は本発明のチップ・インダクタの製造方法の第２の工程を示す概略図である。図５は本発明のチップ・インダクタの製造方法の第３の工程を示す概略図である。
まず、ビアホール２を有する磁性体ブルーシート３上にコイルの一部を構成する内部導体パターン１を形成する。次に、ブルーシート３を順次積層し、焼成する。このとき、焼成した基板（グリーンシート）の上下面には、内部導体の端部のビアホール２が露出している（図３）。
次に、積層基板の上下面の全面に、基板と外部電極材料との密着性を良くするために、Ｃｒ、ＮｉＣｒ、Ｔｉ、ＴＩ合金などを蒸着あるいはスパッタリングにより製膜する（図では省略）。
その後、基板の両面に導電性ペーストあるいはハンダペーストをべた塗りして焼結させて外部電極４を形成する（図４）。最後に、所定の寸法に切り出して、チップ・インダクタが完成する（図５）。
このように、本発明のチップ部品の製造方法によれば、従来チップ分離後に行っていた外部電極形成プロセスが不要となり、バッチ処理で外部電極を形成することができるようになり、大幅な工程短縮がなされ、製造コストの削減効果が得られる。
また、電気特性的にも、内部導体から外部電極までを最短距離で接続することが可能になるので、寄生素子の影響を低減することが可能となり、高周波特性が向上する。つまり、従来は外部電極の内側が凹所状であり、この凹所内に積層基板の端部が嵌合している構成であっため、その嵌合分だけ積層基板が長尺となっていたが、本発明の外部電極は凹所が存在しない均一厚の膜であるため、その分だけ積層基板の長手方向長が短くなる。
【００１１】
図６は比較のために示す従来のチップ・インダクタの等価回路を示す概略図である。図７は本発明による外部電極領域の寄生素子の無い等価回路を示す概略図である。
図６及び図７を参照して、電気特性改善の理由を説明する。図６の従来のチップ・インダクタでは、外部電極４がチップ外形端に形成されていたため（内側に凹所４ａを有し、この凹所４ａ内に積層基板３の両端部が入り込んでいたため）、内部導体Ｉの内部配線端Ｉ’からチップ４までの距離Ｄを細い配線Ｏで引き出し接続していた。
その細い配線Ｏの長さは、型式名０６０３のチップ部品では８０μｍと長くなる。したがって、図に示すような抵抗成分Ｒｐとインダクタンス成分Ｌｐからなる寄生素子の付いた等価回路となっていた。図中、Ｃｐは内部導体Ｉに寄生する容量成分を示している。
これに対して、本発明のチップ・インダクタでは、外部電極４は凹所４ａを有しない均一厚の密実体であるため、積層基板３の端部が外部電極４内に入り込む余地が無く、内部導体Ｏと最短距離で接続されているので、図７に示すような、外部電極領域の寄生素子の無い等価回路となり、従来よりも損失の無い高周波特性に優れた高周波特性を得ることができるのである。
【００１２】
図８は外部電極形成法として示すメッキ法を説明する第１の工程を示す概略図である。図９は外部電極形成法として示すメッキ法を説明する第２の工程を示す概略図である。図１０は外部電極形成法として示すメッキ法を説明する第３の工程を示す概略図である。図１１は外部電極形成法として示すメッキ法を説明する第４の工程を示す概略図である。
図８乃至図１１に示す本発明の有効なチップ・インダクタの製造法を以下に説明する。まず、ビアホールを有する磁性体ブルーシート３上にコイルの一部の内部導体パターンを形成する。前記ブルーシート３を順次積層し、積層基板を焼成する（図８）。このとき、焼成した積層基板の上下面には、内部導体の端部ビアホール（図示せず）が露出している。
次に、前記積層基板の上下面の全面に、基板と外部電極材料との密着性を良くするために、下地金属５としてＣｒ、ＮｉＣｒ、Ｔｉ、ＴＩ合金などを蒸着あるいはスパッタリングにより製膜する（図９）。
その後、下地金属５をメッキ電極として外部電極４のハンダのメッキを行う（図１０）。最後に、所定の寸法に切り出して、チップ・インダクタが完成する（図１１）。
このように、本発明のチップ部品の製造方法によれば、従来、チップ分離後に行っていた外部電極形成プロセスが不要となり、バッチ処理で外部電極を形成することができるようになる。
【００１３】
図１２は本発明のチップ・インダクタの第２の実施の形態を示す概略透視図である。図１３は積層される磁性体ブルーシート毎に分けて内部構造を示す分解斜視図である。
図１２及び図１３において、コイルで発生した磁束の経路に金属を有すると、渦電流が発生し損失となることが知られている。この例では、外部電極４の一部がこの磁束の経路に位置する金属となっている。第２の実施の形態は上記損失を低減するために工夫された構造である。
つまり、この実施形態では、外部電極４は、チップ厚み方向に導電性物質が充填されており、かつ中央部には導電性物質が存在しない空洞領域６が設けられていることを特徴とする。
すなわち、磁束の経路となる外部電極４の一部には金属を配置しない、空洞構造６を有する外部電極４の構造を提案する。図１３は構造をより分かり易くするために、各層を分割して示している。
空洞構造６の製造方法は省略するが、外部電極４をメッキで形成するさいに、その一部をレジストなどでマスクしてメッキすることによって容易に形成することができる。
【００１４】
図１４は本発明のチップ・インダクタの第３の実施の形態を示す概略透視図である。図１５は図１４のチップ・インダクタのメッキ処理を示す概略斜視図である。
図１４及び図１５において、チップ部品をプリント配線基板上に実装（両外部電極が基板上の各パッド上に夫々半田接続されるように横置き状態で実装）するさいに、チップ裏面とプリント配線基板との隙間を毛細管現象で起こるクリームハンダの流れにより外部電極同士が短絡する不良が起こる。
そこで第３の実施の形態では、ハンダ流れが発生し難いように外部電極４をチップ外形より大きくした構造としている。この構造は、チップ分離後（図１４）に、外部電極表面に再度メッキ（図１５）をすることで外部電極４の外径を他の部分よりも大きくすることができる。
外部電極４の外径を他の部分より大きくすることで、プリント配線基板上に実装した後のプリント配線基板とチップ部品本体との間に空所が形成されるので、両外部電極間のクリームハンダの流れを抑え、短絡による実装不良を低減する効果がある。本発明のチップ構造及び製造方法は、チップ・インダクタの他に、チップ・コンデンサ及びチップ抵抗に適用することができ、同様な効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明のチップ・インダクタの第１の実施の形態を示す概略透視図である。
【図２】積層される磁性体ブルーシート毎に分けて内部構造を示す分解斜視図である。
【図３】本発明のチップ・インダクタの製造方法の第１の工程を示す概略図である。
【図４】本発明のチップ・インダクタの製造方法の第２の工程を示す概略図である。
【図５】本発明のチップ・インダクタの製造方法の第３の工程を示す概略図である。
【図６】比較のために示す従来のチップ・インダクタの等価回路を示す概略図である。
【図７】本発明による外部電極領域の寄生素子の無い等価回路を示す概略図である。
【図８】外部電極形成法として示すメッキ法を説明する第１の工程を示す概略図である。
【図９】外部電極形成法として示すメッキ法を説明する第２の工程を示す概略図である。
【図１０】外部電極形成法として示すメッキ法を説明する第２の工程を示す概略図である。
【図１１】外部電極形成法として示すメッキ法を説明する第２の工程を示す概略図である。
【図１２】本発明のチップ・インダクタの第２の実施の形態を示す概略透視図である。
【図１３】積層される磁性体ブルーシート毎に分けて内部構造を示す分解斜視図である。
【図１４】本発明のチップ・インダクタの第３の実施の形態を示す概略透視図である。
【図１５】図１４のチップ・インダクタのメッキ処理を示す概略斜視図である。
【図１６】従来のチップ・インダクタの製造方法の第１の工程を示す概略図である。
【図１７】従来のチップ・インダクタの製造方法の第２の工程を示す概略図である。
【図１８】従来のチップ・インダクタの製造方法の第３の工程を示す概略図である。
【図１９】従来のチップ・インダクタの製造方法の第４の工程を示す概略図である。
【図２０】特許文献１に開示された第２の従来例のチップ部品の構造を示す概略図である。
【図２１】図２０の従来例のチップ部品の第１の製造工程を示す概略図である。
【図２２】図２０の従来例のチップ部品の第２の製造工程を示す概略図である。
【図２３】図２０の従来例のチップ部品の第３の製造工程を示す概略図である。
【図２４】図２０の従来例のチップ部品の第４の製造工程を示す概略図である。
【符号の説明】
【００１６】
Ａ  チップ部品（チップ・インダクタ）
１  内部導体パターン
２  ビアホール  
３  磁性体ブルーシート（焼成後、グリーンシート）
４  外部電極
５  下地金属
６  空洞構造
【図１】
2007012825.tif 000003
【図２】
2007012825.tif 000004
【図３】
2007012825.tif 000005
【図４】
2007012825.tif 000006
【図５】
2007012825.tif 000007
【図６】
2007012825.tif 000008
【図７】
2007012825.tif 000009
【図８】
2007012825.tif 000010
【図９】
2007012825.tif 000011
【図１０】
2007012825.tif 000012
【図１１】
2007012825.tif 000013
【図１２】
2007012825.tif 000014
【図１３】
2007012825.tif 000015
【図１４】
2007012825.tif 000016
【図１５】
2007012825.tif 000017
【図１６】
2007012825.tif 000018
【図１７】
2007012825.tif 000019
【図１８】
2007012825.tif 000020
【図１９】
2007012825.tif 000021
【図２０】
2007012825.tif 000022
【図２１】
2007012825.tif 000023
【図２２】
2007012825.tif 000024
【図２３】
2007012825.tif 000025
【図２４】
2007012825.tif 000026