(57)【要約】【課題】  セルまたはパケットのシェーピングを行うため、送信バッファのセルまたはパケットの蓄積量が所定値を越す場合に送信端末にポーズフレーム信号をバックプレッシャー信号として送出すると送信端末のデータ送出ポーズ動作に一定の時間を要する。【解決手段】  ポーズフレーム信号を用いずに制御情報の上位レイヤでの送受により、パケットの平滑化を行う。【選択図】  図６
2007049534.tif 000002
【特許請求の範囲】
【請求項１】
ピークパケットレート（ＰＰＲ）に対応する所定周期Ｔ内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長））を周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、
下位レイヤの送信バッファより、Ｌ／ＰＰＲのパケット間隔でパケットを読み出す手段を有する
ことを特徴とするシェーピング回路。
【請求項２】
ピークパケットレート（ＰＰＲ）に対応する所定周期Ｔ内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長））を周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ−Ｎ’（Ｎ’：音声パケット分のパケット数）個のデータパケットと音声パケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたデータパケットと音声パケットを前記下位レイヤの送信バッファで受信する手段を有し、
Ｌ／ＰＰＲのパケット間隔でレジスタＧの値から最大パケット長Ｌを減じる手段と、
Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段と
を備えたことを特徴とするシェーピング回路。
【請求項３】
最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、周期Ｔ内の「１」の数Ｎをカウントするとともに、下位レイヤの送信バッファより一つのパケットを読み出す手段を有し、
さらに前記Ｎを周期Ｔで端末装置の上位レイヤに通知し、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有する
ことを特徴とするシェーピング回路。
【請求項４】
指定された現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、
最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、送信バッファより一つのパケットを読み出す手段を有する
ことを特徴とするシェーピング回路。
【請求項５】
最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、指定された現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、周期Ｔ内の「１」の数Ｎをカウントするとともに、下位レイヤの送信バッファより一つのパケットを読み出す手段を有し、
さらに前記Ｎを周期Ｔで端末装置の上位レイヤに通知し、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有する
ことを特徴とするシェーピング回路。
【請求項６】
最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、指定された現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎アドレスを減少して戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、周期Ｔ内の「１」の数Ｎをカウントするとともに、送信バッファより一つのパケットを読み出す手段を有し、
さらに前記Ｎを周期Ｔで端末装置の上位レイヤに通知し、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有する
ことを特徴とするシェーピング回路。
【請求項７】
指定された現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、
最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、前記指定された所定パケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、送信バッファより一つのパケットを読み出す手段を有する
ことを特徴とするシェーピング回路。
【請求項８】
指定された現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、
最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、前記指定された所定パケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎アドレスを減少して戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、送信バッファより一つのパケットを読み出す手段を有する
ことを特徴とするシェーピング回路。
【請求項９】
Ｎの値は
Ｔ＊α＊ＡＮ＊Ｔ０／Ｌ
Ｔ：端末装置の上位レイヤにパケット数Ｎを通知する周期
α：パケット加速度
ＡＮ：現在のメモリアドレス値
Ｔ０：最大パケット長のクロック周期
Ｌ：最大パケット長
であることを特徴とする請求項４または７または８に記載のシェーピング回路。
【請求項１０】
Ｎの値は
Ｔ＊Ａ＊ｅｘｐ（β＊ＡＮ＊Ｔ０）／Ｌ
Ｔ：端末装置の上位レイヤにパケット数Ｎを通知する周期
Ａ：初速度
β：パケット加速比係数
ＡＮ：現在のメモリアドレス値
Ｔ０：最大パケット長のクロック周期
Ｌ：最大パケット長
であることを特徴とする請求項４または７または８に記載のシェーピング回路。
【請求項１１】
請求項３または４記載のシェーピング回路が
初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、
前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートに対応するアドレスＡＮを一定モードに保ち、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応するアドレスＡＮを増加するモードを維持する
ことを特徴とするレート制御方法。
【請求項１２】
請求項３または４記載のシェーピング回路が
初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、
前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを低減し、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応するアドレスＡＮを増加するモードを維持する
ことを特徴とするレート制御方法。
【請求項１３】
請求項５ないし８のいずれかに記載のシェーピング回路が
初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、
前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートに対応するアドレスＡＮを一定モードに保ち、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）およびそれより所定値上の上限アドレス（ＡＮｕｐ）をΔＮ（所定値）増加する
ことを特徴とするレート制御方法。
【請求項１４】
請求項５ないし８のいずれかに記載のシェーピング回路が
初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、
前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを低減し、
当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）およびそれより所定値上の上限アドレス（ＡＮｕｐ）をΔＮ（所定値）増加する
ことを特徴とするレート制御方法。
【請求項１５】
請求項１ないし１０のいずれかに記載のシェーピング回路を含み、当該シェーピング回路により請求項１１ないし１４のいずれかに記載のレート制御方法を実行する手段を備えたレート制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＰコネクションレス網に用いる固定長パケットまたは可変長パケットの転送方法に関する。本発明は、送受信装置間で送信側のノード、中継ノード、受信側のノードを介しパケットを転送する網輻輳回避技術を用いたパケット転送方法におけるレート制御回路でのシェーピング技術に関する。
【背景技術】
【０００２】
図１に従来例を用いる網全体構成図を示す。この例は、特許文献１に開示されている。図１において、１は送信側のノード、２は中継ノード、３は受信側のノード、４は送信側の端末装置、５は送信側のＵＰＣ(Usage Parameter Control)等のインタフェース回路、６は送信側のレート制御回路、７はルーティング回路、８は出力バッファ、９は輻輳予測回路、１０は輻輳予測信号挿入回路、１１は受信側のＵＰＣ等のインタフェース回路、１２は受信側の端末装置、１３は受信側のレート制御回路、１４は加入者線（アクセス回線）、１５は中継伝送路である。送信側の端末装置４の構成を図２に示す。図２において、２０はＦＲＭセル折り返し回路、２１はＢＲＭセル受信回路、２２はセル送出制御回路、２３はＦＲＭセル送出回路、２４は送信バッファ、２５はセル組み立て回路、２６は受信バッファ、２７はセル分解回路である。
【０００３】
送信側のレート制御回路６の構成、受信側の端末装置の構成および受信側のレート制御回路の構成は図２と同じである。
【０００４】
図１は送信側のレート制御回路または送信側の端末装置より受信側のレート制御回路または受信側の端末装置にデータセルを送る片方向通信の場合を示しており、逆方向通信は省略されている。送信側のノード、中継ノード、受信側のノードは経路識別番号（ＶＣＩ）により経路設定する。
【０００５】
図３は、セルフォーマットの一例を示す図である。セルヘッダにはＶＰＩ，ＶＣＩ，ＣＬＰ，ＰＴＩ(Payload Type Identifier)，ＨＥＣの各フィールドが設けられている。ＲＭセルは、セルヘッダのＰＴＩフィールドにおいて１１０のセルで定義されている。ちなみに、ＰＴＩフィールドが０００のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝０のセルであり、００１のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝１のセルであり、０１０のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝０のセルであり、０１１のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝１のセルである。尚、フォワードＲＭセル（ＦＲＭセル）とバックワードＲＭセル（ＢＲＭセル）の区別は、セルペイロードで行われる。また輻輳表示ビット（ＣＩビット）は、ＲＭセルのペイロードに書き込まれる。データセルはユーザ情報セルである。
【０００６】
送信側の端末装置４の送信バッファ２４はセル組み立て回路で受信データパケットをセル化したデータセルを一時的に蓄積し、セル送出制御回路２２の制御に従って読み出す。送信バッファ２４の出力セル速度はそのセル間隔がＬ／ＡＣＲ，（ＡＣＲ：現在のセル速度、Ｌ：セル長（４２４ｂｉｔ））になるように制御される。セル送出制御回路２２は送信バッファ２４よりＮｒｍ−１個のデータセルを読み出す毎に制御信号をＦＲＭセル送出回路２３に送り、その回路２３より１個のＦＲＭセルを送出させる。
【０００７】
セル送出制御回路２２の制御に従って、送信バッファ２４およびＦＲＭセル送出回路２３から送出されるデータセルおよびＦＲＭセルのセル速度Ｙは次式に示される。
【０００８】
Ｙ＝ＩＣＲ＊ｅｘｐ（β＊Ｔ）                                      …（１）
β＝ΔＶ／（Ｎｒｍ＊Ｌ）                                        …（２）
Ｙ：送出セル速度（ｂｉｔ／ｓｅｃ）
Ｎｒｍ：ＦＲＭセルに挟まれて送られるデータセルの数＋１
ΔＶ：セル速度増加量（ｂｉｔ／ｓｅｃ）
ＩＣＲ：初速度（ｂｉｔ／ｓｅｃ）（＝最小セル速度（ＭＣＲ））
β：加速比係数（１／ｓｅｃ）
Ｌ：セル長（４２４ｂｉｔ）
Ｔ：入力を経過時間とし、出力をセル速度とする仮想ルックアップテーブル上の経過時間（ｓｅｃ）
セル速度増加中のセル速度を式（１）、（２）のように表わすことができるので、送信側の端末装置４からの送出セルはセル加速比（単位時間当たりのセル速度増加比率）制限に従っている。また、送信側のレート制御回路６のセル送出制御回路２２も送信側の端末装置４と同様に動作するので、送出セルはセル加速比制限に従っている。従って、全ての送信側のレート制御回路および送信側の端末装置の加速比係数βが等しくなるので、送信側のノード１および中継ノード２の輻輳予測回路９は輻輳予測が可能となる。
【０００９】
現在のセル速度ＡＣＲ（ｂｉｔ／ｓｅｃ）は、ＢＲＭセル受信回路２１が輻輳予測信号を含まない（ＣＩ＝０）ＢＲＭセルを受信した場合は、次式で示されるようにセル速度を増加させる。
【００１０】
ＡＣＲ＝ＡＣＲ＋ΔＶ
ＡＣＲ＝Ｍｉｎ（ＡＣＲ，ＰＣＲ）                                  …（３）
ＡＣＲ：現在のセル速度（ｂｉｔ／ｓｅｃ）
ΔＶ：セル速度増加量（ｂｉｔ／ｓｅｃ）
ＰＣＲ：ピークセルレート（ｂｉｔ／ｓｅｃ）
Ｍｉｎ（Ａ，Ｂ）：ＡとＢの内小さい方をとる
また、現在のセル速度ＡＣＲは、ＢＲＭセル受信回路２１が輻輳予測信号を含む（ＣＩ＝１）ＢＲＭセルを受信した場合は、現在のセル速度を維持する。尚、送信側の端末装置４のＦＲＭセル折り返し回路２２がＦＲＭセルを受信した場合は、ＢＲＭセルに変更して折り返す。
【００１１】
以上述べた送信側のレート制御回路６および送信側の端末装置４の動作フローを図４に示す。セル送出制御回路２２含む送信側のレート制御回路６または送信側の端末装置４の動作を図４のフローを用いて説明する。まず、現在のセルレートＡＣＲをＭＣＲに設定する（３０）。
【００１２】
次に、送信バッファ４９に送出すべきデータセルが有るか調べ（３１）、もし無ければＡＣＲ＝ＡＣＲ＊Ｋ（Ｋ：１未満の定数）とし、ＡＣＲとＭＣＲの内大きい方をＡＣＲとし（３２）、３３に遷移する。一方、有れば、Ｌ／ＡＣＲ（Ｌ：セル長）のセル間隔でＮｒｍ−１個のデータセルを送出する毎に１個のＦＲＭセルを送出する（３３）。
【００１３】
途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（３４）、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（３５）、３１に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（３６）、ＡＣＲ＝ＡＣＲとし、現在のセル速度を維持し（３７）、３１に遷移する。
【００１４】
送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは送信側のノード１のルーティング回路７に送られる。ルーティング回路７に到着したセルは出力バッファ８に振り分けられる。送信側のノード１では、出力バッファ出力のセル速度より、輻輳予測回路９により出力伝送路の輻輳予測を次式により行う。
【００１５】
ＶΣ＞Ｖｍａｘ＊ｅｘｐ（−β＊ｔ））
β＝ΔＶ／（Ｎｒｍ＊Ｌ）                                          …（４）
β：加速比係数
ＶΣ：現在の順方向出力バッファ出力のセル速度（ｂｉｔ／ｓｅｃ）
Ｖｍａｘ：出力伝送路の許容セル速度
Ｌ：セル長（４２４ｂｉｔ）
ΔＶ：端末におけるセル速度増加量（ｂｉｔ／ｓｅｃ）
Ｎｒｍ：ＦＲＭセルに挟まれて送られるデータセルの数＋１
ｔ：送信端末装置と最遠端受信端末装置との往復遅延時間
式（４）を満たす時輻輳予測回路９は輻輳予測有り（輻輳の前兆有り）と判断する。輻輳予測回路９は輻輳予測有りと判断した場合には、輻輳予測信号挿入回路１０において順方向に流れるＦＲＭセルのペイロードのＣＩビットを１に設定する。
【００１６】
図５に送信側のノード１の輻輳回避動作を示す。まず、順方向出力バッファ出力の現在の合計セル速度ＶΣを測定する（４０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。
【００１７】
次に、ＶΣ＞Ｖｍａｘ＊ｅｘｐ（−β＊ｔ））により輻輳の前兆の有無を判断する（４１）。輻輳の前兆有りと判断すると（４２）、輻輳予測信号挿入回路１０において一定時間順方向出力バッファ出力を流れるＦＲＭセルのＣＩビットを１に設定する（４３）。もし輻輳の前兆無しと判断すれば（４４）なにもしない。
【００１８】
送信側のノード１の出力バッファ８より送出されたセルは中継伝送路１５を介して中継ノード２の順方向のルーティング回路７に到達する。ルーティング回路７に到着したセルは出力バッファ８に振り分けられる。輻輳予測回路９は順方向の出力バッファ出力のセル速度より輻輳予測を行う。中継ノード２の輻輳予測回路９および輻輳予測信号挿入回路１０の動作は送信側のノード１の動作（図５）と同じなので説明を省略する。
【００１９】
中継ノード２の順方向の出力バッファ８より送出されたセルは受信ノード３のルーティング回路７に到達する。ルーティング回路７に到着したセルは受信側のレート制御回路１３または受信側の端末装置１２に振り分けられる。受信側のレート制御回路１３および受信側の端末装置１２に到着したセルの内ＦＲＭセルはＢＲＭセルに変換後折り返される。
【００２０】
【特許文献１】特開２００２−３６８８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
従来例のセル送出制御回路（シェーピング回路）は、送信バッファのセル蓄積量が所定値を越す場合には、送信端末にバックプレッシャー信号を送出する構成であった。バックプレッシャー信号としては、Ｅｔｈｅｒｎｅｔ（登録商標）のポーズフレーム信号が用いられるが、送信端末のデータ送出ポーズ動作に一定の時間を要し、高速に動作しないという欠点がある。
【００２２】
本発明の課題は、上記欠点を解決し、ポーズフレーム信号を用いないで、送信端末にバックプレッシャー信号を与える方法を提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、ポーズフレーム信号を用いることなく、一定周期Ｔ内に読み出されるパケット送出間隔時間テーブルのパケット送出有り信号の数Ｎ（パケット数）を一定周期Ｔで送信端末（アップロードの場合）または受信端末（ダウンロードの場合）の上位レイヤに送り、その上位レイヤよりＴ時間にＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットをバースト的に下位レイヤに送り、シェーピング回路の送信バッファで受信する方法に特徴がある。
【００２４】
これにより、シェーピング回路と受信端末との間でＴ時間内のパケット数Ｎを一致させ、さらにパケット送出間隔時間テーブルを用いてバースト的に到着したパケットを平滑化するので、理想的なシェーピングができる利点がある。
【００２５】
すなわち、本発明の第一の観点は、ピークパケットレート（ＰＰＲ）に対応する所定周期Ｔ内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長））を周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、下位レイヤの送信バッファより、Ｌ／ＰＰＲのパケット間隔でパケットを読み出す手段を有することを特徴とするシェーピング回路である。
【００２６】
あるいは、本発明のシェーピング回路は、ピークパケットレート（ＰＰＲ）に対応する所定周期Ｔ内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長））を周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ−Ｎ’（Ｎ’：音声パケット分のパケット数）個のデータパケットと音声パケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたデータパケットと音声パケットを前記下位レイヤの送信バッファで受信する手段を有し、Ｌ／ＰＰＲのパケット間隔でレジスタＧの値から最大パケット長Ｌを減じる手段と、Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段とを備えたことを特徴とする。
【００２７】
あるいは、本発明のシェーピング回路は、最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、周期Ｔ内の「１」の数Ｎをカウントするとともに、下位レイヤの送信バッファより一つのパケットを読み出す手段を有し、さらに前記Ｎを周期Ｔで端末装置の上位レイヤに通知し、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有することを特徴とする。
【００２８】
あるいは、本発明のシェーピング回路は、指定された現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、送信バッファより一つのパケットを読み出す手段を有することを特徴とする。
【００２９】
あるいは、本発明のシェーピング回路は、最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、指定された現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、周期Ｔ内の「１」の数Ｎをカウントするとともに、下位レイヤの送信バッファより一つのパケットを読み出す手段を有し、さらに前記Ｎを周期Ｔで端末装置の上位レイヤに通知し、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有することを特徴とする。
【００３０】
あるいは、本発明のシェーピング回路は、最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、指定された現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎アドレスを減少して戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、周期Ｔ内の「１」の数Ｎをカウントするとともに、送信バッファより一つのパケットを読み出す手段を有し、さらに前記Ｎを周期Ｔで端末装置の上位レイヤに通知し、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有することを特徴とする。
【００３１】
あるいは、本発明のシェーピング回路は、指定された現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、前記指定された所定パケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、送信バッファより一つのパケットを読み出す手段を有することを特徴とする。
【００３２】
あるいは、本発明のシェーピング回路は、指定された現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで端末装置の上位レイヤに通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信する手段を有し、最大パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、前記指定された所定パケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎アドレスを減少して戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、送信バッファより一つのパケットを読み出す手段を有することを特徴とする。
【００３３】
このときに、Ｎの値は、例えば、
Ｔ＊α＊ＡＮ＊Ｔ０／Ｌ
Ｔ：端末装置の上位レイヤにパケット数Ｎを通知する周期
α：パケット加速度
ＡＮ：現在のメモリアドレス値
Ｔ０：最大パケット長のクロック周期
Ｌ：最大パケット長
である。あるいは、Ｎの値は、例えば、
Ｔ＊Ａ＊ｅｘｐ（β＊ＡＮ＊Ｔ０）／Ｌ
Ｔ：端末装置の上位レイヤにパケット数Ｎを通知する周期
Ａ：初速度
β：パケット加速比係数
ＡＮ：現在のメモリアドレス値
Ｔ０：最大パケット長のクロック周期
Ｌ：最大パケット長
である。
【００３４】
本発明の第二の観点は、レート制御方法であって、本発明のシェーピング回路が初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートに対応するアドレスＡＮを一定モードに保ち、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応するアドレスＡＮを増加するモードを維持することを特徴とする。
【００３５】
あるいは、本発明のレート制御方法は、本発明のシェーピング回路が初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを低減し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応するアドレスＡＮを増加するモードを維持することを特徴とする。
【００３６】
あるいは、本発明のレート制御方法は、本発明のシェーピング回路が初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートに対応するアドレスＡＮを一定モードに保ち、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）およびそれより所定値上の上限アドレス（ＡＮｕｐ）をΔＮ（所定値）増加することを特徴とする。
【００３７】
あるいは、本発明のレート制御方法は、本発明のシェーピング回路が初レートからピークパケットレートまでパケット加速度またはパケット加速比でまたは初レートから境界レートまではパケット加速比で境界レートからピークパケットレートまではパケット加速度で現在のパケットレートに対応するパケット送出間隔時間テーブルの読み出しアドレスＡＮを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを低減し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）およびそれより所定値上の上限アドレス（ＡＮｕｐ）をΔＮ（所定値）増加することを特徴とする。
【００３８】
本発明の第三の観点は、本発明のシェーピング回路を含み、当該シェーピング回路により本発明のレート制御方法を実行する手段を備えたレート制御回路である。
【発明の効果】
【００３９】
本発明によれば、ポーズフレーム信号を用いないで、送信端末にバックプレッシャー信号を与えることができるため、シェーピング動作の起動を高速化することができる。これにより、シェーピング回路と受信端末との間でＴ時間内のパケット数Ｎを一致させ、さらにパケット送出間隔時間テーブルを用いてバースト的に到着したパケットを平滑化するので、理想的なシェーピングができる利点がある。
【発明を実施するための最良の形態】
【００４０】
（第一実施例）
本発明第一実施例を用いる網全体構成を図６を用いて説明する。図６において、５０は送信側のノード、５１は中継ノード、５２は受信側のノード、５３は端末装置（受信端末）、５４は送信側のレート制御回路、５５は送信側のインタフェース回路、５６はルーティング回路、５７は出力バッファ、５８は輻輳予測回路、５９は輻輳予測信号挿入回路、６０は受信側のインタフェース回路、６１は受信側のレート制御回路、６２は端末装置（送信端末）、６３は加入者線（アクセス回線）、６４、６５は伝送路である。
【００４１】
次に、送信側のレート制御回路５４の構成を図７に示す。図７において、７０はＢＲＭパケット受信回路、７１はシェーピング回路、７２はＦＲＭパケット送出回路、７３は送信バッファ、７４は受信バッファ、７５はバックプレッシャー信号である。
【００４２】
次に、受信側のレート制御回路６１の構成を図８に示す。図８において、８０はＦＲＭパケット折り返し回路、８１は受信バッファ、８２は送信バッファである。
【００４３】
次に、送信側のレート制御回路５４の動作を図７を用いて説明する。送信側のレート制御回路５４は、受信端末５３よりパケットを受信し、送信バッファ７３にパケットがある場合には、シェーピング回路７１の制御により、パケット加速度またはパケット加速比で送信バッファ７３よりパケットを送出する。また、一定周期でＦＲＭパケット送出回路７２よりＦＲＭパケットを送出する。ＢＲＭパケット受信回路７０が輻輳予測無信号（ＣＩ＝０）を受信した場合には、送信バッファ７３より読み出すパケットレートを増加させ、輻輳予測有り信号（ＣＩ＝１）を受信した場合には、送信バッファ７３より読み出すパケットレートを現在レートに維持する。
【００４４】
また、シェーピング回路７１は、現在のパケットレートに対応する所定周期Ｔ内のパケット数Ｎを周期Ｔで受信端末５３の上位レイヤにバックプレッシャー信号７５として通知するとともに、受信端末５３の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを下位レイヤの送信バッファ７３で受信する。
【００４５】
次に、受信端末５３の動作を説明する。受信端末５３の上位レイヤは送信側のレート制御回路５４から周期Ｔ時間内のパケット数Ｎを含むバックプレッシャー信号（パケット）を受信した場合には、その信号を受信する毎に、Ｎ個の上位レイヤパケットを下位レイヤにバースト的に送出する。そのパケットは、途中のレイヤでＵＤＰヘッダとＩＰヘッダが付け加えられて、さらにイーサーフレームに構成され、送信側のレート制御回路５４に送出される。この場合には、上位レイヤのパケット数と下位レイヤのパケット数が同じであり、途中のレイヤで細分化されない。
【００４６】
または、受信端末５３の上位レイヤは送信側のレート制御回路５４から周期Ｔ時間内のパケット数Ｎを含むバックプレッシャー信号（パケット）を受信した場合には、その信号を受信する毎に、Ｎ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータを下位レイヤにバースト的に送出する。そのデータは、途中のレイヤでパケットに細分化されるとともに、ＵＤＰヘッダとＩＰヘッダが付け加えられて、さらにイーサーフレームに構成され、送信側のレート制御回路５４に送出される。尚、ここではＴＣＰ信号等の上位レイヤ信号の処理の説明は省略する。
【００４７】
次に、シェーピング回路７１の構成を図９を用いて説明する。図９において、送信バッファ７３は、入力パケット１００を一時蓄積し、蓄積パケットが有る場合には、パケット蓄積信号１０１を出力し、パケット送出有無信号１０８が「１」の場合に、蓄積したパケットを出力パケット１０３として送出する。送信バッファ７３は送出すべきパケットが無くなったときにエンプティー信号１０２をアドレス発生回路１０５に送出する。アドレス発生回路１０５は、パケットクロック（最大パケット長の長さのパケットの動作周期で動作するクロック）１０４に同期して、出力するアドレス値をパケット周期で１ずつ増加させる回路であり、パケット蓄積信号１０１が与えられると、初期値１から順次増加する読み出しアドレス１０６をパケット送出間隔時間テーブル１０７に与える。
【００４８】
アドレス発生回路１０５は、一定周期でＦＲＭパケット送出指示信号１１１を出力する。アドレス発生回路１０５は、輻輳予測無し信号（ＣＩ＝０）１０９を受信した場合には、読み出しアドレスＡＮ１０６を増加させるモードを維持する。
【００４９】
アドレス発生回路１０５は、輻輳予測有り信号（ＣＩ＝１）１１０を受信した場合は、読み出しアドレスＡＮ１０６をパケットレート一定モードに対応するアドレスにする。
【００５０】
また、アドレス発生回路１０５は、周期Ｔ時間内のパケット送出有無信号が「１」である数Ｎをカウントするとともに、そのパケット数Ｎを受信端末５３の上位レイヤにバックプレッシャー信号７５として通知するとともに、受信端末５３の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを下位レイヤの送信バッファ７３で受信する。
【００５１】
パケット送出間隔時間テーブル１０７には、各アドレス対応にパケット送出有無を示すビット情報が書き込まれており、読み出しアドレスＡＮ１０６に対応するビット情報をパケット送出有無信号１０８として出力する。なお、パケット送出有を示すビット情報の間隔は、パケット送出間隔にほぼ対応しており、それが徐々に短くなるようにパケット送出有無を示す各ビット情報が配列される。
【００５２】
各ビット情報の配列構成例を図１０、図１１、図１２に示す。パケット送出間隔時間テーブル１０７を変更するだけで、シェーピング回路７１はパケット加速度にもパケット加速比にも対応できる。また、境界レートでパケット加速比からパケット加速度に切り替わる場合にも対応できる。
【００５３】
次に、パケット送出間隔時間テーブル１０７（パケット加速比）の作成方法について説明する。例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の出力伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、加速比係数β（１／ｓｅｃ）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、パケット速度が関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１パケット時間（最大パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ（＝（Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１））＊Ｔ０）、アドレス番号ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１）、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のパケット間隔Ｐ（ｉ＋１）（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅ（ｉ＋１）は、
（Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ）−Ｐ（ｉ＋１）
によって与えられる。
【００５４】
このようにして、次々にパケット送出間隔を求めることにより、図１０に示すパケット送出間隔時間テーブル１０７（パケット加速比）を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケット速度領域において、平均パケット速度を時間経過とともに滑らかに上昇させることができる。
【００５５】
次に、パケット送出間隔時間テーブル１０７（パケット加速度）の作成方法について説明する。例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ2）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、パケット速度が関数α＊ｔ（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１パケット時間（最大パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ、ｔｏ＝Ａ／α、Ｐ０＝ｔ０／Ｔ０，（ｔｉ＝（Ｐ０＋Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１））＊Ｔ０）、アドレス番号ＡＮ＝Ｐ０＋Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１）、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のパケット間隔Ｐ（ｉ＋１）（整数）は、
Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅ（ｉ＋１）は、
（Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０））＋Ｅｉ）−Ｐ（ｉ＋１）
によって与えられる。
【００５６】
このようにして、次々にパケット送出間隔を求めることにより、図１１に示すパケット送出間隔時間テーブル１０７（パケット加速度）を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケット速度領域において、平均パケット速度を時間経過とともに滑らかに上昇させることができる。
【００５７】
次に、パケット加速比から境界レート（ＡＰＲｂ）でパケット加速度に切り替わるパケット送出間隔時間テーブル１０７の作成方法を次に示す。例えば、伝送レートＶ（ｂｉｔ／ｓｅｃ）の伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、定数（初レート）Ａ（ｂｉｔ／ｓｅｃ）、加速比係数β（１／ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ2）としたときに、パケットレートが指数関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って境界レートＡＰＲｂ（アドレスＡＮｂ）まで増加し、それ以上は加速度α＊ｔで増加するものとする。
【００５８】
１パケット時間（所定パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始からの経過時間ｔｉ（＝ＡＮ＊Ｔ０）、ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、レートＡＰＲｂ（境界レート）＝Ａ＊ｅｘｐ（β＊Ａｎｂ＊Ｔ０）までは、次のパケット間隔Ｐ（ｉ＋１）（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ＡＮ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅ（ｉ＋１）は、
Ｅ（ｉ＋１）＝（Ｖ／（Ａ＊ｅｘｐ（β＊（ＡＮ＊Ｔ０）））＋Ｅｉ）−Ｐ（ｉ＋１）
によって与えられる。アドレスＡＮｂ（境界アドレス）以上は、ＡＮ＝ＡＮｂ＋ＡＮｃ−［ｔ０／Ｔ０］，ＡＮｃ＝［ｔ０／Ｔ０］＋Ｐ０＋Ｐ１＋…＋Ｐｉとして次ぎのパケット間隔Ｐ（ｉ＋１）は、
Ｖ／（α＊ＡＮｃ＊Ｔ０）＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅ（ｉ＋１）は、
Ｅ（ｉ＋１）＝（Ｖ／（α＊ＡＮｃ＊Ｔ０）＋Ｅｉ）−Ｐ（ｉ＋１）
によって与えられる。但し、ｔ０＝ＡＰＲｂ／α、であり，［ｘ］はｘの小数点以下を切り捨て、または切り上げすることを示す。
【００５９】
このようにして、次々にパケット送出間隔を求めることにより、図１２に示すパケット送出間隔時間テーブル１０７を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケットレート領域において、平均パケットレートを時間経過とともに滑らかに上昇させることができる。
【００６０】
次に、シェーピング回路７１を含む送信側のレート制御回路５４の動作の１例（例１）を図９を参照しながら図１３、図１４のフローを用いて説明する（請求項３、１１）。まず、アドレス発生回路１０５の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード１）に設定し、パケットレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、パケットレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、カウンタＴ２の値を０とし、カウンタＴ３の値をＴ００（ＦＲＭパケットの周期）とし、カウンタＮの値を０にする（２００）。
【００６１】
次に、Ｔ３＝Ｔ３＋１とし（２０１）、Ｔ２＝Ｔ２＋１とし（２０２）、読み出しアドレスＡＮ（１０６）をＡＮ＝ＡＮ＋１により１増加し（２０３）、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（２０４）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（２０５）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ２０６に遷移する。
【００６２】
次に、ｍｏｄｅ＝１か判断し（２０６）、モード１でない、すなわちモード２ならば、ＡＮ＞ＡＮｕｐか判断し（２０７）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（２０８）、２０９に遷移する。
【００６３】
次に、Ｔ２≧Ｔ／Ｔ０（Ｔ：パケット数Ｎを受信端末の上位レイヤに送出する周期、Ｔ０：パケットクロック１０４の周期）か判断し（２０９）、Ｔ２≧Ｔ／Ｔ０なら、周期Ｔ時間内のパケット数Ｎを含むパケットを受信端末の上位レイヤに送出する（２１０）。
【００６４】
次に、Ｎ＝０とし（２１１）、Ｔ２＝０とし（２１２）、パケット送出間隔時間テーブル１０７の読み出しアドレスＡＮ１０６に対応するパケット送出有無信号１０８を読み出す（２１３）。
【００６５】
次に、パケット送出有無信号１０８が「１」であるか判断し（２１４）、「１」であることを示す場合には、Ｎ＝Ｎ＋１とし（２１５）、送信バッファにパケットが有るか判断し（２１６）、有る場合には、一つのパケットを読み出し（２１７）、２３０に遷移する。
【００６６】
パケット送出有無信号１０８が「１」で無い場合は（２１４）、Ｔ３≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（２１８）、Ｔ３≧Ｔ００の場合は、ＦＲＭパケットを送出し（２１９）、Ｔ３＝０とし（２２０）、２３０に遷移する。
【００６７】
次に、ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（２３０）、受信した場合は、ｍｏｄｅ＝１とし（２３１）、２０１に遷移する。
【００６８】
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（２３２）、ｍｏｄｅ＝２か判断し（２３３）、ｍｏｄｅ＝２の場合は、２０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（２３４）、ＡＮｕｐ＝ＡＮ＋ΔＮ、ＡＮｄｗ＝ＡＮとし（２３５）、２０１に遷移する。
【００６９】
次に、シェーピング回路７１を含む送信側のレート制御回路５４の動作の他の例（例２）を図９を参照しながら図１５、図１４のフローを用いて説明する（請求項４、９、１１）。図１４は、既に説明したのでここでは説明を省略する。
【００７０】
まず、アドレス発生回路１０５の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード１）に設定し、パケットレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、パケットレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、カウンタＴ２の値を０とし、カウンタＴ３の値をＴ００（ＦＲＭパケットの周期）とする（２５０）。
【００７１】
次に、Ｔ３＝Ｔ３＋１とし（２０１）、Ｔ２＝Ｔ２＋１とし（２０２）、読み出しアドレスＡＮ（１０６）をＡＮ＝ＡＮ＋１により１増加し（２０３）、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（２０４）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（２０５）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ２０６に遷移する。
【００７２】
次に、ｍｏｄｅ＝１か判断し（２０６）、モード１でない、すなわちモード２ならば、ＡＮ＞ＡＮｕｐか判断し（２０７）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（２０８）、２０９に遷移する。
【００７３】
次に、Ｔ２≧Ｔ／Ｔ０（Ｔ：パケット数Ｎを受信端末の上位レイヤに送出する周期、Ｔ０：パケットクロック１０４の周期）か判断し（２０９）、Ｔ２≧Ｔ／Ｔ０なら、周期Ｔ時間内のパケット数Ｎ（＝Ｔ＊α＊ＡＮ＊Ｔ０／Ｌ）（α：パケット加速度、Ｔ０：最大パケット長のクロック周期、Ｌ：最大パケット長）を含むパケットを送信端末の上位レイヤに送出する（２５１）。
【００７４】
次に、Ｔ２＝０とし（２１２）、パケット送出間隔時間テーブル１０７の読み出しアドレスＡＮ１０６に対応するパケット送出有無信号１０８を読み出す（２１３）。
【００７５】
次に、パケット送出有無信号１０８が「１」であるか判断し（２１４）、「１」であることを示す場合には、送信バッファにパケットが有るか判断し（２１６）、有る場合には、一つのパケットを読み出し（２１７）、２３０に遷移する。
【００７６】
パケット送出有無信号１０８が「１」で無い場合は（２１４）、Ｔ３≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（２１８）、Ｔ３≧Ｔ００の場合は、ＦＲＭパケットを送出し（２１９）、Ｔ３＝０とし（２２０）、２３０に遷移する。
【００７７】
尚、図１５では、パケット加速度の例を示したが、（２５１）を「周期Ｔ時間内のパケット数Ｎ（＝Ｔ＊Ａ＊ｅｘｐ（β＊ＡＮ＊Ｔ０）／Ｌ）（Ａ：初速度、β：パケット加速比係数、ＡＮ：現在のメモリアドレス値、Ｔ０：最大パケット長のクロック周期、Ｌ：最大パケット長）を含むパケットを受信端末の上位レイヤに送出する」に変更すればパケット加速比にも対応できる（請求項１０）。
【００７８】
次に、シェーピング回路７１を含む送信側のレート制御回路５４の動作の他例（例３）を図９を参照しながら図１６、図１７のフローを用いて説明する（請求項３、１２）。まず、アドレス発生回路１０５の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード１）に設定し、カウンタＴ２の値を０とし、カウンタＴ３の値をＴ００（ＦＲＭパケットの周期）とし、カウンタＮの値を０にする（３００）。
【００７９】
次に、Ｔ３＝Ｔ３＋１とし（３０１）、Ｔ２＝Ｔ２＋１とし（３０２）、読み出しアドレスＡＮ１０６をＡＮ＝ＡＮ＋１により１増加し（３０３）、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（３０４）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（３０５）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ３０６に遷移する。
【００８０】
次に、Ｔ２≧Ｔ／Ｔ０（Ｔ：パケット数Ｎを受信端末の上位レイヤに送出する周期、Ｔ０：パケットクロック１０４の周期）か判断し（３０６）、Ｔ２≧Ｔ／Ｔ０なら、周期Ｔ時間内のパケット数Ｎを含むパケットを受信端末の上位レイヤに送出する（３０７）。次に、Ｎ＝０とし（３０８）、Ｔ２＝０とし（３０９）、パケット送出間隔時間テーブル１０７の読み出しアドレスＡＮ１０６に対応するパケット送出有無信号１０８を読み出す（３１０）。
【００８１】
次に、パケット送出有無信号１０８が「１」であるか判断し（３１１）、「１」であることを示す場合には、Ｎ＝Ｎ＋１とし（３１２）、送信バッファにパケットが有るか判断し（３１３）、有る場合には、一つのパケットを読み出し（３１４）、３２０に遷移する。
【００８２】
パケット送出有無信号１０８が「１」で無い場合は（３１１）、Ｔ３≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（３１５）、Ｔ３≧Ｔ００の場合は、ＦＲＭパケットを送出し（３１６）、Ｔ３＝０とし（３１７）、３２０に遷移する。
【００８３】
次に、ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（３２０）、受信した場合は、３０１に遷移する。
【００８４】
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（３２１）、ＡＮ＝ＡＮ−ＡＮ＊Ｋ２（Ｋ２：所定値、例えば１／８）とし（３２２）、３０１に遷移する。
【００８５】
次に、シェーピング回路７１を含む送信側のレート制御回路５４の動作の他の例（例４）を図９を参照しながら図１８、図１９のフローを用いて説明する（請求項５、１４）。まず、アドレス発生回路１０５の発生アドレスＡＮを０とし、レート一定モードの上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、レート一定モードの下限アドレスＡＮｄｗを１とし、カウンタＴ２の値を０とし、カウンタＴ３の値をＴ００（ＦＲＭパケットの周期）とし、カウンタＮの値を０にする（４００）。
【００８６】
次に、Ｔ３＝Ｔ３＋１とし（４０１）、Ｔ２＝Ｔ２＋１とし（４０２）、読み出しアドレスＡＮ１０６をＡＮ＝ＡＮ＋１により１増加し（４０３）、ＡＮ＞ＡＮｕｐか判断し（４０４）、ＡＮ＞ＡＮｕｐであればＡＮ＝ＡＮｄｗとする（４０５）。ＡＮ＞ＡＮｕｐでなければ４０６に遷移する。
【００８７】
次に、Ｔ２≧Ｔ／Ｔ０（Ｔ：パケット数Ｎを受信端末の上位レイヤに送出する周期、Ｔ０：パケットクロック１０４の周期）か判断し（４０６）、Ｔ２≧Ｔ／Ｔ０なら、周期Ｔ時間内のパケット数Ｎを含むパケットを受信端末の上位レイヤに送出する（４０７）。
【００８８】
次に、Ｎ＝０とし（４０８）、Ｔ２＝０とし（４０９）、パケット送出間隔時間テーブル１０７の読み出しアドレスＡＮ１０６に対応するパケット送出有無信号１０８を読み出す（４１０）。
【００８９】
次に、パケット送出有無信号１０８が「１」であるか判断し（４１１）、「１」であることを示す場合には、Ｎ＝Ｎ＋１とし（４１２）、送信バッファにパケットが有るか判断し（４１３）、有る場合には、一つのパケットを読み出し（４１４）、４２０に遷移する。
【００９０】
パケット送出有無信号１０８が「１」で無い場合は（４１１）、Ｔ３≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（４１５）、Ｔ３≧Ｔ００の場合は、ＦＲＭパケットを送出し（４１６）、Ｔ３＝０とし（４１７）、４２０に遷移する。
【００９１】
次に、ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（４２０）、受信した場合は、ＡＮ＝ＡＮ＋ΔＮ’（ΔＮ’：所定値）とし（４２１）、ＡＮ＞ＡＮｐｐｒ（ＡＮｐｐｒ：ピークパケットレートに対応するメモリアドレス）か判断し（４２２）、ＡＮ＞ＡＮｐｐｒの場合には、ＡＮ＝ＡＮｐｐｒとする（４２３）。
【００９２】
次に、ＡＮｄｗ＝ＡＮｄｗ＋ΔＮ’（ΔＮ’：所定値）とし（４２４）、ＡＮｄｗ＞ＡＮｐｐｒ（ＡＮｐｐｒ：ピークパケットレートに対応するメモリアドレス）か判断し（４２５）、ＡＮｄｗ＞ＡＮｐｐｒの場合には、ＡＮｄｗ＝ＡＮｐｐｒとし（４２６）、ＡＮｕｐ＝ＡＮｄｗ＋ΔＮ（ΔＮ：所定値）とし（４２７）、４０１に遷移する。
【００９３】
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（４２８）、ＡＮ＝ＡＮ−ＡＮ＊Ｋ２（Ｋ２：所定値、例えば１／８）とし（４２９）、ＡＮｄｗ＝ＡＮ、ＡＮｕｐ＝ＡＮｄｗ＋ΔＮ、とし（４３０）、４０１に遷移する。
【００９４】
尚、図１８では、指定された現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加する例を示したが、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎低減して戻り、再度アドレスを増加してもよい（請求項６）。
【００９５】
次に、シェーピング回路７１を含む送信側のレート制御回路５４の動作の他の例（例５）を図９を参照しながら図２０、図１９のフローを用いて説明する（請求項７、９、１４）。図１９は既に説明したので、ここでは説明を省略する。まず、アドレス発生回路１０５の発生アドレスＡＮを０とし、レート一定モードの上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、レート一定モードの下限アドレスＡＮｄｗを１とし、カウンタＴ２の値を０とし、カウンタＴ３の値をＴ００（ＦＲＭパケットの周期）とする（４５０）。
【００９６】
次に、Ｔ３＝Ｔ３＋１とし（４０１）、Ｔ２＝Ｔ２＋１とし（４０２）、読み出しアドレスＡＮ（１０６）をＡＮ＝ＡＮ＋１により１増加し（４０３）、ＡＮ＞ＡＮｕｐか判断し（４０４）、ＡＮ＞ＡＮｕｐであればＡＮ＝ＡＮｄｗとする（４０５）。ＡＮ＞ＡＮｕｐでなければ４０６に遷移する。
【００９７】
次に、Ｔ２≧Ｔ／Ｔ０（Ｔ：パケット数Ｎを受信端末の上位レイヤに送出する周期、Ｔ０：パケットクロック１０４の周期）か判断し（４０６）、Ｔ２≧Ｔ／Ｔ０なら、周期Ｔ時間内のパケット数Ｎ（＝Ｔ＊α＊ＡＮ＊Ｔ０／Ｌ）（α：パケット加速度、Ｔ０：パケットクロックの周期、ＡＮ：現在のメモリアドレス、Ｌ：最大パケット長）を含むパケットを受信端末の上位レイヤに送出する（４５１）。
【００９８】
次に、Ｔ２＝０とし（４０９）、パケット送出間隔時間テーブル１０７の読み出しアドレスＡＮ１０６に対応するパケット送出有無信号１０８を読み出す（４１０）。
【００９９】
次に、パケット送出有無信号１０８が「１」であるか判断し（４１１）、「１」であることを示す場合には、送信バッファにパケットが有るか判断し（４１３）、有る場合には、一つのパケットを読み出し（４１４）、４２０に遷移する。
【０１００】
パケット送出有無信号１０８が「１」で無い場合は（４１１）、Ｔ３≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（４１５）、Ｔ３≧Ｔ００の場合は、ＦＲＭパケットを送出し（４１６）、Ｔ３＝０とし（４１７）、４２０に遷移する。
【０１０１】
尚、図２０では、パケット加速度の例を示したが、（４５１）を「周期Ｔ時間内のパケット数Ｎ（＝Ｔ＊Ａ＊ｅｘｐ（β＊ＡＮ＊Ｔ０）／Ｌ）（Ａ：初速度、β：パケット加速比係数、ＡＮ：現在のメモリアドレス値、Ｔ０：最大パケット長のクロック周期、Ｌ：最大パケット長）を含むパケットを受信端末の上位レイヤに送出する」に変更すればパケット加速比にも対応できる（請求項１０）。
【０１０２】
また、図２０では、指定された現在のパケットレートに対応する下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加する例を示したが、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎低減して戻り、再度アドレスを増加してもよい（請求項８）。
【０１０３】
次に、シェーピング回路７１を含む送信側のレート制御回路５４の動作の他の例（例６）を図９を参照しながら図２１、図１８のフローを用いて説明する（請求項５、１３）。図１８は既に説明したので、ここでは説明を省略する。ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（４２０）、受信した場合は、ＡＮ＝ＡＮ＋ΔＮ’（ΔＮ’：所定値）とし（４２１）、ＡＮ＞ＡＮｐｐｒ（ＡＮｐｐｒ：ピークパケットレートに対応するメモリアドレス）か判断し（４２２）、ＡＮ＞ＡＮｐｐｒの場合には、ＡＮ＝ＡＮｐｐｒとする（４２３）。
【０１０４】
次に、ＡＮｄｗ＝ＡＮｄｗ＋ΔＮ’（ΔＮ’：所定値）とし（４２４）、ＡＮｄｗ＞ＡＮｐｐｒ（ＡＮｐｐｒ：ピークパケットレートに対応するメモリアドレス）か判断し（４２５）、ＡＮｄｗ＞ＡＮｐｐｒの場合には、ＡＮｄｗ＝ＡＮｐｐｒとし（４２６）、ＡＮｕｐ＝ＡＮｄｗ＋ΔＮ（ΔＮ：所定値）とし（４２７）、４０１に遷移する。
【０１０５】
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（４２８）、４０１に遷移する。尚、図２０、図２１の組み合わせでもよい。
【０１０６】
送信側のレート制御回路５４から送出されたパケットは、伝送路６４を介して、送信側のインタフェース回路５５に到達する。送信側のインタフェース回路５５に到達したパケットは、順方向のルーティング回路５６に送られる。順方向のルーティング回路５６に到達したパケットは、順方向の出力バッファ５７に振り分けられる。輻輳予測回路５８において、順方向の出力バッファ出力のパケット転送速度から出力伝送路（インタフェース回路）の輻輳予測を次式により行う。
【０１０７】
ＶΣ＞  Ｖｍａｘ                                                …（５）
Ｖｍａｘ：出力伝送路またはリソースの許容パケットレート（ｂｉｔ／ｓｅｃ）
ＶΣ：ノードの順方向出力バッファ出力のパケット転送速度
式（５）を満たす場合に、輻輳予測回路５８は輻輳の前兆有りと判断し、輻輳予測信号挿入回路５９において、逆方向入力のＢＲＭパケットに輻輳予測信号を挿入する（ＣＩビットを１に設定する）。
【０１０８】
順方向の出力バッファ５７から送出されたパケットは、中継ノード５１の順方向のルーティング回路５６に到達する。順方向のルーティング回路５６に到達したパケットは、順方向の出力バッファ５７に振り分けられる。中継ノード５１の輻輳予測回路５８において、順方向の出力バッファ出力のパケット転送速度から出力伝送路（インタフェース回路）の輻輳予測を行う。輻輳予測動作は、送信側のノードの動作（式（５））と同じなので説明を省略する。
【０１０９】
順方向の出力バッファ５７から送出されたパケットは、受信側のノード５２の順方向のルーティング回路５６に到達する。順方向のルーティング回路５６に到達したパケットは、順方向の出力バッファ５７、受信側のインタフェース回路６０を介して、受信側のレート制御回路６１に到達する。
【０１１０】
受信側のレート制御回路６１に到達したパケットの内、ＦＲＭパケットは、ＦＲＭパケット折り返し回路８０でＢＲＭパケットに変換後折り返される。データパケットは送信端末６２に送られる。
【０１１１】
（第二実施例）
本発明第二実施例を図２２を用いて説明する。図２２は第二実施例の送信側のシェーピング回路の構成図である。図２２において、１５０は送信側のシェーピング回路、１５１はシェーピング回路、１５２は送信バッファ、１５３は受信バッファ、１５４はバックプレッシャー信号、１５５は端末装置である。
【０１１２】
送信側のシェーピング回路１５０は、ピークパケットレート（ＰＰＲ）に対応する所定周期Ｔ内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長）を周期Ｔで端末装置１５５の上位レイヤにバックプレッシャー信号１５４として通知するとともに、端末装置１５５の上位レイヤより前記通知毎に下位レイヤに送出されたＮ個のパケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたパケットを前記下位レイヤの送信バッファで受信し、下位レイヤの送信バッファ１５２より、Ｌ／ＰＰＲのパケット間隔でパケットを読み出す。
【０１１３】
送信側のシェーピング回路１５０の動作をフロー図２３に示す（請求項１）。図２３はインタフェースクロックで動作するフローである。まず、カウンタＴ２、Ｔ３の値を０にする（５００）。次にＴ２＝Ｔ２＋１とし（５０１）、Ｔ３＝Ｔ３＋１とし（５０２）、Ｔ２≧Ｔ／Ｔｃ（Ｔ：端末装置にパケット数Ｎを送出する周期、Ｔｃ：インタフェースクロック周期）か判断し（５０３）、Ｔ２≧Ｔ／Ｔｃの場合には、周期Ｔ時間内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長）を含むパケットを端末装置１５５の上位レイヤに送出する（５０４）。
【０１１４】
次に、Ｔ２＝０とし（５０５）、Ｔ３＞Ｌ＊Ｖ０／ＰＰＲ（Ｌ：最大パケット長、ＰＰＲ：ピークパケットレート、Ｖ０：インタフェース速度）か判断し（５０６）、Ｔ３＞Ｌ＊Ｖ０／ＰＰＲの場合には、送信バッファ１５２にパケットがあるか判断し（５０７）、ある場合には、送信バッファ１５２より一つのパケットを読み出し（５０８）、Ｔ３＝０とし（５０９）、５０１に遷移する。
【０１１５】
次に、端末装置１５５の動作を説明する。端末装置１５５の上位レイヤは送信側のシェーピング回路１５０から周期Ｔ時間内のパケット数Ｎを含むバックプレッシャー信号（パケット）を受信した場合には、その信号を受信する毎に、Ｎ個の上位レイヤパケットを下位レイヤにバースト的に送出する。そのパケットは、途中のレイヤでＵＤＰヘッダとＩＰヘッダが付け加えられて、さらにイーサーフレームに構成され、送信側のシェーピング回路１５０に送出される。この場合には、上位レイヤのパケット数と下位レイヤのパケット数が同じであり、途中のレイヤで細分化されない。
【０１１６】
または、端末装置１５５の上位レイヤは送信側のシェーピング回路１５０から周期Ｔ時間内のパケット数Ｎを含むバックプレッシャー信号（パケット）を受信した場合には、その信号を受信する毎に、Ｎ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータを下位レイヤにバースト的に送出する。そのデータは、途中のレイヤでパケットに細分化されるとともに、ＵＤＰヘッダとＩＰヘッダが付け加えられて、さらにイーサーフレームに構成され、送信側のシェーピング回路１５０に送出される。尚、ここではＴＣＰ信号等の上位レイヤ信号の処理の説明は省略する。
【０１１７】
（第三実施例）
本発明第三実施例を図２４を用いて説明する。図２４は第三実施例の送信側のシェーピング回路の構成図である。図２４において、１７０は送信側のシェーピング回路、１７１はシェーピング回路、１７２は加減算回路、１７３は送信バッファ、１７４は受信バッファ、１７５はバックプレッシャー信号、１７６は端末装置である。
【０１１８】
送信側のシェーピング回路１７０は、ピークパケットレート（ＰＰＲ）に対応する所定周期Ｔ内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長）を周期Ｔで端末装置１７６の上位レイヤにバックプレッシャー信号１７５として通知するとともに、端末装置の上位レイヤより前記通知毎に下位レイヤに送出されたＮ−Ｎ’（Ｎ’：音声パケット分のパケット数）個のデータパケットと音声パケットまたはＮ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータがパケット化されたデータパケットと音声パケットを前記下位レイヤの送信バッファで受信する。また、Ｌ／ＰＰＲのパケット間隔で加減算回路１７２のレジスタＧの値から最大パケット長Ｌを減じ、Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加えるかまたは並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える。
【０１１９】
送信側のシェーピング回路１７０の動作をフロー図２５、図２６に示す（請求項２）。図２５はインタフェースクロックで動作するフローである。まず、カウンタＴ２、Ｔ３の値を０にし、レジスタＧの値を初期値Ａにする（６００）。
【０１２０】
次に、Ｔ２＝Ｔ２＋１とし（６０１）、Ｔ３＝Ｔ３＋１とし（６０２）、Ｔ２≧Ｔ／Ｔｃ（Ｔ：端末装置にパケット数Ｎを送出する周期、Ｔｃ：インタフェースクロック周期）か判断し（６０３）、Ｔ２≧Ｔ／Ｔｃの場合には、周期Ｔ時間内のパケット数Ｎ（＝Ｔ＊ＰＰＲ／Ｌ（Ｌ：最大パケット長）を含むパケットを端末装置１７６の上位レイヤに送出する（６０４）。
【０１２１】
次に、Ｔ２＝０とし（６０５）、Ｔ３＞Ｌ＊Ｖ０／ＰＰＲ（Ｌ：最大パケット長、ＰＰＲ：ピークパケットレート、Ｖ０：インタフェース速度）か判断し（６０６）、Ｔ３＞Ｌ＊Ｖ０／ＰＰＲの場合には、Ｇ＝Ｇ−Ｌ（Ｌ：最大パケット長）とし（６０７）、６０１に遷移する。
【０１２２】
次に、加減算回路１７２の動作を説明する。まず、レジスタＧの値が初期値Ａより小さいか判断し（６１０）、小さい場合には、送信バッファ１７３に送出すべきパケットがあるか判断し（６１１）、有る場合は、送信バッファ１７３より一つのパケットを読み出し（６１２）、そのパケットに含まれるパケット長Ｌ１を読み出す（６１３）。
【０１２３】
次に、Ｇ＝Ｇ＋Ｌ１とし（６１４）、インタフレームギャップ時間待ち（６１５）、６１０に遷移する。
【０１２４】
次に、端末装置１７６の動作を説明する。端末装置１７６の上位レイヤは送信側のシェーピング回路１７０から周期Ｔ時間内のパケット数Ｎを含むバックプレッシャー信号（パケット）を受信した場合には、その信号を受信する毎に、Ｎ−Ｎ’（Ｎ’：音声パケット分のパケット数）個の上位レイヤデータパケットと音声パケットを下位レイヤにバースト的に送出する。それらのパケットは、途中のレイヤでＵＤＰヘッダとＩＰヘッダが付け加えられて、さらにイーサーフレームに構成され、送信側のシェーピング回路１７０に送出される。この場合には、データパケットは途中のレイヤで細分化されない。
【０１２５】
または、端末装置１７６の上位レイヤは送信側のシェーピング回路１７０から周期Ｔ時間内のパケット数Ｎを含むバックプレッシャー信号（パケット）を受信した場合には、その信号を受信する毎に、Ｎ＊Ｌ／Ｋ（Ｋ：ヘッダ付加によるバイト数増加率、Ｌ：下位レイヤの最大パケット長）バイトのデータを下位レイヤにバースト的に送出する。そのデータは、途中のレイヤでパケットに細分化されるとともに、ＵＤＰヘッダとＩＰヘッダが付け加えられて、さらにイーサーフレームに構成され、送信側のシェーピング回路１７０に送出される。尚、ここではＴＣＰ信号等の上位レイヤ信号の処理の説明は省略する。
【産業上の利用可能性】
【０１２６】
本発明によれば、ポーズフレーム信号を用いないで、送信端末にバックプレッシャー信号を与えることができるため、高速に動作するバックプレッシャー信号を得ることができる。これにより、シェーピング回路と受信端末との間でＴ時間内のパケット数Ｎを一致させ、さらにパケット送出間隔時間テーブルを用いてバースト的に到着したパケットを平滑化するので、理想的なシェーピングができる。
【図面の簡単な説明】
【０１２７】
【図１】従来例の構成図。
【図２】従来の送信側の端末装置の構成図。
【図３】セルフォーマットの一例を示す図。
【図４】従来の送信側のレート制御回路および送信側の端末装置の動作フローを示す図。
【図５】従来の送信側のノードの輻輳回避動作を示す図。
【図６】第一実施例を用いる網全体構成図。
【図７】第一実施例の送信側のレート制御回路の構成図。
【図８】第一実施例の受信側のレート制御回路の構成図。
【図９】第一実施例のシェーピング回路の構成図。
【図１０】第一実施例の各ビット情報の配列構成例を示す図。
【図１１】第一実施例のパケット送出間隔時間テーブル（パケット加速度）を示す図。
【図１２】第一実施例のパケット送出間隔時間テーブルを示す図。
【図１３】第一実施例のシェーピング回路を含む送信側のレート制御回路の動作フロー（例１）を示す図。
【図１４】第一実施例のシェーピング回路を含む送信側のレート制御回路の動作フロー（例１、例２）を示す図。
【図１５】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例２）を示す図。
【図１６】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例３）を示す図。
【図１７】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例３）を示す図。
【図１８】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例４）を示す図。
【図１９】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例４）を示す図。
【図２０】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例５）を示す図。
【図２１】第一実施例のシェーピング回路を含む送信側のレート制御回路の他の動作フロー（例６）を示す図。
【図２２】第二実施例の送信側のシェーピング回路の構成図。
【図２３】第二実施例の送信側のシェーピング回路の動作フローを示す図。
【図２４】第三実施例の送信側のシェーピング回路の構成図。
【図２５】第三実施例の送信側のシェーピング回路の動作フローを示す図。
【図２６】第三実施例の送信側のシェーピング回路の動作フローを示す図。
【符号の説明】
【０１２８】
１、５０  送信側のノード
２、５１  中継ノード
３、５２  受信側のノード
４  送信側の端末装置
５  送信側のＵＰＣ(Usage Parameter Control)等のインタフェース回路
６、５４  送信側のレート制御回路
７、５６  ルーティング回路
８、５７  出力バッファ
９、５８  輻輳予測回路
１０、５９  輻輳予測信号挿入回路
１１、６０  受信側のＵＰＣ等のインタフェース回路
１２  受信側の端末装置
１３、６１  受信側のレート制御回路
１４、６３  加入者線（アクセス回線）
１５  中継伝送路
２０  ＦＲＭセル折り返し回路
２１  ＢＲＭセル受信回路
２２  セル送出制御回路
２３  ＦＲＭセル送出回路
２４、７３、８２、１５２、１７３  送信バッファ
２５  セル組み立て回路
２６、７４、８１、１５３、１７４  受信バッファ
２７  セル分解回路
５３  端末装置（受信端末）
５５  送信側のインタフェース回路
６２  端末装置（送信端末）
６４、６５  伝送路
７０  ＢＲＭパケット受信回路
７１、１５１、１７１  シェーピング回路
７２  ＦＲＭパケット送出回路
７５、１５４、１７５  バックプレッシャー信号
８０  ＦＲＭパケット折り返し回路
１００  入力パケット
１０１  パケット蓄積信号
１０２  エンプティー信号
１０３  出力パケット
１０４  パケットクロック
１０５  アドレス発生回路
１０６  読み出しアドレスＡＮ
１０７  パケット送出間隔時間テーブル
１０８  パケット送出有無信号
１０９  輻輳予測無し信号（ＣＩ＝０）
１１１  ＦＲＭパケット送出指示信号
１１０  輻輳予測有り信号（ＣＩ＝１）
１５０、１７０  送信側のシェーピング回路
１５５、１７６  端末装置
１７２  加減算回路
【図１】
2007049534.tif 000003
【図２】
2007049534.tif 000004
【図３】
2007049534.tif 000005
【図４】
2007049534.tif 000006
【図５】
2007049534.tif 000007
【図６】
2007049534.tif 000008
【図７】
2007049534.tif 000009
【図８】
2007049534.tif 000010
【図９】
2007049534.tif 000011
【図１０】
2007049534.tif 000012
【図１１】
2007049534.tif 000013
【図１２】
2007049534.tif 000014
【図１３】
2007049534.tif 000015
【図１４】
2007049534.tif 000016
【図１５】
2007049534.tif 000017
【図１６】
2007049534.tif 000018
【図１７】
2007049534.tif 000019
【図１８】
2007049534.tif 000020
【図１９】
2007049534.tif 000021
【図２０】
2007049534.tif 000022
【図２１】
2007049534.tif 000023
【図２２】
2007049534.tif 000024
【図２３】
2007049534.tif 000025
【図２４】
2007049534.tif 000026
【図２５】
2007049534.tif 000027
【図２６】
2007049534.tif 000028