(57)【要約】      （修正有）【課題】配線基板内蔵用セラミックチップを配線基板に内蔵し、かつ配線基板内蔵用セラミックチップと配線基板との間の隙間に充填材を充填させた場合における充填材のクラックを抑制することができる配線基板内蔵用セラミックチップ及びこのセラミックチップを備えた配線基板を提供する。【解決手段】配線基板内蔵用セラミックチップ１は、配線基板に内蔵されるものであり、セラミックから構成されたセラミックチップ本体部２を有している。配線基板内蔵用セラミックチップ１の外周面１ａの少なくとも１箇所の角部には、面取り寸法Ｃ１が０．６ｍｍ以上の面取り部１ｂ及び曲率半径が０．６ｍｍ以上の丸み部の少なくともいずれかが形成されている。【選択図】図１
2007049129.tif 000002
【特許請求の範囲】
【請求項１】
セラミックから構成されたセラミックチップ本体部を有し、配線基板に内蔵される配線基板内蔵用セラミックチップであって、前記配線基板内蔵用セラミックチップの外周面の少なくとも１箇所の角部に面取り寸法が０．６ｍｍ以上の面取り部及び曲率半径が０．６ｍｍ以上の丸み部の少なくともいずれかが形成されていることを特徴とする配線基板内蔵用セラミックチップ。
【請求項２】
前記面取り部の面取り寸法及び前記丸み部の曲率半径は、０．８ｍｍ以上１．２ｍｍ以下であることを特徴とする請求項１記載の配線基板内蔵用セラミックチップ。
【請求項３】
前記面取り部は複数箇所に形成されており、複数の前記面取り部のうち１つの前記面取り部は他の前記面取り部と前記面取り寸法が異なることを特徴とする請求項１又は２記載の配線基板内蔵用セラミックチップ。
【請求項４】
前記丸み部は複数箇所に形成されており、複数の前記丸み部のうち１つの前記丸み部は他の前記丸み部と前記曲率半径が異なることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板内蔵用セラミックチップ。
【請求項５】
前記セラミックチップ本体部の線膨張係数は、前記配線基板の線膨張係数より小さく、かつ前記配線基板に搭載される半導体チップの半導体基板の線膨張係数より大きいことを特徴とする請求項１乃至４のいずれか１項に記載の配線基板内蔵用セラミックチップ。
【請求項６】
セラミックチップ収容部を有する配線基板本体と、
前記セラミックチップ収容部に収容された請求項１乃至５のいずれか１項に記載の配線基板内蔵用セラミックチップと、
前記配線基板本体と前記配線基板内蔵用セラミックチップとの間の隙間に充填された充填材と
を具備することを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板内蔵用セラミックチップ及びこのセラミックチップを備えた配線基板に関する。
【背景技術】
【０００２】
近年、集積回路技術の進歩により半導体チップの動作が高速化しているが、将来的には、半導体チップの配線をより細くするとともに半導体チップの層間絶縁膜の比誘電率を低下させて、更なる半導体チップの動作の高速化を図ることが期待されている。
【０００３】
しかしながら、半導体チップの配線を細くするとともに半導体チップの層間絶縁膜の比誘電率を低下させると、半導体チップの機械的強度が低下してしまう。一方、半導体チップが搭載される配線基板としてオーガニックパッケージ基板を使用した場合には、半導体チップとオーガニックパッケージ基板との熱膨張差は大きい。この結果、機械的強度が低下した半導体チップをオーガニックパッケージ基板に搭載すると、半導体チップとオーガニックパッケージ基板との熱膨張差により半導体チップが割れてしまうおそれがある。
【０００４】
このようなことから、オーガニックパッケージ基板にセラミックチップを内蔵させて、半導体チップとオーガニックパッケージ基板との熱膨張差を緩和することが提案されている。ここで、セラミックチップはオーガニックパッケージ基板の中核を成すコア基板の開口に内蔵されるが、セラミックチップをコア基板に固定するために、コア基板とセラミックチップとの間の隙間に樹脂充填材を充填している。
【０００５】
しかしながら、半導体チップの動作時に発生する熱により樹脂充填材のセラミックチップ側の隅部に熱応力が集中してしまい、樹脂充填材にクラックが発生してしまうことがある。樹脂充填材のクラックは樹脂充填材上に存在するビルドアップ配線層を劣化させる要因となるので、抑制されることが望ましい。
【０００６】
なお、コンデンサの隣り合う側面間に形成される角部に曲率半径が０．０５ｍｍ〜０．１５ｍｍの丸み加工を施して、ハンドリングによるクラックを抑制するとともに精度良く電極層に突条を形成する技術が開示されている（特許文献１参照）。しかしながら、この技術においては、樹脂充填材のクラックを効果的に抑制することは困難である。なお、ハンドリングによるクラックとは、コンデンサに発生するクラックであり、樹脂充填材に発生するクラックではない。
【特許文献１】特開２００５−３９２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記課題を解決するためになされたものである。即ち、本発明は、配線基板内蔵用セラミックチップを配線基板に内蔵し、かつ配線基板内蔵用セラミックチップと配線基板との間の隙間に充填材を充填させた場合における充填材のクラックを抑制することができる配線基板内蔵用セラミックチップ及びこのセラミックチップを備えた配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一の態様によれば、セラミックから構成されたセラミックチップ本体部を有し、配線基板に内蔵される配線基板内蔵用セラミックチップであって、前記配線基板内蔵用セラミックチップの外周面の少なくとも１箇所の角部に面取り寸法が０．６ｍｍ以上の面取り部及び曲率半径が０．６ｍｍ以上の丸み部の少なくともいずれかが形成されていることを特徴とする配線基板内蔵用セラミックチップが提供される。
【０００９】
本発明の他の態様によれば、セラミックチップ収容部を有する配線基板本体と、前記セラミックチップ収容部に収容された請求項１乃至５のいずれか１項に記載の配線基板内蔵用セラミックチップと、前記配線基板本体と前記配線基板内蔵用セラミックチップとの間の隙間に充填された充填材とを具備することを特徴とする配線基板が提供される。
【発明の効果】
【００１０】
本発明の一の態様の配線基板内蔵セラミックチップによれば、配線基板内蔵用セラミックチップの外周面の少なくとも１箇所の角部に面取り寸法が０．６ｍｍ以上の面取り部及び曲率半径が０．６ｍｍ以上の丸み部の少なくともいずれかが形成されているので、配線基板内蔵用セラミックチップを配線基板に内蔵し、かつ配線基板内蔵セラミックチップと配線基板との間の隙間に充填材を充填させた場合における充填材のクラックを抑制することができる。本発明の他の態様の配線基板によれば、充填材のクラックを抑制することができるので、充填材上に配線層を形成した場合における配線層の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら本発明の実施の形態を説明する。図１は本実施の形態に係る配線基板内蔵用セラミックチップの平面図であり、図２は本実施の形態に係る配線基板内蔵用セラミックチップの縦断面図であり、図３及び図４は本実施の形態に係る他の配線基板内蔵用セラミックチップの平面図である。
【００１２】
図１及び図２に示される配線基板内蔵用セラミックチップ１（以下、単に「セラミックチップ」と称する。）は、直方体状に形成されている。セラミックチップ１の縦方向及び横方向の寸法は、パッケージ設計に基づいて適宜に決定する。
【００１３】
セラミックチップ１は、例えばアルミナ（Ａｌ２Ｏ３）等のセラミックから構成されたセラミックチップ本体部２を備えている。セラミックチップ本体部２の線膨張係数は、後述する配線基板１０の線膨張係数より小さく、かつ配線基板１０に搭載される後述する半導体チップ１００の半導体基板の線膨張係数より大きくなっている。なお、室温から３００℃での配線基板１０の線膨張係数は１７〜２０ｐｐｍ／℃程度であり、半導体チップ１００の半導体基板がＳｉ基板の場合には室温から３００℃での半導体基板の熱膨張係数は３ｐｐｍ／℃程度である。
【００１４】
セラミックチップ本体部２内には、セラミックチップ本体部２の上下方向に貫通した複数の第１のビア電極３及び第２のビア電極４が形成されている。第１のビア電極３と第２のビア電極４は互いに電気的に絶縁されている。
【００１５】
第１のビア電極３はセラミックチップ本体部２の表面に形成された第１の端子５に電気的に接続されており、第２のビア電極４はセラミックチップ本体部２の表面に形成された第２の端子６に電気的に接続されている。なお、第１の端子５及び第２の端子６は、電源供給用端子及びグランド接続用端子として使用される。
【００１６】
セラミックチップ１の外周面１ａの４箇所の角部には、面取り寸法Ｃ１が０．６ｍｍ以上の平面状の面取り部１ｂが形成されている。ここで、セラミックチップ１の外周面１ａとは、セラミックチップ１の表面端子が形成される面以外の側面でもある。また、面取り寸法Ｃ１とは、図１に示される長さである。面取り寸法Ｃ１は、実際に測定してもよいが、Ｃ面長Ｃ２から求めることも可能である。Ｃ面長Ｃ２とは図１に示されるような線分の長さであり、Ｃ面長Ｃ２を√２で割った値が面取り寸法Ｃ１である。なお、本実施の形態では、セラミックチップ１の外周面は、セラミックチップ本体部２の外周面から構成されているので、面取り部１ｂはセラミックチップ本体部２に形成されている。
【００１７】
面取り部１ｂは、セラミックチップ１の外周面１ａの少なくとも１箇所の角部に形成されていればよいが、後述する樹脂充填材１２のクラックを抑制することを考慮すると、面取り部１ｂは全ての角部に形成されている方が好ましい。
【００１８】
図３に示されるようにセラミックチップ１には、４箇所に存在する面取り部１ｂのうち、１箇所だけ面取り寸法Ｃ１が異なった面取り部１ｂ１が形成されていてもよい。また１箇所だけ面取り寸法Ｃ１を変える代わりに１箇所だけ面取り部１ｂの形状を変えてもよい。
【００１９】
面取り寸法Ｃ１は、セラミックチップ製作上の観点から０．８ｍｍ以上１．２ｍｍ以下であることが望ましい。なお、図４に示されるように、面取り部１ｂの代わりに或いは面取り部１ｂとともに、曲率半径Ｒ１が０．６ｍｍ以上の丸み部１ｃがセラミックチップ１の外周面１ａの少なくとも１箇所の角部に形成されていてもよい。この場合、丸み部１ｃの曲率半径Ｒ１は、セラミックチップ製作上の観点から０．８ｍｍ以上１．２ｍｍ以下であることが望ましい。また、面取り部１ｂと同様に複数の丸み部１ｃのうち１箇所だけ他の丸み部１ｃと曲率半径Ｒ１が異なる丸み部１ｃを形成してもよい。
【００２０】
セラミックチップ１は、例えば、以下のようにして製造することが可能である。まず、正方形状のセラミックグリーンシートにレーザ等により貫通孔を形成し、この貫通孔に導電ペーストを充填する。そして、このような貫通孔に導電ペーストが充填されたセラミックグリーンシートを複数枚積層して、焼成する。これにより、外周面１ａの角部が略直角状のセラミックチップが形成される。最後に、セラミックチップ１の外周面１ａの角部を、面取り寸法が０．６ｍｍ以上となるように削り取り或いは切取って、面取り部１ｂを形成する。これにより、外周面１ａの角部に面取り寸法Ｃ１が０．６ｍｍ以上の面取り部１ｂを有するセラミックチップ１を形成することができる。
【００２１】
セラミックチップ１は、配線基板に内蔵されて使用される。以下、セラミックチップ１を内蔵した配線基板について説明する。図５は本実施の形態に係る半導体チップが搭載され、かつ配線基板内蔵用セラミックチップが内蔵された配線基板の模式的な縦断面図であり、図６は本実施の形態に係る配線基板内蔵用セラミックチップが内蔵されたコア基板の模式的な平面図である。
【００２２】
図５に示される配線基板１０は、直方体状に形成されたオーガニックパッケージ基板である。配線基板１０は、例えばセラミック粒子或いは繊維をフィラーとして強化された高分子材料を主体に構成されている。
【００２３】
配線基板１０は、配線基板１０の中核を成す配線基板本体としての例えばコア基板１１を備えている。コア基板１１は、例えばガラス−エポキシ樹脂複合材料等から形成されたコア材１１ａ、及びコア材１１ａの両面に形成され、所望のパターンが形成された例えばＣｕ等の配線層１１ｂから構成されている。
【００２４】
コア基板１１には、コア基板１１の上下方向に貫通した複数のスルーホール１１ｃが形成されており、スルーホール１１ｃの内側面には配線層１１ｂに電気的に接続されたスルーホール導体層１１ｄが形成されており、スルーホール導体層１１ｄより内側の領域には例えばエポキシ樹脂等の樹脂充填材１１ｅが充填されている。
【００２５】
コア基板１１の中央部には、セラミックチップ１を収容するためのセラミックチップ収容部としての例えば開口１１ｆが形成されている。開口１１ｆは、セラミックチップ１より大きな例えば直方体状に形成されており、開口１１ｆにはセラミックチップ１が収容されている。なお、コア基板１１のセラミックチップ収容部は、開口１１ｆに限らず、凹部であってもよい。
【００２６】
コア基板１１の開口径ｄは、収納すべきセラミックチップ１の大きさに依存して決定される。しかしながら、図６に示されるコア基板１１とセラミックチップ１との間の隙間ｓが、０．５ｍｍ以上２．０ｍｍ以下となるようにすることが好ましい。この下限値より小さくなると、隙間ｓが狭過ぎるようになって、後述するような樹脂充填材１２の充填が困難となる場合がある。また、上記上限値よりも大きくなると、隙間ｓが広すぎるようになってコア基板１１の配線スペースが少なくなる場合がある。
【００２７】
また、図６に示されるように、コア基板１１の内側面４箇所の隅部には、曲率半径Ｒ２が０．１ｍｍ以上２ｍｍ以下の丸み部１１ｇが形成されている。なお、丸み部１１ｇは形成されていなくともよく、また丸み部１１ｇを形成する場合には丸み部１１ｇはコア基板１１の内側面の少なくとも１箇所の隅部に形成されていればよい。丸み部１１ｇの代わりに或いは丸み部１１ｇとともに、面取り寸法が０．１ｍｍ以上２ｍｍ以下の面取り部をコア基板１１の内側面の隅部に形成してもよい。
【００２８】
コア基板１１とセラミックチップ１との間の隙間には、充填材としての例えば高分子材料等からなる樹脂充填材１２が充填されており、この樹脂充填材１２を介してセラミックチップ１がコア基板１１に対して固定されている。なお、樹脂充填材１２は、セラミックチップ１とコア基板１１との面内方向及び厚さ方向の熱膨張差を自身の弾性変形により吸収する作用をも有する。
【００２９】
コア基板１１及びセラミックチップ１の表面の上方、及びコア基板１１及びセラミックチップ１の裏面の下方には、ビルドアップ配線層が形成されている。ビルドアップ配線層は、例えばエポキシ樹脂等から構成された絶縁層１３〜１７を備えている。絶縁層１３，１４間、絶縁層１４，１５間、絶縁層１６，１７間には、例えばＣｕ等から構成された配線層１８〜２０が形成されている。
【００３０】
絶縁層１５の表面及び絶縁層１７の裏面は、例えば感光性樹脂組成物等からなるソルダーレジスト２１，２２により覆われている。ソルダーレジスト２１，２２には開口が形成されており、開口から半導体チップ１００に電気的に接続するための端子２３及び例えば主基板（図示せず）等に接続するための端子２４が露出している。端子２３にはビア導体２５等を介して第１の端子５、第２の端子６、及び配線層１１ｂ等が電気的に接続されており、端子２４にはビア導体２５を介して第１のビア電極３、第２のビア電極４、配線層１１ｂ等が電気的に接続されている。
【００３１】
半導体チップ１００は配線基板１０上に搭載されている。具体的には、半導体チップ１００はセラミックチップ１上に配置されており、半導体チップ１００の半田ボール１０１と端子２３とはフリップチップ接続により電気的に接続されている。これにより、半導体チップ１００とセラミックチップ１等が電気的に接続される。
【００３２】
本実施の形態では、セラミックチップ１の外周面１ａの角部に面取り寸法Ｃ１が０．６ｍｍ以上の面取り部１ｂが形成されているので、樹脂充填材１２のセラミックチップ１側の隅部に熱応力が集中し難く、樹脂充填材１２のセラミックチップ１側の隅部におけるクラックの発生を抑制することができる。なお、セラミックチップ１の外周面１ａの角部に曲率半径Ｒ１が０．６ｍｍ以上の丸み部１ｃが形成されている場合であっても、面取り部１ｂと同様の効果が得られる。
【００３３】
セラミックチップの表面或いは裏面には、セラミックチップの実装時にコア基板に対するセラミックチップの方向及び位置を認識するための方向・位置認識マークを形成することがあるが、セラミックチップの表面及び裏面には、端子が多数存在しているので、これら面上に方向・位置認識マークを形成すると、端子と方向・位置認識マークとを混同してしまい、方向・認識マークの誤認が生じるおそれがある。これに対し、図４のように複数箇所に存在する面取り部１ｂのうち、１箇所だけ面取り寸法Ｃ１が異なる面取り部１ｂ１を形成した場合には、この面取り寸法Ｃ１が異なる面取り部１ｂ１を方向・位置認識マークとして使用することができ、セラミックチップ１の表面或いは裏面に方向・位置認識マークを形成しなくとも、コア基板１１に対するセラミックチップ１の方向及び位置を認識することができる。これにより、方向・認識マークの誤認を解消することができる。
【００３４】
本実施の形態では、セラミックチップ本体部２の線膨張係数が、配線基板１０の線膨張係数より小さく、かつ配線基板１０に搭載される半導体チップ１００の半導体基板の線膨張係数より大きいので、配線基板１０と半導体チップ１００の熱膨張差を緩和することができ、配線基板１０と半導体チップ１００との熱膨張による半導体チップ１００の割れを抑制することができる。
【００３５】
（実験例）
以下、本発明の実験例について説明する。本実験例では、セラミックチップの外周面の角部における面取り部の面取り寸法と樹脂充填材のクラックとの相関関係について調べた。
【００３６】
実験条件について説明する。まず、コア基板におけるセラミックチップ収容部の開口径とコア基板の内側面隅部に形成された丸み部の曲率半径が異なる複数のコア基板を複数用意した。
【００３７】
具体的には、コア基板としては、開口径が１３．５ｍｍ、溝幅（チップとの隙間ｓ）が０．７５ｍｍ及び曲率半径が０．５ｍｍのもの、開口径が１３．５ｍｍ、溝幅（チップとの隙間ｓ）が０．７５ｍｍ及び曲率半径が１．５ｍｍのもの、開口径が１４．０ｍｍ、溝幅（チップとの隙間ｓ）が１．００ｍｍ及び曲率半径が０．５ｍｍのもの、開口径が１４．０ｍｍ、溝幅（チップとの隙間ｓ）が１．００ｍｍ及び曲率半径が１．５ｍｍのもの、開口径が１５．０ｍｍ、溝幅（チップとの隙間ｓ）が１．５０ｍｍ及び曲率半径が０．５ｍｍのもの、並びに開口径が１５．０ｍｍ、溝幅（チップとの隙間ｓ）が１．５０ｍｍ及び曲率半径が１．５ｍｍのものをそれぞれ複数用意した。
【００３８】
そして、これらのコア基板の開口にそれぞれ面取り寸法が異なるセラミックチップを収容するとともにコア基板とセラミックチップとの隙間ｓに樹脂充填材を充填させた。セラミックチップは縦方向及び横方向の寸法Ｄがそれぞれ１２ｍｍのものであり、セラミックチップの面取り部は切削機で削り取られることにより形成された。このような配線基板について樹脂充填材にクラックが発生するか否かを評価した。
【００３９】
なお、具体的な評価方法は、米国ＭＩＬ規格８８３Ｄに規定された熱衝撃試験に準じ、前記規格の条件Ｃで９０サイクル実施した。そして、コア基板とセラミックチップとの間の隙間ｓ（樹脂充填材の形成肉厚）がセラミックチップの角部を起点とした前記樹脂充填材中へのクラック発生に対してどのような影響を及ぼすかについて検討した。この際、隙間ｓは０．７５ｍｍ〜１．５０ｍｍの間で変化させた。
【００４０】
なお、上記値及び以下の表中に示される値は、図７に示された概略図における各部位の寸法を示すものである。
【００４１】
実験結果について述べる。
【表１】
2007049129.tif 000003
【表２】
2007049129.tif 000004
【表３】
2007049129.tif 000005
【００４２】
表１〜表３に示されるように、セラミックチップの面取り部の面取り寸法が０．６ｍｍ未満では、樹脂充填材にクラックが発生することがあった。これに対し、セラミックチップの面取り部の面取り寸法が０．６ｍｍ以上では、全ての樹脂充填材にクラックは発生しなかった。この結果から、セラミックチップの外周面の角部に面取り寸法が０．６ｍｍ以上の面取り部を形成した場合には、樹脂充填材におけるクラックの発生を抑制できることが確認された。なお、セラミックチップの外周面の角部に曲率半径が０．６ｍｍ以上の丸み部を形成した場合も同様の効果が得られると考えられる。
【００４３】
また、セラミックチップの寸法Ｄに対してs／Ｄなる値が０．０４０以上０．１００以下（例えば、ｓ＝０．８ｍｍ,ｓ／Ｄ＝０．０６７）に調整される場合に、上記クラック発生の抑制効果が最も顕著に発揮されることが判明した。なお、本実験により、隙間ｓが上記設定範囲である０．７５ｍｍ〜１．５０ｍｍ、さらには０．７５ｍｍ〜１．２５ｍｍとすることにより、上記クラックの発生を比較的効果的に抑制できることが判明した。
【００４４】
本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００４５】
【図１】実施の形態に係る配線基板内蔵用セラミックチップの平面図である。
【図２】実施の形態に係る配線基板内蔵用セラミックチップの縦断面図である。
【図３】実施の形態に係る他の配線基板内蔵用セラミックチップの平面図である。
【図４】実施の形態に係る他の配線基板内蔵用セラミックチップの平面図である。
【図５】実施の形態に係る半導体チップが搭載され、かつ配線基板内蔵用セラミックチップが内蔵された配線基板の模式的な縦断面図である。
【図６】実施の形態に係る配線基板内蔵用セラミックチップが内蔵されたコア基板の模式的な平面図である。
【図７】上記実施例において、各寸法値が相当するセラミックチップの部分を示す概略構成図である。
【符号の説明】
【００４６】
１…配線基板内蔵用セラミックチップ、１ａ…外周面、１ｂ…面取り部、１ｃ…丸み部、２…セラミックチップ本体部、３…第１のビア電極、４…第２のビア電極、１０…配線基板、１１…コア基板、１１ｆ…開口、１２…樹脂充填材。
【図１】
2007049129.tif 000006
【図２】
2007049129.tif 000007
【図３】
2007049129.tif 000008
【図４】
2007049129.tif 000009
【図５】
2007049129.tif 000010
【図６】
2007049129.tif 000011
【図７】
2007049129.tif 000012