(57)【要約】【課題】小さなハードウエア構成でも、大きな変倍率に対応でき、かつ並列に変倍可能とし、高速処理を実現する。【解決手段】変倍処理の変倍率を整数変倍率と実数変倍率へ分離する。例えば、６．４倍を、整数変倍率＝２倍、実数変倍率＝３．２倍へ分離し、水平方向の５画素を２倍の整数変倍率で１０画素へ変倍し、その後、３．２倍の実数変倍率で１０画素を３２画素へ変倍することにより、水平の５画素が６．４倍の３２画素へ変倍処理を行う。【選択図】図６
2007049432.tif 000002
【特許請求の範囲】
【請求項１】
変倍率を整数変倍率と実数変倍率へ分離する変倍率分離手段と、変倍処理を行う画像データを記憶する画像記憶手段と、前記整数変倍率に応じて前記記憶された画像データを整数変倍処理する整数変倍処理手段と、前記整数変倍された画像データを前記実数変倍率に応じて実数変倍処理する実数変倍処理手段とを有することを特徴とする画像処理装置。
【請求項２】
前記実数変倍処理手段は、水平方向に複数の画像データを実数変倍処理することを特徴とする請求項１記載の画像理装置。
【請求項３】
前記実数変倍処理手段は、水平方向に最大の倍率分、並列に画素を求める変倍処理手段を有することを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記画像記憶手段は、逐次入力される画像データを記憶することを特徴とする請求項１記載の画像処理装置。
【請求項５】
前記整数変倍処理手段は、前記記憶された画像データを、整数変倍値ごと同じ画像データを前記実数変倍処理手段へ転送することを特徴とする請求項１記載の画像理装置。
【請求項６】
変倍率を整数変倍率と実数変倍率へ分離する変倍率分離手段と、変倍処理を行う画像データを記憶する画像記憶手段と、前記整数変倍率に応じて前記記憶された画像データを整数変倍処理する整数変倍処理手段と、前記整数変倍された画像データを前記実数変倍率に応じて実数変倍処理する実数変倍処理手段と、前記実数変倍処理された画像データをハーフトーン処理するハーフトーン処理手段とを有することを特徴とする画像処理装置。
【請求項７】
前記実数変倍処理手段は、水平方向に複数の画像データを実数変倍処理することを特徴とする請求項６記載の画像処理装置。
【請求項８】
前記実数変倍処理手段は、水平方向に最大の倍率分、並列に画素を求める変倍処理手段を有することを特徴とする請求項７記載の画像処理装置。
【請求項９】
前記実数変倍処理手段は、前記ハーフトーン処理手段が並列に処理する画素と同じ数の画素を並列に変倍処理する変倍処理手段を有し、複数の画像データを直接ハーフトーン処理手段へ転送することを特徴とする請求項６記載の画像処理装置。
【請求項１０】
変倍率を整数変倍率と実数変倍率へ分離する変倍率分離工程と、変倍処理を行う画像データを記憶する画像記憶工程と、前記整数変倍率に応じて前記記憶された画像データを整数変倍処理する整数変倍処理工程と、前記整数変倍された画像データを前記実数変倍率に応じて実数変倍処理する実数変倍処理工程とを有することを特徴とする画像処理方法。
【請求項１１】
変倍率を整数変倍率と実数変倍率へ分離する変倍率分離工程と、変倍処理を行う画像データを記憶する画像記憶工程と、前記整数変倍率に応じて前記記憶された画像データを整数変倍処理する整数変倍処理工程と、前記整数変倍された画像データを前記実数変倍率に応じて実数変倍処理する実数変倍処理工程と、前記実数変倍処理された画像データをハーフトーン処理するハーフトーン処理工程とを有することを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多値画像データを２値画像に変換するハーフトーン処理装置およびハーフトーン処理方法に関し、特にプリンタ等のコントローラ側における高速化の技術に関する。
【背景技術】
【０００２】
従来、ページプリンタなどにおける高解像度化と高速化の要求に対して、ＣＰＵの性能のみでは対応が難しい。特に、カラープリンタでは、各種の画像処理と、Ｃ、Ｍ、Ｙ、Ｋ版の画像の変倍処理、デイザ処理、色変換処理など多くの処理を必要とする。近年、半導体技術の進展からＣＰＵで行われた処理の１部をハードウエアで行うことが可能となってきた。そして、このハードウエアアクセラレータをＦＰＧＡで実現することにより、機能を変更可能としたシステムが提案されている（例えば、特許文献１を参照）。
【０００３】
ところで、画像の変倍処理技術は、入力機器及び出力機器間で取り扱われる画像の解像度が異なる場合に入力画像と同サイズの出力画像を得るために必要となる技術である。変倍処理の方法としては、最近傍法や、バイリニア補間法、３次補間法などが知られている。これらの処理法を比較したとき、最近傍法は処理が軽いが画質はそれほどよくなく、バイリニア補間法の処理は普通であり画質も普通である。３次補間法は処理が複雑であるが、画質はよい。
【０００４】
また、複数の画素を最近傍法で並列に変倍処理を行う方法、複数の画素をバイリニア補間法で並列に変倍処理を行う方法が提案されている（例えば、特許文献２、３を参照）。特許文献２、３では、水平方向のＤＤＡ（デジタル微分解析）により、１画素に対応する拡大する画素数Ｎを求め、１画素をＮ画素に変換することにより、変倍処理を行っている。つまり、Ｎ画素を並列に変倍可能であるため、特に拡大率が大きい時に高速化することができる。
【０００５】
【特許文献１】特開２０００−９０２３７号公報
【特許文献２】特開２００３−２０８６０８号公報
【特許文献３】特開２００４−２８２２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、ＣＰＵのワーク領域にソース画像を変倍処理したものを展開し、ハーフトーン処理後にバンドバッファーに書き込む方法もあるが、この方法では、ＣＰＵのワーク領域を大きく使用し、しかも、画像の最大の大きさであるバンドメモリと同じサイズのワーク領域を必要とする。
【０００７】
また、上記した特許文献２、３の変倍処理（図１６）では、変倍処理装置から、４個の変倍後のデータが出力され、そのデータがどこまで有効であるかを示す有効数を持っている。図１６の例では、４倍までの変倍率に対応できるが、より大きな変倍率まで対応する場合、例えば６４倍まで対応する場合は、図１６のハードウエア構成の約１６倍のゲート規模が必要となる。
【０００８】
本発明は上記した問題点に鑑みてなされたもので、
本発明の目的は、小さなハードウエア構成でも、大きな変倍率に対応でき、かつ、並列に変倍可能とし、高速処理を実現した画像処理装置および方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の変倍処理は、変倍率を整数変倍率と実数変倍率へ分離する。例えば、６．４倍を、整数変倍率＝２倍、実数変倍率＝３．２倍へ分離し、水平方向の５画素を２倍の整数変倍率で１０画素へ変倍し、その後、３．２倍の実数変倍率で１０画素を３２画素へ変倍することにより、水平の５画素が６．４倍の３２画素へ変倍処理を行う。
【００１０】
本発明の変倍処理は、変倍率を整数変倍率と実数変倍率へ分離する変倍率分離手段と、整数変倍率により、画像を整数変倍処理を行う整数変倍処理手段と、前記整数変倍手段により、整数変倍された画像を実数変倍率により、実数変倍処理を行う実数変倍処理手段と有することにより、複数の画像データを並列に変倍処理を行うことが可能であり、かつ大きな変倍率でも、小さなゲート規模で処理を行うことを最も主要な特徴とする。
【発明の効果】
【００１１】
本発明の変倍処理（請求項１〜５、１０）は、変倍率を整数変倍率と実数変倍率へ分離する変倍率分離手段と、整数変倍率により、画像の整数変倍処理を行う整数変倍処理手段と、前記整数変倍手段により、整数変倍された画像を実数変倍率により、実数変倍処理を行う実数変倍処理手段と有することにより、複数の画像データを並列に変倍処理を行うことが可能であり、かつ大きな変倍率でも、小さなゲート規模で処理を行うことが可能である。また、画像データの読み込み処理を中断することなく、画像データの読み込みと画像処理との並列処理が可能であり、これにより高速処理が可能となる。
【００１２】
本発明（請求項６〜９、１１）は、画像を変倍後に、直接ハーフトーン処理を行うため無駄なワークメモリの領域を必要とせず、かつ高速に処理が可能であり、また、ハーフトーン処理装置の並列処理数分の画素を常に変倍処理装置が生成することが可能であるため、高速処理が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、発明の実施の形態について図面により詳細に説明する。
【００１４】
図２は、本発明が適用される多色画像形成装置の機構部の構成例を示す。図２において、１は像担持体であるベルト状の感光体であり、感光体１は回転ローラ２、３により回動可能に支持され、各回転ローラ２、３の駆動により矢示Ａ方向に回動される。感光体１の外周部には、帯電手段である帯電装置４、除電ランプＬ、感光体１用のクリーニングブレード１５Ａが配置されている。帯電装置４の下流位置には、光書込手段であるレーザ書き込みユニット５より発光されるレーザ光が照射される光書き込み部がある。光書き込み部より下流位置には、複数の現像ユニット（現像手段）が切り換え自在に支持された多色現像装置６が配置されている。多色現像装置６は、収容するトナーの色毎に、イエロー現像ユニット、マゼンタ現像ユニット、シアン現像ユニットを備えている。多色現像装置６の上部には、黒色トナーを収容したブラック現像ユニット７が備えられている。これらの各現像ユニットのいずれか１つが対応する色の現像タイミングに同期し、現像可能な位置に移動する。多色現像装置６は、円周上１２０度の回転によっていずれかの現像ユニットを選択する機能を有している。そして、これらの現像ユニットが稼動するときには、ブラック現像ユニット７は感光体１より離間した位置に移動する。その移動は、カム４５の回転により行なわれる。レーザ書き込みユニット５は、図示しないレーザ光源から複数色の画像形成信号（書き込み情報）に応じたレーザ光を順次発生させ、ポリゴンモータ５Ａによって回転されるポリゴンミラー５Ｂを用いてそのレーザ光を周期的に偏向させ、ｆθレンズ５Ｃ及びミラー５Ｄなどを経て、帯電された感光体１の表面を走査してその表面に静電潜像を形成させる。感光体１の表面に形成される静電潜像は、対応する現像ユニットからのトナーによって現像され、トナー画像が形成・保持される。中間転写ベルト１０は、感光体１に隣接しており、回転ローラ１１、１２により矢示Ｂ方向に回動可能に支持されている。感光体１上のトナー画像は、中間転写ベルト１０の裏側にある転写ブラシ（第１の転写手段）１３により、その中間転写ベルト１０の表面に転写される。感光体１の表面は１色毎にクリーニングブレード１５Ａによりクリーニングされ、その表面に所定色のトナー画像が形成される。そして、その都度中間転写ベルト１０の１回動毎にその表面の同じ位置に感光体１上のトナー画像が転写されて、中間転写ベルト１０上に複数色のトナー画像が重ね合わせられて保持される。その後、そのトナー画像は用紙やプラスチック等の記録媒体に転写される。用紙への転写に際しては、給紙装置（給紙カセット）１７に収納されている用紙が給紙ローラ１８によって繰り出されて搬送ローラ１９により搬送され、レジストローラ対２０に突き当てられた状態で一旦停止された後、トナー画像の転写位置が正規のものとなるようにタイミングがとられて中間転写ベルト１０と転写ローラ（第２の転写手段）１４のニップに再搬送される。用紙は転写ローラ１４の作用により中間転写ベルト１０上の複数色のトナー画像が一括転写された後、定着装置５０に送られ、トナー像が定着された後、排紙ローラ対５１により本体フレーム９の上部の排紙スタック部５２に排出される。���間転写ベルト１０には、回転ローラ１１の部位に中間転写ベルト１０用のクリーニング装置１６が設けられ、クリーニングブレード１６Ａがクリーニングブレード接離用アーム１６Ｃを介して接離自在の構成となっている。クリーニングブレード１６Ａは、感光体１からトナー画像を受け取る工程では、中間転写ベルト１０から離れ、中間転写ベルト１０より用紙にトナー画像が転写された後に接触するようになっていて、用紙にトナー画像が転写された後の残留トナーをかきとる。クリーニングブレードは、感光体１用と中間転写ベルト１０用がある。これらブレードがかきとった廃トナーは、回収容器１５に収納する。回収容器１５は適宜交換される。中間転写ベルト１０用のクリーニング装置１６の内部に設けられたオーガ１６Ｂが、クリーニングブレード１６Ａでかきとられた廃トナーを搬送し、図示しない搬送手段で回収容器１５に送るようになっている。３１はユニット化されたプロセスカートリッジで、感光体１、帯電装置４、中間転写ベルト１０、クリーニング装置１６、用紙搬送路を形成する搬送ガイド３０などを一体に組み込み、寿命到来時に交換できるように構成されている。プロセスカートリッジ３１の交換のほかに、多色現像装置６、ブラック現像ユニット７なども寿命到来時に交換するが、その交換性やジャム紙の処理を容易にするため、本体の一部の前フレーム８は支軸９Ａを中心に開閉可能に回動できる構造にしてある。本体には、電装・制御装置６０が収納されている。その上方には、ファン５８が備えられ、機内の温度過昇防止のために排風する。また本体には、比較的小規模な別の給紙装置５９が備えられている。なお、この実施形態では、中間転写体として中間転写ベルト１０を使用したが、中間転写ドラムを使用することもできる。
【００１５】
図１は、本発明の画像処理装置のシステム構成を示す。１０１は主に、画像メモリ１０９を操作する画像メモリアクセラレータであり、ＣＰＵ１０７にコントロールされ、ネットワーク通してホストコンピュータから画像データを受け取り、メモリ１０９へ転送し、また、その画像データをエンジンコントローラ１１３へ転送しプリントアウトなどを行う。このとき、各ホストとの通信を行い、また画像メモリを制御し、パネル１１６から操作された情報を取得し、プリンタエンジンコントローラなどの周辺とのバスコントロールなどを実行する。１０２はバスコントローラであり、バス１１７と接続した各周辺コントローラとのバスの調停を行う。１０３はメモリアービターであり、メモリ１０９と各種のコントローラ間の調停を行う。１０４はローカルＩ／Ｆであり、ＲＯＭ１０５などのインタフェースであり、メモリアービター１０３を介して、メモリ１０９、ＣＰＵ１０７と接続されている。１０５はＲＯＭであり、各種のプログラムや、文字などのフォント情報を格納している。１０６はＣＰＵＩ／Ｆであり、ＣＰＵ１０７のインタフェースであり、メモリアービター１０３を介して、メモリや各種コントローラと接続されている。１０７はＣＰＵであり、プリンタ、装置全体の制御を行う。１０８はメモリコントローラであり、メモリ１０９を制御し、メモリアービター１０３を介して、各種コントローラやＣＰＵと接続されている。１０９はメモリであり、画像データとその符号データ、ＣＰＵのプログラムなどを格納している。１１０は通信コントローラであり、ネットワークに接続されており、ネットワークから各種データやコマンドなどを受け取り、メモリアービター１０３を介して各種のコントローラに接続されている。１１２は本発明の画像処理装置であり、ＣＰＵ１０７からの命令によりメモリ１０９より、画像を読み込み、画像処理後にメモリ１０９へ画像処理後の画像を書き込む。１１３はエンジンコントローラであり、バス１１７と接続されており、プリンタエンジン１１４を制御する。１１４はプリンタエンジンである。１１５はパネルコントローラであり、パネル１１６を制御する。１１６はパネルであり、ユーザーからの操作をプリンタ装置へ知らせる。１１７はバスであり、画像メモリアクセラレータ１０１と各種周辺コントローラとを接続する。１１１はＤＭＡであり、メモリコントローラ１０８とバス１１７に接続されたエンジンコントローラ間のダイレクトメモリアクセスを行う。
【００１６】
図３は、本発明の画像処理装置のブロック図を示す。３０１は、メモリアービターＩ／Ｆであり、メモリアービターに対する、画像処理装置１１２の画像の読み込み処理、デイザデータの読み込み処理、処理後の画像の書き込み処理の要求を調停し、整数変倍処理装置３０２へ画像データを転送し、ハーフトーン処理装置３０４へデイザデータを転送し、ハーフトーン処理装置３０４からの画像処理後のデータを受け取り、メモリアービターへ転送する。また、垂直方向の変倍処理を管理し、それに必要な画像データとデイザデータをメモリアービターを介して要求し、処理後の画像をメモリアービターへ転送する。３０２は、整数変倍処理装置でありメモリアービターＩ／Ｆ３０１から水平ラインの画像データを受け取り、変倍率分離処理装置３０６から受け取った整数変倍率により水平方向の変倍処理を行い、実数変倍処理装置３０３へ転送する。３０３は、実数変倍処理装置であり、整数変倍処理装置３０２から整数変倍後の画像データを受け取り、変倍率分離処理装置３０６から受け取った実数変倍率により水平方向の変倍処理を行い、ハーフトーン処理装置３０４へ転送する。３０４は、ハーフトーン処理装置であり、メモリアーブビターＩ／Ｆ３０１から垂直方向の各ラインの変倍後のライン数分のデイザデータを受け取り、実数変倍処理装置３０３から、実数変倍処理後のデータを水平ラインごと受け取り、ハーフトーン処理を実行し、メモリのワード単位にメモリアービターＩ／Ｆ３０１へ階調処理後のデータを転送する。３０５はしきい値マトリックス記憶装置であり、ハーフトーン処理装置３０４が処理するしきい値マトリックスを記憶する。３０６は、変倍率分離処理装置であり、指定された変倍率を整数変倍率と実数変倍率へ分離する。３０７はパラメータ格納装置であり、ＣＰＵなどから設定された、メモリアービターＩ／Ｆ３０１、整数変倍処理装置３０２、実数変倍処理装置３０３、ハーフトーン処理装置３０４に必要なパラメータを格納する。３０８はアドレス生成装置であり、メモリアービターＩ／Ｆ３０１のメモリアクセスのためのアドレスを生成する。
【００１７】
図４は、図５のフローチャートにおける、垂直方向の等倍、拡大の場合のタイミングチャートの例を示す。１倍の例では、画像処理前の画像データを順次１ラインごと読み込み、デイザパターンデータを順次１ラインごと読み込み、そして、画像処理後のデータを順次１ラインごと書き込んでいく。また、この例では、画像データの読み込み処理と画像処理が並列に実行される。
【００１８】
１．５倍の例では、画像処理前の画像データを順次１ラインごと読み込み、デイザパターンデータを画像処理後、読み込み（この例では、画像処理前データの読み込みを中断し、デイザパターンを読み込んでいる）、そして、画像処理後のデータを書き込んでいく。また、この例では、画像データの読み込み処理と画像処理が並列に実行され、時々、２ラインの画像処理を行う。
【００１９】
２倍の例では、画像処理前の画像データを順次１ラインごと読み込み、デイザパターンデータを画像処理後、読み込み（この例では、画像処理前データの読み込みを中断し、デイザパターンを読み込んでいる）、そして、画像処理後のデータを書き込んでいく。また、この例では、画像データの読み込み処理と画像処理とが並列に実行され、２ラインの画像処理を行う。
【００２０】
図５は、画像処理装置の処理フローチャートを示す。ステップ５０１では、メモリアービターＩ／Ｆ３０１は、メモリアービター１０１を介して、メモリ１０９から１ラインの画像データを読み込み、整数変倍処理装置３０２へ送る。ステップ５０２では、メモリアービターＩ／Ｆ３０１は、垂直方向に変倍後のライン数分のデイザデータを読み込み、ハーフトーン処理装置３０４へ送る。ステップ５０３では、メモリアービターＩ／Ｆ３０１は垂直方向の変倍率とデイステイネーション画像の座標Ｙ始点ＤＹＳから、垂直方向のＤＤＡ（デジタル微分解析）により、変倍後のＹ始点ＹＳとＹ終点ＹＥを求める。ステップ５０４では、メモリアービターＩ／Ｆ３０１は変倍後の垂直方向のラインカウンタに、ステップ５０３で求めたＹＳの値を設定する。ステップ５０５では、整数変倍処理装置３０２により１ラインの整数変倍処理を行い、実数変倍処理装置３０３は整数変倍された結果に実数変倍処理を行う。ステップ５０６では、ハーフトーン処理装置３０４により、１ラインにおけるステップ５０５の変倍処理後の画像データにハーフトーン処理を行う。ステップ５０７では、ハーフトーン処理装置３０４は処理結果をメモリアービターＩ／Ｆ３０１を介してメインメモリ１０９へ書き込む。ステップ５０８では、メモリアービターＩ／Ｆ３０１は変倍後の垂直方向のラインカウンタをカウントアップする。ステップ５０９では、メモリアービターＩ／Ｆ３０１は、垂直方向のラインカウンタがステップ５０３で求めた垂直方向の変倍後のＹ終点ＹＥを超えたか否かをチェックし、超えていない場合、ステップ５０５の処理へ戻り、超えた場合、ステップ５１０の処理へ移る。ステップ５１０では、メモリアービターＩ／Ｆ３０１は、ステップ５０３で求めた垂直方向の変倍後のＹ終点ＹＥがデイステイネーション画像の座標Ｙ終点ＤＹＥを超えたか否かをチェックし、超えた場合、処理を終了し、等しいか、超えていない場合、ステップ５０１へ戻る。
【００２１】
図６は、本発明の変倍処理を説明する図である。本発明の変倍処理は、変倍率を整数変倍率と実数変倍率へ分離する。例えば、６．４倍を、整数変倍率＝２倍、実数変倍率＝３．２倍へ分離し、水平方向の５画素を２倍の整数変倍率で１０画素へ変倍し、その後、３．２倍の実数変倍率で１０画素を３２画素へ変倍することにより、水平の５画素が６．４倍の３２画素へ変倍処理を行う。図７は、変倍率分離処理装置の処理フローチャートを示す。例えば、ステップ７０１で変倍率が８倍を超える場合、ステップ７０２では、整数変倍率を８倍、実数変倍率を変倍率／８とする。
【００２２】
図８は、整数変倍処理装置のブロック図を示す。図１１は、整数変倍処理装置の処理フローチャートを示す。８０１は多値ラインメモリであり、メモリアービターＩ／Ｆ３０１から変倍前データを受け取り、水平ライン分の変倍前データを格納する。８０２はラインメモリアドレス生成装置であり、変倍率分離処理装置３０６から水平整数変倍率とパラメータ格納装置３０７からデイステイネーション画像の座標ｘ始点とデイステイネーション画像の座標ｘ終点とを受け取り、水平整数変倍率の数だけ、繰り返し同じアドレスを生成し（ステップ１１０２〜１１０６）、多値ラインメモリ８０１から、水平整数変倍率の数だけ、同じ画素データを実数変倍処理装置３０３へ転送することにより、整数変倍処理を実現する。
【００２３】
図９は、実数変倍処理装置のブロック図を示す。９０１はＤＤＡ処理装置であり、変倍率分離処理装置３０６から水平方向の実数変倍率を受け取り、ＤＤＡ（デジタル微分解析）演算を行い拡大される１画素の拡大画素数を求め、１画素拡大装置９０２へ転送し、１画素ごと拡大処理を行い、変倍率分離処理装置３０６からの水平方向の実数変倍率と水平方向の整数変倍率を乗算し、正しい実数の変倍率を求め、デイステイネーション画像の座標ｘ始点を受け取り、ＤＤＡ（デジタル微分解析）により、生成した画素のＸ座標を求め、コントローラ９０３へ送ることにより、終端を判定し、指定された垂直方向の変倍率と、デイステイネーション画像の座標Ｙ始点を受け取り、ＤＤＡ（デジタル微分解析）により、生成した画素のＹ座標を求め、コントローラ９０３へ送ることにより終端を判定する。９０２は１画素拡大装置であり、整数変倍処理装置３０２から整数変倍後データを受け取り、ＤＤＡ処理装置９０１からの拡大画素数により、最大８画素まで、拡大処理を行い、複数の変倍後の多値画像データと、実際にデータがある有効数をハーフト−ン処理装置３０４へ転送する。図１２は、１画素拡大装置の処理フローチャートを示す。９０３はコントローラであり、ＤＤＡ処理装置９０１から、処理した垂直方向のＹ座標と処理した水平方向のＸ座標を受け取り、終端判定など制御を行う。
【００２４】
図１３は、コントローラの制御フローチャートを示す。ステップ１３０１では変倍率の分離処理を行い、ステップ１３０２ではＹ方向のＤＤＡ処理を行い、ステップ１３０３ではＹＳをＩＹに設定し、ステップ１３０４ではＸ方向のＤＤＡ処理を初期化し、ステップ１３０５ではＩＷＸを初期化し、ステップ１３０６では変倍データを読み込み、ステップ１３０７ではＩＷＸをカウントアップし、ステップ１３０８では実数変倍率を求め、Ｘ方向のＤＤＡ処理を行い、ステップ１３０９では１画素拡大処理を行い、ステップ１３１０ではＩＷＸが水平整数変倍率を超えたか否かをチェックし、ステップ１３１１ではＸＥがＤＸＳＩＺＥを超えたか否かをチェックし、ステップ１３１２ではＩＹをカウントアップし、ステップ１３１３ではＩＹがＹＥを超えたか否かをチェックし、ステップ１３１４ではＹＥがＤＹＳＩＺＥを超えたか否かをチェックする。
【００２５】
図１０は、ＤＤＡ処理装置のブロック図を示す。１００１〜１００７は、１画素拡大装置９０２へ１画素の拡大画素数を転送するＤＤＡ（デジタル微分解析）装置であり、水平実数変倍率をＤＤＡすることにより、１画素の拡大画素数を求めている。１００１はＭＵＸであり、初期状態として“０”値をレジスタ１００２へ転送し、その後は加算結果１００４を転送することにより、累積加算を実現する。１００２はレジスタであり、累積された水平実数変倍率を格納する。１００３はレジスタであり、指定された水平実数変倍率を格納する。１００４は加算器であり、累積演算を行う。１００５はレジスタであり、累積結果を順次格納することにより、実数ＤＤＡのＸ終点を格納する。１００６はレジスタであり、１つ前の、実数ＤＤＡのＸ終点を格納することにより、実数ＤＤＡのＸ始点を格納する。１００７は減算器であり、１００５、１００６の実数ＤＤＡのＸ終点、Ｘ始点を減算することにより、１画素の拡大画素数を求め、１画素拡大装置９０２へ転送する。１００８〜１０１３はコントローラ９０３へ生成した画素のＸ座標を転送するＤＤＡ（デジタル微分解析）装置である。１００８はＭＵＸであり、初期状態として“デイステイネーション画像の座標ｘ始点をレジスタ１００９へ転送し、その後は１０１２の加算結果を転送することにより、累積加算を実現する。１００９はレジスタであり、生成した画素のＸ座標を格納する。１０１０は乗算器であり、指定された水平方向の実数変倍率と水平方向の整数変倍率を乗算し、正しい実数の変倍率を求める。１０１１はレジスタであり、正しい実数の変倍率を格納する。１０１２は加算器であり、累積演算を行う。１０１３はレジスタであり、ＤＤＡのＸ終点を格納する。１０１４〜１０１９コントローラ９０３へ生成した画素のＹ座標を転送するＤＤＡ（デジタル微分解析）装置である。１０１４はＭＵＸであり、初期状態として“デイステイネーション画像の座標Ｙ始点をレジスタ１０１５へ転送し、その後は１０１７の加算結果を転送することにより、累積加算を実現する。１０１５はレジスタであり、生成した画素のＹ座標を格納する。１０１６はレジスタであり、指定された垂直方向の変倍率を格納する。１０１７は加算器であり、累積演算を行う。１０１８はレジスタであり、１０１７の累積結果を順次格納することにより、実数ＤＤＡのＹ終点を格納する。１０１９はレジスタであり、１つ前の、実数ＤＤＡのＹ終点を格納することにより、実数ＤＤＡのＹ始点を格納する。
【００２６】
図１４は、ハーフトーン処理装置のブロック図を示す。図１５は、コントローラ１４０７の制御フローチャートを示す。ハーフトーン処理装置は、水平しきい値マトリックスサイズが、並列に比較される多値データの数より大きい場合の構成例である。１４０１は、しきい値マトリックスアドレス生成装置であり、パラメータ格納装置３０７から水平しきい値マトリックスサイズの大きさなどを受け取り、しきい値マトリックス記憶装置のアドレスを生成する。１４０２は水平しきい値マトリックス記憶装置であり、しきい値マトリックス記憶装置から水平ラインで使用される全てのしきい値マトリックスを読み込み記憶する（ステップ１５０２）。１４０３は多値データシフト装置であり、実数変倍処理装置３０３から水平方向に複数の変倍後の多値データを受け取り、水平しきい値マトリックス記憶装置１４０２のしきい値マトリックスに対応する位置を示す多値データ始点により、多値データをシフトさせる（ステップ１５０４）。１４０４は並列比較装置であり、多値データシフト装置１４０３によりシフトされたシフトデータと水平しきい値マトリックス記憶装置１４０２からのしきい値マトリックスとを並列に比較する（ステップ１５０５）。１４０５は有効ＢＩＴ生成装置であり、並列比較装置１４０４で求めた２値化データを有効データとして左シフトさせ、固定長データ生成装置１４０６へ、有効データの長さである有効データ数を送ることにより、有効データを切り出しやすくする。１４０６は固定長データ生成装置であり、有効ＢＩＴ生成装置１４０５で求めた２値データをコントローラ１４０７が示す有効数分だけ、固定長のデータに加えていくことにより、固定長のデータを生成する（ステップ１５０６、１５０７）。１４０７はコントローラであり、実数変倍処理装置３０３から、水平補間された画素の有効数を受け取り、図１５に示す処理フローチャートにより、ハーフトーン処理装置を制御する（ステップ１５０８〜１５１２）。
【図面の簡単な説明】
【００２７】
【図１】本発明の画像処理装置のシステム構成を示す。
【図２】本発明が適用される多色画像形成装置の機構部の構成例を示す。
【図３】本発明の画像処理装置のブロック図を示す。
【図４】垂直方向の等倍、拡大の場合のタイミングチャートの例を示す。
【図５】画像処理装置の処理フローチャートを示す。
【図６】本発明の変倍処理を説明する図である。
【図７】変倍率分離処理装置の処理フローチャートを示す。
【図８】整数変倍処理装置のブロック図を示す。
【図９】実数変倍処理装置のブロック図を示す。
【図１０】ＤＤＡ処理装置のブロック図を示す。
【図１１】整数変倍処理装置の処理フローチャートを示す。
【図１２】１画素拡大装置の処理フローチャートを示す。
【図１３】図９のコントローラの制御フローチャートを示す。
【図１４】ハーフトーン処理装置のブロック図を示す。
【図１５】図１４のコントローラの制御フローチャートを示す。
【図１６】従来の変倍処理を説明する図である。
【符号の説明】
【００２８】
１０１  メモリアクセラレータ
１０２  バスコントローラ
１０３  メモリアービター
１０４  ローカルＩ／Ｆ
１０５  ＲＯＭ
１０６  ＣＰＵＩ／Ｆ
１０７  ＣＰＵ
１０８  メモリコントローラ
１０９  メモリ
１１０  通信コントローラ
１１１  ＤＭＡ
１１２  画像処理装置
１１３  エンジンコントローラ
１１４  プリンタエンジン
１１５  パネルコントローラ
１１６  パネル
１１７  バス
【図１】
2007049432.tif 000003
【図２】
2007049432.tif 000004
【図３】
2007049432.tif 000005
【図４】
2007049432.tif 000006
【図５】
2007049432.tif 000007
【図６】
2007049432.tif 000008
【図７】
2007049432.tif 000009
【図８】
2007049432.tif 000010
【図９】
2007049432.tif 000011
【図１０】
2007049432.tif 000012
【図１１】
2007049432.tif 000013
【図１２】
2007049432.tif 000014
【図１３】
2007049432.tif 000015
【図１４】
2007049432.tif 000016
【図１５】
2007049432.tif 000017
【図１６】
2007049432.tif 000018