(57)【要約】【課題】チップ埋め込み型パッケージ構造およびその製造方法を提供する。【解決手段】少なくとも１つの開口を有する支持板を準備し、該支持板の開口に熱伝導ブロックを形成し、該熱伝導ブロックに半導体チップを接着し、順序に従い該支持板および半導体チップに誘電層および回路層を形成し、該回路層を該半導体チップに電気的に接続させ、これによりチップ埋め込み型パッケージ構造を形成し、該支持板に熱伝導ブロックを設け放熱層とし、該支持板、熱伝導ブロックおよび誘電層の組み合わせにより、後続の製造工程において構造の反りが生じることを回避し、さらにパッケージ構造の品質を向上させることができる。【選択図】図３-Ｄ
2007049154.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの開口が形成され、前記開口に熱伝導ブロックが形成されている支持板を準備する工程と、
複数の電極パッドを有する半導体チップを前記熱伝導ブロックに接着する工程と、
前記半導体チップの電極パッドを露出させるための貫通孔が形成されている誘電層を、前記支持板および前記半導体チップに形成する工程と、
前記半導体チップの電極パッドに電気的に接続されている回路層を、前記誘電層に形成する工程と、
を備えていることを特徴とするチップ埋め込み型パッケージ構造の製造方法。
【請求項２】
前記回路層に回路ビルドアップ構造を形成し、前記回路ビルドアップ構造を前記回路層に電気的に接続する工程をさらに備えていることを特徴とする請求項１に記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項３】
前記支持板に少なくとも１つの受動素子を接着し、前記回路層を前記受動素子に電気的に接続させることを特徴とする請求項１または２に記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項４】
前記熱伝導ブロックは、金属、セラミックおよび無機高放熱材料のいずれか１つからなることを特徴とする請求項１〜３のいずれかに記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項５】
少なくとも１つの開口が形成される第１の支持板および第２の支持板を準備し、前記第１の支持板の開口に熱伝導ブロックを形成することにより第１の支持構造を形成し、複数の電極パッドを有する半導体チップを前記第２の支持板の開口に収容することにより、第２の支持構造を形成する工程と、
前記半導体チップが前記熱伝導ブロックの位置に対応して接着されるように、前記第１の支持構造に第２の支持構造を接着し、前記第２の支持構造が誘電層、回路層および回路ビルドアップ構造を有し、前記回路ビルドアップ構造を、前記誘電層を貫通する導電構造を介して前記半導体チップの電極パッドに電気的に接続させる工程と、
を備えていることを特徴とするチップ埋め込み型パッケージ構造の製造方法。
【請求項６】
前記第２の支持構造に誘電層、回路層および回路ビルドアップ構造を形成しておき、前記第１の支持構造に接着することを特徴とする請求項５に記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項７】
前記第２の支持構造を前記第１の支持構造に接着しておき、前記第２の支持構造に誘電層、回路層および回路ビルドアップ構造を形成することを特徴とする請求項５または６に記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項８】
前記回路ビルドアップ構造の外表面の回路層に複数の電気接続パッドを形成し、前記回路ビルドアップ構造の外表面に絶縁保護層を形成し、前記絶縁保護層に前記電気接続パッドを露出させるための複数の貫通孔を形成することを特徴とする請求項５〜７のいずれかに記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項９】
少なくとも１つの受動素子が前記第２の支持板に収容され、前記回路層が前記受動素子に電気的に接続されていることを特徴とする請求項５〜８のいずれかに記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項１０】
前記熱伝導ブロックは、金属、セラミックおよび無機高放熱材料のいずれか１つからなることを特徴とする請求項５〜９のいずれかに記載のチップ埋め込み型パッケージ構造の製造方法。
【請求項１１】
少なくとも１つの開口を有し、前記開口に熱伝導ブロックが形成されている支持板と、複数の電極パッドを有し、前記熱伝導ブロックに接着されている少なくとも１つの半導体チップと、
前記支持板および前記半導体チップに形成され、前記半導体チップの電極パッドが露出されるための貫通孔が設けられている誘電層と、
前記誘電層に形成され前記半導体チップの電極パッドに電気的に接続されている回路層とを備えていることを特徴とするチップ埋め込み型パッケージ構造。
【請求項１２】
前記回路層に回路ビルドアップ構造がさらに形成され、前記回路ビルドアップ構造が前記回路層に電気的に接続されていることを特徴とする請求項１１に記載のチップ埋め込み型パッケージ構造。
【請求項１３】
前記熱伝導ブロックは、金属、セラミックおよび無機高放熱材料のいずれか１つからなることを特徴とする請求項１１または１２に記載のチップ埋め込み型パッケージ構造。
【請求項１４】
前記支持板に少なくとも１つの受動素子が接着され、前記回路層が前記受動素子に電気的に接続されていることを特徴とする請求項１１〜１３のいずれかに記載のチップ埋め込み型パッケージ構造。
【請求項１５】
少なくとも１つの開口を有し、前記開口に熱伝導ブロックが形成されている第１の支持板と、
前記第１の支持板に形成され、前記第１の支持板の開口に対応する位置に前記熱伝導ブロックを露出させるための開口が形成されている第２の支持板と、
前記第２の支持板の開口に収容され、前記熱伝導ブロックに接着され、電極パッドを有する半導体チップと、
前記第２の支持板および半導体チップに形成され、前記半導体チップの電極パッドが露出されている誘電層と、
前記誘電層に形成され、前記半導体チップの電極パッドに電気的に接続されている回路層と、を備えていることを特徴とするチップ埋め込み型パッケージ構造。
【請求項１６】
前記回路層に回路ビルドアップ構造がさらに形成され、前記回路ビルドアップ構造が前記回路層に電気的に接続されていることを特徴とする請求項１５に記載のチップ埋め込み型パッケージ構造。
【請求項１７】
前記熱伝導ブロックは、金属、セラミックおよび無機高放熱材料のいずれか１つからなることを特徴とする請求項１５または１６に記載のチップ埋め込み型パッケージ構造。
【請求項１８】
少なくとも１つの受動素子が前記第２の支持板に収容され、前記回路層が前記受動素子に電気的に接続されていることを特徴とする請求項１５〜１７のいずれかに記載のチップ埋め込み型パッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ埋め込み型パッケージ構造およびその製造方法に関し、特に半導体チップを埋め込んで外部へ直接電気的に接続させるパッケージ構造およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体パッケージ技術の発展にしたがって、半導体装置（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ｄｅｖｉｃｅ）では様々なパッケージ形態が開発されている。例えば、先端の半導体パッケージ技術としてボールグリッドアレイ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ，ＢＧＡ）が知られ、その特徴としては、半導体チップを基板に載せ、該基板の裏面に格子状に配列された複数の半田ボール（Ｓｏｌｄｅｒ  ｂａｌｌ）をセルフアラインメント（Ｓｅｌｆ−ａｌｉｇｎｍｅｎｔ）技術により配置することにより、同一の単位面積である半導体チップキャリアに入力／出力端子（Ｉ／Ｏ  Ｃｏｎｎｅｃｔｉｏｎ）がより多く収容され、高度集積化（Ｉｎｔｅｇｒａｔｉｏｎ）の半導体チップの需要に応え、これらの半田ボールによりパッケージユニットの全体が半田付けされ、外部の印刷回路板に電気的に接続されるようになっている。
【０００３】
１９６０年初期にＩＢＭが採用したフリップチップパッケージ（Ｆｌｉｐ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）技術は、ワイヤボンディング（Ｗｉｒｅ  ｂｏｎｄｉｎｇ）技術と比較して、半導体チップと基板とが一般の金線ではなく半田バンプによって電気的に接続されていることを特徴としている。このフリップチップ技術には、パッケージの密度を向上し、パッケージ素子のサイズを抑えることができる利点があり、また、長さの比較的長い金属リードを使用する必要がないため、電気的性能が向上し、高密度、高速度の半導体装置の需要に応えることが可能となっている。
【０００４】
現行のフリップチップ技術では、半導体チップの表面に電極パッド（Ｅｌｅｃｔｒｏｄｅ  ｐａｄｓ）が配置され、チップが搭載された回路板にもそれに対応する接触パッドが設けられ、該チップと回路板との間に半田バンプまたはその他の導電性接着材料が適宜配置されることにより、該チップがフェースダウンで該回路板に載置される。ここで、該半田バンプまたは導電性接着材料は該チップと回路板との電気的入力／出力（Ｉ／Ｏ）および機械的接続として用いられる。
【０００５】
図１は、従来のフリップチップ型半導体素子を示す。該図１に示すように、チップ１１の電極パッド１１０に金属バンプ１２が形成され、回路板１３の接触パッド１３０に半田材料によって作成されたプリ半田バンプ１５が形成されることにより、プリ半田バンプ１５がそれに対応する金属バンプ１２にリフローされ半田付けが形成される。さらに、該チップ１１と該回路板１３との間隙に有機アンダーフィル（ｕｎｄｅｒｆｉｌｌ）１４が充填されることにより、該チップ１１と該回路板１３との間の熱膨張差が抑制され、該半田付け部分への応力が緩和される。
【０００６】
ただし、上記の従来のフリップチップパッケージ技術は、バンプ工程、リフロー工程および樹脂充填工程を経て初めて該半導体チップと該回路板との電気的接続が完了するため、製造工程の手順やコストが増加するのみならず、製造工程での信頼性のリスクもそれにしたがって増大する。また、製造工程において、半田材料の使用して該半導体チップと該回路板とが電気的に接続されるための半田付け構造を形成しなければならないため、環境保護が課題となり、しかも該半田材料が高温のリフロー工程を経た後、形成された半田付け構造の品質の信頼性の低下を招き、ひいては最終製品の電気的接続の品質が低下するこ
とがあった。
【０００７】
また、従来のパッケージ技術では、半導体素子を１つずつ回路板の頂面に接着し、さらにワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）またはフリップチップ（ｆｌｉｐ  ｃｈｉｐ）接合パッケージを行うとともに、基板の裏面に半田ボールを搭載する。このように多ピン数化の目的は達成することができるが、しかし、半導体素子の面積や体積の制限により回路板の表面における配線の困難度が増加し、それらの半導体素子が全て回路板の表面に配置されているため、半導体素子のパッケージ構造のサイズの縮小や性能の向上を妨げることがあった。
【０００８】
さらに、半導体素子の製造工程としては、一般に、まず、チップキャリア製造業者が基板やリードフレームなどの半導体素子に適用されるチップキャリアを生産し、その後、それらのチップキャリアに半導体パッケージメーカーがチップ実装、モールドプレスおよび半田ボールマウンティングなどの製造工程を行うことで、最終的にクライアントが必要とする電子機能を具えた半導体素子が完成する。この製造工程においては異なる製造業者（即ちチップキャリア製造業者および半導体パッケージメーカーを含む）が関わっているため、実際の製造工程において手順が煩雑となるのみならず、インタフェースの統合が容易ではなく、幅広い需要や経済的な効果と利益に対する要求に応えることが難しい。
【０００９】
さらにまた、電子産業のめざましい発展に伴い、電子製品の研究開発も多機能、高性能を目指すようになりつつある。半導体パッケージ構造の高集積化（ｉｎｔｅｇｒａｔｉｏｎ）および微細化（ｍｉｎｉａｔｕｒｉｚａｔｉｏｎ）のパッケージ需要を満たすためには、半導体チップの動作時に生じた熱量が著しく増加した場合に、半導体チップによる熱量を速やかに効率よく放散できなければならず、さもなければ半導体チップの性能や寿命が大幅に後退することとなる。
【００１０】
このため、半導体チップを基板に埋め込む方法が考えられた。例えば図２に示すように、この方法を採用したアメリカ特許第６，８４１，４１３号（特許文献１）が知られている。
【００１１】
図２は特許文献２に開示された発明の断面を模式的に示す図である。
ここでは、放熱板２１（ｈｅａｔ  ｓｐｒｅａｄｅｒ）に半導体チップ２２（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｉｅ）を接着し、該半導体チップ２２のアクティブ面に電極パッド２２１（ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｎｅｃｔｅｄ）が設けられ、該放熱板２１の上表面および半導体チップ２２のアクティブ面に誘電層２３（ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）が形成され、該誘電層２３にパターニング工程により貫通孔２３０が形成されることで半導体チップ２２の電極パッド２２１が露出され、該誘電層２３の表面および貫通孔２３０に回路層２４（ｃｏｎｄｕｃｔｉｖｅ  ｔｒａｃｅ）が形成され、さらに該誘電層２３および回路層２４の表面に他の誘電層２５が形成され、且つ該誘電層２５にパターニング工程により貫通孔２５０が形成されることで回路層２４の接続パッドの一部が露出され、その後さらに該誘電層２５の表面およびその貫通孔２５０に他の回路層２６が形成され、該誘電層２５および回路層２６の表面に絶縁保護層２７（ｓｏｌｄｅｒ  ｍａｓｋ
ｍａｔｅｒｉａｌ）が形成され、且つ該絶縁保護層２７にパターニング工程により貫通孔２７０が形成されることで該回路層２６の電気接続パッド２６１が露出され、最後に該露出された電気接続パッド２６１の表面に例えば半田ボールといった導電素子２８が形成される。
【００１２】
半導体チップ２２が放熱板２１の表面に接着されることで、該半導体チップ２２は放熱板２１により直接放熱され、これにより、上記の従来技術の欠点を解決することができる。ただし、放熱板２１、誘電層２３の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈ
ｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ，  ＣＴＥ）の差異が大きいため、このようなパッケージ構造では製造工程における温度変化において、例えばベーキング（ｂａｋｉｎｇ）、後続の温度サイクル（ｔｈｅｒｍａｌ  ｃｙｃｌｅ）の環境下において、各組成素子にそれぞれ異なる熱応力が発生し、構造の反り（ｗａｒｐａｇｅ）を引き起こしやすくなり、甚だしくは構造層間の剥離が生じ、ひいては半導体チップが押圧され、チップの破裂を招くおそれがある。放熱板の厚さを増加させることにより、温度変化時にパッケージ構造が熱の影響で変形することを抑え、基板の反りを抑制することはできるが、放熱板の厚さを増加させればパッケージ構造製品の体積および厚さが増加するため、製造コストの増大を引き起こす。
【００１３】
従って、従来の半導体パッケージ構造の製造工程において生じる反り、パッケージ構造の厚さや重量ないしコストの増加、インタフェースの統合の困難さ、製造工程の手順の煩雑さ、製品の電気的品質の低下、放熱を効率よくできない等の問題を克服することのできる、チップ埋め込み型パッケージ構造を提供することは、業界において解決すべき極めて重要な課題である。
【特許文献１】アメリカ特許第６，８４１，４１３号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
以上のような事情に鑑み、本発明は、半導体パッケージ製造工程における構造の反りを回避することができるチップ埋め込み型パッケージ構造およびその製造方法を提供することを課題とする。
【００１５】
また、本発明は、半導体パッケージの厚さ、重量および製造コストを低減させることができるチップ埋め込み型パッケージ構造およびその製造方法を提供することを課題とする。
また、本発明は、チップキャリアおよびチップパッケージの製造工程を統合することにより、より幅広いクライアントの需要にも対応ができ、製造工程の手順、コストおよびインタフェースの統合が簡素化される、チップ埋め込み型パッケージ構造およびその製造方法を提供することを課題とする。
【００１６】
さらにまた、本発明は、半導体チップが動作時に生じた熱量を効率よく放散することができる、チップ埋め込み型パッケージ構造およびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明に係るチップ埋め込み型パッケージ構造の製造方法の1つの態様では、少なくとも１つの開口が形成され、前記開口に熱伝導ブロックが形
成されている支持板を準備する工程と、複数の電極パッドを有する半導体チップを前記熱伝導ブロックに接着する工程と、前記半導体チップの電極パッドを露出させるための貫通孔が形成されている誘電層を、前記支持板および前記半導体チップに形成する工程と、前記半導体チップの電極パッドに電気的に接続されている回路層を、前記誘電層に形成する工程と、を備える。また後続の工程において、該回路層に回路ビルドアップ構造がさらに形成され、該回路ビルドアップ構造が該回路層に電気的に接続され、該回路ビルドアップ構造の外表面に複数の導電素子が設けられ、該半導体チップが外部の電子装置に電気的に接続されてもよい。
【００１８】
また、本発明に係るチップ埋め込み型パッケージ構造の製造方法の他の態様では、少なくとも１つの開口が形成される第１の支持板および第２の支持板を準備し、前記第１の支持板の開口に熱伝導ブロックを形成することにより第１の支持構造を形成し、複数の電極
パッドを有する半導体チップを前記第２の支持板の開口に収容することにより、第２の支持構造を形成する工程と、前記半導体チップが前記熱伝導ブロックの位置に対応して接着されるように、前記第１の支持構造に第２の支持構造を接着し、前記第２の支持構造が誘電層、回路層および回路ビルドアップ構造を有し、前記回路ビルドアップ構造を前記誘電層を貫通する導電構造を介して前記半導体チップの電極パッドに電気的に接続させる工程と、を備える。また後続の工程において、該回路層に回路ビルドアップ構造がさらに形成され、該回路ビルドアップ構造が該回路層に電気的に接続され、該回路ビルドアップ構造の外表面に複数の導電素子が設けられ、該半導体チップが外部の電子装置に電気的に接続される。
【００１９】
さらにまた、本発明に係るチップ埋め込み型パッケージ構造の製造方法のさらに他の態様は、上記の製造方法とほぼ同様であるが、相違点は、まず第２の支持構造に誘電層および回路層を形成し、その後回路層が形成された第２の支持構造を該第１の支持構造に接着する点である。そのほかに、先に前記第２の支持構造を前記第１の支持構造に接着し、その後誘電層、回路層及び回路ビルドアップ構造を前記第２の支持構造に形成させてもよい。
【００２０】
上記の1つの態様の製造工程によって形成される、本発明に係るチップ埋め込み型パッ
ケージ構造は、少なくとも１つの開口を有し、該開口に熱伝導ブロックが形成されている支持板と、複数の電極パッドを有し、該熱伝導ブロックに接着されている少なくとも１つの半導体チップと、該支持板および該半導体チップに形成され、該半導体チップの電極パッドが露出されている誘電層と、該誘電層に形成され該半導体チップの電極パッドに電気的に接続されている回路層と、を備えており、該チップ埋め込み型パッケージ構造は、該回路層に形成され該回路層に電気的に接続される回路ビルドアップ構造をさらに備える。
【００２１】
上記の他の態様の製造工程によって形成される、本発明に係るチップ埋め込み型パッケージ構造は、少なくとも１つの開口を有し、該開口に熱伝導ブロックが形成されている第１の支持板と、該第１の支持板に形成され、該熱伝導ブロックが露出される少なくとも１つの開口を有する第２の支持板と、該熱伝導ブロックに接着され、該第２の支持板の開口に収容され、電極パッドを有する少なくとも１つの半導体チップと、該第２の支持板および半導体チップに形成され、該半導体チップの電極パッドが露出されている誘電層と、該誘電層に形成され、該半導体チップの電極パッドに電気的に接続されている回路層と、を備えており、該チップ埋め込み型パッケージ構造は、該回路層に形成され該回路層に電気的に接続される回路ビルドアップ構造と、該回路ビルドアップ構造の表面に形成される導電素子と、をさらに備える。
【００２２】
従来の技術と比較して、本発明に係るチップ埋め込み型パッケージ構造及びその製造方法は、半導体チップを支持板の開口に形成された熱伝導ブロックに接着し、該支持板、熱伝導ブロックおよび誘電層の組み合わせにより、製造工程の温度変化によってパッケージ構造の反りが生じることを回避することができるとともに、従来技術のように、放熱板の厚さを増加することによって製造工程での温度変化のプロセスにおけるパッケージ構造の反りを抑制した結果、パッケージ構造の厚さ、重量および製造工程コストの増加が生じるという欠点を回避することができる。
【００２３】
また、本発明に係るチップ埋め込み型パッケージ構造では、誘電層および回路層に回路ビルドアップ製造工程がさらに行われることにより、該半導体チップが内蔵された支持板に高密度化および細線化された多層回路構造が形成されるとともに、回路構造の外表面に複数の導電素子が設けられることにより、支持板に内蔵された半導体チップが外部の装置に直接電気的に接続されているため、チップキャリアの製造およびチップパッケージの製造工程を統合することができ、より幅広いクライアントの需要にも対応ができ、半導体業
者の製造工程およびインタフェースの統合の問題が簡素化され、最終的なパッケージ製品の電気的品質が向上するようになる。
【００２４】
さらに、本発明において半導体チップが接着されるための熱伝導ブロックは、金属、セラミックまたは無機高放熱材料からなっているため、その上にある半導体チップの動作時に生じた熱量を速やかに効率よく外部に放散することができ、半導体チップの寿命およびパッケージ構造の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下は、特定の実施例に基づいて本発明の実施形態を説明するものであり、この技術分野に精通した者は、本発明のその他の利点や効果を明細書に記載の内容から容易に理解することができる。本発明は、その他の異なる実施例によって実施や応用をしたり、明細書に記載の内容も異なる観点や応用に基づき、本発明の要旨から逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の請求範囲に入るものである。また、図面や説明の簡素化のため、パッケージ構造に２つの半導体チップが内蔵された例を説明するが、本発明の請求範囲はそれらに限定されるものではない。
［第１の実施形態］
図３-Ａ〜図３-Ｅは、本発明に係るチップ埋め込み型パッケージ構造の製造方法の第１の実施形態の断面を模式的に示す。ここで、それらの図面は簡素化された模式図であり、本発明に係る回路板の製造工程を模式的に示すに過ぎない。即ちそれらの図面では本発明に係る素子のみが表示され、その表示された素子はこれらの実施の形態に限定されるものではなく、その実際に実施される場合の数、形状、及び寸法などは自由に変更して設計することができ、その素子のレイアウト形態がより複雑となるのはいうまでもない。
【００２６】
図３-Ａに示すように、まず支持板３０を準備し、該支持板３０に開口３００を形成し
、該開口３００に熱伝導材料を充填し、該開口３００に熱伝導ブロック３１０を形成することにより、後続の工程において、該熱伝導ブロック３１０に半導体チップを接着する。前記支持板３０は、有機材料からなる単層基板または多層基板であり、該熱伝導ブロック３１０は例えば金属、セラミックまたは無機高放熱材料のいずれか一つからなるものであってよい。
次に、図３-Ｂに示すように、熱伝導ブロック３１０に半導体チップ３２０を接着する。
該半導体チップ３２０は、複数の電極パッド３２０ａを有し、熱伝導接着層（図示せず）を介して該熱伝導ブロック３１０に接着されている。また、該支持板３０には複数の電極パッド３２２ａを有する少なくとも１つの受動素子３２２を接着してもよく、該受動素子３２２は接着層（図示せず）を介して該支持板３０に接着されている。
図３-Ｃに示すように、支持板３０、半導体チップ３２０および受動素子３２２に誘電層
３３を形成し、該誘電層３３に複数の貫通孔３３０を形成して該半導体チップ３２０および該受動素子３２２の電極パッド３２０ａ、３２２ａを露出する。該誘電層３３は、エポキシ樹脂（Ｅｐｏｘｙ  ｒｅｓｉｎ）、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）、シアン酸エステル（Ｃｙａｎａｔｅ  ｅｓｔｅｒ）、ガラスファイバー（Ｇｌａｓｓ  ｆｉｂｅｒ）、ビスマレイミド・トリアジン（ＢＴ，  Ｂｉｓｍａｌｅｉｍｉｄｅ  ｔｒｉａｚｉｎｅ）またはエポキシ樹脂とガラスファイバー等の材質とが混合されたものからなる。
【００２７】
図３-Ｄに示すように、誘電層３３に回路層３４を形成し、該回路層３４を該半導体チ
ップ３２０および該受動素子３２２に電気的に接続させている。該回路層３４は、該誘電層３３の貫通孔３３０に形成された導電構造３４０（例えば導電性を有するブラインドビアまたは導電バンプ）を介して該半導体チップ３２０および該受動素子３２２の電極パッド３２０ａ、３２２ａに電気的に接続されている。ただし、該回路層３４を形成する技術は多種多様であり且つ業界に周知されたものであるため、ここでは詳しい説明を省略する。
【００２８】
従って、本発明は、支持板３０の開口に形成される熱伝導ブロック３１０を介して半導体チップを接着し、該支持板３０、熱伝導ブロック３１０および誘電層３３の組み合わせにより、製造工程の温度変化によってパッケージ構造の反りが生じることを回避することができるとともに、従来技術のような、放熱板の厚さを増加したことによって生じるパッケージ構造の厚さ、重量および製造工程コストの増加を回避することができる。
【００２９】
図３-Ｅに示すように、この後、回路層３４に回路ビルドアップ製造工程が行われるこ
とにより、該回路層３４に回路ビルドアップ構造３５を形成し、且つ該回路ビルドアップ構造３５を該回路層３４に電気的に接続させている。このうち、回路ビルドアップ構造３５は、少なくとも１つの絶縁層３５０と、該絶縁層３５０に積層されている回路層３５２と、該絶縁層３５０を貫通し、該回路層３５２を絶縁層の下方の回路層３４に電気的に接続している導電構造３５２ａとを備え、該導電構造３５２ａは例えば導電性を有するブラインドビアである。
【００３０】
また、回路ビルドアップ構造３５の外表面の回路層に複数の電気接続パッド３５４が形成され、該電気接続パッド３５４を露出させる複数の貫通孔を有する絶縁保護層３６が被覆され、複数の導電素子３７、例えば半田ボール（ｓｏｌｄｅｒ  ｂａｌｌ）、導電柱または半田柱が設けられることにより、該支持板３０の熱伝導ブロック３１０に接着された半導体チップ３２０が外部の電子装置に電気的に接続される。また、ここでは、該回路ビルドアップ構造が図示された層数に限定されるものではなく、実際の必要に応じて層数を増加させてもよい。
【００３１】
上記の製造工程によって形成されるチップ埋め込み型パッケージ構造は、開口３００を有し該開口３００に熱伝導ブロック３１０が形成されている支持板３０と、該熱伝導ブロック３１０に接着されている半導体チップ３２０と、該支持板３０および該半導体チップ３２０に形成されている誘電層３３と、該誘電層３３に形成され該半導体チップ３２０に電気的に接続されている回路層３４と、を備える。また、該チップ埋め込み型パッケージ構造は、受動素子３２２および回路ビルドアップ構造３５をさらに備える。
【００３２】
前記支持板３０は、有機材料からなる単層基板または多層基板である。該熱伝導ブロック３１０、３１１は、金属、セラミックまたは無機高放熱材料のいずれか一つからなる。
半導体チップ３２０は複数の電極パッド３２０ａを有し、熱伝導ブロック３１０に接着されてよい。受動素子３２２は複数の電極パッド３２２ａを有し、支持板３０に直接接着されてよい。
【００３３】
誘電層３３は半導体チップ３２０および受動素子３２２の電極パッド３２０ａ、３２２ａを露出させるための複数の貫通孔３３０を有する。
回路層３４は、該誘電層３３に形成され、該誘電層に形成される導電構造３４０により該半導体チップ３２０および該受動素子３２２の電極パッド３２０ａ、３２２ａに電気的に接続されている。
【００３４】
回路ビルドアップ構造３５は、回路層３４に形成され、且つ該回路層３４に電気的に接続されている。また、該回路ビルドアップ構造３５の外表面の回路層には複数の電気接続パッド３５４が形成され、その最外層の回路層に例えばソルダーレジスト層である絶縁保護層３６が被覆され、該絶縁保護層３６には、複数の導電素子３７を設けられるように、該電気接続パッド３５４を露出させるための複数の貫通孔が設けられ、該支持板３０の熱伝導ブロック３１０に接着された該半導体チップ３２０が外部の電子装置に電気的に接続されている。
［第２の実施形態］
図４-Ａ〜図４-Ｅは、本発明に係るチップ埋め込み型パッケージ構造の製造方法の第２の実施形態の断面を模式的に示す。
【００３５】
図４-Ａに示すように、まず第１の支持板４０および第２の支持板４１を準備し、該第
１の支持板４０に開口４００を形成し、該開口４００に熱伝導材料を充填し、熱伝導ブロック４２０を形成することにより、第１の支持構造４ａを形成するとともに、該第２の支持板４１における該第１の支持板４０の開口４００に対応する位置に開口４１０を形成し、半導体チップ４３０を該開口４１０に収容固定し、また、該第２の支持板４１に少なくとも１つの受動素子４３２を収容固定するための開口４１２をさらに形成することにより、第２の支持構造４ｂを形成する。
【００３６】
前記第１、第２の支持板４０、４１は有機材料からなる単層基板または多層基板である。前記熱伝導ブロック４２０は金属、セラミックおよび無機高放熱材料のいずれか一つからなる。前記半導体チップ４３０は複数の電極パッド４３０ａを有し、前記受動素子４３２は複数の電極パッド４３２ａを有している。
【００３７】
図４-Ｂに示すように、前記第２の支持構造４ｂを接着層（図示せず）を介して前記第
１の支持構造４ａに接着し、前記半導体チップ４３０が該第１の支持構造４ａの熱伝導ブロック４２０に対応して接着される。
【００３８】
次に、図４-Ｃに示すように、前記第２の支持構造４Ｂに誘電層４４を形成し、該誘電
層４４に複数の貫通孔４４０を形成し、半導体チップ４３０および受動素子４３２における複数の電極パッド４３０ａ、４３２ａが露出される。
【００３９】
図４-Ｄに示すように、前記誘電層４４に回路層４５を形成し、該回路層４５は該誘電
層４４に形成された導電構造４５０を介して半導体チップ４３０および受動素子４３２における電極パッド４３０ａ、４３２ａに電気的に接続される。
【００４０】
次に、本発明において、必要に応じて誘電層４４および回路層４５に回路ビルドアップ製造工程が行われることにより、必要とする電気的設計の回路接続を構成することができる。
【００４１】
図４-Ｅに示すように、誘電層４４および回路層４５に回路ビルドアップ製造工程が行
われることにより、回路ビルドアップ構造４６を形成し、該回路ビルドアップ構造４６を該回路層４５に電気的に接続させている。該回路ビルドアップ構造４６は、少なくとも１つの絶縁層４６０と、該絶縁層４６０に積層されている回路層４６２と、該絶縁層４６０を貫通し、該回路層４６２を絶縁層の下方の回路層４５に電気的に接続する導電構造４６２ａ（例えば導電性を有するブラインドビア）と、を有している。
【００４２】
また、該回路ビルドアップ構造４６の外表面の回路層に複数の電気接続パッド４６４を形成し、その最外層の回路層に絶縁保護層４７が被覆され、該絶縁保護層４７に、導電素子４８を設けられるように、該電気接続パッド４６４を露出させるための複数の貫通孔が設けられることにより、第１の支持板４０の開口における熱伝導ブロック４２０に接着され且つ第２の支持板の開口４１０に収容される半導体チップ４３０が外部の電子装置に電気的に接続される。ここで、該回路ビルドアップ構造は図示された層数に限定されるものではなく、実際の必要に応じて層数を増加させてもよい。
［第３の実施形態］
さらに図５-Ａ〜図５-Ｅは、本発明に係るチップ埋め込み型パッケージ構造の製造方法の第３の実施形態の断面を模式的に示す。本実施形態の製造方法は第２の実施形態とほぼ同様であるが、相違点は、先に第２の支持構造への回路ビルドアップ製造工程が行われ、
半導体チップの外部への電気的接続を完了させたうえで、続いて回路ビルドアップ製造工程を終えた第２の支持構造を第１の支持構造に接着する点である。
【００４３】
図５-Ａに示すように、まず第１の支持板４ａおよび第２の支持板４ｂを準備する。該
第１の支持構造４ａは第１の支持板４０および該第１の支持板の開口に形成される熱伝導ブロック４２０を有し、該第２の支持構造４ｂは第２の支持板４１および該第２の支持板の開口に収容される半導体チップ４３０と受動素子４３２を有し、該半導体チップ４３０および受動素子４３２に複数の電極パッド４３０ａ、４３２ａが設けられている。
【００４４】
次に、図５-Ｂに示すように、第２の支持構造４ｂに誘電層４４を形成し、該誘電層に
半導体チップ４３０および受動素子４３２の電極パッド４３０ａ、４３２ａを露出させるための複数の貫通孔４４０を形成する。
【００４５】
図５-Ｃに示すように、誘電層４４に回路層４５を形成し、該回路層４５が誘電層の貫
通孔４４０に形成された導電構造４５０を介して半導体チップ４３０および受動素子４３２の電極パッド４３０ａ、４３２ａに電気的に接続されている。
【００４６】
図５-Ｄに示すように、回路層４５に回路ビルドアップ製造工程が行われることにより
回路ビルドアップ構造４６を形成する。この回路ビルドアップ構造４６は絶縁層４６０と、該絶縁層４６０を貫通し、回路層４６２を絶縁層の下方の回路層４５に電気的に接続する導電構造４６２ａと、を備えている。また、該回路ビルドアップ構造４６の外表面の回路層に複数の電気接続パッド４６４を形成し、該電気接続パッド４６４を露出させるための複数の貫通孔を有している絶縁保護層４７が被覆されている。
【００４７】
図５-Ｅに示すように、回路製造工程が終了した第２の支持構造４ｂが接着層（図示せ
ず）を介して第１の支持構造４ａに接着され、半導体チップ４３０が熱伝導ブロック４２０の位置に対応する。最後に該絶縁保護層４７の貫通孔における電気接続パッド４６４に導電素子４８を形成する。
【００４８】
上記の製造工程によって形成されるチップ埋め込み型パッケージ構造は、開口４００を有し該開口４００に熱伝導ブロック４２０が形成されている第１の支持板４０と、該第１の支持板４０に接着され、該第１の支持板の開口４００に対応する位置に熱伝導ブロック４２０を露出させる開口４１０が形成されている第２の支持板４１と、該熱伝導ブロック４２０に接着され該第２の支持板の開口４１０に収容されている半導体チップ４３０と、該第２の支持板４１および該半導体チップ４３０に形成されている誘電層４４と、該誘電層４４に形成され該半導体チップ４３０に電気的に接続されている回路層４５とを備えている。また、本発明に係るチップ埋め込み型パッケージ構造は、該第１の支持板４０に接着され、該第２の支持板４１に内蔵された少なくとも１つの受動素子４３２と、該回路層４５に形成され該回路層４５に電気的に接続されている回路ビルドアップ構造４６とをさらに備えている。また、該回路ビルドアップ構造４６の外表面の回路層に複数の電気接続パッド４６４が形成され、その最外層の回路層に絶縁保護層４７が被覆され、該絶縁保護層４７に、複数の導電素子４８を設けられるように、該電気接続パッド４６４を露出させるための複数の貫通孔が設けられている。
【００４９】
従来の技術と比較して、本発明に係るチップ埋め込み型パッケージ構造およびその製造方法は、主に半導体チップを支持板（または第１の支持板）の開口に形成された熱伝導ブロックに接着し、該チップを外部へ電気的に接続させることにより、チップ埋め込み型パッケージ構造を形成させているため、本発明によれば、該支持板および該支持板に形成された組み合わせ構造を介して、製造工程における温度変化がパッケージ構造にもたらす熱応力のバランスを維持することができるため、製造工程にける温度変化によってパッケー
ジ構造の反りが生じることを回避することができるとともに、従来技術のような、放熱板の厚さを増加したことによって生じるパッケージ構造の厚さ、重量および製造工程コストの増加を回避することができる。また、本発明は、実際の設計の必要に応じて支持板に能動素子および受動素子が収容され、複数の能受動素子が統合されたモジュール化パッケージ構造を形成することができるため、電子製品の多機能化の需要を満たしている。
【００５０】
また、本発明に係るチップ埋め込み型パッケージ構造では、誘電層および回路層に回路ビルドアップ製造工程がさらに行われることにより、半導体チップが内蔵された支持板に高密度化および細線化の多層回路構造が形成されるとともに、回路構造の外表面に複数の導電素子が設けられることにより、支持板に内蔵された半導体チップが外部の装置に直接電気的に接続されているため、チップキャリアの製造およびパッケージング工程を統合することができ、より幅広いクライアントの需要にも対応ができ、半導体業者の製造工程およびインタフェースの統合の問題を簡素化することができる。
【００５１】
さらに、本発明に係るチップ埋め込み型パッケージ構造は、熱伝導ブロックが高放熱である金属、セラミックまたは無機材料のいずれか１つからなっているため、該熱伝導ブロックを放熱ルートとしてその上に直接接着された半導体チップの動作時に生じた熱量を速やかに且つ効率よく外部に放散することができ、半導体チップの寿命およびパッケージ構造の信頼性を向上させることができる。
【００５２】
上記のように、これらの実施の形態は本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明はこの技術分野に精通したものが特許請求の範囲を脱しない範囲で色々な修飾や変更が可能であり、そうした修飾や変更は本発明の請求範囲に入るものである。
【図面の簡単な説明】
【００５３】
【図１】従来のフリップチップ型半導体素子の断面を模式的に示す図である。
【図２】アメリカ特許第６，８４１，４１３号発明の断面を模式的に示す図である。
【図３−Ａ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第１の実施形態の断面を模式的に示す図である。
【図３−Ｂ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第１の実施形態の断面を模式的に示す図である。
【図３−Ｃ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第１の実施形態の断面を模式的に示す図である。
【図３−Ｄ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第１の実施形態の断面を模式的に示す図である。
【図３−Ｅ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第１の実施形態の断面を模式的に示す図である。
【図４−Ａ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第２の実施形態の断面を模式的に示す図である。
【図４−Ｂ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第２の実施形態の断面を模式的に示す図である。
【図４−Ｃ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第２の実施形態の断面を模式的に示す図である。
【図４−Ｄ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第２の実施形態の断面を模式的に示す図である。
【図４−Ｅ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第２の実施形態の断面を模式的に示す図である。
【図５−Ａ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第３の実施形態の断面を模式的に示す図である。
【図５−Ｂ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第３の実施形態の断面を模式的に示す図である。
【図５−Ｃ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第３の実施形態の断面を模式的に示す図である。
【図５−Ｄ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第３の実施形態の断面を模式的に示す図である。
【図５−Ｅ】本発明に係るチップ埋め込み型パッケージ構造の製造方法の第３の実施形態の断面を模式的に示す図である。
【符号の説明】
【００５４】
１１  チップ
１１０  電極パッド
１２  金属バンプ
１３  回路板
１３０  接触パッド
１４  アンダーフィル
１５  プリ半田バンプ
２１  放熱板
２３０，２５０，２７０  貫通孔
２２  チップ
２２１  電極パッド
２４，２５    回路層
３０  支持板    
３００  開口
３３０，４４０  貫通孔
３１０，４２０  熱伝導ブロック
３２０，４３０  半導体チップ
３２０ａ，３２２ａ，４３０ａ，４３２ａ  電極パッド
３３，４４    誘電層
３４，４５    回路層
３４０，４５０  導電構造
３２２，４３２  受動素子
３５，４６    回路ビルドアップ構造
３５０，４６０  絶縁層
３５２，４６２  回路層
３５２ａ，４６２ａ  導電構造
３５４，４６４  電気接続パッド
３６，４７    絶縁保護層
３７，４８    導電素子
４０  第１の支持板
４１  第２の支持板
４００，４１０，４１２  開口
４ａ  第１の支持構造
４ｂ  第２の支持構造
【図１】
2007049154.tif 000003
【図２】
2007049154.tif 000004
【図３−Ａ】
2007049154.tif 000005
【図３−Ｂ】
2007049154.tif 000006
【図３−Ｃ】
2007049154.tif 000007
【図３−Ｄ】
2007049154.tif 000008
【図３−Ｅ】
2007049154.tif 000009
【図４−Ａ】
2007049154.tif 000010
【図４−Ｂ】
2007049154.tif 000011
【図４−Ｃ】
2007049154.tif 000012
【図４−Ｄ】
2007049154.tif 000013
【図４−Ｅ】
2007049154.tif 000014
【図５−Ａ】
2007049154.tif 000015
【図５−Ｂ】
2007049154.tif 000016
【図５−Ｃ】
2007049154.tif 000017
【図５−Ｄ】
2007049154.tif 000018
【図５−Ｅ】
2007049154.tif 000019