(57)【要約】【課題】保護絶縁膜で配線溝および接続孔の内面に露出する多孔質の低誘電率膜を被覆することで、導通不良、耐圧不良、信頼性不良等の不具合を抑制して、高性能かつ高歩留まり、高信頼性の多層配線を提供することを可能とする。【解決手段】多孔質の低誘電率膜２１を有する層間絶縁膜と、層間絶縁膜に形成された配線溝２３とこの配線溝２３に接続する接続孔２４と、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように接続孔２４底部を除く接続孔２４の内面および配線溝２３の内面に形成された保護絶縁膜２５と、配線溝２３の内面および接続孔２４の内面に保護絶縁膜２５を介して形成されたバリアメタル膜２６と、配線溝２３の内部および接続孔２４の内部に保護絶縁膜２５、バリアメタル膜２６を介して形成された配線材料膜２８とを備えたものである。【選択図】図１
2007027347.tif 000002
【特許請求の範囲】
【請求項１】
多孔質の低誘電率膜を有する層間絶縁膜と、
前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介して形成されたバリアメタル膜と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜と
を備えたことを特徴とする半導体装置。
【請求項２】
前記バリアメタル膜は、前記配線溝内面および前記接続孔側壁ではバリアメタル膜の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部ではバリアメタル膜の堆積速度より前記保護絶縁膜および前記バリアメタル膜のエッチング速度のほうが速くなるようにして成膜したものからなる
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
多孔質の低誘電率膜を有する層間絶縁膜と、
前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、
前記保護絶縁膜表面に形成されたバリアメタル膜と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜と
を備えたことを特徴とする半導体装置。
【請求項４】
前記保護絶縁膜は、前記配線溝の内面と前記接続孔の内面とに成膜した保護絶縁膜を、前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなるようにして前記接続孔底部に形成された保護絶縁膜を除去したものからなる
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記バリアメタル膜は、配線材料膜内に添加された前記バリアメタルを構成する金属元素を前記保護絶縁膜側に偏析、反応させたことにより形成されたものからなる
ことを特徴とする請求項３記載の半導体装置。
【請求項６】
多孔質の低誘電率膜は多孔質の有機絶縁膜と多孔質の無機絶縁膜とを積層して形成されている
ことを特徴とする請求項３記載の半導体装置。
【請求項７】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された保護絶縁膜を残しつつ、前記接続孔底部に形成された前記保護絶縁膜を除去するとともに、前記接続孔の底部を除く前記接続孔の内面および前記配線溝の内面にバリアメタル膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記バリアメタル膜を形成する工程は、
前記配線溝内面および前記接続孔側壁ではバリアメタル膜の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部ではバリアメタル膜の堆積速度より前記保護絶縁膜および前記バリアメタル膜のエッチング速度のほうが速くなる
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記バリアメタル膜を成膜した後、前記バリアメタル膜の表面を均一化するバリアメタル膜を成膜する
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタル膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記接続孔底部の前記保護絶縁膜を除去する工程は、
前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなる
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタルを構成する金属元素を含むシード膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記シード膜を介して配線材料膜を形成する工程と、
熱処理によって前記保護絶縁膜側に前記シード膜中のバリアメタルを構成する金属元素を偏析、反応させてバリアメタル膜を自己形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項１３】
前記接続孔底部の前記保護絶縁膜を除去する工程は、
前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなる
ことを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
多孔質の低誘電率膜は多孔質の有機絶縁膜と多孔質の無機絶縁膜とを積層して形成される
ことを特徴とする請求項１２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線溝および接続孔の内部の多孔質低誘電率膜に対して確実に多孔質低誘電率膜の孔をシールすることが容易な半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このため、多層配線工程で用いられる導電層は、アルミニウム（Ａｌ）系合金の配線に代わり、銅（Ｃｕ）配線が導入されるようになっている。銅はアルミニウムなど従来の多層配線構造に使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるため、層間に配線溝を形成しておき、銅を埋め込むことにより配線パターンを形成するダマシン法が一般に使われている。特に接続孔と配線溝を形成しておき、銅埋め込みを同時に行うデュアルダマシン法は、工程数の削減に有効である（例えば、特許文献１参照。）。
【０００３】
また、配線容量の増加がデバイスの速度低下につながるため、低誘電率膜を層間絶縁膜に用いた微細な多層配線が不可欠となっている。低誘電率層間絶縁膜の材料としては、従来から比較的実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）のみならず、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセスキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、炭素含有酸化シリコン（ＳｉＯＣ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられ、近年ではそれらを多孔質（ポーラス）化させて比誘電率を２．５以下とした材料まで導入が試みられている。
【０００４】
しかし、比誘電率（ｋ）が２．５以下の低誘電率膜の実用化に際しては、膜が低密度化されることに起因する、絶縁耐性の劣化、配線層となる導電膜との密着性の劣化があり、また膜の吸湿性が上がること起因する、導電膜の腐食、変質があり、さらにはこれらの結果としてデバイス導通特性が劣化することや製品の信頼性が劣化すること等の不具合を解決する必要がある。これらの課題の改善方法として、近年ポアシールと呼ばれる手法が検討されている（例えば、非特許文献１、２、特許文献２参照。）。
【０００５】
これらの手法では、所望の配線溝パターンを開口した後に、ポアシール材となる絶縁膜を成膜し、反応性イオンエッチングにより配線溝の側壁に露出したポーラスＬｏｗ−ｋ膜部分にポアシール材を残存させる製法を用いている。これにより、導電膜とポーラスＬｏｗ−ｋ膜との密着性や絶縁性を保つことが可能となる。
【０００６】
上記手法を用いて、低誘電率層間膜のデュアルダマシンを形成した例を、図９を参照して説明する。
【０００７】
図９（１）に示すように、基板（図示せず）上に堆積された下地絶縁膜１１１上に、炭素含有酸化シリコン（ＳｉＯＣ）膜を層間絶縁膜１１２とした銅（Ｃｕ）膜を埋め込んだ下層配線１１３を形成する。下層配線１１３上には、Ｃｕ膜の酸化防止層１１４として例えば炭化シリコン（ＳｉＣ）膜を形成し、それを介して多孔質（ポーラス）構造の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる多孔質の低誘電率膜１１５を形成し、さらにその上にはハードマスク１１６として酸化シリコン（ＳｉＯ2）膜を堆積する。このようにして、層間絶縁膜１１２に配線溝と接続孔からなるデュアルダマシン開口部１１７を形成する。
【０００８】
次に、図９（２）に示すように、上記デュアルダマシン開口部１１７の内面に保護絶縁膜１１８として窒素含有炭化シリコン（ＳｉＣＮ）膜を成膜する。
【０００９】
続いて、図９（３）に示すように、反応性イオンエッチングにより、接続孔底部の保護絶縁膜１１８が完全に開口するまで全面エッチング処理を行う。このようにして実施されたポアシールプロセスでは、配線側壁部および接続孔側壁部の低誘電率膜に対してはシールすることが可能となるが、配線溝底部の保護絶縁膜は除去されてしまうため、その部分において多孔質の低誘電率膜１１５をシールすることができない領域１１９が発生する。
【００１０】
この後、図９（４）に示すように、バリアメタル膜１２０としてタンタル（Ｔａ）膜をスパッタリング法により成膜する。
【００１１】
次いで、図９（５）に示すように、電解めっき法あるいはスパッタリング法により配線材料膜１２１として銅(Ｃｕ)膜が堆積され、配線溝と接続孔とからなるデュアルダマシン開口部１１７へ配線材料膜１２１を埋め込む。
【００１２】
次に、図９（６）に示すように、堆積したバリアメタル膜１２０、配線材料膜１２１のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、デュアルダマシン配線１２２を有する多層配線構造が得られる。また、下層配線パターンと同様、酸化防止膜１２３として例えばＳｉＣ膜がデュアルダマシン配線１２２上に成膜される。
【００１３】
本工程を経て形成された多層配線においては、先述したごとく、配線溝底部に多孔質の低誘電率膜１１５を保護できない箇所が発生するため、バリアメタル膜１２０との密着性不良や、多孔質の低誘電率膜１１５からの脱ガス等によるバリアメタル膜１２０や配線材料膜１２１の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合が発生する。
【００１４】
この問題を回避するために、予め配線溝底部にエッチング抑止層となる絶縁膜を挿入しておき、ポアシール材のエッチバック後に確実にエッチング抑止層を残す方法も考えられるが、比較的比誘電率の高いエッチング抑止層を配線間に介在させることになり、配線容量の増大を招いてしまう。すなわち、多孔質の低誘電率膜（ポーラスＬｏｗ−ｋ膜）を導入する効果が半減することになる。
【００１５】
【特許文献１】特開平１１-４５８８７号公報
【特許文献２】特開２００４-２０７３５８号公報
【非特許文献１】「Highly Reliable,65nm-node Cu Dual Damascene Interconnects with Full Porous-SiOCH(k=2.5) Films for Low-Power ASICs」2004 Symposium on VLSI Technology P60-61  2004年
【非特許文献２】「Pore-sealing by Etch-Byproduct followed by ALD-Ta Adhesion Layer for Cu/Porous Low-k Interconnects」International Interconnect Technology Conference 2004 P39-41  2004年
【発明の開示】
【発明が解決しようとする課題】
【００１６】
解決しようとする問題点は、従来のポアシールプロセスでは配線溝底部にポーラスＬｏｗ−ｋ膜を保護できない箇所が生じるため、バリアメタル膜の密着性不良、ポーラスＬｏｗ−ｋ膜からの脱ガス等によるバリアメタル膜や導電膜の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合が発生することが防止できない点である。
【００１７】
本発明は、配線溝および接続孔の内面にバリアメタル膜を形成する際に接続孔の底部を選択的に下層導電膜まで開口させながら形成することで、配線間にエッチング抑止層を形成することなく、配線溝および接続孔の内部の多孔質低誘電率膜に対して確実に多孔質低誘電率膜の孔をシールする、いわゆるポアシールを行うことを課題とする。
【課題を解決するための手段】
【００１８】
本発明の第１の半導体装置は、多孔質の低誘電率膜を有する層間絶縁膜と、前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介して形成されたバリアメタル膜と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜とを備えたことを特徴とする。
【００１９】
本発明の第１の半導体装置では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜の孔がシールされている。
【００２０】
本発明の第２の半導体装置は、多孔質の低誘電率膜を有する層間絶縁膜と、前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、前記保護絶縁膜表面に形成されたバリアメタル膜と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜とを備えたことを特徴とする。
【００２１】
本発明の第２の半導体装置では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜の孔がシールされている。
【００２２】
本発明の半導体装置の第１の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された保護絶縁膜を残しつつ、前記接続孔底部に形成された前記保護絶縁膜を除去するとともに、前記接続孔の底部を除く前記接続孔の内面および前記配線溝の内面にバリアメタル膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【００２３】
本発明の半導体装置の第１の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【００２４】
本発明の半導体装置の第２の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタル膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【００２５】
本発明の半導体装置の第２の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【００２６】
本発明の半導体装置の第３の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタルを構成する金属元素を含むシード膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記シード膜を介して配線材料膜を形成する工程と、熱処理によって前記保護絶縁膜側に前記シード膜中のバリアメタルを構成する金属元素を偏析、反応させてバリアメタル膜を自己形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【００２７】
本発明の半導体装置の第３の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【発明の効果】
【００２８】
本発明の各半導体装置は、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、多孔質の低誘電率膜の孔が確実にシールされているので、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【００２９】
本発明の半導体装置の各製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔が確実にシールされるので、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【発明を実施するための最良の形態】
【００３０】
本発明の半導体装置に係る一実施の形態の第１例を、図１の概略構成断面図によって説明する。
【００３１】
図１に示すように、基板（図示せず）に堆積された下地絶縁膜１１上に、層間絶縁膜１２が形成され、この層間絶縁膜１２に形成された配線溝１３にバリアメタル膜１４を介して銅を埋め込んだ第１配線１５が形成されている。上記層間絶縁膜１２には、一例として炭素含有酸化シリコン（ＳｉＯＣ）膜が用いれれている。上記第１配線１５は、一例として、配線の厚さが２００ｎｍとなるように形成され、第１配線１５上には、酸化防止膜１６が形成されている。この酸化防止層１６は、例えば炭化シリコン膜（ＳｉＣ）を３５ｎｍの厚さに堆積して形成されている。
【００３２】
上記酸化防止膜１６上には多孔質の低誘電率（ポーラスＬｏｗ−ｋ）膜２１が形成されている。この多孔質の低誘電率膜２１は、例えば、多孔質（ポーラス）構造を有する炭素含有酸化シリコン（ＳｉＯＣ）を５００ｎｍの厚さに堆積して形成されている。また、上記多孔質構造の炭素含有酸化シリコン（ＳｉＯＣ）膜では、比誘電率が２．３前後、平均ポアサイズは３ｎｍ以下となっている。また、多孔質の低誘電率膜２１として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ〔ＭＳＱ：メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜したものでもよい。さらには電子ビームキュアや紫外線キュアを施してＬｏｗ−ｋ膜の結合を整えることも可能である。
【００３３】
さらに、上記低誘電率膜２１上にはハードマスク層２２が形成されている。このハードマスク層２２は、例えば酸化シリコン（ＳｉＯ2）を当初は１５０ｎｍの厚さに堆積して形成されたものである。
【００３４】
上記低誘電率膜２１には配線溝２３とこの配線溝２３に接続されている接続孔２４とが形成されている。また、接続孔２４は、上記酸化防止膜１６を貫通して第１配線１３に達するように形成されている。
【００３５】
上記配線溝２３の内面と上記接続孔２４の側壁に露出した上記多孔質の低誘電率膜２１を被覆するように上記接続孔２４底部を除く接続孔２４の内面および上記配線溝２３の内面には保護絶縁膜２５が形成されている。この保護絶縁膜２５は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン（ＳｉＣＮ）膜により形成されている。例えば厚さが２０ｎｍのＳｉＣＮ膜では、その比誘電率は５前後である。上記保護絶縁膜２５は上記ＳｉＣＮ膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ2）膜、窒素含有酸化シリコン（ＳｉＯＮ）膜、炭素含有酸化シリコン（ＳｉＯＣ）膜、炭化シリコン（ＳｉＣ）膜、Ｐ−ベンゾシクロブテン（Ｐ−ＢＣＢ）等の有機絶縁膜、メタン（ＣＨ4）系の絶縁膜等を用いることも可能である。
【００３６】
上記接続孔２４内および配線溝２３内には、上記第１配線１３上を開口させた状態で、上記保護絶縁膜２５表面にバリアメタル膜２６が形成されている。このバリアメタル膜２６には、一例として窒化タンタル（ＴａＮ）膜で、例えば１５ｎｍ程度の厚さに形成されている。上記バリアメタル膜２６には、タンタル（Ｔａ）膜やチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜等のその他のバリアメタル膜を用いてもよく、ＣＶＤ法で堆積された窒化タンタル膜や窒化チタン（Ｔｉ（Ｓｉ）Ｎ）膜を成膜した後に上記パンチスルー処理を施したものを用いても良い。
【００３７】
上記バリアメタル膜２６は、上記配線溝２３内面および上記接続孔２４側壁ではバリアメタル膜２６の堆積速度が上記保護絶縁膜２５のエッチング速度よりも速く、上記接続孔２４底部ではバリアメタル膜２６の堆積速度より上記保護絶縁膜２５および上記バリアメタル膜２６のエッチング速度のほうが速くなるようにして成膜したものからなる。
【００３８】
また、上記バリアメタル膜２６の表面を均一化させるために、さらにバリアメタル膜２７が形成されている。このバリアメタル膜２７は、例えばタンタル（Ｔａ）膜で成膜されている。なお、バリアメタル膜２７は、バリアメタル膜２６の表面均一性がよければ形成する必要はない。
【００３９】
上記配線溝２３内部および接続孔２４内部には配線材料膜２８が堆積されていて、配線溝２３の内部にバリアメタル膜２６、２７を介して配線材料膜２８からなる第２配線２９が形成されるとともに、上記接続孔２４の内部にバリアメタル膜２６、２７を介して上記第１配線１５と上記第２配線２９とを接続するもので配線材料膜２８からなるプラグ３０が形成され、いわゆるデュアルダマシン構造の多層配線構造が形成されている。上記配線材料膜２８には銅膜を用いる。また上記配線材料膜２８には、例えば銀（Ａｇ）やスズ（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）をドーピングしたＣｕ合金膜を適用しても良い。
【００４０】
また、上記第１配線１５と同様に、上記ハードマスク層２２上には酸化防止層３１が形成されていて、上記第２配線２９上を被覆している。この酸化防止層３１は前記酸化防止膜１６と同様に、例えば炭化シリコン（ＳｉＣ）膜で形成されている。
【００４１】
本発明の第１の半導体装置１では、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように配線溝２３の内面および接続孔２４の側壁に保護絶縁膜２５が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜２１の孔が保護絶縁膜２５によってシールされている。このため、バリアメタル膜２６の密着不良が無くなり、また多孔質の低誘電率膜２１からの脱ガスが抑制され、脱ガス等によるバリアメタル膜２６、２７や配線材料膜２８の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【００４２】
本発明の半導体装置の製造方法に係る一実施の形態の第１例を、図２の製造工程断面図によって説明する。
【００４３】
図２（１）に示すように、基板（図示せず）に堆積された下地絶縁膜１１上に、層間絶縁膜１２を形成した後、溝配線技術により層間絶縁膜１２に形成した配線溝１３にバリアメタル膜（図示せず）を介して銅を埋め込んで第１配線１５を形成する。上記層間絶縁膜１２には、一例として炭素含有酸化シリコン（ＳｉＯＣ）膜を用いた。上記第１配線１５は、一例として、配線の厚さが２００ｎｍとなるように形成され、第１配線１５上には、酸化防止膜１６を形成する。この酸化防止膜１６は、例えば炭化シリコン膜（ＳｉＣ）を３５ｎｍの厚さに堆積して形成する。
【００４４】
上記ＳｉＣ膜、ＳｉＯＣ膜を成膜するには、一例として、平行平板型プラズマＣＶＤ装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。成膜された膜の比誘電率は上記ＳｉＣ膜が５．０、上記ＳｉＯＣ膜が３．０程度で形成することができる。
【００４５】
続いて、多孔質の低誘電率（ポーラスＬｏｗ−ｋ）膜２１を形成する。この低誘電率膜２１は、例えば、多孔質（ポーラス）構造を有する炭素含有酸化シリコン（ＳｉＯＣ）を５００ｎｍの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン（ＳｉＯＣ）膜は塗布およびキュアにより形成する。例えば、触媒化学社製のＮＣＳ（Nano Clustorering Silica）を塗布し、窒素雰囲気で３００℃〜４００℃のキュアを施すことにより形成することができる。このポーラスＬｏｗ−ｋ膜の比誘電率は２．３前後、平均ポアサイズは３ｎｍ以下である。また、ポーラスＬｏｗ−ｋ膜として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ〔ＭＳＱ：メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してＬｏｗ−ｋ膜の結合を整えることも可能である。
【００４６】
さらに、上記低誘電率膜２１上にハードマスク層２２を形成する。このハードマスク層２２は、例えば酸化シリコン（ＳｉＯ2）を１５０ｎｍの厚さに堆積して形成する。
【００４７】
上記低誘電率膜２１に配線溝２３と接続孔２４とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜２１上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜２１に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝２３と接続孔２４を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開２００４-６３８５９号公報に開示されている。このように、上記配線溝２３と上記接続孔２４の形成方法は種々の製造方法を用いることができる。また、接続孔２４は、上記酸化防止膜１６を貫通して第１配線１３に達するように形成される。
【００４８】
次に、図２（２）に示すように、上記配線溝２３および接続孔２４の内面おおび上記ハードマスク２２上に保護絶縁膜２５を形成する。この保護絶縁膜２５は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン（ＳｉＣＮ）膜により形成される。その成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア（ＮＨ3）を用いる。また成膜条件は、一例として、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。このような条件で成膜して、厚さが２０ｎｍのＳｉＣＮ膜を得た結果、その比誘電率は５前後であった。上記保護絶縁膜２５は上記ＳｉＣＮ膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ2）膜、窒素含有酸化シリコン（ＳｉＯＮ）膜、炭素含有酸化シリコン（ＳｉＯＣ）膜、炭化シリコン（ＳｉＣ）膜、Ｐ−ベンゾシクロブテン（Ｐ−ＢＣＢ）等の有機絶縁膜、メタン（ＣＨ4）系の絶縁膜等を用いることも可能である。
【００４９】
続いて、図２（３）に示すように、上記接続孔２４および配線溝２３の各内面に、上記第１配線１３上を開口させながら、上記保護絶縁膜２５表面にバリアメタル膜２６を形成する。このバリアメタル膜２６には、一例として窒化タンタル（ＴａＮ）膜を用いる。この成膜方法としては、タンタル（Ｔａ）ターゲットが設置された指向性のマグネトロンスパッタリング装置を用い、基板バイアスを５００Ｗ、ターゲットのＤＣパワーを４０ｋＷに設定し、供給ガスに窒素（Ｎ2）とアルゴン（Ａｒ）とを用いる。窒素とアルゴンとの流量比を７５：２５に設定する。また成膜雰囲気の圧力を６７．７ｍＰａに設定した。上記条件下で窒化タンタル膜を１５ｎｍ程度の厚さに成膜する。その後、基板バイアスを１０００Ｗに上げ、ターゲットＤＣパワーを５ｋＷに下げ、窒素の供給を停止してアルゴン１００％の雰囲気とし、成膜雰囲気の圧力を例えば２６．７ｍＰａにて、タンタル（Ｔａ）の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定にて、所定時間の放電処理を施す。これにより、配線溝２３および接続孔２４上部や側壁部ではバリアメタル膜２６が残存した状態を保ちながら、アスペクト比が高い接続孔２４底部では、窒化タンタル膜堆積よりバイアスエッチングの成分が大きくなることにより、第１配線１３まで選択的に貫通させることができる。ここではＰＶＤ法による窒化タンタルタンタル（ＴａＮ）膜を用いて選択貫通処理を行ったが、タンタル（Ｔａ）膜やチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜等のその他のバリアメタル膜を用いてもよく、ＣＶＤ法で堆積された窒化タンタル膜や窒化チタン（Ｔｉ（Ｓｉ）Ｎ）膜を成膜した後に上記パンチスルー処理を施しても良い。
【００５０】
次に、図２（４）に示すように、バリアメタル膜２６の表面を均一化させるために、ここではもう一度バリアメタル膜２７を全面成膜する。このバリアメタル膜２７は、通常の指向性スパッタリング法により、タンタル（Ｔａ）膜を成膜することで形成される。なお、バリアメタル膜２７は、バリアメタル膜２６の表面均一性がよければ形成する必要はない。また、高い成膜品質を得るためには上記バリアメタル膜２６、２７の成膜は同一チャンバ内で行うことが好ましい。
【００５１】
次いで、図２（５）に示すように、上記配線溝２３および接続孔２４の内部を埋め込むように、配線材料膜２８を堆積する。ここでは、配線材料膜２８には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。上記配線材料膜２８には、例えば銀（Ａｇ）やスズ（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）をドーピングしたＣｕ合金膜を適用しても良い。
【００５２】
さらに堆積したバリアメタル膜２６、２７、配線材料膜２８のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨（ＣＭＰ）法を用いる。このようにして、図２（６）に示すように、配線溝２３の内部にバリアメタル膜２６、２７を介して配線材料膜２８からなる第２配線２９が形成されるとともに、上記接続孔２４の内部にバリアメタル膜２６、２７を介して上記第１配線１５と上記第２配線２９とを接続するもので配線材料膜２８からなるプラグ３０が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【００５３】
また、上記第１配線１５と同様に、上記ハードマスク層２２上に酸化防止層３１を形成する。この酸化防止層３１は前記酸化防止膜１６と同様に、例えば炭化シリコン（ＳｉＣ）膜で形成される。
【００５４】
本発明の半導体装置の第１の製造方法では、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように配線溝２３の内面および接続孔２４の側壁に保護絶縁膜２５を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜２５によって多孔質の低誘電率膜２１の孔がシールされる。このため、このため、バリアメタル膜２６の密着性不良が無くなり、また多孔質の低誘電率膜２１からの脱ガスが抑制され、脱ガス等によるバリアメタル膜２６、２７や配線材料膜２８の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【００５５】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第２例を、図３の製造工程断面図によって説明する。
【００５６】
図３（１）に示すように、基板（図示せず）に堆積された下地絶縁膜１１上に、層間絶縁膜１２を形成した後、溝配線技術により層間絶縁膜１２に形成した配線溝１３にバリアメタル膜（図示せず）を介して銅を埋め込んで第１配線１５を形成する。上記層間絶縁膜１２には、一例として炭素含有酸化シリコン（ＳｉＯＣ）膜を用いた。上記第１配線１５は、一例として、配線の厚さが２００ｎｍとなるように形成され、第１配線１５上には、酸化防止膜１６を形成する。この酸化防止膜１６は、例えば炭化シリコン膜（ＳｉＣ）を３５ｎｍの厚さに堆積して形成する。
【００５７】
上記ＳｉＣ膜、ＳｉＯＣ膜を成膜するには、一例として、平行平板型プラズマＣＶＤ装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。成膜された膜の比誘電率は上記ＳｉＣ膜が５．０、上記ＳｉＯＣ膜が３．０程度で形成することができる。
【００５８】
続いて、低誘電率膜２１を形成する。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質（ポーラス）構造を有する炭素含有酸化シリコン（ＳｉＯＣ）を５００ｎｍの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン（ＳｉＯＣ）膜は塗布およびキュアにより形成する。例えば、触媒化学社製のＮＣＳ（Nano Clustorering Silica）を塗布し、窒素雰囲気で３００℃〜４００℃のキュアを施すことにより形成することができる。このポーラスＬｏｗ−ｋ膜の比誘電率は２．３前後、平均ポアサイズは３ｎｍ以下である。また、ポーラスＬｏｗ−ｋ膜として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ〔ＭＳＱ：メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してＬｏｗ−ｋ膜の結合を整えることも可能である。
【００５９】
さらに、低誘電率膜２１上にハードマスク層２２を形成する。このハードマスク層２２は、例えば酸化シリコン（ＳｉＯ2）を１５０ｎｍの厚さに堆積して形成する。
【００６０】
上記低誘電率膜２１に配線溝２３と接続孔２４とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜２１上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜２１に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝２３と接続孔２４を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開２００４-６３８５９号公報に開示されている。このように、上記配線溝２３と上記接続孔２４の形成方法は種々の製造方法を用いることができる。また、接続孔２４は、上記酸化防止膜１６を貫通して第１配線１３に達するように形成される。
【００６１】
次に、図３（２）に示すように、上記配線溝２３および接続孔２４の内面おおび上記ハードマスク２２上に保護絶縁膜２５を形成する。この保護絶縁膜２５は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン（ＳｉＣＮ）膜により形成される。その成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア（ＮＨ3）を用いる。また成膜条件は、一例として、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。このような条件で成膜して、厚さが２０ｎｍのＳｉＣＮ膜を得た結果、その比誘電率は５前後であった。上記保護絶縁膜２５は上記ＳｉＣＮ膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ2）膜、窒素含有酸化シリコン（ＳｉＯＮ）膜、炭素含有酸化シリコン（ＳｉＯＣ）膜、炭化シリコン（ＳｉＣ）膜、Ｐ−ベンゾシクロブテン（Ｐ−ＢＣＢ）等の有機絶縁膜、メタン（ＣＨ4）系の絶縁膜等を用いることも可能である。
【００６２】
続いて、図３（３）に示すように、接続孔２４底部の保護絶縁膜２５を選択的に開口させる。この方法としては、例えばタンタル（Ｔａ）ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを１０００Ｗに設定し、ターゲットＤＣパワーを５ｋＷに設定し、アルゴン１００％の雰囲気とし、成膜雰囲気の圧力を例えば２６．７ｍＰａにて、タンタル（Ｔａ）の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定にて、所定時間の放電処理を施す。これにより、配線溝２３および接続孔２４上部や側壁部では保護絶縁膜２５が残存した状態を保ちながら、アスペクト比が高い接続孔２４底部では、窒化タンタル膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜２５より第１配線１５まで接続孔２４を選択的に貫通させることができる。
【００６３】
上記ではマグネトロンスパッタ装置を用いて、接続孔２４底部の保護絶縁膜２５を選択的に開口したが、反応性イオンエッチング装置を用いても同様の形状を形成することが可能である。例えば、エッチングガスとしてジフルオルメタン（ＣＨ2Ｆ2）、酸素（Ｏ2）、アルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2Ｆ2：Ｏ2：Ａｒ）を１０：１：２０とし、ガス圧力を１３．３Ｐａに、バイアスパワーを上部電極２０００Ｗ、下部電極２００Ｗに設定し、所定時間のエッチング処理を施す。これにより、高アスペクト部ほどエッチングレートの早い加工が可能となり、保護絶縁膜２５より第１配線１５まで接続孔２４を選択的に貫通させることができる。
【００６４】
次に、図３（４）に示すように、上記接続孔２４の底部を含む上記保護絶縁膜２５表面にバリアメタル膜２６を全面成膜する。このバリアメタル膜２６は、通常の指向性スパッタリング法により、タンタル（Ｔａ）膜を成膜することで形成される。
【００６５】
次いで、図３（５）に示すように、上記配線溝２３および接続孔２４の内部を埋め込むように、配線材料膜２８を堆積する。ここでは、配線材料膜２８には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。上記配線材料膜２８には、例えば銀（Ａｇ）やスズ（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）をドーピングしたＣｕ合金膜を適用しても良い。
【００６６】
さらに堆積したバリアメタル膜２６、配線材料膜２８のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨（ＣＭＰ）法を用いる。このようにして、図３（６）に示すように、配線溝２３の内部にバリアメタル膜２６を介して配線材料膜２８からなる第２配線２９が形成されるとともに、上記接続孔２４の内部にバリアメタル膜２６を介して上記第１配線１５と上記第２配線２９とを接続するもので配線材料膜２８からなるプラグ３０が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【００６７】
また、上記第１配線１５と同様に、上記ハードマスク層２２上に酸化防止層３１を形成する。この酸化防止層３１は前記酸化防止膜１６と同様に、例えば炭化シリコン（ＳｉＣ）膜で形成される。
【００６８】
上記製造方法により形成された多層配線は、保護絶縁膜２５によって配線溝２３の底部を含めて多孔質構造の低誘電率膜２１を完全にシールされた状態にすることができ、バリアメタル膜２６との密着性不良やバリアメタル変質起因の導通不良、耐圧劣化、信頼性不具合の無い良好な半導体装置の製造を行うことができる。
【００６９】
本発明の半導体装置の第２の製造方法では、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように配線溝２３の内面および接続孔２４の側壁に保護絶縁膜２５を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜２５によって多孔質の低誘電率膜２１の孔がシールされる。このため、このため、バリアメタル膜２６の密着性不良が無くなり、また多孔質の低誘電率膜２１からの脱ガスが抑制され、脱ガス等によるバリアメタル膜２６や配線材料膜２８の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【００７０】
次に、本発明の半導体装置に係る一実施の形態の第２例を、図４の概略構成断面図によって説明する。
【００７１】
図４に示すように、基板（図示せず）に堆積された下地絶縁膜１１上に、層間絶縁膜１２が形成され、この層間絶縁膜１２に形成された配線溝１３にバリアメタル膜１４を介して銅を埋め込んだ第１配線１５が形成されている。上記層間絶縁膜１２には、一例として炭素含有酸化シリコン（ＳｉＯＣ）膜が用いれれている。上記第１配線１５は、一例として、配線の厚さが２００ｎｍとなるように形成され、第１配線１５上には、酸化防止膜１６が形成されている。この酸化防止層１６は、例えば炭化シリコン膜（ＳｉＣ）を３５ｎｍの厚さに堆積して形成されている。
【００７２】
上記酸化防止膜１６上には低誘電率（Ｌｏｗ−ｋ）膜２１が形成されている。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質（ポーラス）構造を有する炭素含有酸化シリコン（ＳｉＯＣ）膜を５００ｎｍの厚さに堆積して形成されている。さらに、低誘電率膜２１上にはハードマスク層２２が形成されている。このハードマスク層２２は、例えば酸化シリコン（ＳｉＯ2）を当初は１５０ｎｍの厚さに堆積して形成されたものである。
【００７３】
また、上記多孔質の低誘電率膜２１は、上記多孔質構造の炭素含有酸化シリコン（ＳｉＯＣ）膜では、比誘電率が２．３前後、平均ポアサイズは３ｎｍ以下となっている。また、多孔質の低誘電率膜２１として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ〔ＭＳＱ：メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜したものでもよい。さらには電子ビームキュアや紫外線キュアを施してＬｏｗ−ｋ膜の結合を整えることも可能である。
【００７４】
上記低誘電率膜２１には配線溝２３とこの配線溝２３に接続されている接続孔２４とが形成されている。また、接続孔２４は、上記酸化防止膜１６を貫通して第１配線１３に達するように形成されている。
【００７５】
上記配線溝２３の内面と上記接続孔２４の側壁に露出した上記多孔質の低誘電率膜２１を被覆するように上記接続孔２４底部を除く接続孔２４の内面および上記配線溝２３の内面には保護絶縁膜２５が形成されている。この保護絶縁膜２５は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン（ＳｉＣＮ）膜により形成されている。例えば厚さが２０ｎｍのＳｉＣＮ膜では、その比誘電率は４前後である。上記保護絶縁膜２５は上記ＳｉＣＮ膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えばシリコン（Ｓｉ）−酸素（Ｏ）結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン（ＳｉＯＮ）膜、炭素含有酸化シリコン（ＳｉＯＣ）膜等を用いることも可能である。
【００７６】
また、上記保護絶縁膜２５は、上記配線溝２３の内面と上記接続孔２４の内面とに成膜した保護絶縁膜２５を、配線溝２３内面および接続孔２４側壁では堆積物の堆積速度が保護絶縁膜２５のエッチング速度よりも速く、接続孔２４底部では堆積物の堆積速度より保護絶縁膜２５のエッチング速度のほうが速くなるようにして接続孔２４底部に形成された保護絶縁膜２５を除去したものからなる。
【００７７】
上記接続孔２４内および配線溝２３内には、上記第１配線１３上を開口させた状態で、上記保護絶縁膜２５表面にバリアメタル膜２６が形成されている。このバリアメタル膜２６には、一例として窒化タンタル（ＴａＮ）膜で、例えば１５ｎｍ程度の厚さに形成されている。上記バリアメタル膜２６には、タンタル（Ｔａ）膜やチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜等のその他のバリアメタル膜を用いてもよく、ＣＶＤ法で堆積された窒化タンタル膜や窒化チタン（Ｔｉ（Ｓｉ）Ｎ）膜を成膜した後に上記パンチスルー処理を施したものを用いても良い。
【００７８】
上記配線溝２３内部および接続孔２４内部には配線材料膜２８が堆積されていて、配線溝２３の内部に保護絶縁膜２５およびバリアメタル膜２６を介して配線材料膜２８からなる第２配線２９が形成されるとともに、上記接続孔２４の内部に保護絶縁膜２５およびバリアメタル膜２６を介して上記第１配線１５と上記第２配線２９とを接続するもので配線材料膜２８からなるプラグ３０が形成され、いわゆるデュアルダマシン構造の多層配線構造が形成されている。上記配線材料膜２８には銅膜を用いる。また上記配線材料膜２８には、例えば銀（Ａｇ）やスズ（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）をドーピングしたＣｕ合金膜を適用しても良い。
【００７９】
また、上記第１配線１５と同様に、上記ハードマスク層２２上には酸化防止層３１が形成されていて、上記第２配線２９上を被覆している。この酸化防止層３１は前記酸化防止膜１６と同様に、例えば炭化シリコン（ＳｉＣ）膜で形成されている。
【００８０】
本発明の第２の半導体装置２では、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように配線溝２３の内面および接続孔２４の側壁に保護絶縁膜２５が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜２１の孔が保護絶縁膜２５によってシールされている。このため、バリアメタル膜２６の密着不良が無くなり、また多孔質の低誘電率膜２１からの脱ガスが抑制され、脱ガス等によるバリアメタル膜２６や配線材料膜２８の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【００８１】
本発明の半導体装置に係る一実施の形態の第３例を、図５および図６の概略構成断面図によって説明する。
【００８２】
図５（１）に示すように、基板（図示せず）に堆積された下地絶縁膜１１上に、層間絶縁膜１２を形成した後、溝配線技術により層間絶縁膜１２に形成した配線溝１３にバリアメタル膜（図示せず）を介して銅を埋め込んで第１配線１５を形成する。上記層間絶縁膜１２には、一例として炭素含有酸化シリコン（ＳｉＯＣ）膜を用いた。上記第１配線１５は、一例として、配線の厚さが２００ｎｍとなるように形成され、第１配線１５上には、酸化防止膜１６を形成する。この酸化防止膜１６は、例えば炭化シリコン膜（ＳｉＣ）を３５ｎｍの厚さに堆積して形成する。
【００８３】
上記ＳｉＣ膜、ＳｉＯＣ膜を成膜するには、一例として、平行平板型プラズマＣＶＤ装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。成膜された膜の比誘電率は上記ＳｉＣ膜が５．０、上記ＳｉＯＣ膜が３．０程度で形成することができる。
【００８４】
続いて、低誘電率膜２１を形成する。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質（ポーラス）構造を有する炭素含有酸化シリコン（ＳｉＯＣ）膜を５００ｎｍの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン（ＳｉＯＣ）膜は塗布およびキュアにより形成する。例えば、触媒化学社製のＮＣＳ（Nano Clustorering Silica）を塗布し、窒素雰囲気で３００℃〜４００℃のキュアを施すことにより形成することができる。このポーラスＬｏｗ−ｋ膜の比誘電率は２．３前後、平均ポアサイズは３ｎｍ以下である。また、ポーラスＬｏｗ−ｋ膜として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ〔ＭＳＱ：メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してＬｏｗ−ｋ膜の結合を整えることも可能である。
【００８５】
さらに、低誘電率膜２１上にハードマスク層２２を形成する。このハードマスク層２２は、例えば酸化シリコン（ＳｉＯ2）を１５０ｎｍの厚さに堆積して形成する。
【００８６】
上記低誘電率膜２１に配線溝２３と接続孔２４とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜２１上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜２１に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝２３と接続孔２４を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開２００４-６３８５９号公報に開示されている。このように、上記配線溝２３と上記接続孔２４の形成方法は種々の製造方法を用いることができる。また、接続孔２４は、上記酸化防止膜１６を貫通して第１配線１３に達するように形成される。
【００８７】
次に、図５（２）に示すように、上記配線溝２３および接続孔２４の内面おおび上記ハードマスク２２上に保護絶縁膜２５を形成する。この保護絶縁膜２５は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン（ＳｉＣＮ）膜により形成される。その成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア（ＮＨ3）を用いる。また成膜条件は、一例として、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。このような条件で成膜して、厚さが２０ｎｍのＳｉＣＮ膜を得た結果、その比誘電率は４前後であった。上記保護絶縁膜２５は上記ＳｉＣＮ膜にはかかわらず、非多孔質構造のシリコン（Ｓｉ）−酸素（Ｏ）結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン（ＳｉＯＮ）膜、炭素含有酸化シリコン（ＳｉＯＣ）膜等を用いることも可能である。
【００８８】
続いて、図５（３）に示すように、接続孔２４底部の保護絶縁膜２５を選択的に開口させる。この方法としては、例えばタンタル（Ｔａ）ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを１０００Ｗに設定し、ターゲットＤＣパワーを５ｋＷに設定し、アルゴン１００％の雰囲気とし、成膜雰囲気の圧力を例えば２６．７ｍＰａにて、タンタル（Ｔａ）の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して、所定時間の放電処理を施す。これにより、配線溝２３および接続孔２４上部や側壁部では保護絶縁膜２５が残存した状態を保ちながら、アスペクト比が高い接続孔２４底部では、膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜２５より第１配線１５まで接続孔２４を選択的に貫通させることができる。おのとき、第１配線１５上層が一部エッチングされる。
【００８９】
次に、図５（４）に示すように、上記接続孔２４の底部を含む上記保護絶縁膜２５表面にバリアメタルを構成する金属元素を含むシード膜４１を形成する。このシード膜４１は、例えば銅−マンガン（Ｃｕ−Ｍｎ）膜を用い、例えば６０ｎｍの厚さに成膜される。このシード膜４１の成膜は、例えば、Ｃｕ−Ｍｎ膜はＣｕ−５wt％Ｍｎのターゲットをマグネトロンスパッタリング装置に設置し、アルゴン（Ａｒ）１００％の雰囲気下で基板温度をマイナス２０℃として、バイアススパッタリング法にて行った。また、上記接続孔２４の底部に形成された保護絶縁膜２５に開口を形成する工程と上記シード膜４１を形成する工程とはマグネトロンスパッタリング装置の同一チャンバ内で連続的に行うことができる。
【００９０】
次いで、図６（５）に示すように、上記配線溝２３および接続孔２４の内部を埋め込むように、配線材料膜２８を堆積する。ここでは、配線材料膜２８には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。
【００９１】
次に、図６（６）に示すように、熱処理を行う。この熱処理は、窒素（Ｎ2）雰囲気下にて２５０℃〜４００℃に設定して行う。この熱処理の結果、上記配線材料膜２８の銅膜（銅−マンガン膜も含む）中にドーピングされたマンガン（Ｍｎ）は保護絶縁膜２５側へ偏析、反応させられ、シリコン含有酸化マンガン膜からなるバリアメタル膜４２を自己形成する。上記シード膜４１〔前記図５（４）参照〕を用いたバリアメタル膜４２の形成メカニズムについては、第６５回応用物理学会予稿集ｐ７１１，「銅配線における自己拡散バリア層形成のための新規合金元素」に開示されている。
【００９２】
さらに堆積したバリアメタル膜４２、配線材料膜２８のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨（ＣＭＰ）法を用いる。このようにして、図６（７）に示すように、配線溝２３の内部にバリアメタル膜４２を介して配線材料膜２８からなる第２配線２９が形成されるとともに、上記接続孔２４の内部にバリアメタル膜４２を介して上記第１配線１５と上記第２配線２９とを接続するもので配線材料膜２８からなるプラグ３０が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【００９３】
また、上記第１配線１５と同様に、上記ハードマスク層２２上に酸化防止層３１を形成する。この酸化防止層３１は前記酸化防止膜１６と同様に、例えば炭化シリコン（ＳｉＣ）膜で形成される。
【００９４】
上記製造方法により形成された多層配線は、保護絶縁膜２５によって配線溝２３の底部を含めて多孔質構造の低誘電率膜２１を完全にシールされた状態にすることができる。また、保護絶縁膜２５の全面シールにより、保護絶縁膜２５表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜４１を用いたバリアメタル膜４２の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝や接続孔の内部への導電膜の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜を適用することと導電膜の微細形成とを完全に両立させることが可能となる。
【００９５】
本発明の半導体装置の第３の製造方法では、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように配線溝２３の内面および接続孔２４の側壁に保護絶縁膜２５を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜２５によって多孔質の低誘電率膜２１の孔がシールされる。このため保護絶縁膜２５表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜４１を用いたバリアメタル膜４２の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝２３や接続孔２４の内部への配線材料膜２８の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜２１を適用することと配線溝２３および接続孔２４の微細形成とを完全に両立させることが可能となる。また、保護絶縁膜２５によって多孔質の低誘電率膜２１からの脱ガスが抑制され、脱ガス等によるバリアメタル膜４２や配線材料膜２８の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【００９６】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第４例を、図７および図８の製造工程断面図によって説明する。
【００９７】
図７（１）に示すように、基板（図示せず）に堆積された下地絶縁膜１１上に、有機絶縁膜５１と無機絶縁膜５２とからなる層間絶縁膜５３を形成した後、溝配線技術により層間絶縁膜１２に形成した配線溝１３にバリアメタル膜（図示せず）を介して銅を埋め込んで第１配線１５を形成する。上記有機絶縁膜５１には、一例としてポリアリールエーテル膜を用いた。上記無機絶縁膜５２には、一例として酸化シリコン（ＳｉＯ2）膜を用いた。上記第１配線１５は、一例として、配線の厚さが２００ｎｍとなるように形成され、第１配線１５上には、酸化防止膜１６を形成する。この酸化防止膜１６は、例えば炭化シリコン膜（ＳｉＣ）を３５ｎｍの厚さに堆積して形成する。
【００９８】
上記ＳｉＣ膜を成膜するには、一例として、平行平板型プラズマＣＶＤ装置を用いる。その際に使用する原料ガスには、シリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。成膜された膜の比誘電率は上記ＳｉＣ膜が５．０程度で形成することができる。
【００９９】
続いて、上記酸化防止膜１６上に層間絶縁膜５４を形成する。この層間絶縁膜５４は、例えば、多孔質（ポーラス）構造の無機絶縁膜５５と多孔質構造の有機絶縁膜５６との積層構造に形成する。まず、例えば多孔質を有する炭素含有酸化シリコン（ＳｉＯＣ）膜を例えば２５０ｎｍの厚さに堆積して多孔質を有する無機絶縁膜５５を形成する。続いて、例えば多孔質（ポーラス）構造のポリアリールエーテル膜を例えば２５０ｎｍの厚さに堆積して多孔質（ポーラス）構造の有機絶縁膜５６を形成する。さらに、層間絶縁膜５４上にハードマスク層２２を形成する。このハードマスク層２２は、例えば酸化シリコン（ＳｉＯ2）を１５０ｎｍの厚さに堆積して形成する。
【０１００】
上記ポリアリールエーテル膜は、前駆体をスピンコート法により塗布した後、３００℃〜４００℃のキュア処理を行って形成することができ、比誘電率は２．７程度でとなる。
【０１０１】
上記多孔質（ポーラス）構造の有機絶縁膜膜５６は、ここでは一例として、ダウケミカル（Dow Chemical）社製のPorous SiLK-Yを用いた。SiLK-Yの前駆体をスピンコート法により堆積した後、３００℃〜４００℃のキュア処理を行って形成した。比誘電率は２．３、平均ポアサイズは数ｎｍ程度である。
【０１０２】
上記ハードマスク層２２の酸化シリコン（ＳｉＯ2）膜は、例えばシリコン源としてモノシラン（ＳｉＨ4）を用い、酸化剤として一酸化二窒素（Ｎ2Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することができる。
【０１０３】
また、上記多孔質構造の炭素含有酸化シリコン（ＳｉＯＣ）膜は塗布およびキュアにより形成する。例えば、触媒化学社製のＮＣＳ（Nano Clustorering Silica）を塗布し、窒素雰囲気で３００℃〜４００℃のキュアを施すことにより形成することができる。このポーラスＬｏｗ−ｋ膜の比誘電率は２．３前後、平均ポアサイズは３ｎｍ以下である。また、ポーラスＬｏｗ−ｋ膜として、ＪＳＲ社のＬＫＤシリーズやその他のポーラスＭＳＱ〔ＭＳＱ：メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマＣＶＤ法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してＬｏｗ−ｋ膜の結合を整えることも可能である。
【０１０４】
上記層間絶縁膜５４に配線溝２３と接続孔２４とを形成する。この形成方法としては、上記層間絶縁膜５４に形成したハードマスク２２に配線溝パターンを開口した後、上記層間絶縁膜５４に接続孔を途中まで開口し、その後ハードマスク２２を用いて配線溝２３と接続孔２４を完全に開口する製造方法を用いる。この詳細な形成方法は、例えば特開２００４-６３８５９号公報に開示されている。なお、上記配線溝２３と上記接続孔２４の形成方法は種々の製造方法を用いることができる。また、接続孔２４は、上記酸化防止膜１６を貫通して第１配線１３に達するように形成される。
【０１０５】
次に、図７（２）に示すように、上記配線溝２３および接続孔２４の内面おおび上記ハードマスク２２上に保護絶縁膜６５を形成する。この保護絶縁膜６５は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば酸化シリコン（ＳｉＯ2）膜により形成される。その成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、シリコン源にはＴＥＯＳ（Tetraethyl orthosilicate Tetraethoxysilane）ガスを用い、酸化剤として一酸化二窒素（Ｎ2Ｏ）ガスを用いる。また成膜条件は、一例として、基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。このような条件で成膜して、厚さが２０ｎｍのＳｉＯ2膜を得た結果、その比誘電率は４前後であった。上記保護絶縁膜６５は上記ＳｉＯ2膜にはかかわらず、非多孔質構造のシリコン（Ｓｉ）−酸素（Ｏ）結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン（ＳｉＯＮ）膜、炭素含有酸化シリコン（ＳｉＯＣ）膜等を用いることも可能である。
【０１０６】
続いて、図７（３）に示すように、接続孔２４底部の保護絶縁膜６５を選択的に開口させる。この方法としては、例えばタンタル（Ｔａ）ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを１０００Ｗに設定し、ターゲットＤＣパワーを５ｋＷに設定し、アルゴン１００％の雰囲気とし、成膜雰囲気の圧力を例えば２６．７ｍＰａにて、タンタル（Ｔａ）の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して、所定時間の放電処理を施す。これにより、配線溝２３および接続孔２４上部や側壁部では保護絶縁膜６５が残存した状態を保ちながら、アスペクト比が高い接続孔２４底部では、膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜６５より第１配線１５まで接続孔２４を選択的に貫通させることができる。このとき、第１配線１５の一部がエッチングされる。
【０１０７】
次に、図７（４）に示すように、上記接続孔２４の底部を含む上記保護絶縁膜２５表面にバリアメタルを構成する金属元素を含むシード膜４１を形成する。このシード膜４１は、例えば銅−マンガン（Ｃｕ−Ｍｎ）膜を用い、例えば６０ｎｍの厚さに成膜される。このシード膜４１の成膜は、例えば、Ｃｕ−Ｍｎ膜はＣｕ−５wt％Ｍｎのターゲットをマグネトロンスパッタリング装置に設置し、アルゴン（Ａｒ）１００％の雰囲気下で基板温度をマイナス２０℃として、バイアススパッタリング法にて行った。また、上記接続孔２４の底部に形成された保護絶縁膜６５に開口を形成する工程と上記シード膜４１を形成する工程とはマグネトロンスパッタリング装置の同一チャンバ内で連続的に行うことができる。
【０１０８】
次いで、図８（５）に示すように、上記配線溝２３および接続孔２４の内部を埋め込むように、配線材料膜２８を堆積する。ここでは、配線材料膜２８には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。
【０１０９】
次に、図８（６）に示すように、熱処理を行う。この熱処理は、窒素（Ｎ2）雰囲気下にて２５０℃〜４００℃に設定して行う。この熱処理の結果、上記配線材料膜２８の銅膜（銅−マンガン膜も含む）中にドーピングされたマンガン（Ｍｎ）は保護絶縁膜６５側へ偏析、反応させられ、シリコン含有酸化マンガン膜からなるバリアメタル膜４２を自己形成する。上記シード膜４１を用いたバリアメタル膜４２の形成メカニズムについては、第６５回応用物理学会予稿集ｐ７１１，「銅配線における自己拡散バリア層形成のための新規合金元素」に開示されている。
【０１１０】
さらに堆積したバリアメタル膜４２、配線材料膜２８のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨（ＣＭＰ）法を用いる。このようにして、図８（７）に示すように、配線溝２３の内部にバリアメタル膜４２を介して配線材料膜２８からなる第２配線２９が形成されるとともに、上記接続孔２４の内部に自己形成バリア膜４２を介して上記第１配線１５と上記第２配線２９とを接続するもので配線材料膜２８からなるプラグ３０が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【０１１１】
また、上記第１配線１５と同様に、上記ハードマスク層２２上に酸化防止層３１を形成する。この酸化防止層３１は前記酸化防止膜１６と同様に、例えば炭化シリコン（ＳｉＣ）膜で形成される。
【０１１２】
本発明の半導体装置の第４の製造方法では、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように配線溝２３の内面および接続孔２４の側壁に保護絶縁膜６５を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜６５によって多孔質の低誘電率膜２１の孔がシールされる。このため保護絶縁膜６５表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜４１を用いたバリアメタル膜４２の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝２３や接続孔２４の内部への配線材料膜２８の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜２１を適用することと配線溝２３および接続孔２４の微細形成とを完全に両立させることが可能となる。また、保護絶縁膜６５によって多孔質の低誘電率膜２１からの脱ガスが抑制され、脱ガス等によるバリアメタル膜４２や配線材料膜２８の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【図面の簡単な説明】
【０１１３】
【図１】本発明の半導体装置に係る一実施の形態の第１例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態の第２例を示した製造工程断面図である。
【図４】本発明の半導体装置に係る一実施の形態の第２例を示した概略構成断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施の形態の第３例を示した製造工程断面図である。
【図６】本発明の半導体装置の製造方法に係る一実施の形態の第３例を示した製造工程断面図である。
【図７】本発明の半導体装置の製造方法に係る一実施の形態の第４例を示した製造工程断面図である。
【図８】本発明の半導体装置の製造方法に係る一実施の形態の第４例を示した製造工程断面図である。
【図９】従来の半導体装置の製造方法に係る一例を示した製造工程断面図である。
【符号の説明】
【０１１４】
１…半導体装置、２１…多孔質の低誘電率膜、２３…配線溝、２４…接続孔、２５…保護絶縁膜、２６…バリアメタル膜、２８…配線材料膜
【図１】
2007027347.tif 000003
【図２】
2007027347.tif 000004
【図３】
2007027347.tif 000005
【図４】
2007027347.tif 000006
【図５】
2007027347.tif 000007
【図６】
2007027347.tif 000008
【図７】
2007027347.tif 000009
【図８】
2007027347.tif 000010
【図９】
2007027347.tif 000011