(57)【要約】【課題】本発明は、従来技術の問題点及び短所を考慮してキャッピング膜の不良を改善することによってエッチング選択比が確保されながら漏洩抑制特性が向上してビアホール領域で発生する不良を防止する半導体素子の配線を提供する。本発明はまた、前記のような半導体素子の配線形成方法を提供する。【解決手段】二重キャッピング膜を有する半導体素子の配線及びその形成方法が提供される。本発明の一実施形態による半導体素子の配線は内部に溝を有する層間絶縁膜、前記溝内部に形成された金属層、前記金属層上部に位置した金属化合物層、前記層間絶縁膜上部に位置した第１障壁層、及び前記金属化合物層及び前記第１障壁層上部に位置した第２障壁層を含む。【選択図】図２
2007027769.tif 000002
【特許請求の範囲】
【請求項１】
内部に溝を有する層間絶縁膜と；
前記溝内部に形成された金属層と；
前記金属層上部に位置した金属化合物層と；
前記層間絶縁膜上部に位置した第１障壁層；及び
前記金属化合物層及び前記第１障壁層上部に位置した第２障壁層を含むことを特徴とする半導体素子の配線。
【請求項２】
前記金属層は銅（Ｃｕ）または銅合金を含むことを特徴とする請求項１に記載の半導体素子の配線。
【請求項３】
前記金属化合物層は銅（Ｃｕ）及びケイ素（Ｓｉ）を含んで構成されたことを特徴とする請求項１に記載の半導体素子の配線。
【請求項４】
前記金属化合物層は窒素（Ｎ）をさらに含むことを特徴とする請求項３に記載の半導体素子の配線。
【請求項５】
前記第１障壁層は１００Å厚さを有することを特徴とする請求項１に記載の半導体素子の配線。
【請求項６】
前記第１障壁層はシリコン窒化膜（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボン窒化膜（ＳｉＣＮ）のうちから選択されたいずれか一つ以上で構成されたことを特徴とする請求項１に記載の半導体素子の配線。
【請求項７】
前記第２障壁層は１００〜１０００Å厚さを有することを特徴とする請求項１に記載の半導体素子の配線。
【請求項８】
（ａ）基板上に層間絶縁膜を形成する段階と；
（ｂ）前記層間絶縁膜をエッチングして溝を形成する段階と；
（ｃ）前記溝が形成された結果物上に金属層を形成する段階と；
（ｄ）前記金属層が形成された結果物上に第１障壁層を形成する段階と；
（ｅ）前記第１障壁層が形成された結果物を熱処理して前記金属層の上部に金属化合物層を形成する段階と；
（ｆ）前記熱処理が完了した結果物上に第２障壁層を形成する段階を含むことを特徴とする半導体素子の配線形成方法。
【請求項９】
前記金属層を形成する段階は埋め込み（ｄａｍａｓｃｅｎｅ）工程を利用する段階を含むことを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１０】
前記段階（ｂ）と（ｃ）間に障壁金属層を形成する段階をさらに含むことを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１１】
前記第１障壁層はシリコン窒化膜（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボン窒化膜（ＳｉＣＮ）のうちから選択されたいずれか一つ以上に形成することを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１２】
前記熱処理する段階は２００℃〜６５０℃の温度範囲で行う段階を含むことを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１３】
前記熱処理段階は急速熱処理（ＲＴＡ）工程で行う段階を含むことを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１４】
前記熱処理段階は真空熱処理（Ｖａｃｕｕｍ  Ａｎｎｅａｌ）工程で行う段階を含むことを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１５】
前記熱処理段階はプラズマ熱処理工程で行う段階を含むことを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１６】
前記第２障壁層はシリコン窒化膜（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボン窒化膜（ＳｉＣＮ）のうちから選択されたいずれか一つ以上に形成することを特徴とする請求項８に記載の半導体素子の配線形成方法。
【請求項１７】
前記第２障壁層は１００〜１０００Åの厚さに形成することを特徴とする請求項１６に記載の半導体素子の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の配線及びその形成方法に係り、さらに詳細には層間絶縁層内部に形成されて障壁層で被覆されたシングルダマシン（Ｓｉｎｇｌｅ  ｄａｍａｓｃｅｎｅ）あるいはデュアルダマシン（Ｄｕａｌ  ｄａｍａｓｃｅｎｅ）配線及びその形成方法に関する。
【背景技術】
【０００２】
半導体素子の速度を向上させるためにゲート酸化膜の厚さを減らしてゲート長さを減少させることが要求されている。しかし、配線の抵抗と層間絶縁膜のキャパシタンスにより引き起こされるＲＣ遅延は素子の速度に否定的な影響を及ぼす。したがって、抵抗が小さな配線と誘電率が小さな層間絶縁膜を用いてＲＣ遅延を減少させるための努力が持続している。
【０００３】
従来では配線材料でアルミニウム（Ａｌ）を多く用いたが、アルミニウムに比べて優秀な特性を有した銅（Ｃｕ）が漸次集積回路に有用な配線材料と見なされている。例えば、銅の抵抗率はアルミニウムの１／２水準であって小さな幅で形成しても信号伝達速度を増加させることができる。また、電気移動（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）に対する抵抗が大きくて半導体素子の信頼性を向上させることができる。
【０００４】
ところが、銅はエッチングしにくい物質なので、希望する配線形状にパターニングしにくい。したがって、層間絶縁膜で配線形状の溝をあらかじめ形成した後に、溝の中を銅で充填してからＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等で層間絶縁膜と同じ平面になるように平坦化させるダマシン技法が使われる。特にビアホールとその上部に連結される導線トレンチ領域を絶縁層内に形成した後に、一回の銅蒸着で両領域を全て充填してから平坦化させるデュアルダマシン（ｄｕａｌ  ｄａｍａｓｃｅｎｅ）技法が広く利用されている。
【０００５】
図１は従来技術によりダマシン配線が形成された状態を示したものである。図１を参照すると、基板１００上に形成された層間絶縁膜１０１内に形成された溝の中を充填して、バリアメタル膜（ｂａｒｒｉｅｒ  ｍｅｔａｌ  ｌａｙｅｒ）（図示せず）で囲まれた金属層１０３が形成されていて、層間絶縁膜１０１と金属層１０３上にはキャッピング膜（ｃａｐｐｉｎｇ  ｌａｙｅｒ）１０５が塗布されている。ダマシン工程で銅ＣＭＰ後、金属層１０３上に蒸着するキャッピング膜１０５は銅に対する拡散防止特性が優秀でなければならず、金属層１０３上に形成される他の層間絶縁膜物質に対してエッチング選択比が優秀でなければならない。最近、低誘電物質（比誘電率が普通２〜４）が層間絶縁膜として使われながら、既存のキャッピング膜として広く利用されてきた窒化ケイ素とともにシリコンカーバイド等が利用される。シリコンカーバイドの場合、低誘電膜に対してエッチング選択比が優秀であって比誘電率が４〜５で窒化ケイ素に比べて低いのでＣＭＰ後キャッピング膜として非常に好適な特性を有する膜のうち一つである。しかしシリコンカーバイドはキャッピング膜として用いる場合、ＣＭＰ界面とシリコンカーバイド間の界面を介した漏洩（ｌｅａｋａｇｅ）抑制特性が窒化ケイ素よりは不良な短所がある。また、ビアホールが形成される部位に応力が集中して応力勾配が形成されるようになって、金属膜の結晶粒界面を介して空孔（Ｖａｃａｎｃｙ）またはストレスによるホール（Ｓｔｒｅｓｓ  ｉｎｄｕｃｅｄ  ｖｏｉｄ）等が形成されるようになり、これは結局電気的不良を誘発するようになる。一般的に、低誘電物質（Ｌｏｗ―Ｋ）の場合、多孔性性質及び機械的硬度が小さくて熱膨張係数が大きく、このような問題点が発生する頻度が大きくなる。
【特許文献１】米国特許第6,869,873号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、前述した従来技術の問題点及び短所を考慮してキャッピング膜の不良を改善することによってエッチング選択比が確保されながら、漏洩抑制特性が向上してビアホール領域で発生する不良を防止する半導体素子の配線を提供することにある。
【０００７】
本発明が解決しようとする他の技術的課題は前記のような半導体素子の配線形成方法を提供することにある。
【０００８】
本発明の技術的課題は以上で言及した技術的課題に制限されないし、言及されないまた他の技術的課題は下記の記載から当業者に明確に理解することができるものである。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明の一実施形態による半導体素子の配線は、内部に溝を有する層間絶縁膜、前記溝内部に形成された金属層、前記金属層上部に位置した金属化合物層、前記層間絶縁膜上部に位置した第１障壁層、及び前記金属化合物層及び前記第１障壁層上部に位置した第２障壁層を含む。
【００１０】
前記他の技術的課題を達成するための本発明の他の実施形態による半導体素子の配線形成方法は、基板上に層間絶縁膜を形成する段階、前記層間絶縁膜をエッチングして溝を形成する段階、前記溝が形成された結果物上に金属層を形成する段階、前記金属層が形成された結果物上に第１障壁層を形成する段階、前記第１障壁層が形成された結果物を熱処理して前記金属層の上部に金属化合物層を形成する段階及び前記熱処理が完了した結果物上に第２障壁層を形成する段階を含む。
【００１１】
このように用いることによって、その上にまた他の配線を形成するために層間絶縁膜を蒸着してエッチングする時に、エッチング選択比を確保することができて漏洩抑制特性の向上及びコンタクト領域における不良を改善するようになる。
【００１２】
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００１３】
以上、上述したように、本発明の一実施形態による半導体素子の配線は、金属化合物層を含む二重障壁層をダマシン配線の金属層のキャッピング膜として適用して漏洩抑制特性を向上させることができ、ストレス誘発性空孔及びホールによる不良特性を改善することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。本発明の目的及び利点は下記説明によりさらに明確に現われる。しかし、本発明の実施形態はいろいろな他の形態に変形されることができ、本発明の範囲が下で詳述する実施形態によって限定されることと解釈されてはならない。本発明の実施形態は、当業界で平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。同じ符号は始終同じ要素を意味する。ひいては、図面における多様な要素と領域は概略的に描かれたのである。したがって、本発明は添付した図面に描かれた相対的な大きさや間隔により制限されない。また、便宜上後述される説明は銅からなった配線に関連するが、アルミニウム、銀（Ａｇ）、金（Ａｕ）、銅等とこれらの合金をはじめとする全ての低抵抗導体にも適用されることができるという点は明らかである。
【００１５】
図２は本発明の一実施形態による半導体素子の配線を示す断面図である。
【００１６】
図２を参照すると、基板２００上に溝を有する層間絶縁膜２０１が具備される。ここで層間絶縁膜２０１上の溝には金属層２０７が形成される。
【００１７】
ここで、基板２００と層間絶縁膜２０１間にはポリシリコン、タングステン（Ｗ）、アルミニウム、銅等のような伝導性物質で形成された層または絶縁物質で形成された層がさらに介在されていることができる。
【００１８】
前述した層間絶縁膜２０１は複数個の絶縁膜で構成されることができる。絶縁膜は配線形状の溝を形成する酸化膜であって、ＲＣ遅延を減少させることができるように通常的に低誘電物質で形成することができる。例えば、ブラックダイアモンド、ＦＳＧ（Ｆｌｕｏｒｉｎｅ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＳｉＯＣ、ポリイミドまたはＳｉＬＫで形成することができるが、これに限られるのではない。
【００１９】
また、金属層２０７は銅または銅の合金とすることができるが、これに限られるのではない。銅合金とは銅内に微量のＣ、Ａｇ、Ｃｏ、Ｔａ、Ｉｎ、Ｓｎ、Ｚｎ、Ｍｎ、Ｔｉ、Ｍｇ、Ｃｒ、Ｇｅ、Ｓｒ、Ｐｔ、Ｍｇ、ＡｌまたはＺｒが混入されることができることを意味するが、これに限られるのではない。
【００２０】
また、図面で示さなかったが層間絶縁膜２０１の溝と金属層２０７間にはバリアメタル膜がさらに形成されることができる。バリアメタル膜は層間絶縁膜の溝を充填する金属原子が層間絶縁膜２０１に拡散することを防止する膜である。その厚さは２００ないし１０００Å程度に形成することができるが、望ましくは４５０Å程度に形成することができる。蒸着することができる膜質としてはチタン（Ｔｉ）、タンタル（Ｔａ）、タングステンまたはそれらの窒化物があり、例えば、ＴｉＮ、ＴａＮ、ＷＮがあり、ＴａＳｉＮ、ＷＳｉＮまたはＴｉＳｉＮ等も可能である。これら膜はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、またはスパッタリングのようなＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で蒸着することができる。
【００２１】
また、このようなバリアメタル膜上にはシード金属膜をさらに形成することができる。シード金属膜はメッキ層の均一性を増加させて初期核生成サイト役割をする。このようなシード金属膜の厚さは５００ないし２５００Å程度に形成することができ、望ましくは１５００Å程度に形成することができる。シード金属としては銅、金、銀、白金（Ｐｔ）、パラジウム（Ｐｄ）等を使うことができるがこれに限られない。
【００２２】
前述した金属層２０７の上部には金属化合物層４０１が具備されるが、このような金属化合物層５０１はその下部に形成された金属層２０７に対する一つの障壁層としての役割をする。ここで金属化合物層４０１は金属層２０７の金属性分とケイ素を含むことができ、窒素成分をさらに含むことができる。
【００２３】
また、層間絶縁膜２０１の上部には第１障壁層が形成される。この時第１障壁層は１００Å以下の厚さに形成されることができる。このような第１障壁層はシリコン窒化膜（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボン窒化膜（ＳｉＣＮ）等で構成されることができるが、これに限られるのではない。
【００２４】
このような金属化合物層４０１と第１障壁層の上部には第２障壁層がさらに具備される。この時、第２障壁層は１００〜１０００Å厚さとすることができる。このような第２障壁層はシリコン窒化膜（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボン窒化膜（ＳｉＣＮ）等で構成されることができるが、これに限られるのではない。このように、金属層２０７と層間絶縁膜２０１の上部は二重で障壁層が形成されている。
【００２５】
以下、本発明の一実施形態による半導体素子の配線形成方法に対して説明する。
【００２６】
図３ないし図９は本発明の一実施形態による半導体素子の配線形成方法を順次に示したものである。
【００２７】
まず図３に示したように、基板２００上に層間絶縁膜２０１ａを形成する。基板２００と層間絶縁膜２０１ａ間にはポリシリコン、タングステン（Ｗ）、アルミニウム、銅等のような伝導性物質で形成された層または絶縁物質で形成された層をさらに介在させることができる。ここで層間絶縁膜２０１ａは複数個の絶縁膜で構成されることができる。このような層間絶縁膜２０１ａは配線形状の溝を形成する酸化膜であって、ＲＣ遅延を減少させることができるように、通常、低誘電物質で形成する。例えば、ブラックダイアモンド、ＦＳＧ（Ｆｌｕｏｒｉｎｅ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＳｉＯＣ、ポリイミドまたはＳｉＬＫＴＭで形成することができるが、これに限られるのではない。
【００２８】
次に図４に示したように、層間絶縁膜２０１ａの一部をエッチングして配線形状の溝２０３を形成する。図面に示した配線形状はシングルダマシン配線形態で図示したがデュアルダマシン配線形態とすることもできる。この時、溝２０３が形成された結果物を洗浄した後に、その上にバリアメタル膜（図示せず）をさらに形成することができる。バリアメタル膜は溝２０３を充填する金属原子が層間絶縁膜２０１に拡散することを防止する膜である。このようなバリアメタル膜の厚さは２００ないし１０００Å程度に形成することができるが、望ましくは４５０Å程度に形成することができる。このようなバリアメタル膜で使われることができる膜質としてはチタン（Ｔｉ）、タンタル（Ｔａ）、タングステンまたはそれらの窒化物、例えば、ＴｉＮ、ＴａＮ、ＷＮがあり、ＴａＳｉＮ、ＷＳｉＮまたはＴｉＳｉＮ等も用いることができるが、これに限られるのではない。これら膜はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはスパッタリングのようなＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で蒸着することができる。
【００２９】
続けて図５に示したように、層間絶縁膜２０１に形成された溝２０３の中を埋め込んで層間絶縁膜２０１の上部を覆う金属層２０５を形成させる。この時金属層２０５は銅または銅合金とすることができるが、これに限られるのではない。ここで銅合金とは銅内に微量のＣ、Ａｇ、Ｃｏ、Ｔａ、Ｉｎ、Ｓｎ、Ｚｎ、Ｍｎ、Ｔｉ、Ｍｇ、Ｃｒ、Ｇｅ、Ｓｒ、Ｐｔ、Ｍｇ、ＡｌまたはＺｒが混入されることができることを意味する。
【００３０】
溝２０３内に銅のような金属層を充填することには、スパッタリングやＣＶＤがよく使われて、メッキ法（電気メッキ法と無電解メッキ法を含む）も用いることができる。メッキで形成する時にはシード金属膜（図示せず）を先にバリアメタル膜上に形成することによって、良好な結果を導くことができる。このようなシード金属膜はメッキ層の均一性を増加させて初期核生成サイトの役割をする。このようなシード金属膜の厚さは５００ないし２５００Å程度に形成することができ、望ましくは１５００Å程度に形成することができる。シード金属膜の蒸着は主にスパッタリングによるが、ＣＶＤで蒸着することができる。スパッタリング条件は例えば基板温度０℃、スパッタパワー２ｋＷ、圧力２ｍＴｏｒｒにしてターゲットと基板間の距離を６０ｍｍにすることができるが、これに限られるのではない。シード金属としては銅、金、銀、白金（Ｐｔ）、パラジウム（Ｐｄ）等を使うことができる。メッキで形成しようとする金属膜の種類と、メッキ法によって適切な種類のシード金属を選択して蒸着するようにする。メッキした直後の状態の銅層は非常に小さな大きさの粒子で構成されていてまばらな構造であるので、再結晶（ｒｅｃｒｙｓｔａｌｉｚａｔｉｏｎ）を介して粒成長をさせて抵抗率を減少させるためのアニーリング工程を行なうことが良い。
【００３１】
一方メッキ以外にスパッタリングまたはＣＶＤによっても銅で充填することができる。また、銅以外に配線として適切な抵抗を有した金属、例えば金、白金または銀を蒸着することができる。金属層全体は後続、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）マージンを確保しなければならないので溝深さに対し、通常０．２μｍ程度高く蒸着する。
【００３２】
次に図６に示したように、層間絶縁膜２０１の上面が露出するまで結果物上面をＣＭＰで平坦化させて層間絶縁膜２０１と実質的に同じ上面を有するダマシン配線形態の金属層２０７を形成する。金属層２０７を製造する過程で酸素を完全に遮断することは非常に難しくて、特に反応炉を利用する場合にさらに難しい。そして、ＣＭＰに使われるスラリーには普通酸素成分が含まれている。したがって、ほとんど常に銅層表面に薄いＣｕＯあるいはＣｕ２Ｏのように銅酸化膜が自然的に存在するようになる。この銅酸化膜を除去しないとその上に蒸着する膜との接着性が落ちつつ抵抗が高くなって信頼性側面で不利に作用する可能性が高い。
【００３３】
したがって、銅酸化膜はプラズマ処理を利用した還元により除去することができる。プラズマとしてはＡｒ、Ｈｅ、Ｈ２等を含んだガスにＲＦを適用したもの（すなわち、水素系プラズマ）を利用することができる。または、Ａｒ、Ｈｅ、ＮＨ３等を含んだガスにＲＦを適用したもの（すなわち、ＮＨ３を含むプラズマ）を利用することもできる。この時には配線金属層２０７表面が還元されると同時に表面窒化も可能になる。
【００３４】
次に図７に示したように、第１障壁層３０１ａを蒸着する。第１障壁層３０１ａは窒化ケイ素を用いて蒸着することができる。窒化ケイ素はＣＶＤで形成することもできるが、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）方法で形成することが望ましく、１００Å厚さ以下に形成することができる。窒化ケイ素層を形成する方法はプラズマ処理する段階とイン―シチュー（ｉｎ―ｓｉｔｕ）で遂行することができる。このようにすれば工程が簡単であるだけでなく、配線上に銅酸化膜が形成されることを防止することができる。ここで、窒化ケイ素膜質以外にもシリコンカーバイド（ＳｉＣ）またはシリコンカーボン窒化膜（ＳｉＣＮ）等を第１障壁層として利用することもできる。
【００３５】
次に図８に示したように、第１障壁層が蒸着された結果物を熱処理４００する。前記熱処理工程４００は通常の急速熱処理（ＲＴＡ）工程を用いることができ、真空熱処理（Ｖａｃｕｕｍ  ａｎｎｅａｌ）またはプラズマ熱処理工程等を利用することができる。また、前記熱処理工程４００は２００℃〜６５０℃の温度範囲で行うことができる。前記熱処理の結果、図８に示したように金属層２０７上部は既に蒸着されていた窒化ケイ素のような第１障壁層の成分と反応をしてシリサイド層と同じ金属化合物層４０１を形成するようになる。例えば、通常ＣｕＳｉＮの化合物がそれぞれの反応比で化合されて金属化合物層４０１を形成する。しかし層間絶縁膜２０１上部に位置していた第１障壁層（３０１ｂ）の場合は反応をしなくてそのまま残るようになって、以後に層間絶縁膜に対する障壁層としての役割をするようになる。
【００３６】
次に図９に示したように、第２障壁層５０１を蒸着する。前記第２障壁層の材質としては窒化ケイ素（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボン窒化膜（ＳｉＣＮ）等が使われることができる。第２障壁層５０１は第１障壁層形成工程と同じく形成することができる。望ましくは第１障壁層として窒化ケイ素膜を用いて第２障壁層としてシリコンカーバイド膜を用いる。このように窒化ケイ素とシリコンカーバイドの二重膜からなったキャッピング膜を形成する場合、漏洩に脆弱な部分は窒化ケイ素膜が補完してくれると同時に、エッチング選択比を有する部分はシリコンカーバイドを用いるようになるので、漏洩抑制特性及びエッチング選択比の両側面を全て満足させることができるようになる。
【００３７】
このように形成された金属化合物層と第２障壁層を具備する金属層上に形成されたコンタクト領域は、下部金属層と接触する所に金属化合物（Ｍｅｔａｌ  ｓｉｌｉｃｉｄｅ）が形成されていてストレス誘発性空孔（Ｖａｃａｎｃｙ）及びホール（Ｖｏｉｄ）による不良誘発を防止することができるようになる。
【００３８】
以上特定実施形態に関して説明したが、本発明は前記実施形態に限定されないし、本発明の技術的思想内において当分野で通常の知識を有する者によっていろいろな多くの修正及び変形が可能なことは明白である。したがって、本発明の範ちゅうは添付された請求範囲及びそれらの等価物により決まらなければならない。
【００３９】
以上添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できるということを理解することができる。それゆえ、以上で記述した実施形態は全ての面で例示的なものであって限定的でないことを理解しなければならない。
【産業上の利用可能性】
【００４０】
本発明の配線及び配線形成方法が適用される素子は高集積回路半導体素子、プロセッサ、ＭＥＭ’ｓ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ）素子、光電子（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ）素子、ディスプレイ素子（ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）等の微細電子素子である。特に、本発明のデュアルダマシン配線製造方法は高速特性が要求されるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＣＰＵとＤＳＰの組合、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ロジック素子、ＳＲＡＭ等にさらに有用であることである。
【図面の簡単な説明】
【００４１】
【図１】従来技術による半導体素子の配線を示した断面図である。
【図２】本発明の一実施形態による半導体素子の配線を示した断面図である。
【図３】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【図４】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【図５】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【図６】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【図７】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【図８】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【図９】本発明の一実施形態による半導体素子の配線形成方法を順次に示した断面図である。
【符号の説明】
【００４２】
１００、２００  基板
１０１、２０１ａ、２０１  層間絶縁膜
１０３、２０７  金属層
１０５  キャッピング膜
３０１ａ、３０１ｂ  第１障壁層
４００  熱処理
４０１  金属化合物層
５０１  第２障壁層
【図１】
2007027769.tif 000003
【図２】
2007027769.tif 000004
【図３】
2007027769.tif 000005
【図４】
2007027769.tif 000006
【図５】
2007027769.tif 000007
【図６】
2007027769.tif 000008
【図７】
2007027769.tif 000009
【図８】
2007027769.tif 000010
【図９】
2007027769.tif 000011