(57)【要約】      （修正有）【課題】温度依存性に対する製造ばらつきの影響を低減し半導体基板上に搭載できる温度検知装置を提供する。【解決手段】周囲温度に応じて印加電圧が変化する第１の温度検出素子Ｄ１と、Ｔｒ２及びＴｒ３からなり定電流源ＤＴｒ１から第１の温度検出素子Ｄ１に供給される電流に応じた電流を出力する第１のカレントミラー回路と、周囲温度に応じて印加電圧が変化する第２の温度検出素子Ｄ２と、Ｔｒ２及びＴｒ３からなる第１のカレントミラー回路から第１の抵抗Ｒ１を通して第２の温度検出素子Ｄ２に供給される電流に応じた電流を生成するＴｒ４及びＴｒ５からなる第２のカレントミラー回路と、Ｔｒ４及びＴｒ５からなる第２のカレントミラー回路で生成された電流に応じた電圧を発生する第２の抵抗Ｒ２と、第１の温度検出素子Ｄ１の印加電圧と第２の抵抗Ｒ２の印加電圧との差を検出する温度検知回路１１１とで構成する。【選択図】図１
2007318028.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成され、周囲温度に応じた出力信号を出力する温度検知装置において、
定電流を生成する定電流源と、
前記定電流源で生成された電流が供給され、周囲温度に応じて印加電圧が変化する第１の温度検出素子と、
前記定電流源から前記第１の温度検出素子に供給される電流に応じた電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路から出力された電流が供給される第１の抵抗と、
前記第１のカレントミラー回路から前記第１の抵抗を通して電流が供給され、周囲温度に応じて印加電圧が変化する第２の温度検出素子と、
前記第１のカレントミラー回路から前記第２の温度検出素子に供給される電流に応じた電流を出力する第２のカレントミラー回路と、
前記第２のカレントミラー回路から電流が供給され、前記第２のカレントミラー回路から供給された電流に応じた電圧を発生する第２の抵抗と、
前記第１の温度検出素子の印加電圧と前記第２の抵抗の印加電圧との差に応じて温度検出を行う温度検知回路とを有することを特徴とする温度検知装置。
【請求項２】
前記第１の温度検出素子と前記第２の温度検出素子、及び、前記第１の抵抗と前記第２の抵抗とは、同等の温度特性を有することを特徴とする請求項１記載の温度検知装置。
【請求項３】
前記第１の温度検出素子及び前記第２の温度検出素子は、ｐ型基板上に形成されたｎ型ウェル領域と、
前記ｎ型ウェル領域上に形成されたｐ型拡散領域とから構成され、
前記ｐ型拡散領域をアノードとし、前記第１のカレントミラー回路又は前記第１の抵抗に接続し、前記ｎ型ウェル領域をカソードとして接地した構成とされていることを特徴とする請求項１記載の温度検知装置。
【請求項４】
前記定電流源は、ディプレッション型ＭＯＳ電界効果トランジスタから構成され、
前記第１のカレントミラー回路及び前記第２のカレントミラー回路は、エンハンスメント型ＭＯＳ電界効果トランジスタから構成されていることを特徴とする請求項１記載の温度検知装置。
【請求項５】
前記温度検知回路は、コンパレータから構成されており、
前記コンパレータは、前記定電流源で生成された定電流に応じて内部電流源を動作させることを特徴とする請求項４記載の温度検知装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は温度検知装置に係り、特に、半導体基板に形成され、周囲温度に応じた出力信号を出力する温度検知装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の分野では回路の高集積化に伴って多くの熱が発生する。このため、熱から回路を保護するため、温度が所定の温度になったときに回路の動作を停止させる加熱保護回路が搭載されている（例えば、特許文献１参照）。
【０００３】
このような半導体集積回路の加熱保護回路において、周辺温度検出する温度検知回路としては、従来、バイポーラトランジスタを使ったバンドギャップ回路あるいはダイオードを用いた回路が知られている。
【０００４】
一方、近年、半導体集積回路は、バイポーラトランジスタに比べて消費電力を低減できるＭＯＳトランジスタにより構成されるようになってきている。ＭＯＳトランジスタを用いた半導体集積回路では、プロセスを効率化するために、温度検知回路もＭＯＳトランジスタで構成する必要があった（例えば、特許文献２、３参照）。
【特許文献１】特開平７−１３６４３号公報
【特許文献２】特開２００２−１０８４６５号公報
【特許文献３】特開２００５−１２２７５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ＭＯＳトランジスタを用いた温度検知回路では、温度依存性に対する製造ばらつきの影響が大きく、温度検知用のダイオード、抵抗素子をレーザトリミングなどで調整する必要があった。このため、調整用のダイオードや抵抗素子を搭載する必要があり、面積効率が悪くなる。また、調整作業が必要であり、製造効率も悪くなるなどの問題点があった。
【０００６】
本発明は上記の点に鑑みてなされたもので、温度依存性に対する製造ばらつきの影響を低減できる温度検知装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板に形成され、周囲温度に応じた出力信号を出力する温度検知回路において、定電流を生成する定電流源（ＤＴｒ１）と、定電流源（ＤＴｒ１）で生成された電流が供給され、周囲温度に応じて印加電圧が変化する第１の温度検出素子（Ｄ１）と、定電流源（ＤＴｒ１）から第１の温度検出素子（Ｄ１）に供給される電流に応じた電流を出力する第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）と、第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）から出力された電流が供給される第１の抵抗（Ｒ１）と、第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）から第１の抵抗（Ｒ１）を通して電流が供給され、周囲温度に応じて印加電圧が変化する第２の温度検出素子（Ｄ２）と、第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）から第２の温度検出素子（Ｄ２）に供給される電流に応じた電流を生成する第２のカレントミラー回路（Ｔｒ４、Ｔｒ５）と、第２のカレントミラー回路（Ｔｒ４、Ｔｒ５）から電流が供給されており、第２のカレントミラー回路（Ｔｒ４、Ｔｒ５）で生成された電流に応じた電圧を発生する第２の抵抗（Ｒ２）と、第１の温度検出素子（Ｄ１）の印加電圧と第２の抵抗（Ｒ２）の印加電圧との差に応じて温度検出を行う温度検出回路（１１１）とを有することを特徴とする。
【０００８】
第１の温度検出素子（Ｄ１）と第２の温度検出素子（Ｄ２）、及び、第１の抵抗（Ｒ１）と第２の抵抗（Ｒ２）とは、同等の温度特性を有することを特徴とする。
【０００９】
第１の温度検出素子（Ｄ１）及び第２の温度検出素子（Ｄ２）は、ｐ型基板（１２１）上に形成されたｎ型ウェル領域（１２２）と、ｎ型ウェル領域（１２２）上に形成されたｐ型拡散領域（１２３）とから構成され、ｐ型拡散領域（１２３）をアノードとし、第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）又は第１の抵抗（Ｒ１）に接続し、ｎ型ウェル領域（１２２）をカソードとして接地した構成とされていることを特徴とする。
【００１０】
定電流源（ＤＴｒ１）は、ディプレッション型ＭＯＳ電界効果トランジスタから構成され、第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）及び第２のカレントミラー回路（Ｔｒ４、Ｔｒ５）は、エンハンスメント型ＭＯＳ電界効果トランジスタから構成されていることを特徴とする。
【００１１】
温度検出回路（１１１）は、コンパレータ（ＣＯＭ１）を有し、コンパレータ（ＣＯＭ１）は定電流源（ＤＴｒ１）で生成された定電流に応じて内部電流源を動作させることを特徴とする。
【００１２】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲の記載が限定されるものではない。
【発明の効果】
【００１３】
本発明によれば、第１の温度検出素子と第２の温度検出素子、及び、第１の抵抗と第２の抵抗、並びに、第１及び第２のカレントミラー回路によりペアを構成できるため、温度依存性に対する素子のばらつきの影響を相殺できるため、正確な温度検出を行うことができる。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の一実施例の回路構成図を示す。
【００１５】
本実施例の温度検知装置１００は、ｐ型半導体基板上に他の回路とともに形成されている。
【００１６】
ディプレッション形ｎチャネルＭＯＳ電界効果トランジスタＤＴｒ１、エンハンスメント形ｎチャネルＭＯＳ電界効果トランジスタＴｒ２、Ｔｒ３、エンハンスメント形ｐチャネルＭＯＳ電界効果トランジスタＴｒ４、Ｔｒ５、ダイオードＤ１、Ｄ２、抵抗Ｒ１、Ｒ２、温度検知回路１１１から構成されている。
【００１７】
トランジスタＤＴｒ１は、定電流源を構成しており、ドレインに電源電圧ＶDDが印加され、ソースとゲートとが短絡された構成とされており、ソースから定電流を出力する。トランジスタＤＴｒ１で生成された定電流は、トランジスタＴｒ２のドレイン及びゲートとトランジスタＴｒ３のゲートに供給される。
【００１８】
トランジスタＴｒ２は、トランジスタＴｒ３とともに第１のカレントミラー回路を構成している。トランジスタＴｒ２はドレインがそれ自身のゲート及びトランジスタＤＴｒ１のソース及びゲート、並びに、トランジスタＴｒ３のゲートに接続されている。
【００１９】
トランジスタＴｒ２は、トランジスタＤＴｒ１のソースから供給される定電流に応じた電流をダイオードＤ１に供給する。
【００２０】
ダイオードＤ１は、第１の温度検出素子を構成しており、アノードがトランジスタＴｒ２のソースに接続され、カソードが接地されている。ダイオードＤ１は、周囲温度に応じて印加電圧が変化する。
【００２１】
図２はダイオードＤ１の構成図を示す。図２はダイオードＤ１を半導体基板に搭載したときの断面図を示している。
【００２２】
ダイオードＤ１は、ｐ型半導体基板１２１上に形成されたｎ型ウェル領域１２２と、ｎ型ウェル領域１２２上に形成されたｐ型拡散領域１２３から構成されている。
【００２３】
ダイオードＤ１は、ｐ型拡散領域１２３がアノードとされ、第１のカレントミラー回路を構成するトランジスタＴｒ２のソースに接続されている。また、ダイオードＤ１は、ｎ型ウェル領域１２２がカソードとされ、接地されている。トランジスタＴｒ２のソースとダイオードＤ１のアノードとの接続点は、温度検知回路１１１に接続されている。
【００２４】
トランジスタＴｒ３は、ドレインがトランジスタＴｒ４のドレイン及びゲートに接続され、ソースが抵抗Ｒ１の一端に接続され、トランジスタＴｒ２とともに、第１のカレントミラー回路を構成している。トランジスタＴｒ３は、トランジスタＴｒ２のドレイン電流に応じた電流をドレインから引き込み、ソースから抵抗Ｒ１に供給する。
【００２５】
抵抗Ｒ１は、第１の抵抗であり、一端がトランジスタＴｒ３のソースに接続され、他端がダイオードＤ２のアノードに接続されている。ダイオードＤ２は、第２の温度検出素子を構成しており、アノードが抵抗Ｒ１の一端に接続され、カソードは接地されている。
【００２６】
なお、ダイオードＤ２は、その構成は図２に示すダイオードＤ１と同様な構成とされている。このとき、ダイオードＤ２は、ダイオードＤ１と同じプロセスで作成されるため、ダイオードＤ１と同等の温度特性を持つことになる。
【００２７】
トランジスタＴｒ４は、ソースに電源電圧ＶDDが印加されており、ドレインがそれ自身のゲート及びトランジスタＴｒ３のドレイン並びにトランジスタＴｒ５のゲートに接続されており、トランジスタＴｒ５とともに第２のカレントミラー回路を構成している。トランジスタＴｒ４は、トランジスタＴｒ３のドレイン電流に応じた電流を電源電圧ＶDDから引き込む。
【００２８】
トランジスタＴｒ５は、ソースに電源電圧ＶDDが印加され、ドレインに抵抗Ｒ２の一端が接続されており、トランジスタＴｒ４とともに第２のカレントミラー回路を構成している。トランジスタＴｒ５は、トランジスタＴｒ４のドレイン電流に応じた電流をドレインから出力し、抵抗Ｒ２の一端に供給する。
【００２９】
抵抗Ｒ２は、第２の抵抗を構成しており、一端がトランジスタＴｒ５のドレインに接続され、他端が接地されている。抵抗Ｒ２は、トランジスタＴｒ５のドレインに電流に応じた電圧をその両端に発生する。このとき、抵抗Ｒ２は、抵抗Ｒ１と同じプロセスで作成されるため、抵抗Ｒ１と同等の温度特性を持っている。なお、トランジスタＴｒ５のドレインと抵抗Ｒ２の一端との接続点は、温度検知回路１１１に接続されている。
【００３０】
温度検知回路１１１は、コンパレータＣＯＭ１、トランジスタＴｒ６から構成されている。
【００３１】
コンパレータＣＯＭ１は、非反転入力端子にトランジスタＴｒ２のソースとダイオードＤ１のアノードとの接続点の電位Ｖａが印加され、反転入力端子にトランジスタＴｒ５のドレインと抵抗Ｒ２の一端との接続点の電位をＶｂが印加されている。コンパレータＣＯＭ１は電位Ｖａが電位Ｖｂより小さいときに出力をローレベルとし、電位Ｖａが電位Ｖｂより大きいときに出力をハイレベルとする。
【００３２】
コンパレータＣＯＭ１の出力は、トランジスタＴｒ６のゲートに供給される。トランジスタＴｒ６はエンハンスメント型ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソースに電源電圧ＶDDが印加され、ドレインは出力制御用トランジスタＴｒ７のゲートに接続されている。
【００３３】
トランジスタＴｒ６は、コンパレータＣＯＭ１の出力がハイレベルのときにオフし、コンパレータＣＯＭ１の出力がローレベルのときにオンし、出力制御用トランジスタＴｒ７のゲートをハイレベルとする。出力制御用トランジスタＴｒ７は、エンハンスメント型ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソースに電源電圧ＶDDが印加され、ドレインは抵抗Ｒ３を介して接地されている。出力制御用トランジスタＴｒ７はトランジスタＴｒ６がオフのときにオンし、トランジスタＴｒ６がオンのときにオフする。トランジスタＴｒ６のドレインと出力制御用トランジスタＴｒ７との接続点が温度検出出力端子Ｔoutとされる。
【００３４】
温度検出出力端子Ｔoutは、デバイス温度が所定の温度Ｔ０より高くなり、電位Ｖａが電位Ｖｂより小さくなり、コンパレータＣＯＭ１の出力がローレベルとなることにより、トランジスタＴｒ６がオン、出力制御用トランジスタＴｒ７がオフとなる。また、温度検出出力端子Ｔoutは、デバイス温度が所定の温度Ｔ０より低くなり、電位Ｖａが電位Ｖｂより大きく、コンパレータＣＯＭ１の出力がハイレベルとなることにより、トランジスタＴｒ６がオフ、出力制御用トランジスタＴｒ７がオンして出力トランジスタとしての役割をはたすようになる。
【００３５】
温度検出出力端子Ｔoutの出力は、同じ半導体基板上の回路に供給される。温度検出出力端子Ｔoutが接続される回路は、例えば、温度検出出力端子Ｔoutがハイレベルになると、回路の消費電力を低減することによって基板温度が低下するように制御する。
【００３６】
図３は本発明の一実施例の動作説明図を示す。
【００３７】
ダイオードＤ１は、負の温度特性（略−２ｍＶ／Ｃ°）を持っており、これによって、電位Ｖａは図３に示すように温度に応じて減衰する負の温度特性を示す。また、ダイオードＤ２はダイオードＤ１と同様に負の温度特性を持っており、電位ＶｂはダイオードＤ２に流れる電流を折り返した電流に応じた電位となる。このとき、電流は抵抗Ｒ１によって制限させているので、図３に示すように電位Ｖａとは傾きが異なり、緩やかであり、温度に応じて増加する正の温度特性を持つことになる。このため、電位Ｖａと電位Ｖｂとの差により温度を検知することが可能となっている。
【００３８】
電位Ｖａの特性と電位Ｖｂの特性は、温度Ｔ０で交差している。本実施例の温度検知回路１１１は、デバイス温度がこの温度Ｔ０より高い温度では温度検出出力端子Ｔoutはハイレベルとなり、出力制御用トランジスタＴｒ７をオフする。
【００３９】
このとき、ダイオードＤ１、Ｄ２、抵抗Ｒ１、Ｒ２、トランジスタＴｒ２、Ｔｒ３；Ｔｒ４、Ｔｒ５はペアをなしており、かつ、同一プロセスによって作成されているため、ばらつきが互いに相殺され、電位Ｖａと電位Ｖｂとは温度依存性に対する製造ばらつきの影響を低減できる。
【００４０】
例えば、図３に示すように電位Ｖａが破線で示すようにばらついたとき、電位Ｖｂも破線で示すようにばらつき、また、図３に示すように電位Ｖａが一点鎖線で示すようにばらついたとき、電位Ｖｂも一点鎖線で示すようにばらつくので、実線の検出温度Ｔ０と同じ温度Ｔ０で温度検出を行える。
【００４１】
本実施例によれば、温度依存性に対する製造ばらつきを小さくできる。また、ダイオードＤ１、Ｄ２を図２に示すような構造とし、図１に示すようにカソードを接地する構成とすることにより、図２に示す寄生トランジスタ１２４が動作することを防止できる。
【００４２】
図４は本発明の一実施例の変形例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００４３】
本変形例は、トランジスタＤＴｒ１のソース及びドレインと、トランジスタＴｒ２のドレイン及びゲートと、トランジスタＴｒ３のゲートとの接続点の電位ＶrefをコンパレータＣＯＭ１の電流源の駆動源として用いている。
【００４４】
コンパレータＣＯＭ１は、トランジスタＴｒ１１〜Ｔｒ１９から構成されている。トランジスタＴｒ１１、Ｔｒ１２は差動トランジスタを構成しており、電位Ｖａ、Ｖｂに応じた電流をトランジスタＴｒ１３、Ｔｒ１４から引き込む。トランジスタＴｒ１３及びＴｒ１４はカレントミラー回路を構成しており、トランジスタＴｒ１２から引き込まれる電流に応じた電流をトランジスタＴｒ１１に供給する。
【００４５】
トランジスタＴｒ１５は、定電流源であり、トランジスタＴｒ１１及びトランジスタＴｒ１２から定電流を引き込んでいる。トランジスタＴｒ１５のゲートには、トランジスタＤＴｒ１のソース及びドレインと、トランジスタＴｒ２のドレイン及びゲートと、トランジスタＴｒ３のゲートとの接続点の電位Ｖrefが印加されており、電流源となるトランジスタＴｒ１５は、電位Ｖrefによって駆動される。
【００４６】
トランジスタＴｒ１６〜Ｔｒ１９は、コンパレータＣＯＭ１の出力段の回路を構成しており、トランジスタＴｒ１３とトランジスタＴｒ１１との接続点が差動出力として供給されている。トランジスタＴｒ１６、Ｔｒ１７は、ソースフォロワ回路を構成しており、トランジスタＴｒ１７は定電流源を構成しており、トランジスタＴｒ１６から定電流を引き込む。このとき、トランジスタＴｒ１７のゲートには、トランジスタＤＴｒ１のソース及びドレインと、トランジスタＴｒ２のドレイン及びゲートと、トランジスタＴｒ３のゲートとの接続点の電位Ｖrefが印加されており、電流源となるトランジスタＴｒ１７は、電位Ｖrefによって駆動される。
【００４７】
なお、トランジスタＴｒ１８、Ｔｒ１９はインバータを構成しており、トランジスタＴｒ１６、Ｔｒ１７の出力を反転してコンパレータＣＯＭ１の出力として出力する。
【００４８】
本変形例によれば、コンパレータＣＯＭ１の電流源を駆動するための電位を生成する回路を別に設ける必要がないので、構成を簡略化できる。
【００４９】
なお、本発明は、上記実施例に限定されるものではなく、本発明の要旨を逸脱することなく、種々の変形例が考えられる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施例の回路構成図である。
【図２】ダイオードＤ１の構成図である。
【図３】本発明の一実施例の動作説明図である。
【図４】本発明の一実施例の変形例の回路構成図である。
【符号の説明】
【００５１】
１００  温度検知装置
１１１  温度検知回路
ＤＴｒ１  ディプレッション型ｎチャネルＭＯＳ電界効果トランジスタ
Ｔｒ２、Ｔｒ３  エンハンスメント型ｎチャネルＭＯＳ電界効果トランジスタ
Ｔｒ４、Ｔｒ５  エンハンスメント型ｐチャネルＭＯＳ電界効果トランジスタ
Ｄ１、Ｄ２  ダイオード、Ｒ１、Ｒ２  抵抗
【図１】
2007318028.tif 000003
【図２】
2007318028.tif 000004
【図３】
2007318028.tif 000005
【図４】
2007318028.tif 000006