(57)【要約】【課題】相展開駆動方式を採用する場合において表示品位の低下を抑える。【解決手段】画素１１０は、走査線１１２と４列毎にブロック化されたデータ線１１４とに対応して設けられ、各々は、走査線が選択されたときの、データ線１１４にサンプリングされたデータ信号で指定された階調となる。ローテーション回路１７０は、選択された走査線１１２と、選択されたブロックに属するデータ線１１４とに対応する４個の画素に対応するデータ信号を入力するとともに、入力した４個の画素に対応するデータ信号を、制御信号Ａ１、Ａ０で規定される対応関係で４本の画像信号線１７１に供給する。４本の画像信号線１７１に供給されたデータ信号は、サンプリング信号にしたがって１つのブロックに属する４列のデータ線１１４にサンプリングスイッチによってサンプリングされる。【選択図】図２
2007017947.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線とｍ（ｍは２以上の整数）列毎にブロック化された複数のデータ線とに対応して設けられ、各々は、走査線が選択されたときの、データ線にサンプリングされたデータ信号で指定された階調となる画素と、
水平走査期間においていずれか１行の走査線を選択する走査線駆動回路と、
前記水平走査期間にわたって各ブロックを順番に選択するためのサンプリング信号を出力するサンプリング信号出力回路と、
選択された走査線と、選択されたブロックに属するデータ線とに対応するｍ個の画素に対応するデータ信号を入力するとともに、入力したｍ個の画素に対応するデータ信号を、所定の１以上の制御信号で規定される対応関係でｍ本の画像信号線に分配するローテーション回路と、
前記データ線の各々に設けられ、前記ｍ本の画像信号線に分配されたデータ信号を、前記サンプリング信号にしたがって１つのブロックに属するｍ列のデータ線にサンプリングするサンプリングスイッチと、
を具備することを特徴とする電気光学装置。
【請求項２】
前記ローテーション回路は、
前記１以上の制御信号における論理レベルのｍ通りの組み合わせを検出するデコーダと、
前記ｍ個の画素に対応するデータ信号を、異なるｍ通りで、ｍ本の画像信号線に分配するマルチプレクサであって、前記デコーダによる検出結果に応じて分配するマルチプレクサと、
を有することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記マルチプレクサは、ｍ×ｍ個のトランスミッションゲートを有する
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記トランスミッションゲートは、ｐまたはｎチャネル型トランジスタ、もしくは、ｐおよびｎチャネルのトランジスタの並列接続である
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記１以上の制御信号で規定される対応関係は、予め定められた規則で変化する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項６】
前記１以上の制御信号で規定される対応関係は、ランダムに変化する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項７】
前記ｍ本の画像信号線が配列する両側にそれぞれダミーの画像信号線を設けた
ことを特徴とする請求項１に記載の電気光学装置。
【請求項８】
複数の走査線とｍ（ｍは２以上の整数）列毎にブロック化された複数のデータ線とに対応して設けられ、各々は、走査線が選択されたときの、データ線にサンプリングされたデータ信号で指定された階調となる画素を有する電気光学装置の駆動方法であって、
水平走査期間においていずれか１行の走査線を選択し、
前記水平走査期間にわたって各ブロックを順番に選択するためのサンプリング信号を出力し、
選択した走査線と、選択したブロックに属するデータ線とに対応するｍ個の画素に対応するデータ信号を入力するとともに、入力したｍ個の画素に対応するデータ信号を、所定の１以上の制御信号で規定される対応関係でｍ本の画像信号線に分配し、
前記ｍ本の画像信号線に分配されたデータ信号を、前記サンプリング信号にしたがって１つのブロックに属するｍ列のデータ線にサンプリングする
ことを特徴とする電気光学装置の駆動方法。
【請求項９】
請求項１乃至７のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる相展開したデータ信号をサンプリングしたときの表示品位の低下を抑える技術に関する。
【背景技術】
【０００２】
近年では、液晶などの表示パネルを用いて小型縮小画像を形成するとともに、この小型縮小画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から画像データ（または画像信号）の供給を受ける。この画像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素を垂直および水平走査した形式で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線を１行ずつ所定の順番に選択するとともに、１行の走査線が選択される期間において１列ずつデータ線を順番に選択して、画像データを液晶の駆動に適するように変換したデータ信号を、選択したデータ線に供給する、という点順次方式で駆動するのが一般的であった。
【０００３】
一方、最近では、ハイビジョンなどのように表示画像の高精細化が進行している。高精細化は、走査線の行数およびデータ線の列数を増加させることによって達成することができるが、フレーム周波数は固定であるので、走査線行数の増加によって１水平走査期間が短縮し、さらに、点順次方式では、データ線列数の増加によって、データ線の選択期間も短縮する。このため、点順次方式では、高精細化が進行するにつれてデータ線にデータ信号を供給する時間を充分に確保できなくなって、画素への書き込みが不十分となり始めた。
そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された（特許文献１参照）。この相展開駆動は、データ線を予め定められた列毎に、例えば４列毎（特許文献１では６列毎）にブロック化し、１水平走査期間においてブロックを１つずつ所定の順番で選択するとともに、選択したブロックに属する４列のデータ線に、時間軸に対し４倍に伸長したデータ信号をそれぞれに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供給する時間を、点順次方式と比較して、この例では４倍確保することができるので、高精細化に適している、と考えられている。
【特許文献１】特開２０００−１１２４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このような相展開駆動方式では、データ信号を時間軸に４倍に伸長する構成に起因して、縦スジ状のムラ、すなわち、１ブロックに相当する４列毎に画素の階調が微妙に異なってしまう現象が発生して、表示品位の低下が目立つようになった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、相展開駆動方式を採用する場合において、表示品位の低下を抑えることが可能な電気光学装置、駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明にあっては、複数の走査線とｍ（ｍは２以上の整数）列毎にブロック化された複数のデータ線とに対応して設けられ、各々は、走査線が選択されたときの、データ線にサンプリングされたデータ信号で指定された階調となる画素と、水平走査期間においていずれか１行の走査線を選択する走査線駆動回路と、前記水平走査期間にわたって各ブロックを順番に選択するためのサンプリング信号を出力するサンプリング信号出力回路と、選択された走査線と、選択されたブロックに属するデータ線とに対応するｍ個の画素に対応するデータ信号を入力するとともに、入力したｍ個の画素に対応するデータ信号を、所定の１以上の制御信号で規定される対応関係でｍ本の画像信号線に分配するローテーション回路と、前記データ線の各々に設けられ、前記ｍ本の画像信号線に分配されたデータ信号を、前記サンプリング信号にしたがって１つのブロックに属するｍ列のデータ線にサンプリングするサンプリングスイッチと、を具備することを特徴とする。
この構成によれば、データ信号の供給経路におけるインピーダンスに差があっても、入力したｍ個の画素に対応するデータ信号と、これを供給するｍ本の画像信号線との対応関係の変更によって、当該差の影響を少なくすることができる。
【０００６】
本発明において、前記ローテーション回路は、前記１以上の制御信号における論理レベルのｍ通りの組み合わせを検出するデコーダと、前記ｍ個の画素に対応するデータ信号を、異なるｍ通りで、ｍ本の画像信号線に分配するマルチプレクサであって、前記デコーダによる検出結果に応じて分配するマルチプレクサと、を有する構成が好ましい。
この構成において、前記マルチプレクサは、ｍ×ｍ個のトランスミッションゲートを有する構成としても良い。前記トランスミッションゲートは、ｐまたはｎチャネル型トランジスタ、もしくは、ｐおよびｎチャネルのトランジスタの並列接続としても良い。
また、本発明において、前記１以上の制御信号で規定される対応関係は、予め定められた規則で変化する構成としても良いし、ランダムに変化する構成としても良い。
一方、前記ｍ本の画像信号線が配列する両側にそれぞれダミーの画像信号線を設けた構成としても良い。
くわえて、本発明は、電気光学装置のほか、電気光学装置の駆動方法としても、さらには、電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と表示パネル１００とに大別される。このうち、処理回路５０は、表示パネル１００の動作等を制御する回路であって、プリント基板に実装された回路モジュールであり、表示パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
【０００８】
処理回路５０は、さらに、走査制御回路５２、Ｓ／Ｐ変換回路３２０、チャネル分配回路３２５、Ｄ／Ａ変換回路群３３０および極性反転回路３４０に分けられる。
Ｓ／Ｐ変換回路３２０は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号Ｄｃｌｋに同期して上位装置（図示省略）から供給される画像データＶｉｎを、図６に示されるように、時間軸に４倍に伸長するとともに、画像データＶｄ１〜Ｖｄ４に分配し、４画素分について位相を揃えて出力するものである。
ここで、画像データＶｉｎは、画素の階調（明るさ）を指定するディジタルデータである。詳細には、ある水平有効走査期間においては、選択された行に位置するとともに、１、２、３、４、５、６、７、８、９、１０、１１、１２、…１１４９、１１５０、１１５１、１１５２列目の画素の画像データがドットクロック信号Ｄｃｌｋに同期して順番に供給される。
このうち、１、５、９、…１１４９列目の画素の画像データＶｉｎが画像データＶｄ１として、２、６、１０、…１１５０列目の画素の画像データＶｉｎが画像データＶｄ２として、３、７、１１、…１１５１列目の画素の画像データＶｉｎが画像データＶｄ３として、４、８、１２、…１１５２列目の画素の画像データＶｉｎが画像データＶｄ４として、それぞれ出力される構成となっている。
なお、帰線期間において画像データＶｉｎが供給されない。このため、Ｓ／Ｐ変換回路３２０は、帰線期間においては、画素を黒色化させるデータに置き換えて画像データＶｄ１〜Ｖｄ４として出力する。
【０００９】
チャネル分配回路３２５は、画像データＶｄ１〜Ｖｄ４を、水平制御信号Ａ１、Ａ０にしたがってチャネルｃｈ１〜ｃｈ４に分配し、それぞれ画像データＶｄ１ａ〜Ｖｄ４ａとして出力するものである。
なお、制御信号Ａ１、Ａ０の論理レベル（Ｌ、Ｈ）の組み合わせに対し、画像データＶｄ１〜Ｖｄ４がどのようにチャネルｃｈ〜ｃｈ４に分配されるかについては、本実施形態では、図５（ａ）に示される通りである。例えば、制御信号Ａ１、Ａ０がそれぞれＬ、Ｈレベルであれば、画像データＶｄ１は、チャネルｃｈ４の画像データＶｄ４ａとして、同様に、画像データＶｄ２、Ｖｄ３およびＶｄ４は、それぞれチャネルｃｈ１、ｃｈ２およびｃｈ３の画像データＶｄ１ａ、Ｖｄ２ａおよびＶｄ３ａとして出力される。
【００１０】
Ｄ／Ａ変換回路群３３０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、画像データＶｄ１ａ〜Ｖｄ４ａを、階調値に応じたアナログ電圧に変換するものである。
なお、本実施形態では、画像データＶｉｎをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
【００１１】
極性反転回路３４０は、Ｄ／Ａ変換された４チャネルのアナログ信号を、走査制御回路５２により正極性が指示された場合には、当該アナログ信号の電圧だけ、電圧Ｖcよりも高位側に変換する一方、負極性が指示された場合には、電圧Ｖcよりも低位側に変換して、それぞれデータ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａとして出力するものである。
ここで、電圧Ｖcは、後述する図７に示されるようにデータ信号の振幅中心電位である。この電圧Ｖcは、電源の高位側電圧Ｖddと接地電位Ｇndとのほぼ中間値であり、画素への書込極性の基準である。すなわち、本実施形態では、データ信号について、電圧Ｖcよりも高位側を正極性と、低位側を負極性と、それぞれ称している。また、電圧については、特に説明のない限り、電源の接地電位Ｇndを基準とする。
【００１２】
極性反転回路３４０によりデータ信号の極性を反転する理由は、画素の交流駆動のためである。ここで、１垂直走査期間（フレーム）において画素をどのように反転させるかについては、（ａ）走査線毎、（ｂ）データ線毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、本実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
【００１３】
走査制御回路５２は、表示パネル１００の走査を制御する第１の機能と、上述したＳ／Ｐ変換回路３２０に対し、表示パネル１００の水平走査に同期するように相展開を制御する第２の機能と、この相展開に同期するように制御信号Ａ１、Ａ０を生成する第３の機能と、を主に有する。
ここで、第１の機能について詳述すると、走査制御回路５２は、上位装置から供給されるドットクロック信号Ｄｃｌｋ、垂直走査信号Ｖｓおよび水平走査信号Ｈｓから、転送開始パルスＤＸおよびクロック信号ＣＬＸを生成して表示パネル１００の水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、表示パネル１００の垂直走査を制御する。
また、第３の機能については、走査制御回路５２は、例えば図８に示されるように、制御信号Ａ１を相展開の２周期分（８画素分）毎に論理反転し、制御信号Ａ０を相展開の１周期分（４画素分）毎に論理反転する。
【００１４】
一方、表示パネル１００は、素子基板と共通電極が形成された対向基板とを一定の間隙をもってシール材によって貼り合わせるとともに、この間隙に液晶を封止した構成となっており、当該液晶の電気光学変化によって所定の画像を形成するものである。
図２に示されるように、この表示パネル１００では、８６４行の走査線１１２が図においてＸ（水平）方向に延在する一方、１１５２列のデータ線１１４が図においてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差部分に対応するように画素１１０がそれぞれ設けられている。したがって、本実施形態において、画素１１０は、表示領域１００ａにおいて縦８６４行×横１１５２列のマトリクス状に配列することになるが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、１１５２列のデータ線１１４は、４列毎にブロック化されている。そこで、説明の便宜上、左から数えて１、２、３、…２８８番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…Ｂ２８８と表記する。
【００１５】
図３は、表示パネル１００における画素１１０の詳細な構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２…２の計４画素分の構成を示している。ここで、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上８６４以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上１１５２以下の整数である。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ（薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８および液晶１０５からなる画素容量が構成されることになる。
なお、共通電極１０８には、時間的に一定の電圧ＬＣcomが印加されるが、この電圧（電位）は、本実施形態では、基準電圧Ｖcと同一である。ただし、後述する理由により、基準電圧Ｖcよりも若干低位側に設定される場合がある。
【００１６】
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、画素容量に保持される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、偏光子を偏光軸が配向方向に一致するようにそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
【００１７】
また、オフ時におけるＴＦＴ１１６を介した画素容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、図２では図示省略されているが、本実施形態では、共通電極１０８と同じ電圧ＬＣcomに保たれている。詳細には、容量線１０７は素子基板に形成され、共通電極１０８は対向基板に形成されているが、図示しない導通材により、容量線１０７と共通電極１０８とは、電気的な接続が図られている。このため、画素電極１１８（ＴＦＴ１１６のドレイン）と共通電極１０８とは、画素１１０毎に画素容量と蓄積容量とが並列的に付加された構成となっている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、サンプリング信号出力回路１４０などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００１８】
図２において、画素１１０が配列する表示領域１００ａの周辺には、走査線駆動回路１３０や、サンプリング信号出力回路１４０などの周辺回路が設けられている。
このうち、走査線駆動回路１３０は、走査信号Ｇ１、Ｇ２、Ｇ３、…Ｇ８６４を、それぞれ１行目、２行目、３行目、…８６４行目の走査線１１２に供給するものである。走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、図６に示されるように、各垂直有効表示期間の最初に供給されるとともに、クロック信号ＣＬＹの半周期に相当するパルス幅（Ｈレベル）の転送開始パルスＤＹを、当該クロック信号ＣＬＹのレベルが遷移する（立ち上がる、または、立ち下がる）毎に順次シフトして、走査信号Ｇ１、Ｇ２、Ｇ３、…Ｇ８６４として出力する構成となっている。
本実施形態において、水平走査期間は、垂直帰線期間と、この帰線期間に続く垂直有効表示期間とに分かれる。ここで、垂直有効表示期間は、図６に示されるように、走査信号Ｇ１がＨレベルとなるタイミングから、走査信号Ｇ８６４がＬレベルに復帰するタイミングまでの期間とし、垂直走査期間のうち垂直有効表示期間を除いた期間を垂直帰線期間とする。
【００１９】
次に、サンプリング信号出力回路１４０は、図６または図７に示されるように、水平有効表示期間の開始時に供給され、クロック信号ＣＬＸの１周期程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトして、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…Ｓ２８８として出力するものである。すなわち、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…Ｓ２８８は、水平有効表示期間にあっては、順次排他的にＨレベルとなる。
本実施形態において、水平走査期間は、水平帰線期間と、この帰線期間に続く水平有効表示期間とに分かれる。ここで、水平有効表示期間は、図７に示されるように、サンプリング信号Ｓ１がＨレベルとなるタイミングから、サンプリング信号Ｓ２８８がＬレベルとなるタイミングまでの期間とし、水平走査期間のうち水平有効表示期間を除いた期間を水平帰線期間とする。
【００２０】
一方、ローテーション回路１７０は、チャネルｃｈ１のデータ信号Ｖｉｄ１ａからチャネルｃｈ４のデータ信号Ｖｉｄ４ａまでを、制御信号Ａ１、Ａ０にしたがって、４本の画像信号線１７１に割り振るものである。
なお、便宜的に、図２において上から数えて１本目の画像信号線１７１に割り振られたデータ信号Ｖｉｄ１ｂとし、同様に、２〜４本目の画像信号線１７１に割り振られたデータ信号Ｖｉｄ２ｂ〜Ｖｉｄ４ｂとする。
【００２１】
ここで、４本の画像信号線１７１は、表示パネル１００において、同一ピッチで配列し、かつ、互いに同一長となるように引き回された配線である。この当該４本の画像信号線１７１の上下端には、当該４本の画像信号線１７１を挟むように、かつ、当該４本の画像信号線１７１と同一長となるように、同一ピッチでダミー画像信号線１７３、１７４が設けられている。
仮に、ダミー画像信号線１７３、１７４が存在しない場合、２、３本目の画像信号線１７１は、その上下両側に別の画像信号線１７１が存在するのに対し、１、４本目の画像信号線１７１は、下側または上側の一方しか別の画像信号線１７１が存在しないので、４本の画像信号線１７１に寄生する容量が均一にはならない。
そこで、１本目の画像信号線１７１の上側にダミー画像信号線１７３を設けるとともに、４本目の画像信号線１７１の下側に、ダミー画像信号線１７４を設けて、４本の画像信号線１７１の寄生容量を均等化させるとともに、ノイズが画像信号線１７１に混入するのを防ぐ構成となっている。
【００２２】
ローテーション回路１７０の詳細な構成については、例えば図４に示される通りであり、制御信号Ａ１、Ａ０における論理レベルの４通りある組み合わせをデコードして、そのデコード結果に応じていずれか１つのみがＨレベルとなる信号Ｂ１〜Ｂ４を出力するデコーダと、データ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａを、それぞれ信号Ｂ１〜Ｂ４に対応するように４経路に分岐するとともに、分岐した経路のうち、Ｈレベルとなった経路のものを選択して、４本の画像信号線１７１に予め定められたルールで割り振ってデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂとして出力するマルチプレクサと、を有する。
ここで、マルチプレクサは、データ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａを４つに分岐した経路の各々に設けられる計１６個のトランスミッションゲートとしてのｎチャネルＴＦＴを含む。
各ＴＦＴは、比較的な大きな容量が寄生する画像信号線１７１を所定速度で充放電することが可能となるように、そのトランジスタサイズが設計されている。
【００２３】
制御信号Ａ１、Ａ０における論理レベルの組み合わせ（信号Ｂ１〜Ｂ４の出力）に対して、データ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａを、どのようにデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂに割り振るかについては、図５（ｂ）に示される通りである。
この図においては、例えば、制御信号Ａ１、Ａ０がそれぞれＬ、Ｈレベルであれば、データ信号Ｖｉｄ１ａが２本目の画像信号線１７１にデータ信号Ｖｉｄ２ｂとして、データ信号Ｖｉｄ２ａ、Ｖｉｄ３ａおよびＶｉｄ４ａが、それぞれ３、４および１本目の画像信号線１７１に、データ信号Ｖｉｄ３ｂ、Ｖｉｄ４ｂおよびＶｉｄ１ｂとして供給されることが示されている。
【００２４】
本実施形態において制御信号Ａ１、Ａ０の論理レベルの組み合わせに対するチャネル分配回路３２５の分配については図５（ａ）に示される通りであり、また、ローテーション回路１７０の分配については図５（ｂ）に示される通りである。このため、常に、相展開された直後の画像データＶｄ１に基づくデータ信号Ｖｉｄ１ｂは１本目の画像信号線１７１に、同様に、画像データＶｄ２〜Ｖｄ４に基づくデータ信号Ｖｉｄ２ｂ〜Ｖｉｄ４ｂは２〜４本目の画像信号線１７１に、それぞれ供給される関係となっている。
すなわち、本実施形態では、制御信号Ａ１、Ａ０の論理レベルの組み合わせに応じて、相展開直後の画像データＶｄ１〜Ｖｄ４をチャネル分配回路３２５によって分配してから、アナログ変換・極性反転、表示パネルにおけるローテーション回路１７０の入力端に至るまでの経路が異なるが、制御信号Ａ１、Ａ０の論理レベルの組み合わせにかかわらず、画像データＶｄ１〜Ｖｄ４と、データ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂとの対応関係は固定的となるように構成されている（図８参照）。
【００２５】
なお、説明の便宜上、表示パネル１００においてＦＰＣとの接続端子からローテーション回路１７０までの供給配線のインピーダンスを、チャネルｃｈ１〜ｃｈ４毎にそれぞれ図４においてＺ１〜Ｚ４として示すことにする。
【００２６】
次に、サンプリング回路１５０は、データ線１１４の各々に対応して設けられたサンプリングスイッチ１５１の集合体である。各サンプリングスイッチ１５１は、例えばｎチャネル型のＴＦＴであり、そのドレインはデータ線１１４に接続されている。
ここで、同一ブロックに属するデータ線１１４に対応する４個のサンプリングスイッチ１５１のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば、ブロックＢ４に属する１３〜１６列目のデータ線１１４に対応する４個のサンプリングスイッチ１５１のゲートには、当該ブロックＢ４に対応するサンプリング信号Ｓ４が共通に供給される。
【００２７】
サンプリングスイッチ１５１のソースは、次のような関係でデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂが供給される４本の画像信号線１７１のいずれかに接続されている。
すなわち、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５１は、ｊを４で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１ｂが供給される１本目の画像信号線１７１に接続され、同様に、ｊを４で割った余りが「２」、「３」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５１は、そのソースが、データ信号Ｖｉｄ２ｂ、Ｖｉｄ３ｂ、Ｖｉｄ４ｂが供給される画像信号線１７１にそれぞれ接続されている。例えば、図２において１１列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５１のソースは、「１１」を４で割った余りが「３」であるから、データ信号Ｖｉｄ３ｂが供給される３本目の画像信号線１７１に接続される。
【００２８】
ここで、あるサンプリング信号がＨレベルになると、当該サンプリング信号に対応するブロックに属する４個のサンプリングスイッチ１５１が同時にオンして、画像信号線１７１に供給されているデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂが、当該ブロックに属する４列のデータ線１１４にサンプリングされる。
【００２９】
次に、電気光学装置１０の動作について説明する。
まず、走査線駆動回路１３０には、１垂直走査有効表示期間の最初に、転送開始パルスＤＹが供給される。この供給によって、図６に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…Ｇ８６４が順次排他的に１水平走査期間毎にＨレベルになる。
まず、走査信号Ｇ１がＨレベルになる水平有効表示期間について説明する。なお、この水平有効表示期間については正極性で書き込みが行われるものとする。最初に、この水平有効表示期間においては、最初に画像データＶｉｎとして１行１列、１行２列、１行３列、１行４列の画素１１０に対応するものが供給され、時間軸にそれぞれ４倍に伸長されて、画像データＶｄ１〜Ｖｄ４となる。
ここで、制御信号Ａ１、Ａ０がそれぞれＬ、Ｌレベルである場合、チャネル分配回路３２５では、図５（ａ）に示されるように分配されるので、画像データＶｄ１〜Ｖｄ４は、それぞれ画像データＶｄ１ａ〜Ｖｄ４ａとなる。これらの画像データＶｄ１ａ〜Ｖｄ４ａは、電圧Ｖcを基準として、各指定された電圧だけ高位側電圧に変換され、それぞれデータ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａとして表示パネル１００に供給される。
【００３０】
一方、表示パネル１００において、制御信号Ａ１、Ａ０がそれぞれＬ、Ｌレベルである場合、ローテーション回路１７０では、図５（ｂ）に示されるように分配されるので、データ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａは、１〜４本目の画像信号線１７１にデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂとして供給される。
また、１行１列〜１行４列の画素１１０に対応するデータ信号が供給される期間においては、サンプリング信号Ｓ１だけがＨレベルとなる。サンプリング信号Ｓ１がＨレベルになると、ブロックＢ１に属する１〜４列目のサンプリングスイッチ１５１が同時にオンとなるので、画像信号線１７１に供給されたデータ信号Ｖｉｄ１ｂは１列目のデータ線１１４にサンプリングされ、同様にデータ信号Ｖｉｄ２ｂ〜Ｖｉｄ４ｂは、２〜４列目のデータ線１１４にサンプリングされる。
走査信号Ｇ１がＨレベルであるので、１行目の走査線１１２にゲートが接続されたすべてのＴＦＴ１１６がオンとなる。このため、例えば１列目のデータ線１１４にサンプリングされたデータ信号Ｖｉｄ１ｂは、図２において上から数えて１行目の走査線１１２と左から数えて１列目のデータ線１１４との交差に対応する１行１列の画素の画素電極１１８に印加されることになる。２〜４列目のデータ線１１４にサンプリングされたデータ信号Ｖｉｄ２ｂ〜Ｖｉｄ４ｂについても、同様にして１行２列〜１行４列の画素の画素電極１１８に印加されることになる。
なお、ここでは制御信号Ａ１、Ａ０がＬ、Ｌレベルであるが、上述したように、制御信号Ａ１、Ａ０の論理レベルの組み合わせにかかわらず、画像データＶｄ１〜Ｖｄ４と、データ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂとの対応関係は固定的であるので、１行１列、１行２列、１行３列、１行４列の画素の画像データＶｄ１〜Ｖｄ４をアナログ変換・極性反転したデータ信号が、１〜４本目の画像信号線１７１に供給されて、１〜４列目のデータ線１１４に供給される。このため、画像データＶｉｎが指定する画素と、画素電極１１８にデータ信号が印加される画素との対応関係が崩れることはない。
【００３１】
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する５〜８列目のデータ線１１４には、データ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂがそれぞれサンプリングされて、これらのデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂが、１行５列〜１行８列の画素の画素電極１１８にそれぞれ印加されることになる。
なお、サンプリング信号Ｓ２がＨレベルになる期間では、制御信号Ａ１、Ａ０がＬ、Ｈレベルであるが、１行５列、１行６列、１行７列、１行８列の画素の画像データＶｄ１〜Ｖｄ４をアナログ変換・極性反転したデータ信号が、１〜４本目の画像信号線１７１に供給されて、５〜８列目のデータ線１１４に供給されるので、この期間においても、画像データＶｉｎが指定する画素と、画素電極１１８にデータ信号が印加される画素との対応関係が崩れることはない。
以下同様にして、サンプリング信号Ｓ３、Ｓ４、…Ｓ２８８が順次排他的にＨレベルになると、ブロックＢ３、Ｂ４、…Ｂ２８８に属する４列のデータ線１１４にデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂの対応するものがそれぞれサンプリングされ、これらのデータ信号Ｖｉｄ１ｂ〜Ｖｉｄ４ｂが、１行目の走査線１１２と、Ｈレベルとなるサンプリング信号のブロックに相当する４列のデータ線１１４との交差に対応する画素の画素電極１１８にそれぞれ印加されることになる。これにより、１行目の画素のすべてに対する書き込みが、画像データＶｉｎによって指定される画素との対応関係が崩れることなく、完了することになる。
【００３２】
なお、走査信号Ｇ１がＬレベルになって１行目のＴＦＴ１１６がすべてオフしても、画素電極１１８に書き込まれた正極性の電圧は、走査信号Ｇ１が再びＨレベルになるまで画素容量や蓄積容量１０９によって保持される。
【００３３】
走査信号Ｇ２がＨレベルになる水平有効表示期間となる水平帰線期間では、画像データＶｉｎが供給されないので、Ｓ／Ｐ変換回路３２０は、画像データＶｄ１〜Ｖｄ４を、全て画素の黒色化を指定するテータに置き換える。また、この水平帰線期間において、書込極性が正極性から負極性に変化するので、例えばデータ信号Ｖｉｄ１ａは、図７に示されるように、正極性で画素の黒色を指定する電圧Ｖb(+)から負極性で画素の黒色を指定する電圧Ｖb(-)に変化する。
なお、図７におけるデータ信号Ｖｉｄ１の電圧について言及すると、電圧Ｖb(+)、Ｖw(+)、Ｖg(+)は、画素電極１１８に印加された場合に当該画素を、それぞれ最低階調の黒色、最高階調の白色、黒色及び白色のほぼ中間階調である灰色とさせる正極性の電圧であって、その電圧範囲は、電圧Ｖcと高位側電源電圧Ｖddとの範囲に含まれる。
なお、電圧Ｖb(-)、Ｖw(-)、Ｖg(-)は、画素電極１１８に印加された場合に当該画素を、それぞれ黒色、白色、灰色とさせる負極性電圧であって、それぞれ電圧Ｖb(+)、Ｖw(+)、Ｖg(+)とは、基準電圧Ｖcを中心にして対称関係にある。
【００３４】
本実施形態では、上述したように、走査線単位の極性反転が行われるので、走査信号Ｇ２がＨレベルとなる水平有効表示期間においては、データ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａ（Ｖｉｄ１ｂ〜Ｖｉｄ４ｂ）は、負極性となる。このため、極性反転回路３４０から出力されるデータ信号は、電圧Ｖcを基準として、画像データＶｉｎで指定された電圧だけ低位側電圧となる（図７参照）。他の動作については、直前の走査信号Ｇ１がＨレベルとなる１水平走査期間と同様であり、これにより、２行目に位置する画素１１０に対して負極性のデータ信号の書き込みが完了することになる。
【００３５】
以下同様にして、走査信号Ｇ３、Ｇ４、…Ｇ８６４がＨレベルになって、３行目、４行目、…８６４行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性の書き込みが行われる一方、偶数行目の画素については負極性の書き込みが行われて、この１垂直走査期間においては、１〜８６４行目の画素のすべてにわたって書き込みが完了することになる。
そして、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性信号の書き込みが行われる一方、偶数行目の画素については正極性信号の書き込みが行われることになる。このように、１垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１０５に直流成分が印加されることがなくなり、液晶１０５の劣化が防止される。
【００３６】
ここで、相展開直後の画像データＶｄ１〜Ｖｄ４がチャネル分配回路によって分配されてから、アナログ変換・極性反転、表示パネルにおけるローテーション回路１７０の入力端に至るまでのアナログ供給配線のインピーダンスがチャネル毎に異なっている場合、特に、表示パネル１００におけるアナログ供給配線のインピーダンスＺ１〜Ｚ４が異なっている場合に、これらの経路が固定的である構成では、例えば同じ中間階調の画素を多数表示する際に、インピーダンスの差がデータ信号の電圧差となって、４列周期の縦シマとなって現れ、表示品位を低下させてしまう。
詳細には、表示パネル１００においてデータ信号Ｖｉｄ１ａ〜Ｖｉｄ４ａを供給する（ＦＰＣとの接続端子からローテーション回路１７０の入力端に至るまでの）アナログ供給配線は、サンプリング信号出力回路１４０の周囲を迂回するように引き回されると、アナログ供給配線は本実施形態では４本であるので、内側の配線と外側の配線とでは、経路に距離差が生じ、配線のインピーダンスＺ１〜Ｚ４にばらつきが生じる。これによって上述のような表示品位の低下が発生してしまう。
これに対して、本実施形態では、制御信号Ａ１、Ａ０の論理レベルが変化する毎に、相展開直後の画像データＶｄ１〜Ｖｄ４がチャネル分配回路によって分配されてから、アナログ変換・極性反転、表示パネルにおけるローテーション回路１７０の入力端に至るまでの経路が変更されるので、アナログ供給配線のインピーダンス差は平均化される。このため、本実施形態では、アナログ供給配線にインピーダンス差があったとしても、表示品位の低下として視認されにくいのである。
【００３７】
なお、制御信号Ａ１、Ａ０については、所定期間（例えば１水平走査期間、または、１垂直走査期間）毎に、位相をシフトさせることによって、同一ブロックが属する４列のデータ線１１４にデータ信号がサンプリングする期間について制御信号Ａ１、Ａ０の論理レベルの組み合わせを変化させ、同一列または同一の画素についてのアナログ供給経路を順番に変化させても良い。
さらには、このように所定期間毎に規則にしたがって変化させるのではなく、ランダムに変化させても良い。
【００３８】
また、ローテーション回路１７０のデマルチプレクサにおける１６個のＴＦＴについてはｎチャネル型としたが、図９（ａ）に示されるように、ｐチャネル型としても良い。ｐチャネル型とする場合、信号Ｂ１〜Ｂ４を出力する４つのＮｏｔ回路が不要となる。
さらに、１６個のＴＦＴについては、１個についてそれぞれ図９（ｂ）に示されるように、ｎチャネル型とｐチャネル型とを並列接続した構成としても良い。
くわえて、画像データＶｉｎを画像データＶｄ１〜Ｖｄ４に４相展開する構成したが、展開するチャネル数は、「４」に限られるものではなく、「２」以上であれば良い。また、上述した実施形態において、処理回路５０は、ディジタルの画像データＶｉｎを処理するものとしたが、アナログの画像信号を入力して相展開する構成としても良い。
【００３９】
また、実施形態では、共通電極１０８に印加される電圧ＬＣcomを、極性反転の基準である電位ＶＣと一致させていたが、サンプリングスイッチ１５１が画素電極１１８をスイッチングするＴＦＴ１１６と同等の薄膜トランジスタであるので、サンプリングスイッチ１５１を構成するＴＦＴのゲート・ドレイン間の寄生容量に起因して、オンからオフ時にドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量では交流駆動が原則であるので、共通電極１０８に対して高位側（正極性）と低位側（負極性）とで交互書き込みをするが、電圧ＬＣcomを電圧ＶＣに一致させた状態で、交互書き込みをすると、プッシュダウンのために、画素容量の電圧実効値は、負極性書込の方が正極性書込よりも大きくなってしまう。このため、同一階調で正極性・負極性書込をしても画素容量の電圧実効値が互いに等しくなるように、共通電極１０８の電圧ＬＣcomは、データ信号の振幅基準である電圧ＶＣよりも若干低めに設定する場合がある。
【００４０】
また、実施形態では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→Ｓ２８８の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合に対処するために、走査方向を切替可能な構成としても良い。
さらに画素容量の電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードではなく、黒色表示を行うノーマリーブラックモードとしても良い。
【００４１】
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。
このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
以上については、液晶装置について説明したが、本発明では、画像データ（映像信号）を、相展開するとともに、相展開後から表示パネル１００までのアナログ供給配線を変更する構成であれば、例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
【００４２】
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。
図１０は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４３】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における表示パネル１００と同様であり、処理回路（図１０では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００４４】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００４５】
電子機器としては、図１０を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して上述した電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図２】同電気光学装置における表示パネルの構成を示す図である。
【図３】同電気光学装置における画素の構成を示す図である。
【図４】同電気光学装置におけるローテーション回路の構成を示す図である。
【図５】同電気光学装置におけるローテーションを示す図である。
【図６】同電気光学装置の動作を説明するための図である。
【図７】同電気光学装置の動作を説明するための図である。
【図８】同電気光学装置の動作を説明するための図である。
【図９】同電気光学装置におけるローテーション回路の別構成を示す図である。
【図１０】同電気光学装置を適用したプロジェクタの構成を示す図である。
【符号の説明】
【００４７】
１０…電気光学装置、５０…処理回路、１００…表示パネル、１０５…液晶、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…サンプリング信号出力回路、１５０…サンプリング回路、１５１…サンプリングスイッチ、１７０…ローテーション回路、３２５…チャネル分配回路、２１００…プロジェクタ
【図１】
2007017947.tif 000003
【図２】
2007017947.tif 000004
【図３】
2007017947.tif 000005
【図４】
2007017947.tif 000006
【図５】
2007017947.tif 000007
【図６】
2007017947.tif 000008
【図７】
2007017947.tif 000009
【図８】
2007017947.tif 000010
【図９】
2007017947.tif 000011
【図１０】
2007017947.tif 000012