(57)【要約】【課題】高速動作が可能な機能回路をも同一基板上に形成され得る、従来よりも高性能な駆動回路一体型表示装置を高い効率で製造する方法を提供する。【解決手段】本発明の表示装置の製造方法は、（ａ）基板の上に非晶質半導体膜１２を形成する工程と、（ｂ）酸素を含む雰囲気下で、非晶質半導体膜の一部の領域に光線を照射し、当該光照射された領域の非晶質半導体膜を完全に溶融し、結晶化することによって結晶質半導体膜１３を部分的に形成する工程と、（ｃ）非晶質半導体膜の少なくとも上層部分を溶融するエネルギー密度の光線を結晶質半導体膜および非晶質半導体膜に照射することによって、結晶質半導体膜よりも上面が平坦な第１の結晶質半導体膜１６を形成するとともに、非晶質半導体膜が結晶化された第２の結晶質半導体膜１７を形成する工程と、工程（ｂ）と（ｃ）との間に、結晶質半導体膜および非晶質半導体膜の上面に形成された酸化膜をエッチングする工程とを包含する。【選択図】図２
2007027202.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板の上に非晶質半導体膜を形成する工程と、
（ｂ）酸素を含む雰囲気下で、前記非晶質半導体膜の一部の領域に光線を照射し、当該光照射された領域の前記非晶質半導体膜を完全に溶融し、結晶化することによって結晶質半導体膜を部分的に形成する工程と、
（ｃ）前記非晶質半導体膜の少なくとも上層部分を溶融するエネルギー密度の光線を前記結晶質半導体膜および前記非晶質半導体膜に照射することによって、前記結晶質半導体膜よりも上面が平坦な第１の結晶質半導体膜を形成するとともに、前記非晶質半導体膜が結晶化された第２の結晶質半導体膜を形成する工程と、
（ｄ）前記工程（ｂ）と前記工程（ｃ）との間に、前記結晶質半導体膜および前記非晶質半導体膜の上面に形成された酸化膜をエッチングする工程と、
を包含する表示装置の製造方法。
【請求項２】
前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい、請求項１に記載の表示装置の製造方法。
【請求項３】
前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である請求項１または２に記載の表示装置の製造方法。
【請求項４】
前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の平均粗さ（Ｒａ）を５ｎｍ以下まで平坦化する工程を包含する、請求項１から３のいずれかに記載の表示装置の製造方法。
【請求項５】
前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の最大粗さ（Ｒｍａｘ）を２０ｎｍ以下まで平坦化する工程を包含する、請求項１から４のいずれかに記載の表示装置の製造方法。
【請求項６】
前記工程（ｃ）は、実質的に酸素を含まない、真空中または不活性ガス雰囲気下で行われる、請求項１から５のいずれかに記載の表示装置の製造方法。
【請求項７】
表示部と、前記表示部に信号を供給する駆動回路が、同一の基板上に一体に形成されている表示装置であって、
前記駆動回路は、上面が平坦な第１の結晶質半導体層を含む半導体素子を備え、
前記表示部は、第２の結晶質半導体層を含む半導体素子を備えており、
前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい、表示装置。
【請求項８】
前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である請求項７に記載の表示装置。
【請求項９】
前記第１の結晶質半導体層の上面の平均粗さ（Ｒａ）は５ｎｍ以下である請求項７または８に記載の表示装置。
【請求項１０】
前記第１の結晶質半導体層の上面の最大高さ（Ｒｍａｘ）は２０ｎｍ以下である請求項７から９のいずれかに記載の表示装置。
【請求項１１】
前記第１および第２の結晶質半導体層の上面を覆うゲート絶縁膜をさらに有し、前記ゲート絶縁膜の厚さは５０ｎｍ以下である、請求項７から１０のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法および表示装置に関し、特に、表示部に信号を供給する駆動回路の少なくとも一部が表示部と同じ基板上に一体に形成されている表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）に代表される薄膜半導体素子が広く用いられている。薄膜半導体素子は、絶縁表面を有する基板上に数十ｎｍ〜数百ｎｍの半導体薄膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法等で成膜し、この半導体薄膜を活性層として、絶縁ゲート型電界効果半導体装置やダイオードなどを構成するものである。
【０００３】
ＴＦＴは、アクティブマトリクス型表示装置（例えば、液晶表示装置や有機ＥＬ表示装置）のスイッチング素子として広く用いられている。例えば、ＴＦＴ型液晶表示装置は、マトリクス状に配置された数十万以上の画素電極のそれぞれに対応して１つ以上のＴＦＴを有し、画素電極に供給される電荷がＴＦＴによって制御される。画素に対応して表示部内に設けられるＴＦＴを「画素ＴＦＴ」と呼ぶことがある。
【０００４】
近年、良質の多結晶半導体膜を形成できるようになり、表示部に信号を供給する駆動回路（駆動回路の一部であってもよい）を画素ＴＦＴと同じ基板（ＴＦＴ基板）に形成した表示装置（以下、「駆動回路一体型表示装置」という。）が実用化されている。
【０００５】
従来の駆動回路よりも高速で動作することが求められる機能回路を同一基板上に形成した表示装置(「システムオンガラス」と呼ばれることもある。) を実現するために、より良質の多結晶半導体膜を形成することが望まれている。高速動作が求められる機能回路としては、例えばデジタルドライバ（デジタル回路で構成された駆動回路）や、デジタル入力に対応したインターフェイス回路（Ｉ／Ｏ回路）、ＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇｕｅ  Ｃｏｎｖｅｒｔｅｒ）回路、デジタルのまま階調信号を作るロジック回路などがあげられる。
【０００６】
多結晶半導体膜を形成する方法として、非晶質半導体膜にレーザ光を照射し、溶融固化させることで結晶化する方法（レーザアニール法）がある。このレーザアニール法においては、パルス幅が１０ｎｓｅｃ〜１００ｎｓｅｃのエキシマレーザを用いて、非晶質半導体膜の上層部分を選択的に溶融する（溶融状態において基板側に固相が残る）エネルギー密度のレーザ光が照射されるので、結晶成長に許される時間が短く、非晶質半導体膜の非溶融部分が核として作用する。従って、短時間に多数の核から結晶成長が起こるので、得られる結晶粒の粒径は高々１μｍである。このようにして得られる多結晶シリコン膜の移動度は５０〜１５０ｃｍ2／Ｖ・ｓｅｃ程度である。
【０００７】
高速動作が可能な機能回路に用いられるＴＦＴを構成するために、さらに高い移動度を有する多結晶シリコン膜を形成する方法が開発されている。例えば、非晶質半導体膜を溶融した状態で、膜面内に温度分布を形成し、温度の低い部分から高い部分へと、横方向（ラテラル）に結晶成長させる方法が開発されている。この方法においては、半導体膜を厚さ方向において完全に溶融するので結晶成長に費やせる時間が長くなり、また溶融部分に接する固相部分を核として横方向に（溶融部分の中心に向かって）結晶を成長するので、大きな結晶粒が形成される。膜面内に温度分布を形成する方法としては、例えば、特許文献２にマスクを用いる方法が開示されている。この他、レーザ光を走査する方法やキャップ膜を用いる方法などがある。このような横方向成長法を利用すると、粒径（結晶成長方向の長さ）が１μｍを超える大粒径の多結晶シリコンが得られ、２００〜５００ｃｍ2／Ｖ・ｓｅｃ程度の移動を得ることができる。
【０００８】
しかしながら、この方法で結晶化した多結晶シリコン膜の上面には、結晶成長過程で隣接する結晶粒同士が衝突することによって粒界に突起が形成される。多結晶シリコン膜の上面の突起が高すぎるとゲート絶縁膜では十分に絶縁できずリークが発生することがある。また、上面に突起があると、移動度が低下したり、ＴＦＴのしきい値特性がばらつく原因にもなる。
【０００９】
例えば、特許文献１に記載の実施例３では、結晶化のためのレーザ光（１回目）と、平坦化のためのレーザ光（２回目）とを照射することにより、原子間力顕微鏡（ＡＦＭ）で測定される表面の平均粗さ（Ｒａ）が４ｎｍ以下の多結晶シリコンが得られている。なお、平坦化前の多結晶シリコン膜の表面の平均粗さＲａは約１２ｎｍである。しかしながら、この方法で形成された多結晶シリコン膜の平均結晶粒径は１μｍに満たず、上述した高速動作が求められる機能回路に用いるのに十分な移動度は得られない。
【００１０】
一方、特許文献３には、粒径の大きな結晶粒を含む多結晶シリコン膜を形成するための第１領域と、多結晶シリコン膜の表面を平坦化するための第２領域とを有するフォトマスクを用いて、表面が平坦で結晶粒径の大きな多結晶シリコン膜を形成する方法が開示されている。
【特許文献１】特開２００１−６０５５１号公報
【特許文献２】特開２００２−３２４７５９号公報
【特許文献３】特開２００４−３１８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、本発明者の検討によると、特許文献３に記載されている方法で得られる多結晶シリコン膜の上面の平均粗さＲａは１０ｎｍ〜２０ｎｍ程度であり、最大粗さＲｍａｘ（凹凸表面の谷と山との高さの差の最大値をいう。）は５０ｎｍを超えることすらある。これは、特許文献１に記載の方法では、基板上に残った固相が結晶核となり基板法線方向に多数の結晶粒が成長するのに対して、特許文献３の方法では、フォトマスクを介して光照射された領域内で横方向に（基板面内で）結晶成長させ、且つ、生成される結晶粒の数が少ないので、結晶粒の成長端同士が衝突する結果形成される突起が高くなるためである。特許文献３に記載されている方法で得られる多結晶シリコン膜の上面の最大粗さＲｍａｘは半導体膜の厚さを超えることすらある。また、平坦化のための光照射が同じマスクを使って連続に行われているため、平坦化の効果が十分に発揮されていないと考えられる。さらに、この方法では、非晶質シリコン膜が形成された基板を０．５μｍ〜２．０μｍ程度のピッチで走査する必要があるので、基板全面に亘って非晶質シリコンを結晶化させるのに長大な時間を要する。
【００１２】
本発明は、上記諸点に鑑みてなされたものであり、高速動作が可能な機能回路をも同一基板上に形成され得る、従来よりも高性能な駆動回路一体型表示装置を高い効率で製造する方法を提供することを目的とする。また、本発明は、そのような方法で製造される高性能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の表示装置の製造方法は、（ａ）：基板の上に非晶質半導体膜を形成する工程と、（ｂ）：酸素を含む雰囲気下で、前記非晶質半導体膜の一部の領域に光線を照射し、当該光照射された領域の前記非晶質半導体膜を完全に溶融し、結晶化することによって結晶質半導体膜を部分的に形成する工程と、（ｃ）：前記非晶質半導体膜の少なくとも上層部分を溶融するエネルギー密度の光線を前記結晶質半導体膜および前記非晶質半導体膜に照射することによって、前記結晶質半導体膜よりも上面が平坦な第１の結晶質半導体膜を形成するとともに、前記非晶質半導体膜が結晶化された第２の結晶質半導体膜を形成する工程と、（ｄ）：前記工程（ｂ）と前記工程（ｃ）との間に、前記結晶質半導体膜および前記非晶質半導体膜の上面に形成された酸化膜をエッチングする工程とを包含することを特徴とする。工程（ｂ）は横方向（ラテラル）に結晶成長させる工程を包含している。
【００１４】
ある実施形態において、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい。例えば、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である。
【００１５】
ある実施形態において、前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の平均粗さ（Ｒａ）を５ｎｍ以下まで平坦化する工程を包含する。
【００１６】
ある実施形態において、前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の最大粗さ（Ｒｍａｘ）を２０ｎｍ以下まで平坦化する工程を包含する。
【００１７】
ある実施形態において、前記工程（ｃ）は、実質的に酸素を含まない、真空中または不活性ガス雰囲気下で行われる。不活性ガスは希ガスまたは窒素ガスである。
【００１８】
本発明の表示装置は、表示部と、前記表示部に信号を供給する駆動回路が、同一の基板上に一体に形成されている表示装置であって、前記駆動回路は、上面が平坦な第１の結晶質半導体層を含む半導体素子を備え、前記表示部は、第２の結晶質半導体層を含む半導体素子を備えており、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい。
【００１９】
ある実施形態において、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である。
【００２０】
ある実施形態において、前記第１の結晶質半導体層の上面の平均粗さ（Ｒａ）は５ｎｍ以下である。
【００２１】
ある実施形態において、前記第１の結晶質半導体層の上面の最大高さ（Ｒｍａｘ）は２０ｎｍ以下である。
【００２２】
ある実施形態において、前記第１および第２の結晶質半導体層の上面を覆うゲート絶縁膜をさらに有し、前記ゲート絶縁膜の厚さは５０ｎｍ以下である。
【発明の効果】
【００２３】
本発明の表示装置の製造方法によると、高速動作が可能な機能回路が同一基板上に形成された、従来よりも高性能な駆動回路一体型表示装置を高い効率で製造することができる。また、本発明の表示装置は、従来よりも高性能でありながら、小型で且つ製造コストが安いという特徴を有している。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照しながら、本発明による表示装置の好ましい実施形態を説明する。ここでは、半導体素子として多結晶シリコン層を有するＴＦＴを備える液晶表示装置を例示する。
【００２５】
図１は、本実施形態による表示装置１０の構成を模式的に示す平面図である。図１に示すように、表示装置１０には、表示部２と駆動回路３とが、同一の基板１上に一体に形成されている。駆動回路３は、表示部２に走査信号を供給する走査線駆動回路（ゲートドライバ）および表示信号を供給する信号線駆動回路（ソースドライバ）を含んでいる。もちろん、走査線駆動回路および信号線駆動回路のいずれか一方だけを基板１上に形成しても良い。本実施形態の駆動回路３は、例えば、従来の駆動回路よりも高速で動作し得るデジタルドライバである。もちろん、駆動回路３に加えて、あるいは代えて、高速で動作する他の機能回路（例えばコントローラ）を形成しても良い。
【００２６】
駆動回路３は、上面が平坦な第１の多結晶シリコン層を含むＴＦＴ（不図示）を備えており、表示部２は、第２の多結晶シリコン層を含むＴＦＴ（不図示）を備えている。
【００２７】
駆動回路３に形成されるＴＦＴの第１の多結晶シリコン層に含まれる結晶粒の平均粒径は、表示部２に形成される画素ＴＦＴの第２の多結晶シリコン層に含まれる結晶粒の平均粒径よりも大きく、概ね１μｍ超であり、２μｍ以上であることが好ましい。移動度の観点からは結晶粒径は大きい方が好ましいが、エキシマレーザのパルス幅が１０ｎｓｅｃ〜１００ｎｓｅｃなので、シリコン膜が溶融し固化するまでの時間が非常に短い。この為、横方向（ラテラル）に結晶成長できる時間も短くなるので、結果として得られる結晶粒径は、概ね３μｍ以下になる。
【００２８】
第１の多結晶シリコン層の上面は平坦化されており、上面の平均粗さ（Ｒａ）は５ｎｍ以下であることが好ましく、最大粗さ（Ｒｍａｘ）は２０ｎｍ以下であることが好ましい。このように第１多結晶シリコン層の上面は平坦性に優れるので、例えば厚さが５０ｎｍ以下のゲート絶縁膜でも良好に被覆され、リークが発生することがない。また、突起に起因する移動度の低下や、ＴＦＴのしきい値特性のばらつきも抑制される。
【００２９】
なお、多結晶シリコン層の上面の平坦性を示す平均粗さＲａや最大粗さＲｍａｘはＡＦＭを用いて測定することができる。また、結晶粒の平均粒径は、例えば、後方散乱電子回折像（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ：ＥＢＳＰ）を用いて測定することができる。
【００３０】
表示部２の画素ＴＦＴの第２の多結晶シリコン層に含まれる結晶粒の平均粒径は、第１の多結晶シリコン層に含まれる結晶粒の平均粒径よりも小さく、約１μｍ以下である。第２の多結晶シリコン層の上面も略平坦であり、平均粗さ（Ｒａ）は約５ｎｍ以下であり、最大粗さ（Ｒｍａｘ）は約２０ｎｍ以下である。第２の多結晶シリコン層を用いて得られるＴＦＴの電気特性は、第１の多結晶シリコン層を用いて得られるＴＦＴに比べて劣るが、画素ＴＦＴとして用いるには充分優れた特性を有している。また、第２の多結晶シリコン層の上面は、第１の多結晶シリコン層の上面と同程度の平坦性を有しているので、第１の多結晶シリコン層を用いて駆動回路のＴＦＴを作製する際に形成する例えば厚さが５０ｎｍ以下のゲート絶縁膜を用いることができる。すなわち、駆動回路のＴＦＴと画素ＴＦＴとに共通のゲート絶縁膜を用いることができる。
【００３１】
このように、大粒径の結晶粒を含む多結晶半導体層を用いてＴＦＴが形成されているので、従来、基板上に形成した半導体層を用いると半導体素子の特性が十分に得られないため、ドライバＩＣなどとして表示装置とは別に製造され、実装されていた駆動回路が表示装置を構成する基板上に一体に形成されているので、表示装置を小型化できると共に、駆動回路を含む表示装置のコストを低減することができる。
【００３２】
次に、本発明による表示装置の製造方法の好ましい実施形態を説明する。上述した表示装置は以下の方法で製造することができる。
【００３３】
本発明による実施形態の表示装置の製造法は、（ａ）基板の上に非晶質シリコン膜を形成する工程と、（ｂ）酸素を含む雰囲気下で、非晶質シリコン膜の一部の領域に光線（典型的にはエキシマレーザ光線）を照射し、当該光照射された領域の非晶質シリコン膜を完全に溶融し、結晶化することによって多結晶シリコン膜を部分的に形成する工程と、（ｃ）非晶質シリコン膜の少なくとも上層部分を溶融するエネルギー密度の光線を多結晶シリコン膜および非晶質シリコン膜に照射することによって、多結晶シリコン膜よりも上面が平坦な第１の多結晶シリコン膜を形成するとともに、非晶質シリコン膜が結晶化された第２の多結晶シリコン膜を形成する工程と、上記工程（ｂ）と工程（ｃ）との間に、結晶質半導体膜および非晶質半導体膜の上面に形成された酸化膜をエッチングする工程とを包含する。第１の多結晶シリコン層に含まれる結晶粒の平均粒径は、第２の多結晶シリコン層に含まれる結晶粒の平均粒径よりも大きいものが得られる。
【００３４】
工程（ａ）は、表示パネルを構成する基板（例えば、ガラス基板）のほぼ全面に非晶質シリコン膜を形成する工程であり、公知の方法で実行される。
【００３５】
次に、工程（ｂ）では、非晶質シリコン膜の一部の領域を完全に溶融し、結晶化することによって多結晶シリコン膜を部分的に形成する。この工程は、駆動回路のＴＦＴを形成する領域の非晶質シリコン膜だけを選択的に多結晶シリコン膜に変える工程である。非晶質シリコン膜の全体を多結晶シリコンに変換するのではない（表示部内にある非晶質シリコン膜はそのままである）ので、タクトタイムを短くできる。また、多結晶シリコン膜を形成する領域の非晶質シリコン膜を完全に（厚さ方向の全て）溶融するので、結晶成長は横方向（ラテラル）に進行し、例えば、特許文献１に記載されている多結晶シリコンよりも粒径の大きな結晶粒が形成される。具体的には、平均結晶粒径が１μｍを超える多結晶シリコン膜が得られる。
【００３６】
しかしながら、前述したように、得られる多結晶シリコン膜の上面には平均粗さＲａが５０ｎｍを超える高い突起が形成される。これを工程（ｃ）で平坦化する。
【００３７】
工程（ｃ）では、工程（ｂ）で結晶化されていない領域の非晶質シリコン膜を結晶化するエネルギー密度の光線（エキシマレーザ光線、ＵＶ光）を多結晶シリコン膜および非晶質シリコン膜に照射する。この工程では、先の工程で形成された多結晶シリコン膜の表面を平坦化するとともに、非晶質シリコン膜を溶融結晶化する。非晶質シリコン膜に照射する光線は多結晶シリコン層に照射する光線と同じであり、同じ光線を表示部と駆動回路部とに走査する。
【００３８】
このときの光線のエネルギー密度は、非晶質シリコン膜の少なくとも上層部分を溶融するように設定する。上層部分を選択的に溶融すると、上述したように、結晶成長に許される時間が短く、非晶質半導体膜の非溶融部分が核として作用するため、平均結晶粒径が１μｍ以下の小さな結晶粒が形成される。また、非晶質シリコン膜の厚さ方向の全体が完全に溶融する条件であっても、光線（エキシマレーザ光線、ＵＶ光）の照射領域が工程（ｂ）より非常に大きいので、工程（ｂ）より広い範囲で非晶質シリコンが溶融する。この為、固化する際にランダムに多くの結晶核が発生し、結果として得られる結晶粒径は小さく（例えば平均粒径が１μｍ以下）なる。
【００３９】
これに対して、工程（ｂ）で得られた多結晶シリコンの領域では、すでに得られた大きな結晶粒が完全に溶融されることが無く、大きな結晶粒が得られる。これは、エキシマレーザ光線（ＵＶ光）に対する吸収率が、多結晶シリコンの方が非晶質シリコンよりも低いため、非晶質シリコン膜と同じエネルギー密度のＵＶ光を照射すると、多結晶シリコン膜の方が溶融される体積が小さく、非晶質シリコン膜に比べ表層に近い部分しか溶融されないことによる。また、このように多結晶シリコン膜の表層に近い部分しか溶融されないことと、後述する雰囲気の制御による効果とが相まって、上面が効率的に平坦化され、平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下まで平坦化される。
【００４０】
次に、工程（ｂ）および（ｃ）において光照射を行う際の雰囲気について説明する。
【００４１】
溶融結晶化における雰囲気は、光線のエネルギー密度と共に、得られる多結晶シリコン膜の移動度に大きく影響する。例えば、特許文献１の図２に示されているように、大気中（すなわち空気を含む雰囲気中）でエキシマレーザ光線を照射すると、真空中で照射する場合よりも、上面の突起は高くなる（凹凸が大きくなる）。また、重要なことは、大気中および真空中のいずれの場合も、上面の平均粗さ（表面平均凹凸）が最大となるエネルギー密度のエキシマレーザ光線を照射することによって得られた多結晶シリコン膜が、最も高い移動度（電子移動度）を有することである。例えば、特許文献１の図２に記載されている例では、大気中および真空中のいずれにおいても４００ｍＪ／ｃｍ2のエネルギー密度の光線を照射した際に平均粗さが最大となり、得られた多結晶シリコンの移動度もそれぞれのこのときに最大となる。本発明者の実験によると、大気中で照射した場合の移動度は５０〜１５０ｃｍ2／Ｖ・ｓｅｃ（上面の平均粗さは約１２ｎｍ）であるのに対し、真空中で照射した場合の移動度は１０〜４０ｃｍ2／Ｖ・ｓｅｃ（上面の平均粗さは約５ｎｍ）と低い。
【００４２】
従って、高い移動度の多結晶シリコン膜を得るためには、酸素を含む雰囲気下で光照射（溶融結晶化）することが好ましく、平坦な上面の多結晶シリコン膜を得るためには真空中で光照射することが好ましい。
【００４３】
このことから、上記工程（ｂ）は、酸素を含む雰囲気下で行われることが好ましい。すなわち、駆動回路のＴＦＴを形成するための大粒径の結晶粒を含む第１の多結晶シリコン膜の移動度は高い方が好ましいので、まず酸素を含む雰囲気下で結晶化を行う。このとき、画素ＴＦＴを形成するための多結晶シリコン膜を形成する領域の非晶質シリコン膜には光照射を行わない。
【００４４】
次の工程（ｃ）は、実質的に酸素を含まない、真空中または不活性ガス（例えば希ガスまたは窒素ガス）雰囲気下で行うことが好ましい。この工程では、非晶質シリコン膜が光照射され、結晶化されるが、真空中または不活性ガス雰囲気下で結晶化すると、得られる第２の多結晶シリコン膜の移動度は小さいが、上面の平均粗さＲａが５ｎｍ以下となる。
【００４５】
この工程（ｃ）で、工程（ｂ）で形成された多結晶シリコン膜の上面を平坦化するためには、工程（ｃ）の前に、多結晶シリコン膜上に形成された酸化シリコン膜をエッチングによって除去することが好ましい。本発明者の検討によると、特許文献３の方法で多結晶シリコン膜の表面粗さが十分に低減されない理由は、ひとつのマスクを用いて一連の工程として結晶化と平坦化とを行うため、平坦化のための光照射が行われる際には多結晶シリコン層の表面に酸化シリコン層が形成されており、この酸化シリコン層が平坦化を阻害していると考えられる。シリコン酸化膜をエッチングで除去した後に、平坦化のための光照射を行うことによって、平均粗さＲａが５ｎｍ以下となる。
【００４６】
上述の工程を経ることによって、第１の多結晶シリコン膜および第２多結晶シリコン膜のいずれもが、平均粗さＲａが５ｎｍ以下の平坦な上面を有することになる。
【００４７】
従って、上述の雰囲気下で工程（ｂ）および（ｃ）を行うことによって、例えば、厚さが５０ｎｍのゲート絶縁膜を用いて、駆動回路のＴＦＴおよび画素ＴＦＴを形成することが可能となる。
【００４８】
ここでは、第１および第２の多結晶シリコン膜の上面の平均粗さＲａを５ｎｍ以下まで平坦化する例を説明したが、もちろん用途に応じて、平均粗さの程度は適宜設定できる。
【００４９】
以下、図２および図３を参照して、本実施形態による図３に示すＴＦＴ１００を備える表示装置の製造方法をさらに詳細に説明する。
【００５０】
はじめに、図２を参照して、第１の結晶質シリコン膜１６と第２の結晶質シリコン膜１７とを同一の基板１１上に形成する方法を説明する。
【００５１】
まず、図２（Ａ）に示すように、基板１１上に非晶質シリコン膜１２を形成する（工程（ａ））。基板１１の種類は特に限定されず、ガラス基板や石英基板などを用いることができる。また、例えば、ガラス基板を用いる場合、基板１１中の不純物が非晶質シリコン膜１２に拡散するのを防ぐため、ガラス基板上に下地膜を形成したものを基板１１として用いても良い。下地膜としては、例えば、酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜およびこれらの積層膜などが挙げられる。非晶質シリコン膜１２は、公知の方法（例えばプラズマＣＶＤ法、スパッタ法）によって形成される。非晶質シリコン膜１２の厚さは、例えば、３０ｎｍから１００ｎｍの範囲に設定される。
【００５２】
次に、図２（Ｂ）に示すように、非晶質シリコン膜１２の内で、駆動回路３などの高速で動作する機能回路用のＴＦＴの形成に用いられる領域にのみエキシマレーザ光線１８を照射し、光照射された領域の非晶質シリコン膜を完全に溶融・結晶化させることによって、多結晶シリコン膜１３を部分的に形成する（工程（ｂ））。その結果、基板１１上には、エキシマレーザ光線１８を照射した後の１μｍ超３μｍ以下の平均結晶粒径を有する多結晶シリコン膜１３と、結晶化されていない非晶質シリコン膜１２との両方が存在する（図２（Ｃ）を参照）。多結晶シリコン膜１３の表面は、結晶粒界に沿って突起１４が形成される。
【００５３】
非晶質シリコン膜１２にエキシマレーザ光線１８を照射し、前述したような結晶粒径の大きい多結晶シリコン膜１３を形成する方法は、公知の横方向（ラテラル）成長法を採用することができる。なお、生産性の観点からは、特許文献２に開示されている方法、すなわち、複数の透過部の繰り返しパターンが設けられたフォトマスクを用い、光照射と同期して基板を所定のピッチで等速度で送る方法を採用することが好ましい。この方法によれば、基板内で同時に複数の箇所で結晶粒を横方向成長させることができる。マスクのパターンおよび基板の送りピッチは、目的とするＴＦＴの目標特性に応じて適宜設定される。
【００５４】
本実施形態では、透過部の繰り返しパターンが長方形のマスクを使用する。ここでは、短辺の幅が４μｍ〜６μｍ、長辺の幅が５００μｍ〜１０００μｍの矩形の帯状の透光部が、短辺方向に繰り返し配列されたパターンのマスクを使用する。基板の送りピッチ（透光部の短辺方向へ）は１μｍ〜３μｍ、搬送速度は２００ｍｍ／ｓ〜５００ｍｍ／ｓ、エキシマレーザの繰り返し周波数は２００Ｈｚ〜５００Ｈｚ、非晶質シリコン膜１２の厚さにも依存するがエネルギー密度を３００ｍＪ／ｃｍ2〜７００ｍＪ／ｃｍ2程度で処理することで、平均結晶粒径が１μｍ〜３μｍの多結晶シリコン膜１３を形成した。
【００５５】
上記工程（ｂ）は、酸素を含む雰囲気下、例えば大気中で行うことが好ましい。酸素を含む雰囲気下で溶融結晶化を行うことによって、上述したように、移動度の高い多結晶シリコン膜が得られる。このとき、照射する光線のエネルギー密度は要求される移動度を考慮して適宜設定すれば良い。上述したように移動度が高い多結晶シリコン膜ほど上面の平均粗さが大きくなる傾向にあるが、次の工程（ｃ）で平坦化するので、この工程では移動度を基準に条件を決定すればよい。
【００５６】
また、酸素雰囲気下でレーザ光を照射すると、多結晶シリコン膜１３の表面に酸化膜１５が形成される（図２（Ｃ）を参照）。エッチングによってこの酸化膜１５を除去することによって多結晶シリコン膜１３の表面に形成されていた突起１４を小さくすることができるという利点もある。これは、突起１４が形成された多結晶シリコン膜１３の近傍が酸化されやすく、多結晶シリコン膜１３の他の部分に比べて厚い酸化膜１５が形成されるためである。なお、非晶質シリコン膜１２上に形成された酸化膜も同時に除去する。
【００５７】
なお、酸化膜１５は、上記工程（ｂ）を酸化性雰囲気下で行わない場合であっても、膜の堆積過程で自然に生成される場合がある。この場合も、上記と同様、酸化膜１５をエッチングによって除去することが好ましい。エッチングは、フッ酸系のエッチング液を用いて行ってもよいし、あるいは、エッチングガスを用いて行ってもよい。エッチングガスとしては、例えば、ＣＦ4やＳＦ6などのフロン系ガスや、これらのフロン系ガスと酸素との混合ガスなどが用いられる。
【００５８】
酸化シリコン膜を除去した後、非晶質シリコン膜１２の少なくとも上層部分を溶融するエネルギー密度のエキシマレーザ光線１９を多結晶シリコン膜１３および非晶質シリコン膜１２に照射することによって、多結晶シリコン膜１３よりも上面が平坦な第１の多結晶シリコン膜１６を形成するとともに、非晶質シリコン膜が結晶化された第２の多結晶シリコン膜を形成する（工程（ｃ））。これにより、多結晶シリコン膜１３の表面に形成された突起１４はほぼ消失し、表面が平坦化された結晶質シリコン膜１６が得られる（図２（Ｅ）を参照）。同時に、非晶質シリコン膜１２は結晶化され、第２の多結晶シリコン膜１７が得られる。
【００５９】
このときのエキシマレーザ光線のビーム形状は、幅が約１．５ｍｍ〜３．０ｍｍで長さが１００ｍｍ〜３００ｍｍの帯状に整形されている。レーザ光線が照射されるこの帯状の領域を、１ショットごとに、その長手方向に直交する方向に移動させ、基板全面を走査する。あるショットの照射領域と次のショットの照射領域との重なった部分の割合（オーバラップ率）が、１ショットの照射領域の９２〜９９％程度になるように、照射領域を移動させる。エキシマレーザ光線のエネルギー密度は、例えば３００ｍＪ／ｃｍ2〜５００ｍＪ／ｃｍ2である。この様にエキシマレーザ光線を照射することによって、工程（ｂ）より広い範囲で非晶質シリコンが溶融するので、固化する際にランダムに多くの結晶核が発生し、結果として得られる結晶粒径は小さくなる（平均粒径１μｍ以下）。
【００６０】
特に、酸素を含まない雰囲気下（例えば真空中や不活性ガス雰囲気下）で結晶化すると、上面の平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下の平坦な多結晶シリコン膜１７が得られる。ここで、不活性ガスとは、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅおよびこれらの混合ガス）または窒素ガスである。特に好ましいのは真空中または窒素ガス雰囲気である。
【００６１】
多結晶シリコン膜１３は、非晶質シリコン膜１２よりもエキシマレーザ光線（ＵＶ光）に対する吸収率が低いので、同じエネルギー密度のＵＶ光が照射されると、非晶質シリコン膜１３に比べて、より表層に近い部分しか溶融されず、上面が効率的に平坦化される。その結果、得られる多結晶シリコン膜１６の上面は、平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下の平坦性を有することになる。
【００６２】
非晶質シリコン膜１２を結晶化して得られる多結晶シリコン膜１７の上面の粗さを抑制するために、この工程を酸素を含まない真空中または不活性ガス雰囲気下で行うと、多結晶シリコン膜１７の移動度は比較的低くなる。大気中で結晶化した場合の移動度が５０〜１５０ｃｍ2／Ｖ・ｓｅｃであるのに対し、真空中で結晶化した場合の移動度は１０〜４０ｃｍ2／Ｖ・ｓｅｃ程度にしかならない。しかしながら、この移動度は画素ＴＦＴの移動度としては十分であり、非晶質シリコン膜の移動度（０．１ｃｍ2／Ｖ・ｓｅｃ〜１．５ｃｍ2／Ｖ・ｓｅｃ）よりも優れている。一方、多結晶シリコン膜１６の移動度は、工程（ｂ）で形成された多結晶シリコン膜１３の移動度から低下することが無く、工程（ｂ）を酸素を含む雰囲気下で行えば、２００ｃｍ2／Ｖ・ｓｅｃ〜５００ｃｍ2／Ｖ・ｓｅｃの移動度が得られる。工程（ｂ）を酸素を含まない雰囲気下で行った場合の移動度は８０ｃｍ2／Ｖ・ｓｅｃ〜３５０ｃｍ2／Ｖ・ｓｅｃ程度となる。
【００６３】
このように、工程（ｂ）を酸素を含む雰囲気下で実行し、工程（ｃ）を実質的に酸素を含まない、真空中または不活性ガス雰囲気下で行うと、多結晶シリコン膜１６および１７ともに、上面の平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下となる。また多結晶シリコン膜１６の移動度は２００ｃｍ2／Ｖ・ｓｅｃ〜５００ｃｍ2／Ｖ・ｓｅｃと非常に高く、例示したデジタルドライバ（駆動回路３）などの高速で動作する機能回路等のＴＦＴを形成するのに十分なレベルであり、多結晶シリコン膜１７の移動度は１０ｃｍ2／Ｖ・ｓｅｃ〜４０ｃｍ2／Ｖ・ｓｅｃ程度であるが画素ＴＦＴを構成するのに十分なレベルである。
【００６４】
このように、本実施形態の製造方法によると、非晶質シリコン膜に対して２回の光照射工程を行うことにより、粒径が大きく（１μ超）、上面が平坦化された第１の多結晶シリコン膜と、第１の多結晶シリコン膜よりも結晶粒径が小さい第２の多結晶シリコン膜とを、同一の基板上に高い製造効率で一体に形成される。なお、非晶質シリコン膜を結晶化する前に、結晶化を促進するＮｉなどの触媒元素を添加しても良い。
【００６５】
なお、本実施形態では、上記工程（ｂ）と工程（ｃ）の両方でレーザ照射を行っているが、工程（ｂ）のレーザ光を照射する前と後との間で、結晶面配向及び結晶粒状態はそのまま維持され、ＥＢＳＰ測定において、実質的に大きな変化は見られないことを確認している。本実施形態では、エキシマレーザ光線を用いたが、他のＵＶ光線を用いても良い。
【００６６】
このようにして、同一基板１１上に、結晶粒径の異なる結晶質シリコン膜１６、１７を一体に形成することができる。
【００６７】
次に、図３を用い、上記のようにして得られた第１の結晶質シリコン膜１６および第２の結晶質シリコン膜１７に公知の半導体製造プロセスを施してＴＦＴ１００を作製する方法を説明する。ここでは、ｎチャネル型ＴＦＴを作製する。第１の結晶質シリコン膜１６および第２の結晶質シリコン膜１７は、実質的に同じ半導体製造プロセスが施されるため、以下では、説明の便宜上、第１の結晶質シリコン膜１６を用いてｎチャネル型ＴＦＴを作製する方法を説明する。図３は、ここで説明するｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）→（Ｃ）の順にしたがって作製工程が順次進行する。
【００６８】
まず、第１の結晶質シリコン膜１６の不要な領域を除去して素子間分離を行う。その結果、図３（Ａ）に示すように、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶質シリコン膜（半導体層）２１が形成される。
【００６９】
次に、図３（Ｂ）に示すように、島状の結晶質シリコン膜２１を覆うゲート絶縁膜２２を形成する。ゲート絶縁膜２２としては、厚さが２０ｎｍ以上１００ｎｍ以下の酸化シリコン膜が好ましく、厚さは２０ｎｍ以上５０ｎｍ以下であることがより好ましい。ゲート絶縁膜を薄くすることによって、より高性能なＴＦＴを形成できるからである。本実施形態において、多結晶シリコン膜１６および１７は、その上面の平均粗さＲａが５ｎｍ以下、最大粗さＲｍａｘが２０ｎｍ以下なので、厚さが５０ｎｍ以下のゲート絶縁膜２２を用いても、リークが発生することが無く、素子特性の優れたＴＦＴ１００を得ることが出来る。
【００７０】
続いて、ゲート絶縁膜２２上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、ゲート電極２３とする。このときの導電膜としては、各種メタル膜や高濃度にドナーやアクセプター元素がドーピングされた半導体膜などを用いることができる。本実施形態では、後のソース・ドレイン領域の活性化時に加熱処理を行うため、耐熱性の高い高融点メタル、例えばタンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）などを用いることが好ましい。アルミニウム（Ａｌ）などの低融点メタルも利用できるが、この場合は、レーザ照射による活性化などを組み合わせればよい。また、このときの厚さとしては、３００〜６００ｎｍが好ましい。
【００７１】
続いて、図３（Ｂ）に示すように、ゲート電極２３をマスクとして、イオンドーピング法によって島状の結晶質シリコン膜２１にｎ型不純物（リン）２４を高濃度に注入する。この工程により、島状の結晶質シリコン膜２１において、ゲート電極２３に覆われていない領域２５には高濃度のリン２４が注入される。ゲート電極２３にマスクされリン２４が注入されない領域２６は、後にＴＦＴのチャネル領域となる。
【００７２】
次に、図３（Ｃ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜２７として形成し、コンタクトホールを形成する。次いで、金属材料によってＴＦＴの電極・配線（不図示）を形成する。
【００７３】
そして最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０℃、１時間のアニールを行い、ＴＦＴ２９を完成させる。さらに必要に応じて、ＴＦＴ２９を保護する目的で、ＴＦＴ２９上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００７４】
本実施形態にしたがって作製されたＴＦＴ２９は、チャネル領域の電子移動度が高く、例示したデジタルドライバ（駆動回路３）などの高速で動作する機能回路等を内蔵するのに充分な、極めて優れたＴＦＴ特性を有している。
【００７５】
上記では、工程（ｃ）によって得られた第１の結晶質シリコン膜１６をパターニングし、島状の結晶質シリコン膜２１を形成したが、パターニングの時期は、これに限定されない。例えば、工程（ｂ）によって得られた多結晶シリコン膜１３をパターニングし、島状の結晶質シリコン膜を形成してから工程（ｃ）を行ってもよい。
【００７６】
前述した半導体製造プロセスは、同時に、第２の結晶質シリコン膜１７にも施される。その結果、第２の結晶質シリコン膜１７を含むＴＦＴ（不図示）が得られる。このＴＦＴは、第１の結晶質シリコン膜１６を含むＴＦＴ２９に比べ、電子移動度はやや劣るが、表示部を構成するＴＦＴとして好適に用いられる。
【００７７】
このようにして、表示部と高速で動作するデジタルドライバなどの機能回路が一体に形成されたＴＦＴ基板（アクティブマトリクス基板）が得られる。このＴＦＴ基板と対向基板（カラーフィルタ基板）とを用いて、公知の方法でＴＦＴ型液晶表示装置を製造することができる。本実施形態のＴＦＴ型液晶表示装置は、従来よりも高性能でありながら、小型で且つ製造コストが安いという特徴を有している。
【００７８】
上記では、ポリシリコンＴＦＴを備える液晶表示装置を例に本発明の実施形態を説明したが本発明はこれに限られず、有機ＥＬ表示装置など、基板上に画素用のＴＦＴと、デジタルドライバなどの機能回路用のＴＦＴを有する表示装置に広く適用できる。
【００７９】
また、例としてｎ型不純物（リン）をドープすることによってｎ型ＴＦＴを作製する場合について述べたがこれに限られない。例えば、フォトリソグラフィ技術を用いて、互いに異なる領域にｎ型ＴＦＴとｐ型ＴＦＴとを作ることも出来る。この場合、島状の結晶質シリコン膜の内でｐ型ＴＦＴを形成する領域にイオンドーピング法でｐ型不純物（例えばボロン）を高濃度に注入すれば良い。このようにして、ＣＭＯＳ回路を作製することも出来る。
【００８０】
また、結晶質半導体層として、多結晶シリコン層を例示したがこれに限定されず、ゲルマニウム層、ゲルマニウムとシリコンとの混成層（シリコン・ゲルマニウム層）などを用いることも出来る。
【産業上の利用可能性】
【００８１】
本発明の表示装置の製造方法は、テレビなどの表示装置や、電子機器（例えば、ビデオカメラ、デジタルカメラ、ノート型パーソナルコンピュータ、携帯情報端末など）用の表示装置に好適に用いられる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施形態による表示装置１０の構成を模式的に示す平面図である。
【図２】（Ａ）から（Ｅ）は、本発明の実施形態において、第１の多結晶シリコン膜と第２の多結晶シリコン膜とを同一基板上に形成する工程を模式的に示す断面図である。
【図３】（Ａ）から（Ｃ）は、本発明の実施形態によるＴＦＴの製造工程を模式的に示す断面図である。
【符号の説明】
【００８３】
１  基板
２  表示部
３  駆動回路（デジタルドライバ）
１０  表示装置
１１  基板
１２  非晶質シリコン膜
１３  結晶粒径の大きい結晶質シリコン膜
１４  突起
１５  酸化膜
１６  第１の結晶質シリコン膜
１７  第２の結晶質シリコン膜
１８  光線
１９  光線
２１  島状の結晶質シリコン膜（半導体層）
２２  ゲート絶縁膜
２３  ゲート電極
２４  ｎ型不純物（リン）
２５  リンが注入されない領域
２６  ＴＦＴのチャネル領域
２７  層間絶縁膜
２８  ＴＦＴの電極・配線
２９  ＴＦＴ
１００  ＴＦＴ
【図１】
2007027202.tif 000003
【図２】
2007027202.tif 000004
【図３】
2007027202.tif 000005