(57)【要約】【課題】信号処理回路基板に対する試験効率を向上させ、生産性を上げる。【解決手段】複数個のチップを複数の経路により接続して信号処理を実行する信号処理回路基板８に対して試験を行う回路基板試験装置１であって、ＰＣ２は、信号処理回路基板８の接続試験の対象とする複数の経路に該当する複数のチップのそれぞれに対してバスアダプタ６を通じて試験用の設定をする。ＰＣ２は、試験用の設定がされた複数のチップに該当する複数の経路に対して、テストパターン送受信基板７から順次、試験信号を送出させる。ＰＣ２は、試験信号による試験結果をバスアダプタ６を通じて取得し、ＨＤＤ２ａに記録された期待値データと照合することで試験結果を判定する。【選択図】図１
2007017190.tif 000002
【特許請求の範囲】
【請求項１】
複数個のチップを複数の経路により接続して信号処理を実行する回路基板に対して試験を行う回路基板試験装置であって、
前記回路基板の試験の対象とする複数の経路に該当する複数のチップのそれぞれに対して試験用の設定をする試験設定手段と、
前記試験選択手段により試験用の設定がされた複数のチップに該当する複数の経路に対して、順次、試験信号を送出させる試験信号送出手段と、
前記試験信号送出手段により送出された試験信号による試験結果を取得する試験結果取得手段と、
前記試験結果取得手段により取得された試験結果を判定する判定手段と
を具備したことを特徴とする回路基板試験装置。
【請求項２】
前記回路基板には複数の入出力ポートが設けられており、
前記試験設定手段は、前記複数の入出力ポートの何れかを含めた複数の経路に該当する複数のチップに対して試験用の設定を行い、
前記試験信号送出手段は、前記試験設定手段により試験用の設定がされた経路に含まれる入出力ポートに対して試験信号を送出させることを特徴とする請求項１記載の回路基板試験装置。
【請求項３】
前記試験結果取得手段により取得された複数の経路のそれぞれについての試験結果を記録する試験結果記録手段をさらに具備したことを特徴とする請求項１記載の回路基板試験装置。
【請求項４】
前記回路基板がスロットにより装着されるラックを有し、
前記ラックには、前記回路基板がスロットに装着された場合に、前記試験設定手段により試験用の設定がされる経路に含まれる入出力ポートを、複数の経路のそれぞれに対応して接続する接続手段が設けられていることを特徴とする請求項２記載の回路基板試験装置。
【請求項５】
前記ラックには、複数の異なる回路基板を装着可能な複数のスロットが設けられ、
前記接続手段は、前記複数のスロットのそれぞれに設けられ、それぞれのスロットに装着される前記回路基板に応じて前記入出力ポートを接続するように形成されることを特徴とする請求項４記載の回路基板試験装置。
【請求項６】
前記試験設定手段は、複数の回路基板のそれぞれに対して試験用の設定をするための複数の設定データを有し、
前記ラックに装着された回路基板に応じた設定データをもとに試験用の設定をすることを特徴とする請求項４記載の回路基板試験装置。
【請求項７】
複数個のチップを複数の経路により接続して信号処理を実行する回路基板に対して試験を行う回路基板試験方法であって、
前記回路基板の接続試験の対象とする複数の経路に該当する複数のチップのそれぞれに対して試験用の設定をする試験設定ステップと、
前記試験選択ステップにより試験用の設定がされた複数のチップに該当する複数の経路に対して、順次、試験信号を送出させる試験信号送出ステップと、
前記試験信号送出ステップにより送出された試験信号による試験結果を取得する試験結果取得ステップと、
前記試験結果取得ステップにより取得された試験結果を判定する判定ステップと
を具備したことを特徴とする回路基板試験方法。
【請求項８】
複数個のチップを複数の経路により接続して信号処理を実行する回路基板に対して試験を行う回路基板試験装置に搭載されたコンピュータを、
前記回路基板の接続試験の対象とする複数の経路に該当する複数のチップのそれぞれに対して試験用の設定をする試験設定手段と、
前記試験選択手段により試験用の設定がされた複数のチップに該当する複数の経路に対して、順次、試験信号を送出させる試験信号送出手段と、
前記試験信号送出手段により送出された試験信号による試験結果を取得する試験結果取得手段と、
前記試験結果取得手段により取得された試験結果を判定する判定手段として機能させるための回路基板試験プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個のチップが実装された回路基板の試験を行う回路基板試験装置、回路基板試験方法、及び回路基板試験プログラムに関する。
【背景技術】
【０００２】
従来、回路基板検査装置には、ＣＰＵボードを検査対象したものがある（例えば、特許文献１）。この回路基板検査装置は、模擬信号回路により、ＣＰＵボードに接続されるキーボードの出力するキー信号をシミュレーションすることにより模擬信号として出力し、また信号入出力回路がＣＰＵボード上に設けられた通信ポートを介して、ＣＰＵボード上の電子回路（ＣＰＵ，メモリ，ＤＳＰ，画像処理ＬＳＩ等から構成されている）の検査を行う制御信号を生成／供給する。
【０００３】
これにより、機能検査工程においては、回路基板検査装置が制御信号及び模擬信号に基づき、ＣＰＵボード上の電子回路が出力する応答信号を入力し、検査部が予め設定された値と、この応答信号との比較を行いＣＰＵボードの良否を判定することにより、このＣＰＵボードの電子回路の機能検査を行う。
【０００４】
ところで、近年のレーダ装置においては、信号処理に求められる演算処理能力は年々上昇しており、そこで使用される信号処理回路基板には高い演算処理能力が要求されている。レーダ装置に使用される信号処理回路基板には、高速演算処理を行う複数のＤＳＰ（Digital Signal Processor）チップが搭載され、各々のチップが基板上の通信ラインで相互に接続されている。複数のＤＳＰは、基板上で実行する処理に応じた経路により接続される複数のチップが選択的に使用される。また、信号処理回路基板には複数の入出力ポートが設けられ、経路に応じて選択的に使用される。
【０００５】
この信号処理回路基板の基本動作を確認するための通信確認試験は次のように実施していた。
【０００６】
（１）（必要に応じて）信号処理回路基板の入出力ポートに、通信用ケーブルを接続する。
【０００７】
（２）キーボードから試験命令を信号処理回路基板に与えて、この試験命令に従い試験のシーケンスを動作させて、通信確認試験を実施する。
【０００８】
（３）通信確認試験実施後に表示装置に表示される文字列の特定部分を試験実施者が確認することにより、通信動作が正常に行われているか否か判定する。
【０００９】
（１）〜（３）の一連の作業をＤＳＰチップの１経路ごとに繰り返し実施する。信号処理回路基板において用いられる経路は、例えば数十経路あるため、前述した（１）〜（３）の確認作業を信号処理回路基板１枚あたり数十回実施する必要があった。
【特許文献１】特開２００２−２９６３１５公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のＣＰＵボードを検査対象とする回路基板検査装置では、ＣＰＵボード上に実装された電子回路（ＣＰＵ，メモリ，ＤＳＰ，画像処理ＬＳＩ等）の使用目的が予め決められているため、電子回路間の接続は固定的であり、また入出力ポートについても予め設けられたものが固定的に使用される。
【００１１】
これに対して、前述したレーダ装置に搭載される信号処理回路基板では、複数のチップを搭載し、これらを複数の経路で選択的に使用するため、通信確認試験を各経路について実施する必要があった。このため、作業者がＤＳＰチップの１経路に対する試験のたびにシーケンスを動作させる必要があり、作業が膨大であり非常に煩雑であるという問題があった。
【００１２】
また、通信確認試験の準備やシーケンスの動作指示、試験結果の確認等に時間がかかる割には、通信の動作自体は例えば１〜２秒で終わってしまうため、試験の効率が非常に悪く、生産性の向上を阻害していた。
【００１３】
本発明は上記事情に着目してなされたもので、その目的とするところは、信号処理回路基板に対する試験効率を向上させ、生産性を上げることが可能な回路基板試験装置、回路基板試験方法、及び回路基板試験プログラムを提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明は、複数個のチップを複数の経路により接続して信号処理を実行する回路基板に対して試験を行う回路基板試験装置であって、前記回路基板の試験の対象とする複数の経路に該当する複数のチップのそれぞれに対して試験用の設定をする試験設定手段と、前記試験選択手段により試験用の設定がされた複数のチップに該当する複数の経路に対して、順次、試験信号を送出させる試験信号送出手段と、前記試験信号送出手段により送出された試験信号による試験結果を取得する試験結果取得手段と、前記試験結果取得手段により取得された試験結果を判定する判定手段とを具備するようにしたものである。
【発明の効果】
【００１５】
本発明によれば、回路基板の試験の対象とする複数の経路に該当する複数のチップのそれぞれに対して試験用の設定をして、この複数のチップに該当する複数の経路に対して、順次、試験信号を送出させて、その試験結果を取得して判定するようにしたので、複数の経路のそれぞれについて逐次作業者が操作をする必要がなくなり、信号処理回路基板に対する試験効率を向上させ、生産性を上げることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。  
図１は、本実施形態における回路基板試験装置１の構成を示すブロック図である。図１に示すように、回路基板試験装置１は、パーソナルコンピュータ（ＰＣ）２（ハードディスクドライブ（ＨＤＤ）２ａ）、ＣＲＴ（cathode-ray tube）３、ＨＤＤ２ａ、キーボード４、バスアダプタ６、及びテストパターン送受信基板７から構成される。
【００１７】
ＰＣ２は、回路基板試験装置１の動作を制御するもので、各種プログラムやデータなどを記録するためのＨＤＤ２ａが搭載されている。ＨＤＤ２ａに記録されるプログラムには、例えばＯＳ（Operating System）、試験プログラム、ＤＳＰ間通信試験プログラム（回路基板試験プログラム）が含まれる。試験プログラムは、ＯＳ上で動作するプログラムである。ＤＳＰ間通信試験プログラムは、試験プログラムから呼ばれるサブプログラムである。ＰＣ２は、ＤＳＰ間通信試験プログラムに従って動作することで、信号処理回路基板８に対する通信試験を実行する。
【００１８】
なお、回路基板試験装置１による試験対象となる信号処理回路基板８は、例えばレーダ装置に実装されて使用されるもので、複数個のＤＳＰチップを複数の経路により接続して信号処理を実行するもので、使用される経路に応じて選択的に使用される複数の入出力ポートが設けられている（図４参照）。
【００１９】
本実施形態における回路基板試験装置１は、ＤＳＰ間通信試験プログラムに従い、信号処理回路基板８の試験の対象とする複数の経路に該当する複数のＤＳＰチップのそれぞれに対して試験用の設定をして、この設定がされた複数のチップに該当する複数の経路に対して、順次、試験信号を送出させる。そして、試験信号による試験結果を信号処理回路基板８から取得して、予め用意された期待値データを照合することで試験結果を判定する。この一連の複数の経路についての試験を作業者からの入力操作を必要とすることなく実行することができる。
【００２０】
また、ＨＤＤ２ａには、試験対象とする信号処理回路基板８に対して試験用の設定をするための設定データ、信号処理回路基板８に対する試験結果を示す試験結果データ、予め設定された試験結果を評価する際に参照される期待値データなどが記録される。なお、設定データは、試験対象とする複数の異なる信号処理回路基板８のそれぞれに対して予め複数用意しておき、必要に応じて選択して使用される。
【００２１】
ＣＲＴ３は、ＰＣ２により実行されるＯＳ、試験プログラム及びＤＳＰ間通信試験プログラムの動作状況を表示する。
【００２２】
キーボード４は、ＰＣ２内のＨＤＤ２ａに記録されたＯＳ、試験プログラム及びＤＳＰ間通信試験プログラムの動作を制御するための指示を作業者の操作により入力する。
【００２３】
ＰＣ２は、回路基板検査用ラック５に装着されるバスアダプタ６と接続される。回路基板検査用ラック５には、バスアダプタ６の他、テストパターン送受信基板７、信号処理回路基板８が装着される（図２、図３参照）。
【００２４】
バスアダプタ６は、信号処理回路基板８またはテストパターン送受信基板７の動作を設定する制御信号をＰＣ２から入力して、信号処理回路基板８またはテストパターン送受信基板７に送出する。また、ＰＣ２により信号処理回路基板８から読み出される試験結果データをＰＣ２に送出する。
【００２５】
テストパターン送受信基板７は、バスアダプタ６を通じて得られるＰＣ２からの設定データに応じた制御信号に基づいて、複数のチップのそれぞれに対して試験用の設定をする。すなわち、テストパターン送受信基板７は、通信試験を行う経路上の送信端／受信端のＤＳＰチップを指定することで試験通信経路を設定する。テストパターン送受信基板７は、テストパターン受信基板７ａとテストパターン送信基板７ｂとから構成される。テストパターン送信基板７ｂは、試験通信経路の設定後、試験対象とする経路中の入出力ポートに接続された送信端のＤＳＰチップから試験信号を送出させ、またテストパターン受信基板７ａは、経路中の入出力ポートから試験信号を受信する。
【００２６】
図２は本実施形態における回路基板試験装置１で用いられる回路基板検査用ラック５の外観構成を示す斜視図、図３は、回路基板検査用ラック５の内部構成と回路基板検査用ラック５から抜き取られた基板を示す図である。
【００２７】
回路基板検査用ラック５は、正面側が開放されたシェルフに複数のスロットが設けられ、各スロットにそれぞれバスアダプタ６、テストパターン送受信基板７（テストパターン受信基板７ａ、テストパターン送信基板７ｂ）、及び信号処理回路基板８が挿抜可能である。回路基板検査用ラック５に装着される各基板６，７，８には、図３に示すように、前端側の上下にそれぞれ挿抜操作具が設けられている。
【００２８】
図２及び図３に示す回路基板検査用ラック５には、複数の異なる信号処理回路基板８を装着可能な複数のスロットが設けられている。すなわち、信号処理回路基板８の他に、信号処理回路基板用スロット８ａ，８ｂが設けられており、信号処理回路基板用スロット８ａまたは８ｂにおいて、信号処理回路基板８とは異なる信号処理回路基板についての試験を実行することができる。
【００２９】
回路基板検査用ラック５の各スロットに基板６，７，８を挿入した状態では、図２に示すように、前面側が各基板の前面パネルにより閉塞される。また、回路基板検査用ラック５の背面側に設けられるバックボードには、互いを電気的に接続して各種信号を入出力するコネクタ５ａ１，５ａ２が各スロットに対応して設けられている。基板６，７，８には、各スロットに対応するコネクタ５ａ１，５ａ２と電気的に接続される接続端子５ｂ１，５ｂ２が設けられている。
【００３０】
また、信号処理回路基板８が装着されるスロットに設けられたコネクタ５ａ１，５ａ２（接続手段）は、信号処理回路基板８がスロットに装着された場合に、ＰＣ２により試験用の設定がされる経路に含まれる入出力ポートを、複数の経路のそれぞれに対応して接続するように構成されている。すなわち、試験対象とする複数の経路についての入出力ポート間の接続が、コネクタ５ａ１，５ａ２に接続端子５ｂ１，５ｂ２を接続することで行われる。同様にして、信号処理回路基板用スロット８ａ，８ｂに対応して設けられるコネクタ５ａ１，５ａ２は、それぞれのスロットに装着される異なる信号処理回路基板に対応して、試験対象とする複数の経路についての入出力ポート間の接続が行われるように構成されている。
【００３１】
これにより、信号処理回路基板８に対する入出力ポートを含む複数の経路についての試験を行う場合であっても、その都度、入出力ポートに対して接続操作をする必要がない。
【００３２】
なお、テストパターン送受信基板７及び信号処理回路基板８の前面パネルには、フロント／リア切替スイッチ７ａ１，７ｂ１及び８ｃと、コネクタ７ａ２，７ｂ２及び８ｄが設けられている。フロント／リア切替スイッチ７ａ１，７ｂ１，８ｃがリア側に切り替えられている場合には、バックボード側に設けられたコネクタ５ａ１，５ａ２を通じて、試験信号の送受信を行い、フロント側に切り替えられている場合には、前面パネルに設けられたコネクタ７ａ２，７ｂ２と８ｄを試験ケーブルで接続して試験信号の送受信を行う。
【００３３】
図４には、回路基板試験装置１により試験対象となる信号処理回路基板８の構成の一例を示している。
【００３４】
図４に示すように、信号処理回路基板８には、高速演算処理を実行する複数（ここでは８個）のＤＳＰ９〜１６が搭載されており、各々が基板上の通信ラインで相互に接続されている。また、ＤＳＰ９，１０，１３，１４は、内部通信ライン切換スイッチ１９を介して接続されている。内部通信ライン切換スイッチ１９の切り換えにより、何れかの通信ラインが選択されてＤＳＰ間が接続される。同様にして、ＤＳＰ１１，１２，１５，１６は、内部通信ライン切換スイッチ２０を介して接続され、内部通信ライン切換スイッチ２０の切り換えにより何れかの通信ラインが選択されてＤＳＰ間が接続される。
【００３５】
ＳＲＡＭ１７は、ＤＳＰ通信試験プログラムに基づく通信試験において、試験対象とする複数の経路のうち１つの経路の通信試験が終了する毎に、ＤＳＰ９〜１２の何れかで受信された試験結果データを記録する。同様に、ＳＲＡＭ１８は、ＤＳＰ１３〜１６の何れかで受信された試験結果データを記録する。ＳＲＡＭ１７，１８に記憶された試験結果データは、入出力ポート３３からバスアダプタ６を介してＰＣ２により読み出される。
【００３６】
また、ＤＳＰ９には、入出力ポート２１，２２が接続されている。同様にして、ＤＳＰ１０には入出力ポート２３、ＤＳＰ１１には入出力ポート２４、ＤＳＰ１２には入出力ポート２５，２６、ＤＳＰ１３には入出力ポート２７，２８、ＤＳＰ１４には入出力ポート２９、ＤＳＰ１５には入出力ポート３０、ＤＳＰ１６には入出力ポート３１，３２がそれぞれ接続されている。
【００３７】
複数の入出力ポート２１〜３２は、試験対象とする経路に含まれる場合に、回路基板検査用ラック５のコネクタ５ａ１，５ａ２に接続端子５ｂ１，５ｂ２が接続されることで相互に接続される。
【００３８】
次に、本実施形態の回路基板試験装置１による信号処理回路基板８に対する試験動作について説明する。  
本実施形態では、ＨＤＤ２ａに記録されたＤＳＰ間通信試験プログラムにより信号処理回路基板８に対して、入出力ポートからＤＳＰチップの間、及び２つのＤＳＰチップ同士間の通信を確認するための試験を実行するものとする。確認する項目は製造する信号処理回路基板によって異なるが、図４に示す構成の信号処理回路基板８に対しては、例えば入出力ポートからＤＳＰチップ間の試験が８項目、ＤＳＰチップ同士間が２２項目の合計３０項目ある。ＤＳＰ間通信試験プログラムにより、計３０回送信端／受信端を設定して通信試験を行った後、同経路の受信端／送信端を入れ替えて同様の試験を実施する。従って、３０×２＝６０回の通信試験を実行することになる。
【００３９】
接続の詳細を下記に示す。
【００４０】
＜入出力ポート〜ＤＳＰチップ間＞  
（１）テストパターン送受信基板７〜入出力ポート２１〜ＤＳＰ９  
（２）ＤＳＰ９〜入出力ポート２２〜入出力ポート２３〜ＤＳＰ１０  
（３）ＤＳＰ１１〜入出力ポート２４〜入出力ポート２５〜ＤＳＰ１２  
（４）ＤＳＰ１２〜入出力ポート２６〜入出力ポート３２〜ＤＳＰ１６  
（５）テストパターン送受信基板７〜入出力ポート２７〜ＤＳＰ１３  
（６）ＤＳＰ１３〜入出力ポート２８〜入出力ポート２９〜ＤＳＰ１４  
（７）ＤＳＰ１５〜入出力ポート３０〜入出力ポート３１〜ＤＳＰ１６  
（８）テストパターン送受信基板７〜入出力ポート２１〜ＤＳＰ９（基板前面）  
＜ＤＳＰチップ同士間＞
（１）ＤＳＰ９〜ＤＳＰ１０  
（２）ＤＳＰ９〜ＤＳＰ１１  
（３）ＤＳＰ９〜ＳＷ１９〜ＤＳＰ１０  
（４）ＤＳＰ９〜ＤＳＰ１３  
（５）ＤＳＰ１０〜ＤＳＰ１１  
（６）ＤＳＰ１０〜ＤＳＰ１２  
（７）ＤＳＰ１０〜ＤＳＰ１４  
（８）ＤＳＰ１１〜ＤＳＰ１２  
（９）ＤＳＰ１１〜ＤＳＰ１５  
（１０）ＤＳＰ１１〜ＳＷ２０〜ＤＳＰ１２  
（１１）ＤＳＰ１２〜ＤＳＰ１６  
（１２）ＤＳＰ１３〜ＤＳＰ１４  
（１３）ＤＳＰ１３〜ＤＳＰ１５  
（１４）ＤＳＰ１３〜ＳＷ１９〜ＤＳＰ１４  
（１５）ＤＳＰ１４〜ＤＳＰ１５  
（１６）ＤＳＰ１４〜ＤＳＰ１６  
（１７）ＤＳＰ１５〜ＤＳＰ１６  
（１８）ＤＳＰ１５〜ＳＷ２０〜ＤＳＰ１６  
（１９）ＤＳＰ９〜ＳＷ１９〜ＤＳＰ１４  
（２０）ＤＳＰ１０〜ＳＷ１９〜ＤＳＰ１３  
（２１）ＤＳＰ１１〜ＳＷ２０〜ＤＳＰ１６  
（２２）ＤＳＰ１２〜ＳＷ２０〜ＤＳＰ１５  
バスアダプタ６は、ＰＣ２で実行されるＤＳＰ間通信試験プログラムが送出する制御信号を受信し、信号処理回路基板８に対応した信号形式に変換後、制御信号を信号処理回路基板８またはテストパターン送受信基板７へ送出する。
【００４１】
また、ＰＣ２からの制御信号により、１つの項目（経路）についての通信試験終了ごとに信号処理回路基板８のＳＲＡＭ１７またはＳＲＡＭ１８に保存された試験結果データを読み取り、ＰＣ２のＨＤＤ２ａへ記録する。すなわち、ＨＤＤ２ａには、信号処理回路基板８に対して設定される複数の経路についての試験結果が順次記録される。
【００４２】
次に、試験手順について図５及び図６に示すフローチャートを参照しながら説明する。図５は、試験プログラムの処理を示すフローチャート、図６は、ＤＳＰ間通信試験プログラムの処理を示すフローチャートである。
【００４３】
まず、キーボード４に対する操作により、ＰＣ２による試験プログラムの実行が指示される。ＰＣ２は、この指示に応じて試験プログラムの実行を開始し、回路基板試験装置１に対して通信試験が実行可能となるように各種設定を行う（ステップＡ１）。その後、ＤＳＰ間通信試験プログラムを呼び出して実行させる（ステップＡ２）。
【００４４】
ＰＣ２は、ＤＳＰ間通信試験プログラムに従い、前述したように、入出力ポートからＤＳＰチップの間（８×２）、及び２つのＤＳＰチップ同士間（２２×２）の通信を確認するための試験を実行するために、通信試験の回数（６０回）を設定する（ステップＢ１）。
【００４５】
まず、ＰＣ２は、信号処理回路基板８またはテストパターン送受信基板７の動作を設定する制御信号を送出する。
【００４６】
送出された制御信号はバスアダプタ６に入力され、バスアダプタ６から信号処理回路基板８またはテストパターン送受信基板７へ、試験基板の動作を設定する制御信号を送出する。
【００４７】
信号処理回路基板８またはテストパターン送受信基板７は、受信した制御信号に基づいて、試験信号を通過させて通信試験を行うために、信号の送信端となるＤＳＰチップの出力ポート及び受信端となるＤＳＰチップの入力ポートを指定し、試験通信経路を設定する（ステップＢ２）。
【００４８】
試験通信経路の設定後、信号処理回路基板８内またはテストパターン送受信基板７内で設定した送信端のＤＳＰチップから試験信号を送出する。送出された試験信号は、信号処理回路基板８内またはテストパターン送受信基板７内で指定した受信端のＤＳＰチップに入力される（ステップＢ３）。
【００４９】
入力された試験信号は、設定した基板上のＳＲＡＭ１７またはＳＲＡＭ１８に格納する。ＰＣ２は信号処理回路基板８、またはテストパターン送受信基板７上のＳＲＡＭ１７またはＳＲＡＭ１８に格納された試験信号をバスアダプタ６を介して読取り（ステップＢ４）、ＰＣ２のＨＤＤ２ａに試験結果データとして記録される（ステップＢ５）。
【００５０】
ＰＣ２は、ＤＳＰ間通信試験プログラムに従い、ＨＤＤ２ａに記録された試験結果データとＨＤＤ２ａ内に予め用意された期待値データとを照合し、設定した経路の通信が正常に行われているか判定する（ステップＢ７）。
【００５１】
ここで、ＰＣ２は、期待値データとの照合による判定結果をＣＲＴ３において表示させる。すなわち、正常であると判定された場合には「ＯＫ」、異常と判定されたは場合には「ＮＧ」を表示させて作業者に対して通知する（ステップＢ８，Ｂ９）。
【００５２】
以上により、１つの経路についての通信試験が完了する。以下、同様にして、検査対象とする他の経路（項目）に対する通信試験が終了するまで（ステップＢ１０）、前述した処理を繰り返して実行する（ステップＢ２〜Ｂ９）。
【００５３】
このようにして、本実施形態における回路基板試験装置１では、以下のように作業者の負担を軽減し、作業工数を減らすことができる。
【００５４】
（１）通信確認試験の準備として行う配線接続変更は大幅に少なくなり、作業ミスによる接続間違いを大幅に減らすと共に、作業者が行う工数も大幅に減らすことができる。
【００５５】
（２）キーボード４からの入力による試験命令入力作業を自動化することで、逐一キーボード４から試験命令を入力する必要が無くなり、キーボード入力のタイプミスを減らすと共に、キー入力に掛かる時間を減らすことができる。
【００５６】
（３）試験実施後に表示装置に表示された文字列から検査結果を判定する処理を自動化することで、作業者が検査結果を表示内容から判定をする必要が無くなり、結果の読み間違いを防ぐことができると共に、表示確認に要する時間を減らすことができる。
【００５７】
なお、前述した説明では、回路基板試験装置１による試験対象として複数のＤＳＰ９〜１６が搭載された信号処理回路基板８を例にしているが、その他の種類の複数のチップが実装された回路基板を処理対象とすることができる。
【００５８】
また、前述した実施形態に記載した手法は、コンピュータ（ＰＣ等）に実行させることができるＤＳＰ間通信試験プログラムとして、例えば磁気ディスク（フレキシブルディスク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ、ＭＯ等）、半導体メモリ（ＲＯＭ、ＲＡＭ、フラッシュメモリ等）等の記録媒体に格納し、また通信媒体により伝送して頒布することもできる。本装置を実現するコンピュータは、記録媒体に記録されたＤＳＰ間通信試験プログラムを読み込み、このプログラムにより動作が制御されることにより上述した処理を実行する。なお、本明細書でいう記録媒体は、頒布用に限らず、計算機内部あるいはネットワークを介して接続される機器に設けられた磁気ディスクや半導体メモリ等の記憶媒体を含む。
【００５９】
要するに本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００６０】
【図１】本発明の本実施形態における回路基板試験装置１の構成を示すブロック図。
【図２】本実施形態における回路基板試験装置１で用いられる回路基板検査用ラック５の外観構成を示す斜視図。
【図３】本実施形態における回路基板検査用ラック５の内部構成と回路基板検査用ラック５から抜き取られた基板を示す図。
【図４】本実施形態における回路基板試験装置１により試験対象となる信号処理回路基板８の構成の一例を示す図。
【図５】本実施形態における試験プログラムの処理を示すフローチャート。
【図６】本実施形態におけるＤＳＰ間通信試験プログラムの処理を示すフローチャート。
【符号の説明】
【００６１】
１…回路基板試験装置、２…パーソナルコンピュータ（ＰＣ）、２ａ…ハードディスク装置（ＨＤＤ）、３…表示装置（ＣＲＴ）、４…キーボード、５…回路基板検査用ラック、５ａ（５ａ１，５ａ２）…コネクタ、５ｂ１，５ｂ２…接続端子、６…バスアダプタ、７…テストパターン送受信基板、７ａ…テストパターン受信基板、７ａ１，７ｂ１，８ｃ…フロント／リア切替スイッチ、７ａ２，７ｂ２，８ｄ…コネクタ、７ｂ…テストパターン送信基板、８…信号処理回路基板、８ａ…信号処理回路基板用スロット、９〜１６…ＤＳＰチップ、１７，１８…ＳＲＡＭ、１９，２０…内部通信ライン切換スイッチ、２１〜３２…入出力ポート。
【図１】
2007017190.tif 000003
【図２】
2007017190.tif 000004
【図３】
2007017190.tif 000005
【図４】
2007017190.tif 000006
【図５】
2007017190.tif 000007
【図６】
2007017190.tif 000008