(57)【要約】【課題】データ収集プロセッサ（１２０、１３５）からのデータストリームを同期化するシステムおよび方法を提供すること。【解決手段】システムおよび方法は、データ収集プロセッサ（１２０、１３５）への共通信号を使用して、データサンプリング信号の測定をトリガする。これらの測定は平均化され、予想される位相と比較され、合成が最大ドリフトレートを上回る差を示す場合には、いずれかのデータ収集プロセッサ（１２０、１３５）のデータ搬送速度が調整される。【選択図】図２
2007049705.tif 000002
【特許請求の範囲】
【請求項１】
データストリームのセットを同期化する方法であって、
ａ．共通信号を第１のデータ収集プロセッサおよび第２のデータ収集プロセッサにルーティングするステップであって、前記共通信号はサンプリング信号の複数の位相測定を行うために前記第１および第２のデータ収集プロセッサをトリガするステップと、
ｂ．前記複数の位相測定を平均化するステップと、
ｃ．前記第１および第２の各データ収集プロセッサの前記平均位相測定を予想される位相と比較するステップと、
ｄ．データ収集プロセッサの前記平均位相測定と前記予想される位相との間の差が最大ドリフトレートを超える場合、前記第１および第２のデータ収集プロセッサのいずれか一方のデジタル制御信号を調整するステップとを備える方法。
【請求項２】
前記共通信号は管理プロセッサによって生成される請求項１記載の方法。
【請求項３】
データストリームのセットを同期化するシステムであって、
ａ．共通信号を受信するように構成された第１のデータ収集プロセッサおよび第２のデータ収集プロセッサと、
ｂ．それぞれの前記データ収集プロセッサからデータ信号を受信し、前記共通信号を生成するように構成された管理プロセッサとを備え、
前記共通信号が受信されると前記第１および第２のデータ収集プロセッサはサンプリング信号の複数の位相測定を行って位相測定を平均化し、さらに前記平均位相測定と前記予想される位相との間の差が最大ドリフトレートを超える場合前記第１および第２のデータ収集プロセッサのいずれか一方のデジタル制御信号が調整されるように、前記第１および第２のデータ収集プロセッサは前記平均位相測定を予想される位相と比較するシステム。
【請求項４】
データストリームのセットを同期化する方法であって、
ａ．管理プロセッサで共通信号を生成するステップと、
ｂ．共通信号を第１のデータ収集プロセッサおよび第２のデータ収集プロセッサにルーティングするステップであって、前記共通信号はサンプリング信号の複数の位相測定を行うために前記第１および第２のデータ収集プロセッサをトリガするステップと、
ｃ．前記複数の位相測定を平均化するステップと、
ｄ．前記第１および第２の各データ収集プロセッサの前記平均位相測定を予想される位相と比較するステップと、
ｅ．データ収集プロセッサの前記平均位相測定と前記予想される位相との間の差が最大ドリフトレートを超える場合、前記第１および第２のデータ収集プロセッサのいずれか一方のデジタル制御信号を調整するステップとを備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理および表示の分野に関する。具体的には、本発明は、処理データストリームを同期化する分野に関する。
【背景技術】
【０００２】
管理プロセッサによって消費されるデータを生成するためにデータ収集プロセッサが使用される場合、データ収集プロセッサから取り込まれるデータセットは、たとえそれらが別個のプロセッサから生成され、各々独自のＣＰＵクロックを備えているとしても、時間的に整合している必要がある。各プロセッサのＣＰＵクロックを生成するために使用される水晶は、厳密には同一の周波数ではないため、修正しなければデータセットは相互にドリフトする。
【０００３】
このドリフトを補正する現在の解決策は、頻繁にデータストリームの１つからサンプルをドロップすることを含んでいる。しかし、この種の手法は、調整の時点で大規模なデータの不連続をもたらし、それが適用される前にかなりの量のドリフトが生じる。データへの複雑なダウンストリーム調整も必要になる。
【０００４】
本発明を理解するにあたって、入力信号の周波数の位相が一致（したがって固定）するように常時調整される電圧、または電流駆動の発振器をＰＬＬが含むことに留意することは有益であろう。特定の通信チャネルを固定する（特定の周波数に設定した状態を保つ）ことに加えて、ＰＬＬは、信号を生成し、信号を変調または復調し、雑音の少ない信号を再構成し、周波数を倍増または分周するために使用することができる。
【０００５】
図１は、標準的なＰＬＬ１０の構成を示している。位相検出器１５は、入力周波数３５、４０を比較し、これらの位相差の測定である位相エラー信号５０を生成する（たとえば、入力周波数３５、４０が周波数に相異がある場合、差周波数において周期的出力を生じる）。ｆＩＮ３５がｆＶＣＯ４０と等しくない場合、位相エラー信号５０は、ループフィルタ２０でフィルタリングされ、電圧制御発振器（ＶＣＯ）２５で増幅された後、ｆＶＣＯ４０周波数をｆＩＮ３５の方向に外れさせる。条件が正しい場合、ｆＶＣＯ４０は迅速にｆＩＮ３５に「ロック」して、入力信号３５との固定関係を保持する。その時点において、位相検出器２５のフィルタリングされた出力周波数（Ｆｏｕｔ）４０はｄｃ信号であり、ＶＣＯ２５への制御入力は入力周波数３５の測定であり、トーン復号化（電話回線経由のデジタル送信に使用される）およびＦＭ検出への適用は明らかである。ＶＣＯ２５の出力Ｆｏｕｔ４０は、ｆＩＮ３５と等しいローカルに生成された周波数であるため、ｆＩＮ３５の鮮明な複製を提供するが、それ自体が雑音を多発する場合もある。ＶＣＯ２５の出力Ｆｏｕｔ４０は、三角波、正弦波、または任意の他の種類の波であってもよいので、これは一連のパルスにロックされた正弦波を生成する良い方法を提供する。
【０００６】
ＰＬＬ１０の最も一般的な適用の１つにおいて、モジュロｎ計数器３０はＶＣＯ２５出力Ｆｏｕｔ４０および位相検出器１５の間に接続されるので、入力基準周波数ｆＩＮ３５の倍量を生成する。これは、電力線周波数およびその調波における干渉を無限に排除するために、積分Ａ／Ｄ変換器（デュアルスロープ、電荷平衡）の電力線周波数の倍数でクロックパルスを生成する理想的な方法である。これはまた、周波数合成器の基本技法も提供する。
【０００７】
本発明は、従来技術と見なされるＰＬＬ１０の背後の設計原理を利用する。しかし、ＰＬＬ１０の原理および技法は、新奇な方法で適用される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、データ収集プロセッサからのデータストリームを同期化するシステムおよび方法である。システムおよび方法は、データ収集プロセッサへの共通信号を使用して、データサンプリング信号の測定をトリガする。これらの測定は平均化され、予想される位相と比較され、合成が最大ドリフトレートを上回る差を示す場合には、いずれかのデータ収集プロセッサのデータ搬送速度が調整される。
【課題を解決するための手段】
【０００９】
本発明は、共通信号を第１のデータ収集プロセッサおよび第２のデータ収集プロセッサにルーティングするステップであって、共通信号はサンプリング信号の複数の位相測定を行うために第１および第２のデータ収集プロセッサをトリガするステップと、複数の位相測定を平均化するステップと、第１および第２の各データ収集プロセッサの平均位相測定を予想される位相と比較するステップと、データ収集プロセッサの平均位相測定と予想される位相との間の差が最大ドリフトレートを超える場合、第１および第２のデータ収集プロセッサのいずれか一方のデジタル制御信号を調整するステップとを備え、共通信号は管理プロセッサによって生成されるデータストリームのセットを同期化する方法を含んでいる。
【００１０】
本発明は、共通信号を受信するように構成された第１のデータ収集プロセッサおよび第２のデータ収集プロセッサと、それぞれのデータ収集プロセッサからデータ信号を受信し、共通信号を生成するように構成された管理プロセッサとを備え、共通信号が受信されると第１および第２のデータ収集プロセッサはサンプリング信号の複数の位相測定を行って位相測定を平均化し、さらに平均位相測定と予想される位相との間の差が最大ドリフトレートを超える場合第１および第２のデータ収集プロセッサのいずれか一方のデジタル制御信号が調整されるように、第１および第２のデータ収集プロセッサは平均位相測定を予想される位相と比較する、データストリームのセットを同期化するシステムを含んでいる。
【００１１】
本発明は、管理プロセッサで共通信号を生成するステップと、共通信号を第１のデータ収集プロセッサおよび第２のデータ収集プロセッサにルーティングするステップであって、共通信号はサンプリング信号の複数の位相測定を行うために第１および第２のデータ収集プロセッサをトリガするステップと、複数の位相測定を平均化するステップと、第１および第２の各データ収集プロセッサの平均位相測定を予想される位相と比較するステップと、データ収集プロセッサの平均位相測定と予想される位相との間の差が最大ドリフトレートを超える場合、第１および第２のデータ収集プロセッサのいずれか一方のデジタル制御信号を調整するステップとを備える、データストリームのセットを同期化する方法を含んでいる。
【発明を実施するための最良の形態】
【００１２】
図２に示されているように、共通信号１８０は、データ収集プロセッサ１２０、１３５のセットにルーティングされる。本発明の実施形態は、２つのデータ収集プロセッサ１２０、１３５よりも多数のプロセッサを含むことができ、図２は２つのデータ収集プロセッサ１２０、１３５を含む好ましい実施形態を示していることを理解されたい。共通信号１８０は、各データ収集プロセッサ１２０、１３５によって使用され、そのデータサンプリングで使用される信号の位相の測定をトリガする。これらの位相測定は、多くの反復にわたって平均化され、その後予想される位相値と比較される。測定された位相と予想される位相との間の差が最大ドリフトレートを超える場合、補正するためにデータ収集プロセッサ１２０、１３５のデータ搬送速度に調整が行われる。このようにして、各データ収集プロセッサ１２０、１３５のデータ搬送速度は前後にドリフトすることができるが、共通信号入力によって指示された速度付近に落ち着き、その結果データ収集プロセッサ１２０、１３５からのデータ信号１７５の効果的な同期化をもたらす。
【００１３】
各データ収集プロセッサ１２０、１３５のデータ搬送速度は、プロセッサがデータをサンプリングする速度の関数である。各データ収集プロセッサ１２０、１３５に対して、このサンプリング速度は、所定の時期にデータをサンプリングするよう設定されたオンチップタイマーを使用して実行される。特に、タイマーは０から所定の値まで繰り返しカウントし、タイマーが再始動するごとに新しいサンプルが収集される。同期化は、必要な同期化の方向に応じて、タイマーのカウントを先または後に動かすことにより、この機構を直接調整して実装される。効果は、サンプリングが同相で調整され、共通信号の位相と同調することである。これは、データ収集プロセッサ１２０、１３５サンプリングタイマーと共通信号との間の位相ずれが調整しきい値を超えるごとに発生する。
【００１４】
本発明の追加のコンポーネントは、強化された雑音排除性である。通常の状況下では、各データ収集プロセッサ１２０、１３５に提供される共通信号１８０は破損していない。しかし、雑音の多い状況下では引き続き同期化が発生し、その結果生じる関連の破損した共通信号１８０がプロセッサに到達する。これは、これらの状況下で発生し、有効な読み取りの既知の範囲を超える「異常値」サンプルを監視して拒否することによって行われる。拒否されたサンプルは、雑音および破損信号の連続的発生の指定された期間中、直前の有効なサンプルに置き換えられる。
【００１５】
医療分野において、本発明は、医療関係者にさらに正確なデータの提示をもたらすことになり、関連して顧客満足度の増加および市場の訴求力の増強も見込まれる。複数のプロセッサからのデータストリームを同期化する最も一般的な方法は、これらに共用ＣＰＵクロックを使用することである。しかし、本発明は、主としてデータ収集プロセッサ１２０、１３５システムが相互に電気的に分離されなければならないという要件の結果、この種の手法を容易には可能にしないシステムにおいて設計された。この環境においては、本発明のより低周波の共通信号１８０を搬送して、それをデータ収集プロセッサ１２０、１３５でサンプリングの位相を調整するために使用し、その結果より堅固な解決策および技術的なリスクの軽減をもたらすほうが容易である。さらに、この位相補償は、それぞれのデータ収集プロセッサ１２０、１３５で個別に実行され、その結果両者からのデータストリーム１７５は共通信号１８０と、そして相互に同期を取ることになる。そのような共通信号がなければ、データ収集プロセッサ１２０、１３５から搬送されたデータ１７５はドリフトしてしまい、関連するデータセットの比較から導かれる診断は困難で不正確なものになってしまう。頻繁にデータストリームからサンプルをドロップすることなど、このドリフトを補正する他の粗雑な方法は可能である。しかし、これらの種類の手法は、調整の時点で大規模なデータの不連続をもたらし、それが適用される前にかなりの量のドリフトが生じる。データへの複雑なダウンストリーム調整も必要になるが、本発明は補正をその収集の最適な初期段階において実行する。雑音排除性への新奇な手法は、雑音の存在下でデータ収集プロセッサ１２０、１３５の同期化を可能にすることにより、本発明によって同様に提供される。これは、共通信号の「範囲外の」サンプルを拒否して補正することにより、同期化全体に悪影響を与えることなく、妥当な予想される雑音破損のレベルを克服する。
【００１６】
ここで図３を参照すると、本発明において前述された信号の信号プロファイル２００が示されている。信号２１０は、管理プロセッサ１０５（図２）によって生成され、データ信号１７５を同期化するためにデータ収集プロセッサ１２０、１３５によって使用される共通信号を表している。デジタル制御信号１６０は、アナログ信号をサンプリングする速度をＡ／Ｄ１５０に指示し、得られたデジタル信号１６５はデータ収集プロセッサ１２０、１３５に送信される。信号２２０は正常なタイマーカウントの表現である。つまり、データ収集プロセッサ１２０、１３５によって通常使用されるタイマーカウント２２０である。調整されたタイマーカウント信号２３０は、ドリフトが所定のレベルを超える場合に本発明において実装されるように、調整済み鋸歯状波形２３５を示す。ここで、調整されたタイマーカウント信号２３０の調整済み鋸歯状波形２３５は、ドリフトが所定のレベルを超える場合にデータ収集プロセッサ１２０、１３５のタイマーが上下に調整されることを表す。Ａ／Ｄ１５０、１５５への調整済みデジタル制御信号１６０は、結果としてデータ搬送速度の同期化をもたらす。
【００１７】
本発明の同期化方法３００は、図４においてさらに示されている。ステップ３０５において、共通信号は、第１のデータ収集プロセッサおよび第２のデータ収集プロセッサにルーティングされる。ステップ３１０において、サンプリング信号の複数の位相測定がデータ収集プロセッサによって行われる。ステップ３１５において、データ収集プロセッサによって行われた複数の位相測定は平均化され、平均はステップ３２０において予想される位相と比較される。平均が所定の量だけ予想される位相を超える場合、ステップ３２５において、サンプリング速度が修正されるようにデジタル制御信号が調整され、その結果ステップ３２５において同期化されたデータ搬送がもたらされる。
【００１８】
本発明は、本発明の構成および動作の原理を理解しやすくするために詳細を組み入れる特定の実施形態に関して説明されてきた。本明細書における特定の実施形態およびその詳細に対するそのような参照は、添付の特許請求の範囲を限定することを意図してはいない。当業者には、本発明の精神および範囲を逸脱することなく例示のために選択された実施形態に変更を加えることができることが明らかとなろう。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００１９】
【図１】位相同期ループ（ＰＬＬ）回路を示すブロック図である。
【図２】本発明の実施形態によるシステムを示すブロック図である。
【図３】本発明の実施形態による波形を示すグラフ表示である。
【図４】本発明の実施形態による方法を示す流れ図である。
【符号の説明】
【００２０】
１０  位相同期ループ
１５  位相検出器
２０  ループフィルタ
２５  電圧制御発振器（ＶＣＯ）
３０  Ｎ計数器
３５  入力周波数（Ｆｉｎ）
４０  出力周波数（Ｆｏｕｔ）
４５  ＶＣＯ周波数（ＦＶＣＯ）
５０  位相エラー信号
１００  同期化システム
１０５  管理プロセッサ
１２０  データ収集プロセッサ
１３５  データ収集プロセッサ
１４０  共通信号入力２
１４５  サンプル出力２
１５０  Ａ／Ｄ１
１５５  Ａ／Ｄ２
１６０  同期アナログ信号
１６５  同期デジタル信号
２００  信号プロファイル
２１０  共通信号
２２０  正常タイマーカウント
２３０  調整済みタイマーカウント
２３５  調整済み鋸歯状波形
３００  同期化方法
３０５  ステップ
３１０  ステップ
３１５  ステップ
３２０  ステップ
３２５  ステップ
１７５  データ信号
１８０  共通信号
【図１】
2007049705.tif 000003
【図２】
2007049705.tif 000004
【図３】
2007049705.tif 000005
【図４】
2007049705.tif 000006