(57)【要約】【課題】ＰＩＮダイオードを用いた表面実装型のリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供すること。【解決手段】主マイクロストリップ線路と並行に配置された所定長の副マイクロストリップ線路と、この副マイクロストリップ線路を主マイクロストリップ線路に結合するコンデンサとからなるバイパス回路とを有する。主マイクロストリップ線路に接続されたＰＩＮダイオードがオン状態となる大信号入力時に、ＰＩＮダイオードをリークした信号の位相とバイパス回路を通過した信号の位相とを逆位相として互いに打ち消す。【選択図】      図１
2007318264.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
該主のマイクロストリップ線路と接地導体との間に接続されたＰＩＮダイオードと、
前記主のマイクロストリップ線路と並行に配置された所定長の副のマイクロストリップ線路と、該副のマイクロストリップ線路を前記主のマイクロストリップ線路に結合するコンデンサと、からなるバイパス回路とを有し、
前記ＰＩＮダイオードがオン状態となる大信号入力時に、前記ＰＩＮダイオードをリークした信号の位相と前記バイパス回路を通過した信号の位相とを逆位相として互いに打ち消すようにすることを特徴とする、リミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯で使用するピン（ＰＩＮ）ダイオードを用いたリミッタ回路に関する。
【背景技術】
【０００２】
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばレーダ装置においてレーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接にレーダ受信機に印加されないように、レーダ受信機を保護する回路である。この種のリミッタ回路のリミッタ素子として、ＰＩＮダイオードやショットキーバリアダイオードなどが用いられる。
【０００３】
従来のリミッタ回路の一例の回路図を図６に示し、その実装例を図７に示す（非特許文献１参照）。この従来例のリミッタ回路において、４はマイクロストリップ線路中心導体（以下、本明細書において、マイクロストリップ線路、という）であり、誘電体基板５の表面に配置されている。誘電体基板４の裏面には、接地導体（図示されていない）が全面に設けられている。
【０００４】
マイクロストリップ線路４の信号線入力端７と反対側の信号線出力端８との間に、使用周波数帯域の中心周波数（例、３ＧＨｚ）のλ／４（λは波長を表す）の間隔を隔てて、２つのＰＩＮダイオード１−１，１−２が設けられる。λ／４の間隔は、従来のリミッタ回路において反射特性を改善するのに好適な距離である。
【０００５】
これらＰＩＮダイオード１−１，１−２のアノード電極はマイクロストリップ線路４に接続され、そのカソードはビア（ＶＩＡ）ホール２−１，２−２を介して接地導体に接続されている。また、直流（ＤＣ）リターン線路３が、マイクロストリップ線路４と接地導体との間に、ＶＩＡホール２−３を介して接続されている。なお、ＶＩＡホール２−１〜２−３は、接続部分とホール部分を含む。
【０００６】
このようにして、この種のリミッタ回路は、回路パターンとＶＩＡホールを形成した誘電体基板にＰＩＮダイオードを自動実装可能な表面実装型リミッタ回路である。
【０００７】
この従来のリミッタ回路において、リミットがかからない低レベル（即ち、小信号）の高周波信号が入力端７に入力されると、２つのＰＩＮダイオード１−１，１−２はいずれも非導通（即ち、オフ）状態にあり、また、ＤＣリターン線路３は高周波信号に対しては高インピーダンスを有する。したがって、入力された高周波信号はほとんど減衰されることなくマイクロストリップ線路４を伝搬して、出力端８に現れる。
【０００８】
一方、リミットがかかる高レベル（即ち、大信号）の高周波信号が入力端７に入力された場合には、ＰＩＮダイオード１−１，１−２にはＤＣリターン線路３を介して整流電流が流れ、これらＰＩＮダイオード１−１，１−２はどちらも導通状態になる。このため、入力された高周波信号はほとんど反射されて、出力端８には僅かなレベルの高周波信号しか出力されないことが期待される。
【０００９】
このようにして、従来のリミッタ回路は、出力端８の後段に接続されたレーダ受信機等へ過大なレベルの高周波信号が入力されることを阻止するようにしている。
【非特許文献１】Ｏｈｉｏ  Ｍｉｃｒｏｗａｖｅ  Ｌｔｄ、“Ｐｉｎ  Ｄｉｏｄｅ  Ｌｉｍｉｔｅｒ       ｓ  ０．５  ＴＯ  １８  ＧＨｚ”、［ｏｎｌｉｎｅ］、［平成１８年４月２０日検索］、     インターネット〈URL：ｈｔｔｐ：／／ｗｗｗ．ｏｈｉｏｍｉｃｒｏｗａｖｅ．ｃ      ｏｍ／ｈｅｒｏｔｅｋ／ｈｅｒｏｔｅｋ７．ｈｔｍｌ〉
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図６，図７に示すＰＩＮダイオードを用いる従来のリミッタ回路では、ＰＩＮダイオード１−１，１−２をマイクロストリップ線路４と接地導体との間に接続するためのＶＩＡホール２−１，２−２を含む接続部のインダクタンスを、ＰＩＮダイオードに直列に含んでしまう。
【００１１】
したがって、接続部を含むＰＩＮダイオード回路の等価回路は、小信号入力時のオフ状態時には、図８に示されるように、インダクタンスＬとキャパシタンスＣとの直列回路になり、また、大信号入力時のオン状態時には、図９に示されるように、インダクタンスＬと抵抗Ｒとの直列回路になる。なお、キャパシタンスＣは、ＰＩＮダイオードオフ時のキャパシタンスであり、抵抗Ｒは、ＰＩＮダイオードオン時の抵抗である。
【００１２】
このような等価回路で表される従来のリミッタ回路におけるリミッタ特性（反射特性Ｓ１１及び伝送特性Ｓ２１）を図１０及び図１１に示している。図１０は、低レベル（小信号）入力時の反射特性Ｓ１１と伝送特性Ｓ２１を示し、図１１は、高レベル（大信号）入力時の反射特性Ｓ１１と伝送特性Ｓ２１を示している。低レベル入力時には、図１０のように、中心周波数の３ＧＨｚ帯で反射特性Ｓ１１は良好であり、また伝送特性Ｓ２１は大きく伝送損失は小さい。しかし、図１１のように、高レベル入力時の伝送特性Ｓ２１は中心周波数の３ＧＨｚで約−１６ｄＢに留まり、リミッタ回路としての信号の抑圧比を十分に得ることはできていない。
【００１３】
このように、従来のリミッタ回路では、ＰＩＮダイオード回路が図８、図９のような等価回路で表されるため、高レベルの高周波信号が入力された場合に、インダクタンスＬにより、ＰＩＮダイオード回路のインピーダンスが十分小さな値とならず、特に周波数が高くなるほど信号の抑圧比が低下する問題があった。
【００１４】
本発明は、上記の事情を考慮してなされたものであって、マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型リミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１に記載のリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型リミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
該主のマイクロストリップ線路と接地導体との間に接続されたＰＩＮダイオードと、
前記主のマイクロストリップ線路と並行に配置された所定長の副のマイクロストリップ線路と、該副のマイクロストリップ線路を前記主のマイクロストリップ線路に結合するコンデンサと、からなるバイパス回路とを有し、
前記ＰＩＮダイオードがオン状態となる大信号入力時に、前記ＰＩＮダイオードをリークした信号の位相と前記バイパス回路を通過した信号の位相とを逆位相として互いに打ち消すようにすることを特徴とする。
【発明の効果】
【００１６】
本発明のリミッタ回路によれば、マイクロ波帯回路で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、ＰＩＮダイオードやその接続部に寄生するインダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。
【００１７】
また、ＰＩＮダイオードがオフ状態となる小信号入力時に、バイパス回路と主のマイクロストリップ線路との並列回路の合成インピーダンスを、主のマイクロストリップ線路の特性インピーダンスに実質的に等しくなるように設定することで、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
【００１８】
また、副のマイクロストリップ線路の所定長を、コンデンサで接続される主のマイクロストリップ線路の長さと同等の長さにすることにより、リミッタ回路における接続を容易に行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施例について、図１〜図５を参照して説明する。図１は、本発明の実施例の表面実装型リミッタ回路の一例の回路図を示しており、図２は、その実装例を示している。
【００２０】
図１，図２において、主マイクロストリップ線路４は、信号入力端（または、信号線入力端、と言っても良い）７と信号出力端（または、信号線出力端、と言っても良い）８との間にあり、誘電体基板５の表面に配置されている。誘電体基板５の裏面には、接地導体（図示されていない）が全面に設けられている。
【００２１】
主マイクロストリップ線路４の一方側の信号線入力端７と反対側の信号線出力端８との間に、第１ＰＩＮダイオード１−１と、第２ＰＩＮダイオード１−２が配置される。第１ＰＩＮダイオード１−１は、主マイクロストリップ線路４の第１接続点と接地導体との間に、ＶＩＡホール２−１を介して接続される。この例では、第１ＰＩＮダイオード１−１のアノードが主マイクロストリップ線路４の第１接続点に接続され、そのカソードがＶＩＡホール２−１に接続されている。
【００２２】
第２ＰＩＮダイオード１−２は、主マイクロストリップ線路４の第２接続点と接地導体との間に、ＶＩＡホール２−２を介して接続される。この例では、第２ＰＩＮダイオード１−２のアノードが主マイクロストリップ線路４の第２接続点に接続され、そのカソードがＶＩＡホール２−２に接続されている。主マイクロストリップ線路４の第１接続点と第２接続点との間は第１所定距離であり、その間を、便宜上、主マイクロストリップ線路４の第１区分４−１と呼ぶ。
【００２３】
また、直流（ＤＣ）リターン線路３が、主マイクロストリップ線路４と接地導体との間に、ＶＩＡホール２−３を介して接続されている。
【００２４】
副マイクロストリップ線路４−４が、主のマイクロストリップ線路４と並行に、所定長に亘って配置されている。この副マイクロストリップ線路４−４の一端が、主マイクロストリップ線路４の第３接続点に、第１コンデンサ６−１を介して、接続されている。即ち、副マイクロストリップ線路４−４の一端と主マイクロストリップ線路４の第３接続点とが、チップ型の第１コンデンサ６−１を介して、結合されている。この第３接続点は、第１接続点よりも第２所定距離だけ信号入力端７側に離れた位置にある。主マイクロストリップ線路４の第１接続点と第３接続点との間を、便宜上、主マイクロストリップ線路４の第２区分４−２と呼ぶ。
【００２５】
また、副マイクロストリップ線路４−４の他端が、主マイクロストリップ線路４の第４接続点に、チップ型の第２コンデンサ６−２を介して、接続されている。即ち、副マイクロストリップ線路４−４の他端と主マイクロストリップ線路４の第４接続点とが、第２コンデンサ６−２を介して、結合されている。この第４接続点は、第２接続点よりも第３所定距離だけ信号出力端８側に離れた位置にある。主マイクロストリップ線路４の第２接続点と第４接続点との間を、便宜上、主マイクロストリップ線路４の第３区分４−３と呼ぶ。
【００２６】
副マイクロストリップ線路４−４の長さは、主マイクロストリップ線路４の第２区分４−２、第１区分４−１、第３区分４−３の合計の長さと同等であることが、望ましい。この場合には、第１、第２コンデンサ６−１，６−２を介して、副マイクロストリップ線路４−４を主マイクロストリップ線路４に結合することが容易になる。
【００２７】
また、副マイクロストリップ線路４−４は、主マイクロストリップ線路４に比して、線路幅が細い高インピーダンスのものとしても良い。この場合には、大信号入力時の第１，第２ＰＩＮダイオード１−１，１−２からのリーク信号をキャンセルし、且つ、大信号入力時の反射特性を良好にするために、主マイクロストリップ線路４との結合を疎結合にするのに都合がよい。
【００２８】
ただ、副マイクロストリップ線路４−４と主マイクロストリップ線路４とを疎結合にすることは、第１、第２コンデンサ６−１，６−２で行えるから、副マイクロストリップ線路４−４を主マイクロストリップ線路４と同等のものとしても良い。この場合には、副マイクロストリップ線路４−４を、主マイクロストリップ線路４と同じ線路幅に構成すれば良いから、リミッタ回路の製作が容易になる。
【００２９】
副マイクロストリップ線路４−４と第１、第２コンデンサ６−１，６−２からなる回路を、主マイクロストリップ線路４に対して、バイパス回路と称することができる。
【００３０】
これら副マイクロストリップ線路４−４の長さや線路幅、第１、第２コンデンサ６−１，６−２のキャパシタンス、主マイクロストリップ線路４の第２区分４−２、第１区分４−１、第３区分４−３の各々の長さ等は、次の条件を満足するように、マイクロ波回路シミュレーションの結果やカットアンドトライなどにより決定される。
【００３１】
その条件１；第１、第２ＰＩＮダイオード１−１、１−２がオン状態となる大信号入力時に、第４接続点において、主のマイクロストリップ線路４の各区分４−２，４−１，４−３を通過した信号の位相と、副のマイクロストリップ線路４−４及び第１，第２コンデンサ６−１，６−２のバイパス回路を通過した信号の位相とを逆位相として互いに打ち消すようにすること、条件２；第１、第２ＰＩＮダイオード１−１，１−２がオフ状態となる小信号入力時に、第３接続点から信号出力端８側を見たインピーダンス（即ち、各区分４−２，４−１，４−３とバイパス回路との合成インピーダンス）が、主のマイクロストリップ線路４の特性インピーダンスＺｏに実質的に等しくなるように設定されていること、条件３；副のマイクロストリップ線路４−４の所定長は、第３接続点と第４接続点間の距離と同等の長さであること。
【００３２】
さて、本発明のリミッタ回路において、リミットがかからない低レベル（即ち、小信号）の高周波信号が信号入力端７に入力されると、第１，第２のＰＩＮダイオード１−１，１−２はいずれも非導通（即ち、オフ）状態にある。このオフ状態における第１，第２のＰＩＮダイオード回路（ＰＩＮダイオード１−１，１−２とその接続部を含む）の等価回路は、前述の図８のように、寄生インダクタンスＬとキャパシタンスＣの直列回路で表現される。
【００３３】
このオフ状態の第１，第２のＰＩＮダイオード１−１，１−２を含む主マイクロストリップ線路４の第２、第１、第３区分４−２，４−１，４−３と、副マイクロストリップ線路４−４と第１，第２コンデンサ６−１，６−２からなるバイパス回路との合成インピーダンスが、主マイクロストリップ線路４の特性インピーダンスＺｏにインピーダンス整合することが望ましい。使用周波数の中心周波数（例、３ＧＨｚ）において、そのインピーダンス整合を得られるように、或いはインピーダンス整合の状態に近づけるように、主マイクロストリップ線路４の第２、第１、第３区分４−２，４−１，４−３の長さ、第１，第２コンデンサ６−１，６−２のキャパシタンス、副マイクロストリップ線路４−４の長さや線路幅などを選定する。
【００３４】
このインピーダンス整合を良くすることで、反射特性Ｓ１１は良好（この場合は、反射係数がきわめて小さい）で、伝送特性Ｓ２１も良好（この場合は、伝送損失がほとんど無い）になる。図３は、本発明の実施例における、小信号入力時の反射特性Ｓ１１及び伝送特性Ｓ２１を示す図である。図３を参照すると、中心周波数の３ＧＨｚにおいて、反射特性Ｓ１１はほぼ無限に小さくなっており、また、伝送特性Ｓ２１も劣化がほとんど見られない。
【００３５】
次に、リミットがかかる高レベル（即ち、大信号）の高周波信号が信号入力端７に入力された場合には、ＰＩＮダイオード１−１，１−２にはＤＣリターン線路３を介して整流電流が流れ、これらＰＩＮダイオード１−１，１−２はどちらも導通（即ち、オン）状態になる。このオン状態における第１，第２のＰＩＮダイオード回路（ＰＩＮダイオード１−１，１−２とその接続部を含む）の等価回路は、前述の図９のように、寄生インダクタンスＬとオン抵抗Ｒの直列回路で表現される。
【００３６】
この第１，第２のＰＩＮダイオード１−１，１−２がオン状態時に、主マイクロストリップ線路４の第２、第１、第３区分４−２，４−１，４−３通過して伝送されてくる信号、即ちリーク信号と、第１，第２コンデンサ６−１，６−２からなるバイパス回路を通過してくるバイパス信号とが、第４接続点で合成される。
【００３７】
中心周波数の３ＧＨｚにおいて、この第４接続点でのリーク信号の位相がバイパス信号の位相と逆位相になっていることにより、リーク信号とバイパス信号とが互いに相殺（即ち、キャンセル）される。そのリーク信号の位相とバイパス信号の位相とが逆位相であることに加えて、リーク信号の振幅とバイパス信号の振幅とが等しければ、第４接続点でのリーク信号とバイパス信号とが完全に打ち消されることになる。即ち、信号出力端８に出力される信号は、零になる。
【００３８】
このリーク信号の振幅及び位相とバイパス信号の振幅及び位相を、同じ大きさ且つ逆位相に近づけることで、反射特性Ｓ１１は大きく、且つ、伝送特性Ｓ２１は小さく（この場合は、伝送損失がほとんど無い）になる。図４は、本発明の実施例における、大信号入力時の反射特性Ｓ１１及び伝送特性Ｓ２１を示す図である。図４を参照すると、中心周波数の３ＧＨｚにおいて、反射特性Ｓ１１は十分に大きな値であり、また、伝送特性Ｓ２１は約−２７ｄＢ程度であり、従来の図１１の伝送特性Ｓ２１の約−１６ｄＢに比して、十分に小さな値に低減されている。
【００３９】
図５は、中心周波数３ＧＨｚにおけるリミッタ回路の入出力特性を示す図である。図５において、Ａが本発明の実施例におけるリミッタ特性であり、Ｂが従来例のリミッタ特性であり、Ｃが理想のリミッタ特性である。なお、リミッタ回路を設けないときの特性を、参考として特性Ｄで示している。これらのリミッタ特性Ａ，Ｂは過度的な状態を無視して、模式的に表したものである。
【００４０】
小信号入力に対しては、第１，第２ＰＩＮダイオード１−１，１−２はオフ状態にあり、並列インピーダンスが大きいため主マイクロストリップ線路４にほとんど影響を与えない。即ち、多少の伝送損失は生じるが、図中＋８ｄＢｍ以下の範囲では入力信号とほぼ同じレベルの出力信号が得られる。
【００４１】
入力信号レベル＋８ｄＢｍを超えて大きくなるにつれて第１、第２ＰＩＮダイオード１−１，１−２は次第に低抵抗に変化する。第１、第２ＰＩＮダイオード１−１，１−２が、完全にオン状態になった場合には、第１，第２ＰＩＮダイオード回路は低抵抗Ｒと寄生インダクタンスＬの一定の値を持つ。
【００４２】
この低抵抗Ｒと寄生インダクタンスＬからなるインピーダンスが主マイクロストリップ線路４に並列に接続された場合に、従来の図６，図７のリミッタ回路では伝送特性Ｓ２１は−１６ｄＢ程度となる。したがって、従来のリミッタ特性Ｂは、リミッタ回路を設けないときの特性Ｄから約−１６ｄＢ減じた特性となる。なお、従来のリミッタ特性Ｂで、入力信号レベルが約＋８ｄＢｍから約＋２５ｄＢｍの範囲では、模式的には理想のリミッタ特性Ｃと同様となる。
【００４３】
一方、本発明の図１，図２のリミッタ特性Ａは、リミッタ回路を設けないときの特性Ｄから約−３０ｄＢ減じた特性となる。なお、本発明のリミッタ特性Ａで、入力信号レベルが約＋８ｄＢｍから約＋３８ｄＢｍの範囲では、模式的には理想のリミッタ特性Ｃと同様となる。
【００４４】
このように、本発明の図１，図２のリミッタ特性Ａは、入力信号レベルの大きな範囲（約＋３８ｄＢｍ以上）において、約−３０ｄＢの伝送特性の改善がなされているし、また、理想のリミッタ特性Ｃと同様のリミッタ特性を得られる範囲も拡大されている（約＋８ｄＢｍから約＋３８ｄＢｍの範囲）。
【００４５】
本発明のリミッタ回路を次のように表すこともできる。即ち、マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、該主のマイクロストリップ線路の第１接続点と接地導体との間に接続された第１ＰＩＮダイオードと、前記第１接続点から前記信号出力端側に第１所定距離だけ離れた第２接続点と前記接地導体との間に接続された第２ＰＩＮダイオードと、前記主のマイクロストリップ線路と並行に配置された所定長の副のマイクロストリップ線路と、前記副のマイクロストリップ線路の一端を前記主のマイクロストリップ線路に、前記第１接続点よりも第２所定距離だけ前記信号入力端側に離れた第３接続点で接続する第１コンデンサと、前記副のマイクロストリップ線路の他端を前記主のマイクロストリップ線路に、前記第２接続点よりも第３所定距離だけ前記信号出力端側に離れた第４接続点で接続する第２コンデンサとを有し、前記第１ＰＩＮダイオード及び前記第２ＰＩＮダイオードがオン状態となる大信号入力時に、前記第４接続点において、前記主のマイクロストリップ線路を通過した信号の位相と前記副のマイクロストリップ線路及び前記第１，第２コンデンサを通過した信号の位相とを逆位相として互いに打ち消すようにする。また、前記第１ＰＩＮダイオード及び前記第２ＰＩＮダイオードがオフ状態となる小信号入力時に、前記第３接続点から前記信号出力端側を見たインピーダンスが、前記主のマイクロストリップ線路の特性インピーダンスに実質的に等しくなるように設定されている。また、前記副のマイクロストリップ線路の所定長は、前記第３接続点と前記第４接続点間の距離と同等の長さであることがよい。
【図面の簡単な説明】
【００４６】
【図１】本発明のリミッタ回路の一例の回路を示す図
【図２】本発明のリミッタ回路の実装例を示す図
【図３】本発明のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図４】本発明のリミッタ回路における大信号入力時のリミッタ特性を示す図
【図５】中心周波数におけるリミッタ回路の入出力特性を示す図
【図６】従来のリミッタ回路を示す図
【図７】従来のリミッタ回路の実装例を示す図
【図８】オフ状態時のＰＩＮダイオード回路の等価回路を示す図
【図９】オン状態時のＰＩＮダイオード回路の等価回路を示す図
【図１０】従来のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図１１】従来のリミッタ回路における大信号入力時のリミッタ特性を示す図
【符号の説明】
【００４７】
１−１，１−２  ＰＩＮダイオード
２−１，２−２，２−３  ＶＩＡホール
３  ＤＣリターン線路
４  主マイクロストリップ線路
４−１，４−２，４−３  主マイクロストリップ線路の各区分
４−４  副マイクロストリップ線路
５  誘電体基板
６−１，６−２  コンデンサ
７  信号入力端
８  信号出力端
【図１】
2007318264.tif 000003
【図２】
2007318264.tif 000004
【図３】
2007318264.tif 000005
【図４】
2007318264.tif 000006
【図５】
2007318264.tif 000007
【図６】
2007318264.tif 000008
【図７】
2007318264.tif 000009
【図８】
2007318264.tif 000010
【図９】
2007318264.tif 000011
【図１０】
2007318264.tif 000012
【図１１】
2007318264.tif 000013