(57)【要約】【課題】転送トランジスタのゲートレベルを制御することによって光電変換素子からある一定レベル以上の信号電荷のみを掃き捨てる際に、掃き捨てを行う前にリセットトランジスタを１度オフ状態にすると、ＦＤ部の電位が変動してしまう。【解決手段】転送トランジスタ２２のゲートレベルをコントロールするに当たって、リセットトランジスタ２３がオン状態のまま、転送トランジスタ２２をオン状態にし、ハーフシャッタの掃き捨て動作を行うことにより、ＦＤ部２５の電位変動を抑え、当該電位変動に起因する不具合を解消しつつダイナミックレンジの拡大を図る。【選択図】図２
2007088972.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子、当該光電変換素子に蓄積された電荷を信号検出部に転送する転送トランジスタおよび前記信号検出部をリセットするリセットトランジスタを有する画素が行列状の２次元配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を走査しつつ、前記光電変換素子に蓄積された電荷を掃き捨てる電子シャッタ動作、前記光電変換素子に蓄積された電荷を読み出す読出し動作および前記電子シャッタ動作から前記読み出し動作までの露光期間内に前記光電変換素子に蓄積された電荷の一部を掃き捨てるハーフシャッタ動作を行う走査手段と、
前記ハーフシャッタ動作時に前記リセットトランジスタをリセット動作させるリセットパルスが少なくともアクティブ状態にあるときに前記転送トランジスタを転送動作させる転送パルスをアクティブ状態にする制御手段と
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記転送パルスは、Ｈｉｇｈレベルが接地電位で、Ｌｏｗレベルが接地電位に対して負電位である
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記制御手段は、前記リセットパルスのアクティブ期間内において前記転送パルスをアクティブ状態にする
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記電子シャッタ動作から前記ハーフシャッタ動作までの期間と、前記ハーフシャッタ動作から前記読み出し動作までの期間とを任意に設定可能である
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記走査手段は、前記露光期間内に前記ハーフシャッタ動作を２回以上行う
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
光電変換素子、当該光電変換素子に蓄積された電荷を信号検出部に転送する転送トランジスタおよび前記信号検出部をリセットするリセットトランジスタを有する画素が行列状の２次元配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を走査しつつ、前記光電変換素子に蓄積された電荷を掃き捨てる電子シャッタ動作、前記光電変換素子に蓄積された電荷を読み出す読出し動作および前記電子シャッタ動作から前記読み出し動作までの露光期間内に前記光電変換素子に蓄積された電荷の一部を掃き捨てるハーフシャッタ動作を行う走査手段とを備えた固体撮像装置の駆動方法であって、
前記ハーフシャッタ動作時に前記リセットトランジスタをリセット動作させるリセットパルスが少なくともアクティブ状態にあるときに前記転送トランジスタを転送動作させる転送パルスをアクティブ状態にする
ことを特徴とする固体撮像装置の駆動方法。
【請求項７】
光電変換素子、当該光電変換素子に蓄積された電荷を信号検出部に転送する転送トランジスタおよび前記信号検出部をリセットするリセットトランジスタを有する画素が行列状の２次元配置されてなる画素アレイ部を有する固体撮像装置と、
被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
前記固体撮像装置は、
前記画素アレイ部の各画素を走査しつつ、前記光電変換素子に蓄積された電荷を掃き捨てる電子シャッタ動作、前記光電変換素子に蓄積された電荷を読み出す読出し動作および前記電子シャッタ動作から前記読み出し動作までの露光期間内に前記光電変換素子に蓄積された電荷の一部を掃き捨てるハーフシャッタ動作を行う走査手段と、
前記ハーフシャッタ動作時に前記リセットトランジスタをリセット動作させるリセットパルスが少なくともアクティブ状態にあるときに前記転送トランジスタを転送動作させる転送パルスをアクティブ状態にする制御手段とを備えた
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特に画素の転送トランジスタのゲートレベルをコントロールする技術によって広ダイナミックレンジ化を図る固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を撮像デバイスとして用いた撮像装置に関する。
【背景技術】
【０００２】
図１１に、例えばＣＭＯＳ型固体撮像装置の基本構成を示す。図１１に示すように、光電変換素子を含む画素１０１が行列状に２次元配置されて画素アレイ部（撮像領域）１０２を構成している。この画素アレイ部１０２には、行列状の画素配置に対して列毎に垂直信号線１０３が、行毎に複数本の駆動制御線１０４がそれぞれ配線されている。この画素アレイ部１０２の周辺回路として、垂直走査回路１０５、カラム回路（列並列信号処理回路）１０６、水平走査回路１０７および出力回路１０８が設けられている。
【０００３】
垂直走査回路１０５は、画素アレイ部１０２の各画素１０１をシャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、シャッタ行に対してはその行の画素の信号掃き捨てを行うためのシャッタパルスを供給するとともに、読み出し行に対してはその行の画素の信号読み出しを行うための読み出しパルスを供給する。
【０００４】
カラム回路１０６は、垂直走査回路１０５による垂直走査によって選択された読み出し行の各画素１０１から垂直信号線１０３を通して出力される信号に対して所定の信号処理を行うとともに、一時的に保持する。水平走査回路１０７は、カラム回路１０６を水平走査し、当該カラム回路１０６に一時的に保持されている１行（１ライン）分の画素の信号を順次出力する。出力回路１０８は、カラム回路１０６からの信号を処理して出力する。なお、垂直信号線１０３の撮像領域外には、電流源１０９としてＭＯＳトランジスタが接続されている。
【０００５】
図１２に、画素アレイ部１０２の走査タイミングを示す。図１２において、縦軸は画素アレイ部１０２の行アドレスＶａｄｄｒを、横軸は時間をそれぞれ示している。また、Ｖｓｙｎｃは垂直同期信号、Ｈｓｙｎｃは水平同期信号である。
【０００６】
垂直同期パルスＶｓｙｎｃの発生タイミングで、垂直走査回路１０５が読み出し行の走査を開始する。なお、シャッタ行の走査は、読み出し行の走査よりも前のタイミングから開始されている。シャッタ行から読み出し行までの走査期間が、画素１０１の光電変換素子の露光期間（信号電荷の蓄積期間）となる。
【０００７】
図１２において、読み出し行が画素アレイ部１０２を最終行まで走査してから再度１行目から走査を開始するまでの期間を垂直ブランキング期間（ＶＢＬＫ）と呼ぶ。また、シャッタ行が画素アレイ部１０２を最終行まで走査してから再度１行目から走査を開始するまでの期間をシャッタブランキング期間（ＳＢＬＫ）と呼ぶ。
【０００８】
ここで、画素１０１の光電変換素子で光電変換された信号電荷の読み出しの動作、つまり読み出し行とシャッタ行が存在し、読み出し行の走査タイミングとシャッタ行の走査タイミングとの間の期間が露光期間（信号電荷の蓄積期間）となる動作では、光電変換素子に蓄積された電荷がオーバーフローするまでの範囲(光電変換素子の飽和レベル範囲)の光量しか検出することができない。
【０００９】
それ以上の光量になると、光電変換素子で光電変換された電荷がオーバーフローするために光量の検出は不可能となる。したがって、画面内で極端にコントラストが違う被写体の場合、例えば被写体の暗い部分に絞りやシャッタ速度を合わせた場合に、被写体の明るい部分では光電変換素子が飽和状態となっており、階調のない(光量検出のない)真っ白な被写体として撮像されてしまう。
【００１０】
このような問題を解決するために、ダイナミックレンジの拡大を図る技術が種々提案されている。例えば、光電変換素子から１水平期間内に蓄積時間の異なる２つの信号を出力させ、これら２つの信号に対してＡ／Ｄ変換後にコントラスト強調処理を行って合成することで、輝度ダイナミックの拡大を図っている（例えば、特許文献１参照）。
【００１１】
また、光電変換素子に蓄積されたある一定レベル以上の信号電荷を、広ダイナミックレンジシャッタのタイミングで掃き捨て、再度読み出しタイミングまで信号電荷を蓄積することで、広ダイナミックレンジ化を図るようにした技術も知られている（例えば、特許文献２参照）。
【００１２】
【特許文献１】特開２００２−３３５４５２号公報
【特許文献２】特開２００１−１８９８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１記載の従来技術では、1水平期間に２回読み出しを行う構成を採っていることから、画素からアナログ信号処理部へ２つの信号を伝送する信号線を画素列ごとに２本配線する必要があるとともに、アナログ信号処理部内にも２つの信号を受ける２系統の回路を設ける必要があるために、チップ面積が増大するとともに、アナログ信号処理部の回路面積が大きくなる。すなわち、昨今のチップ面積の微細化、画素セルの極微細化を阻む結果となる。
【００１４】
一方、特許文献２記載の従来技術には、特許文献１記載の従来技術の上記問題はないものの、以下に説明するような問題がある。なお、後述するように、画素には光電変換素子に加えて、当該光電変換素子で光電変換された信号電荷を信号検出部へ転送する転送トランジスタや、信号検出部をリセットするリセットトランジスタ等の各種トランジスタが設けられているものとする。
【００１５】
特許文献２記載の従来技術では、光電変換素子から信号検出部へ信号電荷を転送する転送トランジスタを駆動するパルスの電位レベルをコントロールすることで、光電変換素子に蓄積されたある一定レベル以上の電荷を掃き捨てる動作を実現している。この掃き捨て動作を行う前に、リセットトランジスタを導通状態にすることで、信号検出部をリセットトランジスタのドレインレベルにする。その後、リセットトランジスタをオフ状態して、光電変換素子から信号検出部を通して信号電荷の掃き捨てを行っている。
【００１６】
ここで重要なのは、転送トランジスタのゲートレベルをコントロールすることによって光電変換素子からある一定レベル以上の信号電荷のみを掃き捨て、その後信号電荷の再蓄積を行うことで、広ダイナミックレンジ化技術を実現している点である。この信号電荷の掃き捨て動作では、光電変換素子からの掃き捨てを行う前にリセットトランジスタを１度オフ状態にしている。
【００１７】
しかしながら、光電変換素子からの信号電荷の掃き捨てを行う前にリセットトランジスタを１度オフ状態にしたのでは、信号検出部の電位がフローティング状態になるために、当該電位が変動してしまうという問題が発生する。具体的には、下記理由（１）〜（３）により、特に低い側に信号検出部の電位が変動すると考えられる。
【００１８】
（１）リセットトランジスタをオフ状態にした後に、光電変換素子からオーバーフローする電荷による電位変動
（２）リセットトランジスタをオフ状態にすることによる、リセットトランジスタのゲートと拡散層との静電的容量結合による電位変動
（３）光電変換素子から電荷を掃き捨てている期間における、掃き捨てられた電荷自身による電位変動
【００１９】
信号検出部の電位レベルが低い側に変動すると、光電変換素子から電荷を掃き捨てる際に、ある掃き捨て期間に完全に掃き捨てることができない状態や、最悪信号検出部から逆に光電変換素子側に電荷が流れ込む状態が発生することが考えられる。また、信号検出部がフローティング状態であると言うことから、電荷を掃き捨てる際の掃き捨て量にもバラツキが生じる。
【００２０】
そこで、本発明は、転送トランジスタのゲートレベルをコントロールする技術を採用することで、チップ面積の微細化、画素セルの極微細化に対応可能とした上で、信号検出部の電位変動を抑えることによって当該電位変動に起因する不具合を解消しつつダイナミックレンジの拡大を可能とした固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明では、光電変換素子、当該光電変換素子に蓄積された電荷を信号検出部に転送する転送トランジスタおよび前記信号検出部をリセットするリセットトランジスタを有する画素が行列状の２次元配置されてなる画素アレイ部と、前記画素アレイ部の各画素を走査しつつ、前記光電変換素子に蓄積された電荷を掃き捨てる電子シャッタ動作、前記光電変換素子に蓄積された電荷を読み出す読出し動作および前記電子シャッタ動作から前記読み出し動作までの露光期間内に前記光電変換素子に蓄積された電荷の一部を掃き捨てるハーフシャッタ動作を行う走査手段とを備えた固体撮像装置において、前記ハーフシャッタ動作時に前記リセットトランジスタをリセット動作させるリセットパルスが少なくともアクティブ状態にあるときに前記転送トランジスタを転送動作させる転送パルスをアクティブ状態にする構成を採っている。
【００２２】
画素の転送トランジスタのゲートレベルをコントロールする技術によって広ダイナミックレンジ化を図る固体撮像装置において、ハーフシャッタ動作時に、リセットパルスが少なくともアクティブ状態にあるときに、転送トランジスタのゲートに供給される転送パルスをアクティブ状態にし、ハーフシャッタの掃き捨て動作を行うことで、信号検出部の電位がリセットトランジスタを通して電荷掃き捨て側の電位に固定となるために、信号検出部の電位変動が抑えられる。
【発明の効果】
【００２３】
本発明によれば、ハーフシャッタ動作時における信号検出部の電位変動を抑えることができるために、当該電位変動に起因する不具合を解消しつつダイナミックレンジの拡大を図ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の一実施形態に係る固体撮像装置、例えばＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【００２６】
図１に示すように、本実施形態に係るＭＯＳ型固体撮像装置１０は、光電変換素子を含む画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部（撮像領域）１１に加えて、その周辺回路として垂直走査回路１２、電流源１３、カラム回路（列並列信号処理回路）１４、水平走査回路１５、出力回路１６および制御回路１７を有する構成となっている。
【００２７】
ここでは、図面の簡略化のために、画素アレイ部１１における画素２０の配列を４行６列としている。この行列状の画素配列に対して、列毎に垂直信号線１１１が配線され、行毎に駆動制御線、例えば転送制御線１１２、リセット制御線１１３およびドレイン制御線１１４が配線されている。ドレイン制御線１１４は、全画素共通に配線されている。
【００２８】
（画素回路）
図２は、画素２０の回路構成の一例を示す回路図である。図２に示すように、本例に係る画素２０は、光電変換素子、例えばフォトダイオード２１に加えて、例えば転送トランジスタ２２、リセットトランジスタ２３および増幅トランジスタ２４の３つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２２〜２４として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００２９】
転送トランジスタ２２は、フォトダイオード２１のカソードと信号検出部であるＦＤ部（フローティングディフュージョン部）２５との間に接続され、フォトダイオード２１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに転送パルスＴｒｆが与えられることによってＦＤ部２５に転送する。
【００３０】
リセットトランジスタ２３は、ドレイン制御線１１４にドレインが、ＦＤ部２５にソースがそれぞれ接続され、フォトダイオード２１からＦＤ部２５への信号電荷の転送に先立って、ゲートにリセットパルスＲｓｔが与えられることによってＦＤ部２５の電位をリセットする。ドレイン制御線１１４には、アクティブで電源レベル、非アクティブでＧＮＤレベルとなるドレイン電圧Ｄｒａｉｎが与えられる。
【００３１】
増幅トランジスタ２４は、ＦＤ部２５にゲートが、ドレイン制御線１１４にドレインが、垂直信号線１１１にソースがそれぞれ接続されたソースフォロア構成となっており、ドレイン電圧Ｄｒａｉｎがアクティブになることによって動作状態となって画素２０の選択をなし、リセットトランジスタ２３によってリセットした後のＦＤ部２５の電位をリセットレベルとして垂直信号線１１１に出力し、転送トランジスタ１２によってフォトダイオード２１から信号電荷を転送した後のＦＤ部２５の電位を信号レベルとして垂直信号線１１１に出力する。
【００３２】
ここでは、転送トランジスタ２２、リセットトランジスタ２３および増幅トランジスタ２４を有し、増幅トランジスタ２４を画素選択トランジスタとして兼用した３トランジスタ構成の画素２０を例に挙げて説明したが、画素２０としては、３トランジスタ構成のものに限られるものではなく、増幅トランジスタ２４に対してそのソース側あるいはドレイン側に選択トランジスタを直列に接続してなる４トランジスタ構成のものなど、少なくとも、転送トランジスタ２２およびリセットトランジスタ２３を有する構成のものであれば良い。
【００３３】
図１に説明を戻す。垂直走査回路１２は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の各画素２０を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、電子シャッタ行に対してはその行の画素の信号掃き捨てを行うための電子シャッタパルスを供給するとともに、読み出し行に対してはその行の画素の信号読み出しを行うための読み出しパルスを供給する。
【００３４】
ここでは、図示を省略するが、垂直走査回路１２は、画素２０を行単位で順に選択しつつ、読み出し行に対して読み出しパルスを供給することによって当該読み出し行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行（電子シャッタ行）に対して電子シャッタパルスを供給することによって当該電子シャッタ行の各画素２０のフォトダイオード２１にそれまでに蓄積された電荷を捨てる（リセットする）電子シャッタ動作を行うための電子シャッタ走査系を有する構成となっている。
【００３５】
そして、電子シャッタ走査系によるシャッタ走査によってフォトダイオード２１の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の蓄積期間（露光期間）となる。すなわち、電子シャッタ動作とは、フォトダイオード２１に蓄積された信号電荷のリセット（掃き捨て）を行い、そのリセット後から新たに信号電荷の蓄積を開始する動作である。
【００３６】
本発明では、広ダイナミックレンジ化を実現するために、電子シャッタ行の走査タイミングから読み出し行の走査タイミングまでの期間（露光期間）内にハーフシャッタ行を設け、このハーフシャッタ行の走査タイミングで、フォトダイオード２１にある一定レベル以上蓄積された信号電荷分のみを掃き捨てる駆動を行うことを特徴としている。
【００３７】
かかる駆動を実現するために、垂直走査回路１２は、読み出し走査系および電子シャッタ走査系に加えて、ハーフシャッタ行に対してハーフシャッタパルスを供給するためのハーフシャッタ走査系を有する構成となっている。このハーフシャッタ走査系も、読み出し走査系および電子シャッタ走査系と同様に、シフトレジスタあるいはアドレスデコーダ等によって構成される。
【００３８】
電流源１３は、特に図２から明らかなように、垂直信号線１１１とグランドＧＮＤとの間に接続された負荷ＭＯＳトランジスタ１３１によって構成されている。負荷ＭＯＳトランジスタ１３１のゲートには、ロード線１３２を介してロードパルスＬｏａｄが選択的に与えられる。この負荷ＭＯＳトランジスタ１３１は、垂直信号線１１１を介して選択行の画素の増幅トランジスタ２４と電気的に接続されることで、当該増幅トランジスタ２４とソースフォロア回路を形成する。
【００３９】
カラム回路１４は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置された回路群からなり、垂直走査回路１２による垂直走査によって選択された読み出し行の各画素２０から垂直信号線１１１を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００４０】
より具体的には、カラム回路１４は、１行分の各画素２０から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅等の信号処理を行う。このカラム回路１４に、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。
【００４１】
水平走査回路１５は、シフトレジスタあるいはアドレスデコーダ等によって構成され、カラム回路１４の各回路を順に走査し、当該カラム回路１４に一時的に保持されている１行（１ライン）分の画素の信号を順次出力する。出力回路１６は、カラム回路１５から出力される信号に対して所定の処理、例えばバッファリングだけ、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅等の処理を行う。
【００４２】
制御回路１７は、本固体撮像装置１０の動作モードなどを指令するデータを図示せぬ上位装置から受け取り、また本固体撮像装置１０の情報を含むデータを上位装置に出力するとともに、垂直同期信号Ｖｓｙｎｃ、水平同期信号ＨｓｙｎｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路１２、電流源１３、カラム回路１４および水平走査回路１５などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路に対して与える。また、電子シャッタ動作時、ハーフシャッタ動作時、読み出し動作時等のタイミング制御を行う。
【００４３】
図３に、画素駆動パルス、即ち水平同期パルスＨｓｙｎｃ、ロードパルスＬｏａｄ、ドレイン電圧Ｄｒａｉｎ、リセットパルスＲｓｔおよび転送パルスＴｒｆのタイミング関係を示す。ここでは、リセットパルスＲｓｔおよび転送パルスＴｒｆに関して、読み出し行のリセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆ（読み出しパルス）、ハーフシャッタ行のリセットパルスＨＳ＿Ｒｓｔおよび転送パルスＨＳ＿Ｔｒｆ（ハーフシャッタパルス）、電子シャッタ行のリセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆ（電子シャッタパルス）として示している。
【００４４】
ここで、リセットパルスＲｓｔおよび転送パルスＴｒｆのＬｏｗレベル（例えば、ＧＮＤレベル）をＶｌ、ＨｉｇｈレベルをＶｈとするとき、図３から明らかなように、ハーフシャッタ行の転送パルスＨＳ＿ＴｒｆのＨｉｇｈレベルＶｍを、ＶｌレベルとＶｈレベルの間のレベル（Ｖｈ＞Ｖｍ＞Ｖｌ）に設定する。
【００４５】
次に、上記構成のＣＭＯＳ型固体撮像装置１０における画素２０の動作について、図３のタイミングチャートを用いて説明する。
【００４６】
水平ブランキング期間において、先ず、全画素共通に与えられるドレイン電圧Ｄｒａｉｎがアクティブ（電源レベル）となり、同時にロードパルスＬｏａｄがアクティブ（Ｈｉｇｈレベル）となることで、増幅トランジスタ２４とソースフォロア回路を形成する負荷ＭＯＳトランジスタ１３１がオン状態となる。その後、読み出し行のリセットパルスＲ＿Ｒｓｔがアクティブになり、リセットトランジスタ２２がオン状態となることで、ＦＤ部２５がリセットされ、ＦＤ部２５の電位がドレイン電圧Ｄｒａｉｎ（電源レベル）に決定される。このリセット時のＦＤ部２５の電位は、増幅トランジスタ２４によってリセットレベルとして垂直信号線１１１に出力される。
【００４７】
次に、読み出し行の転送パルスＲ＿Ｔｒｆがアクティブになることで、転送トランジスタ２２がオン状態となってフォトダイオード２１で入射光強度に応じて光電変換された信号電荷をＦＤ部２５へ転送する。この信号転送時のＦＤ部２５の電位は、増幅トランジスタ２４によって信号レベルとして垂直信号線１１１に出力される。これで、画素２０における信号出力の動作としては終了である。
【００４８】
リセットレベルおよび信号レベルは垂直信号線１１１を通して順にカラム回路１４に供給される。そして、カラム回路１４において、水平ブランキング期間後にリセットレベルと信号レベルとの差分がとられ、当該差分がフォトダイオード２１での光電変換分の信号として、水平走査回路１５からの水平走査パルスに同期して順に後段の出力回路１６へ出力される。
【００４９】
水平ブランキング期間内での動作の説明に戻る。転送トランジスタ２２がオン状態となってフォトダイオード２１で光電変換された信号電荷がＦＤ部２５に転送された後、読み出し行、ハーフシャッタ行、電子シャッタ行それぞれのリセットパルス（Ｒ＿Ｒｓｔ，ＨＳ＿Ｒｓｔ，Ｓ＿Ｒｓｔ）がアクティブ（Ｈｉｇｈレベル）になることで、各行のリセットトランジスタ２３がオン状態となり、ＦＤ部２５のリセットが行われる。
【００５０】
同時に、ハーフシャッタ行では、転送トランジスタ２２のゲートにＶｍレベルの転送パルスＨＳ＿Ｔｒｆが印加されることで、転送トランジスタ２２のゲート下のポテンシャルがＶｍレベルに依存したある一定レベルの深さとなる。これにより、フォトダイオード２１で光電変換され、ここに蓄積された信号電荷のうち、Ｖｍレベルに依存したある一定レベル以上の信号電荷分のみがＦＤ部２５に溢れでることによってドレイン制御線１１４側へ掃き捨てられる。
【００５１】
また、電子シャッタ行では、転送トランジスタ２２のゲートにＶｈレベルの転送パルスＳ＿Ｔｒｆが印加されることで、転送トランジスタ２２のゲート下のポテンシャルがＶｈレベルに対応して一番深い深さとなるために、フォトダイオード２１で光電変換され、ここに蓄積された信号電荷の全てがＦＤ部２５を通してドレイン制御線１１４側へ掃き捨てられる。
【００５２】
その後、読み出し行、ハーフシャッタ行、電子シャッタ行の３行とも、ドレイン電圧Ｄｒａｉｎが非アクティブ（ＧＮＤレベル）となり、同時にロードパルスＬｏａｄが非アクティブ（Ｌｏｗレベル）となり、負荷ＭＯＳトランジスタ１３１がオフ状態となることで、読み出し行、ハーフシャッタ行、電子シャッタ行の３行の各画素２０が垂直信号線１１１から電気的に切り離される。
【００５３】
最後に、読み出し行、ハーフシャッタ行、電子シャッタ行それぞれのリセットパルス（Ｒ＿Ｒｓｔ，ＨＳ＿Ｒｓｔ，Ｓ＿Ｒｓｔ）が非アクティブ（Ｌｏｗレベル）になることで、各行のリセットトランジスタ２３がオフ状態となる。その後、カラム回路１４での信号処理によって得られた光電変換分の信号を水平走査回路１５によって水平走査して出力する水平映像期間となる。
【００５４】
以降、水平走査回路１２による垂直走査によって垂直方向に行選択が行われながら、上述した一連の動作が繰り返される。図４に、画素アレイ部（撮像領域）１１の走査タイミングのタイミング関係を示す。
【００５５】
次に、上述したように、転送トランジスタ２２のゲートレベルをコントロールする技術を用いた本実施形態に係るＣＭＯＳ型固体撮像装置１０において、ハーフシャッタ行の走査タイミングで、フォトダイオード２１にある一定レベル以上蓄積された信号電荷分のみを掃き捨てる駆動を行うことことで、広ダイナミックレンジ化を実現する動作原理について、図５を用いて説明する。
【００５６】
図５は、蓄積・読み出し・ハーフシャッタ・電子シャッタ時のフォトダイオード２１での信号電荷の簡易モデルを示す図である。図５において、（Ａ）は蓄積時、（Ｂ）はハーフシャッタ時、（Ｃ）は読み出し時、（Ｄ）は電子シャッタ時の簡易モデルをそれぞれ示している。
【００５７】
先ず、フォトダイオード２１は、入射光を光電変換して得た信号電荷を蓄積している。電子シャッタ行として画素２０に垂直走査回路１２からＶｈレベルの電子シャッタパルス（リセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆ）が供給されることで、リセットトランジスタ２３および転送トランジスタ２２がオン状態となるために、図５（Ｄ）に示すように、フォトダイオード２１に蓄積されていた電荷の掃き捨てが行われる。
【００５８】
リセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆが共にＶｌレベルに遷移することで、リセットトランジスタ２３および転送トランジスタ２２がオフ状態となり、その後フォトダイオード２１では、図５（Ａ）に示すように、信号電荷の再蓄積が始まる。
【００５９】
次に、ハーフシャッタ行として画素２０に垂直走査回路１２からハーフシャッタパルス（リセットパルスＨＳ＿Ｒｓｔおよび転送パルスＨＳ＿Ｔｒｆ）が供給される。これにより、リセットトランジスタ２３がＶｈレベルのリセットパルスＨＳ＿Ｒｓｔでオン状態となり、転送トランジスタ２２がＶｍレベルの転送パルスＨＳ＿Ｔｒｆでオン状態となる。このとき、先述したように、転送トランジスタ２２のゲート下のポテンシャルがＶｍレベルに依存したある一定レベルの深さとなるために、図５（Ｂ）に示すように、フォトダイオード２１に蓄積された信号電荷のうち、ある一定レベル以上蓄積された信号電荷分のみの掃き捨てが行われる。
【００６０】
リセットパルスＨＳ＿Ｒｓｔおよび転送パルスＨＳ＿Ｔｒｆが共にＶｌレベルに遷移することで、リセットトランジスタ２３および転送トランジスタ２２がオフ状態となり、その後フォトダイオード２１では信号電荷の再々蓄積が始まる。
【００６１】
次に、読み出し行として画素２０に垂直走査回路１２からＶｈレベルの読み出しパルス（リセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆ）が供給される。すると、画素セル駆動で述べたのと同様に、リセットトランジスタ２３がＶｈレベルのリセットパルスＲ＿Ｒｓｔでオン状態になることによって1度ＦＤ部２５がリセットされ、リセットパルスＲ＿ＲｓｔがＶｌレベルに遷移することで、リセットトランジスタ２３がオフ状態となる。また、転送トランジスタ２２がＶｈレベルの転送パルスＲ＿Ｔｒｆでオン状態となることにより、図５（Ｃ）に示すように、フォトダイオード２１に蓄積されていた信号電荷の完全転送が行われる。
【００６２】
ここで、被写体が高照度と低照度を持つような場合を考えてみる。被写体の低照度部を撮像している画素では、図４において、露光期間１（ｔ１）内にフォトダイオード２１に蓄積される電荷量が少ないために、ハーフシャッタのタイミングで電荷掃き捨ての影響を受けず（蓄積電荷が全く掃き捨てられず）、そのまま読み出しのタイミングまで電荷を蓄積し、最終的に信号として読み出される。
【００６３】
一方、被写体の高照度部を撮像している画素では、露光期間１（ｔ１）内にフォトダイオード２１に蓄積される電荷量が多いために、ハーフシャッタのタイミングである一定レベル以上の電荷が掃き捨てられ、その後再度露光期間２（ｔ２）で蓄積し、再蓄積された電荷が信号として読み出される。つまり、入射光量−信号電荷量依存として、ある入射光量から傾きが小さくなるような依存を示す特性になる。
【００６４】
ここで、信号電荷量−時間依存と、信号電荷量−入射光依存について、図４を用いて説明する。図４において、ｔ１［露光期間１］がシャッタタイミングからハーフシャッタタイミングまでの期間、ｔ２［露光期間２］がハーフシャッタタイミングから読み出しタイミングまでの期間となる。
【００６５】
ハーフシャッタ、読み出しタイミングとフォトダイオード２１に蓄積される信号電荷量の関係（信号電荷量−時間依存）を図６に示す。縦軸に信号電荷量Ｑ、横軸に時間ｔを取っている。また、信号電荷量とフォトダイオード２１に入射する光電流密度との関係（信号電荷量−入射光量依存）を図７に示す。縦軸に信号電荷量Ｑ、横軸に光電流密度Ｉを取っている。
【００６６】
図６において、ある低照度の被写体を撮像している場合がＩａの傾きを持つ特性（ライン）であり、当該低照度と比較して高照度の被写体を撮像している場合がＩｂの傾きを持つ特性であるとする。また、ｔr は読み出しタイミング、ｔh1はハーフシャッタタイミングである。このハーフシャッタタイミングｔh1で、フォトダイオード２１にある一定レベル以上の蓄積された信号電荷分の掃き捨てを行う。そのレベルをＱlag とする。
【００６７】
Ｉａの場合のフォトダイオード２１の信号電荷は、タイミングｔh1でハーフシャッタが動作するが、一定レベルＱlag まで信号電荷が蓄積されておらずその影響は受けない。そのまま読み出しタイミングｔr まで蓄積して、当該読み出しタイミングｔrでＦＤ部２５へ出力する。
【００６８】
Ｉｂの場合のフォトダイオード２１の信号電荷は、ハーフシャッタタイミングｔh1で一定レベルＱlag 以上まで電荷が蓄積されており、ハーフシャッタが動作することで一定レベルＱlag レベル以上の蓄積電荷が掃き捨てられる(フォトダイオード２１には一定レベルＱlag 分の電荷は残る)。その後、読み出しタイミングｔr までさらに蓄積し、当該読み出しタイミングｔrでＦＤ部２５へ出力する。
【００６９】
図７において、ハーフシャッタのタイミングでフォトダイオード２１の蓄積電荷量が一定レベルＱlag 以上になる場合の光電流密度をＩh1とすると、そのポイントを変化点として露光期間ｔ２の傾きとなる。本来ならば、フォトダイオード２１の蓄積電荷量が飽和電荷量Ｑmax に達すると、信号電荷量が光信号に対して依存を示さなくなるのだが、この変化点を持つことによりさらに大きな光信号まで信号電荷量が依存を示す。つまり、ダイナミックレンジを拡大できる。露光期間ｔ２の信号については、後段の信号処理回路（図１０のカメラ信号処理回路３３に相当）において適当なゲインで増幅することで、入射光強度に対応した信号レベルを得ることができる。
【００７０】
このように、電子シャッタ行の走査タイミングから読み出し行の走査タイミングまでの期間（露光期間）内にハーフシャッタ行を設け、このハーフシャッタ行の転送トランジスタ２２のゲートにＶｍレベルの転送パルスＨＳ＿Ｔｒｆを与え、フォトダイオード２１にある一定レベル以上蓄積された信号電荷分のみを掃き捨てる動作を行うことで、本来依存を示さなくなる大きな光信号まで信号電荷量が依存を示すことになるために、広ダイナミックレンジ化を図ることができる。特に、露光期間ｔ１と露光期間ｔ２とを任意に設定することで、所望の信号電荷量−時間依存および信号電荷量−入射光量依存の特性を得ることができる。
【００７１】
以上では、電子シャッタ行の走査タイミングから読み出し行の走査タイミングまでの期間（露光期間）内にハーフシャッタ行を１行設ける場合を例に挙げて説明したが、ハーフシャッタ行は１行に限定されるものではなく、複数行設けることも可能である。
【００７２】
ここでは、ハーフシャッタ行を２行設けた場合について説明する。この場合のハーフシャッタ、読み出しタイミングとフォトダイオード２１に蓄積される信号電荷の関係を図８に、信号電荷量とフォトダイオード２１に入射する光電流密度の関係を図９にそれぞれ示す。
【００７３】
図８において、読み出しタイミングｔr の前にハーフシャッタパルスが２回供給されるそれぞれのタイミングをｔh1，ｔh2とする。ハーフシャッタパルスが１回供給される場合の動作説明と同様、ハーフシャッタのタイミングｔh1，ｔh2でフォトダイオード２１の信号電荷量が一定レベルＱlag になる。
【００７４】
また、信号電荷量と光電流密度の関係としては、図９において、タイミングｔh1でハーフシャッタの影響を受ける光電流密度をＩh1，タイミングｔh2でハーフシャッタの影響を受ける光電流密度をＩh2としたときに、その光電流密度Ｉh1，Ｉh2で変化点となって傾きが変化するために、ハーフシャッタ動作が1回の場合に比べて、さらなる広ダイナミックレンジ化が可能になる。
【００７５】
続いて、先述した画素２０の動作の中のハーフシャッタパルス(リセットパルスＨＳ_Ｒｓｔと転送パルスＨＳ＿Ｔｒｆ)の駆動タイミングについてより具体的に説明する。
【００７６】
ハーフシャッタ行として選択された行にこのハーフシャッタパルスが供給される訳であるが、先ず、リセットトランジスタ２３のゲートにＶｈレベルのリセットパルスＨＳ_Ｒｓｔが供給される。これにより、リセットトランジスタ２３がオン状態となり、リセットトランジスタ２３のソースとなるＦＤ部２５がドレインと接続されるため、ＦＤ部２５の電位がドレイン電圧Ｄｒａｉｎ（電源レベル）となる。
【００７７】
その状態のまま、ハーフシャッタ動作として転送トランジスタ２２のゲートにＶｍレベルの転送パルスＨＳ＿Ｔｒｆが供給されることで、フォトダイオード２１に蓄積されているある一定レベル以上の電荷が掃き捨てられる（図５（Ｂ）参照）。その後、転送トランジスタ２２がオフ状態となり、ドレイン電圧ＤｒａｉｎがＬｏｗレベルになることで、ＦＤ部２５の電位もＬｏｗレベルになる。ＦＤ部２５の電位がＬｏｗレベルになることで、増幅トランジスタ２４がオフ状態となるために、垂直信号線１１１と画素２０が非接続の状態となる。その後、リセットトランジスタ２３がオフ状態となる。
【００７８】
ここで、リセットトランジスタ２３がオンした状態でハーフシャッタ行の信号電荷の掃き捨てを行うメリットについて述べる。
【００７９】
ある１行に注目すると、図４の撮像領域の走査タイミングにおいて、その注目行はハーフシャッタ行として選択される前に電子シャッタ行として選択される。電子シャッタ行でのフォトダイオード２１の信号電荷の完全掃き捨てを行った後、ＦＤ部２５の電位は、垂直信号線１１１と画素２０を非接続にするために、Ｌｏｗレベルのドレイン電圧Ｄｒａｉｎになっている。
【００８０】
その後、その行はハーフシャッタ行として選択される。ここで、リセットトランジスタ２３がオン状態となり、ＦＤ部２５の電位をＨｉｇｈレベルのドレイン電圧Ｄｒａｉｎにする。本発明では、その状態のまま、即ちリセットトランジスタ２３がオン状態のまま、転送トランジスタ２２をオン状態にし、ハーフシャッタの掃き捨て動作を行う。このように動作を行うことで、リセットトランジスタ２３をオフ状態にしてから転送トランジスタ２２をオン状態にする動作に比べて次のような効果を得ることができる。
【００８１】
（１）ハーフシャッタ動作の影響を受ける画素のフォトダイオード２１は、飽和電荷量近く蓄積されているか、もしくはそれ以上の信号電荷が発生した状態にあり、ＦＤ部２５へオーバーフローしてしまうような状態の画素も存在する。ハーフシャッタの掃き捨て動作を行う前にリセットトランジスタ２３をオフしてしまうと、ＦＤ部２５はフローティング状態になり、フォトダイオード２１からリークしてきた信号電荷によってＦＤ部２５の電位が下がり始める。ＦＤ部２５の電位が下がることにより、転送トランジスタ２２のソース・ドレインの電位差が減少することになる。これに対し、上述した動作を行うことにより、ＦＤ部２５の電位がＨｉｇｈレベルのドレイン電圧Ｄｒａｉｎに固定となるために、このような問題は発生しない。
【００８２】
（２）リセットトランジスタ２３を１度オフ状態にするために、転送トランジスタ２２のゲートと拡散層との静電的容量結合が存在し、ＦＤ部２５の電位が下がる。これに対し、上述した動作を行うことにより、ＦＤ部２５の電位がＨｉｇｈレベルのドレイン電圧Ｄｒａｉｎに固定となるために、このような問題は発生しない。
【００８３】
上述したように、本実施形態に係るＣＭＯＳ型固体撮像装置１０では、転送トランジスタ２２のゲートレベルをコントロールする技術を採用することにより、特許文献１記載の従来技術のように、画素２０からカラム回路１４へ画素信号を伝送する垂直信号線を画素列ごとに２本配線したり、カラム回路１４内に２系統の回路を設けたりする必要がないために、チップ面積の微細化、画素セルの極微細化に対応可能になる。
【００８４】
また、転送トランジスタ２２のゲートレベルをコントロールするに当たって、リセットトランジスタ２３がオン状態のまま、転送トランジスタ２２をオン状態にし、ハーフシャッタの掃き捨て動作を行うことにより、信号検出部であるＦＤ部２５の電位が、電荷掃き捨て先の電位、即ちＨｉｇｈレベルのドレイン電圧Ｄｒａｉｎに固定となるために、ＦＤ部２５の電位変動を抑えることができる。
【００８５】
このように、ＦＤ部２５の電位変動を抑えることができることで、当該電位変動に起因する不具合を解消しつつダイナミックレンジの拡大を図ることができる。ＦＤ部２５の電位変動に起因する不具合としては、例えば、フォトダイオード２１から電荷を掃き捨てる際に、ある掃き捨て期間に完全に掃き捨てることができない状態や、最悪ＦＤ部２５からフォトダイオード２１側に電荷が流れ込む状態が発生したり、電荷を掃き捨てる際の掃き捨て量にもバラツキが生じたりすることが挙げられる。
【００８６】
ところで、ＣＭＯＳ型固体撮像装置の画素では、電源電圧の制限があるために信号電荷をＳｉ結晶表面近くで読み出す。しかしながら、Ｓｉ結晶表面は、Ｓｉ−ＳｉＯ２界面でのダングリングボンド等の格子欠陥による表面準位が存在する。この表面まで空乏層等による電界が存在すると、表面準位を介して励起した電子が入射光に関わらずどんどんフォトダイオード２１に蓄積されることになる。このような現象は、“白キズ”“暗電流”と呼ばれる撮像欠陥となる。
【００８７】
フォトダイオード２１上Ｓｉ表面だけでなく、フォトダイオード２１のすぐそばに存在する転送トランジスタ２２のゲート下でももちろんこの現象が生じる。特に、本発明で採用している、転送トランジスタ２２のゲートレベルをコントロールする技術では、掃き捨てる電荷量と再蓄積後の読み出しまでのタイミング調整によって広ダイナミックレンジ化を実現しているが、上記“白キズ”“暗電流”と言った光信号とは関係のない部分で発生する電荷が存在すると、低照度にも関わらず電荷掃き捨ての影響を受ける画素が存在し、撮像画像の大きなノイズの発生原因となり、最悪、被写体とは全く異なる画像となる場合がある。
【００８８】
そこで、本発明においては、ハーフシャッタ動作時に転送トランジスタ２２のゲートに供給する転送パルスＨＳ＿ＴｒｆのＬｏｗレベル（Ｖｌ）を、ウェル電位（ＧＮＤレベル／接地電位）に対して負電位に設定した構成を採るようにしている。かかる構成を採ることにより、転送トランジスタ２２のゲート下のポテンシャルがピニングされ、正孔の存在している状態となり、不要な電子が発生しなくなるために、上記“白キズ”“暗電流”の発生を防ぐことができる。これにより、次のような大きなメリットが発生する。
【００８９】
先ず、広ダイナミックレンジ技術にとって大きな特性バラツキを引き起こす暗電流を改善するためには、Ｓｉ表面に対して特殊な不純物プロファイルを形成する必要性がある。特に、“画素”という周辺回路のＭＯＳ構造に対してもともと特殊である不純物プロファイルに、前記プロファイルを形成するためには新たなプロセス工程の追加等、製造コストの増加につながる。特に、ＣＭＯＳプロセスの微細化技術革新に伴いプロセス工程に対するコストの割合は大きい。
【００９０】
これに対して、転送トランジスタ２２のゲートに供給する転送パルスＨＳ＿ＴｒｆのＬｏｗレベルを負電位にする技術を採用することで、本発明のような、転送トランジスタ２２のゲートレベルをコントロールすることによって広ダイナミックレンジ化を図る技術に必須な暗電流の抑制を、チャージポンプ回路等を用いた簡単な負電位回路を追加するだけで実現できる。
【００９１】
また、転送トランジスタ２２のゲートレベルをコントロールすることによって広ダイナミックレンジ化を図る上で、転送トランジスタ２２のゲートに供給する転送パルスＲ＿Ｔｒｆ，ＨＳ＿Ｔｒｆ，Ｓ＿ＴｒｆのＬｏｗレベルを負電位にする技術を使用することで、フォトダイオード２１のダイナミックレンジ（取り扱い飽和電荷量）の増加を可能にするとともに、ハーフシャッタの掃き捨て動作の際に転送トランジスタ２２のＶｍレベルにＧＮＤレベルを使用することが可能となる。
【００９２】
また、転送トランジスタ２２のゲートに供給する転送パルスＨＳ＿ＴｒｆのＬｏｗレベル（Ｖｌ）を負電位に設定したときに、そのＨｉｇｈレベル（Ｖｍ）を接地電位に設定することで、ハーフシャッタ動作時に転送トランジスタ２２のゲートレベルを設定するための中間電位Ｖｍを生成する回路が必要なくなるために、その分だけ回路構成を簡略化できるメリットもある。
【００９３】
なお、上記実施形態では、図３から明らかなように、ハーフシャッタ動作時に、リセットトランジスタ２３をリセット動作させるリセットパルスＨＳ_Ｒｓｔのアクティブ期間（Ｖｈレベルの期間）内において転送パルスＨＳ＿Ｔｒｆをアクティブ状態（Ｖｍレベルの状態）にするとしたが、リセットパルスＨＳ_Ｒｓｔが少なくともアクティブ状態にあるときに転送パルスＨＳ＿Ｔｒｆをアクティブ状態にする、即ちリセットパルスＨＳ_Ｒｓｔアクティブ期間に対して転送パルスＨＳ＿Ｔｒｆのアクティブ期間を少なくともオーバーラップさせる（リセットパルスＨＳ_Ｒｓｔが非アクティブ状態になった後も転送パルスＨＳ＿Ｔｒｆがアクティブ状態にある）ようにしても、ハーフシャッタ動作時のＦＤ部２５の電位変動を抑えることができる。
【００９４】
［適用例］
上記実施形態に係るＣＭＯＳ型固体撮像装置１０は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイスとして用いて好適なものである。
【００９５】
ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。
【００９６】
図１０は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１０に示すように、本例に係る撮像装置は、レンズ３１を含む光学系、撮像デバイス３２、カメラ信号処理回路３３等によって構成されている。
【００９７】
レンズ３１は、被写体からの像光を撮像デバイス３２の撮像面に結像する。撮像デバイス３２は、レンズ３１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス３２として、先述した実施形態に係るＣＭＯＳ型固体撮像装置１０が用いられる。カメラ信号処理部３３は、撮像デバイス３２から出力される画像信号に対して種々の信号処理を行う。
【００９８】
上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス３２として先述した実施形態に係るＣＭＯＳ型固体撮像装置１０を用いることで、当該固体撮像装置１０ではＦＤ部の電位変動に起因する先述した不具合を解消しつつダイナミックレンジの拡大を図ることができるために、撮像画像の画質をより向上できる利点がある。
【図面の簡単な説明】
【００９９】
【図１】本発明の一実施形態に係る固体撮像装置、例えばＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【図２】画素の回路構成の一例を示す回路図である。
【図３】画素の動作を説明するためのタイミングチャートである。
【図４】画素アレイ部（撮像領域）の走査タイミングのタイミング関係を示すタイミングチャートである。
【図５】蓄積・読み出し・ハーフシャッタ・シャッタ時のフォトダイオードでの信号電荷の簡易モデルを示す図である。
【図６】ハーフシャッタ行が１行の場合のハーフシャッタ、読み出しタイミングとフォトダイオードに蓄積される信号電荷の関係を示す特性図である。
【図７】ハーフシャッタ行が１行の場合の信号電荷量とフォトダイオードに入射する光電流密度の関係を示す特性図である。
【図８】ハーフシャッタ行が２行の場合のハーフシャッタ、読み出しタイミングとフォトダイオードに蓄積される信号電荷の関係を示す特性図である。
【図９】ハーフシャッタ行が２行の場合の信号電荷量とフォトダイオードに入射する光電流密度の関係を示す特性図である。
【図１０】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図１１】ＣＭＯＳ型固体撮像装置の基本構成を示すシステム構成図である。
【図１２】従来例に係る画素アレイ部の走査タイミングを示すタイミングチャートである。
【符号の説明】
【０１００】
１０…ＭＯＳ型固体撮像装置、１１…画素アレイ部、１２…垂直走査回路、１３…電流源、１４…カラム回路（列並列信号処理回路）、１５…水平走査回路、１６…出力回路、１７…制御回路、２０…画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…ＦＤ（フローティングディフュージョン）部
【図１】
2007088972.tif 000003
【図２】
2007088972.tif 000004
【図３】
2007088972.tif 000005
【図４】
2007088972.tif 000006
【図５】
2007088972.tif 000007
【図６】
2007088972.tif 000008
【図７】
2007088972.tif 000009
【図８】
2007088972.tif 000010
【図９】
2007088972.tif 000011
【図１０】
2007088972.tif 000012
【図１１】
2007088972.tif 000013
【図１２】
2007088972.tif 000014