(57)【要約】【課題】  半導体装置において、反転領域対策を、既存の製造工程の条件を変えないで実現することを課題とする。【解決手段】  Ｎ型エピタキシャル層４上にＰ型拡散層よりなる抵抗素子５が形成してあり、Ｎ型エピタキシャル層４上にシリコン酸化膜４０が形成してあり、抵抗素子５の端から出ているアルミニウム配線８，９がシリコン酸化膜４０上を延在している。シリコン酸化膜４０は、Ｎ型エピタキシャル層４内に食い込んで厚みが増してある厚み付加部分４２を枠状に有する。厚み付加部分４２は、シリコン酸化膜４０の反転電圧を上げる。厚み付加部分４２は酸素イオンの注入及びアニール処理によって形成される。【選択図】  図１
2007012794.tif 000002
【特許請求の範囲】
【請求項１】
素子部と、該素子部の周囲のフィールド部分と、該フィールド部分を囲むアイソレーション領域と、該フィールド部分を覆う酸化膜と、該素子部から引き出されて該酸化膜上を延在して該フィールド部分の上側を横切って該アイソレーション領域の外側にまで延在している金属配線とを有する構成の半導体装置において、
該酸化膜は、少なくとも該金属配線に対向する領域に、該フィールド部分の方向に厚くされた厚み付加部分を有する構成としたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記厚み付加部分は、帯状であって、前記素子部を取り囲んでいる構成としたことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置において、
前記厚み付加部分は、前記フィールド部分を覆う酸化膜を形成し、酸素イオンをこの酸化膜を貫通させて前記フィールド部分に注入し、酸化させることによって形成したものであることを特徴とする半導体装置。
【請求項４】
Ｐ型拡散層部分と、
該Ｐ型拡散層部分の周囲のＮ型のフィールド部分と、
該フィールド部分を囲むアイソレーション領域と、
該Ｐ型拡散層、該フィールド部分及び該アイソレーション領域を覆う酸化膜と、
該Ｐ型拡散層から引き出されて該酸化膜上を延在して該フィールド部分の上側を横切って該アイソレーション領域の外側にまで延在している金属配線とを有する構成の半導体装置において、
該酸化膜は、帯状であって、前記Ｐ型拡散層部分を取り囲んで、該フィールド部分の方向に厚くされた厚み付加部分を有する構成としたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に、シリコン基板に多数の半導体素子、抵抗素子等が緻密に作り込んである半導体装置のうち反転領域が形成されやすい部分の改良に関する。
【背景技術】
【０００２】
図７（Ａ）、（Ｂ）は従来のバイポーラ集積回路の抵抗素子の部分１を示す。図７（Ｂ）ではシリコン酸化膜は省略してある。２はＰ型のシリコン基板、３はＮ+型埋込み層、４はＮ型エピタキシャル層、５はＰ型拡散層よりなる抵抗素子、６はＰ型拡散層よりなるアイソレーション領域、７は厚さｔ１のシリコン酸化膜、８、９はアルミニウム配線である。１０はフィールド部分であり、Ｎ型エピタキシャル層４の表面であり、アイソレーション領域６によって囲まれた領域である。
【０００３】
抵抗素子５はＮ型エピタキシャル層４の中央に位置している。アイソレーション領域６はＮ型エピタキシャル層４を囲んでいる。フィールド部分１０は抵抗素子５とアイソレーション領域６との間を占めている。図７（Ｂ）に示すように、中央に抵抗素子５、抵抗素子５の周囲にフィールド部分１０、フィールド部分１０の周囲にアイソレーション領域６が配された配置である。
【０００４】
動作時には抵抗素子４の両端間に動作電圧Ｖ１０が印加され、電流ｉが流れる。アルミニウム配線８の電位はアルミニウム配線９の電位よりも低い。
【０００５】
フィールド部分１０（Ｎ型エピタキシャル層４）のうち、低い電位のアルミニウム配線８が横切っている部分についてみると、アルミニウム配線８から発生する電界によってＮ型エピタキシャル層４内の正孔がＮ型エピタキシャル層４のうちアルミニウム配線８の真下に当る部分に集まり、Ｐ型に反転した領域２０が形成され易い。反転領域２０はアルミニウム配線８に沿って、抵抗素子５の端とアイソレーション領域６との間に形成され、導電路を構成する。なお、反転領域２０が形成されるときのＮ型エピタキシャル層４の電圧とアルミニウム配線８の電圧の差の電圧を反転電圧という。
【０００６】
バイポーラ集積回路を動作時に反転領域２０が形成された場合には、漏れ電流ｉ１が反転領域２０に沿って流れることになり、抵抗素子４を流れる電流がその分減少し、抵抗素子５の電圧―電流特性は、本来は図３中、線Ｉで示すようになるべきところが、線ＩＡで示すようになって、本来の特性とは相違するものとなってしまう。これがバイポーラ集積回路の特性を変化させることになる。
【０００７】
現在、半導体装置では動作電圧は従来のまま素子面積縮小化の傾向がある。素子面積の縮小化に伴う断面の薄膜化により反転電圧が低下する傾向となり、反転領域が形成され易い状況となる。即ち、動作電圧は従来のままの素子面積の縮小化は相容れない。よって、シリコン酸化膜７の部分を工夫して、反転領域が形成され易い部分に反転領域が形成されにくくする耐性を付与することが重要となる。
【０００８】
図８，図９は従来の改善例を示す。図９に示すバイポーラ集積回路の抵抗素子の部分１Ａは、通常よりも厚い厚さｔ１０の酸化膜７Ａを有している構成である。図９に示すバイポーラ集積回路の抵抗素子の部分１Ｂは、Ｎ型埋込み層３のうちアルミニウム配線８の真下に当る部分に、Ｎ+拡散層２５を有する構成である。図８及び図９に示す構成は、反転電圧を上げて反転領域が形成され難くする効果を有する。
【特許文献１】特開平５−４１３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図８に示す構成の場合には、酸化膜７Ａの厚さを厚くしたことに伴って、アルミニウム配線８、９の端のコンタクトを形成するエッチングの条件、及び厚い酸化膜７Ａを形成する条件を、今までと異なる条件にする必要があり、様々な条件の見直しが必要となってしまい、現実的ではないという問題があった。
【００１０】
また、図９に示す構成の場合には、Ｎ+拡散層２５と抵抗素子５との間の耐圧及びＮ+拡散層２５とアイソレーション領域９との間の耐圧を一定以上確保するために十分な間隔Ｌ１，Ｌ２が必要となり、抵抗素子の部分１Ｂの寸法が大きくなってしまうという問題があった。
【００１１】
そこで、本発明は、上記課題を解決した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、素子部（５、１１４，２１４）と、該素子部の周囲のフィールド部分と、該フィールド部分を囲むアイソレーション領域と、該フィールド部分を覆う酸化膜と、該素子部から引き出されて該酸化膜上を延在して該フィールド部分の上側を横切って該アイソレーション領域の外側にまで延在している金属配線とを有する構成の半導体装置において、
該酸化膜（４０、１４１、２４１）は、少なくとも該金属配線に対向する領域に、該フィールド部分の方向に厚くされた厚み付加部分（４２、１４０，２４０）を有する構成としたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、現在行なわれている各工程の作業の条件は変更しないで、反転領域対策を備えた構造を実現することが可能となる。
【発明を実施するための最良の形態】
【００１４】
次に本発明の実施の形態について説明する。
【実施例１】
【００１５】
図１（Ａ），（Ｂ）は本発明の実施例１になるバイポーラ集積回路の抵抗素子の部分３０を示す。図１（Ｂ）では図示の便宜上、シリコン酸化膜は省略してある。各図中、図７（Ａ），（Ｂ）に示す構成部分と対応する部分には同じ符号を付す。Ｚ１−Ｚ２は厚さ方向であり、Ｚ２は上面からみて深くなる深さ方向である。２はＰ形のシリコン基板、３はＮ+型埋込み層、４はＮ型エピタキシャル層、５はＰ型拡散層よりなる抵抗素子、６はＰ型拡散層よりなるアイソレーション領域、４０はシリコン酸化膜、８、９はアルミニウム配線である。１０はフィールド部分であり、Ｎ型エピタキシャル層の表面であり、アイソレーション領域６によって囲まれた領域である。
【００１６】
抵抗素子５はＮ型エピタキシャル層４の中央に位置している。アイソレーション領域５はＮ型エピタキシャル層４を囲んでいる。フィールド部分１０は抵抗素子５とアイソレーション領域６との間を占めている。図１（Ｂ）に示すように、中央に抵抗素子５、抵抗素子５の周囲にフィールド部分１０、フィールド部分１０の周囲にアイソレーション領域６が配された配置である。
【００１７】
シリコン酸化膜４０は、従来と同じ厚さｔ１の平坦シリコン酸化膜４１のＺ２側の面に厚み付加部分４２を有する構成である。厚み付加部分４２は平坦シリコン酸化膜４１よりＺ２で示す深さ方向に突き出て形成してある。厚み付加部分４２は、フィールド部分１０に対向する領域であって、抵抗素子４を取り囲む部分、換言すれば、アイソレーション領域６の内側に沿う部分に、幅ｗの帯状に形成してあり、上方から見ると、図１（Ｂ）に示すように、枠形状を有している。図２に拡大して示すように、厚み付加部分４２の厚さはｔ２である。シリコン酸化膜４０のうち厚み付加部分４２を含む厚い部分４３の厚さは、ｔ３＝（ｔ１+ｔ２）であり、シリコン酸化膜４０は、部分的に厚くなっている構成である。
［厚い部分４３の作用］
動作時に、シリコン酸化膜４０のうち、アルミニウム配線８の真下の部分は、図２に拡大して示すように作用する。Ｎ型エピタキシャル層４の電圧とアルミニウム配線８との電圧差Ｖ１、Ｖ２、Ｖ１０の絶対値は図３に示してある。
【００１８】
図２に示すように、Ｎ型エピタキシャル層４の電圧とアルミニウム配線８の電圧差を徐々に上げていった場合に、電圧差の絶対値が動作電圧Ｖ１０の絶対値より低いＶ１となった時点で、フィールド部分１０のうち、厚い部分４３以外の部分に対向する部分には、反転領域２０−１、２０−２が形成され始める。しかし、フィールド部分１０のうち厚い部分４３（厚み付加部分４２）に対向する部分１０−１には、反転領域は形成されない。
【００１９】
アルミニウム配線８の電圧がＶ１より上がって、動作電圧Ｖ１０を越えてＶ２となった段階で、フィールド部分１０のうち厚い部分４３に対向部分に反転領域が形成され始める。よって、シリコン酸化膜４０の反転電圧は、シリコン酸化膜４０のうち厚い部分４３によって決まり、Ｖ２である。電圧Ｖ１、Ｖ２、Ｖ１０は、Ｖ１＜Ｖ１０＜Ｖ２の関係にある。
【００２０】
よって、抵抗素子５の両端間に動作電圧Ｖ１０が印加された状態で、フィールド部分１０のうち、厚い部分４３以外の部分に対向する部分には反転領域２０−１、２０−２が形成されるけれども、フィールド部分１０のうち厚い部分４３に対向する部分１０−１には反転領域は形成されない。このため、導電路が、アルミニウム配線８の真下に沿って、抵抗素子５の端からアイソレーション領域６に向かって形成され始めたものの、導電路は途中で遮断された状態となったままとなり、漏れ電流は流れない。よって、抵抗素子５の電圧―電流特性は、図３中、線Ｉで示す本来の特性となる。これによってバイポーラ集積回路は設計した特性で動作する。
【００２１】
また、厚い部分４３は上方から見ると枠形状であるため、電位の高いアルミニウム配線がどの方向に延びていても効果がある。即ち、バイポーラトランジスタの抵抗素子の部分を設計する場合に、電位の低いアルミニウム配線をどの方向に延ばすかを気にしないで設計することが出来、設計がし易い。
【００２２】
なお、厚い部分４３（厚さ追加部分４２）を枠形状とはしないで、アルミニウム配線７の真下の領域に限定して形成してもよい。
［バイポーラ集積回路の抵抗素子の部分３０の製造工程］
バイポーラ集積回路の抵抗素子の部分３０は図４（Ａ）乃至（Ｆ）に示すようにして製造する。厚さ追加部分３１は図４（Ａ）、（Ｂ）に示すようにして形成する。
【００２３】
図４（Ａ）に示すように、Ｎ形エピタキシャル層４の上面の全面に厚さｔ１のシリコン酸化膜４１を形成し、このシリコン酸化膜４１の上面にレジスト膜５１を形成し、フォトリソグラフィ技術によって、レジスト膜５１に枠状のスリット５２を形成し、矢印５３で示すように酸素のイオンを注入する。これによって、酸素イオンはシリコン酸化膜４１を貫通してＮ型エピタキシャル層４のうち枠状のスリット５２に対応する部分に、酸素イオンが注入された酸素イオン注入部５４が形成される。
【００２４】
次いで、図４（Ｂ）に示すように、加熱してアニール処理を行う。これによって、注入された酸素イオンがＮ型エピタキシャル層４のシリコン原子と結合してシリコン原子が酸化されて、厚み付加部分４２がＮ型エピタキシャル層４内に食い込んで形成される。ここで、酸素イオンの注入の条件、アニール処理の条件を適当に定めることのよって、厚み付加部分４２の厚さはｔ２とされる。
【００２５】
次いで、図４（Ｃ）に示すように、拡散によって枠状にアイソレーション領域６を形成する。続いて、図４（Ｄ）に示すように、拡散によってＰ型拡散層を形成して抵抗素子５を形成する。続いて、図４（Ｅ）に示すように、拡散によってＰ＋の電極用拡散層６０，６１を形成し、最後に、図４（Ｆ）に示すように、コンタクト６２，６３，６４及アルミニウム配線８、９を形成する。
【００２６】
上記より分かるように、厚み付加部分４２は、酸素イオンの注入工程とアニール処理工程とを経て形成される。また、厚み付加部分４２の追加は、図４（Ｃ）から図４（Ｆ）の工程に影響を与えず、図４（Ｃ）から図４（Ｆ）の工程のエッチング条件、成膜条件は従前と同じであり、これらの条件については見直しを行なう必要はない。よって、バイポーラ集積回路及び抵抗素子の部分３０を含めた半導体装置は、それまでの工程に、酸素イオンの注入工程とアニール処理工程とを単純に追加しただけで製造される。このため、バイポーラ集積回路及び抵抗素子の部分３０を含めた半導体装置の製造は工場での実施が容易である。
【実施例２】
【００２７】
図５（Ａ）、（Ｂ）、（Ｃ）は本発明の実施例２になるＮＰＮトランジスタ１００を示す。図５（Ａ）は一つのＮＰＮトランジスタ１００の部分の平面図、（Ｂ）は（Ａ）中、Ｂ−Ｂ線に沿う断面図、（Ｃ）は（Ａ）中、Ｃ−Ｃ線に沿う断面図である。
【００２８】
１０１はＰ型のシリコン基板、１０２はＮ+型埋込み層、１０３はＮ型エピタキシャル層、１０４は枠状のアイソレーション領域、１１０はエミッタ、１１１はベース、１１２はコレクタ、１０８はシリコン酸化膜、１２０はエミッタ電極、１２１はベース電極、１２２はコレクタ電極、１２３はサブ電極、１３０はエミッタアルミニウム配線、１３１はベースアルミニウム配線、１３２はコレクタアルミニウム配線、１３３はサブアルミニウム配線である。１１４はＮＰＮトランジスタ本体部であり、エミッタ１１０、ベース１１１、コレクタ１１２を含む部分である。１０５はフィールド部分であり、Ｎ型エピタキシャル層１０３の表面であり、ＮＰＮトランジスタ本体部１１４の周囲であって且つアイソレーション領域１０４によって囲まれた領域である。
【００２９】
アルミニウム配線１３０，１３１，１３２はフィールド部分１０５を横切ってアイソレーション領域１０４の外にまで延びている。
【００３０】
シリコン酸化膜１０８には、前記実施例と同様に、厚み付加部分１４０が、フィールド部分１０５に食い込んで、即ち、Ｚ２方向に厚みを増して、ＮＰＮトランジスタ本体部１１４を取り囲む部分、換言すれば、アイソレーション領域１０４の内側に沿う部分に、帯状に且つ枠状に形成してある。シリコン酸化膜１０８は、枠状に厚い部分１４１を有する。この厚い部分１４１の存在によって、シリコン酸化膜１０８の反転電圧は高められている。
【００３１】
前記実施例の場合と同様に、図５（Ｃ）に示すように、フィールド部分１０５のうち厚み付加部分１４０に対向する部分では反転領域が形成されない。よって、ベース１１１からアイソレーション領域１０４へ向かうリーク電流が発生せず、ＮＰＮトランジスタ１００は本来の特性で動作する。
【００３２】
厚み付加部分１４０は、前記実施例の場合と同様に、酸素イオンの注入工程とアニール処理工程とを経て形成される。厚み付加部分１４０の追加は、ＮＰＮトランジスタを製造する各工程のエッチング条件、成膜条件に影響を与えない。よって、ＮＰＮトランジスタ１００は、酸素イオンの注入工程とアニール処理工程とを追加するだけで、今までの工程の条件については見直しを行なう必要はない。
【実施例３】
【００３３】
図６（Ａ）、（Ｂ）、（Ｃ）は本発明の実施例３になるラテラルＰＮＰトランジスタ２００を示す。図６（Ａ）は一つのラテラルＰＮＰトランジスタ２００の部分の平面図、（Ｂ）は（Ａ）中、Ｂ−Ｂ線に沿う断面図、（Ｃ）は（Ａ）中、Ｃ−Ｃ線に沿う断面図である。
【００３４】
２０１はＰ形のシリコン基板、２０２はＮ+型埋込み層、２０３はＮ型エピタキシャル層、２０４は枠状のアイソレーション領域、２１０はエミッタ、２１３はベース、２１２はコレクタ、２０８はシリコン酸化膜、２２０はエミッタ電極、２２１はベース電極、２２２はコレクタ電極、２２３はサブ電極、２３０はエミッタアルミニウム配線、２３１はベースアルミニウム配線、２３２はコレクタアルミニウム配線、２３３はサブアルミニウム配線、である。２１４はラテラルＰＮＰトランジスタ本体部であり、エミッタ２１０、ベース２１１、コレクタ２１２を含む部分である。２０５はフィールド部分であり、Ｎ型エピタキシャル層２０３の表面であり、ラテラルＰＮＰトランジスタ本体部２１４の周囲であって且つアイソレーション領域２０４によって囲まれた領域である。
【００３５】
アルミニウム配線２３０，２３１，２３２はフィールド部分２０５を横切ってアイソレーション領域２０４の外にまで延びている。
【００３６】
シリコン酸化膜２０８には、前記実施例と同様に、厚み付加部分２４０が、フィールド部分２０５に食い込んで、即ち、Ｚ２方向に厚みを増して、ラテラルＰＮＰトランジスタ本体部２１４を取り囲む部分、換言すれば、アイソレーション領域２０４の内側に沿う部分に、帯状に且つ枠状に形成してある。シリコン酸化膜２０８は、枠状に厚い部分２４１を有する。この厚い部分２４１の存在によって、シリコン酸化膜２０８の反転電圧は高められている。
【００３７】
この厚み付加部分２４０の存在によって、シリコン酸化膜２０８の反転電圧は高められている。
【００３８】
前記実施例の場合と同様に、図６（Ｃ）に示すように、フィールド部分２０５のうち厚み付加部分２４０に対向する部分では反転領域が形成されない。よって、コレクタ２１２からアイソレーション領域２０４へ向かうリーク電流が発生せず、ラテラルＰＮＰトランジスタ２００は本来の特性で動作する。
【００３９】
厚み付加部分２４０は、前記実施例の場合と同様に、酸素イオンの注入工程とアニール処理工程とを経て形成される。厚み付加部分２４０の追加は、ラテラルＰＮＰトランジスタを製造する各工程のエッチング条件、成膜条件に影響を与えない。よって、ラテラルＰＮＰトランジスタトランジスタ２００は、酸素イオンの注入工程とアニール処理工程とを追加するだけで、今までの工程の条件については見直しを行なう必要はない。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１になるバイポーラ集積回路の抵抗素子の部分を示す図である。
【図２】図１中、シリコン酸化膜の厚み付加部分及びこの周囲の部分を拡大して示す図である。
【図３】図１の抵抗素子の電圧―電流特性を示す図である。
【図４】図１のバイポーラ集積回路の抵抗素子の部分の製造の工程を示す図である。
【図５】本発明の実施例２になるＮＰＮトランジスタを示す図である。
【図６】本発明の実施例３になるラテラルＰＮＰトランジスタを示す図である。
【図７】従来の第１の例を示す図である。
【図８】従来の第２の例を示す図である。
【図９】従来の第３の例を示す図である。
【符号の説明】
【００４１】
２  Ｐ型のシリコン基板
４  Ｎ型エピタキシャル層
５  抵抗素子
６  アイソレーション領域
８、９  アルミニウム配線
３０  バイポーラ集積回路の抵抗素子の部分
４０、１０８、２０８  シリコン酸化膜
４１  平坦シリコン酸化膜
４２、１４０，２４０  枠状の厚み付加部分
４３、１４１，２４１  枠状の厚い部分
１００  ＮＰＮトランジスタ
１１４  ＮＰＮトランジスタ本体部
２００  ラテラルＰＮＰトランジスタ
２１４  ラテラルＰＮＰトランジスタ本体部
【図１】
2007012794.tif 000003
【図２】
2007012794.tif 000004
【図３】
2007012794.tif 000005
【図４】
2007012794.tif 000006
【図５】
2007012794.tif 000007
【図６】
2007012794.tif 000008
【図７】
2007012794.tif 000009
【図８】
2007012794.tif 000010
【図９】
2007012794.tif 000011