(57)【要約】【課題】データ処理に要する処理速度の向上を図る。【解決手段】ＡＳＩＣ（ＨＤＤコントローラ）３は、ディスクリプタ情報領域に複数のディスクリプタ情報に対応するアドレス（ここでは２個）をＣＰＵ２から書いてもらい、前記アドレスを格納し（１）、ＡＳＩＣ３が起動されたらＡＳＩＣ３は（１）で格納されたアドレスに対してディスクリプタ情報を読みに行き（２）、読み込んだディスクリプタ情報をＡＳＩＣ３内部のレジスタに格納し（３）、格納された最初のアドレスのデータ情報（Ｐａｒａｍ１）を読み込み（４）、読み込んだデータ情報（Ｐａｒａｍ１）をＡＳＩＣ３内部のレジスタに格納し（５）、（４）と同様に格納された次のアドレスのデータ情報を読み込み（６）、読み込んだデータ情報（Ｐａｒａｍ２）をＡＳＩＣ３内部のレジスタに格納する（７）。【選択図】図４
2007280373.tif 000002
【特許請求の範囲】
【請求項１】
制御手段と、データをＤＭＡ転送する転送手段と、前記データを記憶する記憶手段とを備えたデータ処理装置であって、
前記記憶手段には、
データ処理を行うために使用する元画像を記憶する第１の領域と、
ディスクリプタ情報領域及びデータ処理後の画像を記憶する処理後データ記憶領域を含む第２の領域と、
が設定され、
前記転送手段は、
前記第１の領域に格納された前記元画像のアドレスを記憶するレジスタと、
前記第２の領域に格納された複数のディスクリプタ情報のアドレスを記憶するレジスタと、
を備えていることを特徴とするデータ処理装置。
【請求項２】
前記制御手段は、前記記憶手段のディスクリプタ情報領域に複数のディスクリプタ情報のアドレスを書き込み、さらに、前記転送手段に対してディスクリプタ情報が格納されたアドレスを書き込み、
前記転送手段は、前記転送手段が起動されたときに前記格納された１つのアドレスに対して前記ディスクリプタ情報を前記記憶手段から読み込み、読み込んだディスクリプタ情報を記憶し、格納された最初のアドレスのデータ情報を前記記憶手段から読み込み、読み込んだデータ情報を記憶し、さらに格納された次のアドレスのデータ情報を読み込み、読み込んだデータ情報を記憶し、１つのディスクリプタ情報領域に対して複数個のデータ情報を格納することを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記ディスクリプタ情報領域に複数のデータ情報のアドレスを持ち、アドレス順番とデータ情報が対になっていることを特徴とする請求項１又は２記載のデータ処理装置。
【請求項４】
データ情報を読み込む必要がないアドレスに０を書き込み、対となるデータ情報の読み込みを行わないことを特徴とする請求項１ないし３のいずれか１項に記載のデータ処理装置。
【請求項５】
前記ディスクリプタ情報領域にアドレスとデータ情報量の変更に対応するためのデータサイズ情報を有することを特徴とする請求項１ないし４のいずれか１項に記載のデータ処理装置。
【請求項６】
前記ディスクリプタ情報領域に前記データ情報が持つ意味を示したデータタイプ情報を有することを特徴とする請求項１ないし５のいずれか１項に記載のデータ処理装置。
【請求項７】
前記ディスクリプタ情報領域が連続したアドレスになくても読み込み可能なように次のディスクリプタ情報領域を示すアドレスを持つことを特徴とする請求項１ないし６のいずれか１項に記載のデータ処理装置。
【請求項８】
前記転送手段は、前記複数のディスクリプタ情報を前記記憶手段から読み込み、読み込んだディスクリプタ情報を記憶し、格納されたアドレスの元画像データを読み込み、前記元画像データを前記記憶手段から読み込み、読み込んだ元画像データに対してディスクリプタ情報から得られたデータ情報に基づいて画像処理を行い、画像処理後の画像データを記憶手段の前記第２の領域に書き込むことを特徴とする請求項１記載のデータ処理装置。
【請求項９】
前記処理後の画像データは前記第２の領域のディスクリプタ領域に上書きすることを特徴とする請求項８記載のデータ処理装置。
【請求項１０】
請求項１ないし９のいずれか１項に記載のデータ処理装置を備えていることを特徴とする画像処理装置。
【請求項１１】
請求項１０記載の画像処理装置を備えていることを特徴とする画像形成装置。
【請求項１２】
制御手段と、データをＤＭＡ転送する転送手段と、前記データを記憶する記憶手段とを備えたデータ処理装置に設けられたコンピュータにロードされ、前記制御手段からの指示により前記記憶手段から情報を読み出すためのコンピュータプログラムであって、
前記制御手段が前記記憶手段のディスクリプタ情報領域に複数のディスクリプタ情報に対応するアドレスを書き込む第１の手順と、
前記制御手段が前記転送手段に前記記憶手段のディスクリプタ情報が格納されたアドレスを書き込む第２の手順と、
前記転送手段が前記第１の手順で格納されたアドレスに対してディスクリプタ情報を読みに行く第３の手順と、
前記第３の手順で読み込んだディスクリプタ情報を前記転送手段のレジスタに格納する第４の手順と、  
前記第４の手順で格納されたディスクリプタ情報領域の最初のアドレスを読み込む第５の手順と、
前記第５の手順で読み込んだアドレスのデータ情報を前記転送手段の内部のレジスタに格納する第６の手順と、
前記複数のデータ情報の各々について前記第５及び第６の手順を繰り返す第７の手順と、
を備えていることを特徴とするコンピュータプログラム。
【請求項１３】
制御手段と、データをＤＭＡ転送する転送手段と、前記データを記憶する記憶手段とを備えたデータ処理装置に設けられたコンピュータにロードされ、前記制御手段からの指示により前記記憶手段から情報を読み出すためのコンピュータプログラムであって、
前記制御手段が前記記憶手段に元画像データを記憶する第１の領域と処理後データを記憶する第２の領域を確保する第１の手順と、
前記制御手段が前記第１の領域に元画像データを、前記第２の領域に画像処理のためのデータ情報を書き込む第２の手順と、
前記制御手段が前記転送手段のレジスタに前記第１の領域の先頭アドレスと領域サイズを書き込む第３の手順と、
前記制御手段が前記転送手段のレジスタに前記第２の領域の先頭アドレスを書き込む第４の手順と、
前記制御手段が前記転送手段のレジスタに前記第２の領域のサイズと、前記データ情報のサイズを書き込む第５の手順と、
を備えていることを特徴とするコンピュータプログラム。
【請求項１４】
前記転送手段が起動したとき、
前記転送手段が前記第５の手順で書き込まれた前記サイズ分のデータ情報を前記レジスタから読み込み、内部に取り込む第６の手順と、
前記転送手段が前記第３の手順で書き込まれた前記領域サイズ分の元画像データを読み込み、前記第２の手順で書き込まれたデータ情報に従ってデータ処理する第７の手順と、
前記転送手段が前記第７の手順で処理された画像データを前記記憶手段側に転送し、前記第２の領域の先頭アドレスから書き込む第８の手順と、
を備えていることを特徴とする請求項１２記載のコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル信号を転送するデータ転送装置、このデータ転送装置を使用した画像処理装置、この画像処理装置を備えた複写機、プリンタ、ファクシミリ、デジタル複合機等の画像形成装置、及び前記データ転送装置に適用されるコンピュータプログラムに関する。
【背景技術】
【０００２】
例えばデジタル複写機は読み取った原稿の画像をデジタル画像信号に変換し、このデジタル画像信号を出力可能な画像信号に変換してフレームメモリに格納し、出力時にフレームメモリに格納された画像信号をプリンタエンジンに送り複写画像を形成し、あるいはデジタル画像信号を出力可能に変換した画像信号を一旦フロッピー（登録商標）ディスクやハードディスク等の補助記憶装置に格納し、出力時に補助記憶装置からフレームメモリに１ページあるいは複数ページ分の画像信号を転送後、この画像信号をプリンタエンジンに送り複写画像を形成する。また、ＬＡＮやシリアル・パラレルインタフェースを介してパソコン等の端末からプリントコマンドを受け取り、フォントメモリをアクセスしながらプリント画像信号をフレームメモリに展開し、展開した画像信号をプリンタエンジンへ送りプリント画像を形成する。
【０００３】
このデジタル画像信号等のデータを高速で転送するためにＤＭＡコントローラが使用されている。ＤＭＡコントローラを使用してデータを転送するとき、ＣＰＵは最初にＤＭＡコントローラにコマンドとメモリの転送開始アドレスや転送するデータ数などの入出力制御情報を与えるだけでデータ転送には介在しないで済む。そして例えば特開平７−２１１１７号公報には、１回のＤＭＡ転送要求で１ブロック分の転送バイト数を計数し、計数値が所定値になるとＤＭＡ転送を中断して、１回のＤＭＡ転送要求につき１ブロック単位でデータを転送するようにしている。
【０００４】
しかしながらＣＰＵは１ブロックの転送毎にＤＭＡコントローラにコマンドを発行しているため、全体のデータ量が非常に多く、１ブロックのサイズが小さい場合、ＣＰＵが関与する回数も増え、ＣＰＵの負担がかなり多くなる。
【０００５】
そこで、例えば特許文献１には、データを転送するときのＣＰＵの負担を減らすとともに、メモリのアクセス回数を減らし、かつメモリ消費を小さくするために、データ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラを有するデータ処理装置が開示されている。
【０００６】
図１はこのようなデータ処理装置を備えたデジタル複写機の構成を示すブロック図である。図に示すように、デジタル複写機１はＣＰＵ２とＡＳＩＣ３とメモリ４と画像入力部５と操作表示部６と画像出力部７とホストインタフェース８及び外部記憶装置であるハードディスク９を有する。ＣＰＵ２はＡＳＩＣ３を経由してメモリ４からプログラムコードを取り出しデータの処理等を行う。ＡＳＩＣ３はメモリ４やハードディスク９及び画像入力部５等とデータの伝送制御を行う。画像入力部５は原稿の画像を読み取る。画像出力部７はプリンタエンジンを有し、記録紙等に画像を形成して出力する。ホストインタフェース８はホスト装置１０からコマンドを授受しデータを入力する。ハードディスク９は画像データ等を保存するものであり、データレジスタと、ライト時にフィーチャレジスタとして機能し、リード時にエラーレジスタとして機能するレジスタと、セクタカウントレジスタとセクタナンバーレジスタとシリンダローレジスタとシリンダハイレジスタとデバイスヘッドレジスタ及びライト時にコマンドレジスタとして機能し、リード時にステータスレジスタとして機能するレジスタを有する。
【０００７】
ハードディスク９とのデータ転送を制御するＡＳＩＣ３はハードディスクコントローラとして機能し、データの転送のためにデータＤＭＡコントローラ（以下、データＤＭＡＣという）３１とコマンド発行用のコマンドＤＭＡコントローラ（以下、コマンドＤＭＡＣという）３２を有し、データＤＭＡＣ３１とコマンドＤＭＡＣ３２がハードディスク９と接続されている。コマンドＤＭＡＣ３２のレジスタにはハードディスク９の前記各レジスタへ書き込むコマンドが格納されている。
【０００８】
上記のように構成されたデジタル複写機１において、画像入力部５やホスト装置１０から入力されたデータをハードディスク９に格納し、あるいはハードディスク９に格納されたデータを画像出力部７に出力するためにデータを転送するとき、ＣＰＵ２はＡＳＩＣ３のコマンドＤＭＡＣ３２のレジスタに格納されているコマンドの先頭アドレスをＡＳＩＣ３に与える。ＡＳＩＣ３のコマンドＤＭＡＣ３２は与えられた先頭アドレスによりレジスタからハードディスク９の前記レジスタへ書き込むコマンドを読み出してハードディスク９にコマンドを発行する。ハードディスク９にコマンドを発行すると、ハードディスク９は動作を開始する。そしてデータＤＭＡＣ３１でデータ転送を行う。このようにデータを転送するときに、コマンドＤＭＡＣ３２でコマンドを発行することにより、ＣＰＵ２はデータ転送のためのコマンドを発行する必要がなく、ＣＰＵ２のコマンド発行にかかる時間を減らすことができる。
【０００９】
図２は図１のデジタル複写機１の制御構成の要部を示すブロック図、図３は図２の構成要素の動作をシーケンシャルに示す図である。図２及び図３において括弧付き数字はそれぞれ対応しており、図２では各構成要素間で、図３は各構成要素間の信号あるいは指令の出力順を示している。
【００１０】
図２において、制御回路は制御部（ＣＰＵ）２と、ＡＳＩＣ３として構成されたハードディスクコントローラ（以下、ＨＤＤコントローラとも称す）と、メモリ４と、ハードディスク装置（ＨＤＤとも称す）とからなる。ＨＤＤコントローラ３には、データＤＭＡＣ３１とＨＤＤコマンドＤＭＡＣ３２が設けられている。図２及び図３からわかるように制御部２では、ＡＳＩＣ３を介してメモリ４へのディスクリプタ情報の書き込み、データＤＭＡＣ、ＨＤＤコマンドＤＭＡＣの必要レジスタの設定、ＨＤＤコマンドＤＭＡＣ３２からの割り込み処理、データＤＭＡＣ３１からの割り込み処理が行われる。データＤＭＡＣ３１では、制御部２からのレジスタ設定、ディスクリプタ・リード、画像データ読み込み、及びＨＤＤへのデータの書き込みが行われる。また、ＨＤＤコマンドＤＭＡＣ３２では、制御部２からのレジスタ設定、ＨＤＤコマンド読み込み、ＨＤＤコマンド発行が行われる。
【００１１】
なお、図２及び図３では、
（１）：メモリへのディスクリプタ情報の書き込み
（２）：メモリへのディスクリプタ情報の書き込み
（３）：データＤＭＡＣ３１のレジスタ設定
（４）：ＨＤＤコマンドＤＭＡＣ３２のレジスタ設定
（５）：データＤＭＡＣ３１、ＨＤＤコマンドＤＭＡＣ３２への読み込み実行
（６）：データＤＭＡＣ３１のディスクリプタ・リード
（７）：データＤＭＡＣ３１の画像データの読み込み
（８）：データＤＭＡＣ３１からＨＤＤ９へのデータ書き込み
（９）：制御部２への割り込み
（１０）：ＨＤＤコマンドＤＭＡＣ３２のコマンド読み込み
（１１）：ＨＤＤコマンドＤＭＡＣ３２のコマンド発行
（１２）：制御部２への割り込み
をそれぞれ示している。
【特許文献１】特開２００１−２８２７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、特許文献１記載の発明では、ＤＭＡＣを使用することによりＣＰＵ（制御部）の負荷を軽減することはできるが、１ディスクリプタ情報領域に対して１つのデータ情報しか格納することができない。そのため、画像処理に要する処理速度に限界があった。
【００１３】
本発明は、このような従来技術の実状に鑑みてなされたもので、解決すべき課題は、データ処理に要する処理速度の向上を図ることにある。
【課題を解決するための手段】
【００１４】
前記課題を解決するため、第１の手段は、制御手段と、データをＤＭＡ転送する転送手段と、前記データを記憶する記憶手段とを備えたデータ処理装置であって、前記記憶手段には、データ処理を行うために使用する元画像を記憶する第１の領域と、ディスクリプタ情報領域及びデータ処理後の画像を記憶する処理後データ記憶領域を含む第２の領域と、が設定され、前記転送手段は、前記第１の領域に格納された前記元画像のアドレスを記憶するレジスタと、前記第２の領域に格納されたディスクリプタ情報のアドレス及びデータ処理後の画像が格納されたアドレスを記憶するレジスタと、を備えていることを特徴とするデータ処理装置。
【００１５】
第２の手段は、第１の手段において、前記制御手段は、前記記憶手段のディスクリプタ情報領域に複数のディスクリプタ情報のアドレスを書き込み、さらに、前記転送手段に対してディスクリプタ情報が格納されたアドレスを書き込み、前記転送手段は、前記転送手段が起動されたときに前記格納された１つのアドレスに対して前記ディスクリプタ情報を前記記憶手段から読み込み、読み込んだディスクリプタ情報を記憶し、格納された最初のアドレスのデータ情報を前記記憶手段から読み込み、読み込んだデータ情報を記憶し、さらに格納された次のアドレスのデータ情報を読み込み、読み込んだデータ情報を記憶し、１つのディスクリプタ情報領域に対して複数個のデータ情報を格納することを特徴とする。
【００１６】
第３の手段は、第１又は第２の手段において、前記ディスクリプタ情報領域に複数のデータ情報のアドレスを持ち、アドレス順番とデータ情報が対になっていることを特徴とする。
【００１７】
第４の手段は、第１ないし第３のいずれかの手段において、データ情報を読み込む必要がないアドレスに０を書き込み、対となるデータ情報の読み込みを行わないことを特徴とする。
【００１８】
第５の手段は、第１ないし第４のいずれかの手段において、前記ディスクリプタ情報領域にアドレスとデータ情報量の変更に対応するためのデータサイズ情報を有することを特徴とする。
【００１９】
第６の手段は、第１ないし第５のいずれかの手段において、前記ディスクリプタ情報領域に前記データ情報が持つ意味を示したデータタイプ情報を有することを特徴とする。
【００２０】
第７の手段は、第１ないし第６のいずれかの手段において、前記ディスクリプタ情報領域が連続したアドレスになくても読み込み可能なように次のディスクリプタ情報領域を示すアドレスを持つことを特徴とする。
【００２１】
第８の手段は、第１の手段において、前記転送手段は、前記ディスクリプタ情報を前記記憶手段から読み込み、読み込んだディスクリプタ情報を記憶し、格納された最初のアドレスの元画像データを読み込み、前記元画像データを前記記憶手段から読み込み、読み込んだ元画像データに対してディスクリプタ情報から得られたデータ情報に基づいて画像処理を行い、画像処理後の画像データを記憶手段の前記第２の領域に書き込むことを特徴とする。
【００２２】
第９の手段は、第８の手段において、前記処理後の画像データを前記第２の領域のディスクリプタ情報領域に上書きすることを特徴とする。
【００２３】
第１０の手段は、第１ないし第９のいずれかの手段に係るデータ処理装置を画像処理装置が備えていることを特徴とする。
【００２４】
第１１の手段は、第１０の手段に係る画像処理装置を画像形成装置が備えていることを特徴とする。
【００２５】
第１２の手段は、制御手段と、データをＤＭＡ転送する転送手段と、前記データを記憶する記憶手段とを備えたデータ処理装置に設けられたコンピュータにロードされ、前記制御手段からの指示により前記記憶手段から情報を読み出すためのコンピュータプログラムであって、前記制御手段が前記記憶手段のディスクリプタ情報領域に複数のディスクリプタ情報に対応するアドレスを書き込む第１の手順と、前記制御手段が前記転送手段に前記記憶手段のディスクリプタ情報が格納されたアドレスを書き込む第２の手順と、前記転送手段が前記第１の手順で格納されたアドレスに対してディスクリプタ情報を読みに行く第３の手順と、前記第３の手順で読み込んだディスクリプタ情報を前記転送手段のレジスタに格納する第４の手順と、前記第４の手順で格納されたディスクリプタ情報領域の最初のアドレスを読み込む第５の手順と、前記第５の手順で読み込んだアドレスのデータ情報を前記転送手段の内部のレジスタに格納する第６の手順と、前記複数のデータ情報の各々について前記第５及び第６の手順を繰り返す第７の手順と、を備えていることを特徴とする。
【００２６】
第１３の手段は、制御手段と、データをＤＭＡ転送する転送手段と、前記データを記憶する記憶手段とを備えたデータ処理装置に設けられたコンピュータにロードされ、前記制御手段からの指示により前記記憶手段から情報を読み出すためのコンピュータプログラムであって、前記制御手段が前記記憶手段に元画像データを記憶する元画像データ領域と処理後データを記憶する処理後データ領域を確保する第１の手順と、前記制御手段が前記元画像データ領域に元画像データを、前記処理後データ領域に画像処理のためのデータ情報を書き込む第２の手順と、前記制御手段が前記転送手段のレジスタに前記元画像データ領域の先頭アドレスと領域サイズを書き込む第３の手順と、前記制御手段が前記転送手段のレジスタに前記処理後データ領域の先頭アドレスを書き込む第４の手順と、前記制御手段が前記転送手段のレジスタに前記処理後データ領域のサイズと、前記データ情報のサイズを書き込む第５の手順と、を備えていることを特徴とする。
【００２７】
第１４の手段は、第１３の手段において、前記転送手段が起動したとき、前記転送手段が前記第５の手順で書き込まれた前記サイズ分のデータ情報を前記レジスタから読み込み、内部に取り込む第６の手順と、前記転送手段が前記第３の手順で書き込まれた前記領域サイズ分の画像データを読み込み、前記第２の手順で書き込まれたデータ情報に従ってデータ処理する第７の手順と、前記転送手段が前記第７の手順で処理された画像データを前記記憶手段側に転送し、前記処理後データ領域の先頭アドレスから書き込む第８の手順と、を備えていることを特徴とする。
【００２８】
なお、後述の実施形態では、制御手段はＣＰＵ２に、転送手段はＡＳＩＣ（ＨＤＤコントローラ）３に、記憶手段はメモリ４にそれぞれ対応する。
【発明の効果】
【００２９】
本発明によれば、転送手段が起動されたときに前記格納された１つのアドレスに対してディスクリプタ情報を記憶手段から読み込み、読み込んだディスクリプタ情報を記憶し、格納された最初のアドレスのデータ情報を記憶手段から読み込み、読み込んだデータ情報を記憶し、さらに格納された次のアドレスのデータ情報を読み込み、読み込んだデータ情報を記憶し、１つのディスクリプタ情報領域に対して複数個のデータ情報を格納するので、データ処理に要する処理速度の向上を図ることができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照し、本発明の実施形態について説明する。  
なお、データ処理装置の全体構成は前述の従来例と同等に構成されているので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【実施例１】
【００３１】
図４は、実施例１におけるデータ処理装置のＡＳＩＣ３とメモリ４と間の動作を示す図である。同図は１つのディスクリプタ情報に２個のデータ情報を格納することが可能であることを示している。なお、括弧付きの数字は下記の動作及び順序をそれぞれ示す（以下、同様）。  
（１）  図４において、ＡＳＩＣ（ＨＤＤコントローラ）３は、ディスクリプタ情報領域に複数のディスクリプタ情報に対応するアドレス（ここでは２個）をＣＰＵ２から書いてもらい、前記アドレスを格納する。  
（２）  ＡＳＩＣ３が起動されたらＡＳＩＣ３は（１）で格納されたアドレスに対してディスクリプタ情報を読みにいく。  
（３）  読み込んだディスクリプタ情報をＡＳＩＣ３内部のレジスタに格納する。  
（４）  格納された最初のアドレスのデータ情報（Ｐａｒａｍ１）を読み込む。  
（５）  読み込んだデータ情報（Ｐａｒａｍ１）をＡＳＩＣ３内部のレジスタに格納する。  
（６）  （４）と同様に格納された次のアドレスのデータ情報を読み込む。  
（７）  読み込んだデータ情報（Ｐａｒａｍ２）をＡＳＩＣ３内部のレジスタに格納する。
【００３２】
その他の各部は前述の従来例と同等に構成され、同等に機能する。
【００３３】
一般的に画像処理を実現するＡＳＩＣ３などには画像処理用レジスタ（パラメータ）が多く存在している。そのパラメータをＣＰＵ２が直接レジスタ設定するのではなく、メモリ４に置いてからＤＭＡ処理にてＡＳＩＣ３が読み込むので、１つのディスクリプタに２個のデータ情報（Ｐａｒａｍ１、Ｐａｒａｍ２）を格納することができ、これによりＣＰＵ負荷の低減と画像処理に要する処理速度の向上が可能になる。
【実施例２】
【００３４】
図５は実施例２におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図で、この実施例は、１つのディスクリプタ情報に２つのパラメータを持つ例である。  
（１）  ＣＰＵ２がメモリ４のディスクリプタ情報領域にディスクリプタ情報が格納されたアドレス（ここでは２個）をメモリ４に書き込む。  
（２）  ディスクリプタ情報に対応するメモリ４のアドレスに対してデータ情報（Ｐａｒａｍ１，２）をＣＰＵ２が書き込む。その際に、最初はγテーブルのパラメータで次はフィルタ係数と決められている。  
（３）  （１）でディスクリプタ情報を書き込んだ先頭アドレス情報をＡＳＩＣ３内のディスクリプタ情報格納レジスタに書き込む。  
（４）  ＣＰＵ２がＡＳＩＣ３に対して起動をかける。  
（５）  起動されたＡＳＩＣ３は、最初にディスクリプタ情報格納レジスタにあるアドレスからディスクリプタ情報を読み込む。読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとしてＡＳＩＣ３内部のレジスタに格納される。  
（６）  （５）で格納された最初のアドレスは、γテーブルと決められているのでγテーブルのデータ量だけ格納されたアドレスから読み込む。  
（７）  （５）で格納された２番目のアドレスは、フィルタ係数と決められているのでフィルタ係数のデータ量だけ格納されたアドレスから読み込む。
【００３５】
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００３６】
一般的に画像処理を実現するＡＳＩＣ３などには画像処理用レジスタ（パラメータ）が多く存在している。そのパラメータをＣＰＵ２が直接レジスタ設定するのではなく、メモリ４に置いてからＤＭＡ処理にてＡＳＩＣ３が読み込むので、１つのディスクリプタに２個のデータ情報（Ｐａｒａｍ１、Ｐａｒａｍ２）を格納することができ、これによりＣＰＵ負荷の低減と画像処理に要する処理速度の向上が可能になる。
【実施例３】
【００３７】
図６は実施例３におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図で、この実施例は、データ情報を読み込む必要がない例である。  
（１）  ＣＰＵ２がメモリ４のディスクリプタ情報領域にディスクリプタ情報が格納されたアドレス（ここでは、３個）を書き込む。その際に既にＡＳＩＣ３内部に設定されているデータ情報があった場合には、アドレス情報に０を書き込む。  
（２）  ディスクリプタ情報に対応するアドレスに対してデータ情報（Ｐａｒａｍ１，２）をＣＰＵ２がメモリ４書き込む。その際に、アドレス０としたデータ情報の書き込みは行わない。  
（３）  （１）でディスクリプタを書き込んだ先頭アドレス情報をＡＳＩＣ３内のディスクリプタ情報格納レジスタに書き込む。  
（４）  ＣＰＵ２がＡＳＩＣ３に対して起動をかける。  
（５）  起動されたＡＳＩＣ３は、最初にディスクリプタ情報格納レジスタにあるアドレスからディスクリプタ情報を読み込む。読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとしてＡＳＩＣ３内部のレジスタに格納される。  
（６）  （５）で格納された最初のアドレスは、γテーブルと決められているのでγテーブルのデータ量だけ格納されたアドレスから読み込む。２番目のデータ情報のアドレスが０なのでＡＳＩＣは３、既に設定されているデータ情報であることを知り、次のアドレスを読みにいく。  
（７）  （５）で格納された３番目のアドレスは、閾値係数と決められているので閾値係数のデータ量だけ格納されたアドレスから読み込む。
【００３８】
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００３９】
この実施例では、ディスクリプタ情報内にあるアドレスが０だった場合に、そのアドレスに対応するデータ情報（この場合は、フィルタ係数）を読み込まない処理をする。そうすれば、既にＡＳＩＣ３内部に取り込んだデータ情報があった場合にそのデータを読み込む処理時間を短縮することができる。
【実施例４】
【００４０】
図７は実施例４におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図で、この実施例は実施例２における読み込むデータ情報サイズが異なる場合の例である。  
（１）  ＣＰＵ２がメモリ４のディスクリプタ情報領域にディスクリプタ情報を書き込む。その際にパラメータのあるアドレスと共にデータサイズ情報も一緒に書き込む。  
（２）  ディスクリプタ情報に対応するアドレスに対してデータ情報（Ｐａｒａｍ１，２）をＣＰＵ２が書き込む。  
（３）  （１）で、ディスクリプタを書き込んだ先頭アドレス情報をＡＳＩＣ３内のディスクリプタ情報格納レジスタに書き込む
（４）  ＣＰＵ２がＡＳＩＣ３に対して起動をかける。  
（５）  起動されたＡＳＩＣ３は、最初にディスクリプタ情報格納レジスタにあるアドレスからディスクリプタ情報を読み込む。読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとして、ＡＳＩＣ３内部のレジスタに格納される。また、同時にパラメータ情報のデータサイズも内部に保存する。  
（６）  （５）で保存しているパラメータ情報の先頭アドレスからパラメータサイズ分（０ｘ１０）のパラメータを取得する。  
（７）  （５）で保存しているパラメータ情報の先頭アドレスからパラメータサイズ分（０ｘ２０）のパラメータを取得する。
【００４１】
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００４２】
設定するデータ情報量が毎回同じ情報量でない場合もある。その場合には本実施例のようにＣＰＵ２が設定するデータサイズ情報（ＰａｒａｍＳｉｚｅ）をディスクリプタ情報に入れることにより、毎回データ量が異なってもデータ処理することが可能になる。
【実施例５】
【００４３】
図８は実施例５におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図で、この実施例はディスクリプタ情報の順番が異なる場合の例である。  
（１）  ＣＰＵ２がメモリ４のディスクリプタ情報領域にディスクリプタ情報を書き込む。その際にパラメータ情報のＩＤとして「ＰａｒａｍＴｙｐｅ」を一緒に書き込む。  
（２）  ディスクリプタ情報に対応するアドレスに対してデータ情報（Ｐａｒａｍ１，２）をＣＰＵ２が書き込む。  
（３）  （１）で、ディスクリプタを書き込んだ先頭アドレス情報をＡＳＩＣ３内のディスクリプタ情報格納レジスタに書き込む。  
（４）  ＣＰＵ２がＡＳＩＣ３に対して起動をかける。  
（５）  起動されたＡＳＩＣ３は、最初にディスクリプタ情報格納レジスタにあるアドレスからディスクリプタ情報を読み込む。読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとして、ＡＳＩＣ３内部のレジスタに格納される。また、同時にパラメータ情報のＩＤ「ＰａｒａｍＴｙｐｅ」も内部に保存する。  
（６）  ディスクリプタ情報の最初のアドレスにあるパラメータ情報を取得する。その際にパラメータ情報のＩＤが２番であるのでＡＳＩＣ３は、そのパラメータ情報がＰａｒａｍ２のフィルタ係数情報であることが判定できる。そこで、取得したデータをＡＳＩＣ３内部にフィルタ係数として保存する。  
（７）  ディスクリプタ情報の２番目のアドレスにあるパラメータ情報を取得する。その際にパラメータ情報のＩＤが１番であるのでＡＳＩＣ３は、そのパラメータ情報がＰａｒａｍ１のγテーブル情報であることが判定できる。そこで、取得したデータをＡＳＩＣ内部にγテーブルとして保存する。
【００４４】
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００４５】
実施例１ないし４では、ディスクリプタ情報にあるアドレス順番とパラメータの内容が固定されていたが、本実施例では、アドレス情報と共にパラメータの意味を示すＩＤを付けるので、ＣＰＵ２はディスクリプタ情報にあるアドレス順番を固定することなく自由に決めることができる。
【実施例６】
【００４６】
図９は実施例６におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図で、この実施例はディスクリプタ情報の順番が異なり、同時に、パラメータサイズも異なる場合の例である。
【００４７】
（１）  ＣＰＵ２がメモリ４のディスクリプタ情報領域にディスクリプタ情報を書き込む。その際にパラメータ情報のＩＤとして「ＰａｒａｍＴｙｐｅ」とデータサイズ情報「ＰａｒａｍＳｉｚｅ」を一緒に書き込む。  
（２）  ディスクリプタ情報に対応するアドレスに対してデータ情報（Ｐａｒａｍ１，２）をＣＰＵ２が書き込む。  
（３）  （１）で、ディスクリプタを書き込んだ先頭アドレス情報をＡＳＩＣ３内のディスクリプタ情報格納レジスタに書き込む。  
（４）  ＡＳＩＣ３に対して起動をかける。  
（５）  起動されたＡＳＩＣ３は、最初にディスクリプタ情報格納レジスタにあるアドレスからディスクリプタ情報を読み込む。読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとして、ＡＳＩＣ３内部のレジスタに格納される。また、同時にパラメータ情報のＩＤ「ＰａｒａｍＴｙｐｅ」とパラメータ情報のデータサイズ「ＰａｒａｍＳｉｚｅ」も内部に保存する。  
（６）  ディスクリプタ情報の最初のアドレスにあるパラメータ情報を取得する。その際にパラメータ情報のＩＤが２番であるのでＡＳＩＣ３は、そのパラメータ情報がＰａｒａｍ２のフィルタ係数情報であることが判定できる。そこで、取得したデータをＡＳＩＣ３内部にフィルタ係数として保存する。また、パラメータサイズは「ＰａｒａｍＳｉｚｅ」分だけ取得する。  
（７）  ディスクリプタ情報の２番目のアドレスにあるパラメータ情報を取得する。その際にパラメータ情報のＩＤが１番であるのでＡＳＩＣ３は、そのパラメータ情報がＰａｒａｍ１のγテーブル情報であることが判定できる。そこで、取得したデータをＡＳＩＣ３内部にγテーブルとして保存する。また、パラメータサイズは「ＰａｒａｍＳｉｚｅ」分だけ取得する。
【００４８】
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００４９】
本実施例は、実施例４と実施例５とを組み合わせたものなので、実施例４と実施例５の効果を併せ持つ。すなわち、本実施例によれば、ＣＰＵ２が設定するデータサイズ情報（ＰａｒａｍＳｉｚｅ）をディスクリプタ情報に入れることにより、毎回データ量が異なってもデータ処理することが可能であり、同時に、アドレス情報と共にパラメータの意味を示すＩＤを付けるので、ＣＰＵ２はディスクリプタ情報にあるアドレス順番を固定することなく自由に決めることができる。
【実施例７】
【００５０】
図１０は実施例７におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図で、この実施例はディスクリプタ情報が連続していない場合の例である。  
（１）  ＣＰＵ２がディスクリプタ情報をメモリ４に書き込む。その際にパラメータ情報のＩＤとして「ＰａｒａｍＴｙｐｅ」とデータサイズ情報「ＰａｒａｍＳｉｚｅ」を一緒に書き込む。  
（２）  ディスクリプタ情報に対応するアドレスに対してデータ情報（Ｐａｒａｍ１，２）をＣＰＵ２が書き込む。  
（３）  （１）で、ディスクリプタを書き込んだ先頭アドレス情報をＡＳＩＣ３内のディスクリプタ情報格納レジスタに書き込む。  
（４）  ＡＳＩＣ３に対して起動をかける。
【００５１】
（５）  起動されたＡＳＩＣ３は、最初にディスクリプタ情報格納レジスタにあるアドレスからディスクリプタ情報を読み込む。読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとして、ＡＳＩＣ３内部のレジスタに格納される。また、同時に次のディスクリプタアドレス情報「ＮｅｘｔＳｔａｒｔＡｄｄｒｅｓｓ」も内部に保存する。  
（６）  （５）で保存された次のディスクリプタアドレス情報「ＮｅｘｔＳｔａｒｔＡｄｄｒｅｓｓ」から次のアドレス情報を読み込み、読み込んだディスクリプタ情報はデータ情報が書き込まれているアドレスとしてＡＳＩＣ３内部のレジスタに格納される。  
（７）  （５）で格納された最初のアドレスは、γテーブルと決められているのでγテーブルのデータ量だけ格納されたアドレスから読み込む。  
（８）  （６）にて格納された最初のアドレスは、フィルタ係数と決められているのでフィルタ係数のデータ量だけ格納されたアドレスから読み込む。  
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００５２】
実施例１ないし６では、ディスクリプタ情報が連続したアドレスに格納されている必要があった。しかし、この実施例ではディスクリプタ情報が連続したアドレスになくても処理することができる。
【実施例８】
【００５３】
図１１は実施例８におけるデータ処理装置のＣＰＵ２、ＡＳＩＣ３及びメモリ４間の動作を示す図、図１２はこのときの動作手順を示すフローチャートである。この実施例８では、メモリ４にはディスクリプタ領域に加えて元画像データ領域が設定されている。また、前記ディスクリプタ領域には画像処理後の画像データ（処理後データ）も格納される。すなわち、本実施形態では、メモリ４には、元画像データ領域（第１の領域）と、ディスクリプタ領域と処理後データ領域（第２の流域）が設定され、フォーマット上は画像処理に際して２つの領域が設けられる。
【００５４】
すなわち、従来まで発明ではメモリ４に３つの領域を確保する必要が出てくる。１つ目はデータ処理を行うために使う元画像データ領域、２つ目はデータ処理を行った後に書き込むための処理後データ領域、３つ目は画像処理パラメータを読み込むためのディスクリプタ領域（画像処理パラメータ領域）である。しかし、ディスクリプタ領域（画像処理パラメータ領域）にあるパラメータはデータ処理をする前に全ての画像処理パラメータをＡＳＩＣ３部に取り込む。また、処理後データ領域には領域確保をしているだけで必要なデータは存在せずに、データ処理を開始してから書き込み始める。
【００５５】
そこで、本実施例８では処理後データ領域の一部に画像処理パラメータを置き、ディスクリプタ領域を不要とした。
【００５６】
そこで、図１１及び図１２において、
（１）  ＣＰＵ２がメモリ４に対して元画像データ領域を確保する。（ステップＳ１０１）
（２）  ＣＰＵ２がメモリ４に対して処理後データ領域を確保する。（ステップＳ１０１）
（３）  元画像データ領域に画像データを書き込む。（ステップＳ１０２）
（４）  処理後データ領域に画像処理パラメータ（データ情報−Ｐａｒａｍ）を書き込む。（ステップＳ１０２）
（５）  ＣＰＵ２はＡＳＩＣ３のＤａｔａＩｎＡｄｄｒｅｓｓレジスタに前記書き込んだ画像データ開始アドレスを書き込む。（ステップＳ１０３）
（６）  ＣＰＵ２はＡＳＩＣ３のＤａｔａＩｎＳｉｚｅレジスタに元画像データ領域の先頭アドレスと領域サイズを書き込む。（ステップＳ１０３）
（７）  ＣＰＵ２はＡＳＩＣ３のＣｏｍｍｏｎＡｄｄｒｅｓｓレジスタに処理後データ領域の先頭アドレスを書き込む。（ステップＳ１０３）
（８）  ＣＰＵ２はＡＳＩＣ３のＤａｔａＯｕｔＳｉｚｅレジスタに処理後データ領域のサイズを書き込む。（ステップＳ１０３）
（９）  ＣＰＵ２はＡＳＩＣ３の「ＰａｒａｍＳｉｚｅ」レジスタ画像処理パラメータのサイズを書き込む。（ステップＳ１０３）
（１０）  最後にＣＰＵ２はＡＳＩＣ３に対して起動トリガをかける。（ステップＳ１０４）
ＡＳＩＣ３は、ＣＰＵ２から起動されると、
（１１）  ＡＳＩＣ２は、画像処理パラメータを取得するために内部レジスタＣｏｍｍｏｎＡｄｄｒｅｓｓからＰａｒａｍＳｉｚｅ分のデータを読み込み、内部へ取り込む。（ステップＳ１０５，Ｓ１０６）
（１２）  ＡＳＩＣ２は、元画像データを読み込むために内部レジスタＤａｔａＩｎＡｄｄｒｅｓｓからＤａｔａＩｎＳｉｚｅ分の元画像データを読み込み、（１２）で設定された画像処理パラメータに従いデータ処理を行う。（ステップＳ１０７，Ｓ１０８）
（１３）  ＡＳＩＣ２は、処理した結果のデータを書き込むために内部レジスタＣｏｍｍｏｎＡｄｄｒｅｓｓに対してＤａｔａＯｕｔＳｉｚｅ分の処理後データをメモリ４の処理後データ領域に書き込む。（ステップＳ１０９）
（１１）ないし（１３）の処理を取り込んだ画像処理パラメータの分だけ実行する。（ステップＳ１１０）
という手順で処理する。
【００５７】
その他の各部は前述の従来例及び実施例１と同等に構成され、同等に機能する。
【００５８】
前述のように画像処理パラメータをメモリに置くためには、メモリ領域を確保する必要がある。また、データ処理を行うための元画像データとデータ処理をした結果の処理後データの領域も確保する必要がある。そのため、データ処理装置を使うには、多くのメモリ容量を必要とする。しかし、本実施例では画像処理パラメータを置くメモリ領域と処理後データを書き込む領域を共通にしたので、データ処理装置が使うメモリ領域を削減することができる。
【００５９】
なお、前記実施例１ないし７に係るデータ処理装置は例えば入力情報が画像データである画像処理装置に使用され、このような画像処理装置は、前述の図１に示したデジタル複写機、あるいは、このデジタル複写機の機能の他にファクシミリ機能、プリンタ機能を備えたデジタル複合機に、あるいはプリンタ、ファクシミリ等の画像形成装置に搭載され、使用される。
【００６０】
また、図４ないし図１１に示した動作はＣＰＵ２が図示しないＲＯＭに格納されたプログラムを図示しないＲＡＭをワークエリアとして使用しながら実行される。
【００６１】
さらに、前記各実施例における処理の手順はプログラム化され、コンピュータによって実行される。画像処理装置は前記コンピュータを備え、当該コンピュータによって前記各動作を実行する。また、コンピュータプログラムはＦＤ、ＣＤ−ＲＯＭ、メモリカード、あるいはネットワークを介して配布され、画像処理装置のコンピュータにインストールされて使用される。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態及び従来例に係るデータ処理装置を備えたデジタル複写機の概略構成を示す図である。
【図２】図１のデジタル複写機の制御構成の要部を示すブロック図である。
【図３】従来例における図２の構成要素の動作をシーケンシャルに示す図である。
【図４】実施例１におけるデータ処理装置のＡＳＩＣとメモリ間の動作を示す図である。
【図５】実施例２におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図６】実施例３におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図７】実施例４におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図８】実施例５におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図９】実施例６におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図１０】実施例７におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図１１】実施例８におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作を示す図である。
【図１２】実施例８におけるデータ処理装置のＣＰＵ、ＡＳＩＣ及びメモリ間の動作手順を示すフローチャートである。
【符号の説明】
【００６３】
１  デジタル複写機
２  ＣＰＵ（制御部）
３  ＡＳＩＣ（ＨＤＤコントローラ）
４  メモリ
【図１】
2007280373.tif 000003
【図２】
2007280373.tif 000004
【図３】
2007280373.tif 000005
【図４】
2007280373.tif 000006
【図５】
2007280373.tif 000007
【図６】
2007280373.tif 000008
【図７】
2007280373.tif 000009
【図８】
2007280373.tif 000010
【図９】
2007280373.tif 000011
【図１０】
2007280373.tif 000012
【図１１】
2007280373.tif 000013
【図１２】
2007280373.tif 000014