(57)【要約】【課題】ローパスフィルタの回路規模を増大させることなく、ステップ状ＤＣオフセットを正確に抽出し、補正すること。【解決手段】ＤＣオフセット除去装置１００は、デジタル信号を一時的に蓄えるバッファ１０１，１０２、信号を間引くデシメータ１０３、ＤＣ成分を抽出する移動平均フィルタ１０４、抽出されたＤＣオフセットを受信信号から引く際のタイミングを合わせるタイミング調整器１０５，１０６、受信信号から抽出されたＤＣオフセットを引く加算器１０７、スイッチ１０８、クロック分周回路１０９、ループ回数を計測するループカウンタ１１０、デコーダ回路１１１，１１２、及び上記各回路に制御信号を出力して各回路部を制御する制御部１２０を備え、デシメータ１０３による信号スペクトルの広がりを利用することで、ローパスフィルタのカットオフ周波数を下げることなく、ステップタイミングの推定誤差を減少させる。【選択図】図１
2007110648.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を一時的に蓄える第１バッファと、
前記第１バッファから出力される信号を間引くデシメータと、
前記デシメータからの出力からＤＣオフセットを抽出するＤＣオフセット抽出手段と、
前記第１バッファからの出力と前記ＤＣオフセット抽出手段からの出力のタイミングを合わせるタイミング調整手段と、
前記第１バッファから出力される信号から前記タイミング調整手段によりタイミング調整されたＤＣオフセットを減算してＤＣオフセットを除去するＤＣオフセット除去手段と
を備えることを特徴とするＤＣオフセット除去装置。
【請求項２】
さらに、前記ＤＣオフセット抽出手段からの出力信号を蓄える第２バッファと、
前記第１バッファからの出力と前記第２バッファからの出力とを切り替えて前記デシメータに入力するスイッチとを備え、
前記スイッチを介して再度、前記デシメータへと入力し、前記ＤＣオフセット抽出手段を通って低周波側のみが残された信号に対して、前記デシメータが再度デシメート処理を施すことにより、低周波側の信号を高周波側に広げ、この信号を再度前記ＤＣオフセット抽出手段へと通すことを特徴とする請求項１記載のＤＣオフセット除去装置。
【請求項３】
さらに、前記スイッチから出力される信号を繰り返して出力するリピータを備え、
前記第１バッファは、前記スイッチに必要最小限のデータを供給することを特徴とする請求項２記載のＤＣオフセット除去装置。
【請求項４】
さらに、分周したクロックを前記デシメータ、前記ＤＣオフセット抽出手段、及び前記第１バッファへ供給する分周回路と、
ループ回数をカウントするループカウンタと、
前記ループカウンタからの出力が規定された回数に到達した時のみ１を出力し、その他は０を出力し、その出力を前記タイミング調整手段に供給するデコーダとを備えることを特徴とする請求項１記載のＤＣオフセット除去装置。
【請求項５】
前記デシメータは、元信号のスペクトルの信号帯域幅を、所定倍数広げることを特徴とする請求項１又は請求項２に記載のＤＣオフセット除去装置。
【請求項６】
前記ＤＣオフセット抽出手段は、ローパスフィルタであることを特徴とする請求項１又は請求項２に記載のＤＣオフセット除去装置。
【請求項７】
前記ＤＣオフセット抽出手段は、タップ数が可変の移動平均フィルタであることを特徴とする請求項１、請求項２、又は請求項６のいずれかに記載のＤＣオフセット除去装置。
【請求項８】
デジタルベースバンド信号に変換された受信信号を入力するステップと、
入力信号を一時的にバッファに蓄えるステップと、
前記バッファから出力される信号に対して、信号を間引くデシメート処理を施すステップと、
デシメート処理が施された信号からＤＣオフセットを抽出するステップと、
前記バッファからの出力と前記ＤＣオフセット抽出ステップによる出力のタイミングを合わせるステップと、
前記バッファから出力される信号から前記タイミング調整されたＤＣオフセットを減算してＤＣオフセットを除去するステップと
を有することを特徴とするＤＣオフセット除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信における受信機が有するＤＣオフセット除去装置及びＤＣオフセット除去方法に関し、主としてダイレクトコンバージョン方式の無線部を搭載するデジタル移動体通信の受信機に用いられるＤＣオフセット除去装置及びＤＣオフセット除去方法に関する。
【背景技術】
【０００２】
無線通信における受信機は、スーパーヘテロダイン方式とダイレクトコンバージョン方式の二種類に大別することができる。
【０００３】
スーパーヘテロダイン方式は、受信信号の周波数をＲＦ帯−ＩＦ帯−ベースバンド帯へと段階的に下げていくことを特徴とし、ＩＦ帯での高Ｑ特性のフィルタを用いることによる妨害波の排除能力が高く、約半世紀もの間受信機の主たる構成として君臨し続けた。しかし、ＩＦ帯への周波数変換のためにＩＦ（中間周波数）に対応した局部発信器と、イメージ除去フィルタが必要である。
【０００４】
ダイレクトコンバージョン方式では、受信信号をＲＦ帯からベースバンド帯へ一度に変換するため、ＩＦに対応する局部発信器及びイメージ除去フィルタを削減することができ、部品点数の削減を図ることができる。また、携帯電話のシステムにおいては通信品質の許容度が大きいため、妨害波の排除能力が劣るダイレクトコンバージョン方式であっても問題はなく、むしろ部品点数を削減できるメリットから、スーパーヘテロダイン方式からダイレクトコンバージョン方式へと主役が移り変わってきている。
【０００５】
このように主流となってきているダイレクトコンバージョン方式であるが、局部発信器（ＬＯ）における周波数漏れが周波数変換器に再入力されることにより生じるＤＣオフセットが任意のタイミングで発生することが知られている。これは回路素子のバラツキなどによる定常的なＤＣオフセットと異なり、タイムスロットと呼ばれるデータ送受信の単位区間内で発生した場合、ステップ信号が受信信号に重畳されることとなり、受信性能劣化の大きな要因となる。
【０００６】
このステップ状のＤＣオフセット除去手段としては、以下の３つの手法に大別できる。
【０００７】
手法１は、アナログ的な補正をかける方法（例えば、特許文献１参照）。手法２は、デジタル回路によりオフセット値を見積もり、Ｄ／Ａコンバータを介してアナログ信号に対して補正をかける方法（例えば、特許文献２参照）。手法３は、Ａ／Ｄコンバータを通して得たデジタル信号に対してデジタル的な補正をかける方法である。
【０００８】
上記手法１は、アンチエイリアシングフィルタ（ＡＡＦ）の入力ダイナミックレンジを下げることができるため、Ａ／Ｄコンバータについても必要なダイナミックレンジのみを確保するだけで済むというメリットがある。一方で、アナログ的な補正であることにより、誤差が発生し易いという欠点もある。
【０００９】
上記手法２は、デジタル回路にてオフセット値を推定するため算出する補正量に誤差は少ないが、Ｄ／Ａコンバータの精度に依存してオフセットの補正精度が決まること、ＡＡＦ、Ａ／ＤコンバータのダイナミックレンジをＤＣオフセット分確保しなければならない点がデメリットとして存在する。
【００１０】
上記手法３は、手法２と同様、アナログ部にはＤＣオフセット分のダイナミックレンジを確保する必要がある点はデメリットであるが、手法２との大きな違いは、ＤＣオフセットの補正までをデジタル的に行うため、確実に補正できる点が大きなメリットである。さらに、手法１と組み合わせることにより、アナログ部のダイナミックレンジを広げることなく、かつアナログ補正による残留分をデジタル的に確実に補正することができるため、デジタル部での推定・補正する技術は非常に有効であると考えられる。
【００１１】
ところで、デジタル部でのステップ状ＤＣオフセット推定・補正技術において重要なポイントは、ステップの発生タイミングと、ステップ量の推定を確実にすることであり、これは受信信号に混入したステップ信号を正確に抽出することで実現が可能となる。したがって、ＤＣ成分のみを抽出することに焦点を当てると、カットオフ周波数が非常に低いローパスフィルタ（ＬＰＦ）を使うことが１つの解になると言える。
【００１２】
図６は、従来のＤＣオフセット除去装置を有するダイレクトコンバージョン受信機の構成を示す図である。
【００１３】
図６において、アンテナ１１で受信された高周波信号は、ＬＮＡ１２で増幅された後、ＢＰＦ（Band Pass Filter）１３を介して２系統に分配される。そして、ミキサ１４，１５により、各々局部発信器１６から供給される受信信号とほぼ同じ周波数の搬送波とミキシングされ、直接基底周波数帯（ベースバンド）へと周波数変換される。ここで、局部発信器１６は、ミキサ１４には直接接続され、また、ミキサ１５にはπ／２移相器１７を介して接続されている。したがって、ベースバンドに周波数変換された２系統の信号はお互いにπ／２の位相を持っている。この２系統のベースバンド信号は、それぞれ加算器１８，１９を介して各々チャネル選択の役目をするＬＰＦ（Low Pass Filter）２０，２１によって不要周波数成分が除去される。この後、ベースバンド信号は、ベースバンド増幅器２２，２３によって所望の信号レベルまで増幅された後、Ａ／Ｄ変換器２４，２５によりＡ／Ｄ変換され、後段の検波・復調回路により原データに復調される。Ａ／Ｄ変換器２４，２５出力は、それぞれＤＣオフセット検出手段２６，２７に入力されてＤＣオフセットが検出される。検出されたＤＣオフセットはＤＣオフセット保持手段２８，２９に保持され、ミキサ１４，１５の出力側に供給されてＤＣオフセット成分のみが除去される。
【００１４】
図７は、従来の構成におけるローパスフィルタのカットオフ周波数を変更した際の抽出されたステップ状ＤＣオフセットを比較して示す図であり、２種類のローパスフィルタを用いてステップ状ＤＣオフセットを抽出した際のシミュレーション結果を示す。
【００１５】
図７において、信号１が受信した変調信号（ＱＰＳＫ変調を仮定）であり、信号２が信号１に含まれるステップ状ＤＣオフセットである。信号３は、ナイキスト周波数（＝ｆ＿ｎｙｑ）の１／２５をカットオフ周波数とする２０ｄＢの阻止域減衰量を持つ１００タップのＦＩＲフィルタを通した信号であり、信号４は、ナイキスト周波数（＝ｆ＿ｎｙｑ）の１／２５０をカットオフ周波数とする４０ｄＢの阻止域減衰量を持つ５００タップのＦＩＲフィルタを通した信号である。信号３にはステップ状ＤＣオフセットの輪郭が全く見えず、１００タップのＦＩＲフィルタでは抽出に不十分であることが分かる。信号４ではステップの変化量はほぼ特定できそうなものの、ステップ信号の波形鈍りが強く、ステップ開始位置の正確な推定が困難であることが容易に予想される。
【００１６】
以上のように、ステップ状ＤＣオフセットの正確な抽出には５００タップ程度（あるいはそれ以上）の大規模なＦＩＲフィルタが必要であり、さらに、そのような大規模なフィルタを用いたとしても、ステップの鈍りが激しいことによるステップタイミングの正確な推定が困難になるという問題がある。
【特許文献１】特開２００４-７８１８号公報
【特許文献２】特開平１０−９３６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述したように、ダイレクトコンバージョン受信機において発生するステップ状のＤＣオフセットは、その発生タイミング及びステップ量を正確に抽出できなければ補正することが困難であるが、抽出のためには大規模なＦＩＲフィルタが必要であり、さらに、大規模なＦＩＲフィルタを用いたとしてもステップ発生タイミングの正確な推定が困難であるという課題が存在する。
【００１８】
本発明は、上記に鑑みてなされたものであり、ローパスフィルタの回路規模を増大させることなく、ステップ状ＤＣオフセットを正確に抽出し、補正することができるＤＣオフセット除去装置及びＤＣオフセット除去方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明のＤＣオフセット除去装置は、入力信号を一時的に蓄える第１バッファと、前記第１バッファから出力される信号を間引くデシメータと、前記デシメータからの出力からＤＣオフセットを抽出するＤＣオフセット抽出手段と、前記第１バッファからの出力と前記ＤＣオフセット抽出手段からの出力のタイミングを合わせるタイミング調整手段と、前記第１バッファから出力される信号から前記タイミング調整手段によりタイミング調整されたＤＣオフセットを減算してＤＣオフセットを除去するＤＣオフセット除去手段とを備える構成を採る。
【００２０】
さらに、前記ＤＣオフセット抽出手段からの出力信号を蓄える第２バッファと、前記第１バッファからの出力と前記第２バッファからの出力とを切り替えて前記デシメータに入力するスイッチとを備え、前記スイッチを介して再度、前記デシメータへと入力し、前記ＤＣオフセット抽出手段を通って低周波側のみが残された信号に対して、前記デシメータが再度デシメート処理を施すことにより、低周波側の信号を高周波側に広げ、この信号を再度前記ＤＣオフセット抽出手段へと通す構成を採るものであってもよい。
【００２１】
さらに、前記スイッチから出力される信号を繰り返して出力するリピータを備え、前記第１バッファは、前記スイッチに必要最小限のデータを供給する構成を採るものであってもよい。
【００２２】
本発明のＤＣオフセット除去方法は、デジタルベースバンド信号に変換された受信信号を入力するステップと、入力信号を一時的にバッファに蓄えるステップと、前記バッファから出力される信号に対して、信号を間引くデシメート処理を施すステップと、デシメート処理が施された信号からＤＣオフセットを抽出するステップと、前記バッファからの出力と前記ＤＣオフセット抽出ステップによる出力のタイミングを合わせるステップと、前記バッファから出力される信号から前記タイミング調整されたＤＣオフセットを減算してＤＣオフセットを除去するステップとを有する。
【発明の効果】
【００２３】
本発明によれば、ステップ状ＤＣオフセットのステップ発生タイミング及びステップ量を正確に推定し、補正することが可能となる。正確な推定を実現するに当たっては、ローパスフィルタの回路規模を増大させることなく行える点に非常に大きな効果がある。また、ステップ状ＤＣオフセットのみならず、素子バラツキなどに起因する定常的なオフセットに関しても合わせて補正することが可能であるため、ＤＣオフセット補正全般において効果を発揮する。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
（原理説明）
まず、本発明の基本原理について説明する。
【００２６】
受信信号（ｒ（ｎ））は、次式（１）に示すように、変調された信号成分（ｐ（ｎ））とステップ信号（ｓ（ｎ））との和で表すことができる。ｎは、サンプル番号を示す。
【００２７】
【数１】
2007110648.tif 000003
式（１）に示した受信信号をＦＩＲフィルタＨ（・）に通すとき、線形システムであるため出力信号は、次式（２）のように表すことができる。
【００２８】
【数２】
2007110648.tif 000004
つまり受信信号をＦＩＲフィルタに通した出力信号は、変調信号とステップ信号を個別にＦＩＲフィルタに通した出力信号の和で表すことができる。したがって、ステップ状ＤＣオフセットのステップ発生タイミングの正確な抽出のために、ローパスフィルタとして移動平均フィルタを用いることを考える。この時のステップ信号の鈍りは直線的であり、移動平均フィルタのタップ数分ステップ量を均等に補間することになることから、ステップ開始タイミングを正確に抽出することが可能となる。
【００２９】
次にステップ量の正確な抽出を実現するために、デシメート処理を移動平均フィルタの前に挿入することを考える。まず、デシメート処理が信号に与える影響をスペクトルで確認する。
【００３０】
図２は、デシメート処理が信号へ与える影響を確認する信号スペクトルを示す図である。図２では、元信号のスペクトル（信号スペクトル１）と１／４倍のデシメート処理（４サンプル置きに、１サンプルを出力する処理）を行った後の信号スペクトル（信号スペクトル２）とを比較している。
【００３１】
信号１              ＱＰＳＫ変調信号にステップ状ＤＣオフセットを印加した信号
信号２              信号１に印加したステップ信号
信号３              信号１を１００タップのＦＩＲフィルタ（カットオフ周波数＝ナイキスト周波数／２５、阻止域減衰量＝２０ｄＢ）通過後の信号
信号４              信号１を５００タップのＦＩＲフィルタ（カットオフ周波数＝ナイキスト周波数／２５０、阻止域減衰量＝４０ｄＢ）通過後の信号
信号帯域幅１        ＱＰＳＫ変調信号の信号帯域幅
信号帯域幅２        信号帯域幅１で示される信号を４倍に間引いた後の信号帯域幅
信号スペクトル１    信号帯域幅１で示される信号の信号スペクトル
信号スペクトル２    信号帯域幅２で示される信号の信号スペクトル
図２から１／４倍デシメート処理後の信号スペクトル２の信号帯域幅２が、信号スペクトル１の信号帯域幅１のおよそ４倍に広がっていることが確認できる。つまり信号をデシメートすることは、信号のもつ周波数成分が周波数軸上で間延びさせる効果を持つことが分かる。このデシメート処理の性質を利用すると、同一のカットオフ周波数を持つローパスフィルタを用いていても、デシメート処理を施した信号に対してはカットオフ周波数が見かけ上低くなるため、その分高周波成分を取り除くことが可能になり、式（１）に示す変調信号ｐ（ｎ）を取り除くことができる。ここで重要なことは、ステップ状ＤＣオフセットの推定のためには、変調信号を雑音（＝不要な信号）と見なして扱う点にある。通常デシメート処理は、信号のエイリアシングを避けるためにローパスフィルタで帯域を制限してから行うが、今回の目的のためにはＤＣ成分のみが必要な信号であり、変調信号に含まれる高周波成分は全て取り除くべきものである。したがって、デシメート処理の比率によっては信号の帯域幅がナイキスト周波数を理論上超えるケースも存在し得るが、そのような場合であっても問題はない。
【００３２】
以上のように、デシメート処理と移動平均フィルタを組み合わせることで、ステップ状ＤＣオフセットの発生タイミング及びステップ量の正確な推定を実現する。推定を確実に行うことができれば、補正処理は受信信号から推定したステップ信号を引くだけである。
【００３３】
（実施の形態１）
図１は、上記基本的な考え方に基づく本発明の実施の形態１に係るＤＣオフセット除去装置の構成を示すブロック図である。
【００３４】
図１において、ＤＣオフセット除去装置１００は、デジタル信号を一時的に蓄えるバッファ１０１，１０２、信号を間引くためのデシメータ１０３、ＬＰＦからなりＤＣ成分を抽出する移動平均フィルタ（コムフィルタ）１０４、抽出されたＤＣオフセットを受信信号から引く際のタイミングを合わせるタイミング調整器１０５，１０６、受信信号から抽出されたＤＣオフセットを引く加算器１０７、スイッチ１０８、クロック分周回路１０９、ループ回数を計測するループカウンタ１１０、デコーダ回路１１１，１１２、及び上記各回路に制御信号を出力して各回路部を制御する制御部１２０を備えて構成される。
【００３５】
バッファ１０１（バッファ<１>）は、入力信号を一時的に蓄え、バッファ１０２（バッファ<２>）は、移動平均フィルタ１０４からの出力を一時的に蓄える。
【００３６】
上記移動平均フィルタ１０４は、デシメータ１０３の出力からＤＣオフセットのみを抽出するものであり、ＤＣ成分のみを抽出するローパスフィルタの一種であるタップ数が可変な移動平均フィルタである。
【００３７】
上記タイミング調整器１０５，１０６は、ＤＣ成分を抽出する信号線の出力タイミングとバッファ１０１に蓄えられた信号を出力するタイミングとを合わせる。すなわち、タイミング調整器１０６は、移動平均フィルタ１０４からの出力タイミングを調整し、タイミング調整器１０５は、バッファ１０１から出力される信号をタイミング調整器１０６から出力される信号タイミングに合わせる。
【００３８】
上記加算器１０７は、タイミング調整器１０５の出力からタイミング調整器１０６の出力を引くことで、入力信号から抽出したＤＣ成分を差し引きＤＣオフセット補正を実現する。
【００３９】
上記スイッチ１０８は、バッファ１０１とバッファ１０２からの出力信号を選択してデシメータ１０３に信号を出力する。
【００４０】
上記クロック分周回路１０９は、本ＤＣオフセット除去装置１００に供給されるマスタークロックから移動平均フィルタ（コムフィルタ）１０４に供給するクロック（ＣＬＫ１）、バッファ１０１，１０２、及びデシメータ１０３に供給するクロックを分周して作り出す。
【００４１】
上記ループカウンタ１１０は、デシメータ１０３、移動平均フィルタ（コムフィルタ）１０４、及びバッファ１０２のループを回した回数を計測する。
【００４２】
上記デコーダ回路１１１，１１２は、ループカウンタ１１０の値により０及び１を出力する。デコーダ回路１１１は、ループカウンタ１１０からの出力が１であるときのみ０を出力し、その他は１を出力し、その出力をスイッチ１０８に供給する。また、デコーダ回路１１２は、ループカウンタ１１０からの出力が規定された回数に到達した時のみ１を出力し、その他は０を出力し、その出力をタイミング調整器１０５，１０６に供給する。
【００４３】
上記制御部１２０は、スイッチ１０８、クロック分周回路１０９、移動平均フィルタ１０４のタップ数、デシメータ１０３の間引き率を制御する。
【００４４】
すなわち、スイッチ１０８の制御は、デコーダ１１１出力が０であるときにバッファ１０１からの出力をデシメータ１０３へと供給し、デコーダ１１１出力が１であるときはバッファ１０２からの出力をデシメータ１０３へと供給する制御である。また、クロック分周回路１０９の制御は、パラメータ（ｋ）の設定により、クロック分周回路１０９が基本クロック（ＣＬＫ１）のｋ倍の周波数を有するクロック（ＣＬＫ２）を生成し、２つのバッファ１０１，１０２、及びデシメータ１０３へと供給する制御である。移動平均フィルタ１０４の制御は、パラメータ（ｋ）の設定により、タップ数が２のｋ乗に設定する制御である。デシメータ１０３の制御は、パラメータ（ｋ）の設定により、間引き率をｋに設定し、移動平均フィルタ１０４のカットオフ周波数との組み合わせを最適化し、ＤＣオフセットのみを抽出し、ＤＣオフセットの補正を行う制御である。
【００４５】
以下、上述のように構成されたＤＣオフセット除去装置１００のＤＣオフセット補正動作を説明する。
【００４６】
ＤＣオフセット除去装置１００は、バッファ１０１に一時的に信号を蓄えておき、ＤＣ成分抽出処理が完了するまで信号を保持しておく機能を持つ。ＤＣ成分の抽出は、バッファ１０１から出力された信号をデシメータ１０３により間引き処理を行い、間引きによりスペクトルが広がったデシメータ１０３の出力信号を移動平均フィルタ（ＬＰＦからなるコムフィルタ）１０４に通すことで高周波成分を除去することにより行う。但し、一度のローパスフィルタ処理によりＤＣ成分を正確に抽出するためには、ローパスフィルタのカットオフ周波数が極度に低い必要があり、回路規模が比較的大きくなると考えられることから、本実施の形態ではデシメート処理とローパスフィルタ処理を複数回適用する方法をとっている。
【００４７】
移動平均フィルタ１０４からの出力信号をバッファ１０２に蓄え、スイッチ１０８を介して再度デシメータ１０３へと入力し、一度移動平均フィルタ１０４を通って低周波側のみが残された信号に対して、再度デシメート処理を施すことにより、低周波側の信号を高周波側に広げる。この信号を再度移動平均フィルタ１０４へと通すことにより、移動平均フィルタ１０４を１回だけ通した信号に比べて、更にＤＣ以外の成分が抑制されることになる。移動平均フィルタ１０４からの出力信号に対してデシメート処理を施さずに移動平均フィルタ１０４を適用する場合、ローパスフィルタの通過帯域内の信号成分は抑制できず、結果としてＤＣ成分の抽出が完了しない。したがって、バッファ１０２からスイッチ１０８、デシメータ１０３、移動平均フィルタ１０４を通って再度バッファ１０２へ至るループを数回まわすことで移動平均フィルタ１０４を狭帯域化することなくＤＣ成分の抽出を行うことが可能となる。
【００４８】
以上は原理的な話しであるので、さらに詳細に説明する。
【００４９】
本ＤＣオフセット除去装置１００を動作させるには、まずデシメータ１０３の間引き率（ｋ）とループ回数（Ｎ）とを設定しなければならない。間引き率（ｋ）が設定されると、これに合わせてコムフィルタの次数が次式（３）のように設定される。
【００５０】
【数３】
2007110648.tif 000005
これはコムフィルタのヌル点をサンプリング周波数（ｆｓ）の半分であるｆｓ／２に対して、１／ｋのポイントにもってくることを意味しており、すなわち通過帯域がほぼｆｓ／（２＊ｋ）に設定される。これにより、デシメータ１０３の間引き率ｋによる信号スペクトルの広がりが、ローパスフィルタにより帯域制限されたｆｓ／（２＊ｋ）のスペクトルをｋ倍に広げたｆｓ／２までとなり、効果的なデシメート及びローパスフィルタ処理が実現できる。
【００５１】
バッファ１０１，１０２、及びデシメータ１０３へ供給されるクロック（ＣＬＫ２）は、移動平均フィルタ１０４へ供給されるクロック（ＣＬＫ１）のｋ倍としている。この理由を以下に述べる。
【００５２】
ここで、バッファ１０１，１０２へ供給されるクロックは、出力タイミングを規定するクロックである。仮にバッファ１０１，１０２、デシメータ１０３及び移動平均フィルタ１０４が同一のクロック（ＣＬＫ１を仮定）で動作していたケースを考える。この場合、バッファ１０２から出力されるデータレートは、ＣＬＫ１周期に依存し、これは移動平均フィルタ１０４の動作速度と同一である。しかし、デシメータ１０３により間引き率（ｋ）でデータが間引かれると、デシメータ１０３の出力データレートがＣＬＫ１周期のｋ倍となるため、信号スペクトルで考えると、デシメート処理によりｋ倍に広がったスペクトルが、信号周期がｋ倍に引き伸ばされたことにより１／ｋ倍されて、バッファ１０２の出力信号スペクトルの広がりと同一となり、これは、前回のループにおける移動平均フィルタ１０４出力の信号スペクトルの広がりと同一である。したがって、次にローパスフィルタ処理を施してもｆｓ／（２＊ｋ）以下の信号成分への変化はなく、ＤＣ成分の抽出を行うことができなくなる。
【００５３】
このことから、バッファ１０１，１０２及びデシメータ１０３の動作クロック（ＣＬＫ２）は、ローパスフィルタの動作クロック（ＣＬＫ１）に対して、ｋ倍であることが必要である。
【００５４】
これらの動作をループ回数（Ｎ）で規定された回数だけ複数回繰り返し、ＤＣ成分の抽出を行う。
【００５５】
次に、バッファ１０１に蓄えられたままの信号（変調信号＋ステップ状ＤＣオフセットの信号）に対して、どのように抽出されたＤＣ成分を使って補正をかけるかについて説明する。
【００５６】
バッファ１０１に蓄えられたデータ総数をＭ、間引き率をｋ、ループ回数をＮと仮定する。この時、Ｎ回のループが行われた際の信号（移動平均フィルタ１０４の出力信号）のサンプル数は、Ｍ／（ｋＮ）である筈なので、ｋＮ倍で個々のサンプルをホールドすることでバッファ１０１のサンプル数と同じになり、更にステップ位置も発生したタイミングに合致するので、そのまま引き算を実行すればステップ状ＤＣオフセットの補正が完了する。この補正処理は、デコーダ１１２が１を出力した時にのみ動作し、それはすなわち規定回数ループが回った後を意味している。〔表１〕は、ループ回数ｎに対するサンプル数及びステップ位置を示すものである。
【００５７】
【表１】
2007110648.tif 000006
【００５８】
最後に、スイッチ１０８の動作に関して補足して説明する。
【００５９】
デコーダ１１１は、ループカウンタ１１０のループ回数ｎが１である時、すなわち初回ループの時のみバッファ１０１からの出力をデシメータ１０３に引渡し、次のループ（ｎ≧１）からは、バッファ１０２の出力をデシメータへと出力する動作になる。つまり、ｎ≧１ではバッファ１０１を切り離してループ動作を行うこととなる。
【００６０】
以上詳細に説明したように、本実施の形態によれば、入力信号を一時的に蓄えるバッファ１０１，１０２、信号を間引くデシメータ１０３、ＤＣ成分を抽出する移動平均フィルタ１０４、抽出されたＤＣオフセットを受信信号から引く際のタイミングを合わせるタイミング調整器１０５，１０６、受信信号から抽出されたＤＣオフセットを引く加算器１０７を備えて構成した。解決課題で述べたように、ダイレクトコンバージョン受信機において発生するＤＣオフセットは信号の受信中に変化し得る。このようなＤＣオフセットを補正するには、発生タイミングとオフセット量の正確な推定が必要となるが、ＤＣ成分を抽出するためのローパスフィルタのカットオフ周波数を下げると回路規模の増大を招き、かつタイミング推定誤差を誘発する。本実施の形態によれば、デシメータ１０３による信号スペクトルの広がりを利用することで、ローパスフィルタのカットオフ周波数を下げることなく、すなわちローパスフィルタの回路規模を増大させることなく、さらに信号の鈍りが抑えられることによるステップタイミングの推定誤差を減少させることができる。これにより、ローパスフィルタの回路規模を増大させることなくＤＣオフセットの発生タイミング及びオフセット量の推定精度を上げ、確実なＤＣオフセット補正をかけることが可能となる。
【００６１】
また、本実施の形態では、バッファ１０２からスイッチ１０８、デシメータ１０３、移動平均フィルタ１０４を通って再度バッファ１０２へ至るループを形成し、移動平均フィルタ１０４を通って低周波側のみが残された信号に対して、再度デシメート処理を施すことにより、低周波側の信号を高周波側に広げ、この信号を再度移動平均フィルタ１０４へと通す構成としたので、狭帯域化したローパスフィルタを用いることなく汎用のローパスフィルタを使用することができ、回路設計及び適用が容易である利点がある。
【００６２】
（実施の形態２）
実施の形態２は、ＤＣオフセット除去装置のローパスフィルタの自由度を上げる構成例である。
【００６３】
図３は、本発明の実施の形態２に係るＤＣオフセット除去装置の構成を示すブロック図である。図１と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００６４】
図３において、ＤＣオフセット除去装置２００は、デジタル信号を一時的に蓄えるバッファ１０１，１０２、信号を間引くためのデシメータ１０３、デシメータ１０３の出力からＤＣオフセットのみを抽出するローパスフィルタ（ＬＰＦ）２１０、抽出されたＤＣオフセットを受信信号から引く際のタイミングを合わせるタイミング調整器１０５，１０６、受信信号から抽出されたＤＣオフセットを引く加算器１０７、スイッチ１０８、クロック分周回路１０９、ループ回数を計測するループカウンタ１１０、デコーダ回路１１１，１１２、及び上記各回路に制御信号を出力して各回路部を制御する制御部１２０を備えて構成される。
【００６５】
ＤＣオフセット除去装置２００のＤＣオフセット補正動作については、実施の形態１と同様であるため説明を省略する。
【００６６】
ＤＣオフセット除去装置２００は、図１の移動平均フィルタ（コムフィルタ）１０４に代えてローパスフィルタ（ＬＰＦ）２１０を備える点のみが異なる。
【００６７】
ローパスフィルタ（ＬＰＦ）２１０は、図１の移動平均フィルタ（コムフィルタ）１０４と同様、ＤＣ成分のみを抽出する目的で使用されるが、図１の移動平均フィルタ（コムフィルタ）１０４との違いはコムフィルタに制限されないという点である。
【００６８】
図１でコムフィルタを使用した理由は、パラメータｋを任意にフレキシブルに選択可能にするため、ローパスフィルタのカットオフ周波数を任意にかつ簡易に変更したかったこと、移動平均という特徴からステップの鈍りがないため、ステップ位置の推定において有用であることの２点である。しかしながら、ステップの鈍りはローパスフィルタのカットオフ周波数を低くしない限り発生せず、本発明ではローパスフィルタを狭帯域化しない点を大きな特徴として挙げているため、コムフィルタでなくてもステップ鈍りによる問題発生は少ないと考えられる。また、パラメータｋのフレキシブルな変更に関しては、この点の自由度は下がるものの、ローパスフィルタの設計自由度を上げることができるため、阻止域減衰量を大きくとれるローパスフィルタの組込みによりループ回数を減らすことができる可能性が存在する。このように、コムフィルタだけでなく、様々なフィルタを用いてＤＣオフセット除去装置を組み上げることが可能になり、設計の自由度及び汎用性が増す効果がある。
【００６９】
（実施の形態３）
実施の形態３は、ＤＣオフセット除去装置のバッファを１つで構成する例である。
【００７０】
図４は、本発明の実施の形態３に係るＤＣオフセット除去装置の構成を示すブロック図である。図３と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００７１】
図４において、ＤＣオフセット除去装置３００は、デジタル信号を一時的に蓄えるバッファ１０１、信号を間引くためのデシメータ１０３、デシメータ１０３の出力からＤＣオフセットのみを抽出するローパスフィルタ（ＬＰＦ）２１０、抽出されたＤＣオフセットを受信信号から引く際のタイミングを合わせるタイミング調整器１０５，１０６、受信信号から抽出されたＤＣオフセットを引く加算器１０７、クロック分周回路１０９、ループ回数を計測するループカウンタ１１０、デコーダ回路１１２、及び上記各回路に制御信号を出力して各回路部を制御する制御部１２０を備えて構成される。
【００７２】
ＤＣオフセット除去装置３００は、図３のＤＣオフセット除去装置２００からバッファ１０２、スイッチ１０８、及びデコーダ回路１１１が削除されている点が異なる。また、実施の形態２と同様に、ローパスフィルタ２１０の自由度が上がっている。
【００７３】
以下、上述のように構成されたＤＣオフセット除去装置３００のＤＣオフセット補正動作を説明する。
【００７４】
本実施の形態のＤＣオフセット除去装置３００は、デシメート処理・ローパスフィルタ処理を複数回ループで回す構成を採らない。これにより、バッファ１０２の削除が可能となり、回路面積の削減を実現することができる。
【００７５】
本実施の形態は、本発明の基本構成であり、デシメート処理において信号スペクトルの広がりをローパスフィルタ２１０のカットオフ周波数に対して十分に広げることができるならば、上記ループを回さずとも、１回のデシメート処理＋ローパスフィルタリングでステップ状ＤＣオフセットの抽出・補正が可能であることを示している。
【００７６】
（実施の形態４）
図５は、本発明の実施の形態４に係るＤＣオフセット除去装置の構成を示すブロック図である。図３と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００７７】
図５において、ＤＣオフセット除去装置４００は、デジタル信号を一時的に蓄えるバッファ１０１，１０２、信号を間引くためのデシメータ１０３、デシメータ１０３の出力からＤＣオフセットのみを抽出するローパスフィルタ（ＬＰＦ）２１０、抽出されたＤＣオフセットを受信信号から引く際のタイミングを合わせるタイミング調整器１０５，１０６、受信信号から抽出されたＤＣオフセットを引く加算器１０７、スイッチ１０８、スイッチ１０８から出力される信号を繰り返すリピータ４１０、クロック分周回路１０９、ループ回数を計測するループカウンタ１１０、デコーダ回路１１１，１１２、及び上記各回路に制御信号を出力して各回路部を制御する制御部１２０を備えて構成される。
【００７８】
ＤＣオフセット除去装置４００は、図３のＤＣオフセット除去装置２００のスイッチ１０８の出力側に、信号を繰り返すリピータ４１０を挿入されている点のみが異なる。
【００７９】
ＤＣオフセット除去装置４００の基本的な動作は、実施の形態１，２と同様であるが、リピータ４１０が入ることにより、バッファ１０２の回路規模削減を図ることができる点が大きなメリットである。
【００８０】
図５のＤＣオフセット除去装置４００により期待される動作としては、バッファ１０１からステップ抽出のために必要最小限のデータを、スイッチ１０８→リピータ４１０→デシメータ１０３→ローパスフィルタ２１０→バッファ１０２で構成されるループに供給し、必要最小限のデータでループを回してステップの抽出を行う。これにより、図１及び図３に示した構成よりもバッファ１０２のサイズをさらに小さくすることが可能になる。
【００８１】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。
【００８２】
また、本実施の形態ではＤＣオフセット除去装置及びＤＣオフセット除去方法という名称を用いたが、これは説明の便宜上であり、ＤＣオフセット補正回路及びＤＣオフセット補正方法等であってもよいことは勿論である。
【００８３】
さらに、上記ＤＣオフセット除去装置を構成する各回路部、例えばローパスフィルタの種類、そのタップ数及び接続方法など、さらにはループ、クロック分周回路、デコーダの種類などは前述した各実施の形態に限られない。
【産業上の利用可能性】
【００８４】
本発明に係るＤＣオフセット除去装置及びＤＣオフセット除去方法は、入力信号に対するデシメート処理によりローパスフィルタのカットオフ周波数を下げることなく（ローパスフィルタの回路規模を増大させることなく）高周波成分を効率的に除去する特徴を有しており、ステップ状ＤＣオフセットに限らず、ＤＣオフセット全般の補正処理に有用である。例えば、ダイレクトコンバージョン方式の無線部を搭載するデジタル移動体通信の受信機に用いて有用である。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１に係るＤＣオフセット除去装置の構成を示すブロック図
【図２】本発明のデシメート処理が信号へ与える影響を確認した信号スペクトル図
【図３】本発明の実施の形態２に係るＤＣオフセット除去装置の構成を示すブロック図
【図４】本発明の実施の形態３に係るＤＣオフセット除去装置の構成を示すブロック図
【図５】本発明の実施の形態４に係るＤＣオフセット除去装置の構成を示すブロック図
【図６】従来のＤＣオフセット除去装置を有するダイレクトコンバージョン受信機の構成を示す図
【図７】従来のローパスフィルタのカットオフ周波数を変更した際の抽出されたステップ状ＤＣオフセットを比較して示す図
【符号の説明】
【００８６】
１００，２００，３００，４００  ＤＣオフセット除去装置
１０１，１０２  バッファ
１０３  デシメータ
１０４  移動平均フィルタ（コムフィルタ）
１０５，１０６  タイミング調整器
１０７  加算器
１０８  スイッチ
１０９  クロック分周回路
１１０  ループカウンタ
１１１，１１２  デコーダ回路
１２０  制御部
２１０  ローパスフィルタ（ＬＰＦ）
４１０  リピータ
【図１】
2007110648.tif 000007
【図２】
2007110648.tif 000008
【図３】
2007110648.tif 000009
【図４】
2007110648.tif 000010
【図５】
2007110648.tif 000011
【図６】
2007110648.tif 000012
【図７】
2007110648.tif 000013