(57)【要約】  【目的】貫通電流低減回路を備えるＤクラスアンプを提供する。  【構成】Ｄクラスアンプ１０は、プシュプル型出力段スイッチングトランジスタＱ１，Ｑ２を備えるパルス変調出力のアンプであり、入力されるオーディオ信号の無信号入力状態、ＰＣＭ信号などのデジタル信号のゼロ入力状態、または出力ボリューム位置のゼロレベル状態である無信号入力状態を検出する無信号入力状態検出手段７と、この無信号入力状態検出手段７で前記無信号入力状態を検出している場合にプシュプル型出力段スイッチングトランジスタＱ１，Ｑ２のデッドタイムＤＴが通常よりも大きくなるように自動的に出力段ドライバ回路２の出力のスイッチング信号ＳＨ，ＳＬを制御するデッドタイム制御手段８と、を有してなる貫通電流低減回路９を備える構成であり、無信号入力時の貫通電流を低減して発熱を抑え、消費電力のロスを低減する。【選択図】  図１
2007088926.tif 000002
【特許請求の範囲】
【請求項１】
プシュプル型出力段スイッチングトランジスタを備えるパルス変調出力のＤクラスアンプにおいて、
入力されるオーディオ信号の無信号入力状態、デジタル信号のゼロ入力状態、または、出力ボリューム位置のゼロレベル状態、である無信号入力状態を検出する無信号入力状態検出手段と、前記無信号入力状態検出手段で前記無信号入力状態を検出している場合に前記プシュプル型出力段スイッチングトランジスタのデッドタイムが大きくなるように出力段ドライバ回路の出力のスイッチング信号を制御するデッドタイム制御手段と、を有してなる貫通電流低減回路を備えることを特徴とするＤクラスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルオーディオアンプやモータードライバなどに用いられるＰＷＭ（パルス幅変調）或いはＰＤＭ（パルス持続変調）出力のＤクラスアンプ（Ｄ級アンプ、デジタルアンプ或いはＤ級電力増幅器とも称される。）の技術分野に属する。
【背景技術】
【０００２】
一般的なハーフブリッジ型またはブリッジ型の出力段増幅器を構成するプシュプル型出力段スイッチングトランジスタ（Ｎチャンネル−Ｎチャンネル或いはＰチャンネル−Ｎチャンネルの組み合わせのパワーＭＯＳＦＥＴが典型である。）を備えるＰＷＭ（パルス幅変調）出力或いはＰＤＭ（パルス持続変調）出力のＤクラスアンプでは、パワー出力時のＬＣローパスフィルタを通したアナログ出力信号の歪率向上のために、前記プシュプル型出力段スイッチングトランジスタのデッドタイムを可及的に小さくしている。周知のようにデッドタイムを小さくすればするほど（理想的にはゼロ）、Ｄクラスアンプの出力波形の歪は低減されて音質は向上するのである。
【０００３】
例えば、図４のブロック回路図に示されるようなパルス変調器（モジュレータ）１と、出力段ドライバ回路２と、ハイレベルのゲート電圧でオンする直列接続の２個のＮチャンネルパワーＭＯＳＦＥＴで構成されるプシュプル型出力段スイッチングトランジスタＱ１，Ｑ２からなる出力段増幅器３と、を備え、ＬＣローパスフィルタ４を通してアナログ出力信号に変換して負荷のスピーカＳＰＫを鳴らす構成のＰＷＭ出力のハーフブリッジ型Ｄクラスアンプ２０においては、図５のスイッチング波形図に示されるように、上段のＭＯＳＦＥＴＱ１のゲートＨＧに印加される出力段ドライバ回路２からのスイッチング信号ＳＨと、下段のＭＯＳＦＥＴＱ２のゲートＬＧに印加される出力段ドライバ回路２からのスイッチング信号ＳＬが共にローレベル（Ｌ）の時間幅で定義されるデッドタイムＤＴ（Ｄｅａｄ  Ｔｉｍｅ）を小さくすることにより、ＬＣローパスフィルタ４を通したアナログ出力信号の歪率を向上させていた。
【０００４】
上記出力段ドライバ回路２は、図６に示されるアナログ回路構成の例では、モジュレータ１のＰＷＭ出力信号とそれをインバータで反転した信号について、各々抵抗Ｒ１とコンデンサＣ１からなる遅延回路でデッドタイムＤＴだけ遅延させた自身の遅延信号とをＡＮＤ回路に入力させてスイッチング信号ＳＨ，ＳＬを生成している。デッドタイムＤＴの設定は、上記抵抗Ｒ１とコンデンサＣ１の値で調整される。
【０００５】
尤も、図５に示されるように、前記ＭＯＳＦＥＴＱ１，Ｑ２のそれぞれのゲートＨＧ，ＬＧに印加されるゲート電位ＶＨＧ，ＶＬＧは、ゲート容量や抵抗成分によって必然的にスイッチング時に多少鈍った立上り波形／立下り波形となる。然るに、上記デッドタイムＤＴを小さくするに従って双方のＭＯＳＦＥＴＱ１，Ｑ２が共に半オン状態で瞬間的に流れる貫通電流が増大することとなり、前記Ｄクラスアンプ（主として前記ＭＯＳＦＥＴＱ１，Ｑ２）の発熱量の増大や無効消費電力の増大を伴うこととなる。
【０００６】
而して、Ｄクラスアンプの設計時には、歪率向上のためのデッドタイムＤＴの縮小と、発熱量低減・無効消費電力低減のための貫通電流の低減という二律背反の目的を達成するために、Ｄクラスアンプが用いられるシステムの特徴を踏まえて相互の妥協点を見出すことが重要になっている。
【０００７】
なお、Ｄクラスアンプに係る公知技術として、デジタルオーディオアンプにおけるプシュプル型出力段スイッチングトランジスタ（ＭＯＳＦＥＴ）のドライバ回路のスイッチング信号の温度変化による遅延と、アンプのアナログ出力信号に生じる歪波形との関連に着目し、温度変化を補償する手段を備えるとするＤクラスアンプが下記［特許文献１］に開示されている。
【０００８】
【特許文献１】特開２００２−２０４１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
デジタルオーディオアンプにおいて、ＣＤ、ＭＤ、ＤＶＤオーディオ、或いはＨＤなどの音楽ソースが記憶された記録媒体の再生が終了したままオーディオシステムが起動状態で放置され、オーディオ入力信号が全くない無信号状態が続くようなケースで、Ｄクラスアンプのプシュプル型出力段スイッチングトランジスタＱ１，Ｑ２が出力パワーを出していないアンプ無信号出力時（即ち、無信号入力状態時）においても、出力段スイッチングトランジスタのデッドタイムは一定であり、無視し得ない相当量の貫通電流が流れているため、無信号入力状態でも出力段スイッチングトランジスタの発熱が大きく、消費電力のロスが大きかった。
【００１０】
そして、デジタルオーディオアンプの１００Ｗを超える大出力化を図るうえで、Ｄクラスアンプの発熱量の増大と無効消費電力の増大がネックとなっていた。
【００１１】
また、アンプ無信号出力時（無信号入力状態）においても、スイッチングの電磁波ノイズの影響を周囲に与えていた。
【００１２】
この点、上記［特許文献１］に記載されたデジタルオーディオアンプのプシュプル型出力段スイッチングトランジスタのスイッチングの温度補償に関する技術においては、無信号入力状態時の貫通電流の低減に関する有益な示唆はなく、本願の解決しようとする上記課題とは異なる着眼、アプローチに基づくＤクラスアンプの歪率向上の技術が開示されているに過ぎない。
【００１３】
本発明は上記事情に鑑みてなされたものであり、無信号入力状態時の無駄な貫通電流を低減して発熱を抑え、消費電力のロスを抑えるように構成された貫通電流低減回路を備えるＤクラスアンプを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、
（１）プシュプル型出力段スイッチングトランジスタＱ１，Ｑ２を備えるパルス変調出力のＤクラスアンプにおいて、入力されるオーディオ信号の無信号入力状態、デジタル信号のゼロ入力状態、または、出力ボリューム位置のゼロレベル状態、である無信号入力状態を検出する無信号入力状態検出手段７と、前記無信号入力状態検出手段７で前記無信号入力状態を検出している場合に前記プシュプル型出力段スイッチングトランジスタＱ１，Ｑ２のデッドタイムＤＴが大きくなるように出力段ドライバ回路２の出力のスイッチング信号ＳＨ，ＳＬを制御するデッドタイム制御手段８と、を有してなる貫通電流低減回路９を備えることを特徴とするＤクラスアンプ１０を提供することにより、上記課題を解決する。
【発明の効果】
【００１５】
本発明に係るＤクラスアンプは、上記のようなデッドタイムコントロールによる無信号入力状態時での出力段スイッチングトランジスタに流れる貫通電流を低減する回路構成のため、
（１）アンプ無信号出力時（即ち、無信号入力状態時）の貫通電流に起因する発熱を抑え、低消費電力化を実現する。
（２）アンプ無信号出力時の周囲への電磁波ノイズを低減する。
（３）Ｄクラスアンプの大出力化への対応を容易にする。
【発明を実施するための最良の形態】
【００１６】
本発明に係るＤクラスアンプの実施の形態について図面に基づいて説明する。
【００１７】
図１は本発明に係るＤクラスアンプを説明するためのブロック回路図である。図２は無信号入力状態時にデッドタイムを大きくしたスイッチング信号を生成するアナログ回路構成のデッドタイム制御手段の回路図である。図３は本発明に係るＤクラスアンプにおけるプシュプル型出力段スイッチングトランジスタに対するスイッチング信号とトランジスタのゲート電圧とデッドタイム及び貫通電流の無信号入力状態時の関係を示すスイッチング波形図である。
【００１８】
図１に示されるように、本発明に係るＤクラスアンプ１０は、ハーフブリッジ型の出力段増幅器３としてプシュプル型出力段スイッチングトランジスタＱ１，Ｑ２（１対のＮチャンネルＭＯＳＦＥＴ）を備えるパルス幅変調（ＰＷＭ）出力またはパルス持続変調（ＰＤＭ）出力のＤクラスアンプであり、パルス変調器（モジュレータ）１に入力される図示されない初段増幅器で増幅されたオーディオ信号の無信号入力状態、ＰＣＭ信号などのデジタル信号のゼロ入力状態、または図示されない出力ボリューム位置のゼロレベル状態である無信号入力状態を検出する無信号入力状態検出手段７と、前記無信号入力状態検出手段７で前記無信号入力状態を検出している場合に前記プシュプル型出力段スイッチングトランジスタＱ１，Ｑ２のデッドタイムＤＴが大きくなるように出力段ドライバ回路２の出力のスイッチング信号ＳＨ，ＳＬを制御するデッドタイム制御手段８と、を有してなる貫通電流低減回路９を備える構成に特徴を有する。
【００１９】
即ち、本発明の主旨は、Ｄクラスアンプ１０に入力される（ａ）アナログ入力のオーディオ入力信号が無信号である場合、（ｂ）ＰＣＭ信号などのデジタル入力信号がデジタルゼロの場合、または（ｃ）オーディオアンプの場合の出力ボリュームのゼロレベルの位置となっている無信号入力状態、を検出し、このようなアンプ無信号出力時の場合には、デジタルオーディオアンプではスピーカ出力は無音であって出力波形の歪は問題にならず、デッドタイムを大きくしても何ら差し支えないことに着目し、このような無信号入力状態時には自動的に通常よりもデッドタイムを大きく取り、プシュプル型出力段スイッチングトランジスタＱ１，Ｑ２に流れる貫通電流を抑えるように構成されている点に存する。
【００２０】
上記無信号入力状態検出手段７は、例えばデジタルオーディオアンプにおけるデジタルシグナルプロセッサＤＳＰからシステム制御のマイクロコンピュータに送られる入力検出信号を利用して簡単に実現されるが、別途にレベル比較器やパルスカウンタを用いて入力信号のゼロ入力を検出するか、出力ボリュームのゼロレベル位置の検出回路（ボリュームの端子間の電位差検出など）を設けてもよい。これら無信号入力状態検出手段７からは例えば無信号入力状態中のみハイレベルを出力する制御信号ＳＮが出力される。
【００２１】
次に、図２に示される出力段ドライバ回路２の中に設けられたデッドタイム制御手段８は、最も簡単なアナログ構成の１例であり、先述の図６に示される公知の出力段ドライバ回路２のスイッチング信号ＳＨ，ＳＬのデッドタイムを生成するための抵抗Ｒ１とコンデンサＣ１からなる各々の遅延回路に対して、直列接続のコンデンサＣ２と電子スイッチＳＷを前記コンデンサＣ１に並列に接続するとともに、この２つの電子スイッチＳＷを前記無信号入力状態検出手段７から出力される制御信号ＳＮがハイレベルの時のみ閉じるように連動させた構成としている。したがって、無信号入力状態時は電子スイッチＳＷが共に閉じて遅延回路の容量成分はコンデンサＣ１，Ｃ２の和となってデッドタイムＤＴは大きくなる。
【００２２】
図３に示される本発明に係るＤクラスアンプ１０の無信号入力状態時のスイッチング波形図を図５の公知のＤクラスアンプの無信号入力状態時のスイッチング波形図と比較すると明らかなように、スイッチング信号ＳＨ，ＳＬのデッドタイムＤＴは大きくなっており、シュプル型出力段スイッチングトランジスタＱ１，Ｑ２の各ゲート電位ＶＨＧ，ＶＬＧは互いにほぼ立下がってから立上がるタイミングで変化していてスイッチング時の貫通電流は小さくなっている。
【００２３】
なお、上記無信号入力状態時は、デジタルオーディオアンプにおいては、ＣＤ、ＭＤ、ＤＶＤオーディオ、或いはＨＤなどの音楽ソースが記憶された記録媒体の再生が終了したままオーディオ入力信号が全くない無信号状態が続くようなケースの他に、再生中の音楽ソースの途中に無音の時間（間）が暫らく存在するような状態も該当する。この場合、無信号状態から多少とも有信号が入力されれば、瞬時にデッドタイムは通常の可及的に小さな設定値へと自動的に戻ることになる。
【００２４】
なお、念のために付言すれば、本発明の対象はプシュプル型出力段スイッチングトランジスタを備えるパルス変調出力のＤクラスアンプであればよく、デジタルオーディオアンプの他にモータドライバなども適用対象に入る。また、その出力段スイッチングトランジスタＱ１，Ｑ２は上述の実施の形態のようなＭＯＳＦＥＴに限らず、例えばバイポーラトランジスタやＢｉ−ＣＭＯＳトランジスタからなる構成であってもよいことは論を待たない。
【図面の簡単な説明】
【００２５】
【図１】本発明に係るＤクラスアンプを説明するためのブロック回路図である。
【図２】無信号入力状態時にデッドタイムを大きくしたスイッチング信号を生成するアナログ回路構成のデッドタイム制御手段の回路図である。
【図３】本発明に係るＤクラスアンプにおけるプシュプル型出力段スイッチングトランジスタに対するスイッチング信号とトランジスタのゲート電圧とデッドタイム及び貫通電流の無信号入力状態時の関係を示すスイッチング波形図である。
【図４】公知のＰＷＭ出力のハーフブリッジ型Ｄクラスアンプのブロック回路図である。
【図５】前記公知のＤクラスアンプにおけるプシュプル型出力段スイッチングトランジスタに対するスイッチング信号とトランジスタのゲート電圧とデッドタイム及び貫通電流の関係を示すスイッチング波形図である。
【図６】前記公知のＤクラスアンプにおける出力段ドライバ回路のスイッチング信号ＳＨ，ＳＬの生成を説明するための回路図である。
【符号の説明】
【００２６】
１    パルス変調器（モジュレータ）
２    出力段ドライバ回路
３    出力段増幅器
４    ＬＣローパスフィルタ
７    無信号入力状態検出手段
８    デッドタイム制御手段
９    貫通電流低減回路
１０、２０    Ｄクラスアンプ
ＤＴ    デッドタイム
Ｑ１    上段のスイッチングトランジスタ（ＭＯＳＦＥＴ）
Ｑ２    下段のスイッチングトランジスタ（ＭＯＳＦＥＴ）
ＳＨ    上段のスイッチングトランジスタに対するスイッチング信号
ＳＬ    下段のスイッチングトランジスタに対するスイッチング信号
ＶＨＧ    上段のスイッチングトランジスタのゲート電位
ＶＬＧ    下段のスイッチングトランジスタのゲート電位
【図１】
2007088926.tif 000003
【図２】
2007088926.tif 000004
【図３】
2007088926.tif 000005
【図４】
2007088926.tif 000006
【図５】
2007088926.tif 000007
【図６】
2007088926.tif 000008