(57)【要約】【課題】確実に検査できるタイミングコントローラを提供する。【解決手段】外部からの制御信号SEをデータ信号処理部22へ直接入力する第１経路R1と、バスインターフェース21により生成された制御信号SBをデータ信号処理部22へ入力する第２経路R2とを、切換部23により選択的に切り換え可能とする。タイミングコントローラ８の検査時には、切換部23により第１経路R1を選択することで、動作クロックが遅いバスインターフェース21を経由せずに、制御信号SEをデータ信号処理部22へと直接入力するので、タイミングコントローラ８を確実に検査できる。通常の使用時には、切換部23により第２経路R2を選択することで、バスインターフェース21を経由して制御信号SBをデータ信号処理部22などの各種処理部へと入力し、通常の動作にも確実に対応できる。【選択図】図１
2007309745.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像信号を、入力された制御信号に基づき処理するデータ信号処理部と、
このデータ信号処理部よりも動作クロックが遅く、外部からの入力信号を処理して制御信号を生成し、この制御信号を前記データ信号処理部へと出力可能な制御バス部と、
外部からの制御信号を前記データ信号処理部へ直接入力する第１経路と、
前記制御バス部により生成された制御信号を前記データ信号処理部へ入力する第２経路と、
前記第１経路と前記第２経路とを選択的に切り換え可能な切換部と
を具備したことを特徴とした半導体集積回路。
【請求項２】
前記データ信号処理部に電気的に接続され、画像信号の少なくとも一部を入力可能であるとともに、前記切換部により前記第１経路が選択されている状態では、外部からの制御信号を入力可能な入力端子を具備した
ことを特徴とした請求項１記載の半導体集積回路。
【請求項３】
入力された画像信号を、入力された制御信号に基づき処理するデータ信号処理部と、このデータ信号処理部よりも動作クロックが遅く、外部からの入力信号を処理して制御信号を生成し、この制御信号を前記データ信号処理部へと出力可能な制御バス部とを具備した半導体集積回路の検査方法であって、
外部からの所定の制御信号を、前記制御バス部を経由せずに前記データ信号処理部へと直接入力する
ことを特徴とした半導体集積回路の検査方法。
【請求項４】
前記データ信号処理部に画像信号の少なくとも一部を入力する入力端子を、外部からの所定の制御信号の前記データ信号処理部への直接入力用に共用する
ことを特徴とした請求項３記載の半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部からの入力信号を処理して制御信号を生成し、この制御信号をデータ信号処理部へと出力可能な制御バス部を備えた半導体集積回路およびその検査方法に関する。
【背景技術】
【０００２】
従来、例えば表示装置としての液晶表示装置である液晶パネルなどのタイミングコントローラ（Ｔ−ＣＯＮ）などとして用いられるこの種の半導体集積回路すなわちＬＳＩは、入力された画像信号を処理してデジタル画像信号および制御信号を生成し、この生成した画像信号および制御信号を液晶パネルのドライバＩＣなどに出力する。
【０００３】
近年、タイミングコントローラは、多様な制御がなされ、その制御が次第に複雑となってきている。このため、タイミングコントローラの内部には、外部からの所定の信号、例えばシリアルクロックおよびシリアルデータなどを処理する制御バス部であるバスインターフェース（以下、バスＩ／Ｆという）が設けられている（例えば、特許文献１参照。）。
【０００４】
このような、タイミングコントローラなどのＬＳＩにおいては、その製造工程において、製造不良などにより内部に生じる故障を検出するための検査がなされる。
【０００５】
このような検査方法としては、例えばＬＳＩに対して検査用のテストパターンを入力し、その入力に対する出力期待値と、実際の出力結果とを比較してデータ信号処理部を検査するテスタを用いた方法が用いられている。
【特許文献１】特開２００３−１３９８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、一般にバスＩ／Ｆの転送レートすなわちバスクロックは、画像データを処理するデータ信号処理部の転送レートであるシステムクロックと比較して相当に遅く、例えば、システムクロックが数十ＭＨｚであるのに対して、バスクロックは１００ｋＨｚ程度であるため、テストパターンを仮に高速で入力しても、テストパターンがデータ信号処理部へと高速に入力されず、全ての制御レジスタの更新のためにシステムクロックで約４００万クロック程度必要となる。
【０００７】
一方で、上記テスタから出力されるテストパターン長には制約があり、例えばシステムクロックで１０万クロック程度が最大となっている。
【０００８】
したがって、上記のＬＳＩでは、データ信号処理部をテストパターンにより制御しきれず、ＬＳＩを充分に検査できないという問題点を有している。
【０００９】
本発明は、このような点に鑑みなされたもので、確実に検査できる半導体集積回路およびその検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、入力された画像信号を、入力された制御信号に基づき処理するデータ信号処理部と、このデータ信号処理部よりも動作クロックが遅く、外部からの入力信号を処理して制御信号を生成し、この制御信号を前記データ信号処理部へと出力可能な制御バス部と、外部からの制御信号を前記データ信号処理部へ直接入力する第１経路と、前記制御バス部により生成された制御信号を前記データ信号処理部へ入力する第２経路と、前記第１経路と前記第２経路とを選択的に切り換え可能な切換部とを具備したものである。
【００１１】
そして、外部からの制御信号をデータ信号処理部へ直接入力する第１経路と、制御バス部により生成された制御信号をデータ信号処理部へ入力する第２経路とを、切換部により選択的に切り換え可能とする。
【発明の効果】
【００１２】
本発明によれば、切換部により第１経路を選択することで外部からの制御信号を、動作クロックが遅い制御バス部を経由せずにデータ信号処理部へと直接入力し、確実に検査できるとともに、切換部により第２経路を選択することで制御バス部を経由して制御信号をデータ信号処理部へと入力して通常の動作に対応できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態の半導体集積回路の構成を図１および図２を参照して説明する。
【００１４】
図２において、１は表示装置としての液晶表示装置であるＬＣＤパネルであり、このＬＣＤパネル１は、インターフェースＩを介してコンピュータＣに電気的に接続されている。
【００１５】
ＬＣＤパネル１は、液晶表示が可能であるとともに、マトリクス状に配設されたスイッチング素子としての薄膜トランジスタ（ＴＦＴ）を用いた表示器としての画像表示装置である。そして、このＬＣＤパネル１は、四角形状の表示領域５の側縁および端縁に沿って、ドライバ回路としてのゲートドライバ６およびソースドライバ７が設けられている。これらゲートドライバ６およびソースドライバ７は、それぞれ薄膜トランジスタのゲート電極およびソース電極と電気的に接続され、各薄膜トランジスタの動作を制御可能となっている。さらに、ＬＣＤパネル１には、ゲートドライバ６およびソースドライバ７の制御タイミングを切り替えるとともに、これらゲートドライバ６およびソースドライバ７に、インターフェースＩを介してコンピュータＣのグラフィックチップから入力された画像信号（Ｒdata、Ｇdata、Ｂdata）および制御信号を処理して各ドライバ６，７に出力する半導体集積回路としてのＬＳＩであるタイミングコントローラ（Ｔ−ＣＯＮ）８が搭載されている。
【００１６】
このタイミングコントローラ８は、画像信号（Ｒdata、Ｇdata、Ｂdata）に基づいて、水平走査用の動作クロックや水平同期スタートパルスなどの制御信号をソースドライバ７へ出力するとともに、垂直走査のための動作クロックおよび垂直同期スタートパルスをゲートドライバ６へ出力するものである。
【００１７】
そして、このタイミングコントローラ８は、図１に示すように、コンピュータＣ側から送信されたシリアルクロック信号（ＳＣＬ）とシリアルデータ信号（ＳＤＡ）とが入力されるシリアル入力端子11，12、コンピュータＣ側から送信されたシステムクロック信号（ＣＬＫ）が入力されるクロック入力端子13、コンピュータＣ側から送信された画像信号（Ｒdata、Ｇdata、Ｂdata）が入力される入力端子としてのデータ入力ピンである信号入力端子14，15，16、および、切換制御信号などの切換入力端子17などの、各種入力端子と、処理した各種信号を出力する図示しない出力端子とを外部に備えているとともに、シリアルクロック信号（ＳＣＬ）とシリアルデータ信号（ＳＤＡ）とに基づき制御信号を生成する制御バス部としての制御バス信号処理部であるバスインターフェース（バスＩ／Ｆ）21と、コンピュータＣ側から送信されたシステムクロック信号（ＣＬＫ）と画像信号（Ｒdata、Ｇdata、Ｂdata）とに基づき、バスインターフェース21により書き込まれた制御信号に応じてデジタル画像信号を生成するデータ信号処理部22などを備えた各種処理部と、制御信号の入力経路を切り換える切換部23とを備えている。
【００１８】
バスインターフェース21は、いわゆるＩ２Ｃバスであり、シリアル入力端子11，12を介してシリアルクロック信号（ＳＣＬ）とシリアルデータ信号（ＳＤＡ）とが入力され、これら信号に基づいて制御信号SBを生成し、データ信号処理部22などの各種処理部の図示しない制御レジスタへと入力するものである。そして、このバスインターフェース21は、動作クロックがデータ信号処理部22の動作クロックよりも遅い。
【００１９】
データ信号処理部22は、外部から入力された制御信号SE、あるいは、バスインターフェース21からの制御信号SBにより動作を制御され、各入力端子13，14，15，16を介して入力されたシステムクロック信号（ＣＬＫ）と、画像信号（Ｒdata、Ｇdata、Ｂdata）とに基づきデジタル画像信号およびドライバ制御信号を生成して各ドライバ６，７に出力するものである。
【００２０】
そして、切換部23は、一対の入力端子25，26と、１つの出力端子27とを有するスイッチであり、入力端子25が信号入力端子14，15，16の少なくともいずれか、本実施の形態では信号入力端子16に電気的に接続され、入力端子26がバスインターフェース21の出力側に電気的に接続され、かつ、出力端子27がデータ信号処理部22の入力側に電気的に接続されている。さらに、この切換部23は、切換入力端子17を介してコンピュータＣ側である外部から入力された切換制御信号（ＳSC）により、入力端子25，26のいずれか一方を選択的に出力端子27と電気的に接続するように制御される。
【００２１】
この結果、データ信号処理部22には、タイミングコントローラ８の外部から信号入力端子16、入力端子25および出力端子27を介して入力される第１経路R1と、バスインターフェース21からの制御信号SBが入力端子26および出力端子27を介して入力される第２経路R2とが形成され、これら経路R1，R2を選択的に切換部23により切り換え可能となっている。
【００２２】
次に、上記一実施の形態の作用を説明する。
【００２３】
タイミングコントローラ８の検査方法としては、コンピュータＣ側からの切換信号により切換部23が第１経路R1を選択し、バスインターフェース21を経由せずに信号入力端子16を介してタイミングコントローラ８の外部から入力された制御信号SEがデータ信号処理部22へと直接入力され、この制御信号SEによりデータ信号処理部22の動作が制御されて図示しないテスタから入力されたテストパターンを処理し、所定の信号を生成してテスタに出力する。
【００２４】
このとき、入力されたテストパターンに対するタイミングコントローラ８での出力期待値と、実際の出力結果とを比較することで、タイミングコントローラ８内での不具合などを確実に検査できる。
【００２５】
一方、通常動作の際には、コンピュータＣ側からの切換信号（ＳSC）により切換部23が第２経路R2を選択しており、コンピュータＣにより生成された各種信号がタイミングコントローラ８に入力され、バスインターフェース21が生成した制御信号SBが第２経路R2を介してデータ信号処理部22へと入力され、この制御信号SBにより動作を制御されたデータ信号処理部22が、入力されたクロック信号（ＣＬＫ）と、画像信号（Ｒdata、Ｇdata、Ｂdata）とに基づきデジタル画像信号およびドライバ制御信号を生成して各ドライバ６，７に出力する。
【００２６】
そして、ドライバ６，７は、タイミングコントローラ８から出力された制御信号により動作を制御され、このタイミングコントローラ８から出力されたデジタル画像信号を、所定の薄膜トランジスタに書き込んで、所定の画素を点灯させる。
【００２７】
上述したように、上記一実施の形態では、外部からの制御信号SEをデータ信号処理部22へ直接入力する第１経路R1と、バスインターフェース21により生成された制御信号SBをデータ信号処理部22へ入力する第２経路R2とを、切換部23により選択的に切り換え可能とする構成とした。
【００２８】
このため、タイミングコントローラ８の検査時には、切換部23により第１経路R1を選択することで、動作クロックが遅いバスインターフェース21を経由せずに、制御信号SEをデータ信号処理部22へと直接入力するので、テスタのテストパターン長に制約がある場合でも、タイミングコントローラ８の制御レジスタを確実に更新でき、タイミングコントローラ８を確実に制御して、このタイミングコントローラ８からの出力によってタイミングコントローラ８を確実に検査できる。
【００２９】
また、通常の使用時には、切換部23により第２経路R2を選択することで、バスインターフェース21を経由して制御信号SBをデータ信号処理部22などの各種処理部へと入力し、通常の複雑な動作にも確実に対応できる。
【００３０】
さらに、画像信号（Ｂdata）を入力可能な信号入力端子16を、制御信号SEをデータ信号処理部22への直接入力用として共用することで、タイミングコントローラ８の端子数の増加を防止できる。
【００３１】
なお、上記一実施の形態において、半導体集積回路としては、動作クロックが遅い制御バス部を有するタイミングコントローラ８以外の任意のＬＳＩなどとすることができる。この場合には、表示装置に限らず、他の様々な装置に適用できることはいうまでもない。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態の半導体集積回路を示すブロック図である。
【図２】同上半導体集積回路を備えた表示システムを示すブロック図である。
【符号の説明】
【００３３】
８    半導体集積回路としてのタイミングコントローラ
14，15，16    入力端子としての信号入力端子
21    制御バス部としてのバスインターフェース
22    データ信号処理部
23    切換部
R1    第１経路
R2    第２経路
SB    制御信号
SE    制御信号
【図１】
2007309745.tif 000003
【図２】
2007309745.tif 000004