(57)【要約】【課題】回路規模の増大及び回路パターンの複雑化を招かずに、高速に動作する半導体デバイスの検査を行うことができる半導体デバイスの検査方法及び検査装置を提供する。【解決手段】検査装置１は、半導体デバイス１１から出力される出力信号が予め設定された期待値通りであるか否かを判定するＦＣ（ファンクション）モジュール２５を備え、このＦＣモジュール２５の判定結果に基づいて半導体デバイス１１の良否を検査する。この検査装置１は、更にＦＣモジュール２５による、半導体デバイス１１からの出力信号が予め所定の値に設定された期待値通りであるか否かの判定結果に基づいて、半導体デバイス１１からの出力信号の周波数を求める。【選択図】図１
2007225414.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスから出力される出力信号が予め設定された期待値通りであるか否かを判定し、当該判定の結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査方法において、
前記期待値を所定の値に設定する第１ステップと、
前記半導体デバイスからの出力信号が前記期待値通りであるか否かを判定する第２ステップと、
前記第２ステップの判定結果に基づいて前記出力信号の周波数を求める第３ステップと
を含むことを特徴とする半導体デバイスの検査方法。
【請求項２】
前記第３ステップは、予め定められた計測時間内における前記第２ステップの判定結果の変化数を計数し、当該計数結果から前記出力信号の周波数を求めるステップであることを特徴とする請求項１記載の半導体デバイスの検査方法。
【請求項３】
前記出力信号は二値をとる信号であり、
前記第１ステップは、前記期待値を前記二値のうちの何れか一方の値に設定するステップであることを特徴とする請求項１記載の半導体デバイスの検査方法。
【請求項４】
前記第１ステップは、前記期待値を、前記計測時間よりも短い計測単位時間内における前記出力信号の値の変化を検出可能な値に設定するステップであることを特徴とする請求項１記載の半導体デバイスの検査方法。
【請求項５】
前記半導体デバイスは、印加される電圧に応じて発振周波数を変化させる発振器と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路とを備えており、
前記第３ステップで求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する第４ステップを含むことを特徴とする請求項１から請求項４の何れか一項に記載の半導体デバイスの検査方法。
【請求項６】
半導体デバイスから出力される出力信号が予め設定された期待値通りであるか否かを判定する判定部を備え、当該判定部の判定結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査装置において、
前記半導体デバイスからの出力信号が予め所定の値に設定された期待値通りであるか否かの前記判定部による判定結果に基づいて、前記出力信号の周波数を求めることを特徴とする半導体デバイスの検査装置。
【請求項７】
前記半導体デバイスは、印加される電圧に応じて発振周波数を変化させる発振器と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路とを備えており、
求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する制御部を備えることを特徴とする請求項６記載の半導体デバイスの検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integraton）等の半導体デバイスを検査する検査方法及び検査装置に関する。
【背景技術】
【０００２】
従来から、ＩＣ，ＬＳＩ等の半導体デバイスの初期不良を検査する装置として検査装置（いわゆるＩＣテスタ）が用いられている。この検査装置は、一般的に被検査対象（以下、ＤＵＴ（Device Under Test）という）としての半導体デバイスに対して検査信号（テストパターン）を与え、ＤＵＴから出力される信号と予め定められた期待値とを比較し、パス・フェイルを判断することによりＤＵＴの良、不良を検査している。
【０００３】
近年においては、ＤＵＴの動作速度が向上しているため、検査装置から出力される検査信号をそのままＤＵＴに与えたのでは、ＤＵＴの実動作速度での検査を行うことができない状況が生じている。このため、ＤＵＴを実動作速度で動作させるための高速信号源を別途設け、この高速信号源から出力される高速信号を制御することでＤＵＴの検査を行う方法が提案されている。
【０００４】
図４は、従来の検査装置の概略構成を示すブロック図である。図４に示す通り、従来の検査装置１００は、検査基板１１０とテスタ１２０とを含んで構成される。検査基板１１０は、高速信号源１１１及びリレー１１２を備えており、ＤＵＴとしての半導体デバイス１１３が搭載される。高速信号源１１１は、テスタ１２０の制御の下で、半導体デバイス１１３を実動作速度で動作させるための高速信号を出力する。ここで、高速信号源１１１から出力される高速信号の周波数は数百ＭＨｚ程度である。
【０００５】
リレー１１２は、２つの入力端と１つの出力端とを備えており、テスタ１２０の制御の下で、何れの入力端を出力端と接続するかを切り替える。このリレー１１２の一方の入力端には高速信号源１１１からの高速信号Ｓ１１が入力され、他方の入力端にはテスタ１２０からの検査信号Ｓ１２が入力される。尚、検査信号Ｓ１２は、半導体デバイス１１３のオープン（開放）／ショート（短絡）検査を行うための信号である。半導体デバイス１１３は、例えばＡ／Ｄ（アナログ／ディジタル）コンバータである。この半導体デバイス１１３は、内部にＰＬＬ（Phase Locked Loop）回路を備えており、リレー１１２の出力端に接続された基準クロック入力端１１４から周波数が数百ＭＨｚ程度の信号が入力されると、数ＧＨｚの動作速度で動作する。
【０００６】
テスタ１２０は、高速信号源１１１に対して周波数制御信号Ｃ１１を出力して、高速信号源１１１から出力される高速信号Ｓ１１の周波数を制御する。また、半導体デバイス１１３のオープン（開放）／ショート（短絡）検査を行うための検査信号Ｓ１２を出力する。更に、リレー１１２に対して出力端に接続する入力端を切り替える切替制御信号Ｃ１２を出力する。尚、図４においては図示を省略しているが、半導体デバイス１１３から出力される信号はテスタ１２０に入力されており、この信号に基づいてテスタ１２０はパス・フェイル判定を行う。尚、テスタ１２０の動作速度は、数十ＭＨｚ程度である。
【０００７】
上記構成において、半導体デバイス１１３が実動作速度で動作しているときの検査を行うには、まずテスタ１２０が切替制御信号Ｃ１２を出力し、高速信号Ｓ１１が入力される入力端と出力端とが接続されるようリレー１１２を切り替える。次に、テスタ１２０は周波数制御信号Ｃ１１を出力し、高速信号源１１１から所定周波数（数百ＭＨｚ）の高速信号Ｓ１１が出力されるよう制御する。
【０００８】
高速信号源１１１から出力された高速信号Ｓ１１は、リレー１１２を介して基準クロック入力端１１４から半導体デバイス１１３に入力される。これにより、半導体デバイス１１３は数ＧＨｚの動作速度で動作し、このときに半導体デバイス１１３から出力される信号のパス／フェイル判定を行って半導体デバイス１１３の検査を行う。以上の通り、動作速度が半導体デバイス１１３の動作速度よりも遅いテスタ１２０であっても、高速信号源１１１を設けて出力される高速信号Ｓ１１の周波数を制御することにより、半導体デバイス１１３が実動作速度で動作しているときの検査が可能となる。
【０００９】
尚、半導体デバイス１１３のオープン（開放）／ショート（短絡）検査を行う場合には、テスタ１２０が切替制御信号Ｃ１２を出力し、検査信号Ｓ１２が入力される入力端と出力端とが接続されるようリレー１１２を切り替え、切替完了後にテスタ１２０が検査信号Ｓ１２を出力する。テスタ１２０から出力された検査信号Ｓ１２は、リレー１１２を介して基準クロック入力端１１４から半導体デバイス１１３に入力される。この状態で、例えば検査信号Ｓ１２の電流値を計測することにより、オープン（開放）／ショート（短絡）を検査することができる。尚、従来の検査装置の詳細については、例えば以下の特許文献１，２を参照されたい。
【特許文献１】特開平２−２２７６８０号公報
【特許文献２】特開平３−１７０８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図４に示す従来の検査装置１００では、テスタ１２０の動作速度に比べて高速な動作速度で動作する半導体デバイス１１３の検査が可能ではあるものの、かかる半導体デバイス１１３を検査するためには、高速信号源１１１及びリレー１１２が必要になり、検査基板１１０の回路規模が増加してしまうとう問題があった。また、検査基板１１０には高速信号Ｓ１１を伝送するための回路パターンを設計する必要があり、回路パターンの設計が複雑になってしまう問題があった。
【００１１】
本発明は上記事情に鑑みてなされたものであり、回路規模の増大及び回路パターンの複雑化を招かずに、高速に動作する半導体デバイスの検査を行うことができる半導体デバイスの検査方法及び検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の半導体デバイスの検査方法は、半導体デバイス（１１）から出力される出力信号（Ｓ１）が予め設定された期待値通りであるか否かを判定し、当該判定の結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査方法において、前記期待値を所定の値に設定する第１ステップと、前記半導体デバイスからの出力信号が前記期待値通りであるか否かを判定する第２ステップと、前記第２ステップの判定結果に基づいて前記出力信号の周波数を求める第３ステップとを含むことを特徴としている。
この発明によると、半導体デバイスからの出力信号が設定された期待値通りであるか否かが判定され、この判定結果に基づいて出力信号の周波数が求められる。
また、本発明のデバイスの検査方法は、前記第３ステップが、予め定められた計測時間内における前記第２ステップの判定結果の変化数を計数し、当該計数結果から前記出力信号の周波数を求めるステップであることを特徴としている。
また、本発明のデバイスの検査方法は、前記出力信号は二値をとる信号であり、前記第１ステップは、前記期待値を前記二値のうちの何れか一方の値に設定するステップであることを特徴としている。
また、本発明のデバイスの検査方法は、前記第１ステップが、前記期待値を、前記計測時間よりも短い計測単位時間内における前記出力信号の値の変化を検出可能な値に設定するステップであることを特徴としている。
更に、本発明のデバイスの検査方法は、前記半導体デバイスが、印加される電圧に応じて発振周波数を変化させる発振器（１２）と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路（１３）とを備えており、前記第３ステップで求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する第４ステップを含むことを特徴としている。
上記課題を解決するために、本発明の半導体デバイスの検査装置は、半導体デバイス（１１）から出力される出力信号が予め設定された期待値通りであるか否かを判定する判定部（２５）を備え、当該判定部の判定結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査装置（１）において、前記半導体デバイスからの出力信号が予め所定の値に設定された期待値通りであるか否かの前記判定部による判定結果に基づいて、前記出力信号の周波数を求めることを特徴としている。
また、本発明の半導体デバイスの検査装置は、前記半導体デバイスが、印加される電圧に応じて発振周波数を変化させる発振器（１２）と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路（１３）とを備えており、求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する制御部（２１）を備えることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、回路規模の増大及び回路パターンの複雑化を招かずに、高速に動作する半導体デバイスの検査を行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の一実施形態による半導体デバイスの検査方法及び検査装置について詳細に説明する。
【００１５】
〔半導体デバイスの検査装置〕
図１は、本発明の一実施形態による検査装置の概略構成を示すブロック図である。図１に示す通り、本実施形態の検査装置１は、検査基板１０とテスタ２０とを含んで構成される。検査基板１０には、ＤＵＴとしての半導体デバイス１１が搭載される。
【００１６】
半導体デバイス１１は、発振器１２及び分周回路１３を備えている。また、半導体デバイス１１には発振制御信号入力端１４と分周信号出力端１５とが設けられており、発振器１２の入力端が発振制御信号入力端１４に接続され、分周回路１３の出力端が分周信号出力端１５に接続されている。発振器１２の出力端は、半導体デバイス１１の内部回路（図示省略）に接続されているとともに分周回路１３の入力端に接続されている。この半導体デバイス１１は、例えばＡ／Ｄ（アナログ／ディジタル）コンバータである。
【００１７】
発振器１２は、発振制御信号入力端１４から発振制御信号Ｃ１が入力されると、その電圧に応じた周波数を有する信号を出力する。つまり、発振器１２は発振制御信号Ｃ１の電圧に応じて発振周波数を変化させる。本実施形態においては、発振器１２が出力する信号の周波数は数ＧＨｚ程度であるとする。分周回路１３は、発振器１２から出力される信号を所定の分周比で分周して、分周信号出力端１５に出力する。尚、本実施形態においては、分周回路１３の分周比は、発振器１２から出力される信号をテスタ２０で計測可能とする分周比に設定されているものとする。具体的には、数ＧＨｚの周波数を数十ＭＨｚに分周する分周比に設定されているものとする。
【００１８】
テスタ２０は、制御信号出力部２１と測定部２２とを備えており、検査基板１０上に搭載された半導体デバイス１１が備える発振制御信号入力端１４及び分周信号出力端１５にそれぞれ接続されている。このため、テスタ２０から出力される制御信号Ｃ１は発振制御信号入力端１４を介して半導体デバイス１１に入力され、半導体デバイス１１からの分周信号Ｓ１はテスタ２０に入力される。尚、テスタ２０の動作速度は、数十ＭＨｚ程度である。
【００１９】
制御信号出力部２１は、ＤＣモジュール２３及びＦＣ（FunCtion：ファンクション）モジュールを備えており、半導体デバイス１１の検査を行うための各種制御信号を出力する。ここで、ＤＣモジュール２３は、主として直流検査を行うための制御信号を出力するモジュールであり、ＦＣモジュールは、主として交流検査を行うための制御信号を出力するモジュールである。
【００２０】
ここで、直流検査とは、半導体デバイス１１の特定のピンに所定の電圧値の直流電圧を印加したときに測定される電流値が予め定められた規格内であるか否かを判定する静的な検査である。半導体デバイス１１に印加する直流電圧は、例えば０〜十数ボルト程度の範囲で変化させることが可能である。直流検査は、例えば半導体デバイス１１のオープン（開放）／ショート（短絡）を検査するために行われる。これに対し、交流検査とは、パルス状のテスト信号を半導体デバイス１１に印加したときに、期待通りの信号が半導体デバイス１１から得られるか否かを判定する動的な検査である。
【００２１】
測定部２２は、ＦＣモジュール２５を備えており、半導体デバイス１１から出力される分周信号Ｓ１に対する各種判定を行う。ここで、ＦＣモジュール２５は、主として交流検査を行っているときに半導体デバイス１１から出力される分周信号Ｓ１が、予め設定された期待値通りであるか（パスであるか）又は期待値とは異なるか（フェイルであるか）を判定する。尚、直流検査にはＤＣモジュール２３のみを用い、交流検査にはＦＣモジュール２４，２５のみを用いるという訳ではなく、半導体デバイス１１の種類と検査の種類とに応じて、これらは適宜組み合わせて用いられる。尚、本実施形態では、半導体デバイス１１の検査を行うために、ＤＣモジュール２３とＦＣモジュール２５とが用いられるものとして説明を進める。
【００２２】
ＦＣモジュール２５で用いる期待値は、任意の値を設定することが可能である。例えば、分周信号Ｓ１が「Ｈ（ハイ）」レベルと「Ｌ（ロー）」レベルとをとる二値の信号である場合には、「Ｌ」及び「Ｈ」の何れか一方の値に設定することができる。また、分周信号Ｓ１の立ち上がりエッジ又は立ち下がりエッジを検出可能な値に設定することも可能である。尚、期待値の値は、固定にすることもでき、時間的に値が変わるような変化をさせることもできる。
【００２３】
本実施形態のテスタ２０は、ＦＣモジュール２５の判定結果に基づいて、分周信号Ｓ１の周波数を求める。ここで、半導体デバイス１１に設けられた分周回路１３の分周比が分かれば、分周信号Ｓ１の周波数から半導体デバイス１１の実動作速度を求めることができる。このように、半導体デバイス１１の実動作速度を求めるのは、半導体デバイス１１が正常に実動作速度で動作していなければ、半導体デバイス１１に対する種々の検査を行うことができなからである。換言すると、本実施形態では半導体デバイス１１に対する各種検査を実現するために、その前提として半導体デバイス１１の実動作速度を求めている。
【００２４】
また、テスタ２０は、分周信号Ｓ１の周波数から求められる半導体デバイス１１の実動作速度と、半導体デバイス１１の目標動作速度との間に差がある場合には、その旨を制御信号出力部２１に通知する。かかる通知がなされると、制御信号出力部２１はＤＣモジュール２３を制御して、半導体デバイス１１に印加する制御信号Ｃ１の電圧を変化させる。尚、テスタ２０には、各種情報を入力する入力装置（図示省略）が設けられており、ユーザがこの入力装置を操作して分周回路１３の分周比、半導体デバイス１１の目標動作速度等を入力する。
【００２５】
〔半導体デバイスの検査方法〕
〈第１実施形態〉
次に、上記構成における検査装置１を用いた半導体デバイスの検査方法について説明する。図２は、本発明の第１実施形態による半導体デバイスの検査方法を説明するための図である。まず、テスタ２０は、計測単位時間としてのストローブ時間ｔｅ［ｎｓ］を設定するとともに、計測時間としてのゲート時間Ｔを設定する。ここで、ゲート時間Ｔは、ストローブ時間ｔｅとエッジストローブ数Ｎとの積である。次いで、テスタ２０は、ＦＣモジュール２５に対して前述した期待値を設定する。具体的には、期待値を時間的に変化しない「Ｌ」レベルに設定する。尚、テスタ２０には、ユーザの操作によって予め分周回路１３の分周比及び半導体デバイス１１の目標動作速度等が入力されているとする。
【００２６】
以上の設定が完了すると、テスタ２０は、制御信号出力部２１に対して検査開始を指示する検査開始信号を出力する。この検査開始信号が入力されると、制御信号出力部２１はＤＣモジュール２３を制御して所定の電圧値を有する制御信号Ｃ１を出力させる。ＤＣモジュール２３から出力された制御信号Ｃ１は、発振制御信号入力端１４から半導体デバイス１１の発振器１２に入力される。発振器１２は制御信号Ｃ１の電圧に応じた周波数を有する信号を出力する。この信号は半導体デバイス１１の内部回路に入力されるとともに分周回路１３に入力される。
【００２７】
分周回路１３は、発振器１２から出力される信号を所定の分周比で分周して分周信号出力端１５に出力する。この信号は、分周信号Ｓ１として半導体デバイス１１から出力され、テスタ２０のＦＣモジュール２５に入力され、前述したストローブ時間ｔｅを単位としてパス／フェイル判定が行われる。ここで、図２に示す通り、分周信号Ｓ１が「Ｈ」レベルである場合には判定結果はフェイル（Ｆ）となり、「Ｌ」レベルである場合にはパス（Ｐ）となる。判定結果がパス（Ｐ）からフェイル（Ｆ）に変化する箇所は分周信号Ｓ１の立ち上がりエッジであり、逆にフェイル（Ｆ）からパス（Ｐ）に変化する箇所は分周信号Ｓ１の立ち下がりエッジである。
【００２８】
テスタ１１は、ゲート時間Ｔ内において、ＦＣモジュール２５の判定結果がパス（Ｐ）からフェイル（Ｆ）に変化する箇所の数（即ち、分周信号Ｓ１の立ち上がりエッジの数）を計数し、この計数結果から分周信号Ｓ１の周波数を求める。具体的には、ゲート時間Ｔ内においてパス（Ｐ）からフェイル（Ｆ）に変化する箇所の数がｎであるとすると、分周信号Ｓ１の周波数ｆはｆ＝ｎ／Ｔで求められる。テスタ１１には、予め分周回路１３の分周比が入力されているため、分周信号Ｓ１の周波数ｆから半導体デバイス１１の実動作速度が求められる。
【００２９】
また、テスタ１１は、予め入力されている半導体デバイス１１の目標動作速度と、分周信号Ｓ１の周波数ｆから求めた半導体デバイス１１の実動作速度との差を求める。そして、その差を示す信号を制御信号出力部２１に出力する。制御信号出力部２１は、この信号に基づいてＤＣモジュール２３を制御し、制御信号Ｃ１の電圧を変化させる。以上の動作を繰り返すことにより、半導体デバイス１１の実動作速度を目標動作速度に設定することができ、これにより半導体デバイス１１に対する各種検査が実現可能となる。
【００３０】
〈第２実施形態〉
ところで、図２を用いて説明した検査方法においては、いわばエッジストローブの時間間隔で分周信号Ｓ１をサンプリング（標本化）している。このため、周期がエッジストローブの時間間隔の２倍以下である分周信号Ｓ１が半導体デバイス１１から出力された場合には、図２を用いて説明した検査方法では誤った周波数が求められる可能性が考えられる。このため、分周信号Ｓ１の周期がエッジストローブの時間間隔の２倍以上であるか否かを確認する必要がある。以下、この確認方法を本発明の第２実施形態による半導体デバイスの検査方法として説明する。尚、以下の検査方法は分周信号Ｓ１のデューティ比が５０％である場合に用いることができる。
【００３１】
図３は、本発明の第２実施形態による半導体デバイスの検査方法を説明するための図である。まず、テスタ２０は、計測単位時間としてのウィンドウ時間ｔｗ［ｎｓ］を設定するとともに、計測時間としてのゲート時間Ｔを設定する。ここで、ゲート時間Ｔは、ウィンドウ時間ｔｗとウィンドウストローブ数Ｎｗとの積である。尚、ウィンドウ時間ｔｗ及びウィンドウストローブ数Ｎｗは、前述したストローブ時間ｔｅ及びエッジストローブ数Ｎとそれぞれ同じであっても良い。
【００３２】
次いで、テスタ２０は、ＦＣモジュール２５に対して前述した期待値を設定する。具体的には、ウィンドウ時間ｔｗ内における分周信号Ｓ１のエッジを検出可能な値に設定する。即ち、図３に示す通り、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在しない場合にはパス（Ｐ）となり、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在する場合には、フェイル（Ｆ）となる期待値「Ｖ」を設定する。
【００３３】
以上の設定が完了すると、第１実施形態と同様に、テスタ２０は、制御信号出力部２１に対して検査開始を指示する検査開始信号を出力する。そして、制御信号出力部２１の制御の下でＤＣモジュール２３から所定の電圧値を有する制御信号Ｃ１が出力される。この制御信号Ｃ１は、発振制御信号入力端１４から半導体デバイス１１の発振器１２に入力される。発振器１２は制御信号Ｃ１の電圧に応じた周波数を有する信号を出力する。この信号は半導体デバイス１１の内部回路に入力されるとともに分周回路１３に入力される。
【００３４】
分周回路１３は、発振器１２から出力される信号を所定の分周比で分周して分周信号出力端１５に出力する。この信号は、分周信号Ｓ１として半導体デバイス１１から出力され、テスタ２０のＦＣモジュール２５に入力され、ウィンドウ時間ｔｗを単位としてパス／フェイル判定が行われる。ここで、図３に示す通り、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在しない場合にはパス（Ｐ）となり、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在する場合には、フェイル（Ｆ）となる。
【００３５】
テスタ１１は、ゲート時間Ｔ内におけるフェイル（Ｆ）の数（即ち、立ち上がりエッジ及び立ち下がりエッジの総和）を計数する。ここで、フェイル（Ｆ）の数がゲート時間Ｔ内におけるウィンドウストローブ数Ｎｗよりも少ない場合には、判定結果がパス（Ｐ）となる箇所が存在することになる。これにより、分周信号Ｓ１の周期が、前述したウィンドウストローブのウィンドウ時間の２倍以上であることを確認できる。これに対し、フェイル（Ｆ）の数がゲート時間Ｔ内におけるウィンドウストローブ数Ｎｗと同数である場合には、判定結果がパス（Ｐ）となる箇所が存在しないことになり、これにより、分周信号Ｓ１の周期が、前述したウィンドウストローブのウィンドウ時間の２倍よりも短いことを確認できる。
【００３６】
以上説明した実施形態によれば、検査基板１０に高速信号源１１１を設ける必要がないため回路規模の増大を招くことはない。また、半導体デバイス１１に対しては直流の制御信号Ｃ１を印加し、半導体デバイス１１からは分周信号Ｓ１を出力しているため、高周波の信号を伝送するための回路パターンを検査基板１０に形成する必要がなく、回路パターンの設計を複雑にすることもない。
【００３７】
以上、本発明の実施形態による半導体デバイスの検査方法及び検査装置について説明したが、本発明は上記実施形態に制限される訳ではなく、本発明の範囲内で自由に変更が可能である。例えば、図２を用いて説明した検査方法においては、期待値を「Ｌ」に設定して分周信号Ｓ１の立ち上がりエッジを検出していたが、期待値を「Ｈ」に設定して分周信号Ｓ１の立ち下がりエッジを検出してもよい。また、上記実施形態では、直流の制御信号Ｃ１を半導体デバイス１１に印加していたが、半導体デバイス１１の動作周波数を規定する信号（パターン）を半導体デバイス１１に印加しても良い。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態による検査装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態による半導体デバイスの検査方法を説明するための図である。
【図３】本発明の第２実施形態による半導体デバイスの検査方法を説明するための図である。
【図４】従来の検査装置の概略構成を示すブロック図である。
【符号の説明】
【００３９】
１      検査装置
１０    検査基板
１１    半導体デバイス
１２    発振器
１３    分周回路
２０    テスタ
２１    制御信号出力部
２２    測定部
２３    ＤＣモジュール
２４    ＦＣモジュール
２５    ＦＣモジュール
【図１】
2007225414.tif 000003
【図２】
2007225414.tif 000004
【図３】
2007225414.tif 000005
【図４】
2007225414.tif 000006