(57)【要約】【課題】電気的特性や信頼性等に優れた配線基板を提供すること。【解決手段】配線基板１０は、コア基板１１、キャパシタ１０１及び樹脂充填部３３ａを備える。コア基板１１には収容穴部９０が形成され、コア基板１１のコア主面１２上にはコア基板主面側導体５１が配置される。キャパシタ１０１のキャパシタ主面１０２上には、キャパシタ主面側電極１１１が配置される。樹脂充填部３３ａは、収容穴部９０内のキャパシタ１０１とコア基板１１との隙間を埋めてキャパシタ１０１をコア基板１１に固定する。また、樹脂充填部３３ａは主面側配線被形成部９３を有し、主面側配線被形成部９３上には、コア基板主面側導体５１と、ビア導体１３１，１３２の端部Ｔ１に接続するキャパシタ主面側電極１１１とを接続する主面側接続導体６１が配置される。【選択図】図１
2007318089.tif 000002
【特許請求の範囲】
【請求項１】
コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、
キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置されたキャパシタ主面側電極を有するキャパシタと、
前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、
層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有する配線積層部と
を備え、
前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記ビア導体の端部に接続する前記キャパシタ主面側電極とを接続する主面側接続導体が配置されていることを特徴とする配線基板。
【請求項２】
コア主面及びコア裏面を有し、前記コア主面側及び前記コア裏面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置され、前記コア裏面上にコア基板裏面側導体が配置されたコア基板と、
キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面及び前記キャパシタ裏面の間を貫通する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体のキャパシタ主面側端部に接続するキャパシタ主面側電極を有し、前記キャパシタ裏面上に配置され前記複数のビア導体のキャパシタ裏面側端部に接続するキャパシタ裏面側電極を有するキャパシタと、
前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、
層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有し、その表面に半導体集積回路素子が搭載可能である第１配線積層部と、
層間絶縁層及び導体層を前記コア裏面及び前記キャパシタ裏面上に積層した構造を有し、その表面に母基板が接続可能である第２配線積層部と
を備え、
前記樹脂充填部は、前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部と、前記コア裏面及び前記キャパシタ裏面側に位置する裏面側配線被形成部とを有し、その主面側配線被形成部上には前記コア基板主面側導体と前記ビア導体の前記キャパシタ主面側端部に接続する前記キャパシタ主面側電極とを接続する主面側接続導体が配置され、その裏面側配線被形成部上には前記コア基板裏面側導体と前記ビア導体の前記キャパシタ裏面側端部に接続する前記キャパシタ裏面側電極とを接続する裏面側接続導体が配置されていることを特徴とする配線基板。
【請求項３】
前記ビア導体は、複数の電源用ビア導体と複数のグランド用ビア導体とを含み、
前記複数の内部電極層は、前記複数の電源用ビア導体に接続する複数の第１内部電極層と、前記複数のグランド用ビア導体に接続する複数の第２内部電極層とを含み、
前記キャパシタ主面側電極は、前記キャパシタ主面上に配置され前記複数の電源用ビア導体の端部に接続する第１キャパシタ主面側電極と、前記キャパシタ主面上に配置され前記複数のグランド用ビア導体の端部に接続する第２キャパシタ主面側電極とを有し、
前記キャパシタ裏面側電極は、前記キャパシタ裏面上に配置され前記複数の電源用ビア導体の端部に接続する第１キャパシタ裏面側電極と、前記キャパシタ裏面上に配置され前記複数のグランド用ビア導体の端部に接続する第２キャパシタ裏面側電極とを有し、
前記主面側接続導体は、前記コア基板主面側導体であるコア基板主面側電源パターンと前記第１キャパシタ主面側電極とを接続し、
前記裏面側接続導体は、前記コア基板裏面側導体であるコア基板裏面側グランドパターンと前記第２キャパシタ裏面側電極とを接続する
ことを特徴とする請求項２に記載の配線基板。
【請求項４】
前記キャパシタ主面側電極あるいは前記キャパシタ裏面側電極は、キャパシタ外周部にも配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
【請求項５】
前記コア基板主面側導体は、前記収容穴部の開口縁を包囲するように形成されたプレーン状導体またはネット状導体であり、前記コア主面及び前記コア裏面間を貫通するように形成された複数のスルーホール導体に接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
【請求項６】
前記キャパシタは平面視で略矩形状であり、前記主面側接続導体は前記キャパシタの有する各辺に少なくとも１つ配置された帯状パターンであることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項７】
前記キャパシタは平面視で略矩形状であり、前記主面側接続導体は前記キャパシタの有する各辺に複数配置された帯状パターンであることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項８】
前記キャパシタは平面視で略矩形状であり、前記主面側接続導体は前記主面側配線被形成部の全域を覆うように配置された矩形枠状パターンであることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項９】
前記主面側接続導体は前記コア基板主面側導体の側面及び上面にて接合することを特徴とする請求項１乃至８のいずれか１項に記載の配線基板。
【請求項１０】
前記主面側接続導体はめっき層であることを特徴とする請求項１乃至９のいずれか１項に記載の配線基板。
【請求項１１】
前記主面側接続導体の箇所にできる凹部は絶縁材料で穴埋めされ、その上面が平坦化されていることを特徴とする請求項１乃至１０のいずれか１項に記載の配線基板。
【請求項１２】
前記配線積層部の表面上に搭載されるべき半導体集積回路素子の略中心部の直下には、前記複数のビア導体及び前記キャパシタ主面側電極が配置されていることを特徴とする請求項１乃至１１のいずれか１項に記載の配線基板。
【請求項１３】
前記キャパシタ主面側電極は、前記配線積層部の表面上に搭載されるべき半導体集積回路素子の略中心部の直下から前記キャパシタの外周方向にかけて形成されており、前記主面側接続導体を介して前記コア基板主面側導体と接続されていることを特徴とする請求項１乃至１２のいずれか１項に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板にキャパシタを埋め込み、さらにその表面に配線積層部を形成した配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのＣＰＵなどに使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、キャパシタを設けることが提案されている。なお、ＩＣチップとキャパシタとをつなぐ配線が長くなると、配線のインダクタンス成分が増加して上記の効果が得られなくなるため、キャパシタはできるだけＩＣチップの近傍に配置されることが好ましい。その一例として、ＩＣチップの直下に位置するコア基板内にキャパシタを配置した配線基板が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００５−３９２４３号公報（図４など参照）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、従来の配線基板では、ＩＣチップに電源を供給する複数の電源経路を備えている。電源経路としては、コア基板を厚さ方向に貫通するスルーホール導体などを通ってＩＣチップに接続する第１電源経路や、キャパシタが有するビア導体を通ってＩＣチップに接続する第２電源経路などがある。ところが、第１電源経路は、スルーホール導体に加えて、コア基板上のビルドアップ層を構成する導体パターンも通過する。この導体パターンは薄く抵抗が大きいため、第１電源経路によって電源を供給したとしても電圧降下が大きくなる。また、第２電源経路を構成するビア導体は、銅などに比べて抵抗が高いニッケルなどを主材料として形成されることが多いため、第２電源経路を介して電源を供給したとしても、第１電源経路と同じく電圧降下が大きい。そして、これらの電圧降下が生じると、ＩＣチップに供給される電源電圧が不足してしまうため、ＩＣチップの誤動作につながってしまう。
【０００４】
本発明は上記の課題に鑑みてなされたものであり、その目的は、電気的特性や信頼性等に優れた配線基板を提供することにある。
【課題を解決するための手段】
【０００５】
そして上記課題を解決するための手段（手段１）としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置されたキャパシタ主面側電極を有するキャパシタと、前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有する配線積層部とを備え、前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記ビア導体の端部に接続する前記キャパシタ主面側電極とを接続する主面側接続導体が配置されていることを特徴とする配線基板がある。
【０００６】
従って、手段１の配線基板によると、コア基板主面側導体と、ビア導体の端部に接続するキャパシタ主面側電極とが主面側接続導体で接続されることにより、コア基板主面側導体及び主面側接続導体を通ってキャパシタ主面側電極に接続する電気経路が形成される。その結果、キャパシタ主面側電極に接続される電気経路の数が増えるため、配線基板内の低抵抗化が図られて電圧降下が小さくなる。ゆえに、キャパシタ主面側電極に確実に電源を供給できるため、電気的特性や信頼性等に優れた配線基板を得ることができる。
【０００７】
また、本発明の課題を解決するための別の手段（手段２）としては、コア主面及びコア裏面を有し、前記コア主面側及び前記コア裏面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置され、前記コア裏面上にコア基板裏面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面及び前記キャパシタ裏面の間を貫通する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体のキャパシタ主面側端部に接続するキャパシタ主面側電極を有し、前記キャパシタ裏面上に配置され前記複数のビア導体のキャパシタ裏面側端部に接続するキャパシタ裏面側電極を有するキャパシタと、前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有し、その表面に半導体集積回路素子が搭載可能である第１配線積層部と、層間絶縁層及び導体層を前記コア裏面及び前記キャパシタ裏面上に積層した構造を有し、その表面に母基板が接続可能である第２配線積層部とを備え、前記樹脂充填部は、前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部と、前記コア裏面及び前記キャパシタ裏面側に位置する裏面側配線被形成部とを有し、その主面側配線被形成部上には前記コア基板主面側導体と前記ビア導体の前記キャパシタ主面側端部に接続する前記キャパシタ主面側電極とを接続する主面側接続導体が配置され、その裏面側配線被形成部上には前記コア基板裏面側導体と前記ビア導体の前記キャパシタ裏面側端部に接続する前記キャパシタ裏面側電極とを接続する裏面側接続導体が配置されていることを特徴とする配線基板がある。
【０００８】
従って、手段２の配線基板によると、コア基板主面側導体と、ビア導体のキャパシタ主面側端部に接続するキャパシタ主面側電極とが主面側接続導体で接続されることにより、コア基板主面側導体、主面側接続導体、キャパシタ主面側電極及び第１配線積層部を通って半導体集積回路素子に接続する電気経路が形成される。その結果、半導体集積回路素子に接続される電気経路の数が増えるため、配線基板内の低抵抗化が図られて電圧降下が小さくなる。ゆえに、半導体集積回路素子に確実に電源を供給できるため、半導体集積回路素子を十分に動作させることができ、半導体集積回路素子の誤動作を防止できる。よって、電気的特性や信頼性等に優れた配線基板を得ることができる。
【０００９】
上記配線基板を構成するコア基板は、配線基板におけるコア部の一部分をなすものであって、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成される。かかるコア基板は、キャパシタを収容するための収容穴部を有している。この収容穴部は、コア主面側のみにて開口する非貫通穴部であってもよく、あるいはコア主面側及びコア裏面側の両方にて開口する貫通穴部であってもよい。なお、「コア部」とは、コア基板と、配線積層部の最下層をなす最下樹脂絶縁層とからなる部分である。また、キャパシタは、完全に埋設された状態で収容穴部に収容されていてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部に収容されていてもよい。
【００１０】
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００１１】
なお、前記コア基板主面側導体は、前記収容穴部の開口縁を包囲するように形成されたプレーン状導体またはネット状導体であり、前記コア主面及び前記コア裏面間を貫通するように形成された複数のスルーホール導体に接続されていることが好ましい。このようにすれば、コア基板主面側導体の断面積が大きくなって低抵抗化が図られる。従って、スルーホール導体、コア基板主面側導体及び主面側接続導体を通ってキャパシタ主面側電極に接続する電気経路を用いた大電流の供給が容易になる。
【００１２】
上記配線基板を構成するキャパシタは、キャパシタ主面及びキャパシタ裏面を有するとともに、誘電体層を介して複数の内部電極層が積層配置された構造を有している。キャパシタは、前記収容穴部に収容された状態で使用される。また、キャパシタは、収容穴部に収容された状態で、例えば高分子材料製の樹脂充填部によってキャパシタとコア基板との隙間を埋めることにより、コア基板に固定される。樹脂充填部は、配線積層部の最下樹脂絶縁層の一部であってもよいし、最下樹脂絶縁層とは別体であってもよい。樹脂充填部が最下樹脂絶縁層の一部であれば、樹脂充填部の形成に際して最下樹脂絶縁層とは別の材料を準備しなくても済む。よって、配線基板の製造に必要な材料が少なくなるため、配線基板の低コスト化を図ることが可能となる。また、最下樹脂絶縁層の形成と同時にキャパシタの固定が行われるため、キャパシタの組み込み時の工程が簡略化される。よって、配線基板を容易に製造でき、この場合も低コスト化を図ることができる。一方、樹脂充填部が最下樹脂絶縁層とは別体であれば、樹脂充填部の機能をキャパシタを固定する機能に特化できるため、樹脂充填部としてより固定力の強いものを用いることができる。
【００１３】
なお、好適なキャパシタの例としては、ビアアレイタイプのセラミックキャパシタを挙げることができる。即ち、キャパシタにおいて、前記ビア導体は、複数の電源用ビア導体と複数のグランド用ビア導体とを含み、前記複数の内部電極層は、前記複数の電源用ビア導体に接続する複数の第１内部電極層と、前記複数のグランド用ビア導体に接続する複数の第２内部電極層とを含み、前記キャパシタ主面側電極は、前記キャパシタ主面上に配置され前記複数の電源用ビア導体の端部に接続する第１キャパシタ主面側電極と、前記キャパシタ主面上に配置され前記複数のグランド用ビア導体の端部に接続する第２キャパシタ主面側電極とを有し、前記キャパシタ裏面側電極は、前記キャパシタ裏面上に配置され前記複数の電源用ビア導体の端部に接続する第１キャパシタ裏面側電極と、前記キャパシタ裏面上に配置され前記複数のグランド用ビア導体の端部に接続する第２キャパシタ裏面側電極とを有し、前記主面側接続導体は、前記コア基板主面側導体であるコア基板主面側電源パターンと前記第１キャパシタ主面側電極とを接続し、前記裏面側接続導体は、前記コア基板裏面側導体であるコア基板裏面側グランドパターンと前記第２キャパシタ裏面側電極とを接続することが好ましい。このように構成すれば、キャパシタ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さいわりに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００１４】
前記誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなキャパシタを実現しやすくなる。
【００１５】
前記内部電極層及び前記ビア導体を形成する材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、内部電極層及び前記ビア導体を形成する材料として、さらに銅や銀などの使用が可能となる。
【００１６】
手段１における前記配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を積層した構造を有している。なお、半導体集積回路素子側の端子群とキャパシタ側の端子群とでは端子間ピッチに大きな差があるが、配線積層部を設けることで、両者を容易に接続できる。また、配線積層部（即ち、手段２における前記第１配線積層部）はコア主面及び前記キャパシタ主面上にのみ形成されるが、層間絶縁層及び導体層をコア裏面及び前記キャパシタ裏面上に積層した構造を有する手段２における前記第２配線積層部がさらに形成されていてもよい。このように構成すれば、第１配線積層部のみではなく、第２配線積層部にも電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。
【００１７】
なお、前記キャパシタ主面側電極は、キャパシタ主面の好適な箇所に配置することが可能であり、前記キャパシタ裏面側電極は、キャパシタ裏面の好適な箇所に配置することが可能である。しかし、前記キャパシタ主面側電極や前記キャパシタ裏面側電極は、特にキャパシタ外周部にも配置されていることが好ましい。このようにすれば、キャパシタ主面側電極と主面側接続導体との距離が短くなるため、主面側接続導体によるコア基板主面側導体とキャパシタ主面側電極との接続が容易になる。同様に、キャパシタ裏面側電極と裏面側接続導体との距離が短くなるため、裏面側接続導体によるコア基板裏面側導体とキャパシタ裏面側電極との接続が容易になる。
【００１８】
前記主面側接続導体の例としては、めっき層、金属ペースト層、金属箔貼付層、スパッタリング層、蒸着層、イオンプレーティング層などが挙げられるが、これらの中でもめっき層（例えば銅めっき層）が好適である。めっき層は、短時間での形成が可能であり、配線基板の低コスト化に有利だからである。
【００１９】
また、前記キャパシタが平面視で略矩形状である場合、前記主面側接続導体は、前記キャパシタの有する各辺に少なくとも１つ配置された帯状パターンであってもよいし、前記キャパシタの有する各辺に複数配置された帯状パターンであってもよい。さらに、前記主面側接続導体は、前記主面側配線被形成部の全域を覆うように配置された矩形枠状パターンであってもよい。主面側接続導体が帯状パターンであって、帯状パターンが各辺に少なくとも１つ配置される場合、主面側接続導体が増えてキャパシタ主面側電極に接続される電気経路の数が増えるため、低抵抗化を図ることができる。また、キャパシタの各辺ごとに電位のバラツキが発生しにくくなる。一方、主面側接続導体が帯状パターンであって、帯状パターンが各辺に複数配置される場合、主面側接続導体がさらに増えて上記電気経路の数がさらに増えるため、さらなる低抵抗化を図ることができる。また、主面側接続導体が矩形枠状パターンである場合、上記電気経路の数は増えないものの、主面側接続導体の断面積は、帯状パターンである場合よりも大きくなるため、よりいっそうの低抵抗化を図ることができる。
【００２０】
なお、前記主面側接続導体と前記コア基板主面側導体との接触面積を大きくすれば、主面側接続導体とコア基板主面側導体との接続信頼性が高くなる。両者の接触面積を大きくする手法としては、例えば、前記主面側接続導体を、前記コア基板主面側導体の側面及び上面の２面にて接合させることなどが挙げられる。同様に、前記主面側接続導体と前記キャパシタ主面側電極との接触面積を大きくすれば、主面側接続導体とキャパシタ主面側電極との接続信頼性が高くなる。両者の接触面積を大きくする手法としては、例えば、前記主面側接続導体を、前記キャパシタ主面側電極の側面及び上面の２面にて接合させることなどが挙げられる。
【００２１】
ところで上記のように、主面側接続導体を、コア基板主面側導体やキャパシタ主面側電極に対して複数の面で接合させるようにすると、主面側接続導体の上面などに凹部ができる可能性がある。この場合、前記主面側接続導体の箇所にできる凹部は絶縁材料で穴埋めされ、その上面が平坦化されていることが好ましい。このようにすれば、凹部が解消されて平坦化された主面側接続導体の上面に導体層の形成が可能となり、配線積層部における配線の自由度が向上する。
【００２２】
手段２における前記半導体集積回路素子は、中心に電源が供給されるほど性能が向上する。この場合、前記配線積層部の表面上に搭載されるべき半導体集積回路素子の略中心部の直下に、前記複数のビア導体及び前記キャパシタ主面側電極が配置されていることが好ましい。このようにすれば、半導体集積回路素子の略中心部に電流を集中するため、半導体集積回路素子の性能が向上する。そして、半導体集積回路素子の性能向上に伴い、半導体集積回路素子に対するより確実な電源供給が必要となる。このため、前記キャパシタ主面側電極は、前記配線積層部の表面上に搭載されるべき半導体集積回路素子の略中心部の直下から前記キャパシタの外周方向にかけて形成されており、前記主面側接続導体を介して前記コア基板主面側導体と接続されていることが好ましい。このようにすれば、コア基板主面側導体、主面側接続導体及びキャパシタ主面側電極を通って半導体集積回路素子に接続する電気経路が形成されるため、形成された電気経路を用いて半導体集積回路素子に確実に電源を供給できる。
【発明を実施するための最良の形態】
【００２３】
［第１実施形態］
【００２４】
以下、本発明の配線基板を具体化した第１実施形態を図面に基づき詳細に説明する。
【００２５】
図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板であって、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１配線積層部と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２配線積層部とからなる。第１配線積層部は、同第１配線積層部の最下層をなすエポキシ樹脂製の最下樹脂絶縁層３３と、最下樹脂絶縁層３３上に形成される第１ビルドアップ層３１とによって構成されている。一方、第２配線積層部は、同第２配線積層部の最上層をなすエポキシ樹脂製の最上樹脂絶縁層３４と、最上樹脂絶縁層３４上に形成される第２ビルドアップ層３２とによって構成されている。
【００２６】
第１配線積層部を構成する最下樹脂絶縁層３３内における複数箇所には、ビア導体４７が形成されている。また、第１配線積層部を構成する第１ビルドアップ層３１は、エポキシ樹脂からなる樹脂絶縁層３５（いわゆる層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。導体層４２は、ビア導体４７などに電気的に接続されている。また、樹脂絶縁層３５内における複数箇所にはビア導体４３が形成されており、樹脂絶縁層３５の表面上において各ビア導体４３の上端となる箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、ＩＣチップ２１（半導体集積回路素子）の面接続端子２２に電気的に接続されている。ＩＣチップ２１は、矩形平板状をなし、シリコンからなっている。なお、各端子パッド４４及び各はんだバンプ４５は、第１ビルドアップ層３１においてセラミックキャパシタ１０１の真上の領域内に位置しており、この領域がＩＣチップ搭載領域２３となる。ＩＣチップ搭載領域２３は、第１ビルドアップ層３１の表面３９上に設定されている。即ち、表面３９には、ＩＣチップ２１が搭載可能となっている。
【００２７】
図１に示されるように、前記第２配線積層部は、上述した第１配線積層部とほぼ同じ構造を有している。即ち、第２配線積層部を構成する前記最上樹脂絶縁層３４内における複数箇所には、ビア導体４７が形成されている。また、第２配線積層部を構成する前記第２ビルドアップ層３２は、エポキシ樹脂からなる樹脂絶縁層３６（いわゆる層間絶縁層）と、導体層４２とを交互に積層した構造を有している。導体層４２は、ビア導体４７などに電気的に接続されている。また、樹脂絶縁層３６内における複数箇所にはビア導体４３が形成されており、樹脂絶縁層３６の下面上において各ビア導体４３の下端となる箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。さらに、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボード（母基板）との電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、配線基板１０は図示しないマザーボード上に実装される。即ち、第２ビルドアップ層３２の表面には、マザーボードが接続可能になっている。
【００２８】
図１に示されるように、前記コア基板１１は、ガラスエポキシからなる基材２０１と、基材２０１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材２０４と、同じく基材２０１の上面及び下面に形成され、銅からなる導体層２０３とによって構成されている。また、コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層２０３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層２０３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。スルーホール導体１６の上端は、最下樹脂絶縁層３３の表面上にある導体層４２の一部に電気的に接続されており、スルーホール導体１６の下端は、最上樹脂絶縁層３４の下面上にある導体層４２の一部に電気的に接続されている。また、コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴部である。
【００２９】
図１〜図３に示されるように、コア基板１１のコア主面１２上には、銅からなるコア基板主面側電源パターン５１（コア基板主面側導体）が配置されており、コア基板１１のコア裏面１３上には、同じく銅からなるコア基板裏面側グランドパターン５２（コア基板裏面側導体）が配置されている。コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２は、スルーホール導体１６に電気的に接続されている。コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２は、導体層４２よりも厚く形成されている。なお本実施形態では、導体層４２の厚さが２５μｍに設定され、コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２の厚さが３５μｍに設定されている。また、コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２は、収容穴部９０の開口縁を包囲するように矩形枠状に形成されたプレーン状導体である（図２参照）。なお、コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２の外周縁は、コア基板１１のコア主面１２及びコア裏面１３の外周縁よりも内側に位置しており、コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２の内周縁は、収容穴部９０の開口縁よりもコア基板１１の外周側に位置している。
【００３０】
収容穴部９０内には、図４〜図６等に示すセラミックキャパシタ１０１が、埋め込まれた状態で収容されている。本実施形態のセラミックキャパシタ１０１は、縦６．０ｍｍ×横１２．０ｍｍ×厚さ０．８ｍｍの平面視略矩形板状である。なお、セラミックキャパシタ１０１の厚さは、０．２ｍｍ以上１．０ｍｍ以下であることが好ましい。仮に、０．２ｍｍ未満であると、ＩＣチップ搭載領域２３上にＩＣチップ２１を接合する際の応力をセラミックキャパシタ１０１によって低減することができず、支持体として不十分となる。一方、１．０ｍｍよりも大きいと、配線基板１０が肉厚になってしまう。より好ましくは、セラミックキャパシタ１０１の厚さは、０．４ｍｍ以上０．８ｍｍ以下であることがよい。セラミックキャパシタ１０１は、コア基板１１においてＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックキャパシタ１０１のキャパシタ主面１０２の面積よりも小さくなるように設定されている。セラミックキャパシタ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックキャパシタ１０１のキャパシタ主面１０２内に位置している。なお、上記の面積の大小関係は限定されるものではなく、ＩＣチップ搭載領域２３の面積がキャパシタ主面１０２の面積よりも大きくなっていてもよい。
【００３１】
図１，図４〜図６等に示されるように、本実施形態のセラミックキャパシタ１０１は、いわゆるビアアレイタイプのセラミックキャパシタである。セラミックキャパシタ１０１を構成するセラミック焼結体１０４は、キャパシタ主面１０２（図１では上面）及びキャパシタ裏面１０３（図１では下面）を有する板状物である。なお、セラミック焼結体１０４のキャパシタ主面１０２上には前記最下樹脂絶縁層３３が形成され、セラミック焼結体１０４のキャパシタ裏面１０３には前記最上樹脂絶縁層３４が形成されている。セラミック焼結体１０４は、セラミック誘電体層１０５を介して第１内部電極層１４１と第２内部電極層１４２とを交互に積層配置した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第１内部電極層１４１及び第２内部電極層１４２間の誘電体（絶縁体）として機能する。第１内部電極層１４１及び第２内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００３２】
セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のキャパシタ主面１０２及びキャパシタ裏面１０３間を連通する複数のビア導体１３１，１３２が、ニッケルを主材料として形成されている。ビア導体１３１，１３２の上側の端面はキャパシタ主面１０２に位置しており、ビア導体１３１，１３２の下側の端面はキャパシタ裏面１０３に位置している。各電源用ビア導体１３１は、各第１内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用ビア導体１３２は、各第２内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用ビア導体１３１及び各グランド用ビア導体１３２は、全体としてアレイ状に配置されている。なお、説明の便宜上、ビア導体１３１，１３２を５列×５列で図示したが、実際にはさらに多くの列が存在している。
【００３３】
そして図２，図４〜図６等に示されるように、セラミック焼結体１０４のキャパシタ主面１０２上には、上面側電源用電極１１１（第１キャパシタ主面側電極）と、複数の上面側グランド用電極１１２（第２キャパシタ主面側電極）とが突設されている。また、セラミック焼結体１０４のキャパシタ裏面１０３上には、複数の裏面側電源用電極１２１（第１キャパシタ裏面側電極）と、裏面側グランド用電極１２２（第２キャパシタ裏面側電極）とが突設されている。ここで、上面側電源用電極１１１は、キャパシタ主面１０２の略全体を覆うプレーン状導体であり、各上面側グランド用電極１１２を避けるための孔を複数有している。同様に、裏面側電源用電極１２１は、キャパシタ裏面１０３の略全体を覆うプレーン状導体であり、各裏面側グランド用電極１２２を避けるための孔を複数有している。なお、上面側電源用電極１１１及び裏面側電源用電極１２１の外周縁は、セラミックキャパシタ１０１のキャパシタ主面１０２及びキャパシタ裏面１０３の外周縁よりも内側に位置している（図２参照）。また、各上面側グランド用電極１１２は、キャパシタ主面１０２において互いに平行に配置された帯状パターンであり、各裏面側グランド用電極１２２は、キャパシタ裏面１０３において互いに平行に配置された帯状パターンである。キャパシタ主面１０２側にある電極１１１，１１２は、ビア導体４７、第１ビルドアップ層３１（導体層４２、ビア導体４３）、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、キャパシタ裏面１０３側にある電極１２１，１２２は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４７、導体層４２、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。また、上面側電源用電極１１１は、複数の電源用ビア導体１３１におけるキャパシタ主面１０２側の端面に対して直接接続されており、上面側グランド用電極１１２は、複数のグランド用ビア導体１３２におけるキャパシタ主面１０２側の端面に対して直接接続されている。一方、裏面側電源用電極１２１は、複数の電源用ビア導体１３１におけるキャパシタ裏面１０３側の端面に対して直接接続されており、裏面側グランド用電極１２２は、複数のグランド用ビア導体１３２におけるキャパシタ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は電源用ビア導体１３１及び第１内部電極層１４１に導通しており、グランド用電極１１２，１２２はグランド用ビア導体１３２及び第２内部電極層１４２に導通している。
【００３４】
図４等に示されるように、電極１１１，１１２は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。同様に、電極１２１，１２２も、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって被覆されている。これら電極１２１，１２２及びビア導体１３１，１３２は、前記ＩＣチップ２１の略中心部の直下に配置されている。そして、上面側電源用電極１１１及び上面側グランド用電極１１２は、ＩＣチップ２１の略中心部の直下から前記セラミックキャパシタ１０１の外周方向にかけて形成されている。なお、上面側電源用電極１１１及び裏面側グランド用電極１２２は、キャパシタ外周部にも配置されている。
【００３５】
例えば、マザーボード側から電極１２１，１２２を介して通電を行い、第１内部電極層１４１−第２内部電極層１４２間に電圧を加えると、第１内部電極層１４１に例えばプラスの電荷が蓄積し、第２内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックキャパシタ１０１がキャパシタとして機能する。また、セラミックキャパシタ１０１では、電源用ビア導体１３１及びグランド用ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用ビア導体１３１及びグランド用ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００３６】
図１〜図３等に示されるように、前記収容穴部９０の内面とセラミックキャパシタ１０１の側面との隙間は、前記最下樹脂絶縁層３３の一部を構成する樹脂充填部３３ａによって埋められている。この樹脂充填部３３ａは、セラミックキャパシタ１０１をコア基板１１に固定するとともに、セラミックキャパシタ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。なお、セラミックキャパシタ１０１は、平面視略正方形状をなしており、四隅にＣ０．６のテーパを有している。これにより、温度変化に伴う樹脂充填部３３ａの変形時において、セラミックキャパシタ１０１の角部への応力集中を緩和できるため、樹脂充填部３３ａのクラックの発生を防止できる。
【００３７】
樹脂充填部３３ａは、コア基板１１の前記コア主面１２及びセラミックキャパシタ１０１の前記キャパシタ主面１０２側に位置する主面側配線被形成部９３を有している。また、樹脂充填部３３ａは、コア基板１１の前記コア裏面１３及びセラミックキャパシタ１０１の前記キャパシタ裏面１０３側に位置する裏面側配線被形成部９４を有している。主面側配線被形成部９３上には上面側接続パターン６１（主面側接続導体）が配置されている。上面側接続パターン６１は、セラミックキャパシタ１０１の有する各辺に１つずつ配置された帯状パターンであり（図２参照）、前記コア基板主面側電源パターン５１と前記上面側電源用電極１１１とを接続するようになっている。詳述すると、上面側接続パターン６１の一端がコア基板主面側電源パターン５１の側面５３（内周面）及び上面５４にて接合するとともに、上面側接続パターン６１の他端が上面側電源用電極１１１の側面（外周面）及び上面にて接合している（図３参照）。なお、本実施形態の上面側接続パターン６１は、銅めっき層からなり、上面が平坦になっている。
【００３８】
図１，図３に示されるように、裏面側配線被形成部９４上には裏面側接続パターン６２（裏面側接続導体）が配置されている。裏面側接続パターン６２は、上面側接続パターン６１と略同様の構成を有している。即ち、裏面側接続パターン６２は、セラミックキャパシタ１０１の有する４つの辺に１つずつ配置された帯状パターンであり、前記コア基板裏面側グランドパターン５２と前記裏面側グランド用電極１２２とを接続するようになっている。詳述すると、裏面側接続パターン６２は、コア基板裏面側グランドパターン５２の側面（内周面）及び下面にて接合するとともに、裏面側グランド用電極１２２の側面（外周面）及び下面にて接合している。なお、本実施形態の裏面側接続パターン６２は、銅めっき層からなり、下面が平坦になっている。
【００３９】
以上の構成により、配線基板１０内には、前記ＩＣチップ２１に電源を供給するための複数の電気経路（第１電源経路や第２電源経路など）が形成される。第１電源経路は、前記スルーホール導体１６、前記コア基板主面側電源パターン５１及び前記上面側接続パターン６１を通って前記上面側電源用電極１１１に接続する経路である。第２電源経路は、前記ビア導体１３１を通って上面側電源用電極１１１に接続する経路である。そして、上面側電源用電極１１１は、ビア導体４７、第１ビルドアップ層３１（導体層４２、ビア導体４３）、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。
【００４０】
次に、本実施形態の配線基板１０の製造方法について述べる。
【００４１】
準備工程では、コア基板１１とセラミックキャパシタ１０１とを、それぞれ従来周知の手法により作製し、あらかじめ準備しておく。
【００４２】
コア基板１１は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚み０．８ｍｍの基材２０１の両面に、厚み３５μｍの銅箔２０２が貼付された銅張積層板（図７参照）を準備する。なお、基材２０１の厚みは、０．２ｍｍ以上１．０ｍｍ以下であることが好ましい。次に、銅張積層板の両面の銅箔２０２のエッチングを行って導体層２０３を例えばサブトラクティブ法によってパターニングする（図８参照）。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔２０２をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材２０１の上面及び下面と導体層２０３とを粗化した後、基材２０１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ６００μｍ）を熱圧着により貼付し、サブ基材２０４を形成する（図９参照）。
【００４３】
次に、上側のサブ基材２０４の上面にコア基板主面側電源パターン５１をパターン形成するとともに、下側のサブ基材２０４の下面にコア基板裏面側グランドパターン５２をパターン形成する（図１０参照）。具体的には、上側のサブ基材２０４の上面及び下側のサブ基材２０４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材２０１及びサブ基材２０４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、コア基板１１を得る（図１１参照）。なお、収容穴部９０となる貫通孔は、縦１４．０ｍｍ×横３０．０ｍｍで、四隅に半径１．５ｍｍのアールを有する断面略正方形状の孔である。
【００４４】
また、セラミックキャパシタ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に第１内部電極層１４１となる第１内部電極部と、第２内部電極層１４２となる第２内部電極部とが形成される。次に、第１内部電極部が形成されたグリーンシートと第２内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００４５】
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように上面側電源用電極１１１及び上面側グランド用電極１１２を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように裏面側電源用電極１２１及び裏面側グランド用電極１２２を形成する。
【００４６】
この後、グリーンシート積層体の乾燥を行い、各電極１１１，１１２，１２１，１２２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００４７】
次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２の上に銅めっき層が形成され、セラミックキャパシタ１０１が完成する。
【００４８】
続く絶縁層形成及び固定工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、収容穴部９０内にセラミックキャパシタ１０１を収容する（図１２参照）。このとき、収容穴部９０のコア裏面１３側開口は、剥離可能な粘着テープ２１０でシールされている。この粘着テープ２１０は、支持台（図示略）によって支持されている。かかる粘着テープ２１０の粘着面には、セラミックキャパシタ１０１が貼り付けられて仮固定されている。
【００４９】
その後、コア主面１２及びキャパシタ主面１０２に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、最下樹脂絶縁層３３を形成する。併せて、最下樹脂絶縁層３３の一部である樹脂充填部３３ａにより、収容穴部９０の内面とセラミックキャパシタ１０１の側面との隙間を埋める（図１３参照）。その後、加熱処理を行うと、最下樹脂絶縁層３３及び樹脂充填部３３ａが硬化して、セラミックキャパシタ１０１がコア基板１１に固定される。そして、この時点で、粘着テープ２１０を剥離する。
【００５０】
次に、コア裏面１３及びキャパシタ裏面１０３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、最上樹脂絶縁層３４を形成する（図１４参照）。続く開口部形成工程では、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、上面側接続パターン６１及び裏面側接続パターン６２が形成されるべき位置にそれぞれ開口部２２１，２２２を形成する（図１５参照）。具体的には、最下樹脂絶縁層３３において上記隙間の直上位置を全体的に除去して開口部２２１を形成し、前記コア基板主面側電源パターン５１及び前記上面側電源用電極１１１の一部を露出させる。なお、コア基板主面側電源パターン５１及び上面側電源用電極１１１の高さが異なる場合、低いほうの上面よりも開口部２２１の底面を低くして両者を露出させる。同様に、最上樹脂絶縁層３４において上記隙間の直下位置を全体的に除去して開口部２２２を形成し、前記コア基板裏面側グランドパターン５２及び前記裏面側グランド用電極１２２の一部を露出させる。なお、コア基板裏面側グランドパターン５２及び裏面側グランド用電極１２２の高さが異なる場合、高いほうの下面よりも開口部２２２の底面を高くして両者を露出させる。併せて、最下樹脂絶縁層３３においてビア導体４７が形成されるべき位置に、上面側電源用電極１１１及び上面側グランド用電極１１２を露出させるビア穴２２３をそれぞれ形成する。また、最上樹脂絶縁層３４においてビア導体４７が形成されるべき位置に、裏面側電源用電極１２１及び裏面側グランド用電極１２２を露出させるビア穴２２４をそれぞれ形成する。
【００５１】
さらに、ドリル機を用いて孔あけ加工を行い、コア基板１１及び樹脂絶縁層３３，３４を貫通する貫通孔２３１を所定位置にあらかじめ形成しておく（図１６参照）。そして、主面側接続導体形成工程及び裏面側接続導体形成工程を実施する（図１７参照）。具体的には、最下樹脂絶縁層３３、最上樹脂絶縁層３４、開口部２２１，２２２の内面、及び、貫通孔２３１の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、開口部２２１内に上面側接続パターン６１が形成されるとともに、開口部２２２内に裏面側接続パターン６２が形成され、最下樹脂絶縁層３３上及び最上樹脂絶縁層３４上に導体層４２がパターン形成される。これと同時に、貫通孔２３１内にスルーホール導体１６が形成されるとともに、各ビア穴２２３，２２４の内部にビア導体４７が形成される。その結果、コア基板主面側電源パターン５１及び上面側電源用電極１１１が上面側接続パターン６１によって接続され、コア基板裏面側グランドパターン５２及び裏面側グランド用電極１２２が裏面側接続パターン６２によって接続される。
【００５２】
主面側接続導体形成工程及び裏面側接続導体形成工程の後、穴埋め工程を実施する。具体的には、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する（図１８参照）。
【００５３】
次に、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、従来周知の手法に基づいて最下樹脂絶縁層３３の上に第１ビルドアップ層３１を形成するとともに、最上樹脂絶縁層３４の上に第２ビルドアップ層３２を形成する。具体的には、樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置に盲孔２５１，２５２を有する樹脂絶縁層３５，３６を形成する（図１８参照）。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔２５１，２５２の内部にビア導体４３を形成するとともに、樹脂絶縁層３５上に端子パッド４４を形成し、樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。
【００５４】
次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる配線基板１０が完成する。
【００５５】
従って、本実施形態によれば以下の効果を得ることができる。
【００５６】
（１）本実施形態の配線基板１０によれば、コア基板主面側電源パターン５１と上面側電源用電極１１１とが上面側接続パターン６１で接続されることにより、コア基板主面側電源パターン５１、上面側接続パターン６１、上面側電源用電極１１１及び第１配線積層部を通ってＩＣチップ２１に接続する電気経路（第１電源経路）が形成される。その結果、ＩＣチップ２１に接続される電気経路の数が増えるため、配線基板１０内の低抵抗化が図られて電圧降下が小さくなる。ゆえに、ＩＣチップ２１に確実に電源を供給できるため、ＩＣチップ２１を十分に動作させることができ、ＩＣチップ２１の誤動作を防止できる。よって、電気的特性や信頼性等に優れた配線基板１０を得ることができる。
【００５７】
（２）本実施形態の樹脂充填部は、最下樹脂絶縁層３３の一部を構成する樹脂充填部３３ａであるため、樹脂充填部の形成に際して最下樹脂絶縁層３３とは別の材料を準備しなくても済む。よって、配線基板１０の製造に必要な材料が少なくなるため、配線基板１０の低コスト化を図ることが可能となる。
【００５８】
（３）ところで、ＩＣチップ２１への電源供給を、スルーホール導体１６、ビア導体４７、導体層４２、ビア導体４３及び端子パッド４４を介してＩＣチップ２１に接続する経路によって行うことが考えられる。しかし、導体層４２は薄く抵抗が大きいため、電源供給を行う際の電圧降下が大きく、ＩＣチップ２１への十分な電源供給が困難である。
【００５９】
一方、本実施形態では、ＩＣチップ２１への電源供給として、コア基板主面側電源パターン５１を通る経路（第１電源経路）を形成している。このコア基板主面側電源パターン５１は、ビルドアップ層３１，３２を構成する導体層４２よりも厚く形成されているため、コア基板主面側電源パターン５１の抵抗が小さく、電源供給を行う際の電圧降下も小さい。これにより、コア基板主面側電源パターン５１に大電流を流すことができるため、ＩＣチップ２１への十分な電源供給が可能となる。
【００６０】
（４）本実施形態のＩＣチップ２１はセラミックキャパシタ１０１の真上に配置される。これにより、ＩＣチップ２１とセラミックキャパシタ１０１とを電気的に接続する導通経路が最短となる。ゆえに、ＩＣチップ２１に対する電源供給をスムーズに行うことができる。また、ＩＣチップ２１とセラミックキャパシタ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
［第２実施形態］
【００６１】
以下、本発明の配線基板を具体化した第２実施形態を図面に基づき詳細に説明する。
【００６２】
図１９，図２０に示されるように、本実施形態の配線基板１０Ａは、樹脂充填部が最下樹脂絶縁層３３の一部を構成する樹脂充填部３３ａとは別の樹脂充填部９２である点が前記第１実施形態と異なる。樹脂充填部９２は、高分子材料（本実施形態ではエポキシ等の熱硬化性樹脂）からなっている。従って、本実施形態の配線基板１０Ａの製造方法についても、前記第１実施形態とは異なっている。
【００６３】
即ち、本実施形態では、セラミックキャパシタ１０１が仮固定された時点で、コア基板１１のコア主面１２及びセラミックキャパシタ１０１のキャパシタ主面１０２に最下樹脂絶縁層３３を形成せずに、樹脂充填部９２を充填している（図１９参照）。具体的には、収容穴部９０の内面とセラミックキャパシタ１０１の側面との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填部９２（株式会社ナミックス製  アンダフィル材）を充填する。このとき、樹脂充填部９２は、主面側配線被形成部９３がコア主面１２及びキャパシタ主面１０２と同じ高さになるまで充填される。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックキャパシタ１０１が収容穴部９０内に固定される。
【００６４】
次に、絶縁層形成工程を実施し、コア主面１２、キャパシタ主面１０２及び樹脂充填部９２の上に最下樹脂絶縁層３３を形成する（図１９参照）。さらに、最下樹脂絶縁層３３に対する開口部形成工程を行い、開口部２２１及びビア穴２２３を形成する（図２０参照）。そして、この時点で、粘着テープ２１０を剥離し、コア基板１１のコア裏面１３及びセラミックキャパシタ１０１のキャパシタ裏面１０３に最上樹脂絶縁層３４を形成する。
【００６５】
従って、本実施形態では、樹脂充填部９２が最下樹脂絶縁層３３とは別のものであるため、樹脂充填部９２をセラミックキャパシタ１０１の固定に最適な材料によって形成できる。ゆえに、セラミックキャパシタ１０１が強固に固定されるため、樹脂充填部９２の上に形成される上面側接続パターン６１の接続信頼性が向上する。
【００６６】
なお、本実施形態を以下のように変更してもよい。
【００６７】
・上記第２実施形態では、樹脂充填部９２の充填及び最下樹脂絶縁層３３の形成が終了した後で、最下樹脂絶縁層３３に開口部２２１を形成して上面側接続パターン６１を形成していた。しかし、樹脂充填部９２の充填が終了した時点（図２１参照）で、主面側配線被形成部９３の上（コア基板主面側電源パターン５１と上面側電源用電極１１１との間）に上面側接続パターン６１を形成し（図２２参照）、その後に最下樹脂絶縁層３３を形成するようにしてもよい。この場合、上面側接続パターン６１は、平板状をなし、コア基板主面側電源パターン５１及び上面側電源用電極１１１と同じ厚さとなる。即ち、上面側接続パターン６１の一端は、コア基板主面側電源パターン５１の側面５３のみに接合し、上面側接続パターン６１の他端は、上面側電源用電極１１１の側面のみに接合する。
【００６８】
・上記実施形態の収容穴部９０は、コア基板１１のコア主面１２側及びコア裏面１３側の両方にて開口する貫通穴部であったが、図２３に示す別の実施形態の配線基板１０Ｂのように、コア主面１２のみにて開口する非貫通穴部であってもよい。
【００６９】
・上記第１実施形態では、収容穴部９０の内面とセラミックキャパシタ１０１の側面との隙間は、最下樹脂絶縁層３３の一部を構成する樹脂充填部３３ａのみによって充填されていた。しかし、図２４に示す別の実施形態の配線基板１０Ｃのように、上記隙間は、最下樹脂絶縁層３３の一部を構成する樹脂充填部３３ａと、最上樹脂絶縁層３４の一部を構成する樹脂充填部３３ｂとによって充填されていてもよい。
【００７０】
この場合、セラミックキャパシタ１０１を仮固定した状態で、コア基板１１のコア主面１２及びセラミックキャパシタ１０１のキャパシタ主面１０２に最下樹脂絶縁層３３を形成するとともに、樹脂充填部３３ａにより、収容穴部９０の内面とセラミックキャパシタ１０１の側面との隙間の上半分を埋める（図２５参照）。そして、この時点で、粘着テープ２１０を剥離する。次に、コア基板１１のコア裏面１３及びセラミックキャパシタ１０１のキャパシタ裏面１０３に最上樹脂絶縁層３４を形成するとともに、樹脂充填部３３ｂによって上記隙間の下半分を埋める（図２６参照）。
【００７１】
・上記実施形態では、上面側接続パターン６１及び裏面側接続パターン６２が形成されるべき位置にそれぞれ開口部２２１，２２２を形成するにあたり、樹脂絶縁層３３，３４において、収容穴部９０の内面とセラミックキャパシタ１０１の側面との隙間の直上位置及び直下位置を全体的に除去していた。しかし、開口部２２１，２２２を形成するにあたり、樹脂絶縁層３３，３４において上記隙間の直上位置及び直下位置を部分的に除去するようにしてもよい。即ち、直上位置及び直下位置の少なくとも一部を除去すれば、上面側接続パターン６１及び裏面側接続パターン６２の形成が可能となる。
【００７２】
・上記実施形態の上面側接続パターン６１及び裏面側接続パターン６２は、上面（または下面）が平坦になっていた。しかし、図２７，図３４に示されるように、上面側接続パターン６１及び裏面側接続パターン６２は、凹部６３ができる導体であってもよい。また、図２７に示される配線基板１０Ｄのように、各凹部６３は、スルーホール導体１６の空洞部を穴埋めする絶縁樹脂材料（閉塞体１７）と同じ絶縁材料で穴埋めされ、その上面が平坦化されていてもよい。このようにすれば、上面側接続パターン６１及び裏面側接続パターン６２の上面に導体層６４の形成が可能となり、配線積層部における配線の自由度が向上する。
【００７３】
・上記実施形態の上面側接続パターン６１は、セラミックキャパシタ１０１の有する各辺に１つずつ配置されていたが、図２８に示されるように、セラミックキャパシタ１０１の有する互いに平行な一対の辺に複数ずつ（図２８では２つずつ）配置されていてもよい。このようにすれば、上面側電源用電極１１１及び上面側グランド用電極１１２の両方を、互いに平行に配置された帯状パターンとすることができる。
【００７４】
・上記実施形態の上面側接続パターン６１は、セラミックキャパシタ１０１の有する各辺に１つずつ配置されていたが、図２９に示されるように、セラミックキャパシタ１０１Ａの有する各辺に複数ずつ（図２９では２つずつ）配置されていてもよい。
【００７５】
・上記実施形態の上面側接続パターン６１は帯状パターンであったが、図３０に示されるセラミックキャパシタ１０１Ｂのように、上面側接続パターン６１は、主面側配線被形成部９３の全域を覆うように配置された矩形枠状パターンであってもよい。
【００７６】
・上記実施形態において、上面側電源用電極１１１及び裏面側電源用電極１２１の外周縁は、セラミックキャパシタ１０１のキャパシタ主面１０２及びキャパシタ裏面１０３の外周縁よりも内側に位置していたが、図３１，図３４，図３５に示されるセラミックキャパシタ１０１Ｃのように、キャパシタ主面１０２及びキャパシタ裏面１０３の外周縁と同じ位置にあってもよい。即ち、上面側電源用電極１１１及び裏面側電源用電極１２１の外周面とセラミックキャパシタ１０１の側面とが面一になっていてもよい。
【００７７】
・図３２，図３３に示されるように、上面側接続パターン６１を平板状とし、上面側接続パターン６１の上（開口部２２１の上部）を樹脂絶縁部２４１によって埋めてもよい。また、この場合、上面側接続パターン６１と導体層４２とを、樹脂絶縁部２４１に形成されたビア導体２４２を介して電気的に接続してもよい（図３３参照）。
【００７８】
・図３４，図３５に示されるように、上面側電源用電極１１１及び裏面側電源用電極１２１の外周縁を、キャパシタ主面１０２及びキャパシタ裏面１０３の外周縁と同じ位置にするとともに、コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２の内周縁を、収容穴部９０の開口縁と同じ位置にしてもよい。即ち、上面側電源用電極１１１及び裏面側電源用電極１２１の外周面とセラミックキャパシタ１０１の側面とを面一にするとともに、コア基板主面側電源パターン５１及びコア基板裏面側グランドパターン５２の内周面と収容穴部９０の内面とを面一にしてもよい。また、この場合、上面側接続パターン６１及び裏面側接続パターン６２は、凹部６３ができる導体であってもよいし（図３４参照）、凹部６３ができずに上面（または下面）が平坦になる導体であってもよい（図３５参照）。
【００７９】
・図３６に示されるように、上面側電源用電極１１１及び上面側グランド用電極１１２がキャパシタ主面１０２上にて平行に延びる帯状パターンである場合、その帯状パターンの延びている先に位置する主面側配線被形成部９３をまたぐような状態でその上に上面側接続パターン６１を形成することがよい。別の言い方をすると、４つの辺を有する平面視矩形状のセラミックキャパシタ１０１Ｄにおいて、その帯状パターンの延びている先に位置する辺に上面側接続パターン６１を形成することがよい。この構成であると、上面側接続パターン６１から電極１１１，１１２を経由してキャパシタ主面１０２の中心部に到る通電経路が直線的となるため、配線距離が短くなり、電気的性能の向上が達成されやすくなる。
【００８０】
・図３６に示されるように、例えば、コア基板１１のコア主面１２上において、電源及びグランドパターン形成エリアＡ１と、信号線パターン形成エリアＡ２とが区分けされている場合、電源及びグランドパターン形成エリアＡ１に隣接している主面側配線被形成部９３をまたぐような状態でその上に上面側接続パターン６１を形成することがよい。別の言い方をすると、４つの辺を有する矩形状のセラミックキャパシタ１０１Ｄにおいて、電源及びグランドパターン形成エリアＡ１に面している辺に上面側接続パターン６１を形成することがよい。この構成であると、コア基板主面側電源パターン５１等→上面側接続パターン６１→電極１１１，１１２という経路が短くなり、電気的性能の向上が達成されやすくなる。
【００８１】
・上記実施形態のセラミックキャパシタ１０１は平面視正方形状であったが、一対の長辺及び一対の短辺を有する平面視長方形状にしてもよい。この場合、長辺の位置にある主面側配線被形成部９３をまたぐような状態でその上に上面側接続パターン６１を形成することがよい。この構成であると、短辺に対応して上面側接続パターン６１を形成したときに比べて配線距離が短くなるため、電気的性能の向上が達成されやすくなる。
【００８２】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００８３】
（１）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体の端部に接続するキャパシタ主面側電極を有するビアアレイタイプのキャパシタと、前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有する配線積層部とを備え、前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記キャパシタ主面側電極とを接続する主面側接続導体が配置されていることを特徴とする配線基板。
【００８４】
（２）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体の端部に接続するキャパシタ主面側電極を有するセラミックキャパシタと、前記収容穴部に収容された前記セラミックキャパシタと前記コア基板との隙間を埋めて前記セラミックキャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有する配線積層部とを備え、前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記キャパシタ主面側電極とを接続する主面側接続導体が配置されていることを特徴とする配線基板。
【００８５】
（３）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体の端部に接続するキャパシタ主面側電極を有するキャパシタと、前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有する配線積層部とを備え、前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記キャパシタ主面側電極とを接続する主面側接続導体が配置されており、前記コア主面及び前記コア裏面を貫通するように形成された複数のスルーホール導体、前記コア基板主面側導体、及び、前記主面側接続導体を通って前記キャパシタ主面側電極に接続する第１電源経路と、前記複数のビア導体を通って前記キャパシタ主面側電極に接続する第２電源経路とを備えることを特徴とする配線基板。
【００８６】
（４）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体の端部に接続するキャパシタ主面側電極を有するキャパシタと、前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有するビルドアップ層とを備え、前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記キャパシタ主面側電極とを接続する主面側接続導体が配置されていることを特徴とする配線基板。
【００８７】
（５）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部が形成され、前記コア主面上にコア基板主面側導体が配置されたコア基板と、キャパシタ主面及びキャパシタ裏面を有し、前記キャパシタ主面に端部が位置する複数のビア導体を有し、前記複数のビア導体に接続するとともに誘電体層を介して積層配置された複数の内部電極層を有し、前記キャパシタ主面上に配置され前記複数のビア導体の端部に接続するキャパシタ主面側電極を有するキャパシタと、前記収容穴部に収容された前記キャパシタと前記コア基板との隙間を埋めて前記キャパシタを前記コア基板に固定する樹脂充填部と、層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面上に積層した構造を有する配線積層部とを備え、前記樹脂充填部は前記コア主面及び前記キャパシタ主面側に位置する主面側配線被形成部を有し、その主面側配線被形成部上には前記コア基板主面側導体と前記キャパシタ主面側電極とを接続する主面側接続導体が配置されており、前記主面側接続導体は銅めっき層であることを特徴とする配線基板。
【００８８】
（６）上記（１）乃至（５）のいずれか１項において、前記キャパシタは平面視で略矩形状であり、前記キャパシタ主面側電極は前記キャパシタ主面上にて平行に延びる帯状パターンであり、前記主面側接続導体は前記キャパシタの有する各辺のうち、その帯状パターンの延びている先に位置する辺に配置されていることを特徴とする配線基板。
【００８９】
（７）上記（１）乃至（６）のいずれか１項において、前記コア基板の前記コア主面上において電源及びグランドパターン形成エリアと信号線パターン形成エリアとが区分けされ、前記キャパシタは平面視で略矩形状であり、前記主面側接続導体は、前記キャパシタの有する各辺のうち前記電源及びグランドパターン形成エリアに隣接している辺に形成されていることを特徴とする配線基板。
【００９０】
（８）上記（１）乃至（７）のいずれか１項において、前記キャパシタが一対の長辺及び一対の短辺を有する平面視長方形状であり、前記主面側接続導体は前記長辺に形成されていることを特徴とする配線基板。
【図面の簡単な説明】
【００９１】
【図１】本発明を具体化した第１実施形態の配線基板を示す概略断面図。
【図２】同じく、コア基板、セラミックキャパシタ及び上面側接続パターンなどの関係を示す概略平面図。
【図３】同じく、上面側接続パターンによる接続を説明するための要部断面図。
【図４】同じく、セラミックキャパシタを示す概略断面図。
【図５】同じく、セラミックキャパシタの上面を示す概略平面図。
【図６】同じく、セラミックキャパシタの下面を示す概略平面図。
【図７】同じく、配線基板の製造方法の説明図。
【図８】同じく、配線基板の製造方法の説明図。
【図９】同じく、配線基板の製造方法の説明図。
【図１０】同じく、配線基板の製造方法の説明図。
【図１１】同じく、配線基板の製造方法の説明図。
【図１２】同じく、配線基板の製造方法の説明図。
【図１３】同じく、配線基板の製造方法の説明図。
【図１４】同じく、配線基板の製造方法の説明図。
【図１５】同じく、配線基板の製造方法の説明図。
【図１６】同じく、配線基板の製造方法の説明図。
【図１７】同じく、配線基板の製造方法の説明図。
【図１８】同じく、配線基板の製造方法の説明図。
【図１９】第２実施形態における配線基板の製造方法の説明図。
【図２０】同じく、配線基板の製造方法の説明図。
【図２１】他の実施形態における配線基板の製造方法の説明図。
【図２２】他の実施形態における配線基板の製造方法の説明図。
【図２３】他の実施形態の配線基板を示す概略断面図。
【図２４】他の実施形態の配線基板を示す概略断面図。
【図２５】他の実施形態における配線基板の製造方法の説明図。
【図２６】他の実施形態における配線基板の製造方法の説明図。
【図２７】他の実施形態の配線基板を示す概略断面図。
【図２８】他の実施形態におけるコア基板、セラミックキャパシタ及び上面側接続パターンなどの関係を示す概略平面図。
【図２９】他の実施形態におけるコア基板、セラミックキャパシタ及び上面側接続パターンなどの関係を示す概略平面図。
【図３０】他の実施形態におけるコア基板、セラミックキャパシタ及び上面側接続パターンなどの関係を示す概略平面図。
【図３１】他の実施形態におけるコア基板、セラミックキャパシタ及び上面側接続パターンなどの関係を示す概略平面図。
【図３２】他の実施形態における上面側接続パターンによる接続を説明するための要部断面図。
【図３３】他の実施形態における上面側接続パターンによる接続を説明するための要部断面図。
【図３４】他の実施形態における上面側接続パターンによる接続を説明するための要部断面図。
【図３５】他の実施形態における上面側接続パターンによる接続を説明するための要部断面図。
【図３６】他の実施形態における上面側接続パターンによる接続を説明するための要部平面図。
【符号の説明】
【００９２】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
１６…スルーホール導体
２１…半導体集積回路素子としてのＩＣチップ
３１…配線積層部及び第１配線積層部を構成する第１ビルドアップ層
３２…第２配線積層部を構成する第２ビルドアップ層
３３…配線積層部及び第１配線積層部を構成する最下樹脂絶縁層
３３ａ，９２…樹脂充填部
３４…第２配線積層部を構成する最上樹脂絶縁層
３５，３６…層間絶縁層としての樹脂絶縁層
３９…配線積層部の表面
４２…導体層
５１…コア基板主面側導体としてのコア基板主面側電源パターン
５２…コア基板裏面側導体としてのコア基板裏面側グランドパターン
５３…コア基板主面側導体の側面
５４…コア基板主面側導体の上面
６１…主面側接続導体としての上面側接続パターン
６２…裏面側接続導体としての裏面側接続パターン
６３…凹部
９０…収容穴部
９３…主面側配線被形成部
９４…裏面側配線被形成部
１０１，１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ…キャパシタとしてのセラミックキャパシタ
１０２…キャパシタ主面
１０３…キャパシタ裏面
１０５…誘電体層としてのセラミック誘電体層
１１１…キャパシタ主面側電極及び第１キャパシタ主面側電極としての上面側電源用電極
１１２…キャパシタ主面側電極及び第２キャパシタ主面側電極としての上面側グランド用電極
１２１…キャパシタ裏面側電極及び第１キャパシタ裏面側電極としての裏面側電源用電極
１２２…キャパシタ裏面側電極及び第２キャパシタ裏面側電極としての裏面側グランド用電極
１３１…ビア導体としての電源用ビア導体
１３２…ビア導体としてのグランド用ビア導体
１４１…内部電極層としての第１内部電極層
１４２…内部電極層としての第２内部電極層
Ｔ１…（キャパシタ主面側）端部
Ｔ２…（キャパシタ裏面側）端部
【図１】
2007318089.tif 000003
【図２】
2007318089.tif 000004
【図３】
2007318089.tif 000005
【図４】
2007318089.tif 000006
【図５】
2007318089.tif 000007
【図６】
2007318089.tif 000008
【図７】
2007318089.tif 000009
【図８】
2007318089.tif 000010
【図９】
2007318089.tif 000011
【図１０】
2007318089.tif 000012
【図１１】
2007318089.tif 000013
【図１２】
2007318089.tif 000014
【図１３】
2007318089.tif 000015
【図１４】
2007318089.tif 000016
【図１５】
2007318089.tif 000017
【図１６】
2007318089.tif 000018
【図１７】
2007318089.tif 000019
【図１８】
2007318089.tif 000020
【図１９】
2007318089.tif 000021
【図２０】
2007318089.tif 000022
【図２１】
2007318089.tif 000023
【図２２】
2007318089.tif 000024
【図２３】
2007318089.tif 000025
【図２４】
2007318089.tif 000026
【図２５】
2007318089.tif 000027
【図２６】
2007318089.tif 000028
【図２７】
2007318089.tif 000029
【図２８】
2007318089.tif 000030
【図２９】
2007318089.tif 000031
【図３０】
2007318089.tif 000032
【図３１】
2007318089.tif 000033
【図３２】
2007318089.tif 000034
【図３３】
2007318089.tif 000035
【図３４】
2007318089.tif 000036
【図３５】
2007318089.tif 000037
【図３６】
2007318089.tif 000038