(57)【要約】【課題】構造的欠陥を生じにくく、導電膜の側壁面の垂直性が良好で、しかも、導電膜間の導通をとるスルーホールを、安定的に、簡単、かつ、確実に形成できる構造を持つセラミック電子部品及びその製造方法を提供する。【解決手段】機能層21〜26はセラミック基体１の厚み方向に連続し、かつ、一体化されている。機能層21〜26の少なくとも１層は、セラミック基体１の内部に埋設された導電膜３を含む。導電膜３は、断面矩形状であって、厚み方向の両面が、隣接する機能層の層境界上に位置する。このセラミック電子部品は、フォトリソグラフィ工程を通して得られた導電膜の表面に、レジストマスクを付着させ、次に、レジストマスク表面及び支持体の一面を連続して覆うように、セラミックペーストを塗布してセラミック塗膜を形成し、次に、セラミック塗膜を乾燥させ、次に、レジストマスクを、剥離液を用いて、その上に付着されたセラミック塗膜とともに除去する工程を経て製造される。【選択図】図１
2007318039.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基体と、複数の機能層とを含むセラミック電子部品であって、
前記複数の機能層は、前記セラミック基体の厚み方向に連続し、かつ、一体化されており、
前記複数の機能層の少なくとも１層は、前記セラミック基体の内部に埋設された導電膜を含み、前記導電膜は、断面矩形状であって、厚み方向の両面が、隣接する機能層の層境界上に位置する、
セラミック電子部品。
【請求項２】
請求項１に記載されたセラミック電子部品であって、コンデンサ、インダクタ、フィルタ、レゾネータもしくはそれらの複合部又はＩＣパッケージであるセラミック電子部品。
【請求項３】
セラミック電子部品の製造方法であって、
支持体の一面上に形成されたフォトレジスト膜の開口パターン内に導電膜を形成し、
次に、前記フォトレジスト膜を除去した後、残された前記導電膜の表面に、レジストマスクを付着させ、
次に、前記レジストマスク表面及び前記支持体の一面を連続して覆うように、セラミックペーストを塗布してセラミック塗膜を形成し、
次に、前記セラミック塗膜を乾燥させ、
次に、前記レジストマスクを、剥離液を用いて、その上に付着されたセラミック塗膜とともに除去する、
工程を含むセラミック電子部品の製造方法。
【請求項４】
請求項３に記載されたセラミック電子部品の製造方法であって、前記レジストマスクは、転写、塗布又はディップの方法によって形成する、セラミック電子部品の製造方法。
【請求項５】
請求項３に記載されたセラミック電子部品の製造方法であって、前記導電膜の表面に、レジストマスクを付着させるに当たり、前記導電膜の表面及び前記支持体の一面を連続して覆う第２のフォトレジスト膜を形成し、
次に、前記第２のフォトレジスト膜に対してフォトリソグラフィ工程を実行することにより、前記導電膜の表面に、前記第２のフォトレジスト膜によるレジストマスクを形成する、
工程を含むセラミック電子部品の製造方法。
【請求項６】
請求項５に記載されたセラミック電子部品の製造方法であって、前記フォトリソグラフィ工程は、前記第２のフォトレジスト膜の表面側にマスクを配置し、前記マスクを通して前記第２のフォトレジスト膜を露光する工程を含むセラミック電子部品の製造方法。
【請求項７】
請求項５に記載されたセラミック電子部品の製造方法であって、
前記支持体は、透光性材料で構成し、
前記フォトリソグラフィ工程は、前記導電膜をマスクとし、前記支持体側から前記第２のフォトレジスト膜を露光する、
工程を含むセラミック電子部品の製造方法。
【請求項８】
請求項１乃至７の何れかに記載されたセラミック電子部品の製造方法であって、
前記レジストマスクを、その上に付着されたセラミック塗膜とともに除去した後、前記導電膜及び前記セラミック塗膜を含むセラミックグリーンシートを、前記支持体から剥離し、
こうして得られた複数枚のグリーンシートを積層し、更に焼成する、
工程を含むセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びその製造方法に関する。更に詳しくは、新規な導電膜構造を有するコンデンサ、インダクタ、フィルタ、レゾネータもしくはそれらの複合部又はＩＣパッケージ等及びそれらの製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサ等のセラミック電子部品を製造する場合、従来は、例えば、特許文献１〜３に記載されているように、可撓性支持体の一面上に、ドクターブレード等を用いて、セラミック塗膜を均一厚みとなるように塗布し、乾燥させる。次に、セラミック塗膜を乾燥させた後、その一面上に、スクリーン印刷によって導電ペースト（電極ペースト）を印刷し、導電パターンを形成する。このようにして得られたグリーンシートの複数枚を積層し、圧着し、更に、個品化する切断工程を経た後、焼成する。焼成後は、外部との接続部分となる端子電極を付与する工程等が実行される。
【０００３】
上述した従来技術の問題点は、積層数が増加するほどに、導電膜のある部分とない部分との厚み差が集積されてゆき、集積された厚み差に起因する構造的欠陥、例えばデラミネーションやクラックなどを生じ易くなること、スクリーン印刷に付随する宿命的な問題として、導電ペーストが端縁でだれるため、高周波特性が悪くなること、異なる積層膜に形成された導電膜の間の導通をとるスルーホールを、レーザや金型パンチなどを用いて形成する必要があり、工程が複雑化することなどである。
【特許文献１】特開平１０−０３２１４１号公報
【特許文献２】特開平５−１５９９６６号公報
【特許文献３】特開２００５−７２４５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、デラミネーションやクラックなどの構造的欠陥を生じにくい導電膜構造を持つセラミック電子部品、及び、その製造方法を提供することである。
【０００５】
本発明のもう一つの課題は、導電膜の側壁面の垂直性が良好で、高周波特性の良好なセラミック電子部品、及び、その製造方法を提供することである。
【０００６】
本発明の更にもう一つの課題は、導電膜間の導通をとるスルーホールを、安定的に、簡単、かつ、確実に形成できる構造を持つセラミック電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明に係るセラミック電子部品は、セラミック基体と、複数の機能層とを含む。前記複数の機能層は、前記セラミック基体の厚み方向に連続し、かつ、一体化されている。前記複数の機能層の少なくとも１層は、前記セラミック基体の内部に埋設された導電膜を含み、前記導電膜は、断面矩形状であって、厚み方向の両面が、隣接する機能層の層境界上に位置する。
【０００８】
上述したように、本発明に係るセラミック電子部品は、複数の機能層を含み、複数の機能層は、セラミック基体の厚み方向に連続し、かつ、一体化されており、複数の機能層の少なくとも１層は、セラミック基体の内部に埋設された導電膜を含むから、導電膜構造（内部導電膜構造）を持つセラミック電子部品、例えば、チップコンデンサ、チップインダクタ、チップフィルタ、チップレゾネータ、又はそれらの複合部品等の各種のセラミック電子部品、及びＩＣパッケージなどへ応用することができる。
【０００９】
導電膜は、断面矩形状であるから、導電膜は、側面が、厚み減少を伴わない垂直性の良好な壁面となる。このため、高周波特性の良好なセラミック電子部品を得ることができる。
【００１０】
また、導電膜は、厚み方向の両面が、隣接する機能層の層境界上に位置するから、導電膜の厚みが機能層の厚みと一致する平坦な平面シートを観念することができる。従って、複数枚のシートを積層する一般的な製造方法を想定した場合、各シートを平坦な平面で重ねることができることになるから、導電膜厚みによる段差の発生を回避することができる。従って、数百層にも及ぶセラミック電子部品を製造する際にも、導電膜厚み差に起因するデラミネーション、クラックなどの構造的欠陥を生じないことになる。
【００１１】
更に、導電膜は、厚み方向の両面が、隣接する機能層の層境界上に位置するから、導電膜を、スルーホールとして、そのまま用いることができる。従って、スルーホールを、レーザや金型パンチなどを用いて形成していた従来技術と異なって、スルーホールを、安定的に、簡単、かつ、確実に形成できる。
【００１２】
上述した本発明に係るセラミック電子部品を製造するにあたっては、まず、支持体の一面上に形成されたフォトレジスト膜の開口パターン内に導電膜を形成する。次に、前記フォトレジスト膜を除去した後、残された前記導電膜の表面に、レジストマスクを付着させる。次に、前記レジストマスクの表面及び前記支持体の一面を連続して覆うように、セラミックペーストを塗布してセラミック塗膜を形成する。次に、前記セラミック塗膜を乾燥させる。次に、前記レジストマスクを、剥離液を用いて、その上に付着されたセラミック塗膜とともに除去する。
【００１３】
上述したように、本発明に係る製造方法では、まず、支持体の一面上に形成されたフォトレジスト膜の開口パターン内に導電膜を形成する。これにより、垂直性の良好な断面矩形の導電膜が形成される。
【００１４】
セラミック塗膜は、フォトレジスト膜を除去した後に形成する。このプロセス順序によれば、フォトレジスト膜を除去するステップでは、その処理液（一般にはアルカリ性）によるダメージを受ける可能性のあるセラミック塗膜は、未だ存在しない。処理液のダメージを受けにくい導電膜が存在するだけである。従って、フォトレジスト膜を除去するプロセスにおいて、パターン崩れが生じるのを回避することができる。これにより、垂直性の良好な断面矩形の導電膜が形成される。
【００１５】
次に問題となるのは、導電膜の膜厚差に起因する構造的欠陥をいかにして解決するかである。導電膜の膜厚差を生じさせないようにするためには、セラミック塗膜の膜厚を、導電膜の膜厚と一致させ、セラミック塗膜と導電膜の共存する面を、平坦な平面としなければならない。しかし、セラミック塗膜の形成に当たって、量産性を考慮し、連続コーティング法、例えばドクターブレード法を採用することを前提とした場合、セラミックペーストを、導電膜の表面に塗布することなしに、導電膜の厚みと一致させて、支持体の表面にのみ塗布することは、至難の技である。仮にそのようなことができたとしても、セラミック塗膜が乾燥すると、セラミック塗膜の表面が、その乾燥収縮に伴う膜減りにより、導電膜の表面よりも落ち込んでしまうから、セラミック塗膜の表面を導電膜の表面と一致させることができない。セラミック塗膜の乾燥収縮を考慮して、セラミック塗膜の厚みを厚くしたとしたら、連続コーティング法を採用する限り、導電膜の表面にもセラミック塗膜が付着してしまうのを回避することができない。導電膜の表面にセラミック塗膜が付着したのでは、導電膜の本来的機能を喪失してしまう。
【００１６】
上述した問題点を解決する手段として、本発明では、導電膜の表面に、レジストマスクを付着させ、次に、前記レジストマスクの表面及び前記支持体の一面を連続して覆うように、セラミックペーストを塗布してセラミック塗膜を形成する。このステップでは、レジストマスクの表面に形成されたセラミック塗膜の表面が、支持体の一面に形成されたセラミック塗膜の表面よりも高い位置にある。
【００１７】
次に、前記セラミック塗膜を乾燥させる。この乾燥工程において、セラミック塗膜が収縮する。セラミック塗膜のうち、支持体上のセラミック塗膜は、導電膜の上にあるセラミック塗膜よりも厚く、量も多いから、その嵩が、大きく目減りする。目減りの量は、セラミック塗膜を構成するセラミックペーストの粘度や、組成などを適切に選択することによって制御し得るから、乾燥処理によって、支持体上のセラミック塗膜の表面を、導電膜の表面と、実質的に同一高さ位置に一致させ、セラミック塗膜と導電膜の共存する面を、平坦な平面とすることができる。
【００１８】
この後、前記レジストマスクを、剥離液を用いて、その上に付着されたセラミック塗膜とともに除去する。これにより、量産性に富む連続コーティング法、例えばドクターブレード法を採用したにも関わらず、セラミック塗膜の厚みと、導電膜の厚みと一致させ、たシートを得ることができる。
【００１９】
導電膜の表面に付着されるレジストマスクは、たとえば、転写、塗布又はディップの方法によって形成することができる。別の方法として、フォトレジスト法を用いてもよい。例えば、導電膜の表面及び支持体の一面を連続して覆う第２のフォトレジスト膜を形成し、次に、第２のフォトレジスト膜に対してフォトリソグラフィ工程を実行することにより、導電膜の表面に、第２のフォトレジスト膜によるレジストマスクを形成する。
【００２０】
上述したフォトリソグラフィ工程としては、第２のフォトレジスト膜の表面側にマスクを配置し、マスクを通して第２のフォトレジスト膜を露光する工程であってもよい。別の方法として、支持体を透光性材料で構成する一方、導電膜をマスクとし、支持体側から第２のフォトレジスト膜を露光するフォトリソグラフィ工程を含んでいてもよい。この場合は、フォトレジストはポジタイプになる。
【００２１】
上述した工程以降の工程は、周知技術に属する。例えば、シートを支持体から剥離し、剥離したシートを積層し、圧着し、切断し、焼成するなどの工程が実行されることになる。具体的には、レジストマスクを、その上に付着されたセラミック塗膜とともに除去した後、導電膜及びセラミック塗膜を含むセラミックグリーンシートを、支持体から剥離し、こうして得られた複数枚のグリーンシートを積層し、更に焼成する。この工程によれば、セラミック塗膜と導電膜とが同時に焼成されることになるが、８５０℃程度で焼結する低温同時焼成セラミック材料（ＬＴＣＣ）を用いれば、この同時焼成が可能になる。
【発明の効果】
【００２２】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（１）デラミネーションやクラックなどの構造的欠陥を生じにくい導電膜構造を持つセラミック電子部品、及び、その製造方法を提供することができる。
（２）導電の外形を決める側壁面の垂直性が良好で、高周波特性の良好なセラミック電子部品、及び、その製造方法を提供することができる。
（３）導電膜間の導通をとるスルーホールを、安定的に、簡単、かつ、確実に形成できる構造を持つセラミック電子部品及びその製造方法を提供することができる。
【００２３】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【発明を実施するための最良の形態】
【００２４】
１．セラミック電子部品
図１は本発明に係るセラミック電子部品の内部構造を模式的に示す断面図である。図示のセラミック電子部品は、コンデンサ、インダクタ、フィルタ、レゾネータもしくはそれらの複合部又はＩＣパッケージ等を含むことができる。図は、これらのセラミック電子部品の内部構造を抽象的に示すもので、実際的な内部構造を表示するものではないことに注意されたい。
【００２５】
図示のセラミック電子部品は、セラミック基体１と、複数の機能層２１〜２６とを含む。セラミック基体１は、焼結体であって、誘電体セラミック材料、フェライトなどの磁性材料又はそれらの複合材料で構成することができる。セラミック基体１を誘電体セラミック材料によって構成する場合は、ＬＴＣＣを用いることができる。
【００２６】
機能層２１〜２６は、セラミック基体１の厚み方向に重ねられ、かつ、焼結により一体化されている。機能層２１〜２６のうち、機能層２１〜２４、２６は、セラミック基体１の内部に埋設された導電膜３１を含んでいる。導電膜３は、断面矩形状であって、厚み方向の両面が、隣接する機能層２１〜２６の層境界Ａ上に位置する。導電膜３の配置位置、パターン、大きさ及び数などは、得ようとするセラミック電子部品によって、変化するもので、図は導電膜３の存在を観念的に示すに過ぎない。導電膜３は、Ｃｕ、Ａｇ、Ｎｉなどを主成分とする。
【００２７】
導電膜３は、異なる機能層２１〜２６間において、導電膜３−３間を電気的に導通させるスルーホールを構成するほか、本来的な機能的導電を構成することもある。機能的導電としては、キャパシタ導電、インダクタ用導体、又は、マイクロストリップラインなどがある。導電膜３は、セラミック基体１の外部に導出するためのリード導体部を含んでいてもよい。
【００２８】
機能層２１〜２６の全てが導電膜３を持たなければならないわけではない。その中のいくつかは、導電膜３を含まないこともありえる。その一例として、図１の例では、導電膜３を持たない機能層２５を示してある。このような機能層２５は、例えば、キャパシタ層として用い得る。
【００２９】
上述したように、本発明に係るセラミック電子部品は、複数の機能層２１〜２６とを含み、複数の機能層２１〜２６は、セラミック基体１の厚み方向に重ねられ、かつ、一体化されており、複数の機能層２１〜２６の少なくとも１層（図示では機能層２１〜２４、２６）は、セラミック基体１の内部に埋設された導電膜３を含むから、導電膜構造（内部導電膜構造）を持つセラミック電子部品、例えば、チップコンデンサ、チップインダクタ、チップフィルタ、チップレゾネータ、又はそれらの複合部品等の各種のセラミック電子部品、及びＩＣパッケージなどへ応用することができる。
【００３０】
導電膜３は断面矩形状であるから、側面が、厚み減少を伴わない垂直性の良好な壁面となる。このため、高周波特性の良好なセラミック電子部品を得ることができる。導電膜を、スクリーン印刷法によって形成した従来のセラミック電子部品では、導体ペーストの流動性のために、導電膜が端縁部で薄くなり、側面垂直性の良好な導電膜を形成することができなかった。
【００３１】
また、導電膜３は、厚み方向の両面が、隣接する機能層２１〜２６の層境界Ａ上に位置するから、導電膜３の厚みが機能層２１〜２６の厚みと一致する。このことは、平坦な平面シートを観念することができることを意味する。従って、複数枚のシートを積層する一般的な製造方法を想定した場合、各シートを平坦な平面で重ねることができることになるから、導電膜厚みによる段差の発生を回避することができる。よって、数百層にも及ぶセラミック電子部品を製造する際にも、導電膜厚み差に起因するデラミネーション、クラックなどの構造的欠陥を生じないことになる。
【００３２】
更に、導電膜３は、厚み方向の両面が、隣接する機能層２１〜２６の層境界Ａ上に位置するから、導電膜３を、導体間導通をとるスルーホールとして、そのまま用いることができる。従って、スルーホールを、レーザや金型パンチなどを用いて形成していた従来技術と異なって、スルーホールを、安定的に、簡単、かつ、確実に形成できる。
【００３３】
２．製造方法
次に、上述した本発明に係るセラミック電子部品を製造する方法について説明する。以下の説明においては、セラミック電子部品の１素子を取り出して、その製造方法を述べるが、実際的な製造プロセスでは、生産効率向上の観点から、多数個の素子を、例えば、格子状に配列して、同時に形成するプロセスを採るべきことを、予めことわっておく。
【００３４】
まず、図２に示すように、支持体４の一面上に、フォトレジスト膜５を形成する。支持体４は、例えば、ポリエチレンテレフタレート（ＰＥＴ）などの可撓性フィルムなどで構成し、フォトレジスト膜５を形成する一面に離型処理を施したものが好ましい。
【００３５】
フォトレジスト膜５は、ネガ、ポジの何れでもよい。実施例では、フォトレジスト膜５をネガタイプのもによって構成した例を示す。フォトレジスト膜５は、支持体４の一面上にフォトレジスト材料を塗布するか、又は、ドライフィルムを用いて構成する。フォトレジスト膜５を形成するに当たっては、塗布法、スクリーン印刷法、スピンコート法、転写法など、各種の層形成手段を採用することができる。
【００３６】
以下の説明では、フォトレジスト膜５を、ドライフィルムによって構成したものとして説明する。ドライフィルムのうちでも、ラミネートタイプのものが使い易い。ラミネートタイプのドライフィルムを用いた場合は、ラミネート層の一部を構成するフィルム層を、支持体４として使用することもできるからである。ドライフィルムとして一般に市販されているのは、アクリル系感光シートである。この他にも、ナイロン系感光シートや、カチオン重合系感光シート等も市販されているので、これらも用いることもできる。
【００３７】
次に、図３に図示するように、フォトレジスト膜５の表面にフォトマスクＭＳＫを当てて露光する。フォトマスクＭＳＫは、得ようとするセラミック電子部品の導体パターンに対応したパターンを有しており、フォトレジスト膜５はそのパターンに従って露光される。上述のようにして露光した後、フォトレジスト膜５に対して現像処理を施すことにより、図４に示すようなマスクパターンに従った開口パターン５１が、フォトレジスト膜５に形成される。上述したように、本発明では、フォトレジスト膜５に対してフォトリソグラフィ工程を実行して、導電膜のためのパターンニングを行うので、高精細、高密度のパターンを形成することができる。
【００３８】
上述したフォトリソグラフィ工程を終了した後、図５に示すように、支持体４の一面上に形成されたフォトレジスト膜５の開口パターン５１の内部に導電膜３を形成する。これにより、垂直性の良好な断面矩形の導電膜３が形成される。フォトレジスト膜５の開口パターン５１は、フォトリソグラフィ工程による高精細及び高密度で形成されているから、導電膜３も高精細、高密度となる。
【００３９】
導電膜３は、導電ペーストを、ドクターブレード法又はスクリーン印刷などによって塗布することによって形成することができる。導電ペーストは、粒径が０.０５〜１０μｍ、好ましくは、０.１〜２μｍの銀、銅、ニッケルの如き導電性粒子をポリビニールブチラール(ＰＶＢ）、エチルセルロース、アクリル樹脂等のバインダーで結合して調製される。導電性粒子とバインダーとの配合割合は、限定するものではないが、重量比で導電性粒子１００に対してバインダ３〜２０、好ましくは、５〜７である。また、導電ぺ一ストの粘度は、ドクターブレードで塗布する場合には、０.１〜１０Ｐａ・ｓ、好ましくは、０.５〜１Ｐａ・ｓであり、スクリーンで塗布する場合には、１〜１００Ｐａ・ｓ、好ましくは、１０〜５０Ｐａ・ｓである。導電ぺ一ストの粘度が０.１Ｐａ・ｓ(ドクターブレード塗布)又は１Ｐａ・ｓ(スクリーン塗布)よりも低いと、支持体４とフォトレジスト層５との界面との界面ににじみが生じたり、フォトレジスト層５の剥離時に導電膜３が変形したりし、また導電ぺ一ストの粘度が１０Ｐａ・ｓ(ドクターブレード塗布)又は１００Ｐａ・ｓ(スクリーン塗布)よりも高いと、導電ぺ一ストの充填が進まないで導電膜３が薄くなったり、途切れたりする不具合が生ずる。
【００４０】
次に、導電膜３を乾燥させる。この乾燥は、例えば、導電膜３をホットプレート上で塗布し、それに引き続いて行うことができ、この場合には、このホットプレートを４０〜7０℃、好ましくは５０〜６０℃の温度に維持し、塗布後乾燥するまでこの温度を維持する。乾燥に要する時間は、約２０分程度である。導電膜３が塗布されたフォトレジスト膜５を５０〜８０℃に維持された乾燥機の中に収容して乾燥することもできる。この場合の乾燥時間は、約２０〜６０分である。
【００４１】
次に、図６に図示するように、フォトレジスト膜５を剥離する。剥離液としては、アルカリ水溶液を用いることができる。具体的には、１％の炭酸ナトリウム溶液又は水酸化ナトリウム溶液を用い、フォトレジスト膜５を溶解して剥離する。剥離液としては、アルカリ性を示す有機系化合物、例えば、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）、２−ヒドロキシエチルトリメチルアンモニウムハイドロオキシ等の溶液を用いることもできる。
【００４２】
このステップでは、アルカリ性水溶液によるダメージを受ける可能性のあるセラミック塗膜は、未だ存在しない。アルカリ性水溶液のダメージを受けにくい導電膜３が存在するだけである。従って、フォトレジスト膜５を除去するプロセスにおいて、導電膜３にパターン崩れが生じるのを回避することができる。これにより、垂直性の良好な断面矩形の導電膜３が得られる。これが、高周波特性の改善に寄与することは、先に述べたとおりである。
【００４３】
上述のようにして、垂直性の良好な断面矩形の導電膜３を形成することができるが、導電膜３の周囲にセラミック塗膜を充填する必要があり、セラミック塗膜の形成に当たって、その厚みを、如何にして導電膜３の厚みと一致させるかが、次に問題になる。
【００４４】
セラミック塗膜の形成に当たって、量産性に富む連続コーティング法、例えばドクターブレード法を採用することを前提とした場合、セラミックペーストを、導電膜３の表面に塗布することなしに、導電膜３の厚みと一致させて、支持体の表面にのみ塗布することは、至難の技である。仮にそのようなことができたとしても、セラミック塗膜が乾燥すると、その表面が、その乾燥収縮により、導電膜３の表面よりも落ち込んでしまうから、セラミック塗膜の表面を導電膜３３の表面と一致させることができない。セラミック塗膜の乾燥収縮を考慮して、セラミック塗膜の厚みを厚くしたとしたら、連続コーティング法を採用する限り、導電膜３の表面にもセラミック塗膜が付着してしまうのを回避することができない。導電膜３の表面にセラミック塗膜が付着することは、導電膜３の本来的機能を喪失することであり、厳に回避しなければならない。  
【００４５】
上述した問題点を解決する手段として、本発明では、フォトレジスト膜５を除去した後、図７に示すように、残された導電膜３の表面に、レジストマスク６を付着させる。レジストマスク６は、たとえば、転写、塗布又はディップの方法によって形成することができる。
【００４６】
レジストマスク６としては、フォトレジスト膜５と同様に、アクリル系樹脂材料を用いることができる。また、有機溶剤に対しては不溶であるが、水には溶解する他の樹脂として、ＰＶＡ（ポリビニルアルコール）系樹脂、ポリエチレンオキサイド系樹脂等を用いることもできる。
【００４７】
次に、図８に示すように、レジストマスク６の表面及び支持体４の一面を連続して覆うように、セラミックペーストを塗布してセラミック塗膜１０を形成する。セラミックペーストは、得ようとするセラミック電子部品に応じて調製される。好ましくは、セラミック粉体と、ガラス粉体と、ブチラール系バインダ等とを混合して調製した低温焼結セラミックペースト（ＬＴＣＣペースト）を用いる。セラミック粉体としては、コンデンサの場合はチタン酸バリウム、インダクタの場合はフェライト、ＩＣ基板などの場合はアルミナ等が用いられる。このステップでは、レジストマスク６の表面に形成されたセラミック塗膜１０の表面が、支持体４の一面に形成されたセラミック塗膜１０の表面よりも高い位置にある。
【００４８】
次に、セラミック塗膜１０を乾燥させる。この乾燥工程において、セラミック塗膜１０が収縮する。セラミック塗膜１０のうち、支持体４上のセラミック塗膜１０は、導電膜３の上にあるセラミック塗膜１０よりも厚く、量も多いから、図９に図示するように、その嵩が、大きく目減りΔＸする。セラミック塗膜１０の目減りΔＸの量は、セラミック塗膜１０の粘度や、組成などを適切に選択することによって制御し得るから、乾燥処理によって、支持体４上のセラミック塗膜１０の表面を、導電膜３の表面と、実質的に同一高さ位置に一致させることができる。
【００４９】
乾燥温度と乾燥時間との間には、相関関係がある。例えば乾燥温度を室温とした場合は、１〜３時間の乾燥時間が必要であるのに対し、乾燥温度を、例えば、６０〜１００℃の範囲に上昇させた場合は、１〜５分の乾燥時間で足りる。従って、工程の短縮化という観点から、少なくとも、室温よりも高い温度となるように加温することが好ましい。セラミック塗膜１０の目減りΔＸは、６０〜５％の範囲、好ましくは、１５〜３０％の範囲である。
【００５０】
更に、上述したセラミック塗膜１０の目減りΔＸにより、レジストマスク６の表面に存在するセラミック塗膜１０から、支持体４の上に存在するセラミック塗膜１０へと向かって下降傾斜する傾斜部分１０１が発生し、この傾斜部分１０１と、レジストマスク６１の肩部との間で、セラミック塗膜１０が薄くなる。
【００５１】
この後、図１０に示すように、剥離液７を用いて、レジストマスク６を、その上に付着されたセラミック塗膜１０とともに除去する。ここで、図９を参照して説明したように、レジストマスク６の上のセラミック塗膜１０１がもともと薄い上、セラミック塗膜１０の目減りΔＸにより、レジストマスク６１の肩部に対応する傾斜部分１０１で、セラミック塗膜１０が薄くなっていること、セラミック塗膜１０は多孔性であることから、剥離液７が、セラミック塗膜７を通して、レジストマスク６に十分に浸透し、これを溶解させる。この結果、セラミック塗膜１０は、薄くなっているレジストマスク６１の肩部に対応する位置で、いわゆるリフトオフ法に類似の現象により、レジストマスク６１とともに剥離される。これにより、量産性に富む連続コーティング法、例えばドクターブレード法を採用したにも関わらず、図１１に示すように、セラミック塗膜１０の厚みと、導電膜３の厚みとを一致させた平面状のシートを得ることができる。
【００５２】
剥離においては、第１のレジスト現像液のようなアルカリ液の使用は、必ずしも必要ではない。レジストマスク６として、アクリル系フィルムを用いた場合は、純水又はエタノールにより、レジストマスク６を膨潤させ、剥離することが可能になる。また、ＰＶＡや、ポリエチレンオキサイド系の可溶解樹脂も、純水又はエタノール等で溶解させ、剥離することが可能である。
【００５３】
上述した工程を、得ようとするセラミック電子部品に要求される積層数に応じて繰り返し、導電膜３のパターンの同じ同種のグリーンシート、又は、導電膜３のパターンの異なる複数種のグリーンシートを製造する。なお、図４〜図１１に示された技術思想は、図５に示した工程にも適用できる。
【００５４】
この後の工程は、周知技術に属する。例えば、図１２に図示するように、導電膜３及びセラミック塗膜１０を含むセラミックグリーンシートを、支持体４から剥離し、こうして得られた複数枚のグリーンシートを、図１３に図示ように積層して、図１４に示す積層体を得る。そして、この積層体を焼成する。この工程によれば、セラミック塗膜１０と導電膜３とが同時に焼成されることになるが、８５０℃程度で焼結するＬＴＣＣを用いれば、同時焼成が可能になる。
【００５５】
本発明の特徴の一つであるレジストマスク６の形成に当たっては、前述した転写、塗布又はディップの方法の他、フォトレジスト法を用いてもよい。例えば、図１５（Ａ）に示すように、導電膜３の表面及び支持体４の一面を連続して覆う第２のフォトレジスト膜６０を形成し、次に、第２のフォトレジスト膜６０に対してフォトリソグラフィ工程を実行することにより、図１５（Ｂ）に示すように、導電膜３の表面に、第２のフォトレジスト膜６０によるレジストマスク６を形成する。
【００５６】
別の方法として、図１６（Ａ）に示すように、支持体４を透光性材料で構成する一方、導電膜３をマスクとし、支持体４側から第２のフォトレジスト膜６０を露光するフォトリソグラフィ工程を含んでいてもよい。この方法によっても、図１６（Ｂ）に示すように、導電膜３の表面に、第２のフォトレジスト膜６０によるレジストマスク６を形成することができる。この場合は、フォトレジストは、ポジタイプになる。具体的には、アジド系、ジアゾ系、又はキノンジアド系のフォトレジスト等を用いることができる。これらは、種々のタイプのものが市販されており、それぞれに対応した現像液を用いることができる。剥離剤も、同様に、市販のものから適した薬品を選択して用いることができる。
【００５７】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【図面の簡単な説明】
【００５８】
【図１】本発明に係るセラミック電子部品の内部構造を模式的に示す断面図である。
【図２】本発明に係るセラミック電子部品の製造方法に含まれる工程を説明する図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】図６に示した工程の後の工程を示す図である。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】図９に示した工程の後の工程を示す図である。
【図１１】図１０に示した工程の後の工程を示す図である。
【図１２】図１１に示した工程の後の工程を示す図である。
【図１３】図１２に示した工程の後の工程を示す図である。
【図１４】図１３に示した工程の後の工程を示す図である。
【図１５】（Ａ）は本発明に係るセラミック電子部品の別の工程例を示す図、（Ｂ）は（Ａ）に示した工程の後の工程を示す図である。
【図１６】（Ａ）は本発明に係るセラミック電子部品の別の工程例を示す図、（Ｂ）は（Ａ）に示した工程の後の工程を示す図である。
【符号の説明】
【００５９】
１            セラミック基体
２１〜２６            機能層
３            導電膜
Ａ            層境界
４            支持体
５            フォトレジスト膜
６            レジストマスク
１０            セラミック塗膜
【図１】
2007318039.tif 000003
【図２】
2007318039.tif 000004
【図３】
2007318039.tif 000005
【図４】
2007318039.tif 000006
【図５】
2007318039.tif 000007
【図６】
2007318039.tif 000008
【図７】
2007318039.tif 000009
【図８】
2007318039.tif 000010
【図９】
2007318039.tif 000011
【図１０】
2007318039.tif 000012
【図１１】
2007318039.tif 000013
【図１２】
2007318039.tif 000014
【図１３】
2007318039.tif 000015
【図１４】
2007318039.tif 000016
【図１５】
2007318039.tif 000017
【図１６】
2007318039.tif 000018