(57)【要約】【課題】  誘電体膜の形成方法に関し、ＳｉＯ2 膜の表面に高濃度で均一かつ急峻なＳｉＮ膜を任意の膜厚に形成する。【解決手段】  基板１上に直接、ＳｉＮ膜２を堆積したのち、酸素イオン３によるスパッタエッチングでＳｉＮ膜２を薄膜化するとともに、その際の酸素イオン３の照射エネルギー、ＳｉＮ膜２表面への入射角度、及びドーズ量を制御することによって、堆積したＳｉＮ膜２中の窒素と照射で注入される酸素の置換を引き起こして基板１との界面側に酸化珪素膜４を形成することによって、表面側を極薄いＳｉＮ膜２としたＳｉＮ／酸化珪素積層構造を形成する。【選択図】          図１
2007012666.tif 000002
【特許請求の範囲】
【請求項１】
基板上に直接、ＳｉＮ膜を堆積したのち、酸素イオンによるスパッタエッチングで前記ＳｉＮ膜を薄膜化するとともに、その際の酸素イオンの照射エネルギー、ＳｉＮ膜表面への入射角度、及びドーズ量を制御することによって、前記堆積したＳｉＮ膜中の窒素と照射で注入される酸素の置換を引き起こして基板との界面側に酸化珪素膜を形成することによって、表面側を極薄いＳｉＮ膜としたＳｉＮ／酸化珪素積層構造を形成することを特徴とする誘電体膜の形成方法。
【請求項２】
上記酸素イオンの照射エネルギーを１５０〜３５０ｅＶ／Ｏａｔｏｍとすることを特徴とする請求項１記載の誘電体膜の形成方法。
【請求項３】
上記酸素イオンの入射角度を、上記基板の法線に対して０〜３０°とすることを特徴とする請求項１または２に記載の誘電体膜の形成方法。
【請求項４】
上記酸素イオンのドーズ量を、１×１０16ｃｍ-2以上とすることを特徴とする請求項１乃至３のいずれか１項に記載の誘電体膜の形成方法。
【請求項５】
上記基板が半導体基板であり、且つ、上記ＳｉＮ／酸化珪素積層構造がゲート絶縁膜であることを特徴とする請求項１乃至４のいずれか１項に記載の誘電体膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は誘電体膜の形成方法に関するものであり、急峻な界面を有するＳｉＮ／ＳｉＯ2 構造の極薄の誘電体膜、特に、ゲート絶縁膜を形成するための手法に特徴のある誘電体膜の形成方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積度化に伴ってゲート絶縁膜の薄膜化がすすめられており、これに伴ってゲート絶縁膜を介したリーク電流の低減が必要となっている。
【０００３】
そこで、シリコン酸化膜（ＳｉＯ2 膜）の上に誘電率がＳｉＯ2 膜よりも高いシリコン窒化膜（ＳｉＮ膜）を積層する試みや、ＳｉＯ2 膜の表面をリモートプラズマ法で窒化することにより、そこにＳｉＯＮ膜を形成しようとする試み（例えば、非特許文献１参照）がなされている。
【０００４】
前者のＳｉＯ2 膜上にＳｉＮ膜を積層する場合には、原料ガスとして、ジクロロシラン（ＤＣＳ）或いはトリクロロシラン（ＴＣＳ）とＮＨ3 が用いられているが、この原料ガスを用いた場合には、ＳｉＮ膜がＳｉＯ2 膜上に均一に形成されないという問題がある。
【０００５】
このため、ＳｉＮ膜を堆積させる前に、７００℃〜８５０℃程度でＳｉＯ2 膜の表面を熱窒化させることにより、そこにＳｉＯＮ膜を形成している。
【０００６】
しかしながら、前者の方法を採用して厚さが１．２ｎｍ程度のゲート絶縁膜を得ようとすると、熱窒化の際に、多量のＮがＳｉＯ2 膜の表面だけでなく、Ｓｉ基板まで到達してＭＩＳＦＥＴのしきい値Ｖthが負の方向に変動してしまうともに、チャネルにおけるホールの移動度が低下するという問題点がある。
【０００７】
一方、後者のリモートプラズマ法で窒化する方法では、形成されるのはＳｉＯＮ膜であり、上述のような不具合を回避すべく、Ｓｉ基板の表面近傍でのＮ濃度が低くなるように制御すると、ＳｉＯ2 膜の窒化が不十分となり、リーク電流を低減する効果が十分に得られないという問題がある。
【０００８】
また、リーク電流を十分に低減しようとすると、前者の積層の場合と同様に、しきい値の変動及び移動度の低下が発生するという問題が生じる。
【０００９】
そこで、この様な問題を解決するためには、ＳｉＯ2 膜上にＣＶＤ法によりＳｉＮ膜を堆積したのち、堆積したＳｉＮ膜をリモートプラズマ窒化処理により改質してリーク電流を低減することが提案されている（例えば、特許文献１参照）。
【００１０】
一方、ＳｉＮ／ＳｉＯ2 積層構造を形成する他の方法としては、ＳｉＮ膜中にＯ2 イオンを注入して、ＳｉＮ膜の一部を酸化してＳｉＯ2 膜に変換することによってＳｉＮ／ＳｉＯ2 積層構造を形成する方法が提案されている（例えば、特許文献２参照）。
【非特許文献１】ＶＬＳＩシンポジウム２００１セッション，Ｔ７Ａ−４
【特許文献１】特開２００４−０２２９０２号公報
【特許文献２】特開平１０−１２５８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、リモートプラズマ窒化処理によりＳｉＮ膜を改質することによってリーク電流は低減するものの、もともと、堆積したＳｉＮ薄膜の膜厚は均一でないため、ゲート絶縁膜の膜厚にバラツキが生ずるという問題点は解決できない。
【００１２】
一方、イオン注入によりＳｉＮ膜の一部を酸化する方法は、不揮発性メモリにおける電荷トラップ界面を形成するための工程であるので、単に、ＳｉＮ膜の一部をＳｉＯ2 膜に置換するだけで、膜厚の制御ができないという問題がある。
【００１３】
したがって、本発明は、意図する電気特性を得るために、ＳｉＯ2 表面に高濃度で均一かつ急峻なＳｉＮ層を任意の膜厚に形成することを目的とする。
【課題を解決するための手段】
【００１４】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、誘電体膜の形成方法において、基板１上に直接、ＳｉＮ膜２を堆積したのち、酸素イオン３によるスパッタエッチングでＳｉＮ膜２を薄膜化するとともに、その際の酸素イオン３の照射エネルギー、ＳｉＮ膜２表面への入射角度、及びドーズ量を制御することによって、堆積したＳｉＮ膜２中の窒素と照射で注入される酸素の置換を引き起こして基板１との界面側に酸化珪素膜４を形成することによって、表面側を極薄いＳｉＮ膜２としたＳｉＮ／酸化珪素層を形成することを特徴とする。
なお、酸化珪素層は理想的にはＳｉＯ2 膜である。
【００１５】
このように、酸素イオン３を用いたスパッタエッチングによる薄膜化と酸化作用を利用することにより、酸化作用によりＳｉＮ／酸化珪素層構造を形成することができるとともに、薄膜化作用によりある程度の厚さに均一に成膜したＳｉＮ膜２の膜厚を任意に薄膜化することができる。
【００１６】
この際、酸素イオン３のＳｉＮ膜２表面への入射角度を制御することによって、ＳｉＮ膜２／酸化珪素膜４の界面を急峻にすることができ、また、照射エネルギーを制御することによって、基板１の表面近傍の窒素原子をＳｉＮ膜２の酸化にともなうアウトディフュージョンにより除去することができ、さらに、ドーズ量を制御することによって形成される酸化珪素膜４の膜厚及びスパッタリングによりエッチングされるＳｉＮ膜２の量を制御することができる。
【００１７】
この場合、酸素イオン３の照射エネルギーは１５０〜３５０ｅＶ／Ｏａｔｏｍ、好適には２５０ｅＶ／Ｏａｔｏｍとすることが望ましく、それによって、窒素と酸素の置換をより効率的に引き起こし、酸化珪素膜４の表面に高濃度で均一かつ急峻なＳｉＮ膜２を形成することができる。
【００１８】
また、酸素イオン３の入射角度としては、基板１の法線に対して０〜３０°とすることが望ましく、それによって、急峻なＳｉＮ膜２を形成することができる。
【００１９】
また、酸素イオン３のドーズ量は、１×１０16ｃｍ-2以上とすることが望ましく、それによって、より効率的にスパッタエッチングを引き起こすと同時に、置換に十分な酸素を供給することができる。
【００２０】
上述のＳｉＮ／酸化珪素層を用いることによって、ゲート絶縁膜を薄膜化してもリーク電流の増大を抑制することが可能になる。
【００２１】
このようなゲート絶縁膜を有する半導体装置を構成する場合、ＳｉＮ膜２と酸化珪素膜４との界面の遷移領域の中央近傍の１ｎｍの範囲における窒素濃度勾配を、窒素濃度をｎ、遷移領域の中央近傍の膜厚をｔ〔ｎｍ〕とした場合に、
ｌｏｇ10ｎ＝ａ×ｔ
で表されるＳｉＮ膜２側から見た窒素濃度勾配ａが、ａ＜−０．８となる急峻な窒素濃度勾配ａを持たせることが望ましい。
【発明の効果】
【００２２】
本発明では、熱窒化法のような熱プロセスを使用していないので、ＳｉＯ2 膜表面に高濃度で均一かつ急峻なＳｉＮ膜を形成することができ、また、ＳｉＮ膜／ＳｉＯ2 膜の厚さは、ベースとなるＳｉＮ膜の厚さ及びエッチングレートに依存するので、ベースとなるＳｉＮ膜の厚さをある程度薄くしておくことによって、現世代のゲート絶縁膜の厚さ１．２ｎｍも十分可能になる。
【発明を実施するための最良の形態】
【００２３】
本発明は、シリコン基板上にＣＶＤ法或いはスパッタリング法によってＳｉＮ膜を直接堆積したのち、照射エネルギーを１５０〜３５０ｅＶ／Ｏａｔｏｍ、ドーズ量を１×１０16ｃｍ-2以上、基板の法線に対する入射角を０〜３０°とした条件で酸素イオンによるスパッタエッチングを施すことによってＳｉＮ膜を薄膜化するとともに、堆積したＳｉＮ膜中の窒素と照射で注入される酸素の置換を引き起こして基板との界面側に酸化珪素膜、理想的にはＳｉＯ2 膜を形成するものである。
【実施例１】
【００２４】
ここで、図２乃至図３を参照して、本発明の実施例１の誘電体膜の形成方法を説明する。
図２参照  
図２は、まず、シリコン基板１１上に、減圧化学気相成長法（ＬＰＣＶＤ法）によって、チャンバー内の圧力を１〜１００Ｐａ、基板温度を６００〜８００℃とし、ジクロロシラン（ＤＣＳ）を１〜１００ｓｃｃｍ、及び、ＮＨ3 を１〜１０００ｓｃｃｍの流量で供給することによって厚さが、例えば、６ｎｍのＳｉＮ膜１２を形成する。
【００２５】
次いで、イオン注入装置を用いて、室温において、３００〜７００ｅＶ、例えば、５００ｅＶに加速したＯ2 + １３を、１×１０16ｃｍ-2以上のドーズ量で照射して、ＳｉＮ膜１２の表面をスパッタエッチングするとともに、ＳｉＮ膜１２中の窒素と照射で注入される酸素の置換を引き起こしてシリコン基板１１との界面側にＳｉＯ2 膜１４を形成する。  なお、ここでは表面側から酸化していく状況を示している。
【００２６】
この場合、酸素と置換された窒素はＳｉＮ膜１２側に追いやられて、過剰になって窒素はＳｉＮ膜１２の表面から放出される。
この酸素イオン照射を所定時間行うこと、例えば、１×１０17ｃｍ-2のドーズ量で照射することによって、表面の２ｎｍをＳｉＮ膜１５とするとともに、残りの２ｎｍをＳｉＯ2 膜１４とする。
【００２７】
図３参照  
図３は、酸素イオンの入射角度を変えて照射した試料の深さ方向窒素分布をＳＩＭＳ（二次イオン質量分析）法により測定した結果を示したものであり、シリコン基板１１の法線に対する角度が０〜３０°では、スパッタエッチングと置換により、ＳｉＮ膜１５とＳｉＯ2 膜１４との界面が急峻になっていることが分かる。
【００２８】
また、図３から明らかなように表面近傍での窒素濃度は、ＳｉＮ膜１２の成膜時とほぼ同じであり、従来のリモートプラズマ法で窒化する方法の問題点、即ち、「Ｓｉ基板の表面近傍でのＮ濃度が低くなるように制御すると、ＳｉＯ2 膜の窒化が不十分となる」という問題点が解消されている。
【００２９】
なお、入射角が４０°の場合のＳｉＮ膜１５とＳｉＯ2 膜１４との界面の遷移領域の中央近傍の１ｎｍの範囲における窒素濃度勾配を、窒素濃度をｎ、遷移領域の中央近傍の膜厚をｔ〔ｎｍ〕とした場合に、
ｌｏｇ10ｎ＝ａ×ｔ
で表されるＳｉＮ膜１５側から見た窒素濃度勾配ａは、
ａ≒〔−１．８０−（−１．０５）〕／１ｎｍ＝−０．７５
となるので、窒素濃度勾配ａとしては、ａ＜−０．８であれば、十分急峻と言える。
【００３０】
このように、Ｏ2 + １３を、３００〜７００ｅＶの加速エネルギー（１酸素原子当たり１５０〜３５０ｅＶ）、０〜３０°の入射角で、１×１０16ｃｍ-2のドーズ量である程度の膜厚で均一な膜厚に堆積させたＳｉＮ膜をイオンエッチングして薄膜化するとともに、シリコン基板との界面側をＳｉＯ2 膜に置換することによって、界面の窒素濃度が急峻なＳｉＮ／ＳｉＯ2 構造の誘電体膜を形成することができる。
【実施例２】
【００３１】
ここで、図４乃至図５を参照して、本発明の実施例２の半導体装置の製造工程を説明するが、ここでは、ＣＭＯＳ半導体装置におけるｎチャネル型ＭＩＳＦＥＴの製造工程として示す。
図４参照  
ｐ型シリコン基板２１にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法を用いて素子分離領域２２を形成したのち、素子形成領域にＢイオンを注入することによってｐ型ウエル２３を形成し、次いで、表面にＡｓイオンを注入してチャネルドープ領域（図示は省略）を形成する。
【００３２】
次いで、ｐ型ウエル領域２３の表面の自然酸化膜をＨＦ処理によって除去したのち、ＬＰＣＶＤ法によって、チャンバー内の圧力を１〜１００Ｐａ、例えば、２０Ｐａ、基板温度を６００〜８００℃、例えば、６５０℃とし、ジクロロシラン（ＤＣＳ）を１〜１００ｓｃｃｍ、例えば、３０ｓｃｃｍ及び、ＮＨ3 を１〜１０００ｓｃｃｍ、例えば、１５０ｓｃｃｍの流量で供給することによって厚さが、例えば、４ｎｍのＳｉＮ膜２４を形成する。
【００３３】
次いで、イオン注入装置を用いて、室温において、３００〜７００ｅＶ、例えば、５００ｅＶに加速したＯ2 + ２５を、０〜３０°の入射角、例えば、０°の入射角で、１×１０16ｃｍ-2以上のドーズ量で照射して、ＳｉＮ膜２４の表面をスパッタエッチングするとともに、ＳｉＮ膜２４中の窒素と照射で注入される酸素の置換を引き起こしてｐ型ウエル領域２３との界面側にＳｉＯ2 膜２６を形成する。
なお、ここでは表面側から酸化していく状況を示している。
【００３４】
この時、酸素イオン照射時間を調整することによってドーズ量を制御し、例えば、２×１０17ｃｍ-2のドーズ量で照射して表面の１ｎｍをＳｉＮ膜２７とするとともに、残りの１ｎｍをＳｉＯ2 膜２６とする。
なお、この場合のＳｉＮ膜＋ＳｉＯ2 膜の全膜厚及びＳｉＮ膜／ＳｉＯ2 膜の膜厚比は酸素イオンの入射角、加速エネルギー、及びドーズ量で制御することができる。
【００３５】
図５参照  
次いで、再び、ＬＰＣＶＤ法によって、チャンバー内の圧力を１０〜５０Ｐａ、例えば、４０Ｐａ、基板温度を６００〜６５０℃、例えば、６２０℃とし、ＳｉＨ4 ガスを５０〜３００ｓｃｃｍ、例えば、２００ｓｃｃｍの流量で供給することによって厚さが、例えば、１１０ｎｍの多結晶シリコン膜２８を形成する。
【００３６】
次いで、多結晶シリコン膜２８乃至ＳｉＯ2 膜２６をパターニングすることによって多結晶シリコン膜をゲート電極２９とするゲート構造３０を形成したのち、このゲート構造３０をマスクとしてＡｓイオンを注入することによってｎ型エクステンション領域３１を形成する。
【００３７】
次いで、全面にＳｉＯ2 膜を堆積させたのち、異方性エッチングを施すことによってサイドウォール３２を形成し、次いで、サイドウォール３２及びゲート構造３０をマスクとしてＡｓイオンを注入することによってｎ型ソース・ドレイン領域３３を形成する。
【００３８】
次いで、全面にＣｏを堆積させたのち熱処理を行うことによって、ｎ型ソース・ドレイン領域３３及びゲート電極２９の表面にＣｏＳｉ2 からなるシリサイド電極３４を形成し、次いで、過酸化水素水とアンモニア水の混合液または硫酸と過酸化水素水の混合液を用いてエッチングすることによって未反応のＣｏを除去する。
【００３９】
次いで、再び、ＣＶＤ法を用いて全面に、厚さが、例えば、２０ｎｍのＳｉＮ膜３５を堆積させたのち、全面にＳｉＯ2 膜３６を堆積させる。
【００４０】
次いで、ＳｉＯ2 膜３６及びＳｉＮ膜３５を順次をエッチングして、ｎ型ソース・ドレイン領域３３を露出させたのち、Ｐをドープしたドープト多結晶シリコン層を堆積させ、次いで、パターニングすることによって、ソース・ドレイン引出電極３７を形成することによってｎチャネル型ＭＩＳＦＥＴの基本構成が完成する。
【００４１】
この実施例２においてはゲート絶縁膜を、酸素イオン照射によりＳｉＮ膜の基板側を置換したＳｉＯ2 膜からなるＳｉＮ／ＳｉＯ2 構造としているので、ゲート絶縁膜の薄膜化とリーク電流耐性の向上とを両立することができる。
【００４２】
また、ＳｉＮ膜は堆積段階ではある程度厚い膜厚で堆積させているので、均一な膜厚にすることができ、且つ、スパッタエッチングで薄膜化しているので、薄膜化したＳｉＮ膜の膜厚も均一に保つことができる。
【００４３】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、実施例においては酸素イオンとしてＯ2 + を用いているが、Ｏ2 + に限られるものではなく、Ｏ+ を用いても良いものであり、１酸素原子当たり１５０〜３５０ｅＶの加速エネルギーとすれば良いものである。
【００４４】
また、上記の各実施例においては、最初に堆積させるＳｉＮ膜をジクロロシランをＳｉ原料としたＬＰＣＶＤ法によって成膜しているが、ＳｉＮ膜の成膜方法は任意であり、例えば、トリクロロシランをＳｉ原料としたＬＰＣＶＤ法を用いても良いし、或いは、プラズマＣＶＤ法を用いても良いものである。
【００４５】
また、上記の各実施例においては、イオン注入装置を用いて酸素イオンによるスパッタエッチングを行っているが、ＳｉＮ膜を成膜するＣＶＤ装置内に酸素イオン銃を備えて、ＳｉＮ膜の成膜と酸素イオン照射とを同一チャンバー内において一連の工程として行っても良いものである。
【００４６】
また、上記の各実施例においては基板としてシリコン基板を用いているが、シリコン基板に限られるものではなく、５０原子％以下のＧｅを含むＳｉＧｅ基板を用いても良いものである。
【００４７】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  基板１上に直接、ＳｉＮ膜２を堆積したのち、酸素イオン３によるスパッタエッチングで前記ＳｉＮ膜２を薄膜化するとともに、その際の酸素イオン３の照射エネルギー、ＳｉＮ膜２表面への入射角度、及びドーズ量を制御することによって、前記堆積したＳｉＮ膜２中の窒素と照射で注入される酸素の置換を引き起こして基板１との界面側に酸化珪素膜４を形成することによって、表面側を極薄いＳｉＮ膜２としたＳｉＮ／酸化珪素層を形成することを特徴とする誘電体膜の形成方法。
（付記２）  上記酸素イオン３の照射エネルギーを１５０〜３５０ｅＶ／Ｏａｔｏｍとすることを特徴とする付記１記載の誘電体膜の形成方法。
（付記３）  上記酸素イオン３の入射角度を、上記基板１の法線に対して０〜３０°とすることを特徴とする付記１または２に記載の誘電体膜の形成方法。
（付記４）  上記酸素イオン３のドーズ量を、１×１０16ｃｍ-2以上とすることを特徴とする付記１乃至３のいずれか１に記載の誘電体膜の形成方法。
（付記５）  上記基板１が半導体基板であり、且つ、上記ＳｉＮ／酸化珪素層がゲート絶縁膜であることを特徴とする付記１乃至４のいずれか１に記載の誘電体膜の形成方法。  （付記６）  上記酸化珪素層の主体が、ＳｉＯ2 からなることを特徴とする付記１乃至５のいずれか１に記載の誘電体膜の形成方法。
（付記７）  半導体基板側がＳｉＮ膜２中のＮをＯで置換した酸化珪素膜４であり、且つ、表面側がＳｉＮ膜２であるＳｉＮ／酸化珪素層からなるゲート絶縁膜を備えたことを特徴とする半導体装置。
（付記８）  上記ＳｉＮ膜２と酸化珪素膜４との界面の遷移領域の中央近傍の１ｎｍの範囲における窒素濃度勾配が、窒素濃度をｎ、遷移領域の中央近傍の膜厚をｔ〔ｎｍ〕とした場合に、
ｌｏｇ10ｎ＝ａ×ｔ
で表される前記ＳｉＮ膜２側から見た窒素濃度勾配ａが、ａ＜−０．８であることを特徴とする付記７記載の半導体装置。
【産業上の利用可能性】
【００４８】
本発明の活用例としては、半導体集積回路装置におけるゲート絶縁膜の形成工程が典型的であるが、ＳｉＮ／ＳｉＯ2 界面における電荷トラップを利用した不揮発性メモリにおけるゲート構造の形成工程にも適用されるものであり、さらには、半導体基板上にＬＣＲとしてのキャパシタを直接形成する場合にも適用されるものである。
【図面の簡単な説明】
【００４９】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の誘電体膜の形成工程の説明図である。
【図３】深さ方向窒素分布の酸素イオンの入射角度依存性の説明図である。
【図４】本発明の実施例２の半導体装置の途中までの製造工程の説明図である。
【図５】本発明の実施例２の半導体装置の図４以降の製造工程の説明図である。
【００５０】
１  基板
２  ＳｉＮ膜
３  酸素イオン
４  酸化珪素膜
１１  シリコン基板
１２  ＳｉＮ膜
１３  Ｏ2 + 
１４  ＳｉＯ2 膜
１５  ＳｉＮ膜
２１  ｐ型シリコン基板
２２  素子分離領域
２３  ｐ型ウエル
２４  ＳｉＮ膜
２５  Ｏ2 + 
２６  ＳｉＯ2 膜
２７  ＳｉＮ膜
２８  多結晶シリコン膜
２９  ゲート電極
３０  ゲート構造
３１  ｎ型エクステンション領域
３２  サイドウォール
３３  ｎ型ソース・ドレイン領域
３４  シリサイド電極
３５  ＳｉＮ膜
３６  ＳｉＯ2 膜
３７  ソース・ドレイン引出電極
【図１】
2007012666.tif 000003
【図２】
2007012666.tif 000004
【図３】
2007012666.tif 000005
【図４】
2007012666.tif 000006
【図５】
2007012666.tif 000007