(57)【要約】【課題】ＬＳＩへのアナログ入力部のＡ／Ｄ変換器の故障もしくは多入力マルチプレクサーの故障、応用システムのマザーボードの上での各種センサーの断線、電源ショート、グランドショート等の不具合を診断するに際して、診断回路のオーバーヘッドを削減すること。【解決手段】半導体集積回路は、Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖと、２ビットの入力信号Ｃ、Ｂに応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の出力信号Ｏを生成する診断信号生成回路ＢＩＤＴ  Ｃｉｒｔとを含む。ＢＩＤＴ  Ｃｉｒｔから生成されたＨ、Ｌ、Ｍの３状態の出力信号ＯをＡ／Ｄ変換器にてＡ／Ｄ変換を実行する。Ａ／Ｄ変換されたディジタル出力信号から、Ａ／Ｄ変換器の良・不良を自己診断する。また、マルチプレクサーＭＰＸやセンサーの不具合も診断することができる。【選択図】図１
2007309773.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をディジタル信号へ変換するＡ／Ｄ変換器と、２ビットの入力信号に応答して高レベル、低レベル、中間レベル、高インピーダンスの４状態の出力信号を生成する診断信号生成回路とを含み、
前記診断信号生成回路から生成された前記高レベル、前記低レベル、前記中間レベルの３状態の前記出力信号を前記Ａ／Ｄ変換器のアナログ信号入力端子に供給してＡ／Ｄ変換を実行せしめ、前記Ａ／Ｄ変換器のディジタル出力信号から前記Ａ／Ｄ変換器の良・不良を診断するものである半導体集積回路。
【請求項２】
多入力・１出力のマルチプレクサーを更に含み、
前記マルチプレクサーの前記多入力に供給される複数の入力信号から選択された１つの入力信号が前記マルチプレクサーの前記１出力に出力され、
前記マルチプレクサーの前記１出力に、前記Ａ／Ｄ変換器の前記アナログ信号入力端子に接続され、
前記Ａ／Ｄ変換器の前記アナログ信号入力端子に、前記診断信号生成回路から生成される前記３状態の前記出力信号が供給される請求項１に記載の半導体集積回路。
【請求項３】
前記Ａ／Ｄ変換器の前記アナログ信号入力端子に前記診断信号生成回路から生成される前記３状態の前記出力信号が供給される間に、前記マルチプレクサーの前記多入力と前記１出力との間の電気的導通が遮断される請求項２に記載の半導体集積回路。
【請求項４】
前記マルチプレクサーの多入力に接続された複数の他の診断信号生成回路を更に具備しており、
前記複数の他の診断信号生成回路の各診断信号生成回路は、２ビットの入力信号に応答して高レベル、低レベル、中間レベル、高インピーダンスの４状態の複数の出力信号を生成する請求項２に記載の半導体集積回路。
【請求項５】
前記マルチプレクサーの多入力に接続された複数の他の診断信号生成回路を更に具備しており、
前記複数の他の診断信号生成回路の各診断信号生成回路は、２ビットの入力信号に応答して高レベル、低レベル、中間レベル、高インピーダンスの４状態の複数の出力信号を生成する請求項３に記載の半導体集積回路。
【請求項６】
前記マルチプレクサーの前記多入力には応用システムの複数のセンサーからのセンサー出力信号が供給可能であり、
前記複数の他の診断信号生成回路と前記Ａ／Ｄ変換器とにより前記複数のセンサーと前記マルチプレクサーとの少なくともいずれかを診断するものである請求項５に記載の半導体集積回路。
【請求項７】
前記複数の他の診断信号生成回路と前記Ａ／Ｄ変換器とによる前記複数のセンサーと前記マルチプレクサーとの前記いずれかの診断に先行して、予め前記診断信号生成回路から生成された前記３状態の前記出力信号を利用した前記Ａ／Ｄ変換器の良・不良の診断が実行される請求項６に記載の半導体集積回路。
【請求項８】
前記複数の他の診断信号生成回路から生成された前記高レベル、前記低レベル、前記中間レベルの３状態の前記複数の出力信号を前記マルチプレクサーの前記多入力に逐次供給することにより、前記マルチプレクサーの前記１出力からの逐次出力信号を前記Ａ／Ｄ変換器のアナログ信号入力端子に逐次供給してＡ／Ｄ変換を実行して、
前記Ａ／Ｄ変換器によってＡ／Ｄ変換されたディジタル出力信号から、前記マルチプレクサーの前記多入力・前記１出力の間の電気的導通を診断するものである請求項５に記載の半導体集積回路。
【請求項９】
前記マルチプレクサーの前記多入力には応用システムの複数のセンサーからのセンサー出力信号が供給可能であり、
前記マルチプレクサーの前記多入力に供給される複数のアナログ入力信号の前記Ａ／Ｄ変換器による複数のＡ／Ｄ変換動作の間に、複数の空き時間が設定され、
前記複数の空き時間の間に、前記複数の診断回路から前記マルチプレクサーの前記多入力を前記高レベルと前記低レベルとの一方の状態に短時間駆動して、
前記複数の空き時間の間の前記一方の状態への短時間駆動によって前記マルチプレクサーの前記多入力の少なくとも１つの端子が前記一方の状態へ到達することに応答する前記Ａ／Ｄ変換器のディジタル出力信号から、前記少なくとも１つの端子に接続されるべきセンサーの断線が診断される請求項５に記載の半導体集積回路。
【請求項１０】
前記マルチプレクサーの前記多入力に供給される前記複数のアナログ入力信号の前記Ａ／Ｄ変換器による他の複数のＡ／Ｄ変換動作の間に、他の複数の空き時間が設定され、
前記他の複数の空き時間の間に、前記複数の診断回路から前記マルチプレクサーの前記多入力を前記高レベルと前記低レベルとの他方の状態に短時間駆動して、
前記他の複数の空き時間の間の前記他方の状態への短時間駆動によって前記マルチプレクサーの前記多入力の少なくとも１つの端子が前記他方の状態へ到達することに応答する前記Ａ／Ｄ変換器のディジタル出力信号から、前記少なくとも１つの端子に接続されるべきセンサーの断線が診断され、
前記複数の空き時間の間の前記一方の状態への短時間駆動によって前記一方の状態へ到達した前記マルチプレクサーの前記多入力の少なくとも１つの端子と前記他の複数の空き時間の間の前記他方の状態への短時間駆動によって前記他方の状態へ到達した前記マルチプレクサーの前記多入力の少なくとも１つの端子とが同一の端子である場合に、前記同一の端子に接続されるべきセンサーが断線と判定される請求項９に記載の半導体集積回路。
【請求項１１】
前記マルチプレクサーの前記多入力と前記マルチプレクサーの前記１出力との間に複数のＣＭＯＳアナログスイッチが接続され、
前記複数のＣＭＯＳアナログスイッチの複数の出力と前記マルチプレクサーの前記１出力との間に複数の高入力インピーダンス・低出力インピーダンスのインピーダンス変換器が接続されている請求項５に記載の半導体集積回路。
【請求項１２】
前記マルチプレクサーの前記１出力と前記診断回路の出力とは共通接続ノードに接続され、前記共通接続ノードと前記Ａ／Ｄ変換器の前記アナログ入力端子との間には少なくとも１つの高入力インピーダンス・低出力インピーダンスのインピーダンス変換器が接続されている請求項５に記載の半導体集積回路。
【請求項１３】
前記診断信号生成回路は２ビットの前記入力信号の組み合わせにより高インピーダンスのディスエーブル状態に制御され、また高入力インピーダンス・低出力インピーダンスの前記インピーダンス変換器は２ビットの前記入力信号の組み合わせによりディスエーブル状態に制御されるものである請求項１２に記載の半導体集積回路。
【請求項１４】
前記マルチプレクサーの前記多入力には応用システムの複数のセンサーからのセンサー出力信号が供給可能であり、
前記複数の他の診断信号生成回路から生成された前記複数の出力信号を前記マルチプレクサーの前記多入力に逐次供給することにより、前記マルチプレクサーの前記１出力からの逐次出力信号を前記Ａ／Ｄ変換器のアナログ信号入力端子に逐次供給してＡ／Ｄ変換を実行して、前記Ａ／Ｄ変換器のディジタル出力信号から、前記マルチプレクサーの前記多入力と前記複数のセンサーの間の電気的接続を診断するものである請求項４に記載の半導体集積回路。
【請求項１５】
内部電圧を生成する内部回路を更に含み、
前記Ａ／Ｄ変換器は前記内部回路から生成される前記内部電圧のレベルを診断する請求項１に記載の半導体集積回路。
【請求項１６】
前記Ａ／Ｄ変換器が前記内部電圧の前記レベルを異常と診断すると、前記診断回路は前記高レベル、前記低レベル、前記中間レベルの３状態の前記出力信号で前記内部電圧を生成する前記内部回路のノードを駆動するものであり、前記ノードの電圧を前記Ａ／Ｄ変換器がディジタル信号に変換する請求項１５に記載の半導体集積回路。
【請求項１７】
前記診断信号生成回路は２ビットの前記入力信号の一方の入力信号にゲートが応答してソース・ドレイン電流経路が第１動作電位点と出力端子との間に接続されたＰチャンネルＭＯＳトランジスタと、２ビットの前記入力信号の他方の入力信号にゲートが応答してドレイン・ソース電流経路が前記出力端子と第２動作電位点との間に接続されたＮチャンネルＭＯＳトランジスタとを含む請求項１から請求項１６のいずれかに記載の半導体集積回路。
【請求項１８】
前記複数の他の診断信号生成回路のそれぞれは２ビットの前記入力信号の一方の入力信号にゲートが応答してソース・ドレイン電流経路が第１動作電位点と出力端子との間に接続されたＰチャンネルＭＯＳトランジスタと、２ビットの前記入力信号の他方の入力信号にゲートが応答してドレイン・ソース電流経路が前記出力端子と第２動作電位点との間に接続されたＮチャンネルＭＯＳトランジスタとを含む請求項１７に記載の半導体集積回路。
【請求項１９】
半導体集積回路は、アナログ信号をディジタル信号へ変換するＡ／Ｄ変換器と、２ビットの入力信号に応答して高レベル、低レベル、中間レベル、高インピーダンスの４状態の出力信号を生成する診断信号生成回路とを含み、
前記診断信号生成回路から生成された前記高レベル、前記低レベル、前記中間レベルの３状態の前記出力信号を前記Ａ／Ｄ変換器のアナログ信号入力端子に供給してＡ／Ｄ変換を実行せしめ、前記Ａ／Ｄ変換器のディジタル出力信号から前記Ａ／Ｄ変換器の良・不良を診断するものである半導体集積回路の診断方法。
【請求項２０】
前記半導体集積回路は、多入力・１出力のマルチプレクサーを更に含み、
前記マルチプレクサーの前記多入力に供給される複数の入力信号から選択された１つの入力信号が前記マルチプレクサーの前記１出力に出力され、
前記マルチプレクサーの前記１出力に、前記Ａ／Ｄ変換器の前記アナログ信号入力端子に接続され、
前記Ａ／Ｄ変換器の前記アナログ信号入力端子に、前記診断信号生成回路から生成される前記３状態の前記出力信号が供給される請求項１に記載の半導体集積回路の診断方法。
【請求項２１】
前記Ａ／Ｄ変換器の前記アナログ信号入力端子に前記診断信号生成回路から生成される前記３状態の前記出力信号が供給される間に、前記マルチプレクサーの前記多入力と前記１出力との間の電気的導通が遮断される請求項２０に記載の半導体集積回路の診断方法。
【請求項２２】
前記半導体集積回路は、前記マルチプレクサーの多入力に接続された複数の他の診断信号生成回路を更に具備しており、
前記複数の他の診断信号生成回路の各診断信号生成回路は、２ビットの入力信号に応答して高レベル、低レベル、中間レベル、高インピーダンスの４状態の複数の出力信号を生成する請求項２０に記載の半導体集積回路の診断方法。
【請求項２３】
前記半導体集積回路は、前記マルチプレクサーの多入力に接続された複数の他の診断信号生成回路を更に具備しており、
前記複数の他の診断信号生成回路の各診断信号生成回路は、２ビットの入力信号に応答して高レベル、低レベル、中間レベル、高インピーダンスの４状態の複数の出力信号を生成する請求項２１に記載の半導体集積回路の診断方法。
【請求項２４】
前記マルチプレクサーの前記多入力には応用システムの複数のセンサーからのセンサー出力信号が供給可能であり、
前記複数の他の診断信号生成回路と前記Ａ／Ｄ変換器とにより前記複数のセンサーと前記マルチプレクサーとの少なくともいずれかを診断するものである請求項２３に記載の半導体集積回路の診断方法。
【請求項２５】
前記複数の他の診断信号生成回路と前記Ａ／Ｄ変換器とによる前記複数のセンサーと前記マルチプレクサーとの前記いずれかの診断に先行して、予め前記診断信号生成回路から生成された前記３状態の前記出力信号を利用した前記Ａ／Ｄ変換器の良・不良の診断が実行される請求項２４に記載の半導体集積回路の診断方法。
【請求項２６】
前記複数の他の診断信号生成回路から生成された前記高レベル、前記低レベル、前記中間レベルの３状態の前記複数の出力信号を前記マルチプレクサーの前記多入力に逐次供給することにより、前記マルチプレクサーの前記１出力からの逐次出力信号を前記Ａ／Ｄ変換器のアナログ信号入力端子に逐次供給してＡ／Ｄ変換を実行して、
前記Ａ／Ｄ変換器によってＡ／Ｄ変換されたディジタル出力信号から、前記マルチプレクサーの前記多入力・前記１出力の間の電気的導通を診断するものである請求項２３に記載の半導体集積回路の診断方法。
【請求項２７】
前記マルチプレクサーの前記多入力には応用システムの複数のセンサーからのセンサー出力信号が供給可能であり、
前記マルチプレクサーの前記多入力に供給される複数のアナログ入力信号の前記Ａ／Ｄ変換器による複数のＡ／Ｄ変換動作の間に、複数の空き時間が設定され、
前記複数の空き時間の間に、前記複数の診断回路から前記マルチプレクサーの前記多入力を前記高レベルと前記低レベルとの一方の状態に短時間駆動して、
前記複数の空き時間の間の前記一方の状態への短時間駆動によって前記マルチプレクサーの前記多入力の少なくとも１つの端子が前記一方の状態へ到達することに応答する前記Ａ／Ｄ変換器のディジタル出力信号から、前記少なくとも１つの端子に接続されるべきセンサーの断線が診断される請求項２３に記載の半導体集積回路の診断方法。
【請求項２８】
前記マルチプレクサーの前記多入力に供給される前記複数のアナログ入力信号の前記Ａ／Ｄ変換器による他の複数のＡ／Ｄ変換動作の間に、他の複数の空き時間が設定され、
前記他の複数の空き時間の間に、前記複数の診断回路から前記マルチプレクサーの前記多入力を前記高レベルと前記低レベルとの他方の状態に短時間駆動して、
前記他の複数の空き時間の間の前記他方の状態への短時間駆動によって前記マルチプレクサーの前記多入力の少なくとも１つの端子が前記他方の状態へ到達することに応答する前記Ａ／Ｄ変換器のディジタル出力信号から、前記少なくとも１つの端子に接続されるべきセンサーの断線が診断され、
前記複数の空き時間の間の前記一方の状態への短時間駆動によって前記一方の状態へ到達した前記マルチプレクサーの前記多入力の少なくとも１つの端子と前記他の複数の空き時間の間の前記他方の状態への短時間駆動によって前記他方の状態へ到達した前記マルチプレクサーの前記多入力の少なくとも１つの端子とが同一の端子である場合に、前記同一の端子に接続されるべきセンサーが断線と判定される請求項２７に記載の半導体集積回路の診断方法。
【請求項２９】
前記マルチプレクサーの前記多入力と前記マルチプレクサーの前記１出力との間に複数のＣＭＯＳアナログスイッチが接続され、
前記複数のＣＭＯＳアナログスイッチの複数の出力と前記マルチプレクサーの前記１出力との間に複数の高入力インピーダンス・低出力インピーダンスのインピーダンス変換器が接続されている請求項２３に記載の半導体集積回路の診断方法。
【請求項３０】
前記マルチプレクサーの前記１出力と前記診断回路の出力とは共通接続ノードに接続され、前記共通接続ノードと前記Ａ／Ｄ変換器の前記アナログ入力端子との間には少なくとも１つの高入力インピーダンス・低出力インピーダンスのインピーダンス変換器が接続されている請求項２３に記載の半導体集積回路の診断方法。
【請求項３１】
前記診断信号生成回路は２ビットの前記入力信号の組み合わせにより高インピーダンスのディスエーブル状態に制御され、また高入力インピーダンス・低出力インピーダンスの前記インピーダンス変換器は２ビットの前記入力信号の組み合わせによりディスエーブル状態に制御されるものである請求項３０に記載の半導体集積回路の診断方法。
【請求項３２】
前記マルチプレクサーの前記多入力には応用システムの複数のセンサーからのセンサー出力信号が供給可能であり、
前記複数の他の診断信号生成回路から生成された前記複数の出力信号を前記マルチプレクサーの前記多入力に逐次供給することにより、前記マルチプレクサーの前記１出力からの逐次出力信号を前記Ａ／Ｄ変換器のアナログ信号入力端子に逐次供給してＡ／Ｄ変換を実行して、前記Ａ／Ｄ変換器のディジタル出力信号から、前記マルチプレクサーの前記多入力と前記複数のセンサーの間の電気的接続を診断するものである請求項２２に記載の半導体集積回路の診断方法。
【請求項３３】
前記半導体集積回路は、内部電圧を生成する内部回路を更に含み、
前記Ａ／Ｄ変換器は前記内部回路から生成される前記内部電圧のレベルを診断する請求項１９に記載の半導体集積回路の診断方法。
【請求項３４】
前記Ａ／Ｄ変換器が前記内部電圧の前記レベルを異常と診断すると、前記診断回路は前記高レベル、前記低レベル、前記中間レベルの３状態の前記出力信号で前記内部電圧を生成する前記内部回路のノードを駆動するものであり、前記ノードの電圧を前記Ａ／Ｄ変換器がディジタル信号に変換する請求項３３に記載の半導体集積回路。
【請求項３５】
前記診断信号生成回路は２ビットの前記入力信号の一方の入力信号にゲートが応答してソース・ドレイン電流経路が第１動作電位点と出力端子との間に接続されたＰチャンネルＭＯＳトランジスタと、２ビットの前記入力信号の他方の入力信号にゲートが応答してドレイン・ソース電流経路が前記出力端子と第２動作電位点との間に接続されたＮチャンネルＭＯＳトランジスタとを含む請求項１９から請求項３４のいずれかに記載の半導体集積回路の診断方法。
【請求項３６】
前記複数の他の診断信号生成回路のそれぞれは２ビットの前記入力信号の一方の入力信号にゲートが応答してソース・ドレイン電流経路が第１動作電位点と出力端子との間に接続されたＰチャンネルＭＯＳトランジスタと、２ビットの前記入力信号の他方の入力信号にゲートが応答してドレイン・ソース電流経路が前記出力端子と第２動作電位点との間に接続されたＮチャンネルＭＯＳトランジスタとを含む請求項３５に記載の半導体集積回路の診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部回路の自己診断機能もしくは外部回路の診断機能を具備する半導体集積回路およびその診断方法に関し、特に内部回路である内蔵Ａ／Ｄ変換器、内蔵マルチプレクサーの自己診断もしくは外部回路である外部センサー等の診断を行うのに有益な技術に関する。
【背景技術】
【０００２】
半導体集積回路等の複雑な製品とシステムの開発段階から製造、応用に至るまでの種々の状態を、良好にモニターするための技術の重要性が増加している。良好なモニターは、経済的に、環境的に、また安全面でも、本質的に良好な品質制御を可能とする。下記の非特許文献１では、このゴールを達成する１つの方法は、設計段階から構成要素の構造にテストと診断との機能を取り込んだｂｕｉｌｔ−ｉｎ−ｔｅｓｔ（ＢＩＴ：内蔵テスト）を使用することであると述べられている。
【０００３】
また、下記の非特許文献１には、半導体メモリーにＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ  Ｓｅｌｆ−Ｔｅｓｔ）コントローラを用いてｂｕｉｌｔ−ｉｎ−ｓｅｌｆ−ｒｅｐａｉｒ（ＢＩＳＲ：内蔵自己修復）を実現すること、パワーＦＥＴに温度センスダイオードを組み込むこと、自動車で誤り検出や自己テストのためにデュアルもしくは多重のマイクロプロセッサシステムを使用することなども記載されている。
【０００４】
さらに、下記の非特許文献１には、ＢＩＴ（内蔵テスト）の概念は、半導体産業のチップテスト戦略から成長したものであり、安価で広範囲の製造のためのツールとなっており、また消費社会においても性能と安全に関して増加し続ける需要に合致するものとなっており、この傾向が続くとも記載されている。
【０００５】
【非特許文献１】Ｒｏｂｅｒｔ  Ｘ．  Ｇａｏ  ａｎｄ  Ａｂｈｉｊｉｔ  Ｓｕｒｙａｖａｎｓｈｉ  “ＤＩＡＧＮＯＳＩＳ  ＦＲＯＭ  ＷＩＴＨＩＮ  ＴＨＥ  ＳＹＳＴＥＭ”，  ＩＥＥＥ  Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ  ＆  Ｍｅａｓｕｒｅｍｅｎｔ  Ｍａｇａｚｉｎｅ，  Ｓｅｐｔｅｍｂｅｒ  ２００２，  ＰＰ．４３〜４７．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明に先立って、本発明者等は、自動車や産業機器等に搭載される高信頼性が要求されるマイクロコントローラの開発に従事した。これらの分野で使用されるマイクロコントローラには、マイクロコントローラの作動中にマイクロコントローラが正常に動作しているのかをテストする自己診断機能が必要とされる。
【０００７】
上記非特許文献１に記載されているように、デュアルもしくは多重のマイクロプロセッサシステムを使用することにより、誤り検出や自己テストを行うことも１つの考え方である。
【０００８】
しかし、本発明者等は、自動車や産業機器等の分野で使用されるマイクロコントローラやマイクロプロセッサを搭載したシステムの故障の相当多くの部分は、各種センサーの故障や各種センサーからのアナログ信号のＬＳＩへの入力のための多入力マルチプレクサーや、入力されたアナログ信号からディジタル信号へのＡ／Ｄ変換のためのＡ／Ｄ変換器に起因することを明らかとした。
【０００９】
マイクロコントローラやマイクロプロセッサを搭載した自動車や産業機器等の応用システムのマザーボードには、種々のメカトロニクスのための各種センサーが搭載されている。各種センサーは、マイクロコントローラやマイクロプロセッサよりも過酷な動作条件で種々のアナログ情報を収集している。従って、各種センサーからの各種アナログ信号のマイクロコントローラやマイクロプロセッサ等のＬＳＩへの入力に際して、応用システムのマザーボードの上で、各種センサーの断線や電源ショートやグランドショートの不具合が生じる可能性がある。また、近年、１つのマイクロコントローラやマイクロプロセッサのＬＳＩへ入力される各種センサーのアナログ入力チャンネル数も、数十チャンネルと増加している。
【００１０】
また、マイクロコントローラやマイクロプロセッサ等のＬＳＩの内部では、他の内部回路ブロックと比較して、各種センサーからのアナログ信号のＬＳＩへの入力のための多入力マルチプレクサーや、各種センサーからのアナログ信号をディジタル信号へ変換するＡ／Ｄ変換器は、動作時間や動作電圧の面でも過酷な動作条件となっていると言い得る。
【００１１】
従って、本発明は、上記のような本発明者等による検討結果を基にしてなされたものである。従って、本発明の目的とするところは、マイクロコントローラやマイクロプロセッサのＬＳＩへのアナログ入力部のＡ／Ｄ変換器の故障もしくは多入力マルチプレクサーの故障、応用システムのマザーボードの上での各種センサーの断線、電源ショート、グランドショート等の不具合を診断するに際して、診断回路のオーバーヘッドを削減してマイクロコントローラやマイクロプロセッサ等の半導体集積回路に占める診断回路のコストを低減することにある。
【００１２】
本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１４】
すなわち、本発明のひとつの形態による半導体集積回路は、アナログ信号をディジタル信号へ変換するＡ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）と、２ビットの入力信号（Ｃ、Ｂ）に応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の出力信号（Ｏ）を生成する診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）とを含む。前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）から生成された前記高レベル（Ｈ）、前記低レベル（Ｌ）、前記中間レベル（Ｍ）の３状態の前記出力信号（Ｏ）を前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のアナログ信号入力端子に供給してＡ／Ｄ変換を実行せしめ、前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のディジタル出力信号から前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の良・不良を診断するものである（図１、図２参照）。
【００１５】
本発明のひとつの形態の手段によれば、２ビットの入力信号（Ｃ、Ｂ）に応答する出力信号（Ｏ）の高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）の３値アナログ信号のＡ／Ｄ変換後のディジタル出力信号からＡ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の良・不良を十分に診断することができる。従って、診断回路のオーバーヘッドを削減でき、マイクロコントローラやマイクロプロセッサ等の半導体集積回路に占める診断回路のコストを低減することができる。
【００１６】
本発明のひとつの形態による半導体集積回路は、多入力・１出力のマルチプレクサー（ＭＰＸ）を更に含み、前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）に供給される複数の入力信号から選択された１つの入力信号が前記マルチプレクサー（ＭＰＸ）の前記１出力に出力される。前記マルチプレクサー（ＭＰＸ）の前記１出力に、前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の前記アナログ信号入力端子に接続されている。前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の前記アナログ信号入力端子に、前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）から生成される前記３状態の前記出力信号が供給される（図１、図３参照）。
【００１７】
本発明のひとつの形態による半導体集積回路では、前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の前記アナログ信号入力端子に前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）から生成される前記３状態の前記出力信号が供給される間に、前記マルチプレクサー（ＭＰＸ）の前記多入力と前記１出力との間の電気的導通が遮断される（図１、図３参照）。
【００１８】
本発明のひとつの形態による半導体集積回路は、前記マルチプレクサー（ＭＰＸ）の多入力（ＡＮ０、ＡＮ１…ＡＮ７）に接続された複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）を更に具備している。前記複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）の各診断信号生成回路は、２ビットの入力信号（Ｃ０、Ｂ０、Ｃ１、Ｂ１…Ｃ７、Ｂ７）に応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の複数の出力信号（Ｏ０、Ｏ１…Ｏ７）を生成する（図５、図６、図８、図１１参照）。
【００１９】
本発明のひとつの形態による半導体集積回路では、前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）には応用システムの複数のセンサー（Ｒｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７）からのセンサー出力信号が供給可能である。前記複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）と前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）とにより前記複数のセンサー（Ｒｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７）と前記マルチプレクサー（ＭＰＸ）との少なくともいずれかを診断するものである（図５、図６、図７参照）。
【００２０】
本発明のひとつの具体的な形態による半導体集積回路では、前記複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）と前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）とによる前記複数のセンサー（Ｒｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７）と前記マルチプレクサー（ＭＰＸ）との前記いずれかの診断に先行して、予め前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）から生成された前記３状態の前記出力信号（Ｏ）を利用した前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の良・不良の診断が実行される（図５、図６、図７参照）。
【００２１】
本発明のひとつの具体的な形態による半導体集積回路では、前記複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）から生成された前記高レベル（Ｈ）、前記低レベル（Ｌ）、前記中間レベル（Ｍ）の３状態（３値アナログ信号）の前記複数の出力信号（Ｏ０、Ｏ１…Ｏ７）を前記マルチプレクサー（ＭＰＸ）の前記多入力に逐次供給することにより、前記マルチプレクサー（ＭＰＸ）の前記１出力からの逐次出力信号を前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のアナログ信号入力端子に逐次供給してＡ／Ｄ変換を実行する。前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）によってＡ／Ｄ変換されたディジタル出力信号から、前記マルチプレクサー（ＭＰＸ）の前記多入力・前記１出力の間の電気的導通を診断するものである（図５参照）。
【００２２】
本発明の他のひとつの具体的な形態による半導体集積回路では、前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）には応用システムの複数のセンサー（Ｒｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７）からのセンサー出力信号が供給可能である。前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）に供給される複数のアナログ入力信号の前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）による複数のＡ／Ｄ変換動作（ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖ）の間に、複数の空き時間（ＮＯ＿Ｏｐｅ）が設定されている。前記複数の空き時間（ＮＯ＿Ｏｐｅ）の間に、前記複数の診断回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）から前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）を前記高レベル（Ｈ）と前記低レベル（Ｌ）との一方の状態（高レベル（Ｈ））に短時間駆動する。前記複数の空き時間（ＮＯ＿Ｏｐｅ）の間の前記一方の状態（高レベル（Ｈ））への短時間駆動によって前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）の少なくとも１つの端子が前記一方の状態（高レベル（Ｈ））へ到達することに応答する前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のディジタル出力信号から、前記少なくとも１つの端子に接続されるべきセンサーの断線が診断される（図６、図７参照））。
【００２３】
本発明の他のひとつの具体的な形態による半導体集積回路では、更に前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）に供給される前記複数のアナログ入力信号の前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）による他の複数のＡ／Ｄ変換動作（ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖ）の間に、他の複数の空き時間（ＮＯ＿Ｏｐｅ）が設定されている。前記他の複数の空き時間（ＮＯ＿Ｏｐｅ）の間に、前記複数の診断回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）から前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）を前記高レベル（Ｈ）と前記低レベル（Ｌ）との他方の状態（低レベル（Ｌ））に短時間駆動する。前記他の複数の空き時間（ＮＯ＿Ｏｐｅ）の間の前記他方の状態（低レベル（Ｌ））への短時間駆動によって前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）の少なくとも１つの端子が前記他方の状態（低レベル（Ｌ））へ到達することに応答する前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のディジタル出力信号から、前記少なくとも１つの端子に接続されるべきセンサーの断線が診断される。前記複数の空き時間（ＮＯ＿Ｏｐｅ）の間の前記一方の状態（高レベル（Ｈ））への短時間駆動によって前記一方の状態（高レベル（Ｈ））へ到達した前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）の少なくとも１つの端子と前記他の複数の空き時間（ＮＯ＿Ｏｐｅ）の間の前記他方の状態（低レベル（Ｌ））への短時間駆動によって前記他方の状態（低レベル（Ｌ））へ到達した前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）の少なくとも１つの端子とが同一の端子である場合に、前記同一の端子に接続されるべきセンサーが断線と判定されるものである（図６、図７参照）。
【００２４】
本発明の更に別のひとつの具体的な形態による半導体集積回路は、前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）と前記マルチプレクサー（ＭＰＸ）の前記１出力との間に複数のＣＭＯＳアナログスイッチ（ＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７）が接続され、前記複数のＣＭＯＳアナログスイッチ（ＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７）の複数の出力と前記マルチプレクサー（ＭＰＸ）の前記１出力との間に複数の高入力インピーダンス・低出力インピーダンスのインピーダンス変換器（ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７）が接続されている（図８、図１１参照）。
【００２５】
本発明の更に別のひとつの具体的な形態による半導体集積回路では、前記マルチプレクサー（ＭＰＸ）の前記１出力と前記診断回路（ＢＩＤＴ  Ｃｉｒｔ）の出力とは共通接続ノードに接続され、前記共通接続ノードと前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）の前記アナログ入力端子との間には少なくとも１つの高入力インピーダンス・低出力インピーダンスのインピーダンス変換器（ＯＰ＿Ａｍｐ）が接続されている（図９参照）。
【００２６】
本発明の更に別のひとつの具体的な形態による半導体集積回路では、前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）による診断動作の終了の後、前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）は２ビットの前記入力信号（Ｃ８、Ｂ８）の組み合わせにより高インピーダンス（Ｈｉ−Ｚ）のディスエーブル状態に制御され、また高入力インピーダンス・低出力インピーダンスの前記インピーダンス変換器（ＯＰ＿Ａｍｐ）は２ビットの前記入力信号（Ｃ８、Ｂ８）の組み合わせによりディスエーブル状態に制御されるものである（図９参照）。
【００２７】
本発明の更に別のひとつの具体的な形態による半導体集積回路では、前記マルチプレクサー（ＭＰＸ）の前記多入力（ＡＮ０、ＡＮ１…ＡＮ７）には応用システムの複数のセンサー（Ｒｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７）からのセンサー出力信号が供給可能であり、前記複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７）から生成された前記複数の出力信号（Ｏ０、Ｏ１…Ｏ７）を前記マルチプレクサー（ＭＰＸ）の前記多入力に逐次供給することにより、前記マルチプレクサー（ＭＰＸ）の前記１出力からの逐次出力信号を前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のアナログ信号入力端子に逐次供給してＡ／Ｄ変換を実行する。前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）のディジタル出力信号から、前記マルチプレクサー（ＭＰＸ）の前記多入力と前記複数のセンサー（Ｒｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７）の間の電気的接続を診断するものである（図５、図１１参照）。
【００２８】
本発明の更に別のひとつの具体的な形態による半導体集積回路は、内部電圧（Ｖｉｎｔ）を生成する内部回路（ＰＳＷＣ）を更に含み、前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）は前記内部回路（ＰＳＷＣ）から生成される前記内部電圧（Ｖｉｎｔ）のレベルを診断する（図１０参照）。
【００２９】
本発明の更に別のひとつの具体的な形態による半導体集積回路では、前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）が前記内部電圧（Ｖｉｎｔ）の前記レベルを異常と診断すると、前記診断回路（ＢＩＤＴ  Ｃｉｒｔ）は前記高レベル（Ｈ）、前記低レベル（Ｌ）、前記中間レベル（Ｍ）の３状態（３値アナログ信号）の前記出力信号で前記内部電圧（Ｖｉｎｔ）を生成する前記内部回路（ＰＳＷＣ）のノードを駆動するものであり、前記ノードの電圧を前記Ａ／Ｄ変換器（１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ）がディジタル信号に変換する（図１０参照）。
【００３０】
本発明の最も具体的なひとつの形態による半導体集積回路では、前記診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ）は２ビットの入力信号（Ｃ、Ｂ）の一方の入力信号（Ｃ）にゲートが応答してソース・ドレイン電流経路が第１動作電位点（ＡＶｒｅｆ）と出力端子（Ｏ）との間に接続されたＰチャンネルＭＯＳトランジスタ（Ｍｐ１）と、２ビットの入力信号（Ｃ、Ｂ）の他方の入力信号（Ｂ）にゲートが応答してドレイン・ソース電流経路が前記出力端子（Ｏ）と第２動作電位点（ＡＶｓｓ）との間に接続されたＮチャンネルＭＯＳトランジスタ（Ｍｎ１）とを含む（図２、図９参照）。
【００３１】
本発明の他の最も具体的なひとつの形態による半導体集積回路では、前記複数の他の診断信号生成回路（ＢＩＤＴ  Ｃｉｒｔ０…ＢＩＤＴ  Ｃｉｒｔ）のそれぞれは２ビットの入力信号（Ｃ０、Ｂ０、Ｃ１、Ｂ１…Ｃ７、Ｂ７）の一方の入力信号（Ｃ１、Ｃ２…Ｃ７）にゲートが応答してソース・ドレイン電流経路が第１動作電位点（ＡＶｒｅｆ）と出力端子（Ｏ１、Ｏ２…Ｏ７）との間に接続されたＰチャンネルＭＯＳトランジスタ（Ｍｐ０１、Ｍｐ１１…ＭＰ７１）と、２ビットの入力信号（Ｃ０、Ｂ０、Ｃ１、Ｂ１…Ｃ７、Ｂ７）の他方の入力信号（Ｂ１、Ｂ２…Ｂ７）にゲートが応答してドレイン・ソース電流経路が前記出力端子（Ｏ１、Ｏ２…Ｏ７）と第２動作電位点（ＡＶｓｓ）との間に接続されたＮチャンネルＭＯＳトランジスタ（Ｍｎ０１、Ｍｎ１１…Ｍｎ７１）とを含む（図５、図６、図８、図１１参照）。
【発明の効果】
【００３２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００３３】
すなわち、本発明によれば、マイクロコントローラやマイクロプロセッサのＬＳＩへのアナログ入力部のＡ／Ｄ変換器の故障もしくは多入力マルチプレクサーの故障、応用システムのマザーボードの上での各種センサーの断線、電源ショート、グランドショート等の不具合を診断するに際して、診断回路のオーバーヘッドを削減してマイクロコントローラやマイクロプロセッサ等の半導体集積回路に占める診断回路のコストを低減することができる。
【発明を実施するための最良の形態】
【００３４】
≪半導体集積回路の構成≫
図１は、本発明のひとつの実施形態に従ってチップ上に逐次比較型Ａ／Ｄ変換器を含む半導体集積回路の構成を示す図である。
【００３５】
同図に示すように、半導体集積回路のチップＩＣ  Ｃｈｉｐのアナログ回路ブロックＡｎａｌｏｇ  Ｃｉｒの１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖは、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖと、電圧比較器Ｃｏｍｐと、コントローラＣｎｔｒｌとから構成されている。また、半導体集積回路のこのチップＩＣ  Ｃｈｉｐには、中央処理ユニットＣＰＵを含み、中央処理ユニットＣＰＵにはＣＰＵバスＣＰＵ  Ｂｕｓと制御線Ｃｎｔｒ＿Ｌｉｎｅｓと周辺バスＰｅｒｉｐｈ  Ｂｕｓとを介してリードオンリーメモリＲＯＭ、ランダムアクセスメモリＲＡＭ、フラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈ、バススイッチコントローラＢＳＣ、周辺回路Ｐｅｒｉｐｈ  Ｃｉｒｔ１，Ｐｅｒｉｐｈ  Ｃｉｒ２が接続されている。また、半導体集積回路のチップＩＣ  Ｃｈｉｐのアナログ回路ブロックＡｎａｌｏｇ  ＣｉｒはマルチプレクサーＭＰＸを含み、このマルチプレクサーＭＰＸは８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７を含んでいる。マルチプレクサーＭＰＸは８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７から任意の１つのアナログ入力端子に印加されたアナログ入力信号を選択して、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖに供給する。
【００３６】
従って、アナログ回路ブロックＡｎａｌｏｇ  Ｃｉｒの１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによってマルチプレクサーＭＰＸで選択されサンプルされた入力アナログ信号がディジタル信号に変換されて、変換された１０ビットのディジタル信号は周辺バスＰｅｒｉｐｈ  Ｂｕｓ、バススイッチコントローラＢＳＣ、ＣＰＵバスＣＰＵ  Ｂｕｓを介して中央処理ユニットＣＰＵによって処理されることができる。
【００３７】
まず、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの上位８ビットのデコーダ８ｂｉｔ  ＤＥＣと下位２ビットのデコーダ２ｂｉｔ  ＤＥＣとに１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当する１０ビットディジタル信号を供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当するアナログ基準電圧Ｖｘが出力される。１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの出力からの７５％相当アナログ基準電圧ＶｘとマルチプレクサーＭＰＸで選択されサンプルされた入力アナログ信号とが、電圧比較器Ｃｏｍｐにより比較される。７５％相当アナログ基準電圧ＶｘよりもマルチプレクサーＭＰＸで選択されサンプルされた入力アナログ信号が低くければ、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５０％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５０％に相当するアナログ基準電圧Ｖｘが出力される。５０％相当アナログ基準電圧ＶｘよりもマルチプレクサーＭＰＸで選択されサンプルされた入力アナログ信号が高ければ、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの６２．５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。６２．５％相当アナログ基準電圧ＶｘよりもマルチプレクサーＭＰＸで選択されサンプルされた入力アナログ信号が低ければ、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５７．５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。５７．５％相当アナログ基準電圧ＶｘよりもマルチプレクサーＭＰＸで選択されサンプルされた入力アナログ信号が高ければ、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの６０％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。このようにして、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによるＡ／Ｄ変換のディジタル出力信号が、収束されていく。従って、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖは、マルチプレクサーＭＰＸで選択されサンプルされた任意の１つのアナログ入力信号の逐次Ａ／Ｄ変換を行う。
【００３８】
図１の本実施形態では、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖが正常に動作しているかを検証するための診断回路ＢＩＤＴ  Ｃｉｒｔが、特に配置されている。この診断回路ＢＩＤＴ  Ｃｉｒｔは、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌの出力により制御される。また、診断回路ＢＩＤＴ  Ｃｉｒｔによる１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの診断動作の間に、コントローラＣｎｔｒｌの出力はマルチプレクサーＭＰＸの多入力ＡＮ０、ＡＮ１…ＡＮ７・１出力間の全ての電気的導通が遮断されるようにマルチプレクサーＭＰＸを制御する。その結果、マルチプレクサーＭＰＸの多入力ＡＮ０、ＡＮ１…ＡＮ７のいずれかの通常アナログ入力信号と診断回路ＢＩＤＴ  Ｃｉｒｔからの診断アナログ信号とが逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力で競合することが回避される。
【００３９】
図１の半導体集積回路の電源投入時のシステム起動時には、コントローラＣｎｔｒｌは診断回路ＢＩＤＴ  Ｃｉｒｔに２ビットの制御信号Ｃ、Ｂを３回転送する。この診断回路ＢＩＤＴ  Ｃｉｒｔによる１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの診断動作は、ＣＰＵバスＣＰＵ＿Ｂｕｓに接続されたリードオンリーメモリＲＯＭ、もしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈに格納された診断制御プログラムによって制御されることができる。
【００４０】
この診断動作でコントローラＣｎｔｒｌから１回目に診断回路ＢＩＤＴ  Ｃｉｒｔに転送される２ビットの制御信号Ｃ、Ｂは“０（Ｌ）”、“０（Ｌ）”であるので、この２ビットの制御信号に応答して診断回路ＢＩＤＴ  Ｃｉｒｔは高レベル（Ｈ）のアナログ電圧を出力する。この診断回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ出力電圧は、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによりＡ／Ｄ変換されて、高レベル（Ｈ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られる。この高レベル（Ｈ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号の診断結果は、周辺バスＰｅｒｉｐｈ＿ＢｕｓとＣＰＵバスＣＰＵ＿Ｂｕｓとを介して、ランダムアクセスメモリＲＡＭに格納される。次の２回目にコントローラＣｎｔｒｌから診断回路ＢＩＤＴ  Ｃｉｒｔに転送される２ビットの制御信号Ｃ、Ｂは“０（Ｌ）”、“１（H）”であるので、この２ビットの制御信号に応答して診断回路ＢＩＤＴ  Ｃｉｒｔは中間レベル（Ｍ）のアナログ電圧を出力する。この診断回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ出力電圧は、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによりＡ／Ｄ変換されて、中間レベル（Ｍ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られる。この中間レベル（Ｍ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号の診断結果も、周辺バスＰｅｒｉｐｈ＿ＢｕｓとＣＰＵバスＣＰＵ＿Ｂｕｓとを介して、ランダムアクセスメモリＲＡＭに格納される。３回目にコントローラＣｎｔｒｌから診断回路ＢＩＤＴ  Ｃｉｒｔに転送される２ビットの制御信号Ｃ、Ｂは“１（H）”、“１（H）”であるので、この２ビットの制御信号に応答して診断回路ＢＩＤＴ  Ｃｉｒｔは低レベル（Ｌ）のアナログ電圧を出力する。この診断回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ出力電圧は、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによりＡ／Ｄ変換されて、低レベル（Ｌ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られる。この低レベル（Ｌ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号の診断結果も、周辺バスＰｅｒｉｐｈ＿ＢｕｓとＣＰＵバスＣＰＵ＿Ｂｕｓとを介して、ランダムアクセスメモリＲＡＭに格納される。中央処理ユニットＣＰＵは、ランダムアクセスメモリＲＡＭに格納された高レベル（Ｈ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号の診断結果と中間レベル（Ｍ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号の診断結果と低レベル（Ｌ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号の診断結果とから、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖが正常動作を行うものと診断する。この半導体集積回路の電源投入時のシステム起動時でのリードオンリーメモリＲＯＭ、もしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈに格納された診断制御プログラムにより制御される診断回路ＢＩＤＴ  Ｃｉｒｔの１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの診断動作以外にも、後に図５と図７とで説明するように電源投入の後の通常動作中の空き時間に１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの診断動作を行うことも可能である。
【００４１】
≪診断回路ＢＩＤＴ  Ｃｉｒｔの構成≫
図２は、図１に示した半導体集積回路のチップＩＣ  Ｃｈｉｐの内部に配置された診断回路ＢＩＤＴ  Ｃｉｒｔの構成を示すものである。
【００４２】
同図に示すように、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌからの２ビットの制御信号Ｃ、ＢはＰチャンネルＭＯＳトランジスタＭｐ１のゲートとＮチャンネルＭＯＳトランジスタＭｎ１のゲートとにそれぞれ供給されている。ＰチャンネルＭＯＳトランジスタＭｐ１のソースにはアナログ動作電圧ＡＶｒｅｆが供給され、ＮチャンネルＭＯＳトランジスタＭｎ１のソースにはアナログ接地電圧ＡＶｓｓが供給されている。また、ＰチャンネルＭＯＳトランジスタＭｐ１のドレインとＮチャンネルＭＯＳトランジスタＭｎ１のドレインとの間には抵抗Ｒ１、Ｒ２が直列接続され、直列接続抵抗Ｒ１、Ｒ２の共通接続点は診断回路ＢＩＤＴ  Ｃｉｒｔの診断出力端子Ｏとなっている。まず、１回目に転送される２ビットの制御信号Ｃ、Ｂの“０（Ｌ）”、“０（Ｌ）”に応答して、ＰチャンネルＭＯＳトランジスタＭｐ１はオン状態に、ＮチャンネルＭＯＳトランジスタＭｎ１はオフ状態になるので、診断回路ＢＩＤＴ  Ｃｉｒｔの診断出力端子Ｏには高レベル（Ｈ）のアナログ動作電圧ＡＶｒｅｆが生成される。この診断回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ出力電圧は、図１に示した１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによりＡ／Ｄ変換されて、高レベル（Ｈ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られる。２回目に転送される２ビットの制御信号Ｃ、Ｂの“０（Ｌ）”、“１（H）” に応答して、ＰチャンネルＭＯＳトランジスタＭｐ１はオン状態に、ＮチャンネルＭＯＳトランジスタＭｎ１はオン状態になるので、診断回路ＢＩＤＴ  Ｃｉｒｔの診断出力端子Ｏには中間レベル（Ｍ）のアナログ動作電圧（ＡＶｒｅｆ＋ＡＶｓｓ）／２が生成される。この診断回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ出力電圧は、図１に示した１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによりＡ／Ｄ変換されて、中間レベル（Ｍ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られる。さらに、診断回路ＢＩＤＴ  Ｃｉｒｔをディスエーブル状態に制御する２ビットの制御信号Ｃ、Ｂの“１（H）” 、“０（Ｌ）”に応答して、ＰチャンネルＭＯＳトランジスタＭｐ１はオフ状態に、ＮチャンネルＭＯＳトランジスタＭｎ１はオフ状態になるので、診断回路ＢＩＤＴ  Ｃｉｒｔの診断出力端子Ｏには高インピーダンス（Ｈｉ−Ｚ）の状態が生成される。３回目に転送される２ビットの制御信号Ｃ、Ｂの“１（H）”、“１（H）”に応答して、ＰチャンネルＭＯＳトランジスタＭｐ１はオフ状態に、ＮチャンネルＭＯＳトランジスタＭｎ１はオン状態になるので、診断回路ＢＩＤＴ  Ｃｉｒｔの診断出力端子Ｏには低レベル（Ｌ）のアナログ接地電圧ＡＶｓｓが生成される。この診断回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ出力電圧は、図１に示した１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによりＡ／Ｄ変換されて、低レベル（Ｌ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られる。
【００４３】
≪その他の実施形態による半導体集積回路の構成≫
図３は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。同図に示すように、半導体集積回路のチップＩＣ  Ｃｈｉｐは、アナログ回路部Ａｎａｌｏｇ＿Ｃｉｒとディジタル回路部Ｄｉｇｉｔａｌ＿Ｃｉｒとを含んでいる。アナログ回路部Ａｎａｌｏｇ＿Ｃｉｒは、８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７と１チャンネルのアナログ出力のマルチプレクサーＭＰＸと、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖと、１０ビットの局部Ｄ／Ａ変換器  １０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖと、本発明の特徴部分である診断信号生成回路ＢＩＤＴ  Ｃｉｒｔとを含んでいる。ディジタル回路部Ｄｉｇｉｔａｌ＿Ｃｉｒは、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより制御され、局部Ｄ／Ａ変換器用レジスタＬｏｃａｌ  Ｄ／Ａ  Ｒｅｇを介して１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖを制御するコントロール回路Ｃｏｎｔｒｏｌ＿Ｃｉｒを含む。このコントロール回路Ｃｏｎｔｒｏｌ＿Ｃｉｒには、データレジスタＤａｔａ  Ｒｅｇ  Ａ、Ｄａｔａ  Ｒｅｇ  Ｂ、Ｄａｔａ  Ｒｅｇ  Ｃ、Ｄａｔａ  Ｒｅｇ  Ｄ、ステータスレジスタＳｔａｔｕｅ  Ｒｅｇ、コントロールレジスタＣｏｎｔｒｏｌ  Ｒｅｇ、診断信号生成回路制御用フリップフロップＤＥ、ＰＥ、ＮＥが接続されている。これらのデータレジスタＤａｔａ  Ｒｅｇ  Ａ、Ｄａｔａ  Ｒｅｇ  Ｂ、Ｄａｔａ  Ｒｅｇ  Ｃ、Ｄａｔａ  Ｒｅｇ  Ｄ、ステータスレジスタＳｔａｔｕｅ  Ｒｅｇ、コントロールレジスタＣｏｎｔｒｏｌ  Ｒｅｇ、診断信号生成回路制御用フリップフロップＤＥ、ＰＥ、ＮＥには、モジュールデータバスＭｏｄ＿Ｄａｔａ＿Ｂｕｓを介してバスインターフェースＢｕｓ＿Ｉｎｔが接続され、バスインターフェースＢｕｓ＿Ｉｎｔには更に内部データバスＩｎｔ＿Ｄａｔａ＿Ｂｕｓが接続される。尚、図３のバスインターフェースＢｕｓ＿Ｉｎｔは図１の周辺バスＰｅｒｉｐｈ  ＢｕｓとバススイッチコントローラＢＳＣとを介して中央処理ユニットＣＰＵに接続されることも可能である。尚、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖは、直列接続された２５７個の抵抗Ｒ０、Ｒ１…Ｒ１２７、Ｒ１２８、Ｒ１２９、Ｒ１３０、Ｒ１３１…Ｒ２５５、Ｒ２５６と、上位８ビットのデコーダ８ｂｉｔ  ＤＥＣによって制御される２５６個の上位ビットスイッチと、下位２ビットのデコーダ２ｂｉｔ  ＤＥＣによって制御される４個の下位ビットスイッチとにより構成されている。１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの２５６個の上位ビットスイッチにより選択された上位ビット基準電圧ＶＲＥＦ１が１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの比較器Ｃｏｍｐの入力のサンプリング容量Ｃ１に供給され、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの４個の下位ビットスイッチにより選択された下位ビット基準電圧ＶＲＥＦ２が１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの比較器Ｃｏｍｐの入力の他のサンプリング容量Ｃ４に供給される。
【００４４】
図３の半導体集積回路のチップＩＣ  Ｃｈｉｐは、半導体集積回路の電源投入時のシステム起動時に診断信号生成回路ＢＩＤＴ  Ｃｉｒｔによる診断動作をまず開始する。コントロール回路Ｃｏｎｔｒｏｌ＿Ｃｉｒは、診断信号生成回路制御用フリップフロップＤＥの値を“０（Ｌｏｗ）”に設定することにより、マルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７と１出力との間の信号伝達経路を全て遮断する。この入力遮断状態において、コントロール回路Ｃｏｎｔｒｏｌ＿Ｃｉｒは、診断信号生成回路制御用フリップフロップＰＥ、ＮＥのそれぞれの値をまず“０（Ｌｏｗ）”、“０（Ｌｏｗ）”に設定する。この診断信号生成回路制御用フリップフロップＰＥ、ＮＥの値は、レベルシフト回路ＬＶ＿Ｓｈｉｆｔｅｒに供給される。レベルシフト回路ＬＶ＿Ｓｈｉｆｔｅｒから診断信号生成回路ＢＩＤＴ  Ｃｉｒｔにそれぞれ“０（Ｌｏｗ）”、“０（Ｌｏｗ）”に設定された２ビットの制御信号Ｃ、Ｂが供給される。すると、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔは、“０（Ｌｏｗ）”、“０（Ｌｏｗ）”に設定された２ビットの制御信号Ｃ、Ｂに応答した高レベル（Ｈ）のアナログ電圧を１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのサンプリング容量Ｃ１に供給する。すると、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの上位８ビットのデコーダ８ｂｉｔ  ＤＥＣと下位２ビットのデコーダ２ｂｉｔ  ＤＥＣとに１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当する１０ビットディジタル信号を供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当するアナログ基準電圧Ｖｘが出力される。１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの出力からの７５％相当アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ電圧とが、電圧比較器Ｃｏｍｐにより比較される。７５％相当アナログ基準電圧Ｖｘよりも診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ電圧が高いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの８７．５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。８７．５％相当アナログ基準電圧Ｖｘよりも診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ電圧が高いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの９３．７５％に相当する１０ビットディジタル信号を���０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。以下同様にして、アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ電圧との電圧比較器Ｃｏｍｐでの比較結果によりアナログ基準電圧Ｖｘが高レベルへ更新され、更新されたアナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ電圧とが電圧比較器Ｃｏｍｐで更に比較される。このようにして、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによるＡ／Ｄ変換のディジタル出力信号が、高レベルへ収束されていく。従って、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）のアナログ電圧に対応する相当する１０ビットディジタル変換信号が得られる。
【００４５】
次に、コントロール回路Ｃｏｎｔｒｏｌ＿Ｃｉｒは、診断信号生成回路制御用フリップフロップＰＥ、ＮＥのそれぞれの値を“０（Ｌｏｗ）”、“１（Ｈｉｇｈ）”に設定する。この診断信号生成回路制御用フリップフロップＰＥ、ＮＥの値は、レベルシフト回路ＬＶ＿Ｓｈｉｆｔｅｒに供給される。レベルシフト回路ＬＶ＿Ｓｈｉｆｔｅｒから診断信号生成回路ＢＩＤＴ  Ｃｉｒｔにそれぞれ“０（Ｌｏｗ）”、“１（Ｈｉｇｈ）”に設定された２ビットの制御信号Ｃ、Ｂが供給される。すると、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔは、中間レベル（Ｍ）のアナログ電圧を１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのサンプリング容量Ｃ１に供給する。まず、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの上位８ビットのデコーダ８ｂｉｔ  ＤＥＣと下位２ビットのデコーダ２ｂｉｔ  ＤＥＣとに１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当する１０ビットディジタル信号を供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当するアナログ基準電圧Ｖｘが出力される。１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの出力からの７５％相当アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ電圧とが、電圧比較器Ｃｏｍｐにより比較される。７５％相当アナログ基準電圧Ｖｘよりも中間レベル（Ｍ）のアナログ電圧が低いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５０％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。５０％相当アナログ基準電圧Ｖｘよりも中間レベル（Ｍ）のアナログ電圧がほんのわずかに高いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの６２．５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの６２．５％に相当するアナログ基準電圧Ｖｘが出力される。６２．５％相当アナログ基準電圧Ｖｘよりも診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ電圧が低いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５７．５％に相��する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。５７．５％相当アナログ基準電圧Ｖｘよりも診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ電圧が低いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５２．５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。以下同様にして、アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ電圧との電圧比較器Ｃｏｍｐでの比較結果によりアナログ基準電圧Ｖｘが中間レベルへ更新され、更新されたアナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの中間レベルのアナログ電圧とが電圧比較器Ｃｏｍｐで更に比較される。このようにして、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによるＡ／Ｄ変換のディジタル出力信号が、中間レベルへ収束されていく。従って、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの中間レベル（Ｍ）のアナログ電圧に対応する相当する１０ビットディジタル変換信号が得られる。
【００４６】
さらに、コントロール回路Ｃｏｎｔｒｏｌ＿Ｃｉｒは、診断信号生成回路制御用フリップフロップＰＥ、ＮＥのそれぞれの値を“１（Ｈｉｇｈ）”、“１（Ｈｉｇｈ）”に設定する。この診断信号生成回路制御用フリップフロップＰＥ、ＮＥの値は、レベルシフト回路ＬＶ＿Ｓｈｉｆｔｅｒに供給される。レベルシフト回路ＬＶ＿Ｓｈｉｆｔｅｒから診断信号生成回路ＢＩＤＴ  Ｃｉｒｔにそれぞれ“１（Ｈｉｇｈ）”、“１（Ｈｉｇｈ）”に設定された２ビットの制御信号Ｃ、Ｂが供給される。すると、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔは、低レベル（Ｌ）のアナログ電圧を１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのサンプリング容量Ｃ１に供給する。まず、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの上位８ビットのデコーダ８ｂｉｔ  ＤＥＣと下位２ビットのデコーダ２ｂｉｔ  ＤＥＣとに１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当する１０ビットディジタル信号を供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの７５％に相当するアナログ基準電圧Ｖｘが出力される。１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの出力からの７５％相当アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ電圧とが、電圧比較器Ｃｏｍｐにより比較される。７５％相当アナログ基準電圧Ｖｘよりも低レベル（Ｌ）のアナログ電圧が低いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの５０％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖの出力からの５０％相当アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ電圧とが、電圧比較器Ｃｏｍｐにより比較される。５０％相当アナログ基準電圧Ｖｘよりも低レベル（Ｌ）のアナログ電圧が低いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの２５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。すると、１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖから１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの２５％に相当するアナログ基準電圧Ｖｘが出力される。２５％相当アナログ基準電圧Ｖｘよりも診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ電圧が低いので、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖのコントローラＣｎｔｒｌは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力ダイナミックレンジの１２．５％に相当する１０ビットディジタル信号を１０ビットの局部Ｄ／Ａ変換器１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖに供給する。以下同様にして、アナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ電圧との電圧比較器Ｃｏｍｐでの比較結果によりアナログ基準電圧Ｖｘが低レベルへ更新され、更新されたアナログ基準電圧Ｖｘと診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの低レベルのアナログ電圧とが電圧比較器Ｃｏｍｐで更に比較される。このようにして、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによるＡ／Ｄ変換のディジタル出力信号が、低レベルへ収束されていく。従って、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの低レベル（Ｌ）のアナログ電圧に対応する相当する１０ビットディジタル変換信号が得られる。
【００４７】
以上のように診断信号生成回路ＢＩＤＴ  Ｃｉｒｔからの高レベル（Ｈ）、中間レベル（Ｍ）、低レベル（Ｌ）のアナログ電圧に対応する相当する１０ビットディジタル変換信号が次々に１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖから得られることにより、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖは正確なＡ／Ｄ変換を実行するものとして、診断されることができる。
【００４８】
図４は、図３の半導体集積回路のチップＩＣ  Ｃｈｉｐが半導体集積回路の電源投入時のシステム起動時に診断信号生成回路ＢＩＤＴ  Ｃｉｒｔによる診断動作だけでなく、電源投入の後の通常動作においても、動作中の空き時間に１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖやマルチプレクサーＭＰＸの診断動作を行うことを示すものである。同図に示すように、図３のマルチプレクサーＭＰＸの１チャンネル目のアナログ入力端子ＡＮ０からのアナログ信号のサンプリング処理Ｓａｍｐとサンプリングされたアナログ信号から１０ビットのディジタル信号へのＡ／Ｄ変換の変換処理Ｃｏｎｖの後の空き時間に、図３の診断回路ＢＩＤＴ  Ｃｉｒによる１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖを診断する診断処理ＢＩＤＴ  Ｔｅｓｔが行われる。また、図３のマルチプレクサーＭＰＸの２チャンネル目のアナログ入力端子ＡＮ１からのアナログ信号のサンプリング処理Ｓａｍｐとサンプリングされたアナログ信号から１０ビットのディジタル信号へのＡ／Ｄ変換の変換処理Ｃｏｎｖの後の空き時間に、図３の診断回路ＢＩＤＴ  Ｃｉｒによる１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖを診断する診断処理ＢＩＤＴ  Ｔｅｓｔが行われる。以下同様に、マルチプレクサーＭＰＸの８チャンネル目のアナログ入力端子ＡＮ７からのアナログ信号のサンプリング処理Ｓａｍｐとサンプリングされたアナログ信号から１０ビットのディジタル信号へのＡ／Ｄ変換の変換処理Ｃｏｎｖの後の空き時間に、図３の診断回路ＢＩＤＴ  Ｃｉｒによる１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖを診断する診断処理ＢＩＤＴ  Ｔｅｓｔが行われる。
【００４９】
図５は、本発明のその他の実施形態に従ってチップ上に逐次比較型Ａ／Ｄ変換器を含む半導体集積回路の構成を示す図である。
【００５０】
同図に示すように、マルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７には、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７と、８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７とが接続されている。また、マルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７には、Ａ／Ｄ変換されるアナログ入力信号を生成する応用システムのマザーボードの各種のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が接続されている。更にマルチプレクサーＭＰＸの１出力には、診断回路ＢＩＤＴ  Ｃｉｒｔ８と１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖとが接続されている。応用システムのマザーボードの上で各種のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が正常に動作している場合には、８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７には、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７からのセンス電圧がセンサーの出力インピーダンスを介して供給されている。センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７からのセンス電圧は、アナログ動作電圧ＡＶｒｅｆとアナログ接地電圧ＡＶｓｓの間の種々の電圧レベルとなるものである。
【００５１】
しかし、マルチプレクサーＭＰＸの８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７のいずれかが故障すると、マルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７のいずれかとマルチプレクサーＭＰＸの１出力との間の電気的導通が確保できなくなる。
【００５２】
８個の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７は、２ビットの入力信号Ｃ０、Ｂ０、Ｃ１、Ｂ１…Ｃ７、Ｂ７に応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の複数の出力信号Ｏ０、Ｏ１…Ｏ７を生成する。８個の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７から生成された高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）の３状態（３値アナログ信号）の複数の出力信号Ｏ０、Ｏ１…Ｏ７をマルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７に逐次供給する。この逐次供給の状態でマルチプレクサーＭＰＸの１出力からの逐次出力信号をＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのアナログ信号入力端子に逐次供給して、Ａ／Ｄ変換を実行する。Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによってＡ／Ｄ変換されたディジタル出力信号から、マルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７とマルチプレクサーＭＰＸの１出力との間の電気的導通を診断することができる。
【００５３】
尚、マルチプレクサーＭＰＸの１出力に接続された９個目の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ８も、２ビットの入力信号Ｃ８、Ｂ８に応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の複数の出力信号Ｏ８を生成する。上述のマルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７とマルチプレクサーＭＰＸの１出力との間の電気的導通の診断に先立って、９個目の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ８から生成された高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）の３状態（３値アナログ信号）の出力信号Ｏ８をＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのアナログ信号入力端子に供給して、Ａ／Ｄ変換を実行する。Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによってＡ／Ｄ変換されたディジタル出力信号から、Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの良・不良を診断する。この診断の間には、マルチプレクサーＭＰＸの８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の全てがオフ状態となるように、８個の選択信号ＳＥＬ０、ＳＥＬ１…ＳＥＬ７は全てハイレベルとされる。従って、この診断の間にセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７からのセンス電圧がＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖに供給されないようにマルチプレクサーＭＰＸが８個の選択信号ＳＥＬ０、ＳＥＬ１…ＳＥＬ７により制御される。Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖが良と診断されると、上述のマルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７とマルチプレクサーＭＰＸの１出力との間の電気的導通の診断が開始される。この診断の間には、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の出力インピーダンス（１０ＫΩから１００ＫΩ）よりも８個の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７の高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）の３状態（３値アナログ信号）の出力信号Ｏ０、Ｏ１…Ｏ７を生成する出力インピーダンスが、例えば数ＫΩと、十分低くされている。その結果、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７からのセンス電圧は、８個の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７から生成される高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）の３状態（３値アナログ信号）のレベルにほとんど影響を与えることはない。
【００５４】
尚、図５の実施形態において、９個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７、ＢＩＤＴ  Ｃｉｒｔ８によるマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の断線状態の診断と、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの故障診断とを、図１と同様に半導体集積回路の電源投入時のシステム起動時と伴に電源投入の後の通常動作中の空き時間にもリードオンリーメモリＲＯＭもしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈに格納された診断制御プログラムにより実行することが推奨される。このような断線状態や故障が診断されると、応用システムのユーザーに警報が発せられるものである。このユーザー警告処理のための制御プログラムも、図１のリードオンリーメモリＲＯＭもしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈ中に格納されることができる。
【００５５】
図６は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。図６の実施形態は、図５の実施形態と同様に９個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７、ＢＩＤＴ  Ｃｉｒｔ８によるマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の断線状態の診断と、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの故障診断とを行うことが可能である。更に図６の実施形態は、図５の実施形態にコントローラＣＮＴＲＬＲ、レジスタＲＥＧ１（ＰＬＳ＿Ｉｎｔ）、レジスタＲＥＧ２（ＰＬＳ＿Ｗｉｄ）が追加され、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の診断を可能としている。
【００５６】
図７は、図６の半導体集積回路ＩＣ  Ｃｈｉｐが複数のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７からマルチプレクサＭＰＸの複数のアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７に供給される複数の通常アナログ入力信号の複数のＡ／Ｄ変換動作ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖの間の複数のノーオペレーションＮＯ＿Ｏｐｅの間に、複数のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が断線状態となっていないかを診断する動作を示すものである。尚、複数のＡ／Ｄ変換動作ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖは、それぞれマルチプレクサーＭＰＸのアナログ入力端子からのアナログ信号のサンプリング処理Ｓａｍｐと、サンプリングされたアナログ信号から１０ビットのディジタル信号へのＡ／Ｄ変換の変換処理Ｃｏｎｖとを含んでいる。
【００５７】
複数のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が複数のアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７と正常に電気的に接続されている場合、複数のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７のインピーダンスは１０ＫΩから１００ＫΩ程度の値となっている。半導体集積回路ＩＣ  Ｃｈｉｐを搭載した電子機器への強い機械的衝撃等により、複数のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が断線状態またはそれに近い半断線状態となる。このように、複数のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が断線状態またはそれに近い半断線状態の高インピーダンス状態となると、数ＭΩからＧΩオダーの極めて高いインピーダンスとなる。機械的衝撃等により一部のセンサーが段線状態またはそれに近い半断線状態となっても、残りのセンサーは正常な状態で正常なセンス電圧を出力していることが想定される。従って、図５の実施形態のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の断線状態の診断のためにアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７を診断回路により高レベル（Ｈ）の状態、中間レベル（Ｍ）の状態、低レベル（Ｌ）の状態にシーケンシャルに低インピーダンス駆動するならば、正常な状態の残りのセンサーの正常なセンス電圧を破壊してしまう危険性がある。図６と図７とに示した本発明のその他の実施形態は、このような正常なセンス電圧の破壊を回避できるように考慮されている。
【００５８】
すなわち、図６と図７とに示した本発明のその他の実施形態では、複数のアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７に供給される複数の通常アナログ入力信号の複数のＡ／Ｄ変換動作ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖの間の複数のノーオペレーションＮＯ＿Ｏｐｅの間に、複数の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７から複数のアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７の各入力端子を高レベル（Ｈ）の状態に短時間駆動する。複数のノーオペレーションＮＯ＿Ｏｐｅの間の入力端子の高レベル（Ｈ）の状態に短時間駆動によって、断線状態のセンサーに対応する入力端子の電圧は徐々に増加して最終的には高レベル（Ｈ）の状態に到達する。この高レベル（Ｈ）の状態への到達より入力端子のセンサーの断線が診断される。尚、入力端子の高レベル（Ｈ）の状態への到達は、１０ビット逐次Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖからのディジタル出力信号から判定することができる。また、断線状態でも半断線状態でもない正常な状態でセンサーが接続されているアナログ入力信号は短時間の駆動時間以外は正常なセンサー電圧により長時間駆動されるので、高レベル（Ｈ）の状態へ到達することはない。
【００５９】
上述のマルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７に接続されるセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の診断に先立って、９個目の診断信号生成回路ＢＩＤＴ  Ｃｉｒｔ８から生成された高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）の３状態（３値アナログ信号）の出力信号Ｏ８をＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのアナログ信号入力端子に供給して、Ａ／Ｄ変換を実行する。Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿ＣｏｎｖによってＡ／Ｄ変換されたディジタル出力信号から、Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの良・不良を診断する。この診断の間には、マルチプレクサーＭＰＸの８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の全てがオフ状態となるように、８個の選択信号ＳＥＬ０、ＳＥＬ１…ＳＥＬ７は全てハイレベルとされる。従って、この診断の間にセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７からのセンス電圧がＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖに供給されないようにマルチプレクサーＭＰＸが８個の選択信号ＳＥＬ０、ＳＥＬ１…ＳＥＬ７により制御される。Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖが良と診断されると、上述のマルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７に接続されるセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の診断が開始される。
【００６０】
また、センサーの断線判定の精度を向上するために、他の複数のノーオペレーションＮＯ＿Ｏｐｅの間に、複数の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７から複数のアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７の各入力端子を低レベル（Ｌ）の状態に短時間駆動する。複数のノーオペレーションＮＯ＿Ｏｐｅの間の入力端子の低レベル（Ｌ）の状態に短時間駆動によって、断線状態のセンサーに対応する入力端子の電圧は徐々に低下して最終的には低レベル（Ｌ）の状態に到達する。尚、入力端子の低レベル（Ｌ）の状態への到達は、１０ビット逐次Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖからのディジタル出力信号から判定することができる。また、断線状態でも半断線状態でもない正常な状態でセンサーが接続されているアナログ入力信号は短時間の駆動時間以外は正常なセンサー電圧により長時間駆動されるので、低レベル（Ｌ）の状態へ到達することはない。このような複数回の高レベル（Ｈ）の状態の短時間駆動と複数回の低レベル（Ｌ）の状態の短時間駆動とによって同一の入力端子のセンサーの断線が２回検出されると、この入力端子のセンサーは段線状態となっていると最終判断されて、図５の実施形態と同様に応用システムのユーザーに警報が発せられる。
【００６１】
図６のレジスタＲＥＧ１（ＰＬＳ＿Ｉｎｔ）には短時間駆動のインターバル期間が設定され、レジスタＲＥＧ２（ＰＬＳ＿Ｗｉｄ）には短時間駆動の駆動期間が設定され、コントローラＣＮＴＲＬＲはレジスタＲＥＧ１（ＰＬＳ＿Ｉｎｔ）、ＲＥＧ２（ＰＬＳ＿Ｗｉｄ）の設定情報に従って複数の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７を制御するための制御信号Ｃ０、Ｂ０、Ｃ１、Ｂ１…Ｃ７、Ｂ７を生成する。
【００６２】
図７に示したセンサー断線診断のためのコントローラＣＮＴＲＬＲの制御による複数の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７から複数のアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７の駆動は、例えば、次のように制御される。まず、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７に供給される通常アナログ入力信号の合計１６回のＡ／Ｄ変換動作ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖの間の合計１６回のノー・オペレーションＮＯ＿Ｏｐｅの間に、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７のそれぞれは２回の高レベル（Ｈ）の状態の短時間駆動を体験する。尚、この高レベル（Ｈ）の短時間駆動の駆動時間の長さは、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の抵抗値とアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７の入力浮遊容量の容量値とで決定される時定数で決定される。また、１０ビットＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力端子の電荷の漏洩を防止するため、１０ビットＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのサンプリング期間以外の期間では、マルチプレクサーＭＰＸの出力端子に接続された診断回路ＢＩＤＴ  Ｃｉｒ８は１０ビットＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力端子を高レベル（Ｈ）に駆動する。その後、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７が高レベル（Ｈ）の状態に到達しているかが、１０ビット逐次Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより判断される。
【００６３】
更に、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７に供給される通常アナログ入力信号の合計１６回の次のＡ／Ｄ変換動作ＡＮ０＿Ａ／Ｄ＿Ｃｏｎｖ、ＡＮ１Ａ／Ｄ＿Ｃｏｎｖ…ＡＮ７Ａ／Ｄ＿Ｃｏｎｖの間の合計１６回の次のノー・オペレーションＮＯ＿Ｏｐｅの間に、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７のそれぞれは２回の低レベル（Ｌ）の状態の短時間駆動を体験する。この低レベル（Ｌ）の短時間駆動の駆動時間の長さも、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の抵抗値とアナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７の入力浮遊容量の容量値とで決定される時定数で決定される。同様に、１０ビットＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力端子の電荷の漏洩を防止するため、１０ビットＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのサンプリング期間以外の期間では、マルチプレクサーＭＰＸの出力端子に接続された診断回路ＢＩＤＴ  Ｃｉｒ８は１０ビットＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力端子を高レベル（Ｈ）に駆動する。その後、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７が低レベル（Ｌ）の状態に到達しているかが、１０ビット逐次Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより判断される。このような合計２回の高レベル（Ｈ）の状態の短時間駆動と合計２回の低レベル（Ｌ）の状態の短時間駆動とにより同一の入力端子のセンサーの断線が４回検出されると、この入力端子のセンサーは段線状態となっていると最終判断されて、図５の実施形態と同様に応用システムのユーザーに警報が発せられる。尚、図６と図７とに示した実施形態によるセンサーの診断動作では、マルチプレクサーＭＰＸの多入力と１出力との間の電気的導通が確保されていると言う前提に立っている。しかし、図６と図７とに示した実施形態によるセンサーの診断動作は、図５の実施形態のマルチプレクサーＭＰＸの多入力と１出力との間の電気的導通の診断の機能も兼ねていると言える。すなわち、マルチプレクサーＭＰＸの多入力のいずれかの入力と１出力との間の電気的導通が遮断されていれば、上述のいずれかの入力端子の高レベル（Ｈ）または低レベル（Ｌ）またはセンサーからのセンス電圧に応答するはずの１０ビット逐次Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖから高レベル（Ｈ）または低レベル（Ｌ）またはセンス電圧に対応するディジタル出力信号が得られないことが検出されることができる。また、変形実施形態としては、計１回の高レベル（Ｈ）の状態の短時間駆動と計１回の低レベル（Ｌ）の状態の短時間駆動とによって同一の入力端子のセンサーの断線が２回検出されると、入力端子のセンサーは段線状態となっていると最終判断することも可能である。
【００６４】
図８は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。同図に示すように、図３の実施形態のマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の出力とマルチプレクサーＭＰＸの１出力との間に高入力インピーダンス・低出力インピーダンスのインピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７を配置したものである。このインピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７により、マルチプレクサーＭＰＸの１出力に接続されたＡ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力の駆動能力を改善することができる。インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７の動作の初期に、スイッチＳＷ０１、ＳＷ１１…ＳＷ７１はオン状態とされる。その後、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７の差動入力オフセット電圧の影響を軽減するため、スイッチＳＳＷ０１、ＳＷ１１…ＳＷ７１はオフ状態とされ、入出力バイパス用スイッチＳＷ０２、ＳＷ１２…ＳＷ７２がオン状態とされる。また、入出力バイパス用スイッチＳＷ０２、ＳＷ１２…ＳＷ７２がオン状態となった後に、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７の動作は停止され、低消費電力モードに設定される。
【００６５】
この図８の実施形態でも、図３と図４と図６の実施形態と同様に、診断回路ＢＩＤＴ  Ｃｉｒ８による１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの診断動作と、診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…によるマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０…ＣＭＯＳＳＷ７もしくはアナログ入力端子ＡＮ０…ＡＮ７のセンサーＲｓｅｎｓｅ０…Ｒｓｅｎｓｅの診断動作とを行うことができる。
【００６６】
図９は、本発明のその他の実施形態に従ってチップ上に逐次比較型Ａ／Ｄ変換器を含む半導体集積回路の構成を示す図である。
【００６７】
同図の実施形態は、図１の実施形態と比較すると８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７を持つマルチプレクサーＭＰＸの１出力と１０ｂｉｔの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力との間に高入力インピーダンス・低出力インピーダンスのインピーダンス変換器ＯＰ＿Ａｍｐが追加的に接続されることによって、１０ｂｉｔの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力の駆動能力を改善することができる。インピーダンス変換器ＯＰ＿Ａｍｐの動作の初期に、スイッチＳＷ１はオン状態とされて、Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力の入力容量ＣｉｎがマルチプレクサーＭＰＸの１出力の出力信号により高速に充電される。その後、インピーダンス変換器ＯＰ＿Ａｍｐの差動入力オフセット電圧の影響を軽減するため、スイッチＳＷ１はオフ状態とされ、入出力バイパス用スイッチＳＷ２がオン状態とされて、マルチプレクサーＭＰＸの１出力の出力信号は入出力バイパス用スイッチＳＷ２を介して入力容量Ｃｉｎに供給される。
【００６８】
また、図１と同様に図９の実施形態でも、アナログ入力端子ＡＮ０、ＡＮ１…ＡＮ７からのアナログ信号のサンプリング処理とディジタル信号へのＡ／Ｄ変換の変換処理との後の空き時間に、マルチプレクサーＭＰＸの多入力と１出力との間の電気的導通が遮断された状態で、２ビットの入力信号Ｃ８、Ｂ８の組み合わせに従って診断回路ＢＩＤＴ  Ｃｉｒは高レベル（Ｈ）と低レベル（Ｌ）と中間レベル（Ｍ）の３状態の出力信号を生成して、逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのディジタル出力信号から良・不良が診断される。
【００６９】
更に、診断信号生成回路ＢＩＤＴ  ＣｉｒｔによるＡ／Ｄ変換器の診断動作の終了の後に、診断信号生成回路ＢＩＤＴ  Ｃｉｒｔは２ビットの入力信号Ｃ８、Ｂ８の組み合わせにより診断信号生成回路ＢＩＤＴ  Ｃｉｒｔが高インピーダンス（Ｈｉ−Ｚ）のディスエーブル状態に制御され、また高入力インピーダンス・低出力インピーダンスのインピーダンス変換器ＯＰ＿Ａｍｐも２ビットの入力信号Ｃ８、Ｂ８の組み合わせによりディスエーブル状態に制御され、低消費電力化を実現することができる。すなわち、診断回路ＢＩＤＴ  Ｃｉｒｔをディスエーブル状態に制御する２ビットの制御信号Ｃ８、Ｂ８の“１（H）”、“０（Ｌ）”に応答して、ＮＡＮＤ回路ＮＡＮＤ１の出力はローレベルとなり、インバータＩＮＶ１の出力はハイレベルとなる。その結果、インピーダンス変換器ＯＰ＿Ａｍｐと定電流源ＣＳ１との間のスイッチＳＷ３はオフ状態に制御され、インピーダンス変換器ＯＰ＿Ａｍｐはディスエーブル状態に制御される。尚、スイッチＳＷ３がオフ状態に制御されるのと同時に、入出力バイパス用スイッチＳＷ２がオン状態とされる。
【００７０】
≪変形実施形態による半導体集積回路の構成≫
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７１】
例えば、図２の診断回路ＢＩＤＴ  ＣｉｒｔのＰチャンネルＭＯＳトランジスタＭｐ１とＮチャンネルＭＯＳトランジスタＭｎ１とはＰＮＰ型バイポーラトランジスタとＮＰＮ型バイポーラトランジスタとによってそれぞれ置換することができる。
【００７２】
また、センサーの段線状態の検出に際して、正常なセンサーの正常なセンサー電圧の破壊が問題とならなければ、図５の実施形態による８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７を使用してセンサーの段線状態を検出することができる。
【００７３】
すなわち、図５において応用システムのマザーボードの上で全てのセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が完全な断線状態となると、８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７の全て高インピーダンス（Ｈｉ−Ｚ）の状態となる。この異常状態は、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７によって検出されることができる。すなわち、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７が２ビットの制御信号Ｃ、Ｂを３回転送することによって、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７は８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７を、高レベル（Ｈ）の状態、中間レベル（Ｍ）の状態、低レベル（Ｌ）の状態にシーケンシャルに駆動する。従って、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖにより、高レベル（Ｈ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号と、中間レベル（Ｍ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号と、低レベル（Ｌ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号とがシーケンシャルに得られるならば、応用システムのマザーボードの上で全てのセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が完全な断線状態となっていることが診断される。また、応用システムのマザーボードの上で全てのセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７が全て低インピダンス状態での電源ショートやグランドショートとなっている場合も、同様に診断することができる。すなわち、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７は８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７を中間レベル（Ｍ）の状態に駆動しても、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖから中間レベル（Ｍ）のアナログ出力電圧に対応する１０ビットのディジタル出力信号が得られないことにより、低インピダンス状態での電源ショートやグランドショートの異常状態を診断することができる。
【００７４】
更に、図５の実施形態では、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７を用いることにより、８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の完全な段線状態や低インピダンス状態での電源ショートやグランドショートなどの異常状態を診断することができる。
【００７５】
また、マルチプレクサーＭＰＸの１出力に接続された９個目の診断回路ＢＩＤＴ  Ｃｉｒｔ８は、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の完全な断線状態、低インピダンス状態での電源ショートやグランドショートの診断やＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の完全な断線状態、低インピダンス状態での電源ショートやグランドショートの診断に先立って、マルチプレクサーＭＰＸの８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の全てをオフ状態に制御した状態で１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの故障を診断することができる。この診断により１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖが良と判断されると、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の診断や８個のＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の診断が開始される。
【００７６】
尚、図５の実施形態において、９個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７、ＢＩＤＴ  Ｃｉｒｔ８によるセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の完全な断線状態、低インピダンス状態での電源ショートやグランドショートの診断、ＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の完全な断線状態、低インピダンス状態での電源ショートやグランドショートの診断、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの故障診断を、図１と同様に半導体集積回路の電源投入時のシステム起動時と伴に電源投入の後の通常動作中の空き時間にもリードオンリーメモリＲＯＭもしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈに格納された診断制御プログラムにより実行することが推奨される。更に、マザーボード上のセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の電源ショート、グランドショートの発生によって、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７による中間レベル（Ｍ）のアナログ出力電圧のレベルがセンサーの電源ショート、グランドショートの発生以前のレベルから微妙に変化する。これは、診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７での中間レベル（Ｍ）を出力する際の出力インピーダンス（図２に示した診断回路ＢＩＤＴ  Ｃｉｒｔでは略抵抗Ｒ１、Ｒ２の並列接続インピーダンスとなる）に対して、センサーの電源ショート、グランドショートの発生前ではセンサーの正常状態のインピーダンスは比較的高く、センサーの電源ショート、グランドショートの発生後ではセンサーのインピーダンスは比較的低いことに起因する。従って、センサーの電源ショート、グランドショートの発生前後のセンサーのインピーダンス変化による８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７による中間レベル（Ｍ）のアナログ出力電圧の微妙な変化を、図１のフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈ中に履歴情報として格納することが推奨される。図１の中央処理ユニットＣＰＵは定期的な周期にてフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈから、８個の診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７による中間レベル（Ｍ）のアナログ出力電圧の微妙な変化を読み出す。この微妙な変化が統計的な許容値を超えた時には、中央処理ユニットＣＰＵはセンサーに電源ショート、もしくはグランドショートが発生したものとして診断して、応用システムのユーザーに警報を発するものである。以上説明したようなセンサーの電源ショート、グランドショートによる診断回路の中間レベル（Ｍ）のアナログ出力電圧の微妙な変化のフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈへの履歴情報格納処理、フラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈからの履歴情報の定期的な読み出し処理、微妙な変化が許容範囲か否かの統計的な判断処理、ユーザー警告処理のための制御プログラムも、図１のリードオンリーメモリＲＯＭもしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈ中に格納されることができる。
【００７７】
図１０は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。同図に示すように、半導体集積回路のチップＩＣ  Ｃｈｉｐの内部には、中央処理ユニットＣＰＵに外部電源電圧Ｖｄｄよりも低い内部動作電圧Ｖｉｎｔを供給するパワースイッチ回路ＰＳＷＣが配置されている。このパワースイッチ回路ＰＳＷＣは、内部動作電圧Ｖｉｎｔを供給するＰチャンネルＭＯＳトランジスタＱｐｓを含み、このＰチャンネルＭＯＳトランジスタＱｐｓのゲートには差動増幅器ＤＡの出力信号が供給されている。差動増幅器ＤＡの反転入力端子−には電圧レギュレータＶｒｅｇからの基準電圧Ｖｅｒｆが供給され、差動増幅器ＤＡの非反転入力端子＋にはＰチャンネルＭＯＳトランジスタＱｐｓのドレインからの内部動作電圧Ｖｉｎｔが負帰還で供給されている。パワースイッチ回路ＰＳＷＣが正常に動作している間は、負帰還作用によって内部動作電圧Ｖｉｎｔの生成の際の出力インピーダンスは極めて低い状態となっている。この正常な状態のパワースイッチ回路ＰＳＷＣで生成される内部動作電圧Ｖｉｎｔが、電源投入後の空き時間の間にスイッチＳＷＰを介して１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖのアナログ入力端子に供給される。この空き時間の間に、内部動作電圧Ｖｉｎｔのアナログ電圧レベルは１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖによりディジタル信号に変換される。この空き時間の間の１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖからのディジタル信号から、パワースイッチ回路ＰＳＷＣが正常に動作しているかが診断されることができる。
【００７８】
しかし、この半導体集積回路のチップＩＣ  Ｃｈｉｐの経年劣化により、パワースイッチ回路ＰＳＷＣのＰチャンネルＭＯＳトランジスタＱｐｓのソース・ドレイン間や中央処理ユニットＣＰＵの内部動作電圧供給ノードと接地電位との間が半導体集積回路の配線のエレクトロマイグレーション等によってショートや断線に近い状態となることが危惧される。このような異常状態では、空き時間の間の１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖからのディジタル信号が異常な値となり、パワースイッチ回路ＰＳＷＣの異常状態をまず診断することができる。更に、診断の精度を向上するために、診断回路ＢＩＤＴ  Ｃｉｒｔによる診断動作が開始される。このような異常状態では、パワースイッチ回路ＰＳＷＣのＰチャンネルＭＯＳトランジスタＱｐｓのソース・ドレイン間や中央処理ユニットＣＰＵの内部動作電圧供給ノードと接地電位との間が種々のインピーダンス状態のショートや断線に近い状態となる。すると、診断回路ＢＩＤＴ  ＣｉｒｔがスイッチＳＷＰを介して内部動作電圧Ｖｉｎｔの供給ノードを高レベル（Ｈ）、中間レベル（Ｍ）、低レベル（Ｌ）の３状態にシーケンシャルに駆動しても、１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの出力から３状態に対応する１０ビットのディジタル出力信号はパワースイッチ回路ＰＳＷＣが正常に動作している時のディジタル値と相当異なる。この異常なディジタル値を図１のリードオンリーメモリＲＯＭもしくはフラッシュ不揮発性メモリＮＶ＿Ｆｌａｓｈ中に格納された統計的な判断処理することにより、パワースイッチ回路ＰＳＷＣの異常状態を診断することができる。
【００７９】
図１１は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。同図に示すように、マルチプレクサーＭＰＸの８チャンネルのアナログ入力端子ＡＮ０、ＡＮ１、ＡＮ２、ＡＮ３、ＡＮ４、ＡＮ５、ＡＮ６、ＡＮ７のそれぞれに診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７と高入力インピーダンス・低出力インピーダンスのインピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７とを配置したものである。診断回路ＢＩＤＴ  Ｃｉｒｔ８は、まず１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの良・不良を診断する。１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖが良と診断された後、診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７と１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖとは、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７を介してマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の段線状態や電源ショートやグランドショートなどの異常状態を診断することができる。すなわち、診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７の３状態の出力信号はマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の出力・入力とインピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７とを介して１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力に供給される。また診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７とＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７と１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖとは、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７を介して応用システムのマザーボードの上で全てのセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の断線状態を診断することができる。すなわち、診断回路ＢＩＤＴ  Ｃｉｒｔ０、ＢＩＤＴ  Ｃｉｒｔ１…ＢＩＤＴ  Ｃｉｒｔ７の３状態の出力信号はマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の出力・入力を介してセンサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７に供給され、センサーＲｓｅｎｓｅ０、Ｒｓｅｎｓｅ１…Ｒｓｅｎｓｅ７の電圧はマルチプレクサーＭＰＸのＣＭＯＳアナログスイッチＣＭＯＳＳＷ０、ＣＭＯＳＳＷ１…ＣＭＯＳＳＷ７の入力・出力とインピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７とを介して１０ビットの逐次比較型Ａ／Ｄ変換器１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖの入力に供給される。尚、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７の動作の初期に、スイッチＳＷ０１、ＳＷ１１…ＳＷ７１はオン状態とされる。その後、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７の差動入力オフセット電圧の影響を軽減するために、スイッチＳＳＷ０１、ＳＷ１１…ＳＷ７１はオフ状態とされ、入出���バイパス用スイッチＳＷ０２、ＳＷ１２…ＳＷ７２がオン状態とされる。また、図９と同様に図１１の実施形態でも入出力バイパス用スイッチＳＷ０２、ＳＷ１２…ＳＷ７２がオン状態となった後に、インピーダンス変換器ＯＰ＿Ａｍｐ０、ＯＰ＿Ａｍｐ１…ＯＰ＿Ａｍｐ７の動作は停止されて、低消費電力モードに設定される。
【００８０】
また、本発明は、マイクロコントローラやマイクロプロセッサ以外にも各種の用途に使用されるシステムＬＳＩやディジタル・アナログ・ミックスド・シグナルＬＳＩ等のように、Ａ／Ｄ変換器や多入力・１出力のマルチプレクサーを含むＬＳＩ全般に適用可能であることは言うまでもないであろう。
【図面の簡単な説明】
【００８１】
【図１】図１は、本発明のひとつの実施形態に従ってチップ上に逐次比較型Ａ／Ｄ変換器を含む半導体集積回路の構成を示す図である。
【図２】図２は、図１に示した半導体集積回路のチップの内部に配置された診断回路の構成を示すものである。
【図３】図３は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。
【図４】図４は、図３の半導体集積回路が半導体集積回路の電源投入時のシステム起動時に診断信号生成回路による診断動作だけでなく、電源投入の後の通常動作においても、動作中の空き時間に逐次比較型Ａ／Ｄ変換器やマルチプレクサーの診断動作を行うことを示すものである。
【図５】図５は、本発明のその他の実施形態に従ってチップ上に逐次比較型Ａ／Ｄ変換器を含む半導体集積回路の構成を示す図である。
【図６】図６は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。
【図７】図７は、図６の半導体集積回路が複数のセンサーから複数のアナログ入力端子に供給される複数の通常アナログ入力信号の複数のＡ／Ｄ変換動作の間の複数のノーオペレーションの間に、複数のセンサーが断線状態となっていないかを診断する動作を示すものである。
【図８】図８は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。
【図９】図９は、本発明のその他の実施形態に従ってチップ上に逐次比較型Ａ／Ｄ変換器を含む半導体集積回路の構成を示す図である。
【図１０】図１０は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。
【図１１】図１１は、本発明のその他の実施形態に従った半導体集積回路の構成を示す図である。
【符号の説明】
【００８２】
１０ｂｉｔ  Ａ／Ｄ＿Ｃｏｎｖ  １０ビットＡ／Ｄ変換器
ＢＩＤＴ  Ｃｉｒｔ  診断信号生成回路
ＭＰＸ  マルチプレクサー
ＡＮ０…ＡＮ７  アナログ入力端子
１０ｂｉｔ  Ｌｏｃａｌ  Ｄ／Ａ＿Ｃｏｎｖ  １０ビット局部Ｄ／Ａ変換器
【図１】
2007309773.tif 000003
【図２】
2007309773.tif 000004
【図３】
2007309773.tif 000005
【図４】
2007309773.tif 000006
【図５】
2007309773.tif 000007
【図６】
2007309773.tif 000008
【図７】
2007309773.tif 000009
【図８】
2007309773.tif 000010
【図９】
2007309773.tif 000011
【図１０】
2007309773.tif 000012
【図１１】
2007309773.tif 000013