(57)【要約】【課題】不純物汚染を招く材料除去の面倒なクリーニングを回避することができる改良された露光方法及び露光装置を提供すること。【解決手段】複数の露光装置を第１のグループの露光装置群と第２のグループの露光装置群とに分け、不純物汚染を招く材料を堆積する前の工程の基板に対しては、第１グループにある露光装置を用い、同材料を堆積する工程を経た基板に対しては第２グループにある露光装置を用いる。その他の解決手段として、基板を載置するための試料台を２台備えた露光装置を用い、一方の試料台に不純物汚染を招く材料を堆積する前の各工程の基板を載置し、他方の試料台に同材料を堆積してから以降の各工程の基板を載置する。【選択図】図１
2007027789.tif 000002
【特許請求の範囲】
【請求項１】
ウェハに対して、第１のグループに属する複数の露光装置を用いて、複数のリソグラフィ工程を実行する工程（ａ）と、
上記工程（ａ）の後、前記ウェハ上に重金属を含む部材を堆積する工程（ｂ）と、
上記工程（ｂ）の後、前記ウェハに対して、前記第１のグループとは異なる第２のグループに属する複数の露光装置を用いて、複数のリソグラフィ工程を実行する工程（ｃ）とを具備してなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路等の半導体素子の製造に適用して好適なリソグラフィ技術に係り、特に、露光方法及び露光装置に関する。
【背景技術】
【０００２】
大規模集積回路等の半導体素子製造工程においては、微細パターンを形成するためにリソグラフィ技術が用いられる。中でも、紫外線を用いる縮小投影露光法は、半導体集積回路素子の量産工程における主力として盛んに用いられている。縮小投影露光法は、マスク又はレチクル（以下後者も「マスク」という）に形成されたパターンを結像光学系を用いて半導体基板上に結像して転写する方法である。
【０００３】
パターン露光が終了すると、基板は露光装置から取り出され、所定の現像処理工程によりレジストパターンが形成され、さらに素子製造の処理（不純物拡散、膜堆積、エッチング等）に移される。所定の工程が終了すると基板は再び露光装置に戻され、次の製造工程のために別のマスクパターンの転写が行なわれる。このようにして一般にパターン転写と処理を十数回乃至は数十回往復して、半導体素子が完成する。パターン転写の工程を実施する生産現場では、普通、複数台の露光装置が設備され、その都度空いている装置が使用される。
【０００４】
なお、使用する露光装置を変えると、露光装置の結像光学系の有するディストーション（収差に基づく歪）によってパターンの重ね合わせに誤差が生じ、精度劣化を招く場合がある。このような場合は、重ね合わせ誤差が許容値以内となる露光装置が選択されて使用される。また、特に厳しい精度が要求される際には、同一の露光装置を特定して使用される場合がある。
【０００５】
露光装置の使用に際して、半導体素子の動作特性の劣化を生じさせる恐れがある材料（以下単に「不純物材料」という）を堆積する製造工程を経た後の基板が持ち込まれた場合、パターン転写終了後に露光装置に対して厳密なクリーニングが行われる。不純物汚染を招く材料としては、白金等の貴金属を含む重金属類、重金属類を含むＰＺＴ等の圧電セラミックス及びアルカリ金属がある。白金は、例えば、半導体記憶装置のキャパシタの電極材料として用いられ、ＰＺＴは、例えば、不揮発性メモリの記憶素子材料として用いられる。例えば、半導体記憶素子の初期工程の段階でＭＯＳトランジスタ構造を形成するが、露光装置に僅かに残留する不純物材料によって基板が汚染され、これにより上記ＭＯＳトランジスタの動作特性が劣化してしまう恐れがある。
【０００６】
一方、露光装置は、前記したように空いている装置が使用されるので、不純物材料堆積後の基板に使用した露光装置が、続いて、別のロットの初期工程段階の基板に使用されることが頻繁にある。この場合、前記した厳密なクリーニングが行なわれるが、そのようなクリーニングは面倒であるばかりでなく時間を要するため工程を遅延させ、生産能率を低下させるという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、従来技術の前記問題点を解決し、不純物材料除去の面倒なクリーニングを回避することができる改良された露光方法及び露光装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の前記課題は、複数の露光装置を第１のグループの露光装置群と第２のグループの露光装置群とに分けておき、不純物材料を堆積する工程より前の基板に対しては第１グループにある露光装置を用い、当該工程を経た基板に対しては第２グループにある露光装置を用いることによって効果的に解決することができる。使用する露光装置が不純物材料堆積の工程前後で二分されるので、同工程の前の基板は汚染を受けることがなく、クリーニングが不要となるからである。
【０００９】
なお、形成するパターンに高い精度が要求される場合は、重ね合わせ精度を維持するために、第１グループの露光装置と第２グループの露光装置の相互間で呈する結像光学系のディストーションの差が所定の値以下になるような組み合わせを設定し、同組み合わせを同一ロットの一連のリソグラフィ工程に使用することが望ましい。
【００１０】
本発明の前記課題は、その他、基板を載置する試料台を２台備えた露光装置を用い、一方の試料台を不純物材料堆積前の基板のためのものとし、他方の試料台を不純物材料堆積以降の基板のためのものとすることによって効果的に解決することができる。汚染は、主として試料台に不純物材料が残留することによって生じるので、試料台を不純物材料堆積前後で分けることによって、汚染を防止することができるからである。
【発明の効果】
【００１１】
本発明によれば、露光装置を用いたリソグラフィ工程で不純物材料除去の面倒なクリーニングを回避することができるため、半導体素子製造の生産能率を高めることができる。クリーニングを不要にして不純物汚染を回避することができるため、更に、各工程で形成される回路パターンの重ね合わせ精度劣化を抑えることができるため、高い歩留まりで高性能の半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る露光方法及び露光装置を図面に示した幾つかの実施例を参照して更に詳細に説明する。なお、図３及び図６乃至図１０における同一の記号は、同一物や同一工程又は類似物や類似工程を表示するものとする。
【００１３】
＜実施例１＞
本発明の露光方法をチップサイズ２０ｍｍ角の２５６メガビット・ダイナミックランダムアクセスメモリ（以下「ＤＲＡＭ」と表記する）による大規模集積回路素子の製造に適用して実施した。ＤＲＡＭの配線電極材料として白金を用い、０．２５μｍの最小設計寸法を採用した。
【００１４】
実施した露光方法を図１に示した工程流れ図によって説明する。まず、複数の露光装置を備え、これを第１及び第２の二つのグループに分けた。そして、第１グループの中の露光装置を用いてマスクパターンの転写を行なう（工程１１）。次に、製造装置を用いて転写した回路パターンの加工を行なう（工程１２）。続いて、製造の次の処理を行なう（工程１３）。処理の結果、重金属類（本実施例では白金）からなる材料を基板に堆積して同材料が付着しているか否かに対応して、付着してしていない場合は、再び第１グループの露光装置を用いて転写を行なう。付着している場合は、第２グループの露光装置を用いて転写を行なう（工程１４）。
【００１５】
使用した第２グループの露光装置は、後で詳述するが、第１グループの露光装置との間でディストーションによる重ね合わせ誤差が所定値（許容値）以下となるように組み合わせたものである。なお、製造する半導体素子が本実施例の場合のような高集積のものではなく、露光装置が通常有するディストーション誤差による重ね合わせ精度の劣化が生じても半導体素子製造工程での重ね合わせ誤差が許容重ね合わせ誤差範囲に十分収まるような場合には、組み合わせの選択を行なわず、露光装置を第１グループ及び第２グループの中から任意に取り出して用いることが可能である。
【００１６】
工程１４の後、製造装置を使って回路パターンの加工を行ない(工程１５)、次の工程に移す。以降の工程のパターン転写には、第２グループの露光装置を使用する。
【００１７】
第１グループの露光装置及び第２グループの露光装置の組み合わせを設定するために、ディストーション測定装置を用いて図２に示す工程を実施した。設備した複数の露光装置から測定対象の露光装置を選択し（工程１）、同装置のディストーションを測定する（工程２）。結果を測定装置に記憶させる（工程３）。
【００１８】
次に、図１の工程１１に使用する露光装置について、既に測定が終了しているか否かの判定を行ない、未済である場合には、測定を行なってその値を記憶させる。測定済である場合は、記憶しているデイストーションの値を読み出す（工程４）。読み出した値を他の露光装置の値と比較し、デイストーションによる重ね合わせ誤差が許容範囲となる露光装置の組み合わせを決定する（工程５）。
【００１９】
デイストーションの測定は、周知の方法を用いて行なった。即ち、本測定方法においては、レーザ干渉計を用いた位置計測手段を有する精密な基板ステージ上に感光性樹脂を塗布した基板を乗せ、結像光学系の光軸に対応する露光フィールド中心部に投影された計測用基準パターン像を、その基板ステージをステッピング駆動することで上記基板上の多数の計測位置に露光する。次に、その露光フィールド中の各計測位置の計測基準パターンに近接するように多数の計測用参照パターン像を一括露光し、現像処理後に露光フィールド内の各計測位置の計測用基準パターン位置に対する計測用参照パターンの相対位置を求め、この相対位置の差をディストーション誤差とする。
【００２０】
本実施例で採用した露光装置の構成を図３に示す。同構成は、一般的なものであるので詳しい説明を避けるが、概略は、以下の通りである。光源３１から発した光は、フライアイレンズ３２、コンデンサレンズ３３、３５及びミラー３４を介してマスク３６を照明する。フライアイレンズ３２直後には照明光源形状を規定する照明系絞り３０が設けられている。
【００２１】
マスク３６上には、異物付着によるパターン転写不良を防止するためのペリクル３７(極めて薄い透明膜)が設けられている。マスク３６上に描かれたパターンは、投影レンズ３８を介して試料基板であるウェハ３９上に投影される。なお、マスク３６はマスク位置制御手段４７で制御されたマスクステージ４８上に設置され、その中心と投影レンズ３８の光軸とは正確に位置合わせがなされている。
【００２２】
ウェハ３９は、試料台４０上に真空吸着されている。試料台４０は、投影レンズ３８の光軸方向すなわちＺ方向に移動可能なＺステージ４１上に設置され、Ｚステージ４１は、ＸＹステージ４２上に設置されている。Ｚステージ４１及びＸＹステージ４２は、主制御装置４９からの制御命令に応じてそれぞれの駆動手段４３、４４によって駆動されるので、所望の露光位置に移動可能である。その位置はＺステージ４１に固定されたミラー４６の位置として、レーザ測長器４５で正確にモニタされている。また、ウェハ３９の表面位置は、焦点位置検出手段で計測される。計測結果に応じてＺステージ４１を駆動させることにより、ウェハ３９の表面は投影レンズ３８の結像面と一致させることができる。
【００２３】
この様な露光装置を複数台備え、これらを第１、第２グループに二分してそれぞれのディストーション誤差を測定した結果、第１グループの中の露光装置Ａと第２グループの中の露光装置Ｂのディストーションの差が最小となることがわかった。本実施例では、前記ＤＲＡＭを製作するため、重ね合わせ誤差の許容量を８５ｎｍとした。一方、露光装置Ａ，Ｂの組み合わせにおいて、ディストーション差の最大値は６５ｎｍであった。この値は、上記許容量よりも小さく所望の範囲内であった。
【００２４】
以上の結果より、本実施例では露光装置Ａを白金を堆積する工程より前のリソグラフィ工程に用い、露光装置Ｂを白金を堆積する工程以降のリソグラフィ工程に用いた。露光装置Ａ，Ｂを使用して、以下の様にＤＲＡＭを製造した。図４に各工程でのＤＲＡＭの断面構造を示す。
【００２５】
まず、図４ａに示すように、Ｐ型のＳｉ半導体７１を基板に用い、その表面に素子分離領域７２を形成した。次に、厚さ１５０ｎｍの多結晶シリコンと厚さ２００ｎｍの酸化シリコンを堆積した構造のワード線７３を形成し、更に化学気相成長法を用いて厚さ１５０ｎｍの酸化シリコンを被着し、異方的に加工してワード線の側壁に酸化シリコンのサイドスペーサ７４を形成した。次に、ｎ拡散層７５を形成した。
【００２６】
続いて、図４ｂに示すように、多結晶シリコンからなるデータ線７６を形成した。なお、データ線７６の材料は、その他に高融点金属シリサイド又はこれらの堆積膜とすることが可能である。次に、白金を堆積して膜を形成し、同膜を加工して図４ｃに示すように、蓄積電極７８を形成した。その後、五酸化タンタルを被着し、キャパシタ用絶縁膜７９を形成した。なお、キャパシタ用絶縁膜７９の材料は、その他に窒化シリコン、酸化シリコン、強誘電体又はこれらの複合膜とすることができる。続いて、多結晶シリコンからなる導体を被着してプレート電極８０を形成した。なお、プレート電極８０の材料は、その他に高融点金属、高融点金属シリサイド、Ａｌ又はＣｕ等の低抵抗の導体材料とすることができる。
【００２７】
次に、図４ｄに示すように、配線８１を形成した。この後は、通常の配線層形成工程やパッシベーション工程を使ってＤＲＡＭを完成させた。
【００２８】
この様なＤＲＡＭの製造工程において、前記露光方法に基づくリソグラフィで形成したメモリ部のパターンを図５に示す。パターンに２種類を採用し、それぞれによりパターンの異なる２種類のＤＲＡＭを製造した。図５ａに第１のパターンを示す。同図において、８４は二つのトランジスタからなるアクティブ領域、８６は電極取り出し孔の各パターンを示し、蓄積電極７８がアクティブ領域８４の両側に配置され、ワード線７３とデータ線７６が交叉して配置されている。
【００２９】
図５ｂに第２のパターンを示す。同図において、アクティブ領域８４が長方形状に形成されている。
【００３０】
この素子製造工程におけるリソグラフィ工程では、最初に、不純物汚染を招く恐れのある材料を積層する工程（白金を用いた蓄積電極７８のパターン加工）より前のリソグラフィ工程に露光装置Ａを用い、以降のリソグラフィ工程では露光装置Ｂを用いてマスクパターンの転写を行なった。
【００３１】
白金（重金属類）を堆積する以前の工程で形成されたパターンと、重金属類堆積後の工程で形成されたパターンとの重ね合わせ誤差を所定の方法を用いて測定した結果、上記所望の重ね合わせ精度（８５ｎｍ）が得られたことがわかった。さらに、上記方法により製造した素子の特性を所定の方法で測定した結果、不純物汚染の影響がなく、また、ウェハ基板面内素子特性ばらつきが小さいことが確認された。
【００３２】
以上に述べた露光方法は、前記ＤＲＡＭに限らず、当然に、他の様々な半導体素子の製造に適用することが可能である。重金属類の不純物汚染を回避することができ、また、所望の重ね合わせ精度で所望のパターンを転写することができるため、高い歩留まりで高性能の素子を製造することが可能となる。
【００３３】
＜実施例２＞
本実施例において、まず、第１の実施例と同様の方法で露光装置Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，Ｉの７台のディストーションを測定した。その結果、３台の露光装置Ｃ，Ｄ，Ｅ間のディストーション測定値の差の最大値が重ね合わせ誤差の許容値８５ｎｍ以下の７０ｎｍであることが判った。以下、この３台を甲群とした。同様に、４台の露光装置Ｆ，Ｇ，Ｈ，Ｉ間のディストーション測定値の差の最大値は、７０ｎｍ以下であった。以下、この４台を乙群とした。なお、甲群の露光装置と乙群の露光装置とのディストーション測定値の差の最大値は９０ｎｍで、重ね合わせずれの許容量以上の値であった。そこで、本実施例における半導体素子の製造工程において、最小加工寸法を用いて設計した高精度パターンの転写には、製造ロットごとに甲群内の露光装置のみ又は乙群内の露光装置のみを用いることとした。
【００３４】
また、重金属類を含む材料を堆積する前のリソグラフィ工程の数と重金属類を含む材料を堆積する工程以後のリソグラフィ工程の数とを比較したところ、前者の工程数の方が多いことがわかった。以上から、甲群では、露光装置Ｃ，Ｄを重金属類を含む材料を堆積する工程より前のリソグラフィ工程で使用し、露光装置Ｅを重金属類を含む材料を堆積する工程以後のリソグラフィ工程で使用することとした。乙群では、露光装置Ｆ，Ｇを上記材料を堆積する工程以前のリソグラフィ工程で、露光装置Ｈ，Ｉを上記材料を堆積する工程以後のリソグラフィ工程で用いることとした。
【００３５】
言い替えると、甲群では、露光装置Ｃ，Ｄが第１グループ、露光装置Ｅが第２グループ、乙群では、露光装置Ｆ，Ｇが第１グループ、露光装置Ｈ，Ｉが第２グループのそれぞれ装置となる。
【００３６】
なお、乙群において、上記材料を堆積する工程以前のリソグラフィ工程で使用する露光装置数の方を多くすることが望ましかったが、３台を上記材料を堆積する工程以前のリソグラフィ工程で、１台を上記材料を堆積する工程以後のリソグラフィ工程で使用すると、処理能力が後者の方が前者の３分の１になり、処理能力の開きがリソグラフィ工程数差よりも大きくなるために、本実施例では２台ずつとした。
【００３７】
本実施例における主なリソグラフィ工程と使用した露光装置との関係を表１に示す。
【００３８】
【表１】
2007027789.tif 000003
表１において、転写するパターンの内、素子分離、ワード線、データ線コンタクト、データ線、蓄積電極、蓄積電極取り出し孔、配線１、コンタクトの各パターン幅を最小加工寸法とした。従って、これらは、要求重ね合せ精度が最も厳しい。また、リセスアレー、配線２のパターンは、最小加工寸法よりも大きな寸法としたので、要求重ね合せ精度は上記パターンよりも緩い。
【００３９】
最小加工寸法を用いる前者のパターンを転写する場合、重ね合わせ精度の劣化を抑えるために、上述の同一群内の露光装置を用いるようにした。また、最小加工寸法より大きなパターン寸法では要求重ね合わせ精度が上記パターンよりも低く、重ね合わせ精度に余裕があったため、後者のパターンの転写では製造の生産能率（スループット）の低下を抑えるために露光装置間のディストーション差を特に考慮せず、重金属類を堆積する工程以前のリソグラフィ工程用露光装置と、重金属類を堆積する工程以降のリソグラフィ工程用露光装置とに分類し、それぞれを区別して用いることとした。
【００４０】
表１に示した第１のロット（Lot-#1）の例では、素子分離、ワード線、データ線用コンタクト及びデータ線の各層のパターン転写に甲群の露光装置Ｃを用い、蓄積電極、電極取り出し孔、配線１及びコンタクトの各層のパターン転写に甲群の露光装置Ｅを用いた。
【００４１】
また、第２のロット（Lot-#2）の例では、素子分離、ワード線、データ線用コンタクト及びデータ線の各層のパターン転写に乙群の露光装置Ｇを用い、蓄積電極及び電極取り出し孔の各層のパターン転写に同乙群の露光装置Ｈを用い、配線１及びコンタクトの各層のパターン転写に同乙群の露光装置Ｉを用いた。
【００４２】
更に、リセスアレーと配線２のパターン転写では、要求重ね合せ精度が上記パターンよりも緩く１２０ｎｍ以下で、前記した最大ディストーション差（９０ｎｍ）が生じても十分に要求重ね合せ精度を達成できる範囲だった。そこで、リセスアレーのパターン転写には、Lot-#1では露光装置Ｃを用い、Lot-#2では露光装置Ｆを用いた。配線２のパターン転写には、Lot-#1及びLot-#2とも、同一の露光装置Ｅを用いた。
【００４３】
以上で述べたようにして各露光装置をリソグラフィ工程毎に割り当てて半導体素子を製造した。製造した素子について、重金属類を堆積するより前の工程で形成されたパターンと、重金属類堆積後の工程で形成されたパターンとの重ね合わせ誤差を所定の方法を用いて測定した結果、誤差は、上記の所望値（８５ｎｍ）以内であった。更に、素子の特性を所定の方法で測定した結果、不純物汚染の影響がなく、また、ウェハ基板面内素子特性ばらつきが小さいことを確認した。
【００４４】
＜実施例３＞
露光装置に新規の機構を導入して、チップサイズ２０ｍｍ角の２５６メガビットＤＲＡＭによる大規模集積回路素子の製造した。ＤＲＡＭの配線電極材料として白金を用い、最小設計寸法として０．２５μｍを採用した。
【００４５】
図６に本発明の露光装置を示す。同図において、４０−１，４０−２は、２台の試料台のそれぞれ第１の試料台と第２の試料台であり、４１ａは、２台の試料台４０−１，４０−２を設置して駆動するＺステージ、４２ａは、Ｚステージ４１ａを設置して同試料台及び同ステージを駆動するＸＹステージを示す。その他の構造は、図３に示したのと同じであるので説明を省略する。
【００４６】
試料台４０−１を白金をウェハ上に堆積する前のリソグラフィ工程で用い、試料台４０−２を白金をウェハ上に堆積した後のリソグラフィ工程で用いた。ウェハ３９は、試料台４０−１，４０−２上に真空吸着される。また、図示していないが、ウェハ３９をウェハカセットから取り出して試料台４０−１，４０−２上に載置するためのウェハ搬送系も各試料台毎に２系統（それぞれ第１、第２）設け、白金が付着する前のウェハが接触する部分と、白金が付着したウェハが接触する部分とを分離するようにした。
【００４７】
本発明による工程流れを図７に示す。前工程が終了した後、白金が基板に付着しているか否かの判定を行ない（工程２１）、白金が基板に付着していない場合に、第１の試料台４０−１と第１の基板搬送系を用いてマスクパターンを転写し(工程２２)、白金が基板に付着している場合に、第２の試料台４０−２と第２の基板搬送系を用いてマスクパターンを転写した（工程２３）。転写が終了したあと、所定の製造装置を用いて回路パターンの加工を行なった（工程２４）
以上の様に、試料台４０−１，４０−２を分けて使用することにより、重金属類を基板上に堆積する以前の基板に対する不純物汚染を抑えることができる。更に、同一の結像光学系を用いるのでディストーションが重ね合わせ精度劣化に影響を与えることがなく、従って、所望の重ね合わせ精度を得ることができる。
【００４８】
＜実施例４＞
本実施例の露光装置の構造は、図３に示したものと同じであるが、試料台４０を取り外すことができるようにして交換可能とした。本実施例においても、チップサイズ２０ｍｍ角の２５６メガビットＤＲＡＭによる大規模集積回路素子を製造した。ＤＲＡＭの配線電極材料として白金を用い、最小設計寸法として０．２５μｍを採用した。
【００４９】
試料台として、同等の性能を有する試料台を２台準備し、一つを重金属類を基板上に堆積する以前のリソグラフィ工程で用い、もう一つを重金属類を基板上に堆積した後のリソグラフィ工程で用いた。これにより、重金属類を基板上に堆積する以前の基板に対する不純物汚染を抑えることができた。また、本方法では、同一の結像光学系を用いるのでディストーションが重ね合わせ精度劣化に影響を与えることがなく、所望の重ね合わせ精度を得ることができる。
【００５０】
＜実施例５＞
本実施例の露光装置は、取り外し可能な試料台を交換するための試料台交換装置と、２系統のウェハ搬送系を設けたものである。図８において、５３は、転写パターンに応じて試料台４０−１及び試料台４０−２を交換する試料台交換装置を示す。また、図９において、５７−１，５７−２は、２系統のそれぞれウェハ搬送系、５６は、基板カセット台を示す。
【００５１】
試料台４０−１は、重金属類を含む材料が付着していないウェハ用、試料台４０−２は、重金属類を含む材料が付着したウェハ用の試料台とした。主制御装置４９には、試料台交換装置５３の動作を制御する機能を付加した。試料台交換装置５３は、主制御装置４９の命令に応じて、重金属類を含む材料が付着される以前のウェハ上にパターンを転写するのか、あるいは重金属類を含む材料が付着された以降のウェハ上にパターンを転写するのかに応じて、試料台を交換する。
【００５２】
転写パターンの種類や工程名称等が主制御装置４９上で設定され、指定された条件に応じて、試料台が選択される。Ｚステージ４１上にそれまで置かれていた試料台が取り外され、選択された試料台が自動的にＺステージ４１上に設置される。
【００５３】
更に、図９に示したように、試料台４０−１，４０−２に対して２系統のウェハ搬送系５７−１，５７−２をそれぞれ用いるようにした。
【００５４】
なお、前記では、試料台４０−１，４０−２がそれぞれ１台である場合を説明したが、それぞれを２台とした例についても実施した。一方の試料台に異物が被着してクリーニングが必要となった場合、直ちに他方の試料台を用い、試料台クリーニングによる工程の遅延を防止するようにした。
【００５５】
＜実施例６＞
本実施例では、実施例５の場合と同様の露光装置を用い、同装置の主制御装置４９（図８参照）にウェハに関する情報を入力するようにした。これにより装置４９は、重金属類が含まれた材料が付着したウェハであるか否かを判断し、自動的に所定の試料台及びウェハ搬送系を選択して使用するように試料台交換装置５３及びウェハ搬送系５７−１，５７−２を制御する。
【００５６】
本発明の工程流れを図１０に示す。まず、ウェハ上に同ウェハに関する識別子を記録しておく。識別子として、ロット名称、ロット番号、ウェハ番号等を表わす文字列を使用した。識別子は、ウェハ上の他、ウェハカセット上に記録してもよく、更に、ウェハカセット識別子を利用してウェハを管理することも可能である。また、文字列のほかにバーコードなどを用いることができる。文字列をＣＣＤカメラを用いた画像入力手段を用いて読み込み、露光装置へ入力する（工程２５）。主制御装置４９は、入力された識別子データを用いて、重金属類を含む材料が基板上に付着されているか否かを判断し、第１の試料台と第１の基板搬送系の組み合わせ又は第２の試料台と第２の基板搬送系の組み合わせのいずれを用いるかを決定する（工程２１）。決定に従って、所定の試料台がステージ４１に設置される（工程２６，２７）。ウェハは、所定の基板搬送系によって同試料台に載せられ、マスクパターンの転写が行なわれる（工程２２，２３）。続いて、製造装置で回路パターンの加工が行なわれる（工程２４）。
【００５７】
主制御装置４９への識別子データの入力は、上記の他に、露光装置の外部に設けたネットワーク装置５５（図８参照）を介して行なうことができる。ネットワーク装置５５にロット進行管理を行なう制御装置（図示せず）を接続する。進行管理制御装置は、各ウェハの工程進行状態を把握し、露光装置に対して、露光しようとするロットや基板の処理履歴に関する情報をネットワーク装置５５を通して知らせる。更に、その他に、これらの情報やいずれの試料台、基板搬送系を用いるかの情報を工程処理者が露光装置へ入力してもよい。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る露光方法の第１の実施例を説明するための工程流れ図。
【図２】第１の実施例で用いる露光装置の選択を説明するための工程流れ図。
【図３】第１の実施例で用いる露光装置を説明するための配置構成図。
【図４】第１の実施例における半導体素子の製造方法を説明するための素子断面図。
【図５】図４の説明で用いた半導体素子の主なパターンを示す素子平面図。
【図６】本発明の第３の実施例を説明するための露光装置の配置構成図。
【図７】本発明の第３の実施例を説明するための工程流れ図。
【図８】本発明の第５の実施例を説明するための露光装置の配置構成図。
【図９】本発明の第５の実施例を説明するための試料台及びその周辺の配置構成図。
【図１０】本発明の第６の実施例を説明するための工程流れ図。
【符号の説明】
【００５９】
３１…光源、３６…マスク、３８…投影レンズ、３９…ウェハ、４０…試料台、４１…Ｚステージ、４２…ＸＹステージ、４８…マスクステージ、４９…主制御装置、５３…試料台交換装置、５５…ネットワーク装置、５６…基板カセット台、５７…基板搬送系、７３…ワード線、７６…データ線、７８…蓄積電極。
【図１】
2007027789.tif 000004
【図２】
2007027789.tif 000005
【図３】
2007027789.tif 000006
【図４】
2007027789.tif 000007
【図５】
2007027789.tif 000008
【図６】
2007027789.tif 000009
【図７】
2007027789.tif 000010
【図８】
2007027789.tif 000011
【図９】
2007027789.tif 000012
【図１０】
2007027789.tif 000013
【手続補正書】
【提出日】平成18年10月30日(2006.10.30)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、半導体集積回路等の半導体素子の製造に適用して好適なリソグラフィ技術に係り、特に、半導体装置の製造方法に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の目的は、従来技術の前記問題点を解決し、不純物材料除去の面倒なクリーニングを回避することができる改良された半導体装置の製造方法を提供することにある。