(57)【要約】【課題】ＬＳＩを高精度且つ効率的に検証し、安定的な検査（テスト）を行う。【解決手段】本発明の半導体集積回路の検証方法は、サイクルごとのストローブを基準に期待値照合を行うのではなく、信号遷移（変化）点を基準に検証を行う。同時に、出力される結果における信号遷移(変化)が、回路中のどの経路を通って出てくるかを検証の対象とするものであり、回路、パターン不具合を、従来に比べて高精度により設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うことにより、最終的にＬＳＩを高精度且つ高品質な検査（テスト）を可能にするものである。【選択図】図１３
2007017179.tif 000002
【特許請求の範囲】
【請求項１】
信号遷移点に期待値照合時間を設定し、回路が正しく動作しているか検証を行う半導体集積回路の検証方法。
【請求項２】
請求項１に記載の半導体集積回路の検証方法であって、
半導体集積回路の回路情報と、当該半導体集積回路の信号遷移情報とに基づいて、信号が回路内のどの経路を通って出てくるかを抽出する経路抽出ステップを有し、回路が正しく動作しているかの検証を行う半導体集積回路の検証方法。
【請求項３】
請求項１に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップで抽出された情報を使って得られた、前記半導体集積回路の外部端子から出力される出力信号が通過する回路内の経路情報に基づいて、回路が正しく動作しているかの検証を行う半導体集積回路の検証方法。
【請求項４】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、前記信号遷移情報から得られる信号遷移点に期待値照合時間を設定し、経路抽出を行うステップである半導体集積回路の検証方法。
【請求項５】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、信号遷移点および信号安定区間に期待値照合時間を設定し、経路抽出を行うステップである半導体集積回路の検証方法。
【請求項６】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、検査装置から得られる信号遷移点に基づき期待値照合時間を設定し、経路抽出を行うステップである半導体集積回路の検証方法。
【請求項７】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、信号が複数サイクルにまたがる可能性のある場合に、信号遷移点が最も早くなる場合の信号遷移点と最も遅くなる場合の信号遷移点に期待値照合時間を設定するステップである半導体集積回路の検証方法。
【請求項８】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を抽出する経路抽出機構によって実施される半導体集積回路の検証方法。
【請求項９】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップで抽出された経路情報から、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を判定する経路判定機構によって経路判定が実施される半導体集積回路の検証方法
【請求項１０】
請求項２に記載の半導体集積回路の検証方法であって、
遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを比較する比較ステップを有し、
比較結果に基づいて、回路が正しく動作するかの検証を行う半導体集積回路の検証方法。
【請求項１１】
請求項２に記載の半導体集積回路の検証方法であって、
配線遅延、セル遅延において、遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行う半導体集積回路の検証方法。
【請求項１２】
請求項２に記載の半導体集積回路の検証方法であって、
回路動作周波数を変更することにより、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行う半導体集積回路の検証方法。
【請求項１３】
請求項２に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップに先立ち、期待値比較不要個所抽出機構で、期待値比較の不要な結果比較を事前に省くステップを有する半導体集積回路の検証方法。
【請求項１４】
請求項２または１３に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップに先立ち、信号が通る経路の頻度の情報を抽出する経路頻度抽出機構で、経路頻度が所定の値以下である経路に対しては期待値比較を事前に省くステップを有する半導体集積回路の検証方法。
【請求項１５】
請求項２に記載の半導体集積回路の検証方法であって、
サイクル越えをする信号経路を抽出するステップを含む半導体集積回路の検証方法。
【請求項１６】
請求項２に記載の半導体集積回路の検証方法であって、
同一サイクル内で複数回信号遷移を行う信号経路を抽出するステップを含む半導体集積回路の検証方法。
【請求項１７】
請求項２に記載の半導体集積回路の検証方法であって、
複数遅延モードで期待値比較が安定して行えないサイクルを抽出するステップを含む半導体集積回路の検証方法。
【請求項１８】
請求項２に記載の半導体集積回路の検証方法であって、
経路抽出の際に遅延ばらつきを与えるステップを含む半導体集積回路の検証方法。
【請求項１９】
請求項１乃至１８のいずれかに記載の半導体集積回路の検証方法を用いて、
半導体集積回路の動作において信号が回路内のどの経路を通って出てくるかの情報を使って、回路が正しく動作しているかの検査を行う半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を高精度且つ効率的に検証し、検査（テスト）することが可能な半導体集積回路の検証方法および検査方法に関する。
【背景技術】
【０００２】
最終的なＬＳＩ（製品）は、検査装置を用いてＬＳＩにテストパターンを入力することにより検査される。検査を安定して行うためには、ＬＳＩのプロセス、温度、電圧等のばらつきや検査装置での制限を考慮したテストパターンにするために十分な検証を行う必要がある。
【０００３】
従来の一般的なテストパターンの作成方法は以下の通りである。
１）元々のＲＴＬ（Resistor transfer Level）でのイベントドリブンでのシミュレーションを行い、イベントドリブンでの出力動作を確認する。
２）検査用のテストパターンにするためにイベントドリブンの論理シミュレーション結果をサイクルごとに切り出し、出力動作を判定可能な時間にストローブ時間を設定し、基本期待値とする。
３）色々なバラツキに耐えられるように(例えば、ＭＩＮ、ＭＡＸモード)ゲートレベルでのシミュレーションを行なう(この場合、上記基本期待値通りかのチェックであり、ストローブは、各モードに応じて一定の時間に設定する)。
４）回路動作がＯＫであれば、検査装置での安定性を取れるようにＭＩＮ、ＭＡＸでパスする範囲をストローブ時間にし、不要な箇所はマスク（省略）する（期待値比較しない）。
５）検査装置では、サイクル毎にストローブ時間で期待値コンペアでパス・フェイル判定する。
【０００４】
このように従来の論理シミュレーション検証および検査は図１に概要を示すように、出力期待動作を確認する場合、サイクルごとに、妥当な時間にストローブを立てＨＨＬＬＺを期待値照合する。つまり、基本的に検査を行う場合はストローブベースとなっている。
【０００５】
元々イベントドリブンの結果をサイクルベースに置き換えるという作業を無くすことを企図し、イベントドリブンのシミュレーション結果を読みこみ、そのまま検査を行う検査装置が提案されている（特許文献１）。この場合、論理シミュレーションにおける信号の遷移時間と検査装置での実際のＬＳＩの検査における信号の遷移時間が、全く同一条件で処理される必要がある。しかしながら、論理シミュレーションの条件と該当ＬＳＩの検査条件を完全に一致させることは不可能であり、結果として読みこんだ論理シミュレーション時の信号の遷移時間が実際のＬＳＩにおいて正しいのか問題があるのかを判定することができなくなる。
【０００６】
【特許文献１】特開平９−３１８７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＬＳＩにおいては、ある入力が与えられると、回路中のある経路を通過した信号のみが出力に影響を与え、出力端子での信号の遷移が発生する。回路が正しく動作すると、期待される経路を通って出力遷移が発生するため、サイクルごとに期待される時間に信号が遷移する。逆に、あるサイクルで期待される時間に信号が遷移していないと回路が正しく設計されていない可能性がある。つまり、本来の回路動作は、サイクルごとの信号の遷移する時間によって、正しいか正しくないか判断すべきであるが、現状で採用されている検査方法では、サイクルごとに期待値比較を行うために、シミュレーション結果の切り出しを行うことになる。この切り出すと言う作業は、安定ストローブを持つように設計すると言う反面、回路の動作に鈍感になる可能性がある。
【０００８】
以下に図面を参照して詳細に説明する。通常、ＬＳＩから出力される信号は、複数の経路の内、いずれか一つの経路を通った信号が遷移波形として出力される。例えば、図２においてOUT1から出力される信号は、経路Ａ〜Ｆのいずれかを通って出力遷移する。図３に示すように、信号立ち上がりが経路Ａ、Ｂ、Ｅではそれぞれ異なる時間で立ち上がるとする。ところが、図３に示す時間で従来のようなストローブを立てると経路Ａ、Ｂ、Ｅいずれから信号が出ていてもパスしてしまうことになる。つまり、経路Ａが正しいとしても、現行の検証方法では経路Ｂ、経路Ｅと区別することは出来ないと言う課題がある。
【０００９】
そこで、前述した特許文献１に記載の技術では、信号の遷移時間に着目しているが、ただ単にシミュレーションをそのまま取りこむだけで、ＬＳＩの良否判定を行う検査まで考慮されておらず、ＬＳＩの良否判定を高精度に行うことができないという課題があった。  本発明は前記実情に鑑みてなされたもので、上記課題を解決し、ＬＳＩを高精度且つ効率的に検証し、安定的な検査（テスト）を行うことを目的とする。
【課題を解決するための手段】
【００１０】
本発明の半導体集積回路の検証方法は、従来のようにストローブを基準に期待値照合を行うのではなく、信号遷移（変化）点を基準に検証を行う。同時に、出力される結果における信号遷移(変化)が、回路中のどの経路を通って出てくるかを検証の対象とするものであり、従来の検証方法に比べて高精度に回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うものであり、最終的にＬＳＩを高精度且つ高品質な検査（テスト）を可能にするものである。
【００１１】
すなわち本発明の半導体集積回路の検証方法は、信号遷移点に期待値照合時間を設定し、回路が正しく動作しているか検証を行うものである。
この構成により、ストローブを基準に期待値照合を行うのではなく、信号遷移（変化）点を基準に検証を行うため、処理時間を増大することなく、特徴抽出を行うことができ、高精度の検出が可能となる。
【００１２】
また、本発明の半導体集積回路の検証方法は、半導体集積回路の回路情報と、当該半導体集積回路の信号遷移情報とに基づいて、動作において信号が回路内のどの経路を通って出てくるかを抽出する経路抽出ステップを有し、回路が正しく動作しているかの検証を行うものである。
この構成により、サイクル毎のストローブではなく、信号がどの経路を通って出力されてどう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するようにしているため、少ない演算量で高精度の検証が可能となる。なお、この経路抽出ステップは経路抽出機構を用いて実施することができる。
【００１３】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップで抽出された情報を使って得られた、前記半導体集積回路の外部端子から出力される出力信号が通過する回路内の経路情報に基づいて、回路が正しく動作しているかの検証を行うものである。
この構成により、サイクル毎のストローブではなく、外部端子から出力される出力信号がどの経路を通って出力されてどう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するようにしているため、少ない演算量で高精度の検証が可能となる。なお、この経路抽出ステップは経路抽出機構を用いて実施することができる。
【００１４】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、前記信号遷移情報から得られる信号遷移点に期待値照合時間を設定し、経路抽出を行うステップであるものを含む。
この構成により、サイクル毎のストローブではなく、信号がどの経路を通って出力されてどう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するようにしているため、少ない演算量で高精度の検証が可能となる。なお、この経路抽出ステップは経路抽出機構を用いて実施することができる。
【００１５】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、信号遷移点および信号安定区間に期待値照合時間を設定し、経路抽出を行うステップであるものを含む。
この構成により、より高精度の経路抽出が可能となる。
【００１６】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、検査装置から得られる信号遷移点に基づき期待値照合時間を設定し、経路抽出を行うステップであるものを含む。
【００１７】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップは、信号が複数サイクルにまたがる可能性のある場合に、信号遷移点が最も早くなる場合の信号遷移点と最も遅くなる場合の信号遷移点に期待値照合時間を設定するステップであるものを含む。
この構成により、信号遷移点が複数のサイクルにまたがっている場合にも良好に検出を行うことが可能となる。
【００１８】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を抽出する経路抽出機構によって実施されるものを含む。
この構成により、効率よく高精度の検証が可能となる。
【００１９】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップで抽出された経路情報から、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を判定する経路判定機構によって経路判定が実施されるものを含む。
【００２０】
また、本発明の半導体集積回路の検証方法は、遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを比較する比較ステップを有し、比較結果に基づいて、回路が正しく動作するかの検証を行うものを含む。
この構成により、０遅延やユニット遅延で検証する場合と通常遅延で検証する場合で信号経路に違いが無ければ、遅延マージンが十分に確保され、クリティカルな設計部分が無く、同期性を保たれた回路であると判断することができる。一方違いが発生すれば遅延マージンが十分に確保されておらず、クリティカルな設計部分がある問題の有る回路である可能性を見つけることができる。特に、結果の端子、経路、遷移情報（どの端子でどの経路でどの遷移で期待通りの動作をしていないのか）を確認することにより、回路のどの部分に問題がありそうかを絞りこんで調査することができることから、より効率よく高精度の検証を行うことができる。
【００２１】
また、本発明の半導体集積回路の検証方法は、配線遅延、セル遅延において、遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行うものを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【００２２】
また、本発明の半導体集積回路の検証方法は、回路動作周波数を変更することにより、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行うものを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【００２３】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップに先立ち、期待値比較不要個所抽出機構で、期待値比較の不要な結果比較を事前に省くステップを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【００２４】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップに先立ち、信号が通る経路の頻度の情報を抽出する経路頻度抽出機構で、経路頻度が所定の値以下である経路に対しては期待値比較を事前に省くステップを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【００２５】
また、本発明の半導体集積回路の検証方法は、サイクル越えをする信号経路を抽出するステップを含むものを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【００２６】
また、本発明の半導体集積回路の検証方法は、同一サイクル内で複数回信号遷移を行う信号経路を抽出するステップを含むものを含む。
【００２７】
また、本発明の半導体集積回路の検証方法は、複数遅延モードで期待値比較が安定して行えないサイクルを抽出するステップを含むものを含む。
【００２８】
また、本発明の半導体集積回路の検証方法は、経路抽出の際に遅延ばらつきを与えるステップを含むものを含む。
この構成により、遅延ばらつきを与えることにより、遅延マージンの程度を推測することもできる。
【００２９】
また、本発明の半導体集積回路の検証方法は、半導体集積回路の動作において信号が回路内のどの経路を通って出てくるかの情報を使って、回路が正しく動作しているかの検査を行うものを含む。
この構成により、高精度で高効率の検査を実現することができる。
【発明の効果】
【００３０】
以上説明したように、本発明によれば、高精度に回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検証・検査を行うものであり、最終的にＬＳＩを高精度且つ高品質な検査（テスト）することが可能になる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を図面を参照しつつ詳細に説明する。
図２乃至図８は、本発明の実施の形態１を説明する説明図である。
通常、ＬＳＩから出力される信号は、複数の経路の内、いずれか一つの経路を通った信号が遷移波形として出力される。例えば、図２においてOUT1から出力される信号は、経路Ａ〜Ｆのいずれかの経路を通って出力遷移する。図３に示すように、信号立ち上がりが経路Ａ、Ｂ、Ｅではそれぞれ異なる時間で立ち上がるとする。
【００３２】
これまでの検査用の論理シミュレーション検証は、サイクルごとにストローブを設定して期待値照合を行うため、仮に図３に示す時間で期待値照合を行ったとすると経路Ａ、Ｂ、Ｅいずれから信号が出ていてもパスしてしまうことになる。つまり、回路の動作に鈍感になり、動作不具合を見逃してしまう可能性がある。
【００３３】
そこで、本発明の実施の形態１に示す方法は、サイクルごとのストローブではなく、信号がどの経路を通って出てきて、どう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するものである。例えば、図２の回路において図４のような信号遷移がある場合、１サイクル目で信号が経路Ａを通って出てきてＬ→Ｈに遷移したか、また３サイクル目で信号が経路Ａを通って出てきてＨ→Ｌに遷移したかを検証するものである。
【００３４】
具体的には図５に検証装置の一例を示すように、ある端子におけるサイクル番号、経路、信号遷移を入力情報（以降、信号遷移情報５００１とする）として検証を行うシミュレータ（検証装置）５００２や検査装置５００３に入力するものである。検査装置としては、検査用ボード等５００４も含まれる。
【００３５】
入力情報に関しては、ＬＳＩの動作の基本となる情報でもあり、設計の上流におけるシステム検証等から生成することも想定される。また、信号遷移が発生するサイクルだけの情報でよく、従来のように全サイクルの入出力情報をもつ必要が無いため、入力情報のサイズ削減の効果も期待できる。
【００３６】
上記は、半導体集積回路の動作において外部端子の出力信号に関して記載しているが、回路内部の内部検証においても適用できる。
【００３７】
このように本実施の形態による方法によれば、従来の検証方法に比べて高精度に、回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うものであり、最終的にＬＳＩを高精度且つ高品質に検査（テスト）することが可能になる。
【００３８】
次に、図５に示した検証装置を用いて、信号の経路を抽出するための一手法を図６〜図８に示す。この抽出方法は、回路をダイナミックシミュレーション（動的解析）するステップ（ステップ６００１）と、このＳＩＭ（シミュレーション）結果６００２により、信号変化遅延を抽出するステップ（ステップ６００３）と、回路を静的タイミング解析するステップ（ステップ６００４）と、経路情報と各経路のサイクルにおける信号の遷移時間を算出するステップ（算出ステップ６００５）と、これら信号変化遅延とサイクルにおける信号の遅延時間とで有効経路の抽出をするステップ（有効経路抽出ステップ６００６）とを含み、有効経路の抽出がなされる。ここで信号の遷移時間とは、ある基準時を基準として信号の遷移が起こる時間（時刻）、すなわち遷移点を示すものとする。
【００３９】
例えば図２に示した回路をダイナミックシミュレーション（動的解析）したＳＩＭ結果６００２が図４のようになるとする。具体的な信号の変化を見ていくことで、対象となるクロックが変化してからＯＵＴ１での信号が変化する時間（遷移時間）を図７に示す。一方、静的タイミング解析を用いることによりターゲットとする回路の経路における信号遅延を算出することができるが、図２の回路例で考えると静的タイミング解析ステップ６００４による算出ステップ６００５の処理結果として図８に示すような結果を算出することができる。Ｌ→Ｈへの立ちあがりに関しては，可能性として５つの経路があり、それぞれの遅延時間をもつ。仮に図７に示したダイナミックシミュレーションによる経路結果と合わせてチェックするとシミュレーションの１サイクル目は経路Ａ、３サイクル目は経路Ａ、６サイクル目は経路Ｃ、７サイクル目は経路Ａを通って信号が出力されていることがわかる。
【００４０】
具体的なフローを図６に示したが、このように静的タイミング解析（６００４）と動的解析（ダイナミックシミュレーション）結果（６００２）を用いて、シミュレーション時に有効となっている経路を特定することが可能になる。
【００４１】
（実施の形態２）
次に本発明の実施の形態２について説明する。図９乃至図１２は、本発明の実施の形態２を説明するものである。
【００４２】
実際のＬＳＩから出力される信号遷移時間は、プロセスや温度、電圧等でばらついている。図９には信号遅延がＭＩＮとなる場合、ＭＡＸになる場合の信号状態を示している。従来は、ばらつきに耐えられるような期待値照合時間にストローブ時間を設定していた（Ｔ１）。
【００４３】
一方、本発明の実施の形態２は、ばらつく信号遷移時間に期待値照合時間を設定するものである。実際の信号はＭＩＮとＭＡＸの間で変動する。信号の変化を観察するとＴ２以前は確実に“Ｌ”信号、それからＴ４まで“Ｌ”か“Ｈ”信号、Ｔ４以降はＴ５まで確実に“Ｈ”信号、Ｔ５以降はＴ３まで“Ｈ”か“Ｌ”信号、Ｔ３以降は確実に“Ｌ”信号となる。
【００４４】
本発明の方法では、ＭＩＮで信号の遷移する時間であるＴ２およびＭＡＸで信号の遷移する時間であるＴ３に期待値照合時間を設定するものである。さらに必要ならＭＡＸで信号遷移Ｔ４およびＭＩＮでの信号遷移Ｔ５に期待値照合時間を設定するとより精度が上がる。サイクル２においては確実に“Ｈ”信号であり、このサイクルで適当な時間に期待値照合する時間を設定すると、さらに精度が上がる。期待値照合時間の詳細であるが、例えばＴ２に関してはＴ２の直前で“Ｌ”信号、Ｔ２で“Ｌ”から“Ｈ”に遷移することを確認することになる。同様にＴ３では“Ｈ”から“Ｌ”信号に遷移し、Ｔ３の直後で“Ｌ”信号であることを確認することになる。“直前”、“直後”に関しては例えば最小時間単位での一単位前や一単位後を設定する等が考えられる。例えば最小時間単位が１ｐｓであれば、１３０ｐｓの直前は１２９ｐｓとなる。
【００４５】
本発明の方法を用いることにより信号がどの経路から出てきているかを確実に検証でき、従来の期待値照合に比べて精度よく検証を行うことが可能になる。本発明の方法は、検査装置での検査においても適用でき、従来の検査に比べて精度よく検査できる。
【００４６】
また、シミュレーション検証においては、ＭＩＮ、ＭＡＸの遅延条件は最も厳しくして、実際のＬＳＩにおけるばらつきに対応する場合が多い。つまり、検査装置を使った実際のＬＳＩの検査では、シミュレーション検証における遅延のＭＩＮ，ＭＡＸに比べてＭＩＮとＭＡＸのばらつきが小さくなる（例えばＴ２〜Ｔ４の信号が“Ｌ”か“Ｈ”の不確定区間がせまくなる）可能性がある（図１０）。つまり検査装置から抽出される実際のＬＳＩにおける信号遷移時間を適用することにより、シミュレーション検証時の信号遷移時間を適用する場合に比べて、より精度よく検査を行うことが可能になる。
【００４７】
図１１に本発明の方法による検査で経路の区別が出来なくなる一例を示している。この例では経路Ａを考慮した上で、Ｔ２以前は確実に“Ｌ”信号、それからＴ４まで“Ｌ”か“Ｈ”信号、Ｔ４以降はＴ５まで確実に“Ｈ”信号等として検査を行う。この場合、仮に経路Ｃの出力信号がＭＩＮモードで経路ＡのＭＩＮより後で、且つＭＡＸモードで経路ＡのＭＡＸより前で信号遷移するとした場合、経路Ａの検査で経路Ｃを正しく区別できなくなる可能性が高くなる。この場合、例えば静的タイミング解析ツール等で事前に各経路での信号遷移出力遅延時間を抽出して置くことにより、使用する検査パターンにおいて検査できない可能性の高い信号遷移の組み合わせが存在するかを確認可能である。このように事前確認を行うことにより検査ミスを低減することが可能になる。
【００４８】
なお、本実施の形態に限らず、前述のようにシミュレーション検証における遅延条件と検査における遅延条件が一致しないため、本実施の形態での検査においては確実に経路を区別できなくなる場合があるが、従来のサイクルごとに期待値照合時間を設定するストローブベース手法に比べて検査精度は向上する。尚、シミュレーション検証においてはＭＩＮ、ＭＡＸモードで各経路における信号遷移時間が決まるため、経路の区別ができないことは無い。
【００４９】
図１２にマルチサイクルパスの例を示している。信号が経路Ａを通って出力する場合、サイクル１、２のいずれでもよい例である。この場合、Ｔ２の直前で“Ｌ”信号、あるいはＴ２で“Ｌ”から“Ｈ”に遷移することを確認するのは同様であるが、“Ｌ”か“Ｈ”信号の区間がサイクル１、サイクル２にまたがり、マルチサイクルの最後のＭＡＸモードの“Ｌ”から“Ｈ”への遷移Ｔ４あるいはＴ４の直後で“Ｈ”信号であることを期待値照合することになる。従来の検証手法ではマルチサイクルパスは期待値照合を行うサイクルが変動し期待値照合を行うのが期待値を置くのが困難であったが、本手法であればマルチサイクルパスにも柔軟に対応可能となる。マルチサイクルへの対応は、検査装置での検査においても適用可能である。
【００５０】
（実施の形態３）
次に本発明の実施の形態３について説明する。図１３〜図１６は、本発明の実施の形態３を説明するものである。
図１３に本発明の実施の形態３の判定装置の基本構成を示しているが、経路抽出もしくは判定機構を有するものである。本機構１３０１に入力情報として図１４の１４０１に概要を示すような信号遷移情報１３０２、回路情報１３０４を入力して検証を行う。この場合、回路の動作結果である各信号の遷移結果ともう一つの入力情報である経路信号遷移遅延情報１３０３(図１５の１５０１に例を示す)を比較することにより信号がどの経路を通って出てくるかの経路抽出を行う。この判定装置を用いた経路抽出の一方法は図６にフローチャートを示したとおりである。一方、１３０２の信号遷移情報は期待する信号遷移情報をもっている場合があり、経路、信号遷移を比較することにより回路が正しく行われているか判定を行う。経路信号遷移遅延情報１３０３は、例えば静的タイミング解析によって生成される。
【００５１】
本発明の構成を用い、図６でフローチャートに従って説明した方法を用いて検証および検査を行うものである。検査としては、検査用ボード等に本機構を組み込んでもよい。
また、信号遷移変化情報は複数クロック（非同期を含む）の場合であってもよい。
【００５２】
本発明の方法を用いることにより、従来の検証方法に比べて高精度に回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うものであり、最終的にＬＳＩを高精度且つ高品質に検査（テスト）することが可能になる。
【００５３】
また、信号遷移情報に関しては、ＬＳＩの動作の基本となる情報でもあり、設計の上流におけるシステム検証等から生成することも想定される。また、信号遷移が発生するサイクルだけの情報でよく、従来のように全サイクルの入出力情報をもつ必要が無いため、入力情報のサイズ削減の効果も期待できる。
【００５４】
図１６には、マルチサイクルパスにおける信号遷移情報の記述例１６０１を示している。この例では、信号が経路Ａを通って出てきて“Ｌ”から“Ｈ”に遷移する信号が１〜３サイクルのいずれでもよい場合を示している。“１〜３”に関しては、“１−３”や“１，２，３”のような記述も考えられる。いずれにしても本発明の方法を用いることによりマルチサイクルパスの表現が容易に記述可能であり、同時に従来のシミュレーション検証では困難であったマルチサイクルパスの検証を容易に行うことが可能になる。
【００５５】
（実施の形態４）
次に本発明の実施の形態４について説明する。
本実施の形態では、遅延の与え方による信号経路への影響を考慮した手法を示すものである。シミュレーション検証を行う際に回路に与える遅延として回路中の論理セルに与えるセル遅延や配線に与える配線遅延がある。また、遅延の与え方としても通常の遅延精度の他に０遅延（セル遅延や配線遅延のいずれかあるいは両方に遅延を与えない場合）やユニット遅延（セル遅延や配線遅延に一定遅延値を与える）等がある。同期設計されていて信号の競合等の無い回路であれば０遅延やユニット遅延による検証であっても回路動作を検証可能である。０遅延やユニット遅延を与える場合は、通常の遅延を与える場合に比べて、シミュレーション検証における遅延計算が容易になり、処理速度が速くなることもあり、メリットとなる。
【００５６】
例えば、０遅延やユニット遅延で検証する場合と通常遅延で検証する場合で信号経路に違いが無ければ、遅延マージンが十分に確保され、クリティカルな設計部分が無く、同期性を保たれた回路であると判断することができる。逆に違いが発生すれば遅延マージンが十分に確保されておらず、クリティカルな設計部分がある問題の有る回路である可能性を見つけることができる。特に、結果の端子、経路、遷移情報（どの端子でどの経路でどの遷移で期待通りの動作をしていないのか）を確認することにより、回路のどの部分に問題がありそうかを絞りこんで調査することができる。
【００５７】
さらにセル遅延、配線遅延でそれぞれに通常遅延を持たせる場合と０遅延やユニット遅延を持たせる場合で区別して検証を行うことにより、信号経路に違いが出た場合にセル遅延および配線遅延のどちらに問題が有りそうかを絞り込んで調査することが可能になる。
【００５８】
また、セル遅延と配線遅延というくくりではなく、検証の対象とする回路中のあるブロックだけ遅延精度を高めて、他は精度を落すなどの方法も有り得る。あるいは期待値照合時間を明確にするために、期待値照合を行う遅延時間に影響する出力段のセル（最終段のフリップフロップから出力バッファ）および最終段のフリップフロップに入力されるクロック系のみ遅延精度を高めて、他は精度を落して検証するとかも有り得る。このように検証目的に応じて必要な回路のみ遅延精度を上げて他は精度を落すことにより、高速な検証を行うことが可能になる。
【００５９】
また、遅延情報ではなく、検証を行う周波数を変更することによって信号経路に違いが出た場合に、遅延マージンが十分に確保されておらず、クリティカルな設計部分がある問題の有る回路である可能性を見つけることができ、回路のどの部分に問題がありそうかを絞りこんで調査することができる。特にクリティカルな設計の問題は、従来のストローブ形式よりも本手法に示す信号遷移時間に着目した経路比較の方が検証精度(感度)は高くなると考えられる。
【００６０】
（実施の形態５）
図１７は、本発明の実施の形態５の検証方法を説明する図である。
本発明の実施の形態５は、信号遷移時間に着目した検証方法を、故障検証に応用するものである。
【００６１】
故障検証は、検証に使用するテストパターンが、どれだけの回路内の故障を検出できるかを検証するものである。図１４に示したように信号遷移情報（１７０２）は、端子名、サイクル番号、経路、信号遷移をもっている。本実施の形態では図１７に示すように、信号遷移情報（１７０２）と回路情報（１７０４）と経路信号遷移遅延情報（１７０３）とから、故障検証装置（１７０１）を用いて故障検証を行うものである。故障検証において、回路中に擬似的に故障を設定して、この信号遷移情報（１７０２）を故障検証装置（１７０１）に入力することにより、期待どおりの動作をしない場合に回路中の故障を検出したとする。本実施の形態では故障を検出するための情報として“信号遷移情報“１７０３、”経路信号遷移遅延情報“１７０３等を利用することにより、従来のサイクルごとにストローブを設定して期待値照合を行う場合に比べて、回路の不具合（信号が出力される経路が異なる等）を検出する能力が高くなる。
【００６２】
例えば、従来の故障検証は単一縮退故障をベースにした故障検証となっていたが、本発明の方法ではさらに遅延故障等の新たな故障の検出に対処できる可能性がある。例えば図９を用いて説明すると、回路の最終段フリップフロップから出力端子へと信号が出力されて信号が“Ｌ”から“Ｈ”へ遷移するとした場合にＭＡＸでのＴ４の直後でもＬになっていたとすると、大きな遅延をもつ遅延故障を検出できる可能性もある。
【００６３】
（実施の形態６）
図１８〜図２４は、本発明の実施の形態６を説明する図である。
本発明の実施の形態６は、信号遷移情報において、期待値照合を行う必要の無い個所を事前に省き(マスク)、必要な期待値照合のみを行う手法である。具体的には、不要な経路（信号変化）の信号遷移および次の信号遷移があるまでのサイクルをマスク（省略）する場合が考えられる。
【００６４】
図１８に概要を示すが、この装置は、信号遷移情報１８０２から、期待値比較不要情報１８０３にもとづいて、期待値比較不要箇所を抽出する期待値比較不要個所抽出機構１８０１とを具備しており、期待値比較不要個所抽出機構１８０１によって、Ｏ１端子において１３サイクル目の経路Ｆを通るＨ→Ｚの信号遷移を省いて（マスクして）いる。期待値比較不要個所は、期待値比較不要情報１８０３に示すように設計上流のシステム仕様やテスト仕様から抽出することもあるし、設計上流の検証結果から抽出することもある。あるいは、設計上流の検証結果等と信号遷移情報を比較チェックし、自動で抽出することも考えられる。
【００６５】
なお、図１９に一例を示すように、経路抽出、判定機構１９０１に期待値比較不要個所抽出機構を持たせるようにしてもよい。この場合、１９０１において期待値比較不要個所を計算(認識)して期待値判定を行うことになる。
【００６６】
図２０に経路頻度リストの例を示している。経路頻度リストとは、検証の対象としているパターンにおいて経路および信号遷移が（全体の遷移に対して）どれだけ発生するかの頻度を示している。例えば経路Ａを通る“Ｌ”→“Ｈ”の信号遷移がパターン全体として３５％発生していることになる。経路頻度を出すことにより、頻度の極端に低い経路、遷移に関しては予期しない動作、もしくは期待する遷移で無い可能性が高くなる。前述の期待値比較不要個所を抽出する手段として、この経路頻度リストを利用する場合も有り得る。
【００６７】
そして、期待値比較不要個所を省いた後は、図１９に示したようにそのままエッジベースで期待値判定を行う場合もあるが、残りの個所で従来のサイクルごとの期待値照合時間で検証を行う手法(ストローブベース)も考えられる。例として図２１に示す回路を検証する場合を挙げる。図２２にフローを示す。従来のシミュレーション用のテストパターンファイル２２０１に対して、経路抽出機構による期待値比較不要個所を明記した情報２２０２を与える。この期待値比較不要個所を明記した情報は図２３に例を示しており（２３０１）、例えば５サイクル目で経路Ｃの“Ｌ”→“Ｈ”の信号遷移が不要となる。この情報は、単に“経路Ｃは不要”と言うような記述方法（２３０２）でもよいし、単に期待値比較不要個所情報のみでもよい。
【００６８】
この情報により、シミュレーション用テストパターンファイルを加工し（２２０３）、従来のストローブベースシミュレーション検証２２０４を行う。シミュレーション検証の概要を図２４に示しているが、図２３に例示したように期待値比較不要個所を明記した情報により、５サイクル目の経路Ｃを通る“Ｌ”→“Ｈ”の遷移から次の遷移があるまで（つまり６サイクル目まで）マスクし、次に１１サイクル目の“Ｌ”→“Ｈ”の遷移から次の遷移があるまでをマスクして残りのサイクルでストローブを立ててシミュレーション検証を行う。
【００６９】
このように本手法を用いることにより、不要な期待値照合を行う必要が無く検証効率が上がり、同時に検証精度が向上する。また、本手法は検証だけでなく、検査装置を使った検査においても適用可能である。
【００７０】
（実施の形態７）
図２５乃至図２９は、本発明の実施の形態７を説明するものである。
従来のストローブベース検証とエッジベースの融合としては次の場合も考えられる。高速ＬＳＩの検証で従来ストローブベース検証では信号がサイクル越えを起こす場合があるが、この際にエッジベース検証を組み合わせる手法である。例えば図２５のようなＭＩＮ、ＭＡＸの差が１サイクルを越えてしまう場合、全サイクルに渡って安定して期待値照合できるストローブ時間が無い。方法１，２いずれもあるサイクルでは期待値マスクを行う必要が出てくる。この場合、Ｔ１、Ｔ２は従来のストローブベースで、Ｔ３だけエッジベースにすることにより、マスクを行うこと無く全サイクルでの検証が可能になる。
【００７１】
図２６に、具体的なフローを示しているが、まず静的タイミング解析等でサイクル越えをするか事前検証をおこなう（２６０１）。サイクル越えをしなければ従来のストローブ検証（２６０２）し、サイクル越えをするようであれば、そのサイクルだけエッジベースの検証を行う。勿論、全てエッジベースでもよい（２６０３）。
【００７２】
図２７には同一サイクル内で２回以上遷移がある場合の例を示している。同一サイクル内で２回以上遷移がある場合は、従来のストローブ検証では安定して検証できなくなる。この場合も同様にまず静的タイミング解析等で同一サイクル内で２回以上遷移があるかの事前検証をおこなう（２７０１）。遷移しなければ、従来のストローブ検証（２７０２）し、２回以上遷移するようであれば、そのサイクルだけエッジベースの検証を行う。勿論、全てエッジベースでもよい（２７０３）。また、遷移した結果信号区間があまり短いようであれば、判定の対象から省く判断をしてもよい。
【００７３】
図２８には、従来のストローブベースではＭＩＮ条件、ＭＡＸ条件で総合的に判断すると期待値が消えてしまう（本例では“Ｈ”信号期待値が消える）例を示している。この場合も同様に図２９で示すように静的タイミング検証等で事前検証し（２９０１）、期待値が消えなければ、従来のストローブ検証（２９０２）し、消えるようならエッジベースを組み合わせて検証を行う（２９０３）。
【００７４】
このように従来の従来のストローブベースだけでは期待値をマスクすることになったり、十分に検証できない場合があったが、エッジベースを組み合わせることにより、マスクをすること無く、高精度に検証を行うことが可能になる。また、本手法は検証のみならず、検査装置を使った検査においても適用可能である。
【００７５】
（実施の形態８）
次に、本発明の実施の形態８を説明する。
図６に示したように経路を抽出するためにダイナミックシミュレーションツールや静的タイミング解析ツールを使用する。この場合、遅延計算ツール、結果の違いやツールによる計算の誤差（切り捨て、切り上げ等）により、シミュレーションと静的タイミング解析の精度が完全に一致しなくて、本来は一致するはずの遅延値が微妙に異なり、経路抽出ができない場合がある。そこで本発明の実施の形態８では、図３０に示すように経路抽出（３００１）に遅延ばらつきの許容範囲（３００２）を与えるものである。
【００７６】
許容範囲の与え方であるが、使用するツールのライブラリの精度を抽出して与える場合もあるし、信号遷移に影響を与える最終段のフリップフロップから出力までのゲートの段数を抽出して与えたり、全経路の遅延値を抽出して経路抽出ミスが発生しない範囲で与える等が考えられる。このように許容範囲を与えることにより経路の抽出を確実に行うことが可能になる。
【００７７】
（実施の形態９）
次に本発明の実施の形態９について説明する。
本実施の形態では、実施の形態１において複数クロックをもつＬＳＩの場合の検証方法の一例を示している。本実施の形態では、図３１〜図３２に示すように、クロック１（サイクル幅１）とクロック２（サイクル幅２）の複数クロックをもつ場合について説明する。シミュレータ３１０３には、クロック１の信号遷移情報３１０１とクロック２の信号遷移情報３１０２が入力される。検査装置３１０４や検査用ボード等３１０５であってもよい。複数クロックとしては、非同期のクロックの場合も有り得る。
【００７８】
図３２には、図３１で示した信号遷移情報に関連した波形の例を示している。端子Ｏ１ではサイクル２で経路Ａを通ってＬ→Ｈの信号遷移がある。一方、端子Ｏ２ではサイクル５で経路Ｃを通ってＬ→Ｈの信号遷移がある。
【００７９】
従来は、例えばサイクル幅の異なる複数クロック（非同期含む）がある場合、最終的に検査装置の制限内で同一サイクル幅で（同期化して）検査することになり、テストパターンでサイクル幅を合わせる（同期化する）必要があったが、本実施の形態の方法を用いることにより、複数クロックをそのまま適用した検査及び関連する検証を容易に行うことが可能になる。
【産業上の利用可能性】
【００８０】
以上説明してきたように本発明によれば、高精度に回路、パターン不具合を、より設計の上流工程で見つけることができることから、高度集積化されたＬＳＩの検査に有効であり、高精度且つ高品質な検査（テスト）を実現することが可能になる。
【図面の簡単な説明】
【００８１】
【図１】通例の論理シミュレーション検証および検査の概念を示す図
【図２】通例の論理シミュレーション検証、検査の概念および本発明の実施の形態１における検証方法、検査方法を説明するための回路図
【図３】本発明の実施の形態１における検証、検査方法を説明するための概念図
【図４】本発明の実施の形態１における検証、検査方法を説明するための信号遷移図
【図５】本発明の実施の形態１における検証、検査方法の基本構成を示す図
【図６】本発明の実施の形態１に示した経路抽出方法を示すフローチャート
【図７】本発明の実施の形態１に示した経路抽出方法における動的（ダイナミック）シミュレーション結果の例を示す図
【図８】本発明の実施の形態１に示した経路抽出方法における静的タイミング解析結果の例を示す図
【図９】本発明の実施の形態２に示した検証、検査方法における結果判定機構を示す図
【図１０】本発明の実施の形態２におけるシミュレーション検証と検査における遅延条件の違いを示す図
【図１１】本発明の実施の形態２において検査で複数経路を区別できなくなる例を示す図
【図１２】本発明の実施の形態２においてマルチサイクルパスへの検証、検査方法を示す図
【図１３】本発明の実施の形態３の検証、検査方法の基本となるフローチャート
【図１４】本発明の実施の形態３の検証、検査方法における信号遷移情報の例を示す図
【図１５】本発明の実施の形態３の検証、検査方法における経路信号遅延情報の例を示す図
【図１６】本発明の実施の形態３の検証、検査方法においてマルチサイクルパスの信号遷移情報の例を示す図
【図１７】本発明の実施の形態５の故障検証方法の基本となるフローチャート
【図１８】本発明の実施の形態６における期待値比較不要個所を抽出する例を示すフローチャート
【図１９】本発明の実施の形態６における経路抽出、判定機構に期待値比較不要個所抽出機構をもたせた例を示すフローチャート
【図２０】本発明の実施の形態６において、経路頻度リストの例を示す図
【図２１】本発明の実施の形態６におけるエッジベースの手法と従来のストローブベース手法を合わせた手法を説明するための回路図
【図２２】本発明の実施の形態６におけるエッジベースの手法と従来のストローブベース手法を合わせた手法を示すフローチャート
【図２３】本発明の実施の形態６におけるエッジベースの手法と従来のストローブベース手法を合わせた手法での期待値比較不要個所を明記した情報の例
【図２４】本発明の実施の形態６におけるエッジベースの手法と従来のストローブベース手法を合わせた手法の概要を示す図
【図２５】本発明の実施の形態７における信号がサイクル越えをするかどうかを事前に確認する機能を追加した手法の概念を示す図
【図２６】本発明の実施の形態７における信号がサイクル越えをするかどうかを事前に確認する機能を追加した手法のフローチャート
【図２７】本発明の実施の形態７における同一サイクル内で２回以上の遷移が有る場合を事前に確認する機能を追加した手法のフローチャート
【図２８】本発明の実施の形態７における複数遅延モードで期待値が消えるかを事前に確認する機能を追加した手法の概念を示す図
【図２９】本発明の実施の形態７における複数遅延モードで期待値が消えるかを事前に確認する機能を追加した手法のフローチャート
【図３０】本発明の実施の形態８における遅延ばらつき幅を与える手法を示すフローチャート
【図３１】本発明の実施の形態８における複数クロックを用いた検証、検査方法の基本構成を示す図
【図３２】本発明の実施の形態８における複数クロックを用いた検証、検査方法における出力波形を示す図
【符号の説明】
【００８２】
５００１、１３０２、１４０１、１６０１、１７０２、１８０２、１９０２、２２０２、２３０１、３１０１、３１０２  信号遷移情報
６００５、１３０３、１５０１、１７０３，１９０３  経路信号遷移遅延情報
６００６  経路抽出結果
１３０４、１７０４、１９０４  回路情報
６００１、２２０４  シミュレーション
６００４  静的タイミング解析
５００２、３１０３  シミュレータ
５００３、３１０４  検査装置
５００４、３１０５  検査ボード
６００２  シミュレーション結果
１７０１  故障検証装置
６００３  信号遅延抽出
３００１  経路抽出機構
１３０１  経路抽出、判定機構
１８０１  期待値比較不要個所抽出機構
１９０１  経路抽出機構、判定機構と期待値比較不要個所抽出機構
１８０３、１９０５  期待値比較不要箇所情報
１８０４、２２０２、２３０１、２３０２  期待値比較不要個所抽出情報
２２０１、２２０３  シミュレーション用パターンファイル
２６０１、２７０１、２９０１  ＳＴＡ等の事前検証
２６０２、２７０２、２９０２  ストローブ検証
２６０３、２７０３、２９０３  エッジベース検証
３００２  遅延ばらつき許容範囲
【図１】
2007017179.tif 000003
【図２】
2007017179.tif 000004
【図３】
2007017179.tif 000005
【図４】
2007017179.tif 000006
【図５】
2007017179.tif 000007
【図６】
2007017179.tif 000008
【図７】
2007017179.tif 000009
【図８】
2007017179.tif 000010
【図９】
2007017179.tif 000011
【図１０】
2007017179.tif 000012
【図１１】
2007017179.tif 000013
【図１２】
2007017179.tif 000014
【図１３】
2007017179.tif 000015
【図１４】
2007017179.tif 000016
【図１５】
2007017179.tif 000017
【図１６】
2007017179.tif 000018
【図１７】
2007017179.tif 000019
【図１８】
2007017179.tif 000020
【図１９】
2007017179.tif 000021
【図２０】
2007017179.tif 000022
【図２１】
2007017179.tif 000023
【図２２】
2007017179.tif 000024
【図２３】
2007017179.tif 000025
【図２４】
2007017179.tif 000026
【図２５】
2007017179.tif 000027
【図２６】
2007017179.tif 000028
【図２７】
2007017179.tif 000029
【図２８】
2007017179.tif 000030
【図２９】
2007017179.tif 000031
【図３０】
2007017179.tif 000032
【図３１】
2007017179.tif 000033
【図３２】
2007017179.tif 000034