(57)【要約】【課題】発振用ＩＣ素子への周波数調整用データを書き込みやすく、実装時の取り扱いも容易な圧電デバイスの提供。【解決手段】ウェハチップに発振制御用のＩＣ回路とキャビティ８を有し、キャビティに圧電振動片５を装着した発振用ＩＣ素子２に、書き込み端子１２を備えた端子基板３を組み合わせ構造的、電気的に一体とする。発振用ＩＣ素子２と端子基板３の結合を補強材１４で補強することがある。また、これらの接合対面間に樹脂１５が充填されることがある。【選択図】図１
2007110649.tif 000002
【特許請求の範囲】
【請求項１】
圧電デバイスであって、ウェハチップの一方の面に発振制御用ＩＣ回路が形成され、他方の面に圧電振動片が搭載された発振ＩＣ素子と、前記発振ＩＣ素子の発振制御用ＩＣ回路のデータ書込み端子を有する端子基板とが、前記発振ＩＣ素子の発振制御用ＩＣ回路形成面と前記端子基板とが対向して配置され、構造的、電気的に一体とされていることを特徴とした圧電デバイス。
【請求項２】
前記ウェハチップの圧電振動片搭載面にキャビティが形成され、前記キャビティの内部に圧電振動片を搭載し、平板状の蓋体により前記キャビティが封止されていることを特徴とする請求項１に記載の圧電デバイス。
【請求項３】
前記ウェハチップの圧電振動片搭載面が平面であり、前記圧電振動片搭載面に圧電振動片を搭載し、前記圧電振動片を覆う蓋体により封止されてなることを特徴とする請求項１に記載の圧電デバイス。
【請求項４】
前記端子基板がシリコンよりなることを特徴とする請求項１〜３のいずれか一つに記載の圧電デバイス。
【請求項５】
前記端子基板にＩＣ回路が形成されていることを特徴とする請求項４に記載の圧電デバイス。
【請求項６】
前記端子基板がセラミックスまたはガラスよりなることを特徴とする請求項１〜３のいずれか一つに記載の圧電デバイス。
【請求項７】
前記発振ＩＣ素子と前記端子基板との接合が、前記ＩＣ発振素子と前記端子基板との接合対面間に施した補強材で補強してあることを特徴とする請求項１〜６のいずれか一つに記載の圧電デバイス。
【請求項８】
前記発振ＩＣ素子と前記端子基板との接合対面間に充填用樹脂材料を充填してあることを特徴とする請求項１〜６のいずれか一つに記載の圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、水晶などの圧電振動片を利用した圧電デバイスに関する。
【背景技術】
【０００２】
圧電発振器等の圧電デバイス（特許文献１）は、これまでセラミックスシートを積層したパッケージのキャビティに圧電振動片と制御用のＩＣチップを装填した構造であったが、これに替わり、シリコンなどのウェハの一方の面にＩＣ技術を用いて制御用ＩＣ回路を、他方の面にエッチングによりキャビティを形成し、キャビティに圧電振動片を装填したのち前記の制御用ＩＣ回路と結線した発振用ＩＣ素子が開発されている（特許文献２）。この素子は、ウェハ上に複数個の発振用ＩＣ素子が一体に製造され、ついで、個々のチップに分離される。
【０００３】
【特許文献１】特開平１１−１６３６７０号公報
【特許文献２】特開２００４−２１４７８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記の発振用ＩＣ素子は、圧電振動片の小型化が達成されて可能となったものであり、制御用のＩＣ回路を形成したチップの裏面にキャビティを形成し、このキャビティに圧電振動片を装填することで、発振用ＩＣ素子を小型化することができる。また、複数個の発振用ＩＣ素子をウェハ上で一体に製造できるため、圧電振動片の装填や密封用蓋体の取り付けなどの一連作業を最初に行うウェハの位置決めをそのまま利用して行うことができ、位置決めの手間を減らせるなどの利点がある。
【０００５】
ところで、圧電振動片の温度による周波数変化を補正した高精度の温度補償型圧電デバイスの場合は、温度で影響を受ける圧電振動片の振動周波数を調整する必要があり、制御用ＩＣ回路（又はチップ）に配置したメモリーに個々の圧電振動片の特性に対応した周波数調整用データを書き込んでいる。ここで、制御用ＩＣ回路への周波数調整用データの書き込みは、特許文献１に示されるようなセラミックスシートを積層したパッケージの圧電デバイスの場合、圧電デバイスの制御用ＩＣチップと結線された書き込み端子をパッケージ外表面に形成し、その書き込み端子にプローブを当てる等して行われる。しかし、特許文献２のように小型化された圧電デバイスの場合には、圧電デバイスに周波数調整用データの書き込み端子を設けることは、デバイスの表面積が小さいことから困難であるため、周波数調整用データの書き込みは制御用ＩＣ回路のパッドに直接プローブを当てて行わなければならない。ここで、制御用ＩＣ回路のパッドに直接プローブを当てようとする場合、制御用ＩＣ回路のパッド（接点）が１００×１００（ミクロン）程度と小さいので、プローブを当てる操作に高い精度が要求され、このため、周波数調整データの書き込み不良が発生し歩留りを悪くするという問題がある。
【０００６】
さらに、発振用ＩＣ素子は、圧電振動片を装填するためにキャビティを設けるウェハの一面の裏面側にＩＣ回路を形成するので、発振用ＩＣ素子として完成したとき、細かなパターンを持つＩＣ回路が露出しており、マザーボードへ実装するとき取り扱いに注意を要する。
【０００７】
この発明は、発振用ＩＣ素子の制御用ＩＣ回路（チップ）に設けたメモリーへ周波数調整用データを書き込みやすく、実装時の取り扱いも容易な圧電デバイスの提供を目的とする。
【課題を解決するための手段】
【０００８】
発振用ＩＣ素子の制御用ＩＣ回路側に、周波数調整用データを書き込むための端子を備えた端子基板を組み合わせる。
【発明の効果】
【０００９】
発振用ＩＣ素子の制御用ＩＣ回路に対する周波数調整用データの書き込みが容易となり、周波数調整用データの書き込み不良による歩留り低下が抑制される。さらに、発振用ＩＣ素子の制御用ＩＣ回路面が保護されるので、取り扱いが容易になる。
【発明を実施するための最良の形態】
【００１０】
周波数調整用データ書き込み端子を備えた端子基板を発振ＩＣ素子の制御用ＩＣ回路側に組み合わせ、構造的、電気的に一体として圧電デバイスとする。発振用ＩＣ素子は、ウェハチップの一方の面に制御用ＩＣ回路を有し、他方の面に圧電振動片を装着した構造である。
【実施例】
【００１１】
〔実施例１〕
図１は、圧電発振器（圧電デバイスの一つ）１の全体構造を示したもので、発振用ＩＣ素子２と端子基板３とからなる。発振用ＩＣ素子２は、ウェハチップ４、圧電振動片５、制御用ＩＣ回路６及び蓋体７を備える。発振用ＩＣ素子２はＩＣ技術およびエッチング技術を用いて形成されたもので、シリコンウェハ等の母基材の一面にキャビティ８を、他面に制御用ＩＣ回路６を、１：１で対応させて複数個形成し、個々のキャビティ８内に圧電振動片５を装填してある。圧電振動片５と制御用ＩＣ回路６とは貫通電極などで電気的に結線されている。蓋体７は、真空あるいは窒素ガスなどの雰囲気中で個々のキャビティ８の上面を覆い、内部を密封してある。すなわち、キャビティ８を備えたウェハチップは従来のパッケージに相当する構造である。発振用ＩＣ素子２の制御用ＩＣ回路６は、端子基板３と接続する一次端子９を備えている。
【００１２】
端子基板３は、この実施例において、発振用ＩＣ素子２を形成するシリコンウェハなどの母基材とほぼ同じ大きさとしたセラミックス母基材を利用する。セラミックス母基材には、一面側（発振用ＩＣ素子２の制御用ＩＣ回路６と対向する側の面）にメタライジングとメッキによって配線パターンが形成されている。この配線パターンには中間端子１０が形成され、前記発振用ＩＣ素子２の一次端子９と対応している。また、他面側には、それぞれの中間端子１０に接続された二次端子１１が形成されている。一面側の回路パターンと他面側の二次端子１１は端子基板３の内部に設けられた配線（図示していない）で結線される。端子基板３側の回路パターンは端子間を接続するだけの回路とできるから、単純であり、十分な平面スペースを取って大きく形成することができる。データ書き込み端子１２は、二次端子１１の一つであり、制御用ＩＣ回路６のデータ調整用書き込み端子と対応した中間端子１０と結線されている。このデータ書き込み端子１２は、データ入力用のプローブを当てるのが容易な大きさで形成され、かつ、他の中間端子１０の邪魔とならない位置に形成される。
【００１３】
製造過程において、端子基板３は母基材に複数形成された集合体を成し、また発振用ＩＣ素子２もウェハ上に複数形成された集合体を成している。製品として完成させる場合、端子基板３と発振用ＩＣ素子２とを１：１に対応させて組み合わせるが、組み合わせる方法としては、端子基板３の集合体ならびに発振用ＩＣ素子２の集合体のうち、少なくとも一方を切り離してから組み合わせる場合と、端子基板３ならびに発振用ＩＣ素子２とも集合体のまま組み合わせる場合とがある。最終的な製品の形態を得るためには、組み合わされて一体化した端子基板３と発振用ＩＣ素子２とをダイシングなどの手法を用いて、個々の圧電発振器１に分割すれば良い。何れの場合においても、発振用ＩＣ素子２と端子基板３とは、導電性ペーストや半田ボールなどの接続材１３を利用し、電気的、構造的に固定する。
【００１４】
制御用ＩＣ回路６への周波数調整用データの入力は、二次端子１１および書き込み端子１２に、データ入力用のプローブなどを当てて行うが、書き込み端子１２は、図１に示すように端子基板３の側面に設けても、図２に示すように端子基板３の底面に設けても良い。図１に示すように、端子基板３の側面に書き込み端子１２を設ける場合には、書き込み端子１２は大きく形成しても邪魔になることが少ないので、データ入力用のプローブを当てやすい。また、図２に示すように、端子基板３の底面に書き込み端子１２を設ける場合には、最終的な製品の形態を得るために、組み合わされて一体化した端子基板３と発振用ＩＣ素子２とをダイシングなどの手法を用いて、個々の圧電発振器１に分割する前に、周波数調整用データを入力することが可能である。実施例１では端子基板３の母基材をセラミックスとして説明したが、セラミックスの代わりにガラスも利用できる。
【００１５】
〔実施例２〕
図３は、発振用ＩＣ素子２と端子基板３とが対面する個所の周囲に補強材１４を施し、端子間の結合を補強したものである。書き込み端子１２を端子基板３の裏面に設けた構造の場合も同様に補強することができる（図４）。
〔実施例３〕
図５，６は、発振用ＩＣ素子２と端子基板３とを結合後に、これらの対面間隔の全体に  樹脂１５を充填して端子間の結合を保護すると共に両者の結合を補強したものである。エポキシ樹脂などを充填するアンダーフィルと同様の技術である。耐久性の高い圧電デバイス１となる。
【００１６】
〔実施例４〕
以上の実施例において発振用ＩＣ素子２はウェハ（切り離し後はチップ）にキャビティを形成し、このキャビティに圧電振動片５を収納した後、平らな蓋体７で封止したものであるが、図７、図８のように、ウェハにおける圧電振動片５の搭載面は平面とし、圧電振動片５を覆うようなキャップ型の蓋体７で封止した構造とすることもできる。この場合にも、もちろん、実施例２におけるような補強構造および実施例３におけるような樹脂充填構造とすることができる。
【００１７】
〔実施例５〕
以上の実施例において、端子基板３は母基材をセラミックスとし、配線の回路パターンをメタライジングやメッキによるものとしたが、母基材にシリコンウェハなどを使用することもできる。この場合は、端子基板３にＩＣ回路１６を形成することができる（図９，図１０）。この端子基板３に形成したＩＣ回路１６と発振用ＩＣ素子２の制御用ＩＣ回路６とで、圧電発振器１を制御する機能を分担させ持たせることで、それぞれの回路を小型化でき圧電発振器１のさらなる小型化が可能となる。
【図面の簡単な説明】
【００１８】
【図１】模式的に示した断面図（書き込み端子が側面）。
【図２】模式的に示した断面図（書き込み端子が底面）。
【図３】模式的に示した断面図（補強構造）。
【図４】模式的に示した断面図（補強構造、書き込み端子が底面）。
【図５】模式的に示した断面図（樹脂充境構造）。
【図６】模式的に示した断面図（樹脂充填構造、書き込み端子が底面）。
【図７】模式的に示した断面図（キャップ型）。
【図８】模式的に示した断面図（キャップ型、書き込み端子が底面）。
【図９】模式的に示した断面図（端子基板がウェハチップ）。
【図１０】模式的に示した断面図（端子基板がウェハチップ、書き込み端子が底面）。
【符号の説明】
【００１９】
１  圧電発振器（圧電デバイス）
２  発振用ＩＣ素子
３  端子基板
４  ウェハチップ
５  圧電振動片
６  制御用ＩＣ回路
７  蓋体
８  キャビティ
９  一次端子
１０  中間端子
１１  二次端子
１２  書き込み端子
１３  接続材
１４  補強材
１５  樹脂
１６  ＩＣ回路
【図１】
2007110649.tif 000003
【図２】
2007110649.tif 000004
【図３】
2007110649.tif 000005
【図４】
2007110649.tif 000006
【図５】
2007110649.tif 000007
【図６】
2007110649.tif 000008
【図７】
2007110649.tif 000009
【図８】
2007110649.tif 000010
【図９】
2007110649.tif 000011
【図１０】
2007110649.tif 000012