(57)【要約】【課題】パターン形成方法に関し、パターン疎密に依るエッチング形状の差を解消することが可能であり、また、エッチングシフト量の変動などに対して即応性に優れ、且つ、低コストのパターン形成方法を提供しようとする。【解決手段】パターン密度が異なる回路パターンの形成を必要とする被エッチング膜２のエッチングに於いて、パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜２を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、前記パターン密度に対応して膜厚を変化させたレジスト膜４をマスクとしてエッチングを行う。【選択図】        図１
2007187744.tif 000002
【特許請求の範囲】
【請求項１】
パターン密度が異なる回路パターンの形成を必要とする被エッチング膜のエッチングに於いて、
パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、
前記パターン密度に対応して膜厚を変化させたレジスト膜をマスクとしてエッチングを行うこと
を特徴とするパターン形成方法。
【請求項２】
請求項１記載の方法に依って決定した膜厚でレジスト膜を形成する為、パターン密度に応じて段差を設けたハードマスク上にレジスト膜を堆積させ、必要に応じてレジスト膜表面を平坦化して所望の膜厚のレジスト膜を形成すること
を特徴とする請求項１記載のパターン形成方法。
【請求項３】
請求項１記載の方法に依って決定した膜厚でレジスト膜を形成する為、積層した複数のレジスト膜を用い、パターン密度に応じて上層レジスト膜を除去することで所望のレジスト膜厚を実現すること
を特徴とする請求項１記載のパターン形成方法。
【請求項４】
請求項１記載の方法に依って決定した膜厚でレジスト膜を形成する為、単層レジスト膜を用いてパターン密度に応じて該単層レジスト膜をハーフエッチングすることで所望のレジスト膜厚を実現すること
を特徴とする請求項１記載のパターン形成方法。
【請求項５】
レジスト膜厚によってエッチングシフト量を補正する為、事前に取得したレジスト膜厚とシフト量との相関をもとに所望のレジスト膜厚を算出すること
を特徴とする請求項１記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、或いは、半導体装置の回路基板等を製造する際に実施されるリソグラフィ、パターニング、エッチングの工程に於いて、パターン疎密に起因するエッチング形状の変動を抑制することが可能なパターン形成方法に関する。
【背景技術】
【０００２】
現在、半導体デバイスの微細化が進展するとともに、メモリとロジックが１チップ化されるなどによって、回路パターンのレイアウトは複雑化している。微細なパターンの形成に用いられるプラズマを利用したドライエッチングでは、レジストマスクの形状が均一であったとしても、多くの場合、エッチング後の線幅や穴径がパターンの疎密によって変化することが知られている。
【０００３】
図５はゲートを形成する場合のエッチング工程を説明する為の工程要所に於けるウェーハを表す要部切断側面図であり、図に於いて、１１は基板、１２は下層膜、１３は被エッチング膜、１４Ａは疎パターンのレジスト膜、１４Ｂは密パターンのレジスト膜をそれぞれ示し、また、図（Ａ）はリソグラフィ技術のレジストプロセスを経てレジスト膜１４Ａ及び１４Ｂが形成された後の状態を表し、図（Ｂ）は被エッチング膜１３のエッチングが終了して疎パターンの被エッチング膜１３Ａが、また、密パターンの被エッチング膜１３（Ｂ）が形成された後の状態を著している。
【０００４】
通常、密パターンはＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）などのメモリ回路に、また、疎パターンはロジック回路に対応する。図（Ａ）から明らかなように疎パターンのレジスト膜１４Ａの幅と、密パターンのレジスト膜１４Ｂの幅とは等しくなっているが、エッチング終了後に於ける被エッチング膜１３に於ける疎パターンの被エッチング膜１３Ａの幅ａと密パターンの被エッチング膜１３Ｂの幅ｂとはａ≠ｂ（ここではａ＞ｂ）となる。
【０００５】
尚、プラズマドライエッチングに於いては、プラズマのガス種、圧力、レジストの材質などの条件に依っては、前記とは逆に疎パターンが細く、密パターンが太く形成される場合もある。
【０００６】
一般に、エッチングにおける横方向のエッチング量はエッチングシフト量と呼ばれ、エッチングシフト量がパターン疎密によって変化することがこの要因である。
【０００７】
前記エッチングシフト量に影響する因子として、エッチングにともなう反応生成物およびレジストマスクの帯電が挙げられる。即ち、反応生成物がパターン側壁に堆積し、その反応生成物膜がエッチングに対する保護膜として作用する。また、レジストマスクが帯電することに依って、ウェハに入射するイオンの角度を変化させてしまう。これらの現象がパターンの疎密によって変化することがシフト量に影響を及ぼしている。
【０００８】
従来、パターン疎密に依らずエッチング後の形状を等しくする為、プラズマ生成機構やガス種の最適化などのエッチング条件を改良して、エッチング後の形状がパターン疎密に影響されないエッチング方法が開発されている（例えば、特許文献１及び特許文献２を参照。）。
【０００９】
また、パターン疎密に依ってエッチングシフト量が異なることを予測して、レジストマスクの寸法をパターン疎密に応じて変化させるリソグラフィ技術も開発されている（例えば、特許文献３を参照。）。
【００１０】
更にまた、パターン疎密に依って異なる成分から成るマスクを使用することで、エッチング中にマスク材料から発生する反応生成物を変化させ、パターン疎密によって異なる側壁保護膜を形成する技術も提案されている（例えば、特許文献４を参照。）。
【００１１】
然しながら、パターン疎密差による影響を解消するようにエッチング条件を最適化する場合、エッチング条件の変更は、エッチングレートやマスクに対する選択比などにも影響を及ぼす為、最適なエッチング条件を導出することは極めて困難な作業となる。更に、エッチング条件は被エッチング材料ごとに特定されなければならない為、被エッチング材料が変わる度にエッチング条件を最適化する作業が必要となる。
【００１２】
また、エッチングシフト量はエッチング装置の状態に依っても次第に変化することは前記した通りであり、真空チャンバーの内壁に対する反応性生物の堆積、及び、チャンバー内部品のエッチングによる消耗などが原因として挙げられる。この為、パターン疎密差による影響を補正するようにエッチング条件を最適化しても、その条件を恒久的に使用できる可能性は小さく、シフト量の変動に即応してエッチング条件を随時最適化することも先に記述した理由から困難である。
【００１３】
更に、レジストマスクをパターン疎密に依って変更することでエッチング後の形状を均一にしようとする場合、リソグラフィに用いるレチクルをパターン疎密に応じて作製することが必要となり、そして、シフト量の変動などによってパターン疎密によるエッチングシフト量が変化したとき、それに応じてレチクルを変更することは製造コストの大幅な増加に結び付いてしまう。
【００１４】
更にまた、マスク材料をパターン疎密に応じて変更する場合も、被エッチング材料およびエッチング条件ごとに最適なマスク材料を抽出することは困難であり、そして、エッチング装置の状態によって変動するエッチングシフト量に対応して、マスク材料を選択することもほぼ不可能である。
【特許文献１】特開平３−１２９８２１号公報
【特許文献２】特開平７−９４４６９号公報
【特許文献３】特開２００４−３０２２６３号公報
【特許文献４】特開２００２−２６１２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明では、パターン疎密に依るエッチング形状の差を解消することが可能であり、また、エッチングシフト量の変動などに対して即応性に優れ、且つ、低コストのパターン形成方法を提供しようとする。
【課題を解決するための手段】
【００１６】
本発明に依るパターン形成方法では、パターン密度が異なる回路パターンの形成を必要とする被エッチング膜のエッチングに於いて、パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、前記パターン密度に対応して膜厚を変化させたレジスト膜をマスクとしてエッチングを行うことを基本とする。
【発明の効果】
【００１７】
前記手段を採ることに依り、パターン疎密に依らずに被エッチング膜のエッチング後のパターンは所望の寸法通りのものを実現することができる。
【００１８】
本発明に依るパターン疎密に対応してレジスト膜厚を変化させる方法では、レジスト膜厚の変化でエッチング条件を変える必要はなく、プラズマ状態に及ぼす影響も殆どないことから、エッチングレートなどのエッチング特性を変化させることも不要であり、疎密差を解消することができる。
【００１９】
また、異なる被エッチング材料からなる膜に対しても事前にレジスト膜厚とエッチングシフト量の相関を得ることで対応が可能であり、迅速にパターン疎密による影響を解消することができる。
【００２０】
また、本発明を実施するの必要な作業は、パターン疎密に対応してレジスト膜厚を変化させるのみであることから、エッチング装置の経時変化のようなシフト量の変動に対しても、その変動に即応してパターン密度による影響を補正することが可能である。
【００２１】
また、過去に於けるエッチングシフト量の変化に応じたレジスト膜厚の設定は、本発明の効果をさらに大きくすることとなる。過去のエッチング結果を監視し、その結果を随時レジスト膜厚の設定に反映させることに依って、エッチングにおける加工精度を向上する効果が得られ、従って、製造コストを大幅に増大させることなく、パターン密度によらずエッチング後の線幅および穴径などを所望の寸法に加工でき、歩留り向上に寄与できる。
【発明を実施するための最良の形態】
【００２２】
本発明では、レジスト膜厚がエッチングシフト量に影響を及ぼすことを利用して、被エッチング膜の上にパターン密度に応じて異なった膜厚でレジストを堆積させ、リソグラフィによるパターニングを経て、エッチングを行うことが特徴となっている。また、エッチング後の疎パターンおよび密パターンにおけるエッチングシフト量を測定し、その値をもとにパターン疎密に対するレジスト膜厚を最適化することを特徴としている。
【００２３】
パターン密度に応じて異なる膜厚のレジストを堆積させるために、パターン密度に対応したマスクによるパターニングおよびエッチングを行う。パターン密度ごとに精密にエッチング形状を制御するときは、これらの工程を追加することでレジスト膜厚を２種類以上に変化させる。これに使用するマスクは、回路のレイアウトにも依存するが、半導体デバイス製造に於けるゲートおよび配線加工用のマスクに匹敵する精細度は不要であり、本処理の追加による負担は大きくない。
【００２４】
レジスト膜厚をパターン密度に応じて変化させる方法としては、電子ビーム及びイオンビームなどのエネルギービームを利用することに依って、所望の箇所のみのレジストまたはレジスト下層膜をエッチングすることも可能である。
【００２５】
レジスト膜厚とエッチングシフト量の相関はエッチング装置及びプラズマ条件によって異なる。パターン密度によって変化するエッチングシフト量を、レジスト膜厚を変化させることによって制御するために、レジスト膜厚を変化させたときのエッチングシフト量を事前に準備し、その相関をもとにパターン密度に応じたレジスト膜厚を設定する。
【００２６】
更に、レジスト膜厚の設定においては、過去のエッチングによって得られたエッチングシフト量をもとに、パターン密度に応じてレジスト膜厚を最適化することによって、エッチング装置の経時変化によるエッチングシフト量の変動などの事態に対しても即応することが可能となる。
【実施例１】
【００２７】
図１は本発明に於ける実施例１の説明図であり、（Ａ）はプロセスフロー、（Ｂ）はプロセス要所に於けるウェーハの要部切断側面をそれぞれ表している。尚、（Ａ）、（Ｂ）の何れに於いても、プロセスは矢印に従って進行するものとする。また、ここでは、パターンの疎密に対応する回路として、疎パターンはロジック回路、密パターンはＳＲＡＭなどのメモリ回路であるとし、従って、全体としては混載ＬＳＩデバイスとなる。
【００２８】
図１では、パターン疎密に従って２種類の膜厚でレジストを堆積させることに依って、疎パターンと密パターンのエッチング形状を所望の寸法にする場合を示している。
【００２９】
パターン密度を考慮し、更にエッチング後の寸法精度を向上させようとする場合には、パターン密度に応じてレジスト膜厚を２種類以上に増加することも可能である。
【００３０】
図１のエッチング後の断面形状に見られるように、エッチングされる面積が大きいゲートエッチングに関わる一連の処理を図示したが、エッチングされる面積が小さい層間絶縁膜のトレンチおよびホールのエッチングなどに対しても、エッチング面積が異なることを除いてほぼ同様である。
【００３１】
（１）
ＣＶＤ法を適用することに依り、基板１上に多結晶Ｓｉからなる被エッチング膜２を成膜する。次いで、ＳｉＯ2 或いはＳｉ3 Ｎ4 などからなるハードマスク膜３を成膜する。
【００３２】
（２）
パターン疎密に依ってレジスト膜厚に差をもたせる為、密パターン領域に対応するハードマスク膜３のみエッチングを行う。この場合、所望のレジスト膜厚を実現する為、エッチング時間制御に依ってハードマスク膜３のエッチング深さを調節する。プラズマ発生機構などに起因するエッチング特性によっては、逆に疎パターンのみをエッチングしなければならない場合もある。また、パターン疎密に対応するパターニングからエッチングまでのプロセスに代替できる手段として、イオンビームなどのエネルギービームを利用した局所エッチングを利用しても良い。
【００３３】
（３）
パターン疎密に応じてハードマスク膜３に段差を設けた後、レジスト膜４を堆積する。
このとき、疎パターンと密パターンで所望のレジスト膜厚となるようにレジスト表面を平坦化するため、リフローまたはＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）による処理を行う。粘度が小さいレジストであれば平坦化作業を簡便化したり、更には省略することも可能である。
【００３４】
（４）
前記したようにして、膜厚を変化させたレジスト膜４を通常のリソグラフィによってパターニングし、それをマスクとして被エッチング膜２のエッチングを行うことに依って、パターン疎密による影響を解消することができる。
【実施例２】
【００３５】
図２は本発明に於ける実施例２の説明図であり、（Ａ）はプロセスフロー、（Ｂ）はプロセス要所に於けるウェーハの要部切断側面をそれぞれ表し、図１に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。尚、（Ａ）、（Ｂ）の何れに於いても、プロセスは矢印に従って進行するものとする。また、ここでは、パターンの疎密に対応する回路として、疎パターンはロジック回路、密パターンはＳＲＡＭなどのメモリ回路であるとし、従って、全体としては混載ＬＳＩデバイスである。
【００３６】
実施例２に於いては、エッチングマスクとして、実施例１に示したハードマスク膜３を用いることなく、レジスト膜を積層して用いる、いわゆる、二重レジスト膜を利用した例であり、図に於いて、被エッチング膜２上には下層レジスト膜４Ａ及び上層レジスト膜４Ｂを形成し、レジスト膜を厚くする必要があるパターンに対してのみ上層レジスト膜４Ｂを残すことに依って、疎パターンであるロジック回路と密パターンであるＳＲＡＭなどのメモリ回路とでレジスト膜厚を変えている。この場合、上層レジスト膜４Ｂのパターニングは、実施例１について記述したように、疎密に応じたマスクを用いて露光及び現像の処理を行なうか、又は、エネルギービームによる局所エッチングを用いる。実施例２に於いても、実施例１と同様、パターン密度の如何に限らず、更なる加工精度の向上が必要とされるときは、レジスト膜厚を2 種類以上に増加して良く、また、エッチング特性によっては、疎密パターンに於けるレジスト膜厚の段差を逆にすることも起こりうる。
【実施例３】
【００３７】
図３は本発明に於ける実施例３の説明図であり、（Ａ）はプロセスフロー、（Ｂ）はプロセス要所に於けるウェーハの要部切断側面をそれぞれ表し、図１に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。尚、（Ａ）、（Ｂ）の何れに於いても、プロセスは矢印に従って進行するものとする。また、ここでは、パターンの疎密に対応する回路として、疎パターンはロジック回路、密パターンはＳＲＡＭなどのメモリ回路であるとし、従って、全体としては混載ＬＳＩデバイスである。
【００３８】
実施例３に於いては、単層の厚いレジスト膜１５を形成し、そのレジスト膜１５を疎パターンに対応する部分のみハーフエッチすることに依って、パターンの疎密に応じた所望のレジスト膜厚を実現する。
【００３９】
実施例１と同様にパターンの疎密に対応したパターニングを行うには、マスク後のエッチング、または、エネルギービームによる局所エッチングを用いる。また、レジスト膜厚を２種類以上に増加して加工精度を向上させることも可能であり、エッチング特性によっては、疎密パターンに於けるレジスト膜厚の段差は逆にすることも起こり得る。
【００４０】
図４はレジスト膜の成膜からエッチング後の測長に至る全体的な処理及び測長結果からレジスト膜厚を最適化する処理フローを示す説明図である。
【００４１】
図から明らかであるが、被エッチング膜のエッチング後に行われる測長によってエッチングシフト量が求められる。また、レジスト膜厚とエッチングシフト量との相関については、事前にエッチング装置、エッチング条件及びレジスト材料ごとに準備しておくものとする。疎パターンと密パターンそれぞれのエッチングシフト量の実測値をもとにして、所望の加工寸法を得るためのシフト量の補正値を求める。レジスト膜厚とエッチングシフト量との相関について、このシフト量補正値を導入することによって、パターン疎密に応じたレジスト膜厚を求める。このようにして求めたレジスト膜厚を次回の処理に対して適用することによって、エッチング装置の状態変化に起因するエッチングシフト量の変動を抑制することができる。これに依り、本発明の方法が、パターン疎密に現れるプロセス変動に対して即時に対応可能であることが知得できよう。
【００４２】
本発明が開示した方法に於いては、レジスト膜厚の変化でエッチングシフト量を補正する技術が提供され、パターン密度に対応する補正だけでなく、レジスト膜厚を被エッチング膜に対して一定にすれば、パターン全体のエッチングシフト量を一律に補正することができるものであり、これは、パターン密度に起因するエッチング後の寸法変動を抑制することにより、エッチング面全体の寸法の制御が重要視される場合に有効である。
【００４３】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができるので、以下、それを付記として例示する。
【００４４】
（付記１）
パターン密度が異なる回路パターンの形成を必要とする被エッチング膜のエッチングに於いて、
パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、
前記パターン密度に対応して膜厚を変化させたレジスト膜をマスクとしてエッチングを行うこと
を特徴とするパターン形成方法。
【００４５】
（付記２）
（付記１）に於いて決定した膜厚でレジスト膜を形成する為、パターン密度に応じて段差を設けたハードマスク上にレジスト膜を堆積させ、必要に応じてレジスト膜表面を平坦化して所望の膜厚のレジスト膜を形成すること
を特徴とする（付記１）記載のパターン形成方法。
【００４６】
（付記３）
（付記１）に於いて決定した膜厚でレジスト膜を形成する為、積層した複数のレジスト膜を用い、パターン密度に応じて上層レジスト膜を除去することで所望のレジスト膜厚を実現すること
を特徴とする（付記１）記載のパターン形成方法。
【００４７】
（付記４）
（付記１）に於いて決定した膜厚でレジスト膜を形成する為、単層レジスト膜を用いてパターン密度に応じて該単層レジスト膜をハーフエッチングすることで所望のレジスト膜厚を実現すること
を特徴とする（付記１）記載のパターン形成方法。
【００４８】
（付記５）
パターン密度に対応してレジスト膜の膜厚を変化させる為の段差を実現するに際し、パターン密度に対応して作製したマスクによるパターニング及び該パターニングに続くエッチングによって形成すること
を特徴とする（付記１）記載のパターン形成方法。
【００４９】
（付記６）
パターン密度に対応してレジスト膜の膜厚を変化させる為の段差を実現するに際し、エネルギービームを用いて局所的にエッチングを行うことによって形成すること
を特徴とする（付記１）記載のパターン形成方法。
【００５０】
（付記７）
パターン密度にかかわるエッチングシフト量の実測値をもとにし、次回のエッチングで所望の加工寸法を得るために必要な膜厚でレジスト膜を形成するように調節すること
を特徴とする（付記１）記載のパターン形成方法。
【００５１】
（付記８）
レジスト膜厚によってエッチングシフト量を補正する為、事前に取得したレジスト膜厚とシフト量との相関をもとに所望のレジスト膜厚を算出すること
を特徴とする（付記１）記載のパターン形成方法。
【図面の簡単な説明】
【００５２】
【図１】本発明に於ける実施例１のプロセスフロー（Ａ）、及び、プロセス要所に於けるウェーハの要部切断側面（Ｂ）をそれぞれ表す説明図である。
【図２】本発明に於ける実施例２のプロセスフロー（Ａ）、プロセス要所に於けるウェーハの要部切断側面（Ｂ）をそれぞれ表す説明図である。
【図３】本発明に於ける実施例３のプロセスフロー（Ａ）、プロセス要所に於けるウェーハの要部切断側面（Ｂ）をそれぞれ表す説明図である。
【図４】本発明に於けるレジスト膜厚を最適化する処理フローを示す説明図である。
【図５】ゲートを形成する場合に於ける従来のエッチング工程を説明する為の工程要所に於けるウェーハを表す要部切断側面図である。
【符号の説明】
【００５３】
１  基板
２  被エッチング膜
３  ハードマスク膜
４  レジスト膜
４Ａ  下層レジスト膜
４Ｂ  上層レジスト膜
１５  単層の厚いレジスト膜
【図１】
2007187744.tif 000003
【図２】
2007187744.tif 000004
【図３】
2007187744.tif 000005
【図４】
2007187744.tif 000006
【図５】
2007187744.tif 000007