(57)【要約】【課題】偏波無依存の利得特性を有する高性能のコラムナ量子ドットを容易に形成しうる半導体装置の製造方法を提供する。【解決手段】  ４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を形成する工程とを繰り返し行い、複数の量子ドットが第１のバリア層を介して積層されたコラムナ量子ドットを形成する。これにより、ＩｎＡｓ量子ドット上におけるＡｓ／Ｐ置換が効果的に防止され、層厚方向のＩｎＡｓ量子ドット同士を容易に電子的に接合することができる。【選択図】図１
2007157975.tif 000002
【特許請求の範囲】
【請求項１】
４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を形成する工程とを繰り返し行い、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎｓＧａ１−ｓＡｓ１−ｔＰｔ（０≦ｓ＜１、０≦ｔ＜１）よりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の半導体装置の製造方法において、
前記第１の温度は４５０℃以下の温度であり、前記量子ドットの前記横方向サイズは２５ｎｍ以下である
ことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に、第１のクラッド層を形成する工程と、
４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎＧａＡｓＰよりなる第１のバリア層を形成する工程とを繰り返し行い、前記第１のクラッド層上に、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを有する活性層を形成する工程と、
前記活性層上に、第２のクラッド層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記活性層を形成する工程では、前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎＧａＡｓＰよりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特にコラムナ量子ドットを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
長距離光通信素子の高性能化のため、利得媒質に量子ドットを用いることが提案されている。特に、量子ドットの不均一広がりによる広帯域性、低次元構造に起因する高速応答性の点から、ファイバ伝送の中継器として機能する半導体光増幅器への応用が期待されている。量子ドットを用いてファイバ伝送用の中継器を構成するためには、信号光の偏波に依存しない利得を有する半導体量子ドットが必要である。光ファイバを通る光の偏波方向は定まっていないからである。
【０００３】
量子ドットに偏波無依存の利得特性をもたせるためには、横方向のサイズと高さとを同程度にする必要がある。しかしながら、一般的な量子ドットの形成技術であるStranski-Krastanov成長様式（Ｓ−Ｋモード）を利用した自己組織化量子ドットは、横方法サイズに対して高さが１／７以下という極端に扁平な形状を有している。このため、Ｓ−Ｋモードで形成した量子ドットを単純に用いたのでは、量子ドットの横方向に電界成分を持つＴＥ光に対してしか十分な利得を得ることができない。
【０００４】
そこで、Ｓ−Ｋモードで形成した量子ドットを用いて横方向サイズと高さとを実効的に同じにする技術として、扁平な量子ドットを複数段重ねたコラムナ量子ドット（接合量子ドット）が提案されている。扁平な量子ドットを厚さ方向に重ねることにより、量子ドットの高さを高くすることができ、偏波無依存の利得特性を得ることができる。
【特許文献１】特開２００４−１１１７１０号公報
【特許文献２】特開２００３−３０９３２２号公報
【特許文献３】特開２０００−１３３８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
長距離光通信に用いられる波長１．６μｍ帯の素子には、１．６μｍ帯の発光が実現可能なＩｎＡｓ量子ドット／ＩｎＧａＡｓＰバリア層の材料系が用いられている。しかしながら、ＩｎＡｓ量子ドット／ＩｎＧａＡｓＰバリア層の材料系において本願発明者等が鋭意検討を行ったところ、一般的な成膜温度である５００℃以上の基板温度でコラムナ量子ドットを作製使用とすると、上下の量子ドットの間にＩｎＧａＡｓＰ層が形成されてしまい、量子ドットが接合しないことがあった。このため、偏波無依存の利得特性を得ることができなかった。
【０００６】
本発明の目的は、ＩｎＡｓ量子ドット／ＩｎＧａＡｓＰバリア層の材料系において、偏波無依存の利得特性を有する高性能のコラムナ量子ドットを容易に形成しうる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を形成する工程とを繰り返し行い、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを形成する工程を有することを特徴とする半導体装置の製造方法が提供される。
【０００８】
また、本発明の他の観点によれば、半導体基板上に、第１のクラッド層を形成する工程と、４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎＧａＡｓＰよりなる第１のバリア層を形成する工程とを繰り返し行い、前記第１のクラッド層上に、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを有する活性層を形成する工程と、前記活性層上に、第２のクラッド層を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、４８０℃以下の温度でＩｎＡｓ量子ドットを積層してコラムナ量子ドットを形成するので、ＩｎＡｓ量子ドット上におけるＡｓ／Ｐ置換を効果的に防止することができる。これにより、層厚方向のＩｎＡｓ量子ドット同士が電子的に接合され、偏波無依存の利得特性を有するコラムナ量子ドットを容易に形成することができる。
【００１０】
また、コラムナ量子ドットを積層して積層コラムナ量子ドットを形成するに際し、コラムナ量子ドット間のバリア層をコラムナ量子ドットの成長温度よりも高い温度で成長するので、バリア層の平坦性が向上し、ひいてはコラムナ量子ドットの均一性をも向上することができる。
【発明を実施するための最良の形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。
【００１２】
図１は本実施形態による半導体装置の構造を示す概略断面図、図２は本実施形態による半導体装置の製造方法を示す工程断面図、図３はＩｎＡｓ量子ドットの横方向サイズと成長温度との関係を示すグラフ、図４は本実施形態による半導体装置におけるコラムナ量子ドットの偏光ＰＬスペクトルを示すグラフ、図５は本実施形態による半導体装置におけるコラムナ量子ドットの高さとＰＬ発光強度との関係を示すグラフである。
【００１３】
はじめに、本実施形態による半導体装置の構造について図１を用いて説明する。
【００１４】
ＩｎＰ基板１０上には、ＩｎＰバッファ層１２が形成されている。ＩｎＰバッファ層１２上には、ＩｎＧａＡｓＰ層１４が形成されている。ＩｎＧａＡｓＰ層１４上には、ＩｎＡｓ量子ドット１６ａ、ＩｎＧａＡｓＰスペーサ層１８ａ、ＩｎＡｓ量子ドット１６ｂ、ＩｎＧａＡｓＰスペーサ層１８ｂ、ＩｎＡｓ量子ドット１６ｃ、ＩｎＧａＡｓＰスペーサ層１８ｃ、ＩｎＡｓ量子ドット１６ｄ、ＩｎＧａＡｓＰスペーサ層１８ｄが順次積層されてなるコラムナ量子ドット２０ａが形成されている。コラムナ量子ドット２０ａ上には、ＩｎＧａＡｓＰ層２２ａが形成されている。なお、本願明細書において、スペーサ層は、バリア層と表現することもある。
【００１５】
ＩｎＡｓ量子ドット１６ａ，１６ｂ，１６ｃ，１６ｄは、横方向サイズが４０ｎｍ以下、例えば２５ｎｍ程度であり、１．６μｍ通信波長帯に用いる量子ドットとして好適なサイズを有している。また、層厚方向にＩｎＧａＡｓＰスペーサ層１８を介して積み重ねたＩｎＡｓ量子ドット１６同士が互いに電子的に接合され、量子力学的に１つの量子ドット（コラムナ量子ドット２０ａ）を構成している。コラムナ量子ドット２０ａは、ＩｎＡｓ量子ドット層１６及びＩｎＧａＡｓＰスペーサ層１８の層数によってその高さが制御されており（例えば１８ｎｍ）、コラムナ量子ドット２０ａが偏波無依存の利得特性を有するようになっている。
【００１６】
次に、本実施形態による半導体装置の製造方法について図２を用いて説明する。
【００１７】
本実施形態による半導体装置の製造には、例えば有機金属気相成長（Metalorganic Vapor-Phase Epitaxy：ＭＯＶＰＥ）法を用いる。
【００１８】
まず、成膜装置の反応室内に、成膜対象の基板、例えば面方位（１００）のＩｎＰ基板１０を搬入する。
【００１９】
次いで、成膜装置内にＰＨ３（ホスフィン）を供給して反応室圧力を例えば５０Ｔｏｒｒとし、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度を６００〜６５０℃まで昇温する。なお、本願明細書において基板温度及び成長温度は、基板の表面温度を意味する。
【００２０】
次いで、ＩｎＰ基板１０の温度が安定した後、反応室内にＴＭＩｎ（トリメチルインジウム）を供給する。これにより、ＩｎＰ基板１０上に、例えば膜厚１００ｎｍのＩｎＰ層よりなるＩｎＰバッファ層１２を形成する。
【００２１】
次いで、反応室内に、ＴＭＩｎ、ＴＭＧａ（トリエチルガリウム）、ＡｓＨ３（アルシン）及びＰＨ３を供給する。これにより、ＩｎＰバッファ層１２上に、例えば膜厚５０ｎｍのＩｎＧａＡｓＰ層１４を堆積する。
【００２２】
次いで、ＴＭＩｎ、ＴＭＧａ及びＡｓＨ３の供給を停止した後、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度を４３０〜４５０℃まで降温する。
【００２３】
次いで、ＩｎＰ基板１０の温度が安定した後、反応室内へのＰＨ３の供給を停止し、反応室内にＴＭＩｎとＡｓＨ３（アルシン）とを供給する。これにより、ＩｎＧａＡｓＰ層１４上に、ＩｎＡｓよりなるＩｎＡｓ量子ドット１６ａを形成する（図２（ａ））。例えば、III族原料であるＴＭＩｎとＶ族原料であるＡｓＨ３との供給比（Ｖ／III比）を５〜２０とし、III族原料であるＴＭＩｎを２次元層厚換算で１〜４ＭＬ相当供給することにより、高さ１〜３ｎｍ程度のＩｎＡｓ量子ドット１６ａを形成する。
【００２４】
ＩｎＡｓ量子ドット１６ａは、Ｓ−Ｋ（Stranski-Krastanov）成長モードと呼ばれる自己組織化成長様式を用いて形成する。Ｓ−Ｋ成長モードとは、下地材料（ＩｎＧａＡｓＰ）と量子ドット材料（ＩｎＡｓ）との間の格子定数差に起因して、２次元成長から３次元成長への成長モードの遷移を生じる成長様式であり、３次元成長を引き起こしてすぐに成長を停止させることにより、量子ドットを得ることができる。
【００２５】
次いで、反応室内に、ＴＭＩｎ、ＴＭＧａ（トリエチルガリウム）、ＡｓＨ３及びＰＨ３を供給する。これにより、ＩｎＡｓ量子ドット１６が形成されたバッファ層１２上に、ＩｎＡｓ量子ドット１６ａの高さ以下の膜厚、例えば膜厚１ｎｍのＩｎＧａＡｓＰ層を堆積する。これにより、ＩｎＧａＡｓＰ層よりなるＩｎＧａＡｓＰスペーサ層１８ａを形成する（図２（ｂ））。なお、スペーサ層を構成するＩｎＧａＡｓＰは、ＩｎｘＧａ１−ｘＡｓ１−ｙＰｙとして、組成比ｘを０≦ｘ＜１、組成比ｙを０≦ｙ＜１とする。ＩｎＧａＡｓＰのほか、ＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓによりスペーサ層を構成してもよい。
【００２６】
次いで、上記と同様にして、ＩｎＧａＡｓＰスペーサ層１８上に、ＩｎＡｓ量子ドット１６ｂ，１６ｃ，１６ｄとＩｎＧａＡｓＰスペーサ層１８ｂ、１８ｃ、１８ｄとを交互に堆積する。これにより、ＩｎＧａＡｓＰ層１４上に、ＩｎＡｓ量子ドット１６ａ、ＩｎＧａＡｓＰスペーサ層１８ａ、ＩｎＡｓ量子ドット１６ｂ、ＩｎＧａＡｓＰスペーサ層１８ｂ、ＩｎＡｓ量子ドット１６ｃ、ＩｎＧａＡｓＰスペーサ層１８ｃ、ＩｎＡｓ量子ドット１６ｄ及びＩｎＧａＡｓＰスペーサ層１８ｄが順次積層されてなるコラムナ量子ドット２０ａを形成する（図２（ｃ））。なお、ＩｎＡｓ量子ドット１６及びＩｎＧａＡｓＰスペーサ層１８を積層する層数は、コラムナ量子ドット２０ａが偏波無依存の利得特性を有するように適宜制御する。
【００２７】
次いで、反応室内に、ＴＭＩｎ、ＴＭＧａ、ＡｓＨ３及びＰＨ３を供給する。これにより、コラムナ量子ドット２０ａ上に、例えば膜厚１０ｎｍのＩｎＧａＡｓＰよりなるＩｎＧａＡｓＰ層２２ａを形成する（図２（ｄ））。なお、ＩｎＧａＡｓＰ層２２ａは、ＩｎｘＧａ１−ｘＡｓ１−ｙＰｙとして、組成比ｘを０≦ｘ＜１、組成比ｙを０≦ｙ＜１とする。
【００２８】
ここで、本実施形態による半導体装置の製造方法は、ＩｎＡｓ量子ドット１６ａ，１６ｂ，１６ｃ，１６ｄとＩｎＧａＡｓＰスペーサ層１８ａ，１８ｂ，１８ｃ，１８ｄとを、４００℃以上、４８０℃以下の温度、例えば４５０℃で堆積していることに主たる特徴がある。
【００２９】
ＩｎＧａＡｓＰ系の化合物半導体材料では、約５００℃以上の高い温度下において、Ｖ族原子のＡｓとＰとが入れ替わるＡｓ／Ｐ置換の反応が生じる。このため、成長温度５００℃以上でＩｎＧａＡｓＰ層をスペーサ層とするコラムナ量子ドットを形成しようとした場合、ＩｎＧａＡｓＰスペーサ層の厚さをＩｎＡｓ量子ドットの高さ以下に設定しても、ＩｎＡｓ量子ドットの頂上部においてＡｓ／Ｐ置換の反応が生じてＩｎＡｓＰバリア層が形成されてしまい、コラムナ量子ドットを形成することができなかった。
【００３０】
このような背景において本願発明者が鋭意検討を行ったところ、５００℃よりも低い温度、より具体的には４８０℃以下の温度において、Ａｓ／Ｐ置換が無視できる程度に小さくなるできることが判明した。そして、４８０℃以下の成長温度でコラムナ量子ドットを形成することにより、ＩｎＡｓ量子ドットの高さ以下の膜厚のＩｎＧａＡｓＰ層をスペーサ層として積層することでＩｎＡｓ量子ドット同士が厚さ方向に電子的に接合され、コラムナ量子ドットを形成できることが判った。なお、成長温度の下限値は、原料が分解してＩｎＧａＡｓＰ層を成長することが可能な温度の下限値によって規定され、およそ４００℃である。
【００３１】
図３は、ＩｎＡｓ量子ドットの成長温度（Growth Temperature）と横方向サイズ（Lateral Size）との関係を、本願発明者が実験により求めた結果を示すグラフである。
【００３２】
図示するように、ＩｎＡｓ量子ドットの成長温度が低くなるほどに、ＩｎＡｓ量子ドットの横方向サイズが小さくなることが判明した。これは、成長温度を下げるとＩｎ原子の基板上での拡散長が短くなるためと考えられる。特に、成長温度が４８０℃以下になるとＩｎＡｓ量子ドットの横方向サイズが急激に小さくなり、成膜温度が４５０℃以下ではＩｎＡｓ量子ドットの横方向サイズを２５ｎｍ以下まで縮小することができた。
【００３３】
本願発明者が検討を行ったところ、約２５ｎｍ程度以下までＩｎＡｓ量子ドットの横方向サイズを縮小することにより、この量子ドットによって偏波無依存型の利得特性を有するコラムナ量子ドットを形成したときに、コラムナ量子ドットの発光波長が１．６μｍ通信波長帯になることが判明した。
【００３４】
図４は、本実施形態により製造したコラムナ量子ドットの偏光ＰＬスペクトルである。縦軸がＰＬ強度（PL Intensity）であり、横軸が波長（Wavelength）である。
【００３５】
図示するように、コラムナ量子ドットが高くなるにつれ、ＴＭ利得が上昇する。高さ１８ｎｍのコラムナ量子ドットに至っては、１．６μｍ通信波長帯において偏波無依存の利得特性を有している。
【００３６】
図５は、本実施形態による半導体装置の製造方法により製造したコラムナ量子ドットにおけるコラムナ量子ドットの高さ（Height）と発光強度（Integrated PL Intensity）との関係を示すグラフである。
【００３７】
図示するように、本実施形態により製造したコラムナ量子ドットの発光強度は、コラムナ量子ドットが高くなってもほぼ一定である。このことは、本実施形態により製造した量子ドットはサイズが小さいため、アスペクト比を高くすることによる発光強度の減少はなく結晶性が良好であることを示している。
【００３８】
このように、本実施形態によれば、４８０℃以下の温度でコラムナ量子ドットを形成するので、ＩｎＡｓ量子ドット上におけるＡｓ／Ｐ置換を効果的に防止することができる。これにより、層厚方向のＩｎＡｓ量子ドット同士を電子的に接合することができ、コラムナ量子ドットを容易に形成することができる。
【００３９】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図６及び図７を用いて説明する。なお、図１乃至図５に示す第１実施形態による半導体装置と同様の構成には同一の符号を付し説明を省略し或いは簡潔にする。
【００４０】
図６は本実施形態による半導体装置の構造を示す概略断面図、図７は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００４１】
はじめに、本実施形態による半導体装置の構造について図６を用いて説明する。
【００４２】
ＩｎＰ基板１０上には、ＩｎＰバッファ層１２と、ＩｎＧａＡｓＰ層１４とが形成されている。ＩｎＧａＡｓＰ層１４上には、ＩｎＡｓ量子ドットとＩｎＧａＡｓＰスペーサ層とが繰り返し積層されてなるコラムナ量子ドット２０ａが形成されている。コラムナ量子ドット２０ａ上には、ＩｎＧａＡｓＰ層２２ａ，２４ａが形成されている。ＩｎＧａＡｓＰ層２４ａ上には、ＩｎＡｓ量子ドットとＩｎＧａＡｓＰスペーサ層とが繰り返し積層されてなるコラムナ量子ドット２０ｂが形成されている。コラムナ量子ドット２０ｂ上には、ＩｎＧａＡｓＰ層２２ｂが形成されている。
【００４３】
このように、本実施形態による半導体装置は、第１実施形態による半導体装置のコラムナ量子ドット２０が、ＩｎＧａＡｓＰ層２４ａを介して積層されていることに主たる特徴がある。コラムナ量子ドット２０を積層して積層コラムナ量子ドットを構成することにより、第１実施形態による半導体装置と比較して、利得の絶対量を増加することができる。コラムナ量子ドットは、２層のみならず３層以上積層してもよい。
【００４４】
次に、本実施形態による半導体装置の製造方法について図７を用いて説明する。
【００４５】
まず、図２（ａ）乃至図２（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＩｎＰ基板１０上に、ＩｎＰバッファ層１２、ＩｎＧａＡｓＰ層１４、コラムナ量子ドット２０ａ及びＩｎＧａＡｓＰ層２２ａを形成する。
【００４６】
次いで、反応室内へのＴＭＩｎ、ＴＭＧａ及びＡｓＨ３の供給を停止した後、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度を４８０℃程度まで昇温する。
【００４７】
次いで、ＩｎＰ基板１０の温度が安定した後、反応室内にＴＭＩｎ、ＴＭＧａ、ＡｓＨ３及びＰＨ３を供給する。これにより、ＩｎＧａＡｓＰ層２２ａ上に、例えば膜厚３０ｎｍのＩｎＧａＡｓＰよりなるＩｎＧａＡｓＰ層２４ａを形成する（図７（ａ））。ＩｎＧａＡｓＰ層２４ａを構成するＩｎＧａＡｓＰは、ＩｎｓＧａ１−ｓＡｓ１−ｔＰｔとして、組成比ｓを０≦ｓ＜１、組成比ｔを０≦ｔ＜１とする。
【００４８】
なお、ＩｎＧａＡｓＰ層２２ａ，２４ａは、層方向に積層されるコラムナ量子ドット間を分離する中間層となる。中間層は、ＩｎＧａＡｓＰのほか、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰにより構成してもよい。本願明細書において、中間層は、バリア層と表現することもある。
【００４９】
次いで、反応室内へのＴＭＩｎ、ＴＭＧａ及びＡｓＨ３の供給を停止した後、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度をコラムナ量子ドットの成長温度（４３０〜４５０℃）まで降温する。
【００５０】
次いで、ＩｎＰ基板１０の温度が安定した後、第１実施形態による半導体装置の製造方法と同様にして、ＩｎＧａＡｓＰ層２４ａ上に、コラムナ量子ドット２０ｂ及びＩｎＧａＡｓＰ層２２ｂを形成する（図７（ｂ））。
【００５１】
上述の通り、本実施形態による半導体装置の製造方法では、コラムナ量子ドット２０間に形成される中間層としてのＩｎＧａＡｓＰ層２４ａの成長温度を、コラムナ量子ドット２０ａ，２０ｂの成長温度よりも高い温度に設定している。
【００５２】
積層コラムナ量子ドットを形成する場合、総ての層をコラムナ量子ドットの成長温度と同じ温度で成長することは可能である。しかしながら、本発明においてＩｎＡｓ量子ドットの成長温度を低温化しているのはコラムナ量子ドットを再現性よく確実に形成するためであり、コラムナ量子ドット間に形成される中間層については必ずしも低温で形成する必要はない。その逆に、ＩｎＧａＡｓＰ層２４ａの成長温度を高くすれば、ＩｎＧａＡｓＰ層２４の膜質及び平坦性を改善することができる。
【００５３】
したがって、ＩｎＧａＡｓＰ層２４の成長温度をコラムナ量子ドット２０の成長温度よりも高くすることにより、ＩｎＧａＡｓＰ層２４の平坦性が向上し、ひいてはコラムナ量子ドットの均一性をも向上することができる。
【００５４】
このように、本実施形態によれば、第１実施形態による半導体装置におけるコラムナ量子ドットを積層して積層コラムナ量子ドットを構成するので、第１実施形態による半導体装置と比較して、利得の絶対量を増加することができる。また、コラムナ量子ドットを積層する際にコラムナ量子ドット間に介在させるＩｎＧａＡｓＰ層の成長温度をコラムナ量子ドットの成長温度よりも高くするので、ＩｎＧａＡｓＰ層の平坦性が向上し、ひいてはコラムナ量子ドットの均一性をも向上することができる。
【００５５】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図８を用いて説明する。なお、図１乃至図７に示す第１及び第２実施形態による半導体装置と同様の構成には同一の符号を付し説明を省略し或いは簡潔にする。
【００５６】
図８は本実施形態による半導体装置の構造を示す概略断面図である。
【００５７】
はじめに、本実施形態による半導体装置の構造について図８を用いて説明する。
【００５８】
ＩｎＰ基板３０上には、ｎ−ＩｎＰクラッド層３２が形成されている。ｎ−ＩｎＰクラッド層３２上には、活性層４０が形成されている。活性層４０は、ＩｎＧａＡｓＰバリア層３４と、コラムナ量子ドット３６ａ，３６ｂ，３６ｃと、ＩｎＧａＡｓＰバリア層３８とが順次積層されてなり、本発明の第２実施形態による積層コラムナ量子ドットを構成している。活性層４０及びｎ−Ｉｎｐクラッド層３２は、メサ形状に加工されている。メサ形状に加工された活性層４０及びｎ−Ｉｎｐクラッド層３２の両側面側には、ｐ−ＩｎＰ埋め込み層４２が埋め込まれている。ｐ−ＩｎＰ埋め込み層４２上には、ｎ−ＩｎＰブロック層４４が形成されている。活性層４０及びｎ−ＩｎＰブロック層上には、ｐ−ＩｎＰクラッド層４６が形成されている。ｐ−ＩｎＰクラッド層４６上には、ｐ−ＩｎＧａＡｓコンタクト層４８が形成されている。ＩｎＰ基板３０の裏面側には、ｎ側電極５０が形成されている。また、ｐ−ＩｎＧａＡｓコンタクト層４８上には、ｐ側電極５２が形成されている。
【００５９】
このように、本実施形態による半導体装置は、半導体光増幅器の利得媒質として、第２実施形態による積層コラムナ量子ドットを適用したものである。このようにして半導体光増幅器を構成することにより、偏波無依存の利得特性を有する半導体光増幅器を形成することができる。また、積層コラムナ量子ドットを用いることにより、半導体光増幅器の利得の絶対量を増加することができる。
【００６０】
次に、本実施形態による半導体装置の製造方法について図８を用いて説明する。
【００６１】
まず、ＩｎＰ基板３０上に、例えば膜厚３００〜５００ｎｍのｎ−ＩｎＰ層を成長する。ｎ−ＩｎＰ層のｎ型不純物濃度は、例えば５×１０１７ｃｍ−３とする。これにより、ＩｎＰ基板３０上に、ｎ−ＩｎＰクラッド層３２を形成する。
【００６２】
次いで、ｎ−ＩｎＰクラッド層３２上に、第２実施形態による半導体装置の製造方法と同様にして、ＩｎＧａＡｓＰバリア層３４と、コラムナ量子ドット３６ａ，３６ｂ，３６ｃと、ＩｎＧａＡｓＰバリア層３８とを順次積層する。
【００６３】
この際、コラムナ量子ドット３６ａ，３６ｂ，３６ｃは４８０℃以下の成長温度で形成する。また、コラムナ量子ドット３６ａとコラムナ量子ドット３６ｂとの間及びコラムナ量子ドット３６ｂとコラムナ量子ドット３６ｃとの間には、ラムナ量子ドット３６ａ，３６ｂ，３６ｃの成長温度より高い温度で成長したＩｎＧａＡｓＰ層（図示せず）を介在させる。
【００６４】
これにより、ｎ−ＩｎＰクラッド層３２上に、コラムナ量子ドット３６ａ，３６ｂ，３６ｃが積層されてなる積層コラムナ量子ドットを有する活性層４０を形成する。
【００６５】
次いで、フォトリソグラフィ及びドライエッチングにより活性層４０及びｎ−ＩｎＰクラッド層３２をパターニングし、ｎ−ＩｎＰクラッド層の途中まで達するメサを形成する。
【００６６】
次いで、メサの両側面部分に、メサを埋めるようにｐ−ＩｎＰ埋め込み層４２を成長した後、ｎ−ＩｎＰブロック層４４を成長する。
【００６７】
次いで、活性層４０上及びｎ−ＩｎＰブロック層４４上に、例えば膜厚２〜３μｍのｐ−ＩｎＰ層を成長する。ｐ−ＩｎＰ層のｐ型不純物濃度は、例えば１×１０１８ｃｍ−３とする。これにより、活性層４０上及びｎ−ＩｎＰブロック層４４上に、ｐ−ＩｎＰクラッド層４６を形成する。
【００６８】
次いで、ｐ−ＩｎＰクラッド層４６上に、ｐ−ＩｎＧａＡｓ層を形成する。ｐ−ＩｎＧａＡｓ層のｐ型不純物濃度は、例えば１×１０１９ｃｍ−３とする。
【００６９】
次いで、ＩｎＰ基板３０の裏面側にｎ側電極５０を形成し、ｐ−ＩｎＧａＡｓコンタクト層上にｐ側電極５２を形成する。
【００７０】
このように、本実施形態によれば、半導体光増幅器の利得媒質として、第２実施形態による積層コラムナ量子ドットを適用するので、偏波無依存の利得特性を有する半導体光増幅器を形成することができる。また、積層コラムナ量子ドットを用いることにより、半導体光増幅器の利得の絶対量を増加することができる。
【００７１】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００７２】
例えば、上記第１実施形態では、ＩｎＡｓ量子ドット１６を４層積層してコラムナ量子ドット２０を形成したが、コラムナ量子ドット２０を構成するＩｎＡｓ量子ドット１６の層数はこれに限定されるものではない。前述のように、偏波無依存の利得特性を有する量子ドットを形成するためには、ＩｎＡｓ量子ドット１６の横方向サイズと高さとの関係が重要である。積層するＩｎＡｓ量子ドット１６の層数は、ＩｎＡｓ量子ドット１６の横方向サイズ及び高さ、必要な利得特性等に応じて適宜設定することが望ましい。
【００７３】
また、上記第２実施形態では、２つのコラムナ量子ドット２０ａ，２０ｂを積層して積層コラムナ量子ドットを構成したが、積層するコラムナ量子ドット２０の層数はこれに限定されるものではない。前述のように、コラムナ量子ドット２０の層数を増加することにより、利得の絶対量を増加することができる。したがって、コラムナ量子ドット２０の層数は、半導体装置に必要とされる利得等に応じて適宜設定することが望ましい。
【００７４】
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
【００７５】
（付記１）４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を形成する工程とを繰り返し行い、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【００７６】
（付記２）付記１記載の半導体装置の製造方法において、
前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎｓＧａ１−ｓＡｓ１−ｔＰｔ（０≦ｓ＜１、０≦ｔ＜１）よりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【００７７】
（付記３）付記１又は２記載の半導体装置の製造方法において、
前記コラムナ量子ドットが偏波無依存の利得特性を有するように、前記量子ドットの層数を制御する
ことを特徴とする半導体装置の製造方法。
【００７８】
（付記４）付記１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記第１の温度により、前記量子ドットの横方向サイズを制御する
ことを特徴とする半導体装置の製造方法。
【００７９】
（付記５）付記１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記第１の温度は４５０℃以下の温度であり、前記量子ドットの前記横方向サイズは２５ｎｍ以下である
ことを特徴とする半導体装置の製造方法。
【００８０】
（付記６）付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第１のバリア層を形成する工程では、前記量子ドットの高さ以下の膜厚の前記第１のバリア層を形成する
ことを特徴とする半導体装置の製造方法。
【００８１】
（付記７）半導体基板上に、第１のクラッド層を形成する工程と、
４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎＧａＡｓＰよりなる第１のバリア層を形成する工程とを繰り返し行い、前記第１のクラッド層上に、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを有する活性層を形成する工程と、
前記活性層上に、第２のクラッド層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【００８２】
（付記８）付記７記載の半導体装置の製造方法において、
前記活性層を形成する工程では、前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎＧａＡｓＰよりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する
ことを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図である。
【図３】ＩｎＡｓ量子ドットの横方向サイズと成長温度との関係を示すグラフである。
【図４】本発明の第１実施形態による半導体装置におけるコラムナ量子ドットの偏光ＰＬスペクトルを示すグラフである。
【図５】本発明の第１実施形態による半導体装置におけるコラムナ量子ドットの高さとＰＬ発光強度との関係を示すグラフである。
【図６】本発明の第２実施形態による半導体装置の構造を示す概略断面図である。
【図７】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図８】本発明の第３実施形態による半導体装置及びその製造方法を示す概略断面図である。
【符号の説明】
【００８４】
１０…ＩｎＰ基板
１２…ＩｎＰバッファ層
１４，１８，２２，２４…ＩｎＧａＡｓＰ層
１６…ＩｎＡｓ量子ドット
２０…コラムナ量子ドット
３０…ＩｎＰ基板
３２…ｎ−ＩｎＰクラッド層
３４，３８…ＩｎＧａＡｓＰバリア層
３６…コラムナ量子ドット
４０…活性層
４２…ｐ−ＩｎＰ埋め込み層
４４…ｎ−ＩｎＰブロック層
４６…ｐ−ＩｎＰクラッド層
４８…ｐ−ＩｎＧａＡｓコンタクト層
５０…ｎ側電極
５２…ｐ側電極
【図１】
2007157975.tif 000003
【図２】
2007157975.tif 000004
【図３】
2007157975.tif 000005
【図４】
2007157975.tif 000006
【図５】
2007157975.tif 000007
【図６】
2007157975.tif 000008
【図７】
2007157975.tif 000009
【図８】
2007157975.tif 000010