(57)【要約】  【課題】  レーザ加工により裏面側樹脂層の表面に刻印される製造会社名や品番などの視認性の向上を図ることができる半導体装置を提供すること。  【解決手段】  半導体装置１は、半導体チップ１０と、半導体チップ１０の裏面１０ｂ上に、形成された裏面側樹脂層１２とを備えている。この裏面側樹脂層１２の樹脂材料には、樹脂１６中にフィラーを５重量％以上、かつ、１０重量％以下の範囲内で混合したものが用いられる。【選択図】        図３
2007012756.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの裏面上に、樹脂材料を用いて形成された裏面側樹脂層とを含み、
前記樹脂材料は、樹脂中にフィラーを５重量％以上、かつ、１０重量％以下の範囲内で混合したものであることを特徴とする、半導体装置。
【請求項２】
前記半導体チップの表面上に形成された表面側樹脂層と、前記表面側樹脂層上に設けられ、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むことを特徴とする、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関する。
【背景技術】
【０００２】
最近、半導体装置の小型化、高機能化および高性能化を可能にするＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）の実用化が進んでいる。ＷＬ−ＣＳＰでは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
このＷＬ−ＣＳＰが採用された半導体装置は、表面がパッシベーション膜で覆われた半導体チップを備えている。パッシベーション膜上には、ポリイミド層や再配線が形成され、さらにその再配線などを封止するための表面側樹脂層が形成されている。表面側樹脂層上には、半導体チップと電気的に接続された複数の外部端子が設けられており、各外部端子を実装基板上のランドに接合させることによって、この半導体装置の実装基板への実装が達成される。
【０００３】
このような半導体装置において、半導体チップの裏面に裏面側樹脂層を設け、その裏面側樹脂層の表面に製造会社名や品番などを記したものが提供されている。
【特許文献１】特開２００４−３３６０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
製造会社名などを表記する手法として、たとえば、レーザ加工が考えられる。すなわち、裏面側樹脂層の表面にレーザ光を照射して、微細な凹状の溝を形成することにより、その裏面側樹脂層の表面に製造会社名などを刻印することが考えられる。
ところが、レーザ加工により裏面側樹脂層の表面に製造会社名などを刻印した場合、裏面側樹脂層が樹脂材料のみで形成されていると、裏面側樹脂層の表面の光沢によって、その製造会社名などを視認しづらいという問題が生じる。この問題を解決するためには、裏面側樹脂層を形成する樹脂材料中にフィラーを混入し、これにより、裏面側樹脂層の表面の光沢を抑えればよい。
【０００５】
しかし、樹脂材料中に混入されるフィラーの量が多いと、裏面側樹脂層の表面に、フィラーによる比較的大きな凹凸を生じる。すると、裏面側樹脂層の表面に刻印された製造会社名などを表す凹状の溝とフィラーによる凹凸との識別が付きにくくなり、かえって視認性が悪くなる結果を生じる。
そこで、本発明の目的は、レーザ加工により裏面側樹脂層の表面に刻印される製造会社名などの視認性の向上を図ることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップの裏面上に、樹脂材料を用いて形成された裏面側樹脂層とを含み、前記樹脂材料は、樹脂中にフィラーを５重量％以上、かつ、１０重量％以下の範囲内で混合したものであることを特徴とする、半導体装置である。
この構成によれば、裏面側樹脂層を形成する樹脂材料は、樹脂中に、フィラーが５重量％以上、かつ、１０重量％以下の範囲内で混合されている。これにより、裏面側樹脂層の表面の光沢を抑えることができながら、裏面側樹脂層の表面にフィラーによる大きな凹凸が生じることを防ぐことができる。よって、レーザ加工により裏面側樹脂層の表面に刻印される製造会社名などの視認性の向上を図ることができる。
【０００７】
また、上記半導体装置は、請求項２に記載のように、前記半導体チップの表面上に形成された表面側樹脂層と、前記表面側樹脂層上に設けられ、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むものであってもよい。
【発明を実施するための最良の形態】
【０００８】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明にかかる半導体装置の構成を図解的に示す側面図である。また、図２は、その半導体装置の斜視図である。
この半導体装置１は、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）を採用した半導体装置であって、その表面に機能素子（図示せず）が作りこまれた半導体チップ１０を備えている。半導体チップ１０は、たとえば、３００〜４００μｍの厚さを有している。
【０００９】
図示しないが、半導体チップ１０の表面１０ａは、パッシベーション膜で覆われており、そのパッシベーション膜上には、ポリイミド層や再配線が形成されている。そして、半導体チップ１０の表面１０ａ上には、再配線などを封止するための表面側樹脂層１１が形成されている。この表面側樹脂層１１は、たとえば、４０〜１００μｍの厚みを有している。
【００１０】
また、表面側樹脂層１１上には、実装基板２と接続するための複数の外部端子１５が設けられている。複数の外部端子１５は、たとえば、表面側樹脂層１１側の中央部において、格子状に配列されている。各外部端子１５は、ボール状に形成されており、半導体装置１に備えられた半導体チップ１０と電気的に接続されている。この半導体装置１では、各外部端子１５が実装基板２上の各ランド２１に当接されることにより、実装基板２に対する実装が達成される。
【００１１】
一方、半導体チップ１０の裏面１０ｂ上には、その裏面１０ｂを保護し、かつ、半導体チップ１０の反りを防止するための裏面側樹脂層１２が形成されている。この裏面側樹脂層１２は、たとえば、１０〜２０μｍの厚みを有している。
裏面側樹脂層１２を形成する樹脂材料には、エポキシ樹脂などの樹脂１６中に、フィラー１３を５重量％以上かつ１０重量％以下の範囲内で混合したものが用いられる。フィラー１３は、たとえば、シリカの粒状物であり、その粒径は、平均で２μｍ、最大で１０μｍ以下に形成されている。
【００１２】
裏面側樹脂層１２の表面１２ａには、図２のように、製造会社名や品番などが表記されている。
図３は、図１の裏面側樹脂層１２の表面１２ａに製造会社名などを表記する手法を説明するために、裏面側樹脂層１２の表面１２ａを拡大して示す側面図である。
製造会社名などは、レーザ加工によって裏面側樹脂層１２の表面１２ａに刻印される。すなわち、裏面側樹脂層１２の表面１２ａに、レーザ光Ｌを照射して、その照射された部分の表層部から樹脂を削り、微細な凹状の溝１４を形成することにより、製造会社名などが刻印される。
【００１３】
この半導体装置１のように、裏面側樹脂層１２が、樹脂１６中にフィラー１３を５重量％以上、かつ、１０重量％以下の範囲内で混合した樹脂材料を用いて形成されていれば、裏面側樹脂層１２の表面１２ａの光沢を抑えることができながら、裏面側樹脂層１２の表面１２ａにフィラー１３による大きな凹凸を防ぐことができる。よって、レーザ光Ｌの照射により形成された凹状の溝１４を容易に識別することができ、視認性の向上を図ることができる。
【００１４】
なお、この半導体装置１として、ＷＬ−ＣＳＰを採用した半導体装置を例示したが、この発明は、半導体チップの裏面上に裏面側樹脂層を有し、その裏面側樹脂層に製造会社名や品番などが記されるものに広く適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００１５】
【図１】この発明にかかる半導体装置の構成を図解的に示す側面図である。
【図２】図１の半導体装置の斜視図である。
【図３】図１の裏面側樹脂層の表面に製造会社名や品番などを表記する手法を説明するために、裏面側樹脂層の表面を拡大して示す側面図である。
【符号の説明】
【００１６】
１    半導体装置
１０    半導体チップ
１０ａ    半導体チップの表面
１０ｂ    半導体チップの裏面
１１    表面側樹脂層
１２    裏面側樹脂層
１３    フィラー
１５    外部端子
１６    樹脂
２    実装基板
２１    ランド（電極）
【図１】
2007012756.tif 000003
【図２】
2007012756.tif 000004
【図３】
2007012756.tif 000005