(57)【要約】【課題】本発明は、レイアウト方法、ＣＡＤ装置、プログラム及び記憶媒体に関し、マスタースライス方式で製造される半導体集積回路の品種毎に適したＯＰＣ処理を行うことを可能とすることで歩留まりを向上することを目的とする。【解決手段】半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウト方法において、可変層から該固定層に形成されるビアホールの候補を設定し、ビアホールの候補を考慮して固定層に対してＯＰＣ処理を行うように構成する。【選択図】図４
2007187827.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウト方法であって、
該可変層から該固定層に形成されるビアホールの候補を設定する設定ステップと、
該ビアホールの候補を考慮して該固定層に対してＯＰＣ処理を行うＯＰＣステップとを含むことを特徴とする、レイアウト方法。
【請求項２】
該設定ステップは、該固定層の配線が形成されている全てのグリッドの交点を、該固定層の配線に対してビアホールが形成可能な交点候補として設定することを特徴とする、請求項１記載のレイアウト方法。
【請求項３】
該設定ステップは、該固定層の配線が形成されている全てのグリッドの交点のうちの一部を、該固定層の配線に対してビアホールが形成可能な交点候補として設定することを特徴とする、請求項１記載のレイアウト方法。
【請求項４】
半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウトを設計するＣＡＤ装置であって、
該可変層から該固定層に形成されるビアホールの候補を入力する入力手段と、
該ビアホールの候補を考慮して該固定層に対してＯＰＣ処理を行うＯＰＣ手段とを備えたことを特徴とする、ＣＡＤ装置。
【請求項５】
コンピュータに、請求項１〜３のいずれか１項記載の各ステップを実行させる手順を含むことを特徴とする、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はレイアウト方法、ＣＡＤ装置、プログラム及び記憶媒体に係り、特にマスタースライス方式で製造する半導体集積回路をコンピュータ支援設計（ＣＡＤ：Computer Aided Design）により設計する際に製造上の歩留まりを考慮した光近接効果補正（ＯＰＣ：Optical Proximity Correction）処理を行うレイアウト方法、そのようなレイアウト方法を用いるＣＡＤ装置、コンピュータにそのようなレイアウト設計を行わせるプログラム、及びそのようなプログラムを格納したコンピュータ読み取り可能な記憶媒体に関する。
【背景技術】
【０００２】
図１は、ＯＰＣ処理を説明する平面図である。フルカスタムレイアウト方式やスタンダードセル方式、ゲートアレイ、エンベデッドアレイ、ストラクチャード（Structured）ＡＳＩＣ等のマスタースライス方式で製造される半導体集積回路をＣＡＤで設計したレイアウトに対してＯＰＣ処理が行われる。例えば図１（ａ）に示す配線パターンに製造上の歩留まりを考慮したＯＰＣ処理を施すと、図１（ｂ）に示す如き配線パターンとなる。
【０００３】
図２は、マスタースライス方式を説明する断面図である。マスタースライス方式は、異なる品種の半導体集積回路間で共通のバルクを用い、品種毎に一部又は全部の配線層を異ならせて個々の品種の半導体集積回路を製造する。この場合、半導体集積回路の品種にかかわらず共通なレチクル（又は、マスク）を用いて形成する層を「固定層」と呼び、半導体集積回路の品種毎に異なるレチクル（又は、マスク）を用いて形成する層を「可変層」と呼ぶ。図２（ａ）は品種Ａの半導体集積回路の一部の断面を示し、図２（ｂ）は品種Ｂの半導体集積回路の一部の断面を示し、いずれの品種Ａ，Ｂもマスタースライス方式で製造されるものとする。この場合、層Ｍ１，Ｍ５，Ｍ６が「固定層」であり、層Ｍ２〜Ｍ４が「可変層」である。
【０００４】
図３は、マスタースライス方式の問題点を説明する図である。図３（ａ）は、グリッド上にマスタースライス方式で製造される半導体集積回路の固定層の配線が形成されている状態を示し、固定層の配線が形成されているグリッドの交点に可変層からビアホールが形成可能であるものとする。この場合、図３（ｂ）にハッチングで示すように固定層の配線に対して可変層からビアホールが形成されても、ＯＰＣ処理を行う際には固定層の配線に対してビアホールが形成されることは考慮されない。
【０００５】
ＯＰＣ処理は、例えば特許文献１に記載されている。
【特許文献１】特開２００５−１５６６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
マスタースライス方式で製造される半導体集積回路は品種毎に可変層及びビアホールの位置が異なるが、従来のレイアウト方法では、固定層に対してビアホールが形成されても、ＯＰＣ処理を行う際にはビアホールが形成されることは考慮されないため、品種毎に適したＯＰＣ処理を行うことができず、歩留まりを向上することは難しいという問題があった。
【０００７】
そこで、本発明は、マスタースライス方式で製造される半導体集積回路の品種毎に適したＯＰＣ処理を行うことを可能とすることで、歩留まりを向上することのできるレイアウト方法、ＣＡＤ装置、プログラム及び記憶媒体を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題は、半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウト方法であって、該可変層から該固定層に形成されるビアホールの候補を設定する設定ステップと、該ビアホールの候補を考慮して該固定層に対してＯＰＣ処理を行うＯＰＣステップとを含むことを特徴とするレイアウト方法によって達成できる。
【０００９】
上記の課題は、半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウト方法であって、該固定層に対してＯＰＣ処理を行うＯＰＣステップと、該ＯＰＣステップにより得られる固定層に関するパターンと概略配線情報とに基づき、ビアホールの形成及び該ビアホールを含めた該可変層に対するＯＰＣ処理を含む詳細配線処理を行うステップとを含み、該品種毎のレイアウトを行うことを特徴とするレイアウト方法によっても達成できる。
【００１０】
上記の課題は、半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウトを設計するＣＡＤ装置であって、該可変層から該固定層に形成されるビアホールの候補を入力する入力手段と、該ビアホールの候補を考慮して該固定層に対してＯＰＣ処理を行うＯＰＣ手段とを備えたことを特徴とするＣＡＤ装置によっても達成できる。
【００１１】
上記の課題は、コンピュータに、上記レイアウト方法の各ステップを実行させる手順を含むことを特徴とするプログラムによっても達成できる。
【００１２】
上記の課題は、上記プログラムを格納していることを特徴とするコンピュータ読み取り可能な記憶媒体によっても達成できる。
【発明の効果】
【００１３】
本発明によれば、マスタースライス方式で製造される半導体集積回路の品種毎に適したＯＰＣ処理を行うことで、歩留まりを向上することのできるレイアウト方法、ＣＡＤ装置、プログラム及び記憶媒体を実現することができる。
【発明を実施するための最良の形態】
【００１４】
図４は、本発明を説明する図である。図４（ａ）は、グリッド上にマスタースライス方式で製造される半導体集積回路の固定層の配線が形成されている状態を示し、グリッドの交点にビアホールが可変層から形成可能であるものとする。このような場合、本発明では、固定層の配線に対してビアホールが形成可能な交点候補を予め設定しておき、ＯＰＣ処理を行う際には固定層の配線の交点候補の位置にビアホールが形成されているとみなしてＯＰＣ処理を行う。つまり、ＯＰＣ処理を行う際に、固定層の配線に対してビアホールが形成されることが考慮される。これにより、固定層の配線は図４（ｂ）の如きものとなる。
【００１５】
尚、図４（ｂ）は、固定層の配線が形成されている全てのグリッドの交点が固定層の配線に対してビアホールが形成可能な交点候補として設定された場合を示すが、固定層の配線に対してビアホールが形成可能な交点候補は、固定層の配線が形成されている全てのグリッドの交点のうちの一部であっても良い。
【００１６】
このように、固定層のレチクル又はマスクのレイアウトパターンが、半導体集積回路の品種毎に異なる可変層の影響を受けることなく作成されるので、製造上の配線の欠落、ショート、ビアホールの欠落等の不良が発生しにくく、歩留まりが向上すると共に、製造コストを減少させることで半導体集積回路のコストも低減可能となる。
【００１７】
以下に、本発明になるレイアウト方法、ＣＡＤ装置、プログラム及び記憶媒体の各実施例を、図５以降と共に説明する。
【実施例１】
【００１８】
本発明になるＣＡＤ装置の一実施例は、本発明になるレイアウト方法の一実施例、本発明になるプログラムの一実施例及び本発明になる記憶媒体の一実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。図５は、本実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
【００１９】
図５に示すコンピュータシステム１００は、ＣＰＵやディスクドライブ等を内蔵した本体部１０１、本体部１０１からの指示により表示画面１０２ａ上に画像を表示するディスプレイ１０２、コンピュータシステム１００に種々の情報を入力するためのキーボード１０３、ディスプレイ１０２の表示画面１０２ａ上の任意の位置を指定するマウス１０４及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム１０５を有する。
【００２０】
ディスク１１０等の可搬型記録媒体に格納されるか、モデム１０５等の通信装置を使って他のコンピュータシステムの記録媒体１０６からダウンロードされる、コンピュータシステム１００にＣＡＤ機能或いはＣＡＤ機能の少なくともレイアウト設計機能を持たせるプログラム（ＣＡＤソフトウェア或いはレイアウト設計ソフトウェア）の本実施例は、コンピュータシステム１００に入力されてコンパイルされる。プログラムの本実施例は、コンピュータシステム１００（即ち、後述するＣＰＵ２０１）をＣＡＤ機能を有するＣＡＤ装置の本実施例として動作させる。記憶媒体の本実施例は、プログラムの本実施例を格納した、例えばディスク１１０等のコンピュータ読み取り可能な記録媒体からなる。記録媒体の本実施例は、ディスク１１０、ＩＣカードメモリ、フロッピー（登録商標）ディスク等の磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ等の可搬型記録媒体に限定されるものではなく、モデム１０５やＬＡＮ等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【００２１】
図６は、コンピュータシステム１００の本体部１０１内の要部の構成を説明するブロック図である。同図中、本体部１０１は、バス２００により接続されたＣＰＵ２０１、ＲＡＭやＲＯＭ等からなるメモリ部２０２、ディスク１１０用のディスクドライブ２０３及びハードディスクドライブ２０４からなる。本実施例では、ディスプレイ１０２、キーボード１０３及びマウス１０４も、バス２００を介してＣＰＵ２０１に接続されているが、これらは直接ＣＰＵ２０１に接続されていても良い。又、ディスプレイ１０２は、入出力画像データの処理を行う周知のグラフィックインタフェース（図示せず）を介してＣＰＵ２０１に接続されていても良い。
【００２２】
尚、コンピュータシステム１００の構成は図５及び図６に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
【００２３】
図７は、本実施例の動作の概略を説明する図である。本実施例では、本発明が固定フレーム作成用のＣＡＤ装置に適用されている。図７において、設計対象となる半導体集積回路（以下、対象装置と言う）の固定層に関する初期パターン（固定フレーム）は、予め設定されており、記憶部１にファイル、ライブラリやデータベースとして格納されている。他方、対象装置の可変層から固定層に対して形成されるビアホールの候補は、予め設定されており、記憶部２にファイル、ライブラリやデータベースとして格納されている。図４（ａ）に示すようにグリッド上にマスタースライス方式で製造される対象装置の固定層の配線が形成されており、固定層の配線が形成されている全てのグリッドの交点にビアホールが形成可能であるものとすると、固定層の配線に対してビアホールが形成可能な交点候補が上記ビアホールの候補として予め設定されて記憶部２に格納されている。ＯＰＣ処理ＳＴ１では、記憶部１から読み出した固定層に関する初期パターンと記憶部２から読み出したビアホールの候補（交点候補）とに基づいて、固定層の配線の交点候補の位置にビアホールが形成されているとみなしてＯＰＣ処理を行い、固定層の配線に対してビアホールが形成されることが考慮されたＯＰＣ処理を施された固定層の初期パターンが出力されて、例えば記憶部３にファイル、ライブラリやデータベースとして格納される。これにより、固定層の配線が形成されている全てのグリッドの交点が固定層の配線に対してビアホールが形成可能な交点候補として設定されている場合には、固定層の配線は図４（ｂ）の如きものとなる。
【００２４】
尚、記憶部１〜３は、同じ記憶手段で構成されていても、異なる記憶手段で構成されていても良く、又、記憶部１〜３の全てがコンピュータシステム１００内のメモリ部２０２等の記憶手段で構成されていても、一部が外部の記憶手段で構成されていても良い。
【００２５】
図８は、本実施例の動作を説明するフローチャートである。図８に示すステップＳ１〜Ｓ５の処理は、プログラムの手順に対応し、対象装置についてＣＰＵ２０１により、即ち、コンピュータシステム１００の対応する手段により実行される。
【００２６】
図８において、ステップＳ１は、記憶部１から読み出した固定層に関する初期パターン（固定フレーム）と記憶部２から読み出したビアホールの候補（交点候補）とを入力し、ステップＳ２は、固定フレームと交点候補とに基づいて、固定層の交点候補の位置にビアホールが形成されているとみなした場合のＯＰＣパターンを生成する。ＯＰＣパターンは、予めリソグラフィシミュレータや実験データ等から決めたＯＰＣルール（形状や補正量に関する補正ルール）に基づいて、周知のレイアウト検証ツール（Layout Cheker）の図形演算機能を用いて生成可能である。又、各種ＯＰＣパターンを予め生成しておき、ステップＳ２では適切なＯＰＣパターンを選択するようにしても良い。
【００２７】
ステップＳ３は、固定層に対してステップＳ２で求められたＯＰＣパターンを用いてＯＰＣ処理を行う。ステップＳ４は、グリッドの未スキャン交点があるか否かを判定し、判定結果がＹＥＳであると、処理はステップＳ２へ戻る。他方、ステップＳ４の判定結果がＮＯであると、ステップＳ５は、固定層に対してビアホールが形成されることが考慮されたＯＰＣ処理を施された固定層の初期パターン（固定フレーム）を出力し、例えば記憶部３に格納する。このようにして、理論的には可変層側でビアホールが形成可能なグリッド上の全ての交点候補において固定層に対してビアホールが形成された場合を考慮してＯＰＣ処理を施された固定層の初期パターンを得て、固定層側のマスクパターンを作成することができる。
【００２８】
図９は、本実施例の変形例を説明する図である。上記実施例では、固定層の配線が形成されている全てのグリッドの交点が固定層の配線に対してビアホールが形成可能な交点候補として設定されるが、本変形例では、固定層の配線に対してビアホールが形成可能な交点候補は、固定層の配線が形成されている全てのグリッドの交点のうちの一部である。
【００２９】
図１０（ａ）は、グリッド上にマスタースライス方式で製造される半導体集積回路の固定層の配線が形成されている状態を示し、グリッドの交点のうち特定の交点にビアホールが可変層から形成可能であるものとする。この例では、ビアホールが優先的に形成できる交点が二種類のハッチングで示されている。一方は、最優先でビアホールが形成できる千鳥状に配置された交点候補を示し、他方は、通常の優先順位でビアホールが形成できる千鳥状に配置された交点候補を示す。従って、この場合は、ＯＰＣ処理を行う際に最優先の交点候補のみを考慮するか、或いは、最優先の交点候補及び通常の優先順位の交点候補の両方を考慮するかを選択可能である。
【００３０】
図１０（ｂ）は、グリッド上にマスタースライス方式で製造される半導体集積回路の固定層の配線が形成されている状態を示し、グリッドの交点のうち特定の交点にビアホールが可変層から形成禁止であるものとする。この例では、ビアホールが形成禁止である交点がハッチングで示されている。従って、この場合は、ＯＰＣ処理を行う際にビアホールが形成禁止の交点を考慮することができる。
【００３１】
このように、優先順位が設定された交点候補及び／又はビアホールが形成禁止である交点を考慮してＯＰＣ処理を行うことで、歩留まりを向上する上でクリティカルな部分のみに対してＯＰＣ処理を行うことができ、対象装置の品種のレイアウトにＴＡＴ（Turn Around Time）や集積度等の面で悪影響を及ぼさないようにビアホールを選択的に形成することが可能となる。
【００３２】
交点候補の優先順位やビアホールが形成禁止の交点の情報は、例えばビアホールの候補（交点候補）と共に記憶部２に格納可能である。又、言うまでもなく、ＯＰＣ処理は、優先順位が設定された交点候補及びビアホールが形成禁止である交点の両方を考慮して行うようにしても良い。
【００３３】
図１０は、本変形例の動作を説明するフローチャートである。図１０に示すステップＳ１１〜Ｓ１８の処理は、プログラムの手順に対応し、対象装置についてＣＰＵ２０１により、即ち、コンピュータシステム１００の対応する手段により実行される。
【００３４】
図１０において、ステップＳ１１は、記憶部１から読み出した固定層に関する初期パターン（固定フレーム）と記憶部２から読み出したビアホールの候補（交点候補）とを入力し、ステップＳ１２は、グリッドのスキャン座標（交点）を初期化する。ステップＳ１３は、記憶部２から読み出した交点候補の優先順位やビアホールが形成禁止の交点の情報を参照することで、固定フレームのスキャン座標に対応する交点候補に対してＯＰＣ処理を行う必要があるか否かを判定し、判定結果がＮＯであれば処理は後述するステップＳ１６へ進み、判定結果がＹＥＳであれば処理はステップＳ１４へ進む。
【００３５】
ステップＳ１４は、固定層に関する初期パターンと交点候補とに基づいて、固定層の交点候補の位置にビアホールが形成されているとみなした場合のＯＰＣパターンを生成する。ＯＰＣパターンは、図８に示すステップＳ２と同様に生成可能である。ステップＳ１５は、固定層に対してステップＳ１４で求められたＯＰＣパターンを用いてＯＰＣ処理を行う。ステップＳ１６は、グリッドの未スキャン交点があるか否かを判定し、判定結果がＹＥＳであると、処理はステップＳ１７へ進む。ステップＳ１７は、グリッドの次のスキャン座標を設定し、処理はステップＳ１３へ戻る。他方、ステップＳ１６の判定結果がＮＯであると、ステップＳ１８は、固定層に対してビアホールが形成されることが考慮されたＯＰＣ処理を施された固定層の初期パターンを出力し、例えば記憶部３に格納する。このようにして、理論的には可変層側でビアホールが形成可能なグリッド上の全ての交点候補のうち、優先順位が設定された交点候補、或いは、ビアホールが形成禁止の交点を除く交点候補のみにおいて固定層に対してビアホールが形成された場合を考慮してＯＰＣ処理を施された固定層の初期パターンを得て、固定層側のマスクパターンを作成することができる。
【実施例２】
【００３６】
図１１は、本発明の他の実施例の動作の概略を説明する図である。本実施例では、本発明が品種レイアウト用のＣＡＤ装置に適用されている。本実施例においても上記コンピュータシステム１００を用いることができ、固定フレーム作成用のＣＡＤ装置が出力した固定フレームを用いて、対象装置の品種毎に異なる品種レイアウトを実施する。固定フレームを出力する固定フレーム作成用のＣＡＤ装置としては、上記実施例のものを採用可能である。
【００３７】
図１１において、対象装置のＯＰＣ処理を施された固定層に関する初期パターン（固定フレーム）は、予め設定されており、記憶部１１（又は、上記記憶部３）にファイル、ライブラリやデータベースとして格納されている。他方、対象装置の可変層のレイアウト、即ち、品種レイアウトの概略配線情報は、予め設定されており、記憶部１２にファイル、ライブラリやデータベースとして格納されている。詳細配線処理ＳＴ１１では、記憶部１１から読み出したＯＰＣ処理を施された固定層に関する初期パターンと記憶部１２から読み出した品種レイアウトの概略配線情報とに基づいて、ビアホールの形成を含む詳細配線処理を行い、品種レイアウト済みのフレームが出力されて、例えば記憶部１３にファイル、ライブラリやデータベースとして格納される。この詳細配線処理には、可変層から固定層に対して形成されるビアホールの候補を考慮したＯＰＣ処理も含まれ、ビアホールの候補は上記実施例と同様に記憶部２から交点候補として得ることができる。このようにして、可変層から固定層の配線に対してビアホールが形成可能な交点候補を考慮してＯＰＣ処理を行い、対象装置の品種毎に異なる品種レイアウトを実施することができる。
【００３８】
尚、記憶部１１〜１３は、同じ記憶手段で構成されていても、異なる記憶手段で構成されていても良く、又、記憶部１１〜１３の全てがコンピュータシステム１００内のメモリ部２０２等の記憶手段で構成されていても、一部が外部の記憶手段で構成されていても良い。
【００３９】
図１２は、本実施例の動作を説明するフローチャートである。図１２に示すステップＳ２１〜Ｓ２５の処理は、プログラムの手順に対応し、対象装置についてＣＰＵ２０１により、即ち、コンピュータシステム１００の対応する手段により実行される。
【００４０】
図１２において、ステップＳ２１は、記憶部１１から読み出したＯＰＣ処理を施された固定層に関する初期パターン（固定フレーム）と記憶部１２から読み出した品種レイアウトの概略配線情報とを入力し、ステップＳ２２は、固定フレーム、概略配線情報及びビアホールの候補に基づいて、ＯＰＣパターンを生成する。ビアホールの候補は、上記実施例と同様に記憶部２から交点候補として得ることができる。ＯＰＣパターンは、予めリソグラフィシミュレータや実験データ等から決めたＯＰＣルール（形状や補正量に関する補正ルール）に基づいて、周知のレイアウト検証ツール（Layout Cheker）の図形演算機能を用いて生成可能である。又、各種ＯＰＣパターンを予め生成しておき、ステップＳ２２では適切なＯＰＣパターンを選択するようにしても良い。
【００４１】
ステップＳ２３は、ビアホールの形成及びビアホールの候補を含めた可変層に対してステップＳ２２で求められたＯＰＣパターンを用いたＯＰＣ処理を含む詳細配線処理を行う。ステップＳ２４は、グリッドの未スキャン交点があるか否かを判定し、判定結果がＹＥＳであると、処理はステップＳ２２へ戻る。他方、ステップＳ２４の判定結果がＮＯであると、ステップＳ５は、可変層に対する品種レイアウト済フレームを出力し、例えば記憶部１３に格納する。
【００４２】
図１３は、本実施例の変形例の動作を説明するフローチャートである。図１３に示すステップＳ３１〜Ｓ３８の処理は、プログラムの手順に対応し、対象装置についてＣＰＵ２０１により、即ち、コンピュータシステム１００の対応する手段により実行される。
【００４３】
図１３において、ステップＳ３１は、記憶部１１から読み出したＯＰＣ処理を施された固定層に関する初期パターン（固定フレーム）と記憶部１２から読み出した品種レイアウトの概略配線情報とを入力し、ステップＳ３２は、グリッドのスキャン座標（交点）を初期化する。ステップＳ３３は、例えば記憶部２から読み出した交点候補の優先順位やビアホールが形成禁止の交点の情報を参照することで、固定フレームのスキャン座標に対応する交点候補に対してＯＰＣ処理が行えるか否かを判定し、判定結果がＮＯであれば処理は後述するステップＳ３６へ進み、判定結果がＹＥＳであれば処理はステップＳ３４へ進む。
【００４４】
ステップＳ３４は、固定フレーム、概略配線情報及びビアホールの候補に基づいて、ＯＰＣパターンを生成する。ＯＰＣパターンは、図１２に示すステップＳ２２と同様に生成可能である。ステップＳ３５は、ビアホールの形成及びビアホールの候補を含めた可変層に対してステップＳ３４で求められたＯＰＣパターンを用いたＯＰＣ処理を含む詳細配線処理を行う。ステップＳ３６は、グリッドの未スキャン交点があるか否かを判定し、判定結果がＹＥＳであると処理はステップＳ３７へ進む。ステップＳ３７は、グリッドの次のスキャン座標を設定し、処理はステップＳ３３へ戻る。他方、ステップＳ３６の判定結果がＮＯであると、ステップＳ３８は、可変層に対する品種レイアウト済フレームを出力し、例えば記憶部１３に格納する。
【００４５】
尚、本発明は、以下に付記する発明をも包含するものである。
（付記１）  半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウト方法であって、
該可変層から該固定層に形成されるビアホールの候補を設定する設定ステップと、
該ビアホールの候補を考慮して該固定層に対してＯＰＣ処理を行うＯＰＣステップとを含むことを特徴とする、レイアウト方法。
（付記２）  該設定ステップは、該固定層の配線が形成されている全てのグリッドの交点を、該固定層の配線に対してビアホールが形成可能な交点候補として設定することを特徴とする、付記１記載のレイアウト方法。
（付記３）  該設定ステップは、該固定層の配線が形成されている全てのグリッドの交点のうちの一部を、該固定層の配線に対してビアホールが形成可能な交点候補として設定することを特徴とする、付記１記載のレイアウト方法。
（付記４）  該設定ステップは、該交点候補のうち優先順位が設定された交点候補のみを選択して設定することを特徴とする、付記３記載のレイアウト方法。
（付記５）  該設定ステップは、ビアホールが形成禁止である交点を除いて該交点候補を選択して設定することを特徴とする、付記３又は４記載のレイアウト方法。
（付記６）  該ＯＰＣステップにより得られる固定層に関するパターンと概略配線情報とに基づき、ビアホールの形成及び該ビアホールの候補を含めた該可変層に対するＯＰＣ処理を含む詳細配線処理を行うステップを更に含むことを特徴とする、付記１〜５のいずれか１項記載のレイアウト方法。
（付記７）  半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウト方法であって、
該固定層に対してＯＰＣ処理を行うＯＰＣステップと、
該ＯＰＣステップにより得られる固定層に関するパターンと概略配線情報とに基づき、ビアホールの形成及び該ビアホールを含めた該可変層に対するＯＰＣ処理を含む詳細配線処理を行うステップとを含み、該品種毎のレイアウトを行うことを特徴とする、レイアウト方法。
（付記８）  半導体集積回路の品種にかかわらず共通なレチクル又はマスクを用いて形成する固定層と、品種毎に異なるレチクル又はマスクを用いて形成する可変層を備えたマスタースライス方式の半導体集積回路のレイアウトを設計するＣＡＤ装置であって、
該可変層から該固定層に形成されるビアホールの候補を入力する入力手段と、
該ビアホールの候補を考慮して該固定層に対してＯＰＣ処理を行うＯＰＣ手段とを備えたことを特徴とする、ＣＡＤ装置。
（付記９）  該入力手段は、該固定層の配線が形成されている全てのグリッドの交点を、該固定層の配線に対してビアホールが形成可能な交点候補として入力することを特徴とする、付記８記載のＣＡＤ装置。
（付記１０）  該入力手段は、該固定層の配線が形成されている全てのグリッドの交点のうちの一部を、該固定層の配線に対してビアホールが形成可能な交点候補として入力することを特徴とする、付記８記載のＣＡＤ装置。
（付記１１）  該入力手段は、該交点候補のうち優先順位が設定された交点候補のみを入力することを特徴とする、付記１０記載のＣＡＤ装置。
（付記１２）  該入力手段は、ビアホールが形成禁止である交点を除いて該交点候補を入力することを特徴とする、付記１０又は１１記載のＣＡＤ装置。
（付記１３）  該ＯＰＣ手段により得られる固定層に関するパターンと概略配線情報とに基づき、ビアホールの形成及び該ビアホールの候補を含めた該可変層に対するＯＰＣ処理を含む詳細配線処理を行う手段を更に備えたことを特徴とする、付記８〜１２のいずれか１項記載のＣＡＤ装置。
（付記１４）  コンピュータに、付記１〜７のいずれか１項記載の各ステップを実行させる手順を含むことを特徴とする、プログラム。
（付記１５）  付記１４記載のプログラムを格納していることを特徴とする、コンピュータ読み取り可能な記憶媒体。
【００４６】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００４７】
【図１】ＯＰＣ処理を説明する平面図である。
【図２】マスタースライス方式を説明する断面図である。
【図３】マスタースライス方式の問題点を説明する図である。
【図４】本発明を説明する図である。
【図５】本発明が適用されるコンピュータシステムを示す斜視図である。
【図６】コンピュータシステムの本体部内の要部の構成を説明するブロック図である。
【図７】本発明の一実施例の動作の概略を説明する図である。
【図８】実施例の動作を説明するフローチャートである。
【図９】変形例を説明する図である。
【図１０】変形例の動作を説明するフローチャートである。
【図１１】他の実施例の動作の概略を説明する図である。
【図１２】他の実施例の動作を説明するフローチャートである。
【図１３】変形例の動作を説明するフローチャートである。
【符号の説明】
【００４８】
１００      コンピュータシステム
１０１      本体部
１０２      ディスプレイ
１０２ａ      表示画面
１０３      キーボード
１０４      マウス
１０５      モデム
１０６      記録媒体
１１０      ディスク
２００      バス
２０１      ＣＰＵ
２０２      メモリ部
２０３      ディスクドライブ
２０４      ハードディスクドライブ
【図１】
2007187827.tif 000003
【図２】
2007187827.tif 000004
【図３】
2007187827.tif 000005
【図４】
2007187827.tif 000006
【図５】
2007187827.tif 000007
【図６】
2007187827.tif 000008
【図７】
2007187827.tif 000009
【図８】
2007187827.tif 000010
【図９】
2007187827.tif 000011
【図１０】
2007187827.tif 000012
【図１１】
2007187827.tif 000013
【図１２】
2007187827.tif 000014
【図１３】
2007187827.tif 000015