(57)【要約】【課題】  １．５以上の高アスペクト比である微細ホールに対しても、金属配線膜を埋め込むことができるように、ホールへの金属配線膜の埋め込み性を従来よりも向上させる。【解決手段】  ＴｉＮ膜の成膜工程６３で、スパッタにより、ホールの内壁に沿ってＴｉＮ膜を成膜する。このとき、成膜温度を、従来よりも低温の１５０℃とすることで、アモルファス構造のＴｉＮ膜を形成する。その後、スパッタ工程６４、６５で、アモルファス構造のＴｉＮ膜の表面上にＡｌ合金膜を形成することで、ＴｉＮ膜を下地とした状態で、Ａｌ合金膜をコンタクトホールの内部に埋め込む。このように、Ａｌ合金膜の下地となるＴｉＮ膜をアモルファス構造にすることで、ＴｉＮ膜の表面エネルギーを大きくし、ＴｉＮ膜のＡｌ合金膜に対する濡れ性を従来よりも向上させることができ、ホールへのＡｌ合金膜の埋め込み性を従来よりも向上させることができる。【選択図】        図３
2007027392.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板（１）の表面上に、ホール（２１ａ、３０ａ）を有する絶縁膜（２１、３０）を形成する工程と、
前記ホール（２１ａ、３０ａ）の内壁に沿って、下地金属膜（２２、２３、３５）を形成する工程と、
前記下地金属膜（２２、２３、３５）を下地とした状態で、前記ホール（２１ａ、３０ａ）内に埋め込まれ、前記半導体素子と電気的に接続された金属配線膜（２４、３６）を形成する工程とを備え、
前記下地金属膜（２２、２３、３５）を形成する工程では、少なくとも前記金属配線膜（２４、３６）に接する部分の全体がアモルファス構造となるように、前記下地金属膜（２２、２３、３５）を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記下地金属膜（２２、２３、３５）を形成する工程では、成膜温度を２００℃以下としたスパッタリング法により、前記下地金属膜（２２、２３、３５）を成膜することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体素子が形成された半導体基板（１）の表面上にホール（２１ａ、３０ａ）を有する絶縁膜（２１、３０）を形成する工程と、
前記ホール（２１ａ、３０ａ）の内壁に沿って、結晶質構造の下地金属膜（２２、２３、３５）を形成する工程と、
前記下地金属膜（２２、２３、３５）の形成後に、前記下地金属膜（２２、２３、３５）の表面に対して物理的衝撃を与える処理を施す工程と、
前記下地金属膜（２２、２３、３５）を下地とした状態で、前記ホール（２１ａ、３０ａ）内に埋め込まれ、前記半導体素子と電気的に接続された金属配線膜（２４、３６）を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記下地金属膜（２２、２３、３５）の表面に対して物理的衝撃を与える処理を施す工程では、前記下地金属膜（２２、２３、３５）の前記ホール（２１ａ、３０ａ）の側面および底面に位置する部分のうち、前記ホール（２１ａ、３０ａ）の側面に位置する部分に対してのみ、物理的衝撃を与えるように制御することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記下地金属膜（２２、２３、３５）を形成する工程では、Ｔｉ、Ｔａ、Ｃｒ、Ｚｒ、Ｍｏ、Ｍｇ、Ｍｎ、Ｆｅ、Ｎｉ、Ｗのうちのいずれか１つの金属、または、これらの金属のうちのいずれか１つの金属の窒化物もしくはケイ素化合物を用いて、前記下地金属膜（２２、２３、３５）を形成することを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
半導体素子が形成された半導体基板（１）の表面上に形成され、ホール（２１ａ、３０ａ）を有する絶縁膜（２１、３０）と、
前記絶縁膜（２１、３０）の前記ホール（２１ａ、３０ａ）の内壁に沿って形成された下地金属膜（２２、２３、３５）と、
前記下地金属膜（２２、２３、３５）を下地として、前記ホール（２１ａ、３０ａ）内に埋め込まれ、前記半導体素子と電気的に接続された金属配線膜（２４、３６）とを備える半導体装置において、
前記下地金属膜（２２、２３、３５）は、少なくとも前記金属配線膜（２４、３６）に接する部分がアモルファス構造となっていることを特徴とする半導体装置。
【請求項７】
前記下地金属膜（２２、２３、３５）は、Ｔｉ、Ｔａ、Ｃｒ、Ｚｒ、Ｍｏ、Ｍｇ、Ｍｎ、Ｆｅ、Ｎｉ、Ｗのうちのいずれか１つの金属、または、これらの金属のうちのいずれか１つの金属の窒化物もしくはケイ素化合物で構成されていることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものであり、特に、半導体装置の電極構造およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の電極は、例えば、半導体基板上の層間絶縁膜にホールを形成し、層間絶縁膜上からホール内に至って、バリアメタルとしてのＴｉＮ／Ｔｉ層（Ｔｉ膜とＴｉＮ膜の積層膜）を形成した後、バリアメタル上に、ＰＶＤ法によってＡｌ合金膜を成膜することで、製造される。このようにＡｌ合金膜は、バリアメタルを下地として、ホール内に埋め込まれる。
【０００３】
ここで、バリアメタルは、通常、アロイスパイクを防止するため、結晶性の高い緻密な膜となるように形成される。例えば、ＴｉＮ膜は、ＰＶＤ法の１つであるスパッタリング法により、２７０℃、ＤＣパワー密度を８．７Ｗ／ｃｍ2（８７ｋｗ／ｍ2）の成膜条件で形成される（例えば、特許文献１参照）。
【０００４】
また、半導体装置の電極形成においては、素子の高集積化に伴いホールの微細化が図られており、Ａｌ合金膜の微細ホールへの埋め込み性の向上が要求されている。そして、微細ホールへの埋め込み性を向上させる方法としては、Ａｌ合金膜に対してリフロー処理を施したり、いわゆる高温スパッタ法によりＡｌ合金膜を成膜したりすることで、Ａｌ合金膜を高温流動化させる方法がある（例えば、特許文献１参照）。
【特許文献１】特開平１０−１０６９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記した方法は、アスペクト比が１．５未満のホールへのＡｌ合金膜の埋め込みに対しては有効であるが、アスペクト比が１．５以上のホールへのＡｌ合金膜の埋め込みには効果が小さかった。
【０００６】
なお、上記した問題は、Ａｌ合金膜を電極として用いる場合に限らず、他の金属配線膜を用いる場合においても同様に発生する。
【０００７】
本発明は、上記点に鑑み、ホールへの金属配線膜の埋め込み性を従来よりも向上可能とする半導体装置の製造方法を提供することを目的とする。また、１．５以上の高アスペクト比である微細ホールに対して、十分に金属配線膜が埋め込まれた電極構造を有する半導体装置を提供することを他の目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明者は、金属配線膜の下地となる下地金属膜の金属配線膜に対する濡れ性に大きく影響する物性指標である表面エネルギーに着目した。一般に、ホールへの金属配線膜の埋め込み性は、下地金属膜の金属配線膜に対する濡れ性によって決まり、濡れ性が高いほど埋め込み性が高いからである。
【０００９】
ここで、図８に、濡れ性を説明するための一般的な概念図を示す。なお、この図８では、固体の液体に対する濡れ性を例としている。固体表面上に液体が付着している際の固体と液体との界面がなす角度（濡れ角）θが小さいほど、濡れ性が高いという。
【００１０】
そして、液体表面エネルギー（σｌ）、固体表面エネルギー（σｓ）、固体と液体との界面エネルギー（σｓｌ）および濡れ角θの関係は、次の一般式によって表される。
ｃｏｓθ＝（σｓ−σｓｌ）／σ１
この一般式より、濡れ角θを小さくするためには、ｃｏｓθを大きくすれば良く、右辺の固体表面エネルギー（σｓ）を大きくすれば良いことがわかる。したがって、濡れ性を向上させるためには、固体表面のエネルギー（σｓ）を大きくすれば良い。このことは、下地金属膜の金属配線膜に対する濡れ性にも言えることである。
【００１１】
そこで、本発明では、下地金属膜（２２、２３、３５）を形成する工程で、少なくとも金属配線膜（２４、３６）に接する部分がアモルファス構造である下地金属膜（２２、２３、３５）を形成することを特徴としている。
【００１２】
このように、下地金属膜をアモルファス構造にすることで、非晶質の膜になるため、膜中に欠陥を多く含む膜となり、膜全体のエネルギーが増加する。そのため、下地金属膜の表面エネルギーを大きくすることができる。これにより、下地金属膜が結晶質構造の場合と比較して、下地金属膜の濡れ性を向上させることができる。
【００１３】
この結果、ホールへの金属配線膜の埋め込み性を従来よりも向上させることができ、１．５以上の高アスペクト比である微細ホールに対しても、十分に金属配線膜を埋め込むことができる。
【００１４】
具体的には、本発明のように、下地金属膜（２２、２３、３５）を形成する工程で、成膜温度を２００℃以下としたスパッタリング法により、下地金属膜（２２、２３、３５）を成膜することで、下地金属膜（２２、２３、３５）をアモルファス構造とすることができる。
【００１５】
なお、下地金属膜を成膜するときの他の成膜条件であるターゲットパワー密度の大きさについては、下地金属膜をアモルファス構造とするために、成膜温度に応じて、任意に設定すればよい。例えば、成膜温度を２００℃とした場合では、ターゲットパワー密度を３０ｋｗ／ｍ2以下とすれば、下地金属膜をアモルファス構造とすることができる。
【００１６】
なお、特許請求の範囲に記載の金属配線膜に接する部分とは、下地金属膜が単層構造の場合では、表面側部分を意味し、下地金属膜がＴｉＮ／Ｔｉのように多層構造の場合では、金属配線膜に接する側の層の全部もしくはその表面側部分を意味する。
【００１７】
また、特許請求の範囲に記載の「金属配線膜に接する部分の全体がアモルファス構造となるように、下地金属膜を形成する」とは、積極的に、アモルファス構造となるように形成する（金属配線膜に接する部分の全体が主としてアモルファス構造となるように形成する）ことを意味する。
【００１８】
また、本発明では、半導体素子が形成された半導体基板（１）の表面上にホールを有する絶縁膜（２１、３０）を形成する工程と、ホール（２１ａ、３０ａ）の内壁に沿って、結晶質構造の下地金属膜（２２、２３、３５）を形成する工程と、下地金属膜（２２、２３、３５）の形成後に、下地金属膜（２２、２３、３５）の表面に対して物理的衝撃を与える処理を施す工程と、下地金属膜（２２、２３、３５）を下地とした状態で、ホール（２１ａ、３０ａ）内に埋め込まれ、半導体素子と電気的に接続された金属配線膜（２４、３６）を形成する工程とを備えることを特徴としている。
【００１９】
このように、結晶質構造の下地金属膜（２２、２３、３５）を形成する場合では、下地金属膜の形成後に、下地金属膜の表面に対して物理的衝撃を与える処理を施すことで、金属膜表面に結晶欠陥を発生させることができ、金属膜表面の固体表面エネルギーを増加させることができる。これにより、下地金属膜が単に結晶質構造とされた場合と比較して、下地金属膜の濡れ性を向上させることができる。
【００２０】
この結果、本発明によれば、ホールへの金属配線膜の埋め込み性を従来よりも向上させることができ、１．５以上の高アスペクト比である微細ホールに対しても、十分に金属配線膜を埋め込むことができる。
【００２１】
また、下地金属膜（２２、２３、３５）の表面に対して物理的衝撃を与える処理を施す工程では、本発明のように、ホール（２１ａ、３０ａ）の側面および底面に位置する部分のうち、前記ホール（２１ａ、３０ａ）の側面に位置する部分に対してのみ、物理的衝撃を与えるように制御することが好ましい。
【００２２】
なお、下地金属膜（２２、２３、３５）を形成する工程では、例えば、Ｔｉ、Ｔａ、Ｃｒ、Ｚｒ、Ｍｏ、Ｍｇ、Ｍｎ、Ｆｅ、Ｎｉ、Ｗのうちのいずれか１つの金属、または、これらの金属のうちのいずれか１つの金属の窒化物もしくはケイ素化合物を用いて、下地金属膜（２２、２３、３５）を形成することができる。
【００２３】
また、物理的衝撃を与える処理としては、例えば、イオン注入処理、逆スパッタエッチング処理、アッシング処理等を採用することができる。
【００２４】
また、本発明の半導体装置は、下地金属膜（２２、２３、３５）は、少なくとも金属配線膜（２４、３６）に接する部分がアモルファス構造となっていることを特徴としている。この半導体装置は、上記した本発明の製造方法のうち、前者の製造方法により製造されるものである。
【００２５】
また、下地金属膜（２２、２３、３５）は、Ｔｉ、Ｔａ、Ｃｒ、Ｚｒ、Ｍｏ、Ｍｇ、Ｍｎ、Ｆｅ、Ｎｉ、Ｗのうちのいずれか１つの金属、または、これらの金属のうちのいずれか１つの金属の窒化物もしくはケイ素化合物で構成されていることを特徴としている。
【００２６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２７】
（第１実施形態）
図１に、本発明の第１実施形態における半導体装置の断面図を示す。図１は、半導体基板１の表面側の一部および基板表面上の電極構造を示している。
【００２８】
図１に示すように、この半導体装置は、半導体素子としてのｎＭＯＳトランジスタが形成されている半導体基板１と、この半導体基板１上に形成された２層のＡｌ合金配線（１ｓｔＡｌ合金配線２、２ｎｄＡｌ合金配線３）とを備えている。
【００２９】
半導体基板１は、その表層に形成されたＰ型ウェル層１１を有している。また、半導体基板１の主表面上には、ＬＯＣＯＳ法により形成されたフィールド絶縁膜１２が配置されている。
【００３０】
半導体基板１のうち、フィールド絶縁膜１２が配置されていないアクティブ領域の表面上には、ゲート絶縁膜１３を介して、ゲート電極１４が形成されている。Ｐ型ウェル層１１の表層のうち、ゲート電極１４の両側に位置する部位に、それぞれ、Ｎ型層とＮ+型層からなるソース領域１５と、Ｎ型層とＮ+型層からなるドレイン領域１６とが形成されている。一方、フィールド絶縁膜上には、ＰｏｌｙＳｉからなるキャパシタ電極１７が形成されている。
【００３１】
１ｓｔＡｌ合金配線２は、半導体基板１のゲート電極１４やキャパシタ電極１７の上に形成された絶縁膜２１の表面上およびコンタクトホール２１ａの内部に至って、形成されている。このため、１ｓｔＡｌ合金配線２は、コンタクトホール２１ａを介して、ソース領域１５、ドレイン領域１６と電気的に接続されている。
【００３２】
ここで、絶縁膜２１は、例えばＢＰＳＧで構成されている。また、コンタクトホール２１ａは、絶縁膜２１のうち、ソース領域１５、ドレイン領域１６の上側に位置する部位に設けられており、図１では、半導体装置の構造を容易に理解できるように簡略化しているが、アスペクト比は１．５以上となっている。このコンタクトホール２１ａが特許請求の範囲に記載のホールに相当する。
【００３３】
また、１ｓｔＡｌ合金配線２は、下地金属膜としてのＴｉ膜２２およびＴｉＮ膜２３と、金属配線膜としてのＡｌ合金膜２４と、Ｔｉ膜２５およびＴｉＮ膜２６とが順に積層された構成となっている。
【００３４】
これらのうち、Ｔｉ膜２２およびＴｉＮ膜２３は、絶縁膜２１の表面上およびコンタクトホール２１ａの内壁（側面および底面）に沿って形成されている。Ｔｉ膜２２は全体が結晶質構造となっており、ＴｉＮ膜２３は全体がアモルファス構造となっている。
【００３５】
Ａｌ合金膜２４は、ＴｉＮ膜２３の表面上に接して形成されており、Ｔｉ膜２２およびＴｉＮ膜２３を下地とした状態で、コンタクトホール２１ａの内部に埋め込まれている。Ａｌ合金膜２４は、例えば、ＡｌＳｉＣｕで構成されている。なお、Ａｌ合金膜２４の表面上に形成されているＴｉ膜２５およびＴｉＮ膜２６は、結晶質構造となっている。
【００３６】
また、２ｎｄＡｌ合金配線３は、１ｓｔＡｌ合金配線２の上に位置する層間絶縁膜３０の表面上および層間絶縁膜３０に設けられたビアホール３０ａ内に至って形成されている。このため、２ｎｄＡｌ合金配線３は、ビアホール３０ａを介して、１ｓｔＡｌ合金配線２およびソース領域１５、ドレイン領域１６と電気的に接続されている。
【００３７】
ここで、層間絶縁膜３０は、例えば、Ｐ−ＳｉＮ膜３１、ＴＥＯＳ膜３２、ＳＯＧ膜３３、ＴＥＯＳ膜３４により構成されている。ビアホール３０ａのアスペクト比は、コンタクトホール２１ａと同様に、１．５以上となっている。このビアホール３０ａが特許請求の範囲に記載のホールに相当する。
【００３８】
また、２ｎｄＡｌ合金配線３は、下地金属膜としてのＴｉ膜３５と、金属配線膜としてのＡｌ合金膜３６と、ＴｉＮ膜３７とが順に積層された構成となっている。Ｔｉ膜３５は、層間絶縁膜３０の表面上および層間絶縁膜３０に設けられたビアホール３０ａの内壁（側面および底面）に沿って形成されており、ＴｉＮ膜２３と同様に、アモルファス構造となっている。
【００３９】
Ａｌ合金膜３６は、Ｔｉ膜３５の表面上に接して形成されており、Ｔｉ膜３５を下地とした状態で、ビアホール３０ａの内部に埋め込まれている。Ａｌ合金膜３６は、例えば、ＡｌＳｉＣｕで構成されている。また、ＴｉＮ膜３７は、結晶質構造となっている。
【００４０】
そして、２ｎｄＡｌ合金配線３の表面上および２ｎｄＡｌ合金配線３が配置されていない層間絶縁膜３０の表面上に、パッシベーション膜４０が形成されている。
【００４１】
次に、上記した構造の半導体装置の製造方法について、図１、２を参照しながら説明する。図２に、上記した構造の半導体装置の製造工程を示す。
【００４２】
まず、デバイス形成工程４１で、半導体基板１に、Ｐ型ウェル層１１、ゲート絶縁膜１３、ゲート電極１４、ソース領域１５、ドレイン領域１６を有するＮＭＯＳトランジスタと、フィールド絶縁膜１２上のキャパシタ１７とを形成する。
【００４３】
続いて、絶縁膜形成工程４２で、ＮＭＯＳトランジスタが形成された半導体基板１の上に、絶縁膜２１を形成する。そして、コンタクトホール加工工程４３で、絶縁膜２１のうち、ソース領域１５、ドレイン領域１６の上方に位置する部位に、コンタクトホール２１ａを形成する。このとき、コンタクトホール２１ａのアスペクト比を１．５以上とする。
【００４４】
その後、１ｓｔＡｌ合金配線２の成膜工程４４を行う。この工程では、例えば、スパッタリング法（以下、単にスパッタと呼ぶ）により、１ｓｔＡｌ合金配線２を形成する。また、本実施形態では、Ａｌ合金膜２４の成膜段階を２ステップに分けて行う場合（２ステップスパッタ法）を例として説明する。
【００４５】
ここで、図３に、この成膜工程４４の詳細な内容を示す。また、図４に、この成膜工程で形成される１ｓｔＡｌ合金配線２を示す。なお、図４は、図１中の破線で囲まれた領域に対応している。
【００４６】
図３、４に示すように、１ｓｔＡｌ合金配線２の成膜工程４４では、順に、デガス処理工程６１、Ｔｉ膜２２の成膜工程６２、ＴｉＮ膜２３の成膜工程６３、下側Ａｌ合金膜２４ａの成膜（１ｓｔステップスパッタ）工程６４、上側Ａｌ合金膜２４ｂの成膜（２ｎｄステップスパッタ）工程６５、Ｔｉ膜２５の成膜工程６６およびＴｉＮ膜２６の成膜工程６７を行う。
【００４７】
具体的には、デガス処理工程６１では、例えば、３５０℃で２分間デガス処理を行う。
【００４８】
Ｔｉ膜２２の成膜工程６２では、絶縁膜２１の上およびコンタクトホール２１ａの内壁に沿って、Ｔｉ膜２２を成膜する。このとき、成膜条件を、例えば、膜厚：２０ｎｍ、温度：２７０℃、ターゲットパワー（以下、単にパワーと呼ぶ）：１〜３ｋｗ、Ａｒ圧：０．９３Ｐａとする。この場合、形成されたＴｉ膜２２は結晶質構造となる。
【００４９】
なお、パワーの値は、直径が１２インチである円形状のターゲットを用いた場合の設定値であり、パワーが１ｋｗのとき、ターゲットパワー密度は１３．７ｋｗ／ｍ2となる。後述する各成膜工程も同様である。
【００５０】
ＴｉＮ膜２３の成膜工程６３では、Ｔｉ膜２２の表面上にＴｉＮ膜２３を形成する。このとき、成膜条件を、膜厚：１００ｎｍ、温度：１５０℃、パワー：０．１〜３ｋｗ、Ａｒ／Ｎ2ガス比を１：１とする。なお、パワー３ｋｗのとき、ターゲットパワー密度は４１ｋｗ／ｍ2である。
【００５１】
このように、成膜温度を２７０℃よりも低い温度（１５０℃）とすることで、ＴｉＮ膜２３をアモルファス構造とすることができる。本実施形態では、このように、ＴｉＮ膜２３の成膜条件を、積極的に、ＴｉＮ膜２３がアモルファス構造となる条件としている。
【００５２】
また、下側Ａｌ合金膜２４ａの成膜工程６４では、２００℃以下の温度で、Ａｌ合金、例えば、ＡｌＳｉＣｕの１ｓｔステップスパッタを行う。これにより、ＴｉＮ膜２３の表面上に、直接、下側Ａｌ合金膜２４ａを成膜する。このとき、成膜条件を、例えば、膜厚：１５０〜２００ｎｍ、温度：１５０℃、パワー：７〜８ｋｗ、Ａｒ圧：０．９３Ｐａとする。
【００５３】
また、上側Ａｌ合金膜２４ｂの成膜工程６５では、下側Ａｌ合金膜２３の成膜工程６３よりも高温の３５０℃以上の温度で、Ａｌ合金、例えば、ＡｌＳｉＣｕの２ｎｄステップスパッタを行う。このとき、成膜条件を、例えば、膜厚：２５０〜３００ｎｍ、温度：３５０℃以上℃、パワー：７〜８ｋｗ、Ａｒ圧：０．９３Ｐａとする。
【００５４】
このようにして、図４に示すように、下側Ａｌ合金膜２４ａの表面上に、直接、上側Ａｌ合金膜２４ｂを成膜することで、Ｔｉ膜２２およびＴｉＮ膜２３を下地とした状態で、コンタクトホール２１ａの内部に埋め込まれたＡｌ合金膜２４を形成する。
【００５５】
また、Ｔｉ膜２５の成膜工程６６では、上側Ａｌ合金膜２５の上に、直接、Ｔｉ膜２５を成膜する。このとき、成膜条件を、例えば、膜厚：１５ｎｍ、温度：２７０℃、パワー：１〜３ｋｗ、Ａｒ圧：０．９３Ｐａとする。この場合、形成されたＴｉ膜２５は結晶質構造となる。
【００５６】
また、ＴｉＮ膜２６の成膜工程６７では、Ｔｉ膜２５の表面上に、ＴｉＮ膜２６を成膜する。このとき、成膜条件を、例えば、膜厚：３０ｎｍ、温度：２７０℃、パワー：３〜７ｋｗ、Ａｒ／Ｎ2ガス比を１：１とする。この場合、形成されたＴｉＮ膜２６は、結晶構造となる。
【００５７】
このようにして、１ｓｔＡｌ合金配線２の成膜工程４４では、コンタクトホール２１ａの内部から絶縁膜２１の表面上に至って、１ｓｔＡｌ合金配線２が形成される。
【００５８】
続いて、図２に示すように、１ｓｔＡｌ合金配線２のパターン形成工程４５が行われる。この工程では、ホトリソグラフィおよびエッチング工程により、１ｓｔＡｌ合金配線２を所望のパターンとする。
【００５９】
続いて、層間絶縁膜３０の形成工程４６が行われる。この工程では、１ｓｔＡｌ合金配線２の表面上および１ｓｔＡｌ合金配線２が配置されていない絶縁膜２１の表面上に、層間絶縁膜３０を形成する。その後、ビアホール加工工程４７を行い、層間絶縁膜３０にビアホール３０ａを形成する。
【００６０】
続いて、２ｎｄＡｌ合金配線３の成膜工程４８を行う。この工程では、１ｓｔＡｌ合金配線２の成膜工程４４と同様に、２ステップスパッタ法により、Ａｌ合金膜３６を成膜する。
【００６１】
ここで、図５に、この成膜工程４８の詳細な内容を示す。図５に示すように、２ｎｄＡｌ合金配線３の成膜工程４８では、順に、デガス処理工程７１、Ｔｉ膜３５の成膜工程７２、１ｓｔステップスパッタ工程７３、２ｎｄステップスパッタ工程７４、ＴｉＮ膜３７の成膜工程７５を行う。
【００６２】
具体的には、デガス処理工程６１では、例えば、３５０℃で２分間デガス処理を行う。
【００６３】
また、Ｔｉ膜３５の成膜工程７２では、層間絶縁膜３０の表面上およびビアホール３０ａの内壁に沿って、Ｔｉ膜３５を成膜する。このとき、成膜条件を、膜厚：２０ｎｍ、温度：１５０℃、パワー：０．１〜３ｋｗ、Ａｒ圧：０．９３Ｐａとする。このように、成膜温度を２７０℃よりも低い温度（１５０℃）とすることで、Ｔｉ膜３５をアモルファス構造とすることができる。
【００６４】
１ｓｔステップスパッタ工程７３では、Ｔｉ膜３５の表面上に、直接、下側Ａｌ合金膜を成膜する。このときの成膜条件は、下側Ａｌ合金膜２４ａの成膜工程６４での成膜条件に対して、膜厚を２００〜４００ｎｍに変更したものであり、その他の成膜条件は同じである。
【００６５】
また、２ｎｄステップスパッタ工程７４での成膜条件は、上側Ａｌ合金膜２４ｂの成膜工程６５での成膜条件に対して、膜厚を５００〜７００ｎｍに変更したものであり、その他の成膜条件は同じである。
【００６６】
また、ＴｉＮ膜３７の成膜工程７５では、Ａｌ合金膜３６の表面上に、ＴｉＮ膜３７を成膜する。このときの成膜条件は、ＴｉＮ膜２６の成膜工程６７と同じである。
【００６７】
このようにして、２ｎｄＡｌ合金配線３の成膜工程４８が行われる。
【００６８】
続いて、図２に示すように、２ｎｄＡｌ合金配線３のパターン形成工程４９が行われる。この工程では、ホトリソグラフィおよびエッチング工程により、２ｎｄＡｌ合金配線３を所望のパターンとする。
【００６９】
その後、パッシベーション膜４０の形成工程５０を行い、２ｎｄＡｌ合金配線３および２ｎｄＡｌ合金配線３が配置されていない層間絶縁膜３０の上に、パッシベーション膜４０を形成する。続いて、アニール工程５１を行い、パッシベーション膜４０に対してアニール処理を行う。このときの条件を、例えば、４５０℃、３０分とする。
【００７０】
以上のようにして、図１に示す構造の半導体装置を製造することができる。
【００７１】
次に、本実施形態の主な効果について説明する。
【００７２】
上記したように、本実施形態では、１ｓｔＡｌ合金配線２の成膜工程４４のうち、ＴｉＮ膜２３の成膜工程６３において、スパッタにより、コンタクトホール２１ａの内壁に沿ってＴｉＮ膜２３を成膜しているが、このときの成膜温度を、従来よりも低い温度の１５０℃とし、パワーを０．１〜３ｋｗとすることで、アモルファス構造のＴｉＮ膜２３を形成するようにしている。
【００７３】
そして、１ｓｔステップスパッタ工程６４および２ｎｄステップスパッタ工程６５により、アモルファス構造のＴｉＮ２３の表面上にＡｌ合金膜２４を形成することで、ＴｉＮ２３を下地とした状態で、Ａｌ合金膜２４をコンタクトホール２１ａの内部に埋め込んでいる。
【００７４】
同様に、２ｎｄＡｌ合金配線３の成膜工程４８のうち、Ｔｉ膜３５の成膜工程７２において、スパッタにより、ビアホール３０ａの内壁に沿ってＴｉ膜３５を成膜しているが、このときの成膜温度を従来よりも低い温度の１５０℃とし、パワーを０．１〜３ｋｗとすることで、アモルファス構造のＴｉ膜３５を形成するようにしている。
【００７５】
そして、１ｓｔステップスパッタ工程７３および２ｎｄステップスパッタ工程７４により、アモルファス構造のＴｉ膜３５の表面上にＡｌ合金膜３６を形成することで、Ｔｉ膜３５を下地とした状態で、Ａｌ合金膜３６をビアホール３０ａの内部に埋め込んでいる。
【００７６】
このように、Ａｌ合金膜２４、Ａｌ合金膜３６のそれぞれの下地となるＴｉＮ膜２３およびＴｉ膜３５をアモルファス構造にすることで、エネルギー的に高い粒界の密度を増やすことができ、ＴｉＮ膜２３およびＴｉ膜３５の表面エネルギーを大きくすることができる。これにより、ＴｉＮ膜２３およびＴｉ膜３５のＡｌ合金膜に対する濡れ性を、結晶質構造の場合と比較して、向上させることができる。
【００７７】
この結果、本実施形態によれば、Ａｌ合金膜２４およびＡｌ合金膜３６のコンタクトホール２１ａおよびビアホール３０ａへの埋め込み性を従来よりも向上させることができる。したがって、例えば、１．５以上の高アスペクト比である微細なコンタクトホール２１ａおよびビアホール３０ａに対しても、それぞれ、Ａｌ合金膜２４およびＡｌ合金膜３６を十分に埋め込むことができる。
【００７８】
（第２実施形態）
第１実施形態では、Ａｌ合金膜２４およびＡｌ合金膜３６の下地となるＴｉＮ膜２３およびＴｉ膜３５をアモルファス構造とすることで、ＴｉＮ膜２３およびＴｉ膜３５の表面エネルギーを大きくする場合を説明したが、本実施形態では、ＴｉＮ膜２３およびＴｉ膜３５の表面に物理的衝撃を与えることで、ＴｉＮ膜２３およびＴｉ膜３５の表面エネルギーを大きくする場合を例として説明する。なお、以下では、第１実施形態と異なる点を中心に説明する。
【００７９】
本実施形態の半導体装置は、図１中の１ｓｔＡｌ合金配線２のＴｉＮ膜２３および２ｎｄＡｌ合金配線３のＴｉ膜３５が結晶質構造となっている点が第１実施形態と異なっている。
【００８０】
図６に、本実施形態における半導体装置の製造工程の一部を示す。図６は、図４に対応する図である。本実施形態では、第１実施形態で説明した製造方法を、以下のように、変更する。
【００８１】
図２に示す１ｓｔＡｌ合金配線の成膜工程４４のうち、図３に示すＴｉＮ膜２３の成膜工程６３において、成膜温度を２７０℃、パワーを３〜７ｋｗに変更する。これにより、結晶質構造のＴｉＮ膜２３を形成する。
【００８２】
そして、ＴｉＮ膜２３の成膜工程６３と、１ｓｔステップスパッタ工程６４との間に、イオン注入処理工程を追加する。このとき、図６に示すように、イオン注入方向を半導体基板の表面に対して垂直（図中上下方向）でなく、斜め方向とする。また、コンタクトホール２１ａ内では、ＴｉＮ膜２３のホールの側面および底面に位置する部分のうち、ホールの側壁に位置する部分のみに対してイオン注入する。なお、イオンは種々のものを用いることができる。
【００８３】
このようにして、結晶質構造のＴｉＮ膜２３の表面に対して、物理的衝撃を与えることで、コンタクトホール２１ａの底面に位置する部分を除く、ＴｉＮ膜２３の表面側部分２３ａに結晶欠陥を生じさせる。
【００８４】
また、同様に、図２に示す２ｎｄＡｌ合金配線の成膜工程４８のうち、図５に示すＴｉ膜３５の成膜工程７２において、成膜温度を２７０℃、パワーを１〜３ｋｗに変更する。これにより、結晶質構造のＴｉ膜３５を形成する。
【００８５】
そして、図５に示すＴｉ膜３５の成膜工程７２と１ｓｔステップスパッタ工程７３との間に、上記と同様に、イオン注入処理工程を追加する。このようにして、結晶質構造のＴｉ膜３５の表面に対して、物理的衝撃を与えることで、ビアホールの底面に位置する部分を除く、Ｔｉ膜３５の表面側部分に結晶欠陥を生じさせる。
【００８６】
次に、本実施形態の主な効果について説明する。
【００８７】
（１）上記したように、Ａｌ合金膜２４およびＡｌ合金膜３６の下地となるＴｉＮ膜２３およびＴｉ膜３５を結晶質構造とした場合では、本実施形態のように、イオン注入処理を施すことで、表面に結晶欠陥を生じさせることができる。
【００８８】
このため、ＴｉＮ膜２３およびＴｉ膜３５が単に結晶構造となっている場合、すなわち、正常な結晶質構造となっている場合と比較して、ＴｉＮ膜２３およびＴｉ膜３５の固体表面エネルギーを増加させることができ、ＴｉＮ膜２３およびＴｉ膜３５の濡れ性を、正常な結晶質構造となっている場合と比較して、向上させることができる。この結果、本実施形態においても、第１実施形態と同様の効果を有する。
【００８９】
（２）また、本実施形態では、イオン注入処理工程において、ＴｉＮ膜２３のうちのコンタクトホール２１ａの側面に位置する部分と、Ｔｉ膜３５のうちのビアホールの側面に位置する部分に対してのみ、イオン注入するように、制御するようにしている。
【００９０】
これにより、ＴｉＮ膜２３のうちのコンタクトホール２１ａの底面に位置する部分と、Ｔｉ膜３５のうちのビアホールの底面に位置する部分については、イオン注入による物理的ダメージが与えられないようにすることができる。この結果、ホール内にＡｌ合金膜を形成したとき、Ａｌ合金膜２４、３６におけるＡｌの（１１１）結晶面方位の結晶性を高く維持することができる。
【００９１】
（他の実施形態）
（１）第１実施形態では、ＴｉＮ膜２３の成膜工程６３と、Ｔｉ膜３５の成膜工程７２のそれぞれにおいて、スパッタの成膜温度を１５０℃とする場合を例として説明したが、２００℃以下であれば、他の温度とすることもできる。このように、成膜温度を２００℃以下とすることで、Ａｌ合金膜の下地となるＴｉＮ膜２３、Ｔｉ膜３５をアモルファス構造とすることができることが本発明者の実験結果よりわかっている。
【００９２】
なお、ＴｉＮ膜２３、Ｔｉ膜３５をスパッタにより成膜するときの他の成膜条件であるターゲットパワー密度の大きさも、ＴｉＮ膜２３、Ｔｉ膜３５をアモルファス構造とするために必要な条件であるが、成膜温度によって、ＴｉＮ膜２３、Ｔｉ膜３５をアモルファス構造とすることができるターゲットパワー密度の設定範囲は異なる。したがって、ターゲットパワー密度については、成膜温度に応じて、ＴｉＮ膜２３、Ｔｉ膜３５をアモルファス構造とすることができるように、任意に設定する。
【００９３】
ここで、図７に、ＴｉＮ膜２３の成膜工程６３において、スパッタの成膜温度を２００℃とした場合におけるターゲットパワー密度と、ＴｉＮの結晶性およびＡｌ合金膜のカバレッジとの関係を示す。図７中のＸＲＤ（Ｘ線回折）測定結果は、測定用に形成した単層膜を評価した結果である。また、図７中のカバレッジは、実際に製造した半導体装置について測定した結果であり、測定したホール内のＡｌ合金膜の薄い部分の膜厚についての正規の膜厚に対する割合を示したものである。
【００９４】
図７より、ターゲットパワー密度が３０ｋｗ／ｍ2以下であれば、ＸＲＤピーク値は１０2ｃｐｓ以下、すなわち、ＴｉＮ膜はアモルファス構造であり、カバレッジがほぼ１００％となることがわかる。
【００９５】
これに対して、ターゲットパワー密度が５０ｋｗ／ｍ2以上のとき、ＸＲＤピーク値は１０5ｃｐｓ以上、すなわち、ＴｉＮ膜が結晶質構造であり、カバレッジが４０％以下となることがわかる。
【００９６】
また、ターゲットパワー密度が３０〜５０ｋｗ／ｍ2の間（４０ｋｗ／ｍ2）にＸＲＤピーク値およびカバレッジの変曲点が存在する。
【００９７】
この結果より、成膜温度を２００℃とする場合では、ＴｉＮ膜をアモルファス構造とし、Ａｌ合金膜のカバレッジを１００％とするためには、ターゲットパワー密度を３０ｋｗ／ｍ2以下に設定すれば良いことがわかる。なお、カバレッジが１００％でなく、例えば８０％のときでも、Ａｌ合金膜の埋め込み性は良好であり、製品に対して要求される品質等に応じて、ターゲットパワー密度の最大許容値が決定する。
【００９８】
また、成膜温度が低いほど、ＴｉＮ膜をアモルファス構造とするために設定するターゲットパワー密度の許容範囲は広くなる傾向がある。すなわち、成膜温度を１５０℃とした場合では、上記したＴｉＮ膜２３の成膜工程６３のように、ターゲットパワー密度を４１ｋｗ／ｍ2以下とすれば、ＴｉＮ膜をアモルファス構造とすることができる。
【００９９】
なお、ＴｉＮ膜２３だけでなく、Ｔｉ膜３５についても、上記と同様のことが言える。
【０１００】
（２）第１実施形態では、１ｓｔＡｌ合金配線２において、下地金属膜としてのＴｉ膜２２およびＴｉＮ膜２３のうち、ＴｉＮ膜２３のみをアモルファス構造とする場合を例として説明したが、Ｔｉ膜２２もアモルファス構造とすることもできる。
【０１０１】
この場合、Ｔｉ膜２２の成膜工程６２における成膜条件を、例えば、温度：１５０℃、パワー：０．１〜３ｋｗに変更する。
【０１０２】
（３）第１実施形態では、１ｓｔＡｌ合金配線２のＴｉＮ膜２３と、２ｎｄＡｌ合金配線３のＴｉ膜３５の全体をアモルファス構造とする場合を例として説明したが、ＴｉＮ膜２３およびＴｉ膜３５のＡｌ合金膜に接する表面側部分の全体をアモルファス構造とすることもできる。
【０１０３】
この場合、例えば、成膜条件を、初め、温度：２７０℃、パワー：３〜７ｋｗとし、途中から、温度：１５０℃、パワー：０．１〜３ｋｗに変更する。
【０１０４】
（４）第２実施形態では、イオン注入処理工程において、ＴｉＮ膜２３、Ｔｉ膜３５のうち、ホールの側壁に位置する部分のみに対してイオン注入処理を施す場合を例として説明したが、ホール内のＴｉＮ膜２３、Ｔｉ膜３５の全面に対して、イオン注入処理を施すこともできる。
【０１０５】
（５）第２実施形態では、イオン注入処理により、ＴｉＮ膜２３、Ｔｉ膜３５の表面に、物理的衝撃を与える場合を例として説明したが、他の方法を採用することもできる。例えば、逆スパッタエッチ処理や、アッシング処理を採用することもできる。なお、これらの場合、イオン種やガス種は問わず、適宜、最適なものを選択すればよい。
【０１０６】
（６）上記した各実施形態では、下地金属膜として、１ｓｔＡｌ合金配線２では、Ｔｉ膜２２およびＴｉＮ膜２３を用い、２ｎｄＡｌ合金配線３では、Ｔｉ膜３５を用いる場合を例として説明したが、下地金属膜として、ＴｉＮ膜のみを用いることもできる。また、下地金属膜をＴｉ膜２２およびＴｉＮ膜２３の２層だけでなく、３以上の多層とすることもできる。
【０１０７】
また、下地金属膜を多層、単層のどちらの構造とした場合においても、多層の各層もしくは単層をＴｉもしくはＴｉＮ以外の金属単体もしくは金属化合物で構成することもできる。例えば、Ｔａ、Ｃｒ、Ｚｒ、Ｍｏ、Ｍｇ、Ｍｎ、Ｆｅ、Ｎｉ、Ｗのうちのいずれか１つの金属、または、これらの金属のうちのいずれか１つの金属の窒化物もしくはケイ素化合物で構成することもできる。
【０１０８】
なお、下地金属膜を多層構造とした場合、第１実施形態では、少なくとも、Ａｌ合金膜に接する層の全部もしくはその層のＡｌ合金膜側の部分をアモルファス構造とし、第２実施形態ではＡｌ合金膜に接する層の表面に対して物理的衝撃を与える処理を施すことで、それぞれ、上記した第１、第２実施形態と同様の効果が得られる。
【０１０９】
（７）上記した各実施形態では、Ａｌ合金膜２４、３６の形成方法として、２ステップスパッタ法を用いる場合を例として説明したが、この方法に限らず、他のスパッタ法を用いて、Ａｌ合金膜を形成することもできる。例えば、２ステップに分けていない通常のスパッタ法や、さらにステップ数を増やしたスパッタ法等によりＡｌ合金膜２４、３６を形成することもできる。また、スパッタ法に限らず、他のＰＶＤ法を用いることもできる。
【０１１０】
（８）上記した各実施形態では、Ａｌ合金膜２４、３６を、ＡｌＳｉＣｕで構成する場合を例として説明したが、他のＡｌ合金で構成することもできる。例えば、ＡｌＣｕ、ＡｌＳｉ等により構成することもできる。
【０１１１】
また、金属配線膜として、Ａｌ合金膜２４、３６の代わりに、Ａｌ膜、Ｃｕ膜もしくはＣｕ合金膜を用いることもできる。なお、これらの金属配線膜は、スパッタ等のＰＶＤ法により形成される。
【０１１２】
（９）上記した実施形態では、半導体基板１に、半導体素子として、ＮＭＯＳトランジスタが形成されている場合を例として説明したが、ＰＭＯＳトランジスタ、バイポーラトランジスタ等の他の半導体素子が形成されている半導体装置に対しても、本発明を適用することができる。
【０１１３】
（１０）上記した各実施形態では、コンタクトホール２１ａ、ビアホール３０ａのアスペクト比を１．５以上とした場合を例として説明したが、これらのアスペクト比を１．４以下とする場合においても、本発明を適用することができる。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１の半導体装置の製造工程を示すフローチャートである。
【図３】図２中の１ｓｔＡｌ合金配線の成膜工程４４の内容を説明するためのフローチャートである。
【図４】図２中の１ｓｔＡｌ合金配線の成膜工程４４の段階における半導体装置の部分断面図である。
【図５】図２中の２ｎｄＡｌ合金配線の成膜工程４８の内容を説明するためのフローチャートである。
【図６】第２実施形態における１ｓｔＡｌ合金配線の成膜工程４４の段階における半導体装置の部分断面図である。
【図７】スパッタの成膜温度を２００℃とした場合におけるターゲットパワー密度と、ＴｉＮの結晶性およびＡｌ合金膜のカバレッジとの関係を示す図である。
【図８】濡れ性を説明するための概念図である。
【符号の説明】
【０１１５】
１…半導体基板、２…１ｓｔＡｌ合金配線、３…２ｎｄＡｌ合金配線、
２１…絶縁膜、２１ａ…コンタクトホール、
２２、２５、３５…Ｔｉ膜、２３、２６、３７…ＴｉＮ膜、
３０…層間絶縁膜、３０ａ…ビアホール。
【図１】
2007027392.tif 000003
【図２】
2007027392.tif 000004
【図３】
2007027392.tif 000005
【図４】
2007027392.tif 000006
【図５】
2007027392.tif 000007
【図６】
2007027392.tif 000008
【図７】
2007027392.tif 000009
【図８】
2007027392.tif 000010