(57)【要約】【課題】  層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物から配線層を保護する。【解決手段】  配線層１２を絶縁層１１上に形成した後、配線層１２の表面の熱酸化を行うことにより、配線層１２の露出面を被覆する保護膜１３を形成し、保護膜１３にて被覆された配線層１２上に高密度ＣＶＤなどの方法にてＦＳＧ膜１４およびＮＳＧ膜１５を形成する。【選択図】      図１
2007027254.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成された配線層と、
不純物に対するバリア性を有し、前記配線層の露出面を被覆する保護膜と、
前記保護膜で被覆された配線層上に形成された層間絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
前記保護膜は、前記配線層の表面を熱酸化して形成された熱酸化膜であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
絶縁層上に配線層を形成する工程と、
前記配線層の表面の熱酸化を行うことにより、前記配線層の露出面を被覆する保護膜を形成する工程と、
前記保護膜で被覆された配線層上に層間絶縁膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記配線層の表面の熱酸化時の温度は４５０℃以下であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
絶縁層上に配線層を形成する工程と、
前記配線層の露出面を被覆する保護膜をＣＶＤにて形成する工程と、
前記保護膜で被覆された配線層上に層間絶縁膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、外部の不純物から配線層を保護する方法に適用して好適なものである。
【背景技術】
【０００２】
半導体集積回路の高密度化に伴って配線構造も微細化されるとともに、配線層の多層化が進展している。そして、多層化された配線層間には、これらの配線層を絶縁するために、層間絶縁膜が形成されている。
また、例えば、特許文献１には、多層配線構造のデバイス特性、歩留まりおよび信頼性の向上を図るため、スルーホールの埋め込み用導電材を全面に成長させた後に所定量をエッチバックしてから、金属配線をパターニングし、さらにその金属配線をマスクとして再び導電材をエッチングする方法が開示されている。
【特許文献１】特開平５−１２９４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の配線上には金属が剥き出しのままで層間絶縁膜が形成されている。このため、層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物が配線の金属と反応して、配線を高抵抗化させ、集積回路を誤動作させる要因となるという問題があった。
そこで、本発明の目的は、外部の不純物から配線層を保護することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された配線層と、不純物に対するバリア性を有し、前記配線層の露出面を被覆する保護膜と、前記保護膜で被覆された配線層上に形成された層間絶縁膜とを備えることを特徴とする。
これにより、層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物が配線層に侵入することを抑制することができる。このため、層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物が配線の金属と反応し、配線を高抵抗化させることを抑制することができ、集積回路の誤動作を減らすことができる。
【０００５】
また、本発明の一態様に係る半導体装置によれば、前記保護膜は、前記配線層の表面を熱酸化して形成された熱酸化膜であることを特徴とする。
これにより、配線層の表面を熱酸化することで、配線層の露出面全体を保護膜にて被覆することが可能となり、層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物の侵入から配線層を保護することができる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする。
【０００７】
これにより、シリコンに対するバリアメタルとしての機能を配線層に付与すること可能となるとともに、配線層の反射率を低下させることができ、Ａｌウィスカの発生を抑制しつつ、配線層を微細化することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に配線層を形成する工程と、前記配線層の表面の熱酸化を行うことにより、前記配線層の露出面を被覆する保護膜を形成する工程と、前記保護膜で被覆された配線層上に層間絶縁膜を形成する工程とを備えることを特徴とする。
【０００８】
これにより、配線層の表面を熱酸化することで、配線層の露出面全体を保護膜にて被覆することが可能となり、層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物の侵入から配線層を保護することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、記配線層の表面の熱酸化時の温度は４５０℃以下であることを特徴とする。
【０００９】
これにより、配線層の熱酸化時にピンホールが形成されることを抑制することができ、配線層を安定して保護することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に配線層を形成する工程と、前記配線層の露出面を被覆する保護膜をＣＶＤにて形成する工程と、前記保護膜で被覆された配線層上に層間絶縁膜を形成する工程とを備えることを特徴とする。
【００１０】
これにより、保護膜の種類を適宜選択しながら、配線層の露出面を保護膜にて被覆することが可能となり、層間絶縁膜中に含まれる不純物やプロセス雰囲気中の不純物の侵入から配線層を保護することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１および図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁層１１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、ＴｉＮ膜１２ａ、Ａｌ−Ｃｕ膜１２ｂ、Ｔｉ膜１２ｃおよびＴｉＮ膜１２ｄからなる配線層１２を絶縁層１１上に形成する。
【００１２】
次に、図１（ｂ）に示すように、配線層１２の表面の熱酸化を行うことにより、配線層１２の露出面を被覆する保護膜１３を形成する。なお、保護膜１３の膜厚は、５０〜１００Åの範囲内に設定することが好ましい。これにより、熱酸化にて配線層１２が侵食されることを抑制しつつ、不純物に対するバリア性を確保することができる。また、配線層１２の表面の熱酸化の温度は、４００〜４５０℃に設定することが好ましい。これにより、配線層１２の熱酸化時にピンホールが形成されることを抑制することができ、配線層１２を安定して保護することができる。
【００１３】
次に、図１（ｃ）に示すように、保護膜１３にて被覆された配線層１２上に高密度ＣＶＤなどの方法にてＦＳＧ（フッ化シリケードグラス）膜１４を形成する。
次に、図１（ｄ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたＣＶＤを行うことにより、ＮＳＧ（ノンドープシリケードグラス）膜１５をＦＳＧ膜１４上に形成する。
【００１４】
次に、図２（ａ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、ＮＳＧ膜１５の表面を研磨することにより、ＮＳＧ膜１５の表面を平坦化する。
次に、図２（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、ＦＳＧ膜１４およびＮＳＧ膜１５をパターニングすることにより、配線層１２の表面を露出させる開口部を形成する。そして、スパッタリングなどの方法により、開口部内の表面が被覆されるようにしてＮＳＧ膜１５上にバリアメタル膜１６を形成する。なお、バリアメタル膜１６としては、例えば、Ｔｉ／ＴｉＮ構造を用いることができる。そして、例えば、ＷＦ6／Ｈ2系ガスを用いたＣＶＤを行うことにより、開口部内が埋め込まれるようにしてバリアメタル膜１６上にタングステン膜を成膜する。そして、バリアメタル膜１６およびタングステン膜を薄膜化することにより、タングステンプラグ１７を開口部内に形成するとともに、ＮＳＧ膜１５の表面を露出させる。
【００１５】
ここで、配線層１２の露出面を保護膜１３にて被覆してから、配線層１２上にＦＳＧ膜１４を形成することにより、ＦＳＧ膜１４中に含まれるフッ素などの不純物やプロセス雰囲気中の不純物が配線層１２に侵入することを抑制することができる。このため、ＦＳＧ膜１４中に含まれる不純物やプロセス雰囲気中の不純物が配線層１２の金属と反応し、配線層１２を高抵抗化させることを抑制することができ、集積回路の誤動作を減らすことができる。
【００１６】
なお、上述した実施形態では、配線層１２の露出面を被覆する保護膜１３を、配線層１２の熱酸化にて形成された酸化膜にて構成する方法について説明したが、配線層１２の露出面を被覆する保護膜１３をＣＶＤ法にて形成するようにしてもよい。
また、上述した実施形態では、配線層１２として、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造をそれぞれ用いる方法について説明したが、配線層１２として、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造などを用いるようにしてもよい。
【００１７】
また、上述した実施形態では、半導体装置に配線層を形成する方法を例にとって説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、ビルドアップ多層配線板などに適用するようにしてもよい。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００１９】
１１  絶縁層、１２  配線層、１２ａ、１２ｄ  ＴｉＮ膜、１２ｃ  Ｔｉ膜、１２ｂ  Ａｌ−Ｃｕ膜、１３  保護膜、１４  ＦＳＧ膜、１５  ＮＳＧ膜、１６  バリアメタル膜、１７  タングステンプラグ
【図１】
2007027254.tif 000003
【図２】
2007027254.tif 000004