(57)【要約】  【課題】  プリント基板に実装する際に端子電極の方向を判別する必要がなく、既存のサイズの巻線インダクタと同等の磁気特性が容易に得られる積層インダクタを提供する。  【解決手段】  積層インダクタ１の正方形状の底面１３には、極性がない４個の端子電極２ａ，２ｂ，２ｃ，２ｄが、底面１３の中心に対して９０度回転対称位置に設けられている。４個の端子電極２ａ，２ｂ，２ｃ，２ｄは、全て同一形状をなしており、底面１３の４辺の周縁部にそれぞれ１個ずつ設けられている。対向する２個の端子電極２ａ，２ｃそれぞれは、同方向（反時計回り方向）に９０度回転した位置に設けられた２個の端子電極２ｂ，２ｄそれぞれと、積層体の内部で接続されている。【選択図】      図２
2007012680.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その正方形状の底面に複数の端子電極が設けられている積層インダクタにおいて、前記端子電極は前記底面の中心に対して９０度回転対称位置に設けられており、対向する端子電極はそれぞれ同方向に９０度回転した位置に設けられた端子電極と接続されていることを特徴とする積層インダクタ。
【請求項２】
配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その正方形状の底面に複数の端子電極が設けられている積層インダクタにおいて、４個の前記端子電極が前記底面の中心に対して９０度回転対称位置に設けられており、対向する２個の端子電極それぞれは同方向に９０度回転した位置に設けられた端子電極と接続されていることを特徴とする積層インダクタ。
【請求項３】
前記端子電極間の接続は、積層体内部でなされていることを特徴とする請求項１または２に記載の積層インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その底面に端子電極を設けている積層インダクタに関し、特に、この積層インダクタにおける端子電極の構成に関する。
【背景技術】
【０００２】
近年通信機器の高性能化に伴って、白色ダイオード、フラッシュメモリ、画像処理用のＩＣ等、さまざまな機能を有する多種の電子部品が携帯電話機に搭載されている。これらの電子部品は夫々が異なった電圧で駆動されるため、リチウム電池の電圧を種々の電圧に昇圧または降圧する電源回路が携帯電話機に搭載されている。電源回路は、制御ＩＣ、ダイオード、コンデンサ、インダクタ、抵抗などの素子で構成されているが、回路スペースの狭小化が要求されており、特にこれらの素子の中で比較的サイズが大きいインダクタの小型化、低背化が望まれている。
【０００３】
このような電源回路のインダクタには、従来から巻線インダクタが用いられていたが、フェライトコアの加工性、強度の観点からその形状の小型化、低背化が難しく、製造面でコスト増の要因となっている。
【０００４】
これに対して、積層インダクタは、巻線インダクタに比べて、モノリシック構造であるので強度が大きく、また大量生産に向いているために低コストでの製造が可能であるという利点がある（例えば、特許文献１参照）。積層インダクタは、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した積層体から所定の矩形状のチップを切り出し、焼結、バレル研磨、端子電極を形成するための銀のディップ焼付け、メッキの各処理を切り出したチップに施して製造される。
【０００５】
積層インダクタの既存のサイズとしては、２．０×１．２ｍｍ、３．２×１．６ｍｍ、３．２×２．５ｍｍ、４．５×３．２ｍｍなどがあり、端子電極が長手方向の両端部に設けられている。これは、端子電極をディップ付けで形成する際に、チップを篩いジグに落とし込むためには、その形状を底面の両辺の長さを変えた直方体状にする必要があるためである。
【特許文献１】特開２００１−２８４１２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般的な巻線インダクタは底面が正方形である形状をなしており、その既存のサイズには、２．６５×２．６５ｍｍ、３．０×３．０ｍｍ、３．８×３．８ｍｍなどがある。上述したような既存のサイズの積層インダクタにて、これらのサイズの巻線インダクタと同等の性能を得るためには、例えば３．０×３．０ｍｍの巻線インダクタに３．２×２．５ｍｍの積層インダクタを適応させ、２．６５×２．６５ｍｍの巻線インダクタに３．２×１．６ｍｍの積層インダクタを適応させることが考えられるが、前者の適応例では８９％、後者の適応例では７３％の面積比しか得られない。このように、既存のサイズの積層インダクタを適応させる場合には、面積が小さくなって同程度のコア体積とならず、十分な磁気特性が得られないという問題がある。
【０００７】
同等の磁気特性が得られるように、巻線インダクタと同面積になる積層インダクタを新たに設計して製造することが考えられるが、この場合には、端子電極を形成するための生産設備の増設、梱包テープなどの資材の一新などが必要であり、追加投資が避けられないという問題がある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、正方形状の底面に９０度回転対称に複数の端子電極を設けることにより、プリント基板に実装する際に端子電極の方向を判別する必要がない積層インダクタを提供することを目的とする。
【０００９】
本発明の他の目的は、既存のサイズの巻線インダクタと同等の磁気特性が簡便に得られる積層インダクタを提供することにある。
【００１０】
本発明の更に他の目的は、従来のディップ法による端子電極形成工程を省けて、低コストでの製造が可能である積層インダクタを提供することにある。
【００１１】
本発明の更に他の目的は、巻線インダクタで使用していた梱包テープなどの資材をそのまま利用できて、追加投資が不要である積層インダクタを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る積層インダクタは、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その正方形状の底面に複数の端子電極が設けられている積層インダクタにおいて、前記端子電極は前記底面の中心に対して９０度回転対称位置に設けられており、対向する端子電極はそれぞれ同方向に９０度回転した位置に設けられた端子電極と接続されていることを特徴とする。
【００１３】
本発明に係る積層インダクタは、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その正方形状の底面に複数の端子電極が設けられている積層インダクタにおいて、４個の前記端子電極が前記底面の中心に対して９０度回転対称位置に設けられており、対向する２個の端子電極それぞれは同方向に９０度回転した位置に設けられた端子電極と接続されていることを特徴とする。
【００１４】
本発明の積層インダクタにあっては、底面の形状を正方形とし、その底面の９０度回転対称位置（１／４回転対称位置）に、極性がない端子電極を配設する。また、対向する端子電極はそれぞれ同方向に９０度回転した位置の端子電極と接続されている。
【００１５】
具体的に、本発明の積層インダクタが１つのコイル（インダクタンス素子）を構成する場合には、正方形状の底面に極性がない４個の端子電極が９０度回転対称位置（１／４回転対称位置）に設けられ、対向する２個の端子電極それぞれは同方向に９０度回転した位置に設けられた２個の端子電極それぞれと接続されている。
【００１６】
端子電極が９０度回転対称位置に設けられているため、方向を判別する必要がない。正方形状としているため、磁路面積を有効に使えて、巻線インダクタと同等の磁気特性が容易に得られる。
【００１７】
本発明に係る積層インダクタは、上記構成において、前記端子電極間の接続は、積層体内部でなされていることを特徴とする。
【００１８】
本発明の積層インダクタにあっては、対応する端子電極同士を積層体内部で接続させており、端子電極の端部のみが底面に露出している。よって、プリント基板への実装時に、半田の流れ込みが防止される。
【発明の効果】
【００１９】
本発明の積層インダクタでは、正方形状の底面の９０度回転対称位置に極性がない複数の端子電極を設けるようにしたので、電気特性の検査時、テーピング時、プリント基板への実装時に、方向を判別する必要がなくなり、簡便な取扱いを実現できる。
【００２０】
また、従来のディップ法による端子電極形成工程を省略できるようにしたので、製造工程の簡略化及び製造コストの低減化を図ることができる。
【００２１】
また、底面を正方形状とするようにしたので、磁路面積を有効に使えて、巻線インダクタと同等の磁気特性を容易に得ることができる。
【００２２】
また、既存の巻線インダクタと同サイズの積層インダクタを作製するようにしたので、従来から巻線インダクタで使用していた梱包テープなどの資材をそのまま利用することができて、追加投資を不要とすることができる。
【００２３】
また、対応する端子電極同士を積層体内部で接続させるようにしたので、プリント基板へ実装する際に、半田の流れ込みを防止でき、安定した実装を行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明の一実施の形態の積層インダクタの外観斜視図であり、図１（ａ）は表面側から見た斜視図、図１（ｂ）は底面側から見た斜視図である。また、図２は本発明の一実施の形態の積層インダクタの底面を示す図である。
【００２５】
積層インダクタ１は、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層してなる積層体１１を有し、配線パターンにより１つのコイルが構成される。積層インダクタ１の表面１２及び底面１３は正方形状である。
【００２６】
積層インダクタ１の底面１３には、極性がない４個の端子電極２ａ，２ｂ，２ｃ，２ｄが設けられている。これらの４個の端子電極２ａ，２ｂ，２ｃ，２ｄは、全て同一形状をなしており、底面１３の４辺の周縁部にそれぞれ１個ずつ、底面１３の中心に対して９０度回転対称位置に設けられている。
【００２７】
対向する２個の端子電極２ａ，２ｃ、言い換えると底面１３の中心に対して１８０度離れた（点対称の）２個の端子電極２ａ，２ｃそれぞれは、同方向（図２で反時計回り方向）に９０度回転した位置に設けられた２個の端子電極２ｂ，２ｄそれぞれと、破線で示すように、積層体１１の内部で接続されている。よって、端子電極２ａと端子電極２ｂとが電気的に導通し、端子電極２ｃと端子電極２ｄとが電気的に導通している。これらの４個の端子電極の中の１個の端子電極が、配線パターンで構成される一つのコイル（インダクタンス素子）の入力端子となり、この１個の端子電極に対向する端子電極が、そのコイルの出力端子となる。
【００２８】
次に、本発明の積層インダクタ１のプリント基板への実装について説明する。図３は、プリント基板の電極ランドパターンの平面図である。電極ランドパターン３の表面は、積層インダクタ１の底面１３と略同じサイズの正方形状をなしており、その対向する２辺の周縁部に１個ずつ計２個の基板電極４ａ，４ｂが設けられている。これらの基板電極４ａ、４ｂは、端子電極２ａ，２ｂ，２ｃ，２ｄと略同じ形状を有する。
【００２９】
図４（ａ）〜（ｄ）は積層インダクタ１の回転状態を示す図である。各図において、白抜矢印はプリント基板の基板電極４ａ，４ｂの位置を表している。図４（ａ）に示す状態では、積層インダクタ１の端子電極２ａとプリント基板の基板電極４ａとが接続すると共に、端子電極２ｃと基板電極４ｂとが接続し、端子電極２ａ，２ｃの一方がコイルの入力端子となり、他方が出力端子となる。
【００３０】
図４（ａ）から時計回りに９０度回転した図４（ｂ）に示す状態では、端子電極２ｂと基板電極４ａとが接続すると共に、端子電極２ｄと基板電極４ｂとが接続し、端子電極２ｂ，２ｄの一方がコイルの入力端子となり、他方が出力端子となる。また、図４（ｂ）から時計回りに９０度回転した図４（ｃ）に示す状態では、端子電極２ｃと基板電極４ａとが接続すると共に、端子電極２ａと基板電極４ｂとが接続し、端子電極２ａ，２ｃの一方がコイルの入力端子となり、他方が出力端子となる。更に、図４（ｃ）から時計回りに９０度回転した図４（ｄ）に示す状態では、端子電極２ｄと基板電極４ａとが接続すると共に、端子電極２ｂと基板電極４ｂとが接続し、端子電極２ｂ，２ｄの一方がコイルの入力端子となり、他方が出力端子となる。
【００３１】
このように、どの方向に積層インダクタ１を配置しても、積層インダクタ１の端子電極とプリント基板の基板電極とが確実に接続されて．安定した実装が行われる。よって、本発明の積層インダクタ１では、実装時にその方向を判別する必要がなくなり、簡単に実装処理を行える。
【００３２】
また、端子電極と基板電極との接続は半田付けによって行われるが、端子電極２ａ，２ｂ間の接続及び端子電極２ｃ，２ｄ間の接続は積層体１１内でなされていて、その端部のみが底面１３に露出しているため、プリント基板への実装時に半田の流れ込みを防止し、安定して実装することができる。
【００３３】
次に、本発明の積層インダクタ１の製造方法について説明する。まず、フェライト材料のスラリー化を行う。このフェライト材料をシート状に成型した後、所定サイズに裁断する。得られたグリーンシートにＮＣパンチ加工を施し、スルーホールを形成する。
【００３４】
次いで、スクリーン印刷により例えば銀ペーストからなる所望の導電パターンをグリーンシートに形成する。この際、従来例では、コイルとなる配線パターンしか形成しないが、本発明では、コイルとなる配線パターンに加えて、端子電極となる電極パターンもスクリーン印刷によって形成する。
【００３５】
配線パターンを形成した複数のグリーンシートと、配線パターンを形成していない無地の複数のグリーンシートと、電極パターンを形成した最下層のグリーンシートとを順次積層プレス加工して積層体を得る。得られた積層体を素子毎に分割した後、９００〜９６０℃の温度で焼結する。本発明では、この時点で、積層インダクタ１には既に端子電極が形成されており、フェライト及び内部導体に加えてこれらの端子電極にも焼結処理が施される。端子電極にＮｉを下地にしたＡｕまたはＳｎでメッキ処理を施す。作製された積層インダクタ１には、電気特性検査、外観寸法検査などの検査が行われる。
【００３６】
本発明では、端子電極となる電極パターンをスクリーン印刷時に形成しておくため、従来例のように素子（フェライト及び内部導体）の焼結後に、銀のディップ焼付けにて端子電極を形成する必要がなく、従来例に比べて大幅に工程を簡略化することができる。
【００３７】
次に、本発明の他の実施の形態について説明する。この実施の形態は、積層インダクタ内で配線パターンにより２つのコイルが構成されている例である。図５は、本発明の他の実施の形態の積層インダクタの外観斜視図であり、図５（ａ）は表面側から見た斜視図、図５（ｂ）は底面側から見た斜視図である。また、図６は本発明の他の実施の形態の積層インダクタの底面を示す図である。
【００３８】
積層インダクタ１０は、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層してなる積層体２１を有し、配線パターンにより２つのコイルが構成される。積層インダクタ１０の表面２２及び底面２３は正方形状である。
【００３９】
積層インダクタ１０の底面２３には、極性がない８個の端子電極２０ａ〜２０ｈが設けられている。これらの８個の端子電極２０ａ〜２０ｈは、全て同一形状をなしており、底面２３の４辺の周縁部にそれぞれ２個ずつ、底面２３の中心に対して９０度回転対称位置に設けられている。
【００４０】
対向する２個の端子電極２０ａと２０ｆ及び２個の端子電極２０ｂと２０ｅそれぞれは、底面２３の中心に対して同方向（図６で反時計回り方向）に９０度回転した位置に設けられた２個の端子電極２０ｃと２０ｈ及び２個の端子電極２０ｄと２０ｇそれぞれと、破線で示すように、積層体２１の内部で接続されている。よって、端子電極２０ａと端子電極２０ｃとが電気的に導通し、同様に、端子電極２０ｂと端子電極２０ｄ、端子電極２０ｅと端子電極２０ｇ、端子電極２０ｆと端子電極２０ｈとがそれぞれ電気的に導通している。
【００４１】
４個の端子電極２０ａ，２０ｃ，２０ｆ，２０ｈが２つのコイルの一方のコイルに対応して、これらの中の１個の端子電極が一方のコイル（インダクタンス素子）の入力端子となってこれと対向する位置にある端子電極が出力端子となる。また、４個の端子電極２０ｂ，２０ｄ，２０ｅ，２０ｇが他方のコイルに対応して、これらの中の１個の端子電極が他方のコイル（インダクタンス素子）の入力端子となってこれと対向する位置にある端子電極が出力端子となる。
【００４２】
図７は、このような構成を有する他の実施の形態の積層インダクタ１０を実装させるプリント基板の電極ランドパターンの平面図である。電極ランドパターン３０の表面は、積層インダクタ１０の底面２３と略同じサイズの正方形状をなしており、その対向する２辺の周縁部に２個ずつ計４個の基板電極４０ａ，４０ｂ，４０ｃ，４０ｄが設けられている。これらの基板電極４０ａ〜４０ｄは、端子電極２０ａ〜２０ｈと略同じ形状を有する。      
【００４３】
この他の実施の形態の積層インダクタ１０においても、前述した実施の形態と同様に、正方形状の底面の９０度回転対称位置に複数の端子電極が設けられているので、実装時に方向を判別する必要がないなど、前述した実施の形態と同様の効果を奏する。
【００４４】
なお、積層インダクタ内に１つまたは２つのコイル（インダクタンス素子）を構成する例について説明したが、積層インダクタ内に３つ以上のコイル（インダクタンス素子）を構成する場合についても本発明を同様に適用できることは勿論である。
【００４５】
本発明の積層インダクタは、巻線インダクタと同じ正方形状であるので、１辺の寸法をを既存の巻線インダクタのサイズに合わせることにより、巻線インダクタと同等の磁気特性を簡単に得ることができる。また、梱包テープなどの資材は、巻線インダクタで使用しているのものをそのまま流用できるので、積層インダクタの製造時に追加投資が不要である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施の形態の積層インダクタの外観斜視図である。
【図２】本発明の一実施の形態の積層インダクタの底面を示す図である。
【図３】本発明の一実施の形態の積層インダクタを実装させるプリント基板の電極ランドパターンの平面図である。
【図４】積層インダクタの回転状態を示す図である。
【図５】本発明の他の実施の形態の積層インダクタの外観斜視図である。
【図６】本発明の他の実施の形態の積層インダクタの底面を示す図である。
【図７】本発明の他の実施の形態の積層インダクタを実装させるプリント基板の電極ランドパターンの平面図である。
【符号の説明】
【００４７】
１，１０  積層インダクタ
２ａ〜２ｄ，２０ａ〜２０ｈ  端子電極
４ａ，４ｂ，４０ａ〜４０ｄ  端子電極
１１，２１  積層体
１３，２３  底面
【図１】
2007012680.tif 000003
【図２】
2007012680.tif 000004
【図３】
2007012680.tif 000005
【図４】
2007012680.tif 000006
【図５】
2007012680.tif 000007
【図６】
2007012680.tif 000008
【図７】
2007012680.tif 000009