(57)【要約】【課題】ＳＯＩウェハを用いた半導体装置に適用でき、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置およびその製造方法を提供する。【解決手段】埋め込み酸化膜１を挟んで、主面側の単結晶シリコンからなるＳＯＩ層２に半導体素子２０が形成され、裏面側の支持基板３にＳＯＩ層２より多くの結晶欠陥を含有するゲッタリング層４が形成されてなる半導体装置１００であって、半導体素子２０の形成領域を取り囲んで、半導体素子２０を周囲から絶縁分離する埋め込みトレンチ３０が、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されてなる半導体装置１００とする。【選択図】図１
2007157935.tif 000002
【特許請求の範囲】
【請求項１】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成されてなる半導体装置であって、
前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなることを特徴とする半導体装置。
【請求項２】
前記ゲッタリング層が、前記埋め込み酸化膜に当接して、前記裏面側の支持基板に形成されてなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲッタリング層が、
ＩＧ層、サンドブラスト処理シリコン層、酸素（Ｏ）イオン注入シリコン層、窒素（Ｎ）イオン注入シリコン層、リン（Ｐ）イオン注入シリコン層、ボロン（Ｂ）イオン注入シリコン層、ボロン（Ｂ）拡散層、多結晶シリコン層のいずれか、もしくはそれらの組み合わせによる積層体からなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ＳＯＩ層上に、前記半導体素子に接続する配線を形成するための層間絶縁膜が形成され、
前記埋め込みトレンチが、前記層間絶縁膜を貫通して形成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記埋め込みトレンチの側壁および底面に、膜厚１０ｎｍ以上、６５０ｎｍ以下の酸化膜が形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記酸化膜が、熱酸化膜であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記埋め込みトレンチ内に、多結晶シリコンが埋め込まれてなることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
前記多結晶シリコンが、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかであることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記埋め込みトレンチ内に、アモルファスシリコン、ＢＰＳＧ、ＮＳＧ、ＳＯＧ、酸素（Ｏ）イオン注入多結晶シリコンおよび窒素（Ｎ）イオン注入多結晶シリコンのいずれかが埋め込まれてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項１０】
前記埋め込み酸化膜の膜厚が、１０ｎｍ以上、６５０ｎｍ以下であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成され、
前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなる半導体装置の製造方法であって、
前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、
前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、
一次酸化膜の膜厚を、１０ｎｍ以上、６５０ｎｍ以下とし、前記トレンチの側壁および底面に、前記一次酸化膜を形成する一次酸化膜形成工程と、
一次材料を、多結晶シリコンとし、
前記一次酸化膜が形成されたトレンチ内に前記一次材料を埋め込み、前記一次材料が埋め込まれたトレンチを前記埋め込みトレンチとする一次材料埋め込み工程と、
前記一次材料埋め込み工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程とを有することを特徴とする半導体装置の製造方法。
【請求項１２】
前記一次酸化膜を、熱酸化により形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記一次材料である多結晶シリコンが、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかであることを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
【請求項１４】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成され、
前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなる半導体装置の製造方法であって、
前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、
前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、
一次材料を、多結晶シリコンとし、
前記トレンチ内に、前記一次材料を埋め込む一次材料埋め込み工程と、
前記一次材料埋め込み工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程と、
前記半導体素子形成工程後に、前記ＳＯＩ層上に、前記半導体素子に接続する配線を形成するための層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜を貫通して、前記トレンチ内に埋め込まれた一次材料に達する貫通孔を形成する貫通孔形成工程と、
前記貫通孔を介して、前記一次材料を除去する一次材料除去工程と、
二次酸化膜の膜厚を、１０ｎｍ以上、６５０ｎｍ以下とし、
前記一次材料除去工程後に、前記トレンチの側壁および底面に、前記二次酸化膜を形成する二次酸化膜形成工程と、
前記二次酸化膜形成工程後に、前記トレンチおよび貫通孔内に、二次材料を埋め込み、前記二次材料が埋め込まれたトレンチを、前記埋め込みトレンチとする二次材料埋め込み工程とを有することを特徴とする半導体装置の製造方法。
【請求項１５】
一次酸化膜の膜厚を、前記ＳＯＩ層の厚さの１／３００以上、５０ｎｍ以下とし、
前記トレンチの側壁および底面に、前記一次酸化膜を形成する一次酸化膜形成工程を有することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記一次酸化膜を、熱酸化により形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記一次材料である多結晶シリコンが、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかであることを特徴とする請求項１４乃至１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
前記一次材料除去工程において、ウェットエッチングを用いて、前記一次材料を除去することを特徴とする請求項１５または１６に記載の半導体装置の製造方法。
【請求項１９】
前記二次材料が、多結晶シリコン、アモルファスシリコン、ＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかであることを特徴とする請求項１４乃至１８のいずれか一項に記載の半導体装置の製造方法。
【請求項２０】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成され、
前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなる半導体装置の製造方法であって、
前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、
前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、
一次材料を、多結晶シリコンとし、
前記トレンチ内に、前記一次材料を埋め込む一次材料埋め込み工程と、
前記一次材料に酸素（Ｏ）イオンまたは窒素（Ｎ）イオンをイオン注入して一次材料を絶縁化し、絶縁化された一次材料が埋め込まれたトレンチを、前記埋め込みトレンチとする一次材料絶縁化工程と、
前記一次材料絶縁化工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程とを有することを特徴とする半導体装置の製造方法。
【請求項２１】
前記一次材料である多結晶シリコンが、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかであることを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２２】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成され、
前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなる半導体装置の製造方法であって、
前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、
前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、
前記トレンチの側壁および底面に、多結晶シリコン膜を形成する多結晶シリコン膜形成工程と、
前記多結晶シリコン膜が形成されたトレンチ内に、一次材料を埋め込む一次材料埋め込み工程と、
前記一次材料埋め込み工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程と、
前記半導体素子形成工程後に、前記多結晶シリコン膜を熱酸化して絶縁化し、絶縁化された多結晶シリコン膜を有するトレンチを前記埋め込みトレンチとする多結晶シリコン膜熱酸化工程とを有することを特徴とする半導体装置の製造方法。
【請求項２３】
前記多結晶シリコン膜が、リン（Ｐ）ドープ多結晶シリコン膜、ノンドープ多結晶シリコン膜およびボロン（Ｂ）ドープ多結晶シリコン膜のいずれかであることを特徴とする請求項２２に記載の半導体装置の製造方法。
【請求項２４】
前記一次材料が、ＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかであることを特徴とする請求項２２または２３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Silicon On Insulator）層に半導体素子が形成されてなる半導体装置およびその製造方法であって、製造プロセスに起因する重金属等の汚染を低減した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高速化や高集積化のために、埋め込み酸化膜を有するＳＯＩ構造の半導体基板（ＳＯＩウェハ）が用いられている。このＳＯＩ構造の半導体基板において、製造プロセスに起因する重金属等の汚染を低減する方法が、例えば、特開平４−１１６８１６号公報（特許文献１）、特開平５−５５２３０号公報（特許文献２）および特開平５−８２５２５号公報（特許文献３）に開示されている。
【０００３】
特許文献１に開示された方法では、２枚のウェハを貼り合せて製造するＳＯＩウェハにおいて、貼り合せ前に一方のウェハ表面に重金属のゲッタリング効果を有する積層欠陥を作り込んで、プロセスに起因する重金属等の汚染を低減する。しかしながら、数μｍ〜十数μｍ程度の薄いＳＯＩ層にゲッタリング効果を有する積層欠陥を作り込んだ場合、埋め込み酸化膜上に形成された積層欠陥が、ＳＯＩ層にある半導体素子に掛かってしまう危険がある。このように積層欠陥が半導体素子に掛かった場合には、リーク電流が増大し、当該半導体装置の製造歩留まりが低下する。
【０００４】
特許文献２に開示された方法では、埋め込み酸化膜と該酸化膜上のＳＯＩ層との界面に、炭素を核として酸素が析出するように構成し、これをゲッタリングサイトとしている。この点欠陥をゲッタリングサイトとする方法は、上記の薄いＳＯＩ層を持つＳＯＩウェハにも適用可能であるが、ゲッタリングサイトの量を多くすることが困難であり、ゲッタリング能力が低い。
【０００５】
特許文献３に開示された方法では、部分的に埋め込み酸化膜のない領域を形成し、支持基板もしくは裏面側にゲッタリング手段が付与された構造として、製造プロセスに起因する重金属等の汚染を低減する。しかしながら、この方法では十分なゲッタリング能力を確保できるものの、埋め込み酸化膜のない領域が存在するため、リーク電流や浮遊容量を低減できるＳＯＩウェハの利点が阻害されてしまう。
【特許文献１】特開平４−１１６８１６号公報
【特許文献２】特開平５−５５２３０号公報
【特許文献３】特開平５−８２５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、半導体素子の高速化や高集積化のために用いられるＳＯＩウェハについては、ＳＯＩ層に形成される半導体素子に悪影響があったり、ゲッタリング能力が不十分であったり、ＳＯＩウェハの利点が阻害されたりして、製造プロセスに起因する重金属等の汚染を低減する十分な方法が、まだ確立されていない。
【０００７】
そこで本発明は、ＳＯＩウェハを用いた半導体装置に適用でき、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
請求項１に記載の半導体装置は、埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成されてなる半導体装置であって、前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなることを特徴としている。
【０００９】
上記半導体装置においては、裏面側の支持基板にゲッタリング層が形成されており、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、埋め込み酸化膜を貫通して、ゲッタリング層に達するように形成されている。従って、当該半導体装置の製造プロセスにおいて、後述するように、前記埋め込みトレンチもしくは埋め込みトレンチの形成途中の状態を、埋め込み酸化膜を通過できない重金属等の汚染元素の通過経路として利用することができ、ＳＯＩ層にあるこれらの汚染元素をゲッタリング層に導くことができる。これによって、完成した当該半導体装置のＳＯＩ層では、重金属等の汚染元素が低減されてＳＯＩ層が本来持つ高機能を発揮させることができ、半導体素子のリーク電流や浮遊容量が低減されて、高い信頼性を有する半導体装置とすることができる。
【００１０】
また、上記半導体装置における埋め込みトレンチは、ＳＯＩ層に形成される半導体素子を取り囲んで、当該半導体素子を、周囲から絶縁分離している。従って、当該半導体装置は、高速化や高集積化といったＳＯＩウェハの利点が阻害されることもない。
【００１１】
以上のようにして、上記半導体装置は、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した高い信頼性を有する半導体装置とすることができる。
【００１２】
請求項２に記載のように、上記半導体装置においては、前記ゲッタリング層が、前記埋め込み酸化膜に当接して、前記裏面側の支持基板に形成されてなることが好ましい。
【００１３】
この場合には、ゲッタリング層に達するトレンチの深さを必要最小限とすることができ、これによって、製造コストを抑制することができる。
【００１４】
請求項３に記載のように、上記半導体装置においては、前記ゲッタリング層として、例えば、格子間酸素を核にして析出させた結晶欠陥層であるＩＧ（Intrinsic Gettering）層、サンドブラスト処理シリコン層、酸素（Ｏ）イオン注入シリコン層、窒素（Ｎ）イオン注入シリコン層、リン（Ｐ）イオン注入シリコン層、ボロン（Ｂ）イオン注入シリコン層、ボロン（Ｂ）拡散層、多結晶シリコン層のいずれか、もしくはそれらの組み合わせによる積層体等を用いることができる。
【００１５】
請求項４に記載のように、上記半導体装置において、前記ＳＯＩ層上に、前記半導体素子に接続する配線を形成するための層間絶縁膜が形成される場合には、前記埋め込みトレンチが、前記層間絶縁膜を貫通して形成されていてもよい。
【００１６】
当該半導体装置の製造プロセスにおいても、後述するように、前記埋め込みトレンチの形成途中の状態を、埋め込み酸化膜を通過できない重金属等の汚染元素の通過経路として利用することができ、これらの汚染元素をゲッタリング層に導くことができる。これによって、完成した当該半導体装置のＳＯＩ層では重金属等の汚染元素が低減され、高い信頼性を有する半導体装置とすることができる。
【００１７】
請求項５に記載のように、上記半導体装置においては、前記埋め込みトレンチの側壁および底面に、膜厚１０ｎｍ以上、６５０ｎｍ以下の酸化膜が形成されていてもよい。
【００１８】
酸化膜の膜厚を１０ｎｍ以上とすることで、埋め込みトレンチの十分な絶縁性が確保できるとともに、酸化膜の膜厚を６５０ｎｍ以下とすることで、ＳＯＩ層から埋め込みトレンチ内への重金属等の汚染元素の通過が可能となる。
【００１９】
請求項６に記載のように、前記酸化膜は、均一膜厚が得られやすい熱酸化膜とすることが好ましい。
【００２０】
請求項７に記載のように、埋め込みトレンチの側壁および底面に酸化膜が形成された上記半導体装置は、例えば、前記埋め込みトレンチ内に、多結晶シリコンが埋め込まれてなる半導体装置とすることができる。また、請求項８に記載のように、前記多結晶シリコンは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。
【００２１】
当該半導体装置におけるトレンチ埋め込み材料である多結晶シリコンは、半導体装置の製造工程で一般的に用いられる安価な材料であり、結晶欠陥が多いために重金属等の汚染元素の拡散速度が大きく、これらの汚染元素を容易に通過させて、これらの汚染元素をゲッタリング層へと導くことができる。また、トレンチに埋め込まれた多結晶シリコンは、ゲッタリング機能も有している。尚、上記リン（Ｐ）ドープ多結晶シリコン等は、いずれも導電性を有するため、当該半導体装置における埋め込みトレンチの絶縁性は、トレンチの側壁および底面に形成された酸化膜によって確保される。
【００２２】
請求項９に記載のように、上記半導体装置は、例えば、前記埋め込みトレンチ内に、アモルファスシリコン、ＢＰＳＧ（Boron-doped Phospho-Silicate Glass）、ＮＳＧ（Non-doped Silicate Glass）、ＳＯＧ（Spin On Glass）、酸素（Ｏ）イオン注入多結晶シリコンおよび窒素（Ｎ）イオン注入多結晶シリコンのいずれかが埋め込まれてなる半導体装置とすることもできる。
【００２３】
当該半導体装置におけるトレンチ埋め込み材料である、上記アモルファスシリコン、ＢＰＳＧ、ＮＳＧ、ＳＯＧ、酸素（Ｏ）イオン注入多結晶シリコンおよび窒素（Ｎ）イオン注入多結晶シリコンも、いずれも半導体装置の製造工程で一般的に用いられる安価な材料である。上記ＢＰＳＧ、ＮＳＧ、ＳＯＧは、いずれも絶縁性を有しており、当該半導体装置における埋め込みトレンチは、トレンチの側壁および底面に酸化膜を形成していなくてもよい。尚、ＢＰＳＧ、ＮＳＧ、ＳＯＧ等の絶縁膜は、重金属等の汚染元素が通過し難い。従って、トレンチ内にこれらの材料が埋め込まれた当該半導体装置においては、後述するように、製造プロセスの初期段階において、トレンチ内に例えば上記リン（Ｐ）ドープ多結晶シリコン等の重金属等の汚染元素が通過し易い材料を埋め込んでおき、製造プロセスの最終段階において、上記ＢＰＳＧ等と置換する。
【００２４】
請求項１０に記載のように、上記半導体装置においては、前記埋め込み酸化膜の膜厚を、１０ｎｍ以上、６５０ｎｍ以下とすることで、埋め込み酸化膜の絶縁性を確保するとともに、埋め込み酸化膜を介しても、ＳＯＩ層にある重金属等の汚染元素をゲッタリング層に導くことができる。
【００２５】
請求項１１〜２４に記載の発明は、上記埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層に半導体素子が形成され、裏面側の支持基板に前記ＳＯＩ層より多くの結晶欠陥を含有するゲッタリング層が形成され、前記半導体素子の形成領域を取り囲んで、前記半導体素子を周囲から絶縁分離する埋め込みトレンチが、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するように形成されてなる半導体装置の製造方法に関する発明である。
【００２６】
請求項１１に記載の発明は、前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、一次酸化膜の膜厚を、１０ｎｍ以上、６５０ｎｍ以下とし、前記トレンチの側壁および底面に、前記一次酸化膜を形成する一次酸化膜形成工程と、一次材料を、多結晶シリコンとし、前記一次酸化膜が形成されたトレンチ内に前記一次材料を埋め込み、前記一次材料が埋め込まれたトレンチを前記埋め込みトレンチとする一次材料埋め込み工程と、前記一次材料埋め込み工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程とを有することを特徴としている。
【００２７】
請求項１２に記載のように、前記一次酸化膜は、均一な膜厚が得られ易い、熱酸化により形成することが好ましい。
【００２８】
請求項１３に記載のように、前記一次材料である多結晶シリコンは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。
【００２９】
当該半導体装置の製造方法によれば、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチの側壁および底面に、１０ｎｍ以上、６５０ｎｍ以下の膜厚を有する一次酸化膜からなる酸化膜が形成され、トレンチ内に一次材料である多結晶シリコンが埋め込まれてなる半導体装置を製造することができる。
【００３０】
当該半導体装置の製造方法において、トレンチに埋め込まれた一次材料である多結晶シリコンは、重金属等の汚染元素の拡散速度がＳＯＩ層と同等以上に大きく、これらの汚染元素のゲッタリング機能も有している。従って、トレンチ内に一次材料である多結晶シリコンが埋め込まれた後、当該埋め込みトレンチを介して、埋め込み酸化膜を通過できないＳＯＩ層にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層に導かれる。尚、当該製造方法により得られる上記以外の半導体装置の効果については、前述したとおりであり、その説明は省略する。
【００３１】
請求項１４に記載の発明は、前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、一次材料を、多結晶シリコンとし、前記トレンチ内に、前記一次材料を埋め込む一次材料埋め込み工程と、前記一次材料埋め込み工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程と、前記半導体素子形成工程後に、前記ＳＯＩ層上に、前記半導体素子に接続する配線を形成するための層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜を貫通して、前記トレンチ内に埋め込まれた一次材料に達する貫通孔を形成する貫通孔形成工程と、前記貫通孔を介して、前記一次材料を除去する一次材料除去工程と、前記一次材料除去工程後に、前記トレンチの側壁および底面に、前記二次酸化膜を形成する二次酸化膜形成工程と、前記二次酸化膜形成工程後に、前記トレンチおよび貫通孔内に、二次材料を埋め込み、前記二次材料が埋め込まれたトレンチを、前記埋め込みトレンチとする二次材料埋め込み工程とを有することを特徴としている。
【００３２】
請求項１５に記載のように、上記半導体装置の製造方法においては、一次酸化膜の膜厚を、前記ＳＯＩ層の厚さの１／３００ 以上、５０ｎｍ以下とし、前記トレンチの側壁および底面に、前記一次酸化膜を形成する一次酸化膜形成工程を有していてもよい。
【００３３】
一次酸化膜の膜厚をＳＯＩ層の厚さの１／３００以上とすることで、以下に示すウェットエッチングした場合の選択比を十分に確保することができると共に、一次酸化膜の膜厚を５０ｎｍ以下とすることで、ＳＯＩ層から埋め込みトレンチ内への重金属等の汚染元素の通過を促進することができる。
【００３４】
この場合には、請求項１６に記載のように、前記一次酸化膜は、均一な膜厚が得られ易い、熱酸化により形成することが好ましい。
【００３５】
請求項１７に記載のように、前記一次材料である多結晶シリコンは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。
【００３６】
請求項１８に記載のように、トレンチの側壁および底面に前記一次酸化膜を形成した場合においては、前記一次材料除去工程において、処理が容易でコストの低いウェットエッチングを用いて、前記一次材料を除去することが好ましい。
【００３７】
請求項１９に記載のように、前記二次材料は、例えば、多結晶シリコン、アモルファスシリコン、ＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかとすることができる。
【００３８】
当該半導体装置の製造方法によれば、層間絶縁膜を貫通し、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチの側壁および底面に、一次酸化膜と二次酸化膜、または二次酸化膜のみからなる酸化膜が形成され、トレンチ内に二次材料が埋め込まれてなる半導体装置を製造することができる。
【００３９】
当該半導体装置の製造方法においても、トレンチ内に一次材料である多結晶シリコンが埋め込まれた後、埋め込み酸化膜を通過できないＳＯＩ層にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層に導かれる。尚、当該半導体装置の製造方法では、一次材料である多結晶シリコンが埋め込まれるトレンチには、一次酸化膜が形成されていなくてもよい。また、一次酸化膜を形成する場合には、一次酸化膜の膜厚を、ＳＯＩ層の厚さの１／３００以上、５０ｎｍ以下とする。このため、１０ｎｍ以上、６５０ｎｍ以下の一次酸化膜が形成された状態で製造される前述の製造方法に較べて、重金属等の汚染元素が、ＳＯＩ層からトレンチ内に入り易い。従って、当該製造方法により得られる半導体装置では、請求項１１〜請求項１３に記載の製造方法により得られる半導体装置に較べて、ＳＯＩ層にある重金属等の汚染元素を、より低減することができる。当該製造方法により得られる半導体装置の上記以外の効果については、前述したとおりであり、その説明は省略する。
【００４０】
請求項２０に記載の発明は、前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、一次材料を、多結晶シリコンとし、前記トレンチ内に、前記一次材料を埋め込む一次材料埋め込み工程と、前記一次材料に酸素（Ｏ）イオンまたは窒素（Ｎ）イオンをイオン注入して一次材料を絶縁化し、絶縁化された一次材料が埋め込まれたトレンチを、前記埋め込みトレンチとする一次材料絶縁化工程と、前記一次材料絶縁化工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程とを有することを特徴としている。
【００４１】
請求項２１に記載のように、前記一次材料である多結晶シリコンは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。
【００４２】
当該半導体装置の製造方法によれば、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチ内に、絶縁化された一次材料が埋め込まれた半導体装置を製造することができる。
【００４３】
当該半導体装置の製造方法においては、トレンチ内に一次材料である多結晶シリコンが埋め込まれて絶縁化された後、当該埋め込みトレンチを介して、埋め込み酸化膜を通過できないＳＯＩ層にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層に導かれる。尚、当該製造方法により得られる上記以外の半導体装置の効果については、前述したとおりであり、その説明は省略する。
【００４４】
請求項２２に記載の発明は、前記埋め込み酸化膜を挟んで、主面側に前記ＳＯＩ層が形成され、裏面側の支持基板に前記ゲッタリング層が形成されてなるＳＯＩ基板を準備する基板準備工程と、前記半導体素子の形成領域を取り囲み、前記埋め込み酸化膜を貫通して、前記ゲッタリング層に達するトレンチを形成するトレンチ形成工程と、前記トレンチの側壁および底面に、多結晶シリコン膜を形成する多結晶シリコン膜形成工程と、前記多結晶シリコン膜が形成されたトレンチ内に、一次材料を埋め込む一次材料埋め込み工程と、前記一次材料埋め込み工程後に、前記ＳＯＩ層の半導体素子の形成領域に、半導体素子を形成する半導体素子形成工程と、前記半導体素子形成工程後に、前記多結晶シリコン膜を熱酸化して絶縁化し、絶縁化された多結晶シリコン膜を有するトレンチを前記埋め込みトレンチとする多結晶シリコン膜熱酸化工程とを有することを特徴としている。
【００４５】
請求項２３に記載のように、前記多結晶シリコン膜は、例えば、リン（Ｐ）ドープ多結晶シリコン膜、ノンドープ多結晶シリコン膜およびボロン（Ｂ）ドープ多結晶シリコン膜のいずれかとすることができる。
【００４６】
請求項２４に記載のように、前記一次材料は、熱酸化膜より低密度の酸化膜である、ＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかとすることが好ましい。
【００４７】
当該半導体装置の製造方法によれば、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチの側壁および底面に、絶縁化された多結晶シリコン膜が形成され、トレンチ内に一次材料が埋め込まれてなる半導体装置を製造することができる。
【００４８】
当該半導体装置の製造方法においては、トレンチの側壁および底面に多結晶シリコン膜が形成された後、当該多結晶シリコン膜を介して、埋め込み酸化膜を通過できないＳＯＩ層にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層に導かれる。尚、当該製造方法により得られる上記以外の半導体装置の効果については、前述したとおりであり、その説明は省略する。
【発明を実施するための最良の形態】
【００４９】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００５０】
（第１の実施形態）
図１は、本実施形態における半導体装置１００の模式的な断面図である。
【００５１】
図１に示す半導体装置１００では、埋め込み酸化膜１を有するＳＯＩ（Silicon On Insulator）基板１０が用いられ、埋め込み酸化膜１を挟んで、主面側の単結晶シリコンからなるＳＯＩ層２には、半導体素子２０が形成されている。尚、図１では、拡散領域２０ａ，ゲート酸化膜２０ｂ，ゲート電極２０ｃを半導体素子２０の構成要素として例示しているが、以下の本発明の半導体装置における半導体素子は、ＳＯＩ層２に形成し、ＳＯＩ層２を介して動作する任意の半導体素子であってよい。
【００５２】
図１の半導体装置１００では、裏面側の支持基板３に、ＳＯＩ層２より多くの結晶欠陥を含有するゲッタリング層４が形成されている。ゲッタリング層４は、ＳＯＩ基板１０に当初から存在する汚染元素や半導体装置１００の製造途中で混入する汚染元素を捕獲するための層である。ゲッタリング層４としては、例えば、格子間酸素を核にして析出させた結晶欠陥層であるＩＧ（Intrinsic Gettering）層、サンドブラスト処理シリコン層、酸素（Ｏ）イオン注入シリコン層、窒素（Ｎ）イオン注入シリコン層、リン（Ｐ）イオン注入シリコン層、ボロン（Ｂ）イオン注入シリコン層、ボロン（Ｂ）拡散層、多結晶シリコン層のいずれか、もしくはそれらの組み合わせによる積層体等を用いることができる。
【００５３】
図１の半導体装置１００では、半導体素子２０の形成領域を取り囲んで、半導体素子２０を周囲から絶縁分離する、埋め込みトレンチ３０が形成されている。埋め込みトレンチ３０は、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。
【００５４】
図１の半導体装置１００における埋め込みトレンチ３０は、側壁および底面に形成された膜厚１０ｎｍ以上、６５０ｎｍ以下の酸化膜３０ｂと、トレンチ内に埋め込まれた多結晶シリコン３０ａからなる。酸化膜３０ｂは、均一膜厚が得られやすい熱酸化膜とすることが好ましい。また、トレンチ内に埋め込まれる多結晶シリコン３０ａは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。
【００５５】
図１に示す半導体装置１００においては、裏面側の支持基板３にゲッタリング層４が形成されており、半導体素子２０を周囲から絶縁分離する埋め込みトレンチ３０が、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。半導体装置１００におけるトレンチ埋め込み材料である多結晶シリコン３０ａは、半導体装置の製造工程で一般的に用いられる安価な材料であり、重金属等の汚染元素の拡散速度が大きく、これらの汚染元素を容易に通過させて、これらの汚染元素をゲッタリング層４へと導くことができる。また、トレンチに埋め込まれた多結晶シリコン３０ａは、ゲッタリング機能も有している。従って、半導体装置１００の製造プロセスにおいて、後述するように、埋め込みトレンチ３０を、埋め込み酸化膜１を通過できない重金属等の汚染元素の通過経路として利用することができ、ＳＯＩ層２にあるこれらの汚染元素をゲッタリング層４に導くことができる。これによって、完成した半導体装置１００のＳＯＩ層２では、重金属等の汚染元素が低減されて、ＳＯＩ層２が本来持つ高機能を発揮させることができる。従って、半導体素子２０のリーク電流や浮遊容量が低減されて、高い信頼性を有する半導体装置とすることができる。
【００５６】
また、図１の半導体装置１００における埋め込みトレンチ３０は、ＳＯＩ層２に形成される半導体素子２０を取り囲んで、半導体素子２０を周囲から絶縁分離している。従って、半導体装置１００においては、高速化や高集積化といったＳＯＩウェハの利点が阻害されることもない。尚、上記リン（Ｐ）ドープ多結晶シリコン等は、いずれも導電性を有するため、半導体装置１００における埋め込みトレンチ３０の絶縁性は、トレンチの側壁および底面に形成された酸化膜３０ｂによって確保される。
【００５７】
図１の半導体装置１００においては、埋め込みトレンチ３０の側壁および底面に形成する酸化膜３０ｂの膜厚を、１０ｎｍ以上、６５０ｎｍ以下としている。酸化膜３０ｂの膜厚を１０ｎｍ以上とすることで、埋め込みトレンチ３０の十分な絶縁性が確保できるとともに、酸化膜３０ｂの膜厚を６５０ｎｍ以下とすることで、ＳＯＩ層２から埋め込みトレンチ３０内への重金属等の汚染元素の通過が可能となる。
【００５８】
以上のようにして、図１に示す半導体装置１００は、ＳＯＩ層２に形成される半導体素子２０に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置とすることができる。
【００５９】
次に、図１に示す半導体装置１００の製造方法を説明する。
【００６０】
図２（ａ）〜（ｅ）と図３（ａ）〜（ｄ）は、図１の半導体装置１００の製造方法を示す工程別断面図である。
【００６１】
最初に、図２（ａ）に示すように、埋め込み酸化膜１を挟んで、主面側にＳＯＩ層２が形成され、裏面側の支持基板３にゲッタリング層４が形成されてなるＳＯＩ基板１０を準備する。
【００６２】
次に、図２（ｂ）に示すように、ＳＯＩ層２の表面を、５０ｎｍ程度の厚さの熱酸化膜５で覆う。次に、熱酸化膜５上に、１５０〜２００ｎｍの厚さの窒化シリコン（Ｓｉ３Ｎ４）膜６を、ＬＰ−ＣＶＤ法で堆積する。
【００６３】
次に、図２（ｃ）に示すように、Ｓｉ３Ｎ４膜６上に、フォトレジスト膜マスクＭ１を形成し、フォトレジスト膜マスクＭ１を用いて、Ｓｉ３Ｎ４膜６、次いで熱酸化膜５をドライエッチングする。これにより、半導体素子の形成領域を取り囲む位置で、ＳＯＩ層２を露出させる。
【００６４】
次に、図２（ｄ）に示すように、フォトレジスト膜マスクＭ１を除去した後、Ｓｉ３Ｎ４膜６をマスクとして、先ず、ＳＯＩ層２をドライエッチングする。必要に応じて、ＳＯＩ層２に形成されたトレンチ表面にあるエッチングダメージ層を、ケミカルドライエッチングにより、５０〜１５０ｎｍ除去する。続いて、埋め込み酸化膜１をドライエッチングし、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するトレンチ３０ｔを形成する。
【００６５】
次に、図２（ｅ）に示すように、トレンチ３０ｔの側壁および底面に、一次酸化膜３０ｂを形成する。一次酸化膜３０ｂの膜厚は、１０ｎｍ以上、６５０ｎｍ以下とする。例えば、一次酸化膜３０ｂの膜厚を、１００ｎｍとする。一次酸化膜３０ｂは、均一な膜厚が得られ易い、熱酸化により形成することが好ましい。
【００６６】
続いて、一次酸化膜３０ｂが形成されたトレンチ３０ｔ内に、一次材料として多結晶シリコン３０ａを埋め込み、一次材料３０ａが埋め込まれたトレンチ３０ｔを、半導体素子形成領域を取り囲んで当該領域を周囲から絶縁分離する、最終的な埋め込みトレンチ３０とする。一次材料である多結晶シリコン３０ａは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。例えば、リン（Ｐ）ドープ多結晶シリコンをＬＰ−ＣＶＤ法で堆積して、トレンチ３０ｔを埋め戻す。
【００６７】
図２（ｅ）に示す一次材料３０ａの埋め込み工程後、次に、ＳＯＩ層２の半導体素子形成領域に、半導体素子２０を形成する。
【００６８】
例えば、図３（ａ）に示すように、熱酸化膜５上にあったＳｉ３Ｎ４膜６をリン酸で除去した後、フォトレジスト膜マスク（図示無し）を形成し、半導体素子形成領域に、ボロン（Ｂ）やリン（Ｐ）を選択的にイオン注入する。次に、前記フォトレジスト膜マスクを除去した後、窒素（Ｎ２）雰囲気で熱処理を行い、ボロン（Ｂ）やリン（Ｐ）を拡散した拡散領域２０ａを形成する。
【００６９】
次に、図３（ｂ）に示すＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜８を、以下のようにして形成する。
【００７０】
熱酸化膜５上にＳｉ３Ｎ４膜（図示無し）を成膜し、その上に、フォトレジスト膜マスク（図示無し）を形成する。次に、前記フォトレジスト膜マスクを用いてドライエッチングし、選択的に前記Ｓｉ３Ｎ４膜を除去して、熱酸化膜５を露出させる。次に、前記フォトレジスト膜マスクを除去した後、前記Ｓｉ３Ｎ４膜をマスクとして、例えば、１０００℃の水蒸気雰囲気で、４００〜５００分間、熱酸化を行う。これによって、ＬＯＣＯＳ酸化膜８が形成される。最後に、前記Ｓｉ３Ｎ４膜を、リン酸でエッチング除去する。
【００７１】
次に、図３（ｃ）に示すゲート酸化膜２０ｂとゲート電極２０ｃを、以下のようにして形成する。
【００７２】
最初に、熱酸化膜５を、希ＨＦにより除去する。次に、例えば８５０℃で熱酸化を行い、厚さ４０ｎｍの酸化膜（図示無し）を形成した後、前記酸化膜を希ＨＦにより除去する、いわゆる犠牲酸化を行う。次に、例えば８５０℃で熱酸化を行い、所定厚さのゲート酸化膜２０ｂを形成する。次に、多結晶シリコン膜を堆積した後、所望の位置に多結晶シリコン膜を選択的に残存させて、ゲート電極２０ｃを形成する。
【００７３】
これにより、半導体素子２０が完成する。
【００７４】
最後に、図３（ｄ）に示すように、層間絶縁膜９ａ、配線４０、パッシベーション膜９ｂを形成する。
【００７５】
以上で、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチの側壁および底面に、１０ｎｍ以上、６５０ｎｍ以下の膜厚を有する一次酸化膜からなる酸化膜３０ｂが形成され、トレンチ内に一次材料である多結晶シリコン３０ａが埋め込まれてなる、図１に示した半導体装置１００が製造される。
【００７６】
図２（ａ）〜（ｅ）と図３（ａ）〜（ｄ）に示した上記半導体装置１００の製造方法において、トレンチ３０ｔに埋め込まれた一次材料である多結晶シリコン３０ａは、重金属等の汚染元素の拡散速度がＳＯＩ層２と同等以上に大きく、これらの汚染元素のゲッタリング機能も有している。従って、図２（ｅ）に示した工程において、トレンチ３０ｔ内に一次材料である多結晶シリコン３０ａが埋め込まれた後、当該埋め込みトレンチ３０を介して、埋め込み酸化膜１を通過できないＳＯＩ層２にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層４に導かれる。尚、当該製造方法により得られる上記以外の半導体装置１００の効果については、図１において説明したとおりである。
（第２の実施形態）
第１実施形態に示した半導体装置１００およびその製造方法は、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチの側壁および底面に、１０ｎｍ以上、６５０ｎｍ以下の膜厚を有する酸化膜３０ｂが形成され、トレンチ内に多結晶シリコン３０ａが埋め込まれてなる半導体装置およびその製造方法であった。本実施形態は、層間絶縁膜を貫通し、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチの側壁および底面に、一次酸化膜と二次酸化膜、または二次酸化膜のみからなる酸化膜が形成され、トレンチ内に二次材料が埋め込まれてなる半導体装置およびその製造方法に関する。以下、本実施形態について、図に基づいて説明する。
【００７７】
図４は、本実施形態における半導体装置１０１の模式的な断面図である。尚、図４の半導体装置１０１において、図１の半導体装置１００と同様の部分については同じ符号を付け、その説明は省略する。
【００７８】
図４に示す半導体装置１０１も、図１に示す半導体装置１００と同様に、埋め込み酸化膜１を有するＳＯＩ基板１０が用いられている。また、半導体装置１０１では、裏面側の支持基板３に、ＳＯＩ層２より多くの結晶欠陥を含有するゲッタリング層４が形成されている。半導体装置１０１では、半導体素子２０の形成領域を取り囲んで、半導体素子２０を周囲から絶縁分離する、埋め込みトレンチ３１が形成されている。埋め込みトレンチ３１は、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。
【００７９】
図４の半導体装置１０１おける埋め込みトレンチ３１は、図１の半導体装置１００おける埋め込みトレンチ３０と異なり、ＳＯＩ層２上に形成された、半導体素子２０に接続する配線４０を形成するための層間絶縁膜９ａを貫通して形成されている。また、埋め込みトレンチ３１は、側壁および底面に形成された酸化膜３１ｂと、トレンチ内に埋め込まれた二次材料３１ａからなる。
【００８０】
側壁および底面に形成され酸化膜３１ｂは、後述するように、異なる工程で形成される一次酸化膜と二次酸化膜、または二次酸化膜のみからなる。トレンチ内に埋め込まれた二次材料３１ａは、半導体装置１０１の製造途中において、最初にトレンチ内に一次材料である多結晶シリコンが埋め込まれた後、当該多結晶シリコンに置き換えて、トレンチ内に埋め込まれたものである。従って、半導体装置１０１におけるトレンチ内に埋め込まれた二次材料３１ａは、重金属等の汚染元素の拡散速度が大きくなくてもよく、任意の材料であってよい。例えば、二次材料３１ａを、多結晶シリコン、アモルファスシリコン、ＢＰＳＧ（Boron-doped Phospho-Silicate Glass）、ＮＳＧ（Non-doped Silicate Glass）、ＳＯＧ（Spin On Glass）のいずれかとすることができる。上記アモルファスシリコン、ＢＰＳＧ、ＮＳＧ、ＳＯＧは、多結晶シリコンと同様に、いずれも半導体装置の製造工程で一般的に用いられる安価な材料である。
【００８１】
図４に示す半導体装置１０１においても、裏面側の支持基板３にゲッタリング層４が形成されており、半導体素子２０を周囲から絶縁分離する埋め込みトレンチ３１が、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。後述するように、半導体装置１０１では、トレンチ内に最初に埋め込まれた一次材料（多結晶シリコン）が、製造途中において、ＳＯＩ層２にある埋め込み酸化膜１を通過できない重金属等の汚染元素をゲッタリング層４に導く。従って、図４の半導体装置１０１の製造プロセスにおいては、埋め込みトレンチ３１の形成途中の状態を、埋め込み酸化膜１を通過できない重金属等の汚染元素の通過経路として利用する。これによって、図１の半導体装置１００と同様に、完成した当該半導体装置１０１のＳＯＩ層２では、重金属等の汚染元素が低減されて、ＳＯＩ層２が本来持つ高機能を発揮させることができる。従って、半導体素子２０のリーク電流が低減もしくは絶縁耐圧が改善されて、高い信頼性を有する半導体装置とすることができる。
【００８２】
また、図４の半導体装置１０１における埋め込みトレンチ３１は、図１の半導体装置１００の埋め込みトレンチ３０と同様に、ＳＯＩ層２に形成される半導体素子２０を取り囲んで、半導体素子２０を周囲から絶縁分離している。従って、半導体装置１０１においても、高速化や高集積化といったＳＯＩウェハの利点が阻害されることはない。
【００８３】
尚、図４の半導体装置１０１においては、後述するように、二次酸化膜を形成することで、埋め込みトレンチ３１の十分な絶縁性を確保している。
【００８４】
以上のようにして、図４に示す半導体装置１０１も、図１に示した半導体装置１００と同様に、ＳＯＩ層２に形成される半導体素子２０に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置とすることができる。
【００８５】
次に、図４に示す半導体装置１０１の製造方法を説明する。
【００８６】
図５（ａ）〜（ｃ）と図６（ａ）〜（ｃ）は、図４の半導体装置１０１の製造方法を示す工程別断面図である。尚、半導体装置１０１の製造において、トレンチを形成するまでの工程は、半導体装置１００の製造における図２（ａ）〜（ｄ）に示した工程と同様であり、図示を省略した。また、図５（ａ）〜（ｃ）と  図６（ａ）において、トレンチに一次酸化膜３１ｄを形成する場合を左側に、トレンチに一次酸化膜３１ｄを形成しない場合を右側に示した。
【００８７】
図４に示す半導体装置１０１の製造においては、図２（ｄ）に示したトレンチの形成工程に続いて、以下に示す工程を実施する。
【００８８】
最初に、図５（ａ）に示すように、一次酸化膜３１ｄを形成する場合には、左側に示したように、トレンチの側壁および底面に、膜厚がＳＯＩ層２の厚さの１／３００以上、５０ｎｍ以下の一次酸化膜３１ｄを形成する。一次酸化膜３１ｄの膜厚をＳＯＩ層２の厚さの１／３００以上とすることで、以下に示すウェットエッチングした場合の選択比を十分に確保することができると共に、一次酸化膜３１ｄの膜厚を５０ｎｍ以下とすることで、ＳＯＩ層２から埋め込みトレンチ内への重金属等の汚染元素の通過を促進することができる。例えば、一次酸化膜３１ｄの膜厚を、５ｎｍ程度とする。一次酸化膜３１ｄは、均一な膜厚が得られ易い、熱酸化により形成することが好ましい。重金属の多くが酸化膜中において著しく拡散速度が遅いため、上記のようにトレンチの側壁および底面に形成する一次酸化膜３１ｄの膜厚を薄くすることで、ＳＯＩ層２中の重金属がトレンチ内に拡散し易くなる。また、右側に示したように、一次酸化膜３１ｄを形成しなくてもよい。この場合には、ＳＯＩ層２中の重金属がトレンチ内により拡散し易くなる。
【００８９】
続いて、一次酸化膜３１ｄが形成されたトレンチ内に、一次材料として多結晶シリコン３１ｃを埋め込む。一次材料である多結晶シリコン３１ｃは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。例えば、リン（Ｐ）ドープ多結晶シリコンをＬＰ−ＣＶＤ法で堆積して、トレンチを埋め戻す。尚、トレンチの側壁および底面に一次酸化膜３１ｄを形成した場合には、後述する多結晶シリコン３１ｃの除去に際して、ウェットエッチングが使えるようになる。
【００９０】
次に、図５（ｂ）に示すように、拡散領域２０ａ、ＬＯＣＯＳ酸化膜８、ゲート酸化膜２０ｂおよびゲート電極２０ｃを形成して、半導体素子２０を完成する。この半導体装置２０を完成するまでの工程は、図３（ａ）〜（ｃ）で説明した工程と同じである。次に、ＳＯＩ層２上に、半導体素子２０に接続する配線を形成するための層間絶縁膜９ａを形成する。
【００９１】
次に、図５（ｃ）に示すように、層間絶縁膜９ａ上にフォトレジスト膜マスクＭ２を形成し、フォトレジスト膜マスクＭ２を用いてドライエッチングする。これによって、層間絶縁膜９ａおよびＬＯＣＯＳ酸化膜８を貫通して、トレンチ内に埋め込まれた一次材料３１ｃに達する、貫通孔３１ｋを形成する。
【００９２】
次に、図６（ａ）に示すように、フォトレジスト膜マスクＭ２を除去した後、層間絶縁膜９ａ及びＬＯＣＯＳ酸化膜８をマスクとして、貫通孔３１ｋを介して、トレンチ内に埋め込まれた一次材料である多結晶シリコン３１ｃを除去する。左側の図に示したトレンチの側壁および底面に一次酸化膜３１ｄを形成してある場合には、処理が容易でコストの低いウェットエッチングが使えるため、例えば、５０℃のＫＯＨでウェットエッチングして多結晶シリコン３１ｃを除去する。尚、ドライエッチングにより多結晶シリコン３１ｃを除去してもよい。右側の図に示したトレンチの側壁および底面に一次酸化膜３１ｄを形成していない場合には、ドライエッチングにより、多結晶シリコン３１ｃを除去する。
【００９３】
次に、図６（ｂ）に示すように、１０００℃で熱酸化を行い、トレンチの側壁および底面に二次酸化膜を形成して、トレンチの側壁および底面に、酸化膜３１ｂを形成する。酸化膜３１ｂの膜厚は、例えば、５０ｎｍに設定する。図６（ａ）の左側に示した一次酸化膜３１ｄを形成してある場合には、一次酸化膜と二次酸化膜を合わせたものが、酸化膜３１ｂとなる。図６（ａ）の右側に示した一次酸化膜３１ｄを形成していない場合には、二次酸化膜が、酸化膜３１ｂとなる。
【００９４】
続いて、酸化膜３１ｂが形成されたトレンチおよび貫通孔内に、二次材料３１ａを埋め込み、二次材料３１ａが埋め込まれたトレンチを、半導体素子２０を取り囲んで当該半導体素子２０を周囲から絶縁分離する、最終的な埋め込みトレンチ３１とする。二次材料３１ａは、例えば、多結晶シリコン、アモルファスシリコン、ＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかとすることができる。このように、酸化膜３１ｂが形成されたトレンチおよび貫通孔を埋め戻す二次材料３１ａは、重金属元素の拡散速度の速い多結晶シリコンに限らない。何故なら、以降の工程は低温工程となり、以降で混入する重金属元素は、半導体素子２０の特性にほとんど影響しないためである。
【００９５】
最後に、図６（ｃ）に示すように、配線４０、パッシベーション膜９ｂを形成する。
【００９６】
以上で、層間絶縁膜９ａを貫通し、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチの側壁および底面に酸化膜３１ｂが形成され、トレンチ内に二次材料３１ａが埋め込まれてなる、図４に示した半導体装置１０１が製造される。
【００９７】
図５（ａ）〜（ｃ）と図６（ａ）〜（ｃ）に示した上記半導体装置１０１の製造方法においても、トレンチ内に一次材料である多結晶シリコン３１ｃが埋め込まれた後、埋め込み酸化膜１を通過できないＳＯＩ層２にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層４に導かれる。尚、当該半導体装置の製造方法では、一次材料である多結晶シリコン３１ｃが埋め込まれるトレンチには、ＳＯＩ層２の厚さの１／３００以上、５０ｎｍ以下の一次酸化膜３１ｄが形成されているか、あるいは一次酸化膜３１ｄが全く形成されていない。このため、１０ｎｍ以上、６５０ｎｍ以下の一次酸化膜３０ｂが形成された状態で製造される第１実施形態の半導体装置１００に較べて、重金属等の汚染元素が、ＳＯＩ層２からトレンチ内に入り易い。従って、上記製造方法により得られる半導体装置１０１では、第１実施形態の製造方法により得られる半導体装置１００に較べて、ＳＯＩ層２にある重金属等の汚染元素を、より低減することができる。当該製造方法により得られる半導体装置１０１の上記以外の効果については、前述したとおりである。
（第３の実施形態）
第１実施形態に示した半導体装置１００およびその製造方法は、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチ３０ｔの側壁および底面に、１０ｎｍ以上、６５０ｎｍ以下の膜厚を有する酸化膜３０ｂが形成され、トレンチ３０ｔ内に多結晶シリコン３０ａが埋め込まれてなる半導体装置およびその製造方法であった。本実施形態は、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチであって、側壁および底面に酸化膜が形成されていないトレンチ内に、酸素（Ｏ）イオン注入または窒素（Ｎ）イオン注入された多結晶シリコンが埋め込まれてなる半導体装置およびその製造方法に関する。以下、本実施形態について、図に基づいて説明する。
【００９８】
図７は、本実施形態における半導体装置１０２の模式的な断面図である。尚、図７の半導体装置１０２において、図１の半導体装置１００と同様の部分については同じ符号を付け、その説明は省略する。
【００９９】
図７に示す半導体装置１０２も、図１に示す半導体装置１００と同様に、埋め込み酸化膜１を有するＳＯＩ基板１０が用いられている。また、半導体装置１０２では、裏面側の支持基板３に、ＳＯＩ層２より多くの結晶欠陥を含有するゲッタリング層４が形成されている。半導体装置１０２では、半導体素子２０の形成領域を取り囲んで、半導体素子２０を周囲から絶縁分離する、埋め込みトレンチ３２が形成されている。埋め込みトレンチ３２は、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。
【０１００】
図７の半導体装置１０２おける埋め込みトレンチ３２は、図１の半導体装置１００おける埋め込みトレンチ３０と異なり、側壁および底面には酸化膜が形成されておらず、トレンチ内には、直接、酸素（Ｏ）イオン注入または窒素（Ｎ）イオン注入された多結晶シリコン３２ａが埋め込まれている。
【０１０１】
トレンチ内に埋め込まれた酸素（Ｏ）イオン注入または窒素（Ｎ）イオン注入された多結晶シリコン３２ａは、最初にトレンチ内に多結晶シリコンが埋め込まれた後、酸素（Ｏ）イオンまたは窒素（Ｎ）イオンを高濃度にイオン注入して、当初の多結晶シリコンを絶縁化したものである。従って、半導体装置１０２におけるトレンチ内に埋め込まれた多結晶シリコン３２ａは、重金属等の汚染元素の拡散速度が大きく、且つ、絶縁性を有している。
【０１０２】
図７に示す半導体装置１０２においても、裏面側の支持基板３にゲッタリング層４が形成されており、半導体素子２０を周囲から絶縁分離する埋め込みトレンチ３２が、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。半導体装置１０２では、トレンチ内に最初に埋め込まれた酸素（Ｏ）イオン注入または窒素（Ｎ）イオン注入された多結晶シリコン３２ａが、製造途中において、ＳＯＩ層２にある埋め込み酸化膜１を通過できない重金属等の汚染元素をゲッタリング層４に導く。従って、図７の半導体装置１０２の製造プロセスにおいては、埋め込みトレンチ３２を、埋め込み酸化膜１を通過できない重金属等の汚染元素の通過経路として利用する。これによって、図１の半導体装置１００と同様に、完成した当該半導体装置１０２のＳＯＩ層２では、重金属等の汚染元素が低減されて、ＳＯＩ層２が本来持つ高機能を発揮させることができる。従って、半導体素子２０のリーク電流が低減もしくは絶縁耐圧が改善されて、高い信頼性を有する半導体装置とすることができる。
【０１０３】
また、図７の半導体装置１０２における埋め込みトレンチ３２は、図１の半導体装置１００の埋め込みトレンチ３０と同様に、ＳＯＩ層２に形成される半導体素子２０を取り囲んで、半導体素子２０を周囲から絶縁分離している。従って、半導体装置１０２においても、高速化や高集積化といったＳＯＩウェハの利点が阻害されることはない。
【０１０４】
以上のようにして、図７に示す半導体装置１０２も、図１に示した半導体装置１００と同様に、ＳＯＩ層２に形成される半導体素子２０に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置とすることができる。
【０１０５】
次に、図７に示す半導体装置１０２の製造方法を説明する。
【０１０６】
図８（ａ）〜（ｄ）は、図７の半導体装置１０２の製造方法を示す工程別断面図である。尚、半導体装置１０２の製造において、トレンチを形成するまでの工程は、半導体装置１００の製造における図２（ａ）〜（ｄ）に示した工程と同様であり、図示を省略した。
【０１０７】
図７に示す半導体装置１０２の製造においては、図２（ｄ）に示したトレンチの形成工程に続いて、以下に示す工程を実施する。
【０１０８】
最初に、図８（ａ）に示すように、トレンチの側壁および底面に一次酸化膜を形成することなく、トレンチ内に、一次材料として多結晶シリコン３２ｃを埋め込む。一次材料である多結晶シリコン３２ｃは、例えば、リン（Ｐ）ドープ多結晶シリコン、ノンドープ多結晶シリコンおよびボロン（Ｂ）ドープ多結晶シリコンのいずれかとすることができる。例えば、リン（Ｐ）ドープ多結晶シリコンをＬＰ−ＣＶＤ法で堆積して、トレンチを埋め戻す。
【０１０９】
続いて、熱酸化膜５上にあったＳｉ３Ｎ４膜６をリン酸で除去する。
【０１１０】
次に、図８（ｂ）に示すように、フォトレジスト膜マスクＭ３を熱酸化膜５上に形成する。次に、フォトレジスト膜マスクＭ３を用いて、一次材料である多結晶シリコン３２ｃに、選択的に酸素（Ｏ）イオンもしくは窒素（Ｎ）イオンを、１０１３〜１０１５ｃｍー２のドーズ量でイオン注入して、多結晶シリコン３２ｃを絶縁化する。
【０１１１】
これによって、図８（ｃ）に示すように、当初の多結晶シリコン３２ｃが、高濃度に酸素（Ｏ）イオン注入または窒素（Ｎ）イオン注入され、絶縁化された多結晶シリコン３２ａに変わる。この絶縁化された多結晶シリコン３２ａが埋め込まれてなるトレンチを、埋め込みトレンチ３２とする。続いて、フォトレジスト膜マスクＭ３を除去する。
【０１１２】
次に、図８（ｄ）に示すように、拡散領域２０ａ、ＬＯＣＯＳ酸化膜８、ゲート酸化膜２０ｂおよびゲート電極２０ｃを形成して、半導体素子２０を完成する。最後に、層間絶縁膜９ａ、配線４０、パッシベーション膜９ｂを形成する。この図８（ｄ）における工程は、図３（ａ）〜（ｄ）で説明した工程と同じである。
【０１１３】
以上で、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチ内に、絶縁化された一次材料３２ａが埋め込まれてなる、図７に示した半導体装置１０２が製造される。
【０１１４】
図８（ａ）〜（ｄ）に示した上記半導体装置１０２の製造方法においては、トレンチ内に一次材料である多結晶シリコン３２ｃが埋め込まれて絶縁化された多結晶シリコン３２ａに変換後、当該埋め込みトレンチ３２を介して、トレンチ内に埋め込み酸化膜１を通過できないＳＯＩ層２にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層４に導かれる。上記半導体装置１０２の製造方法においても、埋め込みトレンチ３２には、トレンチの側壁および底面に一次酸化膜が全く形成されていない。このため、１０ｎｍ以上、６５０ｎｍ以下の一次酸化膜３０ｂが形成された状態で製造される第１実施形態の半導体装置１００に較べて、重金属等の汚染元素が、ＳＯＩ層２からトレンチ内に入り易い。従って、上記製造方法により得られる半導体装置１０２では、第１実施形態の製造方法により得られる半導体装置１００に較べて、ＳＯＩ層２にある重金属等の汚染元素を、より低減することができる。当該製造方法により得られる半導体装置１０２の上記以外の効果については、前述したとおりである。
（第４の実施形態）
第１実施形態に示した半導体装置１００およびその製造方法は、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチ３０ｔの側壁および底面に、１０ｎｍ以上、６５０ｎｍ以下の膜厚を有する酸化膜３０ｂが形成され、トレンチ３０ｔ内に多結晶シリコン３０ａが埋め込まれてなる半導体装置およびその製造方法であった。本実施形態は、埋め込み酸化膜を貫通してゲッタリング層に達するトレンチであって、トレンチの側壁および底面に多結晶シリコン膜を形成し、半導体素子の形成後に、前記多結晶シリコン膜を熱酸化してなる半導体装置およびその製造方法に関する。以下、本実施形態について、図に基づいて説明する。
【０１１５】
図９は、本実施形態における半導体装置１０３の模式的な断面図である。尚、図９の半導体装置１０３において、図１の半導体装置１００と同様の部分については同じ符号を付け、その説明は省略する。
【０１１６】
図９に示す半導体装置１０３も、図１に示す半導体装置１００と同様に、埋め込み酸化膜１を有するＳＯＩ基板１０が用いられている。また、半導体装置１０３では、裏面側の支持基板３に、ＳＯＩ層２より多くの結晶欠陥を含有するゲッタリング層４が形成されている。半導体装置１０３では、半導体素子２０の形成領域を取り囲んで、半導体素子２０を周囲から絶縁分離する、埋め込みトレンチ３３が形成されている。埋め込みトレンチ３３は、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。
【０１１７】
図９の半導体装置１０２おける埋め込みトレンチ３３は、図１の半導体装置１００おける埋め込みトレンチ３０と異なり、側壁および底面に形成された当初多結晶シリコン膜で後に絶縁膜化した膜３３ｂと、トレンチ内に埋め込まれた一次材料３３ａからなる。
【０１１８】
埋め込みトレンチ３３の側壁および底面に形成された当初多結晶シリコン膜で後に絶縁膜化した膜３３ｂは、最初に側壁および底面に形成した多結晶シリコンを、半導体素子２０の形成後の後工程において、絶縁化したものである。従って、半導体装置１０３にける埋め込みトレンチ３３の側壁および底面に形成された絶縁化された多結晶シリコン膜３３ｂは、重金属等の汚染元素の拡散速度が大きく、且つ、絶縁性を有している。尚、図９では、後述する半導体装置１０２の製造方法によって形成される、ゲート電極２０ｃ上に形成された側壁酸化膜２０ｄとＳＯＩ基板１０上に形成されたＳｉ３Ｎ４膜７が示されている。
【０１１９】
図９に示す半導体装置１０３においても、裏面側の支持基板３にゲッタリング層４が形成されており、半導体素子２０を周囲から絶縁分離する埋め込みトレンチ３３が、埋め込み酸化膜１を貫通して、ゲッタリング層４に達するように形成されている。半導体装置１０３では、トレンチの側壁および底面に最初に形成された多結晶シリコン膜が、製造途中において、ＳＯＩ層２にある埋め込み酸化膜１を通過できない重金属等の汚染元素をゲッタリング層４に導く。従って、図９の半導体装置１０３の製造プロセスにおいては、埋め込みトレンチ３３の側壁および底面に最初に形成された多結晶シリコン膜を、埋め込み酸化膜１を通過できない重金属等の汚染元素の通過経路として利用する。これによって、図１の半導体装置１００と同様に、完成した当該半導体装置１０３のＳＯＩ層２では、重金属等の汚染元素が低減されて、ＳＯＩ層２が本来持つ高機能を発揮させることができる。従って、半導体素子２０のリーク電流や浮遊容量が低減されて、高い信頼性を有する半導体装置とすることができる。尚、埋め込みトレンチ３３の側壁および底面に最初に形成された多結晶シリコン膜は、半導体素子２０の形成後において水蒸気雰囲気で熱酸化され、絶縁膜化される。尚、埋め込みトレンチ３３内に埋め込まれている一次材料３３ａは、熱酸化膜より低密度の酸化膜であるＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかとすることが好ましい。
【０１２０】
図９の半導体装置１０３における埋め込みトレンチ３３は、図１の半導体装置１００の埋め込みトレンチ３０と同様に、ＳＯＩ層２に形成される半導体素子２０を取り囲んで、半導体素子２０を周囲から絶縁分離している。従って、半導体装置１０３においても、高速化や高集積化といったＳＯＩウェハの利点が阻害されることはない。
【０１２１】
以上のようにして、図９に示す半導体装置１０３も、図１に示した半導体装置１００と同様に、ＳＯＩ層２に形成される半導体素子２０に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置とすることができる。
【０１２２】
次に、図９に示す半導体装置１０３の製造方法を説明する。
【０１２３】
図１０（ａ）〜（ｃ）は、図９の半導体装置１０３の製造方法を示す工程別断面図である。尚、半導体装置１０３の製造において、トレンチを形成するまでの工程は、半導体装置１００の製造における図２（ａ）〜（ｄ）に示した工程と同様であり、図示を省略した。
【０１２４】
図９に示す半導体装置１０３の製造においては、図２（ｄ）に示したトレンチの形成工程に続いて、以下に示す工程を実施する。
【０１２５】
最初に、図１０（ａ）に示すように、トレンチの側壁および底面に、多結晶シリコン膜３３ｃを形成する。多結晶シリコン膜３３ｃは、例えば、リン（Ｐ）ドープ多結晶シリコン膜、ノンドープ多結晶シリコン膜およびボロン（Ｂ）ドープ多結晶シリコン膜のいずれかとすることができる。例えば、リン（Ｐ）ドープ多結晶シリコンを、ＬＰ−ＣＶＤ法で、例えば１００ｎｍの厚さでトレンチの側壁および底面に形成する。
【０１２６】
次に、トレンチ内に、一次材料３３ａを埋め込む。一次材料３３ａは、後に多結晶シリコン膜を水蒸気雰囲気で熱酸化する際に酸化種であるＯＨ基が拡散し易い熱酸化膜より低密度の酸化膜であるＢＰＳＧ、ＮＳＧ、ＳＯＧのいずれかとすることが好ましい。これらの低密度酸化膜をＬＰ−ＣＶＤ法、常圧ＣＶＤ、プラズマＣＶＤ法、スピン塗布等で堆積して、トレンチを埋め戻す。
【０１２７】
続いて、熱酸化膜５上にあったＳｉ３Ｎ４膜６をリン酸で除去する。
【０１２８】
次に、図１０（ｂ）に示すように、拡散領域２０ａ、ＬＯＣＯＳ酸化膜８、ゲート酸化膜２０ｂおよびゲート電極２０ｃを形成して、半導体素子２０を完成する。この間の工程は、図３（ｂ），（ｃ）で説明した工程と同じである。
【０１２９】
次に、熱酸化を行い、ゲート電極２０ｃの多結晶シリコン膜に、側壁酸化膜２０ｄを形成する。次いで、Ｓｉ３Ｎ４膜７を、ＬＰ−ＣＶＤ方法で５０〜２００ｎｍの厚さに堆積する。次に、フォトレジスト膜マスク（図示省略）を用いてドライエッチングし、トレンチ上のＳｉ３Ｎ４膜７を選択的に除去する。
【０１３０】
次に、１０００℃の水蒸気雰囲気中で熱酸化を行い、トレンチの側壁および底面に形成された多結晶シリコン膜３３ｃを絶縁化し、絶縁化された多結晶シリコン膜（熱酸化膜）３３ｂに変換する。この多結晶シリコン膜熱酸化工程においては、水蒸気雰囲気中の酸化種であるＯＨ基は、Ｓｉ３Ｎ４膜７によりブロックされてその下側にある部位が酸化されない反面、トレンチを埋め込んだ低密度の酸化膜である一次材料３３ａ中は十分拡散可能であるため、トレンチの側壁および底面に形成された多結晶シリコン膜３３ｃの熱酸化のみが進行する。これにより、トレンチの側壁および底面に形成された多結晶シリコン膜３３ｃが絶縁化し、絶縁化された多結晶シリコン膜（熱酸化膜）３３ｂに変換する。
【０１３１】
最後に、図１０（ｃ）に示すように、層間絶縁膜９ａ、配線４０、パッシベーション膜９ｂを形成する。この工程は、図３（ｄ）で説明した工程と同じである。
【０１３２】
以上で、埋め込み酸化膜１を貫通してゲッタリング層４に達するトレンチの側壁および底面に、絶縁化された多結晶シリコン膜が形成され、トレンチ内に一次材料３３ａが埋め込まれてなる、図９に示した半導体装置１０３が製造される。
【０１３３】
図１０（ａ）〜（ｃ）に示した上記半導体装置１０３の製造方法においては、トレンチの側壁および底面に多結晶シリコン膜３３ｃが形成され、当該多結晶シリコン膜３３ｃを介して、埋め込み酸化膜１を通過できないＳＯＩ層２にある重金属等の汚染元素が、後工程における高温での熱処理を伴う工程の間に、ゲッタリング層４に導かれる。尚、当該製造方法により得られる半導体装置１０３の上記以外の効果については、前述したとおりである。
【０１３４】
以上に示したように、上記各半導体装置１００〜１０３は、いずれも、ＳＯＩウェハを用いた半導体装置であって、ＳＯＩ層２に形成される半導体素子２０に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置およびその製造方法となっている。
【０１３５】
（他の実施形態）
上記各半導体装置１００〜１０３において、ＳＯＩ基板１０における埋め込み酸化膜１の厚さについては、特に制限は無い。一方、上記各半導体装置１００〜１０３において、埋め込み酸化膜の膜厚１を、１０ｎｍ以上、６５０ｎｍ以下とすることで、埋め込み酸化膜１の絶縁性を確保するとともに、埋め込み酸化膜１を介しても、ＳＯＩ層２にある重金属等の汚染元素をゲッタリング層４に導くことができる。
【０１３６】
また、上記各半導体装置１００〜１０３においては、ゲッタリング層４が、埋め込み酸化膜１に当接して、裏面側の支持基板３に形成されていた。この場合には、ゲッタリング層４に達するトレンチの深さを必要最小限とすることができ、これによって、製造コストを抑制することができる。しかしながら、これに限らず、ゲッタリング層４は、裏面側の支持基板３における任意の位置に形成されていてもよく、例えば、いわゆるＥＧ（External Gettering）法と呼ばれる、支持基板３の裏面側の表面に形成されていてもよい。
【図面の簡単な説明】
【０１３７】
【図１】第１実施形態における半導体装置１００の模式的な断面図である。
【図２】（ａ）〜（ｅ）は、図１の半導体装置１００の製造方法を示す工程別断面図である。
【図３】（ａ）〜（ｄ）は、図１の半導体装置１００の製造方法を示す工程別断面図である。
【図４】第２実施形態における半導体装置１０１の模式的な断面図である。
【図５】（ａ）〜（ｃ）は、図４の半導体装置１０１の製造方法を示す工程別断面図である。
【図６】（ａ）〜（ｃ）は、図４の半導体装置１０１の製造方法を示す工程別断面図である。
【図７】第３実施形態における半導体装置１０２の模式的な断面図である。
【図８】（ａ）〜（ｄ）は、図７の半導体装置１０２の製造方法を示す工程別断面図である。
【図９】第４実施形態における半導体装置１０３の模式的な断面図である。
【図１０】（ａ）〜（ｃ）は、図９の半導体装置１０３の製造方法を示す工程別断面図である。
【符号の説明】
【０１３８】
１００〜１０３  半導体装置
１０  ＳＯＩ基板
２  ＳＯＩ層
３  支持基板
４  ゲッタリング層
２０  半導体素子
３０〜３３  埋め込みトレンチ
３０ａ  多結晶シリコン
３０ｂ  酸化膜
３１ａ  二次材料
３１ｂ  酸化膜
３１ｃ  多結晶シリコン（一次材料）
３１ｄ  一次酸化膜
３２ａ  酸素（Ｏ）イオン注入または窒素（Ｎ）イオン注入された多結晶シリコン
３２ｃ  多結晶シリコン
３３ａ  一次材料
３３ｂ  絶縁化された多結晶シリコン膜
３３ｃ  多結晶シリコン膜
【図１】
2007157935.tif 000003
【図２】
2007157935.tif 000004
【図３】
2007157935.tif 000005
【図４】
2007157935.tif 000006
【図５】
2007157935.tif 000007
【図６】
2007157935.tif 000008
【図７】
2007157935.tif 000009
【図８】
2007157935.tif 000010
【図９】
2007157935.tif 000011
【図１０】
2007157935.tif 000012