(57)【要約】【構成】映像信号をディジタル信号へ変換するＡ／Ｄコンバータから出力されるパラレル信号を電流増幅させて出力を行う出力回路を個別に制御する。また、出力回路により出力されたパラレル信号を伝送する信号線を個別に制御する。具体的には、記録を行わないスルー画像表示のみの場合はＡ／Ｄコンバータから出力されるパラレル信号の上位ビットの出力回路を能動化にし、下位ビットの出力回路を不能化にする制御を行う。。また、下位ビットの出力回路が不能化制御された場合、該出力回路からパラレル信号を伝送する信号線を不能化にする制御を行う。【効果】従って、要求される画質レベルに応じて使用する信号を増幅するバッファの電力の削減を図ることが出来る。【選択図】図２
2007049372.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を取り込む取り込み手段と、
前記アナログ信号を複数のビット精度のパラレル信号に変換するＡ／Ｄ変換手段と、
前記パラレル信号を各々に電流増幅して電流増幅されたパラレル信号を出力する出力手段と、
前記出力手段によって出力されたパラレル信号を動作モードに従って処理する処理手段と、
所定の複数のモードから動作モードを選択する選択手段と、
前記選択手段にて選択された動作モードに応じて、前記出力手段による出力動作を制御する第一制御手段を備える、信号出力制御装置。
【請求項２】
前記増幅されたパラレル信号を伝送する伝送手段、
前記選択手段にて選択された動作モードに応じて前記伝送手段による伝送動作を制御する第二制御手段をさらに備える、請求項１の信号出力制御装置。
【請求項３】
請求項１ないし２のいずれかに記載の信号出力制御装置を備える、撮像装置。
【請求項４】
前記モードは、少なくともスルー画を表示させるモードである、請求項３の撮像装置。
【請求項５】
アナログ信号を取り込むステップと、
前記アナログ信号を複数のビット精度のパラレル信号に変換するステップと、
前記パラレル信号を各々に電流増幅して電流増幅されたパラレル信号を出力するステップと、
出力された前記パラレル信号を動作モードに従って処理するステップと、
所定の複数のモードから動作モードを選択するステップと、
選択された前記動作モードに応じて、前記パラレル信号の出力動作を制御するステップとを備える、信号出力制御方法。
【請求項６】
前記増幅されたパラレル信号を伝送するステップと、
選択された前記動作モードに応じて前記パラレル信号の伝送動作を制御するステップとをさらに備える、請求項５の信号出力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号出力制御装置に関し、特に例えばディジタルカメラのイメージセンサから出力されるアナログ映像信号をディジタル画像信号へ変換し、ディジタル画像信号を出力する際の信号出力制御に関するものである。
【背景技術】
【０００２】
近年、ディジタルカメラやカメラ付き携帯電話等においては、小型化、軽量化に伴い、低消費電力化が要求されている。例えば、低消費電力化の方法として、ディジタル信号処理における低消費電力化が挙げられる。
【０００３】
ディジタル信号処理における低消費電力化の１つとして、ディジタル信号処理のキーデバイスとなるＡ／Ｄ変換器の低消費電力化の一例が特許文献１に開示されている。この従来技術１では、並列型Ａ／Ｄ変換器において、ビット精度に応じた数の参照電圧に対応して比較器を設けると、ビット精度を高くするとそれに累乗して比較器の個数が増加し、回路規模が増大して消費電力が増大してしまうことから、それを防ぐことを目的としている。従って、従来技術１の並列型Ａ／Ｄ変換器は、各々異なる電圧値を有し、ディジタル出力信号のビット精度に応じて参照電圧を出力する参照電圧発生回路と、参照電圧発生回路の個数よりも少ない個数の比較器と、比較器の出力を符号化してディジタル出力信号を出力する符号器とを具え、複数の比較器の各々は、参照電圧のいずれか１つとアナログ入力信号との大小を比較することにより、比較器の数を減らすことができ、つまりは消費電力を低減することができる。
【特許文献１】特開平２００３−１０１４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６は、従来のＡＦＥ回路の構成例を示すＡＦＥ回路ブロック図である。図４に示すＡＦＥ回路６００は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ、相関二重サンプリング）回路２０２、ＰＧＡ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）回路２０４、Ａ／Ｄコンバータ２０６、クランプ回路２０８、ＮＨ＋ＮＬ個のバッファ（電流増幅器）６１０１〜６１０ＮＨ＋ＮＬで構成される。電源２２４は、バッファ６１０１〜６１０ＮＨ＋ＮＬを動作させるための電力を供給している。
【０００５】
ＡＦＥ回路６００の動作を図６を用いて説明すると、図示しないＣＣＤイメージャから出力された信号のアナログ撮像信号をＣＤＳ回路２０２においてノイズを軽減し、ＰＧＡ回路２０４においてアナログ撮像信号のレベルを調節する。Ａ／Ｄコンバータ２０６は並列型であり、ＰＧＡ回路２０４より出力されたアナログ撮像信号をＮＨ＋ＮＬビットのパラレル信号であるディジタル画像データに変換する。その際、クランプ回路２０８において信号レベルの基準を設定し、フィードバックさせてディジタル画像データへの変換を行っている。ここで、変換されたＮＨ＋ＮＬビットのパラレル信号であるディジタル画像データは、夫々ＮＨ＋ＮＬ個のバッファ６１０１〜６１０ＮＨ＋ＮＬにおいて、電流増幅されＮＨ＋ＮＬビットのパラレル信号であるディジタル画像データとして図示しない信号処理回路へ出力される。
【０００６】
Ａ／Ｄコンバータ２０６におけるＮＨ＋ＮＬビットのパラレル信号であるディジタル画像データを図示しない信号処理回路へ出力するために、バッファ６１０１〜６１０ＮＨ＋ＮＬにおいて、ディジタル画像データ、つまりは電流を増幅している。
【０００７】
バッファ６１０１〜６１０ＮＨ＋ＮＬにおいて、電流増幅されたディジタル画像データは並列に図示しない信号処理回路へ出力される。
【０００８】
出力されたディジタル画像データの１ビット目はＬＳＢ（Ｌｅａｓｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）といい、その最下位のビットを示している。そしてＮＨ＋ＮＬビット目はＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）といい、その最上位のビットを示している。そして、使用者が小型のディスプレイで表示される画像を認識する際に、ＬＳＢは画像の詳細な情報を持っており、使用者にとってはノイズであるか否かも判断できないことに対し、ＭＳＢは画像を認識する上で重要な情報を持っている。つまり、下位のビットから上位のビットへいくにつれて持つ画像情報の重要度が上がる。
【０００９】
例えば、表示器を有するディジタルカメラやカメラ付携帯電話等の撮像動作を行う前後に、画像の記録を行わないモード（スルー画のみの出力モード）状態になるものがある。その状態において、使用者は小型のディスプレイで表示される画像に対して、高い解像度を持つ画像を求めていない場合が想定され、この場合、どのような画像であるかを認識できればよい。ここで消費電力削減の観点から、ＡＦＥ回路におけるバッファの消費電力の低減が考えられる。
【００１０】
従来技術１におけるＡ／Ｄ変換器は、Ａ／Ｄ変換器を構成する比較器の数を減らすことにより消費電力の低減をしており、アナログ映像信号から変換したパラレル信号であるディジタル画像データをそのまま出力しているが、電流増幅するバッファの消費電力の低減に関しては特に技術課題の認識が無く、従って、その課題に係る解決手段が開示されていない。つまり、従来技術１では、アナログ映像信号を、ディジタル画像データへ変換するＡ／Ｄコンバータから出力されたディジタル画像データである上位ビットから下位ビットまでの全データに対して、バッファを動作させていると考えられるため、バッファ動作の際の低消費電力化に関して改善の余地がある。
【００１１】
本発明は、上記の問題点を解決するもので、消費電力の削減を図る信号出力制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
第一の発明の信号出力制御装置は、アナログ信号を取り込む取り込み手段（１０６）と、アナログ信号を複数のビット精度のパラレル信号に変換するＡ／Ｄ変換手段（２０６）と、パラレル信号を各々に電流増幅して電流増幅されたパラレル信号を出力する出力手段（２１０ａ〜２１０ｊ）と、出力手段によって出力されたパラレル信号を動作モードに従って処理する処理手段（１１４）と、所定の複数のモードから動作モードを選択する選択手段（１１８）と、選択手段にて選択された動作モードに応じて、出力手段による出力動作を制御する第一制御手段（１１４）を備えることを特徴とする。
【００１３】
従って、動作モードに応じてパラレル信号を電流増幅する際の電力の削減を図ることが出来る。
【００１４】
第二の発明は、第一の発明の信号出力制御装置において、増幅されたパラレル信号を伝送する伝送手段（２１４ａ〜２１４ｊ）と、選択手段にて選択された動作モードに応じて前記伝送手段による伝送動作を制御する第二制御手段（１１４）をさらに備えることを特徴とする。
【００１５】
第三の発明は、第一の発明ないし第二の発明のいずれかの信号出力制御装置を備える撮像装置であることを特徴とする。
【００１６】
第四の発明は、第三の発明の撮像装置において、モードは、少なくともスルー画を表示させるモードであることを特徴とする。
【発明を実施するための最良の形態】
【００１７】
本実施例においては、信号出力制御装置の一つの例として撮像装置１００の形態を説明する。本実施例における撮像装置１００のブロック図を図１に示す。本実施例の撮像装置１００は、撮像レンズ１０２、絞り１０４、ＣＣＤイメージャ１０６、ＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）回路１０８、信号処理回路１１０、ＳＤＲＡＭ１１２、ＣＰＵ１１４、カウンタ１１４ａ、ＣＣＤ駆動部１１６、操作部１１８、モータ駆動部１２０、画像圧縮・伸張処理部１２２、カード制御部１２４、外部メモリカード１２６、Ｄ／Ａ変換回路１２８、ビデオエンコーダ１３０、表示器１３２とを備えて構成されている。
【００１８】
撮像レンズ１０２は、被写体の光学像を撮像デバイスであるＣＣＤイメージャ１０６の撮像面上に結像させる。また、撮像レンズ１０２はＣＣＤイメージャ１０６の出力信号に基づいて光軸方向の移動を調節される。絞り１０４は、制御されることにより撮像レンズ１０２よりＣＣＤイメージャ１０６に入る光を調節する。これらの撮像レンズ１０２および絞り１０４の調節はモータ駆動部１２０によって行われる。ただし、このモータ駆動部１２０は、撮像レンズ１０２および絞り１０４を別々に調節する図示しない２つのモータで構成されている。
【００１９】
撮像レンズ１０２によってＣＣＤイメージャ１０６の撮像面に被写体の光学像が結像されると、ＣＣＤイメージャ１０６を構成する一部分である各フォトダイオードでは光電変換が行われる。ＣＣＤイメージャ１０６は光の強さと時間に応じて蓄積された電荷の信号を、図示しないＣＣＤ駆動部１１６内のタイミングジェネレータから出力される必要な各種のパルス波形に従ってアナログ撮像信号で出力する。また後述するスルー画像を表示器１３２へ表示する、または動画像を撮像する際には、間引き処理を行われＡＦＥ回路１０８に出力される。
【００２０】
ＡＦＥ回路１０８は、ＣＣＤイメージャ１０６から出力された信号のアナログ撮像信号のノイズを軽減し、アナログ撮像信号のレベルを自動調節し、ディジタル画像データに変換する。ＡＦＥ回路１０８については図２を参照し後述する。
【００２１】
信号処理回路１１０では、ＡＦＥ回路１０８より出力されたディジタル画像データを基に、色分離を行い３つの色信号であるＲ、Ｇ、Ｂ信号を作成する。そして、３つの色信号に対して色温度検出を行い色温度制御によってそれぞれに対して利得調整が行われる。次にこれらを輝度信号であるＹ信号、２つの色差信号であるＵ、Ｖ信号に変換するための処理を施す。
【００２２】
ＣＰＵ１１４は、ＡＦＥ回路１０８、信号処理回路１１０、ＳＤＲＡＭ１１２、ＣＣＤ駆動部１１６、操作部１１８、モータ駆動部１２０、画像圧縮・伸張処理部１２２およびカード制御部１２４、Ｄ／Ａ変換器１２８に接続されている。ＣＰＵ１１４は、図示しない内部メモリに格納されているプログラムに従って、ＡＦＥ回路１０８、ＳＤＲＡＭ１１２、ＣＣＤ駆動部１１６、モータ駆動部１２０、画像圧縮・伸張処理部１２２、カード制御部１２４の制御を行う。また、ＣＰＵ１１４内部にはカウンタ１１４ａがあり、後述する静止画撮像処理においての所定の処理の回数をカウントする。
【００２３】
また、操作部１１８として、本実施例においては、レリーズボタン１１８ａ、静止画モードボタン１１８ｂ、動画モードボタン１１８ｃ、メニューボタン１１８ｄ、カーソルボタン１１８ｅ、決定ボタン１１８ｆを備えている。例えば、使用者はこれらのボタンを操作することにより、所望のモード決定操作および所望の操作が可能になる。例えば、スルー画像を表示させたいときは、静止画モードボタン１１８ｂもしくは動画モードボタン１１８ｃの操作を行い、静止画モードもしくは動画モード状態にする。メニューボタン１１８ｄを操作することにより、表示器１３２へメニュー項目を表示させる。そしてカーソルボタン１１８ｅを操作し、スルー画像表示の項目を選択し、決定ボタン１１８ｆを操作することによりスルー画像表示が可能になる。
【００２４】
図２にＡＦＥ回路１０８の構成図を示す。図２に示すＡＦＥ回路１０８は、ＣＤＳ回路２０２、ＰＧＡ回路２０４、Ａ／Ｄコンバータ２０６、クランプ回路２０８、バッファ２１０ａ〜２１０ｊ、スイッチ部２１８（スイッチ２１２およびスイッチ２１４ａ〜２１４ｆ）およびスイッチ部２２０（スイッチ２１４ｇ〜２１４ｊおよびスイッチ２１６）で構成されている。図２において、図６と同一符号のものは同一機能を有するものとして詳細な説明は省略する。
【００２５】
次に、ＡＦＥ回路１０８の動作について説明する。ＣＤＳ回路２０２、ＰＧＡ回路２０４およびクランプ回路２０８は、図６における従来のＡＦＥ回路６００に構成されているデバイスの１つであるＣＤＳ回路６０２、ＰＧＡ回路６０４およびクランプ回路６０８と同様の処理が行われる。
【００２６】
ＣＣＤイメージャ１０６から出力されたアナログ撮像信号は、ＣＤＳ回路２０２およびＰＧＡ回路２０４よって上述の処理がなされ、ＰＧＡ回路２０４より出力されたアナログ撮像信号は並列型Ａ／Ｄコンバータ２０６において１０ビットのパラレル信号であるディジタル画像データに変換され、バッファ２１０ａ〜２１０ｊに出力される。その際、クランプ回路２０８において上述の処理が行われている。
【００２７】
また、ＣＰＵ１１４は撮像装置１００の動作のモード状態に従って、スイッチ部２１８およびスイッチ部２２０を制御する。スイッチ部２１８を制御することにより、スイッチ２１２およびスイッチ２１４ａ〜２１４ｆをオンまたはオフする。従ってオン状態では、バッファ２１０ａ〜２１０ｆおよびバッファ２１０ａ〜２１０ｆから出力された増幅データを信号処理回路１１０へ伝達する信号線は能動状態であり、オフ状態では、バッファ２１０ａ〜２１０ｊおよびバッファ２１０ａ〜２１４ｆから出力された増幅データを信号処理回路１１０へ伝達する信号線は不能状態である。同様に、スイッチ２２０を制御することにより、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオンまたはオフする。オン、オフ状態におけるバッファ２１０ｇ〜２１０ｊおよびバッファ２１０ｇ〜２１０ｊから出力された増幅データを信号処理回路へ伝達する信号線は、バッファ２１０ａ〜２１０ｆおよびバッファ２１０ａ〜２１０ｆから出力された増幅データを信号処理回路１１０へ伝達する信号線と同様の状態になる。
【００２８】
ここで、アナログ撮像信号から変換された１０ビットのパラレル信号であるディジタル画像データは、ＣＰＵ１１４により制御された１０個のバッファ２１０ａ〜２１０ｊすべて、もしくはいずれかにおいて電流増幅され、電流増幅された１０ビットすべて、もしくはいずれかのパラレル信号であるディジタル画像データとして信号処理回路１１０へ出力される。
【００２９】
次に、撮像装置１００のＣＰＵ１１４の動作について説明する。
【００３０】
静止画撮像モードボタン１１８ｂが操作されることによって静止画撮像モード状態にあり、かつスルー画像表示モードである場合、ＣＰＵ１１４は表示器１３２にスルー画像を表示させる。また、スルー画像表示モードでない場合は、ＣＰＵ１１４は表示器１３２にスルー画像を表示させない。
【００３１】
具体的に、スルー画像表示モードである場合において静止画撮像モード状態にあると、ＣＰＵ１１４はまず、スイッチ２１２およびスイッチ２１４ａ〜２１４ｆをオン状態にし、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオフ状態にするよう、スイッチ部２１８およびスイッチ部２２０の制御を行う。従って、バッファ２１０ａ〜２１０ｆは電源が供給され、入力されたディジタル画像データの電流増幅が可能であり、スイッチ２１４ａ〜２１４ｆがオン状態になるため、信号処理回路１１０へ出力された電流増幅されたディジタル画像データの受け渡しが可能である。反対に、バッファ２１０ｇ〜２１０ｊは電力が供給されておらず、入力されたディジタル画像データの電流増幅は不可能であり、またスイッチ２１４ｇ〜２１４ｊがオフ状態にあるため、信号処理回路１１０へいかなるデータを受け渡すことも不可能である。その結果、Ａ／Ｄコンバータ２０６から出力された１０ビットのディジタル画像データからは、上位６ビットのディジタル画像データが信号処理回路１１０へ出力されることとなる。
【００３２】
スルー画を表示する際には、この状態で、被写体の光学像を撮像レンズ１０２、絞り１０４、ＣＣＤイメージャ１０６によって取り込み、アナログ映像信号はＡＦＥ回路１０８に出力される。ＡＦＥ回路１０８では、上述したようにＣＤＳ回路２０２においてノイズを軽減し、ＰＧＡ回路２０４においてアナログ撮像信号のレベルを調節し、並列型Ａ／Ｄコンバータ２０６によってＰＧＡ回路２０４より出力されたアナログ撮像信号を１０ビットのパラレル信号であるディジタル画像データに変換する。その際、クランプ回路２０８において信号レベルの基準を設定し、フィードバックさせてディジタル画像データへの変換を行っている。ここで、変換された１０ビットのパラレル信号であるディジタル画像データは、夫々６個のバッファ２１０ａ〜２１０ｆにおいて、電流増幅され上位６ビットのパラレル信号であるディジタル画像データとして信号処理回路１１０へ出力される。信号処理回路１１０では、上述の処理がなされ、図示しないズーム回路によって、信号処理回路１１０から得られたＹ、Ｕ、Ｖ信号であるディジタル画像データをディジタル表示用画像データにリサイズする。リサイズされたディジタル表示用画像データはＳＤＲＡＭ１１２に格納される。そして、Ｄ／Ａ変換回路１２８ではディジタル表示用画像データはアナログ表示用画像データへ変換され、ビデオエンコーダ１３０は、Ｄ／Ａ変換回路１２８からのアナログ表示用画像データを基にＮＴＳＣ信号に変換し、表示器１３２において変換されたＮＴＳＣ信号を順次表示する。従って、表示器１３２ではスルー画像が表示される。
【００３３】
そして、レリーズボタン１１８ａが操作されることによって、静止画撮像操作がなされると、ＣＰＵ１１４は、オフ状態であったスイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオン状態にするよう、スイッチ部２２０の制御を行う。従って、バッファ２１０ａ〜２１０ｊの全てに電源が供給され、入力されたディジタル画像データの電流増幅が可能であり、スイッチ２１４ａ〜２１４ｊの全てがオン状態になるため、信号処理回路１１０へ出力される電流増幅されたディジタル画像データの受け渡しが可能である。その結果、Ａ／Ｄコンバータ２０６から出力された１０ビットのディジタル画像データは、そのまま１０ビットのディジタル画像データを信号処理回路１１０へ出力されることとなる。
【００３４】
そして、１フレーム分の被写体の光学像を撮像レンズ１０２、絞り１０４およびＣＣＤイメージャ１０６によって取り込む。
【００３５】
ＣＣＤイメージャ１０６では、ＣＣＤ駆動部１１６によって作られた駆動に必要な各種のパルス波形が加えられる。取り込み動作では、露光動作、フレーム読み出しモード動作により、１フレーム分の信号を取り込む。露光動作では露光を行い、フレーム読み出しモード動作では露光動作により感光部に溜まった電荷を、インタレーススキャンにより本実施例では例えば３回に分けて信号を読み出している。つまり、感光部の全画素のうち垂直方向に２つおきの画素の信号を独立して読み出している。
【００３６】
フレーム読み出しモード動作におけるＣＣＤイメージャ１０６へ加えられるパルス波形の一つとして、高速転送を行うパルスが挙げられる。３回に分けて全画素を読み出すインタレーススキャンでは、上記のように感光部の全画素のうち垂直方向に２つおきの露光により感光部に溜まった電荷を、垂直転送部へシフトしシフトされた垂直転送部の電荷を水平転送部へ転送し、水平転送部へ転送された電荷を出力している。そして、垂直転送部に残った電荷を棄てるために、上記の高速転送を行うパルスが加えられ垂直転送部に残った電荷が吐き出される。次に、電荷を垂直転送部へ転送された感光部の垂直方向に１つずれた未だ電荷を垂直転送部へ転送されていない感光部から電荷を垂直転送部へシフトし、シフトされた垂直転送部の電荷を水平転送部へ転送し、水平転送部へ転送された電荷を出力している。そして、同様に高速転送を行うパルスが加えられ垂直転送部に残った電荷が吐き出される。次に、未だ電荷を垂直転送部へ転送されていない残りの感光部から電荷を垂直転送部へシフトし、シフトされた垂直転送部の電荷を水平転送部へ転送し、水平転送部へ転送された電荷を出力している。そして、同様に高速転送を行うパルスが加えられ垂直転送部に残った電荷が吐き出される。
【００３７】
この高速転送を行っている期間においても、ＡＦＥ回路１０８のスイッチ２１２、スイッチ２１６およびスイッチ２１４ａ〜２１４ｊをオフ状態にするようスイッチ部２１８およびスイッチ部２２０を制御する。従って、高速転送期間の消費電力を削減することが出来る。
【００３８】
ＣＣＤイメージャ１０６からのアナログ映像信号はＡＦＥ回路１０８に出力される。ＡＦＥ回路１０８では、上述したようにＣＤＳ回路２０２においてノイズを軽減し、ＰＧＡ回路２０４においてアナログ撮像信号のレベルを調節し、並列型Ａ／Ｄコンバータ２０６によってＰＧＡ回路２０４より出力されたアナログ撮像信号を１０ビットのパラレル信号であるディジタル画像データに変換する。その際、クランプ回路２０８において信号レベルの基準を設定し、フィードバックさせてディジタル画像データへの変換を行っている。ここで、変換された１０ビットのパラレル信号であるディジタル画像データは、夫々１０個のバッファ２１０ａ〜２１０ｊにおいて、電流増幅され全ビットのパラレル信号であるディジタル画像データとしてディジタル画像データが順次に信号処理回路１１０へ出力される。
【００３９】
３回に分けられたディジタル画像データが全て信号処理回路１１０へ出力されたことを検出すると、ＣＰＵ１１４は、オン状態であったスイッチ２１２、２１６およびスイッチ２１４ａ〜２１４ｊをオフ状態にするよう、スイッチ部２１８およびスイッチ部２２０の制御を行う。従って、バッファ２１０ａ〜２１０ｊ全てに電力が供給されず、スイッチ２１４ａ〜２１４ｊの全てがオフ状態になるため、信号処理回路１１０へ出力されるディジタル画像データの受け渡しができなくなる。
【００４０】
信号処理回路１１０へ出力されたディジタル画像データはＹ、Ｕ、Ｖ信号であるディジタル画像データになるよう信号処理を行い、ＳＤＲＡＭ２４に一旦格納する。
【００４１】
そして、一旦格納された１フレーム分のディジタル画像データは、画像圧縮・処理部１２２、静止画像の場合はＪＰＥＧコーデックによって、ＪＰＥＧで圧縮される。圧縮された圧縮ディジタル画像データは再びＳＤＲＡＭ２４に格納される。そして圧縮ディジタル画像データはカード制御部１２４を制御することによって外部メモリカード１２６に記録される。
【００４２】
また、スルー画像表示モードでない場合において、静止画撮像モード状態になると、ＣＰＵ１１４はまず、スイッチ２１２、スイッチ２１６、スイッチ２１４ａ〜２１４ｆおよびスイッチ２１４ｇ〜２１４ｊをオフ状態にするよう、スイッチ部２１８およびスイッチ部２２０の制御を行う。従って、バッファ２１０ａ〜２１０ｊは電源が供給されず、入力されたディジタル画像データの電流増幅は不可能で有り、またスイッチ２１４ａ〜２１４ｊがオフ状態にあるため、信号処理回路１１０へいかなるデータを受け渡すこともできなくなる。その結果、Ａ／Ｄコンバータ２０６から出力された１０ビットのディジタル画像データからは、全て出力されないこととなる。
【００４３】
この状態で、被写体の光学像を撮像レンズ１０２、絞り１０４、ＣＣＤイメージャ１０６によって取り込み、アナログ映像信号はＡＦＥ回路１０８に出力されるが、バッファ２１０ａ〜２１０ｊおよび信号線全てが不能状態であるため、変換された１０ビットのパラレル信号であるディジタル画像データは、全て出力されないこととなる。
【００４４】
レリーズボタン１１８ａが操作されることによって、静止画撮像操作がなされると、ＣＰＵ１１４は、オフ状態であったスイッチ２１２、２１６およびスイッチ２１４ａ〜２１４ｊをオン状態にするよう、スイッチ部２１８およびスイッチ部２２０の制御を行う。バッファ２１０ａ〜２１０ｊの全てに電源が供給された後は、上述したスルー画像表示の際と同様の処理が行われる。
【００４５】
次に動画撮像モードの動作について説明する。動画撮像モードボタン１１８ｃを操作されることによって動画撮像モード状態にあり、かつスルー画像表示モードである場合、ＣＰＵ１１４は表示器１３２にスルー画像を表示させる。また、スルー画像表示モードでない場合は、ＣＰＵ１１４は表示器１３２にスルー画像を表示させない。
【００４６】
上記の動画撮像モードにおける動作に関して、ＣＰＵ１１４が制御するＡＦＥ回路に対しての動作は静止画像撮像モードにおける動作と同様の動作である。
【００４７】
従って、スルー画像表示モード状態のときはスイッチ２１２およびスイッチ２１４ａ〜２１４ｆをオンにし、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオフにする。
スルー画表示モード状態でないときは、スイッチ２１２、２１６およびスイッチ２１４ａ〜２１４ｊをオフにする。そして、静止画撮像モードの際のスルー画像表示モード状態の撮像処理と同様の処理を行う。
【００４８】
そして、レリーズボタン１１８ａが操作されると、動画撮像処理が実行される。このとき、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオフからオンに切替える。そしてレリーズボタン１１８ａが再び操作され動画撮像が終了するまで、動画撮像処理が実行される。この動画撮像処理は、例えば１秒間に３０フレーム分の静止画撮像処理を連続的に行う。静止画撮像処理と異なる点は、Ｙ、Ｕ、Ｖ信号であるディジタル画像データをＳＤＲＡＭ１１２に一旦格納し、格納されているディジタル画像データを画像データを画像圧縮・伸張処理部１２２にて、動画像の場合にはＭｏｔｉｏｎＪＰＥＧコーデックによって動画圧縮をし、再びＳＤＲＡＭ１１２に格納する処理を複数フレーム分行い、ＳＤＲＡＭ２４に格納された複数フレーム分の動画圧縮画像データはカード制御部１２４を制御することによって外部メモリカード１２６へ格納される点である。動画撮像処理においては、動画撮像が終了するまで上記の処理が行われる。
【００４９】
次に、上述した静止画撮像モードおよび動画像モードにおけるＣＰＵ１１４のＡＦＥ回路１０８の制御について図３〜図５を参照して詳しく説明する。
【００５０】
図３および図４は、静止画撮像モードボタン１１８ｂの操作後に、ＣＰＵ１１４におけるＡＦＥ回路１０８を制御するときの処理のフロー図である。
【００５１】
静止画撮像モードボタン１１８ｂにおいて操作が行われると、まず、自身のモード検出を行う（ステップＳ１）。
【００５２】
次に、ステップＳ１で検出されたモードがスルー画像表示モードであるか否かの判断を行う（ステップＳ３）。
【００５３】
ステップＳ３において、スルー画像表示モードであると判断すると（ステップＳ３Ｙ）、スイッチ部２１８を能動化し、スイッチ部２２０を不能化にする制御を行う（ステップＳ５）。詳しくは、スイッチ２１２およびスイッチ２１４ａ〜２１４ｆをオンにし、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオフにする。その結果、バッファ２１０ａ〜２１０ｆには電力が供給され、信号処理回路１１０へ出力された電流増幅されたディジタル画像データの受け渡しが可能になる。反対に、バッファ２１０ｇ〜２１０ｊは電力が供給されず、信号処理回路１１０へそこからのいかなるデータを受け渡すこともできない。従って、Ａ／Ｄコンバータ２０６から出力されたディジタル画像データの上位６ビットのディジタル画像データが信号処理回路１１０へ出力可能となる。
【００５４】
一方、ステップＳ３において、スルー画モードでないと判断すると（ステップＳ３Ｎ）、スイッチ２１２、スイッチ２１６およびスイッチ２１４ａ〜２１４ｊをオフにするようスイッチ部２１８およびスイッチ部２２０の制御を行う（ステップＳ７）。その結果、バッファ２１０ａ〜２１０ｊには電力が供給されず、また信号処理回路１１０へそこからのいかなるデータを受け渡すことも不可能である。従って、Ａ／Ｄコンバータ２０６から出力されたディジタル画像データの全てのデータが信号処理回路１１０へ出力ができなくなる。
【００５５】
次に、自身のイベント検出を行う（ステップＳ９）。
【００５６】
ステップＳ９において、レリーズボタン１１８ａ操作が有りと判断すると（ステップＳ１１Ｙ）、スイッチ２１２、スイッチ２１６およびスイッチ２１４ａ〜２１４ｊをオンにするようスイッチ部２１８およびスイッチ部２２０の制御を行う（ステップＳ１７）。その結果、バッファ２１０ａ〜２１０ｊには電力が供給され、信号処理回路１１０へ出力された電流増幅されたディジタル画像データの受け渡しが可能になる。従って、Ａ／Ｄコンバータ２０６から出力されたディジタル画像データの全ビットのディジタル画像データが信号処理回路１１０へ出力可能となる。
【００５７】
一方、ステップＳ９において、レリーズボタン１１８ａの操作なくスルー画像表示モード操作が有りと判断すると（ステップＳ１１Ｎ、ステップＳ１３Ｙ）、スイッチ２１２およびスイッチ２１４ａ〜２１４ｆをオンにし、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオフにするよう、スイッチ部２１８およびスイッチ部２２０の制御を行うべくステップＳ５へ戻り、上記の処理を行う。
【００５８】
一方、ステップＳ９において、終了操作が有りと判断されると（ステップＳ１１Ｎ、ステップＳ１３Ｎ、ステップＳ１５Ｙ）、本制御フローを終了する。この場合の終了操作は、レリーズボタン１１８ａ操作およびスルー画像表示モード操作ではない他の操作である。
【００５９】
また、ステップＳ９のイベント検出において、上記のイベントの検出が有りと判断されない場合は（ステップＳ１１Ｎ、ステップＳ１３Ｎ、ステップＳ１５Ｎ）、上記のイベントの検出が有りと判断されるまでステップＳ９〜ステップＳ１５を繰り返す。
【００６０】
ステップＳ１７において、スイッチ部２１８およびスイッチ部２２０の制御が行われた後、ＣＰＵ１１４内のカウンタ１１４ａを初期化（Ｘ＝０）する（ステップＳ１８）。このカウンタ１１４ａは、以下に説明する信号処理回路１１０への出力の回数をカウントする。
【００６１】
次にＣＣＤ駆動部１１６がＣＣＤイメージャ１０６に対して加えているパルス検出を行う（ステップＳ１９）。
【００６２】
ステップＳ１９のパルス検出において、加えているパルスが高速転送のためのパルスであると判断するまでパルス検出（ステップＳ１９）と判断（ステップＳ２１）を繰り返し行う（ステップＳ１９、ステップＳ２１Ｎ）。パルス検出により、加えられているパルスが高速転送のためのパルスであると判断すると（ステップＳ２１Ｙ）、において一定期間、スイッチ２１２、スイッチ２１６および２１４ａ〜２１４ｊをオフにするようスイッチ部２１８およびスイッチ部２２０の制御を行う（ステップＳ２３）。従って一定期間が過ぎると、スイッチ２１２、スイッチ２１６およびスイッチ２１４ａ〜２１４ｊは、再びオン状態になる。この一定期間とは、ＣＣＤイメージャ１０６に高速転送を行うパルスが加えられ垂直転送部に残った電荷が吐き出される期間である。
【００６３】
次に、バッファ２１０ａ〜２１０ｊで電流増幅された１０ビットのディジタル画像データの信号処理回路１１０への出力を検出する（ステップＳ２５）。出力を検出すると、カウンタ１１４ａを１だけインクリメント（Ｘ＝Ｘ＋１）する（ステップＳ２６）。
【００６４】
次にカウンタ１１４ａの値が３であると判断したとき（ステップＳ２７Ｙ）、本処理はステップＳ１に戻り、上述の処理を繰り返す。ここで、カウンタ１１４ａの値は何回高速転送が行われたかをカウントしており、本実施例においては１フレーム読み出すにあたり３回の高速転送のためのパルスが加えられるため、３回カウントされると１フレーム読み出されたこととなる。
【００６５】
一方、カウンタ１１４ａの値が３でないと判断したとき（ステップＳ２７Ｎ）、ステップＳ１９へ戻りカウンタ１１４ａの値が３になるまで上述したステップＳ１９〜ステップＳ２７の処理を繰り返す。
【００６６】
図５は、動画撮像モードボタン１１８ｃの操作後に、ＣＰＵ１１４におけるＡＦＥ回路１０８を制御するときの処理のフロー図である。
【００６７】
動画撮像モードボタン１１８ｃが操作されると、まず、スイッチ２１２およびスイッチ２１４ａ〜２１４ｆをオンにし、スイッチ２１６およびスイッチ２１４ｇ〜２１４ｊをオフにするよう、スイッチ部２１８およびスイッチ部２２０を制御する（ステップＳ３１）。その結果、バッファ２１０ａ〜２１０ｆには電力が供給され、信号処理回路１１０へ出力された電流増幅されたディジタル画像データの受け渡しが可能になる。反対に、バッファ２１０ｇ〜２１０ｊは電力が供給されず、信号処理回路１１０へそこからのいかなるデータを受け渡すことも不可能である。従って、Ａ／Ｄコンバータ２０６から出力されたディジタル画像データの上位６ビットのディジタル画像データが信号処理回路１１０へ出力可能となる。
【００６８】
次に、自身のイベント検出を行う（ステップＳ３３）。
【００６９】
ステップＳ３３のイベント検出において、動画撮像開始操作、例えばレリーズボタン１１８ａの操作が有りと判断すると（ステップＳ３５Ｙ）スイッチ２１８、スイッチ２１６およびスイッチ２１４ａ〜２１４ｊをオンにするよう、スイッチ部２１８およびスイッチ部２２０の制御を行う（ステップＳ３９）。その結果、バッファ２１０ａ〜２１０ｊには電力が供給され、信号処理回路１１０へ出力された電流増幅されたディジタル画像データの受け渡しが可能になる。従って、Ａ／Ｄコンバータ２０６から出力されたディジタル画像データの全ビットのディジタル画像データが信号処理回路１１０へ出力可能となる。
【００７０】
一方、ステップＳ３３のイベント検出において、終了操作が有りと判断されると（ステップＳ３５Ｎ、ステップＳ３７Ｙ）、本制御フローを終了する。この場合の終了操作は、レリーズボタン１１８ａ操作および動画撮像開始操作ではない他の操作である。
【００７１】
また、ステップＳ３３のイベント検出において、上記のイベントの検出が有りと判断されない場合は（ステップＳ３５Ｎ、ステップＳ３７Ｎ）、上記のイベントの検出が有りと判断されるまでステップＳ３３〜ステップＳ３７を繰り返す。
【００７２】
ステップＳ３９において、スイッチ２１２、スイッチ２１６およびスイッチ２１４ａ〜２１４ｊをオンにするようスイッチ部２１８およびスイッチ部２２０の制御を行った後、自身のイベント検出を行う（ステップＳ４１）。
【００７３】
そして、動画撮像終了検出が有りと判断すると（ステップＳ４３Ｙ）、本処理はステップＳ３１に戻り、上述の処理を繰り返す。また、終了操作が有りと判断すると（ステップＳ４３Ｎ、ステップＳ４３Ｙ）、本制御フローを終了する。この場合の終了操作は、レリーズボタン１１８ａ操作および動画撮像終了操作ではない他の操作である。
【００７４】
また、ステップＳ４１のイベント検出において、上記のイベントの検出が有りと判断されない場合は、（ステップ４３Ｎ、ステ
ップＳ４５Ｎ）、上記のイベントの検出が有りと判断されるまでステップＳ４１〜ステップＳ４５を繰り返す。
【００７５】
上記実施例によれば、静止画撮像モードにおけるスルー画表示モードにおいて撮像を行う際に、静止画撮像を行うまでにスルー画像を表示する場合はＡＦＥ回路１０８内のバッファ２１０ｇ〜２１０ｊに電力を供給しないため、電力の低減を図ることが出来る。
【００７６】
また、上記実施例によれば、静止画撮像モードにおけるスルー画像を表示しない場合は、ＡＦＥ回路１０８内のバッファ２１０ａ〜２１０ｊに電力を供給しないため、電力の低減を図ることが出来る。
【００７７】
また、上記実施例によれば、静止画撮像処理におけるＣＣＤ駆動の際の高速転送のためのパルスが加えられる期間にバッファ２１０ａ〜２１０ｊに電力を供給しないため電力の低減を図ることが出来る。
【００７８】
また、上記実施例によれば、動画撮像モードにおいて、動画撮像を行うまでにスルー画像を表示器１３２に表示しているときは、ＡＦＥ回路１０８内のバッファ２１０ｇ〜２１０ｊに電力を供給しないため、電力の低減を図ることが出来る。
【００７９】
なお、上記実施例では、ＡＦＥ回路１０８内のスイッチ回路２１８およびスイッチ回路２２０を制御して６個のバッファ２１０ａ〜２１０ｆへの電力供給および６本の信号線２１４ａ〜２１４ｆのオン、オフおよび４個のバッファ２１０ｇ〜２１０ｊへの電力供給および４本の信号線２１４ｇ〜２１４ｊのオン、オフをしているが、バッファ２１０ａ〜２１０ｆおよび信号線２１４ａ〜２１４ｊを個別に制御しても良い。
【００８０】
また、上記実施例では、スルー画を表示器１３２へ表示させる際に、６個のバッファ２１０ｇ〜２１０ｊのみ電力を供給し６本の信号線２１４ａ〜２１４ｆのみオンにしているが、画質に応じてバッファおよび信号線を制御するようにしても良い。
【図面の簡単な説明】
【００８１】
【図１】本発明の一実施例である構成を示すブロック図である。
【図２】本発明の一実施例であるＡＦＥ回路１０８の構成を示すブロック図である。
【図３】本発明の図１実施例の動作の一例の一部を示すフロー図である。
【図４】本発明の図３の続きの一部を示すフロー図である。
【図５】本発明の図１実施例の動作の一例の他の一部を示すフロー図である。
【図６】従来のＡＦＥ回路の構成の一例を示すブロック図である。
【符号の説明】
【００８２】
１０８                …ＡＦＥ回路
２０６                …Ａ／Ｄコンバータ
２１０ａ〜２１０ｊ    …バッファ
２１２                …スイッチ
２１４ａ〜２１４ｊ    …スイッチ
２１６                …スイッチ
２１８                …スイッチ部
２２０                …スイッチ部
２２４                …電源
【図１】
2007049372.tif 000003
【図２】
2007049372.tif 000004
【図３】
2007049372.tif 000005
【図４】
2007049372.tif 000006
【図５】
2007049372.tif 000007
【図６】
2007049372.tif 000008