(57)【要約】【課題】画素数変換後の文字のにじみ等を軽減して、視認性を高めた画素数変換装置を提供することができるようにする。【解決手段】零次補間手段１１は、変換前と変換後の画素の位置が一致している場合は、変換前の画素値を変換後の画素値とする。画素値算出手段１２は、変換前と変換後の画素の位置が一致しない場合は、近傍画素から補間された線形補間値と、近傍画素値と、の平均を算出して変換後の画素値とする。このようにして、画素数変換装置１０は、画像信号の画素数の変換を行う。【選択図】図１
2007017989.tif 000002
【特許請求の範囲】
【請求項１】
入力される画像信号の画素数の変換を行う画素数変換装置において、
クロックにより前記画像信号を１画素分遅延する第１の遅延手段と、
前記第１の遅延手段に直接接続され、前記クロックにより前記第１の遅延手段からの出力を１画素分遅延する第２の遅延手段と、
前記第１の遅延手段からの出力および前記第２の遅延手段からの出力に対して、一対の補間係数をそれぞれ乗算する乗算手段と、
前記一対の補間係数を乗算して得られた結果同士を加算する加算手段と、
前記第１の遅延手段からの出力および前記加算手段からの出力のうちのいずれかを選択する選択手段と
を備え、
変換前と変換後の画素の位置が同一の場合、前記第１の遅延手段からの出力を、前記選択手段が選択することで、変換前の画素値を変換後の画素値とする零次補間を行い
変換前と変換後の画素の位置が異なる場合、前記変換後の画素の位置に隣り合う変換前の２つの画素の画素値を直線補間するための一対の直線補間係数のうちの大きい方と１とで求められる平均値と、前記一対の直線補間係数のうちの小さい方と０とで求められる平均値とを、前記一対の補間係数として、前記第１の遅延手段からの出力および前記第２の遅延手段からの出力に対して、それぞれ乗算して得られた結果同士を加算した前記加算手段の出力を、前記選択手段が選択することで、画素数変換を行う
ことを特徴とする画素数変換装置。
【請求項２】
前記乗算手段は、補間フィルタとされる
ことを特徴とする請求項１に記載の画素数変換装置。
【請求項３】
画像信号の画素数の変換を行う画素数変換方法において、
クロックにより前記画像信号を１画素分遅延し、
前記クロックにより１画素分遅延された出力をさらに１画素分遅延し、
変換前と変換後の画素の位置が同一の場合、前記１画素分遅延された出力を選択することで、変換前の画素値を変換後の画素値とする零次補間を行い、
変換前と変換後の画素の位置が異なる場合、前記変換後の画素の位置に隣り合う変換前の２つの画素の画素値を直線補間するための一対の直線補間係数のうちの大きい方と１とで求められた平均値と、前記一対の直線補間係数のうちの小さい方と０とで求められた平均値とを、一対の補間係数として、前記１画素分遅延された出力および前記さらに１画素分遅延された出力に対して、それぞれ乗算し、
前記一対の補間係数を乗算して得られた乗算結果同士を加算し、
前記乗算結果同士を加算した出力を選択することで、画素数変換を行う
ことを特徴とする画素数変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画素数変換装置及び画素数変換方法に関し、特に画像信号の画素数の変換を行う画素数変換装置及び画像信号の画素数の変換を行う画素数変換方法に関する。
【背景技術】
【０００２】
パソコン画面に表示される各種の表示画素数の画像信号から液晶ディスプレイのような固定の画素数へ表示する際には、画素数変換を行う必要がある。
【０００３】
例えば、パソコン画面がＶＧＡ（Video Graphics Array) であれば画素数は６４０×４８０であり、液晶ディスプレイがＳＶＧＡ（Super Video Graphics Array) であれば画素数は８００×６００であるので、４：５に変換して表示する。
【０００４】
従来の画素数変換では、近傍画素を出力（零次補間）したり、あるいは線形補間（直線補間) するのが一般的であった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の零次補間や直線補間では、変換前と変換後の位置が同一でない画素にパソコン画像の文字などの線があると、線の太さが太くなったり、または輝度が低くなり文字の線の明るさや白さが少なくなってしまうといった問題があった。
【０００６】
図１０は画素数変換を零時補間で行った場合の画素値を示す図である。ＶＧＡからＳＶＧＡへの画素数変換を示している。変換前の画素Ｐ１と変換後の画素ｐ１ａのように変換位置が一致している画素は、同じ画素値１００となり問題はない。
【０００７】
ところが、変換位置が一致しない画素に対しては、例えば画素Ｐ７が画素ｐ８ａ、ｐ９ａのように２画素分に広がってしまう。このような場合、画面上では場所によって罫線の太さが違うとか、文字の線の太さが変わってしまう等の問題が生じてしまう。
【０００８】
図１１は画素数変換を直線補間で行った場合の画素値を示す図である。ＶＧＡからＳＶＧＡへの画素数変換を示している。また、画素ｐ２ｂ、ｐ８ｂへの変換式を次式とする。なお、式中の記号はそれぞれの画素の画素値を示す。
【０００９】
ｐ２ｂ＝Ｐ１＊０．２＋Ｐ２＊０．８                    …（１ａ）
ｐ８ｂ＝Ｐ６＊０．４＋Ｐ７＊０．６                    …（１ｂ）
変換前の画素Ｐ１と変換後の画素ｐ１ｂのように変換位置が一致している画素は、同じ画素値１００となり問題はない。
【００１０】
ところが、画素ｐ１ｂの隣の画素ｐ２ｂは、画素Ｐ１と画素Ｐ２とで、式（１ａ）で補間されて画素値２０となる。このことは画面上では、隣の画素に白がはみ出して線がにじむといった問題を生じてしまう。
【００１１】
また、画素ｐ８ｂの場合には、画素Ｐ６と画素Ｐ７とで、式（１ｂ）で補間されると、画素値６０となる。画素ｐ９ｂも同様である。このことは画面上では、暗い線になってしまったり、場所によって罫線や文字の線がにじんだり薄くなったりといった問題を生じてしまう。
【００１２】
本発明はこのような点に鑑みてなされたものであり、画素数変換後の文字のにじみ等を軽減して、視認性を高めた画素数変換装置を提供することを目的とする。
【００１３】
また、本発明の他の目的は、画素数変換後の文字のにじみ等を軽減して、視認性を高めた画素数変換方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一側面の画素数変換装置は、入力される画像信号の画素数の変換を行う画素数変換装置において、クロックにより前記画像信号を１画素分遅延する第１の遅延手段と、前記第１の遅延手段に直接接続され、前記クロックにより前記第１の遅延手段からの出力を１画素分遅延する第２の遅延手段と、前記第１の遅延手段からの出力および前記第２の遅延手段からの出力に対して、一対の補間係数をそれぞれ乗算する乗算手段と、前記一対の補間係数を乗算して得られた結果同士を加算する加算手段と、前記第１の遅延手段からの出力および前記加算手段からの出力のうちのいずれかを選択する選択手段とを備え、変換前と変換後の画素の位置が同一の場合、前記第１の遅延手段からの出力を、前記選択手段が選択することで、変換前の画素値を変換後の画素値とする零次補間を行い変換前と変換後の画素の位置が異なる場合、前記変換後の画素の位置に隣り合う変換前の２つの画素の画素値を直線補間するための一対の直線補間係数のうちの大きい方と１とで求められる平均値と、前記一対の直線補間係数のうちの小さい方と０とで求められる平均値とを、前記一対の補間係数として、前記第１の遅延手段からの出力および前記第２の遅延手段からの出力に対して、それぞれ乗算して得られた結果同士を加算した前記加算手段の出力を、前記選択手段が選択することで、画素数変換を行うことを特徴とする。
【００１５】
前記乗算手段は、補間フィルタとされることができる。
【００１６】
本発明の一側面の画素数変換方法は、画像信号の画素数の変換を行う画素数変換方法において、クロックにより前記画像信号を１画素分遅延し、前記クロックにより１画素分遅延された出力をさらに１画素分遅延し、変換前と変換後の画素の位置が同一の場合、前記１画素分遅延された出力を選択することで、変換前の画素値を変換後の画素値とする零次補間を行い、変換前と変換後の画素の位置が異なる場合、前記変換後の画素の位置に隣り合う変換前の２つの画素の画素値を直線補間するための一対の直線補間係数のうちの大きい方と１とで求められた平均値と、前記一対の直線補間係数のうちの小さい方と０とで求められた平均値とを、一対の補間係数として、前記１画素分遅延された出力および前記さらに１画素分遅延された出力に対して、それぞれ乗算し、前記一対の補間係数を乗算して得られた乗算結果同士を加算し、前記乗算結果同士を加算した出力を選択することで、画素数変換を行うことを特徴とする。
【００１７】
本発明においては、クロックにより前記画像信号が１画素分遅延され、前記クロックにより１画素分遅延された出力がさらに１画素分遅延される。変換前と変換後の画素の位置が同一の場合、前記１画素分遅延された出力を選択することで、変換前の画素値を変換後の画素値とする零次補間が行われる。変換前と変換後の画素の位置が異なる場合、前記変換後の画素の位置に隣り合う変換前の２つの画素の画素値を直線補間するための一対の直線補間係数のうちの大きい方と１とで求められた平均値と、前記一対の直線補間係数のうちの小さい方と０とで求められた平均値とを、一対の補間係数として、前記１画素分遅延された出力および前記さらに１画素分遅延された出力に対して、それぞれ乗算し、前記一対の補間係数を乗算して得られた乗算結果同士を加算し、前記乗算結果同士を加算した出力を選択することで、画素数変換が行われる。
【発明の効果】
【００１８】
本発明によれば、画素数変換後の文字のにじみ等を軽減し、視認性を高めることが可能になる。また、本発明によれば、画素数変換後の文字のにじみ等を軽減し、視認性を高めることが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の画素数変換装置の原理図である。画素数変換装置１０は、画像信号の画素数の変換を行う。以降ではＶＧＡ画面からＳＶＧＡ画面への４：５の画素数変換を行うものとして説明する。
【００２０】
零次補間手段１１は、変換前と変換後の画素の位置が同一の場合は、変換前の画素値を変換後の画素値とする。図では変換前の画素ＰＥＬ１と変換後の画素ＰＥＬ１ａの位置が同一であるから、両方とも画素値は１００となる。
【００２１】
画素値算出手段１２は、変換前と変換後の画素の位置が一致しない場合は、近傍画素から補間された線形補間値と、近傍画素値と、の平均を算出して変換後の画素値とする。
【００２２】
画素数が４：５に変換されるから、画素位置が変換前と変換後でずれてくる画素がでてくる。図では画素ＰＥＬ２と画素ＰＥＬ２ａの位置がずれているものとする。
【００２３】
このような場合、画素値算出手段１２により、画素ＰＥＬ１の画素値１００と、画素ＰＥＬ２の画素値０と、から変換式を用いて、画素ＰＥＬ２ａの画素値を８と算出して変換する。詳細は後述する。
【００２４】
次に本発明の画素数変換装置１０の第１の実施の形態について説明する。第１の実施の形態は、画素値算出手段１２が直線補間で線形補間を行い、線形補間値と近傍画素値との平均を算出して変換するものである。
【００２５】
図２は第１の実施の形態を適用した際の画素値を示す図である。画素ｐ２ｃと画素ｐ８ｃは、画素値算出手段１２で次式のように変換される。なお、説明を簡単にするため、画素ｐ２ｃと画素ｐ８ｃの変換のみ示し、式中の記号はそれぞれの画素の画素値を示す。
【００２６】
ｐ２ｃ＝（Ｐ２＋（Ｐ１＊０．２＋Ｐ２＊０．８））／２      …（２ａ）
ｐ８ｃ＝（Ｐ７＋（Ｐ６＊０．４＋Ｐ７＊０．６））／２      …（２ｂ）
また、本発明でいう近傍画素値が上式ではＰ２及びＰ７、線形補間値（ここでは直線補間値）が（Ｐ１＊０．２＋Ｐ２＊０．８）及び（Ｐ６＊０．４＋Ｐ７＊０．６）である。
【００２７】
変換前の画素Ｐ１と変換後の画素ｐ１ｃのように変換位置が一致している画素は、同じ画素値１００となる。一方、変換後の画素ｐ２ｃは、画素Ｐ１、Ｐ２とで直線補間された２０（図１１の画素ｐ２ｂの値と等しい）という値が、さらに近傍画素Ｐ１と平均され、半分の１０となる。
【００２８】
したがって、画素数変換によって生じていた隣の画素への白のはみ出し線のにじみ等を本発明により軽減することが可能になる。また、画素Ｐ７のように変換後の変換位置が一致しない画素に対しては、直線補間された値６０（図１１の画素ｐ８ｂの値と等しい）が、さらに近傍画素Ｐ７と平均されて８０となる。
【００２９】
したがって、画素数変換によって生じていた暗い線になってしまう等の不都合を軽減することが可能になる。画素ｐ９ｃに対しても同様である。さらに図１０での画素Ｐ７のように画素が２画素分に広がってしまう場合に対しても、画素値１００から直線補間と近傍画素との平均をとって８０とするので、薄くなったり、暗い線になってしまうといった問題を軽減する。
【００３０】
次に直線補間を行う回路構成について説明する。図３は直線補間を行う回路構成を示す図である。ＩＣ１〜ＩＣ３はＤフリップフロップ、ＩＣ４〜７は加算器、ＩＣ８は５進カウンタである。そして、Ｆ１〜Ｆ８は補間フィルタであり、ＳＷはスイッチ、Ｓ１〜Ｓ５はスイッチの接点である。
【００３１】
ＩＣ１のＤ端子に変換前の画素ラインが入力する。ＩＣ１のＱ端子とＩＣ２のＤ端子が接続する。ＩＣ１、ＩＣ２のクロック端子はＶＧＡ側のクロックＣＫが入力する。
【００３２】
ＩＣ１のＱ端子がＳ１端子と接続する。また、Ｆ１（フィルタ係数：０．２）、Ｆ２（フィルタ係数：０．８）の出力がＩＣ４で加算され、ＩＣ４の出力がＳ２端子と接続する。
【００３３】
Ｆ３（フィルタ係数：０．４）、Ｆ４（フィルタ係数：０．６）の出力がＩＣ５で加算され、ＩＣ５の出力がＳ３端子と接続する。Ｆ５（フィルタ係数：０．６）、Ｆ６（フィルタ係数：０．４）の出力がＩＣ６で加算され、ＩＣ６の出力がＳ４端子と接続する。
【００３４】
Ｆ７（フィルタ係数：０．８）、Ｆ８（フィルタ係数：０．２）の出力がＩＣ７で加算され、ＩＣ７の出力がＳ５端子と接続する。また，ＩＣ３のＤ端子にはＳＷが接続する。ＩＣ３とＩＣ８のクロック端子にはＳＶＧＡ側のクロックであるＣＫ×５／４が接続する。ＩＣ３のＱ端子は変換後の画素ラインを出力する。
【００３５】
次に第１の実施の形態について説明する。図４は第１の実施の形態の構成を示す図である。第１の実施の形態の回路構成は図３と同じであり、フィルタ係数のみが異なってくる。
【００３６】
図５は図４で示した第１の実施の形態の回路構成の動作を説明する図である。変換前ＶＧＡの画素Ｐ１〜Ｐ８の画素値をそれぞれＡ〜Ｈ、変換後ＳＶＧＡの画素ｐ１ｃ〜ｐ９ｃの画素値をそれぞれａ〜ｉとする。
【００３７】
また、図３の回路に対応する従来の直線補間の変換式１と、図４の回路に対応する本発明の変換式２と、を示す。まず、図４の５進カウンタＩＣ８のカウント値が１の場合、スイッチＳＷはＳ１端子と接続し、画素ｐ１ｃの画素値はａ（＝Ａ）となる。
【００３８】
５進カウンタＩＣ８のカウント値が２の場合、スイッチＳＷはＳ２端子と接続し、画素ｐ２ｃの画素値はｂ（＝０．１Ａ＋０．９Ｂ）となる。５進カウンタＩＣ８のカウント値が３の場合、スイッチＳＷはＳ３端子と接続し、画素ｐ３ｃの画素値はｃ（＝０．２Ｂ＋０．８Ｃ）となる。
【００３９】
５進カウンタＩＣ８のカウント値が４の場合、スイッチＳＷはＳ４端子と接続し、画素ｐ４ｃの画素値はｄ（＝０．８Ｃ＋０．２Ｄ）となる。５進カウンタＩＣ８のカウント値が５の場合、スイッチＳＷはＳ５端子と接続し、画素ｐ５ｃの画素値はｅ（＝０．９Ｄ＋０．１Ｅ）となる。
【００４０】
そして、５進カウンタＩＣ８のカウント値が１に戻ると、スイッチＳＷはＳ１端子と接続し、画素ｐ６ｃの画素値はｆ（＝Ｅ）となる。以降同様である。次に本発明の画素数変換装置１０の第２の実施の形態について説明する。第２の実施の形態は、画素値算出手段１２がコサインロールオフローパスフィルタで線形補間を行い、線形補間値と近傍画素値との平均を算出して変換するものである。
【００４１】
図６はコサインロールオフローパスフィルタの周波数特性を示す図である。縦軸にゲイン、横軸に周波数をとる。図７は直線補間とコサインロールオフローパスフィルタとのフィルタ係数の対応表である。第１の実施の形態で用いた係数と、コサインロールオフローパスフィルタの係数と、の対応を示しており、この表３に示す係数で以降説明する。
【００４２】
図８は第２の実施の形態を適用した際の画素値を示す図である。画素ｐ２ｄと画素ｐ８ｄは、画素値算出手段１２で次式のように変換される。なお、説明を簡単にするため、画素ｐ２ｄと画素ｐ８ｄの変換のみ示し、式中の記号はそれぞれの画素の画素値を示す。
【００４３】
ｐ２ｄ＝（Ｐ２＋（Ｐ１＊０．１５＋Ｐ２＊０．８５））／２  …（３ａ）
ｐ８ｄ＝（Ｐ７＋（Ｐ６＊０．３７＋Ｐ７＊０．６３））／２  …（３ｂ）
なお、本発明でいう近傍画素値が上式ではＰ２及びＰ７、線形補間値（ここではコサインロールオフローパスフィルタ補間値）が（Ｐ１＊０．１５＋Ｐ２＊０．８５）、（Ｐ６＊０．３７＋Ｐ７＊０．６３）である。
【００４４】
変換前の画素Ｐ１と変換後の画素ｐ１ｄのように変換位置が一致している画素は、同じ画素値１００となる。一方、変換後の画素ｐ２ｄは、画素Ｐ１、Ｐ２とでコサインロールオフローパスフィルタで補間された１５という値が、さらに近傍画素Ｐ２と平均され、約半分の８となる。
【００４５】
したがって、第１の実施の形態にくらべ、隣の画素への白のはみ出し線のにじみを更に減少させることが可能になる。また、画素Ｐ７のように変換後の変換位置が一致しない画素に対しては、コサインロールオフローパスフィルタで補間された値６３が、さらに近傍画素Ｐ７と平均されて８２となる。
【００４６】
したがって、第１の実施の形態にくらべ、暗い線になってしまう等の不都合をさらに軽減することが可能になる。また、図１０での画素Ｐ７のように画素が２画素分に広がってしまう場合に対しても、薄くなったり、暗い線になってしまうといった問題を軽減することは同様である。
【００４７】
以上説明したように、本発明の画素数変換装置１０では、変換前と変換後の画素の位置が一致しない場合は、近傍画素から補間された線形補間値と、近傍画素値と、の平均を算出して変換後の画素値として画素数を変換する構成とした。
【００４８】
これにより、パソコン画像の文字などの線が変換前と変換後の位置が同じでない画素にある場合、場所によって罫線や文字の線の太さが変わったり、にじんだり、薄くなったりという問題を軽減することが可能になる。
【００４９】
なお、画素値算出手段１２は、近傍画素値と、線形補間値と、の任意の混合比から平均を算出してもよい。例えば、パソコン画面のような文字の多い画面では近傍画素値の割合を増し、一般ＴＶ画像のような自然画の多い画面では線形補間値の割合を増す。この混合比の割合は、ユーザの操作から、または画像の性質から自動的に設定される。
【００５０】
次に本発明の画素数変換方法について説明する。図９は本発明の画素数変換方法の処理手順を示すフローチャートである。
〔Ｓ１〕変換前と変換後の画素の位置が一致しているかどうかを判断する。一致している場合はステップＳ２へ、そうでなければステップＳ３へ行く。
〔Ｓ２〕変換前の画素値を変換後の画素値とする零次補間を行う。
〔Ｓ３〕近傍画素から補間した線形補間値と、近傍画素値と、の平均を算出して、この算出値を変換後の画素値とする。
【００５１】
以上説明したように、本発明の画素数変換方法は、変換前と変換後の画素の位置が一致しない場合は、近傍画素から補間された線形補間値と、近傍画素値と、の平均を算出して変換後の画素値として画素数を変換するものとした。これにより、画素数変換後の文字のにじみ等を軽減し、視認性を高めることが可能になる。
【図面の簡単な説明】
【００５２】
【図１】本発明の画素数変換装置の原理図である。
【図２】第１の実施の形態を適用した際の画素値を示す図である。
【図３】線補間を行う回路構成を示す図である。
【図４】第１の実施の形態の構成を示す図である。
【図５】図４で示した第１の実施の形態の回路構成の動作を説明する図である。
【図６】コサインロールオフローパスフィルタの周波数特性を示す図である。
【図７】直線補間とコサインロールオフローパスフィルタとのフィルタ係数の対応表である。
【図８】第２の実施の形態を適用した際の画素値を示す図である。
【図９】本発明の画素数変換方法の処理手順を示すフローチャートである。
【図１０】画素数変換を零時補間で行った場合の画素値を示す図である。
【図１１】画素数変換を直線補間で行った場合の画素値を示す図である。
【符号の説明】
【００５３】
１０  画素数変換装置，  １１  零次補間手段，  １２  画素値算出手段，  ＰＥＬ１，ＰＥＬ２  変換前の画素，  ＰＥＬ１ａ，ＰＥＬ２ａ  変換後の画素
【図１】
2007017989.tif 000003
【図２】
2007017989.tif 000004
【図３】
2007017989.tif 000005
【図４】
2007017989.tif 000006
【図５】
2007017989.tif 000007
【図６】
2007017989.tif 000008
【図７】
2007017989.tif 000009
【図８】
2007017989.tif 000010
【図９】
2007017989.tif 000011
【図１０】
2007017989.tif 000012
【図１１】
2007017989.tif 000013