(57)【要約】【課題】差動信号伝送のための入出力ドライバ回路及びこれを備えた差動信号の伝送装置及び伝送方法を提供する。【解決手段】バイナリ値を有する２Ｍ−１(Ｍは２以上の整数)個の原信号を２Ｍ個の信号線を通じて伝送し、２Ｍ−１個の原信号は、２Ｍ−１個の差動信号対に変換し、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、２Ｍ−１個の差動信号対を２Ｍ個の信号線を通じて伝送して、各２Ｍ個の信号線は、２Ｍ−１個の差動信号対の第１及び第２差動信号のうち重畳差動信号を含む。【選択図】図１５
2007049715.tif 000002
【特許請求の範囲】
【請求項１】
２Ｍ−１(ここで、Ｍは２以上の整数)個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、
２Ｍ−１個の差動信号対を２Ｍ個の信号線に伝送して、各２Ｍ個の信号線は、２Ｍ−１個の差動信号対の前記第１差動信号と前記第２差動信号のうち、重畳差動信号を含む差動信号の伝送方法。
【請求項２】
前記２Ｍ−１個の信号線の重畳差動信号は、異なる差動信号対の少なくとも一つの第１差動信号対と少なくとも一つの第２差動信号対とを含むことを特徴とする請求項１に記載の差動信号の伝送方法。
【請求項３】
各２Ｍ−１個の信号線は、Ｍ個の重畳差動信号を含むが、２Ｍ−１個の原信号は、Ｍ個の異なる原信号セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目のセットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目の原信号セットの第１及び第２差動信号のそれぞれは、２Ｍ個の信号線のうち、ｍ個の信号線に印加されることを特徴とする請求項１に記載の差動信号の伝送方法。
【請求項４】
２Ｍ(ここで、Ｍは２以上の整数)個の信号線を通じて伝送された複数個の差動信号対を入力し、
前記差動信号から２Ｍ−１個の原信号を復元するが、２Ｍ−１個の原信号は、Ｍ個の異なる原信号セットに分けられ、各ｍ(ｍ＝１〜Ｍ)番目の原信号セットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目セットの２Ｍ−ｍ個の原信号は、２Ｍ個の信号線から差動信号を重畳させて復元される差動信号の伝送方法。
【請求項５】
少なくとも２つの２Ｍ個の信号線は、異なる原信号の差動信号を含むことを特徴とする請求項４に記載の差動信号の伝送方法。
【請求項６】
２Ｍ−１(ここで、Ｍは２以上の整数)個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、
２Ｍ−１個の差動信号対の前記第１差動信号と前記第２差動信号のうち、Ｍ個の差動信号を重畳させて２Ｍ個の重畳差動信号を発生させ、
前記２Ｍ個の重畳差動信号を２Ｍ個の信号線にそれぞれ伝送し、
２Ｍ個の信号線に伝送された２Ｍ個の重畳差動信号を重畳させて、前記２Ｍ−１個の原信号に復元することを含む差動信号の伝送方法。
【請求項７】
前記各２Ｍ−１個の信号線は、Ｍ個の重畳差動信号を含み、２Ｍ−１個の原信号は、Ｍ個の異なる原信号セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目のセットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目の原信号セットの前記第１及び第２差動信号のそれぞれは、Ｍ個の信号線に印加されることを特徴とする請求項６に記載の差動信号の伝送方法。
【請求項８】
前記２Ｍ個の信号線の重畳差動信号は、前記差動信号対の少なくとも一つの第１差動信号対と少なくとも一つの第２差動信号対とを含むことを特徴とする請求項６に記載の差動信号の伝送方法。
【請求項９】
２Ｍ−１(ここで、Ｍは２以上の整数)個の原信号を２Ｍ／２個の疑似差動信号対に変換するが、各擬似差動信号対は、互いに逆位相を有する第１擬似差動信号と第２擬似差動信号とを備え、
前記２Ｍ／２個の擬似重畳差動信号対を２Ｍ個の信号線にそれぞれ伝送することを含む差動信号の伝送方法。
【請求項１０】
２Ｍ−１個の原信号を２Ｍ／２個の疑似差動信号対に変換することは、
２Ｍ−１個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、
異なる差動信号対の少なくとも一つの第１差動信号と少なくとも一つの第２差動信号とを加算して、各擬似差動信号対の各第１擬似差動信号と第２擬似差動信号とを得ることを含むことを特徴とする請求項９に記載の差動信号の伝送方法。
【請求項１１】
前記２Ｍ−１個の原信号は、Ｍ個の異なる原信号セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目のセットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目の原信号セットの第１及び第２差動信号のそれぞれは、２Ｍ個の信号線のうち、ｍ個の信号線に印加されることを特徴とする請求項１０に記載の差動信号の伝送方法。
【請求項１２】
各２Ｍ個の信号線に伝送された２Ｍ／２個の疑似差動信号対を２Ｍ−１個の原信号に変換することをさらに含むことを特徴とする請求項９に記載の差動信号の伝送方法。
【請求項１３】
２Ｍ／２個の疑似差動信号対を各２Ｍ個の信号線から入力され、
前記擬似差動信号から２Ｍ−１個の原信号を復元することをさらに含むが、２Ｍ−１個の原信号は、Ｍ個の異なる原信号セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目の原信号セットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目のセットの２Ｍ−ｍ個の原信号は、２ｍ個の信号線から擬似差動信号を重畳させて復元される請求項１２に記載の差動信号の伝送方法。
【請求項１４】
２Ｍ−１個のバイナリ原信号をそれぞれ提供する複数個のチャンネルと、
前記２Ｍ−１個の原信号を前記２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備える信号変換部と、
前記２Ｍ−１個の差動信号対を２Ｍ個の信号線上で重畳させるが、２Ｍ個の信号線のそれぞれは、２Ｍ−１個の差動信号対の前記第１差動信号と第２差動信号のうち、重畳差動信号を含む出力ドライバ回路。
【請求項１５】
２Ｍ個の擬似差動信号を提供する複数個の信号線と、
前記２Ｍ個の擬似差動信号から２Ｍ−１個の原信号を復元する複数個の加算器と、を備える入力ドライバ回路。
【請求項１６】
前記２Ｍ−１個の原信号は、Ｍ個の原信号セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目の原信号セットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目セットの２Ｍ−ｍ個の原信号は、２ｍ個の信号線から擬似差動信号を加算させて復元されることを特徴とする請求項１５に記載の入力ドライバ回路。
【請求項１７】
２Ｍ−１(ここで、Ｍは２以上の整数)個のバイナリ原信号をそれぞれ提供する複数個のチャンネルと、
前記チャンネルから提供される前記２Ｍ−１個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、前記２Ｍ−１個の差動信号対の前記第１差動信号と前記第２差動信号のうち、Ｍ個の差動信号を重畳させて２Ｍ個の重畳信号を出力する第１ドライバ回路と、
前記２Ｍ個の重畳信号を前記２Ｍ−１個のバイナリ原信号に変換する第２ドライバ回路と、
前記第１ドライバ回路から前記第２ドライバ回路に提供される前記２Ｍ個の重畳信号をそれぞれ伝送するインターコネクション部と、を備えることを特徴とする差動信号の伝送装置。
【請求項１８】
前記第１ドライバ回路は、
前記チャンネルから提供される前記２Ｍ−１個の原信号を前記２Ｍ−１個の差動信号対に変換する信号変換部と、
前記信号変換部で変換された前記２Ｍ−１個の差動信号対のうち、Ｍ個の異なる信号を重畳させて、前記２Ｍ個の重畳信号を発生させる信号重畳部と、を備えることを特徴とする請求項１７に記載の差動信号の伝送装置。
【請求項１９】
前記信号変換部は、２Ｍ−１個の出力バッファを備えるが、前記出力バッファのうち少なくとも２つは異なる利得を有することを特徴とする請求項１８に記載の差動信号の伝送装置。
【請求項２０】
前記２Ｍ−１個の出力バッファは、出力バッファのＭ個の異なるセットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目セットは、２Ｍ−ｍ個の出力バッファを備え、各ｍ番目セットの出力バッファの利得は、２−ｍであることを特徴とする請求項１９に記載の差動信号の伝送装置。
【請求項２１】
前記信号重畳部は、２Ｍ個の加算器を備え、各加算器は、２Ｍ−１個の差動信号対のうち、Ｍ個の差動信号を加算して、それぞれ２Ｍ個の重畳信号を発生させることを特徴とする請求項１７に記載の差動信号の伝送装置。
【請求項２２】
前記２Ｍ個の加算器のそれぞれに入力されるＭ個の差動信号は、互いに異なる差動信号対から提供されることを特徴とする請求項２１に記載の差動信号の伝送装置。
【請求項２３】
前記第２ドライバ回路は、前記２Ｍ個の信号線から提供される前記２Ｍ個の重畳信号を加算して、前記２Ｍ−１個の原信号を復元する複数個の加算器を備えることを特徴とする請求項１７に記載の差動信号の伝送装置。
【請求項２４】
前記２Ｍ−１個の加算器は、Ｍ個の加算器セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目の加算器セットは、２Ｍ−ｍ個の加算器を備え、各ｍ番目セットの加算器は、２ｍ個の差動信号を加算することを特徴とする請求項２３に記載の差動信号の伝送装置。
【請求項２５】
前記第１ドライバ回路及び前記第２ドライバ回路は、シングルチップに集積されることを特徴とする請求項１７に記載の差動信号の伝送装置。
【請求項２６】
前記インターコネクション部は、前記第１及び前記第２ドライバ回路と共にシングルチップに集積されるか、または個別素子として配置されることを特徴とする請求項１７に記載の差動信号の伝送装置。
【請求項２７】
２Ｍ−１(ここで、Ｍは２以上の整数)個のバイナリ原信号をそれぞれ提供する複数個のチャンネルと、
前記チャンネルから提供される２Ｍ−１個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、前記２Ｍ−１個の差動信号対の第１差動信号と第２差動信号のうちＭ個の差動信号を重畳させて、２Ｍ個の重畳信号を出力する第１ドライバ回路と、
前記２Ｍ個の重畳信号を２Ｍ−１個のバイナリ原信号に変換する第２ドライバ回路と、を備える半導体集積装置。
【請求項２８】
前記第１ドライバ回路から前記第２ドライバ回路に提供される前記２Ｍ個の重畳信号をそれぞれ伝送する２Ｍ個の信号線を備えるインターコネクション部をさらに備えることを特徴とする請求項２７に記載の半導体集積装置。
【請求項２９】
前記第１ドライバ回路は、
前記チャンネルから提供される前記２Ｍ−１個の原信号を前記２Ｍ−１個の差動信号対に変換する２Ｍ−１個の出力バッファと、
前記２Ｍ−１個の出力バッファによって変換された前記２Ｍ−１個の差動信号対のうちＭ個の差動信号を重畳させて、前記２Ｍ個の重畳信号を発生させる２Ｍ個の加算器と、を備えることを特徴とする請求項２７に記載の半導体集積装置。
【請求項３０】
前記２Ｍ−１個の出力バッファは、出力バッファのＭ個の異なるセットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目セットは、２Ｍ−ｍ個の出力バッファを備え、各ｍ番目セットの出力バッファの利得は、２−ｍであることを特徴とする請求項２９に記載の半導体集積装置。
【請求項３１】
前記２Ｍ個の加算器のそれぞれに入力されるＭ個の差動信号は、互いに異なる差動信号対から提供されることを特徴とする請求項２９に記載の半導体集積装置。
【請求項３２】
前記第２ドライバ回路は、前記２Ｍ個の信号線から提供される前記２Ｍ個の重畳信号を加算して、前記２Ｍ−１個の原信号を復元する２Ｍ−１個の加算器を備えることを特徴とする請求項２７に記載の半導体集積装置。
【請求項３３】
前記２Ｍ−１個の加算器は、Ｍ個の加算器セットに分けられ、各ｍ(ｍ＝1〜Ｍ)番目の加算器セットは、２Ｍ−ｍ個の加算器を備え、各ｍ番目セットの加算器は、２ｍ個の差動信号を加算することを特徴とする請求項３２に記載の半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号の伝送装置及び方法に係り、さらに具体的には、差動信号伝送のための入力ドライバ回路及び出力ドライバ回路に関する。また、本発明は、差動信号伝送のための入出力ドライバ回路を備えた差動信号の伝送装置及び方法に関する。
【背景技術】
【０００２】
最近、差動信号伝送方式は、ＥＭＩ(Ｅｌｅｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ)／ＥＭＣ(Ｅｌｅｃｔｏｒｍａｇｎｅｔｉｃ  Ｃｏｍｐａｔａｂｉｌｉｔｙ)の側面で単一信号伝送方式に比べて有利なため、ＰＤＰドライバ回路、ＬＣＤドライバ回路などの各種デジタル表示装置だけでなく、記憶装置でのデータインターフェース、ＤＲＡＭでのマルチビットデータバス、モバイル装置のモジュールインターフェースなどでその使用が増加している。差動信号伝送方式は、一つのビットデータ伝送のために２個の物理的信号線、すなわち、(＋)信号を伝送するための信号線及び(−)信号を伝送するための信号線を使用する。したがって、差動信号伝送方式は、単一信号伝送方式に比べてＥＭＩ／ＥＭＣ側面で有利であり、均一なデータパスが保障される。また、差動信号伝送方式は、差動信号対を伝送する信号対の信号線が３００ｃ、３００ｄ配置されるように設計されるので、遠距離でノイズが互いに相殺されると見なされるので、クロストークのような外部ノイズにも強い特性を有する。
【０００３】
従来のように、“０”から“１”へのデータ遷移時、または“１”から“０”へのデータ遷移時、ＣＭＯＳドライバの電源端子ＶＤＤ、ＶＳＳにスパイクのようなインパルス電流が流れるが、このような瞬間電流は、電圧変動をもたらしてノイズの原因として作用する。しかし、差動信号伝送方式は、スイッチング電流がほぼ０に近い入出力ドライバ回路を使用するので、スイッチング電流による影響を最小化できる。
【０００４】
図１は、一般的な差動信号の伝送装置の構成図を示す。図１を参照すれば、出力ドライバ回路１０は、Ｒ個のチャンネル信号ＣＭ１〜ＣＨＲを入力して、Ｒ個の差動信号対を作る。入力ドライバ回路２０はＲ個の差動信号対を入力して、Ｒ個のチャンネル信号ＣＨ１’〜ＣＨＲ’を作る。前記出力ドライバ１０と入力ドライバ２０との間には、差動信号伝送のためのＮ個の信号線３０が配列される。図面において、Ｎ個の信号線は参照番号Ｐ_１〜Ｐ_Ｎで示され、Ｒ信号対は参照番号３１〜３ｒで示され、各対を構成する信号線は、参照番号３１ａ／３１ｂ〜３ｒａ／３ｒｂで示される。したがって、一般的な差動信号の伝送装置は、Ｒ個のチャンネル信号を伝送するためには２Ｒ個の信号線が必要である。
【０００５】
図２は、図１の一般的な出力ドライバ回路の動作を説明するための図面である。図２は、８個の信号線を通じて４個のチャンネル信号を伝送する場合を例示したのである。図２を参照すれば、第１チャンネル信号ＣＨ１は、第１出力バッファ１１を通じて第１差動信号対（ＣＨ１(＋)、ＣＨ１(−)）に変換されて、第１信号線対３１の各信号線３１ａ、３１ｂを通じて伝送され、第２チャンネル信号ＣＨ２は、第２出力バッファ１２を通じて第２差動信号対（ＣＨ２(＋)、ＣＨ２(−)）に変換されて、第２信号線対３２の各信号線３２ａ、３２ｂを通じて伝送される。一方、第３チャンネル信号ＣＨ３は、第３出力バッファ１３を通じて第３差動信号対(ＣＨ３(＋)、ＣＨ３(−)）に変換されて、第３信号対３３の各信号線３３ａ、３３ｂを通じて伝送され、第４チャンネル信号ＣＨ４は、第４出力バッファ１４を通じて第１差動信号対(ＣＨ４(＋)、ＣＨ４(−)）に変換されて、第４信号対３４の各信号線３４ａ、３４ｂを通じて伝送される。ここで、(＋）は、互いに逆位相を有する差動信号対のうち、正の差動信号を意味し、(−)は、負の差動信号を意味する。
【０００６】
図３(ａ)は、従来の差動伝送方式に関する行列変換式を示した図である。ここで、“ＳＭ”は変換係数を含む信号マトリクスである。ＶＰ−１，ＶＰ−２，...．，ＶＰ−Ｎ−１，ＶＰ−Ｎは、信号線対３１〜３ｒの信号線(３１ａ、３１ｂ）〜(３ｒａ、３ｒｂ）に伝送される差動信号(＋または−)の信号レベルを表し、ＶＬ−１，ＶＬ−２，...．，ＶＬ−Ｍ−１，ＶＬ−Ｍは、各チャンネルＣＭ１〜ＣＨＲに提供されるチャンネル信号(０または１)の信号レベルを表す。図３(ｂ)〜図３(ｄ)は、信号線がＮ＝４、８及び１６であるときの拡張された信号マトリクスＳＭを示したものである。図３を参照すれば、Ｎ＝４である場合には、１−１００、００１−１の２個差動信号のみが伝送可能であり、Ｎ＝８である場合、１−１００００００，００１−１００００、００００１−１００，００００００１−１の４個差動信号のみが伝送可能であり、Ｎ＝１６である場合、１−１００００００００００００００，００１−１００００００００００００，...．，００００００００００００１−１００，００００００００００００００１−１などの８個差動信号のみが伝送可能である。前記行列式からＲ個のチャンネル数の信号を伝送するためには、２Ｒ個の信号線が必要とされることが分かる。もし、前記信号線３０がＮ＝２Ｍ個と構成されると仮定すれば、２Ｍ−１個の差動信号のみを前記Ｎ個の信号線３０に伝送可能となる。
【０００７】
一般的な差動信号伝送方式は、互いに逆位相を有する差動信号を信号線を通じて伝送するため、ノイズに対する影響を減少させることができた。しかし、一般的なデータバス幅とチャンネル当りデータ速度を維持する場合、チャンネル数の２倍に該当する信号線が必要となる。したがって、一般的な差動信号伝送方式は、２Ｍ個の信号線を通じて２Ｍ−１個のチャンネル信号のみを伝送できるので、チャンネル信号の数が多い場合、信号線の数が非常に多く必要なため、空間制約を受ける信号伝送装置には適用し難い。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が達成しようとする技術的課題は、差動信号伝送のための信号線の数を減少させることができる差動信号の伝送方法を提供することである。
【０００９】
また、本発明の他の技術的課題は、差動信号伝送のための信号線の数を減少させることができる差動信号伝送用の入出力ドライバ回路及びこれを備えた差動信号の伝送装置を提供することである。
【課題を解決するための手段】
【００１０】
前記した本発明の技術的課題を達成するために、本発明の実施形態による差動信号の伝送方法は、２Ｍ−１(ここで、Ｍは２以上の整数)個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、２Ｍ−１個の差動信号対を２Ｍ個の信号線に伝送して、各２Ｍ個の信号線は、２Ｍ−１個の差動信号対の前記第１差動信号と前記第２差動信号のうち、重畳差動信号を含む。
【００１１】
また、本発明の他の見地によれば、差動信号の伝送方法は、２Ｍ(ここで、Ｍは２以上の整数)個の信号線を通じて伝送された複数個の差動信号対を入力し、前記差動信号から２Ｍ−１個の原信号を復元するが、２Ｍ−１個の原信号は、Ｍ個の異なる原信号セットに分けられ、各ｍ(ｍ＝１〜Ｍ)番目の原信号セットは、２Ｍ−ｍ個の原信号を含み、各ｍ番目セットの２Ｍ−ｍ個の原信号は、２Ｍ個の信号線から差動信号を重畳させて復元される。
【００１２】
また、本発明の他の見地によれば、差動信号の伝送方法は、２Ｍ−１(ここで、Ｍは２以上の整数)個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、２Ｍ−１個の差動信号対の前記第１差動信号と前記第２差動信号のうち、Ｍ個の差動信号を重畳させて２Ｍ個の重畳差動信号を発生させ、前記２Ｍ個の重畳差動信号を２Ｍ個の信号線にそれぞれ伝送し、２Ｍ個の信号線に伝送された２Ｍ個の重畳差動信号を重畳させて、前記２Ｍ−１個の原信号に復元する。
【００１３】
また、本発明の他の見地によれば、差動信号の伝送方法は、２Ｍ−１(ここで、Ｍは２以上の整数)個の原信号を２Ｍ／２個の疑似差動信号対に変換するが、各擬似差動信号対は、互いに逆位相を有する第１擬似差動信号と第２擬似差動信号とを備え、前記２Ｍ／２個の擬似重畳差動信号対を２Ｍ個の信号線にそれぞれ伝送する。
【００１４】
また、本発明の他の見地によれば、 出力ドライバ回路は、２Ｍ−１個のバイナリ原信号をそれぞれ提供する複数個のチャンネルと、前記２Ｍ−１個の原信号を前記２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備える信号変換部と、前記２Ｍ−１個の差動信号対を２Ｍ個の信号線上で重畳させるが、２Ｍ個の信号線のそれぞれは、２Ｍ−１個の差動信号対の前記第１差動信号と第２差動信号のうち、重畳差動信号を含む。
【００１５】
また、本発明の他の見地によれば、 入力ドライバ回路は、２Ｍ個の擬似差動信号を提供する複数個の信号線と、前記２Ｍ個の擬似差動信号から２Ｍ−１個の原信号を復元する複数個の加算器とを備える。
【００１６】
また、本発明の他の見地によれば、差動信号の伝送装置は、２Ｍ−１(ここで、Ｍは２以上の整数)個のバイナリ原信号をそれぞれ提供する複数個のチャンネルと、前記チャンネルから提供される前記２Ｍ−１個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、前記２Ｍ−１個の差動信号対の前記第１差動信号と前記第２差動信号のうち、Ｍ個の差動信号を重畳させて２Ｍ個の重畳信号を出力する第１ドライバ回路と、前記２Ｍ個の重畳信号を前記２Ｍ−１個のバイナリ原信号に変換する第２ドライバ回路と、前記第１ドライバ回路から前記第２ドライバ回路に提供される前記２Ｍ個の重畳信号をそれぞれ伝送するインターコネクション部と、を備える。
【００１７】
また、本発明の他の見地によれば、半導体集積装置は、２Ｍ−１(ここで、Ｍは２以上の整数)個のバイナリ原信号をそれぞれ提供する複数個のチャンネルと、前記チャンネルから提供される２Ｍ−１個の原信号を２Ｍ−１個の差動信号対に変換するが、各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備え、前記２Ｍ−１個の差動信号対の第１差動信号と第２差動信号のうちＭ個の差動信号を重畳させて、２Ｍ個の重畳信号を出力する第１ドライバ回路と、前記２Ｍ個の重畳信号を２Ｍ−１個のバイナリ原信号に変換する第２ドライバ回路と、を備える。
【発明の効果】
【００１８】
本発明の差動信号伝送方式は、互いに異なるチャンネルの差動信号を重畳させて信号線に伝送し、信号線に伝送された差動信号を重畳させて元のチャンネル信号に復元させることによって、２Ｍ個の信号線を通じて２Ｍ−１個のチャンネル信号を伝送できる。したがって、従来の差動伝送方式に比べて同じ信号線を通じてほぼ２倍以上のチャンネルの差動信号を伝送することができる。また、本発明は、チャンネル数が増加することによって、従来より必要な信号線の数が相対的に減少するので、空間効率面で非常に有利である。
【発明を実施するための最良の形態】
【００１９】
以下、添付した図面に基づき、本発明の望ましい実施形態を説明する。しかし、本発明の実施形態は、色々な他の形態に変形でき、本発明の範囲が後述する実施形態によって限定されると解釈されてはならない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状などは、さらに明確な説明を強調するために誇張したものであり、図面上で同一符号で表示された要素は同一要素を意味する。
【００２０】
図４は、本発明の実施形態による差動信号伝送のための出力ドライバ回路の構成図である。図４を参照すれば、前記出力ドライバ回路１００は、Ｒ入力バイナリ(０と１)チャンネル信号ＣＨ１〜ＣＨ２Ｍ−１を受けて該当する差動信号を出力する。この際、Ｒ＝２Ｍ−１である。ここで、信号線３０１〜３０Ｎは、集合的にインターコネクション部３００として見なされる。また、図面において、入力チャンネルラインは、参照番号Ｌ_１〜Ｌ_２Ｍ−１で示され、差動ラインは、参照番号Ｐ_１〜Ｐ_Ｎで示される。前記出力ドライバ回路１００は、前記複数のチャンネル信号ＣＨ１〜ＣＨ２Ｍ−１を複数の差動信号対に変換する。各差動信号対は、互いに逆位相を有する第１差動信号と第２差動信号とを備える。後述するように、任意の互いに異なるＭ個の第１及び第２チャンネルの差動信号を重畳させて、前記インターコネクション部３００に提供する。前記重畳信号は、前記各信号線に提供されて伝送される。
【００２１】
図５は、本発明と一般的な差動信号伝送のための信号線の数Ｎと、伝送可能なチャンネル信号の数Ｒとを示すグラフである。図５において、Ａは、一般的な差動信号伝送方式でのインターコネクション部の差動信号線の数に対する伝送可能なチャンネル信号の数を表す。Ｂは、本発明の差動信号伝送方式でのインターコネクション部の差動信号線の数に対する伝送可能なチャンネル信号の数を表す。図５を参照すれば、一般的なインターコネクション部がＮ個の信号線から構成される場合、Ｎ／２個のチャンネル信号が伝送される。一方、本発明のインターコネクション部がＮ個の信号線から構成される場合、Ｎ−１個のチャンネル信号が伝送される。すなわち、本発明では、２Ｍ個の信号線を通じて２Ｍ−１個のチャンネル信号の差動信号対を伝送できる。
【００２２】
例えば、信号線が８個である場合、本発明は、７個のチャンネルの差動信号を伝送できる一方、従来には４チャンネルの差動信号を伝送できる。信号線が１６個である場合、本発明は、１５チャンネルの差動信号を伝送できる一方、従来技術は８チャンネルの差動信号を伝送する。通常の方法と比較すれば、本発明は、チャンネル数が増加するのにより、信号線の数を減少させうる。
【００２３】
図６は、本発明の差動信号の伝送装置において、各信号線に複数のチャンネルのうち任意の互いに異なるＭ個のチャンネルの差動信号を重畳させて伝送する原理を説明する図面である。本発明の差動信号伝送方式は、Ｎ個の信号線を利用してＮ−１個のチャンネル差動信号を伝送する。ここで、Ｎ＝２Ｍであり、Ｍは、任意の自然数である。望ましく、前記Ｍは、２以上の自然数である。図６には、Ｍが３である場合であって、８個の信号線を通じて７個のチャンネルの差動信号を伝送する方式を例示する。図６を参照すれば、第１チャンネルＣＨ１に対する差動信号対は、互いに逆位相の第１差動信号ＣＨ１(＋)と第２差動信号ＣＨ１(−)とを備える。同様に、第２チャンネルＣＨ２ないし第７チャンネルＣＨ７に対する差動信号対は、それぞれ互いに逆位相の第１差動信号及び第２差動信号(ＣＨ２(＋)、ＣＨ２(−)）〜(ＣＨ７(＋)、ＣＨ７(−)）を備える。
【００２４】
まず、２Ｍ−１個のチャンネル信号のうち、２Ｍ−１個のチャンネル信号の第１セットの第１差動信号と第２差動信号とをそれぞれ２Ｍ個の信号線に提供する。例えば、Ｍが３であるので、２Ｍ−１は４である。第１ないし第４チャンネルＣＨ１〜ＣＨ４の差動信号対が、図６に示すように、第１ないし第８信号線３０１〜３０８にそれぞれ提供される。すなわち、第１チャンネルＣＨ１の第１差動信号ＣＨ１(＋)と第２差動信号ＣＨ１(−)とは、それぞれ隣接する第１信号線３０１と第２信号線３０２とに提供される。第２チャンネルＣＨ２の第１差動信号ＣＨ２(＋)と第２差動信号ＣＨ２(−)とは、それぞれ隣接する第３信号線３０３と第４信号線３０４とに提供される。第３チャンネルＣＨ３の第１差動信号ＣＨ３(＋)と第２差動信号ＣＨ３(−)とは、それぞれ隣接する第５信号線３０５と第６信号線３０６とに提供される。最後に、第４チャンネルＣＨ４の第１差動信号ＣＨ４(＋)と第２差動信号ＣＨ４(−)とは、それぞれ隣接する第７信号線３０７と第８信号線３０８とに提供される。第１ないし第４チャンネルＣＨ１〜ＣＨ４の第１及び第２差動信号(ＣＨ１(＋)、ＣＨ１(−)）〜(ＣＨ４(＋)、ＣＨ４(−))は、第１ないし第８信号線に順次に提供されることが望ましいが、必ずしもそのような順次配列に限定されるものではない。
【００２５】
図６を参照すれば、残りの２Ｍ−１−１個のチャンネルのうち、２Ｍ−２個のチャンネル信号の第２セットの第１差動信号及び第２差動信号は、２Ｍ個の信号線のうち、互いに異なる信号線対にそれぞれ提供される。例えば、Ｍが３であるので、２Ｍ−２は２となる。残りの第５ないし第７チャンネル信号ＣＨ５〜ＣＨ７のうち２個のチャンネル信号は、信号線３０１〜３０８の対に印加される。特別な例として、第５チャンネルＣＨ５の第１差動信号ＣＨ５(＋)は、第１及び第２信号線３０１、３０２から構成された信号線対３００ａに提供され、第２差動信号ＣＨ５(−)は、第３及び第４信号線３０３、３０４から構成された信号線対３００ｂに提供される。第６チャンネルＣＨ６の第１差動信号ＣＨ６(＋)は、第５及び第６信号線３０５、３０６から構成された信号線対３００ｃに提供され、第２差動信号ＣＨ６(−)は、第７及び第８信号線３０７、３０８から構成された信号線対３００ｄに提供される。本発明は、図６の例に示された順次配列に限定されるものではない。
【００２６】
最後に、２Ｍ−３個のチャンネル信号の残っているセットの第１差動信号及び第２差動信号は、２Ｍ個の信号線のうち、互いに異なる２個の信号線対にそれぞれ提供される。例えば、Ｍが３であるので、２Ｍ−３は１となる。本実施形態において、残っている一つのチャンネルは第７チャンネルである。したがって、第１ないし第７チャンネルＣＨ１〜ＣＨ７のうち、第１ないし第４チャンネルＣＨ１〜ＣＨ４を除いた第５ないし第７チャンネルＣＨ５〜ＣＨ７のうち１個のチャンネルは、例えば、第７チャンネルＣＨ７となる。すなわち、第７チャンネルＣＨ７の第１差動信号ＣＨ７(＋)は、４個の信号線対３００ａ〜３００ｄのうち、隣接する２個の信号線対３００ａ、３００ｂに同時に提供されるので、第１ないし４信号線３０１〜３０４には、第７チャンネルＣＨ７の第１差動信号ＣＨ７(＋)が同時に提供される。第２差動信号ＣＨ７(−)は、隣接する２個の信号線対３００ｃ、３００ｄに同時に提供されるので、第５ないし第８信号線３０５〜３０８には、第７チャンネルＣＨ７の第２差動信号ＣＨ７(−)が同時に提供される。本発明は、図６の順次配列に限定されるものではない。
【００２７】
本実施形態によれば、２Ｍ−１個のチャンネル信号は、チャンネル信号のＭ個の異なるセットに分けられる。各ｍ番目セット(ここで、ｍ＝１〜Ｍ)は、２Ｍ−ｍ個のチャンネル信号を含む。また、チャンネル信号の各ｍ番目セットの第１及び第２差動信号のそれぞれは、２Ｍ信号線のうち２ｍ−１個の信号線に印加される。
【００２８】
図６の例において、チャンネル信号ＣＨ１〜ＣＨ７は、３セット(Ｍ＝３)に分けられる。ＣＨ１〜ＣＨ４の第１セット(ｍ＝１)は、２Ｍ−ｍ＝４であるので、４個のチャンネル信号を含む。ＣＨ５、ＣＨ６の第２セット(ｍ＝２)は、２Ｍ−ｍ＝２であるので、２個のチャンネル信号を含む。ＣＨ７の第３セット(ｍ＝３)は、２Ｍ−ｍ＝１であるので、１個のチャンネル信号を含む。この際、各セット内のチャンネル信号は、順次に配列されなくてもよい。
【００２９】
ＣＨ１〜ＣＨ４の第１セットの差動信号ＣＨ１(＋)とＣＨ１(−)は、図６の信号線３０１〜３０８のうち１個(２Ｍ−１＝１)にそれぞれ連結される。ＣＨ５、ＣＨ６の第２セットの差動信号ＣＨ１(＋)とＣＨ１(−)は、図６の信号線３０１〜３０８のうち２個(２Ｍ−１＝２)にそれぞれ連結される。ＣＨ７の第３セットの差動信号ＣＨ１(＋)とＣＨ１(−)は、図６の信号線３０１〜３０８のうち４個(２Ｍ−１＝２)にそれぞれ連結される。
【００３０】
前記のように、各信号線は、Ｍ個の重畳差動信号を含む。前記重畳差動信号は、擬似差動信号として見なされる。図６の場合、信号線３０１〜３０８は、それぞれ同時に印加される３個の重畳チャンネル信号を含む。特に、第１信号線３０１の場合、第１差動信号ＣＨ１(＋)、第１差動信号ＣＨ５(＋)、及び第１差動信号ＣＨ７(＋)が印加され、第２信号線３０２の場合、第２差動信号ＣＨ１(−)、第１差動信号ＣＨ５(＋)、及び第１差動信号ＣＨ７(＋)が印加される。第３信号線３０３の場合、第１差動信号ＣＨ２(＋)、第２差動信号ＣＨ５(−)、及び第１差動信号ＣＨ７(＋)が印加され、そして第４信号線３０４の場合、第２差動信号ＣＨ２(−)、第２差動信号ＣＨ５(−)、及び第１差動信号ＣＨ７(＋)が印加される。
【００３１】
また、第５信号線３０５の場合、１差動信号ＣＨ３(＋)、第１差動信号ＣＨ６(＋)、及び第２差動信号ＣＨ７(−)が印加され、第６信号線３０６の場合、第２差動信号ＣＨ３(−)、第１差動信号ＣＨ６(＋)、及び第２差動信号ＣＨ７(−)が印加される。第７信号線３０７の場合、第１差動信号ＣＨ４(＋)、第２差動信号ＣＨ６(−)、及び第２差動信号ＣＨ７(−)が印加され、第８信号線３０８の場合、第２差動信号ＣＨ４(−)、第２差動信号ＣＨ６(−)、及び第２差動信号ＣＨ７(−)が印加される。
【００３２】
図７及び図７Ａは、本発明の差動信号伝送方式を行列で表した図である。(ａ）は、チャンネルから信号線に提供される信号を行列式で表現したものであって、ＶＰ_１，ＶＰ_２，...．，ＶＰ_Ｎ−１，ＶＰ_Ｎは、各信号線３０１〜３０Ｎに提供される信号のレベルを表し、ＶＬ_１，ＶＬ_２，...．，ＶＬ_２Ｍ−１は、各チャンネルＣＨ１〜ＣＨ２Ｍ−１に提供される信号のレベルを表す。(ｃ）は、Ｎ＝４である時、ＳＭ−１を表したものであり、(ｄ)及び(ｅ）は、Ｎ＝８、Ｎ＝１６である時、それぞれＳＭ−１を表したものである。図７及び図７Ａを参照すれば、信号線がＮ＝４である場合には、１／２，１／２，１／２，１／２を除いた３個の差動信号を伝送でき、Ｎ＝８である場合、１／８，１／８，...．，１／８，１／８を除いた７個の差動信号を伝送でき、Ｎ＝１６である場合、１／１６，１／１６，１／１６，...．，１／１６，１／１６，１／１６を除いた１５個の差動信号を伝送できる。
【００３３】
この時、前記差動信号のうち、Ｎ＝４である時、１／４，１／４，−１／４，−１／４、Ｎ＝８である時、１／８，１／８，１／８，１／８，−１／８，−１／８，−１／８，−１／８、そしてＮ＝１６である時、１／１６，１／１６，...．，１／１６，１／１６，−１／１６，−１／１６，...．，−１／１６，−１／１６は、隣接する１対の信号線で見れば、差動信号ではないが、遠距離で見れば１、−１の差動信号と見なされるので、ＥＭＩに強い特性を有する。ここで、このような信号を疑似差動信号と称する。図６及び図７と図７Ａを参照すれば、８個の信号線を通じて７個のチャンネル信号を伝送する場合、４個のチャンネル信号ＣＨ１〜ＣＨ４は、１−１の差動信号形態に伝送され、２個のチャンネル信号ＣＨ５、ＣＨ６は、１１−１−１の疑似差動信号形態に伝送され、残り一つのチャンネル信号ＣＨ７は、１１１１−１−１−１−１の疑似差動信号形態に伝送される。したがって、２Ｍ個の信号線を通じて２Ｍ−１個のチャンネル信号を伝送する場合、２Ｍ−１個のチャンネル信号は、差動信号形態に伝送され、残りの２Ｍ−１−１個のチャンネル信号は、疑似差動信号形態に伝送される。
【００３４】
図８は、本発明の前記実施形態による差動信号伝送方式を具現するための出力ドライバ回路の回路図である。出力ドライバ回路１００は、２Ｍ(＝Ｎ)個の信号線を通じて２Ｍ−１個のチャンネルＣＨ１〜ＣＨ２Ｍ−１の差動信号を伝送するためのものであって、Ｍ＝３である場合を例示したのである。図８を参照すれば、出力ドライバ回路１００は、チャンネル信号ＣＨ１〜ＣＨ７をそれぞれ差動信号対(ＣＨ１(＋)、ＣＨ１(−)）〜(ＣＨ７(＋)、ＣＨ７(−))に変換する信号変換部１１０と、差動信号対(ＣＨ１(＋)、ＣＨ１(−)）〜(ＣＨ７(＋)、ＣＨ７(−))を入力して、複数の重畳信号Ｓ１〜Ｓ８を発生させる信号重畳部１２０とを備える。
【００３５】
前記信号変換部１１０は、チャンネル信号ＣＨ１〜ＣＨ７のうち一つの信号を入力して、それぞれ互いに逆位相を有する第１及び第２差動信号ＣＨ１(＋)、ＣＨ１(−)からなる差動信号対をそれぞれ発生させる２Ｍ−１個の出力バッファ１１１〜１１７から構成される。前記信号重畳部１１０は、それぞれ互いに異なる出力バッファ１１１〜１１７から提供される３個の差動信号を入力して加算する２Ｍ個の加算器１２１〜１２８から構成される。ここで、図８の構成は、前記図６の構成例に対応する。例えば、図６において、第８信号線３０８に第２差動信号ＣＨ４(−)、ＣＨ６(−)、ＣＨ７(−)が印加される。同様に図８において、第２差動信号ＣＨ４(−)、ＣＨ６(−)、ＣＨ７(−)が、その出力が信号線３０８に連結された加算器１２８に提供される。２Ｍ−１個の出力バッファは、Ｍ個のセットに分けられ、各ｍ番目セットの出力バッファは、２−ｍの利得Ｘを有する。例えば、図８において、第１ないし第４出力バッファ１１１〜１１４は、それぞれ利得がＸａ＝Ｘｂ＝Ｘｃ＝Ｘｄ＝１／２である第１セット(ｍ＝１)から構成される。第５及び第６出力バッファ１１５及び１１６は、それぞれ利得がＸｅ＝Ｘｆ＝１／４である第２セット(ｍ＝２)から構成され、第７出力バッファは、利得Ｘｇ＝１／８である第３セット(ｍ＝３)から構成される。
【００３６】
第１加算器１２１は、前記第１チャンネルＣＨ１の第１差動信号ＣＨ１(＋)、第５チャンネルＣＨ５の第１差動信号ＣＨ５(＋)、及び第７チャンネルＣＨ７の第１差動信号ＣＨ７(＋)を加算して、擬似差動信号として重畳信号Ｓ１をインターコネクション部３００の第１信号線３０１に提供する。第２加算器１２２は、前記第１チャンネルＣＨ１の第２差動信号ＣＨ１(−)、第５チャンネルＣＨ５の第１差動信号ＣＨ５(＋)、及び第７チャンネルＣＨ７の第１差動信号ＣＨ７(＋)を加算して、擬似差動信号として重畳信号Ｓ２を第２信号線３０２に提供する。第３加算器１２３は、前記第２チャンネルＣＨ２の第１差動信号ＣＨ２(＋)、第５チャンネルＣＨ５の第２差動信号ＣＨ５(−)、及び第７チャンネルＣＨ７の第１差動信号ＣＨ７(＋)を加算して、擬似差動信号として重畳信号Ｓ３を第３信号線３０３に提供する。第４加算器１２４は、前記第２チャンネルＣＨ２の第２差動信号ＣＨ２(−)、第５チャンネルＣＨ５の第２差動信号ＣＨ５(−)、及び第７チャンネルＣＨ７の第１差動信号ＣＨ７(＋)を加算して、擬似差動信号として重畳信号Ｓ４を第１信号線３０４に提供する。
【００３７】
一方、第５加算器１２５は、前記第３チャンネルＣＨ３の第１差動信号ＣＨ３(＋)、第６チャンネルＣＨ６の第１差動信号ＣＨ６(＋)、及び第７チャンネルＣＨ７の第２差動信号ＣＨ７(−)を加算して、擬似差動信号として重畳信号Ｓ５を第５信号線３０５に提供する。第６加算器１２６は、前記第３チャンネルＣＨ３の第２差動信号ＣＨ３(−)、第６チャンネルＣＨ６の第１差動信号ＣＨ６(＋)、及び第７チャンネルＣＨ７の第２差動信号ＣＨ７(−)を加算して、擬似差動信号として重畳信号Ｓ６を第６信号線３０６に提供する。第７加算器１２７は、前記第４チャンネルＣＨ４の第１差動信号ＣＨ４(＋)、第６チャンネルＣＨ６の第２差動信号ＣＨ６(−)、及び第７チャンネルＣＨ７の第２差動信号ＣＨ７(−)を加算して、擬似差動信号として重畳信号Ｓ７を第７信号線３０７に提供する。第８加算器１２８は、前記第４チャンネルＣＨ４の第２差動信号ＣＨ４(−)、第６チャンネルＣＨ６の第２差動信号ＣＨ６(−)、及び第７チャンネルＣＨ７の第２差動信号ＣＨ７(−)を加算して、擬似差動信号として重畳信号Ｓ８を第８信号線３０８に提供する。
【００３８】
図９は、図８に示された出力ドライバ回路１００の加算器１２１〜１２８の一例を示す回路図である。以前の例のように、図９の加算器もＭ＝３であるときの一例を示す。図９を参照すれば、各加算器１２１〜１２８は、６個(２Ｍ)の入力信号Ｉ１〜Ｉ６のための入力端子、演算増幅器ＯＰ１及び抵抗Ｒ１１〜Ｒ１８を備える。後述するように、６個の入力信号が例示されているが、もっぱら３(Ｍ)個の信号のみが実際的に各加算器１２１〜１２８に印加される(図８参照)。すなわち、各出力バッファ１１１〜１１７から提供される信号のうち第２差動信号または信号(もしあれば)は、入力信号Ｉ４〜Ｉ６であって、並列連結された抵抗Ｒ１１〜Ｒ１３を通じて演算増幅器ＯＰ１の反転端子(−)に提供され、各出力バッファ１１１〜１１７から提供される信号のうち第１差動信号または信号(もしあれば)は、入力信号Ｉ１〜Ｉ３であって、並列連結された抵抗Ｒ１４〜Ｒ１６を通じて演算増幅器ＯＰ１の非反転端子(＋)に提供される。この時、抵抗Ｒ１１〜Ｒ１８がいずれも同じ抵抗値を有するならば、各信号線３０１〜３０８に提供される加算器１２１〜１２８の出力信号ＯＵＴ１は、ＯＵＴ１＝Ｉ１＋Ｉ２＋Ｉ３−Ｉ４−Ｉ５−Ｉ６となる。例えば、加算器１２１の場合、Ｉ１〜Ｉ３にそれぞれＣＨ１(＋)、ＣＨ５(＋)、ＣＨ７(＋)が提供されるので、出力信号ＯＵＴ１は、表１のようにＯＵＴ１＝ＣＨ１(＋)＋ＣＨ５(＋)＋ＣＨ７(＋)となる。第２加算器１２２の場合、Ｉ１、Ｉ２及びＩ４にそれぞれＣＨ５(＋)、ＣＨ７(＋)、ＣＨ１(−)が提供されるので、ＯＵＴ１＝Ｉ１＋Ｉ２＋Ｉ４＝ＣＨ５(＋)＋ＣＨ７(＋)＋ＣＨ１(−)となる。このように、残りの加算器１２３〜１２８の出力ＯＵＴ１は、表１の通りである。図８のように、チャンネルＣＨ１〜ＣＨ７の出力として非反転出力と反転出力がすべて生成される場合には、加算器を合算用としてのみ使用するが、チャンネルＣＨ１〜ＣＨ７の出力を非反転または反転出力の一つの符号を有するように生成される場合には、加算器の減算機能まで使用して出力信号を生成しなければならない。
【００３９】
【表１】
2007049715.tif 000003
【００４０】
図１０は、本発明の実施形態による差動信号伝送のための入力ドライバ回路の構成図である。図１０を参照すれば、入力ドライバ回路２００は、Ｎ個の信号線３０１〜３０Ｎから提供される擬似差動信号をそれぞれ入力して、２Ｍ−１個の出力チャンネル信号ＣＨ１’〜ＣＨ２Ｍ−１’に復元させる。詳細に後述するように、２Ｍ−１個の出力チャンネル信号は、チャンネル信号のＭ個のセットに分けられる。前記チャンネル信号のｍ番目セット(ｍ＝１〜Ｍ)は、２Ｍ−ｍ個のチャンネル信号を含む。各ｍ番目セットの２Ｍ−ｍ個チャンネル信号を復元するために、入力ドライバ２００は、信号線３０１〜３０Ｎのうち２ｍ個の信号線から擬似差動信号を重畳する。
【００４１】
図１１は、Ｍが３である場合を例示した。出力チャンネル信号ＣＨ１’〜ＣＨ７’は、３個のセットに分けられる。すなわち、第１セット(ｍ＝１)は、４個のチャンネル信号ＣＨ１’〜ＣＨ４’を含み、第２セット(ｍ＝２)は、２個のチャンネル信号ＣＨ５’、ＣＨ６’を含む。第３セット(ｍ＝３)は、一つのチャンネル信号ＣＨ７’を含む。しかし、チャンネル信号は、各セット内で順次に配列される必要はない。
【００４２】
チャンネル信号ＣＨ１’〜ＣＨ４’の第１セット(ｍ＝１)の出力チャンネル信号は、信号線３０１〜３０Ｎのうち２個の信号線(２Ｍ＝２)から差動信号を重畳させて復元する。本実施形態において、重畳擬似差動信号は、図１１に示すように、信号線の隣接する対３００ａ〜３００ｄから得られる。特に、出力チャンネルＣＨ１’は、信号線３０１、３０２の擬似差動信号を重畳させて復元する。出力チャンネルＣＨ２’は、信号線３０３、３０４の擬似差動信号を重畳させて復元する。出力チャンネルＣＨ３’は、信号線３０５、３０６の擬似差動信号を重畳させて復元する。出力チャンネルＣＨ４’は、信号線３０７、３０８の擬似差動信号を重畳させて復元する。
【００４３】
出力チャンネルＣＨ５、ＣＨ６’の第２セット(ｍ＝２)の出力チャンネル信号は、信号線３０１〜３０Ｎのうち４個の信号線(２Ｍ＝４)から擬似差動信号を重畳させて復元する。本実施形態において、重畳擬似差動信号は、図１１に示すように、信号線３００〜３０Ｎの４個の信号線の隣接するセットから得られる。特に、出力チャンネルＣＨ５’は、信号線３０１〜３０４の擬似差動信号を重畳させて復元し、出力チャンネルＣＨ６’は、信号線３０４〜３０８の擬似差動信号を重畳させて復元する。出力チャンネルＣＨ７’の第３セット(ｍ＝３)の出力チャンネル信号は、信号線３０１〜３０Ｎの８個の信号線(２Ｍ＝８)から擬似差動信号を重畳させて復元する。
【００４４】
図１２は、２Ｍ(＝Ｎ)個の信号線３０１〜３０Ｎから提供される信号を重畳させて、２Ｍ−１個のチャンネル信号ＣＨ１〜ＣＨ２Ｍ−１を復元する原理を行列式で表現した図面である。(ａ）は、チャンネル信号復元させる原理を表現する行列式を表す。(ｂ)、(ｃ)及び(ｄ）は、それぞれＭ＝２、３及び４である時、ＳＭを表す。(ｂ)、(ｃ)及び(ｄ)から、１１１１及び１１．．１１で表現される一つのコモンモードを除いた２Ｍ−１個の差動信号を２Ｍ個の信号線を通じて伝送できるということが分かる。図１１及び図１２を参照すれば、８個の信号線３０１〜３０８を通じて伝送された重畳信号を元のチャンネル信号ＣＨ１'〜ＣＨ７'に復元する場合、４個のチャンネル信号ＣＨ１'〜ＣＨ４'は、各信号線対３００ａ、３００ｂ、３００ｃ、３００ｄの重畳信号を差動信号形態に重畳させて復元し、２個のチャンネル信号ＣＨ５'、ＣＨ６'は、隣接する２個の信号線対(３００ａ、３００ｂ)、(３００ｃ、３００ｄ)の重畳信号を疑似差動信号形態に重畳させて復元し、残り一つのチャンネル信号ＣＨ７’は、隣接する４個の信号線対３００ａ〜３００ｄの重畳信号を疑似差動信号形態に重畳させて復元する。したがって、２Ｍ個の信号線を通じて伝送される差動信号を２Ｍ−１個のチャンネル信号に復元する場合、２Ｍ−１個のチャンネル信号は、差動信号形態に重畳されて復元され、残りの２Ｍ−１−１個のチャンネル信号は、疑似差動信号形態に重畳されて復元される。
【００４５】
図１３は、本発明の入力ドライバ回路の具現例を示す回路図である。図１３を参照すれば、入力ドライバ回路２００は、２Ｍ−１個の加算器２１１〜２１７を備える。２Ｍ−１個の加算器は、Ｍ個の加算器セットに分けられる。加算器の各セットは、２Ｍ−ｍ(ｍ＝１〜Ｍ)個の加算器を備える。図１３の例でＭ＝３であるので、加算器２１１〜２１７は、３個のセットに分けられる。すなわち、第１セット(ｍ＝１)は、４(２Ｍ−ｍ＝４)個の加算器２１１〜２１４を含み、第２セット(ｍ＝２)は、２(２Ｍ−ｍ＝２)個の加算器２１５、２１６を含む。第３セット(ｍ＝３)は、一つ(２Ｍ−ｍ＝１)の加算器２１７を含む。しかし、加算器は、各セット内で順次に配列される必要はない。
【００４６】
第１セット(ｍ＝１)の加算器２１１〜２１４は、信号線３０１〜３０Ｎのうち、２個の信号線(２ｍ＝２)から差動信号を重畳させる。本実施形態における重畳信号は、図１３に示すように、隣接する対３００ａ〜３００ｄから得られる。特に、出力チャンネルＣＨ１’は、信号線３０１、３０２から差動信号を重畳させる加算器２１１によって復元される。出力チャンネルＣＨ２’は、信号線３０３、３０４から差動信号を重畳させる加算器２１２によって復元される。 出力チャンネルＣＨ３’は、信号線３０５、３０６から差動信号を重畳させる加算器２１３によって復元される。出力チャンネルＣＨ４’は、信号線３０７、３０８から差動信号を重畳させる加算器２１４によって復元される。
【００４７】
第２セット(ｍ＝２)の加算器２１５、２１６は、信号線３０１〜３０Ｎのうち、４個の信号線から差動信号を重畳させる。本実施形態における重畳信号は、図１３に示すように、信号線３０１〜３０８のうち、隣接する４個の信号線セットから得られる。特に、出力チャンネルＣＨ５’は、信号線３０１〜３０４から擬似差動信号を重畳させる加算器２１５によって復元される。出力チャンネルＣＨ６’は、信号線３０５〜３０８から擬似差動信号を重畳させる加算器２１６によって復元される。
【００４８】
第３セット(ｍ＝３)の加算器２１７は、信号線３０１〜３０Ｎのうち、８個の信号線から擬似差動信号を重畳させる。本実施形態における重畳擬似差動信号は、図１３に示すように、信号線３０１〜３０８から得られる
【００４９】
図１４は、図１３の入力ドライバ回路２００の加算器２１１〜２１７の一例を示す回路図である。以前の例と同様に、Ｍ＝３である場合を例示する。図１４を参照すれば、各加算器２１１〜２１７は、８(２Ｍ)個の入力信号Ｉ１〜Ｉ８のための入力端子、演算増幅器ＯＰ２及び抵抗Ｒ２１〜Ｒ３０を備える。後述するように、８個の入力信号が例示された。２(２ｍ)個の入力信号のみが第１セット(ｍ＝１)の加算機２１１〜２１４に実際的にそれぞれ印加され、４(２ｍ)個の入力信号のみが第２セット(ｍ＝２)の加算器２１５、２１６に実際的に印加され、８(２ｍ)個の全入力信号が第３セット(ｍ＝３)の加算器２１７に実際的に印加される。各信号線３０１〜３０Ｎから提供された擬似差動信号が第１(＋)差動信号または信号(もしあれば)は、入力端子Ｉ１〜Ｉ４に提供されて、並列連結された抵抗Ｒ２５〜Ｒ２８を通じて演算増幅器ＯＰ２の非反転端子(＋)に提供され、各信号線３０１〜３０Ｎから提供される擬似差動信号のうち、第２(−)差動信号または信号(もしあれば)は、入力端子Ｉ５〜Ｉ８に提供されて、並列連結された抵抗Ｒ２１〜Ｒ２４を通じて演算増幅器ＯＰ２の反転端子(−)に提供される。この時、抵抗Ｒ２１〜Ｒ３０が全て同じ抵抗値を有するならば、各加算器２１１〜２１７の出力信号ＯＵＴ２は、ＯＵＴ２＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４−Ｉ５−Ｉ６−Ｉ７−Ｉ８となる。
【００５０】
例えば、加算器２１１の場合、Ｉ１に第１信号線３０１から提供される信号が印加され、Ｉ５に第２信号線３０２から提供される信号がそれぞれ印加される。図８で説明したように、前記出力ドライバ回路１００の出力バッファ１１１〜１１７の利得は、ａ＝ｂ＝ｃ＝ｄ＝１／２、e＝ｆ＝１／４、ｇ＝１／８であるので、第１信号線３０１に印加される重畳擬似差動信号は、実際に{１／２ＣＨ１(＋)＋１／４ＣＨ５(＋)＋１／８ＣＨ７(＋)}であり、第２信号線３０２に印加される重畳擬似差動信号は、実際に{１／２ＣＨ１(−))＋１／４ＣＨ５(＋)＋１／８ＣＨ７(＋)}である。したがって、加算器２１１の出力信号ＯＵＴ２は、下記の通りである。
【００５１】
ＯＵＴ２＝Ｉ１−Ｉ５
＝{１／２ＣＨ１(＋)＋１／４ＣＨ５(＋)＋１／８ＣＨ７(＋)}
−{(１／２ＣＨ１(−))＋１／４ＣＨ５(＋)＋１／８ＣＨ７(＋)}
＝１／２ＣＨ１(＋)−{１／２ＣＨ１(−)}となる。
【００５２】
この時、第１チャンネルＣＨ１の第１差動信号ＣＨ１(＋)と第２差動信号ＣＨ１(−）とは、互いに逆位相の差動信号対であるため、加算器２１１の出力信号ＯＵＴ２はＣＨ１となる。したがって、前記第１加算器２１１を通じて一つの信号線対３００ａの互いに隣接した信号線３０１、３０２の信号を重畳させて、第１チャンネル信号ＣＨ１’を復元する。
【００５３】
残りの加算器２１２〜２１７も効果的に原チャンネル信号を復元する。例えば、第７加算器２１７の場合、演算増幅器ＯＰ２の反転端子(−)には、第１ないし第４信号線３０１〜３０４から提供される重畳擬似差動信号が印加され、非反転端子(＋)には、第５ないし第８信号線３０５〜３０８から重畳擬似差動信号が提供されるので、第７加算器２１７の出力信号ＯＵＴ２は、下記式の通りである。
【００５４】
ＯＵＴ２＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４−Ｉ５−Ｉ６−Ｉ７−Ｉ８＝
{１／２ＣＨ１(＋)＋１／４ＣＨ５(＋)＋１／８ＣＨ７(＋)}＋{−１／２ＣＨ１(−))＋１／４ＣＨ５(＋)＋１／８ＣＨ７(＋)}＋{１／２ＣＨ２(＋)−１／４ＣＨ５(−)＋１／８ＣＨ７(＋)}＋{(−１／２ＣＨ２(−))−１／４ＣＨ５(−)＋１／８ＣＨ７(＋)}−{１／２ＣＨ３(＋)＋１／４ＣＨ６(＋)−１／８ＣＨ７(−)}−{−１／２ＣＨ３(−)＋１／４ＣＨ６(＋)−１／８ＣＨ７(−)}−{１／２ＣＨ４(＋)−１／４ＣＨ６(−)−１／８ＣＨ７(−)}−{−１／２ＣＨ４(−)−１／４ＣＨ６(−)−１／８ＣＨ７(−)}
＝１／４{２ＣＨ５(＋)}＋１／８{２ＣＨ７(＋)}−１／４{２ＣＨ５(−)}＋１／８{２ＣＨ７(＋)}
−１／４{２ＣＨ６(＋)}−１／８{-２ＣＨ７(−)}−１／４{−ＣＨ６(−)}−１／８{−２ＣＨ７(−)}
＝１／８{４ＣＨ７(＋)}−１／８{−４ＣＨ７(−)}
【００５５】
したがって、第７チャンネル信号ＣＨ７の第１差動信号ＣＨ７(＋)と第２差動信号ＣＨ７(−)とは、互いに逆位相の差動信号対であるため、第７加算器２１７の出力信号ＯＵＴ２はＣＨ７となる。したがって、前記第７加算器２１７を通じて隣接する４個の信号線対３００ａ〜３００ｄの互いに隣接した信号線３０１、３０２〜３０７、３０８の信号を重畳させて、第７チャンネル信号ＣＨ７’を復元する。このように入力ドライバ回路２００は、信号線３０１〜３０Ｎを通じて伝送される信号を前記のような方式で復元して、表２のように第１ないし第７チャンネル信号ＣＨ１'〜ＣＨ７'を復元させる。
【００５６】
【表２】
2007049715.tif 000004
【００５７】
図１５は、本発明の実施形態による差動信号の伝送装置の構成図である。図１５を参照すれば、差動信号の伝送装置は、出力ドライバ回路１００、入力ドライバ回路２００及びインターコネクション部３００を備える。前記出力ドライバ回路１００は、図４、図６ないし図９に示すような構成を有し、前記入力ドライバ回路２００は、図１０ないし図１４に示すような構成を有する。前記インターコネクション部３００は、複数の信号線３０１〜３０Ｎを備える。前記出力ドライバ回路１００は、複数のチャンネルを通じて提供されるチャンネル信号ＣＨ１〜ＣＨ２Ｍ−１を差動信号に変換した後、互いに異なるチャンネルの差動信号を重畳させて２Ｍ(＝Ｎ)個の信号線３０１〜３０Ｎを通じて伝送する。前記インターコネクション部３００は、前記出力ドライバ回路１００を通じて提供される信号を信号線３０１〜３０Ｎを通じて入力ドライバ回路２００に提供する。前記入力ドライバ回路２００は、前記信号線３０１〜３０Ｎを通じて入力される信号を入力して、複数のチャンネル信号ＣＨ１’〜ＣＨ２Ｍ−１’を復元させる。
【００５８】
図１５において、本発明の差動信号の伝送装置では、出力ドライバ回路１００から入力ドライバ回路２００側に信号が伝送されることを例示したが、双方向データ伝送が可能であり、これによって、出力ドライバ回路１００は、入力ドライバ回路として作用するか、または入力ドライバ回路２００は、出力ドライバ回路としてそれぞれ作用することができる。
【００５９】
図１６は、Ｍ＝３である場合、本発明の差動信号の伝送装置の具現例を示す回路図である。図１６は、前述した図８及び図１３の回路図を本質的に結合したものであるので、図１６の詳細な説明は省略する。しかし、本発明は、差動信号の重畳を定義するための出力バッファ及び加算器、そして信号線の選択は、信号遅延や配線抵抗などを考慮して多様に配置できる。
【００６０】
本発明の実施形態による差動信号の伝送装置は、半導体製造工程を通じて半導体基板上に製造してシングルチップ化することが可能であり、前記入出力ドライバ回路及びインターコネクション部をいずれも単一チップ内に集積化するか、または入力ドライバ回路とインターコネクション部とを単一チップ内に集積化し、出力ドライバ回路とインターコネクション部とを単一チップ内に集積化することが可能である。また、入出力ドライバ回路を単一チップ内に集積化させてシングルチップ化し、インターコネクション部は、チップ外部に配置しても良い。
【００６１】
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能である。
【産業上の利用可能性】
【００６２】
本発明は、差動信号の伝送装置関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００６３】
【図１】一般的な差動信号の伝送装置の構成図である。
【図２】一般的な差動伝送装置において、チャンネル信号を差動信号に変換する方式を説明するための図面である。
【図３】一般的な差動信号伝送装置の動作を説明するための行列式を示す図面である。
【図４】本発明の実施形態による差動信号伝送のための出力ドライバ回路図である。
【図５】本発明と一般的な差動信号伝送方式において、信号線の数と伝送可能なチャンネル信号の数との関係を示すグラフである。
【図６】本発明の実施形態による複数のチャンネル信号を複数の差動信号に変換する方式を説明するための図面である。
【図７】本発明の実施形態による差動信号変換方式についての行列式を示す図面である。
【図７Ａ】本発明の実施形態による差動信号変換方式についての行列式を示す図面である。
【図８】本発明の実施形態による出力ドライバ回路の具現例を示す回路図である。
【図９】図８の出力ドライバ回路の加算器の具現例を示す回路図である。
【図１０】本発明の実施形態による入力ドライバ回路の回路図である。
【図１１】本発明の実施形態による複数の信号線から提供される信号から複数のチャンネル信号を復元する原理を説明するための図面である。
【図１２】本発明の差動信号を原チャンネル信号に復元する方式についての行列式を示す図面である。
【図１３】本発明の入力ドライバ回路の具現例を示す回路図である。
【図１４】図１３の入力ドライバ回路の加算器の具現例を示す回路図である。
【図１５】本発明の実施形態による差動信号の伝送装置の構成図である。
【図１６】本発明の実施形態による差動信号の伝送装置の具現例を示す回路図である。
【符号の説明】
【００６４】
１００  出力ドライバ回路
２００  入力ドライバ回路
３００  インターコネクション部
１１１〜１１７  出力バッファ
１２１〜１２８、２１１〜２１７  加算器
【図１】
2007049715.tif 000005
【図２】
2007049715.tif 000006
【図３】
2007049715.tif 000007
【図４】
2007049715.tif 000008
【図５】
2007049715.tif 000009
【図６】
2007049715.tif 000010
【図７】
2007049715.tif 000011
【図７Ａ】
2007049715.tif 000012
【図８】
2007049715.tif 000013
【図９】
2007049715.tif 000014
【図１０】
2007049715.tif 000015
【図１１】
2007049715.tif 000016
【図１２】
2007049715.tif 000017
【図１３】
2007049715.tif 000018
【図１４】
2007049715.tif 000019
【図１５】
2007049715.tif 000020
【図１６】
2007049715.tif 000021