(57)【要約】      （修正有）【課題】インタリーブ方式のディジタル・アナログ変換により、従来と比べて歪が少ない信号を生成するための技術を提供する。【解決手段】サンプリングレートが同一の２つのＤＡＣ出力をインタリーブする信号発生装置において、インタリーブ信号のスペクトラムを観測しながら、各ＤＡＣの出力オフセットレベル、各ＤＡＣの出力振幅レベル、各ＤＡＣ出力の選択タイミング、および各ＤＡＣの出力更新タイミングを調整し、歪が少ない信号を出力する。【選択図】図１
2007027921.tif 000002
【特許請求の範囲】
【請求項１】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、
前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが第一の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整する第一のステップと、
前記合成信号として第一の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第一の所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第二の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第三の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整する第二のステップと、
を含み、
前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第二のステップを繰り返し実施することを特徴とする方法。
【請求項２】
前記第一のディジタル・アナログ変換器から第三の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第三の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第三のステップと、
前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第四の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第四の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第四のステップと、
をさらに含み、
前記合成信号として前記第二の所定周波数の信号を出力させた時の信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四のステップを繰り返し実施することを特徴とする請求項１に記載の方法。
【請求項３】
前記第三のステップが、前記タイミング調整のために、前記第一のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含み、
前記第四のステップが、前記タイミング調整のために、前記第二のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含む、
ことを特徴とする請求項２に記載の方法。
【請求項４】
前記合成信号として第五の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第五の所定周波数だけ離れた２つの周波数成分のレベルが第五の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整する第五のステップを、
さらに含み、
前記信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四および前記第五のステップを繰り返し実施することを特徴とする請求項１乃至請求項３のいずれかに記載の方法。
【請求項５】
前記信号発生装置が、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するセレクタを具備し、
前記第五のステップが、前記切り換えのために前記セレクタに印加される信号のデューティー比を変更するステップを含む、
ことを特徴とする請求項４に記載の方法。
【請求項６】
前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第一のステップも繰り返し実施することを特徴とする請求項１乃至請求項５のいずれかに記載の方法。
【請求項７】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、
前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整するステップを含むことを特徴とする方法。
【請求項８】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、
前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第一の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第二の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整するステップを含むことを特徴とする方法。
【請求項９】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、
前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整するステップを含むことを特徴とする方法。
【請求項１０】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、
前記第一のディジタル・アナログ変換器から第一の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第一の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第三のステップと、
前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第二の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第二の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第四のステップと、
を含むことを特徴とする方法。
【請求項１１】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、
前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが第一の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整する第一のステップと、
前記合成信号として第一の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第一の所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第二の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第三の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整する第二のステップと、
を実施する制御装置を備え、
前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第二のステップが繰り返し実施されることを特徴とする装置。
【請求項１２】
前記制御装置が、
前記第一のディジタル・アナログ変換器から第三の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第三の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第三のステップと、
前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第四の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第四の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第四のステップと、
をさらに実施し、
前記合成信号として前記第二の所定周波数の信号を出力させた時の信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四のステップが繰り返し実施されることを特徴とする請求項１１に記載の装置。
【請求項１３】
前記第三のステップが、前記タイミング調整のために、前記第一のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含み、
前記第四のステップが、前記タイミング調整のために、前記第二のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含む、
ことを特徴とする請求項１２に記載の装置。
【請求項１４】
前記制御装置が、
前記合成信号として第五の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第五の所定周波数だけ離れた２つの周波数成分のレベルが第五の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整する第五のステップを、
さらに実施し、
前記信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四および前記第五のステップが繰り返し実施されることを特徴とする請求項１１乃至請求項１３のいずれかに記載の装置。
【請求項１５】
前記信号発生装置が、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するセレクタを具備し、
前記第五のステップが、前記切り換えのために前記セレクタに印加される信号のデューティー比を変更するステップを含む、
ことを特徴とする請求項１４に記載の装置。
【請求項１６】
前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第一のステップも繰り返し実施されることを特徴とする請求項１１乃至請求項１５のいずれかに記載の装置。
【請求項１７】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、
前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整する制御装置を備えることを特徴とする装置。
【請求項１８】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、
前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第一の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第二の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整する制御装置を備えることを特徴とする装置。
【請求項１９】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、
前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整する制御装置を備えることを特徴とする装置。
【請求項２０】
同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、
前記第一のディジタル・アナログ変換器から第一の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第一の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整するステップと、
前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第二の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第二の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整するステップと、
を実施する制御装置を備えることを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル・アナログ変換技術に係り、特にインタリーブ方式のディジタル・アナログ変換技術に関する。
【背景技術】
【０００２】
高速の任意波形を発生させるためには、高速のディジタル・アナログ変換器が必要である。現用技術によって作られた、最高速度の変換性能を有するディジタル・アナログ変換器は、一般に市販されていないため入手が難しく、入手価格も市販品に比べて大変高価である。そこで、そのような問題を回避するために、ディジタル・アナログ変換装置がインタリーブされる（例えば、特許文献１を参照。）。このインタリーブ方式は、比較的低速かつ安価な市販のディジタル・アナログ変換器を用いることができるという利点を有する。
【０００３】
【特許文献１】米国特許第６３５６２２４号明細書
【特許文献２】特開平５−２７６０３６号公報
【特許文献３】特開平１１−１９５９８８号公報
【特許文献４】特開平２００２−２１７７３２号公報
【特許文献５】特開平２００２−２４６９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一方、インタリーブ方式では、次のような問題も生じうる。例えば、インタリーブされるディジタル・アナログ変換器間において、僅かながらも性能差を有する場合がある。また、インタリーブされるディジタル・アナログ変換器が、ある瞬間、完全に同一性能を有していたとしても、その状態を恒久的に継続させることは難しい。さらに、ディジタル・アナログ変換器の出力信号を切り換える間隔が、均一でない場合がある。これらの不完全性は、インタリーブ後の出力に不要なスプリアスが生じさせてしまう。すなわち、従来、インタリーブ方式では、変換速度の高速化と引き替えに、信号精度を犠牲にしていた。そこで、本発明は、インタリーブ方式のディジタル・アナログ変換により、従来と比べて歪が少ない信号を生成するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
そこで、本発明は、信号発生装置におけるインタリーブ後の信号スペクトラムを観測しながら、信号発生装置に具備される各ＤＡＣの出力オフセットレベル、各ＤＡＣの出力振幅レベル、各ＤＡＣ出力の選択タイミング、および各ＤＡＣの出力更新タイミングを調整する。すなわち、本第一の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが第一の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整する第一のステップと、前記合成信号として第一の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第一の所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第二の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第三の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整する第二のステップとを含み、前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第二のステップを繰り返し実施することを特徴とするものである。
【０００６】
本第二の発明は、本第一の発明において、前記第一のディジタル・アナログ変換器から第三の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第三の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第三のステップと、前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第四の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第四の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第四のステップとをさらに含み、前記合成信号として前記第二の所定周波数の信号を出力させた時の信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四のステップを繰り返し実施することを特徴とするものである。
【０００７】
本第三の発明は、本第二の発明において、前記第三のステップが、前記タイミング調整のために、前記第一のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含み、前記第四のステップが、前記タイミング調整のために、前記第二のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含むことを特徴とするものである。
【０００８】
本第四の発明は、本第一乃至本第三のいずれかの発明において、前記合成信号として第五の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第五の所定周波数だけ離れた２つの周波数成分のレベルが第五の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整する第五のステップを、さらに含み、前記信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四および前記第五のステップを繰り返し実施することを特徴とするものである。
【０００９】
本第五の発明は、本第四の発明において、前記信号発生装置が、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するセレクタを具備し、前記第五のステップが、前記切り換えのために前記セレクタに印加される信号のデューティー比を変更するステップを含むことを特徴とするものである。
【００１０】
本第六の発明は、本第一乃至本第五のいずれかの発明において、前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第一のステップも繰り返し実施することを特徴とするものである。
【００１１】
本第七の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整するステップを含むことを特徴とするものである。
【００１２】
本第八の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第一の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第二の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整するステップを含むことを特徴とするものである。
【００１３】
本第九の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整するステップを含むことを特徴とするものである。
【００１４】
本第十の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置を調整する方法であって、前記第一のディジタル・アナログ変換器から第一の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第一の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第三のステップと、前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第二の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第二の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第四のステップとを含むことを特徴とするものである。
【００１５】
本第十一の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが第一の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整する第一のステップと、前記合成信号として第一の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第一の所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第二の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第三の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整する第二のステップとを実施する制御装置を備え、前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第二のステップが繰り返し実施されることを特徴とするものである。
【００１６】
本第十二の発明は、本第十一の発明において、前記制御装置が、前記第一のディジタル・アナログ変換器から第三の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第三の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第三のステップと、前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第四の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第四の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整する第四のステップとをさらに実施し、前記合成信号として前記第二の所定周波数の信号を出力させた時の信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四のステップが繰り返し実施されることを特徴とするものである。
【００１７】
本第十三の発明は、本第十二の発明において、前記第三のステップが、前記タイミング調整のために、前記第一のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含み、前記第四のステップが、前記タイミング調整のために、前記第二のディジタル・アナログ変換器に印加されるクロック信号の位相を調整するステップを含むことを特徴とするものである。
【００１８】
本第十四の発明は、本第十一乃至本第十三のいずれかの発明において、前記制御装置が、前記合成信号として第五の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記第五の所定周波数だけ離れた２つの周波数成分のレベルが第五の所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整する第五のステップをさらに実施し、前記信号純度が前記第四の所定値未満または最小になるまで、前記第二および前記第三および前記第四および前記第五のステップが繰り返し実施されることを特徴とするものである。
【００１９】
本第十五の発明は、本第十四の発明において、前記信号発生装置が、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するセレクタを具備し、前記第五のステップが、前記切り換えのために前記セレクタに印加される信号のデューティー比を変更するステップを含むことを特徴とするものである。
【００２０】
本第十六の発明は、本第十一乃至本第十五のいずれかの発明において、前記合成信号として第二の所定周波数の信号を出力させた時の信号純度が第四の所定値未満または最小になるまで、前記第一のステップも繰り返し実施されることを特徴とするものである。
【００２１】
本第十七の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、前記第一および前記第二のディジタル・アナログ変換器から同一レベルの直流を出力させるか、前記サンプリングレートの周波数成分を含まない信号を前記合成信号として出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力オフセットを調整する制御装置を備えることを特徴とするものである。
【００２２】
本第十八の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが等しくなるように、または、前記２つのレベルの差が第一の所定値未満もしくは最小になるように、または、前記２つのレベルの和が第二の所定値未満もしくは最小になるように、前記第一および前記第二のディジタル・アナログ変換器それぞれの出力レベルを調整する制御装置を備えることを特徴とするものである。
【００２３】
本第十九の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、前記合成信号として所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記サンプリングレートと同じ周波数から前記所定周波数だけ離れた２つの周波数成分のレベルが所定値未満または最小になるように、前記第一および前記第二のディジタル・アナログ変換器の出力信号を選択するタイミングを調整する制御装置を備えることを特徴とするものである。
【００２４】
本第二十の発明は、同一のサンプリングレートで動作する第一および第二のディジタル・アナログ変換器をインタリーブし、前記第一および前記第二のディジタル・アナログ変換器の出力信号が合成された信号を出力する信号発生装置であって、前記第一のディジタル・アナログ変換器から第一の所定周波数の信号を出力させ、且つ、前記第二のディジタル・アナログ変換器から直流を出力させた時に、前記合成信号のスペクトラムにおいて、前記第一の所定周波数成分のレベルが最大になるように、前記第一のディジタル・アナログ変換器の出力信号を更新するタイミングを調整するステップと、前記第一のディジタル・アナログ変換器から直流を出力させ、且つ、前記第二のディジタル・アナログ変換器から第二の所定周波数の信号を出力させた時に、前記合成信号のスペクトラムにおいて、前記第二の所定周波数成分のレベルが最大になるように、前記第二のディジタル・アナログ変換器の出力信号を更新するタイミングを調整するステップとを実施する制御装置を備えることを特徴とするものである。
【発明の効果】
【００２５】
本発明によれば、インタリーブ方式のディジタル・アナログ変換において、従来と比べて歪が少ない信号を生成することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態を、添付の図面を参照しながら、以下に説明する。本発明の第一の実施形態は、信号発生装置１００である。ここで、図１を参照する。図１は、信号発生装置１００の内部構成を示すブロック図である。信号発生装置１００は、ディジタル・アナログ変換器１１０と、ディジタル・アナログ変換器１２０と、移相器１３０と、移相器１４０と、クロック信号源１５０と、セレクタ１６０と、デューティー比変更器１７０と、補正器１８０とを備える。なお、図中において、ディジタル・アナログ変換器は、ＤＡＣと示される。また、クロック信号源は、クロックと示される。
【００２７】
クロック信号源１５０は、５ＧＨｚの周波数を有するクロック信号Ｃ１を生成する装置である。クロック信号Ｃ１は、移相器１３０を介してＤＡＣ１１０に、移相器１４０を介してＤＡＣ１２０に、ディーティー比変更器を介してセレクタ１６０に、それぞれ印加される。移相器１３０および移相器１４０は、入力信号を所望の角度だけ位相をずらし、移相結果を出力する装置である。移相器１３０および移相器１４０は、外部制御により移相量が変化する。デューティー比変更器１７０は、入力される信号のデューティー比を調整して、調整結果Ｃ２を出力する装置である。ＤＡＣ１１０の出力信号ＳａおよびＤＡＣ１２０の出力信号Ｓｂは、セレクタ１６０に印加される。ＤＡＣ１１０およびＤＡＣ１２０は、外部制御により、出力信号Ｓａおよび出力信号Ｓｂのレベルおよびオフセットが調整される。ここで、レベルの調整は、ＤＡＣに与えられるディジタルデータあるいはディジタルデータ列を固定したまま、出力信号の振幅レベルを調整することをいう。セレクタ１６０は、デューティー比変更器１７０の出力信号レベルに応じて、出力信号Ｓａおよび出力信号Ｓｂのいずれか一方を選択し、選択した信号を出力する装置である。本実施形態において、セレクタ１６０は、クロック信号Ｃ２の論理レベルがＬの時に出力信号Ｓａを出力し、クロック信号Ｃ２の論理レベルがＨの時に出力信号Ｓｂを出力するものとする。これにより、出力信号Ｓａと出力信号Ｓｂとが交互に出現する合成信号ＳＸが生成される。補正器１８０は、セレクタの出力信号ＳＸを観測し、観測結果に基づき外部装置を制御する装置である。補正器１８０は、セレクタの出力信号ＳＸのスペクトラムを解析する測定部１８１と、測定部１８１の解析結果に基づき外部装置を制御する制御部１８２を備える。測定部１８１のスペクトラム解析方式は、ＦＦＴアナライザなどに採用されるようなフーリエ変換方式でも良いし、スペクトラムアナライザに採用されるような掃引方式でも良い。制御部１８２は、ＤＡＣ１１０、ＤＡＣ１２０、移相器１３０、移相器１４０およびデューティー比変更器１７０を制御する。
【００２８】
次に、信号発生装置１００を調整して、合成信号ＳＸの信号純度を高める手順について説明する。合成信号ＳＸの信号純度の劣化は、ＤＡＣ間の振幅レベルのミスマッチ、ＤＡＣ間のオフセットレベルのミスマッチ、または、セレクタ１６０においてＤＡＣの出力信号を選択するタイミングのズレによって生じる。従って、本発明は、合成信号ＳＸのスペクトラムを見ながら、信号発生装置１００内の各構成要素や各信号などを調整する。ここで、図１に加えて、図２を参照する。図２は、合成信号ＳＸの信号純度を高める手順を示すフローチャートである。
【００２９】
まず、ステップＳ１０において、制御部１８２は、測定部１８１で解析された合成信号ＳＸのスペクトラムにおいて、ＤＡＣ１１０およびＤＡＣ１２０のサンプリングレートである５ＧＨｚと同じ周波数成分が所定値ＴＨ１未満または最小になるように、ＤＡＣ１１０の出力オフセットレベルおよびＤＡＣ１２０の出力オフセットレベルのそれぞれを調整する。この時、ＤＡＣ１１０およびＤＡＣ１２０は、同レベルの直流を出力するか、合成信号ＳＸが５ＧＨｚの成分を含まないような交流信号を出力する。ここで、図３を参照する。図３は、ＤＡＣ１１０とＤＡＣ１２０との間にオフセットレベルのミスマッチがある場合の合成信号ＳＸのスペクトラムである。図３を見ると、５ＧＨｚに不要な成分が存在していることが分かる。本ステップでは、この５ＧＨｚの成分のレベルを所定値ＴＨ１未満にする。
【００３０】
次に、ステップＳ１１において、信号発生装置１００に、合成信号ＳＸとして１ＧＨｚの正弦波を出力させる。そして、制御部１８２は、測定部１８１で解析された合成信号ＳＸのスペクトラムにおいて、５ＧＨｚ（サンプリングレート）から１ＧＨｚ（合成信号ＳＸの周波数）だけ離れた２つの周波数成分（４ＧＨｚ、６ＧＨｚ）のレベルが等しくなるように、または、それら２つのレベルの差が所定値ＴＨ２未満もしくは最小になるように、または、それら２つのレベルの和が所定値ＴＨ３未満もしくは最小になるように、ＤＡＣ１１０の振幅レベルおよびＤＡＣ１２０の振幅レベルを調整する。ここで、図４を参照する。図４は、合成信号ＳＸとして１ＧＨｚを出力した時に、ＤＡＣ１１０とＤＡＣ１２０との間に振幅レベルのミスマッチがある場合の合成信号ＳＸのスペクトラムである。図４を見ると、４ＧＨｚと６ＧＨｚに不要な成分が存在していることが分かる。本ステップでは、これら２つの成分のレベルを等しく揃える。
【００３１】
次に、ステップＳ１２において、制御部１８２は、測定部１８１で解析された合成信号ＳＸのスペクトラムにおいて、５ＧＨｚ（サンプリングレート）から１ＧＨｚ（合成信号ＳＸの周波数）だけ離れた２つの周波数成分（４ＧＨｚ、６ＧＨｚ）が所定値ＴＨ４未満または最小になるように、出力信号Ｓａおよび出力信号Ｓｂを選択するタイミングを調整する。この時、信号発生装置１００は、ステップＳ２０に継続して１ＧＨｚの正弦波を出力している。そして、具体的には、クロック信号Ｃ１のデューティー比を調整する。セレクタ１６０において、出力信号Ｓａおよび出力信号Ｓｂは、等時間間隔で切り換えられなければならない。例えば、セレクタ１６０が理想的に動作するならば、セレクタ１６０に印加されるクロック信号のデューティー比は、５０％でなければならない。しかし、セレクタ１６０に到達するまでにクロック信号のデューティー比が変わってしまう場合がある。そこで、本ステップでは、セレクタ１６０に到達するときにクロック信号のデューティー比が５０％になるよう、クロック信号Ｃ１のデューティー比をデューティー比変更器１７０で調整するのである。ここで、図５を参照する。図５は、合成信号ＳＸとして１ＧＨｚを出力した時に、ＤＡＣ１１０の出力信号およびＤＡＣ１２０の出力信号を切り換える間隔が均等でない場合の合成信号ＳＸのスペクトラムである。図５を見ると、４ＧＨｚと６ＧＨｚに不要な成分が存在していることが分かる。本ステップでは、これらの周波数成分のレベルを所定値ＴＨ４未満にする。
【００３２】
次に、ステップＳ１３において、ウィンドウ調整を行う。ウィンドウとは、セレクタ１６０において、入力信号を選択する期間を意味する。本ステップでは、セレクタ１６０により選択されるＤＡＣが所定のウィンドウ内で設定レベル、すなわち、ディジタル入力データで指定されるアナログ出力レベルにできるだけ近いレベルを出力するように、当該選択中のＤＡＣの動作を調整する。ＤＡＣ１１０の調整については、ＤＡＣ１１０から２．５ＧＨｚの矩形波を出力させ、且つ、ＤＡＣ１２０から直流を出力させた状態で、制御部１８２が、測定部１８１で解析された合成信号ＳＸのスペクトラムにおいて、２．５ＧＨｚのレベルが最大になるように、ＤＡＣ１１０の出力信号を更新するタイミングを調整する。このタイミングの調整は、ＤＡＣ１１０に与えられるクロック信号Ｃ１１の位相を移相器１３０で調整することにより行われる。
【００３３】
ここで、上記のＤＡＣ１１０の調整を、図６を参照しながら改めて説明する。図６は、ＤＡＣ１１０から出力されセレクタ１６０に入力される信号Ｓａ、セレクタ１６０から出力される合成信号ＳＸ、および、セレクタ１６０が出力信号Ｓａを選択する期間を示す図である。この時、ＤＡＣ１２０から出力されセレクタ１６０に入力される信号Ｓｂは、信号Ｓａの振幅範囲の中間レベルを有する直流である。なお、信号Ｓｂは、直流であれば、他のレベルであっても良い。さて、ＤＡＣ１１０には２．５ＧＨｚの矩形波を出力するようにディジタルデータが入力されるが、ＤＡＣ１１０の性能的限界により、ＤＡＣ１１０から実際に出力される信号は完全な矩形波とはならない場合がある。上述のように、合成信号ＳＸのスペクトラムにおいて、２．５ＧＨｚのレベルが最大になるように、ＤＡＣ１１０の出力信号を更新するタイミングを調整すると、図６に示すように、出力信号Ｓａの最大レベルにできるだけ近い部分がウィンドウＷａ１内に出現し、出力信号Ｓａの最小レベルにできるだけ近い部分がウィンドウＷａ２内に出現する。
【００３４】
ＤＡＣ１２０の調整についても、ＤＡＣ１１０の調整と同様である。すなわち、ＤＡＣ１２０の調整については、ＤＡＣ１１０から直流を出力させ、且つ、ＤＡＣ１２０から２．５ＧＨｚの矩形波を出力させた状態で、制御部１８２が、測定部１８１で解析された合成信号ＳＸのスペクトラムにおいて、２．５ＧＨｚのレベルが最大になるように、ＤＡＣ１２０の出力信号を更新するタイミングを調整する。このタイミングの調整は、ＤＡＣ１２０に与えられるクロック信号Ｃ１２の位相を移相器１４０で調整することにより行われる。
【００３５】
そして、測定部１８１で解析された合成信号ＳＸの信号純度が所定値ＴＨ５以上であれば、ステップＳ１１に戻り処理を継続する（ステップＳ１４）。なお、ステップＳ１１の代わりにステップＳ１０に戻るようにしても良い。上記の一連の処理の結果、信号発生装置１００が最適に調整され、図７に示すような信号純度が高い合成信号ＳＸが得られるようになる。
【００３６】
ところで、ステップＳ１１における合成信号ＳＸの周波数およびＳ１２における合成信号ＳＸの周波数は、１ＧＨｚでなくともよく、互いに同じである必要もない。また、ステップＳ１３において、ＤＡＣ１１０の調整における信号Ｓａの周波数およびＤＡＣ１２０の調整における信号Ｓｂの周波数は、２．５ＧＨｚでなくともよく、互いに同じである必要もない。もちろん、ＤＡＣを設定する手間が少なくなるので、周波数を同じに揃えた方が有益であろう。
【００３７】
次に、本第二の実施形態について説明する。本第二の実施形態は、信号発生装置２００である。信号発生装置２００は、分周器をセレクタ２６０内に備える点で信号発生装置１００と異なる。その分周器は、ＤＡＣに供給するためのクロック信号のデューティー比を整える役割を果たす。ここで、図８を参照する。図８は、信号発生装置２００の内部構成を示すブロック図である。図８において、図１と同じ構成要素については図２と同じ参照番号を付して詳細な説明を省略する。信号発生装置２００は、ＤＡＣ１１０と、ＤＡＣ１２０と、移相器１３０と、移相器１４０と、クロック信号源２５０と、セレクタ２６０と、補正器２８０とを備える。
【００３８】
クロック信号源２５０は、１０ＧＨｚの周波数を有するクロック信号Ｃ３を生成する装置である。クロック信号Ｃ３は、セレクタ２６０に内蔵された分周器２６１により２分周された後、移相器１３０を介してＤＡＣ１１０に、移相器１４０を介してＤＡＣ１２０に、それぞれ印加される。分周器２６１は、例えば、Ｔフリップフロップなどにより構成される。セレクタ２６０は、分周器２６１が出力するクロック信号Ｃ４のレベルに応じて、出力信号Ｓａおよび出力信号Ｓｂのいずれか一方を選択し、選択した信号を出力する装置である。本実施形態において、セレクタ２６０は、クロック信号Ｃ４の論理レベルがＬの時に出力信号Ｓａを出力し、クロック信号Ｃ２の論理レベルがＨの時に出力信号Ｓｂを出力するものとする。これにより、出力信号Ｓａと出力信号Ｓｂとが交互に出現する合成信号ＳＸが生成される。補正器２８０は、セレクタの出力信号ＳＸを観測し、観測結果に基づき外部装置を制御する装置である。補正器２８０は、セレクタの出力信号ＳＸのスペクトラムを解析する測定部１８１と、測定部１８１の解析結果に基づき外部装置を制御する制御部２８２を備える。制御部１８２は、ＤＡＣ１１０、ＤＡＣ１２０、移相器１３０および移相器１４０を制御する。
【００３９】
次に、信号発生装置２００を調整して、合成信号ＳＸの信号純度を高める手順について説明する。合成信号ＳＸの信号純度の劣化は、ＤＡＣ間の振幅レベルのミスマッチ、ＤＡＣ間のオフセットレベルのミスマッチ、または、ＤＡＣの出力信号を選択するタイミングのズレによって生じる。従って、本発明は、合成信号ＳＸのスペクトラムを見ながら、信号発生装置２００内の各構成要素や各信号などを調整する。ここで、図８に加えて、図９を参照する。図９は、合成信号ＳＸの信号純度を高める手順を示すフローチャートである。
【００４０】
まず、ステップＳ２０において、ステップＳ１０と同様に、オフセットレベルを調整する。ステップＳ２０における処理の説明は、ステップＳ１０における処理の説明について、制御部１８２を制御部２８２に読み替えれば良い。
【００４１】
次に、ステップＳ２１において、ステップＳ１１と同様に、振幅レベルを調整する。ステップＳ２１における処理の説明は、ステップＳ１１における処理の説明について、制御部１８２を制御部２８２に読み替えれば良い。本第二の実施形態において、クロック信号Ｃ３のデューティー比が分周器２６１で２分周されるので、ステップＳ１２に相当する処理は不要である。
【００４２】
次に、ステップＳ２３において、ステップＳ１３と同様に、ウィンドウ調整を行う。ステップＳ２３における処理の説明は、ステップＳ１３における処理の説明について、制御部１８２を制御部２８２に読み替えれば良い。
【００４３】
そして、測定部１８１で解析された合成信号ＳＸの信号純度が所定値ＴＨ５以上であれば、ステップＳ２１に戻り処理を継続する（ステップＳ２４）。なお、ステップＳ２１の代わりにステップＳ２０に戻るようにしても良い。上記の一連の処理の結果、信号発生装置２００が最適に調整され、図７に示すような信号純度が高い合成信号ＳＸが得られるようになる。
【００４４】
さて、本第二の実施形態において、分周器２６１は、出力するクロック信号Ｃ４のデューティー比が不均等にならない程度の距離であれば、セレクタ２６０の外部に配置されても良い。なお、クロック信号Ｃ４の初期位相が確定しないため、セレクタ２６０、ＤＡＣ１１０およびＤＡＣ１２０へのクロック信号はともに分周器２６１から供給される必要がある。
【００４５】
次に、本第三の実施形態について説明する。本第三の実施形態は、信号発生装置３００である。信号発生装置３００は、セレクタ１６０がスルー出力を備える点で信号発生装置２００と異なる。ここで、図１０を参照する。図１０は、信号発生装置２００の内部構成を示すブロック図である。図１０において、図８と同じ構成要素については図８と同じ参照番号を付して詳細な説明を省略する。信号発生装置３００は、ＤＡＣ１１０と、ＤＡＣ１２０と、移相器１３０と、移相器１４０と、クロック信号源３５０と、セレクタ１６０と、補正器３８０とを備える。
【００４６】
クロック信号源３５０は、１０ＧＨｚの周波数を有するクロック信号Ｃ５および５ＧＨｚの周波数を有するクロック信号Ｃ６を生成する装置である。スイッチＳＷ１がｘ側を選択しスイッチＳＷ２がＯＮしている時、クロック信号Ｃ５が、セレクタ３６０に内蔵された分周器３６１により２分周された後、移相器１３０を介してＤＡＣ１１０に、移相器１４０を介してＤＡＣ１２０に、それぞれ印加される。一方、スイッチＳＷ１がｙ側を選択しスイッチＳＷ２がＯＦＦしている時、クロック信号Ｃ６が、移相器１４０を介してＤＡＣ１２０に、それぞれ直接印加される。分周器３６１は、例えば、Ｔフリップフロップなどにより構成される。セレクタ３６０は、分周器３６１が出力するクロック信号Ｃ４のレベルに応じて、出力信号Ｓａおよび出力信号Ｓｂのいずれか一方を選択し、選択した信号を出力する装置である。本実施形態において、セレクタ３６０は、クロック信号Ｃ４の論理レベルがＬの時に出力信号Ｓａを出力し、クロック信号Ｃ２の論理レベルがＨの時に出力信号Ｓｂを出力するものとする。これにより、出力信号Ｓａと出力信号Ｓｂとが交互に出現する合成信号ＳＸが生成される。また、セレクタ３６０は、ＳＷ２がＯＦＦしクロック信号Ｃ５が供給されない時は、スルー出力、すなわち、入力される信号ＳａおよびＳｂをそのまま出力する。補正器３８０は、セレクタの出力信号ＳＸを観測し、観測結果に基づき外部装置を制御する装置である。補正器３８０は、セレクタの出力信号ＳＸのスペクトラムを解析する測定部１８１と、測定部１８１の解析結果に基づき外部装置を制御する制御部３８２を備える。制御部３８２は、ＤＡＣ１１０、ＤＡＣ１２０、移相器１３０、移相器１４０、スイッチＳＷ１およびスイッチＳＷ２を制御する。
【００４７】
次に、信号発生装置３００を調整して、合成信号ＳＸの信号純度を高める手順について説明する。合成信号ＳＸの信号純度の劣化は、ＤＡＣ間の振幅レベルのミスマッチ、ＤＡＣ間のオフセットレベルのミスマッチ、または、ＤＡＣの出力信号を切り換えるタイミングのミスによって生じる。従って、本発明は、合成信号ＳＸのスペクトラムを見ながら、信号発生装置３００内の各構成要素や各信号などを調整する。ここで、図１０に加えて、図１１を参照する。図１１は、合成信号ＳＸの信号純度を高める手順を示すフローチャートである。インタリーブ動作のため、制御部３８２の制御により、スイッチＳＷ１はｙ側を選択し、スイッチＳＷ２はＯＮしている。
【００４８】
まず、ステップＳ３０において、ステップＳ２０と同様に、オフセットレベルを調整する。ステップＳ３０における処理の説明は、ステップＳ２０における処理の説明について、制御部１８２を制御部３８２に読み替えれば良い。
【００４９】
次に、ステップＳ３１において、ステップＳ２１と同様に、振幅レベルを調整する。ステップＳ３１における処理の説明は、ステップＳ２１における処理の説明について、制御部１８２を制御部３８２に読み替えれば良い。本第三の実施形態において、クロック信号Ｃ５のデューティー比が分周器３６１で２分周されるので、ステップＳ２２に相当する処理は不要である。
【００５０】
次に、ステップＳ３３において、ステップＳ２３と同様に、ウィンドウ調整を行う。ステップＳ３３における処理の説明は、ステップＳ２３における処理の説明について、制御部１８２を制御部３８２に読み替えれば良い。
【００５１】
そして、測定部１８１で解析された合成信号ＳＸの信号純度が所定値ＴＨ５以上であれば、ステップＳ３１に戻り処理を継続する（ステップＳ３４）。なお、ステップＳ３１の代わりにステップＳ３０に戻るようにしても良い。上記の一連の処理の結果、信号発生装置２００が最適に調整され、図７に示すような信号純度が高い合成信号ＳＸが得られるようになる。
【００５２】
さて、合成信号ＳＸが、ＤＡＣ１１０およびＤＡＣ１２０のインタリーブを必要としないような低周波信号である場合（２．５ＧＨｚ以下の信号を出力する場合）、制御部３８２は、スイッチＳＷ１をｙ側にしスイッチＳＷ２をＯＦＦにする。この時、セレクタ３６０は、入力される信号ＳａおよびＳｂをそのまま出力する。これにより、インタリーブ動作により生じる不要な周波数成分の発生を抑制できる。また、異なる種類の信号をＤＡＣ１１０およびＤＡＣ１２０のそれぞれから出力させることができる。さらに、スイッチＳＷ２がＯＦＦである時、信号ＳａおよびＳｂのいずれか固定された一方が、合成信号ＳＸの出力端に出力されるようにしても良い。
【００５３】
さて、本第三の実施形態において、分周器２６１は、出力するクロック信号Ｃ７のデューティー比が不均等にならない程度の距離であれば、セレクタ３６０の外部に配置されても良い。なお、クロック信号Ｃ４の初期位相が確定しないため、セレクタ２６０、ＤＡＣ１１０およびＤＡＣ１２０へのクロック信号はともに分周器２６１から供給される必要がある。
【００５４】
ところで、第一、第二および第三の実施形態は、以下のような変形が可能である。第一、第二および第三の実施形態において、制御部１８２、制御部２８２および制御部３８２は、それぞれ制御対象となる装置に個別に内蔵されても良い。例えば、第一の実施形態において、制御部１８２は、ＤＡＣ１１０、ＤＡＣ１２０およびデューティー比変更器１７０に分散して内蔵されても良い。もちろん、部分的な内蔵、例えば、ディーティー変更器１７０に関する制御機構だけが制御部１８２から分離されデューティー比変更器１７０に内蔵されても良い。その場合、制御対象は個別にスペクトラム解析結果を受け取る必要があり、当然、測定部１８１からデューティー比変更器１７０へ測定結果が出力される。
【００５５】
また、第一、第二および第三の実施形態では、２つのＤＡＣをインタリーブさせた構成について説明してきた。しかし、本発明は、２ｎ個のＤＡＣを備える信号発生装置であって、各ＤＡＣの出力から信号発生装置の出力までの信号経路が２分木構造を有し、２分木の節に相当する部分にはセレクタを備える信号発生装置に対しても容易に適用することができる。この場合、２つのＤＡＣをインタリーブする信号発生回路を１つのＤＡＣとみなして、上記第一、第二または第三の実施形態において説明した手順を適用する。すなわち、２つのＤＡＣを備える２つの信号発生回路をインタリーブさせてなる信号発生回路を調整する。次に、４つのＤＡＣを備える信号発生回路を１つのＤＡＣとみなして、同様に調整を行う。このようにして段階的に調整を行うことにより、結果として、２ｎ個のＤＡＣをインタリーブさせた構成に対しても本発明の調整を施すことができる。
【図面の簡単な説明】
【００５６】
【図１】信号発生装置１００の内部構成を示すブロック図である。
【図２】合成信号ＳＸの信号純度を高める手順を示すフローチャートである。
【図３】合成信号ＳＸのスペクトラムである。
【図４】合成信号ＳＸのスペクトラムである。
【図５】合成信号ＳＸのスペクトラムである。
【図６】信号Ｓａ、合成信号ＳＸ、および、セレクタ１６０が出力信号Ｓａを選択する期間を示す図である。
【図７】合成信号ＳＸのスペクトラムである。
【図８】信号発生装置２００の内部構成を示すブロック図である。
【図９】合成信号ＳＸの信号純度を高める手順を示すフローチャートである。
【図１０】信号発生装置３００の内部構成を示すブロック図である。
【図１１】合成信号ＳＸの信号純度を高める手順を示すフローチャートである。
【符号の説明】
【００５７】
１００，２００，３００  信号発生装置
１１０，１２０  ディジタル・アナログ変換器
１３０，１４０  移相器
１５０，２５０，３５０  クロック信号源
１６０，２６０，３６０  セレクタ
１７０  デューティー比変更器
１８０，２８０，３８０  補正器
１８１  測定部
１８２，２８２，３８２  制御部
２６１  分周器
３５０  クロック信号源
【図１】
2007027921.tif 000003
【図２】
2007027921.tif 000004
【図３】
2007027921.tif 000005
【図４】
2007027921.tif 000006
【図５】
2007027921.tif 000007
【図６】
2007027921.tif 000008
【図７】
2007027921.tif 000009
【図８】
2007027921.tif 000010
【図９】
2007027921.tif 000011
【図１０】
2007027921.tif 000012
【図１１】
2007027921.tif 000013