(57)【要約】      （修正有）【課題】低消費電力化を実現させることができる発光表示パネルの駆動装置および駆動方法を提供すること。【解決手段】一つの走査に対応する映像データと次の走査に対応する映像データの配列が同一であるか否かを表示データ検知手段４ｂにより検知し、配列が同一ではないと判定した場合には、ＡＮＤゲート６，７を開き、走査ごとにデータドライバ２が動作して、表示パネルに対して走査ごとに異なる表示データを出力する。前記表示データ検知手段４ｂが、走査ライン毎の映像データの配列が同一であると判定した場合にはＡＮＤゲート６，７のゲートを閉じ、データドライバ２におけるラッチ回路２ｂは、直前の映像データを保持し、表示パネルに対して走査ごとに同一の表示データを出力する。【選択図】図６
2007017647.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルの駆動装置であって、
前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを有し、
前記コントローラから前記データドライバへの表示信号の供給を停止させる第１制御手段と、前記コントローラから前記データドライバへの制御信号の供給を停止させる第２制御手段とを備えたことを特徴とする発光表示パネルの駆動装置。
【請求項２】
前記コントローラには、前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知する表示データ検知手段が備えられ、当該表示データ検知手段により、連続する複数の走査において各画素に供給する表示信号の配列が同一であることを検知した場合において、前記第１制御手段と第２制御手段を動作させるように構成したことを特徴とする請求項１に記載された発光表示パネルの駆動装置。
【請求項３】
１フレーム期間を複数のサブフレームに時間分割し、各サブフレーム単位で前記各画素を構成する発光素子を点灯制御させる階調制御手段がさらに備えられていることを特徴とする請求項２に記載された発光表示パネルの駆動装置。
【請求項４】
前記発光素子は、発光層に有機化合物を用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項３のいずれか１項に記載された発光表示パネルの駆動装置。
【請求項５】
複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルと、前記発光表示パネルにおける前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記発光表示パネルにおける各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを備えた発光表示パネルの駆動方法であって、
前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知した場合において、前記コントローラから前記データドライバへの表示信号の供給を停止させると共に、前記コントローラから前記データドライバへの制御信号の供給を停止させる動作を実行させることを特徴とする発光表示パネルの駆動方法。
【請求項６】
１フレーム期間を複数のサブフレームに時間分割し、各サブフレーム単位で前記各画素を構成する発光素子を点灯制御させることで階調制御を実行させることを特徴とする請求項５に記載された発光表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発光素子をマトリクス状に配列して構成した発光表示パネルの発光駆動技術に関し、特に低消費電力化を実現させる発光表示パネルの駆動装置および駆動方法に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を発光画素としてこれを単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列した前記ＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）からなる駆動素子を加えたアクティブマトリクス型表示パネルが提案されている。
【０００４】
前者のパッシブマトリクス型表示パネルにおいては、表示パネルの構成を簡素化させることができるという特質を備えており、また後者のアクティブマトリクス型表示パネルにおいては、前者のパッシブマトリクス型表示パネルに比較して画素間のクロストークを少なくさせることができる等の特質を備えている。
【０００５】
前記したパッシブマトリクス型表示パネルおよびアクティブマトリクス型表示パネルのいずれにおいても、これを発光駆動させる駆動装置においては、基本的には表示パネルに配列された各走査線を選択的に走査する走査ドライバと、前記走査に同期して表示パネルに配列されたＥＬ素子を含む各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラが具備される。
【０００６】
図１は後者のアクティブマトリクス型表示パネルの駆動装置の例を示したものである。すなわち、符号１は例えばガラス基板上に前記各画素をマトリクス状に配列してなる表示パネルを示している。この表示パネル１にはデータドライバ２および走査ドライバ３が接続されており、さらに前記データドライバ２および走査ドライバ３を制御するコンントローラ４が具備されている。
【０００７】
前記データドライバ２はコントローラ４よりデータバス５ａを介して１水平走査に対応する各画素ごとの映像データを取り込み、画素を構成するＴＦＴによる走査トランジスタのソースに対して、前記映像データに対応するソース電圧を供給するようになされる。このために、前記データドライバ２には、後で説明するようにシフトレジスタおよびラッチ回路等が具備されている。
【０００８】
そして、これらの回路を駆動制御するために、コントローラ４よりデータドライバ２に対して、バスライン５ｂを介してシフトクロック（Ｓｈｉｆｔ  Ｃｌｏｃｋ）、スタートパルス（Ｓｔａｒｔ  Ｐｕｌｓｅ）、ラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）等の制御信号が供給されるように構成されている。
【０００９】
一方、前記走査ドライバ３は、アドレス期間において走査される各走査線（以下、これを走査ラインとも言う。）に対して択一的にゲートオン電圧を供給し、各走査ラインにゲートが接続された走査トランジスタを順次オン動作させることで、各画素に対応させて映像データを書き込むように動作する。このために、前記走査ドライバ３には、後で説明するようにシフトレジスタ等が具備されている。そして、これらの回路を駆動制御するために、コントローラ４より走査ドライバ３に対して、バスライン５ｃを介して走査シフトクロック（Ｓｈｉｆｔ  Ｃｌｏｃｋ）、走査スタートパルス（Ｓｔａｒｔ  Ｐｕｌｓｅ）等が供給されるように構成されている。
【００１０】
なお、表示画素にＥＬ素子を用いた発光表示パネルの駆動装置として、図１に示したようにデータドライバ２、走査ドライバ３およびコンントローラ４を備えた構成は、きわめて多くの特許文献に開示されており、一例として次に示す特許文献１を挙げることができる。
【特許文献１】特開２００２−３２０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、前記したデータドライバ２および走査ドライバ３は、一般的に動作電圧が高いために消費電力が大きく、これに対して前記各ドライバを制御するコントローラ４は、そのほとんどが論理回路で構成されていて、その動作電圧が低く、消費電力は前記各ドライバに比較すると極めて小さい。なお、前記コントローラと各ドライバは、別のチップ構成とする必要はなく、１チップで構成される場合もある。この様に１チップで構成される場合においても、その内部はコントローラとドライバに別けられ、一般的に動作電圧も前記したように異なっている。
【００１２】
そして、図１に示した構成においては、コントローラ４よりデータドライバ２に対して供給されるシフトクロック、スタートパルス、ラッチパルス等は、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時データドライバ２に供給される。したがって、データドライバ２は画素を構成する走査トランジスタのソースに対して、所定のタイミングをもってソース電圧を繰り返して供給するように動作する。
【００１３】
また、コントローラ４より走査ドライバ３に対して供給される走査シフトクロック、走査スタートパルスも同様であり、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時走査ドライバ３に供給される。したがって、走査ドライバ３は画素を構成する走査トランジスタのゲートに対して、所定のタイミングをもってゲートオン電圧を繰り返して供給するように動作する。これは、連続する複数の走査において、各画素に供給する表示信号の配列がたとえ同一であっても、同様の駆動動作が継続して実行される。
【００１４】
ところで、前記したように連続する複数の走査において、各画素に供給する表示信号の配列が同一である場合においては、前記データドライバにおける例えばラッチ回路にラッチされたデータを各走査ごとに書き替えなくとも、結果としてその表示には支障は生じない。換言すれば、前記した条件下においては、前記したラッチ回路等の書き換え動作を停止させても、結果としてその表示には支障は発生せず、ラッチ回路等の書き換え動作に伴う消費電力を低減させることができる。
【００１５】
この発明は、前記したような技術的な観点に基づいてなされたものであり、連続する走査において走査ラインごとの各画素に供給する表示信号の配列が同一である場合には、比較的大きな駆動電力を必要とする前記データドライバの動作を停止させる手段を採用し、以て低消費電力化を実現させることができる発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【００１６】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルの駆動装置であって、前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを有し、前記コントローラから前記データドライバへの表示信号の供給を停止させる第１制御手段と、前記コントローラから前記データドライバへの制御信号の供給を停止させる第２制御手段とを備えた点に特徴を有する。
【００１７】
また、前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動方法は、請求項５に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルと、前記発光表示パネルにおける前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記発光表示パネルにおける各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを備えた発光表示パネルの駆動方法であって、前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知した場合において、前記コントローラから前記データドライバへの表示信号の供給を停止させると共に、前記コントローラから前記データドライバへの制御信号の供給を停止させる動作を実行させる点に特徴を有する。
【発明を実施するための最良の形態】
【００１８】
以下、この発明にかかる発光表示パネルの駆動装置における好ましい実施の形態を図面に基づいて説明する。なお、この発明にかかる駆動装置の基本構成は、すでに説明した図１に示すブロック図と同様に表わすことができる。以下においては図１に示す各ブロック毎の詳細な構成についてそれぞれ説明する。
【００１９】
図２は、図１に示す発光表示パネル１に配列された各画素の構成例を示したものである。この表示パネル１にはマトリクス状に配列された表示画素のうち、代表して４組の表示画素ｐ１１，ｐ１２，ｐ２１，ｐ２２が示されている。そして、表示パネル１には、前記データドライバ２に接続されるデータ線ｍ１，ｍ２，……が縦方向（列方向）に配列され、また、前記走査ドライバ３に接続される走査線ｎ１，ｎ２，……が横方向（行方向）に配列されている。さらに、表示パネル１には、前記各データ線に対応して、電源回路（図示せぬ）に接続される電源供給線ｑ１，ｑ２，……も縦方向に配列されている。
【００２０】
図２においては前記各発光表示画素として、最も基本的なコンダクタンスコントロール方式による構成が示されている。すなわち、図２に示す表示パネル１における左上の画素ｐ１１を構成する各素子に符号を付けたとおり、ｎチャンネル型ＴＦＴで構成された走査トランジスタＴｒ１のゲートは、走査線ｎ１に接続され、そのソースはデータ線ｍ１に接続されている。また、走査トランジスタＴｒ１のドレインは、ｐチャンネル型ＴＦＴで構成された点灯駆動用トランジスタＴｒ２のゲートに接続されると共に、電荷保持用のコンデンサＣ１の一方の端子に接続されている。
【００２１】
そして、点灯駆動用トランジスタＴｒ２のソースは前記コンデンサＣ１の他方の端子に接続されると共に、電源供給線ｑ１に接続されている。また、点灯駆動用トランジスタＴｒ２のドレインには、発光素子としての有機ＥＬ素子Ｅ１のアノード端子が接続されると共に、当該ＥＬ素子Ｅ１のカソード端子は回路の基準電位点（グランド）に接続されている。斯くして、前記した構成の発光表示画素は、前記したとおり表示パネル１上に、縦横方向にマトリクス状に多数配列されている。
【００２２】
図２に示した構成において、発光表示画素ｐ１１における走査トランジスタＴｒ１のゲートに、走査線ｎ１を介して走査ドライバ３よりオン電圧が供給されると、走査トランジスタＴｒ１はソースに供給されるデータ線ｍ１からのソース電圧に対応した電流を、ソースからドレインに流す。したがって、走査トランジスタＴｒ１のゲートがオン電圧の期間に、前記コンデンサＣ１には前記ソース電圧に対応した電圧が充電され、その電圧が点灯駆動用トランジスタＴｒ２のゲートに供給される。それ故、点灯駆動用トランジスタＴｒ２は、そのゲート電圧とソース電圧（Ｖｇｓ）に基づいた電流をＥＬ素子Ｅ１に流し、ＥＬ素子を発光駆動させる。
【００２３】
一方、走査トランジスタＴｒ１のゲートがオフ電圧になると、走査トランジスタＴｒ１はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、点灯駆動用トランジスタＴｒ２はコンデンサＣ１に蓄積された電荷によりゲート電圧が保持される。したがって、次の走査まで駆動用トランジスタＴｒ２の駆動電流が維持され、これによりＥＬ素子Ｅ１の発光も維持される。
【００２４】
図３は、前記したコントローラ４よりデータバス５ａを介して画素単位の表示信号、すなわち映像データを受けると共に、同じくコントローラ４よりデータバス５ａを介して制御信号としてのシフトクロック、スタートパルス、ラッチパルスを受けて一走査毎に発光表示パネル１の各画素に対してデータ書き込み信号（前記ソース電圧）を送出するデータドライバ２の構成を示している。
【００２５】
このデータドライバ２には、シフトレジスタ２ａが具備されており、このシフトレジスタ２ａには、図４に（ａ）として示すシフトクロックおよび（ｂ）として示すスタートパルスが供給される。前記シフトレジスタ２ａは、これらシフトクロックおよびスタートパルスに基づいて、タイミング信号を順に生成し、このタイミング信号を第１ラッチ回路２ｂに順に供給するように作用する。
【００２６】
前記第１ラッチ回路２ｂは、図４に（ｄ）として示す各画素に対応する映像データを処理する複数のステージの各ラッチを有しており、前記シフトレジスタ２ａより順に供給されるタイミング信号によって、データバス５ａを介して供給される映像データを各ラッチに順に書き込み、保持するように作用する。この第１ラッチ回路２ｂへの１走査ライン分の映像データの書き込みが終了すると、第２ラッチ回路２ｃに対して図４に（ｃ）として示すラッチパルスが供給される。
【００２７】
これにより、第１ラッチ回路２ｂに書き込まれた１ライン分の映像データは、一斉に第２ラッチ回路２ｃに伝送される。そして、第２ラッチ回路２ｃに対して１ライン分の映像データを送出し終えた第１ラッチ回路２ｂには、シフトレジスタ２ａからのタイミング信号を受けて、再び次の１ライン分の映像データの書き込みがなされる。
【００２８】
前記第２ラッチ回路２ｃにおいてラッチされた各画素に対応する映像データは、レベルシフタ２ｄに供給される。このレベルシフタ２ｄによって所定のレベルに変換された映像データは、図２に示した表示パネル１の各データ線ｍ１，ｍ２，……を介して走査状態のトランジスタＴｒ１に対し、書き込み信号（ソース電圧）として供給される。
【００２９】
なお、図１に示す走査ドライバ３においては、図には示していないが走査用のシフトレジスタと、このシフトレジスタから順に出力されるタイミング信号を所定のレベルに変換するレベルシフタが具備されている。そして、走査ドライバ３における前記した走査用のシフトレジスタは、アドレス期間中において図５に（ｅ）および（ｆ）として示す走査シフトクロックおよび走査スタートパルスをコントローラ４より受けて、タイミング信号を順に生成する。このタイミング信号は、前記したとおりレベルシフタにより所定のレベルに変換され、図２に示した表示パネル１の各走査線ｎ１，ｎ２，……に対して順次ゲートオン電圧、すなわち図５に（ｇ）として示すタイミングでゲート制御信号を供給するように作用する。
【００３０】
したがってアドレッシング時において、表示パネル１に配列された各走査線ｎ１，ｎ２，……には、前記したように順次ゲートオン電圧が供給されると共に、これに同期して各データ線ｍ１，ｍ２，……には順に１ラインごとの映像データが供給される。これにより、表示パネル１における各画素には個々に映像データが書き込まれ、表示パネルは前記映像データに応じて発光制御を受ける。
【００３１】
次に図６には前記したデータドライバ２およびコントローラ４における一部の内部構成が示されている。図６に示すようにコントローラ４には、１フレーム分の画素単位の表示信号、すなわち映像データを格納することができるフレームメモリ４ａが具備されており、このフレームメモリ４ａには、表示データ検知手段４ｂが接続されている。この表示データ検知手段４ｂは、前記フレームメモリ４ａから読み出される連続する走査ライン毎の映像データの配列が同一であるか否かを検知するように動作する。
【００３２】
このために、前記表示データ検知手段４ｂには、１走査に対応する映像データを直列に格納する図示せぬラインメモリが具備され、このラインメモリに格納された前記映像データと、次の１走査に対応する映像データとの間で、映像データの配列が同一であるか否かをそれぞれデータ単位で比較する機能を具備している。
【００３３】
ここで、表示データ検知手段４ｂが、前後する走査ライン毎の映像データの配列が同一ではないと判定した場合には、表示データ検知手段４ｂより第１制御手段として機能するＡＮＤ（論理積）ゲート６および第２制御手段として機能するＡＮＤ（論理積）ゲート７に対して、それぞれ制御データ“１”を出力するように動作する。これにより前記ＡＮＤゲート６，７はいずれもゲート開の状態になされる。
【００３４】
前記したように第１制御手段として機能するＡＮＤゲート６がゲート開の状態にされることにより、表示データ検知手段４ｂにおける図示せぬラインメモリよりラインバッファ４ｃに伝達される１走査ラインに対応する映像データは、ＡＮＤゲート６およびデータバス５ａを介してデータドライバ２に配置された前記第１ラッチ回路２ｂに供給されるように動作する。
【００３５】
また、第２制御手段として機能するＡＮＤゲート７がゲート開の状態にされることにより、コントローラ４内において生成される前記データドライバ２を駆動するための制御信号すなわち、シフトクロック、スタートパルス、ラッチパルスは、前記ＡＮＤゲート７およびデータバス５ｂを介してデータドライバ２にそれぞれ供給されるように動作する。
【００３６】
一方、図６に示す構成による前記した作用により、前後する走査ライン毎の映像データの配列が同一であると判断される場合には、前記表示データ検知手段４ｂより第１と第２のＡＮＤゲート６，７に対して、制御データ“０”を出力するように動作する。このために前記各ＡＮＤゲート６，７はいずれもゲート閉の状態にされる。それ故、前記したラインバッファ４ｃからデータドライバ２に対する映像データの伝達は停止され、同時にコントローラ４からデータドライバ２に対する前記制御信号（シフトクロック、スタートパルス、ラッチパルス）の伝達も停止される。
【００３７】
図７および図８は、前記したコントローラ４における映像データの配列比較と、データドライバへの映像データの伝送動作を模式的に説明するものであり、図７は前後する各走査における映像データの配列が同一ではない場合の動作を、また図８は配列が同一である場合の動作をそれぞれ説明するものである。
【００３８】
図７における（ａ）は、ある１走査に対応する映像データ（第Ｎの映像データ）を示しており、（ｂ）は次の１走査に対応する映像データ（第Ｎ＋１の映像データ）を示している。ここで、前記した表示データ検知手段４ｂは、第Ｎの映像データを図示せぬラインメモリに取り込み、第Ｎの映像データと第Ｎ＋１の映像データとの配列を比較する。この時、ラインメモリに取り込まれた第Ｎの映像データは、ラインバッファ４ｃ、ＡＮＤゲート６およびデータバス５ａを介してデータドライバ２に出力され、第Ｎの走査において利用される。
【００３９】
前記第Ｎの映像データと第Ｎ＋１の映像データとの配列の比較結果において、両データの配列は同一ではない（第Ｎのデータ≠第Ｎ＋１のデータ）と判定された場合には、前記ＡＮＤゲート６は次の第Ｎ＋１のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート開にされる。したがって、ラインメモリに取り込まれた第Ｎ＋１のデータは、ラインバッファ４ｃ、ゲート６およびデータバス５ａを介してデータドライバ２に供給され、第Ｎ＋１の走査において利用される。
【００４０】
続いて、表示データ検知手段４ｂは、前記ラインメモリに取り込まれた図７（ｂ）に示す第Ｎ＋１の映像データと、（ｃ）に示すさらに次の映像データ（第Ｎ＋２の映像データ）との配列を比較する。その比較結果において両データの配列は同一ではない（第Ｎ＋１のデータ≠第Ｎ＋２のデータ）と判定された場合には、前記ＡＮＤゲート６は次の第Ｎ＋２のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート開にされる。したがって、ラインメモリに取り込まれた第Ｎ＋２のデータは、同じくラインバッファ４ｃ、ゲート６およびデータバス５ａを介してデータドライバ２に供給され、第Ｎ＋２の走査において利用されるように動作する。
【００４１】
一方、図８における（ａ）および（ｂ）は、前記と同様に第Ｎの映像データおよび第Ｎ＋１の映像データを示しており、表示データ検知手段４ｂは、第Ｎの映像データを図示せぬラインメモリに取り込み、第Ｎの映像データと第Ｎ＋１の映像データとの配列を比較する。この時、ラインメモリに取り込まれた第Ｎの映像データは、ラインバッファ４ｃ、ゲート６およびデータバス５ａを介してデータドライバ２に出力され、第Ｎの走査において利用される。
【００４２】
前記第Ｎの映像データと第Ｎ＋１の映像データとの配列の比較結果において、両データの配列は同一である（第Ｎのデータ＝第Ｎ＋１のデータ）と判定された場合には、前記ＡＮＤゲート６は次の第Ｎ＋１のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート閉に制御する。したがって、ラインメモリに取り込まれた第Ｎ＋１のデータはデータドライバ２に対して出力されない。
【００４３】
続いて、表示データ検知手段４ｂは、前記ラインメモリに取り込まれた図８（ｂ）に示す第Ｎ＋１の映像データと、（ｃ）に示すさらに次の映像データ（第Ｎ＋２の映像データ）との配列を比較する。その比較結果において両データの配列は同一である。（第Ｎ＋１のデータ＝第Ｎ＋２のデータ）と判定された場合には、次の第Ｎ＋２のデータが前記ラインメモリに取り込まれたタイミングにおいて、前記ＡＮＤゲート６は引き続きゲート閉に制御される。したがって、ラインメモリに取り込まれた第Ｎ＋２のデータはデータドライバ２に対して出力されない。
【００４４】
なお、前記した動作に伴って、第２のＡＮＤゲート７においても、ゲート開もしくはゲート閉が同期して制御され、これによりコントローラ４からデータドライバ２に対する前記制御信号（シフトクロック、スタートパルス、ラッチパルス）を伝達するか否かが制御される。特に図８に示したように、前後する走査ライン毎の映像データの配列が同一であると判定された場合には、データドライバ２に対する前記制御信号の伝達も一走査単位で停止される。
【００４５】
したがって、データドライバ２においては、前記した各タイミング信号の伝達の停止によりシフトレジスタ２ａ、第１ラッチ回路２ｂ、第２ラッチ回路２ｃの各動作は停止する。それ故、第２ラッチ回路２ｃにラッチされた映像データ（図８に示す第Ｎの映像データ）は書き替えられることなく、次の走査においても同一の映像データが用いられる。これは、図８に示したように走査毎の映像データの配列が同一であることが続く限り同様に作用する。このように連続する走査において同一の映像データを利用しても、結果として表示しようとする本来の映像データと変わることはない。
【００４６】
以上のように、前後する走査ライン毎の映像データの配列が同一である場合には、データドライバ２におけるシフトレジスタ２ａ、第１ラッチ回路２ｂ、第２ラッチ回路２ｃの各動作は一時的に停止されるので、比較的高い電圧レベルで高速動作するデータドライバ２における消費電力を低減させることに寄与できる。
【００４７】
なお、前記したようにコントローラ４側における表示データ検知手段４ｂにおいては、各走査に対応する映像データを直列に格納するラインメモリや、このメモリに格納した前記映像データと次の走査の映像データをそれぞれ画素単位で比較する機能を持たせる必要があるものの、これらは低電圧による論理回路で構成することができるので、その消費電力は極めて低い。したがって、データドライバ２とコントローラ４の全体としては、低消費電力化を実現させることが可能となる。
【００４８】
図９は前記したコントローラ４の他の構成例を示したものであり、すでに説明した図６に示すコントローラの各部に相当する部分は同一符号で示している。この図９に示す構成においては、第１制御手段として機能するＡＮＤゲート６は、表示データ検知手段４ｂとラインバッファ４ｃとの間に接続されている。この構成においても図６に示した実施の形態と同様の作用効果を得ることができる。
【００４９】
また、前記した実施の形態においては、コントローラ４、データドライバ２および走査ドライバ３は、それぞれ独立して構成されているが、これらは図１０に符号９で示すように、１つのＩＣチップにより構成させることもできる。この場合、１チップ化された前記ＩＣチップ９を表示パネル１を構成する例えばガラス基板上にＴＦＴにより形成させることも可能である。
【００５０】
ところで、前記したような回路構成を用い、画像信号の階調表現を行う方式として、時間階調方式が提案されている。この時間階調方式は、例えば１フレーム期間を複数のサブフレーム期間に時間分割し、１フレーム期間あたりに発光素子が発光するサブフレーム期間の累計によって中間表示を行う方式である。
【００５１】
この時間階調方式には、図１１に示すように、サブフレーム単位で発光素子を発光駆動させて、発光対象となるサブフレーム期間の単純な累計により階調表現する方法（単純サブフレーム法）と、図１２に示すように、１つまたは複数のサブフレーム期間を組として、組に対して階調ビットを割り付けて重み付けを行ない、その組み合わせにより階調表現する方法（重み付けサブフレーム法）とがある。なお図１１および図１２においては、いずれも階調“０”〜“７”の８階調を表現する場合を例示している。
【００５２】
このうち、図１２に示した重み付けサブフレーム法においては、例えばサブフレーム期間内における点灯期間にも階調表示のための重み付け制御を行なうことにより、単純サブフレーム法よりも少ないサブフレーム数で多階調表現が実現できるという利点がある。
【００５３】
いずれにしても、前記した時間階調方式を採用する場合においては、サブフレーム単位で発光素子を発光駆動させる関係から、前記したコントローラ４からデータドライバ２および走査ドライバ３に供給されるクロック信号は、少なくとも数倍以上の周波数が必要となる。この高い周波数のクロックにより各ドライバが駆動されるために、必然的にデータドライバ２および走査ドライバ３における消費電力が増大するという問題が発生する。
【００５４】
そこで、前記したコントローラ４として、図６もしくは図９に示す構成を採用することで、データドライバ２における消費電力を低減させることに寄与できる。特に図１１に示したように、時間軸で並ぶ複数のサブフレームの一方から順に、階調制御に応じて順次点灯対象のサブフレーム数を増加させるような制御を実行させる場合においては、前後する各走査において、１走査ライン毎の比較における点灯データの配列が変化する割合は低下し、データドライバ２がその動作を停止できる割合が増加する。これにより、一層の低消費電力化を期待することができる。
【００５５】
なお、以上説明した実施の形態においては、アクティブマトリクス型表示パネルを発光駆動させる構成について示したが、これはパッシブマトリクス型表示パネルを発光駆動させる構成に採用しても、同様に低消費電力化を実現させることができる。また、発光表示パネルに配列される発光素子としてＥＬ素子を用いた説明がなされているが、これはその他の自発光素子を用いた場合においても同様の作用効果を得ることができる。
【図面の簡単な説明】
【００５６】
【図１】この発明にかかる発光表示パネルの駆動装置における基本構成を示したブロック図である。
【図２】図１に示す発光表示パネルに配列された画素部の構成例を示した結線図である。
【図３】図１に示すデータドライバの一例を示したブロック図である。
【図４】図１に示すデータドライバに供給される各信号のタイミング図である。
【図５】図１に示す走査ドライバに供給される各信号のタイミング図である。
【図６】図１に示すコントローラの内部構成例を示したブロック図である。
【図７】コントローラ内においてなされる映像データの配列比較結果が同一ではない場合の動作を説明する模式図である。
【図８】同じく映像データの配列比較結果が同一である場合の動作を説明する模式図である。
【図９】図１に示すコントローラの他の内部構成例を示したブロック図である。
【図１０】ＩＣチップ化した発光表示パネルの駆動装置の例を示した模式図である。
【図１１】単純サブフレーム法による階調表現の動作を説明する模式図である。
【図１２】重み付けサブフレーム法による階調表現の動作を説明する模式図である。
【符号の説明】
【００５７】
１          発光表示パネル
２          データドライバ
２ａ        シフトレジスタ
２ｂ        第１ラッチ回路
２ｃ        第２ラッチ回路
２ｄ        レベルシフタ
３          走査ドライバ
４          コントローラ
４ａ        フレームメモリ
４ｂ        表示データ検出手段
４ｃ        ラインバッファ
５ａ        データバス
５ｂ，５ｃ  バスライン
６          ＡＮＤゲート（第１制御手段）
７          ＡＮＤゲート（第２制御手段）
９          ＩＣチップ
Ｅ１        有機ＥＬ素子（発光素子）
【図１】
2007017647.tif 000003
【図２】
2007017647.tif 000004
【図３】
2007017647.tif 000005
【図４】
2007017647.tif 000006
【図５】
2007017647.tif 000007
【図６】
2007017647.tif 000008
【図７】
2007017647.tif 000009
【図８】
2007017647.tif 000010
【図９】
2007017647.tif 000011
【図１０】
2007017647.tif 000012
【図１１】
2007017647.tif 000013
【図１２】
2007017647.tif 000014