(57)【要約】  【課題】同期信号の入力タイミングがばらついても、安定したフィールド判別を行うことが可能で、回路サイズの増大も抑制されるフィールド判別回路を提供する。  【解決手段】垂直同期信号ＶＤを遅延させて遅延信号ＶＤＤＥＬを出力する遅延部４と、ＶＤＤＥＬの片エッジに対応するＶＤ信号微分パルスを作成するＶＤ信号微分パルス作成部５と、水平同期信号ＨＤおよびＶＤＤＥＬを入力とし、ＶＤＤＥＬのタイミングでＨＤのＨレベルまたはＬレベルをサンプリングして２フィールドに１回、ＶＤＤＥＬの片エッジに対応する微分パルスを作成するフィールド判別信号極性規定部６と、ＶＤ信号微分パルス作成部が出力するＶＤ信号微分パルスに基づいてフィールド判別信号を作成するとともに、フィールド判別信号極性規定部が出力する微分パルスに基づいてフィールド判別信号の極性を規定するフィールド判別安定化部とを備える。【選択図】図１
2007082134.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の垂直同期信号ＶＤを遅延させて遅延信号ＶＤＤＥＬを出力する遅延部と、
前記遅延信号ＶＤＤＥＬの片エッジに対応するＶＤ信号微分パルスを作成するＶＤ信号微分パルス作成部と、
前記入力信号の水平同期信号ＨＤおよび前記遅延信号ＶＤＤＥＬを入力とし、前記遅延信号ＶＤＤＥＬのタイミングで前記水平同期信号ＨＤのＨレベルまたはＬレベルをサンプリングすることにより、２フィールドに１回、前記遅延信号ＶＤＤＥＬの片エッジに対応する微分パルスを作成するフィールド判別信号極性規定部と、
前記ＶＤ信号微分パルス作成部および前記フィールド判別信号極性規定部のそれぞれの出力を入力とし、前記ＶＤ信号微分パルス作成部から出力される前記ＶＤ信号微分パルスに基づいてフィールド判別信号を作成するとともに、前記フィールド判別信号極性規定部から出力される前記微分パルスに基づいて前記フィールド判別信号の極性を規定するフィールド判別安定化部とを備えたフィールド判別回路。
【請求項２】
前記ＶＤ信号微分パルス作成部は、データ入力が電源電位に固定され、クロック入力端子に前記遅延信号ＶＤＤＥＬが入力される第１Ｄフリップフロップと、クロック入力端子に前記水平同期信号ＨＤが入力されるとともにデータ入力端子に前記第１Ｄフリップフロップの出力信号が入力される第２Ｄフリップフロップとを備え、前記第２Ｄフリップフロップの出力信号が前記第１Ｄフリップフロップのリセット入力端子に入力され、
前記フィールド判別安定化部は、前記第２Ｄフリップフロップの出力信号を分周する１／２分周器を備え、前記１／２分周器の出力が前記フィールド判別信号として出力される請求項１に記載のフィールド判別回路。
【請求項３】
前記フィールド判別信号極性規定部は、データ入力が電源電位に固定され、クロック入力端子に前記サンプリングの結果の信号が入力され、リセット入力端子に前記ＶＤ信号微分パルスが入力される第４Ｄフリップフロップを備え、前記第４Ｄフリップフロップの出力信号により、前記１／２分周器をリセットする請求項２に記載のフィールド判別回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等に使用するフィールド判別回路に関するものである。
【背景技術】
【０００２】
液晶表示回路では通常、ＮＴＳＣ、ＰＡＬ方式の映像信号を同一の液晶表示装置に表示する場合、ＰＡＬ方式では映像信号のうちフィールド間で常に表示ライン数を同一にしながら一定のライン数をフィールド毎に間引く処理を行う。この際、フィールド間で同じラインを間引くと、映像信号の欠落が発生する。そこで、間引くラインをフィールド毎に変更して、映像信号の欠落を防ぐ方法が一般的に採用されているが、この方法を採用するにはフィールド情報の正確な判別が不可欠である。
【０００３】
例えば、特許文献１に記載のフィールド判別回路は、同期信号が欠落および無信号状態になった時に、それを検出する回路を設け、安定したフィールド信号を供給しようというものであるが、集積化した場合にサイズの増大を招くという問題がある。
【０００４】
また、特許文献２に記載のフィールド判別回路は、サンプリングするタイミングを２種類設けて、フィールド判別を行う例である。これもまた、集積化した場合にサイズの増大を招くという問題のほかに、入力される同期信号の入力タイミングにばらつきがある時に、フィールド判別を安定して行うことができないという問題がある。
【０００５】
特許文献２に記載のフィールド判別回路について、図４および５を参照して説明する。図４は、従来例のフィールド判別回路の構成を示すブロック図、図５は図４のフィールド判別回路の動作を示す動作波形図である。
【０００６】
図４において、入力端子２０より垂直同期信号ＶＤが、入力端子２１より水平同期信号ＨＤが、それぞれ入力されている。垂直同期信号ＶＤは、インバータ２２で反転させられてＤフリップフロップ２３のデータ入力として供給される。水平同期信号ＨＤは、タイミング生成部２４に入力され、そこでＨＤの立下りタイミングから時間ｔ２だけ離れたタイミングで毎Ｈ立ち上がりが現れる信号Ａが生成される。この信号ＡがＤフリップフロップ２３のクロックに入力されている。タイミング生成部２４はまた、ＨＤの立下りタイミングから時間ｔ３だけ離れたタイミングで毎Ｈ立ち上がりが現れる信号Ｂを生成する。Ｄフリップフロップ２５は、Ｄフリップフロップ２３のデータ入力信号と同様、インバータ２２の出力信号をデータ入力とし、タイミング生成部２４から出力される信号Ｂをクロック入力とする。Ｄフリップフロップ２３のＱ出力信号ＡＡは、Ｄフリップフロップ２６のデータ入力として供給される。Ｄフリップフロップ２５のＱ出力信号ＢＢは、Ｄフリップフロップ２６のクロック入力として供給される。Ｄフリップフロップ２６のＱ出力信号が、出力端子２７よりＦＩＥＬＤ信号として出力される。
【０００７】
以上のように構成された従来のフィールド判別回路の動作を、図５を用いて簡単に説明する。
【０００８】
Ｄフリップフロップ２３は、ＨＤの立下りタイミングから常にｔ２だけ離れたタイミング信号Ａにより、ＶＤを反転した信号をサンプリングして信号ＡＡを出力する。またＤフリップフロップ２５は、ＨＤの立下りタイミングから常にｔ３だけ離れたタイミング信号Ｂにより、ＶＤを反転した信号をサンプリングして信号ＢＢを出力する。
【０００９】
第１フィールド開始時点でのＶＤ入力タイミングはＨＤと立下りタイミングが同一であり、第２フィールド開始時点でのＶＤ入力タイミングはＨＤとＨＤの中間の０．５Ｈのタイミングとなる。このようにＶＤの立下りタイミングとＨＤの立下りタイミングには、フィールド間で位相差が発生する。したがって、ＨＤの立下りタイミングからそれぞれｔ２、ｔ３だけ離れたタイミングＡ、ＢでＶＤの反転をサンプリングを行うと、図５の信号ＡＡとＢＢのように、フィールド間で位相差が発生する信号が得られる。
【００１０】
このフィールド間で位相差が発生する信号ＡＡとＢＢをそれぞれ、Ｄフリップフロップ２６のデータ入力、クロックに入力する。それにより、第１フィールドでは信号ＢＢの立ち上がりで信号ＡＡのＨを、第２フィールドでは信号ＢＢの立ち上がりで信号ＡＡのＬを取り込むことになり、フィールド間で反転するフィールド判別信号ＦＩＥＬＤが出力端子２７より出力される。
【特許文献１】特開平４−１４４３６５号公報
【特許文献２】特開平８−２９４０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながらこのような構成では、垂直同期信号ＶＤと水平同期信号ＨＤの入力タイミングがばらついた時に、図５のＡ、ＢのタイミングでＶＤの反転信号をサンプリングすると、信号ＡＡ、ＢＢのような位相差を持った信号が精度良く作成されず、フィールド判別が正確にできない場合があった。更にＶＤの反転信号をサンプリングするタイミング信号Ａ、Ｂを作成するタイミング作成部２４を設ける必要があり、回路サイズの増大につながるという問題もあった。
【００１２】
本発明は、入力される同期信号の入力タイミングがばらついても、安定したフィールド判別を行うことが可能で、回路サイズの増大も抑制されるフィールド判別回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明のフィールド判別回路は、入力信号の垂直同期信号ＶＤを遅延させて遅延信号ＶＤＤＥＬを出力する遅延部と、前記遅延信号ＶＤＤＥＬの片エッジに対応するＶＤ信号微分パルスを作成するＶＤ信号微分パルス作成部と、入力信号の水平同期信号ＨＤおよび前記遅延信号ＶＤＤＥＬを入力とし、前記遅延信号ＶＤＤＥＬのタイミングで前記水平同期信号ＨＤのＨレベルまたはＬレベルをサンプリングすることにより、２フィールドに１回、前記遅延信号ＶＤＤＥＬの片エッジに対応する微分パルスを作成するフィールド判別信号極性規定部と、前記ＶＤ信号微分パルス作成部および前記フィールド判別信号極性規定部のそれぞれの出力を入力とし、前記ＶＤ信号微分パルス作成部から出力される前記ＶＤ信号微分パルスに基づいてフィールド判別信号を作成するとともに、前記フィールド判別信号極性規定部から出力される前記微分パルスに基づいて前記フィールド判別信号の極性を規定するフィールド判別安定化部とを備える。
【発明の効果】
【００１４】
本発明のフィールド判別回路によれば、遅延信号ＶＤＤＥＬのタイミングで水平同期信号ＨＤのＨレベルまたはＬレベルをサンプリングして作成される信号に基づき、フィールド判別信号の作成における極性を規定することにより、垂直同期信号、および水平同期信号の入力タイミングと位相がばらついても、フィールド判別を安定して行うことができる。
【発明を実施するための最良の形態】
【００１５】
本発明のフィールド判別回路において、前記ＶＤ信号微分パルス作成部は、データ入力が電源電位に固定され、クロック入力端子に前記遅延信号ＶＤＤＥＬが入力される第１Ｄフリップフロップと、クロック入力端子に前記水平同期信号ＨＤが入力されるとともにデータ入力端子に前記第１Ｄフリップフロップの出力信号が入力される第２Ｄフリップフロップとを備え、前記第２Ｄフリップフロップの出力信号が前記第１Ｄフリップフロップのリセット入力端子に入力され、前記フィールド判別安定化部は、前記第２Ｄフリップフロップの出力信号を分周する１／２分周器を備え、前記１／２分周器の出力が前記フィールド判別信号として出力される構成とすることができる。
【００１６】
それにより、入力信号のＶＤ、ＨＤがばらついたときでも、ＶＤ、ＨＤが入力されるかぎりは、安定してフィールド判別信号ＦＩＥＬＤを提供することができる。
【００１７】
また、前記フィールド判別信号極性規定部は、データ入力が電源電位に固定され、クロック入力端子に前記サンプリングの結果の信号が入力され、リセット入力端子に前記ＶＤ信号微分パルスが入力される第４Ｄフリップフロップを備え、前記第４Ｄフリップフロップの出力信号により、前記１／２分周器をリセットする構成とすることができる。それにより、フィールド判別信号の極性を毎エッジ規定することができる。
【００１８】
以下に、本発明の実施の形態について、図１〜図３を参照して具体的に説明する。図１および図２は、本発明の実施の形態におけるフィールド判別回路の構成を示すブロック図、図３は同フィールド判別回路の動作を示す波形図である。
【００１９】
図１に示すフィールド判別回路において、入力端子１から垂直同期信号ＶＤが、入力端子２から水平同期信号ＨＤが入力される。垂直同期信号ＶＤは、インバータ３で反転させられ、遅延部４で遅延させられて遅延信号ＶＤＤＥＬとして、ＶＤ信号微分パルス作成部５およびフィールド判別信号極性規定部６に入力される。
【００２０】
ＶＤ信号微分パルス作成部５は、遅延信号ＶＤＤＥＬの片エッジに対応するＶＤ信号微分パルスＶＢＩＢＵＮを作成する。フィールド判別信号極性規定部６には、遅延信号ＶＤＤＥＬとともに、入力端子２より水平同期信号ＨＤが入力され、２Ｖに１回、遅延信号ＶＤＤＥＬの片エッジに対応する微分パルスＦＢＩＢＵＮを作成する。ＦＢＩＢＵＮは、遅延信号ＶＤＤＥＬのタイミングで水平同期信号ＨＤのＨレベルまたはＬレベルをサンプリングすることにより作成される。
【００２１】
ＶＤ信号微分パルス作成部５が出力するＶＢＩＢＵＮ、およびフィールド判別信号極性規定部６が出力するＦＢＩＢＵＮは、フィールド判別安定化部７に入力される。フィールド判別安定化部７は、ＶＢＩＢＵＮに基づいてフィールド判別信号ＦＩＥＬＤを作成し、出力端子８から出力する。同時に、ＦＢＩＢＵＮに基づいてフィールド判別信号の極性を規定する。
【００２２】
上記構成のフィールド判別回路について、より具体的な構成を図２に示す。ＶＤ信号微分パルス作成部５は、第１Ｄフリップフロップ１０、および第２Ｄフリップフロップ１１からなる。フィールド判別信号極性規定部６は、インバータ１５、第３Ｄフリップフロップ１２、および第４Ｄフリップフロップ１３からなる。フィールド判別安定化部７は、Ｔフリップフロップ１４からなる。
【００２３】
第１Ｄフリップフロップ１０は、データ入力が電源電位に固定され、クロックに遅延部４から遅延信号ＶＤＤＥＬが入力されている。第１Ｄフリップフロップ１０のＱ出力が第２Ｄフリップフロップ１１のデータに入力され、第２Ｄフリップフロップ１１のクロックには、水平同期信号ＨＤをインバータ１５により反転させた信号が入力されている。第２Ｄフリップフロップ１１のＮＱ出力であるＶＢＩＢＵＮが、第１Ｄフリップフロップ１０のリセット端子、Ｔフリップフロップ１４のクロック端子、および第４Ｄフリップフロップ１３のリセット端子に入力されている。
【００２４】
第３Ｄフリップフロップ１２には、遅延部４からの遅延信号ＶＤＤＥＬがクロックとして入力され、データには、第２Ｄフリップフロップ１１のクロック信号と同等の信号、すなわちインバータ１５からＨＤ入力信号の反転信号が入力されている。第３Ｄフリップフロップ１２のＱ出力より、フィールド判別信号の前段階のＦＩＥＬＤＰ信号が出力される。第４Ｄフリップフロップ１３は、データ入力が電源電位に固定されており、そのクロックには、前記のＦＩＥＬＤＰ信号が入力されている。第４Ｄフリップフロップ１３のＮＱ出力からはＦＢＩＢＵＮが出力され、Ｔフリップフロップ１４のリセットに入力されている。Ｔフリップフロップ１４のＱ出力は出力端子８が接続されており、フィールド判別信号ＦＩＥＬＤが出力されている。
【００２５】
以上のように構成されたフィールド判別回路の詳細な動作について、図２、および図３を参照して説明する。
【００２６】
まず、垂直同期信号ＶＤをインバータ３で反転した信号が遅延部４に入力され、ｔ１だけ遅延させて遅延信号ＶＤＤＥＬが出力される。この遅延信号ＶＤＤＥＬが第３Ｄフリップフロップ１２にクロックとして入力され、水平同期信号ＨＤをインバータ１５で反転した信号が、第３Ｄフリップフロップ１２にデータとして入力される。
【００２７】
１フィールドに１回到来する遅延信号ＶＤＤＥＬの立ち上がりエッジで、第１フィールドではＨＤのＬの部分、第２フィールドではＨＤのＨの部分をサンプリングすることで、１フィールド毎に１回反転する、フィールド判別信号の前信号ＦＩＥＬＤＰが出力される。ここで遅延信号ＶＤＤＥＬの立ち上がりエッジで、ＨＤのＨの部分およびＬの部分を確実に取り込むために、遅延部４でＶＤをｔ１だけ遅延させて、第３Ｄフリップフロップ１２のクロック（遅延信号ＶＤＤＥＬ）に対するデータのセットアップ時間を稼いでいる。
【００２８】
一方、第１Ｄフリップフロップ１０のクロックに遅延信号ＶＤＤＥＬが入力され、遅延信号ＶＤＤＥＬの立ち上がりエッジで電源電位のＨが取り込まれる。その取り込まれた電源電位のＨのデータが、次の第２Ｄフリップフロップ１１のデータ入力になる。第２Ｄフリップフロップ１１には、データに入力されている第１Ｄフリップフロップ１０のＱ出力がＨに移行した約１Ｈ後または０．５Ｈ後に、クロック入力にＨＤの反転信号の立ち上がりエッジが到来し、Ｈを取り込んで信号ＶＢＩＢＵＮとして出力し、それにより、第１Ｄフリップフロップ１０がリセットされる。すなわち、第１Ｄフリップフロップ１０のＱ出力である信号１０Ｑは、第２Ｄフリップフロップ１１がデータを取り込んだ瞬間Ｌに移行する。第１Ｄフリップフロップ１０のクロック入力に、遅延信号ＶＤＤＥＬの次の立ち上がりエッジが到来するまで、第２Ｄフリップフロップ１１はデータＨを保持する。ここで信号ＶＢＩＢＵＮはＮＱ出力なので、１フィールドに１回の負極パルスとしてＶＤの微分パルスが得られる。
【００２９】
この第２Ｄフリップフロップ１１の出力信号であるＶＢＩＢＵＮをＴフリップフロップ１４にクロックとして入力し、ＶＢＩＢＵＮの立ち上がりエッジを１／２分周した信号が、ＦＩＥＬＤ判別信号として出力端子８より出力される。
【００３０】
また第４Ｄフリップフロップ１３のクロックに、第３Ｄフリップフロップ１２からの前信号ＦＩＥＬＤＰが入力され、リセット端子に、第２Ｄフリップフロップ１１のＮＱ出力、つまり信号ＶＢＩＢＵＮが入力される。この第４Ｄフリップフロップ１３は、２フィールドに１回到来するＦＩＥＬＤＰの立ち上がりで電源電位のＨをサンプリングし、その約１Ｈ後に信号ＶＢＩＢＵＮがＬに移行することによってリセットされる。したがって、第４Ｄフリップフロップ１３は、２フィールドに１回、１Ｈ期間のＬが到来する信号ＦＢＩＢＵＮを出力する。このＦＢＩＢＵＮ信号を、Ｔフリップフロップ１４のリセット端子に入力することで、ＶＢＩＢＵＮの立ち上がりによってフィールド判別信号ＦＩＥＬＤを作成する前に、ＦＢＩＢＵＮのＬ期間によりフィールド判別信号ＦＩＥＬＤをリセットするので、第１フィールドの極性がＨに規定される。
【産業上の利用可能性】
【００３１】
本発明のフィールド判別回路は、入力信号である水平同期信号、垂直同期信号がばらついて入力されたときでも確実にフィールド判別を行い、かつ、フィールド判別信号の極性を的確に出力することができ、液晶表示装置等の表示装置に有用である。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態におけるフィールド判別回路のブロック図である。
【図２】同フィールド判別回路の構成をより具体的に示すブロック図である。
【図３】同フィールド判別回路の動作を説明するタイムチャートである。
【図４】従来のフィールド判別回路のブロック図である。
【図５】同フィールド判別回路の動作を説明するタイムチャートである。
【符号の説明】
【００３３】
１、２  入力端子
３  インバータ
４  遅延部
５  ＶＤ信号微分パルス作成部
６  フィールド判別信号極性規定部
７  フィールド判別安定化部
８  出力端子
１０  第１Ｄフリップフロップ
１１  第２Ｄフリップフロップ
１２  第３Ｄフリップフロップ
１３  第４Ｄフリップフロップ
１４  Ｔフリップフロップ
２０、２１  入力端子
２２  インバータ
２３、２５、２６  Ｄフリップフロップ
２４  タイミング生成部
２７  出力端子
【図１】
2007082134.tif 000003
【図２】
2007082134.tif 000004
【図３】
2007082134.tif 000005
【図４】
2007082134.tif 000006
【図５】
2007082134.tif 000007