(57)【要約】【課題】ＭＯＳトランジスタのノイズ測定において、外来ノイズを根本的にキャンセルすることにより、高精度なノイズ測定を実現する。【解決手段】ノイズ測定において、ＭＯＳトランジスタＴ１，Ｔ２のゲート端子、ソース端子、および基板端子に、電源部５〜７の直流電源電圧を供給し、ＭＯＳトランジスタＴ１，Ｔ２のドレイン端子からそれぞれ出力された信号をＩ−Ｖ変換回路２，３によって電圧信号に変換する。これら電圧信号は、差動増幅部４によって差動増幅され、スペクトルアナライザなどの測定器が測定可能なレベルまで電圧増幅される。このように２つのＭＯＳトランジスタＴ１，Ｔ２の信号の差分を取れば、外部の電界、磁界により誘起される外来ノイズ波形と、ゲート端子、ソース端子、および基板端子から侵入するノイズ波形については位相、強度がほぼ一致しているためキャンセルされ、除去することができる。【選択図】  図１
2007309753.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタのノイズを測定するノイズ測定システムであって、
接続された２つの前記トランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、測定信号として出力する測定信号出力部を備えたことを特徴とするノイズ測定システム。
【請求項２】
請求項１記載のノイズ測定システムにおいて、
前記測定信号出力部は、
各々の前記トランジスタに流れる電流成分を電圧にそれぞれ変換する電流／電圧変換部と、
前記電流／電圧変換部に変換された電圧を差動増幅し、測定信号として出力する差動増幅部とを備えたことを特徴とするノイズ測定システム。
【請求項３】
請求項２記載のノイズ測定システムにおいて、
前記トランジスタと電流／電圧変換部とは、
同軸ケーブルを介して接続されていることを特徴とするノイズ測定システム。
【請求項４】
請求項１記載のノイズ測定システムにおいて、
前記測定信号出力部は、
各々の前記トランジスタに流れる電流成分を電圧に変換する電流／電圧変換部と、
前記電流／電圧変換部に変換された電圧を差動増幅して出力する差動増幅部と、
前記差動増幅部に差動増幅された電圧信号を増幅する電圧増幅部と、
前記電圧増幅部に増幅された電圧信号を任意の電圧レベルまで減衰して測定信号として出力する減衰部とを備えたことを特徴とするノイズ測定システム。
【請求項５】
請求項１記載のノイズ測定システムにおいて、
前記測定信号出力部は、
各々の前記トランジスタに流れる電流成分を電圧に変換する電流／電圧変換部と、
前記電流／電圧変換部に変換された電圧を差動増幅して出力する差動増幅部と、
前記差動増幅された電圧信号における任意の周波数成分を減衰させるフィルタと、
前記フィルタから出力された電圧信号を増幅する電圧増幅部と、
前記電圧増幅部に増幅された電圧信号を任意の電圧レベルまで減衰して測定信号として出力する減衰部とを備えたことを特徴とするノイズ測定システム。
【請求項６】
トランジスタのノイズを測定するノイズ測定システムであって、
接続された３つの前記トランジスタのうち、任意の２つのトランジスタを３通りに組み合わせて、組み合わされた前記２つのトランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、測定信号として出力する測定信号出力部を備えたことを特徴とするノイズ測定システム。
【請求項７】
請求項６記載のノイズ測定システムにおいて、
前記測定信号出力部は、
前記３つのトランジスタが接続され、任意の２つのトランジスタに流れる電流を出力するトランジスタ選択部と、
前記トランジスタ選択部から出力された電流成分を電圧にそれぞれ変換する電流／電圧変換部と、
前記電流／電圧変換部に変換された電圧を差動増幅して出力する差動増幅部とを備えたことを特徴とするノイズ測定システム。
【請求項８】
請求項６記載のノイズ測定システムにおいて、
前記測定信号出力部は、
前記３つのトランジスタが接続され、任意の２つのトランジスタに流れる電流を出力するトランジスタ選択部と、
前記トランジスタ選択部から出力された電流成分を電圧にそれぞれ変換する電流／電圧変換部と、
前記電流／電圧変換部に変換された電圧を差動増幅して出力する差動増幅部と、
前記差動増幅部に差動増幅された電圧信号を増幅する電圧増幅部と、
前記電圧増幅部に増幅された電圧信号を任意の電圧レベルまで減衰して測定信号として出力する減衰部とを備えたことを特徴とするノイズ測定システム。
【請求項９】
請求項６記載のノイズ測定システムにおいて、
前記測定信号出力部は、
前記３つのトランジスタが接続され、任意の２つのトランジスタに流れる電流を出力するトランジスタ選択部と、
前記トランジスタ選択部から出力された電流成分を電圧にそれぞれ変換する電流／電圧変換部と、
前記電流／電圧変換部に変換された電圧を差動増幅して出力する差動増幅部と、
前記差動増幅された電圧信号における任意の周波数成分を減衰させるフィルタと、
前記フィルタから出力された電圧信号を増幅する電圧増幅部と、
前記電圧増幅部に増幅された電圧信号を任意の電圧レベルまで減衰して測定信号として出力する減衰部とを備えたことを特徴とするノイズ測定システム。
【請求項１０】
請求項８または９記載のノイズ測定システムにおいて、
前記測定信号出力部は、
前記トランジスタ選択部に接続され、前記トランジスタに流れる電流成分を計測し、前記トランジスタの電気的特性を計測する特性計測部を備えたことを特徴とするノイズ測定システム。
【請求項１１】
半導体チップに形成された特性検査領域を有する半導体集積回路装置であって、
前記特性検査領域は、
略同じ電気的特性、および同じ構造を有する第１、および第２のＭＯＳトランジスタと、
前記第１、および第２のＭＯＳトランジスタのゲート端子が共通接続される第１のパッドと、
前記第１、および第２のＭＯＳトランジスタのソース端子が共通接続される第２のパッドと、
前記第１、および第２のＭＯＳトランジスタの基板端子が共通接続される第３のパッドと、
前記第１のトランジスタのドレイン端子が接続される第４のパッドと、
前記第２のトランジスタのドレイン端子が接続される第５のパッドとを備えたことを特徴とする半導体集積回路装置。
【請求項１２】
請求項１１記載の半導体集積回路装置において、
前記第１〜第３のパッドは、
前記半導体チップに形成された既存の電極部が用いられ、
前記第４、および前記第５のパッドは、
前記半導体チップに新たに形成された電極部よりなることを特徴とする半導体集積回路装置。
【請求項１３】
半導体チップに形成された２以上の特性検査領域を有する半導体集積回路装置であって、
前記特性検査領域は、
略同じ電気的特性、および同じ構造を有する第１、および第２のＭＯＳトランジスタを備え、
前記２以上の特性検査領域に設けられた前記第１、および第２のＭＯＳトランジスタのゲート端子がそれぞれ共通接続される第１のパッドと、
前記２以上の特性検査領域に設けられた前記第１、および第２のＭＯＳトランジスタのソース端子がそれぞれ共通接続される第２のパッドと、
前記２以上の特性検査領域に設けられた前記第１、および第２のＭＯＳトランジスタの基板端子がそれぞれ共通接続される第３のパッドと、
前記２以上の特性検査領域に設けられた第１のトランジスタのドレイン端子が個別に接続される第４のパッドと、
前記２以上の特性検査領域に設けられた前記第２のトランジスタのドレイン端子が個別に接続される第５のパッドとを備えたことを特徴とする半導体集積回路装置。
【請求項１４】
請求項１３記載の半導体集積回路装置において、
前記第１〜第３のパッドは、
前記半導体チップに形成された既存の電極部が用いられ、
前記第４、および前記第５のパッドは、
前記半導体チップに新たに形成された電極部よりなることを特徴とする半導体集積回路装置。
【請求項１５】
半導体チップに形成された特性検査領域を有する半導体集積回路装置であって、
前記特性検査領域は、
略同じ電気的特性、および同じ構造を有する第１〜第３のＭＯＳトランジスタと、
前記第１〜第３のＭＯＳトランジスタのゲート端子が共通接続される第１のパッドと、
前記第１〜第３のＭＯＳトランジスタのソース端子が共通接続される第２のパッドと、
前記第１〜第３のＭＯＳトランジスタの基板端子が共通接続される第３のパッドと、
前記第１のトランジスタのドレイン端子が接続される第４のパッドと、
前記第２のトランジスタのドレイン端子が接続される第５のパッドと、
前記第３のトランジスタのドレイン端子が接続される第６のパッドとを備えたことを特徴とする半導体集積回路装置。
【請求項１６】
請求項１５記載の半導体集積回路装置において、
前記第１〜第３のパッドは、
前記半導体チップに形成された既存の電極部が用いられ、
前記第４〜第６のパッドは、
前記半導体チップに新たに形成された電極部よりなることを特徴とする半導体集積回路装置。
【請求項１７】
トランジスタのノイズを測定するノイズ測定方法であって、
２つの前記トランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、その差動増幅された信号のパワースペクトルを測定することによりことを特徴とするノイズ測定方法。
【請求項１８】
トランジスタのノイズを測定するノイズ測定方法であって、
３つの前記トランジスタのうち、任意の２つのトランジスタを３通りにそれぞれ組み合わせ、その組み合わせた前記２つのトランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、その差動増幅された信号のパワースペクトルを測定し、その測定結果を演算することにより、個々の前記トランジスタにおけるノイズスペクトルを算出することを特徴とするノイズ測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズの測定技術に関し、特に、半導体集積回路装置に形成されたトランジスタにおけるノイズ測定に有効な技術に関する。
【背景技術】
【０００２】
ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどのノイズの１つである１／ｆノイズを測定方法として、該ＭＯＳトランジスタに直流バイアス電圧を印加し、ドレイン端に発生する電流ノイズを測定する技術が知られている。
【０００３】
実際の測定では、電流波形を直接スペクトルアナライザで計測することができないために、およびノイズの信号が微弱であるため、測定された電流波形を電圧に変換し、電圧増幅を行った後、該スペクトルアナライザによってパワースペクトルを測定している。
【０００４】
この種のＭＯＳデバイスのノイズ測定技術として、たとえば、検出抵抗Ｒを介し負帰還接続したオペアンプＯＰを備え、このオペアンプＯＰの非反転入力端子（＋）に回路電圧源Ｖｒｅｆを接続するとともに反転入力端子（−）に評価対象デバイスＦＥＴを接続し、検出抵抗Ｒから評価対象デバイスＦＥＴに流れる検出電流により測定出力を得るものがある（特許文献１参照）。
【特許文献１】特開２００２−２１４２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のようなＭＯＳトランジスタなどのノイズ測定の技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
前述したように、スペクトルアナライザでノイズを計測する場合、ＭＯＳトランジスタのドレイン端子に現れる１／ｆノイズ電流波形が微弱なため、Ｉ−Ｖ変換（電流―電圧）後、電圧波形を大きく増幅して測定を行う必要がある（たとえば、ゲインは、８０ｄＢ〜１００ｄＢ程度）。
【０００７】
その際、信号の伝送線、あるいは、ゲート端子、ソース端子などからデバイスに進入する外来ノイズも同時に増幅してしまうため、１／ｆノイズがバックグラウンドノイズに埋もれてしまい、正確なノイズ信号の測定が困難になってしまうという問題がある。
【０００８】
また、外来ノイズの影響を軽減するため、一般的には、微弱電流、低ノイズ測定対応のプローバなどを使用し、さらに、伝送線などの測定システム全体を金属製のシールドボックスで覆うなどの手法がとられている。
【０００９】
しかし、このような外来ノイズの対策技術は、外来ノイズの侵入を防ごうとするものであり、その効果は、外来ノイズの影響を軽減するだけであり、原理的に除去できるものではなく、根本的な解決とはなっていない。
【００１０】
特に、前記した外来ノイズの対策では、ヒートチャックなどを介し、ＭＯＳトランジスタに直接侵入する外来ノイズを軽減することはできないという問題がある。また、シールドボックスなどが大がかりとなり、テストコストが大きくなってしまうという問題がある。
【００１１】
本発明の目的は、ＭＯＳトランジスタのノイズ測定において、外来ノイズを根本的にキャンセルすることにより、高精度なノイズ測定を実現することのできる技術を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、トランジスタのノイズを測定するノイズ測定システムであって、接続された２つのトランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、測定信号として出力する測定信号出力部を備えたものである。
【００１５】
また、本発明は、トランジスタのノイズを測定するノイズ測定システムであって、接続された３つのトランジスタのうち、任意の２つのトランジスタを３通りに組み合わせて、組み合わされた２つのトランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、測定信号として出力する測定信号出力部を備えたものである。
【００１６】
また、本願のその他の発明の概要を簡単に示す。
【００１７】
本発明は、半導体チップに形成された特性検査領域を有する半導体集積回路装置であって、該特性検査領域は、略同じ電気的特性、および同じ構造を有する第１、および第２のＭＯＳトランジスタと、第１、および第２のＭＯＳトランジスタのゲート端子が共通接続される第１のパッドと、第１、および第２のＭＯＳトランジスタのソース端子が共通接続される第２のパッドと、第１、および第２のＭＯＳトランジスタの基板端子が共通接続される第３のパッドと、第１のトランジスタのドレイン端子が接続される第４のパッドと、第２のトランジスタのドレイン端子が接続される第５のパッドとを備えたものである。
【００１８】
また、本発明は、半導体チップに形成された２以上の特性検査領域を有する半導体集積回路装置であって、該特性検査領域は、略同じ電気的特性、および同じ構造を有する第１、および第２のＭＯＳトランジスタを備え、２以上の特性検査領域に設けられた第１、および第２のＭＯＳトランジスタのゲート端子がそれぞれ共通接続される第１のパッドと、２以上の特性検査領域に設けられた第１、および第２のＭＯＳトランジスタのソース端子がそれぞれ共通接続される第２のパッドと、２以上の特性検査領域に設けられた第１、および第２のＭＯＳトランジスタの基板端子がそれぞれ共通接続される第３のパッドと、２以上の特性検査領域に設けられた第１のトランジスタのドレイン端子が個別に接続される第４のパッドと、２以上の特性検査領域に設けられた第２のトランジスタのドレイン端子が個別に接続される第５のパッドとを備えたものである。
【００１９】
さらに、本発明は、トランジスタのノイズを測定するノイズ測定方法であって、２つのトランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、その差動増幅された信号のパワースペクトルを測定するものである。
【００２０】
また、本発明は、トランジスタのノイズを測定するノイズ測定方法であって、３つのトランジスタのうち、任意の２つのトランジスタを３通りにそれぞれ組み合わせ、その組み合わせた２つのトランジスタに流れる電流成分を電圧にそれぞれ変換し、変換した電圧を差動増幅し、その差動増幅された信号のパワースペクトルを測定し、その測定結果を演算することにより、個々のトランジスタにおけるノイズスペクトルを算出するものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
（１）低コストで、簡単な構成により、外来ノイズを除去することができる。
【００２３】
（２）上記（１）により、ＭＯＳトランジスタのノイズ測定を高精度に行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１によるノイズ測定システムの構成を示す説明図、図２は、図１のノイズ測定システムに測定される測定用ＴＥＧの構成例を示す説明図、図３は、図１のノイズ測定システムに設けられたＩ−Ｖ変換回路の一例を示す説明図、図４は、図１のノイズ測定システムに設けられたＩ−Ｖ変換回路の他の例を示す説明図、図５は、図２の測定用ＴＥＧを半導体チップに搭載した際のパッドの配置例を示した説明図、図６は、図５の半導体チップに搭載される測定用ＴＥＧの回路例を示した説明図、図７は、図２の測定用ＴＥＧの他の構成例を示す説明図である。
【００２６】
本実施の形態１において、ノイズ測定システム１は、被測定デバイスとなるＭＯＳトランジスタＴ１，Ｔ２のノイズを測定するシステムである。測定信号出力部として機能するノイズ測定システム１は、図１に示すように、Ｉ（電流）−Ｖ（電圧）変換回路（電流／電圧変換部）２，３、差動増幅部４、および電源部５〜７から構成されている。
【００２７】
図２は、ノイズ測定システム１に測定される測定用ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）１３の構成例を示す説明図である。
【００２８】
特性検査領域である測定用ＴＥＧ１３には、被測定デバイスとなるＭＯＳトランジスタＴ１，Ｔ２がそれぞれ形成されている。これらＭＯＳトランジスタＴ１，Ｔ２は、略同じ構造、および電気的特性を有している。
【００２９】
測定用ＴＥＧ１３は、半導体チップ内、または該半導体チップに近接した位置に形成される。測定用ＴＥＧ１３には、パッドＰ１〜Ｐ５が設けられている。パッド（第２のパッド）Ｐ１には、ＭＯＳトランジスタＴ１，Ｔ２のソース端子がそれぞれ共通接続されており、パッド（第１のパッド）Ｐ２には、ＭＯＳトランジスタＴ１，Ｔ２のゲート端子がそれぞれ共通接続されている。
【００３０】
パッド（第３のパッド）Ｐ３には、ＭＯＳトランジスタの基板端子がそれぞれ共通接続されている。パッド（第４のパッド）Ｐ４には、ＭＯＳトランジスタＴ１のドレイン端子が独立して接続されており、パッド（第５のパッド）Ｐ５には、ＭＯＳトランジスタＴ２のドレイン端子が独立して接続されている。
【００３１】
パッドＰ４，Ｐ５は、プローバのプローブ針を介して接続され、Ｉ−Ｖ変換回路２，３の入力部に接続される。
【００３２】
図１において、電源部５は、任意の電源電圧を被測定デバイスとなるＭＯＳトランジスタＴ１，Ｔ２のゲート端子（パッドＰ２）に供給する。電源部６は、任意の電源電圧をＭＯＳトランジスタＴ１，Ｔ２のソース端子（パッドＰ１）に供給する。電源部７は、任意の電源電圧をＭＯＳトランジスタＴ１，Ｔ２の基板電圧として基板端子（パッドＰ３）に供給する。
【００３３】
Ｉ−Ｖ変換回路２，３は、入力された電流を電圧に変換し、差動増幅部４は、Ｉ−Ｖ変換回路２，３に変換された電圧を増幅する。ここで、Ｉ−Ｖ変換回路２，３は、略同一の電気的特性を有しているものとする。また、Ｉ−Ｖ変換回路２，３は、略同一の電気的特性を有しているものであれば、どのような回路構成であってもよい。
【００３４】
Ｉ−Ｖ変換回路２の入力部には、トランジスタＴ１のドレイン端子（パッドＰ４）が接続されており、Ｉ−Ｖ変換回路３の入力部には、トランジスタＴ２のドレイン端子（パッドＰ５）が接続されている。
【００３５】
Ｉ−Ｖ変換回路２，３の入力部とトランジスタＴ１，Ｔ２のドレイン端子とは、前述したように、プローバのプローブ針、および信号線を介してそれぞれ接続されている。これら信号線は、たとえば、同軸ケーブルなどが用いられて平行に近接させ、これらＩ−Ｖ変換回路２，３の状態を可能な限り同一に保つようになっている。
【００３６】
差動増幅部４は、差動増幅器８、ならびに抵抗９〜１２から構成されている。Ｉ−Ｖ変換回路２の出力部には、抵抗９を介して差動増幅器８の負（−）側入力端子が接続されている。
【００３７】
Ｉ−Ｖ変換回路３の出力部には、抵抗１０を介して差動増幅器８の正（＋）側入力端子が接続されている。差動増幅器８の負（−）側入力端子と該差動増幅器８の出力端子との間には、抵抗１１が接続されている。
【００３８】
また、差動増幅器８の正（＋）側入力端子と基準電位ＶＳＳとの間には、抵抗１２が接続されている。そして、差動増幅器８の出力端子がノイズ測定システム１の出力部となる。差動増幅器８によって、入力された２つの信号の差分が増幅されて出力部から出力される。
【００３９】
このノイズ測定システム１の出力部には、たとえば、スペクトルアナライザなどの測定器が接続されており、該測定器によって計測されたパワースペクトルを測定する。
【００４０】
図３、および図４は、Ｉ−Ｖ変換回路２，３の構成例を示した説明図である。
【００４１】
図３は、Ｉ−Ｖ変換回路２，３が、オペアンプ２ａ，３ａにより構成された例を示している。図３に示すように、オペアンプ２ａ，３ａの正（＋）側入力端子には、ドレイン電位Ｖｄが入力されるように接続されている。
【００４２】
オペアンプ２ａの負（−）側入力端子には、ＭＯＳトランジスタＴ１のドレイン端子が接続されており、オペアンプ３ａの負（−）側入力端子には、ＭＯＳトランジスタＴ２のドレイン端子が接続されている。
【００４３】
また、オペアンプ２ａ，３ａの負（−）側入力端子と該オペアンプ２ａ，３ａの出力端子との間には、抵抗２ｂ，３ｂがそれぞれ接続されている。オペアンプ２ａ，３ａの出力部には、差動増幅部４の抵抗９，１０がそれぞれ接続されている。
【００４４】
ＭＯＳトランジスタＴ１，Ｔ２のドレイン端子に発生する電流ノイズ波形は、オペアンプ２ａ，３ａによってそれぞれ電圧に変換される。そして、後段に接続された差動増幅部４によって差分が求められると同時に電圧増幅される。
【００４５】
図４は、Ｉ−Ｖ変換回路２，３が、バッファアンプ２ｃ，３ｃを用いて構成された例を示している。
【００４６】
バッファアンプ２ｃ，３ｃは、たとえば、オペアンプが用いられる。バッファアンプ２ｃ，３ｃの正（＋）側入力端子には、負荷抵抗である抵抗１４，１５を介してドレイン電位Ｖｄが入力されるようにそれぞれ接続されている。このドレイン電位Ｖｄは、抵抗１４，１５を介してＭＯＳトランジスタＴ１，Ｔ２のドレイン端子にも供給されるように接続されている。
【００４７】
バッファアンプ２ｃ，３ｃの負（−）側入力端子には、該バッファアンプ２ｃ，３ｃの出力部がそれぞれ接続されており、それら出力部には、差動増幅部４の抵抗９，１０がそれぞれ接続されている。
【００４８】
バッファアンプ２ｃ，３ｃは、ＭＯＳトランジスタＴ１，Ｔ２のドレイン端子に流れるドレイン電流の変化を負荷抵抗によって電圧変動に変換し、これらバッファアンプ２ｃ，３ｃによって電圧信号に変換する。
【００４９】
次に、本実施の形態によるノイズ測定システム１、および測定用ＴＥＧ１３による１／ｆノイズの測定技術について説明する。
【００５０】
まず、ノイズ測定において、ＭＯＳトランジスタＴ１，Ｔ２のゲート端子、ソース端子、および基板端子に、電源部５〜７をそれぞれ接続して直流の電源電圧を供給する。そして、ＭＯＳトランジスタＴ１，Ｔ２のドレイン端子からそれぞれ出力された信号がＩ−Ｖ変換回路２，３にそれぞれ入力され、電圧信号に変換される。
【００５１】
該Ｉ−Ｖ変換回路２，３から出力された電圧信号は、後段に接続された差動増幅部４によって差動増幅され、スペクトルアナライザなどの測定器が測定可能なレベルまで電圧増幅される。
【００５２】
ＭＯＳトランジスタＴ１，Ｔ２のノイズ測定時における外来ノイズは、ノイズ測定システム１における回路周辺の電界、あるいは磁界の変化により誘起される電位の変化が原因と考えられるが、この電界、磁界の変動は比較的広い範囲に広がっていると考えられる。
【００５３】
つまり、近接した回路の距離の範囲内では、その変動はほぼ均一であると考えられる。従って、それらの変動によって、それぞれの回路に誘起されるノイズ電圧波形もまた、ほぼ同じ位相、強度の電圧波形を持つと考えられる。
【００５４】
測定用ＴＥＧ１３においては、ＭＯＳトランジスタＴ１，Ｔ２のゲート端子、ソース端子、ならびに基板端子が共通接続されている。
【００５５】
よって、これらの端子から印加される直流電圧に混入して侵入する、電源から発生したノイズなどによるドレイン電流の変動（ノイズ波形）も、それらＭＯＳトランジスタＴ１，Ｔ２が同じ構造を持つように設計されているため、位相、強度ともにほぼ同じである、と考えられる。
【００５６】
測定しようとするＭＯＳトランジスタのノイズ、たとえば１／ｆノイズ波形は、ランダムな現象に起因するため、２つのＭＯＳトランジスタＴ１，Ｔ２に発生するノイズ波形はランダムであり、位相、信号強度などは、該トランジスタＴ１，Ｔ２の間に相関はなく、ランダムに変動する。
【００５７】
従って、これらの２つのＭＯＳトランジスタＴ１，Ｔ２の信号の差分を取れば、外部の電界、磁界により誘起される外来ノイズ波形と、ゲート端子、ソース端子、および基板端子から侵入するノイズ波形については、位相、強度がほぼ一致しているため、キャンセルされ、除去することが可能となる。
【００５８】
これに対し、測定しようとしているＭＯＳトランジスタＴ１，Ｔ２の１／ｆノイズは、２つのＭＯＳトランジスタＴ１，Ｔ２に発生するノイズ波形と位相、強度共に一致しない。
【００５９】
また、１／ｆノイズはランダムな波形であるため、２つの信号のうち、片方の位相を反転させて波形を重ね合わせても、パワースペクトルには変化がなく、その強度は、個々のゲート幅の２倍の長さのゲート幅を持つＭＯＳトランジスタＴ１，Ｔ２のレベルと同じであると考えられる。
【００６０】
ここでは、一例として、ＭＯＳトランジスタのゲート端子から侵入した外来ノイズについて考察する。
【００６１】
ゲート端子から侵入した外来ノイズ強度をＮｇとすると、ドレイン電流波形は、その強度をＮｄとすると、
Ｎｄ＝Ｎｇ×ｇｍ            （１）
となる。
【００６２】
ここで、２つのＭＯＳトランジスタの相互コンダクタンスｇｍをそれぞれｇｍ１，ｇｍ２とおくと、差動増幅後に残るノイズは、その強度をＮｄｅｆfとすると、
Ｎｄｅｆ＝Ｎｇ×ｇｍ１−Ｎｇ×ｇｍ２＝Ｎｇ（ｍｇ１−ｍｇ２）    （２）
と表すことができる。
【００６３】
したがって、相互コンダクタンスｇｍ１，ｇｍ２が等しければ、ゲート端子から侵入したノイズの影響はキャンセルすることができる。相互コンダクタンスｇｍが等しいＭＯＳトランジスタが存在しない場合でも、相互コンダクタンスｇｍが近い値のデバイスを組み合わせて測定を行えば、外来ノイズの影響をかなりの部分除去することが可能である。
【００６４】
また、ソース端子、基板端子から侵入するノイズについても、同様の効果が期待できる。
【００６５】
これらの効果は、ドレイン端子に現れる電流ノイズ波形を電圧波形に変換するＩ−Ｖ変換回路２，３、および差動増幅部４の回路方式には依存しない。
【００６６】
これは、２つのＩ−Ｖ変換回路２，３が、上記したように同じ回路形式であれば、どのような回路形式でも出力信号は、ランダム波形であるノイズ波形と、ほぼ同一の位相、強度を持つ外来性の電圧波形の和になると考えられるため、信号強度の差分を取ることにより外来ノイズ成分の除去が可能になるためである。
【００６７】
上記したように、ＭＯＳトランジスタのゲート端子、ソース端子、および基板端子から侵入する外来ノイズは、差動増幅により除去することが可能となる。
【００６８】
したがって、トランジスタＴ１，Ｔ２のゲート端子、ソース端子、および基板端子は、製品となる半導体集積回路装置の特性への影響が問題にならないのであれば、半導体チップＣＨ（図５）の回路に使用されている端子と共有することが可能となる。
【００６９】
図５は、測定用ＴＥＧ１３を半導体チップＣＨに搭載した際のパッドＰ１〜Ｐ５の配置例を示した説明図であり、図６は、図５の半導体チップに搭載される測定用ＴＥＧ１３の回路例を示した図である。
【００７０】
この場合、測定用ＴＥＧ１３は、図６に示すように、ＭＯＳトランジスタＴ１，Ｔ２のソース端子に接続されるパッドＰ１と基板端子に接続されるパッドＰ３とが１つのパッドに共通となっており、半導体チップＣＨに設けられた既存のグランド（基準電位ＶＳＳ）端子ＰＶＳＳと共用される。
【００７１】
また、ＭＯＳトランジスタＴ１，Ｔ２のゲート端子に接続されるパッドＰ２は、半導体チップＣＨの任意の入力端子ＰＩＮと共用する。よって、半導体チップＣＨに新たに追加する端子は、図５に示すように、ＭＯＳトランジスタＴ１，Ｔ２のドレイン端子が接続されるパッドＰ４，Ｐ５となるテスト端子ＰＴ１，ＰＴ２のみとなる。
【００７２】
このように、半導体チップＣＨにＭＯＳトランジスタＴ１，Ｔ２のドレイン端子に接続されるパッドＰ４，Ｐ５（テスト端子ＴＰ１，ＴＰ２）を追加するだけでよいので、１／ｆノイズを検証する測定用ＴＥＧ１３を半導体チップＣＨの端子数を大幅に増加させることなく搭載することができる。
【００７３】
これにより、製品出荷前の半導体チップＣＨ毎の１／ｆノイズレベルの調査、および、顧客からのクレームなどにより半導体チップが返品された際の１／ｆノイズを容易に調査することが可能となる。また、バックエンド工程における１／ｆノイズレベルの変動をモニタすることができる。
【００７４】
また、図７に示すように、半導体チップに複数の測定用ＴＥＧ１３が設けられた際でも、ゲート端子、ソース端子、および基板端子を共通接続することができる。
【００７５】
図５に示すような複数の測定用ＴＥＧ１３を設ける場合には、たとえば、各々の測定用ＴＥＧ１３には、異なったゲートサイズのＭＯＳトランジスタがそれぞれ形成されている。また、個々の測定用ＴＥＧ１３内に形成されているＭＯＳトランジスタＴ１，Ｔ２は、同じ構造のデバイスがペアで形成されている。
【００７６】
このように、複数の測定用ＴＥＧ１３に形成されたトランジスタＴ１，Ｔ２のゲート端子、ソース端子、および基板端子を共通接続することにより、測定用ＴＥＧ１３の数にかかわらず、トランジスタＴ１，Ｔ２のゲート端子、ソース端子、および基板端子の接続に必要なパッド（パッドＰ１〜Ｐ３）数の増加を抑えることができる。
【００７７】
よって、測定用ＴＥＧ１３に必要なパッド数を大幅に削減することができ、該測定用ＴＥＧ１３の小型化、およびそれを用いて構成される半導体集積回路装置を小型化することが可能となる。
【００７８】
次に、測定用ＴＥＧ１３ではなく、ＭＯＳデバイスの特性を測定する通常のデバイス評価用ＴＥＧを用いてＭＯＳトランジスタのノイズ測定を行う場合について説明する。
【００７９】
デバイス評価用ＴＥＧには、ゲート長、ゲート幅などの基本的なパラメータを変化させた複数のＭＯＳトランジスタが含まれている。これらのトランジスタの中から特性の近いものを組み合わせて測定を行う。これにより、トランジスタに侵入する外来ノイズの影響を軽減することができる。
【００８０】
ゲート端子から侵入した外来ノイズを例として考えると、ゲート端子から侵入した外来ノイズが、ドレイン電流に及ぼす影響は、式（２）より、
Ｎｄｅｆ＝Ｎｇ×ｇｍ１−Ｎｇ×ｇｍ２＝Ｎｇ（ｇｍ１−ｇｍ２）      （３）
と表される。
【００８１】
ここで、２つのＭＯＳトランジスタの特性が等しく、ｇｍ１＝ｇｍ２であれば、ゲート端子から侵入した外来ノイズの影響は完全に除去することができる。しかし、実際には、このように同じ特性を持つＭＯＳトランジスタがデバイス評価用ＴＥＧ中に複数存在しない場合がある。
【００８２】
この場合でも、通常のデバイス評価用ＴＥＧには、デバイスの特性を変化させた複数のデバイスが用意されていることが多いため、この中から特性の近いもの、すなわち、ｇｍ１≒ｇｍ２であるＭＯＳトランジスタを選び出すことで、外来ノイズの影響を軽減することが可能になる。
【００８３】
それにより、本実施の形態１によれば、ＭＯＳトランジスタＴ１，Ｔ２のノイズ測定において、簡単な回路構成によって外来ノイズを除去することが可能となり、高精度で正確に、かつ低コストでノイズ測定を行うことができる。
【００８４】
（実施の形態２）
図８は、本発明の実施の形態２によるノイズ測定システムの構成を示す説明図である。
【００８５】
本実施の形態２では、ノイズ測定システム１が、図８に示すように、Ｉ−Ｖ変換回路２，３、差動増幅部４、および電源部５〜７からなる前記実施の形態１と同様の構成に、電圧増幅器１５，１６が新たに設けられている。
【００８６】
電圧増幅器１５，１６は、Ｉ−Ｖ変換回路２，３から出力された電圧信号を増幅する。電圧増幅器１５の入力部には、Ｉ−Ｖ変換回路２の出力部が接続されており、電圧増幅器１６の入力部には、Ｉ−Ｖ変換回路３の出力部が接続されている。
【００８７】
そして、電圧増幅器１５の出力部には、差動増幅部４の抵抗９を介して差動増幅器８の負（−）側入力端子が接続されており、電圧増幅器１６の出力部には、差動増幅部４の抵抗１０を介して差動増幅器８の正（＋）側入力端子が接続されている。
【００８８】
さらに、Ｉ−Ｖ変換回路２，３、および電圧増幅器１５，１６は、たとえば、マニュアルプローバのポジショナに直結、あるいはプローブカード内に搭載されるようになっており、電圧増幅器１５，１６と差動増幅部４とは、同軸ケーブルなどが用いられて平行に近接するようになっている。その他の接続構成については、前記実施の形態１と同様であるので説明は省略する。
【００８９】
それにより、本実施の形態２によれば、被測定デバイスであるトランジスタＴ１，Ｔ２とＩ−Ｖ変換回路２，３とを最短距離で接続することにより、外来ノイズのレベルを軽減し、外来ノイズの除去効果をより確実に高めることができる。
【００９０】
（実施の形態３）
図９は、本発明の実施の形態３によるノイズ測定システムの構成を示す説明図である。
【００９１】
本実施の形態３では、ノイズ測定システム１が、図９に示すように、Ｉ−Ｖ変換回路２，３、差動増幅部４、および電源部５〜７からなる前記実施の形態１と同様の構成に、電圧増幅回路（電圧増幅部）１７、ならびに減衰回路（減衰部）１８が新たに設けられている。
【００９２】
差動増幅部４の出力部には、電圧増幅回路１７の入力部が接続されている。この電圧増幅回路１７の出力部には、減衰回路１８が接続されている。そして、減衰回路１８の出力部には、スペクトルアナライザなどの測定器が接続される。
【００９３】
電圧増幅回路１７は、差動増幅部４によって差動増幅された信号をさらに増幅する。減衰回路１８は、電圧増幅回路１７によって増幅された信号を減衰させる。その他、Ｉ−Ｖ変換回路２，３、差動増幅部４、および電源部５〜７における接続構成は、前記実施の形態１と同様であるので説明は省略する。
【００９４】
この場合、電圧増幅回路１７によって差動増幅部４の信号をさらに増幅し、その出力電圧が、測定器（スペクトルアナライザ）の入力レベルよりも高いレベルまで増幅させる。そして、減衰回路１８によって、測定器の最適な入力レベルまで減衰させる。
【００９５】
差動増幅部４から測定器までの伝送線が長い場合、ここから侵入するノイズの影響は無視できない。そのため、差動増幅部４の出力をさらに、波形が歪まない程度に電圧増幅回路１７によって増幅して伝送し、測定器の入力直前で、減衰回路１８により振幅を減衰させることで、外来ノイズの影響を軽減することができる。
【００９６】
それにより、本実施の形態３によれば、差動増幅部４から測定器までの伝送線に外来ノイズが侵入しても、正確に高精度なノイズ測定を行うことができる。
【００９７】
また、本実施の形態３では、ノイズ測定システム１に電圧増幅回路１７を設けた構成としたが、たとえば、電圧増幅回路１７を設けるかわりに差動増幅部４の電圧増幅率を増加させることにより対応してもよい。
【００９８】
（実施の形態４）
図１０は、本発明の実施の形態４によるノイズ測定システムの構成を示す説明図である。
【００９９】
本実施の形態４では、ノイズ測定システム１が、図１０に示すように、Ｉ−Ｖ変換回路２，３、差動増幅部４、電源部５〜７、電圧増幅回路１７、ならびに減衰回路１８からなる前記実施の形態３と同様の構成に、ローカットフィルタ（フィルタ）１９が新たに設けられている。
【０１００】
このローカットフィルタ１９は、差動増幅部４と電圧増幅回路１７との間に接続されている。ローカットフィルタ１９は、低周波成分をカットするフィルタであり、カットオフ周波数は任意に可変することができる。
【０１０１】
また、Ｉ−Ｖ変換回路２，３、差動増幅部４、電源部５〜７、電圧増幅回路１７、ならびに減衰回路１８における接続構成は、前記実施の形態３と同様であるので説明は省略する。
【０１０２】
一般に、測定しようとするトランジスタの１／ｆノイズは、低周波域のレベルが高く、高周波域ではレベルが低くなる、そのため、高周波域の測定の際に、増幅率を増加させると、低周波域のレベルも大きくなってしまい、たとえば、電圧増幅回路１７などが飽和してしまい歪が発生し、周波数分布が変化してしまう。
【０１０３】
そのため、電圧増幅回路１７の前段に、ローカットフィルタ１９を設けることにより、測定する周波数帯に影響のないカットオフ周波数を選択し、その低周波成分をカットする。
【０１０４】
その後、電圧増幅回路１７の増幅率を、測定器の入力として最適なレベルとなるように減衰回路１８で調整し、測定を行う。
【０１０５】
それにより、本実施の形態４においては、外来ノイズの影響を受けやすい低レベルの周波数帯域（高周波域）の増幅率を増加させることが可能となるので、ノイズ測定システム１を外来ノイズの影響をより受けにくい構造とすることができる。
【０１０６】
（実施の形態５）
図１１は、本発明の実施の形態４による測定用ＴＥＧの構成を示す説明図、図１２は、図１１の測定用ＴＥＧのノイズ測定を行うノイズ測定システムの構成例を示す説明図である。
【０１０７】
本実施の形態５では、測定用ＴＥＧ１３ａが、前記実施の形態１に示したように２つのＭＯＳトランジスタではく、図１１に示すように、３つのＭＯＳトランジスタＴ１〜Ｔ３により構成されている。
【０１０８】
これらＭＯＳトランジスタＴ１〜Ｔ３は、前記実施の形態１と同様に、同じ構造、同じ電気的特性を有しており、測定用ＴＥＧ１３ａは、半導体チップ上、またはその近接した位置に形成される。
【０１０９】
また、ＭＯＳトランジスタＴ１〜Ｔ３のソース端子、ゲート端子、ならびに基板端子は、パッドＰ１〜Ｐ３がそれぞれ共通に設けられており、ドレイン端子のみ、独立したパッドＰ４〜Ｐ６が設けられている。
【０１１０】
１／ｆノイズの測定は、３つのＭＯＳトランジスタＴ１〜Ｔ３のうち、任意の２つを組み合わせた場合からなる３通りの組み合わせについて、それぞれ行い、その３回の測定結果を演算処理することで、個々のＭＯＳトランジスタＴ１〜Ｔ３における固有のノイズスペクトルを求める。
【０１１１】
すなわち、ＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ２、ＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ３、およびＭＯＳトランジスタＴ２とＭＯＳトランジスタＴ３の３通りの組み合わせで、それぞれのノイズレベルを測定する。
【０１１２】
それぞれの組み合わせで測定したノイズ強度（パワー）の測定結果をＸ，Ｙ，Ｚとする。これらの値は、組み合わせて測定した２個のＭＯＳトランジスタのノイズの強度（パワー）の和になると考えられる。
【０１１３】
それぞれのＭＯＳの固有のノイズ強度をｎ１，ｎ２，ｎ３と置くと、測定されたノイズレベルＸ，Ｙ，Ｚは、
Ｘ＝ｎ１＋ｎ２              （４）
Ｙ＝ｎ２＋ｎ３              （５）
Ｚ＝ｎ１＋ｎ３              （６）
と表すことができる。
【０１１４】
これら式（４）、式（５）、式（６）を連立方程式として解くと、
ｎ１＝（Ｘ＋Ｚ−Ｙ／２      （７）
ｎ２＝（Ｘ＋Ｙ−Ｚ）／２    （８）
ｎ３＝（Ｙ＋Ｚ−Ｘ）／２    （９）
となり、個々のＭＯＳトランジスタＴ１〜Ｔ３のノイズ強度を求めることが可能になる。
【０１１５】
通常、ＭＯＳトランジスタの１／ｆノイズは、主にその発生原因であるゲート酸化膜中のＱｓｓ（表面電荷密度）の分布などにより、固有のスペクトル分布を持つ。
【０１１６】
２つのＭＯＳトランジスタを組み合わせた測定では、求められるノイズスペクトルは、２つのＭＯＳトランジスタの和だけであり、個々のデバイスのスペクトル分布を求めることはできないが、３つのＭＯＳトランジスタを使用することにより、個々のＭＯＳトランジスタのスペクトル分布を求めることが可能になる。
【０１１７】
図１２は、３つのＭＯＳトランジスタＴ１〜Ｔ３が設けられた測定用ＴＥＧ１３ａのノイズ測定するノイズ測定システム１ａの構成例を示す説明図である。
【０１１８】
ノイズ測定システム１ａは、図示するように、Ｉ−Ｖ変換回路２，３、差動増幅部４、および電源部５〜７からなる前記実施の形態１と同様の構成に、スイッチングマトリクス（トランジスタ選択部）２０とパラメトリックアナライザ（特性計測部）２１，２２とが新たに設けられた構成となっている。
【０１１９】
電源部５は、任意の電源電圧をＭＯＳトランジスタＴ１〜Ｔ２のゲート端子に供給し、電源部６は、任意の電源電圧をＭＯＳトランジスタＴ１〜Ｔ３のソース端子に供給する。電源部７は、任意の電源電圧をＭＯＳトランジスタＴ１〜Ｔ３の基板電圧として基板端子に供給する。
【０１２０】
スイッチングマトリクス２０は、スイッチがマトリクス状に配置されており、第１〜第３の入力部と第１〜第４の出力部とが設けられている。スイッチングマトリクス２０の第１〜第３の入力部には、ＭＯＳトランジスタＴ１〜Ｔ３のドレイン端子がそれぞれ接続されている。
【０１２１】
また、スイッチングマトリクス２０の第１、および第２の出力部には、Ｉ−Ｖ変換回路２，３の入力部がそれぞれ接続されており、該スイッチングマトリクス２０の第３、および第４の出力部には、パラメトリックアナライザ２１，２２がそれぞれ接続されている。パラメトリックアナライザ２１，２２は、ＭＯＳトランジスタＴ１〜Ｔ３のＤＣ特性などの測定を行う。
【０１２２】
ノイズ測定を行う際には、ＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ２、ＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ３、およびＭＯＳトランジスタＴ２とＭＯＳトランジスタＴ３の３通りの組み合わせで電流がＩ−Ｖ変換回路２，３にそれぞれ入力されるようにスイッチングマトリクス２０のスイッチを任意に切り替える。
【０１２３】
また、ＤＣ特性などの測定を行う際にも、ＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ２、ＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ３、およびＭＯＳトランジスタＴ２とＭＯＳトランジスタＴ３の３通りの組み合わせで電流がＩ−Ｖ変換回路２，３にそれぞれ入力されるようにスイッチングマトリクス２０のスイッチを任意に切り替える。
【０１２４】
この構成により、スイッチングマトリクス２０から侵入するノイズがあっても、それら不要なノイズをキャンセルすることができるので、１／ｆノイズの全自動測定を容易に実現することができる。
【０１２５】
また、１／ｆノイズを測定する際に、トランジスタのＤＣ特性を合わせて測定することが可能となるので、トランジスタのＤＣ特性の測定を効率よく行うことができる。
【０１２６】
それにより、本実施の形態５では、ＭＯＳトランジスタＴ１〜Ｔ３のノイズ測定をより高精度に行うことができる。
【０１２７】
また、ノイズ測定を全自動化することができるので、測定効率を大幅に向上させることができる。
【０１２８】
さらに、ノイズ測定と合わせてＤＣ特性などの測定を行うことができるので、測定コスト、ならびに工数を大幅に削減することができる。
【０１２９】
また、本実施の形態５では、スイッチングマトリクス２０を用いて測定の組み合わせを切り替える構成としたが、たとえば、スイッチングマトリクス２０の代わりに、プローバのプローブ針で測定するＭＯＳトランジスタを切り替えるようにしてもよい。
【０１３０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３１】
たとえば、前記実施の形態１〜５においては、ＭＯＳトランジスタのノイズ測定技術について記載したが、ノイズ測定の対象は、ＭＯＳトランジスタ以外であってもよく、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどのデバイスやテープのヒスノイズなどランダムノイズの測定するものに本発明は広く適用することができる。
【産業上の利用可能性】
【０１３２】
本発明は、半導体集積回路装置におけるＭＯＳトランジスタのノイズを低コストで、かつ高精度に測定することのできる技術に適している。
【図面の簡単な説明】
【０１３３】
【図１】本発明の実施の形態１によるノイズ測定システムの構成を示す説明図である。
【図２】図１のノイズ測定システムに測定される測定用ＴＥＧの構成例を示す説明図である。
【図３】図１のノイズ測定システムに設けられたＩ−Ｖ変換回路の一例を示す説明図である。
【図４】図１のノイズ測定システムに設けられたＩ−Ｖ変換回路の他の例を示す説明図である。
【図５】図２の測定用ＴＥＧを半導体チップに搭載した際のパッドの配置例を示した説明図である。
【図６】図５の半導体チップに搭載される測定用ＴＥＧの回路例を示した説明図である。
【図７】図２の測定用ＴＥＧの他の構成例を示す説明図である。
【図８】本発明の実施の形態２によるノイズ測定システムの構成を示す説明図である。
【図９】本発明の実施の形態３によるノイズ測定システムの構成を示す説明図である。
【図１０】本発明の実施の形態４によるノイズ測定システムの構成を示す説明図である。
【図１１】本発明の実施の形態４による測定用ＴＥＧの構成を示す説明図である。
【図１２】図１１の測定用ＴＥＧのノイズ測定を行うノイズ測定システムの構成例を示す説明図である。
【符号の説明】
【０１３４】
１  ノイズ測定システム
１ａ  ノイズ測定システム
２  Ｉ−Ｖ変換回路（電流／電圧変換部）
２ａ  オペアンプ
２ｂ  抵抗
２ｃ  バッファアンプ
３  Ｉ−Ｖ変換回路（電流／電圧変換部）
３ａ  オペアンプ
３ｂ  抵抗
３ｃ  バッファアンプ
４  差動増幅部
５〜７  電源部
８  差動増幅器
９〜１２  抵抗
１３  測定用ＴＥＧ
１３ａ  測定用ＴＥＧ
１４，１５  抵抗
１５，１６  電圧増幅器
１７  電圧増幅回路（電圧増幅部）
１８  減衰回路（減衰部）
１９  ローカットフィルタ（フィルタ）
２０  スイッチングマトリクス（トランジスタ選択部）
２１，２２  パラメトリックアナライザ（特性計測部）
Ｔ１〜Ｔ３  ＭＯＳトランジスタ
Ｐ１  パッド（第２のパッド）
Ｐ２  パッド（第１のパッド）
Ｐ３  パッド（第３のパッド）
Ｐ４  パッド（第４のパッド）
Ｐ５  パッド（第５のパッド）
Ｐ６  パッド（第６のパッド）
【図１】
2007309753.tif 000003
【図２】
2007309753.tif 000004
【図３】
2007309753.tif 000005
【図４】
2007309753.tif 000006
【図５】
2007309753.tif 000007
【図６】
2007309753.tif 000008
【図７】
2007309753.tif 000009
【図８】
2007309753.tif 000010
【図９】
2007309753.tif 000011
【図１０】
2007309753.tif 000012
【図１１】
2007309753.tif 000013
【図１２】
2007309753.tif 000014