(57)【要約】【課題】  バイポーラトランジスタの製造方法において、高調波歪みを増加させることなく、ベース・コレクタ耐圧を増加させる。【解決手段】  バイポーラトランジスタの製造方法は、エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタの製造方法であって、中央部における不純物濃度よりも４つのコーナー部における不純物濃度が低いＳＩＣ層を形成する工程を含む。【選択図】  図３
2007027616.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタの製造方法であって、
中央部における不純物濃度よりも４つのコーナー部における不純物濃度が低い前記ＳＩＣ層を形成する工程を含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
前記ＳＩＣ層を形成する工程は、
第１のマスクを用いて、前記コレクタ領域における前記中央部に相当する領域に、相対的に高い不純物濃度を有する不純物をイオン注入する工程と、
第２のマスクを用いて、前記コレクタ領域における前記中央部及び前記４つのコーナー部に相当する領域に、相対的に低い不純物濃度を有する不純物をイオン注入する工程とを含むことを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【請求項３】
前記第１のマスクは、前記エミッタ領域が形成されるエミッタ形成領域の中央部を露出する一方で、前記エミッタ形成領域における４つのコーナー部を覆うマスクパターンを有しており、
前記第２のマスクは、前記エミッタ形成領域の全領域を露出するマスクパターンを有していることを特徴とする請求項２に記載のバイポーラトランジスタの製造方法。
【請求項４】
前記第１のマスクにおける前記４つのコーナー部を覆う部分の縁部は、丸みを帯びていることを特徴とする請求項２又は３に記載のバイポーラトランジスタの製造方法。
【請求項５】
エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタの製造方法であって、
中央部における不純物濃度よりも前記中央部を取り囲む周縁部における不純物濃度が低い前記ＳＩＣ層を形成する工程を含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項６】
基板上の絶縁膜にエミッタ開口窓を形成する工程と、
前記エミッタ開口窓をマスクに用いて、前記コレクタ領域に、相対的に低い不純物濃度を有する不純物をイオン注入する工程と、
前記エミッタ開口窓の側壁にサイドウォールを形成する工程と、
前記サイドウォールをマスクに用いて、前記コレクタ領域に、相対的に高い不純物濃度を有する不純物をイオン注入する工程とを備えることを特徴とするバイポーラトランジスタの製造方法。
【請求項７】
エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタであって、
前記ＳＩＣ層の中央部における不純物濃度は相対的に高く、
前記ＳＩＣ層の少なくとも４つのコーナー部における不純物濃度は相対的に低いことを特徴とするバイポーラトランジスタ。
【請求項８】
エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタであって、
前記ＳＩＣ層の中央部における不純物濃度は相対的に高く、
前記ＳＩＣ層の４つのコーナー部を含む前記中央部を取り囲む周縁部における不純物濃度は相対的に低いことを特徴とするバイポーラトランジスタ。
【請求項９】
前記４つのコーナー部は、前記エミッタ領域における４つのコーナー部の下部に位置していることを特徴とする請求項７又は８に記載のバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話などの無線通信機器が広く普及するに伴い、高周波ＩＣに対する要求が高まってきている。特に、バイポーラトランジスタは無線通信用アナログ増幅回路に必須である。アナログ増幅回路では、アナログ信号が取り扱われるので、増幅された出力信号波形の歪みを小さくする必要がある。したがって、バイポーラトランジスタは、高速化と低歪み化が要求されている。また、バイポーラトランジスタの性能を決定する要因として寄生容量の低減が重要であるが、ベース・コレクタ間容量を制御するために、ＳＩＣ（Selectively Ion Implanted Collector）を用いる技術が提案されている。
【０００３】
以下、従来に係るＳＩＣを有するバイポーラトランジスタの製造方法について、図１３（ａ）及び（ｂ）、図１４（ａ）及び（ｂ）、図１５（ａ）及び（ｂ）、並びに図１６を参照しながら説明する（例えば、特許文献１参照）。
【０００４】
まず、図１３（ａ）に示すように、例えばシリコンよりなる半導体基板１０１の内部に、Ｎ型の埋め込み層１０２を形成すると共に、半導体基板１０１の上層部に、素子形成領域を区画するＳＴＩ（Shallow Trench Isolation）層１０３を形成する。次に、選択的エピタキシャル成長法を用いて、半導体基板１０１上に、真性ベースとなるＰ型のＳｉ／ＳｉＧｅ層１０４を形成する。続いて、Ｓｉ／ＳｉＧｅ層１０４及び半導体基板１０１の上に、第１のシリコン酸化膜１０５を堆積した後に、該第１のシリコン酸化膜１０５におけるＳｉ／ＳｉＧｅ層１０４と接続している部分をエッチングにより除去する。続いて、Ｓｉ／ＳｉＧｅ層１０４、半導体基板１０１、及び第１のシリコン酸化膜１０５の上に、外部ベースとなるＰ型のＩＢＤＰ（in-Situboron-doped poly-si）層１０６と第２のシリコン酸化膜１０７とをこの順で堆積する。続いて、第２のシリコン酸化膜１０７の上に、後述するエミッタ開口窓が形成される領域を露出する開口部ｈ１３を有するレジストパターン１０８を形成する。
【０００５】
次に、図１３（ｂ）に示すように、レジストパターン１０８をマスクに用いて、第２のシリコン酸化膜１０７に対してドライエッチングを行なうことにより、第２のシリコン酸化膜１０７におけるエミッタ開口窓が形成される部分を除去する。続いて、レジストパターン１０８をマスクとして、リンイオンを用いたイオン注入Ｓ１００を行なう。これにより、リンイオンがＩＢＤＰ層１０６、第１のシリコン酸化膜１０５及びＳｉ／ＳｉＧｅ層１０４中を貫通し、半導体基板１０１中にＳＩＣ層１０９が形成される。
【０００６】
次に、図１４（ａ）に示すように、レジストパターン１０８を除去した後に、図１４（ｂ）に示すように、第２のシリコン酸化膜１０７をマスクに用いて、ＩＢＤＰ層１０６に対してドライエッチングを行なうことにより、第１のシリコン酸化膜１０５を露出するエミッタ開口窓１４ｈを形成する。
【０００７】
次に、図１５（ａ）に示すように、第２のシリコン酸化膜１０７及びＩＢＤＰ層１０６の側壁に、第３のシリコン酸化膜１１０及びポリシリコン膜１１１よりなるサイドウォールを形成する。これにより、後述するエミッタ電極と外部ベース（ＩＢＤＰ層１０６）との間が電気的に分離される。
【０００８】
次に、図１５（ｂ）に示すように、サイドウォールを構成するポリシリコン膜１１１をマスクに用いて、第１のシリコン酸化膜１０５に対してウェットエッチングを行なうことにより、Ｓｉ／ＳｉＧｅ層１０４を露出するエミッタ窓ｈ１５を形成する。
【０００９】
次に、エミッタ開口窓ｈ１４及びエミッタ窓ｈ１５内を完全に埋め込むように、Ｎ型のＩＰＤＰ（in-Situ phosphorus-doped poly-si）層を堆積した後に、該ＩＰＤＰ層をエッチングすることにより、図１６に示すように、エミッタ電極１１２を形成する。その後、周知の技術を用いて、図示していないエミッタ領域及び配線層などを形成する。
【００１０】
前述したような工程を繰り返すことにより、ＳＩＣ層を有するバイポーラトランジスタが形成される。
【特許文献１】特開平２００３−２２９４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、バイポーラトランジスタにおいて、動作時におけるベース・コレクタ間には逆バイアスが印加されており、逆バイアスが印加されているときのベース・コレクタ間容量は、電圧又は電流に対して非線形に変化する性質を有している。また、バイポーラトランジスタにおいて、動作時には、ベースとコレクタとの接合部に空乏層が形成されるが、コレクタの濃度が上昇すると、空乏層領域の幅の変化が小さくなる。したがって、コレクタの濃度が増加すると、電圧又は電流に対して容量値が非線形に変化する性質が抑制されるので、非線形性から生ずる高調波歪み成分が減少することにより、バイポーラトランジスタにおける高調波歪み特性が改善される。
【００１２】
図１７は、バイポーラトランジスタにおける高調波歪み特性をシミュレーションした結果を示す図であって、コレクタに注入される注入ドーズ量を種々変化させたときにおけるコレクタ電流Ｉｃ（Ａ）と、基本波に対する３次元高調波の比との関係を示している。図１７から明らかなように、高調波歪み成分を低減する、すなわち、基本波に対する３次元高調波の比を低減するためには、前述したように、ＳＩＣ層の濃度を増加させればよいことが分かる。
【００１３】
一方で、図１８に示すバイポーラトランジスタにおける耐圧特性をシミュレーションした結果を示す図、具体的には、コレクタに注入される注入ドーズ量とベース・コレクタ間耐圧との関係図から明らかなように、ＳＩＣ層の濃度が増加すればする程、ベース・コレクタ間耐圧が減少することが分かる。その結果、ベース・コレクタ間接合におけるコレクタ側において、電界が集中するそのコーナー部においてブレークダウンが発生する場合がある。
【００１４】
このように、バイポーラトランジスタにおいて高調波歪み特性を改善する目的で、ＳＩＣ層の濃度を増加させると、一方で、ベース・コレクタ間耐圧が減少してブレークダウンが発生するという問題がある。
【００１５】
前記に鑑み、本発明の目的は、耐圧及び高調波歪み特性に優れたバイポーラトランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【００１６】
前記の目的を達成するために、本発明の第１の側面に係るバイポーラトランジスタの製造方法は、エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタの製造方法であって、中央部における不純物濃度よりも４つのコーナー部における不純物濃度が低いＳＩＣ層を形成する工程を含む。
【００１７】
本発明の第１の側面に係るバイポーラトランジスタの製造方法によると、コレクタ電流の大部分はＳＩＣ層における不純物濃度が相対的に高い中央部を流れ、不純物濃度が相対的に低い４つのコーナー部にはほとんど流れない。このため、ブレークダウンが生じやすい４つのコーナー部への電界集中が回避され、ベース・コレクタ間耐圧が向上すると共に、コレクタ電流の大部分が流れるＳＩＣ層の中央部は不純物濃度が相対的に高いので、高調波歪み特性が向上する。
【００１８】
本発明の第１の側面に係るバイポーラトランジスタの製造方法において、ＳＩＣ層を形成する工程は、第１のマスクを用いて、コレクタ領域における前記中央部に相当する領域に、相対的に高い不純物濃度を有する不純物をイオン注入する工程と、第２のマスクを用いて、コレクタ領域における中央部及び４つのコーナー部に相当する領域に、相対的に低い不純物濃度を有する不純物をイオン注入する工程とを含む。ここで、第１のマスクは、エミッタ領域が形成されるエミッタ形成領域の中央部を露出する一方で、エミッタ形成領域における４つのコーナー部を覆うマスクパターンを有しており、第２のマスクは、エミッタ形成領域の全領域を露出するマスクパターンを有していることが好ましい。
【００１９】
このようにすると、エミッタ領域の下部のコレクタ領域に、中央部における不純物濃度よりも４つのコーナー部における不純物濃度が低いＳＩＣ層を確実に形成できる。
【００２０】
本発明の第１の側面に係るバイポーラトランジスタの製造方法において、第１のマスクにおける４つのコーナー部を覆う部分の縁部は、丸みを帯びていることが好ましい。
【００２１】
このようにすると、４つのコーナー部における電界集中がより回避されるので、耐圧特性がよりさらに向上する。
【００２２】
本発明の第２の側面に係るバイポーラトランジスタの製造方法は、エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタの製造方法であって、中央部における不純物濃度よりも中央部を取り囲む周縁部における不純物濃度が低いＳＩＣ層を形成する工程を含む。
【００２３】
本発明の第２の側面に係るバイポーラトランジスタの製造方法によると、コレクタ電流の大部分はＳＩＣ層における不純物濃度が相対的に高い中央部を流れ、不純物濃度が相対的に低い周縁部にはほとんど流れない。このため、ブレークダウンが生じやすい４つのコーナー部への電界集中が回避され、ベース・コレクタ間耐圧が向上すると共に、コレクタ電流の大部分が流れるＳＩＣ層の中央部は不純物濃度が相対的に高いので、高調波歪み特性が向上する。
【００２４】
本発明の第２の側面に係るバイポーラトランジスタの製造方法において、基板上の絶縁膜にエミッタ開口窓を形成する工程と、エミッタ開口窓をマスクに用いて、コレクタ領域に、相対的に低い不純物濃度を有する不純物をイオン注入する工程と、エミッタ開口窓の側壁にサイドウォールを形成する工程と、サイドウォールをマスクに用いて、コレクタ領域に、相対的に高い不純物濃度を有する不純物をイオン注入する工程とをさらに備えることが好ましい。
【００２５】
このようにすると、セルフアラインで、相対的に高い不純物濃度を有する不純物のイオン注入ができるので、製造コストを低減することができる。
【００２６】
本発明の第１の側面に係るバイポーラトランジスタは、エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタであって、ＳＩＣ層の中央部における不純物濃度は相対的に高く、ＳＩＣ層の少なくとも４つのコーナー部における不純物濃度は相対的に低い。
【００２７】
本発明の第１の側面に係るバイポーラトランジスタによると、コレクタ電流の大部分はＳＩＣ層における不純物濃度が相対的に高い中央部を流れ、不純物濃度が相対的に低い４つのコーナー部にはほとんど流れない。このため、ブレークダウンが生じやすい４つのコーナー部への電界集中が回避され、ベース・コレクタ間耐圧が向上すると共に、コレクタ電流の大部分が流れるＳＩＣ層の中央部は不純物濃度が相対的に高いので、高調波歪み特性が向上する。
【００２８】
本発明の第２の側面に係るバイポーラトランジスタは、エミッタ領域の下部のコレクタ領域にＳＩＣ層を有するバイポーラトランジスタであって、ＳＩＣ層の中央部における不純物濃度は相対的に高く、ＳＩＣ層の４つのコーナー部を含む中央部を取り囲む周縁部における不純物濃度は相対的に低い。
【００２９】
本発明の第２の側面に係るバイポーラトランジスタによると、コレクタ電流の大部分はＳＩＣ層における不純物濃度が相対的に高い中央部を流れ、不純物濃度が相対的に低い周縁部にはほとんど流れない。このため、ブレークダウンが生じやすい４つのコーナー部への電界集中が回避され、ベース・コレクタ間耐圧が向上すると共に、コレクタ電流の大部分が流れるＳＩＣ層の中央部は不純物濃度が相対的に高いので、高調波歪み特性が向上する。
【００３０】
本発明の第１又は第２の側面に係るバイポーラトランジスタにおいて、４つのコーナー部は、エミッタ領域における４つのコーナー部の下部に位置している。
【発明の効果】
【００３１】
本発明に係るバイポーラトランジスタの製造方法によると、高調波歪みを増加させることなく、ベース・コレクタ間耐圧を増加できる。したがって、耐圧及び高調波歪み特性に優れたバイポーラトランジスタを実現することができる。
【発明を実施するための最良の形態】
【００３２】
（第１の実施形態）
以下、本発明の第１の実施形態に係るＳＩＣ層を有するバイポーラトランジスタの製造方法について、図面を参照しながら説明する。
【００３３】
まず、図１（ａ）に示すように、例えばシリコンよりなる半導体基板１の内部に、コレクタとなるＮ型の埋め込み層２を形成すると共に、半導体基板１の上層部に、素子形成領域を区画するＳＴＩ（Shallow Trench Isolation）層３を形成する。次に、選択的エピタキシャル成長法を用いて、半導体基板１上に、真性ベース（内部ベース）となる単結晶半導体層として、Ｐ型のＳｉ／ＳｉＧｅ層４を形成する。続いて、Ｓｉ／ＳｉＧｅ層４及び半導体基板１の上に、第１のシリコン酸化膜５を堆積した後に、該第１のシリコン酸化膜５におけるＳｉ／ＳｉＧｅ層４と接続している部分をエッチングにより除去する。続いて、Ｓｉ／ＳｉＧｅ層４、半導体基板１、及び第１のシリコン酸化膜５の上に、外部ベースとなる多結晶半導体層であるＰ型のＩＢＤＰ（in-Situboron-doped poly-si）層６と第２のシリコン酸化膜７とをこの順で堆積する。続いて、第２のシリコン酸化膜７の上に、後述するエミッタ開口窓が形成される領域を露出する開口部ｈ１を有する第１のレジストパターン８を形成する。なお、図１（ａ）は、中央部の断面であり、例えば後述の図２（ａ）に示すIb-Ib 箇所に位置する。
【００３４】
次に、図１（ｂ）及び（ｃ）に示すように、第１のレジストパターン８をマスクに用いて、第２のシリコン酸化膜７に対してドライエッチングを行なうことにより、第２のシリコン酸化膜７におけるエミッタ開口窓が形成される部分を除去する。続いて、第１のレジストパターン８をマスクとして、リンイオンを用いた第１のイオン注入Ｓ１を相対的に高い不純物濃度で行なう。これにより、リンイオンがＩＢＤＰ層６、第１のシリコン酸化膜５及びＳｉ／ＳｉＧｅ層４中を貫通し、半導体基板１中にＳＩＣ（Selectively Ion Implanted Collector）層１１ａが形成される。なお、図１（ｂ）における断面は、例えば後述の図２（ａ）に示すIb-Ib断面に対応しており、図１（ｃ）における断面は、例えば図２（ａ）に示すIc-Ic断面に対応している。
【００３５】
ここで、第１のイオン注入Ｓ１に用いる第１のレジストパターン８について、図２（ａ）及び（ｂ）を参照しながら具体的に説明する。
【００３６】
図２（ａ）及び（ｂ）は、第１のレジストパターン８とエミッタ形成領域９との配置関係を示す拡大平面図である。
【００３７】
まず、図２（ａ）に示すように、エミッタ形成領域９の４つのコーナー部をマスクする形状を有する第１のレジストパターン８を用いて、第１のイオン注入Ｓ１を相対的に高い不純物濃度で行なう。これにより、形成されるＳＩＣ層１１ａは、中央部（図２（ａ）のIb-Ib断面）では、図１（ｂ）に示すようにイオン注入され、コーナー部（図２（ａ）のIc-Ic断面）では、図１（ｃ）に示すようにイオン注入される。このようにすると、後述するように、第２のイオン注入Ｓ２（図３（ｂ）参照）により、４つのコーナー部とその他の部分とで濃度が異なるＳＩＣ層１１ｂ（同上）を形成することが可能になる。また、図２（ｂ）に示すように、エミッタ形成領域９のコーナー部に対応する部分が、図２（ａ）に比較して丸い形状を有する第１のレジストパターン８を用いることもできる。このように図２（ｂ）に示す第１のレジストパターン８を用いると、コーナー部への電界集中を緩和することができるので、図２（ａ）に示した第１のレジストパターン８を用いた場合に比較して、ベース・コレクタ間耐圧をさらに向上させることができる。
【００３８】
次に、図３（ａ）及び（ｂ）に示すように、第１のレジストパターン８を除去した後に、第２のシリコン酸化膜７の上に、開口部ｈ３を有する第２のレジストパターン１０を形成する。続いて、第２のレジストパターン１０をマスクとして、リンイオンを用いた第２のイオン注入Ｓ２を相対的に低い不純物濃度で行なう。これにより、リンイオンがＩＢＤＰ層６、第１のシリコン酸化膜５及びＳｉ／ＳｉＧｅ層４中を貫通し、半導体基板１中にＳＩＣ層１１ｂが形成される。なお、図３（ａ）における断面は、例えば後述の図４（ａ）に示すIIIa-IIIa断面に対応しており、図３（ｂ）における断面は、例えば図４（ａ）に示すIIIb-IIIb断面に対応している。
【００３９】
ここで、第２のイオン注入Ｓ２に用いる第２のレジストパターン１０と、第２のイオン注入Ｓ２によって形成されるＳＩＣ層１１ｂとについて、図３（ｂ）、並びに図４（ａ）及び（ｂ）を参照しながら具体的に説明する。
【００４０】
図４（ａ）及び（ｂ）は、第２のレジストパターン１０とエミッタ形成領域９との配置関係を示す拡大平面図である。
【００４１】
図４（ａ）に示すように、エミッタ形成領域９における４つのコーナー部を含む全領域を露出する開口部ｈ３を有する第２のレジストパターン１０を用いて、第２のイオン注入Ｓ２を相対的に低い不純物濃度で行なうことにより、形成されるＳＩＣ層１１ｂは、中央部（図４（ａ）のIIIa-IIIa断面）では、図３（ａ）に示すようにイオン注入され、コーナー部（図４（ａ）のIIIb-IIIb断面）では、図３（ｂ）に示すようにイオン注入される。このように、４つのコーナー部では相対的に不純物濃度が低い一方、その他の部分では相対的に不純物濃度が高いＳＩＣ層１１ｂを形成することができる。
【００４２】
なお、図４（ｂ）に示すように、エミッタ形成領域９のコーナー部に対応する部分が、図４（ａ）に比較して丸い形状を有する第２のレジストパターン１０を用いることもできる。このように図４（ｂ）に示す第２のレジストパターン１０を用いると、コーナー部への電界集中を緩和し、ベース・コレクタ間耐圧の向上が可能になる場合がある。
【００４３】
次に、図５（ａ）に示すように、第２のレジストパターン１０を除去する。続いて、図５（ｂ）に示すように、第２のシリコン酸化膜７をマスクに用いて、ＩＢＤＰ層６に対してドライエッチングを行なうことにより、第１のシリコン酸化膜５を露出するエミッタ開口窓ｈ５を形成する。
【００４４】
次に、図６（ａ）に示すように、第２のシリコン酸化膜７及びＩＢＤＰ層６の側壁に、第３のシリコン酸化膜１２及びポリシリコン膜１３よりなるサイドウォールを形成する。これにより、後述するエミッタ電極１４と外部ベース（ＩＢＤＰ層６）との間が電気的に分離される。
【００４５】
次に、図６（ｂ）に示すように、サイドウォールを構成するポリシリコン膜１３をマスクに用いて、第１のシリコン酸化膜５に対してウェットエッチングを行なうことにより、Ｓｉ／ＳｉＧｅ層４を露出するエミッタ窓ｈ６を形成する。
【００４６】
次に、エミッタ開口窓ｈ５及びエミッタ窓ｈ６内を完全に埋め込むように、Ｎ型のＩＰＤＰ（in-Situ phosphorus-doped poly-si）層を堆積した後に、該ＩＰＤＰ層をエッチングすることにより、図７に示すように、エミッタ電極１４を形成する。その後、周知の技術を用いて、図示していないエミッタ領域及び配線層などを形成する。
【００４７】
前述したような工程を繰り返すことにより、ＳＩＣ層を有するバイポーラトランジスタが形成される。なお、図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）及び図７は、中央部の断面であり、例えば後述の図４（ａ）に示すIIIa-IIIa 箇所に位置する。
【００４８】
以上のように、本発明の第１の実施形態によると、図８に示す深さと濃度との関係図から明らかなように、４つのコーナー部では相対的に不純物濃度が低い一方で、中央部では相対的に不純物濃度が高い不純物濃度分布を有するＳＩＣ層１１ｂを形成することができるので、耐圧及び高調波歪み特性を向上させることができる。すなわち、素子が通常の動作を行なっている場合には、コレクタ電流の大部分は、不純物濃度が高い埋め込み層２を通過し、ＳＩＣ層における不純物濃度が相対的に高い領域を通過し、後述するエミッタ電極１４直下に位置する真性ベースを通過し、そして、エミッタ電極１４に入り込む。したがって、コレクタ電流の大部分が通過するＳＩＣ層１１ｂの中央部分の不純物濃度を高くすることにより、高調波歪み成分を低減することができると共に、コレクタ電流がほとんど通過しないＳＩＣ層１１ｂにおける４つのコーナー部の不純物濃度を低くし、ベース・コレクタ間耐圧を下げることにより、ブレークダウンの発生を防止することができる。このように、耐圧及び高調波歪み特性に優れたバイポーラトランジスタを実現することができる。
【００４９】
なお、本実施形態では、第１のレジストパターン８を用いて第１のイオン注入Ｓ１をした後に第２のレジストパターン１０を用いて第２のイオン注入Ｓ２を行なったが、第２のレジストパターン１０を用いて第２のイオン注入Ｓ２した後、第１のレジストパターン８を用いて第１のイオン注入Ｓ１を行なってもよい。
【００５０】
（第２の実施形態）
以下、本発明の第２の実施形態に係るＳＩＣ層を有するバイポーラトランジスタの製造方法について、図面を参照しながら説明する。
【００５１】
まず、図９（ａ）に示すように、上述した第１の実施形態における図１（ａ）を用いた説明と同様に行なう。但し、本実施形態では、第２のシリコン酸化膜７の上に、図１（ａ）の第１のレジストパターン８の代わりに、例えば上述の図４に示した開口部ｈ３を有する第２のレジストパターン１０を形成する。なお、本実施形態においては、エミッタ形成領域９のすべてを露出させる開口部を有する第２のレジストパターン１０を用いる場合について説明したが、第２のレジストパターン１０の形状は特に限定されるものではなく、後述する第２のイオン注入Ｓ４によって、中央部とその周辺とで濃度差を有するＳＩＣ層が形成されるように、エミッタ形成領域９における所定の領域を露出させる開口部を有するレジストパターンを用いればよい。
【００５２】
次に、図９（ｂ）に示すように、第２のレジストパターン１０をマスクに用いて、第２のシリコン酸化膜７に対してドライエッチングを行なうことにより、第２のシリコン酸化膜７におけるエミッタ開口窓が形成される部分を除去する。続いて、図１０（ａ）に示すように、第２のレジストパターン１０を除去する。
【００５３】
次に、図１０（ｂ）に示すように、第２のシリコン酸化膜７をマスクに用いて、ＩＢＤＰ層６に対してドライエッチングを行なうことにより、第１のシリコン酸化膜５を露出するエミッタ開口窓ｈ５を形成する。続いて、第２のシリコン酸化膜７をマスクとして、リンイオンを用いた第１のイオン注入Ｓ３を相対的に低い不純物濃度で行なう。これにより、リンイオンがＩＢＤＰ層６、第１のシリコン酸化膜５及びＳｉ／ＳｉＧｅ層４中を貫通し、半導体基板１中にＳＩＣ層２１ａが形成される。
【００５４】
次に、図１１（ａ）に示すように、第２のシリコン酸化膜７及びＩＢＤＰ層６の側壁に、第３のシリコン酸化膜１２及びポリシリコン膜１３よりなるサイドウォールを形成する。これにより、後述するエミッタ電極１４と外部ベース（ＩＢＤＰ層６）との間が電気的に分離される。続いて、サイドウォールをマスクとして、リンイオンを用いた第２のイオン注入Ｓ４を相対的に高い不純物濃度で行なう。これにより、中央部の不純物濃度が相対的に高い一方で、その中央部を取り囲む周辺部の不純物濃度が相対的に低いＳＩＣ層２１ｂが形成する。
【００５５】
次に、図１１（ｂ）に示すように、サイドウォールを構成するポリシリコン膜１３をマスクに用いて、第１のシリコン酸化膜５に対してウェットエッチングを行なうことにより、Ｓｉ／ＳｉＧｅ層４を露出するエミッタ窓ｈ６を形成する。
【００５６】
次に、エミッタ開口窓ｈ５及びエミッタ窓ｈ６内を完全に埋め込むように、Ｎ型のＩＰＤＰ（in-Situ phosphorus-doped poly-si）層を堆積した後に、該ＩＰＤＰ層をエッチングすることにより、図１２に示すように、エミッタ電極１４を形成する。その後、周知の技術を用いて、図示していないエミッタ領域及び配線層などを形成する。
【００５７】
前述したような工程を繰り返すことにより、ＳＩＣ層を有するバイポーラトランジスタが形成される。
【００５８】
以上のように、本発明の第２の実施形態によると、中央部の不純物濃度が相対的に高い一方で、その中央部を取り囲む周辺部の不純物濃度が相対的に低い不純物分布を有するＳＩＣ層２１ｂを形成することができるので、第１の実施形態と同様の理由により、ベース・コレクタ間耐圧及び高調波歪み特性を向上させることができる。したがって、耐圧及び高調波歪み特性に優れたバイポーラトランジスタを実現することができる。また、エミッタ開口窓ｈ５に形成されたサイドウォールを利用して、セルフアラインで第２のイオン注入Ｓ４を行なうことができる。したがって、マスク枚数を低減できるので、低コストにて、耐圧及び高調波歪み特性に優れたバイポーラトランジスタを実現することができる。
【産業上の利用可能性】
【００５９】
以上説明したように、本発明は、耐圧及び高調波歪み特性に優れたバイポーラ素子を形成する方法等に有用である。
【図面の簡単な説明】
【００６０】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図２】本発明の第１の実施形態に係るバイポーラトランジスタの製造方法に用いる第１のレジストパターンとエミッタ形成領域との関係を示す平面図である。
【図３】（ａ）及び（ｂ）は、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図４】本発明の第１の実施形態に係るバイポーラトランジスタの製造方法に用いる第２のレジストパターンとエミッタ形成領域との関係を示す平面図である。
【図５】（ａ）及び（ｂ）は、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図６】（ａ）及び（ｂ）は、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図７】本発明の第１の実施形態に係るバイポーラトランジスタの要部断面図であって、且つそのバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図８】本発明の第１の実施形態に係るバイポーラトランジスタにおける不純物プロファイルを示す図であって、深さとドーピング濃度との関係図である。
【図９】（ａ）及び（ｂ）は、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１０】（ａ）及び（ｂ）は、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１１】（ａ）及び（ｂ）は、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１２】本発明の第２の実施形態に係るバイポーラトランジスタの要部断面図であって、且つそのバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１３】（ａ）及び（ｂ）は、従来に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１４】（ａ）及び（ｂ）は、従来に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１５】（ａ）及び（ｂ）は、従来に係るバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１６】従来に係るバイポーラトランジスタの要部断面図であって、且つそのバイポーラトランジスタの製造方法を示す要部工程断面図である。
【図１７】本発明の課題を説明するための高調波歪み特性をシミュレーションした図であって、コレクタ電流と、基本波と３次元高調波との比との関係図である。
【図１８】本発明の課題を説明するための耐圧特性をシミュレーションした図であって、ドーズ量と耐圧との関係図である。
【符号の説明】
【００６１】
１  半導体基板
２  埋め込み層
３  ＳＴＩ層
４  Ｓｉ／ＳｉＧｅ層
５  第１のシリコン酸化膜
６  ＩＢＤＰ層（外部ベース層）
７  第２のシリコン酸化膜
８  第１のレジストパターン
９  エミッタ形成領域
１０  第２のレジストパターン
１１ａ  ＳＩＣ層
１１ｂ  ＳＩＣ層
１２  第３のシリコン酸化膜
１３  ポリシリコン膜
１４  エミッタ電極
ｈ１、ｈ３  開口部
ｈ５  エミッタ開口窓
ｈ６  エミッタ窓
【図１】
2007027616.tif 000003
【図２】
2007027616.tif 000004
【図３】
2007027616.tif 000005
【図４】
2007027616.tif 000006
【図５】
2007027616.tif 000007
【図６】
2007027616.tif 000008
【図７】
2007027616.tif 000009
【図８】
2007027616.tif 000010
【図９】
2007027616.tif 000011
【図１０】
2007027616.tif 000012
【図１１】
2007027616.tif 000013
【図１２】
2007027616.tif 000014
【図１３】
2007027616.tif 000015
【図１４】
2007027616.tif 000016
【図１５】
2007027616.tif 000017
【図１６】
2007027616.tif 000018
【図１７】
2007027616.tif 000019
【図１８】
2007027616.tif 000020