(57)【要約】【課題】  くり抜き部を簡単に形成し、その内部に電子部品を搭載して静電気対策を図った多層配線基板を提供する。【解決手段】  第１〜第４配線２２〜２５がパターン形成された第１、第２コア基材２０、２１を絶縁性接着剤層２６によって積層し、最上部の第１コア基材２０から最下部の第２コア基材に向けてくり抜き部２７を上下に貫通させて形成し、このくり抜き部２７内に受け部材２８を第１コア基材２０の上面の第１配線２２に接触させて配置し、この受け部材２８に半導体チップ３０を搭載した。従って、受け部材２８によって半導体チップ３０のダイボンディング面を第１配線２２における基準電位の配線部分に接続でき、これにより半導体チップ３０の静電気対策を図ることができるほか、くり抜き部２７を、積層された第１、第２コア基材２０、２１の上下に貫通させれば良いので、高い切削技術を必要とせず、簡単にくり抜き部２７を形成できる。【選択図】        図２
2007088135.tif 000002
【特許請求の範囲】
【請求項１】
表裏面に配線がパターン形成された複数の絶縁層が上下に積層され、この積層された複数の絶縁層の内部に電子部品が搭載された多層配線基板であって、
最上部の前記絶縁層から最下部の前記絶縁層に向けて前記電子部品を収納するくり抜き部を形成し、このくり抜き部内に導電性を有する受け部材を、最上部に位置する前記絶縁層の上面に設けられた前記配線に接触させて配置し、この受け部材に前記電子部品を搭載したことを特徴とする多層配線基板。
【請求項２】
前記くり抜き部は、前記最上部の絶縁層から前記最下部の絶縁層に亘って上下に貫通して形成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記くり抜き部は、前記最上部の絶縁層から前記最下部の絶縁層に向けて非貫通状態の凹部形状に形成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項４】
前記電子部品はその下面が前記受け部材に導電性接着剤によって接着されていることを特徴とする請求項１〜３のいずれかに記載の多層配線基板。
【請求項５】
表裏面に配線がパターン形成された複数の絶縁層が上下に積層され、この積層された複数の絶縁層の内部に電子部品が搭載された多層配線基板であって、
前記電子部品の部品搭載領域内に位置する前記複数の絶縁層に、導通孔部を最上部の前記絶縁層から最下部の前記絶縁層に亘って貫通させて形成し、この導通孔部が形成された前記部品搭載領域に、前記最上部の絶縁層から前記最下部の絶縁層に向けて前記電子部品を収納するくり抜き部を、非貫通状態の凹部形状に形成し、このくり抜き部内に前記電子部品を配置して、この電子部品の下面を前記導通孔部に導通させたことを特徴とする多層配線基板。
【請求項６】
前記電子部品は、その下面が前記くり抜き部内の底部に導電性接着剤によって接着され、この導電性接着剤を介して前記導通孔部と導通していることを特徴とする請求項５に記載の多層配線基板。
【請求項７】
前記導通孔部は上下に貫通する貫通孔の内面に導電膜が形成された構成であることを特徴とする請求項５または６に記載の多層配線基板。
【請求項８】
前記くり抜き部内の底部と前記導電性接着剤との間には、金属板が前記導通孔部に接触して配置されていることを特徴とする請求項６または７に記載の多層配線基板。
【請求項９】
前記導通孔部は、上下に貫通する貫通孔の内面および下端部に導電膜が形成されて、前記貫通孔の下端部が前記導電膜で塞がれた構成であることを特徴とする請求項５または６に記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子腕時計や携帯電話機などの各種の電子機器に用いられる多層配線基板に関する。
【背景技術】
【０００２】
電子腕時計などの電子機器においては、小型化、薄型化を図るために、電子部品を高密度に実装する多層配線基板が用いられている。このような多層配線基板は、表裏面に配線がパターン形成された複数の絶縁層を順次積層し、この積層された複数の絶縁層の最上面や最下面に半導体チップなどの電子部品を搭載した構成になっている。しかし、このような多層配線基板では、その最上面や最下面に半導体チップなどの電子部品を搭載しているため、基板全体の厚みが厚くなるという問題がある。
【０００３】
そこで、このような問題を回避するために、従来の多層配線基板では、特許文献１に記載されているように、積層された複数の絶縁層に部品収納凹部を高周波スピンドルによって形成し、この部品収納凹部に半導体チップなどの電子部品を組み込むことにより、基板全体の薄型化を図っている。
【特許文献１】特開平８−１９２３０９号
【０００４】
この場合の電子部品は、ＳＯＩ（シリコン・オン・インシュレータ）構造の半導体チップである。この半導体チップは、支持基板上に絶縁層を形成し、この絶縁層上に単結晶シリコンの薄膜層を形成した構造であり、静電気対策を図るために、半導体チップの裏面のダイボンディング面を多層配線基板のグランド電極である基準電位の電極に接続する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来の多層配線基板では、積層された複数の絶縁層を高周波スピンドルで削り出すことにより、下層側の絶縁層の内面に形成されたグランド電極である基準電位の配線を露呈させて、部品収納凹部を形成する必要があるため、高い切削技術が要求される。すなわち、この高周波スピンドルによる削り出し作業は、下層側の絶縁層の内面に設けられた基準電位の配線に切削刃が接触した時点をリングセンサで検知し、その測定点の深さ方向の位置を計算して仮想面を算出し、この仮想面に沿って切削刃を制御しながら削り出している。
【０００６】
このため、このような従来の多層配線基板では、削り出し作業が煩雑で面倒であり、削り出し作業に時間がかかり、生産性が悪いという問題があるほか、特に高周波スピンドルで削り出す内層の配線は、他の絶縁層の配線によりも厚く形成する必要がある。例えば、削り出す内層の配線の厚みは、他の絶縁層における各配線が１２〜１８μｍの厚みであるのに対して、３５μｍ程度と厚く形成されている。このため、多層配線基板が高価なものになるという問題もある。
【０００７】
この発明が解決しようとする課題は、絶縁層の各配線をほぼ同じ厚みで薄く形成することができると共に、電子部品を収納するくり抜き部を簡単に形成することができ、且つそのくり抜き部に電子部品を搭載して静電気対策を図ることができる多層配線基板を提供することである。
【課題を解決するための手段】
【０００８】
この発明は、上記課題を解決するために、次のような構成要素を備えている。
なお、各構成要素には、後述する各実施形態の項で説明される各要素に付されている図面の参照番号などを括弧と共に付す。
【０００９】
請求項１に記載の発明は、図１〜図６、図１１に示すように、表裏面に配線（第１〜第４配線２２〜２５または７２、７３、７５、７７）がパターン形成された複数の絶縁層（第１、第２コア基材２０、２１および絶縁性接着剤層２６、またはコア基材７１および第１、第２絶縁層７４、７６）が上下に積層され、この積層された複数の絶縁層の内部に電子部品（半導体チップ３０）が搭載された多層配線基板であって、
最上部の前記絶縁層（第１コア基材２０または第１絶縁層７４）から最下部の前記絶縁層（第２コア基材２１または第２絶縁層７６）に向けて前記電子部品を収納するくり抜き部（２７、４１、７８）を形成し、このくり抜き部内に導電性を有する受け部材（２８、４２）を、最上部に位置する前記絶縁層の上面に設けられた前記配線（第１配線２２または第３配線７５）に接触させて配置し、この受け部材に前記電子部品を搭載したことを特徴とする多層配線基板（１３、４０、７０）である。
【００１０】
請求項２に記載の発明は、図１〜図４、図１１に示すように、前記くり抜き部（２７または７８）が、前記最上部の絶縁層（第１コア基材２０または第１絶縁層７４）から前記最下部の絶縁層（第２コア基材２１または第２絶縁層７６）に亘って上下に貫通して形成されていることを特徴とする請求項１に記載の多層配線基板（１３、７０）である。
【００１１】
請求項３に記載の発明は、図５および図６に示すように、前記くり抜き部（４２）が、前記最上部の絶縁層（第１コア基材２０）から前記最下部の絶縁層（第２コア基材２１）に向けて非貫通状態の凹部形状に形成されていることを特徴とする請求項１に記載の多層配線基板（４０）である。
【００１２】
請求項４に記載の発明は、図１〜図６、図１１に示すように、前記電子部品（半導体チップ３０）はその下面が前記受け部材（２８、４２）に導電性接着剤（３２）によって接着されていることを特徴とする請求項１〜３のいずれかに記載の多層配線基板（１３、４０、７０）である。
【００１３】
請求項５に記載の発明は、図７〜図１０、図１２および図１３に示すように、表裏面に配線（第１〜第４配線２２〜２５または７２、７３、７５、７７）がパターン形成された複数の絶縁層（第１、第２コア基材２０、２１および絶縁性接着剤層２６、またはコア基材７１および第１、第２絶縁層７４、７６）が上下に積層され、この積層された複数の絶縁層の内部に電子部品（半導体チップ３０）が搭載された多層配線基板であって、
前記電子部品の部品搭載領域内に位置する前記複数の絶縁層に、導通孔部（５１、５５、６１）を最上部の前記絶縁層（第１コア基材２０または第１絶縁層７４）から最下部の前記絶縁層（第２コア基材２１または第２絶縁層７６）に亘って貫通させて形成し、この導通孔部が形成された前記部品搭載領域に、前記最上部の絶縁層から前記最下部の絶縁層に向けて前記電子部品を収納するくり抜き部（５２、６２）を、非貫通状態の凹部形状に形成し、このくり抜き部内に前記電子部品を配置して、この電子部品の下面を前記導通孔部に導通させたことを特徴とする多層配線基板（５０、６０、８０）である。
【００１４】
請求項６に記載の発明は、図７〜図１０、図１２および図１３に示すように、前記電子部品（半導体チップ３０）はその下面が前記くり抜き部（５２、６２）内の底部に導電性接着剤（３２）によって接着され、この導電性接着剤を介して前記導通孔部（５１、５５、６１）と導通していることを特徴とする請求項５に記載の多層配線基板（５０、６０、８０）である。
【００１５】
請求項７に記載の発明は、図７〜図１０、図１２および図１３に示すように、前記導通孔部（５１、６１）が、上下に貫通する貫通孔（５１ａ、６１ａ）の内面に導電膜（５１ｂ、６１ｂ）を形成した構成であることを特徴とする請求項５または６に記載の多層配線基板（５０、６０、８０）である。
【００１６】
請求項８に記載の発明は、図１０に示すように、前記くり抜き部（６２）内の底部と前記導電性接着剤（３２）との間に、金属板（６３）が前記導通孔部（６１）に接触して配置されていることを特徴とする請求項６または７に記載の多層配線基板（６０）である。
【００１７】
請求項９に記載の発明は、図９に示すように、前記導通孔部（５５）が、上下に貫通する貫通孔（５５ａ）の内面および下端部に導電膜（５５ｂ）を形成して、前記貫通孔の下端部を前記導電膜で塞いだ構成であることを特徴とする請求項５または６に記載の多層配線基板（５０）である。
【発明の効果】
【００１８】
請求項１に記載の発明によれば、表裏面に配線がパターン形成された複数の絶縁層を上下に積層した状態で、最上部の絶縁層から最下部の絶縁層に向けて、電子部品を収納するくり抜き部を形成し、このくり抜き部内に導電性を有する受け部材を、最上部に位置する絶縁層の上面に設けられた配線に接触させて配置し、この受け部材に電子部品を搭載しているので、電子部品の下面を導電性の受け部材によって最上部に位置する絶縁層の上面に設けられた配線に接続することができる。
【００１９】
このため、電子部品の下面を最上部の絶縁層の上面に設けられた配線のうち、グランド電極である基準電位の配線部分に接続することができるので、電子部品の静電気対策を図ることができるほか、特に従来例のように下層側に位置する絶縁層の内面に設けられた配線を露呈させて、くり抜き部を形成する必要がないため、複数の絶縁層の各配線をほぼ同じ厚みで薄く形成することができると共に、電子部品を収納するのに必要な深さに、くり抜き部を形成すれば良いので、高い切削技術を必要とせず、くり抜き部を簡単に形成することができる。これにより、くり抜き部内に電子部品を良好に搭載して基板全体の薄型化を図ることができる。
【００２０】
請求項２に記載の発明によれば、くり抜き部が最上部の絶縁層から最下部の絶縁層に亘って上下に貫通して形成されていることにより、積層された複数の絶縁層にくり抜き部を貫通させて形成すれば良いので、高い切削技術を必要とせず、プレス加工やドリル加工などの簡単な加工技術で、くり抜き部を容易に形成することができ、これにより生産性の向上を図ることができる。この場合、受け部材が金属板を絞り加工によって形成した構成であれば、この受け部材に電子部品を配置してモールド樹脂で封止する際、モールド樹脂が受け部材の下側に流れ出すことがないため、受け部材の上側の必要な箇所のみにモールド樹脂を良好に設けることができる。
【００２１】
請求項３に記載の発明によれば、くり抜き部が最上部の絶縁層から最下部の絶縁層に向けて非貫通状態の凹部形状に形成されていることにより、請求項１に記載の発明と同様、電子部品を収納するのに必要な深さに、くり抜き部を形成すれば良いので、高い切削技術を必要とせず、くり抜き部を簡単に形成することができるほか、特に電子部品を搭載する受け部材が最下部の絶縁層の下側に露出することがないので、受け部材を曲げ加工により安価に製作することができる。このため、受け部材に搭載された電子部品をモールド樹脂で封止する際、受け部材に隙間を設けることにより、モールド樹脂が受け部材の隙間から下側に流れ出して、くり抜き部内に充填されるので、このモールド樹脂によって受け部材および電子部品を確実に且つ強固に固定することができる。
【００２２】
請求項４に記載の発明によれば、電子部品はその下面が受け部材に導電性接着剤によって接着されていることにより、電子部品を導電性接着剤によって受け部材に確実に固定することができるほか、特に導電性接着剤が電子部品の下面に密着すると共に、この導電性接着剤が受け部材にも密着するので、電子部品の下面、例えば電子部品のダイボンディング面を最上部に位置する絶縁層の上面に設けられた配線のうち、グランド電極である基準電位の配線部分に確実に接続することができ、これにより、より一層、電子部品の静電気対策を確実に図ることができる。
【００２３】
請求項５に記載の発明によれば、表裏面に配線がパターン形成された複数の絶縁層を上下に積層した状態で、電子部品の部品搭載領域内に位置する複数の絶縁層に、導通孔部を最上部の絶縁層から最下部の絶縁層に亘って貫通させて形成し、この導通孔部が形成された部品搭載領域に、最上部の絶縁層から最下部の絶縁層に向けて、電子部品を収納するくり抜き部を、非貫通状態の凹部形状に形成し、このくり抜き部内に電子部品を配置して、その電子部品の下面を導通孔部に導通させているので、導通孔部によって電子部品の下面を最下部に位置する絶縁層の下面に設けられた配線に接続することができる。
【００２４】
このため、電子部品の下面を最下部に位置する絶縁層の下面に設けられた配線のうち、グランド電極である基準電位の配線部分に接続することができるので、電子部品の静電気対策を図ることができるほか、特に請求項１に記載の発明と同様、従来例のように下層側に位置する絶縁層の内面に設けられた配線を露呈させて、くり抜き部を形成する必要がないため、複数の絶縁層の各配線をほぼ同じ厚みで薄く形成することができると共に、電子部品を収納するのに必要な深さに、くり抜き部を形成すれば良いので、高い切削技術を必要とせず、くり抜き部を簡単に形成することができ、これによりくり抜き部内に電子部品を良好に搭載して基板全体の薄型化を図ることができる。
【００２５】
請求項６に記載の発明によれば、電子部品はその下面がくり抜き部内の底部に導電性接着剤によって接着され、この導電性接着剤を介して導通孔部と導通していることにより、電子部品を導電性接着剤によってくり抜き部内に確実に固定することができるほか、特に導電性接着剤が電子部品の下面に密着すると共に、この導電性接着剤が導通孔部にも密着するので、電子部品の下面、例えば電子部品のダイボンディング面を最下部に位置する絶縁層の下面に設けられた配線のうち、グランド電極である基準電位の配線部分に確実に接続することができ、これにより、より一層、電子部品の静電気対策を確実に図ることができる。
【００２６】
請求項７に記載の発明によれば、導通孔部が、上下に貫通する貫通孔の内面に導電膜を形成した構成であることにより、貫通孔内の導電膜によって電子部品の下面を、最下部に位置する絶縁層の下面に設けられた配線における基準電位の配線部分に確実に接続することができる。この場合、貫通孔の孔径を０．１ｍｍ〜０．１５ｍｍ程度に小さく形成すれば、導電性接着剤が貫通孔に流れ込むことがないので、良好に導電性接着剤をくり抜き部内に設けて電子部品を固定することができる。
【００２７】
請求項８に記載の発明によれば、くり抜き部内の底部と導電性接着剤との間に、金属板が導通孔部に接触して配置されていることにより、この金属板が導通孔部の貫通孔を塞ぐので、導通孔部の貫通孔の孔径を大きく形成しても、導電性接着剤が貫通孔内に流れ込むのを防ぐことができる。このため、貫通孔の孔径を大きく形成して貫通孔内の導電膜の面積を大きくすることにより、電子部品を最下部に位置する絶縁層の下面に設けられた配線における基準電位の配線部分に確実に接続することができ、これにより接続信頼性を高めることができる。特に、貫通孔を大きく形成することにより、導電膜が設けられた貫通孔内に半田や導電性接着剤などの導電材を流し込んで金属板に接触させることができ、これによっても接続信頼性を更に高めることができる。
【００２８】
請求項９に記載の発明によれば、導通孔部が、上下に貫通する貫通孔の内面および下端部に導電膜を形成して、貫通孔の下端部を導電膜で塞いだ構成であることにより、導通孔部の貫通孔を大きく形成しても、貫通孔の下部が導電膜で塞がれているので、導電性接着剤が貫通孔を通して外部に流れ出すのを防ぐことができ、これにより導電性接着剤を良好にくり抜き部内に設けて電子部品を固定することができる。
【発明を実施するための最良の形態】
【００２９】
（実施形態１）
以下、図１〜図４を参照して、この発明の多層配線基板を電子腕時計に適用した実施形態１について説明する。
図１はこの発明を適用した電子腕時計を示した要部の拡大断面図、図２はその電子腕時計に組み込まれた多層配線基板の要部を示した拡大断面図、図３は図２の受け部材を示した拡大斜視図である。
【００３０】
この電子腕時計は、図１に示すように、腕時計ケース１を備えている。この腕時計ケース１の上部には、時計ガラス２が取り付けられており、この時計ガラス２の下面における外周部には、リング状に形成されたソーラーパネル３が設けられている。また、この腕時計ケース１の内部には、時計モジュール４が収納されており、腕時計ケース１の下面には、裏蓋５が防水リング６を介して取り付けられている。
【００３１】
時計モジュール４は、図１に示すように、上部ハウジング７と下部ハウジング８とを備えている。上部ハウジング７の上方には、液晶表示パネル１０がインターコネクタ１１によって支持されており、この液晶表示パネル１０の下側に位置する上部ハウジング７の上面には、バックライトパネル１２が配置されている。また、上部ハウジング７と下部ハウジング８との間には、後述する多層配線基板１３が配置されている。
【００３２】
そして、これら上部ハウジング７と下部ハウジング８とは、下部ハウジング８の下面に配置された地板１４によって多層配線基板１３を挟んだ状態で相互に取り付けられている。さらに、下部ハウジング８内には、電池１５が電池押え板１６によって押え付けられた状態で収納されており、この電池押え板１６の下面には、裏蓋５に設けられた圧電素子１７との導通を防ぐための絶縁シート１６ａが貼り付けられている。
【００３３】
この場合、ソーラーパネル３は、外部光を受光して起電力を発生するものであり、スプリングなどの接続部材（図示せず）によって多層配線基板１３と電気的に接続されている。液晶表示パネル１０は、時刻などの情報を電気光学的に表示するものであり、図１に示すように、インターコネクタ１１によって多層配線基板１３と電気的に接続されている。
【００３４】
バックライトパネル１２は、液晶表示パネル１０を裏面側から照明するものであり、ＥＬ素子（エレクトロルミネッセンス素子）などの平面型の発光素子からなり、スプリングなどの接続部材（図示せず）によって多層配線基板１３と電気的に接続されている。電池１５は、時計モジュール４の回路全体に電源を供給するものであり、電極板（図示せず）によって多層配線基板１３と電気的に接続されている。
【００３５】
ところで、多層配線基板１３は、図２に示すように、絶縁性材料からなる第１、第２コア基材２０、２１の各上下面にそれぞれ第１〜第４配線２２〜２５が形成され、これら第１、第２コア基材２０、２１が絶縁性接着剤層２６によって上下に積層され、この積層された第１、第２コア基材２０、２１および絶縁性接着剤層２６の内部にくり抜き部２７が形成され、このくり抜き部２７内に受け部材２８が配置され、この受け部材２８にＬＳＩなどの半導体チップ３０が搭載されてモールド樹脂３４で封止された構成になっている。
【００３６】
すなわち、上層側に位置する第１コア基材２０の上面には、図２に示すように、銅箔を所定形状にパターニングした第１配線２２が設けられており、その下面にも銅箔を所定形状にパターニングした第２配線２３が設けられている。また、下層側に位置する第２コア基材２１の上面には、銅箔を所定形状にパターニングした第３配線２４が設けられており、その下面にも銅箔を所定形状にパターニングした第４配線２５が設けられている。この場合、第１〜第４配線２２〜２５は、その厚みが１２〜１８μｍ程度で、ほぼ均一に薄く形成されている。
【００３７】
また、絶縁性接着剤層２６は、プリプレグなどの半硬化状態の絶縁性接着シートからなり、図２に示すように、上層側の第１コア基材２０と下層側の第２コア基材２１とを接合している。この場合、第１〜第４配線２２〜２５は、層間接続を必要とする各層の間に設けられたＩＶＨ（インターステシャルバイアホール）３１によって相互に接続されている。このＩＶＨ３１は、図２では１つのみが示されているが、実際には各層の間に多数設けられている。また、くり抜き部２７は、その内部に半導体チップ３０を収納するための孔であり、絶縁性接着剤層２６によって接合された第１、第２コア基材２０、２１に、その上層側の第１コア基材２０から下層側の第２コア基材２１に亘って上下に貫通して形成されている。
【００３８】
受け部材２８は、図２および図３に示すように、導電性を有する金属板を絞り加工によって、上部が開放されたほぼ箱形状に形成され、その内部に半導体チップ３０が導電性接着剤３２によって固定され、この状態でくり抜き部２７内に上方から配置されるように構成されている。この場合、受け部材２８は、その上部における周縁部に鍔部２８ａがくり抜き部２７の内径よりも大きく形成され、この鍔部２８ａが最上部に位置する第１コア基材２０の上面に設けられた第１配線２２のうち、グランド電極である基準電位の配線部分に接触し、この状態でくり抜き部２７内に配置されている。
【００３９】
半導体チップ３０は、ＳＯＩ（シリコン   ・オン・インシュレータ）構造のもので、支持基板上に絶縁層が形成され、この絶縁層上に単結晶シリコンの薄膜層が形成され、この薄膜層に半導体デバイスが形成されていると共に、上面に複数のバンプ電極３０ａが形成された構成になっている。この半導体チップ３０は、その下面がダイボンディング面をなし、このダイボンディング面が受け部材２８内の底部に導電性接着剤３２によって接着され、この受け部材２８をくり抜き部２７内に配置した状態で、半導体チップ３０の上面に設けられた各バンプ電極３０ａが、第１コア基材２０の上面に設けられた第１配線２２の各電極配線にボンディングワイヤ３３によってそれぞれ接続された上、その上面側がモールド樹脂３４で覆われて封止されている。
【００４０】
次に、このような多層配線基板１３の製造方法について、図４（ａ）および図４（ｂ）を参照して説明する。
予め、図４（ａ）に示すように、第１コア基材２０の上面に第１配線２２を形成し、その下面に第２配線２３を形成する。また、第２コア基材２１の上面に第３配線２４を形成し、その下面に第４配線２５を形成する。そして、第１、第２コア基材２０、２１を絶縁性接着剤層２６によって上下に積層する。この状態で、半導体チップ３０の部品搭載領域に、最上部の第１コア基材２０から最下部の第２基材２１に亘って、半導体チップ３０を収納するためのくり抜き部２７を上下に貫通させて形成する。
【００４１】
この後、図４（ｂ）に示すように、受け部材２８内に半導体チップ３０を導電性接着剤３２によって固定し、この受け部材２８を第１コア基材２０の上方からくり抜き部２７内に挿入する。このときには、受け部材２８の上部外周縁に形成された鍔部２８ａが、くり抜き部２７の上部周縁部、つまり第１コア基材２０の上面におけるくり抜き部２７の周縁部に当接して保持されると共に、この受け部材２８の鍔部２８ａが第１コア基材２０の第１配線２２のうち、グランド電極である基準電位の配線部分に接触して導通する。
【００４２】
この状態で、半導体チップ３０の上面に設けられた各バンプ電極３０ａを、第１コア基材２０の第１配線２２における各電極配線に、それぞれワイヤーボンディングによるボンディングワイヤ３３によって接続する。なお、この後は、図２に示すように、半導体チップ３０の上面側をモールド樹脂３４で覆って封止する。これにより、半導体チップ３０、受け部材２７、ボンディングワイヤ３３、および第１配線２２の一部分（つまり、グランド電極である基準電位の配線部分および各電極配線などの第１配線２２の各接続部分）が、モールド樹脂３４で覆われて保護される。
【００４３】
このように、この多層配線基板１３によれば、上下面にそれぞれ第１〜第４配線２２〜２５がパターン形成された第１、第２コア基材２０、２１を絶縁性接着剤層２６によって上下に積層し、この状態で最上部の第１コア基材２０から最下部の第２コア基材２１に向けて、半導体チップ３０を収納するくり抜き部２７を形成しているので、従来例のように下層側に位置する第２コア基材２１の内面（図２では上面）に設けられた第３配線２４を露呈させて、くり抜き部２７を形成する必要がない。
【００４４】
このため、第１、第２コア基材２０、２１の第１〜第４配線２２〜２５をほぼ均一な厚みで薄く形成することができると共に、半導体チップ３０を収納するために必要な深さに、くり抜き部２７を形成すれば良いので、高い切削技術を必要とせず、くり抜き部２７を簡単に形成することができる。特に、くり抜き部２７は最上部の第１コア基材２０から最下部の第２コア基材２１に亘って上下に貫通した構成であるから、プレス加工やドリル加工などの簡単な加工技術で、くり抜き部２７を容易に形成することができ、これにより生産性の向上を図ることができる。
【００４５】
また、くり抜き部２７内には、導電性を有する受け部材２８が、最上部の第１コア基材２０の上面に設けられた第１配線２２に接触して配置され、この受け部材２８に半導体チップ３０が搭載されているので、導電性の受け部材２８によって半導体チップ３０の下面のダイボンディング面を、最上部の第１コア基材２０の上面に設けられた第１配線２２に接続することができる。このため、半導体チップ３０のダイボンディング面を、最上部の第１コア基材２０の上面に設けられた第１配線２２のうち、グランド電極である基準電位の配線部分に接続することができるので、半導体チップ３０の静電気対策を図ることができ、これによりくり抜き部２７に半導体チップ３０を良好に搭載して基板全体の薄型化を図ることができる。
【００４６】
この場合、受け部材２８は、金属板を絞り加工によって上部が開放されたほぼ箱形状に形成されているので、この受け部材２８に半導体チップ３０を配置してモールド樹脂３４で封止する際、モールド樹脂３４が受け部材２８の下側に流れ出すことがなく、受け部材２８の上側の必要な箇所のみにモールド樹脂３４を良好に設けることができる。
【００４７】
また、半導体チップ３０は、予め、受け部材２８に導電性接着剤３２によって固定されていることにより、半導体チップ３０を導電性接着剤３２によって受け部材２８に確実に固定することができる。このときには、導電性接着剤３２が半導体チップ３０の下面のダイボンディング面に密着すると共に、この導電性接着剤３２が受け部材２８にも密着するので、半導体チップ３０のダイボンディング面を、最上部に位置する第１コア基材２０の上面に設けられた第１配線２２のうち、基準電位の配線部分に確実に接続することができ、これにより、より一層、半導体チップ３０の静電気対策を確実に図ることができる。
【００４８】
（実施形態２）
次に、図５および図６を参照して、この発明の多層配線基板の実施形態２について説明する。なお、図１〜図４に示された実施形態１と同一部分には同一符号を付して説明する。
この多層配線基板４０は、絶縁性接着剤層２６で接合されて上下に積層された第１、第２コア基材２０、２１に、くり抜き部４１を非貫通状態の凹部形状に形成し、このくり抜き部４１内に受け部材４２を配置し、この受け部材４２に半導体チップ３０を搭載した構成で、これ以外は実施形態１とほぼ同じ構成になっている。
【００４９】
すなわち、このくり抜き部４１は、図５に示すように、最上部の第１コア基材２０から最下部の第２コア基材２１の上面までに亘って非貫通状態の凹部形状に形成されている。この場合、くり抜き部４１は、図５に示すように、最上部の第１コア基材２０から最下部の第２コア基材２１の上面までの深さに形成されているが、半導体チップ３０を収納するのに必要な深さであれば、これに限らず、例えば絶縁性接着剤層２６の途中までの深さで浅く形成しても良く、また最下部の第２コア基材２１内に食い込んだ深さで深く形成しても良い。
【００５０】
また、受け部材４２は、導電性を有する金属板を曲げ加工したものであり、図５および図６に示すように、半導体チップ３０を載置する底板４２ａの四辺に帯板状の支持アーム４２ｂをそれぞれ斜め上方に向けて形成し、これら支持アーム４２ｂの各先端をほぼ水平に折り曲げて当接部４２ｃを形成し、これら当接部４２ｃを最上部の第１コア基材２０の上面に設けられた第１配線２２のうち、グランド電極である基準電位の配線部分に接触させ、この状態でくり抜き部４１内に上方から配置されるように構成されている。
【００５１】
半導体チップ３０は、図５に示すように、その下面のダイボンディング面が受け部材４２の底板４２ａ上に導電性接着剤３２によって接着され、この受け部材４２をくり抜き部４１内に配置した状態で、半導体チップ３０の上面に設けられた各バンプ電極３０ａが、第１コア基材２０の上面に設けられた第１配線２２の各電極配線に、ボンディングワイヤ３３によってそれぞれ接続された上、その上面側がモールド樹脂３４で覆われて封止されている。この場合、モールド樹脂３４は、受け部材４２の各支持アーム４２ｂ間の隙間からくり抜き部４１内に流れ込むと共に、受け部材４２の底板４２ａの下面にも流れ込み、この状態でくり抜き部４１内にも充填されている。
【００５２】
このような多層配線基板４０によれば、くり抜き部４１が最上部の第１コア基材２０から最下部の第２コア基材２１に向けて非貫通状態の凹部形状に形成されていることにより、実施形態１と同様、従来例のように下層側に位置する第２コア基材２１の上面に設けられた第３配線２４を露呈させて、くり抜き部４１を形成する必要がないため、第１、第２コア基材２０、２１の第１〜第４配線２２〜２５をほぼ均一な厚みで薄く形成することができると共に、半導体チップ３０を収納するのに必要な深さに、くり抜き部４１を形成すれば良いので、高い切削技術を必要とせず、くり抜き部４１を簡単に形成することができる。
【００５３】
この場合には、特に半導体チップ３０を搭載する受け部材４２が、最下部の第２コア基材２１の下側に露出することがないので、受け部材４２を曲げ加工によって簡単に形成することができ、これにより実施形態１の絞り加工で形成した受け部材２８よりも、安価に製作することができる。このため、受け部材４２に隙間を簡単に設けることができ、これにより受け部材４２に搭載された半導体チップ３０をモールド樹脂３４で封止する際、そのモールド樹脂３４が受け部材４２の各支持アーム４２ｂ間の隙間から、くり抜き部４１内に流れ込んで充填されるので、このモールド樹脂３４によって受け部材４２および半導体チップ３０を確実に且つ強固に固定することができる。
【００５４】
（実施形態３）
次に、図７および図８を参照して、この発明の多層配線基板の実施形態３について説明する。この場合にも、図１〜図４に示された実施形態１と同一部分に同一符号を付して説明する。
この多層配線基板５０は、絶縁性接着剤層２６で接合されて上下に積層された第１、第２コア基材２０、２１における半導体チップ３０の部品搭載領域内に、導通孔部５１を上下に貫通させて形成し、この導通孔部５１が形成された部品搭載領域に、半導体チップ３０を収納するくり抜き部５２を非貫通状態で形成し、このくり抜き部５２内に半導体チップ３０を配置して、その下面のダイボンディング面を導通孔部５１に導通させた構成になっている。
【００５５】
この場合、導通孔部５１は、図８（ａ）に示すように、予め、積層された第１、第２コア基材２０、２１における半導体チップ３０の部品搭載領域内に、最上部の第１コア基材２０から最下部の第２コア基材２１に亘って上下に貫通して形成されている。すなわち、この導通孔部５１は、図７および図８に示すように、孔径が０．１ｍｍ〜０．１５ｍｍ程度の小径の貫通孔５１ａの内面に導電膜５１ｂがめっきや蒸着によって形成され、導電膜５１ｂの下部が、最下部に位置する第２コア基材２１の下面に設けられた第４配線２５のうち、グランで電極である基準電位の配線部分と導通するように構成されている。
【００５６】
また、くり抜き部５２は、導通孔部５１が形成された部品搭載領域に、最上部の第１コア基材２０から最下部の第２コア基材２１に向けて非貫通状態の凹部形状に形成されている。これにより、導通孔部５１は、図８（ｂ）に示すように、くり抜き部５２内の底部から最下部の第２コア基材２１の下面に亘って貫通して形成され、この状態で上部がくり抜き部５２内に露出した構成になっている。この場合、くり抜き部５２は、図７および図８（ｂ）に示すように、その深さが半導体チップ３０の厚みよりも少し深く、且つ最下部の第２コア基材２１に到達しない程度の深さに形成されているが、半導体チップ３０を収納するのに必要な深さであれば、これに限らず、最下部の第２コア基材２１内に食い込んだ深さに形成しても良い。
【００５７】
半導体チップ３０は、図７および図８（ｂ）に示すように、くり抜き部５２内に配置されて、その下面のダイボンディング面が導電性接着剤３２によって接着され、この導電性接着剤３２が導通孔部５１の導電膜５１ｂに導通して、最下部に位置する第２コア基材２１の下面に設けられた第４配線２５における基準電位の配線部分に接続され、この状態で半導体チップ３０の上面に設けられた各バンプ電極３０ａが、最上部の第１コア基材２０の上面に設けられた第１配線２２の各電極配線に、ボンディングワイヤ３３によってそれぞれ接続された上、その上面側がモールド樹脂３４で覆われて封止されている。
【００５８】
このような多層配線基板５０によれば、第１〜第４配線２２〜２５がパターン形成された第１、第２コア基材２０、２１を絶縁性接着剤層２６によって上下に積層し、この状態で半導体チップ３０の部品搭載領域内に、導通孔部５１を最上部の第１コア基材２０から最下部の第２コア基材２１に上下に貫通させて形成し、この導通孔部５１が形成された部品搭載領域に、最上部の第１コア基材２０から最下部の第２コア基材２１に向けて、半導体チップ３０を収納するくり抜き部５２を非貫通状態の凹部形状に形成しているので、実施形態１、２とほぼ同様の作用効果がある。
【００５９】
すなわち、この多層配線基板５０においても、従来例のように下層側に位置する第２コア基材２１の上面に設けられた第３配線２４を露呈させて、くり抜き部５２を形成する必要がないため、第１、第２コア基材２０、２１の第１〜第４配線２２〜２５をほぼ均一な厚みで薄く形成することができると共に、半導体チップ３０を収納するために必要な深さに、くり抜き部５２を形成すれば良いので、高い切削技術を必要とせず、くり抜き部５２を簡単に形成することができ、これにより生産性の向上を図ることができる。
【００６０】
また、このくり抜き部５２内には、半導体チップ３０の下面のダイボンディング面が導電性接着剤３２を介して導通孔部５１に導通した状態で、半導体チップ３０が搭載されているので、導通孔部５１によって半導体チップ３０のダイボンディング面を、最下部に位置する第２コア基材２１の下面に設けられた第４配線２５に接続することができる。このため、半導体チップ３０のダイボンディング面を、最下部に位置する第２コア基材２１の下面に設けられた第４配線２５のうち、グランド電極である基準電位の配線部分に接続することができるので、半導体チップ３０の静電気対策を図ることができ、これによりくり抜き部５２に半導体チップ３０を良好に搭載して基板全体の薄型化を図ることができる。
【００６１】
この場合、半導体チップ３０は、くり抜き部５２内に配置されて、その下面のダイボンディング面が導電性接着剤３２によって接着され、この導電性接着剤３２を介して導通孔部５１と導通しているので、半導体チップ３０を導電性接着剤３２によってくり抜き部５２内に確実に固定することができるほか、特に導電性接着剤３２が半導体チップ３０の下面のダイボンディング面に密着すると共に、この導電性接着剤３２が導通孔部５１にも密着するので、半導体チップ３０のダイボンディング面を、最下部に位置する第２コア基材２１の下面に設けられた第４配線２５のうち、基準電位の配線部分に確実に接続することができ、これにより、より一層、半導体チップ３０の静電気対策を確実に図ることができる。
【００６２】
また、導通孔部５１は、積層された第１、第２コア基材２０、２１に、その上下に貫通して形成された貫通孔５１ａの内面に導電膜５１ｂを形成した構成であることにより、貫通孔５１ａ内の導電膜５１ｂによって半導体チップ３０を、最下部の第２コア基材２１の下面に設けられた第４配線２５の基準電位の配線部分に確実に接続することができる。この場合、貫通孔５１ａは、その孔径が０．１ｍｍ〜０．１５ｍｍ程度に小さく形成されていることにより、導電性接着剤３２が貫通孔５１ａ内にほとんど流れ込むことがないので、良好に導電性接着剤３２をくり抜き部５２内に設けて半導体チップ３０を固定することができる。
【００６３】
なお、上記実施形態３では、導通孔部５１が、その貫通孔５１ａの孔径を小さく形成し、この貫通孔５１ａの内面に導電膜５１ｂを形成した場合について述べたが、これに限らず、例えば図９に示す変形例のように、導通孔部５５は、その貫通孔５５ａの孔径を大きく形成し、この貫通孔５５ａの内面に導電膜５５ｂを形成すると共に、この導電膜５５ｂを貫通孔５５ａの下端部にも形成して貫通孔５５ａの下端部を塞いだ構成にしても良い。このように構成すれば、導通孔部５５の貫通孔５５ａの孔径を大きく形成しても、貫通孔５５ａの下端部が導電膜５５ｂによって塞がれているので、導電性接着剤３２が貫通孔５５ａを通して外部に流れ出すのを防ぐことができ、これにより導電性接着剤３２をくり抜き部５２内に良好に設けることができる。
【００６４】
（実施形態４）
次に、図１０を参照して、この発明の多層配線基板の実施形態４について説明する。この場合には、図７および図８に示された実施形態３と同一部分に同一符号を付して説明する。
この多層配線基板６０は、導通孔部６１の孔径を大きく形成すると共に、くり抜き部６２内に金属板６３を配置し、この金属板６３上に半導体チップ３０を導電性接着剤３２によって固定した構成で、これ以外は実施形態３とほぼ同じ構成になっている。
【００６５】
すなわち、導通孔部６１は、図１０に示すように、孔径の大きい貫通孔６１ａの内面に導電膜６１ｂがめっきや蒸着によって形成され、導電膜６１ｂの下部が最下部に位置する第２コア基材２１の下面に設けられた第４配線２５のうち、グランド電極である基準電位の配線部分と導通するように構成されている。この場合、貫通孔６１ａは、その内部に半田や導電性接着剤などの導電材６４が流入する程度の大きさに形成されている。また、くり抜き部６２は、その深さが最上部の第１コア基材２０から最下部の第２コア基材２１の上面までの深さで、非貫通状態の凹部形状に形成されている。
【００６６】
このような多層配線基板６０によれば、実施形態３とほぼ同様の作用効果があるほか、くり抜き部６２内の底部に半導体チップ３０を導電性接着剤３２によって固定する際、くり抜き部６２の底部上に金属板６３を導通孔部６１に接触させて配置し、この金属板６３上に半導体チップ３０の下面を導電性接着剤３２で接着したので、金属板６３によって導通孔部６１の貫通孔６１ａを塞ぐことができ、これにより導通孔部６１の貫通孔６１ａの孔径を大きく形成しても、導電性接着剤３２が貫通孔６１ａ内に流れ込むのを防ぐことができる。
【００６７】
このため、貫通孔６１ａを大きく形成して貫通孔６１ａ内の導電膜６１ｂの面積を大きくすることがき、これにより半導体チップ３０の下面のダイボンディング面を、最下部に位置する第２コア基材２１の下面に設けられた第４配線２５のうち、基準電位の配線部分に確実に接続することができるので、接続信頼性を高めることができ、これにより、より一層、半導体チップ３０の静電気対策を図ることができる。特に、貫通孔６１ａの孔径を大きく形成していることにより、導電膜６１ｂが設けられた貫通孔６１ａ内に半田や導電性接着剤などの導電材６４を流し込んで金属板６３に接触させることができるので、これによっても接続信頼性を更に高めることができる。
【００６８】
（実施形態５）
次に、図１１を参照して、この発明の多層配線基板の実施形態５について説明する。この場合には、図１〜図４に示された実施形態１と同一部分に同一符号を付して説明する。
この多層配線基板７０は、１つのコア基材７１の上下面に第１、第２配線７２、７３をパターン形成し、このコア基材７１の上面に第１絶縁層７４を設け、この第１絶縁層７４の上面に第３配線７５をパターン形成し、且つコア基材７１の下面に第２絶縁層７６を設け、この第２絶縁層７６の下面に第４配線７７をパターン形成し、この状態で上層側の第１絶縁層７４から下層側の第２絶縁層７６に亘って貫通するくり抜き部７８を形成し、このくり抜き部７８内に半導体チップ３０を受け部材２８によって搭載した構成になっている。
【００６９】
この場合にも、第１、第２絶縁層７４、７６は、実施形態１の絶縁性接着剤層２６と同様、プリプレグなどの半硬化状態の絶縁性接着シートからなっている。また、第１〜第４配線７２、７３、７５、７７は、実施形態１と同様、その厚みが１２〜１８μｍ程度で、ほぼ均一に薄く形成されていると共に、層間接続を必要とする各層の間に設けられたＩＶＨ（インターステシャルバイアホール）７９によって相互に接続されている。このＩＶＨ７９は、図１１では１つのみが示されているが、実際には各層の間に多数設けられている。
【００７０】
くり抜き部７８は、図１１に示すように、その内部に半導体チップ３０を収納するための孔であり、上層側の第１絶縁層７４からコア基材７１を通して下層側の第２絶縁層７６に亘ってその上下に貫通して形成され、その内部に受け部材２８が配置され、この受け部材２８に半導体チップ３０が搭載されるように構成されている。
【００７１】
この受け部材２８は、実施形態１と同様、導電性を有する金属板を絞り加工によって、上部が開放されたほぼ箱形状に形成され、その内部に半導体チップ３０が導電性接着剤３２によって固定され、この状態でくり抜き部７８内に上方から配置されるように構成されている。この場合、受け部材２８は、その上部における周縁部に鍔部２８ａがくり抜き部７８の内径よりも大きく形成され、この鍔部２８ａが最上部に位置する第１絶縁層７４の上面に設けられた第３配線７５のうち、グランド電極である基準電位の配線部分に接触し、この状態でくり抜き部７８内に配置されている。
【００７２】
また、半導体チップ３０は、実施形態１と同様、受け部材２８内に配置されて、その下面のダイボンディング面が導電性接着剤３２によって接着され、この受け部材２８をくり抜き部７８内に配置した状態で、半導体チップ３０の上面に設けられた各バンプ電極３０ａが、最上部に位置する第１絶縁層７４の上面に設けられた第３配線７５の各電極配線に、ボンディングワイヤ３３によってそれぞれ接続された上、その上面側がモールド樹脂３４で覆われて封止されている。
【００７３】
このような多層配線基板７０によれば、上下面に第１、第２配線７２、７３がパターン形成されたコア基材７１の上面に第１絶縁層７４を設け、この第１絶縁層７４の上面に第３配線７５をパターン形成し、且つコア基材７１の下面に第２絶縁層７６を設け、この第２絶縁層７６の下面に第４配線７７をパターン形成し、この状態で半導体チップ３０の部品搭載領域に、上層側の第１絶縁層７４からコア基材７１を通して下層側の第２絶縁層７６に亘って貫通するくり抜き部７８を形成し、このくり抜き部７８内に半導体チップ３０を受け部材２８によって搭載した構成であるから、コア基材７１および第１、第２絶縁層７４、７６による積層構造が実施形態１と異なっていても、実施形態１と同様の作用効果がある。
【００７４】
すなわち、この多層配線基板７０においても、従来例のように下層側に位置する第２絶縁層７６の上面側に位置する第２配線７３を露呈させて、くり抜き部７８を形成する必要がないため、コア基材７１および第１、第絶縁層７４、７６の第１〜第４配線７２、７３、７５、７７をほぼ均一な厚みで薄く形成することができると共に、半導体チップ３０を収納するために必要な深さに、くり抜き部７８を形成すれば良いので、高い切削技術を必要とせず、くり抜き部７８を簡単に形成することができ、これにより生産性の向上を図ることができる。
【００７５】
また、くり抜き部７８内には、導電性を有する受け部材２８が、最上部の第１絶縁層７４の上面に設けられた第３配線７５に接触して配置され、この受け部材２８に半導体チップ３０が搭載されているので、実施形態１と同様、受け部材２８によって半導体チップ３０の下面のダイボンディング面を、最上部の第１絶縁層７４の上面に設けられた第３配線７５のうち、グランド電極である基準電位の配線部分に接続することができ、これにより半導体チップ３０の静電気対策を図ることができる。このため、実施形態１と同様、くり抜き部７８に半導体チップ３０を良好に搭載して基板全体の薄型化を図ることができる。
【００７６】
なお、この実施形態５では、くり抜き部７８が上層側の第１絶縁層７４からコア基材７１を通して下層側の第２絶縁層７６に貫通して形成されている場合について述べたが、これに限らず、図５および図６に示した実施形態２と同様、くり抜き部４１を上層側の第１絶縁層７４からコア基材７を通して下層側の第２絶縁層７６に向けて非貫通状態の凹部形状に形成し、このくり抜き部４１内に受け部材４２を配置し、この受け部材４２に半導体チップ３０を導電性接着剤３２によって固定した構成でも良い。
【００７７】
この場合にも、受け部材４２は、図６に示した実施形態２と同様、金属板を曲げ加工したものであり、半導体チップ３０を載置する底板４２ａの四辺に帯板状の支持アーム４２ｂをそれぞれ斜め上方に向けて形成し、これら支持アーム４２ｂの各先端をほぼ水平に折り曲げて当接部４２ｃを形成し、これら当接部４２ｃを最上部の第１絶縁層７４の上面に設けられた第３配線７５のうち、グランド電極である基準電位の配線部分に接触させ、この状態でくり抜き部４１内に配置されるように構成すれば良い。
【００７８】
このように構成しても、実施形態５と同様の効果があるほか、特に半導体チップ３０を搭載する受け部材４２が下層側の第２絶縁層７６の下側に露出することがないので、実施形態２と同様、受け部材４２を曲げ加工によって安価に製作することができる。このため、受け部材４２に隙間を簡単に設けることができ、これにより受け部材４２に搭載された半導体チップ３０をモールド樹脂３４で封止する際、モールド樹脂３４が受け部材４２の各支持アーム４２ｂ間の隙間から、くり抜き部４１内に流れ込んで充填されるので、このモールド樹脂３４によって受け部材４２および半導体チップ３０を確実に且つ強固に固定することができる。
【００７９】
（実施形態６）
次に、図１２および図１３を参照して、この発明の多層配線基板の実施形態６について説明する。この場合には、図７および図８に示した実施形態３、および図１１に示した実施形態５と同一部分に同一符号を付して説明する。
この多層配線基板８０は、実施形態５と同様、コア基材７１の上下面に第１、第２絶縁層７４、７６を設け、この状態で実施形態３と同様に、半導体チップ３０の部品搭載領域内に導通孔部５１を上下に貫通させて形成し、この部品搭載領域にくり抜き部５２を非貫通状態の凹部形状に形成し、このくり抜き部５２内に半導体チップ３０を配置して導電性接着剤３２によって導通孔部５１に導通させた構成になっている。
【００８０】
この場合、コア基材７１の上下面には、実施形態５と同様、第１、第２配線７２、７３がパターン形成されている。第１絶縁層７４は、コア基材７１の上面に設けられ、その上面には、第３配線７５がパターン形成されている。第２絶縁層７６は、コア基材７１の下面に設けられ、その下面には、第４配線７７がパターン形成されている。また、半導体チップ３０は、実施形態３と同様、くり抜き部５２内に配置されて、その下面のダイボンディング面が導電性接着剤３２によって接着されている。
【００８１】
これにより、半導体チップ３０は、その下面のダイボンディング面が導電性接着剤３２に導通し、この導電性接着剤３２が導通孔部５１の導電膜５１ｂに導通して、最下部に位置する第２絶縁層７６の下面に設けられた第４配線７７のうち、基準電位の配線部分に接続され、この状態で半導体チップ３０の上面に設けられた各バンプ電極３０ａが、最上部の第１絶縁層７４の上面に設けられた第３配線７５の各電極配線に、ボンディングワイヤ３３によってそれぞれ接続された上、その上面側がモールド樹脂３４で覆われて封止されている。
【００８２】
このような多層配線基板８０においても、半導体チップ３０の部品搭載領域内に、導通孔部５１を最上部の第１絶縁層７４からコア基材７１を通して最下部の第２絶縁層７６に貫通させて形成し、この導通孔部５１が形成された部品搭載領域内に、上層側の第１絶縁層７４からコア基材７１を通して下層側の第２絶縁層７６に向けて、半導体チップ３０を収納するくり抜き部５２を、非貫通状態の凹部形状に形成しているので、実施形態３、５と同様の作用効果がある。
【００８３】
すなわち、この多層配線基板８０においても、従来例のように下層側に位置する第２絶縁層７６の上面側に位置する第２配線７３を露呈させて、くり抜き部５２を形成する必要がないため、コア基材７１および第１、第絶縁層７４、７６の第１〜第４配線７２、７３、７５、７７をほぼ均一な厚みで薄く形成することができると共に、半導体チップ３０を収納するために必要な深さに、くり抜き部５２を形成すれば良いので、高い切削技術を必要とせず、くり抜き部５２を簡単に形成することができ、これにより生産性の向上を図ることができる。
【００８４】
また、このくり抜き部５２内には、半導体チップ３０の下面のダイボンディング面を導電性接着剤３２によって導通孔部５１に導通させた状態で、半導体チップ３０を搭載しているので、導通孔部５１によって半導体チップ３０のダイボンディング面を、最下部に位置する第２絶縁層７６の下面に設けられた第４配線７７のうち、グランド電極である基準電位の配線部分に接続することができ、これにより半導体チップ３０の静電気対策を図ることができる。これによっても、くり抜き部５２に半導体チップ３０を良好に搭載して基板全体の薄型化を図ることができる。
【００８５】
なお、上記実施形態６では、導通孔部５１がその貫通孔５１ａの孔径を小さく形成することにより、導電性接着剤３２が導通孔部５１の貫通孔５１ａ内に流れ込まないように構成した場合について述べたが、これに限らず、図９に示した変形例の導通孔部５５のように、貫通孔５５ａの孔径を大きく形成し、この貫通孔５５ａの内面に導電膜５５ｂを形成すると共に、この導電膜５５ｂを貫通孔５５ａの下端部にも形成して、貫通孔５５ａの下端部を塞ぐように構成しても良く、また図１０に示した実施形態４と同様、導通孔部６１における貫通孔６１ａの孔径を大きく形成し、且つくり抜き部６２の底部に金属板６３を配置して貫通孔６１ａを塞ぎ、この金属板６３上に半導体チップ３０を導電性接着剤３２によって固定するように構成しても良い。
【００８６】
また、上記実施形態１〜６およびその各変形例では、多層配線基板１３、４０、５０、６０、７０、８０を電子腕時計に適用した場合について述べたが、これに限らず、トラベルウォッチ、置き時計、掛け時計などの電子時計に適用することができるほか、必ずしも電子時計のみに適用する必要はなく、例えば携帯電話機、電子辞書、電子カメラ、ＰＤＡ（パーソナル・デジタル・アシスタント）、パーソナルコンピュータなどの各種の電子機器にも広く適用することができる。
【図面の簡単な説明】
【００８７】
【図１】この発明の多層配線基板を適用した電子腕時計の要部を示した拡大断面図である。（実施形態１）
【図２】図１の電子腕時計に組み込まれた多層配線基板の要部を示した拡大断面図である。
【図３】図２の受け部材を示した拡大斜視図である。
【図４】図２の多層配線基板に半導体チップを搭載する過程を示し、（ａ）は上層側の第１コア基材から下層側の第２コア基材にくり抜き部を上下に貫通させて形成した状態を示した拡大断面図、（ｂ）はくり抜き部内に受け部材によって半導体チップを搭載した状態を示した拡大断面図である。
【図５】この発明を適用した多層配線基板の要部を示した拡大断面図である。（実施形態２）
【図６】図５の受け部材を示した拡大斜視図である。
【図７】この発明を適用した多層配線基板の要部を示した拡大断面図である。（実施形態３）
【図８】図７の多層配線基板に半導体チップを搭載する過程を示し、（ａ）は上層側の第１コア基材から下層側の第２コア基材に亘って導通孔部を上下に貫通させて形成した状態を示した拡大断面図、（ｂ）は上層側の第１コア基材から下層側の第２コア基材に向けてくり抜き部を非貫通状態の凹部形状に形成して半導体チップを搭載した状態を示した拡大断面図である。
【図９】実施形態３の変形例を示した要部の拡大断面図である。
【図１０】この発明を適用した多層配線基板の要部を示した拡大断面図である。（実施形態４）
【図１１】この発明を適用した多層配線基板の要部を示した拡大断面図である。（実施形態５）
【図１２】この発明を適用した多層配線基板の要部を示した拡大断面図である。（実施形態６）
【図１３】図１２の多層配線基板に半導体チップを搭載する過程を示し、（ａ）は上層側の第１絶縁層からコア基材を通して下層側の第２絶縁層に亘って導通孔部を上下に貫通させて形成した状態を示した拡大断面図、（ｂ）は上層側の第１絶縁層からコア基材を通して下層側の第２絶縁層に向けてくり抜き部を非貫通状態の凹部形状に形成して半導体チップを搭載した状態を示した拡大断面図である。
【符号の説明】
【００８８】
１３、４０、５０、６０、７０、８０  多層配線基板
２０  第１コア基材
２１  第２コア基材
２２〜２５、７２、７３、７５、７７  第１〜第４配線
２６  絶縁性接着剤層
２７、４１、５２、６２、７８  くり抜き部
２８、４２  受け部材
３０  半導体チップ
３２  導電性接着剤
３４  モールド樹脂
５１、５５、６１  導通孔部
５１ａ、５５ａ、６１ａ  貫通孔
５１ｂ、５５ｂ、６１ｂ  導電膜
６３  金属板
７１  コア基材
７４  第１絶縁層
７６  第２絶縁層
【図１】
2007088135.tif 000003
【図２】
2007088135.tif 000004
【図３】
2007088135.tif 000005
【図４】
2007088135.tif 000006
【図５】
2007088135.tif 000007
【図６】
2007088135.tif 000008
【図７】
2007088135.tif 000009
【図８】
2007088135.tif 000010
【図９】
2007088135.tif 000011
【図１０】
2007088135.tif 000012
【図１１】
2007088135.tif 000013
【図１２】
2007088135.tif 000014
【図１３】
2007088135.tif 000015