(57)【要約】【課題】液晶表示パネルの狭額縁化を実現すると共に、配線抵抗や寄生容量等による信号劣化の影響を低減すること。【解決手段】走査ドライバ３０ａ内に、制御信号通過用の入力端子ＰＡＴＨ１ＩＮ、ＰＡＴＨ２ＩＮ及び出力端子ＰＡＴＨ１ＯＵＴ、ＰＡＴＨ２ＯＵＴと、入力端子及び出力端子間を接続した信号導通路３０１、３０２と、信号導通路に介在して、信号導通路を通過する信号の劣化を抑制するバッファ回路２３１ａ、２３２ａ、２３３ａ、２３４ａとを設ける。【選択図】図３
2007017871.tif 000002
【特許請求の範囲】
【請求項１】
複数の制御信号が印加され、駆動信号を出力する駆動回路において、
少なくとも、
前記複数の制御信号における少なくとも一つの制御信号を通過させる少なくとも一つの信号導通路と、
前記信号導通路に介在して、前記制御信号の信号電圧の劣化を抑制する増幅回路と、
を備えることを特徴とする駆動回路。
【請求項２】
前記信号導通路を通過させる前記制御信号はデジタル信号であって、前記増幅回路はバッファ回路であることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記信号導通路を通過させる前記制御信号はアナログ信号であって、前記増幅回路はボルテージフォロワ回路であることを特徴とする請求項１に記載の駆動回路。
【請求項４】
前記増幅回路は、少なくとも、
バッファ回路と、
ボルテージフォロワ回路と、
前記バッファ回路及び前記ボルテージフォロワ回路の何れかを前記信号導通路の信号導通に介在する回路として切り替える切替回路と、
を有することを特徴とする請求項１に記載の駆動回路。
【請求項５】
前記駆動回路は、
前記信号導通路を複数備え、
該複数の信号導通路の何れかの、前記増幅回路を介した信号導通方向は一方向に設定され、他の前記信号導通路の前記信号導通方向は逆方向に設定されていることを特徴とする請求項１に記載の駆動回路。
【請求項６】
前記駆動回路は、表示パネルに駆動信号を出力して該表示パネルを表示駆動する表示駆動回路であることを特徴とする請求項１に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の制御信号が印加されて駆動信号を出力する駆動回路に関するものであり、特に、表示パネルに駆動信号を出力して表示駆動する表示駆動回路に好適に適用されるものである。
【背景技術】
【０００２】
表示パネルの代表例としてアクティブマトリクス方式の液晶表示パネルが知られている。このアクティブマトリクス方式の液晶表示パネルにおいては、スイッチング素子（例えばＴＦＴ（ThinFilm Transistor：薄膜トランジスタ））を介して信号ラインに接続される画素電極（表示画素）と、当該画素電極に対向して配置される共通電極との間に液晶が充填され、２つの電極間にて電場が形成されることにより液晶が駆動される。
【０００３】
図９は、液晶表示パネル及びこの液晶表示パネルを駆動する駆動回路（表示駆動回路）であるドライバを備えた従来の液晶表示装置の要部構成図である。また、図１０は、１つの表示画素の等価回路である。図９に示すように、液晶表示装置は、概略、表示領域１０、信号ドライバ１２０、走査ドライバ１３０等を備える。ここで、信号ドライバ１２０、走査ドライバ１３０が、ＩＣチップとして、表示領域１０が形成された例えばガラスからなる液晶表示基板１１０上に実装されて構成されるものがある。
【０００４】
表示領域１０は、行方向に配設された複数の走査ラインＧと、列方向に配設された複数の信号ラインＳを備え、走査ラインＧと信号ラインＳの各交点付近に図１０に示す表示画素を備える。
【０００５】
図１０に示すように、各表示画素は、薄膜トランジスタ（ＴＦＴ）９１を介して走査ラインＧ及び信号ラインＳに接続された画素電極９２と、画素電極９２に対向する位置に配置された対向電極９３と、画素電極９２と対向電極９３との間に液晶が充填されてなる画素容量９４と、画素容量９４と並列接続され、画素容量９４の印加電圧を保持する補助容量９５と、補助容量９５の一端に接続される補助容量ラインＣから構成され、画素電極９２と対向電極９３との間に形成される電界により液晶の配列が変化することを用いて、画像表示が実現される。
【０００６】
走査ドライバ１３０は、例えば走査ドライバ１３０ａ及び１３０ｂの２個の半導体集積回路（ＬＳＩ）が縦続接続されて構成される。走査ドライバ１３０には走査ラインＧが接続され、各ドライバが順次走査ラインＧを選択することで、走査ラインＧが順次に走査される。具体的には、ＬＣＤコントローラから走査ドライバ１３０ａに垂直制御信号の１つである垂直走査開始信号ＶＳが印加されると、走査ドライバ１３０ａは、走査ドライバ１３０ａに接続された各走査ラインＧの順次走査を開始する。そして、走査ドライバ１３０ａに接続された走査ラインＧの最終ラインが走査されると、走査ドライバ１３０ａから走査ドライバ１３０ｂに垂直走査開始信号ＶＳが出力される。そして同様に走査ドライバ１３０ｂにおいて、走査ドライバ１３０ｂに接続されている各走査ラインＧの順次走査が行われて、走査終了信号が走査ドライバ１３０ｂからＬＣＤコントローラへ出力される。
【０００７】
信号ドライバ１２０は、例えば信号ドライバ１２０ａ、１２０ｂ及び１２０ｃの３個のＬＳＩが縦続接続されて構成される。信号ドライバ１２０には信号ラインＳが接続され、信号ラインＳには、走査ドライバ１３０の走査タイミングで、信号ドライバ１２０から信号データに相当する信号が印加される。この結果、走査ドライバ１３０によって走査された走査ラインＧに接続されている各表示画素の画像表示が実現される。
【０００８】
各信号ドライバ１２０ａ、１２０ｂ及び１２０ｃは、信号データのラッチ動作を順次に行う。具体的には、ＬＣＤコントローラから信号ドライバ１２０ａに水平制御信号の１つである水平データ読込開始信号ＨＤが印加されると、信号ドライバ１２０ａは、信号ドライバ１２０ａに接続された各信号ラインＳそれぞれに対応する信号データのラッチ動作を順次に行う。そして、信号ドライバ１２０ａに接続された全ての信号ラインＳ分の信号データのラッチが終了すると、信号ドライバ１２０ａから信号ドライバ１２０ｂに水平データ読込開始信号ＨＤが出力される。そして同様に信号ドライバ１２０ｂ及び１２０ｃにおいて、各ドライバに接続された信号ラインＳの信号データのラッチが行われて、１走査ライン分の信号データの取り込みが終了した旨の終了信号が信号ドライバ１２０ｃからＬＣＤコントローラへ出力される。
【０００９】
ところで、信号ドライバ１２０及び走査ドライバ１３０には、それぞれ上述した垂直走査開始信号ＶＳや水平データ読込開始信号ＨＤ等を入出力するための入力端子及び出力端子が備えられている。各ドライバを縦続接続した際、各ドライバの端子間の配線は短くて済むが、ＬＣＤコントローラから初段のドライバの入力端子への配線、或いは、最終段のドライバの出力端子からＬＣＤコントローラへの配線は、ドライバの外側を回り込むようにして配線される（例えば特許文献１）。このような配線は、液晶表示基板１１０における画像表示に寄与しない周辺領域に設けられることになるため、表示領域１０の周囲のいわゆる額縁部分が大きくなってしまうという問題があった。
【００１０】
そこで、ＬＳＩ内に信号を通過させるための信号導通路（以下、「ＰＡＴＨライン」という。）を設けたドライバが開発・実用化されている。図１１は、（ａ）がＰＡＴＨラインが設けられていない３つの走査ドライバ１５０ａ，１５０ｂ及び１５０ｃによって走査ドライバ１５０を構成した場合の概略構成を示す図であり、（ｂ）がＰＡＴＨラインを備えた３つの走査ドライバ１７０ａ、１７０ｂ及び１７０ｃによって走査ドライバ１７０を構成した場合の概略構成を示す図である。
【００１１】
図１１（ａ）において、ＬＣＤコントローラから初段の走査ドライバ１５０ａの走査開始信号入力端子ＳＴＶｉｎへの配線は、走査ドライバ１５０全体の外側を回り込むように配線されている。一方、図１１（ｂ）においては、初段の走査ドライバ１７０ａの走査開始信号入力端子ＳＴＶｉｎは走査ドライバ１７０ａの出力端子ＰＡＴＨｏｕｔと接続されている。そして、走査ドライバ１７０ａ、１７０ｂ及び１７０ｃ間の入力端子ＰＡＴＨｉｎと出力端子ＰＡＴＨｏｕｔとが接続されることで、走査ドライバ１７０ａ、１７０ｂ及び１７０ｃそれぞれのＰＡＴＨラインが接続される。即ち、ＬＣＤドライバからの走査開始信号は、走査ドライバ１７０ｃの入力端子ＰＡＴＨｉｎに入力されて後、各走査ドライバを介して初段の走査ドライバ１７０ａの走査開始信号入力端子ＳＴＶｉｎへ入力されるが、走査開始信号に係るＬＣＤドライバと走査ドライバ１７０との間の配線は、ＬＣＤドライバと走査ドライバ１７０ｃ間で済む。尚、同図（ｃ）においては、ＬＳＩ内に２本のＰＡＴＨライン１，２が設けられている例を示している。
【特許文献１】特開平１１−２３７６１１号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ＰＡＴＨラインは上述した走査開始信号を通過させるためだけのものではなく、種々の信号を通過させることができる。しかしながら、ＰＡＴＨラインは、例えば、図１１（ｃ）に示すように、単に端子間を短絡した信号線であるため、配線抵抗や寄生容量等によって信号劣化（波形なまり等）が起こることがあるという問題があった。
【００１３】
本発明の課題は、液晶表示パネルの狭額縁化を実現すると共に、配線抵抗や寄生容量等による信号劣化の影響を低減することのできる駆動回路を実現することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、請求項１記載の発明は、複数の制御信号が印加され、駆動信号を出力する駆動回路において、前記複数の制御信号における少なくとも一つの制御信号を通過させる少なくとも一つの信号導通路と、前記信号導通路に介在して、前記制御信号の信号電圧の劣化を抑制する増幅回路と、を備えることを特徴とする。
【００１５】
請求項２記載の発明は、請求項１に記載の駆動回路において、前記信号導通路を通過させる前記制御信号はデジタル信号であって、前記増幅回路はバッファ回路であることを特徴とする。
【００１６】
請求項３記載の発明は、請求項１に記載の駆動回路において、前記信号導通路を通過させる前記制御信号はアナログ信号であって、前記増幅回路はボルテージフォロワ回路であることを特徴とする。
【００１７】
請求項４記載の発明は、請求項１に記載の駆動回路において、前記増幅回路は、少なくとも、バッファ回路と、ボルテージフォロワ回路と、前記バッファ回路及び前記ボルテージフォロワ回路の何れかを前記信号導通路の信号導通に介在する回路として切り替える切替回路と、を有することを特徴とする。
【００１８】
請求項５記載の発明は、請求項１に記載の駆動回路において、前記駆動回路は、前記信号導通路を複数備え、該複数の信号導通路の何れかの、前記増幅回路を介した信号導通方向は一方向に設定され、他の前記信号導通方向は逆方向に設定されていることを特徴とする。
【００１９】
請求項６記載の発明は、請求項１に記載の駆動回路において、前記駆動回路は、表示パネルに駆動信号を出力して該表示パネルを表示駆動する表示駆動回路であることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、複数の制御信号における少なくとも一つの制御信号を通過させる少なくとも一つの信号導通路を備えることにより、駆動回路を回り込むような配線を不要とし、狭額縁化を図ることができる。また、信号導通路に介在する増幅回路により、信号導通路を通過する信号の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００２１】
［第１実施形態］
以下、本発明を液晶表示パネルを駆動する走査ドライバ及び信号ドライバに適用した場合の第１実施形態について図を参照して説明する。図１は、本発明を適用した走査ドライバ及び信号ドライバを備えた液晶表示装置１の概略構成を示すブロック図である。液晶表示装置１は、概略、表示領域１０が形成された例えばガラスからなる液晶表示基板１００、信号ドライバ２０、走査ドライバ３０、ＲＧＢデコーダ４０、反転アンプ５０、駆動アンプ６０、ＬＣＤコントローラ７０等を備えて構成される。ここで、信号ドライバ２０、走査ドライバ３０は、ＩＣチップとして、液晶表示基板１００上に実装される。
【００２２】
表示領域０は、行方向に配設された複数の走査ラインＧと、列方向に配設された複数の信号ラインＳを備え、走査ラインＧと信号ラインＳの各交点付近に図１０に示す表示画素を備えて構成される。
【００２３】
走査ドライバ３０には、走査ラインＧが接続され、後述するＬＣＤコントローラ７０から出力される垂直走査開始信号ＶＳを含む垂直制御信号に基づいて、各走査ラインＧに走査信号を順次印加して選択状態とすることで各走査ラインＧを走査する。尚、垂直制御信号には、垂直走査開始信号ＶＳの他、垂直クロック信号ＶＣＬＫ、垂直同期信号Ｖ等が含まれるが、垂直走査開始信号ＶＳのみを例示し、他の信号の図示及び説明を省略する。
【００２４】
信号ドライバ２０には、信号ラインＳが接続され、後述するＬＣＤコントローラ７０から出力される水平データ読込開始信号ＨＤを含む水平制御信号が供給され、水平データ読込開始信号ＨＤに基づいて、反転アンプ５０から供給される表示データである反転ＲＧＢ信号を取り込んで保持し、反転ＲＧＢ信号に対応する表示信号電圧を各信号ラインＳに供給する。尚、水平制御信号には、水平データ読込開始信号ＨＤの他、水平クロック信号ＨＣＬＫ、水平同期信号Ｈ、走査方向設定信号ＬＲ等が含まれるが、水平データ読込開始信号ＨＤのみを例示し、他の信号の図示及び説明を省略する。
【００２５】
ＲＧＢデコーダ４０は、例えば、液晶表示装置１の外部から供給される映像信号（コンポジットビデオ信号）から水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号ＣＳＹを抽出して、ＬＣＤコントローラ７０に供給すると共に、映像信号に含まれるＲ、Ｇ、Ｂの各色信号（ＲＧＢ信号）を抽出し、反転アンプ５０に出力する。
【００２６】
反転アンプ５０は、ＬＣＤコントローラ７０から供給される極性反転制御信号ＦＲＰに応じてＲＧＢ信号を反転処理して、反転ＲＧＢ信号を生成して信号ドライバ２０に出力する。
【００２７】
駆動アンプ６０は、各表示画素に設けられた補助容量ラインＣ及び対向電極９３に印加されるコモン信号電圧ＶＣＯＭを生成して出力し、ＬＣＤコントローラ７０から出力される極性反転制御信号ＦＲＰに応じて、コモン信号電圧ＶＣＯＭの極性を反転して出力する。
【００２８】
ＬＣＤコントローラ７０は、ＲＧＢデコーダ４０から供給される水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号ＣＳＹに基づいて、極性反転制御信号ＦＲＰ等を生成して、反転アンプ５０及び駆動アンプ６０に出力すると共に、複数の水平制御信号を信号ドライバ２０に、複数の垂直制御信号を走査ドライバ３０に出力する。これにより、所定のタイミングで各表示画素に表示信号電圧を印加して、液晶表示パネル１０に映像信号に基づく所定の画像情報を表示させる制御を行う。
【００２９】
図２は、本第１実施形態における信号ドライバ２０及び走査ドライバ３０の概略接続構成例を示すブロック図である。尚、本発明の説明上必要な部分のみを図示し、その他の部分の図示及び詳細な説明は省略する。図２において、信号ドライバ２０は、例えば、信号ドライバ２０ａ，２０ｂ及び２０ｃの３個のドライバＬＳＩが縦続接続されて構成されている。また、走査ドライバ３０は、例えば、走査ドライバ３０ａ及び３０ｂの２個のドライバＬＳＩが縦続接続されて構成される。
【００３０】
信号ドライバ２０ａ〜２０ｃには、ＬＣＤコントローラ７０から供給される複数の水平制御信号のうちの、デジタル信号からなる例えば水平データ読込開始信号ＨＤを入出力するためのＳＰＤ入力端子１２３ａ〜１２３ｃ及びＳＰＤ出力端子１２４ａ〜１２４ｃと、水平データ読込開始信号ＨＤを導通するためのＰＡＴＨ入力端子１２１ａ〜１２１ｃ及びＰＡＴＨ出力端子１２２ａ〜１２２ｃとが設けられ、各信号ドライバ２０ａ，２０ｂ，２０ｃにおいて、ＰＡＴＨ入力端子１２１ａ，１２１ｂ，１２１ｃとＰＡＴＨ出力端子１２２ａ，１２２ｂ，１２２ｃ間にＰＡＴＨライン（信号導通路）が設けられている。
【００３１】
信号ドライバ２０ｃのＰＡＴＨ出力端子１２２ｃと信号ドライバ２０ｂのＰＡＴＨ入力端子１２１ｂとが接続され、信号ドライバ２０ｂのＰＡＴＨ出力端子１２２ｂと信号ドライバ２０ａのＰＡＴＨ入力端子１２１ａとが接続され、信号ドライバ２０ａのＰＡＴＨ出力端子１２２ａと信号ドライバ２０ａのＳＰＤ入力端子１２３ａとが接続される。この結果、各信号ドライバのＰＡＴＨライン（信号導通路）が直列に接続され、信号ドライバ２０ｃのＰＡＴＨ入力端子１２１ｃと、信号ドライバ２０ａのＳＰＤ入力端子１２３ａとが接続されることとなる。
【００３２】
そして、信号ドライバ２０ｃのＰＡＴＨ入力端子１２１ｃにＬＣＤコントローラ７０から水平データ読込開始信号ＨＤが入力されると、各信号ドライバのＰＡＴＨラインを介して、初段である信号ドライバ２０ａのＳＰＤ入力端子１２３ａに水平データ読込開始信号ＨＤが印加される。
【００３３】
また、信号ドライバ２０ａのＳＰＤ出力端子１２４ａと信号ドライバ２０ｂのＳＰＤ入力端子１２３ｂとが接続され、信号ドライバ２０ｂのＳＰＤ出力端子１２４ｂと信号ドライバ２０ｃのＳＰＤ入力端子１２３ｃとが接続される。そして、信号ドライバ２０ａから順に信号データのラッチ動作が順次行われて、信号ドライバ２０ｃにおけるラッチ動作が完了すると、信号ドライバ２０ｃのＳＰＤ出力端子１２４ｃからＬＣＤコントローラ７０へ読込終了信号ＨＥが出力される。
【００３４】
走査ドライバ３０ａ〜３０ｂには、ＬＣＤコントローラ７０から供給される複数の垂直制御信号のうちの、デジタル信号からなる例えば垂直走査開始信号ＶＳを入出力するためのＳＴＶ入力端子１３３ａ〜１３３ｂ及びＳＴＶ出力端子１３４ａ〜１３４ｂと、垂直走査開始信号ＶＳを導通するためのＰＡＴＨ入力端子１３１ａ〜１３１ｂ及びＰＡＴＨ出力端子１３２ａ〜１３２ｂとが設けられ、各走査ドライバ３０ａ，３０ｂにおいて、ＰＡＴＨ入力端子１３１ａ，１３１ｂとＰＡＴＨ出力端子１３２ａ，１３２ｂ間にＰＡＴＨライン（信号導通路）が設けられている。
【００３５】
走査ドライバ３０ｂのＰＡＴＨ出力端子１３２ｂと走査ドライバ３０ａのＰＡＴＨ入力端子１３１ａとが接続され、走査ドライバ３０ａのＰＡＴＨ出力端子１３２ａと走査ドライバ３０ａのＳＴＶ入力端子１３３ａとが接続される。この結果、各走査ドライバのＰＡＴＨライン（信号導通路）が直列に接続され、走査ドライバ３０ｂのＰＡＴＨ入力端子１３１ｂと、走査ドライバ３０ａのＳＴＶ入力端子１３３ａとが接続されることとなる。
【００３６】
そして、走査ドライバ３０ｂのＰＡＴＨ入力端子１３１ｂにＬＣＤコントローラ７０から垂直走査開始信号ＶＳが入力されると、各信号ドライバのＰＡＴＨラインを介して、初段である走査ドライバ３０ａのＳＴＶ入力端子１３３ａに垂直走査開始信号ＶＳが印加される。
【００３７】
また、走査ドライバ３０ａのＳＰＤ出力端子１３４ａと走査ドライバ３０ｂのＳＰＤ入力端子１３３ｂとが接続される。そして、走査ドライバ３０ａから順に走査ラインＧの走査が順次行われて、走査ドライバ３０ｂにおける走査が完了すると、走査ドライバ３０ｂのＳＴＶ出力端子１３４ｂからＬＣＤコントローラ７０へ走査終了信号ＶＥが出力される。
【００３８】
次に、各ドライバ２０ａ〜２０ｃ，３０ａ〜３０ｂに設けられているＰＡＴＨラインに係る回路構成について詳細に説明する。ここで、信号ドライバ２０ａ〜２０ｃ及び走査ドライバ３０ａ〜３０ｂにおけるＰＡＴＨラインの構成は、何れも同一構成によって成るため、以下では、走査ドライバ３０ａを一例として説明する。図３は、走査ドライバ３０ａのＰＡＴＨラインに係る概略構成を示す図である。尚、同図は、走査ドライバ３０ａが２本のＰＡＴＨラインを有している例を示しており、その他の回路構成の図示を省略している。
【００３９】
図３において、ＰＡＴＨライン３０１上には信号電圧増幅用の２つのバッファ回路２３１ａ，２３２ａが設けられており、入力端子ＰＡＴＨ１ＩＮとバッファ回路２３１ａの入力端子とが接続され、バッファ回路２３１ａの出力端子とバッファ回路２３２ａの入力端子とが接続され、バッファ回路２３２ａの出力端子と出力端子ＰＡＴＨ１ＯＵＴとが接続される。
【００４０】
ＰＡＴＨライン３０２上には、ＰＡＴＨライン３０１と同様に、信号電圧増幅用の２つのバッファ回路２３３ａ，２３４ａが設けられており、入力端子ＰＡＴＨ２ＩＮとバッファ回路２３３ａの入力端子とが接続され、バッファ回路２３３ａの出力端子とバッファ回路２３４ａの入力端子とが接続され、バッファ回路２３４ａの出力端子と出力端子ＰＡＴＨ２ＯＵＴとが接続される。この走査ドライバ３０ａは例えば、入力端子ＰＡＴＨ１ＩＮが図２のＰＡＴＨ入力端子１３１ａとして、出力端子ＰＡＴＨ１ＯＵＴが図２のＰＡＴＨ出力端子１３２ａとして利用される。
【００４１】
以上のように、走査ドライバ３０ａ内にＰＡＴＨライン３０１，３０２が設けられているため、例えば垂直走査開始信号ＶＳ等の信号用に、走査ドライバ３０ａの外側を回り込むようにして配線を設ける必要がない。これにより、表示領域１０の周囲の額縁部分を狭くすることができる。また、ＰＡＴＨライン３０１，３０２に信号電圧を増幅するためのバッファ回路２３１ａ〜２３４ａを設けることにより、ＰＡＴＨライン３０１，３０２を通過するデジタル信号の劣化を抑制することができる。
【００４２】
尚、上述した第１実施形態では、走査ドライバ３０ａに２本のＰＡＴＨラインを設ける例について説明したが、ＰＡＴＨラインの本数はこれに限るものではなく、任意の本数としてもよい。また、ＰＡＴＨラインを通過する信号は、垂直走査開始信号ＶＳに限定されないことは勿論である。さらに、上述した第１実施形態では、２本のＰＡＴＨラインの導通方向が同一方向（図３中、左から右方向）である場合を例として説明したが、ＰＡＴＨラインの導通方向は上述した例に限定されない。
【００４３】
例えば、図４に示すように、走査ドライバ３０ａに設けられた２本のＰＡＴＨライン３０３，３０２のうち、ＰＡＴＨライン３０３は、図中右から左方向を導通方向とし、ＰＡＴＨライン３０２は、図中左から右方向を導通方向としてもよい。
【００４４】
［第２実施形態］
次に、本発明を適用した第２実施形態について説明する。
上述した第１実施形態では、ＰＡＴＨライン（信号導通路）に、デジタル信号からなる例えば垂直走査開始信号ＶＳ及び水平データ読込開始信号ＨＤを通過させる構成としたが、第２実施形態は、これらの信号がアナログ信号の場合の実施形態である。尚、本第２実施形態における液晶表示装置１は、第１実施形態において図１を用いて説明した液晶表示装置１とほぼ同等であり、図２に示す信号ドライバ２０ａ〜２０ｃを信号ドライバ２１ａ〜２１ｃ、走査ドライバ３０ａ〜３０ｂを走査ドライバ３１ａ〜３１ｂに置き換えた構成となる。従って、以下では走査ドライバ３１ａを代表例として走査ドライバ３１ａの構成及び動作を中心に説明し、第１実施形態と同等の機能及び構成要素については同一の符号を付し、図示及び説明を省略する。
【００４５】
図５は、本第２実施形態の走査ドライバ３１ａのＰＡＴＨラインに係る概略構成を示す図である。尚、同図は、走査ドライバ３１ａが２本のＰＡＴＨライン３１１，３１２を有している例を示しており、その他の回路構成の図示を省略している。
【００４６】
図５において、ＰＡＴＨライン３１１上には、ボルテージフォロワ回路４３１ａが設けられている。ボルテージフォロワ回路４３１ａは、オペアンプ４３２ａの＋端子にＰＡＴＨ１ＩＮが接続され、オペアンプ４３２ａの−端子にオペアンプ４３２ａの出力端子が接続されて負帰還が形成されたボルテージフォロワ回路である。ボルテージフォロワ回路は、出力電圧の値が入力電圧の値と等しくなり、出力インピーダンスが極めて低いため、信号レベルを可変せずに信号電圧の劣化を抑制することができる。従って、アナログ信号に好適な構成となっている。また、ボルテージフォロワ回路４３２ａの出力端子と出力端子ＰＡＴＨ１ＯＵＴとが接続される。
【００４７】
また、ＰＡＴＨライン３１２上には、ＰＡＴＨライン３１１と同様に、ボルテージフォロワ回路４３４ａが設けられており、入力端子ＰＡＴＨ２ＩＮとボルテージフォロワ回路４３４ａの＋端子とが、ボルテージフォロワ回路４３２ａの出力端子と出力端子ＰＡＴＨ１ＯＵＴとが接続される。
【００４８】
以上のように、ＰＡＴＨライン３１１，３１２に信号電圧を増幅するためのボルテージフォロワ回路４３２ａ，３４３ａを設けることにより、ＰＡＴＨライン３１１，３１２を通過するアナログ信号の劣化を抑制することができる。これにより、ＰＡＴＨライン３１１，３１２を通過する信号がアナログ信号の場合でも、その信号レベルを変化させることなく通過させることができて、信号の劣化を抑制することができる。
【００４９】
尚、上述した第２実施形態では、走査ドライバ３１ａに２本のＰＡＴＨラインを設ける例について説明したが、ＰＡＴＨラインの本数はこれに限らず任意の本数としてもよい。また、ＰＡＴＨラインを通過する信号は、垂直走査開始信号ＶＳに限定されないことは勿論である。さらに、上述した第２実施形態では、２本のＰＡＴＨラインの導通方向が同一方向（図５中、左から右方向）である場合を例として説明したが、ＰＡＴＨラインの導通方向は上述した例に限定されない。
【００５０】
例えば、図６に示すように、走査ドライバ３１ａに設けられた２本のＰＡＴＨライン３１３，３１２のうち、ＰＡＴＨライン３１３は、図中右から左方向を導通方向とし、ＰＡＴＨライン３１２は、図中左から右方向を導通方向としてもよい。
【００５１】
［第３実施形態］
次に、本発明を適用した第３実施形態について説明する。
上述した第１実施形態では、ＰＡＴＨライン（信号導通路）を通過させる信号をデジタル信号とし、走査ドライバ３０ａのＰＡＴＨライン３０１ａ，３０２ａ上にバッファ回路２３１ａ〜２３４ａを設ける構成とし、第２実施形態では、ＰＡＴＨラインを通過させる信号をアナログ信号とし、走査ドライバ３０ａのＰＡＴＨライン３１１、３１２上にボルテージフォロワ回路４３１ａ，４３３ａを設ける構成としたが、第３実施形態は、ＰＡＴＨライン上にバッファ回路及びボルテージフォロア回路を設け、切替回路によって何れか一方を選択して、デジタル信号又はアナログ信号の信号劣化を抑制することが可能な構成とする。
【００５２】
尚、本第３実施形態における液晶表示装置１は、第１実施形態において図１を用いて説明した液晶表示装置１とほぼ同等であり、図２に示す信号ドライバ２０ａ〜２０ｃを信号ドライバ２２ａ〜２２ｃ、走査ドライバ３０ａ〜３０ｂを走査ドライバ３２ａ〜３２ｂに置き換えた構成となる。従って、以下では走査ドライバ３２ａを代表例として走査ドライバ３２ａの構成及び動作を中心に説明し、第１実施形態と同等の機能及び構成要素については同一の符号を付し、図示及び説明を省略する。
【００５３】
図７は、本第３実施形態における走査ドライバ３２ａのＰＡＴＨラインに係る概略構成を示す図である。尚、同図には、走査ドライバ３２ａが２本のＰＡＴＨライン３２１，３２２を有している例を示しており、その他の回路構成の図示を省略している。
【００５４】
図７において、ＰＡＴＨライン３２１には、短絡ライン６３１ａと、デジタル信号増幅用のバッファ回路６３２ａと、アナログ信号増幅用のボルテージフォロワ回路６３３ａとが並列接続されている。また、短絡ライン６３１ａ、バッファ回路６３２ａ及びボルテージフォロワ回路６３３ａと、ＰＡＴＨＰＡＲＨ１ＯＵＴとの間には、それぞれ切替回路６４１ａ〜６４３ａが設けられており、切替回路６４１ａ〜６４３ａの接続状態に応じて、短絡ライン６３１ａ、バッファ回路６３２ａ及びボルテージフォロワ回路６３３ａの何れかがＰＡＴＨライン３２１の信号導通に介在するように構成されている。
【００５５】
切替回路６４１ａ〜６４３ａは、例えばＬＣＤコントローラ７０から切替制御信号が供給され、これに応じて接続状態を切り替える構成、又は、ジャンパー線等により固定的に接続又は開放状態に設定される構成であっても良い。
【００５６】
図７において、切替回路６４１ａが接続され、切替回路６４２ａ，６４２３ａが開放された状態では、入力端子ＰＡＴＨ１ＩＮと出力端子ＰＡＴＨ１ＯＵＴとが、短絡ライン６３１ａを介して接続される。
【００５７】
また、切替回路６４２ａが接続され、切替回路６４１ａ，６４３ａが開放された状態では、入力端子ＰＡＴＨ１ＩＮとバッファ回路６３２ａの入力端子とが、バッファ回路６３２ａの出力端子と出力端子ＰＡＴＨ１ＯＵＴとが接続される。
【００５８】
さらに、切替回路６４３ａが接続され、切替回路６４１ａ，６４２ａが開放された状態では、入力端子ＰＡＴＨ１ＩＮとボルテージフォロア回路６３６ａの+端子とが接続され、ボルテージフォロワ回路６３６ａの出力端子と出力端子ＰＡＴＨ２ＯＵＴとが接続される。
【００５９】
また、ＰＡＴＨライン３２２上には、ＰＡＴＨライン３２１と同様に、短絡ライン６３４ａと、デジタル信号増幅用のバッファ回路６３５ａと、アナログ信号増幅用のボルテージフォロワ回路６３６ａと、切替回路６３７ａ〜６３９ａとが設けられている。尚、これらの構成はＰＡＴＨライン３２１と同一構成によってなるため、詳細な説明は省略する。
【００６０】
以上のように、第３実施形態の走査ドライバ３２ａは、ＰＡＴＨライン３２１，３２２上に、短絡ライン６３１ａ，６３４ａと、デジタル信号増幅用のバッファ回路６３２ａ，６３５ａと、アナログ信号増幅用のボルテージフォロワ回路６３３ａ，６３６ａとを備え、切替回路６４１ａ〜６４６ａの接続状態に応じて、ＰＡＴＨライン３２１，３２２の信号導通に介在する短絡ライン、バッファ回路又はボルテージフォロワ回路が切り替えられる。これにより、走査ドライバ３２ａの構成、用途に応じて好適な信号導通路を構成して、ＰＡＴＨライン３２１，３２２を通過する信号の劣化を抑制することができる。
【００６１】
デジタル信号からなる例えば垂直走査開始信号ＶＳを通過させる場合、切替回路６４２ａ，６４５ａを接続させることにより、ＰＡＴＨライン３２１，３２２にバッファ回路６３２ａ，６３５ａを介在させて、ＰＡＴＨライン３２１，３２２を通過するデジタル信号の信号電圧の劣化を抑制することができる。また、アナログ信号からなる例えば垂直走査開始信号ＶＳを通過させる場合、切替回路６４３ａ，６４６ａを接続させることにより、ＰＡＴＨライン３２１，３２２にボルテージフォロワ回路６３３ａ，６３６ａを介在させて、ＰＡＴＨライン３２１，３２２を通過するアナログ信号の信号電圧の劣化を抑制することができる。或いは、例えば電源電圧や信号レベルが変化しないような信号等を通過させる場合であって、バッファ回路やボルテージフォロワ回路を介する必要がない場合には、切替回路６４１ａ，６４４ａを接続して、短絡ライン６３１ａ，６３４ａに接続する。この場合、走査ドライバ３２ａの消費電力を低減させることができる。
【００６２】
尚、上述した第３実施形態では、走査ドライバ３２ａに２本のＰＡＴＨラインを設ける例について説明したが、ＰＡＴＨラインの本数はこれに限らず任意の本数としてもよい。また、ＰＡＴＨラインを通過する信号は、垂直走査開始信号ＶＳに限定されないことは勿論である。さらに、上述した第３実施形態では、２本のＰＡＴＨラインの導通方向が同一方向（図７中、左から右方向）である場合を例として説明したが、ＰＡＴＨラインの導通方向は上述した例に限定されない。
【００６３】
例えば、図８に示すように、走査ドライバ３２ａに設けられた２本のＰＡＴＨライン３２３，３２２のうち、ＰＡＴＨライン３２３は、図中右から左方向を導通方向とし、ＰＡＴＨライン３２２は、図中左から右方向を導通方向としてもよい。
【００６４】
さらに、上述した第１〜第３実施形態においては、走査ドライバ３０ａ〜３２ａを代表例として説明を行ったが、他の走査ドライバや信号ドライバについても同様に本発明を適用することができる。信号ドライバへの適用例としては、例えば、水平データ読込開始信号ＨＤをＰＡＴＨラインに導通させ、ＰＡＴＨラインに設けられたバッファ回路又はボルテージフォロワ回路により、通過する水平データ読込開始信号ＨＤの信号劣化を抑制することができる。
【図面の簡単な説明】
【００６５】
【図１】液晶表示装置の構成を示すブロック図。
【図２】信号ドライバ及び走査ドライバの概略構成を示すブロック図。
【図３】第１実施形態における走査ドライバの概略構成を示すブロック図。
【図４】第１実施形態の変形例を示す図。
【図５】第２実施形態における走査ドライバの概略構成を示すブロック図。
【図６】第２実施形態の変形例を示す図。
【図７】第３実施形態における走査ドライバの概略構成を示すブロック図。
【図８】第３実施形態の変形例を示す図。
【図９】従来の信号ドライバ及び走査ドライバの構成を示すブロック図。
【図１０】表示画素の等価回路。
【図１１】従来の走査ドライバの概略構成を示すブロック図。
【符号の説明】
【００６６】
１        液晶表示装置
１０        液晶表示パネル
２０        信号ドライバ
３０        走査ドライバ
４０        ＲＧＢデコーダ
５０        反転アンプ
６０        駆動アンプ
７０        ＬＣＤコントローラ
【図１】
2007017871.tif 000003
【図２】
2007017871.tif 000004
【図３】
2007017871.tif 000005
【図４】
2007017871.tif 000006
【図５】
2007017871.tif 000007
【図６】
2007017871.tif 000008
【図７】
2007017871.tif 000009
【図８】
2007017871.tif 000010
【図９】
2007017871.tif 000011
【図１０】
2007017871.tif 000012
【図１１】
2007017871.tif 000013