(57)【要約】【課題】  他の回路と共通のバスを介してメモリに接続される半導体集積回路の低消費電力化を図る。【解決手段】  他の回路と共通のバスを介してメモリに接続される半導体集積回路において、バスと接続される入出力端子Ｔ１〜Ｔｎごとに設けられたバッファ回路ＢＵＦＩ、ＢＵＦＯに、信号の伝搬を遮断するスイッチ素子を設ける。スイッチ制御部３０には、画像処理ＩＣ１００に外部から入力されるチップセレクト信号ＳＥＬが入力される。スイッチ制御部３０は、チップセレクト信号ＳＥＬにもとづき、他の回路がメモリにアクセスする間、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子をオフする。【選択図】  図１
2007049423.tif 000002
【特許請求の範囲】
【請求項１】
他の回路と共通のバスを介してメモリに接続される半導体集積回路であって、
前記バスと接続される入出力端子ごとに設けられたバッファ回路に、信号の伝搬を遮断するスイッチ素子を設け、前記他の回路が前記メモリにアクセスする間、前記スイッチ素子をオフすることを特徴とする半導体集積回路。
【請求項２】
前記バッファ回路は、電源電圧端子と接地間に直列に接続された、
第１、第２ＰチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と、
第１、第２ＮチャンネルＭＯＳＦＥＴと、を備え、
前記第１、第２ＰチャンネルＭＯＳＦＥＴのいずれか一方のゲートと、前記第１、第２ＮチャンネルＭＯＳＦＥＴのいずれか一方のゲートと、を前記入出力端子に接続するとともに、
前記第１、第２ＰチャンネルＭＯＳＦＥＴの他方と、前記第１、第２ＮチャンネルＭＯＳＦＥＴの他方を、前記スイッチ素子とし、
前記第２ＰチャンネルＭＯＳＦＥＴと前記第１ＮチャンネルＭＯＳＦＥＴの接続点を前記バッファ回路の出力端子としたことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記バッファ回路の出力端子と、前記電源電圧端子間に設けられたプルアップ用トランジスタをさらに備えることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記バッファ回路の出力端子と、前記接地間に設けられたプルダウン用トランジスタをさらに備えることを特徴とする請求項２に記載の半導体集積回路。
【請求項５】
本半導体集積回路の動作状態を指示するチップセレクト信号にもとづき、前記スイッチ素子のオン、オフを制御するスイッチ制御部をさらに備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項６】
前記バスは、アドレスバスであることを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
【請求項７】
前記バスは、データバスであることを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
【請求項８】
前記半導体集積回路は、マイクロプロセッサと共通のバスを介してメモリに接続される画像処理回路であることを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
【請求項９】
マトリクス型表示装置と、
マイクロプロセッサと、
メモリと、
前記マイクロプロセッサと共通のバスを介して前記メモリに接続される請求項８に記載の半導体集積回路と、
を備え、前記半導体集積回路は、前記マトリクス型表示装置に表示される画像データに対して所定の演算処理を行うことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスを介してメモリと接続される半導体集積回路に関する。
【背景技術】
【０００２】
携帯電話端末やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、あるいはパーソナルコンピュータなどの電子機器には、データ処理を行う種々のプロセッサと、データを格納するためのＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）あるいはＲＡＭ（Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が搭載される。メモリは、複数のプロセッサからアクセスできるように、各プロセッサとは共通のデータバスやアドレスバスを介して接続されるのが一般的である。
【０００３】
こうした電子機器においては、複数のプロセッサのうち、チップセレクト信号によって選択されたひとつのプロセッサが、メモリにアクセス可能な状態となり、メモリからデータを読み出し、あるいはメモリにデータを書き込む。たとえば特許文献１には、複数のプロセッサとメモリが同一のバスを介して接続される携帯電話端末の構成が開示されている。
【特許文献１】特開２００４−１８００４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に課題として挙げられるように、２つのプロセッサをひとつのデータバスで接続する場合、データバスの一方のプロセッサがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスに接続されている他方のプロセッサ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうという問題がある。その結果、携帯電話端末などの電池駆動型の電子機器の場合、動作時間が短くなってしまうという問題があった。
【０００５】
本発明は係る課題に鑑みてなされたものであり、その目的は、他の回路と共通のバスを介してメモリに接続される半導体集積回路の低消費電力化を図ることにある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、他の回路と共通のバスを介してメモリに接続される半導体集積回路に関する。この半導体集積回路は、バスと接続される入出力端子ごとに設けられたバッファ回路に、信号の伝搬を遮断するスイッチ素子を設け、他の回路がメモリにアクセスする間、スイッチ素子をオフする。
【０００７】
この態様によると、スイッチ素子を遮断することにより、バッファ回路およびバッファ回路よりも内側の信号処理を行う回路ブロックに、信号が伝搬するのを阻止することができ、不要な電流が流れるのを防止することができる。
【０００８】
バッファ回路は、電源電圧端子と接地間に直列に接続された、第１、第２ＰチャンネルＭＯＳＦＥＴと、第１、第２ＮチャンネルＭＯＳＦＥＴと、を備えてもよい。第１、第２ＰチャンネルＭＯＳＦＥＴのいずれか一方のゲートと、第１、第２ＮチャンネルＭＯＳＦＥＴのいずれか一方のゲートと、を入出力端子に接続するとともに、第１、第２ＰチャンネルＭＯＳＦＥＴの他方と、第１、第２ＮチャンネルＭＯＳＦＥＴの他方を、スイッチ素子とし、第２ＰチャンネルＭＯＳＦＥＴと第１ＮチャンネルＭＯＳＦＥＴの接続点をバッファ回路の出力端子としてもよい。
【０００９】
バッファ回路を上記構成とすることにより、スイッチ素子に相当するＭＯＳＦＥＴをオフすることにより、電源電圧端子と接地間の電流経路が遮断されるため、不要な電流が流れるのを好適に防止することができる。さらに、スイッチ素子をオフすることによりバッファ回路の出力端子には、半導体集積回路の入出力端子の信号レベルの変化が現れないため、内部の回路ブロックに信号が伝搬するのを好適に防止することができる。
【００１０】
半導体集積回路は、バッファ回路の出力端子と、電源電圧端子間に設けられたプルアップ用トランジスタをさらに備えてもよい。バッファ回路の出力端子と、接地間に設けられたプルダウン用トランジスタをさらに備えてもよい。
バッファ回路のスイッチ素子に相当するＭＯＳＦＥＴをオフした場合、そのバッファ回路の出力端子はハイインピーダンスとなるため、信号レベルが不安定となる。そこで、プルアップ用、あるいはプルダウン用のトランジスタを設けることにより、バッファ回路の出力信号レベルをハイ、もしくはローレベルに固定することができる。
【００１１】
半導体集積回路は、本半導体集積回路の動作状態を指示するチップセレクト信号にもとづき、スイッチ素子のオン、オフを制御するスイッチ制御部をさらに備えてもよい。
【００１２】
本発明の別の態様は、電子機器である。この電子機器は、マトリクス型表示装置と、マイクロプロセッサと、メモリと、マイクロプロセッサと共通のバスを介してメモリに接続される画像処理回路である上述の半導体集積回路と、を備える。画像処理回路である半導体集積回路は、マトリクス型表示装置に表示される画像データに対して所定の演算処理を行う。
【００１３】
この態様によると、半導体集積回路の消費電力を低下させることができるため、電子機器の動作時間を延ばすことができる。
【００１４】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、他の回路と共通のバスを介してメモリに接続される半導体集積回路の低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００１６】
図１は、本実施の形態に係る半導体集積回路１００の構成の一部を示す回路図である。図２は、図１の入出力回路１０の詳細な構成を示す回路図である。また、図３は、図１の半導体集積回路１００を用いた電子機器の構成を示すブロック図である。図３における画像処理ＩＣ１００が、図１の半導体集積回路１００に対応する。
【００１７】
図３の電子機器は、携帯電話端末やＰＤＡ、ＣＤプレイヤなどの電池駆動型の情報端末やパーソナルコンピュータなど、メモリおよび複数の半導体集積回路を備える電子機器である。本実施の形態において、電子機器は携帯電話端末として説明する。
携帯電話端末２００は、ベースバンドＩＣ１１０、通信処理部１１２、音声処理部１１４、ＲＯＭ１２０、ＲＡＭ１３０、画像処理ＩＣ１００、液晶パネル（以下ＬＣＤという）１４２、液晶パネル駆動用ＩＣ（以下、ＬＣＤドライバという）１４０、バス１５０を備える。
【００１８】
ベースバンドＩＣ１１０は、携帯電話端末２００全体を統合的に処理する演算処理ユニットである。ベースバンドＩＣ１１０は、通信処理部１１２および音声処理部１１４と接続される。
音声処理部１１４は、マイク、スピーカやＡ／Ｄコンバータ、Ｄ／Ａコンバータ等を含む。音声処理部１１４は、ユーザが発声した音声を電気信号に変換して増幅し、Ａ／Ｄ変換し、音声ＣＯＤＥＣを介してベースバンドＩＣ１１０へと出力する。ベースバンドＩＣ１１０は、デジタル化された音声信号や、画像データあるいはメールの文章などの文字データに対して、ＣＤＭＡ方式やＧＳＭ方式などの通信方式にもとづいて、符号化ならびに変調を行う。ベースバンドＩＣ１１０により変調された送信すべき変調信号は、通信処理部１１２へと送られる。
【００１９】
通信処理部１１２は、アンテナ、アンプ、ミキサなどの、基地局と通信を行うための高周波回路を含み、ベースバンドＩＣ１１０から出力された変調信号を周波数変換して増幅した後、アンテナから基地局へと電波を送信する。また、通信処理部１１２は、アンテナで受信した高周波信号を、増幅して周波数変換した後に、ベースバンドＩＣ１１０へと出力する。ベースバンドＩＣ１１０は、受信した高周波信号を復調する。
【００２０】
ＬＣＤ１４２は、データを映像として表示する。ＬＣＤドライバＩＣ１４０は、画像処理ＩＣ１００から出力される画像データにもとづいて、ＬＣＤ１４２をマトリクス駆動する。ＬＣＤ１４２の代わりに、たとえば有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）やＬＥＤを用いたマトリクス型表示装置が搭載されていてもよい。
【００２１】
画像処理ＩＣ１００は、ベースバンドＩＣ１１０と、バス１５０を介して接続される。また、バス１５０には、ＲＯＭ１２０、ＲＡＭ１３０が接続されている。画像処理ＩＣ１００は、図示しないカメラによって撮像された静止画、あるいは動画などに対して、ＪＰＥＧ圧縮、ＭＰＥＧ圧縮を行うとともに、ＲＡＭ１３０にＪＰＥＧ形式やＭＰＥＧ形式で保存された静止画データや動画データを解凍し、ＬＣＤドライバＩＣ１４０が要求するタイミングおよびフォーマットに変換して、ＬＣＤドライバＩＣ１４０に対して出力する。その結果、ＬＣＤ１４２には、ＬＣＤドライバＩＣ１４０に入力されたフレームデータに対応した画像が表示される。
【００２２】
ベースバンドＩＣ１１０および画像処理ＩＣ１００は、それぞれが他の回路と共通のバスを介してメモリに接続される半導体集積回路である。ＲＯＭ１２０およびＲＡＭ１３０には、それぞれ、ベースバンドＩＣ１１０、画像処理ＩＣ１００のいずれもがアクセス可能となっている。ベースバンドＩＣ１１０および画像処理ＩＣ１００がメモリに同時にアクセスするのを防止するため、ベースバンドＩＣ１１０および画像処理ＩＣ１００にはそれぞれ、チップセレクト信号ＳＥＬが入力されており、チップセレクト信号ＳＥＬにより選択された回路のみが、ＲＯＭ１２０、ＲＡＭ１３０にアクセスを行う。
【００２３】
以下、図３の携帯電話端末２００に用いられる画像処理ＩＣ１００を例として、本実施の形態に係る半導体集積回路の構成について図１を参照しながら説明する。図１の画像処理ＩＣ１００は、入出力端子Ｔと総称される入出力端子Ｔ１〜Ｔｎ、入出力回路１０、内部回路２０、スイッチ制御部３０を含む。
【００２４】
ｎ個の入出力端子Ｔ１〜Ｔｎは、バス幅がｎビットのバス１５０を介して、ＲＯＭ１２０、ＲＡＭ１３０およびベースバンドＩＣ１１０と接続される。バス１５０は、データバスとアドレスバスを含むものとする。
入出力回路１０は、入力バッファＢＵＦＩと総称されるＢＵＦＩ１〜ＢＵＦＩｎ、出力バッファＢＵＦＯと総称されるＢＵＦＯ１〜ＢＵＦＯｎを含む。入力バッファＢＵＦＩならびに出力バッファＢＵＦＯは、各入出力端子Ｔごとに設けられ、入力バッファＢＵＦＩは、バス１５０から入出力端子Ｔを介して入力される信号を増幅し、内部回路２０へと出力する。同様に、出力バッファＢＵＦＯは、内部回路２０から出力される信号を増幅してバス１５０へと出力する。
【００２５】
本実施の形態に係る画像処理ＩＣ１００において、バス１５０と接続される入出力端子Ｔ１〜Ｔｎごとに設けられた入力バッファＢＵＦＩおよび出力バッファＢＵＦＯには、信号の伝搬を遮断するスイッチ素子が設けられる。このスイッチ素子は、他の回路、すなわち本実施の形態においてはベースバンドＩＣ１１０がＲＯＭ１２０、ＲＡＭ１３０にアクセスする間、逆にいえば、画像処理ＩＣ１００のＲＯＭ１２０、ＲＡＭ１３０に対するアクセスが禁止される期間、オフされる。
【００２６】
スイッチ制御部３０には、画像処理ＩＣ１００に外部から入力されるチップセレクト信号ＳＥＬが入力されており、チップセレクト信号ＳＥＬにもとづき、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子のオン、オフを制御する。スイッチ制御部３０は、入力バッファＢＵＦＩ、出力バッファＢＵＦＯに設けられたスイッチ素子のオンオフを制御するためのイネーブル信号ＥＮを、入力バッファＢＵＦＩ、出力バッファＢＵＦＯに対して出力する。入力バッファＢＵＦＩおよび出力バッファＢＵＦＯはイネーブル信号ＥＮがハイレベルのときオフ、ローレベルのときオンのアクティブローに設定される。
【００２７】
次に、入出力回路１０に設けられる入力バッファＢＵＦＩの詳細な構成について図２をもとに説明する。入力バッファＢＵＦＩは、第１ＰチャンネルＭＯＳトランジスタＰ１、第２ＰチャンネルＭＯＳトランジスタＰ２、第１ＮチャンネルＭＯＳトランジスタＮ１、第２ＮチャンネルＭＯＳトランジスタＮ２、インバータ１６を含む。
第１ＰチャンネルＭＯＳトランジスタＰ１、第２ＰチャンネルＭＯＳトランジスタＰ２、第１ＮチャンネルＭＯＳトランジスタＮ１、第２ＮチャンネルＭＯＳトランジスタＮ２は、電源電圧端子Ｖｄｄと接地間に直列に接続される。
【００２８】
第２ＰチャンネルＭＯＳトランジスタＰ２および第２ＮチャンネルＭＯＳトランジスタＮ２のゲートは、入出力端子Ｔに接続される。また、第１ＰチャンネルＭＯＳトランジスタＰ１および第１ＮチャンネルＭＯＳトランジスタＮ１はスイッチ素子として機能する。第２ＰチャンネルＭＯＳトランジスタＰ２と第１ＮチャンネルＭＯＳトランジスタＮ１の接続点は、入力バッファ１２の出力端子となり、内部回路２０に接続される。
【００２９】
第１ＰチャンネルＭＯＳトランジスタＰ１のゲートには、スイッチ制御部３０から出力されるイネーブル信号ＥＮが入力される。また第１ＮチャンネルＭＯＳトランジスタＮ１のゲートにはイネーブル信号ＥＮがインバータ１６によって反転して入力される。
スイッチ素子として設けられた第１ＰチャンネルＭＯＳトランジスタＰ１および第１ＮチャンネルＭＯＳトランジスタＮ１は、イネーブル信号ＥＮがハイレベルのときオフ、ローレベルのときオンとなる。したがって、イネーブル信号ＥＮがハイレベルのとき、入力バッファＢＵＦＩの電流経路が遮断され、入出力端子Ｔに入力される信号が変動しても、入力バッファＢＵＦＩには電流が流れず、消費電力が低減される。
【００３０】
さらに、入力バッファＢＵＦＩがオフすることにより、入出力端子Ｔに入力される信号が変動しても、入力バッファＢＵＦＩの出力端子の電位は変動しないため、後段の内部回路２０における消費電力も低減することができる。
【００３１】
入力バッファＢＵＦＩをオフ状態としたとき、入力バッファＢＵＦＩはハイインピーダンスとなるため、出力電圧が不定となる場合がある。そこで、図２に示すように、入力バッファＢＵＦＩの出力端子と電源電圧端子間に、プルアップ用トランジスタＰ３、プルダウン用トランジスタＮ３を設けてもよい。プルアップ用トランジスタＰ３をオンした場合、入力バッファＢＵＦＩの出力端子の電位をハイレベルに固定することができ、プルダウン用トランジスタＮ３をオンした場合には、入力バッファＢＵＦＩの出力端子の電位をローレベルに固定することができる。その結果、入力バッファＢＵＦＩがオフ状態の期間、内部回路２０に入力される信号レベルをハイ、ローで任意に切り替えることができるようになる。プルアップ用トランジスタＰ３、プルダウン用トランジスタＮ３は、いずれか一方のみを設けてもよい。
【００３２】
また、出力バッファＢＵＦＯについても、入力バッファＢＵＦＩと同様の構成とすることができる。出力バッファＢＵＦＯについても、スイッチ素子を設けることによって、本半導体集積回路がチップセレクト信号により選択されていない期間の消費電力を低減することができる。
【００３３】
このように、本実施の形態に係る画像処理ＩＣ１００によれば、ベースバンドＩＣ１１０がメモリにアクセスする間、入力バッファＢＵＦＩ、出力バッファＢＵＦＯに設けたスイッチ素子をオフすることにより、画像処理ＩＣ１００のバッファおよび内部回路２０での消費電流を低減することができる。その結果、画像処理ＩＣ１００が搭載される携帯電話端末２００の消費電力を低減することができ、バッテリの寿命を延ばすことができる。
【００３４】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３５】
実施の形態においては、半導体集積回路の例として、携帯電話端末２００に搭載される画像処理ＩＣ１００を例に説明したが、これには限定されず、他の回路と共通のバスを介してメモリに接続される半導体集積回路に広く適用することができる。たとえば、携帯電話端末２００のベースバンドＩＣ１１０のメモリと接続される入出力端子を、図２および図１に示す構成としてもよい。また、パーソナルコンピュータに搭載される各種半導体集積回路などにも好適に用いることができる。
【００３６】
実施の形態で説明した図２の入力バッファＢＵＦＩでは、第１ＰチャンネルＭＯＳトランジスタＰ１および第１ＮチャンネルＭＯＳトランジスタＮ１をスイッチ素子として使用したが、これには限定されない。たとえば、第２ＰチャンネルＭＯＳトランジスタＰ２および第２ＮチャンネルＭＯＳトランジスタＮ２をスイッチ素子とするとともに、第１ＰチャンネルＭＯＳトランジスタＰ１および第１ＮチャンネルＭＯＳトランジスタＮ１のゲートを入出力端子Ｔに接続してもよい。
【００３７】
実施の形態で説明したハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態に係る半導体集積回路の構成の一部を示す回路図である。
【図２】図１の入出力回路の詳細な構成を示す回路図である。
【図３】図１の半導体集積回路を用いた電子機器の構成を示すブロック図である。
【符号の説明】
【００３９】
Ｐ１  第１ＰチャンネルＭＯＳトランジスタ、  Ｐ２  第２ＰチャンネルＭＯＳトランジスタ、  Ｎ１  第１ＮチャンネルＭＯＳトランジスタ、  Ｎ２  第２ＮチャンネルＭＯＳトランジスタ、  Ｔ  入出力端子、  １０  入出力回路、  ＢＵＦＩ  入力バッファ、  ＢＵＦＯ  出力バッファ、  １６  インバータ、  ２０  内部回路、  ３０  スイッチ制御部、  １００  画像処理ＩＣ、  １１０  ベースバンドＩＣ、  １１２  通信処理部、  １１４  音声処理部、  １２０  ＲＯＭ、  １３０  ＲＡＭ、  １４０  ＬＣＤドライバＩＣ、  １４２  ＬＣＤ、  １５０  バス、  ２００  携帯電話端末。
【図１】
2007049423.tif 000003
【図２】
2007049423.tif 000004
【図３】
2007049423.tif 000005