(57)【要約】【課題】高精細化を適切に図ることが可能な電界放出型撮像素子を提供すること。【解決手段】カソード電極３と、マトリクス状に配置された複数の電子放出源２と、ゲート電極４と、アノード電極６と、光電変換膜と、を備えた電界放出型撮像素子Ａ１であって、ゲート電極４は、第１方向に配列されており、かつそれぞれが上記第１方向に直交する第２方向に延びる複数の帯状要素４１を含んでおり、アノード電極６は、上記第２方向に配列されており、かつそれぞれが上記第１方向に延びる複数の帯状要素６１を含んでおり、アノード電極６の複数の帯状要素６１からの電流を同時に読み取り可能な駆動制御手段８を備えている。【選択図】  図１
2007157441.tif 000002
【特許請求の範囲】
【請求項１】
カソード電極と、
上記カソード電極上にマトリクス状に配置された複数の電子放出源と、
上記カソード電極に対して絶縁されており、かつ上記電子放出源との間にゲート電圧を印加するためのゲート電極と、
上記複数の電子放出源に対向するアノード電極と、
上記アノード電極よりも上記複数の電子放出源側に配置された光電変換膜と、を備えた電界放出型撮像素子であって、
上記カソード電極または上記ゲート電極は、第１方向に配列されており、かつそれぞれが上記第１方向に直交する第２方向に延びる複数の帯状要素を含んでおり、
上記アノード電極は、上記第２方向に配列されており、かつそれぞれが上記第１方向に延びる複数の帯状要素を含んでおり、
上記アノード電極の上記複数の帯状要素からの電流を同時に読み取り可能な電流読み取り手段を備えていることを特徴とする、電界放出型撮像素子。
【請求項２】
上記光電変換膜は、ＨＡＲＰ膜からなる、請求項１に記載の電界放出型撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえばＨＡＲＰ膜を有する電界放出型撮像素子に関する。
【背景技術】
【０００２】
光電変換膜を用いた電界放出型撮像素子は、ＣＣＤ素子またはＣＭＯＳ素子と比較して、高感度であるという利点を備える。図５は、従来の電界放出型撮像素子の一例を示している。同図に示された撮像素子Ｘは、カソード電極９１、複数の電子放出源９２、ゲート電極９３、アノード電極９４、走査回路９５，９６、および出力アンプ９７を備えている。カソード電極９１は、図中上下方向に配列された複数の帯状要素を含んでいる。複数の電子放出源９２は、カソード電極９１上に形成されている。４つの電子放出源９２によって１つの画素が構成されている。ゲート電極９３は、図中左右方向に配列された複数の帯状要素を含んでいる。アノード電極９４は、複数の電子放出源９２に対向配置されている。
【０００３】
撮像素子Ｘを用いて撮像を行うには、走査回路９５，９６によって複数の電子放出源９２を走査する。たとえば、フレーム周波数の１周期内にカソード電極９１の複数の帯状要素を順次導通状態とし得る周波数をカソード周波数とする。このカソード周波数の１周期内において、ゲート電極９３の複数の帯状要素を走査し得る周波数をゲート周波数とする。カソード電極９１とゲート電極９３とを互いに同期された上記カソード周波数およびゲート周波数にしたがって走査回路９５，９６により走査する。これにより、画素を構成する４つずつの電子放出源９２からアノード電極９４に向けて電子が放出される。この電子放出は、画素ごとに点順次で行われる。アノード電極９４の電子放出源９２側には、光電変換膜（図示略）が設けられている。この光電変換膜のうち電子放出がなされた画素に対向する部分に光が入射すると、その光量に応じた起電力が生じる。この起電力による電流を出力アンプ９７を介して読み取る。上記走査を行うことにより、出力アンプ９７からは、各画素の輝度に比例する電流が点順次で出力されることになる。この点順次の電流を上記カソード周波数および上記ゲート周波数に同期して読み取ると、各画素の輝度が得られる。フレーム周波数の１周期における全ての画素の輝度によって撮影対象の画像が構成される。
【０００４】
しかしながら、近年、撮像素子の高精細化がますます進められている。たとえば、フレーム周波数６０Ｈｚの撮像素子において、１９２０×１０８０ドットの解像度を有する画像を撮像する場合、上記カソード周波数は６４．８ｋＨｚ、上記ゲート周波数は１２５ＭＨｚとなる。このため、出力アンプ９７から出力される電流を、１２５ＭＨｚの周波数で読み取ることが必要である。上記ゲート周波数および上記読み取りの周波数が高くなるほど、その駆動制御が困難となる。これは、上記電流を読み取るための回路の複雑化、高コスト化を招来する。また、撮像素子Ｘを高い周波数で駆動すると、高周波のノイズが発生するおそれが大きい。このように、撮像素子Ｘでは、高精細化に伴う不具合があった。
【０００５】
【特許文献１】特開平５−１９８２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記した事情のもとで考え出されたものであって、高精細化を適切に図ることが可能な電界放出型撮像素子を提供することをその課題とする。
【課題を解決するための手段】
【０００７】
本発明によって提供される電界放出型撮像素子は、カソード電極と、上記カソード電極上にマトリクス状に配置された複数の電子放出源と、上記カソード電極に対して絶縁されており、かつ上記電子放出源との間にゲート電圧を印加するためのゲート電極と、上記複数の電子放出源に対向するアノード電極と、上記アノード電極よりも上記複数の電子放出源側に配置された光電変換膜と、を備えた電界放出型撮像素子であって、上記カソード電極または上記ゲート電極は、第１方向に配列されており、かつそれぞれが上記第１方向に直交する第２方向に延びる複数の帯状要素を含んでおり、上記アノード電極は、上記第２方向に配列されており、かつそれぞれが上記第１方向に延びる複数の帯状要素を含んでおり、上記アノード電極の上記複数の帯状要素からの電流を同時に読み取り可能な電流読み取り手段を備えていることを特徴としている。
【０００８】
このような構成によれば、上記カソード電極または上記ゲート電極のいずれか一方のみを走査し、他方を一様に導通させるという駆動方法が可能である。また、この駆動方法においては、上記カソード電極または上記ゲート電極のうち走査されるものの走査周波数で、上記電流読み取り手段による読み取りを行うことが可能である。したがって、上記電界放出型撮像素子の走査周波数および読み取り周波数を低く抑制しつつ、高精細化を図ることができる。
【０００９】
本発明の好ましい実施の形態においては、上記光電変換膜は、ＨＡＲＰ膜からなる。このような構成によれば、より小さい光量の光を適切に光電変換することが可能であり、上記電界放出型撮像素子の高精細化に適している。
【００１０】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００１２】
図１および図２は、本発明に係る電界放出型撮像素子の第１実施形態を示している。本実施形態の撮像素子Ａ１は、１対の基板１Ａ，１Ｂ、複数の電子放出源２、カソード電極３、ゲート電極４、絶縁層５、アノード電極６、光電変換膜７、および駆動制御手段８を備えており、図２における図中上方にある撮影対象からの光を受光することにより画像を得るためのものである。
【００１３】
１対の基板１Ａ，１Ｂは、たとえばガラス製の矩形状板であり、互いに対向している。基板１Ａは、その対向面に複数の電子放出源２が設けられており、カソード基板と呼ばれる。基板１Ｂは、その対向面にアノード電極６および光電変換膜７が積層されており、アノード基板と呼ばれる。１対の基板１Ａ，１Ｂ間の空間は、図示しないシール手段によりその気圧が１０-5Ｐａ程度の真空状態とされている。
【００１４】
複数の電子放出源２は、アノード電極６に向けて電子を放出する部分である。図１に示すように、複数の電子放出源２は、マトリクス状に配置されている。図２に示すように、電子放出源２は、山形状であり、たとえば鉄化合物からなる触媒金属にカーボンナノチューブからなる炭素繊維が形成されたものである。複数の電子放出源２は、カソード電極３上に形成されている。
【００１５】
カソード電極３は、基板１Ａ上に形成されており、たとえばＡｕの薄膜に対してパターン形成を施したものである。図１に示すように、カソード電極３は、矩形状部分を有しており、この矩形状部分に複数の電子放出源２が形成されている。
【００１６】
絶縁層５は、たとえばＳｉＯ2酸化膜であり、図２に示すようにその厚さが電子放出源２の高さより大とされる。絶縁層５には、複数の孔が形成されている。これらの孔には、電子放出源２が収容されている。
【００１７】
ゲート電極４は、たとえばＭｏ、Ｎｂなどの薄膜からなり、図２に示すように、絶縁層５上に形成されている。図１に示すようにゲート電極４は、複数の帯状要素４１を有している。複数の帯状要素４１は、それぞれが図中左右方向に延びており、図中上下方向に配列されている。帯状要素４１は、複数の電子放出源２のうち図中左右方向に同列に並んだものに沿って配置されている。
【００１８】
アノード電極６は、図２に示すように基板１Ｂの対向面に形成されており、たとえばＩＴＯ（Indium Tin Oxide）からなる透明電極である。図１に示すように、アノード電極
６は、複数の帯状要素６１を有している。複数の帯状要素６１は、それぞれが図中上下方向に延びており、図中左右方向に配列されている。帯状要素６１は、複数の電子放出源２のうち図中上下方向に同列に並んだものと重なるように配置されている。
【００１９】
光電変換膜７は、入射した光の大きさに応じた起電力を生じる膜である。本実施形態においては、光電変換膜７は、たとえばアモルファスセレンからなるＨＡＲＰ膜である。ＨＡＲＰ膜は、たとえばＰｂＯ，Ｓｂ２，Ｓ３，Ｓｃ，Ｃｄなどの半導体材料からなる光電変換膜と比べて光電変換の感度が高い。
【００２０】
駆動制御手段８は、複数の電子放出源２をいわゆるパッシブマトリクス制御するためのものであり、コントローラ８１、カソードドライバ８２、ゲートドライバ８３、電流電圧変換回路８４、およびＡ−Ｄ変換回路８５を備えている。コントローラ８１は、ＣＰＵおよびメモリを具備しており、カソード電極３のスイッチング、ゲートドライバ８３に対する同期制御、Ａ−Ｄ変換回路８５から送られてきた各画素の輝度信号に基づく画像の構成、およびこの画像の記憶などの機能を有する。カソードドライバ８２は、コントローラ８１からの指令により、カソード電極８２の電圧Ｖｃを制御するためのものである。ゲートドライバ８３は、コントローラ８１からの同期信号ＣＬＫにしたがって、複数の帯状要素４１それぞれの電圧Ｖｇを制御するためのものである。電流電圧変換回路８４は、アノード電極６の複数の帯状要素６１からの電流を同時に電圧に変換する。Ａ−Ｄ変換回路８５は、電流電圧変換回路８４からの電圧をデジタル信号に変換し、コントローラ８１に送る。
【００２１】
次に、撮像素子Ａ１の駆動方法について、以下に説明する。
【００２２】
図３は、撮像素子Ａ１を駆動する際のタイミングチャートを示している。理解の便宜のため、このタイミングチャートは、図１に示す３×４ドットの画素構成の場合のものである。まず、撮像を開始するには、カソード電圧Ｖｃとアノード電圧ＶａをＧＮＤ電圧から所定の電圧に設定する。たとえば、カソード電圧Ｖｃを−３０Ｖ程度、アノード電圧Ｖａを＋２０００Ｖ程度とする。
【００２３】
この状態で、ゲート電極４の走査を開始する。この走査は、コントローラ８１からの同期信号ＣＬＫの指令に基づき、所定のフレーム周波数で行う。このフレーム周波数に対応する周期Ｔｆ内に、３つの帯状要素４１を走査する。すなわち、１つの帯状要素４１においては、周期Ｔｆの１／３に相当する時間Ｔｇだけ、ゲート電圧Ｖｇをステップ的に上昇させる。このステップ的な上昇においては、たとえば、ゲート電圧ＶｇをＧＮＤ電圧から＋３０Ｖ程度に昇圧する。
【００２４】
図３のゲート電圧Ｖｇを示す３つのグラフは、図１の３つの帯状要素４１に対応している。これらのグラフは、３つの帯状要素４１に対して、時間Ｔｇのステップ的な昇圧が順次行われていることを示している。ある帯状要素４１のゲート電圧Ｖｇが昇圧されると、この帯状要素４１に沿って配列された４つの電子放出源２から電子が放出される。すなわち、図１の図中左右方向に並んだ４つの電子放出源２ごとに、時間Ｔｇの電子放出が順次なされる。
【００２５】
このとき光電変換膜７のうち電子を放出した電子放出源２に対向する部分に光が入射していると、その光量に応じた電流が、アノード電極６のうち対応する帯状要素６１に流れる。１つの帯状要素４１が昇圧されると、４つの帯状要素６１についてこの光電変換現象が同時に発生する。このため、図３に示すように、４つの帯状要素６１の電流Ａｍ１〜Ａｍ４は、それぞれが時間Ｔｇごとにピークを持つ波形となる。これらの電流Ａｍ１〜Ａｍ４を、電圧電流変換回路８４およびＡ−Ｄ変換回路８５を介してコントローラ８１によってデジタル信号として読み取る。このデジタル信号から、周期Ｔｆごとの各画素の輝度が得られる。これらの輝度を上記メモリに蓄えると、撮影対象の画像が得られる。
【００２６】
高精細な画像を撮像する一例として、１９２０×１０８０ドットの解像度を有する画像を撮像する場合について説明する。この場合、ゲート電極４が１０８０本の帯状要素４１を有し、アノード電極６が１９２０本の帯状要素６１を有する構成とする。フレーム周波数が６０Ｈｚとすると、ゲート電極４を走査するゲート周波数は、６０Ｈｚ×１０８０本で６４．８ｋＨｚとなる。このゲート周波数と同じ周波数で、アノード電極６からの電流を読み取る。したがって、電流電圧変換回路８４およびＡ−Ｄ変換回路８５を介してコントローラ８１による読み取り周波数も６４．８ｋＨｚである。
【００２７】
次に、撮像素子Ａ１の作用について説明する。
【００２８】
本実施形態によれば、ゲート電極４のみを走査することにより撮像を行うことが可能である。また、電圧電流変換回路８４およびＡ−Ｄ変換回路８５を介したコントローラ８１による読み取りをパラレルで行うことにより、この読み取り周波数が上記ゲート周波数と同じとなる。したがって、撮像素子Ａ１の高精細化を図る場合に、複数の電子放出源２を走査するための周波数およびアノード電極６からの電流を読み取る周波数を比較的小さくすることができる。たとえば、本実施形態とは異なり、図５に示した従来技術によって１９２０×１０８０ドットの画像を撮像する場合を考える。この場合、カソード電極９１またはゲート電極９３のいずれか一方の走査周波数は、６４．８ｋＨｚ×１９２０本となり、１２５ＭＨｚという非常に高い周波数となる。また、アノード電極９４からの電流を、同じく１２５ＭＨｚで読み取ることが強いられる。このように、本実施形態の撮像素子Ａ１によれば、その高精細化を図るほど走査周波数および読み取り周波数を相対的に低くする効果が得られる。
【００２９】
また、カソード電極３を形成する際に、帯状要素を形成するためのパターン形成を施す必要が無い。したがって、撮像素子Ａ１の製造効率を高めることができる。
【００３０】
さらに、光電変換膜７としてＨＡＲＰ膜を用いることにより、より少ない受光量を適切に検出可能である。このため、１つの画素が占める面積の縮小化を図ることができる。したがって、撮像素子Ａ１の高精細化に適している。
【００３１】
図４は、本発明に係る電界放出型撮像素子の第２実施形態を示している。なお、本図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の電界放出型撮像素子Ａ２は、カソード電極３が複数の帯状要素を有する構成とされている点が上述した第１実施形態と異なっている。
【００３２】
図４に示すように、本実施形態のカソード電極３は、複数の帯状要素３１を有している。複数の帯状要素３１は、それぞれが図中上下方向に延びており、図中左右方向に配列されている。一方、ゲート電極４は、全ての電子放出源２と重なる矩形状部分を有しており、複数の帯状要素を有する構成ではない。また、アノード電極６の複数の帯状要素６１は、複数の帯状要素３１と直交している。このような実施形態によっても、撮像素子Ａ２の走査周波数および読み取り周波数を、上述した実施形態と同程度に低くすることができる。
【００３３】
本発明に係る電界放出型撮像素子は、上述した実施形態に限定されるものではない。本発明に係る電界放出型撮像素子の各部の具体的な構成は、種々に設計変更自在である。
【００３４】
本発明における電子放出源の構造としては、鉄合金とカーボンナノチューブからなるものに限定されず、たとえばいわゆるエミッタコーンと呼ばれるものであってもよい。また、画像を構成する１つの画素が、２以上の所定数の電子放出源により形成される構成としてもよい。さらに、カソード電極およびゲート電極の双方を互いに直交する複数の帯状要素を含む構成としても良い。この場合、カソード電極またはゲート電極のうち所望の電極に走査回路を接続することにより、走査方法が異なる電界放出型撮像素子を容易に作り分けることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る電界放出型撮像素子の第１実施形態を示す平面概念図である。
【図２】図１のＩＩ−ＩＩ線に沿う要部断面図である。
【図３】本発明に係る電界放出型撮像素子の第１実施形態の駆動方法を示すチャートである。
【図４】本発明に係る電界放出型撮像素子の第２実施形態を示す平面概念図である。
【図５】従来の電界放出型撮像素子の一例を示す平面概念図である。
【符号の説明】
【００３６】
Ａ１，Ａ２  撮像素子
Ｖａ    アノード電圧
Ｖｇ    ゲート電圧
１Ａ，１Ｂ  基板
２      電子放出源
３      カソード電極
４      ゲート電極
５      絶縁層
６      アノード電極
７      光電変換膜
８      駆動制御手段（電流読み取り手段）
３１    複数の帯状要素
４１    複数の帯状要素
６１    複数の帯状要素
８１    コントローラ
８２    カソードドライバ
８３    ゲートドライバ
８４    電流電圧変換回路
８５    Ａ−Ｄ変換回路
【図１】
2007157441.tif 000003
【図２】
2007157441.tif 000004
【図３】
2007157441.tif 000005
【図４】
2007157441.tif 000006
【図５】
2007157441.tif 000007