(57)【要約】【課題】整合特性を改善した半導体光変調デバイスを提案する。【解決手段】半導体光変調素子に電気信号を供給する駆動回路に接続される入力側端子と、終端抵抗に接続される出力側端子と、前記入力側端子と前記半導体光変調素子の電極とを接続する入力側ワイヤと、前記出力側端子と前記半導体光変調素子の電極とを接続する出力側ワイヤとを備え、前記入力側端子と出力側端子との間に付加容量または付加抵抗を配置し、この付加容量または付加抵抗を、前記入力側ワイヤと出力側ワイヤとの直列回路に対して並列に接続する。【選択図】図１
2007225904.tif 000002
【特許請求の範囲】
【請求項１】
半導体光変調素子と、この半導体光変調素子に電気信号を供給する駆動回路に接続される入力側端子と、終端抵抗に接続される出力側端子と、前記入力側端子と前記半導体光変調素子の電極とを接続する入力側ワイヤと、前記出力側端子と前記半導体光変調素子の電極とを接続する出力側ワイヤとを備えた半導体光変調デバイスであって、前記入力側端子と出力側端子との間に付加容量または付加抵抗を配置し、この付加容量または付加抵抗を、前記入力側ワイヤと出力側ワイヤとの直列回路に対して並列に接続したことを特徴とする半導体光変調デバイス。
【請求項２】
請求項１記載の半導体光変調デバイスであって、前記入力側端子と出力側端子との間に前記付加容量および前記付加抵抗を配置し、これらの付加容量と付加抵抗を、ともに前記入力側ワイヤと出力側ワイヤとの直列回路に対して並列に接続したことを特徴とする半導体光変調デバイス。
【請求項３】
請求項１または２記載の半導体光変調デバイスであって、前記付加容量が、前記半導体光変調素子を搭載する回路基板上の導電パターンのパターン間コンデンサによって構成されたことを特徴とする半導体光変調デバイス。
【請求項４】
請求項１または２記載の半導体光変調デバイスであって、前記付加容量が、チップコンデンサで構成されたことを特徴とする半導体光変調デバイス。
【請求項５】
請求項１または２記載の半導体光変調デバイスであって、前記付加抵抗が、薄膜抵抗で構成されたことを特徴とする半導体光変調デバイス。
【請求項６】
請求項１または２記載の半導体光変調デバイスであって、前記付加抵抗が、チップ抵抗で構成されたことを特徴とする半導体光変調デバイス。
【請求項７】
請求項１または２記載の半導体光変調デバイスであって、さらにペルチェ素子および伝送線路を備え、前記半導体光変調素子を前記ペルチェ素子上に配置し、前記出力側端子を前記伝送線路の心線を介して前記終端抵抗に接続したことを特徴とする半導体光変調デバイス。
【請求項８】
請求項７記載の半導体光変調デバイスであって、前記伝送線路をフレキシブル基板を用いて構成したことを特徴とする半導体光デバイス。
【請求項９】
請求項８記載の半導体光変調デバイスであって、前記伝送線路のＧＮＤ導体を格子状としたことを特徴とする半導体光変調デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気信号に基づいて変調された光信号を出力する半導体光変調デバイスに関するものである。
【背景技術】
【０００２】
この種の半導体光変調デバイスは、例えば特開平１−１９２１８８号公報に示される。この種の半導体光変調デバイスは、半導体光変調素子と、この半導体光変調素子に電気信号を供給する駆動回路に接続される入力側端子と、終端抵抗に接続される出力側端子と、前記入力側端子と前記半導体光変調素子の電極とを接続する入力側ワイヤと、前記出力側端子と前記半導体光変調素子の電極とを接続する出力側ワイヤとを備える。
【０００３】
【特許文献１】特開平１−１９２１８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のこの種の半導体光変調デバイスは、半導体光変調素子の寄生容量成分、寄生抵抗成分に加え、入力側ワイヤおよび出力側ワイヤの寄生インダクタンスのために、高周波領域まで整合をとるのが困難である。
【０００５】
この発明は、高周波領域まで整合を取れるように改良した半導体光変調デバイスを提案するものである。
【課題を解決するための手段】
【０００６】
この発明による半導体光変調デバイスは、半導体光変調素子と、この半導体光変調素子に電気信号を供給する駆動回路に接続される入力側端子と、終端抵抗に接続される出力側端子と、前記入力側端子と前記半導体光変調素子の電極とを接続する入力側ワイヤと、前記出力側端子と前記半導体光変調素子の電極とを接続する出力側ワイヤとを備えた半導体光変調デバイスであって、前記入力側端子と出力側端子との間に付加容量または付加抵抗を配置し、この付加容量または付加抵抗を、前記入力側ワイヤと出力側ワイヤとの直列回路に対して並列に接続したことを特徴とする。
【発明の効果】
【０００７】
この発明による半導体光変調デバイスでは、付加容量または付加抵抗が、入力側ワイヤと出力側ワイヤとの直列回路に対して並列に接続され、この付加容量または付加抵抗が高周波になるに従って、半導体光変調デバイスの合成インピーダンスを低下させるので、高周波領域まで整合をとることができる。
【発明を実施するための最良の形態】
【０００８】
以下この発明のいくつかの実施の形態について、図面を参照して説明する。
【０００９】
実施の形態１．
図１は、この発明による半導体光変調デバイスの実施の形態１を示す電気回路図である。この実施の形態１の半導体光変調デバイスは、半導体光変調素子１と、入力側端子２と、出力側端子３と、入力側ワイヤ４と、出力側ワイヤ５と、終端抵抗６と、付加容量８とを備えている。
【００１０】
半導体光変調素子１は、半導体レーザ素子で構成され、一対の電極１ａ、１ｂを有し、これらの電極１ａ、１ｂ間に供給される電気信号Ｓに基づいて変調された光信号を出力する。半導体光変調素子１の電極１ｂには、基準電位、例えばＶｃが与えられる。
【００１１】
入力側端子２には、図示しない駆動回路、例えば駆動用ＩＣから電気信号Ｓが供給される。この電気信号Ｓは、例えばＤＣ（直流）から１５（ＧＨｚ）までの周波数成分を含む。出力側端子３には、終端抵抗６が接続される。この終端抵抗６は、例えば５０（Ω）の終端抵抗である。この終端抵抗６の出力端子３と反対側の端子には、基準電位Ｖｄが与えられる。基準電位Ｖｄは基準電位Ｖｃと同じ電位とされるが、それと異なる電位とすることもできる。
【００１２】
入力側ワイヤ４は、半導体光変調素子１の電極１ａと入力側端子２とを接続する金属細線である。出力側ワイヤ５は、半導体光変調素子１の電極１ａと出力側端子３とを接続する金属細線である。入力側ワイヤ４と、出力側ワイヤ５は、入力側端子２と出力側端子３との間に直列に接続されており、入力側端子２と出力側端子３の間には、入力側ワイヤ４と出力側ワイヤ５との直列回路が形成される。
【００１３】
付加容量８は、入力側端子２と出力側端子３との間に配置されており、入力側ワイヤ４と出力側ワイヤ５との直列回路に並列に接続される。この付加容量８は、例えば０．０５（ｐＦ）から０．４０（ｐＦ）のキャパシタンスを持つように構成される。具体的には付加容量８は、０、１５（ｐＦ）のキャパシタンスを持つように構成される。
【００１４】
図１に示す半導体光変調デバイスの合成インピーダンスをＺとすると、この合成インピーダンスＺは、Ｚ＝Ｘ＋ｊＹで表わすことができる。Ｘは実数成分、Ｙは虚数成分である。この合成インピーダンスＺを終端抵抗６と整合するが、実数成分Ｘが終端抵抗６の抵抗値に近く、また虚数成分Ｙが０に近い程、整合が取れている結果となる。
【００１５】
図２は、図１の回路において、比較のために付加容量８を除去した従来のデバイスの反射特性をスミスチャートで示す。スミスチャートは、横軸が実数軸、縦軸が虚数軸であり、スミスチャートの軌跡が右に移動すると実数成分Ｘが大きく、また上に移動すると虚数成分Ｙが大きくなる。図２に示すスミスチャートの軌跡は、始点Ｐ１から終点Ｐ２まで延びている。始点Ｐ１は、半導体光変調素子１に対する電気信号をＤＣ（直流）とした場合、また終点Ｐ２はその電気信号を２０（ＧＨｚ）とした場合にそれぞれ相当する。この始点Ｐ１と終点Ｐ２の周波数は、図３、図５、図７、図１２でも同じである。
【００１６】
図２のスミスチャートでは、終点Ｐ２が始点Ｐ１のほぼ真上にあり、始点Ｐ１から終点Ｐ２へ右回り方向に上昇しているので、電気信号Ｓの周波数が高くなるに伴ない、合成インピーダンスＺの虚数成分Ｙが正の方向に増大することが解る。
【００１７】
一般に、インピーダンスにおけるインダクタンス成分はｊωＬ、その容量成分は１／ｊωＣで表わされ、インダクタンス成分は虚数軸の上側に、容量成分は虚数軸の下側に伸びる。図２のスミスチャートでは、電気信号Ｓの周波数が高くなると、入力側ワイヤ４と出力側ワイヤ５のインダクタンス成分が増大するので、合成インピーダンスＺのインダクタンス成分が増大する。
【００１８】
実施の形態１における付加容量８は、電気信号Ｓの周波数が高くなると、容量成分が減少するが、この付加容量８は、入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列となっているので、合成インピーダンスＺを虚数軸の下側に向かわせる。
【００１９】
図３は、実施の形態１における反射特性をスミスチャートで示す。図３のスミスチャートでは、終点Ｐ２は、始点Ｐ１の左下側に位置し、図２に比べて、スミスチャートの円の中心点に近づいている。整合特性は、スミスチャートの円の中心に近ければ近い程特性が良くなるので、図２のスミスチャートに比べ、整合特性が改善されるのが理解される。
【００２０】
このように実施の形態１では、付加容量８を、入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に接続したので、整合特性を改善することができる。
【００２１】
実施の形態２．
図４は、この発明による半導体光変調デバイスの実施の形態２を示す電気回路図である。この実施の形態２の半導体光変調デバイスは、実施の形態１の半導体光変調デバイスの付加容量８に加え、付加抵抗９を備えている。その他は実施の形態１と同じに構成され、付加容量８も実施の形態１と同じキャパシタンス値を持って入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に接続される。
【００２２】
付加抵抗９は、入力側端子２と出力側端子３との間に配置される。この付加抵抗９は、入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に接続され、付加容量８とも並列に接続される。この付加抵抗９は、例えば１００（Ω）から１０００（Ω）の抵抗値を持つように構成される。具体的には付加抵抗９は、３００（Ω）の抵抗値を持つように構成される。
【００２３】
図５は、実施の形態２における反射特性をスミスチャートで示す。図５に示すスミスチャートの軌跡の終点Ｐ２は、図３のスミスチャートと同様に始点Ｐ１の左下側に位置するが、図３と比べて、さらにスミスチャートの円の中心点に近づいている。図５のスミスチャートの軌跡は、円の中心点から殆ど離れることなく、図３に比べてより小さな回転半径で始点Ｐ１から右回りして、終点Ｐ２まで延びている。
【００２４】
この実施の形態２の半導体光変調デバイスでは、付加抵抗９は、合成インピーダンスＺを低下させるので、図５の特性から明らかなように、実施の形態１よりも合成インピーダンスＺの虚数成分Yを実施の形態１よりもさらに小さくして、より良好な整合をとることができる。
【００２５】
実施の形態３．
図６は、この発明による半導体光変調デバイスの実施の形態３を示す電気回路図である。この実施の形態３では、図１に示す実施の形態１における付加抵抗８に代わって、付加抵抗９が使用される。言い換えれば、実施の形態２において、付加容量８を除去したものであり、その他は実施の形態１、２と同じに構成される。付加抵抗９は、実施の形態２と同じ抵抗値を持って入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に接続される。
【００２６】
図７は、実施の形態３における反射特性をスミスチャートで示す。この図７に示すスミスチャートでは、終点Ｐ２は始点Ｐ１の左上側に位置しており、図２のスミスチャートに比べ、円の中心により近づいている。図２のスミスチャートでは、虚数成分が増大していたが、図７のスミスチャートでは、付加抵抗９を接続することにより、虚数成分が低減され、またスミスチャートの軌跡が円の中心点の左側を回り、相対的に円の中心点に近づいている。
【００２７】
このように実施の形態３では、入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に付加抵抗９を接続することにより、整合特性を改善することができる。
【００２８】
実施の形態４．
図８は、この発明による半導体光変調デバイスの実施の形態４を示す平面図である。この実施の形態４は、実施の形態１を具体化したものである。
【００２９】
この実施の形態４は、回路基板１０と伝送線路２０を備えている。回路基板１０は、その上主面の互いに独立した４つの導電パターン１１、１２、１３、１４を有している。上部に位置する導電パターン１１の上面には、半導体光変調素子１が配置される。この半導体光変調素子１の電極１ａは、その上面の一部に形成される。半導体光変調素子１の電極１ｂはその下面の全面に形成され、この電極１ｂが導電パターン１１に接合されている。
【００３０】
回路基板１０の中央に位置する導電パターン１２、１３は、互いに左右方向に対向しており、導電パターン１２は入力側端子２を構成し、導電パターン１３は出力側端子３を構成する。導電パターン１２、１３は、それぞれの上部に入力側パッド１２ａ、出力側パッド１３ａを有し、またそれぞれの下部に櫛歯状パターン１２ｂ、１３ｂを有する。入力側パッド１２ａは、入力側ワイヤ４により半導体光変調素子１の電極１ａに接続される。出力側パッド１３ａは、出力側ワイヤ５により、半導体光変調素子１の電極１ａに接続される。櫛歯状パターン１２ｂ、１３ｂは、互いに相手側に入り込んで、それらの間にパターン間コンデンサ８１を形成する。このパターン間コンデンサ８１が付加容量８を形成している。パターン間コンデンサ８１は、実施の形態１の付加容量８と同じキャパシタンスを有する。
【００３１】
回路基板１０の下部に位置する導電パターン１４と導電パターン１３との間に、終端抵抗６が配置される。この終端抵抗６は薄膜抵抗で構成され、導電パターン１４、１３を接続する。伝送線路２０は、整合の取れた例えばコプレナ伝送線路であり、互いに絶縁された３つの接続線２１、２２、２３を有する。これらの接続線２１、２２、２３は互いに平行に延びている。接続線２１は、導電パターン１１に接続され、接続線２２は導電パターン１２に、接続線２３は導電パターン１４にそれぞれ接続される。伝送線路２０は、図示しない駆動ＩＣに接続され、この駆動ＩＣからの電気信号Ｓが接続線２２を通じて導電パターン１２に供給され、半導体光変調素子１の電極１ａに供給される。接続線２１は、導電パターン１１に基準電位Ｖｃを、また接続線２３は、導電パターン１４に基準電位Ｖｄをそれぞれ供給する。
【００３２】
実施の形態４では、回路基板１０の導電パターン１２、１３の間のパターン間コンデンサ８１により付加容量８を形成し、実施の形態１と同様に、整合特性を改善することができる。
【００３３】
なお、図８において、パターン間コンデンサ８１の下部に薄膜抵抗９１を配置し、この薄膜抵抗９１により付加抵抗９を構成することもできる。薄膜抵抗９１は、導電パターン１２、１３に跨るように形成され、パターン間コンデンサ８１と並列に接続される。この薄膜抵抗９１は、実施の形態２の付加抵抗９と同じ抵抗値を有する。薄膜抵抗９１による付加抵抗９を追加すれば、実施の形態２を実現することができる。
【００３４】
実施の形態５．
図９は、この発明による半導体光変調デバイスの実施の形態５を示す平面図である。この実施の形態５は、実施の形態１を具体化したものである。実施の形態４では、付加容量８を回路基板上の導電パターン１２、１３の間に形成したが、実施の形態５では、回路基板１０の導電パターン１２、１３の間にチップコンデンサ８２を配置し、このチップコンデンサ８２により付加容量８を構成する。このチップコンデンサ８２は、実施の形態２の付加容量８と同じキャパシタンスを有する。その他は、実施の形態４と同じに構成される。
【００３５】
チップコンデンサ８２は、回路基板１０の導電パターン１２、１３に跨るように配置される。チップコンデンサ８２は、一対の電極を有し、これらの各電極がそれぞれ導電パターン１２、１３に接合される。
【００３６】
実施の形態５では、回路基板１０の導電パターン１２、１３の間に配置したチップコンデンサ８２により付加容量８を形成し、実施の形態１と同様に、整合特性を改善することができる。
【００３７】
なお、図９において、チップコンデンサ８２の下部に薄膜抵抗９１を配置し、この薄膜抵抗９１により付加抵抗９を構成することもできる。薄膜抵抗９１は、導電パターン１２、１３に跨るように形成され、チップコンデンサ８２と並列に接続される。この薄膜抵抗９１も、実施の形態２の付加抵抗９と同じ抵抗値を有する。この薄膜抵抗９１による付加抵抗９を追加すれば、実施の形態２を実現することができる。
【００３８】
実施の形態６．
図１０は、この発明による半導体光変調デバイスの実施の形態６を示す平面図である。この実施の形態６は、実施の形態２を具体化したものである。この実施の形態６では、実施の形態４と同様に、回路基板１０の導電パターン１２、１３の櫛歯状パターン１２ｂ、１３ｂによるパターン間コンデンサ８１により付加容量８を形成し、このパターン間コンデンサ８１の下部に、チップ抵抗９２による付加抵抗９を配置したものである。パターン間コンデンサ８１は、実施の形態２の付加容量８と同じキャパシタンスを有し、チップ抵抗９２は実施の形態２の付加抵抗９と同じ抵抗値を有する。その他は、実施の形態４と同じに構成される。
【００３９】
チップ抵抗９２は、回路基板１０の導電パターン１２、１３に跨るように配置される。チップ抵抗９２は、一対の電極を有し、これらの各電極がそれぞれ導電パターン１２、１３に接合される。
【００４０】
この実施の形態６では、回路基板１０の導電パターン１２、１３間にパターン間コンデンサ８１による付加容量８を形成するとともに、回路基板１０の導電パターン１２、１３の間に配置したチップ抵抗９２により付加抵抗９を形成し、実施の形態２と同様に、整合特性を改善することができる。
【００４１】
なお、図１０において、チップ抵抗９２を除去することもでき、この場合には、回路基板１０の導電パターン１２、１３間にパターン間コンデンサ８１による付加容量８を形成し、実施の形態１と同様に、整合特性を改善することができる。
【００４２】
実施の形態７．
図１１は、この発明による半導体光変調デバイスの実施の形態７を示す平面図である。この実施の形態７は、ペルチェ素子４０の上に回路基板５０を配置し、この回路基板５０上に半導体光変調素子１を配置し、これに内部伝送線路６０と、外部伝送線路７０を組み合わせたものである。
【００４３】
ペルチェ素子４０は、回路基板５０よりも大きな平面積を持って矩形状に構成される。このペルチェ素子４０の上面に回路基板５０が配置され、この回路基板５０に半導体光変調素子１が配置される。回路基板５０は、その上面の上部に導電パターン５１を有し、またその上面の下部に導電パターン５２、５３を有する。半導体光変調素子１は、その下側の電極１ｂが導電パターン５１の上面に接合される。
【００４４】
導電パターン５２、５３は、導電パターン５１の下部に、左右方向に互いに対向して形成される。導電パターン５２は入力側端子２を構成し、導電パターン５３は出力側端子３を構成する。導電パターン５２、５３は、それぞれの上部に入力側パッド５２ａ、出力側パッド５３ａを有し、またそれぞれの下部に櫛歯状パターン５２ｂ、５３ｂを有する。入力側パッド５２ａは、入力側ワイヤ４により半導体光変調素子１の電極１ａに接続される。出力側パッド５３ａは、出力側ワイヤ５により、半導体光変調素子１の電極１ａに接続される。この実施の形態７では、入力側ワイヤ４と出力側ワイヤ５は、共通ワイヤ４５を半導体光変調素子１の電極１ａのボンディングし、このボンディング点で共通ワイヤ４５を折り返すことにより、入力側ワイヤ４と、出力側ワイヤ５が構成される。しかし、実施の形態４〜６と同様に、これらの入力側ワイヤ４と出力側ワイヤ５を、互いに別のワイヤで構成することもできる。櫛歯状パターン５２ｂ、５３ｂは、互いに相手側に入り込んで、それらの間にパターン間コンデンサ８１を形成している。このパターン間コンデンサ８１が付加容量８を構成している。パターン間コンデンサ８１は、入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に接続される。このパターン間コンデンサ８１は、実施の形態１の付加容量８と同じキャパシタンスを有する。
【００４５】
パターン間コンデンサ８１の下部には、付加抵抗９を構成する薄膜抵抗９１が配置される。この薄膜抵抗９１は、導電パターン５２、５３間に配置され、それらの間に付加抵抗９を与える。この薄膜抵抗９１は、入力側ワイヤ４と出力側ワイヤ５との直列回路に対して並列に接続され、パターン間コンデンサ８１にも並列に接続される。
【００４６】
内部伝送線路６０は、整合を取ったマイクロストリップ線路であり、細長い絶縁基板６１の上面に２つの心線６２、６３を形成している。心線６２は入力側伝送線路を、心線６３は出力側伝送線路６３を構成する。心線６２、６３は、互いに間隔をおいて平行している。心線６２の右端は、導電パターン５２に接続され、心線６３の右端は導電パターン５３に接続される。絶縁基板６１の下面には、その全面にＧＮＤ導体（アース導体）が形成される。内部伝送線路６０は、その右端部がペルチェ素子４０の上面の下部に重なるように配置され、その絶縁基板６１の下面のＧＤＮ導体がペルチェ素子４０の上面の下部に接触する。内部伝送線路６０では、心線６２、６３と、絶縁基板６１の下面のＧＮＤ導体との間でインピーダンスが決まる。
【００４７】
外部伝送線路７０は、整合を取った例えばコプレナ伝送線路であり、内部伝送線路６０の左端部の下に重なるよう配置される。外部伝送線路７０は、絶縁基板７１の上面に、互いに絶縁された３つの線路パターン７２、７３、７４を有する。線路パターン７２、７４はＧＮＤに接続され、ともに内部伝送線路６０の絶縁基板６１の下面のＧＮＤ導体に接触する。線路パターン７２、７４の間に、線路パターン７３が、線路パターン７２、７４と平行に形成される。線路パターン７３は、内部伝送線路６０の心線６２の左端に接続される。この線路パターン７３は、図示しない駆動ＩＣに接続され、この駆動ＩＣからの電気信号Ｓが、心線６２、回路基板５０の導電パターン５２を通じて半導体光変調素子１の電極１ａに供給される。外部伝送線路７０の線路パターン７４と、内部伝送線路６０の心線６３との間に終端抵抗６が配置される。この終端抵抗６は、内部伝送線路６０の左端部に位置し、ペルチェ素子４０の外部にあって、内部伝送線路６０の長さにほぼ等しい距離だけペルチェ素子４０から離れて配置される。
【００４８】
ペルチェ素子４０は、半導体光変調素子１の動作中に、ペルチェ素子４０の上に配置された半導体光変調素子１、パターン間コンデンサ８１、および薄膜抵抗９１を冷却し、半導体光変調素子１をその動作中、所定温度に保つ。
【００４９】
終端抵抗６は、半導体光変調素子１との間の電気的な多重反射を抑える目的で、半導体光変調素子１になるべく近い位置に配置される。しかし、終端抵抗６をペルチェ素子４０の上に配置すると、ペルチェ素子４０がこの終端抵抗６の発熱をも冷却する必要が生じるので、ペルチェ素子４０の消費電力が大きくなる。このペルチェ素子４０の消費電力の増大を防止するため、実施の形態７では、終端抵抗６をペルチェ素子４０の外部に配置し、整合を取った内部伝送線路６０の心線６３を介して終端抵抗６を接続している。整合を取った内部伝送線路６０を用いるので、反射特性の劣化はない。
【００５０】
図１２は実施の形態７の反射特性をスミスチャートで示す。この図１２のスミスチャートは、円の中心点の始点Ｐ１からその回りを終点Ｐ２まで、小さな回転半径で軌跡が変化しており、図５に示すスミスチャートと比較して、反射特性の劣化がないことが解る。
【００５１】
このように実施の形態７では、整合特性を改善した上で、終端抵抗６をペルチェ素子４０の外部に配置し、ペルチェ素子４０の消費電力を低減することができる。
【００５２】
実施の形態８．
図１３は、この発明による半導体光変調デバイスの実施の形態８を示す平面図である。この実施の形態８は、実施の形態７における内部伝導線路６０に代わり、熱伝導率の低いフレキシブル基板６１Ａで作られた内部伝送線路６０Ａを用いる。その他は、実施の形態７と同じに構成される。
【００５３】
内部伝送線路６０Ａは、細長い絶縁基板６１に熱伝導率の低いフレキシブル基板６１Ａを用いるので、終端抵抗６と半導体光変調素子１との間の熱伝導をさらに小さくでき、終端抵抗６から半導体光変調素子１へ伝導される熱をさらに小さくし、ペルチェ素子４０の消費電力をさらに低減できる。
【００５４】
実施の形態９．
図１４は、この発明による半導体光変調デバイスの実施の形態９を示す平面図、図１５は、この実施の形態９における内部伝送線路６０Ａの下面を示す裏面図である。この実施の形態９は、実施の形態８において、内部伝送線路６０Ａにおける絶縁基板６１の下面のＧＮＤ導体６４を、図１５に示すように、格子状に形成したものである。その他は実施の形態８と同じに構成され、内部伝送線路６０Ａに熱伝導率の低いフレキシブル基板６１Ａが使用される。
【００５５】
内部伝送線路６０Ａの格子状のＧＮＤ導体６４は、熱伝導率が小さいので、終端抵抗６と半導体光変調素子１との間の熱伝導をさらに小さくでき、終端抵抗６から半導体光変調素子１へ伝導される熱をさらに小さくし、ペルチェ素子４０の消費電力をさらに低減できる。
【産業上の利用可能性】
【００５６】
この発明による半導体光変調デバイスは、電気信号に基づき変調された光信号を発生する分野で利用できる。
【図面の簡単な説明】
【００５７】
【図１】この発明による半導体光変調デバイスの実施の形態１を示す電気回路図。
【図２】従来のデバイスの反射特性を示すスミスチャート。
【図３】実施の形態１の反射特性を示すスミスチャート。
【図４】この発明による半導体光変調デバイスの実施の形態２を示す電気回路図。
【図５】実施の形態２の反射特性を示すスミスチャート。
【図６】この発明による半導体光変調デバイスの実施の形態３を示す電気回路図。
【図７】実施の形態３の反射特性を示すスミスチャート。
【図８】この発明による半導体光変調デバイスの実施の形態４を示す平面図。
【図９】この発明による半導体光変調デバイスの実施の形態５を示す平面図。
【図１０】この発明による半導体光変調デバイスの実施の形態６を示す平面図。
【図１１】この発明による半導体光変調デバイスの実施の形態７を示す平面図。
【図１２】実施の形態７の反射特性を示すスミスチャート。
【図１３】この発明による半導体光変調デバイスの実施の形態８を示す平面図。
【図１４】この発明による半導体光変調デバイスの実施の形態９を示す平面図。
【図１５】実施の形態９における内部伝送線路の裏面図。
【符号の説明】
【００５８】
１：半導体光変調素子、１ａ、１ｂ：電極、２：入力側端子、３：出力側端子、
４：入力側ワイヤ、５：出力側ワイヤ、６：終端抵抗、８：付加容量、
８１、８３：パターン間コンデンサ、８２：チップコンデンサ、９：付加抵抗、
９１、９３：薄膜抵抗、９２：チップ抵抗、１０、３０：回路基板、
１１〜１４：導電パターン、２０：伝送線路、４０：ペルチェ素子、
５０：回路パターン、５１〜５３：導電パターン、６０：内部伝送線路、
６０Ａ：フレキシブル基板による内部伝送線路、６２、６３：心線、６４：ＧＮＤ導体、７０外部伝送線路。
【図１】
2007225904.tif 000003
【図２】
2007225904.tif 000004
【図３】
2007225904.tif 000005
【図４】
2007225904.tif 000006
【図５】
2007225904.tif 000007
【図６】
2007225904.tif 000008
【図７】
2007225904.tif 000009
【図８】
2007225904.tif 000010
【図９】
2007225904.tif 000011
【図１０】
2007225904.tif 000012
【図１１】
2007225904.tif 000013
【図１２】
2007225904.tif 000014
【図１３】
2007225904.tif 000015
【図１４】
2007225904.tif 000016
【図１５】
2007225904.tif 000017