(57)【要約】【課題】データ保持特性の良好な記憶素子を提供する。【解決手段】第１の電極２と第２の電極６との間に記憶層３が配置され、この記憶層３に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層４が設けられ、記憶層３がＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成る記憶素子１０を構成する。【選択図】図１
2007157941.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と第２の電極との間に、記憶層が配置され、
前記記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられ、
前記記憶層が、ＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成る
ことを特徴とする記憶素子。
【請求項２】
前記イオン源層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれていることを特徴とする請求項１に記載の記憶素子。
【請求項３】
前記イオン源層がＣｕＴｅを含んで成ることを特徴とする請求項１に記載の記憶素子。
【請求項４】
前記記憶層の膜厚が、１ｎｍ〜１０ｎｍの範囲内であることを特徴とする請求項１に記載の記憶素子。
【請求項５】
第１の電極と第２の電極との間に、記憶層が配置され、前記記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれたイオン源層が設けられ、前記記憶層が、ＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成る記憶素子と、
前記第１の電極側に接続された配線と、
前記第２の電極側に接続された配線とを有し、
前記記憶素子が多数配置されて成る
ことを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報を記録することができる記憶素子、及び記憶素子を用いた記憶装置に係わる。
【背景技術】
【０００２】
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
【０００３】
しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩや信号処理と比較して製造プロセスが複雑であるため、製造コストが高くなっている。
また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
【０００４】
そこで、電源を切っても情報が消えない不揮発性のメモリとして、例えばＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
【０００５】
しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化に伴い、記憶素子としての特性を確保することが困難になってくる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
【０００６】
そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。
この記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、２つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である（例えば特許文献１、非特許文献１参照）。
【０００７】
具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＣｕ，Ａｇ，Ｚｎが固溶された材料からなり、２つの電極のいずれか一方の電極には、Ｃｕ，Ａｇ，Ｚｎを含んでいる（上記特許文献１参照）。
【０００８】
さらに、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、ＣｒがドープされたＳｒＺｒＯ３結晶材料を、ＳｒＲｕＯ３或いはＰｔによる下部電極と、Ａｕ或いはＰｔによる上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリが報告されている（非特許文献２参照）。ただし、その原理等の詳細は不明である。
【特許文献１】特表２００２−５３６８４０号公報
【非特許文献１】日経エレクトロニクス  ２００３年１月２０日号（第１０４頁）
【非特許文献２】A.Beck et al.,Appl.Phys.Lett.,77，(２０００年)，ｐ．１３９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した、上部電極或いは下部電極のいずれかにＣｕ，Ａｇ，Ｚｎを含み、それらの電極にＧｅＳ或いはＧｅＳｅアモルファスカルコゲナイド材料が挟まれた構造の記憶素子や、結晶酸化物材料を用いた記憶素子は、抵抗のオン・オフ比、即ち低抵抗状態の抵抗値（オン抵抗）と高抵抗状態の抵抗値（オフ抵抗）との比が、非常に大きく、例えば４桁以上もある。
【００１０】
そして、このように抵抗のオン・オフ比が非常に大きい記憶素子に対して、短い電圧パルスを印加した場合には、それらの抵抗値の中間値をとる場合がある。
記憶素子の抵抗値が中間値をとると、読み出し時にデータ識別のマージンが低下してしまう。
【００１１】
この抵抗値が中間値をとる問題は、抵抗が変化する薄膜、例えばＧｅＳ，ＧｅＳｅ等の膜厚が比較的厚く（例えば１０ｎｍ以上）なっているため、電圧を印加した場合の電界強度が比較的弱くなり、そのために、イオンとして移動すべきＣｕ，Ａｇ，Ｚｎ等の原子が一定の位置の間を移動するのではなく、その途中でトラップされてしまう結果であると考えられる。また、抵抗が変化する薄膜の膜厚が比較的厚いことから、記憶素子の動作速度が遅くなる。
さらに、記録・消去の動作時の電界強度が弱くなることから、移動後のイオン原子（記録過程又は消去過程の後にはイオン状態から非イオン状態に遷移している）が移動を再開するエネルギーレベルが低くなることが予想され、その結果として、不揮発性メモリとして必要なデータ保持特性を充分に確保することが困難になる。
【００１２】
上述した問題の解決のために、本発明においては、データ保持特性の良好な記憶素子及びこれを用いた記憶装置を提供するものである。
【課題を解決するための手段】
【００１３】
本発明の記憶素子は、第１の電極と第２の電極との間に記憶層が配置され、この記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられ、記憶層がＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成るものである。
本発明の記憶装置は、上記本発明の記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
【００１４】
上述の本発明の記憶素子の構成によれば、第１の電極と第２の電極との間に記憶層が配置され、この記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられているので、記憶層の抵抗状態が変化することを利用して、情報を記録することが可能になる。
【００１５】
具体的には、例えば、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層自身、或いはイオン源層に接する電極側に正電位を印加して記憶素子に電圧をかけると、イオン源層に含まれるＣｕ，Ａｇ，Ｚｎ（イオン源元素）がイオン化して記憶層内に拡散し、他方の電極側の部分で電子と結合して析出することにより、或いは、記憶層中に留まり絶縁膜の不純物準位を形成することによって、記憶層の抵抗値が低くなり、これにより情報の記録を行うことが可能になる。
また、この状態から、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層或いはイオン源層に接する一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたＣｕ，Ａｇ，Ｚｎが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
【００１６】
そして、記憶層が、ＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成ることにより、高温環境下等でも安定して抵抗状態を維持することができ、良好なデータ保持特性を有する。
また、パルス幅の短い電圧パルスによっても記憶層に情報の記録を行うことが可能になる。
さらに、上述の酸化物を用いることにより、記憶層の耐熱性を向上することができるため、記憶素子の高温プロセス下での製造歩留まりを向上させることができると共に、記録・消去等記憶素子の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができる。
さらにまた、上述の酸化物から成る記憶層は、膜厚を薄くしても充分な絶縁耐圧を有するため、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。
【００１７】
上述の本発明の記憶装置の構成によれば、上記本発明の記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して情報の記録や情報の消去を行うことができる。
【発明の効果】
【００１８】
上述の本発明によれば、記憶素子が良好なデータ保持特性を有し、記憶層に記録された情報を安定して保持することができるため、記憶素子の信頼性を高めることが可能になる。
また、パルス幅の短い電圧パルスによっても情報の記録を行うことが可能になるため、情報の記録を高速に行うことが可能になる。
【００１９】
さらに、記憶素子の抵抗値の変化、特に記憶層の抵抗値の変化を利用して情報の記録を行っているため、記憶素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。
【００２０】
従って、本発明により、高い信頼性を有する記憶装置を構成することができる。
また、記憶装置の高集積化（高密度化）や小型化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
【００２２】
前述した記憶素子において、抵抗が変化することにより情報が記録される記録層となる薄膜（記憶用薄膜）は、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥が少なくなるように、非常に薄い膜であるにもかかわらず、充分な絶縁耐性が得られることが望ましい。
また、低抵抗状態（オン状態）では比較的大きな電流密度の電流が流れジュール熱が発生し、かなりの高温状態での動作となるため、高温でも安定に動作するという観点から、融点が高い材料であることが望ましい。
【００２３】
そして、記憶素子が良好なデータ保持特性を有するように、記憶層の材料を選定することが望ましい。
【００２４】
そこで、本発明では、記憶素子の記憶層に、ＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物（各酸化物単体もしくは２種類以上を混合したもの）を用いる。
これにより、高温環境下等でも安定して抵抗状態を維持することができ、良好なデータ保持特性を有する。また、パルス幅の短い電圧パルスによっても記憶層に情報の記録を行うことが可能になる。
さらに、非常に薄い膜でも充分な絶縁耐性を得ることができ、これら酸化物の融点が比較的高温であるため記憶素子を高温でも安定に動作させることが可能になる。
【００２５】
本発明の一実施の形態として、記憶素子の概略構成図（断面図）を図１に示す。
この記憶素子１０は、高電気伝導度の基板１、例えばＰ型の高濃度の不純物がドープされた（Ｐ＋＋の）シリコン基板１上に下部電極２が形成され、この下部電極２上の絶縁層５に形成された開口を通じて下部電極２に接続するように、比較的高い抵抗値を有する記憶用薄膜（記憶層）３が形成され、この記憶用薄膜３上にＣｕ，Ａｇ，Ｚｎ、及びＴｅ，Ｓ，Ｓｅのうちのいずれかの元素が含有された、イオン源層４が形成され、このイオン源層４上に上部電極６が形成されて構成されている。
【００２６】
下部電極２には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ，ＷＮ，ＴａＮ，シリサイド等を用いることができる。
この下部電極２に、例えばＷ膜を用いた場合には、膜厚を例えば１０ｎｍ〜１００ｎｍの範囲にすればよい。
【００２７】
また、イオン源層４には、Ｃｕ，Ａｇ，Ｚｎの少なくともいずれか、さらに、Ｔｅ，Ｓｅ，Ｓのカルコゲナイド元素の少なくともいずれかを含有する、ＣｕＴｅ、ＧｅＳｂＴｅ，ＣｕＧｅＴｅ，ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ，ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ，ＣｕＧｅＳｅ等に、さらに、ボロン、或いは希土類元素及びシリコンが、含有された膜を用いてイオン源層４を構成することができる。
【００２８】
特に、抵抗値が変化する部分を、比較的高い抵抗値を有する記憶用薄膜（記憶層）３に限定し、この高抵抗の記憶用薄膜３に比して、充分抵抗が低い材料（例えば、記憶用薄膜３のオン時の抵抗値よりも低い）という観点から、イオン源層４のカルコゲナイド元素としてはＴｅを用いることが望ましく、それらに、陽イオンとして容易に移動しやすい、Ｃｕ，Ａｇ，Ｚｎを含んだ、ＣｕＴｅ，ＡｇＴｅ，ＺｎＴｅを主成分とする材料によりイオン源層３を形成することが望ましい。
さらに、イオン源層４の陽イオンとなる元素としてＣｕを用いて、ＣｕＴｅを含む構成とすると、イオン源層４の抵抗を低くしてイオン源層４の抵抗変化を記憶用薄膜（記憶層）３の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるため、より好ましい。
このイオン源層４に、例えば、ＣｕＧｅＴｅ膜を用いた場合には、膜厚を例えば５ｎｍ〜５０ｎｍにすればよい。
【００２９】
絶縁層５には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるＳｉＯ２やＳｉ３Ｎ４、その他の材料、例えばＳｉＯＮ，ＳｉＯＦ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＨｆＯ２，ＺｒＯ２等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。
上部電極６には、下部電極２と同様、通常の半導体配線材料が用いられる。
【００３０】
本実施の形態の記憶素子１０においては、特に、記憶用薄膜（記憶層）３を、ＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成る構成とする。
これにより、記憶用薄膜（記憶層）３の抵抗状態を高温環境下でも安定して維持することができるため、記憶素子１０が良好なデータ保持特性を有する。また、パルス幅の短い電圧パルスによっても、記憶層３に書き込みや消去を行うことが可能になる。
さらに、これらの酸化物は、融点が高いことから、温度上昇に対する記憶用薄膜（記憶層）３の微細構造の安定化を図ることができる。
これにより、記憶用薄膜（記憶層）３の耐熱性を向上することができるため、記憶素子１０の高温プロセス下での製造歩留まりを向上させることができる。
また、記録（書き込み、消去）等の記憶素子１０の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができる。
【００３１】
また、上述の酸化物から成る記憶用薄膜（記憶層）３は、膜厚を薄くしても充分な絶縁耐圧を有する。
これにより、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。
【００３２】
記憶用薄膜（記憶層）３の膜厚は、使用する酸化物材料にもよるが、好ましくは１ｎｍ〜１０ｎｍの範囲内とする。
記憶用薄膜（記憶層）３の膜厚が薄すぎると、下部電極２の表面粗さの影響により良好な状態で成膜することが困難になり、厚すぎるとイオンの移動距離が増えて動作速度が遅くなる。
【００３３】
なお、記憶用薄膜（記憶層）３が、上述した酸化物（ＮｉＯ，ＣｏＯ，ＣｅＯ２）の他にも、少量の他の元素を含有していても構わない。
【００３４】
本実施の形態の記憶素子１０は、次のように動作させて、情報の記憶を行うことができる。
【００３５】
まず、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層４に、例えば正電位（＋電位）を印加して、上部電極６側が正になるように、記憶素子１０に対して正電圧を印加する。これにより、イオン源層４からＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜３内を拡散していき、下部電極２側で電子と結合して析出する、或いは、記憶用薄膜３内部に拡散した状態で留まる。
すると、記憶用薄膜３内部にＣｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成される、もしくは、記憶用薄膜３内部にＣｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜３の抵抗値が低くなる。記憶用薄膜３以外の各層は、記憶用薄膜３の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜３の抵抗値を低くすることにより、記憶素子１０全体の抵抗値も低くすることができる。
【００３６】
その後、正電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報の記録（書き込み）を行うこと（記録過程）が可能になる。
【００３７】
一方、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層４に、例えば負電位（−電位）を印加して、上部電極６側が負になるように、記憶素子１０に対して負電圧を印加する。これにより、記憶用薄膜３内に形成されていた電流パス或いは不純物準位を構成するＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜３内を移動してイオン源層４側に戻る。
すると、記憶用薄膜３内からＣｕ，Ａｇ，Ｚｎによる電流パス、もしくは、欠陥が消滅して、記憶用薄膜３の抵抗値が高くなる。記憶用薄膜３以外の各層は元々抵抗値が低いので、記憶用薄膜３の抵抗値を高くすることにより、記憶素子１０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去すること（消去過程）が可能になる。
【００３８】
このような過程を繰返し行うことにより、記憶素子１０に情報の記録（書き込み）と記録された情報の消去を繰返し行うことができる。
【００３９】
また、特に、イオン源層４が、上述の金属元素（Ｃｕ，Ａｇ，Ｚｎ）に加えて、Ｔｅ，Ｓ，Ｓｅから選ばれる元素即ちカルコゲン元素を含むことにより、イオン源層４内の金属元素（Ｃｕ，Ａｇ，Ｚｎ）とカルコゲン元素（Ｔｅ，Ｓ，Ｓｅ）とが結合し、金属カルコゲナイド層を形成する。この金属カルコゲナイド層は、主に非晶質構造を有しており、例えば、金属カルコゲナイド層から成るイオン源層４に接する上部電極６側に正電位を印加すると、金属カルコゲナイド層に含まれる金属元素（Ｃｕ，Ａｇ，Ｚｎ）がイオン化して、高抵抗を呈する記憶用薄膜３中に拡散し、下部電極２側の一部で電子と結合して析出することにより、或いは、記憶用薄膜３中に留まり絶縁膜の不純物準位を形成することによって、記憶用薄膜３の抵抗が低くなり、これにより情報の記録を行うことが可能になる。
この状態から、金属カルコゲナイド層から成るイオン源層４に接する上部電極６側に負電位を印加すると、下部電極２側に析出していた金属元素（Ｃｕ，Ａｇ，Ｚｎ）が再びイオン化して、金属カルコゲナイド層に戻ることによることによって、記憶用薄膜３の抵抗が元の高い状態に戻り、記憶素子１０の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。
【００４０】
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
【００４１】
なお、記憶用薄膜３は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。
記録後の抵抗値は、記憶素子１０のセルサイズ及び記憶用薄膜３の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ２倍以上であれば充分であるので、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、記憶用薄膜３の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜３の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
【００４２】
上述の実施の形態の記憶素子１０の構成によれば、下部電極２と上部電極６との間に、記憶用薄膜３と、イオン源層４とが挟まれた構成とすることにより、例えば、イオン源層４側に正電圧（＋電位）を印加して、上部電極６側が正になるようにした場合に、記憶用薄膜３内に、Ｃｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成されて、或いは記憶用薄膜３内に、Ｃｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜３の抵抗値が低くなり、記憶素子１０全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。
【００４３】
また、上述した記録後の状態の記憶素子１０に対して、例えば、イオン源層４に負電圧（−電位）を印加して、上部電極６側が負になるようにする。これにより、記憶用薄膜３内に形成されていた、Ｃｕ，Ａｇ，Ｚｎによる電流パス、或いは欠陥が消滅して、記憶用薄膜３の抵抗値が高くなり、記憶素子１０全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
【００４４】
そして、記憶素子１０の抵抗値の変化、特に記憶用薄膜３の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子１０を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。
【００４５】
また、本実施の形態の記憶素子１０によれば、記憶用薄膜（記憶層）３を、ＮｉＯ，ＣｏＯ，ＣｅＯ２から選ばれる１種類以上の酸化物から成る構成としたことにより、高温環境下等でも安定して抵抗状態を維持することができ、良好なデータ保持特性を有する。そして、パルス幅の短い電圧パルスによっても、記憶層３に情報の記録（書き込み、消去）を行うことが可能になる。
さらに、上述の酸化物を用いることにより、記憶層３の耐熱性を向上することができるため、記憶素子１０の高温プロセス下での製造歩留まりを向上させることができると共に、記録（書き込み、消去）等の記憶素子１０の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができる。
さらにまた、上述の酸化物から成る記憶用薄膜（記憶層）３は、膜厚を薄くしても充分な絶縁耐圧を有するため、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。
【００４６】
また、本実施の形態の記憶素子１０によれば、下部電極２、記憶用薄膜３、イオン源層４、上部電極６を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
【００４７】
なお、上述した実施の形態の記憶素子１０において、記憶用薄膜３の酸化物薄膜は、酸化物のスパッタリングターゲットを用いる方法や、金属ターゲットを用いて、スパッタリング中に導入ガスとしてアルゴン等の不活性ガスと共に酸素を導入する方法、いわゆる反応性スパッタリング等の方法を用いることにより形成することが可能である。
さらに、スパッタリングの他、ＣＶＤ法、或いは蒸着法等の方法によっても酸化物薄膜を形成することが可能である他、成膜時には金属状態であって、その後に、熱酸化或いは薬品処理等の手法によって酸化物薄膜を形成することも可能である。
【００４８】
図１の記憶素子１０は、例えば次のようにして製造することができる。
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、下部電極２、例えばＷ膜を堆積する。
その後に、下部電極２を覆うように絶縁層５を形成するが、フォトリソグラフィによって、絶縁層５の一部を除去し、下部電極２へのコンタクト部を形成する。
次に、記憶用薄膜３、例えば酸化ニッケル（ＮｉＯ）膜を形成し、その後にイオン源層４、例えばＣｕＴｅＧｅ膜を形成する。
続いて、例えばマグネトロンスパッタリング装置によって、上部電極６として、例えばＷ膜を成膜する。
その後、Ｗ膜を、例えばプラズマエッチング等によりパターニングする。プラズマエッチングの他には、イオンミリング、ＲＩＥ（反応性イオンエッチング）等のエッチング方法を用いてパターニングを行うことができる。
このようにして、図１に示した記憶素子１０を製造することができる。
【００４９】
上述した実施の形態の記憶素子１０を用いて、記憶素子１０を多数、例えば列状やマトリクス状に配置することにより、記憶装置（メモリ）を構成することができる。
各記憶素子１０に対して、その下部電極２側に接続された配線と、その上部電極６側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子１０が配置されるようにすればよい。
【００５０】
具体的には、例えば下部電極２を行方向のメモリセルに共通して形成し、上部電極６に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子１０に電流を流して、情報の記録や記録した情報の消去を行うことができる。
【００５１】
そして、上述した実施の形態の記憶素子１０は、容易にかつ安定して情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の記憶素子１０は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子１０を用いて記憶装置を構成することにより、記憶装置の集積化（高密度化）や小型化を図ることができる。
【００５２】
なお、上述の実施の形態の記憶素子１０では、イオン源層４と上部電極６とがそれぞれ異なる材料により別々に形成されているが、本発明では、電極にイオン源となる元素（Ｃｕ，Ａｇ，Ｚｎ）を含有させて、電極層とイオン源層を兼用させても構わない。
【００５３】
また、上述の実施の形態の記憶素子１０では、記憶用薄膜３の上にイオン源層４を積層しているが、これらの積層順序を逆にして、イオン源層の上に記憶用薄膜を積層させても構わない。
【００５４】
（実施例）
次に、記憶素子を実際に作製して、特性を調べた。
【００５５】
＜実験１＞
シリコンウエハ上に、下部電極２としてＷ膜を２０ｎｍの膜厚で堆積し、その表面を覆ってフォトレジストを成膜し、その後、フォトリソグラフィ技術により露光と現像を行ってフォトレジストに開口（スルーホール）を形成した。その後、真空中においてアニール処理を行い、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして絶縁層５を形成した。その上に記憶用薄膜４となる酸化物層、次いでイオン源層３としてＣｕ５０Ｔｅ３５Ｇｅ１５膜を２０ｎｍの膜厚で形成し、さらに上部電極６としてＷ膜を１００ｎｍの膜厚で形成した。
その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積したイオン源層４及び上部電極６をパターニングした。開口部の寸法は０．７μｍφである。
このようにして、図１に示した構造の記憶素子１０を作製して、記憶素子１０の試料とした。
【００５６】
そして、上述の製造方法により、記憶用薄膜３の酸化物層の材料や膜厚を変えて、それぞれの記憶素子１０の試料を作製した。
内訳は、ＮｉＯ膜（膜厚１ｎｍ，２ｎｍ，３ｎｍ）、Ａｌ２Ｏ３膜（膜厚１ｎｍ，２ｎｍ，３ｎｍ）、ＣｏＯ膜（膜厚１．５ｎｍ，３ｎｍ，５ｎｍ）、ＣｅＯ２膜（膜厚１ｎｍ，３ｎｍ，５ｎｍ）の合計１２種類である。
【００５７】
（Ｉ−Ｖ特性）
これらの試料のそれぞれについて、Ｉ−Ｖ特性を測定した。
Ｉ−Ｖ測定は以下のように行った。
各試料の記憶素子１０に対して、下部電極２と導通している低抵抗シリコン基板１の裏面を接地電位（グランド電位）に接続して、上部電極６に正電位（＋電位）を印加した。
そして、上部電極６に印加する正電位を０Ｖから上昇させて、電流の変化を測定した。ただし、電流が１．５ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極６に印加する正電位、即ち記憶素子に加わる電圧の絶対値が増加しないように設定した。
また、電流が１．５ｍＡに達して電流リミッタが動作した状態から、上部電極６に印加する正電位を０Ｖまで減少させていき、電流の変化を測定した。引き続き、今度は、逆に上部電極６に負電位を印加し、電流が減少し、電流が流れなくなるような電圧まで負電圧の印加を増加させた後に、再び０電位に戻す操作を行った。
【００５８】
このようにして得られるＩ−Ｖ特性の代表例を図２に示す。図２では、２つの試料のＩ−Ｖ特性をそれぞれ実線と破線とで示している。
そして、図２に示すように、最初に上部電極６に正電圧を印加し、抵抗値が高抵抗から低抵抗に変わるときの電圧を「初期書き込み電圧」と定義する。
また、０Ｖから初期書き込み電圧まで電圧を上昇させる過程において、１Ｖの電圧が印加されたときの微小電流をリーク電流と定義する。
【００５９】
記憶素子の各試料について、測定したＩ−Ｖ特性から、初期書き込み電圧及びリーク電流を求めた。ただし、初期書き込み電圧が１Ｖを下回る場合には、初期書き込み電圧を印加したときに流れた電流を代用してリーク電流とした。
測定結果として、記憶用薄膜３の膜厚と初期書き込み電圧との関係を図３Ａに示し、記憶用薄膜３の膜厚とリーク電流との関係を図３Ｂに示す。
【００６０】
図３Ａより、ＮｉＯを用いた場合においては、膜厚を３ｎｍにしても、初期書き込み電圧があまり大きくならない。即ち、書き込み電圧を抑制できる点から有利であることがわかる。
【００６１】
図３Ｂより、Ａｌ２Ｏ３を用いた場合において、膜厚が薄い領域でも他に比べて非常にリーク電流が小さいものが得られており、読み出し時に必要な電流が小さくて済むため、消費電力の点から有利であることがわかる。
【００６２】
記憶用薄膜３に用いられる各種酸化膜の膜厚については、下部電極２の表面粗さを考慮すると、１ｎｍ程度が下限と考えられる。酸化膜が薄すぎると良好に成膜することが難しくなる。
また、メモリのＩＣ等の電源電圧等の観点から、書き込み電圧は３Ｖを下回ることが望ましく、ここから記憶用薄膜３の膜厚の上限が決まる。
なお、ＮｉＯのように、膜厚に対する依存性が小さく、ある程度酸化膜を厚くしても書き込み電圧が３Ｖを下回る場合等でも、厚さは１０ｎｍ以下が望ましい。なぜなら、本発明の記憶素子はイオンの移動により書き込み動作及び消去動作が行われており、記憶層３である酸化膜がイオンの移動距離に相当するため、酸化膜を厚くすれば、その分動作速度が遅くなるためである。
以上から、各酸化膜の膜厚は、それぞれ表１に示す範囲で設定されることが望ましい。
【００６３】
【表１】
2007157941.tif 000003
【００６４】
＜実験２＞
図１に示した記憶素子１０の代わりに、本発明の他の実施の形態として、図４に示す記憶素子２０を作製して、特性を調べた。
図４に示す記憶素子２０は、図１に示した先の実施の形態の記憶素子１０と基本的な積層構造が同様であるが、下部電極２は、さらに小さいパターンで形成され、絶縁膜５に形成された開口内に埋め込まれている。
【００６５】
このような構成の記憶素子２０は、以下のようにして製造することができる。
抵抗率の低いシリコン基板１上に、絶縁膜（例えば、Ａｌ２Ｏ３，Ｔａ２Ｏ５等）５を一様にスパッタリングにより堆積し、その後にフォトリソグラフィにより下部電極形成用パターン（パターン部はレジストなし）をフォトレジストにより形成し、その後に、ＲＩＥ（Reactive Ion Etching）により、絶縁膜５を部分的に除去する。
次に、下部電極２を形成する材料（例えば、Ｗ等）をスパッタリングにより一様に堆積させる。その後、ＣＭＰ（化学的機械的研磨）法、或いはエッチバック法などにより表面を処理することにより、表面を平坦化して、下部電極材料が下部電極形成用パターン内にのみ残留するようにする。これにより下部電極２が所定のパターンで形成される。
次に、スパッタリングにより、記憶用薄膜（記憶層）３、イオン源層４、上部電極６の各層を連続的に形成する。
その後、フォトリソグラフィ及びエッチング処理により、これらの膜３，４，６をパターニングして、図４の構造の記憶素子２０を作製することができる。
【００６６】
そして、上述した製造方法により、シリコンウエハ上に、下部電極２としてＷ膜を２００ｎｍの膜厚で堆積し、その上に記憶用薄膜３として各種酸化膜（ＮｉＯ膜、Ａｌ２Ｏ３膜、ＣｏＯ膜、ＣｅＯ２膜）を形成し、イオン源層４としてＣｕ５０Ｔｅ３５Ｇｅ１５膜を２０ｎｍの膜厚で形成し、上部電極６としてＷ膜を２００ｎｍの膜厚で形成して、それぞれの酸化膜について図４に示した記憶素子２０の試料を作製した。
なお、絶縁膜５は酸化珪素膜を形成し、下部電極形成用パターンのサイズは、およそ０．３μｍφとした。
また、各酸化膜の膜厚は、表２に示す値とした。
【００６７】
【表２】
2007157941.tif 000004
【００６８】
（書き込み特性）
これらの記憶素子２０の各試料に対して、パルス電圧による書き込み動作及び消去動作を行った。
また、パルス幅を変化させてパルス電圧による書き込みを行い、書き込みが可能である最短のパルス幅を調べた。
結果を図５に示す。
【００６９】
図５より、ＮｉＯを用いた場合が最も短く、１０−８秒（１０ｎ秒）のパルス電圧でも書き込みに成功した。
また、最も長いＣｏＯを用いた場合でも、１０−６秒（１μ秒）未満のパルス電圧で書き込みを行うことができるので、充分な動作速度を確保することができる。
【００７０】
（データ保持特性）
次に、データ保持特性を確認した。
各種酸化膜を用いたサンプルにおいて、１μ秒のパルス幅のパルス電圧で書き込みした（低抵抗状態の）記憶素子と、書き込み後に消去した（高抵抗状態の）記憶素子とを、それぞれ２０素子ずつ準備し、その状態で、２００℃・１時間の熱処理を施した。
それぞれの記憶素子で、熱処理前後の抵抗値の状態を比較して、低抵抗状態或いは高抵抗状態が保持できている割合を調べた。
そして、熱処理後における、書き込み保持割合（０〜１）と消去保持割合（０〜１）との積（０〜１）を指標として、各種酸化膜を記憶用薄膜３に用いた記憶素子２０について、それぞれ指標を求めた。例えば、書き込み保持割合が０．７であり、消去保持割合が０．８である場合には、指標は０．５６となる。
結果として、指標を百分率（％）に換算して、図６に示す。
【００７１】
図６からわかるように、特にＮｉＯの指標が１００％と高く、また、ＣｅＯ２，ＣｏＯにおいても８５％以上のデータが熱処理後でも保持されており、データ保持特性の観点からは、有利であることがわかる。
【００７２】
（高温プロセス耐性）
実験２において記憶用薄膜３に使用した、各種酸化膜の融点を表３に示す。また、表３では、ＨｆＯ２とＳｉＯ２についても併せて融点を示している。
【００７３】
【表３】
2007157941.tif 000005
【００７４】
表３より、特にＨｆＯ２の融点が最も高く、高温プロセスに対しても変化が非常に小さいことが予想され、この点において有利であることがわかる。
また、絶縁層５等に用いられるＳｉＯ２の融点は１７１０℃であるので、ＣｅＯ２，Ａｌ２Ｏ３，ＮｉＯは、ＳｉＯ２よりも融点が高くなっており、ＳｉＯ２よりも耐熱性を有しているので、高温プロセスに対しても変化が小さいことが予想される。
【００７５】
なお、ＣｏＯは、ＳｉＯ２より融点が低いが、融点が１４５１℃あるため、通常の記憶素子の製造工程においては、問題を生じないと考えられる。
【００７６】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施の形態の記憶素子の概略構成図（断面図）である。
【図２】図１の記憶素子のＩ−Ｖ特性の代表例である。
【図３】Ａ  記憶用薄膜の膜厚と初期書き込み電圧との関係を示す図である。  Ｂ  記憶用薄膜の膜厚とリーク電流との関係を示す図である。
【図４】本発明の他の実施の形態の記憶素子の概略構成図（断面図）である。
【図５】各種酸化物を用いた場合の書き込みが可能な最小のパルス幅を比較した図である。
【図６】各種酸化物を用いた場合の熱処理後のデータ保持の指標を比較した図である。
【符号の説明】
【００７８】
１  基板、２  下部電極、３  記憶用薄膜（記憶層）、４  イオン源層、５  絶縁層（絶縁膜）、６  上部電極、１０，２０  記憶素子
【図１】
2007157941.tif 000006
【図２】
2007157941.tif 000007
【図３】
2007157941.tif 000008
【図４】
2007157941.tif 000009
【図５】
2007157941.tif 000010
【図６】
2007157941.tif 000011