(57)【要約】【課題】表示品質を向上することのできる薄膜トランジスタ基板及びそれの製造方法を提供する。【解決手段】ゲート線と、前記ゲート線と交差して画素領域を定義するデータ線と、前記データ線と同一の材質から形成され、同一平面上に形成されたデータパターンと、前記ゲート線及び前記データ線と接続される薄膜トランジスタと、前記薄膜トランジスタと接続される画素電極と、前記画素電極下部に形成され前記薄膜トランジスタを保護する有機保護膜と、前記データパターンと前記有機保護膜との間に形成され前記データパターン上に前記データパターンと同様のパターンで形成される無機保護膜とを有する。【選択図】      図３
2007017972.tif 000002
【特許請求の範囲】
【請求項１】
ゲート線と、
前記ゲート線と交差して画素領域を定義するデータ線と、
前記データ線と同一の材質から形成され、同一平面上に形成されたデータパターンと、
前記ゲート線及び前記データ線と接続される薄膜トランジスタと、
前記薄膜トランジスタと接続される画素電極と、
前記画素電極下部に形成され前記薄膜トランジスタを保護する有機保護膜と、
前記データパターンと前記有機保護膜との間に形成され前記データパターン上に前記データパターンと同様のパターンで形成される無機保護膜とを有することを特徴とする薄膜トランジスタ基板。
【請求項２】
前記無機保護膜のパターンは、その幅が前記データパターンの幅以下であることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記無機保護膜は、平面上で前記データパターンの周辺（ｐｅｒｉｍｅｔｅｒ）より小さい周辺を有し、無機保護膜の周辺は前記データパターンの投影周辺の範囲内に位置することを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項４】
前記薄膜トランジスタは、前記ゲート線と接続されるゲート電極と、
前記データ線と接続されるソース電極と、
前記画素電極と接続されるドレイン電極と、
前記ソース電極とドレイン電極との間にチャンネルを形成するアクティブ層とを有することを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項５】
前記無機保護膜は、前記データ線、ソース電極、及びドレイン電極上のみに形成されることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項６】
前記有機保護膜、前記無機保護膜、及び層間絶縁膜の内の少なくともいずれか一つを前記画素電極との間に置き画素電極と重畳されストレージキャパシタを形成するストレージ電極をさらに有することを特徴とする請求項４に記載の薄膜トランジスタ基板。
【請求項７】
前記無機保護膜は、前記データ線、ソース電極、及びドレイン電極上のみに形成されることを特徴とする請求項６に記載の薄膜トランジスタ基板。
【請求項８】
前記画素電極とドレイン電極とが接続されるように前記有機保護膜と無機保護膜を貫通するコンタクトホールをさらに有することを特徴とする請求項４に記載の薄膜トランジスタ基板。
【請求項９】
前記無機保護膜は、前記データ線、ソース電極、及びドレイン電極上のみに形成されることを特徴とする請求項８に記載の薄膜トランジスタ基板。
【請求項１０】
絶縁基板上にアクティブ層を形成する段階と、
ゲート絶縁膜を形成する段階と、
ゲート線及びゲート電極を含むゲートパターンを形成する段階と、
データ金属層を蒸着する段階と、
前記データ金属層上に無機保護膜を形成する段階と、
前記データ金属層及び無機保護膜をパターニングしてデータ線、ソース電極、及びドレイン電極を含むデータパターンを形成する段階と、
前記データパターン上に有機保護膜を形成する段階と、
前記有機保護膜上に画素電極を含む透明導電パターンを形成する段階とを有することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項１１】
前記データ金属層上に前記無機保護膜を形成する段階は、前記データ金属層を蒸着する段階によって蒸着されたデータ金属層が空気に曝されることなく前記無機保護膜を形成することを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１２】
前記データ金属層上に前記無機保護膜を形成する段階は、前記データ金属層を蒸着する段階によって蒸着されたデータ金属層が湿気に曝されることなく前記無機保護膜を形成することを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１３】
前記データ金属層を蒸着する段階と前記データ金属層上に無機保護膜を形成する段階は、同一チャンバ内で実施されることを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１４】
前記データパターンを形成する段階は、前記無機保護膜上にフォトレジストを形成する段階と、
前記フォトレジストをパターニングしてパターニングマスクを形成する段階と、
前記パターニングマスクをマスクとして前記データ金属層及び前記無機保護膜をエッチングする段階と、
前記データ金属層及び前記無機保護膜をエッチングした後、前記パターニングマスクを除去する段階とを含むことを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１５】
前記データ金属層及び前記無機保護膜をエッチングする段階は、前記データ金属層と無機保護膜を第１乾式エッチングする段階と、
前記データ金属層を第２乾式エッチングする段階とを含むことを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
【請求項１６】
前記第１乾式エッチングする段階は、ＳＦ６とＯ２を使用して実施され、
前記第２乾式エッチングする段階はＣｌ２とＯ２を使用して実施されることを特徴とする請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１７】
前記データパターンを形成する段階は、前記無機保護膜がデータパターンの幅以下に形成されることを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１８】
前記無機保護膜を形成する段階は、無機保護膜が平面上で前記データパターンの周辺より小さい周辺を有し、無機保護膜の周辺は前記前記データパターンの投影周辺の範囲内に位置することを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項１９】
前記有機保護膜と無機保護膜を貫通するコンタクトホールを形成する段階をさらに有することを特徴とする請求項１０に記載の薄膜トランジスタ基板の製造方法。
【請求項２０】
データパターンと、
前記データパターンを覆い、前記データパターンの周辺と同じか少なくとも内側に周辺が形成される無機保護膜を有することを特徴とする薄膜トランジスタ基板。
【請求項２１】
前記無機保護膜の周辺部位は、前記データパターンの投影周辺部位より内側の範囲内にあることを特徴とする請求項２０に記載の薄膜トランジスタ基板。
【請求項２２】
前記無機保護膜の上部に形成される有機保護膜をさらに有し、該有機保護膜の上部に形成された画素電極は有機保護膜及び前記無機保護膜を貫通するコンタクトホールを介してデータパターンと接続されることを特徴とする請求項２０に記載の薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ及びそれの製造方法に関し、特に、表示品質を向上することのできる薄膜トランジスタ基板及びそれの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ基板は一般的に液晶表示装置や有機発光ダイオード（ＬＣＥＤ）などで各画素を独立的に駆動するために基板として使用される。
【０００３】
このような薄膜トランジスタ基板はゲート信号を伝達するゲート線とデータ信号を伝達するデータ線が形成されており、ゲート線及びデータ線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極などを含む。
【０００４】
薄膜トランジスタ基板は各信号配線と電極と間の絶縁のためにいくつかの絶縁膜をさらに含み、そのうち有機保護膜は薄膜トランジスタに含まれたソース電極、ドレイン電極、及びデータ線を含むデータパターンと画素電極の絶縁を目的にして形成される。また、データパターンと有機保護膜との間に無機保護膜を追加に形成してもよい。
【０００５】
一方、データパターンを形成するために使用される金属はエッチング液、現象液など各種の化学物質に直接晒されると染みができ易い。また、金属は脱イオン水または空気中の水分などと容易に反応して金属酸化膜を形成させる。
【０００６】
この際、形成された金属酸化膜はデータパターンと有機保護膜の接着力を悪くして有機保護膜のずれ不良を惹起する。また、データパターンとフォトレジストの接着力を悪くしてデータパターンが切れるという不良を発生させる。そして、データ線とソース電極をショートさせハイピクセル不良を誘発させ微細パターン形成を不可能にしてシステム−オン−グラス（ＳＯＧ）を具現することを困難にさせる。
【０００７】
このように、データパターンが各種化学物質に直接晒されるか、有機保護膜に直接接触する構造を有する薄膜トランジスタでは多様な染み及び不良が発生し、薄膜トランジスタが採用された表示装置の表示品質を低下させるという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は上記従来の薄膜トランジスタ基板における問題点に鑑みてなされたものであって、本発明の目的は、表示品質を向上することのできる薄膜トランジスタ基板及びそれの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた本発明による薄膜トランジスタ基板は、ゲート線と、前記ゲート線と交差して画素領域を定義するデータ線と、前記データ線と同一の材質から形成され、同一平面上に形成されたデータパターンと、前記ゲート線及び前記データ線と接続される薄膜トランジスタと、前記薄膜トランジスタと接続される画素電極と、前記画素電極下部に形成され前記薄膜トランジスタを保護する有機保護膜と、前記データパターンと前記有機保護膜との間に形成され前記データパターン上に前記データパターンと同様のパターンで形成される無機保護膜とを有することを特徴とする。
【００１０】
前記無機保護膜のパターンはその幅が前記データパターンの幅以下であることが好ましい。
前記無機保護膜は、平面上で前記データパターンの周辺（ｐｅｒｉｍｅｔｅｒ）より小さい周辺を有し、無機保護膜の周辺は前記データパターンの投影周辺の範囲内に位置することが好ましい。
前記薄膜トランジスタは、前記ゲート線と接続されるゲート電極と、前記データ線と接続されるソース電極と、前記画素電極と接続されるドレイン電極と、前記ソース電極とドレイン電極との間にチャンネルを形成するアクティブ層とを有することが好ましい。
前記無機保護膜は前記データ線、ソース電極及びドレイン電極上のみに形成されることが好ましい。
前記有機保護膜、前記無機保護膜、及び層間絶縁膜の内の少なくともいずれか一つを前記画素電極との間に置き、画素電極と重畳されストレッジキャパシタを形成するストレッジ電極をさらに有することが好ましい。
前記無機保護膜は、前記データ線、ソース電極及びドレイン電極上のみに形成されることが好ましい。
前記画素電極とドレイン電極が接続されるように前記有機保護膜と前記無機保護膜を貫通するコンタクトホールをさらに有することが好ましい。
前記無機保護膜は、前記データ線、ソース電極、及びドレイン電極上のみに形成されることが好ましい。
【００１１】
上記目的を達成するためになされた本発明による薄膜トランジスタ基板の製造方法は、絶縁基板上にアクティブ層を形成する段階と、ゲート絶縁膜を形成する段階と、ゲート線及びゲート電極を含むゲートパターンを形成する段階と、データ金属層を蒸着する段階と、前記データ金属層上に無機保護膜を形成する段階と、前記データ金属層及び無機保護膜をパターニングしてデータ線、ソース電極、及びドレイン電極を含むデータパターンを形成する段階と、前記データパターン上に有機保護膜を形成する段階と、前記有機保護膜上に画素電極を含む透明導電パターンを形成する段階とを有することを特徴とする。
【００１２】
前記データ金属層上に前記無機保護膜を形成する段階は、前記データ金属層を蒸着する段階によって蒸着されたデータ金属層が空気に曝されることなく前記無機保護膜を形成することが好ましい。
前記データ金属層上に前記無機保護膜を形成する段階は前記データ金属層を蒸着する段階によって蒸着されたデータ金属層が湿気に曝されることなく前記無機保護膜を形成することが好ましい。
前記データ金属層を蒸着する段階と前記データ金属層上に無機保護膜を形成する段階は、同一チャンバ内で実施されることが好ましい。
前記データパターンを形成する段階は、前記無機保護膜上にフォトレジストを形成する段階と、前記フォトレジストをパターニングしてパターニングマスクを形成する段階と、前記パターニングマスクをマスクとして前記データ金属層及び前記無機保護膜をエッチングする段階と、前記データ金属層及び前記無機保護膜をエッチングした後、前記パターニングマスクを除去する段階とを含むことが好ましい。
前記データ金属層及び前記無機保護膜をエッチングする段階は、前記データ金属層と無機保護膜を第１乾式エッチングする段階と、前記データ金属層を第２乾式エッチングする段階を含むことが好ましい。
前記第１乾式エッチングする段階は、ＳＦ６とＯ２を使用して実施され、前記第２乾式エッチングする段階はＣｌ２とＯ２を使用して実施されることが好ましい。
前記データパターンを形成する段階は、前記無機保護膜がデータパターンの幅以下に形成されることが好ましい。
前記無機保護膜を形成する段階は、前記無機保護膜が平面上で前記データパターンの周辺より小さい周辺を有し、無機保護膜の周辺は前記前記データパターンの投影周辺の範囲内に位置することが好ましい。
前記有機保護膜と無機保護膜を貫通するコンタクトホールを形成する段階をさらに有することが好ましい。
【００１３】
また、上記目的を達成するためになされた本発明による薄膜トランジスタ基板は、データパターンと、前記データパターンを覆い、前記データパターンの周辺と同じか少なくとも内側に周辺が形成される無機保護膜を有することを特徴とする。
【００１４】
前記無機保護膜の周辺部位は、前記データパターンの投影周辺部位より内側の範囲内にあることが好ましい。
前記無機保護膜の上部に形成される有機保護膜をさらに有し、該有機保護膜の上部に形成された画素電極は有機保護膜及び前記無機保護膜を貫通するコンタクトホールを介してデータパターンと接続されることが好ましい。
【発明の効果】
【００１５】
本発明に係る薄膜トランジスタ基板及びその製造方法によれば、データパターン上のみに形成された無機保護膜を含む。このような構造を採用することにより、データパターンが各種化学物質に直接晒されないので染み発生を抑制することができる。また、金属酸化膜が形成されなく有機保護膜のずれ不良、データパターンが切れる不良、データ線とソース電極とがショートされる不良などを除去することができるので薄膜トランジスタ基板が採用された液晶表示装置や有機発光ダイオードなどのような表示装置の表示品質を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
次に、本発明に係る薄膜トランジスタ基板及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１７】
本発明に適用される薄膜トランジスタのチャンネルはポリシリコンから形成されるか、アモルファスシリコンから形成されるが、後述する薄膜トランジスタはそのチャンネルがポリシリコンから形成されたポリシリコン薄膜トランジスタとポリシリコン薄膜トランジスタ基板についてのみ説明する。
【００１８】
図１は本発明の実施形態による薄膜トランジスタ基板を示す概略図であり、図２は図１の一つの画素領域を示す図面であり、図３は図２のＩＩＩ−ＩＩＩ’線に沿って切断した断面図であり、図４は本発明の実施形態による薄膜トランジスタ基板で有機保護膜の充電特性を測定して既存正常値と比較したグラフである。
【００１９】
図１に示すように、本発明の実施形態による薄膜トランジスタ基板１０は複数のゲート線３００及び複数のデータ線５００の交差で画定された画素領域を含む有効表示領域１７、有効表示領域１７のデータ線５００を駆動するためのデータ駆動回路１５、及び有効表示領域１７のゲート線３００を駆動するためのゲート駆動回路１３を具備する。ゲート線３００はデータ線５００と垂直に形成され、ゲート線３００及びデータ線５００はそれぞれ絶縁され形成される。
【００２０】
有効表示領域１７は画素領域それぞれに形成された薄膜トランジスタ１７０及び画素電極８００を具備する。薄膜トランジスタ１７０はゲート線３００のゲート信号に応答してデータ線５００からのデータ信号を画素電極８００に充電する。画素電極８００は薄膜トランジスタ基板１０が液晶表示装置に採用される場合には液晶を間に介在させ薄膜トランジスタ基板１０と向き合うカラーフィルタ基板の共通電極と電位差を発生させる。すなわち、液晶表示装置で液晶は薄膜トランジスタ基板の画素電極８００とカラーフィルタ基板の共通電極との間に形成され画素電極８００と共通電極との間に充電された電圧によって液晶の液晶分子方向が変わる。
【００２１】
ゲート駆動回路１３はゲート線３００を順次に駆動する。データ駆動回路１５はゲート線３００が駆動される毎にデータ線５００にデータ信号を供給する。ゲート駆動回路１３及びデータ駆動回路１４は有効表示領域１７が形成されるとき同時に形成される。
このような薄膜トランジスタ基板１０は液晶表示装置だけではなく有機発光ダイオードなどのような他の表示装置にも使用することができる。
【００２２】
図２及び図３に示すように、有効表示領域１７内に形成された画素領域はゲート線３００及びデータ線５００と接続された薄膜トランジスタ１７０、薄膜トランジスタ１７０と接続された画素電極８００、及びストレージキャパシタ（Ｃｓｔ）を具備する。薄膜トランジスタ１７０はＮＭＯＳまたはＰＭＯＳのような単一ＭＯＳから形成することができ、ＣＭＯＳから形成することもできるが、以下ではＮＭＯＳから形成する場合のみを説明する。
【００２３】
薄膜トランジスタ１７０はゲート線３００のゲート信号に応答してデータ線５００のデータ信号を画素電極８００に供給する。これのために、薄膜トランジスタ１７０はゲート線３００と接続された第１及び第２ゲート電極３１１、３１２、データ線５００と接続されたソース電極５１０、画素電極８００と接続されたドレイン電極５２０、ソース電極５１０とドレイン電極５２０との間にチャンネルを形成するアクティブ層１００を含む。
【００２４】
第１及び第２ゲート電極３１１、３１２はゲート線３００に対して垂直に突出されゲート線３００から印加されるゲート信号に従って薄膜トランジスタ１７０を動作させる。前述したように、ゲート線３００は薄膜トランジスタ基板１０上に水平に横切って形成される。第１及び第２ゲート電極３１１、３１２は薄膜トランジスタ基板１０上に形成されたゲート線３００から垂直に突出され形成される。
【００２５】
この際、高いドレイン電圧でドレイン電流が急激に増加する現象であるキンク現象（Ｋｉｎｋ  Ｐｈｅｎｏｍｅｎｏｎ）を抑制するために第１及び第２ゲート電極３１１、３１２を形成することが望ましい。しかし、一つのゲート電極でキンク現象を抑制することができるなら一つに形成することができ、また、もし第１及び第１ゲート電極３１１、３１２を使用してキンク現象を抑制することができないなら他のゲート電極を追加することもできる。
【００２６】
ソース電極５１０はデータ線５００に対して垂直に突出されデータ線５００から印加されるデータ信号をアクティブ層１００を経由してドレイン電極５２０に印加する。図２に示すように、データ線５００はゲート線３００に垂直に形成され、ソース電極５１０はゲート線３００方向と平行するようにデータライン５００から突出され形成される。
ドレイン電極５２０は図２に示すように、第１及び第２ゲート電極３１１、３１２を間に置きソース電極５１０と向き合って形成され印加を受けるデータ電圧を画素電極８００に印加する。
【００２７】
アクティブ層１００はバッファ絶縁膜５０を間におき絶縁基板３０上に形成される。アクティブ層１００は、ゲート絶縁膜２００を間に置いて配置される第１及び第２ゲート電極３１１、３１２と重畳されたチャンネル領域１１０、チャンネル領域１１０の両側と接触する第１乃至第４ＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域１２１、１２２、１２３、１２４、第２ＬＤＤ領域１２２と第３ＬＤＤ領域１２３の間に形成されたアクティブ連結領域１５０を具備する。ゲート絶縁膜２００は第１及び第２ゲート電極３１１、３１２とチャンネル領域１１０の間に形成されそれぞれを絶縁させる。ゲート絶縁膜はバッファ絶縁膜５０の上部に形成される。
【００２８】
チャンネル領域１１０は薄膜トランジスタ１７０のチャンネルを形成する。第１乃至第４ＬＤＤ領域１２１、１２２、１２３、１２４にはｎ−不純物が注入されておりオフ電流を減少させる。不純物は不純物半導体材料として電子（Ｎ型）または正孔（Ｐ型）を供給する。
【００２９】
アクティブ連結領域１５０は互いに分離されたチャンネル領域を連結する。この際、第１及び第２ゲート電極３１１、３１２の間の間隔を調節するか、第２及び第３ＬＤＤ領域１２２、１２３を一つの領域として形成してアクティブ領域１５０を除去することもできる。
【００３０】
アクティブ層１００はｎ＋不純物が注入されたソース接触領域１３０及びドレイン接触領域１４０をさらに具備する。ソース接触領域１３０及びドレイン接触領域１４０は層間絶縁膜４００及びゲート絶縁膜２００を貫通する第１及び第２コンタクトホール７５１、７５２それぞれを通じてソース電極５１０及びドレイン電極５２０とそれぞれ接続される。
【００３１】
画素電極８００は有機保護膜７００上に形成される。画素電極８００は有機保護膜７００と無機保護膜６００を貫通する第３コンタクトホール７５３を通じてドレイン電極５２０と接続され画素電圧の印可を受ける。
【００３２】
ストレージキャパシタ（Ｃｓｔ）はゲート線３００と同一平面上に同一の材質から形成されたストレージ線９１０で垂直に突出され形成されたストレージ電極９２０が有機保護膜７００と層間絶縁膜４００を間に置き画素電極８００と重畳され形成される。図２に示すようにストレージ線９１０はゲート線３００と平行に形成され、ストレージ電極９２０はストレージ線９１０から垂直に突出され形成される。または、ストレージ線９１０及びストレージ電極９２０はデータ線５００と同一平面上に同一材質から形成することもできる。従って、ストレージ電極９２０は有機保護膜７００によって画素電極８００と絶縁される。
【００３３】
図４に示すように、画素電極８００とストレージ電極９２０から形成されたストレージキャパシタ（Ｃｓｔ）の充電特定の測定値は３．９５Ｅ−１２Ｆ〜４Ｅ−１２Ｆを有する。この値は測定誤差及び測定値が非常に小さい値である点を考慮したとき既存正常値の測定値である３．８Ｅ−１２Ｆ〜３．９Ｅ−１２Ｆと有意差がない。
【００３４】
有効表示領域１７内に形成された画素領域はデータ線５００、ソース電極５１０、及びドレイン電極５２０を含むデータ線を画素電極８００を含む透明導電パターンから絶縁するために無機保護膜６００と有機保護膜７００とをさらに具備する。
【００３５】
無機保護膜６００はデータパターン上のみにデータパターンと同様のパターンから形成されておりデータパターンと有機保護膜７００との間に形成されている。第３コンタクトホール７５３を通じてソース電極５２０と画素電極８００が接続する領域を除いたデータパターン全領域で無機保護膜６００の下面とデータパターンの上面は接触している。このような無機保護膜６００によって、有機保護膜７００はデータパターンの上面と直接接触される領域が発生しない。一方、無機保護膜６００は下面の両側が一部除去されデータパターンの上面の両側が若干露出させることもできる。言い換えれば、データパターンは平面上でその周辺（ｐｅｒｉｍｅｔｅｒ）が無機保護膜６００より僅かに大きくすることもできる。
【００３６】
有機保護膜７００は、無機保護膜６００及び層間絶縁膜４００と画素電極８００との間に形成されている。有機保護膜７００の上面は平坦な面からなることもできエンボシングパターン（ｅｍｂｏｓｓｉｎｇ  ｐａｔｔｅｒｎ）からなることができる。
【００３７】
図５は、従来の薄膜トランジスタ基板で発生したハイピクセル不良（ｈｉｇｈ  ｐｉｘｅｌ  ｄｅｆｅｃｔ）のマッピング図であり、図６は本発明の実施形態による薄膜トランジスタ基板でのハイピクセル不良のマッピング図であり、図７は従来の薄膜トランジスタ基板で発生したハイピクセル不良のエネルギー分布分析器（ＥＤＳ）の測定結果を示すグラフであり、図８は従来の薄膜トランジスタ基板で発生したハイピクセル不良を修理した後の測定結果を示すグラフであり、図９は本発明の実施形態による薄膜トランジスタ基板のＥＤＳ測定結果を示すグラフである。
【００３８】
図５に示すように、従来の薄膜トランジスタ基板ではハイピクセル不良が発生した。
ハイピクセル不良というのは図２に示したＡ領域でデータ線５００とドレイン電極５２０とがショートし、薄膜トランジスタ１７０の特性を悪くする不良のことである。このようなハイピクセル不良はＡ領域を除いた他の領域でも発生することがある。
【００３９】
より具体的には、ハイピクセル不良は第１乃至第８ハイピクセル不良のＥＤＳ測定値（Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７、Ｇ７ａ）を有し、図７にはＧ１のＥＤＳ測定値を示す。即ち、ハイピクセル不良はゲートオフ電圧のとき、正常領域のＥＤＳ測定値（ＮＯＲ）より１Ｅ−２Ａ〜１Ｅ−３Ａ程度の高いドレイン電流値を有する。このため、オフ電流が増加した薄膜トランジスタ１７０の特性が低下される。図８に示すように、ハイピクセル不良領域をレーザーリペアして測定するとハイピクセル不良領域のＥＤＳ測定値は正常値（Ｒｅｐａｉｒ１、Ｒｅｐａｉｒ２）を有するようになる。これを通じて、データ線５００とドレイン電極５２０がショートしたことがわかる。
【００４０】
一方、データパターンが形成され７時間以上放置すると金属酸化膜が形成される。この金属酸化膜はスピン洗浄の際、脱イオン水や空気中の水分と反応し互いに分離されたデータ線５００とドレイン電極５２０をショートさせハイピクセル不良を惹起する。このようなピクセル不良は図５に示すように、マザーグラス（Ｍｏｔｈｅｒ  Ｇｌａｓｓ）の中心から外郭に行くほど多く発生するがこれはスピン洗浄によって生じる金属酸化膜のせいである。
【００４１】
図６に示すように、本発明の実施形態による薄膜トランジスタ基板ではスピン洗浄をしてもハイピクセル不良が発生しない。これはデータパターン上のみに形成された無機保護膜６００に起因してデータパターンと脱イオン水または空気中の水分が接触できないからである。
【００４２】
図９に示すように、本発明の実施形態による薄膜トランジスタ基板は正常的なＥＤＳ測定値を有する。より具体的には、ゲートオンオフ電圧差によるドレイン電流差は大略１０７程度の正常値を保持する。この値は図７に示した既存構造での正常値（ＮＯＲ）である１０７程度の差異と同一である。
【００４３】
図１０は本発明の実施形態による薄膜トランジスタ基板で金属間のコンタクト抵抗を測定して既存正常値と比較したグラフである。
【００４４】
図１０に示すように、本発明の実施形態による薄膜トランジスタ基板で金属間のコンタクト抵抗値６０００００Ω〜８０００００Ωの間値を有する。この値は既存正常のコンタクト抵抗値である８０００００Ω〜１１０００００Ωの間値より小さい。これを通じて、本発明の実施形態による薄膜トランジスタ基板は従来と比較してさらによいコンタクト抵抗特性を有することがわかる。
【００４５】
このように、本発明による薄膜トランジスタ基板は金属酸化膜を形成せず有機膜ずれ不良、ハイピクセル不良、染み、データパターンが切れる不良などを抑制することができる。さらに、微細パターンを形成することができるのでシステム−オン−グラス（ＳＯＧ）を具現することができる。
【００４６】
次に、図１１〜図１６を参照して本発明の実施形態による薄膜トランジスタ基板の製造工程について説明する。
【００４７】
図１１に示すように、絶縁基板３０上にバッファ絶縁膜５０が形成され、その上に第１マスク工程で一体化したアクティブ層１００が形成される。
より具体的には、バッファ絶縁膜５０は絶縁基板３０上にＳｉＮｘまたはＳｉＯ２などのような無機絶縁物質を全面蒸着等にて形成して絶縁基板３０の不純物が拡散されることを防ぐ。
【００４８】
次に、バッファ絶縁膜５０上にＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ    Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの方法で非晶質シリコン層を形成した後、結晶化してアクティブ層１００を形成する。この際、結晶化する前に非晶質シリコン層内に存在する水素を除去するための脱水素化工程を実施したりもする。
【００４９】
非晶質シリコン層を結晶化する方法としては、エキシマレーザーアニーリング（ＥＬＡ）方法の一つとしてラインビームを水平方向にスキャンして結晶する水平方向に成長させることで結晶大きさを向上させた逐次的横方向結晶化（ＳＬＳ）方法を使用するか一般的なエキシマーレーザーアニーリング（ＥＡ）方法を使用する。また、上述した結晶化方法の外に他の結晶化方法などを使用することもできる。
【００５０】
次に、図１２に示すように、バッファ絶縁膜５０とアクティブ層１００上にゲート絶縁膜２００が形成され、その上に第２マスク工程でゲート線３００、第１及び第２ゲート電極３１１、３１２、ストレージ線９１０、ストレージ電極９２０を含むゲートパターンが形成され、ソース接触領域１３０、ドレイン接触領域１４０、及びアクティブ連結領域１５０に不純物をドーピングし、第１乃至第４ＬＤＤ領域１２１、１２２、１２３、１２４に不純物がドーピングされる（図１３参照）。
【００５１】
より具体的には、ゲート絶縁膜２００はバッファ絶縁膜５０とアクティブ層１００上にＳｉＮｘまたはＳｉＯ２などのような無機絶縁物質が全面蒸着等で形成する。
【００５２】
次に、ゲート絶縁膜２００上にＣｒまたはＣｒ合金、ＡｌまたはＡｌ合金、ＭｏまたはＭｏ合金、ＡｇまたはＡｇ合金、ＷまたはＷ合金、ＴｉまたはＴｉ合金などのゲート金属層をスパッタリングなどの方式で単一層または多重層で蒸着する。例えば、Ａｌ合金であるＡｌＮｄを使用して単一層で蒸着することができ、ＡｌとＡｌＮｄからなる二重層で蒸着することもできる。
【００５３】
次に、フォトレジストを塗布して第２マスクを使用したフォトリソグラフィ工程を実施してゲート金属層をパターニングし単一層または多重層でゲートパターンを形成する。
【００５４】
次に、ゲートパターン上のみに残っているフォトレジストをマスクとして使用してソース接触領域１３０、ドレイン接触領域１４０、アクティブ連結領域１５０にｎ＋不純物をドーピングする。
【００５５】
次に、ゲートパターン上のみに残っているフォトレジストを除去し第１乃至第４ＬＤＤ領域１２１、１２２、１２３、１２４にｎ−不純物をドーピングする。
【００５６】
次に、ｎ＋不純物がソース接触領域１３０、ドレイン接触領域１４０、アクティブ連結領域１５０で拡散が起こり、ｎ−不純物が第１乃至第４ＬＤＤ領域１２１、１２２、１２３、１２４で拡散が起こることができるように活性化する。より具体的には、集束ランプを用いて短い時間の間加熱させるＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）方法で活性化する。他に、他の活性化方法が用いられてもよい。
【００５７】
次に、図１３に示すように、ゲート絶縁膜２００とゲートパターン、ストレージ線９１０及びストレージ電極９２０上に第３マスク工程を用いて層間絶縁膜４００を形成する。
より具体的には、層間絶縁膜４００はゲート絶縁膜２００とゲートパターン上にＳｉＮｘまたはＳｉＯ２のような無機絶縁物質を使用してＰＥＣＶＤまたはＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）工程を通じて単一層または多重層で蒸着する。
【００５８】
次に、第３マスクを用いたフォトリソグラフィ工程を通じて層間絶縁膜４００とゲート絶縁膜２００を貫通する第１及び第２コンタクトホール７５１、７５２を形成してソース接触領域１３０とドレイン接触領域１４０を露出させる。
【００５９】
次に、図１４に示すように、第４マスク工程でデータ線５００、ソース電極５１０、及びドレイン電極５２０を含むデータパターンと無機保護膜６００を形成する。
より具体的には、ＣｒまたはＣｒ合金、ＡｌまたはＡｌ合金、ＭｏまたはＭｏ合金、ＡｇまたはＡｇ合金、ＴｉまたはＴｉ合金、ＷまたはＷ合金などのデータ金属層をスパッタリング方式で単一層または多重層で蒸着する。例えば、ＭｏＷを使用して単一層で蒸着することができ、Ｔｉ／Ａｌ／Ｍｏを使用して三重層で蒸着することができ、Ｍｏ／Ａｌ／Ｍｏを使用して三重層で蒸着することができる。
【００６０】
次に、ＳｉＮｘまたはＳｉＯ２などのような無機絶縁物質を全面蒸着して単一層または多重層を形成する。この際、データ金属層は空気または空気中の水分などに曝（晒）されないように実施することが望ましい。例えば、データ金属層の蒸着と無機保護膜の形成は同一チャンバ内で連続蒸着することが望ましい。
【００６１】
次に、蒸着工程に起因して特性の低下したチャンネル領域１１０特性の原状復元と金属間のコンタクト抵抗改善のためにアニーリングする。アニーリングする方法でとしてＲＴＡ方法が使用されるか、他のアニーリング方法を使用することができる。
【００６２】
次に、無機保護膜上に正の感光性を有するフォトレジストを塗布する。次に、第４マスクを使用してフォトレジストを露光する。次に、データパターン及び無機保護膜上のみにフォトレジストが残るようにパターニングしてフォトレジストのパターニングマスクを形成する。
【００６３】
次に、フォトレジストのパターニングマスクを使用して乾式エッチング工程を実施することで無機保護膜６００、データ線５００、ソース電極５１０及びドレイン電極５２０を含むデータパターンが形成される。
【００６４】
より具体的には、ＳＦ６とＯ２を用いた第１エッチング工程を実施してデータ金属層を一部にみ残してエッチングする。この際、無機保護膜６００が形成される。また、この際の乾式エッチングガスとしては無機保護膜６００とデータパターンに対してエッチング選択比が近似したものを使用することが望ましい。
【００６５】
次に、Ｃｌ２とＯ２を用いた第２エッチング工程を実施して一部残っているデータ金属層をエッチングしてデータパターンを形成する。この際、乾式エッチングガスとしてはデータパターンに対し良いエッチングパフォーマンスを有する乾式エッチングで実施し、層間絶縁膜４００に対しては悪いエッチングパフォーマンスを有する乾式エッチングで実施することが望ましい。上述したＣｌ２とＯ２はデータパターンと層間絶縁膜４００のエッチング選択比が２０：１程度となる。
【００６６】
この際、ガス流量、工程実施時間、温度、ＤＣ電力などを調節して無機保護膜６００の両側をさらにエッチングしてデータパターンの上面の両側一部を露出させることができる。これにより、無機保護膜の面積がデータパターンの面積より若干小さくさせることができる。また、層間絶縁膜４００をさらにエッチングしてデータパターンの下面の両側一部で層間絶縁膜４００とデータパターンとが接触しないようにすることができる。また、一度のエッチング工程を通じて無機保護膜６００とデータパターンを形成することもできる。
【００６７】
次に、フォトレジストのパターニングマスクをストリップ工程を通じて除去する。
上述した工程を通じて無機保護膜６００はデータパターン上のみに形成されることが理解される。これは既存構造で発生する可能性がある複数の不良を除去するためである。
【００６８】
次に、図１５に示すように、第５マスク工程で無機保護膜６００と層間絶縁膜４００上に有機保護膜７００を形成する。
より具体的には、無機保護膜６００と層間絶縁膜４００上にスピンコーティング方法などで有機保護膜７００を堆積させる。有機保護膜７００はアクリルなどのような感光性有機物質が使用される。次に、第５マスクを使用してフォトリソグラフィ工程を通じて第３コンタクトホール７５３と有機保護膜７００を形成する。または、第５マスクとして部分露光マスクを使用して有機保護膜７００の表面がエンボシングパターン（ｅｍｂｏｓｓｉｎｇ  ｐａｔｅｒｎ）を有するように形成することができる。ここで、部分露光マスクはハーフトーンマスクか回折マスクである。
【００６９】
次に、図１６に示すように、第６マスク工程で有機保護膜７００上に画素電極８００を含む透明導電パターンを形成する。より具体的には、有機保護膜７００上にＩＴＯやＩＺＯなどのような透明導電金属層を蒸着する。その後、第６マスクを使用したフォトリソグラフィ工程を通じて透明導電金属層がパターニングされた第３コンタクトホール７５３を通じてドレイン電極８００と接続される画素電極８００を含む導電パターンが形成される。
さらに、微細なパターンを形成することができるのでシステム−オン−グラス（ＳＯＧ）に適用可能である。
【００７０】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態による薄膜トランジスタ基板を示す概略図である。
【図２】図１の一つの画素領域を示す図面である。
【図３】図２のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
【図４】本発明の実施形態による薄膜トランジスタ基板で有機保護膜の充電特性を測定して既存正常値と比較したグラフである。
【図５】従来の薄膜トランジスタ基板で発生したハイピクセル不良のマッピング図である。
【図６】本発明の実施形態による薄膜トランジスタ基板でのハイピクセル不良のマッピング図である。
【図７】従来の薄膜トランジスタ基板で発生したハイピクセル不良のＥＤＳ測定結果を示したグラフである。
【図８】従来のトランジスタ基板で発生したハイピクセル不良を修理した後ののＥＤＳ測定結果を示すグラフである。
【図９】本発明の実施形態による薄膜トランジスタ基板のＥＤＳ測定結果を示すグラフである。
【図１０】本発明の実施形態による薄膜トランジスタ基板で金属間のコンタクト抵抗を測定して既存正常値と比較したグラフである。
【図１１】本発明の実施形態による薄膜トランジスタ基板の製造工程を説明するための断面図である。
【図１２】本発明の実施形態による薄膜トランジスタ基板の製造工程を説明するための断面図である。
【図１３】本発明の実施形態による薄膜トランジスタ基板の製造工程を説明するための断面図である。
【図１４】本発明の実施形態による薄膜トランジスタ基板の製造工程を説明するための断面図である。
【図１５】本発明の実施形態による薄膜トランジスタ基板の製造工程を説明するための断面図である。
【図１６】本発明の実施形態による薄膜トランジスタ基板の製造工程を説明するための断面図である。
【符号の説明】
【００７２】
１０        薄膜トランジスタ基板
３０        絶縁基板
５０        バッファ絶縁膜
１００      アクティブ層
２００      ゲート絶縁膜
３００      ゲート線
３１１      第１ゲート電極
３１２      第２ゲート電極
４００      層間絶縁膜
５００      データ線
５１０      ソース電極
５２０      ドレイン電極
６００      無機保護膜
７００      有機保護膜
７５１、７５２、７５３    第１乃至第３コンタクトホール
８００      画素電極
９１０      ストレージ線
９２０      ストレージ電極
【図１】
2007017972.tif 000003
【図２】
2007017972.tif 000004
【図３】
2007017972.tif 000005
【図４】
2007017972.tif 000006
【図５】
2007017972.tif 000007
【図６】
2007017972.tif 000008
【図７】
2007017972.tif 000009
【図８】
2007017972.tif 000010
【図９】
2007017972.tif 000011
【図１０】
2007017972.tif 000012
【図１１】
2007017972.tif 000013
【図１２】
2007017972.tif 000014
【図１３】
2007017972.tif 000015
【図１４】
2007017972.tif 000016
【図１５】
2007017972.tif 000017
【図１６】
2007017972.tif 000018