(57)【要約】【課題】水分や酸化ガスの透過を防止して、耐水性および耐酸化性を向上できる半導体装置を提供する。【解決手段】半導体装置は、半導体基板１１上の素子形成領域１３を囲むように前記半導体基板上の層間絶縁膜１４−１、１２−２中に設けられ、Ｃｕを主成分とするガードリングＧＲ１、ＧＲ２と、前記層間絶縁膜とガードリングとの界面に設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜１９とを具備する。【選択図】図１
2007012996.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の素子形成領域を囲むように前記半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とするガードリングと、
前記層間絶縁膜とガードリングとの界面に設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備すること
を特徴とする半導体装置。
【請求項２】
半導体基板上に設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするパッシベーション膜とを具備すること
を特徴とする半導体装置。
【請求項３】
半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とするヒューズと、
前記ヒューズを溶断するために前記ヒューズ上における層間絶縁膜中に設けられたヒューズ溶断用窓と、
前記ヒューズ溶断用窓の側壁上および底面上に沿って設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備すること
を特徴とする半導体装置。
【請求項４】
半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とする配線層と、
前記配線層上に設けられたボンディングワイヤと、
前記配線層上およびボンディングワイヤ上を覆うように設けられた絶縁膜と、
前記絶縁膜と前記配線層との界面に設けられ、前記絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備すること
を特徴とする半導体装置。
【請求項５】
前記所定の金属元素は、Ｍｎ、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、およびＲｅからなる群から選択された少なくとも１つの元素を含み、
前記構成元素は、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを含み、
前記バリア膜および前記パッシベーション膜は、αｘＯｙ、αｘＳｉｙＯｚ、αｘＣｙＯｚ、およびαｘＦｙＯｚからなる群から選択された材料を主成分とし、ここで、αは前記所定の金属元素を表すこと
を特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、例えば、ＬＳＩ（Large Scale Integrated Circuit）の多層配線におけるガードリング、ガードリングのさらに外側の側面及びパッシベーション構造、配線でのヒューズ溶断用窓及びヒューズ構造、さらにボンディングパッド部分の構造等に適用されるものである。
【背景技術】
【０００２】
従来、ＬＳＩの多層配線においては、半導体チップの中の配線、接続孔、トランジスタ等を外部からの水分および酸化性の気体などから保護するために、チップの周辺にガードリングを何重（例えば、９重）にも設けている。
【０００３】
最近、特に多層配線において、性能の観点から低誘電率の層間絶縁膜（いわゆるlow-k膜）を用いるＬＳＩが多い。しかし、この低誘電率の層間絶縁膜が、一般的に水分を多く含み易いという性質に加えて水分やＯ（酸素）等の酸化ガスなどを透過しやすいという性質がある。この透過しやすいという性質のため、水分や酸化ガスが透過して、ガードリングの金属（例えば、銅（Ｃｕ）等）とバリア金属（例えば、タンタル（Ｔａ）等）を酸化させてしまう。そのため、最終的にはガードリングを何重にしていても、全て酸化させてしまい最後にはチップ内の配線や接続孔を酸化や腐食させてしまって、ＬＳＩを劣化させてしまうという問題がある。
【０００４】
また、現在のＬＳＩでは，一般的にはチップの側面にはガードリングで、上面はパッシベーション膜を用いて先に述べたような水分や酸化ガスなどの浸入を阻止している。この上面に堆積するパッシベーション膜には、ＳｉＮ膜（シリコン窒化膜）を用いる場合が多い。しかし、このＳｉＮ膜が上記水分や酸化ガスの透過を防止ためには、その膜厚が６００ｎｍ以上というような厚いものが必要である。そのため、微細化を阻害し、製造コストが高くなるという問題がある。加えて、パッシベーション膜の膜厚が大きいと、段差の大きな配線においては側壁部分の膜厚が薄くなるため、さらに厚く形成しなければならなくなるという悪循環になり、微細化に対してさらに不利になるという問題もある。
【０００５】
また、ＬＳＩの配線ヒューズにおいて、特に低誘電率の層間絶縁膜を用いた場合には、ブロー前のヒューズ窓を開孔した窓の側壁と底部から、ヒューズ自体が酸化や腐食しやすいという問題がある。また、ヒューズをブローした後で、例えばＣｕ配線の場合にはＣｕ配線が露出されてしまい、ヒューズそのものがすぐに酸化や腐食されるという大きな問題がある。
【０００６】
また、ＬＳＩの配線でＣｕ配線を最上層に用いた場合には、Ｃｕ自体は耐酸化性がないため、ワイアボンディング後のワイアと接続しておらず、Ｃｕ表面が露出している部分が酸化されてしまうという問題がある。そこで、これを回避するためにさらにもう一層アルミニウム層を形成することが通常である。そのため、非常に製造コストが高くなるという問題がある。
【０００７】
上記のように従来の半導体装置では、水分や酸化ガスなどを透過し易いため、耐水性および耐酸化性が低いという事情があった。
【特許文献１】特開２００４−１７２１６９号公報  明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この発明は、水分や酸化ガスの透過を防止して、耐水性および耐酸化性を向上できる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
この発明の一態様によれば、半導体基板上の素子形成領域を囲むように前記半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とするガードリングと、前記層間絶縁膜とガードリングとの界面に設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備する半導体装置を提供できる。
【００１０】
この発明の一態様によれば、半導体基板上の素子形成領域を囲むように前記半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とするガードリングと、前記層間絶縁膜とガードリングとの界面に設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備する半導体装置を提供できる。
【００１１】
この発明の一態様によれば、半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とするヒューズと、前記ヒューズを溶断するために前記ヒューズ上における層間絶縁膜中に設けられたヒューズ溶断用窓と、前記ヒューズ溶断用窓の側壁上および底面上に沿って設けられ、前記層間絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備する半導体装置を提供できる。
【００１２】
この発明の一態様によれば、半導体基板上の層間絶縁膜中に設けられ、Ｃｕを主成分とする配線層と、前記配線層上に設けられたボンディングワイヤと、前記配線層上およびボンディングワイヤ上を覆うように設けられた絶縁膜と、前記絶縁膜と前記配線層との界面に設けられ、前記絶縁膜の構成元素と所定の金属元素との化合物を主成分とするバリア膜とを具備する半導体装置を提供できる。
【発明の効果】
【００１３】
この発明によれば、水分や酸化ガスの透過を防止して、耐水性および耐酸化性を向上できる半導体装置が得られる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１５】
［第１の実施形態（ガードリング）］
まず、この発明の第１の実施形態に係る半導体装置について、図１および図２を用いて説明する。図１は、第１の実施形態に係る半導体装置を模式的に示す断面図である。図２は、図１中の領域２０近傍の断面ＴＥＭ像の顕微鏡写真を示す図である。この実施形態は、半導体チップの中の配線、接続孔、トランジスタ等を外部からの水分および酸化性の気体などから保護するために半導体チップの周辺に設けられるガードリングおよびその製造方法に関する。
【００１６】
図示するように、シリコン基板１１上に半導体チップ１０が設けられている。半導体チップ１０上を覆うように、層間絶縁膜１４−２上にパッシべーション膜（ＳｉＮ膜）１５が設けられている。尚、基板１１上の素子形成領域１３における層間絶縁膜１２−１中には、トランジスタ等の素子構造が設けられることが通常であるが、ここではその図示を省略している。
【００１７】
シリコン基板１１上の層間絶縁膜１２−１、１２−２、１４−１中に、素子形成領域１３を囲むようにＣｕを主成分（即ち、５０％以上）とするガードリングＧＲ１、ＧＲ２が設けられている。ガードリングＧＲ１、ＧＲ２は、層間絶縁膜１２−１、１２−２、１４−１中に設けられた配線層２１と、この配線層２１に連結され電気的に接続されたコンタクトプラグ２２とを備えている。層間絶縁膜１２−１、１２−２、１４−１、１４−２は、例えば、ＳｉＯ２膜（シリコン酸化膜）あるいはＳｉＯＣ膜（低誘電率絶縁膜）や多孔質ＳｉＯＣ膜等により形成されている。尚、図示するように、このガードリングＧＲ１、ＧＲ２は、多層配線構造を利用して形成されるものである。
【００１８】
層間絶縁膜１２−１、１２−２、１４−１とガードリングＧＲ１、ＧＲ２との界面に、前記層間絶縁膜１２−１、１２−２、１４−１の構成元素（例えば、Ｓｉ、Ｏ等）と所定の金属元素（例えば、Ｍｎ等）との化合物を主成分とするバリア膜１９が設けられている。
【００１９】
バリア膜１９は、本例では、ＭｎｘＳｉｙＯｚ（マンガンシリコンオキサイド）膜により形成されている。ここで、ＭｎｘＳｉｙＯｚ膜の組成は、より具体的にはＭｎｘＳｉｙＯｚのｘ：ｙ：ｚとして、１：１：３乃至１：３：５、等と表される。
【００２０】
ここで、図２に示すように、バリア膜１９は、薄膜で且つ均一なＭｎｘＳｉｙＯｚ膜であり、その膜厚Ｄ１は、２ｎｍ〜３ｎｍ程度である。また、バリア膜１９は、Ｃｕ層１７中のＣｕ元素の拡散を防止するための拡散バリア膜としても働く。
【００２１】
ここで、バリア膜１９は、所定の金属元素αと層間絶縁膜１２−２、１４−１の構成元素との化合物を主成分とし、自己整合的に形成される。
【００２２】
尚、この所定の金属元素αは、この実施形態のようにＭｎに限らず、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、及びＲｅからなる群から選択された少なくとも１つの元素を具備することができる。
【００２３】
層間絶縁膜１２−１、１２−２、１４−１、１４−２は、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを具備することができる。具体的な材料として、例えば、ＳｉＯ２、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ等、を挙げることができる。
【００２４】
また、バリア膜１９は、αｘＯｙ、αｘＳｉｙＯｚ、αｘＣｙＯｚ、及びαｘＦｙＯｚからなる群から選択された材料を主成分とすることができる。ここで、αは上述の所定の金属元素αを表す。
【００２５】
上記のように、このバリア膜（ＭｎｘＳｉｙＯｚ膜）１９は、酸化物であるため、これ以上酸化することもない。そのため、ガードリングＧＲ１、ＧＲ２の耐酸化性を向上でき、半導体チップ１０中の配線等を酸化から保護できる。また、酸化しない上に連続した緻密な反応生成膜になっているので水分を透過させることもない。そのため、ガードリングＧＲ１、ＧＲ２の耐水性を向上できる。
【００２６】
＜製造方法＞
次に、この実施形態に係る半導体装置の製造方法について、図３乃至図６を用いて説明する。尚、この説明においては、簡単のために層間絶縁膜１２−２中のガードリングの一部を例に挙げて説明する。
【００２７】
まず、図３に示すように、層間絶縁膜１２−２中に、例えば、ＲＩＥ（Reactive Ion Etching）法等の異方性エッチングを用いて、配線溝と接続孔からなる溝２３を形成する。続いて、Ｃｕ配線とＣｕ配線プロセスと関連した、例えば、スパッタ法等を用いて、層間絶縁膜１２−２上および溝２３内に沿って、ＣｕＭｎ層２４を堆積する。このＣｕＭｎ層２４を形成する際において、スパッタ用のＣｕＭｎターゲットのＭｎ元素の濃度は、例えば、０．０５〜１０原子％程度である。
【００２８】
続いて、図４に示すように、ＣｕＭｎ層２４上に、例えば、めっき法を用いて、Ｃｕ層２５を堆積する。
【００２９】
続いて、図５に示すように、ＣｕＭｎ合金層２４と絶縁層１２−２とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理（アニ−ル）を行うことによって、ＣｕＭｎ合金層２４中のＭｎ元素が拡散し、絶縁層１２−２中のＳｉ元素、Ｏ元素と反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）１９を形成する。さらに、この工程の際には、絶縁膜１２−２に対面するＣｕ層２５の表面上に余剰なＭｎが、上部に移動し表面でアニール雰囲気中の酸素などと反応してＭｎＯ層２６を形成する。
【００３０】
さらに、ＭｎｘＳｉｙＯｚ膜（バリア膜）１９は、ＣｕＭｎ合金層２４中のＭｎ濃度に関わらず常に一定の膜厚を保つことが確認されている。これは、均一にＭｎｘＳｉｙＯｚ膜１９が形成されると、ＣｕＭｎ合金層２４中のＭｎがそれ以上層間絶縁膜１２−２中の酸素（Ｏ）を取り込む事ができず、反応が止まってしてしまうためであると考えられる。
【００３１】
尚、上記熱処理工程の時間の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層２４中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、ガードリングＧＲ１、ＧＲ２を、純Ｃｕにより形成することも可能である。
【００３２】
続いて、図６に示すように、例えば、化学的機械的研磨方法(chemical mechanical polishing  :ＣＭＰ)法を用いて、Ｃｕ層２５を層間絶縁膜１２−２表面上まで平坦化して、上記ＭｎＯ層２６、余分なＣｕ層２５および層間絶縁膜１２−２上のバリア膜１９を除去する。
【００３３】
以上の製造工程を繰り返すことにより、図１および図２に示す半導体装置を製造する。このように、この実施形態に係るガードリングＧＲ１、ＧＲ２は、多層配線構造と同様の製造工程で形成できるものである。
【００３４】
上記のように、この実施形態に係る構成およびその製造方法によれば、下記（１）乃至（３）の効果が得られる。
【００３５】
（１）耐酸化性および耐水性を向上できる。
【００３６】
上記熱処理（アニ−ル）を行うことにより、ＣｕＭｎ合金層２４中のＭｎ元素と絶縁層１２−２中のＳｉ元素，Ｏ元素とを反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）１９を形成する。
【００３７】
この熱処理工程によって層間絶縁膜１２−２との界面に形成されたＭｎｘＳｉｙＯｚ膜（バリア膜）１９は、２ｎｍ〜３ｎｍ程度の極薄膜で均一かつ連続していることが確認されている。ここで、従来のガードリングで用いられている材料はＣｕが主で、層間絶縁膜との界面には拡散バリア絶縁膜であるＴａ（タンタル）などの金属が用いられている。そのため、容易に酸素ガスや水分を透過してＣｕを腐食させるため、ガードリングの耐酸化性および耐水性に乏しいことが知られている。
【００３８】
しかし、この実施形態のバリア膜１９であるＭｎｘＳｉｙＯｚ膜はもともと酸化物なので、これ以上酸化することもない。さらに、酸化しない上に、連続して均一かつ緻密な反応生成膜として形成されるので、酸素ガスや水分を透過させることもない。そのため、Ｃｕ層１７の腐食を防止して、ガードリングの耐酸化性および耐水性を向上でき、その信頼性を向上できる点で有利である。
【００３９】
（２）微細化に対して有利である。
【００４０】
上記のように、バリア膜（ＭｎｘＳｉｙＯｚ膜）１９は、耐酸化性および耐水性に優れている。そのため、このバリア膜１９をガードリングに適用した場合には、従来チップの周辺にガードリングを何重（例えば、９重）にも配置していたものが、その数を半分以下（例えば、２重程度）と大幅に減らすことが可能になる。
【００４１】
そのため、半導体チップ１０中のガードリングの専有面積を半分以下にすることができ、微細化に対して有利である。
【００４２】
（３）製造コストの面で有利である。
【００４３】
上記のように、バリア膜１９は、成膜プロセス（例えば、ＣＶＤ法等）を使用することなく、熱処理工程のみで形成できる。
【００４４】
また、バリア膜１９を形成する際には、ＣｕＭｎ合金をスパッタ工程のターゲットとして使用可能である。そのため、従来のスパッタ工程用の製造装置をそのまま適用でき、新たな製造装置に対する設備投資の必要がない。そのため、製造コストの面で有利である。
【００４５】
［第２の実施形態（側壁バリア膜を備えた例）］
次に、この発明の第２の実施形態に係る半導体装置について、図７を用いて説明する。図７は、この実施形態に係る半導体装置を示す断面図である。この実施形態は、ダイシングの際にガードリング外側の半導体チップの側面に側壁バリア膜を更に備えるものに関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００４６】
上記第１の実施形態では、バリア膜１９をガードリングＧＲ１、ＧＲ２に適用する一例を説明した。上記バリア膜１９を有するガードリングであれば、１個あれば十分であると考えられるが、万一のために通常２個以上配置しておくと、耐酸化性および耐水性の観点からさらに安心できる。しかし、個数を増すほどその専有面積が増えるため、微細化に不利となる。
【００４７】
そこで、本実施形態は、専有面積の増大の不利益を回避するためのものである。図示するように、ダイシングのために、半導体チップのガードリング外側に、層間絶縁膜１２−１、１２−２、１４−１、１４−２を貫通するダイシング溝２９が設けられている。このダイシング溝２９の側壁上および底面上に沿って側壁バリア膜（ＭｎｘＳｉｙＯｚ膜）３０が設けられている点で上記第１の実施形態と相違している。
【００４８】
次に、この実施形態に係る半導体装置の製造方法について、図７に示した半導体装置を例に挙げて、図８乃至図１０を用いて説明する。
【００４９】
まず、図８に示すように、上記第１の実施形態と同様の製造工程によりガードリングを形成した後の多層配線工程を経たシリコンウエハをパッケージに組み込むために、ダイシングして分ける。このダイシング工程の際には、ダイシングによってクラックが入ったり（膜割れ）、剥がれたりする場合がある。これは、特に層間絶縁膜１２−１、１２−２、１４−１、１４−２を低誘電率絶縁膜（ＳｉＯＣ膜）や多孔質ＳｉＯＣ膜等により形成した場合に発生することが多い。
【００５０】
そのため、ダイシング工程の前に、パッシべーション膜１５および層間絶縁膜１４−２、１４−１、１２−１、１２−２を予め除去しておくことが上記クラック防止の観点より有利である。即ち、例えば、ＲＩＥ法等の異方性エッチングにより、シリコン基板１１上まで、パッシべーション膜１５および層間絶縁膜１４−２、１４−１、１２−１、１２−２を貫通するダイシング溝２９を形成する。ここで、このエッチング工程により除去した大きなダイシング溝２９の側面には、Ｏ（酸素）を含む層間絶縁膜１２−１、１２−２、１４−１、１４−２が露出している。
【００５１】
続いて、図９に示すように、例えば、スパッタ法等を用いて、パッシべーション膜１５上およびダイシング溝２９側壁上、底面上に沿って、ＣｕＭｎ層２４を堆積する。
【００５２】
続いて、図１０に示すように、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理（アニ−ル）を行うことによって、ＣｕＭｎ合金層２４中のＭｎ元素と層間絶縁膜１４−２、１４−１、１２−２、１２−１中のＳｉ元素、Ｏ元素とを反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（側壁バリア膜）３０を形成する。
【００５３】
ＭｎｘＳｉｙＯｚ膜（側壁バリア膜）３０が層間絶縁膜１４−２、１４−１、１２−２、１２−１の界面に自己整合的に形成されるのは、ＭｎｘＳｉｙＯｚ膜３０形成に必要な、Ｓｉ元素，Ｏ元素がかかる層間絶縁膜より供給されるからである。
【００５４】
以上の製造方法により、図７に示す半導体装置を製造する。
【００５５】
上記のように、この実施形態に係る構成およびその製造方法によれば、上記第１の実施形態で説明した（１）〜（３）と同様の効果が得られる。
【００５６】
さらに、この実施形態では、ダイシング溝２９の側壁上および底面上に沿って側壁バリア膜（ＭｎｘＳｉｙＯｚ膜）３０が更に設けられている。
【００５７】
そのため、ダイシング溝２９側からの酸素ガスおよび水分の半導体チップ１０内への侵入を防止できる。よって、ガードリングＧＲ１、ＧＲ２による前に、半導体チップ１０の側壁側からの酸素ガスおよび水分の侵入を防止できる。このようにすれば、この側壁の内側にあるガードリングＧＲ１、ＧＲ２は無くても良いし、また配置した場合でもその個数は少なくても良い。結果、ガードリングの増加による専有面積の増加を防止でき、微細化できる点で有利である。
【００５８】
［変形例１（側壁バリア膜を備えた一例）］
次に、この発明の変形例１に係る半導体装置について、図１１を用いて説明する。図１１は、この変形例１に係る半導体装置を示す断面図である。この変形例１は、ダイシングの際にガードリング外側の半導体チップの側面に側壁バリア膜を更に備えるものに関する。この説明において、上記第２の実施形態と重複する部分の説明を省略する。
【００５９】
図示するように、上記側壁バリア膜３０を形成した後に、シリコンウエハをパッケージに組み込むために、ダイシングして分ける。そのため、ダイシング溝２９の部分３２において、側壁バリア膜２９、層間絶縁膜１２−１、およびシリコン基板１１が分離されている点で上記第２の実施形態と相違している。
【００６０】
この部分３２から分離するダイシング工程の際には、側壁バリア膜３０が設けられているため、溝２９からの酸素ガスおよび水分の侵入を防止できる。そのため、この工程の際に、層間絶縁膜１２−１、１２−２、１４−１、１４−２にクラックが入ったり（膜割れ）、剥がれたりすることを防止でき、信頼性を向上できる点で有利である。
【００６１】
［変形例２（側壁バリア膜を備えた一例）］
次に、この発明の変形例２に係る半導体装置について、図１２を用いて説明する。図１２は、この変形例２に係る半導体装置を示す断面図である。この変形例２は、ダイシングの際に、ガードリング外側の半導体チップの側面に側壁バリア膜を更に備えるものに関する。この説明において、上記第２の実施形態と重複する部分の説明を省略する。
【００６２】
図示するように、ダイシング溝２９の側壁上および底面上に沿って、側壁バリア膜３０が設けられている。さらに、側壁バリア膜３０上に、溝２９内を埋め込むように金属層３３が設けられている点で上記第２の実施形態と相違している。この金属層３０は、例えば、ＣｕやＡｌ等の金属により形成されている。
【００６３】
製造方法に関しては、上記第２の実施形態と同様の製造工程により、溝内に沿って側壁バリア膜３０を形成する。続いて、側壁バリア膜３０上に、例えば、スパッタ法等を用いて、Ｃｕ層を堆積し、溝２９内に埋め込むことにより、図１２に示す半導体装置を製造する。
【００６４】
上記のように、この変形例２に係る構成およびその製造方法によれば、上記第２の実施形態と同様の効果が得られる。
【００６５】
さらに、この変形例２によれば、側壁バリア膜３０上に、溝２９内を埋め込むように金属層３３が設けられている。そのため、溝２９部分の機械的強度を増大でき、層間絶縁膜１２−１、１２−２、１４−１、１４−２にクラックが入ったり（膜割れ）、剥がれたりすることを防止でき、信頼性を向上できる点で有利である。
【００６６】
［変形例３（クラック防止用の溝を備えた一例）］
次に、この発明の変形例３に係る半導体装置について、図１３を用いて説明する。図１３は、この変形例３に係る半導体装置を示す断面図である。この変形例２は、ガードリングとダイシングライン上のダイシング溝との間に更にクラック防止用の溝を備えるものに関する。この説明において、上記第２の実施形態と重複する部分の説明を省略する。
【００６７】
図示するように、この変形例に係る半導体装置は、以下の点で上記第２の実施形態と相違している。即ち、ガードリングＧＲ１、ＧＲ２とダイシングライン上のダイシング溝２９との間に、パッシべーション膜１５、層間絶縁膜１４−２、１４−１、１１−２を貫通し、層間絶縁膜１１−１中に底を有するクラック防止用溝８０が設けられている。
【００６８】
さらに、クラック防止用溝８０の側面上および底面上に沿って、上述した側壁バリア膜（ＭｎｘＳｉｙＯｚ膜）３０が設けられている。製造方法に関しては、上記第２の実施形態と実質的に同様であるので、詳細な説明を省略する。
【００６９】
上記のように、この変形例３に係る構成およびその製造方法によれば、上記第２の実施形態と同様の効果が得られる。
【００７０】
さらに、ガードリングＧＲ１、ＧＲ２とダイシングライン上のダイシング溝２９との間に、パッシべーション膜１５、層間絶縁膜１４−２、１４−１、１１−２を貫通し、層間絶縁膜１１−１中に底を有するクラック防止用溝８０を備えている。
【００７１】
そのため、ダイシング溝２９側からのクラックが生じた場合であっても、この溝８０によって、素子形成領域１３側へそのクラックが及ぶことを防止できる点で有効である。
【００７２】
さらに、クラック防止用溝８０の側面上および底面上に沿って、上述した側壁バリア膜（ＭｎｘＳｉｙＯｚ膜）３０が設けられている。
【００７３】
そのため、このクラック防止用溝８０からの酸化ガスおよび水分の浸入を防止でき、信頼性を向上できる点で有効である。
【００７４】
尚、ダイシングラインには図１３に示すようなダイシング溝２９が形成されなくても溝８０によって素子形成領域１３へのクラックの防止は可能である。また、溝８０内に金属層等を埋め込むことによっても更に機械的強度を高めることができる。
【００７５】
［第３の実施形態（パッシベーション膜の例）］
次に、この発明の第３の実施形態に係る半導体装置について、図１４を用いて説明する。この実施形態は、半導体チップ１０の表面上を覆うパッシべーション膜に関するものである。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００７６】
図示するように、層間絶縁膜１４−２上に、半導体チップ１０表面上を覆うようにパッシべーション膜（ＭｎｘＳｉｙＯｚ膜）３５が設けられている点で上記第１の実施形態と相違している。図中の破線１５は、層間絶縁膜１４−２上にパッシべーション膜として、プラズマＣＶＤ法によりＳｉＮ膜１５を形成した場合を示している。
【００７７】
製造方法に関しては、まず層間絶縁膜１４−２上に、例えば、スパッタ法等を用いてＣｕＭｎ合金層を堆積する。
【００７８】
続いて、上記ＣｕＭｎ層と層間絶縁膜１４−２とが接した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理（アニ−ル）を行うことによって、ＣｕＭｎ合金層中のＭｎ元素と層間絶縁膜１４−２中のＳｉ元素、Ｏ元素とを反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（パッシべーション膜）３５を形成する。以上の製造方法により、図１４に示す半導体装置を製造する。
【００７９】
上記のように、この実施形態に係る構成およびその製造方法によれば、上記第１の実施形態で説明した（１）〜（３）と同様の効果が得られる。
【００８０】
さらに、この実施形態では、層間絶縁膜１４−２上に、半導体チップ１０表面上を覆うようにパッシべーション膜（ＭｎｘＳｉｙＯｚ膜）３５が設けられている。
【００８１】
ここで、破線１５は、層間絶縁膜１４−２上にパッシべーション膜として、プラズマＣＶＤ法によりＳｉＮ膜１５を形成した場合を示している。しかし、このＳｉＮ膜１５が上記水分や酸素の透過を防止ためには、その膜厚Ｄ３が６００ｎｍ以上必要である一方で、側壁部分の膜厚Ｄ２は、非常に薄く形成される。そのため、製造コストが増大し、微細化を阻害している。特に、ＤＲＡＭ（Dynamic Random Access Memory）等の段差の大きな多層配線が配置される場合には、このＳｉＮ膜１５の膜厚Ｄ３をさらに厚く形成しなければならなくなるという悪循環になる。
【００８２】
しかし、本例におけるパッシべーション膜（ＭｎｘＳｉｙＯｚ膜）３５の膜厚Ｄ１は、上記のように２ｎｍ〜３ｎｍの極薄膜である（膜厚：Ｄ１＜Ｄ２＜Ｄ３）。しかも、上記のように、耐酸化性および耐水性に優れている。結果、ＳｉＮ膜１５の専有面積を除くことができるため、微細化に対してより有利である。
【００８３】
さらに、膜厚Ｄ１が非常に薄いために、パッシべーション膜３５および層間絶縁膜１４−２を貫通するパッドを形成する際に、このパッド用の開孔をするエッチング時間を低減でき、エッチングコストを低減できるという製造上のメリットがある。
【００８４】
また、パッシべーション膜（ＭｎｘＳｉｙＯｚ膜）３５は、段差の大きな側壁部分においても均一の膜厚Ｄ１により形成できる。そのため、ＤＲＡＭ等のその他の様々なデバイスに低コストで適用することができる点で有利である。
【００８５】
［変形例４（層間にパッシべーション膜を備えた一例）］
次に、この発明の変形例４に係る半導体装置について、図１５を用いて説明する。図１５は、この変形例４に係る半導体装置を示す断面図である。この変形例４は、層間に上記パッシべーション膜を設けた場合に関する。この説明において、上記第３の実施形態と重複する部分の説明を省略する。
【００８６】
図示するように、シリコン基板１１上にトランジスタＴＲが素子構造の一例として設けられている。トランジスタＴＲは、基板１１上に設けられたゲート絶縁膜３９と、ゲート絶縁膜３９上に設けられたゲート電極３６と、ゲート電極３６側壁に設けられたスペーサ３７と、ゲート電極３６を挟むように基板１１中に隔離して設けられたソース／ドレインとを備えている。
【００８７】
このトランジスタ等の素子構造上を覆うように、層間絶縁膜１２−１が設けられている。
【００８８】
そして、層間絶縁膜１２−１と層間絶縁膜１２−２との間の層間に、パッシべーション膜（ＭｎｘＳｉｙＯｚ膜）４０が設けられている点で上記第３の実施形態と相違している。
【００８９】
製造方法に関しては、周知の製造工程によりシリコン基板１１上にトランジスタＴＲ等の素子構造を形成した後、トランジスタＴＲ等を覆うように、例えば、ＣＶＤ法等を用いてＳｉＯ２膜を堆積し、層間絶縁膜１２−１を形成する。
【００９０】
続いて、層間絶縁膜１２−１上に、例えば、スパッタ法等を用いてＣｕＭｎ合金層を堆積する。
【００９１】
続いて、上記ＣｕＭｎ層と層間絶縁膜１２−１とが接した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理（アニ−ル）を行うことによって、ＣｕＭｎ合金層中のＭｎ元素と層間絶縁膜１２−１中のＳｉ元素、Ｏ元素とを反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（パッシべーション膜）４０を形成する。その後、上記第３の実施形態と同様の製造方法により、図１５に示す半導体装置を製造する。
【００９２】
上記のように、この実施形態に係る構成およびその製造方法によれば、上記第１の実施形態で説明した（１）〜（３）と同様の効果が得られる。
【００９３】
さらに、層間絶縁膜１２−１と層間絶縁膜１２−２との間の層間に、パッシべーション膜（ＭｎｘＳｉｙＯｚ膜）４０が設けられている。
【００９４】
このように、トランジスタＴＲと配線層の間にパッシべーション膜４０を設けることにより、ＬＳＩに用いる材料に起因する水分やまたはトランジスタを劣化させる不純物の透過を防止することができる。結果、トランジスタＴＲの信頼性を著しく向上できることが確認できた。
【００９５】
尚、このような層間に設けられたパッシべーション膜４０は、トランジスタＴＲ等の素子構造と層間絶縁膜１２−１との間に限らず、多層配線層の間に設けることも可能である。この場合には、多層配線層への酸化ガスや水分の侵入を防止して、多層配線の耐酸化性および耐水性を向上できる点で有効である。
【００９６】
［第４の実施形態（ヒューズを備えた場合の例）］
次に、この発明の第４の実施形態に係る半導体装置について、図１６を用いて説明する。図１６は、この実施形態に係る半導体装置を示す断面図である。この実施形態は、ヒューズを備えた半導体装置に関するものである。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００９７】
図示するように、この実施形態に係る半導体装置は、以下の点で上記第１の実施形態と相違している。
【００９８】
即ち、層間絶縁膜１２−２中にヒューズ５０が設けられている。このヒューズ５０は、例えば、Ｃｕを主成分とした金属等により形成されている。
【００９９】
このヒューズ５０を溶断するために、ヒューズ５０上におけるパッシべーション膜１５および層間絶縁膜１４−１、１４−２が除かれたヒューズ溶断用窓５１が設けられている。この溶断用窓５１は、ヒューズ５０を、例えば、レーザー光等を照射して溶断（ブロー）する場合に、容易に為し得るようにするために設けられるものである。
【０１００】
ヒューズ溶断用窓４４の露出された層間絶縁膜１４−１、１４−２上の側壁上および底面上に沿って、バリア膜（ＭｎｘＳｉｙＯｚ膜）４５が設けられている。
【０１０１】
次に、この実施形態に係る半導体装置の製造方法について、図１６に示した半導体装置を例に挙げて、図１７および図１８を用いて説明する。
【０１０２】
まず、図１７に示すように、上記同様の工程により、半導体チップ１０を形成する。続いて、例えば、ＲＩＥ法等の異方性エッチングを用いて、ヒューズ５０上におけるパッシべーション膜１５および層間絶縁膜１４−１、１４−２を除去し、層間絶縁膜１２−２表面上が露出するヒューズ溶断用窓５１を形成する。
【０１０３】
続いて、図１８に示すように、溶断用窓５１形成により露出した層間絶縁膜１４−２、１４−１側壁上および層間絶縁膜１２−２上に沿って、例えば、スパッタ法等を用いてＣｕＭｎ合金層を１０ｎｍ〜３０ｎｍ程度堆積する。
【０１０４】
続いて、上記ＣｕＭｎ層と層間絶縁膜１４−１、１４−２、１２−１とが接した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理（アニ−ル）を行うことによって、ＣｕＭｎ合金層中のＭｎ元素と層間絶縁膜１４−１、１４−２、１２−１中のＳｉ元素、Ｏ元素とを反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）４５を形成する。以上の製造方法により、図１６に示す半導体装置を製造する。
【０１０５】
上記のように、この実施形態に係る構成およびその製造方法によれば、上記第１の実施形態で説明した（１）〜（３）と同様の効果が得られる。
【０１０６】
さらに、ヒューズ溶断用窓４４の露出された層間絶縁膜１４−１、１４−２上の側壁上および底面上に沿って、バリア膜（ＭｎｘＳｉｙＯｚ膜）４５が設けられている。
【０１０７】
そのため、ヒューズ溶断用窓４４からの酸化ガスや水分の侵入を防止でき、ヒューズ５０の腐食を防止できる。その結果、このようなバリア膜４５が設けられた半導体装置によれば、例えば、ＬＳＩの製品保障年である１０年間放置した場合であってもヒューズ５０の腐食等の問題は発生しない。
【０１０８】
尚、ヒューズ５０は、層間絶縁膜１２−２中に限らず、その他様々なレイアーで適用される。例えば、ＧＣ（Gate conductor ）やＣｕ配線などが代表的な例である。そのため、ヒューズ溶断用窓５１やバリア膜４５も適宜様々な場所に設けられ、この実施形態に示した場合に限られない。
【０１０９】
［第５の実施形態（溶断後のヒューズを備えた場合の例）］
次に、この発明の第５の実施形態に係る半導体装置について、図１９を用いて説明する。図１９は、この実施形態に係る半導体装置を示す断面図である。この実施形態は、溶断後のヒューズを備えた半導体装置に関するものである。この説明において、上記第４の実施形態と重複する部分の説明を省略する。
【０１１０】
図示するように、この実施形態に係る半導体装置は、層間絶縁膜１２−２中に、溶断されて分離されたヒューズ５０−１、５０−２が設けられている。さらに、溶断された際に露出した層間絶縁膜１２−２上およびヒューズ５０−１、５０−２の端部５７上に、上記バリア膜４５と連続的に接続されたバリア膜（ＭｎｘＳｉｙＯｚ膜）４７が設けられている点で上記第４の実施形態と相違している。
【０１１１】
次に、この実施形態に係る半導体装置の製造方法について、図１９に示した半導体装置を例に挙げて、図２０乃至図２２を用いて説明する。
【０１１２】
まず、図２０に示すように、ヒューズ溶断用窓５１から、レーザー等を必要なヒューズに照射し、バリア膜４５、層間絶縁膜１２−１を貫通して、ヒューズを溶断（ブロー）する。
【０１１３】
続いて、上記溶断工程により露出した層間絶縁膜１２−２表面上およびヒューズ５０−１、５０−２の端部５７上に、例えば、イオン注入法等を用いてＭｎ原子をイオンにして加速させて打ち込む。
【０１１４】
続いて、図２１に示すように、液体である絶縁膜（ＳｉＯＸ膜、ＳｉＯＣ膜等）５９を露出した層間絶縁膜１２−２表面上およびヒューズ５０−１、５０−２の端部５７上に塗布し、このヒューズ溶断後の窓５１に埋め込む。
【０１１５】
続いて、絶縁層５９上に沿って、例えば、スパッタ法等を用いてＣｕＭｎ合金層を１０ｎｍ〜３０ｎｍ程度堆積する。
【０１１６】
続いて、図２２に示すように、上記ＣｕＭｎ層と層間絶縁膜１２−２、塗布された絶縁膜５９とが接した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理（アニ−ル）を行うことによって、ＣｕＭｎ合金層中のＭｎ元素と層間絶縁膜１２−２、塗布された絶縁膜５９中のＳｉ元素、Ｏ元素とを反応させて、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）４７を形成する。以上の製造方法により、図１９に示す半導体装置を製造する。
【０１１７】
上記のように、この実施形態に係る構成およびその製造方法によれば、上記第１の実施形態で説明した（１）〜（３）と同様の効果が得られる。
【０１１８】
さらに、上記のように、上記溶断工程により露出したヒューズ５０−１、５０−２の端部５７上に、例えば、イオン注入法等を用いてＭｎ原子をイオンにして加速させて打ち込む。その後、液体である絶縁膜５９を露出したヒューズ５０−１、５０−２の端部５７上に塗布し、上記熱処理工程を行う。
【０１１９】
そのため、露出した層間絶縁膜１２−２上のみならず、露出したヒューズ５０−１、５０−２の端部５７上においてもバリア膜４７を形成することができ、ヒューズブロー後の複雑な断面においても全てを覆うようにＭｎｘＳｉｙＯｚ膜（バリア膜）４７を形成することができる。さらに、このバリア膜４７は、溶断用窓５１の底部上に沿って設けられた上記バリア膜４５と連続的に接続している。
【０１２０】
この結果、ヒューズ溶断後であっても、ヒューズブロー後の露出した部分からの酸化ガスや水分の浸入を防止でき、分離後のヒューズ５０−１、５０−２の酸化および腐食を防止することができる点で有利である。また、このバリア膜４７は、ヒューズ５０−１、５０−２の端部５７上の以外のところ、即ち、溶断工程により露出された層間絶縁膜１２−２上でも形成されるが、バリア膜４７が絶縁膜であるため、テバイスの電気特性などにおいて問題などは生じない。
【０１２１】
尚、上記第４の実施形態に示したように、バリア膜４７をヒューズ溶断用窓５１の側壁上及び底面上に沿って設けることにより、ヒューズ溶断用窓５１部分からの水分や酸化ガスの浸入がなくなり、ヒューズ５０そのものや引き回し配線が酸化などを起こすことを防止できる。また、この第５の実施形態に示したように、ヒューズブロー後の露出した部分上にバリア膜４７を設けることにより、ブロー後の露出部分から酸化などを進むことを実質的完全に防止することが可能である。そのため、溶断後の分離されたヒューズ５０−１、５０−２がブロー後も安定した状態を保つことが可能である。
【０１２２】
［第６の実施形態（パッド部分に適用した一例）］
次に、この発明の第６の実施形態に係る半導体装置について、図２３を用いて説明する。この実施形態は、上記第１の実施形態で説明したバリア膜（ＭｎｘＳｉｙＯｚ膜）をボンディングされたパット部分に適用した例に関するものである。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【０１２３】
図示するように、この実施形態に係る半導体装置は、以下の点で上記第１の実施形態に係る半導体装置と相違している。
【０１２４】
層間絶縁膜１２−２中に、Ｃｕを主成分とする複数の配線層７５−１〜７５−４が設けられ、層間絶縁膜１４−１、１４−２中に配線層７５−１〜７５−４と電気的に接続されＣｕを主成分とする電源層７３が設けられている。
【０１２５】
さらに、電源線７３上に、この電源線７３に電源電圧等を供給するためのボンディングワイヤ７２が設けられ、このボンディングワイヤ７２上および電源層７３上を覆うように絶縁層７１が設けられている。この絶縁層７１は、例えば、塗布型のＳｉＯ２膜等により形成されている。
【０１２６】
ボンディングワイヤ７２と電源層７３との界面に、Ｍｎ層７７が設けられている。絶縁膜７１と電源層７３との界面にバリア膜（ＭｎｘＳｉｙＯｚ膜）７０が設けられている。
【０１２７】
次に、この実施形態に係る半導体装置の製造方法について、図２３に示した半導体装置を例に挙げて、図２４乃至図２８を用いて説明する。
【０１２８】
まず、図２４に示すように、周知の製造工程を用いて、配線層７５−１〜７５−４、層間絶縁膜１４−１、１４−２、パッシべーション膜１５、および電源層７３を形成する。
【０１２９】
続いて、例えば、ＲＩＥ法等の異方性エッチングをこの電源層７３表面上まで行い、パッシべーション膜１５および層間絶縁膜１４−２を貫通し、電源層７３表面上が露出する開口部を形成する。
【０１３０】
続いて、図２５に示すように、例えば、イオン注入法を用いて、Ｍｎ元素５５を電源層７３上に打ち込み、電源層７３表面中にＭｎ層７７を形成する。
【０１３１】
ここで、このイオン注入工程の際には、Ｍｎ層７７中のＭｎ濃度が、１ａｔ％以下であるように制御することが望ましい。Ｍｎ元素５５が電源層７３中に注入されると、電源層（Ｃｕ層）７３の比抵抗上昇率は、２．８μ  ohm  cm／ Ｍｎ ａｔ％であるところ、このパッド部であると抵抗が小さいので、この程度の範囲で抵抗の観点からは問題ないからである。
【０１３２】
続いて、図２６に示すように、ボンディング工程を用いて、Ｍｎ層７７上にボンディングワイヤ７２を形成する。
【０１３３】
続いて、図２７に示すように、ボンディングワイヤ７２と接続されておらずＭｎ層７７が露出した表面上に、電源層７３上を覆うように塗布型のＳｉＯ２膜またはＳｉＯＣ膜等を塗布し、絶縁層７１を形成する。
【０１３４】
続いて、図２８に示すように、塗布した絶縁膜７１に対して、例えば、２００℃〜４００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行い、絶縁層７１を焼き固める。
【０１３５】
この熱処理工程の際に、同時に上記絶縁層７１と電源層７３との界面に、絶縁膜７１中のＳｉ元素、Ｏ元素とＭｎ層７７中のＭｎ元素とを反応させて、自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（バリア膜）７０を形成する。以上の製造方法により、図２３に示した半導体装置を製造する。
【０１３６】
上記のように、この実施形態に係る構成およびその製造方法によれば、上記第１の実施形態で説明した（１）〜（３）と同様の効果が得られる。
【０１３７】
さらに、絶縁膜７１と電源層７３との界面にバリア膜（ＭｎｘＳｉｙＯｚ膜）７０が設けられている。
【０１３８】
これにより、酸化に弱い電源層（Ｃｕ層）７３表面が露出されることがなく、ＬＳＩを長期にわたり使用した場合であっても、耐酸化性上および耐水性上の問題の発生を防止できる点で有利である。
【０１３９】
さらに、従来は電源層７３上にアルミニウム層を形成することが通常であるところ、この実施形態に係る半導体装置では、バリア膜７０が設けられているため、その必要がない。そのため、アルミニウム層を形成するための成膜工程、リソグラフィー工程、エッチング工程およびその製造装置を削減できるため、製造コストを大幅に低減できる点で有効である。
【０１４０】
また、バリア膜７０を形成するための熱処理工程は、塗布された絶縁膜７１を焼き固めるための熱処理工程と兼用することができる。その観点でも、製造コストを低減できる点で有効である。
【０１４１】
以上、第１乃至第６の実施形態および変形例１乃至変形例４を用いてこの発明の説明を行ったが、この発明は上記各実施形態および各変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および各変形例には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１４２】
【図１】この発明の第１の実施形態に係る半導体装置を示す断面図。
【図２】図１中の領域２０近傍の断面ＴＥＭ像の顕微鏡写真を示す図。
【図３】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図４】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図５】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図６】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図７】この発明の第２の実施形態に係る半導体装置を示す断面図。
【図８】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図９】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１０】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１１】この発明の変形例１に係る半導体装置を示す断面図。
【図１２】この発明の変形例２に係る半導体装置を示す断面図。
【図１３】この発明の変形例３に係る半導体装置を示す断面図。
【図１４】この発明の第３の実施形態に係る半導体装置を示す断面図。
【図１５】この発明の変形例４に係る半導体装置を示す断面図。
【図１６】この発明の第４の実施形態に係る半導体装置を示す断面図。
【図１７】この発明の第４の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１８】この発明の第４の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１９】この発明の第５の実施形態に係る半導体装置を示す断面図。
【図２０】この発明の第５の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２１】この発明の第５の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２２】この発明の第５の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２３】この発明の第６の実施形態に係る半導体装置を示す断面図。
【図２４】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２５】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２６】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２７】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２８】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【符号の説明】
【０１４３】
１０…半導体チップ、１１…シリコン基板、１２−１、１２−２、１４−１、１４−２…層間絶縁膜（ＳｉＯ２膜）、１５…パッシべーション膜（ＳｉＮ膜）、１７…Ｃｕ層、１８…電源配線、１９…バリア膜（ＭｎｘＳｉｙＯｚ膜）、２１…配線層、２２…コンタクトプラグ、ＧＲ１、ＧＲ２…ガードリング。
【図１】
2007012996.tif 000003
【図２】
2007012996.tif 000004
【図３】
2007012996.tif 000005
【図４】
2007012996.tif 000006
【図５】
2007012996.tif 000007
【図６】
2007012996.tif 000008
【図７】
2007012996.tif 000009
【図８】
2007012996.tif 000010
【図９】
2007012996.tif 000011
【図１０】
2007012996.tif 000012
【図１１】
2007012996.tif 000013
【図１２】
2007012996.tif 000014
【図１３】
2007012996.tif 000015
【図１４】
2007012996.tif 000016
【図１５】
2007012996.tif 000017
【図１６】
2007012996.tif 000018
【図１７】
2007012996.tif 000019
【図１８】
2007012996.tif 000020
【図１９】
2007012996.tif 000021
【図２０】
2007012996.tif 000022
【図２１】
2007012996.tif 000023
【図２２】
2007012996.tif 000024
【図２３】
2007012996.tif 000025
【図２４】
2007012996.tif 000026
【図２５】
2007012996.tif 000027
【図２６】
2007012996.tif 000028
【図２７】
2007012996.tif 000029
【図２８】
2007012996.tif 000030