(57)【要約】【課題】駆動トランジスタのゲートの電位を所期値に設定するための時間を短縮する。【解決手段】書込期間Ｐwrにおいて、駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とに電位「Ｖdd＋Ｖdata」が供給されるとともに電極Ｅa2に電源電位Ｖddが供給されることで容量素子Ｃaに電圧Ｖdataが保持される。また、書込期間Ｐwrでは、ダイオード接続された補償用トランジスタＴcpに電流が流れることでその閾値電圧Ｖth（駆動トランジスタＴdrの閾値電圧Ｖthと略一致する）が容量素子Ｃbに保持される。駆動期間Ｐdrでは、電極Ｅa2と電極Ｅb1とがトランジスタＴr1を介して接続されることで駆動トランジスタＴdrのゲートが電位Ｖdataと閾値電圧Ｖthとに応じた電位に設定され、電気光学素子Ｅはこの設定された電位に応じて駆動される。【選択図】図２
2007187705.tif 000002
【特許請求の範囲】
【請求項１】
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第
１端子と前記第２端子との導通状態が変化する駆動トランジスタと、第１電極と第２電極
とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備える第２容量素子とを含み、被駆動素子を駆動するための電子
回路を駆動する方法であって、
前記制御端子にデータ電位を供給することによって前記制御端子の電位を第１の電位に
設定するとともに前記データ電位に応じた電荷を前記第１容量素子に保持させる第１ステ
ップと、
前記駆動トランジスタの閾値電圧に応じた電荷を前記第２容量素子に保持させる第２ス
テップと、
前記第２電極と前記第３電極とを電気的に接続することによって、前記制御端子を前記
データ電位および前記閾値電圧に応じた電位に設定する第３ステップとを含む
ことを特徴とする電子回路の駆動方法。
【請求項２】
前記電子回路は、ダイオード接続された状態で前記第３電極に電気的に接続された補償
用トランジスタをさらに含み、前記補償用トランジスタの閾値電圧は、前記駆動トランジ
スタの閾値電圧に対応し、
前記第２ステップにおいては、前記補償用トランジスタに電流を流すことで、前記補償
用トランジスタの閾値電圧に応じた電荷を前記第２容量素子に保持させる
ことを特徴とする請求項１に記載の電子回路の駆動方法。
【請求項３】
前記電子回路は、前記補償用トランジスタに流れる電流の経路上に配置されたスイッチ
ング素子をさらに含み、
前記第２ステップを実行する期間の少なくとも一部において、前記スイッチング素子を
オン状態とし、前記第３ステップを実行する期間の少なくとも一部において、前記スイッ
チング素子をオフ状態とする
ことを特徴とする請求項２に記載の電子回路の駆動方法。
【請求項４】
前記第２ステップの実行前に、前記第３電極に所定の電位を供給し、
前記第２ステップを実行する期間の少なくとも一部において、前記補償用トランジスタ
が備える２個の端子のうち前記第３電極に接続された端子とは異なる端子の電位を、前記
２個の端子の間に電流が流れるように変化させる
ことを特徴とする請求項２に記載の電子回路の駆動方法。
【請求項５】
前記第１ステップを実行する期間の少なくとも一部において、前記第１電極を前記デー
タ線に電気的に接続し、前記第２電極に所定の電位を供給する
ことを特徴とする請求項１から請求項４の何れかに記載の電子回路の駆動方法。
【請求項６】
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第
１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルの駆動電圧および前記駆動トラン
ジスタの導通状態に応じた電流レベルの駆動電流のうち少なくとも一方が供給される被駆
動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続さ
れた第１容量素子と、
第３電極と第４電極とを備える第２容量素子と、
前記第２電極と前記第３電極との電気的な接続を制御する第１スイッチング素子と
を具備することを特徴とする電子回路。
【請求項７】
前記第１容量素子には、データ線に供給されるデータ電位に応じた電荷が保持され、
前記第２容量素子には、前記駆動トランジスタの閾値電圧に応じた電荷が保持され、
前記第２電極と前記第３電極とは、前記第１スイッチング素子を介して電気的に接続さ
れる
ことを特徴とする請求項６に記載の電子回路。
【請求項８】
ダイオード接続された状態で前記第３電極に電気的に接続され、前記駆動トランジスタ
の閾値電圧に対応した閾値電圧を有する補償用トランジスタをさらに具備し、
前記補償用トランジスタに電流が流れることによって、前記補償用トランジスタの閾値
電圧に応じた電荷が前記第２容量素子に保持される
ことを特徴とする請求項７に記載の電子回路。
【請求項９】
前記補償用トランジスタに流れる電流の経路上に配置されるとともに前記補償用トラン
ジスタに電流が流れる期間の少なくとも一部においてオン状態となる第２スイッチング素
子
をさらに具備することを特徴とする請求項８に記載の電子回路。
【請求項１０】
前記第１電極と前記データ線との電気的な接続を制御する第３スイッチング素子
をさらに具備することを特徴とする請求項７から請求項９の何れかに記載の電子回路。
【請求項１１】
前記第２電極と所定の電位が供給される給電線との電気的な接続を制御する第４スイッ
チング素子
をさらに具備する請求項７から請求項１０の何れかに記載の電子回路。
【請求項１２】
前記第１スイッチング素子および前記第４スイッチング素子は、前記駆動トランジスタ
の閾値電圧に応じた電荷が前記第２容量素子に保持される前にオン状態となる
ことを特徴とする請求項１１に記載の電子回路。
【請求項１３】
複数のデータ線と複数の単位回路とを含み、
前記複数の単位回路の各々は、
制御端子と第１端子と第２端子とを備えるとともに前記制御端子の電位に応じて前記第
１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルの駆動電圧および前記駆動トラン
ジスタの導通状態に応じた電流レベルの駆動電流のうち少なくとも一方が供給される被駆
動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続さ
れ、前記複数のデータ線のうちのひとつのデータ線に供給されるデータ電位に応じた電荷
を保持する第１容量素子と、
第３電極と第４電極とを備える第２容量素子と、
前記第２電極と前記第３電極との電気的な接続を制御する第１スイッチング素子と
を含むことを特徴とする電子装置。
【請求項１４】
請求項１３に記載の電子装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic  Light  Emitting  Diode
）」という）素子、液晶素子、電気泳動素子、エレクトロクロミック（Electrochromic）
素子、電子放出素子または抵抗素子、センサ素子など各種の被駆動素子の挙動を制御する
技術に関する。
【背景技術】
【０００２】
この種の被駆動素子を駆動する電圧または電流の生成のためにトランジスタ（以下「駆
動トランジスタ」という）を利用した電子装置が従来から提案されている。例えば、被駆
動素子としてＯＬＥＤ素子を採用した発光装置においては、各ＯＬＥＤ素子に供給される
電流の電流値が、そのＯＬＥＤ素子に対応して配置された駆動トランジスタによって制御
される。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）
の誤差に起因して各被駆動素子の駆動状態（例えば階調や輝度）にバラツキが発生すると
いう問題がある。この問題を解決するために、特許文献１には、駆動トランジスタの閾値
電圧の誤差を補償する構成が開示されている。
【０００３】
図１６は、特許文献１に開示された構成を示す回路図である。この構成においては、第
１に、トランジスタＴ1を介して駆動トランジスタＴdrをダイオード接続し、これによっ
て駆動トランジスタＴdrのゲートをその閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定
する。第２に、トランジスタＴ2を介してデータ線Ｌと容量素子Ｃの電極ａとを電気的に
接続することで、電極ａの電位（駆動トランジスタＴdrのゲートの電位）をデータ線Ｌの
電位Ｖdataに応じて変化させる。以上の動作によって、駆動トランジスタＴdrのゲートの
電位は電極ａの電位の変化量に応じたレベルだけ変動し、この変動後の電位に応じた電流
Ｉel（閾値電圧Ｖthに依存しない電流）の供給によって被駆動素子Ｅが駆動される。
【特許文献１】特開２００５−９９７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各被駆動素子の高精細化や大画面化の実現のためには、駆動トランジスタＴdrのゲート
を閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する動作やこれを電位Ｖdataに応じて
変動させるための時間をより短縮する駆動方法や駆動回路が望まれる。本発明のひとつの
形態は、例えば、駆動トランジスタのゲートの電位を所期値に設定する時間をより短縮す
るために有効である。
【課題を解決するための手段】
【０００５】
本発明のひとつの形態に係る電子回路（例えば図２の単位回路Ｕ）は、制御端子（ゲー
ト）と第１端子（ソースおよびドレインの一方）と第２端子（ソースおよびドレインの他
方）とを備えるとともに制御端子の電位に応じて第１端子と第２端子との導通状態が変化
する駆動トランジスタ（例えば図２の駆動トランジスタＴdr）と、駆動トランジスタの導
通状態に応じた電圧レベルの駆動電圧および駆動トランジスタの導通状態に応じた電流レ
ベルの駆動電流のうち少なくとも一方が供給される被駆動素子（例えば図２の電気光学素
子Ｅ）と、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを
備えるとともに第１電極が制御端子に電気的に接続された第１容量素子（例えば図２の容
量素子Ｃa）と、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2
）とを備える第２容量素子（例えば図２の容量素子Ｃb）と、第２電極と第３電極との電
気的な接続を制御する第１スイッチング素子（例えば図２のトランジスタＴr1）とを具備
する。
【０００６】
以上の構成においては、例えば、データ線に供給されるデータ電位に応じた電荷（電圧
）が第１容量素子に保持され、駆動トランジスタの閾値電圧に応じた電荷（電圧）が第２
容量素子に保持される。そして、第２電極と第３電極とが第１スイッチング素子を介して
電気的に接続されることによって、駆動トランジスタの制御端子がデータ電位とその閾値
電圧とに応じた電位に設定される。したがって、駆動トランジスタの閾値電圧の誤差を補
償したうえで被駆動素子を駆動することができる。また、電子回路にデータ線からデータ
電位を取り込むときにデータ電位に応じた電位が制御端子に供給されるから、被駆動素子
が駆動される期間に先立って、駆動トランジスタの状態を期間での動作点（導通状態）に
近づけることができる。したがって、駆動トランジスタの制御端子をデータ電位と閾値電
圧とに応じた電位に設定するための時間を短縮することが可能である。
【０００７】
より好適な態様においては、データ電位に応じた電荷を第１容量素子に保持する動作と
閾値電圧に応じた電荷を第２容量素子に保持する動作とが並行して実行される。この態様
によれば、各動作が別個の期間にて実行される構成と比較して、駆動トランジスタの制御
端子をデータ電位と閾値電圧とに応じた電位に設定するための時間をさらに短縮すること
が可能である。
【０００８】
本発明の好適な態様に係る電子回路は、ダイオード接続された状態で第３電極に電気的
に接続され、駆動トランジスタの閾値電圧に対応した閾値電圧を有する補償用トランジス
タ（例えば図２の補償用トランジスタＴcp）をさらに具備し、補償用トランジスタに電流
が流れることによって、補償用トランジスタの閾値電圧に応じた電荷が第２容量素子に保
持される。この態様によれば、補償用トランジスタに電流を流すという簡易な構成によっ
て駆動トランジスタの閾値電圧に応じた電荷を第２容量素子に保持させることができる。
なお、補償用トランジスタの閾値電圧は、例えば駆動トランジスタの閾値電圧と略等しい
。
【０００９】
より望ましい態様においては、補償用トランジスタに電流が流れる期間の少なくとも一
部においてオン状態となる第２スイッチング素子（例えば図２のトランジスタＴr2）が、
補償用トランジスタに流れる電流の経路上に配置される。この態様によれば、第２スイッ
チング素子をオン状態に変化させることで補償用トランジスタに電流を流すことができる
から、補償用トランジスタの閾値電圧に応じた電荷を第２容量素子に保持させる期間を高
精度に規定することが可能である。なお、この態様の具体例は第１実施形態として後述さ
れる。
もっとも、駆動トランジスタの閾値電圧を抽出するための方法は任意である。例えば、
駆動トランジスタの第１端子と制御端子とを第３電極に接続（ダイオード接続）すること
によって当該駆動トランジスタの閾値電圧に応じた電荷を直接的に第２容量素子に保持さ
せる構成も採用される。
【００１０】
他の態様においては、第１電極とデータ線との電気的な接続を制御する第３スイッチン
グ素子（例えば図２のトランジスタＴr3）が設置される。第３スイッチング素子は、例え
ば、データ線にデータ電位が供給される期間の少なくとも一部においてオン状態となり、
被駆動素子が駆動される期間の少なくとも一部においてオフ状態となる。この態様によれ
ば、第１容量素子に所期の電荷（データ電位に応じた電荷）を保持させる期間を明確に規
定することができる。
【００１１】
さらに別の態様においては、第２電極と所定の電位が供給される給電線（例えば図２の
電源線１７）との電気的な接続を制御する第４スイッチング素子（例えば図２のトランジ
スタＴr4）が設置される。第４スイッチング素子は、例えば、データ電位に応じた電荷が
第１容量素子に保持される期間の少なくとも一部（データ線にデータ電位が供給される期
間の少なくとも一部）においてオン状態となる。この態様によれば、第１容量素子の第２
電極が略一定の電位に維持されるから、データ電位に応じた電荷を第１容量素子に正確に
保持させることができる。
この態様においては、第１スイッチング素子および第４スイッチング素子は、駆動トラ
ンジスタの閾値電圧に応じた電荷が第２容量素子に保持される前にオン状態となる。この
態様によれば、第１スイッチング素子および第４スイッチング素子を介して所定の電位が
第３電極に供給されるから（例えば図９参照）、その経過後に、閾値電圧に応じた電荷（
電圧）を第２容量素子に正確に保持することができる。
【００１２】
本発明のひとつの態様に係る電子装置は、以上に説明した何れかの態様に係る電子回路
を具備する。すなわち、この電子装置は、データ電位が供給される複数のデータ線（例え
ば図１のデータ線１４）と、何れかのデータ線に対応するように配置された以上の各形態
に係る電子回路（単位回路Ｕ）とを具備する。この態様に係る電子装置の典型例は、電気
エネルギの付与によって輝度や透過率といった光学的な性状が変化する電気光学素子を被
駆動素子として採用した電気光学装置（例えば発光素子を電気光学素子として採用した発
光装置）である。
【００１３】
本発明に係る電子装置は各種の電子機器に利用される。この電子機器の典型例は、本発
明の電子装置を表示装置として利用した機器である。この種の電子機器としては、パーソ
ナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電子装置の用途は画
像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜
像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明
する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を
照明する装置など各種の照明装置など、様々な用途に本発明の電子装置を適用することが
できる。
【００１４】
本発明の別の形態は、以上に説明した各形態に係る電子回路を駆動する方法である。こ
の駆動方法は、制御端子（ゲート）と第１端子（ソースおよびドレインの一方）と第２端
子（ソースおよびドレインの他方）とを備えるとともに制御端子の電位に応じて第１端子
と第２端子との導通状態が変化する駆動トランジスタ（例えば図２の駆動トランジスタＴ
dr）と、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを備
えるとともに第１電極が制御端子に電気的に接続された第１容量素子（例えば図２の容量
素子Ｃa）と、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2）
とを備える第２容量素子（例えば図２の容量素子Ｃb）とを含み、被駆動素子（例えば図
２の電気光学素子Ｅ）を駆動するための電子回路を駆動する方法であって、制御端子にデ
ータ電位を供給することによって制御端子の電位を第１の電位に設定するとともにデータ
電位に応じた電荷を第１容量素子に保持させる第１ステップと、駆動トランジスタの閾値
電圧に応じた電荷を第２容量素子に保持させる第２ステップと、第２電極と第３電極とを
電気的に接続することによって、制御端子をデータ電位および閾値電圧に応じた電位に設
定する第３ステップとを含む。
【００１５】
以上の駆動方法において、第１ステップと第２ステップとが実行される順序は任意に変
更される。すなわち、第１ステップの実行後に第２ステップが実行されてもよいし、第２
ステップの実行後に第１ステップが実行されてもよい。また、以下に本発明の具体的な形
態として例示するように（例えば図４や図１０の書込期間Ｐwr）、第１ステップと第２ス
テップとが並行して実行される構成（すなわち第１ステップが実行される期間と第２ステ
ップが実行される期間との少なくとも一部が時間的に重複する構成）としてもよい。この
構成によれば、第１ステップと第２ステップとが別個の期間にて実行される構成と比較し
て、駆動トランジスタの制御端子をデータ電位と閾値電圧とに応じた電位に設定するため
の時間を短縮することが可能である。
【００１６】
本発明の駆動方法の好適な態様において、電子回路は、ダイオード接続された状態で第
３電極に電気的に接続された補償用トランジスタ（例えば図２の補償用トランジスタＴcp
）をさらに含み、補償用トランジスタの閾値電圧は駆動トランジスタの閾値電圧に対応し
、第２ステップにおいては、補償用トランジスタに電流を流すことで、当該補償用トラン
ジスタの閾値電圧に応じた電荷を第２容量素子に保持させる。この態様によれば、補償用
トランジスタに電流を流すという簡易な構成によって駆動トランジスタの閾値電圧に応じ
た電荷を第２容量素子に保持させることができる。なお、補償用トランジスタの閾値電圧
は、例えば駆動トランジスタの閾値電圧と略等しい。
なお、この態様における電子回路は、例えば、補償用トランジスタに流れる電流の経路
上に配置されたスイッチング素子（例えば図２のトランジスタＴr2）をさらに含み、第２
ステップを実行する期間の少なくとも一部においてスイッチング素子をオン状態とし、第
３ステップを実行する期間の少なくとも一部においてスイッチング素子をオフ状態とする
。この態様によれば、スイッチング素子をオン状態に変化させることで補償用トランジス
タに電流を流すことができるから、補償用トランジスタの閾値電圧に応じた電荷が第２容
量素子に保持される期間を高精度に規定できる。
さらに別の態様において、第２ステップの実行前（例えば図９の初期化期間Ｐre）に、
第３電極に所定の電位を供給し、第２ステップを実行する期間の少なくとも一部において
、補償用トランジスタが備える２個の端子（ソースおよびドレイン）のうち第３電極に接
続された端子とは異なる端子の電位を、これらの端子間に電流が流れるように変化させる
（すなわち補償用トランジスタの閾値電圧を越える順方向の電圧を当該補償用トランジス
タに印加する）。この態様によれば、第２ステップの実行前に第３電極に所定の電位が供
給されるから、閾値電圧を上回る順方向の電圧を補償用トランジスタに確実に印加するこ
とができる。
【００１７】
本発明の好適な態様に係る駆動方法は、第１ステップを実行する期間の少なくとも一部
において、第１電極をデータ線に電気的に接続し、第２電極に所定の電位を供給する。こ
の態様によれば、この態様によれば、第１電極にデータ電位が供給される期間において第
２電極が所定の電位に維持されるから、データ電位に応じた電荷を第１容量素子に正確に
保持させることができる。
【発明を実施するための最良の形態】
【００１８】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子装置の構成を示すブロック図である。同図に
例示された電子装置Ｄは、画像を表示する手段として各種の電子機器に搭載される電気光
学装置（発光装置）であり、複数の単位回路（画素回路）Ｕが面状に配列された素子アレ
イ部１０と、各単位回路Ｕを駆動するための走査線駆動回路２２およびデータ線駆動回路
２４とを含む。なお、走査線駆動回路２２およびデータ線駆動回路２４は、素子アレイ部
１０とともに基板上に形成されたトランジスタによって構成されてもよいしＩＣチップの
形態で実装されてもよい。
【００１９】
図１に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ
方向に直交するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍおよびｎはとも
に自然数）。各単位回路Ｕは、走査線１２とデータ線１４との交差に対応する各位置に配
置される。したがって、これらの単位回路Ｕは縦ｍ行×横ｎ列のマトリクス状に配列する
。各単位回路Ｕには、各走査線１２と対をなしてＸ方向に延在する電源線１７を介して高
位側の電源電位Ｖddが供給される。
【００２０】
走査線駆動回路２２は、複数の走査線１２の各々を順番に選択するための回路である。
データ線駆動回路２４は、走査線駆動回路２２が選択する走査線１２に接続された１行分
（ｎ個）の単位回路Ｕの各々に対応するデータ信号Ｘ[1]〜Ｘ[n]を生成して各データ線１
４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）の走査線１２が選択される期間（
後述する書込期間Ｐwr）にて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に
供給されるデータ信号Ｘ[j]は、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調
に応じた電位（Ｖdd−Ｖdata）となる。各単位回路Ｕの階調は、外部から供給される階調
データによって指定される。
【００２１】
次に、図２を参照して、各単位回路Ｕの具体的な構成を説明する。同図においては、第
ｉ行の第ｊ列目に位置するひとつの単位回路Ｕのみが図示されているが、その他の単位回
路Ｕも同様の構成である。
【００２２】
図２に示すように、単位回路Ｕは、電源線１７と接地線（接地電位Ｇnd）との間に介在
する電気光学素子Ｅを含む。電気光学素子Ｅは、これに供給される駆動電流Ｉelに応じた
階調（輝度）となる電流駆動型の被駆動素子である。本実施形態における電気光学素子Ｅ
は、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極との間に介在させ
たＯＬＥＤ素子（発光素子）である。電気光学素子Ｅの陰極は接地（Ｇnd）される。
【００２３】
図２に示すように、図１において便宜的に１本の配線として図示された走査線１２は、
実際には３本の配線（第１制御線１２１・第２制御線１２２および第３制御線１２３）を
含む。各配線には走査線駆動回路２２から所定の信号が供給される。より具体的には、第
ｉ行目の走査線１２を構成する第１制御線１２１には第１制御信号Ｙa[i]が供給される。
同様に、第２制御線１２２には第２制御信号Ｙb[i]が供給され、第３制御線１２３には第
３制御信号Ｙc[i]が供給される。なお、各信号の具体的な波形やこれに応じた単位回路Ｕ
の動作については後述する。
【００２４】
図２に示すように、電源線１７から電気光学素子Ｅに至る経路上にはｐチャネル型の駆
動トランジスタＴdrが介在する。駆動トランジスタＴdrのソース（Ｓ）は電源線１７に接
続される。この駆動トランジスタＴdrは、ソースとドレイン（Ｄ）との導通状態（ソース
−ドレイン間の抵抗値）がゲートの電位（以下「ゲート電位」という）Ｖgに応じて変化
することで当該ゲート電位Ｖgに応じた駆動電流Ｉelを生成する手段である。したがって
、電気光学素子Ｅは、駆動トランジスタＴdrの導通状態に応じて駆動される。なお、本実
施形態においては、駆動電流Ｉelが駆動トランジスタＴdrから電気光学素子Ｅに流れてい
る期間における電位の高低に基づいて、駆動トランジスタＴdrのうち電気光学素子Ｅ側の
第１端子および駆動トランジスタＴdrの電源線１７側の第２端子をそれぞれドレインおよ
びソースと便宜的に定義している。例えば駆動電流Ｉelが流れる方向とは逆方向の電流（
逆バイアス電流）が駆動トランジスタＴdrに流れる期間においては、駆動トランジスタＴ
drのソースとドレインとが逆転することになる。
【００２５】
図２に示すように、本実施形態の単位回路Ｕは、２個の容量素子（Ｃa・Ｃb）と、ｎチ
ャネル型の４個のトランジスタ（Ｔr1・Ｔr2・Ｔr3・Ｔr4）と、ｐチャネル型のひとつの
トランジスタ（以下「補償用トランジスタ」という）Ｔcpとを含む。容量素子Ｃaは、電
極Ｅa1と電極Ｅa2との間隙に誘電体が介挿された素子である。同様に、容量素子Ｃbは、
電極Ｅb1と電極Ｅb2との間隙に誘電体が介挿された素子である。容量素子Ｃaの電極Ｅa1
は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃbの電極Ｅb2は電源線１７に
接続される。
【００２６】
トランジスタＴr1は、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1との間に介在し
て両者の電気的な接続（導通／非導通）を制御するスイッチング素子である。トランジス
タＴr1のゲートは第３制御線１２３に接続される。また、トランジスタＴr3は、容量素子
Ｃaの電極Ｅa1（駆動トランジスタＴdrのゲート）とデータ線１４との間に介在して両者
の電気的な接続を制御するスイッチング素子である。トランジスタＴr3のゲートは第１制
御線１２１に接続される。
【００２７】
補償用トランジスタＴcpは、駆動トランジスタＴdrの閾値電圧の誤差を補償するために
利用されるトランジスタであり、容量素子Ｃbの電極Ｅb1と電源線１７との間に介在する
。補償用トランジスタＴcpは、ドレインおよびゲートの双方が電極Ｅb1に接続（ダイオー
ド接続）される。補償用トランジスタＴcpの特性（例えば閾値電圧）と駆動トランジスタ
Ｔdrの特性とは相互に対応する。本実施形態における補償用トランジスタＴcpの閾値電圧
Ｖthは、駆動トランジスタＴdrの閾値電圧Ｖthと略一致する。より具体的には、相互に近
接する各位置に補償用トランジスタＴcpおよび駆動トランジスタＴdrを共通の工程で一括
的に形成することによって、各々の閾値電圧Ｖthを略一致させることが可能である。
【００２８】
トランジスタＴr2は、容量素子Ｃbの電極Ｅb1と電源線１７との間に介在して両者の電
気的な接続を制御するスイッチング素子である。トランジスタＴr4は、容量素子Ｃaの電
極Ｅa2と電源線１７との間に介在して両者の電気的な接続を制御するスイッチング素子で
ある。トランジスタＴr2およびトランジスタＴr4の各々のゲートは第２制御線１２２に接
続される。なお、図２においてはトランジスタＴr2が補償用トランジスタＴcpと電源線１
７との間に介在する構成を例示したが、このトランジスタＴr2は容量素子Ｃbの電極Ｅb1
と補償用トランジスタＴcpとの間に配置されてもよい。
【００２９】
次に、図３を参照して、電子装置Ｄで利用される各信号の具体的な波形を説明する。同
図に示すように、第１制御信号Ｙa[1]〜Ｙa[m]は各フレーム期間Ｆ内の所定の期間（以下
「書込期間」という）Ｐwrごとに順番にハイレベルとなる信号である。すなわち、第１制
御信号Ｙa[i]は、ひとつのフレーム期間Ｆのうち第ｉ番目の書込期間Ｐwrにてハイレベル
を維持するとともにそれ以外の期間にてローレベルを維持する。第１制御信号Ｙa[i]のハ
イレベルへの遷移は第ｉ行の選択を意味する。
【００３０】
第２制御信号Ｙb[i]は、第１制御信号Ｙa[i]がハイレベルとなる書込期間Ｐwrにてハイ
レベルとなり、それ以外の期間にてローレベルを維持する。なお、図３に示すように、第
１制御信号Ｙa[i]と第２制御信号Ｙb[i]とを同波形とすることも可能であり、この場合に
はトランジスタＴr2およびトランジスタＴr4の各々のゲートが第１制御線１２１に接続さ
れてもよい（この構成においては第２制御線１２２が省略される）。第３制御信号Ｙc[i]
は、第１制御信号Ｙa[i]がハイレベルとなる書込期間Ｐwrの経過後の所定の期間（以下「
駆動期間」という）Ｐdrにてハイレベルとなり、それ以外の期間にてローレベルを維持す
る。
【００３１】
書込期間Ｐwrは、単位回路Ｕに指定される階調に応じた電圧Ｖdataを容量素子Ｃaに保
持させるとともに、補償用トランジスタＴcpの閾値電圧Ｖth（すなわち駆動トランジスタ
Ｔdrの閾値電圧Ｖth）を容量素子Ｃbに保持させるための期間である。そして、駆動期間
Ｐdrにおいては、容量素子Ｃaに保持された電圧Ｖdataと容量素子Ｃbに保持された閾値電
圧Ｖthとに基づいて電気光学素子Ｅが駆動される。以下、図４および図５を参照しながら
、第ｉ行に属する第ｊ列目の単位回路Ｕの動作の詳細を書込期間Ｐwrと駆動期間Ｐdrとに
区分して説明する。
【００３２】
(a) 書込期間Ｐwr（図４）  
書込期間Ｐwrにおいては、第３制御信号Ｙc[i]がローレベルとなるからトランジスタＴ
r1はオフ状態を維持する。したがって、図４に示すように、容量素子Ｃaの電極Ｅa2と容
量素子Ｃbの電極Ｅb1とは電気的に絶縁される。
【００３３】
図３に示すように、第２制御信号Ｙb[i]は書込期間Ｐwrにおいてハイレベルに遷移する
。これによってトランジスタＴr2はオン状態に変化するから、容量素子Ｃbの電極Ｅb1と
電源線１７とは補償用トランジスタＴcpを介して電気的に接続される。この状態において
は、図４に示すように、電源線１７からトランジスタＴr2と補償用トランジスタＴcpとを
経由して電極Ｅb1に電流が流れ込む。したがって、電極Ｅb1の電位は、電源電位Ｖddと補
償用トランジスタＴcpの閾値電圧Ｖth（すなわち駆動トランジスタＴdrの閾値電圧Ｖth）
との差分値「Ｖdd−Ｖth」に収束する。電極Ｅb2には電源線１７から電源電位Ｖddが供給
されているから、書込期間Ｐwrにおいては容量素子Ｃbに閾値電圧Ｖthが保持される。
【００３４】
また、第２制御信号Ｙb[i]がハイレベルに遷移することでトランジスタＴr4はオン状態
となる。これによって容量素子Ｃaの電極Ｅa2はトランジスタＴr4を介して電源線１７に
接続されるから、電極Ｅa2には電源電位Ｖddが供給される。
【００３５】
データ線１４に供給されるデータ信号Ｘ[j]の電位は書込期間Ｐwrにおいて「Ｖdd−Ｖd
ata」に設定される。また、図３に示すように、書込期間Ｐwrにおいて第１制御信号Ｙa[i
]はハイレベルに遷移するから、図４に示すようにトランジスタＴr3はオン状態に変化す
る。したがって、駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とがトランジ
スタＴr3を介してデータ線１４に電気的に接続される。これによって駆動トランジスタＴ
drのゲートおよび容量素子Ｃaの電極Ｅa1にはデータ線１４から電位「Ｖdd−Ｖdata」が
供給される。電極Ｅa2には電源電位Ｖddが供給されているから、図４に示すように容量素
子Ｃaには電圧Ｖdataが保持される。以上のように、本実施形態においては、容量素子Ｃa
に対する電圧Ｖdataの書込みと容量素子Ｃbに対する閾値電圧Ｖthの書込みとが並行して
実施される。
【００３６】
(b) 駆動期間Ｐdr（図５）  
書込期間Ｐwrの経過後の駆動期間Ｐdrにおいては、図３に示すように、第２制御信号Ｙ
b[i]がローレベルに遷移するから、トランジスタＴr2およびトランジスタＴr4がオフ状態
に変化する。したがって、図５に示すように、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電
極Ｅb1とは電源線１７から電気的に絶縁される。また、第１制御信号Ｙa[i]がローレベル
に遷移することでトランジスタＴr3はオフ状態に変化する。これによって駆動トランジス
タＴdrのゲートと容量素子Ｃaの電極Ｅa1とはデータ線１４から電気的に絶縁される。駆
動トランジスタＴdrのゲートのインピーダンスは充分に高いから、容量素子Ｃaの電極Ｅa
1はフローティング状態となる。
【００３７】
駆動期間Ｐdrにおいては、図３に示すように、第３制御信号Ｙc[i]がハイレベルに遷移
する。したがって、図５に示すように、トランジスタＴr1がオン状態に変化して容量素子
Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とが電気的に接続される。いま、容量素子Ｃaの
電極Ｅa1はフローティング状態にあるから、電極Ｅa2と電極Ｅb1とがトランジスタＴr1を
介して接続されると、電極Ｅa1の電位（ゲート電位Ｖg）は変動する。駆動期間Ｐdrが開
始される直前の時点で容量素子Ｃaには電圧Ｖdataが保持されるとともに容量素子Ｃbには
閾値電圧Ｖthが保持されているから、駆動期間ＰdrにてトランジスタＴr1がオン状態に遷
移すると、電極Ｅa1のゲート電位Ｖgは「Ｖdd−Ｖdata−Ｖth」に変動する。
【００３８】
以上の動作によって駆動トランジスタＴdrは導通状態に遷移する。したがって、駆動期
間Ｐdrにおいては、駆動トランジスタＴdrのゲート電位Ｖg（＝Ｖdd−Ｖdata−Ｖth）に
応じた駆動電流Ｉelが電源線１７から駆動トランジスタＴdrを経由して電気光学素子Ｅに
供給される。駆動トランジスタＴdrが飽和領域で動作すると仮定すると、駆動電流Ｉelは
以下の式(1)で表現される電流値となる。式(1)における「β」は駆動トランジスタＴdrの
利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２  ……(1)
【００３９】
駆動トランジスタＴdrのソースは電源線１７に接続されているから、式(1)における電
圧Ｖgsはゲート電位Ｖgと電源電位Ｖddとの差分値（Ｖgs＝Ｖdd−Ｖg）である。駆動期間
Ｐdrにおいてゲート電位Ｖgが「Ｖdd−Ｖdata−Ｖth」に設定されることを考慮すると、
式(1)は式(2)に変形される。
Ｉel＝（β／２）｛Ｖdd−（Ｖdd−Ｖdata−Ｖth）−Ｖth｝２
＝（β／２）（Ｖdata）２  ……(2)
式(2)から理解されるように、駆動電流Ｉelは電位Ｖdataのみによって決定され、駆動
トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、各駆動トランジスタＴdr
の閾値電圧Ｖthのバラツキを補償して各電気光学素子Ｅの階調（輝度）のムラを抑制する
ことができる。
【００４０】
以上に説明したように、本実施形態においては、容量素子Ｃaに対する電圧Ｖdataの書
込みと容量素子Ｃbに対する閾値電圧Ｖthの書込みとが書込期間Ｐwrにて並行して実施さ
れる。換言すると、容量素子Ｃaに電圧Ｖdataを保持させる期間（トランジスタＴr3がオ
ン状態となる期間）と容量素子Ｃbに閾値電圧Ｖthを保持させる期間（トランジスタＴr2
がオン状態となる期間）とは相互に重複する。したがって、電圧Ｖdataを単位回路Ｕに取
り込む動作と閾値電圧Ｖthを抽出する動作とが別個の期間にて実行される従来の構成と比
較して、駆動トランジスタＴdrのゲート電位Ｖgの設定に要する時間（駆動期間Ｐdr以外
の期間）を短縮することができる。
【００４１】
また、本実施形態においては、書込期間Ｐwrにて駆動トランジスタＴdrのゲートがデー
タ線１４に接続される。この構成によれば、書込期間Ｐwrにおいて、駆動トランジスタＴ
drの動作点を、駆動期間Ｐdrで電気光学素子Ｅを駆動するときの導通状態（オン状態）に
近づけることができる。したがって、例えば書込期間Ｐwrにおいて駆動トランジスタＴdr
のゲートに電源電位Ｖddが供給される構成と比較して、駆動期間Ｐdrにてゲート電位Ｖg
を所期値（Ｖdd−Ｖdata−Ｖth）に設定するための時間長を短縮することができる。
【００４２】
また、駆動トランジスタＴdrのゲートに電位「Ｖdd−Ｖdata」を供給する動作（すなわ
ち駆動トランジスタＴdrの動作点を導通状態に近づける動作）は、容量素子Ｃaに電圧Ｖd
ataを保持させる書込期間Ｐwrにおいて実行される。したがって、書込期間Ｐwrとは別個
の期間にて駆動トランジスタＴdrのゲートに電位「Ｖdd−Ｖdata」が供給される構成と比
較して、ゲート電位Ｖgを所期値（Ｖdd−Ｖdata−Ｖth）に設定するための時間長（すな
わち駆動期間Ｐdr以外の期間の時間長）を短縮することができる。
【００４３】
なお、以上の形態においては、トランジスタＴr2およびトランジスタＴr4の各々のゲー
トが共通の配線（第２制御線１２２）に接続された構成を例示した。この構成によれば、
各々のゲートが別個の配線に接続された構成と比較して、配線数の削減やこれによる開口
率（単位回路Ｕが配置される領域のうち電気光学素子Ｅによる放射光が実際に出射する領
域の割合）の向上が実現されるという利点がある。ただし、トランジスタＴr2のゲートと
トランジスタＴr4のゲートとが別個の配線に接続された構成としてもよい。この構成によ
れば、トランジスタＴr2およびトランジスタＴr4のオン・オフの切換えを時間的に精密に
制御できるといった利点がある。
【００４４】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態に係る要素のうち第
１実施形態と共通する要素には同一の符号を付してその詳細な説明を適宜に省略する。
【００４５】
図６は、本実施形態における電子装置Ｄの構成を示すブロック図である。同図に示すよ
うに、本実施形態の電子装置Ｄは、各電源線１７の電位を制御する電圧制御回路２７を具
備する。電圧制御回路２７は、素子アレイ部１０に対する接地電位Ｇndの供給に加えて、
第１行〜第ｍ行の各電源線１７に信号Ａ[1]〜Ａ[m]を出力する。信号Ａ[1]〜Ａ[m]の各々
の電位は電源電位Ｖddおよび所定の電位Ｖssの一方から他方に順次に切り替えられる。電
位Ｖssは、電源電位Ｖddよりも低い電位である。例えば接地電位Ｇndを電位Ｖssとして流
用することができる。
【００４６】
図７は、単位回路Ｕの構成を示す回路図である。同図に示すように、本実施形態におけ
る駆動トランジスタＴdrおよび補償用トランジスタＴcpの導電型はｎチャネル型であり、
各々の閾値電圧Ｖthは略一致する。また、電源電位Ｖddと電位Ｖssとの電位差は補償用ト
ランジスタＴcpの閾値電圧Ｖthよりも大きい。
【００４７】
図７に示すように、本実施形態においては第１実施形態におけるトランジスタＴr2が省
略される。すなわち、補償用トランジスタＴcpは、ドレインとゲートとが容量素子Ｃbの
電極Ｅb1に接続（ダイオード接続）されるとともにソースが電源線１７に対して直接に接
続される。この構成によれば、ひとつの単位回路Ｕに含まれるトランジスタの総数が第１
実施形態の単位回路Ｕと比較して削減されるから、単位回路Ｕの構成の簡素化やこれによ
る開口率の向上が実現されるという利点がある。
【００４８】
図８は、電子装置Ｄにて利用される各信号の具体的な波形を示すタイミングチャートで
ある。同図に示すように、第１制御信号Ｙa[1]〜Ｙa[m]の各々は、第１実施形態と同様に
フレーム期間Ｆの書込期間Ｐwrごとに順番にハイレベルとなる。図８に示すように、本実
施形態においては、書込期間Ｐwrと駆動期間Ｐdrとの間に設定期間Ｐseが介挿され、駆動
期間Ｐdrと次のフレーム期間Ｆの書込期間Ｐwrとの間（すなわち各書込期間Ｐwrの開始前
）に初期化期間Ｐreが介挿される。
【００４９】
図８に示すように、第２制御信号Ｙb[i]は、第１制御信号Ｙa[i]がハイレベルとなる書
込期間Ｐwrとその開始前の初期化期間Ｐreとにおいてハイレベルを維持し、設定期間Ｐse
および駆動期間Ｐdrにおいてローレベルを維持する。第３制御信号Ｙc[i]は、第１制御信
号Ｙa[i]がハイレベルとなる書込期間Ｐwrにてローレベルを維持し、初期化期間Ｐre・設
定期間Ｐseおよび駆動期間Ｐdrにおいてハイレベルを維持する。また、電圧制御回路２７
が第ｉ行目の電源線１７に出力する信号Ａ[i]は、第１制御信号Ｙa[i]がハイレベルとな
る書込期間Ｐwrとその直後の設定期間Ｐseとにおいて電位Ｖssに設定され、初期化期間Ｐ
reおよび駆動期間Ｐdrにおいて電源電位Ｖddに設定される。
【００５０】
次に、第ｉ行に属する第ｊ列目の単位回路Ｕの動作を、初期化期間Ｐreと書込期間Ｐwr
と設定期間Ｐseと駆動期間Ｐdrとに区分して説明する。
【００５１】
(a) 初期化期間Ｐre（図９）  
電圧制御回路２７から第ｉ行目の電源線１７に出力される信号Ａ[i]は初期化期間Ｐre
にて電位Ｖddに設定される。一方、第２制御信号Ｙb[i]および第３制御信号Ｙc[i]はハイ
レベルを維持するから、図９に示すようにトランジスタＴr1とトランジスタＴr4とはオン
状態となる。これによって容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とが電源線１
７に対して電気的に接続される。したがって、図９に示すように電極Ｅa2および電極Ｅb1
は電源電位Ｖddに初期化される。
【００５２】
(b) 書込期間Ｐwr（図１０）  
書込期間Ｐwrにおいては第３制御信号Ｙc[i]がローレベルに遷移するから、トランジス
タＴr1はオフ状態に変化する。したがって、図１０に示すように、容量素子Ｃaの電極Ｅa
2と容量素子Ｃbの電極Ｅb1とは電気的に絶縁される。トランジスタＴr4は、ハイレベルの
第２制御信号Ｙb[i]によってオン状態を維持する。
【００５３】
図８に示すように、信号Ａ[i]は書込期間Ｐwrの開始に際して電源電位Ｖddから電位Ｖs
sに低下する。初期化期間Ｐreにて電極Ｅb1は電源電位Ｖddに設定されていたから（図９
）、書込期間Ｐwrにおいて電源線１７の信号Ａ[i]が電位Ｖssに低下すると、トランジス
タＴdrには閾値電圧Ｖthを上回る順方向の電圧（Ｖdd−Ｖss）が印加されることになる。
この状態においては、電極Ｅb1から補償用トランジスタＴcpを経由して電源線１７に電流
が流れる。したがって、電極Ｅb1の電位は低下していき、最終的には電位Ｖssと補償用ト
ランジスタＴcpの閾値電圧Ｖthとの加算値「Ｖss＋Ｖth」に収束する。電極Ｅb2には電位
Ｖssが供給されているから、図１０に示すように容量素子Ｃbには閾値電圧Ｖthが保持さ
れる。
【００５４】
書込期間Ｐwrにおいてデータ信号Ｘ[j]は電位Ｖssと電位Ｖdataとの加算値（Ｖss＋Ｖd
ata）に設定される。また、図１０に示すように、第１制御信号Ｙa[i]はハイレベルに遷
移するから、容量素子Ｃaの電極Ｅa1と駆動トランジスタＴdrのゲートとはトランジスタ
Ｔr3を介してデータ線１４に電気的に接続される。したがって、駆動トランジスタＴdrの
ゲートおよび容量素子Ｃaの電極Ｅa1にはデータ線１４から電位「Ｖss＋Ｖdata」が供給
される。電極Ｅa2には電源線１７からトランジスタＴr4を介して電位Ｖssが供給されてい
るから、図１０に示すように容量素子Ｃaには電圧Ｖdataが保持される。以上のように、
本実施形態においても、第１実施形態と同様に、容量素子Ｃaに対する電圧Ｖdataの書込
みと容量素子Ｃbに対する閾値電圧Ｖthの書込みとが並行して実施される。
【００５５】
(c) 設定期間Ｐse（図１１）  
書込期間Ｐwrの経過後の設定期間Ｐseにおいては、第１制御信号Ｙa[i]および第２制御
信号Ｙb[i]がローレベルに遷移するから、図１１に示すように、トランジスタＴr3および
トランジスタＴr4がオフ状態に変化する。したがって、容量素子Ｃaの電極Ｅa2が電源線
１７から電気的に絶縁されるとともに、容量素子Ｃaの電極Ｅa1（駆動トランジスタＴdr
のゲート）がフローティング状態となる。また、設定期間Ｐseにおいては第３制御信号Ｙ
c[i]がハイレベルに遷移するから、図１１に示すようにトランジスタＴr1はオン状態に変
化する。設定期間Ｐseが開始する直前の時点で容量素子Ｃaには電圧Ｖdataが保持される
とともに容量素子Ｃbには閾値電圧Ｖthが保持されているから、容量素子Ｃaの電極Ｅa2と
容量素子Ｃbの電極Ｅb1とがトランジスタＴr1を介して電気的に接続されると、駆動トラ
ンジスタＴdr（電極Ｅa1）のゲート電位Ｖgは「Ｖss＋Ｖdata＋Ｖth」に変動する。
【００５６】
(d) 駆動期間Ｐdr（図１２）  
設定期間Ｐseの経過後の駆動期間Ｐdrにおいては、信号Ａ[i]が電位Ｖssから電源電位
Ｖddに上昇する。駆動期間ＰdrにおいてトランジスタＴr1はオン状態を維持するから、駆
動トランジスタＴdrのゲートと電源線１７とは電極Ｅa2および電極Ｅb1を介して容量的に
結合する。したがって、電源線１７が電位Ｖssから電源電位Ｖddに上昇すると、図１２に
示すように、ゲート電位Ｖgもその変動量（Ｖdd−Ｖss）に応じて「ｋ・（Ｖdd−Ｖss）
」だけ上昇する。なお、「ｋ」は容量素子Ｃaと容量素子Ｃbの容量比に応じた係数である
。そして、以上のようにゲート電位Ｖgが上昇することで駆動トランジスタＴdrは導通状
態となる。したがって、駆動期間Ｐdrにおいては、駆動トランジスタＴdrのゲート電位Ｖ
gに応じた駆動電流Ｉelが電源線１７から駆動トランジスタＴdrを経由して電気光学素子
Ｅに供給される。この駆動電流Ｉelは、第１実施形態と同様に閾値電圧Ｖthに依存しない
電流値となる。
【００５７】
以上に説明したように、本実施形態においても、容量素子Ｃaに対する電圧Ｖdataの書
込みと容量素子Ｃbに対する閾値電圧Ｖthの書込みとが並行して実施される。また、電位
「Ｖss＋Ｖdata」が書込期間Ｐwrにてゲートに供給されることで駆動トランジスタＴdrの
動作点は駆動期間Ｐdrにおける導通状態に近づけられる。したがって、本実施形態におい
ても第１実施形態と同様の効果が奏される。さらに、本実施形態においては、初期化期間
Ｐreにおいて容量素子Ｃbの電極Ｅb1が電源電位Ｖdd（電位Ｖssと閾値電圧Ｖthとの加算
値よりも高い電位）に初期化されるから、その直後の書込期間Ｐwrにおいては閾値電圧Ｖ
thを上回る順方向の電圧を補償用トランジスタＴcpに確実に印加することができる。した
がって、初期化期間Ｐreの開始前における電極Ｅb1の電位に拘わらず、確実に閾値電圧Ｖ
thを容量素子Ｃbに保持させることができる。
【００５８】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５９】
（１）変形例１  
以上の各形態においては、容量素子Ｃaに対する電圧Ｖdataの印加と容量素子Ｃbに対す
る閾値電圧Ｖthの印加とが書込期間Ｐwrにて実行される構成を例示したが、これらの動作
を実施する期間が完全に一致している必要は必ずしもない。例えば、図２の構成のもとで
、所定の期間においてトランジスタＴr3とトランジスタＴr4とをオン状態とすることで容
量素子Ｃaに電圧Ｖdataを印加し、この期間の途中の時点からトランジスタＴr2をオン状
態とすることで容量素子Ｃbに閾値電圧Ｖthを印加し始めてもよい。すなわち、以上の各
形態においては、容量素子Ｃaに電圧Ｖdataを保持させる期間と容量素子Ｃbに閾値電圧Ｖ
thを保持させる期間とが各々の少なくとも一部において重複していることが望ましい。ま
た、図３や図８に示した各期間（初期化期間Ｐre・書込期間Ｐwr・設定期間Ｐseおよび駆
動期間Ｐdr）は間隔を挟まずに連続してもよいし、以上の各形態のように相互間に間隔が
介在してもよい。
【００６０】
（２）変形例２  
以上の各形態においては駆動期間Ｐdrの全区間にわたってトランジスタＴr1がオン状態
に維持される構成を例示したが、駆動期間Ｐdrの一部のみにおいてトランジスタＴr1をオ
ン状態とする構成も採用される。この構成における第３制御信号Ｙc[i]は、図３や図８に
破線で示されるように、駆動期間Ｐdrの始点を含む所定の期間にてハイレベルに遷移する
とともにそれ以外の期間においてローレベルを維持する。ただし、以上の各形態のように
駆動期間Ｐdrの全区間にわたって電極Ｅa2と電極Ｅb1とが電気的に接続される構成によれ
ば、電源線１７における電源電位Ｖddの変動が電気光学素子Ｅの階調に与える影響を低減
することができる。この効果について詳述すると以下の通りである。
【００６１】
図５に示した駆動期間Ｐdrにおいては、各単位回路Ｕの電気光学素子Ｅに対する駆動電
流Ｉelの供給に起因して電源線１７の電源電位Ｖddが低下（変動量Δ）する場合がある。
この場合に駆動トランジスタＴdrのソースの電位は変動量Δだけ低下する。ここで、駆動
期間ＰdrにおいてトランジスタＴr1がオフ状態に遷移する構成（以下「構成1」という）
においては、駆動トランジスタＴdrのゲートと電源線１７とがトランジスタＴr1によって
電気的に分離されるから、電源電位Ｖddの変動はゲート電位Ｖgに影響しない。
【００６２】
これに対し、図５に示したように駆動期間ＰdrにおいてトランジスタＴr1がオン状態を
維持する構成（以下「構成2」という）においては、トランジスタＴr1によって接続され
た電極Ｅa2と電極Ｅb1とを介して駆動トランジスタＴdrのゲートと電源線１７とが容量的
に結合するから、電源電位Ｖddが変動量Δだけ低下するとゲート電位Ｖgも変動量Δに応
じて低下する。すなわち、構成2においては、電源電位Ｖddが変動したときの駆動トラン
ジスタＴdrのゲート−ソース間の電圧Ｖgsの変動が、構成1よりも緩和される。式(1)で表
現されるように、駆動電流Ｉelは駆動トランジスタＴdrのゲート−ソース間の電圧Ｖgsに
応じて決定される。したがって、駆動期間ＰdrにおいてトランジスタＴr1がオン状態を維
持する構成2（第１実施形態や第２実施形態）によれば、トランジスタＴr1がオフ状態と
なる構成1と比較して、駆動電流Ｉelに対する電源電位Ｖddの変動の影響を低減すること
ができる。
【００６３】
（３）変形例３  
単位回路Ｕの具体的な構成は以上の例示に限定されない。例えば、単位回路Ｕを構成す
る各トランジスタの導電型は図２や図７の態様から適宜に変更される。また、電気光学素
子Ｅに対する駆動電流Ｉelの供給の可否を制御するトランジスタが駆動電流Ｉelの経路上
（例えば駆動トランジスタＴdrと電気光学素子Ｅとの間）に配置された構成も採用される
。このトランジスタを駆動期間Ｐdrにてオン状態に制御することで電気光学素子Ｅに対す
る駆動電流Ｉelの供給が可能となり、それ以外の期間にてオフ状態に遷移させることで駆
動電流Ｉelの経路が遮断されて電気光学素子Ｅは消灯する。この構成によれば、電気光学
素子Ｅが実際に駆動される期間を確実に規定することができる。
【００６４】
（４）変形例４  
以上の形態においては電気光学素子ＥとしてＯＬＥＤ素子を例示したが、本発明の電子
装置に採用される電気光学素子（被駆動素子）はこれに限定されない。例えば、ＯＬＥＤ
素子に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エ
ミッション（ＳＥ：Surface-conduction  Electron-emitter）素子、弾道電子放出（ＢＳ
：Ballistic  electron  Surface  emitting）素子、ＬＥＤ（Light  Emitting  Diode）
素子といった様々な自発光素子、さらには液晶素子や電気泳動素子やエレクトロクロミッ
ク素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップ
などのセンシング装置にも適用される。
【００６５】
以上に例示したように、本発明の被駆動素子とは、電気エネルギの付与によって所期の
状態に制御（駆動）される総ての要素を含む概念であり、発光素子などの電気光学素子は
被駆動素子の例示に過ぎない。なお、被駆動素子には、ＯＬＥＤ素子のような電流駆動型
の素子のほか、各々に印加される電圧（以下「駆動電圧」という）に応じて駆動される電
圧駆動型の被駆動素子がある。電圧駆動型の被駆動素子が採用された電子装置Ｄにおいて
は、電位Ｖdataと閾値電圧Ｖthとに応じて決定される電位（以上の各形態における「Ｖdd
−Ｖdata−Ｖth」）が駆動期間Ｐdrにて駆動トランジスタＴdrのゲートに供給され、この
制御電位に対応した電圧値の駆動電圧が供給されることで被駆動素子が駆動される。
【００６６】
＜Ｄ：応用例＞
次に、本発明に係る電子装置（電気光学装置）を利用した電子機器について説明する。
図１３ないし図１５には、以上に説明した何れかの形態に係る電子装置Ｄを表示装置とし
て採用した電子機器の形態が図示されている。
【００６７】
図１３は、以上の各形態に係る電子装置Ｄを採用したモバイル型のパーソナルコンピュ
ータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示
する電子装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０
１０とを具備する。電子装置ＤはＯＬＥＤ素子を電気光学素子Ｅとして使用しているので
、視野角が広く見易い画面を表示できる。
【００６８】
図１４に、以上の各形態に係る電子装置Ｄを適用した携帯電話機の構成を示す。携帯電
話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の
画像を表示する電子装置Ｄとを備える。スクロールボタン３００２を操作することによっ
て、電子装置Ｄに表示される画面がスクロールされる。
【００６９】
図１５に、以上の各形態に係る電子装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal
Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４０
０１および電源スイッチ４００２と、各種の画像を表示する電子装置Ｄとを備える。電源
スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電子装置
Ｄに表示される。
【００７０】
なお、本発明に係る電子装置が適用される電子機器としては、図１３から図１５に示し
た機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置
、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネル
を備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限
定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置において
は、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使
用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態に係る電子装置の構成を示すブロック図である。
【図２】ひとつの単位回路の構成を示す回路図である。
【図３】電子装置の動作を説明するためのタイミングチャートである。
【図４】書込期間における単位回路の様子を示す回路図である。
【図５】駆動期間における単位回路の様子を示す回路図である。
【図６】本発明の第２実施形態に係る電子装置の構成を示すブロック図である。
【図７】ひとつの単位回路の構成を示す回路図である。
【図８】電子装置の動作を説明するためのタイミングチャートである。
【図９】初期化期間における単位回路の様子を示す回路図である。
【図１０】書込期間における単位回路の様子を示す回路図である。
【図１１】設定期間における単位回路の様子を示す回路図である。
【図１２】駆動期間における単位回路の様子を示す回路図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１６】従来の電子装置の構成を示す回路図である。
【符号の説明】
【００７２】
Ｄ……電子装置、Ｕ……単位回路、Ｅ……電気光学素子、１０……素子アレイ部、１２…
…走査線、１２１……第１制御線、１２２……第２制御線、１２３……第３制御線、１４
……データ線、１７……電源線、２２……走査線駆動回路、２４……データ線駆動回路、
２７……電圧制御回路、Ｃa，Ｃb……容量素子、Ｅa1，Ｅa2，Ｅb1，Ｅb2……電極、Ｔdr
……駆動トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4……トランジスタ、Ｔcp……補償用トラ
ンジスタ、Ｐre……初期化期間、Ｐwr……書込期間、Ｐse……設定期間、Ｐdr……駆動期
間。
【図１】
2007187705.tif 000003
【図２】
2007187705.tif 000004
【図３】
2007187705.tif 000005
【図４】
2007187705.tif 000006
【図５】
2007187705.tif 000007
【図６】
2007187705.tif 000008
【図７】
2007187705.tif 000009
【図８】
2007187705.tif 000010
【図９】
2007187705.tif 000011
【図１０】
2007187705.tif 000012
【図１１】
2007187705.tif 000013
【図１２】
2007187705.tif 000014
【図１３】
2007187705.tif 000015
【図１４】
2007187705.tif 000016
【図１５】
2007187705.tif 000017
【図１６】
2007187705.tif 000018