(57)【要約】      （修正有）【課題】  画像取得分解能を高めるように画像信号歪みを抑制できるイメージセンサ用読み出し回路を提供する。【解決手段】  読み出し回路３１は、イメージセンサ３のイメージセンサアレイ３０からアナログ画像ライン信号Ａ１を受信する。増幅ユニット３１１は、アナログ画像ライン信号Ａ１の振幅を増幅・補正してアナログ信号Ａ２を出力する。ｍビット・アナログ−デジタル・コンバータ３１２は、増幅ユニット３１１へ連結されて、アナログ信号Ａ２を対応するｍビットデジタル信号Ｄ１へ変換する。ｍ−ｎビットデジタル変換ユニット３１３は、ｍビット・アナログ−デジタル・コンバータ３１２へ連結され、ｍビットデジタル信号Ｄ１を受信し、ｋビット制御信号Ｄ３に応答してｍビットデジタル信号Ｄ１をｎビットデジタル信号Ｄ２へ変換する（ここで、ｍはｎ以上である）。【選択図】  図３
2007049686.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサ（３）のイメージセンサアレイ（３０）からアナログ画像ライン信号（Ａ１）を受信するようになっている読み出し回路（３１）であって：
前記アナログ画像ライン信号（Ａ１）の振幅を増幅・補正し、増幅・補正したアナログ信号（Ａ２）を出力するようになっている増幅ユニット（３１１）と；
前記増幅ユニット（３１１）へ連結されて、前記増幅・補正したアナログ信号（Ａ２）を対応するｍビットデジタル信号（Ｄ１）へ変換するよう作動するｍビット・アナログ−デジタル・コンバータ（３１２）と；
前記ｍビット・アナログ−デジタル・コンバータ（３１２）へ連結されて、前記ｍビット・アナログ−デジタル・コンバータ（３１２）からｍビットデジタル信号（Ｄ１）を受信し、ｋビット制御信号（Ｄ３）に応答してｍビットデジタル信号（Ｄ１）をｎビットデジタル信号（Ｄ２）へ変換する（ここで、ｍはｎ以上である）ｍ−ｎビットデジタル変換ユニット（３１３）と；
を備えることを特徴とする、読み出し回路（３１）。
【請求項２】
前記増幅ユニット（３１１）は：
前記アナログ画像ライン信号（Ａ１）を増幅して所定のゲインを有する増幅したアナログ信号（Ａ１１）にするよう作動するプログラマブルゲイン増幅器（４１０）と；
前記プログラマブルゲイン増幅器（４１０）へ連結され、オフセット信号（Ａｏｆｆ）に応答して前記増幅したアナログ信号（Ａ１１）に加算または減算を行ってこれを増幅・補正したアナログ信号（Ａ２）にする加減算器（４１１）と；
を備えることを特徴とする、請求項１に記載の読み出し回路（３１）。
【請求項３】
前記ｍビットデジタル信号（Ｄ１）は、第１の範囲内にある第１の１６進数値に関連付けられており、前記ｎビットデジタル信号（Ｄ２）は、第２の範囲内にある第２の１６進数値に関連付けられており、該第２の範囲は、第１の範囲内にある複数の下位範囲の１つであってｋビット制御信号（Ｄ３）に従って選択されることを特徴とする、請求項１に記載の読み出し回路（３１）。
【請求項４】
前記下位範囲はすべてサイズが等しいことを特徴とする、請求項３に記載の読み出し回路（３１）。
【請求項５】
前記各下位範囲は、他の下位範囲の最小値とは異なる最小値と、他の下位範囲の最大値とは異なる最大値とを有することを特徴とする、請求項４に記載の読み出し回路（３１）。
【請求項６】
画像を検出でき、検出した画像のアナログ画像ライン信号（Ａ１）を出力できるイメージセンサ（３）用アナログ−デジタル変換方法であって：
前記アナログ画像ライン信号（Ａ１）を対応するｍビットデジタル信号（Ｄ１）へ変換する工程と；
ｋビット制御信号（Ｄ３）に基づいて、前記ｍビットデジタル信号（Ｄ１）をｎビットデジタル信号（Ｄ２）（ここで、ｍはｎ以上である）へ変換する工程と；
を含むことを特徴とする、アナログ−デジタル変換方法。
【請求項７】
前記アナログ画像ライン信号（Ａ１）を対応するｍビットデジタル信号（Ｄ１）へ変換する前記工程が：
前記アナログ画像ライン信号（Ａ１）の振幅を増幅・補正する工程と；
該増幅・補正したアナログ画像信号（Ａ２）をｍビットデジタル信号（Ｄ１）へ変換する工程と；
を含むことを特徴とする、請求項６に記載のアナログ−デジタル変換方法。
【請求項８】
前記ｍビットデジタル信号（Ｄ１）は、第１の範囲内にある第１の１６進数値に関連付けられており、前記ｎビットデジタル信号（Ｄ２）は、第２の範囲内にある第２の１６進数値に関連付けられており、該第２の範囲は、第１の範囲内にある複数の下位範囲の１つであってｋビット制御信号（Ｄ３）に従って選択されることを特徴とする、請求項６に記載のアナログ−デジタル変換方法。
【請求項９】
前記下位範囲はすべてサイズが等しいことを特徴とする、請求項８に記載のアナログ−デジタル変換方法。
【請求項１０】
前記各下位範囲は、他の下位範囲の最小値とは異なる最小値と、他の下位範囲の最大値とは異なる最大値とを有することを特徴とする、請求項９に記載のアナログ−デジタル変換方法。
【請求項１１】
画像を検出できる、一連のアナログ画像ライン信号（Ａ１）を出力するよう作動するセンサアレイ（３０）と；
前記センサアレイ（３０）へ連結される読み出し回路（３１）であって、
前記アナログ画像ライン信号（Ａ１）の振幅を増幅・補正し、増幅・補正したアナログ信号（Ａ２）を出力する増幅ユニット（３１１）と、
前記増幅ユニット（３１１）へ連結されて、前記増幅・補正したアナログ信号（Ａ２）を対応するｍビットデジタル信号（Ｄ１）へ変換するよう作動するｍビット・アナログ−デジタル・コンバータ（３１２）と、
前記ｍビット・アナログ−デジタル・コンバータ（３１２）へ連結されて、前記ｍビット・アナログ−デジタル・コンバータ（３１２）から前記ｍビットデジタル信号（Ｄ１）を受信し、ｋビット制御信号（Ｄ３）に応答して前記ｍビットデジタル信号（Ｄ１）をｎビットデジタル信号（Ｄ２）へ変換する（ここで、ｍはｎ以上である）ｍ−ｎビットデジタル変換ユニット（３１３）と、
を備える読み出し回路（３１）と；
を備えることを特徴とする、イメージセンサ（３）。
【請求項１２】
前記読み出し回路（３１）の前記増幅ユニット（３１１）は：
前記アナログ画像ライン信号（Ａ１）を増幅して、各々が所定のゲインを有する増幅したアナログ信号（Ａ１１）にするよう作動するプログラマブルゲイン増幅器（４１０）と；
前記プログラマブルゲイン増幅器（４１０）へ連結され、オフセット信号（Ａｏｆｆ）に応答して前記増幅したアナログ信号（Ａ１１）に加算または減算を行ってこれを増幅・補正したアナログ信号（Ａ２）にする加減算器（４１１）と；
を備えることを特徴とする、請求項１１に記載のイメージセンサ（３）。
【請求項１３】
前記各ｍビットデジタル信号（Ｄ１）は、第１の範囲内にある対応する第１の１６進数値に関連付けられており、前記各ｎビットデジタル信号（Ｄ２）は、第２の範囲内にある対応する第２の１６進数値に関連付けられており、該第２の範囲は、第１の範囲内にある複数の下位範囲の１つであってｋビット制御信号（Ｄ３）に従って選択されることを特徴とする、請求項１１に記載のイメージセンサ（３）。
【請求項１４】
前記下位範囲はすべてサイズが等しいことを特徴とする、請求項１３に記載のイメージセンサ（３）。
【請求項１５】
前記各下位範囲は、他の下位範囲の最小値とは異なる最小値と、他の下位範囲の最大値とは異なる最大値とを有することを特徴とする、請求項１４に記載のイメージセンサ（３）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は読み出し回路に関し、特にイメージセンサのセンサアレイからアナログ画像ライン信号を受信するようになっている読み出し回路に関する。
【背景技術】
【０００２】
相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサは、ビデオカメラ、デジタルカメラ、カメラ携帯電話、ウェブカメラなどのデジタル画像取得装置に広く使用されている。図１に示すように、従来のイメージセンサ１は、マトリックス状のセンサーユニット（図示せず）を含むセンサアレイ１０を一般に備える。各センサーユニットは光を検出可能であって、検出した光に対応する一連のアナログ画像ライン信号（ａ１）を出力するよう作動する。アナログ画像ライン信号（ａ１）は、アナログ画像ライン信号（ａ１）の振幅を増幅・補正するために、読み出し回路１１の増幅ユニット１１１へ出力される。読み出し回路１１のｎビット・アナログ−デジタル・コンバータ１１２は、増幅ユニット１１１へ連結されて、増幅ユニット１１１からの増幅・補正したアナログ画像信号（ａ２）を対応するｎビットデジタル画像信号（ｄ１）へ変換し、これを信号処理のためにバックエンド回路（例えば、デジタル信号プロセッサ（ＤＳＰ）ユニット）へ出力する。
【０００３】
従来の読み出し回路１１におけるアナログ−デジタル変換時には、信号歪みが起こりやすい。図２に示すように、理想的な画像信号電圧分布（Ｅｌ）は、０からＶｉの範囲に及ぶ。しかしながら、実際の画像信号電圧分布（Ｅ２）は、理想的な画像信号分布（Ｅｌ）から、オフセット値Ｖｏｆｆｓｅｔだけずれている。すなわち、実際の画像信号電圧分布（Ｅ２）の範囲は、ＶｏｆｆｓｅｔからＶ２（Ｖ２＝Ｖｉ＋Ｖｏｆｆｓｅｔ）となる。これまで、画像歪みを抑制する試みとして、実際の画像信号から修正信号Ｖｐを減算するアナログ加減算器（図示せず）の使用が提案されてきた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、加減算器はアナログ−デジタルコンバータよりも分解能が高いので、修正信号Ｖｐはオフセット値Ｖｏｆｆｓｅｔと異なり、すなわちＶｐ≠Ｖｏｆｆｓｅｔとなっている。従って、修正した画像信号の分布（Ｅ３）では画像歪みは抑制されるが完全には消滅せず、その結果、画像の取得分解能は比較的低くなる。
【０００５】
従って、本発明は、画像取得分解能を高めるように画像信号歪みを抑制できるイメージセンサ用読み出し回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のある側面によれば、イメージセンサのイメージセンサアレイからアナログ画像ライン信号を受信するようになっている読み出し回路であって：前記アナログ画像ライン信号の振幅を増幅・補正し、増幅・補正したアナログ信号を出力するようになっている増幅ユニットと；前記増幅ユニットへ連結されて、前記増幅・補正したアナログ信号を対応するｍビットデジタル信号へ変換するよう作動するｍビット・アナログ−デジタル・コンバータと；前記ｍビット・アナログ−デジタル・コンバータへ連結されて、前記ｍビット・アナログ−デジタル・コンバータからｍビットデジタル信号を受信し、ｋビット制御信号に応答してｍビットデジタル信号をｎビットデジタル信号へ変換する（ここで、ｍはｎ以上である）ｍ−ｎビットデジタル変換ユニッと；を備えることを特徴とする、読み出し回路が提供される。
【０００７】
本発明の他の側面によれば、画像を検出でき、検出した画像のアナログ画像ライン信号を出力できるイメージセンサ用アナログ−デジタル変換方法であって：前記アナログ画像ライン信号を対応するｍビットデジタル信号へ変換する工程と；ｋビット制御信号に基づいて、前記ｍビットデジタル信号をｎビットデジタル信号（ここで、ｍはｎ以上である）へ変換する工程と；を含むことを特徴とする、アナログ−デジタル変換方法が提供される。
【０００８】
本発明の更なる側面によれば、画像を検出できる、一連のアナログ画像ライン信号を出力するよう作動するセンサアレイと；前記センサアレイへ連結される読み出し回路であって、前記アナログ画像ライン信号の振幅を増幅・補正し、増幅・補正したアナログ信号を出力する増幅ユニットと、前記増幅ユニットへ連結されて、前記増幅・補正したアナログ信号を対応するｍビットデジタル信号へ変換するよう作動するｍビット・アナログ−デジタル・コンバータと、前記ｍビット・アナログ−デジタル・コンバータへ連結されて、前記ｍビット・アナログ−デジタル・コンバータから前記ｍビットデジタル信号を受信し、ｋビット制御信号に応答して前記ｍビットデジタル信号をｎビットデジタル信号へ変換する（ここで、ｍはｎ以上である）ｍ−ｎビットデジタル変換ユニットとを備える読み出し回路と；を備えることを特徴とする、イメージセンサが提供される。
【発明の効果】
【０００９】
本発明によれば、画像取得分解能を高めるように画像信号歪みを抑制できるイメージセンサ用読み出し回路が提供される。
【発明を実施するための最良の形態】
【００１０】
本発明の他の特徴および利点は、添付の図面を参照して以下に詳細に説明する好適な実施例から明らかになろう。
【００１１】
図１は、従来のイメージセンサの模式的回路ブロック図である。
【００１２】
図２は、従来技術の、理想的画像信号電圧分布、実際の画像信号電圧分布、および修正した画像信号電圧分布の違いを示す模式図である。
【００１３】
図３は、本発明によるイメージセンサの好適な実施例の模式的回路ブロック図である。
【００１４】
図４は、イメージセンサの増幅ユニットの詳細を示す、好適な実施例の模式的回路ブロック図である。
【００１５】
図５は、例として示す、好適な実施例のｍ−ｎビットデジタル変換ユニットの作用を示す模式図である。
【００１６】
図３および図４に示すように、本発明によるイメージセンサ３の好適な実施例は、センサアレイ３０と読み出し回路３１とを備える。センサアレイ３０はマトリックス状のセンサーユニット（図示せず）を備え、各ユニットは光を検出可能であり、検出した光に対応する一連のアナログ画像ライン信号（Ａ１）を出力するよう作動する。読み出し回路３１はセンサアレイ３０へ連結されており、増幅ユニット３１１と、ｍビット・アナログ−デジタル・コンバータ３１２と、ｍ−ｎビットデジタル変換ユニット３１３（ｍ≧ｎ）とを備える。
【００１７】
増幅ユニット３１１は、センサアレイ３０から出力されたアナログ画像ライン信号（Ａ１）を受信し、アナログ画像ライン信号（Ａ１）の振幅を増幅・補正し、増幅・補正したアナログ信号（Ａ２）を出力する。
【００１８】
図４に示すように、増幅ユニット３１１は、本実施例ではプログラマブルゲイン増幅器４１０と加減算器４１１とを備える。プログラマブルゲイン増幅器４１０は、アナログ画像ライン信号（Ａ１）を増幅して、各々所定のゲインを有する増幅したアナログ信号（Ａ１１）にするよう作動する。加減算器４１１は、プログラマブルゲイン増幅器４１０に連結されており、アナログオフセット信号（Ａｏｆｆ）に応答して前記増幅したアナログ信号（Ａ１１）に加算または減算を行ってこれを増幅・補正したアナログ信号（Ａ２）にする。特に、バックエンド回路５（例えば、図３に示すデジタル信号プロセッサ（ＤＳＰ）回路５）の論理演算ユニット５０は、デジタルオフセット信号（Ｄｏｆｆ）を算出する。次に、ＤＳＰ回路５のＤ／Ａコンバータ５１が、デジタルオフセット信号（Ｄｏｆｆ）をアナログオフセット信号（Ａｏｆｆ）へ変換し、これが加減算器４１１に供給されて前記増幅したアナログ信号（Ａ１１）への加算または減算が行われ、増幅・補正したアナログ信号（Ａ２）が得られる。
【００１９】
ｍビット・アナログ−デジタル・コンバータ３１２は増幅ユニット３１１へ連結されて、増幅・補正したアナログ信号（Ａ２）を対応するｍビットデジタル信号（Ｄ１）へ変換するよう作動する。
【００２０】
ｍ−ｎビットデジタル変換ユニット３１３はｍビット・アナログ−デジタル・コンバータ３１２へ連結されて、ｍビット・アナログ−デジタル・コンバータ３１２からｍビットデジタル信号（Ｄ１）を受信し、ｋビット制御信号（Ｄ３）に応答してｍビットデジタル信号（Ｄ１）をｎビットデジタル信号（Ｄ２）へ変換する（ここでｍはｎ以上、すなわち、ｍ≧ｎであり、ｋは任意の負でない整数である）。
【００２１】
特に、各ｍビットデジタル信号（Ｄ１）は第１の範囲内にある対応する第１の１６進数値に関連付けられている。各ｎビットデジタル信号（Ｄ２）は第２の範囲内にある対応する第２の１６進数値に関連付けられている。第２の範囲は、第１の範囲内にある複数の下位範囲のうちの１つであって、ｋビット制御信号（Ｄ３）に従って選択される。本実施例では、下位範囲はすべてサイズが等しくなっている。更に、各下位範囲は、他の下位範囲の最小値とは異なる最小値と、他の下位範囲の最大値とは異なる最大値とを有する。
【００２２】
本実施例では、各下位範囲のサイズは２ｎである。第２の範囲の最小値はｋビット制御信号（Ｄ３）の１６進数値であり、第２の範囲の最大値はｋビット制御信号（Ｄ３）＋（２ｎ−ｌ）の１６進数値である。
【００２３】
本実施例によるｍ−ｎビットデジタル変換ユニット３１３の作用を説明するために、ｎ＝１０、ｍ＝ｎ＋ｌ＝１１、ｋ＝ｍ−１＝１０であるときの例を図５に示す。よって、ｍ−ｎビットデジタル変換ユニット３１３はｌｌ−１０ビットデジタル変換ユニットである。各ｍビットデジタル信号（Ｄ１）は１１ビットデジタル信号である。２１１＝２０４８なので、ｍビットデジタル信号（Ｄ１）の第１の１６進数値の第１の範囲における分布は０から２０４７である。各ｎビットデジタル信号（Ｄ２）は、ｋビット制御信号（Ｄ３）と同様に、１０ビットデジタル信号である。２１０＝１０２４である。
【００２４】
もしｍ−ｎビットデジタル変換ユニット３１３で受信したｋビット制御信号（Ｄ３）が０．．００（２進数）＝０（１６進数）であれば、ｍ−ｎビットデジタル変換ユニット３１３により選択されたｎビットデジタル信号（Ｄ２）の第２の１６進数値の第２の範囲は０から１０２３となる。もしｋビット制御信号（Ｄ３）が０．．０１（２進数）＝１（１６進数）であれば、ｍ−ｎビットデジタル変換ユニット３１３により選択されたｎビットデジタル信号（Ｄ２）の第２の１６進数値の第２の範囲は１から１０２４である。従って、ｋビット制御信号（Ｄ３）が１．．１１（２進数）＝１０２３（１６進数）のときは、ｍ−ｎビットデジタル変換ユニット３１３により選択されたｎビットデジタル信号（Ｄ２）の第２の１６進数値の第２の範囲は、１０２３から２０４６である。
【００２５】
よって、ｍ−ｎビットデジタル変換ユニット３１３を利用することにより、ｎビットデジタル信号（Ｄ２）の第２の１６進数値の第２の範囲における最小値および最大値を、画像歪みを抑制するように選択することができ、結果的に得られる画像のためのより良い動的取得範囲を与えることができる。
【００２６】
本発明を最も実用的で好適であると思われる実施例とともに説明したが、本発明は開示した実施例に限定されることはなく、その最も広く解釈される請求の範囲に含まれる様々な構成や同等の構成を網羅するよう意図されているものと理解されたい。
【図面の簡単な説明】
【００２７】
【図１】従来のイメージセンサの模式的回路ブロック図
【図２】従来技術の、理想的画像信号電圧分布、実際の画像信号電圧分布、および修正した画像信号電圧分布の違いを示す模式図
【図３】本発明によるイメージセンサの好適な実施例の模式的回路ブロック図
【図４】イメージセンサの増幅ユニットの詳細を示す、好適な実施例の模式的回路ブロック図
【図５】例として示す、好適な実施例のｍ−ｎビットデジタル変換ユニットの作用を示す模式図
【符号の説明】
【００２８】
３        イメージセンサ
３０      イメージセンサアレイ
３１      読み出し回路
３１１    増幅ユニット
３１２    ｍビット・アナログ−デジタル・コンバータ
３１３    ｍ−ｎビットデジタル変換ユニット
４１０    プログラマブルゲイン増幅器
４１１    加減算器
Ａ１      アナログ画像ライン信号
Ａ１１    増幅したアナログ信号
Ａ２      増幅・補正したアナログ信号
Ｄ１      ｍビットデジタル信号
Ｄ２      ｎビットデジタル信号
Ｄ３      ｋビットデジタル信号
【図１】
2007049686.tif 000003
【図２】
2007049686.tif 000004
【図３】
2007049686.tif 000005
【図４】
2007049686.tif 000006
【図５】
2007049686.tif 000007
【外国語明細書】
2007049686.tif 000008
2007049686.tif 000009
2007049686.tif 000010
2007049686.tif 000011
2007049686.tif 000012
2007049686.tif 000013
2007049686.tif 000014
2007049686.tif 000015
2007049686.tif 000016
2007049686.tif 000017
2007049686.tif 000018
2007049686.tif 000019
2007049686.tif 000020
2007049686.tif 000021
2007049686.tif 000022
2007049686.tif 000023
【図１】
2007049686.tif 000024
【図２】
2007049686.tif 000025
【図３】
2007049686.tif 000026
【図４】
2007049686.tif 000027
【図５】
2007049686.tif 000028