(57)【要約】【課題】メタルフォトリソグラフィ工程で正確な位置合わせを行うための合わせ誤差計測マークを提供する。【解決手段】下地基準マーク１１０は、層間膜１３２に下地基準マーク用ホール１１１を所定密度で形成し、下地基準マーク用ホール１１１内および層間膜１３２上にタングステンを堆積し、層間膜１３２表面のタングステンを化学機械研磨したときのエロージョンで凹みを生じさせることによって形成される。レジスト基準マーク１２０は、下地基準マーク１１０上のレジスト膜１３４に形成され、下地基準マーク１１０と異なる寸法の矩形枠状に形成される。エロージョンの凹みで下地基準マーク１１０を形成したので、アルミニウム膜１３３の凹みのエッジ１３３ａ位置と下地基準マーク１１０のエッジ１１０ａ位置とが一致するようになる。したがって、エッジ１３３ａの位置とレジスト基準マーク１２０の位置とを測定することで、合わせ誤差を正確に検出できる。【選択図】図１
2007049074.tif 000002
【特許請求の範囲】
【請求項１】
層間膜の所定の矩形領域に所定密度で形成した複数の下地基準マーク用ホールと、該下地基準マーク用ホール内に充填された導電性材料とを有し且つ該矩形領域に凹みを有する下地基準マークと、
該下地基準マーク上のレジスト膜に形成され、該下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークと、
を有することを特徴とする合わせ誤差計測マーク。
【請求項２】
前記レジスト基準マークの寸法が前記下地基準マークの外縁寸法よりも大きいことを特徴とする請求項１に記載の合わせ誤差計測マーク。
【請求項３】
前記レジスト基準マークの外縁寸法が前記下地基準マークの寸法よりも小さいことを特徴とする請求項１に記載の合わせ誤差計測マーク。
【請求項４】
前記レジスト基準マークが、前記レジスト膜に複数のレジスト基準マーク用ホールを所定密度で設けることによって形成されたことを特徴とする請求項１〜３のいずれかに記載の合わせ誤差計測マーク。
【請求項５】
半導体基板上の層間膜に層間配線用ホールを形成するとともに、該層間膜の所定の矩形領域に複数の下地基準マーク用ホールを所定密度で形成する第１工程と、
前記層間配線用ホール内、前記下地基準マーク用ホール内および前記層間膜上に第１導電性材料を堆積する第２工程と、
前記層間膜の表面に堆積された前記第１導電性材料を化学機械研磨することにより当該第１導電性材料を除去するとともに、該化学機械研磨で生じるエロージョンによって前記矩形領域に凹状の下地基準マークを形成する第３工程と、
前記層間配線用ホール、前記下地基準マーク用ホールおよび前記層間膜上に第２導電性材料を堆積する第４工程と、
該第２導電性材料の膜上にレジスト膜を形成する第５工程と、
フォトリソグラフィ法を用いて、前記レジスト膜から、前記第２導電性材料の膜を加工するためのマスクを形成するとともに、前記下地基準マーク上の該レジスト膜から、前記下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークを形成する第６工程と、
前記下地基準マークと前記レジスト基準マークとの位置ずれを計測することによって前記エッチングマスクの合わせ誤差を検出する第７工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法に関する。より詳細には、この発明は、半導体フォトリソグラフィ工程における位置合わせ技術の改良に関する。
【背景技術】
【０００２】
半導体製造工程では、フォトリソグラフィ工程で形成したレジストパターンをマスクとして被処理膜のエッチング加工や不純物導入を行う工程が繰り返され、これにより所望の集積回路が形成される。このフォトリソグラフィ工程では、ウェハの表面にレジスト膜を形成する塗布工程、このレジスト膜に一層分のパターンを描画する露光工程、露光後のレジスト膜を現像する現像工程を経て、レジストパターンを形成する。このうち露光工程では、下地（該レジストパターンを用いて加工等される被処理膜の下の膜）に形成された回路パターン等と、該被処理膜に形成される回路パターン等との位置関係を、高精度に制御する必要がある。このため、露光工程では、合わせ誤差計測マークを用いて、厳密な位置合わせが行われる。
【０００３】
一般的な合わせ誤差計測マークは、下地に形成されたマーク（下地基準マーク）とレジストパターンに形成されたマーク（レジスト基準マーク）とで構成される。このような合わせ誤差計測マークによれば、下地基準マークとレジスト基準マークとの位置ずれを計測することによって、当該レジストパターンの位置合わせずれを検出することができる。
【０００４】
合わせ誤差計測マークとしては、例えば下記特許文献１〜３に記載されたものが知られている。
【０００５】
特許文献１の技術では、正方形のマークを矩形枠状に配列することによって、下地基準マーク（同文献では第１測定マーク１００）を形成している（同文献の例えば図１参照）。
【０００６】
特許文献２の技術では、Ｘ、Ｙ方向に一定周期で配置された複数本のラインパターンで下地基準マーク（同文献ではラインマークＷＭ）を形成している（同文献の例えば段落００５９および図２参照）。そして、特許文献２の技術では、これらのラインパターンの周期を、エロージョンが生じ難くなるように設定している（同文献の例えば段落００４７参照）。
【０００７】
また、特許文献３の技術では、下地基準マークを、Ｘ、Ｙ方向に一定周期で配置された複数本のラインパターンで形成し、且つ、これらのラインパターンのうち、内側の半分と外側の半分とで、パターンの対称性、段差、線幅等を異ならせている（同文献の例えば段落００３６および図３参照）。そして、特許文献３の技術でも、上記特許文献２と同様、ラインパターンの周期を、エロージョンが生じ難くなるように設定している（同文献の例えば段落００５５参照）。
【０００８】
特許文献１〜３の技術では、下地基準マークおよびレジスト基準マークの位置を光学的同時に計測することにより、合わせ誤差の検出を行っている（例えば特許文献２の図１および段落００２４〜００２６参照）。
【０００９】
一方、メタルフォトリソグラフィ工程（下地上に配線パターンを形成する工程）においては、下地基準マークおよびレジスト基準マークの位置を光学的に同時に計測することはできない。メタルフォトリソグラフィ工程では、被処理膜がアルミニウム等の金属材料であり、透光性が悪いからである。このため、メタルフォトリソグラフィ工程では、例えば、ボックス・イン・ボックス型と称される合わせ誤差計測マークを用い、下地基準マークの段差上に被処理膜の段差を形成する。
【００１０】
図１１は、従来のメタルフォトリソグラフィ工程で使用される合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。図１１に示したように、半導体ウェハ１１０１上には、層間膜１１０２が堆積され、さらに、この層間膜１１０２には、多層配線用のコンタクトホール（図示せず）の形成と同時に、合わせ誤差計測マーク用のホール１１０３が形成される。そして、コンタクトホールおよびホール１１０３には、プラグ用の導電材料（ここではタングステン）１１０４が埋め込まれる。このとき、ホール１１０３の上面には、下地基準マーク１１０５としての凹みが形成される。そして、層間膜の全面に、配線パターン形成用の導電性材料（ここではアルミニウム）１１０６が、スパッタリング等により堆積される。このとき、下地基準マーク１１０４上に、アルミニウム膜１１０６の凹み１１０７が形成される。さらに、アルミニウム膜１１０６上には、レジスト膜１１０８が形成される。そして、このレジスト膜１１０８には、レジストパターン（図示せず）の形成と同時に、レジスト基準マーク１１０９が形成される。
【００１１】
このような構成によれば、アルミニウム膜１１０６の凹み１１０７およびレジスト基準マーク１１０９の位置を光学的に同時に計測することが可能であり、これにより、合わせ誤差を検出することができる。
【特許文献１】特開平９−７４０６３号公報
【特許文献２】特開２００４−１３４４７３号公報
【特許文献３】特開２００４−１３４４７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図１１に示した合わせ誤差計測マークには、下地基準マーク１１０５と凹み１１０７との位置ずれが生じるために、高精度の合わせ誤差計測ができないという欠点がある。これは、アルミニウム膜１１０６を堆積する際に、半導体ウェハ１１０１上の位置によって、アルミニウム粒子の衝突角度が異なり、アルミニウム膜１１０６の厚さが不均一になるためである。以下、この問題について詳細に説明する。
【００１３】
半導体ウェハ１１０１の中央付近に配置された下地基準マーク１１０５では、アルミニウム原子はほぼ垂直な方向から、該半導体ウェハ１１０１に衝突する。このため、図１２（Ａ）に示したように、下地基準マーク１１０５の中心と凹み１１０７の中心とはほぼ一致する。したがって、凹み１１０７とレジスト基準マーク１１０９（図１１参照）とを用いて、十分な精度の合わせ誤差計測を行うことができる。
【００１４】
これに対して、半導体ウェハ１１０１の外周付近に配置された下地基準マーク１１０５では、アルミニウム原子の衝突角度が大きくなる。このため、図１２（Ｂ）に示したように、下地基準マーク１１０５の中心と凹み１１０７の中心がずれてしまう。すなわち、この場合には、合わせ誤差計測の基準となる凹み１１０７の位置自体がずれているので、正確な合わせ誤差計測ができない。
【００１５】
アルミニウム原子の衝突角度は、半導体ウェハ１１０１の外周に近づくほど大きくなる。このため、凹み１１０７の位置ずれも、半導体ウェハ１１０１の外周に近づくほど大きくなる。
【００１６】
凹み１１０７の位置ずれを補正することができれば、高精度の合わせ誤差計測を行うことが可能になる。しかしながら、上述のように、メタルフォトリソグラフィ工程では下地基準マーク１１０５を光学的に観察することができないので、凹み１１０７の位置ずれを精度よく計測することは実質的に不可能である。
【００１７】
この発明の課題は、透明性が低い被処理膜を使用する場合に高精度の合わせ誤差計測を行うことができる合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
（１）第１の発明に係る合わせ誤差計測マークは、層間膜の所定の矩形領域に所定密度で形成した複数の下地基準マーク用ホールと、下地基準マーク用ホール内に充填された導電性材料とを有し且つ矩形領域に凹みを有する下地基準マークと、下地基準マーク上のレジスト膜に形成され、下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークとを有する。
【００１９】
（２）第２の発明に係る半導体装置の製造方法は、半導体基板上の層間膜に層間配線用ホールを形成するとともに、層間膜の所定の矩形領域に複数の下地基準マーク用ホールを所定密度で形成する第１工程と、層間配線用ホール内、下地基準マーク用ホール内および層間膜上に第１導電性材料を堆積する第２工程と、層間膜の表面に堆積された第１導電性材料を化学機械研磨することにより第１導電性材料を除去するとともに、化学機械研磨で生じるエロージョンによって矩形領域に凹状の下地基準マークを形成する第３工程と、層間配線用ホール、下地基準マーク用ホールおよび層間膜上に第２導電性材料を堆積する第４工程と、第２導電性材料の膜上にレジスト膜を形成する第５工程と、フォトリソグラフィ法を用いて、レジスト膜から、第２導電性材料の膜を加工するためのエッチングマスクを形成するとともに、下地基準マーク上のレジスト膜から、下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークを形成する第６工程と、下地基準マークとレジスト基準マークとの中心点ずれを計測することによってエッチングマスクの合わせ誤差を検出する第７工程とを含む。
【発明の効果】
【００２０】
第１、第２の発明によれば、エロージョンで形成された凹みを下地基準マークとして使用するので、かかる下地基準マークと被処理膜の凹みとの位置ずれがほとんどなく、したがって、高精度の合わせ誤差計測が可能である。
【発明を実施するための最良の形態】
【００２１】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００２２】
第１の実施形態
この発明の第１の実施形態について、図１〜図４を用いて説明する。
【００２３】
図１は、この実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。
【００２４】
図１（Ａ）に示したように、この実施形態に係る合わせ誤差計測マーク１００は、下地基準マーク１１０と、レジスト基準マーク１２０とを備えている。
【００２５】
下地基準マーク１１０は、半導体ウェハ１３１上に層間膜１３２を形成し、この層間膜１３２の所定の矩形領域に複数の下地基準マーク用ホール１１１を所定密度で形成し、これらの下地基準マーク用ホール１１１内および層間膜１３２上にタングステンを堆積し、層間膜１３２表面のタングステンを化学機械研磨(Chemical Mechanical Polising:CMP)したときのエロージョンで該矩形領域に凹みを生じさせることにより得られる。エロージョンとは、ホールや溝等が密集している領域に化学機械研磨を施した際に、その領域が必要以上に研磨されて、かかる領域全体に凹みが発生する現象である。なお、図１では、簡単化のために５個×５個のホール１１１のみを示したが、実際には多数のホール１１１が密集させて設けられる。下地基準マーク１１０は、エロージョンで形成した凹みであるため、その外周部はなだらかに傾斜している。すなわち、凹みは、図１に示されているように、中心側よりも外周側の方が浅い、湾曲形状となっている。下地基準マーク１１０の外周には、エッジ１１０ａが形成される。下地基準マーク１１０の凹みの深さは、通常、数百〜数千オングストロームになるが、下地基準マーク１１０の寸法等に応じて異なる。下地基準マーク１１０の寸法は限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、例えば３０μｍ〜７０μｍとすることが望ましい。また、ホール１１１の寸法、間隔、形状等は、化学機械研磨によりエロージョンが発生するように定めればよいが、例えば、寸法および間隔を半導体製造工程における最小設計ルール（例えば０．３μｍ）とし、平面形状を正方形或いは円形とすればよい。
【００２６】
アルミニウム膜１３３は、層間膜１３２の全面に、例えばスパッタリング等により形成される。これにより、下地基準マーク１１０の上にも、アルミニウム膜１３３が形成される。上述のように、下地基準マーク１１０の外周部がなだらかに傾斜しているため、アルミニウム膜１３３のエッジ１３３ａの位置は、下地基準マーク１１０のエッジ１１０ａの位置と実質的に一致する。通常、エッジ１３３ａを光学的に検出するためには、アルミニウム膜１３３の凹みの深さが３００オングストローム以上あればよい。
【００２７】
レジスト基準マーク１２０は、下地基準マーク１１０上のレジスト膜１３４に、矩形枠状に形成される。この実施形態のレジスト基準マーク１２０は、下地基準マーク１１０よりも大きい寸法を有している。レジスト基準マーク１２０の寸法は特に限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、外縁寸法を７０〜８０μｍ、線幅を１μｍ以上とすることが望ましく、また、下地基準マーク１１０との寸法差が１０μｍ以上あることが望ましい。
【００２８】
次に、この実施形態に係る半導体装置の製造方法について、図２および図３の断面工程図を用いて説明する。
【００２９】
（１）まず、半導体ウェハ１３１の表面に、不純物領域２０１等を形成した後、例えばＣＶＤ(Chemical Vapor Deposition) 法等を用いて、層間膜１３２を堆積する。そして、通常のフォトリソグラフィ法等を用いて、この層間膜１３２に、集積回路のコンタクトホール２０２を形成するとともに、下地基準マーク用ホール１１１を形成する（図２（Ａ）参照）。
【００３０】
（２）次に、コンタクトホール２０２内、下地基準マーク用ホール１１１内および層間膜１３２上に、タングステン２０３を堆積する（図２（Ｂ）参照）。
【００３１】
（３）続いて、層間膜１３２の表面に堆積されたタングステン２０３を、化学機械研磨により除去する。このとき、かかる化学機械研磨で生じるエロージョンによって、下地基準マーク用ホール１１１が形成された矩形領域に凹みが形成される。これにより、層間配線用のタングステン・プラグ２０４と、この実施形態に係る下地基準マーク１１０とが完成する（図２（Ｃ）参照）。
【００３２】
（４）そして、タングステン・プラグ２０４、下地基準マーク１１０および層間膜１３２上に、例えばスパッタリング等により、配線パターンを形成するためのアルミニウム膜１３３を堆積する（図２（Ｄ）参照）。上述したように、スパッタリング等を行う際、アルミニウム原子の衝突角度は、半導体ウェハ１３１の外周に近づくほど大きくなる。しかしながら、この実施形態では、化学機械研磨で生じるエロージョンによって下地基準マーク１１０を形成しているので、かかる下地基準マーク１１０の外周部がなだらかに傾斜しており、このため、アルミニウム膜１３３のエッジ１３３ａの位置は下地基準マーク１１０のエッジ１１０ａの位置と実質的に一致する。
【００３３】
（５）次に、アルミニウム膜１３３上に、レジスト膜１３４を形成する（図３（Ａ）参照）。
【００３４】
（６）続いて、フォトリソグラフィ法等を用いて、レジスト膜１３４から、配線パターンを形成するためのエッチングマスク３０１を形成し、さらに、これと同時に、下地基準マーク１１０上のレジスト膜１３４から、レジスト基準マーク１２０を形成する（図３（Ｂ）参照）。
【００３５】
（７）その後、通常の合わせ誤差測定機を用いて、下地基準マーク１１０とレジスト基準マーク１２０との位置ずれを計測することにより、エッチングマスク３０１の合わせ誤差を検出する。
【００３６】
図４は、下地基準マーク１１０とレジスト基準マーク１２０とのＸ軸方向のずれを検出する方法を説明するための概念図である。
【００３７】
図４に示したように、合わせ誤差測定機により、アルミニウム膜１３３のエッジ１３３ａに対応する位置で信号ピークＥａ１，Ｅａ１が観測される。そして、上述したように、この実施形態では、下地基準マーク１１０のエッジ１１０ａと実質的に同じ位置に、アルミニウム膜１３３のエッジ１３３ａが形成される。したがって、信号ピークＥａ１，Ｅａ１の間隔をＡとすると、下地基準マーク１１０のＸ座標中心は、Ａ／２で与えられる。
【００３８】
一方、レジスト基準マーク１２０に対応する位置では、信号ピークＥｂ１，Ｅｂ１が観測される。そして、信号ピークＥｂ１，Ｅｂ１の間隔をＢとすると、レジスト基準マーク１２０のＸ座標中心は、Ｂ／２で与えられる。
【００３９】
したがって、Ａ／２とＢ／２との差が、レジスト基準マーク１２０の、Ｘ座標方向の位置ずれΔＸとなる。
【００４０】
これと同様にして、Ｙ座標方向についても、レジスト基準マーク１２０の位置ずれΔＹを検出することができる。
【００４１】
これらの検出結果は、ΔＸ，ΔＹを用いて、レジスト膜１３４のフォトリソグラフィを行うための露光装置が補正される。これにより、その後の半導体ウェハに対するフォトリソグラフィの位置合わせ精度が確保される。
【００４２】
以上説明したように、この実施形態によれば、エロージョンで形成された凹みを下地基準マーク１１０として使用するので、かかる下地基準マーク１１０とアルミニウム膜１３３の凹みとの位置ずれがほとんどなく、したがって、高精度の合わせ誤差計測が可能である。
【００４３】
第２の実施形態
次に、この発明の第２の実施形態について、図５および図６を用いて説明する。
【００４４】
図５は、この実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。図５において、図１と同じ符号を付した構成要素は、それぞれ図１の場合と同じものを示している。
【００４５】
図５に示したように、この実施形態に係る合わせ誤差計測マーク５００は、下地基準マーク５１０と、レジスト基準マーク５２０とを備えている。この実施形態は、レジスト基準マーク５２０の外縁寸法が、下地基準マーク５１０の寸法よりも小さい点で、第１の実施形態と異なる。
【００４６】
下地基準マーク５１０は、第１の実施形態と同様、半導体ウェハ１３１上に層間膜１３２を形成し、この層間膜１３２の所定の矩形領域に複数の下地基準マーク用ホール５１１を所定密度で形成し、これらの下地基準マーク用ホール５１１内および層間膜１３２上にタングステンを堆積し、層間膜１３２表面のタングステンを化学機械研磨(Chemical Mechanical Polising:CMP)したときのエロージョンで該矩形領域に凹みを生じさせることにより得られる。下地基準マーク５１０の寸法は限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、例えば７０μｍ〜８０μｍとすることが望ましい。また、ホール５１１の寸法、間隔、形状等は、第１の実施形態と同様、化学機械研磨によりエロージョンが発生するように定めればよいが、例えば、寸法および間隔を半導体製造工程における最小設計ルール（例えば０．３μｍ）とし、平面形状を正方形或いは円形とすればよい。
【００４７】
レジスト基準マーク５２０は、下地基準マーク５１０上のレジスト膜１３４に、矩形枠状に形成される。上述のように、この実施形態のレジスト基準マーク５２０は、下地基準マーク５１０よりも小さい寸法を有している。レジスト基準マーク５２０の寸法は特に限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、外縁寸法を３０〜７０μｍ、線幅を１μｍ以上とすることが望ましく、また、下地基準マーク５１０との寸法差が１０μｍ以上あることが望ましい。
【００４８】
この実施形態に係る半導体装置の製造方法は、上述の第１の実施形態に係る製造方法と同様であるので、説明を省略する。
【００４９】
図６は、下地基準マーク５１０とレジスト基準マーク５２０とのＸ軸方向のずれを検出する方法を説明するための概念図である。
【００５０】
図６に示したように、合わせ誤差測定機により、アルミニウム膜１３３のエッジ１３３ａに対応する信号ピークＥａ２，Ｅａ２と、レジスト基準マーク５２０に対応する信号ピークＥｂ２，Ｅｂ２とが観測される。第１の実施形態と同様、この実施形態でも、下地基準マーク５１０のエッジと実質的に同じ位置にアルミニウム膜１３３のエッジ１３３ａが形成されるので、下地基準マーク５１０のＸ座標中心はＡ／２で与えられ、且つ、レジスト基準マーク５２０のＸ座標中心はＢ／２で与えられる。したがって、Ａ／２とＢ／２との差が、レジスト基準マーク５２０の、Ｘ座標方向の位置ずれΔＸとなる。
【００５１】
これと同様にして、Ｙ座標方向についても、レジスト基準マーク５２０の位置ずれΔＹを検出することができる。
【００５２】
これらの検出結果は、ΔＸ，ΔＹを用いて、レジスト膜１３４のフォトリソグラフィを行うための露光装置が補正される。これにより、その後の半導体ウェハに対するフォトリソグラフィの位置合わせ精度が確保される。
【００５３】
この実施形態によれば、第１の実施形態と同様、エロージョンで形成された凹みを下地基準マーク５１０として使用するので、かかる下地基準マーク５１０とアルミニウム膜１３３の凹みとの位置ずれがほとんどなく、したがって、高精度の合わせ誤差計測が可能である。
【００５４】
加えて、この実施形態では、第１の実施形態と比較して、下地基準マーク５１０の寸法を大きくすることが容易であり、したがって、かかる下地基準マーク５１０の深さを第１の実施形態の場合よりも深くすることが容易になる。したがって、アルミニウム膜１３３の深さを大きくすることができるので、かかるアルミニウム膜１３３のエッジ１３３ａを合わせ誤差測定機で検出し易くすることができる。
【００５５】
第３の実施形態
次に、この発明の第３の実施形態について、図７および図８を用いて説明する。
【００５６】
図７は、この実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。図７において、図１と同じ符号を付した構成要素は、それぞれ図１の場合と同じものを示している。図７に示したように、この実施形態に係る合わせ誤差計測マーク７００は、レジスト基準マーク７１０が、レジスト膜１３４に複数のレジスト基準マーク用ホールを所定密度で設けることによって形成された点で、第１の実施形態と異なる。
【００５７】
レジスト基準マーク７１０は、下地基準マーク１１０上のレジスト膜１３４に、矩形枠状に形成される。この実施形態のレジスト基準マーク７１０は、第１の実施形態と同様、下地基準マーク１１０よりも大きい寸法を有している。レジスト基準マーク７１０の寸法は特に限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、７０〜８０μｍとすることが望ましく、また、下地基準マーク１１０との寸法差が１０μｍ以上あることが望ましい。
【００５８】
加えて、上述のように、この実施形態のレジスト基準マーク７１０は、レジスト膜１３４に複数のレジスト基準マーク用ホール７１１を所定密度で設けることによって形成されている。なお、図７では、簡単化のためにホール７１１を２列としたが、実際には多数のホール７１１を所定密度で形成することが望ましい。ホール７１１の寸法、間隔、形状等は限定されないが、合わせ誤差測定機で計測するときの信号ピーク強度が下地基準マーク用ホール１１１の信号ピーク強度と同程度になるように決定される（後述）。例えば、下地基準マーク用ホール７１１、レジスト基準マーク用ホール７１１ともに、寸法および間隔を半導体製造工程における最小設計ルール（例えば０．３μｍ）とし且つ平面形状を正方形或いは円形とすればよい。
【００５９】
この実施形態に係る半導体装置の製造方法は、上述の第１の実施形態に係る製造方法と同様であるので、説明を省略する。
【００６０】
図８は、下地基準マーク１１０とレジスト基準マーク７１０とのＸ軸方向のずれを検出する方法を説明するための概念図である。
【００６１】
図８に示したように、合わせ誤差測定機により、アルミニウム膜１３３のエッジ１３３ａに対応する信号ピークＥａ３，Ｅａ３と、レジスト基準マーク７１０に対応する信号ピークＥｂ３，Ｅｂ３とが観測される。第１の実施形態と同様、この実施形態でも、下地基準マーク１１０のエッジ１１０ａと実質的に同じ位置にアルミニウム膜１３３のエッジ１３３ａが形成されるので、下地基準マーク１１０のＸ座標中心はＡ／２で与えられ、且つ、レジスト基準マーク７１０のＸ座標中心はＢ／２で与えられる。したがって、Ａ／２とＢ／２との差が、レジスト基準マーク７１０の、Ｘ座標方向の位置ずれΔＸとなる。
【００６２】
この実施形態では、下地基準マーク１１０を複数の下地基準マーク用ホール１１１によって形成し且つレジスト基準マーク７１０を複数のレジスト基準マーク用ホール７１１によって形成したので、下地基準マーク１１０に対応する信号ピークＥａ３の光強度とレジスト基準マーク７１０に対応する信号ピークＥｂ３の光強度とは同程度になる。そして、信号ピークＥａ３，Ｅｂ３の光強度を同程度にすることにより、合わせ誤差測定機の精度を向上させることができる。一般的な合わせ誤差測定機では、光強度が所定の閾値を超えたか否かで、信号ピークＥａ３，Ｅｂ３を検出する。しかしながら、これら信号ピークＥａ３，Ｅｂ３の光強度差が大きいと、両方の信号ピークＥａ３，Ｅｂ３位置を正確に検出できるような閾値を設定することが困難になる。これに対して、この実施形態では、信号ピークＥａ３，Ｅｂ３の光強度が同程度になるので、信号ピークＥａ３，Ｅｂ３位置を正確に検出でき、したがって、合わせ誤差測定機の精度を向上させることができる。
【００６３】
Ｙ座標方向についても、これと同様にして、レジスト基準マーク７１０の位置ずれΔＹを検出することができる。このときの下地基準マーク１１０に対応する信号ピークの光強度とレジスト基準マーク７１０に対応する信号ピークの光強度とも、同程度になる。
【００６４】
これらの検出結果は、ΔＸ，ΔＹを用いて、レジスト膜１３４のフォトリソグラフィを行うための露光装置が補正される。これにより、その後の半導体ウェハに対するフォトリソグラフィの位置合わせ精度が確保される。
【００６５】
この実施形態によれば、第１の実施形態と同様、エロージョンで形成された凹みを下地基準マーク１１０として使用するので、かかる下地基準マーク１１０とアルミニウム膜１３３の凹みとの位置ずれがほとんどなく、したがって、高精度の合わせ誤差計測が可能である。
【００６６】
加えて、この実施形態によれば、下地基準マーク１１０に対応する信号ピークＥａ３の光強度とレジスト基準マーク７１０に対応する信号ピークＥｂ３の光強度とを同程度にすることができ、この点でも、合わせ誤差測定機の測定精度を向上させることができる。
【００６７】
第４の実施形態
次に、この発明の第４の実施形態について、図９および図１０を用いて説明する。
【００６８】
図９は、この実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。図９において、図５と同じ符号を付した構成要素は、それぞれ図５の場合と同じものを示している。図９に示したように、この実施形態に係る合わせ誤差計測マーク９００は、レジスト基準マーク９２０が、下地基準マーク９１０の寸法よりも小さい外縁寸法を有し、且つ、レジスト膜１３４に複数のレジスト基準マーク用ホール９２１を所定密度で設けることによって形成された点で、第１の実施形態と異なる。
【００６９】
下地基準マーク９１０は、第１の実施形態と同様、半導体ウェハ１３１上に層間膜１３２を形成し、この層間膜１３２の所定の矩形領域に複数の下地基準マーク用ホール９１１を所定密度で形成し、これらの下地基準マーク用ホール９１１内および層間膜１３２上にタングステンを堆積し、層間膜１３２表面のタングステンを化学機械研磨したときのエロージョンで該矩形領域に凹みを生じさせることにより得られる。下地基準マーク９１０の寸法は限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、例えば７０μｍ〜８０μｍとすることが望ましい。また、ホール９１１の寸法、間隔、形状等は、第１の実施形態と同様、化学機械研磨によりエロージョンが発生するように定めればよいが、例えば、寸法および間隔を半導体製造工程における最小設計ルール（例えば０．３μｍ）とし、平面形状を正方形或いは円形とすればよい。
【００７０】
レジスト基準マーク９２０は、下地基準マーク９１０上のレジスト膜１３４に、矩形枠状に形成される。上述のように、この実施形態のレジスト基準マーク９２０は、下地基準マーク９１０よりも小さい寸法を有している。レジスト基準マーク９２０の寸法は特に限定されないが、従来の合わせ誤差測定機をそのまま使用するためには、３０〜７０μｍとすることが望ましく、また、下地基準マーク５１０との寸法差が１０μｍ以上あることが望ましい。
【００７１】
加えて、上述のように、この実施形態のレジスト基準マーク９１０は、レジスト膜１３４に複数のレジスト基準マーク用ホール９２１を所定密度で設けることによって形成されている。なお、図９では、簡単化のためにホール９２１を２列としたが、実際には多数のホール９２１を所定密度で形成することが望ましい。ホール９２１の寸法、間隔、形状等は限定されないが、合わせ誤差測定機で計測するときの信号ピーク強度が下地基準マーク用ホール９１１の信号ピーク強度と同程度になるように決定される（後述）。例えば、下地基準マーク用ホール９１１、レジスト基準マーク用ホール９２１ともに、寸法および間隔を半導体製造工程における最小設計ルール（例えば０．３μｍ）とし且つ平面形状を正方形或いは円形とすればよい。
【００７２】
この実施形態に係る半導体装置の製造方法は、上述の第１の実施形態に係る製造方法と同様であるので、説明を省略する。
【００７３】
図１０は、下地基準マーク９１０とレジスト基準マーク９２０とのＸ軸方向のずれを検出する方法を説明するための概念図である。
【００７４】
図１０に示したように、合わせ誤差測定機により、アルミニウム膜１３３のエッジ１３３ａに対応する信号ピークＥａ４，Ｅａ４と、レジスト基準マーク９２０に対応する信号ピークＥｂ４，Ｅｂ４とが観測される。第１の実施形態と同様、この実施形態でも、下地基準マーク９１０のエッジと実質的に同じ位置にアルミニウム膜１３３のエッジ１３３ａが形成されるので、下地基準マーク９１０のＸ座標中心はＡ／２で与えられ、且つ、レジスト基準マーク９２０のＸ座標中心はＢ／２で与えられる。したがって、Ａ／２とＢ／２との差が、レジスト基準マーク９２０の、Ｘ座標方向の位置ずれΔＸとなる。
【００７５】
図１０に示したように、この実施形態では、下地基準マーク９１０を複数の下地基準マーク用ホール９１１によって形成し且つレジスト基準マーク９２０を複数のレジスト基準マーク用ホール９２１によって形成したので、下地基準マーク９１０に対応する信号ピークＥａ４の光強度とレジスト基準マーク９２０に対応する信号ピークＥｂ４の光強度とは同程度になる。したがって、上述の第３の実施形態と同じ理由により、合わせ誤差測定機の精度を向上させることができる。
【００７６】
Ｙ座標方向についても、これと同様にして、レジスト基準マーク９２０の位置ずれΔＹを検出することができる。このときの下地基準マーク９１０に対応する信号ピークの光強度とレジスト基準マーク９２０に対応する信号ピークの光強度とも、同程度になる。
【００７７】
これらの検出結果は、ΔＸ，ΔＹを用いて、レジスト膜１３４のフォトリソグラフィを行うための露光装置が補正される。これにより、その後の半導体ウェハに対するフォトリソグラフィの位置合わせ精度が確保される。
【００７８】
この実施形態によれば、第１の実施形態と同様、エロージョンで形成された凹みを下地基準マーク９１０として使用するので、かかる下地基準マーク９１０とアルミニウム膜１３３の凹みとの位置ずれがほとんどなく、したがって、高精度の合わせ誤差計測が可能である。
【００７９】
また、この実施形態では、第１の実施形態と比較して、下地基準マーク９１０の寸法を大きくすることが容易であり、したがって、アルミニウム膜１３３のエッジ１３３ａを合わせ誤差測定機で検出し易くすることができる。
【００８０】
加えて、この実施形態によれば、下地基準マーク９１０に対応する信号ピークＥａ４の光強度とレジスト基準マーク９２０に対応する信号ピークＥｂ４の光強度とを同程度にすることができ、この点でも、合わせ誤差測定機の測定精度を向上させることができる。
【００８１】
第１〜第４の実施形態では、コンタクトホールと同じ層に下地基準マークを形成する場合を例に採って説明したが、例えばスルーホール形成層等、他の層に下地基準マークを形成できることは、もちろんである。
【図面の簡単な説明】
【００８２】
【図１】第１の実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を説明するための断面工程図である。
【図３】第１の実施形態に係る半導体装置の製造方法を説明するための断面工程図である。
【図４】第１の実施形態に係る合わせ誤差計測方法を説明するための概念図である。
【図５】第２の実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。
【図６】第２の実施形態に係る合わせ誤差計測方法を説明するための概念図である。
【図７】第３の実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。
【図８】第３の実施形態に係る合わせ誤差計測方法を説明するための概念図である。
【図９】第４の実施形態に係る合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。
【図１０】第４の実施形態に係る合わせ誤差計測方法を説明するための概念図である。
【図１１】従来の合わせ誤差計測マークの構成を示す概念図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。
【図１２】従来の合わせ誤差計測マークの誤差発生原因を説明するための概念的断面図である。
【符号の説明】
【００８３】
１００  合わせ誤差計測マーク
１１０  下地基準マーク
１１０ａ  下地基準マークのエッジ
１１１  下地基準マーク用ホール
１２０  レジスト基準マーク
１３１  半導体ウェハ
１３２  層間膜
１３３  アルミニウム膜
１３３ａ  アルミニウム膜のエッジ
１３４  レジスト膜
２０１  不純物領域
２０２  コンタクトホール
２０３  タングステン
２０４  タングステン・プラグ
３０１  エッチングマスク
【図１】
2007049074.tif 000003
【図２】
2007049074.tif 000004
【図３】
2007049074.tif 000005
【図４】
2007049074.tif 000006
【図５】
2007049074.tif 000007
【図６】
2007049074.tif 000008
【図７】
2007049074.tif 000009
【図８】
2007049074.tif 000010
【図９】
2007049074.tif 000011
【図１０】
2007049074.tif 000012
【図１１】
2007049074.tif 000013
【図１２】
2007049074.tif 000014