(57)【要約】【課題】電子スイッチ回路の部品点数をより少なくする。【解決手段】抵抗Ｒ１をＰｃｈＴｒＰ１のゲート・ソース間に接続し、抵抗Ｒ２をＰｃｈＴｒＰ１のゲートと押しボタンスイッチＳＷの一端との間に接続し、抵抗Ｒ３をＰｃｈＴｒＰ１のドレインとＮｃｈＴｒＮ１のゲートとの間に接続し、抵抗Ｒ４をＮｃｈＴｒＮ１のゲート・ソース間に接続する。ＮｃｈＴｒＮ１は、ソースを直流電源１１の一端および負荷１２の一端に接続し、ドレインをＰｃｈＴｒＰ１のゲートに接続する。ＰｃｈＴｒＰ１は、ソースを直流電源１１の他端に接続し、ドレインを負荷１２の他端に接続する。キャパシタＣは、一端を押しボタンスイッチＳＷの一端に接続し、他端を直流電源１１の一端に接続する。押しボタンスイッチＳＷは、他端をＮｃｈＴｒＮ１のゲートに接続し、開閉操作を行う毎に、ＰｃｈＴｒＰ１は、導通と非導通とを交互に繰り返す。【選択図】図１
2007280759.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子と、
前記スイッチ素子の開閉操作が行われる毎に充電と放電とを交互に繰り返す容量素子と、
前記容量素子の電位によって制御され、導通と非導通とを交互に繰り返す第１導電型電界効果トランジスタと、
前記第１導電型電界効果トランジスタの導通状態および非導通状態にそれぞれ対応して直流電源と負荷との間を短絡および開放すると共に、前記第１導電型電界効果トランジスタとラッチ回路を構成する第２導電型電界効果トランジスタと、
を備えることを特徴とする電子スイッチ回路。
【請求項２】
前記第２導電型電界効果トランジスタのゲート・ソース間に接続される第１の抵抗素子と、
前記第２導電型電界効果トランジスタのゲートと前記スイッチ素子の一端との間に接続される第２の抵抗素子と、
前記第２導電型電界効果トランジスタのドレインと前記第１導電型電界効果トランジスタのゲートとの間に接続される第３の抵抗素子と、
前記第１導電型電界効果トランジスタのゲート・ソース間に接続される第４の抵抗素子と、
を備え、
前記第１導電型電界効果トランジスタは、ソースを前記直流電源の一端および前記負荷の一端に接続し、ドレインを前記第２導電型電界効果トランジスタのゲートに接続し、
前記第２導電型電界効果トランジスタは、ソースを前記直流電源の他端に接続し、ドレインを前記負荷の他端に接続し、
前記容量素子は、一端を前記スイッチ素子の一端に接続し、他端を前記直流電源の一端に接続し、
前記スイッチ素子は、他端を前記第１導電型電界効果トランジスタのゲートに接続することを特徴とする請求項１記載の電子スイッチ回路。
【請求項３】
前記第１、第２、第３、第４の抵抗素子の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４とし、前記第１導電型電界効果トランジスタおよび前記第２導電型電界効果トランジスタのゲートカットオフ電圧をそれぞれＶｎ、Ｖｐとし、前記第１導電型電界効果トランジスタがオン状態になるゲート電圧をＶｎｇとし、前記直流電源の電圧をＶｄｃとする場合に、以下の３式を満たすことを特徴とする請求項２記載の電子スイッチ回路。
Ｖｄｃ×Ｒ１／（Ｒ１＋Ｒ２）＜Ｖｐ
Ｖｄｃ×Ｒ４／（Ｒ１＋Ｒ２＋Ｒ４）＜Ｖｎ
Ｖｄｃ×ｒ０／（Ｒ３＋ｒ０）＞Ｖｎｇ
ただし、ｒ０＝Ｒ２×Ｒ４／（Ｒ２＋Ｒ４）である。
【請求項４】
前記スイッチ素子は、押しボタンスイッチであることを特徴とする請求項１または２記載の電子スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子スイッチ回路に係り、特に、スイッチの開閉操作が行われる毎に導通と非導通とを交互に繰り返すラッチ型の電子スイッチ回路に関する。
【背景技術】
【０００２】
各種の電子機器において、押しボタンの操作によって電子機器をオンオフするラッチ型のスイッチ回路が広く使われている。図３は、トグルタイプのフリップフロップ回路を用いて構成した従来の電子スイッチ回路の回路図である。図３において、電子スイッチ回路１００は、抵抗Ｒ１１、Ｒ１２、Ｒ１３、キャパシタＣ１１、ＰチャネルＭＯＳＦＥＴＰ１０、インバータ回路ＩＮＶ１、ＩＮＶ２、ＡＮＤ回路ＡＮＤ１、ＡＮＤ２、ＯＲ回路ＯＲ１、押しボタンスイッチＳＷを備える。
【０００３】
図３において、電源を投入時に、ＰチャネルＭＯＳＦＥＴＰ１０のソース・ゲート間の容量によってＯＲ回路ＯＲ１の出力は、直流電源１１の高電位側に設定される。したがって、ＯＲ回路ＯＲ１の出力に接続されたＡＮＤ回路ＡＮＤ２の一方の入力は、ハイレベルとなる。また、インバータ回路ＩＮＶ２の入力は、抵抗Ｒ１２によって接地されローレベルであって、インバータ回路ＩＮＶ２の出力がハイレベルとなり、ＡＮＤ回路ＡＮＤ２の他方の入力がハイレベルになる。したがって、ＡＮＤ回路ＡＮＤ２の出力もハイレベルであり、ＯＲ回路ＯＲ１の出力は、ハイレベルで安定している。また、ＯＲ回路ＯＲ１の出力に接続されるインバータ回路ＩＮＶ１の出力、すなわちＡＮＤ回路ＡＮＤ１の一方の入力は、ローレベルであり、ＡＮＤ回路ＡＮＤ１の他方の入力は、抵抗Ｒ１２によってローレベルとなっている。
【０００４】
ここで、押しボタンスイッチＳＷを押すと、抵抗Ｒ１１によって充電されていたキャパシタＣ１１の電荷が抵抗Ｒ１２を通じて放電することで、抵抗Ｒ１２に電圧パルスが印加される。この電圧パルスの立ち上がりでインバータ回路ＩＮＶ２の出力がローレベルとなり、トグルタイプのフリップフロップ回路を構成するＡＮＤ回路ＡＮＤ２の出力がローレベルになり、ＯＲ回路ＯＲ１の出力もローレベルに反転してＰチャネルＭＯＳＦＥＴＰ１０をオン状態に駆動する。そして、フリップフロップ回路は、押しボタンスイッチＳＷを離してもその状態を維持する。
【０００５】
押しボタンスイッチＳＷをいったん離してから再び押すと、その間にキャパシタＣ１１に充電された電荷が再び抵抗Ｒ１２に放電し、抵抗Ｒ１２に電圧パルスが印加される。この電圧パルスによってＡＮＤ回路ＡＮＤ１の一方の入力がハイレベルとなり、ＡＮＤ回路ＡＮＤ１の他方の入力に接続されるインバータ回路ＩＮＶ１の出力がハイレベルであるから、トグルフリップフロップを構成するＡＮＤ回路ＡＮＤ１の出力がハイレベルになりＯＲ回路ＯＲ１の出力がハイレベルに反転する。この結果、ＰチャネルＭＯＳＦＥＴＰ１０は、オフ状態になり、押しボタンスイッチＳＷを離してもその状態で維持される。このような動作を繰り返すことで、押しボタンスイッチＳＷの開閉操作が行われる毎に負荷１２のオンオフが制御される。
【０００６】
なお、関連する技術として、特許文献１には、プラグを差し込むときも抜去するときもアークを発生しない直流コンセントが記載されている。
【０００７】
【特許文献１】特開２００５−２９４０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図３に示すような回路は、部品点数が多く、特に電子機器において多用される場合にコストアップになる虞がある。
【課題を解決するための手段】
【０００９】
前記課題を解決する本発明の１つのアスペクトに係る電子スイッチ回路は、スイッチ素子と、スイッチ素子の開閉操作が行われる毎に充電と放電とを交互に繰り返す容量素子と、容量素子の電位によって制御され、導通と非導通とを交互に繰り返す第１導電型電界効果トランジスタと、第１導電型電界効果トランジスタの導通状態および非導通状態にそれぞれ対応して直流電源と負荷との間を短絡および開放すると共に、第１導電型電界効果トランジスタとラッチ回路を構成する第２導電型電界効果トランジスタと、を備える。
【発明の効果】
【００１０】
本発明によれば、回路を構成する部品点数をより少なくすることができ、装置の低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の実施形態に係る電子スイッチ回路の回路図である。図１において、電子スイッチ回路１０は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、キャパシタＣ、ＰチャネルＭＯＳＦＥＴ（以下、ＰｃｈＴｒと略す）Ｐ１、ＮチャネルＭＯＳＦＥＴ（以下、ＮｃｈＴｒと略す）Ｎ１、押しボタンスイッチＳＷを備える。抵抗Ｒ１は、ＰｃｈＴｒＰ１のゲート・ソース間に接続される。抵抗Ｒ２は、ＰｃｈＴｒＰ１のゲートと押しボタンスイッチＳＷの一端との間に接続される。抵抗Ｒ３は、ＰｃｈＴｒＰ１のドレインとＮｃｈＴｒＮ１のゲートとの間に接続される。抵抗Ｒ４は、ＮｃｈＴｒＮ１のゲート・ソース間に接続される。ＮｃｈＴｒＮ１は、ソースを直流電源１１の一端および負荷１２の一端（電圧０）に接続し、ドレインをＰｃｈＴｒＰ１のゲートに接続する。ＰｃｈＴｒＰ１は、ソースを直流電源１１の他端（電圧Ｖｄｃ）に接続し、ドレインを負荷１２の他端に接続する。キャパシタＣは、一端を押しボタンスイッチＳＷの一端に接続し、他端を直流電源１１の一端に接続する。押しボタンスイッチＳＷは、他端をＮｃｈＴｒＮ１のゲートに接続する。
【００１２】
ＰｃｈＴｒＰ１のゲートカットオフ電圧をＶｐ、直流電源１１の電圧をＶｄｃとして、抵抗Ｒ１、抵抗Ｒ２は、以下の式（１）を満足すると共に、回路の消費電力を低減するために高抵抗に設定する。
Ｖｄｃ×Ｒ１／（Ｒ１＋Ｒ２）＜Ｖｐ  ・・・・式（１）
【００１３】
なお、ＰｃｈＴｒＰ１は、直流電源１１の電圧Ｖｄｃをソース・ゲート間に印加することでオン状態になるようなトランジスタであるとする。
【００１４】
また、ＮｃｈＴｒＮ１のゲートカットオフ電圧をＶｎとすると、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４は、それぞれ以下の式（２）を満足し、抵抗Ｒ４は、抵抗Ｒ１、抵抗Ｒ２と同様に高抵抗に設定する。
Ｖｄｃ×Ｒ４／（Ｒ１＋Ｒ２＋Ｒ４）＜Ｖｎ  ・・・・式（２）
【００１５】
さらに、ＮｃｈＴｒＮ１がオン状態になるゲート電圧をＶｎｇとすると、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４は、それぞれ以下の式（３）を満足し、抵抗Ｒ３は、同様に高抵抗に設定する。
Ｖｄｃ×ｒ０／（Ｒ３＋ｒ０）＞Ｖｎｇ  ・・・・式（３）
ただし、ｒ０＝Ｒ２×Ｒ４／（Ｒ２＋Ｒ４）である。
【００１６】
なお、キャパシタＣの容量は、ＮｃｈＴｒＮ１のゲート・ソース間に存在する容量よりも十分に大きな値に設定する。
【００１７】
次に、以上のように構成される電子スイッチ回路１０の動作について説明する。図２は、電子スイッチ回路１０の動作を表すタイミングチャートである。ここでＶ０は、キャパシタＣの電圧である。
【００１８】
（１）電源を投入直後のＰｃｈＴｒＰ１がオフしている状態
タイミングｔ０で直流電源を投入した時点で、キャパシタＣの充電電圧Ｖ０が０であるので、電源電圧Ｖｄｃを抵抗Ｒ１、抵抗Ｒ２で分割した電圧がＰｃｈＴｒＰ１のゲートに印加される。この印加電圧は、式（１）に示すようにＰｃｈＴｒのゲートカットオフ電圧Ｖｐよりも小さいので、ＰｃｈＴｒＰ１は、オフ状態を維持する。そして、キャパシタＣは、抵抗Ｒ１、抵抗Ｒ２を通して直流電源の電圧Ｖｄｃまで充電される。
【００１９】
（２）最初の押しボタンスイッチＳＷの操作によるＰｃｈＴｒＰ１のオン動作
タイミングｔ１で押しボタンスイッチＳＷを閉じると、キャパシタＣの充電電圧Ｖ０がＮｃｈＴｒＮ１のゲート・ソース間に印加される。この印加電圧は、ゲートカットオフ電圧Ｖｎ以上であるので、ＮｃｈＴｒＮ１がオン状態になって低抵抗に変化する。この結果、ＰｃｈＴｒＰ１のゲートにオンに必要十分な駆動電圧が印加され、ＰｃｈＴｒＰ１は、オンとなって負荷１２を駆動する。さらに、ＮｃｈＴｒＮ１のゲートには電源電圧Ｖｄｃを抵抗Ｒ３、抵抗Ｒ４などで分割した電圧が印加される。
【００２０】
押しボタンスイッチＳＷが閉じられている状態では、抵抗Ｒ４、抵抗Ｒ２およびキャパシタＣが並列にＮｃｈＴｒＮ１のゲートに接続されるが、式（３）で示したように分割点の電圧（キャパシタＣの充電電圧Ｖ０）がＶｎｇよりも大きくなるように設定されるので、ＮｃｈＴｒＮ１はオンを維持する。
【００２１】
その後、タイミングｔ２で押しボタンスイッチＳＷを開放すると、キャパシタＣの電荷は、抵抗Ｒ２、ＮｃｈＴｒＮ１を通じて放電され、ほぼゼロの状態になる。ＮｃｈＴｒＮ１のオン状態、およびＰｃｈＴｒＰ１のオン状態は、継続して維持される。
【００２２】
（３）二度目の押しボタンスイッチＳＷの操作によるＰｃｈＴｒＰ１のオフ動作
タイミングｔ３で押しボタンスイッチＳＷを再び閉じると、充電電荷がゼロの状態のキャパシタＣによってＮｃｈＴｒＮ１のゲート・ソース間が短絡されるので、ＮｃｈＴｒＮ１のゲート電圧が急激に低下する。このためＮｃｈＴｒＮ１はオフとなる。これに伴い、ＰｃｈＴｒＰ１もオフとなって負荷１２への電圧印加が停止される。
【００２３】
押しボタンスイッチＳＷを閉じた直後は、キャパシタＣは、抵抗Ｒ３を介し再充電されるが、ＮｃｈＴｒＮ１がオフであるので、抵抗Ｒ１、抵抗Ｒ２の直列回路からの充電に切り替わる。そして、押しボタンスイッチＳＷを押し（閉じ）つづけた場合であっても、キャパシタＣの電圧Ｖ０は、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４による分割電圧Ｖ１（＝Ｖｄｃ×Ｒ４／（Ｒ１＋Ｒ２＋Ｒ４））に維持される。すなわち、ＮｃｈＴｒＮ１のゲート電圧は、式（２）で示すようにＶｎよりも低い値になる。なお、より正確に言えば、ＰｃｈＴｒＰ１がオフとなることで抵抗Ｒ４には、抵抗Ｒ３と負荷１２との直列回路がさらに並列に接続され、ＮｃｈＴｒＮ１の電源電圧を分割したゲート電圧は、より小さくする方向に向かうことになる。
【００２４】
タイミングｔ４で押しボタンスイッチＳＷを離す（開放する）と、抵抗Ｒ１、抵抗Ｒ２を通じてキャパシタＣが直流電源１１の電圧Ｖｄｃまでさらに充電される。したがって、再びタイミングｔ１で押しボタンスイッチＳＷを押した時に、ＮｃｈＴｒＮ１がオンする状態になる。
【００２５】
なお、図１ではＮｃｈＴｒＮ１で駆動されるＰｃｈＴｒＰ１で負荷１２をオンオフする電子スイッチ回路を示したが、同じ機能は、ＰｃｈＴｒで駆動されるＮｃｈＴｒで負荷１２をオンオフする構成で実現できることは言うまでも無い。
【００２６】
以上のように動作する電子スイッチ回路は、主スイッチ機能のＭＯＳＦＥＴとこれを駆動する小型のＭＯＳＦＥＴ１個といくつかの抵抗、キャパシタ、押しボタンスイッチのみで構成可能である。また、従来の回路では、トグルタイプのフリップフロップ回路は、パルス入力でしか正常に動作しないので、所望のパルスを得るために、押しボタンスイッチの接触抵抗を考慮して抵抗ＲやキャパシタＣの値を設定する必要があった。これに対し、本発明の電子スイッチ回路では、キャパシタＣの充放電さえ充分に行えれば、押しボタンスイッチＳＷの接触抵抗をほとんど考慮する必要がない。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係る電子スイッチ回路の回路図である。
【図２】本発明の実施形態に係る電子スイッチ回路の動作を表すタイミングチャートである。
【図３】従来の電子スイッチ回路の回路図である。
【符号の説明】
【００２８】
１０  電子スイッチ回路
１１  直流電源
１２  負荷
Ｃ  キャパシタ
Ｐ１  ＰチャネルＭＯＳＦＥＴ
Ｎ１  ＮチャネルＭＯＳＦＥＴ
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
ＳＷ  押しボタンスイッチ
【図１】
2007280759.tif 000003
【図２】
2007280759.tif 000004
【図３】
2007280759.tif 000005