(57)【要約】【課題】加入者線インターフェース用の電流制御回路において、負荷に流れる直流電流の確実な抑制、回路全体の小型化、低コスト化、を図る。【解決手段】電流制御回路１は、電流抑制回路３のツェナーダイオード１０のカソードを、ＲＩＮＧ端子３０に接続し、アノードを低域通過フィルタ１３に接続し、低域通過フィルタ１３を介して電流駆動回路４のオペアンプ２１の非反転入力端子に出力電圧を出力する。ツェナーダイオード１０のアノードには、抵抗１１と抵抗１２の接続点から引き出した分圧電圧を印加する。電流駆動回路４は、給電トランジスタ２０のエミッタ電圧Ｖｅを電流抑制回路３の出力電圧Ｖｏｕｔに一致させる。ツェナーダイオード１０は、そのアノードとカソードに一定の電圧差を生じさせる。【選択図】図２
2007151212.tif 000002
【特許請求の範囲】
【請求項１】
負荷を接続する接続端子と、該接続端子に一端が接続された給電抵抗と、該給電抵抗および前記接続端子を順に介して前記負荷に直流電流を供給する電源端子と、該電源端子と前記給電抵抗の他端との間に設けられた電流駆動回路と、一端が前記接続端子に接続され、他端が前記電流駆動回路に接続された電流抑制回路と、を有する電流制御回路において、
前記電流駆動回路は、前記給電抵抗との接続点の電圧を前記電流抑制回路の出力電圧に一致させる回路であり、
前記電流抑制回路は、前記接続端子にカソードが接続されたツェナーダイオードと、該ツェナーダイオードのアノードにバイアス電圧を印加するバイアス電圧回路と、を備え、前記接続端子の電圧に対して一定の差を有する電圧を前記電流抑制回路の他端に出力する回路であることを特徴とする電流制御回路。
【請求項２】
前記バイアス電圧回路は、少なくとも第１と第２の抵抗を電源端子とグランドとの間に直列接続し、第１と第２の抵抗の接続点から引き出した分圧電圧を前記バイアス電圧として出力する回路である請求項１に記載の電流制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加入者線インターフェース用の電流制御回路に関するものである。
【背景技術】
【０００２】
例えば電話機やモデムなどの機器は、加入者線側から電圧の供給を受けるように構成されており、接続された機器が所定条件を満たすことで加入者線側から直流電流が流れる。これら機器は、内部の負荷の大きさが必ずしも同一ではなく、負荷の抵抗値が極端に小さな機器を接続する場合、その内部の負荷には非常に大きな直流電流が流れることになる。
【０００３】
そこで出願人らは特許文献１で、負荷に流れる直流電流が負荷の抵抗値の大きさによらずに定まるようにして、負荷の抵抗値が極めて小さい場合であっても、負荷に流れる直流電流が抑制され、加入者線インターフェースの電源に負担をかけることがなく、また、給電抵抗や給電トランジスタなどの定格を必要以上に大きくする必要もない電流制御回路を提案した。
【０００４】
図１に特許文献１を参考にした従来の電流制御回路の構成を示す。電流制御回路１０１は電流抑制回路１０３、電流駆動回路１０４、給電抵抗１０５、抵抗１０６、コンデンサ１０７、から構成される。接続端子であるＲＩＮＧ端子１３０とＴＩＰ端子１３１には負荷１０２が接続される。なお、ここでは負荷１０２を抵抗器として表している。また、交流信号入力端子１３３は音声端子である。
【０００５】
この電流制御回路１０１において、負荷１０２に流れる直流電流は、ＴＩＰ端子１３１から入力され、負荷１０２とＲＩＮＧ端子１３０、給電抵抗１０５、電流駆動回路１０４の給電トランジスタ１２０を通って電源端子１３２に流れる。
【０００６】
ここで給電抵抗１０５に流れる直流電流Ｉｒは、給電トランジスタ１２０のエミッタ電圧Ｖｅと、ＲＩＮＧ端子１３０の電圧Ｖｒｉｎｇと、給電抵抗１０５の抵抗値ｒとによって定まり、次式の関係を有する。
Ｉｒ＝（Ｖｒｉｎｇ−Ｖｅ）／ｒ      ・・・（１）
また電流駆動回路１０４は、給電トランジスタ１２０、オペアンプ１２１、帰還抵抗１２２で構成され、電源端子１３２と給電抵抗１０５の間に設けられる。この電流駆動回路１０４は、給電トランジスタ１２０のエミッタ電圧Ｖｅとオペアンプ１２１の非反転入力端子に入力される電圧とを一致させるように動作する。したがって、オペアンプ１２１の非反転入力端子に、電流抑制回路１０３から出力電圧Ｖｏｕｔを入力することで給電トランジスタ１２０のエミッタ電圧Ｖｅは、電流抑制回路１０３の出力電圧Ｖｏｕｔにより定まり、次式の関係を有する。
Ｖｅ＝Ｖｏｕｔ      ・・・（２）
また電流抑制回路１０３は、第１の抵抗１１０、第２の抵抗１１１、オペアンプ１１２、第３の抵抗１１４、第４の抵抗１１３、低域通過フィルタ１１５で構成され、ＲＩＮＧ端子１３０と電流駆動回路１０４との間に設けられる。ここで第１の抵抗１１０と第２の抵抗１１１の抵抗の比は１対ａ、第３の抵抗１１４と第４の抵抗１１３の抵抗の比も１対ａとしている。この電流抑制回路１０３は、ＲＩＮＧ端子１３０の電圧Ｖｒｉｎｇに対して、電源電圧Ｖｂと回路定数ａにより定まる一定の電圧差Ｖｂ／ａを有する電圧Ｖｏｕｔを出力するように動作する。この出力電圧Ｖｏｕｔは、次式の関係を有する。
Ｖｏｕｔ＝Ｖｒｉｎｇ＋Ｖｂ／ａ      ・・・（３）
上記（１）〜（３）式によると、給電抵抗１０５に流れる直流電流Ｉｒは次式の関係を有する。
Ｉｒ＝（Ｖｒｉｎｇ−Ｖｅ）／ｒ
＝（Ｖｒｉｎｇ−Ｖｏｕｔ）／ｒ
＝（Ｖｒｉｎｇ−（Ｖｒｉｎｇ＋Ｖｂ／ａ））／ｒ
＝−Ｖｂ／（ａ×ｒ）                    ・・・（４）
ここで示したように、特許文献１の電流制御回路１０１では、給電抵抗１０５の両端の電圧差を、電流抑制回路１０３の回路定数により定まるようにして、給電抵抗１０５に流れる直流電流ＩｒがＲＩＮＧ端子１３０の電圧Ｖｒｉｎｇによらずに定まるようにしている。
【特許文献１】特許第３３２２１４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の電流制御回路では回路素子として、高価なオペアンプを用い、オペアンプの入力側と出力側とにそれぞれ回路定数を適切に設定した複数の抵抗分圧回路を設ける必要があった。このために、回路全体が大掛かりで複雑なものとなり、コストの高いものとなっていた。
【０００８】
そこで、この発明の目的は、オペアンプを多く用いない簡易な構成であっても、加入者線インターフェースの電源に負担をかけることがなく、また、給電抵抗や給電トランジスタなどの定格を必要以上に大きくする必要もない電流制御回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電流制御回路は、負荷を接続する接続端子と、該接続端子に一端が接続された給電抵抗と、該給電抵抗および前記接続端子を順に介して前記負荷に直流電流を供給する電源端子と、該電源端子と前記給電抵抗の他端との間に設けられた電流駆動回路と、一端が前記接続端子に接続され、他端が前記電流駆動回路に接続された電流抑制回路と、を有する電流制御回路において、前記電流駆動回路は、前記給電抵抗との接続点の電圧を前記電流抑制回路の出力電圧に一致させる回路であり、前記電流抑制回路は、前記接続端子にカソードが接続されたツェナーダイオードと、該ツェナーダイオードのアノードにバイアス電圧を印加するバイアス電圧回路と、を備え、前記接続端子の電圧に対して一定の差を有する電圧を前記電流抑制回路の他端に出力する回路であることを特徴とする電流制御回路である。
【００１０】
この構成によると、ツェナーダイオードを介してバイアス電圧回路に接続されている接続端子の電圧が、バイアス電圧回路のバイアス電圧に対してツェナーダイオードによる電圧降下の分（ツェナー電圧）だけ電圧差を有するようになる。また、このバイアス電圧を電流抑制回路の出力電圧として電流駆動回路に出力し、電流駆動回路では給電トランジスタのエミッタ電圧を前記出力電圧に一致させるように動作する。これにより、給電抵抗の両端には、一定の電圧差、即ちツェナー電圧と等しい電圧差が生じることになり、給電抵抗に流れる直流電流が負荷によらずにツェナー電圧により定まることになる。
【００１１】
したがって、高価なオペアンプを用いずに電流抑制回路を低コスト化できる。また、１つのバイアス電圧回路と小型のツェナーダイオードのみを用いるために回路構成を小型化できる。
【００１２】
また、本発明の前記バイアス電圧回路は、少なくとも第１と第２の抵抗を電源端子とグランドとの間に直列接続し、第１と第２の抵抗の接続点から引き出した分圧電圧を前記バイアス電圧として出力する回路である。
【００１３】
これにより、バイアス電圧回路を１つの抵抗分圧回路によって構成でき、バイアス電圧回路自体が極めて小型になり、回路全体の小型化に寄与する。
【発明の効果】
【００１４】
本発明によれば、負荷の抵抗値の大きさが異なっていても、負荷に流れる直流電流が安定するようにし、小型化、低コスト化を実現した電流制御回路を提供できる。
【発明を実施するための最良の形態】
【００１５】
図２に、本発明の加入者線インターフェース用の電流制御回路の一実施形態を示す。
【００１６】
電流制御回路１は、給電抵抗５、電流駆動回路４、電流抑制回路３、抵抗６、コンデンサ７から構成している。また、電流駆動回路４はＰＮＰ型の給電トランジスタ２０、オペアンプ２１、帰還抵抗２２から構成している。また、電流抑制回路３はツェナーダイオード１０、バイアス電圧回路８、低域通過フィルタ１３から構成している。また、バイアス電圧回路８は、抵抗１１と抵抗１２から構成している。
【００１７】
この電流制御回路１では、接続端子であるＲＩＮＧ端子３０とＴＩＰ端子３１との間に負荷２を接続している。この負荷２は電話機の等価的な内部抵抗などに相当する。なお、負荷２の詳細な回路構成と、ＴＩＰ端子３１に接続される回路は、本発明の本質とは関係がないので、ここでは説明を省略する。
【００１８】
この電流制御回路１においては、ＲＩＮＧ端子３０には給電抵抗５の一端を接続している。また、給電抵抗５の他端には電流駆動回路４を接続している。また、ＲＩＮＧ端子３０と給電抵抗５との接続点には電流抑制回路３を接続している。
【００１９】
電流抑制回路３は、ＲＩＮＧ端子３０と給電抵抗５との接続点と、電流駆動回路を構成するオペアンプ２１の非反転入力端子との間に設けている。具体的には、ＲＩＮＧ端子３０と給電抵抗５との接続点にツェナーダイオード１０のカソードを接続している。ツェナーダイオード１０のアノードには、抵抗１１と抵抗１２とからなるバイアス電圧回路８によりバイアス電圧を印加するようにしている。バイアス電圧回路８では、抵抗１１と抵抗１２とにより、電源端子３２の電圧を分圧して分圧電圧Ｖａとしている。この抵抗１１と抵抗１２との接続点には、ツェナーダイオード１０のアノードを接続している。また、このツェナーダイオード１０のアノードとバイアス電圧回路８との接続点には低域通過フィルタ１３の入力を接続し、この低域通過フィルタ１３の出力を、電流駆動回路４を構成するオペアンプ２１の非反転入力端子に入力するようにしている。
なお、ここではバイアス電圧回路８により電圧Ｖａをツェナーダイオード１０のアノードに印加するように構成しているが、このバイアス電圧回路８の構成は、ツェナーダイオード１０のアノードに電圧Ｖａを印加するものであればどのような回路でも良い。
【００２０】
一方、電流駆動回路４は、給電抵抗５の他端と電源端子３２との間に設けている。具体的には、給電トランジスタ２０のエミッタを給電抵抗５の前記他端に接続し、その接続点に帰還抵抗２２の一端を接続している。また、給電トランジスタ２０のコレクタは電源端子３２に接続し、ベースにはオペアンプ２１の出力端子を接続している。また、帰還抵抗２２の他端はオペアンプ２１の反転入力端子に接続するとともに、帰還抵抗２２とオペアンプ２１との接続点に抵抗６の一端を接続し、抵抗６の他端には、コンデンサ７を介して直列に交流信号入力端子３３を接続している。
【００２１】
以上の構成の電流制御回路１において、加入者線側からＴＩＰ端子３１を介して負荷２に直流電流ＩＬを供給する。ＴＩＰ端子３１から供給された直流電流ＩＬは、負荷２とＲＩＮＧ端子３０を通って、２つの経路に分岐する。分岐して給電抵抗５を通る経路に流れる直流電流Ｉｒは、給電抵抗５と電流駆動回路４の給電トランジスタ２０を通って電源端子３２に流れる。また、分岐した他方の経路に流れる直流電流Ｉｚは、ツェナーダイオード１０を介して前記バイアス電圧回路８に流れる。
【００２２】
ここで、給電抵抗５に流れる直流電流Ｉｒは、前述の（１）式に示すように給電トランジスタ２０のエミッタ電圧Ｖｅと、ＲＩＮＧ端子３０の電圧Ｖｒｉｎｇと、給電抵抗５の抵抗値ｒとによって定まる。ここで給電トランジスタ２０のエミッタ電圧Ｖｅは、電流駆動回路４により主に制御される。また、ＲＩＮＧ端子３０の電圧Ｖｒｉｎｇは、電流抑制回路３により主に制御される。
【００２３】
ＲＩＮＧ端子３０の電圧Ｖｒｉｎｇは、電流抑制回路３のツェナーダイオード１０のアノードの電圧とツェナー電圧Ｖｚにより定まる。ツェナーダイオード１０のアノードの電圧は、バイアス電圧回路８の抵抗１１と抵抗１２の抵抗値の比、および電源端子３２の電圧によって主に定まる分圧電圧Ｖａである。従って、ツェナーダイオード１０の両端にＲＩＮＧ端子３０の電圧Ｖｒｉｎｇと分圧電圧Ｖａとが印加され、ＲＩＮＧ端子３０の電圧Ｖｒｉｎｇは分圧電圧Ｖａと常に一定の電圧差Ｖｚを有することになる。
Ｖｒｉｎｇ＝Ｖａ＋Ｖｚ      ・・・（５）
ＲＩＮＧ端子３０はもともと交流信号の経路でもあるために、ＲＩＮＧ端子３０の電圧Ｖｒｉｎｇにも交流信号が重畳されている。したがって分圧電圧Ｖａにも交流信号が重畳される。そこで、この構成においては、ツェナーダイオード１０のアノードに低域通過フィルタ１３を設けることで、分圧電圧Ｖａから交流信号を取り除いて出力電圧Ｖｏｕｔとして電流駆動回路４を構成するオペアンプ２１の非反転入力端子に出力する。
なお、低域通過フィルタ１３は、出力電圧Ｖｏｕｔから前述の交流信号を除くことができれば、どのようなフィルタ構成でもよく、また、出力電圧Ｖｏｕｔから前述の交流信号を除くことができれば、電流抑制回路３のどの位置に接続してもよい。
【００２４】
次に、電流駆動回路４を構成する給電トランジスタ２０のエミッタ電圧Ｖｅは、前述の（２）式のように、電流駆動回路４の非反転入力端子の電圧により定まる。電流駆動回路４は、オペアンプ２１と給電トランジスタ２０と帰還抵抗２２とにより非反転増幅回路を構成し、給電抵抗５を含む電流の経路で降下された電圧Ｖｅを負帰還制御するようにしている。このために、この電流駆動回路４は、非反転入力端子と反転入力端子の電圧が同じになるように働き、従って、オペアンプ２１の反転入力端子の電圧は、電流抑制回路３の出力電圧Ｖｏｕｔと等しくなる。オペアンプ２１の反転入力端子のインピーダンスは十分に高く、そのため、帰還抵抗２２には直流電流は殆ど流れない。これにより、給電トランジスタ２０のエミッタ端子のエミッタ電圧Ｖｅは電流抑制回路３の出力電圧Ｖｏｕｔと同じになる。従って、電流抑制回路３の出力電圧Ｖｏｕｔと、給電トランジスタ２０のエミッタ電圧Ｖｅとは等しくなり、以下の関係を有することになる。
Ｖｅ＝Ｖｏｕｔ＝Ｖａ      ・・・（６）
上記（１）、（５）、（６）式によると、給電抵抗５に流れる直流電流Ｉｒは次式の関係を有する。
Ｉｒ＝（Ｖｒｉｎｇ−Ｖｅ）／ｒ
＝（Ｖａ＋Ｖｚ−Ｖａ）／ｒ
＝Ｖｚ／ｒ                    ・・・（７）
ここでツェナー電圧Ｖｚは、ツェナーダイオード１０の素子固有の電圧であるために、給電抵抗５に流れる直流電流Ｉｒは、負荷２の抵抗値の大きさによらずに、ツェナー電圧Ｖｚのみによって定まることになる。
【００２５】
このように、電流抑制回路３ではＲＩＮＧ端子の電圧Ｖｒｉｎｇに対して一定のツェナー電圧Ｖｚの差を有する出力電圧Ｖｏｕｔを出力し、この出力電圧Ｖｏｕｔを電流駆動回路４のオペアンプ２１に与えることで、給電抵抗５の両端の電圧差がツェナー電圧Ｖｚと等しくなり、負荷２の抵抗値の大きさによらずに、給電抵抗５に流れる直流電流Ｉｒを定める（一定にする）ことができる。
【００２６】
また、前記したように、ＴＩＰ端子３１から供給された直流電流ＩＬは、ＲＩＮＧ端子３０で２つの経路に分岐する。分岐してツェナーダイオード１０を流れる経路の直流電流Ｉｚは、この経路のインピーダンスと、給電抵抗５を流れる経路のインピーダンスとによって定まり、ツェナーダイオード１０を流れる経路のインピーダンスを、給電抵抗５を流れる経路のインピーダンスに比べて大きくすることで、負荷２に流れる直流電流ＩＬを、給電抵抗５に流れる直流電流Ｉｒに殆ど等しくすることができる。従って、直流電流ＩＬは直流電流Ｉｒと同様に負荷２の抵抗値の大きさによらずに、その値が定まることになり、どのような抵抗値の負荷２が接続されても、負荷２に流れる直流電流ＩＬを抑えることができる。これにより、電源に負担をかけることなく、また、給電抵抗５や給電トランジスタ２０などの定格を必要以上に大きくする必要もなくなる。
【００２７】
また、以上の構成について発明者らは、負荷２に流れる直流電流ＩＬを抑制できることを確認する実験を行った。ここで、実験による結果を図３に示す。図３は、ＴＩＰ端子とＲＩＮＧ端子との間に接続する負荷の抵抗値の大きさを変化させた際の、負荷に流れる直流電流ＩＬの変化を示している。図において横軸が負荷の抵抗値であり、縦軸が負荷に流れる直流電流ＩＬである。実験においては、本実施形態で示した電流制御回路１と、従来技術である電流制御回路１０１と、従来技術であり特許文献１の従来図で示された電流抑制回路の無い電流制御回路とを比較した。
【００２８】
電流抑制回路の無い電流制御回路では負荷が極めて小さい場合には、負荷に流れる直流電流ＩＬが負荷抵抗に反比例して増えることが確認された。また、従来の電流抑制回路１０３を備えた電流制御回路１０１では、負荷が極めて小さい場合であっても、負荷に流れる直流電流ＩＬを一定に保つことが確認された。また、本発明の電流抑制回路３を備えた電流制御回路１では、負荷が極めて小さい場合であっても、負荷に流れる直流電流ＩＬを抑制できることが確認された。
【００２９】
このように本発明の電流制御回路１は直流電流ＩＬを抑制することができるが、必ずしも直流電流ＩＬを一定にするものではない。直流電流ＩＬは、実用的には所定値以下であれば電源に負担をかけることなく、また、給電抵抗や給電トランジスタなどの定格を必要以上に大きくする必要もないので、本発明の電流制御回路１のように直流電流ＩＬを抑制する構成でも実用上の不都合は生じず、逆に、低コストで小型に電流制御回路１を提供できるという大きなメリットが生じる。
【００３０】
以上のように、本発明の小型化、低コスト化を実現した電流制御回路１は、負荷の抵抗値の大きさによらずに、負荷に流れる直流電流が抑制できる。
【００３１】
なお、本実施形態おいては、加入者線インターフェース用の電流制御回路として発明を説明したが、これは接続する負荷の抵抗値によらずにほぼ一定の直流電流ＩＬを負荷に流すための回路であれば、加入者線インターフェース以外の別の用途の回路であっても同様に利用することができる。
【図面の簡単な説明】
【００３２】
【図１】従来の電流制御回路の構成例を示す回路図である。
【図２】第１の実施形態に係る電流制御回路の構成例を示す回路図である。
【図３】実験による負荷に流れる電流を比較する図である。
【符号の説明】
【００３３】
１，１０１−電流制御回路
２，１０２−負荷
３，１０３−電流抑制回路
４，１０４−電流駆動回路
５，１０５−給電抵抗
８−バイアス電圧回路
１０−ツェナーダイオード
１３，１１５−低域通過フィルタ
２０，１２０−給電トランジスタ
２１，１１２，１２１−オペアンプ
２２，１２２−帰還抵抗
３０，１３０−ＲＩＮＧ端子（接続端子）
３１，１３１−ＴＩＰ端子
３２，１３２−電源端子
３３，１３３−交流信号入力端子
【図１】
2007151212.tif 000003
【図２】
2007151212.tif 000004
【図３】
2007151212.tif 000005