(57)【要約】【課題】層間絶縁膜に用いられる低誘電率膜において、ＲＣ遅延の影響が大きい領域の低誘電率状態を保持しつつ、それ以外の領域の機械的強度を高めることを可能にする。【解決手段】複数層の配線層と、配線層間に形成された層間絶縁膜とを備え、層間絶縁膜の一部または全部を低誘電率膜１で形成する半導体装置の製造方法において、前記低誘電率膜１のＲＣ遅延時間を低減させたい領域（ＲＣ遅延抑制領域２）をマスク３により遮蔽しながら低誘電率膜１に電子線Ｅを照射する工程を備えている。【選択図】図１
2007027223.tif 000002
【特許請求の範囲】
【請求項１】
複数層の配線層と、前記配線層間に形成された層間絶縁膜とを備え、
前記層間絶縁膜の一部または全部を低誘電率膜で形成する半導体装置の製造方法において、
前記低誘電率膜を形成した後、前記低誘電率膜のＲＣ遅延時間を低減させたい領域を遮蔽しながら前記低誘電率膜に電子線を照射する工程
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
複数層の配線層と、前記配線層間に形成された層間絶縁膜とを備え、
前記層間絶縁膜の一部または全部を低誘電率膜で形成する半導体装置の製造方法において、
前記低誘電率膜を形成した後、前記低誘電率膜のＲＣ遅延時間を低減させたい領域を遮蔽しながら前記低誘電率膜に紫外線を照射する工程
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＣ遅延の影響が大きい領域の層間絶縁膜は低誘電率膜の状態を保持しつつ、それ以外の領域における層間絶縁膜の機械的強度を高めることが容易な半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置は、高速化、高集積化のために微細化が進んでおり、またそれに伴い素子間を結ぶ配線の多層化も進んでいる。配線の微細化、高集積化に伴い配線による電圧降下、またＲＣ遅延の影響が無視できない大きさになってきており、その対策として配線材料の低抵抗化、配線間容量の低減が望まれている。
【０００３】
そこで、従来用いられてきた配線材料のアルミニウム、配線層間絶縁膜の酸化シリコン（ＳｉＯ2）膜に代わり、配線材料に銅を用い、配線層間絶縁膜に低誘電率膜（Ｌｏｗ−ｋ膜）を用いるという組み合わせが実施されるようになってきた。銅配線とＬｏｗ−ｋ膜を用いた多層配線は、主に層間絶縁膜に溝（およびビアホール）を形成し、銅の拡散防止層を形成した後に溝（およびビアホール）内部に銅を埋め込むように成膜する。その後、層間絶縁膜上の余剰な銅および拡散防止膜を、例えば化学的機械研磨（Chemical Mechanical Polishing;ＣＭＰ）により除去するという、溝配線形成技術が知られている。このような技術は、一般にダマシン法もしくはデュアルダマシン法とも言われている。
【０００４】
上記溝配線形成技術を繰り返し行うことにより、多層配線を形成することができる。この多層配線の層間絶縁膜に用いるＬｏｗ−ｋ膜は、一般に誘電率が低いほど機械強度が低くなる傾向にあり、上記ＣＭＰ法における研磨圧力やワイヤボンディング時のパッド部への圧力に対して、層間絶縁膜の機械的強度が不十分であるとＣＭＰ中にＬｏｗ−ｋ膜が剥離を起こしたり、ワイヤボンディング中にＬｏｗ−ｋ膜にクラックが発生したりするという問題点があった。
【０００５】
そこでＬｏｗ−ｋ膜の低誘電率を確保しつつ、機械的強度も備えるようにする試みがされるようになった。例えば低誘電率膜層内に誘電率は高いが強度も高い絶縁膜層を形成するものが知られている（例えば、特許文献１、２参照。）。
【０００６】
【特許文献１】特開２００２−９３９０３号公報
【特許文献２】特開２００４−２９６８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、多層配線で用いる層間絶縁膜の低誘電率性を確保しつつ、機械的強度を高めることができない点である。また、機械的強度を確保しようと機械的強度を有する絶縁層を形成すると、誘電率の上昇、工程数の増大を招くという点である。
【０００８】
本発明は、層間絶縁膜に用いられる低誘電率膜において、ＲＣ遅延の影響が大きい領域の低誘電率状態を保持しつつ、それ以外の領域の機械的強度を高めることを可能にすることを課題とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法は、複数層の配線層と、前記配線層間に形成された層間絶縁膜とを備え、前記層間絶縁膜の一部または全部を低誘電率膜で形成する半導体装置の製造方法において、前記低誘電率膜を形成した後、前記低誘電率膜のＲＣ遅延時間を低減させたい領域を遮蔽しながら前記低誘電率膜に電子線を照射する工程を備えたことを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、複数層の配線層と、前記配線層間に形成された層間絶縁膜とを備え、前記層間絶縁膜の一部または全部を低誘電率膜で形成する半導体装置の製造方法において、前記低誘電率膜のＲＣ遅延時間を低減させたい領域を遮蔽しながら前記低誘電率膜に紫外線を照射する工程を備えたことを特徴とする。
【００１１】
上記半導体装置の製造方法では、低誘電率膜のＲＣ遅延時間を低減させたい領域を遮蔽しながら電子線もしくは紫外線を照射することから、遮蔽されている領域は電子線もしくは紫外線は照射されないので、低誘電率膜の誘電率は低い状態に保持される。このため、遮蔽された領域では、低誘電率膜を形成したことによるＲＣ遅延時間の低減効果は維持されるとともに、遮蔽されていない領域は電子線もしくは紫外線が低誘電率膜に照射されるので、低誘電率膜の機械的強度が高められる。
【００１２】
なお、低誘電率膜に電子線を照射（ＥＢキュア）することにより、電子線を照射した領域の低誘電率膜の機械的強度が高められることは、東芝レビューＶｏｌ．５９  Ｎｏ．８（２００４）に開示されている。
【発明の効果】
【００１３】
本発明の半導体装置の製造方法は、低誘電率膜のＲＣ遅延時間を低減させたい領域を遮蔽しながら電子線もしくは紫外線を照射するため、電子線もしくは紫外線が照射された領域に低誘電率膜は機械的強度が高められる。また遮蔽されている領域には電子線もしくは紫外線が照射されないので、低誘電率膜の誘電率が高められない。これによってＲＣ遅延時間の低減が可能になるとともに機械的強度を高めることができるので、研磨時やワイヤボンディング時の応力耐性を確保しつつ低誘電率を保持することが可能となるという利点がある。また、電子線もしくは紫外線照射により上記効果を得ることができるので、機械的強度の高い膜を形成する従来の製造方法よりも、工程にかかる負荷が小さくできる。
【発明を実施するための最良の形態】
【００１４】
本発明の半導体装置の製造方法に係る一実施の形態の第１例を、図１の製造工程図によって説明する。
【００１５】
複数層の配線層と、この配線層間に形成された層間絶縁膜とを備え、その層間絶縁膜の一部または全部を低誘電率膜で形成する半導体装置の製造方法において、図１（１）に示すように、上記低誘電率膜１を形成する。ここでいう低誘電率膜１とは、誘電率が酸化シリコンよりも低い誘電率を有する膜であり、通常、比誘電率が３．０以下のものをいう。例えば、ポリアリールエーテル、フッ化ポリアリールエーテル、ポリイミド等の有機絶縁膜、ポーラスシリカのような多孔質絶縁膜等が挙げられる。この低誘電率膜１には、ＲＣ遅延時間を低減させたい領域（ＲＣ遅延抑制領域２）が存在する。例えば、ＲＣ遅延抑制領域２としては、半導体装置のメモリ領域がある。通常、メモリ領域は配線が狭い間隔（例えば０．２μｍ程度の間隔）で多数本が配設されている。このように配線間隔の狭い領域では、配線間の絶縁膜に低誘電率膜を用いないと、配線間における寄生容量の増大により、信号遅延が発生する。また、低誘電率膜１は、研磨圧力がかかった場合等における機械的強度が十分ではない。そこで、以下のような処理を行う。
【００１６】
すなわち、図１（２）に示すように、上記低誘電率膜１上に、ＲＣ遅延抑制領域２に電子線Ｅが照射されないよいに電子線Ｅを遮蔽するマスク３を設置する。そしてマスク３の上方より上記低誘電率膜１に向けて電子線Ｅを照射する。その後、上記マスク３を外す。
【００１７】
この結果、図１（３）に示すように、低誘電率膜１のＲＣ遅延時間を低減させたい領域（ＲＣ遅延抑制領域２）以外の領域４（図面の斜め格子模様で示す領域）には電子線Ｅが照射されて、低誘電率膜の機械的強度が強化される。一方、マスク３〔前記図１（２）参照〕に遮蔽されていたＲＣ遅延抑制領域２には電子線が照射されていないので低誘電率が維持され、ＲＣ遅延時間が低減される領域となる。
【００１８】
本発明の半導体装置の製造方法は、低誘電率膜１のＲＣ遅延時間を低減させたい領域を遮蔽しながら電子線Ｅを照射するため、低誘電率膜１の電子線Ｅが照射された領域は機械的強度が高められる。また遮蔽されている領域には電子線Ｅが照射されないので、低誘電率膜１の誘電率が高められない。これによって、低誘電率膜１を用いたことによるＲＣ遅延時間の低減が可能になるとともに、低誘電率膜１の機械的強度を高めることができるので、研磨時やワイヤボンディング時の応力耐性を確保しつつ低誘電率を保持することが可能となるという利点がある。また、電子線Ｅの照射処理により低誘電率膜の機械的強度が高められるという効果を得ることができるので、機械的強度の高い膜を形成する従来の製造方法よりも、工程にかかる負荷を小さくできる。
【００１９】
次に、本発明の半導体装置の製造方法に係る一実施の形態の具体例を、図２の製造工程図によって説明する。
【００２０】
図２（１）に示すように、半導体基板１１に、図示はしないが素子分離領域、トランジスタ等の半導体素子およびゲート配線等を形成する。次いで半導体基板１１上に絶縁膜１２を形成する。上記半導体基板１１には、例えばシリコン基板を用いる。上記絶縁膜１２は、例えば、酸化シリコン（ＳｉＯ2）膜を例えば５００ｎｍの厚さに成膜して形成する。次いで、例えば化学的気相成長（ＣＶＤ）法によって、窒化シリコン（ＳｉＮ）膜1３を５０ｎｍの厚さに成膜し、次いで、回転塗布法によって低誘電率膜１４（例えばポリアリルエーテル膜）を１５０ｎｍの厚さに成膜する。
【００２１】
次に、図２（２）に示すようにＲＣ遅延時間を低減させたい領域（ＲＣ遅延抑制領域）をマスク９１により遮蔽した状態で電子線源９２より電子線Ｅを、上記低誘電率膜１４に照射する。この照射条件としては、照射雰囲気をアルゴン（Ａｒ）とし、その供給流量を標準状態で１０ｃｍ3／ｍｉｎとし、雰囲気の圧力を０．６７ｋＰａ、電子線加速電圧を１０ｋｅＶ、照射量を５μＡ／ｃｍ2、照射時間を１００ｓｅｃ、基板温度を３００℃に設定した。
【００２２】
次いで、図２（３）に示すように、ＣＶＤ法によって、上記電子線を照射した低誘電率膜１４上に酸化シリコン（ＳｉＯ2）膜１５を１５０ｎｍの厚さに成膜して形成する。これにより窒化シリコン（ＳｉＮ）膜1３、低誘電率膜１４、酸化シリコン（ＳｉＯ2）膜１５からなる第１配線層間絶縁膜１６が形成される。
【００２３】
次いで、上記第１配線層間絶縁膜１６上にレジスト膜７１を形成し、フォトリソグラフィ法により上記レジスト膜７１を加工して第１配線溝パターン７２を形成する。
【００２４】
次に、図２（４）に示すように、上記レジスト膜７１〔前記図１（３）参照〕をエッチングマスクに用いて、上記第１層間絶縁膜１６に第１配線溝１７を形成する。この加工は、例えばプラズマエッチング法により行う。このとき、上記窒化シリコン膜１３がエッチングストッパとなる。その後、上記レジスト膜７１を除去する。
【００２５】
次に、上記第１配線溝１７の内面を含む上記第１層間絶縁膜１６上に、バリアメタル膜１８およびシード層１９を形成する。スパッタ法により上記バリアメタル膜１８は、例えばスパッタリング法によって、タンタル（Ｔａ）膜を例えば３０ｎｍの厚さに成膜する。また、上記シード層１９は、例えばスパッタリング法によって、銅（Ｃｕ）膜を例えば５０ｎｍの厚さに成膜する。その後、銅（Ｃｕ）膜２０を例えば１μｍの厚さに成膜することにより第１配線溝１７の内部を充填する。この銅（Ｃｕ）膜２０の成膜には、例えばめっき法を用いることができる。しかる後に上記第１層間絶縁膜１３上の余剰な銅膜（シード層１９も含む）２０、バリアメタル膜１８を除去する。この除去工程は，例えば化学的機械研磨（ＣＭＰ）法により行う。
【００２６】
この結果、図２（５）に示すように、第１配線溝１７の内部に上記バリアメタル膜１８を介して上記銅膜２０（シード層１９も含む）からなる第１配線層２１が形成される。
【００２７】
次に、上記第１配線層２１の形成方法と同様な方法で、第１コンタクト層間絶縁膜２３および第１コンタクト層３１を形成する。すなわち、上記第１層間絶縁膜１６上に上記第１配線層２１を被覆するように、第１コンタクト層間絶縁膜２３を形成する。この第１コンタクト層間絶縁膜２３は、一例として、窒化シリコン（ＳｉＮ）膜２４、低誘電率膜２５（例えば炭化酸化シリコン（ＳｉＯＣ）膜）、酸化シリコン（ＳｉＯ2）膜２６を順に積層して形成したものからなる。上記第１コンタクト層間絶縁膜２３は、例えば、それぞれを化学的気相成長（ＣＶＤ）法にて成膜することができる。
【００２８】
次に、上記第１コンタクト層間絶縁膜２３上にレジスト膜を（図示せず）形成し、フォトリソグラフィ法により上記レジスト膜を加工して第１コンタクト孔パターン（図示せず）のパターニングを形成する。
【００２９】
次に、上記レジスト膜をエッチングマスクに用いて、上記第１コンタクト層間絶縁膜２３に第１コンタクト孔２７を形成する。この加工は、例えばプラズマエッチング法により行う。その後、上記レジスト膜を除去する。なお、図面では、上記レジスト膜を除去した状態を示した。
【００３０】
次に、上記第１コンタクト孔２７の内面を含む上記第１コンタクト層間絶縁膜２３上に、バリアメタル膜２８およびシード層２９を形成する。スパッタ法により上記バリアメタル膜２８は、例えばスパッタリング法によって、タンタル（Ｔａ）膜を成膜する。また、上記シード層２９は、例えばスパッタリング法によって、銅（Ｃｕ）膜を成膜する。その後、銅（Ｃｕ）膜３０を成膜することにより第１コンタクト孔２７の内部を充填する。この銅（Ｃｕ）膜３０の成膜には、例えばめっき法を用いることができる。しかる後に上記第１コンタクト層間絶縁膜２３上の余剰な銅膜（シード層２９も含む）３０、バリアメタル膜２８を除去する。この除去工程は，例えば化学的機械研磨（ＣＭＰ）法により行う。その結果、第１コンタクト孔２７の内部に上記バリアメタル膜２８を介して上記第１配線層２１上部に接続する第１コンタクト層３１が形成される。
【００３１】
次に、上記第１配線層間絶縁膜１３、上記第１配線層２１、上記第１コンタクト層間絶縁膜２３、上記第１コンタクト層３１等を形成したプロセスと同様にして、上記第１コンタクト層３１が形成された上記第１コンタクト層間絶縁膜２３上に第２配線層間絶縁膜３３、この第２配線層間絶縁膜３３に上記第１コンタクト層３１に接続する第２配線層４１、上記第２配線層４１を被覆するように上記第２配線層間絶縁膜３３上に第２コンタクト層間絶縁膜４３、この第２コンタクト層間絶縁膜４３に上記第２配線層４１に接続する第２コンタクト層５１等を形成する。
【００３２】
次に、上記第２コンタクト層間絶縁膜４３上に、外部と電気的に接続されるパッド６１を形成する。このパッド６１は、一例として、チタン（Ｔｉ）膜を５０ｎｍの厚さに成膜し、続いてアルミニウム（Ａｌ）膜を５００ｎｍの厚さに成膜する。この成膜方法としては、例えばスパッタリング法を用いることができる。なお、スパッタリング以外の成膜方法も採用することができる。次いで、上記アルミニウム膜上にレジスト膜（図示せず）を形成した後に、フォトリソグラフィ法によりパッドパターンを形成する。そのパッドパターンをエッチングマスクに用いたエッチングを行い、上記パッド６１を形成する。上記パッド６１を形成するエッチングは、一例として、プラズマエッチング法を用いる。
【００３３】
その後、上記第２コンタクト層間絶縁膜４３上に上記パッド６１を被覆するためのパッシベーション膜８１を形成する。そして、上記パッド６１上の上記パッシベーション膜８１にパッド開口部８２を形成する。このパッシベーション膜８１は、例えば窒化シリコン（ＳｉＮ）膜を５００ｎｍの厚さに形成して用いる。その成膜方法としては、ＣＶＤ法を用いることができる。その後、通常のレジストマスクを形成し、それをエッチングマスクに用いて上記パッシベーション膜８１にパッド開口部８２を形成する。このエッチングには、プラズマエッチングを用いることができる。
【００３４】
以上により、低誘電率膜１４のＲＣ遅延抑制領域には電子線Ｅを照射することなく、他の領域にのみ電子線Ｅを照射することが可能になる。これによって、マスク９１で遮蔽したＲＣ遅延抑制領域の低誘電率膜１４の低い誘電率は保持されたまま、マスク９１で遮蔽されていないＲＣ遅延抑制領域以外の領域は、誘電率が上昇するものの、低誘電率膜１４の機械的強度が高められる。
【００３５】
また、上記ＲＣ遅延抑制領域の影響が大きい領域としては、例えば配線間隔が狭い領域や２層にわたり配線対向面積の大きいところである。このような領域を遮蔽するようなマスク９１を電子線源９２と低誘電率膜１４との間に配置した状態で電子線Ｅの照射を行うことが効果的である。
【００３６】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第２例を説明する。
【００３７】
第２例の製造方法は、前記第１例の製造方法において、電子線の照射の代わりに紫外線を照射すること、紫外線を照射する際、紫外線の照射をフォトリソグラフィにおいて用いられている露光装置と同様のステッパまたはスキャナ方式にてマスクとウエハの合わせを行いながら照射することを特徴とする。それ以外は前記第１例と同様である。これによりウエハとマスクの合わせ精度を良好にしつつ紫外線の照射が可能となる。
【００３８】
上記紫外線照射の条件としては、紫外線照射雰囲気をヘリウム（Ｈｅ）雰囲気とし、ブロードバンドＵＶのエネルギーを５００ｍＷ／ｃｍ2、照射時間を１０分、基板温度を３５０℃に設定した。
【００３９】
上記説明した各実施の形態において、各層間絶縁膜の形成方法、配線材料の種類、各層間絶縁膜の膜種は、上記した材料は一例であり、通常の半導体装置に用いられている材料を用いることができる。
【００４０】
また、配線の形成方法は、通常のダマシン法の代わりに、コンタクト層と配線層とを連続して形成するデュアル−ダマシン法を用いることもできる。また上記各配線の金属種にアルミニウム（Ａｌ）やタングステン（Ｗ）を用いる場合は、通常のフォトリソグラフィ技術によるエッチングマスクの形成とそのエッチングマスクを用いたプラズマエッチング法によるパターン形成技術を用いることもできる。
【００４１】
層間絶縁膜の形成方法は、化学的気相成長（ＣＶＤ）法の他に、スピンコート法による塗布とベーキング、印刷とベーキングという方法を採用することもできる。
【００４２】
配線の金属種としては、配線主部材料として銅を例に挙げたが、銅と他の金属との合金、またアルミニウム（Ａｌ）やタングステン（Ｗ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）などを用いることもできる。バリアメタル膜としてタンタルを例に挙げたが、チタン（Ｔｉ）、モリブデン（Ｍｏ）、また上記タンタル、タングステンも含めたそれらのチッ化膜もしくは酸化膜、もしくはそれらの積層膜を用いてもよい。
【００４３】
層間絶縁膜の膜種としては、配線下層部に窒化シリコン（ＳｉＮ）膜、その上に低誘電率膜のポリアリルエーテル膜、さらにその上に酸化シリコン（ＳｉＯ2）膜を用いた一例を挙げたが、それぞれの膜に、銅の拡散抑止、低誘電率、被研磨という目的がある。そこで、窒化シリコン（ＳｉＮ）膜の代わりには炭化シリコン（ＳｉＣ）膜もしくは炭化窒化シリコン（ＳｉＮＣ）膜を用いることができる。また、ポリアリールエーテル膜の代わりに、炭化酸化シリコン（ＳｉＯＣ）膜、メチルシルセスキオキサン（Methylsilsesquioxane：ＭＳＱ）やハイドロシルセスキオキサン（Hydrogensilsesquioxane：ＨＳＱ）、多孔質（ポーラス）膜、フッ化酸化シリコン（ＳｉＯＦ）、ポリアリールエーテルやフッ化ポリアリールエーテルのような低誘電率有機膜を用いることができる。また、上記酸化シリコン（ＳｉＯ2）膜の代わりにはフッ化酸化シリコン（ＳｉＯＦ）膜を用いることもできる。
【００４４】
また、上記実施の形態では、多層配線の一例として２層配線を例に挙げたが、３層配線以上であってもよく、その際の耐湿性を有する保護部材の層数は何層であってもよい。
【００４５】
上記半導体基板１１にはシリコン基板を用いたが、このシリコン基板はＰ型シリコン基板であっても、Ｎ型シリコン基板であってもよい。またＳＯＩ（Silicon on insulator）基板を用いることもできる。
【００４６】
上記パターニング方法として、フォトリソグラフィ法を採用したが、電子線リソグラフィ技術、Ｘ線リソグラフィ技術を用いることもできる。また、エッチング技術としては、プラズマエッチング法を挙げたが、薬液によるウエットエッチングやプラズマエッチングと薬液によるウエットエッチングの併用でもよい。
【００４７】
また上記電子線の照射条件として雰囲気種、雰囲気圧、基板温度、照射時間、電子線加速電圧、照射量については、低誘電率膜の膜種に合わせて適宜決定される。紫外線の照射条件として紫外線種、光源種、雰囲気種、雰囲気圧、基板温度、照射時間については、低誘電率膜の膜種に合わせて適宜決定される。
【図面の簡単な説明】
【００４８】
【図１】本発明の半導体装置の製造方法に係る一実施の形態の第１例を示した製造工程図である。
【図２】本発明の半導体装置の製造方法に係る一実施の形態の具体例を示した製造工程図である。
【符号の説明】
【００４９】
１…低誘電率膜、２…ＲＣ遅延抑制領域、３…マスク、Ｅ…電子線
【図１】
2007027223.tif 000003
【図２】
2007027223.tif 000004