(57)【要約】      （修正有）【課題】DPAによる鍵の不正な解読を防止することができるようにする。【解決手段】ICカードには、リーダ／ライタから暗号化されて送信されてきたデータの復号、または、リーダ／ライタに送信するデータの暗号化を行うときに用いられる鍵を管理し、管理している鍵を用いてデータの暗号化、復号を行う暗号演算器２３が設けられている。この暗号演算器２３の構成は、データの暗号化を行うとき、あるいはデータの復号を行うときなどの所定のタイミングで再構成されるようになされている。本発明は、暗号化されたデータの復号、データの暗号化を鍵を用いて行うICカードに適用することができる。【選択図】図２
2007049524.tif 000002
【特許請求の範囲】
【請求項１】
外部の機器から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段であって、構成を動的に変化させて、前記鍵を用いた同じ復号処理、および同じ暗号処理を行うことが可能な暗号処理手段を備える信号処理回路。
【請求項２】
所定のパラメータを格納する格納手段と、
前記格納手段に格納されているパラメータに従って、前記暗号処理手段を再構成させる制御手段と
をさらに備える請求項１に記載の信号処理回路。
【請求項３】
所定の乱数を発生する乱数発生手段と、
前記乱数発生手段により発生された乱数に従って、前記暗号処理手段を再構成させる制御手段と
をさらに備える請求項１に記載の信号処理回路。
【請求項４】
外部の機器から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段であって、構成を動的に変化させて、前記鍵を用いた同じ復号処理、および同じ暗号処理を行うことが可能な暗号処理手段を備える信号処理回路を含むICカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路およびICカードに関し、特に、鍵の不正な解読を防止することができるようにした信号処理回路およびICカードに関する。
【背景技術】
【０００２】
DES(Data Encryption Standard)、AES(Advanced Encryption Standard)、またはRSA(Rivest Shamir Adleman)などのアルゴリズム（暗号方式）を用いて暗号処理を行う暗号処理回路がある。このような暗号処理回路では、一般的には、１ビットの論理ビットが表す２つの論理レベルである、例えば、０と１のうちの一方である０に対して電気的な信号レベルがLo（Lowレベル）の信号ビットを、他方の１に対して信号レベルがHi（Highレベル）の信号ビットを、それぞれ割り当てて、信号処理（暗号処理）が行われる。
【０００３】
暗号処理回路を構成するMOS-IC(Metal Oxide Semiconductor-Integrated Circuit)などでは、本来、HiまたはLoの信号ビットによる暗号処理回路の消費電力には差がないはずであるが、実際には、リーク電流などにより、HiとLoの信号ビットによって暗号処理回路の消費電力に僅かな差が生じる。また、信号ビットがHiからLoに、またはLoからHiに遷移する時などにおいて、外部から測定可能な電流が発生する。
【０００４】
このHiとLoの信号ビットによる暗号処理回路の消費電力の差を利用して、暗号処理回路における消費電力の時間的変化を分析することにより鍵を不正に解読する手法（DPA:Differential Power Analysis）があり、様々な対応方法が提案されている。
【０００５】
ところで、近年、リコンフィギュラブル（再構成）回路が注目されている（例えば、特許文献１）。リコンフィギュラブル回路は、所定の処理を行う回路ユニットをあらかじめ複数有し、ユニット間の接続構成と動作設定をソフトウエアにより動的に切り替えることにより、全体として、そのとき要求される特定の処理を実現するものであり、例えば、消費電力を低減する目的で用いられる。
【特許文献１】国際公開第０３／０２３６０２号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の暗号処理回路は、ICカードなどの半導体内部に固定して配置されていることから、その物理的配置が特定されると暗号処理に関する演算の処理時間、消費電力が一意に特定される可能性が高く、よって、鍵の解読に対する脆弱性を有しているといえる。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、例えばDPAによる鍵の不正な解読を防止することができるようにするものである。
【課題を解決するための手段】
【０００８】
本発明の一側面の信号処理回路は、外部の機器から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段であって、構成を動的に変化させて、前記鍵を用いた同じ復号処理、および同じ暗号処理を行うことが可能な暗号処理手段を備える。
【０００９】
この信号処理回路には、所定のパラメータを格納する格納手段と、前記格納手段に格納されているパラメータに従って、前記暗号処理手段を再構成させる制御手段とをさらに設けることができる。
【００１０】
この信号処理回路には、所定の乱数を発生する乱数発生手段と、前記乱数発生手段により発生された乱数に従って、前記暗号処理手段を再構成させる制御手段とをさらに設けることができる。
【００１１】
本発明の一側面のICカードは、外部の機器から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段であって、構成を動的に変化させて、前記鍵を用いた同じ復号処理、および同じ暗号処理を行うことが可能な暗号処理手段を備える信号処理回路を含む。
【００１２】
本発明の一側面においては、外部の機器から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段の構成が動的に変化され、鍵を用いた同じ復号処理、および同じ暗号処理が行われる。
【発明の効果】
【００１３】
本発明の一側面によれば、DPAによる鍵の不正な解読を防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が発明に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外には対応しないものであることを意味するものでもない。
【００１５】
本発明の一側面の信号処理回路（例えば、図１のICカード用LSI１１）は、外部の機器（例えば、図１のリーダ／ライタ２）から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段であって、構成を動的に変化させて、前記鍵を用いた同じ復号処理、および同じ暗号処理を行うことが可能な暗号処理手段（例えば、図２の暗号演算器２３）を備える。
【００１６】
この信号処理回路には、所定のパラメータを格納する格納手段（例えば、図２のメモリ３２、図８のプログラム格納メモリ２４）と、前記格納手段に格納されているパラメータに従って、前記暗号処理手段を再構成させる制御手段（例えば、図２のコントローラ３１、図８のCPU２２）とをさらに設けることができる。
【００１７】
この信号処理回路には、所定の乱数を発生する乱数発生手段（例えば、図５の乱数生成器４１、図１１の乱数生成器５１）と、前記乱数発生手段により発生された乱数に従って、前記暗号処理手段を再構成させる制御手段（例えば、図５のコントローラ３１、図１１のCPU２２）とをさらに設けることができる。
【００１８】
本発明の一側面のICカード（例えば、図１のICカード１）は、外部の機器（例えば、図１のリーダ／ライタ２）から送信されてきた暗号化されたデータの復号と、外部の機器に対して送信するデータの暗号化を鍵を用いて行う手段であって、構成を動的に変化させて、前記鍵を用いた同じ復号処理、および同じ暗号処理を行うことが可能な暗号処理手段（例えば、図２の暗号演算器２３）を備える信号処理回路（例えば、図１のICカード用LSI１１）を含む。
【００１９】
以下、本発明の実施の形態について図を参照して説明する。
【００２０】
図１は、本発明の一実施形態に係るICカード１と、ICカード１と無線通信が可能なリーダ／ライタ２を示す図である。
【００２１】
ICカード１は、ICカード用LSI(Large Scale Integrated Circuit)１１とアンテナ１２を内蔵している。ここで、ICカードとは、携帯電話機に内蔵される、例えばFeliCa（登録商標）などのチップ自体の他、Suica（登録商標）などの、チップが内蔵されたカード形状のものも含む。
【００２２】
ICカード用LSI１１は、リーダ／ライタ２から輻射される電磁波から得られる電力、クロックに基づいて動作し、リーダ／ライタ２から送信されてきたコマンドを実行することによって、記憶しているデータの読み出し（リーダ／ライタ２に対するデータの送信）、または、データの書き込み（リーダ／ライタ２から送信されてきたデータの記憶）を行う。
【００２３】
アンテナ１２は、ICカード１がリーダ／ライタ２にかざされたとき、リーダ／ライタ２から輻射される電磁波を受信する。アンテナ１２の後段に設けられるRF部（図示せず）においては、アンテナ１２において受信された電磁波から電力が生成され、それがICカード用LSI１１に出力されるとともに、電磁波を復調して得られたクロック、および、リーダ／ライタ２から送信されてきたデータがICカード用LSI１１に出力される。
【００２４】
リーダ／ライタ２は、コマンドに応じた変調波を電磁波として輻射し、それに対するアンテナ（図示せず）の負荷の変化に基づいて、ICカード１が近接されたか否かを検出する。ICカード１が近接されたことを検出したとき、リーダ／ライタ２は、近接されたICカード１との間で各種のデータの送受信を行う。
【００２５】
このような構成を有するICカード１とリーダ／ライタ２との間で送受信される、コマンドを含むデータには、適宜、暗号化が施されており、一方の機器から送信されてきたデータを受信した他方の機器は、それに施されている暗号を解いてからコマンドの実行などを行う。すなわち、ICカード１には、リーダ／ライタ２により暗号化されたデータを復号可能な鍵が用意されており、反対に、リーダ／ライタ２には、ICカード１により暗号化されたデータを復号可能な鍵が用意されている。
【００２６】
後述するように、ICカード１には、そのようにして暗号化されて送信されてきたデータの復号、または、送信するデータの暗号化を行うときに用いられる鍵を管理し、管理している鍵を用いてデータの暗号化、復号を行う暗号演算器２３（図２）が設けられているが、この暗号演算器２３の構成は、例えば、データの暗号化を行うとき、あるいはデータの復号を行うときなどの所定のタイミングで再構成されるようになされている。
【００２７】
鍵を管理し、データの暗号化、復号を行うモジュールである暗号演算器２３が再構成可能なモジュール（いわゆるリコンフィギュラブル回路）として構成されていることにより、構成が物理的に固定して配置されるモジュールの場合には可能とされていた、処理時間や各部における消費電流を分析することにより鍵を解読するようなDPAなどの外部からのアタックにより鍵が解読されるのを防止することができる。すなわち、暗号演算器２３の構成を次々と変化させることによって、処理時間や消費電流を次々と変化させることができ、これにより、鍵の特定を困難なものにさせることができる。
【００２８】
図２は、ICカード用LSI１１の構成例を示すブロック図である。
【００２９】
リコンフィギュラブル制御回路２１、CPU(Central Processing Unit)２２、暗号演算器２３、プログラム格納メモリ２４、および周辺モジュール２５は、バスを介して相互に接続されている。
【００３０】
リコンフィギュラブル制御回路２１は、コントローラ３１およびメモリ３２で構成されており、そのうちのコントローラ３１は、メモリ３２に記憶されているパラメータを用いて暗号演算器２３の再構成を制御する。
【００３１】
CPU２２は、プログラム格納メモリ２４に記憶されているプログラムに従って各種の処理を実行する。
【００３２】
リコンフィギュラブル回路として構成される暗号演算器２３は、CPU２２の制御に基づいて、リーダ／ライタ２から暗号化が施されて送信されてきたデータの復号、または、リーダ／ライタ２に送信するものとしてCPU２２から供給されてきたデータの暗号化を、管理している鍵を用いて行う（以下、適宜、データの復号とデータの暗号化をまとめて暗号処理という）。
【００３３】
また、暗号演算器２３は、例えば暗号処理を行う毎に、リコンフィギュラブル制御回路２１による制御に従って、暗号演算器２３自身を構成する各ユニットの接続関係、動作内容を変化させることによって再構成する。
【００３４】
例えば、暗号演算器２３がＡ乃至Ｄのユニットで構成されている場合、暗号演算器２３は、リコンフィギュラブル制御回路２１による制御に従って、あるタイミングではユニットＡとユニットＢの組合せでデータの復号を行い、またあるタイミングではユニットＣとユニットＤの組合せで、その復号と同じ復号を実現させる。また、暗号演算器２３は、リコンフィギュラブル制御回路２１による制御に従って、あるタイミングではユニットＡとユニットＤの組合せでデータの暗号化を行い、またあるタイミングではユニットＢとユニットＣの組合せで、その暗号化と同じ暗号化を実現させる。
【００３５】
すなわち、暗号演算器２３においては、管理されている鍵を用いて行われる同じ暗号処理が、異なる構成、異なる順番、異なる数の処理で行われる。このようなリコンフィギュラブル回路については、上述した特許文献１だけでなく、２００２年１２月１０日付けで掲載された＜http://www.sony.co.jp/SonyInfo/News/Press/200212/02-1210/＞にも記載されている。
【００３６】
プログラム格納メモリ２４には、CPU２２が使用する各種のプログラムや演算用のパラメータのうちの基本的に固定のデータが格納される。周辺モジュール２５は、例えば、各種データを記憶するメモリや、リーダ／ライタ２などの外部機器との通信を行う通信インタフェースなどで構成される。
【００３７】
次に、図３のフローチャートを参照して、暗号演算器２３を再構成させて暗号処理を行わせる図２のリコンフィギュラブル制御回路２１の処理について説明する。この処理は、例えば、暗号処理を行う前に開始される。
【００３８】
なお、以下において、リコンフィギュラブル制御回路２１から供給されてきたパラメータＡを用いて構成された状態の暗号演算器２３を暗号演算器２３Ａ（図４Ａ中、暗号演算器Ａ）として説明し、その状態から、パラメータＢを用いて再構成された（構成が変化した）暗号演算器２３を暗号演算器２３Ｂ（図４Ｂ中、暗号演算器Ｂ）として説明する。後述する図７、図１０、図１３においても、あるパラメータや乱数に従って構成された暗号演算器２３については同様にして説明する。
【００３９】
ステップＳ１において、リコンフィギュラブル制御回路２１のコントローラ３１は、メモリ３２に格納されたパラメータを用いて暗号演算器２３を再構成する。
【００４０】
具体的には、コントローラ３１は、暗号演算器２３の構成を、図４Ａの暗号演算器２３Ａから、メモリ３２に格納されたパラメータＢを用いて図４Ｂの暗号演算器２３Ｂとする。これにより、例えば、暗号演算器２３Ａにおいては、ユニットＡとユニットＢの組合せでデータの暗号処理が行われるところ、その暗号処理と同じ処理が、ユニットＣとユニットＤの組合せで暗号演算器２３Ｂにより行われたりすることになる。
【００４１】
ステップＳ２において、コントローラ３１は、ステップＳ１で再構成された暗号演算器２３（例えば図４Ｂの暗号演算器２３Ｂ）に暗号処理を行わせる。
【００４２】
暗号処理が行われる毎にこのような処理が行われることにより、同じ暗号処理が、異なる構成、異なる順番、異なる数の処理で行われることになり、DPAなどの外部からの不正なアタックが行われた場合であっても鍵が特定されることを防止することができる。
【００４３】
図５は、ICカード用LSI１１の他の構成例を示すブロック図である。図２と同じ部分には同じ符号を付してある。
【００４４】
図５の構成は、メモリ３２に替えて、乱数生成器４１がリコンフィギュラブル制御回路２１内に設けられている点が図２の構成と異なる。
【００４５】
乱数生成器４１は、コントローラ３１による制御に従って乱数を生成し、生成した乱数をコントローラ３１に出力する。乱数生成器４１により生成された乱数は、図２のコントローラ３１が暗号演算器２３を再構成させるために用いていたパラメータの替わりに用いられる。
【００４６】
図５に示される他の構成は、図２の構成と基本的に同様である。すなわち、CPU２２はプログラム格納メモリ２４に記憶されているプログラムに従って各種の処理を実行し、暗号演算器２３は暗号処理を行う。また、プログラム格納メモリ２４は各種のデータを記憶し、周辺モジュール２５は外部機器との間で通信を行ったりする。リコンフィギュラブル制御回路２１のコントローラ３１は、乱数生成器４１により生成された乱数を用いて暗号演算器２３を再構成させる。
【００４７】
次に、図６のフローチャートを参照して、暗号演算器２３を再構成させて暗号処理を行わせる図５のリコンフィギュラブル制御回路２１の処理について説明する。この処理も、例えば、暗号処理を行う前に開始される。
【００４８】
ステップＳ１１において、リコンフィギュラブル制御回路２１のコントローラ３１は、乱数生成器４１に乱数を生成させ、生成された乱数を用いて暗号演算器２３を再構成する。
【００４９】
具体的には、コントローラ３１は、暗号演算器２３の構成を、図７Ａの暗号演算器２３Ｃから、乱数生成器４１により生成された乱数Ｄを用いて図７Ｂの暗号演算器２３Ｄとする。これにより、例えば、暗号演算器２３Ｃにおいては、ユニットＡとユニットＤの組合せでデータの暗号処理が行われるところ、その暗号処理と同じ処理が、ユニットＢとユニットＣの組合せで暗号演算器２３Ｄにより行われたりすることになる。
【００５０】
ステップＳ１２において、コントローラ３１は、ステップＳ１１で再構成された暗号演算器２３（例えば図７Ｂの暗号演算器２３Ｄ）に暗号処理を行わせる。
【００５１】
このように、乱数を用いて暗号演算器２３の構成を変化させることによっても、DPAなどにより鍵が解読されるのを防止することができる。
【００５２】
図８は、ICカード用LSI１１の他の構成例を示すブロック図である。図２と同じ部分には同じ符号を付してある。
【００５３】
図８に示されるICカード用LSI１１の構成は、リコンフィギュラブル制御回路２１が設けられていない点が図２のICカード用LSI１１の構成と異なり、図８のICカード用LSI１１においては、暗号演算器２３の再構成がCPU２２の制御に従って行われるようになされている。
【００５４】
すなわち、図８のCPU２２は、プログラム格納メモリ２４に記憶されているプログラムに従って各種の処理を実行するとともに、プログラム格納メモリ２４に記憶されているパラメータを用いて、暗号演算器２３の再構成を制御する。
【００５５】
図８に示される他の構成は、上述した図２の構成と基本的に同様である。すなわち、暗号演算器２３は、CPU２２による制御に従って、暗号演算器２３自身を構成する各ユニットの接続関係、動作内容を変化させることによって再構成するとともに、暗号処理を行う。プログラム格納メモリ２４は、暗号演算器２３の再構成に用いられるパラメータを含む各種のデータを記憶し、周辺モジュール２５は外部機器との間で通信を行ったりする。
【００５６】
次に、図９のフローチャートを参照して、暗号演算器２３を再構成させて暗号処理を行わせる図８のCPU２２の処理について説明する。この処理は、基本的に、図３の処理と同様の処理であり、例えば、暗号処理を行う前に開始される。
【００５７】
ステップＳ２１において、CPU２２は、プログラム格納メモリ２４に格納されたパラメータを用いて暗号演算器２３を再構成する。
【００５８】
具体的には、CPU２２は、暗号演算器２３の構成を、図１０Ａの暗号演算器２３Ｅから、プログラム格納メモリ２４に格納されたパラメータＦを用いて図１０Ｂの暗号演算器２３Ｆとする。これにより、例えば、暗号演算器２３Ｅにおいては、ユニットＡとユニットＣの組合せでデータの暗号処理が行われるところ、その暗号処理と同じ処理が、ユニットＢとユニットＤの組合せで暗号演算器２３Ｆにより行われたりすることになる。
【００５９】
ステップＳ２２において、CPU２２は、ステップＳ２１で再構成された暗号演算器２３（例えば図１０Ｂの暗号演算器２３Ｆ）に暗号処理を行わせる。
【００６０】
このように、暗号演算器２３の再構成を制御するための専用の回路が設けられていない場合であっても、CPU２２自身に、暗号演算器２３の再構成を制御させるようにすることもできる。
【００６１】
図１１は、ICカード用LSI１１の他の構成例を示すブロック図である。図８と同じ部分には同じ符号を付してある。
【００６２】
図１１に示されるICカード用LSI１１の構成は、乱数生成器５１がさらに設けられている点が図８のICカード用LSI１１の構成と異なる。
【００６３】
乱数生成器５１は、CPU２２による制御に従って乱数を生成し、生成した乱数をCPU２２に出力する。乱数生成器５１により生成された乱数は、図１０のCPU２２が暗号演算器２３を再構成させるために用いるパラメータの替わりに用いられる。
【００６４】
図１１に示される他の構成は、図８の構成と基本的に同様である。すなわち、図１１のCPU２２は、プログラム格納メモリ２４に記憶されているプログラムに従って各種の処理を実行するとともに、乱数生成器５１により生成された乱数を用いて、暗号演算器２３の再構成を制御する。
【００６５】
暗号演算器２３は、CPU２２による制御に従って、暗号演算器２３自身を構成する各ユニットの接続関係、動作内容を変化させることによって再構成するとともに、暗号処理を行う。プログラム格納メモリ２４は各種のデータを記憶し、周辺モジュール２５は外部機器との間で通信を行ったりする。
【００６６】
次に、図１２のフローチャートを参照して、暗号演算器２３を再構成させて暗号処理を行わせる図１１のCPU２２の処理について説明する。この処理は、基本的に、図６の処理と同様の処理であり、例えば、暗号処理を行う前に開始される。
【００６７】
ステップＳ３１において、CPU２２は、乱数生成器５１に乱数を生成させ、生成された乱数を用いて暗号演算器２３を再構成する。
【００６８】
具体的には、CPU２２は、暗号演算器２３の構成を、図１３Ａの暗号演算器２３Ｇから、乱数生成器５１により生成された乱数Ｈを用いて図１３Ｂの暗号演算器２３Ｈとする。これにより、暗号演算器２３Ｇにおいては、例えば、ユニットＡ、ユニットＢ、およびユニットＣの組合せでデータの暗号処理が行われるところ、その暗号処理と同じ処理が、ユニットＢ、ユニットＣ、ユニットＤの組合せで暗号演算器２３Ｈにより行われたりする。
【００６９】
ステップＳ３２において、CPU２２は、ステップＳ３１で再構成された暗号演算器２３（例えば図１３Ｂの暗号演算器２３Ｈ）に暗号処理を行わせる。
【００７０】
このように、乱数を用いてCPU２２に暗号演算器２３の構成を変化させることによっても、DPAなどにより鍵が解読されるのを防止することができる。
【００７１】
以上においては、暗号演算器２３の再構成は、暗号処理が行われる前に行われるものとしたが、所定の時間間隔で行われるなど、他のタイミングで行われるようにしてもよい。
【００７２】
なお、本明細書において、各ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施形態に係るICカードと、ICカードと無線通信が可能なリーダ／ライタを示す図である。
【図２】ICカード用LSIの構成例を示すブロック図である。
【図３】図２のリコンフィギュラブル制御回路の処理について説明するフローチャートである。
【図４】暗号演算器の再構成の例を示す図である。
【図５】ICカード用LSIの他の構成例を示すブロック図である。
【図６】図５のリコンフィギュラブル制御回路の処理について説明するフローチャートである。
【図７】暗号演算器の再構成の例を示す図である。
【図８】ICカード用LSIのさらに他の構成例を示すブロック図である。
【図９】図８のリコンフィギュラブル制御回路の処理について説明するフローチャートである。
【図１０】暗号演算器の再構成の例を示す図である。
【図１１】ICカード用LSIの他の構成例を示すブロック図である。
【図１２】図１１のリコンフィギュラブル制御回路の処理について説明するフローチャートである。
【図１３】暗号演算器の再構成の例を示す図である。
【符号の説明】
【００７４】
１  ICカード，  １１  ICカード用LSI，  ２１  リコンフィギュラブル制御回路，  ２２  CPU，  ２３  暗号演算器，  ２４  プログラム格納メモリ，  ２５  周辺モジュール，  ３１  コントローラ，  ３２  メモリ，  ４１，５１  乱数生成器
【図１】
2007049524.tif 000003
【図２】
2007049524.tif 000004
【図３】
2007049524.tif 000005
【図４】
2007049524.tif 000006
【図５】
2007049524.tif 000007
【図６】
2007049524.tif 000008
【図７】
2007049524.tif 000009
【図８】
2007049524.tif 000010
【図９】
2007049524.tif 000011
【図１０】
2007049524.tif 000012
【図１１】
2007049524.tif 000013
【図１２】
2007049524.tif 000014
【図１３】
2007049524.tif 000015