(57)【要約】【課題】ハンドリング性能に優れた、静電容量の大きい容量素子を精度良く製造することのできる積層体及びこれを用いた容量素子を内蔵した電気回路基板を提供する。【解決手段】誘電体層と、誘電体層の一方の面に設けられた第一の導体層と、誘電体層の他方の面に設けられた第二の導体層とを具備し、第一の導体層は第二の導体層より薄いことを特徴とする積層体を用いることで、精度良く容量素子及び配線を電気回路基板に作り込むことができる。【選択図】図３
2007088130.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と、誘電体層の一方の面に設けられた第一の導体層と、誘電体層の他方の面に設けられた第二の導体層とを具備し、第一の導体層は第二の導体層より薄いことを特徴とする積層体。
【請求項２】
前記第一の導体層の厚みは１０μｍ以上１８μｍ以下であることを特徴とする請求項１記載の積層体。
【請求項３】
前記誘電体層は樹脂または樹脂と無機材料粉末との混合物であることを特徴とする請求項１または２記載の積層体。
【請求項４】
前記樹脂は熱硬化性樹脂及び／又は熱可塑性樹脂であることを特徴とする請求項３記載の積層体。
【請求項５】
前記無機材料粉末は誘電性材料粉末であることを特徴とする請求項３記載の積層体。
【請求項６】
少なくとも配線と絶縁層を具備する電気回路基板であって、請求項１乃至５記載の積層体が電気回路基板の一部を構成し、前記第一の導電層と第二の導電層はパターニングされて、挟持する誘電体層に規定の静電容量値を保持可能な容量素子を形成していることを特徴とする電気回路基板。
【請求項７】
前記電気回路基板は絶縁層内にさらに抵抗素子を具備することを特徴とする請求項６記載の電気回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は容量素子の形成に用いることのできる積層体及びこれを構造の一部として用いた電気回路基板に係り、特に、内蔵される容量素子の寸法制度を向上させ、内蔵容量値精度、高密度化、信頼性に優れた電気回路基板に関するものである。
【背景技術】
【０００２】
近年の電子機器の高密度化、高速化に伴い、電気回路基板の高密度化対応、高周波数対応への要求が益々高まっている。高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、現在以上の小型化は限界に近い。従来、コンデンサや抵抗といった受動電子部品は、はんだ付実装によって電気回路基板と接続されていたが、最近にあっては、厚膜や薄膜の誘電材料や抵抗材料を電気回路基板に局所的に形成し、層間容量素子、抵抗素子として用いる方法が提案され始めてきた。
【０００３】
例えば、電気回路基板に容量素子を作りこむ方法としては、印刷法による方法が挙げられる。まず、基板となる絶縁層に銅箔を備えた銅張積層板の銅箔をパターニングして第一の容量電極を形成する、ついで、例えば、エポキシ樹脂に高誘電体フィラーを分散させた誘電体ペーストを、例えば、スクリーン印刷法により第一の容量電極上に塗付し誘電体層を形成する。ついで、Ａｇペーストのような導電性ペーストを誘電体層上に、例えばスクリーン印刷法によりパターン状に積層して第二の容量電極と成し、図１に示す容量素子を形成する（特許文献１参照）。
【０００４】
しかしながら、上記のように、スクリーン印刷法での容量素子の形成方法によると、印刷による膜厚バラツキに加え、基板（絶縁層）上に形成された第一の容量電極上にペーストを積層するという、平坦ではない面に対して印刷を行う方法をとるために、第一の容量電極に対して、誘電体層が平坦に形成できず、目的の静電容量を有する容量素子を形成するのが困難になる。また、第一の容量電極は基板平面に対して凸部であるため、第一の容量電極の端部近傍の誘電体が容量電極中央部の厚みに比べて薄くなり、耐電圧が低くなるという問題からある程度以上は誘電体の膜厚を薄くできず、静電容量を確保することができないという問題があった。
【０００５】
容量素子を作りこむ別の方法として、有機樹脂中に誘電体無機フィラーを分散させた有機材料を用い、両面に銅箔を形成した、誘電体基板をコンデンサとして用いる方法が提案されている（特許文献２参照）。
【０００６】
しかし、誘電体基板を使用する方法においては、誘電体層の両面に導体箔を設け、シートとして扱う必要があることから、シート全体として一定の厚みを要求され、誘電体の薄層化に限界が生じ、必要な容量を確保することができない。誘電体層を薄くした場合は、両面に設ける導体厚を厚くすることにより、ハンドリング性能を向上させることができる。しかし、導体が厚いために、容量素子を形成する際のエッチングなどの工程を経る場合、エッチングによる精度バラツキが大きくなってしまうという問題がある。
【０００７】
【特許文献１】特開平８−１２５３０２号公報
【特許文献２】特開平５−７０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、前記問題点を鑑みなされたものであり、その課題とするところは、ハンドリング性能に優れた、静電容量の大きい容量素子を精度良く製造することのできる積層体及びこれを用いた容量素子を内蔵した電気回路基板を提供することにある。
【課題を解決するための手段】
【０００９】
本課題を解決するための第一の発明は、誘電体層と、誘電体層の一方の面に設けられた第一の導体層と、誘電体層の他方の面に設けられた第二の導体層とを具備し、第一の導体層は第二の導体層より薄いことを特徴とする積層体である。
【００１０】
本課題を解決するための第二の発明は、前記第一の導体層の厚みは１０μｍ以上１８μｍ以下であることを特徴とする請求項１記載の積層体である。
【００１１】
本課題を解決するための第三の発明は、前記誘電体層は樹脂または樹脂と無機材料粉末との混合物であることを特徴とする請求項１または２記載の積層体である。
【００１２】
本課題を解決するための第四の発明は、前記樹脂は熱硬化性樹脂及び／又は熱可塑性樹脂であることを特徴とする請求項３記載の積層体である。
【００１３】
本課題を解決するための第五の発明は、前記無機材料粉末は誘電性材料粉末であることを特徴とする請求項３記載の積層体である。
【００１４】
本課題を解決するための第六の課題は、少なくとも配線と絶縁層を具備する電気回路基板であって、請求項１乃至５記載の積層体が電気回路基板の一部を構成し、前記第一の導電層と第二の導電層はパターニングされて、挟持する誘電体層に規定の静電容量値を保持可能な容量素子を形成していることを特徴とする電気回路基板である。
【００１５】
本課題を解決するための第七の課題は、前記電気回路基板は絶縁層内にさらに抵抗素子を具備することを特徴とする請求項６記載の電気回路基板である。
【発明の効果】
【００１６】
本発明に係る誘電体層を挟む第一と第二の導電層を異なる厚みにした構成とすることで、薄い第一の導電層をパターニングするため、容量素子の電極のエッチング精度が向上し、精度のよい容量素子を形成することができる。また、厚い第二の導電層が誘電体基板の支持体の機能も保持するために、ハンドリング性能が優れることで、基板の製造工程の適性があがり、素子の精度や信頼性、特に、信頼性を極めて高くすることができる。また、厚みのある導電層を支持体として用いることから、誘電体層を形成する誘電材料に含まれるの無機材料粒子（フィラー）の添加量を増やすことが可能となり、かつ、誘電体層の厚みを薄くすることも出来るために、容量の大きい素子を形成することが出来る。
【発明を実施するための最良の形態】
【００１７】
以下に本発明の実施の形態を詳細に説明する。
図２は、本発明の積層体の断面である。
本発明の積層体は誘電体層と、当該誘電体層の一方の面に設けられた第一の導電層と、当該誘電体層の他方の面に設けられ前記第一の導電体よりも厚い第二の導電体を具備する。
本発明の積層体の製造方法の一例を示す。まず、一方の導体層の上にペースト状の誘電材料を塗布し誘電体層を積層する。ここで支持体となる導電体層はフィラー含有量が多くもろい誘電体層であっても安定して保持可能な第二の導体層であることが好ましい。また、誘電体層及び第一の導体層を支持しなくてはならないことから、第二の導体層の厚みは１８μｍより大きいことが好ましく、第一の導体層と対になって容量素子の電極を形成するため、パターニング可能な範囲を考慮すると３５μｍ以下であることが好ましい。第一及び第二の導体層としては銅箔を好ましく用いることができる。
【００１８】
誘電材料としては樹脂または樹脂をバインダーとして無機材料粒子を分散させたものを用いることができる。ペースト状に加工して塗布するための溶剤を添加することができる。樹脂としては熱硬化性樹脂または熱可塑性樹脂、あるいはその混合物を用いることができる。熱硬化性樹脂としてはエポキシ樹脂、ポリイミド樹脂等を、熱可塑性樹脂としては液晶ポリマー等を用いることができる。耐熱性の観点から熱硬化性樹脂を含むことが好ましい。添加することのできる溶剤としてはケトン系、カルビトール系等を挙げることができる。溶剤の添加量は固形分（樹脂及び無機材料粒子）１００重量部に対して５重量部〜３０重量部程度が好ましい。無機材料粒子は誘電性材料であることが好ましく、例えばＢａＴｉＯ３、ＳｒＴｉＯ３等の強誘電体を用いることができる。無機材料粒子を誘電材料中に含有させる場合は上限９０質量％程度の割合で含ませることができ、より大きい静電容量の素子を得るためには好ましくは５０質量％〜９０質量％である。本発明の積層体は厚みのある第二の導電層で誘電体層を安定して保持するため、無機材料粒子の含有量の多い誘電材料を用い、薄い誘電体層を形成しても歩留まりよく容量素子を製造することができる。誘電体層の好ましい厚みは２０μｍ程度である。
【００１９】
次いで、一方の導電層上に塗布された樹脂中の溶剤を熱処理することにより除去し、半硬化状態にした誘電体層上に他方の導体層を積層する。ここで積層される導体層としては支持体となっている導体層より薄い第一の導体層が好ましい。この導体層をパターニングし所定の静電容量を付与する容量電極に作り込むことで、容量素子の静電容量を決定する。第一の導体層の厚みは薄ければ薄いほど良いが、あまりに薄いとレーザー加工などの工程により飛んでしまうことから、１０μｍ程度はあることが好ましく、精度良くエッチングを行うために１８μｍ以下が好ましい。第一の導体層は薄いので、容量電極だけではなく、他の素子の電極や配線パターンも精度良く作り込むことができる。
例えば、第二の導体層２２ｂとして厚み３５μｍの銅箔上に無機材料粒子が添加された熱硬化性又は／及び熱可塑性樹脂である誘電材料を塗布する。次いで熱処理によって誘電材料に含まれる溶剤を除去して誘電体層２１を半硬化状態とする。更に第一の導体層２２ａとして厚み１２μｍの銅箔を半硬化状態の誘電体層上にラミネートし、更に熱処理することにより誘電体層に含まれる樹脂を完全硬化することで、積層体２０を作成する。
【００２０】
また、本発明の積層体を形成する他の方法としては、まずＰＥＴフィルム等の剥離可能な支持体にペースト状に加工した誘電材料を塗布して積層し、熱処理によって半硬化状態とする。その後、この半硬化状態の誘電体層を支持体から分離しながら第一の導電層と第二の導電層とでラミネートして熱硬化処理を施し、本発明の積層体とするという方法がある。
【００２１】
こうして得られた積層体を用いて得られた電気回路基板の一例を図３に示す。
本発明の電気回路基板３０は配線３６と絶縁層３５を具備し、さらに本発明の積層体を用いた容量素子３０ａを具備する。
電気回路基板は絶縁層の一層として誘電体層３１を具備する。これは対向する容量素子電極３２ａ及び３２ｂとともに電気回路基板３０内で容量素子３０ａを構成している。容量素子電極に挟まれている誘電体層３１は本発明の積層体が具備する誘電体層であるため、一定の厚みで非常に薄くすることが可能である。また、無機材料粒子を多量に含ませた高誘電材料を用いることもできる。従って静電容量の大きく正確な容量素子を得ることができる。一方の容量素子電極３２ａは他方の容量素子電極３２ｂよりも薄い。ここでは薄い容量素子電極３２ａの導通をビア３７で、厚い容量素子電極３２ｂの導通をスルーホール３８で取っている。薄い容量素子電極３２ａは積層体の第一の導電層に、厚い容量素子電極３２ｂは積層体の具備する第二の導電層にそれぞれ由来する。
【００２２】
電子回路基板３０は絶縁層３５内にさらに抵抗素子３０ｂを具備することができる。図３では抵抗素子３０ｂは抵抗素子電極３４と抵抗体３３から構成されている。抵抗素子電極３４は容量素子３０ｂと別の層に、新たに積層された導電層から形成された配線の一部を用いて設けることもできるが、ここでは容量素子電極３２ａと同じく第一の導体層に由来している。第一の導体層は薄いため、抵抗素子電極３４を正確に作り込むことができる。抵抗体３３は電気抵抗の大きな材料であればよく、例えばパターンめっきや、ペースト状の抵抗材料を印刷することで形成することができる。生産性が高いことからスクリーン印刷によって抵抗ペーストを印刷する方法により形成することが好ましい。抵抗ペーストには例えばフェノール系の熱硬化性樹脂をバインダーとし、カーボンフィラーを分散させたものを用いることができる。絶縁層を積層する前に所定の抵抗値となるように抵抗体に対しレーザートリミングを施すことが好ましい。抵抗素子３０ｂの導通は、ここではビア３７により図っている。
【００２３】
本発明の電気回路基板に内蔵される容量素子は絶縁層３５で被覆されることが好ましい。絶縁層は一般的な電子回路基板の絶縁層として使用される材料を用いることができ、例えばシート状の絶縁性樹脂をラミネートして、あるいはペースト状の絶縁性樹脂を塗布することによって積層することができる。絶縁層を構成する材料としては絶縁性の熱硬化性樹脂や熱可塑性樹脂、あるいは絶縁性樹脂含浸ガラスクロス（プリプレグ）等を用いることもできる。
【００２４】
本発明の電気回路基板は配線を具備する。配線３６は内層の容量素子や抵抗素子の電極を構成する第一の導体層及び第二の導体層をパターニングしてその一部または全部とすることもできる。図３に示すように、新たに別の層に形成することもできる。形成法としては下層の絶縁層にビアホールを形成した後、フィルドビアめっきによってビアの内部を銅などの導体で満たすと共に、絶縁層の表層に導体層を形成し、これをパターンエッチングする方法が挙げられる。配線の抵抗が大きくなりすぎないためには１２μｍ以上が好ましく、表皮効果を考慮すると３５μｍ以下が好ましい。
【００２５】
本発明の積層体を用いて電気回路基板を製造する方法の一例を図４（ａ）〜（ｅ）及び図５（ｆ）〜（ｈ）に従って説明する。
まず、本発明の積層体４１０を構成する第一の導体層４１２ａ及び第二の導体層４１２ｂの表面にフォトレジストを積層し、露光・現像を行って容量素子電極及び抵抗素子電極に対応したにフォトレジストパターン４１３を形成した（図４（ａ））。露出した導体層のエッチングを行い（図４（ｂ））、フォトレジストパターン４１３を剥離することで容量素子電極４３１ａと４３１ｂ及び抵抗素子電極４３２を形成する。ここで、誘電体層４１１を挟持するように容量素子電極４３１ａ、４３１ｂを設けることで、容量素子４３０が形成される（図３（ｃ））。
【００２６】
次いで、抵抗素子電極４３２間にスクリーン印刷により、たとえば、フェノール樹脂にカーボンフィラーを添加した、カーボンペーストを抵抗体４４１として印刷し、ベークすることで、抵抗素子４４０が形成され、容量素子と抵抗素子を備えた基板を作成することが出来る（図３（ｄ））。また、抵抗素子電極４３２には抵抗体４４１を形成する前に、抵抗体と接触する部分に接触抵抗低減のため貴金属の薄膜を例えば置換めっきで形成してもよい。
【００２７】
こうして作製した容量素子及び抵抗素子を備えた基板の両面に半硬化性絶縁樹脂シートを積層プレスすることにより、両面に絶縁層４５１を形成する（図３（ｅ））。次に、容量素子電極４３１ａと抵抗素子電極４３２上にビアホール４６１を、容量素子電極４３１ｂにはスルーホール５６２を形成し（図３（ｆ））、パネルめっきによってビアホールを埋めてビア４７１の導通を図ると共に導体層４７２を形成し（図３（ｇ））、例えば全面にフォトレジストを形成し、露光・現像によって配線パターンに対応したフォトレジストパターンを形成し、エッチングののちレジストを剥離してパターニングを行うことにより、配線４８１を形成することで、４層の配線層を備えた電気回路基板を得ることができる。その後、ソルダーレジスト積層とともに外部接続用端子を設けてもよく、またさらに上層に絶縁層と配線を積層してゆき多層化を図ってもよい。絶縁層及び配線の形成は一般的な電気回路基板の製造と同様に行うことができる。また、本発明の積層体を用いてさらに容量素子を形成してもよく、他の作り込み又は埋め込み型の受動素子とも組み合わせて製造することもできる。
【００２８】
こうして得られた電気回路基板は容量素子の、さらに形成されている場合は抵抗素子の精度がよく、基板自体の歩留まりもよい。また容量素子は静電容量の大きなものを作り込むことができるので、容量素子電極の面積を小さくすることができることから、容量素子の小型化、さらには電気回路基板の小型化を図ることができる。
【実施例１】
【００２９】
以下に、図６及び図７を用いて本発明の一実施例について具体的に説明する。
第二の導電層６１２ｂとして厚み３５μｍの銅箔上に、エポキシ樹脂に無機フィラーであるチタン酸バリウムを添加した誘電材料をキャストし、熱処理を施すことにより、半硬化状態にした。次いで、第一の導体層６１２ａとして厚み１２μｍの銅箔を半硬化状態の誘電材料上にラミネートし更に２００℃で熱処理を施し、誘電材料に含まれる樹脂を完全硬化させて誘電体層６１１とし、両面に銅箔を保持した、積層体４１０を得た。
【００３０】
こうして得た積層体６１０の両面に１１０℃でフォトレジストをラミネートし、露光、現像を行い、容量素子電極及び抵抗素子電極を設ける領域にフォトレジストパターン６１３を形成し（図６（ａ））、露出した銅箔のエッチングを行い（図６（ｂ））、フォトレジストパターンをアルカリ液により剥離することで容量素子電極６３１ａ、６３１ｂ及び抵抗素子電極４３２を形成した（図６（ｃ））。ここで、誘電体層６１１を挟持するように容量素子電極６３１ａ、６３１ｂを設けることで、容量素子６３０が形成された。
【００３１】
更に、フォトレジストをラミネートし、抵抗素子電極６３２２１ａの一部が露出するようなフォトレジストパターン６４１を露光、現像により形成し（図６（ｄ））、その後、専用のめっき液を用いてＡｇめっきを施すことにより、銅である抵抗素子電極６３２上に貴金属薄膜６５１としてＡｇめっき膜を形成した。
【００３２】
次いで、抵抗素子電極６３２上に形成したＡｇめっき膜を接続するように、スクリーン印刷によりフェノール樹脂にカーボンフィラーを添加した、カーボンペーストを抵抗材料として印刷し、２００℃でベークすることで抵抗体６６１とし、抵抗素子６６０を形成した。こうして容量素子６３０と抵抗素子６６０を備えた基板を得た（図６（ｅ））。
【００３３】
こうして作製した容量素子と抵抗素子を備えた基板の両面に半硬化性絶縁樹脂シートを１７０℃、３０分、２ＭＰａで、積層プレスすることにより、両面に絶縁層６７１を形成した（図７（ｆ））。次に、容量素子電極６３１ａと抵抗素子電極６３２上にビアホール６８１を、容量素子電極６３１ｂにはスルーホール６８２を形成し（図７（ｇ））、パネルめっきによってビアホールを埋めてビア６９１の導通を図ると共に導体層６９２を形成し、全面にフォトレジストを形成し、露光・現像によって配線パターンに対応したフォトレジストパターンを形成し、エッチングののちレジストを剥離してパターニングを行うことにより、配線６９３を形成することで、４層の配線層を備えた電気回路基板６００を得た（図７（ｈ））。その後、外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施した。
【実施例２】
【００３４】
図８を用いて本発明の他の実施例について具体的に説明する。
まず、実施例１同様に積層体８１０を作成した。
次いで、形成した積層体８１０の両面に１１０℃でフォトレジストをラミネートし、露光、現像を行い、容量素子電極及び配線を設ける領域にフォトレジストパターン８１３を形成し（図８（ａ））、露出した銅箔のエッチングを行い（図８（ｂ））、フォトレジストパターンをアルカリ液により剥離することで容量素子電極８３１ａ、８３１ｂ及び配線８３２を形成した。ここで、誘電体層８１１を挟持するように容量素子電極８３１ａ、８３１ｂを設けることで、容量素子８３０が形成された基板を得た（図８（ｃ））。
【００３５】
このようにして作製した容量素子を備えた基板の両面に半硬化性絶縁樹脂シートを１７０℃、３０分、２ＭＰａで、積層プレスすることにより、両面に絶縁層８４１を形成する。次に、容量素子電極８３１ａ上にビアホール８４２を、容量素子電極８３１ｂにはスルーホール８４３を形成し（図８（ｄ））、パネルめっきによってビアホールを埋めてビア８５１の導通を図ると共に導体層を形成し、全面にフォトレジストを形成し、露光・現像によって抵抗素子電極及び配線パターンに対応したフォトレジストパターンを形成し、エッチングののちレジストを剥離してパターニングを行うことにより、配線８５２と抵抗素子電極８５３を形成した（図８（ｅ））。
【００３６】
次に、実施例１と同様、フォトレジストをラミネートし、抵抗素子電極８５３の一部が露出するようなフォトレジストパターンを露光、現像により形成し、その後、専用のめっき液を用いてＡｇめっきを施すことにより、銅である抵抗素子電極８５３上に貴金属薄膜８６１としてＡｇめっき膜を形成した。
【００３７】
次いで、抵抗素子電極８５３上に形成したＡｇめっき膜を接続するようにスクリーン印刷によりフェノール樹脂にカーボンフィラーを添加した、カーボンペーストを抵抗材料として印刷し、２００℃でベークすることで、抵抗体８６２とし、抵抗素子８６０を形成した。こうして容量素子８３０を内層に備え、さらに抵抗素子８６０を備えた電気回路基板を得た（図８（ｆ））。その後、外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施した。
【図面の簡単な説明】
【００３８】
【図１】従来の容量素子を説明する断面図である。
【図２】本発明の積層体を説明する断面図である。
【図３】本発明の電気回路基板を説明する断面図である。
【図４】本発明の電気回路基板の製造工程を説明する工程図である。
【図５】本発明の電気回路基板の製造工程を説明する工程図である。
【図６】本発明の電気回路基板の一実施例の製造工程を説明する工程図である。
【図７】本発明の電気回路基板の一実施例の製造工程を説明する工程図である。
【図８】本発明の電気回路基板の他の実施例の製造工程を説明する工程図である。
【符号の説明】
【００３９】
１１：基板  １２ａ：第一の容量電極  １２ｂ：引き出し電極  １３：誘電体層  １４：第二の容量電極  １５：容量素子
２０、４１０、６１０、８１０：積層体
２１、３１、４１１、６１１、８１１：誘電体層
２２ａ、４１２ａ、６１２ａ、８１２ａ：第一の導体層
２２ｂ、４１２ｂ、６１２ｂ、８１２ｂ：第二の導体層
３０、４００、６００、８００：電気回路基板
３０ａ、４３０、６３０、８３０：容量素子
３０ｂ、４４０、６６０、８６０：抵抗素子
３２ａ、３２ｂ、４３１ａ、４３１ｂ、６３１ａ、６３１ｂ、８３１ａ、８３１ｂ：容量素子電極
３３、４４１、６６１、８６２：抵抗体
３４、４３２、６３２、８５３：抵抗素子電極
３５、４５１、６７１、８４１：絶縁層
３６、４８１、６９３、８３２、８５２：配線
３７、４７１、６９１、８５１：ビア
３８、４６２、６８２、８４３：スルーホール
４１３、６１３、６４１、８１３：フォトレジストパターン
４７２、６９２：導体層
４６１、６８１、８４２：ビアホール
６５１、８６１：貴金属薄膜
【図１】
2007088130.tif 000003
【図２】
2007088130.tif 000004
【図３】
2007088130.tif 000005
【図４】
2007088130.tif 000006
【図５】
2007088130.tif 000007
【図６】
2007088130.tif 000008
【図７】
2007088130.tif 000009
【図８】
2007088130.tif 000010