(57)【要約】【課題】  マイクロ波帯域用の移相器を用いることなく、ＶＣＯの出力するマイクロ波帯域の出力信号の位相を制御すること。【解決手段】  ＶＣＯ１０の出力信号ＦＯＵＴの位相を制御するために、第１基準信号ＦＲｅｆ１を用いて出力信号ＦＯＵＴをダウンコンバートし、調整対象信号ＳＣＯを生成する一方、調整対象信号ＳＣＯと同一周波数を有する第２基準信号ＦＲｅｆ２を所望とする移相量を示す移相信号ＳＰＳに従って移相して第３基準信号ＦＲｅｆ３を生成し、調整対象信号ＳＰＳの位相と第３基準信号ＦＲｅｆ３の位相を一致させるようにしてＶＣＯ１０を制御するＰＬＬを形成する。これにより、出力信号ＦＯＵＴよりも低い周波数の信号の位相制御をもって出力信号ＦＯＵＴの位相制御を行うことができる。【選択図】図１
2007027942.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数の出力信号を生成する電圧制御発振器における前記出力信号の位相を制御する位相制御方法であって、
前記所定周波数と異なる第１周波数であって前記所定周波数と前記第１周波数との差が前記所定周波数よりも小さくなるようにして選定された前記第１周波数を有する第１基準信号を用いて前記出力信号をダウンコンバートし、前記所定周波数及び前記第１周波数より小さい第２周波数を有する調整対象信号を生成する一方、前記第２周波数と同一周波数を有する第２基準信号を所望とする移相量に従って移相して第３基準信号を生成し、前記調整対象信号と前記第３基準信号の位相を一致させるようにして前記電圧制御発振器を制御するＰＬＬを形成することにより、前記所定周波数よりも相対的に低い第２周波数の位相制御をもって前記出力信号の位相制御を行うことを特徴とする、
位相制御方法。
【請求項２】
所定周波数の出力信号を生成する電圧制御発振器と、
前記出力信号と前記所定周波数とは異なる第１周波数の第１基準信号を受け取って、前記所定周波数と前記第１周波数との差の整数分の１（１／１を含む）の周波数である第２周波数の調整対象信号を生成する調整対象信号生成手段と、
移相量をＤＣ電圧で示す移相信号に従って、前記第２周波数と同一周波数の第２基準信号の位相をシフトさせ、第３基準信号を生成する移相器と、
前記調整対象信号と前記第３基準信号とを比較して当該比較結果に応じた誤差調整信号を生成し、当該誤差調整信号を前記電圧制御発振器に入力することにより、前記出力信号の制御を行う誤差調整手段と
を備えることを特徴とする位相制御発振装置。
【請求項３】
前記調整対象信号生成手段は、
前記出力信号と前記第１基準信号を受け取って、前記所定周波数と前記第１周波数との差の周波数を有する中間周波数信号を生成する周波数変換器と、
前記中間周波数信号を１／Ｎ（Ｎは２以上の整数）に分周して前記調整対象信号を生成するＮ分周器とを備えることを特徴とする、
請求項２記載の位相制御発振装置。
【請求項４】
前記移相器は、
前記第３基準信号を生成する移相器用電圧制御発振器と、
前記第３基準信号の位相と前記第２基準信号の位相とを比較して、位相差に応じたＤＣ電圧を有する移相器内位相差信号を生成する移相器用位相比較器と、
該移相器内位相差信号と前記移相信号を比較して、それらの差分に応じた調整信号を生成し、当該調整信号を前記移相器用電圧制御発振器に入力することにより、前記第３基準信号の制御を行う移相器用調整手段とを備えることを特徴とする、
請求項２又は３記載の位相制御発振装置。
【請求項５】
前記移相器用位相比較器は、
前記第２基準信号を当該第２基準信号の平均値と比較し、当該平均値に対する前記第２基準信号の大小に応じた二値信号である第１二値化信号を生成する第１二値化器と、
前記第３基準信号を当該第３基準信号の平均値と比較し、当該平均値に対する前記第３基準信号の大小に応じた二値信号である第２二値化信号を生成する第２二値化器と、
前記第１二値化信号と前記第２二値化信号とを受け取って、前記第２二値化信号の立ち上がりエッジに応じて立ち上がり且つ前記第１二値化信号の立ち上がりエッジに応じて立ち下がるエッジ位相比較結果信号を生成するエッジ位相比較器と、
エッジ位相比較結果信号を受け取って、当該エッジ位相比較結果信号のハイレベルを示している時間に比例したＤＣ電圧を有する前記移相器内位相差信号を生成する移相器内位相差信号生成器とを備えることを特徴とする、
請求項４記載の位相制御発振装置。
【請求項６】
前記エッジ位相比較器は、第１乃至第４の２入力ＮＡＮＤ回路を備えており、
前記第１のＮＡＮＤ回路の一方の入力端子には前記第１二値化信号が入力され、
前記第２のＮＡＮＤ回路の一方の入力端子には前記第２二値化信号が入力され、
前記第１のＮＡＮＤ回路の出力端子は、前記第３のＮＡＮＤ回路の一方の入力端子に接続され、
前記第２のＮＡＮＤ回路の出力端子は、前記第４のＮＡＮＤ回路の一方の入力端子に接続され、
前記第３のＮＡＮＤ回路の出力端子は、前記第２のＮＡＮＤ回路の他方の入力端子と前記第４のＮＡＮＤ回路の他方の入力端子とに共通に接続され、
前記第４のＮＡＮＤ回路の出力端子は、前記第１のＮＡＮＤ回路の他方の入力端子と前記第３のＮＡＮＤ回路の他方の入力端子とに共通に接続され、
前記第４のＮＡＮＤ回路の出力端子からは、前記エッジ位相比較結果信号が出力されることを特徴とする、請求項５記載の位相制御発振装置。
【請求項７】
前記移相器内位相差信号生成器は、
前記エッジ位相比較結果信号の立ち下がりエッジに応じて立ち上がり、所定期間経過の後、自動的に立ち下がる第１パルス信号を生成する第１パルス信号生成器と、
該第１パルス信号の立ち下がりエッジに応じて立ち上がり、前記エッジ位相比較結果信号の立ち上がりエッジに応じて立ち下がる第２パルス信号を生成する第２パルス信号生成器と、
帰還路の抵抗に対してツェナーダイオードを並列に挿入され、出力電圧が所定の負電圧以下にならないようにして構成された反転増幅器であって、前記エッジ位相比較結果信号を受け取って反転増幅信号を生成する反転増幅器と、
前記第２パルス信号に応じてオン・オフするスイッチを帰還路の容量に対して並列に挿入されて構成された積分回路であって、前記反転増幅信号を受け取って、前記第２パルス信号がローレベルを示している間は前記容量にて前記反転増幅信号を積分する一方、前記第２パルス信号がハイレベルを示している間は当該積分処理をリセットすることにより、積分結果信号を生成する積分回路と、
前記積分結果信号を受け取って、前記第１パルス信号がハイレベルを示しているときに前記積分結果信号をサンプルする一方、前記第１パルス信号がローレベルを示しているときには前記サンプルの結果をホールドすることにより、前記移相器内位相差信号を生成するサンプルホールド回路とを備えていることを特徴とする、
請求項５又は６記載の位相制御発振装置。
【請求項８】
前記移相器用調整手段は、前記移相器内位相差信号と前記移相信号の差異を積分する積分増幅器を備えていることを特徴とする、
請求項４乃至７のいずれかに記載の位相制御発振装置。
【請求項９】
前記誤差調整手段は、
前記調整対象信号と前記第３基準信号との位相比較を行って位相差信号を生成する位相比較器と、
該位相差信号を積分して前記誤差調整信号を生成し、前記電圧制御発振器に出力する積分増幅器とを備えていることを特徴とする、
請求項２乃至８のいずれかに記載の位相制御発振装置。
【請求項１０】
前記位相比較器は、位相のみならず周波数が異なる場合には周波数比較器としても動作する位相−周波数比較器であることを特徴とする、
請求項９記載の位相制御発振装置。
【請求項１１】
請求項２乃至１０のいずれかに記載された複数の位相制御発振装置と、
該複数の位相制御発振装置の夫々に接続された複数のアンテナと、
前記位相制御発振装置に対して前記第１基準信号及び前記第２基準信号並びに前記移相信号を出力し、前記出力信号の位相を制御する制御部とを備えた
送信用アレーアンテナ。
【請求項１２】
前記制御部は、すべての前記位相制御発振装置に対して共通の前記第１基準信号及び前記第２基準信号を出力する一方、前記位相制御発振装置の夫々に対して固有の前記移相量を示す前記移相信号を出力するものであることを特徴とする、
請求項１１記載の送信用アレーアンテナ。
【請求項１３】
前記位相制御発振装置の夫々の内部又は近傍にＤ／Ａ変換器を更に備えており、
前記制御部は、前記位相制御発振装置の夫々に対して前記移相量を示す前記移相信号を直接出力することに代えて、前記移相量に対応するデジタル信号を出力するものであり、
前記Ｄ／Ａ変換器の夫々は、前記デジタル信号を受け取って、Ｄ／Ａ変換し、対応する前記位相制御発振装置の前記移相器に対して前記移相信号としてのアナログ信号を出力するものであることを特徴とする、
請求項１１又は１２記載の送信用アレーアンテナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移相器を用いて位相制御可能なＰＬＬ（Phase-Locked Loop）−ＶＣＯ（Voltage-Controlled Oscillator：電圧制御発振器）装置、すなわち位相制御発振装置、ならびに送信用アレーアンテナに関する。
【背景技術】
【０００２】
例えば、マイクロ波帯域の無線通信に用いられる送信用アレーアンテナの指向性パターンを適切なものとするためには、アレーアンテナを構成するすべてのアンテナの信号源の位相を個別に且つ正確に制御する必要がある。
【０００３】
従来、上記の制御のため、直接的な信号源としてはマイクロ波帯域の出力信号を生成するＶＣＯを含むＰＬＬ回路に対して、出力信号と同一周波数を有する基準信号をアンテナ毎に所望とする移相量だけ移相して得られる信号をアンテナ別基準信号として入力し、そのアンテナ別基準信号と出力信号の位相を一致させるようにして、出力信号の位相制御を行っていた。
【０００４】
すなわち、従来、基準信号からアンテナ別基準信号を生成するために用いられていた移相器はマイクロ波帯域用のものであり、且つ、ＰＬＬ回路もマイクロ波帯域ベースのものであった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、マイクロ波帯域用の移相器は取り扱いが不便であるなど、使用上種々の問題があった。マイクロ波帯域用の移相器には、導波管タイプのものと電子回路タイプのものがある。このうち、導波管タイプの移相器は、重量・寸法が嵩むという問題を有し、また、制御速度や位相可変範囲などの点で電子回路タイプの移相器に劣る。一方、電子回路タイプの移相器の場合も、対象周波数が高すぎることから、温度変化の影響を受けやすく安定した温度特性下で動作させることが困難であり、また、制御電圧と位相変化量との関係がリニアでないことから取り扱いが不便であるといった問題があった。
【０００６】
本発明は、上述した問題を生じさせることなく、マイクロ波のような高い周波数の信号の位相制御を行うことのできる位相制御方法及びそれに用いることの可能な位相制御発振装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、所定周波数の出力信号を生成する電圧制御発振器における前記出力信号の位相を制御する位相制御方法を提供する。この方法は、前記所定周波数と異なる第１周波数であって前記所定周波数と前記第１周波数との差が前記所定周波数よりも小さくなるようにして選定された前記第１周波数を有する第１基準信号を用いて前記出力信号をダウンコンバートし、前記所定周波数及び前記第１周波数より小さい第２周波数を有する調整対象信号を生成する一方、前記第２周波数と同一周波数を有する第２基準信号を所望とする移相量に従って移相して第３基準信号を生成し、前記調整対象信号と前記第３基準信号の位相を一致させるようにして前記電圧制御発振器を制御するＰＬＬを形成することにより、前記所定周波数よりも相対的に低い第２周波数の位相制御をもって前記出力信号の位相制御を行うことを特徴とする。
【０００８】
本発明は、また、所定周波数の出力信号を生成する電圧制御発振器と、前記出力信号と前記所定周波数とは異なる第１周波数の第１基準信号を受け取って、前記所定周波数と前記第１周波数との差の整数分の１（１／１を含む）の周波数である第２周波数の調整対象信号を生成する調整対象信号生成手段と、移相量をＤＣ電圧で示す移相信号に従って、前記第２周波数と同一周波数の第２基準信号の位相をシフトさせ、第３基準信号を生成する移相器と、前記調整対象信号と前記第３基準信号とを比較して当該比較結果に応じた誤差調整信号を生成し、当該誤差調整信号を前記電圧制御発振器に入力することにより、前記出力信号の制御を行う誤差調整手段とを備えた位相制御発振装置を提供する。
【発明の効果】
【０００９】
本発明の位相制御方法によれば、例えば、マイクロ波よりも遥かに低い周波数の信号（第２基準信号）を直接的な移相対象とし、その結果をマイクロ波帯域の出力信号の位相制御に反映させるといったことが可能となる。従って、マイクロ波帯域の信号を直接的な移相対象とした場合に問題となっていた温度依存性は問題とならない。
【００１０】
また、直接的な移相対象の周波数と出力信号の周波数との差がある程度大きければ、低い周波数の信号の線形性の良い部分（例えば、正弦波の０±π付近の部分）を出力信号の一周期分又はそれ以上に対応させることができる。この場合、低い周波数の信号の移相用の信号と、その移相結果に応じて制御される出力信号の位相とはリニアに対応することとなる。従って、位相制御が容易となり、正確なビームパターンを形成することが可能となる。
【００１１】
本発明の位相制御発振装置によれば、第１周波数及び第２周波数を適切に設定することにより、上述した本発明の位相制御方法における効果を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態例を説明する。
本実施の形態は、複数のアンテナと、各アンテナの信号源としての複数の位相制御発振装置と、各位相制御発振装置の動作を制御する制御部とを備えた送信用アレーアンテナに関するものである。位相制御発振装置の詳細については、以下、図面を参照して説明する。これらの位相制御発振装置は、互いに同一構成を有し、概略、制御部（図示せず）から配信される第１基準信号及び第２基準信号並びに移相信号に応じて出力信号の位相制御を可能とするものである。このうち、第１基準信号は位相制御発振装置の出力信号の周波数（「所定周波数」とする）に近い周波数（但し、所定周波数とは異なる）である第１周波数の信号であり、第２基準信号は所定周波数や第１周波数よりも遥かに低い周波数である第２周波数の信号である。
【００１３】
すなわち、第１周波数及び第２周波数は、所定周波数と第１周波数との差が所定周波数と第２周波数との差よりも遥かに小さくなるようにして選定されている。詳しくは、本実施の形態における第２周波数は、所定周波数と第１周波数との差をＮ分の１（Ｎは２以上の整数）に分周して得られる周波数である。但し、本発明はこれに制限されるものではなく、第２周波数は例えば所定周波数と第１周波数との差の周波数であっても良い。また、移相信号は第２基準信号を移相する際における移相量をＤＣ電圧で示してなる信号である。
【００１４】
本実施の形態による位相制御発振装置は、図１に示されるように、電圧制御発振器（ＶＣＯ）１０、方向性結合器２０、調整対象信号生成部３０、移相器４０、及び誤差調整部５０を備えている。
【００１５】
電圧制御発振器（ＶＣＯ）１０は、所定周波数の出力信号ＦＯＵＴを生成するものである。この電圧制御発振器（ＶＣＯ）１０は電力増幅器を含むようにして構成されていても良い。方向性結合器２０は、出力信号ＦＯＵＴをアンテナに送ると共に調整対象信号生成部３０に送出するものである。調整対象信号生成部３０は、出力信号ＦＯＵＴと第１基準信号ＦＲｅｆ１を受け取って、第２周波数を有する調整対象信号ＳＣＯを生成するものである。移相器４０は、移相信号ＳＰＳに従って、第２基準信号ＦＲｅｆ２の位相をシフトさせ、第３基準信号ＦＲｅｆ３を生成するものである。誤差調整部５０は、調整対象信号ＳＣＯと第３基準信号ＦＲｅｆ３を比較して、その比較結果に応じた誤差調整信号ＳＣＴＬを生成し、誤差調整信号ＳＣＴＬを電圧制御発振器（ＶＣＯ）１０に入力することにより、出力信号ＦＯＵＴの制御を行うものである。
【００１６】
このような構成を備える位相制御発振装置においては、第２周波数が所定周波数と第１周波数との差をＮ分の１（Ｎは２以上の整数）に分周して得られる周波数としたことから、第３基準信号ＦＲｅｆ３に加えられた移相量をφとした場合、制御される出力信号ＦＯＵＴの位相変化はφ＊Ｎとなる。すなわち、ＦＯＵＴの位相を２π変化させるためには第３基準信号ＦＲｅｆ３の移相量を２π／Ｎとすればよい。
【００１７】
調整対象信号生成部３０は、図２に示されるように、周波数変換器３１とＮ分周器（１／Ｎ）３３を備えている。周波数変換器３１は、例えばミキサからなり、出力信号ＦＯＵＴと第１基準信号ＦＲｅｆ１を受け取って、所定周波数と第１周波数との差の周波数を有する中間周波数信号±（ＦＯＵＴ−ＦＲｅｆ１）を生成するものである。Ｎ分周器（１／Ｎ）は、中間周波数信号±（ＦＯＵＴ−ＦＲｅｆ１）を１／Ｎ（Ｎは２以上の整数）に分周して調整対象信号ＳＣＯを生成するものである。
【００１８】
誤差調整部５０は図３に示されるように、位相−周波数比較器（Phase-Frequency Comparator）５１と、積分増幅器５３とを備えている。位相−周波数比較器（Phase-Frequency Comparator）５１は、調整対象信号ＳＣＯと第３基準信号ＦＲｅｆ３との位相比較を行って位相差信号ＳＰＤを生成するものである。なお、位相−周波数比較器５１は、位相のみならず周波数が異なる場合には周波数比較器としても動作するものであるが、条件によっては通常の位相比較器を用いることもできる。積分増幅器５３は、位相差信号ＳＰＤを積分して誤差調整信号ＳＣＴＬを生成し、誤差調整信号ＳＣＴＬを電圧制御発振器（ＶＣＯ）１０に出力するものである。
【００１９】
移相器４０は、図４に示されるように、移相器用電圧制御発振器（移相器用ＶＣＯ）４１、移相器用位相比較器４３及び移相器用調整器４５を備えている。移相器用電圧制御発振器（移相器用ＶＣＯ）４１は、第３基準信号ＦＲｅｆ３を生成するものである。移相器用位相比較器４３は、第３基準信号ＦＲｅｆ３の位相と第２基準信号ＦＲｅｆ２の位相とを比較して、位相差に応じたＤＣ電圧を有する移相器内位相差信号ＳＰＳＰＤを生成するものである。移相器用調整器４５は、移相器内位相差信号ＳＰＳＰＤと移相信号ＳＰＳを比較して、それらの差分に応じた調整信号ＳＰＳＣＯを生成し、調整信号ＳＰＳＣＯを移相器用電圧制御発振器（移相器用ＶＣＯ）４１に入力することにより、第３基準信号ＦＲｅｆ３の制御を行うものである。具体的には、本実施の形態における移相器用調整器４５は、移相信号ＳＰＳを正相入力に入力されると共に移相器内位相差信号ＳＰＳＰＤを逆相入力に入力された積分増幅器を備えており、移相器内位相差信号ＳＰＳＰＤと移相信号ＳＰＳの差の電圧を積分して積分結果を調整信号ＳＰＳＣＯとして出力する。
【００２０】
詳しくは、移相器用位相比較器４３は、図５に示されるように、第１二値化器４１１、第２二値化器４１２、エッジ位相比較器４１３及び移相器内位相差信号生成器４１４を備えている。第１二値化器４１１は、第２基準信号ＦＲｅｆ２から第１二値化信号ＳＢ１を生成する。この第１二値化信号ＳＢ１は、第２基準信号ＦＲｅｆ２を第２基準信号ＦＲｅｆ２の平均値と比較し、その平均値に対する第２基準信号ＦＲｅｆ２の大小に応じた二値信号である。第２二値化器４１２は、第３基準信号ＦＲｅｆ３から第２二値化信号ＳＢ２を生成する。この第２二値化信号ＳＢ２は、第３基準信号ＦＲｅｆ３を第３基準信号ＦＲｅｆ３の平均値と比較し、その平均値に対する第３基準信号ＦＲｅｆ３の大小に応じた二値信号である。エッジ位相比較器４１３は、第１二値化信号ＳＢ１と第２二値化信号ＳＢ２とを受け取って、エッジ位相比較結果信号ＳＰＳＲを生成する。エッジ位相比較結果信号ＳＰＳＲは、第２二値化信号ＳＢ２の立ち上がりエッジに応じて立ち上がり且つ第１二値化信号ＳＢ１の立ち上がりエッジに応じて立ち下がる信号である。移相器内位相差信号生成器４１４は、エッジ位相比較結果信号ＳＰＳＲを受け取って、エッジ位相比較結果信号ＳＰＳＲのハイレベルを示している時間に比例したＤＣ電圧を有する移相器内位相差信号ＳＰＳＰＤを生成する。
【００２１】
図５を参照すると、本実施の形態におけるエッジ位相比較器４１３は、第１乃至第４の２入力ＮＡＮＤ回路４１３ａ〜４１３ｄを備えている。第１のＮＡＮＤ回路４１３ａの一方の入力端子は第１二値化器４１１に接続されており、第１二値化信号ＳＢ１を入力される。第２のＮＡＮＤ回路４１３ｂの一方の入力端子は第２二値化器４１２に接続されており、第２二値化信号ＳＢ２を入力される。第１のＮＡＮＤ回路４１３ａの出力端子は、第３のＮＡＮＤ回路４１３ｃの一方の入力端子に接続されており、第２のＮＡＮＤ回路４１３ｂの出力端子は、第４のＮＡＮＤ回路４１３ｄの一方の入力端子に接続されている。第３のＮＡＮＤ回路４１３ｃの出力端子は、第２の他方の入力端子４１３ｂと第４のＮＡＮＤ回路４１３ｄの他方の入力端子とに共通に接続されており、第４のＮＡＮＤ回路４１３ｄの出力端子は、第１のＮＡＮＤ回路４１３ａの他方の入力端子と第３のＮＡＮＤ回路４１３ｃの他方の入力端子とに共通に接続されている。このようにして構成されたエッジ位相比較器４１３においては、第４のＮＡＮＤ回路４１３ｄの出力が、エッジ位相比較器４１３の出力、すなわち、エッジ位相比較結果信号ＳＰＳＲとなる。
【００２２】
エッジ位相比較器４１３の構成を上記のようにしたことにより、位相比較ができない期間はゲートＩＣの信号伝達時間のみとなり、実用上問題を生じない。例えば、２つのＮＡＮＤ回路（図５における４１３ｃ及び４１３ｄ）のみを用いてフリップフロップを構成し、それをもって位相比較を行った場合と比較すると、正確な位相比較を行うことができ、また、フリップフロップの入力段にＣＲ時定数を利用したエッジ取出し手段を設けた場合と比較すると、正確な位相比較を行うことのできない時間を極力減らすことができる。
【００２３】
本実施の形態における移相器内位相差信号生成器４１４は、図６に示されるように、第１パルス信号生成器４１４ａ、第２パルス信号生成器４１４ｂ、反転増幅器４１４ｃ、積分回路４１４ｄ及びサンプルホールド回路（Ｓ／Ｈ）４１４ｅを備えている。
【００２４】
第１パルス信号生成器４１４ａは、エッジ位相比較結果信号ＳＰＳＲの立ち下がりエッジに応じて立ち上がり、所定期間経過の後、自動的に立ち下がる第１パルス信号ＳＰ１を生成する。
【００２５】
第２パルス信号生成器４１４ｂは、第１パルス信号ＳＰ１の立ち下がりエッジに応じて立ち上がり、エッジ位相比較結果信号ＳＰＳＲの立ち上がりエッジに応じて立ち下がる第２パルス信号ＳＰ２を生成する。
【００２６】
反転増幅器４１４ｃは、抵抗Ｒ１及び抵抗Ｒ２とオペアンプに加えて、抵抗Ｒ２に対して並列に挿入されたツェナーダイオードＺＤを更に備えたものであり、出力電圧が所定の負電圧以下にならないようにして構成されている。この反転増幅器４１４ｃは、エッジ位相比較結果信号ＳＰＳＲを受け取って、反転増幅信号ＳＡ１を生成する。
【００２７】
積分回路４１４ｄは、抵抗Ｒ３及び容量Ｃとオペアンプに加えて、容量Ｃに並列に挿入されたスイッチＳＷを更に備えたものである。スイッチＳＷは、第２パルス信号生成器４１４ｂの出力する第２パルス信号ＳＰ２に応じてオン・オフするものである。この積分回路４１４ｄは、反転増幅信号ＳＡ１を受け取って、第２パルス信号ＳＰ２がローレベルを示している間はスイッチＳＷをオフにすることにより容量Ｃにて反転増幅信号ＳＡ１を積分する一方、第２パルス信号ＳＰ２がハイレベルを示している間はスイッチＳＷをオンとして積分処理をリセットすることにより、積分結果信号ＳＡ２を生成する。例えばＬＰＦを採用した場合にはパルス幅変化への応答が悪くならざるを得ないが、上記のような構成を採用したことにより、本実施の形態においては、図7に示されるように、積分結果信号ＳＡ２の値であるＶ１やＶ２は、それぞれ、直前のエッジ位相比較結果信号ＳＰＳＲがハイレベルである期間Ｔ１やＴ２に比例しており、その応答も速くなっている。
【００２８】
サンプルホールド回路（Ｓ／Ｈ）４１４ｅは、積分結果信号ＳＡ２を受け取って、第１パルス信号ＳＰ１がハイレベルを示しているときに積分結果信号ＳＡ２をサンプルする一方、第１パルス信号ＳＰ１がローレベルを示しているときにはサンプルの結果をホールドすることにより、移相器内位相差信号ＳＰＳＰＤを生成する。
【００２９】
以上説明したように、本実施の形態による位相制御発振装置においては、第１周波数を有する第１基準信号ＦＲｅｆ１を用いて出力信号ＦＯＵＴをダウンコンバートして第２周波数を有する調整対象信号ＳＣＯを生成する一方、第２周波数と同一周波数を有する第２基準信号ＦＲｅｆ２を移相信号ＳＰＳに従って移相して第３基準信号ＦＲｅｆ３を生成し、調整対象信号ＳＣＯと第３基準信号ＦＲｅｆ３の位相を一致させるようにして電圧制御発振器（ＶＣＯ）１０を制御するＰＬＬを形成することにより、所定周波数よりも相対的に低い第２周波数を有する第２基準信号ＦＲｅｆ２の位相制御をもって出力信号ＦＯＵＴの位相制御を行うことができる。この際、第２周波数を適切に選択すれば、第２基準信号ＦＲｅｆ２の線形性の良い部分のみを利用して出力信号ＦＯＵＴの位相制御を行うことができる。すなわち、移相信号ＳＰＳによる移相量と出力信号ＦＯＵＴの位相とをリニアに対応させることができ、位相制御を容易に行うことができる。
【００３０】
また、本実施の形態による送信用アレーアンテナにおける制御部は、位相制御発振装置に対して共通の第１基準信号ＦＲｅｆ１及び前記第２基準信号ＦＲｅｆ２を出力する一方、各位相制御発振装置に対して固有の移相量を示す移相信号ＳＰＳを出力する。これにより、各位相制御発振器の位相制御を個別に行うことができる。
【００３１】
なお、上述した実施の形態においては、移相信号ＳＰＳをアナログ信号として説明してきたが、例えば、制御部から所望とする移相量を示すデジタル信号を出力させる一方、各位相制御発振装置の内部又は各位相制御発振装置の移相器４０の近傍にＤ／Ａ変換器を更に設けることとして、そのＤ／Ａ変換器で制御部から出力されたデジタル信号をアナログ信号に変換し、そのアナログ信号を移相信号ＳＰＳとすることとしても良い。このような構成とすれば、発振器間の電圧差異による誤差混入を防ぐことができる。
【産業上の利用可能性】
【００３２】
本発明による送信用アレーアンテナは、例えば、ある地点で発電した電力を他の地点に無線伝送する無線電力伝送技術、特にマイクロ波送電技術に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態による位相制御発振装置の構成を示すブロック図。
【図２】図１に示される調整対象信号生成部の構成を示すブロック図。
【図３】図１に示される誤差調整部の構成を示すブロック図。
【図４】図１に示される移相器の構成を示すブロック図。
【図５】図４に示される移相器用位相比較器の構成を示すブロック図。
【図６】図５に示される移相器内位相差信号生成器の構成を示すブロック図。
【図７】図６に示される移相器内位相差信号生成器の動作を示すタイミングチャート。
【符号の説明】
【００３４】
１０        電圧制御発振器（ＶＣＯ）
２０        方向性結合器
３０        調整対象信号生成部
３１        周波数変換器
３３        Ｎ分周器
４０        移相器
４１        移相器用電圧制御発振器（移相器用ＶＣＯ）
４１１      第１二値化器
４１２      第２二値化器
４１３      エッジ位相比較器
４１３ａ〜４１３ｄ    ＮＡＮＤ回路
４１４      移相器内位相差信号生成器
４１４ａ    第１パルス信号生成器
４１４ｂ    第２パルス信号生成器
４１４ｃ    反転増幅器
４１４ｄ    積分回路
４１４ｅ    サンプルホールド回路（Ｓ／Ｈ）
４３        移相器用位相比較器
４５        移相器用調整器
５０        誤差調整部
５１        位相−周波数比較器
５３        積分増幅器
【図１】
2007027942.tif 000003
【図２】
2007027942.tif 000004
【図３】
2007027942.tif 000005
【図４】
2007027942.tif 000006
【図５】
2007027942.tif 000007
【図６】
2007027942.tif 000008
【図７】
2007027942.tif 000009