(57)【要約】【課題】多数のＩＣチップを密集して積層させた電子機器用モジュールが提供される。【解決手段】本発明は、複数のＩＣチップを密集して積層させた電子機器用モジュールから、電極が形成された基板、上記基板上に配置された少なくとも一つのスペーサ(ｓｐａｃｅｒ)、上記スペーサ上に配置され、上記スペーサより大きい大きさを具備し基板に電気的に連結されるＩＣチップ、および、上記基板とＩＣチップとの間に形成された空間、を含むＩＣチップ積層構造を有する電子機器用モジュールを提供する。【選択図】図４
2007027746.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、
電極が形成された基板、
前記基板上に配置された少なくとも一つのスペーサ(ｓｐａｃｅｒ)、
前記スペーサ上に配置され、前記スペーサより大きい大きさを具備し前記基板に電気的に連結されるＩＣチップ、および
前記基板と前記ＩＣチップとの間に形成された空間、を含むことを特徴とする電子機器用モジュール。
【請求項２】
前記空間はチップ部品らが基板に実装される領域を形成することを特徴とする請求項１に記載の電子機器用モジュール。
【請求項３】
前記空間は第２ＩＣチップと第２スペーサが配されたことを特徴とする請求項１に記載の電子機器用モジュール。
【請求項４】
前記第２ＩＣチップと前記第２スペーサは前記少なくとも一つのスペーサと同一高さを有することを特徴とする請求項３に記載の電子機器用モジュール。
【請求項５】
前記ＩＣチップおよび前記第２ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)であることを特徴とする請求項４に記載のＩＣチップ積層構造を有する電子機器用モジュール。
【請求項６】
前記ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)で、前記第２ＩＣチップはフリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)であることを特徴とする請求項４に記載のＩＣチップ積層構造を有する電子機器用モジュール。
【請求項７】
複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、
電極が形成された基板、
前記基板上に配置された第１ＩＣチップ、
前記第１ＩＣチップまたは前記基板上に配置された複数のスペーサ、
前記複数のスペーサ上に配置され、前記ＩＣチップより大きい大きさで実装される第２ＩＣチップ、および
前記基板と前記第２ＩＣチップとの間に形成されたチップ部品装着空間、を含むことを特徴とする電子機器用モジュール。
【請求項８】
前記第１ＩＣチップおよび前記第２ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)であることを特徴とする請求項７に記載の電子機器用モジュール。
【請求項９】
前記第１ＩＣチップはフリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)で、前記第２ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)であることを特徴とする請求項７に記載の電子機器用モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の集積回路チップ(以下、ＩＣチップとする)を密集して積層させた電子機器用モジュールに関することとして、より詳細には多数のＩＣチップらとチップ部品らを効率的に積層配置して小型化及び集積化を成すことにより電子製品の性能向上を成すことと同時に、構造的な空間活用度を極大化させ完製品の小型化を成すことが可能であるよう改善されたＩＣチップ積層構造を有する電子機器用モジュールに関する。
【背景技術】
【０００２】
最近、電子製品の急速な産業発展が成され、使用者のニーズに伴い電子機器はさらに小型化と軽量化及び多機能化が要求されている。 
【０００３】
このような要求に伴い開発された電子機器組合せ技術の一つとして、同一または異種の複数のＩＣチップを一つの単位モジュール(ｍｏｄｕｌｅ)で具現する技術が開発されつつある。
【０００４】
これは各々のＩＣチップをモジュール(ｍｏｄｕｌｅ)多数個で具現することに比べ一つのモジュールで構成するためその大きさや重さ及び実装面積において非常に有利な利点を有する。
【０００５】
このようなモジュール技術は特に小型化と軽量化が要求される携帯用電話機などにおいて実装面積の縮小と軽量化のため多く適用されている。
【０００６】
一般的に複数の半導体素子またはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)、フリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)等のような複数のＩＣチップを一つのモジュール(ｍｏｄｕｌｅ)内に構成する方法としては、これらを積層させる方法と並列に配置させる方法がある。前者の場合、複数のチップを積層させる構造であるため、その工程が複雑となり限定された厚さから安定された工程を確保し難い短所があり、後者の場合には基板の平面上に二つ以上のＩＣチップを並んで配列させる構造であるため、大きさ減少による小型化の長所を得難い。普通小型化と軽量化が必要なモジュール(ｍｏｄｕｌｅ)に適用される形態としてＩＣチップらを積層させる形態が多く使用される。
【０００７】
このような形態の従来技術に伴うＩＣチップ積層構造を有する電子機器用モジュールは下記の通りである。
【０００８】
図１は従来技術に伴う電子機器用モジュール２００の一例を示した断面図として、このような従来の電子機器用モジュール(ｍｏｄｕｌｅ)２００は基板２１０上に第１ＩＣチップ２１２が実装され、その上には第１スペーサ２１４が位置され、上記第１ＩＣチップ２１２とは一定間隔を維持しながら基板２１０上に第２スペーサ２１６が配置され、上記第１ＩＣチップ２１２の第１スペーサ２１４と第２スペーサ２１６上に第２ＩＣチップ２２０が配置される構造である。そして上記第１ＩＣチップ２１２と第２ＩＣチップ２２０は各々上記基板２１０に多数のボンディングワイヤ２２２で電気的に連結される構造である。
【０００９】
上記のような構造を通じて従来技術に伴う電子機器用モジュール２００は複数の第１ＩＣチップ２１２と第２ＩＣチップ２２０を積層で配置する構造を有する。
【００１０】
しかし、このような従来の電子機器用モジュール２００は上記第１ＩＣチップ２１２と第２ＩＣチップ２２０ら以外の様々なチップ部品、例えば抵抗、ＭＬＣＣ、インダクタ等基本的な複数の素子が基板２１０上に実装されるべきであるが、これらは別途の位置に装着しなければならないためその構造は小型化されず、それに伴う構造的な改善が必要である。
【００１１】
図２には従来の技術に伴う他の形態のＩＣチップ積層構造を有する電子機器用モジュール２５０が図示されている。
【００１２】
これは複数のＩＣチップを含んで一つの単位パッケージに製造される電子機器用モジュール２５０として、チップ実装領域とその周辺領域に形成された複数の第１基板ボンディングパッド２５２とそれらの第１基板ボンディングパッド２５２から所定距離に形成された複数の第２基板ボンディングパッド２５４を含む基板２５６を具備する。そして、上記基板２５６のチップ実装領域に付着された第１チップ２６０と、上記第２基板ボンディングパッド２５４と第１チップ２６０との間に付着され第１チップ２６０の実装高さより大きい厚さを有するスペーサ(ｓｐａｃｅｒ)２６２と、第１チップ２６０より大きさが大きくスペーサ２６２上にチップパッド２６４ａが形成された第２チップ２６４を具備する。
【００１３】
また、上記第１チップ２６０のチップパッド２６０ａとそれに対応される第１基板ボンディングパッド２５２、そして第２チップ２６４のチップパッド２６４ａとそれに対応される第２基板ボンディングパッド２５４を電気的に連結するボンディングワイヤ２７０と、基板２５６のチップ実装面の反対面に付着された外部接続端子２７４、及び上記第１チップ２６０、第２チップ２６４、ボンディングワイヤ２７０及びスペーサ２６２を密封支持するパッケージ胴体２８０を含む構造である。
【００１４】
しかし、このような従来の構造も上記第１チップ２６０と第２チップ２６４以外の様々なチップ部品に対する考慮をしていないものであるため、これらを別途に装着しなければならず、これに伴い構造改善の必要性が多いのである。
【００１５】
図３には上記とはまた異なる従来構造の電子機器用モジュール３００が図示されている。このような従来の技術は電極(未図示)が形成された基板３１０上に第１半導体素子３１２があり、その上に接着剤層(スペーサ)３１４ａ、３１６ａを通じて第２、３半導体素子３１４、３１６が配置されている。そして、第１、２、３半導体素子３１２、３１４、３１６と基板３１０は複数のボンディングワイヤ３２０で連結されている。
【００１６】
しかし、このような従来の技術も上記第１、２、３半導体素子３１２、３１４、３１６を効果的に積層してはいるものの、上記半導体素子３１２、３１４、３１６以外の様々な基本的なチップ部品等に対する考慮をしていないものであるため、これらを別途に装着しなければならない。従って、このような従来の技術も構造改善の必要性が多いのである。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は上記のような従来の問題点を解決するためのものとして、その目的は複数のＩＣチップの積層構造においてチップ部品装着空間の活用を極大化して、これらＩＣチップとチップ部品との間で成される回路連結及び回路大きさを最小化することにより、これらの間の性能特性を向上させるよう改善されたＩＣチップ積層構造を有する電子機器用モジュールを提供することにその目的がある。
【００１８】
そして、本発明は複数のＩＣチップの積層構造において空間の活用を極大化し、小型化を成すことにより最終製品の小型化と集積化を成し製品競争力を確保することが可能であるよう改善されたＩＣチップ積層構造を有する電子機器用モジュールを提供するにもその目的がある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明の第１の形態によれば、複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、電極が形成された基板、上記基板上に配置された少なくとも一つのスペーサ(ｓｐａｃｅｒ)、上記スペーサ上に配置され、上記スペーサより大きい大きさを具備し基板に電気的に連結されるＩＣチップ、および、上記基板とＩＣチップとの間に形成された空間、を含むことを特徴とするＩＣチップ積層構造を有する電子機器用モジュールが提供される。
【００２０】
また、上記電子機器用モジュールにおいて、上記空間は複数のチップ部品が基板に実装される領域を形成することが好ましい。
【００２１】
また、上記電子機器用モジュールにおいて、上記空間は第２ＩＣチップと第２スペーサが配されたものであることを特徴とするＩＣチップ積層構造を有することが好ましい。
【００２２】
また、このとき、上記第２ＩＣチップと第２スペーサは上記少なくとも一つのスペーサと同一高さを有することが好ましい。
【００２３】
また、このとき、上記ＩＣチップおよび第２ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)でもよい。
【００２４】
また、このとき、上記ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)で、上記第２ＩＣチップはフリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)でもよい。
【００２５】
また、本発明の第２の形態によれば、複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、電極が形成された基板、上記基板上に配置された第１ＩＣチップ、上記第１ＩＣチップまたは基板上に配置された複数のスペーサ、上記複数のスペーサ上に配置され、上記ＩＣチップより大きい大きさで実装される第２ＩＣチップ、および、上記基板と第２ＩＣチップとの間に形成されたチップ部品装着空間、を含むことを特徴とするＩＣチップ積層構造を有する電子機器用モジュールが提供される。
【００２６】
また、上記電子機器用モジュールにおいて、上記第１および第２ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)であることを特徴とするＩＣチップ積層構造を有する電子機器用モジュールを提供する。
【００２７】
また、上記電子機器用モジュールにおいて、上記第１ＩＣチップはフリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)で、上記第２ＩＣチップはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)であることを特徴とするＩＣチップ積層構造を有する電子機器用モジュールを提供する。
【発明の効果】
【００２８】
本発明によると、複数のＩＣチップの積層構造から複数のＩＣチップと複数のチップ部品との間における回路連結及び回路構成を小型化し最小化することが可能であることにより、複数のＩＣチップとチップ部品及び基板との間から発生する電気的な抵抗及びインダクタンス等を最小化することが可能なため製品の技術的な性能を向上させる効果が得られる。
【００２９】
そして、本発明は複数のＩＣチップの積層構造において複数のＩＣチップと複数のチップ部品との間での空間の活用を極大化し、小型化を成すことにより本発明が装着される最終製品、即ち携帯電話などのモバイル製品の小型化と集積化を成し製品競争力を確保することが可能な改善された効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の好ましい実施例に対して図面を参照してより詳細に説明する。
【００３１】
本発明の一実施例に伴うＩＣチップ積層構造を有する電子機器用モジュール１は図４に図示された通り、ＩＣチップ１０を密集して積層させ、同時にチップ部品２０らを一体で積層させたものである。
【００３２】
本発明に伴うＩＣチップ積層構造を有する電子機器用モジュール１は電極(未図示)が形成された基板５を有する。そして、上記基板５の上部には少なくとも一つのスペーサ(ｓｐａｃｅｒ)１２が配置され、上記スペーサ１２は絶縁材料からなるものとして、多様な材質で構成されることが可能で、予め一定な形態を有するよう成形して基板５に付着させ形成することが可能である。
【００３３】
また、本発明は上記スペーサ１２上に配置され、上記スペーサ１２より大きい大きさを具備し基板５に電気的に連結されるＩＣチップ１０を含む。
【００３４】
上記ＩＣチップ１０と基板５の電気的な連結はＩＣチップ１０のチップパッド(未図示)に形成された金バンプとそれに対応される基板５のボンディングパッド(未図示)が複数のボンディングワイヤ２４によって多数個所で電気的に連結される。
【００３５】
そして、本発明は上記基板５とＩＣチップ１０との間に形成されたチップ部品装着空間３０を含む。即ち、上記スペーサ１２により基板５上で支持されるＩＣチップ１０はスペーサ１２を除いた基板５との間に空間３０を形成し、上記空間３０は複数のチップ部品２０が基板５に実装される領域を形成する構造である。
【００３６】
このため、上記空間３０はスペーサ１２の大きさとＩＣチップ１０の大きさとが事前に決まるとそれに合わせて上記空間３０の大きさは事前に計画可能なものである。
【００３７】
また、本発明は好ましくは、図５に図示された通り、上記空間３０は複数のチップ部品２０と第２ＩＣチップ４０と第２スペーサ４２が位置することが可能である。このような場合、上記空間３０は第２ＩＣチップ４０と第２スペーサ４２の大きさを考慮して事前に決まることが可能で、上記第２ＩＣチップ４０と第２スペーサ４２は上記少なくとも一つのスペーサ１２と同一高さを具備しＩＣチップ１０を支持することが可能である。
【００３８】
このような場合に上記第２スペーサ４２も絶縁材料からなるのである。そして、このように上記第２ＩＣチップ４０と第２スペーサ４２を装着する場合には第２ＩＣチップ４０と第２スペーサ４２の大きさがその上部に位置されたＩＣチップ１０に比べ小さいものであることが分かる。また、上記小さい大きさの第２ＩＣチップ４０は基板５上の組立過程において上記大きい大きさのＩＣチップ１０より優先してボンディングワイヤ４６が成され、その次に大きい大きさのＩＣチップ１０のボンディングワイヤ２４が連結される。
【００３９】
上記において本発明は好ましくは、上記ＩＣチップ１０及び第２ＩＣチップ４０らはベアチップ(ｂａｒｅ  ｃｈｉｐｓ)からなることが可能である。そして、本発明は好ましくは、上記ＩＣチップ１０はベアチップ(ｂａｒｅ  ｃｈｉｐｓ)で、上記第２ＩＣチップはフリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)からなることが可能である。
【００４０】
上記ベアチップはパッケージに入っておらず、ウェーハ(ｗａｆｅｒ)から切り取ったチップとして、このようにベアチップで構成するとさらに原価低減側面から有利で、フリップチップを具備すると性能面から有利である。
【００４１】
また、本発明は図６に図示されたような変形構造からなることが可能である。
【００４２】
本発明の変形実施例に伴うＩＣチップ積層構造を有する電子機器用モジュール５０は電極(未図示)が形成された基板５５を具備する。
【００４３】
そして、上記基板５５上に配置された第１ＩＣチップ６０を含み、上記第１ＩＣチップ６０または基板５５上に配置されたスペーサ６２らを含む。上記スペーサ６２は絶縁材料からなるものとして多様な材質で構成されることが可能で、第１ＩＣチップ６０の大きさに伴い、または以後に説明される第２ＩＣチップ７０の大きさに伴い予め一定な形態と大きさを有するように成形して上記第１ＩＣチップ６０または基板５５に付着される。
【００４４】
また、本発明は上記スペーサ６２ら上に配置され、上記第１ＩＣチップ６０より大きい大きさで実装される第２ＩＣチップ７０を含む。
【００４５】
このような上記第１及び第２ＩＣチップ６０、７０は基板５５との電気的な連結がボンディングワイヤ７４によって多数個所で成される。
【００４６】
上記のように基板５５上に第１及び第２ＩＣチップ６０、７０が配置されると、上記基板５５と第２ＩＣチップ７０との間にはチップ部品装着空間８０が形成される。
【００４７】
従って、上記チップ部品装着空間８０には抵抗、ＭＬＣＣ、インダクタ等のような基本的な素子の複数のチップ部品８２が多数個実装される領域を形成する。
【００４８】
そして、本発明は好ましくは、上記第１及び第２ＩＣチップ６０、７０らがベアチップ(ｂａｒｅ  ｃｈｉｐｓ)からなることが可能である。上記ベアチップはパッケージに入っておらず、ウェーハ(ｗａｆｅｒ)から切り取ったチップとして、このようにベアチップで構成するとさらに原価低減側面から有利で、これら第１及び第２ＩＣチップ６０、７０は基板５５に対してボンディングワイヤ７４を通じて電気的に多数個所で連結される。
【００４９】
また、本発明は好ましくは、上記第１ＩＣチップ６０’はフリップチップ(ｆｌｉｐ  ｃｈｉｐｓ)で、上記第２ＩＣチップ７０はベアチップ(ｂａｒｅ  ｃｈｉｐｓ)からなることが可能である。
【００５０】
これは図７に図示された通り、第１ＩＣチップ６０’がフリップチップからなると、基板５５に対してソルダボール６４とバンプを使用して電気的に連結されるためワイヤ連結に比べインダクタンスと抵抗を大きく減らすことが可能である。また、構造的に電源供給が基板５５から直接遂行されるためベアチップの連結構造に比べ電圧変動が少ない効果を得る。
【００５１】
そして、上記第２ＩＣチップ７０はボンディングワイヤ７４を通じて基板５５に電気的に連結される。
【００５２】
上記のような構造を通じて本発明は第１ＩＣチップ６０’はボンディングワイヤが不必要となり、上記基板５５と第２ＩＣチップ７０との間にはチップ部品装着空間８０がさらに大きく形成される。従って、上記チップ部品装着空間８０にはより多くの数のチップ部品８２が実装される効果を得ることが可能である。
【００５３】
上記の本発明は特定な実施例に関して図示され説明されたが、これは単なる例示として本発明を説明するため記載されたもので、本発明をこのような特定構造で制限することではない。当業界における通常の知識を有する者であれば、以下の請求範囲に記載された本発明の思想及び領域を外れない範囲内で本発明を多様に修正及び変更することが可能であることが分かる。しかし、このような修正及び変形構造らは全て本発明の権利範囲内に含まれることを明らかにする。
【図面の簡単な説明】
【００５４】
【図１】従来技術に伴うＩＣチップ積層構造を有する電子機器用モジュール２００を示す構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【図２】従来技術に伴う他の構造のＩＣチップ積層構造を有する電子機器用モジュール２５０を図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【図３】他の従来技術に伴う構造のＩＣチップ積層構造を有する電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【図４】本発明の一実施形態であるＩＣチップ積層構造を有する電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【図５】他の実施形である複数のＩＣチップ積層構造を有する電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【図６】さらに他の実施例である第１ＩＣチップと第２ＩＣチップを具備した電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【図７】さらに他の実施形態であるベアチップとフリップチップを具備した電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
【符号の説明】
【００５５】
１、５０   本発明のＩＣチップ積層構造を有する電子機器用モジュール
５   基板
１０   ＩＣチップ
１２   スペーサ(ｓｐａｃｅｒ)
２０   チップ部品
２４   ボンディングワイヤ
３０   空間
４０   第２ＩＣチップ
４２   第２スペーサ
４６   ボンディングワイヤ
５５   基板
６０、６０’   第１ＩＣチップ
６２   スペーサ
７０   第２ＩＣチップ
７４   ボンディングワイヤ
８０   チップ部品装着空間
８２   チップ部品
２００、２５０、３００   従来技術に伴う電子機器用モジュール
２１２   第１ＩＣチップ
２１４   第１スペーサ
２１６   第２スペーサ
２２０   第２ＩＣチップ
２２２   ボンディングワイヤ
２５２   第１基板ボンディングパッド
２５４   第２基板ボンディングパッド
２５６   基板
２６０   第１チップ
２６２   スペーサ(ｓｐａｃｅｒ)
２６４   第２チップ
２６０ａ、２６４ａ   チップパッド
２７０   ボンディングワイヤ
２７４   外部接続端子
２８０   パッケージ胴体
３１２、３１４、３１６   第１、２、３半導体素子
３１４ａ、３１６ａ   接着剤層(スペーサ)
３２０   ボンディングワイヤ
【図１】
2007027746.tif 000003
【図２】
2007027746.tif 000004
【図３】
2007027746.tif 000005
【図４】
2007027746.tif 000006
【図５】
2007027746.tif 000007
【図６】
2007027746.tif 000008
【図７】
2007027746.tif 000009