(57)【要約】【課題】  キャリアの移動度特性を良化させたまま応力付与膜に対してホールを設けることができるようにする。【解決手段】  ｎＭＯＳトランジスタＴｒのソース／ドレイン領域５を覆うように応力付与膜７が形成されている。この応力付与膜７には、開口部４が設けられている。この開口部は、ソース／ドレイン領域５に対する電気的な接続領域（コンタクトプラグの形成領域）に対してｎＭＯＳトランジスタＴｒのチャネル領域内を移動するキャリアの伝播方向に平行な方向に対して長く形成されている。【選択図】  図１
2007027359.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表層側にソース／ドレイン領域を備えたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのソース／ドレイン領域を覆うように形成され当該ソース／ドレイン領域間に形成されるチャネル領域に対して応力を与える応力付与膜とを備え、
前記応力付与膜は、前記ソース／ドレイン領域に対する電気的な接続領域に対して開口部が設けられており、当該開口部は、前記半導体基板の表面内の所定方向で且つ前記ＭＯＳトランジスタのチャネル領域内を移動するキャリアの伝播方向に直交する方向に比較して前記キャリアの伝播方向に対して平行な方向に長く形成されていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板の上にゲート絶縁膜を介して形成されたゲート電極および当該ゲート電極の両脇で且つ前記半導体基板の表層側に形成されたソース／ドレイン領域を備えたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのゲート電極を覆うように形成されることにより前記ソース／ドレイン領域間に形成されるチャネル領域に対して応力を与える応力付与膜とを備え、
前記応力付与膜は、前記ゲート電極に対する電気的な接続領域に対して開口部が設けられ、当該開口部は、前記ＭＯＳトランジスタのチャネル領域内を移動するキャリアの伝播方向に直交する方向に比較して前記キャリアの伝播方向に平行な方向に対して長く形成されていることを特徴とする半導体装置。
【請求項３】
前記ＭＯＳトランジスタは、ｎＭＯＳトランジスタまたは／およびｐＭＯＳトランジスタであり、
前記ｎＭＯＳトランジスタおよび前記ｐＭＯＳトランジスタのチャネル領域に外部から印加される応力の向きが前記キャリアの伝播方向に対して互いに反対方向であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記応力付与膜は、シリコン窒化膜であることを特徴とする請求項１ないし３の何れかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタのソース／ドレイン領域を覆うように形成される応力付与膜を備えた半導体装置に関する。
【背景技術】
【０００２】
従来より、ＭＯＳトランジスタのゲート電極およびソース／ドレイン領域を例えばシリコン窒化膜等の応力付与膜により被覆することでチャネル領域に応力を印加することができ当該チャネル領域におけるキャリアの移動度を向上できることが知られている。これにより、ＭＯＳトランジスタのオン電流を増大させることができる（例えば、特許文献１および非特許文献１参照）。
【特許文献１】特開２００２−１９８３６８号公報
【非特許文献１】スコット・Ｅ・トンプソン、外２７名、「９０ｎｍロジック技術における応力印加されたシリコンの特性について（A 90-nm Logic Technology Featuring Strained-Silicon）」、（米国）、アイトリプルイー  トランザクションズ  オン  エレクトロン  デバイシズ  Ｖｏｌ．５１  Ｎｏ．１１（IEEE TRANSACTIONS ON ELECTRON DEVICES VOL.51,NO.11）、２００４年１１月、ｐ．１７９０−１７９７
【発明の開示】
【発明が解決しようとする課題】
【０００３】
例えば、ＭＯＳトランジスタのソース／ドレイン領域に対してコンタクトプラグ等を形成するときには応力付与膜にコンタクトホールを形成する必要があるものの当該応力付与膜にコンタクトホールを形成してしまうとチャネル領域に与えられる応力が変化してしまいキャリアの移動度が低下してしまう。尚、これはＭＯＳトランジスタのゲート電極を覆うように応力付与膜を形成し、当該ゲート電極上にヴィアプラグを接続するためのヴィアホールを形成するときにも同様な問題を生ずる。
本発明は、上記事情に鑑みてなされたもので、その目的は、キャリアの移動度特性を良化させたまま応力付与膜に対してホールを設けることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００４】
本発明の半導体装置は、半導体基板と、半導体基板の表層側にソース／ドレイン領域を備えたＭＯＳトランジスタと、ＭＯＳトランジスタのソース／ドレイン領域を覆うように形成され当該ソース／ドレイン領域間に形成されるチャネル領域に対して応力を与える応力付与膜とを備え、応力付与膜は、ソース／ドレイン領域に対する電気的な接続領域に対して開口部が設けられており、当該開口部は、半導体基板の表面内の所定方向で且つトランジスタのチャネル領域内を移動するキャリアの伝播方向に直交する方向に比較してキャリアの伝播方向に平行な方向に対して長く形成されていることを特徴としている。
【０００５】
本発明の半導体装置は、半導体基板と、半導体基板の上にゲート絶縁膜を介して形成されたゲート電極および当該ゲート電極の両脇で且つ半導体基板の表層側に形成されたソース／ドレイン領域を備えたＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電極を覆うように形成されることによりソース／ドレイン領域間に形成されるチャネル領域に対して応力を与える応力付与膜とを備え、応力付与膜は、ゲート電極に対する電気的な接続領域に対して開口部が設けられ、当該開口部は、ＭＯＳトランジスタのチャネル領域内を移動するキャリアの伝播方向に直交する方向に比較してキャリアの伝播方向に平行な方向に対して長く形成されていることを特徴としている。
【発明の効果】
【０００６】
本発明によれば、キャリアの移動度特性を良化させたまま応力付与膜に対しホールを設けることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の半導体装置の一実施形態について、図１ないし図２を参照しながら説明する。
図１（ａ）および図１（ｂ）は、ｎＭＯＳトランジスタの構造を断面図により示している。図１（ａ）に示すように、ｎＭＯＳトランジスタＴｒは、半導体基板としてのｐ型のシリコン基板１の上にゲート絶縁膜２を介してゲート電極３が形成されると共に、このゲート電極３の両脇に対してシリコン基板１の表層側にソース／ドレイン領域５が形成されることにより構成されている。
【０００８】
ゲート絶縁膜２は、例えばシリコン酸化膜により形成されており、例えばシリコン基板１が熱酸化されることにより構成されている。ゲート電極３は、例えば不純物がドープされた多結晶シリコンおよび当該多結晶シリコン上に金属シリサイドが積層された構造をなしている。このゲート電極３の側壁には、ゲート側壁絶縁膜６が形成されている。ソース／ドレイン領域５は、シリコン基板２の表層部分に対するゲート電極３の両脇に対してｎ型の不純物が拡散された領域である。
【０００９】
ソース／ドレイン領域５およびゲート電極３並びにゲート側壁絶縁膜６を覆うように応力付与膜７が形成されている。この応力付与膜７は、例えばシリコン窒化膜により形成されており応力印加用の膜として形成されている。
応力付与膜７には、開口部４がコンタクトホールとして設けられている。この開口部４はソース／ドレイン領域５とこの上層側の配線部（図示せず）との間を電気的に接続するためのコンタクトプラグ形成用の孔部である。
【００１０】
図１（ｂ）に示すように、開口部４は、ソース領域５およびドレイン領域５間の方向、すなわちキャリアの伝播方向に平行な方向に対して長く形成されている。
具体的には、開口部４は、例えば楕円形状もしくは長方形状に窓部として形成されている。開口部４が例えば長方形状の場合には、その長方形の長手方向がキャリアの伝播方向に略一致するように形成されていることが望ましい。尚、開口部４が楕円形状の場合には、その楕円の長軸方向がキャリアの伝播方向に略一致するように形成されていることが望ましい。この理由は、以下に示す実験結果による。
【００１１】
＜実験結果＞
図２は、開口部４の面積が一定の条件でかつ正方形の開口部４にかかるＸ軸方向の応力を１とした際に、応力付与膜７のＸ軸方向長（Ｘ１＋Ｘ２）を変化させたときのＸ軸方向の応力の変化率を示している。この図２においては、点Ａのところで開口部４は正方形となっており、応力付与膜７のＸ軸方向長（Ｘ１＋Ｘ２）が点Ａより図中左側では開口部４はＸ軸方向がＹ軸方向より長くなり、点Ａより図中右側では開口部４はＸ軸方向がＹ軸方向より短くなる。この図２は、開口部４が正方形であるときの応力を基準とした歪み量を測定した結果を示している。尚、図２においては、公知の応力プロファイル測定方法に従って歪み量を測定している。
【００１２】
開口部４の面積を一定としたとき、図２に示すように、Ｘ軸方向長（Ｘ１＋Ｘ２）を長くするとＹ軸方向長（Ｙ１＋Ｙ２）が短くなるが、これに伴い、逆に開口部４のＸ軸方向長が短くなると共に開口部４のＹ軸方向長が長くなる。このとき、開口部４が正方形形状の場合と比較して歪み量が減少する。
したがって、Ｙ軸方向長（Ｙ１＋Ｙ２）をできる限り長く設定すれば開口部４が正方形窓の場合と比較してチャネル領域に対してキャリアの伝播方向に大きな応力を与えることができる。すなわち、開口部４が、キャリアの伝播方向に平行な方向に対して長く設定されていればチャネル領域に対してより大きな応力を与えることができる。
開口部４の形状が楕円形状の場合も同様に、その長軸方向がＸ軸方向に平行な方向に対して長く設定されていればチャネル領域に対してより大きな応力を与えることができるようになる。
【００１３】
このような本実施形態によれば、応力付与膜７に形成される開口部４の形状がＹ軸方向（キャリアの伝播方向に垂直な方向）に比較してＸ軸方向（キャリアの伝播方向に平行な方向）に長く設定されているため、例えば正方形状や円形状の開口窓を備えた構成に比較してチャネル領域に対してより大きな応力を与えることができる。
【００１４】
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
ゲート電極３の上に応力付与膜７が形成されていたとしてもチャネル領域に対して応力が印加されることが確認されている。このとき、図３（ａ）および図３（ｂ）に示すように、ゲート電極３の上にヴィアホール９を形成するときにも同様に適用できる。
【００１５】
ｎＭＯＳトランジスタ１に適用した実施形態を示したが、これに限定されるものではなく、ｐＭＯＳトランジスタに適用しても良い。この場合、ｐＭＯＳトランジスタのチャネル領域に対して外部から印加される応力の向きを互いに逆方向とするが、この場合も同様に、開口部４をキャリアの伝播方向と平行な方向に対して長く形成することが望ましい。
尚、ｐＭＯＳトランジスタの場合、チャネル領域における正孔の移動度を向上するため、チャネル領域に対して圧縮応力を与えるようにソース／ドレイン領域の上にシリコン窒化膜を形成することが望ましい。この製造方法は、本実施形態の特徴に直接関係しないため省略するが、例えば、特開２００３−２７３２４０号公報に開示されている方法を適用することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態の説明図（（ａ）は断面図、（ｂ）は上面図）
【図２】実験結果を示す図
【図３】本発明の他の実施形態を示す図１相当図
【符号の説明】
【００１７】
図面中、１はシリコン基板（半導体基板）、４は開口部、７は応力付与膜、９はヴィアホールを示す。
【図１】
2007027359.tif 000003
【図２】
2007027359.tif 000004
【図３】
2007027359.tif 000005