(57)【要約】【課題】シリアルインターフェース方式を有するシステムの電力を制御する方法を提供する。【解決手段】第１及び第２シリアルインターフェースブロックを含むシステムの電力を制御する方法が提供される。この方法は前記第１及び第２シリアルインターフェースブロックの外部インターフェース機能をディセーブルさせる段階と、前記第２シリアルインターフェースブロックから前記第１シリアルインターフェースブロックへの第１伝送チャンネルをサスペンド状態に設定する段階と、前記第１伝送チャンネルが前記サスペンド状態に設定されたか否かによって前記第２シリアルインターフェースブロックを電力節約モードに転換する段階と、前記第１シリアルインターフェースブロックから前記第２シリアルインターフェースブロックへの第２伝送チャンネルをサスペンド状態で設定する段階と、前記第１シリアルインターフェースブロックを前記電力節約モードに転換する段階とを含む。【選択図】図３
2007151122.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２インターフェースブロックを含むシステムの電力消耗を制御する方法であって、
前記第１インターフェースブロックから第２インターフェースブロックに情報を伝送するように構成された第１伝送チャンネルの状態に応じて第１インターフェースブロックを電力節約モードに転換させる段階と、
前記第２インターフェースブロックから前記第１インターフェースブロックに情報を伝送するように構成された第２伝送チャンネルの状態に応じて第２インターフェースブロックを電力節約モードに転換させる段階とを含むことを特徴とする方法。
【請求項２】
前記第１及び第２インターフェースブロックの外部インターフェース機能を非活性化させる段階と、
前記第１伝送チャンネルを、前記第１インターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンション状態に設定する段階と、
前記第２伝送チャンネルを、前記第２インターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンション状態に設定する段階とを更に含み、
前記第１伝送チャンネルは、前記サスペンス状態において高インピーダンスに連結され、
前記第２伝送チャンネルは、前記サスペンス状態において高インピーダンスに連結されることを特徴とする請求項１に記載の方法。
【請求項３】
前記第１インターフェースブロックは第１シリアルインターフェースブロックであり、前記第２インターフェースブロックは第２シリアルインターフェースブロックであることを特徴とする請求項２に記載の方法。
【請求項４】
前記第１及び第２シリアルインターフェースブロックの第１及び第２システムクロック信号は電力節約モードにおいてそれぞれディセーブルされることを特徴とする請求項３に記載の方法。
【請求項５】
第１インタラプトに応答して前記電力節約モードから前記第１シリアルインターフェースブロックを解除する段階と、
前記第２伝送チャンネルを活性化させる段階と、
前記活性化された第２伝送チャンネルを通じてパケットデータを出力する段階と、
前記活性化された第２伝送チャンネルを通じてパケットデータが入力された場合に、前記電力節約モードから前記第２シリアルインターフェースブロックを解除する段階と、
前記第１伝送チャンネルを活性化させる段階と、
前記活性化された第１伝送チャンネルを通じてフラッグパケットデータを出力する段階と、
前記出力されたフラッグパケットデータに応じて電力節約モードから前記第１及び第２シリアルインターフェースブロックが解除されたことを示す第２インタラプトを生成する段階とをさらに含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記第１伝送チャンネルを活性化させる段階は前記第２シリアルインターフェースブロックに含まれたホストコントローラのサスペンション状態を解除する段階を含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記第２伝送チャンネルを活性化させる段階は前記第１シリアルインターフェースブロックに含まれたホストコントローラのサスペンション状態を解除する段階を含むことを特徴とする請求項５に記載の方法。
【請求項８】
前記第１シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第１システムクロック信号がイネーブルされることを特徴とする請求項５に記載の方法。
【請求項９】
前記第２シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第２システムクロック信号がイネーブルされることを特徴とする請求項５に記載の方法。
【請求項１０】
第１インタラプトに応答して前記電力節約モードから前記第２シリアルインターフェースブロックを解除する段階と、
前記第１伝送チャンネルを活性化させる段階と、
前記活性化された第１伝送チャンネルを通じてパケットデータを出力する段階と、
前記活性化された第１伝送チャンネルを通じてパケットデータが入力された場合に、前記電力節約モードから前記第１シリアルインターフェースブロックを解除する段階と、
前記電力節約モードから前記第１シリアルインターフェースブロックを解除した後、前記第２伝送チャンネルを活性化させ、前記フラッグパケットデータに応じて前記電力節約モードから前記第１及び第２シリアルインターフェースブロックが解除されたことを示す第２インタラプト信号を生成する段階とをさらに含むことを特徴とする請求項４に記載の方法。
【請求項１１】
前記第２シリアルインターフェースブロックに含まれるホストコントローラのサスペンション状態の解除によって前記第１伝送チャンネルを活性化することを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第１シリアルインターフェースブロックに含まれるホストコントローラのサスペンション状態の解除によって前記第２伝送チャンネルを活性化することを特徴とする請求項１０に記載の方法。
【請求項１３】
前記第１シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第１システムクロック信号がイネーブルされることを特徴とする請求項１０に記載の方法。
【請求項１４】
前記第２シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第２システムクロック信号がイネーブルされることを特徴とする請求項１０に記載の方法。
【請求項１５】
第１伝送チャンネルの状態に応じて電力節約モードに転換される第１インターフェースブロックと、
第２伝送チャンネルの状態に応じて前記電力節約モードに転換される第２インターフェースブロックとを含み、
前記第１伝送チャンネルは前記第１インターフェースブロックから前記第２インターフェースブロックに情報を伝送するように構成され、前記第２伝送チャンネルは前記第２インターフェースブロックから前記第１インターフェースブロックに情報を伝送するように構成されることを特徴とするシステム。
【請求項１６】
前記第１及び第２インターフェースブロックの外部インターフェース機能をディセーブルさせる応用プロセッサを有し、
前記電力節約モードへの転換は、
前記第１伝送チャンネルを、前記第１インターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンション状態に設定し、
前記第２伝送チャンネルを、前記第２インターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンション状態に設定することによって行われ、
前記第１伝送チャンネルは、前記サスペンス状態において高インピーダンスに連結され、
前記第２伝送チャンネルは、前記サスペンス状態において高インピーダンスに連結されることを特徴とする請求項１５に記載のシステム。
【請求項１７】
前記第１インターフェースブロックは第１シリアルインターフェースブロックであり、前記第２インターフェースブロックは第２シリアルインターフェースブロックであることを特徴とする請求項１６に記載のシステム。
【請求項１８】
前記第１及び第２シリアルインターフェースブロックの第１及び第２システムクロック信号は前記電力節約モードにおいてそれぞれディセーブルされることを特徴とする請求項１５に記載のシステム。
【請求項１９】
前記第１及び第２シリアルインターフェースブロックのそれぞれは内部バスを通じて互いに電気的に連結されるインターフェースユニットと、システムコントローラと、ホストコントローラと、シリアルインターフェースユニットと、ユーザコントローラとを含むことを特徴とする請求項１７に記載のシステム。
【請求項２０】
前記電力節約モードに係わる情報は、一つまたはそれ以上の前記第１及び第２シリアルインターフェースブロックのうち、一つまたはそれ以上のシステムコントローラに格納されることを特徴とする請求項１９に記載のシステム。
【請求項２１】
前記第１伝送チャンネルは、前記第２シリアルインターフェースブロックのホストコントローラに格納された情報の少なくとも一部によって前記サスペンション状態に設定されることを特徴とする請求項２０に記載のシステム。
【請求項２２】
前記第２伝送チャンネルは、前記第１シリアルインターフェースブロックのホストコントローラに格納された情報の少なくとも一部によって前記サスペンション状態に設定されることを特徴とする請求項２０に記載のシステム。
【請求項２３】
前記第２シリアルインターフェースブロックのホストコントローラの出力が高インピーダンスレベルを有するか否かを感知することによって前記第１伝送チャンネルが前記サスペンション状態に設定されたか否かが決定されることを特徴とする請求項１９に記載のシステム。
【請求項２４】
前記第１伝送チャンネルが前記サスペンション状態に設定された場合、前記第２シリアルインターフェースブロックのシステムコントローラが前記第２シリアルインターフェースブロックの少なくとも一つの機能にインタラプトを実行することを特徴とする請求項１９に記載のシステム。
【請求項２５】
インタラプトが存在するか否かを感知することによって前記第１伝送チャンネルが前記サスペンション状態にあるか否かが決定されることを特徴とする請求項２４に記載のシステム。
【請求項２６】
外部インターフェース機能を解除する前に前記第１及び第２インターフェースブロックが前記電力節約モードに係わる情報を格納することを特徴とする請求項１６に記載のシステム。
【請求項２７】
前記第１及び第２インターフェースブロックのそれぞれは低電圧差動信号インターフェースユニットを含むことを特徴とする請求項１５に記載のシステム。
【請求項２８】
前記応用プロセッサは前記電力節約モードにおいてインタラプトに応答して前記第１インターフェースブロックを前記電力節約モードから解除することを特徴とする請求項１６に記載のシステム。
【請求項２９】
前記第１インターフェースブロックが前記電力節約モードから解除されることに応答して前記第２伝送チャンネルが活性化され、パケットデータが前記活性化された第２伝送チャンネルを通じて出力されることを特徴とする請求項２８に記載のシステム。
【請求項３０】
前記第１インターフェースブロックからのパケットデータに応答して、前記第２シリアルインターフェースブロックが前記電力節約モードから解除されることを特徴とする請求項２９に記載のシステム。
【請求項３１】
前記第２シリアルインターフェースブロックが前記電力節約モードから解除されることに応答して前記第１伝送チャンネルが活性化され、前記活性化された第１伝送チャンネルを通じて前記パケットデータが出力されることを特徴とする請求項３０に記載のシステム。
【請求項３２】
前記第１インターフェースブロックは前記第１及び第２シリアルインターフェースブロックがフラッグパケットデータの出力に応答して前記電力節約モードから解除されたことを前記応用プロセッサに通知することを特徴とする請求項３１に記載のシステム。
【請求項３３】
外部インタラプトソースからのインタラプトに応答して前記第２インターフェースブロックが前記電力節約モードから解除されることを特徴とする請求項１５に記載のシステム。
【請求項３４】
前記電力節約モードから前記第２インターフェースブロックが解除されることに応答して前記第１伝送チャンネルが活性化され、前記活性化された第１伝送チャンネルを通じてパケットデータが前記第１インターフェースブロックに伝送されることを特徴とする請求項３３に記載のシステム。
【請求項３５】
前記第１シリアルインターフェースブロックは前記第２シリアルインターフェースブロックから入力された前記パケットデータに応答して前記電力節約モードから解除されることを特徴とする請求項３４に記載のシステム。
【請求項３６】
前記第１シリアルインターフェースブロックが前記電力節約モードから解除された後、前記第１シリアルインターフェースブロックは第２伝送チャンネルを活性化させ、前記応用プロセッサに前記第１及び第２シリアルインターフェースブロックが前記電力節約モードからそれぞれ解除されたことを通知することを特徴とする請求項３５に記載のシステム。
【請求項３７】
前記第２インターフェースブロックと通信するユーザインターフェースブロックをさらに含むことを特徴とする請求項１５に記載のシステム。
【請求項３８】
第１及び第２インターフェースブロックを含むシステムの電力消耗を制御する方法であって、
前記第１インターフェースブロックから第２インターフェースブロックに情報を伝送ように構成された第１伝送チャンネルの状態に応じて第１インターフェースブロックを電力節約モードから活性モードに転換させる段階と、
前記第２インターフェースブロックから前記第１インターフェースブロックに情報を伝送するように構成された第２伝送チャンネルの状態に応じて第２インターフェースブロックを前記電力節約モードから前記活性モードに転換させる段階とを含むことを特徴とする方法。
【請求項３９】
請求項１記載の方法を実行することを特徴とするシステム。
【請求項４０】
請求項３８記載の方法を実行することを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置に係り、より具体的には携帯型電子装置の電力消耗を最小化する技法に関する。
【背景技術】
【０００２】
新たなインターフェース技術である低電圧差動シグナリング（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）ソリューションが多様な応用分野で幅広く適用されている。ＬＶＤＳとは高速データ伝送のための一般的なインターフェース標準である。ＡＮＳＩ／ＴＩＡ／ＥＩＡ-６４４-１９９５の標準は電子インターフェースとして物理層に対するスペックを規定している。低電圧信号を利用したＬＶＤＳインターフェース技術は速いビット率、低電力消耗、優れたノイズ特性などを有し、移動通信基地局、ＡＴＭスイッチアプリケーション、高解像度ディスプレイ、プリンタ、デジタルコピー機などの多様な分野で急速に市場を広げている。
【０００３】
インターネットの爆発的な成長はすべての通信分野においてデータ伝送量の増加につながっている。また、デジタルビデオ、ＨＤＴＶ及びカラーグラフィックのためのデータストリームもさらに高い帯域幅を求めている。現在では、大量のデータ伝送システムとして新たなインターフェース技術であるＬＶＤＳソリューションが幅広く適用されている。これは高速アナログ回路技術を用いることによって銅線基板のインターコネクトを通じたマルチ‐ギガビットデータ伝送が可能になるからである。また、最近では、多様なアプリケーション分野に適用することができる新たなＬＶＤＳ関連技術が開発されている。双方向及びマルチドロップ構成が可能なバスＬＶＤＳ（ＢＬＶＤＳ）及びＧＬＶＤＳ（Ｇｒｏｕｎｄ  ｒｅｆｅｒｅｎｃｅｄ  ＬＶＤＳ）など他のＬＶＤＳ技術の標準化作業が展開されている。ＧＬＶＤＳは差動モード信号と共通モード信号をグラウンド電圧の近傍でスイングさせることによって非常に低い電圧動作で高速通信が可能になる。
【０００４】
ＬＶＤＳ、ＢＬＶＤＳ、ＧＬＶＤＳなどのようなシリアルインターフェース技術は低電力消耗を達成することができるが、移動通信機器がバッテリーから供給される電源で動作することを考慮すると、上述したシリアルインターフェース技術を利用する移動通信器機の待機電力を減らすことが非常に重要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はシリアルインターフェース方式を有するシステムの待機電力を減らすことができる技術を提供するのである。
【０００６】
また、本発明はシリアルインターフェース方式を有するシステムの電力節約モードを解除する技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、第１及び第２インターフェースブロックを含むシステムの電力消耗を制御する方法を提供する。かかる方法は前記第１インターフェースブロックから第２インターフェースブロックに情報を伝送するように構成された第１伝送チャンネルの状態に応じて第１インターフェースブロックを電力節約モードに転換させる段階と、前記第２インターフェースブロックから前記第１インターフェースブロックに情報を伝送するように構成された第２伝送チャンネルの状態に応じて第２インターフェースブロックを電力節約モードに転換させる段階とを含む。
【０００８】
上記目的を達成するために、本発明は、第１伝送チャンネルの状態に応答して電力節約モードに転換される第１ブロックと、第２伝送チャンネルの状態に応答して前記電力節約モードに転換される第２インターフェースブロックとを含み、前記第１伝送チャンネルは前記第１インターフェースチャンネルから前記第２インターフェースブロックに情報を伝送するように構成され、前記第２伝送チャンネルは前記第２インターフェースチャンネルから前記第１インターフェースブロックに情報を伝送するように構成される。
【発明の効果】
【０００９】
シリアルインターフェース方式を有するシステムの待機電力を最小化させることができる。システム誤動作なしに電力節約モードを解除することが可能である。
【発明を実施するための最良の形態】
【００１０】
上述した一般的な説明及び以下の詳細な説明は例示的であり、請求項に記載した発明の付加的な説明である。
【００１１】
参照符号は、発明を実施するための最良の形態及び図面に記載されている。なお、各図において、同一の部材については同一の参照番号を付している。
【００１２】
以下、シリアルインターフェース機能を有するシステムを例として本発明の特徴及び機能を説明する。しかし、この技術分野における通常の知識を有する者であれば、ここに記載された内容によって本発明の他の利点及び性能を容易に理解することができる。本発明は、ここで明示的に開示しない他の実施形態を通じても実現または適用されうる。本発明はこれらの実施例に限定をするものではなく、本発明の目的が達成される範囲において、種々の変形及び変更が可能である。
【００１３】
図１は本発明に係るシステムの概略ブロック図である。図１を参照すれば、本発明によるシステムはシリアルインターフェース方式に応じて通信する第１サブシステム１０００と第２サブシステム２０００を含む。シリアルインターフェース方式は高速データ伝送のためのインターフェース標準である低電圧差動シグナリング（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）インターフェース方式を含む。しかし、本発明のシリアルインターフェース方式がここに記載されたことに限定されないことはこの技術分野の通常の知識を有する者にとって自明である。
【００１４】
第１サブシステム１０００は応用プロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ：ＡＰ）１２００と第１シリアルインターフェースブロック１４００とを含み、第２サブシステム２０００は第２シリアルインターフェースブロック２２００とユーザインターフェースブロック２４００とを含む。第１サブシステム１０００において、第１シリアルインターフェースブロック１４００は応用プロセッサ１２００から提供される並列データを直列データに変換し、所定のシリアルインターフェース方式（例えば、ＬＶＤＳインターフェース方式）に応じて変換された直列データを第２サブシステム２０００に出力する。第１シリアルインターフェースブロック１４００は第２サブシステム２０００から伝達される直列データを並列データに変換し、変換された並列データを応用プロセッサ１２００に出力する。第２サブシステム２０００において、第２シリアルインターフェースブロック２２００は第１サブシステム１０００から伝達された直列データを並列データに変換し、変換された並列データをユーザインターフェースブロック２４００に出力する。ユーザインターフェースブロック２４００はシリアルインターフェースブロック２２００から出力されたデータを加工して、ユーザに提供する。例えば、ユーザインターフェースブロック２４００はＬＣＤのような表示装置、音声を出力するためのスピーカなどを含む。
【００１５】
本発明に係るシステムが携帯電話、ノートブックなどのようなモバイル器機に適用される場合、第１サブシステム１０００に電源を供給するための電源供給装置（例えば、バッテリ）（不図示）が設けられる。また、第２サブシステム２０００は第１サブシステム１０００の電源供給装置から電源が供給される。システムはバッテリのような電源供給装置から供給される電源を利用して動作するので、システムの動作可能な時間を増やすためには待機電力（または動的電力）を減らすことが望ましい。本発明のシステムは、待機電力を減らすために、シリアルインターフェースブロック１４００、２２００を誤動作させることなく実行することができる電力節約モード（ｐｏｗｅｒｓａｖｉｎｇ ｍｏｄｅ）を有する。また、本発明に係るシステムはシリアルインターフェースブロック１４００、２２００の電力節約モードを解除する機能を提供する。かかる機能は、後で詳細に説明する。
【００１６】
図２は図１に示す第１サブシステム及び第２サブシステムのシリアルインターフェースブロックの概略ブロック図である。
【００１７】
図２を参照するに、第１サブシステム１０００のシリアルインターフェースブロック１４００はシステム制御器１４１０、ホスト制御器１４２０、クライアント制御器１４３０、インターフェース装置１４４０、及び低電圧差動シグナリング入出力装置１４５０（図２には“ＬＶＤＳ  Ｉ／Ｏ”と記載する）を含む。システム制御器１４１０、ホスト制御器１４２０、クライアント制御器１４３０、及びインターフェース装置１４４０はバス１４０１を通じて通信するように構成されている。システム制御器１４１０、ホスト制御器１４２０、及びクライアント制御器１４３０は各種情報を格納するための一つまたはそれ以上のレジスタ（不図示）を含む。
【００１８】
システム制御器１４１０は、クロック発生器１４６０から供給されるクロック信号ＣＬＫが入力され、第１シリアルインターフェースブロック１４００の各構成要素にシステムクロック信号ＳＣＬＫを供給する。クロック発生器１４６０はシステム制御器１４１０によって制御され、第１シリアルインターフェースブロック１４００の外部（例えば、クリスタル発振器）から供給される発振信号ＯＳＣが入力され、クロック信号ＣＬＫをシステム制御器１４１０に供給する。発振信号ＯＳＣを利用して所望のデューティー比を有するクロック信号ＣＬＫを発生するクロック発生器１４６０は、この技術分野の通常の知識を有する者には自明であるため、それに対する説明は省略する。ホスト制御器１４２０は低電圧差動シグナリング入出力装置１４５０を通じて伝送される信号を処理するためのリンクレイヤーモジュール（ｌｉｎｋ  ｌａｙｅｒ  ｍｏｄｕｌｅ）である。例えば、ホスト制御器１４２０は低電圧差動シグナリング入出力装置１４５０を通じて伝送されるデータをパケットデータに変換する。クライアント制御器１４３０は低電圧差動シグナリング入出力装置１４５０を通じて伝送される信号を処理するためのリンクレイヤーモジュール（ｌｉｎｋ  ｌａｙｅｒ  ｍｏｄｕｌｅ）である。例えば、クライアント制御器１４３０は低電圧差動シグナリング入出力装置１４５０を通じて伝送されるパケットデータを復元する。インターフェース装置１４４０は図１に示された応用プロセッサ１２００とのインターフェースを提供する。また、インターフェース装置１４４０は、例えば、多様なインターフェース機能（例えば、ＡＰのようなＣＰＵとのインターフェース機能、ＲＧＢインターフェース機能、カメラインターフェース機能など）を提供する。低電圧差動シグナリング入出力装置１４５０は物理階層モジュール（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｍｏｄｕｌｅ）で、ホスト制御器１４２０から出力されるパケットデータ（すなわち、並列データ）を直列パケットデータ（すなわち、直列データ）に変換し、第２サブシステム２０００から伝達される直列パケットデータ（すなわち、直列データ）を並列パケットデータ（並列データ）に変換する。
【００１９】
図２を参照するに、第２サブシステム２０００の第２シリアルインターフェースブロック２２００はシステム制御器２２１０、ホスト制御器２２２０、クライアント制御器２２３０、インターフェース装置２２４０、及び低電圧差動シグナリング入出力装置２２５０（図２には“ＬＶＤＳＩ／Ｏ”と記載する）を含む。システム制御器２２１０、ホスト制御器２２２０、クライアント制御器２２３０、及びインターフェース装置２２４０はバス２２０１を通じて通信するように構成されている。システム制御器２２１０、ホスト制御器２２２０、そしてクライアント制御器２２３０は各種情報を格納するための一つまたはそれ以上のレジスタ（不図示）を含む。
【００２０】
システム制御器２２１０はクロック発生器２２６０から供給されるクロック信号ＯＳＣが入力され、第２シリアルインターフェースブロック２２００の各構成要素にシステムクロック信号ＳＣＬＫを供給する。クロック発生器２２６０はシステム制御器２２１０によって制御され、第２シリアルインターフェースブロック２２００の外部（例えば、第１シリアルインターフェースブロック１４００に発振信号を供給するクリスタル発振器）から供給される発振信号ＯＳＣが入力され、クロック信号ＣＬＫをシステム制御器２２１０に供給する。ホスト制御器２２２０は低電圧差動シグナリング入出力装置１４５０を通じて伝送される信号を処理するためのリンクレイヤーモジュール（ｌｉｎｋ  ｌａｙｅｒ  ｍｏｄｕｌｅ）である。例えば、ホスト制御器２２２０は低電圧差動シグナリング入出力装置２２５０を通じて伝送されるデータをパケットデータに変換する。クライアント制御器２２３０は低電圧差動シグナリング入出力装置２２５０を通じて伝送される信号を処理するためのリンクレイヤーモジュール（ｌｉｎｋ  ｌａｙｅｒ  ｍｏｄｕｌｅ）である。例えば、クライアント制御器２２３０は低電圧差動シグナリング入出力装置２２５０を通じて伝送されるパケットデータを復元する。インターフェース装置２２４０はユーザインターフェースブロック２４００とのインターフェースを提供する。インターフェース装置２２４０はＣＰＵインターフェース機能、ＲＧＢインターフェース機能、カメラインターフェース機能、ＧＰＩＯ機能などの多様なインターフェース機能を提供する。低電圧差動シグナリング入出力装置２２５０は物理階層モジュールとして、ホスト制御器２２２０から出力されるパケットデータ（すなわち、並列データ）を直列パケットデータ（すなわち、直列データ）に変換し、第１サブシステム１０００から伝達される直列パケットデータ（すなわち、直列データ）を並列パケットデータ（並列データ）に変換する。
【００２１】
図３は本発明に係るシステムの電力節約モードを設定する方法を説明するためのフローチャートであり、図４Ａ及び図４Ｂは本発明に係るシステムの電力節約モードを設定する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。以下、図３、図４Ａ及び図４Ｂを参照して、本発明によるシステムの電力節約モードを設定する方法を詳細に説明する。
【００２２】
まず、第１サブシステム１０００の応用プロセッサ１２００は電力節約モードを設定するための条件（例えば、一定時間の間、外部入力がない、または処理すべきデータが存在しない場合）が発生したか否かを判別する（Ｓ１００）。もし、電力節約モードを設定するための条件が発生している場合、応用プロセッサ１２００の制御に応じて第１及び第２シリアルインターフェースブロック１４００、２２００が電力節約モードに順に設定される。以下、詳細に説明する。
【００２３】
電力節約モードを設定が求められる時、応用プロセッサ１２００は図４Ａに示す信号経路（Ｉ、ＩＩ）を通じてシステム制御器１４１０、２２１０内のレジスタ１４１１、２２１１の各々に電力節約モードに必要な情報を設定する（Ｓ１１０）。ここで、電力節約モードに必要な情報はクロック発生器１４６０、２２６０をディセーブルさせるかどうかの情報、低電圧差動シグナリング入出力装置１４５０、２２５０の検出機能をディセーブルさせるかどうかの情報などを含む。
【００２４】
その次に、応用プロセッサ１２００による制御の下で、第１及び第２シリアルインターフェースブロック１４００、２２００の外部インターフェース機能がディセーブルされる（Ｓ１２０）。例えば、第１シリアルインターフェースブロック１４００のインターフェース装置１４４０によって提供されるインターフェース機能のうち外部装置とのインターフェースを担当する機能（例えば、ＲＧＢインターフェース機能、カメラインターフェース機能、など）が応用プロセッサ１２００の制御に応じてディセーブルされる。同様に、第２シリアルインターフェースブロック２２００のインターフェース装置２２４０によって提供されるインターフェース機能のうち外部装置とのインターフェースを担当する機能（例えば、ＲＧＢインターフェース機能、カメラインターフェース機能、など）が応用プロセッサ１２００の制御に応じてディセーブルされる。このような場合、第１シリアルインターフェースブロック１４００によって提供される応用プロセッサ１２００とのインターフェース機能と第２シリアルインターフェースブロック２４００によって提供されるＧＰＩＯインターフェース機能はディセーブルされない。
【００２５】
外部装置とのインターフェース機能をディセーブルさせた後、第２サブシステム２０００から第１サブシステム１０００への伝送チャンネル（以下、“ダウンリンクチャンネル”と称する）がサスペンド状態に転換される（Ｓ１３０）。例えば、応用プロセッサ１２００は図４Ａの信号経路ＩＩＩを通じて第２サブシステム２０００のホスト制御器２２２０内のレジスタ２２２１をサスペンド状態に設定する。サスペンド状態は構成要素のドライバ機能が遮断されることにしたがってドライバの出力が高‐インピーダンス状態（Ｈｉｇｈ‐ｉｍｐｅｄａｎｃｅ（Ｈｉ‐Ｚ）ｓｔａｔｅ）になることを意味する。すなわち、第２シリアルインターフェースブロック２２００のホスト制御器２２２０の出力が高インピーダンス状態になる。以後、第１シリアルインターフェースブロック１４００のクライアント制御器１４３０は第２シリアルインターフェースブロック２２００のホスト制御器２２２０がサスペンド状態に転換されたか否かを検出する。すなわち、サスペンド状態への転換はホスト制御器２２２０の出力が高インピーダンス状態であるか否かを入出力ブロックを通じて点検することによって検出することができる。
【００２６】
ホスト制御器２２２０の高インピーダンス状態が検出されれば、クライアント制御器１４３０は第２サブシステム２０００から第１サブシステム１０００への伝送チャンネルすなわち、ダウンリンクチャンネルがサスペンド状態に設定されたことを知らせるサスペンド状態ビットをレジスタ１４３１に設定する。応用プロセッサ１２００は図４Ａに示す信号経路ＩＶを通じてクライアント制御器１４３０のレジスタ１４３１に格納されたサスペンド状態ビットを点検する。もし、サスペンド状態ビットが、ダウンリンクチャンネルがサスペンド状態に設定されたことを示せば、第２サブシステム２０００の第２シリアルインターフェースブロック２２００が応用プロセッサ１２００の制御によって電力節約モードに設定される（Ｓ１４０）。これは図４Ｂに示す信号経路Ｖを通じてシステム制御器２２１０のレジスタ２２１１を電力節約モードに設定することによって行われる。システム制御器２２１０のレジスタ２２１１が電力節約モードに設定されれば、レジスタ２２１１に格納された電力節約モードに必要な情報によって第２シリアルインターフェースブロック２２００の各構成要素に供給されるシステムクロック信号ＳＣＬＫが遮断される／ディセーブルされる。
【００２７】
なお、ダウンリンクチャンネルがサスペンド状態に設定されたか否かは多様な方式によって検出することができる。例えば、ホスト制御器２２２０のレジスタ２２２１がサスペンド状態を示すビット情報に設定される時、ホスト制御器２２１０はダウンリンクチャンネルがサスペンド状態に設定されたことを示すフラッグ信号をインターフェース装置２２４０（例えば、インターフェース装置２２４０のＧＰＩＯインターフェース機能）を通じて応用プロセッサ１２００に提供する。応用プロセッサ１２００はフラッグ信号に応答して上記説明と同一の手続きによって第２サブシステム２０００の第２シリアルインターフェースブロック２２００を電力節約モードに設定する。
【００２８】
上述したように、クロック発生器２２６０をディセーブルさせるための情報がレジスタ２２１１に格納された場合、電力節約モードでクロック信号ＣＬＫの生成がシステム制御器２２１０によって中止される。これはシステムクロック信号ＳＣＬＫの生成が中止されることを意味する。一方、クロック発生器２２６０をイネーブルさせるための情報がレジスタ２２１１に格納された場合、システム制御器２２１０はクロック発生器２２６０の活性化状態でシステムクロック信号ＳＣＬＫの生成を中止する。
【００２９】
続いて、第２シリアルインターフェースブロック２２００が電力節約モードに転換された後、第１サブシステム１０００から第２サブシステム２０００への伝送チャンネル（以下、“アップリンクチャンネル”と称する）が応用プロセッサ１２００の制御に応じてサスペンド状態に転換される（Ｓ１５０）。例えば、応用プロセッサ１２００は図４Ｂに示す信号経路ＶＩを通じて第１サブシステム１０００のホスト制御器１４２０内のレジスタ１４２１をサスペンド状態情報に設定する。上述したように、サスペンド状態は構成要素のドライバ機能が遮断されることによってドライバの出力が高インピーダンス状態（Ｈｉ‐Ｚ  ｓｔａｔｅ）になることを意味する。すなわち、第１シリアルインターフェースブロック１４００のホスト制御器１４２０の出力が高‐インピーダンス状態になる。この時、ホスト制御器１４２０は第１サブシステム１０００から第２サブシステム２０００への伝送チャンネル、すなわち、アップリンクチャンネルがサスペンド状態に設定されたことを知らせるサスペンド状態ビットにレジスタ１４２１を設定する。以後、応用プロセッサ１２００は図４Ｂに示す信号経路ＶＩＩに通じてホスト制御器１４２０のレジスタ１４２１に格納されたサスペンド状態ビットを点検する。もし、サスペンド状態ビットが第１サブシステム１０００から第２サブシステム２０００への伝送チャンネルがサスペンド状態に設定されたことを示せば、第１シリアルインターフェースブロック１４４０が応用プロセッサ１２００の制御によって電力節約モードに設定される（Ｓ１６０）。これは図４Ｂに示す信号経路ＶＩＩＩを通じてシステム制御器１４１０のレジスタ１４１１を電力節約モードに設定することによって行われる。システム制御器１４１０のレジスタ１４１１に電力節約モードが設定されれば、レジスタ１４１１に格納された電力節約モードに必要な情報に応じて第１シリアルインターフェースブロック１４００の各構成要素に供給されるシステムクロック信号ＳＣＬＫが遮断される。システムクロック信号ＳＣＬＫの遮断は上述した方式と同一方式によって行われるので、説明を省略する。
【００３０】
このようにして、第１シリアルインターフェースブロック１４００、第２シリアルインターフェースブロック２２００を順に電力節約モードに設定することによってシリアルインターフェース方式で通信する第１サブシステム１０００、第２サブシステム２０００の待機電力を最小化することができる。このような状態において、インタラプトが発生すれば、第１シリアルインターフェースブロック１４００、第２シリアルインターフェースブロック２２００の電力節約モードが解除されるべきである。電力節約モードを解除する方法は多様に実現することができる。例えば、第１サブシステム１０００を通じて第１シリアルインターフェースブロック１４００、第２シリアルインターフェースブロック２２００の電力節約モードを解除することが可能である。また、第２サブシステム２０００を通じて第１シリアルインターフェースブロック１４００、第２シリアルインターフェースブロック２２００の電力節約モードを解除することが可能である。電力節約モードを解除する全ての方法は、本発明に係るシステムに適用することができる。説明を簡単にするために、前者の場合を説明した後、後者の場合を説明する。
【００３１】
図５は本発明に係るシステムの電力節約モードを解除する方法を説明するためのフローチャートであり、図６は本発明に係るシステムの電力節約モードを解除する方法を説明するためのシリアルインターフェースブロックの動作タイミング図であり、図７は本発明に係るシステムの電力節約モードを解除する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。以下、図５乃至７を参照して、本発明に係るシステムの電力節約モードを解除する方法を詳細に説明する。
【００３２】
まず、図５に示されるように、インタラプトが発生すると（Ｓ２００）、第１シリアルインターフェースブロック１４００の電力節約モードが解除されてシステムクロック信号ＳＣＬＫがイネーブルされる（Ｓ２１０）。次に、アップリンクチャンネルを活性化させた後、パケットデータが活性化されたアップリンクチャンネルを通じて出力される（Ｓ２２０）。アップリンクチャンネルを通じてパケットデータが第２シリアルインターフェースブロック２２００に伝達されると、第２シリアルインターフェースブロック２２００の電力節約モードが解除されてシステムクロック信号ＳＣＬＫがイネーブルされる（Ｓ２３０）。次に、ダウンリンクチャンネルを活性化させた後、フラッグパケットデータが活性化されたダウンリンクチャンネルを通じて出力される（Ｓ２４０）。最後に、第１及び第２シリアルインターフェースブロック１４００及び２２００が電力節約モードから抜け出たことを応用プロセッサ１２００に通知する（Ｓ２５０）。各工程におけるシリアルインターフェースブロックの動作を図６及び図７に基づいて詳細に説明する。
【００３３】
第１シリアルインターフェースブロック１４００のインターフェース装置１４４０は応用プロセッサ１２００からのインタラプト情報ＷＡＫＥＵＰに応答して制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＣＰＵを生成する。システム制御器１４１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＣＰＵが入力されると、電力節約モードから抜け出る。この時、システム制御器１４１０はシステムクロック信号ＳＣＬＫを活性化させるように内部的にクロックイネーブル信号ＣＬＫ＿ＥＮを生成する。システムクロック信号ＳＣＬＫの活性化は上述した電力節約モードにおいて設定された方式に応じて多様に行われる。例えば、クロック発生器１４６０が電力節約モードで非活性化される場合、先に、システム制御器１４１０はクロック発生器１４６０を活性化させる。これによって、クロック発生器１４６０は外部からの発振信号ＯＳＣに応答してクロック信号ＣＬＫを生成し、システム制御器１４１０はクロック信号ＣＬＫに応答してシステムクロック信号ＳＣＬＫを生成する。一方、クロック発生器１４６０が電力節約モードで非活性化されない場合、システム制御器１４１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＣＰＵの入力に応答し、クロック発生器１４６０から提供されるクロック信号ＣＬＫに応じてシステムクロック信号ＳＣＬＫを生成する。
【００３４】
次に、図６に示すように、システム制御器１４１０は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰを生成する。ホスト制御器１４２０のサスペンド状態は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰの活性化によって解除される。すなわち、ホスト制御器１４２０は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰの活性化に応答してアップリンクチャンネルを活性化させる。ホスト制御器１４２０はウェークアップパケットＷＡＫＥＵＰ＿ＰＡＣＫＥＴを活性化されたアップリンクチャンネルを通じて出力する。ウェークアップパケットＷＡＫＥＵＰ＿ＰＡＣＫＥＴは低電圧差動シグナリング入出力装置１４５０を通じて直列化される。
【００３５】
第２シリアルインターフェースブロック２２００の低電圧差動シグナリング入出力装置２２５０はアップリンクチャンネルを通じて伝送されたウェークアップパケットＷＡＫＥＵＰ＿ＰＡＣＫＥＴに応答して制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＬＩＮＫを生成する。システム制御器２２１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＬＩＮＫが入力されると、電力節約モードから抜け出る。この時、システム制御器２２１０はシステムクロック信号ＳＣＬＫを活性化させるように内部的にクロックイネーブル信号ＣＬＫ＿ＥＮを生成する。システムクロック信号ＳＣＬＫの活性化は上述した電力節約モードにおいて設定された方式に応じて多様に行われる。例えば、クロック発生器２２６０が電力節約モードで非活性化される場合、先に、システム制御器２２１０はクロック発生器２２６０を活性化させる。これによってクロック発生器２２６０は外部からの発振信号ＯＳＣに応答してクロック信号ＣＬＫを生成し、システム制御器２２１０はクロック信号ＣＬＫに応答してシステムクロック信号ＳＣＬＫを生成する。一方、クロック発生器２２６０が電力節約モードで非活性化されない場合、システム制御器２２１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＬＩＮＫの入力に応答し、クロック発生器２２６０から提供されるクロック信号ＣＬＫに応じてシステムクロック信号ＳＣＬＫを生成する。
【００３６】
システムクロック信号ＳＣＬＫをイネーブルさせた後、システム制御器２２１０は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰをホスト制御器２２２０に出力する。ホスト制御器２２２０のサスペンド状態は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰによって解除され、その結果、ダウンリンクチャンネルが活性化される。ホスト制御器２２２０は、フラッグパケットＦＬＡＧ＿ＰＡＣＫＥＴを活性化されたダウンリンクチャンネルを通じて出力する。フラッグパケットＦＬＡＧ＿ＰＡＣＫＥＴは低電圧差動シグナリング入出力装置２２５０を通じて直列化される。フラッグパケットＦＬＡＧ＿ＰＡＣＫＥＴは第１シリアルインターフェースブロック１４００の低電圧差動シグナリング入出力装置１４５０及びクライアント制御器１４３０を通じてインターフェース装置１４４０に伝送される。インターフェース装置１４４０は入力されたフラッグパケットＦＬＡＧ＿ＰＡＣＫＥＴに応答してインタラプトを生成する。すなわち、インターフェース装置１４４０は第１及び第２シリアルインターフェースブロック１４００及び２２００が電力節約モードから抜け出たことを応用プロセッサ１２００に通知する。応用プロセッサ１２００は、以後、電力節約モードでディセーブルされた第１及び第２シリアルインターフェースブロックのインターフェース機能をイネーブルさせる。
【００３７】
図８は本発明に係るシステムの電力節約モードを解除する他の方法を説明するためのフローチャートであり、図９は本発明に係るシステムの電力節約モードを解除する他の方法を説明するためのシリアルインターフェースブロックの動作タイミング図であり、図１０は本発明に係るシステムの電力節約モードを他の方法で解除する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。以下、図８乃至図１０を参照して、本発明に係るシステムの電力節約モードを解除する他の方法を詳細に説明する。
【００３８】
まず、図８に示されるように、外部インタラプトソースからインタラプトが発生すると（Ｓ３００）、第２シリアルインターフェースブロック２２００の電力節約モードが解除されてシステムクロック信号ＳＣＬＫがイネーブルされる（Ｓ３１０）。次に、ダウンリンクチャンネルを活性化させた後、パケットデータが活性化されたダウンリンクチャンネルを通じて出力される（Ｓ３２０）。ダウンリンクチャンネルを通じてパケットデータが第１シリアルインターフェースブロック１４００に伝達されると、第１シリアルインターフェースブロック１４００の電力節約モードが解除されてシステムクロック信号ＳＣＬＫがイネーブルされる（Ｓ３３０）。次に、ダウンリンクチャンネルを活性化させた後（Ｓ３４０）、第１及び第２シリアルインターフェースブロック１４００及び２２００が電力節約モードから抜け出たことを応用プロセッサ１２００に通知する（Ｓ３５０）。各工程におけるシリアルインターフェースブロックの動作を図９及び図１０に基づいて詳細に説明する。
【００３９】
第２シリアルインターフェースブロック２２００のインターフェース装置２２４０（すなわち、ＧＰＩＯインターフェース）は外部インタラプトソースからのインタラプト情報に応答して制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＧＰＩＯを生成する。システム制御器２２１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＧＰＩＯが入力されると、電力節約モードから抜け出る。この時、システム制御器２２１０はシステムクロック信号ＳＣＬＫを活性化させるように内部的にクロックイネーブル信号ＣＬＫ＿ＥＮを生成する。システムクロック信号ＳＣＬＫの活性化は上述した電力節約モードにおいて、設定された方式によって多様に行われる。例えば、クロック発生器２２６０が電力節約モードで非活性化される場合、先に、システム制御器２２１０はクロック発生器２２６０を活性化させる。これによってクロック発生器２２６０は外部からの発振信号ＯＳＣに応答してクロック信号ＣＬＫを生成し、システム制御器２２１０はクロック信号ＣＬＫに応答してシステムクロック信号ＳＣＬＫを生成する。一方、クロック発生器２２６０が電力節約モードで非活性化されない場合、システム制御器２２１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＧＰＩＯの入力に応答し、クロック発生器２２６０から提供されるクロック信号ＣＬＫによってシステムクロック信号ＳＣＬＫを生成する。
【００４０】
次に、図９に示すように、システム制御器２２１０は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰを生成する。ホスト制御器２２２０のサスペンド状態は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰによって解除される。すなわち、ホスト制御器２２２０は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰに応答してダウンリンクチャンネルを活性化させる。ホスト制御器２２２０はウェークアップパケットＷＡＫＥＵＰ＿ＰＡＣＫＥＴを活性化されたダウンリンクチャンネルを通じて出力する。ウェークアップパケットＷＡＫＥＵＰ＿ＰＡＣＫＥＴは低電圧差動シグナリング入出力装置２２５０を通じて直列化される。
【００４１】
第１シリアルインターフェースブロック１４００の低電圧差動シグナリング入出力装置１４５０はダウンリンクチャンネルを通じて伝送されたウェークアップパケットＷＡＫＥＵＰ＿ＰＡＣＫＥＴに応答して制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＬＩＮＫを生成する。システム制御器１４１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＬＩＮＫが入力されると、電力節約モードから抜け出る。この時、システム制御器１４１０はシステムクロック信号ＳＣＬＫを活性化させるように内部的にクロックイネーブル信号ＣＬＫ＿ＥＮを生成する。システムクロック信号ＳＣＬＫの活性化は上述した電力節約モードにおいて設定された方式によって多様に行われる。例えば、クロック発生器１４６０が電力節約モードで非活性化される場合、先に、システム制御器１４１０はクロック発生器１４６０を活性化させる。これによってクロック発生器１４６０は外部からの発振信号ＯＳＣに応答してクロック信号ＣＬＫを生成し、システム制御器１４１０はクロック信号ＣＬＫに応答してシステムクロック信号ＳＣＬＫを生成する。一方、クロック発生器１４６０が電力節約モードで非活性化されない場合、システム制御器１４１０は制御信号ＷＡＫＥＵＰ＿ＢＹ＿ＬＩＮＫの入力に応答し、クロック発生器１５６０から提供されるクロック信号ＣＬＫによってシステムクロック信号ＳＣＬＫを発生する。
【００４２】
システムクロック信号ＳＣＬＫをイネーブルさせた後、システム制御器１４１０は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰをホスト制御器１４２０に出力する。ホスト制御器１４２０のサスペンド状態は制御信号ＬＩＮＫ＿ＷＡＫＥＵＰによって解除され、その結果、アップリンクチャンネルが活性化される。同時に、ホスト制御器１４２０は制御信号ＳＹＳＴＥＭ＿ＷＡＫＥＵＰを生成し、インターフェース装置１４４０は制御信号ＳＹＳＴＥＭ＿ＷＡＫＥＵＰに応答してインタラプトを生成する。すなわち、インターフェース装置１４４０は第１及び第２シリアルインターフェースブロック１４００及び２２００が電力節約モードから抜け出たことを応用プロセッサ１２００に通知する。
【００４３】
本発明の実施形態において、各サブシステムの構成要素は個別的なチップで構成することができる、または各サブシステムの構成要素は単一のチップで構成することができる。本発明に係るシステムが移動通信器機である場合、移動通信器機は、例えば、フォルダ型携帯電話、スライド型携帯電話などのように下部（例えば、第１サブシステム）と上部（例えば、第２サブシステム）で分離された構造を有することができる。また、本発明の範囲または技術的思想を外れず、本発明の構造が多様に修正または変更できることはこの分野の当業者にとって自明である。上述した内容を考慮し、もし、本発明の修正及び変更が請求項及び同等物の範囲内に属すれば、かかる本発明の修正及び変更は、本発明に含まれる。
【図面の簡単な説明】
【００４４】
【図１】本発明に係るシステムの概略ブロック図である。
【図２】図１に図示された第１サブシステム及び第２サブシステムのシリアルインターフェースブロックの概略ブロック図である。
【図３】本発明に係るシステムの電力節約モードを設定する方法を説明するためのフローチャートである。
【図４Ａ】本発明に係るシステムの電力節約モードを設定する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。
【図４Ｂ】本発明に係るシステムの電力節約モードを設定する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。
【図５】本発明に係るシステムの電力節約モードを解除する方法を説明するためのフローチャートである。
【図６】本発明に係るシステムの電力節約モードを解除する方法を説明するためのシリアルインターフェースブロックの動作タイミング図である。
【図７】本発明に係るシステムの電力節約モードを解除する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。
【図８】本発明に係るシステムの電力節約モードを解除する他の方法を説明するためのフローチャートである。
【図９】本発明に係るシステムの電力節約モードを解除する他の方法を説明するためのシリアルインターフェースブロックの動作タイミング図である。
【図１０】本発明に係るシステムの電力節約モードを他の方法で解除する場合において、シリアルインターフェースブロック間の制御の流れを示す図である。
【符号の説明】
【００４５】
１０００        第１サブシステム
１２００        応用プロセッサ
１４００        第１シリアルインターフェースブロック
１４１０        システム制御器
１４２０        ホスト制御器
１４３０        クライアント制御器
１４４０        インターフェース装置
１４５０        ＬＶＤＳ  Ｉ／Ｏブロック
２０００        第２サブシステム
２２００        第２シリアルインターフェースブロック
２４００        ユーザインターフェースブロック
２２１０        システム制御器
２２２０        ホスト制御器
２２３０        クライアント制御器
２２４０        インターフェース装置
２２５０        ＬＶＤＳ  Ｉ／Ｏブロック
【図１】
2007151122.tif 000003
【図２】
2007151122.tif 000004
【図３】
2007151122.tif 000005
【図４Ａ】
2007151122.tif 000006
【図４Ｂ】
2007151122.tif 000007
【図５】
2007151122.tif 000008
【図６】
2007151122.tif 000009
【図７】
2007151122.tif 000010
【図８】
2007151122.tif 000011
【図９】
2007151122.tif 000012
【図１０】
2007151122.tif 000013