(57)【要約】【課題】複数のバンクをまとめて管理する方法を取りながらバンクごとに不良ブロックの代替処理を行うことで、アドレス管理に必要なテーブルサイズを小さく保ちつつ、見かけ上の不良ブロック数を実際の不良ブロック数から大きく増大させることのない不揮発性メモリシステムおよび不揮発性メモリの管理方法を提供する。【解決手段】管理情報に基づいて不揮発性メモリユニット２を管理するコントローラ３を有し、コントローラ３の管理情報は、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割され、コントローラ３は、複数のブロックを基本テーブルで束ねて管理し、束ねられた範囲で異なる部分を差分情報を用いて管理する。【選択図】図１
2007241896.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの不揮発性メモリと、
管理情報に基づいて上記不揮発性メモリを管理するコントローラと、を有し、
上記コントローラの上記管理情報は、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割され、
上記コントローラは、
上記複数のブロックを上記基本テーブルで束ねて管理し、束ねられた範囲で異なる部分を上記差分情報を用いて管理する
不揮発性メモリシステム。
【請求項２】
上記コントローラは、束ねられたブロックのうち1つ以上のブロックを差分情報により他のブロックと代替する
請求項１記載の不揮発性メモリシステム。
【請求項３】
上記不揮発性メモリは、複数のバンクを有し、
上記コントローラはアドレスに基づいて各バンクごとにアクセス可能で、同じバンク内アドレスを持つ異なるバンクにおける複数のブロックをバンク間で束ねる
請求項１記載の不揮発性メモリシステム。
【請求項４】
複数の不揮発性メモリは、異なるチップにそれぞれ形成され、
上記コントローラはアドレスに基づいて各チップごとにアクセス可能で、同じアドレスを持つ異なるチップにおける複数のブロックをチップ間で束ねる
請求項１記載の不揮発性メモリシステム。
【請求項５】
上記コントローラは、同じ部分アドレスを持つブロックを複数の部分領域間で束ねる
請求項１記載の不揮発性メモリシステム。
【請求項６】
上記代替の範囲がバンク内またはチップ内または部分領域内である
請求項２記載の不揮発性メモリシステム。
【請求項７】
上記代替の範囲がチップまたはバンクまたは部分領域をまたぐ
請求項２記載の不揮発性メモリシステム。
【請求項８】
上記コントローラは、差分情報としてブロック代替のための物理アドレス−物理アドレス（物物）変換テーブルを有する
請求項１記載の不揮発性メモリシステム。
【請求項９】
上記コントローラは、基本テーブルとなる論理アドレス−物理アドレス（論物）変換テーブル上で上記物物変換の対象となるブロックにフラグをたてる
請求項８記載の不揮発性メモリシステム。
【請求項１０】
上記コントローラは、基本テーブルとなる上記論物変換テーブル上で上記物物変換の対象となるブロックに変換テーブルのインデックスを付加する
請求項９記載の不揮発性メモリシステム。
【請求項１１】
上記コントローラは、複数のブロックを束ねて管理しながら、不良ブロックへのアクセスを別アドレスへのアクセスに置き換える
請求項１記載の不揮発性メモリシステム。
【請求項１２】
上記コントローラは、複数のブロックを束ねて管理しながら、不良ブロックへのアクセスを別アドレスへのアクセスに置き換える
請求項２記載の不揮発性メモリシステム。
【請求項１３】
少なくとも一つの不揮発性メモリのアクセスを管理する不揮発性メモリの管理方法であって、
上記不揮発性メモリを管理するための管理情報を、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割し、
上記複数のブロックを上記基本テーブルで束ねて管理し、
束ねられた範囲で異なる部分を上記差分情報を用いて管理する
不揮発性メモリの管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コントローラとフラッシュメモリ等の不揮発性メモリにより構成される不揮発性メモリシステムおよび不揮発性メモリの管理方法に関するものである。
【背景技術】
【０００２】
通常、複数のメモリバンクを持つ不揮発メモリシステムのアドレス管理において、各メモリバンクを独立して管理する方法と、複数のバンクをまとめて管理する方法（たとえば特許文献１参照）が知られている。
【特許文献１】ＵＳＰ６，７５７，８００
【発明の開示】
【発明が解決しようとする課題】
【０００３】
各メモリバンクを独立して管理する方法では、メモリバンク数が増えるとそれに比例してアドレス管理に必要なテーブルサイズが増加するため、必要なＲＡＭサイズが増大したり、一度に全ての情報をＲＡＭに置くことができないなどの問題があり、コスト増やパフォーマンス低下の原因となっていた。
【０００４】
一方、複数のバンクをまとめて管理する方法(USP6、757、800など)では、テーブルサイズの増加は抑えられる。
しかしながら、まとめた範囲内で各メモリバンクの同一アドレスのブロックを等しく扱うために、図１のようにどれか一つのブロックに不良が発生して使用不可となると、同じアドレスを持つ全てのメモリバンクのブロックを使用不可としなければならず、見かけ上の不良ブロック数が実際の不良ブロック数のメモリバンク数倍にも増加するという不利益があった。
【０００５】
本発明は、複数のバンクをまとめて管理する方法を取りながらバンクごとに不良ブロックの代替処理を行うことで、アドレス管理に必要なテーブルサイズを小さく保ちつつ、見かけ上の不良ブロック数を実際の不良ブロック数から大きく増大させることのない不揮発性メモリシステムおよび不揮発性メモリの管理方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の観点の不揮発性メモリシステムは、少なくとも一つの不揮発性メモリと、管理情報に基づいて上記不揮発性メモリを管理するコントローラと、を有し、上記コントローラの上記管理情報は、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割され、上記コントローラは、上記複数のブロックを上記基本テーブルで束ねて管理し、束ねられた範囲で異なる部分を上記差分情報を用いて管理する。
【０００７】
好適には、上記コントローラは、束ねられたブロックのうち1つ以上のブロックを差分情報により他のブロックと代替する。
【０００８】
好適には、上記不揮発性メモリは、複数のバンクを有し、上記コントローラはアドレスに基づいて各バンクごとにアクセス可能で、同じバンク内アドレスを持つ異なるバンクにおける複数のブロックをバンク間で束ねる。
【０００９】
好適には、複数の不揮発性メモリは、異なるチップにそれぞれ形成され、上記コントローラはアドレスに基づいて各チップごとにアクセス可能で、同じアドレスを持つ異なるチップにおける複数のブロックをチップ間で束ねる。
【００１０】
好適には、上記コントローラは、同じ部分アドレスを持つブロックを複数の部分領域間で束ねる。
【００１１】
好適には、上記代替の範囲がバンク内またはチップ内または部分領域内である。
【００１２】
好適には、上記代替の範囲がチップまたはバンクまたは部分領域をまたぐ。
【００１３】
好適には、上記コントローラは、差分情報としてブロック代替のための物理アドレス−物理アドレス（物物）変換テーブルを有する。
【００１４】
好適には、上記コントローラは、基本テーブルとなる論理アドレス−物理アドレス（論物）変換テーブル上で上記物物変換の対象となるブロックにフラグをたてる。
【００１５】
好適には、上記コントローラは、基本テーブルとなる上記論物変換テーブル上で上記物物変換の対象となるブロックに変換テーブルのインデックスを付加する。
【００１６】
好適には、上記コントローラは、複数のブロックを束ねて管理しながら、不良ブロックへのアクセスを別アドレスへのアクセスに置き換える。
【００１７】
本発明の第２の観点は、少なくとも一つの不揮発性メモリのアクセスを管理する不揮発性メモリの管理方法であって、上記不揮発性メモリを管理するための管理情報を、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割し、上記複数のブロックを上記基本テーブルで束ねて管理し、束ねられた範囲で異なる部分を上記差分情報を用いて管理する。
【発明の効果】
【００１８】
本発明によれば、管理テーブルサイズを小さく維持したまま細かな管理を行うことが可能になる。
たとえば、見かけ上の不良ブロック数を大幅に減少させることが可能になり、ブロックの利用効率が大幅に改善される。利用効率が改善されることにより実効容量が増加し、システムの低コスト化に繋がる。
また、管理テーブルサイズを小さく維持したまま利用効率を落とさずに管理対象とするブロック数を増加させることが可能になり、大容量の不揮発メモリシステム構築が可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００２０】
図２は、本発明の実施形態に係る不揮発性メモリシステムの構成例を示すブロック図である。
【００２１】
本不揮発性メモリシステム１は、図２に示すように、複数のメモリバンク２−１〜２−ｎ(図２の例ではｎ＝４)を有する不揮発性メモリユニット（以下、単にメモリユニットという場合もある）２と、図示しないホストからの要求に応じてメモリユニット２へのアクセスを制御するコントローラ３により構成されている。
【００２２】
各メモリバンク２−１(Ａ)，２−２（Ｂ），２−３（Ｃ），２−４（Ｄ）は、それぞれ同様の構成を有し、メモリセルアレイ２１（−１〜−４）、アドレスデコーダ２２（−１〜−４）、およびページバッファ２３（−１〜−４）を含んで構成されている。
メモリセルアレイ２１は、たとえばＮＡＮＤ型フラッシュメモリセルアレイにより形成される。
メモリバンク２−１のアドレスデコーダ２２−１はアドレス線ＡＤＲＬ１によりコントローラ３と接続されている。同様に、メモリバンク２−２のアドレスデコーダ２２−２はアドレス線ＡＤＲＬ２によりコントローラ３と接続され、メモリバンク２−３のアドレスデコーダ２２−３はアドレス線ＡＤＲＬ３によりコントローラ３と接続され、メモリバンク２−４のアドレスデコーダ２２−４はアドレス線ＡＤＲＬ４によりコントローラ３と接続されている。
メモリバンク２−１のページバッファ２３−１はデータ線ＤＴＬ１によりコントローラ３と接続されている。同様に、メモリバンク２−２のページバッファ２３−２はデータ線ＤＴＬ２によりコントローラ３と接続され、メモリバンク２−３のページバッファ２３−３はデータ線ＤＴＬ３によりコントローラ３と接続され、メモリバンク２−４のページバッファ２３−４はデータ線ＤＴＬ４によりコントローラ３と接続されている。
【００２３】
各メモリバンク２−１〜２−４は、アドレス線ＡＤＲＬ１〜ＡＤＲＬ４を通して受け取ったアドレスを用いて不揮発メモリのセルアレイ２１−１〜２１−４にアクセスを行い、コントローラ３から受け取ったデータを該当する箇所に書き込んだり、該当する箇所から読み出したデータをコントローラ３に送出したりする。
【００２４】
図２では、コントローラ３がアドレスを送出するアドレス線と、コントローラ３との間でデータをやり取りするデータ線が別になっているが、通常のＮＡＮＤフラッシュメモリのようにマルチプレクスして同じ線を共有しても良い。この場合はコントローラとメモリユニットの間の信号線数が削減できるというメリットがある。
また、バンク選択の方法を別途用いることで、信号線を複数のバンク間で共有することもできる。
【００２５】
図３は、図２のメモリユニット２のメモリ領域を概念的に示す図である。
メモリユニット２は、図３に示すように、各メモリバンク（以下、単にバンクという場合もある）２−１〜２−４は複数のメモリブロックＢＬＫ１〜ＢＬＫｍを有する。
そして、各メモリバンク２−１〜２−４の同じメモリバンク内アドレスにあるブロックをまとめた複数のブロック(束ねた複数ブロック)により仮想ブロックＶＢＬＫ（１〜ｍ）が形成されている。
この仮想ブロックＶＢＬＫは、後述するように、コントローラ３において管理単位として扱われる。
ここで、メモリバンクは複数のメモリブロックを持つ互いに同じ構造のものであれば何でも良く、それぞれ別のチップであっても、同じチップの中の別の領域であっても良い。
【００２６】
コントローラ３は、管理情報に基づいて不揮発性メモリユニット２を管理する。コントローラ３の管理情報は、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割される。そして、コントローラ３は、複数のブロックを基本テーブルで束ねて管理し、束ねられた範囲で異なる部分を差分情報を用いて管理する。
コントローラ３は、束ねられたブロックのうち1つ以上のブロックを差分情報により他のブロックと代替する。
本実施形態においては、上述したように、不揮発性メモリユニット２は、複数のメモリバンク２−１〜２−４を有し、コントローラ３はアドレスに基づいて各メモリバンク２−１〜２−４ごとにアクセス可能で、同じバンク内アドレスを持つ異なるバンクにおける複数のブロックを仮想ブロックＶＢＬＫとしてバンク間で束ねる。
【００２７】
コントローラ３は、図２に示すように、アドレス生成部３１、アドレス変換テーブル３２、およびデータ処理部３３を有する。
【００２８】
アドレス生成部３１は、アドレス変換テーブル３２の管理情報に基づいて不揮発性メモリユニット２にアクセスするためのアドレスを生成し、生成したアドレスをアドレス線ＡＤＲＬ１〜ＡＤＲＬ４を介して各メモリバンク２−１〜２−４に転送する。アドレス生成部３１は、複数のメモリバンクに対して異なるアドレスを送出することができる。
各メモリバンク２−１〜２−４は、受け取ったアドレスを用いて不揮発メモリのセルアレイにアクセスを行い、コントローラ３から受け取ったデータを該当する箇所に書き込んだり、該当する箇所から読み出したデータをコントローラ３に送出したりする。
【００２９】
データ処理部３３は、ホストからから受け取ったデータを不揮発性メモリユニット２のアドレス指定されたメモリバンク２−１〜２−４の該当する箇所に書き込むためにデータ線ＤＴＬ１〜ＤＴＬ４に送出し、また、該当する箇所から読み出したデータをホスト側に送出したりする。
【００３０】
アドレス変換テーブル３２は、管理情報が複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割されている。
以下に、本実施形態のコントローラ３の構成および管理情報に基づく制御機能について具体的に説明する。
【００３１】
本実施形態に係るコントローラ３の特徴は、図４に示すように、そのまま保持するとサイズが大きくなってしまう不揮発メモリの管理情報を、図５に示すように、複数ブロック／バンクを束ねて管理する基本テーブル３２１とブロック／バンク間の差分情報テーブル３２２とに分割することでサイズを小さくすることである。
【００３２】
たとえば、複数のバンクがある不揮発メモリユニット２を、管理情報サイズを小さくするために単純にバンクを束ねて管理すると不良ブロックが見かけ上増えてしまうが、差分情報を用いてバンクごとに不良ブロックと良ブロックの置き換えをすることで、管理情報サイズを抑えたまま見かけ上の不良ブロックサイズを増やさないという効果がある。
【００３３】
図６は、本実施形態において論理アドレスＬＡから仮想ブロックアドレスＶＢＡへの変換および、仮想ブロックアドレスＶＢＡから各メモリバンク２−１〜２−４へのアクセス時に使用するアドレスへの変換の様子を示したものである。
【００３４】
通常の、対応するメモリブロックＢＬＫに不良が発生していない仮想ブロックＶＢＬＫにおいては、仮想ブロックＶＢＬＫのアドレスにバンクを表す識別子を加えてメモリアクセスを行う。
ここで、バンクを表す識別子とはバンクアドレスやチップセレクト信号、チャネル番号などバンクを表すものであれば何でも良い。
【００３５】
一方、対応するメモリブロックＢＬＫに一つ以上の不良が発生した仮想ブロックＶＢＬＫにおいては、実際に不良として扱う仮想ブロックＶＢＬＫ−Ｎと不良としない仮想ブロックＶＢＬＫ−Ｇに分け、不良として扱う仮想ブロックの不良でないブロック(AfffやDfff)と不良としない仮想ブロックの不良ブロック(AgggやDhhh)を同じバンク内で交換する。
これにより、不良としない仮想ブロックＶＢＬＫ−Ｇは対応するブロックが全て不良でないブロックとなるので、それらのアドレスを用いてメモリアクセスを行う。
【００３６】
なお、対応するメモリブロックに不良が発生していない仮想ブロックを不良として扱うことも可能である。この場合、あらかじめ決められた仮想ブロックを不良とすることが可能になる。
また、不良でないブロックと不良ブロックの交換をバンクを跨いで行うことも可能である。この場合、バンク間で不良ブロック数に偏りがある場合でも均等に不良ブロックが発生したのと同じ取り扱いが可能になる。
【００３７】
図７、図８、および図９は不良ブロックと不良でないブロックの交換の対応を表すテーブルを示したものである。
【００３８】
図７は、全仮想ブロックアドレスに対応した各バンクのアクセスアドレスを内容とした物物(物理−物理)アドレス変換テーブルを示す図である。
不良ブロックのない仮想ブロックＶＢＬＫ−Ｇ、たとえば仮想ブロックアドレス000hでは対応する各バンクのアクセスアドレスは全て同じ000hとなる。
不良ブロックのある仮想ブロックＶＢＬＫ−Ｎについては、仮想ブロックアドレスfffに対応するバンクＡのアクセスアドレスをggg、バンクＤのアクセスアドレスをhhhとして、それぞれ仮想ブロックアドレスgggおよびhhhの対応するエントリと入れ替える。
これにより、仮想ブロックアドレスgggおよびhhhには不良でないブロックのアクセスアドレスが割り当てられ、不良でない仮想ブロックとして扱うことができる。仮想ブロックアドレスfffは不良として使用禁止とする。
【００３９】
図８は、ブロックの交換が発生する仮想ブロックアドレスと、それに対応した各バンクのアクセスアドレスを内容とした物物(物理−物理)アドレス変換テーブルを示す図である。
不良ブロックは発生数に限りがあるため、全仮想ブロックについてテーブルを持つ必要はなく、交換の発生する仮想ブロックアドレスについてのみでも良い。
この場合、アドレス生成部３１がある仮想ブロックアドレスＶＢＡについて、このテーブルの仮想アドレスの列にそのアドレスが含まれるかどうかを判断して、含まれる場合にはアクセスアドレス交換を行う必要がある。
【００４０】
図９は、不良として扱う仮想ブロックアドレスと、それに対応した各バンクのアクセスアドレスを内容とした物物(物理−物理)アドレス変換テーブルを示す図である。
アドレス交換をする際は不良として扱う仮想ブロックと不良としない仮想ブロックの間での交換となるため、不良として扱う仮想ブロックについてのみテーブルをもつことも可能である。
この場合、ある仮想ブロックアドレスについて、各バンクのアクセスアドレスの中にそのアドレスが含まれるかどうかを判断して、含まれる場合にはアクセスアドレス交換を行う必要がある。
【００４１】
図１０および図１１は、論理アドレス-物理アドレス（＝仮想ブロックアドレス）変換を行うシステムにおいて、アクセスアドレス交換を行う仮想ブロックアドレスに論物テーブル上でマークすることで変換の有無を表す様子を示したものである。
【００４２】
図１０は、論物テーブルの物理アドレスフィールドに１ビット（bit）のフラグを設けた例を示す図である。
このフラグＦＬＧが「０」の物理アドレスでは、アドレスをそのまま各バンクのアクセスアドレスとして用い、このフラグが「１」の物理アドレスでは図８や図９のようなテーブルを用いてアクセスアドレス交換を行う。
【００４３】
図１１は、論物テーブルのアクセスアドレス交換を行う物理アドレスフィールドに対応するテーブルのインデックスを追加した例を示す図である。
アクセスアドレス交換を行う物理アドレスにおいて、このフィールドに示されたインデックスＩＤＸを用いて対応するテーブルを参照することで、交換すべきアクセスアドレスを得ることが可能となる。
【００４４】
図１２は、本実施形態に係る差分情報を用いた不良ブロックの代替処理の一例を説明するための図である。
図１２に示す例は、不揮発メモリ上に不良ブロックがあったときにそのブロックをスキップして、以降のアドレスへのアクセスに対してアドレスをシフトすることで不良ブロックの代替処理を行うこととし、そのための情報を差分情報として保持するものである。
【００４５】
図１３は、図１２に示す不良ブロックの代替処理における差分情報の例を示す図である。
図１３の例においては、差分情報３２２は各バンクの不良ブロックのアドレスを小さな順に並べたリストとなっている。
リストの最後はＥＯＬ(End Of List)を示すものであり、該当バンクの最大アドレスより大きな値を使用するものでも良い。
【００４６】
図１４は、この差分情報を用いた場合のアドレス変換フローを示す図である。
【００４７】
図１４のアドレス変換処理は、現在のバンクをＡ、基本テーブル３２１で得られたブロックアドレスをＭ、不良ブロックリストの該当バンクの先頭をポインタＰとする(ＳＴ１〜ＳＴ３)。
そして、ポインタＰの示す位置の内容が基本テーブル３２１で得られたブロックアドレスＭより大きいか否かの判別を行う（ＳＴ４）。
ステップＳＴ４において、ポインタＰの示す位置の内容が基本テーブル３２１で得られたブロックアドレスＭより大きくないと判別すると、Ｍに１を加え、Ｐを１つ進め（ＳＴ５）、ステップＳＴ４の判別処理を再び行う。
一方、ステップＳＴ４において、ポインタＰの示す位置の内容が基本テーブル３２１で得られたブロックアドレスＭより大きいと判別すると、該当バンクで実際にアクセスするアドレスをＭとする（ＳＴ６）。
次に、現在のバンクが最終バンクであるか否かを判別する（ＳＴ７）。
ステップＳＴ７において、現在のバンクが最終バンクでないと判別すると、現在のバンクを次のバンクとしてステップＳＴ２からの処理に移行する。
ステップＳＴ７において、現在のバンクが最終バンクであると判別すると、処理を終了する。
【００４８】
上記処理を要約すると、基本テーブル３２１において得られた各バンク共通のブロックアドレスに対して、差分情報として持っている不良ブロックのリストと比較しながら必要な数だけアドレスをインクリメントして、バンクごとに実際にアクセスする時のアドレスを作成する。
これにより、不良ブロックをスキップしてアドレスをシフトする操作が行える。
【００４９】
以上説明したように、本実施形態によれば、管理情報に基づいて不揮発性メモリユニット２を管理するコントローラ３を有し、コントローラ３の管理情報は、複数のブロックに束ねて管理する基本テーブルと、ブロック間の差分情報とに分割され、コントローラ３は、複数のブロックを基本テーブルで束ねて管理し、束ねられた範囲で異なる部分を差分情報を用いて管理することから、以下の効果を得ることができる。
不揮発性メモリを用いたシステムにおいてアドレス管理方式の大幅な改良により、管理テーブルサイズを小さく維持したまま細かな管理を行うことが可能になる。
たとえば、見かけ上の不良ブロック数を大幅に減少させることが可能になり、ブロックの利用効率が大幅に改善される。利用効率が改善されることにより実効容量が増加し、システムの低コスト化に繋がる。
また、管理テーブルサイズを小さく維持したまま利用効率を落とさずに管理対象とするブロック数を増加させることが可能になり、大容量の不揮発メモリシステム構築が可能になる。
【図面の簡単な説明】
【００５０】
【図１】課題を説明するための図である。
【図２】本発明の実施形態に係る不揮発性メモリシステムの構成例を示すブロック図である。
【図３】図２のメモリユニットのメモリ領域を概念的に示す図である。
【図４】一般的なフラッシュ管理テーブルの例を示す図である。
【図５】本実施形態に係る管理情報が基本テーブルと差分情報テーブルを含むことを説明するための図である。
【図６】本実施形態において論理アドレスから仮想ブロックアドレスへの変換および、仮想ブロックアドレスから各メモリバンクへのアクセス時に使用するアドレスへの変換の様子を示す図である。
【図７】全仮想ブロックアドレスに対応した各バンクのアクセスアドレスを内容とした物物(物理−物理)アドレス変換テーブルを示す図である。
【図８】ブロックの交換が発生する仮想ブロックアドレスと、それに対応した各バンクのアクセスアドレスを内容とした物物(物理−物理)アドレス変換テーブルを示す図である。
【図９】不良として扱う仮想ブロックアドレスと、それに対応した各バンクのアクセスアドレスを内容とした物物(物理−物理)アドレス変換テーブルを示す図である。
【図１０】論物テーブルの物理アドレスフィールドに１ビット（bit）のフラグを設けた例を示す図である。
【図１１】論物テーブルのアクセスアドレス交換を行う物理アドレスフィールドに対応するテーブルのインデックスを追加した例を示す図である。
【図１２】本実施形態に係る差分情報を用いた不良ブロックの代替処理の一例を説明するための図である。
【図１３】図１２に示す不良ブロックの代替処理における差分情報の例を示す図である。
【図１４】差分情報を用いた場合のアドレス変換フローを示す図である。
【符号の説明】
【００５１】
１・・・不揮発性メモリシステム、２・・・メモリユニット、２−１〜２−ｎ・・・メモリバンク、２１（−１〜−４）・・・メモリセルアレイ、２２（−１〜−４）・・・アドレスデコーダ、２３（−１〜−４）・・・ページバッファ、３・・・コントローラ、３１・・・アドレス生成部、３２・・・アドレス変換テーブル、３２１・・・基本テーブル、３２２・・・差分情報テーブル、３３・・・データ処理部。
【図１】
2007241896.tif 000003
【図２】
2007241896.tif 000004
【図３】
2007241896.tif 000005
【図４】
2007241896.tif 000006
【図５】
2007241896.tif 000007
【図６】
2007241896.tif 000008
【図７】
2007241896.tif 000009
【図８】
2007241896.tif 000010
【図９】
2007241896.tif 000011
【図１０】
2007241896.tif 000012
【図１１】
2007241896.tif 000013
【図１２】
2007241896.tif 000014
【図１３】
2007241896.tif 000015
【図１４】
2007241896.tif 000016