(57)【要約】【課題】  比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置およびその製造方法を提供する。【解決手段】  半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成された配線とを有し、前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置を提供する。【選択図】    図１Ｃ
2007027436.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜内に形成された配線とを有し、
前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜は、前記第２の絶縁膜との境界面からその垂直方向に前記第１の絶縁膜の内部に向かって１５ｎｍにある位置で５ａｔｍ％以上の炭素濃度を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁膜の比誘電率は、前記第１の絶縁膜の比誘電率よりも低いことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に複数の配線を形成する工程と、
前記配線の直下の前記第１絶縁膜を残して前記第１絶縁膜を除去して埋め込み溝を形成する工程と、
前記配線の直下に残された前記第１の絶縁膜の前記埋め込み溝により表出した部分に生じたダメージを修復する工程と、
前記埋め込み溝に前記第１の絶縁膜より低い比誘電率を有する第２の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記ダメージを修復する工程は、ヘキサメチルジシラザンガスまたはヘキサメチルジシラザン液を用いて行われることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、多層配線構造の層間絶縁膜に低比誘電率の絶縁膜を用いた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路は高集積化の一途をたどっており、回路が微細化するに伴い、半導体デバイスの処理速度や消費電力の観点から、配線抵抗や層間絶縁膜容量への要求が厳しくなってきた。そこで、銅のように抵抗の低い金属を配線材料に用いたり、メチルシロキサンのような比誘電率の低い絶縁膜を配線間及び層間絶縁膜に用いたりして多層配線が作製されるようになっている。
【０００３】
現在、従来困難であった銅配線のパターニングには、埋め込み銅配線技術であるダマシン法が多く用いられている。
【０００４】
一方、絶縁膜としては、メチルシロキサン等のような３．０以下の低い比誘電率を有する有機系絶縁膜が用いられ、これを多層配線へと適用する技術が開発されている。
【０００５】
しかし、低比誘電率絶縁膜が求められる一方で、比誘電率が３．０以下の絶縁膜はエッチング時に生じるダメージに対する耐性が低く、また機械的強度も低いため、ダマシン法により作製する銅多層配線の層間絶縁膜として用いる際には様々な弊害が生じる。
【０００６】
比誘電率の低い絶縁膜は、エッチングの際に表層のメチル基が欠損して分子構造が壊れやすく、損傷を受けて炭素濃度が低下した層（以下ダメージ層と記す）が形成される。このメチル基が欠損したダメージ層に水が吸着し、エッチング後の配線材料埋め込みプロセスあるいはそれ以降の上層配線構造形成プロセスにおける熱処理を行う際に、ダメージ層近傍のビアホール側壁のバリアメタルを酸化させ、配線材料とバリアメタルとの密着性を劣化させ電気的特性の劣化および信頼性の劣化をもたらす。
【０００７】
そこで、この形成されたダメージ層をＨＭＤＳ（ヘキサメチルジシラザン）ガス雰囲気に曝す、もしくはダメージ層にＨＭＤＳ液を塗布して、メチル基が欠損した部分にメチル基等の炭化水素基を再結合させることにより、これを修復する技術が報告されている（例えば、特許文献１参照）。
【０００８】
しかし、比誘電率が低くなるほど膜の受けるダメージの量も大きくなり、修復しきれなくなるおそれがあるため、あまり低い比誘電率の絶縁膜は用いることができないという欠点がある。特許文献１に記載の方法では、比誘電率が約２．７の絶縁膜を用いている。
【０００９】
一方、多層配線に低比誘電率絶縁膜を使用しながらエッチングによるダメージを抑える方法の１つとして、高いエッチング耐性を有する比較的比誘電率の高い絶縁膜を用いて配線を形成した後、この絶縁膜をエッチングにより除去し、比誘電率の低い絶縁膜で埋め直すという技術が報告されている（例えば、特許文献２参照）。
【００１０】
しかし、この技術においては、配線形成後に比較的高い比誘電率を有する絶縁膜をエッチングにより除去する際に、配線下の部分は除去しきれずに残ってしまう。そのため、除去できた部分については低比誘電率の絶縁膜で埋めることができるが、除去できなかった部分には比誘電率の比較的高い絶縁膜が最後まで残ってしまうことになる。
【特許文献１】特開２００２−３５３３０８号公報
【特許文献２】特開２００３−６８８５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の一態様は、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成された配線とを有し、前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置を提供する。
【００１３】
また、本発明の一態様は、第１の絶縁膜を形成する工程と、前記第１の絶縁膜に複数の配線を形成する工程と、前記配線の直下の前記第１絶縁膜を残して前記第１絶縁膜を除去して埋め込み溝を形成する工程と、前記配線の直下に残された前記第１の絶縁膜の前記埋め込み溝により表出した部分に生じたダメージを修復する工程と、前記溝に前記第１の絶縁膜より低い比誘電率を有する第２の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１４】
本発明によれば、比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置を作製することが可能となる。
【発明を実施するための最良の形態】
【００１５】
〔第１の実施の形態〕
図１Ａ〜図１Ｃは、本発明の第１の実施の形態に係る半導体装置のデュアルダマシン法による製造工程を示す断面図である。
【００１６】
図１Ａ（ａ）に示すように、半導体基板１上に絶縁膜２が形成され、その上に層間絶縁膜３と、その層間絶縁膜３中に第１の銅配線５がバリアメタル膜４Ａに覆われて形成されており、さらにその上に例えばＳｉＮ膜がバリア絶縁膜６として形成されている。ここで、バリア絶縁膜６は銅配線の拡散および酸化を防止し、さらに上層からのエッチングによるダメージを防ぐ。
【００１７】
次に、図１Ａ（ｂ）に示すように、バリア絶縁膜６の上に第１の材料からなる層間絶縁膜７を形成する。ここで、第１の材料はメチル基を含んだＳｉ−ＣＨ３結合を有するメチルポリシロキサンであり、第１の材料からなる層間絶縁膜７の比誘電率は３．０以下である。
【００１８】
次に、図１Ａ（ｃ）に示すように、第１の材料からなる層間絶縁膜７にバリアメタル膜４Ｂ、ビア１３および第２の銅配線１４が形成される。さらに、その上にキャップ層１５を形成してもよい。ここで、キャップ層１５はＣｏＷＢなどの金属を選択的成長させるＣａｐＭｅｔａｌ技術、あるいはＳｉＮ、ＳｉＣＮ、ＳｉＣ等の絶縁膜成膜をリソグラフィなどを用いて形成され、銅配線の拡散および酸化を防止し、さらに上層からのエッチングによるダメージを防ぐことができる。
【００１９】
次に、図１Ｂ（ｄ）に示すように、第１の材料からなる層間絶縁膜７を第２の銅配線１４をマスクにしてバリア絶縁膜６が露出するまで除去し、埋め込み溝１６を形成する。この時、第２の銅配線１４の下に残った第１の材料からなる層間絶縁膜７の表面は、エッチング時に生じるダメージによりメチル基が欠損し、ダメージ層１０Ａとなる。
【００２０】
次に、図１Ｂ（ｅ）に示すように、ダメージ層１０Ａに対してＨＭＤＳガスもしくはＨＭＤＳ液からなる封止剤１１を用いた修復処理を施すことで、第１の材料からなる層間絶縁膜７のメチル基欠損部分にメチル基等の炭化水素基を再結合させて修復層１２Ａを形成する。ここで、修復層１２Ａ部分は、ダメージを受けなかった第１の材料からなる層間絶縁膜７の内部よりも高い炭素濃度を有する。具体的には、修復層１２Ａの表層からその垂直方向に内部に向かって１５ｎｍにある位置で５ａｔｍ％以上の炭素濃度を有する。その後、封止剤としてＨＭＤＳ液を用いた場合には、残った余分なＨＭＤＳ液を除去するために、１００〜２００℃で熱処理を施す。
【００２１】
次に、図１Ｂ（ｆ）に示すように、バリア絶縁膜６およびキャップ層１５上に第２の材料からなる層間絶縁膜１７Ａを堆積させる。ここで、第２の材料は、第１の材料より比誘電率の低い絶縁膜、例えばメチルポリシロキサン系の絶縁膜である。
【００２２】
なお、次の工程において、図１Ｃ（ｇ）に示すように、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを多孔質である第２の材料からなる層間絶縁膜１７Ｂに変えてもよい。ここで、第２の材料からなる層間絶縁膜１７Ｂの比誘電率は２．５以下である。
【００２３】
次に、図１Ｃ（ｈ）に示すように、第２の材料からなる層間絶縁膜１７ＢをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させる。
【００２４】
なお、この平坦化処理は、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変えるための熱処理を行う場合は、その前に行ってもよい。即ち、第２の材料からなる層間絶縁膜１７ＡをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させた後、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変える。本実施形態では第２の材料からなる層間絶縁膜１７Ｂは、前駆体である層間絶縁膜１７Ａを加熱処理による脱水重合反応の促進及び溶媒揮発を行って形成したが、この形成方法には限られない。
【００２５】
なお、この第１の実施の形態に係る第１の材料からなる層間絶縁膜７は請求項１〜６において第１の絶縁膜と定義されるものであり、第２の材料からなる層間絶縁膜１７Ａまたは１７Ｂは請求項１において第２の絶縁膜と定義されるものである。
【００２６】
（第１の実施の形態の効果）
この第１の実施の形態によれば、修復処理により、半導体デバイス動作時の高温状態においてバリアメタル４Ｂの酸化を促すダメージ層１０Ａを修復するため、第２の銅配線１４を形成する際に用いる第１の材料からなる層間絶縁膜７に、エッチングダメージを受けやすい３．０以下という低い比誘電率を有する膜を用いることができる。第１の材料からなる層間絶縁膜７は配線直下に最後まで残るため、低い比誘電率を有する膜を用いることで半導体装置の層間絶縁膜全体の比誘電率を下げることができ、信号遅延を抑制することができる。
【００２７】
また、第１の材料からなる層間絶縁膜７に埋め込み溝を形成する際に、配線幅が狭い場合には、配線直下の層間絶縁膜がエッチングのダメージにより脆くなり、配線を支えきれずに倒壊してしまうおそれがあるが、修復処理を施すことでダメージを回復し、また、Ｗｅｔエッチングへの耐性も強化されるので配線を支えることができるようになる。
【００２８】
〔第２の実施の形態〕
第２の実施の形態に係る半導体装置の製造工程においては、第１の実施の形態に係る半導体装置の製造工程における図１Ａ（ｂ）から（ｃ）の間に、以下に説明する工程が含まれる。その他の工程については第１の実施の形態と同様であるので説明を省略する。
【００２９】
図１Ａ（ｂ）に示されるように、バリア絶縁膜６の上に第１の材料からなる層間絶縁膜７が形成された後、図２（ａ）に示すように、フッ素系のエッチングガスを用いたドライエッチング法により、第１の材料からなる層間絶縁膜７にビアホール８と配線溝９を形成する。この時、ビアホール８および配線溝９の壁面にあたる第１の材料からなる層間絶縁膜７の表面は、エッチング時に生じるダメージによりメチル基が欠損し、ダメージ層１０Ｂとなる。
【００３０】
次に、図２（ｂ）に示すように、ビアホール８の底面のバリア絶縁膜６をドライエッチング法によりパターニングし、ビアホール８を第１の銅配線５まで貫通させる。その後、ビアホール８および配線溝９にｗｅｔエッチング処理を施すことで、エッチング堆積物等を除去する。
【００３１】
次に、図２（ｃ）に示すように、ダメージ層１０Ｂに対してＨＭＤＳガスもしくはＨＭＤＳ液からなる封止剤１１を用いた修復処理を施すことで、第１の材料からなる層間絶縁膜７のメチル基欠損部分にメチル基等の炭化水素基を再結合させて修復層１２Ｂを形成する。ここで、修復層１２Ｂ部分は、ダメージを受けなかった第１の材料からなる層間絶縁膜７の内部よりも高い炭素濃度を有する。封止剤としてＨＭＤＳ液を用いた場合には、その後、残った余分なＨＭＤＳ液を除去するために、１００〜２００℃で熱処理を施す。
【００３２】
次に、図１Ａ（ｃ）に示されるように、ＴａＮをスパッタリングした後にＣｕを電解めっきし、ＣＭＰ法等により平坦化することで、バリアメタル膜４Ｂ、ビア１３および第２の銅配線１４が形成される。
【００３３】
（第２の実施の形態の効果）
第１の材料からなる層間絶縁膜７にビアホール８と配線溝９のダメージ層１０Ｂにも修復処理を施すことにより、半導体装置の電気的特性の劣化および信頼性の劣化をより効果的に抑えることができる。
【００３４】
〔第３の実施の形態〕
図３Ａ〜図３Ｄは、本発明の第３の実施の形態に係る半導体装置のシングルダマシン法による製造工程を示す断面図である。
【００３５】
図３Ａ（ａ）に示すように、半導体基板１上に絶縁膜２が形成され、その上に層間絶縁膜３と、その層間絶縁膜３中に第１の銅配線５がバリアメタル膜４Ａに覆われて形成されており、さらにその上に例えばＳｉＮ膜がバリア絶縁膜６Ａとして形成されている。ここで、バリア絶縁膜６Ａは銅配線の拡散および酸化を防止し、さらに上層からのエッチングによるダメージを防ぐ。
【００３６】
次に、図３Ａ（ｂ）に示すように、バリア絶縁膜６の上に第１の材料からなる層間絶縁膜７Ａを形成する。ここで、第１の材料はメチル基を含んだＳｉ−ＣＨ３結合を有するメチルポリシロキサンであり、第１の材料からなる層間絶縁膜７Ａの比誘電率は３．０以下である。
【００３７】
次に、図３Ａ（ｃ）に示すように、第１の材料からなる層間絶縁膜７Ａに、バリアメタル膜４Ｃ、ビア１３が形成される。さらにビア１３および第１の材料からなる層間絶縁膜７Ａ上に例えばＳｉＮ膜からなるバリア絶縁膜６Ｂを形成する。
【００３８】
次に、図３Ｂ（ｄ）に示すように、バリア絶縁膜６Ｂの上に第１の材料からなる層間絶縁膜７Ｂを形成する。ここで、第１の材料はメチル基を含んだメチルポリシロキサンであり、第１の材料からなる層間絶縁膜７Ｂの比誘電率は３．０以下である。
【００３９】
次に、図３Ｂ（ｅ）に示すように、第１の材料からなる層間絶縁膜７Ｂに、バリアメタル膜４Ｄおよび第２の銅配線１４が形成される。さらに、その上にキャップ層１５を形成してもよい。
【００４０】
次に、図３Ｂ（ｆ）に示すように、第１の材料からなる層間絶縁膜７Ａ、バリア絶縁膜６Ｂおよび第１の材料からなる層間絶縁膜７Ｂをバリア絶縁膜６Ａが露出するまで除去する。この時、銅配線の下に残った第１の材料からなる層間絶縁膜７Ａの表面は、エッチング時に生じるダメージによりメチル基が欠損し、ダメージ層１０Ａとなる。
【００４１】
次に、図３Ｃ（ｇ）に示すように、ＨＭＤＳガスもしくはＨＭＤＳ液からなる封止剤１１を用いた修復処理を施すことで、第１の材料からなる層間絶縁膜７Ａのメチル基欠損部分にメチル基等の炭化水素基を再結合させて修復層１２Ａを形成する。ここで、修復層１２Ａ部分は、ダメージを受けなかった第１の材料からなる層間絶縁膜７Ａの内部よりも高い炭素濃度を有する。具体的には、修復層１２Ａの表層からその垂直方向に内部に向かって１５ｎｍにある位置で５ａｔｍ％以上の炭素濃度を有する。その後、封止剤としてＨＭＤＳ液を用いた場合には、残った余分なＨＭＤＳ液を除去するために、１００〜２００℃で熱処理を施す。
【００４２】
次に、図３Ｃ（ｈ）に示すように、バリア絶縁膜６Ａおよびキャップ層１５上に第２の材料からなる層間絶縁膜１７Ａを堆積させる。ここで、第２の材料は第１の材料よりも比誘電率の低いメチルポリシロキサンである。
【００４３】
なお、次の工程において、図３Ｃ（ｉ）に示すように、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを多孔質である第２の材料からなる層間絶縁膜１７Ｂに変えてもよい。ここで、第２の材料からなる層間絶縁膜１７Ｂの比誘電率は２．５以下である。
【００４４】
次に、図３Ｄ（ｊ）に示すように、第２の材料からなる層間絶縁膜１７ＢをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させる。
【００４５】
なお、この平坦化処理は、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変えるための熱処理を行う場合は、その前に行ってもよい。即ち、第２の材料からなる層間絶縁膜１７ＡをＣＭＰ法等によりキャップ層１５が露出するまで研磨して平坦化させた後、３００〜４５０℃の熱処理を施すことにより脱水重合反応の促進および溶媒揮発を行って、第２の材料からなる層間絶縁膜１７Ａを第２の材料からなる層間絶縁膜１７Ｂに変える。本実施形態では第２の材料からなる層間絶縁膜１７Ｂは、前駆体である層間絶縁膜１７Ａを加熱処理による脱水重合反応の促進及び溶媒揮発を行って形成したが、この形成方法には限られない。
【００４６】
なお、この第３の実施の形態に係る第１の材料からなる層間絶縁膜７Ａは請求項１〜６において第１の絶縁膜と定義されるものであり、第２の材料からなる層間絶縁膜１７Ａまたは１７Ｂは請求項１において第２の絶縁膜と定義されるものである。
【００４７】
なお、上記各実施の形態は一実施例に過ぎず、本発明はこれらに限定されずに、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態では多層構造を有する半導体装置の２層目からの作製を例に説明したが、これらの層数に限られるものではない。また、上記各実施の形態においては、配線用の金属材料としてＣｕを例に挙げて説明したが、本発明においてはこれに限定されず、Ｃｕに代えて例えばＡｌ、Ａｕ、Ａｇ、Ｗ等の他の金属を用いることも可能である。
【図面の簡単な説明】
【００４８】
【図１Ａ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図１Ｂ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図１Ｃ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図３Ａ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図３Ｂ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図３Ｃ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図３Ｄ】本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
【符号の説明】
【００４９】
１    半導体基板
３    層間絶縁膜
５    第１の銅配線
６、６Ａ、６Ｂ    バリア絶縁膜
７、７Ａ、７Ｂ    第１の材料からなる層間絶縁膜
８    ビアホール
９    配線溝
１０Ａ、１０Ｂ    ダメージ層
１１    封止剤
１２Ａ、１２Ｂ    修復層
１３    ビア
１４    第２の銅配線
１５    キャップ層
１６    埋め込み溝
１７Ａ、１７Ｂ    第２の材料からなる層間絶縁膜
【図１Ａ】
2007027436.tif 000003
【図１Ｂ】
2007027436.tif 000004
【図１Ｃ】
2007027436.tif 000005
【図２】
2007027436.tif 000006
【図３Ａ】
2007027436.tif 000007
【図３Ｂ】
2007027436.tif 000008
【図３Ｃ】
2007027436.tif 000009
【図３Ｄ】
2007027436.tif 000010