(57)【要約】【課題】マーク領域の下方を有効に利用することが可能な半導体装置を提供する。【解決手段】この半導体装置は、半導体基板１と、半導体基板１の上方に積層された層間絶縁膜２〜８と、層間絶縁膜２〜８の各層間に形成された配線と、配線上に形成された反射防止膜と、層間絶縁膜８上に形成され、反射防止膜の上方に位置するマークとしてのメタル膜２５と、層間絶縁膜８上に形成された層間絶縁膜９と、層間絶縁膜９上に積層され、メタル膜２５の上方に開口部２６が形成されたパッシベーション膜１０及びポリイミド膜１１とを具備する。【選択図】図１
2007157967.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上又は上方に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された配線と、
前記配線上に形成された反射防止膜と、
前記反射防止膜及び／又は前記第１の層間絶縁膜上又は上方に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上又は上方に形成され、前記反射防止膜の上方に位置するマークとしてのメタル膜と、
前記第２の層間絶縁膜及び／又は前記メタル膜上又は上方に形成され、前記メタル膜の一部又は全部を露出するための開口部を有する保護膜と、
を具備する半導体装置。
【請求項２】
前記半導体基板上に形成され、前記開口部の下方に位置する素子を更に具備する、請求項１記載の半導体装置。
【請求項３】
前記素子が、トランジスタ、ダイオード、又は、ＥＳＤ素子である、請求項２記載の半導体装置。
【請求項４】
前記第２の層間絶縁膜上又は上方に形成された第２のメタル膜と、
前記第２のメタル膜上に形成された第２の反射防止膜と、
前記第２の層間絶縁膜及び／又は前記第２の反射防止膜上又は上方に形成された第３の層間絶縁膜と、
を更に具備し、
前記メタル膜が、前記第３の層間絶縁膜上又は上方に形成され、前記第２の反射防止膜の上方に位置する、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２のメタル膜が、平面的配置関係において前記開口部を包含する、請求項４記載の半導体装置。
【請求項６】
前記第２のメタル膜が、平面的配置関係において前記メタル膜を包含する、請求項４又は５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ヒューズの切断時や組み立て時にアライメント（位置合わせ）を行うために用いられるマークを有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、チップ上のヒューズを切断する時やチップを組み立てる時にアライメント（位置合わせ）を行うために用いられるマークを有する場合がある。マークを有する半導体装置に関する技術として、例えば、下記の特許文献１，２が知られている。
【０００３】
マークを有する従来の半導体装置について、図面を参照しながら説明する。図６（Ａ），（Ｂ）は、従来の半導体装置の構成を説明する為の断面図及び平面図である。図６（Ａ）が示す断面は、図６（Ｂ）のＶ−Ｖ’線における断面に相当する。
【０００４】
この半導体装置は、シリコン基板７１を有しており、シリコン基板７１上には層間絶縁膜７２が形成されている。層間絶縁膜７２上には、第１メタル層のＡｌ合金配線９１ａ，…が形成されている。配線９１ａ，…上には、反射防止膜９５ａ，…が形成されている。
【０００５】
ここで、反射防止膜について説明する。光露光によるパターン形成工程においては、基板段差部からの反射光によるレジストパターンの喰われ（ノッチング）や、レジストの膜厚変動に伴うレジストパターン寸法の変動が生ずるという問題がある。反射防止膜は、この問題を解決するためのものであり、配線の上に、露光光の反射を防止するための部材を用いて形成される。反射防止膜には、レジストのように基板上にスピンコートを行って塗布形成できる有機膜と、ＣＶＤ（chemical vapor deposition）によって形成できる無機膜がある。
【０００６】
再び図６（Ａ）を参照すると、層間絶縁膜７２上には、層間絶縁膜７３が形成されており、層間絶縁膜７３及び反射防止膜９５ａ，…上には、層間絶縁膜７４が形成されている。層間絶縁膜７４上には、第２メタル層のＡｌ合金配線９２ａ，…が形成されている。配線９２ａ，…上には、反射防止膜９６ａ，…が形成されている。
【０００７】
層間絶縁膜７４上には、層間絶縁膜７５が形成されており、層間絶縁膜７５及び反射防止膜９６ａ，…上には、層間絶縁膜７６が形成されている。層間絶縁膜７６上には、第３メタル層のＡｌ合金配線９３ａ，…が形成されている。配線９３ａ，…上には、反射防止膜９７ａ，…が形成されている。
【０００８】
層間絶縁膜７６上には、層間絶縁膜７７が形成されており、層間絶縁膜７７及び反射防止膜９７ａ，…上には、層間絶縁膜７８が形成されている。層間絶縁膜７８上には、第４メタル層のＡｌ合金配線９４ａ，…、及び、マークとしてのメタル膜９９が形成されている。ここでは、メタル膜９９は、Ｌ字状の形状を有しており、このようなＬ字状のメタル膜９９は、チップ上のヒューズを切断する時にアライメントを行うためのマークとして用いられる。配線９４ａ，…上には、反射防止膜９８ａ，…が形成されている。
【０００９】
層間絶縁膜７８上には、層間絶縁膜７９が形成され、層間絶縁膜７９及び反射防止膜９８ａ，…上には、パッシベーション膜８０が形成され、さらに、パッシベーション膜８０上には、ポリイミド膜８１が形成される。その後、メタル膜９９を包含する領域（マーク領域）内のポリイミド膜８１、パッシベーション膜８０、及び、層間絶縁膜７９が除去され、開口部１００が形成される。一般に、ヒューズ切断用のマーク領域は、一辺が７０μｍ程度の矩形である。なお、組み立て用のマーク領域は、一辺が１００μｍ程度の矩形である。
【００１０】
【特許文献１】特開平７−２９７３４８号公報（第１頁、図１）
【特許文献２】特開２００５−１０９１４５号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
アライメントは、開口部１００にレーザ光を照射し、メタル膜９９からの反射光により、メタル膜９９の位置を検出して行われる。そのため、図６（Ａ），（Ｂ）に示すように、配線９１ａ，…，配線９２ａ，…，配線９３ａ，…，配線９４ａ，…は、平面配置においてマーク領域外に形成され、マーク領域の下方は、有効に利用されていなかった。
【００１２】
本発明は上記のような事情を考慮してなされたものであり、その目的は、マーク領域の下方を有効に利用することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板と、半導体基板上又は上方に形成された第１の層間絶縁膜と、第１の層間絶縁膜上に形成された配線と、配線上に形成された反射防止膜と、反射防止膜及び／又は第１の層間絶縁膜上又は上方に形成された第２の層間絶縁膜と、第２の層間絶縁膜上又は上方に形成され、反射防止膜の上方に位置するマークとしてのメタル膜と、第２の層間絶縁膜及び／又はメタル膜上又は上方に形成され、メタル膜の一部又は全部を露出するための開口部を有する保護膜とを具備する。
【００１４】
ここで、半導体基板上に形成され、開口部の下方に位置する素子を更に具備するようにしても良い。この素子は、トランジスタ、ダイオード、又は、ＥＳＤ素子であっても良い。
【００１５】
また、第２の層間絶縁膜上又は上方に形成された第２のメタル膜と、第２のメタル膜上に形成された第２の反射防止膜と、第２の層間絶縁膜及び／又は第２の反射防止膜上又は上方に形成された第３の層間絶縁膜と、を更に具備し、メタル膜が、第３の層間絶縁膜上又は上方に形成され、第２の反射防止膜の上方に位置するようにしても良い。
【００１６】
ここで、第２のメタル膜が、平面的配置関係において開口部を包含するようにしても良い。また、第２のメタル膜が、平面的配置関係においてメタル膜を包含するようにしても良い。
【００１７】
本発明によれば、マーク領域の下方を有効に利用することができる。これにより、チップ面積を縮小することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１（Ａ），（Ｂ）は、本発明の第１の実施形態に係る半導体装置の構成を説明する為の断面図及び平面図である。図１（Ａ）が示す断面は、図１（Ｂ）のＩＩ−ＩＩ’線における断面に相当する。
【００１９】
この半導体装置は、シリコン基板１を有しており、シリコン基板上に、酸化シリコンを主成分とする層間絶縁膜２を形成する。次いで、層間絶縁膜２上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上に反射防止膜を形成する。反射防止膜は、塗布又はＣＶＤ（chemical vapor deposition）法によって形成可能である。
【００２０】
次いで、反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜２上に位置する第１メタル層のＡｌ合金配線（図１（Ａ）において、配線２１ｅを図示）が形成される。その後、レジストパターンを除去する。このとき、第１メタル層の配線上の反射防止膜（図１（Ａ）において、反射防止膜３１ｅを図示）は、除去されずに残される。
【００２１】
次いで、層間絶縁膜２上に、酸化シリコンを主成分とする層間絶縁膜（図示せず）を形成し、この層間絶縁膜及び反射防止膜（図１（Ａ）において、反射防止膜３１ｅを図示）上に、酸化シリコンを主成分とする層間絶縁膜４を形成する。次いで、層間絶縁膜４上に、Ａｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜上に、反射防止膜を形成する。
【００２２】
次いで、反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜４上に位置する第２メタル層のＡｌ合金配線２２ａ，…が形成される。その後、レジストパターンを除去する。このとき、第２メタル層の配線２２ａ，…上の反射防止膜３２ａ，…は、除去されずに残される。
【００２３】
次いで、層間絶縁膜４上に、酸化シリコンを主成分とする層間絶縁膜５を形成し、さらに、層間絶縁膜５、反射防止膜３２ａ，…上に、酸化シリコンを主成分とする層間絶縁膜６を形成する。なお、層間絶縁膜４，５を一体として形成するようにしても良い。次いで、層間絶縁膜６上に、Ａｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜上に、反射防止膜を形成する。
【００２４】
次いで、この反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜６上に位置する第３メタル層のＡｌ合金配線（図１（Ａ）において、配線２３ｅを図示）が形成される。その後、レジストパターンを除去する。このとき、第２メタル層の配線上の反射防止膜（図１（Ａ）において、反射防止膜３３ｅを図示）は、除去されずに残される。
【００２５】
次いで、層間絶縁膜６上に、酸化シリコンを主成分とする層間絶縁膜（図示せず）を形成し、この層間絶縁膜及び反射防止膜（図１（Ａ）において、反射防止膜３３ｅを図示）上に、酸化シリコンを主成分とする層間絶縁膜８を形成する。次いで、層間絶縁膜８上に、Ａｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜上に、反射防止膜を形成する。
【００２６】
次いで、反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜８上に位置する第４メタル層のＡｌ合金配線２４ａ，…、及び、マークとしてのメタル膜２５が形成される。その後、レジストパターンを除去する。このとき、配線２４ａ，…、及び、メタル膜２５上の反射防止膜３４ａ，…は、除去されずに残される。
【００２７】
次いで、層間絶縁膜８上に、酸化シリコンを主成分とする層間絶縁膜９を形成し、さらに、層間絶縁膜９、反射防止膜３４ａ，…上に、パッシベーション膜１０をＣＶＤ法により形成する。パッシベーション膜１０は、酸化シリコン膜及び窒化シリコン膜をこの順に積層した膜である。次いで、このパッシベーション膜１０上にポリイミド膜１１を形成する。
【００２８】
次いで、ポリイミド膜１１上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、メタル膜２５を包含する領域（マーク領域）内のポリイミド膜１１、パッシベーション膜１０、及び、層間絶縁膜９が除去され、開口部２６が形成される。このとき、メタル膜２５上の反射防止膜も、除去される。
平面配置において、メタル膜２５は、マーク領域の内側に位置している。
【００２９】
この半導体装置のアライメント時において、開口部２６にレーザ光を照射し、メタル膜２５からの反射光により、開口部２６内に位置するメタル膜２５の位置を検出する。この際、照射されたレーザ光の一部が開口部２６の下方に入射するが、各配線の上には反射防止膜が形成されているため、配線による反射を抑制することができる。このため、メタル膜２５の下方に配線を配置しても、メタル膜２５からの反射光の検出が可能である。従って、アライメントを行うことができる。
【００３０】
以上、本発明の第１の実施形態によれば、マーク領域の下方に配線を配置したため、マーク領域を有効活用することができる。これにより、チップ面積を縮小することができる。
【００３１】
なお、反射防止膜は、露光光とアライメント用レーザ光の両方に対して所定の反射防止機能を有することが好ましい。また、アライメント用レーザ光として、露光光の波長に近い波長を有するレーザ光を用いることとすれば、より好適である。
【００３２】
次に、本発明の第２の実施形態について説明する。
図２（Ａ），（Ｂ）は、本実施形態に係る半導体装置の構成を説明する為の断面図及び平面図である。図２（Ａ）が示す断面は、図２（Ｂ）のＩＩＩ−ＩＩＩ’線における断面に相当する。
【００３３】
本実施形態に係る半導体装置のシリコン基板１〜層間絶縁膜６は、第１の実施形態に係る半導体装置のシリコン基板１〜層間絶縁膜６と同様であり、これらについては説明を省略する。
【００３４】
本実施形態においては、層間絶縁膜６上に、Ａｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜上に、反射防止膜を形成する。次いで、反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜６上に位置する第３メタル層のメタル膜４１が形成される。その後、レジストパターンを除去する。このとき、メタル膜４１上の反射防止膜４２は、除去されずに残される。
【００３５】
次いで、層間絶縁膜６上に、酸化シリコンを主成分とする層間絶縁膜７を形成し、さらに、層間絶縁膜７及び反射防止膜４２上に、酸化シリコンを主成分とする層間絶縁膜８を形成する。なお、層間絶縁膜７，８を一体として形成するようにしても良い。次いで、層間絶縁膜８上に、Ａｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜上に、反射防止膜を形成する。
【００３６】
次いで、反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜８上に位置する第４メタル層のＡｌ合金配線２４ａ，…、及び、メタル膜２５が形成される。その後、レジストパターンを除去する。このとき、配線２４ａ，…、及び、メタル膜２５上の反射防止膜３４ａ，…は、除去されずに残される。
【００３７】
次いで、層間絶縁膜８上に、酸化シリコンを主成分とする層間絶縁膜９を形成し、さらに、層間絶縁膜９、反射防止膜３４ａ，…上に、パッシベーション膜１０をＣＶＤ法により形成する。パッシベーション膜１０は、酸化シリコン膜及び窒化シリコン膜をこの順に積層した膜である。次いで、このパッシベーション膜１０上にポリイミド膜１１を形成する。
【００３８】
次いで、ポリイミド膜１１上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、メタル膜２５を包含する領域（マーク領域）内のポリイミド膜１１、パッシベーション膜１０、及び、層間絶縁膜９が除去され、開口部２６が形成される。このとき、メタル膜２５上の反射防止膜も、除去される。
平面配置において、メタル膜２５は、マーク領域の内側に位置している。また、マーク領域は、メタル膜４１の内側に位置している。
【００３９】
この半導体装置のアライメント時において、開口部２６にレーザ光を照射し、メタル膜２５からの反射光により、開口部２６内に位置するメタル膜２５の位置を検出する。この際、照射されたレーザ光の一部が開口部２６の下方に入射する。しかし、開口部２６の下方の第３メタル層には、一様なメタル膜４１が形成されており、さらに、メタル膜４１上には、反射防止膜４２が形成されている。このため、入射したレーザ光の反射を抑制することができるとともに、背景光（メタル膜２５以外からの反射光）を一様とすることができる。これにより、メタル膜２５による反射光の検出が容易となる。従って、アライメントを容易に行うことができる。
【００４０】
以上、本発明の第２の実施形態によれば、マーク領域の下方に配線を形成したため、マーク領域を有効活用することができる。これにより、チップ面積を縮小することができる。
【００４１】
次に、本発明の第３の実施形態について説明する。
図３は、本実施形態に係る半導体装置の構成を説明する為の断面図である。
【００４２】
まず、図３に示すように、シリコン基板１にＰ−ウェル５１ａ及びＮ−ウェル５１ｂを形成する。次いで、シリコン基板１を熱酸化する。これにより、ウェル５１ａ，５１ｂにはゲート酸化膜（図示せず）が形成される。次いで、ゲート酸化膜上を含む全面上にポリシリコン膜をＣＶＤ法により形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜上に位置するゲート電極５３ａ，５３ｂが形成される。
【００４３】
次いで、ゲート電極５３ａ，５３ｂをマスクとして、シリコン基板１に不純物イオンを注入する。これにより、ウェル５１ａには、ソース又はドレインとなるＮ＋不純物領域５２ａ，５２ｂが形成され、ウェル５１ｂには、ソース又はドレインとなるＰ＋不純物領域５２ｃ，５２ｄが形成される。これにより、ウェル５１ａ，５１ｂにはトランジスタが形成される。
【００４４】
次いで、トランジスタ上を含む全面上に、酸化シリコンを主成分とする層間絶縁膜２を形成する。次いで、層間絶縁膜２の表面をＣＭＰ法により平坦化した後、層間絶縁膜２上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜２をエッチングする。これにより、層間絶縁膜２には、不純物領域５２ａ，…上に位置する接続孔が形成される。接続孔は、Ａｌ合金膜と不純物領域５２ａ，…を接続するためのものである。なお、本エッチング工程において、ゲート電極５３ａ，５３ｂを配線に接続するための接続孔（図示せず）も形成される。その後、レジストパターンを除去する。
【００４５】
次いで、接続孔それぞれの中及び層間絶縁膜２上に、タングステン膜をＣＶＤ法により形成し、層間絶縁膜２上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、接続孔の中にはタングステンプラグ５４ａ，５４ｂ，…が埋め込まれる。なお、図示していない他の接続孔にもタングステンプラグ（図示せず）が埋め込まれる。
【００４６】
次いで、層間絶縁膜２上及びタングステンプラグそれぞれ上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜２上に位置する第１メタル層のＡｌ合金配線５５ａ，…が形成される。また、本工程によって、図示しないタングステンプラグを介して、ゲート電極５３ａ，５３ｂに接続する配線（図示せず）も形成される。その後、レジストパターンを除去する。このとき、配線５５ａ，…上の反射防止膜５６ａ，…は、除去されずに残される。
【００４７】
次いで、層間絶縁膜２上に、酸化シリコンを主成分とする層間絶縁膜３を形成し、この層間絶縁膜３及び反射防止膜５６ａ，…上に、酸化シリコンを主成分とする層間絶縁膜４を形成する。なお、層間絶縁膜３，４を一体として形成するようにしても良い。以降の工程は、第２の実施形態と同様である。
【００４８】
この半導体装置のアライメント時において、開口部２６にレーザ光を照射し、メタル膜２５からの反射光により、開口部２６内に位置するメタル膜２５の位置を検出する。この際、照射されたレーザ光の一部が開口部２６の下方に入射するが、開口部２６の下方の第３メタル層には、一様なメタル膜４１が形成されており、さらに、メタル膜４１上には、反射防止膜４２が形成されている。このため、入射したレーザ光の反射を抑制することができるとともに、背景光（メタル膜２５以外からの反射光）を一様とすることができる。これにより、メタル膜２５からの反射光の検出が容易となる。従って、アライメントを容易に行うことができる。
【００４９】
本発明の第３の実施形態によれば、マーク領域の下方にトランジスタを形成したため、マーク領域を有効活用することができる。これにより、チップ面積を縮小することができる。
【００５０】
なお、本実施形態においては、マーク領域の下方にトランジスタを形成したが、他の素子（例えば、ダイオード、ＥＳＤ（electrostatic discharge）保護素子等）を形成しても良い。
【００５１】
次に、本発明の第４の実施形態について説明する。
図４及び図５は、本実施形態に係る半導体装置の構成を説明する為の断面図及び平面図である。図４が示す断面は、図５のＩＶ−ＩＶ’線における断面に相当する。
【００５２】
本実施形態に係る半導体装置のシリコン基板１〜層間絶縁膜８は、第１の実施形態に係る半導体装置のシリコン基板１〜層間絶縁膜８と同様であり、これらについては説明を省略する。
【００５３】
本実施形態においては、層間絶縁膜８上に、Ａｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜上に、反射防止膜を形成する。次いで、反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜８上に位置する第４メタル層の配線２４ａ，…、及び、マークとしてのメタル膜６１が形成される。ここでは、メタル膜６１は、十字状の孔を有しており、このような十字状の孔を有するメタル膜６１は、チップの組み立て時にアライメントを行うためのマークとして用いられる。その後、レジストパターンを除去する。このとき、配線２４ａ，…、及び、メタル膜６１上の反射防止膜３４ａ，…は、除去されずに残される。
【００５４】
次いで、層間絶縁膜８上に、酸化シリコンを主成分とする層間絶縁膜９を形成し、さらに、層間絶縁膜９、反射防止膜３４ａ，…上に、パッシベーション膜１０をＣＶＤ法により形成する。次いで、このパッシベーション膜１０上にポリイミド膜１１を形成する。
【００５５】
次いで、ポリイミド膜１１上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、マーク領域内のポリイミド膜１１、パッシベーション膜１０、及び、層間絶縁膜９が除去され、開口部２６が形成される。このとき、メタル膜６１上の反射防止膜６２の一部（マーク領域内に位置する部分）も、除去される。
【００５６】
平面配置において、メタル膜６１の孔は、マーク領域の内側に位置している。また、マーク領域は、メタル膜４１の内側に位置している。
【００５７】
この半導体装置のアライメント時において、開口部２６にレーザ光を照射し、メタル膜６１からの反射光により、メタル膜６１の孔の位置を検出する。この際、照射されたレーザ光の一部がメタル膜６１の孔から下方に入射する。しかし、メタル膜６１の孔の下方の第３メタル層には、一様なメタル膜４１が形成されており、さらに、メタル膜４１上には、反射防止膜４２が形成されている。このため、入射したレーザ光の反射を抑制することができるとともに、メタル膜６１以外からの反射光を一様とすることができる。これにより、メタル膜６１による反射光の検出が容易となる。従って、アライメントを容易に行うことができる。
【産業上の利用可能性】
【００５８】
本発明は、ヒューズの切断時や組み立て時にアライメント（位置合わせ）を行うために用いられるマークを有する半導体装置において利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態に係る半導体装置を示す図。
【図２】本発明の第２の実施形態に係る半導体装置を示す図。
【図３】本発明の第３の実施形態に係る半導体装置を示す図。
【図４】本発明の第４の実施形態に係る半導体装置を示す図。
【図５】本発明の第４の実施形態に係る半導体装置を示す図。
【図６】従来の半導体装置を示す図。
【符号の説明】
【００６０】
１，７１  シリコン基板、  ２〜９，７２〜７９  層間絶縁膜、  １０，８０  パッシベーション膜、  １１，８１  ポリイミド膜、  ２１ａ，…，２２ａ，…，２３ａ，…，２４ａ，…，５５ａ，…，９１ａ，…，９２ａ，…，９３ａ，…，９４ａ，…  配線、  ３１ａ，…，３２ａ，…，３３ａ，…，３４ａ，…，４２，５６ａ，…，６２，９５ａ，…，９６ａ，…，９７ａ，…，９８ａ，…  反射防止膜、  ５１ａ，５１ｂ  ウェル、  ５２ａ，５２ｂ，…  不純物領域、  ５３ａ，５３ｂ  ゲート電極、  ５４ａ，５４ｂ，…  タングステンプラグ、  ２５，４１，６１，９９  メタル膜、  ２６，１００  開口部
【図１】
2007157967.tif 000003
【図２】
2007157967.tif 000004
【図３】
2007157967.tif 000005
【図４】
2007157967.tif 000006
【図５】
2007157967.tif 000007
【図６】
2007157967.tif 000008