(57)【要約】【課題】スイッチ回路として動作するトランジスタを確実に保護する。【解決手段】乗算回路９は、ＭＯＳＦＥＴＱｍのソース・ドレイン間電圧ΔＶｘと抵抗Ｒｓの両端子間の電圧ΔＶｙとを乗算して、電力検出信号に相当する電圧ΔＶｏを出力する。コンパレータ１０は、ＭＯＳＦＥＴＱｍの許容ドレイン損失Ｐｄに対応した基準レベルＶａに相当するオフセット電圧を有しており、電圧ΔＶｏが当該オフセット電圧を超えると駆動回路８に対しオフ指令信号を出力する。【選択図】図１
2007318418.tif 000002
【特許請求の範囲】
【請求項１】
電源供給線に介在してスイッチ動作を行うトランジスタの保護回路において、
指令信号に従って前記トランジスタをオンオフ駆動する駆動回路と、
前記電源供給線に介在する電流検出用抵抗と、
前記トランジスタの主端子間の電圧と前記電流検出用抵抗の両端子間の電圧とを乗算して電力検出信号を出力する乗算回路と、
この乗算回路が出力する電力検出信号が所定の電力しきい値に対応した基準レベルを超えたときに前記駆動回路に対しオフ指令信号を出力する比較回路とを備えていることを特徴とするトランジスタの保護回路。
【請求項２】
前記基準レベルは、前記トランジスタの許容損失に対応した値に設定されていることを特徴とする請求項１記載のトランジスタの保護回路。
【請求項３】
前記比較回路は、前記基準レベルに等しいオフセット電圧を有するコンパレータから構成されていることを特徴とする請求項１または２記載のトランジスタの保護回路。
【請求項４】
電源から負荷に至る電源供給線に設けられたスイッチ回路において、
前記電源供給線に介在してスイッチ動作を行うトランジスタと、
指令信号に従って前記トランジスタをオンオフ駆動する駆動回路と、
前記電源供給線に介在する電流検出用抵抗と、
前記トランジスタの主端子間の電圧と前記電流検出用抵抗の両端子間の電圧とを乗算して電力検出信号を出力する乗算回路と、
この乗算回路が出力する電力検出信号が所定の電力しきい値に対応した基準レベルを超えたときに前記駆動回路に対しオフ指令信号を出力する比較回路とを備えていることを特徴とするスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給線に介在してスイッチ動作を行うトランジスタの保護回路および電源供給線に設けられたスイッチ回路に関する。
【背景技術】
【０００２】
車載電子機器、例えばナビゲーション装置、各種ＥＣＵ（Electronic Control Unit；エンジンＥＣＵ、メータＥＣＵ、ボデーＥＣＵ等）、オーディオ装置、安全装置などは、共通に設けられた車載バッテリから電源供給を受けて動作している。そのため、一部の車載電子機器例えばナビゲーション装置の内部回路で短絡等の異常が生じると、バッテリに大きな負荷がかかってバッテリ電圧が低下し、当該内部回路のみならずバッテリを共有する他の車載電子機器へも影響（メータのちらつき、オーディオ装置のパワーダウン、安全装置の誤作動など）が及ぶ虞がある。
【０００３】
そこで、車載電子機器では、その内部回路の負荷例えばＤＣ−ＤＣコンバータに１次的な過電流保護回路を設け、さらに車載電子機器の入力部の電力供給線（バッテリライン）に２次的な過電流保護回路を設けている。この過電流保護回路の一例として、特許文献１に示されたものがある。この過電流保護回路は、センスＦＥＴとセンス抵抗とを直列に備え、メインＦＥＴに流れる電流を検出して過電流保護を行うようになっている。
【特許文献１】特開平６−７７７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した従来の過電流保護回路は、負荷を保護することを目的として電流を制限している。しかし、上記１次的、２次的な過電流保護回路のみでは、電源から負荷に至る電源供給線に設けられたスイッチ回路としてのトランジスタを保護できない場合がある。このため、過電流の保護レベルをトランジスタの最大許容電流よりも所定の余裕値だけ低く設定したり、最大許容電流または許容損失のより大きいトランジスタを使用するなどの必要があった。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、スイッチ回路として動作するトランジスタを確実に保護できるトランジスタの保護回路および当該トランジスタを備えたスイッチ回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した手段によれば、電源供給線に介在してスイッチ動作を行うトランジスタに対し電流検出用抵抗を直列に設け、乗算回路においてトランジスタの主端子間の電圧と電流検出用抵抗の両端子間の電圧とを乗算する。電流検出用抵抗の両端子間の電圧は当該トランジスタに流れる電流に比例するので、この乗算結果はトランジスタの損失（ドレイン損失、コレクタ損失）に応じた電力検出信号となる。
【０００７】
比較回路は、電力検出信号が所定の電力しきい値に対応した基準レベルを超えると駆動回路に対しオフ指令信号を出力する。これにより、例えば負荷側に短絡が生じてスイッチ回路として動作するトランジスタに過大な電流が流れると、そのトランジスタの損失が所定の電力しきい値を超えた時点で当該トランジスタは遮断状態となる。従って、単に過電流だけでなく過大な電力や過熱状態からトランジスタを確実に保護することができる。また、電力値により保護をかけているので、電流を用いた従来の保護と比べて突入電流による誤検出も低減する。
【０００８】
請求項２に記載した手段によれば、比較回路が採用する基準レベルは、トランジスタの許容損失に対応した値に設定されているので、トランジスタが許容損失を超えることがなくなりトランジスタを確実に保護することができる。この場合、トランジスタの放熱条件等を考慮してディレーティングした許容損失に応じた基準レベルを採用するとよい。
【０００９】
請求項３に記載した手段によれば、比較回路は、基準レベルに等しいオフセット電圧を有するコンパレータから構成されているので、基準レベルに等しい基準電圧を生成する回路が不要となる。
【００１０】
請求項４に記載した手段によれば、過電流に対する負荷回路の保護のみならず、スイッチ動作を行うトランジスタも保護できるので、高い信頼性を有するスイッチ回路を実現できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態について図面を参照しながら説明する。
図１は、車載電子機器であるナビゲーション装置に用いられるスイッチ回路の構成を示している。ナビゲーション装置１の電源端子２には車載バッテリ３が接続されており、常時バッテリ電圧ＶＢが与えられている。このナビゲーション装置１において、電源端子２から内部の負荷回路４に至る電源供給線５にはスイッチ回路６が設けられている。ここでの負荷回路４とは、バッテリ電圧ＶＢから制御用電圧を生成するためのＤＣ−ＤＣコンバータおよびその制御用電圧で動作する種々の回路である。
【００１２】
スイッチ回路６は、原則として車両のＡｃｃ（アクセサリ）スイッチがオンのときにオン状態に制御され、車両のＡｃｃスイッチがオフのときにオフ状態に制御される。また、Ａｃｃスイッチがオンの場合であっても、後述するように電力検出信号が所定の電力しきい値に対応した基準レベルを超えたときにオフ状態に制御される。さらに、電源端子２に与えられるバッテリ電圧ＶＢが過大となったときおよび電源端子２にサージ電圧が印加されたときにもオフ状態に制御される。
【００１３】
電源供給線５には、スイッチ動作を行うＰチャネル型のＭＯＳＦＥＴＱｍと電流検出用の抵抗Ｒｓとが直列に設けられている。ＭＯＳＦＥＴＱｍのソースとゲートの間には抵抗Ｒ１が接続されており、ＭＯＳＦＥＴＱｍのゲートとグランドＧＮＤの間には抵抗Ｒ２とスイッチ回路７との直列回路からなる駆動回路８が接続されている。スイッチ回路７は、Ａｃｃスイッチのオンオフ状態、図示しない過電圧検出回路から出力される指令信号、およびコンパレータ１０から出力される指令信号に基づいてオンオフ動作するようになっている。
【００１４】
乗算回路９は、ＭＯＳＦＥＴＱｍのソース・ドレイン間電圧ΔＶｘと抵抗Ｒｓの両端子間の電圧ΔＶｙとを乗算して、電力検出信号に相当する電圧ΔＶｏを出力するものである。コンパレータ１０（比較回路に相当）は、後述するように所定の電力しきい値例えばＭＯＳＦＥＴＱｍの許容ドレイン損失Ｐｄに対応した基準レベルＶａに相当するオフセット電圧を有しており、乗算回路９から出力される電圧ΔＶｏが上記オフセット電圧を超えるとオフ指令信号（Ｈレベルの信号）を出力するようになっている。オフセットコンパレータ１０を用いることにより、基準レベルＶａに等しい基準電圧を生成する基準電圧生成回路が不要となる。なお、乗算回路９とコンパレータ１０は、Ａｃｃスイッチがオフの状態であっても、図示しないバックアップ電源から供給される電圧により常時動作可能となっている。以上により、ＭＯＳＦＥＴＱｍの保護回路が構成されている。
【００１５】
図２は、乗算回路９の具体的な構成を示している。この乗算回路９は、トランジスタＱ１〜Ｑ８、ダイオードＤ１、Ｄ２、抵抗Ｒ３〜Ｒ８および定電流回路１１、１２から構成されている。上記図示しないバックアップ電源に繋がる電源線１３と定電流回路１１との間には、ダイオードＤ１とトランジスタＱ１と抵抗Ｒ３の直列回路並びにダイオードＤ２とトランジスタＱ２と抵抗Ｒ４の直列回路が接続されており、上記ＭＯＳＦＥＴＱｍのソース・ドレイン間電圧ΔＶｘは、これらトランジスタＱ１とＱ２のベース間に与えられている。
【００１６】
トランジスタＱ３とＱ４のコレクタは共通に接続されており、トランジスタＱ３のエミッタは抵抗Ｒ５を介して電源線１３に接続されている。同様に、トランジスタＱ５とＱ６のコレクタは共通に接続されており、トランジスタＱ６のエミッタは抵抗Ｒ６を介して電源線１３に接続されている。トランジスタＱ３とＱ６の各ベースとトランジスタＱ１のコレクタは接続されており、同様にトランジスタＱ４とＱ５の各ベースとトランジスタＱ２のコレクタは接続されている。また、トランジスタＱ３とＱ５のエミッタ同士、トランジスタＱ４とＱ６のエミッタ同士も接続されており、乗算結果である電圧ΔＶｏは、これらトランジスタＱ４、Ｑ５のエミッタ間から出力されるようになっている。
【００１７】
トランジスタＱ３、Ｑ４のコレクタと定電流回路１２との間には、トランジスタＱ７と抵抗Ｒ７とが直列に接続されており、トランジスタＱ５、Ｑ６のコレクタと定電流回路１２との間には、トランジスタＱ８と抵抗Ｒ８とが直列に接続されている。上記抵抗Ｒｓの両端子間の電圧ΔＶｙは、トランジスタＱ７とＱ８のベース間に与えられている。なお、抵抗Ｒ３、Ｒ４、Ｒ７、Ｒ８の抵抗値はＲＥ、抵抗Ｒ５、Ｒ６の抵抗値はＲＬに設定されており、各部の電圧、電流を示す記号は図示の通りとする。
【００１８】
次に、本実施形態の作用について図３を参照しながら説明する。
トランジスタＱ１〜Ｑ８のベース電流および素子のばらつきを無視し、定電流回路１１、１２の電流値をＩｒとすれば、乗算回路９の出力電圧ΔＶｏは（１）式および（２）式のようになる。なお、この導出については後述する。
ΔＶｏ＝α・ΔＶｘ・ΔＶｙ      …（１）
α＝ＲＬ／（Ｉｒ・ＲＥ２）      …（２）
【００１９】
電源供給線５を通してスイッチ回路６に流れる電流Ｉｏとすると、ＭＯＳＦＥＴＱｍのドレイン損失Ｐｏは（３）式となる。
Ｐｏ＝Ｉｏ・ΔＶｘ              …（３）
乗算回路９の出力電圧ΔＶｏは、（１）式と(３)式から次の（４）式のようになる。
ΔＶｏ＝α・ΔＶｘ・ΔＶｙ＝α・ΔＶｘ・Ｉｏ・Ｒｓ＝α・Ｒｓ・Ｐｏ  …（４）
【００２０】
ＭＯＳＦＥＴＱｍを保護するためには、その許容ドレイン損失をＰｄとしたとき、乗算回路９の出力電圧ΔＶｏが(５)式で示す基準レベルＶａを超えないようにＭＯＳＦＥＴＱｍのオンオフ状態を制御すればよい。コンパレータ１０のオフセット電圧は、この基準レベルＶａに等しく設定されている。
Ｖａ＝α・Ｒｓ・Ｐｄ          …（５）
【００２１】
図３は、負荷回路４に短絡が発生して過大な電流が流れたときの波形図である。上から順に、電流Ｉｏ、ＭＯＳＦＥＴＱｍのソース・ドレイン間電圧ΔＶｘ、抵抗Ｒｓの両端子間の電圧ΔＶｙ、乗算回路９の出力電圧ΔＶｏ、コンパレータ１０の出力指令信号を示している。時刻ｔ１で負荷回路４に短絡が発生すると電流Ｉｏが増加する。このとき、抵抗Ｒｓの両端子間の電圧ΔＶｙは電流Ｉｏに比例して増加し、ＭＯＳＦＥＴＱｍのソース・ドレイン間電圧ΔＶｘもオン抵抗Ｒonの存在により電流Ｉｏにほぼ比例して増加する。乗算回路９から出力される電圧ΔＶｏは、２次の特性で急激に増加する。
【００２２】
時刻ｔ２で乗算回路９の出力電圧ΔＶｏが基準レベルＶａに達すると、コンパレータ１０がＨレベルのオフ指令信号を出力し、駆動回路８はスイッチ回路７をオフしてＭＯＳＦＥＴＱｍをオフする。その結果、電流Ｉｏ、電圧Ｖｙがゼロになり、電圧Ｖｘは負荷回路４の両端電圧の低下に合わせて上昇する。電流Ｉｏ（電圧Ｖｙ）がゼロになると乗算回路９の出力電圧ΔＶｏもゼロになるが、コンパレータ１０の遅れ（ヒステリシス特性が付加されているときはそれによる遅れ）により、時刻ｔ２から若干遅れた時刻ｔ３においてコンパレータ１０はＬレベルのオン指令信号を出力し、駆動回路８は再びＭＯＳＦＥＴＱｍをオンする。負荷回路４の短絡が継続していれば、その後の時刻ｔ４とｔ５の間においても一時的にＭＯＳＦＥＴＱｍがオフになる。
【００２３】
本実施形態によれば、ナビゲーション装置１の電源端子２と負荷回路４（内部回路）の間にスイッチ回路６を備え、過電流、過電圧、サージ電圧の印加などの異常が生じたときに当該スイッチ回路６をオフにするので、ナビゲーション装置１の内部回路を保護することができる。また、ナビゲーション装置１で生じた異常によりバッテリ電圧ＶＢが低下することを防止することができる。
【００２４】
スイッチ回路６は、ＭＯＳＦＥＴＱｍの損失を求める乗算回路９とコンパレータ１０を備え、負荷回路４の異常によりＭＯＳＦＥＴＱｍに過大な電流が流れると、ＭＯＳＦＥＴＱｍの損失が許容ドレイン損失Ｐｄを超えた時点で当該ＭＯＳＦＥＴＱｍは遮断状態となるので、ＭＯＳＦＥＴＱｍを確実に保護することができる。この保護回路は、検出電流を用いた過電流保護回路とは異なり、過電流に対して負荷回路４（内部回路）を保護するのみならずスイッチ回路６のＭＯＳＦＥＴＱｍ自体も保護できる。また、検出電流を用いた過電流保護回路と比べて突入電流による誤検出も低減する。
【００２５】
上記した（１）式および（２）式は、以下のようにして導出される
図２において、ダイオードＤ１からトランジスタＱ１に流れる電流Ｉx1、ダイオードＤ２からトランジスタＱ２に流れる電流Ｉx2はそれぞれ（６）式、(７)式となる。トランジスタＱ１、Ｑ２のベース・エミッタ間電圧ＶF1、ＶF2が等しいとすると、電圧ΔＶｘ（＝Ｖx1−Ｖx2）は（８）式のようになる。
【００２６】
【数１】
2007318418.tif 000003
【００２７】
電流Ｉx1、Ｉx2は、逆方向飽和電流をＩｓ、熱電圧をＶＴとすると、周知のように（９）式、（１０）式となる。両式より、トランジスタＱ３とＱ４のベース電圧の差ΔＶx′は（１１）式のようになる。
【００２８】
【数２】
2007318418.tif 000004
【００２９】
抵抗Ｒ５には電流Ｉ１＋Ｉ３が流れ、抵抗Ｒ６には電流Ｉ２＋Ｉ４が流れるので、乗算回路９の出力電圧ΔＶｏは（１２）式のようになる。電流Ｉ１、Ｉ２はそれぞれ（１３）式、（１４）式となり、電圧ΔＶx′は（１５）式のようになる。この（１５）式から電流Ｉ１とＩ２の関係は（１６）式のようになり、同様にして電流Ｉ３とＩ４の関係は（１７）式のようになる。
【００３０】
【数３】
2007318418.tif 000005
【００３１】
ここで、Ｉ１＋Ｉ２＝Ｉy1に(１６)式を代入すると（１８）式が得られ、同様にＩ３＋Ｉ４＝Ｉy2に(１７)式を代入すると（１９）式が得られる。
【００３２】
【数４】
2007318418.tif 000006
【００３３】
（１６）式と（１７）式を（１２）式に代入すると（２０）式が得られ、（１８）式と（１９）式を（２０）式に代入すると（２１）式が得られる。また、（１１）式から（２２）式が得られ、この（２２）式を（２１）式に代入すると（２３）式が得られる。
【００３４】
【数５】
2007318418.tif 000007
【００３５】
ここで、以下の（２４）式〜（２６）式の関係を（２３）式に代入すると、（２７）式が得られる。この（２７）式は、上述した（１）式および（２）式と等価である。
【００３６】
【数６】
2007318418.tif 000008
【００３７】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ＭＯＳＦＥＴＱｍの許容ドレイン損失Ｐｄに対し所定の余裕値だけ低い損失に対応した基準レベルＶａを用いてもよい。
ＭＯＳＦＥＴＱｍに替えてバイポーラトランジスタその他の半導体スイッチング素子を用いてもよい。
電源端子２とＭＯＳＦＥＴＱｍとの間に抵抗Ｒｓを設けてもよい。
オフセットコンパレータ１０に替えて、オフセット電圧がゼロのコンパレータと基準電圧生成回路とを用いてもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態を示すスイッチ回路の構成図
【図２】乗算回路の構成図
【図３】負荷回路に短絡が発生したときの波形図
【符号の説明】
【００３９】
図面中、５は電源供給線、６はスイッチ回路、８は駆動回路、９は乗算回路、１０はコンパレータ（比較回路）、ＱｍはＭＯＳＦＥＴ（トランジスタ）、Ｒｓは電流検出用抵抗を示す。
【図１】
2007318418.tif 000009
【図２】
2007318418.tif 000010
【図３】
2007318418.tif 000011