(57)【要約】【課題】スイッチング時のスパイクノイズを低減する。【解決手段】バイアス抵抗Ｒ１と並列に、出力回路のＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のソース端子とゲート端子に電流制限抵抗Ｒａを介してシャント用ＮＰＮトランジスタＱ１を接続する。前記出力回路のＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−のゲート端子に第２のダイオードＤａのカソード端子と抵抗Ｒｂの一端を接続した直列回路Ｓを抵抗Ｒｂの他端側を前記ＭＯＳＦＥＴトランジスタＴｒｕ−のゲート端子側にして第３の抵抗Ｒ７と並列に接続する。こうすることで、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のターンオフの際のゲートに蓄積した電荷の放電は電流制限抵抗Ｒａを介して行なう。一方、ＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−のターンオフの際のゲートに蓄積した電荷の放電は第３の抵抗Ｒ７を介して行なうことで、ターンオフ電流のｄｉ／ｄｔを規制してスパイクノイズを低減する。【選択図】図１
2007318873.tif 000002
【特許請求の範囲】
【請求項１】
ＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のドレイン端子とＮチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ−）のドレイン端子とを接続した出力回路の前記接続点をモータコイル（Ｕ、Ｖ、Ｗ）への出力とし、
前記出力回路のＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のソース端子を電源のプラス側（＋ＶＤＤ）と接続し、ＮチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ−）のソース端子を電源のマイナス側（ＧＮＤ）と接続して、
前記ＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のソース端子とゲート端子間にバイアス抵抗（Ｒ１）を接続し、そのバイアス抵抗（Ｒ１）と並列にシャント用ＮＰＮトランジスタ（Ｑ１）のコレクタ端子とエミッタ端子をＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のソース端子とゲート端子に接続するとともに、その接続するシャント用ＮＰＮトランジスタ（Ｑ１）とＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のコレクタとソース端子間あるいはエミッタとゲート端子間のいずれか一方あるいは両方を電流制限抵抗（Ｒａ）を介して接続し、
前記ＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のゲート端子に第１の抵抗（Ｒ２）を介して入力用ＮＰＮトランジスタ（Ｑ２）のコレクタ端子を接続し、その入力用ＮＰＮトランジスタ（Ｑ２）のベース端子を電源のプラス側（＋ＶＣＣ）に接続して、エミッタ端子に第２の抵抗（Ｒ６）を介して入力信号を入力し、かつ、前記第１の抵抗（Ｒ２）とＰチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ＋）のゲート端子との接続点に第１のダイオード（Ｄ１）のアノード端子を接続し、前記第１の抵抗（Ｒ２）と入力用ＮＰＮトランジスタ（Ｑ２）のコレクタ端子との接続点をコンデンサ（Ｃ１）の一方と接続して、そのコンデンサ（Ｃ１）の他方と第１のダイオード（Ｄ１）のカソード端子とを接続してシャント用ＮＰＮトランジスタ（Ｑ１）のベース端子と接続し、
他方、出力回路のＮチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ−）のゲート端子に、第２のダイオード（Ｄａ）のカソード端子と抵抗（Ｒｂ）の一端を接続した直列回路（Ｓ）を前記抵抗（Ｒｂ）の他端側を前記ＮチャンネルＭＯＳＦＥＴトランジスタ（Ｔｒｕ−）のゲート端子側にして第３の抵抗（Ｒ７）と並列に接続し、その並列回路を介して前記ゲート端子へ入力信号と同位相の入力信号を入力するＰＷＭモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチングの際のスパイクノイズを低減したＰＷＭモータ駆動回路に関するものである。
【背景技術】
【０００２】
ブラシレスＤＣモータをＰＷＭ制御する回路として、例えば、（特許文献１）に記載された図３に示すような３相インバータ回路がある。
【０００３】
この回路は、マイコン制御のブラシレスＤＣモータの駆動回路で、図３のように、各相Ｕ、Ｖ、Ｗのモータコイル（以下、ステータコイル）駆動用の出力回路に、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋、Ｔｒｖ＋、Ｔｒｗ＋とＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−、Ｔｒｖ−、Ｔｒｗ−を使用して省電力を図ったものである。
【０００４】
さらに、この駆動回路のＵ、Ｖ、Ｗの各相のドライブ回路１は、図４のように（図ではＵ相を示している）、上側のＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のソース端子とゲート端子間にバイアス抵抗Ｒ１を設け、そのバイアス抵抗Ｒ１と並列にシャント用ＮＰＮトランジスタＱ１を設けてある。そして、前記トランジスタＱ１をＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋がターンオフする際にオンすることで、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のターンオフスピードの向上を図り、スイッチング損失を低減するというものである。
【０００５】
ところで、上記のドライブ回路１では、図５（ａ）の“イ”に示すように、例えば、Ｕ相のＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋がＯＮで、Ｖ相のＮチャンネルＭＯＳＦＥＴトランジスタＴｒｖ−がＯＮとなり、電流ｉ１が図のようにステータコイルＵ→Ｖへ流れる。この電流ｉ１は、ステータコイルＵ−Ｖ間のインダクタンスＬ（ｍＨ）及び抵抗Ｒ（Ω）によって決まる時定数α＝Ｌ／Ｒ（ｓ）に従って図５（ｂ）に示すように、指数関数的に増加する。
【０００６】
次に、図５“ロ”のように、Ｕ相のＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋がＯＮからＯＦＦへ切り替わると、電流ｉ２は図示のように流れ、時定数αに基づいて図５（ｂ）のように、指数関数的に減少する。
【０００７】
このとき、電流ｉ１が図５（ａ）の“イ”に示すように、ステータコイルＵ→Ｖに流入する方向を正とすると、その変化量ｄｉ／ｄｔは正である。一方、図５（ａ）の“ロ”では、ステータコイルＵ→Ｖへ流入する電流の方向は変化しないが、電流が減少するので、変化量ｄｉ／ｄｔは負になる。このように、電流の変化量ｄｉ／ｄｔの符号が正から負へ変化することで、ステータコイルＵ、Ｖに生じる電圧降下の向きが反転し、電流ｉ２の流路がダイオードＤ３を通るように変わる。
【０００８】
ここで、問題なのは、まず、図５（ｂ）の“イ”から“ロ”へ変わる際のＴｒｕ＋のターンオフのスピードである。この場合は、短い時間の間に電流を、減少→増加、増加→減少と変化させるため、電流の変化量ｄｉ／ｄｔが大きく、配線インダクタンスを含むステータコイルＵ、Ｖのインダクタンス値Ｌに変化量±ｄｉ／ｄｔを乗じたスパイク電圧を生じてしまう。同様に、図６の“ハ”“ニ”に示すようなＮチャンネルＭＯＳＦＥＴトランジスタＴｒｖ−のターンオフ時にもスパイク電圧を生じてしまう。
【０００９】
【特許文献１】特開２００６−４１５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記のスパイク電圧によるノイズは、大きなものでは数百ｍｐ−ｐＶに達し、図７に示すように、リンギングを含んだ減衰波形を伴う数百（ＫＨＺ）から数百（ＭＨＺ）と幅広い周波数成分を含むものになる。
【００１１】
そのため、このスパイクノイズは、ＡＣ電源側へ帰還すると、雑音端子電圧や雑音端子電力となって、動作マージンを確実に減少させる。そして、電気用品安全法の技術基準値に対して悪影響を及ぼす。
【００１２】
そこで、この発明の課題は、動作マージンを減少させるスパイクノイズを低減することである。
【課題を解決するための手段】
【００１３】
上記の課題を解決するため、この発明では、バイアス抵抗と並列に出力回路のＰチャンネルＭＯＳＦＥＴトランジスタのソース端子とゲート端子に接続するシャント用ＮＰＮトランジスタのコレクタとソース端子間あるいはエミッタとゲート端子間のいずれか一方あるいは両方に電流制限抵抗を設けるとともに、前記出力回路のＮチャンネルＭＯＳＦＥＴトランジスタのゲート端子に第２のダイオードのカソード端子と抵抗の一端を接続した直列回路を抵抗の他端側を前記ＭＯＳＦＥＴトランジスタのゲート端子側にして第３の抵抗と並列に接続した構成を採用したのである。
【００１４】
このような構成を採用することにより、ＰチャンネルＭＯＳＦＥＴトランジスタがターンオフの際のゲートに蓄積した電荷（寄生容量）の放電はＮＰＮトランジスタが電流制限抵抗を介して行なう。こうすることで、放電時のゲート電圧の変化を緩やかにして電流のｄｉ／ｄｔを規制する。一方、ＮチャンネルＭＯＳＦＥＴトランジスタでは、並列回路の合成した抵抗を介してＮチャンネルＭＯＳＦＥＴトランジスタをターンオンし、ターンオフの際は、並列回路のダイオードは逆接続となって直列回路がオフになる。そのため、ＮチャンネルＭＯＳＦＥＴトランジスタのゲート電荷は、第３の抵抗（抵抗値は合成抵抗よりも高い）を介して放電されることになる。こうすることで、放電時のゲート電圧の変化を緩やかにできるので、電流のｄｉ／ｄｔを規制することができる。
【発明の効果】
【００１５】
この発明は、以上のように構成したことにより、スパイクノイズを減少させた駆動回路を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、この発明を実施するための最良の形態を図面に基づいて説明する。
【００１７】
図１は、本願のマイコン制御による三相ブラシレスＤＣモータ駆動回路の一つの相（Ｕ相）を示しており、出力回路にＰチャンネルＭＯＳＦＥＴトランジスタＴrｕ＋ とＮチャンネルＭＯＳＦＥＴトランジスタＴrｕ− を用いたもので、単一電源で作動する。
【００１８】
前記出力回路は、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のドレイン端子とＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−のドレイン端子を接続し、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のソース端子を電源（プラス側）＋ＶＤＤと接続して、ＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−のソース端子を電源のマイナス側ＧＮＤに接続し、前記ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋とＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−のドレイン端子の接続点をモータのステータコイルＵへの出力としてある。
【００１９】
また、そのＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のソース端子とゲート端子間にバイアス抵抗Ｒ１を接続して、そのバイアス抵抗Ｒ１と並列にシャント用ＮＰＮトランジスタＱ１のコレクタ端子とエミッタ端子をＰチャンネルＭＯＳＦＥＴトランジスタＴｒｖ＋のソース端子とゲート端子に接続するとともに、前記ＮＰＮトランジスタＱ１のエミッタとＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のゲート端子間に電流制限抵抗Ｒａを設けた構成としてある。
【００２０】
ここで、前記電流制限抵抗Ｒａは、シャント用ＮＰＮトランジスタＱ１が短絡時の電流を制限するためのものである。そのため、この形態では、シャント用ＮＰＮトランジスタＱ１のエミッタとＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のゲート端子との間に設けたが、これに限定されるものではなく、シャント用ＮＰＮトランジスタＱ１のコレクタとＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のソース端子間に設けたり、前記エミッタとゲート端子及びコレクタとソース端子間の両方に分割して設けたりしても良い。
【００２１】
また、前記ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のゲート端子には、第１の抵抗Ｒ２の一方を接続し、その抵抗Ｒ２の他方を入力用ＮＰＮトランジスタＱ２のコレクタ端子と接続して、そのトランジスタＱ２のベース端子を電源（プラス側）＋ＶＣＣに抵抗Ｒ５を介して接続し、そのトランジスタＱ２のエミッタ端子を第２の抵抗Ｒ６を介してマイコン２のポートＰ１に接続してある。このように、ベース接地によるトランジスタ入力回路を設けたことにより、高速応答できるようになり、また、入力インピーダンスも小さくできるので、ノイズに対する余裕度も高くできる。
【００２２】
この入力用ＮＰＮトランジスタＱ２のベース端子とエミッタ端子には、ダイオードＤ４を逆接続し、入力用ＮＰＮトランジスタＱ２のＶｂｅ＝０．６Ｖとなるようにしてマイコン２のポートＰ１の出力電圧で電流を流せるようになっている。
【００２３】
一方、前記第１の抵抗Ｒ２とＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のゲート端子との接続点にダイオードＤ１のアノード端子を接続し、第１の抵抗Ｒ２と入力用ＮＰＮトランジスタＱ２のコレクタ端子との接続点にコンデンサＣ1の一方を接続して、そのコンデンサＣ1の他方とダイオードＤ１のカソード端子とを抵抗Ｒ３（Ｒ３＜Ｒ２）を介して接続し、その接続点をシャント用ＮＰＮトランジスタＱ１のベース端子に接続してある。
【００２４】
こうすることで、コンデンサＣ1へ流れる過大な電流によってダイオードＤ１が破損することを防止して信頼性を向上させている。
【００２５】
他方、出力回路のＮチャンネルＭＯＳＦＥＴトランジスタＴｒｕ−には、ゲート端子にダイオードＤａのカソード端子と抵抗Ｒｂの一端を接続した直列回路Ｓを、抵抗Ｒｂの他端側を前記ＭＯＳＦＥＴトランジスタＴｒｕ−のゲート端子側にして第３の抵抗Ｒ７と並列に接続してある。そして、そのゲート端子に一端を接続した並列回路の他端をマイコン２のポートＰ２に接続して、前記入力信号と同位相の入力信号を入力するようにしてある。
【００２６】
なお、ダイオードＤ２とＤ３はフライホイールダイオードである。また、抵抗Ｒ４はコンデンサＣ1の電荷を放電するための放電抵抗である。
【００２７】
上記のようにＵ相は構成されており、このように構成されたＵ相と、前記Ｕ相と同様の構成を有するＶ相とＷ相とで本願のＰＷＭモータ駆動回路は構成される。また、このように構成される本願のＵ、Ｖ、Ｗ各相と、従来例で述べたＵ、Ｖ、Ｗ各相との相違は、ダイオードＤａと、抵抗Ｒｂの直列回路Ｓに関する部分と、電流制限抵抗Ｒａに関する部分なので、その部分について本願発明を詳細に説明する。また、その際、理解を容易にするため、従来例で述べた図５及び図６の励磁パターンと電流経路を使用することにする。
【００２８】
いま、例えば、マイコン２のＵ相のポートＰ１が「Ｌ」、Ｖ相のポートＰ２が「Ｈ」になると、図５（ａ）の“イ”のように、Ｕ相のＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋と、Ｖ相のＮチャンネルＭＯＳＦＥＴトランジスタＴｒｖ−がオンになる。
【００２９】
すなわち、ポートＰ１の「Ｌ」出力により、Ｕ相の入力用ＮＰＮトランジスタＱ２がオンし抵抗Ｒ１→抵抗Ｒ２→ＮＰＮトランジスタＱ２→抵抗Ｒ６の経路で電流が流れ、Ｐチ
ャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋は、ゲートが充電されてオンになる。
【００３０】
このときのゲート電圧      ＶＧＳは、
ＶＧＳ＝｛Ｒ１／（Ｒ１＋Ｒ２）｝＊（ＶＤＤ−ＶＣＣ）  （Ｖ）
となり、この電圧で制御される。
【００３１】
また、このとき、抵抗Ｒ１→ダイオードＤ１→抵抗Ｒ３→コンデンサＣ１に流れる電流により、コンデンサＣ１は図１の極性に充電される。
【００３２】
一方、Ｖ相のＮチャンネルＭＯＳＦＥＴトランジスタＴｒｖ−のゲート端子は、ポートＰ２の「Ｈ」出力で、
ｉｐ＝ＶＣＣ／｛Ｒ７＊Ｒｂ／（Ｒ７＋Ｒｂ）｝  （Ａ）
となり、このピーク電流ｉｐでＮチャンネルＭＯＳＦＥＴトランジスタＴｒｖ−のゲートは充電されてオンになる。
【００３３】
次に、Ｕ相のポートＰ１が「Ｌ」から「Ｈ」へ変わり、Ｕ相のＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋がオンからオフへ切り換わると、図５の“ロ”のように、Ｕ相の入力用ＮＰＮトランジスタＱ２はオフになる。
【００３４】
このとき、コンデンサＣ１に蓄えられた電荷がシャント用ＮＰＮトランジスタＱ１のベースに流入し、前記ＮＰＮトランジスタＱ１をオンにする。そのため、オンになった前記シャント用ＮＰＮトランジスタＱ１によって、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のソースとゲート端子が短絡され、ゲートの余剰キャリアは消滅することになる。
【００３５】
このとき、流れる電流は、電流制限抵抗Ｒａとバイアス抵抗Ｒ１との合成抵抗により規制されるのであるが、このときの時定数は、
ＣＲ＝（Ｑ／ＶＧ）＊Ｒ//Ｒ１  （ｓ）
ここで、
Ｑ：ゲート電圧ＶＧで充電された入力電荷  ［Ｃ］
ＶＧＳ：（Ｒ１／Ｒ１＋Ｒ２）＊（ＶＤＤ−ＶＣＣ）［Ｖ］
Ｒ//Ｒ１：Ｒａ＊Ｒ１／（Ｒａ＋Ｒ１）  
で表され、従来のＮＰＮトランジスタＱ１のみのときに比べて大きな時定数により制限されることになる。したがって、電流の変化量ｄｉ／ｄｔを緩やかにすることができる。
【００３６】
その状態を図２の（ａ）と（ｂ）に示す。図２（ａ）は、従来のＮＰＮトランジスタＱ１のみの場合を示す図で、図２（ｂ）は、本願の電流制限抵抗Ｒａを適用した場合である。この図から解るように、図２（ａ）、（ｂ）に示すように、従来のものと、本願の電流制限抵抗Ｒａを設けたものとの電流の変化量ｄｉ／ｄｔ（図２中のＡ、Ｂ、Ｃ、Ｄ）を比較すると、明らかに
Ａ＞Ｃ、Ｂ＞Ｄ
となる。これは、ＰチャンネルＭＯＳＦＥＴトランジスタＴｒｕ＋のターンオフのスピードを緩めた効果である。このように、ターンオフのスピードが緩やかになると、電流の変化量ｄｉ／ｄｔが小さくなるので、スパイク電圧を抑えることができる。
【００３７】
一方、Ｖ相のポートＰ２が「Ｈ」から「Ｌ」に切り換わり、図６の“ハ”→ “ニ”のように、ＮチャンネルＭＯＳＦＥＴトランジスタＴrｖ−がオンからオフへ切り換わった場合は、ＮチャンネルＭＯＳＦＥＴトランジスタＴrｖ−のゲート端子の電荷は、抵抗Ｒ７で放電されることになる。
【００３８】
すなわち、ポートＰ２が「Ｌ」になると、並列回路はダイオードＤａがオフになる。そのため、ゲート端子は、抵抗Ｒ７でポートＰ２と接続された状態になる。このとき、抵抗Ｒ７は、並列回路の合成抵抗よりも高い値を呈するので、ターンオフ時の電流の変化量ｄｉ／ｄｔを小さくすることができる。したがって、ターンオフ時の電流の変化量ｄｉ／ｄｔを小さくできるので、スパイク電圧を抑えることができる。
【００３９】
このように、動作マージンを減少させるスイッチング時のスパイク電圧を低減させることができるので、ＡＣ電源へ回り込むノイズを低減して雑音端子電圧や雑音端子電力を小さくできる。そのため、動作マージンが大きく信頼性の高いＰＷＭ駆動回路を実現できる。
【産業上の利用可能性】
【００４０】
この発明は、スパイク電圧の発生を抑制して信頼性の高いスイッチング回路を実現できるので、インバータ回路などへの利用にも最適である。
【図面の簡単な説明】
【００４１】
【図１】実施形態の回路図
【図２】実施形態の作用説明図
【図３】駆動回路のブロック図
【図４】従来例の回路図
【図５】（ａ）、（ｂ）従来例の作用説明図
【図６】（ハ）、（ニ）従来例の作用説明図
【図７】従来例の作用説明図
【符号の説明】
【００４２】
Ｃ１  コンデンサ
Ｄ１  第１のダイオード
Ｄａ  第２のダイオード
ＧＮＤ  マイナス側
Ｑ１  シャント用ＮＰＮトランジスタ
Ｑ２  入力用ＮＰＮトランジスタ
Ｒ１  バイアス抵抗
Ｒ２  第１の抵抗
Ｒ６  第２の抵抗
Ｒ７  第３の抵抗
Ｒｂ  抵抗
Ｔｒｕ＋  ＰチャンネルＭＯＳＦＥＴトランジスタ
Ｔｒｕ−  ＮチャンネルＭＯＳＦＥＴトランジスタ
Ｕ、Ｖ、Ｗ  ステータコイル
＋ＶＤＤ  プラス側
＋ＶＣＣ  プラス側
【図１】
2007318873.tif 000003
【図２】
2007318873.tif 000004
【図３】
2007318873.tif 000005
【図４】
2007318873.tif 000006
【図５】
2007318873.tif 000007
【図６】
2007318873.tif 000008
【図７】
2007318873.tif 000009