(57)【要約】【課題】  半導体パッケージを積層接続する半導体装置において、配線基板実装における配線基板上部への樹脂のはい上がりを防ぐことにより、歩留まり低下を防ぐことができる。【解決手段】  間隔をおいて積層された複数の配線基板１０ａ、１０ｂ、１０ｃと、相対向する配線基板１０ａ、１０ｂ、１０ｃの一方に搭載された半導体チップ４０と、相対向する配線基板１０ａ、１０ｂ、１０ｃ間の間隙を樹脂封止する封止樹脂６１と、最下層より上層の配線基板１０ｂ、１０ｃの封止樹脂６１の廻り込み部に位置する上面に設けられた、封止樹脂６１の廻りこみを防ぐための廻り込み防止手段９０を有する。【選択図】  図１
2007012818.tif 000002
【特許請求の範囲】
【請求項１】
間隔をおいて積層された複数の配線基板と、
前記相対向する配線基板の一方に搭載された半導体チップと、
前記相対向する配線基板間の間隙を樹脂封止する樹脂と、
最下層より上層の前記配線基板の前記樹脂の廻り込み部に位置する上面に設けられた、前記樹脂の廻りこみを防ぐための廻り込み防止手段と、
を有することを特徴とする半導体装置。
【請求項２】
前記廻り込み防止手段、段差部であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記廻り込み防止手段、凹部であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記廻り込み防止手段、凸部であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記凸部は、ソルダーレジストからなることを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に積層された複数の配線基板の一方に半導体チップを搭載し、配線基板間の間隙を樹脂で封止したマルチチップパッケージタイプの半導体装置に関するものである。
【背景技術】
【０００２】
従来、ＬＳＩなどの半導体チップは、１チップを想定して設計、製造されていた。しかし、近年の半導体装置の高機能化、小型化などに伴い、１チップ内に占める半導体回路の面積の増大やプロセスの頓雑さなど様々な問題を生じてきた。そこで、この要求に応えるため、機能やプロセスごとに半導体チップを分割して製造し、複数の半導体チップを積層させ、モールド樹脂などで封止して１つのパッケージに収納したマルチチップパッケージタイプの半導体装置が知られている。
【０００３】
しかし、このような半導体チップを積み重ねて、モールド樹脂などで封止する構造は、各半導体チップが同じパッケージに封止されているため、１つの半導体チップに不良が生じた場合に、同じパッケージに封止された他の半導体チップも使い物にならなくなり、半導体チップ数の増大による占有面積の増大を招くという問題点があった。
【０００４】
このような問題点を解決するために、半導体チップを搭載した配線基板を３次元的に積層し、電気的に接続した占有面積を抑えた構造のマルチチップパッケージタイプの半導体装置が提案されている（例えば、特許文献１参照。）。
【０００５】
即ち、このマルチチップパッケージタイプの半導体装置では、第1の配線基板上に、下面に半導体チップを搭載した第2及び第3の配線基板が積層され、第1乃至第３の配線基板相互間が接続バンプで電気的に接続され、配線基板間の間隙が樹脂で封止されている。
【０００６】
上記マルチチップパッケージタイプの半導体装置の製造方法は、まず、第１の配線基板上に樹脂を充填し、第2の配線基板の下面に半導体チップ及び接続バンプを設けた後、マウントツールを用いて第１の配線基板上に第２の配線基板を積層して圧着させた状態で加熱処理して、第１及び第２の配線基板相互間を接続バンプで電気的に接続するとともに樹脂を硬化させることにより第１及び第２の配線基板間の間隙を封止する。
【０００７】
続いて、第２の配線基板上面に樹脂を充填し、第３の配線基板の下面に半導体チップ及び接続バンプを設けた後、上記と同様にしてマウントツールを用いて第２の配線基板上に第３の配線基板を積層し、圧着、加熱処理して第２及び第３の配線基板間の間隙を封止する。
【０００８】
しかし、上記従来のマルチチップパッケージタイプの半導体装置においては、配線基板上に樹脂を充填し、マウントツールで第２及び第３の配線基板をそれぞれ積層させる場合、圧着により樹脂が配線基板からはみ出し、第２及び第３の配線基板の上面に樹脂が廻り込むという問題点がある。
【０００９】
その結果、第２及び第３の配線基板上面の接続バンプの接続面を汚染したり、マウントツールに付着し、次に積層される配線基板の接続バンプの接続面の汚染を引き起こす。また、マウントツールに付着し、且つ硬化した樹脂により、製品を傷つけたり、ツールの平行度を狂わせたりする。これら問題点は、半導体装置の不良を引き起こし、歩留まり低下の原因を引き起こす。
【特許文献１】特開平１１−１４５３８１号公報（第８頁、図７）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、配線基板上面への樹脂の廻り込みを防止することにより、歩留まり低下を防ぐことができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一態様の半導体装置は、間隔をおいて積層された複数の配線基板と、前記相対向する配線基板の一方に搭載された半導体チップと、前記相対向する配線基板間の間隙を樹脂封止する樹脂と、最下層より上層の前記配線基板の前記樹脂の廻り込み部に位置する上面に設けられた、前記樹脂の廻りこみを防ぐための廻り込み防止手段と、を有することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、配線基板上面への樹脂の廻り込み防止しすることにより、歩留まり低下を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について、図面を参照して説明する。なお、以下の実施例では、マルチチップパケージタイプの半導体装置の例を示す。
【実施例１】
【００１４】
図1に本発明の実施例1にかかるマルチチップパケージタイプの半導体装置の断面図を示す。
【００１５】
図１に示すように、本実施例のマルチチップパケージタイプの半導体装置では、複数、例えば３個の第１、第２、第３の配線基板１０ａ、１０ｂ、１０ｃが所定の間隔をおいて積層されている。
【００１６】
第１の配線基板１０ａ及び第２の配線基板１０ｂの表面と裏面には、配線パターン２０が敷設されている。そして、第１の配線基板１０ａ及び第２の配線基板１０ｂの表面と裏面に設けられた配線パターン２０は、第１の配線基板１０ａ及び第２の配線基板１０ｂを貫通するビアプラグ３０により電気的に接続されている。また、第３の配線基板１０ｃの裏面には、配線パターン２０が敷設されている。相対向する配線基板１０ａ、１０の一方、及び配線基板１０ｂ、１０ｃの一方には、それぞれ半導体チップ４０ａ、４０ｂが搭載されている。ここでは、半導体チップ４０ａ、４０ｂは、相対向する配線基板１０ａ、１０ｂ及び１０ｂ、１０ｃのうち、上層に配置される第２の配線基板１０ｂ及び第３の配線基板１０ｃのそれぞれ裏面に搭載されている。
【００１７】
半導体チップ４０ａ、４０ｂの表面には、それぞれバンプ電極５０が形成されており、その半導体チップ４０ａ、４０ｂは、第２の配線基板１０ｂ及び第３の配線基板１０ｃの裏面にそれぞれ樹脂６０を介して、バンプ電極５０が配線パターン２０に電気的に接続されている。
【００１８】
さらに相対向する第１、第２の配線基板１０ａ、１０ｂ及び第２、第３の配線基板１０ｂ、１０ｃのビアプラグ３０上の配線パターン２０部分間には、接続バンプ７０が設けられ、この接続バンプ７０とビアプラグ３０とが固着材、例えば、はんだ８０により、ロー付けされ、半導体チップ４０からの信号を上層若しくは下層の配線基板に伝えるようになっている。
【００１９】
また、相対向する第1の配線基板１０ａと第２の配線基板１０ｂの間隙及び第２の配線基板１０ｂと第３の配線基板２０ｃの間隙には、液状のエポキシ樹脂などの封止樹脂６１が充填され、硬化されてなる。この樹脂封止６１としては、液状のエポキシ樹脂の代わりに、フィルム状の樹脂を用いてもかまわない。
【００２０】
そして、本実施例では、第１乃至第３の配線基板１０ａ、１０ｂ、１０ｃのうち、最下層の配線基板１０ａを除いて、上層の第２、第３の配線基板１０ｂ、１０ｃの基板端部には、樹脂の廻る込みを防止するための廻り込み防止手段としての段差部９０が設けられている。ここで、第２、第３の配線基板１０ｂ、１０ｃ端部に設けた段差部９０は、一段であるが、複数段形成していてもかまわない。
【００２１】
図２、図３に本発明の実施例1にかかるマルチチップパケージタイプの半導体装置の製造方法の工程断面図を示す。以下、図２、図３の工程断面図を参照して、実施例１のマルチチップパケージタイプの半導体装置の製造方法を説明する。
【００２２】
まず、図２（ａ）に示すように、表裏面に配線パターン２０が敷設され、表裏面の配線パターン２０を相互接続するビアプラグ３０が形成された第１の配線基板１０ａと、表裏面に配線パターン２０が敷設され、表裏面の配線パターン２０を相互接続するビアプラグ３０が形成され、端部表面に段差部９０が設けられた第２の配線基板１０ｂと、裏面に配線パターン２０が敷設され、端部表面に段差部９０が設けられた第３の配線基板１０ｃを用意する。
【００２３】
そして、予めビアプラグ３０上の配線パターン２０上にはんだ８０が設けられた第1の配線基板１０ａの表面に封止樹脂６１を充填する。
【００２４】
また、第２の配線基板１０ｂの裏面に、前もって半導体チップ４０ａを搭載し、バンプ電極５０を配線パターン２０に電気的に接続し、半導体チップ４０ａと第２の配線基板１０ｂの裏面との間隙を樹脂６０で封止すると共に、ビアプラグ３０上の配線パターン２０部分に接続バンプ７０を取り付ける。
【００２５】
次に、図２（ｂ）に示すように、マウントツール１００を用いて、第１の配線基板１０ａのはんだ８０と第２の配線基板１０ｂの接続バンプ７０とが正対するように、第１の配線基板１０ａ上に第２の配線基板１０ｂを積層する。
【００２６】
次に、図２（ｃ）に示すように、第１の配線基板１０ａに第２の配線基板１０ｂを加圧した状態で、加熱処理を行い、接続バンプ７０とはんだ８０とをロー付けすることにより、第１の配線基板１０ａと第２の配線基板１０ｂとを電気的に接続すると共に、封止樹脂６１を硬化させて、第１の配線基板１０ａと第２の配線基板１０ｂ間の間隙を樹脂封止する。
【００２７】
ここで、第１の配線基板１０ａに第２の配線基板１０ｂを加圧した時、この配線基板１０ａ、１０ｂ間の封止樹脂６１は、第２の配線基板１０ｂの端部から上面に向かってはい上がってくるが、段差部９０により上面端部の表面張力が発生する箇所が増えるため、はい上がってきた封止樹脂６１の第２の配線基板１０ｂ上面への廻り込みが防止される。また、段差部９０がはい上がってきた封止樹脂６１の溜まり場となるので、さらに封止樹脂６１の上面への廻り込みが防止される。
【００２８】
その後、マウントツール１００を第２の配線基板１０ｂから取り外し、さらに熱処理を行うことにより封止樹脂６１を完全に硬化させ、１層目の第２の配線基板１０ｂの積層（実装）を完了する。
【００２９】
２層目以降の配線基板の積層工程は、上記した工程と同様に、図２（ａ）に戻り、同じ工程を繰り返せばよい。即ち、図３（ａ）に示すように、第２の配線基板１０ｂ上面に封止樹脂６１、はんだ８０を設ける。次に、第３の配線基板１０ｃの裏面の配線パターン２０に接続バンプ７０を設け、マウントツール１００を用いて、第２の配線基板１０ｂのはんだ８０と第３の配線基板１０ｃの接続バンプ７０とが正対するように、第２の配線基板１０ｂ上に第３の配線基板１０ｃを積層する。
【００３０】
その後、図４（ｂ）に示すように、第２の配線基板１０ｂに第３の配線基板１０ｃを加圧し、接続バンプ７０とはんだ８０とをロー付けすることにより、第２の配線基板１０ｂと第３の配線基板１０ｃが電気的に接続される。その後、熱処理を行うことにより封止樹脂６１を硬化させて、第２の配線基板１０ｂと第３の配線基板１０ｃ間の間隙を樹脂封止する。
【００３１】
このとき、一層目の第２の配線基板１０ｂの第１の配線基板１０ａへの加圧のときと同様、封止樹脂６１が第３の配線基板１０ｃ端部から上面へはい上がってくるが、段差部９０により上面端部の表面張力が発生する箇所が増えるため、はい上がってきた封止樹脂６１の第２の配線基板１０ｂ上面への廻り込みが防止される。また、段差部９０がはい上がってきた封止樹脂６１の溜まり場となるので、さらに封止樹脂６１の上面への廻り込みが防止される。
【００３２】
以上の実施例１においては、上層の第２及び第３の配線基板１０ｂ、１０ｃの端部上面に段差部９０を形成し、配線基板端部に表面張力が発生する箇所を増やすことによって、第１及び第２の配線基板１０ａ、１０ｂ間並びに第２及び第３の配線基板１０ｂ、１０ｃ間の間隙を樹脂封止する際の封止樹脂６１のはい上がりによる第２及び第３の配線基板１０ｂ、１０ｃ上面への封止樹脂６１の廻り込みを防止することができる。また、この段差部９０で封止樹脂６１を溜めることができるので、さらに第２及び第３の配線基板１０ｂ、１０ｃ上面への封止樹脂６１の廻り込みを防止することができる。
【００３３】
従って、第２及び第３の配線基板１０ｂ、１０ｃ上面の接続バンプ７０の接続面の汚染を防ぐことができ、マウントツール１００への封止樹脂６１の付着を防ぐことができることから半導体装置の不良を防ぐことができ、歩留まり低下を防ぐことができる。
【実施例２】
【００３４】
図４は本発明の実施例２にかかるマルチチップパケージタイプの半導体装置の断面図を示す。本実施例と上記実施例１との違いは、第２及び第３の配線基板１０ｂ、１０ｃの端部上面への封止樹脂６１の廻り込みを防止するための手段として、段差部９０に代えて凹部９１を設けた構造にある。
【００３５】
このマルチチップパケージタイプの半導体装置の製造方法は、上記実施例１と同様であるので説明は省略する。
【００３６】
以上の実施例２においても、第２及び第３の配線基板１０ｂ、１０ｃの端部上面に凹部９１を形成し、配線基板端部に表面張力が発生する箇所を増やすことによって、上記実施例１と同様に、第１及び第２の配線基板１０ａ、１０ｂ間並びに第２及び第３の配線基板１０ｂ、１０ｃ間の間隙を樹脂封止する際の封止樹脂６１のはい上がりによる第２及び第３の配線基板１０ｂ、１０ｃ上面への封止樹脂６１の廻り込みを防止することができる。また、この凹部９１で封止樹脂６１を溜めることができるので、さらに第２及び第３の配線基板１０ｂ、１０ｃ上面への封止樹脂６１の廻り込みを防止することができる。
【００３７】
従って、第２及び第３の配線基板１０ｂ、１０ｃ上面の接続バンプ７０の接続面の汚染を防ぐことができ、マウントツール１００への封止樹脂６１の付着を防ぐことができることから半導体装置の不良を防ぐことができ、歩留まり低下を防ぐことができる。
【実施例３】
【００３８】
図５は本発明の実施例３にかかるマルチチップパケージタイプの半導体装置の断面図を示す。本実施例と上記実施例１との違いは、第２及び第３の配線基板１０ｂ、１０ｃの端部上面への封止樹脂６１の廻り込みを防止するための手段として、段差部９０に代えて第２及び第３の配線基板１０ｂ、１０ｃ上面に凸部９２となるソルダーレジストを設けた構造にある。ここで、凸部２３にソルダーレジストを用いているが、ソルダーレジストにはエポキシ樹脂を用いることが望ましい。
【００３９】
このマルチチップパケージタイプの半導体装置の製造方法は、上記実施例１と同様であるので説明は省略する。
【００４０】
以上の実施例３においても、第２及び第３の配線基板１０ｂ、１０ｃの端部上面に凸部９２を形成し、配線基板端部に表面張力が発生する箇所を増やすことができ、さらに封止樹脂６１の侵入を防ぐ壁とすることができるので、上記実施例１と同様に、第１及び第２の配線基板１０ａ、１０ｂ間並びに第２及び第３の配線基板１０ｂ、１０ｃ間の間隙を樹脂封止する際の封止樹脂６１のはい上がりによる第２及び第３の配線基板１０ｂ、１０ｃ上面への封止樹脂６１の廻り込みを防止することができる。
【００４１】
従って、第２及び第３の配線基板１０ｂ、１０ｃ上面の接続バンプ７０の接続面の汚染を防ぐことができ、マウントツール１００への封止樹脂６１の付着を防ぐことができることから半導体装置の不良を防ぐことができ、歩留まり低下を防ぐことができる。
【００４２】
なお、本発明は、上述したような各実施例に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
【００４３】
例えば、各実施例では、半導体チップ４０を相対向する配線基板１０ａ、１０ｂ及び１０ｂ、１０ｃの上層の第２、第３の配線基板１０ｂ、１０ｃの裏面に搭載したが、下層の第１、第２の配線基板１０ａ、１０ｂの表面に搭載してもかまわない。この場合には、第２、第３の配線基板１０ｂ、１０ｃの裏面にエポキシ樹脂６１及びはんだ８０を設け、接続バンプ７０を第１及び第２の配線基板１０ａ、１０ｂの表面に設ければよい。
【００４４】
また、各実施例では、配線基板間の封止樹脂６１に液状のエポキシ樹脂を用いたが、フィルム状のエポキシ樹脂を用いてもかまわない。また、接続バンプ７０には、Ａｕ／Ｓｎ接続やはんだ接続、Ａｕ−Ａｕ接続などを用いることができる。
【００４５】
また、本発明は、上述したように配線基板が３層構造の場合に限らず、配線基板が３層以上の場合も、また配線基板が２層にも適用できることは勿論である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例１に係る半導体装置の構造を示す断面図。
【図２】本発明の実施例1にかかる半導体装置の製造方法の工程断面図。
【図３】本発明の実施例1にかかる半導体装置の製造方法の工程断面図。
【図４】本発明の実施例２に係る半導体装置の構造を示す断面図。
【図５】本発明の実施例３に係る半導体装置の構造を示す断面図。
【符号の説明】
【００４７】
１０ａ、１０ｂ、１０ｃ  配線基板
２０  配線パターン
３０  ビアプラグ
４０ａ、４０ｂ  半導体チップ
５０  バンプ電極
６０  樹脂
６１  封止樹脂
７０  接続バンプ
８０  はんだ
９０  段差部
９１  凹部
９２  凸部（ソルダーレジスト）
１００  マウントツール
【図１】
2007012818.tif 000003
【図２】
2007012818.tif 000004
【図３】
2007012818.tif 000005
【図４】
2007012818.tif 000006
【図５】
2007012818.tif 000007