(57)【要約】【課題】周辺回路の規模を抑制しながら各電気光学素子の階調のムラを抑制する。【解決手段】電気光学装置１０は、複数の単位回路Ｕと、各単位回路Ｕを順次に選択する第１選択回路２１と、各単位回路Ｕの補正データＡがシリアルに供給される信号線Ｌ1とを具備する。各単位回路Ｕは、駆動電流Ｉdrに応じた階調となる電気光学素子Ｅと、第１選択回路２１が当該単位回路Ｕを選択したときに信号線Ｌ1から補正データＡを取り込んで記憶する記憶素子Ｍａ1〜Ｍａ3と、記憶素子Ｍａ1〜Ｍａ3に記憶された補正データＡに応じた電流値の基準電流Ｉs[i]を生成する電流源トランジスタＴＲ1〜ＴＲ3と、基準電流Ｉs[i]を階調データＤに応じた電流値に調整することで駆動電流Ｉdrを生成する駆動トランジスタＴdrとを含む。【選択図】図４
2007187706.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位回路と、
前記複数の単位回路の各々を順次に選択する第１選択手段と、
前記各単位回路の補正データがシリアルに供給される第１信号線とを具備し、
前記複数の単位回路の各々は、
駆動電流に応じた階調となる電気光学素子と、
前記第１選択手段が当該単位回路を選択したときに前記第１信号線から補正データを取
り込んで記憶する記憶手段と、
前記電気光学素子に供給される駆動電流を、前記電気光学素子の階調を指定する階調デ
ータと前記記憶手段に記憶された補正データとに応じて制御する制御手段と
を含む電気光学装置。
【請求項２】
前記複数の単位回路の各々を順次に選択する第２選択手段と、
前記各単位回路の階調データがシリアルに供給される第２信号線とを具備し、
前記複数の単位回路の各々は、前記第２選択手段が当該単位回路を選択したときに前記
第２信号線から階調データを取り込む抽出手段を含み、
前記制御手段は、前記抽出手段が取り込んだ階調データと前記記憶手段に記憶された補
正データとに応じて駆動電流を制御する
請求項１に記載の電気光学装置。
【請求項３】
前記第１選択手段は、第１期間において前記複数の単位回路の各々を選択し、前記第２
選択手段は、前記第１期間とは相違する第２期間において前記複数の単位回路の各々を選
択する
請求項２に記載の電気光学装置。
【請求項４】
前記第１選択手段による前記各単位回路の選択と前記第２選択手段による前記各単位回
路の選択とは並行して実行される
請求項２に記載の電気光学装置。
【請求項５】
前記第１選択手段が前記各単位回路を選択する周期は、前記第２選択手段が前記各単位
回路を選択する周期よりも長い
請求項２から請求項４の何れかに記載の電気光学装置。
【請求項６】
前記各単位回路の階調データがシリアルに供給される第２信号線を具備し、
前記複数の単位回路の各々は、
前記第２信号線から階調データを取り込む抽出手段と、
前記第１選択手段が当該単位回路を選択したときに前記記憶手段および前記抽出手段の
何れかを指定する経路指定手段とを含み、
前記記憶手段は、前記経路指定手段によって指定されたときに前記第１信号線から補正
データを取り込んで記憶する一方、前記抽出手段は、前記経路指定手段によって指定され
たときに前記第２信号線から階調データを取り込み、
前記制御手段は、前記抽出手段が取り込んだ階調データと前記記憶手段に記憶された補
正データとに応じて駆動電流を制御する
請求項１に記載の電気光学装置。
【請求項７】
前記第１信号線における補正データの伝送周波数は、前記第２信号線における階調デー
タの伝送周波数よりも低い
請求項６に記載の電気光学装置。
【請求項８】
補正データは、前記第１信号線の電圧値によって指定され、
前記各単位回路の前記記憶手段は、前記第１選択手段が当該単位回路を選択したときの
前記第１信号線の電圧を補正データとして保持する容量素子を含み、
前記制御手段は、階調データと前記容量素子に保持された電圧とに応じて駆動電流を制
御する
請求項１から請求項７の何れかに記載の電気光学装置。
【請求項９】
前記第１選択手段は、相互に所定の間隔をあけた各期間において前記各単位回路を選択
する
請求項８に記載の電気光学装置。
【請求項１０】
前記制御手段は、
前記記憶手段に記憶された補正データに応じた電流値の基準電流を生成する電流生成手
段と、
前記電流生成手段が生成する基準電流を階調データに応じた電流値に調整することで駆
動電流を生成する駆動手段と
を含む請求項１から請求項９の何れかに記載の電気光学装置。
【請求項１１】
前記駆動手段は、基準電流の経路上に配置されるとともに階調データに応じた電圧がゲ
ートに印加される駆動トランジスタを含む
請求項１０に記載の電気光学装置。
【請求項１２】
請求項１から請求項１１の何れかに記載の電気光学装置を具備する電子機器。
【請求項１３】
複数の単位回路が配列された電気光学装置を駆動する方法であって、
前記複数の単位回路の各々を順次に選択する一方、
信号線にシリアルに供給される補正データを、前記選択した単位回路の記憶手段に記憶
させ、
前記各単位回路の電気光学素子に供給される駆動電流を、当該電気光学素子の階調を指
定する階調データと当該単位回路の記憶手段に記憶された補正データとに応じて制御する
電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic  Light  Emitting  Diode
）」という）素子などの電気光学素子を制御する技術に関する。
【背景技術】
【０００２】
電気光学素子とこれを制御する回路とを含む複数の単位回路を配列した構成の電気光学
装置が従来から提案されている。この種の電気光学装置においては、各電気光学素子の特
性（例えば発光効率）や各単位回路を構成するトランジスタの特性（例えば閾値電圧）の
バラツキに起因して、複数の電気光学素子について階調（輝度）のムラが発生する場合が
ある。このような階調（輝度）のムラを抑制するために、例えば特許文献１には、各電気
光学素子の階調データ（階調を指定するデータ）を補正データに基づいて補正したうえで
各電気光学素子を駆動する構成が開示されている。
【特許文献１】特開２００５−２８３８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の構成においては、補正データに基づいて階調データを補正
するための演算回路が不可欠であるから、電気光学素子の周辺に配置される回路（以下「
周辺回路」という）の規模が肥大化するという問題がある。このような事情を背景として
、本発明は、周辺回路の規模を抑制しながら各電気光学素子の階調のムラを抑制するとい
う課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、複数の単位回路と、複数
の単位回路の各々を順次に選択する第１選択手段（例えば図２の第１選択回路２１や図５
の選択回路２０）と、各単位回路の補正データがシリアルに供給される第１信号線（例え
ば図２や図５の信号線Ｌ1）とを具備し、複数の単位回路の各々は、駆動電流に応じた階
調となる電気光学素子と、第１選択手段が当該単位回路を選択したときに第１信号線から
補正データを取り込んで記憶する記憶手段（例えば図４の記憶素子Ｍａ1〜Ｍａ3や図８の
記憶素子Ｍｂ）と、電気光学素子に供給される駆動電流を、電気光学素子の階調を指定す
る階調データと記憶手段に記憶された補正データとに応じて制御する制御手段（例えば図
４の電流源トランジスタＴＲ1〜ＴＲ3および駆動トランジスタＴdrや、図８の電流源トラ
ンジスタＴＲおよび駆動トランジスタＴdr）とを含む。なお、本発明における「複数の単
位回路」は、電気光学装置が備える総ての単位回路であっても一部の単位回路であっても
よい。
【０００５】
この構成においては、電気光学素子に供給される駆動電流を階調データと補正データと
に応じて制御する制御手段が各単位回路に設置されるから、補正データに基づいて階調デ
ータを補正する周辺回路は原理的には不要である。したがって、電気光学装置の周辺回路
の規模を縮小することができる。また、補正データを記憶する記憶手段が各単位回路に設
置されるから、各電気光学素子に階調データを転送するたびに補正データを各電気光学素
子に供給する必要はない。したがって、各単位回路が補正データを保持する手段を持たな
い構成と比較して、外部から電気光学装置に伝送されるべきデータ量（あるいは各電気光
学素子に伝送されるべきデータ量）を低減することができる。
【０００６】
なお、補正データに基づいて階調データを補正する周辺回路が原理的に不要であるとは
言っても、各単位回路の制御手段が補正データおよび階調データの双方に基づいて電気光
学素子の階調を制御する構成と周辺回路が階調データを補正する構成とを兼備する電気光
学装置を本発明の範囲から除外する趣旨ではない。複数種の補正が実行される電気光学装
置において、少なくともひとつの補正が各単位回路の制御手段によって実行される構成に
よれば、周辺回路がその補正を実行する必要はなくなるから、総ての補正を周辺回路が実
行する従来の構成と比較すれば、周辺回路の規模を縮小できるという本発明の所期の効果
は確かに奏される。例えば、各単位回路の制御手段による補正で各電気光学素子の特性の
バラツキが補償されるとともに周辺回路が階調データに対してガンマ補正を実行する構成
としてもよい。
【０００７】
本発明における電気光学素子は、輝度や透過率といった光学的な特性が電流の供給によ
って変化する要素（いわゆる電流駆動型の電気光学素子）である。本発明に係る電気光学
装置の典型例は、駆動電流の電流値に応じた輝度で発光する発光素子（例えばＯＬＥＤ素
子）を電気光学素子として採用した発光装置であるが、その他の電気光学素子を採用した
電気光学装置にも本発明は適用される。
【０００８】
なお、記憶手段としては、例えばＳＲＡＭ（Static Random Access Memory）やＤＲＡ
Ｍ（Dynamic Random Access Memory）など各種の記憶素子が採用される。ＳＲＡＭを記憶
手段として採用した構成においては、例えば電源の投入の直後に総ての単位回路に補正デ
ータをいったん供給すれば、その後における補正データの更新（リフレッシュ）が原理的
に不要であるという利点がある。一方、ＤＲＡＭが記憶手段として採用され構成によれば
、ＳＲＡＭを利用した構成と比較して記憶手段を簡素化できる（例えばひとつの容量素子
を記憶手段として採用できる）という利点がある。
【０００９】
本発明の第１の態様において、複数の単位回路の各々を順次に選択する第２選択手段（
例えば図２の第２選択回路２２）と、各単位回路の階調データがシリアルに供給される第
２信号線（例えば図２の信号線Ｌ2）とを具備し、複数の単位回路の各々は、第２選択手
段が当該単位回路を選択したときに第２信号線から階調データを取り込む抽出手段（例え
ば図２の保持回路３２）を含み、制御手段は、抽出手段が取り込んだ階調データと記憶手
段に記憶された補正データとに応じて駆動電流を制御する。この態様によれば、第１信号
線からの補正データの取得のタイミングを第２信号線からの階調データの取得のタイミン
グとは無関係に選定できるという利点がある。なお、第１の態様の具体例は、第１実施形
態および第３実施形態として後述される。
【００１０】
例えば、第１選択手段は、第１期間（例えば図３の第１期間Ｐa）にて複数の単位回路
の各々を選択し、第２選択手段は、第１期間とは相違する第２期間（例えば図３の第２期
間Ｐb）にて複数の単位回路の各々を選択する構成が採用される。第１期間は、典型的に
は、階調データに応じた電気光学素子の階調の制御が実行されない期間であり、例えば電
気光学装置の電源が投入された直後の期間である。用紙などの記録材に画像を形成する画
像形成装置（印刷装置）の露光装置として本発明の電気光学装置が採用される場合には、
記録材に画像が形成される間隔（いわゆる紙間）の期間が第１期間とされる。以上の構成
によれば、記憶手段に対する補正データの書込と抽出手段による階調データの取込とが別
個の期間にて実行されるから、各電気光学素子の階調を制御している最中に補正データが
変更されて電気光学素子の階調が変動するといった不具合を未然に防止することができる
。
別の態様において、第１選択手段による各単位回路の選択と第２選択手段による各単位
回路の選択とは並行して実行される（例えば図９参照）。この態様によれば、抽出手段に
よる階調データの取込とは無関係に記憶手段に対する補正データの書込を実行することが
できる。例えばＤＲＡＭが記憶手段として採用された構成においては、その記憶の内容（
補正データ）を随時にリフレッシュする必要がある。したがって、補正データを随時に記
憶手段に書き込むことができる本態様は特に好適である。
【００１１】
本発明の第２の態様に係る電気光学装置においては、各単位回路の階調データがシリア
ルに供給される第２信号線（例えば図５の信号線Ｌ2）が配置され、複数の単位回路の各
々は、第２信号線から階調データを取り込む抽出手段（例えば図５の保持回路３２）と、
第１選択手段が当該単位回路を選択したときに記憶手段および抽出手段の何れかを指定す
る経路指定手段（例えば図５の経路指定回路３６）とを含み、記憶手段は、経路指定手段
によって指定されたときに第１信号線から補正データを取り込んで記憶する一方、抽出手
段は、経路指定手段によって指定されたときに第２信号線から階調データを取り込み、制
御手段は、抽出手段が取り込んだ階調データと記憶手段に記憶された補正データとに応じ
て駆動電流を制御する。この態様によれば、補正データを取り込むべき単位回路の選択と
階調データを取り込むべき単位回路の選択とにひとつの手段（第１選択手段）が兼用され
るから、各々の選択のために別個の選択手段（例えば第１の態様における第１選択手段と
第２選択手段）が配置される構成と比較して、電気光学装置の構成の簡素化や製造コスト
の低減を実現することができる。なお、第２の態様の具体例は第２実施形態として後述さ
れる。
【００１２】
ところで、各単位回路が補正データを記憶する手段を持たない構成においては、補正デ
ータを階調データとセットで各単位回路に伝送する必要があるから、補正データを各電気
光学素子に供給するタイミングは階調データの伝送のタイミングによって制約される。よ
り具体的には、階調データに同期して補正データを伝送する必要がある。これに対し、本
発明においては補正データの記憶手段が各単位回路に設置されるから、補正データの伝送
のタイミングを階調データとは無関係に設定することが可能である。例えば、本発明の第
１の態様において、第１選択手段が各単位回路を選択する周期（例えば図３の周期Ｔ1）
は、第２選択手段が各単位回路を選択する周期（例えば図３の周期Ｔ2）よりも長い時間
長に設定される。このように第１選択手段の動作周波数を低減することによって第１選択
手段の構成の簡素化や消費電力を低減が実現される。また、本発明の第２の態様において
、第１信号線における補正データの伝送周波数は、第２信号線における階調データの伝送
周波数よりも低い周波数に設定される。
【００１３】
以上に説明した各態様に係る電気光学装置において、より好適には、補正データは、第
１信号線の電圧値によって指定され、各単位回路の記憶手段（例えば図８の記憶素子Ｍｂ
）は、第１選択手段が当該単位回路を選択したときの第１信号線の電圧を補正データとし
て保持する容量素子を含み、制御手段は、階調データと容量素子に保持された電圧とに応
じて駆動電流を制御する。この態様によれば、第１信号線の電圧値によって補正データを
高精度かつ精緻に指定することができる。なお、この態様の具体例は第３実施形態として
後述される。
ただし、この態様においては、第１信号線がひとつ単位回路の補正データに対応した電
圧値から別の単位回路の補正データに対応した電圧値に変動するまでに時間を要する。そ
こで、第１選択手段は、相互に所定の間隔（例えば図９の間隔Ｐ0）をあけた各期間にお
いて各単位回路を選択することが望ましい。この構成によれば、各単位回路の記憶手段が
保持する補正データ（第１信号線の電圧）に他の単位回路の補正データが影響する事態を
抑制することができる。
【００１４】
本発明の好適な態様において、制御手段は、記憶手段に記憶された補正データに応じた
電流値の基準電流（例えば図２や図５の基準電流Ｉs[1]〜Ｉs[n]）を生成する電流生成手
段（例えば図４の電流源トランジスタＴＲ1〜ＴＲ3や図８の電流源トランジスタＴＲ）と
、電流生成手段が生成する基準電流を階調データに応じた電流値に調整することで駆動電
流を生成する駆動手段とを含む。電流生成手段は、例えば電流出力型のＤＡＣ（Digital 
to Analog Converter）である。この構成によれば、電流生成手段が生成した基準電流の
電流値を変化させる簡易な構成によって駆動電流を生成することができる。駆動手段の典
型例は、基準電流の経路上に配置されるとともに階調データに応じた電圧がゲートに印加
される駆動トランジスタ（例えば図４や図８の駆動トランジスタＴdr）である。なお、駆
動トランジスタの特性のバラツキの影響を低減するという観点からすると、駆動トランジ
スタはオン状態またはオフ状態の何れかに択一的に制御される構成が好適である。この構
成における階調データは、例えば、電気光学素子について第１階調（例えば点灯）および
第２階調（例えば消灯）の何れかを指定する１ビットのデジタルデータである。
【００１５】
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、本発
明の発光装置を露光装置（露光ヘッド）として利用した画像形成装置である。この画像形
成装置は、露光により像形成面に潜像が形成される像担持体（例えば図１の感光体ドラム
１１０）と、像形成面を露光する本発明の電気光学装置と、潜像に対する現像剤（例えば
トナー）の付着によって顕像を形成する現像器とを含む。もっとも、本発明に係る電気光
学装置の用途は露光に限定されない。例えば、本発明の電気光学装置を各種の電子機器の
表示装置として利用することもできる。この種の電子機器としては例えばパーソナルコン
ピュータや携帯電話機がある。また、液晶装置の背面側に配置されてこれを照明する装置
（バックライト）や、スキャナなどの画像読取装置に搭載されて原稿に光を照射する装置
など各種の照明装置としても本発明の電気光学装置を採用することができる。
【００１６】
本発明は、以上に説明した各態様の電気光学装置を駆動する方法としても特定される。
この駆動方法は、複数の単位回路の各々を順次に選択する一方、信号線にシリアルに供給
される補正データを、選択した単位回路の記憶手段に記憶させ、各単位回路の電気光学素
子に供給される駆動電流を、当該電気光学素子の階調を指定する階調データと当該単位回
路の記憶手段に記憶された補正データとに応じて制御する。
【発明を実施するための最良の形態】
【００１７】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置を光ヘッド（露光装置）として利用
した画像形成装置の部分的な構成を示す斜視図である。同図に示すように、画像形成装置
は電気光学装置１０と集光性レンズアレイ１５と感光体ドラム１１０とを含む。電気光学
装置１０は、基板１２の表面に直線状に配列された多数の電気光学素子（図１においては
図示略）を含む。これらの電気光学素子は、用紙などの記録材に印刷されるべき画像の態
様に応じて選択的に発光する。感光体ドラム１１０は、主走査方向に延在する回転軸に支
持され、外周面を電気光学装置１０に対向させた状態で副走査方向（記録材が搬送される
方向）に回転する。
【００１８】
集光性レンズアレイ１５は電気光学装置１０と感光体ドラム１１０との間隙に配置され
る。この集光性レンズアレイ１５は、各々の光軸を電気光学装置１０に向けた姿勢でアレ
イ状に配列された多数の屈折率分布型レンズを含む。このような集光性レンズアレイ１５
としては、例えば日本板硝子株式会社から入手可能なＳＬＡ（セルフォック・レンズ・ア
レイ）がある（セルフォック／ＳＥＬＦＯＣは日本板硝子株式会社の登録商標）。
【００１９】
電気光学装置１０の各電気光学素子からの出射光は集光性レンズアレイ１５の各屈折率
分布型レンズを透過したうえで感光体ドラム１１０の表面に到達する。この露光によって
感光体ドラム１１０の表面には所望の画像に応じた潜像（静電潜像）が形成される。本実
施形態においては、横（主走査方向）ｎ列×縦（副走査方向）ｍ行にわたって画素がマト
リクス状に配列された潜像が形成される場合を想定する。
【００２０】
図２は、電気光学装置１０の電気的な構成を示すブロック図であり、図３は、電気光学
装置１０の駆動に利用される各信号の波形を例示するタイミングチャートである。図２に
示すように、電気光学装置１０は、第１選択回路２１および第２選択回路２２と、各々が
電気光学素子Ｅを含むｎ個の単位回路Ｕ（Ｕ1〜Ｕn）とが基板１２の表面に配置された構
造となっている。単位回路Ｕ1〜Ｕnは主走査方向に沿って配列する。電気光学装置１０に
は、画像形成装置の制御装置（例えばＣＰＵやコントローラである。以下では「上位装置
」という）からクロック信号（例えばクロック信号ＣＬＫaおよびクロック信号ＣＬＫb）
など様々な制御信号や各種のデータ（例えば補正データＡや階調データＤ）が供給される
。
【００２１】
第１選択回路２１および第２選択回路２２の各々は、例えばＩＣチップの形態で基板１
２に実装される。また、単位回路Ｕ1〜Ｕnを構成する各要素とともに基板１２の表面に形
成された素子（例えば薄膜トランジスタなどの能動素子）によって第１選択回路２１や第
２選択回路２２が構成された構造（単位回路Ｕ1〜Ｕnと第１選択回路２１および第２選択
回路２２とが基板１２の表面に一体的に作り込まれた構造）も採用される。この構造にお
ける基板１２としては、例えばガラスやプラスチックなどの絶縁性材料からなる基板（シ
リコンなどの半導体材料の基板以外の基板）が好適に採用される。
【００２２】
図３に示すように、電気光学装置１０が動作する期間は第１期間Ｐaと第２期間Ｐbとに
区分される。第２期間Ｐbは、記録材に形成されるべき画像に応じて各電気光学素子Ｅの
輝度が実際に制御される期間である。換言すると、第２期間Ｐbは、その期間内における
各電気光学素子Ｅの発光に応じた画像が実際に記録材に形成されて出力される期間である
。一方、第１期間Ｐaは、各電気光学素子Ｅの階調の制御が停止している期間である。例
えば、電源の投入の直後に電気光学装置１０の各部の状態を初期化するための期間や、外
部に出力される画像に各電気光学素子Ｅの階調が反映されない期間（例えば複数の記録材
に画像を形成するときの間隔（紙間）の期間）が第１期間Ｐaに該当する。
【００２３】
図２の第１選択回路２１は、第１期間Ｐaにおいてｎ個の単位回路Ｕ1〜Ｕnを各々の配
列の順番（すなわち単位回路Ｕ1から単位回路Ｕnに向かう順番）に順次に選択する手段で
ある。本実施形態の第１選択回路２１は、単位回路Ｕ1〜Ｕnの総数に相当するｎビットの
シフトレジスタであり、図３に示すように、クロック信号ＣＬＫaに同期したタイミング
で所定のパルス信号（図示略）を順次にシフトすることで選択信号ＳＡ1〜ＳＡnを出力す
る。したがって、選択信号ＳＡ1〜ＳＡnはクロック信号ＣＬＫaの周期Ｔ1ごとに順番にア
クティブレベルに遷移する。選択信号ＳＡi（ｉは１≦ｉ≦ｎを満たす整数）のアクティ
ブレベルへの遷移は単位回路Ｕiの選択を意味する。なお、第２期間Ｐbにおいては第１選
択回路２１の動作が停止する（例えばクロック信号ＣＬＫaの供給が停止される）。
【００２４】
図２の第２選択回路２２は、第１選択回路２１と同様に、ｎ個の単位回路Ｕ1〜Ｕnの各
々を順次に選択する手段（例えばｎビットのシフトレジスタ）である。図３に示すように
、第２選択回路２２は、クロック信号ＣＬＫbに同期したタイミングで所定のパルスを順
次にシフトすることで選択信号ＳＢ1〜ＳＢnを出力する。したがって、選択信号ＳＢ1〜
ＳＢnはクロック信号ＣＬＫbの周期Ｔ2ごとに順番にアクティブレベルに遷移する。選択
信号ＳＢiのアクティブレベルへの遷移は単位回路Ｕiの選択を意味する。なお、第１期間
Ｐaにおいては第２選択回路２２の動作が停止する（例えばクロック信号ＣＬＫbの供給が
停止される）。
【００２５】
図３に示すように、クロック信号ＣＬＫaの周期Ｔ1はクロック信号ＣＬＫbの周期Ｔ2よ
りも長い（すなわち、第１選択回路２１の動作周波数は第２選択回路２２の動作周波数よ
りも低い）。したがって、第１選択回路２１が各単位回路Ｕを選択する周期（Ｔ1）は、
第２選択回路２２が各単位回路Ｕを選択する周期（Ｔ2）よりも長い。
【００２６】
図２に示すように、単位回路Ｕ1〜Ｕnの各々は、電気光学素子Ｅと保持回路３２と補正
回路３４と駆動トランジスタＴdrとを含む。電気光学素子Ｅは、これに供給される駆動電
流Ｉdrの電流値に応じた階調（輝度）となる電流駆動型の発光素子である。本実施形態の
電気光学素子Ｅは、相互に対向する陽極と陰極との間隙に有機ＥＬ（ElectroLuminescent
）材料の発光層を介在させたＯＬＥＤ素子である。電気光学素子Ｅの陰極は接地（Ｇnd）
される。
【００２７】
単位回路Ｕ1〜Ｕnの各々における保持回路３２は信号線Ｌ2に対して共通に接続される
。この信号線Ｌ2には第２期間Ｐbにおいて各単位回路Ｕの階調データＤ（Ｄ1〜Ｄn）がシ
リアルに供給される。階調データＤiは、第ｉ番目の単位回路Ｕiにおける電気光学素子Ｅ
の階調を指定するデータである。本実施形態の階調データＤiは、第ｉ番目の電気光学素
子Ｅに対して点灯（高階調）および消灯（低階調）の何れかを指定する１ビットのデジタ
ルデータである。図３に示すように、階調データＤ1〜Ｄnはクロック信号ＣＬＫbに同期
して順次に電気光学装置１０に入力される。選択信号ＳＢiがハイレベルを維持する期間
において信号線Ｌ2には階調データＤiが供給される。なお、第１期間Ｐaにおいては信号
線Ｌ2に対する階調データＤの供給が停止される。
【００２８】
単位回路Ｕiの保持回路３２は、第２選択回路２２による選択を契機として信号線Ｌ2か
ら階調データＤiを取り込む手段である。本実施形態の保持回路３２は１ビットのラッチ
回路であり、選択信号ＳＢiがアクティブレベルに遷移するタイミングで信号線Ｌ2から階
調データＤiをサンプリングして出力し、選択信号ＳＢiが次回にアクティブレベルに遷移
するまで階調データＤiの出力を維持する。
【００２９】
なお、保持回路３２を２段に配置した構成も採用される。この構成においては、各単位
回路Ｕにおける第１段目の保持回路３２によって階調データＤが点順次にラッチされた後
、階調データＤ（Ｄ1〜Ｄn）が総ての単位回路Ｕにおける第２段目の保持回路３２によっ
て所定のタイミングで一斉に（線順次に）ラッチされる。または、第ｉ番目の保持回路３
２が、第２選択回路２２における次段の選択信号ＳＢi+1で規定されるタイミングにて階
調データＤiをラッチする構成としてもよい。
【００３０】
図２に示された単位回路Ｕiの補正回路３４は、駆動電流Ｉdrの基準となる基準電流Ｉs
[i]を生成する手段である（その詳細な構成については後述する）。駆動トランジスタＴd
rは、補正回路３４が出力する基準電流Ｉs[i]と保持回路３２が出力する階調データＤiと
に応じた電流値の駆動電流Ｉdrを生成する手段（すなわち基準電流Ｉs[i]と階調データＤ
iとに基づいて電気光学素子Ｅを駆動する手段）として機能する。本実施形態の駆動トラ
ンジスタＴdrは、補正回路３４と電気光学素子Ｅの陽極との間に介挿されたｐチャネル型
のトランジスタ（典型的には薄膜トランジスタ）である。駆動トランジスタＴdrは、階調
データＤiに応じた電圧がゲートに供給されることによってオン状態（低抵抗状態）また
はオフ状態（高抵抗状態）の何れかに制御される。駆動トランジスタＴdrがオン状態に制
御されると、基準電流Ｉs[i]が駆動電流Ｉdrとして供給されることによって電気光学素子
Ｅは点灯する。これに対し、駆動トランジスタＴdrがオフ状態に遷移して基準電流Ｉsの
経路が遮断されると、駆動電流Ｉdrの電流値はゼロとなって電気光学素子Ｅは消灯する。
【００３１】
ところで、各単位回路Ｕにおける電気光学素子Ｅの特性には製造技術に起因した誤差が
発生する場合がある。このように各々の特性（例えば発光効率）が相違するにも拘わらず
総ての電気光学素子Ｅに同じ電流値の駆動電流Ｉdrが供給されるとすれば、各電気光学素
子Ｅの実際の輝度（階調）にはバラツキが発生する。以上のような輝度のバラツキを抑制
するために、本実施形態においては、各単位回路Ｕiの補正回路３４によって生成される
基準電流Ｉs[i]が、その単位回路Ｕiについて生成された補正データＡに応じた電流値に
設定される。
【００３２】
ひとつの単位回路Ｕiに対応する補正データＡは、最上位のビットａ[i,1]と次位のビッ
トａ[i,2]と最下位のビットａ[i,3]とからなる３ビットのデジタルデータであり、各電気
光学素子Ｅの輝度を事前に測定した結果や電気光学装置１０の利用者による操作に応じて
電気光学素子Ｅごとに予め生成される。例えば、各々に同じ電流値の駆動電流Ｉdrを供給
したうえで総ての電気光学素子Ｅの実際の輝度が測定され、その測定の結果（非補正時に
おける輝度のバラツキ）に基づいて、総ての電気光学素子Ｅの輝度が均一化されるように
単位回路Ｕ1〜Ｕnの各々について補正データＡが決定される。
【００３３】
各単位回路Ｕの補正データＡは第１期間Ｐaにおいて上位装置から信号線Ｌ1に順次に入
力される。補正データＡの各ビットは、クロック信号ＣＬＫaに同期したタイミングで信
号線Ｌ1にシリアルに供給される。クロック信号ＣＬＫaの周期Ｔ1はクロック信号ＣＬＫb
の周期Ｔ2よりも長いから、補正データＡの各ビットの伝送周波数は階調データＤの伝送
周波数よりも低い。図３に示すように、第１期間Ｐaの期間Ｐ1においては、第１番目から
第ｎ番目までの各単位回路Ｕの補正データＡのうち最上位のビットａ[1,1]〜ａ[n,1]がこ
の順番で順次に信号線Ｌ1に伝送される。また、期間Ｐ1の経過後の期間Ｐ2においては各
単位回路Ｕ1〜Ｕnの補正データＡのうち次位のビットａ[1,2]〜ａ[n,2]が順次に伝送され
、期間Ｐ2の経過後の期間Ｐ3においては、各単位回路Ｕ1〜Ｕnの補正データＡのうち最下
位のビットａ[1,3]〜ａ[n,3]が順次に伝送される。一方、第２期間Ｐbにおいては信号線
Ｌ1に対する補正データＡの供給が停止される。
【００３４】
次に、図４は、補正回路３４の具体的な構成を示すブロック図である。なお、図４にお
いては第ｉ番目の単位回路Ｕiにおける補正回路３４のみが図示されているが、総ての補
正回路３４は同様の構成である。同図に示すように、ひとつの補正回路３４は、補正デー
タＡのビット数に相当する３個の記憶素子Ｍａ1〜Ｍａ3と、記憶素子Ｍａ1〜Ｍａ3の各々
に対応する３個のＮＡＮＤゲートＧ1〜Ｇ3および３個の電流源トランジスタＴＲ1〜ＴＲ3
とを含む。ＮＡＮＤゲートＧk（ｋは１≦ｋ≦３を満たす整数）の出力端は記憶素子Ｍａk
に接続され、電流源トランジスタＴＲkのゲートは記憶素子Ｍａkの出力端に接続される。
【００３５】
図２および図４に示すように、単位回路Ｕ1〜Ｕnには３本のメモリ選択線Ｌｓ1〜Ｌｓ3
が配線される。メモリ選択線Ｌｓkには単位回路Ｕ1〜Ｕnの各々における記憶素子Ｍａkを
選択するためのメモリ選択信号ＭＳkが供給される。単位回路Ｕ1〜Ｕnの各々におけるＮ
ＡＮＤゲートＧ1の第１入力端はメモリ選択線Ｌｓ1に対して共通に接続される。同様に、
各ＮＡＮＤゲートＧ2の第１入力端は共通のメモリ選択線Ｌｓ2に接続され、各ＮＡＮＤゲ
ートＧ3の第１入力端は共通のメモリ選択線Ｌｓ3に接続される。
【００３６】
また、単位回路ＵiにおけるＮＡＮＤゲートＧ1〜Ｇ3の各々の第２入力端には第１選択
回路２１から選択信号ＳＡiが共通に供給される。以上の構成のもと、各単位回路ＵiのＮ
ＡＮＤゲートＧkは、メモリ選択信号ＭＳkと選択信号ＳＡiとの否定論理積を演算して出
力する。したがって、ＮＡＮＤゲートＧkの出力は、メモリ選択信号ＭＳkおよび選択信号
ＳＡiの双方がハイレベルである場合に限ってローレベルとなり、それ以外の場合にはハ
イレベルを維持する。
【００３７】
記憶素子Ｍａ1〜Ｍａ3の各々は補正データＡの各ビットａを保持する手段である。具体
的には１ビットのＳＲＡＭを記憶素子Ｍａkとして採用することができる。総ての単位回
路Ｕ1〜Ｕnにおける記憶素子Ｍａ1〜Ｍａ3は、補正データＡが供給される信号線Ｌ1に対
して共通に接続される。記憶素子Ｍａkは、その前段に配置されたＮＡＮＤゲートＧkの出
力がローレベルに遷移するタイミング（メモリ選択信号ＭＳkおよび選択信号ＳＡiの双方
がハイレベルとなったタイミング）で補正データＡの各ビットａを信号線Ｌ1から取り込
み、ＮＡＮＤゲートＧkの出力が次回にローレベルに遷移するまで当該ビットａを記憶す
る。
【００３８】
メモリ選択信号ＭＳ1〜ＭＳ3は、単位回路Ｕ1〜Ｕnの各々における記憶素子Ｍａ1〜Ｍ
ａ3を順次に選択するための信号であり、第１期間Ｐaにおいて順番にハイレベルに遷移す
る（第２期間Ｐbにおいてはローレベルを維持する）。すなわち、メモリ選択信号ＭＳ1は
、図３に示すように、各単位回路Ｕの補正データＡのうち最上位のビットａ[1,1]〜ａ[n,
l]が信号線Ｌ1に伝送される期間Ｐ1でハイレベルとなる。同様に、メモリ選択信号ＭＳ2
は、次位のビットａ[1,2]〜ａ[n,2]が信号線Ｌ1に伝送される期間Ｐ2にてハイレベルとな
り、メモリ選択信号ＭＳ3は期間Ｐ3にてハイレベルとなる。したがって、ハイレベルのメ
モリ選択信号ＭＳkによって各記憶素子Ｍａkが選択される期間Ｐkにおいて選択信号ＳＡi
がハイレベルに遷移すると（すなわち単位回路Ｕiが選択されると）、単位回路Ｕiの記憶
素子Ｍａkに補正データＡのビットａ[i,k]が取り込まれたうえで保持される。以上の動作
が期間Ｐ1〜Ｐ3の各々において総ての単位回路Ｕ1〜Ｕnによって実行されると、各単位回
路Ｕiには３ビットの補正データＡが保持される。この補正データＡは第１期間Ｐaの経過
後の第２期間Ｐbにおいても維持される。
【００３９】
電流源トランジスタＴＲ1〜ＴＲ3は、補正データＡの各ビット（ａ[i,1]・ａ[i,2]およ
びａ[i,3]）に応じた基準電流Ｉs[i]を生成するための手段である。単位回路Ｕiの電流源
トランジスタＴＲ1〜ＴＲ3は、各々のソースが電源線（電源電位Ｖdd）に接続されるとと
もに各々のドレインがノードＮ（駆動トランジスタＴdrのソース）に接続されたｐチャネ
ル型のトランジスタである。電流源トランジスタＴＲkのゲートには、記憶素子Ｍａkに保
持されたビットａ[i,k]に応じた電圧が供給される。記憶素子Ｍａkに保持されたビットａ
[i,k]が“１”である場合には電流源トランジスタＴＲkがオン状態に変化する。このとき
に電流源トランジスタＴＲkには電流Ｉkが流れる。一方、記憶素子Ｍａkのビットａ[i,k]
が“０”である場合には、電流源トランジスタＴＲkはオフ状態に遷移して電流Ｉkは遮断
される。
【００４０】
以上のように、３個の電流源トランジスタＴＲ1〜ＴＲ3の各々が補正データＡに応じて
選択的にオン状態とされる。そして、オン状態となった１以上の電流源トランジスタＴＲ
kに流れる電流Ｉkの加算によって基準電流Ｉs[i]が生成される。本実施形態における電流
源トランジスタＴＲ1〜ＴＲ3の特性は、各々がオン状態に遷移した場合に流れる電流Ｉ1
〜Ｉ3の電流値の相対比が「Ｉ1：Ｉ2：Ｉ3＝４：２：１」となるように選定されている。
したがって、基準電流Ｉs[i]は単位回路Ｕiの補正データＡに応じて７段階の何れかに設
定される。以上のように、電流源トランジスタＴＲ1〜ＴＲ3は、各々が別個の重み値によ
って重み付けされた複数の電流Ｉ1〜Ｉ3を生成する手段として機能する。
【００４１】
なお、ここでは電流源トランジスタＴＲ1〜ＴＲ3の各々の特性を相違させた構成を例示
したが、同じ特性のトランジスタを重み値に応じた個数だけ並列に配置することによって
も、電流Ｉ1〜Ｉ3の各々を所望の重み値に応じた電流値とすることができる。例えば、図
２の電流源トランジスタＴＲ2の代わりに、電流源トランジスタＴＲ3と同じ特性の２個の
トランジスタを並列に配置し、電流源トランジスタＴＲ1の代わりに、電流源トランジス
タＴＲ3と同じ特性の４個のトランジスタを並列に配置した構成によっても、電流Ｉ1〜Ｉ
3の相対比を「Ｉ1：Ｉ2：Ｉ3＝４：２：１」に設定することができる。
【００４２】
以上の構成によれば、電気光学素子Ｅの階調を決定する駆動電流Ｉdrの電流値が、補正
データＡに応じた基準電流Ｉs[i]と階調データＤとに基づいて制御される。したがって、
各電気光学素子Ｅの
特性や単位回路Ｕ1〜Ｕnを構成する各要素（特に駆動トランジスタＴdr）の特性にバラツ
キがある場合や、電源線または接地線での電圧降下に起因して各単位回路Ｕの電源電位Ｖ
ddや接地電位Ｇndがその位置に応じて相違する場合であっても、補正データＡを適宜に選
定することによって各電気光学素子Ｅの階調のバラツキを抑制することができる。
【００４３】
ところで、補正データＡを記憶する手段が電気光学装置１０に設置されない従来の構成
のもとで各電気光学素子Ｅの階調を補正するためには、階調データＤの転送のたびに当該
階調データＤとともに補正データＡを電気光学装置１０に転送する構成（以下「構成１」
という）や、電気光学装置１０の外部において階調データＤを補正データＡに基づいて補
正する構成（以下「構成２」という）が必要となる。しかしながら、構成１においては、
上位装置から電気光学装置１０に転送すべきデータ量が膨大になるという問題がある。特
に、基準電流Ｉs[i]を調整する刻み幅を微細化して補正の精度を向上するためには補正デ
ータＡのビット数を増加させる必要があるから、データ量の増大は深刻な問題となる。こ
れに対し、本実施形態によれば、補正データＡを記憶する記憶素子Ｍａ1〜Ｍａ3が各単位
回路Ｕiに配置されるから、第１期間Ｐaにおいて各単位回路Ｕiの記憶素子Ｍａ1〜Ｍａ3
にいったん補正データＡを保持させれば、その後には補正データＡを上位装置から電気光
学装置１０に転送する必要はない。したがって、本実施形態によれば、上位装置から電気
光学装置１０に転送すべきデータ量を構成１よりも削減できるという効果が奏される。
【００４４】
一方、構成２においては、補正データＡに基づいて階調データＤを補正する回路を電気
光学装置１０の外部に配置する必要があるから、電気光学装置１０の周囲に配置される回
路の規模が肥大化するという問題がある。これに対し、本実施形態によれば、補正データ
Ａに応じた基準電流Ｉs[i]を生成する電流源トランジスタＴＲ1〜ＴＲ3が各単位回路Ｕi
に配置されるから、補正データＡに基づいて階調データＤを補正する回路は原理的に不要
である。したがって、電気光学装置１０の周囲に配置される回路の規模を縮小できるとい
う利点がある。
【００４５】
また、補正データＡが階調データＤに同期して電気光学装置１０に伝送される構成１に
おいては、補正データＡの転送に利用できる期間が階調データＤの転送レートに応じて制
限される。これに対し、本実施形態においては、第１期間Ｐaにて電気光学装置１０に転
送された補正データＡが各単位回路Ｕiの記憶素子Ｍａ1〜Ｍａ3に保持されるから、電気
光学装置１０に補正データＡが転送される時間を階調データＤの転送のタイミングとは無
関係に充分に確保することが可能である。したがって、補正データＡを伝送する周波数を
低減できるという効果がある。例えば、以上の実施形態に例示したように、補正データＡ
の伝送周波数を階調データＤの伝送周波数よりも低減した構成や、クロック信号ＣＬＫa
をクロック信号ＣＬＫbよりも長周期とすることで第１選択回路２１の動作周波数を第２
選択回路２２の動作周波数よりも低減した構成を採用することが可能である。
【００４６】
さらに、構成１においては、補正データＡの転送に利用できる期間が制限されるから、
階調データＤの伝送周波数によっては、上位装置からシリアルに供給される補正データＡ
をビットごとに複数の系統（例えば補正データＡが３ビットであれば３系統）に相展開し
たうえで各単位回路Ｕに供給する構成が必要となり得る。これに対し、本実施形態によれ
ば補正データＡの転送の時間が充分に確保されるから、以上に例示したように補正データ
Ａがシリアルに維持されたままであっても、各単位回路Ｕに対して確実に補正データＡを
取り込むことが可能である。すなわち、本実施形態によれば、補正データＡの相展開数を
低減して電気光学装置１０の構成を簡素化できるという利点がある。
【００４７】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態のうち第１実施形
態と共通する要素については同一の符号を付してその詳細な説明を適宜に省略する。
【００４８】
図５は、本実施形態に係る電気光学装置１０の構成を示すブロック図である。第１実施
形態の電気光学装置１０は、図２に示したように２個の選択回路２０（第１選択回路２１
および第２選択回路２２）を備える。これに対し、本実施形態の電気光学装置１０は、図
５に示すように、単位回路Ｕ1〜Ｕnを順次に選択する手段としてひとつの選択回路２０の
みを具備する。この選択回路２０は、第１実施形態の第１選択回路２１や第２選択回路２
２と同様に、所定のパルス信号をクロック信号ＣＬＫに同期したタイミングで順次にシフ
トすることで選択信号Ｓ1〜Ｓnを出力する。選択信号Ｓ1〜Ｓnの各々はクロック信号ＣＬ
Ｋの周期に相当する期間ごとに順番にハイレベルとなる。
【００４９】
図６は、電気光学装置１０の動作を説明するためのタイミングチャートである。同図に
示すように、クロック信号ＣＬＫは、第１期間Ｐaにおいて周期Ｔ1に維持され、第２期間
Ｐbにおいては周期Ｔ1よりも短い周期Ｔ2に制御される。したがって、選択信号Ｓ1〜Ｓn
は、第１期間Ｐaにおいては、第１実施形態の選択信号ＳＡiと同様に周期Ｔ1ごとに順番
にハイレベルとなり、第２期間Ｐbにおいては、第１実施形態の選択信号ＳＢiと同様に周
期Ｔ2ごとに順番にハイレベルとなる。
【００５０】
図５に示すように、各単位回路Ｕiは、第１実施形態の単位回路Ｕiに加えて経路指定回
路３６を含む。選択回路２０から出力された選択信号Ｓiは単位回路Ｕiの経路指定回路３
６に供給される。経路指定回路３６は、選択信号Ｓiがハイレベルに遷移した場合（すな
わち単位回路Ｕiが選択された場合）に保持回路３２および補正回路３４の何れかを選択
するための手段である。図５に示すように、単位回路Ｕ1〜Ｕnの各経路指定回路３６は信
号線Ｌ3に対して共通に接続される。この信号線Ｌ3には経路指定信号Ｓcntが上位装置か
ら供給される。図６に示すように、経路指定信号Ｓcntは、第１期間Ｐaにおいてローレベ
ルを維持するとともに第２期間Ｐbにおいてハイレベルを維持する信号である。
【００５１】
図７は、経路指定回路３６の具体的な構成を示すブロック図である。同図に示すように
、経路指定回路３６は、ＮＯＲゲート３６１とＮＡＮＤゲート３６２と２個のインバータ
３６４・３６５とを含む。ＮＯＲゲート３６１においては、選択信号Ｓiの論理レベルを
インバータ３６４によって反転した信号が第１入力端に入力されるとともに経路指定信号
Ｓcntが第２入力端に入力される。ＮＯＲゲート３６１の出力は選択信号ＳＡiとして補正
回路３４に出力される。一方、ＮＡＮＤゲート３６２においては、第１入力端に経路指定
信号Ｓcntが入力されるとともに選択信号Ｓiが第２入力端に入力される。インバータ３６
５は、ＮＡＮＤゲート３６２の出力の論理レベルを反転した信号を選択信号ＳＢiとして
保持回路３２に出力する。
【００５２】
図６に示すように、第１期間Ｐaにおいては経路指定信号Ｓcntがローレベルを維持する
から、選択回路２０から出力される選択信号Ｓiが選択信号ＳＡiとして経路指定回路３６
のＮＯＲゲート３６１から補正回路３４に出力される。したがって、第１実施形態と同様
に、信号線Ｌ1にシリアルに供給される補正データＡの各ビットａが選択信号ＳＡiに応じ
て順次に各単位回路Ｕiに取り込まれる。一方、経路指定信号Ｓcntがローレベルを維持す
ることによって選択信号ＳＢiは選択信号Ｓiのレベルに拘わらずローレベルを維持する。
したがって、第１期間Ｐaにおいて保持回路３２は階調データＤの取り込みを実行しない
。
【００５３】
図６に示すように、第２期間Ｐbにおいては経路指定信号Ｓcntがハイレベルを維持する
から、選択回路２０から出力される選択信号Ｓiが選択信号ＳＢiとして経路指定回路３６
のインバータから保持回路３２に出力される。したがって、第１実施形態と同様に、信号
線Ｌ2にシリアルに供給される階調データＤが選択信号ＳＢiに応じて順次に各単位回路Ｕ
iに取り込まれる。一方、第２期間Ｐbにおいて選択信号ＳＡiはローレベルを維持するか
ら、補正回路３４は補正データＡの取り込みを実行しない。このように、本実施形態の経
路指定回路３６は、補正回路３４および保持回路３２の何れかを指定する手段（さらには
指定先に選択信号Ｓiを出力する手段）として機能する。
【００５４】
以上に説明したように、本実施形態においては、保持回路３２および補正回路３４の何
れかが選択信号Ｓ1〜Ｓnの出力先として選択的に指定されるから、単位回路Ｕ1〜Ｕnを順
次に選択する手段はひとつの選択回路２０のみで足りる。したがって、２個の選択回路（
第１選択回路２１および第２選択回路２２）が配置される第１実施形態と比較して、電気
光学装置１０の構成の簡素化や製造コストの低減を実現することができる。また、第１実
施形態の構成と比較して、ひとつの選択回路２０の分だけ電気光学装置１０が小型化され
るという利点がある。
【００５５】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。以上の各形態においては、補正データ
Ａがデジタルデータとして電気光学装置１０に供給される構成を例示した。これに対し、
本実施形態においては、補正データＡがアナログの電圧信号として信号線Ｌ1に供給され
る。なお、本実施形態に係る電気光学装置１０の全体の構成は第１実施形態（図２）と同
様である。
【００５６】
図８は、ひとつの単位回路Ｕiにおける補正回路３４の構成を示す回路図である。同図
に示すように、本実施形態の補正回路３４は、電流源トランジスタＴＲと記憶素子Ｍbと
スイッチング素子ＳＷとを含む。なお、基準電流Ｉs[i]が駆動トランジスタＴdrのソース
に供給される構成や駆動トランジスタＴdrのゲートに階調データＤiに応じた電位が供給
される構成は第１実施形態と同様である。
【００５７】
電流源トランジスタＴＲは電源線と駆動トランジスタＴdrとの間に介在するｐチャネル
型のトランジスタである。電流源トランジスタＴＲから駆動トランジスタＴdrに出力され
る基準電流Ｉs[i]は、電流源トランジスタＴＲのゲートの電圧に応じて電流値が制御され
る。記憶素子Ｍbは、電流源トランジスタＴＲのゲートとソース（電源線）との間に介在
する容量素子であり、電流源トランジスタＴＲのゲートの電圧を保持する手段として機能
する。
【００５８】
スイッチング素子ＳＷは、第１選択回路２１から供給される選択信号ＳＡiに応じて電
流源トランジスタＴＲのゲートと信号線Ｌ1との電気的な接続（導通／非導通）を制御す
る手段である。選択信号ＳＡiがハイレベルに遷移するとスイッチング素子ＳＷがオン状
態に変化し、これによって電流源トランジスタＴＲのゲートが信号線Ｌ1に電気的に接続
される。一方、選択信号ＳＡiがローレベルを維持する場合にはスイッチング素子ＳＷが
オフ状態に変化し、これによって電流源トランジスタＴＲのゲートは信号線Ｌ1から電気
的に絶縁される。
【００５９】
次に、図９は、本実施形態の動作を説明するためのタイミングチャートである。同図に
示すように、第１選択回路２１は、第１実施形態と同様に、選択信号ＳＡ1〜ＳＡnを順次
にハイレベルに遷移させることによって単位回路Ｕ1からＵnの各々をこの順番に選択する
。ただし、本実施形態の第１選択回路２１は、選択信号ＳＡiがハイレベルに遷移する期
間とその次段の選択信号ＳＡi+1がハイレベルに遷移する期間との間に所定の間隔Ｐ0が介
挿される。すなわち、第１選択回路２１は、相互に間隔Ｐ0をあけた各期間において各単
位回路Ｕを選択する。
【００６０】
信号線Ｌ1に供給される補正信号Ｓは、選択信号ＳＡ1〜ＳＡnの各々がハイレベルとな
る期間ごとに補正データＡに応じた電圧値となるアナログの電圧信号である。さらに詳述
すると、補正信号Ｓは、選択信号ＳＡiがアクティブレベルとなる期間（時間長Ｔ1）にお
いて単位回路Ｕiの補正データＡに応じた電圧値を維持する。補正信号Ｓの電圧値は、こ
れが電流源トランジスタＴＲのゲートに印加されたときに電流源トランジスタＴＲが飽和
領域にて動作するように選定されている。
【００６１】
図９に示すように第１期間Ｐaにおいて選択信号ＳＡiがハイレベルに遷移すると、単位
回路Ｕiのスイッチング素子ＳＷがオン状態となる。したがって、単位回路Ｕiにおいては
、その時点における信号線Ｌ1の電圧（すなわち単位回路Ｕiの補正データＡ）が補正回路
３４に取り込まれて電流源トランジスタＴＲのゲートに印加される。このときの信号線Ｌ
1の電圧は記憶素子Ｍbに保持されるから、選択信号ＳＡiがローレベルに遷移してスイッ
チング素子ＳＷがオフ状態に変化した後においても、電流源トランジスタＴＲのゲートに
は補正データＡに応じた電圧が印加され続ける。電流源トランジスタＴＲは飽和領域にて
動作するから、駆動トランジスタＴdrのソースには電流源トランジスタＴＲのゲートの電
圧（すなわち単位回路Ｕiの補正データＡ）に応じた基準電流Ｉs[i]が供給される。した
がって、以上の各形態と同様に、電気光学素子Ｅには階調データＤiと補正データＡ（基
準電流Ｉs[i]）とに応じた電流値の駆動電流Ｉdrが供給される。
【００６２】
ところで、記憶素子Ｍbに保持された電圧は電荷のリークなどに起因して徐々に低下し
ていく。本実施形態においては、単位回路Ｕiで利用される基準電流Ｉs[i]を補正データ
Ａに応じた電流値に維持するために、補正データＡに応じた電圧を記憶素子Ｍbに印加し
直す動作（以下「リフレッシュ動作」という）が随時に実行される。図９に示すように、
リフレッシュ動作は、各保持回路３２による階調データＤの取り込みと並行して第２期間
Ｐbにて随時に実行される。すなわち、第２期間Ｐbにおいて選択信号ＳＡ1〜ＳＡnの各々
が所定の間隔Ｐ0をあけて順番にハイレベルに遷移する一方、選択信号ＳＡiがハイレベル
に遷移したときの補正信号Ｓの電圧が信号線Ｌ1から補正回路３４に取り込まれる。記憶
素子Ｍbが保持する電圧は、以上の動作によって補正データＡに応じた電圧にリフレッシ
ュされる。
【００６３】
以上に説明したように、本実施形態においては、アナログ信号である補正信号Ｓの電圧
値に応じて基準電流Ｉs[i]が生成されるから、デジタルの補正データＡに応じて基準電流
Ｉs[i]が生成される第１実施形態や第２実施形態と比較して基準電流Ｉs[i]の電流値が精
緻に調整される。したがって、各電気光学素子Ｅの階調のバラツキを高精度に抑制するこ
とができる。さらに、記憶素子Ｍbが保持する電圧は階調データＤの取り込みに並行して
随時にリフレッシュされるから、各単位回路Ｕiにおける基準電流Ｉs[i]を所期の電流値
に維持することができる。
【００６４】
ところで、補正信号Ｓは、単位回路Ｕiの補正データＡに応じた電圧値Ｖiから徐々に変
化して単位回路Ｕi+1の補正データＡに応じた電圧値Ｖi+1に収束する。したがって、例え
ば、選択信号ＳＡiがハイレベルを維持する期間とその次段の選択信号ＳＡi+1がハイレベ
ルを維持する期間との間に間隔Ｐ0が介在しない構成においては、選択信号ＳＡi+1がハイ
レベルに遷移したタイミングにおいても依然として補正信号Ｓが電圧値Ｖi+1に到達して
いない場合がある。この場合には、電圧Ｖiから電圧Ｖi+1への変動の途中にある電圧（す
なわち本来の電圧Ｖi+1とは相違する電圧）が単位回路Ｕi+1の電流源トランジスタＴＲの
ゲートに印加されるから、基準電流Ｉs[i]の電流値に誤差（いわゆるクロストーク）が発
生するという問題がある。これに対し、本実施形態においては、選択信号ＳＡ1〜ＳＡnの
各々が間隔Ｐ0をあけてハイレベルに遷移する。この構成によれば、補正信号Ｓを間隔Ｐ0
内において電圧Ｖiから確実に電圧Ｖi+1に変動させた後に電流源トランジスタＴＲのゲー
トを信号線Ｌ1に接続することができるから、補正信号Ｓの電圧の変動に起因した基準電
流Ｉs[i]の電流値の誤差を有効に解消することができる。
【００６５】
＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００６６】
（１）変形例１  
補正データＡのビット数が以上の例示に限定されないことはもちろんである。したがっ
て、ひとつの単位回路Ｕを構成する要素（電流源トランジスタＴＲkや記憶素子Ｍａk・Ｎ
ＡＮＤゲートＧk）の個数は以上の例示から適宜に変更される。
【００６７】
また、以上においては１ビットの階調データＤによって電気光学素子Ｅの階調が２値的
に制御される構成を例示したが、階調データＤは２ビット以上であってもよい。この構成
においては、駆動トランジスタＴdrに流れる駆動電流Ｉdrが階調データＤに応じて段階的
に制御され、これによって電気光学素子Ｅの階調が多値的に（３以上の階調の何れかに）
制御される。
【００６８】
（２）変形例２  
以上に例示した各形態を適宜に組み合わせてもよい。例えば、第３実施形態のように補
正データＡの取込と階調データＤの取込とが並行して実施される構成を第１実施形態に採
用してもよい。また、第３実施形態のように信号線Ｌ1の電圧値に応じてアナログ的に補
正データＡが指定される構成や補正データＡが容量素子（記憶素子Ｍｂ）に保持される構
成を第２実施形態に採用してもよい。
【００６９】
（３）変形例３  
以上の各形態においては電気光学素子ＥとしてＯＬＥＤ素子が採用された構成を例示し
たが、これ以外の電気光学素子を利用した様々な電気光学装置にも本発明は適用される。
例えば、無機ＥＬ素子を利用した表示装置、電界放出ディスプレイ（ＦＥＤ：Field  Emi
ssion  Display）、表面導電型電子放出ディスプレイ（ＳＥＤ：Surface-conduction  El
ectron-emitter  Display）、弾道電子放出ディスプレイ（ＢＳＤ：Ballistic  electron
Surface  emitting  Display）、発光ダイオードを利用した表示装置にも以上の各形態
と同様に本発明を適用することができる。
【００７０】
＜Ｅ：電子機器＞
次に、図１０を参照して、本発明に係る電子機器のひとつの態様である画像形成装置に
ついて説明する。この画像形成装置は、ベルト中間転写体方式を利用したタンデム型のフ
ルカラー画像形成装置である。
【００７１】
この画像形成装置では、各々が同様の構成である４個の電気光学装置１０Ｋ，１０Ｃ，
１０Ｍ，１０Ｙが、各々の構成が同様である４個の感光体ドラム（像担持体）１１０Ｋ，
１１０Ｃ，１１０Ｍ，１１０Ｙの像形成面１１０Ａに対向する位置にそれぞれ配置されて
いる。電気光学装置１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙは、以上の各形態に係る電気光学装
置１０と同様の構成である。
【００７２】
図１０に示すように、この画像形成装置には、駆動ローラ１２１と従動ローラ１２２と
が設けられており、これらのローラ１２１，１２２には無端の中間転写ベルト１２０が巻
回されて、矢印に示すようにローラ１２１，１２２の周囲を回転させられる。図示しない
が、中間転写ベルト１２０に張力を与えるテンションローラなどの張力付与手段を設けて
もよい。
【００７３】
この中間転写ベルト１２０の周囲には、外周面に感光層を有する４個の感光体ドラム１
１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙが互いに所定の間隔をおいて配置される。添字「
Ｋ」，「Ｃ」，「Ｍ」，「Ｙ」はそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成
するために使用されることを意味している。他の部材についても同様である。感光体ドラ
ム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙは、中間転写ベルト１２０の駆動と同期して
回転駆動される。
【００７４】
各感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の周囲には、コロナ帯電器１１１（Ｋ，Ｃ，
Ｍ，Ｙ）と、電気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）と、現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）
とが配置されている。コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）は、これに対応する感光体
ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の像形成面１１０Ａ（外周面）を一様に帯電させる。電
気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）は、各感光体ドラムの帯電した像形成面１１０Ａに静
電潜像を書き込む。各電気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）においては、感光体ドラム１
１０（Ｋ，Ｃ，Ｍ，Ｙ）の母線（主走査方向）に沿って複数の発光素子Ｅが配列する。静
電潜像の書き込みは、複数の発光素子Ｅによって感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）
に光を照射することにより行う。現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）は、静電潜像に現像剤
としてのトナーを付着させることにより感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）に顕像（
すなわち可視像）を形成する。
【００７５】
このような４色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、
イエローの各顕像は、中間転写ベルト１２０上に順次に一次転写されることによって中間
転写ベルト１２０上で重ね合わされ、この結果としてフルカラーの顕像が形成される。中
間転写ベルト１２０の内側には、４つの一次転写コロトロン（転写器）１１２（Ｋ，Ｃ，
Ｍ，Ｙ）が配置されている。一次転写コロトロン１１２（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ド
ラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の近傍にそれぞれ配置されており、感光体ドラム１１０（
Ｋ，Ｃ，Ｍ，Ｙ）から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロ
トロンの間を通過する中間転写ベルト１２０に顕像を転写する。
【００７６】
最終的に画像を形成する対象（記録材）としてのシート１０２は、ピックアップローラ
１０３によって、給紙カセット１０１から１枚ずつ給送されて、駆動ローラ１２１に接し
た中間転写ベルト１２０と二次転写ローラ１２６の間のニップに送られる。中間転写ベル
ト１２０上のフルカラーの顕像は、二次転写ローラ１２６によってシート１０２の片面に
一括して二次転写され、定着部である定着ローラ対１２７を通ることでシート１０２上に
定着される。この後、シート１０２は、排紙ローラ対１２８によって、装置上部に形成さ
れた排紙カセット上へ排出される。
【００７７】
次に、図１１を参照して、本発明に係る画像形成装置の他の形態について説明する。こ
の画像形成装置は、ベルト中間転写体方式を利用したロータリ現像式のフルカラー画像形
成装置である。図１１に示すように、感光体ドラム１１０の周囲には、コロナ帯電器１６
８と、ロータリ式の現像ユニット１６１と、以上の実施形態に係る電気光学装置１０と、
中間転写ベルト１６９とが設けられている。
【００７８】
コロナ帯電器１６８は、感光体ドラム１１０の外周面を一様に帯電させる。電気光学装
置１０は、感光体ドラム１１０の帯電させられた像形成面１１０Ａ（外周面）に静電潜像
を書き込む。この電気光学装置１０においては、感光体ドラム１１０の母線（主走査方向
）に沿って複数の発光素子Ｅが配列する。静電潜像の書き込みは、これらの発光素子Ｅか
ら感光体ドラム１１０に光を照射することにより行う。
【００７９】
現像ユニット１６１は、４つの現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋが９０
°の角間隔をおいて配置されたドラムであり、軸１６１ａを中心にして反時計回りに回転
可能である。現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋは、それぞれイエロー、シ
アン、マゼンタ、黒のトナーを感光体ドラム１１０に供給して、静電潜像に現像剤として
のトナーを付着させることにより感光体ドラム１１０に顕像（すなわち可視像）を形成す
る。
【００８０】
無端の中間転写ベルト１６９は、駆動ローラ１７０ａ、従動ローラ１７０ｂ、一次転写
ローラ１６６およびテンションローラに巻回されて、これらのローラの周囲を矢印に示す
向きに回転させられる。一次転写ローラ１６６は、感光体ドラム１１０から顕像を静電的
に吸引することにより、感光体ドラム１１０と一次転写ローラ１６６の間を通過する中間
転写ベルト１６９に顕像を転写する。
【００８１】
具体的には、感光体ドラム１１０の最初の１回転で、電気光学装置１０によりイエロー
（Ｙ）像のための静電潜像が書き込まれて現像器１６３Ｙにより同色の顕像が形成され、
さらに中間転写ベルト１６９に転写される。また、次の１回転で、電気光学装置１０によ
りシアン（Ｃ）像のための静電潜像が書き込まれて現像器１６３Ｃにより同色の顕像が形
成され、イエローの顕像に重なり合うように中間転写ベルト１６９に転写される。そして
、このようにして感光体ドラム１１０が４回転する間に、イエロー、シアン、マゼンタ、
黒の顕像が中間転写ベルト１６９に順次に重ね合わせられ、この結果としてフルカラーの
顕像が転写ベルト１６９上に形成される。最終的に画像を形成する対象としてのシートの
両面に画像を形成する場合には、中間転写ベルト１６９に表面と裏面の同色の顕像を転写
し、次に中間転写ベルト１６９に表面と裏面の次の色の顕像を転写する形式で、フルカラ
ーの顕像を中間転写ベルト１６９上に形成する。
【００８２】
画像形成装置には、シートが通過させられるシート搬送路１７４が設けられている。シ
ートは、給紙カセット１７８から、ピックアップローラ１７９によって１枚ずつ取り出さ
れ、搬送ローラによってシート搬送路１７４を進行させられ、駆動ローラ１７０ａに接し
た中間転写ベルト１６９と二次転写ローラ１７１の間のニップを通過する。二次転写ロー
ラ１７１は、中間転写ベルト１６９からフルカラーの顕像を一括して静電的に吸引するこ
とにより、シートの片面に顕像を転写する。二次転写ローラ１７１は、図示しないクラッ
チにより中間転写ベルト１６９に接近および離間させられるようになっている。そして、
シートにフルカラーの顕像を転写する時に二次転写ローラ１７１は中間転写ベルト１６９
に当接させられ、中間転写ベルト１６９に顕像を重ねている間は二次転写ローラ１７１か
ら離される。
【００８３】
以上のようにして画像が転写されたシートは定着器１７２に搬送され、定着器１７２の
加熱ローラ１７２ａと加圧ローラ１７２ｂの間を通過させられることにより、シート上の
顕像が定着する。定着処理後のシートは、排紙ローラ対１７６に引き込まれて矢印Ｆの向
きに進行する。両面印刷の場合には、シートの大部分が排紙ローラ対１７６を通過した後
、排紙ローラ対１７６が逆方向に回転させられ、矢印Ｇで示すように両面印刷用搬送路１
７５に導入される。そして、二次転写ローラ１７１により顕像がシートの他面に転写され
、再び定着器１７２で定着処理が行われた後、排紙ローラ対１７６でシートが排出される
。
【００８４】
図１０および図１１に例示した画像形成装置は、ＯＬＥＤ素子を発光素子Ｅとして採用
した光源（露光手段）を利用しているので、レーザ走査光学系を用いた場合よりも装置が
小型化される。なお、以上に例示した以外の電子写真方式の画像形成装置にも本発明の電
気光学装置を採用することができる。例えば、中間転写ベルトを使用せずに感光体ドラム
からシートに対して直接的に顕像を転写するタイプの画像形成装置や、モノクロの画像を
形成する画像形成装置にも本発明に係る電気光学装置を応用することが可能である。
【００８５】
以上においては露光ヘッドとして利用される電気光学装置を例示したが、本発明の電気
光学装置の用途は感光体の露光に限定されない。例えば、本発明の電気光学装置は、原稿
などの読取対象に光を照射するライン型の光ヘッド（照明装置）としてスキャナなどの画
像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシ
ミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画
像コードを読む二次元画像コードリーダがある。また、複数の発光素子を面状に配列した
電気光学装置は、液晶パネルの背面側に配置されるバックライトユニットとしても採用さ
れる。
【００８６】
また、画像を表示する表示装置としても本発明の電気光学装置が採用される。この表示
装置においては、行方向および列方向にわたって複数の発光素子Ｅがマトリクス状に配列
される。そして、走査線駆動回路が単位期間（水平走査期間）ごとに各行を選択し、この
選択行の各発光素子Ｅに補正データＡまたは階調データＤとが供給される。本発明の電気
光学装置が画像の表示のために利用される電子機器としては、例えば、可搬型のパーソナ
ルコンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）
、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、
電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、
ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器
等などが挙げられる。
【図面の簡単な説明】
【００８７】
【図１】第１実施形態に係る画像形成装置の部分的な構成を示す斜視図である。
【図２】電気光学装置の構成を示すブロック図である。
【図３】第１実施形態の動作を説明するためのタイミングチャートである。
【図４】ひとつの単位回路の構成を示す回路図である。
【図５】第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図６】第２実施形態の動作を説明するためのタイミングチャートである。
【図７】ひとつの経路指定回路の構成を示す回路図である。
【図８】第３実施形態に係るひとつの単位回路の構成を示す回路図である。
【図９】第３実施形態の動作を説明するためのタイミングチャートである。
【図１０】本発明に係る電子機器の具体例（画像形成装置）を示す斜視図である。
【図１１】本発明に係る電子機器の具体例（画像形成装置）を示す斜視図である。
【符号の説明】
【００８８】
１０……電気光学装置、１５……集光性レンズアレイ、１１０……感光体ドラム、１２…
…基板、２０……選択回路、２１……第１選択回路、２２……第２選択回路、Ｕ……単位
回路、Ｔdr……駆動トランジスタ、Ｅ……電気光学素子、３２……保持回路、３４……補
正回路、Ｍａ1〜Ｍａ3，Ｍｂ……記憶素子、Ｇ1〜Ｇ3……ＮＡＮＤゲート、ＴＲ1〜ＴＲ3
……電流源トランジスタ、３６……経路指定回路、Ｌ1，Ｌ2……信号線、Ｌｓ1〜Ｌｓ3…
…メモリ選択線、Ｉs[1]〜Ｉs[n]……基準電流、Ｉdr……駆動電流、Ａ……補正データ、
Ｄ（Ｄ1〜Ｄn）……階調データ。
【図１】
2007187706.tif 000003
【図２】
2007187706.tif 000004
【図３】
2007187706.tif 000005
【図４】
2007187706.tif 000006
【図５】
2007187706.tif 000007
【図６】
2007187706.tif 000008
【図７】
2007187706.tif 000009
【図８】
2007187706.tif 000010
【図９】
2007187706.tif 000011
【図１０】
2007187706.tif 000012
【図１１】
2007187706.tif 000013