(57)【要約】【課題】温度依存性が極めて小さい電流検出回路および電流モードＤＣ−ＤＣコンバータを提供すること。【解決手段】第１導電体Ｒs1および負荷１を直列接続した第１の直列回路と、前記第１導電体Ｒs1の抵抗の温度特性と同じ温度特性を備えた第２導電体Ｒs1と抵抗Ｒ１を直列接続した第２の直列回路と、第１の直列回路と第２の直列回路に電圧を供給する電源Ｖｉｎと、第２導電体Ｒs2の電圧降下を、前記第１導電体Ｒs1の電圧降下と同電圧に制御する制御回路（演算増幅回路２、ＰＭＯＳトランジスタ５からなる）を備え、第２導電体Ｒs2に流れる電流に基づき負荷電流に対応する電流検出信号Ｖsenseを生成する。第１導電体Ｒs1と第２導電体Ｒs2はオン抵抗の温度特性が等しいＰＭＯＳトランジスタに置き換えることも可能である。【選択図】図１
2007241411.tif 000002
【特許請求の範囲】
【請求項１】
負荷を流れる負荷電流を検出する電流検出回路において、
第１導電体および負荷を直列接続した第１の直列回路と、
前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体と抵抗を直列接続した第２の直列回路と、
前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、
前記第２導電体の電圧降下を、前記第１導電体の電圧降下と同電圧に制御する制御回路を備え、
前記第２導電体に流れる電流に基づき負荷電流に対応する電流検出信号を生成することを特徴とする電流検出回路。
【請求項２】
負荷を流れる負荷電流を検出する電流検出回路において、
第１導電体および負荷を直列接続した第１の直列回路と、
前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体と抵抗を直列接続した第２の直列回路と、
前記第１導電体に並列接続された、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第３導電体と第４導電体を直列接続した第３の直列回路と、
前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、
前記第２導電体の電圧降下を、前記第３導電体もしくは前記第４導電体の電圧降下と同電圧に制御する制御回路を備え、
前記第２導電体に流れる電流に基づき負荷電流に対応する電流検出信号を生成することを特徴とする電流検出回路。
【請求項３】
負荷を流れる負荷電流を検出する電流検出回路において、
第１導電体および負荷を直列接続した第１の直列回路と、
前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体およびリミット電流を供給する定電流源を直列接続した第２の直列回路と、
前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、
前記第２導電体の電圧降下を、前記第１導電体の電圧降下と同電圧に制御する制御回路を備え、
前記第１導電体の電圧降下が前記第２導電体の電圧降下より大きくなった場合に、前記定電流回路の一端からリミット信号を出力することを特徴とする電流検出回路。
【請求項４】
負荷を流れる負荷電流を検出する電流検出回路において、
第１導電体および負荷を直列接続した第１の直列回路と、
前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体およびリミット電流を供給する定電流源を直列接続した第２の直列回路と、
前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、
前記第１導電体に並列接続された、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第３導電体と第４導電体を直列接続した第３の直列回路と、
前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、
前記第２導電体の電圧降下を、前記第３導電体もしくは前記第４導電体の電圧降下と同電圧に制御する制御回路を備え、
前記第１導電体の電圧降下が前記第２導電体の電圧降下より大きくなった場合に、前記定電流回路の一端からリミット信号を出力することを特徴とする電流検出回路。
【請求項５】
請求項１または３に記載の電流検出回路において、
前記制御回路は、前記第２導電体の電圧降下と前記第１導電体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴とする電流検出回路。
【請求項６】
請求項２または４に記載の電流検出回路において、
前記制御回路は、前記第２導電体の電圧降下と、前記第３導電体あるいは第４導電体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴とする電流検出回路。
【請求項７】
請求項１，３，または５に記載の電流検出回路において、
前記第１導電体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２導電体に第２ＭＯＳトランジスタのオン抵抗を用い、少なくとも、前記第１ＭＯＳトランジスタがオン状態の場合は前記第２ＭＯＳトランジスタがオンするようにしたことを特徴とする電流検出回路。
【請求項８】
請求項２，４，または６のいずれかに記載の電流検出回路おいて、
前記第１導電体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２導電体に第２ＭＯＳトランジスタのオン抵抗を用い、前記第３導電体に第３ＭＯＳトランジスタのオン抵抗を用い、前記第４導電体に第４ＭＯＳトランジスタのオン抵抗を用い、すくなくとも、前記第１ＭＯＳトランジスタがオン状態の場合は前記第２から前記第４ＭＯＳトランジスタがオンするようにしたことを特徴とする電流検出回路。
【請求項９】
請求項８に記載の電流検出回路において、
前記第１ＭＯＳトランジスタがオフ状態の場合は、少なくとも、前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタはオフするようにしたことを特徴とする電流検出回路。
【請求項１０】
負荷電流のリミット電流を検出する電流検出回路において、
前記負荷電流が流れる第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタを直列接続し、
該直列接続を前記第１ＭＯＳトランジスタに並列接続し、前記第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第２ＭＯＳトランジスタと、
該第２ＭＯＳトランジスタにリミット電流を供給する定電流源と、
前記第２ＭＯＳトランジスタの電圧降下と前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下を比較する比較回路を備え、
前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下が前記第２ＭＯＳトランジスタの電圧降下より大きくなった場合に、前記比較回路の出力からリミット信号を出力することを特徴とする電流検出回路。
【請求項１１】
請求項１，３，または５における第１導電体および第２導電体、あるいは、請求項２または４における第１導電体，第２導電体，第３導電体，および第４導電体、あるいは、請求項（新５）における第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタ、あるいは、請求項８または９における第１ＭＯＳトランジスタ，第２ＭＯＳトランジスタ，第３ＭＯＳトランジスタ，および第４ＭＯＳトランジスタは、１チップの半導体基板に集積されたものであることを特徴とする電流検出回路。
【請求項１２】
請求項１，２，５，６，７，８，９，または１１に記載の電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出用に用いたことを特徴とする電流モードＤＣ−ＤＣコンバータ。
【請求項１３】
請求項８または９に記載の電流検出回路における前記第１ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタの直並列回路を、電流モードＤＣ−ＤＣコンバータのスイッチング素子として用いたことを特徴とする電流モードＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出回路技術に係り、特に温度特性に優れた電流検出回路および該電流検出回路を利用した電流モードＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図１０は、降圧型ＤＣ−ＤＣコンバータの出力段のスイッチング素子Ｍ１１に流れる電流を検出する電流検出回路の従来例を示す図である。
【０００３】
この従来例では、ＰＭＯＳトランジスタを用いたスイッチング素子Ｍ１１に、抵抗ＲｓとＰＭＯＳトランジスタＭ１２の直列回路が並列に接続されている。また、スイッチング素子Ｍ１１とＰＭＯＳトランジスタＭ１２のゲートは共通接続されている。
【０００４】
また、スイッチング素子Ｍ１１とＰＭＯＳトランジスタＭ１２はＮＭＯＳトランジスタＭ１６を介して接地電位に接続され、ＮＭＯＳトランジスタＭ１６の他端はインダクタンスＬ１と容量Ｃ１からなる平滑回路を介してＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを取り出している。
【０００５】
スイッチング素子Ｍ１１およびＰＭＯＳトランジスタＭ１２のゲートに印加される信号ＰとＮＭＯＳトランジスタＭ１６のゲートに印加される信号Ｎは相補的な信号である。なお、電流検出信号Ｖsenseは、抵抗ＲｓとＰＭＯＳトランジスタＭ１２の接続ノードから取り出されており、この電流検出信号Ｖsenseに基づいて上述した相補的な信号ＰおよびＮを生成している。
【０００６】
この回路における電流検出信号Ｖsenseは以下のように表される。負荷電流をＩＬ、スイッチング素子Ｍ１１のオン抵抗をＲm1on、ＰＭＯＳトランジスタＭ１２のオン抵抗をＲm2onとすると、電流検出信号Ｖsenseは、
Ｖsense＝ＩＬ・Ｒm1on・Ｒｓ／(Ｒm1on＋Ｒm2on＋Ｒｓ)  ・・・（式１）
となる。
【０００７】
通常、ＭＯＳトランジスタのオン抵抗の温度係数は、拡散抵抗などで作られる抵抗Ｒｓの温度係数に比べて大きい。そこで、式１を、温度を考慮した式に書き換える。温度の変化量をΔｔ 、ＭＯＳトランジスタのオン抵抗の温度係数をγ、抵抗Ｒｓの温度係数は０とすると、式１は下記のように表される。
Ｖsense＝ＩＬ・Ｒm1on(１＋Δｔ・γ)・Ｒｓ／(Ｒm1on(１＋Δｔ・γ)＋Ｒm2on(１＋Δｔ・γ)＋Ｒｓ)  ・・・（式２）
【０００８】
式２の分子・分母を(１＋Δｔ・γ)で割ると、
Ｖsense＝ＩＬ・Ｒm1on・Ｒｓ／(Ｒm1on＋Ｒm2on＋Ｒｓ／(１＋Δｔ・γ)) ・・・(式３)
となり、式中に温度依存を示す項(１＋Δｔ・γ)が残ってしまい、電流検出信号Ｖsenseは温度依存性を持つことが分かる。そのため、上記のような回路構成の電流検出回路では、温度補償が必要となる。
【０００９】
図１１は、特開２０００−３０７４０２号公報（特許文献１）に開示されている電流検出回路を示す図である。
【００１０】
本電流検出回路は、同図に示すように、ＮＭＯＳトランジスタＭ２１と並列に、ＮＭＯＳトランジスタＭ２２と抵抗Ｒｓと感熱素子５の直列回路を接続し、感熱素子５によってＮＭＯＳトランジスタＭ２１の温度補償を行っている。
【００１１】
電流検出信号Ｖsenseは、抵抗Ｒｓと感熱素子５の接続ノードから出力している。感熱素子５としては、サーミスタ、ダイオード、ＭＯＳトランジスタなどを使用している。
【００１２】
図１２は、特開２００２−２６７０７号公報（特許文献２）に開示されている過電流保護回路を示す図である。
【００１３】
本過電流保護回路は、同図に示すように、ＮＭＯＳトランジスタＭ３１と並列に、ＮＭＯＳトランジスタＭ３２と抵抗Ｒｓの直列回路を接続し、負荷素子２０に流れる電流を電流Ｉｄ１と電流Ｉｄ２に分岐して流している。
【００１４】
同図において、ダイオードの直列回路１２は、温度依存性を持った第１定電圧電源であり、Ｖrefは温度依存性が極めて小さい第２定電圧電源である。両定電圧電源の電圧差を演算増幅回路３１で増幅し、温度依存性を持った基準電圧を生成し、コンパレータ３４の一方の入力に印加している。
【００１５】
コンパレータ３４の他方の入力には、抵抗Ｒｓの電圧降下である電流検出信号Ｖsenseが印加されている。なお、ＮＭＯＳトランジスタＭ３１とＭ３２および複数のダイオードの直列回路１２は同一半導体基板１０上に集積されている。
【００１６】
本過電流保護回路は、以上の構成により、ＮＭＯＳトランジスタＭ３１とＭ３２のオン抵抗の温度特性を、ダイオードで構成した第１定電圧電源１２の温度特性で補償している。
【００１７】
【特許文献１】特開２０００−３０７４０２号公報
【特許文献２】特開２００２−２６７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
温度によって変化する検出電流を温度依存性の少ない抵抗で電圧に変換して検出した場合、検出信号は温度依存性を持ってしまうため、上記従来技術は、その温度依存を補償すべく、逆の温度特性を持つ部品（ダイオード、サーミスタ、ＭＯＳトランジスタなどの感熱素子）を追加するようにしたものである。
【００１９】
しかしながら、上記従来技術では、電流検出回路に用いる素子(上記従来技術においてはＮＭＯＳトランジスタ)と、温度補償に用いる素子(従来技術においてはダイオード、サーミスタ、ＭＯＳトランジスタなどの感熱素子)が異なるため、完全な温度補償を行うことはできないという問題があった。
【００２０】
本発明は、上記事情に鑑み、上記の如き問題を解消し、温度依存性が極めて小さい電流検出回路および電流モードＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明は、上記目的を達成するために、電流検出用導電体と同じ温度特性を備えた電流復元用導電体を用いて電流検出を行うようにした電流検出回路である。また、該電流検出回路を電流モードＤＣ−ＤＣコンバータのインダクタ電流検出に用いるようにしたものである。
【００２２】
以下、請求項毎の構成を述べる。
ａ）請求項１記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１導電体および負荷を直列接続した第１の直列回路と、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体と抵抗を直列接続した第２の直列回路と、前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、前記第２導電体の電圧降下を、前記第１導電体の電圧降下と同電圧に制御する制御回路を備え、前記第２導電体に流れる電流に基づき負荷電流に対応する電流検出信号を生成することを特徴としている。
【００２３】
ｂ）請求項２記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１導電体および負荷を直列接続した第１の直列回路と、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体と抵抗を直列接続した第２の直列回路と、前記第１導電体に並列接続された、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第３導電体と第４導電体を直列接続した第３の直列回路と、前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、前記第２導電体の電圧降下を、前記第３導電体もしくは前記第４導電体の電圧降下と同電圧に制御する制御回路を備え、前記第２導電体に流れる電流に基づき負荷電流に対応する電流検出信号を生成することを特徴としている。
【００２４】
ｃ）請求項３記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１導電体および負荷を直列接続した第１の直列回路と、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体およびリミット電流を供給する定電流源を直列接続した第２の直列回路と、前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、前記第２導電体の電圧降下を、前記第１導電体の電圧降下と同電圧に制御する制御回路を備え、前記第１導電体の電圧降下が前記第２導電体の電圧降下より大きくなった場合に、前記定電流回路の一端からリミット信号を出力することを特徴としている。
【００２５】
ｄ）請求項４記載の発明は、負荷を流れる負荷電流を検出する電流検出回路において、第１導電体および負荷を直列接続した第１の直列回路と、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体およびリミット電流を供給する定電流源を直列接続した第２の直列回路と、前記第１の直列回路と前記第２の直列回路に電圧を供給する電源と、前記第１導電体に並列接続された、前記第１導電体の抵抗の温度特性と同じ温度特性を備えた第３導電体と第４導電体を直列接続した第３の直列回路と、前記第１の直列回路と前記第２の直列回路と前記第３の直列回路に電圧を供給する電源と、前記第２導電体の電圧降下を、前記第３導電体もしくは前記第４導電体の電圧降下と同電圧に制御する制御回路を備え、前記第１導電体の電圧降下が前記第２導電体の電圧降下より大きくなった場合に、前記定電流回路の一端からリミット信号を出力することを特徴としている。
【００２６】
ｅ）請求項５記載の発明は、請求項１または３に記載の電流検出回路において、前記制御回路は、前記第２導電体の電圧降下と前記第１導電体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴としている。
【００２７】
ｆ）請求項６記載の発明は、請求項２または４に記載の電流検出回路において、前記制御回路は、前記第２導電体の電圧降下と、前記第３導電体あるいは第４導電体の電圧降下を入力する演算増幅回路と、前記第２の直列回路中に挿入され、前記演算増幅回路の出力により制御されるＰＭＯＳトランジスタとからなることを特徴としている。
【００２８】
ｇ）請求項７記載の発明は、請求項１，３，または５に記載の電流検出回路において、前記第１導電体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２導電体に第２ＭＯＳトランジスタのオン抵抗を用い、少なくとも、前記第１ＭＯＳトランジスタがオン状態の場合は前記第２ＭＯＳトランジスタがオンするようにしたことを特徴としている。
【００２９】
ｈ）請求項８記載の発明は、請求項２，４，または６のいずれかに記載の電流検出回路おいて、前記第１導電体に第１ＭＯＳトランジスタのオン抵抗を用い、前記第２導電体に第２ＭＯＳトランジスタのオン抵抗を用い、前記第３導電体に第３ＭＯＳトランジスタのオン抵抗を用い、前記第４導電体に第４ＭＯＳトランジスタのオン抵抗を用い、すくなくとも、前記第１ＭＯＳトランジスタがオン状態の場合は前記第２から前記第４ＭＯＳトランジスタがオンするようにしたことを特徴としている。
【００３０】
ｉ）請求項９記載の発明は、請求項８に記載の電流検出回路において、前記第１ＭＯＳトランジスタがオフ状態の場合は、少なくとも、前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタはオフするようにしたことを特徴としている。
【００３１】
ｊ）請求項１０記載の発明は、負荷電流のリミット電流を検出する電流検出回路において、前記負荷電流が流れる第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタを直列接続し、該直列接続を前記第１ＭＯＳトランジスタに並列接続し、前記第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第２ＭＯＳトランジスタと、該第２ＭＯＳトランジスタにリミット電流を供給する定電流源と、前記第２ＭＯＳトランジスタの電圧降下と前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下を比較する比較回路を備え、前記第３ＭＯＳトランジスタもしくは前記第４ＭＯＳトランジスタの電圧降下が前記第２ＭＯＳトランジスタの電圧降下より大きくなった場合に、前記比較回路の出力からリミット信号を出力することを特徴としている。
【００３２】
ｋ）請求項１１記載の発明は、請求項１，３，または５における第１導電体および第２導電体、あるいは、請求項２または４における第１導電体，第２導電体，第３導電体，および第４導電体、あるいは、請求項（新５）における第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタ、あるいは、請求項８または９における第１ＭＯＳトランジスタ，第２ＭＯＳトランジスタ，第３ＭＯＳトランジスタ，および第４ＭＯＳトランジスタは、１チップの半導体基板に集積されていることを特徴としている。
【００３３】
ｌ）請求項１２記載の発明は、請求項１，２，５，６，７，８，９，または１１に記載の電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出用に用いたことを特徴としている。
【００３４】
ｍ）請求項１３記載の発明は、請求項８または９に記載の電流検出回路における前記第１ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトランジスタの直並列回路を、電流モードＤＣ−ＤＣコンバータのスイッチング素子として用いたことを特徴としている。
【発明の効果】
【００３５】
本発明によれば、電流検出用導電体と同じ温度特性を備えた電流復元用導電体を用いて、電流検出を行うようにしたので、電流検出用導電体の温度依存性を完全にキャンセルすることが可能となり、高精度の電流検出が可能となった。
【００３６】
また、上記高精度の電流検出回路を用いてリミット電流を検出するようにしたので、高精度のリミット電流を検出することが可能になった。
【００３７】
さらに、前記高精度の電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出に用いるようにしたので、温度安定性の優れた電流モードＤＣ−ＤＣコンバータが実現可能となった。
【００３８】
以下、本発明の請求項毎の効果を述べる。
ａ）請求項１記載の発明では、負荷電流を検出する電流検出回路の構成を、負荷電流が流れる第１導電体と、該第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体と、該第２導電体に電流を供給する電源と、第２導電体の電圧降下を、第１導電体の電圧降下と同電圧に制御する制御回路を備え、第２導電体に流れる電流を電流検出信号としたため、第１導電体の温度特性を同じ温度特性を持つ第２導電体によってキャンセルすることができるようになり、温度依存性をなくすことができた。
【００３９】
ｂ）請求項２記載の発明では、負荷電流を検出する電流検出回路の構成を、負荷電流が流れる第１導電体と、該第１導電体の抵抗の温度特性と同じ温度特性を備えた第３導電体および第４導電体を直列接続し、該直列接続を前記第１導電体に並列接続し、さらに、第１導電体の抵抗の温度特性と同じ温度特性を備えた第２導電体と、該第２導電体に電流を供給する電源と、第２導電体の電圧降下を第３導電体、もしくは第４導電体の電圧降下と同電圧に制御する制御回路を備え、第２導電体に流れる電流を電流検出信号としたため、第１導電体の温度特性を同じ温度特性を持つ第２導電体によってキャンセルすることができるようになり、温度依存性をなくすことができた。
【００４０】
ｃ）請求項３記載の発明では、リミット電流を検出するために、請求項１の電流検出回路において、第２導電体にリミット電流を供給する定電流源を備え、第１導電体の電圧降下が第２導電体の電圧降下より大きくなった場合に、定電流回路の一端から温度依存性のないリミット信号を出力することが可能になった。
【００４１】
ｄ）請求項４記載の発明では、リミット電流を検出するため、請求項２の電流検出回路において、第２導電体にリミット電流を供給する定電流源を備え、第３導電体もしくは第４導電体の電圧降下が第２導電体の電圧降下より大きくなった場合に、定電流回路の一端から温度依存性のないリミット信号を出力することが可能になった。
【００４２】
ｅ）請求項５、６記載の発明は、請求項１〜４における制御回路を具体化したものである。
【００４３】
ｆ）請求項７〜９記載の発明は、上記各導電体をＰＭＯＳトランジスタのオン抵抗を用いるようにした具体例であり、例えば、請求項８記載の発明では、第１導電体から第４導電体を、それぞれ第１ＭＯＳトランジスタから第４ＭＯＳトランジスタを用いて実現するために、第１ＭＯＳトランジスタがオン状態の場合は、前記第２から前記第４ＭＯＳトランジスタがオンするようにしたものであり、請求項９記載の発明では、負荷電流の開閉が可能なように、第１ＭＯＳトランジスタがオフ状態の場合は、少なくとも第３ＭＯＳトランジスタと、第４ＭＯＳトランジスタはオフするようにしたものである。
【００４４】
ｇ）請求項１０記載の発明では、負荷電流のリミット電流を検出する電流検出回路において、前記負荷電流が流れる第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタを直列接続し、該直列接続を第１ＭＯＳトランジスタに並列接続し、第１ＭＯＳトランジスタの抵抗の温度特性と同じ温度特性を備えた第２ＭＯＳトランジスタと、該第２ＭＯＳトランジスタにリミット電流を供給する定電流源と、第２ＭＯＳトランジスタの電圧降下と、第３ＭＯＳトランジスタ、もしくは第４ＭＯＳトランジスタの電圧降下を比較する比較回路を備え、第３ＭＯＳトランジスタ、もしくは第４ＭＯＳトランジスタの電圧降下が、第２ＭＯＳトランジスタの電圧降下より大きくなった場合に、前記比較回路の出力からリミット信号を出力するようにしたため、温度特性をキャンセルすることができるようになり、温度依存性をなくすことができた。
【００４５】
ｈ）請求項１１記載の発明では、少なくとも前記第１導電体から前記第４導電体、もしくは前記第１ＭＯＳトランジスタから前記第４ＭＯＳトランジスタを１チップの半導体基板に集積したので、温度補償精度が向上できた。
【００４６】
ｉ）請求項１２記載の発明では、前記した電流検出回路を、電流モードＤＣ−ＤＣコンバータのインダクタ電流検出に用いたので、温度安定性の優れた電流モードＤＣ−ＤＣコンバータが実現できるようになった。
【００４７】
ｊ）請求項１３記載の発明では、前記第１ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタおよび第４ＭＯＳトランジスタの直並列回路を、電流モードＤＣ−ＤＣコンバータのスイッチング素子に用いたので、スイッチング素子と電流検出用素子を兼用することができるようになった。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施形態を、図面を参照して詳細に説明する。
図１は、本発明の第１の実施例に係る電流検出回路を示す図である。
【００４９】
本実施例に係る電流検出回路は、同図に示すように、第１導電体Ｒs1、第２導電体Ｒs2、演算増幅回路２、ＰＭＯＳトランジスタＭ５、抵抗Ｒ１、および負荷１で構成され、電源Ｖinが印加されている。
【００５０】
第１導電体Ｒs1は負荷１と直列に接続され、電源Ｖinと接地間に接続されている。第１導電体Ｒs1と負荷１の接続ノードは演算増幅回路２の非反転入力に接続されている。第１導電体Ｒs1〜第２導電体Ｒs2を同一の半導体基板に同一プロセスで製造することにより温度特性を同一にすることができる。
【００５１】
第２導電体Ｒs2とＰＭＯＳトランジスタＭ５、および抵抗Ｒ１は直列に接続され、電源Ｖinと接地間に接続されている。第２導電体Ｒs2とＰＭＯＳトランジスタＭ５の接続ノードすなわちＰＭＯＳトランジスタＭ５のソースは演算増幅回路２の反転入力に接続されている。
【００５２】
演算増幅回路２の出力は、ＰＭＯＳトランジスタＭ５のゲートに接続されており、演算増幅回路２とＰＭＯＳトランジスタＭ5によって、第２導電体Ｒs2の電圧降下が第１導電体Ｒs1の電圧降下と等しくなるように制御されている。
【００５３】
ＰＭＯＳトランジスタＭ５のドレインは抵抗Ｒ１を介して接地されており、電流検出信号Ｖsenseは抵抗Ｒ１で電圧に変換されＰＭＯＳトランジスタＭ５のドレインから出力されている。
【００５４】
次に、負荷1に流れる負荷電流をＩＬとしたときの電流検出信号Ｖsense求める。ここで、第１導電体Ｒs1と第２導電体Ｒs2の抵抗の温度特性は同じで温度係数をγ、抵抗Ｒ１の温度係数は０、温度変化量はΔｔ とし、第２導電体Ｒs2に流れる検出電流をＩsenseとする。
【００５５】
上述したように、演算増幅回路２とＰＭＯＳトランジスタＭ５によって、第２導電体Ｒs2の電圧降下は第１導電体Ｒs1の電圧降下と等しくなるように制御されているので、検出電流Ｉsenseは、
Ｉsense ＝ＩＬ・Ｒs1(１＋Δｔ・γ)／Ｒs2(１＋Δｔ・γ)  ・・・(式４)
となる。分子と分母を(１＋Δｔ・γ)で割ると、検出電流Ｉsenseは、
Ｉsense ＝ＩＬ・Ｒs1／Ｒs2  ・・・(式５)
となり、検出電流Ｉsenseは温度特性を持たないことが分かる。
【００５６】
この検出電流Ｉsenseを温度係数０の抵抗Ｒ１を用いて電圧に変換しているので、電流検出信号Ｖsenseは、
Ｖsense＝Ｒ１・ＩＬ・Ｒs1／Ｒs2＝Ｒ１・Ｉsense  ・・・(式６)
となり、電流検出信号Ｖsenseも温度特性を持たないことが分かる。
【００５７】
図２は、本発明の第２の実施例に係る電流検出回路を示す図である。
本実施例に係る電流検出回路は、同図に示すように、第１の実施例（図１参照）に示した電流検出回路の第１導電体Ｒs1と並列に、第３導電体Ｒs3と第４導電体Ｒs4を直列接続した回路を接続し、演算増幅回路２の非反転入力には、第３導電体Ｒs3と第４導電体Ｒs4の接続ノードを接続したものである。なお、第３導電体Ｒs3と第４導電体Ｒs4の抵抗の温度度特性は第１導電体Ｒs1と同じにしてある。第１導電体Ｒs1〜第４導電体Ｒs4を同一の半導体基板に同一プロセスで製造することにより温度特性を全て同一にすることができる。
【００５８】
次に、この電流検出回路における電流検出信号Ｖsenseを求める。各符号は図１の場合と同様であるが、温度依存部分を簡略化するためα＝(１＋Δｔ・γ)とする。まず、検出電流Ｉsenseを求めると、
Ｉsense＝ＩＬ・Ｒs1・Ｒs3・α2／Ｒs2・α2(Ｒs1+Ｒs3+Ｒs4)  ・・・(式７)
となる。分子・分母をα2で割ると、検出電流Ｉsenseは、
Ｉsense＝ＩＬ・Ｒs1・Ｒs3／Ｒs2(Ｒs1+Ｒs3+Ｒs4)  ・・・(式８)
となり、検出電流Ｉsenseは温度特性を持たないことが分かる。
【００５９】
この検出電流Ｉsenseを温度係数０の抵抗Ｒ１を用いて電圧に変換しているので、電流検出信号Ｖsenseは、
Ｖsense＝Ｒ１・ＩＬ・Ｒs1・Ｒs3／Ｒs2(Ｒs1+Ｒs3+Ｒs4)＝Ｒ１・Ｉsense  ・・・(式９)
となり、電流検出信号Ｖsenseとして温度特性を持たない電圧が得られる。
【００６０】
図３は、本発明の第３の実施例に係るリミット信号を出力する電流検出回路を示す図である。リミット信号はスイッチング電源のＯＮサイクル信号を強制的に制御するために利用される信号である。
【００６１】
本実施例に係る電流検出回路は、同図に示すように、第１の実施例（図１参照）の抵抗Ｒ１を定電流源４に置き換えたものである。定電流源４の出力電流は所定のリミット電流Ｉlimitである。
【００６２】
負荷電流ＩＬが少なく、第１導電体Ｒs1の電圧降下が、第２導電体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下より小さい場合は、演算増幅回路２とＰＭＯＳトランジスタＭ５の働きで、第２導電体Ｒs2の電圧降下は第１導電体Ｒs1の電圧降下と同じに制御されるので、第２導電体Ｒs2に流れる電流はリミット電流Ｉlimitより少なくなる。このためリミット信号Limitはローレベルとなる。
【００６３】
負荷電流ＩＬが増加し、第１導電体Ｒs1の電圧降下が、第２導電体Ｒs2にリミット電流が流れた場合の電圧降下より大きくなると、演算増幅回路２の出力はローレベルとなり、ＰＭＯＳトランジスタＭ５をオンにする。その結果、リミット信号Limitはハイレベルとなる。
【００６４】
第１導電体Ｒs1の電圧降下はＩＬ・Ｒs1、第２導電体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下はＩlimit・Ｒs2であるから、両電圧降下が一致した場合の負荷電流(リミット検出電流)ＩＬlimitは以下のようになる。
【００６５】
ＩＬlimit＝Ｉlimit・Ｒs2(１＋Δｔ・γ)／Ｒs1(１＋Δｔ・γ)  ・・・(式９)
分子・分母を(１＋Δｔ・γ)で割ると、
ＩＬlimit＝Ｉlimit・Ｒs2／Ｒs1  ・・・(式１０)
となり、リミット検出電流値ＩＬlimitは温度依存性を持たないことが分かる。
【００６６】
図４は、本発明の第４の実施例を示すリミット信号を出力する電流検出回路図である。
本実施例に係る電流検出回路は、同図に示すように、第２の実施例（図２参照）の抵抗Ｒ１を定電流源４に置き換えたものである。定電流源４の出力電流は所定のリミット電流Ｉlimitである。
【００６７】
負荷電流ＩＬが少なく、第３導電体Ｒs3の電圧降下が第２導電体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下より小さい場合は、演算増幅回路２とＰＭＯＳトランジスタＭ５の働きで、第２導電体Ｒs2の電圧降下は第３導電体Ｒs3の電圧降下と同じに制御されるので、第２導電体Ｒs2に流れる電流はリミット電流Ｉlimitより少なくなる。このためリミット信号Limitはローレベルとなる。
【００６８】
負荷電流ＩＬが増加し、第３導電体Ｒs3の電圧降下が、第２導電体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下より大きくなると、演算増幅回路２の出力はローレベルとなり、ＰＭＯＳトランジスタＭ５をオンにする。その結果、リミット信号Limitはハイレベルとなる。
【００６９】
第３導電体Ｒs3の電圧降下と、第２導電体Ｒs2にリミット電流Ｉlimitが流れた場合の電圧降下が一致した場合の負荷電流(リミット検出電流)ＩＬlimitは以下のようになる。
【００７０】
ＩＬlimit＝Ｉlimit・Ｒs2(Ｒs1＋Ｒs3＋Ｒs4)・α2／Ｒs1・Ｒs3・α2  ・・・(式１１)
ただし、α＝(１＋Δｔ・γ)
分子・分母をα2で割ると、
ＩＬlimit＝Ｉlimit・Ｒs2(Ｒs1＋Ｒs3＋Ｒs4)／Ｒs1・Ｒs3  ・・・(式１２)
となり、リミット検出電流値ＩＬlimitは温度依存性を持たないことが分かる。
【００７１】
スイッチング電源などでは、検出したリミット信号を用いてＰＷＭ制御スイッチ動作を強制的にＯＦＦさせる制御が一般的に行われており、本発明に係るリミット信号Limitも、スイッチング電源のＯＮサイクル信号を強制的に制御するために用いられる。
【００７２】
図５は、本発明の第５の実施例を示す電流検出回路図である。
本実施例に係る電流検出回路は、同図に示すように、第１の実施例（図１参照）の第１導電体Ｒs1をＰＭＯＳトランジスタＭ１、第２導電体Ｒs2をＰＭＯＳトランジスタＭ２に置き換えたものである。
【００７３】
ＰＭＯＳトランジスタＭ１は、ゲートに印加された制御信号Ｐにより、オン／オフ制御される。ＰＭＯＳトランジスタＭ２のゲートは接地されており、ＰＭＯＳトランジスタＭ２は常時オンとなっている。ＰＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭ２は同一の半導体基板に同一プロセスで製造されているので、オン時のオン抵抗の温度特性は同一である。その結果、第１の実施例（図１参照）で説明したように電流検出信号Ｖsenseは温度依存性を持たない電圧となる。
【００７４】
なお、本実施例では、ＰＭＯＳトランジスタＭ２のゲートを接地した場合を示したが、ＰＭＯＳトランジスタＭ２はＰＭＯＳトランジスタＭ１がオンの場合にオンしていればよいので、ＰＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ１のゲートを共通接続して、ＰＭＯＳトランジスタＭ１と同期してオン／オフさせてもよい。
【００７５】
図６は、本発明の第６の実施例を示す電流検出回路図である。
本実施例に係る電流検出回路は、同図に示すように、第２の実施例（図２参照）の第１導電体Ｒs1〜第４導電体Ｒs4を、それぞれＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４に置き換えたものである。
【００７６】
ＰＭＯＳトランジスタＭ１，Ｍ３，およびＭ４のゲートは共通接続され、ゲートに印加された制御信号Ｐにより、同時にオン／オフ制御される。ＰＭＯＳトランジスタＭ２のゲートは接地されており、ＰＭＯＳトランジスタＭ２は常時オンとなっている。
【００７７】
ＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４は同一の半導体基板に同一プロセスで製造されているので、オン時のオン抵抗の温度特性は全て同一である。その結果、第２の実施例（図２参照）で説明したように電流検出信号Ｖsenseは温度依存性を持たない電圧となる。
【００７８】
なお、本実施例では、ＰＭＯＳトランジスタＭ２のゲートを接地した場合を示したが、第５の実施例（図５参照）で説明したように、ＰＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ１のゲートを共通に接続しても構わない。
【００７９】
図７は、本発明の第７の実施例に係るリミット信号を出力する電流検出回路を示す図である。
本実施例に係る電流検出回路は、同図に示すように、第４の実施例（図４）の第１導電体Ｒs1〜第４導電体Ｒs4を、それぞれＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４に置き換えたものである。
【００８０】
ＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４のゲートは共通接続され、ゲートに印加された制御信号Ｐにより、同時にオン／オフ制御される。ＰＭＯＳトランジスタＭ１〜ＰＭＯＳトランジスタＭ４は同一の半導体基板に同一プロセスで製造されているので、オン時のオン抵抗の温度特性は全て同一である。その結果、第２の実施例（図２参照）で説明したように、電流検出信号Ｖsenseは温度依存性を持たない電圧となる。
【００８１】
なお、本実施例では、ＰＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ１のゲートを共通接続してあるが、第５の実施例（図５参照）あるいは第６の実施例（図６参照）で説明したように、ＰＭＯＳトランジスタＭ２のゲートは接地してもよい。
【００８２】
図８は、本発明の第８の実施例に係るリミット信号を出力する電流検出回路を示す図である。
本実施例に係る電流検出回路が第７の実施例（図７参照）の電流検出回路と異なる部分は、ＰＭＯＳトランジスタＭ２の電圧降下を制御する代わりに、ＰＭＯＳトランジスタＭ２のドレインに定電流源４を接続し、ＰＭＯＳトランジスタＭ２のドレインとＰＭＯＳトランジスタＭ３のドレインの電圧を比較するコンパレータ３を設けた点である。
【００８３】
ＰＭＯＳトランジスタＭ３の電圧降下が、ＰＭＯＳトランジスタＭ２の電圧降下より大きくなるとコンパレータ３が反転してリミット信号Limitを出力する。ＰＭＯＳトランジスタＭ３の電圧降下が、ＰＭＯＳトランジスタＭ２の電圧降下より大きくなる負荷電流ＩＬの電流値は式１２に示した電流と同じである。
【００８４】
図９は、本発明の第９の実施例を示す図であり、第６の実施例（図６参照）に示した電流検出回路を、降圧型電流モードＤＣ−ＤＣコンバータのスロープ形成回路に応用した例である。
【００８５】
同図に示すように、ＰＭＯＳトランジシタＭ１、Ｍ３、Ｍ４はＤＣ−ＤＣコンバータのスイッチング素子を構成するとともに、インダクタ電流の検出を行っている。ＮＭＯＳトランジスタＭ６は同期整流用素子である。ＰＭＯＳトランジシタ直列回路１４を形成するＰＭＯＳトランジシタＭ３とＭ４の接続ノードの電圧Ｂはスロープ形成回路１５に入力されている。
【００８６】
スロープ形成回路１５は、演算増幅回路２、ＰＭＯＳトランジスタＭ２とＭ５、抵抗Ｒ１、およびスロープ補償回路で構成されている。演算増幅回路２、ＰＭＯＳトランジスタＭ２とＭ５および抵抗Ｒ１は、ＰＭＯＳトランジシタＭ１、Ｍ３、Ｍ４と組み合わされると、第６の実施例（図６参照）の電流検出回路と同一である。
【００８７】
ＰＭＯＳトランジスタＭ５と抵抗Ｒ１の接続ノードから出力された温度依存性のないインダクタ電流に比例した電圧（第６の実施例（図６参照）の電流検出信号Ｖsenseに相当）は、スロープ補償回路に入力され、スロープ補償回路からの出力がＰＷＭコンパレータ１１の非反転入力に印加される。
【００８８】
ＰＷＭコンパレータ１１の反転入力には誤差増幅回路１０の出力が印加される。誤差増幅回路１０の非反転入力には参照電圧（基準電圧）Ｖｒｅｆが印加され、誤差増幅回路１０の反転入力には出力電圧Ｖｏｕｔを抵抗R2とR3とで分割した電圧が印加されている。
【００８９】
フリップフロップ１２のセット端子Ｓにはクロックが印加され、リセット端子ＲにはＰＷＭコンパレータ１１の出力が印加され、その出力Ｑがゲート制御回路１３の入力端子Ｉに印加される。
【００９０】
ゲート制御回路１３から相補的な信号ＰおよびＮが出力される。出力ＰはＰＭＯＳトランジシタＭ１、Ｍ３、Ｍ４のゲートに印加され、出力ＮはＮＭＯＳトランジシタＭ６のゲートに印加され、それぞれのトランジスタのオンオフを制御する。
【００９１】
本実施例によれば、電流モードＤＣ−ＤＣコンバータにおける電流検出回路として上述した如き第６の実施例（図６参照）で説明した電流検出回路の構成を採用したことによって、スロープ形成回路１５の出力電圧の温度依存性をなくすことができ、温度安定性に優れた電流モードＤＣ−ＤＣコンバータを実現することが可能となる。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１の実施例に係る電流検出回路を示す図である。
【図２】本発明の第２の実施例に係る電流検出回路を示す図である。
【図３】本発明の第３の実施例に係る電流検出回路を示す図である。
【図４】本発明の第４の実施例に係る電流検出回路を示す図である。
【図５】本発明の第５の実施例に係る電流検出回路を示す図である。
【図６】本発明の第６の実施例に係る電流検出回路を示す図である。
【図７】本発明の第７の実施例に係る電流検出回路を示す図である。
【図８】本発明の第８の実施例に係る電流検出回路を示す図である。
【図９】本発明の第９の実施例を示す図であり、第６の実施例に示した電流検出回路を降圧型電流モードＤＣ−ＤＣコンバータのスロープ形成回路に応用した例を示している。
【図１０】従来の降圧型ＤＣ−ＤＣコンバータのスイッチング素子Ｍ１に流れる電流検出回路を示す図である。
【図１１】従来の電流検出回路を示す図である。
【図１２】従来のリミット信号を出力する電流検出回路を示す図である。
【符号の説明】
【００９３】
１：負荷
２：演算増幅回路
３：コンパレータ
４：定電流源
１０：誤差増幅回路
１１：ＰＷＭコンパレータ
１２：フリップフロップ
１３：ゲート制御回路
１４：ＰＭＯＳトランジシタ直列回路
１５：スロープ形成回路
２０：負荷素子
３０：半導体チップ
３１：演算増幅回路
３２：第１の定電圧回路
３４：コンパレータ回路
５０：ゲートドライブ回路
６０：電源
Ｒs1〜Ｒs4：第１〜第４導電体
Ｒ１〜ｒ，Ｒs：抵抗
Ｍ１〜Ｍ５：ＰＭＯＳトランジスタ
Ｍ６：ＮＭＯＳトランジスタ
Ｍ１１〜Ｍ１２：ＰＭＯＳトランジスタ
Ｍ１６，Ｍ２１，Ｍ２２，Ｍ３１，Ｍ３２：ＮＭＯＳトランジスタ
【図１】
2007241411.tif 000003
【図２】
2007241411.tif 000004
【図３】
2007241411.tif 000005
【図４】
2007241411.tif 000006
【図５】
2007241411.tif 000007
【図６】
2007241411.tif 000008
【図７】
2007241411.tif 000009
【図８】
2007241411.tif 000010
【図９】
2007241411.tif 000011
【図１０】
2007241411.tif 000012
【図１１】
2007241411.tif 000013
【図１２】
2007241411.tif 000014