(57)【要約】【課題】メモリ電圧監視回路は常時的に動作状態にあり、消費電力が増大する。低消費電力モードを利用するシステムでは、メモリ電圧監視回路が活用されないことも多かった。また、低消費電力モードへの移行に際しては、メモリ電圧監視回路の制御が必要となり、煩わしいプログラム処理が発生する。一方、メモリ電圧監視回路の監視動作を停止させると、低消費電力モード時の電圧検知自体ができない。【解決手段】電源電圧ＶＤＤを監視し、メモリ内容保持電圧Ｖ１を下回ったときに低電圧検知信号ＳＬを出力するメモリ電圧監視回路２と、メモリ電圧監視回路２からの低電圧検知信号ＳＬを保持する低電圧検知信号保持回路３と、外部リセット信号Ｒ１を入力してリセット信号Ｒ２を生成し、リセット信号Ｒ２を動作許可信号としてメモリ電圧監視回路２に出力するリセット回路４を備える。【選択図】図１
2007157199.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を生成し、前記リセット信号を動作許可信号として前記メモリ電圧監視回路に出力するリセット回路とを備えた半導体装置。
【請求項２】
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を出力するリセット回路と、
前記リセット回路が出力する前記リセット信号とプログラムにより設定可能な動作制御信号との論理和信号を生成し、前記論理和信号を動作許可信号として前記メモリ電圧監視回路に出力する論理和回路とを備えた半導体装置。
【請求項３】
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を出力するリセット回路と、
プログラムにより設定可能な動作制御信号を入力し、前記リセット回路が出力する前記リセット信号により前記動作制御信号を初期化してアクティブ状態にし、このアクティブ状態の動作制御信号を動作許可信号として前記メモリ電圧監視回路に出力する同期回路セルとを備えた半導体装置。
【請求項４】
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を生成するリセット回路と、
低消費モードへの移行を指示する低消費モード移行信号を生成し、前記低消費モード移行信号を動作不許可信号として前記メモリ電圧監視回路に出力し、前記リセット回路が出力するリセット信号により初期化されるモード制御部とを備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧がメモリ内容保持電圧を下回るか否かを監視するメモリ電圧監視回路を備えた半導体装置に関するものである。
【背景技術】
【０００２】
ＬＳＩの保証電圧に関して、内部のメモリ回路の保証電圧の範囲は、アクセスがない状態では、内部クロックにより継続的に動作を繰り返す回路に比べて、より広いものとなる。このような差があるため、動作電圧範囲とは別にメモリ内容保持電圧範囲を設けたＬＳＩも存在する。そして、メモリ回路のデータの信頼性を向上させるため、電源電圧がメモリ内容保持電圧範囲から外れないかを監視するメモリ電圧監視回路を内部に設けたＬＳＩも提案されている。
【０００３】
以下、従来のメモリ電圧監視回路を内蔵した半導体装置を説明する。
【０００４】
従来のメモリ電圧監視回路を内蔵した半導体装置を示す図７において、Ｂは半導体装置、１は半導体装置Ｂの内部に存在するＣＰＵ（Central Processing Unit）やＲＡＭ（random access memory）などの内部回路、２は半導体装置Ｂに供給される電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回ったかを監視し、下回ったときに低電圧検知信号ＳＬを出力するメモリ電圧監視回路、３はメモリ電圧監視回路２による低電圧検知信号ＳＬを一時的に保持し、低電圧検出保持信号ＳＨとして内部回路１に出力する低電圧検知信号保持回路、４は外部リセット信号Ｒ１を入力してリセット信号Ｒ２を生成出力するリセット回路、１１は半導体装置Ｂの外部に設けられ、電源電圧ＶＤＤが動作電圧Ｖ２（Ｖ２＞Ｖ１）を下回ったかを監視し、下回ったときに外部リセット信号Ｒ１を出力するリセットＩＣなどの動作電圧監視回路である。メモリ電圧監視回路２は、内部回路１が発行する動作不許可信号Ｓ４の反転信号Ｓ５により動作を開始するように構成されている。低電圧検知信号保持回路３は、内部回路１からのクリア信号ＣＲによってクリアされるように構成されている。
【０００５】
以上のように構成された従来の半導体装置について、図８の信号波形図を用いてその動作を以下に説明する。
【０００６】
（１）先ず、電源投入時の動作を説明する。
【０００７】
電源投入後、動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回っている低電圧状態を検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。電源投入直後には、半導体装置Ｂの内部の内部回路１、メモリ電圧監視回路２、低電圧検知信号保持回路３およびリセット回路４の動作状態は不定となるが、電源電圧ＶＤＤが上昇し、内部半導体素子の閾値を超えた時点で、リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）とする。また、メモリ電圧監視回路２は監視動作を開始し、電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回っている低電圧状態を検知して低電圧検知信号ＳＬを＝Ｈのアクティブとし、低電圧検知信号保持回路３は低電圧検知信号ＳＬ＝Ｈのアクティブ情報を保持して低電圧検出保持信号ＳＨ＝Ｈを出力する。
【０００８】
その後、さらに電源電圧ＶＤＤが上昇し、メモリ内容保持電圧Ｖ１以上になった時点で、メモリ電圧監視回路２の低電圧検知信号ＳＬは非アクティブ（＝Ｌ）となる。ただし、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。
【０００９】
しかる後に、電源電圧ＶＤＤがさらに上昇して動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。これに伴って、リセット回路４からのリセット信号Ｒ２も非アクティブ（＝Ｌ）となり、内部回路１は動作を開始する。そして、内部回路１は、低電圧検知信号保持回路３からの低電圧検出保持信号ＳＨがＨとなっていることから、メモリ内容の信頼性が損なわれたことを確認した上で、低電圧検出保持信号ＳＨをクリアするためにクリア信号ＣＲを出力する。このクリアは、メモリ内容の信頼性を確認したことから、もはや低電圧検知信号ＳＬの保持は不要となったからである。
【００１０】
（２）次に、電源電圧ＶＤＤが低下して、動作電圧Ｖ２を下回り、しかしそれでも、メモリ内容保持電圧Ｖ１までは下回ることはなく、電源電圧ＶＤＤが復帰した際の動作を説明する。
【００１１】
動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）として、内部回路１は動作を停止する。
【００１２】
その後に、電源電圧ＶＤＤが復旧して、動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とし、内部回路１は動作を再開する。このとき、メモリ電圧監視回路２の機能により、低電圧検出保持信号ＳＨはクリア状態（＝Ｌ）を維持する。そして、内部回路１は、低電圧検出保持信号ＳＨの値（＝Ｌ）によって、メモリ内容の信頼性が損なわれていないことを確認する。
【００１３】
（３）最後に、電源電圧ＶＤＤが動作電圧Ｖ２よりさらに低下してメモリ内容保持電圧Ｖ１を下回り、その後、電源電圧ＶＤＤが復帰した際の動作を説明する。
【００１４】
動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。メモリ電圧監視回路２も電源電圧ＶＤＤを監視しており、メモリ内容保持電圧Ｖ１を下回ったことを検知すると、低電圧検知信号ＳＬをアクティブ（＝Ｈ）とする。その結果、低電圧検知信号保持回路３は低電圧検知信号ＳＬ＝Ｈのアクティブ情報を保持して低電圧検出保持信号ＳＨ＝Ｈを出力する。
【００１５】
しかる後に、電源電圧ＶＤＤが復旧して、メモリ内容保持電圧Ｖ１以上になった時点で、メモリ電圧監視回路２の低電圧検知信号ＳＬは非アクティブ（＝Ｌ）となる。ただし、低電圧検出保持信号ＳＨ＝Ｈは変化しない。電源電圧ＶＤＤがさらに上昇して動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。ここでも、低電圧検出保持信号ＳＨ＝Ｈは変化しない。電源電圧ＶＤＤが動作電圧Ｖ２以上になると同時に、リセット信号Ｒ２が非アクティブ（＝Ｌ）となり、これに伴って内部回路１は動作を再開する。そして、内部回路１は、低電圧検出保持信号ＳＨがＨとなっていることから、メモリ内容の信頼性が損なわれたことを確認した上で、低電圧検出保持信号ＳＨをクリアするためにクリア信号ＣＲを出力する。
【特許文献１】特開平７−３６５７４号公報（第２−４頁、第１−３図）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記の従来の技術においては、電源投入後は、メモリ電圧監視回路２は常時的に動作状態にあり、メモリ電圧監視回路２の消費電力が増大する。低消費電力モードを考慮すると、メモリ電圧監視回路２自体が消費する電力を無視することがむずかしい。その結果、低消費電力モードを利用するシステムでは、メモリ電圧監視回路が活用されないことも多かった。
【００１７】
また、メモリ電圧監視回路を使用する場合でも、低消費電力モードへの移行に際しては、メモリ電圧監視回路の制御が必要となり、煩わしいプログラム処理の必要性が発生する。一方、メモリ電圧監視回路の監視動作を停止させると、低消費電力モード時の電圧検知自体ができないという課題があった。
【課題を解決するための手段】
【００１８】
本発明による半導体装置は、
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を生成し、前記リセット信号を動作許可信号として前記メモリ電圧監視回路に出力するリセット回路とを備えたものである。
【００１９】
この構成において、電源を投入し電源電圧が上昇を開始すると、最初は電源電圧が半導体装置の動作電圧を下回っていることから、リセット回路のリセット信号はアクティブとなり、これがメモリ電圧監視回路の動作許可信号として機能し、メモリ電圧監視回路が電源電圧の監視を開始する。電源電圧は最初はメモリ内容保持電圧以下であるので、メモリ電圧監視回路は低電圧検知信号をアクティブ状態にする。これを低電圧検知信号保持回路が保持する。引き続いて電源電圧が上昇し、動作電圧を上回るまではリセット回路のリセット信号は非アクティブでメモリ電圧監視回路は動作状態を保つ。さらに電源電圧が上昇し、動作電圧を上回ると、ＣＰＵやメモリなどの内部回路が動作を開始する。これと同時に、リセット信号すなわち動作許可信号が非アクティブ状態となり、メモリ電圧監視回路が監視動作を停止し、これによって半導体装置の消費電力を低減させる。このメモリ電圧監視回路の動作停止状態は、電源電圧が低下して動作電圧を下回るまで続く。動作電圧を下回ると、リセット回路のリセット信号はアクティブとなり、これがメモリ電圧監視回路の動作許可信号として機能し、メモリ電圧監視回路が電源電圧の監視を再開する。電源電圧が回復し、動作電圧以上になると、メモリ電圧監視回路は再び監視動作を停止し、半導体装置の消費電力を低減させる。外部からのリセット入力期間においてメモリ電圧監視回路の監視動作を停止させても、停止前にメモリ電圧監視回路が検知した低電圧検知信号の状態は低電圧検知信号保持回路に保持されているので、メモリ内容の信頼性確保の処理には支障が生じないですむ。以上のように、メモリ電圧監視回路を、電源電圧が動作電圧を下回っているリセット入力期間に限定して動作させるものとし、動作電圧以上になったときは自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路を使用して低消費電力モードを実現することができる。
【００２０】
また、本発明による半導体装置は、
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を出力するリセット回路と、
前記リセット回路が出力する前記リセット信号とプログラムにより設定可能な動作制御信号との論理和信号を生成し、前記論理和信号を動作許可信号として前記メモリ電圧監視回路に出力する論理和回路とを備えたものである。
【００２１】
この構成によれば、上記同様に、メモリ電圧監視回路を、電源電圧が動作電圧を下回っているリセット入力期間に限定して動作させるものとし、動作電圧以上になったときは自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路を使用して低消費電力モードを実現することができる。加えて、プログラムにより設定した動作制御信号を用いて、任意のタイミングでメモリ電圧監視回路を監視動作状態に切り替えることが可能となる。
【００２２】
また、本発明による半導体装置は、
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を出力するリセット回路と、
プログラムにより設定可能な動作制御信号を入力し、前記リセット回路が出力する前記リセット信号により前記動作制御信号を初期化してアクティブ状態にし、このアクティブ状態の動作制御信号を動作許可信号として前記メモリ電圧監視回路に出力する同期回路セルとを備えたものである。
【００２３】
この構成によれば、同期回路セルに入力する動作制御信号を調整することにより、上記同様に、メモリ電圧監視回路を、電源電圧が動作電圧を下回っているリセット入力期間に限定して動作させるものとし、動作電圧以上になったときは自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路を使用して低消費電力モードを実現することができる。
【００２４】
また、本発明による半導体装置は、
電源電圧を監視し、メモリ内容保持電圧を下回ったときに低電圧検知信号を出力するメモリ電圧監視回路と、
前記メモリ電圧監視回路からの前記低電圧検知信号を保持する低電圧検知信号保持回路と、
外部リセット信号を入力してリセット信号を生成するリセット回路と、
低消費モードへの移行を指示する低消費モード移行信号を生成し、前記低消費モード移行信号を動作不許可信号として前記メモリ電圧監視回路に出力し、前記リセット回路が出力するリセット信号により初期化されるモード制御部とを備えたものである。
【００２５】
この構成において、電源を投入し電源電圧が上昇を開始すると、最初は電源電圧が半導体装置の動作電圧を下回っていることから、リセット回路のリセット信号はアクティブとなり、モード制御部が初期化されるので、メモリ電圧監視回路の動作不許可信号は機能せず、メモリ電圧監視回路は動作状態となり、電源電圧の監視を開始する。電源電圧は最初はメモリ内容保持電圧以下であるので、メモリ電圧監視回路は低電圧検知信号をアクティブ状態にする。これを低電圧検知信号保持回路が保持する。引き続いてさらに電源電圧が上昇し、動作電圧を上回ると、ＣＰＵやメモリなどの内部回路が動作を開始する。任意のタイミングで内部回路がモード制御部を制御することにより、モード制御部が低消費モード移行信号を生成し、これを動作不許可信号としてメモリ電圧監視回路に与える。その結果として、メモリ電圧監視回路が監視動作を停止し、半導体装置の消費電力を低減させる。このメモリ電圧監視回路の動作停止状態は、電源電圧が低下して動作電圧を下回るまで続く。動作電圧を下回ると、リセット回路のリセット信号はアクティブとなり、これがモード制御部を初期化し、低消費モード状態が解除された後は、メモリ電圧監視回路が電源電圧の監視を再開する。電源電圧が回復し、再び、モード制御部から動作不許可信号が与えられると、メモリ電圧監視回路は監視動作を停止し、半導体装置の消費電力を低減させる。外部からのリセット入力前においてメモリ電圧監視回路の監視動作を停止させても、停止前にメモリ電圧監視回路が検知した低電圧検知信号の状態は低電圧検知信号保持回路に保持されているので、メモリ内容の信頼性確保の処理には支障が生じないですむ。以上のように、メモリ電圧監視回路は、モード制御部から動作不許可信号が入力されると、自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路を使用して低消費電力モードを実現することができる。
【発明の効果】
【００２６】
以上のように本発明によれば、メモリ電圧監視回路を、電源電圧が動作電圧を下回っているリセット入力期間に限定して動作させるものとし、動作電圧以上になったときは自動的に監視動作を停止することになるため、あるいは、モード制御部から動作不許可信号が入力されると、自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路を使用して低消費電力モードを実現することができる。これは特に、車載機器や携帯機器など電源電圧が不安定なシステムで有効である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明にかかわる半導体装置の実施の形態を図面に基づいて詳細に説明する。
【００２８】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の構成を示すブロック図である。図１において、Ａ１は実施の形態１の半導体装置、１は半導体装置Ａ１の内部に存在するＣＰＵやＲＡＭなどの内部回路、２は半導体装置Ａ１に供給される電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回ったかを監視し、下回ったときに低電圧検知信号ＳＬを出力するメモリ電圧監視回路、３はメモリ電圧監視回路２による低電圧検知信号ＳＬを一時的に保持し、低電圧検出保持信号ＳＨとして内部回路１に出力する低電圧検知信号保持回路、４は外部リセット信号Ｒ１を入力してリセット信号Ｒ２を生成出力するリセット回路、１１は半導体装置Ａ１の外部に設けられ、電源電圧ＶＤＤが動作電圧Ｖ２を下回ったかを監視し、下回ったときに外部リセット信号Ｒ１を出力するリセットＩＣなどの動作電圧監視回路である。メモリ電圧監視回路２は、リセット回路４からのリセット信号Ｒ２を動作許可信号として動作を開始するように構成されている。低電圧検知信号保持回路３は、内部回路１からのクリア信号ＣＲによってクリアされるように構成されている。
【００２９】
次に、上記のように構成された本実施の形態の半導体装置Ａ１の動作を図２に示す信号波形図を用いて説明する。
【００３０】
（１）まず、電源投入時の動作を説明する。
【００３１】
電源投入後、動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回っている低電圧状態を検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。電源投入直後には、半導体装置Ａ１の内部の内部回路１、メモリ電圧監視回路２、低電圧検知信号保持回路３およびリセット回路４の動作状態は不定となるが、電源電圧ＶＤＤが上昇し、内部半導体素子の閾値を超えた時点で、リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）とする。その結果、メモリ電圧監視回路２は監視動作を開始し、電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回っている低電圧状態を検知して低電圧検知信号ＳＬをアクティブ（＝Ｈ）とする。これに伴って、低電圧検知信号保持回路３は低電圧検知信号ＳＬ＝Ｈのアクティブ情報を保持して低電圧検出保持信号ＳＨ＝Ｈを出力する。
【００３２】
その後、さらに電源電圧ＶＤＤが上昇し、メモリ内容保持電圧Ｖ１以上になった時点で、メモリ電圧監視回路２の低電圧検知信号ＳＬは非アクティブ（＝Ｌ）となる。ただし、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。
【００３３】
しかる後に、電源電圧ＶＤＤがさらに上昇して動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。これに伴って、リセット回路４からのリセット信号Ｒ２も非アクティブ（＝Ｌ）となり、メモリ電圧監視回路２は監視動作を停止し、これによって半導体装置Ａ１の消費電力を低減させる。ただし、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。電源電圧ＶＤＤが動作電圧Ｖ２以上になると同時に、リセット信号Ｒ２が非アクティブ（＝Ｌ）となり、これに伴って内部回路１は動作を開始する。そして、内部回路１は、低電圧検知信号保持回路３からの低電圧検出保持信号ＳＨがＨとなっていることから、メモリ内容の信頼性が損なわれたことを確認した上で、低電圧検出保持信号ＳＨをクリアするためにクリア信号ＣＲを出力する。
【００３４】
（２）次に、電源電圧ＶＤＤが低下して、動作電圧Ｖ２を下回り、しかしそれでも、メモリ内容保持電圧Ｖ１までは下回ることはなく、電源電圧ＶＤＤが復帰した際の動作を説明する。
【００３５】
動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）として、メモリ電圧監視回路２は監視動作を再開する。ただし、電源電圧ＶＤＤはメモリ内容保持電圧Ｖ１を下回らないので、低電圧検知信号ＳＬは非アクティブ（＝Ｌ）のままであり、低電圧検出保持信号ＳＨはクリア状態（＝Ｌ）を維持する。
【００３６】
その後に、電源電圧ＶＤＤが復旧して、動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。外部リセット信号Ｒ１の変化により、リセット回路４からのリセット信号Ｒ２も非アクティブ（＝Ｌ）となり、メモリ電圧監視回路２は再び監視動作を停止し、これによって半導体装置Ａ１の消費電力を低減させる。もっとも、メモリ電圧監視回路２の動作期間中では、低電圧検知信号ＳＬは非アクティブ（＝Ｌ）を出力し続けるため、低電圧検出保持信号ＳＨはクリア状態（＝Ｌ）を維持する。電源電圧ＶＤＤが動作電圧Ｖ２以上になると同時に、リセット信号Ｒ２が非アクティブ（＝Ｌ）となり、これに伴って内部回路１は動作を開始する。そして、内部回路１は、低電圧検出保持信号ＳＨの値（＝Ｌ）によって、メモリ内容の信頼性が損なわれていないことを確認する。この場合は、低電圧検知信号保持回路３のクリアは行わない。
【００３７】
（３）最後に、電源電圧ＶＤＤが動作電圧Ｖ２よりさらに低下してメモリ内容保持電圧Ｖ１を下回り、その後、電源電圧ＶＤＤが復帰した際の動作を説明する。
【００３８】
動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。これに伴って、リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）とするため、それまで停止していたメモリ電圧監視回路２が監視動作を再開する。ただし、メモリ内容保持電圧Ｖ１を下回るまでは、低電圧検知信号ＳＬは非アクティブ（＝Ｌ）のままで、低電圧検出保持信号ＳＨはクリア状態（＝Ｌ）を維持する。
【００３９】
その後、電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回ると、メモリ電圧監視回路２は、この低電圧状態を検知して低電圧検知信号ＳＬをアクティブ（＝Ｈ）とする。その結果、低電圧検知信号保持回路３は低電圧検知信号ＳＬ＝Ｈのアクティブ情報を保持して低電圧検出保持信号ＳＨ＝Ｈを出力する。
【００４０】
しかる後に、電源電圧ＶＤＤが復旧して、メモリ内容保持電圧Ｖ１以上になった時点で、メモリ電圧監視回路２の低電圧検知信号ＳＬは非アクティブ（＝Ｌ）となるが、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。
【００４１】
電源電圧ＶＤＤがさらに上昇して動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。これに伴って、リセット回路４からのリセット信号Ｒ２も非アクティブ（＝Ｌ）となり、メモリ電圧監視回路２は再び監視動作を停止し、これによって半導体装置Ａ１の消費電力を低減させる。ただし、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。電源電圧ＶＤＤが動作電圧Ｖ２以上になると同時に、リセット信号Ｒ２が非アクティブ（＝Ｌ）となる。そして、内部回路１は、低電圧検出保持信号ＳＨがＨとなっていることから、メモリ内容の信頼性が損なわれたことを確認した上で、低電圧検出保持信号ＳＨをクリアするためにクリア信号ＣＲを出力する。
【００４２】
以上のように、本実施の形態によれば、リセット回路４から出力されるリセット信号Ｒ２をメモリ電圧監視回路２の動作許可信号とすることにより、メモリ電圧監視回路２を、電源電圧ＶＤＤが動作電圧Ｖ２を下回っているリセット入力期間に限定して動作させるものとし、動作電圧Ｖ２以上になったときは自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路２を使用して低消費電力モードを実現することができる。
【００４３】
なお、図３に示すように、論理和回路５を設け、リセット回路４からのリセット信号Ｒ２とメモリ電圧監視回路２への動作制御を目的とするプログラムにより設定可能な動作制御信号Ｓ１との論理和信号を生成し、この論理和信号をメモリ電圧監視回路２への動作許可信号Ｓａとしてもよく、この場合も同様の効果が得られる。
【００４４】
また、図４に示すように、同期回路セル（フリップフロップ）６を設け、メモリ電圧監視回路２への動作制御を目的とするプログラムにより設定可能な動作制御信号Ｓ１をリセット信号Ｒ２により初期化してアクティブ状態にし、このアクティブ状態の動作制御信号をメモリ電圧監視回路２への動作許可信号Ｓａとしてもよく、この場合も同様の効果が得られる。
【００４５】
（実施の形態２）
図５は本発明の実施の形態２における半導体装置の構成を示すブロック図である。
【００４６】
図５において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。図５において、Ａ２は実施の形態２の半導体装置、７は内部回路１からの低消費モードへの移行命令Ｓ２により低消費モード移行信号Ｓ３を生成し、この低消費モード移行信号Ｓ３を動作不許可信号としてメモリ電圧監視回路２に出力するモード制御部である。リセット回路４からのリセット信号Ｒ２は、内部回路１とモード制御部７に入力されており、リセット信号Ｒ２がアクティブとなると内部回路１およびモード制御部７は初期化される。メモリ電圧監視回路２は、入力される電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回ったときに低電圧検知信号ＳＬを発生し、また、モード制御部７からの低消費モード移行信号Ｓ３を動作不許可信号として監視動作を停止するように構成されている。
【００４７】
次に、上記のように構成された本実施の形態の半導体装置Ａ２の動作を図６に示す信号波形図を用いて説明する。
【００４８】
（１）まず、電源投入時の動作を説明する。
【００４９】
電源投入後、動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。電源投入直後には、半導体装置Ａ２の内部の内部回路１、メモリ電圧監視回路２、低電圧検知信号保持回路３、リセット回路４およびモード制御部７の動作状態は不定となるが、電源電圧ＶＤＤが上昇し、内部半導体素子の閾値を超えた時点で、リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）とする。その結果、モード制御部７を初期化し、低消費モード移行信号Ｓ３を非アクティブ（＝Ｌ）とする。低消費モード移行信号Ｓ３が非アクティブ（＝Ｌ）のため、メモリ電圧監視回路２は監視動作を開始し、電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回っている低電圧状態を検知して低電圧検知信号ＳＬをアクティブ（＝Ｈ）とする。その結果、低電圧検知信号保持回路３は低電圧検知信号ＳＬ＝Ｈのアクティブ情報を保持して低電圧検出保持信号ＳＨ＝Ｈを出力する。
【００５０】
その後、さらに電源電圧ＶＤＤが上昇し、メモリ内容保持電圧Ｖ１以上になった時点で、メモリ電圧監視回路２の低電圧検知信号ＳＬは非アクティブ（＝Ｌ）となる。ただし、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。
【００５１】
しかる後に、電源電圧ＶＤＤがさらに上昇して動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。これに伴って、内部回路１は動作を開始する。そして、内部回路１は、低電圧検出保持信号ＳＨがＨとなっていることから、メモリ内容の信頼性が損なわれたことを確認した上で、低電圧検出保持信号ＳＨをクリアするためにクリア信号ＣＲを出力する。
【００５２】
その後、内部回路１から低消費モードへの移行命令Ｓ２が発生すると、モード制御部７は低消費モード移行信号Ｓ３をアクティブとし、メモリ電圧監視回路２は監視動作を停止し、これによって半導体装置Ａ２の消費電力を低減させる。
【００５３】
（２）次に、低消費モード時に、電源電圧ＶＤＤが低下して、動作電圧Ｖ２を下回り、しかしそれでも、メモリ内容保持電圧Ｖ１までは下回ることはなく、電源電圧ＶＤＤが復帰した際の動作を説明する。
【００５４】
動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）として、モード制御部７を初期化し、低消費モード移行信号Ｓ３を非アクティブ（＝Ｌ）とする。低消費モード移行信号Ｓ３が非アクティブ（＝Ｌ）のため、メモリ電圧監視回路２は監視動作を開始する。ただし、電源電圧ＶＤＤはメモリ内容保持電圧Ｖ１を下回らないので、低電圧検知信号ＳＬは非アクティブ（＝Ｌ）のままであり、低電圧検出保持信号ＳＨはクリア状態（＝Ｌ）を維持する。
【００５５】
その後に、電源電圧ＶＤＤが復旧して、動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。リセット信号Ｒ２が非アクティブ（＝Ｌ）となったことで内部回路１は動作を開始し、低電圧検出保持信号ＳＨの値（＝Ｌ）によって、メモリ内容の信頼性が損なわれていないことを確認する。
【００５６】
（３）最後に、低消費モード時に、電源電圧ＶＤＤが動作電圧Ｖ２よりさらに低下してメモリ内容保持電圧Ｖ１を下回り、その後、電源電圧ＶＤＤが復帰した際の動作を説明する。
【００５７】
動作電圧監視回路１１は電源電圧ＶＤＤが動作電圧Ｖ２を下回ったことを検知して、外部リセット信号Ｒ１をアクティブ（＝Ｌ）とする。これに伴って、リセット回路４はリセット信号Ｒ２をアクティブ（＝Ｈ）として、モード制御部７を初期化し、低消費モード移行信号Ｓ３を非アクティブ（＝Ｌ）とする。低消費モード移行信号Ｓ３が非アクティブ（＝Ｌ）のため、メモリ電圧監視回路２は監視動作を開始する。ただし、電源電圧ＶＤＤはメモリ内容保持電圧Ｖ１を下回らないので、低電圧検知信号ＳＬは非アクティブ（＝Ｌ）のままであり、低電圧検出保持信号ＳＨはクリア状態（＝Ｌ）を維持する。
【００５８】
その後、電源電圧ＶＤＤがメモリ内容保持電圧Ｖ１を下回ると、メモリ電圧監視回路２は、この低電圧状態を検知して低電圧検知信号ＳＬをアクティブ（＝Ｈ）とする。その結果、低電圧検知信号保持回路３は低電圧検知信号ＳＬ＝Ｈのアクティブ情報を保持して低電圧検出保持信号ＳＨ＝Ｈを出力する。
【００５９】
しかる後に、電源電圧ＶＤＤが復旧して、メモリ内容保持電圧Ｖ１以上になった時点で、メモリ電圧監視回路２の低電圧検知信号ＳＬは非アクティブ（＝Ｌ）となるが、低電圧検知信号保持回路３の機能により、低電圧検出保持信号ＳＨ＝Ｈは変化しない。
【００６０】
電源電圧ＶＤＤがさらに上昇して動作電圧Ｖ２以上になると、動作電圧監視回路１１は外部リセット信号Ｒ１を非アクティブ（＝Ｈ）とする。これに伴って、リセット回路４からのリセット信号Ｒ２も非アクティブ（＝Ｌ）となり、内部回路１が動作を開始し、低電圧検出保持信号ＳＨがＨとなっていることから、メモリ内容の信頼性が損なわれたことを確認した上で、低電圧検出保持信号ＳＨをクリアするためにクリア信号ＣＲを出力する。
【００６１】
以上のように、本実施の形態によれば、低消費モード移行信号Ｓ３を生成し、リセット回路４から出力されるリセット信号Ｒ２により初期化されるモード制御部７を設けてあり、メモリ電圧監視回路２は、モード制御部７から動作不許可信号Ｓ３が入力されると、自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路２を使用して低消費電力モードを実現することができる。
【産業上の利用可能性】
【００６２】
本発明のメモリ電圧監視回路を内蔵する半導体装置は、電源電圧が動作電圧以上になったとき、あるいは、モード制御部から動作不許可信号が入力されたときに、自動的に監視動作を停止することになるため、使用者を煩わせる設定は必要でなく、メモリ電圧監視回路を使用して低消費電力モードを実現することができる。これは特に、車載機器や携帯機器など電源電圧が不安定なシステムで有効である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１における半導体装置の構成を示すブロック図
【図２】本発明の実施の形態１における半導体装置の動作を示す信号波形図
【図３】本発明の実施の形態１の変形の形態における半導体装置の構成を示すブロック図（その１）
【図４】本発明の実施の形態１の変形の形態における半導体装置の構成を示すブロック図（その２）
【図５】本発明の実施の形態２における半導体装置の構成を示すブロック図
【図６】本発明の実施の形態２における半導体装置の動作を示す信号波形図
【図７】従来の技術における半導体装置の構成を示すブロック図
【図８】従来の技術における半導体装置の動作を示す信号波形図
【符号の説明】
【００６４】
Ａ１、Ａ２，Ｂ  半導体装置
１  内部回路
２  メモリ電圧監視回路
３  低電圧検知信号保持回路
４  リセット回路
５  論理和回路
６  同期回路セル
７  モード制御部
１１  動作電圧監視回路
Ｒ１  外部リセット信号
Ｒ２  リセット信号
Ｓ１  動作制御信号
Ｓ２  低消費モード移行命令
Ｓ３  低消費モード移行信号
Ｓａ  動作許可信号
ＳＬ  低電圧検知信号
ＳＨ  低電圧検出保持信号
ＣＲ  クリア信号
ＶＤＤ  電源電圧
Ｖ１  メモリ内容保持電圧
Ｖ２  動作電圧
【図１】
2007157199.tif 000003
【図２】
2007157199.tif 000004
【図３】
2007157199.tif 000005
【図４】
2007157199.tif 000006
【図５】
2007157199.tif 000007
【図６】
2007157199.tif 000008
【図７】
2007157199.tif 000009
【図８】
2007157199.tif 000010