(57)【要約】      （修正有）【課題】複数の処理機能を発揮する多機能ディジタルフィルタの提供。【解決手段】シフトレジスタ部SRA,SRBと乗算器A1〜An,B0〜Bn及び加算器11a,11bを有し所定伝達関数Ｈ(z)の演算部11と、該演算部11出力の第１信号Diirを保持し帰還信号FBとして出力の信号保持部DFFと、量子化器12と、該量子化器12入出力の差と第１信号Diirとを加算し加減算信号AD生成の加減算部13とを備え、入力信号D(i)の各サンプリング周期Ts内の前半期間TFに、該入力信号D(i)を演算部11に供給しシフトレジスタSRAにて遅延信号X0〜Xnを発生させ、伝達関数Ｈ(z)で表わされるディジタルフィルタリング後の第１信号Diir出力とし、各サンプリング周期Ts内の後半期間TRに、帰還信号FBを量子化器12に供給し、加減算信号ADを演算部11に供給してシフトレジスタSRBにて遅延信号X0〜Xnを発生させ、演算部11をノイズシェーピングフィルタとして機能させ、量子化器12の出力を再量子化の第２信号とする。【選択図】  図２
2007049274.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対して複数の機能を発揮し、少なくともディジタルフィルタリングを施した第１信号と、ノイズシェーピング及び再量子化を施した第２信号を生成する多機能ディジタルフィルタであって、
所定の伝達関数で表されるディジタルフィルタの構成を有し、ディジタルフィルタリングを施した前記第１信号を生成する演算手段と、
前記入力信号のサンプリング周期内の所定の処理期間において前記第１信号を保持して帰還信号として出力する信号保持手段と、
供給される信号を再量子化して前記第２信号を生成する量子化手段と、
前記量子化手段に供給される信号と第２信号との差に前記第１信号を加算することで加減算信号を生成する加減算手段と、
前記サンプリング周期内の前記所定の処理期間に、前記入力信号を被演算信号として前記演算手段に供給し、前記所定の処理期間とは重ならない所定の他の処理期間に、前記帰還信号を前記量子化手段に供給すると共に前記加減算信号を被演算信号として前記演算手段に供給する入力手段と、を具備し、
前記制御手段は、
前記所定の処理期間毎に前記被演算信号として供給される前記入力信号を第１加算器を介して初期入力し１サンプル遅延させた遅延信号を出力するシフトレジスタ手段と、
前記所定の他の処理期間毎に前記被演算信号として供給される前記加減算信号を前記第１加算器を介して初期入力し１サンプル遅延させた遅延信号を出力する他のシフトレジスタ手段と、
第１フィルタ係数と前記遅延信号とを乗算し、乗算結果と前記被演算信号とを前記第１加算手段に加算させる第１乗算器群と、
第２フィルタ係数と前記遅延信号とを乗算し、乗算結果を第２加算器に供給して前記第１加算器の出力と加算させて前記第１信号を生成させる第２乗算器群とを備えることで、前記伝達関数で表されるディジタルフィルタの構成を有することを特徴とする多機能ディジタルフィルタ。
【請求項２】
前記第１乗算器群と第２乗算器群は、前記第１フィルタ係数と第２フィルタ係数を調整することが可能な乗算器で形成されていることを特徴とする請求項１に記載の多機能ディジタルフィルタ。
【請求項３】
前記第１フィルタ係数と第２フィルタ係数に関するフィルタ係数データを予め記憶し、外部から指示されるフィルタ係数データに基づいて前記第１フィルタ係数と第２フィルタ係数を設定する係数選択手段を有することを特徴とする請求項１又は２に記載の多機能ディジタルフィルタ。
【請求項４】
前記係数選択手段は、少なくとも、前記所定の処理期間に前記演算手段をトーンコントロールフィルタとして機能させるフィルタ係数データと、前記所定の他の処理期間に前記演算手段をバンドパスフィルタ又はローパスフィルタとして機能させるフィルタ係数データと、を記憶することを特徴とする請求項３に記載の多機能ディジタルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に対して複数のディジタル信号処理機能を発揮する多機能ディジタルフィルタに関する。
【背景技術】
【０００２】
通信や音声、画像処理その他の信号処理技術分野では、アナログ信号処理技術に代わってディジタル信号処理技術が広く用いられ、ディジタル信号処理システムを構成する上で、ディジタルフィルタとノイズシェーピング回路が有用な構成要素となっている。
【０００３】
ディジタルフィルタは説明するまでもなく様々な用途に利用されている。ノイズシェーピング回路は、ディジタル信号の量子化ビット数を高ビットから低ビットに変換するための変換器や、Ｄ／Ａ変換器、Ａ／Ｄ変換器等に利用されており（特許文献１参照）、旧来から知られている雑音低減技術よりも効果的に折返し雑音と量子化雑音を低減することができるという優れた機能を有している。
【０００４】
例えば、ノイズシェーピング回路を用いていない従来のＡ／Ｄ変換器では、アナログ信号を予めアナログローパスフィルタ（前置フィルタ）で所望の信号帯域ＢＷに制限してからＡ／Ｄ変換することで折り返し雑音を低減することとしていた。しかし、この旧来の雑音低減技術によると、折返し雑音を十分小さくするためには信号帯域ＢＷ以上の周波数域での減衰量が大きく且つ急峻な遷移特性（カットオフ特性）を有する高次の前置フィルタが必要となり、位相ひずみ等を生じさせないように特性の良い前置フィルタをアナログローパスフィルタで形成することが技術的に難しかった。
【０００５】
また、量子化雑音は信号帯域ＢＷ内においてほぼ平坦な周波数分布特性を有することから前置フィルタでは除去することができず、その雑音の大きさはＬＳＢ（Least Significant Bit）に比例することとなるため、ディジタル信号の量子化ビット数（quantization bit rate）を上げることが量子化雑音を低減するための最善の解決方法とされていた。しかし、かかる解決方法においても技術的に難しい問題があった。
【０００６】
そこで、アナログ信号をナイキスト周波数より十分に高いサンプリング周波数でオーバーサンプリングして、ノイズシェーピング回路でディジタル信号に再量子化すると、図１（ａ）の特性図に示すように、折返し雑音と量子化雑音を信号帯域ＢＷよりも高い周波数域へあたかも追いやって、信号帯域ＢＷ内の雑音を抑圧するノイズシェーピング効果が発揮され、折返し雑音と量子化雑音を大幅に低減したディジタル信号を生成することが可能となる。
【０００７】
こうしたノイズシェーピング効果が得られることから、特性の優れたディジタル信号処理システムを構成する上で、ノイズシェーピング回路の有用性が注目されている。
【０００８】
【特許文献１】特開平５−３７３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述したようにディジタルフィルタとノイズシェーピング回路は、ディジタル信号処理を行う上で有用な構成要素であるが、従来一般に別個独立の構成要素としてディジタル信号処理システムに組み込まれており、ディジタル信号処理システムの回路規模の大型化、部品点数の増大等を招来する問題があった。
【００１０】
具体例を述べれば、ＣＤプレーヤやＤＶＤプレーヤ、ディジタル受信機等のディジタル信号処理システムおいて、例えばディジタルオーディオ信号の量子化ビット数を変換するための変換処理と、ディジタルオーディオ信号の周波数特性を調整するためのトーンコントロール処理を行う構成とする場合、図１（ｂ）に例示するように、加算器１ａと量子化器１ｂと減算器１ｃ及びノイズシェーピングフィルタ１ｄとを有するノイズシェーピング回路１を設けることで、ディジタルオーディオ信号Ｄinを別の量子化ビット数のディジタルオーディオ信号Ｄ１に変換し、更にトーンコントロール回路としてのディジタルフィルタ２を設けることで、ディジタルオーディオ信号Ｄinに対するトーンコントロールを行って、周波数特性を調整したディジタルオーディオ信号Ｄ２を生成していた。
【００１１】
ところが、ノイズシェーピングフィルタ１ｄとディジタルフィルタ２は共に、同様の構成から成るディジタルフィルタで形成されていることから、ノイズシェーピング回路１とディジタルフィルタ２を別個の構成要素としてディジタル信号処理システムに組み込むと、結果的に冗長な構成となり、回路規模の大型化、部品点数の増大等を招来していた。
【００１２】
本発明はこのような従来の問題に鑑みてなされたものであり、回路規模の小型化等を可能にし、ディジタルフィルタとノイズシェーピング回路との両機能を発揮する多機能ディジタルフィルタを提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１に記載の発明は、入力信号に対して複数の機能を発揮し、少なくともディジタルフィルタリングを施した第１信号と、ノイズシェーピング及び再量子化を施した第２信号を生成する多機能ディジタルフィルタであって、所定の伝達関数で表されるディジタルフィルタの構成を有し、ディジタルフィルタリングを施した前記第１信号を生成する演算手段と、前記入力信号のサンプリング周期内の所定の処理期間において前記第１信号を保持して帰還信号として出力する信号保持手段と、供給される信号を再量子化して前記第２信号を生成する量子化手段と、前記量子化手段に供給される信号と第２信号との差に前記第１信号を加算することで加減算信号を生成する加減算手段と、前記サンプリング周期内の前記所定の処理期間に、前記入力信号を被演算信号として前記演算手段に供給し、前記所定の処理期間とは重ならない所定の他の処理期間に、前記帰還信号を前記量子化手段に供給すると共に前記加減算信号を被演算信号として前記演算手段に供給する入力手段とを具備し、前記制御手段は、前記所定の処理期間毎に前記被演算信号として供給される前記入力信号を第１加算器を介して初期入力し１サンプル遅延させた遅延信号を出力するシフトレジスタ手段と、前記所定の他の処理期間毎に前記被演算信号として供給される前記加減算信号を前記第１加算器を介して初期入力し１サンプル遅延させた遅延信号を出力する他のシフトレジスタ手段と、第１フィルタ係数と前記遅延信号とを乗算し、乗算結果と前記被演算信号とを前記第１加算手段に加算させる第１乗算器群と、第２フィルタ係数と前記遅延信号とを乗算し、乗算結果を第２加算器に供給して前記第１加算器の出力と加算させて前記第１信号を生成させる第２乗算器群とを備えることで、前記伝達関数で表されるディジタルフィルタの構成を有することを特徴とする。
【発明を実施するための最良の形態】
【００１４】
本発明の好適な実施形態について図２と図３を参照して説明する。図２は、本実施形態の多機能ディジタルフィルタの構成を表したブロック図、図３は機能及び動作を説明するためのタイミングチャートである。なお、後述する各種の信号はディジタルデータであるが、信号と称して説明することとする。
【００１５】
図２において、この多機能ディジタルフィルタ１０は、次式（１）の伝達関数Ｈ(z)で表されるｎ次のＩＩＲ（Infinite Impulse Response）型ディジタルフィルタとして機能する演算部１１と、量子化器１２と、加減算器１３と、第１，第２の入力部ＳＷ1，ＳＷ2と、信号保持部ＤＦＦを有して構成されており、所定のサンプリング周期（サンプリング周波数ｆsの逆数で表される期間）Ｔsに同期して供給される入力信号Ｄ(i)に対してディジタルフィルタリングを行うことで第１の出力信号Ｄiirを出力し、また、入力信号Ｄ(i)に対してノイズシェーピングと再量子化の処理を行って第２の出力信号Ｄnsを出力する。
【００１６】
【数１】
2007049274.tif 000003
【００１７】
入力手段としての第１，第２の入力部ＳＷ1，ＳＷ2は、上述のサンプリング周期Ｔsに同期して切替え動作する。 
そして、各サンプリング周期Ｔs内の所定期間（本実施形態では、具体例として各サンプリング周期Ｔs内の前半期間としている）ＴＦにおいて、第１の入力部ＳＷ1が入力信号Ｄ(i)を第２の入力部ＳＷ2側へ転送し、更に第２の入力部ＳＷ2がその入力信号Ｄ(i)を被演算信号Ｕとして演算部１１内の加算器１１ａに供給する。
【００１８】
また、各サンプリング周期Ｔs内の上述の期間ＴＦとは重ならない他の所定期間（本実施形態では、具体例として各サンプリング周期Ｔs内の後半期間としている）ＴＲにおいて、第１の入力部ＳＷ1が後述の帰還信号ＦＢを量子化器１２と加減算器１３側へ転送し、更に第２の入力部ＳＷ2が加減算器１３から出力される後述の加減算信号ＡＤを被演算信号Ｕとして演算部１１内の加算器１１ａに供給する。
【００１９】
加減算器１３は、量子化器１２の入力信号と出力信号との差と、演算部１１からの出力信号Ｄiirとを加算することで、加減算信号ＡＤを生成し、後半期間ＴＲ内に生じる加減算信号ＡＤを入力部ＳＷ2を介して被演算信号Ｕとして演算部１１に供給する。
【００２０】
したがって、図３に示すように、各サンプリング周期Ｔsの前半期間ＴＦでは、入力信号Ｄ(i)が被演算信号Ｕとなり、後半期間ＴＲでは、加減算信号ＡＤが被演算信号Ｕとなって演算部１１に供給される。
【００２１】
演算部１１は、第１乗算器群としてのｎ個の乗算器Ａ1〜Ａnと、第２乗算器群としてのｎ＋１個の乗算器Ｂ0〜Ｂnと、上述の被演算信号Ｕと乗算器Ａ1〜Ａnから出力される乗算信号Ｄa1〜Ｄanとを加算して加算信号Ｘ0を出力する第１加算器１１ａと、乗算器Ｂ0〜Ｂnから出力される乗算信号Ｄb0〜Ｄbnを加算して出力信号Ｄiirを出力する第２加算器１１ｂと、複数系統（本実施形態では、具体例として２系統）のシフトレジスタ部ＳＲＡ，ＳＲＢと、を備えて構成されている。
【００２２】
ここで、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnは、外部からの制御によってフィルタ係数群ａ1〜ａn，ｂ0〜ｂnの各値が可変調整される乗算器で形成されている。
【００２３】
そして、乗算器Ａ1〜Ａnが、シフトレジスタ部ＳＲＡ又はＳＲＢから出力される遅延信号Ｘ1〜Ｘnとフィルタ係数ａ1〜ａnとを乗算することで乗算信号Ｄa1〜Ｄanを生成して加算器１１ａに供給し、更に乗算器Ｂ0が、加算器１１ａから出力される加算信号Ｘ0とフィルタ係数ｂ0とを乗算することで乗算信号Ｄb0を生成して加算器１１ｂに供給し、更に乗算器Ｂ1〜Ｂnが、シフトレジスタ部ＳＲＡ又はＳＲＢから出力される遅延信号Ｘ1〜Ｘnとフィルタ係数ｂ1〜ｂnとを乗算することで乗算信号Ｄb1〜Ｄbnを生成して加算器１１ｂへ供給する。
【００２４】
シフトレジスタ部ＳＲＡは、トランスペアレントラッチ（transparent latch）の動作を行うことでｎ段のファーストインファーストアウト（First-In First-Out：ＦＩＦＯ）処理を行い、フィルタ係数ａ1〜ａn，ｂ1〜ｂnと乗算させるためのいわゆる１サンプル遅延させたｎ個の遅延信号Ｘ1〜Ｘnを並列出力する。
【００２５】
すなわち、シフトレジスタ部ＳＲＡは、前半期間ＴＦ内の所定時点（以下「前半シフト時点」と称する）ｔfshiftにトランスペアレントラッチを行うことで、いわゆる１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力すると共に、その遅延信号Ｘ1〜Ｘnに基づいて生成される上述の乗算信号Ｄa1〜Ｄanと被演算信号Ｕとが加算されて加算器１１ａから出力されてくる加算信号Ｘ0を前半期間ＴＦ内の他の所定時点（以下「前半セット時点」と称する）ｔfsetにおいて新規に入力する。更に、上述の新規入力した加算信号Ｘ0を含めて、次の前半期間ＴＦ内の前半シフト時点ｔfshiftでトランスペアレントラッチの動作を行って遅延信号Ｘ1〜Ｘnを出力すると共に、加算器１１ａから出力されてくる加算信号Ｘ0を前半セット時点ｔfsetにおいて新規入力し、以下同様の処理をサンプリング周期Ｔs毎に繰り返すというＦＩＦＯ処理を行う。
【００２６】
シフトレジスタ部ＳＲＢも、シフトレジスタ部ＳＲＡと同様の構成を有しており、トランスペアレントラッチの動作を行うことでｎ段のファーストインファーストアウト処理を行って、１サンプル遅延させたｎ個の遅延信号Ｘ1〜Ｘnを並列出力すると共に、加算器１１ａから出力されてくる加算信号Ｘ0を新規入力し、以下同様の処理をサンプリング周期Ｔs毎に繰り返すというＦＩＦＯ処理を行う。
【００２７】
ただし、シフトレジスタ部ＳＲＢは、後半期間ＴＲ内の所定時点（以下、「後半シフト時点」と称する）ｔrshiftでトランスペアレントラッチの動作を行った後、同じ後半期間ＴＲ内の他の所定時点（以下、「後半セット時点」と称する）ｔrsetで加算信号Ｘ0を新規入力し、以下同様の処理を繰り返すというＦＩＦＯ処理を行う。
【００２８】
そして、シフトレジスタ部ＳＲＡが前半期間ＴＦ内の前半シフト時点ｔfshiftから前半セット時点ｔfsetの間で遅延信号Ｘ1〜Ｘnを出力し、後半期間ＴＲ内では出力しないのに対し、シフトレジスタ部ＳＲＢは後半期間ＴＲ内の後半シフト時点ｔrshiftから後半セット時点ｔrsetの間で遅延信号Ｘ1〜Ｘnを出力し、前半期間ＴＦ内では出力しない。つまり、シフトレジスタ部ＳＲＡ，ＳＲＢは、排他的に動作することで、互いの遅延信号Ｘ1〜Ｘnを競合させることなく、乗算器Ａ1〜Ａn，Ｂ1〜Ｂn側へ出力するようになっている。
【００２９】
次に、演算部１１の機能と動作について説明する。 
サンプリング周期Ｔs内の前半期間ＴＦでは、上述したように、第１，第２の入力部ＳＷ1，ＳＷ2を介して、入力信号Ｄ(i)が被演算信号Ｕとして加算器１１ａに供給され、更にシフトレジスタＳＲＡが動作状態、シフトレジスタＳＲＢが動作停止状態となる。
【００３０】
このことから、前半期間ＴＦでは、シフトレジスタＳＲＡと乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとの構成によって、演算部１１が入力信号Ｄ(i)に対して上記式（１）の伝達関数Ｈ(z)で表されるディジタルフィルタリングを行うＩＩＲ型ディジタルフィルタとして機能し、図３に示すように、各々の前半シフト時点ｔfshiftから前半セット時点ｔfsetまでの期間（以下「ＩＩＲ処理期間」と称する）内に、１サンプル遅延毎の出力信号Ｄiir（図中、Ｄiir(TF)で示す）を出力する。
【００３１】
一方、サンプリング周期Ｔs内の後半期間ＴＲでは、第２の入力部ＳＷ2を介して加減算信号ＡＤが被演算信号Ｕとして加算器１１ａに供給され、更にシフトレジスタＳＲＢが動作状態、シフトレジスタＳＲＡが動作停止状態となる。
【００３２】
このことから、後半期間ＴＲでは、シフトレジスタＳＲＢと乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとの構成によって、演算部１１が加減算信号ＡＤに対して上記式（１）の伝達関数Ｈ(z)で表されるディジタルフィルタリングを行うＩＩＲ型ディジタルフィルタとして機能し、図３に示すように、各々の後半シフト時点ｔrshiftから後半セット時点ｔrsetまでの期間（以下「ＮＳ処理期間」と称する）内に、１サンプル遅延毎の出力信号Ｄiir（図中、Ｄiir(TR)で示す）を出力する。
【００３３】
このように、演算部１１は、乗算器Ａ1〜Ａnと加算器１１ａによって上記式（１）の分母多項式で表される演算を行い、且つ乗算器Ｂ0〜Ｂnと加算器１１ｂによって上記式（１）の分子多項式で表される演算を行うことで、シフトレジスタ部ＳＲＡが動作するＩＩＲ処理期間では、入力信号Ｄ(i)に対してディジタルフィルタリングを施した出力信号Ｄiir(TF)、シフトレジスタ部ＳＲＢが動作するＮＳ処理期間では、加減算信号ＡＤに対してディジタルフィルタリングを施した出力信号Ｄiir(TR)を出力する。
【００３４】
信号保持部ＤＦＦは、各サンプリング周期Ｔsに同期して動作すると共に、前半期間ＴＦ内のＩＩＲ処理期間に演算部１１から出力される出力信号Ｄiir(TF)を所定時点（本実施形態では、具体例として前半セット時点ｔfsetとしている）においてトランスペアレントラッチし、帰還信号ＦＢとして出力する。そして、後半期間ＴＲ内に第１の入力部ＳＷ1がその帰還信号ＦＢを量子化器１２と加減算器１３側へ供給する。
【００３５】
すなわち、信号保持部ＤＦＦは、図３に示すように、ＩＩＲ処理期間内に入力信号Ｄ(i)に基づいて演算部１１で生成される出力信号Ｄiir(TF)を、帰還信号ＦＢとしてトランスペアレントラッチした後、後半期間ＴＲ内にその帰還信号ＦＢを第１の入力部ＳＷ1を介して量子化器１２と加減算器１３へ転送させ、加減算器１３で生成される加減算信号ＡＤを第２の入力部ＳＷ2を介して演算部１１へ供給させるようになっている。
【００３６】
次に、かかる構成を有する多機能ディジタルフィルタ１０の動作について、図３を参照して説明する。
【００３７】
この多機能ディジタルフィルタ１０は、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnのフィルタ係数ａ1〜ａn，ｂ0〜ｂnを、前半期間ＴＦと後半期間ＴＲとで別個独立に外部調整すると、多様なディジタルフィルタリング機能と、ノイズシェーピング回路としての機能を発揮する。そこで、機能毎に動作を説明する。
【００３８】
〈第１の機能〉
入力信号Ｄ(i)のサンプリング周期Ｔsに同期して、前半期間ＴＦにおける乗算器Ａ1〜Ａn，Ｂ0〜Ｂnのフィルタ係数ａ1〜ａn，ｂ0〜ｂnを所望の値に外部調整すると、それらのフィルタ係数ａ1〜ａn，ｂ0〜ｂnによって決まる所望の周波数特性に基づいてディジタルフィルタリングを施した出力信号Ｄiir(TF)を生成させることができる。
【００３９】
例えば、ディジタルオーディオ信号を入力信号Ｄ(i)として、所望の周波数特性に基づいてトーンコントロールを行おうとする場合、上記式（１）の伝達関数Ｈ(z)から所望の周波数特性が得られるフィルタ係数ａ1〜ａn，ｂ0〜ｂnの値を決めておき、その決めておいた値で、前半期間ＴＦに乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを外部調整すればよい。
【００４０】
そして、入力信号Ｄ(i)を供給して乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを外部調整すると、入力信号Ｄ(i)の各サンプリング周期Ｔsに同期して、第１，第２の入力部ＳＷ1，ＳＷ2が前半期間ＴＦと後半期間ＴＲを設定して切替え動作し、前半期間ＴＦにおいて、入力信号Ｄ(i)を被演算信号Ｕとして演算部１１に供給する。
【００４１】
これに対して演算部１１では、前半期間ＴＦにおいてシフトレジスタ部ＳＲＡが動作状態、シフトレジスタ部ＳＲＢが動作停止状態となることで、シフトレジスタ部ＳＲＡと乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって、所望の周波数特性に基づくディジタルフィルタリングの処理（ＩＩＲ処理）が行われ、その処理結果が出力信号Ｄiir(TF)として、加算器１１ｂから出力される。そして、引き続き各サンプリング周期Ｔsに同期して入力してくる入力信号Ｄ(i)に対しても同様のＩＩＲ処理が行われ、上記式（１）の伝達関数Ｈ(z)で表されるディジタルフィルタリングを施した出力信号Ｄiir(TF)が加算器１１ｂから出力される。
【００４２】
このように、フィルタ係数ａ1〜ａn，ｂ0〜ｂnを前半期間ＴＦにおいて外部調整すると、多機能ディジタルフィルタ１０に第１の機能を発揮させ、入力信号Ｄ(i)に対して所望の周波数特性を付与した信号として、出力信号Ｄiir(TF)を出力させることができる。
【００４３】
また、以上に述べた第１の機能では、前半期間ＴＦ内に演算部１１から出力される出力信号Ｄiir(TF)が所望の信号となることから、後半期間ＴＲ内に演算部１１から出力される出力信号Ｄiir(TR)と、量子化器１２から出力される出力信号Ｄnsは使用しなければよい。
【００４４】
〈第２の機能〉
次に、第２の機能として、この多機能ディジタルフィルタ１０は、入力信号Ｄ(i)に対して所望の周波数特性を施して、その出力信号Ｄiir(TF)を第１の出力信号として出力し、更にその出力信号Ｄiir(TF)に対してノイズシェーピングを施して別の量子化ビット数の出力信号Ｄnsに変換して第２の出力信号として出力する機能を有している。
【００４５】
すなわち、第２の機能を発揮させるには、まず、第１の機能で説明したのと同様に、上記式（１）の伝達関数Ｈ(z)から所望の周波数特性が得られるフィルタ係数ａ1〜ａn，ｂ0〜ｂnの値を決めておき、その決めておいた値で乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを前半期間ＴＦにおいて外部調整する。
【００４６】
更に、上記式（１）の伝達関数Ｈ(z)から、入力信号Ｄ(i)の信号帯域を通過帯域幅とするバンドパスフィルタやローパスフィルタの周波数特性が得られるフィルタ係数ａ1〜ａn，ｂ0〜ｂnの値を決めておき、その決めておいた値で乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを後半期間ＴＲにおいて外部調整する。
【００４７】
そして、オーバーサンプリングされた入力信号Ｄ(i)を供給して、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを外部調整すると、その入力信号Ｄ(i)の各サンプリング周期Ｔsに同期して、第１，第２の入力部ＳＷ1，ＳＷ2が前半期間ＴＦと後半期間ＴＲを設定して切替え動作し、前半期間ＴＦにおいて、入力信号Ｄ(i)を被演算信号Ｕとして演算部１１に供給する。
【００４８】
これに対して演算部１１では、前半期間ＴＦにおいてシフトレジスタ部ＳＲＡが動作状態、シフトレジスタ部ＳＲＢが動作停止状態となることで、シフトレジスタ部ＳＲＡと乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって、所望の周波数特性に基づくディジタルフィルタリングの処理（ＩＩＲ処理）が行われ、その処理結果が出力信号Ｄiir(TF)として、加算器１１ｂから出力される。
更に、信号保持部ＤＦＦが出力信号Ｄiir(TF)を帰還信号ＦＢとして保持する。
【００４９】
次に、引き続いて後半期間ＴＲになると、第１の入力部ＳＷ1が帰還信号ＦＢを量子化器１２と加減算器１３側へ転送し、加減算器１３で生成される加減算信号ＡＤが演算部１１に供給される。ここで、後半期間ＴＲでは、入力部ＳＷ1，ＳＷ2と加減算器１３と演算部１１及び信号保持部ＤＦＦが、量子化器１２に対して帰還経路として作用することとなり、更に、シフトレジスタ部ＳＲＢが動作状態、シフトレジスタ部ＳＲＡが動作停止状態となることで、シフトレジスタ部ＳＲＢと乗算器Ａ1〜Ａn，Ｂ0〜Ｂnおよび加算器１１ａ，１１ｂとの構成によって演算部１１がノイズシェーピングフィルタとして機能する。
【００５０】
このことから、後半期間ＴＲ内のＮＳ処理期間において、量子化器１２から、ノイズシェーピングが施され且つ再量子化された出力信号Ｄns(TR)が出力される。
【００５１】
そして、引き続き各サンプリング周期Ｔsに同期して入力してくる入力信号Ｄ(i)に対しても、前半期間ＴＦ内のＩＩＲ処理と後半期間ＴＲ内のＮＳ処理が繰り返して行われ、ＩＩＲ処理期間では、入力信号Ｄ(i)に対して所望の周波数特性を施した出力信号Ｄiir(TF)が出力され、ＮＳ処理期間では、出力信号Ｄiir(TF)に対して更にノイズシェーピングが施されて再量子化された出力信号Ｄns(TR)が出力される。
【００５２】
このように、第２の機能によれば、入力信号Ｄ(i)に対して所望の周波数特性を付与した出力信号Ｄiir(TF)と、その出力信号Ｄiir(TF)を再量子化した出力信号Ｄns(TR)とを、並列的且つ実質的に同時進行で生成することができる。
【００５３】
また、以上に述べた第２の機能では、前半期間ＴＦ内に演算部１１から出力される出力信号Ｄiir(TF)と後半期間ＴＲ内に演算部１１から出力される出力信号Ｄns(TR)が所望の信号となることから、後半期間ＴＲ内に演算部１１から出力される出力信号Ｄiir(TR)と前半期間ＴＦ内に量子化器１２から出力される出力信号Ｄns(TF)は使用しなければよい。
【００５４】
〈第３の機能〉
次に、第３の機能として、この多機能ディジタルフィルタ１０は、入力信号Ｄ(i)に対してノイズシェーピングを施して別の量子化ビット数の出力信号に直接的に変換するノイズシェーピング回路として機能する。
【００５５】
すなわち、第３の機能を発揮させるには、まず、上記式（１）の伝達関数Ｈ(z)に基づいて、周波数に対してゲインが一定となる周波数特性が得られるフィルタ係数ａ1〜ａn，ｂ0〜ｂnの値を決めておき、その決めておいた値で乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを前半期間ＴＦにおいて外部調整する。例えば、フィルタ係数ｂ0の値を１とし、残余のフィルタ係数ａ1〜ａn，ｂ1〜ｂnの値を全て０とする。
【００５６】
更に、上述の第２の機能の場合と同様に、上記式（１）の伝達関数Ｈ(z)から、入力信号Ｄ(i)の信号帯域を通過帯域幅とするバンドパスフィルタやローパスフィルタの周波数特性が得られるフィルタ係数ａ1〜ａn，ｂ0〜ｂnの値を決めておき、その決めておいた値で乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを後半期間ＴＲにおいて外部調整する。
【００５７】
そして、オーバーサンプリングされた入力信号Ｄ(i)を供給して乗算器Ａ1〜Ａn，Ｂ0〜Ｂnを外部調整すると、その入力信号Ｄ(i)の各サンプリング周期Ｔsに同期して、第１，第２の入力部ＳＷ1，ＳＷ2が前半期間ＴＦと後半期間ＴＲを設定して切替え動作し、前半期間ＴＦにおいて、入力信号Ｄ(i)を被演算信号Ｕとして演算部１１に供給し、後半期間ＴＲにおいて、加減算信号ＡＤを被演算信号Ｕとして演算部１１に供給するように動作する。
【００５８】
そして、シフトレジスタ部ＳＲＡが動作状態となる前半期間ＴＦでは、演算部１１が平坦な周波数特性を示すディジタルフィルタとして機能することとなり、ＩＩＲ処理期間に、入力信号Ｄ(i)と実質的に同一の出力信号Ｄiir(TF)が出力される。更に、信号保持部ＤＦＦが、その出力信号Ｄiir(TF)を帰還信号ＦＢとして保持する。
【００５９】
次に、引き続いて後半期間ＴＲになると、上述の入力信号Ｄ(i)と実質的に同一の帰還信号ＦＢが信号保持部ＤＦＦから第１の入力部ＳＷ1を介して量子化器１２と加減算器１３に供給され、加減算器１３で生成される加減算信号ＡＤが被演算信号Ｕとなって演算部１１に供給される。
【００６０】
ここで、後半期間ＴＲでは、第２の機能の場合と同様に、入力部ＳＷ1，ＳＷ2と加減算器１３と演算部１１及び信号保持部ＤＦＦが、量子化器１２に対して帰還経路として作用することとなり、更に、シフトレジスタ部ＳＲＢが動作状態、シフトレジスタ部ＳＲＡが動作停止状態となることで、シフトレジスタ部ＳＲＢと乗算器Ａ1〜Ａn，Ｂ0〜Ｂnおよび加算器１１ａ，１１ｂとの構成によって演算部１１がノイズシェーピングフィルタとして機能する。
【００６１】
このことから、後半期間ＴＲ内のＮＳ処理期間において、量子化器１２から、入力信号Ｄ(i)に対してノイズシェーピングが施され且つ再量子化された出力信号Ｄns(TR)が出力される。
【００６２】
そして、引き続き各サンプリング周期Ｔsに同期して入力してくる入力信号Ｄ(i)に対しても、前半期間ＴＦ内のＩＩＲ処理と後半期間ＴＲ内のＮＳ処理が繰り返して行われ、ＩＩＲ処理期間では、入力信号Ｄ(i)と実質的に同一の出力信号Ｄiir(TF)が演算部１１から出力され、ＮＳ処理期間では、出力信号Ｄiir(TF)に対して更にノイズシェーピングを施して再量子化された出力信号、すなわち実質的に入力信号Ｄ(i)に対してノイズシェーピングが施されて再量子化された出力信号Ｄns(TR)が出力される。
【００６３】
このように、第３の機能によれば、入力信号Ｄ(i)に対して再量子化した出力信号Ｄns(TR)を生成することができ、更に、ノイズシェーピング機能を発揮することで、折り返し雑音と量子化雑音を抑制し、再量子化された出力信号Ｄns(TR)を生成することができる。
【００６４】
また、以上に述べた第３の機能では、後半期間ＴＲ内に量子化器１２から出力される出力信号Ｄns(TR)が所望の信号となることから、前半期間ＴＦ内に量子化器１２から出力される出力信号Ｄns(TF)と演算部１１から出力される出力信号Ｄiirは使用しなければよい。
【００６５】
以上に説明したように、本実施形態の多機能ディジタルフィルタ１０によれば、上述した少なくとも３つの機能を発揮し、入力信号に対して多様なディジタルフルタリングを施すディジタルフィルタと、ノイズシェーピング回路として利用することができる。
【００６６】
更に、演算部１１は、複数系統のシフトレジスタ部ＳＲＡ，ＳＲＢに対して、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂが１系統だけ設けられた構成となっていることから、回路規模の小型化、部品点数の低減などを実現することができ、例えば半導体集積回路装置（ＩＣ、ＭＳＩ、ＬＳＩ等）に組み込んで形成すると、小型化、高集積化、高機能化等を図ることが可能である。
【００６７】
また、以上に説明した多機能ディジタルフィルタ１０では、上記式（１）の分子多項式の次数と分子多項式の次数を合わせた構成、すなわち乗算器Ａ1〜Ａnをｎ個、乗算器Ｂ0〜Ｂnをｎ＋１個としているが、変形例として、乗算器Ａ1〜Ａnの個数と、乗算器Ｂ0〜Ｂnの個数を異ならせた構成としてもよい。
【実施例】
【００６８】
より具体的な実施例について図４及び図５を参照して説明する。図４は、本実施例の多機能ディジタルフィルタの構成を表したブロック図であり、図２と同一又は相当する部分を同一符号で示している。図５は機能及び動作を説明するためのタイミングチャートである。
【００６９】
図４において、本実施例の多機能ディジタルフィルタ１０は、前記式（１）の伝達関数Ｈ(z)で表されるｎ次のＩＩＲ型ディジタルフィルタとして機能する演算部１１と、１又は複数ビットの量子化を行う量子化器１２と、減算器１３ａと、加算器１３ｂと、第１，第２の入力部ＳＷ1，ＳＷ2と、信号保持部ＤＦＦの他、駆動信号生成部１４、係数選択部１５、切替え部ＳＷ3を備えて構成されている。
【００７０】
駆動信号生成部１４は、ディジタル回路で形成されており、入力信号Ｄ(i)のサンプリング周波数ｆsを示すクロック信号ＣＫを逓倍し所定の論理演算処理を行うことで、図５に示すように、各サンプリング周期Ｔsの前半期間ＴＦと後半期間ＴＲとを論理値“Ｈ”と“Ｌ”で示す基準クロックＣＬＫと、前半期間ＴＦ内の前半シフト時点ｔfshiftを指定する第１ラッチクロックＣＫＤ1及び前半セット時点ｔfsetを指定する第１初段クロックＣＫＨ1と、後半期間ＴＦ内の後半シフト時点ｔrshiftを指定する第２ラッチクロックＣＫＤ2及び後半セット時点ｔrsetを指定する第２初段クロックＣＫＨ2を発生する。
【００７１】
係数選択部１５は、演算部１１をバンドパスフィルタやローパスフィルタ、トーンコントロールフィルタ等の所望の周波数特性に設定するための複数組のフィルタ係数データが記憶された半導体メモリ等で形成されている。そして、外部からの選択制御信号ＳＥＬによって、前半期間ＴＦと後半期間ＴＲにおける所望の周波数特性が指定されると、その指定された周波数特性に相当するフィルタ係数データを演算部１１内の乗算器Ａ1〜Ａn，Ｂ0〜Ｂnに供給して、前半期間ＴＦと後半期間ＴＲにおける夫々のフィルタ係数ａ1〜ａn，ｂ0〜ｂnを設定する。
【００７２】
第１，第２の入力部ＳＷ1，ＳＷ2は、基準クロックＣＬＫに同期して切替え動作するアナログスイッチ等で形成されており、前半期間ＴＦには入力信号Ｄ(i)を被演算信号Ｕとして、後半期間ＴＲには加算器１３ａから出力される加減算信号ＡＤを被演算信号Ｕとして演算部１１に供給する。
【００７３】
減算器１３ａと加算器１３ｂは、図２に示した加減算器１３を構成しており、減算器１３ａが量子化器１２の入力信号と出力信号との差ＳＢを演算し、加算器１３ｂが、差ＳＢと演算部１１からの出力信号Ｄiirを加算することで加減算信号ＡＤを生成するようになっている。
【００７４】
演算部１１は、図２と同様に、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと、第１，第２の加算器１１ａ，１１ｂと、シフトレジスタ部ＳＲＡ，ＳＲＢとを備えて構成されている。
【００７５】
シフトレジスタ部ＳＲＡ，ＳＲＢは、第１加算器１１ａから出力される加算信号Ｘ0を第１初段クロックＣＫＨ1に同期してトランスペアレントラッチし、第１の新規ラッチ信号Ｐxとして出力するレジスタ回路Ｄ10と、加算信号Ｘ0を第２初段クロックＣＫＨ2に同期してトランスペアレントラッチし、第２の新規ラッチ信号Ｑxとして出力するレジスタ回路Ｄ20と、レジスタ回路Ｄ10，Ｄ20に従属接続され、マルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)が介在されて多段接続されたレジスタ回路Ｄ11〜Ｄ1n，Ｄ21〜Ｄ2nを有して形成されている。
【００７６】
ここで、レジスタ回路Ｄ11〜Ｄ1nは、第１ラッチクロックＣＫＤ1に同期してトランスペアレントラッチし、レジスタ回路Ｄ21〜Ｄ2nは、第２ラッチクロックＣＫＤ2に同期してトランスペアレントラッチする。
【００７７】
更に、マルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)はアナログスイッチ等で形成されており、第１ラッチクロックＣＫＤ1に同期して、レジスタ回路Ｄ11〜Ｄ1nの出力端と乗算器Ａ1〜Ａn，Ｂ1〜Ｂnの入力端とを接続すべく切り替わり、また、第２ラッチクロックＣＫＤ2に同期して、レジスタ回路Ｄ21〜Ｄ2nの出力端と乗算器Ａ1〜Ａn，Ｂ1〜Ｂnの入力端とを接続すべく切り替わる。
【００７８】
以上のように、マルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)を介して多段接続されたレジスタ回路Ｄ10〜Ｄ1nによってＦＩＦＯ処理を行うシフトレジスタ部ＳＲＡが形成されており、図５（ｉ），（ｋ）〜（ｍ）に示すように、レジスタ回路Ｄ11〜Ｄ1nが前半期間ＴＦ内の前半シフト時点ｔfshiftから前半セット時点ｔfsetの間のＩＩＲ処理期間内に、トランスペアレントラッチを行うことでいわゆる１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、前半セット時点ｔfsetにレジスタ回路Ｄ11が加算信号Ｘ0を第１の新規ラッチ信号Ｐxとして新規入力して後段側のレジスタ回路Ｄ11へ転送する。
【００７９】
更に、マルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)を介して多段接続されたレジスタ回路Ｄ20〜Ｄ2nによってＦＩＦＯ処理を行うシフトレジスタ部ＳＲＢが形成されており、図５（ｉ），（ｑ）〜（ｓ）に示すように、レジスタ回路Ｄ21〜Ｄ2nが後半期間ＴＲ内の後半シフト時点ｔrshiftから後半セット時点ｔrsetの間のＮＳ処理期間内に、トランスペアレントラッチを行うことでいわゆる１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、後半セット時点ｔrsetにレジスタ回路Ｄ20が加算信号Ｘ0を第２の新規ラッチ信号Ｑxとして新規入力して後段側のレジスタ回路Ｄ21へ転送する。
【００８０】
信号保持部ＤＦＦは、第１初段クロックＣＫＨ1に同期してトランスペアレントラッチするレジスタ回路で形成されており、前半期間ＴＦ内のＩＩＲ処理期間に演算部１１から出力される出力信号Ｄiir(TF)を帰還信号ＦＢとして出力する。そして、後半期間ＴＲ内に第１の入力部ＳＷ1がその帰還信号ＦＢを量子化器１２と減算器１３ａ側へ供給するようになっている。
【００８１】
切替部ＳＷ3は、基準クロックＣＬＫに同期して切替え動作するアナログスイッチ等で形成され、前半期間ＴＦ内に演算部１１から出力される出力信号Ｄiir(TF)と、後半期間ＴＲ内に演算部１１から出力される出力信号Ｄns(TR)とを交互に切替えて出力する。これにより、各サンプリング周期Ｔs内に、ディジタルフィルタリングを施した信号Ｄiir(TF)とノイズシェーピングと再量子化を施した信号Ｄns(TR)とからなる時系列出力信号Ｄoutを形成して出力する。
【００８２】
次に、かかる構成を有する本実施例の多機能ディジタルフィルタ１０の各機能毎の動作について、図５を参照して説明する。
【００８３】
〈第１の機能〉
例えば、ディジタルオーディオ信号を入力信号Ｄ(i)として、所望の周波数特性に基づいてトーンコントロールを行おうとする場合の機能について説明する。
【００８４】
外部から選択制御信号ＳＥＬによって所望のトーンコントロールを行うための周波数特性を指定すると、係数選択部１５から乗算器Ａ1〜Ａn，Ｂ0〜Ｂnに対してフィルタ係数ａ1〜ａn，ｂ0〜ｂnのフィルタ係数データが、前半期間ＴＦにおいて供給される。
【００８５】
そして、入力信号Ｄ(i)を供給すると、第１，第２の入力部ＳＷ1，ＳＷ2が前半期間ＴＦと後半期間ＴＲとを基準クロックＣＬＫに同期して設定して切替え動作し、前半期間ＴＦにおいて、入力信号Ｄ(i)を被演算信号Ｕとして演算部１１に供給する。
【００８６】
これに対して演算部１１では、前半期間ＴＦにおいて、シフトレジスタ部ＳＲＡ内のレジスタ回路Ｄ10〜Ｄ1nとマルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)が、図５（ｊ）〜(ｍ)に示すように、第１ラッチクロックＣＫＤ1と第１初段クロックＣＫＨ1と基準クロックＣＬＫに同期して、１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、更に加算器１１ａから出力される加算信号Ｘ0を第１の新規ラッチ信号Ｐxとして新規に入力して処理を繰り返すというＦＩＦＯ処理を行う。
【００８７】
これにより、第１ラッチクロックＣＫＤ1と第１初段クロックＣＫＨ1との間のＩＩＲ処理期間において、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって、所望の周波数特性に基づくディジタルフィルタリングの処理（ＩＩＲ処理）が行われ、その処理結果が出力信号Ｄiir(TF)として加算器１１ｂから出力され、更に基準クロックＣＬＫに同期して切替え部ＳＷ3が加算器１１ｂ側に接続している間に、その出力信号Ｄiir(TF)が時系列出力信号Ｄoutとして出力される。そして、引き続き各サンプリング周期Ｔsに同期して入力してくる入力信号Ｄ(i)に対しても同様のＩＩＲ処理が行われ、時系列出力信号Ｄoutが出力される。
【００８８】
このように、第１の機能によれば、係数選択部１５に対し選択制御信号ＳＥＬによって所望の周波数特性を指定するだけで、入力信号Ｄ(i)に対しその周波数特性に基づくディジタルフィルタリングを施した信号、すなわち時系列出力信号Ｄoutを生成することができる。
【００８９】
〈第２の機能〉
次に、第２の機能として、入力信号Ｄ(i)に対して所望の周波数特性（例えば、トーンコントロールフィルタとしての周波数特性）を施した信号と、更にその信号に対してノイズシェーピングを施して別の量子化ビット数に変換した信号とを生成する機能について説明する。
【００９０】
係数選択部１５に対し、選択制御信号ＳＥＬによって所望のトーンコントロール等を行うための周波数特性と入力信号Ｄ(i)の信号帯域を指定すると、前半期間ＴＦにおいて、係数選択部１５から乗算器Ａ1〜Ａn，Ｂ0〜Ｂnに対してその周波数特性に相当するフィルタ係数ａ1〜ａn，ｂ0〜ｂnのフィルタ係数データが供給され、更に、後半期間ＴＲにおいて、係数選択部１５から乗算器Ａ1〜Ａn，Ｂ0〜Ｂnに対して、上述の信号帯域を通過帯域幅とするバンドパスフィルタ又はローパスフィルタとしての周波数特性に相当するフィルタ係数ａ1〜ａn，ｂ0〜ｂnのフィルタ係数データが供給される。
【００９１】
そして、オーバーサンプリングされ所定の量子化ビット数の入力信号Ｄ(i)を供給すると、その入力信号Ｄ(i)の各サンプリング周期Ｔsに同期して、第１，第２の入力部ＳＷ1，ＳＷ2が前半期間ＴＦと後半期間ＴＲを設定して切替え動作し、前半期間ＴＦにおいて、入力信号Ｄ(i)を被演算信号Ｕとして演算部１１に供給する。
【００９２】
これに対して演算部１１では、前半期間ＴＦにおいて、シフトレジスタ部ＳＲＡ内のレジスタ回路Ｄ10〜Ｄ1nとマルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)が、図５（ｉ），（ｋ）〜（ｍ）に示すように、第１ラッチクロックＣＫＤ1と第１初段クロックＣＫＨ1と基準クロックＣＬＫに同期して、１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、更に加算器１１ａから出力される加算信号Ｘ0を第１の新規ラッチ信号Ｐxとして新規に入力して処理を繰り返すというＦＩＦＯ処理を行う。
【００９３】
これにより、第１ラッチクロックＣＫＤ1と第１初段クロックＣＫＨ1との間のＩＩＲ処理期間において、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって、所望の周波数特性に基づくディジタルフィルタリングの処理（ＩＩＲ処理）が行われ、その処理結果が出力信号Ｄiir(TF)として加算器１１ｂから出力され、更に基準クロックＣＬＫに同期して切替え部ＳＷ3が加算器１１ｂ側に接続している間に、その出力信号Ｄiir(TF)が時系列出力信号Ｄoutとして出力される。
【００９４】
一方、後半期間ＴＲでは、信号保持部ＤＦＦに保持されている帰還信号ＦＢ（すなわち、前半期間ＴＦでラッチされた信号Ｄiir(TF)）が第１の入力部ＳＷ1を介して量子化器１２と減算器１３ａ側へ転送され、加算器１３ｂで生成される加減算信号ＡＤが第２の入力部ＳＷ2を介して演算部１１に供給される。そして、後半期間ＴＲにおいて、シフトレジスタ部ＳＲＢ内のレジスタ回路Ｄ20〜Ｄ2nとマルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)が、図５（ｉ），（ｑ）〜（ｓ）に示すように、第２ラッチクロックＣＫＤ2と第２初段クロックＣＫＨ2と基準クロックＣＬＫに同期して、１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、更に加算器１１ａから出力される加算信号Ｘ0を第２の新規ラッチ信号Ｑxとして新規に入力して処理を繰り返すというＦＩＦＯ処理を行う。
【００９５】
これにより、第２ラッチクロックＣＫＤ2と第２初段クロックＣＫＨ2との間のＮＳ処理期間において、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって演算部１１がノイズシェーピングフィルタとして機能し、ノイズシェーピングフィルタが施されて再量子化された出力信号Ｄns(TR)が量子化器１２から出力され、更に基準クロックＣＬＫに同期して切替え部ＳＷ3が量子化器１２側に接続している間に、その出力信号Ｄns(TR)が時系列出力信号Ｄoutとして出力される。
【００９６】
このように、第２の機能によれば、入力信号Ｄ(i)に対して所望の周波数特性を付与した出力信号Ｄiir(TF)と、その出力信号Ｄiir(TF)を再量子化した出力信号Ｄns(TR)とを時系列出力信号Ｄoutとして生成することができる。
【００９７】
〈第３の機能〉
次に、第３の機能として、入力信号Ｄ(i)に対してノイズシェーピングを施して別の量子化ビット数の出力信号に直接的に変換するノイズシェーピング回路として動作する場合について説明する。
【００９８】
係数選択部１５に対し、選択制御信号ＳＥＬによって入力信号Ｄ(i)の信号帯域を指定すると、前半期間ＴＦにおいて、係数選択部１５から乗算器Ａ1〜Ａn，Ｂ0〜Ｂnへ、周波数に対してゲインが一定となる周波数特性に相当するフィルタ係数ａ1〜ａn，ｂ0〜ｂnのフィルタ係数データが供給され、更に、後半期間ＴＲにおいて、係数選択部１５から乗算器Ａ1〜Ａn，Ｂ0〜Ｂnへ、上述の信号帯域を通過帯域幅とするバンドパスフィルタ又はローパスフィルタとしての周波数特性に相当するフィルタ係数ａ1〜ａn，ｂ0〜ｂnのフィルタ係数データが供給される。
【００９９】
そして、オーバーサンプリングされた所定の量子化ビット数の入力信号Ｄ(i)を供給すると、その入力信号Ｄ(i)の各サンプリング周期Ｔsに同期して、第１，第２の入力部ＳＷ1，ＳＷ2が前半期間ＴＦと後半期間ＴＲを設定して切替え動作し、前半期間ＴＦにおいて、入力信号Ｄ(i)を被演算信号Ｕとして演算部１１に供給する。
【０１００】
これに対して演算部１１では、前半期間ＴＦにおいて、第２の機能の場合と同様に、シフトレジスタ部ＳＲＡ内のレジスタ回路Ｄ10〜Ｄ1nとマルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)が、図５（ｉ），（ｋ）〜（ｍ）に示すように、第１ラッチクロックＣＫＤ1と第１初段クロックＣＫＨ1と基準クロックＣＬＫに同期して、１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、更に加算器１１ａから出力される加算信号Ｘ0を第１の新規ラッチ信号Ｐxとして新規に入力して処理を繰り返すというＦＩＦＯ処理を行う。
【０１０１】
これにより、第１ラッチクロックＣＫＤ1と第１初段クロックＣＫＨ1との間のＩＩＲ処理期間において、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって、上述の周波数に対してゲインが一定となる周波数特性に基づくディジタルフィルタリングの処理（ＩＩＲ処理）が行われ、実質的に入力信号Ｄ(i)と同一の出力信号Ｄiir(TF)が加算器１１ｂから出力される。
【０１０２】
一方、後半期間ＴＲにおいて、信号保持部ＤＦＦに保持されている帰還信号ＦＢが第１の入力部ＳＷ1を介して量子化器１２と減算器１３ａ側へ転送され、加算器１３ｂで生成される加減算信号ＡＤが第２の入力部ＳＷ2を介して演算部１１に供給される。そして、後半期間ＴＲにおいて、シフトレジスタ部ＳＲＢ内のレジスタ回路Ｄ20〜Ｄ2nとマルチプレクサ回路ＭＵＸ(1)〜ＭＵＸ(n)が、図５（ｉ），（ｑ）〜（ｓ）に示すように、第２ラッチクロックＣＫＤ2と第２初段クロックＣＫＨ2と基準クロックＣＬＫに同期して、１サンプル遅延させた遅延信号Ｘ1〜Ｘnを出力し、更に加算器１１ａから出力される加算信号Ｘ0を第２の新規ラッチ信号Ｑxとして新規に入力して処理を繰り返すというＦＩＦＯ処理を行う。
【０１０３】
これにより、第２ラッチクロックＣＫＤ2と第２初段クロックＣＫＨ2との間のＮＳ処理期間において、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂとによって演算部１１がノイズシェーピングフィルタとして機能し、ノイズシェーピングフィルタが施されて再量子化された出力信号Ｄns(TR)が量子化器１２から出力され、更に基準クロックＣＬＫに同期して切替え部ＳＷ3が量子化器１２側に接続している間に、その出力信号Ｄns(TR)が時系列出力信号Ｄoutとして出力される。
【０１０４】
このように、第３の機能によれば、入力信号Ｄ(i)に対してノイズシェーピングを施して別の量子化ビット数に再量子化した時系列出力信号Ｄoutを生成することができる。
【０１０５】
以上に説明したように、本実施例の多機能ディジタルフィルタ１０によれば、上述した少なくとも３つの機能を発揮し、入力信号に対して多様なディジタルフルタリングを施すディジタルフィルタと、ノイズシェーピング回路として利用することができる。
【０１０６】
更に、演算部１１は、複数系統のシフトレジスタ部ＳＲＡ，ＳＲＢに対して、乗算器Ａ1〜Ａn，Ｂ0〜Ｂnと加算器１１ａ，１１ｂが１系統だけ設けられた構成となっていることから、回路規模の小型化、部品点数の低減などを実現することができ、例えば半導体集積回路装置（ＩＣ、ＭＳＩ、ＬＳＩ等）に組み込んで形成すると、小型化、高集積化、高機能化等を図ることが可能である。
【０１０７】
更に、係数選択部１５に対し選択制御信号ＳＥＬによって所望の周波数特性を指定等するだけで、入力信号Ｄ(i)に対しその周波数特性に基づくディジタルフィルタリングを施した信号Ｄiir(TF)や、ノイズシェーピングされ再量子化された信号Ｄns(TR)を、時系列出力信号Ｄoutとして容易に生成することができる。
【図面の簡単な説明】
【０１０８】
【図１】従来技術の課題を説明するための説明図である。
【図２】本発明の実施形態に係る多機能ディジタルフィルタの構成を表したブロック図である。
【図３】図２に示した多機能ディジタルフィルタの機能と動作を説明するためのタイミングチャートである。
【図４】実施例に係る多機能ディジタルフィルタの構成を表したブロック図である。
【図５】図４に示した多機能ディジタルフィルタの機能と動作を説明するためのタイミングチャートである。
【符号の説明】
【０１０９】
１０…多機能ディジタルフィルタ
１１…演算部
１２…量子化器
１３…加減算器
ＳＷ1，ＳＷ2…入力部
１１ａ…第１加算器
１１ｂ…第２加算器
Ａ1〜Ａn，Ｂ0〜Ｂn…乗算器
ＤＦＦ…信号保持部
ＳＲＡ，ＳＲＢ…シフトレジスタ部
【図１】
2007049274.tif 000004
【図２】
2007049274.tif 000005
【図３】
2007049274.tif 000006
【図４】
2007049274.tif 000007
【図５】
2007049274.tif 000008