(57)【要約】【課題】  実装基板などに実装した際に優れた接続寿命をもたらす構造を備えた半導体装置を提供する。【解決手段】  本発明に係る半導体装置１は、一面に電極３を配してなる半導体基板２と、半導体基板２の一面を覆うように配され、かつ、電極３が露呈するように開口部を有する第一中間層４と、第一中間層４を部分的に覆うように配された第二中間層５と、第一中間層４のみを覆い、前記開口部を通して電極３と電気的に接続された第一導電部７ａと、第一中間層４及び第二中間層５の双方を覆い、前記開口部を通して電極３と電気的に接続された第二導電部７Ａと、を少なくとも備え、第一導電部７ａと第二導電部７Ａにあって第一中間層４又は第二中間層５に載置される被覆部６（６ａ、６Ａ）が設けられる位置に応じて、第一中間層４及び／又は第二中間層５の厚さが異なることを特徴とする。【選択図】  図１
2007088142.tif 000002
【特許請求の範囲】
【請求項１】
一面に電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する第一中間層と、
前記第一中間層を部分的に覆うように配された第二中間層と、
前記第一中間層のみを覆い、前記開口部を通して前記電極と電気的に接続された第一導電部と、
前記第一中間層及び前記第二中間層の双方を覆い、前記開口部を通して前記電極と電気的に接続された第二導電部と、
を少なくとも備えた半導体装置であって、
前記第一導電部と前記第二導電部にあって前記第一中間層又は前記第二中間層に載置される被覆部が設けられる位置に応じて、前記第一中間層及び／又は前記第二中間層の厚さが異なることを特徴とする半導体装置。
【請求項２】
前記被覆部が複数配される場合、
前記第二中間層は、前記半導体基板の外周域に位置する前記被覆部を載置する部分が、他の部分に比べて厚いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記被覆部が複数配される場合、
前記第二中間層は、前記被覆部を載置する部分または領域ごとに異なる厚さを有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第一中間層と前記第二中間層は、異なる部材からなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
一面に電極を配してなる半導体基板の上に、前記電極が露呈するように開口部を有する第一中間層を形成する工程と、
前記第一中間層を部分的に覆うように第二中間層を形成する工程と、
前記第一中間層のみを覆い、前記開口部を通して前記電極と電気的に接続された第一導電部を形成する工程と、
前記第一中間層及び前記第二中間層の双方を覆い、前記開口部を通して前記電極と電気的に接続された第二導電部を形成する工程とを、
少なくとも具備したことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至４のいずれか一項に記載の半導体装置を備えたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに電子装置に係る。より詳細には、半田バンプを備えた構造の半導体装置において、実装基板などに実装した際に優れた接続寿命を有する半導体装置及びその製造方法並びに電子装置に関する。
【背景技術】
【０００２】
従来、電子部品で用いられる半導体パッケージ構造として、例えば半導体チップを樹脂により封止したパッケージ（所謂、「Dual Inline Package、以下「ＤＩＰ」と略記する場合がある」や「Quad Flat Package、以下「ＱＦＰ」と略記する場合がある」）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【０００３】
これに対し、近年広く普及している半導体パッケージ構造として、例えばボールグリットアレイ（Ball Grid Array、以下「ＢＧＡ」と略記する場合がある）がある。これは、パッケージの平坦な表面に半田バンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰに比べて高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはＣＳＰ（チップスケールパッケージ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
【０００４】
これらＢＧＡタイプの半導体パッケージは、回路を形成したウェハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
【０００５】
これに対し、一般的に「ウェハレベルＣＳＰ」と呼ばれる製法においては、このウェハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、半田バンプなどを形成し、最終工程おいてウェハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。したがって、パッケージ構造をウェハ基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウェハ状態で加工するので専用の装置を必要としない。これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。ウェハレベルＣＳＰの技術については、例えば、日経マイクロデバイス誌、２００２年２月号のｐ．４２や、同誌２０００年３月号のｐ．１２１、同誌２０００年４月号のｐ．１１４などに詳細が記載されている。
【０００６】
このようにウェハレベルＣＳＰは、高密度な実装を実現できる安価な半導体パッケージであるが、半導体パッケージを実装基板に実装した状態での接続寿命は、従来のパッケージに比べてやや劣るという問題点がある。
【０００７】
すなわち、実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な過重を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。このような応力は、ＢＧＡといった半田バンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、半田バンプの接合部に最も集中しやすい。このため、この半田バンプやその周辺では、図１１に示すように、クラック１００ａや剥離１００ｂなどの問題が発生し易く、最終的には回路の断線や短絡に至って、デバイスが動作しなくなってしまうという問題が起こる。
【０００８】
図１１は、半田バンプ１０９が接合された半導体パッケージ１０１を、半田バンプ１０９を介して実装基板１１０の接続部１１２に実装した概略断面図であり、半田バンプ１０９に接続寿命を低下させるクラック１００ａなどが発生した状態を示す。半導体パッケージ１０１は、半導体基板１０２の一面に絶縁樹脂層１０４、配線１０６、半田バンプ１０９が順に設けられている。
具体的には、このウェハレベルＣＳＰは、以下に示すような二つの問題を有する。
【０００９】
（１）        強度に関する問題
半田バンプは、実装基板から受ける外部応力あるいは熱応力を緩和・吸収する機能を有する。しかし、その応力が大きいほど、あるいは加わる回数が多いほど、半田バンプには金属疲労が蓄積していくため、クラックが発生し易くなる。また、半田バンプで緩和・吸収できなかった応力成分は、半導体パッケージの配線や絶縁樹脂層、あるいは半導体デバイスそのものに加わるため、これらの接続境界からの剥離が発生しやすくなる。
【００１０】
（２）電気的接続に関する問題
クラックが発生することにより電気抵抗が増大してしまい、半導体デバイスに必要な電力が供給できなくなる。あるいは電気信号が正常に伝達しなくなる。特に、高周波の信号の伝達特性は悪化しやすい。
【００１１】
このため、半導体パッケージを実装基板に実装した状態において接続寿命の向上を図ることを目的として、各種構造を形成する方法が提案されている。
例えば、ポストと呼ばれる金属製の柱を、半田バンプと半導体デバイスとの間に形成する方法Ａ（特許文献１参照）、あるいは応力緩和機能を持つ厚い樹脂層を半導体基板の全面に形成する方法Ｂ（特許文献２から５参照）が挙げられる。また、応力の緩和と吸収の機能を併せ持つ樹脂コアを備えたポスト構造を、半田バンプごとに形成する方法Ｃも提案されている（特許文献６参照）。
【００１２】
しかしながら、上記方法には、次のような問題があった。
方法Ａの場合、接続寿命の向上を得るためには、かなり高さ（厚さ）の大きいポストを設ける必要があるため、半導体パッケージの薄型化が図りにくい。
方法Ｂの場合、チップサイズが大きくなるとそれに伴い周辺の応力が大きくなるので、中間層を厚くする必要があり、基板に反りが発生しやすくなる。
方法Ｃの場合、ポストのコア部（樹脂層の厚い部分）が半導体パッケージ上に点在して配されているので、方法ＡやＢに比べてパッケージの反りを低減できる反面、半田バンプにそれぞれ微小なコアを形成する必要があるため、複雑で多段階にわたる製造工程が必須となり、生産性の向上を図ることが難しい。
【特許文献１】特開２０００−２００８００号公報
【特許文献２】ＷＯ１９９８／０２５２９７号公報
【特許文献３】特開２００１−２２３２９２号公報
【特許文献４】特開平１１−２０４５６０号公報
【特許文献５】特開２０００−３５３７１６号公報
【特許文献６】ＷＯ２０００／０７７８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上記事情に鑑みてなされたものであり、実装基板などに実装した際に優れた接続寿命をもたらす構造を備えた半導体装置を提供することを第一の目的とする。また、この優れた接続寿命を可能とする構造を、単純な製造工程により生産できる半導体装置の製造方法を提供することを第二の目的とする。
【課題を解決するための手段】
【００１４】
本発明の請求項１に係る半導体装置は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する第一中間層と、前記第一中間層を部分的に覆うように配された第二中間層と、前記第一中間層のみを覆い、前記開口部を通して前記電極と電気的に接続された第一導電部と、前記第一中間層及び前記第二中間層の双方を覆い、前記開口部を通して前記電極と電気的に接続された第二導電部と、を少なくとも備えた半導体装置であって、前記第一導電部と前記第二導電部にあって前記第一中間層又は前記第二中間層に載置される被覆部が設けられる位置に応じて、前記第一中間層及び／又は前記第二中間層の厚さが異なることを特徴とする。
【００１５】
本発明の請求項２に係る半導体装置は、請求項１において、前記被覆部が複数配される場合、前記第二中間層は、前記半導体基板の外周域に位置する前記被覆部を載置する部分が、他の部分に比べて厚いことを特徴とする。
【００１６】
本発明の請求項３に係る半導体装置は、請求項１において、前記被覆部が複数配される場合、前記第二中間層は、前記被覆部を載置する部分または領域ごとに異なる厚さを有することを特徴とする。
【００１７】
本発明の請求項４に係る半導体装置は、請求項１乃至３のいずれか一項において、前記第一中間層と前記第二中間層は、異なる部材からなることを特徴とする。
【００１８】
本発明の請求項５に係る半導体装置の製造方法は、一面に電極を配してなる半導体基板の上に、前記電極が露呈するように開口部を有する第一中間層を形成する工程と、前記第一中間層を部分的に覆うように第二中間層を形成する工程と、前記第一中間層のみを覆い、前記開口部を通して前記電極と電気的に接続された第一導電部を形成する工程と、前記第一中間層及び前記第二中間層の双方を覆い、前記開口部を通して前記電極と電気的に接続された第二導電部を形成する工程とを、少なくとも具備したことを特徴とする。
【００１９】
本発明の請求項６に係る電子装置は、請求項１乃至４のいずれか一項に記載の半導体装置を用いたことを特徴とする。
【発明の効果】
【００２０】
本発明の請求項１に係る半導体装置は、第一中間層を部分的に覆うように第二中間層を配し、第一中間層のみを覆うように第一導電部を、第一中間層及び第二中間層の双方を覆うように第二導電部を、それぞれ設けたことにより、第二導電部にあって第二中間層に載置される被覆部のみ、第二中間層の分だけ厚い下地上に存在することになる。すなわち、半導体基板の一面において、第二中間層に載置される被覆部は第一中間層に載置される被覆部に比べて、半導体基板の一面から見た高さが、第二中間層の厚み分だけ嵩上げされた形態をなす。
【００２１】
このような被覆部は双方とも外部基板との接続領域として機能するが、その設けられた位置に応じて、その下地をなす中間層の合計した厚さを調整できる。ゆえに、本発明によれば、半導体基板はそのほぼ全域が応力緩和機能を有する第一中間層で覆われるとともに、外部基板との例えば半田バンプを介した接続に伴い応力が加わりやすい被覆部の下方のみ厚い下地（第一中間層に第二中間層を積み重ねた部分）とすることにより、局所的に応力緩和機能を高めつつ、この厚い下地を設けたことによる反りの発生しやすい領域を最小限に抑えることができるので、外部基板に実装した際に優れた接続寿命をもたらす構造を備えた半導体装置が得られる。
【００２２】
本発明の請求項５に係る半導体装置の製造方法は、一面に電極を配してなる半導体基板の上に、前記電極が露呈するように開口部を有する第一中間層を形成し、次にこの第一中間層を部分的に覆うように第二中間層を形成した後、前記第一中間層のみを覆い、前記開口部を通して前記電極と電気的に接続された第一導電部を形成するとともに、前記第一中間層及び前記第二中間層の双方を覆い、前記開口部を通して前記電極と電気的に接続された第二導電部を形成することにより、上述した外部基板に実装した際に優れた接続寿命をもたらす構造を備えた半導体装置が得られる。この製造方法によれば、第一中間層や第二中間層の厚さのみ適宜変更して設けるだけで、この構造を作製できることから、製造条件の簡単化が図れるとともに、設計自由度の高い製造プロセスが構築できる。
【００２３】
本発明の請求項６に係る電子部品は、上述した半導体装置を用いたことにより、外部からの振動や荷重などによる影響を受けにくくなるので、優れた耐久性と高い信頼性とを兼ね備えることが可能となる。ゆえに、本発明は、外部からの振動などを受けやすい、携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置において、耐衝撃性の改善や電気的な接続信頼性の向上をもたらす。
【発明を実施するための最良の形態】
【００２４】
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明の半導体装置の一例を示す図面であり、半導体装置の構造を説明する断面図である。図１（ａ）は第一導電部が第一中間層のみを覆う部分、図１（ｂ）は第二導
電部が第一中間層及び第二中間層の双方を覆う部分を示している。
【００２５】
本実施形態における半導体装置１は、一面に電極３を配してなる半導体基板２と、半導体基板２の一面を覆うように配され、かつ、電極３が露呈するように開口部を有する第一中間層４と、第一中間層４を部分的に覆い、外部基板との接続領域に配された第二中間層５と、第一中間層４のみを覆い、前記開口部を通して電極３と電気的に接続された第一導電部７ａと、第一中間層４及び第二中間層５の双方を覆い、前記開口部を通して電極３と電気的に接続された第二導電部７Ａと、を少なくとも備えており、第一導電部７ａと第二導電部７Ａにあって第一中間層４又は第二中間層５に載置される被覆部６（６ａ、６Ａ）が設けられる位置に応じて、第一中間層４及び／又は第二中間層５の厚さが異なる構成をなしている。すなわち、半導体装置１は、開口部を通して電極３と電気的に接続される導電部７として、異なるタイプの第一導電部７ａと第二導電部７Ａとを備えている。
【００２６】
半導体基板２は、シリコンウェハなどの半導体ウェハでもよく、半導体ウェハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合は、まず、半導体ウェハの上に、各種半導体素子やＩＣなどを形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【００２７】
中間層１１は、第一中間層４と第二中間層５とから構成されている。第一中間層４は、半導体基板２の全面又は特定の領域を覆うように配され、外部接続用電極としての半田バンプ９ａが配置される被覆部６ａを備えるとともに、半導体基板２の一面に配された電極３が露呈するように開口部を有する。また、第二中間層５は、第一中間層４の上に、ポストのコアとして部分的に配され、外部接続用電極としての半田バンプ９Ａが配置される被覆部６Ａを備える。ここで、特定の領域とは、上述した各種半導体素子やＩＣなどを形成した部分を少なくとも覆う領域であり、例えば、第一中間層４により覆われていない他の領域は、半導体ウェハを切断（ダイシング）する際に用いられる。
【００２８】
第二中間層５は、被覆部６Ａが設けられた位置に応じて厚さが異なっており、被覆部６Ａが複数配される場合、半導体基板２の外周域に位置する第二導電部７Ａを載置する部分に第二中間層５を設けることにより、他の部分に比べて厚さを有するものが望ましい。また、第二中間層５は、被覆部６Ａが複数配される場合、被覆部６Ａを載置する部分または領域ごとに異なる厚さを有するものとしても良い。この被覆部６Ａを載置する部分または領域とは、一つの半田バンプ９Ａに対する被覆部６Ａだけを個別に載置するものや、複数の半田バンプ９Ａに対する被覆部６Ａを複数まとめて載置するように第一中間層４の上に跨って形成されるもの、またはこれらを組み合わせたものをいう。
【００２９】
なお、中間層１１は、本実施形態の場合、第一中間層４と第二中間層５の二つの層から構成されているが、必要な部分が残るようにエッチングなどによって最初から一体に構成しても良いし、あるいは二つ以上の層から構成するようにしても構わない。また、第一中間層４と第二中間層５は同一材料で構成する他に、さらに絶縁特性や機械強度などを向上させるために異なる部材としても良い。
【００３０】
第一中間層４をなす材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強く、難燃性に優れている樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂などが好ましい。
【００３１】
また、第二中間層５をなす部材としては、ヤング率の低い特性を有する部材が適しており、例えばポリイミド樹脂やエポキシ樹脂、ポリイミド−アミド樹脂、フッ素樹脂、シリコーン樹脂、フェノール樹脂といったポリマーが挙げられる。樹脂のヤング率は、５ＧＰａ以下が望ましく、１ＧＰａ以下がより好ましい。また、第二中間層５は、絶縁性を有していても、導電性を有していても良い。
【００３２】
第二導電部７Ａにあって第二中間層５に載置される被覆部６Ａは、外部基板（不図示）との接続領域に配された接続パッドであり、ポストのコアとして機能する第二中間層５を覆うように配されている。一方、第一導電部７ａ及び第二導電部７Ａは、第一中間層４に有する開口部を通して電極３と被覆部６とを電気的に接続する配線層である。
【００３３】
第一導電部７ａ及び第二導電部７Ａの材料としては、銅や銀、ニッケル、金、アルミニウムあるいはこれらの合金、またはこれらの積層が好ましい。中でも、電気伝導率が最も高い銀あるいは銅がより好ましい。この後のプロセスで半田バンプを形成する際に発生するボイドを低減するため、少なくとも再配線層の上面を金の層にすることがより好ましい。また、銅と金を積層する場合、その間にニッケル層を介した構造がより好ましい。
なお、第二中間層５が導電性を有する部材で構成される場合は、第二中間層５の上面が接続パッドの役割を有するものとなるので、別途導電部を形成することは不要となる。
【００３４】
また、第一導電部７ａ及び第二導電部７Ａの上には、必要に応じて封止樹脂層８を設けることができる。封止樹脂層８には、半田バンプ９を搭載する位置に、例えば被覆部６を露呈するような開口部を有する。この封止樹脂層８に適した部材は、第一中間層４に適する絶縁性部材と同じであり、例えば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などである。また、厚さは１〜１０μｍが適当であるが、第一導電部７ａ上に２μｍ以上あることが望ましい。
【００３５】
図２は、本発明の半導体装置を実装基板に実装した状態を示す断面図である。
前述のように構成された半導体装置１は、被覆部６（６ａ、６Ａ）の上に外部接続用端子としての半田バンプ９（９ａ、９Ａ）を搭載してから、図２に示すように、これらの半田バンプ９（９ａ、９Ａ）が実装基板１０に設けられた導電部１２にそれぞれ対向するように配置し、半導体装置１が有する半田バンプ９（９ａ、９Ａ）を実装基板１０が有する導電部１２に各々接触させて実装する。
【００３６】
次に、本発明における半導体装置の製造方法の一例について説明する。
図３は、図１（ｂ）に示した構成部分（第二導電部が第一中間層及び第二中間層の双方を覆う部分）における製造方法の一例を工程順に示す断面図である。
まず、半導体基板２を用意する。この半導体基板２としては、例えば、一面に電極３が配された半導体ウェハが挙げられる［図３（ａ）］。
【００３７】
次いで、半導体基板２を覆うように第一中間層４を形成した後、電極３が露呈するように開口部３’を第一中間層４に設ける［図３（ｂ）］。第一中間層４に使われる材料は、例えば、感光性をもち、フォトリソグラフィ技術を利用してパターニングすることにより形成することができる。また、第一中間層４は、例えばスピンコート法、キャスティング法、ディスペンス法などにより、半導体基板２上に塗布することで形成することができる。また、第一中間層４を印刷法でパターン形成することも可能である。さらに、第一中間層４は、シート状の材料を貼ることで形成しても構わない。
【００３８】
その後、第一中間層４の一部を覆うように、半導体装置（半導体パッケージとも呼ぶ）に加わる曲げや振動、衝撃といった機械荷重や、熱応力を吸収して緩和・分散することができる機能を有する、ポストのコアとして機能する第二中間層５を形成する［図３（ｃ）］。第二中間層５は、外部接続用電極としての半田バンプが配置される第一中間層４の一部に載置されている。
樹脂を用いてポストコアを形成する方法としては、感光性樹脂を用いる場合と非感光性樹脂を用いる場合に大別できる。
【００３９】
感光性樹脂を用いる場合は、まず、スクリーン印刷する方法、樹脂シートをラミネートする方法、若しくは樹脂を塗布する方法（スピンコート法、カーテンコート法など）により、第一中間層４上に樹脂層を形成する。次いで、この樹脂層に対して露光処理と現像処理を施すことにより所望の形状にパターンニングした後、焼成処理を施すことにより、図３（ｃ）に示すような第二中間層５からなるポストコアを得る。
【００４０】
一方、非感光性樹脂の場合は、感光性樹脂の場合と同様に、ウェハ全面に樹脂層を形成したのち、レーザ加工する方法やプラズマエッチングする方法などによって所望の形状にする。その際、ポストコアのパターンに樹脂をスクリーン印刷する方法を用いてもよい。その後、焼成処理を施すことにより、図３（ｃ）に示すような第二中間層５からなるポストコアを得る。
【００４１】
次いで、第二中間層５を形成した後、第二中間層５を覆い、外部基板との接続を可能とする被覆部６を含むように、電極３と電気的に接続される第二導電部７Ａを形成する［図３（ｄ）］。第二導電部７Ａの形成プロセスとしては、アディティブ法、セミアディティブ法、サブトラクティブ法などがあるが、配線幅あるいは配線間隔の最小値が１〜５０μｍの場合、セミアディティブ法がより好ましい。また、導電層の形成手法としては、電解めっき、無電解めっき、スパッタ、蒸着などが挙げられるが、配線厚さが０．５μｍ以上の場合は、電解めっきあるいは無電解めっきが好ましく、さらに１〜３０μｍの場合は電解めっきの方がより好ましい。
【００４２】
そして、第一中間層４及び第二導電部７Ａを覆うように封止樹脂層８を形成することにより、半導体装置１とすることができる［図３（ｅ）］。この封止樹脂層８は、半田バンプ９の搭載を可能とし、半田バンプ９を第二導電部７Ａに直接接触させるための開口部６’を有する。
【００４３】
その後、封止樹脂層８の開口部６’を通して被覆部６と接続するように半田バンプ９を搭載し、この半導体装置１を所定の寸法にダイシングすることにより、半導体チップを得ることができる。この半田バンプ９は、例えば、半田または金などの材料によってボール状に形成された外部への出力端子であり、半導体基板２と実装基板１０とを電気的に接続する。また、半田バンプを形成する方法としては、ペースト印刷法、ボール搭載法、ディスペンス法、めっき法などがあるが、半田バンプの高さが半田バンプのピッチ間隔の３０％以上、例えば、半田バンプのピッチが０．５ｍｍなら、半田バンプの高さは０．１５ｍｍ以上の場合は、ボール搭載法がより好ましく、５〜３０％の場合は、ペースト印刷法がより好ましい。
【００４４】
図１（ａ）と図１（ｂ）はそれぞれ、第一導電部７ａ、第二導電部７Ａの上に一つの半田バンプ９（９ａ、９Ａ）を設けた様子を示しているが、紙面奥行き方向に、同様の構成を複数個もつように配置してもよい。図１（ｂ）の構成とする場合は、複数個の半田バンプ９Ａを載置する第二導電部７Ａがそれぞれ離間した状態で、共通する一つのポストコア５の上に配置しても構わない。また、図１（ａ）の場合も、紙面奥行き方向に、同様の構成を複数個もつように配置してもよいことは言うまでもない。なお、図１（ｂ）では、第二中間層５からなるポストコアのサイズは半田バンプの直径と同程度となっているが、これより大きくても小さくても構わない、つまり細長くてもよい。ただし、ポストコアの半田バンプ下部におけるサイズは、最も短いところでも、半田バンプ直径の５０％よりも大きい方が望ましい。
【００４５】
また、半導体パッケージ内にある全ての半田バンプにポストを形成する必要は無い。その理由は、少なくともパッケージの中央から離れている半田バンプほど、より大きな応力が発生するからである。また、基板曲げなどの機械荷重についても、中央の半田バンプはその周りに多くの半田バンプが配置されているが、外側の半田バンプでは、片側にしか半田バンプが無いため、外側の半田バンプほど応力が集中する傾向があるためである。
以下では、上述した半田バンプの配置例について図面に基づき説明する。
【００４６】
図４及び図５は、半導体パッケージ内にある半田バンプのうち、半導体パッケージのコーナー領域にポストコアを配置した一例を示す図であり、図４は模式的な平面図を、図５は図４の線分Ｉ−Ｉにおける模式的な断面図を、それぞれ表している。
具体的には、図４に示す半導体パッケージ１Ａは、７×７の配列で半田バンプ９（９Ａ，９ａ）を配した例であり、特に各コーナー領域に位置する２×２個の半田バンプ９Ａが全て共通するポストコア５Ａの上に形成されたものである。なお、各コーナー領域を除いた領域に位置する半田バンプ９ａは、第一中間層４の上に設けられている。ただし、図４と図５においては、説明の都合により、半田バンプ９ａや９Ａに電気的に接続されている第一導電部と第二導電部を双方とも省略して描写してある。
【００４７】
図６及び図７は、半導体パッケージ内にある半田バンプのうち、半導体パッケージのコーナー領域にポストコアを配置した他の一例を示す図であり、図６は模式的な平面図を、図７は図６の線分ＩＩ−ＩＩにおける模式的な断面図を、それぞれ表している。
【００４８】
具体的には、図６に示す半導体パッケージ１Ｂは、７×７の配列で半田バンプ９（９Ｂ，９ｂ）を配した例であり、特に各コーナー領域に位置する３個の半田バンプ９Ｂが異なるポストコア５Ｂの上に形成されたものである。図６に示すように、半導体パッケージ１Ｂの上方から見て、２つのポストコア５Ｂは個別に離間して設けられ、各ポストコア５Ｂは半導体パッケージ１Ｂの対角線（線分ＩＩ−ＩＩに相当）にほぼ直交する方向に延びた形態をもつ。なお、各コーナー領域を除いた領域に位置する半田バンプ９ｂは、第一中間層４の上に設けられている。ただし、図６と図７においては、説明の都合により、半田バンプ９ｂや９Ｂに電気的に接続されている第一導電部と第二導電部を双方とも省略して描写してある。
【００４９】
図８乃至図１０は、半導体パッケージ内にある半田バンプのうち、半導体パッケージの外周領域にポストコアを配置した一例を示す図であり、図８は模式的な平面図を、図９は図８の線分ＩＩＩ−ＩＩＩにおける模式的な断面図を、図１０は図８の線分ＩＶ−ＩＶにおける模式的な断面図を、それぞれ表している。
【００５０】
具体的には、図８に示す半導体パッケージ１Ｃは、７×７の配列で半田バンプ９（９Ｃ，９ｃ）を配した例であり、図９及び図１０から明らかなように、特に半導体パッケージ１Ｃの最外周域に位置する半田バンプ９Ｃが全て共通するポストコア５Ｃの上に形成されたものである。なお、最外周域を除いた領域に位置する半田バンプ９ｃは、第一中間層４の上に設けられている。ただし、図８乃至図１０においては、説明の都合により、半田バンプ９ｃや９Ｃに電気的に接続されている第一導電部と第二導電部を双方とも省略して描写してある。
【００５１】
また、ポストコアをなす部材としては、例えば、シリコーンゴム、フッ素ゴム、アクリルゴム、二トリルゴム、水素化二トリルゴム、ウレタンゴムなどのエラストマを使用しても良い。しかし、一般的に半導体パッケージの製造プロセスにおいては２００℃を越える場合が少なくないことから、部材の耐熱性を考慮すると、シリコーンゴムあるいはフッ素ゴムを用いるのがより好ましい。ただし、製造プロセスで酸性薬品に晒される場合は、フッ素ゴムを用いるのが好ましく、一方、アルカリ性薬品に晒される場合はシリコーンゴムを用いる方が好ましい。
【００５２】
エラストマでポストコアを形成する方法としては、液状のゴムをディスペンサで射出して所定の位置に転写する方法や、あるいは液状のゴムを型に流し込んでこれをウェハに転写する方法がある。
【００５３】
上述したポストコアをなす部材として、半田を用いてもよい。半田は、融点が４５０℃以下の金属あるいは合金の総称であり、スズ−鉛、スズ−銀、スズ−銀−銅、スズ−亜鉛、スズ−インジウム、スズ−ビスマスなどが例示される。また、半田は、銅や銀、アルミニウムといった一般的に電子部品の配線材料として用いられる金属材料に比べてヤング率が小さく、特に融点が２００℃以上のはんだは、常温においてもクリープ特性を有するため、応力を緩和・吸収する能力に非常に優れた材料である。また、良好な電気伝導性を有することから、電気的にも安定した構造といえる。半田でポストコアを形成するためには、ペースト印刷法やディスペンス法、搭載法、めっき法などがあるが、ポスト形状を比較的自由に設計できるめっき法が好ましい。
【００５４】
さらに、ポストコアをなす部材としては、超弾性特性を有する、例えば、Ｔｉ−Ｎｉ合金やＴｉ−Ｎｂ−Ａｌ合金といったチタン系の合金を用いることもできる。これらの材料は、通常の金属よりもヤング率が低く、また、塑性変形しにくいため、エラストマと同じように応力を緩和・吸収することができる。このようなチタン系合金でポストコアを形成するためには、搭載法が最も適している。
【００５５】
以上説明したように、本発明ではポストコアを形成するが、その特徴は、半田バンプ個々にではなく、複数の半田バンプに跨った（すなわち、複数の半田バンプに共有するように）、例えば半田バンプのピッチ以上の大きなサイズで形成することである。
【００５６】
つまり、応力を吸収する突部（ポストコア）は、少なくともその突部の上面の一部を覆うように、複数の導電部７からなる被覆部６Ａが設けられ、個々の被覆部６Ａの上にそれぞれ半田バンプが形成される構成とすることにより、一個のポストコア上に複数個の半田バンプが設けられた形態が得られる。
【００５７】
これにより、ポストコアを微細パターンで形成する必要がなくなるので、その材料の選択性が広がる。例えば、樹脂を用いてポストコアを形成する場合、樹脂の性能は従来よりも解像度が小さく、また、感度が低くてもかまわない。また、その形成方法も、スクリーン印刷法やラミネート法といった簡易な手法で直接パターンを形成することができる。特に、感光性樹脂を用いる場合は、露光装置の解像度が従来より低くても構わない。したがって、本発明によれば、材料、装置償却、工数といった観点から、製造が容易となると共に、低コスト化も図ることが可能となる。
【００５８】
また、本発明では、半田バンプの全てではなく、その一部にのみポスト構造を形成する構成としたことにより、パッケージの反りの発生を抑制できるという特徴も併せ持つことができる。
【００５９】
さらに、本発明に係るポスト構造は、樹脂を導電層が完全に覆ってしまう構造ではないので、従来構造に比べて導電層がポストのコアの変形を束縛しない。これに加えて、ポストコアのサイズが従来より大きいので、樹脂を厚く塗布した場合でも、パターニングが容易に可能となり、より高さのあるポストコアを形成することもできる。これらの理由から、本発明は半導体パッケージの接続寿命の向上に著しく寄与する。
【産業上の利用可能性】
【００６０】
本発明は、例えば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る半導体装置の構造例を示す断面図である。
【図２】本発明に係る半導体装置を実装基板に実装した状態を示す断面図である。
【図３】本発明に係る半導体装置の製造方法の一例を工程順に示す断面図である。
【図４】本発明に係る半導体パッケージの構造例を示す平面図である。
【図５】図４に示す半導体パッケージのＩ−Ｉ線に沿う断面図である。
【図６】本発明に係る半導体パッケージの他の構造例を示す平面図である。
【図７】図６に示す半導体パッケージのＩＩ−ＩＩ線に沿う断面図である。
【図８】本発明に係る半導体パッケージの他の構造例を示す平面図である。
【図９】図８に示す半導体パッケージのＩＩＩ−ＩＩＩ線に沿う断面図である。
【図１０】図８に示す半導体パッケージのＩＶ−ＩＶ線に沿う断面図である。
【図１１】従来の半導体装置の構造例を示す断面図である。
【符号の説明】
【００６２】
１  半導体装置、２  半導体基板、３  電極、３’  開口部、４  第一中間層、５（５Ａ、５Ｂ、５Ｃ）  第二中間層（ポストコア）、６（６ａ、６Ａ）  被覆部、６’  開口部、７  導電部、７ａ  第一導電部、７Ａ  第二導電部、９（９ａ、９Ａ、９ｂ、９Ｂ、９ｃ、９Ｃ）  半田バンプ、１０  実装基板、１１  中間層、１２  導電部。
【図１】
2007088142.tif 000003
【図２】
2007088142.tif 000004
【図３】
2007088142.tif 000005
【図４】
2007088142.tif 000006
【図５】
2007088142.tif 000007
【図６】
2007088142.tif 000008
【図７】
2007088142.tif 000009
【図８】
2007088142.tif 000010
【図９】
2007088142.tif 000011
【図１０】
2007088142.tif 000012
【図１１】
2007088142.tif 000013