(57)【要約】【目的】ＳＯＩ構造の半導体基板の半導体島領域内に機能領域を形成した後に、高アスペクト比のトレンチにＬＰ−ＴＥＯＳ酸化膜を充填し、アニール処理を施して誘電体分離構造を形成する場合に、前記半導体島領域の電気特性に悪影響を及ぼさず且つ前記ＬＰ−ＴＥＯＳ膜にクラックを生じさせない半導体装置の製造方法の提供。【構成】半導体支持基板上に絶縁膜を介して半導体層を備えるＳＯＩ半導体基板の前記半導体層に、複数の半導体機能領域を形成後、それらの領域間に、前記半導体層の表面から前記絶縁膜に達するトレンチを形成し、ＬＰ−ＴＥＯＳ酸化膜を充填した後、８５０℃乃至９５０℃の範囲のポストアニール処理を施す際に、炉入れ、炉出し温度を６５０℃乃至８００℃とし、前記炉入れ、炉出し温度と前記ポストアニール温度との間の昇温、降温速度を３℃／分乃至４℃／分という半導体装置の製造方法とする。【選択図】        図１
2007027557.tif 000002
【特許請求の範囲】
【請求項１】
半導体支持基板上に絶縁膜を介して半導体層を備えるＳＯＩ半導体基板の前記半導体層の表面から前記絶縁膜に達するトレンチを形成し、該トレンチに減圧ＣＶＤ法により形成されるＴＥＯＳ酸化膜を充填した後、熱処理炉で８５０℃乃至９５０℃の範囲のいずれかの温度によるポストアニール処理を施す際に、炉入れおよび炉出し温度を６５０℃乃至８００℃の範囲のいずれかの温度とし、前記炉入れおよび炉出し温度と前記ポストアニール温度との間の昇温速度および降温速度を３℃／分乃至４℃／分の範囲のいずれかの速度とすることを特徴とする半導体装置の製造方法。
【請求項２】
前記ＴＥＯＳ酸化膜充填後のＳＯＩ半導体基板を炉外から炉内へ引き入れる炉入れ速度およびその逆の場合の炉出し速度をそれぞれ５０ｍｍ／分以下とすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記炉入れおよび炉出し温度をそれぞれ約７００℃とすることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記昇温速度および降温速度をそれぞれ約３．５℃／分とすることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特には、トレンチを用いた誘電体分離構造を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
相互に素子分離を必要とする低耐圧の制御回路デバイスと高耐圧デバイスなどとを同一基板上に形成するパワーＩＣにおいて、分離に要する面積の縮小や前記デバイスに内蔵される寄生デバイスによる悪影響の低減または素子分離機能を完全にする等のためにＳＯＩ基板が利用される。ＳＯＩ基板は半導体支持基板上に絶縁膜を挟んで半導体機能層を形成するための半導体層（基板）を貼り合わせた構造となっている。前記半導体層はＳＯＩ基板上で素子分離構造と前記支持基板上の絶縁膜とにより囲まれた複数の半導体島領域に相互に絶縁分離され、それぞれの半導体島領域内に、前記制御回路デバイスや高耐圧デバイス等の機能領域が形成される。そのような素子分離構造として、前記半導体層に表面から前記絶縁膜に達するように形成されたトレンチにノンドープポリシリコンやシリコン酸化膜などの絶縁膜を充填させた誘電体分離構造が知られている。
【０００３】
従来の前記誘電体分離構造を有するＳＯＩ半導体基板の製造方法について説明する。
たとえば、図３（ａ）に示すように、半導体支持基板５１の上に絶縁膜５２を介して形成された半導体層５３（半導体基板）の表面にエッチングマスク層５４を形成し、それにフッ素系混合ガスを用いて異方性エッチングを施し、誘電体分離構造用トレンチ形成予定領域を窓開けする。
次に、図３（ｂ）に示すように、エッチングマスク層５４の窓開け部から、フッ素系混合ガスを用いて異方性のプラズマエッチングを施して、絶縁膜５２にまで達する前記誘電体分離構造用トレンチ（以降分離用トレンチ５５と略）５５を形成する。ここで、前記分離用トレンチ５５の幅は１〜４μｍ、その深さは１０〜４０μｍである。
次に、エッチングマスク層５４を除去した後、図３（ｃ）に示すように、半導体層５３の表面側を、約１１５０℃の水蒸気雰囲気中で約１００分間、熱酸化して、前記分離用トレンチ５５の側壁に厚さが約１μｍの側壁絶縁膜５６を形成する。このとき、分離用トレンチ５５の外部の半導体層５３の表面側にも絶縁膜５６ａが形成される。
【０００４】
次に、図３（ｄ）に示すように、熱ＣＶＤ法により、半導体層５３の表面側に多結晶半導体層５７（充填層）を堆積して分離用トレンチ５５の内部を埋め込む。このとき、分離用トレンチ５５の外部の半導体層５３の表面側にも多結晶半導体層５７ａが堆積する。
次に、図４（ａ）に示すように、半導体層５３の表面側にエッチバックまたは研磨を施して、分離用トレンチ５５の外部の多結晶半導体層５７ａを除去する。
しかる後に、図４（ｂ）に示すように、希フッ酸を用いて分離用トレンチ５５の外部の絶縁膜５６ａを除去すると、半導体層５３に、側壁絶縁膜５６および多結晶半導体層５７を備える分離用トレンチ５５と、絶縁膜５２とによって素子分離された半導体島領域を備える誘電体分離構造を備えたＳＯＩ半導体基板５０が形成される。
次に、図４（ｃ）に示すように、半導体層５３に形成された半導体島領域としての素子形成領域５０ａ，５０ｂ，５０ｃ，５０ｄに第１のダイオード５９ａ，ｐｎｐトランジスタ５９ｂ，ＭＯＳＦＥＴ５９ｃおよび第２のダイオード５９ｄをそれぞれ形成して集積回路を構成する発明が知られている（特許文献１）。
【０００５】
前述のように、トレンチを用いた前記誘電体分離構造は前記半導体層にトレンチを形成した後、トレンチ内に酸化膜を充填したり、前述のように薄い酸化膜を介してノンドープポリシリコンを充填して形成される。また、前記誘電体分離構造を形成するタイミングとしては、前記各半導体島領域内に制御回路や高耐圧デバイスなどの機能領域を形成する前に行う場合と、前記機能領域を形成した後に行う場合とがあり、必要に応じて選択される。いずれにしても、前記半導体島領域内に形成される機能領域の電気特性やその信頼性に悪影響を及ぼさないように、または逆に前記機能領域の形成条件により前記誘電体分離構造の形成条件に制約を受けるので、分離構造の形成方法、形成条件および形成時期を適切に選択する必要がある。前述の特許文献１に記載のトレンチへのポリシシリコンの充填による誘電体分離構造は、各半導体島領域内に制御回路や高耐圧デバイスなどの機能領域を形成する前に行う場合には適しているが、後に行う場合は、絶縁性の高く質の高い薄い熱酸化膜の形成が困難なため、分離性能が充分に発揮されないことがある。従って、半導体島領域内に機能領域を形成した後に、良好なトレンチによる誘電体分離構造を設ける場合の製造方法の改良が望まれている。以降の説明では、前記半導体島領域内への機能領域の形成後に、前記誘電体分離構造を形成する場合に限定して説明することとする。この場合、前記分離構造の形成の際には、半導体島領域内の機能領域に悪影響を及ぼすような高温の熱処理などを行うことはできないという制約を受けるので、この点を考慮する必要がある。
【０００６】
さらに、前記誘電体分離構造のトレンチ幅は狭い方がコスト的に有利である。しかし、その結果、トレンチ形状は深さと幅との比、すなわち、深さ／幅が高アスペクト比となり、ますます、酸化膜を充填する際にトレンチ開口部が先に塞がれやすくなって、トレンチ中にボイドを巻き込み易くなるという課題が生じる。この課題の克服も重要である。
前記トレンチに充填されるシリコン酸化膜としては、シラン系材料を用いたＣＶＤ酸化膜よりも、カバレッジ性の高い有機系材料から形成されるＴＥＯＳ（テトラエチルオルソシリケート）酸化膜が一般的に好ましく用いられる。その中でも高アスペクト比を有するトレンチへの充填には、ボイドを形成し難くてカバレッジ性に特に優れたＬＰ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ）−ＴＥＯＳ酸化膜が特に好ましい。ＬＰ−ＴＥＯＳ酸化膜は減圧ＣＶＤ法により、有機系のＴＥＯＳガスと酸素系ガスとの反応により形成されるシリコン酸化膜であり、前述のようにステップカバレッジ性が特に優れている。ただし、絶縁性を高めて膜質を上げるには膜中に残存する炭素Ｃと水素Ｈ原子を充分に除去するため、ポストアニールを行う必要がある。
【０００７】
一方、よく知られたＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）分離構造において、シリコン基板に設けられたトレンチにＴＥＯＳ酸化膜を埋め込む場合、その後の高温熱処理で体積が収縮することにより、トレンチ内に熱酸化膜を介して埋め込まれたＴＥＯＳ酸化膜がトレンチ内側面のシリコンから剥がれ、前記内側面に隙間が生じることがある。このような隙間が生じると、この隙間に配線材などが入り込み、ショート不良を起こす問題があることが知られている（特許文献２―課題）。
さらに、ＳＯＩ構造の半導体装置において、深いトレンチに酸化物系の充填材を充填して、絶縁耐圧を低下させることなく結晶欠陥の発生を防止するために、支持基板に酸化膜を介して貼り付けられたシリコン層にマスクパターンの形成後に、異方性エッチングを行い、前記酸化膜に至る深いトレンチを形成し、このトレンチに薄い熱酸化膜を介してＴＥＯＳ酸化膜を埋め込む半導体装置の製造方法の発明も知られている（特許文献３−要約）。
【特許文献１】特開平６―１５１５７６号公報
【特許文献２】特開平１０−２８９９４６号公報
【特許文献３】特開平８−２３０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＬＰ−ＴＥＯＳ酸化膜は、前述のように、膜中に残存する炭素Ｃと水素Ｈ原子を除去するためにポストアニールを行うと、炭素Ｃと水素Ｈが抜けて膜の収縮を起こすという性質があり、この収縮により、トレンチ内部に埋め込まれたＬＰ−ＴＥＯＳ酸化膜の中心部にクラックが発生し、空洞ができるという不具合が見られることがある。図２はトレンチ中心部に発生したクラックを示す半導体基板の断面図である。このようなクラックが発生すれば、予定した誘電体分離性能は発揮されず、半導体装置の品質が低下し、良品率が悪くなる。また、誘電体分離性能への直接的な影響が小さい場合でも、後工程における洗浄工程などにおいて、前記空洞内部に薬液が浸入し、またその薬液は残存し易いので、汚染され、半導体特性の劣化、良品率低下などを引き起こす原因となることがあった。
【０００９】
本発明は、以上述べた点に鑑みてなされたものであり、ＳＯＩ構造の半導体基板の半導体島領域内に機能領域を形成した後に、高アスペクト比のトレンチをエッチング形成し、ＬＰ−ＴＥＯＳ酸化膜を充填し、アニール処理を施して誘電体分離構造を形成する場合に、前記半導体島領域の電気特性に悪影響を及ぼさず且つ前記ＬＰ−ＴＥＯＳ膜にクラックを生じさせない半導体装置の製造方法の提供を目的とするものである。
【課題を解決するための手段】
【００１０】
特許請求の範囲の請求項１記載の本発明によれば、半導体支持基板上に絶縁膜を介して半導体層を備えるＳＯＩ半導体基板の前記半導体層の表面から前記絶縁膜に達するトレンチを形成し、該トレンチに減圧ＣＶＤ法により形成されるＴＥＯＳ酸化膜を充填した後、熱処理炉で８５０℃乃至９５０℃の範囲のいずれかの温度によるポストアニール処理を施す際に、炉入れおよび炉出し温度を６５０℃乃至８００℃の範囲のいずれかの温度とし、前記炉入れおよび炉出し温度と前記ポストアニール温度との間の昇温速度および降温速度を３℃／分乃至４℃／分のいずれかの速度とする半導体装置の製造方法とすることにより、達成される。
特許請求の範囲の請求項２記載の本発明によれば、前記ＴＥＯＳ酸化膜充填後のＳＯＩ半導体基板を炉外から炉内へ引き入れる炉入れ速度およびその逆の場合の炉出し速度をそれぞれ５０ｍｍ／分以下とする特許請求の範囲の請求項１記載の半導体装置の製造方法とすることが好ましい。
【００１１】
特許請求の範囲の請求項３記載の本発明によれば、前記炉入れおよび炉出し温度をそれぞれ約７００℃とする特許請求の範囲の請求項１または２記載の半導体装置の製造方法とすることがより好ましい。
特許請求の範囲の請求項４記載の本発明によれば、前記昇温速度および降温速度をそれぞれ約３．５℃／分とする特許請求の範囲の請求項１乃至３のいずれか一項に記載の半導体装置の製造方法とすることが望ましい。
【発明の効果】
【００１２】
本発明によれば、ＳＯＩ構造の半導体基板の半導体島領域内に機能領域を形成した後に、高アスペクト比のトレンチを形成し、ＬＰ−ＴＥＯＳ酸化膜を充填し、アニール処理を施して誘電体分離構造を形成する場合に、前記半導体島領域の電気特性に悪影響を及ぼさず且つＬＰ−ＴＥＯＳ膜にクラックを生じさせない半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の半導体装置の製造方法にかかる製造工程を示す半導体基板の要部断面図である。本発明は、その要旨を超えないかぎり、以下説明する実施例の記載に限定されるものではない。
【実施例１】
【００１４】
６〜８インチ径のシリコン半導体支持基体１上に絶縁膜２を介してｎ型シリコン半導体層３を貼り付けたＳＯＩシリコン半導体基板を用意する。前記ｎ型シリコン半導体層３を所要の適切な厚さに加工した後、図示しない高耐圧スイッチングデバイスやその制御回路デバイスなどを前記シリコン半導体層３のそれぞれ相互に異なる領域内に形成した後、さらに、その表面にシリコン酸化膜４を形成する。シリコン酸化膜４にフォトリソグラフィ技術を用いて、前記デバイス領域間に生じ易い電気的な相互干渉を防止するための誘電体分離構造を形成するために用いられるトレンチ用のパターン形成を行う（図１（ａ））。開口後フォトレジストおよび／またはシリコン酸化膜をマスクとして、公知のＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術により異方性エッチングを行い絶縁膜２に達するトレンチ５を形成する（図１（ｂ））。ＲＩＥに用いられる材料としては、ＨＢｒ、ＮＦ３ガスなどが好ましい。
【００１５】
次に、図示しない減圧ＣＶＤ装置中、６００℃〜７５０℃の温度の酸素雰囲気で、有機系のＴＥＯＳ（テトラエチルオルソシリケイト）ソースガスの分解および化学反応により形成されるＴＥＯＳ酸化膜６を、前記トレンチエッチングされたＳＯＩシリコン基板上に、前記トレンチ５を充分に埋めるに足りる厚さ以上に堆積させる（図１（ｃ））。堆積後、ＴＥＯＳ酸化膜６から残存する炭素Ｃと水素Ｈを除去して緻密で絶縁性の高い膜とするために、さらに、別の熱処理炉で酸素雰囲気で、８５０℃、３０分間の条件でポストアニール処理を行う。ポストアニール温度は８５０℃〜９５０℃の範囲から必要に応じて選択することができる。アニール時間は少なくとも３０分程度が必要である。アニール温度が９５０℃を超えると、既に、ＳＯＩ半導体基板上の半導体層３に形成されている前記デバイス領域（図示せず）に影響を及ぼす。一方、アニール温度が８５０℃を下回ると、膜中の残存炭素Ｃや水素Ｈが充分に抜けない傾向が強くなり、膜質が劣化し、絶縁性も次第に悪くなるので好ましくない。
【００１６】
ただし、本発明では特に８５０℃〜９５０℃の前記ポストアニール温度によるアニール処理の前後の炉入れ温度、炉出し温度と炉入れ温度から前記アニール温度への昇温速度および前記アニール温度から前記炉出し温度への降温速度を規定することが充填したＴＥＯＳ酸化膜６のクラック７およびクラック７に誘発されるシリコンクラック８（図２）の発生防止にとって重要であることを見つけてなされたものである。それによると、炉入れ温度と炉出し温度は６５０℃〜８００℃の範囲のいずれかの温度から選ばれるのが好ましく、特には７００℃近辺の温度が好ましい。且つ炉入れ温度から前記アニール温度間の昇温速度および前記アニール温度処理の終了後炉出し温度までの降温速度はそれぞれ３．０℃／分〜４．０℃／分から選択することができるが、３．５℃／分とすることが最も好ましいことが分かった。ただし、前述の炉入れ温度と炉出し温度、または前記昇温速度と降温速度をそれぞれ同一とする必要性は特にはない。
【００１７】
前記炉入れ温度と炉出し温度の６５０℃〜８００℃について説明すると、下限の６５０℃以下とすることは前記クラック７、８を防止することに関しては好ましいものの、６５０℃以下の温度とすると、アニール温度との差が次第に大きくなり過ぎ、昇温と降温に時間が掛かるようになり、生産効率的に好ましくないということである。上限の８００℃以上の場合、通常の生産的な炉入れ速度、炉出し速度（５０ｍｍ／分）でＳＯＩ半導体基板を炉に出し入れすると、前記クラック７、８が入る惧れが大きいということである。前記昇温速度と降温速度については、下限の３．０℃／分以下とすることはクラック７、８の防止という観点からは良好であるが、生産効率的に実際的でないということであり、上限の４．０℃／分以上ではクラック７、８の惧れが大きくなることから、前述のように温度範囲、速度範囲などが決められた。
【００１８】
ＴＥＯＳ酸化膜６充填後のＳＯＩ半導体基板を炉外からアニール炉内へ引き入れる炉入れ速度およびその逆の場合の炉出し速度をそれぞれ５０ｍｍ／分以下とする。この炉入れ速度および炉出し速度は、本発明にかかる温度範囲内の炉入れ温度および炉出し温度であっても、それらの温度からの急冷、急熱は好ましくないということから、生産効率的な観点をも考慮に入れて決められた５０ｍｍ／分を上限値とするものであり、これ以下であれば、クラック防止の観点からは問題ないので、下限値は特に設定していない。従って、生産効率的観点からは５０ｍｍ／分に近い速度が好ましい。
これ以降の製造工程は、ＳＯＩ半導体基板の表面に形成されたＴＥＯＳ酸化膜６とマスク酸化膜２をエッチバックまたは研摩により除去すると、ＴＥＯＳ酸化膜による誘電体分離構造により半導体島領域に分離され、該半導体島領域それぞれ制御回路デバイスや高耐圧デバイスなどが形成されたＳＯＩ半導体基板を備えたパワーＩＣなどの半導体装置が形成される。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置の製造方法にかかる製造工程を示す半導体基板の要部断面図である。
【図２】従来の半導体装置の製造方法にかかるトレンチ内のＬＰ−ＴＥＯＳ酸化膜にクラックが発生したことを示す半導体基板の要部断面図である。
【図３】従来の誘電体分離構造を有するＳＯＩ半導体基板の製造工程を示す半導体基板の要部断面図である（その１）。
【図４】従来の誘電体分離構造を有するＳＯＩ半導体基板の製造工程を示す半導体基板の要部断面図である（その２）。
【符号の説明】
【００２０】
１    半導体支持基板
２    絶縁膜
３    半導体層
４    マスク酸化膜
５    トレンチ酸化膜
７    クラック
８    シリコンクラック。
【図１】
2007027557.tif 000003
【図２】
2007027557.tif 000004
【図３】
2007027557.tif 000005
【図４】
2007027557.tif 000006