(57)【要約】【課題】デューティ比と出力直流電圧の関係が非線形なＤＣ−ＤＣコンバータにおいて、誤差信号と出力直流電圧の関係が線形となり、帰還系の安定化設計が容易なＤＣ−ＤＣコンバータを提供することを目的とする。【解決手段】ＤＣ−ＤＣコンバータが、出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、所定値を有する基準信号と三角波信号を比較してスイッチ素子をオンオフする駆動信号を生成する比較回路とを有する。【選択図】図１
2007151381.tif 000002
【特許請求の範囲】
【請求項１】
オンオフを繰り返すスイッチ素子と、前記スイッチ素子のオン期間に入力からのエネルギーを蓄え、前記スイッチ素子のオフ期間に出力へエネルギーを放出するインダクタとを有するＤＣ−ＤＣコンバータであって、
出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、
所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路と、
を有するＤＣ−ＤＣコンバータ。
【請求項２】
前記発振回路は、前記誤差信号の大きさに比例した振幅を有する三角波信号を生成することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記発振回路は、
前記誤差信号の大きさに比例した電流を出力する電流源回路と、
所定の周波数を有するクロック信号を生成するクロック信号発生器と、
前記クロック信号に従ってオンオフする放電スイッチと、
前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサとを有し、
前記三角波信号が前記コンデンサの充放電電圧波形であることを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記比較回路は、入力電圧に応動した大きさを有する基準信号と前記三角波信号を比較することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記比較回路は、起動時に前記所定値より大きなレベルから経時的に前記所定値に向かって小さくなる基準信号と前記三角波信号を比較することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項６】
オンオフを繰り返すスイッチ素子と、前記スイッチ素子のオン期間に入力からのエネルギーを蓄え、前記スイッチ素子のオフ期間に出力へエネルギーを放出するインダクタとを有するＤＣ−ＤＣコンバータに用いられる制御回路であって、
出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、
所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路と、
を有するＤＣ−ＤＣコンバータの制御回路。
【請求項７】
前記発振回路は、前記誤差信号の大きさに比例した振幅を有する三角波信号を生成することを特徴とする請求項６記載のＤＣ−ＤＣコンバータの制御回路。
【請求項８】
前記発振回路は、
前記誤差信号の大きさに比例した電流を出力する電流源回路と、
所定の周波数を有するクロック信号を生成するクロック信号発生器と、
前記クロック信号に従ってオンオフする放電スイッチと、
前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサとを有し、
前記三角波信号が前記コンデンサの充放電電圧波形であることを特徴とする請求項７記載のＤＣ−ＤＣコンバータの制御回路。
【請求項９】
前記比較回路は、入力電圧に応動した大きさを有する基準信号と前記三角波信号を比較することを特徴とする請求項６記載のＤＣ−ＤＣコンバータの制御回路。
【請求項１０】
前記比較回路は、起動時に前記所定値より大きなレベルから経時的に前記所定値に向かって小さくなる基準信号と前記三角波信号を比較することを特徴とする請求項６記載のＤＣ−ＤＣコンバータの制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ素子のオンオフ動作によってインダクタへのエネルギーの蓄積と放出を繰り返し、直流の入力電圧を目標の出力電圧に変換するＤＣ−ＤＣコンバータ及びその制御回路に関する。
【背景技術】
【０００２】
入力直流電源から入力直流電圧を入力し、各種電子回路用に電源電圧となる出力直流電圧を出力する電源回路において、例えば入力直流電圧より大きい出力直流電圧を出力する場合、昇圧コンバータが用いられる。
【０００３】
一般的な昇圧コンバータとその制御回路としては、図９に示すような構成のものが知られている。以下に、第１の従来の昇圧コンバータとその制御回路について図９を用いて説明する。図９において、１はバッテリー等の入力直流電源、２はインダクタ、３はＭＯＳＦＥＴからなるスイッチ素子、４はダイオードからなる整流手段、５はコンデンサからなる平滑手段であり、３０は制御回路である。インダクタ２とスイッチ素子３は直列に接続され、この直列回路は入力直流電源１と並列に接続される。インダクタ２とスイッチ素子３の接続点に整流手段４が接続され、整流手段４の出力が平滑手段５によって平滑されて出力直流電圧Ｖｏが出力される。以上のインダクタ２とスイッチ素子３と整流手段４と平滑手段５が昇圧コンバータを構成する。制御回路３０は、出力直流電圧を検出し、スイッチ素子３に駆動信号ＤＲを供給し、そのオンオフ制御を行う。
【０００４】
制御回路３０は誤差増幅回路３１、発振回路３２、及び比較器３３から構成される。誤差増幅回路３１は、出力直流電圧Ｖｏを検出し、目標値との誤差を増幅した誤差信号Ｖｅを発生する。誤差信号Ｖｅは、出力直流電圧Ｖｏが目標値より高いと低下し、目標値より低いと上昇する。発振回路３２は、所定の周期で増減する三角波信号Ｖｔを発生する。三角波信号Ｖｔの振動の幅をＥｔとする。比較器３３は、三角波信号Ｖｔと誤差信号Ｖｅを比較し、誤差信号Ｖｅが大きい時にＨレベルとなる駆動信号ＤＲを発生する。
【０００５】
図１０は、制御回路３０の各部動作波形図であり、三角波信号Ｖｔ、誤差信号Ｖｅ、及び駆動信号ＤＲを示す。駆動信号ＤＲのパルス幅、即ちスイッチ素子のオン時間は誤差信号Ｖｅの上昇とともに大きくなる。
【０００６】
図９において、スイッチ素子３がオンの時、インダクタ２には入力直流電圧Ｖｉが印加され、入力直流電源１から、インダクタ２を介して、スイッチ素子３へと電流が流れ、インダクタ２にエネルギーが蓄積される。次にスイッチ素子３がオフの時、インダクタ２には出力直流電圧Ｖｏと入力直流電圧Ｖｉとの差電圧（Ｖｉ−Ｖｏ）が印加され、入力直流電源１から、インダクタ２を介して、整流手段４へと電流が流れ、インダクタ２に蓄えられたエネルギーが放出される。スイッチ素子３の１スイッチング周期（三角波信号Ｖｔの周期）に占めるオン時間（駆動信号ＤＲのパルス幅）の割合（デューティ比という）をＤとすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄ）、で表される。デューティ比Ｄは誤差信号Ｖｅの上昇とともに大きくなる。即ち、出力直流電圧Ｖｏが目標値となるように制御回路３０によってデューティ比Ｄが調整される。
【０００７】
以上のような従来の昇圧コンバータの制御回路３０の三角波信号Ｖｔの代わりにクロック信号を用いることによって多用性を向上した制御回路として、例えば特許文献１に開示されているものがある。
以下に、第２の従来例として、特許文献１に開示されている昇圧コンバータとその制御回路を、図１１を用いて説明する。図１１において、入力直流電源１と、インダクタ２、スイッチ素子３、整流手段４、平滑手段５からなる昇圧コンバータの構成は図９と同様である。４０は制御回路であり、出力直流電圧を検出し、スイッチ素子３に駆動信号ＤＲを供給し、そのオンオフ制御を行う。
【０００８】
制御回路４０は誤差増幅回路４１、発振回路４２、定電流源回路４３、コンデンサ４４、比較器４５、ラッチ回路４６、及びトランジスタ４７から構成される。誤差増幅回路４１は、出力直流電圧Ｖｏを検出し、目標値との誤差を増幅した誤差信号Ｖｅを発生する。誤差信号Ｖｅは、出力直流電圧Ｖｏが目標値より高いと低下し、目標値より低いと上昇する。発振回路４２は所定の周期のクロック信号Ｖｃｋを発生し、ラッチ回路４６をセットする。定電流源回路４３は定電流Ｉｏを出力し、コンデンサ４４を充電する。コンデンサ４４の静電容量をＣ４とする。比較器４５は、誤差信号Ｖｅとコンデンサ４４の充電電圧Ｖ４を比較し、コンデンサ４４の充電電圧が誤差信号Ｖｅを上回るとハイレベルを出力し、ラッチ回路４６をリセットする。ラッチ回路４６の出力Ｑは、ラッチ回路４６がセットされるとハイレベルになり、リセットされるとローレベルとなる駆動信号ＤＲを発生する。駆動信号ＤＲはスイッチ素子３のゲートに入力され、ハイレベルの時にスイッチ素子３をオン状態し、ローレベルの時にオフ状態とする。一方、ラッチ回路４６の反転出力ＱＢはトランジスタ４７を駆動し、駆動信号ＤＲがローレベルの期間、即ちスイッチ素子３のオフ期間にコンデンサ４４を短絡放電する。
【０００９】
図１２は、制御回路４０の各部動作波形図であり、クロック信号Ｖｃｋ、誤差信号Ｖｅ、コンデンサ４４の充電電圧Ｖ４、ラッチ回路４６へのリセット信号Ｒ、及び駆動信号ＤＲを示す。駆動信号ＤＲのパルス幅、即ちスイッチ素子３のオン時間は誤差信号Ｖｅの上昇とともに大きくなる。
【特許文献１】特開平５−７６１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上のように構成された従来例の昇圧コンバータでは、誤差信号Ｖｅとデューティ比Ｄは線形の関係にあるが、デューティ比Ｄと出力直流電圧Ｖｏの関係は、Ｖｏ＝Ｖｉ／（１−Ｄ）、となり、非線形である。
例えば、図９に示した第１の従来の昇圧コンバータとその制御回路３０の場合、簡単化のために三角波信号Ｖｔが０〜Ｅｔを増減するものとすると、デューティ比Ｄは誤差信号Ｖｅによって、Ｄ＝Ｖｅ／Ｅｔ、で表される。従って、出力直流電圧Ｖｏは、下記式（１）で示される。
【００１１】
Ｖｏ＝Ｖｉ／（１−Ｄ）＝Ｖｉ・Ｅｔ／（Ｅｔ−Ｖｅ）        （１）
【００１２】
即ち、誤差信号Ｖｅが上昇するほど出力直流電圧Ｖｏの上昇の仕方（∂Ｖｏ／∂Ｖｅ）が大きくなる。
一方、第２の従来の昇圧コンバータとその制御回路４０の場合、スイッチ素子３のオン時間Ｔｏｎは、誤差信号Ｖｅとコンデンサ４４の静電容量Ｃ４と定電流Ｉｏを用いて、Ｔｏｎ＝Ｖｅ・Ｃ４／Ｉｏ、と表される。クロック信号Ｖｃｋの周期、即ち、スイッチング周期をＴｓとすると、デューティ比Ｄは、Ｄ＝Ｔｏｎ／Ｔｓ、であるから、出力直流電圧Ｖｏは、下記式（２）で示される。
【００１３】
Ｖｏ＝Ｖｉ・Ｔｓ／（Ｔｓ−Ｔｏｎ）
＝Ｖｉ・Ｔｓ／（Ｔｓ−Ｖｅ・Ｃ４／Ｉｏ）              （２）
【００１４】
従って、誤差信号Ｖｅが上昇するほど（∂Ｖｏ／∂Ｖｅ）が大きくなる点は第１の従来例と同様である。このことは、出力直流電圧Ｖｏが入力直流電圧Ｖｉにくらべて大きくなるほど、わずかな誤差信号Ｖｅの変動に対して出力直流電圧Ｖｏが大きく変動することを示し、不安定になりやすいといった問題がある。
【００１５】
本発明では、例えば昇圧コンバータのようにデューティ比Ｄと出力直流電圧Ｖｏの関係が非線形であるＤＣ−ＤＣコンバータにおいて、誤差信号Ｖｅと出力直流電圧Ｖｏの関係が線形となり、帰還系の安定化設計が容易なＤＣ−ＤＣコンバータ及びその制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の目的を達成するために、本発明に係る第１の観点のＤＣ−ＤＣコンバータは、オンオフを繰り返すスイッチ素子と、前記スイッチ素子のオン期間に入力からエネルギーを蓄え、前記スイッチ素子のオフ期間に出力へエネルギーを放出するインダクタを有するＤＣ−ＤＣコンバータであって、出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路とを有する。
【００１７】
本発明に係る第２の観点のＤＣ−ＤＣコンバータは、上記第１の観点のＤＣ−ＤＣコンバータにおいて、発振回路が、前記誤差信号の大きさに比例した振幅を有する三角波信号を生成する構成を有する。
【００１８】
本発明に係る第３の観点のＤＣ−ＤＣコンバータは、上記第２の観点のＤＣ−ＤＣコンバータにおいて、発振回路が、前記誤差信号の大きさに比例した電流を出力する電流源回路と、所定の周波数を有するクロック信号を生成するクロック信号発生器と、前記クロック信号に従ってオンオフする放電スイッチと、前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサを有し、前記三角波信号が前記コンデンサの充放電電圧波形である構成を有する。
【００１９】
本発明に係る第４の観点のＤＣ−ＤＣコンバータは、上記第１の観点のＤＣ−ＤＣコンバータにおいて、比較回路が、入力電圧に応動した大きさを有する基準信号と前記三角波信号を比較する構成を有する。
【００２０】
本発明に係る第５の観点のＤＣ−ＤＣコンバータは、上記第１の観点のＤＣ−ＤＣコンバータにおいて、比較回路が、起動時に前記所定値より大きなレベルから経時的に前記所定値に向かって小さくなる基準信号と前記三角波信号を比較する構成を有する。
【００２１】
本発明に係る第６の観点のＤＣ−ＤＣコンバータの制御回路は、オンオフを繰り返すスイッチ素子と、前記スイッチ素子のオン期間に入力からエネルギーを蓄え、前記スイッチ素子のオフ期間に出力へエネルギーを放出するインダクタを有するＤＣ−ＤＣコンバータに用いられる制御回路であって、前記制御回路は、出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路とを有する。
【００２２】
本発明に係る第７の観点のＤＣ−ＤＣコンバータの制御回路は、上記第６の観点のＤＣ−ＤＣコンバータの制御回路において、発振回路が、前記誤差信号の大きさに比例した振幅を有する三角波信号を生成する構成を有する。
【００２３】
本発明に係る第８の観点のＤＣ−ＤＣコンバータの制御回路は、上記第７の観点のＤＣ−ＤＣコンバータの制御回路において、発振回路が、前記誤差信号の大きさに比例した電流を出力する電流源回路と、所定の周波数を有するクロック信号を生成するクロック信号発生器と、前記クロック信号に従ってオンオフする放電スイッチと、前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサを有し、前記三角波信号が前記コンデンサの充放電電圧波形である構成を有する。
【００２４】
本発明に係る第９の観点のＤＣ−ＤＣコンバータの制御回路は、上記第６の観点のＤＣ−ＤＣコンバータの制御回路において、比較回路が、入力電圧に応動した大きさを有する基準信号と前記三角波信号を比較する構成を有する。
【００２５】
本発明に係る第１０の観点のＤＣ−ＤＣコンバータの制御回路は、上記第６の観点のＤＣ−ＤＣコンバータの制御回路において、比較回路が、起動時に前記所定値より大きなレベルから経時的に前記所定値に向かって小さくなる基準信号と前記三角波信号を比較する構成を有する。
【発明の効果】
【００２６】
本発明のＤＣ−ＤＣコンバータ及びその制御回路は、昇圧コンバータのようにデューティ比と出力直流電圧の関係が非線形なＤＣ−ＤＣコンバータにおいて、出力直流電圧と目標値との誤差を増幅した誤差信号と出力直流電圧の関係を線形にすることができ、高デューティ比においても動作が安定なため帰還系の安定化設計が容易になるといった効果に加え、最大デューティ比の設定や入力電圧による最大デューティ比の補正、ソフトスタートの設定も容易であるといった効果を有する。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係るＤＣ−ＤＣコンバータ及びその制御回路の好適な実施の形態について添付の図面を参照しつつ説明する。
【００２８】
《第１の実施の形態》
図１は、本発明に係る第１の実施の形態であるＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図である。
図１に示すように、バッテリー等の入力直流電源１は、インダクタ２の一端に接続されており、インダクタ２の他端にＭＯＳＦＥＴで構成されたスイッチ素子３の一端と、ダイオードで構成された整流手段４の一端が接続されている。スイッチ素子３の他端は接地されている。整流手段４の他端は、一端が接地されているコンデンサで構成された平滑手段５の他端に接続されている。また、整流手段４の他端は、出力端となるとともに、制御回路１０に接続されている。上記のように、インダクタ２とスイッチ素子３は直列に接続され、この直列回路は入力直流電源１と並列に接続されている。インダクタ２とスイッチ素子３の接続点に整流手段４が接続され、整流手段４の出力が平滑手段５によって平滑されて出力直流電圧Ｖｏが出力される。以上のインダクタ２とスイッチ素子３と整流手段４と平滑手段５が昇圧コンバータを構成する。制御回路１０は、出力直流電圧を検出し、スイッチ素子３に駆動信号ＤＲを供給し、そのオンオフ制御を行う。
【００２９】
図１において制御回路１０は、出力直流電圧Ｖｏと目標値との誤差を増幅した誤差信号Ｖｅを生成する誤差増幅回路１１と、誤差信号Ｖｅのレベルを振幅とする三角波信号Ｖｔを生成する発振回路１２と、基準信号Ｖｒを生成する電圧源回路１３と、三角波信号Ｖｔと基準信号Ｖｒを比較して、スイッチ素子３をオンオフする駆動信号ＤＲを出力する比較回路１４とを有する。
【００３０】
図１において発振回路１２は、コンデンサ１２０と、コンデンサ１２０を定電流Ｉ１で充電する定電流源回路１２１と、コンデンサ１２０を定電流Ｉ２（Ｉ２＜Ｉ１とする。）で放電する定電流源回路１２２と、コンデンサ１２０の電圧を誤差信号Ｖｅと比較する比較器１２３と、コンデンサ１２０の電圧を接地電位と比較する比較器１２４と、比較器１２３と比較器１２４の出力が入力されるラッチ回路１２５と、ラッチ回路１２５の出力でコンデンサ１２０の充電電流をオンオフするスイッチ１２６とを有する。後述するようにコンデンサ１２０の電圧は三角波状となり、三角波信号Ｖｔとして出力する。
【００３１】
以下に昇圧コンバータの動作を説明する。スイッチ素子３がオンの時、インダクタ２には入力直流電圧Ｖｉが印加され、入力直流電源１から、インダクタ２を介して、スイッチ素子３へと電流が流れ、インダクタ２にエネルギーが蓄積される。次にスイッチ素子３がオフの時、インダクタ２には入力直流電圧Ｖｉと出力直流電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加され、入力直流電源１から、インダクタ２を介して、整流手段４へと電流が流れ、インダクタ２に蓄えられたエネルギーが放出される。スイッチ素子３の１スイッチング周期（三角波信号Ｖｔの周期）に占めるオン時間（駆動信号ＤＲのパルス幅）の割合（デューティ比という）をＤとすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄ）で表される。以下に図１と図２を用いて説明するように、制御回路１０は出力直流電圧Ｖｏを検出し、出力直流電圧Ｖｏが目標値となるようにデューティ比Ｄを調整する。
【００３２】
図２は、制御回路１０の各部動作波形図であり、誤差信号Ｖｅ、三角波信号Ｖｔ、基準信号Ｖｒ、及び駆動信号ＤＲを示す。図１において、誤差増幅回路１１で生成された誤差信号Ｖｅは、出力直流電圧Ｖｏが目標値より低いと上昇し、出力直流電圧Ｖｏが目標値より高いと下降する。誤差信号Ｖｅは比較器１２３によってコンデンサ１２０の電圧である三角波信号Ｖｔと比較される。ラッチ回路１２５の出力Ｑがハイレベルの時、スイッチ１２６はオン状態であるのでコンデンサ１２０は定電流（Ｉ１−Ｉ２）で充電される。コンデンサ１２０の電圧（三角波信号Ｖｔ）が上昇し、誤差信号Ｖｅに至ると比較器１２３は出力をハイレベルに反転し、ラッチ回路１２５をリセットする。ラッチ回路１２５の出力Ｑがローレベルになると、スイッチ１２６はオフ状態となるのでコンデンサ１２０は定電流Ｉ２で放電される。コンデンサ１２０の電圧（三角波信号Ｖｔ）は誤差信号Ｖｅを下回り、比較器１２３の出力はローレベルとなる。コンデンサ１２０の電圧（三角波信号Ｖｔ）が下降して接地電位に至ると、比較器１２４は出力をハイレベルに反転し、ラッチ回路１２５をセットする。ラッチ回路１２５の出力Ｑがハイレベルになると、スイッチ１２６はオン状態となるので、コンデンサ１２０は定電流（Ｉ１−Ｉ２）で充電される。以上の動作を繰り返すことにより、コンデンサ１２０の電圧（三角波信号Ｖｔ）は図２に示すように、接地電位から誤差信号Ｖｅの間を増減する三角波信号となる。コンデンサ１２０の静電容量をＣ１とし、簡単化のため、Ｉ１＝２×Ｉ２、とすると、三角波信号Ｖｔの周期Ｔｓは、Ｔｓ＝Ｃ１・Ｖｅ／Ｉ１、で表される。
【００３３】
三角波信号Ｖｔは比較回路１４によって基準信号Ｖｒと比較される。三角波信号Ｖｔが基準信号Ｖｒより高い時、駆動信号ＤＲはハイレベルとなる。駆動信号ＤＲのパルス幅、即ちスイッチ素子３のオン時間Ｔｏｎは、Ｔｏｎ＝Ｔｓ・（１−Ｖｒ／Ｖｅ）、となるので、デューティ比Ｄは、下記式（３）により表される。
【００３４】
Ｄ＝Ｔｏｎ／Ｔｓ＝１−Ｖｒ／Ｖｅ                          （３）
【００３５】
即ち、デューティ比Ｄは、図２に示すように、誤差信号Ｖｅの上昇とともに大きくなる。一方、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄ）で表される。例えば、出力直流電圧Ｖｏが目標値より低いと誤差信号Ｖｅは上昇し、それに伴ってデューティ比Ｄが大きくなり、出力直流電圧Ｖｏが目標値となるように調整される。
【００３６】
本発明に係る実施の形態１のＤＣ−ＤＣコンバータにおける制御回路において、出力直流電圧Ｖｏが安定化されている定常状態では、下記式（４）及び式（５）の関係が成り立つ。
【００３７】
Ｖｏ＝Ｖｉ／（１−Ｄ）＝Ｖｉ・Ｖｅ／Ｖｒ                  （４）
∂Ｖｏ／∂Ｖｅ＝Ｖｉ／Ｖｒ                                （５）
【００３８】
以上のように、誤差信号Ｖｅと出力直流電圧Ｖｏの関係が線形となり、誤差信号Ｖｅによる出力直流電圧Ｖｏの変化率（∂Ｖｏ／∂Ｖｅ）が誤差信号Ｖｅのレベルに依らないので、帰還系の安定化設計が容易になる。
また、式（３）に示したように、デューティ比Ｄは誤差信号Ｖｅと基準信号Ｖｒから決まることより、最大デューティ比Ｄｍａｘは、誤差信号Ｖｅの最大値と基準信号Ｖｒによって設定できる。
【００３９】
《第２の実施の形態》
図３は、本発明に係る第２の実施の形態であるＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図である。図３において、図１に示した前述の第１の実施の形態であるＤＣ−ＤＣコンバータとその制御回路と同じ機能・構成のものには同一の番号を付与し、その説明は省略する。図１の第１の実施の形態の構成と異なる点は、制御回路の構成であり、図１の構成と区別するために第２の実施の形態では制御回路２０とする。
【００４０】
図３において制御回路２０は、出力直流電圧Ｖｏと目標値との誤差を増幅した誤差信号Ｖｅを生成する誤差増幅回路２１と、誤差信号Ｖｅを振幅とする三角波信号Ｖｔを生成する発振回路２２と、基準信号Ｖｒを生成する電圧源回路２３と、三角波信号Ｖｔと基準信号Ｖｒを比較して、スイッチ素子３をオンオフする駆動信号ＤＲを出力する比較回路２４を有する。
【００４１】
図３において発振回路２２は、コンデンサ２２０と、誤差信号Ｖｅが入力されてコンデンサ２２０を誤差信号Ｖｅに比例した電流Ｉｅで充電する電流源回路２２１と、所定の周波数でクロック信号Ｖｃｋを出力するクロック回路２２２と、クロック信号Ｖｃｋによって駆動されてコンデンサ２２０の電圧を接地電位に短絡放電するスイッチ２２３を有する。また、クロック信号Ｖｃｋがハイレベルとなるオン時間Ｔｄは、コンデンサ２２０を短絡放電できる程度に短く設定されているものとする。後述するようにコンデンサ２２０の電圧は三角波状となり、三角波信号Ｖｔとして出力する。
【００４２】
以下に図３及び図４を用いて第２の実施の形態のＤＣ−ＤＣコンバータとその制御回路２０の動作を説明する。図４は、制御回路２０の各部動作波形図であり、クロック信号Ｖｃｋ、三角波信号Ｖｔ、基準信号Ｖｒ、及び駆動信号ＤＲを示す。図３において、誤差増幅回路２１で生成された誤差信号Ｖｅは、出力直流電圧Ｖｏが目標値より低いと上昇し、出力直流電圧Ｖｏが目標値より高いと下降する。電流源回路２２１は誤差信号Ｖｅに比例した電流Ｉｅを出力してコンデンサ２２０を充電する。クロック信号Ｖｃｋがハイレベルの時、スイッチ２２３はオン状態であり、コンデンサ２２０の電圧Ｖｔは接地電位に短絡放電される。コンデンサ２２０の電圧Ｖｔは基準信号Ｖｒより低いので、比較回路２４の出力、即ち駆動信号ＤＲはローレベルである。クロック信号Ｖｃｋがローレベルになると、スイッチ２２３はオフ状態となるのでコンデンサ２２０は電流Ｉｅで充電される。コンデンサ２２０の電圧（三角波信号Ｖｔ）が上昇し、基準信号Ｖｒに至ると比較回路２４は駆動信号ＤＲをハイレベルに反転し、スイッチ素子３をオン状態にする。コンデンサ２２０の充電はクロック信号Ｖｃｋがハイレベルになるまで続く。クロック信号Ｖｃｋがハイレベルになると、スイッチ２２３はオンしてコンデンサ２２０の電圧Ｖｔを接地電位に短絡放電する。コンデンサ２２０の電圧Ｖｔは基準信号Ｖｒより低くなり、比較回路２４は駆動信号ＤＲをローレベルに反転し、スイッチ素子３をオフする。以上の動作を繰り返すことにより、コンデンサ２２０の電圧波形は図４に示すように、接地電位からピーク電圧Ｖｐの間を増減する三角波信号Ｖｔとなる。
【００４３】
クロック信号Ｖｃｋの周期をＴｓ、クロック信号Ｖｃｋのオン時間Ｔｄは周期Ｔｓに比べて無視できるものとし、コンデンサ２２０の静電容量をＣ２とし、電流源回路２２１の抵抗値をＲｅと想定して、Ｉｅ＝Ｖｅ／Ｒｅ、とすると、三角波信号Ｖｔのピーク電圧Ｖｐは、次式（６）で表される。
【００４４】
Ｖｐ＝（Ｔｓ−Ｔｄ）・Ｉｅ／Ｃ２
≒Ｔｓ・Ｖｅ／（Ｃ２・Ｒｅ）                          （６）
【００４５】
三角波信号Ｖｔは比較回路２４によって基準信号Ｖｒと比較される。三角波信号Ｖｔが基準信号Ｖｒより高い時、駆動信号ＤＲはハイレベルとなる。駆動信号ＤＲのパルス幅、即ちスイッチ素子３のオン時間Ｔｏｎは、次式（７）により示される。
【００４６】
Ｔｏｎ＝（Ｔｓ−Ｔｄ）・（１−Ｖｒ／Ｖｐ）
≒Ｔｓ−Ｖｒ・Ｃ２・Ｒｅ／Ｖｅ                      （７）
【００４７】
従って、デューティ比Ｄは、次式（８）で表される。
【００４８】
Ｄ＝Ｔｏｎ／Ｔｓ
＝１−（Ｃ２・Ｒｅ／Ｔｓ）・（Ｖｒ／Ｖｅ）              （８）
【００４９】
即ち、デューティ比Ｄは、図４に示したように、誤差信号Ｖｅに比例するピーク電圧Ｖｐの上昇とともに大きくなる。一方、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄ）、で表される。例えば、出力直流電圧Ｖｏが目標値より低いと誤差信号Ｖｅは上昇し、それに伴ってデューティ比Ｄが大きくなり、出力直流電圧Ｖｏが目標値となるように調整される。
【００５０】
本発明に係る実施の形態２のＤＣ−ＤＣコンバータにおける制御回路において、出力直流電圧Ｖｏが安定化されている定常状態では、下記式（９）及び式（１０）の関係が成り立つ。
【００５１】
Ｖｏ＝Ｖｉ／（１−Ｄ）
＝Ｖｉ・Ｖｅ・Ｔｓ／（Ｖｒ・Ｃ２・Ｒｅ）              （９）
∂Ｖｏ／∂Ｖｅ＝Ｖｉ・Ｔｓ／（Ｖｒ・Ｃ２・Ｒｅ）        （１０）
【００５２】
以上のように、誤差信号Ｖｅと出力直流電圧Ｖｏの関係が線形となり、誤差信号Ｖｅによる出力直流電圧Ｖｏの変化率（∂Ｖｏ／∂Ｖｅ）が誤差信号Ｖｅのレベルに依らないので、帰還系の安定化設計が容易になる。第２の実施の形態のＤＣ−ＤＣコンバータの制御回路では、クロック信号Ｖｃｋに同期してスイッチングする構成も可能であることを示した。
尚、本実施の形態では、説明の簡素化のために、クロック信号Ｖｃｋはスイッチング周期に対して無視できるほどの狭パルス幅であるとしたが、クロック信号Ｖｃｋはこのような形状に限定されるものではない。例えば、第２の実施の形態のＤＣ−ＤＣコンバータを所定の大きさのパルス幅を有するクロック信号に同期して動作させたい場合には、クロック信号の立上りエッジに同期してコンデンサ２２０を接地電位に短絡放電すればよい。
【００５３】
また、式（８）に示したように、デューティ比Ｄは誤差信号Ｖｅと基準信号Ｖｒから決まることより、最大デューティ比Ｄｍａｘは、誤差信号Ｖｅの最大値と基準信号Ｖｒによって設定できる。
【００５４】
《第３の実施の形態》
図５は本発明に係る第３の実施の形態であるＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図である。図５において、図３に示した前述の第２の実施の形態であるＤＣ−ＤＣコンバータとその制御回路と同じ機能・構成のものには同一の番号を付与し、その説明は省略する。図３の第２の実施の形態の構成と異なる点は、制御回路の構成であり、図３の構成と区別するために第３の実施の形態においては制御回路２０Ａとする。
【００５５】
図５に示す制御回路２０Ａにおいて、誤差増幅回路２１、発振回路２２、及び比較回路２４は図３に示した制御回路２０と同様の構成である。異なるのは、図３に示す基準信号Ｖｒを生成する電圧源回路２３の代わりに、抵抗２３０と抵抗２３１の直列回路を具備する電圧源回路２３Ａが用いられている点である。電圧源回路２３Ａにより、入力直流電圧Ｖｉを抵抗分割した電圧が基準信号Ｖｒとして比較回路２４において三角波信号Ｖｔと比較される。抵抗２３０と抵抗２３１による抵抗分割比をαとすると、基準信号Ｖｒと入力直流電圧Ｖｉとの関係は下記式（１１）で示される。
【００５６】
Ｖｒ＝α・Ｖｉ                                        （１１）
【００５７】
実施の形態３のＤＣ−ＤＣコンバータにおいて、式（１１）で示す関係を除き、昇圧コンバータ及び制御回路の動作は、前述の第２の実施の形態のＤＣ−ＤＣコンバータ及びその制御回路の動作と同じである。式（１１）を式（８）〜（１０）に代入すると、下記の関係式（１２）〜（１４）が得られる。
【００５８】
Ｄ＝１−（Ｃ２・Ｒｅ／Ｔｓ）・（α・Ｖｉ／Ｖｅ）        （１２）
Ｖｏ＝Ｖｉ／（１−Ｄ）
＝Ｖｅ・Ｔｓ／（α・Ｃ２・Ｒｅ）                    （１３）
∂Ｖｏ／∂Ｖｅ＝Ｔｓ／（α・Ｃ２・Ｒｅ）                （１４）
【００５９】
以上のように、誤差信号Ｖｅと出力直流電圧Ｖｏの関係が線形となり、誤差信号Ｖｅによる出力直流電圧Ｖｏの変化率（∂Ｖｏ／∂Ｖｅ）が誤差信号Ｖｅのレベルに依らない。加えて、入力直流電圧Ｖｉにも依らなくなる。このことにより、通常の安定化動作において、誤差信号Ｖｅの変動がほとんど無くなる。誤差信号Ｖｅを生成する誤差増幅回路２１は出力のダイナミックレンジが狭くなるので、設計の容易化が可能となる。
【００６０】
また、式（１２）に示したように、デューティ比Ｄは誤差信号Ｖｅと入力直流電圧Ｖｉから決まることより、最大デューティ比Ｄｍａｘは、誤差信号Ｖｅの最大値と入力直流電圧Ｖｉによって設定できる。即ち、入力直流電圧Ｖｉが高い程、最大デューティ比Ｄｍａｘは小さくなる。インダクタ２に蓄積される磁気エネルギーは印加電圧と印加時間の積に比例する。この電圧時間積が最大となるのは、最大入力投入等の過渡時にであって、Ｖｉｍａｘ×Ｄｍａｘ×Ｔｓ、となる。最大デューティ比Ｄｍａｘが一定であると、この値は通常動作に比べると不必要に大きく、インダクタ２の形状を大きくする要因となる。上記のように最大デューティ比Ｄｍａｘが、入力直流電圧Ｖｉが高い程小さくなるように設定されることにより、インダクタ２に蓄積される磁気エネルギーも上限値が抑えられ、インダクタ２の小型化を可能とする。
【００６１】
《第４の実施の形態》
図６は、本発明に係る第４の実施の形態であるＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図である。図６において、図５に示した前述の第３の実施の形態であるＤＣ−ＤＣコンバータとその制御回路と同じ機能・構成のものには同一の番号を付与し、その説明は省略する。図５の第３の実施の形態と異なる点は、制御回路の構成であり、図５の構成と区別するために第４の実施の形態においては制御回路２０Ｂとする。
【００６２】
図６に示す制御回路２０Ｂにおいて、誤差増幅回路２１、発振回路２２、及び比較回路２４は図３に示した制御回路２０と同様の構成である。異なるのは、図５の電圧源回路２３Ａの代わりに、抵抗２３０と抵抗２３１の直列回路と、抵抗２３０と並列に接続されたコンデンサ２３２を具備する電圧源回路２３Ｂが用いられている点である。この電圧源回路２３Ｂにより、入力直流電圧Ｖｉを抵抗分割した電圧が基準信号Ｖｒとして比較回路２４において三角波信号Ｖｔと比較される。通常動作時においては、抵抗２３０と抵抗２３１による抵抗分割比をαとすると、Ｖｒ＝α・Ｖｉ、となり、Ｖｏ＝Ｖｅ・Ｔｓ／（α・Ｃ２・Ｒｅ），∂Ｖｏ／∂Ｖｅ＝Ｔｓ／（α・Ｃ２・Ｒｅ）、の関係式が得られ、誤差信号Ｖｅと出力直流電圧Ｖｏの関係が線形となる。誤差信号Ｖｅによる出力直流電圧Ｖｏの変化率（∂Ｖｏ／∂Ｖｅ）が誤差信号Ｖｅのレベルに依らないのは、図５に示した第３の実施の形態である昇圧コンバータと同じである。
【００６３】
本発明に係る第４の実施の形態であるＤＣ−ＤＣコンバータとその制御回路が、図５に示した第３の実施の形態であるＤＣ−ＤＣコンバータとその制御回路と異なる動作をするのは、起動時である。図７は起動時の制御回路２０Ｂの各部動作波形図であり、クロック信号Ｖｃｋ、三角波信号Ｖｔ、基準信号Ｖｒ、及び駆動信号ＤＲを示す。起動時において、コンデンサ２３２には電荷が無いものとすると、入力直流電圧Ｖｉが入力された直後には抵抗２３１の電位、即ち基準信号Ｖｒのレベルは大きく、入力電圧に近い電位にある。このため、三角波信号Ｖｔとの比較結果である駆動信号ＤＲのパルス幅は小さくなる。時間の経過と共にコンデンサ２３２は充電され、基準信号Ｖｒは徐々にレベルが下がる。このため、駆動信号ＤＲのパルス幅は徐々に広がる。
以上のように、本発明の第４の実施の形態であるＤＣ−ＤＣコンバータとその制御回路では、ソフトスタートを容易に設定することができるという効果もある。
【００６４】
《第５の実施の形態》
以上の第１〜４の実施の形態では、ＤＣ−ＤＣコンバータとして昇圧コンバータを用いて説明してきたが、本発明はもちろん昇圧コンバータに限定されるものではない。図８は、本発明に係る第５の実施の形態によるＤＣ−ＤＣコンバータとその制御回路の回路構成図である。図８において、符号１は入力直流電源を示しており、バッテリーやあるいは商用交流電圧を整流平滑する等の回路により構成され、入力直流電圧Ｖｉを出力する。符号６はトランスであり、入力直流電源１に接続される１次巻線６１と、２次巻線６２を有する。トランス６の１次巻線６１の巻数Ｎ１と２次巻線６２の巻数Ｎ２の巻数比をｎ（＝Ｎ２／Ｎ１）とする。符号７はＭＯＳＦＥＴで構成されたスイッチ素子であり、１次巻線６１に接続されて、オン時には１次巻線６１に入力直流電圧を印加する。符号８はダイオードで構成された整流手段、符号９はコンデンサで構成された平滑手段であり、整流手段８と平滑手段９は２次巻線６２に接続され、２次巻線６２に発生する電圧を整流平滑して出力直流電圧Ｖｏを出力する。以上のトランス６とスイッチ素子７と整流手段８と平滑手段９がフライバックコンバータを構成する。符号１００は制御回路であり、出力直流電圧Ｖｏを検出し、スイッチ素子７に駆動信号ＤＲを供給し、そのオンオフ制御を行う。
【００６５】
図８において制御回路１００は、出力直流電圧Ｖｏと目標値との誤差を増幅した誤差信号Ｖｅを生成する誤差増幅回路１０１と、誤差信号Ｖｅを振幅とする三角波信号Ｖｔを生成する発振回路１０２と、基準信号Ｖｒを生成する電圧源回路１０３と、三角波信号Ｖｔと基準信号Ｖｒを比較して、スイッチ素子７をオンオフする駆動信号ＤＲを出力する比較回路１０４を有する。また、誤差増幅回路１０１は出力直流電圧Ｖｏと目標値とを比較増幅する誤差増幅器１１１と、誤差増幅器１１１の出力に接続されるフォトダイード１１２と、フォトダイオード１１２からの発光量に応じた電流を出力するフォトトランジスタ１１３と、フォトトランジスタ１１３の電流を誤差信号Ｖｅに変換する抵抗１１４とから構成される。出力直流電圧Ｖｏが目標値より大きくなろうとすると、誤差増幅器１１１はフォトダイード１１２に流す電流を増加してフォトダイオード１１２の発光量を増やす。その結果、フォトトランジスタ１１３の電流も増加し、誤差信号Ｖｅは大きくなる。また、図８に示す発振回路１０２は、図１に示した発振回路１２と同じ構成を有する。
【００６６】
以下にフライバックコンバータの動作を説明する。スイッチ素子７がオンの時、トランス６の１次巻線６１には入力直流電圧Ｖｉが印加され、入力直流電源１から、１次巻線６１、スイッチ素子７と電流が流れ、トランス６にエネルギーが蓄積される。スイッチ素子７がターンオフすると、トランス６の１次巻線６１と２次巻線６２の電圧は反転し、２次巻線６２から、整流手段８を介して出力へ電流が流れ、トランス６に蓄えられたエネルギーが放出される。スイッチ素子７の１スイッチング周期（三角波信号Ｖｔの周期）に占めるオン時間（駆動信号ＤＲのパルス幅）の割合（デューティ比という）をＤとすると、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ・ｎ・Ｄ／（１−Ｄ）で表される。制御回路１００は出力直流電圧Ｖｏを検出し、出力直流電圧Ｖｏが目標値となるようにデューティ比Ｄを調整する。
【００６７】
誤差増幅回路１０１で生成された誤差信号Ｖｅは、出力直流電圧Ｖｏが目標値より低いと上昇し、出力直流電圧Ｖｏが目標値より高いと下降する。誤差信号Ｖｅは比較器１２３によってコンデンサ１２０の電圧（三角波信号Ｖｔ）と比較される。ラッチ回路１２５の出力Ｑがハイレベルの時、スイッチ１２６はオン状態であるのでコンデンサ１２０は定電流（Ｉ１−Ｉ２）で充電される。コンデンサ１２０の電圧（三角波信号Ｖｔ）が上昇し、誤差信号Ｖｅに至ると比較器１２３は出力をハイレベルに反転し、ラッチ回路１２５をリセットする。ラッチ回路１２５の出力Ｑがローレベルになると、スイッチ１２６はオフ状態となるのでコンデンサ１２０は定電流Ｉ２で放電される。コンデンサ１２０の電圧（三角波信号Ｖｔ）は誤差信号Ｖｅを下回り、比較器１２３の出力はローレベルとなる。コンデンサ１２０の電圧（三角波信号Ｖｔ）が下降して接地電位に至ると、比較器１２４は出力をハイレベルに反転し、ラッチ回路１２５をセットする。ラッチ回路１２５の出力Ｑがハイレベルになると、スイッチ１２６はオン状態となるのでコンデンサ１２０は定電流（Ｉ１−Ｉ２）で充電される。以上の動作を繰り返すことにより、コンデンサ１２０の電圧（三角波信号Ｖｔ）は、接地電位から誤差信号Ｖｅの間を増減する三角波信号となる。コンデンサ１２０の静電容量をＣ１とし、簡単化のため、Ｉ１＝２×Ｉ２、とすると、三角波信号Ｖｔの周期Ｔｓは、Ｔｓ＝Ｃ１・Ｖｅ／Ｉ１、で表される。
【００６８】
三角波信号Ｖｔは比較回路１０４によって基準信号Ｖｒと比較される。三角波信号Ｖｔが基準信号Ｖｒより高い時、駆動信号ＤＲはハイレベルとなる。駆動信号ＤＲのパルス幅、即ちスイッチ素子３のオン時間Ｔｏｎは、Ｔｏｎ＝Ｔｓ・（１−Ｖｒ／Ｖｅ）、となるので、デューティ比Ｄは、Ｄ＝Ｔｏｎ／Ｔｓ＝１−Ｖｒ／Ｖｅ、で表され、誤差信号Ｖｅの上昇とともに大きくなる。一方、出力直流電圧Ｖｏは、Ｖｏ＝Ｖｉ・ｎ・Ｄ／（１−Ｄ）、で表される。例えば、出力直流電圧Ｖｏが目標値より低いと誤差信号Ｖｅは上昇し、それに伴ってデューティ比Ｄと大きくなり、出力直流電圧Ｖｏが目標値となるように調整される。
出力直流電圧Ｖｏが安定化されている定常状態において、下記式（１５）及び式（１６）の関係が成り立つ。
【００６９】
Ｖｏ＝Ｖｉ・ｎ・Ｄ／（１−Ｄ）
＝ｎ・Ｖｉ・（Ｖｅ−Ｖｒ）／Ｖｒ                    （１５）
∂Ｖｏ／∂Ｖｅ＝ｎ・Ｖｉ／Ｖｒ                          （１６）
【００７０】
以上のように、本発明は昇圧コンバータのみならず、トランスを用いたフライバックコンバータにも適用可能であり、誤差信号Ｖｅと出力直流電圧Ｖｏの関係が線形となって変化率（∂Ｖｏ／∂Ｖｅ）が誤差信号Ｖｅのレベルに依らないものとなる。また、本発明においては、最大デューティ比Ｄｍａｘが誤差信号Ｖｅの最大値と基準信号Ｖｒとによって設定できるといった効果を奏する。また、第５の実施の形態では、本発明の第１の実施の形態のＤＣ−ＤＣコンバータの制御回路を絶縁型のフライバックコンバータに適用したが、第２〜４の実施の形態で説明したＤＣ−ＤＣコンバータの制御回路にも同様に絶縁型のフライバックコンバータに適用可能であり、同様の効果を奏する。また、フライバックコンバータ以外にも、反転コンバータやＳＥＰＩＣ（Single-Ended Primary Inductance Converter：シングルエンド型インダクタンスコンバータ）をはじめとする昇降圧コンバータにも、本発明のＤＣ−ＤＣコンバータ及びその制御回路は適用可能であり、同様の効果を奏する。
【００７１】
尚、上記の各実施の形態においては、直流の入力電圧に対し、直流の出力電圧を出力するＤＣ−ＤＣコンバータと、その制御回路とにより構成された装置について説明したが、各実施の形態の構成においてＤＣ−ＤＣコンバータが制御回路を含む構成としても良い。
【産業上の利用可能性】
【００７２】
本発明は、直流の入力電圧に対し、直流の出力電圧を出力するＤＣ−ＤＣコンバータ及びその制御回路に有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明に係る第１の実施の形態のＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図
【図２】本発明に係る第１の実施の形態のＤＣ−ＤＣコンバータにおける制御回路の各部動作波形図
【図３】本発明に係る第２の実施の形態のＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図
【図４】本発明に係る第２の実施の形態のＤＣ−ＤＣコンバータにおける制御回路の各部動作波形図
【図５】本発明に係る第３の実施の形態のＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図
【図６】本発明に係る第４の実施の形態のＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図
【図７】本発明に係る第４の実施の形態のＤＣ−ＤＣコンバータにおける制御回路の各部動作波形図
【図８】本発明に係る第５の実施の形態のＤＣ−ＤＣコンバータとその制御回路の構成を示す回路図
【図９】従来の昇圧コンバータとその制御回路の構成を示す回路図
【図１０】図９に示した従来の昇圧コンバータの制御回路の各部動作波形図
【図１１】従来の昇圧コンバータとその制御回路の構成を示す回路図
【図１２】図１１に示した従来の昇圧コンバータの制御回路の各部動作波形図
【符号の説明】
【００７４】
１  入力直流電源
２  インダクタ
３  スイッチ素子
４  整流手段
５  平滑手段
１０  制御回路
１１  誤差増幅回路
１２  発振回路
１３  電圧源回路
１２０  コンデンサ
１２１  定電流源回路
１２２  定電流源回路
１２３  比較器
１２４  比較器
１２５  ラッチ回路
１２６  スイッチ
【図１】
2007151381.tif 000003
【図２】
2007151381.tif 000004
【図３】
2007151381.tif 000005
【図４】
2007151381.tif 000006
【図５】
2007151381.tif 000007
【図６】
2007151381.tif 000008
【図７】
2007151381.tif 000009
【図８】
2007151381.tif 000010
【図９】
2007151381.tif 000011
【図１０】
2007151381.tif 000012
【図１１】
2007151381.tif 000013
【図１２】
2007151381.tif 000014