(57)【要約】【課題】  電磁界解析のタイムステップ数ｎ（ｎ＞１）の解析中に他の計算部との情報交換を必要としない連携解析装置を提供する。【解決手段】  分散処理制御部１は、時間解析対象の問題を空間的にブロック分割し、分割された電磁界解析問題のブロックと、それに接続される他種解析問題とを組合わせ、さらに時間的にタイムステップ数ｎ毎に分割した副問題とする。さらに、分散処理制御部１は、各副問題を各計算部２に割当てる。各計算部２は、電磁界解析計算部２３１、回路解析計算部２３２、および他種解析問題と電磁界解析問題との接続部分に設定した遅延時間に基づいた遅延バッファ２３３を備える。【選択図】        図３
2007080174.tif 000002
【特許請求の範囲】
【請求項１】
電磁界解析とその他の他種解析との連携を時間領域で行なう連携解析装置であって、
電磁界解析を行なう電磁界解析部と、
その他の他種解析を行なう他種解析部と、
前記電磁界解析部と前記他種解析部との接続部分に対応して設けられ、前記電磁界解析部が電磁界解析のために必要となる前記他種解析部の解析結果、および前記他種解析部が他種解析のために必要となる前記電磁界解析部の解析結果を蓄積する一方、予め設定された遅延時間が経過したときに、蓄積している前記電磁界解析部の解析結果を前記他種解析部へ引き渡すとともに蓄積している前記他種解析部の解析結果を前記電磁界解析部へ引き渡す蓄積部とを備える、連携解析装置。
【請求項２】
前記遅延時間は、前記連携解析対象の連携部分の物理的な距離に基づく遅延時間である、請求項１に記載の連携解析装置。
【請求項３】
前記他種解析は、非線形回路解析であって、
前記蓄積部に電界、磁界、電流、電圧の何れかの情報を蓄積し、前記電磁界解析部による電磁界解析と、前記他種解析部による非線形回路解析との連携解析を行なう、請求項１に記載の連携解析装置。
【請求項４】
前記連携解析装置は、電磁界解析領域を複数のブロックに分割し、該複数のブロックを複数の計算部によって分散して解析する分散電磁界連携解析システムに含まれる前記複数の計算部のうちの１つであって、
分割された複数のブロックとの接続を持つ他種解析の計算を、分割された各々のブロックの計算を担う他の計算部と重複して行なうことで、解析対象のブロックの連携解析計算を電磁界解析のタイムステップ数ｎ（ｎは２以上の自然数）の間、前記他の計算機との情報交換なしに行なう、請求項１に記載の連携解析装置。
【請求項５】
電磁界解析とその他の他種解析との連携を時間領域で行なう連携解析方法であって、
電磁界解析を行なう電磁界解析ステップと、
その他の他種解析を行なう他種解析ステップと、
前記電磁界解析の対象となる電磁界対象部と前記他種解析の対象となる他種解析部との接続部分に対応して、前記電磁界解析部が電磁界解析のために必要となる前記他種解析部の解析結果、および前記他種解析部が他種解析のために必要となる前記電磁界解析部の解析結果を蓄積する一方、予め設定された遅延時間が経過したときに、蓄積している前記電磁界解析部の解析結果を前記他種解析部へ引き渡すとともに蓄積している前記他種解析部の解析結果を前記電磁界解析部へ引き渡す蓄積ステップとを備える、連携解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、連携解析装置および連携解析方法に関し、特に、電磁界解析と回路解析などの他種解析との連携解析を複数の計算機を用いて計算する連携解析装置、および連携解析方法に関する。
【背景技術】
【０００２】
近年、コンピュータの処理速度の向上に伴い、ＦＤＴＤ（Finite Difference Time Domain）法に代表される電磁界解析と、回路シミュレータによる回路解析などの他種解析との連携解析に関する技術の開発が進められている。
【０００３】
ＦＤＴＤ法では、解析領域を格子で分割し、格子点に未知電磁界を配置する。特に、ＦＤＴＤ法では、未知電界を配置する格子と未知磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造が採用される。
【０００４】
ＦＤＴＤ法は、差分法に基づいた解析手法であり、未知電界および磁界と、隣接する未知磁界および電界との間に働く関係式を電磁気学に基づくマックスウェルの方程式から導き、それを基に未知電界および未知磁界をタイムステップΔｔｅｍを単位に更新していくことで、全体の電磁界挙動を求める。この解析手法においては、１／２タイムステップ毎に交互に電界と磁界とを更新することを繰り返して、電界および磁界を求める。
【０００５】
特開２００３−２２３４２６号公報（特許文献１）には、ＦＤＴＤ法を用いた並列電磁界解析システムが開示されている。このシステムでは、解析領域をｍブロックに分割し、各分割ブロックをｍ台の計算機の各々に分担させて並列計算を行なわせる。特に、このシステムでは、ブロックの境界部分に１層のオーバーラップ領域を設け、タイムステップ毎に隣接するブロックを担当する計算機間でオーバーラップ領域の電磁界情報を交換している。
【０００６】
一方、回路シミュレータにおける解析方法は、次の通りである。まず、解析対象となる回路の節点における電流／電圧値を変数とし、回路素子間の接続情報および回路素子のパラメータが記述されたネットリストに対して修正節点解析法を適用することで、非線形連立微分方程式を導出する。
【０００７】
次に、導出した非線形連立微分方程式を、時間領域における差分とニュートン反復法とを用いて代数方程式に変換する。この代数方程式を解くことで解析時刻における回路の電流／電圧値を求める。その後、時間領域における差分の分だけ解析時刻を進め、上記計算を繰返すことにより回路の電圧／電流の過渡状態を求める。
【０００８】
回路シミュレータは、非線形素子を含む電気回路の過渡状態を解析するツールとして一般的に利用されている。また、集積回路を含む非常に多くのサブ回路をカバーするライブラリが、製造業者、ソフトウェア会社、大学関係者などにより提供されている。
【０００９】
代表的な回路シミュレータとしては、ＳＰＩＣＥ（スパイス：Simulation Program with Integrated Circuit Emphasis：カリフォルニア大学バークレイ校開発）が知られている。
【００１０】
以上のようなＦＤＴＤ法と回路シミュレータとの連携解析システムは、特開２００４−５４６４２号公報（特許文献２）に開示されている。
【００１１】
特許文献２に開示された回路解析システムでは、通信ネットワークを介して接続されている第１〜第５のコンピュータによって全体のシステムが構成されている。この回路解析システムでは、解析対象となる領域が複数のサブ領域、およびこれらのサブ領域間のオーバラップ領域に分割される。そして、第１および第２のコンピュータが各サブ領域における電磁界を解析する。また、第４および第５のコンピュータは、各サブ領域における等価回路網のシミュレーションを並列的に行なう。第３のコンピュータによって構成された制御部は、各コンピュータの同期を制御する。
【特許文献１】特開２００３−２２３４２６号公報
【特許文献２】特開２００４−０５４６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１に開示されたシステムでは、隣接するブロックを担当する計算機間でタイムステップ毎にオーバーラップ領域の電磁界情報を交換する必要があったため、各計算機が遅延の小さい高速なネットワークで接続されている必要があるといった問題点があった。
【００１３】
さらに、特許文献１に開示されたシステムでは、全ての計算機が計算を同程度の時間で終えるように、解析開始時に各計算機にその能力に応じた大きさのブロックを割り当てて負荷の分散を行なっていた。このため、各計算機の計算能力が計算中に変動することに弱く、計算中は計算機を占有する必要があるといった問題点もあった。さらに、解析計算中に計算機の数が増減することにも対応できなかった。
【００１４】
また、通常、電界計算前および磁界計算前の計２回、１タイムステップ毎に、各計算機間で電磁界情報を同期させる必要があるため、通信待ち時間による性能低下が発生するといった問題点があった。この点に関して、特許文献１に開示されたシステムにおいては、１タイムステップ毎の情報同期回数を１に削減して計算を行なうことを可能にしているが、この方法もあくまで遅延の比較的少ないネットワークを用いることを前提とした技術である。そのため、インターネット、イントラネットなどの汎用のネットワークで用いることは困難であるといった問題点があった。
【００１５】
これらの問題を解消するべく、出願人は、オーバーラップ層をｎ(ｎ＞１)層とし、ｎタイムステップに亘る電磁界解析計算をブロック毎に独立して行なう改良システムに関する特許出願をしている（特願２００４−２５５６２７号（先願））。
【００１６】
この改良システムによれば、電磁界情報を同期させる頻度を低減することができる。その結果、比較的遅延の大きいネットワークでの通信遅延による性能低下を抑制する効果を得ることができる。また、このようなシステムにおいては、それぞれのブロック毎の計算のための同期もｎタイムステップ毎にとるだけで十分である。そのため、解析に用いる計算機数とは無関係に解析領域を複数の領域にブロック分割した上で、各ブロックの計算をさらにｎタイムステップ毎に分割し、このようにｎタイムステップ毎に分割された最小単位の計算問題を副問題として、計算機を各副問題毎にかつ動的に割り当てることで、電磁界解析の大規模な並列化を実現することができる。
【００１７】
しかしながら、この手法を従来の連携解析に応用することには問題があった。ここでは例として、プリント基板の挙動を電磁界解析により計算し、その上に実装される回路素子の挙動をＳＰＩＣＥなどの回路解析により計算する場合を考える。
【００１８】
たとえば、特許文献２に開示されたシステムでは、ＦＤＴＤ法による電磁界解析対象の２つの電磁界解析領域Ａ，Ｂ、およびその間を連結する回路解析の間で相互に情報同期を行なう必要がある。
【００１９】
詳細に説明すると、電磁界解析領域Ａ，Ｂ間の情報交換は電磁界解析部分でのタイムステップ毎に少なくとも１回発生し、電磁界解析領域Ａと回路解析間の情報交換、および電磁界解析領域Ｂと回路解析間の情報交換も同じくタイムステップ毎に少なくとも１回発生する。
【００２０】
すなわち、特許文献２に開示されている従来の連携方法では、分割された２つの電磁界解析領域が１つの回路によって連結されることにより、各電磁界解析領域の計算を回路解析と電磁界解析との情報同期タイミングにあわせて行なうことが必要になり、副問題の分割パラメータｎを１より大きな値とすることが不可能である。
【００２１】
本発明は、上記問題点を解決するためになされたものであり、その目的は、複数の電磁界解析領域ブロックに接続された他種解析問題が存在する場合にも、電磁界解析のタイムステップ数ｎ（ｎ＞１）の解析中に他の計算部との情報交換を必要としない連携解析装置および連携解析方法を提供することである。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明のある局面に従うと、連携解析装置は、電磁界解析を行なう電磁界解析部と、その他の他種解析を行なう他種解析部と、前記電磁界解析部と前記他種解析部との接続部分に対応して設けられ、前記電磁界解析部が電磁界解析のために必要となる前記他種解析部の解析結果、および前記他種解析部が他種解析のために必要となる前記電磁界解析部の解析結果を蓄積する一方、予め設定された遅延時間が経過したときに、蓄積している前記電磁界解析部の解析結果を前記他種解析部へ引き渡すとともに蓄積している前記他種解析部の解析結果を前記電磁界解析部へ引き渡す蓄積部とを備える。
【００２３】
好ましくは、前記遅延時間は、前記連携解析対象の連携部分の物理的な距離に基づく遅延時間である。
【００２４】
さらに好ましくは、前記他種解析は、非線形回路解析であって、前記蓄積部に電界、磁界、電流、電圧の何れかの情報を蓄積し、前記電磁界解析部による電磁界解析と、前記他種解析部による非線形回路解析との連携解析を行なう。
【００２５】
さらに好ましくは、前記連携解析装置は、電磁界解析領域を複数のブロックに分割し、該複数のブロックを複数の計算部によって分散して解析する分散電磁界連携解析システムに含まれる前記複数の計算部のうちの１つであって、分割された複数のブロックとの接続を持つ他種解析の計算を、分割された各々のブロックの計算を担う他の計算部と重複して行なうことで、解析対象のブロックの連携解析計算を電磁界解析のタイムステップ数ｎ（ｎは２以上の自然数）の間、前記他の計算機との情報交換なしに行なう。
【００２６】
本発明の別の局面に従えば、連携解析方法は、電磁界解析を行なう電磁界解析ステップと、その他の他種解析を行なう他種解析ステップと、前記電磁界解析の対象となる電磁界対象部と前記他種解析の対象となる他種解析部との接続部分に対応して、前記電磁界解析部が電磁界解析のために必要となる前記他種解析部の解析結果、および前記他種解析部が他種解析のために必要となる前記電磁界解析部の解析結果を蓄積する一方、予め設定された遅延時間が経過したときに、蓄積している前記電磁界解析部の解析結果を前記他種解析部へ引き渡すとともに蓄積している前記他種解析部の解析結果を前記電磁界解析部へ引き渡す蓄積ステップとを備える。
【発明の効果】
【００２７】
本発明によれば、電磁界解析部が電磁界解析に必要とする他種解析部の解析結果、および他種解析部が他種解析に必要とする電磁界解析部の解析結果を一時的に蓄積する蓄積部が電磁界解析部と他種解析部との接続部分に対応して設けられ、電磁界解析部および他種解析部には、予め設定された遅延時間で蓄積部から各々の解析に必要な解析結果が引き渡される。その結果、電磁界解析部と他種解析部との間での情報交換頻度を削減することが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１は、本発明の実施の形態における連携解析システム１００の構成例を示すブロック図である。連携解析システム１００は、連携解析システム全体の制御を行なう分散処理制御部１と、ネットワーク３を介して分散処理制御部１に接続され、分散処理制御部１から与えられる問題を解析する複数の計算部２−１〜２−ｍとから構成される。
【００２９】
連携解析システム１００は、分散処理制御部１に入力された回路・電磁界解析条件を基にして、複数の計算部２−１〜２−ｍに計算を分散させて各計算部に電磁界解析と回路解析との連携解析を行なわせる。各計算部２−１〜２−ｍは、たとえば、ＦＤＴＤ法により電磁界解析を行ない、ＳＰＩＣＥにより回路解析を行なう。
【００３０】
回路・電磁界解析条件は、物理構造情報、電磁界解析用情報、回路解析用情報、および遅延時間情報から成る。
【００３１】
物理構造情報は、回路が搭載されるプリント基板や基板上の配線などの材料の物性を表わす物性情報と、それらの材料の配置を表わす配置情報とを含む情報である。
【００３２】
電磁界解析用情報は、解析領域の初期電磁界情報と境界条件とを含む情報である。
回路解析用情報は、回路に用いられる素子名と、素子の電気的特性情報と、素子の接続情報とを対応付けた情報である。なお、接続情報は、素子に存在する端子と接続される配線のネット名である。
【００３３】
遅延時間情報は、基板上の各端子の配置情報と、各端子に通電し始めてから各端子に対応する内部の等価回路が通電に応じた挙動を示すまでの遅延時間とを含む情報である。
【００３４】
分散処理制御部１は、入力された回路・電磁界解析条件のうち、物理構造情報および回路解析用情報をもとに、各計算部２−１〜２−ｍが分散処理するための複数の回路解析問題、および各々の回路解析問題に対して電磁界解析を連携して行なうための連携情報を生成する。回路解析問題は、複数の素子が複数の配線で接続された解析対象の回路を理論的に複数の解析単位に分割したものである。
【００３５】
また、分散処理制御部１は、解析対象となる基板に基づいて定義された電磁界解析領域を複数のブロックに分割する。このとき、隣り合う各ブロックにオーバーラップ領域を設ける。さらに、分散処理制御部１は、各ブロック（オーバーラップ領域を除く）と、各ブロックに対応する回路解析問題とを関連付けて記憶するとともに、各オーバーラップ領域と、そのオーバーラップ領域に対応する回路解析問題とを関連付けて記憶する。
【００３６】
さらに、分散処理制御部１は、各ブロックと、各ブロックに対応する回路解析問題との連携部各々に設定されている遅延時間をもとにして、電磁界解析の解析時間幅を示すタイムステップΔｔｅｍを単位とした遅延ステップ数Ｌｓを決定する。さらに、各ブロックをタイムステップ数ｎ(ｎ＞１)毎に副問題に分割する。以下、タイムステップ数ｎ毎に分割された各ブロックの解析問題を“電磁界解析副問題”と称する。
【００３７】
また、分散処理制御部１は、各ブロックの副問題進捗情報、計算済みの副問題の計算結果を示す副問題計算結果情報、副問題計算結果情報が記憶されている計算部を示す情報、および計算部の使用状態を管理する。分散処理制御部１は、それらの情報をもとにして、次に計算可能な副問題を割り出す。そして、それらの副問題を各計算部２−１〜２−ｍに割り当て、副問題計算に必要な情報とともに指示情報として各計算部２−１〜２−ｍにネットワーク３を介して送信する。
【００３８】
計算部２−１〜２−ｍは、分散処理制御部１からネットワーク３を介して送信された指示情報に基づいて、副問題を計算する。計算部２−１〜２−ｍは、副問題計算に必要な情報をネットワーク３を介して他の計算部に要求する。計算部２−１〜２−ｍは、計算終了などにより状態遷移が起こるたびに、新しい状態を分散処理制御部１に伝える。また、計算部２−１〜２−ｍは、分散処理制御部１または他の計算部からの要求により、保持している副問題の計算結果の電磁界情報またはその一部の電磁界情報を、分散処理制御部１や他の計算部にネットワーク３を介して送信する。
【００３９】
図２は、図１に示す分散処理制御部１のハードウエア構成例を示すブロック図である。なお、計算部２−１〜２−ｍも同様の構成を有している。
【００４０】
分散処理制御部１は、コンピュータ本体３１、ディスプレイ装置３２、ＦＤ（Flexible Disk）３４が装着されるＦＤドライブ３３、キーボード３５、マウス３６、ＣＤ−ＲＯＭ（Compact Disc-Read Only Memory）３８が装着されるＣＤ−ＲＯＭ装置３７、およびネットワーク通信装置３９を含む。分散処理制御プログラムは、ＦＤ３４またはＣＤ−ＲＯＭ３８等の記録媒体によって供給される。分散処理制御プログラムがコンピュータ本体３１によって実行されることによって、副問題が生成されて、生成された副問題が計算機に割り当てられる。なお、分散処理制御プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体３１に供給されてもよい。
【００４１】
コンピュータ本体３１は、ＣＰＵ４０、ＲＯＭ（Read Only Memory）４１、ＲＡＭ（Random Access Memory）４２およびハードディスク４３を含む。ＣＰＵ４０は、ディスプレイ装置３２、ＦＤドライブ３３、キーボード３５、マウス３６、ＣＤ−ＲＯＭ装置３７、ネットワーク通信装置３９、ＲＯＭ４１、ＲＡＭ４２またはハードディスク４３との間でデータを入出力しながら処理を行なう。ＦＤ３４またはＣＤ−ＲＯＭ３８に記録された分散処理制御プログラムは、ＣＰＵ４０によりＦＤドライブ３３またはＣＤ−ＲＯＭ装置３７を介してハードディスク４３に格納される。ＣＰＵ４０は、ハードディスク４３から適宜分散処理制御プログラムをＲＡＭ４２にロードして実行することによって、副問題が生成されて、生成された副問題が計算機に割り当てられる。
【００４２】
図３は、計算部２（２−１、２−２、…２−ｍ）の構成を示すブロック図である。計算部２は、ネットワーク３と接続されるネットワークインターフェース２１、分散処理制御部１により与えられた副問題を計算する解析計算部２３、副問題の計算結果である電磁界情報を記憶する記憶装置２４、分散処理制御部１もしくは他の計算部２からの要求により記憶装置２４から副問題の計算結果を読み出し、要求された形式に加工して、要求された送信先に送信する計算結果出力部２２により構成される。
【００４３】
解析計算部２３は、さらに電磁界解析計算部２３１、複数の回路解析計算部２３２、および複数の遅延バッファ２３３により構成される。遅延バッファ２３３は、回路解析計算部２３２の電磁界解析との接続部の数だけ存在する。換言すれば、遅延バッファ２３３は、電磁界解析領域のある分割ブロックに対応する基板上の回路の節点数だけ存在する。
【００４４】
遅延バッファ２３３は、各部分での遅延ステップ数Ｌｓとｎとのうち小さい方と等しい長さを有しており、ＦＩＦＯ（First-In First-Out）方式でデータが入出力される。遅延バッファ２３３には、電磁界解析計算部２３１の計算結果が蓄積され、ある遅延時間の経過後にその計算結果が回路解析計算部２３２に引き渡される。さらに、遅延バッファ２３３には、回路解析計算部２３２の計算結果が蓄積され、ある遅延時間の経過後にその計算結果が電磁界解析計算部２３１に引き渡される。
【００４５】
したがって、遅延バッファ２３３は、電磁界解析方向と回路解析方向との双方向ＦＩＦＯであるといえる。電磁界解析から回路解析の方向のＦＩＦＯをＥＣ−ＦＩＦＯ、回路解析から電磁界解析の方向のＦＩＦＯをＣＥ−ＦＩＦＯと称する。
【００４６】
以下では、ＦＤＴＤ法のタイムステップΔｔｅｍを単位として、解析開始から解析問題の上でｊ（ｊ＝１，２，３…）Δｔｅｍ経過した時刻を“解析時刻ｊ”と定義する。
【００４７】
まず、ＦＤＴＤ法と回路解析との接続部分に遅延時間を設定した場合の情報の依存関係について説明する。接続点で設定された遅延時間に対応する遅延ステップ数をＬｓとする。ここで、Ｌｓは、電磁界解析の解析時間幅を示すタイムステップΔｔｅｍを単位とした数である。
【００４８】
図４〜図６は、Ｌｓ＝０、１、２のときの情報交換のタイミングを表した図である。この図を見れば、以下の依存関係１および２が成立することがわかる。
【００４９】
［依存関係１］ＦＤＴＤ法で解析時刻ｊ＋１／２の磁界を計算するために必要な解析時刻ｊの電界は解析時刻ｊ−Ｌｓの回路解析結果に依存している。
【００５０】
［依存関係２］解析時刻ｊの回路解析結果は、解析時刻ｊ−１／２−ＬｓのＦＤＴＤ法での磁界情報に依存している。
【００５１】
次に、ブロック分割しない場合の回路・電磁界連携解析について考える。図７は、電磁界解析問題１つに回路解析問題１つが関連付けられた場合の解析手順を説明するための概念図である。ここでは、簡単のために、電磁界解析問題１つに回路解析問題１つが関連付けられた場合を考える。
【００５２】
図７を参照して、このときの電磁界解析問題と回路解析問題との接続点の数をＮcontactとし、各接続点の座標をＰcontact（ｍ）、各接続点で設定された遅延時間に対応する遅延ステップ数をＬｓ（ｍ）（ｍ＝１，２，…，Ｎcontact）とする。特に、図７は、Ｎcontact＝４のときを示している。
【００５３】
［依存関係１］より、解析時刻ｊの接続点Ｐcontact（ｍ）の電界は、解析時刻ｊ−Ｌｓ（ｍ）の回路解析結果に依存している。したがって、Ｌｓ＝ｍｉｎ（Ｌｓ（ｍ））とすると、ＦＤＴＤの解析時刻ｊ＋１／２の磁界計算を行なうためには、回路解析としては解析時刻ｊ−Ｌｓの計算を終えている必要がある。
【００５４】
つまり、電磁界解析と回路解析との解析時刻にＬｓの差をつけたまま連携解析を進めることができることになる。
【００５５】
次に、ブロック分割されている場合を考える。２つの電磁界解析領域Ａ，Ｂにそれぞれ接続点数ＮcontactＡ、ＮcontactＢ（ＮcontactＡ＋ＮcontactＢ＝Ｎcontact）で接続されている回路解析問題Ｘが存在する場合を考える。このとき、Ａとの接続点におけるＬｓをＬｓＡ（ｍ）（ｍ＝１，２，…ＮcontactＡ）、Ｂとの接続点におけるＬｓをＬｓＢ（ｍ）（ｍ＝ＮcontactＡ＋１，ＮcontactＡ＋２，…ＮcontactＡ＋ＮcontactＢ）とする。
【００５６】
回路解析問題Ｘは、電磁界解析領域Ａ，Ｂに関連付けられ、電磁界解析領域Ａ，Ｂの副問題計算時にそれぞれの計算を担当する計算部で重複して計算することにより、電磁界解析と回路解析との解析時刻にそれぞれＬｓＡ，ＬｓＢの差をつけての連携解析ができることになる。
【００５７】
また、［依存関係２］から、電磁界解析領域Ａとともに行なわれる回路解析問題Ｘの回路解析を計算するためには、電磁界解析領域ＢのＬｓＢだけ前までの情報が必要になる。同様に電磁界解析領域Ｂとともに行なわれる回路解析問題Ｘの回路解析を計算するためには電磁界解析領域ＡのＬｓＡだけ前までの情報が必要になる。
【００５８】
つまり電磁界解析領域Ａと電磁界解析領域Ｂとの解析には、ＬｓＡ＋ＬｓＢだけの時間差を設けることができる。
【００５９】
ここで、電磁界解析の情報依存関係の広がる速度を考える。ある位置のある時刻における電界値の影響範囲は１タイムステップ毎に上下左右前後に隣接する電界値まで広がることと、Δｔｅｍが数式（１）で示されるCourant条件（３次元の場合）を満たすことから、電磁界解析の情報依存速度は遅くとも光速ｃと等しくなる。
【００６０】
【数１】
2007080174.tif 000003
【００６１】
図８は、分散処理制御部１の処理手順を説明するためのフローチャートである。以下、２次元の場合の電磁界解析について説明するが、３次元の電磁界解析の場合も同様の手順で処理を行なうことが可能である。
【００６２】
まず、物理構造情報と回路解析用情報とが受付けられる（Ｓ１）。これらの情報は、たとえば、キーボードから入力される。あるいはＣＤ−ＲＯＭ等の記録媒体に記録された情報によって入力される。
【００６３】
具体的には、物理構造情報として、素子、節点、配線、プリント基板の誘電率および透磁率などからなる物性情報、さらに、素子、配線、節点、プリント基板などの座標を示す配置情報が入力される。また、回路解析用情報として、素子名と素子の電気的特性を表す情報と素子の接続情報とを対応付けた情報が入力される。
【００６４】
本実施の形態における素子の電気的特性をあらわす情報は素子種別（抵抗、キャパシタ、インダクタ、トランジスタモデルなど。トランジスタモデルにはＢＳＩＭ（Berkeley Short-Channel IGFET Model）モデルなどが含まれる）や素子種別ごとに必要な抵抗値、キャパシタンス、インダクタンス、ＢＳＩＭモデルのパラメータなどの具体的な値である。たとえば素子種別が抵抗であれば、「素子種別ごとに必要な値」は抵抗値である。
【００６５】
物理構造情報と回路解析用情報とが受付けられると、電磁界解析を実施しようとする回路の電磁界解析領域が所定の大きさのセルに分割される（Ｓ２）。具体的には、電磁界解析領域に対し、配置情報をもとに、ｘ，ｙ，ｚ方向にメッシュが切られる。すなわち、各セルに固有の番号と各セルのｘ，ｙ，ｚ方向の座標とを対応付けたデータテーブルが作成され、これがメモリ６２４に記憶される。
【００６６】
また、このＳ２において、各セルと各セルの領域に存在する物質（素子や配線）の物性情報とが関連付けられる。すなわち、作成された各セル別のデータテーブルに対して、さらに各セルに存在する物質の物性情報が対応付けられる。このようにして生成されたデータテーブルが本実施の形態における電磁界解析副問題である。ここで定義されたセルがＦＤＴＤ法により電磁界解析を行なうときの単位となるブロックを構成する。なお、電磁界解析領域をセルに分割するためのアルゴリズムは特に限定されない。
【００６７】
図１２は、回路解析との接点を持つ、電磁界解析領域のブロック分割の一例を示す図である。図１２においては、電磁界解析領域がブロック０１〜１４の１４個のブロックに分割されている。このときの分割法は、すべてのブロックが同一サイズであってもよいし、それぞれのブロックが別々のサイズであってもよい。解析領域外との境界に吸収境界層を設ける場合には、その吸収境界層が隣接するブロックに含まれるものとして処理が行なわれる。なお、ここでは、２次元の場合について説明するが、３次元の場合も同様の手順で処理を行なう。
【００６８】
次に、メッシュ化が適正であるか否かを判断する（Ｓ３）。具体的には、各セルが次の第１条件および第２条件を共に満たすか否かを判断する。第１条件は、１つのセルに、配置情報付きネット名（後述する）が同一となる素子が含まれないことである。第２条件は、素子の間に空間がある場合、その空間に少なくとも１つのセルが存在することである。
【００６９】
これら第１条件および第２条件を満たすようにメッシュ化をすることにより、接続されていないはずの端子間が短絡されないように、各セルのサイズが調整される。
【００７０】
上述した第１条件および第２条件の少なくとも一方が満たされていないセルが存在する場合（Ｓ３でＮＯ）、各セルのサイズがより小さくなるようにメッシュを切り直す（Ｓ４）。このＳ４の処理は、メッシュ化するセルのサイズが小さい以外、Ｓ２と同じである。その後、再度、Ｓ３でメッシュ化が適正であるか否かが判断される。
【００７１】
Ｓ３において、メッシュ化が適正であると判断された場合、回路上の端子に対応するネット名が、その端子の配置情報別に細分類されて規定される。具体的には、回路上の端子に対応するネット名が、その端子の配置情報が付加されたネット名に変更されるとともに、変更後のネット名に対応して端子の配置情報が登録される（Ｓ５）。端子の配置情報が付加されたネット名を“配置情報付きネット名”と称する。ここでの配置情報は、素子と配線とを結ぶ端子の位置を表わす座標値である。
【００７２】
このように端子に対応するネット名をその端子の配置情報別に付け替えることで、それまで１つのネット名により一括して取扱われていた配線が、複数の別の配線として取扱われることとなる。ただし、複数の別の配線として取扱われるのは、配置情報が存在する（実在する素子に接続された）配線である。等価回路の素子に接続された配線は引き続き１つのネット名により取扱われる。これにより、実在する素子ごとに電圧値や電流値などを解析することができる。
【００７３】
次に、Ｓ５で生成された情報から複数の回路解析副問題を生成するとともに、Ｓ２で生成された電磁界解析副問題とＳ５で生成された情報とから回路／電磁界解析連携情報を生成する（Ｓ６）。回路解析副問題および回路／電磁界解析連携情報を生成するための処理については、図９を用いて後述する。
【００７４】
Ｓ６の後、初期化処理が実行される（Ｓ７）。初期化処理では、ブロック分割により得られた各ブロックを、さらに時間方向にタイムステップ数ｎ毎に分割した１番目の副問題が生成される。そして、生成された副問題が計算待ち副問題集合に追加される。また、各ブロックの副問題進捗情報（副問題計算済みカウンタ）が０に初期化される。
【００７５】
また、ネットワーク３を介して各計算部２−１〜２−ｍ（図１参照）にその状態を問い合わせ、実際に使用可能な計算部の情報を収集することによって、計算部管理情報を初期化する。計算部管理情報は、計算部ＩＤと対応付けて、少なくとも使用中か否かを表す使用中フラグを管理する。また、使用中フラグを全てリセットする。さらに、各計算部２−１〜２−ｍの計算能力、各計算部２−１〜２−ｍ間のネットワーク距離などを管理し、副問題の割り当てに利用することも可能である。
【００７６】
次に、計算待ち副問題集合の各副問題のうちから計算可能な副問題が抽出される（Ｓ８）。
【００７７】
以下の説明においては、時刻の単位を１タイムステップとし、ブロック番号ｂの時刻（ｉ−１）＊ｎ＋１から時刻ｉ＊ｎまでの電界、および時刻（ｉ−１）＊ｎ＋３／２から時刻ｉ＊ｎ＋１／２の磁界を求める副問題を副問題（ｂ，ｉ）と表現し、副問題（ｂ，ｉ）をブロックｂのｉ番目の副問題と表現する。また、副問題（ｂ，ｉ）の計算後のブロックｂの時刻ｉ＊ｎの電磁界情報を副問題（ｂ，ｉ）の計算結果、それぞれのブロックにおける電磁界の初期状態を０番目の副問題計算結果と呼ぶものとする。
【００７８】
時間方向に分割された副問題の計算方法について説明する。ＦＤＴＤ法では、あらかじめ媒体情報が定数として与えられているときに、あるタイムステップ単位の時刻ｔにおけるある電界格子点での未知電界計算に必要な情報は、その電界格子点での時刻ｔ−１の電界の値と、その電界格子点に隣接する磁界格子点での時刻ｔ−１／２の磁界の値だけである。
【００７９】
すなわち、あるブロックｂ内に存在する時刻ｔ＋ｎの電界および時刻ｔ＋ｎ＋１／２の磁界の値を求めるために必要な時刻ｔにおける電磁界情報は、ブロックｂの電磁界情報およびブロックｂに隣接したｎ層の電磁界情報(以下、ブロックｎ近傍と呼ぶ。)だけで計算可能である。
【００８０】
したがって、副問題（ｂ，ｉ＋１）が計算可能であるためには副問題（ｂ，ｉ）およびブロックｂのｎ近傍を含むブロックのｉ番目の副問題、さらに副問題の対応するブロックに回路解析との接続が存在する場合には、その接続部分の遅延タイムステップ数Ｌｓの２倍をｎで割ったときの商の整数値(少数は切り捨て)をＬｉとして接続されたブロックのｉ−Ｌｉ番目の副問題が計算済みである必要がある。
【００８１】
ここで、図１３および図１４を参照して、副問題の計算可能条件について説明する。図１３は、回路解析との接続点を内部に含む、解析領域外と隣接していないブロックの一例を示す図である。図１３に示すように解析領域外と隣接していないブロック１１のｉ＋１番目の副問題を計算するためには、隣接する副問題（１１，ｉ）、副問題（０７，ｉ）、副問題（０９，ｉ）、副問題（１０，ｉ）、副問題（１２，ｉ）、副問題（１３，ｉ）、副問題（１４，ｉ）が計算済みであることが必要である。さらに回路解析との接続を解して接続されているブロック６に関しても、依存関係が発生する。回路解析との接続点で設定されている遅延時間から計算されるＬｉの値により、副問題(６，ｉ−Ｌｉ)が計算済みであることが必要である。
【００８２】
図１４は、回路解析との接続点を持たない、解析領域外と隣接しているブロックの一例を示す図である。図１４に示すように解析領域外と隣接しているブロック０１のｉ＋１番目の副問題は、副問題（０１，ｉ）、副問題（０２，ｉ）、副問題（０５，ｉ）、副問題（０８，ｉ）、副問題（０９，ｉ）、副問題（１０，ｉ）が計算済みであるときに計算可能である。
【００８３】
再び、図８に戻る。Ｓ８で計算可能な副問題が抽出された後、計算部管理情報の計算中フラグに基づいて空き計算部が特定され、抽出した計算可能な副問題がその空き計算部に割り当てられる（Ｓ９）。このとき、割り当てが決定した計算部に対応する計算部管理情報の計算中フラグがセットされる。
【００８４】
ここで、ある副問題を複数の空き計算部のいずれに割り当てるかを決定する際に、ＦＩＦＯなどの単純な仕組みを用いてもよい。しかしながら、計算可能な副問題の前の副問題を計算した計算部が空き状態にある場合、同じブロックに該当する副問題をその計算部に割り当てることにより、各計算部の計算能力、ノード数、ネットワークトポロジ、通信遅延、通信量などを考慮したより効率的な割り当てができる。その結果、全体の性能向上を図ることが可能となる。
【００８５】
次に、副問題が割り当てられた計算部に対して、副問題計算に必要な情報が送信される（Ｓ１０）。副問題計算結果を分散処理制御部１（図１参照）自身が保持する場合は、その情報が直接指示に埋め込まれる。他の計算部がそれを保持する場合は副問題計算結果の存在位置情報が指示に埋め込まれる。副問題計算に必要な情報が送信された後、対応する副問題が計算待ち副問題集合から削除され、新たに計算中副問題集合に登録され、割り当てられた計算部の情報とともに管理される。
【００８６】
次に、計算部２−１〜２−ｍによる計算終了通知の検出処理が繰り返し行なわれる（Ｓ１１）。
【００８７】
Ｓ１１で計算終了が検出された場合、分散処理制御部１によって、以下の処理が実行される。計算部に対応する副問題が計算中副問題集合から削除され、計算済み副問題集合に登録される。また、副問題に対応するブロックの副問題計算済みカウンタが１だけインクリメントされる。このとき副問題計算結果の存在位置情報としてその副問題が割り当てられていた計算部が登録される。さらに、計算が終了した計算部に対応する計算部管理情報の計算中フラグがリセットされる。
【００８８】
さらに、Ｓ１１で計算終了が検出されると、打ち切り時間、流入エネルギー値の収束などの条件に基づいて解析の終了判定が行なわれる（Ｓ１２）。たとえば、打ち切り時間を超える副問題がすべてのブロックについて計算済みであるか否かにより終了判定が行なわれる。終了と判定されなかった場合（Ｓ１２でＮｏ）、計算終了した副問題のブロックの次の副問題が計算待ち副問題集合に登録されて、副問題進捗情報が更新される（Ｓ１３）。その後、処理がＳ８に戻る。一方、終了と判定された場合（Ｓ１２でＹｅｓ）、全体の処理が終了する。
【００８９】
次に、図８のＳ６に示される、回路解析副問題および回路／電磁界解析連携情報の生成処理を説明する。図９は、図８のＳ６のサブルーチンを示すフローチャートである。
【００９０】
最初に、副問題リストがクリアされ、さらに処理前素子リストへ全素子が登録される（Ｓ２１）。次に、接続素子リストおよび連携ネット名リストがクリアされる（Ｓ２２）。
【００９１】
なお、副問題リスト、処理前素子リスト、接続素子リスト、および連携ネット名リストは、分散処理制御部１のＲＡＭ４２内の各リスト別に規定された記憶領域に格納される。
【００９２】
次に、処理前素子リストから素子が１つ抽出され、抽出された素子が探索基点素子として接続素子リストに登録される（Ｓ２３）。
【００９３】
次に、探索基点素子の各端子に接続されている端子のネット名が抽出される（Ｓ２４）。次に、そのネット名に対応する端子に接続されているすべての素子のうち、接続素子リストに登録済みでない素子が接続素子リストに登録される（Ｓ２５）。
【００９４】
次に、抽出したネット名が、配置情報付きネット名であって、かつ、すでに連携ネット名リストに登録済みの配置情報付きネット名であるか否かが判断される（Ｓ２６）。抽出したネット名が、未だ連携ネット名リストに登録されていない配置情報付きネット名であるときには、Ｓ２６でＮＯと判断されて、抽出されたネット名が連携ネット名リストに登録される（Ｓ２７）。
【００９５】
Ｓ２７の後、またはＳ２６でＹＥＳと判断された後、処理前素子リストから探索基点素子が抹消される（Ｓ２８）。
【００９６】
次に、接続素子リストと処理前素子リストの双方に登録されている素子がないか否かが判断される（Ｓ２９）。接続素子リストと処理前素子リストの両方に登録されている素子があると判断された場合（Ｓ２９にてＮＯ）、接続素子リストと処理前素子リストとの双方に登録されている素子の任意の一つに探索基点素子が変更される（Ｓ３３）。その後、Ｓ２４に戻る。
【００９７】
接続素子リストと処理前素子リストの両方に登録されている素子がないと判断された場合（Ｓ２９にてＹＥＳ）、接続素子リストに登録された素子、接続素子リストに登録された素子の端子に接続されているネット名、および接続素子リストに登録された素子の電気的特性から成る情報が回路解析副問題として登録される（Ｓ３０）。
【００９８】
次に、連携ネット名リストが複写されて登録された回路解析副問題と関連付けられる（Ｓ３１）。回路解析副問題およびこれに関連付けられた連携ネット名リストが、各回路解析副問題と電磁界解析副問題を連携させるときに用いられる回路／電磁界解析連携情報となる。
【００９９】
次に、処理前素子リストに素子が残っているか否かが判断される（Ｓ３２）。処理前素子リストに素子が残っていると判断された場合（Ｓ３２にてＹＥＳ）、処理がＳ２２に戻る。処理前素子リストに素子が残っていないと判断された場合（Ｓ３２にてＮＯ）、処理は終了する。
【０１００】
図１０は、計算部２−１〜２−ｍの処理手順を説明するためのフローチャートである。まず、初期化処理が行なわれる（Ｓ４１）。この初期化処理では、分散処理制御部１からの指示に基づいてブロックｂの副問題計算結果、および隣接するブロックの副問題計算結果を持つ計算部が割り出される。さらに、それらの計算部に計算結果転送要求が送信され、受信した情報がＲＡＭ４２に格納される。また、分散処理制御部１から指示を受けた計算部が副問題計算結果を保持している場合には、自身に内蔵される記憶装置２４から対応する情報が読み出されて、ＲＡＭ４２に格納される。
【０１０１】
さらにブロックｂ以外のブロックから取得したＥＣ−ＦＩＦＯの情報が遅延バッファ２３３のＥＣ−ＦＩＦＯに追加される。この時点でオーバーラップ領域上に存在するものを含めて全てのＥＣ−ＦＩＦＯには、遅延時間の長さと等しいデータが存在することになる。
【０１０２】
次に、ループカウンタｊが１に初期化される（Ｓ４２）。次に、回路解析処理が実行される（Ｓ４３）。具体的には、副問題に含まれる全ての回路解析問題について、遅延バッファ２３３のＥＣ−ＦＩＦＯの先頭から取り出した磁界情報をもとにして、電磁界解析計算部２３１から流れ込む電流値を各回路解析計算部２３２が計算し、タイムステップ単位であるΔｔｅｍの時間だけ解析を進める。ただし、遅延バッファ２３３のＥＣ−ＦＩＦＯが空である場合には計算を進めない。電磁界解析との接続部分の電界情報を計算し、その計算結果をＣＥ−ＦＩＦＯに書き込む。
【０１０３】
次に、時刻（ｉ−１）＊ｎ＋ｊ−１／２の磁界情報と時刻（ｉ−１）＊ｎ＋ｊ−１の電界情報とから、電界情報が計算される（Ｓ４４）。
【０１０４】
次に、ＣＥ−ＦＩＦＯの先頭から電界情報が取り出され、該当する電界情報が更新される（Ｓ４５）。
【０１０５】
次に、時刻（ｉ−１）＊ｎ＋ｊの電界情報と時刻（ｉ−１）＊ｎ＋ｊ−１／２の磁界情報とから磁界情報が計算される（Ｓ４６）。
【０１０６】
次に、回路解析との接続部分の磁界値がＥＣ−ＦＩＦＯに追加して書き込まれる（Ｓ４７）。次に、ブロック内の全電磁界情報のうち、後にポート応答などを計算するのに必要な電磁界情報のみが記憶装置２４（図３参照）に保存される（Ｓ４８）。ポート応答の計算がブロック内のデータのみで計算可能である場合には、ポート応答が計算されて、その計算結果が記憶装置２４に保存される。
【０１０７】
次に、ループカウンタｊが更新（＋１）される（Ｓ４９）。次に、ループカウンタがｎ以下であるか否かが判定される（Ｓ５０）。ループカウンタがｎ以下の場合（Ｓ５０でＹｅｓ）、ステップＳ４３に戻って上記の処理が繰返される。また、ループカウンタがｎ＋１の場合（Ｓ５０でＮｏ）、ブロックｂの領域内、ブロックｂに隣接する外部境界の境界条件計算用データ(ＰＭＬ（Perfectly Matched Layer）内の電磁界情報など)、回路解析の内部状態情報、および遅延バッファ２３３（図３参照）の内容が記憶装置２４に書き込まれる。
【０１０８】
最後に、ネットワーク３を介して副問題の計算終了が分散処理制御部１に送信されて（Ｓ５２）、処理が終了する。
【０１０９】
図１１は、図３に示される計算結果出力部２２の処理手順を説明するためのフローチャートである。まず、ネットワーク３を介して分散処理制御部１または他の計算部からの副問題計算結果の送信要求があるまで処理を待機する。
【０１１０】
副問題計算結果の送信要求が検出されると（Ｓ７１）、記憶装置２４に保存されている副問題計算結果が要求された形式に加工される（Ｓ７２）。要求される形式として、同一ブロックの次の副問題計算に用いる副問題内の全電磁界および境界条件計算用データ全て、隣接ブロックの計算に用いる部分電磁界情報、ブロック内に存在する回路解析問題と外部ブロックとの接続部分のＣＥ−ＦＩＦＯ情報、ポート応答計算などに用いる部分電磁界情報がある。
【０１１１】
なお、電磁界情報を送信するときのネットワーク負荷を低減するために、要求された電磁界情報を圧縮する処理も行なう。他の副問題計算に用いられる形式として、可逆圧縮法、ポート応答計算などに用いる形式である可逆または不可逆圧縮法などがある。
【０１１２】
最後に副問題の計算結果が指定された転送先に転送され（Ｓ７３）、ステップＳ７１に戻って上記の処理が繰り返される。
【０１１３】
次に、図１５を参照して、以上のような構造およびフローチャートに基づく、分散処理制御部１または計算部２−１〜２−ｍの動作について説明する。なお、以下の説明において、括弧内のステップ番号は、図８〜図１０のいずれかのステップ番号に対応している。
【０１１４】
図１５（Ａ）はプリント基板１２８の上に素子（１）１１０および素子（２）１１２が実装されている回路の回路図である。また、図１５（Ｂ）は、素子（１）１１０の等価回路図であり、（Ｃ）は素子（２）１１２の等価回路図である。
【０１１５】
図１５（Ａ）に示す回路において、素子（１）１１０は理想的な抵抗素子、素子（２）１１２は非線形特性を持つダイオードとする。また、ハイブリット法を用いた回路解析により電流／電圧の過渡応答を求めるものとする。
【０１１６】
素子（１）１１０は節点（１）１１６で配線（１）１１４と、節点（２）１１８で配線（２）１２０と接続されている。同様に素子（２）１１２は節点（３）１２２で配線（２）１２０と、節点（４）１２４で配線（３）１２６と接続されている。
【０１１７】
分散処理制御部１は、図１５（Ａ）に示す回路の物理構造情報と回路解析用情報とを受付ける（Ｓ１）。上述したように、物理構造情報は、物性情報と配置情報とを含む。
【０１１８】
図１５（Ａ）に示す回路の物性情報は、素子（１）１１０、素子（２）１１２、配線（１）１１４、節点（１）１１６、節点（２）１１８、配線（２）１２０、節点（３）１２２、節点（４）１２４、配線（３）１２６、ならびにプリント基板１２８の誘電率および透磁率を含む。
【０１１９】
配置情報は、素子（１）１１０、素子（２）１１２、配線（１）１１４、配線（２）１２０、配線（３）１２６、ならびにプリント基板１２８の頂点の座標と、配線（２）１２０の屈曲点の座標と、節点（１）１１６、節点（２）１１８、節点（３）１２２、および節点（４）１２４の中心の座標とを含む。
【０１２０】
回路解析用情報は、素子名、素子の電気的特性を表す情報、および素子の接続情報を対応付けたものを１つの単位とした、情報の集合である。上述したように、本実施の形態における素子の電気的特性をあらわす情報は、素子種別や素子種別ごとに必要な抵抗値などである。素子種別は素子名の頭文字などによって暗黙的に与えられてもよい。素子の接続情報は素子に存在する端子と接続される配線のネット名を対応付けたものである。本実施の形態においては、図１５（Ａ）に示す回路に対応する回路解析用情報は、次の表１のような形式で表される。
【０１２１】
【表１】
2007080174.tif 000004
【０１２２】
表１の１行目は素子（１）１１０の素子定義情報である。１列目に素子名「Ｒ１」が記載されている。ここで、素子名の頭文字「Ｒ」は素子種別が抵抗であることを示している。２列目に端子（１）と接続される配線（１）１１４のネット名「ｌｉｎｅ１」が、３列目に端子（２）と接続される配線（２）１２０のネット名「ｌｉｎｅ２」が記載されている。４列目は素子種別が抵抗である場合のパラメータとして素子（１）１１０の抵抗値５０（オーム）が記載されている。
【０１２３】
表１の２行目は素子（２）１１２の素子定義情報である。１行目と同様に１列目に素子名「Ｄ１」が記載されている。また素子名の頭文字「Ｄ」により素子種別がダイオードであることを示している。２列目にアノード側端子に接続される配線（２）１２０のネット名「ｌｉｎｅ２」が、３列目にカソード側端子に接続される配線（３）１２６のネット名「ｌｉｎｅ３」が記載されている。４桁目は素子種別がダイオードである場合のパラメータとして飽和電流値ＩＳに１．１×１０−１４(アンペア)を指定している。
【０１２４】
また、素子（１）１１０の端子（２）に接続されるネット名「ｌｉｎｅ２」と、素子（２）１１２のアノード側端子に接続されるネット名「ｌｉｎｅ２」が同一であることで、素子（１）１１０の端子（２）と素子（２）１１２のアノード側端子が接続されていることを表している。
【０１２５】
物理構造情報と回路解析用情報とが受付けられる（Ｓ１でＹＥＳ）と、分散処理制御部１は、電磁界解析を実施しようとする回路の電磁界解析領域をセルに分割する（Ｓ２）。その結果、図１５（Ａ）に示す回路の場合、碁盤の目のようにメッシュが切られることとなる。電磁界解析領域がセルに分割されると、分散処理制御部１は、各セルと各セルに存在する物質の物性情報とを関連付ける。この関連付けにより、１つのセルについては、各セルに固有の番号、各セルの座標、ならびに各セルに存在する物質の誘電率および透磁率が関連付けられることとなる。
【０１２６】
関連付けが終了すると、分散処理制御部１は、各セルが上述したルールを満たすか否かを判断する（Ｓ３）。ルールが満たされていなければ、分散処理制御部１は、各セルのサイズがより小さくなるようにメッシュを切り直す（Ｓ４）。最終的には上述したルールが満たされることとなるので、分散処理制御部１は、配置情報が存在する端子のネット名を配置情報付きネット名に付け替える（Ｓ５）。
【０１２７】
図１５（Ａ）に示す回路の場合、表１の各ネット名の置き換えは以下の様に行なわれる。
【０１２８】
端子（１）に接続されているネット名「ｌｉｎｅ１」を、端子（１）が実際に接続されている接点（１）１１６の配置情報（ｘ，ｙ，ｚ）＝（１，１，１）を付加した配置情報付きネット名「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」に置き換える（端子（１）は表１の１行目のうち２桁目に記載されている）。このとき、分散処理制御部１は置き換えによって生成された配置情報付きネット名「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」と実際の配置情報（ｘ，ｙ，ｚ）＝（１，１，１）を関連付けて登録する。
【０１２９】
このようなネット名置き換え処理により、新たな配置情報付きネット名が生成されるたびに、配置情報付きネット名と実際の配置情報と関連付けて登録する処理が行なわれるが、以降の説明では記載を省略する。同様に端子（２）に接続されているネット名「ｌｉｎｅ２」を端子が実際に接続されている接点（２）１１８の配置情報（ｘ，ｙ，ｚ）＝（２，１，１）を付加した配置情報付きネット名「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」に置き換える（端子（２）は表１の１行目のうち３桁目に記載されている）。
【０１３０】
表１の２行目も同様な置き換えを行なうと、最終的に表１は表２のように置き換えられる。
【０１３１】
【表２】
2007080174.tif 000005
【０１３２】
表２では素子（１）１１０の端子（２）に接続されるネット名「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」と、素子（２）１１２のアノード側端子に接続されるネット名「ｌｉｎｅ２＿ｘ（３）＿ｙ（１）＿ｚ（１）」とが異なっているため、表１で表現されていた素子（１）１１０の端子（２）と素子（２）１１２のアノード側端子との接続がこの置き換え作業により分断されたことになる。
【０１３３】
図１５（Ａ）の例では存在しないが、実在の配線でなく、ある素子の等価回路を表現するときに用いられるネット名が存在する場合、そのようなネット名に関連付け得る配置情報が存在しないため、ネット名の置き換えは起こらず、回路が分断されることもない。
【０１３４】
ネット名の置き換え処理が終了すると、分散処理制御部１は副問題リストを空にする（Ｓ２１）。さらに、分散処理制御部１は処理前素子リストに全ての素子を登録する（Ｓ２１）。図１５（Ａ）で表される回路においては、表２における素子名「Ｒ１」の素子（１）１１０と素子名「Ｄ１」の素子（２）１１２の２つを処理前素子リストに登録する。
【０１３５】
登録が終了すると、分散処理制御部１は、接続素子リスト、連携ネット名リストを空に（初期化）する（Ｓ２２）。分散処理制御部１は、処理前素子リストから素子をひとつ取り出し、取り出した素子を探索基点素子に設定する（Ｓ２３）。
【０１３６】
図１５（Ａ）で示される回路においては、２つの素子のどちらか一方、たとえば素子名「Ｒ１」の素子（１）１１０を探索基点素子に設定する。その後、分散処理制御部１は、探索基点素子を接続素子リストに登録する（Ｓ２３）。次に、分散処理制御部１は、探索基点素子の各端子に接続されているネット名を抽出する（Ｓ２４）。この例においては、表２を参照して素子名「Ｒ１」の素子（１）１１０の各端子に接続されているネット名として「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」の２つを抽出する。
【０１３７】
ネット名を抽出すると、分散処理制御部１は、それらのネット名が端子に接続されている全ての素子のうち、接続素子リストに登録済みでない素子を接続素子リストに登録する（Ｓ２５）。これにより、探索基点素子の各端子と同一のネット名で接続された素子全てが接続素子リストに登録されていることになる。
【０１３８】
図１５（Ａ）で示される回路の例においては、「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」の何れかが端子に接続されている素子は素子名「Ｒ１」の素子（１）１１０のみである。これはすでに接続素子リストに登録済みである。このため、接続素子リストに新たな素子は登録されない。また分散処理制御部１は、抽出したネット名のうち配置情報付きネット名であり、かつすでに連携ネット名リストに登録済みでないものを連携ネット名リストに登録する（Ｓ２７）。
【０１３９】
この例の場合、「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」の２つを連携ネット名リストに登録する。登録が完了すると、分散処理制御部１は処理前素子リストから探索基点素子（素子名「Ｒ１」の素子（１）１１０）を抹消する（Ｓ２８）。
【０１４０】
探索基点素子が抹消されると、分散処理制御部１は、接続素子リストと処理前素子リストの両方に登録されている素子が無いか否かを判断する（Ｓ２９）。この場合接続素子リストは素子名「Ｒ１」の素子（１）１１０の１つが登録された状態、処理前素子リストは素子名「Ｄ１」の素子（２）１１２の１つが登録された状態にあるので、（Ｓ２９にてＹＥＳ）、分散処理制御部１は、接続素子リストに登録された素子、接続素子リストの各端子に接続されたネット名、および接続素子リストに登録された素子の電気的特性をあらわす情報を、回路解析副問題として登録する（Ｓ３０）。
【０１４１】
分散処理制御部１は連携ネット名リストを複写し、これを登録した回路解析副問題と関連付ける（Ｓ３１）。この例においては表３で表される回路と、連携ネット名リストの複写「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」とが関連付けられる。
【０１４２】
【表３】
2007080174.tif 000006
【０１４３】
【表４】
2007080174.tif 000007
【０１４４】
関連付けが終了すると、分散処理制御部１は、処理前素子リストが空か否かを判断する（Ｓ３２）。まだ素子名「Ｄ１」の素子（２）１１２が登録されているので（Ｓ３２にてＮＯ）、図９のＳ２２〜Ｓ３２の処理が繰り返される。これにより表３と表４の２つの回路解析副問題と連携ネット名リストの複写「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」と「ｌｉｎｅ２＿ｘ（３）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ３＿ｘ（４）＿ｙ（１）＿ｚ（１）」とがそれぞれ関連付けて生成される。
【０１４５】
最終的に処理前素子リストが空になる（素子（１）１１０および素子（２）１１２についての回路解析副問題が生成される）と（Ｓ３２にてＹＥＳ）、分散処理制御部１は、初期化処理（Ｓ７）を経て、素子（１）１１０および素子（２）１１２についての回路解析副問題および電磁界解析副問題を複数の計算部２−１〜２−ｍに割当てる（Ｓ９）。
【０１４６】
各計算部２−１〜２−ｍ内において、電磁界解析計算部２３１は、等価電流源法や等価電圧源法により計算される電流値および電圧値を遅延バッファ（ＥＣ−ＦＩＦＯ）２３３へ蓄積する（Ｓ４７）。このとき、素子（１）１１０および素子（２）１１２が存在するセルについては電流値および電圧値が計算されない。
【０１４７】
節点（１）１１６、節点（２）１１８、節点（３）１２２、および節点（４）１２４についての電流値および電圧値が遅延バッファ（ＥＣ−ＦＩＦＯ）２３３に蓄積される。回路解析解析部２３２は、配置情報が存在する端子での電流値および電圧値を遅延バッファ（ＣＥ−ＦＩＦＯ）２３３に蓄積する（Ｓ４３）。
【０１４８】
ここで、遅延バッファ２３３を介して行なわれる、電磁界解析計算部２３１および回路解析計算部２３２のデータの受け渡しについて説明する。ここでは、等価電流源法を用いるものとする。時刻（ｊ−１）Δｔｅｍにおける電界強度Ｅｊ−１および時刻（ｊ−３／２）Δｔｅｍにおける磁界強度Ｈｊ−３／２が既知であるとする。
【０１４９】
時刻（ｊ−１／２）Δｔｅｍにおける磁界強度Ｈｊ−１／２はＥｊ−１、Ｈｊ−３／２を数式（２）に代入し求めることができる。
【０１５０】
【数２】
2007080174.tif 000008
【０１５１】
しかしながら、時刻ｊΔｔｅｍにおける電界強度Ｅｊは素子を含むセルと含まないセルとで算出方法が異なる。素子を含まないセルの場合、電界強度Ｅｊは数式（３）にＥｊ−１およびＨｊ−１／２を代入することにより算出される。素子を含むセルの場合、電界強度Ｅｊは回路解析計算部２３２の回路解析により算出される。
【０１５２】
【数３】
2007080174.tif 000009
【０１５３】
回路解析計算部２３２は、図１５（Ｂ）の等価回路において、コンデンサの初期電圧値をＶｊ−１＝Ｅｚｊ−１Δｚ、等価電流源値をＩ＝Ａ・∇×Ｈｊ−１／２として、時刻（ｊ−１）ΔｔｅｍよりｊΔｔｅｍまで（時間の刻み幅は十分細かく取られる）の回路シミュレーションを行なうことにより、時刻ｊΔｔｅｍにおける素子の電圧値Ｖｊを算出する。時刻ｊΔｔｅｍにおける素子の電圧値Ｖｊは変換部１４２によって素子を含むセルの電界強度Ｅｚｊ＝Ｖｊ／Δｚに変換される。変換された電界強度Ｅｚｊは、遅延バッファ２３３を介して電磁界解析計算部２３１へと引き渡される。
【０１５４】
等価電圧源法においても、同様にＦＤＴＤ法で求めた電界から等価電圧源値を求め、ＦＤＴＤ法で磁界を求める時刻における電流値を回路解析計算部２３２により解析し、変換部１４２が磁界に変換して、電磁界解析計算部２３１に渡して解析を進める。これにより、電磁界解析計算部２３１は、有限差分時間領域法（本実施の形態の場合、ＦＤＴＤ法）により電界および磁界のいずれかの大きさを算出することとなる。
【０１５５】
電磁界解析部１０４は、遅延バッファ２４４の計算結果を用いて電磁界解析副問題の時刻ｊΔｔｅｍから時刻（ｊ＋１）Δｔｅｍまでの解析計算を行なう。また、回路解析計算部２３２は、遅延バッファ２４４の計算結果を用いて複数の回路解析副問題それぞれの時刻ｊΔｔｅｍから時刻（ｊ＋１）Δｔｅｍまでの解析計算を行なう。
【０１５６】
素子（２）１１２のダイオードの電圧−電流特性は数式（４）で表されるものとする。
【０１５７】
【数４】
2007080174.tif 000010
【０１５８】
ただしＩｐは電流値である。Ｖｐは電圧値である。ｑは電気素量である。Ｔは絶対温度である。
【０１５９】
回路解析計算部２３２が、節点（１）１１６、節点（２）１１８、節点（３）１２２、節点（４）１２４について修正節点解析法を適用すると以下の連立微分方程式を得る。
【０１６０】
【数５】
2007080174.tif 000011
【０１６１】
ただしＶｎ（ｎ＝１，２，３，４）は電圧値である。ＩＤおよびＩＲは静電容量である。ＣＤおよびＣＲは静電容量である。Ｒは抵抗である。
【０１６２】
ここで、数式（５）の第一式と第二式および第三式と第四式は符号が異なるだけで同一の式である。また、Ｖ２およびＶ４はＦＤＴＤ法において電圧の基準点となるセルから電界を積分することにより求められる電位であるため定数として扱ってもよい。回路シミュレータはＦＤＴＤ法に対して素子端に発生する電圧差を送ればよいので、Ｖ１−Ｖ２＝ＶＲ、Ｖ３−Ｖ４＝ＶＤとすると数式（５）は数式（６）に書き換えられる。
【０１６３】
【数６】
2007080174.tif 000012
【０１６４】
これより、数式（６）の第一式と第二式は互いに独立な変数であるため、それぞれの方程式を分離して解くことが可能である。すなわち、回路解析計算部２３２は、電磁界解析計算部２３１が算出した電界の大きさおよび磁界の大きさから変換された電流値および電圧値のいずれか、分散処理制御部１が分割した複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、分散処理制御部１が分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出することができる。
【０１６５】
また、回路解析計算部２３２は、修正節点解析法により電流値および電圧値のいずれかを算出することとなる。また、数式（６）の第一式のように非線形素子を含まない回路においてはニュートン反復法を用いることなく解くことが可能である。数式（６）の第一式と第二式を連立して解いた場合は、第二式が非線形特性の項を含んでいるため、本来ニュートン反復法を適用する必要のない第一式についてもニュートン反復法が適用されてしまい、計算コストが増加する。
【０１６６】
両式を分離して解いた場合は、第二式にのみニュートン反復法を適用することで、両式を連立して解いた場合と比較して、さらに計算コストを減少することが可能となる。回路解析計算部２３２は、解析計算として、それぞれの方程式を分離して解く。このため、回路解析計算部２３２は、予め複数の素子それぞれについて、ニュートン反復法を利用するか否かを判断する。その判断の後、回路解析計算部２３２は、自らがニュートン反復法を利用すると判断した素子について、ニュートン反復法を利用して電流値および電圧値のいずれかを算出する。
【０１６７】
数式（６）の第一式と第二式は互いに独立な変数となる理由は、回路上で節点（２）１１８と節点（３）１２２が配線（２）１２０により繋がっていても、配線（２）１２０の部分をＦＤＴＤ法によって解析することにより、回路解析上、異なる変数として扱えるためである。
【０１６８】
図１６は、ブロック内の電磁界情報とオーバーラップ層ｎ＝１のときのブロックｎ近傍の電磁界情報とを示す図である。縦線で塗りつぶされた部分がブロック内を示し、横線で塗りつぶされた部分がブロックｎ近傍を示している。
【０１６９】
図１７は、ブロック内の電磁界情報とオーバーラップ層ｎ＝２のときのブロックｎ近傍の電磁界情報とを示す図である。また、図１８は、ブロック内の電磁界情報とオーバーラップ層ｎ＝３のときのブロックｎ近傍の電磁界情報とを示す図である。
【０１７０】
図１９および図２０は、オーバーラップ層ｎ＝３のときに計算部２−１〜２−ｍが図１０に示すループＳ４３〜Ｓ５０（ループカウンタｊ＝１）で計算する電磁界範囲を示す図である。縦線で塗りつぶされたブロック内と斜め線で塗りつぶされた部分とが計算範囲を示している。
【０１７１】
図２１および図２２は、オーバーラップ層ｎ＝３のときに計算部２−１〜２−ｍが図１０に示すループＳ４３〜Ｓ５０（ループカウンタｊ＝２）で計算する電磁界範囲を示す図である。
【０１７２】
図２３および図２４は、オーバーラップ層ｎ＝３のときに計算部２−１〜２−ｍが図１０に示すループＳ４３〜Ｓ５０（ループカウンタｊ＝３）で計算する電磁界範囲を示す図である。
【０１７３】
このように、ループカウンタｊが増加するごとに計算範囲を狭めることによって、効率的な電磁界計算が可能となる。
【０１７４】
以上説明したように、本実施の形態に係る連携解析システム１００は、時間解析対象の問題を、空間的にブロック分割する。そして、分割された電磁界解析問題のブロックと、それに接続される他種解析問題とを組み合わせて、さらに時間的にタイムステップ数ｎ毎に分割したものを副問題とする。その上で、各副問題を各計算部に割当て、それぞれの計算を行なう。計算するときには、隣接するブロック間にｎ層のオーバーラップ層を設ける。さらに、他種解析問題と電磁界解析問題との接続部分に予め設定した遅延時間に基づいたバッファを設ける。これにより、それぞれの副問題を他の副問題と完全に独立して並列的に計算可能とする。
【０１７５】
一方、この種の連携解析に関して、たとえば、特開２００４−５４６４２号公報に開示される従来技術では、２つの電磁界解析領域Ａ、Ｂおよびその間を連結する回路解析の間で相互に情報同期を行なう必要が生じていた。詳細に説明すると、電磁界解析領域Ａ、Ｂ間の情報交換は電磁界解析部分でのタイムステップ毎に少なくとも１回発生し、電磁界解析領域Ａと回路解析間の情報交換、電磁界解析領域Ｂと回路解析間の情報交換も同じくタイムステップ毎に少なくとも１回発生した。
【０１７６】
このような情報交換は、ある解析時間に発生した電磁界解析領域Ａの状態変化が、１タイムステップ後の回路解析部分の状態変化を発生させ、その状態変化がさらに1タイムステップ後に解析領域Ｂの状態変化を発生させうる場合には必要になるが、実際の物理的な距離とその間を伝わる情報の伝播速度を考慮すると、情報交換をより低頻度にしても物理的に正しい解析が実行できることになる。
【０１７７】
特開２００４−５４６４２号公報等に開示された従来技術では、基板と回路素子との結合部分は簡略化のため遅延のない理想的な配線により接続されているというモデルを用いている。
【０１７８】
それに対し、本実施の形態においては、結合部分のモデル化をより物理的に厳密に遅延を考慮して行なっている。すなわち、解析問題を副問題に分割する際、分割された電磁界解析領域ブロックの電磁界計算とそれらの電磁界解析領域ブロックに接続された回路解析問題とをあわせた問題を副問題とすることで、副問題計算前処理時の情報交換をのぞき、計算部が他の計算部との情報交換なしに、副問題の計算を行なうことを可能としている。
【０１７９】
このとき、複数の電磁界解析領域ブロックに接続された回路解析については、接続された電磁界解析ブロックに対応する副問題全てに関連付け、重複して解析を行なうことで、複数の電磁界解析領域ブロックに接続された回路解析問題が存在する場合にも、電磁界解析のタイムステップ数ｎの解析中に他の計算部との情報交換を必要としない解析システムを構成することを可能にしている。
【０１８０】
本実施の形態によれば、電磁界解析と他種解析の連携解析を計算する連携解析装置を、専用のネットワーク、専用の計算機を用いず、遅延時間の長いネットワークで繋がった汎用の計算機を用いて構成することで、より安価で高速な解析装置を提供することができる。
【０１８１】
さらに、本実施の形態によれば、計算部が担当する領域内のＦＤＴＤ解析、およびその領域と他の領域との間で情報交換を行なう必要のある連携解析をタイムステップ数ｎ（ｎ＞１）に亘り、一つの副問題として他の領域の計算と非同期に行なうことができるため、遅延の大きい、また社内ＬＡＮ（Local Area Network）などの汎用的なネットワークで接続された計算機群で分散電磁界解析を行なうことができる。また、計算部の構成と独立してブロック分割、副問題分割を行なうことができ、計算負荷の大小、計算部数の増減などに応じて、動的に同じブロックの副問題を移動することが可能になる。
【０１８２】
また、本実施の形態では、分散処理制御部１が主問題を副問題に分割するときに、空間だけでなく時間方向にも分割を行ない、それぞれの副問題を各計算部２−１〜２−ｍに割り当てるようにした。その結果、様々な要因により解析途中で計算部数や、各計算部が解析処理に割ける計算能力などが変化した場合でも、システム全体の計算能力に応じて解析処理を進めることが可能となった。このときに同時に並列計算可能な副問題数はブロック分割数が上限となるため、使用可能な計算部数と比較してブロック分割数を大きく取ることで、計算部の計算能力を効率的に利用することが可能となる。
【０１８３】
さらには、解析領域の空間を分割したブロック間にｎ層のオーバーラップ領域を設け、１タイムステップ毎に計算領域を１ずつ狭めながら解析を進めることで、ブロックのタイムステップ数ｎにわたる電磁界を他のブロックと独立して求めることが可能となった。
【０１８４】
また、本実施の形態によれば、大量のデータを高速に処理することが求められる電子機器製品開発において、レイアウト設計の段階で信号品質、電磁ノイズなどをシミュレーションすることで、基板レイアウト設計品質を向上させ、必要な試作回数の削減、設計期間の短縮効果を得ることができる。
【０１８５】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１８６】
【図１】連携解析システムの構成例を示すブロック図である。
【図２】分散処理制御部の構成例を示すブロック図である。
【図３】計算部の構成を示すブロック図である。
【図４】Ｌｓ＝０のときの情報交換のタイミングを表した図である。
【図５】Ｌｓ＝１のときの情報交換のタイミングを表した図である。
【図６】Ｌｓ＝２のときの情報交換のタイミングを表した図である。
【図７】電磁界解析問題１つに回路解析問題１つが関連付けられた場合の解析手順を説明するための概念図である。
【図８】分散処理制御部の処理手順を説明するためのフローチャートである。
【図９】Ｓ６のサブルーチンを示すフローチャートである。
【図１０】計算部の処理手順を説明するためのフローチャートである。
【図１１】計算結果出力部の処理手順を説明するためのフローチャートである。
【図１２】回路解析との接続点を持つ電磁界解析領域のブロック分割の一例を示す図である。
【図１３】回路解析との接続点を内部に含む、解析領域外と隣接していないブロックの一例を示す図である。
【図１４】回路解析との接続点を持たない、解析領域外と隣接しているブロックの一例を示す図である。
【図１５】（Ａ）はプリント基板上に素子（１）および素子（２）が実装されている回路の回路図であり、（Ｂ）は素子（１）の等価回路図であり、（Ｃ）は素子（２）の等価回路図である。
【図１６】ブロック内の電磁界情報とｎ＝１のときのブロックｎ近傍の電磁界情報とを示す図である。
【図１７】ブロック内の電磁界情報とｎ＝２のときのブロックｎ近傍の電磁界情報とを示す図である。
【図１８】ブロック内の電磁界情報とｎ＝３のときのブロックｎ近傍の電磁界情報とを示す図である。
【図１９】ｎ＝３のときに計算部が計算する電磁界範囲（ループカウンタｊ＝１）を示す図である。
【図２０】ｎ＝３のときに計算部が計算する電磁界範囲（ループカウンタｊ＝１）を示す図である。
【図２１】ｎ＝３のときに計算部が計算する電磁界範囲（ループカウンタｊ＝２）を示す図である。
【図２２】ｎ＝３のときに計算部が計算する電磁界範囲（ループカウンタｊ＝２）を示す図である。
【図２３】ｎ＝３のときに計算部が計算する電磁界範囲（ループカウンタｊ＝３）を示す図である。
【図２４】ｎ＝３のときに計算部が計算する電磁界範囲（ループカウンタｊ＝３）を示す図である。
【符号の説明】
【０１８７】
１  分散処理制御部、２−１〜２−ｍ  計算部、３  ネットワーク、２３  解析計算部、２４  記憶装置、２３１  電磁界解析計算部、２３２  回路解析計算部、２３３  遅延バッファ。
【図１】
2007080174.tif 000013
【図２】
2007080174.tif 000014
【図３】
2007080174.tif 000015
【図４】
2007080174.tif 000016
【図５】
2007080174.tif 000017
【図６】
2007080174.tif 000018
【図７】
2007080174.tif 000019
【図８】
2007080174.tif 000020
【図９】
2007080174.tif 000021
【図１０】
2007080174.tif 000022
【図１１】
2007080174.tif 000023
【図１２】
2007080174.tif 000024
【図１３】
2007080174.tif 000025
【図１４】
2007080174.tif 000026
【図１５】
2007080174.tif 000027
【図１６】
2007080174.tif 000028
【図１７】
2007080174.tif 000029
【図１８】
2007080174.tif 000030
【図１９】
2007080174.tif 000031
【図２０】
2007080174.tif 000032
【図２１】
2007080174.tif 000033
【図２２】
2007080174.tif 000034
【図２３】
2007080174.tif 000035
【図２４】
2007080174.tif 000036