(57)【要約】      （修正有）【課題】深さの異なるコンタクトプラグ形成方法において、コンタクトプラグの抵抗増加を防止し、半導体基板のエッチングされる量を最小にする方法を提供する。【解決手段】相異なるエッチングターゲットｔ１，ｔ２を有する、均一でない厚さの反射防止膜３４およびゲートを露出させるコンタクトプラグが形成される領域と半導体基板を露出させるコンタクトプラグが形成される領域に、反射防止膜の厚さの不均一を利用した第１エッチング工程、エッチング停止膜２６をエッチング停止膜として利用した第２エッチング工程、およびＷＳｉ１８をエッチング停止膜として利用した第３エッチング工程を行う。【選択図】図１
2007027690.tif 000002
【特許請求の範囲】
【請求項１】
ゲートおよび前記ゲートの形成された半導体基板上に、前記ゲートを露出させるコンタクトプラグが形成されるべきＡ領域と、前記半導体基板を露出させるコンタクトプラグが形成されるべきＢ領域とを提供する段階と、
前記結果物上に第１エッチング停止膜、第１層間絶縁膜、第２エッチング停止膜および第２層間絶縁膜を形成し、第２層間絶縁膜および第２エッチング停止膜をパターニングして金属配線用トレンチを形成し、前記トレンチの形成された結果物上に反射防止膜およびコンタクトホール定義用パターンを形成する段階と、
前記パターンをエッチングマスクとして第１エッチング工程を行い、前記反射防止膜および前記第１層間絶縁膜がエッチングされて前記Ａ領域に第１ホールおよび第２ホールを形成し、前記Ｂ領域に第３および第４ホールを形成するが、前記第１ホールと前記第３ホールの深さが類似であり、前記第２ホールと前記第４ホールの深さが類似であるようにする段階と、
前記パターンをエッチングマスクとして第２エッチング工程を行い、前記第１層間絶縁膜をエッチングするが、前記第３ホールと第４ホールの深さが類似であるようにする段階と、
前記パターンをエッチングマスクとして第３エッチング工程を行い、前記第１エッチング停止膜をエッチングするが、前記第３ホールおよび第４ホールが前記半導体基板を露出させるようにすることにより、前記第１ホールおよび第２ホールは前記ゲートを露出させるコンタクトプラグの形成されるべきコンタクトホールがそれぞれ定義され、第３ホールおよび第４ホールは前記半導体基板を露出させるコンタクトプラグの形成されるべきコンタクトホールがそれぞれ定義される段階とを含むことを特徴とする、フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項２】
前記第２エッチング工程は、前記第１エッチング停止膜が露出するまで行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項３】
前記第３エッチング工程は、前記半導体基板が露出するまで行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項４】
前記第２ホールは、前記第１エッチング工程の際に前記ゲートを露出させることを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項５】
前記第１ホールは、前記第３エッチング工程の際に前記ゲートを露出させることを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項６】
前記ゲートを露出させるコンタクトプラグが形成されるべきコンタクトホール、前記半導体基板を露出させるコンタクトプラグが形成されるべきコンタクトホールおよび前記トレンチに金属物質が埋め込まれるようにしてコンタクトプラグおよび金属配線を形成する段階をさらに含むことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項７】
前記第１エッチング工程は、前記反射防止膜がエッチングされるとき、第１層間絶縁膜のエッチングされる量を減少させるためのエッチング選択比で行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項８】
前記第１エッチング工程は、前記層間絶縁膜：前記反射防止膜のエッチング選択比が１：１〜２を持つように行うことを特徴とする、請求項１または７に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項９】
前記第１エッチング工程は、ＣＦ４系列のガス、ＣＨＦ３系列のガスおよびＣＨ２Ｆ２系列のガスの混合ガスとＯ２ガスを主エッチングガスとして使用することを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１０】
前記第１エッチング工程は、１００〜５００Ｗのバイアスパワー、５００〜１５００Ｗのソースパワーを工程条件として使用することを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１１】
前記第２エッチング工程は、前記第１エッチング停止膜のエッチングされる量を減少させるためのエッチング選択比で行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１２】
前記第２エッチング工程は、前記第１層間絶縁膜：第１エッチング停止膜のエッチング選択比が５〜１５：１となるようにすることを特徴とする、請求項１または１１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１３】
前記第２エッチング工程は、Ｃ４Ｆ６系列のガス、Ｃ４Ｆ８系列のガスおよびＣ５Ｆ８系列のガスのいずれか一つを主エッチングガスとして使用し、Ｏ２ガス、ＣＯガス、Ａｒガスとの混合ガスをエッチングガスとして使用することを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１４】
前記第２エッチング工程は、１０００〜１５００Ｗのバイアスパワー、１０００〜２０００Ｗのソースパワーを持つ工程条件で行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１５】
前記第３エッチング工程は、前記半導体基板のエッチングされる量を減少させるためのエッチング選択比で行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１６】
前記第３エッチング工程は、前記第１エッチング停止膜：前記半導体基板のエッチング選択比が５〜１５：１となるようにすることを特徴とする、請求項１または１５に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１７】
前記第３エッチング工程は、Ｃ４Ｆ６系列のガス、Ｃ４Ｆ６系列のガスおよびＣ５Ｆ８系列のガスのいずれか一つを主エッチングガスとして使用し、Ｏ２ガス、ＣＯガスおよびＡｒガスのいずれか一つとの混合ガスをエッチングガスとして使用することを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【請求項１８】
前記第３エッチング工程は、１００〜２０００Ｗのバイアスパワー、５００〜２０００Ｗのソースパワー、１０〜５０ｍＴの圧力を持つ工程条件で行うことを特徴とする、請求項１に記載のフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、さらに詳しくは、フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法に関する。
【背景技術】
【０００２】
フラッシュメモリ素子の形成工程のうちトレンチファーストデュアルダマシン(trench first dual damascene)工程によってコンタクトプラグおよび金属配線形成工程を行うことができるが、前記コンタクトプラグは、ゲート電極を露出させるコンタクトプラグ、半導体基板を露出させるコンタクトプラグのように相異なるエッチングターゲットを有する領域に同時に形成される。
【０００３】
一方、トレンチファーストデュアルダマシン工程は、下部の導電物質を露出させるためにトレンチを形成した後、前記トレンチの形成された結果物上にコンタクトホール定義用マスクを形成してコンタクト形成工程を行う。この際、前記コンタクトホール定義用マスク形成工程の際に反射防止膜が使用されるが、この反射防止膜は、蒸着特性上、均一でない厚さに蒸着される。
【０００４】
したがって、前記トレンチの壁面に均一でない反射防止膜が前記トレンチの側壁に形成され、この反射防止膜にコンタクトホール定義用マスクが形成される。
【０００５】
ところが、相異なるエッチングターゲットを有する、均一でない反射防止膜および前記領域にエッチング工程が行われると、コンタクトホール形成の後に所望しない膜質が除去されるなどの問題が誘発する。
【０００６】
よって、所望しない膜質の除去は、素子の信頼性を低下させるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、かかる問題点を解決するためのもので、その目的は、トレンチファーストデュアルダマシン(trench first dual damascene)工程によってコンタクトプラグおよび金属配線形成工程の際に素子の信頼性低下を減少させることができるようにする、フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のある観点によれば、ゲートおよび前記ゲートの形成された半導体基板上に、前記ゲートを露出させるコンタクトプラグが形成されるべきＡ領域と、前記半導体基板を露出させるコンタクトプラグが形成されるべきＢ領域とを提供する段階と、前記結果物上に第１エッチング停止膜、第１層間絶縁膜、第２エッチング停止膜および第２層間絶縁膜を形成し、第２層間絶縁膜および第２エッチング停止膜をパターニングして金属配線用トレンチを形成し、前記トレンチの形成された結果物上に反射防止膜およびコンタクトホール定義用パターンを形成する段階と、前記パターンをエッチングマスクとして第１エッチング工程を行い、前記反射防止膜および前記第１層間絶縁膜がエッチングされて前記Ａ領域に第１ホールおよび第２ホールを形成し、前記Ｂ領域に第３および第４ホールを形成するが、前記第１ホールと前記第３ホールの深さが類似であり、前記第２ホールと前記第４ホールの深さが類似であるようにする段階と、前記パターンをエッチングマスクとして第２エッチング工程を行い、前記第１層間絶縁膜をエッチングするが、前記第３ホールと第４ホールの深さが類似であるようにする段階と、前記パターンをエッチングマスクとして第３エッチング工程を行い、前記第１エッチング停止膜をエッチングするが、前記第３ホールおよび第４ホールが前記半導体基板を露出させるようにすることにより、前記第１ホールおよび第２ホールは前記ゲートを露出させるコンタクトプラグの形成されるべきコンタクトホールがそれぞれ定義され、第３ホールおよび第４ホールは前記半導体基板を露出させるコンタクトプラグの形成されるべきコンタクトホールがそれぞれ定義される段階とを含む、フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を提供する。
【０００９】
前記第２エッチング工程は、前記第１エッチング停止膜が露出するまで行う。
【００１０】
前記第３エッチング工程は、前記半導体基板が露出するまで行う。
【００１１】
前記第２ホールは、前記第１エッチング工程の際に前記ゲートを露出させる。
【００１２】
前記第１ホールは、前記第３エッチング工程の際に前記ゲートを露出させる。
【００１３】
前記ゲートを露出させるコンタクトプラグが形成されるべきコンタクトホール、前記半導体基板を露出させるコンタクトプラグが形成されるべきコンタクトホールおよび前記トレンチに金属物質が埋め込まれるようにして、コンタクトプラグおよび金属配線を形成する段階をさらに含む。
【００１４】
前記第１エッチング工程は、前記反射防止膜がエッチングされるとき、第１層間絶縁膜のエッチングされる量を減少させるためのエッチング選択比で行う。
【００１５】
前記第１エッチング工程は、前記層間絶縁膜：前記反射防止膜のエッチング選択比が１：１〜２を持つように行う。
【００１６】
前記第１エッチング工程は、ＣＦ４系列のガス、ＣＨＦ３系列のガスおよびＣＨ２Ｆ２系列のガスの混合ガスとＯ２ガスを主エッチングガスとして使用する。
【００１７】
前記第１エッチング工程は、１００〜５００Ｗのバイアスパワー、５００〜１５００Ｗのソースパワーを工程条件として使用する。
【００１８】
前記第２エッチング工程は、前記第１エッチング停止膜のエッチングされる量を減少させるためのエッチング選択比で行う。
【００１９】
前記第２エッチング工程は、前記第１層間絶縁膜：第１エッチング停止膜のエッチング選択比が５〜１５：１となるようにする。
【００２０】
前記第２エッチング工程は、Ｃ４Ｆ６系列のガス、Ｃ４Ｆ８系列のガスおよびＣ５Ｆ８系列のガスのいずれか一つを主エッチングガスとして使用し、Ｏ２ガス、ＣＯガス、Ａｒガスとの混合ガスをエッチングガスとして使用する。
【００２１】
前記第２エッチング工程は、１０００〜１５００Ｗのバイアスパワー、１０００〜２０００Ｗのソースパワーをエッチングガスとして使用する。
【００２２】
前記第３エッチング工程は、前記半導体基板のエッチングされる量を減少させるためのエッチング選択比で行う。
【００２３】
前記第３エッチング工程は、前記第１エッチング停止膜：前記半導体基板のエッチング選択比が５〜１５：１となるようにする。
【００２４】
前記第３エッチング工程は、Ｃ４Ｆ６系列のガス、Ｃ４Ｆ６系列のガスおよびＣ５Ｆ８系列のガスのいずれか一つのガスを主エッチングガスとして使用し、Ｏ２ガス、ＣＯガスおよびＡｒガスのいずれか一つとの混合ガスをエッチングガスとして使用する。
【００２５】
前記第３エッチング工程は、１００〜２０００Ｗのバイアスパワー、５００〜２０００Ｗのソースパワー、１０〜５０ｍＴの圧力を持つ工程条件で行う。
【発明の効果】
【００２６】
以上述べたように、本発明によれば、相異なるエッチングターゲットを有する、均一でない反射防止膜および前記領域（ゲートを露出させるコンタクトプラグが形成される領域／半導体基板を露出させるコンタクトプラグが形成される領域）に前記第１、第２および第３エッチング工程が行われると、半導体基板の損失を最小化することにより、コンタクトプラグの抵抗増加を防止することができ、コンタクトプラグの深さ変化を減少させることにより、素子の信頼性を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００２７】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。なお、ある膜が他の膜または半導体基板の「上」にあるまたは接触していると記載される場合、前記ある膜は前記他の膜または半導体基板に直接接触して存在することも、その間に第３の膜が介在されることも含む。
【００２８】
図１〜図４は、本発明に係るフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を説明するための断面図である。
【００２９】
図１を参照すると、半導体基板１０上のセル領域には、メモリセルＣｅ、ドレイン選択ゲート電極（図示せず）、ソース選択ゲート電極（図示せず）などを形成し、周辺回路領域には、周辺回路領域用ゲート電極（図示せず）を形成する。
【００３０】
前記メモリセルＣｅ、ドレイン選択ゲート、ソース選択ゲート、低電圧用ゲートそれぞれと隣接した領域の半導体基板の内部には接合領域（図示せず）が備えられており、前記ゲートはスペーサ用絶縁膜２４によってそれぞれ分離されている。
【００３１】
前記メモリセルＣｅは、トンネル酸化膜１２、フローティングゲート電極用シリコン膜１４、ＯＮＯ膜１６、コントロールゲート電極用シリコン膜１８、金属シリサイド膜であるタングステンシリサイド膜２０、およびハードマスクである窒化膜２２が積層されたスタックゲート電極から形成される。
【００３２】
一般に、フラッシュメモリ素子で形成しようとするコンタクトプラグは、前記メモリセルＣｅ、ドレイン選択ゲート、ソース選択ゲート、低電圧用ゲートなどのゲートを露出させるコンタクトプラグ、前記素子が形成されていない活性領域を露出させるコンタクトプラグ、および前記接合領域を露出させるコンタクトプラグに大きく区分することができるが、本工程で例を挙げて説明しようとするコンタクトプラグは、ゲートを露出させるコンタクトプラグと活性領域を露出させるコンタクトプラグを例として説明する。
【００３３】
図１に示したＡはゲートを露出させるコンタクトプラグが形成されるべき領域であり、Ｂは活性領域を露出させるコンタクトプラグが形成されるべき領域である。
【００３４】
次いで、前記結果物の全面に、第１エッチング停止膜である窒化膜２６、コンタクトプラグ定義用第１層間絶縁膜２８、第２エッチング停止膜である窒化膜３０、金属配線定義用第２層間絶縁膜３２を順次形成する。
【００３５】
その後、前記金属配線定義用第２層間絶縁膜３２上に金属配線用トレンチを定義するためのフォトレジストパターン（図示せず）を形成し、前記パターンをエッチングマスクとして第２層間絶縁膜３２および第２エッチング停止膜３０をエッチングすることにより、金属配線用トレンチＴ１を形成する。
【００３６】
本工程では、前記金属配線およびコンタクトプラグ形成の際にトレンチファーストデュアルダマシン工程によって形成する。
【００３７】
次いで、前記金属配線用トレンチＴ１の形成された結果物上に、反射防止膜３４およびコンタクトホールを定義するためのフォトレジストパターンＰＲを形成する。
【００３８】
前記トレンチＴ１に前記反射防止膜３４を形成すると、図１に示すように、反射防止膜の蒸着特性上、トレンチの壁面に均一でない厚さに蒸着される。
【００３９】
図２を参照すると、前記フォトレジストパターンＰＲをエッチングマスクとして反射防止膜３４および第１層間絶縁膜２８の一部に第１エッチング工程を行い、Ａ領域にＡ−１ホール（Ａ−１）の一部、Ａ−２ホール（Ａ−２）の一部をそれぞれ形成し、Ｂ領域にＢ−１ホール（Ｂ−１）の一部、Ｂ−２ホール（Ｂ−２）の一部をそれぞれ形成する。
【００４０】
前記Ａ領域のＡ−１ホール（Ａ−１）とＢ領域のＢ−１ホール（Ｂ−１）のホール深さは類似であり、前記Ａ領域のＡ−２ホール（Ａ−２）とＢ領域のＢ−２ホール（Ｂ−２）のホール深さも類似である。
【００４１】
前記コンタクトホール定義用フォトレジストパターンＰＲを形成した後、これをエッチングマスクとして前記均一でない厚さに蒸着された反射防止膜３４にエッチング工程が行われると、反射防止膜のエッチングターゲットが変わる現象が発生する。
【００４２】
したがって、反射防止膜のエッチングターゲットを相異にしてコンタクトホール形成工程を行う。
【００４３】
すなわち、前記トレンチＴ１の側壁部と近い地点にコンタクトホールを形成するためには、前記反射防止膜のｔ１地点にエッチングターゲットを置き、エッチング工程を行ってＡ−１ホール、Ｂ−１ホールを形成し、前記トレンチの中心部と近い地点にコンタクトホールを形成するためには、前記反射防止膜のｔ２地点にエッチングターゲットを置き、エッチング工程を行ってＡ−２ホール、Ｂ−２ホールを形成する。
【００４４】
この際、前記ｔ１地点にエッチングターゲットを置いたエッチング工程とｔ２地点にエッチングターゲットを置いたエッチング工程は、同一のエッチング液で同一の時間行われるので、前記ｔ２地点にエッチングターゲットを置いたエッチング工程がエッチングした膜の厚さは、ｔ１地点にエッチングターゲットを置いたエッチング工程がエッチングした膜の厚さより深い。
【００４５】
すなわち、ｔ1地点にエッチングターゲットを置いたエッチング工程の際、反射防止膜のエッチング厚さは、ｔ２地点にエッチングターゲットを置いたエッチング工程の際に反射防止膜のエッチング厚さより厚いため、ｔ１地点の反射防止膜の底面部がエッチングされる間、ｔ２地点には反射防止膜のエッチングが既に終了し、酸化膜のエッチングが行われている。よって、反射防止膜のエッチング後に行われる酸化膜エッチング工程は、ｔ１地点における酸化膜のエッチング厚さよりｔ２地点における酸化膜の厚さが大きくなる。
【００４６】
この際、前記酸化膜：反射防止膜のエッチング選択比は、本実施例では１：２以下にするが、これは、前記ｔ１地点の反射防止膜がエッチングされるとき、ｔ２地点の酸化膜がエッチングされる量を減少させるためである。
【００４７】
一方、ｔ２地点をエッチングターゲットとしてエッチング工程を行うとき、Ａ領域では第１エッチング停止膜である窒化膜２６、ハードマスク用窒化膜２２および所定の厚さのタングステンシリサイド膜２０がエッチングされた場合（Ａ−２）が図２に示されているが、窒化膜２６の上部に位置した酸化膜２８までのみエッチングされる場合もあり、窒化膜２６およびハードマスク用窒化膜２２がエッチングされる場合もある。
【００４８】
但し、ｔ２地点をエッチングターゲットとしてエッチング工程が行われたコンタクトホールの深さは、Ａ領域とＢ領域とが類似でなければならない。
【００４９】
前記第１エッチング工程は、ＣＦ４、ＣＨＦ３、ＣＨ３Ｆ２系列のガスとＯ２ガスを主エッチングガスとして使用するが、さらに好ましくはＣＦ４ガス比率に比べてＣＨＦ３、ＣＨ３Ｆ２系列のガス比率を相対的に増加させ、あるいは全体ガス比率に対してＯ２ガス比率を増加させる。
【００５０】
また、前記第１エッチング工程は、Ａｒガスを使用しないようにする。
【００５１】
また、第１エッチング工程は、１００〜５００Ｗ程度のバイアスパワー、５００〜１５００Ｗ程度のソースパワーを工程条件として有する。
【００５２】
図３を参照すると、前記Ａ−１ホール（Ａ−１）、Ａ−２ホール（Ａ−２）、Ｂ−１ホール（Ｂ−１）、Ｂ−２ホール（Ｂ−２）がそれぞれ形成された結果物上に第２エッチング工程を行う。
【００５３】
前記第２エッチング工程は、前記ホール（Ａ−１、Ａ−２、Ｂ−１、Ｂ−２）の形成された第１層間絶縁層である酸化膜２８にエッング工程を行うが、下部の第１エッチング停止膜である窒化膜２６が露出されるまで行われる。
【００５４】
言い換えれば、前記Ａ−１ホール（Ａ−１）は、メモリセルＣｅの上部に形成された窒化膜２６上でエッチング工程が停止し、前記Ｂ−１ホール（Ｂ−１）およびＢ−２ホール（Ｂ−２）は、半導体基板上に形成された窒化膜２６上でエッチング工程が停止される。
【００５５】
また、前記Ａ−２ホール（Ａ−２）は、図２に示すように、所定の厚さのタングステンシリサイド膜１８までエッチングされている。
【００５６】
また、前記窒化膜２６が露出されるまで行われる第２エッチング工程により、前記ｔ１地点のときにエッチングされた酸化膜の厚さとｔ２地点のときにエッチングされた酸化膜の厚さとの差異を克服することができる。すなわち、Ｂ領域（Ｂ）のＢ−１ホール（Ｂ−１）およびＢ−２ホール（Ｂ−２）の深さは同様になる。
【００５７】
前記第２エッチング工程の際に前記酸化膜２８：窒化膜２６の選択エッチング比が５：１以上となるようにするが、前記エッチング工程の際に窒化膜２６のエッチングされる量を減少させるためである。
【００５８】
前記第２エッチング工程は、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８系列のガスとＯ２、ＣＯ、Ａｒガスを主エッチングガスとして用い、１０００〜１５００Ｗ程度のバイアスパワー、１０００〜２０００Ｗ程度のソースパワーを工程条件として有する。
【００５９】
図４を参照すると、前記Ａ−１ホール（Ａ−１）、Ａ−２ホール（Ａ−２）、Ｂ−１ホール（Ｂ−１）、Ｂ−２ホール（Ｂ−２）の一部がエッチングされた結果物において、前記露出した窒化膜２６に第３エッチング工程を行い、ＡＨ−１コンタクトホール（ＡＨ−１）、ＡＨ−２コンタクトホール（ＡＨ−２）、ＢＨ−１コンタクトホール（ＢＨ−１）、ＢＨ−２コンタクトホール（ＢＨ−２）を形成する。
【００６０】
次いで、前記フォトレジストパターンＰＲを除去するアッシング工程を行う。
【００６１】
図示してはいないが、前記コンタクトホールに銅膜などの金属膜が蒸着されてコンタクトプラグを形成することにより、本工程を完了する。
【００６２】
前記ＡＨ−１コンタクトホール（ＡＨ−１）、ＡＨ−２コンタクトホール（ＡＨ−２）は、Ａ領域、すなわちゲートを露出させるコンタクトプラグが形成されるコンタクトホールであり、前記ＢＨ−１コンタクトホール（ＢＨ−１）、ＢＨ−２コンタクトホール（ＢＨ−２）はＢ領域、すなわち活性領域を露出させるコンタクトプラグが形成されるコンタクトホールである。
【００６３】
一方、メモリセルＣｅ上部の窒化膜２６上でエッチング工程が停止された前記Ａ−１ホール（Ａ−１）に前記第３エッチング工程を行うと、エッチング停止膜である窒化膜２６、ハードマスク用窒化膜２２がエッチングされることにより、メモリセルＣｅのタングステンシリサイド膜２０を露出させるＡＨ−１コンタクトホール（ＡＨ−１）を形成する。
【００６４】
また、タングステンシリサイド膜１８が露出された前記Ａ−２ホール（Ａ−２）に第３エッチング工程を行っても、タングステンシリサイド膜はエッチングされないため、Ａ−２ホール（Ａ−２）がそのまま残存する、タングステンシリサイド膜２０が露出されたＡＨ−２コンタクトホール（ＡＨ−２）になる。
【００６５】
また、前記第２エッチング工程によって類似の深さを有するＢ−１ホール（Ｂ−１）およびＢ−２ホール（Ｂ−２）に前記第３エッチング工程を行うと、エッチング停止膜である窒化膜２６と半導体基板１０の所定の厚さがエッチングされて半導体基板が類似の厚さにエッチングされたＢＨ−１コンタクトホール（ＢＨ−１）およびＢＨ−２コンタクトホール（ＢＨ−２）を形成する。
【００６６】
前記第３エッチング工程を行うことにより、前記第２エッチング工程の際に類似になったＢ−１ホール（Ｂ−１）およびＢ−２ホール（Ｂ−２）の深さは、そのまま維持できる。
【００６７】
前記第３エッチング工程の際に前記窒化膜２８：半導体基板１０の選択エッチング比が５：１以上となるようにするが、これは、前記エッチング工程の際に半導体基板１０のエッチングされる量を減少させるためである。
【００６８】
前記第３エッチング工程は、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８系列のガスとＯ２、ＣＯ、Ａｒガスを主エッチングガスとして使用し、１００〜２０００Ｗ程度のバイアスパワー、５００〜２０００Ｗ程度のソースパワー、１０〜５０ｍＴ程度の圧力を工程条件として有する。
【００６９】
本発明によれば、相異なるエッチングターゲットを有する、均一でない反射防止膜および前記領域（ゲートを露出させるコンタクトプラグが形成される領域／半導体基板を露出させるコンタクトプラグが形成される領域）に前記第１、第２および第３エッチング工程が行われると、半導体基板の損失を最小化することにより、コンタクトプラグの抵抗増加を防止することができ、コンタクトプラグの深さ変化を減少させることにより、素子の信頼性を向上させることができる。
【００７０】
上述した本発明の技術的思想は、好適な実施例によって具体的に述べられたが、これらの実施例は、本発明を説明するためのものに過ぎず、制限するものではないことに注意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術的思想の範疇内において、各種変形例または変更例に想到し得ることを理解することができるであろう。
【図面の簡単な説明】
【００７１】
【図１】本発明に係るフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を説明するための断面図である。
【図２】本発明に係るフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を説明するための断面図である。
【図３】本発明に係るフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を説明するための断面図である。
【図４】本発明に係るフラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法を説明するための断面図である。
【符号の説明】
【００７２】
１４    シリコン膜
１６    ＯＮＯ膜
２０    タングステンシリサイド膜
２６    エッチング停止膜
２８    層間絶縁膜
【図１】
2007027690.tif 000003
【図２】
2007027690.tif 000004
【図３】
2007027690.tif 000005
【図４】
2007027690.tif 000006