(57)【要約】【課題】安定した製造工程を確保できるＳＯＩ構造を有する半導体基板の製造方法、半導体装置の製造方法を提供する。【解決手段】シリコン基板１表面から立ち上がる立ち上げ部１１ａ，１１ｂと梁部１２を有する支持体１０を形成する工程において、支持体１０の梁部１２をシリコン基板１の平面視における素子領域と支持体穴５ａ，５ｂの領域内に形成する。このことにより、支持体１０の梁部１２の下には素子領域のみにシリコン層３が形成され、素子形成に必要のない部分にシリコン層３が形成されず、後段の製造工程において不具合を発生させることなく、安定した製造工程を確保できる半導体基板３０、半導体装置３１の製造方法を提供することが可能である。【選択図】図４
2007157966.tif 000002
【特許請求の範囲】
【請求項１】
半導体基材上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングの選択比が小さい第２半導体層を前記第１半導体層の上に形成する工程と、
素子領域周辺の前記第２半導体層および前記第１半導体層の一部を除去して前記半導体基材を露出させる支持体穴を形成する工程と、
前記支持体穴を埋め、かつ前記第２半導体層が覆われるようにして前記半導体基材上に支持体形成層を形成する工程と、
前記支持体穴と前記素子領域とを含む領域を残して、その他の部分をエッチングすることにより、前記支持体穴の底部から立ち上がる立ち上げ部とこの立ち上げ部と連結する梁部とを備えた支持体を形成する工程と、
前記支持体の下方に位置する前記第１、第２半導体層の端部の一部を露出させる開口部を形成する工程と、
前記開口部を介して前記第１半導体層をエッチングすることにより、前記素子領域の前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記空洞部内に埋め込み絶縁層を形成する工程と、
前記第２半導体層の上方を平坦化処理し、前記第２半導体層上に位置する前記支持体の一部を取り除く工程と、を含み、
前記支持体を形成する工程において、前記支持体の梁部は、前記半導体基材の平面視における前記素子領域と前記支持体穴の領域内に形成する半導体基板の製造方法。
【請求項２】
請求項１に記載の半導体基板の製造方法において、
前記第１半導体層がシリコンゲルマニウム層で、前記第２半導体層がシリコン層であることを特徴とする半導体基板の製造方法。
【請求項３】
請求項１または２に記載の半導体基板の製造方法を行った後で、前記第２半導体層にトランジスタを形成する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法及び半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Silicon  On  Insulator）構造を形成する技術に関する。
【背景技術】
【０００２】
ＳＯＩ基板上に形成された電界効果型トランジスタは、バルクシリコン基板上に形成される場合と比較して接合容量（ソース・ドレイン領域と基板間の容量）が小さいことから、半導体装置の低消費電力化、高速動作化が可能であることなどの大きな利点を有している。
一般に、バルクシリコン基板の全面にＳＯＩ構造を形成したＳＯＩ基板を用意して、このＳＯＩ構造の上に順次トランジスタを形成することが行われ、ＳＯＩ構造が不必要な部分においては、このＳＯＩ構造を除去することが行われている。
【０００３】
また、非特許文献１には、バルクシリコン基板上にＳＯＩ層を部分的に形成することで、ＳＯＩトランジスタを低コストで形成できるＳＢＳＩ（Separation  by  Bonding  Si  Islands）法が開示されている。このバルクシリコン基板上にＳＯＩ構造を形成する方法では、まずシリコン基板上にシリコンゲルマニウム（ＳｉＧｅ）層、シリコン（Ｓｉ）層をエピタキシャル成長させ、そこに支持体を形成するための穴（支持体穴）を形成する。その上から支持体となる酸化膜などを成膜した後、素子領域形状を得るように周辺の酸化膜、シリコン層、シリコンゲルマニウム層をドライエッチングする。そして、シリコンゲルマニウム層をフッ硝酸で選択的にエッチングするとシリコン層が支持体に支持されシリコン層の下に空洞部が形成される。そして、この空洞部にＳｉＯ2などの絶縁層を埋め込むことでシリコン基板とシリコン層との間にＢＯＸ（Buried  Oxide）層を形成する。その後、基板表面を平坦化処理してシリコン層を表面に露出させることでバルクシリコン基板上にＳＯＩ構造を得ている。
【０００４】
このようにバルクシリコン基板上にＳＯＩ構造を形成する方法では、製造工程においてＢＯＸ層を形成するためのシリコン層を保持する支持体と、この支持体をバルクシリコン基板に固定するための支持体穴を設けている。
例えば、支持体の構成を示す従来例を図１２に示す。図１２は支持体下のシリコンゲルマニウム層をエッチングした後の製造工程での状態を示し、図１２（ａ）は模式平面図であり、図１２（ｂ）は同図（ａ）のＢ−Ｂ´断線に沿う模式断面図である。
【０００５】
図１２において、シリコン基板１０１上に、立ち上げ部１０６ａ，１０６ｂおよび梁部１０７により構成される支持体１１０が形成されている。支持体１１０の立ち上げ部１０６ａ，１０６ｂは、前段の製造工程で設けられた支持体穴１０５ａ，１０５ｂによりシリコン基板１０１の表面より立ち上がり、梁部１０７に接続されている。梁部１０７の両端は、シリコン基板１０１の平面視で支持体穴１０５ａ，１０５ｂを形成する領域よりも外側に延長されて設けられている。支持体１１０の下方の素子領域には半導体層としてシリコン層１０３ａが設けられ、このシリコン層１０３ａの下にはシリコンゲルマニウム層がエッチング除去され空洞部１０４が形成されている。また、支持体１１０の梁部１０７の両端下部にもシリコンゲルマニウム層がエッチング除去されシリコン層１０３ｂ，１０３ｃが残されている。
【０００６】
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の支持体１１０下のシリコンゲルマニウム層をエッチングした後の梁部１０７の両端に残されたシリコン層１０３ｂ，１０３ｃは、３方向に開放され支持体１１０との接触面積も小さいことから、その一部が剥がれるおそれがあった。このシリコン層が剥がれた場合には、後段の製造工程において他の部位に異物として付着し、半導体素子の特性を劣化させることがあり、製造工程が安定しないという問題があった。
【０００８】
本発明は、上記課題を解決するためになされたものであり、安定した製造工程を確保できるＳＯＩ構造を有する半導体基板の製造方法、半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の半導体基板の製造方法は、半導体基材上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングの選択比が小さい第２半導体層を前記第１半導体層の上に形成する工程と、素子領域周辺の前記第２半導体層および前記第１半導体層の一部を除去して前記半導体基材を露出させる支持体穴を形成する工程と、前記支持体穴を埋め、かつ前記第２半導体層が覆われるようにして前記半導体基材上に支持体形成層を形成する工程と、前記支持体穴と前記素子領域とを含む領域を残して、その他の部分をエッチングすることにより、前記支持体穴の底部から立ち上がる立ち上げ部とこの立ち上げ部と連結する梁部とを備えた支持体を形成する工程と、前記支持体の下方に位置する前記第１、第２半導体層の端部の一部を露出させる開口部を形成する工程と、前記開口部を介して前記第１半導体層をエッチングすることにより、前記素子領域の前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、前記空洞部内に埋め込み絶縁層を形成する工程と、前記第２半導体層の上方を平坦化処理し、前記第２半導体層上に位置する前記支持体の一部を取り除く工程と、を含み、前記支持体を形成する工程において、前記支持体の梁部は、前記半導体基材の平面視における前記素子領域と前記支持体穴の領域内に形成することを要旨とする。
【００１０】
この半導体基板の製造方法によれば、支持体を形成する工程において、支持体の梁部を半導体基材の平面視における前記素子領域と前記支持体穴の領域内に形成している。つまり、支持体の梁部の下には素子領域のみに第２半導体層が形成され、他の部分には第２半導体層が形成されていない。このことから、素子形成に必要のない部分に第２半導体層が形成されず、この部分の第２半導体層が剥がれ、後段の製造工程において不具合を発生させることなく、安定した製造工程を確保できる半導体基板の製造方法を提供することが可能である。
【００１１】
また、本発明の半導体基板の製造方法は、前記第１半導体層がシリコンゲルマニウム層で、前記第２半導体層がシリコン層であることが望ましい。
【００１２】
この半導体基板の製造方法によれば、シリコンはシリコンゲルマニウムよりエッチングの選択比が小さく、シリコン層を残してシリコンゲルマニウム層を選択的にエッチングして除去することが可能であり、シリコン層の下に空洞部を容易に形成することができる。
【００１３】
本発明の半導体装置の製造方法は、上記半導体基板の製造方法を行った後で、前記第２半導体層にトランジスタを形成する工程を含むことを特徴とする。
【００１４】
この半導体装置の製造方法によれば、支持体を形成する工程において、支持体の梁部を半導体基材の平面視における前記素子領域と前記支持体穴の領域内に形成している。つまり、支持体の梁部の下には素子領域のみに第２半導体層が形成され、他の部分には第２半導体層が形成されていない。このことから、素子形成に必要のない部分に第２半導体層が形成されず、この部分の第２半導体層が剥がれ、後段の製造工程において不具合を発生させることなく、安定した製造工程を確保できる半導体装置の製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態）
【００１６】
図１から図８は、本発明の第１の実施形態に係る半導体基板の製造方法を示す模式工程図である。詳しくは、図１から図８の各図（ａ）は模式平面図であり、各図（ｂ）は同図の（ａ）におけるＡ−Ａ´断線に沿う模式断面図である。
【００１７】
図１において、半導体基材としてバルクシリコンウエハであるシリコン基板１に第１半導体層としてのシリコンゲルマニウム（ＳｉＧｅ）層２を形成し、その上に第２半導体層としてのシリコン（Ｓｉ）層３を形成する。このシリコンゲルマニウム層２およびシリコン層３はそれぞれエピタキシャル成長によって形成する。次に、支持体穴形成領域を開口する為に、それ以外を覆うフォトレジスト膜４をパターニングする。そして、パターニングしたフォトレジスト膜４をマスクにして、シリコン層３とシリコンゲルマニウム層２とを順次エッチングしてシリコン基板１の表面を露出させる。このようにして支持体穴５ａ，５ｂを形成し、この支持体穴５ａ，５ｂの間の領域が素子領域となる。
【００１８】
次にフォトレジスト膜４を除去し、図２に示すように、ＣＶＤなどの方法によりシリコン基板１の上方全体に支持体穴５ａ，５ｂを埋め込み、かつシリコン層３を覆うように、ＳｉＯ2などの支持体形成膜６を形成する。
続いて、図３に示すように、支持体形成膜６の上にフォトレジスト膜７を支持体の平面形状にパターニングする。
【００１９】
そして、図４に示すように、パターニングしたフォトレジスト膜７をマスクにして支持体形成膜６、シリコン層３、シリコンゲルマニウム層２を順次ドライエッチングする。このエッチングにより支持体１０が形成され、シリコン層３とシリコンゲルマニウム層２は素子領域のシリコン基板１上にだけ残される。
支持体１０は、支持体穴５ａ，５ｂのシリコン基板１の表面から立ち上がる立ち上げ部１１ａ，１１ｂと、シリコン層３の表面位置より上方にて立ち上げ部１１ａ，１１ｂと連結する梁部１２を備えている。このように、立ち上げ部１１ａ，１１ｂはシリコン基板１の平面視において、支持体穴５ａ，５ｂの領域内に形成しており、梁部１２は素子領域と支持体穴５ａ，５ｂの領域内に形成している。
また、支持体１０下方の側面１４は、シリコン層３とシリコンゲルマニウム層２が露出した開口部となっている。
以上のように、支持体１０を形成する工程と、シリコン層３、シリコンゲルマニウム層２の側面（端部）の一部を露出させる開口部を形成する工程は、連続して行われる。
【００２０】
次に、フォトレジスト膜７を除去し、図５に示すように、支持体１０下方の側面１４の開口部からフッ硝酸などのエッチング液をシリコン層３とシリコンゲルマニウム層２に接触させることにより、シリコンゲルマニウム層２を選択的にエッチングして除去する。これにより、シリコン基板１とシリコン層３との間に空洞部１３を形成する。シリコンはシリコンゲルマニウムよりエッチングの選択比が小さく、シリコン層３を残してシリコンゲルマニウム層２を選択的にエッチングして除去することが可能である。このように支持体１０により、シリコン層３を支持する構造となる。
【００２１】
続いて、図６に示すようにシリコン基板１を熱酸化し、空洞部１３内にＳｉＯ2からなる埋め込み絶縁層（ＢＯＸ層）１５を形成する。また、シリコン基板１の熱酸化に限らず、ＣＶＤを用いて埋め込み絶縁層１５を形成することも可能である。
次に、図７に示すように、ＣＶＤなどの方法によりシリコン基板１の上方全面に素子間分離用のＳｉＯ2などの絶縁膜１６を形成する。
そして、図８に示すように、ＣＭＰ（化学的機械的研磨）などによりシリコン基板１の上方全面を平坦化処理し、絶縁膜１６の一部および支持体１０の梁部１２を取り除く。これによりシリコン層３の上面が露出し、かつシリコン層３が絶縁膜１６および埋め込み絶縁層１５で素子分離された構造（ＳＯＩ構造）をシリコン基板１に形成して半導体基板３０が完成する。
【００２２】
以上のように、この半導体基板３０の製造方法によれば、支持体１０を形成する工程において、支持体１０の梁部１２をシリコン基板１の平面視における素子領域と支持体穴５ａ，５ｂの領域内に形成している。つまり、支持体１０の梁部１２の下には素子領域のみにシリコン層３が形成され、他の部分にはシリコン層３が形成されていない。このことから、素子形成に必要のない部分にシリコン層３が形成されず、この部分のシリコン層３が剥がれ、後段の製造工程において不具合を発生させることなく、安定した製造工程を確保できる半導体基板３０の製造方法を提供することが可能である。
（第２の実施形態）
【００２３】
次に本発明の第２の実施形態として半導体装置の製造方法について説明する。
半導体装置の製造方法は、上記図１から図８で説明した半導体基板の製造方法に続いて、図９に示すようなトランジスタを形成する。
図９は本発明の第２の実施形態に係る半導体装置の製造方法を示す模式工程図である。図９（ａ）は模式平面図であり、図９（ｂ）は同図の（ａ）におけるＡ9−Ａ´9断線に沿う模式断面図である。
【００２４】
まず、シリコン層３の表面の熱酸化を行いシリコン層３の表面にゲート絶縁膜２０を形成する。そして、ＣＶＤなどの方法によりゲート絶縁膜２０が形成されたシリコン層３上に多結晶シリコン層を形成する。その後、フォトリソグラフィー技術を用いて多結晶シリコン層をパターニングすることにより、ゲート絶縁膜２０の上にゲート電極２１を形成する。
次に、ゲート電極２１をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物をシリコン層３内にイオン注入することにより、ゲート電極２１の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層２３ａ，２３ｂをシリコン層３に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層２３ａ，２３ｂが形成されたシリコン層３上に絶縁層を形成し、ＲＩＥなどのドライエッチングを用いて絶縁層をエッチバックすることによりゲート電極２１の側壁にサイドウォール２４ａ，２４ｂをそれぞれ形成する。そしてゲート電極２１およびサイドウォール２４ａ，２４ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物をシリコン層３内にイオン注入することにより、サイドウォール２４ａ，２４ｂの側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層２５ａ，２５ｂをシリコン層３に形成したトランジスタが形成される。このようにしてＳＯＩ構造の半導体装置３１が完成する。
【００２５】
以上のように、この半導体装置３１の製造方法によれば、支持体１０を形成する工程において、支持体１０の梁部１２をシリコン基板１の平面視における素子領域と支持体穴５ａ，５ｂの領域内に形成している。つまり、支持体１０の梁部１２の下には素子領域のみにシリコン層３が形成され、他の部分にはシリコン層３が形成されていない。このことから、素子形成に必要のない部分にシリコン層３が形成されず、この部分のシリコン層３が剥がれ、後段の製造工程において不具合を発生させることなく、安定した製造工程を確保できる半導体装置３１の製造方法を提供することが可能である。
（支持体の形状の変形例）
【００２６】
次に、支持体の形状の変形例について説明する。図１０、図１１は支持体の形状と支持体穴の配置を示す模式平面図であり、このような形状の支持体であっても実施が可能である。
これらの図において、支持体の断面形状については図示を省略するが、上記の実施形態で説明したのと同様に、支持体は支持体穴から立ち上がる立ち上げ部と、その上部で連結される梁部を有している。
【００２７】
図１０（ａ）において、支持体５０は、３つの支持体穴４０ａ，４０ｂ，４０ｃから立ち上がる立ち上げ部を有し、それに連結する梁部は平面視で略Ｔ字型に形成されている。
図１０（ｂ）において、支持体５１は、２つの支持体穴４１ａ，４１ｂから２つの立ち上げ部を持ち、それに連結する梁部はそれぞれの立ち上げ部を繋ぐように、平面視で略Ｈ字型に形成されている。
また、図１０（ｃ）において、４つの支持体穴４２ａ，４２ｂ，４２ｃ，４２ｄを設け、支持体穴４２ａからは２つの立ち上げ部、その他の支持体穴からは１つずつの立ち上げ部を構成し、それらを梁部にて繋いだ形状の支持体５２を形成している。
図１１において、２つの支持体穴４３ａ，４３ｂを設け、それぞれの支持体穴４３ａ，４３ｂから多数の立ち上げ部を持ち、それぞれの立ち上げ部を梁部にて繋いだ形状の支持体５３を形成している。
このように、図１０、図１１に示す支持体の梁部は、平面視で支持体穴の領域内と素子領域に形成されている。
このような、それぞれの形状の支持体５０，５１，５２，５３であっても、本発明の実施が可能であり、本実施形態で説明したのと同様な効果を享受することができる。
【００２８】
なお、本発明の実施形態では、半導体基材の材質としてシリコンを用いて説明したが、他の材質としてＧｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅなどを用いることができる。
また、本発明の実施形態では、第１半導体層の材質としてシリコンゲルマニウム、第２半導体層の材質としてシリコンを例にとり説明したが、第１半導体層よりもエッチングの選択比の小さい第２半導体層を組み合わせれば良く、例えば、第１半導体層と第２半導体層の材質として、Ｇｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅなどの中から選択した組合せを用いることができる。
【図面の簡単な説明】
【００２９】
【図１】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図２】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図３】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図４】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図５】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図６】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図７】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図８】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図９】第２の実施形態に係る半導体装置の製造方法を説明する模式工程図。
【図１０】他の実施形態における支持体の形状と支持体穴の配置を示す模式平面図。
【図１１】他の実施形態における支持体の形状と支持体穴の配置を示す模式平面図。
【図１２】従来の支持体の構成を示す構成図。
【符号の説明】
【００３０】
１…半導体基材としてのシリコン基板、２…第１半導体層としてのシリコンゲルマニウム層、３…第２半導体層としてのシリコン層、４…フォトレジスト膜、５ａ，５ｂ…支持体穴、６…支持体形成膜、１０…支持体、１１ａ，１１ｂ…支持体の立ち上げ部、１２…梁部、１３…空洞部、１５…埋め込み絶縁層、２０…ゲート絶縁膜、２１…ゲート電極、３０…半導体基板、３１…半導体装置。
【図１】
2007157966.tif 000003
【図２】
2007157966.tif 000004
【図３】
2007157966.tif 000005
【図４】
2007157966.tif 000006
【図５】
2007157966.tif 000007
【図６】
2007157966.tif 000008
【図７】
2007157966.tif 000009
【図８】
2007157966.tif 000010
【図９】
2007157966.tif 000011
【図１０】
2007157966.tif 000012
【図１１】
2007157966.tif 000013
【図１２】
2007157966.tif 000014