(57)【要約】【課題】  チャージインジェクションにより生じる電荷量は、スイッチ回路に入力される電圧等により異なるため、従来のサンプルホールド回路の出力補正方法では、真の回路出力値を得ることができなかった。【解決手段】  複数の第１スイッチＳＷｎＡ（ｎ＝１〜８）からなる第１スイッチ群及び複数の第２スイッチＳＷｎＢ（ｎ＝１〜８）からなる第２スイッチ群を備えるサンプルホールド回路１と、チャージインジェクション効果の補正回路５とを備え、第２スイッチは第１スイッチと独立してスイッチング可能で、第１スイッチに対する実数倍のゲート面積を有し、前記サンプルホールド回路は、第１回目のサンプリング動作で何れかのスイッチングパターンによりサンプリングを行い、２回目のサンプリング動作で第１回目の動作とは異なるパターンによりサンプリングを行い、前記補正回路は第１回目と第２回目とのサンプリング動作の出力結果を用いて補正演算を行う。【選択図】  図１
2007088761.tif 000002
【特許請求の範囲】
【請求項１】
ゲート駆動型に構成される複数の第１スイッチからなる第１スイッチ群、およびゲート駆動型に構成される複数の第２スイッチからなる第２スイッチ群を備えるサンプルホールド回路と、前記第１スイッチおよび第２スイッチからのチャージインジェクションによる効果を補正するための補正演算を行う補正回路とを備え、
前記各第２スイッチは、該第２スイッチに対応する前記各第１スイッチと独立してスイッチング可能であるとともに、該第２スイッチに対応する前記各第１スイッチのゲート面積に対する実数倍のゲート面積を有しており、
前記サンプルホールド回路は、第１回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第２回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンのうち、第１のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、
前記補正回路は、第１回目のサンプリング動作の出力結果と第２回目のサンプリング動作の出力結果とを用いて、補正演算を行う、
ことを特徴とするサンプルホールド回路の出力補正装置。
【請求項２】
前記第１スイッチと、該第１スイッチに対応する第２スイッチとは、互いに並列に接続されるトランスファーゲートにて構成されることを特徴とする請求項１に記載のサンプルホールド回路の出力補正装置。
【請求項３】
ゲート駆動型に構成される複数の第１スイッチからなる第１スイッチ群、およびゲート駆動型に構成される複数の第２スイッチからなる第２スイッチ群を備え、
前記各第２スイッチは、該第２スイッチに対応する前記各第１スイッチと独立してスイッチング可能であるとともに、該第２スイッチに対応する前記各第１スイッチのゲート面積に対する実数倍のゲート面積を有しているサンプルホールド回路の出力補正方法であって、
前記サンプルホールド回路における、第１回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、
第２回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンのうち、第１のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、
第１回目のサンプリング動作の出力結果と第２回目のサンプリング動作の出力結果とを用いて、サンプルホールド回路の出力の補正演算を行う、
ことを特徴とするサンプルホールド回路の出力補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動型に構成されるスイッチを備えるサンプルホールド回路であって、該スイッチからのチャージインジェクションによる効果の補正を行う、サンプルホールド回路の出力補正装置および出力補正方法に関する。
【背景技術】
【０００２】
Ａ／Ｄコンバータ等に適用されるスイッチトキャパシタ回路においては、トランスファーゲート等のゲート駆動型のスイッチ素子が良く用いられている。
このトランスファーゲート等のゲート駆動型のスイッチ素子においては、オン状態からオフするときに、ゲート酸化膜下のチャネル層に充電された電荷が、該スイッチ素子の入力側と出力側とに再分配されるため、出力側のコンデンサに余分に電荷が充電されるチャージインジェクションが生じることとなって、回路出力の誤差の要因となる。
【０００３】
従って、チャージインジェクションによる回路出力の誤差を除去するために、様々な技術が考案されている。
例えば、特許文献１に示すように、差動入出力オペアンプ回路の入力端子に接続され、トランスファーゲート等のゲート駆動型のスイッチ素子にて構成されるスイッチ回路が、オン動作になるホールド動作移行時に、該差動入出力オペアンプ回路の正負入力端子間をショートさせることで、チャージインジェクションにより生じた電荷をキャンセルする技術が考案されている。
【特許文献１】特開２００２−１３３８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、チャージインジェクションにより生じる電荷量は、差動入出力オペアンプ回路の入力端子に接続するスイッチ回路に入力される電圧等により異なるため、前述のように、ホールド動作移行時に差動入出力オペアンプ回路の正負入力端子間をショートさせたとしても、チャージインジェクションにより生じた電荷を完全に取り除くことはできず、回路出力の誤差が依然として残ることとなって、真の回路出力値を得ることができなかった。
【課題を解決するための手段】
【０００５】
上記課題を解決するサンプルホールド回路の出力補正装置および出力補正方法は、以下の特徴を有する。
即ち、請求項１記載の如く、ゲート駆動型に構成される複数の第１スイッチからなる第１スイッチ群、およびゲート駆動型に構成される複数の第２スイッチからなる第２スイッチ群を備えるサンプルホールド回路と、前記第１スイッチおよび第２スイッチからのチャージインジェクションによる効果を補正するための補正演算を行う補正回路とを備え、前記各第２スイッチは、該第２スイッチに対応する前記各第１スイッチと独立してスイッチング可能であるとともに、該第２スイッチに対応する前記各第１スイッチのゲート面積に対する実数倍のゲート面積を有しており、前記サンプルホールド回路は、第１回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第２回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンのうち、第１のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、前記補正回路は、第１回目のサンプリング動作の出力結果と第２回目のサンプリング動作の出力結果とを用いて、補正演算を行う。
これにより、ゲート容量が異なるサンプルホールド回路でのサンプリング結果である、複数の出力値を得ることができ、サンプルホールド回路の出力値が、該サンプルホールド回路における各スイッチのゲート面積に対して線形性を有している特性を利用して、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。このため、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
【０００６】
また、請求項２記載の如く、前記第１スイッチと、該第１スイッチに対応する第２スイッチとは、互いに並列に接続されるトランスファーゲートにて構成される。
これにより、第１スイッチのゲート面積と第２スイッチのゲート面積との比を適宜比に設定することが容易となるため、該第１スイッチと第２スイッチとのチャージインジェクションによる効果の大きさの比を調整することが容易となる。
【０００７】
また、請求項３記載の如く、ゲート駆動型に構成される複数の第１スイッチからなる第１スイッチ群、およびゲート駆動型に構成される複数の第２スイッチからなる第２スイッチ群を備え、前記各第２スイッチは、該第２スイッチに対応する前記各第１スイッチと独立してスイッチング可能であるとともに、該第２スイッチに対応する前記各第１スイッチのゲート面積に対する実数倍のゲート面積を有しているサンプルホールド回路の出力補正方法であって、前記サンプルホールド回路における、第１回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第２回目のサンプリング動作にて、第１スイッチをスイッチングするパターン、第２スイッチをスイッチングするパターン、または第１スイッチと第２スイッチとの両方をスイッチングするパターンのうち、第１のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、第１回目のサンプリング動作の出力結果と第２回目のサンプリング動作の出力結果とを用いて、サンプルホールド回路の出力の補正演算を行う。
これにより、ゲート容量が異なるサンプルホールド回路でのサンプリング結果である、複数の出力値を得ることができ、サンプルホールド回路の出力値が、該サンプルホールド回路における各スイッチのゲート面積に対して線形性を有している特性を利用して、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。このため、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
【発明の効果】
【０００８】
本発明によれば、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となり、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
【発明を実施するための最良の形態】
【０００９】
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
【００１０】
まず、スイッチ素子をトランスファーゲート等のゲート駆動型のスイッチ素子にて構成し、全差動アンプを用いたサンプルホールド回路における、一般的なチャージインジェクションの影響について説明する。
【００１１】
図７に示すように、スイッチ素子をゲート駆動型のスイッチ素子にて構成し、全差動アンプを用いたサンプルホールド回路１は、入力電圧ＶＳＰと入力電圧ＶＳＭとの差電圧をサンプルホールドし、出力電圧ＶＯＰと出力電圧ＶＯＭとの差電圧を出力する回路である。
このサンプルホールド回路１においては、φ１のタイミングでスイッチＳＷｌ〜ＳＷ６がオンして、回路の各コンデンサが入力電位に充電され、φ２のタイミングでスイッチＳＷ７・ＳＷ８がオンして、充電保持された電位が出力されるように構成されている。
【００１２】
図７に示すサンプルホールド回路１におけるチャージインジェクションは、各スイッチＳＷｌ〜ＳＷ６がオン状態からオフ状態へ切り換わる際に、該スイッチＳＷｌ〜ＳＷ６にチャージされた少量の電荷が、各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭへ注入される現象をいい、各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭの誤差電圧の原因となるものである。
【００１３】
また、図８には、図７に用いられている全差動アンプを示しており、入力電圧ＶＩＭ・ＶＩＰと出力電圧ＶＯＰ・ＶＯＭの関係は以下の数１および数２のようになっている。
なお、数１および数２における、Ａは全差動アンプのゲインを示しており、ＶＣＣは電源電圧を示している。また、ＶＣＣ／２は、図８において「▽」にて表わしている。
【数１】
2007088761.tif 000003
【数２】
2007088761.tif 000004
【００１４】
次に、図９には、サンプルホールド回路１がタイミングφ１にある状態を示しており、スイッチＳＷｌ〜ＳＷ６がオンし、スイッチＳＷ７とスイッチＳＷ８はオフしている。このタイミングφ１の状態においては、入力電圧ＶＳＰおよび入力電圧ＶＳＭがサンプリングされて各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭに充電される。
この場合、入力側のコンデンサＣＳＰ・ＣＳＭの電圧Ｖ（ＣＳＰ）・Ｖ（ＣＳＭ）は、次の数３および数４に示す如く与えられる。
【数３】
2007088761.tif 000005
【数４】
2007088761.tif 000006
【００１５】
また、前記数１から、次の数５が得られる。
【数５】
2007088761.tif 000007
この数５を解くと、次の数６が得られる。
【数６】
2007088761.tif 000008
【００１６】
そして、前記数２および数６から、次の数７、数８が得られる。
【数７】
2007088761.tif 000009
【数８】
2007088761.tif 000010
なお、前記数５、数６、数７、および数８において、ＶＯＦはオペアンプＡＭＰのオフセット電圧を表わしている。
【００１７】
このように、入力側のコンデンサＣＳＰ・ＣＳＭに電圧が印加されるタイミングφ１の状態から、図１０に示すタイミングφ２の状態へ移行すると、各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭの電圧Ｖ（ＣＳＰ）・Ｖ（ＣＳＭ）・Ｖ（ＣＯＰ）・Ｖ（ＣＯＭ）に基づく出力信号が出力されるが、タイミングφ１からタイミングφ２へ移行する際には、前記スイッチＳＷｌ〜ＳＷ６がオン状態からオフ状態へと移行するため、チャージインジェクションが発生する。
【００１８】
図１１に示すように、各スイッチＳＷ１〜ＳＷ８にて発生するチャージインジェクションによる誤差電圧を、それぞれＶＣＩｎＳ、ＶＣＩｎＤ（ｎ＝１〜８）とし、ＳＷｌ〜ＳＷ６オフ後の各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭの電圧を、それぞれＶ（ＣＳＰ）’、Ｖ（ＣＳＭ）’、Ｖ（ＣＯＰ）’、Ｖ（ＣＯＭ）’とすると、これらの各電圧は、次の数９、数１０、数１１、数１２のように表わされる。
【数９】
2007088761.tif 000011
【数１０】
2007088761.tif 000012
【数１１】
2007088761.tif 000013
【数１２】
2007088761.tif 000014
【００１９】
そして、スイッチＳＷ７とスイッチＳＷ８がオンしているタイミングφ２の状態における、オペアンプＡＭＰからの出力電圧は、各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭの電圧が、前記数３、数４、数７、数８、数９、数１０、数１１、および数１２にて与えられるため、次の数１３のように表わすことができる。
なお、数１３において、ＶＣＩ＝ＶＣＩ１Ｄ−ＶＣＩ２Ｄ−ＶＣＩ５Ｓ＋ＶＣＩ６Ｓである（次の数１４においても同様）。
【数１３】
2007088761.tif 000015
さらに、数１３を解くと、次の数１４が得られる。
【数１４】
2007088761.tif 000016
【００２０】
このようにして得られた数１４によると、このサンプルホールド回路１の出力（ＶＯＰ−ＶＯＭ）は、各スイッＳＷ１〜ＳＷ６のチャージインジェクションによる誤差電圧に対して線形性があることがわかる。
【００２１】
なお、チャージインジェクションによる誤差電圧は、各スイッチＳＷ１〜ＳＷ６のチャネル層に充電された電荷が各コンデンサＣＳＰ・ＣＳＭ・ＣＯＰ・ＣＯＭに移動することによって起り、その電荷量は各スイッチＳＷ１〜ＳＷ６のゲート容量に依存し、ほぼゲート面積に比例する。
従って、スイッチのゲート面積をＳｎ、チャネルに溜まる電荷量をＱｎとすると、次の数１５、数１６が成り立つ。
【数１５】
2007088761.tif 000017
【数１６】
2007088761.tif 000018
これらの、数位１５、数１６、および前記数１４から、サンプルホールド回路１の出力は、それぞれのスイッチＳＷ１〜ＳＷ６のゲート面積Ｓｎに対して、線形性があることがわかる。
【００２２】
そこで、本発明においては、図１に示すように、スイッチトキャパシタ回路にて構成される前記サンプルホールド回路１におけるスイッチＳＷ１〜ＳＷ８を、それぞれ独立に開閉可能な一対の第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂにて構成している。
スイッチＳＷ１〜ＳＷ８においては、第１スイッチＳＷ１Ａと第２スイッチＳＷ１Ｂとが、第１スイッチＳＷ２Ａと第２スイッチＳＷ２Ｂとが、第１スイッチＳＷ３Ａと第２スイッチＳＷ３Ｂとが、第１スイッチＳＷ４Ａと第２スイッチＳＷ４Ｂとが、第１スイッチＳＷ５Ａと第２スイッチＳＷ５Ｂとが、第１スイッチＳＷ６Ａと第２スイッチＳＷ６Ｂとが、第１スイッチＳＷ７Ａと第２スイッチＳＷ７Ｂとが、第１スイッチＳＷ８Ａと第２スイッチＳＷ８Ｂとが、それぞれ対応している。
【００２３】
第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂは、例えば図２に示すようなトランスファーゲートにて構成されており、該第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのゲート面積ＳＢは、前記第１スイッチのゲート面積ＳＡに対する実数倍の面積に構成されている。
ここで、第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのチャージインジェクションによる効果の大きさは、該第１スイッチＳＷ１Ａ〜ＳＷ８Ａのゲート面積ＳＡおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのゲート面積ＳＢの大きさに比例する。
そして、第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂは、ＭＯＳＦＥＴを用いたトランスファーゲートにて構成されているので、ゲート面積ＳＡとゲート面積ＳＢとの比を適宜比に設定することが容易であり、該第１スイッチＳＷ１Ａ〜ＳＷ８Ａと第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂとのチャージインジェクションによる効果の大きさの比を調整することが容易となっている。
【００２４】
また、前記各第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび各第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂは、本例においては、Ｎｃｈ−ＭＯＳＦＥＴとＰｃｈ−ＭＯＳＦＥＴとのソース電極同士およびゲート電極同士を接続して構成しているが、Ｎｃｈ−ＭＯＳＦＥＴのみ、またはＰｃｈ−ＭＯＳＦＥＴのみで構成することも可能である。
【００２５】
また、各第１スイッチＳＷ１Ａ〜ＳＷ８Ａにて第１スイッチ群を構成し、各第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂにて第２スイッチ群を構成している。
さらに、スイッチＳＷ１〜ＳＷ８は、φ１のタイミングでは、スイッチＳＷ１〜ＳＷ６がオンされるとともに、スイッチＳＷ７・ＳＷ８がオフされ、φ２のタイミングでは、スイッチＳＷ１〜ＳＷ６がオフされるとともに、スイッチＳＷ７・ＳＷ８がオンされるように制御される
そして、各スイッチＳＷ１〜ＳＷ８がオン・オフの開閉動作を行う場合は、第１スイッチＳＷ１Ａ〜ＳＷ８Ａのみが開閉動作を行うパターン、第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのみが開閉動作を行うパターン、ならびに第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂの両方が開閉動作を行うパターンの何れかのパターンにて駆動される。
【００２６】
例えば、各スイッチＳＷ１〜ＳＷ８が、第１スイッチＳＷ１Ａ〜ＳＷ８Ａのみが開閉動作を行うパターンで駆動される場合は、タイミングφ１では、第１スイッチＳＷ１Ａ〜ＳＷ６Ａがオン状態に切り換えられ、第１スイッチＳＷ７Ａ・ＳＷ８Ａがオフ状態に切り換えられるとともに、第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂの全てがオフ状態に保持される。
また、タイミングφ２では、第１スイッチＳＷ１Ａ〜ＳＷ６Ａがオン状態からオフ状態へ切り換えられ、第１スイッチＳＷ７Ａ・ＳＷ８Ａがオフ状態からオン状態へ切り換えられるとともに、第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂの全てがオフ状態に保持される。
【００２７】
また、各スイッチＳＷ１〜ＳＷ８が、第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂの両方が開閉動作を行うパターンで駆動される場合は、タイミングφ１では、第１スイッチＳＷ１Ａ〜ＳＷ６Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ６Ｂがオン状態に切り換えられ、第１スイッチＳＷ７Ａ・ＳＷ８Ａおよび第２スイッチＳＷ７Ｂ・ＳＷ８Ｂがオフ状態に切り換えられる。
また、タイミングφ２では、第１スイッチＳＷ１Ａ〜ＳＷ６Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ６Ｂがオン状態からオフ状態へ切り換えられ、第１スイッチＳＷ７Ａ・ＳＷ８Ａおよび第２スイッチＳＷ７Ｂ・ＳＷ８Ｂがオフ状態からオン状態へ切り換えられる。
【００２８】
次に、このように構成されるサンプルホールド回路１の出力を補正する、出力補正装置について説明する。
図３に示すサンプルホールド回路１の出力補正装置は、サンプルホールド回路１と、該サンプルホールド回路１の出力をＡ／Ｄ変換するＡ／Ｄコンバータ２と、デジタル変換されたサンプルホールド回路１の出力を一時的に保存する第１レジスタ４ａおよび第２レジスタ４ｂと、サンプルホールド回路１の出力を第１レジスタ４ａおよび第２レジスタ４ｂの何れに入力するかを選択するセレクタ３と、第１レジスタ４ａおよび第２レジスタ４ｂからの出力信号が入力され、サンプルホールド回路１の出力の補正演算等を行う演算回路５とを、備えている。
【００２９】
本例のサンプルホールド回路１においては、例えば各スイッチＳＷ１〜ＳＷ８における各第１スイッチＳＷ１Ａ〜ＳＷ８Ａのゲート面積ＳＡと、各第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのゲート面積ＳＢとが同じ面積に構成されている。
【００３０】
そして、前記出力補正装置では、次のような手順でサンプルホールド回路１の出力補正が行われる。
図４に示すように、まず、サンプルホールド回路１において、各スイッチＳＷ１〜ＳＷ８の各第１スイッチＳＷ１Ａ〜ＳＷ８Ａと各第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂとの両方を用いて、第１回目のサンプリング動作を行う（Ｓ０１）。
【００３１】
第１回目のサンプリング動作では、例えば、各スイッチＳＷ１〜ＳＷ８は、第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂの両方が開閉動作を行うパターンにて駆動される。
すなわち、第１回目のサンプリング動作では、前記タイミングφ１にて、各スイッチＳＷ１〜ＳＷ６の第１スイッチＳＷ１Ａ〜ＳＷ６Ａと各第２スイッチＳＷ１Ｂ〜ＳＷ６Ｂとの両方をオンさせるとともに、各スイッチＳＷ７・ＳＷ８の第１スイッチＳＷ７Ａ・ＳＷ８Ａと各第２スイッチＳＷ７Ｂ・ＳＷ８Ｂとの両方をオフさせ、その後タイミングφ２にて、各スイッチＳＷ１〜ＳＷ６の第１スイッチＳＷ１Ａ〜ＳＷ６Ａと各第２スイッチＳＷ１Ｂ〜ＳＷ６Ｂとの両方をオンからオフに切り換えるとともに、各スイッチＳＷ７・ＳＷ８の第１スイッチＳＷ７Ａ・ＳＷ８Ａと各第２スイッチＳＷ７Ｂ・ＳＷ８Ｂとの両方をオフからオンに切り換えることで、サンプリングが行われる。
【００３２】
この第１回目のサンプリング動作が行われるときには、前記セレクタは、Ａ／Ｄコンバータ２からの出力を第１レジスタ４ａへ入力する側に接続されており、第１回目のサンプリング動作で得られたサンプルホールド回路１からの出力（ＶＯＰ−ＶＯＭ）は、Ａ／Ｄコンバータ２によりデジタル信号に変換された後（Ｓ０２）、第１レジスタ４ａに入力保存される（Ｓ０３）。この第１レジスタ４ａに保存されるサンプルホールド回路１からの出力値を、Ｖ１とする。
【００３３】
次に、サンプルホールド回路１において、第２回目のサンプリング動作が行われる（S０４）。第２回目のサンプリング動作では、例えば、各スイッチＳＷ１〜ＳＷ８は、第１スイッチＳＷ１Ａ〜ＳＷ８Ａのみが開閉動作を行うパターンにて駆動される。
すなわち、第２回目のサンプリング動作では、タイミングφ１にて、各スイッチＳＷ１〜ＳＷ６の第１スイッチＳＷ１Ａ〜ＳＷ６Ａをオンさせるとともに、各スイッチＳＷ７・ＳＷ８の第１スイッチＳＷ７Ａ・ＳＷ８Ａをオフさせ、その後タイミングφ２にて、各スイッチＳＷ１〜ＳＷ６の第１スイッチＳＷ１Ａ〜ＳＷ６Ａをオンからオフに切り換えるとともに、各スイッチＳＷ７・ＳＷ８の第１スイッチＳＷ７Ａ・ＳＷ８Ａをオフからオンに切り換えることで、サンプリングが行われる。
【００３４】
この第２回目のサンプリング動作が行われるときには、前記セレクタは、Ａ／Ｄコンバータ２からの出力を第２レジスタ４ｂへ入力する側に接続されており、第２回目のサンプリング動作で得られたサンプルホールド回路１からの出力（ＶＯＰ−ＶＯＭ）は、Ａ／Ｄコンバータ２によりデジタル信号に変換された後（Ｓ０５）、第２レジスタ４ｂに入力保存される（Ｓ０６）。この第２レジスタ４ｂに保存されるサンプルホールド回路１からの出力値を、Ｖ２とする。
【００３５】
次に、第１レジスタ４ａに保存されている出力値Ｖ１と、第２レジスタ４ｂに保存されている出力値Ｖ２とが演算回路５へ入力される。
該演算回路５では、前記出力値Ｖ１および出力値Ｖ２を用いて、次の数１７により、チャージインジェクションによる誤差電圧を排除した補正出力値Ｖを算出する（Ｓ０７）。
【数１７】
2007088761.tif 000019
【００３６】
ここで、Ｓ１は第１回目のサンプリング動作を行う際の各スイッチＳＷ１〜ＳＷ８のゲート面積を示し、Ｓ２は第２回目のサンプリング動作を行う際の各スイッチＳＷ１〜ＳＷ８のゲート面積を示している。
本例の場合、第１回目のサンプリング動作時のゲート面積Ｓ１は、第１スイッチＳＷ１Ａ〜ＳＷ８Ａと第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂとの両方が開閉動作を行うので、第１スイッチのゲート面積ＳＡに第２スイッチのゲート面積ＳＢを加えた（ＳＡ＋ＳＢ）となり、第２回目のサンプリング動作時のゲート面積Ｓ２は、第１スイッチＳＷ１Ａ〜ＳＷ８Ａのみが開閉動作を行うので、第１スイッチのゲート面積である（ＳＡ）となる。
【００３７】
なお、第１スイッチＳＷ１Ａ〜ＳＷ８Ａのゲート面積ＳＡおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのゲート面積ＳＢは、演算回路５に接続される記憶装置５ａに予め記憶されており、演算回路５は、記憶装置５ａから抽出したゲート面積ＳＡ・ＳＢ、および第１・第２レジスタ４ａ・４ｂに入力された出力値Ｖ１・Ｖ２に基づいて、補正出力値Ｖを算出する。
このように、前記数１７により補正出力値Ｖを算出することができるのは、前述のように、また図５に示すように、サンプルホールド回路１の出力値Ｖ１・Ｖ２が、スイッチＳＷ１〜ＳＷ８のゲート面積Ｓ１・Ｓ２に対して線形性を有していることによる。
【００３８】
このように、サンプルホールド回路１にて、第１回目のサンプリング動作と第２回目のサンプリング動作とで、各スイッチＳＷ１〜ＳＷ８のスイッチングパターンを異ならせてサンプリングを行い、第１回目のサンプリング動作の出力結果と第２回目のサンプリング動作の出力結果とを用いて、補正回路５にて補正演算を行うことで、サンプルホールド回路１の出力値Ｖ１・Ｖ２が、スイッチＳＷ１〜ＳＷ８のゲート面積Ｓ１・Ｓ２に対して線形性を有している特性を利用して、サンプルホールド回路１の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。
従って、各スイッチＳＷ１〜ＳＷ８に入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去し、真の回路出力値を得ることができる。
【００３９】
なお、本例では、第１回目のサンプリング動作におけるスイッチングパターンを、第１スイッチＳＷ１Ａ〜ＳＷ８Ａと第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂとの両方をスイッチングするパターンとし、第２回目のサンプリング動作におけるスイッチングパターンを、第１スイッチＳＷ１Ａ〜ＳＷ８Ａをスイッチングするパターンとしているが、第１回目のサンプリング動作におけるスイッチングパターンは、第１スイッチＳＷ１Ａ〜ＳＷ８Ａをスイッチングするパターン、第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂをスイッチングするパターン、または第１スイッチＳＷ１Ａ〜ＳＷ８Ａと第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂとの両方をスイッチングするパターンの何れを選択しても良く、第２回目のサンプリング動作におけるスイッチングパターンは、第１スイッチＳＷ１Ａ〜ＳＷ８Ａをスイッチングするパターン、第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂをスイッチングするパターン、または第１スイッチＳＷ１Ａ〜ＳＷ８Ａと第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂとの両方をスイッチングするパターンのうち、第１のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンを選択することができる。
【００４０】
また、本例では、第１回目および第２回目のサンプリング動作による出力結果を用いて、補正回路５により出力値の補正演算を行っているが、３回以上のサンプリング動作による出力結果を用いて補正演算を行うことも可能である。
さらに、本例では、各第１スイッチＳＷ１Ａ〜ＳＷ８Ａのゲート面積ＳＡと、各第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのゲート面積ＳＢとが同じ面積に構成されているが、第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのゲート面積ＳＢが、対応する第１スイッチＳＷ１Ａ〜ＳＷ８Ａのゲート面積ＳＡに対して実数倍であれば、両ゲート面積ＳＡとゲート面積ＳＢとが異なっていても良い。
【００４１】
また、各スイッチＳＷ１〜ＳＷ８のスイッチング動作を次のように行うことで、該スイッチＳＷ１〜ＳＷ８を、第１スイッチＳＷ１Ａ〜ＳＷ８Ａまたは第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂの何れか一方をスイッチングするパターンにて駆動する場合と同等のチャージインジェクション効果を得ながら、スイッチＳＷ１〜ＳＷ８のスイッチング速度を向上させることができる。
【００４２】
つまり、スイッチＳＷ１〜ＳＷ８を、オン→オフ動作するときには、以下のようにスイッチングすることで、動作速度の向上を図ることができる。
まず、図６（ａ）に示すように、第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂを同時にオンする。
次に、図６（ｂ）に示すように、例えば一方の第１スイッチＳＷ１Ａ〜ＳＷ８Ａを、他方の第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂに先駆けてオフする。
さらに、図６（ｃ）に示すように、残りの第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂをオフする。
【００４３】
前記図６（ａ）に示すように、第１スイッチＳＷ１Ａ〜ＳＷ８Ａおよび第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂを同時にオンすることで、何れか一方のみをオンした場合に比べて電荷のトランスファーゲートへの移動速度を上昇することができる。
次に、前記図６（ｂ）に示すように、一方の第１スイッチＳＷ１Ａ〜ＳＷ８Ａをオフすることで、該第１スイッチＳＷ１Ａ〜ＳＷ８Ａの電荷が、他方のオン状態にある第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂに再分配される。
そして、残った第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂをオフすると、該第２スイッチＳＷ１Ｂ〜ＳＷ８Ｂのみのチャージインジェクション効果が得られる。
このようなスイッチングを行うことで、スイッチＳＷ１〜ＳＷ８を構成するトランスファーゲートへの電荷のチャージ速度を速くすることができ、スイッチング速度を上昇させることが可能となる。
【図面の簡単な説明】
【００４４】
【図１】本発明にかかる出力補正装置のサンプルホールド回路を示す回路図である。
【図２】サンプルホールド回路における各スイッチを示す回路図である。
【図３】出力補正装置を示すブロック図である。
【図４】出力補正装置によるサンプルホールド回路の出力値の補正手順を示す図である。
【図５】サンプルホールド回路の出力値が、該サンプルホールド回路のスイッチのゲート面積に対して線形性を有していることを示す図である。
【図６】スイッチング速度を向上させることが可能なスイッチの駆動方法を示す図である。
【図７】一般的なサンプルホールド回路を示す回路図である。
【図８】図７に示すサンプルホールド回路に用いられている全差動アンプを示す回路図である。
【図９】図７に示すサンプルホールド回路のタイミングφ１におけるスイッチングの状態を示す回路図である。
【図１０】図７に示すサンプルホールド回路のタイミングφ２におけるスイッチングの状態を示す回路図である。
【図１１】各スイッチにて発生するチャージインジェクションを示す回路図である。
【符号の説明】
【００４５】
１    サンプルホールド回路
２    Ａ／Ｄコンバータ
４ａ  第１レジスタ
４ｂ  第２レジスタ
５    演算回路
ＳＷ１〜ＳＷ８      スイッチ
ＳＷ１Ａ〜ＳＷ８Ａ  第１スイッチ
ＳＷ１Ｂ〜ＳＷ８Ｂ  第２スイッチ
【図１】
2007088761.tif 000020
【図２】
2007088761.tif 000021
【図３】
2007088761.tif 000022
【図４】
2007088761.tif 000023
【図５】
2007088761.tif 000024
【図６】
2007088761.tif 000025
【図７】
2007088761.tif 000026
【図８】
2007088761.tif 000027
【図９】
2007088761.tif 000028
【図１０】
2007088761.tif 000029
【図１１】
2007088761.tif 000030