(57)【要約】【課題】生産効率を向上させ得る電界放出表示装置の製造方法を提供する。【解決手段】カーボンナノチューブ４ａから電子を放出させることによって、画素間の輝度の均一化を図る処理のうちの少なくとも一部の処理が、真空状態を形成するための封止工程前に行なわれる。少なくとも一部の処理は、カソード基板１とアノード基板との間の空間に酸素を含む雰囲気が充填されている状態で、ゲート電極６に基準電位を与えるとともに、カソード電極３に正電位を与える工程を含んでいる。【選択図】図２
2007157683.tif 000002
【特許請求の範囲】
【請求項１】
真空状態に維持された空間を介して対向するカソード基板およびアノード基板を備えた電界放出表示装置の製造方法であって、
前記カソード基板は、
前記アノード基板から電気的に絶縁された状態で、前記アノード基板に対向するように基板上に設けられたカソード電極と、
前記カソード電極上に設けられ、カーボンナノチューブを含有するカーボンナノチューブ層と、
前記カーボンナノチューブ層上に設けられた絶縁層と、
前記絶縁層上に設けられ、前記カーボンナノチューブから電子を放出させるための電位が与えられるゲート電極とを備え、
前記カーボンナノチューブから電子を放出させることによって、画素間の輝度の均一化を図る処理のうちの少なくとも一部の処理が、前記真空状態を形成するための封止工程前に行なわれ、
前記少なくとも一部の処理は、前記カソード基板と前記アノード基板との間の空間に酸素を含む雰囲気が充填されている状態で、前記ゲート電極に基準電位に与えるとともに、前記カソード電極に正電位を与える工程を含む、電界放出表示装置の製造方法。
【請求項２】
真空状態に維持された空間を介して対向するカソード基板およびアノード基板を備えた電界放出表示装置の製造方法であって、
前記カソード基板は、
前記アノード基板から電気的に絶縁された状態で、前記アノード基板に対向するように基板上に設けられたカソード電極と、
前記カソード電極上に設けられ、カーボンナノチューブを含有するカーボンナノチューブ層と、
前記カーボンナノチューブ層上に設けられた絶縁層と、
前記絶縁層上に設けられ、前記カーボンナノチューブから電子を放出させるための電位が与えられるゲート電極とを備え、
前記カソード基板と前記アノード基板とを接合する封着工程の前に、真空雰囲気中に前記カソード基板とダミーのアノード板とが対向するように設置された状態で、前記カーボンナノチューブから前記ダミーのアノード板に向かって電子を放出させることによって、画素間の輝度の均一化を図るための処理のうちの少なくとも一部の処理が行なわれる、電界放出表示装置の製造方法。
【請求項３】
真空状態に維持された空間を介して対向するカソード基板およびアノード基板を備えた電界放出表示装置の製造方法であって、
前記カソード基板は、
前記アノード基板から電気的に絶縁された状態で、前記アノード基板に対向するように基板上に設けられたカソード電極と、
前記カソード電極上に設けられ、カーボンナノチューブを含有するカーボンナノチューブ層と、
前記カーボンナノチューブ層上に設けられた絶縁層と、
前記絶縁層上に設けられ、前記カーボンナノチューブから電子を放出させるための電位が与えられるゲート電極とを備え、
前記カーボンナノチューブから電子を放出させることによって、画素間の輝度の均一化を図る処理が実行され、
前記画素間の輝度の均一化を図る処理は、
全画素のそれぞれの前記カソード電極と前記ゲート電極との間に定格電圧より大きな均一な電圧を印加する第１工程と、
各画素の電子放出特性に応じて画素ごとに前記電子放出特性を調整することによって、全画素の前記電子放出特性の均一化を図る第２工程とを含む、電界放出表示装置の製造方法。
【請求項４】
前記画素間の輝度の均一化を図る処理は、前記第１工程と前記第２工程との間に、前記カーボンナノチューブに定格値以下の電子放出量の電子が流れている状態で、前記全画素の電子放出量が安定するまで待機する工程を含む、請求項３に記載の電界放出表示装置の製造方法。
【請求項５】
真空状態に維持された空間を介して対向するカソード基板およびアノード基板を備えた電界放出表示装置の製造方法であって、
前記カソード基板は、
前記アノード基板から電気的に絶縁された状態で、前記アノード基板に対向するように基板上に設けられたカソード電極と、
前記カソード電極上に設けられ、カーボンナノチューブを含有するカーボンナノチューブ層と、
前記カーボンナノチューブ層上に設けられた絶縁層と、
前記絶縁層上に設けられ、前記カーボンナノチューブから電子を放出させるための電位が与えられるゲート電極とを備え、
前記カソード基板と前記アノード基板とを接合する封着工程の前に、前記カーボンナノチューブから電子を放出させることによって、画素間の輝度の均一化を図る処理のうちの少なくとも一部の処理が実行され、
前記少なくとも一部の処理は、全画素に同一の電圧を印加する処理において、各画素の電子放出特性に応じて画素ごとに前記電圧の印加時間を異ならせることによって、前記全画素の電子放出量の均一化を図る工程を含む、電界放出表示装置の製造方法。
【請求項６】
前記ゲート電極に基準電位に与えるとともに、前記カソード電極に正電位を与える工程においては、前記ゲート電極層と前記カソード電極層との間にＤＣ（Direct Current）電圧およびパルス電圧のうち少なくともいずれか一方が印加され、
前記ＤＣ電圧は、前記絶縁層の厚さ１μｍ当たり１Ｖ〜２Ｖであり、前記パルス電圧は、前記絶縁層の厚さ１μｍ当たり２Ｖ〜５Ｖである、請求項１に記載の電界放出表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エミッタとしてカーボンナノチューブを用いた電界放出表示装置の製造方法に関するものである。
【背景技術】
【０００２】
電界放出表示装置(ＦＥＤ：Field Emission Display)は、高輝度、広視野角、長寿命、高速応答、および低消費電力などの特徴を有する薄型表示装置である。電界放出表示装置に関しては、テレビジョン用に大型化された表示装置のための研究開発が進められている。この電界放出表示装置のエミッタとしては様々なものが提案されている。特に、直径がｎｍオーダーであり、かつ、それ自体の形状が電界放出に適しているカーボンナノチューブ(ＣＮＴ：Carbon Nano Tube)が、エミッタとして有望視されている。
【０００３】
電界放出表示装置は、陰極線管(ＣＲＴ：Cathode Ray Tube)と同様に、加速された電子の蛍光体への衝突に起因した発光を利用した表示装置である。
【０００４】
ＦＥＤは、電子を放出する電界放出型のエミッタのアレイが形成されたカソード基板と、蛍光面が形成されたアノード基板とが対向しており、互いの間の空間は真空状態になっている。カソード基板上には、複数のゲートラインおよび複数のカソードラインが形成されている。ゲートラインとカソードラインとは直交しており、それらの交点にエミッタアレイが形成されている。エミッタは、通常、その先端が尖った形状に加工されている。
【０００５】
先端が尖った形状であれば、エミッタに電界集中が生じ強い電界が印加される。エミッタの表面に強い電場が生じると、エミッタの表面に閉じ込められていた電子がトンネル効果で真空中に飛び出し易くなるため、いわゆる電界放出が生じる。電界放出表示装置においては、エミッタから電界放出によって生じた電子をアノード基板上の蛍光体に衝突させることによって、発光が生じる。
【０００６】
一般に、エミッタの先端は非常に先鋭である必要があるため、複数のエミッタの先端を均一な形状に形成することが困難である。そのため、電界放出表示装置においては、複数の画素に対応する複数のエミッタのそれぞれが同一条件の下で作成されても、複数のエミッタ同士の間の高さおよび先端の曲率等がわずかに相違する。この相違に起因して、複数のゲート電極に同一電圧が印加されても、複数のエミッタの複数の放出電子量同士の間に相違が生じてしまう。その結果、複数の画素同士間の輝度にばらつきが生じてしまう。
【０００７】
カーボンナノチューブがエミッタとして用いられる場合においても、画素に設けられたカーボンナノチューブ同士の間の形状のわずかな相違に起因して、複数の画素同士の間の輝度にばらつきが生じてしまう。電界放出表示装置の場合には、複数の画素同士の間の輝度ばらつきを駆動回路などによって補正することは、ある程度やむを得ない手段であると思われる。しかしながら、複数の画素同士の間の輝度のばらつきが小さい方が、駆動回路の構成を簡略化することができるため、電界放出表示装置の製造コストを低減することができる。
【０００８】
また、カーボンナノチューブをエミッタとして用いた電界放出表示装置において、複数のエミッタ同士の間の放出電流の均一性を向上させる方法として、たとえば、特表２００３−５３６２１５号公報に、電子放出能力が高いカーボンナノチューブに過大電流を流すことにより、選択的にその先端を消失させる方法が開示されている。
【特許文献１】特表２００３−５３６２１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のようなゲート電極に定格値以上の電圧を印加することによりカーボンナノチューブから電子を放出させることによって画素間の輝度の均一性を向上させる方法においては、過大な放出電流によって蛍光面およびゲート電極が損傷したり、その損傷を避けるためにカーボンナノチューブに十分に電子放出させることができなかったりする。さらに、カーボンナノチューブが飛散してカソード電極に付着すると、カソード電極とゲート電極との間の絶縁性が低下し、電界放出表示装置の歩留まりが低下する。そのため、電界放出表示装置の生産効率が低下する。
【００１０】
また、ゲート電極に印加する電圧を上昇させていくときに、カーボンナノチューブの電子放出量が連続的に減少するのではなく、ステップ状に減少する場合がある。この場合には、電子放出量が所望の値以下になってしまう。その結果、複数のエミッタ同士の間の電子放出量を正確に均一にすることが困難である。そのため、電界放出表示装置の生産効率が低下する。
【００１１】
また、画素ごとにゲート電極の電圧を増加して電子放出量を調節しなければならないため、均一な電子放出量を得るためにかなり長い時間を要してしまう。そのため、電界放出表示装置の生産効率が低下する。
【００１２】
したがって、上記のような種々の理由から、従来においては、電界放出表示装置の生産効率を向上させることができなかった。
【００１３】
本発明は、上述の問題に鑑みてなされたものであり、その目的は、生産効率を向上させることができる電界放出表示装置の製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の各局面の電界放出表示装置の製造方法は、真空状態に維持された空間を介して対向するカソード基板およびアノード基板を備えた電界放出表示装置の製造方法である。
【００１５】
カソード基板は、アノード基板から電気的に絶縁された状態で、アノード基板に対向するように基板上に設けられたカソード電極と、カソード電極上に設けられ、カーボンナノチューブを含有するカーボンナノチューブ層と、カーボンナノチューブ層上に設けられた絶縁層と、絶縁層上に設けられ、カーボンナノチューブから電子を放出させるための電位が与えられるゲート電極とを備えている。
【００１６】
本発明の一の局面の電界放出表示装置の製造方法においては、カーボンナノチューブから電子を放出させることによって、画素間の輝度の均一化を図る処理のうちの少なくとも一部の処理が、真空状態を形成する封止工程前に行なわれる。少なくとも一部の処理は、カソード基板とアノード基板との間の空間に酸素を含む雰囲気が充填されている状態で、ゲート電極に基準電位を与えるとともに、カソード電極に正電位を与える工程を含んでいる。
【００１７】
本発明の他の局面の電界放出表示装置の製造方法においては、カソード基板とアノード基板とを接合する封着工程の前に、真空雰囲気中にカソード基板とダミーのアノード板とが対向するように設置された状態で、カーボンナノチューブからダミーのアノード板に向かって電子を放出させることによって、画素間の輝度の均一化を図るための処理のうちの少なくとも一部の処理が行なわれる。
【００１８】
本発明のさらに他の局面の電界放出表示装置の製造方法においては、カーボンナノチューブから電子を放出させることによって、画素間の輝度の均一化を図る処理が実行される。画素間の輝度の均一化を図る処理は、全画素のそれぞれのカソード電極とゲート電極との間に定格電圧より大きな均一な電圧を印加する第１工程と、各画素の電子放出特性に応じて画素ごとにその電子放出特性を調整することによって、全画素の電子放出特性の均一化を図る第２工程とを含んでいる。
【００１９】
本発明の別の局面の電界放出表示装置の製造方法においては、カソード基板とアノード基板とを接合する封着工程の前に、カーボンナノチューブから電子を放出させることによって、画素間の輝度の均一化を図る処理のうちの少なくとも一部の処理が実行される。少なくとも一部の処理は、全画素に同一の電圧を印加する処理において、各画素の電子放出特性に応じて画素ごとに電圧の印加時間を異ならせることによって、全画素の電子放出量の調整を行なう工程を含んでいる。
【発明の効果】
【００２０】
本発明の一の局面の電界放出表示装置の製造方法によれば、カソード電極とゲート電極と間の絶縁性が低下しても、それを回復させることが可能であるため、電界放出表示装置の歩留まりが向上する。そのため、電界放出表示装置の生産効率が向上する。
【００２１】
本発明の他の局面の電界放出表示装置の製造方法によれば、本来の蛍光面が損傷することがないため、電界放出表示装置の歩留まりが向上する。そのため、電界放出表示装置の生産効率が向上する。
【００２２】
本発明のさらに他の局面の電界放出表示装置の製造方法によれば、短時間で輝度の均一性を向上することができるため、電界放出表示装置の歩留まりが向上する。そのため、電界放出表示装置の生産効率が向上する。
【００２３】
本発明の別の局面の電界放出表示装置の製造方法によれば、全画素のエミッション電流値を正確に均一化することができるため、電界放出表示装置の歩留まりが向上する。そのため、電界放出表示装置の生産効率が向上する。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態１．
図１は本発明の実施の形態１の電界放出表示装置のカソード基板の一部を概略的に示す断面図である。図１は、カソード基板の作成直後の状態を示している。図１においては、カソード基板にはアノード基板がまだ接合されていない。
【００２５】
図１に示すように、カソード基板１は、本発明の基板の一例としてのガラス基板２の主表面上にカソード電極３を備えている。カソード電極３は、ライン状に設けられている。カソード電極３の主表面上にはカーボンナノチューブ４ａを含有するカーボンナノチューブ層４が形成されている。本実施の形態においては、カーボンナノチューブ層４は印刷法によって形成されている。カーボンナノチューブ層４を覆うように絶縁層５が形成されている。絶縁層５の厚さは約１０μｍである。さらに、絶縁層５の主表面上には複数のゲート電極６が形成されている。ゲート電極６はカソード電極３と直交する方向に延びるライン状の金属電極である。
【００２６】
ゲート電極６および絶縁層５には画素ごとに一つの電子通過孔７が設けられている。電子通過孔７の底面にはカーボンナノチューブ層４が露出している。カーボンナノチューブ層４は、カーボンナノチューブ４ａを有している。カーボンナノチューブ４ａは、電界放出を促進するための処理が施され、カソード基板１の主表面に対してほぼ垂直に延びている。なお、このような処理が施されたカーボンナノチューブを起毛と呼ぶ。また、電子通過孔７は長方形であり、その短辺の長さは３０μｍ、その長辺の長さは３００μｍである。
【００２７】
図２は、画素間の輝度の均一化を図るために、ゲート電極６に基準電位（たとえば、電位ゼロ）を与えた状態で、カソード電極３に正電位を与える工程（以下、この工程を「スミア処理」と呼ぶ。スミアは、英語のｓｍｅａｒをカタカナで書いたものであり、「汚れ」または「汚点」などの意味を有する。）を説明するための断面図である。なお、ゲート電極６に与えられる基準電位は、０Ｖ以外の電位であっても、カソード電極３に与えられる正電位よりも小さい値であればよい。
【００２８】
前述のカーボンナノチューブ４ａの起毛を形成するための処理によって散乱したカーボンナノチューブなどが、電子通過孔７の内周面に付着し、カソード電極３とゲート電極６との間の絶縁性を低下させる場合がある。この場合には、カソード電極３とゲート電極６との間に所望の電圧を印加することができなくなるため、複数の画素同士の間の輝度の均一性が劣化する。
【００２９】
また、カソード電極３とゲート電極６との間の絶縁性の低下が著しい場合には、すなわち、カソード電極３とゲート電極６との間の電気抵抗が小さい場合には、電界放出表示装置による表示が行なわれたときに不必要な暗線および明線が生じたり、駆動回路が破壊されてしまったりすることがある。
【００３０】
そこで、本実施の形態においては、カソード基板１が大気中に置かれ、スミア処理が行なわれる。具体的には、直流電源８によって、ゲート電極６の電位が基準電位（たとえば、０Ｖ）に設定され、カソード電極３に線順次で＋２０Ｖ程度の電位が３０秒与えられる。複数のカソード電極３には、複数のカソード基板１の外部に設けられた複数の配線によって、同一の電圧が印加され、それらは同時にスミア処理されている。
【００３１】
同様に、複数のゲート電極６には、カソード基板１の外部に設けられた複数の配線によって、同一の電圧が印加され、それらは同時にスミア処理されている。このようなスミア処理によって、カソード電極３とゲート電極６と間の絶縁性の低下を効果的に防止することができる。
【００３２】
上記スミア処理が、大気中で行なわれることによって、炭素からなるカーボンナノチューブ４ａに過大電流が流れ、大気中の酸素によって、散乱したカーボンナノチューブ４ａ等の不要なカーボンナノチューブ４ａを燃焼または消失させることができるため、カソード電極３とゲート電極６の間の絶縁性の低下が防止される。
【００３３】
一方、真空中でスミア処理が行なわれると、酸素がないため絶縁性の低下を防止することができない場合が多い。さらに、真空中でスミア処理が行なわれた後に大気中でスミア処理が行なわれると、真空中でスミア処理が行なわれたときに炭素が変質していることに起因して、絶縁性の低下が防止されない場合が多いことが実験により確認されている。
【００３４】
また、常圧雰囲気中または低真空雰囲気中で電子放出が発生する電圧条件下に置かれたカーボンナノチューブ４ａに関しては、真空中における電子放出特性が著しく劣化することが確認されている。しかしながら、常圧雰囲気中または低真空雰囲気中においても、カソード電極３の電位（正電位）がゲート電極６の電位（基準電位）に対して高くなっていれば、カーボンナノチューブが電子を放出する電圧条件下に置かれることが防止されるため、前述の絶縁性の低下を防止することができる。
【００３５】
また、カーボンナノチューブに電界が印加されることによって、曲がっていた形状が直線状になるなど、カーボンナノチューブの形状が変化する場合があることが知られている。このカーボンナノチューブの性質を利用するため、カソード電極３とゲート電極６との間の絶縁性が低下していない場合においても、上記のスミア処理を行なっておくことが望ましい。これによれば、電界が印加されることによって移動してしまうカーボンナノチューブ４ａを予め消失させておくことが可能になる。そのため、後工程におけるカソード電極３とゲート電極６との間の絶縁性の低下の発生を予防することができる。
【００３６】
本実施の形態においては、カソード電極３の電位が＋２０Ｖに設定されているが、一般に、スミア処理においてカソード電極３とゲート電極６との間に印加される電圧は、それらの間の絶縁性の低下が著しい場合には、より高く設定されている必要がある。また、本実施の形態においては、スミア処理の時間は３０秒間である。しかしながら、もし前述の絶縁性の低下が防止されていなければ、スミア処理の時間を延長する必要がある。なお、本実施の形態においては、カソード電極３とゲート電極６との間にＤＣ（Direct Current）電圧が印加されているが、パルス電圧が印加されてもよい。
【００３７】
また、本実施の形態において、ゲート電極６の電位（ゼロ電位）に対するカソード電極３の電位（正電位）を高くする工程は、大気中において行なわれている。しかしながら、少なくとも大気中の酸素分圧と同程度の酸素分圧を有する雰囲気中でスミア処理が行なわれれば、前述の効果と同様の効果が得られる。
【００３８】
図３は、上記スミア処理の後に行なわれる工程であって、真空槽９内にダミーのアノード板１０が設置され、カーボンナノチューブ４ａに過電流が流され、画素同士の間の輝度の均一化が図られる工程を説明するための断面図である。この工程においては、すべての画素のゲート電極６に対して同一の定格値以上の電圧を印加することによって、画素同士の間の均一化を図るための処理（以下、この処理を「均一電圧処理」と呼ぶ。）が行なわれる。
【００３９】
図３において、カソード基板１は、真空槽９内に設置されている。真空槽９内において、カソード基板１は、金属板からなるダミーのアノード板１０に対向するように設置されている。真空槽９内の空間は、図示されていない真空ポンプによって１×１０-5Ｐａ程度の高真空状態に維持されている。ダミーのアノード板１０は、本工程中にのみ使用される金属板であり、完成された電界放出表示装置を構成する一部品としては使用されない。カソード電極３とダミーのアノード板１０との間の距離は３０μｍである。
【００４０】
カソード電極３の電位は常時０Ｖに固定され、ゲート電極６の電位は、周波数６０Ｈｚで７μｓｅｃずつ１５０Ｖになるように、カソード電極３とゲート電極６との間にパルス電圧が印加される。一方、ダミーのアノード板１０の電位は５００Ｖに固定されている。本実施の形態の電界放出表示装置においては、一画素当りの定格電流は約４μＡであり、カーボンナノチューブ４ａに定格電を流すために必要なカソード電極３とゲート電極６との間の定格電圧は１２０Ｖである。なお、カソード電極３とゲート電極６との間にパルス電圧が印加されている期間においては、平均で３０μＡの電子が各画素のカーボンナノチューブ４ａから放出される。
【００４１】
このような定格電流よりも大きな電流をカーボンナノチューブ４ａに流す過程で、エミッション量の多いカーボンナノチューブ４ａが選択的に消失する。そのため、画素間のエミッション量の均一化が図られる。図４は、各画素のカーボンナノチューブ４ａに過大電流を流す前（均一電圧処理前）の各画素のエミッション電流量と各画素のカーボンナノチューブ４ａに過大電流を流した後（均一電圧処理後）の各画素のエミッション電流量とを比較するためのヒストグラムである。図４から各画素のカーボンナノチューブ４ａに過大電流を流した後においては、各画素から放出される電流が均一化されていることが分かる。
【００４２】
一般に、各画素に過大電流を流したときの各画素のカーボンナノチューブ４ａの放出電流量が大きいほど、画素間のエミッション量を均一化させる効果が大きい。一方、各画素に過大電流を流したときの各画素のカーボンナノチューブ４ａの放出電流量が大きいほど、各画素において消失するカーボンナノチューブ４ａの量が多いため、平均的なエミッション特性の劣化の度合いも大きい。したがって、画素間のエミッション量の均一化の程度と各画素のエミッション特性の劣化とのバランスをとることが必要である。
【００４３】
従来の電界放出表示装置の製造方法のように、徐々にカソード電極３とゲート電極６と間に印加される電圧を増加させなくても、本実施の形態のように、ゲート電極６に予め定められた均一な電圧を印加する均一電圧処理によって放出電流量の分布の標準偏差を平均で初期の値の３分の１程度にすることができる。このとき、駆動電圧は定格電圧よりも、たとえば、２０Ｖ程度高くなっている。駆動電圧は、定格電圧よりも大きく、目的を達成できる値であれば、いかなる値であってもよい。均一電圧処理のために要する時間は、本実施の形態においては、１分程度と短い。均一電圧処理の利点としては、すべての画素を同一の条件で処理するため、簡単にかつ短時間で、画素間のエミッション量の均一性を改善することができることである。ただし、均一電圧処理によれば、画素間のエミッション量を完全に均一化することが困難であるとともに、全画素のエミッション特性が劣化する。
【００４４】
また、上記均一電圧処理において、画素間の放出電流の均一化を図るために定格値以上の電流を各画素のカーボンナノチューブ４ａに流すことが必要であるが、その際、アークの発生などにより本来の蛍光面が損傷するおそれがある。そこで、後工程においてカソード基板１に接合される蛍光面を伴った本来のアノード基板の代わりに、ダミーのアノード板１０を用いることにより、本来のアノード基板の蛍光面が損傷することを防止することができる。
【００４５】
また、放出電流を多くするためにカソード電極３とゲート電極６との間に定格値より大きい電圧を印加すると、ゲート電極６が損傷し易いが、ダミーのアノード板１０がゲート電極６の近傍に設置され、ダミーのアノード板１０の電位が十分に高く設定されることによって、電子放出のための電界を大きくすることができる。その結果、ゲート電極６の電位を低下させることができる。つまり、ゲート電極６とカソード電極３との間の印加電圧を小さくすることができる。したがって、ゲート電極６が損傷することを防止することができる。
【００４６】
本実施の形態の電界放出表示装置の製造方法によれば、カソード電極３とゲート電極６との間に印加された電圧によってカーボンナノチューブ層４に形成される電界は、カソード電極３とゲート電極６と間の印加電圧と絶縁層５の厚さとから算出され、約１５Ｖ／μｍである。本実施の電界放出表示装置において、蛍光面は、カソード基板１から約５ｍｍだけ離れて設置され、１０ｋＶの電位に設定される。この場合には、蛍光面によってカソード基板１に形成される電界は、約２Ｖ／μｍであり、ゲート電極６によってカーボンナノチューブ層４に形成される電界である約１５Ｖ／μｍに比較して小さい。そのため、蛍光面によって形成される電界が電子放出のための電界に与える影響は小さい。一方、前述の均一電圧処理においては、ダミーのアノード板１０によってカソード基板１に形成される電界は、約１７Ｖ／μｍと大きい。
【００４７】
このように、本実施の形態の電界放出表示装置の製造方法においては、画素間のエミッション量を均一化する工程において、蛍光面ではなく、ダミーのアノード板１０を用いるため、蛍光面およびゲート電極６に大きな損傷を与えることなく、画素間のエミッション量の均一化を図ることができる。
【００４８】
また、前述の均一電圧処理の途中で、均一電圧処理を有効に行なえなくなるような絶縁
性の低下が発生した場合には、真空槽９内に大気導入して、再度、スミア処理を行なって、カソード電極３とゲート電極６との間の絶縁性の低下を防止することが望ましい。
【００４９】
この後、カソード基板１はアノード基板１１に接合される。図５は、カソード基板１とアノード基板１１とが、真空状態の空間を挟んで接合された状態、すなわち、封着が完了した状態の電界放出表示装置の一部を示す断面図である。
【００５０】
なお、本明細書においては、カソード基板とアノード基板とが貼り合わせられて、所定の空間を有する容器が形成される工程は、封着工程と呼ばれる。また、封着が完了した状態においては、所定の空間と外部空間とを連通させる排気孔が存在しており、所定の空間は、空気で満たされている。この封着工程の後、真空ポンプを用いて、カソード基板とアノード基板との間の空間内の空気が吸い出される。その後、前述の排気孔が閉じられる。本明細書においては、この排気孔を閉じる工程は、封止工程と呼ばれる。
【００５１】
アノード基板１１は、カソード基板１に対向するガラス基板１２を備えている。ガラス基板１２の下面上には、蛍光体層１３およびブラックマトリックス１４が設けられている。さらに、アルミニウム膜１５が、カソード基板１に対向し、かつ、蛍光体層１３およびブラックマトリックス１４を覆うように設けられている。カソード基板１とアノード基板１１と間の距離は約５ｍｍである。カソード基板１とアノード基板１１との間の空間の真空状態を維持するために、カソード基板１とアノード基板１１とは、それぞれの外周の近傍で接合されているが、その接合部は、図５には図示されていない。この段階では、カソード基板１とアノード基板１１との間の空間が真空状態に保持された状態で、真空引きを行ないながらカソード基板１とアノード基板１１との間の空間を密閉するための封止はまだ行なわれていない。
【００５２】
前述の封着の後において、ゲート電極６に基準電位が与えられ、カソード電極３に正電位が与えられるスミア処理が再び行なわれる。これは、主に、上記の均一電圧処理の際にカーボンナノチューブ４ａが飛散することによって低下した絶縁性を回復させるための処理である。
【００５３】
図６は、前述の封着の後にカーボンナノチューブ４ａから電子を放出させながら画素間の輝度の均一化を図るための装置の概略図である。封着後の電界放出表示装置１６は封止の時に用いられる排気孔を通して真空槽１７に接続されて、ターボ分子ポンプ１８およびロータリーポンプ１９によって真空引きされる。このとき、本実施の形態においては、再度、電界放出表示装置に均一電圧処理が施されている。カソード電極３には０Ｖ電位が与えられ、複数のゲート電極６には、線順次で、電圧１５０Ｖ、周波数６０Ｈｚ、幅１６ｍｓｅｃのパルス電位が与えられる。蛍光面には５ＫＶの電位が与えられる。ゲート電極６に電位が与えられている期間においては、各画素から平均で約２０μＡの電子が放出される。
【００５４】
前述の封着の前の各画素のエミッション特性と前述の封着の後の各画素のエミッション特性とはほぼ同一である。しかしながら、エミッション特性が平均から外れて変化する画素もある。そのため、封着の前後において均一電圧処理が繰り返されている。ただし、アークの発生などにより蛍光面およびゲート電極６が損傷しないように、一画素から放出される平均の電子放出量が約３０μＡから約２０μＡへ低減された状態で、ゲート電極６の線順次駆動が行なわれている。
【００５５】
過大電流が流れてカーボンナノチューブ層４のエミッション特性が劣化する場合があるが、その場合には、カーボンナノチューブ層４はしばらく放置されると、そのエミッションがある程度回復する現象が見られる。そのため、上記均一電圧処理の後、正確に画素ご
とのエミッション量を調節する均一化の工程（以下、「画素個別処理」と呼ぶ）を行なうが、画素個別処理の前に電子放出量を安定させるために、電界放出表示装置は、定格電流４μＡで、約３０分間、線順次で駆動される。つまり、本実施の形態の画素間の輝度の均一化を図る処理は、均一電圧処理と画素個別処理との間に、カーボンナノチューブ４ａに定格値以下の電子放出量の電子が流れている状態で、全画素の電子放出量が安定するまで待機する工程を含んでいる。
【００５６】
画素個別処理を実行するときに、まず、たとえば、ゲート電極６とカソード電極３との間にほぼ定格電圧が印加されている状態で、すなわち、全画素に同一電圧が印加されている状態で、全画素の電子放出量測定が行なわれる。たとえば、図４に示す均一電圧処理の後には、所定の電子放出量の分布が存在するが、画素個別処理の後においては、すべての画素の電子放出量が、均一電圧処理の直後に最も電子放出量が少ない画素の電子放出量にほぼ一致している。画素個別処理においては、すべての画素において、カソード電極３とゲート電極６との間に印加されている電圧が一定の状態、すなわち、全画素のカーボンナノチューブ４ａに印加されている電圧が同一の状態で、各画素の電子放出特性に応じて画素ごとに、電圧の印加時間が異なっている。たとえば、画素個別処理においては、蛍光面の電位は、すべての画素において、定格値以上である１５ｋＶに設定されている。また、エミッションが生じるときのゲート電極６の電位はすべての画素において同一の１５０Ｖである。図７には、上記のような全画素に同一の電圧が印加されている状態で測定された一画素の放出電流の経時変化が示されている。
【００５７】
この条件下では、図７に示すように、各画素の電子放出量が時間の経過とともに比較的滑らかに減少している。たとえば、均一電流処理のような大きな負荷が各画素のカーボンナノチューブに与えられなくても、何千時間または何万時間が経過すると、各画素の電子放出量は徐々に滑らかに減少する傾向がある。図７に示すグラフは、その傾向が促進された形態に近いグラフになっている。画素個別処理中に各画素内の発光点を観察すると、すべての発光点の輝度が徐々に小さくなり、全画素の平均輝度が低下していることが分かる。
【００５８】
おそらく、ガスによるボンバータによって、すべてのカーボンナノチューブが徐々に劣化しているものと思われる。画素個別処理の時間が長いほど、エミッションを減少させることができるため、それぞれの画素のエミッション量に応じて、概略、下の式１のように画素ごとに画素個別処理の時間が変更されている。
【００５９】
式１においては、最もエミッション量が少ない画素の電圧印加の時間はゼロであり、エミッション量が多い画素ほど電圧印加の時間が長くなるように設定されている。画素個別処理は、各画素において、パルス電圧ではなく、ＤＣ（Direct Current）がカソード電極３とゲート電極６との間に印加されている。
【００６０】
Ｔｋ＝３０（１−Ｉｍｉｎ／Ｉｋ）（式１）
Ｔｋ：処理時間(秒)
Ｉｍｉｎ：電子放出量が最も少ない画素の電子放出量（μＡ）
Ｉｋ：処理する画素の電子放出量（μＡ）
本実施の形態においては、全画素の電子放出量測定とそれに対応した画素個別処理とを３回繰り返すことにより、電子放出量の最大値から最小値までの範囲が平均値の２％以内になるようにすることができた。画素個別処理における各画素の電圧印加の時間の設定は、電子放出量を減らし過ぎることがないように、短めに設定されている。したがって、画素個別処理の後に全画素の輝度の均一性が不足していれば、電子放出量測定とそれに対応した画素個別処理とを繰り返すことが望ましい。これによれば、いずれの画素においても、均一電圧処理の直後に最もエミッション量が少ない画素よりもエミッション特性が低下
することがない。そのため、電界放出表示装置の駆動電圧の増加を防止することができる。
【００６１】
ただし、一画素あたりの電圧印加時間は、最大３０秒程度である。また、本実施の形態の電界放出表示装置においては、単純マトリックス駆動方式が採用されている。そのため、同時に電圧印加を行なうことができる画素は、基本的に、同一のゲート電極６に接続されている画素、または、同一のカソード電極３に接続されている画素である。そのため、全画素の電圧印加のためにかなりの時間が必要である。このように、画素個別処理によれば、各画素の電子放出量を比較的正確に調節することができるが、均一電圧処理に比較して、長時間を要してしまう。画素個別処理が実行される前の画素間のエミッション量のばらつきが小さいほど画素個別処理の時間を低減させることができる。そのため、本実施の形態のように、初期の画素間のエミッション量のばらつきが大きい場合には、均一電圧処理を行なうことによって、ある程度のエミッション量のばらつきを低減させた状態で画素個別処理を行なうことによって、比較的に短時間でかつ正確に、画素間のエミッション量の均一化を図ることができる。
【００６２】
従来において行なわれていた、全画素において電子放出量がほぼ同一値になるまで、カソード電極３とゲート電極６との間に印加される電圧を大きくする方法においては、随時カソード電極３とゲート電極６との間に印加される電圧が変動する。そのため、同一電圧でエミッション量が一定になっているかどうかを判断することが困難であったり、エミッション量が大きいカーボンナノチューブが瞬時に消失したり、飛散したカーボンナノチューブが周辺に悪影響を及ぼしたりする場合がある。この場合には、全画素のエミッション量がステップ状に変化し易いとともに、カソード電極３とゲート電極６との間に印加される電圧が増加したときに、電界によって起毛が形成され、逆にエミッション特性が良好になる画素が存在する。そのため、正確にすべての画素のエミッション量を一定値に合わせることが困難である。
【００６３】
一方、本実施の形態の電界放出表示装置の製造方法によれば、画素個別処理時には、すべての画素のカソード電極３とゲート電極６との間に同一の電圧が印加されている。そのため、全画素の放出電流量の均一性を判断することが容易である。また、放出電流量の減少が滑らかである。さらに、時間が経過したときにエミッション特性が良好になる画素はほとんどない。その結果、全画素のエミッション量をより正確に目標とするエミッション量に一致させることができる。
【００６４】
本実施の形態においては、この後、電界放出表示装置は、真空槽１７から取り外され、内部に大気が導入された後に、絶縁性の低下を回復させる目的で、または、後工程での絶縁性の低下の発生率を低減させる目的で、最終のスミア処理が施される。その後、電界放出表示装置は、前述の封止のための工程を経て、カソード基板１とアノード基板１１との間の空間が真空状態に維持される。
【００６５】
基本的に、封止は各画素のエミッション特性が変化しない条件で行なわれるが、必要であれば、封止の後に、上記均一化のための処理を再度行なうことによって、全画素の輝度の均一性を向上させてもよい。
【００６６】
本実施の形態においては、カーボンナノチューブ層４は、印刷によってカソード電極３上に形成されたものであるが、たとえば、ＣＶＤ（Chemical Vapor Deposition）によっ
て、直接、カソード電極３上に形成されたものであっても、本実施の形態のカーボンナノチューブ層によって得られる効果と同様の効果が得られることが期待される。また、本実施の形態においては、画素１つに対して１つの電子通過孔７が設けられているが、画素１つに対して複数の電子通過孔７が設けられていても、本実施の形態の電界放出表示装置によって得られる効果と同様の効果が期待できる。
【００６７】
また、本実施の形態において、均一電圧処理および画素個別処理のいずれもが、高真空中において行なわれているが、ガスが導入された雰囲気中で行なわれれば、処理電流および処理電圧の低減、ならびに、処理時間の短縮という効果が得られると考えられる。
【００６８】
実施の形態２．
次に、図８を用いて、本実施の形態の電界放出表示装置の製造方法を説明する。なお、図８においては、実施の形態１の電界放出型電子源の各部位と同一の参照符号が付されている部位は、同一の構造および同一の機能を有し、同一の製造方法によって製造されているものとする。具体的には、カソード基板１は、ガラス基板２を備えている。ガラス基板２上にはカソード電極３、カーボンナノチューブ層４、絶縁層５、およびゲート電極６が積層されている。また、絶縁層５には、電子通過孔７が設けられている。また、電子通過孔７の底面において露出したカーボンナノチューブ層４からカーボンナノチューブ４ａが延びている。
【００６９】
本実施の形態の電界放出表示装置の製造方法においては、実施の形態１の電界放出表示装置の製造方法と同様に、図１に示されるように、封止工程の前に、カソード電極３に正電位が与えられ、それに対応するゲート電極６に正電位よりも低い基準電位（たとえば、ゼロ電位）が与えられる。つまり、カソード電極３とゲート電極６との間に電圧が印加される。それによって、酸素雰囲気中において、カソード電極３とゲート電極６との間の短路を生じさせるカーボンナノチューブ４ａまたは炭素残骸に過電流が流れる。それにより、そのカーボンナノチューブ４ａまたは炭素残骸が焼失する。したがって、ゲート電極６とカソード電極３との間の短絡の発生が防止される。
【００７０】
このとき、大気中または酸素雰囲気中で、カソード電極３に正電位が与えられ、ゲート電極６に基準電位（ゼロ電位）が与えられる。大気中のように酸素が十分存在する雰囲気中で、カソード電極３の電位を基準としてゲート電極６に大きな値の正電圧が与えられると、電子放出特性が著しく劣化することが実験から明らかになっている。一方、カソード電極３に正電位が与えられ、ゲート電極６に正電位より低い電位（たとえば、ゼロ電位）が与えられる場合には、カソード電極３とゲート電極６との間の電位差が極端に小さいければ、カソード電極３からは電子が放出されず、カーボンナノチューブ層４の電子放出特性が改善されない。
【００７１】
そこで、本実施の形態においては、カソード電極３とそれに対応するゲート電極６との間に印加される電圧の大きさが調整される。
【００７２】
なお、カソード電極３とゲート電極６との間にＤＣ(Direct Current）電圧およびパルス電圧のいずれが印加されてもよい。本実施の形態の電界放出表示装置においては、スミア処理は、ＤＣ電圧電源２２およびパルス電圧電源２３の双方のうち少なくともいずれかによって行なわれる。
【００７３】
本実施の形態においては、絶縁層５の厚さ（カソード電極３とゲート電極６との間隔）に応じて、ＤＣ電圧電源２２およびパルス電圧電源２３のいずれかが用いられるかが決定される。
【００７４】
ＤＣ電圧電源２２によってスミア処理が実行される場合には、絶縁層５の厚さ１μｍ当り１Ｖ〜２Ｖの電圧がゲート電極６とカソード電極３とに印加される。たとえば、絶縁層５の厚さが１０μｍであれば、１０Ｖ〜２０Ｖの電圧が印加される。ゲート電極６とカソード電極３との間の短絡の度合いを示すリーク電流が電流計Ａによって測定され表示される。これにより、スミア処理の効果が、常時、監視され得る。一般的に、ゲート電極６とカソード電極３との間にＤＣ電圧が印加される。
【００７５】
それにより、持続的に短絡させるべきカーボンナノチューブ４ａに過電流が流れる。その結果、ジュール熱が放散されることなく効果的に短絡させるべきカーボンナノチューブ４ａに蓄積される。したがって、短絡させるべきカーボンナノチューブ４ａの温度が急激に上昇する。故に、比較的低い電圧で、かつ、比較的短時間で、スミア処理を行なうことができる。
【００７６】
パルス電圧電源２３によってスミア処理が実行される場合には、絶縁層５の厚さ１μｍ当り２Ｖ〜５Ｖの電圧がゲート電極６とカソード電極３との間に印加される。絶縁層５の厚さが１０μｍであれば、ゲート電極６とカソード電極３とに２０Ｖ〜５０Ｖの電圧が印加される。
【００７７】
また、本実施の形態の電界放出表示装置は、単純マトリックス方式によって駆動される。そのため、本実施の形態の電界放出表示装置は、基本的にはパルス電圧電源２３によって駆動される。そのため、ＤＣ電圧電源２２を用いてスミア処理が実行される場合には、上記したように、低電圧かつ短時間で効果的に短絡の発生を防止するためのスミア処理が行なわれる。しかしながら、カーボンナノチューブ４ａ以外の他の素子に対しても過大な負荷がかかり、他の素子が損傷し易い。そこで、比較的低い電圧のＤＣ電圧を印加するスミア処理によって短絡を防止することができない場合には、比較的高い電圧のパルス電圧を印加するスミア処理が実行される。それにより、短絡の防止という目的を確実に果たすことができる。
【００７８】
また、カーボンナノチューブ４ａは電界により変形したり移動したりすることが知られている。そのため、できる限り高い電界がカーボンナノチューブ４ａに印加されることによって、短絡の原因となり易いカーボンナノチューブ４ａが確実に除去されることが望ましい。そのため、高い電圧を印加することができるパルス電圧を用いてスミア処理が実行されれば、スミア処理の信頼性が高められる。
【００７９】
上記のように、スミア処理によりＦＥＤのカソード電極３とゲート電極６との間の短絡の問題を解消することができる。ＤＣ電圧を用いるスミア処理によれば、比較的低電位で、短時間で、かつ、効果的に短絡の問題を解消することができる。また、パルス電圧を用いるスミア処理によれば、ＤＣ電圧を用いるスミア処理において印加することができない比較的高い電圧をカソード電極３とゲート電極６との間に印加することができる。そのため、ＤＣ電圧を印加するスミア処理によって解消され得なかった短絡の問題が解消される。また、短絡の問題に関する信頼性を高めることができる。
【００８０】
本実施の形態においては、ＤＣ電圧およびパルス電圧を用いるスミア処理が適当な間隔で切り替えられる。そのため、ＤＣ電圧を用いるスミア処理とパルス電圧を用いるスミア処理の双方の利点が得られる。ただし、カーボンナノチューブ４ａを消失させ、ゲート電極６とカソード電極３との間の短絡を防止することができるのであれば、ＤＣ電圧を用いるスミア処理とパルス電圧を用いるスミア処理のうちいずれか一方が用いられてもよい。
【００８１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８２】
【図１】実施の形態１の電界放出表示装置のカソード基板の一部を概略的に示す断面図である。
【図２】実施の形態１のスミア処理を説明するための図である。
【図３】実施の形態１の真空槽内にダミーのアノード板が配置された状態で、カーボンナノチューブに過大電流を流すことによって、画素同士の間の輝度の均一化を図る工程を説明するための図である。
【図４】実施の形態１の均一電圧処理の前の各画素のエミッション電流量と均一電圧処理の後の各画素のエミッション電流量と示すヒストグラムである。
【図５】実施の形態１の封着された後の電界放出表示装置の一部を示す断面図である。
【図６】実施の形態１の封着された後の電界放出表示装置のカーボンナノチューブから電子を放出させながら画素同士の間の輝度の均一化を図るための装置の概略図である。
【図７】実施の形態１の画素個別処理を行なう条件で一画素の放出電流の経時変化を示すグラフである。
【図８】実施の形態２のスミア処理を説明するための図である。
【符号の説明】
【００８３】
１  カソード基板、２  ガラス基板、３  カソード電極、４  カーボンナノチューブ層、４ａ  カーボンナノチューブ、５  絶縁層、６  ゲート電極、７  電子通過孔、８  直流電源、９  真空槽、１０  ダミーのアノード板、１１  アノード基板、２２  ＤＣ電圧電源、２３  パルス電圧電源、Ａ  電流計。
【図１】
2007157683.tif 000003
【図２】
2007157683.tif 000004
【図３】
2007157683.tif 000005
【図４】
2007157683.tif 000006
【図５】
2007157683.tif 000007
【図６】
2007157683.tif 000008
【図７】
2007157683.tif 000009
【図８】
2007157683.tif 000010