(57)【要約】【課題】特別な駆動回路も必要なく、簡単な回路で表示ライン間の輝度差を低減することができるディスプレイ装置を提供することを課題とする。【解決手段】温度を検出する温度検出手段（１０３，１１３）と、検出された温度及び各表示ラインの表示内容に応じて、表示データを補正する補正手段（１０２，１１２）とを有することを特徴とするディスプレイ装置が提供される。【選択図】図１
2007187909.tif 000002
【特許請求の範囲】
【請求項１】
温度を検出する温度検出手段と、
前記検出された温度及び各表示ラインの表示内容に応じて、表示データを補正する補正手段と
を有することを特徴とするディスプレイ装置。
【請求項２】
前記補正手段は、表示データのゲインを制御することにより、表示データを補正することを特徴とする請求項１記載のディスプレイ装置。
【請求項３】
前記補正手段は、表示データをガンマ補正することを特徴とする請求項１記載のディスプレイ装置。
【請求項４】
前記温度検出手段は、サーミスタを用いて温度を検出することを特徴とする請求項１〜３のいずれか１項に記載のディスプレイ装置。
【請求項５】
さらに、画像を表示するためのディスプレイパネルと、
前記ディスプレイパネルに電圧を供給するための駆動回路とを有し、
前記温度検出手段は、前記ディスプレイパネルと駆動回路の温度の少なくとも一方を検出することを特徴とする請求項１〜４のいずれか１項に記載のディスプレイ装置。
【請求項６】
前記補正手段は、各表示ラインの表示負荷率に応じて、表示データを補正することを特徴とする請求項１〜５のいずれか１項に記載のディスプレイ装置。
【請求項７】
前記補正手段は、各表示ライン内の表示データの偏りに応じて、表示データを補正することを特徴とする請求項１〜６のいずれか１項に記載のディスプレイ装置。
【請求項８】
前記補正手段は、前記表示負荷率に対して線形特性を持つように表示データを補正することを特徴とする請求項６記載のディスプレイ装置。
【請求項９】
前記補正手段は、前記表示負荷率に対して非線形特性を持つように表示データを補正することを特徴とする請求項６記載のディスプレイ装置。
【請求項１０】
前記補正手段は、前記表示負荷率に対して、温度が上昇するに従って線形特性から非線形特性に変化する特性を持つように表示データを補正することを特徴とする請求項６記載のディスプレイ装置。
【請求項１１】
前記補正手段は、前記表示負荷率に対して、温度が上昇するに従って単位時間当たりの変化率が大きくなる非線形特性を持つように表示データを補正することを特徴とする請求項６記載のディスプレイ装置。
【請求項１２】
１フィールドが重み付けされた複数のサブフィールドを有するディスプレイ装置であって、
１フィールド又は一部のサブフィールドの表示負荷率を検出する検出手段と、
前記検出された表示負荷率及び各表示ラインの表示内容に応じて、表示データを補正する補正手段と
を有することを特徴とするディスプレイ装置。
【請求項１３】
前記補正手段は、前記検出された表示負荷率の時間的推移に応じて、表示データを補正することを特徴とする請求項１２記載のディスプレイ装置。
【請求項１４】
さらに、ディスプレイパネルに供給する電圧波形を制御する電圧制御手段を有し、
前記補正手段は、前記電圧波形に応じて、表示データを補正することを特徴とする請求項１２記載のディスプレイ装置。
【請求項１５】
電源投入からの起動時間を検出する起動時間検出手段と、
前記検出された起動時間及び各表示ラインの表示内容に応じて、表示データを補正する補正手段と
を有することを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置では、同じ表示データであっても、複数の表示ライン間に輝度差が生じることがある。表示ライン間の輝度差は、放電発光時のサステイン電流により引き起こされる電極上の電圧降下が根本原因である。通常は、電極のインピーダンスを低減することや、駆動回路のインピーダンスを下げる等により、輝度差の低減を図っている。しかし、輝度差を完全になくすことはできず限界がある。
【０００３】
一方、ライン毎にサステイン放電の回数を制御することにより、表示ライン間の輝度差を解消する方法が下記の特許文献１で提唱されている。この方法は、サステイン放電のパルス数を制御する方法で、原理的に共通の電極毎に生じる輝度差、フリッカ及び階調リニアリティに対し非常に大きな効果が期待できる。但し、充分な効果を得るためにはサブフィールド毎に制御を行うことが必要である。
【０００４】
【特許文献１】特開平９-６８９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１においては、階調リニアリティ、フリッカ及び輝度差に対し効果は十分大きいが、共通の電極毎にサステイン放電のパルス数を制御する必要があり、専用の駆動回路が必要となるほか、ライン毎のサステイン放電のパルス数を計算し、その結果を駆動回路に供給する必要があり、回路規模及びコストについてあまり考慮されてはいなかった。また、温度により輝度差が悪化する事も考慮されていなかった。
【０００６】
本発明の目的は、特別な駆動回路が必要なく、簡単な回路で表示ライン間の輝度差を低減することができるディスプレイ装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明のディスプレイ装置は、温度を検出する温度検出手段と、前記検出された温度及び各表示ラインの表示内容に応じて、表示データを補正する補正手段とを有することを特徴とする。
また、本発明のディスプレイ装置は、１フィールドが重み付けされた複数のサブフィールドを有するディスプレイ装置であって、１フィールド又は一部のサブフィールドの表示負荷率を検出する検出手段と、前記検出された表示負荷率及び各表示ラインの表示内容に応じて、表示データを補正する補正手段とを有することを特徴とする。
また、本発明のディスプレイ装置は、電源投入からの起動時間を検出する起動時間検出手段と、前記検出された起動時間及び各表示ラインの表示内容に応じて、表示データを補正する補正手段とを有することを特徴とする。
【発明の効果】
【０００８】
特別な駆動回路が必要なく、簡単な回路で表示ライン間の輝度差を低減することができる。
【発明を実施するための最良の形態】
【０００９】
（第１の実施形態）
図１は本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。表示ライン輝度差補正手段１０２及び温度検出手段１０３をモジュール部１００内に設ける場合には、テレビチューナー部１１０内の表示ライン輝度差補正手段１１２及び温度検出手段１１３は不要である。逆に、表示ライン輝度差補正手段１１２及び温度検出手段１１３をテレビチューナー部１１０内に設ける場合には、モジュール部１００内の表示ライン輝度差補正手段１０２及び温度検出手段１０３は不要である。表示ライン輝度差補正手段１０２及び１１２は同じ構成を有し、温度検出手段１０３及び１１３は同じ構成を有する。
【００１０】
テレビチューナー部１１０は、テレビ映像信号変換処理部１１１、表示ライン輝度差補正手段１１２、温度検出手段１１３及び映像信号処理部１１４を有する。まず、表示ライン輝度差補正手段１１２及び温度検出手段１１３がない場合を説明する。テレビ映像信号変換処理部１１１は、テレビ映像信号Ｓ１２０を入力し、プラズマディスプレイ装置に表示するための映像信号に変換する。映像信号処理部１１４は、テレビ映像信号変換処理部１１１により変換された映像信号に対して信号処理を行い、映像信号Ｓ１２１を出力する。
【００１１】
モジュール部１００は、マイクロプロセッサ（ＭＰＵ）１０１、表示ライン輝度差補正手段１０２、温度検出手段１０３、駆動回路制御部１０４、表示データ制御部１０５、プラズマディスプレイパネル３、Ｘ電極駆動回路４、Ｙ電極駆動回路５、及びアドレス電極駆動回路６を有する。
【００１２】
マイクロプロセッサ１０１は、映像信号Ａ１２１を入力し、表示ライン輝度差補正手段１０２、駆動回路制御部１０４及び表示データ制御部１０５を制御する。温度検出手段１０３は、温度を検出する。例えば、温度検出手段１０３は、プラズマディスプレイパネル３、Ｘ電極駆動回路４、又はＹ電極駆動回路５の温度を検出する。マイクロプロセッサ１０１は、温度検出手段１０３により検出された温度及び各表示ラインの表示内容に応じて、補正係数を表示ライン輝度差補正手段１０２に出力する。その詳細は、後に説明する。なお、上記補正係数は、マイクロプロセッサ１０１、表示ライン輝度差補正手段１０２及び表示データ制御部１０５のうちのいずれで求めてもよい。
【００１３】
表示ライン輝度差補正手段１０２は、上記補正係数に応じて、映像信号Ａ１２１を補正して表示データ制御部１０５に出力する。表示データ制御部１０５は、補正された映像信号に応じて、アドレス電極駆動回路６を制御する。駆動回路制御部１０４は、Ｘ電極駆動回路４及びＹ電極駆動回路５を制御する。
【００１４】
次に、表示ライン輝度差補正手段１１２及び温度検出手段１１３をテレビチューナー部１１０内に設ける場合を説明する。温度検出手段１１３は、温度検出手段１０３と同様に、温度を検出する。表示ライン輝度差補正手段１１２は、表示ライン輝度差補正手段１０２と同様に、温度検出手段１１３により検出された温度及び各表示ラインの表示内容に応じて、テレビ映像信号変換処理部１１１により変換された映像信号を補正し、映像信号処理部１１４に出力する。
【００１５】
図１６は、図１のプラズマディスプレイパネル３、Ｘ電極駆動回路４、Ｙ電極駆動回路５及びアドレス電極駆動回路６の詳細を示す図である。Ｘ電極駆動回路４は、複数のＸ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ電極駆動回路５は、複数のＹ電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス電極駆動回路６は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【００１６】
プラズマディスプレイパネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。
【００１７】
図１７は、図１６のプラズマディスプレイパネル３の構造例を示す分解斜視図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁（リブ）１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１８】
図１８は、画像の１フィールドＦＲの構成例を示す図である。１フィールドＦＲは、第１のサブフィールドＳＦ１、第２のサブフィールドＳＦ２、・・・、第ｎのサブフィールドＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフィールドＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフィールドＳＦという。
【００１９】
各サブフィールドＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルＣｉｊの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電を種火として、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間で放電が生じることにより各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・等に順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにアドレスパルスを印加することにより、所望の表示セルＣｉｊの発光又は非発光を選択することができる。サステイン期間Ｔｓでは、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各サブフィールドＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（サステイン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。
【００２０】
図６は、図１の温度検出手段１０３の温度検出例を示す図である。Ｘ電極駆動回路４又はＹ電極駆動回路５は、サーミスタ６０１を有する。サーミスタ６０１は、温度に応じて抵抗値が変化する。温度検出手段１０３は、サーミスタ６０１の抵抗値を検出することにより、Ｘ電極駆動回路４又はＹ電極駆動回路５の温度を検出することができる。
【００２１】
図７は、図１の温度検出手段１０３の他の温度検出例を示す図である。プラズマディスプレイパネル３は、サーミスタ７０１を有する。温度検出手段１０３は、サーミスタ７０１の抵抗値を検出することにより、プラズマディスプレイパネル３の温度を検出することができる。
【００２２】
以上のように、温度検出手段１０３は、Ｘ電極駆動回路４、Ｙ電極駆動回路５及びプラズマディスプレイパネル３のうちのいずれの温度を検出してもよい。
【００２３】
図２は、図１の表示ライン輝度差補正手段１０２の構成例を示す図である。表示ライン輝度差補正手段１０２は、ゲイン制御部２０１を有する。ゲイン制御部２０１は、入力表示データ（映像信号）Ｓ２１１のゲインを制御し、表示データＳ２１２を出力する。なお、表示データＳ２１１は、図１の表示データＳ１２１に対応する。
【００２４】
図３は、図２のゲイン制御部２０１の構成例を示す図である。ゲイン制御部２０１は、乗算器３０１を有する。乗算器３０１は、表示データＳ３１１及び補正ゲイン係数Ｓ３１２を乗算し、表示データＳ３１３を出力する。表示データＳ３１１は図２の表示データＳ２１１に対応し、表示データＳ３１３は図２の表示データＳ２１２に対応する。補正ゲイン係数Ｓ３１２は、図１のマイクロプロセッサ１０１から入力した補正係数である。
【００２５】
図１１は、ライン表示負荷率、温度及びゲイン係数の関係を示すグラフである。縦軸は、図３のゲイン係数Ｓ３１２を示す。横軸は、各表示ラインの表示負荷率（以下、ライン表示負荷率という）を示す。表示ラインは、図１６の水平方向に延びるラインである。特性線Ｔ２５は、温度検出手段１０３により検出された温度が２５℃のときの特性線である。特性線Ｔ５０は、温度検出手段１０３により検出された温度が５０℃のときの特性線である。特性線Ｔ７５は、温度検出手段１０３により検出された温度が７５℃のときの特性線である。
【００２６】
次に、ライン表示負荷率について説明する。ライン表示負荷率は、１ライン内の発光する画素数及びその発光する画素の階調値を基に検出される。例えば、１ラインの全画素が最大階調値で表示されている場合は表示負荷率が１００％である。また、１ラインの全画素が最大階調値の１／２で表示されている場合は表示負荷率が５０％である。また、１ラインの半分（５０％）の画素のみが最大階調値で表示されているような場合にも、表示負荷率が５０％である。
【００２７】
ライン表示負荷率が大きいと、Ｘ電極及びＹ電極に大きな電流が流れ、大きな電圧降下が生じる。その結果、輝度の低下が大きくなる。逆に、ライン表示負荷率が小さいと、Ｘ電極及びＹ電極に小さな電流が流れ、小さな電圧降下が生じる。その結果、輝度の低下がほとんど生じない。これにより、同じ階調値の画素であっても、ライン表示負荷率が異なる表示ライン間では輝度差が生じてしまう。本実施形態では、ライン表示負荷率が大きいときには、ゲイン係数を大きくし、輝度を比較的高くする。逆に、ライン表示負荷率が小さいときには、ゲイン係数を小さくし、輝度を比較的低くする。これにより、入力時において同じ階調値の画素に対して、表示ライン間の輝度差を防止することができる。
【００２８】
また、上記のライン表示負荷率の他に、温度に応じて、上記の表示ライン間の輝度差が変化する。温度が低いときには、上記の表示ライン間の輝度差が小さい。逆に、温度が高いときには、上記の表示ライン間の輝度差が大きい。本実施形態では、特性線Ｔ２５のように、温度検出手段１０３により検出された温度が低いときには、表示ライン間の輝度差が小さいので、それに応じてゲイン補正を行う。逆に、特性線Ｔ７５のように、温度検出手段１０３により検出された温度が高いときには、表示ライン間の輝度差が大きいので、それに応じてゲイン補正を行う。
【００２９】
図１２（Ａ）及び（Ｂ）は、ライン表示負荷率、温度及びゲイン係数の他の関係を示すグラフである。マイクロプロセッサ１０１は、図１１、図１２（Ａ）、図１２（Ｂ）のいずれかの特性に応じて、ゲイン係数を出力する。図１１の特性を使用する場合には、ライン表示負荷率に対して線形特性を持つように表示データを補正することができる。また、図１２（Ａ）の特性を使用する場合には、ライン表示負荷率に対して、温度が上昇するに従って単位時間当たりの変化率が大きくなる非線形特性を持つように表示データを補正することができる。また、図１２（Ｂ）の特性を使用する場合には、ライン表示負荷率に対して、温度が上昇するに従って線形特性から非線形特性に変化する特性を持つように表示データを補正することができる。このとき、図１２（Ａ）及び（Ｂ）に示す非線形特性を複数の直線による近似、所謂直線近似で構成しても良いことは言うまでもない。
【００３０】
以上のように、本実施形態では、温度検出手段１０３がプラズマディスプレイパネル３、Ｘ電極駆動回路４又はＹ電極駆動回路５の温度を検出する。マイクロプロセッサ１０１は、表示データを基にライン表示負荷率を演算する。そして、マイクロプロセッサ１０１は、図１１、図１２（Ａ）又は図１２（Ｂ）に示すように、検出された温度及びライン表示負荷率に応じて、ゲイン係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、図３に示すように、そのゲイン係数Ｓ３１２及び表示データＳ３１１を乗算し、補正された表示データＳ３１３を出力する。すなわち、表示ライン輝度差補正手段１０２は、ゲイン係数Ｓ３１２に応じて、表示データのゲインを制御することにより、表示データを補正する。これにより、温度及びライン表示負荷率が異なる場合であっても、同じ階調値の画素であれば、表示ライン間の輝度差を防止することができる。
【００３１】
（第２の実施形態）
図４は、本発明の第２の実施形態による表示ライン輝度差補正手段１０２の構成例を示す図である。以下、本実施形態が第１の実施形態と異なる点を説明する。表示ライン輝度差補正手段１０２は、ガンマ制御部４０１を有する。ガンマ制御部４０１は、入力表示データＳ４１１をガンマ補正し、表示データＳ４１２を出力する。ガンマ補正は、ディスプレイ装置の輝度が入力電圧に正比例せずに指数関数的な変化をするため、ディスプレイ装置のガンマ値に応じて表示データを補正する。
【００３２】
図５は、図４のガンマ制御部４０１の構成例を示す図である。ガンマ制御部４０１は、乗算器５０１を有する。乗算器５０１は、入力表示データＳ５１１及び補正ガンマ係数Ｓ５１２を乗算し、表示データＳ５１３を出力する。表示データＳ５１１は図４の表示データＳ４１１に対応し、表示データＳ５１３は図４の表示データＳ４１２に対応する。マイクロプロセッサ１０１は、図１１、図１２（Ａ）又は図１２（Ｂ）のゲイン係数及びガンマ係数を基に補正ガンマ係数Ｓ５１２を生成する。
【００３３】
以上のように、本実施形態では、ガンマ補正の際に、第１の実施形態の表示データの補正を合わせて行う。これにより、第１の実施形態と同様に、温度及びライン表示負荷率が異なる場合であっても、入力時において同じ階調値の画素であれば、表示ライン間の輝度差を防止することができる。
【００３４】
（第３の実施形態）
図８は、本発明の第３の実施形態による表示負荷率検出回路８０１の構成例を示す図である。表示負荷率検出回路８０１は、図１のモジュール部１００内に設けられ、表示負荷率積算回路８０２を有する。表示負荷率積算回路８０２は、表示データＳ１２１を基に、１フィールドの表示負荷率を演算し、それを時間的に積算する。
【００３５】
１フィールドの表示負荷率は、１フィールド（１画面）内の発光する画素数及びその発光する画素の階調値を基に検出される。例えば、１フィールドの全画素が最大階調値で表示されている場合は表示負荷率が１００％である。また、１フィールドの全画素が最大階調値の１／２で表示されている場合は表示負荷率が５０％である。また、１フィールドの半分（５０％）の画素のみが最大階調値で表示されているような場合にも、表示負荷率が５０％である。
【００３６】
１フィールドの表示負荷率が大きいほど、Ｘ電極及びＹ電極に大きな電流が流れ、温度が高くなる。すなわち、上記の１フィールドの表示負荷率の積算値は温度を近似的に表したものとみることができる。
【００３７】
表示負荷率検出回路８０１は、１フィールドの表示負荷率の積算値（時間的推移）を温度近似値として、温度検出手段１０３を介して、マイクロプロセッサ１０１に出力する。本実施形態は、第１の実施形態に対して、温度の代わりに、１フィールドの表示負荷率の積算値を用いるものである。マイクロプロセッサ１０１は、ライン表示負荷率及び１フィールドの表示負荷率の積算値に応じて、補正係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、その補正係数を基に、表示データを補正する。これにより、表示ライン間の輝度差を防止することができる。
【００３８】
（第４の実施形態）
図９は、本発明の第４の実施形態による表示負荷率検出回路９０１の構成例を示す図である。表示負荷率検出回路９０１は、図８の表示負荷率検出回路８０１の代わりに設けられ、表示負荷率積算回路９０２を有する。表示負荷率積算回路９０２は、表示データＳ１２１を基に、上位サブフィールドの表示負荷率を演算し、それを時間的に積算する。
【００３９】
図１８に示すように、１フィールドＦＲは、ｎ個のサブフィールドＳＦ１〜ＳＦｎを有する。例えば、サブフィールドＳＦｍは、２m-1の階調値（表示データ）に対応する。ｍが大きいほど、サステイン期間Ｔｓにおいて、サステインパルス数が多くなり（サステイン期間Ｔｓが長くなり）、サステインパルスによる発光回数が多くなる。アドレス期間Ｔａにおいて選択されたサブフィールドＳＦのみが発光する。発光したサブフィールドＳＦの階調値の合計が、１画素の階調値になる。
【００４０】
ｍが大きいサブフィールドＳＦｍほど、Ｘ電極及びＹ電極に電流が流れる回数が多くなり、温度が高くなる。第３の実施形態では、１フィールドＦＲ（全サブフィールドＳＦ）の表示負荷率の積算値を演算した。しかし、必ずしも１フィールドＦＲ（全サブフィールドＳＦ）の表示負荷率の積算値を演算する必要はない。ｍが小さい下位のサブフィールドＳＦｍは、電流が流れる回数が少ないので、省略してもよい。すなわち、表示データの上位ビットの値を基に表示負荷率を求めてもよい。
【００４１】
表示負荷率積算回路９０２は、ｍが所定数以上の上位のサブフィールドＳＦｍのみの表示負荷率の積算値を演算して出力する。すなわち、全サブフィールドではなく、一部のサブフィールドの表示負荷率の積算値を演算する。上位のサブフィールドの表示負荷率の積算値は、第３の実施形態と同様に、温度の近似値として表すことができる。
【００４２】
表示負荷率検出回路９０１は、上位サブフィールドの表示負荷率の積算値（時間的推移）を温度近似値として、温度検出手段１０３を介して、マイクロプロセッサ１０１に出力する。本実施形態は、第１の実施形態に対して、温度の代わりに、上位サブフィールドの表示負荷率の積算値を用いるものである。マイクロプロセッサ１０１は、ライン表示負荷率及び上位サブフィールドの表示負荷率の積算値に応じて、補正係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、その補正係数を基に、表示データを補正する。これにより、表示ライン間の輝度差を防止することができる。
【００４３】
（第５の実施形態）
図１０は、本発明の第５の実施形態によるマイクロプロセッサ１０１及び温度検出手段１０３の構成例を示す図である。マイクロプロセッサ１０１は、起動時間カウンタ１００１を有する。起動時間カウンタ１００１は、電源投入からの起動時間をカウントする。温度は、電源投入からの起動時間が長くなるに従い、上昇する。したがって、電源投入からの起動時間は、温度の近似値として表すことができる。
【００４４】
起動時間カウンタ１００１は、電源投入からの起動時間を温度近似値として、温度検出手段１０３に出力する。本実施形態は、第１の実施形態に対して、温度の代わりに、電源投入からの起動時間を用いるものである。マイクロプロセッサ１０１は、ライン表示負荷率及び起動時間に応じて、補正係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、その補正係数を基に、表示データを補正する。これにより、表示ライン間の輝度差を防止することができる。
【００４５】
（第６の実施形態）
図１３は、ライン表示負荷率、１フィールドの表示負荷率及びゲイン係数の関係を示すグラフである。本発明の第６の実施形態、図１３の特性を基にゲイン係数を演算する。以下、本実施形態が第１の実施形態と異なる点を説明する。図１３の縦軸は、図３のゲイン係数Ｓ３１２を示す。横軸は、ライン表示負荷率を示す。特性線Ｌ１は、１フィールドの表示負荷率が１％のときの特性線である。特性線Ｌ１０は、１フィールドの表示負荷率が１０％のときの特性線である。特性線Ｌ３０は、１フィールドの表示負荷率が３０％のときの特性線である。１フィールドの表示負荷率の演算方法は、第３の実施形態と同様である。
【００４６】
特性線Ｌ１のように、１フィールドの表示負荷率が小さいときには、階調値が同じ画素について表示ライン間の輝度差はほとんどない。逆に、特性線Ｌ３０のように、１フィールドの表示負荷率が大きいときには、階調値が同じ画素について表示ライン間の輝度差は大きくなる。本実施形態では、特性線Ｌ１のように、１フィールドの表示負荷率が小さいときには、表示ライン間の輝度差が小さいので、それに応じてゲイン補正を行う。逆に、特性線Ｌ３０のように、１フィールドの表示負荷率が大きいときには、表示ライン間の輝度差が大きいので、それに応じてゲイン補正を行う。
【００４７】
本実施形態は、第１の実施形態に対して、温度の代わりに、１フィールドの表示負荷率を用いるものである。１フィールド表示負荷率は、第３の実施形態の表示負荷率検出回路８０１と同様にして求める。マイクロプロセッサ１０１は、図１３に示すように、ライン表示負荷率及び１フィールドの表示負荷率に応じて、ゲイン係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、そのゲイン係数を基に、表示データを補正する。これにより、表示ライン間の輝度差を防止することができる。
【００４８】
（第７の実施形態）
本発明の第７の実施形態では、電力一定制御を行う例を説明する。まず、表示負荷率とサステイン期間Ｔｓのサステイン放電電力との関係を説明する。仮に各サブフィールドのサステインパルス数が固定であるとすると、表示負荷率が大きくなるに従い、サステイン放電電力も大きくなる。そこで、電力の増加を抑制するため、表示負荷率が所定値より大きいときには、電力が一定になるように、サステインパルス数を制御する。具体的には、表示負荷率が所定値より大きくなると、サステインパルス数を減らす。その結果、表示負荷率が所定値より大きいときには、電力が一定になる。
【００４９】
図１４は、本実施形態によるライン表示負荷率、サステインパルス波形及びゲイン係数の関係を示すグラフである。特性線１４０１は、図１３の特性線Ｌ１に対応し、１フィールドの表示負荷率が１％のときに、第１のサステインパルス波形をプラズマディスプレイパネル３に供給するときの特性線である。特性線１４０２は、図１３の特性線Ｌ１０に対応し、１フィールドの表示負荷率が１０％のときに、第２のサステインパルス波形をプラズマディスプレイパネル３に供給するときの特性線である。特性線１４０３は、図１３の特性線Ｌ３０に対応し、１フィールドの表示負荷率が３０％のときに、第３のサステインパルス波形をプラズマディスプレイパネル３に供給するときの特性線である。上記のように、電力一定制御により、特性線１４０１の第１のサステインパルス波形は特性線１４０２の第２のサステインパルス波形よりもサステインパルス数が多く、特性線１４０３の第３のサステインパルス波形は特性線１４０２の第２のサステインパルス波形よりもサステインパルス数が少ない。
【００５０】
例えば、マイクロプロセッサ１０１及び駆動回路制御部１０４は、上記のように、表示負荷率に応じて、ディスプレイパネル３に供給するサステインパルス波形（電圧波形）のサステインパルス数を制御する。本実施形態は、第１の実施形態に対して、温度の代わりに、サステインパルス波形のサステインパルス数を用いるものである。マイクロプロセッサ１０１は、図１４に示すように、ライン表示負荷率及びサステインパルス波形のサステインパルス数に応じて、ゲイン係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、そのゲイン係数を基に、表示データを補正する。これにより、表示ライン間の輝度差を防止することができる。
【００５１】
（第８の実施形態）
図１５は、ライン表示負荷率、各表示ライン内の表示データの偏り（偏差）及びゲイン係数の関係を示すグラフである。本発明の第８の実施形態は、図１５の特性を基に、ゲイン係数を演算する。以下、本実施形態が第１の実施形態と異なる点を説明する。図１５の縦軸は、図３のゲイン係数Ｓ３１２を示す。横軸は、ライン表示負荷率を示す。特性線１５００は、各表示ライン内の表示データの偏りが標準値であるときの特性線である。
【００５２】
特性点１５０１は、表示ライン内において全画素が中間階調値（例えば２５６階調のうちの中間階調値１２８）であり、当該表示ラインの表示負荷率が５０％の場合の特性点を示す。この場合、表示ライン内の最大の表示データ及び最小の表示データは１２８であり、最大及び最小の表示データの差を示す表示ライン内の表示データの偏りは極めて小さい。この場合、表示データの偏りが小さいので、ライン表示間の輝度差が小さくなる。
【００５３】
特性点１５０２は、表示ライン内において半分の画素が最大階調値（例えば２５５）であり、残りの半分の画素が最小階調値（例えば０）であり、当該表示ラインの表示負荷率が５０％の場合の特性点を示す。この場合、表示ライン内の最大の表示データが２５５であり、最小の表示データが０であり、最大及び最小の表示データの差を示す表示ライン内の表示データの偏りは極めて大きい。この場合、表示データの偏りが大きいので、ライン表示間の輝度差が大きくなる。
【００５４】
本実施形態は、第１の実施形態に対して、さらに各表示ライン内の表示データの偏りを用いるものである。マイクロプロセッサ１０１は、図１５に示すように、ライン表示負荷率、温度及び各表示ライン内の表示データの偏りに応じて、ゲイン係数を表示ライン輝度差補正手段１０２に出力する。表示ライン輝度差補正手段１０２は、そのゲイン係数を基に、表示データを補正する。これにより、表示ライン間の輝度差を防止することができる。
【００５５】
また、マイクロプロセッサ１０１は、温度及び各表示ライン内の表示データの偏りに応じて、ゲイン係数を表示ライン輝度差補正手段１０２に出力するようにしてもよい。すなわち、本実施形態は、温度及び各表示ラインの表示内容に応じて、表示データを補正することにより、表示ライン間の輝度差を防止することができる。上記の各表示ラインの表示内容は、例えば、上記のライン表示負荷率及び／又は各表示ライン内の表示データの偏りである。
【００５６】
以上のように、第１〜第８の実施形態のプラズマディスプレイ装置は、マトリクス状に配した複数の画素から成るプラズマディスプレイパネル３を含み、ライン毎に複数の画素に共通のＸ電極及びＹ電極で駆動する。プラズマディスプレイパネル３内のＸ電極及びＹ電極の対は、ライン毎に別個に駆動される。表示ライン輝度差補正手段１０２が表示データを補正することにより、表示ライン間の輝度差を防止することができる。上記実施形態は、特別な駆動回路は必要なく、非常に簡単な回路１０２により、表示ライン毎に生じる輝度差を低減又は解消させることができる。
【００５７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。
【図２】図１の表示ライン輝度差補正手段の構成例を示す図である。
【図３】図２のゲイン制御部の構成例を示す図である。
【図４】本発明の第２の実施形態による表示ライン輝度差補正手段の構成例を示す図である。
【図５】図４のガンマ制御部の構成例を示す図である。
【図６】図１の温度検出手段の温度検出例を示す図である。
【図７】図１の温度検出手段の他の温度検出例を示す図である。
【図８】本発明の第３の実施形態による表示負荷率検出回路の構成例を示す図である。
【図９】本発明の第４の実施形態による表示負荷率検出回路の構成例を示す図である。
【図１０】本発明の第５の実施形態によるマイクロプロセッサ及び温度検出手段の構成例を示す図である。
【図１１】ライン表示負荷率、温度及びゲイン係数の関係を示すグラフである。
【図１２】図１２（Ａ）及び（Ｂ）はライン表示負荷率、温度及びゲイン係数の他の関係を示すグラフである。
【図１３】ライン表示負荷率、１フィールドの表示負荷率及びゲイン係数の関係を示すグラフである。
【図１４】ライン表示負荷率、サステインパルス波形及びゲイン係数の関係を示すグラフである。
【図１５】ライン表示負荷率、各表示ライン内の表示データの偏り及びゲイン係数の関係を示すグラフである。
【図１６】図１のプラズマディスプレイパネル、Ｘ電極駆動回路、Ｙ電極駆動回路及びアドレス電極駆動回路の詳細を示す図である。
【図１７】図１６のプラズマディスプレイパネルの構造例を示す分解斜視図である。
【図１８】画像の１フィールドの構成例を示す図である。
【符号の説明】
【００５９】
３  プラズマディスプレイパネル
４  Ｘ電極駆動回路
５  Ｙ電極駆動回路
６  アドレス電極駆動回路
１００  モジュール部
１０１  マイクロプロセッサ
１０２  表示ライン輝度差補正手段
１０３  温度検出手段
１０４  駆動回路制御部
１０５  表示データ制御部
１１０  テレビチューナー部
１１１  テレビ映像信号変換処理部
１１２  表示ライン輝度差補正手段
１１３  温度検出手段
１１４  映像信号処理部
【図１】
2007187909.tif 000003
【図２】
2007187909.tif 000004
【図３】
2007187909.tif 000005
【図４】
2007187909.tif 000006
【図５】
2007187909.tif 000007
【図６】
2007187909.tif 000008
【図７】
2007187909.tif 000009
【図８】
2007187909.tif 000010
【図９】
2007187909.tif 000011
【図１０】
2007187909.tif 000012
【図１１】
2007187909.tif 000013
【図１２】
2007187909.tif 000014
【図１３】
2007187909.tif 000015
【図１４】
2007187909.tif 000016
【図１５】
2007187909.tif 000017
【図１６】
2007187909.tif 000018
【図１７】
2007187909.tif 000019
【図１８】
2007187909.tif 000020