(57)【要約】【課題】検査効率を高めうるドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法を提供する。【解決手段】チップ状態の半導体素子の検査に使用されるプローブカード用の配線基板１１００と、配線基板１１００の一の表面に設置され、ウェーハの単位チップに対応する探針が設置された複数のプロービングブロック１００２を備えるプローブカード１０００であって、プロービングブロック１００２は、配線基板１１００に楕円形に設置された第１領域１２００と、第１領域１２００の内部にプロービングブロック１００２が設置されていない第２領域１３００と、を備えている。【選択図】図６
2007049161.tif 000002
【特許請求の範囲】
【請求項１】
チップ状態の半導体素子の検査に使用されるプローブカード用の配線基板と、
前記配線基板の一の表面に設置され、ウェーハの単位チップに対応する探針が設置された複数のプロービングブロックを備えるプローブカードであって、
前記プロービングブロックは、前記配線基板に楕円形に設置された第１領域と、
前記第１領域の内部にプロービングブロックが設置されていない第２領域と、
を備えることを特徴とするドーナッツ型並列プローブカード。
【請求項２】
前記プローブカードは、メモリ機能のチップを検査するためのプローブカードであることを特徴とする請求項１に記載のドーナッツ型並列プローブカード。
【請求項３】
前記プロービングブロックは、３００ｍｍサイズのウェーハを検査するためのものであることを特徴とする請求項１に記載のドーナッツ型並列プローブカード。
【請求項４】
前記プロービングブロックの第２領域は、楕円形であることを特徴とする請求項１に記載のドーナッツ型並列プローブカード。
【請求項５】
前記複数個のプロービングブロックは、６４個、１２８個、及び２５６個のうちいずれか一つであることを特徴とするドーナッツ型並列プローブカード。
【請求項６】
前記配線基板に楕円形に形成されたプロービングブロックは、２回の検査でウェーハにある全てのチップを検査できるサイズであることを特徴とする請求項１に記載のドーナッツ型並列プローブカード。
【請求項７】
前記プロービングブロックに設置された探針は、垂直型であることを特徴とする請求項１に記載のドーナッツ型並列プローブカード。
【請求項８】
前記プロービングブロックに設置された探針は、センターパッド型チップに対応する構造であることを特徴とする請求項７に記載のドーナッツ型並列プローブカード。
【請求項９】
前記プロービングブロックに設置された探針は、エッジパッド型チップに対応する構造であることを特徴とする請求項７に記載のドーナッツ型並列プローブカード。
【請求項１０】
前記プロービングブロックに設置された探針は、トップダウンパッド型チップに対応する構造であることを特徴とする請求項７に記載のドーナッツ型並列プローブカード。
【請求項１１】
チップ状態の半導体素子の検査に使用されるプローブカード用の配線基板と、
前記配線基板の一の表面に設置され、ウェーハの単位チップに対応する探針が設置された複数のプロービングブロックと、を備えるプローブカードであって、
前記プロービングブロックは、前記配線基板に楕円形に設置された第１領域と、
前記第１領域の内部にプロービングブロックが設置されていない第２領域と、
を備えることを特徴とするウェーハバーンイン用ドーナッツ型並列プローブカード。
【請求項１２】
前記配線基板に楕円形に形成されたプロービングブロックは、２回の検査でウェーハにある全てのチップを検査できるサイズであることを特徴とする請求項１１に記載のウェーハバーンイン用ドーナッツ型並列プローブカード。
【請求項１３】
前記プロービングブロックに設置された探針は、垂直型であることを特徴とする請求項１１に記載のウェーハバーンイン用ドーナッツ型並列プローブカード。
【請求項１４】
前記プロービングブロックの第２領域は、楕円形であることを特徴とする請求項１１に記載のウェーハバーンイン用ドーナッツ型並列プローブカード。
【請求項１５】
配線基板に複数のプロービングブロックが楕円形に設置され、中央には、プロービングブロックが設置されていない第２領域を備えるプローブカードを準備するステップと、
前記プローブカードを利用してウェーハの１／２面積にあるチップに対する電気的検査を開始する一方、前記第２領域に対応するチップは検査しない第一の電気的検査を行うステップと、
前記プローブカードを利用してウェーハの残りの１／２面積にあるチップを電気的に検査する一方、前記第２領域に対応するチップは検査せず、前記第一の電気的検査で検査していない第２領域に対応するチップを検査する第２の電気的検査を行うステップと、
前記ウェーハに対する電気的検査を終了するステップと、
を含むことを特徴とするドーナッツ型並列プローブカードを利用したウェーハの検査方法。
【請求項１６】
前記電気的検査は、ＥＤＳ検査であることを特徴とする請求項１５に記載のドーナッツ型並列プローブカードを利用したウェーハの検査方法。
【請求項１７】
前記電気的検査は、ウェーハ状態のバーンイン検査であることを特徴とする請求項１５に記載のドーナッツ型並列プローブカードを利用したウェーハの検査方法。
【請求項１８】
前記プロービングブロックは、前記ウェーハにあるチップに対応する探針が垂直に形成されたことを特徴とする請求項１５に記載のドーナッツ型並列プローブカードを利用したウェーハの検査方法。
【請求項１９】
前記チップに対応する探針は、センター型、エッジ型及びトップダウン型から選択された何れか一つの形態であることを特徴とする請求項１８に記載のドーナッツ型並列プローブカードを利用したウェーハの検査方法。
【請求項２０】
前記第２領域は、楕円形であることを特徴とする請求項１５に記載のドーナッツ型並列プローブカードを利用したウェーハの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェーハの電気的検査に係り、さらに詳細には、ウェーハを電気的に検査するＥＤＳ（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｉｅ  Ｓｏｒｔ）検査及びウェーハバーンイン検査に使用される並列プローブカードに関する。
【背景技術】
【０００２】
ＥＤＳ検査は、半導体ウェーハの製造を完了した後、ウェーハにある個別チップの機能を電気的に検査する工程である。前記ＥＤＳ検査で良品と判定されたチップは、組立工程を通じて半導体パッケージとして作られ、不良と判明されたチップは、初期工程で廃棄処理されて、組立工程でかかるコストを節約している。
【０００３】
一般的に、ＥＤＳ検査は、テスター及びプローブステーションを使用して行われる。前記テスターは、ウェーハにある個別チップに電圧、電流、クロックなどの電気的信号を印加して、チップの電気的機能を検査する自動検査装置（Ａｕｔｏｍａｔｉｃ  Ｔｅｓｔ  Ｅｑｕｉｐｍｅｎｔ：ＡＴＥ）である。前記プローブステーションは、ウェーハを移送して、ウェーハにあるチップをプローブカードにある探針を通じて正確にテスターと連結させる自動移送及び整列装備である。
【０００４】
このようなＥＤＳ検査工程に使用されるＡＴＥは、非常に高価であり、検査効率を高めるための多様な方法が開発されてきた。このような検査効率を高めるための方法の一つが、検査時間の短縮である。すなわち、一つのウェーハを検査するために要する時間を半分に短縮させることができれば検査効率は２倍に向上するため、検査効率を高めるための多くの方法が研究されている。検査効率を高めるための他の方法としては、並列検査を採択して１回で検査されるチップ数を最大限増加させることである。メモリ素子用チップなどは、並列検査を通じて検査効率を高めている。現在は、プローブカードを利用して１回で検査できるチップ数が６４個から２５６個まで増加している。  図１は、一般的な垂直型探針を有するプローブカードがウェーハを検査することを説明するための断面図である。
【０００５】
図１に示すように、従来、探針の形態が水平あるいは斜線型に構成されていた。しかし、半導体チップの集積度が改善され、さらに微細な幅を有する探針を作るために、垂直型探針１００の使用が一般化されている。
【０００６】
図１で、ウェーハ６００は、プローブステーションにある検査テーブル７００にローディングされて整列される。一つのウェーハ６００には、数十ないし数百個の個別チップ６１０が形成される。前記個別チップ６１０にあるパッド６１１をテスター（図示せず）と正確に連結するインターフェース手段がプローブカード５００である。
【０００７】
プローブカード５００は、回路パターン３１０が形成された配線基板３００にガイド平板２１０、２２０及び柱２５０を使用して形成され、配線基板及びガイド平板にある貫通孔３２０を通じて垂直型探針１００を設置した構造である。これにより、探針１００の先端であるチップ１１０が個別チップ６１０のパッド６１１と接触して、ウェーハ６００にある個別チップ６１０に対するＥＤＳ検査を行う。
【０００８】
このような垂直型探針を利用したウェーハの電気的検査方法に関する従来の技術が特許文献１に開示されている。
【０００９】
図２は、従来の技術によるプローブカードにあるプロービングブロックの形態を示す平面図である。
【００１０】
図２に示すように、プローブカード５００は、回路パターンが形成された配線基板３００と連結された複数のプロービングブロック４００を備えている。ここで、プロービングブロック４００とは、一つの個別チップを電気的に検査する探針１１０の束を表す。したがって、２５６個が並列で検査されるＥＤＳ検査である場合、２５６個のプロービングブロック４００が存在する。このようなプロービングブロック４００の全体形態は、一般的には、図２に示すように四角形に形成される。図２に示すように、横縦の１６個のプロービングブロック４００が結合されて、２５６個の並列検査用プローブカード５００が形成されていることを示す。
【００１１】
図３〜図５は、従来の技術によるプローブカードを利用したウェーハの検査方法を示す平面図である。
【００１２】
図３〜図５に示すように、図３は、図２に示すプローブカード５００を利用して第一の検査を通じて３００ｍｍサイズのウェーハ６００の左側にある個別チップ６１０を検査することを示す平面図であり、図４は、第二の検査を通じて３００ｍｍサイズのウェーハ６００の右側にある個別チップ６１０を検査することを示す平面図であり、図５は、第三の検査を通じて３００ｍｍサイズのウェーハ６００の中央にある個別チップ６１０を検査することを示す平面図である。
【００１３】
このとき、第三の検査を行う理由は、全体的な形態が四角形であるプロービングブロック（図２の参照符号４００）が円形のウェーハ６００の個別チップ６１０と効果的に連結されず、動作できない部分（図３及び図４の参照符号６２０）が、第一の検査及び第二の検査で発生するためである。
【００１４】
これにより、２回の検査のみでウェーハ６００の内部にある個別チップ６１０を完全に検査することができないため、追加的に第三の検査をさらに行う。これにより、検査効率が低下し、一つのウェーハ６００を検査する時間が相対的に長くなるという問題が発生する。
【特許文献１】米国特許第６８５３２０８号（Ｔｉｔｌｅ：ＶｅｒｔｉｃａｌＰｒｏｂｅ  Ｃａｒｄ，Ｄａｔｅ  ｏｆ  Ｐａｔｅｎｔ：Ｆｅｂ，８，２００５）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明が解決しようとする技術的課題は、前述した問題点を解決し、かつ検査効率を高めることができるドーナッツ型並列プローブカードを提供するところにある。
【００１６】
本発明が解決しようとする他の技術的課題は、前述した問題点を解決し、かつ検査効率を高めることができるウェーハバーンイン用ドーナッツ型並列プローブカードを提供するところにある。
【００１７】
本発明が解決しようとするさらに他の技術的課題は、前記ドーナッツ型並列プローブカードもまたウェーハバーンイン用ドーナッツ型並列プローブカードを利用したウェーハの検査方法を提供するところにある。
【課題を解決するための手段】
【００１８】
前記技術的課題を解決するために、本発明によるドーナッツ型並列プローブカードは、チップ状態の半導体素子の検査に使用されるプローブカード用の配線基板と、前記配線基板の一表面に設置され、ウェーハの単位チップに対応する探針が設置された複数のプロービングブロックを備えるプローブカードにおいて、前記プロービングブロックは、前記配線基板に楕円形に設置された第１領域と、前記第１領域の内部にプロービングブロックが設置されていない第２領域と、を備えることを特徴とする。
【００１９】
本発明の望ましい実施形態によれば、前記プローブカードは、メモリ機能のチップを検査するためのプローブカードであり、前記プロービングブロックは、３００ｍｍサイズのウェーハを検査するためのものであり、前記プロービングブロックの第２領域は、楕円形であり、前記プロービングブロックに設置された探針は、垂直型であることが望ましい。
【００２０】
また、前記複数個のプロービングブロックは、６４個、１２８個、及び２５６個のうちいずれか一つであることが望ましい。
【００２１】
また、前記配線基板に楕円形に形成されたプロービングブロックは、２回の検査でウェーハにある全てのチップを検査できるサイズであることが望ましい。
【００２２】
前記他の技術的課題を解決するための本発明によるウェーハバーンイン用ドーナッツ型並列プローブカードは、チップ状態の半導体素子の検査に使用されるプローブカード用配線基板と、前記配線基板の一表面に設置され、ウェーハの単位チップに対応する探針が設置された複数のプロービングブロックを備えるプローブカードにおいて、前記プロービングブロックは、前記配線基板に楕円形に設置された第１領域と、前記第１領域の内部にプロービングブロックが設置されていない第２領域と、を備えることを特徴とする。
【００２３】
前記さらに他の技術的課題を解決するための本発明によるドーナッツ型並列プローブカードを利用したウェーハの検査方法は、配線基板に複数のプロービングブロックが楕円形に設置され、中央には、プロービングブロックが設置されていない第２領域を備えるプローブカードを準備するステップと、前記プローブカードを利用してウェーハの１／２面積にあるチップに対する電気的検査を開始するが、前記第２領域に対応するチップは検査しない第一の電気的検査を行うステップと、前記プローブカードを利用してウェーハの残りの１／２面積にあるチップを電気的に検査するが、前記第２領域に対応するチップは検査せず、前記第一の電気的検査で検査していない第２領域に対応するチップを検査する第２の電気的検査を行うステップと、前記ウェーハに対する電気的検査を終了するステップと、を含むことを特徴とする。
【００２４】
本発明の望ましい実施形態によれば、前記プロービングブロックは、前記ウェーハにあるチップに対応する探針が垂直であり、形態が、センター型、エッジ型、及びトップダウン型のうちいずれか一つの形態であることが望ましい。
【発明の効果】
【００２５】
本発明によれば、プローブカードでプロービングブロックの形態を変更して、既存に３回にかけてウェーハに対する電気的検査を完了したことを、２回の電気的検査のみでウェーハに対する電気的検査を完了できるので、ウェーハバーンイン検査及びＥＤＳ検査の検査効率を高めることができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。なお、以下に説明する実施形態は、単なる例示であって、本発明はこれに限定されるものではない。  図６は、本発明の一実施形態におけるドーナッツ型並列プロービングブロックを有するプローブカードを示す平面図である。
【００２７】
図６に示すように、本発明によるプローブカード１０００は、回路パターンが形成された配線基板１１００の一表面に複数のプロービングブロック１００２が設置されている。前記プロービングブロック１００２には、個別チップにあるパッドに対応する探針がそれぞれ形成されている。これについては、図９を参照して後述する。しかし、本発明によるプローブカード１０００のプロービングブロック１００２が形成された形態は、従来の技術のように、四角形型ではなく、ドーナッツ型である。
【００２８】
すなわち、第１楕円１００４の内部にある第１領域１２００に複数のプロービングブロック１００２が設置され、第１楕円形１００４の内部には、プロービングブロック１００２の設置されていない第２領域１３００が第２楕円１００６内にある。したがって、本発明によるプロービングブロック１００２の設置構造は、プローブカード１０００を利用した１回の電気的検査時に、プロービングブロック１００２がウェーハにある個別チップと連結されていない場合を最小化させることができる。そして、ウェーハにある個別チップが、第二の電気的検査時に重複検査されることを最小限に抑える構造である。
【００２９】
本実施の形態では、プロービングブロック１００２数を２５６個と例示的に説明しているが、これは、１２８、６４、３２個などに変更可能であり、以後、並列検査時に、一度に検査可能な個別チップの数が増えれば、５１２、１０２４個までにも拡張して適用することが可能である。
【００３０】
図７及び図８は、本発明によるドーナッツ型並列プローブカードを利用したウェーハの検査方法を示す平面図である。
【００３１】
図７及び図８に示すように、図７は、第一の電気的検査が行われた場合、本発明による並列プローブカードのドーナッツ型プロービングブロック（図６の参照符号１００２）が、ウェーハ１６００の左上部にある個別チップ１６１０に対して電気的検査を行った状態であり、図８は、第二の電気的検査が行われた場合、本発明による並列プローブカードのドーナッツ型プロービングブロック（図６の参照符号１００２）が、ウェーハ１６００の右下部にある個別チップ１６１０に対して電気的検査を行った状態である。
【００３２】
このとき、第一の電気的検査で、プローブカードにある第２領域（図６の参照符号１３００）により検査が行われていない領域は、第二の電気的検査で、この領域（図８の参照符号１３００）に対する検査が行われる。そして、第二の電気的検査で電気的検査が行われていない領域（図８の１４００）は、既に第一の電気的検査で検査が行われた領域である。
【００３３】
したがって、既存の四角形型のプロービングブロックが設置されたプローブカードでは、３回の電気的検査を通じてウェーハに対する電気的検査を完了するが、本発明では２回の検査のみでもウェーハに対する電気的検査を完了することができる。したがって、１枚のウェーハに対する電気的検査を３回から２回に減らして検査可能であるため、約５０％の検査効率を高めることがでいる。
【００３４】
一般的に、４ギガのＮＡＮＤフラッシュメモリ素子のＥＤＳ検査である場合、１回のＥＤＳ検査時間が１０００秒であり、約１７分を要する。したがって、本発明によるドーナッツ型並列プローブカードを利用して、４ギガのＮＡＮＤフラッシュメモリ素子の電気的検査を行えば、２枚のウェーハを電気的に検査するのにかかる時間が、既存には合計６回の電気的検査で１時間４２分（１７×６＝１０２分）を要するが、本発明によれば、４回の電気的検査のみで可能であるため、１時間８分（１７×４＝６８分）に短縮することができる。したがって、所定枚数のウェーハの電気的な検査にかかる高価なテスター数を減らすことができるので、製造コストを減少させる効果が得られる。
【００３５】
本発明によるプローブカードは、あらゆる口径のウェーハに適用可能であるが、本発明では、３００ｍｍ口径のウェーハに適用されることを例示的に示した。また、本発明によるプローブカードは、並列検査の可能なあらゆる種類の半導体素子に対するＥＤＳ検査に適用できるが、本発明では、ＮＡＮＤフラッシュメモリ用ウェーハに使用されることを例示的に示した。
【００３６】
図９は、ドーナッツ型のプローブカードにある一つのプロービングブロックに対する探針の配列を示す平面図である。
【００３７】
図９に示すように、プロービングブロック４００Ａ、４００Ｂ、４００Ｃに設置された探針４０２は、いずれも垂直型であり、プロービングブロック４００Ａ、４００Ｂ、４００Ｃにそれぞれ設置されている。このような探針４０２の設置形態は、ウェーハにある個別チップでパッドが形成された形態に対応するように、トップダウン型（図９Ａ）、センター型（図９Ｂ）、エッジ型（図９Ｃ）でそれぞれ適用できる。
【００３８】
図１０は、本発明によるプローブカードが使用されることを説明するための半導体パッケージ製造工程のフローチャートである。
【００３９】
図１０に示すように、一般的な半導体パッケージの製造工程は、メモリ素子の場合、ウェーハバーンイン検査段階（ステップＳ１００）、ＥＤＳ検査段階（ステップＳ１１０）、レーザリペア段階（ステップＳ１２０）、組立て段階（ステップＳ１３０）、及び最終の電気的検査段階（ステップＳ１４０）の順に行われる。ここで、前記ウェーハバーンイン検査（ステップＳ１００）は、半導体チップにある初期の不良を除去する目的でウェーハ状態で行う検査であって、ＥＤＳ検査（ステップＳ１１０）と電気的検査を行う方式が同じである。したがって、本発明によるドーナッツ型並列プローブカードは、ウェーハバーンイン用として使用されるプローブカードにも同じ形態で適用可能である。
【００４０】
以上のように本発明の望ましい実施形態について説明したが、これは単なる例示であって、本発明は、前記した実施形態に限定されない。したがって、業者によって多くの変形が可能であるということが明らかである。
【産業上の利用可能性】
【００４１】
本発明は、半導体ウェーハに関連した技術分野に有用である。
【図面の簡単な説明】
【００４２】
【図１】一般的な垂直型探針を有するプローブカードのウェーハ検査を説明するための断面図である。
【図２】従来の技術によるプローブカードにあるプロービングブロックの形態を示す平面図である。
【図３】従来の技術によるプローブカードを利用したウェーハの検査方法を示す平面図である。
【図４】従来の技術によるプローブカードを利用したウェーハの検査方法を示す平面図である。
【図５】従来の技術によるプローブカードを利用したウェーハの検査方法を示す平面図である。
【図６】本発明によるドーナッツ型並列プロービングブロックを有するプローブカードを示す平面図である。
【図７】本発明によるドーナッツ型並列プローブカードを利用したウェーハの検査方法を示す平面図である。
【図８】本発明によるドーナッツ型並列プローブカードを利用したウェーハの検査方法を示す平面図である。
【図９Ａ】ドーナッツ型のプローブカードにある一つのプロービングブロックに対する探針の配列を示す平面図である。
【図９Ｂ】ドーナッツ型のプローブカードにある一つのプロービングブロックに対する探針の配列を示す平面図である。
【図９Ｃ】ドーナッツ型のプローブカードにある一つのプロービングブロックに対する探針の配列を示す平面図である。
【図１０】本発明によるプローブカードの使用を説明するための半導体パッケージの製造工程のフローチャートである。
【符号の説明】
【００４３】
１０００    プローブカード、
１００２    プロービングブロック、
１００４    第１楕円、
１００６    第２楕円、
１１００    配線基板、
１２００    第１領域、
１３００    第２領域。
【図１】
2007049161.tif 000003
【図２】
2007049161.tif 000004
【図３】
2007049161.tif 000005
【図４】
2007049161.tif 000006
【図５】
2007049161.tif 000007
【図６】
2007049161.tif 000008
【図７】
2007049161.tif 000009
【図８】
2007049161.tif 000010
【図９Ａ】
2007049161.tif 000011
【図９Ｂ】
2007049161.tif 000012
【図９Ｃ】
2007049161.tif 000013
【図１０】
2007049161.tif 000014