(57)【要約】【課題】電気回路の待機電力を少なくし、かつ、メインの電源への影響を少なくする。【解決手段】待機中に電圧の監視や負荷の駆動処理を行うマイクロプロセッサＵ１と、そのマイクロプロセッサＵ１へ電力を供給するＤＣ−ＤＣスイッチングレギュレータＰＵ１間にサブキャパシタＣ１を設ける。また、インターバルタイマＴを設けて、待機中にシャットダウン状態のマイクロプロセッサＵ１を起動して、所定の間隔で電圧の監視や負荷の駆動処理を行わせる。このように電圧の監視や負荷の駆動処理時以外はマイクロプロセッサＵ１を省エネ状態にして待機電力の低減を図る。また、この待機中に消費する電力は、サブキャパシタＣ１に蓄えた電荷（電力）を使用し、この電荷の充電は、通常の作動中（太陽電池Ｓによる充電中）に、前記スイッチングレギュレータＰＵ１の出力の一部を用いて行うことにより、電気回路の待機電力を少なくし、かつ、メインの電源への影響を少なくする。【選択図】図１
2007151341.tif 000002
【特許請求の範囲】
【請求項１】
待機中に所定の間隔で電圧の監視や負荷の駆動処理を行う制御部と、前記制御部へ電力を供給するレギュレータ部との間に設けられ、かつ、待機が解除された通常作動中に前記レギュレータ部から充電される蓄電池あるいは蓄電キャパシタとタイマ手段とを備え、前記タイマ手段を待機中に前記レギュレータ部に代えて前記蓄電池あるいは蓄電キャパシタの電力により作動させ、作動した前記タイマ手段からの出力信号により待機中の前記制御部が所定の間隔で電圧の監視や負荷の駆動処理を前記蓄電池あるいは蓄電キャパシタの電力により行うことを特徴とする待機回路。
【請求項２】
前記制御部が待機中に所定の間隔で蓄電池あるいは蓄電キャパシタの電圧を監視し、前記電圧が所定の電圧以下に低下すると、前記レギュレータ部を作動させて前記蓄電池あるいは蓄電キャパシタの充電を行うことを特徴とする請求項１に記載の待機回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、待機電力の最小化を図った待機回路に関するものである。
【背景技術】
【０００２】
電気回路の待機電力を少なくすることは有用である。待機電力を少なくすれば省エネに寄与することができる。また、蓄電池や蓄電キャパシタを電源とするものでは、稼働時間を延ばすこともできる。
【０００３】
例えば、図５（ａ）に示すような電源、太陽電池Ｓで電気二重層キャパシタ（コンデンサ）Ｃを充電するようにしたものでは、従来、電気二重層キャパシタＣから負荷Ｌへ安定化した電圧を供給するために設けたレギュレータ（ここではＤＣ−ＤＣコンバータ）Ｒの出力側に負荷コントローラＬＣを設け、負荷コントローラＬＣで負荷Ｌへの電力の供給と遮断を行う構成であった。
【０００４】
そのため、レギュレータＲは、負荷（この場合、照明灯）Ｌがオフ（消灯）の場合でも作動させて負荷コントローラＬＣへ電力を供給し、負荷コントローラＬＣが負荷Ｌへの電力の供給を再開できるようにしておかねばならず、待機電力が大きくなる問題があった。
【０００５】
この問題を解決する一つの方法として、例えば特許文献１では、図５（ｂ）に示すように、レギュレータＲの入力側に負荷コントローラＬＣを設け、負荷コントローラＬＣにより、負荷Ｌへの電力の供給が必要なときにのみ、レギュレータＲへ電力を供給して作動させるようにしていた。このとき、負荷コントローラＬＣへの電力の供給は、内蔵電源（定電圧回路）を設けて、電気二重層キャパシタＣから直接給電するようにしていた。
【特許文献１】特開２００１−２１８３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の図５（ｂ）のように、ＤＣ−ＤＣコンバータの入力側に負荷コントローラＬＣを設けたものでは、待機中にレギュレータＲを作動しなくても良いので、待機電力の大幅な削減が期待できる。
【０００７】
しかしながら、上記のように電気二重層キャパシタＣを待機中の負荷コントローラＬＣの電源として使用した場合、電気二重層キャパシタＣの電圧を低下させてしまうことになり、例えば、電気二重層キャパシタＣの充電量が想定された充電量を下回ると（図５の例では、天候の状態によって想定された発電量が得られない場合がある）、電気二重層キャパシタＣを電源とする全ての回路の使用に支障を来たす問題がある。
【０００８】
そこで、この発明が解決しようとする課題は、電気回路の待機電力を少なくし、かつ、メインの電源の供給電力を少なくすることである。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、この発明では、待機中に所定の間隔で電圧の監視や負荷の駆動処理を行う制御部と、前記制御部へ電力を供給するレギュレータ部との間に設けられ、かつ、待機が解除された通常作動中に前記レギュレータ部から充電される蓄電池あるいは蓄電キャパシタとタイマ手段とを備え、前記タイマ手段を待機中に前記レギュレータ部に代えて前記蓄電池あるいは蓄電キャパシタの電力により作動させ、作動した前記タイマ手段からの出力信号により待機中の前記制御部が所定の間隔で電圧の監視や負荷の駆動処理を前記蓄電池あるいは蓄電キャパシタの電力により行うようにした構成を採用したものである。
【００１０】
このような構成を採用することにより、待機中は、タイマ手段がタイムアップして制御部を起動し、所定の間隔で電圧の監視や負荷の駆動処理を行わせることにより待機電力の低減を図る。また、この待機中に、タイマ手段と制御部（定期的に電圧の監視や負荷の駆動処理を実施）を作動するための電力は、これ専用に設けた蓄電池あるいは蓄電キャパシタに、レギュレータ部から充電した電力によって賄う。さらに、この充電は、電圧が低下したときのみレギュレータ部を介して蓄電池あるいは蓄電キャパシタに対して行われるため、レギュレータ部自身で消費する動作電力を低減し、メインの電源からレギュレータ部に供給する電力を少なくできる。
【００１１】
また、このとき、上記制御部が待機中に所定の間隔で前記蓄電池あるいは蓄電キャパシタの電圧を監視し、前記電圧が所定の電圧以下に低下すると、前記レギュレータ部を作動させて前記蓄電池あるいは蓄電キャパシタの充電を行う構成を採用することができる。
【００１２】
このような構成を採用することにより、待機中に蓄電池あるいは蓄電キャパシタの電圧が低下すると、充電を行って電圧の監視や負荷の駆動処理を継続できる。また、この充電により、蓄電池あるいは蓄電キャパシタの電圧が所定の電圧に復帰すれば、レギュレータ部からの充電は停止するので、メインの電源の供給電力を最小限に抑えることができる。
【００１３】
なお、上記所定の間隔あるいは所定の電圧とは、回路構成や回路によって作動される負荷の特性などに応じて実験や経験から決められるものである。
【発明の効果】
【００１４】
この発明は、以上のように構成したことにより、待機電力を少なくし、かつ、メインの電源への影響を少なくできる。そのため、省エネに寄与することができるとともに、蓄電池や蓄電キャパシタを電源とするものでは、稼働時間を延ばすこともできる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明を実施するための最良の形態を図面に基づいて説明する。
【００１６】
図１に示すものは、実施形態の１つとして、電源に太陽電池Ｓと電気二重層キャパシタＣを採用した自動散水システムの回路に、本願の待機回路を採用したものである。
【００１７】
この自動散水システムの回路は、蓄電部１、レギュレータ部２、制御部３および負荷回路４で構成されており、その回路に待機回路用の電気二重層キャパシタ（以下、サブキャパシタ）Ｃ１及びインターバルタイマＴを備えた構成となっている。
【００１８】
蓄電部１は、太陽電池Ｓと大容量の電気二重層キャパシタ（以下、メインキャパシタ）Ｃとで構成される散水システム全体を駆動するための電源で、太陽電池Ｓは逆流防止用ダイオードを介してメインキャパシタＣに接続してある。また、その太陽電池Ｓと接続されたメインキャパシタの出力は、レギュレータ部２と負荷回路４とに接続されている。
【００１９】
レギュレータ部２は、オン・オフを制御すると共に、シャットダウン信号入力機能を有するＤＣ−ＤＣスイッチングレギュレータＰＵ１からなり、蓄電部１の出力電圧を制御部３の各回路の駆動電圧Ｖｃｃに昇圧あるいは降圧する。この昇圧あるいは降圧した前記スイッチングレギュレータＰＵ１の出力は、逆流防止用のダイオードを介して待機回路用のサブキャパシタＣ１及びインターバルタイマＴと制御部３へ供給するようになっている。
【００２０】
制御部３は、入出力ポート、メモリ（ＲＡＭ、ＲＯＭ）回路、クロック回路及びＡ／Ｄコンバータ入力などの周辺機能を備えた１チップのマイクロプロセッサＵ１からなり、例えば、シャットダウンなどの省電力モードを備えたものを採用している。
【００２１】
このシャットダウンモードは、ＳＬＥＥＰ命令の実行により、クロック回路も含めた機能の動作を停止して消費電力の低減を図るものである。このシャットダウンモードからの復帰は、割り込みあるいはハードウェアリセットにより行う。そして、この割り込みによる復帰を行った際には、内部レジスタ及びメモリの内容は保存される。
【００２２】
一方、このマイクロプロセッサＵ１のＡ／Ｄコンバータ入力は、蓄電部１のメインキャパシタＣとレギュレータ部２のサブキャパシタＣ１とを接続することにより、両キャパシタＣ、Ｃ１の電圧を検出できるようにしてある。
【００２３】
また、マイクロプロセッサＵ１の出力ポートを前記スイッチングレギュレータＰＵ１のシャットダウン信号入力と接続して、前記スイッチングレギュレータＰＵ１のオンとオフの制御を行うようにしてある。さらに、出力ポートと負荷回路４とを接続することにより、負荷回路４の制御も行うようにしてある。
【００２４】
サブキャパシタＣ１は、図１のように、制御部３と前記レギュレータ部２との間に充放電用の回路を介して接続し、サブキャパシタＣ１に充電した電力を制御部３へ供給できるようにしてある。
【００２５】
この充放電用の回路は、サブキャパシタＣ１への充電電流制限用の抵抗Ｒと、ダイオードＤを並列に接続した並列回路からなるもので、前記ダイオードＤは、サブキャパシタＣ１の放電時にオンとなって、電流制限抵抗Ｒによる損失の低減を図るものである。このサブキャパシタＣ１の出力は、先に述べたとおりマイクロコンピュータＵ１のＡ／Ｄコンバータ入力と接続されている。
【００２６】
インターバルタイマＴは、例えば、マイクロプロセッサＵ１の割込み入力ポートと接続され、一定間隔で割込み信号を発生して割込み処理をさせるものである。また、このインターバルタイマＴは、マイクロプロセッサＵ１とも接続され、タイマ間隔などを設定できるようにしてある。
【００２７】
負荷回路４は、散水用のモータＭとその駆動回路Ｄｒｖ及びエラー出力用のリレー回路ＲＬとで構成されている。前記散水用のモータＭの駆動回路Ｄｒｖは、図１のようにマイクロプロセッサＵ１の２つの出力ポート（モータ正転信号および逆転信号）と接続され、モータＭを正回転あるいは逆回転させる。
【００２８】
リレー回路ＲＬは、図１のように、マイクロプロセッサＵ１の出力ポート（例えば、シンク出力）と接続されており、エラーの際に、その旨の接点出力が得られるようにしてある。
【００２９】
なお、図１のリセット回路Ｕ３は、前記スイッチングレギュレータＰＵ１の出力に接続されており、マイクロプロセッサＵ１をパワーオンリセットできるようにしてある。
【００３０】
この実施形態は、上記のように構成されており、以下に、前記回路の待機時の動作を述べ、この発明の待機回路について詳しく説明する。
【００３１】
図１の回路では、待機状態に移行する前に、例えば蓄電部１の太陽電池ＳがメインキャパシタＣに充電している間に、レギュレータ部２の前記スイッチングレギュレータＰＵ１を作動して、サブキャパシタＣ１を充電する。その際、サブキャパシタＣ１の電圧をマイクロプロセッサＵ１が監視して、サブキャパシタＣ１が満充電に達すると、前記スイッチングレギュレータＰＵ１をオフにする。そして、マイクロプロセッサＵ１自身もシャットダウンモードに移行する。この後は、サブキャパシタＣ１に充電した電荷でマイクロプロセッサＵ１を動作させることになる。
【００３２】
すなわち、図２に示す通り、マイクロプロセッサＵ１がシャットダウンモードに移行した状態で、インターバルタイマＴによる割込み信号を受信すると、マイクロプロセッサＵ１は通常モードに復帰し、サブキャパシタＣ１の電圧をチェックする。この時、サブキャパシタＣ１が監視最低電圧ＶＤ以下であれば満充電電圧ＶＵに達するまでサブキャパシタＣ１を充電した後、マイクロプロセッサＵ１はシャットダウンモードに移行する。また、サブキャパシタＣ１の電圧が監視最低電圧ＶＤより高ければマイクロプロセッサＵ１はすぐにシャットダウンモードに移行する。以後、この動作を繰り返す。
【００３３】
このようにして、電圧の監視処理時以外はマイクロプロセッサＵ１を省エネ状態にして、待機電力の低減を図る。また、この待機中に、消費する電力は、サブキャパシタＣ１に蓄えた電荷を使用する。なお、この電荷の充電は、通常の作動中（太陽電池Ｓによる充電中）に前記スイッチングレギュレータＰＵ１の出力の一部を用いて行うため、メインキャパシタＣの蓄電電力低下を防止することができる。
【００３４】
一方、マイクロプロセッサＵ１の監視するサブキャパシタＣ１の電圧が、例えば、インターバルタイマＴやマイクロプロセッサＵ１などの電力消費で降下して、前記インターバルタイマＴやマイクロプロセッサＵ１を作動することのできる最低電圧（監視最低電圧）に達すると、マイクロプロセッサＵ１は、前記スイッチングレギュレータＰＵ１を作動してサブキャパシタＣ１を充電する。その際、サブキャパシタＣ１の電圧をマイクロプロセッサＵ１が監視し、サブキャパシタＣ１が満充電に達すると前記スイッチングレギュレータＰＵ１をオフにしたのち、マイクロプロセッサＵ１自身もシャットダウンモードへ移行する。そして、前述したように、インターバルタイマＴにより、一定時間ごとに割込み信号を発生してマイクロプロセッサＵ１をシャットダウンモードから復帰させてサブキャパシタＣ１の電圧をチェックし、電圧のチェックが終了するとマイクロプロセッサＵ１は再びシャットダウン状態に移行して、以後この動作を繰り返す。
【００３５】
このように、待機中にサブキャパシタＣ１の電圧が低下すると、充電を行って監視処理を継続できる。また、この充電により、サブキャパシタＣ１の電圧が所定の電圧に復帰すれば、前記スイッチングレギュレータＰＵ１からの充電は停止されるので、メインキャパシタＣへの影響を最小限に抑えることができる。
【００３６】
なお、実施形態では、サブキャパシタＣ１に電気二重層キャパシタを用いたものを示したが、これに限定されるものではなく、充電できるものであればよいので、例えば蓄電池（二次電池）を使用するようにしても良い。
【００３７】
同様に、メインキャパシタＣも充電できるものであればよいので、例えば蓄電池（二次電池）を使用するようにしても良い。
【００３８】
また、この実施形態では、蓄電部１に太陽電池Ｓと電気二重層キャパシタＣを用いたものを示したが、これに限定されるものではない。例えば、蓄電部１に太陽電池Ｓと電気二重層キャパシタＣを用いないで、通常の乾電池やＡＣアダプターで充電される二次電池を用いるようにしても構わない。
【実施例１】
【００３９】
この実施例１では、サブキャパシタＣ１の電圧を監視する制御部３のマイクロプロセッサＵ１に代えて検出回路を用いたものを示す。
【００４０】
この検出回路は、図３に示すように、２個のコンパレータＡ１、Ａ２、２個のモノステーブルマルチバイブレータＭ・Ｍ１、Ｍ・Ｍ２、ＲＳフリップフロップ回路Ｆで構成されている。
【００４１】
すなわち、２個のコンパレータＡ１、Ａ２の反転入力にサブキャパシタＣ１の出力電圧を入力し、非反転入力に、それぞれ、基準電圧として満充電電圧ＶＵと監視最低電圧ＶＤ
を入力する。また、そのコンパレータＡ１、Ａ２の出力に、それぞれ、モノステーブルマルチバイブレータＭ・Ｍ１、Ｍ・Ｍ２を接続し、そのモノステーブルマルチバイブレータＭ・Ｍ２の出力をＲＳフリップフロップ回路ＦのＲ入力と接続し、モノステーブルマルチバイブレータＭ・Ｍ１の出力を、リセット信号が一方の入力に入力されたＡＮＤ回路を介してＲＳフリップフロップ回路ＦのＳ入力に接続している。
【００４２】
このようにモノステーブルマルチバイブレータＭ・Ｍ１、Ｍ・Ｍ２の出力が接続されたＲＳフリップフロップ回路Ｆの
2007151341.tif 000003
出力は、ＭＯＳＦＥＴトランジスタＴｒ１を介して前記スイッチングレギュレータＰＵ１のシャント入力ＳＤに接続してある。
【００４３】
このように構成された図３の回路では、サブキャパシタＣ１の電圧が、監視最低電圧ＶＤ以下へと変化すると、コンパレータＡ１の出力は“Ｌ”から“Ｈ”へ反転し、モノステーブルマルチバイブレータＭ・Ｍ１は、ＲＳフリップフロップ回路Ｆのセット入力Ｓが有効となる幅のパルスを出力する。
【００４４】
そのため、図４の表に示すように、ＲＳフリップフロップ回路Ｆの
2007151341.tif 000004
出力は、”Ｌ“となってＭＯＳＦＥＴトランジスタＴｒ１はオフとなり、前記スイッチングレギュレータＰＵ１のシャント入力ＳＤが “Ｈ”となるので、前記スイッチングレギュレータＰＵ１を作動させてサブキャパシタＣ１の充電を開始する。
【００４５】
そして、充電中に、サブキャパシタＣ１の電圧が満充電電圧ＶＵ以上になると、コンパレータＡ２の出力は“Ｈ”から“Ｌ”に反転するので、モノステーブルマルチバイブレータＭ・Ｍ２からＲＳフリップフロップ回路Ｆのリセット入力Ｒが有効となる幅のパルスが出力される。
【００４６】
そのため、図４の表に示すように、ＲＳフリップフロップ回路Ｆの
2007151341.tif 000005
出力は“Ｈ”となって、ＭＯＳＦＥＴトランジスタＴｒ１はオンとなり、前記スイッチングレギュレータＰＵ１のシャント入力ＳＤが“Ｌ”となるので、前記スイッチングレギュレータＰＵ１はオフ（シャットダウン）となってサブキャパシタＣ１の充電を終了し、待機状態に入るというものである。
【産業上の利用可能性】
【００４７】
この発明は、サブの充電電源を設けて、待機中に消費する電力を蓄えるとともに、一定の間隔で制御部を起動するタイマ手段を備えることで、制御部で消費する電力を低減し、待機中のメインの電源の供給電力を少なくすることができる。そのため、待機時間の長い携帯電話、ＡＶ機器、監視システムなどにも利用可能である。
【図面の簡単な説明】
【００４８】
【図１】実施形態のブロック図
【図２】動作モードと充電処理の状態遷移図
【図３】実施例１のブロック図
【図４】実施例１を説明するための表
【図５】（ａ）、（ｂ）従来の電源例を示すブロック図
【符号の説明】
【００４９】
１  蓄電部
２  レギュレータ部
３  制御部
４  負荷回路
Ｃ１  サブキャパシタ
Ｔ    インターバルタイマ
ＰＵ１  ＤＣ−ＤＣスイッチングレギュレータ
Ｕ１  マイクロプロセッサ
ＶＤ  監視最低電圧
ＶＵ  満充電電圧
【図１】
2007151341.tif 000006
【図２】
2007151341.tif 000007
【図３】
2007151341.tif 000008
【図４】
2007151341.tif 000009
【図５】
2007151341.tif 000010