(57)【要約】【課題】  三次元シミュレーションと統計学上同等の高精度のシミュレーション結果を短時間で得る。【解決手段】  デバイスシミュレーション装置は、初期条件設定部１と、半導体デバイス構造を三次元のメッシュ状に分割するメッシュ分割部２と、メッシュ分割された半導体デバイス構造内に参照面を設定する参照面設定部３と、半導体デバイス構造内の不純物濃度を参照面に畳み込んで参照面の不純物面密度を計算する空間分布設定部４と、参照面の不純物面密度を用いて二次元のデバイスシミュレーションを行うシミュレーション部５と、デバイス特性を計算する統計解析部６とを備えている。半導体デバイス構造の三次元的な不純物分布を二次元の参照面上に畳み込んで二次元のシミュレーションを行うため、三次元シミュレーションを行う場合と統計的に有意差がない精度で、三次元シミュレーションを行うよりも高速にシミュレーションを行える。【選択図】  図１
2007027390.tif 000002
【特許請求の範囲】
【請求項１】
シミュレーションを行うべき半導体デバイス構造を三次元のメッシュ状に分割するメッシュ分割手段と、
メッシュ分割された基本単位を表すコントロールボリュームごとに不純物原子の数および位置を設定する不純物濃度設定手段と、
メッシュ分割された半導体デバイス構造の中に、不純物面密度を計算する基準となる参照面を設定する参照面設定手段と、
前記不純物濃度設定手段にて設定された不純物原子の数および位置に基づいて、前記半導体デバイス構造の不純物プロファイルを決定する不純物プロファイル決定手段と、
前記不純物プロファイルに基づいて、前記半導体デバイス構造内の各不純物原子の位置を通過する所定方向の面の不純物面密度を決定する不純物面密度決定手段と、
前記不純物面密度決定手段にて決定された各不純物原子に対応する不純物面密度を前記参照面に畳み込む畳み込み手段と、
前記畳み込み手段で畳み込まれた前記参照面の不純物面密度を用いて、前記半導体デバイス構造の電気的特性を推測する電気的特性推測手段と、を備えることを特徴とするデバイスシミュレーション装置。
【請求項２】
前記不純物面密度決定手段は、前記参照面と平行な面の不純物面密度を決定することを特徴とする請求項１に記載のデバイスシミュレーション装置。
【請求項３】
前記不純物面密度決定手段にて決定された不純物面密度に、前記参照面からの距離に応じて重み付けを行う重み付け手段を備え、
前記畳み込み手段は、前記重み付け手段で重み付けされた不純物面密度を前記参照面上に割り当てることを特徴とする請求項１または２に記載のデバイスシミュレーション装置。
【請求項４】
前記重み付け手段は、前記参照面からの距離が離れるほど重み付け量が減少する重み付け関数を前記不純物面密度に乗じて重み付けを行うことを特徴とする請求項３に記載のデバイスシミュレーション装置。
【請求項５】
前記重み付け関数は、前記畳み込み手段が畳み込みを行う方向に沿って該関数を積分したときに１になる関数であることを特徴とする請求項４に記載のデバイスシミュレーション装置。
【請求項６】
前記参照面設定手段は、前記半導体デバイス構造の中央に前記参照面を設定することを特徴とする請求項１乃至５のいずれかに記載のデバイスシミュレーション装置。
【請求項７】
前記不純物濃度設定手段が設定する不純物原子は、前記半導体デバイス構造に含まれるドナーおよびアクセプタであり、
前記参照面設定手段、前記不純物プロファイル決定手段、前記不純物面密度決定手段、前記畳み込み手段および前記電気的特性推測手段は、ドナーおよびアクセプタのそれぞれについて別個に処理を行うことを特徴とする請求項１乃至６のいずれかに記載のデバイスシミュレーション装置。
【請求項８】
シミュレーションを行う前記半導体デバイス構造の数を表すサンプル数を設定するシミュレーションサンプル設定手段と、
サンプルごとに行われた前記不純物プロファイル決定手段、前記不純物面密度決定手段、前記畳み込み手段および前記電気的特性推測手段の処理結果に基づいて、前記半導体デバイス構造の特性に関する統計解析を行う統計解析手段と、を備えることを特徴とする請求項１乃至７のいずれかに記載のデバイスシミュレーション装置。
【請求項９】
サンプルごとに乱数を生成する乱数生成手段を備え、
前記不純物プロファイル決定手段は、前記乱数生成手段にて生成された乱数に基づいて前記半導体デバイス構造の不純物プロファイルを決定することを特徴とする請求項８に記載のデバイスシミュレーション装置。
【請求項１０】
シミュレーションを行うべき半導体デバイス構造を三次元のメッシュ状に分割し、
メッシュ分割された基本単位を表すコントロールボリュームごとに不純物原子の数および位置を設定し、
メッシュ分割された半導体デバイス構造の中に、不純物面密度を計算する基準となる参照面を設定し、
前記設定された不純物原子の数および位置に基づいて、前記半導体デバイス構造の不純物プロファイルを決定し、
前記不純物プロファイルに基づいて、前記半導体デバイス構造内の各不純物原子の位置を通過する所定方向の面の不純物面密度を決定し、
前記決定された各不純物原子に対応する不純物面密度を前記参照面に畳み込み、
前記畳み込まれた前記参照面の不純物面密度を用いて、前記半導体デバイス構造の電気的特性を推測することを特徴とするデバイスシミュレーション方法。
【請求項１１】
前記不純物プロファイルに基づいて、前記参照面と平行な面の不純物面密度を決定することを特徴とする請求項１０に記載のデバイスシミュレーション方法。
【請求項１２】
前記不純物面密度決定手段にて決定された不純物面密度に、前記参照面からの距離に応じて重み付けを行い、
前記重み付けされた不純物面密度を前記参照面上に割り当てることを特徴とする請求項１０または１１に記載のデバイスシミュレーション方法。
【請求項１３】
前記参照面からの距離が離れるほど重み付け量が減少する重み付け関数を前記不純物面密度に乗じて重み付けを行うことを特徴とする請求項１２に記載のデバイスシミュレーション方法。
【請求項１４】
前記重み付け関数は、畳み込みを行う方向に沿って該関数を積分したときに１になる関数であることを特徴とする請求項１３に記載のデバイスシミュレーション方法。
【請求項１５】
前記半導体デバイス構造の中央に前記参照面を設定することを特徴とする請求項１０乃至１４のいずれかに記載のデバイスシミュレーション方法。
【請求項１６】
不純物原子は、前記半導体デバイス構造に含まれるドナーおよびアクセプタであり、
前記参照面の設定、前記不純物プロファイルの決定、前記不純物面密度の決定、前記畳み込みおよび前記電気的特性の推測は、ドナーおよびアクセプタのそれぞれについて別個に行われることを特徴とする請求項１０乃至１５のいずれかに記載のデバイスシミュレーション方法。
【請求項１７】
シミュレーションを行う前記半導体デバイス構造の数を表すサンプル数を設定し、
サンプルごとに行われた前記参照面の設定、前記不純物プロファイルの決定、前記不純物面密度の決定、前記畳み込みおよび前記電気的特性の推測結果に基づいて、前記半導体デバイス構造の特性に関する統計解析を行うことを特徴とする請求項１０乃至１６のいずれかに記載のデバイスシミュレーション方法。
【請求項１８】
サンプルごとに乱数を生成し、
前記乱数に基づいて前記半導体デバイス構造の不純物プロファイルを決定することを特徴とする請求項１７に記載のデバイスシミュレーション方法。
【請求項１９】
シミュレーションを行うべき半導体デバイス構造を三次元のメッシュ状に分割するステップと、
メッシュ分割された基本単位を表すコントロールボリュームごとに不純物原子の数および位置を設定するステップと、
メッシュ分割された半導体デバイス構造の中に、不純物面密度を計算する基準となる参照面を設定するステップと、
前記設定された不純物原子の数および位置に基づいて、前記半導体デバイス構造の不純物プロファイルを決定するステップと、
前記不純物プロファイルに基づいて、前記半導体デバイス構造内の各不純物原子の位置を通過する所定方向の面の不純物面密度を決定するステップと、
前記決定された各不純物原子に対応する不純物面密度を前記参照面に畳み込むステップと、
前記畳み込まれた前記参照面の不純物面密度を用いて、前記半導体デバイス構造の電気的特性を推測するステップと、を実行可能なコンピュータ読取可能なデバイスシミュレーションプログラム。
【請求項２０】
前記決定された不純物面密度に、前記参照面からの距離に応じて重み付けを行うステップを備え、
前記重み付けされた不純物面密度を前記参照面上に割り当てて畳み込みを行うことを特徴とする請求項１９に記載のデバイスシミュレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の電気特性をシミュレーションにより解析するデバイスシミュレーション装置、デバイスシミュレーション方法およびデバイスシミュレーションプログラムに関する。
【背景技術】
【０００２】
LSIの高集積化は同時に半導体デバイスの微細化をもたらせており、市販されているLSIのうち小さいものは既にゲート長1ミクロンを切っている。LSIの高集積化は開発コストを急増させる要因でもあり、コスト削減のためにLSIの開発期間の短縮化と効率化が求められている。
【０００３】
このような微細半導体デバイスでは、不純物揺らぎによりデバイス特性がばらつくという問題があり、歩留まりなどの面でＬＳＩの集積度向上を阻害すると懸念されている。この問題は実験（非特許文献１参照）や計算機シミュレーション（非特許文献２参照）でも指摘されている。
【０００４】
ここで、不純物揺らぎとは、半導体デバイス内部に導入される不純物原子の数や位置が場所によってばらつくことを意味する。これは、半導体デバイス内部に不純物原子を導入する際、現状では拡散やイオン注入などランダムな工程を伴うプロセスを用いるため、不純物原子の数や位置を精度よく制御するのは困難であり、半導体デバイス内部での不純物分布が必然的にばらついてしまうことに起因する。
【０００５】
ところで、半導体デバイスの電気特性を計算する定常シミュレーションでは、次の基本方程式がデバイス特性の支配方程式となることが知られている（特許文献１参照）。
【数１】
2007027390.tif 000003
【０００６】
（１）式は半導体デバイス内部の静電場を求めるポアソン方程式で、（２）式は電子電流の連続式、（３）式は正孔電流の連続式である。ここで、εは半導体デバイスの材料による誘電率、φは電位、qは電荷素量、pは正孔濃度、nは電子濃度、Ndはドナー濃度、Naはアクセプタ濃度、ｖeは電子速度（ベクトル）、ｖhは正孔速度（ベクトル）、GRは生成消滅項である。
【０００７】
電子速度ｖeおよび正孔速度ｖhは次の補助方程式により与えられる。
【数２】
2007027390.tif 000004
【０００８】
（４）式は電子電流密度の式、（５）式は正孔電流密度の式である。μeは電子移動度、μhは正孔移動度、ｋBはボルツマン定数、Ｔeは電子温度、Ｔhは正孔温度である。
【０００９】
上記（１）〜（５）式を自己無撞着に解くことによって、電位φ、電子濃度n、正孔濃度pといった半導体デバイスの物理量の定常状態における値が求められる。
【００１０】
不純物揺らぎによる半導体デバイスの電気特性ばらつきの問題とは、具体的には（１）式におけるポアソン方程式の右辺の不純物濃度項が、デバイスごとに不純物揺らぎにより共通の設計値からずれることを指す。これにより、同じバイアス条件を与えているにも関わらず、以上の支配方程式により計算される電位φ、電子濃度n、正孔濃度pといった半導体デバイスの物理量がデバイス間で異なってしまい、デバイス間の電気特性がばらつき、集積回路としての動作を不安定にさせる。
【００１１】
この問題に対処すべく、微細な半導体デバイスでは、上述した不純物揺らぎによる半導体デバイスの電気特性ばらつきを、試作以前の段階から、デバイスシミュレータによりあらかじめ予測する統計的解析方法が試みられている。
【００１２】
古典的ドリフト拡散法を用いた従来の不純物揺らぎのシミュレーションに関して言えば、（１）式におけるポアソン方程式の右辺の不純物濃度項をSanoらのモデルにより、三次元デバイスシミュレータで計算する手法が国内外で公知である（非特許文献３参照）。
【００１３】
この手法では、乱数種を変えることで、不純物の数や位置の座標のばらつきがデバイス毎に異なる様子を再現したシミュレーション上のサンプルを多数用意し、それらのサンプルの電気特性をデバイスシミュレーションにより計算し、得られた結果を統計解析し、平均値、標準偏差、歪度などの統計量を抽出して、LSIの設計や歩留まり予測などに役立てる。
【００１４】
上記のように不純物の数や配置のばらつきは本質的に三次元空間におけるものであり、通常の不純物揺らぎシミュレーションにおいては、三次元的な静電ポテンシャルを計算できるデバイスシミュレータが要求される。
【特許文献１】特開2002-184969公報
【非特許文献１】T. Mizuno et. al., ``Experimental Study of Threshold Voltage Fluctuation Due to Statistical Variation of Channel Dopant Number in MOSFET's, IEEE Trans. Electron Devices 41, 2216 (1994).
【非特許文献２】A. Asenov, ``Random Dopant Induced Threshold Voltage Lowering and Fluctuations in Sub-0.1 um MOSFET's: A 3-D `Atomisitc' Simulation Study", IEEE Trans. Electron Devices 45, 2505 (1998)
【非特許文献３】N. Sano et al, ``On discrete random dopant modeling in drift-diffusion simulations: physical meaning of `atomistic' dopants", Microelectronics Reliability 42, 189 (2002)
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、三次元シミュレーションでは計算量が膨大になる。たとえば標準偏差に関して、シミュレーション結果の統計からデバイス特性ばらつきの母集団の標準偏差（母分散）を推定することを考える。この場合、母分散が正規分布に従うと仮定してカイ二乗検定の考え方を用いると、シミュレーション結果が母分散から±10%以内の誤差に95％の信頼度で収まるには、少なくとも200個程度のシミュレーションサンプルを計算する必要がある。
【００１６】
本発明者は、上述した非特許文献３のモデルを用いて三次元シミュレーションにより、ゲート長Lとゲート幅Wが共に20nmでゲート絶縁膜厚が2nmの構造を持つn型MOSFETにおいて、不純物揺らぎを考慮し、上記の信頼度条件を満たす200シミュレーションサンプルについて電流電圧特性（Id-Vg特性）を計算した。その結果、200サンプルの計算が終了するのに、sun4u Ultra-SPARCIII 1280MHz (Memory size 8GB)のワークステーション上でおよそ120時間を要した。
【００１７】
このように、本来は三次元的な不純物位置を考慮しなければならない不純物揺らぎに起因する半導体デバイスの電気特性のばらつきを解析する場合、三次元デバイスシミュレータを用いることが必須と考えられているが、その統計解析には膨大な時間を要するという問題がある。
【００１８】
本発明は、三次元シミュレーションと統計学上同等の高精度のシミュレーション結果を短時間で得ることが可能なデバイスシミュレーション装置、デバイスシミュレーション方法およびデバイスシミュレーションプログラムを提供するものである。
【課題を解決するための手段】
【００１９】
本発明の一態様によれば、シミュレーションを行うべき半導体デバイス構造を三次元のメッシュ状に分割するメッシュ分割手段と、メッシュ分割された基本単位を表すコントロールボリュームごとに不純物原子の数および位置を設定する不純物濃度設定手段と、メッシュ分割された半導体デバイス構造の中に、不純物面密度を計算する基準となる参照面を設定する参照面設定手段と、前記不純物濃度設定手段にて設定された不純物原子の数および位置に基づいて、前記半導体デバイス構造の不純物プロファイルを決定する不純物プロファイル決定手段と、前記不純物プロファイルに基づいて、前記半導体デバイス構造内の各不純物原子の位置を通過する所定方向の面の不純物面密度を決定する不純物面密度決定手段と、前記不純物面密度決定手段にて決定された各不純物原子に対応する不純物面密度を前記参照面に畳み込む畳み込み手段と、前記畳み込み手段で畳み込まれた前記参照面の不純物面密度を用いて、前記半導体デバイス構造の電気的特性を推測する電気的特性推測手段と、を備えることを特徴とするデバイスシミュレーション装置が提供される。
【発明の効果】
【００２０】
本発明によれば、三次元シミュレーションと統計学上同等の高精度のシミュレーション結果を短時間で得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【００２２】
図１は本発明の一実施形態によるデバイスシミュレーション装置の概略構成を示すブロック図である。図１のデバイスシミュレーション装置は、シミュレーションを行うべき半導体デバイス構造やバイアス条件等の初期条件を設定する初期条件設定部１と、半導体デバイス構造を三次元のメッシュ状に分割するメッシュ分割部２と、メッシュ分割された半導体デバイス構造内に参照面を設定する参照面設定部３と、半導体デバイス構造内の不純物濃度を参照面に畳み込んで参照面の不純物面密度を計算する空間分布設定部４と、参照面の不純物面密度を用いて二次元のデバイスシミュレーションを行うシミュレーション部５と、デバイス特性の平均値、標準偏差および歪度等を計算する統計解析部６とを備えている。図１の各部は、例えばパーソナルコンピュータやワークステージョン上で実行可能なソフトウェアとして実装される。
【００２３】
図２は図１のデバイスシミュレーション装置の処理動作を示すフローチャートである。以下、図２に従って、図１のデバイスシミュレーション装置の処理動作を説明する。
【００２４】
まず、初期条件設定部１は、ユーザが解析したい半導体デバイス構造や電圧バイアス条件などの初期条件を設定する（ステップＳ１）。例えば、MOSFETの電流電圧条件のシミュレーションを行う場合、ゲート長、ゲート幅、ドレインバイアスおよびゲートバイアスなどの条件を設定する。
【００２５】
次に、メッシュ分割部２は、半導体デバイス構造を三次元のメッシュ状に分割し（ステップＳ２）、メッシュの基本単位を表すコントロールボリュームにMOSFETの設計目標値に対応する不純物濃度の期待値を設定する（ステップＳ３）。コントロールボリューム中に含まれる不純物原子の数の期待値は、不純物濃度とコントロールボリュームの体積を乗じたものになる。ここで、コントロールボリュームとは、メッシュの隣り合う格子点同士の中点を境界として囲まれる空間範囲を指す。あるいは、メッシュの格子点を頂点としてコントロールボリュームを設定してもよい。
【００２６】
図３は各コントロールボリュームに不純物濃度を割り付けた例を示す図であり、図３の実線はメッシュを示し、黒丸は不純物原子を示している。
【００２７】
次に、参照面設定部３は、統計解析を行うためのサンプル数と参照面を決定する（ステップＳ４）。上述したように、シミュレーション結果が母分散から±10％以内の誤差に95％の信頼度で収まるには、少なくとも200個の半導体デバイス構造のサンプルが必要になるが、要求される統計解析の精度に応じてサンプル数を増減してもよい。
【００２８】
上述したステップＳ４で決定される参照面は、各サンプルとも共通とし、ここではｙ＝ｙrefを参照面とする。なお、この参照面はステップＳ２で生成した三次元メッシュに沿って設けられ、参照面にはメッシュが切られている。
【００２９】
図４は参照面１０の一例を示す図である。ｙrefは、次元を縮小しようとしている奥行き方向（ｙ方向）の長さをＷ、座標を-W/2＜ｙ＜W/2とすると、-W/2＜ｙref＜W/2の範囲内に設ける必要がある。
【００３０】
次に、空間分布設定部４は、各サンプルごとに実効的な不純物体積濃度を計算する（ステップＳ５）。このステップＳ５の処理は、より詳しくは図５の処理手順に従って行われる。
【００３１】
まず、各サンプルごとに固有の乱数種を割り当てる（ステップＳ１１）。この乱数種は、各サンプルごとにコントロールボリューム内の不純物の位置を設定するために用いられる。
【００３２】
次に、そのサンプルに含まれる不純物原子の三次元的な数および位置の情報（不純物プロファイル）を決定する（ステップＳ１２）。不純物原子の数および位置は、ステップＳ２で求めた各コントロールボリュームごとに決定される。コントロールボリュームに含まれる不純物濃度は、ポアソン分布に従う乱数により決定される。この乱数の平均値は、ステップＳ２で定めた不純物濃度の期待値に等しい。コントロールボリューム内の不純物の位置は一様乱数により決定される。これらの乱数を発生させるための初期乱数種はステップＳ１１で決定され、乱数種をサンプルごとに変えることで、シミュレーションを行う各サンプルが区別される。
【００３３】
ステップＳ１３では、全コントロールボリュームについてステップＳ１２の処理を行ったか否かを判定し、全コントロールボリュームについての処理が終了すると、半導体デバイス内部の不純物プロファイルが決定されたことになる。以下では、ステップＳ１２の処理を行った不純物原子に添え字ｉを付けて識別する。
【００３４】
全コントロールボリュームについてステップＳ１２の処理を行った後、各不純物原子の属するｙ平面内の二次元ドナー不純物面密度を決定する（ステップＳ１４）。ここで、不純物ｉの位置するｙ＝ｙi平面の座標（ｘ，ｙi，ｚ）における不純物ｉによる二次元ドナー不純物面密度Ｎｄi,2D（ｘ，ｚ，ｘi，ｙi，ｚi）を決定する場合を想定する。二次元ドナー面密度Ｎｄi,2D（ｘ，ｚ，ｘi，ｙi，ｚi）は、最も単純には、不純物を点電荷として考えると、ディラックのδ関数を用いて（６）式で表される。
【数３】
2007027390.tif 000005
【００３５】
簡略化のために、不純物が位置（ｘi＝０，ｙi，ｚi＝０）に存在するとすれば、（６）式は（７）式で表される。
【数４】
2007027390.tif 000006
【００３６】
（７）式により、不純物ｉの位置するｙ＝ｙi平面の座標（ｘ，ｙi，ｚ）における、不純物ｉによる二次元ドナー面密度が求まる。
【００３７】
不純物をδ関数の点電荷として考えると、メッシュを非常に細かく区切ったときに、不純物電荷による多数キャリアの捕獲が起き、シミュレーション結果がメッシュの細かさに強く依存するおそれがある。これは半導体デバイスの設計上好ましくない。
【００３８】
そこで、本実施形態では、δ関数で表される二次元ドナー面密度Ｎｄi,2D（ｘ，ｙi，ｚ）を、（８）式に示すようにカットオフ波数ｋcを設けて逆フーリエ変換表示する。
【数５】
2007027390.tif 000007
ここで、ベクトルＲ（太字のＲ）は二次元位置ベクトル（ｘ，ｚ）を意味する。（細字の）ＲはベクトルＲのスカラー値である。スカラーＲは（９）式で表される。
【数６】
2007027390.tif 000008
【００３９】
（８）式のベクトルｋ||は二次元波数ベクトル（ｋx，ｋz）を意味する。Ｊ0（ｕ）は０次の第１種ベッセル関数である。なお、ｋcは距離の逆数の次元をもつパラメータである。例えば、ｋcはおよそ不純物の平均間隔の逆数に相当し、ステップＳ２で定めた不純物が属するコントロールボリュームにおけるマクロスコピックなドナー濃度の期待値Ｎｄmとの間に、ｋc＝２Ｎｄm-1/3の関係を持つことができる。あるいは、ｋcは実験の実測値を再現するような合わせ込みパラメータとして見なしてもよい。
【００４０】
二次元ドナー面密度Ｎｄi,2D（ｘ，ｙi，ｚ）は、位置（ｘi＝０，ｙi，ｚi＝０）に存在する不純物ｉのクーロン点電荷をｙ＝ｙi平面の二次元グリッド（ｘ，ｚ）に二次元ドナー面密度として写像するものであり、sinやcos等の三角関数を用いて表される。また、二次元ドナー面密度Ｎｄi,2D（ｘ，ｙi，ｚ）は、本来δ関数で表されるドナー不純物の位置座標をフーリエ変換するために用いられるカットオフ波数パラメータｋcと、不純物とグリッド（ｘ，ｙi，ｚ）との距離を表す（９）式のパラメータＲとを乗じた無次元量パラメータｋcＲを引数に持つ。このことから、二次元ドナー面密度Ｎｄi,2D（ｘ，ｙi，ｚ）は以下の（１０）式で表される。
【数７】
2007027390.tif 000009
ここで、Ｗは半導体デバイスの幅である。
【００４１】
以上の説明では、簡略化のために、不純物が位置（ｘi＝０，ｙi，ｚi＝０）に存在するとして、二次元ドナー面密度Ｎｄi,2Dを導出したが、不純物が位置（ｘi，ｙi，ｚi）にある場合の二次元ドナー面密度Ｎｄi,2Dの一般式は（９）式や（１０）式のＲに、以下の（１１）式に示す｜Ｒ−Ｒi｜を代入すればよい。
【数８】
2007027390.tif 000010
【００４２】
上記の手順で求めた二次元ドナー面密度Ｎｄi,2Dを用いて、（８）および（１０）式に基づいて、不純物ｉによる不純物面密度をｙ＝ｙi面のグリッド（ｘ，ｙi，ｚ）に割り付ける。ｙ＝ｙi面のグリッド（ｘ，ｙi，ｚ）における不純物ｉによる面密度は、二次元ドナー面密度Ｎｄi,2Dが（１０）式で表される場合には、引数Ｒに｜Ｒ−Ｒi｜を代入すると（１２）式のようになる。
【数９】
2007027390.tif 000011
【００４３】
以上により、不純物ｉの属するｙ＝ｙi面のグリッド（ｘ，ｙi，ｚ）における不純物ｉによる面密度Ｎｄi,2D（ｘ，ｙi，ｚ）が求まる。図６は上述したステップＳ１４の処理を模式化した図であり、ｙ＝ｙi面上の任意の場所に位置する不純物原子ｉを、同じ面上の所定のグリッド上に割り付ける様子を示している。
【００４４】
次に、ステップＳ１４で導出した面密度を、重み付け関数を用いて参照面上の不純物面密度に換算しなおすとともに、次元を省略しようとしているデバイス幅方向の長さＷで割ることで、不純物面密度を体積濃度に換算する（ステップＳ１５）。すなわち、図７に示すように、不純物ｉの面密度Ｎｄi,2D（ｘi，ｙi，ｚi）を、重み付け関数ｆ(ｙref，ｙi)により参照面上のメッシュ（ｘ，ｙref，ｚ）に重みをつけて畳み込むとともに、デバイス奥行き方向の長さＷで割って、体積濃度換算する。図７のｙ＝ｙiにおけるｚ方向の矢印はステップＳ１４のグリッドへの割り付けを表し、ｙ＝ｙiからｙrefへの矢印はステップＳ１５の畳み込みを表している。
【００４５】
このようにして、位置ｒi＝（ｘi，ｙi，ｚi）に存在する不純物ｉがグリッド（ｘ，ｙref，ｚ）に割り付けられる不純物濃度をＮｄi3D,eff（ｘ，ｙref，ｚ）とすると、Ｎｄi3D,eff（ｘ，ｙref，ｚ）は（１３）式で与えられる。
【数１０】
2007027390.tif 000012
ここで、ｆ(ｙi，ｙref）が重み付け関数である。Ｎはデバイスに含まれるドナーの個数を意味する。次元を縮小している方向の長さＷで割っている理由は、参照面ｙ＝ｙrefの二次元メッシュに割り当てた実効的な不純物面密度を体積濃度換算していることに対応する。
【００４６】
重み付け関数ｆ(ｙi，ｙref)の関数形は、不純物ｉのｙ方向の位置座標ｙiが参照面ｙ＝ｙrefから離れれば離れるほど減少していく関数であればよいが、不純物の存在確率の保存条件を考えると、以下の（１４）式を満たす必要がある。
【数１１】
2007027390.tif 000013
【００４７】
（１４）式を満たす関数形はいくらでも存在し、参照面ｙref＝０の場合だけでも、（１５）式のように指数関数的に減少する関数形や、（１６）式に示すように線形的に減少する関数形などが考えられる。
【数１２】
2007027390.tif 000014
【数１３】
2007027390.tif 000015
【００４８】
次に、上述したステップＳ１４，Ｓ１５の処理を不純物（ドナー）原子の個数だけ行ったか否かを判定し（ステップＳ１６）、まだ処理を行っていない不純物（ドナー）原子が存在すればステップＳ１４，Ｓ１５の処理を繰り返し、すべての不純物（ドナー）原子の処理が終了すると、以下の（１７）式の計算を行って、不純物Ｎｄ3D,eff（ｘ，ｙref，ｚ）を二次元格子により離散化された参照面（ｘ，ｙref，ｚ）に割り当てる。
【数１４】
2007027390.tif 000016
ここで、Ｎはデバイスに含まれるドナーの個数を表す。
【００４９】
以上の処理は、ドナー型の不純物に関する割り付け方法を示しているが、アクセプタ型の不純物についても同様に、図２のステップＳ５（図５の処理）を行ってＮａ3D,eff（ｘ，ｙref，ｚ）を得る。
【００５０】
上記の処理手順によりステップＳ５の処理が終了すると、シミュレーション部５は、（１７）式に示すＮｄ3D,eff（ｘ，ｙref，ｚ），Ｎａ3D,eff（ｘ，ｙref，ｚ）を用いて定常シミュレーションを行う（ステップＳ６）。すなわち、このステップＳ６では、本来は三次元空間を走行する電子や正孔の輸送問題を実効的な二次元空間を走行する電子や正孔の輸送問題に置換する。
【数１５】
2007027390.tif 000017
【００５１】
これにより、二次元シミュレータを用いてデバイス特性の計算が可能となる。このときのデバイス特性の支配方程式のうちポアソン方程式は（１８）〜（２０）式で表される。また、電流連続式は（２１）および（２２）式で表される。
【数１６】
2007027390.tif 000018
【００５２】
これら（１８）〜（２２）式は、上記（１）〜（５）式の微分演算子を、次元を縮小した方向（本実施形態ではｙ方向）を除く二次元の微分演算子に置換したものである。（１８）〜（２２）式を自己無撞着に解くことにより、電流−電圧特性などの半導体デバイス特性を計算する。
【００５３】
図２のステップＳ５，Ｓ６の処理は、ステップＳ４で定めたサンプル数だけ繰り返される（ステップＳ７）。ステップＳ５，Ｓ６の処理をサンプル数だけ繰り返すと、統計解析部６は、デバイス特性ばらつきの統計解析を行う（ステップＳ８）。これにより、ステップＳ１，Ｓ２で入力したデバイス構造の期待値およびバイアス条件下で、不純物揺らぎによるデバイス特性のばらつきの統計量を数量的に検出できる。
【００５４】
図８はＩd−Ｖg特性を導出したデバイス構造と同じ200個のｎ型MOSFETについて不純物揺らぎを考慮して電流−電圧特性を計算した結果を示す図である。この結果は、参照面ｙrefの位置座標がｙref＝０の場合で、（１８）式の左辺に代入されるべき実効的不純物濃度Ｎｄ3D,eff（ｘ，ｙref，ｚ）、Ｎa3D,eff（ｘ，ｙref，ｚ）の重み関数ｆ(ｙi，ｙref)として（１６）式を用いた例を示す図である。図８の計算を行うにあたって、Sun4U Ultra-SPARCIII 1280MHz（メモリ容量：８GB）のワークステーションを用いた。三次元シミュレータによる解析では120時間を要した計算時間が本実施形態では３時間もかからず、大幅に計算時間を短縮することができた。
【００５５】
図９は公知のモデルを利用して三次元デバイスシミュレーションを行った結果と本実施形態の手法でシミュレーションを行った結果との有意性検定の結果を示す図である。より具体的には、（１）トランスコンダクタンス値（Gm値）が最大となる時の閾値、（２）ドレイン電流Ｉdが所定値のときの閾値、（３）Ｓ値、（４）飽和時のオン電流Ｉonのそれぞれについて、等分散性検定のP値と平均値検定のP値を示している。ここで、P値とは、二つのシミュレーション方法に統計的な有意な差がないと考えた場合の限界値か、その限界値よりも外れた統計的な結果が得られる確率のことを指し、一般にはＰ値が0.05よりも大きい場合には、両者の間に有意な差がないことを示している。
【００５６】
図９の有意性検定を行うにあたって、母集団は正規分布に従っていると仮定している。検定には、MINITAB社のMINITAB（登録商標）を使用し、検定レベルは５％の有意水準で行った。検定の手順は、まず母分散の標準偏差に有意差がないことをHomogeneity of variance（等分散性検定）で確認した後、平均値の検定をtwo sample t-testで行った。
【００５７】
図９を見ればわかるように、（１）〜（４）のいずれの場合もＰ値は0.05を超えており、本実施形態のシミュレーション方法は公知の三次元シミュレータによるシミュレーション方法と有意な差がないことがわかる。したがって、本実施形態は、三次元シミュレータにより導出したオン電流Ｉon、オフ電流Ｉoffの平均値と標準偏差の結果を統計的に５％の有意水準で再現していることが確認できた。
【００５８】
このように、本実施形態では、半導体デバイス構造の三次元的な不純物分布を二次元の参照面上に畳み込んで二次元のシミュレーションを行うため、三次元シミュレーションを行う場合と統計的に有意差がない精度で、三次元シミュレーションを行うよりもはるかに高速にシミュレーションを行うことができる。これにより、微細トランジスタで問題になる不純物揺らぎによるデバイス特性ばらつきの問題を高精度かつ短時間に予測することができる。
【００５９】
上述した実施形態で説明したデバイスシミュレーション装置は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、デバイスシミュレーション装置の少なくとも一部の機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００６０】
また、デバイスシミュレーション装置の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態によるデバイスシミュレーション装置の概略構成を示すブロック図。
【図２】図１のデバイスシミュレーション装置の処理動作を示すフローチャート。
【図３】各コントロールボリュームに不純物濃度を割り付けた例を示す図。
【図４】参照面１０の一例を示す図。
【図５】図２のステップＳ５の詳細な処理手順を示すフローチャート。
【図６】ステップＳ１４の処理を模式化した図。
【図７】ステップＳ１５の処理を模式化した図。
【図８】Ｉd−Ｖg特性を導出したデバイス構造と同じ200個のｎ型MOSFETについて不純物揺らぎを考慮して電流−電圧特性を計算した結果を示す図。
【図９】公知のモデルを利用して三次元デバイスシミュレーションを行った結果と本実施形態の手法でシミュレーションを行った結果との有意性検定の結果を示す図。
【符号の説明】
【００６２】
１  初期設定部
２  メッシュ分割部
３  参照面決定部
４  空間分布設定部
５  シミュレーション部
６  統計解析部
【図１】
2007027390.tif 000019
【図２】
2007027390.tif 000020
【図３】
2007027390.tif 000021
【図４】
2007027390.tif 000022
【図５】
2007027390.tif 000023
【図６】
2007027390.tif 000024
【図７】
2007027390.tif 000025
【図８】
2007027390.tif 000026
【図９】
2007027390.tif 000027