(57)【要約】【課題】  内部回路の動作電圧をシリーズレギュレータで発生するように構成されている電源回路において、制御信号によりレギュレータの動作を許可した直後に、レベルシフト回路やドライブ回路などの動作が不安定となり、例えば出力トランジスタに貫通電流が流れるなどの不具合が起きる。【解決手段】  入力直流電圧を受けて内部電源電圧を発生する内部電源回路（３０）と、前記内部電源回路により発生された内部電源電圧により動作する内部回路と、前記内部電源電圧と前記入力直流電圧を受けて前記内部回路（２２〜２４）より出力された信号をレベル変換して出力するレベルシフト回路（２５）とを備えた電源回路において、レベルシフト回路の後段に、前記内部電源電圧を監視して該内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を出力させないようにする遅延回路（２６）を設けるようにした。【選択図】  図２
2007151322.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電圧を受けて内部電源電圧を発生する内部電源回路と、前記内部電源回路により発生された内部電源電圧により動作する内部回路と、前記内部電源電圧と前記入力直流電圧を受けて前記内部回路より出力された信号をレベル変換して出力するレベルシフト回路とを備えた電源回路において、
前記レベルシフト回路の後段に、前記内部電源電圧を監視して該内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を出力させないようにする遅延回路が設けられていることを特徴とする電源回路。
【請求項２】
前記内部電源回路および前記内部回路は外部から供給される状態制御信号により動作状態または非動作状態に設定されるように構成されていることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記内部電源回路はシリーズレギュレータであることを特徴とする請求項１または２に記載の電源回路。
【請求項４】
スイッチングレギュレータを構成するスイッチング素子と、該スイッチング素子の駆動信号を生成するドライブ回路とを備え、前記内部回路は前記スイッチング素子をオン、オフ制御するための制御信号を生成する制御回路であり、前記レベルシフト回路の出力信号は前記ドライブ回路へ供給されるように構成されていることを特徴とする請求項１〜３のいずれかに記載の電源回路。
【請求項５】
前記入力直流電圧が印加される第１の外部端子と、前記スイッチング素子のオン、オフ動作によって電流が流されるインダクタンス素子が接続される第２の外部端子と、前記スイッチングレギュレータの出力電圧もしくはそれに準じた電圧が入力される第３の外部端子と、前記状態制御信号が入力される第４の外部端子とを備えることを特徴とする請求項４に記載の電源回路。
【請求項６】
基準となる電圧を発生する基準電圧回路と、前記第３の外部端子に入力された電圧を分圧する抵抗分圧回路とを備え、前記制御回路は、前記基準電圧回路により発生された基準電圧と前記抵抗分圧回路で分圧された電圧を比較して電位差に応じた電圧を出力する誤差増幅回路と、所定の周波数の信号を生成する発振回路と、該発振回路により生成された信号と前記誤差増幅回路の出力とを比較してパルス信号を生成するコンパレータとを有することを特徴とする請求項５に記載の電源回路。
【請求項７】
前記第１の外部端子と前記第２の外部端子との間に接続された第１のスイッチング素子と、前記第２の外部端子と接地電位点との間に接続された第２のスイッチング素子とを備え、前記ドライブ回路は前記第１と第２のスイッチング素子を相補的にオン、オフ制御するための駆動信号を生成して出力することを特徴とする請求項６または７に記載の電源回路。
【請求項８】
請求項１〜７のいずれかに記載の電源回路を半導体集積回路としたことを特徴とする電源回路。
【請求項９】
請求項５〜７のいずれかに記載の電源回路と、前記第２の外部端子に接続されたインダクタンス素子と、前記インダクタンス素子の他方の端子と接地電位点との間に接続された平滑用の容量素子とを備え、前記インダクタンス素子と前記平滑用の容量素子との接続点の電位が前記第３の外部端子に入力されるように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項１０】
請求項９に記載の電源回路を半導体集積回路としたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源電圧を発生する電源装置さらには直流電圧を変換するＤＣ−ＤＣコンバータに関し、例えばスイッチングレギュレータとその動作電源電圧を発生するシリーズレギュレータを備え外部からの制御信号によって動作状態が制御されるＤＣ−ＤＣコンバータを構成する電源用半導体集積回路に利用して有効な技術に関する。
【背景技術】
【０００２】
入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてＤＣ−ＤＣコンバータがある。近年、携帯用電子機器等電池で動作する機器においては、電池からの電源電圧をシステムを構成する回路に適した電圧に変換して供給するため、ＤＣ−ＤＣコンバータが使用されている。かかるＤＣ−ＤＣコンバータを内蔵した機器においては、スタンバイ時等における消費電力を低減するため、スタンバイモードに入るときにＤＣ−ＤＣコンバータの動作を停止させ、スタンバイモードから通常動作モードに復帰する際にＤＣ−ＤＣコンバータを再起動させる機能を有するものが提供されている。このような回路の起動／停止を行なう機能を有する直流電源装置に関する発明としては、例えば特許文献１に記載されている発明がある。
【特許文献１】特開２００４−０９６８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本出願人は、入力直流電圧を変換して入力直流電圧とは異なる電位の直流電圧を出力する回路として、図１に示すような構成を有するＤＣ−ＤＣコンバータを開発した。このＤＣ−ＤＣコンバータは、直流電源１０からの入力直流電圧Ｖｄｄ１をスイッチングレギュレータ２０で変換して異なる電位の直流電圧Ｖｄｄ２を出力する回路である。
【０００４】
このＤＣ−ＤＣコンバータは、スイッチングレギュレータ２０の動作を保障するため直流電源１０からの入力直流電圧Ｖｉｎをシリーズレギュレータ３０で降圧してスイッチングレギュレータ２０に内部電源電圧Ｖｄｄｉ（例えば２．２Ｖ）として供給するように構成されている。そして、このシリーズレギュレータ３０やスイッチングレギュレータ２０に外部から動作制御信号ＥＮを与え、その信号の状態に応じてレギュレータを動作状態にしたり、非動作状態にしたりするように構成した。
【０００５】
本発明者らが図１のＤＣ−ＤＣコンバータを検討したところ、制御信号ＥＮを有効レベルに変化させてレギュレータを動作させる際に、シリーズレギュレータ３０を起動してからその出力電圧が立ち上がるまでに多少時間がかかるため、出力電圧が立ち上がるまでの間、レベルシフト回路２５、ドライブ回路２７などの動作が不安定となり、これらの動作が不安定となると例えば出力トランジスタＳＷ１，ＳＷ２に貫通電流が流れるなどの不具合があることが明らかになった。
【０００６】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、内部回路の動作電圧をシリーズレギュレータのような内部電源回路で発生するように構成されている電源用半導体集積回路において、電源投入もしくは制御信号による起動直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるようにすることにある。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、入力直流電圧を受けて内部電源電圧を発生する内部電源回路（３０）と、前記内部電源回路により発生された内部電源電圧により動作する内部回路と、前記内部電源電圧と前記入力直流電圧を受けて前記内部回路（２２〜２４）より出力された信号をレベル変換して出力するレベルシフト回路（２５）とを備えた電源回路において、前記レベルシフト回路の後段に、前記内部電源電圧を監視して該内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を出力させないようにする遅延回路（２６）が設けられているものである。
【０００８】
上記のような構成を有する電源回路によれば、遅延回路によって前記レベルシフト回路の出力信号が遅延されるため、入力直流電圧が投入された直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるようにすることができるようになる。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。また、前記内部電源回路および前記内部回路は外部から供給される状態制御信号により動作状態または非動作状態に設定されるようにされている場合に、状態制御信号により内部回路が動作状態にされた直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるようになる。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。
【０００９】
ここで、望ましくは、内部電源電圧を発生する内部電源回路としてシリーズレギュレータを用いる。シリーズレギュレータとすることにより外付けのコイルが不要となるとともに、制御回路も簡単にすることができ、これにより、部品点数を減らすとともに電源回路を集積化した場合にチップサイズを小さくし、コストダウンを図ることができる。
【００１０】
また、スイッチングレギュレータを構成するスイッチング素子と、該スイッチング素子の駆動信号を生成するドライブ回路とを設け、前記内部回路は前記スイッチング素子をオン、オフ制御するための制御信号を生成する制御回路とし、前記レベルシフト回路の出力信号は前記ドライブ回路へ供給されるように構成する。スイッチングレギュレータを用いることにより、電力効率の高いＤＣ−ＤＣコンバータを実現することができる。
【００１１】
さらに、電源回路には、前記入力直流電圧が印加される第１の外部端子と、前記スイッチング素子のオン、オフ動作によって電流が流されるインダクタンス素子が接続される第２の外部端子と、前記インダクタンス素子の他方の端子の電圧が入力される第３の外部端子と、前記状態制御信号が入力される第４の外部端子とを設ける。インダクタンス素子の他方の端子の電圧が入力される第３の外部端子を設けることにより、出力電圧の制御を正確に行なうことができる。
【００１２】
また、基準となる電圧を発生する基準電圧回路と、前記第３の外部端子に入力される電圧を分圧する抵抗分圧回路とを設け、前記制御回路は、前記基準電圧回路により発生された基準電圧と前記抵抗分圧回路で分圧された電圧を比較して電位差に応じた電圧を出力する誤差増幅回路と、所定の周波数の信号（三角波）を生成する発振回路と、該発振回路により生成された信号と前記誤差増幅回路の出力とを比較してパルス信号（矩形波）を生成するコンパレータとを有するように構成する。これにより、スイッチングレギュレータのＰＷＭ制御が可能となる。
【００１３】
さらに、前記第１の外部端子と前記第２の外部端子との間に接続された第１のスイッチング素子と、前記第２の外部端子と接地電位点との間に接続された第２のスイッチング素子とを設け、前記ドライブ回路は前記第１と第２のスイッチング素子を相補的にオン、オフ制御するための駆動信号を生成して出力するように構成する。これにより、同期整流制御型のスイッチングレギュレータを実現することができる。
【発明の効果】
【００１４】
以上説明したように、本発明に従うと、内部回路の動作電圧をシリーズレギュレータのような内部電源回路で発生するように構成されている電源回路において、電源投入もしくは制御信号による起動直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるという効果がある。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図２は本発明を適用したＤＣ−ＤＣコンバータの一実施例を示す。
本実施例のＤＣ−ＤＣコンバータは、直流電源１０からの直流電圧Ｖｄｄ１を変換してＶｄｄ１とは異なる電位の直流電圧Ｖｄｄ２を発生するスイッチングレギュレータ２０と、直流電源１０からの直流電圧Ｖｄｄ１を降圧してスイッチングレギュレータ２０の制御部の各回路の動作電圧（内部電源電圧Ｖｄｄｉ）を発生するシリーズレギュレータ３０と、スイッチングレギュレータ２０とシリーズレギュレータ３０の動作に必要な基準電圧Ｖｒｅｆを発生する基準電圧回路４０などから構成されている。
【００１６】
上記スイッチングレギュレータ２０は、インダクタンス素子としてのコイルＬ１、該コイルＬ１の他方の端子と接地点との間に接続された平滑容量Ｃ１、コイルＬ１に向かって駆動電流を流し込むＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなる電源電圧側のスイッチングトランジスタＳＷ１、上記コイルＬ１から電流を引き抜くＮチャネルＭＯＳＦＥＴからなるグランド側のスイッチングトランジスタＳＷ２、これらのスイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２１を備える。スイッチングレギュレータ２０を構成する素子のうち、コイルＬ１および平滑容量Ｃ１以外の素子は、半導体チップ上に半導体集積回路（ＩＣ）として構成され、コイルＬ１はこのＩＣに設けられている外部端子Ｐ２に外付け素子として接続されている。
【００１７】
スイッチング制御回路２１は、外部端子Ｐ３にフィードバックされる出力直流電圧Ｖｄｄ２を所定の抵抗比で分圧して出力モニタ電圧を生成する直列抵抗Ｒ１，Ｒ２からなる抵抗分圧回路と、分圧された電圧と基準電圧Ｖｒｅｆとを比較して電位差に応じた電圧を出力する誤差アンプ（誤差増幅回路）２２と、所定の周波数の三角波信号を発生する発振回路２３と、発生された三角波信号と上記誤差アンプ２２の出力電圧とを比較してＰＷＭ制御パルスを生成するＰＷＭコンパレータ２４と、該コンパレータ２４の出力信号をより振幅の大きな信号に変換するレベルシフト回路２５と、該レベルシフト回路２５でレベルシフトされた信号の変化のタイミングを所定時間（例えば数１０μ秒）だけ遅らせる遅延回路２６と、該遅延回路２６の出力信号によってスイッチングトランジスタＱ１，Ｑ２のゲート駆動信号を生成するドライブ回路２７などから構成されている。
【００１８】
上記スイッチング制御回路２１を構成する回路のうち遅延回路２６とドライブ回路２７とスイッチングトランジスタＳＷ１のソース端子には直流電源１０からの直流電圧Ｖｄｄ１が供給され、誤差アンプ２２と発振回路２３とＰＷＭコンパレータ２４とシリーズレギュレータ３０により降圧された内部電源電圧Ｖｄｄｉが供給される。シリーズレギュレータ３０と基準電圧回路４０には直流電源１０からの直流電圧Ｖｄｄ１が供給される。レベルシフト回路２５が内部電源電圧Ｖｄｄｉで動作するコンパレータ２４の出力信号のレベルを判別する前段回路（例えばＣＭＯＳインバータ）と、前段回路の判別結果に応じて直流電圧Ｖｄｄ１レベルの信号を出力する後段回路（例えばフリップフロップ回路）とから構成されている。そのため、レベルシフト回路２５の前段回路にシリーズレギュレータ３０により降圧された内部電源電圧Ｖｄｄｉが供給され、後段回路には直流電源１０からの直流電圧Ｖｄｄ１が供給される。
【００１９】
ＰＷＭコンパレータ２４は、出力直流電圧Ｖｄｄ２が下がるとトランジスタＳＷ１をオン、オフさせるＰＷＭパルスのパルス幅を広げ、逆に出力電圧Ｖｄｄ２が上がるとＰＷＭパルスのパルス幅を狭めるように動作する。つまり、出力直流電圧Ｖｄｄ２のレベルに応じてＰＷＭパルスのデューティ比が変化し、出力直流電圧Ｖｄｄ２が下がるとトランジスタＳＷ１のオン時間を長くし、出力直流電圧Ｖｄｄ２が上がるとトランジスタＳＷ１のオフ時間を短くして、ＰＷＭ方式で出力直流電圧Ｖｄｄ２を一定に保つフィードバック制御を行なう。パルス幅を変化させる代わりに、例えばパルス幅を一定にして周波数を変化させて出力電圧を制御するように構成しても良い。
【００２０】
また、スイッチング制御回路２１は、電源電圧（Ｖｄｄ１）側のトランジスタＳＷ１をオフさせている間にグランド側のトランジスタＳＷ２をオンさせて損失を低減させる同期整流制御を行なう。上記のようなＰＷＭ駆動や同期整流制御自体は公知の方式であるので、詳しい構成と動作の説明は省略する。さらに、スイッチング制御回路２１は、軽負荷時にコイルに逆方向の電流が流れるのを検出して、グランド側のトランジスタＳＷ２をオンさせるべき期間にオフ状態にさせる逆流防止機能を有するように構成することができる。シリーズレギュレータ３０は、入出力端子間に接続された制御用のトランジスタと、出力電圧が目標電圧となるように制御用トランジスタのオン抵抗を制御する電圧を生成する誤差アンプなどの制御回路からなる公知の一般的な回路でよい。
【００２１】
この実施例のＤＣ−ＤＣコンバータにおいては、外部端子Ｐ４から入力される動作状態を指示する制御信号（以下、イネーブル信号ＥＮと称する）が基準電圧回路４０やシリーズレギュレータ３０、誤差アンプ２２、発振回路２３、ＰＷＭコンパレータ２４等に供給されており、イネーブル信号ＥＮがハイレベルにされるとこれらの回路が動作されてＶｄｄ１を変換した電圧Ｖｄｄ２を発生し、イネーブル信号ＥＮがロウレベルにされるとこれらの回路の動作が停止されてＶｄｄ２の発生を中止するように構成されている。具体的には、基準電圧回路４０やシリーズレギュレータ３０、スイッチングレギュレータ２０の内部に設けられているオペアンプの電流源がイネーブル信号ＥＮによってオン、オフされることでそれらの回路は動作状態になったり、非動作状態になったりする。
【００２２】
図３には、上記遅延回路２６の具体的な回路の一例が示されている。
この実施例の遅延回路２６は、シリーズレギュレータ３０により降圧された例えば２．２Ｖのような内部電源電圧Ｖｄｄｉを所定の抵抗比で分圧する直列抵抗Ｒ３，Ｒ４からなる抵抗分圧回路２８と、分圧された電圧Ｖｃをゲート端子に受けるＭＯＳＦＥＴＱ１と、Ｑ１と直列に接続された定電流源Ｉ１と、ＭＯＳＦＥＴＱ１と定電流源Ｉ１との接続ノードＮ１の電位をゲート端子に受けるＭＯＳＦＥＴＱ２と、Ｑ２と直列に接続された定電流源Ｉ２と、ＭＯＳＦＥＴＱ２と定電流源Ｉ２との接続ノードＮ２と接地点との間に接続された容量Ｃ２と、ＭＯＳＦＥＴＱ２と定電流源Ｉ２との接続ノードの電位を入力とするインバータ回路Ｇ１と、インバータ回路Ｇ１の出力信号と前記レベルシフト回路２５の出力信号とを入力信号とするＮＯＲゲート回路Ｇ２とから構成されている。
【００２３】
ここで、上記遅延回路２６の動作を、図４のタイミングチャートを参照しながら説明する。
まず、イネーブル信号ＥＮがロウレベルにされていて回路が非動作状態にされているとき、シリーズレギュレータ３０の出力である内部電源電圧Ｖｄｄｉは０Ｖであるため、ＭＯＳＦＥＴＱ１はオフされ、接続ノードＮ１の電位Ｖｎ１はハイレベル（Ｖｄｄ１）とされ、これによりＭＯＳＦＥＴＱ２がオンされて接続ノードＮ２の電位Ｖｎ２は接地電位である０Ｖになっている（図４のＴ１の期間）。そのため、後段のインバータＧ１の出力Ｖｃｎｔはハイレベルとされ、ＮＯＲゲート回路Ｇ２の出力はレベルシフト回路２５の出力のいかんにかかわらずロウレベルに固定される。
【００２４】
この状態からタイミングｔ１でイネーブル信号ＥＮがハイレベルに変化されると、基準電圧回路４０、シリーズレギュレータ３０、誤差アンプ２２、発振回路２３、コンパレータ２４が活性化されて、まず基準電圧Ｖｒｅｆが立ち上がり、続いてシリーズレギュレータ３０の出力である内部電源電圧Ｖｄｄｉが徐々に上がり始める。そして、抵抗分圧回路２８で分圧された電圧ＶｃがＭＯＳＦＥＴＱ１のしきい値電圧Ｖｔｈ（例えば０．６Ｖ）を越えるタイミングｔ２でＱ１がオフからオンへ変化する。すると、接続ノードＮ１の電位Ｖｎ１がロウレベル（０Ｖ）に変化され、これによりＭＯＳＦＥＴＱ２がオフされて、定電流源Ｉ２の電流によって容量Ｃ２が充電されることで、接続ノードＮ２の電位Ｖｎ２が一定の速度で上昇を開始する。そして、タイミングｔ３で接続ノードＮ２の電位Ｖｎ２が後段のインバータＧ１の論理しきい値ＶLTを越えると、インバータＧ１の出力がロウレベルに変化して、ＮＯＲゲート回路Ｇ２の出力はレベルシフト回路２５の出力に応じて変化するようになる。
【００２５】
本実施例の遅延回路２６は、イネーブル信号ＥＮがハイレベルに変化してからインバータＧ１の出力Ｖｃｎｔがロウレベルに変化するまでの時間Ｔ２が数１０μ秒となるように、定電流源Ｉ２の電流値と容量Ｃ２の値が設定されている。また、ＮＯＲゲート回路Ｇ２の出力が固定されている間、ドライブ回路２７はスイッチングトランジスタＳＷ１，ＳＷ２を共にオフの状態にさせるような駆動信号を出力するように構成されている。これにより、スイッチングレギュレータ２０の動作が安定しないつまりコンパレータ２４の出力のレベルが不安定な動作開始直後の信号がドライブ回路２７へ供給されて、レベルシフト回路２５やドライブ回路２７などの動作が不安定となるときには、その不安定な出力により出力スイッチングトランジスタが駆動されないようにすることができる。不安定な出力により出力スイッチングトランジスタを駆動すると例えば出力トランジスタＳＷ１，ＳＷ２に貫通電流が流れるなどの不具合が発生する。
【００２６】
また、図３の回路において、ＭＯＳＦＥＴＱ１のゲート端子にシリーズレギュレータ３０で生成された内部電源電圧Ｖｄｄｉを抵抗分割した電圧Ｖｃを入力させる代わりに、外部から供給されるイネーブル信号ＥＮを入力させるとともに、定電流源Ｉ２と容量Ｃ２からなる時定数を大きくしておいてもレベルシフト回路２５から出力される信号のタイミングを遅らせることができる。ただし、このようにすると、シリーズレギュレータの出力電圧の立上り時間にはばらつきがあるので、最大ばらつきに合わせて時定数を決定しておく必要があり、それによってばらつきの小さなチップにおける出力タイミングが必要以上に遅れてしまうおそれがある。これに対し、実施例のように遅延回路２６により内部電源電圧Ｖｄｄｉを監視して、内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を後段のドライブ回路２７へ供給させないように構成することによって、シリーズレギュレータの出力電圧の立上り時間にばらつきがあったとしてもばらつきに応じて最適なタイミングで出力させるようにすることができる。
【００２７】
また、図３の回路においては、入力直流電圧Ｖｄｄ１が投入されてノードＮ２の電位Ｖｎ２が後段のインバータＧ１の論理しきい値電圧ＶLTに達する前にＭＯＳＦＥＴＱ２がオンされるように各素子の定数を設定しておけば、実施例のようなイネーブル信号ＥＮがなくても、入力直流電圧Ｖｄｄ１の立ち上がりに応じて図３の回路が自動的に働いて、レベルシフト回路２５からのＰＷＭ信号を駆動用トランジスタＳＷ１，ＳＷ２へ供給させないようにすることができる。
【００２８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、図３の遅延回路は一例であってこのような構成の回路に限定されるものではなく、ＭＯＳＦＥＴＱ１と直列に接続される定電流源Ｉ１は負荷として作用する抵抗素子あるいはＭＯＳＦＥＴであってもよい。また、遅延回路は、図３に示されているようなアナログ回路からなるものに限定されず、発振回路２３から出力される信号あるいは外部から供給されるクロック信号を計数するカウンタ回路とすることも可能である。
【００２９】
さらに、前記実施例においては、スイッチングレギュレータを構成するトランジスタＳＷ１，ＳＷ２をＩＣのチップ内に形成したものを示したが、これらのトランジスタには比較的大きな電流が流されるので、外付けの素子として接続するように構成しても良い。シリーズレギュレータ３０を構成する制御用トランジスタも同様である。また、スイッチングトランジスタＳＷ１，ＳＷ２のうちグランド側のトランジスタはダイオードに置き換えることも可能である。
【００３０】
また、前記実施例においては、出力電圧Ｖｄｄ２を分圧する抵抗Ｒ１，Ｒ２をチップ内部に設けているが、外付け抵抗を設けてチップ外部で分圧された電圧を外部端子Ｐ４から誤差アンプ２２へ入力させるように構成することも可能である。さらに、外部からイネーブル信号ＥＮを与える代わりに、入力直流電圧Ｖｄｄ１の立ち上がりを検出する電源立上り検出回路を設けて、その出力をイネーブル信号としてシリーズレギュレータ３０や基準電圧回路４０、誤差アンプ２２、発振回路２３、ＰＷＭコンパレータ２４等へ供給するように構成しても良い。
【産業上の利用可能性】
【００３１】
以上の説明では、本発明をＤＣ−ＤＣコンバータに適用した例を説明したが、本発明にそれに限定されるものではなく、例えばリチウムイオン電池等の蓄電池の充電を行なう充電装置のようなレギュレータと該レギュレータからの電源電圧で動作する回路を内蔵し、外部からの制御信号によって動作状態にされたり非動作状態にされたりする装置に利用することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は本発明に先立って検討したＤＣ−ＤＣコンバータの一例を示すブロック構成図である。
【図２】図２は本発明を適用したＤＣ−ＤＣコンバータの一実施例を示すブロック構成図である。
【図３】図３は実施例のＤＣ−ＤＣコンバータを構成する遅延回路の具体的な回路の一例を示すブロック構成図である。
【図４】図４は実施例のＤＣ−ＤＣコンバータの動作開始直後の各部の信号や電位の変化の様子を示すタイミングチャートである。
【符号の説明】
【００３３】
１０  直流電源
２０  スイッチングレギュレータ
２１  スイッチング制御回路
２２  誤差アンプ
２３  発振回路
２４  ＰＷＭコンパレータ
２５  レベルシフト回路
２６  遅延回路
２７  ドライブ回路
３０  シリーズレギュレータ
４０  基準電圧回路
Ｌ１  コイル（インダクタンス素子）
Ｃ１  平滑容量
ＳＷ１，ＳＷ２  コイル駆動用スイッチングトランジスタ
【図１】
2007151322.tif 000003
【図２】
2007151322.tif 000004
【図３】
2007151322.tif 000005
【図４】
2007151322.tif 000006