(57)【要約】【課題】データ駆動電圧を等差化して階調を表現する能力と消費電力を減少させるようにする平板表示装置及びデータ信号形成方法を提供する。【解決手段】データ信号と走査信号の伝達を受けて画像を表現する画素部１００と、映像信号を利用してデータ信号を生成し画素部１００に伝達するデータ駆動部２００と、走査信号を生成して画素部１００に伝達する走査駆動部３００とを含み、データ駆動部２００は、映像信号の少なくとも１つの上位ビットによってデータ信号の電圧を調節し、映像信号の下位ビットによってデータ信号のパルス幅を調節して輝度を調節する。【選択図】図７
2007241228.tif 000002
【特許請求の範囲】
【請求項１】
データ信号及び走査信号の伝達を受けて画像を表現する画素部と；
映像信号を用いて前記データ信号を生成し、前記画素部に伝達するデータ駆動部と；
前記走査信号を生成し、前記画素部に伝達する走査駆動部と；
を含み、
前記データ駆動部は、前記映像信号の少なくとも１つの上位ビットによって前記データ信号の電圧を調節し、前記映像信号の前記上位ビットを除いた下位ビットによって前記データ信号のパルス幅を調節して輝度を調節することを特徴とする、平板表示装置。
【請求項２】
前記データ駆動部は、
前記映像信号を直列入力されるシフトレジスタと；
前記シフトレジスタから伝達された前記映像信号を前記上位ビットと前記下位ビットとに区分して並列出力するラッチと；
所定の数を順次カウントするカウンタと；
前記ラッチから前記映像信号の前記下位ビットを入力され、前記カウンタでカウントされたカウント数と前記下位ビットにより表される値とを比較し、前記カウント数が前記下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；
前記映像信号の少なくとも１つの前記上位ビットにより表される値に応じて前記データ信号の電圧を選択する電圧選択部と；
前記電圧選択部で選択された前記電圧によって前記データ信号の電圧を決定し、前記比較器から信号が出力される時点で前記画素部に前記データ信号を伝達するレベルシフタと；
を含むことを特徴とする、請求項１に記載の平板表示装置。
【請求項３】
前記データ駆動部は、
前記映像信号を直列入力されるシフトレジスタと；
前記シフトレジスタから伝達された前記映像信号を前記上位ビットと前記下位ビットとに区分して並列出力するラッチと；
所定の数をカウントし、前記所定の数をカウントする時間がそれぞれ異なる複数のカウンタと；
前記ラッチから前記映像信号の前記下位ビットを入力され、前記複数のカウンタのうち１つのカウンタでカウントされたカウント数と前記下位ビットにより表される値とを比較し、前記カウント数が前記下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；
前記映像信号の少なくとも１つの前記上位ビットにより表される値に応じて前記データ信号の振幅を選択する電圧選択部と；
前記電圧選択部で選択された前記振幅によって前記データ信号の振幅を決定し、前記比較器から信号が出力される時点で前記画素部に前記データ信号を伝達するレベルシフタと；
を含むことを特徴とする、請求項１に記載の平板表示装置。
【請求項４】
前記複数のカウンタは、互いに異なる周期を持つクロック信号の伝達を受けて動作することを特徴とする、請求項３に記載の平板表示装置。
【請求項５】
前記カウンタは、オンタイム区間で前記下位ビットにより表現可能な範囲にあたる数をカウントすることを特徴とする、請求項２または３のいずれかに記載の平板表示装置。
【請求項６】
前記オンタイム区間は、前記カウンタで前記下位ビットにより表現可能な範囲より少なくとも１つ大きい数をカウントするのに必要な時間であることを特徴とする、請求項５に記載の平板表示装置。
【請求項７】
前記走査駆動部は、走査信号と前記走査信号の直前の走査信号との間にブランキング区間が形成されるように走査信号を生成することを特徴とする、請求項１〜６のいずれかに記載の平板表示装置。
【請求項８】
前記画素部は、電子放出表示素子を含むことを特徴とする、請求項１〜７のいずれかに記載の平板表示装置。
【請求項９】
映像信号を直列入力されるシフトレジスタと；
前記シフトレジスタから伝達された前記映像信号を上位ビットと下位ビットとに区分して並列出力するラッチと；
所定の数を順次カウントするカウンタと；
前記ラッチから前記映像信号の前記下位ビットを入力され、前記カウンタでカウントされたカウント数と前記下位ビットにより表される値とを比較し、前記カウント数が前記下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；
前記映像信号の少なくとも１つの前記上位ビットにより表される値に応じて前記データ信号の電圧を選択する電圧選択部と；
前記電圧選択部で選択された前記電圧によって前記データ信号の電圧を決定し、前記比較器から信号が出力される時点で前記画素部に前記データ信号を伝達するレベルシフタと；
を含むことを特徴とする、データ駆動部。
【請求項１０】
前記カウンタは、オンタイム区間で前記下位ビットにより表現可能な範囲にあたる数をカウントすることを特徴とする、請求項９に記載のデータ駆動部。
【請求項１１】
前記オンタイム区間は、前記カウンタで前記下位ビットにより表現可能な範囲より少なくとも１つ大きい数をカウントするのに必要な時間であることを特徴とする、請求項１０に記載のデータ駆動部。
【請求項１２】
映像信号を直列入力してもらうシフトレジスタと；
前記シフトレジスタから伝達された前記映像信号を少なくとも１つの上位ビットと前記上位ビットを除いた下位ビットとに区分して並列出力するラッチと；
所定の数をカウントし、前記所定の数をカウントする時間がそれぞれ異なる複数のカウンタと；
前記ラッチから前記映像信号の前記下位ビットを入力され、前記複数のカウンタのうち１つのカウンタでカウントされたカウント数と前記下位ビットにより表される値とを比較し、前記カウント数が前記下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；
前記映像信号の少なくとも１つの前記上位ビットにより表される値に応じて前記データ信号の振幅を選択する電圧選択部と；
前記電圧選択部で選択された前記振幅によって前記データ信号の振幅を決定し、前記比較器から信号が出力される時点で前記画素部に前記データ信号を伝達するレベルシフタと；
を含むことを特徴とする、データ駆動部。
【請求項１３】
前記複数のカウンタは、互いに異なる周期を持つクロック信号の伝達を受けて動作することを特徴とする、請求項１２に記載のデータ駆動部。
【請求項１４】
前記カウンタは、オンタイム区間で前記下位ビットにより表現可能な範囲にあたる数をカウントすることを特徴とする、請求項１２に記載のデータ駆動部。
【請求項１５】
前記オンタイム区間は、前記カウンタで前記下位ビットにより表現可能な範囲より少なくとも１つ大きい数をカウントするのに必要な時間であることを特徴とする、請求項１４に記載のデータ駆動部。
【請求項１６】
映像信号を変換することにより生成され、階調を表現するデータ信号を形成する方法において：
前記映像信号の伝達を受けて前記映像信号を上位ビットと下位ビットとに区分する段階と；
前記上位ビットで表される値を用いて前記データ信号の電圧を決める段階と；
前記下位ビットで表される値を用いて前記データ信号のパルス幅を決める段階と；
を含むことを特徴とする、データ信号形成方法。
【請求項１７】
前記データ信号のパルス幅を決める段階は、所定の数を順次カウントし、前記下位ビットで表される数値とカウントした数とが一致する時点で前記データ信号を出力することにより前記データ信号のパルス幅を決めることを特徴とする、請求項１６に記載のデータ信号形成方法。
【請求項１８】
前記順次カウントする時間は、オンタイムより短い時間であることを特徴とする、請求項１７に記載のデータ信号形成方法。
【請求項１９】
前記データ信号のパルス幅を決める段階は、前記映像信号の上位ビットで表される値に対応して前記所定の数を順次カウントする時間が異なるように設定され、前記映像信号の下位ビットで表される値に対応する数をカウントした時点で前記データ信号を出力し、前記データ信号のパルス幅を決めることを特徴とする、請求項１７に記載のデータ信号形成方法。
【請求項２０】
映像信号の階調値を前記階調値の大きさに対応する複数の範囲に区分し、前記各範囲別にそれぞれ異なる基準電圧とカウント時間とを設定する段階と；
前記映像信号を入力され、前記映像信号の上位ビットを用いて前記複数の範囲のうちいずれか１つを選択する段階と；
前記選択された範囲に対応する基準電圧とカウント時間とを用いて、データ信号の電圧とパルス幅とを決める段階と；
を含むことを特徴とする、データ信号形成方法。
【請求項２１】
前記データ信号のパルス幅は、前記映像信号の下位ビットのにより表される数と前記下位ビットにより表される数までカウントする時間とを用いて決定されることを特徴とする、請求項２０に記載のデータ信号形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
パソコン、携帯電話、ＰＤＡなどの携帯情報端末などの表示装置や各種情報器機のモニターとして薄型軽量の平板表示装置が利用されている。このような平板表示装置には液晶パネルを利用したＬＣＤ、有機発光素子を利用した有機発光表示装置、プラズマパネルを利用したＰＤＰ、電子放出素子を利用した電界放出表示素子などが知られている。
【０００３】
平板表示装置は、構造的にアクティブマトリックス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）とパッシブマトリックス（Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ）とに区分することができ、また、発光原理の側面からメモリ駆動方式と非メモリ駆動方式とに区分することができる。
【０００４】
一般に、アクティブマトリックス方式はメモリ駆動方式と関連があり、パッシブマトリックス方式は非メモリ駆動方式と関連があると言える。アクティブマトリックス方式とメモリ駆動方式は、フレーム単位の周期に発光する方式で、パッシブマトリックス方式と非メモリ駆動方式はライン単位の周期に発光する方式である。
【０００５】
現在、汎用化されている中大型平板表示装置についてよく調べてみると、ＴＦＴ−ＬＣＤ（Thin  Film  Transistor  Liquid  Crystal  Display）はアクティブマトリックス方式で、新しい平板表示装置として開発されている有機発光表示装置も同様にアクティブマトリックス方式である。
【０００６】
一方、新しい平板表示装置である電子放出表示素子（Electron  Emission  Display  Device）及びＰＤＰ（Plazma  Display  Panel）などはパッシブマトリックス方式であり、他の平板表示装置とは違って非メモリ駆動方式で、水平ラインを順次選択しながら水平ラインの中で選択されたラインが選択された時のみに発光するラインスキャン方式を適用する。パッシブマトリックス方式には、データ信号のパルス幅を調節して輝度を調節するパルス幅変調方式がある。
【０００７】
図１は、パルス幅変調方式によってデータ信号を生成するデータ駆動部を示す構造図である。図１を参照して説明すると、データ駆動部は、シフトレジスタ１１、ラッチ１２、カウンタ１３、比較器１４、レベルシフタ１５及びバッファー１６を含む。
【０００８】
シフトレジスタ１１には、映像信号が直列入力され、シフトレジスタ１１は、入力された映像信号をラッチ１２に伝達する。ラッチ１２は、直列入力される映像信号を並列出力して比較器１４に伝達する。
【０００９】
カウンタ１３は、映像信号の入力階調が８ビットで表現される場合、２５５から０までの数をクロックを利用してカウントする。この時、カウンタ１３には、１、２、３、…２５４、２５５のようにカウントをするアップカウンタ、もしくは、２５５、２５４、２５３、…２、１のようにカウントをするダウンカウンタのいずれかを使うことができる。あるいは、アップカウンタとダウンカウンタとを一緒に使うこともできる。
【００１０】
アップカウンタとダウンカウンタとが一緒に使われる場合には、まず、ダウンカウンタが動作し、ダウンカウンタがカウントを終えた後、アップカウンタが動作してカウントを行う。
【００１１】
比較器１４は、ラッチ１２に入力される映像信号とカウンタ１３でカウントした数とを比較し、映像信号の値とカウンタ１３の値とが一致する時点で信号を出力する。カウンタ１３でアップカウンタとダウンカウンタとを一緒に使う場合には、まず、ダウンカウンタでカウントされた数と映像信号の値とを比較し、映像信号の値とカウントされた数とが一致する時点で信号を出力し、信号が維持されるようにする。ダウンカウンタのカウントが終わった後、アップカウンタがカウントを行い、カウントされた数と映像信号の値を比較して、映像信号の値とカウントされた数が一致した時点で信号の出力を中断する。そして、比較器１４から出力される信号は、レベルシフタ１５を通じてバッファー１６に伝達され、データ信号が出力される。
【００１２】
図２ａ〜図２ｃは、図１に示されたデータ駆動部において、パルス幅変調方式で駆動されることを示すタイミング図である。
【００１３】
図２ａは、図１に示されたデータ駆動部に採用されたカウンタが、ダウンカウンタとアップカウンタとである場合のタイミング図を示す。図２ｂは、図１に示されたデータ駆動部に採用されたカウンタが、ダウンカウンタである場合を示し、図２ｃは、図１に示されたデータ駆動部に採用されたカウンタがアップカウンタである場合を示す。
【００１４】
データ駆動部は、８ビット階調を表現するデータ信号を生成し、１ラインが発光する間、データ駆動部で映像信号の入力階調によって画素の発光時間を調節して各階調を表現する。
【００１５】
図２ａを参照して説明すると、１ラインのオンタイムの間、データ駆動部でダウンカウンタを利用してクロックをカウントし、２５５から０までカウントした後、アップカウンタを利用してクロックをカウントし、０から２５５までカウントする。
【００１６】
映像信号の入力階調が０であればデータ駆動部から出力されるデータ信号の電圧がグラウンド電圧を維持するようにして０階調を表現するようにし、映像信号の入力階調が１であれば比較器によってダウンカウンタが１をカウントする地点とアップカウンタが１をカウントする地点の間のデータ信号の電圧がＶｐｐ電圧を維持するようにする。
【００１７】
入力階調が２であれば、比較器によってダウンカウンタが２をカウントする地点とアップカウンタが２をカウントする地点との間の区間で、データ信号の電圧がＶｐｐ電圧を維持するようにする。また、入力階調が２５５であれば、比較器によってダウンカウンタが２５５をカウントする地点とアップカウンタが２５５をカウントする地点との間の区間で、データ信号の電圧がＶｐｐ電圧を維持するようにする。
【００１８】
したがって、クロックにより各階調毎にデータ信号がＶｐｐ電圧を維持する時間に差を発生させることにより、データ駆動部は、ダウンカウンタとアップカウンタを利用して２５５階調を表現する。また、データ信号がＶｐｐ電圧を維持する区間が、階調が大きくなるにつれてオンタイム区間の中央から生成される。
【００１９】
図２ｂを参照して説明すると、図２ｂは、カウンタにダウンカウンタのみを利用してカウントした場合を示したもので、図２ａで説明したダウンカウンタの動作と同様に動作してデータ信号を生成する。
【００２０】
図２ｃを参照して説明すると、図２ｃは、カウンタにアップカウンタのみを利用してカウントした場合を示したもので、図２ａで説明したアップカウンタの動作と同様に動作してデータ信号を生成する。
【００２１】
一方、従来の平板表示装置及びデータ信号形成方法に関する技術を記載した文献としては、下記特許文献１及び２がある。
【００２２】
【特許文献１】大韓民国特許公開第２００２−００５９４９０号明細書
【特許文献２】特開２００３−８４７３２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述したようなパルス幅変調方式によると、パルス幅と放出電流量の扇形的な関係によって駆動が容易であるが、ゲート電極とカソード電極との間に電界を印加するための充放電消費電力が大きいという問題点がある。また、高階調を表現する場合であっても走査信号が印加されるオンタイム時間は変化しないため、走査信号が印加される短い時間を分配して階調を表現することにより各階調間の間隔があまりにも短くなり、階調を表現するのに多くの制約が発生するという問題点もある。また、パネルが高解像度になれば、１ラインあたりのオンタイムが短くなるので、相対的に低解像度のパネルの場合より階調表現に使われる時間の制約をさらに受けるようになる。
【００２４】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、データ信号の電圧を等差化して階調を表現する能力を高め、消費電力を減少させることが可能な、新規かつ改良された平板表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、本発明のある観点によれば、データ信号及び走査信号の伝達を受けて画像を表現する画素部と；映像信号を用いてデータ信号を生成し、画素部に伝達するデータ駆動部と；走査信号を生成し、画素部に伝達する走査駆動部と；を含み、データ駆動部は、映像信号の少なくとも１つの上位ビットによってデータ信号の電圧を調節し、映像信号の上位ビットを除いた下位ビットによってデータ信号のパルス幅を調節して輝度を調節することを特徴とする、平板表示装置が提供される。
【００２６】
また、データ駆動部は、映像信号を直列入力されるシフトレジスタと；シフトレジスタから伝達された映像信号を上位ビットと下位ビットとに区分して並列出力するラッチと；所定の数を順次カウントするカウンタと；ラッチから映像信号の下位ビットを入力され、カウンタでカウントされたカウント数と下位ビットにより表される値とを比較し、カウント数が下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；映像信号の少なくとも１つの上位ビットにより表される値に応じてデータ信号の電圧を選択する電圧選択部と；電圧選択部で選択された電圧によってデータ信号の電圧を決定し、比較器から信号が出力される時点で画素部にデータ信号を伝達するレベルシフタと；を含んで構成されてもよい。
【００２７】
あるいは、データ駆動部は、映像信号を直列入力されるシフトレジスタと；シフトレジスタから伝達された映像信号を上位ビットと下位ビットとに区分して並列出力するラッチと；所定の数をカウントし、所定の数をカウントする時間がそれぞれ異なる複数のカウンタと；ラッチから映像信号の下位ビットを入力され、複数のカウンタのうち１つのカウンタでカウントされたカウント数と下位ビットにより表される値とを比較し、カウント数が下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；映像信号の少なくとも１つの上位ビットにより表される値に応じてデータ信号の振幅を選択する電圧選択部と；電圧選択部で選択された振幅によってデータ信号の振幅を決定し、比較器から信号が出力される時点で画素部にデータ信号を伝達するレベルシフタと；を含んで構成されてもよい。
【００２８】
また、複数のカウンタは、互いに異なる周期を持つクロック信号の伝達を受けて動作するようにしてもよい。
【００２９】
また、カウンタは、オンタイム区間で下位ビットにより表現可能な範囲にあたる数をカウントするようにしてもよい。
【００３０】
また、オンタイム区間は、カウンタで下位ビットにより表現可能な範囲より少なくとも１つ大きい数をカウントするのに必要な時間であってもよい。
【００３１】
また、走査駆動部は、走査信号と走査信号の直前の走査信号との間にブランキング区間が形成されるように走査信号を生成してもよい。
【００３２】
また、画素部は、電子放出表示素子を含んてもよい。
【００３３】
また、上記課題を解決するために、本発明の別の観点によれば、映像信号を直列入力されるシフトレジスタと；シフトレジスタから伝達された映像信号を上位ビットと下位ビットとに区分して並列出力するラッチと；所定の数を順次カウントするカウンタと；ラッチから映像信号の下位ビットを入力され、カウンタでカウントされたカウント数と下位ビットにより表される値とを比較し、カウント数が下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；映像信号の少なくとも１つの上位ビットにより表される値に応じてデータ信号の電圧を選択する電圧選択部と；電圧選択部で選択された電圧によってデータ信号の電圧を決定し、比較器から信号が出力される時点で画素部にデータ信号を伝達するレベルシフタと；を含むデータ駆動部が提供される。
【００３４】
また、カウンタは、オンタイム区間で下位ビットにより表現可能な範囲にあたる数をカウントするようにしてもよい。
【００３５】
また、オンタイム区間は、カウンタで下位ビットにより表現可能な範囲より少なくとも１つ大きい数をカウントするのに必要な時間であってもよい。
【００３６】
また、上記課題を解決するために、本発明の別の観点によれば、映像信号を直列入力してもらうシフトレジスタと；シフトレジスタから伝達された映像信号を少なくとも１つの上位ビットと上位ビットを除いた下位ビットとに区分して並列出力するラッチと；所定の数をカウントし、所定の数をカウントする時間がそれぞれ異なる複数のカウンタと；ラッチから映像信号の下位ビットを入力され、複数のカウンタのうち１つのカウンタでカウントされたカウント数と下位ビットにより表される値とを比較し、カウント数が下位ビットにより表される値と一致する時点で所定の信号を出力する比較器と；映像信号の少なくとも１つの上位ビットにより表される値に応じてデータ信号の振幅を選択する電圧選択部と；電圧選択部で選択された振幅によってデータ信号の振幅を決定し、比較器から信号が出力される時点で画素部にデータ信号を伝達するレベルシフタと；を含むデータ駆動部が提供される。
【００３７】
また、複数のカウンタは、互いに異なる周期を持つクロック信号の伝達を受けて動作するようにしてもよい。
【００３８】
また、カウンタは、オンタイム区間で下位ビットにより表現可能な範囲にあたる数をカウントするようにしてもよい。
【００３９】
オンタイム区間は、カウンタで下位ビットにより表現可能な範囲より少なくとも１つ大きい数をカウントするのに必要な時間であってもよい。
【００４０】
また、上記課題を解決するために、本発明の別の観点によれば、映像信号を変換することにより生成され、階調を表現するデータ信号を形成する方法において：映像信号の伝達を受けて映像信号を上位ビットと下位ビットとに区分する段階と；上位ビットで表される値を用いてデータ信号の電圧を決める段階と；下位ビットで表される値を用いてデータ信号のパルス幅を決める段階と；を含むデータ信号形成方法が提供される。
【００４１】
また、データ信号のパルス幅を決める段階は、所定の数を順次カウントし、下位ビットで表される数値とカウントした数とが一致する時点でデータ信号を出力することによりデータ信号のパルス幅を決めるようにしてもよい。
【００４２】
また、順次カウントする時間は、オンタイムより短い時間であってもよい。
【００４３】
また、データ信号のパルス幅を決める段階は、映像信号の上位ビットで表される値に対応して所定の数を順次カウントする時間が異なるように設定され、映像信号の下位ビットで表される値に対応する数をカウントした時点でデータ信号を出力し、データ信号のパルス幅を決めるようにしてもよい。
【００４４】
また、上記課題を解決するために、本発明の別の観点によれば、映像信号の階調値を階調値の大きさに対応する複数の範囲に区分し、各範囲別にそれぞれ異なる基準電圧とカウント時間とを設定する段階と；映像信号を入力され、映像信号の上位ビットを用いて複数の範囲のうちいずれか１つを選択する段階と；選択された範囲に対応する基準電圧とカウント時間とを用いて、データ信号の電圧とパルス幅とを決める段階と；を含むデータ信号形成方法が提供される。
【００４５】
また、データ信号のパルス幅は、映像信号の下位ビットで表される数と下位ビットにより表される数までカウントする時間とを用いて決定されてもよい。
【発明の効果】
【００４６】
以上説明したように、本発明にかかる平板表示装置及びデータ信号形成方法によれば、平板表示装置の階調表現能力を高め、消費電力を減少させることができる。
【発明を実施するための最良の形態】
【００４７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００４８】
（第１の実施形態）
まず、本発明の第１の実施形態にかかるデータ駆動部について説明する。図３は、本実施形態にかかるデータ駆動部を示す構造図である。図３を参照して説明すると、データ駆動部は、シフトレジスタ２１０ａ、ラッチ２２０ａ、カウンタ２３０ａ、比較器２４０ａ、電圧選択部２５０ａ、レベルシフタ２６０ａ及びバッファー２７０ａを含む。
【００４９】
シフトレジスタ２１０ａは、０から１０２３階調を表現する１０ビットの映像信号を直列入力され、入力された映像信号をラッチ２２０ａに伝達する。ラッチ２２０ａは、直列入力される１０ビットの映像信号を並列出力し、比較器２４０ａに映像信号の下位８ビットを伝達し、電圧選択部２５０ａに上位２ビットを伝達する。
【００５０】
カウンタ２３０ａは、アップカウンタとダウンカウンタを同時に具備するか、アップカウンタのみを具備するか、あるいはダウンカウンタのみを具備して構成される。カウンタ２３０ａはクロックを利用してカウントをする。
【００５１】
そして、比較器２４０ａは、ラッチ２２０ａから入力される映像信号の値とカウンタ２３０ａでカウントした数とを比較して信号を出力する。
【００５２】
また、電圧選択部２５０ａは、ラッチ２２０ａから伝達された２ビットの信号を用いて電圧を選択する。本実施形態においては、電圧選択部２５０ａは、２ビットの信号に応じてＶ０、Ｖ１、Ｖ２、及びＶ３の全部で四つの電圧のいずれかを選択するように示されているが、伝達を受けた信号のビット数にしたがって２個以上の電圧の中からいずれか１つを選択する選択信号を出力するように構成される。
【００５３】
レベルシフタ２６０ａは、比較器２４０ａから出力された信号と電圧選択部２５０ａから出力される選択信号とによって、Ｖ０、Ｖ１、Ｖ２、またはＶ３のうちいずれか１つをロー電圧として選択し、Ｖ１、Ｖ２、Ｖ３、またはＶ４のうちいずれか１つをハイ電圧として選択するようにする。この時、ロー電圧がＶ０の場合、ハイ電圧はＶ１、ロー電圧がＶ１の場合ハイ電圧はＶ２、ロー電圧がＶ２の場合ハイ電圧はＶ３、ロー電圧がＶ３の場合ハイ電圧はＶ４が選択される。したがって、レベルシフタ２６０ａは、比較器２４０ａと電圧選択部２５０ａとによって所定の電圧と所定のオンタイムとを持つ信号を出力する。そして、レベルシフタ２６０ａから出力された信号は、バッファー２７０ａに伝達され、データ信号が出力される。
【００５４】
図４ａ〜図４ｆは、図３に示されたデータ駆動部の動作の第１実施例を示す波形図である。図４ａ〜図４ｆを参照して説明すれば、データ駆動部２００（図７参照）は、１０ビットの映像信号の入力を受け、データ信号のパルス幅と振幅とを利用して１０ビットの階調を表現できるようにする。
【００５５】
まず、入力される映像信号の階調が０であれば、走査駆動部３００（図７参照）によって１ラインがオンタイムを維持する時間の間、カウンタ２３０ａでクロックをカウントする。カウンタ２３０ａは、クロックの上昇時（ｒｉｓｉｎｇ  ｔｉｍｅ）と下降時（ｆａｌｌｉｎｇ  ｔｉｍｅ）にそれぞれカウントし、先にダウンカウンタが動作して２５５から０までの数を順次カウントした後、アップカウンタが動作して０から２５５までの数を順次カウントする。
【００５６】
次に、電圧選択部２５０ａは、４つの電圧の中からいずれか１つの電圧をデータ信号の基準電圧として出力するようにする。出力する基準電圧は、ラッチ２２０ａから入力される映像信号の階調値の中の上位２ビットに対する値に応じて４つの電圧の中からいずれか１つを選択する。したがって、上位２ビットで示される値が０（１０）であれば基準電圧がＶ０になるように選択し、１（１０）であれば基準電圧がＶ１になるように選択し、２（１０）であれば基準電圧がＶ２になるように選択し、３（１０）であれば基準電圧がＶ３になるように選択する。
【００５７】
この時、入力される映像信号の階調値が０の場合、１０ビットの上位２ビットは００（２）を示すため、データ信号のロー電圧はＶ０になり、データ信号のハイ電圧はＶ１になる。また、映像信号の下位８ビットは００００００００（２）を示す。まず、ダウンカウンタが動作して２５５から０までカウントした後、アップカウンタ動作をして０から２５５までカウントする。この時、比較器２４０ａで比較される信号は０なので、データ信号はＶ０電圧を維持する。
【００５８】
一方、入力される映像信号の階調値が２の場合、１０ビットの上位２ビットは００（２）を示すため、データ信号のロー電圧はＶ０になり、データ信号のハイ電圧はＶ１になる。また、映像信号の下位８ビットは００００００１０（２）を示す。まず、ダウンカウンタが動作して２５５から０までカウントした後、アップカウンタが動作して０から２５５までカウントする。この時、比較器で比較される映像信号の下位８ビットが示す値は２（１０）なので、先にダウンカウンタが２（１０）をカウントする時点までデータ信号はＶ０の電圧を維持し、ダウンカウンタが２（１０）をカウントする時点からアップカウンタが２（１０）をカウントする時点の間、データ信号はＶ１電圧を維持する。
【００５９】
そして、アップカウンタが２（１０）をカウントする時点以後、データ信号は再度Ｖ０の電圧を維持するようになる。したがって、データ信号は、１つのラインがオンタイムである時間の中間で所定の時間の間Ｖ１の電圧を維持し、残り時間の間Ｖ０の電圧を維持するようになる。
【００６０】
また、入力される映像信号の階調値が２５８の場合、１０ビットの上位２ビットは０１（２）を示すため、データ信号のロー電圧はＶ１になり、データ信号のハイ電圧はＶ２になる。また、映像信号の下位８ビットは００００００１０（２）を示す。まず、ダウンカウンタが動作して２５５から０までカウントした後、アップカウンタが動作して０から２５５までカウントする。この時、比較器で比較される映像信号の下位８ビットが示す値は２（１０）なので、先にダウンカウンタが２（１０）をカウントする時点までデータ信号はＶ１の電圧を維持し、ダウンカウンタが２（１０）をカウントする時点からアップカウンタが２（１０）をカウントする時点の間、データ信号はＶ２電圧を維持する。そして、アップカウンタが２（１０）をカウントする時点以後は、またＶ１の電圧を維持する。したがって、データ信号は、１つのラインがオンタイムである時間の中間で所定の時間の間Ｖ２の電圧を維持し、残り時間の間Ｖ１の電圧を維持するようになる。
【００６１】
また、入力される映像信号の階調値が５１４の場合、１０ビットの上位２ビットは１０（２）を示すため、データ信号のロー電圧はＶ２になり、データ信号のハイ電圧はＶ３になる。また、映像信号の下位８ビットは００００００１０（２）を示す。まず、ダウンカウンタが動作して２５５から０までカウントした後、アップカウンタが動作して０から２５５までカウントする。この時、比較器で比較される映像信号の下位８ビットが示す値は２（１０）なので、先にダウンカウンタが２（１０）をカウントする時点までデータ信号はＶ２の電圧を維持し、ダウンカウンタが２（１０）をカウントする時点からアップカウンタが２（１０）をカウントする時点の間データ信号はＶ３電圧を維持する。そして、アップカウンタが２（１０）をカウントする時点以後に、またＶ２の電圧を維持する。したがって、データ信号は１つのラインがオンタイムである時間の中間で所定の時間の間Ｖ３の電圧を維持し、残り時間の間Ｖ２の電圧を維持するようになる。
【００６２】
さらに、入力される映像信号の階調値が７７０の場合、１０ビットの上位２ビットは１１（２）を示すため、データ信号のロー電圧はＶ３にり、データ信号のハイ電圧はＶ４になる。また、映像信号の下位８ビットは００００００１０（２）を示す。まず、ダウンカウンタが動作して２５５から０までカウントした後、アップカウンタが動作して０から２５５までカウントする。この時、比較器で比較される映像信号の下位８ビットが示す値は２（１０）なので、先にダウンカウンタが２（１０）をカウントする時点までデータ信号はＶ３の電圧を維持し、ダウンカウンタが２（１０）をカウントする時点からアップカウンタが２（１０）をカウントする時点の間データ信号はＶ４電圧を維持する。そして、アップカウンタが２（１０）をカウントする時点以後に、再度Ｖ３の電圧を維持する。したがって、データ信号は１つのラインがオンタイムである時間の中間で所定の時間の間Ｖ４の電圧を維持し、残り時間の間Ｖ３の電圧を維持するようになる。
【００６３】
そして、１ラインの映像信号のオンタイム区間がカウンタでカウントする時間よりさらに長く維持されるようにする。もし、オンタイム区間がカウンタでカウントする時間と同じであれば、映像信号の階調が２５５と２５６、５１１と５１２及び７６７と７６８の階調が同じに表現されてしまうからである。
【００６４】
したがって、１ラインの映像信号のオンタイム区間が、カウンタでカウントする時間より少なくとも１クロックの時間だけ長く維持されるようにすれば、２５５階調は所定の時間の間Ｖ１電圧とＶ０電圧を維持する区間がそれぞれ形成され、２５６階調はＶ１電圧のみを維持するようになって、２５５階調と２５６階調とは明るさの差が発生するようになる。これと同様に５１１階調と５１２階調及び７６７階調と７６８階調との間でも明るさの差が発生するようになる。
【００６５】
前述したようにデータ信号が形成されるようになれば、映像信号が８ビットよりもっと大きい階調を表現する場合であっても、データ信号の基準電圧が映像信号の階調に対応して変化することによって、映像信号の階調に対応してデータ信号の振幅が変化し、８ビットの映像信号と同様にパルス幅の差が生じるようになる。したがって、高階調を表現するために映像信号のデータが大きくなっても、データ信号のパルス幅の差を保つことができる。
【００６６】
また、階調の差によって発生するデータ信号のパルス幅の差が小さい場合、データ信号の応答特性が良くなければならないが、本発明によると、パルス幅の差を小さくする必要がないため、ディレイを防止するためにデータ信号の電流量を増加させる必要がなく、消費電力を減らすことができるようになる。
【００６７】
図４ｂは、カウンタがアップカウンタとダウンカウンタとを具備して動作する過程においてネガティブ駆動をすることを示す。また、図４ｃ及び図４ｄは、カウンタがダウンカウンタを具備して動作する過程でそれぞれポジティブ駆動とネガティブ駆動をすることを示す。さらに、図４ｅ及び図４ｆは、カウンタがアップカウンタを具備して動作する過程でそれぞれポジティブ駆動とネガティブ駆動することを示す。
【００６８】
（第２の実施形態）
次いで、本発明の第２の実施形態にかかるデータ駆動部について説明する。図５は、本実施形態にかかるデータ駆動部を示す構造図である。図５を参照して説明すれば、データ駆動部は、シフトレジスタ２１０ｂ、ラッチ２２０ｂ、第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂ、比較器２４０ｂ、電圧選択部２５０ｂ、レベルシフタ２６０ｂ及びバッファー２７０ｂを含む。
【００６９】
シフトレジスタ２１０ｂは、１０ビットの映像信号を直列入力され、入力された映像信号をラッチ２２０ｂに伝達する。ラッチ２２０ｂは、直列入力される１０ビットの映像信号を並列出力し、映像信号の下位８ビットを比較器２４０ｂに伝達し、上位２ビットを電圧選択部２５０ｂに伝達する。第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂは、アップカウンタとダウンカウンタを同時に具備するか、アップカウンタのみを具備するか、或いは、ダウンカウンタのみを具備して構成される。
【００７０】
第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂは、クロックを利用してカウントをし、映像信号の上位２ビットの信号に応じて第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂのうちいずれか１つのカウンタが選択される。第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂには、それぞれ互いに異なる周期を持つクロック信号である、第１クロックＣＬＫ１、第２クロックＣＬＫ２、第３クロックＣＬＫ３及び第４クロックＣＬＫ４が入力される。第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂは、それぞれ入力されるクロック信号にしたがってカウントを行い、同じ数をカウントするのにかかる時間がそれぞれ異なるように構成される。したがって、データ信号の振幅に対応して階調間の発光時間が異なるように設定される。
【００７１】
そして、比較器２４０ｂは、ラッチ２２０ｂから入力される映像信号の値とカウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂでカウントした数とを比較して信号を出力するようになる。そして、電圧選択部２５０ｂは、伝達を受けた２ビットの信号を利用して電圧を選択する。本実施形態においては、電圧選択部２５０ｂは、２ビットの信号に応じてＶ０、Ｖ１、Ｖ２、及びＶ３全部で四つの電圧のうちいずれかを選択するように示されているが、伝達を受けた信号のビット数にしたがって２個以上の電圧の中からいずれか１つを選択する選択信号を出力するように構成される。
【００７２】
レベルシフタ２６０ｂは、比較器２４０ｂから出力された信号と電圧選択部２５０ａから出力される選択信号とによって、Ｖ０、Ｖ１、Ｖ２、またはＶ３のうちいずれか１つをロー電圧として選択し、Ｖ１、Ｖ２、Ｖ３、またはＶ４のうちいずれか１つの電圧をハイ電圧として選択するようにする。この時、ロー電圧がＶ０の場合、ハイ電圧はＶ１、ロー電圧がＶ１の場合、ハイ電圧はＶ２、ロー電圧がＶ２の場合、ハイ電圧はＶ３、ロー電圧がＶ３の場合、ハイ電圧はＶ４が選択される。したがって、レベルシフタ２６０ｂは、比較器２４０ｂと電圧選択部２５０ｂとによって所定の電圧と所定のオンタイムとを持つ信号を出力する。そして、レベルシフタ２６０ｂから出力された信号は、バッファー２７０ｂに伝達され、データ信号が出力される。
【００７３】
図６は、図５に示されたデータ駆動部の動作を示す波形図である。図６を参照して説明すれば、第１クロックＣＬＫ１、第２クロックＣＬＫ２、第３クロックＣＬＫ３及び第４クロックＣＬＫ４は互いに異なる周期を持つクロック信号であって、第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、及び２３４ｂにそれぞれ入力され、データ駆動部で第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂの中でいずれか１つのカウンタが選択されてカウントを行う。いずれのカウンタが選択されるかによって、データ信号の階調差により発光時間が異なるように現われる。そして、第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、２３４ｂは、ダウンカウンタのみで構成されたデータ駆動部の波形を示したが、アップカウンタのみで構成されてもよく、ダウンカウンタとアップカウンタで構成されてもよい。
【００７４】
また、映像信号の入力階調が０から２５５の間であれば、第１クロックＣＬＫ１が入力されて動作する第１カウンタ２３１ｂが選択され、映像信号の入力階調が２５６から５１１の間であれば、第２クロックＣＬＫ２が入力されて動作する第２カウンタ２３２ｂが選択され、映像信号の入力階調が５１２から７６７の間であれば、第３クロックＣＬＫ３が入力されて動作する第３カウンタ２３３ｂが選択され、映像信号の入力階調が５１２から１０２３の間であれば、第４クロックＣＬＫ４が入力されて動作する第４カウンタ２３４ｂが選択される。
【００７５】
したがって、データ信号が０から２５５階調を表現する段階と、２５６から５１１階調を表現する段階と、５１２から７６７階調を表現する段階と、７６８から１０２３階調を表現する段階とで分けることができる。この時、第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、及び２３４ｂは、第１〜第４クロックの周期によって同じ数をカウントする時間が異なるように設定される。したがって、第１〜第４カウンタ２３１ｂ、２３２ｂ、２３３ｂ、及び２３４ｂのうちどのカウンタが動作するかによって、１階調差の発光時間が異なるように表現される。
【００７６】
そして、１ラインの映像信号のオンタイム区間は、カウンタでカウントする時間よりも長い時間維持されるように構成される。その理由は、図４ａ〜図４ｆの説明箇所において説明したのと同様であるため、ここでは説明を省略する。
【００７７】
図７は、図３及び図５に示されたデータ駆動部を採用した平板表示装置の構造の一例を示す構造図である。図７を参照して説明すれば、平板表示装置は電子放出表示素子で電子放出表示素子は、画素部１００、データ駆動部２００、走査駆動部３００及びタイミング制御部４００を含む。
【００７８】
画素部１００には、カソード電極Ｃ１、Ｃ２、…Ｃｎとゲート電極Ｇ１、Ｇ２、…Ｇｎとが交差する部分に画素１０１が形成されている。画素１０１は、電子放出部を含み、電子放出部でカソード電極から放出された電子が高電圧のアノードに衝突して蛍光体が発光することで映像が表示される。
【００７９】
表示される映像の階調は、入力されるデジタル映像信号の値によって変わる。デジタル映像信号の値によって表現される階調は、パルス幅変調方式による発光時間の差を利用して調節する方法と、データ信号の電圧を調節してカソード電極Ｃ１、Ｃ２、…Ｃｎとゲート電極Ｇ１、Ｇ２、…Ｇｎの電圧差を利用して調節する方法とを用いて調節される。すなわち、映像信号の階調値を複数の段階で区分した後、各段階別にカソード電極Ｃ１、Ｃ２、…Ｃｎとゲート電極Ｇ１、Ｇ２、…Ｇｎの電圧差を調節して、１段階で発光時間を調節して階調を調節できるようになる。
【００８０】
データ駆動部２００は、映像信号からデータ信号を生成し、カソード電極Ｃ１、Ｃ２、…Ｃｎと接続される。これにより、データ駆動部２００からデータ信号が画素１０１に伝達され、画素１０１がデータ信号に対応して発光するように構成される。
【００８１】
データ駆動部２００で生成されるデータ信号は、映像信号の階調に対応して複数の電圧レベルを有し、映像階調を複数の段階に区分した各段階別に異なる電圧レベルを有するように生成される。
【００８２】
データ信号が階調の段階に対応した異なる電圧レベルを有する場合、カソード電極Ｃ１、Ｃ２、…Ｃｎの電圧が変更され、カソード電極Ｃ１、Ｃ２、…Ｃｎとゲート電極Ｇ１、Ｇ２、…Ｇｎとの電圧差が各段階別に異なるようにされることにより、各段階別に輝度差が現われるようになる。
【００８３】
また、電子放出表示装置の各画素は、寄生キャパシタを含み、このような寄生キャパシタを充放電するための電流が必要となって消費電力が増加する原因となる。そして、キャパシタを充放電するのに必要な電力消耗量は下記数式１のようになる。
【００８４】
【数１】
2007241228.tif 000003
【００８５】
ここで、ｎはローラインの数、ｍはカラムラインの数、Ｃｋｇはゲート電極とカソード電極間のキャパシタンス、ＶＨはカラムラインに印加されるデータ信号の電圧の大きさ、Ｆｃｌｋはカラムラインのデータ駆動部の動作周波数を示す。したがって、データ信号の電圧の大きさが大きくなるほど電力消耗量が大きくなるが、各階調の段階別にＶＨの大きさが調整されることにより、ＶＨの大きさは
2007241228.tif 000004
または
2007241228.tif 000005
のうちのいずれかとなり、データ信号の電圧が大きくなっても電力消耗量が大きくならない。
【００８６】
走査駆動部３００は、ゲート電極Ｇ１、Ｇ２、…Ｇｎと接続され、走査信号を生成して画素１０１に伝達する。また、走査駆動部３００は、ラインスキャン方式により画素１０１を水平ライン単位で一定時間ずつ順次発光させ全体画面を表示することにより、画素１０１を駆動するための回路原価及び消費電力を低減することができる。そして、走査駆動部３００は、前の走査信号と次の走査信号との間にブランキング（Ｂｌａｎｋｉｎｇ）区間をおき、走査信号のライジング時間とポーリング時間によってライン間オーバーラップ（Ｏｖｅｒ  Ｌａｐ）が起きることを防止する。
【００８７】
タイミング制御部４００は、データ駆動部２００及び走査駆動部３００に映像信号、データ駆動部制御信号、及び走査駆動部制御信号などを伝達し、データ駆動部２００と走査駆動部３００とが動作して画素部１００で映像を表示させる。
【００８８】
以上説明したように、本発明の実施形態にかかる平板表示装置及びデータ信号形成方法によれば、各階調間の発光時間を減らすことなく高階調を表現することができ、階調表現能力がさらに向上し、明暗比が大きくなるようにすることが可能である。また、データ信号のパルス幅の差を小さくする必要がないため、ディレイを防止するためにデータ信号の電流量を増加させる必要がなく、平板表示装置の消費電力を減少させることができる。
【００８９】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００９０】
【図１】パルス幅変調方式によってデータ信号を生成するデータ駆動部を示す構造図である。
【図２ａ】図１に示されたデータ駆動部でパルス幅変調方式により駆動されることを示すタイミング図である。
【図２ｂ】図１に示されたデータ駆動部でパルス幅変調方式により駆動されることを示すタイミング図である。
【図２ｃ】図１に示されたデータ駆動部でパルス幅変調方式により駆動されることを示すタイミング図である。
【図３】本発明の第１実施形態にかかるデータ駆動部を示す構造図である。
【図４ａ】図３に示されたデータ駆動部の動作を示す波形図である。
【図４ｂ】図３に示されたデータ駆動部の動作を示す波形図である。
【図４ｃ】図３に示されたデータ駆動部の動作を示す波形図である。
【図４ｄ】図３に示されたデータ駆動部の動作を示す波形図である。
【図４ｅ】図３に示されたデータ駆動部の動作を示す波形図である。
【図４ｆ】図３に示されたデータ駆動部の動作を示す波形図である。
【図５】本発明の第２実施形態にかかるデータ駆動部を示す構造図である。
【図６】図５に示されたデータ駆動部の動作を示す波形図である。
【図７】図３及び図５に示されたデータ駆動部を採用した平板表示装置の構造の一例を示す構造図である。
【符号の説明】
【００９１】
１００    画素部
２００    データ駆動部
２１０ａ、２１０ｂ    シフトレジスタ
２２０ａ、２２０ｂ    ラッチ
２３０ａ    カウンタ
２３１ｂ    第１カウンタ
２３２ｂ    第２カウンタ
２３３ｂ    第３カウンタ
２３４ｂ    第４カウンタ
２４０ａ、２４０ｂ    比較器
２５０ａ、２５０ｂ    電圧選択部
２６０ａ、２６０ｂ    レベルシフタ
２７０ａ、２７０ｂ    バッファー
３００    走査駆動部
４００    タイミング制御部
【図１】
2007241228.tif 000006
【図２ａ】
2007241228.tif 000007
【図２ｂ】
2007241228.tif 000008
【図２ｃ】
2007241228.tif 000009
【図３】
2007241228.tif 000010
【図４ａ】
2007241228.tif 000011
【図４ｂ】
2007241228.tif 000012
【図４ｃ】
2007241228.tif 000013
【図４ｄ】
2007241228.tif 000014
【図４ｅ】
2007241228.tif 000015
【図４ｆ】
2007241228.tif 000016
【図５】
2007241228.tif 000017
【図６】
2007241228.tif 000018
【図７】
2007241228.tif 000019