(57)【要約】【課題】安価で動作効率の良好な自励式インバータ駆動回路を提供する。【解決手段】主インバータ部１０１は、出力信号の一部が共振ループ回路１０２によってフィードバックされて、高圧トランス１の２次側のリーケージインダクタおよびコンデンサで定まる共振周波数付近で自励発振してインバータ動作をなすよう構成されている。さらに、主インバータ部１０１には、三角波形成回路１０３および制御部１０４により発生された休止期間設定信号が印加されることで、その休止期間設定信号に応じてインバータ動作が休止されるようになっている。【選択図】          図１
2007027009.tif 000002
【特許請求の範囲】
【請求項１】
放電管を駆動する自励式インバータ駆動回路であって、高圧トランスの２次側のリーケージインダクタとコンデンサによって構成される共振回路における共振周波数の周波数付近で自励発振するよう構成されてなることを特徴とする自励式インバータ駆動回路。
【請求項２】
前記高圧トランスの２次側出力を定電圧のパルス信号に変換して、入力側へフィードバックするよう構成されてなる共振ループ回路を設けたことを特徴とする請求項１記載の自励式インバータ駆動回路。
【請求項３】
前記高圧トランスの２次側出力を全波整流して疑似三角波信号を生成する三角波形成回路と、該三角波形成回路の出力およびこの三角波形成回路の出力の波高値に比例した直流基準電圧とを比較し、該比較結果に基づきインバータ動作を所定期間休止せしめる休止期間設定信号を生成する制御部とが設けられてなることを特徴とする請求項１記載の自励式インバータ駆動回路。
【請求項４】
前記制御部は、シャントレギュレータまたはコンパレータを用いて疑似三角波信号の波高値に比例した直流電圧が得られるよう構成されてなることを特徴とする請求項３記載の自励式インバータ駆動回路。
【請求項５】
前記高圧トランスは、２つの２次巻線を有し、前記共振ループ回路は、前記それぞれの２次巻線において得られる交流出力の一部をツェナーダイオードにより定電圧のパルス信号に変換するよう構成される一方、前記三角波形成回路は、前記それぞれの２次巻線において得られる交流出力の一部を、それぞれ半波整流すると共に、これらの半波整流出力を互いに合成することによって全波整流出力が得られるよう構成されてなることを特徴とする請求項４記載の自励式インバータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自励式インバータ駆動回路に関し、例えば、液晶表示パネルにおけるバックライト用放電灯の駆動回路に関するものである。
【背景技術】
【０００２】
従来より、例えば、ノートパソコン等に使用される各種液晶表示パネルのバックライトには、複数本の冷陰極放電ランプ（以下、ＣＣＦＬと称する）が用いられている。
【０００３】
この種のＣＣＦＬを点灯させる回路としては、通常、インバータ駆動回路が用いられる。かかるインバータ駆動回路には、トランスの２次側のインダクタとコンデンサとにより共振回路を形成し、専用ＩＣを用いて、その共振点近傍で駆動するように構成された他励式と、ロイヤー回路等を用いてトランス１次側において電圧共振回路が形成されるよう構成された自励式とがあり、それぞれ種々の回路が提案されている（例えば、特許文献１、特許文献２等参照）。
【０００４】
【特許文献１】特開２００４−３５０４４４号公報
【特許文献２】特開２００２−１７５８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、他励式の駆動回路の場合、トランスの２次側共振動作を利用しているために高効率とすることができるという利点がある反面、通常、全体の動作制御に専用ＩＣを用いるため、コスト高になってしまうという問題がある。
【０００６】
一方、自励式の駆動回路の場合、他励式駆動回路のように専用ＩＣを用いることなく、汎用の電子部品により構成できるので、他励式駆動回路に比べて、比較的安価であるという利点がある反面、トランスの１次側共振動作であるために動作効率が悪いという問題がある。
【０００７】
本発明は、上記実状に鑑みてなされたもので、汎用の電子部品を用いて比較的安価に構成できるという従来の自励式駆動回路における利点と、高効率動作とすることができるという従来の他励式駆動回路の利点を併せもつ自励式インバータ駆動回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の自励式インバータ駆動回路は、放電管を駆動する自励式インバータ駆動回路であって、高圧トランスの２次側のリーケージインダクタとコンデンサによって構成される共振回路における共振周波数の周波数付近で自励発振するよう構成されてなることを特徴とするものである。
【０００９】
上記構成においては、前記高圧トランスの２次側出力を定電圧のパルス信号に変換して、入力側へフィードバックするよう構成されてなる共振ループ回路を設けたものが好適である。
【００１０】
また、前記高圧トランスの２次側出力を全波整流して疑似三角波信号を生成する三角波形成回路と、該三角波形成回路の出力およびこの三角波形成回路の出力の波高値に比例した直流基準電圧を比較し、該比較結果に基づきインバータ動作を所定期間休止せしめる休止期間設定信号を生成する制御部と、が設けられてなるものが好適である。
【００１１】
また、前記制御部は、シャントレギュレータまたはコンパレータを用いて疑似三角波信号の波高値に比例した直流電圧が得られるよう構成されてなるものが好適である。
【００１２】
さらに、前記高圧トランスは、２つの２次巻線を有し、前記共振ループ回路は、前記それぞれの２次巻線において得られる交流出力の一部をツェナーダイオードにより定電圧のパルス信号に変換するよう構成される一方、前記三角波形成回路は、前記それぞれの２次巻線において得られる交流出力の一部を、それぞれ半波整流すると共に、これらの半波整流出力を互いに合成することによって全波整流出力が得られるよう構成されてなるものが好適である。
【発明の効果】
【００１３】
本発明の自励式インバータ駆動回路によれば、高圧トランスの２次側のリーケージインダクタとコンデンサによる共振回路における共振周波数の周波数付近で発振するような構成を自励式のインバータ駆動回路に適用しているため、汎用の電子部品を用いて比較的安価に構成できるという自励式駆動回路における利点と、高効率動作とすることができるという他励式駆動回路の利点の両者を享有することができる。なお、高圧トランスの２次側のリーケージインダクタとコンデンサによる共振回路における共振周波数の周波数付近で発振させるという他励式駆動回路の特徴的な構成を、自励式駆動回路に適用するという発想は従来にはなかったものであり、まさに本願発明者の発想の転換から得られたものである。
【００１４】
また、具体的には、高圧トランスの２次側出力をパルス信号に変換して入力側へフィードバックするような構成とすることで、自励発振によるインバータ動作を得ることができ、これにより、より効率の高い動作とすることができる。
【００１５】
さらに、高圧トランスの２次側出力の一部から疑似的に三角波を生成すると共に、所定電圧との比較によって、インバータ動作の休止期間を設定する信号を得、その休止期間設定信号によってインバータ動作を所定間隔で休止せしめることができるようにすれば、従来と異なり、専用のＩＣを用いることなく、比較的安価なＰＷＭ駆動の自励式インバータ駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態に係る自励式インバータ駆動回路について図１乃至図５を参照しつつ説明する。
【００１７】
最初に、本発明の実施形態に係る自励式インバータ駆動回路の基本構成について、図１に示された基本構成図を参照しつつ説明する。
本発明の実施形態に係る自励式インバータ駆動回路は、主インバータ部１０１と、共振ループ回路１０２と、三角波形成回路１０３と、制御部１０４とに大別されて構成されたものである。
【００１８】
この図１に示された主インバータ部１０１は、高圧トランス（Ｔ１）１と、２つのＭＯＳ  ＦＥＴ（Ｑ２２，Ｑ４２）６２，６４と、プリドライバ（Ｑ２１，Ｑ４１）６１，６３とを主たる構成要素として構成され、直流入力電圧Ｖinに基づいて高周波高電圧を生成するもので、その構成自体はこの種の回路として公知のものである。
【００１９】
２つのＭＯＳ  ＦＥＴ（Ｑ２２，Ｑ４２）６２，６４は、高圧トランス１の１次側においてプッシュプル動作がなされるように接続されており、それぞれのゲート側には、いわゆるプリドライバ（Ｑ２１，Ｑ４１）６１，６３が接続されている。このプリドライバ６１，６３は、いずれもｎｐｎ型トランジスタとｐｎｐ型トランジスタとで、いわゆるトーテムポール回路が構成されたものとなっており、後述するように制御部１０４からの信号と共振ループ回路１０２からの信号とが、それぞれのベース側に印加されるようになっている。
これによって、２つのＭＯＳ  ＦＥＴ６２，６４は、プリドライバ６１，６３を介して駆動され、高圧トランス１の２次側には、所望の高電圧が得られるものとなっている（詳細は後述）。
【００２０】
高圧トランス１は、２つの２次側高圧巻線を有しており、その巻方向は互いに逆方向となっている。したがって、それぞれの巻線に誘起される電圧は相互に１８０度の位相差を生ずるものとなる。そして、この２次側高圧巻線のそれぞれの巻始め（図１において丸印が付された側）は出力端子（ＯＵＴ１，ＯＵＴ２）９５，９６に、それぞれ接続されている。この２つの出力端子９５，９６には、例えば、Ｕ字管が接続される外、それぞれに直管を接続してもよく、また、いわゆる疑似Ｕ字管を接続してもよい。
【００２１】
共振ループ回路１０２は、主インバータ部１０１が高圧トランス１の２次側のリーケージインダクタと容量成分とで定まる共振周波数近傍で動作するように出力のフィードバックを行うための回路である。
【００２２】
三角波形成回路１０３は、三角波を生成するためのもので、本発明の実施の形態においては、高圧トランス１の２次側出力から疑似的な三角波が生成、出力されるようになっている（詳細は後述）。
【００２３】
この三角波形成回路１０３の出力信号は制御部１０４へ印加されて、制御部１０４からは、先の主インバータ部１０１の２つのＭＯＳ  ＦＥＴ６２，６４の休止期間を定める休止期間設定信号が主インバータ部１０１へ出力されるようになっている（詳細は後述）。
【００２４】
次に、より具体的な回路構成について説明する。
最初に、第１の具体回路構成例について図２を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明は省略することとする。
【００２５】
まず、共振ループ回路１０２は、２つのツェナーダイオード（ＺＤ６１，ＺＤ８１）９１，９２を有して構成されている。
すなわち、２つのツェナーダイオード９１，９２（ＺＤ６１，ＺＤ８１）のアノードは、アースに接続される一方、一方のツェナーダイオード（ＺＤ６１）９１のカソードはコンデンサ（Ｃ６１）５１に接続され、このコンデンサ（Ｃ６１）５１を介して第１の出力端子（ＯＵＴ１）９５に接続されている。
【００２６】
他方のツェナーダイオード（ＺＤ８１）９２のカソードは、コンデンサ（Ｃ８１）５３に接続され、このコンデンサ（Ｃ８１）５３を介して第２の出力端子（ＯＵＴ２）９６に接続されている。
【００２７】
また、ツェナーダイオード（ＺＤ６１）９１のカソードは、プリドライバ（Ｑ４１）６３の入力端、すなわち、ｎｐｎ型トランジスタとｐｎｐ型トランジスタのベースに接続されると共に、ペアダイオード（Ｄ０２）８２を構成する２つのダイオード８２ａ，８２ｂの内、一方のダイオード８２ａのアノードに接続されている。
【００２８】
さらに、ツェナーダイオード（ＺＤ８１）９２のカソードは、プリドライバ（Ｑ２１）６１の入力端、すなわち、プリドライバ（Ｑ２１）６１を構成するｎｐｎ型トランジスタとｐｎｐ型トランジスタのベースに接続されると共に、ペアダイオード（Ｄ０２）８２を構成する２つのダイオード８２ａ，８２ｂの内、他方のダイオード８２ｂのアノードに接続されている。
【００２９】
かかる構成の共振ループ回路１０２により、高圧トランス１の２次側電圧は、ツェナーダイオード９１，９２によって定電圧に変換されて主インバータ部１０１の入力側に印加される。
したがって、主インバータ部１０１の入力と出力間には、共振ループ回路１０２を介したフィードバックループが形成されるため、高圧トランス１の２次巻線のリーケージインダクタンスＬ、高圧トランス１の２次側のコンデンサ成分で定まる共振周波数付近での自励発振が生ずることとなる。
【００３０】
それ故、共振ループ回路１０２の出力、すなわち、ツェナーダイオード９１，９２のカソードには、それぞれ、図５（ａ）、図５（ｂ）に示されたように１８０度の位相差を有し、かつ、上述した共振周波付近の繰り返し周波数を有する方形波パルス電圧が得られることとなる。
【００３１】
なお、高圧トランス１の２次側の容量成分の主成分となるのは、具体的には、コンデンサ（Ｃ６１，Ｃ８１）５１，５３である。
【００３２】
次に、三角波形成回路１０３について説明する。
本発明の三角波形成回路１０３は、ペアダイオード（Ｄ０３）８３と、２つの抵抗器（Ｒ６２，Ｒ８２）３２，３４と、２つのコンデンサ（Ｃ６２，Ｃ８２）５２，５４を有して構成されたものとなっている。
【００３３】
まず、ペアダイオード（Ｄ０３）８３は、２つのダイオード８３ａ，８３ｂが一つのパッケージに設けられてなるもので、それぞれのカソードは相互に接続されて、後述する制御部１０４の入力段に接続されたものとなっている。
【００３４】
また、このペアダイオード（Ｄ０３）８３の一方のダイオード８３ａのアノードは、高圧トランス１の２つの２次巻線の内、第１の出力端子（ＯＵＴ１）９５が接続された２次巻線の巻終わり側に接続されている。さらに、他方のダイオード８３ｂのアノードは、同様に第２の出力端子（ＯＵＴ２）９６に接続された高圧トランス１の２次巻線の巻終わり側に接続されている。
【００３５】
また、一方のダイオード８３ａのアノードには、コンデンサ（Ｃ６２）５２と抵抗器（Ｒ６２）３２のそれぞれの一端が接続される一方、これらコンデンサ（Ｃ６２）５２および抵抗器（Ｒ６２）３２の他端はアースに接続されている。
【００３６】
同様に、他方のダイオード８３ｂのアノードには、コンデンサ（Ｃ８２）５４と抵抗器（Ｒ８２）３４のそれぞれの一端が接続される一方、これらコンデンサ（Ｃ８２）５４および抵抗器（Ｒ８２）３４の他端はアースに接続されている。
【００３７】
かかる構成の三角波形成回路１０３においては、２つのダイオード８３ａ，８３ｂにより、それぞれ半波整流が行われると共に、その整流出力がカソード側で足し合わされる結果、図５（ｃ）に示されたような全波整流出力が得られるものとなっている。この全波整流出力波の各々のピーク点は、ほぼ上述した共振ループ回路１０２から得られる方形波パルス信号の立ち上がり、立ち下がりに一致したものとなっている。
【００３８】
本発明の実施の形態においては、この全波整流波を、三角波の立ち上がり立ち下がりが緩慢になったものとして、換言すれば、いわゆる疑似三角波と捉えて次述する制御部１０４へ入力している。
【００３９】
次に、制御部１０４について説明すれば、まず、この制御部１０４は、コンパレータ（ＩＣ０１）７１とシャントレギュレータ（ＩＣ０２）７２を主たる構成要素とし、上述した三角波形成回路１０３の出力に応じて、主インバータ部１０１の駆動を制御する信号を出力するよう構成されたものである（詳細は後述）。
【００４０】
以下、その具体的な回路構成について説明する。
【００４１】
まず、コンパレータ（ＩＣ０１）７１は、その非反転入力端子に、入力電圧Ｖinを３つの抵抗器（Ｒ０２，Ｒ０３，Ｒ０４）２〜４で抵抗分割した所定の電圧が基準電圧として印加されるようになっている。３つの抵抗器（Ｒ０２，Ｒ０３，Ｒ０４）２〜４は、入力電圧Ｖinが印加されるラインとアースとの間で直列接続されており、抵抗器（Ｒ０３）３と抵抗器（Ｒ０４）４との接続点がコンパレータ（ＩＣ０１）７１の非反転入力端子に接続されたものとなっている。そして、コンパレータ（ＩＣ０１）７１の非反転入力端子と出力端子との間には、フィードバック用の抵抗器（Ｒ０６）６が接続されており、後述するような比較動作が得られるようになっている。
【００４２】
そして、コンパレータ（ＩＣ０１）７１の出力端子は、ペアダイオード（Ｄ０２）８２のカソードに接続されており、このペアダイオード８２を構成する２つのダイオード８２ａ，８２ｂのアノードは、それぞれ対応する主インバータ部１０１のプリドライバ（Ｑ２１，Ｑ４１）６１，６３の入力側に接続されている。
【００４３】
また、コンパレータ（ＩＣ０１）７１の反転入力端子には、抵抗器（Ｒ１０）１０を介して先の三角波形成回路１０３のペアダイオード（Ｄ０３）８３のカソードが接続されている。
さらに、コンパレータ（ＩＣ０１）７１の反転入力端子は、抵抗器（Ｒ０７）７を介してアースに接続されている。
【００４４】
また、コンパレータ（ＩＣ０１）７１の非反転入力端子に接続された抵抗器（Ｒ１０）１０の三角波形成回路１０３側の端部とアースとの間には、抵抗器（Ｒ１０）１０側から順にダイオード（Ｄ０１）８１、抵抗器（Ｒ０８）８、抵抗器（Ｒ０９）９が直列接続されて設けられている。さらに、抵抗器（Ｒ０９）９には、コンデンサ（Ｃ０４）４４が並列接続されている。
【００４５】
一方、シャントレギュレータ（ＩＣ０２）７２は、そのアノードがアースに接続される一方、カソードは、先の抵抗器（Ｒ０２）２と抵抗器（Ｒ０３）３の接続点に接続されている。
そして、シャントレギュレータ（ＩＣ０２）７２のリファレンスには、上述の抵抗器（Ｒ０８）８と抵抗器（Ｒ０９）９との接続点が接続されている。
【００４６】
かかる構成の制御部１０４においては、まず、反転入力端子に印加される三角波形成回路１０３からの疑似三角波信号（図５（ｃ）参照）は、ダイオード（Ｄ０１）８１、抵抗器（Ｒ０８）８および抵抗器（Ｒ０９）９とシャントレギュレータ（ＩＣ０２）７２とによって、その波高値が一定とされるようになっている。
【００４７】
すなわち、三角波形成回路１０３の出力信号は、コンパレータ（ＩＣ０１）７１の反転入力端子に印加されると共に、ダイオード（Ｄ０１）８１および抵抗器（Ｒ０８）８を介してシャントレギュレータ（ＩＣ０２）７２のリファレンス端子へも印加されている。シャントレギュレータ（ＩＣ０２）７２は、リファレンス端子の電圧が一定となるように動作するため、結果的に、リファレンス端子の電圧の変動に伴って、カソード電圧も変動する。ここで、例えば、リファレンスが２.５Ｖのシャントレギュレータを使用したとすると、疑似三角波信号が抵抗器（Ｒ０８）８およびコンデンサ（Ｃ０４）４４で平滑された値が２.５Ｖよりも高かった場合には、シャントレギュレータ（ＩＣ０２）７２のカソード電圧が低くなる。このため、コンパレータ（ＩＣ０１）７１の非反転入力端子の電圧も低くなり、制御部１０４から出力される休止期間設定信号によって定まる主インバータ部１０１の２つのＭＯＳ  ＦＥＴ６２，６４の休止期間が広がる。そして、結果的に、高圧トランス（Ｔ１）１の二次側電圧が下がることとなる。
【００４８】
一方、疑似三角波信号が抵抗器（Ｒ０８）８およびコンデンサ（Ｃ０４）４４で平滑された値が２.５Ｖよりも低かった場合には、上述した場合とは逆に、シャントレギュレータ（ＩＣ０２）７２のカソード電圧が上がるため、コンパレータ（ＩＣ０１）７１の非反転入力端子の電圧は上昇し、休止期間は狭くなる。したがって、結果的に、高圧トランス（Ｔ１）１の二次側電圧が上がることとなる。
【００４９】
このようなシャントレギュレータ（ＩＣ０２）７２を用いた回路動作によって、高圧トランス（Ｔ１）１の二次側電圧を一定に保持するよう動作を行うことが可能となる。
【００５０】
したがって、ダイオード（Ｄ０１）８１のアノードに印加されている三角波形成回路１０３からの疑似三角波信号が、ダイオード（Ｄ０１）８１のカソード側の電圧からダイオード（Ｄ０１）８１を導通状態とできる所定の電圧だけ上昇したところで、ダイオード（Ｄ０１）８１は導通状態となるため、シャントレギュレータ（ＩＣ０２）７２のリファレンス端子が２.５Ｖで一定となり、疑似三角波信号の波高値が一定に保持される。ところで、既に述べたようにダイオード（Ｄ０１）８１のカソード電圧は、抵抗器（Ｒ０８）８を介してシャントレギュレータ（ＩＣ０２）７２のリファレンス端子に印加される構成となっていることから、シャントレギュレータ（ＩＣ０２）７２のカソード電圧は疑似三角波信号の波高値に反比例した電圧となるということができる。そして、このことは、コンパレータ（ＩＣ０１）７１の非反転入力端子の基準電圧は、疑似三角波信号の波高値に反比例した電圧となるということができる。
【００５１】
コンパレータ（ＩＣ０１）７１においては、上述のように波高値一定とされた三角波形成回路１０３の出力信号が反転入力端子に印加され、非反転入力端子の基準電圧（図５（ｃ）の二点鎖線参照）と比較されることとなる。その結果、三角波形成回路１０３の出力信号が、非反転入力端子の基準電圧を超える間、コンパレータ（ＩＣ０１）７１の出力は論理値Ｌｏｗに相当するレベルとなる一方、他の期間は、論理値Ｈｉｇｈに相当するレベルとなる。すなわち、コンパレータ（ＩＣ０１）７１からは、三角波形成回路１０３の出力信号とコンパレータ（ＩＣ０１）７１の基準電圧との比較結果に応じた方形波パルス信号が、主インバータ部１０１に対する休止期間設定信号として出力されることとなる。
【００５２】
なお、図５（ｄ）には、休止期間設定がＯＮ状態（Ｈｉｇｈ状態）となっているか、ＯＦＦ状態（Ｌｏｗ状態）となっているかの論理値を示す休止期間設定信号（上記方形波パルス信号）が示されており、これら休止期間設定信号のＨｉｇｈ状態およびＬｏｗ状態は、上記コンパレータ（ＩＣ０１）７１の出力値のＨｉｇｈ状態およびＬｏｗ状態とは、それぞれ逆の関係となる。
【００５３】
コンパレータ（ＩＣ０１）７１から休止期間設定信号がペアダイオード（Ｄ０２）８２に印加されることにより、休止期間設定信号が論理値Ｈｉｇｈ（コンパレータ（ＩＣ０１）７１の出力値はＬｏｗ状態）に相当するレベルにある場合、ペアダイオード（Ｄ０２）８２は導通状態となり、プリドライバ（Ｑ２１，Ｑ４１）６１，６３のベース側は、論理値Ｌｏｗに相当するレベルとなる。そのため、プリドライバ（Ｑ２１，Ｑ４１）６１，６３のそれぞれのトランジスタは導通状態となり、ＭＯＳ  ＦＥＴ（Ｑ２２，Ｑ４２）６２，６４のゲート側も論理値Ｌｏｗとなるため、この間、ＭＯＳ  ＦＥＴ（Ｑ２２，Ｑ４２）６２，６４は、非動作状態となる（図５参照）。
【００５４】
一方、コンパレータ（ＩＣ０１）７１から出力された休止期間設定信号が論理値Ｌｏｗ（コンパレータ（ＩＣ０１）７１の出力値はＨｉｇｈ状態）に相当するレベルとなると、ペアダイオード（Ｄ０２）８２は非導通状態とされるため、プリドライバ（Ｑ２１，Ｑ４１）６１，６３は、この間、論理値Ｈｉｇｈに相当するレベルにある共振ループ回路１０２の出力信号（図５（ａ）および図５（ｂ）参照）によって、各トランジスタが非導通状態となり、ＭＯＳ  ＦＥＴ（Ｑ２２，Ｑ４２）６２，６４は動作状態となる。
【００５５】
次に、上記構成における本発明の実施の形態における自励式インバータ駆動回路の全体動作について説明する。
【００５６】
電圧Ｖinの印加により、主インバータ部１０１は高圧トランス１の２次側に高圧の交流電圧を発生するが、その出力電圧の一部が共振ループ回路１０２を介して主インバータ部１０１の入力側へ帰還されているため（図５（ａ）および図５（ｂ）参照）、その交流電圧の発生は、所定の共振点付近での自励発振によるものとなる。そして、所定の共振点は、高圧トランス１の２次側のリーケージインダクタと容量成分とで定まるものとなる。
【００５７】
本発明の実施の形態においては、高圧トランス１の２次側には、三角波形成回路１０３が接続されており、その２次側電圧から疑似三角波信号としての全波整流信号が生成され、制御部１０４において、所定の基準電圧との比較が行われるようになっている（図５（ｃ）参照）。
【００５８】
かかる制御部１０４における比較動作によって、制御部１０４からは、主インバータ部１０１の自励発振を休止させるための休止期間設定信号が生成されることとなる（図５（ｄ）参照）。
【００５９】
その結果、主インバータ部１０１は、共振ループ回路１０２によってプリドライバ（Ｑ２１，Ｑ４１）６１，６３へ印加される方形波パルス信号（図５（ａ）および図５（ｂ）参照）が論理値Ｈｉｇｈに相当するレベルであって、かつ、ペアダイオード（Ｄ０２）８２を介して制御部１０４からプリドライバ（Ｑ２１，Ｑ４１）６１，６３へ印加される休止期間設定信号が論理値Ｌｏｗに相当するレベルにある期間（図５（ｄ）参照）だけ駆動されることとなる。換言すれば、主インバータ部１０１は、共振ループ回路１０２によって自励発振によるＰＷＭ駆動がなされると同時に、そのＰＷＭ駆動期間が、三角波形成回路１０３と制御部１０４によって所望の期間に設定できるようになっている。
【００６０】
本発明の実施の形態においては、コンパレータ（ＩＣ０１）７１の基準電圧を一定としてあるため、制御部１０４から出力される休止期間設定信号は一定のパルス幅となっているが、基準電圧を可変できる回路構成とすることで、休止期間設定信号のパルス幅を所望の値に可変可能とすることができ、これによって、主インバータ部１０１のＰＷＭ駆動期間を可変できる構成とすることができる。
【００６１】
また、本発明の実施の形態においては、制御部１０４においてシャントレギュレータ（ＩＣ０２）７２を用いて、コンパレータ（ＩＣ０１）７１に印加される三角波形成回路１０３の出力の波高値を一定とすると共に、コンパレータ（ＩＣ０１）７１の基準電圧が三角波形成回路１０３の出力波高値に比例したものとなるように構成したことにより、結果的に出力端子９５，９６における出力電圧の安定化と共に、その開放電圧の設定が可能なものとなっている。すなわち、先に説明したように、コンパレータ（ＩＣ０１）７１の基準電圧を可変とすることにより、休止期間設定信号のパルス幅を可変とすることができ、その結果、主インバータ部１０１の駆動期間が可変となり、結果的に開放電圧を所望の大きさに設定できることとなるものである。
【００６２】
次に、第２の構成例について、図３を参照しつつ説明する。なお、図１および図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
【００６３】
この第２の構成例は、制御部１０４における回路構成を変えたもので、その余の回路構成は、図２に示された構成例と基本的に同一のものである。図３には、制御部１０４の回路構成のみが示されており、以下、同図を参照しつつこの第３の構成例における制御部１０４について説明する。
【００６４】
この第３の構成例における制御部１０４は、特に、図２に示された構成例におけるシャントレギュレータ（ＩＣ０２）７２に替えて、コンパレータ（ＩＣ０３）７３による積分作用を有する反転差動増幅回路を用いる構成としたものである。
【００６５】
以下、具体的に説明すれば、まず、ダイオード（Ｄ０１）８１のカソードに一端が接続された抵抗器（Ｒ０８）８の他端は、コンデンサ（Ｃ０６）４６を介してアースに接続されると共に、コンパレータ（ＩＣ０３）７３の反転入力端子に接続されている。
【００６６】
また、電源ラインとアースとの間には、３つの抵抗器（Ｒ１３，Ｒ１４，１５）１３〜１５が直列接続されている。そして、抵抗器（Ｒ１３）１３と抵抗器（Ｒ１４）１４との接続点には、コンパレータ（ＩＣ０１）７１の出力端子が接続される一方、抵抗器（Ｒ１４）１４と抵抗器（Ｒ１５）１５の相互の接続点は、コンパレータ（ＩＣ０３）７３の反転入力端子に接続されている。したがって、コンパレータ（ＩＣ０１）７１の出力の一部が、コンパレータ（ＩＣ０３）７３の反転入力端子にフィードバックされるため、入力変動が生じても、それに伴う出力の変動が抑圧されて、出力の安定化が図られるようになっている。
【００６７】
なお、コンパレータ（ＩＣ０１）７１の出力端子は、先の図２に示された構成例と同様に、ペアダイオード（Ｄ０２）８２にも接続されている。
【００６８】
また、電源ラインとアースとの間には、４つの抵抗器（Ｒ１８，Ｒ１９，Ｒ１１，Ｒ１２）１８，１９，１１，１２が直列接続されており、抵抗器（Ｒ１１）１１と抵抗器（Ｒ１２）１２との相互の接続点がコンパレータ（ＩＣ０３）７３の非反転入力端子に接続されている。なお、抵抗器（Ｒ１２）１２には、コンデンサ（Ｃ０５）４５が並列接続されている。
【００６９】
さらに、抵抗器（Ｒ１９）１９と抵抗器（Ｒ１１）１１の相互の接続点には、ツェナーダイオード（ＺＤ１）８７のカソードが接続される一方、ツェナーダイオード（ＺＤ１）８７のアノードは、アースに接続されている。またさらに、ツェナーダイオード（ＺＤ１）８７のカソードは、一端がコンパレータ（ＩＣ０１）７１の非反転入力端子に接続された抵抗器（Ｒ０２）２の他端に接続されている。
【００７０】
これによって、コンパレータ（ＩＣ０１）７１の非反転入力端子には、ツェナーダイオード（ＺＤ１）８７によって生成された所定電圧が、２つの抵抗器（Ｒ０２，Ｒ０４）２，４によって抵抗分割されて、基準電圧として印加される。また、コンパレータ（ＩＣ０３）７３の非反転入力端子には、ツェナーダイオード（ＺＤ１）８７によって生成された所定電圧が、２つの抵抗器（Ｒ１１，Ｒ１２）１１，１２で抵抗分割されて、基準電圧として印加される。
【００７１】
また、コンパレータ（ＩＣ０３）７３の出力端子と反転入力端子との間には、フィードバック用の抵抗器（Ｒ１７）１７が接続されると共に、積分用のコンデンサ（Ｃ０７）４７が並列接続されている。そして、コンパレータ（ＩＣ０３）７３の出力端子は、コンパレータ（ＩＣ０１）７１の非反転入力端子に接続されると共に、アースとの間にコンデンサ（Ｃ０８）４８が接続されている。
【００７２】
このような回路接続により、コンパレータ（ＩＣ０３）７３は、反転差動積分器として機能するものとなっている。
すなわち、コンパレータ（ＩＣ０３）７３においては、三角波形成回路１０３から反転入力端子に印加された疑似三角波信号と、非反転入力端子の基準電圧との比較が行われ、その差分が反転増幅されると共に、コンデンサ（Ｃ０７）４７の作用により積分されて、積分直流信号として出力されることとなる。このコンパレータ（ＩＣ０３）７３の出力は、コンパレータ（ＩＣ０１）７１の非反転入力端子の基準電圧に重畳して印加される。すなわち、換言すれば、コンパレータ（ＩＣ０１）７１の非反転入力端子は、先の図２におけるシャントレギュレータ（ＩＣ０２）７２を用いた場合と同様に三角波形成回路１０３の出力信号の波高値に比例した電圧とされることとなる。
【００７３】
そして、かかるコンパレータ（ＩＣ０１）７１の反転入力端子へ入力された三角波形成回路１０３からの疑似三角波信号が非反転入力端子の電圧と比較がなされることで、結果的に、先の図２の構成例の場合と同様に、コンパレータ（ＩＣ０１）７１からは、休止期間設定信号（図５（ｄ）参照）が出力されることとなる。
【００７４】
結局、コンパレータ（ＩＣ０３）７３を中心として構成された回路部分は、図２に示された構成例におけるシャントレギュレータ（ＩＣ０２）７２と実質的に同様に作用するものとなっている。
【００７５】
したがって、制御部１０４としての動作のみならず、自励式インバータ駆動回路としての全体的な動作についても、先に図２を参照しつつ説明した動作と同一の動作を得ることができる。それ故、ここでの再度の詳細な説明は省略することとする。
【００７６】
次に、第３の構成例について、図４を参照しつつ説明する。なお、図１および図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の構成例は、主インバータ部１０１の回路構成を、先の図１および図２に示されたプッシュプル接続に替えて、フルブリッジ回路としたもので、他の回路構成は、図２または図３に示されたものと同一である。
【００７７】
この第３の構成例においては、２対のＣＭＯＳ  ＦＥＴ（Ｑ２２Ａ，Ｑ４２Ａ）６２Ａ，６４Ａを用いてフルブリッジ回路が構成されている。
そして、プリドライバ（Ｑ２１，Ｑ４１）６１，６３の出力は、それぞれ対応するＣＭＯＳ  ＦＥＴ（Ｑ２２Ａ，Ｑ４２Ａ）６２Ａ，６４Ａを構成するＰチャンネルＭＯＳ  ＦＥＴのゲートに直接接続されている。これによって、プリドライバ（Ｑ２１，Ｑ４１）６１，６３の出力が論理値Ｌｏｗに相当するレベルとなった際に、当該ＣＭＯＳ  ＦＥＴ（Ｑ２２Ａ，Ｑ４２Ａ）６２Ａ，６４Ａを構成するＰチャンネルＭＯＳ  ＦＥＴのみが非駆動状態とされるようになっている。
【００７８】
かかる点を除けば、フルブリッジ回路の構成自体は、公知のものであるので、その詳細な説明は省略する。
かかる構成において、主インバータ部１０１のフルブリッジ回路によって高圧出力が得られる点を除けば、共振ループ回路１０２、三角波形成回路１０３および制御部１０４による装置全体の動作は、既に述べた通りであり、特段、変わるところはないので、ここでの再度の詳細な説明は省略することとする。
【００７９】
なお、この第３の構成例において、制御部１０４は、先の図２に示された回路構成のものであっても、また、図３に示された回路構成のものであっても、いずれを用いてもよい。また、主インバータ部１０１は、フルブリッジ回路に替えて、いわゆるハーフブリッジ回路としても勿論よい。
【００８０】
表１には、本発明の実施の形態における自励式インバータ駆動回路の動作試験において計測された効率が従来回路のものと共に示されており、以下、同表について説明する。なお、ここで、効率は、（出力電力／入力電力）×１００として定義されるものである。
【００８１】
【表１】
2007027009.tif 000003
【００８２】
まず、表１において、“従来１”は、従来のロイヤー回路を、“従来２”は、従来の他励式フルブリッジインバータ駆動回路を、それぞれ意味する。また、“第１の構成例”は、図２に示された構成例を、“第２の構成例”は、図３に示された構成例を、“第３の構成例”は、図４に示された構成例を、それぞれ意味する。
【００８３】
表１によれば、本発明の実施の形態における自励式インバータ駆動回路は、動作条件によっては一部、従来の他励式フルブリッジ回路には及ばないこともあるものの、従来の他例式フルブリッジ回路にほぼ匹敵する効率の改善がなされたものであることが確認できるものとなっている。
【００８４】
なお、本発明の実施の形態においては、いわゆる調光機能を設けずに、一定の調光状態となる構成であったが、勿論、調光機能を設けてもよい。具体的には、例えば、外部からの制御信号によって、コンパレータ（ＩＣ０１）７１の反転入力端子を強制的に論理値Ｌｏｗに相当するレベルとすることで、制御部１０４の出力を強制的に論理値Ｈｉｇｈとし、その時間を可変することで調光機能を得ることができる。
【００８５】
なお、上述した本発明の実施の形態において用いたペアダイオードは、必ずしもこれに限定されるものではなく、通常のダイオードを組み合わせたものとして勿論よいものである。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態に係る自励式インバータ駆動回路の基本回路構成例を示す基本構成図
【図２】本発明の実施形態に係る自励式インバータ駆動回路の第１の具体回路構成例を示す回路図
【図３】本発明の実施形態に係る自励式インバータ駆動回路の第２の具体回路構成例における制御部の回路構成例を示す回路図
【図４】本発明の実施形態に係る自励式インバータ駆動回路の第３の具体回路構成例における主インバータ部の回路構成例を示す回路図
【図５】本発明の実施形態に係る自励式インバータ駆動回路の主要部における信号波形図であって、図５（ａ）および図５（ｂ）は共振ループ回路の出力信号の波形図、図５（ｃ）は三角波形成回路の出力信号波形図、図５（ｄ）は休止期間設定信号の論理値
【符号の説明】
【００８７】
１      高圧トランス
６１，６３      プリドライバ
６２，６４，６２Ａ，６４Ａ      ＭＯＳ  ＦＥＴ
７１，７３      コンパレータ
７２      シャントレギュレータ
１０１      主インバータ部
１０２      共振ループ回路
１０３      三角波形成回路
１０４      制御部
【図１】
2007027009.tif 000004
【図２】
2007027009.tif 000005
【図３】
2007027009.tif 000006
【図４】
2007027009.tif 000007
【図５】
2007027009.tif 000008