(57)【要約】【課題】本発明は、処理遅延を短くして、制御ループの安定性の改良及び／又は高速なサーボ処理の実現を行い、よって、サーボ制御全体の能力を向上させるために、前制御状態の前処理を使用するデジタルサーボシステムの配置及び方法に関する。【解決手段】サーボシステムのデジタルシグナルプロセッサは、現在の入力値（ｘｅ（ｎ））からデジタルシグナルプロセッサ出力値（ｙｅ（ｎ））を計算して出力するために、前に計算した制御フィルタ状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）を、現在の入力値（ｘｅ（ｎ））に基づく制御フィルタ状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）を計算する前に保存する。本発明は、光ディスクドライブの高速デジタルサーボに適用可能である。【選択図】図７
2007012069.tif 000002
【特許請求の範囲】
【請求項１】
制御状態の前処理を使用するデジタルサーボシステムであって、
サーボ信号処理部（ＳＰＵ）と、
サーボ信号処理部（ＳＰＵ）に制御されるサーボ手段と、
サーボ手段の目標からの偏差を示す検出信号（Ｐｈｄｓ）を受信し、偏差を示すサンプル（ＴＥＳ、ＦＥＳ）をサーボ信号処理部（ＳＰＵ）に供給するアナログデジタル変換器（ＡＤＣ）と、
サーボ信号処理部（ＳＰＵ）のデジタルシグナルプロセッサ（ＤＳＰ）と、
を有し、
デジタルシグナルプロセッサ（ＤＳＰ）は、新しいサンプル（ＴＥＳ、ＦＥＳ）それぞれに対し、
新しい受信サンプル（ＴＥＳ、ＦＥＳ）と保存しているフィルタ状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）に基づくデジタルシグナルプロセッサ出力値（ＴＡＣＴ、ＦＡＣＴ）の計算と、
次の受信サンプル（ＴＥＳ、ＦＥＳ）のための新しいフィルタ状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）の計算及び保存前での、計算したデジタルシグナルプロセッサ出力値（ＴＡＣＴ、ＦＡＣＴ）の出力と、
次の受信サンプルの受信前での、次の受信サンプル（ＴＥＳ、ＦＥＳ）のための新しいフィルタ状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）の計算及び保存と、
を行うことを特徴とするデジタルサーボシステム。
【請求項２】
デジタルシグナルプロセッサ（ＤＳＰ）の前制御状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）は、アナログデジタル変換器（ＡＤＣ）から供給されたサンプル（ＴＥＳ、ＦＥＳ）の現在の平均値（ＴＥ、ＦＥ）から、デジタルシグナルプロセッサ出力値（ＴＡＣＴ、ＦＡＣＴ）の計算のために前処理された値であること、
を特徴とする請求項１に記載のデジタルサーボシステム。
【請求項３】
デジタルシグナルプロセッサ出力値（ＴＡＣＴ、ＦＡＣＴ）計算のためのデジタルシグナルプロセッサ（ＤＳＰ）の制御状態（Ｉｓａ、Ｄｓａ、Ｄｓｂ）は、
アナログデジタル変換器（ＡＤＣ）から供給された現在のサンプル（ＴＥＳ、ＦＥＳ）から、１つのデジタルシグナルプロセッサ出力値（ＴＡＣＴ、ＦＡＣＴ）を出力後、又は、１より大きい数の制御ループのために複数のデジタルシグナルプロセッサ出力値（ＴＡＣＴ、ＦＡＣＴ）を出力後に計算すること、
を特徴とする請求項１に記載のデジタルサーボシステム。
【請求項４】
アナログデジタル変換器（ＡＤＣ）からのサンプル（ＴＥＳ、ＦＥＳ）は、サーボ信号処理部（ＳＰＵ）の入力フィルタ（ＭＡＦ）経由でデジタルシグナルプロセッサ（ＤＳＰ）に供給されること、
を特徴とする請求項１に記載のデジタルサーボシステム。
【請求項５】
サーボ信号処理部（ＳＰＵ）の入力フィルタ（ＭＡＦ）は、
移動平均フィルタ（Ａｍｏｖａｖｆ１、Ａｍｏｖａｖｆ２）であること、
を特徴とする請求項４に記載のデジタルサーボシステム。
【請求項６】
サーボ信号処理部（ＳＰＵ）の入力フィルタ（ＭＡＦ）は、
アナログデジタル変換器（ＡＤＣ）のサンプリング周波数（ｆＡＤＣ）に対応する周波数でサンプル（ＴＥＳ、ＦＥＳ）の平均値（ＴＥ、ＦＥ）を供給する移動平均フィルタ（Ａｍｏｖａｖｆ１、Ａｍｏｖａｖｆ２）であること、
を特徴とする請求項４に記載のデジタルサーボシステム。
【請求項７】
サーボ手段は、光ディスク（ＯＤ）への光スポットを制御するアクチェータ（Ａｃｔ）のトラックコイル（Ｔｒ）及び焦点コイル（Ｆｏ）であること、
を特徴とする請求項１に記載のデジタルサーボシステム。
【請求項８】
サーボ手段は、光ディスク（ＯＤ）への光スポットを制御するアクチェータ（Ａｃｔ）のトラックコイル（Ｔｒ）及び焦点コイル（Ｆｏ）であり、
サーボ手段の目標からの偏差を示す検出信号（Ｐｈｄｓ）は、光検出器（Ｐｈｄ）から供給されること、
を特徴とする請求項１に記載のデジタルサーボシステム。
【請求項９】
サーボ信号処理部（ＳＰＵ）の入力フィルタ（ＭＡＦ）は、
フィルタ長（ｍ）を調整可能な移動平均フィルタ（Ａｍｏｖａｖｆ１、Ａｍｏｖａｖｆ２）であり、
フィルタ長（ｍ）は、サーボ手段の目標からの偏差を示す検出信号（Ｐｈｄｓ）の品質により変化されること、
を特徴とする請求項４に記載のデジタルサーボシステム。
【請求項１０】
サーボ信号処理部（ＳＰＵ）の入力フィルタ（ＭＡＦ）は、
フィルタ長（ｍ）を調整可能な移動平均フィルタ（Ａｍｏｖａｖｆ１、Ａｍｏｖａｖｆ２）であり、
フィルタ長（ｍ）は、欠陥検出（ＤＥＦＤ）及び／又はマイクロコントローラ（μＣ）により決定されること、
を特徴とする請求項４に記載のデジタルサーボシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルサーボシステムの構成及び方法に関し、より詳しくは、前制御状態の前処理を利用する、光ディスクドライブ内のデジタルサーボシステムに関する。
【背景技術】
【０００２】
従来の光ディスクドライブは、レーザスポットをトラック上に維持するため、軸及び半径方向でレーザスポットを制御する焦点サーボ及びトラックサーボを、少なくとも備えている。スポットは、光ディスクの情報層からの読み出し又は情報層への書き込みに使用される。ディスクの回転速度の増加や、例えば、青色レーザの使用による情報層の容量の増加により、より速いサーボ制御システムと位相マージンの改良が必要とされている。位相マージンは、オープン制御ループゲインの振幅を１としたときの、オープン制御ループゲインの位相が−１８０°にどれだけ近いかを示す指標である。高回転速度でトラック幅の細いディスクドライブのサーボシステムに対する適切な操作を保証するために、制御ループの帯域を増加する必要がある。帯域を増加するためには、総ての処理遅延を最小に抑える必要がある。
【０００３】
標準的なサーボコントローラは、サーボ制御ループの出力値を計算するため、デジタルシグナルプロセッサを使用している。デジタルシグナルプロセッサのコアは、ＡＬＵであり、フィルタ計算に使用される。ＡＬＵは、論理演算ユニットの略語であり、ＭＡＣオペレーションを１クロックサイクルで実行することができる。略語ＭＡＣは、乗算及び積算（Ｍｕｌｔｉｐｌｙ  Ａｎｄ  Ａｃｃｕｍｕｌａｔｅ）を意味する。計算は、デジタルシグナルプロセッサ内で制御ループごとに次々と行われ、２番目の制御ループの計算での位相マージンは減少する。第２の遅延要因は、デジタルシグナルプロセッサの前にあり、所定数のサンプルの平均値を低周波数で計算して、所定数のサンプルの受信後に結果を出力するデジメーションフィルタにより生じる。よって、デシメーションフィルタによる信号処理遅延及び平均値が出力されるまでの待ち時間という問題が生じ、第２の制御ループで使用される平均値は、既に、古い又は遅延したものになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、処理遅延が少なく、制御ループの安定性を改良及び／又はサーボ信号処理の高速化を行い、サーボ制御全体の能力を改良するデジタルサーボシステムの構成及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的は、独立請求項に記載の特徴により解決され、従属請求項の特徴は特定の実施形態の特徴を表している。
【０００６】
本発明の一側面によると、サーボ制御システムの低処理遅延は、デジタルサーボシステムのデジタルシグナルプロセッサコアでの前制御状態の前処理により達成される。デジタルシグナルプロセッサコアは、計算結果を更なる使用のために保存し、制御状態とも呼ばれる制御フィルタ値の計算に通常必要な期間を削減するために、前制御状態の前処理を使用する。これは、前に計算した制御フィルタ値を保存し、デジタルシグナルプロセッサの制御出力値の素早い計算に、保存した制御フィルタ値を使用することにより達成される。つまり、まず、デジタルシグナルプロセッサの制御出力値が計算され、制御フィルタ状態がその後計算される。計算された制御フィルタ状態は保存され、制御ループで処理される次の入力値のために使用される。つまり、デジタルシグナルプロセッサの前制御状態が、デジタルシグナルプロセッサにより処理される入力値を直ちに使用するため、前処理される。
【０００７】
この様に、デジタルシグナルプロセッサが、通常、制御出力値を供給するに必要な時間が削減される。使用される古い又は前の入力値からの総ての計算結果は、入力値からデジタルシグナルプロセッサの制御出力値を素早く又はワンステップで計算するため、デジタルシグナルプロセッサの１つ以上の記憶領域に保存される。デジタルシグナルプロセッサ全体の制御特性の変化は、制御ループで処理される値の更新頻度より大変低い頻度で生じるため、デジタルシグナルプロセッサにおける前制御状態の処理は、制御ループに負の影響を与えない。デジタルシグナルプロセッサにより制御出力値が供給されると直ぐに、制御出力値は、デジタルアナログ変換されて、アンプ経由で制御手段に送信され、制御手段は、目標からの偏差を訂正する。
【０００８】
初期化とも呼ばれる開始時には、所定の制御フィルタ値が使用され、それは、最初の入力値が入力された後、入力値から計算される制御フィルタ状態により置換される。
【０００９】
本発明の他の側面は、制御ループでの高速信号処理のため、デジタルシグナルプロセッサに、最新の平均フィルタ値を連続して提供することにある。サーボ信号処理部のための特定の入力フィルタは、前記問題を解決するために選択される。問題解決のための入力フィルタは、巡回又は非巡回フィルタ構造を持つフィルタ、或いは、似た振る舞いをするフィルタである。入力値の合計は、アナログデジタル変換器からのサンプルの平均値を供給するためフィルタ長で除算される。この除算を簡易に行うため、フィルタ長は２のべき乗が好ましい。しかしながら、巡回又は非巡回フィルタ構造を持つフィルタは、入力値ごとに更新した出力値を出力する。フィルタの出力レートは、アナログデジタル変換器のサンプリング周波数に対応している。よって、調整可能な移動平均フィルタが遅延時間を削減するため、可能な限り選択される。
【００１０】
光ディスクドライブサーボシステムのための典型的な実施形態によると、例えば、トラック又は焦点誤差信号といった、サーボ制御ループ内の誤差信号値は、アナログデジタル変換され、サーボ信号処理部の、平均フィルタである入力フィルタに適用される。平均フィルタでの遅延は、フィルタ長ｍに直接依存している。これは、フィルタリングされた値が、アナログデジタル変換器の各クロックサイクルにて出力され、遅延は移動平均フィルタの調整可能なフィルタ長にのみ依存することを意味している。フィルタ長は調整可能であり、記録媒体から検出されるドロップアウトや引っかき傷といった欠陥の発生等により減少又は増加させることができる。フィルタ値の計算後、デジタルシグナルプロセッサの第１の出力値が、アナログデジタル変換器のサンプリング周波数に対応するデータレートで供給される平均入力値から計算される。つまり、アナログデジタル変換器のサンプルごとに、更新された平均値がデジタルシグナルプロセッサでの処理のために利用可能となる。サーボ信号処理部は、検出した偏差及び誤差をそれぞれ減少させるためにサーボ制御ループのサーボ出力値を供給する。
【発明の効果】
【００１１】
デジタルシグナルプロセッサに、最新の平均値を、アナログデジタル変換器のサンプリング周波数に対応するフィルタ出力レートで連続して与える入力フィルタと、デジタルシグナルプロセッサの制御出力値をワンステップで計算するために前制御状態の前処理を使用するデジタルシグナルプロセッサとの組合せは、短い処理遅延及びフィルタ遅延のデジタルサーボシステムを提供し、制御ループの安定性の改良及び／又はサーボ信号処理の高速化により、サーボ制御全体の能力を改良する。
【発明を実施するための最良の形態】
【００１２】
本発明のより良い理解のために、以下では図を用いて、本発明の詳細な説明を行う。本発明は、以下の実施形態に限定されるものではなく、特定される特徴は、本発明の範囲を逸脱しない結合及び／又は修正がなされ得る。図は、概略を示し、実際のスケールにて描かれてはいない。幾つかの寸法は、より良い理解のため誇張されており、対応する部分には、可能な限り同じ符号を付与する。
【００１３】
図１は、デシメーションフィルタＤｅｃｉｆ１及びＤｅｃｉｆ２を用いた、従来技術によるサーボ制御システムのタイミング図であり、第１のデシメーションフィルタＤｅｃｉｆ１の出力値ＤｅｃｉＴＥは、デジタルサーボ信号処理部ＳＰＵのデジタルシグナルプロセッサＤＳＰでの制御フィルタ計算に使用されている。第１のデシメーションフィルタＤｅｃｉｆ１の出力値は、例えば、デシメーショントラック誤差値ＤｅｃｉＴＥであり、第２のデシメーションフィルタの出力値は、例えば、デシメーション焦点誤差値ＤｅｃｉＦＥである。
【００１４】
デジタルシグナルプロセッサによる第１の制御ループのための第１の制御フィルタ計算が終了するまで、ＤｅｃｉＦＥの値は保存される。この様なサーボシステムは、デシメーションフィルタから誤差信号値を得るため、第１及び第２のデシメーションフィルタＤｅｃｉｆ１、Ｄｅｃｉｆ２に同じサンプリングクロックを使用し、誤差値をメモリに保存し、後に別の制御ループの計算のために、これら誤差値を使用する。図１に示す様に、標準的なデシメーションフィルフィルタは、所定のデシメーション時間フレームｔｄｅｃｉごとに出力値ＤｅｃｉＴＥ及びＤｅｃｉＦＥを出力する。
【００１５】
デシメーションフィルタの目的は、所定数ｎの入力サンプル、例えば、アナログデジタル変換器ＡＤＣから供給されるトラック誤差信号入力サンプルｘｔｅ（ｎ）や、焦点誤差信号入力サンプルｘｆｅ（ｎ）を合計して平均値を計算し、コントローラとも呼ばれるデジタルシグナルプロセッサＤＳＰに、デシメーショントラック誤差信号値ＤｅｃｉＴＥ及びデシメーション焦点誤差信号値ＤｅｃｉＦＥを送信することである。
【００１６】
その後、次の所定数ｎの入力サンプルが処理される。デシメーションフィルタＤｅｃｉｆ１又はＤｅｃｉｆ２は、フィルタへの入力サンプリング速度より出力サンプリング速度が遅い低域通過デジタルフィルタである。デシメーションフィルタは、デジタルシグナルプロセッサＤＳＰへの信号を出力するため、デジタル化された検出信号をダウンサンプリングするフィルタである。デシメーションフィルタでのダウンサンプリングの効果は、それぞれの検出信号の複数サンプル値に渡る平均化である。この平均化は、デジタルシグナルプロセッサによって読み取られる信号のために、高精度、高分解能、低域通過フィルタ機能を与える。サーボ情報信号は、光ディスクＯＤから検出される高周波信号に含まれているが、サーボ情報は、より低い周波数に強く関係している。
【００１７】
図１に示す様に、デシメーションフィルタＤｅｃｉｆ１、Ｄｅｃｉｆ２におけるデシメーション処理の出力値を出力するためのデシメーション時間フレームｔｄｅｃｉと、デジタルシグナルプロセッサＤＳＰにおける制御フィルタ出力値の計算のために必要なｔｔｒａｃｋ及びｔｆｏｃｕｓとがサーボシステムの制御ループでの遅延の原因となる。少なくとも２つの制御ループは、デジタルシグナルプロセッサＤＳＰのコアで交互に処理される。よって、第２の制御ループの制御値の計算周期ＦＥｃｃは、第１の制御ループの制御値を供給するため計算周期ＴＥｃｃとして要求される期間ｔｔｒａｃｋの後に続くことになる。第２の制御ループのためのデシメーションフィルタの出力値ＤｅｃｉＦＥは、第１の制御ループのためのデシメーションフィルタの出力値ＤｅｃｉＴＥと同時に供給されるが、第２の制御ループのための処理は、期間ｔｔｒａｃｋの後にデジタルシグナルプロセッサにて開始される。
【００１８】
つまり、古いデシメーションフィルタ出力値ＤｅｃｉＦＥがデジタルシグナルプロセッサにて処理され、第２の制御ループのための制御値は、期間ｔｆｏｃｕｓの後に供給される。結果として、デジメーションフィルタＤｅｃｉｆ１、Ｄｅｃｉｆ２の使用により遅延が生じ、更に、第１の制御ループの制御値を供給するためデジタルシグナルプロセッサＤＳＰでの計算期間ＴＥｃｃとして必要な期間ｔｔｒａｃｋによる遅延が加わる。
【００１９】
特に、例えば、ＤＶＤ又はＣＤと比較して、青色レーザの使用により情報層の容量が増加したディスクドライブへの応用のためには、より速いサーボ制御が必要とされている。更に、記録のための時間短縮と、高品質再生のための高データレートの達成のために、高回転速度が要求されている。これら要求のために、サーボ信号処理の高速化が必要となる。一般的に、単一のデジタルシグナルプロセッサＤＳＰが、１つ以上の制御ループのフィルタ計算を実行するために使用されている。光ディスクＯＤのトラック中心に、光スポットの焦点を維持することを目的とした軸及び半径方向での光スポットの制御のため、主に、焦点サーボとトラックサーボが光ディスクドライブに使用されている。このスポットは、光ディスクＯＤの情報層との記録再生に使用される。標準的なコントローラは、サーボ制御ループを計算するためにデジタルシグナルプロセッサＤＳＰを使用する。計算は、制御ループ単位で行う。両方の入力信号サンプルは同時に取得されるため、２番目に計算される制御ループの位相マージンは減少する。更なる遅延が、コントローラとも呼ばれ、１つ以上の制御ループのフィルタ計算を実行するデジタルシグナルプロセッサＤＳＰの前にあるデシメーションフィルタにより加えられる。デジタルシグナルプロセッサＤＳＰの前にあるデシメーションフィルタは、低い周波数で出力値を計算し、ある時間フレーム後、周期的に計算値を供給する。これは、第２のサーボ制御ループに使用される値は古く、図１に示す様に大きな遅延を持っているという欠点がある。
【００２０】
図２は、本発明によるデジタルサーボシステムを有するディスクドライブのブロック図の典型的な実施形態を示している。ディスクドライブは、１つ以上の情報層を有する光ディスクＯＤを回転させる。光ディスクＯＤの情報層は、レーザビームＬＢによるデータの記録再生を行う螺旋状のトラックを有している。焦点アクチェータコイルＦｏ及びトラッキングアクチェータコイルＴｒにより制御されるアクチェータＡＣＴは、螺旋状のトラックを追尾するために設けられる。アクチェータＡＣＴの可動部は、トラック上にレーザビームＬＢを合焦させるレンズＬを含んでいる。光ディスクＯＤから反射した光は、例えば、光検出器ＰｈｄのセグメントＡ、Ｂ、Ｃ、Ｄ、Ｅ及びＦにより、光検出器信号Ｐｈｄｓとされ、プリアンプＰｒｅＡが、レーザビームＬＢのトラックと焦点の方向を示すアナログ誤差信号を供給するために光検出器信号ＰｈｄＳを増幅する。
【００２１】
アナログ焦点誤差信号ＦＥＡ及びアナログトラック誤差信号ＴＥＡは、アナログデジタル変換器ＡＤＣに入力され、デジタル焦点誤差信号ＦＥＳ及びデジタルトラック誤差信号ＴＥＳが、本発明によるサーボ処理部ＳＰＵへの入力として使用される。サーボ処理部ＳＰＵは、入力フィルタＭＡＦと、前制御状態の前処理を使用するデジタルシグナルプロセッサＤＳＰを備えている。入力フィルタＭＡＦは、従来のデシメーションフィルタの代わりに設けたものである。図２に示す実施形態において、調整可能な移動平均フィルタ構造が、入力フィルタＭＡＦに使用され、前制御状態の前処理を使用するデジタルシグナルプロセッサＤＳＰが、入力信号の全処理遅延及びサンプリング遅延を減少させるために使用される。両方が、焦点及びトラック制御ループの位相マージンを増加させるので、サーボシステムの安定性が改良される。
【００２２】
前制御状態の前処理とは、デジタルシグナルプロセッサＤＳＰの制御出力値が、デジタルシグナルプロセッサＤＳＰで前に処理された値のために計算されたフィルタ状態に基づき、直ちに計算されることを意味している。デジタルシグナルプロセッサＤＳＰは、制御出力値を、デジタルトラックアクチェータ信号ＴＡＣＴ又はデジタル焦点アクチェータ信号ＦＡＣＴとして、可能な限り速くアクチェータＡＣＴに出力し、その後、次のサンプル値計算に使用するデジタルシグナルプロセッサＤＳＰのフィルタ状態の出力を計算する。デジタルシグナルプロセッサＤＳＰの制御出力値は、デジタルアナログ変換器ＤＡＣでアナログ信号に変換され、パワーアンプＡｍｐ経由で、光スポットを正しい位置に維持するためアクチェータＡＣＴの焦点コイルＦｏ及びトラックコイルＴｒに送信される。デジタルトラックアクチェータ信号ＴＡＣＴ又はデジタル焦点アクチェータ信号ＦＡＣＴの供給後、制御ループの次の計算準備は完了している。つまり、デジタルトラックアクチェータ信号ＴＡＣＴ又はデジタル焦点アクチェータ信号ＦＡＣＴの供給後に、前の値に使用された総ての計算結果が処理される。計算結果は、デジタルシグナルプロセッサＤＳＰの制御出力値の次の計算において素早く使用するために、１つ以上のメモリ領域に保存される。
【００２３】
デジタルシグナルプロセッサＤＳＰは、デジタルトラックアクチェータ信号ＴＡＣＴ又はデジタル焦点アクチェータ信号ＦＡＣＴを供給後、次のサンプルまでの間に第２のループを計算するためのデータの準備をすることができる。中間結果は、後の使用のためにメモリに保存され、デジタルシグナルプロセッサＤＳＰにおいてループのサンプリング周波数で行われる２つの制御ループの次の出力値の計算準備が整う。
【００２４】
第１の制御出力値を供給し、デジタルシグナルプロセッサＤＳＰが次の計算の準備をした後、次の値が移動平均フィルタＭＡＦから取り出される。遅延は、例えば、光ディスクＯＤから検出した信号品質に依存する制御ループへの要求に従い、図示しないマイクロプロセッサにより調整される入力フィルタＭＡＦのフィルタ長ｍに依存するので、この手順により更なる遅延は追加されない。前記信号品質は、例えば、光ディスクＯＤから検出された引っかき傷や、ドロップアウトの様な欠陥（ディフェクト）により評価される。これは、移動平均入力フィルタＭＡＦのフィルタ長ｍが図２に示すディフェクト検出部ＤＥＦＤにより制御されることを意味している。入力フィルタＭＡＦへの入力誤差値ＦＥＳ又はＴＥＳが多くなるに従い、処理遅延が大きくなる。よって、入力のノイズを減らすことによるフィルタ特性の改良がよいか、制御ループの位相マージンを増加させるため処理速度を速くすることが良いかの決定が行われる。これは、欠陥が存在すればフィルタ長ｍを大きくし、欠陥がなければ制御ループの最大位相マージンを得るため、フィルタ長ｍを減少させなければならないことを意味する。一般的に、制御ループのより長いフィルタ長ｍから開始して、後に減少させることが好ましい。
【００２５】
ディフェクト検出部ＤＥＦＤの実施形態を図９及び図１０に示す。図９によると、アナログディフェクト信号ＤＥＦが、プリアンプＰｒｅＡにて公知の方法で生成され、フィルタ長ｍの決定に使用されている。しかしながら、デジタル変換したＨＦ信号を観察し、欠陥を大変速く検出することができる、デジタル読出パス処理と呼ばれる方法も、サーボ信号処理部ＳＰＵの前にあるディフェクト検出部ＤＥＦＤによる、移動平均入力フィルタＭＡＦのフィルタ長の適合に使用することができる。また、図１０に示す様に、デジタルシグナルプロセッサＤＳＰにて生成されたディフェクトＤＥＦＤ信号を使用することもできる。図９及び図１０の他の手段は、図２と同じである。変更可能な移動平均入力フィルタＭＡＦの利点は、サーボ処理に不必要な遅延を与えないことである。
【００２６】
図３に示す非巡回フィルタ構造、図４に示す巡回フィルタ構造、又は、似たタイミングの振る舞いを持つ他のフィルタを入力フィルタＭＡＦとして使用可能である。言い換えると、アナログデジタル変換器ＡＤＣの各クロックサイクルにて、アナログデジタル変換器ＡＤＣのｎ個のサンプル値から生成された新しい平均値を出力する総てのフィルタを使用可能である。入力フィルタＭＡＦとして使用される移動平均フィルタの前に、制御ループのサンプリング速度ｆｓに比較して大変早い速度である周波数ｆＡＤＣで動作するアナログデジタル変換器ＡＤＣが存在する。これは、焦点誤差ＦＥ及びトラック誤差ＴＥの入力誤差信号を、多くの遅延を生じさせることなしにフィルタリングすることを可能にする。両フィルタ構成の一例として、入力値の合計をフィルタ長ｍで除算する。この除算を簡単にするため、フィルタ長ｍは、１又は２のべき乗、つまり、ｍ＝２、４、８、１６、３２、６４、１２８・・・とすることが好ましい。この場合、除算は、ＡＬＵにて公式に基づき右シフト演算にて行われる。図３に示す非巡回フィルタは、入力値ｘ（ｎ）を加算し、出力値ｙ（ｎ）は、入力フィルタＭＡＦの出力で（ｍ＋１）による除算後に出力され、アナログデジタル変換器のサンプリング周波数をｆＡＤＣ、フィルタ長をｍとすると、遅延ｔｒｅｃ＝ｍ／２×（１／ｆＡＤＣ）となる。タップの１／ｚは、フィルタ長での遅延を表している。この様に、入力値ｘ（ｎ）の平均値である出力サンプル値ｙ（ｎ）は、アナログデジタル変換器ＡＤＣによって供給される入力値ｘ（ｎ）ごとに、出力される。
【００２７】
図４に示す巡回フィルタの遅延もｔｎｒｅｃ＝ｍ／２×（１／ｆＡＤＣ）である。その様な入力フィルタＭＡＦの出力サンプル値ｙ（ｎ）は、新しいサンプル値ｘ（ｎ）から遅延させた入力サンプル値ｘ（ｎ−ｍ−１）を減じ、続いて、フィルタ長ｍに１を加えた（ｍ＋１）で除算し、最後に、巡回部分であるタップ１／ｚからの値と加えて算出される。
【００２８】
入力フィルタＭＡＦのフィルタ出力速度は、光ディスクＯＤから検出した信号の品質を考慮する限り減少させることができるアナログデジタル変換のサンプリング速度ｆＡＤＣに対応する。
【００２９】
図５に、制御ループでの計算手順を示す。図５は、本発明による制御方法のフロー図である。デジタルシグナルプロセッサＤＳＰでの制御ループ計算のサンプリング周波数ｆｓは、アプリケーション及びサーボシステムの能力により調整される。高回転速度でトラックの細い、将来のディスクドライブサーボシステムにおいては、適切な操作を保証するため制御ループの帯域を増加させなければならない。帯域増加のためには、総ての処理遅延を最小にしなければならない。これは、図５のフロー図及び図６のタイミング図に示す処理により達成される。
【００３０】
入力フィルタＭＡＦのフィルタ長ｍは、図５に示す様にディフェクト検出部ＤＥＦＤ及び／又はマイクロコントローラμＣにより調整され、全体のパフォーマンスの要求により何時でも変更される。フィルタ長ｍの調整は、サーボシステムの開始時及び操作中に行われる。
【００３１】
図５には表示しないアナログデジタル変換器ＡＤＣが、トラック誤差信号値サンプルＴＥＳと焦点誤差信号サンプルＦＥＳを、アナログデジタル変換器のサンプリング速度ｆＡＤＣで供給する。第１の調整可能な移動平均フィルタＡｍｏｖａｖｆ１にトラック誤差信号サンプルＴＥＳが供給され、第２の調整可能な移動平均フィルタＡｍｏｖａｖｆ２に焦点誤差信号サンプルＦＥＳが供給される。第１の調整可能な移動平均フィルタＡｍｏｖａｖｆ１は、各入力サンプルＴＥＳから平均トラック誤差信号ＴＥ値を、第２の調整可能な移動平均フィルタＡｍｏｖａｖｆ２は、各入力サンプルＦＥＳから平均焦点誤差信号ＦＥ値を出力する。よって、デジタルシグナルプロセッサＤＳＰにて処理される、最新のトラック誤差信号平均値ＴＥ及び焦点誤差信号平均値ＦＥが、各時間において利用可能となる。この事実は、アナログデジタル変換のサンプリング周波数ｆＡＤＣが、制御ループのサンプリング周波数ｆｓより大変高いことによりサポートされる。
【００３２】
デジタルトラックアクチェータ信号ＴＡＣＴ及びデジタル焦点アクチェータ信号ＦＡＣＴの計算は、デジタルシグナルプロセッサＤＳＰにおいて、制御ループのサンプリング速度で行われる。トラック誤差信号の平均値ＴＥは、第１の移動平均フィルタＡｍｏｖａｖｆ１の出力からロードされ、前処理した前制御状態がデジタルシグナルプロセッサＤＳＰでのデジタルトラックアクチェータ信号ＴＡＣＴを計算するために使用され、第１の出力値、つまり、デジタルトラックアクチェータ信号ＴＡＣＴが素早く計算されてアクチェータＡｃｔに供給される。つまり、トラック誤差信号ＴＥの平均値処理で遅延は発生せず、遅延のないトラック誤差信号ＴＥがサーボ制御ループで使用される。
【００３３】
この構成の利点は、入力フィルタＭＡＦ、本例においては第１の調整可能な移動平均フィルタＡｍｏｖａｖｆ１の遅延は、フィルタ長ｍに直接的に依存することである。これは、アナログデジタル変換器ＡＤＣの各クロックサイクルにて新しくフィルタされた値が利用可能であり、図６に示す遅延ｔａｍｏｖａｖｄは、調整されたフィルタ長ｍで決定されることを意味する。図５に示す、第１の移動平均フィルタＡｍｏｖａｖｆ１及び第２の移動平均フィルタＡｍｏｖａｖｆ２のフィルタ長ｍは、別々又は共通であり、上述したように、マイクロコントローラμＣ及び／又はディフェクト検出部ＤＥＦＤにより調整される。第１の制御ループは、平均化された入力値がロードされると、前処理された前制御状態とにより直ちに計算される。処理された値は直ぐに、デジタルアナログ変換器ＤＡＣ経由で、アンプＡｍｐ又はドライバとも呼ばれるアクチェータＡｃｔに送信される。
【００３４】
この後、第１の制御ループは、アクチェータ制御信号の次の計算準備をすることができる。これは、デジタルシグナルプロセッサＤＳＰの、総ての制御フィルタ値の、後の計算に必要な結果は、次の計算での素早い利用のために１つ以上のメモリ領域に保存されることを意味する。これは、デジタルシグナルプロセッサＤＳＰが図５に示す第１の出力値１を供給した後直ぐに、或いは、別の制御ループのための、第２の出力値２の計算及び供給後に実行される。原理は、アクチェータＡｃｔの制御信号をできるだけ速く供給し、次のサンプル計算に使用されるフィルタ状態又はフィルタ係数と、デジタルシグナルプロセッサＤＳＰの制御フィルタ値とを計算する方法に基づいている。これは、デジタルシグナルプロセッサＤＳＰのコアに特別な配置を要求し、デジタルシグナルプロセッサＤＳＰで実現されるＰＩＤコントローラとして説明される。デジタルシグナルプロセッサＤＳＰは、内部中央プロセッサ部が離散時間信号処理を含むアプリケーションへの使用に最適化されている点を除き、マイクロプロセッサ又はマイクロコントローラに似たデバイスである。デジタルシグナルプロセッサＤＳＰは、通常、標準的なマイクロプロセッサの命令に加え、共通した信号処理を素早く行うために、乗算及び積算といった、特別な命令セットをサポートしている。独立したデータと命令メモリで特徴付けられるノイマン又はハーバードアーキテクチャが、データスループットの向上にしばしば使用される。本発明の実施形態によるＰＩＤサーボシステムを図７及び図８に示す。ＰＩＤは、比例−積分−微分の略語であり、ＰＩＤ制御ループパラメータは、比例ゲインＰｂ、積分ゲインＩｂ、微分ゲインＤｂである。
【００３５】
比例ゲインＰｂは、位置誤差に直接比例する復帰力への寄与を決定する。積分ゲインＩｂは、サーボループの静的な位置誤差を強制的に０にするよう、時間と共に増加する復帰力への寄与を決定し、微分ゲインＤｂは、変化の割合又は位置誤差の偏差に比例する復帰力への寄与を決定する。微分ゲインＤｂは、システムの制動効果を決定する。
【００３６】
図７は、ＰＩＤサーボの構造を示し、図８は、本発明によるＰＩＤ法のフロー図である。デジタルシグナルプロセッサＤＳＰは、論理演算ユニットを使用し、図８においてｘ−ＲＡＭ、ｙ―ＲＡＭとして示されているｘメモリ、ｙメモリのデータに、デジタルシグナルプロセッサＤＳＰのコア周波数の１クロックサイクルでアクセスできる。ｘメモリはフィルタ状態の保存に使用され、ｙメモリは、アプリケーションに応じた係数の保存に使用される。両メモリは、ポインタにより位置が指定される。本発明の実施形態において、第１のポインタＲ２と第２のポインタＲ５が使用され、アドレスの種別はモジュロである。デジタルシグナルプロセッサＤＳＰは、アキュムレータを有する乗算及び積算部を持ち、計算結果は、更なる使用のために第１のアキュムレータａ又は第２のアキュムレータｂに保存することができる。図７によるＰＩＤサーボ構成は、前状態Ｉｓａ、Ｄｓｂ、Ｄｓａを保存するため、３つのメモリ領域のみを必要とするが、高速な処理を実現するために、更なるメモリＤｏｌｄを、後に使用する計算値の保存用に加える。この実施形態においては１つだけメモリ領域を追加しているが、より複雑なフィルタ構造においては、より多くのメモリ領域を処理速度の向上のために追加することができる。
【００３７】
図８によるＰＩＤサーボは、ｙメモリに保存された７つの係数、Ｐｂ、Ｉｂ０、Ｉａ１、Ｄｂ０、Ｄｂ１、Ｄａ１、ｆｒｇａｉｎを使用する。メモリ位置は、ＡＬＵの構造に応じ、計算を速く行えるように選択されており、デジタルシグナルプロセッサＤＳＰのコアに依存する。
【００３８】
図８に示す様に、入力値ｘｅ（ｎ）からデジタル出力サンプルｙｅ（ｎ）を決定するためデジタルシグナルプロセッサＤＳＰで実行される総ての計算が最初に実行される。２つの制御ループを有する本実施形態によると、デジタル出力サンプルｙｅ（ｎ）は、デジタルトラックアクチェータ信号ＴＡＣＴ又はデジタル焦点アクチェータ信号ＦＡＣＴであり、デジタルシグナルプロセッサＤＳＰの入力値ｘｅ（ｎ）はデジタルトラック誤差信号ＴＥ又はデジタル焦点誤差信号ＦＥであり、好ましい実施形態において、これら信号は、第１の調整可能な移動平均フィルタＡｍｏｖａｖｆ１、第２の調整可能な移動平均フィルタＡｍｏｖａｖｆ２を含む入力フィルタＭＡＦから供給される。
【００３９】
しかしながら、処理遅延短縮のため、デジタル出力サンプルｙｅ（ｎ）、即ち、デジタルトラックアクチェータ信号ＴＡＣＴ及びデジタル焦点アクチェータ信号ＦＡＣＴが制御ループにおいて利用可能となるまでの期間を短くする他の種類のフィルタも、前制御状態の前処理と共に使用することも可能であり、制御ループの安定性の改良及び／又は素早いサーボ信号処理の実現により、サーボ制御の全体の能力を改良する。
【００４０】
次の入力値ｘｅ（ｎ）に必要な前制御状態の前処理と、デジタル出力サンプルｙｅ（ｎ）の即座の計算とにより、不必要な処理遅延は発生しない。中間の計算結果は、メモリ位置Ｄｏｌｄに保存され、トラッキング又は焦点のための対応する制御ループについての次の入力値ｘｅ（ｎ）のために使用される。同じ方法が両制御ループに使用される。特に、もし、より複雑な制御ループが使用される場合、提案方法及びデジタルシグナルプロセッサＤＳＰの提案構造は、より遅延を削減する。
【００４１】
デジタルシグナルプロセッサＤＳＰの、前制御状態の前処理の使用と、移動平均フィルタによるフィルタリングによる遅延の削減は、位相マージンを増加させ、よって、高回転速度であり、高データ密度で光ディスクＯＤへの記録再生を行う光ディスクドライブにとって重要である制御ループをより強固にする。マイクロコントローラμＣは、引っかき傷や、ごみ、信号の中断といった欠陥の発生においても、制御ループにおいて偏差又は誤差値の最も早い処理が可能となるようにフィルタ長ｍを調整する。本発明は、１つのデジタルシグナルプロセッサＤＳＰで１つ以上のループを計算する必要があり、遅い信号処理により位相マージンを減少させることができない総てのコントローラに適用可能である。
【００４２】
本発明は、上述した典型的な実施形態に限定されず、上述した特徴は本発明の範囲を逸脱しない限り結合又は修正がなされ得るものである。記載された入力フィルタＭＡＦ及びデジタルシグナルプロセッサＤＳＰは例示であり、当業者により実現される本発明の範囲内での他の実施形態も存在する。
【図面の簡単な説明】
【００４３】
【図１】従来技術によるサーボ制御システムのタイミング図である。
【図２】本発明によるデジタルサーボシステムを持つディスクドライブのブロック図である。
【図３】非巡回フィルタ構造を示す図である。
【図４】巡回フィルタ構造を示す図である。
【図５】本発明によるサーボ信号処理部でのフロー図である。
【図６】本発明によるデジタルサーボシステムのタイミング図である。
【図７】ＰＩＤサーボコントローラを示す図である。
【図８】ＰＩＤサーボコントローラでのフロー図である。
【図９】サーボ信号処理部の前にディフェクト信号生成部を有するディスクドライブのブロック図である。
【図１０】サーボ信号処理部内にディフェクト信号生成部を有するディスクドライブのブロック図である。
【図１】
2007012069.tif 000003
【図２】
2007012069.tif 000004
【図３】
2007012069.tif 000005
【図４】
2007012069.tif 000006
【図５】
2007012069.tif 000007
【図６】
2007012069.tif 000008
【図７】
2007012069.tif 000009
【図８】
2007012069.tif 000010
【図９】
2007012069.tif 000011
【図１０】
2007012069.tif 000012
【外国語明細書】
2007012069.tif 000013
2007012069.tif 000014
2007012069.tif 000015
2007012069.tif 000016
2007012069.tif 000017
2007012069.tif 000018
2007012069.tif 000019
2007012069.tif 000020
2007012069.tif 000021
2007012069.tif 000022
2007012069.tif 000023
2007012069.tif 000024
2007012069.tif 000025
2007012069.tif 000026
2007012069.tif 000027
2007012069.tif 000028
2007012069.tif 000029
2007012069.tif 000030
2007012069.tif 000031
2007012069.tif 000032
2007012069.tif 000033
2007012069.tif 000034
2007012069.tif 000035
2007012069.tif 000036
2007012069.tif 000037
2007012069.tif 000038
2007012069.tif 000039
2007012069.tif 000040
2007012069.tif 000041
2007012069.tif 000042
2007012069.tif 000043
2007012069.tif 000044