(57)【要約】【課題】格納されたデータの高速アクセスのためのシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）インターフェースシステムと方法を提供すること【解決手段】高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。データの格納先は、データアクセスの速度を増加する目的と効率を達成するように、制御モジュールの占有の度合に従って決定される。【選択図】    図１
2007025783.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータシステムで利用される、高速データアクセス機能を有するＳＡＴＡインターフェースシステムであって、
前記コンピュータシステムは、
複数のＳＡＴＡ挿入スロットを備え、一つ以上のＳＡＴＡデバイスに接続される拡張モジュールと、
サウスブリッジチップから及び／又はそれへ複数のデータを受信及び送信するために使用される接続モジュールと、
中央処理ユニットの占有度と前記各々のＳＡＴＡデバイスのデータ処理速度に基づいて複数の受信データの格納先を決定するために使用される制御モジュールと、
前記ＳＡＴＡデバイスと前記サウスブリッジチップ間のバッファ又はキャッシュメモリとして使用されるか、データに高速アクセスが可能な仮想デスクとして使用されるメモリモジュールと、を備えるＳＡＴＡインターフェースシステム。
【請求項２】
前記メモリモジュールは、複数のＤＤＲ−ＲＡＭ挿入スロットを備え、これらのスロットは、必要な容量のメモリをインストールするために使用されることが可能であると共に、ユーザによってインストールされることが出来る、請求項１に記載のＳＡＴＡインターフェースシステム。
【請求項３】
バッテリが、前記メモリモジュールのトップに配置及び連結され、コンピュータシステムがパワーダウンした時に、このバッテリが微小な電力を前記メモリモジュールに提供するために使用され、従って、前記メモリモジュール内のデータを保持及び維持する、請求項１に記載の高速アクセス機能を有するＳＡＴＡインターフェースシステム。
【請求項４】
前記メモリモジュールが仮想デスクとして利用される、請求項１に記載のＳＡＴＡインターフェースシステム。
【請求項５】
前記接続モジュールと前記サウスブリッジチップは、ＳＡＴＡバスを介してデータを送信するために利用される、請求項１に記載のＳＡＴＡインターフェースシステム。
【請求項６】
前記ＳＡＴＡバスは、ＳＡＴＡ  Ｉ又はＳＡＴＡ  ＩＩバージョンである、請求項５に記載のＳＡＴＡインターフェースシステム。
【請求項７】
中央処理ユニットによって利用され、複数のデータを一つ以上のＳＡＴＡデバイスに書き込む、高速データアクセス機能を有するＳＡＴＡインターフェース方法であって、
格納されるべき前記データをサウスブリッジチップから受信するステップと、
前記ＳＡＴＡデバイスの使用中状態を検証するステップと、
前記ＳＡＴＡデバイスが使用中状態にある時に、バッファとして使用されるメモリモジュールに前記データを格納するステップと、を備えるＳＡＴＡインターフェース方法。
【請求項８】
処理のために複数のデータを中央処理ユニットに提供することが、複数のＳＡＴＡデバイスによって望まれる場合に利用される、高速データアクセス機能を有するＳＡＴＡインターフェース方法であって、
格納されるべき前記データを前記ＳＡＴＡデバイスから受信するステップと、
前記中央処理ユニットの使用中状態を検証するステップと、
前記中央処理ユニットが使用中状態にある時に、前記データをバッファとして使用されるメモリモジュールに格納するステップと、を備えるＳＡＴＡインターフェース方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）インターフェースの制御と管理のためのシステムと方法に関し、特に、サウスブリッジチップ（Ｓｏｕｔｈ−ｂｒｉｄｇｅ  ｃｈｉｐ）に加えて及び／又はそれと協働して、ユーザによって望まれ且つ決定された容量が拡張されたメモリを使用することによって、格納されたデータの高速アクセスを達成するために使用されるシステムと方法に関する。
【背景技術】
【０００２】
コンピュータ時代の初めから、コンピュータの動作技術の進歩は、ムーアの法則に従って、著しく進行した。コンピュータ性能の全体的発展は、中央プロセッサユニットの動作速度に依存するのみならず、入出力デバイスとデータバスのデータ送信速度がＣＰＵの動作速度の増加に整合するように対応して増加されなければならない。これに関して、従来のアドバンストテクノロジーアタッチメント（ＡＴＡ）の最大データ送信速度は、１３３ＭＢ／秒に達したに過ぎず、この値では、ＣＰＵのデータ処理速度に追い着くことが出来ないことは明らかである。この問題を解決及び克服するために、近年、新たなタイプのＳＡＴＡの通信インターフェースが開発されており、このデータ送信速度は、１５０ＭＢ／秒に達することが出来、ＳＡＴＡＩＩに関しては、データ送信速度が、３００ＭＢ／秒にも達することが出来る。
【０００３】
このテクノロジーは、コンピュータの効率と効果を向上するために利用されるが、残念ながら、ＳＡＴＡインターフェースの基本構造と動作方法が、従来のＡＴＡインターフェースの構造と動作方法とは完全に異なっている。即ち、このテクノロジーは、ファームウエア或いは単にＳＡＴＡ入出力インターフェースの周辺デバイスを配置することによるアップグレードを介し、コンピュータ全体の速度を向上するためには使用出来ない。代わりに、元の主機械ボード（メインボード）は、ＳＡＴＡインターフェースを有する新たな主機械ボードに置き換えられなければならない。しかしながら、その置き換えはシステムの経済的利益、特に、新たに入手されたコンピュータシステムのユーザに対しては寄与しない。
【０００４】
ＳＡＴＡインターフェースの利用を介して、データ送信の速度が顕著に増加されるのみならず、従来の技術の従来のＡＴＡインターフェースと共に行われる周辺装置の置き換えの前に、主電源をシャットダウンする必要はない点においてより高い効率と便利さを提供する。ＳＡＴＡのデータ送信配線と電力配線の再配置によって、そのピンの数が減少する、従って、バスの幅が減少するのみならず、コンピュータメインフレームの熱放散の内的循環も、改良される。更に、バスの許容データ送信の距離が増加される。また、“ホットプラグアンドプレイ（ｈｏｔ  ｐｌｕｇ  ＆  ｐｌａｙ）”の機能と利益をいつでも提供する。
【０００５】
ユニバーサルシリアルバスのインターフェースは、ホットプラグアンドプレイ機能も設けられるが、送信速度と電力供給の安定性に関して、使用には便利であるが、カードリーダー、スキャナ、プリンター、ポータブルデスク、及びウエブカムなどの、駆動電力が少なくデータ送信速度が遅いことが必要な周辺デバイスでの使用に適するに過ぎない。更に、外付けデスクドライバ及び焼付け機械、特に、ＣＤ−Ｒドライブに急速に置き換わっているＤＶＤドライブにとって、ＵＳＢインターフェースを介して提供されるデータ送信速度と駆動電力が十分ではないことは明らかである。電力供給が不安定な場合、データ読出し中にコンピュータのパワーをシャットダウンし、より厳しい状態では、周辺デバイスを損傷する場合がある。
【０００６】
上記の理由のために、種々の製造者は、周辺デバイスへの接続のためのインターフェースとしての使用により適切で、ＳＡＴＡインターフェースのために使用される拡張カードの研究開発に専心している。その利点は、ＳＡＴＡデバイスが、それが拡張カードと接続されると同時に動作されることが出来ることであって、ユーザは、全体の主機械ボードを交換することを求められない点である。更に、拡張カードは、コンピュータメインフレームの内側に接続されるＳＡＴＡインターフェースに接続するために使用されるのみならず、拡張カードの幾つかは、外部デバイスへの接続用挿入スロットを備えるので、ユーザは、簡単に、ホットプラグアンドプレイを実現出来る。更に、幾人かの製造者よって造られるチップセットは、データ送信速度の上昇と格納データの安全性と一体性を向上するような、ＲＡＩＤ機能を備える。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、現在、中央プロセッサユニットの動作速度とそのメモリのデータ送信速度は、少なくとも５３３ＭＢ／秒に達しており、それらのより高速な新バージョンが、近い将来に発表されるはずである。このような状況下で、ＳＡＴＡがただ一つだけ利用されるならば、ＳＡＴＡＩＩのデータ送信速度でさえ、３００ＭＢ／秒に達することが出来るに過ぎず、このように、そのデータ読出し／書込み速度は、中央プロセッサユニットのデータ処理速度に追い着くことが出来ず、コンピュータの最適動作を達成出来ない。
反対に、ＣＰＵのデータ処理速度の制限とコンピュータメモリのデータ記憶容量の制限に起因して、元の構成において、ただ一つのＳＡＴＡが拡張カードに挿入される場合、及びＳＡＴＡが拡張カードを介するホットプラグアンドプレイであり得るとの事実に起因して、拡張のために、３個以上のデスクドライブが追加され、拡張カードを介して３個の追加のＳＡＴＡインターフェースに接続され、それによって、ＲＡＩＤ０、１又は５のディスクアレイに編成されることが出来て同時にデータを読出し／書込み、理論的には、１．２ＧＢ／秒の高いデータ送信速度に到達出来る。
他方、ＣＰＵがコンピュータによって要求された他の必須のタスクを実行しなければならない場合、ＣＰＵの処理速度は、この速度よりもはるかに低下することは明らかである。このように、ＳＡＴＡの機能と容量は、十分には利用されておらず、従って、コンピュータ全体の最大効率と効果が実現出来ない。
【０００８】
従来の技術の上述の問題及び欠点に鑑み、本発明の目的は、格納されたデータの高速アクセスのためのシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）インターフェースシステムと方法を提供することである。
【課題を解決するための手段】
【０００９】
このインターフェースシステム及び方法は、サウスブリッジチップから送信されるデータを受信するために使用される接続モジュールと、ＣＰＵの時間占有と各々のＳＡＴＡのアクセス速度とに基づいて受信されたデータの格納先を決定するために使用される制御モジュールと、複数のＳＡＴＡ挿入スロットを備え、ＳＡＴＡへ接続するように使用される拡張モジュールと、ＳＡＴＡとサウスブリッジチップとの間でバッファ又はキャッシュメモリとして働くように使用されるメモリモジュールとを含む。更に、バッテリが、コンピュータのパワーダウン中にそのメモリ内のデータを保持及び維持するためにこのモジュールに設けられる。
【００１０】
格納されたデータの高速アクセスの目的を達成するために、本発明で開示される方法は、以下のステップを含む。最初に、ＣＰＵが、データをＳＡＴＡデバイスに書き込むことを示すことが必要な場合、本発明のＳＡＴＡインターフェースは、格納されるべきデータをサウスブリッジチップから受信するように利用される。次に、ＳＡＴＡが使用中であるか否かが決定され、ＳＡＴＡが使用中である場合、一時的記憶のためにメモリモジュールに格納され、そうでない場合、そのデータは、直接にＳＡＴＡデバイスに格納される。次に、複数のＳＡＴＡデバイスが、処理のためにデータをＣＰＵに提供することが必要である場合、本発明のインターフェースシステムは、ＳＡＴＡデバイスから処理されるべきデータを受信するために使用される。次に、ＣＰＵが使用中であるか否かが決定され、ＣＰＵが使用中である場合、データは、キャッシングのためにメモリモジュールに格納され、そうでない場合、データは、処理のために、サウスブリッジチップへ送信される。
【００１１】
本願の第１発明は、コンピュータシステムで利用される、高速データアクセス機能を有するＳＡＴＡインターフェースシステムであって、前記コンピュータシステムは、複数のＳＡＴＡ挿入スロットを備え、一つ以上のＳＡＴＡデバイスに接続される拡張モジュールと、サウスブリッジチップから及び／又はそれへ複数のデータを受信及び送信するために使用される接続モジュールと、中央処理ユニットの占有度と前記各々のＳＡＴＡデバイスのデータ処理速度に基づいて複数の受信データの格納先を決定するために使用される制御モジュールと、前記ＳＡＴＡデバイスと前記サウスブリッジチップ間のバッファ又はキャッシュメモリとして使用されるか、データに高速アクセスが可能な仮想デスクとして使用されるメモリモジュールと、を備えるＳＡＴＡインターフェースシステムである。
【００１２】
本願の第２発明は、前記メモリモジュールは、複数のＤＤＲ−ＲＡＭ挿入スロットを備え、これらのスロットは、必要な容量のメモリをインストールするために使用されることが可能であると共に、ユーザによってインストールされることが出来る、本願の第１発明に記載のＳＡＴＡインターフェースシステムである。
【００１３】
本願の第３発明は、バッテリが、前記メモリモジュールのトップに配置及び連結され、コンピュータシステムがパワーダウンした時に、このバッテリが微小な電力を前記メモリモジュールに提供するために使用され、従って、前記メモリモジュール内のデータを保持及び維持する、本願の第１発明に記載の高速アクセス機能を有するＳＡＴＡインターフェースシステムである。
【００１４】
本願の第４発明は、前記メモリモジュールが仮想デスクとして利用される、本願の第１発明に記載のＳＡＴＡインターフェースシステムである。
【００１５】
本願の第５発明は、前記接続モジュールと前記サウスブリッジチップは、ＳＡＴＡバスを介してデータを送信するために利用される、本願の第１発明に記載のＳＡＴＡインターフェースシステムである。
【００１６】
本願の第６発明は、前記ＳＡＴＡバスは、ＳＡＴＡ  Ｉ又はＳＡＴＡ  ＩＩバージョンである、本願の第５発明に記載のＳＡＴＡインターフェースシステムである。
【００１７】
本願の第７発明は、中央処理ユニットによって利用され、複数のデータを一つ以上のＳＡＴＡデバイスに書き込む、高速データアクセス機能を有するＳＡＴＡインターフェース方法であって、格納されるべき前記データをサウスブリッジチップから受信するステップと、前記ＳＡＴＡデバイスの使用中状態を検証するステップと、前記ＳＡＴＡデバイスが使用中状態にある時に、バッファとして使用されるメモリモジュールに前記データを格納するステップと、を備えるＳＡＴＡインターフェース方法である。
【００１８】
本願の第８発明は、処理のために複数のデータを中央処理ユニットに提供することが、複数のＳＡＴＡデバイスによって望まれる場合に利用される、高速データアクセス機能を有するＳＡＴＡインターフェース方法であって、
格納されるべき前記データを前記ＳＡＴＡデバイスから受信するステップと、
前記中央処理ユニットの使用中状態を検証するステップと、
前記中央処理ユニットが使用中状態にある時に、前記データをバッファとして使用されるメモリモジュールに格納するステップと、を備えるＳＡＴＡインターフェース方法である。
【発明の効果】
【００１９】
本発明のＳＡＴＡインターフェースシステム及びＳＡＴＡインターフェース方法によれば、以下のような効果のうち、少なくとも一つを得ることができる。
【００２０】
本発明の追加のメモリモジュールの適用を介して、必要な拡張メモリの容量が、ユーザによって決定され、従って、ＣＰＵやＳＡＴＡデバイスが使用中（ｂｕｓｙ）である場合、前記拡張されたメモリは、データの一時記憶のために使用され、逸れによって、ＣＰＵとＳＡＴＡデバイスの両方が、それらの最大効率を実現するために使用され、このように、これらのＣＰＵとＳＡＴＡデバイスの内のどちらか一方が使用中であるために、それらの内の他方が待機又はその性能をダウングレードすることを強いられる必要がない。
【００２１】
更に、メモリモジュールは、バッテリを備え、それによって、メモリモジュールが仮想デスクとして働き、コンピュータシステムのパワーアップにおいて使用されることが必要な初期化データがそこに格納され、コンピュータがダウンした場合、そのデータが格納される。コンピュータシステムの次の“パワーアップ”（起動）中に、先の“パワーダウン”においてオペレーションシステムによって設定及び保存された初期化データは、メモリモジュールからロードされ、それによって、最初から全てのＳＡＴＡデバイスからデータを読み出す必要がなく、従って、コンピュータシステムの“パワーアップ”速度が、顕著に上昇する。
【発明を実施するための最良の形態】
【００２２】
以下の詳細な記述からより十分に理解される。
【００２３】
本発明の目的、構造、特徴、及び機能は、添付図面を参照として以下の詳細な記述を介してより完全に認識及び理解される。また以下の詳細な記述は例示に過ぎず、本発明を制限するものではない。
【００２４】
本発明は、格納されたデータの高速アクセス用のＳＡＴＡのインターフェースシステム及びその方法に関する。以下の記述において、本発明における種々の特定の詳細は、本発明のよりよい且つ完全な理解のために記述される。しかしながら、当該技術に詳しい人にとっては、本発明は、このような特定の細部を必要とせずに実現されることが出来るか、或いは、代替の要素や方法で実施されることが出来る。幾つかの状況では、公知の方法、手順、要素、及び回路は、本発明の本質を不必要に不明瞭にしないために、詳細には記述されない。
【００２５】
一般的には、本発明のシステムは、既存のコンピュータシステムの主機械ボードに直接に統合されることが出来る。更に、本発明のシステムは、ＳＡＴＡデバイスに接続された接続配線を介してサービス可能な独立型ＳＡＴＡ拡張デバイスアウトサイドボックスとして利用されることが出来る。
【実施例】
【００２６】
本発明の実施の形態に従う、格納されたデータの高速アクセス用のＳＡＴＡのインターフェースシステムのシステムブロック図である図１を参照する。
【００２７】
１番目は、サウスブリッジチップ１００とのデータ通信用ＳＡＴＡバス１７０を介してサウスブリッジチップ１００に接続される接続モジュール１２０である。
【００２８】
２番目は、ＣＰＵ（中央処理ユニット）４１０の時間占有と各ＳＡＴＡデバイス１６０のアクセス速度に基づき、受信されたデータの格納先を決定するために使用される制御モジュール１５０である。本発明の一実施の形態に従い格納されたデータの高速アクセス用のＳＡＴＡのインターフェースシステムを示す図４を参照する。
【００２９】
図４に示されるように、ＳＡＴＡデバイス１６０は、ホットプラグアンドプレイ機能を備えるので、通常のＳＡＴＡのデータ送信速度は、１５０ＭＢ／秒であるが、ＳＡＴＡＩＩのデータ送信速度は、３００ＭＢ／秒の高速に達し、従って、ＳＡＴＡデバイスの追加又は除去は、コンピュータシステム全体の動作速度に影響を及ぼす。現在、ＣＰＵ４１０の処理速度は、５３３ＭＢ／秒である。ただ一つのＳＡＴＡデバイス１６０がコンピュータシステムに接続され、且つ１５０ＭＢ／秒の最大データ送信速度である場合、５３３ＭＢ／秒−１５０ＭＢ／秒＝３８３ＭＢ／秒のデータ送信速度、データ送信速度の２／３より多くが、無駄になる。
【００３０】
上述の条件は、モニターされ、以下のように制御モジュール１５０によって修正される。サウスブリッジチップ１００から送信されたデータは、メモリモジュール１４０に直接送信され、最大速度を有するＣＰＵ４１０によって処理され且つ処理が終了され、それによって、他のより緊急なタスクの処理に取り掛かることが出来る。ＳＡＴＡデバイスが使用中ではないことが制御モジュール１５０によって決定されると、メモリモジュール１４０に格納されたデータが、検索され且つＳＡＴＡデバイス１６０に書き込まれる。このように、この制御モジュール１５０の利用を介するハードウエアの点で、ＣＰＵ４１０の処理速度が増加される。更に、オペレーションシステムに対して、ＳＡＴＡデバイスのデータ送信速度とＣＰＵ４１０のデータ処理速度との間の複雑な速度差の関係をＣＰＵ４１０のスケジュールを考慮する必要が無いので、前記二個のデバイスの速度は、同じに見られ且つ処理され、従って、オペレーションシステムの処理スケジュールを単純化する。
【００３１】
反対に、元々、拡張カードへプラグイン及び追加される、処理用中央処理ユニットへデータを送信するＳＡＴＡデバイス１６０が唯一つである場合、ＣＰＵの残りのデータ処理速度３８３ＭＢ／秒がその手順で他のタスクを処理するために使用されることが出来る。ＳＡＴＡは、ホットプラグアンドプレイ機能を備えるので、４個全てのＳＡＴＡデバイス１６０が、全て拡張カードにプラグインされると、全体のデータ送信速度は、１５０ＭＢ／秒×４＝６００ＭＢ／秒に急激に増加され、この送信速度は、使用するためのＣＰＵ４１０の残りのデータ処理速度が、他に、他の元々処理されるようにスケジュールされたタスクを処理するに十分以上であり、ＳＡＴＡデバイス１６０の前記“サープラス”データ送信速度が、制御モジュール１５０の制御下で、一時的記憶のためにメモリモジュール１４０に送信される。次に、これらのデータは、ＣＰＵ４１０によってスケジュールされ、処理のために、サウスブリッジチップ１００によって逐次読み出される。
【００３２】
３番目に、拡張モジュール１１０は、ＳＡＴＡバス１７０を介してＳＡＴＡデバイス１６０に接続するための複数の挿入スロットを備え、通常のＳＡＴＡデバイスのデータ送信速度は、１５０ＭＢ／秒であり、且つＳＡＴＡＩＩのデータ送信速度は、３００ＭＢ／秒である。ＳＡＴＡデバイス１６０は、ホットプラグアンドプレイ機能を備えるので、挿入スロットの配置は、コンピュータシステムの内側で装置拡張用の拡張カードの内側に制限されない。前記挿入スロットは、ユーザによって実行されるホットプラグアンドプレイを容易にするためにコンピュータシステムの外側に露出されてもよく、それによって、ＳＡＴＡデバイス１６０の適用と利用がよりフレキシブルにされ得る。
【００３３】
４番目に、メモリモジュール１４０は、複数のＤＤＲ−ＲＡＭ挿入スロットを備え、ＳＡＴＡデバイスのデータ送信状態に従って、制御モジュール１５０によって制御及び割当てられる。メモリモジュールのアクセスは、モータ駆動ハードデスクドライブの場合のように、機械的動作を必要としなので、メモリモジュールのアクセス速度は、メモリモジュールが、ＳＡＴＡデバイス１６０とサウスブリッジチップ１００との間でバッファ又はキャッシュとして働くことが出来るように、ハードデスクドライブのアクセス速度よりも早い。挿入されるメモリの容量は、実際の要求に従い、ユーザによる選択が可能となる。メモリモジュールの容量が大きくなれば、ＳＡＴＡデバイス１６０のアクセス性能がよりよくなる。メモリモジュールの容量が、例えば、１ＧＢと十分である場合、それは、仮想デスクとして働くことが出来る。中にオペレーションシステム（ＯＳ）が設けられると、コンピュータシステムの“パワーオン”中にデスクからこのメモリモジュールへ初期化に必要なデータを読み出すことを必要とせず、それにより、パワーオン手順の速度が向上する。しかしながら、メモリ内のデータは、コンピュータシステムの“パワーダウン”後に消える。このため、バッテリ１３０が、拡張カードに設けられ、それによって、メモリ中のデータが、バッテリ１３０によって供給される僅かな電力によって保持及び維持される。再充電可能なバッテリが使用される場合、コンピュータの電源が入れられると自動的に充電され、電力の使用によるメモリ中のデータのロスについて心配する必要はない。
【００３４】
従って、拡張カードに挿入されたＳＡＴＡデバイス１６０のデータ送信速度とＣＰＵ４１０のデータ処理速度が最適なマッチングを達成するために、本発明の実施の形態に従う方法のフロー図を示す図２を参照する。この図は、データがＣＰＵ４１０によってＳＡＴＡデバイス１６０に書き込まれ、制御モジュール１５０によって処理されることを示している。最初に、接続モジュール１２０は、サウスブリッジチップ１００から送信されるデータを受信するために使用される（ステップ２１０）。次に、ＳＡＴＡデバイス１６０の数とデータ送信速度、データの量、並びにオペレーションシステムのスケジュール順序に基づいて、制御モジュール１５０によって、ＳＡＴＡデバイス１６０が使用中であるか否かについて決定される（ステップ２２０）。ＳＡＴＡデバイス１６０が使用中であり中間処理のために利用出来ない場合、前記データは、後で処理するためにバッファとして、メモリモジュール１４０に格納され得る（ステップ２３０）。ＳＡＴＡデバイス１６０が使用中ではない場合、前記データは、ＳＡＴＡデバイス１６０に直接格納され得る（ステップ２４０）。
【００３５】
最後に、本発明の実施の形態に従い、複数のＳＡＴＡデバイス１６０からの処理用のＣＰＵ４１０にデータを提供する方法のフロー図である、図３を参照する。最初に、本発明のインターフェースシステムは、ＳＡＴＡデバイス１６０から処理されるべきデータを受信するために利用される（ステップ３１０）。次に、処理手順の優先順位、リソース利用の比率、及び処理動作の期間などのオペレーションシステムのスケジュールに基づいて、ＣＰＵ４１０が使用中であるか否かが決定される（ステップ３２０）。ＣＰＵ４１０が使用中である場合或いはＳＡＴＡデバイス１６０のデータ送信速度が、ＣＰＵのデータ処理速度よりも高速である場合、余剰速度から引き出されるサープラスデータは、キャッシュメモリとしてのメモリモジュール１４０に最初に格納される（ステップ３３０）。次に、ＣＰＵ４１０が利用可能で且つデータを処理用の十分なリソースを有するまで、ＣＰＵ４１０のデータ処理は、ＳＡＴＡデバイスのデータ送信速度と同じ速度で実行される。或いは、データは、サウスブリッジチップ１００を介して処理のためのＣＰＵ４１０に送信される（ステップ３４０）。
【００３６】
このように記述される発明を知ると、発明が多くの方法で変更され得ることは自明である。そのような変更例は、本発明の精神と範囲から離れていると見なされるべきではなく、当業者には明白であるような変更の全ては、本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態に従った、格納されたデータの高速アクセス用ＳＡＴＡのインターフェースシステムのシステムブロック図である。
【図２】本発明の実施の形態に従った、ＳＡＴＡデバイスが使用中であるか否かを決定する、従って、データをメモリモジュールに書き込むべきか或いはＳＡＴＡに直接書き込むべきかを決定するプロセスを示すフロー図である。
【図３】本発明の実施の形態に従った、ＣＰＵが使用中であるか否かを決定する、従って、データをサウスブリッジチップに書き込むべきかメモリモジュールに書き込むべきかを決定するプロセスを示すフロー図である。
【図４】本発明の実施の形態に従った、格納されたデータの高速アクセス用ＳＡＴＡのインターフェースシステムのシステムブロック図である。
【符号の説明】
【００３８】
１００    サウスブリッジチップ
１１０    拡張モジュール
１２０    接続モジュール
１３０    バッテリ
１４０    メモリモジュール
１５０    制御モジュール
１６０    ＳＡＴＡデバイス
１７０    ＳＡＴＡバス
４１０    ＣＰＵ
【図１】
2007025783.tif 000003
【図２】
2007025783.tif 000004
【図３】
2007025783.tif 000005
【図４】
2007025783.tif 000006