(57)【要約】【課題】キャパシタが内蔵されるプリント配線板の製造方法において、誘電体の形状バラツキを小さくして、基板内のキャパシタ容量の精度を向上させる配線基板の製造方法を提供することを目的とする。【解決手段】絶縁基材１１の一方の面に配線層２１ａ及び配線層２１ｂを、他方の面に導体層２２を形成して途中工程の配線基板を作製する。さらに、導体層２２上に誘電体層３１及び導体層２５を形成する。さらに、導体層２５をパターニング処理してキャパシタ上部電極２５ａを形成する。さらに、誘電体層３１をパターニング処理し、誘電体３１ａを形成する。キャパシタ上部電極２５ａよりはみ出した誘電体層をブラスト法にて除去し、形状補正された誘電体３１ｂを形成する。導体層２４をパターニング処理してキャパシタ下部電極２４ａを形成し、キャパシタ内蔵の配線基板１００を得る。【選択図】図２
2007324297.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも以下の工程を具備することを特徴とするキャパシタ内蔵の配線基板の製造方法。
（ａ）絶縁基材（１１）の一方の面に配線層（２１ａ）及び配線層（２１ｂ）を、他方の面に導体層（２２）を形成し、配線層（２１ａ）及び配線層（２１ｂ）と導体層（２２）とがビア（２３）で電気的に接続されてなる途中工程の配線基板を作製する工程。
（ｂ）導体層（２２）上に誘電体層（３１）及び導体層（２５）を形成する工程。
（ｃ）導体層（２５）上にレジストパターン（４１）を形成する工程。
（ｄ）レジストパターン（４１）をマスクにして導体層（２５）をエッチング処理し、キャパシタ上部電極（２５ａ）を形成する工程。
（ｅ）レジストパターン（４１）及びキャパシタ上部電極（２５ａ）をマスクにして誘電体層（３１）をパターニング処理し、誘電体（３１ａ）を形成する工程。
（ｆ）キャパシタ上部電極（２５ａ）よりはみ出した誘電体層をブラスト法にて除去し、形状補正された誘電体（３１ｂ）を形成する工程。
（ｇ）導体層（２４）の所定位置にレジストパターン（４２ａ）及び（４２ｂ）を形成する工程。
（ｈ）レジストパターン（４２ａ）及び（４２ｂ）をマスクにして導体層（２４）をエッチング処理し、レジストパターン（４２ａ）及び（４２ｂ）を剥離処理して、キャパシタ下部電極（２４ａ）を形成する工程。
【請求項２】
前記ブラスト法がウエットブラストであることを特徴とする請求項１記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に使用される配線基板に関し、詳しくは、キャパシタの容量精度を向上できるキャパシタ内蔵の配線基板の製造方法に関するものである。
【背景技術】
【０００２】
最近の部品内蔵の製造方法について以下に説明する。
キャパシタ内蔵の配線基板の製造方法の一例として、感光性の誘電体層を用いてパターン露光、現像等の一連のパターニング処理を行って、キャパシタ用の誘電体を形成する方法が提案されている（例えば、特許文献１参照）。
キャパシタ内蔵の配線基板の製造方法の一例を図５（ａ）〜（ｅ）及び図６（ｆ）〜（ｉ）に示す。
まず、絶縁層１１１上に配線層１２１及び配線層１２２が、絶縁層１１２を介して銅箔等からなる導体層１２４が形成され、導体層１２４と配線層１２１及び配線層１２２とがビア１２３で電気的に接続されてなる途中工程の配線基板を作製する（図５（ａ）参照）。
【０００３】
次に、ポジ型感光性エポキシ系樹脂等にセラミック粉末等を分散させた誘電材を導体層１２４上に塗工するか、もしくはシート形態でラミネートするかのいずれかの方法で誘電体層１３１を形成する。次いで、誘電体層１３１上に銅箔をラミネートする等の方法で導体層１２５を形成する（図５（ｂ）参照）。
ここで、誘電体層１３１と導体層１２５（銅箔）とを一体構造とした誘電体シートを貼り合わせる方法もある（例えば、特許文献２参照）。
【０００４】
次いで、導体層１２５上にフォトレジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等のパターニング処理を行ってレジストパターン１４１を形成する（図５（ｃ）参照）。
【０００５】
次に、レジストパターン１４１をマスクにして導体層１２５を塩化第二銅等からなるエッチング液にてエッチングし、キャパシタ上部電極１２５ａを形成し、且つ誘電体層１３１表面を露出させる（図５（ｄ）参照）。
【０００６】
次いで、レジストパターン１４１は剥離せず、キャパシタ上部電極１２５ａをマスクとして、誘電体層１３１を露光し、専用の現像液にて現像処理することにより、キャパシタ上部電極１２５ａの下部に誘電体１３１ａを形成する（図５（ｅ）参照）。
【０００７】
次に、誘電体１３１ａを熱硬化した後、レジストパターン１４１を剥離し、導体層１２４上に誘電体１３１ａ及びキャパシタ上部電極１２５ａを形成する（図６（ｆ）参照）。
【０００８】
次に、導体層１２４、誘電体１３１ａ及びキャパシタ上部電極１２５ａ上にフォトレジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層１４２を形成し（図６（ｇ）参照）、パターン露光、現像等のパターニング処理を行ってレジストパターン１４２ａ及び１４２ｂを形成する（図６（ｈ）参照）。
【０００９】
次に、レジストパターン１４２ａ及び１４２ｂをマスクにして導体層１２４を塩化第二銅等からなるエッチング液にてエッチングし、キャパシタ下部電極１２４ａ及び配線層１２４ｂを形成し、キャパシタ上部電極１２５ａと誘電体１３１ａとキャパシタ下部電極１２４ａとからなるキャパシタを形成する（図６（ｉ）参照）。
【００１０】
また、別の方法としては、上記工程内におけるポジ型感光性エポキシ系樹脂等にセラミック粉末等を分散させた誘電体層１３１の代わりに、非感光性のエポキシ系樹脂等にセラミック粉末等を分散させた誘電層１３２と銅箔等を一体構造にした誘電体シート用いて、ラミネートして誘電体層１３２と導体層１２５を形成した後導体層１２５をパターニング処理してキャパシタ上部電極１２５ａを形成し、キャパシタ上部電極１２５ａをマスクにして専用のエッチング液にて誘電体層１３２をエッチングし、誘電体１３２ａを形成するといった方法もある。
【００１１】
上記したような配線基板の製造方法では、誘電体層１３１または誘電体層１３２の加工を露光、現像、または、エッチングといった化学的加工のみで行うので、誘電体１３１ａ及び誘電体層１３２ａの形状が台形の裾を引いた形状となり、また、その形状にもバラツキが大きく、キャパシタの容量精度を悪くするといった問題がある。
【００１２】
更には、化学的加工のみでは、キャパシタ上部電極１２５ａの下側が大きくサイドエッチングされ、そのバラツキが加算され、キャパシタの精度を悪くするといった問題がある。また、大きなサイドエッチングにより、多層化して行く際、サイドエッチ部に気泡が残り、熱、吸湿によるクラック等が発生し、信頼性を悪くするといった問題がある。
【特許文献１】特開２００２−５３４７９１号公報
【特許文献２】特開２００３−１１２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上記問題点に鑑みなされたものであり、キャパシタが内蔵されるプリント配線板の製造方法において、誘電体の形状バラツキを小さくして、基板内のキャパシタ容量の精度を向上させる配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に於いて上記課題を達成するために、まず、請求項１においては、少なくとも以下の工程を具備することを特徴とするキャパシタ内蔵の配線基板の製造方法としたものである。
（ａ）絶縁基材１１の一方の面に配線層２１ａ及び配線層２１ｂを、他方の面に導体層２２を形成し、配線層２１ａ及び配線層２１ｂと導体層２２とがビア２３で電気的に接続されてなる途中工程の配線基板を作製する工程。
（ｂ）導体層２２上に誘電体層３１及び導体層２５を形成する工程。
（ｃ）導体層２５上にレジストパターン４１を形成する工程。
（ｄ）レジストパターン４１をマスクにして導体層２５をエッチング処理し、キャパシタ上部電極２５ａを形成する工程。
（ｅ）レジストパターン４１及びキャパシタ上部電極２５ａをマスクにして誘電体層３１をパターニング処理し、誘電体３１ａを形成する工程。
（ｆ）キャパシタ上部電極２５ａよりはみ出した誘電体層をブラスト法にて除去し、形状補正された誘電体３１ｂを形成する工程。
（ｇ）導体層２４の所定位置にレジストパターン４２ａ及び４２ｂを形成する工程。
（ｈ）レジストパターン４２ａ及び４２ｂをマスクにして導体層２４をエッチング処理し、レジストパターン４２ａ及び４２ｂを剥離処理して、キャパシタ下部電極２４ａを形成する工程。
【００１５】
また、請求項２においては、前記ブラスト法がウエットブラストであることを特徴とする請求項１記載の配線基板の製造方法としたものである。
【発明の効果】
【００１６】
本発明の配線基板の製造方法によると、誘電体層を化学的に加工して誘電体を形成した後、キャパシタ上部電極をマスクとして、ブラスト法を用い、キャパシタ上部電極よりはみ出した誘電体層を物理的に除去することで、キャパシタ上部電極と同じサイズの形状補正された誘電体が得られ、誘電体の形状を良好にすることで、配線基板内のキャパシタの容量精度が向上し、キャパシタの小型化が可能となる。
【００１７】
また、誘電体層の化学的な加工を最終形状まで行わないため、サイドエッチングが少ない状態で加工を終了させ、ブラスト法により、最終形状に形状補正することで、さらに、上層積層して多層化する際、サイドエッチ部に気泡が残り、熱、吸湿によるクラック等が発生するのを防止できる。
【００１８】
また、ブラスト法にウエットブラストを用いることで、より小さな砥粒が使用でき、また、水を使用するので基板の発熱がなく、金属の酸化や変形を防ぎ、後処理を軽減することができる。
【発明を実施するための最良の形態】
【００１９】
以下本発明の実施の形態につき説明する。
図１（ａ）〜（ｆ）及び図２（ｇ）〜（ｊ）は、本発明のキャパシタ内蔵の配線基板の製造方法の一実施例を示す部分模式構成断面図である。
まず、絶縁基材１１の一方の面に配線層２１ａ及び配線層２１ｂを、他方の面に導体層２２を形成し、配線層２１ａ及び配線層２１ｂと導体層２２とがビア２３で電気的に接続されてなる両面配線板２０を作製する（図１（ａ）参照）。
【００２０】
次に、銅箔等からなる導体層２４の片面に半硬化状態の誘電体層３１を有する誘電体シート３０を形成する（図１（ｂ）参照）。
この誘電体シート３０は、例えば、有機系の絶縁樹脂にセラミック系粉末を分散させた樹脂シートやグリーンシートなどの誘電材シートを銅箔等からなる導体層２５にラミネートし、所望の熱処理を行う方法や、直接、銅箔等からなる導体層２５上に誘電材を塗工する方法で形成する。また、銅箔等からなる導体層２４の平滑面、または平滑化した面に誘電体層３１を形成することで誘電層３１の膜厚精度が向上し、キャパシタ容量の精度を上げることができる。
【００２１】
次に、両面配線板２０の導体層２２上に、上記誘電体シート３０の半硬化状態の誘電体層３１をラミネートし、加熱硬化して、両面配線板２０の導体層２２上に誘電体層３１及び導体層２４を形成する（図１（ｃ）参照）。
ここで、導体層２２表面を平滑化した後、誘電体シート３０を接着することで誘電体層３１の膜厚精度が向上し、キャパシタ容量の精度を向上することができる。
【００２２】
次に、導体層２４上にフォトレジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等のパターニング処理を行ってレジストパターン４１を形成する（図１（ｄ）参照）。
【００２３】
次に、レジストパターン４１をマスクにして導体層２４を塩化第二銅等からなるエッチング液にてエッチングし、キャパシタ上部電極２４ａを形成し、且つ誘電体層３１表面を露出させる（図１（e）参照）。
【００２４】
次に、レジストパターン４１は剥離せずに（剥離しても良い）、キャパシタ上部電極２４ａをマスクとして、誘電体層３１を露光し、専用の現像液にて現像処理することにより
、キャパシタ上部電極２４ａの下部に誘電体３１ａを形成する（図１（ｆ）参照）。
ここで、誘電体層３１が感光性を有しない層の場合は、キャパシタ上部電極２４ａをマスクとして、化学的エッチング処理を行って、誘電体３１ａを形成する。
【００２５】
次に、誘電体３１ａを加熱硬化した後、キャパシタ上部電極２４ａをマスクにして、ブラスト法、例えば、ウエットブラストによりキャパシタ上部電極２４ａよりはみ出した誘電体層を除去し、同時にレジストパターン４１を物理的に除去することで、キャパシタ上部電極２４ａと同じサイズの形状補正された誘電体３１ｂを形成する（図２（ｇ）参照）。
ここで、ブラスト加工前に誘電体３１ａを熱硬化させるのは、ブラスト加工時の加工性が良好になるからであり、ブラスト加工後に熱硬化させても良い。
【００２６】
次に、導体層２２、キャパシタ上部電極２４ａ上にフォトレジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層４２を形成し（図２（ｈ）参照）、パターン露光、現像等のパターニング処理を行ってレジストパターン４２ａ及び４２ｂを形成する（図２（ｉ）参照）。
【００２７】
次に、レジストパターン４２ａ及び４２ｂをマスクにして導体層２２を塩化第二銅等からなるエッチング液にてエッチングし、レジストパターン４２ａ及び４２ｂを剥離処理して、キャパシタ下部電極２２ａ及び配線層２２ｂを形成し、キャパシタ上部電極２４ａと形状補正された誘電体３１ｂとキャパシタ下部電極２２ａとからなるキャパシタが形成された配線基板１００を作製する（図２（ｊ）参照）。
ここでは、キャパシタ内蔵の配線基板について説明したが、配線層２４ｂの形成と同時に、スパイラル型インダクタを形成することも可能で、さらに、抵抗素子等の受動素子を形成することもできる。
【００２８】
さらに、ビルドアッププロセス等で、絶縁層、配線層、ビア、キャパシタ等の一連の配線基板の製造工程を行うことで、所望の層数のキャパシタ内蔵の多層配線基板を得ることができる。
尚、誘電体層３１が形成される側の基板は、キャパシタ下部電極２２ａ、配線層２２ｂ等があらかじめ形成されたものでも良く、更には、キャパシタ下部電極２２ａと配線層２２ｂ間に平滑化樹脂層１２を設けることで、より平滑な誘電体層３１を形成することができる（図３参照）。
【００２９】
上記したように、本発明の配線基板の製造方法は、特に、携帯機器等の配線基板を小型化するのに有効で、特に、内蔵されるキャパシタの容量高精度化、小型化に有効である。
【実施例１】
【００３０】
まず、不織ガラスにエポキシ樹脂を含浸させた片面銅張り板の銅箔をフォトエッチングプロセスにてパターン加工して絶縁基材１１の一方の面に配線層２１ａ及び配線層２１ｂを、他方の面に無電解銅めっき及び電解銅めっきを用いたアディティブプロセスにてビア２３及び導体層２２を形成し、導体層２２表面を平滑に研磨して、配線層２１ａ及び配線層２１ｂと導体層２２とがビア２３で電気的に接続された両面配線板２０を作製した（図１（ａ）参照）。
【００３１】
次に、ポジ型感光性エポキシ系樹脂にチタン酸バリウム等を混入した誘電材を表面が平滑に研摩された銅箔からなる導体層２４の表面に塗工し、所望の温度で乾燥し、半硬化状態の誘電体層３１を有する誘電体シート３０を作製した（図１（ｂ）参照）。
【００３２】
次に、両面配線板２０の導体層２２上に、上記誘電体シート３０の半硬化状態の誘電体
層３１をラミネートし、１３０℃、３０Ｎ／ｃｍ2の条件で加熱、加圧して、両面配線板２０の導体層２２上に誘電体層３１及び導体層２４を形成した（図１（ｃ）参照）。
【００３３】
次に、導体層２４上に厚さ１５μｍの感光性ドライフィルムをラミネートして感光層を形成し、パターン露光、現像のパターニング処理を行ってレジストパターン４１を形成した（図１（ｄ）参照）。
【００３４】
次に、レジストパターン４１をマスクにして導体層２４を塩化第二銅からなるエッチング液にてエッチングし、キャパシタ上部電極２４ａを形成し、且つ誘電体層３１表面を露出させた（図１（ｅ）参照）。
【００３５】
次に、レジストパターン４１は剥離せずに、キャパシタ上部電極２４ａをマスクとして、誘電体層３１を露光し、専用の現像液にて現像処理し、２００℃、１時間の熱処理を行なって、キャパシタ上部電極２４ａの下部に誘電体３１ａを形成した（図１（ｆ）参照）。
【００３６】
次に、キャパシタ上部電極２４ａをマスクにして、約６μｍ径のアルミナ等の微細砥粒をエアー圧０.２ＭＰａ等でノズルから水と一緒に噴出させるウエットブラストにより、キャパシタ上部電極２５ａよりはみ出した誘電体層を除去し、同時にレジストパターン４１を物理的に除去することで、キャパシタ上部電極２４ａと同じサイズの形状補正された誘電体３１ｂを形成した（図２（ｇ）参照）。
【００３７】
次に、導体層２２、キャパシタ上部電極２４ａ上に感光性ドライフィルムをラミネートして感光層４２を形成し（図２（ｈ）参照）、パターン露光、現像のパターニング処理を行ってレジストパターン４２ａ及び４２ｂを形成した（図２（ｉ）参照）。
【００３８】
次に、レジストパターン４２ａ及び４２ｂをマスクにして導体層２２を塩化第二銅からなるエッチング液にてエッチングし、レジストパターン４２ａ及び４２ｂを剥離処理して、キャパシタ下部電極２２ａ及び配線層２２ｂを形成し、キャパシタ上部電極２４ａと形状補正された誘電体３１ｂとキャパシタ下部電極２２ａとからなるキャパシタが形成された配線基板１００を作製した（図２（ｊ）参照）。
【実施例２】
【００３９】
まず、不織ガラスにエポキシ樹脂を含浸させた片面銅張り板の銅箔をフォトエッチングプロセスにてパターン加工して絶縁基材１１の一方の面に配線層２１ａ及び配線層２１ｂを、他方の面に無電解銅めっき及び電解銅めっきを用いたアディティブプロセスにてビア２３及び導体層２２を形成し、導体層２２表面を平滑に研磨して、配線層２１ａ及び配線層２１ｂと導体層２２とがビア２３で電気的に接続された両面配線板２０を作製した（図１（ａ）参照）。
【００４０】
次に、エポキシ系樹脂にチタン酸バリウム等を混入した誘電材を表面が平滑に研摩された銅箔からなる導体層２４の表面に塗工し、所望の温度で乾燥し、半硬化状態の誘電体層３２を有する誘電体シート３０ａを作製した（図１（ｂ）参照）。
【００４１】
次に、両面配線板２０の導体層２２上に、上記誘電体シート３０ａの半硬化状態の誘電体層３２をラミネートし、１３０℃、３０Ｎ／ｃｍ2の条件で加熱、加圧して、両面配線板２０の導体層２２上に誘電体層３２及び導体層２４を形成した（図１（ｃ）参照）。
【００４２】
次に、導体層２４上に厚さ１５μｍの感光性ドライフィルムをラミネートして感光層を形成し、パターン露光、現像のパターニング処理を行ってレジストパターン４１を形成し
た（図１（ｄ）参照）。
【００４３】
次に、レジストパターン４１をマスクにして導体層２４を塩化第二銅からなるエッチング液にてエッチングし、キャパシタ上部電極２４ａを形成し、且つ誘電体層３２表面を露出させた（図１（ｅ）参照）。
【００４４】
次に、レジストパターン４１は剥離せずに、キャパシタ上部電極２４ａをマスクとして、専用のエッチング液を用いて露出した誘電体層３２を下層の導体層２２表面が現れない程度（サイドエッチを小さく）エッチングし、２００℃、１時間の熱処理を行なって、キャパシタ上部電極２４ａの下部に誘電体３２ａを形成した（図４参照）。
【００４５】
次に、キャパシタ上部電極２４ａをマスクにして、約６μｍ径のアルミナ等の微細砥粒をエアー圧０.２ＭＰａ等でノズルから水と一緒に噴出させるウエットブラストにより、キャパシタ上部電極２５ａよりはみ出した誘電体層を除去し、同時にレジストパターン４１を物理的に除去することで、キャパシタ上部電極２４ａと同じサイズの形状補正された誘電体３２ｂを形成した（図２（ｇ）参照）。
【００４６】
次に、導体層２２、キャパシタ上部電極２４ａ上に感光性ドライフィルムをラミネートして感光層４２を形成し（図２（ｈ）参照）、パターン露光、現像のパターニング処理を行ってレジストパターン４２ａ及び４２ｂを形成した（図２（ｉ）参照）。
【００４７】
次に、レジストパターン４２ａ及び４２ｂをマスクにして導体層２２を塩化第二銅からなるエッチング液にてエッチングし、レジストパターン４２ａ及び４２ｂを剥離処理して、キャパシタ下部電極２２ａ及び配線層２２ｂを形成し、キャパシタ上部電極２４ａと形状補正された誘電体３２ｂとキャパシタ下部電極２２ａとからなるキャパシタが形成された配線基板１００ａを作製した（図２（ｊ）参照）。
【図面の簡単な説明】
【００４８】
【図１】（ａ）〜（ｆ）は、本発明の配線基板の製造方法における工程の一部を示す模式構成断面図である。
【図２】（ｇ）〜（ｊ）は、本発明の配線基板の製造方法における工程の一部を示す模式構成断面図である。
【図３】キャパシ下部電極２２ａと配線層２２ｂ間に平滑化樹脂層を設けて、誘電体層３１を形成する一例を示す模式構成断面図である。
【図４】誘電体層３２をエッチングして得られた誘電体３２ａの形状の一例を示す模式構成断面図である。
【図５】（ａ）〜（ｅ）は、従来の配線基板の製造方法における工程の一部を示す模式構成断面図である。
【図６】（ｆ）〜（ｉ）は、従来の配線基板の製造方法における工程の一部を示す模式構成断面図である。
【符号の説明】
【００４９】
１１……絶縁基材
１２……平滑化樹脂層
２１ａ、２１ｂ、２２ｂ、１２１、１２２……配線層
２０……両面配線版
２２、１２４……導体層
２２ａ、１２４ａ……キャパシタ下部電極
２３、１２３……ビア
２４、１２５……導体層（銅箔）
２４ａ、１２５ａ……キャパシタ上部電極
３０、３０ａ……誘電体シート
３１、３２、１３１、１３２……誘電体層
３１ａ、３２ａ、１３１ａ、１３２ａ……誘電体
３１ｂ、３２ｂ……形状補正された誘電体
４１、４２ａ、４２ｂ、１４１、１４２ａ、１４２ｂ……レジストパターン
４２、１４２……感光層
１００、１００ａ……配線基板
１１１、１１２……絶縁層
【図１】
2007324297.tif 000003
【図２】
2007324297.tif 000004
【図３】
2007324297.tif 000005
【図４】
2007324297.tif 000006
【図５】
2007324297.tif 000007
【図６】
2007324297.tif 000008