(57)【要約】【課題】オフセットＱＰＳＫ等のようにデータ遷移時にゼロクロス点がない位相変調方式にも適用できるクロック位相弁別器を提供する。【解決手段】差分器２４は、アイパタンをSample CLKでサンプリングして得られるサンプル・データを４個ずつ加算した加算値と該加算値を１Sample CLK分遅延した値との差分を求める。符号反転器２５は差分器２４の出力値の符号を反転する。セレクタ２７は、アイパタンが連続して負極性の場合、符号反転器２５の出力値を選択し、その他の場合は、差分器２４の出力値を選択する。ＡＮＤ回路３３は、アイパタンが連続して同一極性であった直後にアイパタンの極性が反転した場合を除き、アイパタンの極性が反転した場合には、セレクタ２７の出力値をマスクし、その他の場合には、セレクタ２７の出力値をフリップフロップ３４に与える。【選択図】図４
2007258896.tif 000002
【特許請求の範囲】
【請求項１】
受信データのアイパタンを第１の間隔で連続してサンプリングして得られるサンプル・データを最新のサンプル・データを含めてサンプリング順に所定数ずつ加算し、該加算結果と、該加算結果について前記第１の間隔分遅延した値との差分を計算する第１の手段と、
前記第１の手段の出力値の符号を反転する第２の手段と、
前記アイパタンが第２の間隔で連続して負極性の場合、前記第２の手段の出力値を選択して出力し、その他の場合には、前記第１の手段の出力値を選択して出力する第３の手段と、
前記アイパタンが前記第２の間隔で連続して同一極性であった直後の前記第２の間隔で前記アイパタンの極性が反転した場合を除き、前記第２の間隔で前記アイパタンの極性が反転した場合には、前記第３の手段の出力値をマスクし、その他の場合には前記第３の手段の出力値をクロック位相弁別結果として出力する第４の手段
を有することを特徴とするクロック位相弁別器。
【請求項２】
前記第１の手段は、
前記アイパタンを入力信号とし、サンプル・クロックで動作する縦列接続された第１〜第ｎ（但し、ｎは２以上の整数）のフリップフロップと、
前記第１〜第ｎのフリップフロップの出力値を加算する加算器と、
前記加算器の出力値を入力値とし、前記サンプル・クロックで動作する縦列接続された第ｎ＋１、第ｎ＋２のフリップフロップと、
前記第ｎ＋１のフリップフロップの出力値と前記第ｎ＋２のフリップフロップの出力値との差分を計算する差分器
を有することを特徴とする請求項１記載のクロック位相弁別器。
【請求項３】
前記第３の手段は、
前記アイパタンの符号ビットと前記第ｎのフリップフロップの出力値の符号ビットとを論理積処理する第１の論理積回路と、
前記第１の論理積回路の出力値に制御されて前記第１の手段の出力値又は前記第２の手段の出力値を選択して出力するセレクタ
を有することを特徴とする請求項１又は２記載のクロック位相弁別器。
【請求項４】
前記第４の手段は、
前記アイパタンの符号ビットと前記第ｎのフリップフロップの出力値の符号ビットとを排他的論理和処理する排他的論理和回路と、
前記排他的論理和回路の出力値を反転する反転器と、
前記反転器の出力値をシンボル・クロックで取り込む第ｎ＋３のフリップフロップと、
前記排他的論理和回路の出力値と前記第ｎ＋３のフリップフロップの出力値とを論理積処理する第２の論理積回路と、
前記第２の論理積回路の出力値と前記反転器の出力値とを論理和処理する論理和回路と、
前記セレクタの出力値と前記論理和回路の出力値とを論理積処理する第３の論理積回路と、
前記第３の論理積回路の出力値を前記シンボル・クロックに同期した弁別用参照クロックで取り込んでクロック位相弁別結果を出力する第ｎ＋４のフリップフロップ
を有することを特徴とする請求項１、２又は３記載のクロック位相弁別器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信、携帯電話、衛星通信、マイクロ波中継装置等のワイヤレス装置に用いられるクロック再生回路（ＢＴＲ［Bit Timing Recovery］回路）等を構成する場合に使用して好適なクロック位相弁別器に関する。
【背景技術】
【０００２】
移動体通信、携帯電話、衛星通信等の無線通信の送受信装置の間では、局部発振器が出力する局部発振信号の周波数偏差の影響で受信データをサンプリングするためのクロックの周波数も偏差を生じ、受信データをアイパタン（データパタン）の開口ポイントでサンプリングすることができなくなってしまうため、受信側ではクロックの位相差を弁別してクロック位相の進み・遅れを検出し、ＰＬＬ（位相同期ループ）と同等の負帰還制御を行うことにより、クロックのタイミング同期をとっている。
【０００３】
クロックのタイミング同期は、搬送波の周波数、位相の同期と同様にビット誤り率（ＢＥＲ）等のモデムの基本特性に影響を及ぼすため、高精度な位相制御を行う必要があることから、これまで電圧制御発振器（ＶＣＯ）や温度補償回路付き水晶発振器（ＴＣＸＯ）を直接制御するアナログ回路によるものが一般的であったが、近年のディジタル信号処理技術及びデバイス技術の発展により、ディジタル信号処理で実現するのが主流となってきている。
【０００４】
従来、受信データから受信データをサンプリングするためのクロックを再生する方式として、例えば、受信データを二乗してデータの変化速度を逓倍したものと同等なクロックを得て、これを分周することによりクロックを再生する逓倍方式や、受信データの変化点そのものとなるデータのゼロクロス点を検出し、この場合、ゼロクロス点がクロックの変動によって進み位相であればプラスのデータ、遅れ位相であればマイナスのデータが演算されるため、これをクロック位相の進み・遅れを弁別する信号として用い、ＰＬＬと同等の回路構成でディジタルＶＣＯを制御することによりクロックの再生を行う方法等が提案されている。
【特許文献１】特開平８−２９８５２９号公報
【特許文献２】特開平６−７８００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の逓倍方式のクロック再生回路は、逓倍した後にクロックの成分を抽出するためのフィルタ（タンク回路）が必要であるが、このフィルタは特性の最適化が非常に難しく、開発コストの面で不利となる場合が多いという問題点を有している。また、ゼロクロス点検出方式によるクロック再生回路は、実現性が高く、広く一般的に使用されている方式であるが、オフセットＱＰＳＫやπ／４シフトＱＰＳＫのようにデータ遷移時にゼロクロス点を跨がない位相変調方式では使用することができないという問題点を有している。
【０００６】
本発明は、かかる点に鑑み、受信データのアイパタンのゼロクロス点をクロック位相弁別に使用しないようにし、通常のＱＰＳＫのようにデータ遷移時にゼロクロス点を跨ぐ位相変調方式のみならず、オフセットＱＰＳＫやπ／４シフトＱＰＳＫのようにデータ遷移時にゼロクロス点を跨がない位相変調方式にも使用することができるようにしたクロック位相弁別器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のクロック位相弁別器は、受信データのアイパタンを第１の間隔で連続してサンプリングして得られるサンプル・データを最新のサンプル・データを含めてサンプリング順に所定数ずつ加算し、該加算結果と、該加算結果について第１の間隔分遅延した値との差分を計算する第１の手段と、第１の手段の出力値の符号を反転する第２の手段と、前記アイパタンが第２の間隔で連続して負極性の場合、第２の手段の出力値を選択して出力し、その他の場合には、第１の手段の出力値を選択して出力する第３の手段と、前記アイパタンが第２の間隔で連続して同一極性であった直後の第２の間隔で前記アイパタンの極性が反転した場合を除き、第２の間隔で前記アイパタンの極性が反転した場合には、第３の手段の出力値をマスクし、その他の場合には第３の手段の出力値をクロック位相弁別結果として出力する第４の手段を有するものである。
【発明の効果】
【０００８】
本発明においては、第１の手段は、受信データのアイパタンを第１の間隔で連続してサンプリングして得られるサンプル・データを最新のサンプル・データを含めてサンプリング順に所定数ずつ加算し、該加算結果と、該加算結果について第１の間隔分遅延した値との差分を計算するが、前記アイパタンのサンプリングが進むと、差分計算結果として、時間対電圧のＳ曲線を得ることができる。
【０００９】
また、第３の手段は、前記アイパタンが第２の間隔で連続して負極性の場合、第２の手段の出力値を選択して出力し、その他の場合には、第１の手段の出力値を選択して出力するが、この第３の手段により、第１の手段で得られるＳ曲線中の極性が正から負に変化するＳ曲線を負から正に変化するＳ曲線にすることができる。
【００１０】
また、第４の手段は、前記アイパタンが第２の間隔で連続して同一極性であった直後の第２の間隔で前記アイパタンの極性が反転した場合を除き、第２の間隔で前記アイパタンの極性が反転した場合には、第３の手段の出力値をマスクし、その他の場合には、第３の手段の出力値をクロック位相弁別結果として出力するが、この第４の手段により、第３の手段が出力するＳ曲線中のゼロに収束しないＳ曲線を除去することができる。したがって、第４の手段が出力するＳ曲線を使用してクロック弁別結果を得ることができる。
【００１１】
本発明によれば、受信データのアイパタンのゼロクロス点をクロック位相弁別に使用しないので、通常のＱＰＳＫのようにデータ遷移時にゼロクロス点を跨ぐ位相変調方式のみならず、オフセットＱＰＳＫやπ／４シフトＱＰＳＫのようにデータ遷移時にゼロクロス点を跨がない位相変調方式にも使用することができる。
【発明を実施するための最良の形態】
【００１２】
図１は本発明の一実施形態のクロック位相弁別器を使用したＱＰＳＫ復調装置の一例の一部分を示す回路図である。図１中、１は受信信号を周波数変換したＩＦ（中間周波数）信号を入力して直交検波を行い、Ｉchベースバンド信号及びＱchベースバンド信号を出力する直交検波器、２は直交検波器１に局部発振信号を供給する局部発振器である。
【００１３】
３は直交検波器１が出力するＩchベースバンド信号をサンプル・クロックSample CLKに同期してＡ／Ｄ変換してストレートバイナリ信号を出力するＡ／Ｄ変換器、４はＡ／Ｄ変換器３が出力するストレートバイナリ信号を２の補数の信号に変換するストレートバイナリ／２の補数変換器、５はストレートバイナリ／２の補数変換器４の出力をサンプル・クロックSample CLKに同期してディジタル・フィルタ処理するフィルタである。
【００１４】
６は直交検波器１が出力するＱchベースバンド信号をサンプル・クロックSample CLKに同期してＡ／Ｄ変換してストレートバイナリ信号を出力するＡ／Ｄ変換器、７はＡ／Ｄ変換器６が出力するストレートバイナリ信号を２の補数の信号に変換するストレートバイナリ／２の補数変換器、８はストレートバイナリ／２の補数変換器７の出力をサンプル・クロックSample CLKに同期してディジタル・フィルタ処理するフィルタである。
【００１５】
９はフィルタ５が出力するＩchベースバンド信号とフィルタ８が出力するＱchベースバンド信号を入力して搬送波再生処理を行い、位相が確定したＩchベースバンド信号及びＱchベースバンド信号を出力する搬送波再生回路である。
【００１６】
１０は搬送波再生回路９が出力するＩchベースバンド信号をシンボル・クロックSymbol CLKでサンプリングしてＩch復調シンボル・データを出力するフリップフロップ、１１は搬送波再生回路９が出力するＱchベースバンド信号をシンボル・クロックSymbol CLKでサンプリングしてＱch復調シンボル・データを出力するフリップフロップである。
【００１７】
１２は搬送波再生回路９が出力するＩchベースバンド信号（アイパタン）を入力し、Ａ／Ｄ変換器３、６、フィルタ５、８及び搬送波再生回路９に必要なサンプル・クロックSample CLKと、フリップフロップ１０、１１に必要なシンボル・クロックSymbol CLKを再生するクロック再生回路である。
【００１８】
また、クロック再生回路１２において、１３は本発明の一実施形態のクロック位相弁別器、１４は本発明の一実施形態のクロック位相弁別器１３の出力を入力して電圧制御発振器（ＶＣＯ）に与える制御電圧を出力するローパスフィルタ（ＬＰＦ）、１５はローパスフィルタ１４から制御電圧が与えられる電圧制御発振器、１６は電圧制御発振器１５の出力を分周してサンプル・クロックSample CLK、シンボル・クロックＳymbol CLK及び弁別用参照クロックを出力する分周カウンタである。
【００１９】
図２は搬送波再生回路９が出力するＩchベースバンド信号のデータ構造を示す図である。本例は、４ビット、１６値に量子化した場合であり、最上位ビットを符号ビットとして用い、通常のストレートバイナリ・コードの最上位ビットを反転させたものとなっている。
【００２０】
図３はサンプル・クロックSample CLKとシンボル・クロックSymbol CLKとの関係を示す波形図であり、本例では、サンプル・クロックSample CLKの周波数は、シンボル・クロックSymbol CLKの周波数の４倍とされている。
【００２１】
図４は本発明の一実施形態のクロック位相弁別器１３を示す回路図である。図４中、１７は搬送波再生回路９が出力するＩchベースバンド信号（アイパタン）をサンプル・クロックSample CLKでサンプリングするフリップフロップである。
【００２２】
１８はフリップフロップ１７の出力値をサンプル・クロックSample CLKで取り込むフリップフロップ、１９はフリップフロップ１８の出力値をサンプル・クロックSample CLKで取り込むフリップフロップ、２０はフリップフロップ１９の出力値をサンプル・クロックSample CLKで取り込むフリップフロップである。
【００２３】
２１はフリップフロップ１７〜２０の出力値を加算する加算器、２２は加算器２１の出力値をサンプル・クロックSample CLKで取り込むフリップフロップ、２３はフリップフロップ２２の出力値をサンプル・クロックSample CLKで取り込むフリップフロップ、２４はフリップフロップ２２の出力値とフリップフロップ２３の出力値との差分を計算する差分器である。
【００２４】
本例では、フリップフロップ１７〜２０と加算器２１とフリップフロップ２２、２３と差分器２４とで第１の手段が構成されており、フリップフロップ１７〜２０により、受信データのアイパタンをサンプル・クロックSample CLKの周期でサンプリングし、最新のサンプル・データを含むサンプリング順の４個のサンプル・データを得ることができる。
【００２５】
また、差分器２４により、加算器２１で計算したフリップフロップ１７〜２０の出力値の加算値と、この加算値をサンプル・クロックSample CLKの１周期分遅延した値との差分を計算することができるが、フリップフロップ１７によるサンプリングが進むと、差分器２４による差分計算結果として、時間対電圧のＳ曲線を得ることができる。
【００２６】
２５は差分器２４の出力値の符号を反転する符号反転器、２６はアイパタンの符号ビットとフリップフロップ２０の出力値の符号ビットとをＡＮＤ処理するＡＮＤ回路であり、アイパタン２６の符号ビットとフリップフロップ２０の符号ビットが両方とも負極性（“１”）である場合には“１”を出力し、その他の場合には“０”を出力する。
【００２７】
２７はＡＮＤ回路２６の出力値を選択制御信号として差分器２４の出力値又は符号反転器２５の出力値を選択して出力するセレクタであり、ＡＮＤ回路２６の出力＝“０”の場合には、差分器２４の出力値を選択して出力し、ＡＮＤ回路２６の出力＝“１”の場合には、符号反転器２５の出力値を選択して出力するものである。
【００２８】
本例では、符号反転器２５で第２の手段が構成され、ＡＮＤ回路２６とセレクタ２７とで第３の手段が構成されているが、第３の手段では、アイパタンの符号ビット＝“１”、フリップフロップ２０の出力値の符号ビット＝“１”の場合、即ち、アイパタンの極性が２シンボル連続して負極性の場合には、符号反転器２５の出力値が選択して出力され、その他の場合には、差分器２４の出力値が選択して出力されることになる。
【００２９】
２８はアイパタンの符号ビットとフリップフロップ２０の出力値の符号ビットとをＥＸＯＲ（排他的論理和）処理するＥＸＯＲ回路、２９はＥＸＯＲ回路２８の出力値を反転する反転器、３０は反転器２９の出力値をシンボル・クロックSymbol CLKで取り込むフリップフロップである。
【００３０】
３１はＥＸＯＲ回路２８の出力値とフリップフロップ３０の出力値とをＡＮＤ処理するＡＮＤ回路、３２は反転器２９の出力値とＡＮＤ回路３１の出力値とをＯＲ処理するＯＲ回路、３３はセレクタ２７の出力値とＯＲ回路３２の出力値とをＡＮＤ処理するＡＮＤ回路、３４はＡＮＤ回路３３の出力値をシンボル・クロックSymbol CLKに同期した弁別用参照クロックで取り込んでクロック位相弁別結果を出力するフリップフロップである。
【００３１】
図５はサンプル・クロックSample CLKとシンボル・クロックSymbol CLKと弁別用参照クロックとの関係を示す波形図であり、弁別用参照クロックとシンボル・クロックSymbol CLKとの位相差は、弁別用参照クロックの立ち上がりエッジがＡＮＤ回路３３の出力値がゼロに収束する点に同期しているときに、シンボル・クロックSymbol CLKの立ち上がりエッジがアイパタンの開口ポイントに同期している位相差とされる。
【００３２】
本例では、ＥＸＯＲ回路２８と反転器２９とフリップフロップ３０とＡＮＤ回路３１とＯＲ回路３２とＡＮＤ回路３３とフリップフロップ３４とで第４の手段が構成されているが、第４の手段では、アイパタンの極性とフリップフロップ２０の出力値の極性が同一の場合、即ち、アイパタンの極性が２シンボル連続して同一極性の場合には、反転器２９の出力値＝“１”となる。
【００３３】
そこで、第４の手段では、反転器２９の出力が“１”となり、これがフリップフロップ３０に取り込まれた後、アイパタンの極性とフリップフロップ２０の出力値の極性が異なることになった場合を除き、即ち、アイパタンが２シンボル連続して同一極性であった直後にアイパタンの極性が反転した場合を除き、アイパタンの極性が反転した場合には、セレクタ２７の出力値がＡＮＤ回路３３によりマスクされ、その他の場合にはセレクタ２７の出力値がクロック位相弁別結果として出力されることになる。
【００３４】
図６、図７及び図８はシミュレーション結果を示す図であり、横軸にクロックの位相、縦軸に電圧値に対応するデータを示している。図５は搬送波再生回路９が出力するＩchベースバンド信号（アイパタン）を示しており、コンピュータで作成したものである。図７は図６に示すアイパタンを本発明の一実施形態のクロック位相弁別器１３に入力した場合に差分器２４が出力するＳ曲線を示している。
【００３５】
図７からは、差分器２４が出力するＳ曲線は、図６に示すアイパタンが開口している点（Ｘ軸の“６”）の１サンプル前（Ｘ軸の“５”）でゼロに収束していることが判る。しかし、差分器２４が出力するＳ曲線には、ゼロに収束する方向（極性）が異なる場合が存在するため、差分器２４が出力するＳ曲線のままでは、ゼロの収束点からみてシンボル・クロックSymbol CLKが進み位相なのか、遅れ位相なのかを判断することができない。
【００３６】
ここで、差分器２４が出力するＳ曲線がゼロに収束する方向は、入力するアイパタンの符号ビットで判断することができる。そこで、本発明の一実施形態のクロック位相弁別器１３では、ＡＮＤ回路２６とセレクタ２７とで構成される第３の手段を設け、第３の手段が出力するＳ曲線中では、差分器２４が出力するＳ曲線中の極性が正から負に変化するＳ曲線が、負から正に変化するＳ曲線になるようにしている。
【００３７】
また、差分器２４が出力するＳ曲線の中には、ゼロに収束しないものも存在するが、このような曲線が含まれていると、クロック位相弁別を高精度に行うことができない。ここで、アイパタンの極性が２シンボル連続して同一極性であった後に反転した場合を除き、アイパタンが負から正に、又は、正から負に変化した場合には、その直前に差分器２４が出力するＳ曲線はゼロに収束しないので、このような差分器２４の出力値をマスクすることにより、差分器２４が出力するＳ曲線中のゼロに収束しないものを除去することができる。
【００３８】
そこで、本発明の一実施形態のクロック位相弁別器１３では、ＥＸＯＲ回路２８と反転器２９とフリップフロップ３０とＡＮＤ回路３１とＯＲ回路３２とＡＮＤ回路３３とフリップフロップ３４とで構成される第４の手段を設け、ＡＮＤ回路３３が出力するＳ曲線には、ゼロに収束しないＳ曲線が含まれないようにしている。
【００３９】
この第４の手段では、入力されるアイパタンの符号ビットとフリップフロップ２０の出力値の符号ビットとをＥＸＯＲ回路２８でＥＸＯＲ処理し、ＥＸＯＲ回路２８の出力値を反転器２９で反転し、反転器２９の出力値をシンボル・クロックSymbol CLKの立ち上がりタイミングでフリップフロップ３０に取り込み、フリップフロップ３０の出力値とＥＸＯＲ回路２８の出力値とをＡＮＤ回路３１でＡＮＤ処理し、ＡＮＤ回路３１の出力値と反転器２９の出力値とをＯＲ回路３２でＯＲ処理し、ＯＲ回路３２の出力値とセレクタ２７の出力値とをＡＮＤ回路３３でＡＮＤ処理するとしている。
【００４０】
即ち、第４の手段では、アイパタンが２シンボル連続して同一極性であった直後にアイパタンの極性が反転した場合を除き、アイパタンの極性が反転した場合には、セレクタ２７の出力値をＡＮＤ回路３３によりマスクし、その他の場合には、セレクタ２７の出力値をＡＮＤ回路３３を介してフリップフロップ３４に与え、弁別用参照クロックで取り込みクロック位相弁別結果を出力するという処理をしている。
【００４１】
以上の結果、図７に示す差分器２４が出力するＳ曲線は、ＡＮＤ回路３３の出力ノードでは、図８に示すように加工されたものとなり、ゼロに収束しないＳ曲線が除去されたものとなる。ここで、例えば、フリップフロップ３４に与える弁別用参照クロックの立ち上がりエッジがＸ軸の“５”にある場合には、シンボル・クロックSymbol CLKは、アイパタンの開口ポイントにあり、搬送波再生回路９が出力するＩchベースバンド信号及びＱchベースバンド信号に位相同期していることになる。
【００４２】
これに対して、フリップフロップ３４に与える弁別用参照クロックの立ち上がりエッジがＸ軸の“３”又は“４”にある場合には、シンボル・クロックSymbol CLKは、搬送波再生回路９が出力するＩchベースバンド信号及びＱchベースバンド信号に対して位相進みの状態にあることになる。
【００４３】
また、フリップフロップ３４に与える弁別用参照クロックの立ち上がりエッジがＸ軸の“６”又は“７”にある場合には、シンボル・クロックSymbol CLKは、搬送波再生回路９が出力するＩchベースバンド信号及びＱchベースバンド信号に対して位相遅れの状態にあることになる。
【００４４】
即ち、本発明の一実施形態のクロック位相弁別器１３においては、フリップフロップ３４の出力値は、シンボル・クロックSymbol CLKの位相が進みの場合にはマイナスの値をとり、シンボル・クロックSymbol CLKの位相が遅れの場合にはプラスの値をとることになる。このことから、図８に示すＳ曲線は、シンボル・クロックSymbol CLKの位相弁別特性であると言える。そして、クロック再生回路１２は、ＰＬＬと同等の帰還回路で構成されているので、サンプル・クロックSample CLK及びシンボル・クロックSymbol CLKの再生が可能となる。
【００４５】
以上のように、本発明の一実施形態のクロック位相弁別器１３によれば、搬送波再生回路９が出力するＩchベースバンド信号（アイパタン）のゼロクロス点をクロック位相弁別に使用しないので、通常のＱＰＳＫのようにデータ遷移時にゼロクロス点を跨ぐ位相変調方式のみならず、オフセットＱＰＳＫやπ／４シフトＱＰＳＫのようにデータ遷移時にゼロクロス点を跨がない位相変調方式にも使用することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態のクロック位相弁別器を使用したＱＰＳＫ復調装置の一例の一部分を示す回路図である。
【図２】図１に示すＱＰＳＫ復調装置が備える搬送波再生回路が出力するＩchベースバンド信号のデータ構造を示す図である。
【図３】図１に示すＱＰＳＫ復調装置が備えるクロック再生器が出力するサンプル・クロックとシンボル・クロックとの関係を示す波形図である。
【図４】本発明の一実施形態のクロック位相弁別器を示す回路図である。
【図５】サンプル・クロックとシンボル・クロックと弁別用参照クロックとの関係を示す波形図である。
【図６】シミュレーション結果（図１に示すＱＰＳＫ復調装置が備える搬送波再生回路が出力するＩchベースバンド信号（アイパタン））を示す図である。
【図７】シミュレーション結果（本発明の一実施形態のクロック位相弁別器が備える差分器が出力するＳ曲線）を示す図である。
【図８】シミュレーション結果（本発明の一実施形態のクロック位相弁別器が備える最終段のＡＮＤ回路が出力するＳ曲線）を示す図である。
【符号の説明】
【００４７】
１…直交検波器
２…局部発振器
３…Ａ／Ｄ変換器
４…ストレートバイナリ／２の補数変換器
５…フィルタ
６…Ａ／Ｄ変換器
７…ストレートバイナリ／２の補数変換器
８…フィルタ
９…搬送波再生回路
１０、１１…フリップフロップ
１２…クロック再生回路
１３…クロック位相弁別器
１４…ローパスフィルタ
１５…電圧制御発振器
１６…分周カウンタ
１７〜２０…フリップフロップ
２１…加算器
２２、２３…フリップフロップ
２４…差分器
２５…符号反転器
２６…ＡＮＤ回路
２７…セレクタ
２８…ＥＸＯＲ回路
２９…反転器
３０…フリップフロップ
３１…ＡＮＤ回路
３２…ＯＲ回路
３３…ＡＮＤ回路
３４…フリップフロップ
【図１】
2007258896.tif 000003
【図２】
2007258896.tif 000004
【図３】
2007258896.tif 000005
【図４】
2007258896.tif 000006
【図５】
2007258896.tif 000007
【図６】
2007258896.tif 000008
【図７】
2007258896.tif 000009
【図８】
2007258896.tif 000010