(57)【要約】【課題】  例えば、従来のドハチィ増幅器を超えた性能を有する増幅器を提供する。【解決手段】  信号を増幅する増幅器において、信号を分配する分配手段１と、分配された第１の信号をＡＢ級で増幅するキャリア増幅回路２と、分配された第２の信号をＢ級又はＣ級で増幅するドライブ増幅回路５と、ドライブ増幅回路により増幅された信号をＢ級又はＣ級で増幅するピーク増幅回路６と、キャリア増幅回路の出力に接続される第１のインピーダンス変換器８と、ピーク増幅回路の出力に接続される第２のインピーダンス変換器７と、第１のインピーダンス変換器の出力と第２のインピーダンス変換器の出力を合成する合成端９と、を備えた。【選択図】  図１
2007124460.tif 000002
【特許請求の範囲】
【請求項１】
信号を増幅する増幅器において、
前記信号を分配する分配手段と、
前記分配された第１の信号をＡＢ級で増幅するキャリア増幅回路と、
前記分配された第２の信号をＢ級又はＣ級で増幅するドライブ増幅回路と、
前記ドライブ増幅回路により増幅された信号をＢ級又はＣ級で増幅するピーク増幅回路と、
前記キャリア増幅回路の出力に接続される任意の長さの第１のインピーダンス変換器と、
前記ピーク増幅回路の出力に接続される任意の長さの第２のインピーダンス変換器と、
前記第１のインピーダンス変換器の出力と前記第２のインピーダンス変換器の出力を合成する合成端と、
を備えたことを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器において、
前記キャリア増幅回路或いは前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を前段で増幅するプリアンプを備えた、
ことを特徴とする増幅器。
【請求項３】
請求項１又は請求項２に記載の増幅器において、
前記第１の増幅回路或いは前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、温度或いは周波数の一方又は両方に基づいて回路特性を制御する制御手段を備えた、
ことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関し、特に、従来のドハチィ増幅器では整合が困難な増幅素子等を用いたときの性能を改善した増幅器に関する。
【背景技術】
【０００２】
従来、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）信号やマルチキャリア信号のような無線周波信号を電力増幅する場合、共通増幅器に歪補償機能を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで、低消費電力化を図っていた。歪補償機能として、フィードフォワード歪補償やプリディストーション歪補償などの機能があるが、歪補償だけでは低消費電力化に限界が近づいている。このため、近年、高効率増幅器としてドハチィ増幅器が注目されている。
【０００３】
図８には、従来のドハチィ増幅器の構成例を示してある。
なお、Ｚ０は出力負荷９７のインピーダンスを表しており、Ｚ１はλ／４変成器１０７のインピーダンスを表しており、Ｚ２はλ／４変成器９６のインピーダンスを表しており、Ｚ７はノード１０８からλ／４変成器９６を見たインピーダンスを表しており、Ｚ４はキャリア増幅回路９２の出力整合回路１０３からλ／４変成器１０７を見たインピーダンスを表しており、Ｚ５はピーク増幅回路９４の出力整合回路１０６からノード１０８を見たインピーダンスを表している。Ｚ８はノード１０８から出力整合回路１０６を見たインピーダンスを表している。
【０００４】
このドハチィ増幅器の動作例を示す。
入力端子Ａ２１から入った信号は、分配器９１で分配される。
分配された一方の信号は、キャリア増幅回路９２に入力される。キャリア増幅回路９２は、増幅素子１０２の入力側と整合を取る入力整合回路１０１と、増幅素子１０２と、増幅素子１０２の出力側と整合を取る出力整合回路１０３から構成されている。キャリア増幅回路９２からの出力は、λ／４変成器１０７でインピーダンス変換される。
分配されたもう一方の信号は、位相器９３で位相を９０度遅らされ、ピーク増幅回路９４に入力される。ピーク増幅回路９４は、キャリア増幅回路９２と同様に、入力整合回路１０４と、増幅素子１０５と、出力整合回路１０６から構成されている。
【０００５】
λ／４変成器１０７からの出力及びピーク増幅回路９４からの出力はノード（合成点）１０８において合成される。合成された信号は、出力負荷Ｚ０に整合させるために、λ／４変成器９６でインピーダンス変換される。λ／４変成器１０７とノード１０８とを合わせて、ドハチィ合成部９５と呼ぶ。
λ／４変成器９６からの出力は、出力端子Ａ２２を介して出力負荷９７に接続される。
【０００６】
キャリア増幅回路９２とピーク増幅回路９４とは、キャリア増幅回路９２の増幅素子１０２がＡＢ級にバイアスされており、ピーク増幅回路９４の増幅素子１０５がＢ級又はＣ級にバイアスされている点で異なる。このため、ピーク増幅回路９４の増幅素子１０５が動作する入力レベルまではキャリア増幅回路９２の増幅素子１０２は単独で動作し、キャリア増幅回路９２の増幅素子１０２が飽和領域に入ると、すなわち当該増幅素子１０２の線形性が崩れ始めると、ピーク増幅回路９４の増幅素子１０５が動作し始め、当該増幅素子１０５からの出力が負荷に供給されて、キャリア増幅回路９２の増幅素子１０２と共に負荷を駆動する。このとき、キャリア増幅回路９２の出力整合回路１０３の負荷線は、高い抵抗から低い抵抗へ移動するが、キャリア増幅回路９２の増幅素子１０２は飽和領域にあるため効率は良い。
入力端子Ａ２１からの入力レベルが更に増加すると、ピーク増幅回路９４の増幅素子１０５も飽和し始めるが、両増幅回路９２、９４の増幅素子１０２、１０５が共に飽和しているため、このときも効率は良い。
【０００７】
図９には、図８に示されるドハチィ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示してある。なお、ここで言うコレクタ効率とは、コレクタに印加される電源の電圧（直流）とその電源から供給される電流（直流）の積に対する、コレクタから取り出せる無線周波出力電力の割合の意味であり、ドレイン効率についても同様である。
図９のグラフの横軸はバックオフ（ｄＢ）を示しており、縦軸は効率（パーセント：％）を示している。バックオフは、両増幅回路９２、９４の増幅素子１０２、１０５の両方が飽和する最小の入力端子Ａ２１への入力レベル、すなわちコンプレッションポイントを０（ｄＢ）とし、入力レベルがコンプレッション点（コンプレッションポイント）に対してどれだけ余裕があるかを示す数値である。
【０００８】
図９のグラフにおいて、点線は、一般的なＢ級増幅器の効率を示しており、実線は、簡単なモデルにおけるドハチィ増幅器の効率を示している。
入力レベルがＡ区間にあるときは、基本的にキャリア増幅回路９２のみ動作する。バックオフが６ｄＢになる付近でキャリア増幅回路９２は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハチィ増幅器の最大出力をＰ０とすると、このときのキャリア増幅回路９２からの出力は約（Ｐ０／４）である。
【０００９】
バックオフが６ｄＢ以下のＢ区間では、入力レベルが増加するに従い、キャリア増幅回路９２からの出力は約（Ｐ０／４）から（Ｐ０／２）へ増加し、ピーク増幅回路９４からの出力はほぼ０から（Ｐ０／２）へ増加する。このとき、キャリア増幅回路９２からの出力電力及びピーク増幅回路９４からの出力電力の和は、入力端子Ａ２１への入力電力に対し、Ａ区間のときと同じ比例定数で比例する。ピーク増幅回路９４が動作し始めると効率は一旦低下するが、ピーク増幅回路９４も飽和し始めるコンプレッション点で再びピークを迎える。コンプレッション点において、キャリア増幅回路９２からの出力とピーク増幅回路９４からの出力は等しくなる。
区間Ａと区間Ｂとの境界、つまりピーク増幅回路９４の出力への寄与が無視できなくなり合成が実質的に開始されたとみなされるレベルを合成開始点と呼ぶ。
一般に、ＣＤＭＡ信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力との比を有するが、通常の増幅器では７〜１２ｄＢのピークファクタに対応できるように、コンプレッション点からその分を下げた点を動作点としている。
【００１０】
図８に示されるドハチィ増幅器における各部のインピーダンスを説明する。出力負荷Ｚ０は一定に規定されているため、これを起点とする。
ノード１０８からλ／４変成器９６を見たインピーダンスＺ７は、λ／４変成器９６の特性インピーダンスをＺ２とすると、
Ｚ７＝（Ｚ２）２／Ｚ０
となる。
キャリア増幅回路９２の出力整合回路１０３からλ／４変成器１０７を見たインピーダンスＺ４は、Ａ区間においてはピーク増幅回路９４の出力整合回路１０６の出力インピーダンスＺ８が実質的に無限大となるために上記と同様に求まり、Ｃ区間においては負荷を等しく分担するため、λ／４変成器１０７の負荷インピーダンス（ノード１０８でのキャリア増幅回路９２の寄与分）とピーク増幅回路９４の整合回路１０６の負荷インピーダンスＺ５がそれぞれ２（Ｚ７）となるため、（式１）及び（式２）のようになる。ここで、Ｚ１は、λ／４変成器１０７の特性インピーダンスである。Ｚ４及びＺ５は、それぞれ、Ｂ区間ではＡ区間の時の値とＣ区間の時の値との間を遷移する。
【００１１】
【数１】
2007124460.tif 000003
【００１２】
【数２】
2007124460.tif 000004
【００１３】
ドハチィ増幅器を周波数の高い領域に応用したときについて説明する。
すなわち、Ｚ４は、入力信号レベルが小さいとき（Ａ区間）のインピーダンス値に対して、入力信号レベルが大きいとき（Ｃ領域）には（１／２）倍大きくなり、別の言い方をすれば２倍の負荷変動を起こす。例えば、Ｚ7＝２５Ω、Ｚ1＝５０Ωとすると、Ｚ4は１００Ω〜５０Ωの間で変化する。従って、キャリア増幅回路９２の増幅素子１０２の負荷インピーダンスも変動している。
【００１４】
なお、従来のドハチィ増幅器では必ずしも効率や歪特性などについて十分な性能が得られないことから、本発明者等により特願２００５−１４９２０６号、特願２００４−３６２８２６号、特願２００４−３２２０９２号等の提案が為されている。
図１０には、このような提案の一例に係るドハチィ増幅器の構成例を示してある。この例では、位相器１１１や２つのインピーダンス変換器１１２、１１３の構成部分に特徴がある。キャリア増幅回路９２とピーク増幅回路９４を合成する２つのインピーダンス変換器１１２、１１３は、λ／４に固定されるのではなく、任意の長さで効率、歪などの性能を上げることが図られている。なお、Ｚ１はインピーダンス変換器１１３のインピーダンスを表しており、Ｚ２１はノード１０８からインピーダンス変換器１１２を見たインピーダンスを表しており、Ｚ２０はインピーダンス変換器１１２からピーク増幅回路９４の出力整合回路１０６を見たインピーダンスを表している。
【００１５】
【特許文献１】特開２００４−２６０２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記のようなドハチィ増幅器の課題について説明する。
キャリア増幅回路９２からの出力とピーク増幅回路９４からの出力とを合成する場合、合成開始点からピーク増幅回路９４が動作を開始するのが理想であるが、現実的には厳しい。
図１１には、各増幅器の入出力特性を示してある。Ｑ２１はＡＢ級の増幅器の入出力特性を示し、Ｑ２２はＢ級からＣ級の増幅器の入出力特性を示す。負荷については、説明を簡易化するために、ＡＢ級のキャリア増幅回路９２は（Ｚ１）２／Ｚ７で示しており、Ｂ級からＣ級のピーク増幅回路９４は２（Ｚ７）で示している。
【００１７】
例えば、特性Ｑ２１と特性Ｑ２２の合成では、それぞれの増幅器における負荷が変わりながら、合成は丸点（○）及び三角点（△）から始まることが望ましい。丸点（○）は飽和によりキャリア増幅回路９２の非線形性が無視できなくなるレベルを表しており、三角点（△）はそのレベルに対応するピーク増幅回路９４のレベルを表している。
しかしながら、現実的には、三角点（△）以下のレベルでもピーク増幅回路９４からの出力が出ているため、レベルが低く出力には余り影響を与えないものの、合成が行われることになる。
【００１８】
ピーク増幅回路９４がオフであるとき、図１０に示されるインピーダンスＺ２１は大きな値となっているが、ピーク増幅回路９４が動作し始めると、Ｚ２１は小さな値となってキャリア増幅回路９２からの出力分が少し吸収されてしまう。また、ピーク増幅回路９４は三角点（△）以下のレベルにおいても効率が悪い状態で動作しており余計な電流が流れていることになる。
従って、ちょうどキャリア増幅回路９２の効率が良い丸点（○）以下の出力で効率が劣化してしまうことになる。本来は図１１に示されるＱ３１のような効率特性を期待しているが、実際はＱ３１より効率が劣化したＱ３２の特性になってしまう。
【００１９】
こうしたことから、例えば、増幅器の効率を更に改善することや、温度などの周囲環境が変化した場合においても更に性能の変化を少なくすることなど、より効果的な高効率増幅器を開発することが強く望まれていた。
本発明は、このような従来の事情に鑑み為されたもので、適切な回路を追加することにより、従来のドハチィ増幅器を超えた性能を有する増幅器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明に係る増幅器では、次のような構成により、信号を増幅する。
すなわち、分配手段が、前記信号を分配する。キャリア増幅回路が、前記分配された第１の信号をＡＢ級で増幅する。ドライブ増幅回路が、前記分配された第２の信号をＢ級又はＣ級で増幅し、ピーク増幅回路が、前記ドライブ増幅回路により増幅された信号をＢ級又はＣ級で増幅する。そして、前記キャリア増幅回路の出力に接続される第１のインピーダンス変換器と、前記ピーク増幅回路の出力に接続される第２のインピーダンス変換器と、前記第１のインピーダンス変換器の出力と前記第２のインピーダンス変換器の出力を合成する合成端を介して、前記キャリア増幅回路の出力と前記ピーク増幅回路の出力が合成される。
従って、ピーク増幅回路の前段にドライブ増幅回路を備えることにより、ピーク増幅回路の系における入出力特性の立ち上がりを急峻にすることができ、効率性を向上させることができる。
ここで、インピーダンス変換器としては、一例として、任意の電気長を有する伝送線路を用いて構成することができる。
【００２１】
本発明に係る増幅器では、一構成例として、次のような構成とした。
すなわち、前記キャリア増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を前段で増幅するプリアンプを備えた。
従って、キャリア増幅回路の前段或いはドライブ増幅回路の前段の一方又は両方にプリアンプを備えることにより、更に効率化を図ることができる。
ここで、例えば、キャリア増幅回路の前段にはＡＢ級で動作する増幅回路をプリアンプとして備え、ドライブ増幅回路の前段にはＡＢ級又はＢ級又はＣ級で動作する増幅回路をプリアンプとして備える。
【００２２】
本発明に係る増幅器では、一構成例として、次のような構成とした。
すなわち、前記第１の増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、制御手段が、温度或いは周波数の一方又は両方に基づいて、回路特性を制御する。
従って、周囲の温度や処理対象となる信号の周波数といった周囲環境が変化した場合においても、これに対応して、性能を向上させることができる。
ここで、回路特性を制御する態様としては、種々な態様が用いられてもよく、例えば、１つの以上の増幅素子のゲート電圧を制御する態様や、或いは、キャリア増幅器の前段或いはドライブ増幅器の前段の一方又は両方に減衰器を備えて、この減衰器の減衰量を制御する態様などを用いることができる。
【００２３】
本発明に係る増幅器では、一構成例として、次のようにマルチステージ化することができる。
すなわち、前記キャリア増幅回路、或いは、前記ドライブ増幅回路と前記ピーク増幅回路とを接続したものの一方又は両方について、増幅対象となる信号を複数に分配する手段と、並列に設けられてこれら複数の分配信号のそれぞれを増幅する複数の増幅回路と、これら複数の増幅回路により増幅された信号を合成する合成端と、を備えた。
従って、マルチステージ化により、大きな増幅が可能となる。
ここで、ピーク増幅回路の側をマルチステージ化する場合には、例えば、ドライブ増幅回路とピーク増幅回路とを接続したものを複数並列に備える。
【００２４】
本発明に係る増幅器では、一構成例として、位相器を用いた構成とすることができる。
すなわち、信号を増幅する増幅器において、前記信号を分配する分配手段と、前記分配された第１の信号をＡＢ級で増幅するキャリア増幅回路と、前記分配された第２の信号をＢ級又はＣ級で増幅するドライブ増幅回路と、前記ドライブ増幅回路により増幅された信号をＢ級又はＣ級で増幅するピーク増幅回路と、を備えた構成において、前記キャリア増幅回路の出力及び前記ピーク増幅回路の出力の両方に位相器を接続して、これらの位相器からの出力を合成端で合成する構成とする、又は、前記キャリア増幅回路の出力或いは前記ピーク増幅回路の出力の一方に位相器を備え、他方にインピーダンス変換器を備え、位相器からの出力とインピーダンス変換器からの出力を合成端で合成する構成とする。
従って、位相器の特性を調整することにより、容易に、合成端での合成性能を良好化することができる。
【発明の効果】
【００２５】
以上説明したように、本発明に係る増幅器によると、例えば、適切な回路を追加することにより、従来のドハチィ増幅器を超えた性能を実現することができ、具体的には、増幅器の効率を更に改善することや、温度などの周囲環境が変化した場合においても性能の変化を少なくすることなどができる。
【発明を実施するための最良の形態】
【００２６】
本発明に係る実施例を図面を参照して説明する。
なお、以下で説明する各機能実現手段は、当該機能を実現することができる手段であれば、どのような回路又は装置であっても構わず、例えば、単一の機能実現手段を複数の回路によって実現してもよく、或いは、複数の機能実現手段を単一の回路で実現してもよい。また、本実施形態に係る機能又は構成の全ての組み合わせが必ずしも本発明に必須な要件であるとは限らない。
また、本実施例に係る増幅器は、例えば、無線通信システムの通信装置に設けられて、通信対象となる信号を増幅することを行う。一例として、本実施例に係る増幅器は、移動通信システム或いは固定通信システムの基地局装置に設けられて、送信対象となる信号を増幅することを行う。
【実施例１】
【００２７】
本発明の第１実施例を説明する。
図１には、本発明の一実施形態に係る増幅器の構成例を示してある。
本例の増幅器は、入力端子Ａ１及び出力端子Ａ２と、分配器１と、入力整合回路２１と増幅素子２２と出力整合回路２３を有したＡＢ級のキャリア増幅回路２と、位相器３と、減衰器４と、入力整合回路３１と増幅素子３２と出力整合回路３３を有したドライブ増幅回路５と、入力整合回路４１と増幅素子４２と出力整合回路４３を有したＢ級又はＣ級のピーク増幅回路６と、インピーダンス変換器７及びインピーダンス変換器８と、ノード（合成点）９と、λ／４変成器１０と、出力負荷１１を備えている。
また、Ｚ０は出力負荷１１のインピーダンスを表しており、Ｚ１はインピーダンス変換器８のインピーダンスを表しており、Ｚ２はλ／４変成器１０のインピーダンスを表しており、Ｚ７はノード９からλ／４変成器１０を見たインピーダンスを表しており、Ｚ２１はノード９からインピーダンス変換器７を見たインピーダンスを表している。
ここで、本例の増幅器の構成は、例えば、減衰器４やドライブ増幅回路５を追加した点で、図１０に示されるような増幅器とは異なっており、他の構成部分については定数等の違いはあるが基本的には同じである。
【００２８】
本例の増幅器において行われる動作の一例を示す。
入力端子Ａ１には、本例の増幅器への入力信号が入力される。
分配器１は、入力端子Ａ１に入力された信号を分配する。一方の分配信号がキャリア増幅回路２の入力整合回路２１に入力され、他方の分配信号が位相器３に入力される。分配器１は、例えば、配線板上に形成されたＴ分岐ライン、或いはカプラ等から構成される。また、分配器１からの２つの出力端子ａ、ｂでは分配比が異なる場合もある。
位相器３は、原理的にはインピーダンス変換器８に相当する遅延を発生させる伝送線路であり、入力された前記他方の分配信号を遅延させて減衰器４へ出力する。位相器３は、合成を同相で行うための役割を有しており、キャリア増幅回路２、ピーク増幅回路６、ドライブ増幅回路５の位相差も吸収しなければならないため、インピーダンス変換器８の遅延とは異なることもある。なお、位相器３の機能をキャリア増幅回路２の側の経路に設けた方が両系の遅延時間を合わせやすくなる場合が多い。
【００２９】
キャリア増幅回路２の入力整合回路２１は、入力される前記一方の分配信号のインピーダンスを、後段の増幅素子２２の入力インピーダンスへ変換する。
キャリア増幅回路２の増幅素子２２は、入力される前記一方の分配信号を増幅する。この増幅素子２２はＡＢ級にバイアスされる。この増幅素子２２としては、例えば、ＬＤ−ＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ  ＭＯＳ）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴなどの半導体デバイスを用いることができる。
キャリア増幅回路２の出力整合回路２３は、インピーダンス変換器８と共に、例えば、前段の増幅素子２２の負荷インピーダンスをＡ区間においては所定の値ＺＡを中心としてほぼ円上のインピーダンスへ変換し、Ｃ区間においては所定の値ＺＡへ変換する。
前記一方の分配信号が、キャリア増幅回路２の入力整合回路２１、増幅素子２２、出力整合回路２３を通過して、インピーダンス変換器８に入力される。
【００３０】
減衰器４は、位相器３から入力される信号を減衰させてドライブ増幅回路５の入力整合回路３１へ出力する。この減衰器４は、ピーク増幅回路６側の系のゲインを調整する役割を有している。なお、減衰器４としては、例えば、減衰量が可変なものが用いられてもよく、或いは、減衰量が固定なものが用いられてもよい。
【００３１】
ドライブ増幅回路５の入力整合回路３１は、入力される信号（前記他方の分配信号）のインピーダンスを、後段の増幅素子３２の入力インピーダンスへ変換する。
ドライブ増幅回路５の増幅素子３２は、入力される信号を増幅する。この増幅素子３２はＢ級又はＣ級にバイアスされる。この増幅素子３２としては、例えば、ＬＤ−ＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ  ＭＯＳ）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴなどの半導体デバイスを用いることができる。
ドライブ増幅回路５の出力整合回路３３は、前段の増幅素子３２の出力インピーダンスをピーク増幅回路６に整合させる。
前記他方の分配信号が、ドライブ増幅回路５の入力整合回路３１、増幅素子３２、出力整合回路３３を通過して、ピーク増幅回路６に入力される。
【００３２】
ピーク増幅回路６の入力整合回路４１は、ドライブ増幅回路５からの信号のインピーダンスを、後段の増幅素子４２の入力インピーダンスへ変換する。
ピーク増幅回路６の増幅素子４２は、入力される信号を増幅する。この増幅素子４２はＢ級又はＣ級にバイアスされる。この増幅素子４２としては、例えば、ＬＤ−ＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ  ＭＯＳ）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴなどの半導体デバイスを用いることができる。
ピーク増幅回路６の出力整合回路４３は、前段の増幅素子４２の負荷インピーダンスを２（Ｚ７）へ変換する。
ドライブ増幅回路５からの信号（前記他方の分配信号）が、ピーク増幅回路６の入力整合回路４１、増幅素子４２、出力整合回路４３を通過して、インピーダンス変換器７に入力される。
【００３３】
ここで、入力整合回路２１、３１、４１や出力整合回路２３、３３、４３としては、例えば、集中定数回路、分布定数回路、或いはそれらの組み合わせのうちのいずれかを用いて構成することができる。また、実装上で避けられないストレーキャパシタンスやインダクタンス等を含んでもよい。
また、ドライブ増幅回路５の出力整合回路３３とピーク増幅回路６の入力整合回路４１をまとめて１つの整合回路とする構成も可能であり、このような整合回路をドライブ増幅回路５或いはピーク増幅回路６或いはこれらの間に設けることができる。
【００３４】
キャリア増幅回路２側の系のインピーダンス変換器８は、長さＬ１＝０〜λ／２或いはそれ以上の電気長を有する伝送線路から構成され、その特性インピーダンスＺ１は２（Ｚ７）＝２（Ｚ２）２／Ｚ０に等しい。
ピーク増幅回路６側の系のインピーダンス変換器７は、長さＬ２＝０〜λ／２或いはそれ以上の電気長を有する伝送線路から構成される。この長さとしては、Ｚ２１を大きく或いはある程度大きくして、ピーク増幅回路６の特性が良くなるような長さを用いる。
ノード（合成点）９は、キャリア増幅回路２の出力整合回路２３からの出力信号及びピーク増幅回路６の出力整合回路４３からの出力信号をインピーダンス変換器８を介して結合する。
λ／４変成器１０は、ノード９から見たインピーダンスＺ７を出力負荷Ｚ０へ変換する。λ／４変成器１０としては、例えば、その特性インピーダンスＺ２に相当する線幅及びλ／４に相当する長さを有する導体パターンとして配線板上に形成することもできる。λ／４変成器１０を用いることにより、比較的広い周波数範囲で整合を取ることができるが、例えば、整合さえ取れれば、λ／４変成器以外のものが整合を取るために用いられてもよい。
出力負荷１１は、インピーダンスＺ０を有する負荷である。
【００３５】
一般的に、Ｂ級やＣ級の増幅器のゲインはＡＢ級の増幅器のゲインと比べて低下するが、Ｂ級やＣ級の増幅器を２個縦続接続した場合のゲインは１個のＡＢ級の増幅器より高いため、本例では、ドライブ増幅回路５の入力に減衰器４を入れてレベルを調整する。
他の構成例として、分配器１を不等分配にしてキャリア増幅回路２の系の方に分配比率を高めて、その分、ピーク増幅回路６の系の方の入力レベルを下げて、レベル調整することも可能である。この分配器の分配比率はキャリア増幅回路２の系のゲインを上げて付加効率を上がる様にする。
【００３６】
図２には、ドライブ増幅回路５の入出力特性Ｑ１の一例と、ピーク増幅回路６の入出力特性Ｑ２の一例と、これらを縦続接続したものの入出力特性Ｑ３の一例を示してある。ドライブ増幅回路５の入出力特性Ｑ１もピーク増幅回路６の入出力特性Ｑ２も共に線形より急な入出力特性であるため、これらを縦続接続したものの入出力特性Ｑ３はより急になり、縦続特性は立ち上がりが急峻になる。
【００３７】
図３には、ドライブ増幅回路５とピーク増幅回路６を縦続接続したものの入出力特性Ｑ３の一例（図２に示されるもの）と、キャリア増幅回路２の入出力特性Ｑ１１の一例を示してある。
両方の増幅回路２、６が動作する丸点（○）よりレベルの高い領域（図９のＢ区間）では、負荷インピーダンスがそれぞれ変化しながら出力も変わるため、本特性から異なるが、図３では、合成開始の丸点（○）及び三角点（△）のレベル以下に着目する。
すなわち、三角点（△）以下のレベルでは、縦続接続の特性Ｑ３は急峻であり、ピーク増幅回路６の系（ドライブ増幅回路５とピーク増幅回路６）ではほとんど出力が無いためＺ２１が大きく、キャリア増幅回路２からの出力の信号はピーク増幅回路６に流れないため、キャリア増幅回路２の特性に影響を与えることはない。また、ドライブ増幅回路５には少し電流が流れるが極めて小さいため、効率への影響はほとんどない。従って、本増幅器の効率は、三角点（△）以下のレベルでは効率劣化が無い。すなわち、三角点（△）以下のレベルでの効率はＱ１２の状態であり、三角点（△）のレベルを超えるとＱ１３のように効率が若干落ちるが、例えば図１１に示されるＱ３２のように三角点（△）以下のレベルからの劣化は無い。
【００３８】
また、三角点（△）のレベル以上では、ドライブ増幅回路５とピーク増幅回路６も動作して直流電流が流れ、従来のようにピーク増幅回路６だけの場合（つまり、ドライブ増幅回路５を設けない場合）と比較すれば、この部分の電力消費は大きくなるが、三角点（△）以上のレベルではキャリア増幅回路２の効率も上がること、Ｃ級の系も効率が良いこと、互いに出力が大きくなり相互の増幅回路に漏れこむ電流が少なくなることから、例えば従来の増幅器より効率は上昇する。
【００３９】
なお、本例の説明では、例えば、従来例のドハチィ増幅器におけるキャリア増幅回路の半分の出力で、全体出力Ｐ０については１／４での合成から始まっているが、特にその点での合成に限定する意図は無い。キャリア増幅回路２の最大出力が（Ｐ０／４）以上（Ａ区間で（Ｚ１）２／Ｚ７負荷時）である場合には、合成点を高くしても良い。つまり、全体の合成特性（歪、効率、周囲条件等）を考慮して合成点を決める。
【００４０】
温度変化による補正の手法としては、減衰器４の減衰量を変える手法と、それほど大きな変動でない場合に増幅素子のゲート電圧を変える手法がある。例えば、サーミスタや半導体などで温度を検出して、その結果に基づいて、減衰量を変えること或いはゲート電圧を変えることを行う。
また、広帯域でありその内の一部を使用する場合には、周波数特性が良くなるように、ゲート電圧や減衰器４の減衰量をその一部の周波数帯域に合わせるようにする。
ゲート電圧を変える場合には、使用されている増幅素子のうちの１つ以上のゲート電圧を変更する。
【００４１】
また、増幅素子のゲート電圧を変更して合成特性を向上させる一例として、各増幅回路に、予め、広帯域内の全ての部分周波数帯域のそれぞれとゲート電圧値（補間値が用いられてもよい）との対応をＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などのメモリに記憶しておき、指定された周波数情報に応じてゲート電圧値がメモリから読み出されて対応する増幅素子へ与えられる構成を用いることができる。更に、温度センサを設けて、各温度と最適なゲート電圧値との対応を予めメモリに記憶させておき、検出された温度情報に応じてゲート電圧値がメモリから読み出されて対応する増幅素子へ与えられる構成を用いることができる。
【００４２】
また、本例では、ピーク増幅回路６の系にのみ減衰器４を設けたが、例えば、減衰器は、キャリア増幅回路２の系とピーク増幅回路６の系の各々又は片方に設けることができる。
更に、例えば、周波数補正用の回路をキャリア増幅回路２の系とピーク増幅回路６の系の各々又は片方に挿入することにより、具体的には、例えば、分配器１の出力側の各々（ａ、ｂのそれぞれ）又は片方（ａ、ｂの一方）に挿入することにより、周波数変化の少ない増幅器を実現することも可能である。
また、例えば、線形性を調整するために、歪又はＡＭ／ＡＭ変換特性やＡＭ／ＰＭ変換特性に基づいて、分配器１の不等分配比や、位相器３の位相変化量や、インピーダンス変換器７、８などの合成ライン長や、各増幅素子２２、３２、４２のゲート電圧を調整することなどが行われても良く、また、前置歪補償の構成又はフィードフォワード歪補償の構成を使用するも可能である。
【００４３】
以上のように、本例の増幅器では、入力を分配して複数の増幅回路の出力を合成して出力とする構成において、複数の増幅回路として、増幅素子をＡＢ級で用いる第１の増幅回路（本例では、キャリア増幅回路２）と、増幅素子をＢ級又はＣ級で用いる複数の増幅素子を縦続した第２の増幅回路（本例では、ドライブ増幅回路５とピーク増幅回路６を縦続接続したもの）を備え、また、第１の増幅回路の出力と第２の増幅回路の出力をそれぞれ任意長さの電気長の伝送線路からなるインピーダンス変換器７、８を介して接続した。
また、本例の増幅器では、例えば、入力を分配する分配器１の分配比率を不等にすることも可能である。
【００４４】
また、本例の増幅器では、例えば、第１の増幅回路及び第２の増幅回路で使用する増幅素子のうちの１つ以上の増幅素子のゲート電圧を温度により制御すること、或いは、入力を分配する分配器１の各々の出力の一方或いは両方に使用される減衰器（本例では、一方のみに備えた場合における減衰器４）の減衰量を温度により制御することが可能である。
また、本例の増幅器では、第１の増幅回路及び第２の増幅回路で使用する増幅素子のうちの１つ以上の増幅素子のゲート電圧を周波数情報により制御すること、或いは、入力を分配する分配器１の各々の出力の一方或いは両方に使用される減衰器（本例では、一方のみに備えた場合における減衰器４）の減衰量を周波数情報により制御することが可能である。
また、本例の増幅器では、第１の増幅回路或いは第２の増幅回路の一方の入力より分配器１側に周波数補正用回路を挿入して設けることが可能である。
【００４５】
このように、本例の増幅器では、入力を分配して、一方の分配出力をＡＢ級で動作するキャリア増幅回路２に入力し、もう一方の分配出力をＢ級又はＣ級で動作するピーク増幅回路６に入力し、キャリア増幅回路２からの出力とピーク増幅回路６からの出力をインピーダンス変換器７、８を経由して合成する構成において、ピーク増幅回路６の前にＢ級又はＣ級で動作するドライブ増幅回路５を備えることで、ピーク増幅回路６の側の系における立ち上り特性を急峻にすることができ、これにより、低レベル時におけるピーク増幅回路６への信号漏れを低減して、効率の向上を図ることができ、例えば、従来のドハチィ増幅器以上の性能を得ることができる。本例では、ピーク増幅回路６の系において、Ｂ級又はＣ級の増幅素子を多段構成とすることで、出力が急激に立ち上がるようにして、例えば（Ｐ０／４）以下の出力時の効率を改善することができ、また、入力が増加した場合には素早く応答することができ、負荷変動を利用しているため効率が良い。
【００４６】
なお、本例の増幅器では、分配器１の機能により分配手段が構成されており、ノード（合成点）９の機能により合成端が構成されている。
また、本例の増幅器では、温度或いは処理対象となる周波数に基づいて増幅素子のゲート電圧或いは減衰器４の減衰量を制御する機能により制御手段が構成されている。この制御手段は、例えば、温度を検出する手段や、周波数を検出する手段を備え、温度の検出結果或いは周波数の検出結果の一方又は両方に基づいて増幅素子のゲート電圧或いは減衰器４の減衰量の一方又は両方を制御する。この制御手段は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やメモリを用いて構成されてもよく、或いは、ハードウエア回路として構成されてもよい。
【実施例２】
【００４７】
本発明の第２実施例を説明する。
図４には、本発明の一実施例に係る増幅器の構成例を示してある。
本例の増幅器は、図１に示される増幅器と同様な構成において、更に、キャリア増幅回路２の前段にＡＢ級で動作する増幅回路（プリアンプ）５１を備えているとともに、ドライブ増幅回路５の前段にＡＢ級又はＢ級又はＣ級で動作する増幅回路（プリアンプ）５２を備えている。なお、図１に示されるのと同一の符号が付された構成要素は、緒元を除いて、図１に示されるものと基本的に同一である。
本例の増幅器では、分配器１によりキャリア増幅回路２側へ出力された信号が、プリアンプ５１により増幅された後に、キャリア増幅回路２に入力される。また、減衰器４から出力された信号が、プリアンプ５２により増幅された後に、ドライブ増幅回路５に入力される。
【００４８】
一般的な増幅器の使用では、小信号から大信号まで増幅する。これに対応するために、例えば、本例図１の増幅器の前段にプリアンプを設けて全体性能を満足させることが考えられるが、この場合、プリアンプと増幅回路２、５、６との間にある分配器１においてレベルの高い信号が損失して増幅器全体としては効率が低下することが考えられる。
そこで、本例の増幅器では、合成増幅器のキャリア増幅回路２やドライブ増幅回路６の前段にプリアンプ５１、５２を設けてある。これにより、入力レベルを小さくして、付加効率を向上させることができる。
なお、各プリアンプ５１、５２を構成する増幅素子の数は単数以上である。
【００４９】
以上のように、本例の増幅器では、第１の増幅回路（本例では、キャリア増幅回路２）と第２の増幅回路（本例では、ドライブ増幅回路５とピーク増幅回路６を縦続接続したもの）の入力の各々にプリアンプ５１、５２を備えた。
ここで、本例の増幅器では、第１の増幅回路と第２の増幅回路の両方にプリアンプ５１、５２を接続して備えたが、例えば、いずれか片方のみにプリアンプを接続して備えるような構成が用いられてもよい。
【実施例３】
【００５０】
本発明の第３実施例を説明する。
本例では、図１や図４に示される増幅器の合成部（インピーダンス変換器７、８やノード９）を構成するインピーダンス変換器７やインピーダンス変換器８として、位相器を設けて、容易に調整可能とする。
図５には、このようなインピーダンス変換器７、８として使用する位相器の構成例を示してある。
【００５１】
なお、図１や図４における例えばプリント基板上にパターン形成されるストリップライン等のエッチングで作成すると、電気長が固定化されて、各部品の偏差で合成の調整が容易でない場合も考えられる。これに対して、本例では、反射形位相器６１、７１を使用して、可変リアクタンス素子６８、６９、７８、７９のリアクタンスを変化させることで、等価的に伝送線路を変えることができる。また、可変リアクタンス素子６８、６９、７８、７９の代わりに、オープン或いはショートにして歪発生を抑えることも可能である。
【００５２】
以上のように、本例の増幅器では、任意長さの電気長の伝送線路からなる２つのインピーダンス変換器７、８のそれぞれを位相器に置き換えた。
ここで、本例では、２つのインピーダンス変換器７、８の両方を位相器としたが、例えば、片方だけを位相器とすることも可能である。
【実施例４】
【００５３】
本発明の第４実施例を説明する。
図６には、本発明の一実施例に係るマルチステージ増幅器の構成例を示してある。マルチステージ増幅器のように信号を複数に分配して増幅する構成も本発明に包含される。
本例のマルチステージ増幅器は、入力端子Ａ１と、分配器８１と、複数であるｎ個のキャリア増幅回路Ｂ１〜Ｂｎと、複数であるｍ個のピーク増幅回路Ｃ１〜Ｃｍと、ｎ個のキャリア増幅回路Ｂ１〜Ｂｎからの出力とｍ個のピーク増幅回路Ｃ１〜Ｃｍからの出力とを接続するインピーダンス変換器８と、出力側のインピーダンス変換器１０と、出力端子Ａ２と、出力負荷１１を備えている。
【００５４】
本例のマルチステージ増幅器は、例えば図１や図４の様なドライブ回路５及び２個の増幅回路２、６だけでは出力レベルが不足するような場合に好適なものであり、複数のキャリア増幅回路Ｂ１〜Ｂｎを並列に備え、複数のピーク増幅回路Ｃ１〜Ｃｍを並列に備える。なお、他の構成例として、キャリア増幅回路とピーク増幅回路とのいずれか一方の数を１個として、他方を複数設けるような構成とすることもできる。
また、他の構成例として、図１や図４に示されるような位相器３を備えた構成とすることもできる。
また、本例のピーク増幅回路Ｃ１〜Ｃｍのそれぞれには、例えば、図１に示されるピーク増幅回路６と同様な回路のほかに、前段のドライブ回路５や減衰器４と同様な回路が含まれる。
【００５５】
本例のマルチステージ増幅器により行われる動作の一例を示す。
入力端子Ａ１１には、本例のマルチステージ増幅器への入力信号が入力される。
分配器８１は、入力端子Ａ１から入力された信号を（ｎ＋ｍ）個の信号へ分配する。各分配信号は、各キャリア増幅回路Ｂ１〜Ｂｎ及び各ピーク増幅回路Ｃ１〜Ｃｍに入力される。
各キャリア増幅回路Ｂ１〜Ｂｎは、例えば図１や図４に示されるキャリア増幅回路２と同様な機能を有しており、これらｎ個のキャリア増幅回路Ｂ１〜Ｂｎからの出力が合成されてインピーダンス変換器８に入力される。
各ピーク増幅回路Ｃ１〜Ｃｍは、例えば図１や図４に示されるピーク増幅回路６とドライブ増幅回路５（或いは、更に減衰器４）が接続されたものと同様な構成を有しており（当然、インピーダンス変換器７相当も含んでいる）、これらｍ個のピーク増幅回路Ｃ１〜Ｃｍからの出力が合成されてインピーダンス変換器８からの出力と合成される。この合成信号が出力側のインピーダンス変換器１０を介して出力端子Ａ２から出力される。
出力側のインピーダンス変換器１０は、例えば、λ／４変成器から構成されており、ピーク増幅回路Ｃ１〜Ｃｍの出力側にある合成点（ノード）のインピーダンスを出力負荷１１であるＺ０へ変換する。
【００５６】
以上のように、本例のマルチステージ増幅器では、入力信号が分配器８１により（ｎ＋ｍ）分配され、ｎ個の分配信号は小信号入力から大信号入力まで動作するＡＢ級の増幅回路（本例では、キャリア増幅回路Ｂ１〜Ｂｎ）で増幅され、ｍ個の分配信号は大信号入力で動作するＢ級又はＣ級の縦続された増幅回路（本例では、ピーク増幅回路Ｃ１〜Ｃｍ）で増幅される。
このように、本例のマルチステージ増幅器では、第１の増幅回路や第２の増幅回路として、複数の増幅回路を備えた。
ここで、ｍ個のピーク増幅回路Ｃ１〜Ｃｍとしては、例えば、いずれも同一の入力レベルから動作を開始するものが用いられてもよく、或いは、それぞれについてバイアスレベルを異ならせて、入力レベルの増加に従ってそれぞれが徐々に動作を開始するようなものが用いられてもよい。
【実施例５】
【００５７】
本発明の第５実施例を説明する。
図７には、本発明の一実施例に係るマルチステージ増幅器の構成例を示してある。マルチステージ増幅器のように信号を複数に分配して増幅する構成も本発明に包含される。
本例のマルチステージ増幅器は、図６に示されるのと同様な構成に、更に、分配器８１とそれぞれのキャリア増幅回路Ｂ１〜Ｂｎとの間にＡＢ級で動作する増幅回路（プリアンプ）Ｄ１〜Ｄｎを備えるとともに、分配器８１とそれぞれのピーク増幅回路Ｃ１〜Ｃｍとの間にＡＢ級又はＢ級又はＣ級で動作する増幅回路（プリアンプ）Ｅ１〜Ｅｍを備えている。このように、本例のマルチステージ増幅器では、キャリア増幅回路Ｂ１〜Ｂｎ及びピーク増幅回路Ｃ１〜Ｃｍのそれぞれの前段にプリアンプＤ１〜Ｄｎ、Ｅ１〜Ｅｍを縦続接続してある。
【００５８】
一般に、増幅器では、必要なゲインを得るために複数個の増幅素子を使用する。例えば、図１や図４や図６に示されるような増幅器にプリアンプを縦続接続して使用する。しかしながら、このような増幅器の回路には分配器１、８１が存在し、ドライブ増幅回路５に分配された電力は当該ドライブ増幅回路５が動作しないＡ区間では有効に使われずに熱になる。つまり、プリアンプで増幅した信号を図１や図４や図６に示されるような増幅器の入力端子Ａ１から入力しても、入力された電力は、分配損失となる。この分配損により、増幅器の電源付加効率が低下する。
【００５９】
これに対して、本例のマルチステージ増幅器は、電源効率が改善するため、好適なものである。
ここで、各プリアンプＤ１〜Ｄｎ、Ｅ１〜Ｅｍは、必要に応じて、入力整合回路や出力整合回路を備える。また、これらのプリアンプＤ１〜Ｄｎ、Ｅ１〜Ｅｍとしては、例えば、全て同一の構成のものが用いられてもよく、或いは、それぞれについて動作級を異ならせてもよい。また、例えば、プリアンプを複数縦続（ｃａｓｃａｄｅ）で接続して用いることもできる。また、例えば、全てのキャリア増幅回路Ｂ１〜Ｂｎ用のプリアンプＤ１〜Ｄｎを１つにまとめた構成や、全てのピーク増幅回路Ｃ１〜Ｃｍ用のプリアンプＥ１〜Ｅｍを１つにまとめた構成のように、複数のプリアンプを１つにまとめて共用することもできる。
【００６０】
なお、本例では、図６に示されるマルチステージ増幅器に更にプリアンプＤ１〜Ｄｎ、Ｅ１〜Ｅｍを備えた構成を示したが、例えば、図４に示されるように、図１に示されるような増幅器において、分配器１とキャリア増幅回路２との間にプリアンプを備える構成や、分配器１と位相器３との間或いは位相器３とドライブ増幅回路５との間にプリアンプを備える構成を用いることもできる。位相器３は位相や遅延を合わせるため必要な系に挿入する。
【００６１】
以上のように、本例のマルチステージ増幅器では、当該マルチステージ増幅器への入力信号を複数に分配する分配器８１と、第１の増幅回路（本例では、複数のキャリア増幅回路Ｂ１〜Ｂｎ）と、第２の増幅回路（本例では、複数のピーク増幅回路Ｃ１〜Ｃｍ）を備えた構成において、更に、分配器８１からの出力をＡＢ級で増幅して第１の増幅回路へ出力する第１のプリアンプ（本例では、複数のプリアンプＤ１〜Ｄｎ）と、分配器８１からの出力をＡＢ級又はＢ級又はＣ級で増幅して第２の増幅回路へ出力する第２のプリアンプ（本例では、複数のプリアンプＥ１〜Ｅｍ）を備えた。
このように、本例のマルチステージ増幅器では、第１の増幅回路や第２の増幅回路として複数の増幅回路を備え、更に、それぞれの増幅回路の前段にプリアンプＤ１〜Ｄｎ、Ｅ１〜Ｅｍを備えた。
本例のマルチステージ増幅器では、例えば、入力信号がより小さいレベルのうちに分配器８１で当該入力信号を分配するため、分配損が小さくなり、結果的に増幅器全体の電源効率を改善することができる。この効果は、例えば、キャリア増幅回路Ｂ１〜Ｂｎの増幅素子等のゲインが小さいときに顕著である。
【００６２】
ここで、本発明に係る増幅器などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施例に係る増幅器の構成例を示す図である。
【図２】増幅器における入出力特性の例を示す図である。
【図３】増幅器における入出力特性の例を示す図である。
【図４】本発明の第２実施例に係る増幅器の構成例を示す図である。
【図５】本発明の第３実施例に係る位相器の構成例を示す図である。
【図６】本発明の第４実施例に係るマルチステージ増幅器の構成例を示す図である。
【図７】本発明の第５実施例に係るマルチステージ増幅器の構成例を示す図である。
【図８】ドハチィ増幅器の構成例を示す図である。
【図９】ドハチィ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示す図である。
【図１０】ドハチィ増幅器の改良構成例を示す図である。
【図１１】動作級別の各増幅器の入出力特性の例を示す図である。
【符号の説明】
【００６４】
１、８１、９１・・分配器、  ２、９２、Ｂ１〜Ｂｎ・・キャリア増幅回路、  ３、９３、１１１・・位相器、  ４・・減衰器、  ５・・ドライブ増幅回路、  ６、９４・・ピーク増幅回路、  ７、８、１１２、１１３・・インピーダンス変換器、  ９、１０８・・ノード（合成点）、  １０、９６、１０７・・λ／４変成器、  １１、９７・・出力負荷、  ２１、３１、４１、１０１、１０４・・入力整合回路、  ２２、３２、４２、１０２、１０５・・増幅素子、  ２３、３３、４３、１０３、１０６・・出力整合回路、  ５１、５２、Ｄ１〜Ｄｎ、Ｅ１〜Ｅｍ・・増幅回路（プリアンプ）、  ６１、７１・・反射形位相器、  ６８、６９、７８、７９・・可変リアクタンス素子、  ９５・・ドハチィ合成部、  Ａ１、Ａ２１・・入力端子、  Ａ２、Ａ２２・・出力端子、  Ｃ１〜Ｃｍ・・ピーク増幅回路（ドライブ増幅回路が接続されたもの）、
【図１】
2007124460.tif 000005
【図２】
2007124460.tif 000006
【図３】
2007124460.tif 000007
【図４】
2007124460.tif 000008
【図５】
2007124460.tif 000009
【図６】
2007124460.tif 000010
【図７】
2007124460.tif 000011
【図８】
2007124460.tif 000012
【図９】
2007124460.tif 000013
【図１０】
2007124460.tif 000014
【図１１】
2007124460.tif 000015