(57)【要約】【課題】仮固定性及び剥離性が必要な接着剤を用いることなく基板を適正に支持でき、かつ支持基板の除去も適正に行うことができる基板支持方法及び半導体装置の製造方法を提供する。【解決手段】支持基板２９とウェーハ（被処理基板）Ｗとの接合を各々の接合面に形成した金属層２８（２８Ａ，２８Ｂ）間の固相接合によって行うようにし、また、支持基板２９の除去を当該支持基板２９の研磨加工で行う。これにより、従来必要とされていた仮固定性と剥離性をもつ有機系接着剤を不要とし、接着剤の耐熱温度や耐薬品性の制約を受けることなくウェーハＷに対する加工プロセスを実施できるので、例えば密着性に優れた絶縁膜の成膜や、端子面の安定したパターン加工が可能となる。【選択図】図４
2007324406.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板の一方の面を支持基板に接合する工程と、
前記支持基板で前記被処理基板を支持した状態で当該被処理基板を処理する工程と、
前記支持基板を前記被処理基板から除去する工程とを有する基板処理方法であって、
前記被処理基板を前記支持基板に接合する工程では、前記被処理基板及び前記支持基板を各々の接合面に形成した金属層間の固相接合によって前記被処理基板を前記支持基板に接合し、
前記支持基板を前記被処理基板から除去する工程では、前記支持基板を研磨加工して除去する
ことを特徴とする基板処理方法。
【請求項２】
前記被処理基板を前記支持基板に接合する工程は、
前記被処理基板及び前記支持基板の各々の接合面に同種材料からなる金属層を形成する工程と、前記金属層の表面を真空中で活性化処理した後、貼り合わせる工程とを有する
ことを特徴とする請求項１に記載の基板処理方法。
【請求項３】
前記支持基板を前記被処理基板から除去する工程は、
前記支持基板を研磨加工により薄厚化する工程と、この薄厚化した支持基板を溶解除去する工程と、前記金属層の一部又は全体を除去する工程とを有する
ことを特徴とする請求項１に記載の基板処理方法。
【請求項４】
前記被処理基板を処理する工程は、前記被処理基板の他方の面を研磨により薄厚化する工程を含む
ことを特徴とする請求項１に記載の基板処理方法。
【請求項５】
前記被処理基板を処理する工程は、前記被処理基板の他方の面に素子を実装する工程を含む
ことを特徴とする請求項１に記載の基板処理方法。
【請求項６】
一方の面に外部接続端子が形成された半導体ウェーハを準備する工程と、
前記半導体ウェーハの一方の面の全域に第１金属層を形成する工程と、
接合面の全域に第２金属層が形成された支持基板を準備する工程と、
前記第１，第２金属層を介して、前記半導体ウェーハの一方の面を前記支持基板に接合する工程と、
前記半導体ウェーハの他方の面を研磨して前記半導体ウェーハを薄厚化する工程と、
前記半導体ウェーハの他方の面に、前記外部接続端子と電気的に接続される接続電極を形成する工程と、
前記接続電極の上に半導体チップを実装する工程と、
前記支持基板を研磨除去する工程と、
前記第１，第２金属層をエッチング除去する工程と、
前記半導体ウェーハをチップ単位で個片化する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１金属層を形成する工程の前に、前記外部接続端子の周囲に絶縁材料を充填して前記半導体ウェーハの一方の面を平坦化する工程を有する
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記半導体ウェーハの内部に、あらかじめ前記外部接続端子と電気的に接続された埋込導体層を形成しておき、前記半導体ウェーハを薄厚化すると同時に、前記埋込導体層の先端部を前記半導体ウェーハの他方の面から露出させて前記接続電極を形成する
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記半導体チップを実装した後、前記半導体ウェーハ上で前記半導体チップをモールドして擬似ウェーハ化する工程を有する
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記第１，第２金属層をエッチング除去する工程では、前記外部接続端子と連絡する所定の導体形状に前記第１，第２金属層をパターンエッチングする
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項１１】
パターンエッチングされた前記第１，第２金属層の上に、はんだバンプを形成する工程を有する
ことを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体基板等の被処理基板を支持基板で支持した状態で処理するための基板処理方法及びこの方法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化や軽薄短小化の要求に伴って、電子部品の高密度集積化や高密度実装化が進み、フリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、第１の半導体チップの上に第２の半導体チップをフリップチップ実装した構成を採用したものがある。
【０００３】
図６はこの種の従来の半導体装置の概略構成を示す断面図である。図示した半導体装置は、第１の半導体チップ１と第２の半導体チップ２とによって構成されている。第２の半導体チップ２は第１の半導体チップ１の主面のほぼ中央部に複数のバンプ３を用いてフリップチップ実装されている。第１の半導体チップ１の周縁部には、第２の半導体チップ２が実装される領域を取り囲む状態で複数の電極パッド４が形成されている。また、第１の半導体チップ１の主面上であって、チップ実装領域と電極パッド４の形成領域との間にはダム５が設けられている。ダム５は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状の枠型に形成されている。そして、ダム５の内側において、第１の半導体チップ１と第２の半導体チップ２との間には、アンダーフィル材６が充填されている。
【０００４】
以上のように構成される従来の半導体装置は、図６に示すように実装基板７上に接着材料層８を介して接着された後、第１の半導体チップ１上の電極パッド４と実装基板７上のランド９との間にボンディングワイヤ１０を介して電気的接続が行われている。
【０００５】
近年、この種のＭＣＭ又はＳＩＰタイプの半導体装置においては、信号処理の高速化や実装面積の低減等が求められている。すなわち、図６に示したワイヤボンディング方式で実装される半導体装置は、ボンディングワイヤ１０の配線長に起因する信号伝達の遅延やボンディングワイヤ１０の引き回しに必要な実装面積の確保が問題となる。
【０００６】
そこで、図７に模式的に示すように、第１の半導体チップ１に対して、上層側の第２の半導体チップ２と接合されるバンプ３と、下層側の実装基板７と接合されるバンプ１２との間を層間接続するビア（貫通電極）１１を形成するようにすれば、信号速度の高速化と実装面積の低減とを同時に実現することができるので非常に有利である。
【０００７】
貫通電極を形成するには、加工時間の短縮と狭ピッチ化を実現するため、ウェーハを薄厚化する必要がある。従来より、ウェーハの薄厚化には裏面研削（バックグラインディング）が実施されている。そこで、貫通電極の形成方法として、ウェーハ表面に貫通電極を埋め込み形成した後、ウェーハ裏面を研削して貫通電極の端子面を外部に露出させる方法が知られている（下記特許文献１参照）。
【０００８】
また、ウェーハの厚さが薄くなるとウェーハに反りが発生し易くなり、ハンドリングが困難となる。そこで、ウェーハの表面に支持基板（サポート基板）を接着し、ウェーハの支持性を高める一方で、被処理基板に対する処理が完了したときは、被処理基板から支持基板を適正に除去する必要がある。
【０００９】
上述ように、支持基板とウェーハとの間を接着する接着剤には、ウェーハ加工プロセスに耐えられる仮固定性と、ウェーハ加工プロセス完了後の剥離性が要求されている。そして、接着剤の剥離技術に関しては、接着剤を溶剤により溶解除去する方法、紫外線照射で接着性を低下させる方法等が提案されている（下記特許文献２，３参照）。
【００１０】
図８〜図１０は第１の従来例としての半導体装置の製造方法を説明する工程断面図である。
【００１１】
まず、図８Ａに示すように、シリコンからなる基板本体（半導体基板）１０１の表面に、トランジスタ等の半導体素子や配線１０３、絶縁層１０４等からなる素子層１０２が形成されたウェーハ１００を準備する。この素子層１０２の表面には配線層１０３の一部と導通する電極パッド１０５が形成されているとともに、基板本体１０１の表面には配線１０３の一部と導通する埋込導体層１０６Ｐが形成されている。
【００１２】
次に、図８Ｂに示すように、素子層１０２表面の電極パッド１０５上に、はんだバンプ１０７を形成する。続いて、図８Ｃに示すように、はんだバンプ１０７を含む素子層１０２の表面全域に接着剤を塗布して接着材料層１０８を形成するともに、この接着材料層１０８の上に支持基板１０９を接着する。支持基板１０９は、その面内に剥離液供給用の複数の貫通孔１０９ａが形成されたガラス基板あるいはシリコン基板で構成されている。
【００１３】
続いて、図８Ｄに示すように、支持基板１０９でウェーハ１００を支持した状態で、基板本体１０１の裏面を研削し、基板本体１０１を所定厚に薄厚化するとともに、薄厚化された基板本体１０１ｔの裏面から貫通電極（埋込導体層）１０６の先端部１０６ａを露出させる。なお、図では簡易的に示しているが、薄厚化した基板本体１０１ｔは、実際は素子層１０２よりも厚く形成され、支持基板１０９は、実際は基板本体１０１ｔよりも厚く形成されている。また、図８Ｄ以降は、ウェーハ１００の表裏を反転して示す。
【００１４】
その後、図９Ｅに示すように、基板本体１０１ｔの裏面に絶縁膜１１１を形成するとともに、貫通電極１０６の先端部１０６ａ上に外部接続端子１１２を形成する。そして図９Ｆに示すように、この外部接続端子１１２上に半導体チップ１１３をフリップチップ実装した後、図９Ｇに示すように、その実装部にアンダーフィル層１１４を形成する。
【００１５】
次に、図１０Ｈに示すように、接着材料層１０８から支持基板１０９を剥離する。支持基板１０９は、支持基板１０９の面内に形成された複数の貫通孔１０９ａを介して剥離液（例えばアルコール）を供給し接着材料層１０８を溶解することで剥離される。そして、図１０Ｉに示すように接着材料層１０８を溶解除去した後、ウェーハ１００をチップ単位で個片化（ダイシング）することで、図１０Ｊに示すように貫通電極１０６を備えたチップオンチップ構造の半導体装置１００Ａが作製される。
【００１６】
続いて、図１１〜図１３は第２の従来例としての半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第１の従来例と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【００１７】
本従来例において、ウェーハ１００の表面に、はんだバンプ１０７を形成した後、支持基板を接着する工程は第１の従来例と同様である（図１１Ａ〜図１１Ｃ）。但し、本従来例において、支持基板１１９は、紫外線の照射によって接着性が劣化する接着剤からなる接着材料層１１８を介してウェーハ１００の表面に接着されている点で、上述の第１の従来例と異なっている。支持基板１１９は、紫外線に対して透明なガラス基板で構成されている。
【００１８】
その後、第１の従来例と同様に、基板本体１０１の薄厚化（図１１Ｄ）、外部接続端子１１２の形成（図１２Ｅ）、半導体チップ１１３の実装（図１２Ｆ）、アンダーフィル層１１４の形成（図１２Ｇ）が行われる。その後、支持基板１１９を通して接着材料層１１８に紫外線を照射することで、ウェーハ１００から支持基板１１９の剥離工程が実施される（図１３Ｈ）。そして、ウェーハ１００をチップ単位で個片化（ダイシング）することで、図１３Ｉに示すように貫通電極１０６を備えたチップオンチップ構造の半導体装置１００Ａが作製される。
【００１９】
【特許文献１】特開２００４−２４１４７９号公報
【特許文献２】特開２００３−１７１６２４号公報
【特許文献３】特開２００５−１９１５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上述したように、ウェーハ１００と支持基板１０９，１１９との間を接着する接着材料層１０８，１１８には、ウェーハ加工プロセスに耐えられる仮固定性と、ウェーハ加工プロセス完了後の剥離性が要求されており、上述の従来例においては、接着材料層１０８，１１８として、有機溶剤で溶解される接着剤あるいは紫外線の照射により接着力が低下する接着剤が用いられている。
【００２１】
しかしながら、これらの接着剤は概して耐熱性が低く、耐熱温度以上に加熱されると接着性が低下するか剥離性が損なわれてしまうので、ウェーハ加工プロセスに接着材料層１０８，１１８の耐熱温度以上の高温処理を施すことができないという問題がある。
【００２２】
例えば、ＳｉＯ2 膜等の絶縁膜では成膜温度が高温なほど膜質に優れシリコン基板との密着性が向上するが、上述したように支持基板に接着支持されている基板に対しては、このような高温処理を施すことができず、低温ＣＶＤ法等の低温成膜法を用いざるを得ない。従って、基板本体１０１ｔの裏面に絶縁膜１１１を形成する工程（図９Ｅ，図１２Ｅ）では、絶縁膜１１１の信頼性を確保するのが難しくなる。また、半導体チップ１１３の接合工程（図９Ｆ，図１２Ｆ）では、接着材料層１０８，１１８の耐熱温度以下で溶融する低温はんだを用いる必要があり、材料選定上の制約が生じる。
【００２３】
また、上述の接着材料層１０８，１１８は、耐熱性だけでなく耐薬品性も低く、溶解や変質劣化等のダメージを受けずに処理できる薬品や処理方法に制約が生じる等の問題がある。特に、接着材料層１０８は、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）、ＥＣＡ（エチルセロソルブアセテート）等の溶剤を含むレジスト剥離液に対して耐性が低い。このため、絶縁膜１１１のパターニング工程や外部接続端子１１２の形成工程（図９Ｅ）において、パターンレジストの処理方法に制約が生じる（ディップ処理が行えない）等の問題がある。
【００２４】
本発明は上述の問題に鑑みてなされ、仮固定性及び剥離性が必要な接着材料層を用いることなく基板を適正に支持でき、かつ支持基板の除去も適正に行うことができる基板処理方法及び半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００２５】
以上の課題を解決するに当たり、本発明の基板処理方法は、被処理基板の一方の面を支持基板に接合する工程と、支持基板で被処理基板を支持した状態で当該被処理基板を処理する工程と、支持基板を被処理基板から除去する工程とを有し、被処理基板を支持基板に接合する工程では、被処理基板及び支持基板を各々の接合面に形成した金属層間の固相接合によって被処理基板を支持基板に接合し、支持基板を被処理基板から除去する工程では、支持基板を研磨加工して除去する。
【００２６】
本発明においては、支持基板と被処理基板との接合を各々の接合面に形成した金属層間の固相接合によって行うようにし、また、支持基板の除去を当該支持基板の研磨加工で行うようにしているので、従来必要とされていた仮固定性と剥離性をもつ有機系接着剤を不要とすることができる。これにより、接着剤の耐熱温度や耐薬品性の制約を受けることなく被処理基板に対する加工プロセスを実施できるので、例えば密着性に優れた絶縁膜の成膜や、端子面の安定したパターン加工が可能となる。
【００２７】
特に、被処理基板を支持基板に接合する工程は、被処理基板及び支持基板の各々の接合面に同種材料からなる金属層を形成する工程と、これら金属層の表面を真空中で活性化処理した後、貼り合わせる工程とを有する。これにより、常温で所期の接合強度を備えた被処理基板と支持基板との接合体を得ることができる。なお、金属層の表面活性化処理方法としては、例えば、真空中でのアルゴンプラズマや粒子ビームの照射などが挙げられる。また、接合用の金属層は特に制限されないが、例えば銅や金等の良導体を用いることで、支持基板除去後において当該金属層を配線層として用いることが可能となる。
【００２８】
また、上述した本発明に係る基板処理方法を用いることで、下層側の半導体チップに層間接続用の貫通電極が形成されたチップオンチップ構造の半導体装置を高精度かつ高い信頼性をもって製造することができる。
【００２９】
すなわち、本発明の半導体装置の製造方法は、一方の面に外部接続端子が形成された半導体ウェーハを準備する工程と、半導体ウェーハの一方の面の全域に第１金属層を形成する工程と、接合面の全域に第２金属層が形成された支持基板を準備する工程と、第１，第２金属層を介して、半導体ウェーハの一方の面を支持基板に接合する工程と、半導体ウェーハの他方の面を研磨して半導体ウェーハを薄厚化する工程と、半導体ウェーハの他方の面に、外部接続端子と電気的に接続される接続電極を形成する工程と、接続電極の上に半導体チップを実装する工程と、支持基板を研磨除去する工程と、第１，第２金属層をエッチング除去する工程と、半導体ウェーハをチップ単位で個片化する工程とを有する。
【００３０】
ここで、第１金属層を形成する工程の前に、外部接続端子の周囲に絶縁材料を充填して半導体ウェーハの一方の面を平坦化することで、支持基板との接合工程を適正かつ安定に行うことができる。
【００３１】
半導体ウェーハに対する貫通電極の形成は、半導体ウェーハを支持基板で支持した状態での薄厚化工程の際に又は薄厚化工程を実施した後に、行うことができる。半導体ウェーハの薄厚化工程の最に貫通電極を形成する方法としては、あらかじめ、外部接続端子と電気的に接続された埋込導体層を形成しておき、薄厚化の際に当該埋込導体層の先端部をウェーハの研磨面から露出させる。そして、この端子面を処理して、上層側の半導体チップと接合される接続電極を形成する。
【００３２】
支持基板の除去は、半導体ウェーハの上に半導体チップを実装した後に行われる。このとき、半導体ウェーハ上で半導体チップをモールドして擬似ウェーハ化することで、支持基板の研磨除去を安定して行うことができる。
【００３３】
なお、支持基板の除去は、研磨加工を主体とし、金属層の露出手前で研磨加工を終了させ、残りをエッチングで溶解除去する工法が好ましい。この場合、金属層がエッチングストッパ層として機能し、支持基板の適切な除去が可能となる。また、その後の金属層の除去工程はエッチングによる溶解除去が可能であるが、金属層全体を除去する場合に限らず、当該金属層をパターンエッチングすることで配線の一部として用いてもよい。
【発明の効果】
【００３４】
以上のように、本発明の基板処理方法によれば、仮固定性及び剥離性が必要な接着剤を用いることなく、支持基板による被処理基板の支持、及び被処理基板からの支持基板の除去を適正に行うことができる。
【００３５】
また、本発明の半導体装置の製造方法によれば、層間接続用の貫通電極が形成されたチップオンチップ構造の半導体装置を、高精度かつ高い信頼性をもって製造することができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施形態について図面を参照して説明する。以下の実施形態では、チップオンチップ構造の半導体装置の製造方法に本発明を適用した例について説明する。
【００３７】
図１〜図５は、本発明の実施形態によるチップオンチップ構造の半導体装置の製造方法を説明する工程断面図である。
【００３８】
まず、図１Ａに示すように、シリコンからなる基板本体（半導体基板）２１の表面に、トランジスタ等の半導体素子や配線２３、絶縁層２４等からなる素子層２２が形成された半導体ウェーハ（以下単に「ウェーハ」という。）Ｗを準備する。ウェーハＷは、本発明に係る「被処理基板」に対応する。
【００３９】
素子層２２の表面には、配線２３の一部と電気的に接続される外部接続端子２５が複数配置されている。外部接続端子２５は、例えば、素子層２２の表面に配列された電極パッドとその上に形成しためっきバンプとから構成され、素子層２２の表面より突出形成されている。
【００４０】
素子層２２には、あらかじめ、例えば銅からなる埋込導体層２６Ｐが形成されている。埋込導体層２６Ｐは、基板本体２１を貫通しない所定の深さ（例えば１５０μｍ以下）で形成されており、配線２３の一部を介して外部接続端子２５と電気的に接続されている。なお、埋込導体層２６Ｐの周囲はＳｉＯ2 等の絶縁膜で被覆され、基板本体２１と電気的に絶縁されている。
【００４１】
次に、図１Ｂに示すように、素子層２２の表面に絶縁膜２７を形成する。絶縁膜２７は例えばＣＶＤ法で形成されたＳｉＯ2 膜などの絶縁材料からなり、外部接続端子２５の厚み以上の厚みで形成されることで、外部接続端子２５の周囲が絶縁膜２７で充填されるとともに外部接続端子２５の上面が絶縁膜２７で被覆される。
【００４２】
絶縁膜２７の形成後、図１Ｃに示すように、素子層２２の表面にＣＭＰ（化学的機械的研磨）法などの研磨やエッチバックプロセスを施して、絶縁膜２７及び外部接続端子２５を平坦化処理する。これにより、外部接続端子２５及び絶縁膜２７とが同一平面内に形成されて、ウェーハＷの表面から外部接続端子２５が露出される。
【００４３】
なお、このように同一平面内において外部接続端子２５及び絶縁膜２７を形成する他の方法として、ダマシン法を採用してもよい。また、外部接続端子２５及び絶縁膜２７は、その後の支持基板２９との貼り合わせが可能なレベルの精度で平坦化されていればよい。
【００４４】
次に、図１Ｄに示すように、平坦化した外部接続端子２５及び絶縁膜２７の上に表面全域にわたって第１接合用金属層２８Ａを形成する。この第１接合用金属層２８Ａは、後述する支持基板２９にウェーハＷを接合するためのものである。形成された第１接合用金属層２８Ａは、外部接続端子２５と電気的に接続される。第１接合用金属層２８Ａの構成材料は特に制限されないが、本実施形態では銅（Ｃｕ）が用いられ、例えば、０．５μｍ〜１．０μｍ程度の厚みに形成される。
【００４５】
一方、図２Ｅに示すように、接合面の全域に第２接合用金属層２８Ｂが形成された支持基板２９を準備する。第２接合用金属層２８Ｂは、ウェーハＷの表面に形成された第１接合用金属層２８Ａと接合するためのものである。第２接合用金属層２８Ｂの構成材料は特に制限されないが、本実施形態では第１接合用金属層２８Ａと同じ銅が用いられ、例えば０．５μｍ〜１．０μｍ程度の厚みに形成される。
【００４６】
支持基板２９は、ガラス基板やシリコン基板などの基板本体２１と同等の熱膨張係数を有する材料で構成されている。支持基板２９の厚さは特に制限されないが、後述するように基板本体２１を薄厚化する際にハンドリングできる程度の剛性を確保できる程度の厚さで形成されるのが好ましく、例えば７００μｍ以上の厚さとされる。
【００４７】
そして、図２Ｆに示すようにウェーハＷ及び支持基板２９を貼り合わせ、両基板に対して所定の接合荷重を印加する。これにより、接合面に形成した第１，第２接合用金属層２８Ａ，２８Ｂの固相接合によってウェーハＷの表面が支持基板２９に接合される。ウェーハＷと支持基板２９との間の接合は、常温下、真空中における第１，第２接合用金属層２８Ａ，２８Ｂ間の表面活性化接合によって行われる。第１，第２接合用金属層２８Ａ，２８Ｂは、所定の接合荷重をもって一体接合されることで、ウェーハＷと支持基板２９との間を接合する金属層２８として機能する。
【００４８】
第１，第２接合用金属層２８Ａ，２８Ｂは、ウェーハＷ及び支持基板２９の各々の接合面にそれぞれ減圧雰囲気下におけるスパッタ法などによって形成される。第１，第２金属層２８Ａ，２８Ｂをスパッタ法で成膜することによって、ウェーハＷ及び支持基板２９に対して金属層２８Ａ，２８Ｂを高い密着性で成膜することができる。
【００４９】
このとき、第１，第２金属層２８Ａ，２８Ｂは、大気に開放されることで表面が酸化されてしまい、そのままでは金属接合での貼り合わせができなくなる。そこで、真空中での貼り合わせの際に、金属層２８Ａ，２８Ｂの表面を活性化処理することで、表面に形成されている酸化膜を除去して表面のリフレッシュ化を図り、金属層２８Ａ，２８Ｂ間の安定した固相接合を確保することができる。表面活性化処理としては、例えば、アルゴンプラズマの照射やイオンビームの照射などによる酸化膜のエッチング除去が適用可能であり、同一チャンバ内で貼り合わせ工程の直前に実施することができる。
【００５０】
上記のように、ウェーハＷ及び支持基板２９は、第１，第２接合用金属層２８Ａ，２８Ｂ間の金属接合を用いて固定されているので、従来使用されていた有機系接着剤を使用することなくウェーハＷと支持基板２９との間を固定することができ、以降のプロセスで耐熱性や耐薬品性の制約を受けることなく加工が可能となる。
【００５１】
次に、図２Ｇに示すように、支持基板２９に支持されたウェーハＷの裏面を研磨して基板本体２１を薄厚化するとともに、薄厚化した基板本体２１ｔの裏面から貫通電極２６（埋込導体層２６Ｐ）の先端部２６ａを露出させる。
【００５２】
この工程では、例えば、貫通電極２６の先端部２６ａが基板本体２１の裏面（研磨面）から露出するまで基板本体２１を研磨した後、基板本体２１ｔの裏面に化学エッチングを施して貫通電極２６の先端部２６ａを突出させる。なお、研磨方法としては、裏面研削（ＢＧＲ）、化学的機械的研磨（ＣＭＰ）などの公知のポリッシュ技術を単独又は組み合わせて使用することができる。
【００５３】
続いて、図３Ｈに示すように、基板本体２１ｔの裏面にＳｉＯ2 等で絶縁膜３０を形成する等の所定の絶縁処理を施すとともに、貫通電極２６の先端部２６ａに接続電極３１を形成する。この接続電極３１は、貫通電極２６、配線２３を介して外部接続端子２５と電気的に接続される。接続電極３１の形成は、ウェーハレベルＣＳＰ用の再配線技術やバンプ形成技術、半導体プロセスの配線技術などを用いて行うことができる。
【００５４】
次に、図３Ｉに示すように、ウェーハＷ上の接続電極３１に対して半導体チップ３２を複数実装する。半導体チップ３２は、その実装面にあらかじめバンプ３３が複数形成されており、これらのバンプ３６を介して接続電極３１上にフリップチップ接合される。その後、図３Ｉに示すように、ウェーハＷと半導体チップ３２との間にアンダーフィル層３４を形成する工程が行われる。アンダーフィル層３４を構成する樹脂材料としては、一般的なフリップチップ接合に使用されているエポキシ系等の熱硬化性樹脂を用いることができる。
【００５５】
次に、図３Ｊに示すように、ウェーハＷの上で半導体チップ３２をモールドして擬似ウェーハ化する。この工程では、ウェーハＷの上に封止層３５を形成し、半導体チップ３２の実装間隔を封止層３５の構成樹脂で充填した後、平坦化する。封止層３５は、例えば、ウェーハレベルＣＳＰで用いられるウェーハモールド技術により形成可能である。なお、必要に応じて、封止層３５に研磨加工を施して半導体チップ３２の薄厚化を図るようにしてもよい。
【００５６】
上記のように半導体チップ３２を封止層３５を用いて擬似ウェーハ化することで、以降の加工プロセスがウェーハ状態でハンドリングできることから、既存の加工装置をそのまま使用することができる。また、ウェーハＷと半導体チップ３２間の段差を埋め平坦となるように封止層３５を形成することで、次工程においてウェーハＷ及び半導体チップ３２にダメージを与えることなく支持基板２９の研削除去工程を実施することが可能となる。
【００５７】
続いて、図４Ｋ，Ｌに示すように、支持基板２９の研磨除去工程が行われる。研磨方法としては、ＢＧＲ、ＣＭＰ又はこれらの組合せで行うことができる。ここで、支持基板２９の全厚を研磨加工によって除去することも勿論可能であるが、本実施形態では、支持基板２９の除去工程を、支持基板２９を研磨加工により薄厚化する工程（図４Ｋ）と、この薄厚化した支持基板をエッチングにより溶解除去する工程（図４Ｌ）とを経て実施するようにしている。これにより、支持基板２９の適切な除去と、金属層２８の厚み均一化を図ることができる。
【００５８】
この場合、金属層２８の露出手前（例えば残り厚み１０μｍ程度）で支持基板２９の研磨加工を終了させることで、溶解除去工程の作業時間の短縮を図られ、作業性の向上を図ることができる。支持基板２９がシリコン基板で構成されている場合、溶解除去に用いられるエッチング液としてはフッ硝酸などが適用可能であり、金属層２８はエッチングストッパ層として機能する。
【００５９】
次に、支持基板２９の除去によって外部に露出した接合用の金属層２８を除去する工程が行われる。金属層２８はその全部を除去する場合に限られない。本実施形態では、金属層２８を配線材料として利用することで、図４Ｍに示すように外部接続端子２５と連絡する所定の導体形状に金属層２８をパターンエッチングするようにしている。特に、金属層２８を銅で構成しているので、配線材料として好適に用いることができる。金属層２８のパターンエッチング加工方法としては、ウェーハレベルＣＳＰ等の再配線形成に用いられるエッチング方法が適用可能である。
【００６０】
金属層２８のパターンエッチングの後、無電解めっき法によるＮｉ（ニッケル）／Ａｕ（金）めっき層を形成することで、外部接続端子２５と電気的に接続された外部接続電極３６が形成される。そして、図４Ｎに示すように、外部接続電極３６の上にはんだバンプ３７を形成する。はんだバンプ３７の形成方法としては、一般的なめっき法や印刷法で形成可能である。なお、はんだバンプ３７の形成は任意であり、仕様に応じて、はんだバンプ３７の形成を省略してもよい。
【００６１】
最後に、図５に示すように、ウェーハＷをチップ単位で個片化して、下層側の第１の半導体チップ３８と上層側の第２の半導体チップ３２との３次元構造からなる半導体装置２０を作製する。
【００６２】
半導体装置２０は、第１の半導体チップ３８に形成された貫通電極２６を介して、第２の半導体チップ３２と第１の半導体チップ３８との間、及び第２の半導体チップ３２とはんだバンプ３７との間が電気的に接続されている。また、第２の半導体チップ３２の周囲を覆う封止層３５により、外装パッケージが構成されている。
【００６３】
以上のように、本実施形態によれば、ウェーハＷと支持基板２９との接合を各々の接合面に形成した金属層２８Ａ，２８Ｂ間の固相接合によって行うようにし、また、支持基板２９の除去を当該支持基板２９の研磨加工を主体として行うようにしているので、従来必要とされていた仮固定性と剥離性をもつ有機系接着剤を不要とすることができる。これにより、接着剤の耐熱温度や耐薬品性の制約を受けることなくウェーハＷに対する加工プロセスを実施できるので、例えば密着性に優れた絶縁膜３０の成膜や、接続電極３１の安定したパターン加工が可能となる。
【００６４】
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００６５】
例えば以上の実施形態では、チップオンチップ構造の半導体装置２０の製造に本発明を適用した例について説明したが、本発明はこれに限られず、ウェーハレベルの被処理基板の裏面研削による薄厚化工程、当該被処理基板への素子搭載工程等の際にも本発明は適用可能である。
【００６６】
また、以上の実施形態では、第１，第２の２つの半導体チップが積層された半導体装置の製造を例に挙げて説明したが、更に、半導体チップの積層数を増やしてもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図２】本発明の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図３】本発明の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図４】本発明の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図５】本発明に実施形態による半導体装置の概略構成を示す断面図である。
【図６】チップオンチップ構造の半導体装置の一構成例を模式的に示す断面図である。
【図７】チップオンチップ構造の半導体装置の他の構成例を模式的に示す断面図である。
【図８】第１の従来例による半導体装置の製造方法を説明する工程断面図である。
【図９】第１の従来例による半導体装置の製造方法を説明する工程断面図である。
【図１０】第１の従来例による半導体装置の製造方法を説明する工程断面図である。
【図１１】第２の従来例による半導体装置の製造方法を説明する工程断面図である。
【図１２】第２の従来例による半導体装置の製造方法を説明する工程断面図である。
【図１３】第２の従来例による半導体装置の製造方法を説明する工程断面図である。
【符号の説明】
【００６８】
２０…半導体装置、３２，３８…半導体チップ、２１，２１ｔ…基板本体、２２…素子層、２３…配線、２４…絶縁層、２５…外部接続端子、２６…貫通電極、２６Ｐ…埋込導体層、２７…絶縁膜、２８…金属層、２８Ａ…第１接合用金属層、２８Ｂ…第２接合用金属層、２９…支持基板、３０…絶縁膜、３１接続電極、３５…封止層、３６…外部接続電極、３７…はんだバンプ、Ｗ…ウェーハ
【図１】
2007324406.tif 000003
【図２】
2007324406.tif 000004
【図３】
2007324406.tif 000005
【図４】
2007324406.tif 000006
【図５】
2007324406.tif 000007
【図６】
2007324406.tif 000008
【図７】
2007324406.tif 000009
【図８】
2007324406.tif 000010
【図９】
2007324406.tif 000011
【図１０】
2007324406.tif 000012
【図１１】
2007324406.tif 000013
【図１２】
2007324406.tif 000014
【図１３】
2007324406.tif 000015