(57)【要約】【課題】  発光素子の早期劣化による光量低下を防止しつつ、高速応答を可能とする。【解決手段】  パルス発生回路１ａ、遅延回路２、駆動回路３、駆動回路３に接続された２個の発光素子４，５によって入力側が構成され、演算回路７に接続された２個の受光素子６ａ，６ｂ、パルス発生回路１ｂによって出力側が構成されており、駆動回路３は、直接入力される入力信号Ｓ１、パルス発生回路１ａから入力されるクロックパルス信号Ｓ２、及び遅延回路２から入力される遅延された入力信号に基づき、２個の発光素子４，５をタイミングをずらせて交互に発光させる。一方、演算回路７は、２個の発光素子４，５による信号と同期をとりながら、２個の受光素子６ａ，６ｂで交互に信号を受信することにより、この２個の受光素子６ａ，６ｂを対として信号を転送する。【選択図】  図１
2007073621.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と受光素子により信号を伝達する光結合装置において、
入力側に２個の発光素子とこれを駆動する発光素子駆動回路とを備えており、前記発光素子駆動回路によりこれら発光素子の発光の開始と停止を異なるタイミングで行っていることを特徴とする光結合装置。
【請求項２】
出力側に２個の受光素子を備えており、この２個の受光素子と前記２個の発光素子とを対として信号を転送することを特徴とする請求項１に記載の光結合装置。
【請求項３】
受光側演算回路により、前記２個の発光素子による信号と同期をとりながら異なるタイミングで信号を受信することを特徴とする請求項２に記載の光結合装置。
【請求項４】
前記２個の発光素子は異なる波長であり、前記２個の受光素子は、前記各発光素子のそれぞれの波長に対して受光感度を持つことを特徴とする請求項３に記載の光結合装置。
【請求項５】
前記発光素子駆動回路は、パルス信号を発生させるとともに、このパルス信号のＬからＨへのタイミングで入力信号をサンプリングして得られた信号によって一方の発光素子を駆動し、前記パルス信号のＨからＬへのタイミングで入力信号をサンプリングして得られた信号によって他方の発光素子を駆動することを特徴とする請求項１に記載の光結合装置。
【請求項６】
前記パルス信号のパルス幅は、入力信号の最小パルス幅と同じとし、前記入力信号と前記パルス信号とを同期させることを特徴とする請求項５に記載の光結合装置。
【請求項７】
前記発光素子駆動回路がピーキング機能及びバックシュート機能を備えていることを特徴とする請求項１に記載の光結合装置。
【請求項８】
前記請求項１ないし請求項７のいずれかに記載の光結合装置を用いて信号伝達を行うことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子と受光素子により信号を伝達する光結合装置に係り、より詳細には、入力側の発光素子を複数有することで、高速駆動かつ製品の高寿命化を可能とした光結合装置及びこれを用いた電子機器に関する。
【背景技術】
【０００２】
光結合装置において高速応答性を実現するためには、入力側のＬＥＤ（発光ダイオード）の高速応答性が不可欠である。しかし、ＬＥＤには内部容量Ｃが存在するため、高速応答に限界がある。
【０００３】
図５（ａ），（ｂ）は、ＬＥＤに駆動電流を印加したときの通常の光出力波形（ＬＥＤの立ち上がり及び立ち下がり波形）を示している。図５（ａ）に示すような高速パルスの駆動電流を印加したとき、ＬＥＤの実際の光波形は同図（ｂ）に示すような波形となる。すなわち、立ち上がり及び立ち下がりにおいてそれぞれ、時間ｔｒ、ｔｆの遅延が発生する。この場合、例えばＡｌＧａＡｓ系のＬＥＤであれば、１０Ｍｂ／ｓ程度のデータ転送では問題無い。しかし、それ以上の高速駆動を行う場合、入力側（送信側）にＬＥＤ制御用の回路を設置して制御する必要がある。
【０００４】
図６（ａ）〜（ｃ）に、ＬＥＤを高速駆動させる従来の電流印加方法を示す（例えば、特許文献１参照）。
【０００５】
同図（ａ）に示すような入力波形に対して、ピーキングと呼ばれる手法で立ち上がり時のみ、設定光出力に相当する駆動電流より大きい電流Ｉ３を流すことにより、立ち上がり時間ｔｒを短時間にしている。また、バックシュートと呼ばれる手法で立下り時に一時的に逆バイアスをＬＥＤに与えることにより、立ち下がり時間ｔｆを短時間にしている。さらにまた、ＬＥＤの容量変化を出来るだけ小さくするために、ＬＥＤ駆動回路から信号ＯＦＦ時にも受光素子の閾値電流を超えないレベルで一定電流Ｉ１を流すことにより、より高速応答を可能にしている。しかし、一定電流Ｉ１の値を大きくすることにより、入力信号ＯＦＦでの消費電力が増大することになる。
【０００６】
この特許文献１に記載のものは、ＬＥＤを高速に応答させるための制御方法として示されているが、例えばフォトカプラのような光結合装置では、ＬＥＤの常時駆動は消費電力の増大につながるため、従来は適用していない。
【特許文献１】特開平１１−７４５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
すなわち、フォトカプラのような光結合装置において、高速にＯＮ／ＯＦＦ駆動させるために、入力側（送信側）のＬＥＤに信号ＯＦＦ時にも駆動電流を常時流した場合には、消費電力が増大してしまうといった問題があった。また、常時駆動させることでＬＥＤ自体の劣化も早くなり、光量低下による製品不良を発生して、製品寿命の低下を招くといった問題もあった。
【０００８】
本発明はかかる問題点を解決すべく創案されたもので、その目的は、発光素子の早期劣化による光量低下を防止しつつ、高速応答を可能とした光結合装置及びこれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の光結合装置は、発光素子と受光素子により信号を伝達する光結合装置において、入力側に２個の発光素子とこれを駆動する発光素子駆動回路とを備えており、前記発光素子駆動回路によりこれら発光素子の発光の開始と停止を異なるタイミングで行っていることを特徴とする。すなわち、２個の発光素子に入力信号を異なるタイミングで交互に印加することで、応答の高速化が可能となる。
【００１０】
また、出力側に２個の受光素子を備えており、この２個の受光素子と前記２個の発光素子とを対として信号を転送するようになっている。このように２個の受光素子を用い、１パッケージ内で２組の対を作ることで、駆動動作が可能となる。そして、受光側演算回路により、前記２個の発光素子による信号と同期をとりながら異なるタイミングで信号を受信する構成としている。このような構成とすることで、高速信号転送が可能となる。
【００１１】
この場合、前記２個の発光素子は異なる波長とし、前記２個の受光素子は、前記２個の発光素子のそれぞれの波長に対して受光感度を持つものとする。このように、２個の発光素子の波長を異なるものとすることにより、誤動作を防ぐことが可能となる。また、出力側（受光側）にそれぞれの発光素子波長に感度を持つ受光部を２面作製することにより、出力側を１チップ構成とすることができ、この１チップで高速転送が可能となる。
【００１２】
また、前記発光素子駆動回路は、パルス信号を発生させるとともに、このパルス信号のＬからＨへのタイミングで入力信号をサンプリングして得られた信号によって一方の発光素子を駆動し、前記パルス信号のＨからＬへのタイミングで入力信号をサンプリングして得られた信号によって他方の発光素子を駆動する構成としている。このように、一定のパルス信号（クロックパルス信号）に入力信号を同期させ、このパルス信号にあわせて、２個の発光素子の駆動タイミングをずらせることにより、高速転送が可能となる。
【００１３】
この場合、前記パルス信号のパルス幅は、入力信号の最小パルス幅と同じとし、前記入力信号と前記パルス信号とを同期させるように構成している。このように、パルス信号のパルス幅を入力信号の最小パルス幅と同じとし、入力信号とパルス信号を同期させることで、高速のパルス信号にあわせて入力信号をサンプリングし、サンプリングした信号によって２個の発光素子をタイミングをずらせて駆動することが可能となる。
【００１４】
さらに、前記発光素子駆動回路は、従来のピーキング機能及びバックシュート機能をさらに備えていてもよい。このように、発光素子駆動回路に従来のピーキング機能及びバックシュート機能を備えることで、さらなる高速信号転送が可能となる。
【００１５】
なお、このような光結合装置を電子機器に搭載することで、高速の信号伝達が可能な電子機器を提供することができる。
【発明の効果】
【００１６】
本発明の光結合装置によれば、２個の発光素子に入力信号をタイミングを異ならせて印加することで、消費電力を増大させることなく、しかも、発光素子の早期劣化による光量低下を防止しつつ、応答の高速化を図ることができる。また、２個の受光素子を用いて１パッケージ内で２組の対を作ることで、駆動動作が可能となるとともに、２個の発光素子による信号と同期をとりながら交互に信号を受信する構成とすることで、高速信号転送が可能となる。この場合、２個の発光素子は異なる波長とし、２個の受光素子は２個の発光素子のそれぞれの波長に対して受光感度を持つ構成とすることで、誤動作を防ぐことができるとともに、出力側については１チップで高速転送が可能となる。また、発光素子駆動回路にピーキング機能及びバックシュート機能をさらに備えることにより、さらなる高速信号転送が可能となるものである。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１８】
＜実施形態１＞
図１は、本実施形態１の光結合装置の機能ブロック図である。
【００１９】
本実施形態１の光結合装置は、パルス発生回路１ａ、遅延回路２、駆動回路３、駆動回路３に接続された２個の発光素子４，５によって入力側が構成されており、演算回路７に接続された２個の受光素子６ａ，６ｂ、パルス発生回路１ｂによって出力側が構成されている。
【００２０】
そして、入力信号Ｓ１は、駆動回路３に入力されるとともに、遅延回路２に入力され、さらにクロックパルス信号を発生するパルス発生回路１ａに入力されている。パルス発生回路１ａは、入力信号Ｓ１と同期した高速のクロックパルス信号Ｓ２を発生し、これを駆動回路３に入力する。遅延回路２は、入力信号Ｓ１を、前記クロックパルス信号Ｓ２の１／２パルス分の遅延を行った後、駆動回路３に入力する。駆動回路３は、これらの入力信号に基づき、２個の発光素子４，５を、タイミングを異ならせて発光させるようになっている。
【００２１】
一方、演算回路７では、２個の発光素子４，５による信号と同期をとりながら、２個の受光素子６ａ，６ｂで交互に信号を受信することにより、この２個の受光素子６ａ，６ｂを対として信号を転送するようになっている。すなわち、本実施形態１では、１パッケージ内に発光素子と受光素子の対を２組作製している。この場合、パッケージ内で完全に２個のＬＥＤ４、ＬＥＤ５の光を分離させる必要がある。これは、お互いの光の干渉によるクロストークによる誤動作を防ぐためである。
【００２２】
図２（ａ），（ｂ）は、上記構成の光結合装置のより具体的な回路構成の一例を示している。
【００２３】
この例では、図２（ａ）に示す入力側が、パルス発生回路１ａと、インバータ１２と、２個のＤフリップフロップ回路１３，１４と、２個のドライバ１５，１６と、２個の発光素子（ＬＥＤ）４，５とによって構成されており、図２（ｂ）に示す出力側が、２個の受光素子６，６と、２個の比較回路２３，２４と、インバータ２５と、２個のＤフリップフロップ回路２６，２７と、論理回路２８と、パルス発生回路１ｂとによって構成されている。
【００２４】
すなわち、入力信号Ｓ１は、パルス発生回路１ａと、各Ｄフリップフロップ回路２６，２７のデータ端子（Ｄ）に入力されている。また、パルス発生回路１ａのクロックパルス信号Ｓ２は、一方のＤフリップフロップ回路１３のクロック端子（ＣＫ）に入力されるとともに、インバータ１２を介して他方のＤフリップフロップ回路１４のクロック端子（ＣＫ）に入力されている。そして、一方のＤフリップフロップ回路１３のＱ出力（信号Ｓ３）がドライバ１５を介して一方のＬＥＤ４に印加されるとともに、他方のＤフリップフロップ回路１４のＱ出力（信号Ｓ４）がドライバ１６を介して他方のＬＥＤ５に印加されている。
【００２５】
一方、受光素子６ａの出力信号Ｓ１１は、マイナス端子に基準信号（Ｔｈ）が入力された比較回路２３のプラス端子に入力されており、比較回路２３の出力信号Ｓ１３は、一方のＤフリップフロップ回路２６のデータ端子（Ｄ）に入力されている。また、受光素子６ｂの出力信号Ｓ１２は、マイナス端子に基準信号（Ｔｈ）が入力された比較回路２４のプラス端子に入力されており、比較回路２４の出力信号Ｓ１４は、他方のＤフリップフロップ回路２７のデータ端子（Ｄ）に入力されている。
【００２６】
パルス発生回路１ｂのクロックパルス信号Ｓ１８は、他方のＤフリップフロップ回路２７のクロック端子（ＣＫ）に入力されるとともに、インバータ２５を介して一方のＤフリップフロップ回路２６のクロック端子（ＣＫ）に入力されている。そして、一方のＤフリップフロップ回路２６のＱ出力（信号Ｓ１５）と他方のＤフリップフロップ回路２７のＱ出力（信号Ｓ１６）とが論理回路２８に入力されており、この論理回路２８で論理演算された信号Ｓ１７が出力信号として図示しない次段の回路に出力されるようになっている。
【００２７】
図３は、図２に示す回路構成の光結合装置による入力信号波形及び出力波形のタイミングチャートである。以下、図３に示すタイミングチャートを参照して本実施形態１の光結合装置の動作を説明する。なお、図中の信号Ｓ１〜Ｓ１８は、図２中に示した信号Ｓ１〜Ｓ１８に対応している。すなわち、同図（ａ）は入力信号Ｓ１の波形であり、同図（ｂ）は、パルス発生回路１ａから出力される入力信号Ｓ１と同期したクロックパルス信号Ｓ２である。
【００２８】
Ｄフリップフロップ回路１３は、入力信号Ｓ１と同期したクロックパルス信号Ｓ２がＬからＨに立ち上がるタイミング（時刻ｔ１，ｔ３，ｔ５，ｔ７，・・・）で、入力信号Ｓ１をサンプリングし、そのサンプリング信号Ｓ３によってＬＥＤ４を駆動する。すなわち、クロックパルス信号Ｓ２の次のパルス波がＬからＨに立ち上がるまでの期間（Ｔ１）、ＬＥＤ４への信号Ｓ３の印加状態をホールドする。つまり、パルス波がＬからＨに立ち上がったとき、入力信号Ｓ１が「１」の場合（時刻ｔ１，ｔ３，ｔ５）には、次のパルス波がＬからＨに立ち上がるまでの期間Ｔ１、入力信号Ｓ１に関わらず、ＬＥＤ４にはバイアス電圧が印可される。また、パルス波がＬからＨに立ち上がったとき、入力信号Ｓ１が「０」の場合（時刻ｔ７）には、次のパルス波がＬからＨに立ち上がるまでの期間Ｔ１、入力信号Ｓ１に関わらず、ＬＥＤ４にはバイアス電圧は印可されない。従って、Ｄフリップフロップ回路１３のＱ出力の信号Ｓ３の波形は図３（ｃ）となる。
【００２９】
同様に、Ｄフリップフロップ回路１４は、入力信号Ｓ１と同期したクロックパルス信号Ｓ２がＨからＬに立ち下がるタイミング（時刻ｔ２，ｔ４，ｔ６，・・・）で、入力信号Ｓ１をサンプリングし、そのサンプリング信号Ｓ４によってＬＥＤ５を駆動する。すなわち、クロックパルス信号Ｓ２の次のパルス波がＨからＬに立ち下がるまでの期間（Ｔ１）、ＬＥＤ５への信号Ｓ４の印加状態をホールドする。つまり、パルス波がＨからＬに立ち下がったとき、入力信号Ｓ１が「１」の場合（時刻ｔ２，ｔ４）には、次のパルス波がＨからＬに立ち下がるまでの期間Ｔ１、入力信号Ｓ１に関わらず、ＬＥＤ５にはバイアス電圧が印可される。また、パルス波がＨからＬに立ち下がったとき、入力信号Ｓ１が「０」の場合（時刻ｔ６）には、次のパルス波がＨからＬに立ち下がるまでの期間Ｔ１、入力信号Ｓ１に関わらず、ＬＥＤ５にはバイアス電圧は印可されない。従って、Ｄフリップフロップ回路１４のＱ出力の信号Ｓ４の波形は図３（ｄ）となる。
【００３０】
このように、本発明では、入力側において、クロックパルス信号Ｓ２のパルス波に入力信号Ｓ１を同期させ、入力信号Ｓ１をパルスの立ち上がり及び立ち下がりのタイミングに合わせて２つに分解している。
【００３１】
一方、出力側（受光側）において、比較回路２３は、図３（ｃ）に示す信号Ｓ３を受光する受光素子６ａの出力信号Ｓ１１と基準信号Ｔｈとを比較する（図３（ｅ）参照）。その結果、比較回路２３の出力信号Ｓ１３は、図３（ｇ）に示すように、時刻ｔ１′のタイミングでＨとなり、時刻ｔ７′のタイミングでＬとなる信号波形となって、Ｄフリップフロップ回路２６のデータ端子（Ｄ）に入力される。
【００３２】
同様に、比較回路２４は、図３（ｄ）に示す信号Ｓ４を受光する受光素子６ｂの出力信号Ｓ１２と基準信号Ｔｈとを比較する（図３（ｆ）参照）。その結果、比較回路２４の出力信号Ｓ１４は、図３（ｈ）に示すように、時刻ｔ２′のタイミングでＨとなり、時刻ｔ６′のタイミングでＬとなる信号波形となって、Ｄフリップフロップ回路２７のデータ端子（Ｄ）に入力される。
【００３３】
Ｄフリップフロップ回路２６は、クロックパルス信号Ｓ１８（図３（ｌ）参照）がＨからＬに立ち下がるタイミング（時刻ｔ２，ｔ４，ｔ６，ｔ８，・・・）で、出力信号Ｓ１３をサンプリングし、そのサンプリング信号Ｓ１５を論理回路２８に出力する。すなわち、クロックパルス信号Ｓ１８の次のパルス波がＨからＬに立ち下がるまでの期間（Ｔ１）、そのサンプリング信号をホールドする。具体的に説明すると、パルス波がＨからＬに立ち下がったとき、出力信号Ｓ１３が「１」の場合（時刻ｔ２，ｔ４，ｔ６）には、次のパルス波がＨからＬに立ち下がるまでの期間Ｔ１、出力信号Ｓ１３に関わらず、その状態をホールドする。また、パルス波がＨからＬに立ち下がったとき、出力信号Ｓ１３が「０」の場合（時刻ｔ８）には、次のパルス波がＨからＬに立ち下がるまでの期間Ｔ１、出力信号Ｓ１３に関わらず、その状態をホールドする。従って、Ｄフリップフロップ回路２６のＱ出力の信号Ｓ１５の波形は図３（ｉ）となる。
【００３４】
同様に、Ｄフリップフロップ回路２７は、クロックパルス信号Ｓ１８がＬからＨに立ち上がるタイミング（時刻ｔ３，ｔ５，ｔ７，・・・）で、出力信号Ｓ１４をサンプリングし、そのサンプリング信号Ｓ１６を論理回路２８に出力する。すなわち、クロックパルス信号Ｓ１８の次のパルス波がＬからＨに立ち上がるまでの期間（Ｔ１）、そのサンプリング信号をホールドする。具体的に説明すると、パルス波がＬからＨに立ち上がったとき、出力信号Ｓ１４が「１」の場合（時刻ｔ３，ｔ５）には、次のパルス波がＬからＨに立ち上がるまでの期間Ｔ１、出力信号Ｓ１４に関わらず、その状態をホールドする。また、パルス波がＬからＨに立ち上がったとき、出力信号Ｓ１４が「０」の場合（時刻ｔ７）には、次のパルス波がＬからＨに立ち上がるまでの期間Ｔ１、出力信号Ｓ１４に関わらず、その状態をホールドする。従って、Ｄフリップフロップ回路２７のＱ出力の信号Ｓ１６の波形は図３（ｊ）となる。
【００３５】
論理回路２８は、この２つの出力信号Ｓ１５，Ｓ１６を合成して、図３（ｋ）に示すような波形の出力信号Ｓ１７を得る。この場合、出力側（受光側）においても、入力側（送信側）と同様、パルス発生回路１ｂを用いて、入力側（送信側）のパルス波と同じ周波数として同期をとることで、パルス波のＨ／Ｌにあわせて、ＬＥＤ４とＬＥＤ５の信号を受信することができる。
【００３６】
＜実施形態２＞
次に、本発明の実施形態２の光結合装置について説明する。
【００３７】
図４は、本実施形態２の光結合装置の機能ブロック図である。
【００３８】
本実施形態２では、２個のＬＥＤ４，５の波長を異なる波長とし、出力側（受光側）については、１チップ上に受光面を２箇所作製し、各受光面にそれぞれＬＥＤ４，５にあった波長感度を設けることで、受光素子６については１チップで可能である。なお、本実施形態２での駆動方法も、図３に示したタイミングチャートに従った駆動方法であるので、ここでは説明を省略する。
【００３９】
上記実施形態１では、１つのパッケージ内に２組の発光素子及び受光素子の対を作製しなければならず、また、誤動作を防ぐためにお互いのＬＥＤ４，５の光が干渉しないように設計しなければならないため、パッケージを小型することは難しかったが、本実施形態２では、波長が異なるため、お互い光干渉を考慮する必要がなく、かつ出力側（受光側）が１チップで済むため、小型化が可能である。
【００４０】
さらに、本発明では、駆動回路３での処理に、従来一般に用いられているピーキング機能及びバックシュート機能をさらに追加して用いることで、さらなる高速駆動が可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態１に係る光結合装置の機能ブロック図である。
【図２】実施形態１の光結合装置のより具体的な回路構成図である。
【図３】光結合装置の入力信号波形及び出力波形を示すタイミングチャートである。
【図４】本発明の実施形態２に係る光結合装置の機能ブロック図である。
【図５】ＬＥＤに駆動電流を印加したときの通常の光出力波形を示すタイミングチャートである。
【図６】ＬＥＤを高速駆動させる従来の電流印加方法を示す波形図である。
【符号の説明】
【００４２】
１ａ，１ｂ  パルス発生回路
２  遅延回路
３  駆動回路
４，５  ＬＥＤ
６（６ａ，６ｂ）  受光素子（フォトダイオード）
７  演算回路
１２，２５  インバータ
１３，１４，２６，２７  Ｄフリップフロップ回路
１５，１６  ドライバ
２８  論理回路
【図１】
2007073621.tif 000003
【図２】
2007073621.tif 000004
【図３】
2007073621.tif 000005
【図４】
2007073621.tif 000006
【図５】
2007073621.tif 000007
【図６】
2007073621.tif 000008