(57)【要約】【課題】  基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供すると共に、低温焼成多層セラミック基板を相互に複数連結して単一の基板を構成する低温焼成多層セラミック基板の組立構造を提供する。【解決手段】  基板本体１００の表面又は背面に他の基板本体１０を連結するための凹部１４を形成し、この凹部１４に配線パターンと接続される電極１６ｈを配線され、複数の基板本体のうち基準となる基板本体１００の表面に対する鉛直方向に他の基板本体１０が連結されるものである。【選択図】  図１２
2007324184.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンが複数の層として形成される基板本体と、当該基板本体の端部に当該配線パターン又はビアに接続される電極とを備える低温焼成多層セラミック基板を相互に複数連結して単一の基板を構成する低温焼成多層セラミック基板の組立構造において、
前記低温焼成多層セラミック基板の側端面、表面又は背面に他の低温焼成多層セラミック基板を連結するための嵌合部を形成し、当該嵌合部に前記電極が配線され、
複数の前記低温焼成多層セラミック基板のうち基準となる第１の低温焼成多層セラミック基板の表面に対する鉛直方向に他の低温焼成多層セラミック基板が連結されることを
特徴とする低温焼成多層セラミック基板の組立構造。
【請求項２】
前記請求項１に記載の低温焼成多層セラミック基板の組立構造において、
前記第１の低温焼成多層セラミック基板の嵌合部は、基板本体の表面又は背面に凹部を形成してなり、
複数の前記低温焼成多層セラミック基板のうち、前記第１の低温焼成多層セラミック基板と嵌合する第２の低温焼成多層セラミック基板であって、当該第２の低温焼成多層セラミック基板の嵌合部は、基板本体の側端面に凸部又は段差部を形成してなることを
特徴とする低温焼成多層セラミック基板の組立構造。
【請求項３】
前記請求項１又は２に記載の低温焼成多層セラミック基板の組立構造において、
前記電極が、基板本体の表面又は背面に形成される凹部の底面又は内側面に前記配線パターンから延出して形成されることを
特徴とする低温焼成多層セラミック基板の組立構造。
【請求項４】
前記請求項１又は２に記載の低温焼成多層セラミック基板の組立構造において、
前記基板本体の表面又は背面に形成される凹部の底面に前記配線パターンに到達する深さの細線状の取付穴が形成され、
前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されることを
特徴とする低温焼成多層セラミック基板の組立構造。
【請求項５】
前記請求項１ないし４のいずれかに記載の低温焼成多層セラミック基板の組立構造において、
前記電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることを
特徴とする低温焼成多層セラミック基板の組立構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低温焼成多層セラミック基板（ＬＴＣＣ；Low Temperature Co-fired Ceramics）を相互に複数連結して単一の基板を構成する低温焼成多層セラミック基板の組立構造に関する。
【背景技術】
【０００２】
従来、背景技術に係る低温焼成セラミック多層回路基板は、熱伝導性や耐熱性、化学的耐久性が有機材料基板より優れていることから、有機材料基板に代わるものとしてその利用が拡大してきている。また、電子機器の小型化、多様化に伴い高密度配線、高密度実装が可能な基板として広く使用されるようになってきた。さらに、今後は半導体ベアチップ実装基板としてその需要は高まると予想され、微細な配線が容易で、かつ信頼性が高い、という特徴を有することから、特に低温焼成セラミック多層回路基板の製造方法が必要になってくると考えられる。
【０００３】
また、従来の低温焼成多層セラミック基板以外にある程度の高密度実装を可能とするものとして複合モジュール基板又は複合回路基板がある。これらの高密度実装ができる回路基板では、回路自体が微小化されるのに対してコネクタの微小化が困難である。特に、高密度実装された回路基板では、一つの基板当たりの素子数及び回路数が増大するに伴って、この各素子及び各回路の入出力端子数も増大することとなる。
【０００４】
このような入出力端子数の増大に対応するコネクタ内蔵モジュールとして特開２００５−７９３１８号公報に開示されるものがあり、図１６に示す。同図において従来のコネクタ内蔵モジュールは、配線パターン１０４が設けられた電気絶縁層１０１と、１つ以上の能動部品及び受動部品から選ばれる少なくとも一つの電子部品１０３を電気絶縁層１０１に内蔵しているコネクタ内蔵モジュールであって、配線パターン１０４と電気接続し、かつ外部の電極に電気接続するための１つ以上のコネクタ１０２を内蔵し、このコネクタ１０２には、外部配線挿入部１０５が設けられている構成である。
【０００５】
この構成に基づき従来のコネクタ内蔵モジュールは、外部への信号の接続のために、ノイズの発生の少ない高密度実装が可能なコネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板とすることができることとなる。
【特許文献１】特開２００５−７９３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記各背景技術は以上のように構成されていたことから、入出力端子を内蔵するコネクタ内蔵モジュールをＬＴＣＣで製作しようとすると電気絶縁層１０１とコネクタ１０２とを別途に形成し、各形成された電気絶縁層１０１にコネクタ１０２を組付けてコネクタ内蔵モジュールを構成しなければならず、電気絶縁層１０１をＬＴＣＣとして焼成する工程、コネクタ１０２を作成する工程及びこれらを組付ける工程を各々必要とすることとなり製造工程が複雑化し、製品コストを低減できないという課題を有していた。
【０００７】
特に、前記背景技術における電気絶縁層１０１にコネクタ１０２を組付ける組付け工程は高密度実装を前提とする回路基板の電気絶縁層１０１自体が微小化されており、この微小化された電気絶縁層１０１にさらに微細化されたコネクタ１０２を組付けなければならず、この組付け作業に極めて高い精度が要求されるという課題を有する。また、電気絶縁層１０１がコネクタ１０２とは別途に製作されることから、コネクタ１０２が取付けられる電気絶縁層１０１の側面における基板配線の高密度化ができないという課題を有する。
【０００８】
本発明は前記課題を解消するためになされたもので、基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供すると共に、低温焼成多層セラミック基板を相互に複数連結して単一の基板を構成する低温焼成多層セラミック基板の組立構造を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る低温焼成多層セラミック基板の組立構造は、低温焼成多層セラミック基板の側端面、表面又は背面に他の低温焼成多層セラミック基板を連結するための嵌合部を形成し、当該嵌合部に配線パターン又はビアと接続される電極が配線され、複数の前記低温焼成多層セラミック基板のうち基準となる第１の低温焼成多層セラミック基板の表面に対する鉛直方向に他の低温焼成多層セラミック基板が連結されるものである。
【００１０】
また、本発明に係る低温焼成多層セラミック基板の組立構造は必要に応じて、第１の低温焼成多層セラミック基板の嵌合部は、基板本体の表面又は背面に凹部を形成してなり、複数の前記低温焼成多層セラミック基板のうち、前記第１の低温焼成多層セラミック基板と嵌合する第２の低温焼成多層セラミック基板であって、当該第２の低温焼成多層セラミック基板の嵌合部は、基板本体の側端面に凸部又は段差部を形成してなるものである。
【００１１】
また、本発明に係る低温焼成多層セラミック基板の組立構造は必要に応じて、電極が、基板本体の表面又は背面に形成される凹部の底面又は内側面に前記配線パターンから延出して形成されるものである。
【００１２】
また、本発明に係る低温焼成多層セラミック基板の組立構造は必要に応じて、基板本体の表面又は背面に形成される凹部の底面に前記配線パターンに到達する深さの細線状の取付穴が形成され、前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されるものである。
【００１３】
また、本発明に係る低温焼成多層セラミック基板の組立構造は必要に応じて、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されるものである。
【発明の効果】
【００１４】
本発明に係る低温焼成多層セラミック基板の組立構造は、低温焼成多層セラミック基板の側端面、表面又は背面に他の低温焼成多層セラミック基板を連結するための嵌合部を形成し、当該嵌合部に配線パターン又はビアと接続される電極が配線され、複数の前記低温焼成多層セラミック基板のうち基準となる第１の低温焼成多層セラミック基板の表面に対する鉛直方向に他の低温焼成多層セラミック基板が連結されることから、平面（ｘ軸方向、ｙ軸方向）における複数の低温焼成多層セラミック基板の連結に制約がある場合に、高さ方向（ｚ軸方向）への複数の低温焼成多層セラミック基板の連結により、単一の基板として立体的に大きく形成できる。また、高さ方向に連結される基板本体は表面及び背面の両面にＩＣチップを配置することができ、基板配線を高密度化できる。特に、複数の基板本体が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
【００１５】
また、本発明においては、第１の低温焼成多層セラミック基板の嵌合部は、基板本体の表面又は背面に凹部を形成してなり、複数の前記低温焼成多層セラミック基板のうち、前記第１の低温焼成多層セラミック基板と嵌合する第２の低温焼成多層セラミック基板であって、当該第２の低温焼成多層セラミック基板の嵌合部は、基板本体の側端面に凸部又は段差部を形成してなるので、基板本体と凹部内に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１６】
また、本発明においては、基板本体に複数の層として形成される配線パターンを基板本体の表面又は背面に形成される凹部の底面又は内側面にまで延出させ、この延出した配線パターンで電極を形成しているので、基板本体の低温焼成と同時にコネクタを微細且つ高密度に形成できると共に、基板配線を高密度化できる。
【００１７】
また、本発明においては、基板本体の表面又は背面に形成された凹部の底面に形成された取付穴に細線状の針体からなる電極を配線パターンに到達するまで挿通してコネクタ部を形成するようにしているので基板本体と凹部内に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１８】
また、本発明においては、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることから、複数の層に各々形成されるいずれの配線パターンもビアホールを介してコネクタに接続できることとなり、基板本体と嵌合部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【発明を実施するための最良の形態】
【００１９】
（本発明の第１の実施形態）
以下、本発明の第１の実施形態に係る低温焼成多層セラミック基板を図１ないし図３に基づいて説明する。この図１は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図２は図１に記載する低温焼成多層セラミック基板のＡ−Ａ線断面図、図３は図１に記載する低温焼成多層セラミック基板の製造工程説明図、図４は本実施形態に係る３層のセラミック基板で構成される低温焼成多層セラミック基板の断面図を示す。
【００２０】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の表面に凹部１４ａが低温焼成にて形成され、この凹部１４ａ内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１６ａが形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３ａされるように実装されてＳｉＰとして構成される。
【００２１】
前記基板本体１は、配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が各々配設されるセラミック基板１１、１２（本実施形態において模式的に二層に簡略化して記載する。）を順次積層し、この積層した状態で低温焼成される。
【００２２】
前記電極１６ａは、基板本体１の凹部１４ａにおける底面に配線パターン１２ａを延出させた露出部分として構成され、また配線パターン１２ａと連結するビア１１ｂ、１２ｂに接続される導体部分として構成される。この電極１６ａに接続される接続プラグ２は、凹部１４ａの凹溝形状に対応する外形寸法で形成されるプラグ本体２ａと、このプラグ本体２ａの先端面に短冊状の導電材で形成される接触部２ｂと、この接触部２ｂに導体芯線２ｃが接続されるケーブル２ｄとを備える構成である。
【００２３】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ２との接続動作について説明する。まず、本実施形態に係る低温焼成多層セラミック基板の形成動作について、下層のセラミック基板１２は表面に配線パターン１２ａ、ビア１２ｂ及びこの配線パターン１２ａを延出させて短冊状の導電材でセラミック基板１１の貫通孔１４ｂによって露出部分となる電極１６ａ、さらに受動素子等（図示を省略する。）が形成される（図３（Ａ）を参照）。
【００２４】
また、上層のセラミック基板１１は、表面に配線パターン１１ａ、ビア１１ｂ及び貫通孔１４ｂ、さらに受動素子等（図示を省略する。）が形成される（図３（Ａ）を参照）。
【００２５】
前記セラミック基板１２の上にセラミック基板１１を図３（Ｂ）に示すように積層し、この積層した状態で低温（例えば、９００℃以下）により焼成して一体化する。この低温焼成により各セラミック基板１１、１２に各々形成された配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ、受動素子を銅（Cu）、銀（Ag）等の低融点の金属が用いられたとしても同等に焼成して一体化できる。
【００２６】
このように一体化された基板本体１は、図３（Ｃ）に示すように、セラミック基板１１の貫通孔１４ｂがセラミック基板１２の表面で塞がれて凹部１４ａの底面をなし、貫通孔１４ｂの内側面とセラミック基板１２の表面とで凹部１４ａが構成され、凹部１４ａの底面に電極１６ａが配線されることとなる。また、表面の配線パターン１１ａの電極端子部分と、ＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３ａにより接合する。
【００２７】
このように形成された低温焼成多層セラミック基板の基板本体１は、図３（Ｄ）に示すように、凹部１４ａに接続プラグ２のプラグ本体２ａを挿し込むことにより、この凹部１４ａの底面にある電極１６ａに接続プラグ２の接触部２ｂを接触させて接続動作を完了する。
【００２８】
なお、この第１の実施形態においては、凹部１４ａを基板本体１の表面に形成しているが、基板本体１の背面に凹部１４ａを形成することで、他の低温焼成多層セラミック基板を連結する場合に、配線レイアウトの選択肢が増すものとなる。
【００２９】
この場合には、凹部１４ａを基板本体１の表面に形成する場合と同様に、前記電極１６ａは、基板本体１の凹部１４ａにおける底面に配線パターン１２ａを延出させた露出部分として構成される。また、セラミック基板１２の上にセラミック基板１１を積層することで、セラミック基板１２に形成する貫通孔１４ｂがセラミック基板１１の背面で塞がれて凹部１４ａの底面をなし、貫通孔１４ｂの内側面とセラミック基板１１の背面とで凹部１４ａが構成される。
【００３０】
また、図４に示すように、セラミック基板を三層以上で積層することで、凹部１４ａを基板本体１の表面及び背面に形成することも可能である。さらに、基板本体１の側端面に凹部１５ａを形成してもよい。なお、最下層のセラミック基板１３には配線パターン１３ａ、ビア１３ｂ及び受動素子（図示を省略する。）が各々配設されている。
【００３１】
この場合には、凹部１５ａ内の電極１６ｂは、基板本体１の凹部１５ａにおける対向する側面に配線パターン１２ａ、１３ａを延出させた露出部分として構成される。この電極１６ｂに接続される接続プラグ５は、凹部１５ａの凹溝形状に対応する外形寸法で形成されるプラグ本体５ａと、このプラグ本体５ａの先端両側面に短冊状の導電材で形成される接触部５ｂと、この接触部５ｂに導体芯線５ｃが接続されるケーブル５ｄとを備える構成である。
【００３２】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る低温焼成多層セラミック基板を図５及び図６に基づいて説明する。この図５は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図６は図５に記載する低温焼成多層セラミック基板のＢ−Ｂ線断面図を示す。
【００３３】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、前記第１の実施形態に係る低温焼成多層セラミック基板と同様に、複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の表面に凹部１４ｃが低温焼成にて形成され、この凹部１４ｃ内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１６ｃが形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３ａされるように実装されてＳｉＰとして構成される。
【００３４】
前記電極１６ｃは、基板本体１の凹部１４ｃにおける底面及び対向する内側面に配線パターン１１ａを延出させて構成される。この電極１６ｃに接続される接続プラグ５は、凹部１４ｃの凹溝形状に対応する外形寸法で形成されるプラグ本体５ａと、このプラグ本体５ａの先端両側面に短冊状の導電材で形成される接触部５ｂと、この接触部５ｂに導体芯線５ｃが接続されるケーブル５ｄとを備える構成である。
【００３５】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ５との接続動作について説明する。まず、本実施形態に係る低温焼成多層セラミック基板の形成動作について、セラミック基板１２は表面に配線パターン１２ａ、ビア１２ｂ、さらに受動素子等（図示を省略する。）が形成される。また、セラミック基板１１は、表面に配線パターン１１ａ、凹部１４ｃ及びビア１１ｂが形成されると共に、この配線パターン１１ａを凹部１４ｃ内まで延出させて短冊状の導電材で電極１６ｃが形成される。さらに受動素子等（図示を省略する。）が形成される。
【００３６】
前記セラミック基板１２の上にセラミック基板１１を積層し、前記第１の実施形態と同様にこの積層された状態で低温（例えば、９００℃以下）により焼成して一体化する。表面の配線パターン１１ａの電極端子部分と、ＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３ａにより接合する。
【００３７】
このように形成された低温焼成多層セラミック基板の基板本体１は、図６に示すように、凹部１４ｃに接続プラグ５のプラグ本体５ａを挿し込むことにより、この凹部１４ｃ内に対向する二つの電極１６ｃに接続プラグ５の各接触部５ｂを接触させて接続動作を完了する。
【００３８】
なお、この第２の実施形態においては、凹部１４ｃを基板本体１の表面に形成しているが、基板本体１の背面に凹部１４ｃを形成することで、他の低温焼成多層セラミック基板を連結する場合に、配線レイアウトの選択肢が増すものとなる。この場合には、前記電極１６ｃは、基板本体１の凹部１４ｃにおける底面及び対向する内側面に、セラミック基板１２の背面に形成される図示しない配線パターンを延出させて構成される。
【００３９】
（本発明の第３の実施形態）
以下、本発明の第３の実施形態に係る低温焼成多層セラミック基板を図７ないし図９に基づいて説明する。この図７は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図８は図７に記載する低温焼成多層セラミック基板のＣ−Ｃ線断面図、図９は図７に記載する低温焼成多層セラミック基板の製造工程説明図、図１０は本実施形態に係る他の低温焼成多層セラミック基板の断面図を示す。
【００４０】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の表面に凹部１４ｄが低温焼成にて形成され、この凹部１４ｄ内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１７が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３ａされるように実装されてＳｉＰとして構成される。
【００４１】
前記基板本体１は、配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が各々配設されるセラミック基板１１、１２（本実施形態において模式的に二層に簡略化して記載する。）を順次積層し、この積層した状態で低温焼成される。前記電極１７は、凹部１４ｄの底面に配線パターン１２ａに到達する深さの細穴状の取付穴１７ａが基板本体１の低温焼成と同時に形成され、この基板本体１が低温焼成された後の取付穴１７ａの細線状の導電針体１７ｂを配線パターン１２ａに接触させた状態で挿通固定して構成される。
【００４２】
前記電極１７に接続される接続プラグ６は、凹部１４ｄの凹溝形状に対応する外形寸法で形成されるプラグ本体６ａと、このプラグ本体６ａの先端に導電針体１７ｂに嵌合する挿通穴とし、この挿通穴の内側面を導電材で形成される接触部６ｂと、この接触部６ｂに導体芯線６ｃが接続されるケーブル６ｄとを備える構成である。
【００４３】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ６との接続動作について説明する。まず、低温焼成多層セラミック基板の形成動作について、下層のセラミック基板１２は表面に配線パターン１２ａ、ビア１２ｂ、さらに受動素子等（図示を省略する。）が形成される（図９（Ａ）を参照）。また、上層のセラミック基板１１は、表面の配線パターン１１ａ、ビア１１ｂ及び受動素子等（図示を省略する。）が配置されない位置に凹部１４ｄが形成されると共に、表面に配線パターン１１ａ、ビア１１ｂ及び取付穴１７ａ、さらに受動素子等（図示を省略する。）が形成される（図９（Ａ）を参照）。
【００４４】
前記セラミック基板１２上にセラミック基板１１を図９（Ｂ）に示すように積層し、この積層した状態で低温（例えば、９００℃以下）により焼成して一体化する。この低温焼成により各セラミック基板１１、１２に各々形成された配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ、受動素子を銅（Cu）、銀（Ag）等の低融点の金属が用いられたとしても同等に焼成して一体化できる。
【００４５】
このように一体化された基板本体１は、図９（Ｃ）に示すように取付穴１７ａに導電針体１７ｂが挿通されて凹部１４ｄ内に電極１７が形成されると共に、表面の配線パターン１１ａの電極端子部分とＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３ａにより接合する。
【００４６】
このように形成された低温焼成多層セラミック基板の基板本体１は、図９（Ｄ）に示すように、凹部１４ｄに接続プラグ６のプラグ本体６ａを挿し込むと共に、導電針体１７ｂを接触部６ｂの挿通接触させて接続動作を完了する。
【００４７】
なお、この第３の実施形態においては、凹部１４ｄを基板本体１の表面に形成しているが、基板本体１の背面に凹部１４ｄを形成することで、他の低温焼成多層セラミック基板を連結する場合に、配線レイアウトの選択肢が増すものとなる。この場合には、凹部１４ｄを基板本体１の表面に形成する場合と同様に、前記電極１７は、凹部１４ｄの底面に配線パターン１２ａに到達する深さの細穴状の取付穴１７ａが形成され、取付穴１７ａの細線状の導電針体１７ｂを配線パターン１２ａに接触させた状態で挿通固定して構成される。
【００４８】
また、図１０に示すように、基板本体１の側端面に凹部１５ｂを形成してもよい。この場合には、前記電極１７は、凹部１５ｂの底面に配線パターン１２ａに到達する深さの細穴状の取付穴１７ａが基板本体１の低温焼成と同時に形成され、この基板本体１が低温焼成された後の取付穴１７ａの細線状の導電針体１７ｂを配線パターン１２ａに接触させた状態で挿通固定して構成される。
【００４９】
（本発明の第４の実施形態）
本発明の第４の実施形態に係る低温焼成多層セラミック基板を図１１に基づいて説明する。この図１１は本実施形態に係る低温焼成多層セラミック基板の組立構造の概略構成斜視図および連結態様断面図を示す。
【００５０】
同図において本実施形態に係る低温焼成多層セラミック基板は、短冊状の導電材からなる電極１６ｄを段差状の平面部に露出させる段部１８ａで構成され、この電極１６ｄが下層のセラミック基板１２に形成される配線パターン１２ａから延出した導電材として形成される。
【００５１】
また、前記電極１６ｄは、上層のセラミック基板１１の配線パターンから段部１８ａの表面に沿って段差状に引き廻すように段部１８ａの平面部まで延出させる構成とすることもできる。この場合には、段部１８ａの段差状の平面部及び起立部の両面で電極１６ｄを構成することができることとなり、より確実に各低温焼成多層セラミック基板相互間の接続が可能となる。
【００５２】
次に、本実施形態に係る低温焼成多層セラミック基板の基板本体１を他の低温焼成多層セラミック基板の基板本体４に接続する場合には、基板本体１の段部１８ａと基板本体４の両側突出部１８ｂを係合させ、この段部１８ａの平面部及び起立部に形成される電極１６ｄと突出部１８ｂの下面及び内側面に形成される電極１６ｅを接触させる。また、基板本体１と同一形状の他の基板本体を接続する場合も、前記基板本体４の場合と同様に各々重ね合わせて基板本体１の段部１８ａと他の基板本体の両側突出部（１８ｃに相当する。）を係合させることにより実行される。
【００５３】
この第４の実施形態においては、基板本体１の段部１８ａと他の基板本体の両側突出部１８ｃを係合させることで、基板本体１の表面に対する鉛直方向に沿って、複数の低温焼成多層セラミック基板を連結させることができるので、平面（ｘ軸方向、ｙ軸方向）における複数の低温焼成多層セラミック基板の連結に制約がある場合に、高さ方向（ｚ軸方向）への複数の低温焼成多層セラミック基板の連結により、単一の基板として立体的に大きく形成できる。
【００５４】
（本発明の他の実施形態）
本発明の他の実施形態に係る低温焼成多層セラミック基板を図１２ないし図１５に基づいて説明する。この図１２は、本発明の他の実施形態に係る低温焼成多層セラミック基板の組立構造の外観斜視図、図１３は本発明の他の実施形態に係る環状の低温焼成多層セラミック基板の組立構造の連結態様断面図、図１４は本発明の他の実施形態に係る立方体形状の低温焼成多層セラミック基板の組立構造の連結態様斜視図、図１５は本発明の他の実施形態に係る梯子状の低温焼成多層セラミック基板の組立構造の連結態様断面図を示す。
【００５５】
前記図１２に記載の低温焼成多層セラミック基板の組立構造は、前記各実施形態における基板本体１と同様に、基板本体１０及び基板本体１００が形成され、基板本体１００を中心に三軸方向（ｘ軸方向、ｙ軸方向、ｚ軸方向）に複数の基板本体１０が連結する構成である。
【００５６】
このｘ軸、ｙ軸及びｚ軸の交点に位置する基板本体１００は、方形状基板の相隣る各二つの側端面に凹部１５及び凸部１９を形成し、この凹部１５内に電極１６ｆを形成すると共に凸部１９外側に電極１６ｇを形成し、さらに、方形状基板の表面及び背面に凹部１４を形成し、この凹部１４内に電極１６ｈを形成して構成される。
【００５７】
また、基板本体１０は、一側端側に凹部１５が形成されると共に他側端側に凸部１９が形成され、この凹部１５内に形成される電極１６ｆとこの電極１６ｆに対応する位置の前記凸部１９外側に電極１６ｇが形成される構成である。
前記凹部１４及び凹部１５と凸部１９とは、各基板本体が相互に連結した場合に嵌合して、電極１６ｇ及び電極１６ｈと電極１６ｆとが密着状態で接触するように形成される。
【００５８】
このように、この基板本体１００を中心としてｘ軸、ｙ軸及びｚ軸の三軸方向に複数の基板本体１０を連結することにより、小さな基板本体１０及び基板本体１００により単一の基板として大きく形成できる。
また、ｚ軸方向に基板本体１０を連結することにより、ｚ方向に連結される基板本体１０の表面及び背面の両面にＩＣチップを配置することができ、基板配線を高密度化できる。
【００５９】
特に、複数の低温焼成多層セラミック基板が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各低温焼成多層セラミック基板が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができ、大規模な多機能基板を簡易且つ確実に形成することができる。
【００６０】
なお、この実施形態においては、複数の低温焼成多層セラミック基板のうち基準となる第１の低温焼成多層セラミック基板を基板本体１００とし、第１の低温焼成多層セラミック基板と嵌合する第２の低温焼成多層セラミック基板として基板本体１０を用いて説明したが、第１の低温焼成多層セラミック基板の表面に対する鉛直方向に他の低温焼成多層セラミック基板が連結できる基板本体の形状及び連結であれば、この基板本体１００及び基板本体１０の形状並びに連結に限られるものではなく、基板本体の表面、背面又は側端側に、凹部１４、凹部１５又は凸部１９を適宜形成し、複数の低温焼成多層セラミック基板を適宜組み合わせることで、様々な三次元形状の基板を形成することができる。
例えば、図１３に記載の低温焼成多層セラミック基板の組立構造は、基板本体２０と基板本体２１とを連結している。
【００６１】
基板本体２０は、前記各実施形態における基板本体１と同様に形成され、この基板本体２０の表面における両側端側に凹部１４が形成され、この凹部１４内に電極１６ｈが形成される構成である。
【００６２】
また、基板本体２１は、前記各実施形態における基板本体１と同様に形成され、この基板本体２１の対向する両側端側に凸部１９が形成され、前記凹部１４内に形成される電極１６ｈに対応する位置の前記凸部１９外側に電極１６ｇが形成される構成である。
前記凹部１４及び凸部１９は、基板本体２０と基板本体２１とが相互に連結した場合に嵌合して、電極１６ｇと電極１６ｈとが密着状態で接触するように形成される。
このように複数の基板本体２０及び基板本体２１を交互に連結することにより、小さな基板本体２０及び基板本体２１により環状の基板として大きく形成できる（図１３を参照）。
【００６３】
特に、図１３に記載の環状の低温焼成多層セラミック基板の組立構造においては、ＩＣチップ３を環の内部に配置するように、基板本体２０及び基板本体２１の表面をそれぞれ対向して配置することで、ＩＣチップ３の厚さ部分のスペースを環の外部に確保する必要がなく、異なる基板本体に搭載されたＩＣチップ３間を結ぶ配線長を短くすることができるうえに、ＩＣチップ３を囲んだ基板本体によって外部の衝撃からＩＣチップ３を保護することができる。
また、例えば、図１４に記載の低温焼成多層セラミック基板の組立構造は、基板本体３０と基板本体３１と基板本体３２とを連結している。
【００６４】
基板本体３０は、前記各実施形態における基板本体１と同様に形成され、この基板本体３０の背面における両側端側に凹部１４が形成され、この凹部１４内に電極１６ｈが形成され、さらに、凹部１４が形成されていない他の両側端側に凸部１９が形成され、前記凸部１９外側に電極１６ｇが形成される構成である。
【００６５】
また、基板本体３１は、前記各実施形態における基板本体１と同様に形成され、この基板本体３１の全ての側端側に凸部１９が形成され、前記凸部１９外側に電極１６ｇが形成される構成である。
また、基板本体３２は、前記各実施形態における基板本体１と同様に形成され、この基板本体３２の背面における全ての側端側に凹部１４が形成され、前記凹部１４内に電極１６ｈが形成される構成である。
【００６６】
前記凹部１４及び凹部１５と凸部１９とは、基板本体３０と基板本体３１と基板本体３２とが相互に連結した場合に嵌合して、電極１６ｆ及び電極１６ｈと電極１６ｇとが密着状態で接触するように形成される。
【００６７】
このように各２つの基板本体３０、基板本体３１及び基板本体３２をそれぞれ対向させて、連結することにより、小さな基板本体３０、基板本体３１及び基板本体３２により立方体形状の基板として大きく形成できる（図１４を参照）。
【００６８】
なお、複数の低温焼成多層セラミック基板をｚ軸方向に高く連結できない回路設計上の制約がある場合には、図１５に記載するように、ｚ軸方向に垂直に積み重なった凹部１４を有する基板本体を支持する基板本体として、両側端側に凸部１９が形成され、ＩＣチップ３を搭載することなく配線パターン及び電極のみを形成した基板本体４０を用いることで、ｚ軸方向に垂直に積み重なった凹部１４を有する基板本体間の間隙を狭くすることができ、複数の低温焼成多層セラミック基板からなる低温焼成多層セラミック基板の組立構造の高さを抑えることが可能となる。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図２】図１に記載する低温焼成多層セラミック基板のＡ−Ａ線断面図である。
【図３】図１に記載する低温焼成多層セラミック基板の製造工程説明図である。
【図４】本実施形態に係る３層のセラミック基板で構成される低温焼成多層セラミック基板の断面図である。
【図５】本発明の第２の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図６】図５に記載する低温焼成多層セラミック基板のＢ−Ｂ線断面図である。
【図７】本発明の第３の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図８】図７に記載する低温焼成多層セラミック基板のＣ−Ｃ線断面図である。
【図９】図７に記載する低温焼成多層セラミック基板の製造工程説明図である。
【図１０】本実施形態に係る他の低温焼成多層セラミック基板の断面図である。
【図１１】本発明の第４の実施形態に係る低温焼成多層セラミック基板の組立構造の概略構成斜視図および連結態様断面図である。
【図１２】本発明の他の実施形態に係る低温焼成多層セラミック基板の組立構造の外観斜視図である。
【図１３】本発明の他の実施形態に係る環状の低温焼成多層セラミック基板の組立構造の連結態様斜視図である。
【図１４】本発明の他の実施形態に係る立方体形状の低温焼成多層セラミック基板の組立構造の連結態様斜視図である。
【図１５】本発明の他の実施形態に係る梯子状の低温焼成多層セラミック基板の組立構造の連結態様断面図
【図１６】従来の高密度実装を可能とするコネクタ内蔵モジュールの断面図である。
【符号の説明】
【００７０】
１、４、１０、２０、２１、３０、３１、３２、４０、１００    基板本体
２、５、６    接続プラグ
２ａ、５ａ、６ａ    プラグ本体
２ｂ、５ｂ、６ｂ    接触部
２ｃ、５ｃ、６ｃ    導体芯線
２ｄ、５ｄ、６ｄ    ケーブル
３    ＩＣチップ
３ａ    フリップチップボンディング
１１、１２、１３    セラミック基板
１１ａ、１２ａ、１３ａ    配線パターン
１１ｂ、１２ｂ、１３ｂ    ビア
１４、１４ａ、１４ｃ、１４ｄ、１５、１５ａ、１５ｂ    凹部  １４ｂ    貫通孔
１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ、１６ｆ、１６ｇ、１６ｈ    電極
１８ａ    段差
１８ｂ、１８ｃ    突出部
１９    凸部
【図１】
2007324184.tif 000003
【図２】
2007324184.tif 000004
【図３】
2007324184.tif 000005
【図４】
2007324184.tif 000006
【図５】
2007324184.tif 000007
【図６】
2007324184.tif 000008
【図７】
2007324184.tif 000009
【図８】
2007324184.tif 000010
【図９】
2007324184.tif 000011
【図１０】
2007324184.tif 000012
【図１１】
2007324184.tif 000013
【図１２】
2007324184.tif 000014
【図１３】
2007324184.tif 000015
【図１４】
2007324184.tif 000016
【図１５】
2007324184.tif 000017
【図１６】
2007324184.tif 000018