(57)【要約】【課題】多相コンバータにおいて、大きい負荷過渡現象に対する応答を高速にする。【解決手段】コンバータの出力ノードにスイッチングされた電圧を与えるようになっている複数のスイッチング回路は、コンバータの出力ノードに、スイッチングされた出力電圧を与えるようになっており、かつ前記出力ノードに前記スイッチングされた電圧を提供する時間を決定するためのクロック信号を発生するクロック回路と、ＤＣ電圧バスの両端に接続された第１および第２スイッチと、  コンバータの出力ノードにおける出力電圧と第１基準電圧を含む第２信号との差に比例した第１信号と、ランプ信号を含む第２信号とを比較して、スイッチング回路のスイッチのオン時間を制御するための信号を発生する第１回路と、出力電圧を第１基準電圧との差に比例する第１信号と第２基準信号とを比較して、クロック信号の発生前に、出力ノードにスイッチングされた出力電圧を与えるようになっている第２回路を備えている。【選択図】図１
2007135390.tif 000002
【特許請求の範囲】
【請求項１】
各々がコンバータの出力ノードにスイッチングされた電圧を与えるようになっている複数のスイッチング回路を備え、各スイッチング回路は、コンバータの出力電圧が発生される出力ノードに、スイッチングされた出力電圧を逐次提供するようになっており、
各スイッチング回路が前記出力ノードに前記スイッチングされた電圧を提供する時間を決定するための、位相のずれた複数のクロック信号を発生するためのクロック回路を備え、各スイッチング回路は、ＤＣ電圧バスの両端に接続された直列接続された第１および第２スイッチを備え、
コンバータの出力ノードにおける出力電圧と第１基準電圧を含む第２信号との差に比例した第１信号と、ランプ信号を含む第２信号とを比較し、接続されたスイッチング回路のスイッチのオン時間を制御するためのパルス幅変調された信号を発生するための第１回路を更に備え、
出力電圧を第１基準電圧との差に比例した第１信号と、第２基準信号とを比較し、第１信号が所定の値だけ第２基準電圧を超えた場合に、少なくとも１つのスイッチング回路をターンオンし、クロック信号の発生前に、出力ノードにスイッチングされた出力電圧を与えるようになっている第２回路を更に備える、多相コンバータ。
【請求項２】
各スイッチング回路は、制御スイッチと２つのスイッチの間の共通接続ポイントにおいて、スイッチングノードに直列に結合された同期スイッチを備え、前記スイッチング回路の少なくとも１つの制御スイッチは、第２基準電圧を所定量だけ超えるエラー増幅器の出力電圧に応答して、ターンオンされるようになっている、請求項１記載の多相コンバータ。
【請求項３】
少なくとも２つの前記スイッチング回路の前記制御スイッチは、前記基準電圧を所定量超える前記エラー増幅器の出力電圧に応答して、ターンオンされるようになっている、請求項２記載の多相コンバータ。
【請求項４】
前記スイッチング回路の各々の前記制御スイッチは、前記所定量だけ前記基準電圧を超える前記エラー増幅器の出力電圧に応答して、ターンオンされるようになっている、請求項３記載の多相コンバータ。
【請求項５】
前記第２回路は、コンパレータ回路を含む、請求項１記載の多相コンバータ。
【請求項６】
前記第２基準電圧は、電流共用回路の出力によって調節され、前記電流共用回路は、前記スイッチング回路によって発生される出力電流を等しくするように、前記スイッチング回路によって発生される出力電圧に応答して、前記第２基準電圧を発生するように、前記第１基準電圧を調節するようになっている、請求項１記載の多相コンバータ。
【請求項７】
前記ランプ信号は、第１の傾きを有し、前記第１信号は、前記第２基準電圧を前記所定量だけ超えたときに、前記傾きを増加するようになっている、請求項１記載の多相コンバータ。
【請求項８】
前記増加された傾きは、前記第１の傾きの２倍である、請求項１記載の多相コンバータ。
【請求項９】
前記第１基準電圧と前記第２基準電圧とが、同じである、請求項１記載の多相コンバータ。
【請求項１０】
各スイッチング回路は、前記スイッチングノードを前記コンバータの出力ノードに結合する出力インダクタを有するバックコンバータを備えている、請求項２記載の多相コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特に、結合された複数のスイッチング電源、例えば複数のバックコンバータの共通出力に、ＤＣ出力電圧を発生させる多相コンバータに関する。
【背景技術】
【０００２】
多相コンバータは公知であり、代表的な多相コンバータ、例えば多相バックコンバータでは、複数のバックコンバータが設けられており、各コンバータの出力インダクタは、出力ノードに結合されている。
【０００３】
代表的な使用例では、各バックコンバータは、制御回路によって制御され、各バックコンバータのスイッチングステージの制御スイッチが、他の位相回路とは異なる時間にターンオンするように、各バックコンバータを作動させることができる。このように、各位相回路は、逐次負荷に電力を供給し、リップル分を少なくすると共に、出力コンデンサのサイズを小さくしている。
【０００４】
図１は、六相の多相コンバータの一例を示し、このコンバータは、ＩＲ３５００の制御積分回路１０と、複数の（図示されている六相のケースでは）６つのＩＲ３５０５位相ＩＣ３０とを備えており、位相ＩＣ３０は、制御ＩＣによって制御されている。
【０００５】
各位相ＩＣ３０は同一であり、それぞれのバックコンバータに出力端が接続されている。それぞれのバックコンバータは、２つのスイッチ、すなわち、制御スイッチとして機能する上部スイッチＱ１と、同期スイッチとして機能する下部スイッチＱ２とを備えている。
【０００６】
各位相のスイッチノードＶS１〜６は、各位相のための出力インダクタＬ１〜Ｌ６に接続されており、各位相は、共通ノードＶＣに接続されると共に、存在する分布インピーダンスを介して、出力ノードＶＯＵＴに結合されている。スイッチングされた出力電圧をフィルタにかけるための出力の両側には、出力コンデンサＣＯＵＴが結合されている。
【０００７】
代表的な多相コンバータでは、各制御スイッチＱ１は、出力インダクタを充電するための出力電流を発生し、制御ＩＣによって発生できるクロックパルスによって決定される時間に、負荷に電流を供給するようになっている。従って、制御スイッチは、クロックパルスが発生したときにしか、ターンオンしない。
【０００８】
図３には、各位相ＩＣ（ＰＨＳＩＮと表示）のためのクロックパルスが示されている。図示のように、ＰＨＳＩＮ信号（ＩＣ１ ＰＨＳＩＮ、ＩＣ２ ＰＨＳＩＮ、ＩＣ３ ＰＨＳＩＮ、ＩＣ４ ＰＨＳＩＮ）は、互いに位相がずれたそれぞれの位相制御スイッチＱ１をターンオンするように遅延される。同様に、同期スイッチＱ２のターンオンも遅延されるが、制御スイッチに対しては、相補的にターンオンする。
【０００９】
図２を参照する。図２は、図１の回路をより詳細に示しているが、２つの位相ＩＣ３０しか示しておらず、制御ＩＣ１０からのＣＬＫＯＵＴで、クロックパルスが発生される。
【００１０】
図４においてＡで示すように、クロックパルスが発生すると、これによって、ランプ信号ＰＷＭＲＭＰがスタートする。このランプ信号は、図２におけるＰＷＭコンパレータ４５の非反転入力に示されている。更に、クロックパルスの発生により、制御スイッチＱ１も、ターンオンする。図４のＣを参照されたい。信号ＰＷＭＲＭＰは、図４の波形Ｂで示されている。ＰＷＭのランプに対するベースレベルは、信号ＶＤＡＣ1であり、この信号は、ＶＩＤ７に対するＶＩＤ信号ＶＩＤ０によって設定される基準電圧レベルに基づき、制御ＩＣ１０によって発生される。
【００１１】
図２に示すように、コンバータの出力電圧からのフィードバックＦＢと、基準電圧ＶＤＡＣとを比較する制御チップ１０内のエラー増幅器２０の出力とＰＷＭＲＭＰが等しくなると、制御スイッチ、すなわち高い側のスイッチＱ１はターンオフし、低い側、すなわち、同期スイッチＱ２がターンオンされる。図４の波形ＣおよびＤを参照されたい。
【００１２】
図示のように、制御スイッチ、すなわち高い側のスイッチＱ１は、クロックパルスが発生したときにターンオンされ、ランプ電圧がエラー増幅器の出力に等しくなると、ターンオフする。このことは、図４Ｂ内のエラー増幅器の信号のレンジに対して示されている。
【００１３】
図示のように、図４Ｂ内のＩで示すような、負荷のステップアップに起因し、エラー増幅器の出力が増加すると、制御スイッチＱ１は、クロックパルスが発生したときにしかターンオンされず、ＰＷＭランプ電圧が、エラー増幅器の出力ＥＡＩＮに達したときに、ターンオフされる。
【００１４】
図４に示すように、エラー増幅器の出力が大きくなる結果、Ｑ１のデューティサイクルが長くなる。従って、このデューティサイクルは、エラー増幅器の信号に従い、例えば負荷の低下に起因し、エラー増幅器の出力が一旦低下すると、デューティサイクルは、図４Ｃに示すように短くなる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記の記載から理解できるように、制御スイッチは、クロックパルスが発生したときにしか、ターンオンされない。従って、コンバータが負荷の過渡現象に応答できるようになる前において、クロックパルスが発生するまでの間の遅延時間が生じる。従って、例えば図４Ｂ内の点線で示すようなクロックパルスの前に、負荷過渡現象が生じた場合、コンバータは、クロックパルスが発生するまで、制御スイッチをターンオンすることによって、この過渡現象に応答することはできない。
【００１６】
このことは、大きな負荷過渡現象が生じるような状況においては、更に悪化し、次の位相の制御スイッチＱ１のターンオンは、負荷過渡現象によって生じた電流条件を満たすには不適当となる。
【００１７】
従って、負荷過渡現象に即座に応答でき、コンバータの制御スイッチの少なくとも１つ、好ましくは、全ての位相制御スイッチをターンオンするのに、クロックパルスが発生するまで待つ必要のない、多相コンバータを提供できることは望ましいことである。
【００１８】
本発明の目的は、大きい負荷過渡現象に対する高速応答をする多相コンバータを提供することにある。
【課題を解決するための手段】
【００１９】
本発明によれば、システムのクロックパルスの発生を待つことなく、大きい負荷過渡現象が生じたときに、多相コンバータのうちの少なくとも１つ、好ましくは全ての制御スイッチが、ターンオンされる多相コンバータが提供される。
【００２０】
本発明によれば、各々がコンバータの出力ノードにスイッチングされた電圧を与えるようになっている複数のスイッチング回路を備え、各スイッチング回路は、コンバータの出力電圧が発生される出力ノードに、スイッチングされた出力電圧を逐次提供するようになっており、更に、各スイッチング回路が、前記出力ノードに前記スイッチングされた電圧を提供する時間を決定するための、位相のずれた複数のクロック信号を発生するためのクロック回路を備え、各スイッチング回路は、ＤＣ電圧バスの両端に接続された直列接続された第１および第２スイッチを備え、コンバータの出力ノードにおける出力電圧と第１基準電圧を含む第２信号との差に比例した第１信号と、ランプ信号を含む第２信号とを比較し、接続されたスイッチング回路のスイッチのオン時間を制御するためのパルス幅変調された信号を発生するための第１回路を更に備え、出力電圧を第１基準電圧との差に比例した第１信号と、第２基準信号とを比較し、第１信号が所定の値だけ第２基準電圧を超えた場合に、少なくとも１つのスイッチング回路をターンオンし、クロック信号の発生前に、出力ノードにスイッチングされた出力電圧を与えるようになっている第２回路を更に備える多相コンバータが提供される。
【００２１】
本発明の他の目的、特徴および利点は、次の詳細な説明から明らかとなると思う。
【００２２】
次に、添付図面を参照しながら行う次の詳細な説明により、本発明について、より詳細に理解しうると思う。
【発明を実施するための最良の形態】
【００２３】
図１および図２は、本発明の実施例である多相コンバータを示す。図２は、図１の回路の詳細を示し、同一である２つの位相ＩＣ３０のみを、詳細に示している。
【００２４】
各位相ＩＣ３０は、２つのトランジスタＱ１およびＱ２と、出力インダクタＬNとを備えるバックコンバータを制御する。トランジスタＱ１は、制御スイッチであり、トランジスタＱ２は、同期スイッチである。同期スイッチは、当業者に周知のように、ダイオードに置換できるが、同期スイッチを使用した方が、効率をより高くできる。
【００２５】
図１および図２は、別個の制御集積回路１０と、位相集積回路を示している。この回路は、単一の集積回路、またはディスクリート回路、もしくは任意の数のＩＣ、例えば１つのＩＣで、すべての位相を処理するようになっているＩＣを使用回路とすることができる。
【００２６】
図２に示すように、制御ＩＣ１０は、入力ＣＬＫＩＮにおいて、各位相ＩＣに、図３に示すようなクロック信号ＬＫＯＵＴを発生する。図２における点線１５は、負荷条件に応じて、追加位相回路または位相ＩＣを使用できることを示している。この場合、信号ライン１６は、追加位相ＩＣまで延びる。  
【００２７】
図２および図３に示すように、各位相ＩＣ３０には、クロック信号ＣＬＫＩＮが供給される。更に、位相ＩＣのＰＷＭ周波数を設定するクロック信号である低周波数の信号ＰＳＨＩＮが、第１位相ＩＣへ与えられる。この第１位相ＩＣは、信号ＰＨＳＯＵＴを発生し、この信号は、次の位相ＩＣへ遅延されたクロック信号ＰＨＳＩＮを提供するために、次の位相ＩＣの入力端へ与えられる。このことについては、六相コンバータ用の図１内に、より詳細に示されている。
【００２８】
図３は、それぞれのバックコンバータの制御スイッチおよび同期スイッチの、それぞれのオン時間を制御するために、各位相ＩＣに、逐次位相のずれたクロック信号ＰＳＨＩＮを、どのように与えるかを示している。図３は、４つの位相ＩＣ、すなわち、位相ＩＣ１〜位相ＩＣ４の各々に対する逐次遅延されたクロック信号ＰＳＨＩＮを示している。
【００２９】
図３から分かるように、各位相ＩＣに対するクロック信号ＰＳＨＩＮの各々は、各位相のうちのそれぞれのスイッチＱ１およびＱ２をターンオンするための、位相のずれたタイミング制御を行うように、逐次遅延される。
【００３０】
図４は、既に述べたように、単一位相のための位相ＩＣクロックパルスＰＨＳＩＮおよびＰＷＭランプ、およびエラー増幅器ＥＡＩＮ信号、ならびに制御および同期（ＳＹＮＣ）スイッチのためのゲート出力信号を示している。
【００３１】
上記のように、クロックパルス前に、ステップアップ負荷過渡現象が生じた場合（図４ＢにおけるＩを参照）、コンバータは、この過渡現象に応答する為に、クロックパルスまで待機しなければならないという問題が生じる。このような遅延によって、出力端の電圧が低下するが、このことは好ましくない。
【００３２】
本発明によれば、この問題を解決するために、エラー増幅器の電圧が、予め定めた値だけ、基準電圧を上回るかどうかを判断する回路を使用する。エラー増幅器の出力電圧が、予め定めた値だけ基準電圧を超えた場合に、即座に制御スイッチのためのゲート信号がターンオンされ、同期スイッチのためのゲート信号がターンオフされる。
【００３３】
このことは、単一位相に対して行うことができ、また、好ましくはすべての位相に対する制御スイッチを同時にターンオンし、負荷条件を満たすように、即座に電力バーストを提供することが望ましい。
【００３４】
図２、図５および図６を参照すると、正常な作動中、出力電圧ＶＯＵＴは、エラー増幅器２０によりモニタされる。図２を参照されたい。制御ＩＣ１０に示すエラー増幅器２０は、リモート検出増幅器３２からの信号ＦＢを受信するようになっており、このリモート検出増幅器３２は、ターミナルＶＯＳＥＮＳＥ＋とＶＯＳＥＮＳＥ−との両端の間の出力電圧を検出し、出力ＶOを発生する。
【００３５】
この出力ＶO（図２）は、分圧回路３５を通して、エラー増幅器２０の反転入力端へ与えられる。エラー増幅器２０の非反転入力端には、入力端ＶＳＥＴＰＴで生じた信号ＶＤＡＣが提供されている。この信号ＶＤＡＣは、所望のコンバータの出力電圧を設定する。
【００３６】
ＶＤＡＣ自身は、中心タップ１０内のデジタル−アナログコンバータの出力であり、チップ１０は、出力電圧を設定するための、マイクロプロセッサからのデジタル入力信号ＶＩＤ０〜ＶＩＤ７を受信する。
【００３７】
エラー増幅器ＥＡＯＵＴの出力は、基準電圧ＶＤＡＣからの出力電圧の偏差を示す。位相ＩＣ３０の入力端において、ＥＡＩＮで示されるこのエラー増幅器の信号は、各位相ＩＣ内において、ＰＷＭコンパレータ４５により、ランプ電圧ＰＷＭＲＭＰと比較される。このランプ電圧は、クロックパルスＰＨＳＩＮが発生したときに、図４に示すように、スタートする。
【００３８】
クロックパルスが発生すると、ＰＷＭラッチ７０は、制御スイッチＱ１をターンオンするようにセットされている。シュートスルー現象を防止するために、制御スイッチＱ１がターンオンされる直前に、同期スイッチＱ２は、ターンオフされる。ランプ電圧が、一旦エラー増幅器の電圧に等しくなると、短い遅延時間の後、ＰＷＭコンパレータ４５の出力は、ＰＷＭラッチ７０をリセットし、制御スイッチＱ１をターンオフすると共に、同期スイッチＱ１をターンオンし、再びシュートスルー現象を防止する。
【００３９】
図６は、図２の回路の細部を示す図５の回路の作動を示す。各位相ＩＣ３０内には、その位相のための出力インダクタ内の電流をモニタする電流検出増幅器６２も設けられている。この電流検出増幅器６２の出力は、加算ステージ４０において、電圧ＶＤＡＣ（ＤＡＣ ＩＮ）と加算され、共用調節エラー増幅器６０内で、平均電流信号（ＩＳＨＡＲＥ）と比較される。
【００４０】
共用調節エラー増幅器６０の出力は、充電コンデンサＣｃの充電レートを調節し、全出力電流の位相の共用を調節する。例えば、特定の位相で検出された電流が平均電流（ＩＳＨＡＲＥ）よりも大きくなった場合、ＰＷＭランプ発生器８０は、その位相の電流を少なくするように、ＰＷＭランプを調節し、その電流を平均電流に近づける。このことは、各位相回路が負荷への全部電流供給を等しく共用するように、各位相ＩＣで行われる。
【００４１】
図６には、出力電圧がＯＶＰスレッショルドを超えたときに、制御ＩＣ内のフォールトラッチが作動し、次のクロックパルスに対し、制御スイッチＱ１がターンオンしないようにし、この結果、位相ＩＣへのエラー増幅器の出力ＥＡＩＮが減少し、出力電圧を下げるような、出力電圧の過剰電圧に対する回路応答（オーバー電圧保護−ＯＶＰ）が示されている。
【００４２】
図７は、ステップアップ負荷過渡現象に対する回路の応答を示している。ステップアップ負荷過渡現象が生じたとき、コンバータの出力電圧を低下するので、エラー増幅器の出力電圧は増加する。
【００４３】
エラー増幅器２０の出力電圧ＥＡＩＮが、図７に示すように、所定の値（例えば基準電圧ＶＤＡＣ1よりも上に１.３ボルト）を超えると、（加算ステージ６５を介して、共用調節増幅器６０によりセットされる電圧ＶＤＡＣ1よりも、１.３ボルト上の基準の５５ボルトを有する）コンパレータ５０の出力は、ハイレベルとなり、ＰＷＶラッチ７０をセットする。ＶＤＡＣ１は、共用調節増幅器６０の出力によって調節されるようなＶＤＡＣの変形例であることに留意されたい。
【００４４】
共用調節増幅器６０が存在しなければ、ＶＤＡＣとＶＤＡＣ１とは同一である。ＰＷＭラッチ７０の設定は、制御スイッチＱ１のゲートである出力ゲートＨを、ゲート７５およびドライバー８０を介して、ハイレベルにする。この直前に、ＰＷＭラッチ７０の相補的出力は、ＰＷＭランプ発生器８０をリセットし、ゲート９０、９５、１００ならびにゲートドライバー１０５を介して、同期スイッチＱ２をターンオフする。
【００４５】
このことは、図７に示されている。図７では、制御スイッチ（ゲートＨへのゲート信号がＩＶにおけるクロック信号パルスに先立つＩＩＩにてターンオンされる。図７に示されるように、一旦クロック信号が発生すると、ＰＷＭランプはＶＩで示されるような制御スイッチのターンオンをＶで示されるように再び開始する。
【００４６】
本発明によれば、高い側のスイッチＱ１が、過度に長く導通状態となることを防止するために、この作動モードの間、ＰＷＭのランプの傾きは増加（例えば２倍に）される。このことは、図７におけるＶＩＩの大きい傾きによって示されている。ＰＷＭランプ信号が、一旦エラー増幅器の出力より高くなると、位相ＩＣ３０は、このモードから出る。
【００４７】
以上、本発明の特定の実施例に関連して、本発明について説明したが、当業者であれば、他の多くの変形例、変更例、およびその他の用途が明らかであると思う。従って、本発明は、本明細書の特定の開示によって限定するべきではなく、特許請求の範囲のみによって定められるものである。
【００４８】
本願は、「ＩＲ３５５０／３５０５チップ」を発明の名称として２００５年９月１６日に出願された米国仮特許出願第６０／７１７、８４１号に基づく優先権を主張するものであり、この米国仮特許出願の内容を、本明細書で参考例として援用する。
【図面の簡単な説明】
【００４９】
【図１】本発明を実施できる六相の多相コンバータを示す。
【図２】２つの位相だけを詳細に示す、図１の多相コンバータをより詳細に示す。
【図３】４つの位相のための、図２における波形を示す。
【図４】図２における波形を示す。
【図５】本発明の一実施例を示すバックコンバータの出力ステージを制御するための、１つの位相制御回路の詳細なブロック図を示す。
【図６】図５の回路の波形を示す。
【図７】ステップアップ負荷過渡現象に回路がどのように応答するかを示す。
【符号の説明】
【００５０】
２０    エラー増幅器
３０    位相ＩＣ    
３２    リモート検出増幅器
３５    分圧回路
４０    加算ステージ
４５    ＰＷＭコンパレータ
６０    共用調節エラー増幅器
６２    電流検出増幅器    
６５    加算ステージ
７０    ＰＷＭラッチ  
８０    ＰＷＭランプ発生器
９０、９５、１００    ゲート
１０５    ゲートドライバー
ＬＮ    出力インダクタ
Ｑ１、Ｑ２    トランジスタ
【図１】
2007135390.tif 000003
【図２】
2007135390.tif 000004
【図３】
2007135390.tif 000005
【図４】
2007135390.tif 000006
【図５】
2007135390.tif 000007
【図６】
2007135390.tif 000008
【図７】
2007135390.tif 000009
【手続補正書】
【提出日】平成18年11月15日(2006.11.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
【図１】本発明を実施できる六相の多相コンバータを示す。
【図１Ａ】図１の回路の左上の部分を示す。
【図１Ｂ】図１の回路の上中央部を示す。
【図１Ｃ】図１の回路の右上の部分を示す。
【図１Ｄ】図１の回路の中央中間部を示す。
【図１Ｅ】図１の回路の下中央部を示す。
【図２】２つの位相だけを詳細に示す、図１の多相コンバータをより詳細に示す。
【図２Ａ】図２の回路の左上の部分を示す。
【図２Ｂ】図２の回路の右上の部分を示す。
【図２Ｃ】図２の回路の右下の部分を示す。
【図３】４つの位相のための、図２における波形を示す。
【図４】図２における波形を示す。
【図５】本発明の一実施例を示すバックコンバータの出力ステージを制御するための、１つの位相制御回路の詳細なブロック図を示す。
【図５Ａ】図５の回路の左部分を示す。
【図５Ｂ】図５の回路の右部分を示す。
【図６】図５の回路の波形を示す。
【図７】ステップアップ負荷過渡現象に回路がどのように応答するかを示す。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007135390.tif 000010
【図１Ａ】
2007135390.tif 000011
【図１Ｂ】
2007135390.tif 000012
【図１Ｃ】
2007135390.tif 000013
【図１Ｄ】
2007135390.tif 000014
【図１Ｅ】
2007135390.tif 000015
【図２】
2007135390.tif 000016
【図２Ａ】
2007135390.tif 000017
【図２Ｂ】
2007135390.tif 000018
【図２Ｃ】
2007135390.tif 000019
【図３】
2007135390.tif 000020
【図４】
2007135390.tif 000021
【図５】
2007135390.tif 000022
【図５Ａ】
2007135390.tif 000023
【図５Ｂ】
2007135390.tif 000024
【図６】
2007135390.tif 000025
【図７】
2007135390.tif 000026
【外国語明細書】
2007135390000001.pdf