(57)【要約】【課題】本発明は、配線の抵抗を減らして電気的な特性を向上させるための半導体素子の配線形成方法を提供する。【解決手段】所定の構造物が形成された半導体基板上に非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜を形成する段階と、上記非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜の上に配線用導電膜を形成する段階を含む。【選択図】図２Ｃ
2007324560.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に非晶質シリサイド膜を形成する段階と、
上記非晶質シリサイド膜の上に配線用導電膜を形成する段階と、
を含む半導体素子の配線形成方法。
【請求項２】
さらに、上記非晶質シリサイド膜を形成する前に上記半導体基板上に接着層を形成する段階と、
上記接着層の上にバリア金属膜を形成する段階と、
含む請求項１に記載の半導体素子の配線形成方法。
【請求項３】
上記接着層はＴｉで形成する請求項２に記載の半導体素子の配線形成方法。
【請求項４】
上記バリア金属膜はＴｉＮ、ＴａＮ及びＴｉＷのいずれか１つで形成する請求項２に記載の半導体素子の配線形成方法。
【請求項５】
さらに、上記非晶質シリサイド膜を形成した後に上記接着層と上記半導体基板の界面にオーミックコンタクト層を形成する段階を含む請求項２に記載の半導体素子の配線形成方法。
【請求項６】
上記オーミックコンタクト層は、熱処理工程により上記接着層の金属イオンと上記半導体基板のシリコンイオンが反応して形成される金属シリサイド膜である請求項５に記載の半導体素子の配線形成方法。
【請求項７】
上記金属シリサイド膜は、チタンシリサイド膜である請求項６に記載の半導体素子の配線形成方法。
【請求項８】
上記熱処理工程は、６００〜９００℃で実施する請求項６に記載の半導体素子の配線形成方法。
【請求項９】
上記熱処理工程は、急速熱処理方式で実施する請求項６に記載の半導体素子の配線形成方法。
【請求項１０】
上記熱処理工程は、１０〜３０秒間実施する請求項６に記載の半導体素子の配線形成方法。
【請求項１１】
上記非晶質シリサイド膜は、非晶質ＷＳｉｘ膜である請求項１に記載の半導体素子の配線形成方法。
【請求項１２】
上記非晶質ＷＳｉｘ膜は、ソースガスとしてシラン(ＳｉＨ４)とＷＦ６を用いて形成する請求項１１に記載の半導体素子の配線形成方法。
【請求項１３】
上記非晶質シリサイド膜は、化学気相蒸着法、原子層蒸着法及び物理気相蒸着法のいずれか１つで形成する請求項１に記載の半導体素子の配線形成方法。
【請求項１４】
上記化学気相蒸着法を用いる場合には、上記非晶質シリサイド膜を８０〜１５０Åの厚さで形成する請求項１３に記載の半導体素子の配線形成方法。
【請求項１５】
上記原子層蒸着法を用いる場合には、上記非晶質シリサイド膜を１０〜１００Åの厚さで形成する請求項１３に記載の半導体素子の配線形成方法。
【請求項１６】
上記非晶質シリサイド膜は、３５０〜５００℃の温度で形成する請求項１に記載の半導体素子の配線形成方法。
【請求項１７】
上記配線用導電膜は、タングステン膜である請求項１に記載の半導体素子の配線形成方法。
【請求項１８】
上記配線用導電膜は、上記非晶質シリサイド膜の上にタングステンの核を生成した後、タングステンを蒸着して形成する請求項１に記載の半導体素子の配線形成方法。
【請求項１９】
上記タングステン蒸着時にＨ２とＷＦ６ガスを用いる請求項１８に記載の半導体素子の配線形成方法。
【請求項２０】
上記タングステン蒸着工程は、化学気相蒸着法及び物理気相蒸着法のいずれか一つを用いる請求項１８に記載の半導体素子の配線形成方法。
【請求項２１】
半導体基板上に非晶質ＴｉＳｉＮ膜を形成する段階と、
上記非晶質ＴｉＳｉＮ膜の上に配線用導電膜を形成する段階と、
を含む半導体素子の配線形成方法。
【請求項２２】
さらに上記非晶質ＴｉＳｉＮ膜を形成する前に上記半導体基板上に接着層を形成する段階と、
上記接着層の上にバリア金属膜を形成する段階と、
含む請求項２１に記載の半導体素子の配線形成方法。
【請求項２３】
上記接着層は、Ｔｉで形成する請求項２２に記載の半導体素子の配線形成方法。
【請求項２４】
上記バリア金属膜は、ＴｉＮ、ＴａＮ及びＴｉＷのいずれか一つで形成する請求項２２に記載の半導体素子の配線形成方法。
【請求項２５】
さらに上記非晶質ＴｉＳｉＮ膜を形成した後に上記接着層と上記半導体基板の界面にオーミックコンタクト層を形成する段階を含む請求項２２に記載の半導体素子の配線形成方法。
【請求項２６】
上記オーミックコンタクト層は、熱処理工程により上記接着層の金属イオンと上記半導体基板のシリコンイオンが反応して形成される金属シリサイド膜である請求項２５に記載の半導体素子の配線形成方法。
【請求項２７】
上記金属シリサイド膜は、チタンシリサイド膜である請求項２６に記載の半導体素子の配線形成方法。
【請求項２８】
上記熱処理工程は、６００〜９００℃で実施する請求項２６に記載の半導体素子の配線形成方法。
【請求項２９】
上記熱処理工程は、急速熱処理方式で実施する請求項２６に記載の半導体素子の配線形成方法。
【請求項３０】
上記熱処理工程は、１０〜３０秒間実施する請求項２６に記載の半導体素子の配線形成方法。
【請求項３１】
上記配線用導電膜は、タングステン膜である請求項２１に記載の半導体素子の配線形成方法。
【請求項３２】
上記配線用導電膜は、上記非晶質ＴｉＳｉＮ膜の上にタングステンの核を生成した後、タングステンを蒸着して形成する請求項２１に記載の半導体素子の配線形成方法。
【請求項３３】
上記タングステン蒸着時にＨ２とＷＦ６ガスを用いる請求項２１に記載の半導体素子の配線形成方法。
【請求項３４】
上記タングステン蒸着工程は、化学気相蒸着法及び物理気相蒸着法のいずれか一つを用いる請求項３２に記載の半導体素子の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の配線形成方法に関するものであり、配線の抵抗を減らすことができるようにした半導体素子の配線形成方法に関するものである。
【背景技術】
【０００２】
半導体素子の線幅微細化及び集積度の増加に伴い、既存のＲＩＥ(Reactive Ion Etching)工程を用いた配線の形成方法では要求される配線の線幅を満たすことができなくなった。従って、現在はダマシン(Damascene)法を用いた配線形成方法が広く使われている。
【０００３】
ダマシン法による配線形成方法の場合、 ＲＩＥ法の適用時とは異なり、トレンチ及びコンタクト)形態で形成されているパターン地域に配線物質を蒸着し、埋め込まなければならない。
【０００４】
一般に、半導体素子ではタングステン(Ｗ)を主配線材料用導電膜として用いているが、タングステンの場合、蒸着ガスとしてＷＦ６を用いるため、タングステンを形成する前にタングステンより抵抗が比較的高いＴｉＮ、ＴａＮ、ＴｉＷなどでバリア金属膜を必ず蒸着しなければならない。現在は、配線微細化の影響によりステップカバレッジに優れた化学気相蒸着（chemical Vapor Deposition：ＣＶＤ）法によるＴｉＮを主に用いている。
【０００５】
そして、ＴｉＮ膜を形成する前に電気的オーミックコンタクトのためのＴｉＳｉｘを形成し、接着力を改善するための目的で接着層であるＴｉ膜を蒸着することが一般的な方法である。
【０００６】
このようなＴｉ/ＴｉＮ膜を主配線材料用導電膜であるタングステン(Ｗ)を蒸着する前に一定の厚さ以上蒸着しなければならないが、実際の配線構造では、このようなＴｉ/ＴｉＮ膜が相当な厚さを占める。特に、ダマシン法はＲＩＥ法と異なり、既に形成されたトレンチにＴｉ/ＴｉＮ膜とタングステン膜を形成するため、Ｔｉ/ＴｉＮ膜が３次元的な構造を有するようになり、Ｔｉ/ＴｉＮ膜が占める比重がさらに大きい。また、配線構造が微細化されるほどＴｉ/ＴｉＮ膜が占める比重はさらに大きくなり、主配線材料用導電膜であるタングステンの蒸着及び埋め込み不良をもたらして主配線材料用導電膜の体積減少、主配線材料用導電膜内にボイド形成などの問題が誘発される。その結果、配線抵抗が増加して電気的な特性が悪化する。
【０００７】
主配線材料用導電膜の埋め込み特性及び電気的特性の改善のために最も優しく、確実な方法はバリア金属膜の厚さを減少させて主配線材料用導電膜が占める比重を増加させれば良いが、バリア金属膜の厚さが臨界厚さ以下になる場合には、バリア金属膜の本来の目的を喪失するようになり、主配線材料用導電膜であるタングステンの蒸着時に使われるＷＦ６ガスによる抵抗増加の問題、ＷＦ６ガスが半導体基板に浸透するＦアタックの問題、Ｔｉ膜とＷＦ６が爆発的な反応をするＷボルカーノの問題などが引き起こされる。
【０００８】
要するに、トレンチのピッチは、一定の値で固定されており、バリア金属膜の厚さは、臨界厚さ以上維持されなければならないため、結局、主配線材料用導電膜自体の比抵抗を改善する方法が講じられる必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明は前述した従来技術の問題を解決するために案出したものであり、主配線材料用導電膜を形成する前に非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜を形成し、後続主配線材料用導電膜の形成のための核生成時に核の分散をもたらすため、その上に蒸着される主配線材料用導電膜の比抵抗を減少させて配線の抵抗を減らすことができるようにした半導体素子の配線形成方法を提供することにその目的がある。
【課題を解決するための手段】
【００１０】
本発明による半導体素子の配線形成方法は、半導体基板上に非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜を形成する段階と、上記非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜の上に配線用導電膜を形成する段階を含む。
【００１１】
上記非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜を形成する前に上記半導体基板の上に接着層を形成する段階と、上記接着層上にバリア金属膜を形成する段階をさらに含む。上記接着層はＴｉで形成し、上記バリア金属膜はＴｉＮ、ＴａＮ及びＴｉＷのいずれか一つで形成する。
【００１２】
上記非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜を形成した後に、上記接着層と上記半導体基板の界面にオーミックコンタクト層を形成する段階をさらに含む。上記オーミックコンタクト層は、熱処理工程で上記接着層の金属イオンと上記半導体基板のシリコンイオンを反応させて形成されるシリサイド膜である。
【００１３】
上記オーミックコンタクト層を形成するための上記熱処理工程は、急速熱処理方式で６００〜９００℃の温度で１０〜３０秒間実施する。
【００１４】
上記非晶質シリサイド膜は、非晶質ＷＳｉｘ膜である。上記非晶質ＷＳｉｘ膜はソースガスとしてシラン(ＳｉＨ４)とＷＦ６を用いて形成する。
【００１５】
一方、上記非晶質シリサイド膜は、３５０〜５００℃の温度で化学気相蒸着法、原子層蒸着法及び物理気相蒸着法のいずれか一つを用いて形成し、化学気相蒸着法を用いる場合には、上記非晶質シリサイド膜を８０〜１５０Åの厚さで形成し、原子層蒸着法を用いる場合には、上記非晶質シリサイド膜を１０〜１００Åの厚さで形成する。
【００１６】
上記配線用導電膜は、上記非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜の上にタングステンの核を生成した後、化学気相蒸着法及び物理気相蒸着法のいずれか一つでＨ２とＷＦ６ガスを用いてタングステンを蒸着して形成する。
【発明の効果】
【００１７】
上述した通り、本発明は配線用導電膜であるタングステン膜を形成する前に非晶質シリサイド膜またはＴｉＳｉＮ膜を形成し、後続のタングステンの核生成時に核の分散をもたらすようにし、その上に蒸着されるタングステンのグレインサイズを増加させてタングステンの比抵抗を減らすことができる。従って、配線抵抗を下げることができ、素子の電気的特性を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。しかし、本発明は以下で開示される実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、本発明の範囲が次に詳述する実施例により限定されるものではない。単に、本実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は本願の特許請求の範囲により理解されなければならない。
【００１９】
図１は、アンダーレイヤの種類によるタングステンの比抵抗(Ｒｓ)を測定したグラフである。
【００２０】
図１を参照すれば、Ｔｉ/ＴｉＮ膜の上に形成される物理気相蒸着（Physical Vapor Deposition：ＰＶＤ）タングステン膜の場合、比抵抗値が非常に大きい反面、熱酸化膜、プラズマ強化窒化膜、Ｔｉ/ＴｉＮ/ＷＳｉｘ膜の上に形成されるＰＶＤタングステン膜の場合、低い比抵抗値を有する。
【００２１】
これに対し、本発明はＴｉ/ＴｉＮ膜の上に非晶質ＷＳｉｘ膜を形成して後続のタングステンの核生成時に核の分散をもたらすため、その上に蒸着されるタングステンのグレインサイズを増加させて比抵抗が低いタングステン膜を形成することにより、配線の抵抗を下げる。非晶質ＷＳｉｘ膜の代わりに非晶質ＴｉＳｉＮ膜を用いてもタングステンの核生成時に核の分散がなされる。
【００２２】
また、図２（Ａ）〜（Ｄ）は、本発明の第１実施例による半導体素子の配線形成工程の断面図である。
【００２３】
図２（Ａ）を参照すれば、半導体基板１０の上に接着層１１、バリア金属膜１２及び非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜１３を順次形成する。
【００２４】
接着層１１はＴｉで形成し、バリア金属膜１２はＴｉＮ、ＴａＮ及びＴｉＷのいずれか一つを用いる。非晶質シリサイド膜１３は非晶質ＷＳｉｘ膜である。非晶質ＷＳｉｘ膜(１３)は３５０〜５５０℃の温度でソースガスとしてシラン(ＳｉＨ４)とＷＦ６を用いて形成し、蒸着方法としては上記ＣＶＤ法、ＡＬＤ法及びＰＶＤ法のいずれか一つを用いることが望ましい。ＣＶＤ法を用いる場合には８０〜１５０Åの厚さで形成し、ＡＬＤ法を用いる場合には１０〜１００Åの厚さで形成する。
【００２５】
非晶質ＷＳｉｘ膜１３は、後続のタングステンの核生成時に核の分散をもたらし、その上に蒸着されるバルクタングステンのグレインサイズを増加させて比抵抗を減少させる役割をする。
【００２６】
図２（Ｂ）を参照すれば、接着層１１と半導体基板１０の界面にオーミックコンタクト層１４を形成する。オーミックコンタクト層１４は、熱処理工程を実施して形成されるが、接着層１１がチタン(Ｔｉ)で形成された場合、接着層１１のチタンイオンと半導体基板１０のシリコン(Ｓｉ)イオンを反応させて金属シリサイド膜であるチタンシリサイド(ＴｉＳｉｘ)膜で形成される。熱処理工程はＲＴＰ(Rapid Thermal Process)方式で実施することが望ましく、この時、工程温度を６００〜９００℃とし、工程時間を１０〜３０秒と設定することが好ましい。
【００２７】
図２（Ｃ）を参照すれば、非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜１３の上に配線用導電膜１５を形成する。
【００２８】
配線用導電膜１５は、非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜１３の上にタングステンの核をまず生成した後、Ｈ２とＷＦ６をフローさせてタングステンを蒸着して形成する。タングステンの核生成時に非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜１３の上でタングステンの核分散が起こるようになり、分散したタングステン核を中心としてタングステンが蒸着されるため、グレインサイズが大きいタングステン膜を得ることができる。グレインサイズが大きいタングステン膜は、グレインサイズが小さいタングステン膜より比抵抗が低いため、配線の抵抗を下げることができる。タングステン膜はＣＶＤまたはＰＶＤ方法でタングステンを蒸着して形成する。
【００２９】
図２（Ｄ）を参照すれば、エッチング工程で配線用導電膜１５、非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜１３、バリア金属膜１２、接着層１１及びオーミックコンタクト層１４をパターニングし、全面に絶縁膜１６を形成した後、配線用導電膜１５が露出されるように絶縁膜１６を平坦化させ、本発明の第１実施例による配線形成工程を完了する。
【００３０】
図３（Ａ）〜（Ｃ）は、本発明の第２実施例による半導体素子の配線形成工程の断面図であり、デュアルダマシン工程に適用した場合を示す。
【００３１】
図３（Ａ）を参照すれば、半導体基板２０の上に第１層間絶縁膜２１とエッチング停止膜２２と第２層間絶縁膜２３を順次形成し、第２層間絶縁膜２３とエッチング停止膜２２にトレンチ２４ａを形成し、第１層間絶縁膜２１にコンタクトホール２４ｂを形成してデュアルダマシン構造２４を形成する。ここで、第１及び第２層間絶縁膜２１，２３は酸化膜で形成し、エッチング停止膜２２は第２層間絶縁膜２３にトレンチ２４ａを形成するためのエッチング工程時に第１層間絶縁膜２１のアタックを防止するためのものであり、窒化膜で形成する。デュアルダマシン構造２４を含む全面に接着層２５、バリア金属膜２６及び非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜２７を順次形成する。
【００３２】
接着層２５はＴｉで形成し、バリア金属膜２６はＴｉＮ、ＴａＮ及びＴｉＷのいずれか一つを用いる。非晶質シリサイド膜(２７)は非晶質ＷＳｉｘ膜である。非晶質ＷＳｉｘ膜(２７)は３５０〜５５０℃の温度でソースガスとしてシラン(ＳｉＨ４)とＷＦ６を用いて形成し、蒸着方法ではＣＶＤ法、ＡＬＤ法及びＰＶＤ法のいずれか一つを用いることが望ましい。ＣＶＤ法を用いる場合には８０〜１５０Åの厚さで形成し、ＡＬＤ法を用いる場合には１０〜１００Åの厚さで形成する。
【００３３】
非晶質ＷＳｉｘ膜２７は後続のタングステン核生成時に核の分散をもたらし、その上に蒸着されるバルクタングステンのグレインサイズを増加させて比抵抗を減少させる役割をする。
【００３４】
図３（Ｂ）を参照すれば、接着層２５と半導体基板２０の界面にオーミックコンタクト層２８を形成する。オーミックコンタクト層２８は熱処理工程を実施して形成されるが、接着層２５がチタン(Ｔｉ)で形成された場合、接着層２５のチタンイオンと半導体基板２０のシリコンイオンを反応させて金属シリサイド膜であるチタンシリサイド膜で形成される。熱処理工程はＲＴＰ方式で実施することが望ましく、この時、工程温度を６００〜９００℃とし、工程時間を１０〜３０秒と設定することが好ましい。
【００３５】
図３（Ｃ）を参照すれば、非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜２７の上に配線用導電膜２９を形成する。次いで、第２層間絶縁膜２３が露出されるように配線用導電膜(２９)を平坦化させて配線を形成する。
【００３６】
配線用導電膜２９は、非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜２７の上にタングステンの核をまず生成した後、Ｈ２とＷＦ６をフローさせてタングステンを蒸着して形成する。タングステンの核生成時に非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜２７の上でタングステンの核分散が起こるようになり、分散したタングステン核を中心としてタングステンが蒸着されるが、グレインサイズが大きいタングステン膜を得ることができる。グレインサイズが大きいタングステン膜はグレインサイズが小さいタングステン膜より比抵抗が低いため、配線の抵抗を下げることができる。タングステン膜はＣＶＤまたはＰＶＤ方法でタングステンを蒸着して形成する。ダマシング構造は、ギャップフィルマージンが足りないため、ステップカバレッジ特性に優れたＣＶＤ法を用いることが望ましい。
【００３７】
以上で、本発明の第２実施例による半導体素子の配線形成工程を完了する。上記第２実施例ではデュアルダマシン構造に配線を形成する工程に対して言及したが、シングルダマシン、トリプルダマシンなどの構造にも適用可能である。
【００３８】
図４は、従来技術及び本発明により形成された配線の比抵抗(Ｒｓ)を比較したグラフである。
【００３９】
図４を参照すれば、従来技術の場合、配線の比抵抗が２７０ｏｈｍ/ｓｑｕａｒｅ程度で高かったが、本発明の場合、１８０ｏｈｍ/ｓｑｕａｒｅ程度で、配線の比抵抗を明確に下げられることが分かる。
【図面の簡単な説明】
【００４０】
【図１】アンダーレイヤの種類によるＰＶＤタングステンの比抵抗(Ｒｓ)を測定したグラフ。
【図２Ａ】本発明の第１実施例による半導体素子の配線形成工程の断面図。
【図２Ｂ】本発明の第１実施例による半導体素子の配線形成工程の断面図。
【図２Ｃ】は本発明の第１実施例による半導体素子の配線形成工程の断面図。
【図２Ｄ】本発明の第１実施例による半導体素子の配線形成工程の断面図。
【図３Ａ】本発明の第２実施例による半導体素子の配線形成工程の断面図。
【図３Ｂ】本発明の第２実施例による半導体素子の配線形成工程の断面図。
【図３Ｃ】本発明の第２実施例による半導体素子の配線形成工程の断面図。
【図４】従来技術及び本発明により形成された配線の比抵抗(Ｒｓ)を比較したグラフ。
【符号の説明】
【００４１】
１１   接着層  
１２   バリア金属膜
１３   非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜
１４   オーミックコンタクト層 
１５   配線用導電膜
【図１】
2007324560.tif 000003
【図２Ａ】
2007324560.tif 000004
【図２Ｂ】
2007324560.tif 000005
【図２Ｃ】
2007324560.tif 000006
【図２Ｄ】
2007324560.tif 000007
【図３Ａ】
2007324560.tif 000008
【図３Ｂ】
2007324560.tif 000009
【図３Ｃ】
2007324560.tif 000010
【図４】
2007324560.tif 000011