(57)【要約】【課題】デューティー駆動を行う電流駆動型表示装置を長寿命化する。【解決手段】表示データ比較回路５０は、表示ＲＡＭ１４に記憶された表示データの中から、走査回路２１で次に選択される行と同じ内容の行を検出する。行駆動回路２０は、走査回路２１で選択中の行と同じ内容の行が表示データ比較回路５０で検出された場合には、選択中の行の行配線に加えて、検出された行の行配線を選択状態に制御する。これにより、有機ＥＬ素子に電流が流れる頻度が増加するが、有機ＥＬ素子に流れる電流の量が減少するので、高い輝度で発光するほど劣化しやすい有機ＥＬ素子の劣化を遅らせることができる。【選択図】図１
2007033584.tif 000002
【特許請求の範囲】
【請求項１】
与えられた表示データに基づきデューティー駆動を行うマトリクス型の表示装置であって、
複数の行配線と、複数の列配線と、前記行配線および前記列配線の交点に形成された複数の表示素子とを含む表示パネルと、
前記行配線の中から選択した行配線を選択状態に制御する行駆動回路と、
１行分の前記表示データに基づき、前記列配線のそれぞれに対して必要量の電流を供給する列駆動回路と、
前記表示データの中から、同じ内容の行を検出する表示データ比較回路とを備え、
前記行駆動回路は、前記表示データ比較回路で同じ内容の行が検出された場合には、検出された行に対応する行配線を同時に選択状態に制御することを特徴とする、表示装置。
【請求項２】
前記行駆動回路は、前記行配線の中から１ライン時間につき１本の行配線を順次選択し、
前記表示データ比較回路は、前記行駆動回路における順次選択によって次のライン時間で選択される行配線に対応する行を基準行とし、前記表示データの中から前記基準行と同じ内容の行を１ライン時間ごとに検出することを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記表示データ比較回路は、
前記基準行の表示データを記憶する第１のラインメモリと、
１行分の前記表示データを記憶でき、前記基準行以外の各行の表示データが順次書き込まれる第２のラインメモリと、
前記第２のラインメモリの記憶内容が更新されるたびに、前記第１のラインメモリの記憶内容と前記第２のラインメモリの記憶内容とが一致するか否かを調べる比較回路とを含む、請求項２に記載の表示装置。
【請求項４】
前記表示データ比較回路は、
前記基準行の表示データを記憶するラインメモリと、
前記基準行以外の各行の表示データが、前記ラインメモリの記憶内容と一致するか否かを順次調べる比較回路とを含む、請求項２に記載の表示装置。
【請求項５】
前記行駆動回路は、
順次選択する行配線を示す値を行ごとに記憶し、１ライン時間ごとに記憶内容をシフトする走査回路と、
前記表示データ比較回路による比較結果に基づき、前記基準行と同じ内容か否かを示す値を行ごとに記憶する比較結果記憶回路と、
前記走査回路に記憶された値と前記比較結果記憶部に記憶された値とに対して行ごとに論理演算を行うことにより、行選択信号を求める行選択信号生成回路と、
前記行選択信号に基づき、前記行配線を選択的に選択状態に制御するスイッチ回路とを含む、請求項２に記載の表示装置。
【請求項６】
前記表示データ比較回路は、１画面分の前記表示データの中から、前記基準行と同じ内容の行を検出することを特徴とする、請求項２に記載の表示装置。
【請求項７】
前記表示データ比較回路は、１画面未満の前記表示データの中から、前記基準行と同じ内容の行を検出することを特徴とする、請求項２に記載の表示装置。
【請求項８】
前記表示パネルが、有機エレクトロルミネッセンスパネルで構成されていることを特徴とする、請求項１に記載の表示装置。
【請求項９】
複数の行配線と、複数の列配線と、前記行配線および前記列配線の交点に形成された複数の表示素子とを含むマトリクス型の表示パネルを、与えられた表示データに基づきデューティー駆動する駆動回路であって、
前記行配線の中から選択した行配線を選択状態に制御する行駆動回路と、
１行分の前記表示データに基づき、前記列配線のそれぞれに対して必要量の電流を供給する列駆動回路と、
前記表示データの中から、同じ内容の行を検出する表示データ比較回路とを備え、
前記行駆動回路は、前記表示データ比較回路で同じ内容の行が検出された場合には、検出された行に対応する行配線を同時に選択状態に制御することを特徴とする、駆動回路。
【請求項１０】
複数の行配線と、複数の列配線と、前記行配線および前記列配線の交点に形成された複数の表示素子とを含むマトリクス型の表示パネルを、与えられた表示データに基づきデューティー駆動する駆動方法であって、
前記行配線の中から選択した行配線を選択状態に制御するステップと、
１行分の前記表示データに基づき、前記列配線のそれぞれに対して必要量の電流を供給するステップと、
前記表示データの中から、同じ内容の行を検出するステップとを備え、
前記行配線の状態を制御するステップは、同じ内容の行が前記表示データの中から検出された場合には、検出された行に対応する行配線を同時に選択状態に制御することを特徴とする、駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス型の表示装置に関し、特に、デューティー駆動を行う電流駆動型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来から、有機エレクトロルミネッセンス（以下、ＥＬと略称する）素子を備えた表示装置が知られている。この表示装置では、有機ＥＬ素子は、スタティック駆動、デューティー駆動、あるいは、アクティブ駆動によって定電流駆動される。
【０００３】
図７は、デューティー駆動を行う、従来の表示装置の構成を示すブロック図である。図７に示す表示装置は、表示ＲＡＭ１４に記憶された表示データに基づき、有機ＥＬパネル４０に画面表示を行う。有機ＥＬパネル４０は、行配線Ｒ１〜Ｒｎ、列配線Ｃ１〜Ｃｍ、および、両配線の交点に形成された（ｍ×ｎ）個の有機ＥＬ素子を含んでいる。
【０００４】
行駆動回路９０は、走査回路２１およびスイッチ回路２２を含んでいる。走査回路２１は、１ライン時間ごとに有機ＥＬ素子の行を順次選択し、１本だけが選択を示す値（例えば１）となるｎ本の走査信号をスイッチ回路２２に出力する。スイッチ回路２２は、走査回路２１から出力された走査信号に従い、行配線Ｒ１〜Ｒｎを選択状態および非選択状態のいずれかに制御する。走査回路２１は、１ライン時間ごとに選択中の行を切り替える。これにより、行配線Ｒ１〜Ｒｎの電圧は、図８に示すように、１ライン時間ごとに順に選択状態（ここでは、ローレベル電圧）に制御される。
【０００５】
行駆動回路９０は、走査回路２１で選択中の行を表示ＲＡＭ１４に通知する。表示ＲＡＭ１４は、行駆動回路９０から通知された行の表示データを出力する。列駆動回路３０は、表示ＲＡＭ１４から出力された表示データに応じた必要量の電流を列配線Ｃ１〜Ｃｍに供給する。行配線Ｒｊ（ｊは１以上ｎ以下の整数）が選択状態であるとき、ｊ行目の有機ＥＬ素子には、列駆動回路３０から列配線Ｃ１〜Ｃｍを経由して供給された電流が流れる。このとき、ｊ行目の有機ＥＬ素子は、各有機ＥＬ素子を流れる電流の量に応じた輝度で発光する。図７に示す表示装置では、１本の行配線を選択状態に制御し、表示データに応じた必要量の電流を列配線に供給する処理が、有機ＥＬ素子の各行について行われる。このようにして、表示ＲＡＭ１４に記憶された表示データに基づく画面表示が行われる。
【０００６】
なお、本願発明に関連する発明は、以下の文献に開示されている。特許文献１には、水平解像度あるいは垂直解像度を落とすことにより、表示装置の消費電力を低減する方法が開示されている。この方法は、文字などを低解像度で表示する場合には適用できるが、写真などを高解像度で表示する場合には適用できない。特許文献２には、隣接する複数の走査線を同時に走査することにより、表示装置の寿命を延ばす方法が開示されている。この方法では、同時に走査する走査線は固定されている。特許文献３には、静止画を表示しているときには有機ＥＬ素子に流れる電流を減少させることにより、表示装置の寿命を延ばす方法が開示されている。この文献には、複数の行配線を同時に選択することは開示されていない。
【特許文献１】特開２０００−１８１３９４号公報
【特許文献２】特開２００４−３０２１７３号公報
【特許文献３】特開２００５−６２４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、自発光型表示素子は、高い輝度で発光するほど早く劣化する。例えば、有機ＥＬ素子の半減寿命（輝度が当初の半分に低下するまでの所要時間）は、輝度の約２乗に反比例することが経験的に知られている。このため、有機ＥＬ素子を備えた表示装置でデューティー駆動を行うと、スタティック駆動やアクティブ駆動を行う場合と比べて、有機ＥＬ素子の寿命が短くなることが問題となる。
【０００８】
例えば、スタティック駆動あるいはアクティブ駆動によって輝度Ｘで発光する有機ＥＬ素子の半減寿命Ｌ１が、次式（１）で与えられたとする（ただし、Ｔは比例定数）。
Ｌ１＝Ｔ／Ｘ2   …（１）
これに対して、デューティー数Ｐ（Ｐは２以上の整数）でデューティー駆動を行う場合には、発光時間がＰ分の１になるものの、同じ明るさを得るためにはＰ倍の輝度で発光する必要があるので、有機ＥＬ素子の半減寿命Ｌ２は、次式（２）に示すようになる。
Ｌ２＝Ｔ／（ＰＸ）2 ×Ｐ＝Ｔ／ＰＸ2 ＝Ｌ１／Ｐ  …（２）
このように、有機ＥＬ素子を備えた表示装置でデューティー駆動を行うと、スタティック駆動やアクティブ駆動を行う場合と比べて、半減寿命がＰ分の１になる。
【０００９】
それ故に、本発明は、デューティー駆動を行う電流駆動型表示装置を長寿命化することを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、与えられた表示データに基づきデューティー駆動を行うマトリクス型の表示装置であって、
複数の行配線と、複数の列配線と、前記行配線および前記列配線の交点に形成された複数の表示素子とを含む表示パネルと、
前記行配線の中から選択した行配線を選択状態に制御する行駆動回路と、
１行分の前記表示データに基づき、前記列配線のそれぞれに対して必要量の電流を供給する列駆動回路と、
前記表示データの中から、同じ内容の行を検出する表示データ比較回路とを備え、
前記行駆動回路は、前記表示データ比較回路で同じ内容の行が検出された場合には、検出された行に対応する行配線を同時に選択状態に制御することを特徴とする。
【００１１】
第２の発明は、第１の発明において、
前記行駆動回路は、前記行配線の中から１ライン時間につき１本の行配線を順次選択し、
前記表示データ比較回路は、前記行駆動回路における順次選択によって次のライン時間で選択される行配線に対応する行を基準行とし、前記表示データの中から前記基準行と同じ内容の行を１ライン時間ごとに検出することを特徴とする。
【００１２】
第３の発明は、第２の発明において、
前記表示データ比較回路は、
前記基準行の表示データを記憶する第１のラインメモリと、
１行分の前記表示データを記憶でき、前記基準行以外の各行の表示データが順次書き込まれる第２のラインメモリと、
前記第２のラインメモリの記憶内容が更新されるたびに、前記第１のラインメモリの記憶内容と前記第２のラインメモリの記憶内容とが一致するか否かを調べる比較回路とを含むことを特徴とする。
【００１３】
第４の発明は、第２の発明において、
前記表示データ比較回路は、
前記基準行の表示データを記憶するラインメモリと、
前記基準行以外の各行の表示データが、前記ラインメモリの記憶内容と一致するか否かを順次調べる比較回路とを含むことを特徴とする。
【００１４】
第５の発明は、第２の発明において、
前記行駆動回路は、
順次選択する行配線を示す値を行ごとに記憶し、１ライン時間ごとに記憶内容をシフトする走査回路と、
前記表示データ比較回路による比較結果に基づき、前記基準行と同じ内容か否かを示す値を行ごとに記憶する比較結果記憶回路と、
前記走査回路に記憶された値と前記比較結果記憶部に記憶された値とに対して行ごとに論理演算を行うことにより、行選択信号を求める行選択信号生成回路と、
前記行選択信号に基づき、前記行配線を選択的に選択状態に制御するスイッチ回路とを含むことを特徴とする。
【００１５】
第６の発明は、第２の発明において、
前記表示データ比較回路は、１画面分の前記表示データの中から、前記基準行と同じ内容の行を検出することを特徴とする。
【００１６】
第７の発明は、第２の発明において、
前記表示データ比較回路は、１画面未満の前記表示データの中から、前記基準行と同じ内容の行を検出することを特徴とする。
【００１７】
第８の発明は、第１の発明において、
前記表示パネルが、有機エレクトロルミネッセンスパネルで構成されていることを特徴とする。
【００１８】
第９の発明は、複数の行配線と、複数の列配線と、前記行配線および前記列配線の交点に形成された複数の表示素子とを含むマトリクス型の表示パネルを、与えられた表示データに基づきデューティー駆動する駆動回路であって、
前記行配線の中から選択した行配線を選択状態に制御する行駆動回路と、
１行分の前記表示データに基づき、前記列配線のそれぞれに対して必要量の電流を供給する列駆動回路と、
前記表示データの中から、同じ内容の行を検出する表示データ比較回路とを備え、
前記行駆動回路は、前記表示データ比較回路で同じ内容の行が検出された場合には、検出された行に対応する行配線を同時に選択状態に制御することを特徴とする。
【００１９】
第１０の発明は、複数の行配線と、複数の列配線と、前記行配線および前記列配線の交点に形成された複数の表示素子とを含むマトリクス型の表示パネルを、与えられた表示データに基づきデューティー駆動する駆動方法であって、
前記行配線の中から選択した行配線を選択状態に制御するステップと、
１行分の前記表示データに基づき、前記列配線のそれぞれに対して必要量の電流を供給するステップと、
前記表示データの中から、同じ内容の行を検出するステップとを備え、
前記行配線の状態を制御するステップは、同じ内容の行が前記表示データの中から検出された場合には、検出された行に対応する行配線を同時に選択状態に制御することを特徴とする。
【発明の効果】
【００２０】
上記第１、第９または第１０の発明によれば、表示データの中に同じ内容の行が含まれている場合には、複数の行配線が同時に選択状態に制御される。ａ本の行配線を同時に選択状態に制御した場合、表示素子を流れる電流の量はａ分の１になるので、表示素子はａ分の１の輝度で発光する。したがって、高い輝度で発光するほど劣化しやすい表示素子の劣化を遅らせることができる。また、表示素子はａ倍の頻度で発光するので、所望の輝度で画面を表示することができる。このように、画面表示機能を損なうことなく、表示パネルあるいは表示装置を長寿命化することができる。
【００２１】
上記第２の発明によれば、表示データ比較回路は行駆動回路における行配線の順次選択に同期して動作するので、表示データ比較回路で得られた結果の記憶量を減らすことができる。
【００２２】
上記第３の発明によれば、比較対象のデータを両方とも記憶することにより、データの入力および比較を自由なタイミングで行うことができる。
【００２３】
上記第４の発明によれば、比較対象のデータの一方を記憶することにより、同じデータの繰り返し入力を防止することができる。
【００２４】
上記第５の発明によれば、走査回路とスイッチ回路とを含む従来の回路に、行ごとに値を記憶する回路と少量の論理回路とを追加することにより、行駆動回路を簡単に得ることができる。
【００２５】
上記第６の発明によれば、広い範囲から同じ内容の行を検出することにより、長寿命化の効果を高めることができる。
【００２６】
上記第７の発明によれば、同じ内容の行を検出する範囲を制限することにより、少ない計算量で長寿命化の効果を奏することができる。
【００２７】
上記第８の発明によれば、有機エレクトロルミネッセンスパネルを備えた表示装置を長寿命化することができる。
【発明を実施するための最良の形態】
【００２８】
図１は、本発明の一実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置は、表示ＲＡＭ１４ａ、１４ｂ、行駆動回路２０、列駆動回路３０、有機ＥＬパネル４０、および、表示データ比較回路５０を備えている。この表示装置は、表示ＲＡＭ１４ａ、１４ｂに記憶された表示データに基づき定電流デューティー駆動を行うことにより、有機ＥＬパネル４０に画面表示を行う。
【００２９】
有機ＥＬパネル４０は、行方向に伸びるｎ本の行配線Ｒ１〜Ｒｎと、列方向に伸びるｍ本の列配線Ｃ１〜Ｃｍとを含んでいる。行配線Ｒ１〜Ｒｎと列配線Ｃ１〜Ｃｍとの交点には、全部で（ｍ×ｎ）個の有機ＥＬ素子が形成される。有機ＥＬ素子は、流れる電流の量に応じた輝度で発光し、表示素子として機能する。
【００３０】
以下、ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数とし、行配線Ｒｊと列配線Ｃｉとの交点に形成される有機ＥＬ素子をＰijという。また、一般的なデューティー駆動では、有機ＥＬ素子Ｐijを所望の輝度で発光させるために、有機ＥＬ素子Ｐijに電流Ｉijを流すものとする。なお、有機ＥＬパネル４０は、２階調の白黒表示を行うものでも、多階調表示を行うものでも、カラー表示を行うものでもよい。また、上記ｍおよびｎの値は任意でよい。一例を挙げると、ｍは１２８、ｎは６４に設定される。
【００３１】
表示ＲＡＭ１４ａは、１画面分の表示データを記憶する。表示ＲＡＭ１４ｂは、表示ＲＡＭ１４ａとは別に、表示ＲＡＭ１４ａと同じ内容の表示データを記憶する。有機ＥＬ素子がｓ段階の輝度で発光する場合、表示ＲＡＭ１４ａ、１４ｂは、１画面分の表示データとして、少なくとも（ｍ×ｎ×ｔ）ビットの表示データを記憶する。ただし、ｓは２以上の整数、ｔはｓ≦２t を満たす最小の整数である。
【００３２】
図１に示す表示装置は、ホストインターフェイス回路（以下、ホストＩ／Ｆ回路という）１２、および、命令デコーダ１３をさらに備え、システムバス１１を介してホストＣＰＵ（図示せず）に接続されている。ホストＣＰＵは、表示ＲＡＭ１４ａ、１４ｂに記憶された表示データを更新するときには、そのための命令（以下、描画命令という）を発行する。ホストＩ／Ｆ回路１２は、ホストＣＰＵから発行された描画命令を受け取り、命令デコーダ１３に出力する。命令デコーダ１３は、ホストＩ／Ｆ回路１２から出力された描画命令を解析し、表示ＲＡＭ１４ａに記憶された表示データを更新すると共に、表示ＲＡＭ１４ｂに記憶された表示データを更新する。
【００３３】
図１に示す表示装置は、ある画面を表示している間は当該画面の表示データが更新されないように構成されている。より詳細には、この表示装置には２画面分の表示ＲＡＭ１４ａ、１４ｂが設けられており、一方が画面表示に、他方が画面更新に利用され、両者の役割は１画面の表示が完了したときに切り替えられる。命令デコーダ１３は、ホストＩ／Ｆ回路１２から描画命令を受けると、画面更新用の表示ＲＡＭに記憶された表示データのみを直ちに更新し、１画面の表示が完了し、画面表示用の表示ＲＡＭが画面更新用の表示ＲＡＭに切り替えられた後に、当該表示ＲＡＭに記憶された表示データを更新する。以下、特に断らない限り、表示ＲＡＭ１４ａ、１４ｂのうち画面表示用の表示ＲＡＭを、単に「表示ＲＡＭ」という。
【００３４】
行駆動回路２０、列駆動回路３０、および、表示データ比較回路５０は、有機ＥＬパネル４０の駆動回路を形成する。図１に示すように、行駆動回路２０は、走査回路２１、スイッチ回路２２、比較結果記憶回路２３、および、行選択信号生成回路２４を含み、表示データ比較回路５０は、基準ラインメモリ５１、比較ラインメモリ５２、および、比較回路５３を含んでいる。
【００３５】
走査回路２１は、１ライン時間ごとに有機ＥＬ素子の行を順次選択し、１本だけが選択を示す値（例えば１）となるｎ本の走査信号を行選択信号生成回路２４に出力する。行駆動回路２０は、走査回路２１で選択中の行を表示ＲＡＭに通知するとともに、走査回路２１で次に選択される行を表示データ比較回路５０に通知する。
【００３６】
基準ラインメモリ５１と比較ラインメモリ５２とは、少なくとも１行分の表示データを記憶可能な容量を有している。比較回路５３は、排他的論理和（Ｅｘｃｌｕｓｉｖｅ  ＯＲ）回路を有しており、これを用いて基準ラインメモリ５１の記憶内容と比較ラインメモリ５２の記憶内容とを比較する。表示データ比較回路５０は、後述する比較処理（図５）を実行することにより、表示ＲＡＭに記憶された表示データの中から、行駆動回路２０から通知された行（すなわち、走査回路２１で次に選択される行）を基準行とし、基準行と同じ内容の行を検出する。表示データ比較回路５０は、比較処理を行うときに、表示データの各行が走査回路２１で次に選択される行と同じ内容か否かを示す比較結果６１を出力する。比較結果記憶回路２３は、表示データ比較回路５０から出力された比較結果６１をｎ行分記憶する。
【００３７】
行選択信号生成回路２４は、走査回路２１から出力された走査信号と比較結果記憶回路２３に記憶された比較結果とに基づき、ｎ本の行選択信号を生成する。行選択信号は、対応する走査信号が選択を示す値である場合、または、対応する比較結果が「同じ内容」を示す値である場合には、選択を示す値（例えば１）となる。それ以外の場合、行選択信号は、非選択を示す値（例えば０）となる。
【００３８】
スイッチ回路２２は、行選択信号生成回路２４から出力された行選択信号に従い、行配線Ｒ１〜Ｒｎを選択状態および非選択状態のいずれかに制御する。このよう図１に示す表示装置では、走査回路２１がｊ行目を選択しているときには、行配線Ｒｊと、ｊ行目と同じ内容の行の行配線とが、同時に選択状態に制御される。
【００３９】
一方、表示ＲＡＭは、行駆動回路２０から通知された行（すなわち、走査回路２１で選択中の行）の表示データを出力する。列駆動回路３０は、表示ＲＡＭから出力された表示データに応じた必要量の電流を列配線Ｃ１〜Ｃｍに供給する。例えば、走査回路２１がｊ行目を選択している場合、列駆動回路３０は、表示ＲＡＭから読み出したｊ行目の表示データに応じた必要量の電流Ｉ1j〜Ｉmjを列配線Ｃ１〜Ｃｍに供給する。
【００４０】
走査回路２１がｊ行目を選択しているときに、行配線Ｒ１〜Ｒｎのうち１本の行配線だけが選択状態に制御されている場合には、ｊ行目の有機ＥＬ素子には、列駆動回路３０から供給された電流Ｉ1j〜Ｉmjがそのまま流れる。したがって、ｊ行目の有機ＥＬ素子は、電流Ｉ1j〜Ｉmjに応じた輝度で発光する。
【００４１】
一方、走査回路２１がｊ行目を選択しているときに、行配線Ｒ１〜Ｒｎのうちａ本（ａは２以上の整数）の行配線が選択状態に制御されている場合には、列駆動回路３０から供給された電流Ｉ1j〜Ｉmjはａ分割され、ｊ行目の有機ＥＬ素子には電流Ｉ1j〜Ｉmjのａ分の１が流れる。したがって、ｊ行目の有機ＥＬ素子は、電流Ｉ1j／ａ〜Ｉmj／ａに応じた輝度で発光する。このとき、ｊ行目以外の有機ＥＬ素子も、行配線が選択状態に制御されていれば、同じ輝度で（すなわち、電流Ｉ1j／ａ〜Ｉmj／ａに応じた輝度で）発光する。
【００４２】
図２〜図４を参照して、図１に示す表示回路の動作の具体例を説明する。ここでは例として、表示ＲＡＭに記憶された表示データでは、２行目と４行目の内容が同じであり、それ以外の行の内容は互いに異なるものとする。以下、ｊ行目の表示データと同じ内容の行を検出する処理を「ｊ行目の比較処理」といい、走査回路２１がｊ行目を選択している期間を「第ｊライン時間」という。
【００４３】
図２は、行配線Ｒ１〜Ｒｎの電圧変化を示すタイミングチャートである。第ｎライン時間では、表示データ比較回路５０は１行目の比較処理を行う。１行目の比較処理により、１行目と同じ内容の行は存在しないという比較結果が得られる。行駆動回路２０は、この比較結果に基づき、図２に示すように、第１ライン時間では行配線Ｒ１のみを選択状態（ここでは、ローレベル電圧）に制御する。
【００４４】
第１ライン時間では、表示データ比較回路５０は２行目の比較処理を行う。２行目の比較処理により、４行目は２行目と同じ内容であるという比較結果が得られる。行駆動回路２０は、この比較結果に基づき、図２に示すように、第２ライン時間では行配線Ｒ２と行配線Ｒ４とを同時に選択状態に制御する。
【００４５】
以下同様に、３行目と同じ内容の行は存在しないという比較結果に基づき、第３ライン時間では、行配線Ｒ３のみが選択状態に制御される。また、２行目は４行目と同じ内容であるという比較結果に基づき、第４ライン時間では、行配線Ｒ４と行配線Ｒ２とが同時に選択状態に制御される。
【００４６】
図３は、第１ライン時間において、有機ＥＬパネル４０に電流が流れる様子を示す図であり、図４は、第２ライン時間において、有機ＥＬパネル４０に電流が流れる様子を示す図である。図３および図４において、ダイオードは、有機ＥＬパネル４０に形成された有機ＥＬ素子を表す。
【００４７】
図３および図４に示すように、スイッチ回路２２は、ｎ本の行配線Ｒ１〜Ｒｎに対応して、ｎ個のスイッチを含んでいる。行配線Ｒｊに対応したスイッチは、対応する行選択信号が選択を示す値である場合には、行配線Ｒｊをローレベル電圧である接地電圧に接続し、それ以外の場合には、行配線Ｒｊをハイレベル電圧に接続する。列駆動回路３０は、列配線Ｃ１〜Ｃｍに対応して、ｎ個のスイッチとｎ個の定電流源とを含んでいる。列配線Ｃｉに対応した定電流源は、表示ＲＡＭから読み出された表示データに応じた必要量の電流を供給する。列駆動回路３０内のスイッチは、所定の時間だけ、列配線Ｃ１〜Ｃｍに定電流源を接続する機能を有する。
【００４８】
第１ライン時間（図３を参照）では、行配線Ｒ１〜Ｒｎのうち行配線Ｒ１のみが選択状態（ここでは、ローレベル電圧）に制御され、列配線Ｃ１〜Ｃｍには電流Ｉ11〜Ｉm1が供給される。この場合、電流Ｉ11は、有機ＥＬ素子Ｐ11を経由して行配線Ｒ１に流れ込む。したがって、有機ＥＬ素子Ｐ11は、電流Ｉ11に応じた輝度で発光する。同様に、１行目に配置された他の有機ＥＬ素子Ｐ21〜Ｐm1も、それぞれ、電流Ｉ21〜Ｉm1に応じた輝度で発光する。
【００４９】
一方、第２ライン時間（図４を参照）では、行配線Ｒ２と行配線Ｒ４とが同時に選択状態に制御され、列配線Ｃ１〜Ｃｍには電流Ｉ12〜Ｉm2が供給される。列配線Ｃ１に供給された電流Ｉ12のうち、半分は有機ＥＬ素子Ｐ12を経由して行配線Ｒ２に流れ込み、残り半分は有機ＥＬ素子Ｐ14を経由して行配線Ｒ４に流れ込む。したがって、有機ＥＬ素子Ｐ12は、列配線Ｃ１に供給された電流Ｉ12の半分（すなわち、電流Ｉ12／２）に応じた輝度で発光し、これと同時に、有機ＥＬ素子Ｐ14も有機ＥＬ素子Ｐ12と同じ輝度で発光する。同様に、２行目に配置された他の有機ＥＬ素子Ｐ22〜Ｐm2も、それぞれ電流Ｉ22／２〜Ｉm2／２に応じた輝度で発光し、これと同時に、４行目に配置された他の有機ＥＬ素子Ｐ24〜Ｐm4も、それぞれ有機ＥＬ素子Ｐ22〜Ｐm2と同じ輝度で発光する。
【００５０】
同様に、第３ライン時間では、３行目の有機ＥＬ素子Ｐ13〜Ｐm3が、それぞれ電流Ｉ13〜Ｉm3に応じた輝度で発光する。第４ライン時間では、４行目の有機ＥＬ素子Ｐ14〜Ｐm4がそれぞれ電流Ｉ14／２〜Ｉm4／２に応じた輝度で発光し、これと同時に、２行目の有機ＥＬ素子Ｐ12〜Ｐm2も有機ＥＬ素子Ｐ14〜Ｐm4と同じ輝度で発光する。
【００５１】
このように、１行目の有機ＥＬ素子は、第１ライン時間において電流Ｉ11〜Ｉm1に応じた輝度で発光し、３行目の有機ＥＬ素子は、第３ライン時間において電流Ｉ13〜Ｉm3に応じた輝度で発光する。また、２行目の有機ＥＬ素子は、第２ライン時間において電流Ｉ12／２〜Ｉm2／２に応じた輝度で発光した後、第４ライン時間において電流Ｉ14／２〜Ｉm4／２に応じた輝度で発光する。４行目の有機ＥＬ素子は、２行目の有機ＥＬ素子と同時に同じ輝度で発光する。
【００５２】
したがって、１行目および３行目の有機ＥＬ素子は、表示データに応じた輝度で発光する。また、表示データの２行目と４行目とは同じ内容であるから、電流Ｉ12〜Ｉm2と電流Ｉ14〜Ｉm4とは等しい。したがって、２行目の有機ＥＬ素子は、第２ライン時間と第４ライン時間において、それぞれ電流Ｉ12／２〜Ｉm2／２に応じた輝度で発光することになり、２行目の有機ＥＬ素子が第２ライン時間において電流Ｉ12〜Ｉm2に応じた輝度で発光した場合と同じ結果が得られる。よって、２行目の有機ＥＬ素子も、表示データに応じた輝度で発光する。同様に、４行目の有機ＥＬ素子も、表示データに応じた輝度で発光する。このように、図１に示す表示装置によれば、表示ＲＡＭに記憶された表示データに基づき、有機ＥＬパネル４０に所望の輝度で画面表示を行うことができる。
【００５３】
以下、図５および図６を参照して、図１に示す表示装置の詳細を説明する。図５は、表示データ比較回路５０が実行するｊ行目の比較処理を示すフローチャートである。図５に示す比較処理では、比較対象となる行を特定するために、変数ｋが使用される。
【００５４】
ｊ行目の比較処理では、まず、表示ＲＡＭに記憶された表示データのうちｊ行目の表示データを、基準ラインメモリ５１に転送する（ステップＳ１０１）。次に、ｋに（ｊ＋１）を設定する。ただし、ｊがｎ（行配線の本数）に等しい場合には、ｋに１を設定する（ステップＳ１０２）。次に、表示ＲＡＭに記憶された表示データのうちｋ行目の表示データを、比較ラインメモリ５２に転送する（ステップＳ１０３）。
【００５５】
次に、基準ラインメモリ５１と比較ラインメモリ５２の内容が同じか否かを判断する（ステップＳ１０４）。ステップＳ１０４は、比較回路５３を用いて行われる。内容が同じ場合には、比較結果記憶回路２３にｋ番目の比較結果として値１が書き込まれ（ステップＳ１０５）、内容が異なる場合には、比較結果記憶回路２３にｋ番目の比較結果として値０が書き込まれる（ステップＳ１０６）。
【００５６】
次に、ｋがｊに等しいか否かを判断し（ステップＳ１０７）、両者が等しい場合には、処理を終了する。両者が等しくない場合には、ｋに１を加算する。ただし、加算前のｋがｎに等しい場合には、ｋに１を設定する（ステップＳ１０８）。その後、ｊ行目の比較処理は、ステップＳ１０３へ進む。
【００５７】
図５に示す比較処理を実行する際、基準ラインメモリ５１は、行駆動回路２０から通知された行（すなわち、走査回路２１で次に選択される行）の表示データを記憶する。比較ラインメモリ５２には、行駆動回路２０から通知された行以外の行（すなわち、走査回路２１で次に選択される行以外の行）の表示データが順次書き込まれる。比較回路５３は、比較ラインメモリ５２の記憶内容が更新されるたびに、基準ラインメモリ５１の記憶内容と比較ラインメモリ５２の記憶内容とが一致するか否かを調べる。したがって、図５に示す比較処理を実行することにより、ある行と同じ内容の行を少ない回路量で容易に検出することができる。
【００５８】
図６は、行駆動回路２０の回路図である。比較結果記憶回路２３は、例えば、ｎ個のフリップフロップを用いて構成される。各フリップフロップのデータ入力端子には、比較回路５３から出力された比較結果６１が与えられる。また、ｋ番目（ｋは１以上ｎ以下の整数）のフリップフロップのクロック端子には、ｋ番目の完了信号Ｅｋが与えられる。表示データ比較回路５０は、比較処理（図５）のステップＳ１０５またはＳ１０６を実行するときに、表示データのｊ行目とｋ行目との比較結果６１を出力するとともに、ｋ番目の完了信号Ｅｋを出力する。したがって、ｊ行目の比較処理が完了した時点では、比較結果記憶回路２３は、表示データ比較回路５０で得られた、ｊ行目と同じ内容か否かを示す値を行ごとに記憶している。
【００５９】
なお、図６に示す例では、比較結果記憶回路２３をｎ個のフリップフロップを用いて構成することとしたが、ｎビットの情報を記憶できる任意の回路を比較結果記憶回路２３として使用してもよい。例えば、ＳＲＡＭやＤＲＡＭなどを用いて比較結果記憶回路２３を構成してもよい。
【００６０】
走査回路２１は、例えば、データを巡回シフトできるように接続されたｎ個のフリップフロップを用いて構成される。ｎ個のフリップフロップの出力のうち、１つの出力だけが選択を示す値（ここでは１）となる。また、各フリップフロップのデータ入力端子には、タイマ回路（図示せず）から所定の時間間隔で出力される水平同期信号が与えられる。このように構成された走査回路２１は、選択中か否かを示す値を行ごとに記憶し、１ライン時間ごとに記憶内容を巡回シフトする。
【００６１】
なお、図６に示す例では、走査回路２１は記憶内容を巡回シフトすることとしたが、走査回路は少なくとも記憶内容をシフトする機能を有していればよい。このように構成された走査回路の初段のフリップフロップには、１フレーム時間ごとに所定の値（例えば１）となる信号を供給すればよい。
【００６２】
行選択信号生成回路２４は、ｎ個の論理ゲート（ここではＯＲゲート）を用いて構成される。各ＯＲゲートは、比較結果記憶回路２３から出力されたｎ本の信号と走査回路２１から出力されたｎ本の走査信号との論理和を行ごとに求め、求めた論理和をｎ本の行選択信号としてスイッチ回路２２に出力する。スイッチ回路２２に含まれるスイッチは、上述したように、行選択信号が選択を示す値である場合には、行配線Ｒｊをローレベル電圧に接続し、それ以外の場合には、行配線Ｒｊをハイレベル電圧に接続する。
【００６３】
このような行駆動回路２０は、従来の行駆動回路９０（図７）に、行ごとに値を記憶する回路と少量の論理回路を追加することにより、簡単に得ることができる。
【００６４】
以下、図１に示す表示装置が奏する特有の効果を説明する。この表示装置では、表示データの中に同じ内容の行が含まれている場合には、複数の行配線が同時に選択状態に制御される。このため、ａ本（ａは２以上の整数）の行配線を同時に選択状態に制御したとき、各行の有機ＥＬ素子を流れる電流の量は、列駆動回路３０から供給された電流の量のａ分の１になり、各行の有機ＥＬ素子は、列駆動回路３０から供給された電流のａ分の１の電流に応じた輝度で（すなわち、一般的なデューティー駆動を行う場合のａ分の１の輝度で）発光する。
【００６５】
一般に、自発光型表示素子は高い輝度で発光するほど早く劣化し、例えば、有機ＥＬ素子の半減寿命は輝度の約２乗に反比例することが経験的に知られている。図１に示す表示装置では、各行の有機ＥＬ素子は、１フレーム時間内のａライン時間において発光する。このように一般的なデューティー駆動を行う場合と比べて、有機ＥＬ素子はａ倍の頻度で発光するので、有機ＥＬ素子の寿命に与える影響もａ倍になる。ところが、一般的なデューティー駆動を行う場合と比べて、有機ＥＬ素子に流れる電流の量はａ分の１になるので、有機ＥＬ素子の寿命に与える影響はａ2 分の１になる。両者を合わせると、図１に示す表示装置では、有機ＥＬ素子の寿命に与える影響は、一般的なデューティー駆動を行う場合のａ分の１になる。よって、図１に示す表示装置によれば、有機ＥＬ素子、有機ＥＬパネルおよび表示装置の寿命を延ばすことができる。
【００６６】
例えば、行配線の数ｍが６４である場合に、有機ＥＬパネル４０を１００ｃｄ／ｍ2 の輝度で発光させる場合、一般的なデューティー駆動では、各有機ＥＬ素子を６４００ｃｄ／ｍ2 の輝度で発光させる必要がある。これに対して、図１に示す表示装置では、表示データの中に同じ内容の行が２行含まれている場合には、各行の有機ＥＬ素子は３２００ｃｄ／ｍ2 の輝度で発光し、表示データの中に同じ内容の行が４行含まれている場合には、各行の有機ＥＬ素子は１６００ｃｄ／ｍ2 の輝度で発光する。このため、有機ＥＬ素子の寿命に与える影響は、それぞれ、２分の１あるいは４分の１になる。よって、有機ＥＬ素子、有機ＥＬパネルおよび表示装置の寿命を延ばすことができる。
【００６７】
以上に示すように、本実施形態に係る表示装置によれば、表示データの中に同じ内容の行が含まれている場合には、複数の行配線が同時に選択状態に制御され、ａ本の行配線を同時に選択状態に制御した場合、有機ＥＬ素子はａ分の１の輝度で発光する。したがって、高い輝度で発光するほど劣化しやすい有機ＥＬ素子の劣化を遅らせることができる。また、有機ＥＬ素子はａ倍の頻度で発光するので、所望の輝度で画面を表示することができる。このように、画面表示機能を損なうことなく、有機ＥＬ素子、有機ＥＬパネルおよび表示装置を長寿命化することができる。
【００６８】
また、表示データ比較回路５０は、行駆動回路２０で次に選択される行を基準行とし、基準行と同じ内容の行を検出するので、表示データ比較回路５０で得られた結果の記憶量を減らすことができる。また、表示データ比較回路５０は比較対象のデータを両方とも記憶するので、データの入力および比較を自由なタイミングで行うことができる。また、表示データ比較回路５０は１画面分の表示データの中から同じ内容の行を検出するので、広い範囲から同じ内容の行を検出し、長寿命化の効果を高めることができる。
【００６９】
なお、本実施形態に係る表示装置については、各種の変形例を構成することができる。上記の説明では、表示データ比較回路５０は、行駆動回路２０で次に選択される行について比較処理を行うこととした。しかしながら、表示データ比較回路は、行駆動回路２０がある行を選択するより前に当該行の比較処理を完了していればよく、その条件を満たす限り、表示データ比較回路の構成は任意でよい。
【００７０】
例えば、表示データ比較回路は、１画面未満の表示データの中から、行駆動回路２０で次に選択される行と同じ内容の行を検出することとしてもよい。このように同じ内容の行を検出する範囲を制限することにより、少ない計算量で長寿命化の効果を奏することができる。このような表示データ比較回路は、図５に示す比較処理においてｋの取り得る範囲を制限すれば得られる。
【００７１】
あるいは、表示データ比較回路は、ラインメモリとして基準ラインメモリ５１のみを備え、比較回路は、表示ＲＡＭに記憶された各行の表示データが基準ラインメモリ５１の記憶内容と一致するか否かを順次調べることとしてもよい。このように比較対象のデータの一方を記憶することにより、同じデータの繰り返し入力を防止することができる。
【００７２】
また、１画面の表示を行っている間に、当該画面の表示データが更新されないように構成されている限り、表示装置は、必ずしも２画面分の表示ＲＡＭを備えていなくてもよい。例えば、１画面分の表示ＲＡＭを備えた表示装置では、画面表示のために表示データを読み出す時間帯と、画面更新のための時間帯を分ければよい。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施形態に係る表示装置の構成を示すブロック図である。
【図２】図１に示す表示装置の行配線の電圧変化を示すタイミングチャートである。
【図３】図１に示す表示装置において、有機ＥＬパネルに電流が流れる様子（第１の例）を示す図である。
【図４】図１に示す表示装置において、有機ＥＬパネルに電流が流れる様子（第２の例）を示す図である。
【図５】図１に示す表示装置における比較処理を示すフローチャートである。
【図６】図１に示す表示装置の行駆動回路の回路図である。
【図７】従来の表示装置の構成を示すブロック図である。
【図８】従来の表示装置の行配線の電圧変化を示すタイミングチャートである。
【符号の説明】
【００７４】
１１…システムバス
１２…ホストＩ／Ｆ回路
１３…命令デコーダ
１４…表示ＲＡＭ
２０…行駆動回路
２１…走査回路
２２…スイッチ回路
２３…比較結果記憶回路
２４…行選択信号生成回路
３０…列駆動回路
４０…有機ＥＬパネル
５０…表示データ比較回路
５１…基準ラインメモリ
５２…比較ラインメモリ
５３…比較回路
６１…比較結果
【図１】
2007033584.tif 000003
【図２】
2007033584.tif 000004
【図３】
2007033584.tif 000005
【図４】
2007033584.tif 000006
【図５】
2007033584.tif 000007
【図６】
2007033584.tif 000008
【図７】
2007033584.tif 000009
【図８】
2007033584.tif 000010