(57)【要約】【課題】表示装置における表示領域よりも配線幅の狭い周辺駆動回路領域において、互いに異なる配線層間を接続するコンタクトプラグの接触不良による歩留りや信頼性の低下を防止する。【解決手段】表示領域２よりも配線幅が狭い周辺駆動回路領域３における第２の層間絶縁膜１０の膜厚を、表示領域２における第１の層間絶縁膜９の膜厚よりも薄くしたことで、周辺駆動回路領域３におけるコンタクトホールのアスペクト比を、表示領域２におけるアスペクト比に近づけることができ、スパッタリング法によりコンタクトホール内部に形成されたソース電極１３及びドレイン電極１４が、多結晶シリコン膜６と接続しやすくなる。【選択図】図２
2007033786.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に、下層配線層及び上層配線層の間に配置された第１の層間絶縁膜に設けられた第１のコンタクトホール内部に、当該下層配線層と当該上層配線層とを接続する第１のコンタクトプラグが埋設された表示領域と、
当該表示領域の周辺において、前記表示領域よりも配線幅が狭く設定され、下層配線層及び上層配線層の間に配置された第２の層間絶縁膜に設けられた第２のコンタクトホール内部に、当該下層配線層と当該上層配線層とを接続する第２のコンタクトプラグが埋設された周辺回路を備えた周辺回路領域と、を有する表示装置であって、
前記第１の層間絶縁膜の膜厚よりも、前記第２の層間絶縁膜の膜厚が薄いことを特徴とする表示装置。
【請求項２】
前記第２のコンタクトホールのアスペクト比が、前記第１のコンタクトホールのアスペクト比と同一になるように前記第２の層間絶縁膜の膜厚を薄くすることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示領域においては、前記上層配線層及び更に上層の配線層の間に配置された第３の層間絶縁膜に設けられた第３のコンタクトホール内部に、当該上層配線層と当該さらに上層の配線層とを接続する第３のコンタクトプラグが埋設され、
前記周辺回路領域においては、前記表示領域よりも配線幅が狭く設定され、前記上層配線層及び更に上層の配線層の間に配置された第４の層間絶縁膜に設けられた第４のコンタクトホール内部に、当該上層配線層と当該更に上層の配線層とを接続する第４のコンタクトプラグが埋設され、
前記第３の層間絶縁膜の膜厚よりも、前記第４の層間絶縁膜の膜厚が薄いことを特徴とする請求項１若しくは請求項２に記載の表示装置。
【請求項４】
前記第４のコンタクトホールのアスペクト比が、前記第３のコンタクトホールのアスペクト比と同一になるように前記第４の層間絶縁膜の膜厚を薄くすることを特徴とする請求項３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ表示装置において、ガラス基板上に多結晶シリコンを用いて、表示領域に複数の画素薄膜トランジスタ（以下、ＴＦＴと称する）と、その周辺の領域に周辺駆動回路とを一体的に形成することで、外付け部品点数の削減による低コスト化、モジュールの小型実装化が可能なＳｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ（以下、ＳＯＧと称する）技術が注目されている。
【０００３】
一般に、ＳＯＧ化された表示装置において、表示領域の画素ＴＦＴと、周辺駆動回路を構成するＴＦＴとでは、その用途が異なるために、ＴＦＴの動作特性や微細化に対する要求が異なる。
【０００４】
これに対し、最近では、画素ＴＦＴ及び周辺駆動回路を構成するＴＦＴそれぞれの活性層に適切な濃度の不純物を注入することで、最適なＴＦＴの動作特性を得ることが可能な技術が開示されている（例えば、特許文献１参照）。
【０００５】
一方で、高精細、狭額縁を維持しつつ、更なる高集積化を実現するためには、特に、周辺駆動回路のＴＦＴ及び配線を、表示領域よりも微細化する必要がある。このため、周辺駆動回路ではＴＦＴ及び配線の占める割合が増え、それに伴い上層配線層と下層配線層とを接続するコンタクトプラグの数が多くなる。
【０００６】
次に、コンタクトプラグについて、図１３及び図１４を用いて説明する。
【０００７】
図１３及び図１４は、コンタクトプラグの形成過程を示す断面図である。まず、図１３に示すように、絶縁性基板１０１上に形成された下層配線層１０２上の層間膜１０３にコンタクトホール１０４を設ける。
【０００８】
次に、図１４に示すように、物理気相成長法（以下、ＰＶＤ法と称する）であるスパッタリング法により、コンタクトホール１０４内及び層間膜１０３上に金属膜を成膜させ、コンタクトプラグ１０５および上層配線層１０６が形成される。
【特許文献１】特開２００１−７３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、表示領域よりも微細化された周辺駆動回路領域においては、配線幅が狭いためにコンタクトホールのホール径が小さくなる。このため、コンタクトホールのホール径と深さとの比で定義されるコンタクトホールのアスペクト比が低下する。
【００１０】
一般に、アスペクト比の値が低いコンタクトホールにおいて、スパッタリング法を用いて金属膜を成膜すると、層間膜上に成膜される上層配線層の膜厚に対し、コンタクトホールの内部に成膜されるコンタクトプラグの膜厚が非常に薄くなる、或いは成膜されない場合があり、このため、上層配線層と下層配線層とを接続するコンタクトプラグにおいて、接触不良が生じ、表示装置の歩留まりや信頼性が低下するという問題がある。
【００１１】
本発明は、上記に鑑みてなされたものであり、表示装置における表示領域よりも配線幅の狭い周辺駆動回路領域において、互いに異なる配線層間を接続するコンタクトプラグの接触不良による歩留りや信頼性の低下を防止することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る表示装置は、絶縁性基板上に、下層配線層及び上層配線層の間に配置された第１の層間絶縁膜に設けられた第１のコンタクトホール内部に、下層配線層と上層配線層とを接続する第１のコンタクトプラグが埋設された表示領域と、表示領域の周辺において、表示領域よりも配線幅が狭く設定され、下層配線層及び上層配線層の間に配置された第２の層間絶縁膜に設けられた第２のコンタクトホール内部に、下層配線層と上層配線層とを接続する第２のコンタクトプラグが埋設された周辺回路を備えた周辺回路領域と、を有する表示装置であって、第１の層間絶縁膜の膜厚よりも、第２の層間絶縁膜の膜厚が薄いことを特徴とする。
【００１３】
本発明にあっては、表示領域よりも配線幅が狭い周辺回路領域における第２の層間絶縁膜の膜厚を、表示領域における第１の層間絶縁膜の膜厚よりも薄くすることで、周辺回路領域における第２のコンタクトホールのアスペクト比を、表示領域における第１のコンタクトホールのアスペクト比に近づけることができ、ＰＶＤ法により形成された第２のコンタクトプラグが上層配線層と下層配線層とを接続しやすくなる。
【００１４】
また、上記表示装置において、第２のコンタクトホールのアスペクト比が、第１のコンタクトホールのアスペクト比と同一になるように第２の層間絶縁膜の膜厚を薄くすることを特徴とする。
【００１５】
本発明にあっては、周辺回路領域におけるコンタクトホールのアスペクト比が、表示領域におけるコンタクトホールのアスペクト比と同一になるように第２の層間絶縁膜の膜厚を薄くすることで、第２のコンタクトプラグが上層配線層と下層配線層とをより接続しやすくなる。
【００１６】
上記表示領域においては、上層配線層及び更に上層の配線層の間に配置された第３の層間絶縁膜に設けられた第３のコンタクトホール内部に、上層配線層と更に上層の配線層とを接続する第３のコンタクトプラグが埋設され、上記周辺回路領域においては、表示領域よりも配線幅が狭く設定され、上層配線層及びさらに上層の配線層の間に配置された第４の層間絶縁膜に設けられた第４のコンタクトホール内部に、上層配線層と更に上層の配線層とを接続する第４のコンタクトプラグが埋設され、第３の層間絶縁膜の膜厚よりも、第４の層間絶縁膜の膜厚が薄いことを特徴とする。
【００１７】
本発明にあっては、表示領域よりも配線幅が狭い周辺回路領域における第４の層間絶縁膜の膜厚を、表示領域における第３の層間絶縁膜の膜厚よりも薄くすることで、周辺回路領域における第４のコンタクトホールのアスペクト比を適切な値とすることができ、ＰＶＤ法により形成された第４のコンタクトプラグが異なる配線層同士を接続しやすくなる。
【００１８】
また、上記表示装置において、第４のコンタクトホールのアスペクト比が、第３のコンタクトホールのアスペクト比と同一になるように第４の層間絶縁膜の膜厚を薄くすることを特徴とする。
【００１９】
本発明にあっては、周辺回路領域におけるコンタクトホールのアスペクト比が、表示領域におけるコンタクトホールのアスペクト比と同一になるように第４の層間絶縁膜の膜厚を薄くすることで、第４のコンタクトプラグが上層配線層と下層配線層とをより接続しやすくなる。
【発明の効果】
【００２０】
本発明の表示装置によれば、表示領域よりも配線幅の狭い周辺回路領域において、互いに異なる配線層間を接続するコンタクトプラグの接触不良による歩留りや信頼性の低下を防止することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を用いて説明する。
【００２２】
図１は、本実施の形態に係る液晶表示装置の表示パネルを上から見た平面図である。同図に示すように、表示パネル１は、表示領域２と、周辺駆動回路領域３とを有する。
【００２３】
表示領域２は、画像を表示するための複数の画素ＴＦＴを有する。周辺駆動回路領域３は、表示領域２の周囲に位置し、駆動回路用素子であるＴＦＴで構成された周辺駆動回路を有する。これら画素ＴＦＴ及び周辺駆動回路は同一のガラス基板上に一体的に形成されている。
【００２４】
ここで周辺駆動回路とは、走査線駆動回路、信号線駆動回路、インターフェース回路、タイミングジェネレータ、リファレンスドライバ、対向電極ドライバ、ＤＣ／ＤＣコンバータ、メモリなど、液晶表示を行うために必要な回路群を示す。
【００２５】
次に、本発明の表示パネルが有する表示領域及び周辺駆動回路領域の構成について図２の断面図を用いて説明する。尚、周辺駆動回路領域３においては、表示領域２よりも微細な設計ルールが用いられ、例えば、表示領域２に設けられるコンタクトホールのホール径４μｍに対して、周辺駆動回路領域３に設けられるコンタクトホールのホール径は２μｍとする。
【００２６】
図２は、図１の表示パネル１の表示領域２及び周辺駆動回路領域３の一部断面図である。同図に示すように、表示領域２は、絶縁性基板４と、絶縁性基板４上に形成されたアンダーコート膜５と、アンダーコート膜５上に形成された多結晶シリコン膜６上にさらに形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを備えるＴＦＴを有する。尚、ここでは表示パネル１において、絶縁性基板４と対向して配置される対向基板及び両基板間に配置される液晶層等の構成部材に関する説明は省略する。
【００２７】
さらにＴＦＴは、ゲート絶縁膜７及びゲート電極８を含む全面に形成された第１の層間絶縁膜９と、第１の層間絶縁膜９及びゲート絶縁膜７に設けられたコンタクトホールを通じて、ソース領域に接続するように形成されたソース電極１３と、ドレイン領域に接続するように形成されたドレイン電極１４とを備えている。ここで第１の層間絶縁膜９の膜厚ｔ１を、例えば８００ｎｍとする。
【００２８】
すなわち、８００ｎｍの膜厚ｔ１を有する第１の層間絶縁膜９に設けられたコンタクトホール内部に、多結晶シリコン膜６と接続するソース電極１３及びドレイン電極１４がコンタクトプラグとして埋設される。
【００２９】
さらにＴＦＴは、ソース電極１３とドレイン電極１４とを含む全面に形成された第３の層間絶縁膜１１と、第３の層間絶縁膜１１に設けられたコンタクトホールを通じてドレイン電極１４に接続するように形成された画素電極１５とを備えている。ここでも第３の層間絶縁膜１１の膜厚ｔ３を、８００ｎｍとする。
【００３０】
すなわち、ここでも８００ｎｍの膜厚ｔ３を有する第３の層間絶縁膜１１に設けられたコンタクトホール内部に、ドレイン電極１４と接続する画素電極１５がコンタクトプラグとして埋設される。
【００３１】
周辺駆動回路領域３は、絶縁性基板４と、絶縁性基板４上に形成されたアンダーコート膜５と、アンダーコート膜５上に形成された多結晶シリコン膜６上に更に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを備えるＴＦＴを有する。尚、ここでも表示パネル１において、絶縁性基板４と対向して配置される対向基板及び両基板間に配置される液晶層等の構成部材に関する説明は省略する。
【００３２】
さらにＴＦＴは、ゲート絶縁膜７及びゲート電極８を含む全面に形成された第２の層間絶縁膜１０と、第２の層間絶縁膜１０及びゲート絶縁膜７に設けられたコンタクトホールを通じて、ソース領域に接続するように形成されたソース電極１３と、ドレイン領域に接続するように形成されたドレイン電極１４とを備えている。ここで例えば、ドライエッチング処理により絶縁膜の一部を除去することで、第２の層間絶縁膜１０の膜厚ｔ２を５００ｎｍに設定する。
【００３３】
すなわち、５００ｎｍの膜厚ｔ２を有する第２の層間絶縁膜１０に設けられたコンタクトホール内部に、多結晶シリコン膜６と接続するソース電極１３及びドレイン電極１４がコンタクトプラグとして埋設される。
【００３４】
さらにＴＦＴは、ソース電極１３とドレイン電極１４とを含む全面に形成された第４の層間絶縁膜１２と、第４の層間絶縁膜１２に設けられたコンタクトホールを通じてドレイン電極１４とを接続するように形成された更に上層の配線層１７とを備えている。ここでも例えば、ドライエッチング処理により絶縁膜の一部を除去することで、第４の層間絶縁膜１２の膜厚ｔ４を５００ｎｍに設定する。
【００３５】
すなわち、ここでも５００ｎｍの膜厚ｔ４を有する第４の層間絶縁膜１２に設けられたコンタクトホール内部に、ドレイン電極１４と接続するさらに上層の配線層１７がコンタクトプラグとして埋設される。
【００３６】
次に、本発明の効果について説明する。まず、各領域におけるコンタクトホールのアスペクト比を計算する。アスペクト比Ｒはホール径φとホールの深さｄを用いて、次式（１）で表される。
【００３７】
Ｒ  ＝  φ  ／  ｄ         ・・・ （１）
ここで、ホールの深さｄは、ホールが設けられている層間絶縁膜の膜厚ｔにほぼ等しい。
【００３８】
表示領域２におけるコンタクトホールのホール径φＡは４μｍ、第１の層間絶縁膜９の膜厚ｔ１及び第３の層間絶縁膜１１の膜厚ｔ３は８００ｎｍなので、アスペクト比は５（＝４μｍ／８００ｎｍ）となる。
【００３９】
周辺駆動回路領域３におけるコンタクトホールのホール径φＢは２μｍ、第２の層間絶縁膜１０の膜厚ｔ２又は第４の層間絶縁膜１２の膜厚ｔ４は５００ｎｍなので、アスペクト比は式（１）より、４（＝２μｍ／５００ｎｍ）となる。
【００４０】
このように、周辺駆動回路領域３における層間絶縁膜の膜厚を、表示領域２における層間絶縁膜の膜厚よりも薄くすることで、周辺駆動回路領域３のコンタクトホールのアスペクト比を、表示領域２のアスペクト比に近づけることができる。
【００４１】
図３は、図１の断面図の周辺駆動回路領域３におけるドレイン電極１４付近を拡大した断面図である。同図に示すように、ドレイン電極１４は、主配線２５と上下のバリアメタル２６で構成される。主配線２５にはＡｌ，Ｃｕ等の金属材料又はそれらの合金が使用される。上下のバリアメタル２６は、主配線２５を構成する金属材料と、第１の層間絶縁膜９との密着性の向上及び金属材料が第１の層間絶縁膜９中へ拡散するのを防止する。
【００４２】
バリアメタル２６は主配線２５に比べて抵抗値が高く、できるだけ膜厚を薄くする必要があるので、例えば、膜厚は２０〜１００ｎｍの間で設定するのが望ましい。
【００４３】
同図では、コンタクトホール内部のドレイン電極１４が、第１の層間絶縁膜９上のドレイン電極１４と、多結晶シリコン膜６とを接続するコンタクトプラグとして機能する。周辺駆動回路領域３において、コンタクトホールのアスペクト比が改善されているので、コンタクトホール内部において、スパッタリング法により成膜された金属膜であるドレイン電極１４が多結晶シリコン膜６と接続しやすくなる。これは他のコンタクトプラグであるソース電極１３、更に上層の配線層１７においても同様の効果を有する。
【００４４】
したがって、本実施の形態によれば、表示領域２よりも配線幅が狭い周辺駆動回路領域３における第２の層間絶縁膜１０の膜厚を、表示領域２における第１の層間絶縁膜９の膜厚よりも薄くしたことで、周辺駆動回路領域３におけるコンタクトホールのアスペクト比を、表示領域２におけるアスペクト比に近づけることができ、スパッタリング法によりコンタクトホール内部に形成されたソース電極１３及びドレイン電極１４が、多結晶シリコン膜６と接続しやすくなる。
【００４５】
同様に、周辺駆動回路領域３における第４の層間絶縁膜１２の膜厚を、表示領域２における第３の層間絶縁膜１１の膜厚よりも薄くしたことで、コンタクトホール内部に形成された更に上層の配線層１７が、上層の配線層１６と接続しやすくなる。
【００４６】
また、本実施の形態においては、周辺駆動回路領域における第２の層間絶縁膜１０及び第４の層間絶縁膜１２の膜厚を５００ｎｍとしたことで、コンタクトホールのアスペクト比（４＝２μｍ／５００ｎｍ）が、表示領域２におけるコンタクトホールのアスペクト比（５＝４μｍ／８００ｎｍ）に近くなるように設定したが、これに限られるものではない。
【００４７】
例えば、表示領域と周辺駆動回路領域におけるコンタクトホールのアスペクト比が同一となるように、周辺駆動回路領域において、ドライエッチングの処理時間を調節することで、第２の層間絶縁膜１０の膜厚を４００ｎｍに設定してもよい。これにより、コンタクトホール内部に形成されたソース電極１３及びドレイン電極１４が、多結晶シリコン膜６とより接続しやすくなる。
【００４８】
同様に、第４の層間絶縁膜１２の膜厚を４００ｎｍに設定することで、コンタクトホール内部に形成された更に上層の配線層１７が、上層の配線層１６とより接続しやすくなる。
【００４９】
尚、本実施の形態においては、表示領域２及び周辺駆動回路領域３それぞれにおいて、層間絶縁膜と配線層とを２層を有する多層配線構造としたが、これに限られるものではなく、例えば、層間絶縁膜と配線層とをさらに増やし、２層以上の３層の層間絶縁膜及び配線層を有する多層配線構造であってもよい。
【００５０】
また、本実施の形態において、層間絶縁膜の膜厚は、ドライエッチングの処理時間によって任意の膜厚に設定するようにしたが、これに限られるものではない。第１の例として、積層膜の一部の除去をドライエッチングではなく、ウェットエッチングによって行ってもよい。
【００５１】
また、第２の例として、層間絶縁膜を積層構造にして、ドライエッチング時に上層側の層間絶縁膜のみを選択的に除去することで膜厚を設定してもよい。通常、ドライエッチングのエッチングレートは、エッチング条件（ガスの種類、圧力、電力など）やエッチングの対象となる膜（例えば、シリコン酸化膜、シリコン窒化膜）によって異なってくる。
【００５２】
図４は、層間絶縁膜を積層構造にした場合の膜厚の調整方法を説明する断面図である。同図に示すように、エッチングレートが速いエッチング条件や膜を上層側の層間絶縁膜２３とし、エッチングレートの遅いエッチング条件や膜を下層側の層間絶縁膜２４とすることで、上層側の層間絶縁膜２３除去時にオーバーエッチングがかけやすくなる。このため、エッチング時の処理時間や面内分布のばらつきを低減できるので、層間絶縁膜の膜厚調整を容易に行うことができる。
【００５３】
また、第３の例として、最初に、表示領域にのみ膜厚３００ｎｍの層間絶縁膜を形成し、その後、基板全面に膜厚５００ｎｍの層間絶縁膜を形成するようにしてもよい。
【００５４】
本実施の形態においては、スパッタリング法により、コンタクトプラグを薄膜形成したが、ＰＶＤ法を用いた薄膜形成法であれば、これに限られるものではなく、例えば、真空蒸着法による薄膜形成法であっても、本発明を適用することで、同様の効果を得ることができる。
【００５５】
本実施の形態においては、表示装置を液晶表示装置としたが、これに限られるものではなく、有機ＥＬを用いた表示装置であっても、本発明を適用することで、同様の効果を得ることができる。
【００５６】
次に、本実施の形態に係る表示装置の表示パネルの製造工程について図面を用いて説明する。まず、化学気相成長法（以下、ＣＶＤ法と称する）を用いて絶縁性基板上に薄膜を形成する。図５は、表示装置の製造方法を説明する第１の工程図である。同図に示すように、低融点ガラスなどから構成される絶縁性基板４上にアンダーコート膜５を形成する。アンダーコート膜５は、例えば、膜厚が５０ｎｍのシリコン窒化膜（絶縁性基板側）と、膜厚が１００ｎｍのシリコン酸化膜との積層膜又はシリコン窒化膜、シリコン酸化膜などとする。これらの膜は、プラズマＣＶＤ法やＬｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法（以下、ＬＰＣＶＤ法と称する）などを用いて連続的に形成することができる。次に、アンダーコート膜５上に、プラズマＣＶＤ法やＬＰＣＶＤ法などを用いて膜厚が５０ｎｍのアモルファスシリコン膜１８を形成する。
【００５７】
次に、ＴＦＴを形成する。図６は、第２の工程図である。同図に示すように、第１の工程で形成されたアモルファスシリコン膜１８に、エキシマレーザアニール法（以下、ＥＬＡと称する）などのアニール処理を施すことにより、結晶化させ多結晶シリコン膜６に改質させる。その後、多結晶シリコン膜６をエッチングしてパターニングする。
【００５８】
次に、絶縁性基板４全面にシリコン酸化膜からなる膜厚が１００ｎｍのゲート絶縁膜７を成膜する。ここでゲート絶縁膜７はシリコン酸化膜に限定されるものではなく、シリコン窒化膜、若しくはこれらの積層膜でもよい。また、必要に応じてイオン注入法などを用いて、フォトリソグラフィ法によるレジストをマスクとして、多結晶シリコン膜６の一部にリン（Ｐ）やボロン（Ｂ）などの不純物を注入する。
【００５９】
次に、膜厚が３００ｎｍのＭｏＷからなるゲート電極８を形成する。ここでゲート電極８の材料は、ＭｏＷに限定されるものではなく、Ａｌ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｃｒ，ドープド多結晶シリコンなど、若しくはこれらの合金を用いてもよい。
【００６０】
次に、イオン注入法などを用いて、フォトリソグラフィ法によるレジスト又はゲート電極８をマスクとして、多結晶シリコン膜６の一部にリンやボロンなどの不純物を注入する。これにより、Ｐ型及びＮ型ＴＦＴがそれぞれ形成される。
【００６１】
ここで多結晶シリコン膜６に注入したドーパント（ここではリンとボロン）の活性化処理を行う。活性化処理は、炉又はランプアニールなどを用いて、４００〜６００℃の熱処理にて行う。その後水素プラズマ処理を行い、拡散された水素は多結晶シリコン膜６に供給される。
【００６２】
次に、エッチングにより、表示領域と周辺駆動回路領域とで異なる膜厚の層間絶縁膜を形成する。図７は第３の工程図である。同図に示すように、ゲート電極８とゲート絶縁膜７を含む基板全面に膜厚が８００ｎｍの絶縁膜を形成する。絶縁膜は、例えばシリコン酸化膜やシリコン窒化膜とする。形成方法としては、例えばプラズマＣＶＤ法やＬＰＣＶＤ法、Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ（以下、ＳＯＧと称する）などの塗布法を用いる。
【００６３】
次に、表示領域２の絶縁膜上にレジストを形成して、ドライエッチングを実施する。尚、ドライエッチング処理は、絶縁膜すべてを除去するのではなく、ハーフエッチングとし、層間膜の一部（例えば、膜厚３００ｎｍ分）を除去する。尚、用いたレジスト１９は、ドライエッチング後に、アッシング処理により除去する。このようにして、周辺駆動回路領域３における第２の層間絶縁膜１０の膜厚を、表示領域２における第１の層間絶縁膜９の膜厚よりも薄く形成する。ここで表示領域２と周辺駆動回路領域３の境界領域の形状は、例えば階段状であり、第１の層間絶縁膜９と第２の層間絶縁膜１０との膜厚差３００ｎｍの段差を有する。
【００６４】
次に、図８の第４の工程図に示すように、第１の層間絶縁膜９及びゲート絶縁膜７に第１のコンタクトホール２０を設け、第２の層間絶縁膜１０及びゲート絶縁膜７に第２のコンタクトホール２１を設ける。
【００６５】
次に、図９の第５の工程図に示すように、第１の層間絶縁膜９上及び第１のコンタクトホール２０内部、第２の層間絶縁膜１０上及び第２のコンタクトホール２１内部に、スパッタリング法により、同一材料の金属膜２２を同時に成膜する。
【００６６】
次に、図１０の第６の工程図に示すように、例えばドライエッチングを用いて、金属膜２２を加工し、ソース電極１３、ドレイン電極１４、その他の上層配線層１６を形成する。
【００６７】
次に、図１１の第７の工程図に示すように、図７から図１０で説明した工程と同様の製造方法により、第３の層間絶縁膜１１及び第４の層間絶縁膜１２を形成し、さらにスパッタリング法により成膜した金属膜を加工し、画素電極１５及び更に上層の配線層１７を形成する。ここで画素電極１５には、ＩＴＯ、ＩＺＯなどの透明導電膜を用いる。
【００６８】
尚、上記表示装置の製造工程において形成される表示領域及び周辺駆動回路領域の境界の形状は、階段状としたが、これに限られるものではない。例えば、両領域の境界の形状は傾斜状であってもよい。
【００６９】
図１２は、表示領域と周辺駆動回路領域の境界付近の断面図である。同図に示すように、層間絶縁膜２７は、表示領域２と周辺駆動回路領域３の境界面で傾斜している。これにより層間絶縁膜２７上の配線２８は、両領域間を段差により切れることなくスムーズに接続することができる。また、傾斜をつける方法については、例えば、層間絶縁膜２７の形成時に、レジスト形成条件（例えば、レジスト材料、露光条件、ベーキング条件）を変化させることで端部に傾斜をつけたレジストを採用して、エッチングを行う。
【図面の簡単な説明】
【００７０】
【図１】本実施の形態に係る液晶表示装置の表示パネルを上から見た平面図である。
【図２】図１の表示パネルの表示領域及び周辺駆動回路領域の一部断面図である。
【図３】図１の断面図の周辺駆動回路領域におけるドレイン電極付近を拡大した断面図である。
【図４】積層構造にした層間絶縁膜の膜厚を調整する方法を示す断面図である。
【図５】図１の表示パネルの製造方法を説明する第１の工程図である。
【図６】図１の表示パネルの製造方法を説明する第２の工程図である。
【図７】図１の表示パネルの製造方法を説明する第３の工程図である。
【図８】図１の表示パネルの製造方法を説明する第４の工程図である。
【図９】図１の表示パネルの製造方法を説明する第５の工程図である。
【図１０】図１の表示パネルの製造方法を説明する第６の工程図である。
【図１１】図１の表示パネルの製造方法を説明する第７の工程図である。
【図１２】表示領域と周辺駆動回路領域の境界付近の断面図である。
【図１３】コンタクトプラグの第１の形成過程を示す断面図である。
【図１４】コンタクトプラグの第２の形成過程を示す断面図である。
【符号の説明】
【００７１】
１…表示パネル
２…表示領域
３…周辺駆動回路領域
４…絶縁性基板
５…アンダーコート膜
６…多結晶シリコン膜
７…ゲート絶縁膜
８…ゲート電極
９…第１の層間絶縁膜
１０…第２の層間絶縁膜
１１…第３の層間絶縁膜
１２…第４の層間絶縁膜
１３…ソース電極
１４…ドレイン電極
１５…画素電極
１６…ソース電極及びドレイン電極と同層の上層配線層
１７…更に上層の配線層
１８…アモルファスシリコン膜
１９…レジスト
２０…第１のコンタクトホール
２１…第２のコンタクトホール
２２…金属膜
２３…上層側の層間絶縁膜
２４…下層側の層間絶縁膜
２５…主配線
２６…バリアメタル
２７…層間絶縁膜
２８…配線
１０１…絶縁性基板
１０２…下層配線層
１０３…層間膜
１０４…コンタクトホール
１０５…コンタクトプラグ
１０６…上層配線層
φＡ…表示領域のコンタクトホールのホール径
φＢ…周辺駆動回路領域のコンタクトホールのホール径
ｔ１…第１の層間絶縁膜の膜厚
ｔ２…第２の層間絶縁膜の膜厚
ｔ３…第３の層間絶縁膜の膜厚
ｔ４…第４の層間絶縁膜の膜厚
【図１】
2007033786.tif 000003
【図２】
2007033786.tif 000004
【図３】
2007033786.tif 000005
【図４】
2007033786.tif 000006
【図５】
2007033786.tif 000007
【図６】
2007033786.tif 000008
【図７】
2007033786.tif 000009
【図８】
2007033786.tif 000010
【図９】
2007033786.tif 000011
【図１０】
2007033786.tif 000012
【図１１】
2007033786.tif 000013
【図１２】
2007033786.tif 000014
【図１３】
2007033786.tif 000015
【図１４】
2007033786.tif 000016