(57)【要約】【課題】  薄膜トランジスタの構成半導体(活性層)である酸化亜鉛を主成分とする酸化物半導体薄膜の表面層を保護する構造を有し、ドレイン・ソース間の低抵抗化などによる特性劣化を防止し得る高性能の薄膜トランジスタの提供。【解決手段】  絶縁基板上にソース・ドレイン電極が間隔を有して形成され、前記ソース・ドレイン電極の間にチャネルとして形成される酸化亜鉛ZnOを主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層の上表面及び側面を被覆してシリコン系絶縁膜にて形成されるゲート絶縁膜を有し、前記ゲート絶縁膜は、前記酸化物半導体薄膜層の上表面を被覆する第一ゲート絶縁膜と、前記第一ゲート絶縁膜の全面及び酸化物半導体薄膜の少なくとも側面を被覆する第二ゲート絶縁膜からなることを特徴とする薄膜トランジスタ。【選択図】  図１
2007073561.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上にソース・ドレイン電極が間隔を有して形成され、前記ソース・ドレイン電極の間にチャネルとして形成される酸化亜鉛ZnOを主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層の上表面及び側面を被覆してシリコン系絶縁膜にて形成されるゲート絶縁膜を有し、前記ゲート絶縁膜は、前記酸化物半導体薄膜層の上表面を被覆する第一ゲート絶縁膜と、前記第一ゲート絶縁膜の全面及び酸化物半導体薄膜の少なくとも側面を被覆する第二ゲート絶縁膜からなることを特徴とする薄膜トランジスタ。
【請求項２】
前記ソース・ドレイン電極が、金属、導電性酸化物、もしくは導電性酸化物により少なくとも一部を被覆された金属のいずれかからなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記金属が、Ti、Cr、Ta、Mo、W、Al、Cu、Niの金属単層もしくは積層体からなることを特徴とする請求項２記載の薄膜トランジスタ。
【請求項４】
前記金属が合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金であることを特徴とする請求項２記載の薄膜トランジスタ。
【請求項５】
前記シリコン系絶縁膜が、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiN）膜あるいは窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜のいずれかであることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記酸素を構成元素に含む化合物が、亜酸化窒素（N2O）であることを特徴とする請求項５に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタに係り、より詳しくは薄膜トランジスタの構成半導体(活性層)である酸化亜鉛を主成分とする酸化物半導体薄膜の表面層を保護する構造を有し、ドレイン・ソース間の低抵抗化などによる特性劣化を防止し得る高性能の薄膜トランジスタに関する。
【背景技術】
【０００２】
酸化亜鉛（ZnO）あるいは酸化マグネシウム亜鉛（ZnMgO）等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下TFTと略）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた薄膜半導体の研究開発が活発化している。
特に酸化亜鉛（ZnO）を半導体層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（a-Si:H）を半導体層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく優れたTFT特性を有する、並びに低温プロセスが可能である等の理由により積極的な開発が進められている。
【０００３】
従来報告されている、酸化亜鉛（ZnO）を半導体層として用いたTFT（ZnO−TFT）は、ボトムゲート型のものが主流である。
【０００４】
ボトムゲート型のZnO-TFTを開示したものとして、特許文献１、特許文献２などが例示できる。
【０００５】
特許文献１に開示されるボトムゲート型ZnO-TFTは、図４に示す如く、基板１０１、ゲート電極１０２、ゲート絶縁膜１０３、酸化亜鉛半導体薄膜１０４、ソース電極１０５、ドレイン電極１０６、保護膜１０７を有してなり、これら各構成をこの順に積層して形成されている。
【０００６】
特許文献２に開示されるボトムゲート型ZnO-TFTは、図５（ａ）に示す如く、基板１０８、ゲート電極１０９、ゲート絶縁膜１１０、ソース電極１１１、ドレイン電極１１２、酸化亜鉛半導体薄膜１１３を有してなり、これら各構成をこの順に積層して形成されている。実際に製造の最終工程においては、図５（ｂ）に示す如く、前記酸化亜鉛半導体薄膜１１３を被覆して保護膜１１４が形成される。
【０００７】
これら文献に開示されているボトムゲート構造は、基板側よりゲート電極およびゲート絶縁膜が形成され、その上面を被覆して酸化亜鉛半導体薄膜が形成されている構造であり、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート構造アモルファスシリコンTFTとのプロセスの互換性が高いため、ZnO-TFTにも多く用いられている。
【０００８】
しかしながら、半導体層（チャネル層）として用いる酸化亜鉛の結晶性の観点からは、多結晶薄膜を基板上に形成していく場合、成膜初期に形成される下地との界面付近の領域は結晶欠陥が多く、薄膜形成が進むにつれて結晶性が改善されていくという特徴がある。
薄膜トランジスタにおいて活性層として用いられる部分は、半導体層の中で、ゲート絶縁膜に近いごく薄い領域であり、この領域の結晶性が移動度等の薄膜トランジスタのTFT特性を大きく左右している。
ボトムゲート型の薄膜トランジスタにおいては、構造上、半導体層はゲート絶縁膜上に積層されているため、結晶性が不十分な成膜初期の領域を活性層として用いざるを得ず、十分な移動度が得られないという問題点を抱えていた。
【０００９】
これらの問題に鑑みると、酸化亜鉛半導体薄膜層の上部にゲート絶縁膜を設ける構造を有するトップゲート構造は、半導体薄膜の上部の結晶性の良好な領域を活性層として用いることができ、高い移動度を期待することができる。
【００１０】
トップゲート型のZnO-TFTの一例としては、図６のような構造がある。
このトップゲート構造は、基板１１５上にソース・ドレイン電極１１６、酸化亜鉛半導体薄膜１１７、ゲート絶縁膜１１８、ゲート電極１１９をこの順に積層して構成されている。
【００１１】
酸化亜鉛を半導体活性層として用いたトップゲート型のTFT（ZnO−TFT）は、活性層の形状にパターン加工した半導体薄膜上に、良好なゲート絶縁膜の形成と同時に、ゲート絶縁膜と酸化亜鉛活性層との界面制御が必須である。ボトムゲート型アモルファスシリコンTFTの場合には、ゲート絶縁膜としてSiNが用いられることが多く、例えば大面積化が容易なプラズマ化学気相成長（PCVD)法を用い、基板温度250〜300℃にて、SiH4＋NH3＋H2もしくはSiH4＋NH3＋N2＋H2等の混合ガスを用いて成膜されている。
しかしながら、トップゲート型ZnO-TFTの形成過程で、活性層の形状にパターン加工したZnO半導体薄膜上にプラズマ化学気相成長（PCVD)法で上記基板温度にてSiNを形成する場合、昇温過程でのZnO成分の分解脱離あるいは還元性雰囲気によるZnO表面還元に起因すると思われるZnO表面層の低抵抗化が生じ、TFT素子におけるソース・ドレイン間の短絡あるいはリーク電流の増大といった課題がある。
【００１２】
また、酸化亜鉛は耐薬品性が弱く、活性層の形状にパターン加工する工程で、エッチング液やフォトレジストの剥離液に晒されることで酸化亜鉛表面がダメージをうけ、その後形成するゲート絶縁膜との界面特性が悪化するといった課題も存在する。
【００１３】
トップゲート型のZnO-TFTの他の例として、特許文献３が開示されている。該文献には、酸化亜鉛（ZnO）を主成分とする酸化物半導体膜をチャネル層に用いるトランジスタにおいて、下地となる基板上に、上記酸化物半導体膜が形成される下地膜、上記酸化物半導体膜、ゲート絶縁膜、および、ゲート電極がこの順に形成され、ゲート電極と同一形状にゲート絶縁膜並びに酸化物半導体膜が加工された薄膜トランジスタが開示されている。
特許文献３に開示されたトップゲート型のZnO-TFTにおいては、ゲート電極形成後にゲート絶縁膜と酸化亜鉛を一括してパターン加工することが可能となる。
【００１４】
【特許文献１】特開２００５−０３３１７２号公報
【特許文献２】特開２００４−３４９５８３号公報
【特許文献３】特開２００３−２９８０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献３に開示される構成では、ゲート絶縁膜は、半導体薄膜の上面のみを被覆するものであり、これらの絶縁膜が被覆していない半導体薄膜の側面に関しては、水分等の侵入による酸化亜鉛の低抵抗化によるリーク電流の増大や、TFTの経時変化といった信頼性課題を抑止することができないといった課題がある。
【００１６】
本発明は、上記課題に鑑みてなされたものであって、トップゲート構造を有し、酸化亜鉛を主成分とする酸化物半導体薄膜を用いる薄膜トランジスタにおいて、上表面を被覆する第一ゲート絶縁膜と、側表面を被覆する第二ゲート絶縁膜を設けることにより、第一ゲート絶縁膜が製作工程中における半導体薄膜表面の損傷を抑止し、第二ゲート絶縁膜を形成することで半導体薄膜側面を損傷から効率的に保護し、該第一及び第二ゲート絶縁膜にZnO成分の分解脱離を抑え、半導体薄膜の低抵抗化を抑える保護絶縁膜としての役割を持たせることで、リーク電流の発生が抑止され、TFT特性に優れた高性能の薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１７】
請求項１に係る発明は、絶縁基板上にソース・ドレイン電極が間隔を有して形成され、前記ソース・ドレイン電極の間にチャネルとして形成される酸化亜鉛ZnOを主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層の上表面及び側面を被覆してシリコン系絶縁膜にて形成されるゲート絶縁膜を有し、前記ゲート絶縁膜は、前記酸化物半導体薄膜層の上表面を被覆する第一ゲート絶縁膜と、前記第一ゲート絶縁膜の全面及び酸化物半導体薄膜の少なくとも側面を被覆する第二ゲート絶縁膜からなることを特徴とする薄膜トランジスタに関する。
【００１８】
請求項２に係る発明は、前記ソース・ドレイン電極が、金属、導電性酸化物、もしくは導電性酸化物により少なくとも一部を被覆された金属のいずれかからなることを特徴とする請求項１記載の薄膜トランジスタに関する。
【００１９】
請求項３に係る発明は、前記金属が、Ti、Cr、Ta、Mo、W、Al、Cu、Niの金属単層もしくは積層体からなることを特徴とする請求項２記載の薄膜トランジスタに関する。
【００２０】
請求項４に係る発明は、前記金属が合金であって、Ti、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金であることを特徴とする請求項２記載の薄膜トランジスタに関する。
【００２１】
請求項５に係る発明は、前記シリコン系絶縁膜が、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiN）膜あるいは窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜のいずれかであることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタに関する。
【００２２】
請求項６に係る発明は、前記酸素を構成元素に含む化合物が、亜酸化窒素（N2O）であることを特徴とする請求項５に記載の薄膜トランジスタに関する。
【発明の効果】
【００２３】
請求項１に係る発明によれば、シリコン系の絶縁膜として、酸化物半導体層の上表面の被覆及びゲート絶縁膜の一部として第一ゲート絶縁膜が形成され、酸化物半導体層側表面の被覆及びゲート絶縁膜の主たる部分として第二ゲート絶縁膜が形成されていることで、ZnOの保護に優れ、尚かつ絶縁耐性に優れたトランジスタとなる。
【００２４】
請求項２に係る発明によれば、ソース・ドレイン電極が、金属、導電性酸化物、もしくは導電性酸化物により少なくとも一部を被覆された金属のいずれかを用いることにより、酸化亜鉛活性層とのコンタクト性を良好に維持しつつ、ソース・ドレイン配線抵抗の低い薄膜トランジスタとなる。
【００２５】
請求項３に係る発明によれば、ソース・ドレイン電極として、Ti、Cr、Ta、Mo、W、Al、Cu、Ni、の単層もしくは積層体を用いることにより、酸化亜鉛とのコンタクト抵抗が
小さく、かつソース・ドレイン配線抵抗の低い薄膜トランジスタとなる。
【００２６】
請求項４に係る発明によれば、ソース・ドレイン電極として用いる金属として、Ti、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金を用いることで、酸化亜鉛活性層とのコンタクト性を良好に維持しつつ、ソース・ドレイン配線抵抗の低い薄膜トランジスタとなる。
【００２７】
請求項５に係る発明によれば、シリコン系絶縁膜が、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiN）膜あるいは窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成することで、半導体薄膜に対する保護性に優れ、特に酸素を構成成分中に含むあるいは酸素をドーピングした絶縁膜にあっては酸化雰囲気下におくことにより半導体薄膜の低抵抗化を防ぐことができ、リーク電流の少ない薄膜トランジスタとなる。
【００２８】
請求項６に係る発明によれば、ゲート絶縁膜として窒化珪素（SiN）に亜酸化窒素（N2O）をドーピングした膜を用いることで、ZnOの還元脱離が抑制され、ZnOの低抵抗化を防ぐことができ、リーク電流の少ない薄膜トランジスタを得るとともに、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい絶縁膜を形成することが可能となり、ON電流の大きな薄膜トランジスタとなる。
【発明を実施するための最良の形態】
【００２９】
本発明の一実施例に係る薄膜トランジスタについて、図１（ａ）に基づいて以下に説明する。
【００３０】
本発明の一実施例に係る薄膜トランジスタ１００は、基板１、ソース・ドレイン電極２、半導体薄膜３、第一ゲート絶縁膜４、コンタクト部５ａ、第二ゲート絶縁膜６、ゲート電極７、表示電極８を有しており、図１（ａ）に示すように、これら各構成を積層して形成されている。
【００３１】
薄膜トランジスタ１００は、図１（ａ）に示す通り、ガラス（SiO2とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
【００３２】
基板１上には、ソース・ドレイン電極２が積層されている。このソース・ドレイン電極２は、基板１上面の一部分に間隔を有して配置されている。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース、ドレイン電極２に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース・ドレイン電極２を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図１（ｂ）に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
ソース・ドレイン電極２の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース・ドレイン電極２上に形成される半導体薄膜３の段差部での断線を防止するため、図１（ｂ）の構造では導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）、また直接形成する構造では金属あるいは導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）形成することが望ましい。
【００３３】
半導体薄膜３は、上記の基板１とソース・ドレイン電極２上に積層されている。
半導体薄膜３は、ソース・ドレイン電極２の電極間のチャンネルを形成するように配置されており、ソース電極により電流が供給され、ドレイン電極により放出される。
半導体薄膜３は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜３の厚みは、特に限定されないが、例えば約25〜200nmに形成され、好ましくは、50〜100nm程度に形成される。
【００３４】
図１（ｂ）は、ソース・ドレイン電極２と、半導体薄膜３との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物(ITO)によりこの積層体の一部を被覆する構造が示されている。
図１（ｂ）において、ソース・ドレイン電極２は、アルミニウム層１０、チタン層１１、インジウムスズ酸化物(ITO)層１２から形成され、半導体薄膜３は符号１３として示されている。
基板９上にアルミニウム層１０が設けられ、その少なくとも上面がチタン層１１により被覆され、チタン層１１の一部と基板上の一部を被覆してインジウムスズ酸化物(ITO)層１２が存在し、インジウムスズ酸化物(ITO)層１２の一部にて半導体薄膜１３とコンタクトしている。
この構造により、本来アルミニウム（Al）に酸化層が形成されることが原因で良好なオーミックコンタクトの得られないアルミニウム（Al）とインジウムスズ酸化物(ITO)との接触構造において、チタン合金層１１を、アルミニウム層１０とインジウムスズ酸化物(ITO)層１２の間に介装することで、アルミニウム（Al）と酸化物半導体のコンタクト抵抗を低減でき、配線抵抗の小さいアルミニウム（Al）を電極として用いることができるようになる。
【００３５】
第一ゲート絶縁膜４は、半導体薄膜３の上側表面を被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられ、半導体薄膜３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。第一ゲート絶縁膜４の厚みは、特に限定されないが、例えば、20〜100nm、好ましくは50ｎｍに形成される。
【００３６】
第二ゲート絶縁膜６は、ソース・ドレイン電極２、半導体薄膜３側面及び第一ゲート絶縁膜４の表面全面を確実に被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、半導体薄膜層３表面を第一絶縁膜にて、側面を第二絶縁膜にて完全に被覆することができる。
第二ゲート絶縁膜６の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成されている。
【００３７】
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiN）膜あるいは窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一ゲート絶縁膜４及び第二ゲート絶縁膜６としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、後述する本発明の薄膜トランジスタ１００の製法において説明する如く、例えばプラズマ化学気相成長（PCVD)法により形成される。このとき、プラズマ化学気相成長（PCVD)による成膜は酸化亜鉛半導体薄膜の還元もしくはZnO成分の脱離が生じない基板温度である250℃以下で実施することが望ましい。
【００３８】
コンタクト部５ａは、ソース・ドレイン電極２を外部に取り出すために、ソース・ドレイン電極上に形成される。
【００３９】
ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により半導体薄膜３中の電子密度を制御する役割を果たすものである。
ゲート電極７はCr、Tiといった金属膜からなり、その厚みは、例えば、50〜100nmに形成される。
【００４０】
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、酸化物導電性薄膜であるインジウムスズ酸化物(ITO)などにより形成される。
表示電極８の厚みは、特に限定されないが、例えば50〜100nmに形成される。
【００４１】
本発明の一実施例に係る薄膜トランジスタ（TFT）の製造方法について、図２に基づいて以下に説明する。
【００４２】
本発明の一実施例に係る薄膜トランジスタの製造方法は、３つの主要な工程を含んでいる。
第１の工程は、基板１上のソース・ドレイン電極２を被覆して設けられた酸化亜鉛（ZnO）を主成分とする酸化物からなる半導体薄膜３上に、第一ゲート絶縁膜４を形成する工程である。第２の工程は、半導体薄膜３をパターニング処理した後、上記第一ゲート絶縁膜４を含む基板全面に第二ゲート絶縁膜６を形成する工程である。第３の工程は、上記第二ゲート絶縁膜上に、ゲート電極７および表示電極８をこの順に形成する工程である。
【００４３】
以下、本発明の一実施例に係る薄膜トランジスタ（TFT）の製造方法を具体的に説明する。
【００４４】
まず、図２（１）に示される如く、ガラス基板１上全面にマグネトロンスパッタ法等により、Ti、Cr等の金属薄膜を例えば100nmの厚みで形成した後、この薄膜に、フォトリソグラフィーを施すことによりソース・ドレイン電極２を形成する。図には示されていないが、この場合、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物(ITO)等の導電性酸化物が積層されている場合も当然含まれる。
【００４５】
図２（２）に示される如く、上記ガラス基板１およびソース・ドレイン電極２上の全面に半導体薄膜３として真性ZnO半導体薄膜を例えば50〜100nm程度の膜厚でマグネトロンスパッタ法にて形成し、その上にZnO表面を低抵抗化しない手法および条件で第一ゲート絶縁膜４を形成する。
第一ゲート絶縁膜４の形成方法の一例として、基板非加熱でN2希釈した1.5％SiH4ガスを用いた誘導結合方式プラズマ化学気相成長（ICP-CVD）法でSiNにN2Oを用いて酸素をドーピングした膜を20〜50nm厚で形成する方法を例示することができる。これにより第一ゲート絶縁膜４と半導体薄膜層３の間に良好な界面を形成することが出来る。また、前記誘導結合方式プラズマ化学気相成長（ICP-CVD）法に用いるガスとしては、SiH4ガスと同様に(CH3)4Si（テトラメチルシラン）ガスを用いることもできる。
第一ゲート絶縁膜４としては、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiN）膜あるいは窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜等のシリコン系絶縁膜が用いられるが、誘電率が高く、酸化亜鉛を主成分とする酸化物からなる半導体薄膜３の保護の観点からも優れている、SiNに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜を形成することが望ましい。
【００４６】
図２（３）に示される如く、前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をSF6等のガスを用いてドライエッチングし、次いで0.2％HNO3溶液にて半導体薄膜３に対しウェットエッチングを行う。
【００４７】
図２（４）は前記半導体薄膜３のウェットエッチング後にフォトレジスト４ａを除去した断面を示しており、半導体薄膜３と同一形状の20〜50nmの厚さの第一ゲート絶縁膜４を有するTFT活性層領域が形成されている。この厚さ20〜50nmの第一ゲート絶縁膜（SiNx、SiOxあるいはSiON）は、半導体薄膜３との界面形成に加えて、活性領域をパターン形成する時の半導体薄膜を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液が酸化亜鉛薄膜３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が半導体薄膜３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果し、半導体薄膜３の表面あれを防ぐことができる。
【００４８】
TFT活性層領域のパターン形成後、図２（５）に示す如く、前記第一ゲート絶縁膜４およびソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、半導体薄膜３、および第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後フォトリソグラフィーにてソース・ドレイン電極上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４（界面制御型絶縁膜）と同様な条件で、例えば膜厚300nm程度の絶縁膜を形成することが望ましい。例えば、前述の誘導結合方式プラズマ化学気相成長（ICP-CVD）法を用いる場合は基板非加熱にて、プラズマ化学気相成長（PCVD)を用いる場合は、酸化亜鉛の熱脱離が始まる温度域より低温の、基板温度200〜250℃にて成膜することが好ましい。
第二ゲート絶縁膜６としては、SiOxやSiON膜に比較して誘電率が高く、酸化亜鉛半導体膜の側面を還元性雰囲気から保護の観点からも優れている、SiNに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜を形成することが望ましい。
【００４９】
最後に図２（６）に示す如く、前記第二ゲート絶縁膜６上にCr、Tiといった金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にてソース・ドレイン電極２をコンタクトホール５を介して外部に取り出すためのコンタクト部５aを形成する。その後、インジウムスズ酸化物(ITO)等からなる表示電極８を形成することでTFTアレイが完成する。
【試験例】
【００５０】
以下、本発明に係るトランジスタの試験例とこれに対する比較例の特性を比較することにより、本発明の効果をより明確なものとする。
【００５１】
（試験例）
以下の方法（図２参照）により、本発明に係るトランジスタ（図１（ａ）参照）を作成した。
SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物(ITO)からなるソース・ドレイン電極２を40nm厚で形成した。
前記基板１及びソース・ドレイン電極２上の全面に半導体薄膜３として酸化亜鉛（ZnO）半導体薄膜３をマグネトロンスパッタ法により、50nｍの厚さで形成した。
酸化亜鉛半導体薄膜３の形成後、酸化亜鉛半導体薄膜３の上面全面にSiO2からなる第一ゲート絶縁膜４を50nmの厚さで形成した。この第一ゲート絶縁膜の形成は、225℃の条件下で、SiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD)法により行った。さらに前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をCF4+O2のガスを用いてドライエッチングした。
第一ゲート絶縁膜４のエッチングを行った後、0.2％HNO3溶液を用いて半導体薄膜（ZnO）に対しウェットエッチングを行い、フォトレジストを除去し、前記基板１、ソース・ドレイン電極２、半導体薄膜３、及び第一ゲート絶縁膜４上全面に亘ってSiNxからなる第二ゲート絶縁膜６を300nm厚で形成した。
この第二ゲート絶縁膜６の形成は、SiH4+NH3+N2ガスを用いたプラズマ化学気相成長（PCVD)法を用い、250℃にて行った。
第二ゲート絶縁膜６の形成後、ソース・ドレイン電極２の上部に、フォトリソグラフィー及びCF4+O2のガスを用いてドライエッチングによりコンタクトホール５を開口した。
最後に、Crからなるゲート電極７を第二ゲート絶縁膜６上に100nm厚で形成し、同一材料にて、コンタクトホール５を充填するようにコンタクト部５ａを形成し、インジウムスズ酸化物(ITO)からなる表示電極８を第二ゲート絶縁膜６の一部上に100nm厚で形成してトランジスタを作成した。
【００５２】
（比較例）
比較例として、上記した方法において、酸化亜鉛半導体薄膜の積層工程までは試験例と同様に行った後、第一ゲート絶縁膜を形成せずに酸化亜鉛を活性層の形状に加工し、第二ゲート絶縁膜、ゲート電極部、表示電極部を同様に積層してトランジスタを作成した。
【００５３】
（伝達特性の評価試験）
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図３に示す。
【００５４】
図３において明らかな如く、試験例におけるトランジスタのオフ電流（Vgs＜０）は、比較例におけるオフ電流に比べて二桁以上小さいものであった。
【００５５】
これは、試験例のトランジスタが、第一ゲート絶縁膜の存在により、活性層である酸化亜鉛薄膜の低抵抗化が抑制され、これにより、リーク電流を低いレベルに保つことができたことを示している。
【００５６】
図３において明らかな如く、試験例におけるトランジスタの立ち上がりは急峻なものであったが、比較例のトランジスタの立ち上がりは急峻ではなく、試験例に比較して劣っていた。
【００５７】
これは、試験例のトランジスタにおいて、レジスト剥離工程において第一ゲート絶縁膜が酸化亜鉛加工時のマスクとなることによって、酸化亜鉛表面のダメージを抑制できたことによると考えられる。
【００５８】
上記試験例において説明した如く、本発明に係る薄膜トランジスタ（TFT）は、ソース・ドレイン間の短絡あるいはリーク電流などの抑制に優れたものであり、優れたTFT特性を示すものであることが分かる。
【産業上の利用可能性】
【００５９】
以上説明した如く、本発明に係る酸化亜鉛を半導体層に用いた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として好適に使用可能なものである。
【図面の簡単な説明】
【００６０】
【図１】（ａ）は本発明における薄膜トランジスタ（TFT）の一実施例の形態を示す断面図であり、（ｂ）は本発明における薄膜トランジスタ（TFT）の実施の一形態におけるソース・ドレイン電極と半導体薄膜との接合部分の一例を示した断面図である。
【図２】本発明における薄膜トランジスタ（TFT）の一実施例の製法の一形態を示す断面図である。
【図３】試験例及び比較例のトランジスタの伝達特性を示す図である。
【図４】従来のボトムゲート構造を持つ酸化亜鉛薄膜トランジスタ（ZnO-TFT）の一例を示す断面図である。
【図５】（ａ）は従来のボトムゲート構造を持つ酸化亜鉛薄膜トランジスタ（ZnO-TFT）の他の例を示す断面図であり、（ｂ）はこの他の例のZnO-TFTの製造の最終工程を示す断面図である。
【図６】従来のトップゲート構造を持つ薄膜トランジスタ（TFT）を示す断面図である。
【符号の説明】
【００６１】
１      基板
２      ソース・ドレイン電極
３      半導体薄膜
４      第一ゲート絶縁膜
４ａ    フォトレジスト
５      コンタクトホール
５ａ    コンタクト部
６      第二ゲート絶縁膜
７      ゲート電極
８      表示電極
９      基板
１０    アルミニウム層
１１    チタン層
１２    インジウムスズ酸化物(ITO)層
１３    半導体薄膜
１００  薄膜トランジスタ
【図１】
2007073561.tif 000003
【図２】
2007073561.tif 000004
【図３】
2007073561.tif 000005
【図４】
2007073561.tif 000006
【図５】
2007073561.tif 000007
【図６】
2007073561.tif 000008