(57)【要約】 【課題】  酸化物を半導体層に用いた半導体デバイスである、薄膜トランジスタ又は薄膜ダイオードにおいて、光の透過率を高める。【解決手段】  可視光に対して透明な酸化物半導体からなるチャネル層を有した薄膜トランジスタであって、屈折率ｎｘのチャネル層１１と、該チャネル層１１の一方の面に接したゲート絶縁層１２と該チャネル層１１の他方の面に接した屈折率ｎｔの透明層１６とを有し、ｎｘ＞ｎｔである。また、屈折率ｎｏの基板１０と、該基板１０上に配した屈折率ｎｔの透明層１６と該透明層１６上に配した屈折率ｎｘのチャネル層１１とを有し、ｎｘ＞ｎｔ＞ｎｏなる関係を有する。【選択図】  図１
2007073703.tif 000002
【特許請求の範囲】
【請求項１】
可視光に対して透明な酸化物半導体からなるチャネル層を有した薄膜トランジスタであって、
屈折率ｎｘのチャネル層と、該チャネル層の一方の面に接したゲート絶縁層と、該チャネル層の他方の面に接した屈折率ｎｔの透明層とを有し、ｎｘ＞ｎｔであることを特徴とする薄膜トランジスタ。
【請求項２】
屈折率ｎｏの基板と、該基板上に配した屈折率ｎｔの透明層と、該透明層上に配した屈折率ｎｘのチャネル層とを有し、ｎｘ＞ｎｔ＞ｎｏなる関係を有することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記チャネル層の屈折率ｎｘ、又は透明層の屈折率ｎｔは膜厚方向に連続的又はステップ状に変化していることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記屈折率ｎｔの透明層の膜厚をｄ、光の波長をλとして、ｄ＝λ／（４×ｎｔ）としたことを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタ。
【請求項５】
可視光に対して透明な酸化物半導体からなるチャネル層を有した薄膜トランジスタであって、
屈折率ｎｏの基板と、該基板上に配した屈折率ｎｘのチャネル層と、該チャネル層上に配した屈折率ｎｉのゲート絶縁層とを有し、該チャネル層の屈折率ｎｘは、ｎｏからｎｉまで膜厚方向に連続的又はステップ状に変化していることを特徴とする薄膜トランジスタ。
【請求項６】
前記透明層が下記組成で示されるアモルファス酸化物からなることを特徴とする請求項１〜４のいずれかに記載の薄膜トランジスタ。
［（Ｓｎ１−ｘＭ４ｘ）Ｏ２］ａ・［（Ｉｎ１−ｙＭ３ｙ）２Ｏ３］ｂ・［（Ｚｎ１−ｚＭ２ｚＯ）］ｃ
［０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、かつ
ａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）］
【請求項７】
前記チャネル層が下記組成で示されるアモルファス酸化物からなることを特徴とする請求項１〜５のいずれかに記載の薄膜トランジスタ。
［（Ｓｎ１−ｘＭ４ｘ）Ｏ２］ａ・［（Ｉｎ１−ｙＭ３ｙ）２Ｏ３］ｂ・［（Ｚｎ１−ｚＭ２ｚＯ）］ｃ
［０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、かつ
ａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）］
【請求項８】
Ｍ３が、Ｇａであることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
可視光に対して透明な酸化物半導体を有した薄膜ダイオードであって、
屈折率ｎｏの基板と、該基板上に配した屈折率ｎｔの透明層と、該透明層上に配した屈折率ｎｘの酸化物半導体層とを有し、
ｎｘ＞ｎｔ＞ｎｏなる関係を有することを特徴とする薄膜ダイオード。
【請求項１０】
前記透明層又は酸化物半導体層が下記組成で示されるアモルファス酸化物からなることを特徴とする請求項９に記載の薄膜ダイオード。
［（Ｓｎ１−ｘＭ４ｘ）Ｏ２］ａ・［（Ｉｎ１−ｙＭ３ｙ）２Ｏ３］ｂ・［（Ｚｎ１−ｚＭ２ｚＯ）］ｃ
［０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、かつ
ａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）］
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明な半導体デバイス、特に、アモルファス酸化物を半導体層として用いた電界効果型薄膜トランジスタ、及び薄膜ダイオードに関する。
【背景技術】
【０００２】
電界効果型トランジスタ（Field Effect Transistor,  ＦＥＴ）は、ゲート電極、ソース電極、及びドレイン電極を備えた３端子素子である。そして、電界効果型トランジスタは、ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする電子アクテイブ素子である。特に、チャネル層として、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した薄膜を用いるＦＥＴは、薄膜トランジスタ（Thin Film Transistor, ＴＦＴ）と呼ばれている。
【０００３】
上記ＴＦＴは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。すなわち、アクテイブ液晶表示素子（ＡＬＣＤ）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフが行われている。また、将来の高性能有機ＬＥＤディスプレイ（ＯＬＥＤ）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現している。
【０００４】
ＴＦＴとして、現在、広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層としたMetal-Insulator-Semiconductor Field Effect Transistor (MIS―FET)素子である。ピクセル駆動用には、アモルファスシリコンＴＦＴが、画像全体の駆動・制御には、高性能な多結晶シリコンＴＦＴが実用化されている。
【０００５】
しかしながら、アモルファスシリコン、ポリシリコンＴＦＴをはじめ、これまで開発されてきたＴＦＴは、可視域に対して不透明である。
【０００６】
最近では、可視域に対して透明なトランジスタとして、酸化物をチャネル層に適用したトランジスタが注目されてきている。
【０００７】
例えば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。また、多結晶粒子界面の光散乱により、透明性が下がる場合がある。
【０００８】
最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(下記非特許文献１)。
【０００９】
図９は、この従来の薄膜トランジスタの構成を示す図である。
【００１０】
ガラス基板３０上に、ａ−ＩｎＧａＺｎＯ４のチャネル層３１、Ｙ２Ｏ３のゲート絶縁層３２が積層される。３３，３４，３５は、それぞれＩＴＯのソース電極、ドレイン電極、ゲート電極である。
【００１１】
このトランジスタは、室温でプラスチックやガラス基板への作製が可能である。さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。
【非特許文献１】K.Nomura et.al, Nature, Vol.432 (2004-11)（英），p. 488-492
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した酸化物をチャネル層に適用した薄膜トランジスタは、可視光に対して８０％程度の透明性を有しているが、用途によっては、より高い透明性が望まれる。たとえば、ディスプレイの表示面上やバックプレーン、自動車のガラス上などに、配置する場合などには、より高い透明性が好ましい。
【００１３】
また、デバイスの構成（各層の膜厚など）によっては、反射光によって色を呈する場合がある。また、透明性を確保するために、電子デバイス設計上の制約を生む場合がある。
【００１４】
そこで、本発明の目的は、酸化物を半導体層に用いた半導体デバイスである、薄膜トランジスタ又は薄膜ダイオードにおいて、光の透過率を高めることを実現することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明の薄膜トランジスタは、可視光に対して透明な酸化物半導体からなるチャネル層を有した薄膜トランジスタであって、
屈折率ｎｘのチャネル層と、該チャネル層の一方の面に接したゲート絶縁層と該チャネル層の他方の面に接した屈折率ｎｔの透明層とを有し、ｎｘ＞ｎｔであることを特徴とする。
【００１６】
また、本発明の薄膜トランジスタは、可視光に対して透明なアモルファス酸化物半導体からなるチャネル層を有した薄膜トランジスタであって、
屈折率ｎｏの基板と、該基板上に配した屈折率ｎｘのチャネル層と、該チャネル層上に配した屈折率ｎｉのゲート絶縁層とを有し、該チャネル層の屈折率ｎｘは、ｎｏからｎｉまで膜厚方向に連続的又はステップ状に変化していることを特徴とする。
【００１７】
さらに、本発明の薄膜ダイオードは、可視光に対して透明な酸化物半導体を有した薄膜ダイオードであって、
屈折率ｎｏの基板と、該基板上に配した屈折率ｎｔの透明層と該透明層上に配した屈折率ｎｘの酸化物半導体層を有し、ｎｘ＞ｎｔ＞ｎｏなる関係を有することを特徴とする。
【発明の効果】
【００１８】
本発明により、チャネル層に接して透明層を設け両者の屈折率に関連を持たせるか、又はチャネル層自身の屈折率を規定したデバイス構成とすることで、より透明性に優れる薄膜トランジスタを実現することができる。また、半導体層に接して透明層を設け両者の屈折率に関連を持たせたデバイス構成とすることで、より透明性に優れる薄膜ダイオードを実現することができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１は、本発明における電界効果型薄膜トランジスタの構成例を示す断面図である。
【００２１】
図１において、１０はプラスチック（例えばＰＥＴ）やガラスの基板、１１はチャネル層、１２はゲート絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極、１６は透明層である。
【００２２】
本発明では、薄膜トランジスタのチャネル層に隣接して透明層を配する。
【００２３】
薄膜トランジスタは、ゲート電極１５、ソース電極１３、及びドレイン電極１４を備えた３端子素子である。そして、薄膜トランジスタは、ゲート電極に電圧Ｖｇを印加して、チャネル層に流れる電流Ｉｄを制御し、ソース電極とドレイン電極間の電流Ｉｄをスイッチングする機能を有する電子アクテイブ素子である。
【００２４】
上述のチャネル層１１、ゲート絶縁層１２、電極１３，１４，１５、透明層１６及び基板１０として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
【００２５】
特に、本発明の図１の構成においては、チャネル層の下に透明層１６を有しており、これにより、先に述べた従来の構成（図９）と比べて、可視光の透過性に優れた薄膜トランジスタとなっている。
【００２６】
一般に、光が屈折率の異なった媒体に入射するとその界面では、必ず反射が生じる。そこで、本発明では、裏面（図面の下側）からの入射光の反射を低減する作用を有している。すなわち、透明層を配することで、入射光の反射を低減することができる。透明層１６が反射防止機能を果すため、透明性の高い薄膜トランジスタとすることができる。
【００２７】
透明層としては、任意の透明な材料を用いることができ、屈折率ｎｔや膜厚ｄは、所望の光学特性が得られるように、適宜、設定される。
【００２８】
例えば、透明層の屈折率ｎｔを基板の屈折率ｎｏより大きく、チャネル層の屈折率ｎｘより小さいものとすることが挙げられる。これにより、層間の屈折率の差が小さくなるため、透過率の向上を図ることができる。
【００２９】
他にも、透明層の屈折率を厚さ方向に連続的又はステップ状に変化させることや、チャネル層の屈折率を連続的に変化させることで、屈折率の不連続が生じる界面をなくし、透明性を高めることができる。
【００３０】
図２は、本発明における薄膜トランジスタの他の構成例を示す断面図である。（ａ）は層構成、（ｂ）は（ａ）のＡＡ′断面方向の屈折率変化を示す。
【００３１】
これは、チャネル層を屈折率が傾斜した（連続的に変化した）層として構成した例である。屈折率ｎｏの基板と、該基板上に配した屈折率ｎｘのチャネル層と、該チャネル層上に配した屈折率ｎｉのゲート絶縁層とを有し、該チャネル層の屈折率ｎｘは、ｎｏからｎｉまで膜厚方向に連続的又はステップ状に変化している。
【００３２】
この場合は、図２のように透明層を省いてもよいし、透明層をチャネル層の下地に配してもよい。
【００３３】
さらに、透明層の膜厚を適当に選ぶことにより、層の上面と下面で反射される光が干渉することで、反射をより低減することができる。例えば、膜厚ｄ、薄膜の屈折率をｎｔとして、光の波長λとして
ｄ＝λ／（４×ｎｔ）
となる膜厚を選ぶことが挙げられる。但し、これに限られるものでなく、所望の光学特性が得られるように、適宜、膜厚を設定することができる。
【００３４】
上述の技術的な考え方は、光学部品などの、誘電体膜を透明基板上に成膜することで、透過率を向上させる技術はよく知られている。しかしながら、本発明では透明な薄膜トランジスタという特徴あるデバイスにおいて、デバイス特性（電子デバイスとしての特性）と光学特性（透過率）を両立させる具体的構成は知られていなかった。
【００３５】
本発明の薄膜トランジスタの酸化物からなる薄膜部材（透明層、チャネル層、電極層、ゲート絶縁層）はアモルファス状態の薄膜であることが好ましい。多結晶において、結晶サイズが光の波長の数分の１サイズになると、透明性から光散乱を生ずる。すなわち、本発明において、薄膜部材アモルファスが好ましく、多結晶である場合は、結晶サイズが５０ｎｍ以下であることが好ましい。これにより、透明性の高い薄膜トランジスタとすることができる。
【００３６】
既に示した図１は、半導体チャネル層１１の上にゲート絶縁層１２とゲート電極１５とを順に形成するトップゲート構造の例である。他にも、ボトムゲート構造の例がある。
【００３７】
図３は、本発明における薄膜トランジスタの他の構成例を示す断面図（ボトムゲート構造）である。
【００３８】
ゲート電極１５の上にゲート絶縁層１２と半導体チャネル層１１を順に形成するボトムゲート構造の例である。電極とチャネル層−絶縁層界面の配置関係から、図１はスタガ構造、図３は逆スタガ構造と呼ばれる。
【００３９】
図３の構成においては、チャネル層の上に透明層１６が配され、表面からの入射光に対して、反射防止機能を果す。これにより透明性に優れたＴＦＴとすることができる。
【００４０】
このように、本発明において、ＴＦＴの構成はこれに限定されるものでなく、任意のトップ／ボトムゲート構造、スタガ／逆スタガ構造を用いることができる。
【００４１】
次に、各層を構成する材料について説明する。
【００４２】
チャネル層は、ＺｎＯやＳｎＯ２などを適用できるが、トランジスタとしての良好な特性が期待できる下記の材料が好ましい。すなわちチャネル層は下記の組成で記されるアモルファス酸化物からなることが好ましい。
［（Ｓｎ１−ｘＭ４ｘ）Ｏ２］ａ・［（Ｉｎ１−ｙＭ３ｙ）２Ｏ３］ｂ・［（Ｚｎ１−ｚＭ２ｚＯ）］ｃ  
ここで、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、
０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、
かつａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、
Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、
Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）で示される。
この中でも、特に、［（Ｉｎ１−ｙＧａｙ）２Ｏ３］ｂ・［（ＺｎＯ）］ｃ  
０≦ｙ≦１、０≦ｂ≦１、０≦ｃ≦１、
及び
［ＳｎＯ２］ａ・［（Ｉｎ２Ｏ３）］ｂ・［（ＺｎＯ）］ｃ  
ここで０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、
が好ましい。
【００４３】
例えば、チャネル層に適用するアモルファス酸化物膜は、ＳｎＯ２，Ｉｎ２Ｏ３及びＺｎＯを頂点とする３角形の内部に位置する一元系、二元系、又は三元系組成によって実現し得る。三元系組成の組成比によっては、ある組成比に範囲において結晶化する場合がある。例えば、上記３種の化合物のうち二つを含む二元系組成のうち、Ｉｎ−Ｚｎ−Ｏ系では、Ｉｎが約８０原子％超含まれる組成、Ｓｎ−Ｉｎ−Ｏ系の場合には、Ｉｎが約８０原子％含まれる組成で、アモルファス膜を作成することができる。
【００４４】
透明層は、任意の誘電体を適用できるが、アモルファスで屈折率の制御性に優れた下記の材料が好ましい。すなわち透明層は下記の組成で記されるアモルファス酸化物からなることが好ましい。
［（Ｓｎ１−ｘＭ４ｘ）Ｏ２］ａ・［（Ｉｎ１−ｙＭ３ｙ）２Ｏ３］ｂ・［（Ｚｎ１−ｚＭ２ｚＯ）］ｃ  
ここで、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、
０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、
かつａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、
Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、
Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）で示される。
この中でも、特に、［（Ｉｎ１−ｙＧａｙ）２Ｏ３］ｂ・［（ＺｎＯ）］ｃ  
０≦ｙ≦１、０≦ｂ≦１、０≦ｃ≦１、
及び
［ＳｎＯ２］ａ・［（Ｉｎ２Ｏ３）］ｂ・［（ＺｎＯ）］ｃ  
ここで、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、
が好ましい。
【００４５】
透明層として、先に述べたチャネル層と同じ材料系を用いることが、好ましい。これにより、製造装置を併用できることや、連続製膜ができることなどの利点がある。さらには、透明層とチャネル層の界面が安定した構造となるので、膜剥がれなどが生じにくく、信頼性が高いという利点もある。
【００４６】
特に、薄膜トランジスタとしての電気的特性と、透過率という光学特性を両立させる上で、チャネル層と透明層の両方に上述の材料系を用いることが好ましい。
【００４７】
図４は、屈折率と材料組成の関係を示すグラフである。
【００４８】
前記組成式で示される透明層（もしくはチャネル層）の屈折率は、材料組成を制御することで、制御することができる。例えば、Ｉｎ、Ｇａ、Ｚｎの３元系酸化物においては、図４に示すようにＧａ組成比を大きくすることで屈折率を小さくすることができる。一方で、Ｉｎ組成比を大きくすることで、屈折率を大きくすることができる。さらにはＩｎ、Ｓｎ、Ｚｎの３元系酸化物においては、Ｓｎの組成比を大きくすることで屈折率を大きくすることができる。
【００４９】
他にも、成膜時の酸素分圧により薄膜中の酸素欠損量を制御することで、屈折率を制御することができる。
【００５０】
図５は、屈折率と成膜時の酸素分圧の関係を示すグラフである。
【００５１】
図５に示すように、成膜時の酸素分圧を大きくすることで、屈折率を小さくすることができる。
【００５２】
このように組成を適宜制御することで、所望の屈折率を有したアモルファスからなり透明層を得ることができるため、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系やＩｎ−Ｓｎ−Ｚｎ−Ｏ系は透明層やチャネル層として好ましい材料系である。
【００５３】
アモルファス酸化物の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）、及び電子ビーム蒸着法などの気相法を用いるのがよい。尚、気相法の中でも、量産性の点からは、ＳＰ法が適している。しかし、成膜法は、これらの方法に限られるのものではない。成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
【００５４】
本発明のトランジスタにおいて、ゲート絶縁層１２の材料は良好な絶縁性と透明性を有するものであれば、特にこだわらない。例えば、ゲート絶縁層１２としては、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＳｉＯ２、又はＨｆＯ２の１種、又はそれらの化合物を少なくとも二種以上含む混晶化合物を用いることができる。先に述べたように、透過率を向上させる観点から、特に、アモルファスであることが好ましい。これらにより、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を約１０−７Ａにすることができる。
【００５５】
また、ソース電極１３、ドレイン電極１４、ゲート電極１５は、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎＺｎＯなどの透明導電膜を用いることができる。先に述べたように、透過率を向上させる観点から、アモルファスであることが好ましい。
【００５６】
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどの透明性を有した材料を用いることができる。
【００５７】
本発明のアモルファス薄膜トランジスタはＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができ、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【実施例】
【００５８】
（実施例１）
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
【００５９】
まず、屈折率が約１．５のガラス基板上に、透明層１６としてアモルファス酸化物膜を形成する。
【００６０】
本実施例では、アルゴンガスと酸素ガスと混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜を形成する。
【００６１】
ターゲットとしては、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの３つのターゲット（サイズ２インチφ）を用い、３元同時スパッタ成膜により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜を成膜した。それぞれのターゲットへ投入ＲＦパワーは、１５Ｗ、２００Ｗ、２５Ｗである。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：２である。また、基板温度は２５℃である。
【００６２】
分光エリプソメトリの評価により、厚さは７５ｎｍ、波長５５０ｎｍでの屈折率が約１．９である。この薄膜の抵抗率を評価すると、絶縁体である。
【００６３】
蛍光Ｘ線の評価により、組成は、Ｉｎ：Ｇａ：Ｚｎ＝１：７：１である。
【００６４】
次にチャネル層としてアモルファス酸化物膜を形成する。ターゲットとしては、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの３つのターゲット（サイズ２インチφ）を用い、３元同時スパッタ成膜により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜を成膜した。それぞれのターゲットへ投入ＲＦパワーは、３０Ｗ、６０Ｗ、５０Ｗである。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。また、基板温度は２５℃である。分光エリプソメトリの評価により、厚さは７０ｎｍ、波長５５０ｎｍでの屈折率が約２．０である。この薄膜の抵抗率を評価すると、５０Ωｃｍ程度の半絶縁性を示す。
【００６５】
蛍光Ｘ線の評価により、組成は、Ｉｎ：Ｇａ：Ｚｎ＝１．０５：１：０．９５である。
【００６６】
得られた膜に関し、膜面にすれすれ入射のＸ線回折（薄膜法、入射角０．５５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ  系膜はアモルファス膜である。
【００６７】
次に、フォトリゾグラフィ法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。それぞれ電極材質は４０％のＺｎＯを添加したＩｎ2Ｏ３であり、厚さは６０ｎｍである。
【００６８】
次に、フォトリゾグラフィ法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。ゲート絶縁膜は、Ａｌ２Ｏ３膜を電子ビーム蒸着法により成膜し、厚みは１５０ｎｍである。またＡｌ２Ｏ３膜の比誘電率は約８、屈折率は約１．６である。
【００６９】
さらに、フォトリソグラフィ法とリフトオフ法により、ゲート電極１５を形成した。チャネル長は、５０μｍで、チャネル幅は、２００μｍである。４０％のＺｎＯを添加したＩｎ２Ｏ３であり、厚さは５０ｎｍである。
【００７０】
（比較例１）
上述の手法と同様な手法で、透明層を成膜しない試料を用意した。
【００７１】
ＴＦＴ素子の特性評価
図６は、本発明の薄膜トランジスタの典型的な特性を示すグラフである。
【００７２】
ソース・ドレイン電極間に５Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを印加を０Ｖと５Ｖの間でオンオフすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オンオフする）ことができる。図６（ａ）は、さまざまなＶｇでのＩｄ−Ｖｄ特性、図６（ｂ）は、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）の例である。
【００７３】
図６（ａ）に示すように、一定のゲート電圧Ｖｇを印加し、Ｖｄの変化に伴うソース−ドレイン間電流のＩｄのドレイン電圧Ｖｄ依存性を測定すると、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、Ｖｄ＝ ４Ｖ印加時におけるゲート電圧Ｖｇの閾値は約−０．５  Ｖであった。また、Ｖｇ＝１０Ｖ時には、Ｉｄ=１．０×１０−５Ａ程度の電流が流れた。
【００７４】
トランジスタのオン・オフ比は、１０6超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約６．５ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【００７５】
また、本実施例のＴＦＴと比較例のＴＦＴのトランジスタ特性を比較したところ、電気特性には大差がみられなかった。
【００７６】
一方で、透過率を評価すると、本実施例のＴＦＴは比較例のＴＦＴに比べて可視域全般にわたり透過率が優れていることが分かる。
【００７７】
図７は、本発明の薄膜トランジスタの透過率特性を示すグラフである。
【００７８】
図７において、実線が本発明のＴＦＴの透過率であり、点線が比較例の透過率である。
【００７９】
本発明の透明性に優れた薄膜トランジスタは、有機発光ダイオードの動作回路への利用などが期待できる。
【００８０】
（実施例２）
本実施例では、プラスチック基板上に図２に示すトップゲート型ＴＦＴ素子を作製した例である。本実施例では、チャネル層に傾斜屈折率膜を適用していることに特徴がある。
【００８１】
まず、屈折率が約１．５のポリエチレン・テレフタレート（ＰＥＴ）フィルム上に、チャネル層としてアモルファス酸化物膜を形成する。
【００８２】
本実施例では、アルゴンガスと酸素ガスと混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ  系アモルファス酸化物膜を形成する。
【００８３】
本実施例では、ターゲットとしては、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの３つのターゲット（サイズ２インチφ）を用い、３元同時スパッタ成膜により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜を成膜した。
【００８４】
それぞれのターゲットへ投入ＲＦパワーは、成膜開始直後はＩｎ２Ｏ３が０Ｗ、Ｇａ２Ｏ３が２００Ｗ、ＺｎＯが０Ｗあり、時間と共に、Ｉｎ2Ｏ３とＺｎＯのパワーを上昇させ、Ｇａ２Ｏ３のパワーを減少させる。最終的には、Ｉｎ２Ｏ３が４０Ｗ、Ｇａ２Ｏ３が４０Ｗ、ＺｎＯが４０Ｗである。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１．５である。また、基板温度は２５℃である。
【００８５】
これにより、図２（ｂ）に示すように、屈折率が基板側から表面に向けて連続的に徐々に大きくなっている。すなわちチャネル層は、膜厚方向に屈折率が連続的に変化した傾斜屈折率膜である。基板近傍の屈折率は１．７程度、表面においては２．１程度と見積もっている。チャネル層のトータル膜厚は１１０ｎｍとしている。
【００８６】
得られた膜に関し、膜面にすれすれ入射のＸ線回折（薄膜法、入射角 ０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ 系膜はアモルファス膜である。
【００８７】
次に、フォトリゾグラフィ法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。それぞれ電極材質は４０％のＺｎＯを添加したＩｎ2Ｏ３であり、厚さは６０ｎｍである。
【００８８】
次に、フォトリゾグラフィ法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。ゲート絶縁層１２は、Ｙ２Ｏ３膜を電子ビーム蒸着法により成膜し、厚みは１５０ｎｍである。またＹ２Ｏ３膜の比誘電率は約１２、屈折率は約２である。
【００８９】
また、比較例２として、比較例１と同様な構成の薄膜トランジスタをＰＥＴ基板上に作成した。
【００９０】
ＴＦＴ素子の特性評価
本実施例のトランジスタのオン・オフ比は、１０3超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約５ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。トランジスタ特性としては、比較例２と同等であるが、透過率を評価すると、本実施例のＴＦＴは比較例のＴＦＴに比べて透過率に優れている。
【００９１】
また、ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められなかった。
本実施例のフレキシブル基板上に形成された透明性に優れた薄膜トランジスタは、有機発光ダイオードの動作回路への利用などが期待できる。
【００９２】
（実施例３）
図８は、本発明における実施例３の薄膜ダイオードの構成例を示す断面図である。
【００９３】
本実施例では、酸化物半導体デバイスとして、図８に示す構成のＰＮ接合デバイス（薄膜ダイオード）を作製した例である。
【００９４】
まず、屈折率が約１．５のガラスの基板１０上に、透明層１６としてＩｎ−Ｇａ−Ｚｎ−Ｏ 系アモルファス酸化物膜を形成する。本実施例では、ターゲットとしてＩｎ２Ｏ３・Ｇａ２Ｏ３・ＺｎＯの複合酸化物ターゲットを用い、スパッタ法により成膜した。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１０である。また、基板温度は２５℃である。
【００９５】
分光エリプソメトリの評価により、厚さは７５ｎｍ、波長５５０ｎｍでの屈折率が約１．９である。
【００９６】
蛍光Ｘ線の評価により、組成は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９である。
【００９７】
次に、同様にしてｎ型半導体層２１として、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系アモルファス酸化物膜を形成する。ターゲットとしてＩｎ２Ｏ３・２ＳｎＯ２・２ＺｎＯの複合酸化物ターゲットを用い、スパッタ成膜により、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系アモルファス酸化物膜を成膜した。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：２である。また、基板温度は２５℃である。
【００９８】
分光エリプソメトリの評価により、厚さは６０ｎｍ、波長５５０ｎｍでの屈折率が約２．２である。
【００９９】
蛍光Ｘ線の評価により、組成は、Ｉｎ：Ｓｎ：Ｚｎ＝１：１．１：０．９である。
【０１００】
次に、ｐ型半導体層２２として、Ｚｎ−Ｒｈ−Ｏ系アモルファス酸化物膜をパターニング形成する。ターゲットとしてＲｈ２Ｏ３・２ＺｎＯの複合酸化物ターゲットを用い、スパッタ成膜により成膜した。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１０：１である。
【０１０１】
最後に、ｎ側電極２３、ｐ側電極２４をパターニング形成した。それぞれ電極材質は４０％のＺｎＯを添加したＩｎ２Ｏ３であり、厚さは６０ｎｍである。
【０１０２】
ｎ側電極、ｐ側電極の間の電流電圧特性を評価すると、ダイオード特性が観測された。
【０１０３】
また、透過率を評価すると、上記構成において透明層を省いた構成と比較して、透過率が向上していることが分かる。
【０１０４】
本実施例の透明性に優れたＰＮ接合デバイスは、透明電子回路への利用などが期待できる。
【産業上の利用可能性】
【０１０５】
本発明の透明なアモルファス薄膜トランジスタは、波長４００ｎｍ以上の可視光・赤外光に対して透明であるので、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【０１０６】
また、低温で薄膜形成を行うことが可能で、かつアモルファス状態であるため、ＰＥＴフィルムをはじめとするフレキシブル素材上に形成することができる。
【図面の簡単な説明】
【０１０７】
【図１】本発明における薄膜トランジスタの構成例を示す断面図（トップゲート構造）
【図２】本発明における薄膜トランジスタの他の構成例を示す断面図（屈折率の値が傾斜したチャネル層）  （ａ）：層構成  （ｂ）：（ａ）のＡＡ′断面方向の屈折率変化
【図３】本発明における薄膜トランジスタの他の構成例を示す断面図（ボトムゲート構造）
【図４】屈折率と材料組成の関係を示すグラフ  （ａ）：Ｉｎ−Ｇａ−Ｚｎ系  Ｇａ濃度依存性  （ｂ）：Ｉｎ−Ｇａ−Ｚｎ系  Ｉｎ濃度依存性  （ｃ）：Ｉｎ−Ｓｎ−Ｚｎ系  Ｓｎ濃度依存性
【図５】屈折率と成膜時の酸素分圧の関係を示すグラフ
【図６】本発明の薄膜トランジスタの特性を示すグラフ  （ａ）：トランジスタ特性  （ｂ）：トランスファ特性
【図７】本発明の薄膜トランジスタの透過率特性を示すグラフ
【図８】本発明における薄膜ダイオードの構成例を示す断面図
【図９】従来の薄膜トランジスタの構成を示す図
【符号の説明】
【０１０８】
１０…基板
１１…チャネル層
１２…ゲート絶縁層
１３…ソース電極
１４…ドレイン電極
１５…ゲート電極
１６…透明層
２１…ｎ型半導体層
２２…ｐ型半導体層
２３…ｎ側電極
２４…ｐ側電極
【図１】
2007073703.tif 000003
【図２】
2007073703.tif 000004
【図３】
2007073703.tif 000005
【図４】
2007073703.tif 000006
【図５】
2007073703.tif 000007
【図６】
2007073703.tif 000008
【図７】
2007073703.tif 000009
【図８】
2007073703.tif 000010
【図９】
2007073703.tif 000011