(57)【要約】      （修正有）【課題】低容量素子を使用して製造費用を低減することができるプラズマディスプレイ装置を提供する。【解決手段】プラズマディスプレイ装置は、第１電圧源と、第１電圧源の電圧を充電した後、前記第１電圧源の電圧の２倍の大きさを有する倍圧電圧をパネルキャパシタに供給する倍圧部と、前記倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。【選択図】図１
2007122060.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧源と、
前記第１電圧源の電圧を充電した後、前記第１電圧源の電圧の２倍の大きさを有する倍圧電圧をパネルキャパシタに供給する倍圧部と、
前記倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部と
を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記倍圧電圧の大きさは、サステイン電圧Ｖｓであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記第１電圧源の電圧の大きさは、前記サステイン電圧の１／２倍（１／２Ｖｓ）であることを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項４】
前記倍圧部は、
前記第１電圧源の電圧を充電し、前記倍圧電圧を前記パネルキャパシタに供給する倍圧キャパシタと、
前記倍圧キャパシタの電圧が前記倍圧電圧に上昇するようにターンオンする第３スイッチと
を備えることを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項５】
前記サステインパルス供給制御部は、
前記倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧電圧が前記パネルキャパシタに供給されるようにターンオンする第１スイッチと、
前記パネルキャパシタと基底電圧源との間に接続されて、前記パネルキャパシタに前記基底電圧が供給されるようにし、前記倍圧部の前記倍圧キャパシタに前記第１電圧源の電圧が充電されるようにターンオンする第２スイッチと
を備えることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記第１電圧源の電圧を前記倍圧キャパシタに充電する電流パスは、前記第１電圧源、前記倍圧キャパシタ、前記第２スイッチを介して形成されることを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項７】
前記パネルキャパシタに前記サステイン電圧を供給する電流パスは、前記第１電圧源、前記第３スイッチ、前記倍圧キャパシタ、前記第１スイッチを介して形成されることを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項８】
前記プラズマディスプレイ装置は、
前記パネルキャパシタからエネルギーを回収すると共に、前記回収されたエネルギーを前記パネルキャパシタに供給するエネルギー回収／供給部をさらに備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項９】
第１電圧源と、
前記第１電圧源の電圧を充電する第１倍圧部と、
前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電した後、前記第１電圧源の電圧の３倍の大きさを有する倍圧電圧をパネルキャパシタに供給する第２倍圧部と、
前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記第２倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部と
を備えることを特徴とするプラズマディスプレイ装置。
【請求項１０】
前記倍圧電圧の大きさは、サステイン電圧Ｖｓであることを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１１】
前記第１電圧源の電圧の大きさは、前記サステイン電圧の１／３倍（１／３Ｖｓ）であることを特徴とする請求項１０に記載のプラズマディスプレイ装置。
【請求項１２】
前記第１倍圧部は、
前記第１電圧源の電圧を充電し、前記充電された電圧を前記第２倍圧部に供給する第２キャパシタと、
前記充電された電圧を前記第２倍圧部に供給するようにターンオンする第５スイッチと、
前記第２キャパシタと並列に接続された第４スイッチと
を備えることを特徴とする請求項１０に記載のプラズマディスプレイ装置。
【請求項１３】
前記第２倍圧部は、
前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電し、前記倍圧電圧を前記パネルキャパシタに供給する第１キャパシタと、
前記第２キャパシタに前記第１電圧源の電圧が充電されるようにし、かつ、前記第１キャパシタの電圧が前記倍圧電圧に上昇するようにターンオンする第３スイッチと
を備えることを特徴とする請求項１２に記載のプラズマディスプレイ装置。
【請求項１４】
前記サステインパルス供給制御部は、
前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧電圧を前記パネルキャパシタに供給されるようにターンオンする第１スイッチと、
前記パネルキャパシタと基底電圧源との間に接続されて、前記パネルキャパシタに基底電圧が供給されるようにターンオンする第２スイッチと
を備えることを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１５】
前記第１電圧源の電圧を前記第２キャパシタに充電する電流パスは、前記第１電圧源、前記第３スイッチ、前記第２キャパシタ及び前記基底電圧源を介して形成され、
前記第１電圧源の電圧及び前記第２キャパシタに充電された電圧を前記第１キャパシタに充電する電流パスは、前記第１電圧源、前記第１キャパシタ、前記第５スイッチ、前記第２キャパシタ、前記第４スイッチ及び前記基底電圧源を介して形成されることを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１６】
前記パネルキャパシタに前記サステイン電圧を供給する電流パスは、前記第１電圧源、前記第３スイッチ、前記第１キャパシタ及び前記第１スイッチを介して形成されることを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１７】
前記プラズマディスプレイ装置は、
前記パネルキャパシタからエネルギーを回収すると共に、前記回収されたエネルギーを前記パネルキャパシタに供給するエネルギー回収／供給部をさらに備えることを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１８】
前記第１電圧源の電圧を利用して、アドレス区間の間にアドレス電極にデータパルスを印加することを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１９】
第１電圧源及び第２電圧源と、
前記第１電圧源の電圧及び前記第２電圧源の電圧を充電する第１倍圧部と、
前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電した後、前記第１電圧源の電圧の４倍の大きさを有する倍圧電圧をパネルキャパシタに供給する第２倍圧部と、
前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記第２倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部と
を備えることを特徴とするプラズマディスプレイ装置。
【請求項２０】
前記倍圧電圧の大きさは、サステイン電圧（Ｖｓ）であることを特徴とする請求項１９に記載のプラズマディスプレイ装置。
【請求項２１】
前記第１電圧源の電圧の大きさは、前記サステイン電圧の１／４倍（１／４Ｖｓ）であり、
前記第２電圧源の電圧の大きさは、前記サステイン電圧−１／４倍（−１／４Ｖｓ）であることを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２２】
前記第１倍圧部は、
前記第１電圧源の電圧及び前記第２電圧源の電圧を充電し、前記充電された電圧値を前記第２倍圧部に供給する第２キャパシタと、
前記第１倍圧部に充電された電圧を前記第２倍圧部に供給するようにターンオンする第４スイッチと、
前記第２キャパシタと並列に接続された第５スイッチと
を備えることを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２３】
前記第２倍圧部は、
前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電し、前記倍圧電圧を前記パネルキャパシタに供給する第１キャパシタと、
前記第２キャパシタに前記第１電圧源の電圧を充電させ、かつ、前記第１キャパシタの電圧が前記倍圧電圧に上昇するようにターンオンする第３スイッチと
を備えることを特徴とする請求項２２に記載のプラズマディスプレイ装置。
【請求項２４】
前記サステインパルス供給制御部は、
前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧電圧が前記パネルキャパシタに供給されるようにターンオンする第１スイッチと、
前記パネルキャパシタと基底電圧源との間に接続され、前記パネルキャパシタに前記基底電圧が供給されるようにターンオンする第２スイッチと
を備えることを特徴とする請求項２３に記載のプラズマディスプレイ装置。
【請求項２５】
前記第１電圧源の電圧を前記第２キャパシタに充電する電流パスは、前記第１電圧源、前記第３スイッチ、前記第２キャパシタ及び前記基底電圧源を介して形成され、
前記第２電圧源の電圧を前記第２キャパシタに充電する電流パス、及び前記第１電圧源の電圧及び前記第２キャパシタに充電された電圧を前記第１キャパシタに充電する電流パスは、前記第１電圧源、前記第１キャパシタ、前記第４スイッチ、前記第２キャパシタ、  
前記第５スイッチ及び前記第２電圧源を介して形成されることを特徴とする請求項２４に記載のプラズマディスプレイ装置。
【請求項２６】
前記パネルキャパシタに前記サステイン電圧を供給する電流パスは、前記第１電圧源、前記第３スイッチ、前記第１キャパシタ及び前記第１スイッチを介して形成されることを特徴とする請求項２４に記載のプラズマディスプレイ装置。
【請求項２７】
前記プラズマディスプレイ装置は、
前記パネルキャパシタからエネルギーを回収すると共に、前記回収されたエネルギーを前記パネルキャパシタに供給するエネルギー回収／供給部をさらに備えることを特徴とする請求項１９に記載のプラズマディスプレイ装置。
【請求項２８】
前記第１電圧源の電圧を利用して、アドレス区間の間にアドレス電極にデータパルスを印加することを特徴とする請求項２１に記載のプラズマディスプレイ装置。
【請求項２９】
前記第２電圧源の電圧を利用して、前記アドレス区間の間にスキャン電極に負極性のスキャンパルスを印加することを特徴とする請求項２１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、さらに詳細には、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
一般に、ディスプレイ装置の中でプラズマディスプレイ装置は、プラズマディスプレイパネル及びプラズマディスプレイパネルを駆動するための駆動部を備える。
【０００３】
最近、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと体積を減らすことができる各種平板型表示装置が開発されつつある。このような、平板型表示装置は、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：以下「ＰＤＰ」と記す）及びエレクトロルミネセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）表示装置などがある。
【０００４】
この中で、ＰＤＰは、気体放電を利用した表示素子であって、大型パネルの製作が容易であるという長所がある。現在、殆どのＰＤＰは、上部基板にスキャン電極及びサステイン電極が形成され、下部基板にアドレス電極が形成された３電極交流面放電型ＰＤＰが主に用いられている。
【０００５】
このような、３電極交流面放電型ＰＤＰは、複数のサブフィールドに分離されて駆動され、各サブフィールド期間では、ビデオデータの加重値に比例させた回数の発光が行われることにより、階調表示が行なわれる。このとき、サブフィールドは、初期化期間、アドレス期間及びサステイン期間に再分割されて駆動される。
【０００６】
ここで、初期化期間は、放電セルに均一の壁電荷を形成する期間であり、アドレス期間は、ビデオデータの論理値に応じて選択的なアドレス放電を発生する期間であり、サステイン期間は、アドレス放電が発生した放電セルにおいて放電を維持させる期間である。
【０００７】
このように駆動される３電極交流面放電型ＰＤＰのアドレス放電及びサステイン放電には、数百ボルト以上の高圧が必要となる。したがって、ＰＤＰでは、アドレス放電及びサステイン放電に必要な駆動電力を最小化するために、エネルギー回収装置が利用される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、低容量素子を使用して製造費用を低減することができるプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成すべく、本発明の一実施の形態に係るプラズマディスプレイ装置は、第１電圧源と、第１電圧源の電圧を充電した後、前記第１電圧源の電圧の２倍の大きさを有する倍圧電圧をパネルキャパシタに供給する倍圧部と、前記倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。
【００１０】
本発明の他の一実施の形態に係るプラズマディスプレイ装置は、第１電圧源と、第１電圧源の電圧を充電する第１倍圧部と、前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電した後、前記第１電圧源の電圧の３倍の大きさを有する倍圧電圧をパネルキャパシタに供給する第２倍圧部と、前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記第２倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。
【００１１】
本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置は、第１電圧源及び第２電圧源と、前記第１電圧源の電圧及び前記第２電圧源の電圧を充電する第１倍圧部と、前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電した後、前記第１電圧源の電圧の４倍の大きさを有する倍圧電圧をパネルキャパシタに供給する第２倍圧部と、前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記第２倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。
【発明の効果】
【００１２】
本発明によれば、低容量素子を使用することができるように回路を構成することにより、製造費用を低減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
【００１４】
本発明の一実施の形態に係るプラズマディスプレイ装置は、第１電圧源と、第１電圧源の電圧を充電した後、前記第１電圧源の電圧の２倍の大きさを有する倍圧電圧をパネルキャパシタに供給する倍圧部と、前記倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。
【００１５】
前記倍圧電圧の大きさは、サステイン電圧Ｖｓであることが好ましい。
【００１６】
前記第１電圧源の電圧の大きさは、前記サステイン電圧の１／２倍（１／２Ｖｓ）であることが好ましい。
【００１７】
前記倍圧部は、前記第１電圧源の電圧を充電し、前記倍圧電圧を前記パネルキャパシタに供給する倍圧キャパシタと、前記倍圧キャパシタの電圧が前記倍圧電圧に上昇するようにターンオンする第３スイッチとを備える。
【００１８】
前記サステインパルス供給制御部は、前記倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧電圧が前記パネルキャパシタに供給されるようにターンオンする第１スイッチと、前記パネルキャパシタと基底電圧源との間に接続されて、前記パネルキャパシタに前記基底電圧が供給されるようにし、前記倍圧部の前記倍圧キャパシタに前記第１電圧源の電圧が充電されるようにターンオンする第２スイッチとを備える。
【００１９】
前記第１電圧源の電圧を前記倍圧キャパシタに充電する電流パスは、前記第１電圧源、前記倍圧キャパシタ、前記第２スイッチを介して形成されることが好ましい。
【００２０】
前記パネルキャパシタに前記サステイン電圧を供給する電流パスは、前記第１電圧源、前記第３スイッチ、前記倍圧キャパシタ、前記第１スイッチを介して形成されることが好ましい。
【００２１】
前記プラズマディスプレイ装置は、前記パネルキャパシタからエネルギーを回収すると共に、前記回収されたエネルギーを前記パネルキャパシタに供給するエネルギー回収／供給部をさらに備える。
【００２２】
本発明の他の一実施の形態に係るプラズマディスプレイ装置は、第１電圧源と、第１電圧源の電圧を充電する第１倍圧部と、前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電した後、前記第１電圧源の電圧の３倍の大きさを有する倍圧電圧をパネルキャパシタに供給する第２倍圧部と、前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記第２倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。
【００２３】
前記倍圧電圧の大きさは、サステイン電圧Ｖｓであることが好ましい。
【００２４】
前記第１電圧源の電圧の大きさは、前記サステイン電圧の１／３倍（１／３Ｖｓ）であることが好ましい。
【００２５】
前記第１倍圧部は、前記第１電圧源の電圧を充電し、前記充電された電圧を前記第２倍圧部に供給する第２キャパシタと、前記充電された電圧を前記第２倍圧部に供給するようにターンオンする第５スイッチと、前記第２キャパシタと並列に接続された第４スイッチとを備える。
【００２６】
前記第２倍圧部は、前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電し、前記倍圧電圧を前記パネルキャパシタに供給する第１キャパシタと、前記第２キャパシタに前記第１電圧源の電圧が充電されるようにし、かつ、前記第１キャパシタの電圧が前記倍圧電圧に上昇するようにターンオンする第３スイッチとを備える。
【００２７】
前記サステインパルス供給制御部は、前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧電圧を前記パネルキャパシタに供給されるようにターンオンする第１スイッチと、前記パネルキャパシタと基底電圧源との間に接続されて、前記パネルキャパシタに基底電圧が供給されるようにターンオンする第２スイッチとを備える。
【００２８】
前記第１電圧源の電圧を前記第２キャパシタに充電する電流パスは、前記第１電圧源、前記第３スイッチ、前記第２キャパシタ及び前記基底電圧源を介して形成され、前記第１電圧源の電圧及び前記第２キャパシタに充電された電圧を前記第１キャパシタに充電する電流パスは、前記第１電圧源、前記第１キャパシタ、前記第５スイッチ、前記第２キャパシタ、前記第４スイッチ及び前記基底電圧源を介して形成されることが好ましい。
【００２９】
前記パネルキャパシタに前記サステイン電圧を供給する電流パスは、前記第１電圧源、前記第３スイッチ、前記第１キャパシタ及び前記第１スイッチを介して形成されることが好ましい。
【００３０】
前記プラズマディスプレイ装置は、前記パネルキャパシタからエネルギーを回収すると共に、前記回収されたエネルギーを前記パネルキャパシタに供給するエネルギー回収／供給部をさらに備える。
【００３１】
前記第１電圧源の電圧を利用して、アドレス区間の間にアドレス電極にデータパルスを印加することが好ましい。
【００３２】
本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置は、第１電圧源及び第２電圧源と、前記第１電圧源の電圧及び前記第２電圧源の電圧を充電する第１倍圧部と、前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電した後、前記第１電圧源の電圧の４倍の大きさを有する倍圧電圧をパネルキャパシタに供給する第２倍圧部と、前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記第２倍圧部から供給される前記倍圧電圧を前記パネルキャパシタに供給するように制御するサステインパルス供給制御部とを備える。
【００３３】
前記倍圧電圧の大きさは、サステイン電圧（Ｖｓ）であることが好ましい。
【００３４】
前記第１電圧源の電圧の大きさは、前記サステイン電圧の１／４倍（１／４Ｖｓ）であり、前記第２電圧源の電圧の大きさは、前記サステイン電圧−１／４倍（−１／４Ｖｓ）であることが好ましい。
【００３５】
前記第１倍圧部は、前記第１電圧源の電圧及び前記第２電圧源の電圧を充電し、前記充電された電圧値を前記第２倍圧部に供給する第２キャパシタと、前記第１倍圧部に充電された電圧を前記第２倍圧部に供給するようにターンオンする第４スイッチと、前記第２キャパシタと並列に接続された第５スイッチとを備える。
【００３６】
前記第２倍圧部は、前記第１電圧源の電圧及び前記第１倍圧部に充電された電圧を充電し、前記倍圧電圧を前記パネルキャパシタに供給する第１キャパシタと、前記第２キャパシタに前記第１電圧源の電圧を充電させ、かつ、前記第１キャパシタの電圧が前記倍圧電圧に上昇するようにターンオンする第３スイッチとを備える。
【００３７】
前記サステインパルス供給制御部は、前記第２倍圧部と前記パネルキャパシタとの間に接続されて、前記倍圧電圧が前記パネルキャパシタに供給されるようにターンオンする第１スイッチと、前記パネルキャパシタと基底電圧源との間に接続され、前記パネルキャパシタに前記基底電圧が供給されるようにターンオンする第２スイッチとを備える。
【００３８】
前記第１電圧源の電圧を前記第２キャパシタに充電する電流パスは、前記第１電圧源、前記第３スイッチ、前記第２キャパシタ及び前記基底電圧源を介して形成され、前記第２電圧源の電圧を前記第２キャパシタに充電する電流パス、及び前記第１電圧源の電圧及び前記第２キャパシタに充電された電圧を前記第１キャパシタに充電する電流パスは、前記第１電圧源、前記第１キャパシタ、前記第４スイッチ、前記第２キャパシタ、前記第５スイッチ及び前記第２電圧源を介して形成されることが好ましい。
【００３９】
前記パネルキャパシタに前記サステイン電圧を供給する電流パスは、前記第１電圧源、前記第３スイッチ、前記第１キャパシタ及び前記第１スイッチを介して形成されることが好ましい。
【００４０】
前記プラズマディスプレイ装置は、前記パネルキャパシタからエネルギーを回収すると共に、前記回収されたエネルギーを前記パネルキャパシタに供給するエネルギー回収／供給部をさらに備える。
【００４１】
前記第１電圧源の電圧を利用して、アドレス区間の間にアドレス電極にデータパルスを印加することが好ましい。
【００４２】
前記第２電圧源の電圧を利用して、前記アドレス区間の間にスキャン電極に負極性のスキャンパルスを印加することが好ましい。
【００４３】
以下では、本発明の一実施の形態に係る具体的な実施の形態を、添付した図面を参照して説明する。
【００４４】
図１は、本発明の一実施の形態に係るプラズマディスプレイ装置の駆動波形を示す図である。
【００４５】
図１に示すように、サブフィールドＳＦそれぞれは、全画面の放電セルを初期化するためのリセット期間ＲＰ、放電セルを選択するためのアドレス期間ＡＰ及び選択された放電セルの放電を維持させるためのサステイン期間ＳＰを含む。
【００４６】
リセット期間ＲＰにおいて、セットアップ期間ＳＵでは、すべてのスキャン電極Ｙに次第に上昇するパルスＰＲが同時に印加される。このような次第に上昇するパルスＰＲにより全画面のセル内には、弱い放電（セットアップ放電）が起きるようになり、セル内に壁電荷が生成される。
【００４７】
セットダウン期間ＳＤでは、次第に上昇するパルスＰＲが印加された後、次第に上昇するパルスＰＲのピック電圧より低い正極性のサステイン電圧Ｖｓから負極性のスキャン電圧−Ｖｙまで所定の傾斜で次第に下降するパルスＮＲがスキャン電極Ｙに同時に印加される。
【００４８】
次第に下降するパルスＮＲは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要な電荷を消去させて、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００４９】
アドレス期間ＡＰでは、負極性のスキャンパルスＳＣＮＰがスキャン電極Ｙに順次印加されると同時に、アドレス電極に正極性のデータパルスＤＰが印加される。
【００５０】
このスキャンパルスＳＣＮＰとデータパルスＤＰとの電圧差と、リセット期間ＲＰにおいて生成された壁電圧とが加算されて、データパルスＤＰが印加されるセル内には、アドレス放電が発生する。アドレス放電により選択されたセル内には、壁電荷が生成される。
【００５１】
一方、セットダウン期間ＳＤとアドレス期間ＡＰとの間に、サステイン電極Ｚには、正極性のバイアス電圧Ｖｚｂが印加される。
【００５２】
サステイン期間ＳＰでは、スキャン電極Ｙとサステイン電極Ｚに交互にサステインパルスＳＵＳＰが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスＳＵＳＰとが加算されることにより、毎サステインパルスＳＵＳＰが印加される毎に、スキャン電極Ｙとサステイン電極Ｚとの間に面放電形態にサステイン放電、すなわち画像を表示する表示放電がおきる。
【００５３】
このようにすることで、１つのサブフィールドでのプラズマディスプレイパネルの駆動過程が完成される。
【００５４】
図２は、本発明の第１の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【００５５】
図２に示すように、本発明の第１の実施の形態に係るプラズマディスプレイ装置は、第１電圧源２０、倍圧部２１、サステインパルス供給制御部２２を備える。
【００５６】
第１電圧源２０は、倍圧部２１の一方に接続されて、倍圧部２１の倍圧キャパシタＣｒ１に第１電圧源２０の電圧値を充電させ、パネルキャパシタＣｐに最終的に供給される電圧値がサステイン電圧値となるように、倍圧キャパシタＣｒ１の電圧を倍圧電圧Ｖｓに上昇するように供給する。
【００５７】
ここで、第１電圧源２０は、パネルキャパシタＣｐに最終的に供給される電圧値が倍圧電圧Ｖｓの１／２倍である１／２Ｖｓであることが好ましい。
【００５８】
ここで、パネルキャパシタＣｐは、プラズマディスプレイパネルのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。
【００５９】
そして、パネルキャパシタＣｐのサステイン電極Ｚには、パネルキャパシタＣｐのスキャン電極Ｙに設置されたプラズマディスプレイ装置の回路と同じ構成を有するプラズマディスプレイ装置がパネルキャパシタＣｐを隔てて対称するように設置される。
【００６０】
倍圧部２１は、サステインパルス供給制御部２２と第１電圧源２０との間に接続されて、第１電圧源２０の電圧１／２Ｖｓを充電した後、第１電圧源２０の電圧１／２Ｖｓの２倍である倍圧電圧ＶｓをパネルキャパシタＣｐに供給する。
【００６１】
ここで、倍圧電圧は、パネルキャパシタＣｐに最終的に供給されるサステイン電圧Ｖｓであることが好ましい。
【００６２】
倍圧キャパシタＣｒ１は、第３スイッチＳＷ３及び第２ダイオードＤ２の共通端子と、第１スイッチＳＷ１及び第１ダイオードＤ１の共通端子との間に接続されて、第１電圧源２０の電圧１／２Ｖｓを充電し、倍圧電圧ＶｓをパネルキャパシタＣｐに供給する。
【００６３】
第３スイッチＳＷ３は、倍圧キャパシタＣｒ１及び第２ダイオードＤ２の共通端子と、第１電圧源２０との間に接続されて、倍圧キャパシタの電圧がパネルキャパシタに最終的に供給されるサステイン電圧値である倍圧電圧Ｖｓに上昇するようにターンオンする。
【００６４】
第１ダイオードＤ１は、倍圧キャパシタＣｒ１と第１スイッチＳＷ１との共通端子と、第１電圧源２０との間に接続されて、逆電流を防止する。
【００６５】
サステインパルス供給制御部２２は、倍圧部２１とパネルキャパシタＣｐとに接続されて、倍圧部２１から供給される倍圧電圧ＶｓをパネルキャパシタＣｐに供給するように制御する。
【００６６】
第１スイッチＳＷ１は、第１ダイオードＤ１及び倍圧キャパシタＣｒ１の共通端子と、パネルキャパシタＣｐとの間に接続されて、倍圧電圧ＶｓがパネルキャパシタＣｐに供給されるようにターンオンする。
【００６７】
第２スイッチＳＷ２は、パネルキャパシタＣｐと基底電圧源ＧＮＤとの間に接続されて、基底電圧が供給されるようにし、倍圧部２１の倍圧キャパシタＣｒ１に第１電圧源２０の電圧１／２Ｖｓが充電されるようにターンオンする
【００６８】
第２ダイオードＤ２は、倍圧キャパシタＣｒ１及び第３スイッチＳＷ３の共通端子と、パネルキャパシタとの間Ｃｐに接続されて逆電流を防止する。
【００６９】
ここで、第１〜第３スイッチＳＷ１〜ＳＷ３は、ターンオン及びターンオフしながら電流の流れを制御する。スイッチＳＷ１〜ＳＷ３は、半導体スイッチ素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＣＲ、ＢＪＴなどの半導体スイッチ素子として用いられる。また、第１ダイオードＤ１、第２ダイオードＤ２は除去され得る。
【００７０】
図３は、図２に示すスイッチのオン／オフタイミングを示すタイミング図であり、図４〜図５は、図３に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【００７１】
図３〜図５に示すように、ｔ１期間では、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号に応じて、第２スイッチＳＷ２がターンオンする。
【００７２】
これにより、図４に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、基底電圧源に続く電流パス（実線）が形成されて、パネルキャパシタＣｐの電圧はｔ１期間の間に基底電圧ＧＮＤを維持する。
【００７３】
また、第１電圧源２０、第１ダイオードＤ１、倍圧キャパシタＣｒ１、第２ダイオードＤ２、第２スイッチＳＷ２及び基底電圧源に続く電流パス（点線）が形成されて、ｔ１期間の間に倍圧キャパシタＣｐには、第１電圧源２０の電圧１／２Ｖｓが充電される。
【００７４】
ｔ２期間では、タイミングコントローラー（図示せず）から供給されるハイ（ＨＩＧＨ）状態の第１スイッチング制御信号及び第３スイッチング制御信号に応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３がターンオンし、ロー（ＬＯＷ）状態の第２スイッチング制御信号に応じて、第２スイッチＳＷ２がターンオフする。
【００７５】
これにより、図５に示すように、第１電圧源２０、第３スイッチＳＷ３、倍圧キャパシタＣｒ１、第１スイッチＳＷ１及びパネルキャパシタＣｐに続く電流パスが形成されて、ｔ１期間において充電された倍圧キャパシタの電圧１／２Ｖｓと、ｔ２期間において形成された電流パスにより第１電圧源２０が倍圧キャパシタＣｒ１に供給する電圧値１／２Ｖｓとが加算されて、最終的にパネルキャパシタＣｐには、サステイン電圧Ｖｓである倍圧電圧Ｖｓが供給される。
【００７６】
したがって、パネルキャパシタＣｐの電圧は、ｔ２期間の間にサステイン電圧Ｖｓを維持する。
【００７７】
このように、従来のように、サステイン電圧源の電圧が直にパネルキャパシタＣｐに供給されることではなく、倍圧部２１の倍圧キャパシタＣｒ１を経て第１電圧源２０の電圧１／２Ｖｓの２倍の電圧１／２Ｖｓを供給することであるから、回路の一部素子ＳＷ１、ＳＷ３の電圧ストレスが、サステイン電圧Ｖｓの１／２倍である１／２Ｖｓに低減して、低容量素子の使用が可能になる。
【００７８】
以後、パネルキャパシタＣｐに供給されるサステインパルスは、ｔ１期間からｔ２までの動作を繰り返して供給される。
【００７９】
図６〜図１０を参照して、本発明の第２の実施の形態に係るプラズマディスプレイ装置について説明する。
【００８０】
図６は、本発明の第２の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【００８１】
図６に示すように、本発明の第２の実施の形態に係るプラズマディスプレイ装置は、第１電圧源６０、倍圧部６１、サステインパルス供給制御部６２及びエネルギー回収／供給部６３を備える。
【００８２】
ここで、本発明の第２の実施の形態に係るプラズマディスプレイ装置は、エネルギー回収／供給部６３を除いては、本発明の第１の実施の形態に係るプラズマディスプレイ装置と同じであるため、重複する説明は省略する。
【００８３】
エネルギー回収／供給部６３は、パネルキャパシタＣｐ、第１スイッチＳＷ１及び第２スイッチＳＷ２の共通端子に接続されて、パネルキャパシタＣｐからエネルギーを回収すると共に、上述した回収されたエネルギーをパネルキャパシタＣｐに供給する。
【００８４】
ソースキャパシタＣｓは、第４スイッチＳＷ４及び第５スイッチＳＷ５の共通端子に接続されて、サステイン放電時にパネルキャパシタＣｐに充電される電圧を回収して充電するとともに、その内部に充電された電圧をパネルキャパシタＣｐに供給する。
【００８５】
インダクターＬは、ソースキャパシタＣｓとサステインパルス供給制御部６２との間に接続されており、インダクターＬは、一定のインダクタンス値を有し、パネルキャパシタＣｐと共に共振回路を形成する。
【００８６】
第４スイッチＳＷ４及び第５スイッチＳＷ５は、ソースキャパシタＣｓとインダクターＬとの間に並列に接続されて、ソースキャパシタＣｓがパネルキャパシタＣｐに充電される電圧を回収する際に、第４スイッチＳＷ４はターンオンし、ソースキャパシタＣｓの内部に充電された電圧をパネルキャパシタＣｐに再供給する際に、第５スイッチＳＷ５はターンオンする。
【００８７】
第３ダイオードＤ３は、第４スイッチＳＷ４とインダクターＬとの間に接続され、第４ダイオードＤ４は、第５スイッチＳＷ５とインダクターＬとの間に接続されて、逆電流を防止する。
【００８８】
ここで、第１〜第５スイッチＳＷ１〜ＳＷ５は、ターンオン及びターンオフしながら電流の流れを制御する。スイッチＳＷ１〜ＳＷ５は、半導体スイッチ素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＣＲ、ＢＪＴなどの半導体スイッチ素子として用いられる。また、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４は除去され得る。
【００８９】
図７〜図１０は、図６のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【００９０】
まず、パネルキャパシタＣｐには、０Ｖの電圧が充電されるとともに、ソースキャパシタＣｓには、１／２サステイン電圧１／２Ｖｓが充電されていると仮定して、動作過程を詳細に説明する。
【００９１】
図７に示すように、タイミングコントローラー（図示せず）から供給されるハイ状態の第４スイッチング制御信号に応じて、第４スイッチＳＷ２がターンオンする。
【００９２】
これにより、図７に示すように、ソースキャパシタＣｓ、第４スイッチＳＷ４、第３ダイオードＤ３、インダクターＬ及びパネルキャパシタＣｓに続く電流パスが形成されて、インダクターＬとパネルキャパシタＣｐは直列共振を発生する。
【００９３】
これにより、パネルキャパシタＣｐの電圧は、基底電圧からサステイン電圧Ｖｓまで上昇する。
【００９４】
次に、図８に示すように、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号及び第３スイッチング制御信号に応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３はターンオンする。
【００９５】
これにより、図８に示すように、第１電圧源６０、第３スイッチＳＷ３、倍圧キャパシタＣｒ１、第１スイッチＳＷ１及びパネルキャパシタＣｐに続く電流パスが形成されて、後述する図１０の期間において充電された倍圧キャパシタの電圧１／２Ｖｓと、第１電圧源６０が倍圧キャパシタＣｒ１に供給する電圧１／２Ｖｓとが加算されて、最終的にパネルキャパシタＣｐには、サステイン電圧Ｖｓである倍圧電圧Ｖｓが供給される。したがって、パネルキャパシタＣｐの電圧は、サステイン電圧Ｖｓを維持する。
【００９６】
このように、従来のように、サステイン電圧源の電圧が直にパネルキャパシタＣｐに供給されることではなく、倍圧部６１の倍圧キャパシタＣｒ１を経て、第１電圧源６０の電圧１／２Ｖｓの２倍の電圧１／２Ｖｓを供給することであるから、回路の一部素子ＳＷ１、ＳＷ３の電圧ストレスが、サステイン電圧Ｖｓの１／２倍である１／２Ｖに低減して、低容量素子の使用が可能になる。
【００９７】
次に、図９に示すように、タイミングコントローラー（図示せず）から供給されるハイ状態の第５スイッチング制御信号に応じて、第５スイッチＳＷ２がターンオンする。
【００９８】
これにより、図９に示すように、パネルキャパシタＣｐ、インダクターＬ、第４ダイオードＤ４、第５スイッチＳＷ５及びソースキャパシタＣｓに続く電流パスが形成されて、インダクターＬとパネルキャパシタＣｐは直列共振を発生する。これにより、パネルキャパシタＣｐの電圧は、サステイン電圧Ｖｓから基底電圧まで下降する。
【００９９】
次に、図１０に示すように、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号に応じて、第２スイッチＳＷ２がターンオンする。
【０１００】
これにより、図１０に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、基底電圧源に続く電流パス（実線）が形成されて、パネルキャパシタＣｐの電圧は、ｔ１期間の間に基底電圧ＧＮＤを維持する。
【０１０１】
また、第１電圧源６０、第１ダイオードＤ１、倍圧キャパシタＣｒ１、第２ダイオードＤ２、第２スイッチＳＷ２及び基底電圧源に続く電流パスが形成されて、この期間の間に倍圧キャパシタＣｐには第１電圧源６０の電圧１／２Ｖｓが充電される。
【０１０２】
以後、パネルキャパシタＣｐに供給されるサステインパルスは、図７に示す状態から図１０に示す状態までの動作を繰り返して供給される。
【０１０３】
図１１は、本発明の第３の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【０１０４】
図１１に示すように、本発明の第３の実施の形態に係るプラズマディスプレイ装置は、第１電圧源１１０、第１倍圧部１１２、第２倍圧部１１１、サステインパルス供給制御部１１３を備える。
【０１０５】
第１電圧源１１０は、第２倍圧部１１１の一方に接続されて、第２倍圧部１１１の第１キャパシタＣｒ１に第１電圧源１１０の電圧を充電させ、第１倍圧部１１２の第２キャパシタＣｒ２に第１電圧源１１０の電圧を充電させ、パネルキャパシタＣｐに最終的に供給される電圧がサステイン電圧となるように、第１キャパシタＣｒ１の電圧を倍圧電圧Ｖｓに上昇するように供給する。
【０１０６】
ここで、第１電圧源１１０は、パネルキャパシタＣｐに最終的に供給される電圧が倍圧電圧Ｖｓの１／３倍である１／３Ｖｓであることが好ましい。
【０１０７】
ここで、パネルキャパシタＣｐは、プラズマディスプレイパネルのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。
【０１０８】
そして、パネルキャパシタＣｐのサステイン電極Ｚには、パネルキャパシタＣｐのスキャン電極Ｙに設置されたプラズマディスプレイ装置の回路と同じ構成を有するプラズマディスプレイ装置がパネルキャパシタＣｐを隔てて対称するように設置される。
【０１０９】
第１倍圧部１１２は、第１電圧源１１０の電圧１／３Ｖｓを充電し、充電された電圧１／３Ｖｓを第２倍圧部１１１に供給する。
【０１１０】
第２キャパシタＣｒ２は、第３ダイオードＤ３及び第４スイッチＳＷ４の共通端子と第２ダイオードＤ２及び第５スイッチＳＷ５の共通端子との間に接続されて、第１電圧源の電圧１／３Ｖｓを充電し、上述した充電された電圧を第２倍圧部１１１に供給する。
【０１１１】
第５スイッチＳＷ５は、第１キャパシタＣｒ１及び第３スイッチＳＷ３の共通端子と第２キャパシタＣｒ２及び第２ダイオードＤ２の共通端子との間に接続されて、第２キャパシタＣｒ２に充電された電圧１／３Ｖｓが第２倍圧部１１１に供給されるようにターンオンする。
【０１１２】
第４スイッチＳＷ４は、第２キャパシタＣｒ２と並列に接続され、第２キャパシタＣｒ２に充電された電圧１／３Ｖｓが第２倍圧部１１１に供給されるようにターンオンする。
【０１１３】
第２ダイオードＤ２は、第４スイッチＳＷ４及び基底電圧源の共通端子と第２キャパシタＣｒ２との間に接続され、第３ダイオードＤ３は、第４スイッチＳＷ４と第２倍圧部１１１との間に接続されて、逆電流を防止する。
【０１１４】
第２倍圧部１１１は、サステインパルス供給制御部１１３と第１電圧源１１０との間に接続されて、第１電圧源１１０の電圧１／３Ｖｓ及び第１倍圧部１１２に充電された電圧１／３Ｖｓを充電した後、第１電圧源１１０の電圧の３倍の倍圧電圧ＶｓをパネルキャパシタＣｐに供給する。
【０１１５】
ここで、倍圧電圧は、パネルキャパシタＣｐに最終的に供給されるサステイン電圧Ｖｓであることが好ましい。
【０１１６】
第１キャパシタＣｒ１は、第５スイッチＳＷ５及び第３ダイオードＤ３の共通端子と第１スイッチＳＷ１及び第１ダイオードＤ１の共通端子との間に接続されて、第１電圧源１１０の電圧１／３Ｖｓ及び第１倍圧部１１２に充電された電圧１／３Ｖｓを充電し、倍圧電圧ＶｓをパネルキャパシタＣｐに供給する。
【０１１７】
第３スイッチＳＷ３は、第１電圧源１１０及び第１ダイオードＤ１の共通端子と第５スイッチＳＷ５及び第３ダイオードＤ３の共通端子との間に接続されて、第２キャパシタＣｒ２に第１電圧源１１０の電圧１／３Ｖｓが充電されるようにし、かつ、第１キャパシタＣｒ１の電圧がパネルキャパシタに最終的に供給されるサステイン電圧である倍圧電圧Ｖｓに上昇するようにターンオンする。
【０１１８】
第１ダイオードＤ１は、第１キャパシタＣｒ１及び第１スイッチＳＷ１の共通端子と第１電圧源１１０との間に接続されて、逆電流を防止する。
【０１１９】
サステインパルス供給制御部１１２は、第２倍圧部１１１とパネルキャパシタＣｐに接続されて、第２倍圧部１１１から供給される倍圧電圧ＶｓをパネルキャパシタＣｐに供給するように制御する。
【０１２０】
第１スイッチＳＷ１は、第１ダイオードＤ１及び第１キャパシタＣｒ１の共通端子とパネルキャパシタＣｐとの間に接続されて、倍圧電圧ＶｓがパネルキャパシタＣｐに供給されるようにターンオンする。
【０１２１】
第２スイッチＳＷ２は、パネルキャパシタＣｐと基底電圧源ＧＮＤとの間に接続されて、基底電圧が供給されるようにターンオンする。
【０１２２】
ここで、第１〜第５スイッチＳＷ１〜ＳＷ５は、ターンオン及びターンオフしながら電流の流れを制御する。スイッチＳＷ１〜ＳＷ５は、半導体スイッチ素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＣＲ、ＢＪＴなどの半導体スイッチ素子として用いられる。また、第１ダイオードＤ１、第２ダイオードＤ２及び第３ダイオードＤ３は除去され得る。
【０１２３】
図１２は、図１１に示すスイッチのオン／オフタイミングを示すタイミング図であり、図１３及び図１４は、図１２に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【０１２４】
図１２〜図１４に示すように、ｔ１期間では、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２、第４スイッチＳＷ４及び第５スイッチＳＷ５がターンオンする。
【０１２５】
これにより、図１３に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、基底電圧源に続く電流パス（実線）が形成されて、パネルキャパシタＣｐの電圧は、ｔ１期間の間に基底電圧ＧＮＤを維持する。また、第１電圧源１１０、第１ダイオードＤ１、第１キャパシタＣｒ１、第５スイッチＳＷ５、第２キャパシタＣｒ２、第４スイッチＳＷ４及び基底電圧源に続く電流パス（点線）が形成される。
【０１２６】
これにより、ｔ１期間の間には、後述するｔ２期間の間に第２キャパシタＣｒ２に充電された電圧１／３Ｖｓと第１電圧源１１０の電圧１／３Ｖｓとが加算されて、第１キャパシタＣｒ１には、サステイン電圧Ｖｓの２／３倍である２／３Ｖｓの電圧が充電される。
【０１２７】
ｔ２期間では、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号及び第３スイッチング制御信号に応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３はターンオンし、ロー状態の第２スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２、第４スイッチＳＷ４及び第５スイッチＳＷ２がターンオフする。
【０１２８】
これにより、図１４に示すように、第１電圧源１１０、第３スイッチＳＷ３、第１キャパシタＣｒ１、第１スイッチＳＷ１及びパネルキャパシタＣｐに続く電流パスが形成されて、ｔ１期間において充電された第１キャパシタの電圧２／３Ｖｓとｔ２期間において形成された電流パスにより第１電圧源１１０が第１キャパシタＣｒ１に供給する電圧１／３Ｖｓとが加算されて、最終的にパネルキャパシタＣｐには、サステイン電圧Ｖｓである倍圧電圧Ｖｓが供給される。
【０１２９】
したがって、パネルキャパシタＣｐの電圧は、ｔ２期間の間にサステイン電圧Ｖｓを維持するようになる。また、第１電圧源１１０、第３スイッチＳＷ３、第３ダイオードＤ３、第２キャパシタＣｒ２、第２ダイオードＤ２及び基底電圧源に続く電流パス（点線）が形成される。
【０１３０】
これにより、ｔ２期間の間には、第２キャパシタＣｒ２に第１電圧源１１０の電圧１／３Ｖｓが充電される。
【０１３１】
このように、従来のように、サステイン電圧源の電圧が直にパネルキャパシタＣｐに供給されることではなく、第２倍圧部１１１の第１キャパシタＣｒ１を経て第１電圧源１１０の電圧１／３Ｖｓの３倍の電圧Ｖｓを供給することであるから、回路の一部素子ＳＷ１、ＳＷ３の電圧ストレスが、サステイン電圧Ｖｓの１／３倍である１／３Ｖｓに低減して、低容量素子の使用が可能になる。
【０１３２】
以後、パネルキャパシタＣｐに供給されるサステインパルスは、ｔ１期間からｔ２までの動作を繰り返して供給される。
【０１３３】
一方、図１に示す本発明の一実施の形態に係るプラズマディスプレイ装置の駆動波形を参照すれば、通常、サステイン期間ＳＰにおいてスキャン電極Ｙ及びサステイン電極Ｚに印加されるサステインパルスＳＵＳＰの大きさは、アドレス期間ＡＰにおいてアドレス電極に印加される正極性のデータパルスＤＰの大きさより略３〜４倍大きい大きさを有する。
【０１３４】
したがって、本発明の第３の実施の形態に係るプラズマディスプレイ装置のうち、第１電圧源１１０の電圧１／３Ｖｓを利用して、アドレス期間ＡＰにおいてアドレス電極に正極性のデータパルスＤＰを印加することができる。
【０１３５】
これにより、電圧源の数を減らすことによって、製造費用を低減することができる。
【０１３６】
図１５〜図１９を参照して、本発明の第４の実施の形態に係るプラズマディスプレイ装置について説明する。
【０１３７】
図１５は、本発明の第４の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【０１３８】
図１５に示すように、本発明の第４の実施の形態に係るプラズマディスプレイ装置は、第１電圧源１５０、第１倍圧部１５２、第２倍圧部１５１、サステインパルス供給制御部１５３及びエネルギー回収／供給部１５４を備える。
【０１３９】
ここで、本発明の第４の実施の形態に係るプラズマディスプレイ装置は、エネルギー回収／供給部１５４を除いては、本発明の第３の実施の形態に係るプラズマディスプレイ装置と同じであるため、重複する説明は省略する。
【０１４０】
エネルギー回収／供給部１５４は、パネルキャパシタＣｐ、第１スイッチＳＷ１及び第２スイッチＳＷ２の共通端子に接続されて、パネルキャパシタＣｐからエネルギーを回収すると共に、上述した回収されたエネルギーをパネルキャパシタＣｐに供給する。
【０１４１】
ソースキャパシタＣｓは、第６スイッチＳＷ６及び第７スイッチＳＷ７の共通端子に接続されて、サステイン放電の際にパネルキャパシタＣｐに充電される電圧を回収して充電すると共に、その内部に充電された電圧をパネルキャパシタＣｐに再供給する。
【０１４２】
インダクターＬは、ソースキャパシタＣｓとサステインパルス供給制御部１５３との間に接続されており、インダクターＬは、一定のインダクタンス値を有し、パネルキャパシタＣｐと共に共振回路を形成する。
【０１４３】
第６スイッチＳＷ６及び第７スイッチＳＷ７は、ソースキャパシタＣｓとインダクターＬとの間に並列に接続されて、ソースキャパシタＣｓがパネルキャパシタＣｐに充電される電圧を回収する際に、第６スイッチＳＷ６はターンオンし、ソースキャパシタＣｓの内部に充電された電圧をパネルキャパシタＣｐに再供給する際に、第７スイッチＳＷ７はターンオンする。
【０１４４】
第４ダイオードＤ３は、第６スイッチＳＷ６とインダクターＬとの間に接続され、第５ダイオードＤ５は、第７スイッチＳＷ７とインダクターＬとの間に接続されて、逆電流を防止する。
【０１４５】
ここで、第１〜第７スイッチＳＷ１〜ＳＷ７は、ターンオン及びターンオフしながら電流の流れを制御する。スイッチＳＷ１〜ＳＷ７は、半導体スイッチ素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＣＲ、ＢＪＴなどの半導体スイッチ素子として用いられる。また、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４及び第５ダイオードＤ５は除去され得る。
【０１４６】
図１６〜図１９は、図１５のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【０１４７】
まず、パネルキャパシタＣｐには、０Ｖの電圧が充電されると共に、ソースキャパシタＣｓには、１／２サステイン電圧である１／２Ｖｓが充電されていると仮定して、動作過程を詳細に説明する。
【０１４８】
図１６を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第６スイッチング制御信号に応じて、第６スイッチＳＷ６がターンオンする。
【０１４９】
これにより、図１６に示すように、ソースキャパシタＣｓ、第６スイッチＳＷ６、第４ダイオードＤ４、インダクターＬ及びパネルキャパシタＣｓに続く電流パスが形成されて、インダクターＬとパネルキャパシタＣｐは直列共振を発生する。これにより、パネルキャパシタＣｐの電圧は、基底電圧からサステイン電圧Ｖｓまで上昇する。
【０１５０】
次に、図１７を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号及び第３スイッチング制御信号に応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３はターンオンする。
【０１５１】
これにより、図１７に示すように、第１電圧源１５０、第３スイッチＳＷ３、第１キャパシタＣｒ１、第１スイッチＳＷ１及びパネルキャパシタＣｐに続く電流パスが形成されて、後述する図１９において説明する期間において充電された第１キャパシタＣｒ１の電圧２／３Ｖｓと、図１７において説明する期間において形成された電流パスにより、第１電圧源１５０が第１キャパシタＣｒ１に供給する電圧１／３Ｖｓとが加算されて、最終的にパネルキャパシタＣｐには、サステイン電圧Ｖｓである倍圧電圧Ｖｓが供給される。
【０１５２】
したがって、パネルキャパシタＣｐの電圧は、図１７において説明する期間の間に、サステイン電圧Ｖｓを維持する。
【０１５３】
また、第１電圧源１５０、第３スイッチＳＷ３、第３ダイオードＤ３、第２キャパシタＣｒ２、第２ダイオードＤ２及び基底電圧源に続く電流パスが形成される。これにより、図１７において説明する期間の間には、第２キャパシタＣｒ２に第１電圧源１５０の電圧１／３Ｖｓが充電される。
【０１５４】
このように、従来のように、サステイン電圧源の電圧が直にパネルキャパシタＣｐに供給されることではなく、第２倍圧部１５１の第１キャパシタＣｒ１を経て第１電圧源１５０の電圧１／３Ｖｓの３倍の電圧Ｖｓを供給することであるから、回路の一部素子ＳＷ１、ＳＷ３の電圧ストレスがサステイン電圧Ｖｓの１／３倍である１／３Ｖｓに低減して、低容量素子の使用が可能になる。
【０１５５】
次に、図１８を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第７スイッチング制御信号に応じて、第７スイッチＳＷ７がターンオンする。これにより、図１８に示すように、パネルキャパシタＣｐ、インダクターＬ、第５ダイオードＤ５、第７スイッチＳＷ７及びソースキャパシタＣｓに続く電流パスが形成されて、インダクターＬとパネルキャパシタＣｐは直列共振を発生する。これにより、パネルキャパシタＣｐの電圧は、サステイン電圧Ｖｓから基底電圧まで下降する
【０１５６】
次に、図１９を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２、第４スイッチＳＷ４及び第５スイッチＳＷ５がターンオンする。
【０１５７】
これにより、パネルキャパシタＣｐ、第２スイッチＳＷ２、基底電圧源に続く電流パス（実線）が形成されて、パネルキャパシタＣｐの電圧は、図１１において説明する期間の間に基底電圧ＧＮＤを維持する。
【０１５８】
また、第１電圧源１５０、第１ダイオードＤ１、第１キャパシタＣｒ１、第５スイッチＳＷ５、第２キャパシタＣｒ２、第４スイッチＳＷ４及び基底電圧源に続く電流パスが形成される。
【０１５９】
これにより、図１９において説明する期間の間には、上述した図１７において説明する期間の間に第２キャパシタＣｒ２に充電された電圧１／３Ｖｓと第１電圧源１５０の電圧値１／３Ｖｓとが加算されて、第１キャパシタＣｒ１には、サステイン電圧Ｖｓの２／３倍である２／３Ｖｓの電圧が充電される。
【０１６０】
以後、パネルキャパシタＣｐに供給されるサステインパルスは、図１６に示す期間から図１９に示す期間までの動作を繰り返して供給される。
【０１６１】
図２０は、本発明の第５の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【０１６２】
図２０に示すように、本発明の第５の実施の形態に係るプラズマディスプレイ装置は、第１電圧源２００、第２電圧源２０１、第１倍圧部２０３、第２倍圧部２０２、サステインパルス供給制御部２０４を備える。
【０１６３】
第１電圧源２００は、第２倍圧部２０２の一方に接続されて、第２倍圧部２０２の第１キャパシタＣｒ１に第１電圧源２００の電圧を充電させ、第１倍圧部２０３の第２キャパシタＣｒ２に第１電圧源２００の電圧を充電させ、パネルキャパシタＣｐに最終的に供給される電圧がサステイン電圧となるように、第１キャパシタＣｒ１の電圧を倍圧電圧Ｖｓに上昇するように供給する。
【０１６４】
ここで、第１電圧源２００は、パネルキャパシタＣｐに最終的に供給される電圧が倍圧電圧Ｖｓの１／４倍である１／４Ｖｓであることが好ましい。
【０１６５】
ここで、パネルキャパシタＣｐは、プラズマディスプレイパネルのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。
【０１６６】
そして、パネルキャパシタＣｐのサステイン電極Ｚには、パネルキャパシタＣｐのスキャン電極Ｙに設置されたプラズマディスプレイ装置の回路と同じ構成を有するプラズマディスプレイ装置がパネルキャパシタＣｐを隔てて対称するように設置される。
【０１６７】
第２電圧源２０１は、第１倍圧部２０３の一方に接続されて、第１倍圧部２０３の第２キャパシタＣｒ２に第２電圧源２０１の電圧を充電させる。
【０１６８】
第１倍圧部２０３は、第１電圧源２００の電圧１／４Ｖｓ及び第２電圧源２０１の電圧−１／４Ｖｓを充電し、充電された電圧１／２Ｖｓを第２倍圧部２０２に供給する。
【０１６９】
第２キャパシタＣｒ２は、第３ダイオードＤ３及び第５スイッチＳＷ５の共通端子と第２ダイオードＤ２及び第４スイッチＳＷ４の共通端子との間に接続されて、第１電圧源２００の電圧１／４Ｖｓ及び第２電圧源２０１の電圧−１／４Ｖｓを充電し、充電された電圧１／２Ｖｓを第２倍圧部２０２に供給する。
【０１７０】
第４スイッチＳＷ４は、第１キャパシタＣｒ１及び第３スイッチＳＷ３の共通端子と第２キャパシタＣｒ２及び第２ダイオードＤ２の共通端子との間に接続されて、第２キャパシタＣｒ２に充電された電圧１／２Ｖｓが第２倍圧部２０１に供給されるようにターンオンする。
【０１７１】
第５スイッチＳＷ５は、第２キャパシタＣｒ２及び第３ダイオードＤ３の共通端子と第２電圧源２０１との間に第２キャパシタＣｒ２と並列に接続されて、第１電圧源２００の電圧１／４Ｖｓと第２電圧源２０１の電圧−１／４Ｖｓとが加算されて、第２キャパシタＣｒ２に充電された電圧が１／２Ｖｓとなるようにターンオンする。
【０１７２】
第２ダイオードＤ２は、第４スイッチＳＷ４及び第２キャパシタＣｒ２の共通端子と基底電圧源との間に接続され、第３ダイオードＤ３は、第５スイッチＳＷ５と第２倍圧部２０２との間に接続されて、逆電流を防止する。
【０１７３】
第２倍圧部２０２は、サステインパルス供給制御部２０４と第１電圧源２００との間に接続されて、第１電圧源２００の電圧１／４Ｖｓ及び第１倍圧部２０３に充電された電圧１／２Ｖｓを充電した後、第１電圧源２００の電圧の４倍の倍圧電圧ＶｓをパネルキャパシタＣｐに供給する。
【０１７４】
ここで、倍圧電圧は、パネルキャパシタＣｐに最終的に供給されるサステイン電圧Ｖｓであることが好ましい。
【０１７５】
第１キャパシタＣｒ１は、第４スイッチＳＷ４及び第３ダイオードＤ３の共通端子と第１スイッチＳＷ１及び第１ダイオードＤ１の共通端子との間に接続されて、第１電圧源２００の電圧１／４Ｖｓ及び第１倍圧部２０３に充電された電圧１／２Ｖｓを充電し、倍圧電圧ＶｓをパネルキャパシタＣｐに供給する。
【０１７６】
第３スイッチＳＷ３は、第１電圧源２００及び第１ダイオードＤ１の共通端子と第４スイッチＳＷ４及び第３ダイオードＤ３の共通端子との間に接続されて、第２キャパシタＣｒ２に第１電圧源２００の電圧１／４Ｖｓが充電されるようにし、かつ、第１キャパシタＣｒ１の電圧が、パネルキャパシタに最終的に供給されるサステイン電圧である倍圧電圧Ｖｓに上昇するようにターンオンする。
【０１７７】
第１ダイオードＤ１は、第１キャパシタＣｒ１及び第１スイッチＳＷ１の共通端子と第１電圧源２００との間に接続されて、逆電流を防止する。
【０１７８】
サステインパルス供給制御部２０４は、第２倍圧部２０２とパネルキャパシタＣｐに接続されて、第２倍圧部２０２から供給される倍圧電圧ＶｓをパネルキャパシタＣｐに供給するように制御する。
【０１７９】
第１スイッチＳＷ１は、第１ダイオードＤ１及び第１キャパシタＣｒ１の共通端子とパネルキャパシタＣｐとの間に接続されて、倍圧電圧ＶｓがパネルキャパシタＣｐに供給されるようにターンオンする。
【０１８０】
第２スイッチＳＷ２は、パネルキャパシタＣｐと基底電圧源ＧＮＤとの間に接続されて、基底電圧が供給されるようにターンオンする。
【０１８１】
ここで、第１〜第５スイッチＳＷ１〜ＳＷ５は、ターンオン及びターンオフしながら電流の流れを制御する。スイッチＳＷ１〜ＳＷ５は、半導体スイッチ素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＣＲ、ＢＪＴなどの半導体スイッチ素子として用いられる。また、第１ダイオードＤ１、第２ダイオードＤ２及び第３ダイオードＤ３は除去され得る。
【０１８２】
図２１は、図２０に示すスイッチのオン／オフタイミングを示すタイミング図であり、図２２及び図２３は、図２１に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【０１８３】
図２１〜図２３を参照すれば、ｔ１期間では、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２、第４スイッチＳＷ４及び第５スイッチＳＷ５がターンオンする。
【０１８４】
これにより、図２２に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、基底電圧源に続く電流パス（実線）が形成されて、パネルキャパシタＣｐの電圧は、ｔ１期間の間に基底電圧ＧＮＤを維持する。
【０１８５】
また、第１電圧源２００、第１ダイオードＤ１、第１キャパシタＣｒ１、第４スイッチＳＷ４、第２キャパシタＣｒ２、第５スイッチＳＷ４及び基底電圧源に続く電流パス（点線）が形成される。
【０１８６】
これにより、ｔ１期間の間には、第２電圧源２０１の電圧−１／４Ｖｓが第２キャパシタＣｒ２に充電され、後述するｔ２期間の間に第２キャパシタＣｒ２に充電された電圧１／４Ｖｓと第２電圧源２０１の電圧−１／４Ｖｓとが加算されて、第２キャパシタＣｒ２には、サステイン電圧Ｖｓの１／２倍である１／２Ｖｓが第１キャパシタＣｒ１に供給されて、第１キャパシタＣｒ１には、サステイン電圧Ｖｓの３／４倍である３／４Ｖｓの電圧が充電される。
【０１８７】
ｔ２期間では、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号及び第３スイッチング制御信号に応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３はターンオンし、ロー状態の第２スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２、第４スイッチＳＷ４及び第５スイッチＳＷ２はターンオフする。
【０１８８】
これにより、図２３に示すように、第１電圧源２００、第３スイッチＳＷ３、第１キャパシタＣｒ１、第１スイッチＳＷ１及びパネルキャパシタＣｐに続く電流パスが形成されて、ｔ１期間において充電された第１キャパシタＣｒ１の電圧３／４Ｖｓと、ｔ２期間において形成された電流パスにより第１電圧源２００が第１キャパシタＣｒ１に供給する電圧１／４Ｖｓとが加算されて、最終的にパネルキャパシタＣｐには、サステイン電圧Ｖｓである倍圧電圧Ｖｓが供給される。
【０１８９】
したがって、パネルキャパシタＣｐの電圧は、ｔ２期間の間にサステイン電圧Ｖｓを維持する。
【０１９０】
また、第１電圧源２００、第３スイッチＳＷ３、第３ダイオードＤ３、第２キャパシタＣｒ２、第２ダイオードＤ２及び基底電圧源に続く電流パス（点線）が形成される。これにより、ｔ２期間の間には、第２キャパシタＣｒ２に第１電圧源２００の電圧１／４Ｖｓが充電される。
【０１９１】
このように、従来のように、サステイン電圧源の電圧が直にパネルキャパシタＣｐに供給されることではなく、第２倍圧部２０２の第１キャパシタＣｒ１を経て第１電圧源２００の電圧１／４Ｖｓの３倍の電圧Ｖｓを供給することであるから、回路の一部素子ＳＷ１、ＳＷ３の電圧ストレスがサステイン電圧値Ｖｓの１／４倍である１／４Ｖｓに低減して、低容量素子の使用が可能になる。
【０１９２】
以後、パネルキャパシタＣｐに供給されるサステインパルスは、ｔ１期間からｔ２までの動作を繰り返して供給される。
【０１９３】
一方、図１に示す本発明の一実施の形態に係るプラズマディスプレイ装置の駆動波形を参照すれば、通常、サステイン期間ＳＰにおいてスキャン電極Ｙとサステイン電極Ｚに印加されるサステインパルスＳＵＳＰの大きさは、アドレス期間ＡＰにおいてアドレス電極に印加される正極性のデータパルスＤＰの大きさより略３〜４倍大きい大きさを有する。
【０１９４】
また、サステイン期間ＳＰにおいてスキャン電極Ｙとサステイン電極Ｚに印加されるサステインパルスＳＵＳＰの大きさは、アドレス期間ＡＰにおいてスキャン電極Ｙに印加される負極性のスキャンパルスＳＣＮＰの大きさより略３〜４倍大きい大きさを有する。
【０１９５】
したがって、本発明の第５の実施の形態に係るプラズマディスプレイ装置のうち、第１電圧源２００の電圧１／４Ｖｓを利用して、アドレス期間ＡＰにおいてアドレス電極に正極性のデータパルスＤＰを印加することができ、第２電圧源２０１の電圧１／４Ｖｓを利用して、アドレス期間ＡＰにおいてスキャン電極に負極性のスキャンパルスＳＣＮＰを印加することができる。
【０１９６】
これにより、電圧源の数を減らすことによって、製造費用を低減することができる。
【０１９７】
図２４〜図２８を参照して、本発明の第６の実施の形態に係るプラズマディスプレイ装置について説明する。
【０１９８】
図２４は、本発明の第６の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【０１９９】
図２４に示すように、本発明の第６の実施の形態に係るプラズマディスプレイ装置は、第１電圧源２４０、第２電圧源２４１、第１倍圧部２４３、第２倍圧部２４２、サステインパルス供給制御部２４４及びエネルギー回収／供給部２４５を備える。
【０２００】
ここで、本発明の第６の実施の形態に係るプラズマディスプレイ装置は、エネルギー回収／供給部２４５を除いては、本発明の第５の実施の形態に係るプラズマディスプレイ装置と同じであるため、重複する説明は省略する。
【０２０１】
エネルギー回収／供給部２４５は、パネルキャパシタＣｐ、第１スイッチＳＷ１及び第２スイッチＳＷ２の共通端子に接続され、パネルキャパシタＣｐからエネルギーを回収すると共に、上述した回収されたエネルギーをパネルキャパシタＣｐに供給する。
【０２０２】
ソースキャパシタＣｓは、第６スイッチＳＷ６及び第７スイッチＳＷ７の共通端子に接続されて、サステイン放電時パネルキャパシタＣｐに充電される電圧を回収して充電すると共に、その内部に充電された電圧をパネルキャパシタＣｐに供給する。
【０２０３】
インダクターＬは、ソースキャパシタＣｓとサステインパルス供給制御部２４４との間に接続されており、インダクターＬは、一定のインダクタンス値を有し、パネルキャパシタＣｐと共に共振回路を形成する。
【０２０４】
第６スイッチＳＷ６及び第７スイッチＳＷ７は、ソースキャパシタＣｓとインダクターＬとの間に並列に接続されて、ソースキャパシタＣｓがパネルキャパシタＣｐに充電される電圧を回収する際に第６スイッチＳＷ６はターンオンし、ソースキャパシタＣｓの内部に充電された電圧をパネルキャパシタＣｐに再供給する際に第７スイッチＳＷ７はターンオンする。
【０２０５】
第４ダイオードＤ３は、第６スイッチＳＷ６とインダクターＬとの間に接続され、第５ダイオードＤ５は、第７スイッチＳＷ７とインダクターＬとの間に接続されて、逆電流を防止する。
【０２０６】
ここで、第１〜第７スイッチＳＷ１〜ＳＷ７は、ターンオン及びターンオフしながら電流の流れを制御する。スイッチＳＷ１〜ＳＷ７は、半導体スイッチ素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＣＲ、ＢＪＴなどの半導体スイッチ素子として用いられる。また、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４及び第５ダイオードＤ５は除去され得る。
【０２０７】
図２５〜図２８は、図２４のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【０２０８】
まず、パネルキャパシタＣｐには、０Ｖの電圧が充電されると共に、ソースキャパシタＣｓには、１／２サステイン電圧１／２Ｖｓが充電されていると仮定して、動作過程を詳細に説明する。
【０２０９】
図２５を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第６スイッチング制御信号に応じて、第６スイッチＳＷ６はターンオンする。
【０２１０】
これにより、図２５に示すように、ソースキャパシタＣｓ、第６スイッチＳＷ６、第４ダイオードＤ４、インダクターＬ及びパネルキャパシタＣｓに続く電流パスが形成されて、インダクターＬとパネルキャパシタＣｐは直列共振を発生する。これにより、パネルキャパシタＣｐの電圧は、基底電圧からサステイン電圧Ｖｓまで上昇する。
【０２１１】
次に、図２６を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号及び第３スイッチング制御信号に応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３はターンオンする。
【０２１２】
これにより、図２６に示すように、第１電圧源２４０、第３スイッチＳＷ３、第１キャパシタＣｒ１、第１スイッチＳＷ１及びパネルキャパシタＣｐに続く電流パスが形成されて、後述する図２８において説明する期間において充電された第１キャパシタＣｒ１の電圧３／４Ｖｓと、図２６において説明する期間において形成された電流パスにより、第１電圧源２４０が第１キャパシタＣｒ１に供給する電圧１／４Ｖｓとが加算されて、最終的にパネルキャパシタＣｐには、サステイン電圧Ｖｓである倍圧電圧Ｖｓが供給される。
【０２１３】
したがって、パネルキャパシタＣｐの電圧は、図２６において説明する期間の間にサステイン電圧Ｖｓを維持する。
【０２１４】
また、第１電圧源２４０、第３スイッチＳＷ３、第３ダイオードＤ３、第２キャパシタＣｒ２、第２ダイオードＤ２及び基底電圧源に続く電流パスが形成される。これにより、図２６において説明する期間の間には、第２キャパシタＣｒ２に第１電圧源２４０の電圧１／４Ｖｓが充電される。
【０２１５】
このように、従来のように、サステイン電圧源の電圧が直にパネルキャパシタＣｐに供給されることではなく、第２倍圧部２４２の第１キャパシタＣｒ１を経て第１電圧源２４０の電圧１／４Ｖｓの３倍の電圧Ｖｓを供給することであるから、回路の一部素子ＳＷ１、ＳＷ３の電圧ストレスがサステイン電圧Ｖｓの１／４倍である１／４Ｖｓに低減して、低容量素子の使用が可能になる。
【０２１６】
次に、図２７を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第７スイッチング制御信号に応じて、第７スイッチＳＷ７はターンオンする。
【０２１７】
これにより、図２７に示すように、パネルキャパシタＣｐ、インダクターＬ、第５ダイオードＤ５、第７スイッチＳＷ７及びソースキャパシタＣｓに続く電流パスが形成されて、インダクターＬとパネルキャパシタＣｐは直列共振を発生する。これにより、パネルキャパシタＣｐの電圧は、サステイン電圧Ｖｓから基底電圧まで下降する
【０２１８】
次に、図２８を参照すれば、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２、第４スイッチＳＷ４及び第５スイッチＳＷ５はターンオンする。
【０２１９】
これにより、図２８に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、基底電圧源に続く電流パス（実線）が形成されて、パネルキャパシタＣｐの電圧は、ｔ１期間の間に基底電圧ＧＮＤを維持する。
【０２２０】
また、第１電圧源２４０、第１ダイオードＤ１、第１キャパシタＣｒ１、第４スイッチＳＷ４、第２キャパシタＣｒ２、第５スイッチＳＷ４及び基底電圧源に続く電流パスが形成される。
【０２２１】
これにより、上述した図２６において説明する期間の間に、第２キャパシタＣｒ２に充電された電圧１／４Ｖｓと、図２８において説明する期間の間に、第２電圧源２４１の電圧−１／４Ｖｓが第２キャパシタＣｒ２に充電されて、第２キャパシタＣｒ２のサステイン電圧Ｖｓの１／２倍である１／２Ｖｓが第１キャパシタＣｒ１に供給されて、第１キャパシタＣｒ１には、サステイン電圧Ｖｓの３／４倍である３／４Ｖｓの電圧が充電される。
【０２２２】
以後、パネルキャパシタＣｐに供給されるサステインパルスは、図２５に示す期間から図２８に示す期間までの動作を繰り返して供給される。
【０２２３】
このように、本発明は低容量素子を使用することができるように回路を構成することにより、製造費用を低減することができる。
【０２２４】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【０２２５】
【図１】本発明の一実施の形態に係るプラズマディスプレイ装置の駆動波形を示す図である。
【図２】本発明の第１の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図３】図２に示すスイッチのオン／オフタイミングを示すタイミング図である。
【図４】図３に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図５】図３に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図６】本発明の第２の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図７】図６のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図８】図６のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図９】図６のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１０】図６のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１１】本発明の第３の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図１２】図１１に示すスイッチのオン／オフタイミングを示すタイミング図である。
【図１３】図１２に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１４】図１２に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１５】本発明の第４の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図１６】図１５のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１７】図１５のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１８】図１５のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１９】図１５のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図２０】本発明の第５の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図２１】図２０に示すスイッチのオン／オフタイミングを示すタイミング図である。
【図２２】図２１に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図２３】図２１に示すスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図２４】本発明の第６の実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図２５】図２４のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図２６】図２４のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図２７】図２４のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図２８】図２４のプラズマディスプレイ装置のスイッチのオン／オフタイミングに応じて形成される電流パスを示す回路図である。
【図１】
2007122060.tif 000003
【図２】
2007122060.tif 000004
【図３】
2007122060.tif 000005
【図４】
2007122060.tif 000006
【図５】
2007122060.tif 000007
【図６】
2007122060.tif 000008
【図７】
2007122060.tif 000009
【図８】
2007122060.tif 000010
【図９】
2007122060.tif 000011
【図１０】
2007122060.tif 000012
【図１１】
2007122060.tif 000013
【図１２】
2007122060.tif 000014
【図１３】
2007122060.tif 000015
【図１４】
2007122060.tif 000016
【図１５】
2007122060.tif 000017
【図１６】
2007122060.tif 000018
【図１７】
2007122060.tif 000019
【図１８】
2007122060.tif 000020
【図１９】
2007122060.tif 000021
【図２０】
2007122060.tif 000022
【図２１】
2007122060.tif 000023
【図２２】
2007122060.tif 000024
【図２３】
2007122060.tif 000025
【図２４】
2007122060.tif 000026
【図２５】
2007122060.tif 000027
【図２６】
2007122060.tif 000028
【図２７】
2007122060.tif 000029
【図２８】
2007122060.tif 000030