(57)【要約】【課題】鏡像処理に伴うラインメモリを搭載しなくても正像・鏡像出力を実現し、且つ、書き込み、読み出し順を気にせずに、ライン遅延の無いリアルタイム画像処置を実現することを目的とする。【解決手段】光電変換装置に対し原稿ＥＮＡＢＬＥ信号を供給し、鏡像処理モード時には前記ＥＮＡＢＬＥ区間の読み出し順を反転制御する。画像読取装置では、シェーディング補正係数をＥＮＡＢＬＥ区間だけ同様な反転読み出しを行う。【選択図】図１
2007124099.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換手段と、該複数の光電変換手段の光信号をそれぞれ保持する複数の光信号保持手段と、該光信号保持手段から光信号を出力する光信号出力線と、該光信号出力線を固定電位にリセットするリセット手段と、駆動制御パルス制御手段と、該光信号出力線を介して該光電変換手段の信号を画素毎に読み出す電荷転送手段と、鏡像処理モードを有することを特徴とする光電変換装置。
【請求項２】
前記駆動制御パルス制御手段は、該光電変換装置の駆動制御信号を生成することを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記駆動制御パルス制御手段は、該光電変換装置を駆動制御する外部駆動制御パルスと、該駆動制御パルス制御手段内部で生成する内部駆動制御パルスを個々に選択可能とすることを特徴とする請求項１記載の光電変換装置。
【請求項４】
前記鏡像処理モードは、設定された原稿ENABLE区間信号と、該鏡像処理モード信号と、該画素転送手段の駆動モード設定手段とで構成されることを特徴とする請求項１記載の光電変換装置。
【請求項５】
前記鏡像処理モードは、該原稿ENABLE区間のシフトレジスタ駆動制御順序を反転させることを特徴とする請求項１記載の光電変換装置。
【請求項６】
該光電変換装置を搭載し、該原稿ENABLE区間の画像データに対するシェーディング補正係数を鏡像処理モードに応じて参照順序を切り替えることを特徴とする請求項１記載の光電変換装置。
【請求項７】
該光電変換装置は、ＣＭＯＳセンサであることを特徴とする請求項１記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関し、例えば、ファクシミリ、イメージスキャナ、ディジタル複写機等の画像読み取りを行う１次元及び２次元の光電変換装置に関し、特に、原稿搬送手段を搭載し、原稿搬送中の原稿イメージを読み取る手法と、原稿台ガラス上にセットされた固定原稿に対して、原稿照明手段をセットしたミラー台を移動制御して原稿イメージを読み取る手法の両方を採用する画像形性装置に搭載可能な光電変換装置に関するものである。
【背景技術】
【０００２】
従来、ファクシミリ、イメージスキャナ、ディジタル複写機等の画像読み取り系としては、縮小光学系のＣＣＤを用いた読み取り系が用いられてきたが、近年、単結晶シリコンチップをマルチ実装して用いる、等倍系の密着型イメージセンサ（ＣＩＳ：Contact Image Sensor. ）の開発も目覚ましい。
【０００３】
しかし、上述したＣＣＤやＣＩＳといった光電変換装置では構造的な要因から、光電反感手段に平行に配置された転送レジスタによって電荷転送方向、電荷転送順序が一意に固定されており、主走査１ラインの先頭側からの順次出力及び主走査１ラインの後端側からの順次出力を用途によって切り替えることができなかった。
【０００４】
そのため、原稿自体を移動させながら、原稿走査を行う「流し読み」と、固定原稿を反射光学系の移動によって走査する「固定読み」では、原稿読み取り時の画先（原稿の読み取り開始時の走査端）が逆転する。このような２通りの読み取り方法を持った画像形成装置では、各々の読み取り方法で読み取った画像が「鏡像」となってしまう。
【０００５】
そこで、従来は係る課題の解決策として、複数のラインメモリを用意し、以下の様な方法で画像を修正していた。即ち、６００ｄｐｉの解像度で考えると、７５００画素程度の光電変換装置を用い、７５００×８ｂｉｔ（１０ｂｉｔ）分のメモリを最低２ｌｉｎｅ分用意し、以下の順序で制御する。
［正像］
Line
memory A にNo1 の主走査dataを書き込む。
【０００６】
Line
memory B にNo2 の主走査dataを書き込む。
【０００７】
同時に  Line memory A からNo1 の主走査dataを読み出す。
【０００８】
Line
memory A にNo3 の主走査dataを書き込む。
【０００９】
同時に  Line memory B からNo2 の主走査dataを読み出す。
【００１０】
Line
memory B にNo4 の主走査dataを書き込む。
【００１１】
同時に  Line memory A からNo3 の主走査dataを読み出す。
【００１２】
以下、所定回数繰り返し・・・。
【００１３】
即ち、メモリはFIFO(first in first out)的な使い方を行う。且つ、dataは主走査１ｌｉｎｅ分遅延する。
［鏡像］
Line
memory A にNo1 の主走査dataを書き込む。
【００１４】
Line
memory B にNo2 の主走査dataを書き込む。
【００１５】
同時に  Line memory A からNo1 の主走査dataを読み出す。
【００１６】
Line
memory A にNo3 の主走査dataを書き込む。
【００１７】
同時に  Line memory B からNo2 の主走査dataを読み出す。
【００１８】
Line memory B にNo4 の主走査dataを書き込む。
【００１９】
同時に  Line memory A からNo3 の主走査dataを読み出す。
【００２０】
以下、所定回数繰り返し・・・。
【００２１】
即ち、メモリはLIFO(last in first out) 的な使い方を行う。且つ、dataは主走査１ｌｉｎｅ分遅延する（メモリから反転出力）。
【００２２】
要するに、２つの読み取り方法を両立するためには、画像処理の過程でラインメモリが必要となり、且つ、ラインメモリからの読み出し分の時間が最低でも１ライン分余分に掛かってしまうことになる。
【００２３】
これらの問題点を解決するべく、正方向読取りと逆方向読み取りに対応したＣＣＤが過去に試作された。このＣＣＤはＣＣＤ駆動の極限の高速化を目指しその当時のでき得る技術を全て投入した結果実際に画像形成まで漕ぎ着けることができた。
【特許文献１】特許第３２６２４４１号公報
【特許文献２】特許第３２８７７２２号公報
【特許文献３】特開平８−２５１４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかし、以下のような問題が顕在化していた。
【００２５】
・画素内転送による混色。
【００２６】
・正方向読取りと逆方向読み取りで転送レジスタが光電変換手段を挟んで反対側に位置していた。
【００２７】
・駆動制御パルスの膨大化。
【００２８】
・正方向読取りと逆方向読み取りで駆動制御パルスが異なる。
【００２９】
・異常なまでの昇温。
【００３０】
特に、正方向読取りと逆方向読み取りに関しては蓄積電荷を転送する転送路が異なるため、アナログ特性が変化し、アナログ信号処理部に関しても調整レスで使用することは困難であった。  
本発明は上記問題に鑑みてなされたもので、正方向読取りと逆方向読み取りを単純な構成で実現し、且つ、画像処理設定も極力共有可能な光電変換装置を提供し、併せて、鏡像補正のためのラインメモリを不要とし、画像処理回路におけるライン遅延を無くすことで、回路規模の低減とトータルコストの削減を目的としている。
【課題を解決するための手段】
【００３１】
上記目的を達成するため、本発明に係る光電変換装置は、複数の光電変換手段と、該複数の光電変換手段の光信号をそれぞれ保持する複数の光信号保持手段と、該光信号保持手段から光信号を出力する光信号出力線と、該光信号出力線を固定電位にリセットするリセット手段と、駆動制御パルス制御手段と、該光信号出力線を介して該光電変換手段の信号を画素毎に読み出す電荷転送手段と、鏡像処理モードを有することを特徴とする。
【発明の効果】
【００３２】
本発明によれば、画像形成装置等の原稿読取装置で画像を並べ替えるメモリを持つ必要がなくなり、回路規模の削減とコストダウンが実現できる。
【発明を実施するための最良の形態】
【００３３】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００３４】
＜実施の形態１＞
図１は本発明の実施の形態１に係る光電変換装置の構成図、図２は同光電変換装置を搭載した画像形成装置のブロック図、図３は同光電変換装置のタイミングチャートである。図４は、図３に示したタイミングチャートを部分的に拡大し、新たなタイミングパルスを付加した補足用タイミングチャートである。
【００３５】
以下に、装置の構成・動作を説明する。
【００３６】
図３のタイミングチャートにおいて、３０２に示すクロックＣＬＫ（１０２）に同期して、シフトレジスタＳＲ１２９にスタートパルスＳＰ３０１（１０３）が供給され、リセットパルスφＣＲ３０３（１０６）をハイとしてＭＯＳトランジスタ１２３，１２４をオンし、信号保持容量ＣＴＳ１２１，ＣＴＮ１２２をリセットし、次に、光電変換素子１０１のベースに画像による光量１１３を蓄積し、蓄積が終了した後、転送パルスφＴＳ３０６（１０７）をハイとして転送ＭＯＳトランジスタ１１９をオンし、ノイズを含む光信号を読み出して（Signal Read out ）、光信号保持容量ＣＴＳ１２１に転送する。
【００３７】
続いて、リセットパルスφＢＲＳ３０４（１０９）をローとしてＭＯＳトランジスタ１１１をオンして、続いてリセットパルスφＥＲＳ３０５（１１０）をハイとして光電変換素子のセンサ１０１のリセット動作を行い、所定時間後、光電変換素子１０１の光信号の無い時の信号成分をノイズ成分として、リセットパルスφＴＮ３０７（１０８）をハイとしてノイズ転送ＭＯＳトランジスタ１２０をオンし、ノイズ信号をノイズ信号保持容量ＣＴＮ１２２に転送し、再度、リセットパルスφＢＲＳ３０４（１０９）をローとし、リセットパルスφＥＲＳ３０５（１１０）をハイとし、リセットＭＯＳトランジスタ１１２をＯＮすることによって、センサのリセット動作を行い、次の蓄積動作に入る。
【００３８】
本例では、１光電変換素子の読み取りの一巡の動作について説明したが、１ラインの光電変換素子の場合には、各光電変換素子に応じた図１と同様な回路要素が同様に動作して、１ラインセンサの光信号電荷とノイズ信号電荷とが各保持容量に転送される。
【００３９】
一方、蓄積動作中にシフトレジスタＳＲ１２９が各々位相反転した入力パルスφ１（３０８，１０４），φ２（３０９，１０５）により走査を開始する。
【００４０】
先ず、最初に光信号共通出力線１３０及びノイズ信号共通出力線１３１を、リセットパルスφＣＨＲ１３６をハイとしてリセットＭＯＳ１３４，１３５をオンすることによりリセットした後、信号保持容量ＣＴＳ１２１，ＣＴＮ１２２のデータを各共通出力線の容量とそれぞれ容量分割にてシフトレジスタＳＲ１２９からの走査パルス１１４をハイとして走査ＭＯＳトランジスタ１２５，１２６をオンし、共通出力線１３０，１３１に出力する。
【００４１】
ここで、ＣＨＳ１２８，ＣＨＮ１２７は各共通出力線の容量であるが、以後、光信号共通出力線をＣＨＳ１２８、ノイズ信号共通出力線をＣＨＮ１２７と定義する。共通出力線１３０，１３１に出力された信号はそれぞれプリアンプ１３９，１３８で増幅され、差動増幅器１４０により光信号成分からノイズ信号成分の差を取り、クランプ回路１４１でクランプパルスφＣＬ１４２をハイとしてクランプＭＯＳ１４４をオンすることにより、コンデンサ１４５の出力端の電位は作動信号レベルとＶＲＥＦ １４３電位にクランプされた信号レベルが交互に繰り返す。この画素毎にクランプされた差信号が、アンプ１４６で増幅されて、画像信号として出力される。
【００４２】
その後、再び共通出力線の容量ＣＨＳ１２８，ＣＨＮ１２７を、リセットパルスφＣＨＲ１３６をハイとしてリセットＭＯＳトランジスタ１３４，１３５をオンし共通出力線１３０，１３１と共に基準電位ＶＣＨＲ １３７にリセットして、次のｂｉｔの信号保持容量ＣＴＳ１２１，ＣＴＮ１２２のデータを読み出す。
【００４３】
次に、図４を用いて共通出力線の容量ＣＨＳ，ＣＨＮのバランス調整制御を説明する。図４は、図３−３１０を拡大したタイミングチャートである。
【００４４】
クロック信号ＣＬＫ４０１に同期して、シフトレジスタＳＲ２９にパルスφ１（４０２），φ２（４０３）が入力され、共通出力線１３０，１３１をリセットするリセットパルスφＣＨＲ４０４が出力される。これにより  共通出力線の容量ＣＨＳ，ＣＨＮの容量はリセットされる。
【００４５】
しかし、実際には共通出力線の容量ＣＨＳ，ＣＨＮに若干のばらつきを持っているため、ばらつきを解消するために共通出力線１３０，１３１を接続するスイッチＭＯＳ１３２をスイッチパルスφＳＷ４０５によってＯＮし、共通出力線１３０，１３１の電位を整える。先ず、この動作を周期Ｔで繰り返して、全てのｂｉｔの信号を出力する。出力された信号は、それぞれボルテージフォロアのプリアンプ１３９，１３８を介して差動アンプ１４０に入力され、１画素毎の光電変換素子出力が得られる。
【００４６】
尚、図３のタイミングチャートにおける、光電変換装置の動作状態は以下の通りである。
【００４７】
Ａ：信号保持容量ＣＴＳ，ＣＴＮのリセット期間
Ｂ：信号＋ノイズ信号読み出し期間
Ｃ：光電変換素子のリセット期間
Ｄ：ノイズ信号読み出し期間
Ｅ：光電変換素子のリセット期間
Ｆ：原稿走査とデータ出力
Ｇ：蓄積時間
以上に説明した構成が光電変換装置の光電変換の基本動作である。
【００４８】
図１において、光電変換装置のブロック構成として、光電変換素子ブロック（Pixel Block ）１５１と、電荷記憶手段（Line Memory ）１４９、出力回路（Output Line ）１４８、シフトレジスタ（Shift Register）１２９に分けられるが、１１５に示すセレクタ（SELECTOR）は、斯かる光電変換装置の駆動信号を外部から供給するか、パルスジェネレータ（PULSE GENERATOR ）１５２によって外部ＣＬＫ１８同期で生成される駆動信号を選択的に切り替え可能な装置である。
【００４９】
更に、本件は原稿サイズに応じた、原稿領域画素読み出し順切り替えを行う。そのため、本光電変換装置が搭載される画像形成装置の原稿サイズ検出手段によって検出された原稿サイズに基づく原稿ENABLE信号１１６と、正像処理、鏡像処理を切り分けるモード信号１１７を受信する。もし、１１７端子によって鏡像処理が設定された場合には、１１６端子によって供給される原稿ENABLE信号区間の画素の出力順を反転させ、鏡像出力を可能とする。
【００５０】
上述したように、本発明の光電変換装置の概要は一通り説明したが、光電変換装置は通常単体で使用されることはない。そこで、実際の装置（画像形成装置）において、該光電変換装置がどのような使われ方をするかを以下に説明する。
【００５１】
図２に示したブロック図は、画像形成装置の一例を示したものである。画像形成装置は、リーダー部２０１、プリンタ部２２０、原稿給送装置２１５、システムコントローラ２１７、操作部２１８で構成されている。ブロック図を基とした操作の流れを説明すると、不図示のオペレータにより原稿が原稿給送装置２１５にセットされると、不図示の原稿検出手段２２２によって原稿が検出され、ＡＤＦ（原稿給送装置）コントローラ２１６とリーダーコントローラ２０２の間で情報交換が行われる。
【００５２】
原稿セット情報は、更に、リーダーインターフェイス部２１４を介して、システムコントローラ２１７に伝えられ、操作部２１８上の表示手段２１９に何らかの原稿セット情報（メッセージ）が表示され、コピー条件の設定が促される。通常、オペレータは次の制御として、操作部２１８より、コピー部数や原稿条件（片面、両面等）等を設定する。設定が終了し、オペレータがコピーボタン２２３を押すことによって、システムコントローラ２１７、リーダーインターフェイス部２１４、リーダーコントローラ２０２を介してＡＤＦコントローラ２１６に対し、原稿搬送開始要請信号が送られる。
【００５３】
同時に、リーダーコントローラ２０２は、モータドライバ２１２を介して光学モータ２１３を制御し、キセノン管、若しくはＬＥＤ等で構成された原稿照明光源２０４を含んだ不図示の原稿照明手段を原稿読み取り待機位置に移動制御する。
【００５４】
更に、リーダーコントローラ２０２は、光電変換装置２０５に対して、コントロール信号２１０を送信し、該光電変換装置２０５内部（若しくは、外部パルスジェネレータ）のパルスジェネレータ部２０７の駆動制御と、２１１を介してパルスジェネレータ部２０７からの駆動パルスをCMOS-SENSOR ２０６に供給し、CMOS-SENSOR ２０６の駆動制御を開始する。通常、デバイスの駆動制御を開始する際、デバイスの立ち上がり時間を待つ必要があり、所定の待ち時間の後に、インバータ２０３より光源２０４の点灯制御が行われ、白色基準板２２５を用いたシェーディング補正が行われる。ここで、２１０に示したコントロール信号は、光電変換装置の所定領域画素列の転送順を正像出力するか、若しくは鏡像出力するかを制御するモード信号として働く。
【００５５】
上記原稿読み取り準備が完了すると、リーダーコントローラ２０２は、光学モータドライバ２１２を介して、光学モータ２１３を制御して、不図示の原稿流し読み位置にキセノン管、若しくはＬＥＤ等で構成された原稿照明光源２０４を含んだ不図示の原稿照明手段を移動し、ＡＤＦコントローラ２１６に原稿搬送を要請し、原稿搬送モータ２２４によって原稿の搬送制御が開始され、該光電変換装置２０５に対して相対的に一定速度で原稿が搬送され、画像データが読み取られる。読み取った画像信号は、video 信号２０８としてＡ／Ｄコンバータ２２６に入力され、該Ａ／Ｄコンバータ２２６のダイナミックレンジの範囲でアナログ・ディジタル変換が実行される。尚、２２７はＡ／ＤコンバータのＶＴＯＰ
を示しており、ＶＢＯＴＴＯＭ２２８と併せて、Ａ／Ｄコンバータのダイナミックレンジを決めている。
【００５６】
通常、video 信号２０８は遮光状態でＶＢＯＴＴＯＭ２２８レベル、白色読み取りレベルでＶＴＯＰ
２２７レベルになるように調整した後に原稿読み取りに用いられる。上記構成の画像形成装置で読み取った原稿画像は、画像処理手段を含んだコントローラ２０２に送られる。尚、２０９は原稿ＥＮＡＢＬＥ信号を光電変換装置に送信する電送ラインであり、原稿サイズ検出手段によって検出された原稿サイズの有効領域が光電変換装置の何画素目から何画素目までの区間であるかを送信する。
【００５７】
上記流れに沿って読み取られた原稿イメージは、リーダーコントローラ２０２で所定の画像処理を施した後に、リーダーインターフェイス部２１４を介してシステムコントローラ２１７に送られ、プリンタ部２２０のプリンタコンタローラ２２１によってプリント出力制御が行われ、プリント出力を得ることができる。
【００５８】
次に、図５を用いて「固定読み」と「流し読み」の違いを説明する。
【００５９】
図５（ａ）５０１は本発明の光電変換装置５０８を搭載したリーダー部（原稿読取装置）である。５０２はＡＤＦ（原稿給送装置）である。５０３は原稿照明手段であり、５０４は原稿台ガラスを示している。又、５０５は鏡筒であり、原稿照明手段５０３の点灯により、不図示の原稿からの反射光が、不図示の第１，２，３ミラー台を介して鏡筒５０５によってＣＭＯＳセンサ５０８に結像される。ＣＭＯＳセンサ５０８は、ＣＭＯＳセンサ基板５０７に実装され、５０６は、画像読取装置のコントローラ基板を表している。５０９はＣＭＯＳ基板５０７とコントローラ基板５０６間の電送線を示している。
【００６０】
次に、図５（ｂ）に「固定読み」のイメージを示す。
【００６１】
５１１が原稿であり、５１０に示す第１ミラー台ユニットを移動させながら原稿走査を行う。同様に、図５（ｃ）に「流し読み」のイメージを示す。５１２に示す第１ミラー台ユニットが固定されており、原稿５１３が移動しながら原稿走査を行う。この読み取り方を比較すると「固定読み」、「流し読み」の違いが明確になる。即ち、図５（ｂ）では図中、原稿の左端から走査が右側に進むのに対して、図５（ｃ）では図中、原稿の右端から走査が左側に進んでいる。
上記、内容を具体的に示した例が図５（ｄ）及び、図５（ｅ）である。図５（ｄ）は「固定読み」の例であり、５１６のマークを起点に５１７の方向へ走査していく。尚、原稿５１５、５１５’は、原稿５１４と等価であり、（原稿５１５は５１６，５１７のマーク、矢印が見易いように被慮したものである）５１８を起点とし、５１９の方向へ走査される。
【００６２】
同様に図５（ｅ）は「流し読み」の例であり、５２１のマークを起点に矢印の方向へ走査していく。５２０，５２０’は原稿５２３と等価であり、（原稿５２０は５２１のマーク、矢印が見易いように被慮したものである）マーク５２４を起点とし、５２５で示す方向へ走査される。即ち、５１４と５２３の原稿例で示すように、読み出し位置が原稿の左上と右上のように反対になっている。
【００６３】
又、５２３の原稿例の画素番号の並びを１から７５００であるのに対して、７５００から１までとなるように入れ替えると、原稿５１４と原稿５２３は、原稿を１８０度回転した状態と等しくなるため、「固定読み」、「流し読み」の結果を揃える手法として、反転読み出し（鏡像出力）が有効であることが分かる。
【００６４】
次に、図６を用いて、図２−２０２コントローラ部と、２０５光電変換装置部についてもう少し詳細に説明する。
【００６５】
図６（ｂ）６０１は、不図示のコントローラ基板の構成を示し、６０２は同じく不図示のＣＭＯＳセンサ基板の構成を示したものである。６０３は、６０４で示すところのＡＳＩＣ等の集積回路用の発信器を示している。集積回路６０４は画像処理部６０５と駆動パルス生成部６０６を含み、集積回路６０４はＢＵＳ６０９を介してメモリ６０７とＣＰＵ６０８に接続されている。ＣＰＵ６０８は発信器６１３を持ち、集積回路とは異なった周期で動作している。
【００６６】
ここで、駆動パルス生成部６０６によって光電変換装置の駆動制御パルスが生成され、バッファ６１０を介して駆動制御パルスが６１５のレシーバー兼ドライバに電送され、６１７のＣＭＯＳセンサに供給される。
【００６７】
供給された駆動制御パルスは、ＣＭＯＳセンサの各端子に配線されるが、６１８のパルス検出部で選択的にパルス検出が行われる。６２１は不図示のセレクタを介して光電変換手段６１９に駆動制御パルスが供給されることを示している。６２０はＣＭＯＳセンサ内部に設けられた駆動パルス生成部である。光電変換手段６１９の出力は、Ａ／Ｄコンバータを含んだアナプロＩＣ６１６を介してvideo 信号６２４を集積回路６０４の画像処理部６０５に電送する。６１２のシリアル信号は、ＣＰＵ６０８、若しくは、集積回路６０４からアナプロＩＣ６１６に送られる信号であり、アナプロＩＣ内部の可変アンプのゲイン設定値やオフセット設定値を送信している。
【００６８】
６１１は外部クロックであり、光電変換装置内部の駆動パルス生成部を用いる上では必須の信号である。６２２はモード信号を出しているが、このモードとは、「鏡像処理モード」を指している。６２３は、「鏡像処理モード」が選択された時の鏡像出力領域を決定する原稿ENABLE区間信号である。    
図６（ａ）に、６０６，６２０の駆動パルス生成部の簡略化した回路構成ブロックを示す。６２５は外部クロックを示しており、上述した６０３の発信器のクロックが入力される。ＣＬＫはＰＬＬ部６２６を介し、分周回路６２７、若しくはスルーの状態でセレクタ６２８に送られ、セレクタ６２８によって選択されたクロックがＰＬＬ部６２６にフィードバック掛けられフェイズロックされる。
【００６９】
このＰＬＬ回路によってスピードアップされたクロックが６３０からカウンタ６２９に供給され、カウンタが起動する。カウンタは予め光電変換装置の駆動周期に合うように、ＲＥＧ１（６３１）に設定された値までカウントすると、ＣＭＰ６３２によって、ＲＥＧ１（６３１）とカウンタ６２９のカウント値が比較され、１周期信号６３３としてカウンタ６２９のＲＳＴに入力される。
【００７０】
以下、ＲＥＧ２（６３４）、ＲＥＧ３（６３６）、ＲＥＧｎ（６３８）は光電変換装置の駆動制御パルスを形成するためのパルス信号生成に用いられ、駆動パルス生成部６４０に送られた後に、図示の光電変換装置の駆動制御クロック６４１が整形される。
【００７１】
次に、「鏡像処理モード」が選択された際の領域設定について図７を用いて説明する。尚、この説明に際しては、ＣＣＤ波形イメージを元にして説明を行う。先ず、ＣＣＤの各波形の説明を以下に記す。
【００７２】
７０１：水平同期信号（ＨＳＹＮＣ）、ＣＣＤの蓄積時間を示す。
【００７３】
７０２：シフトパルス（ＳＨ）、フォトダイオードの電荷を転送レジスタに移動する。
【００７４】
７０３：転送クロック（φ１Ａ）、転送レジスタ内電荷搬送クロック。
【００７５】
７０４：転送クロック（φ２Ａ，φ２Ｂ）、転送レジスタ内電荷搬送クロック。
【００７６】
７０５：リセットパルス（ＲＳ）、残留電荷のリセットクロック。
【００７７】
７０６：ビットクランプパルス（ＣＰ）、ＣＣＤ出力１画素単位でのレベルクランプ信号。
【００７８】
７０７：ＣＣＤ出力（ＯＳ１）
７０８：ＣＣＤ出力（ＯＳ２）
７０９：空送り区間
７１０：光シールド出力
７１１：予備信号
７１２：有効画素信号
７１３：ダミー信号
７１４：ダミー信号区間
７１５：１ライン出力期間
７１６，７１７は原稿サイズに応じた原稿有効領域、即ち、原稿ENABLE区間信号を表している。この原稿ENABLE区間は以下の方法で決定される。
【００７９】
７１８を原稿台ガラスとし、７１９を原稿サイズ指標板とすると、原稿は通常、原稿台ガラス７１８上の指標板７１９に突き当てた状態でセットされ、７２０や７２１といった領域が原稿で占有される。この図で、７２６，７２７の点線で挟まれた領域は、不図示の原稿照明手段によって光が照射される領域を示しているため、この領域から鏡筒（光学レンズ）７２８を介して光電変換装置に結像される領域もレンズを介して斜めの点線で囲まれた領域となる。
【００８０】
つまり、原稿突き当て位置に相当する位置を［Ａ］７２３とした場合、光電変換装置の［Ａ］に相当する場所は７２３’となる。同様に、原稿幅７２０に対する原稿端部［Ｂ］７２４は光電変換装置の［Ｂ］に相当する場所は７２４’、原稿幅７２１に対する原稿端部［Ｃ］７２５は光電変換装置の［Ｃ］に相当する場所は７２５’となり、結像領域は原稿サイズで決まってくる。又、７２２は光学センター位置である。
【００８１】
画像読取装置では、光電変換装置を組み込んだユニットに対する光学調整と、画像読取装置枠体に組み込む際の光学調整を行っており、上記光学センター７２２が、光電変換装置の何画素目にくるかは事前に決められている。そのため、大枠では、原稿サイズ毎の光電変換装置の有効画素領域に占める領域はほぼ決まっている。
【００８２】
しかし、如何に精度を突き詰めていったとしても若干のズレは許容せざるを得ない。そのため、通常は原稿突き当て位置の画素を工場組み立て時にバックアップし、機械毎に調整を行っている。
【００８３】
尚、上記説明は図７を参照しながら原稿領域を説明したが、言うまでもなく計算で求まる。例えば、原稿幅が２９７ｍｍで、読み取り解像度が６００ｄｐｉであれば、おおよその占有画素数は、以下の様になる。
【００８４】
２９７（ｍｍ）÷４２．３ (μｍ) ≒７０２１ (画素) 
同様にして、原稿突き当て位置（レジ位置）の画素が何番目であるか分かれば、原稿サイズに応じた原稿ENABLE区間信号の幅が決定される。
【００８５】
図８を用いて、鏡像処理の実行例と、従来構成との比較説明を行う。
【００８６】
８０１は水平同期信号（ＨＳＹＮＣ）であり、ＣＣＤの蓄積時間を示す。８０２，８０３は光電変換装置の出力信号を示しており、８０４，８０５が原稿サイズ毎に設定される原稿ＥＮＡＢＬＥ区間信号を指している。８０９のポイントで矢印が左右に出ているのは、レジ調整によって原稿突き当て位置（画素）が変動することを指している。
【００８７】
又、８０６は、光電変換装置の出力を処理するアナログフロントエンドのＩＣ（俗にアナプロＩＣと呼ぶ）のＤＣクランプ信号であり、通常光電変換装置の光シールド領域が用いられる。図中、８０７，８０８で示す原稿ＥＮＡＢＬＥ区間の画素出力順が鏡像処理によって逆出力処理を施される。
【００８８】
次に、従来構成の説明を行う。
【００８９】
図８中段の８１０は、ＣＣＤ８１１及びアナプロＩＣ８１２で構成されたＣＣＤユニット部を示す。８１３はコントローラ部であり、画像処理部８１４とＣＰＵ８２０、ＦＬＡＳＨメモリ８２１、原稿サイズ検出手段８１９等の機能を有し、システムコントローラ８２２との通信を行いつつ、画像形成処理を行う。
【００９０】
ここで、従来の鏡像処理の方法を簡単に説明すると、８２４のメモリ１に対し１ライン目の画像データを書き込み、書き込みが終了すると、２ライン目の画像データが８２５のメモリ２に書き込む。この２ライン目のデータ書き込み中に、先に書き込まれた１ライン目の画像データが読み出される８２７。以下同様に、３ライン目のデータがメモリ１に書き込まれている最中に、２ライン目のデータが読み出される８２７。即ち、画像処理部８１４に入力された画像信号は、８１８のポイントで、８１６のシェーディング補正を施され、８１７のラインメモリによる鏡像処理を行った後に、１ライン分遅延した画像出力８２３を出力することになる。
【００９１】
本件の光電変換装置を搭載した鏡像処理を以下に説明する。
【００９２】
８２８は、ＣＭＯＳセンサ８２９とアナプロＩＣ８３０を含んだＣＭＯＳユニット部を示す。８３１はコントローラ部であり、画像処理部８３２とＣＰＵ８３７、ＦＬＡＳＨメモリ８３８、原稿サイズ検出手段８３６等の機能を有し、８３９のシステムコントローラとの通信を行いつつ画像形成処理を行う。
【００９３】
ここで、鏡像処理を行う際、先ず、事前に判定された原稿サイズ検出結果から、原稿ＥＮＡＢＬＥ区間信号を生成し、且つ、鏡像処理モード信号をＣＭＯＳセンサ８２９に送信する。すると、正像処理の時は、８４１，８４２で示す様な画素配列で出力され、原稿ＥＮＡＢＬＥ区間においても８４５，８４６の示す通り通常の並び順で画像が出力される。これに対して、鏡像出力処理モードでは、８４３，８４４に示す通り、８４７，８４８の原稿ＥＮＡＢＬＥ区間の画素配列が逆になって出力される。この画像信号は８３５にて、８３４で指定された有効領域判定処理によって、シェーディングメモリ８３３の参照アドレスが原稿ＥＮＡＢＬＥ区間に応じて変更され、シェーディング補正後に画像出力８４０として出力される。
【００９４】
以上説明したように、本発明の構成を用いることにより、鏡像処理に伴うラインメモリを搭載しなくても正像・鏡像出力を実現でき、且つ、書き込み、読み出し順を気にしなくて良いため、ライン遅延の無いリアルタイム画像処置が実現できる。又、トータルのコストも低減することができる。
【図面の簡単な説明】
【００９５】
【図１】本発明の光電変換装置の回路構成を説明する図である。
【図２】本発明の光電変換装置を搭載した画像形成装置のブロック図である。
【図３】本発明の光電変換装置のタイミングチャートである。
【図４】本発明の光電変換装置の駆動シーケンスを補足するタイミングチャートである。
【図５】画像形成装置にの「固定読み」と「流し読み」を説明する図である。
【図６】コントローラ構成詳細図と駆動パルス生成部の概略構成を説明する図である。
【図７】原稿ＥＮＡＢＬＥ区間信号を説明する図である。
【図８】鏡像処理の従来例と本件の光電変換装置を用いた鏡像処理を説明する図である。
【符号の説明】
【００９６】
２０１  リーダー部
２０２  リーダーコントローラ
２０５  光電変換装置
２１２  モータドライバ
２１３  光学モータ
２１５  原稿給送装置
２１６  ＡＤＦコントローラ
２１７  システムコントローラ
２１８  操作部
２２０  プリンタ部
【図１】
2007124099.tif 000003
【図２】
2007124099.tif 000004
【図３】
2007124099.tif 000005
【図４】
2007124099.tif 000006
【図５】
2007124099.tif 000007
【図６】
2007124099.tif 000008
【図７】
2007124099.tif 000009
【図８】
2007124099.tif 000010