(57)【要約】【課題】  正確なキー信号を検知することができ、発光素子のちらつきの防止や所望の輝度を確保するために必要な時間に合わせてスキャン時間を設定することができ、ソフトウェアのリソースを減らすことができる操作装置を提供する。【解決手段】  キー入力回路４０は、複数のキースイッチによって出力されるキー信号を検知し、割り込み信号出力回路３０は、キー入力回路４０によって同一のキースイッチから所定スキャン回数連続してオン状態のキー信号が検知された場合、割り込み信号を出力し、ＣＰＵ１２は、割り込み信号出力回路３０によって割り込み信号が出力された場合、複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチを特定する。【選択図】      図２
2007025806.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された複数の発光素子と複数のキースイッチとに所定の周期でスキャン信号を出力し、前記スキャン信号に応じて点灯及び消灯を制御する発光制御信号を前記発光素子へ出力するとともに、前記スキャン信号に応じて前記キースイッチのオンオフ状態を表すキー信号が入力される操作装置であって、
前記複数のキースイッチによって出力されるキー信号を検知するキー信号検知手段と、
前記キー信号検知手段によって同一のキースイッチから所定スキャン回数連続してオン状態のキー信号が検知された場合、割り込み信号を出力する割り込み信号出力手段と、
前記割り込み信号出力手段によって割り込み信号が出力された場合、複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチを特定する特定手段とを備えることを特徴とする操作装置。
【請求項２】
前記キー信号に含まれるノイズを除去するノイズ除去手段をさらに備え、
前記キー信号検知手段は、前記ノイズ除去手段によってノイズが除去されたキー信号を検知することを特徴とする請求項１記載の操作装置。
【請求項３】
前記キー信号検知手段は、各キースイッチのキー信号を所定スキャン回数分だけ記憶する記憶手段を含み、
前記割り込み信号出力手段は、前記記憶手段に記憶されている各キースイッチに対応するキー信号の所定スキャン回数分の論理積を求め、求めたキースイッチ毎の論理積値全ての論理和を求め、求めた論理和値が１であれば、ハイレベルの割り込み信号を出力する第１の演算手段を含むことを特徴とする請求項１記載の操作装置。
【請求項４】
前記割り込み信号出力手段は、前記キースイッチとは異なる他のモジュールから出力される割り込み信号と、前記第１の演算回路によって出力される割り込み信号との論理和を求め、求めた論理和値が１であれば、ハイレベルの割り込み信号を出力する第２の演算手段をさらに含むことを特徴とする請求項３記載の操作装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリックス状に配置された複数の発光素子と複数のキースイッチとに所定の周期でスキャン信号を出力し、前記スキャン信号に応じて点灯及び消灯を制御する発光制御信号を前記発光素子へ出力するとともに、前記キースイッチのオンオフ状態を表すキー信号が入力される操作装置に関するものである。
【背景技術】
【０００２】
従来、複数の発光素子と複数のキースイッチとがマトリックス状に配置された操作装置が知られている。このような操作装置では、発光素子の点灯及び消灯制御と、キースイッチの入力検知とに共通のスキャン信号を用いているため、双方が検知に支障のない周期にスキャン周期を調整する必要がある。そこで、従来の操作装置では、発光素子の輝度やちらつきを抑えるスキャン時間に調整されている。
【０００３】
また、キースイッチからのキー信号に対しては、ノイズ除去及びチャタリング除去が行われる（例えば、特許文献１参照）。そのため、スキャン時間が、キー信号のノイズ除去及びチャタリング除去が可能な時間に調整できない場合、発光素子の１スキャン毎にソフトウェアを用いてキー信号の状態を監視し、スキャン時間と同じ周期でキー信号を読み出す必要があった。
【特許文献１】特開平３−２６７８１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の従来の操作装置では、発光素子に適したスキャン時間に調整するため、キースイッチのスキャン時間に適さないスキャン時間となる虞がある。また、発光素子のスキャン周期に合わせてキー信号の値を読み出し、ソフトウェアを用いてキー状態を監視する必要があり、処理が煩雑となる虞があった。
【０００５】
本発明は、上記の問題を解決するためになされたもので、正確なキー信号を検知することができ、発光素子のちらつきの防止や所望の輝度を確保するために必要な時間に合わせてスキャン時間を設定することができ、ソフトウェアのリソースを減らすことができる操作装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
本発明に係る操作装置は、マトリックス状に配置された複数の発光素子と複数のキースイッチとに所定の周期でスキャン信号を出力し、前記スキャン信号に応じて点灯及び消灯を制御する発光制御信号を前記発光素子へ出力するとともに、前記スキャン信号に応じて前記キースイッチのオンオフ状態を表すキー信号が入力される操作装置であって、前記複数のキースイッチによって出力されるキー信号を検知するキー信号検知手段と、前記キー信号検知手段によって同一のキースイッチから所定スキャン回数連続してオン状態のキー信号が検知された場合、割り込み信号を出力する割り込み信号出力手段と、前記割り込み信号出力手段によって割り込み信号が出力された場合、複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチを特定する特定手段とを備える。
【０００７】
この構成によれば、複数のキースイッチによって出力されるキー信号が検知され、同一のキースイッチから所定スキャン回数連続してオン状態のキー信号が検知された場合、割り込み信号が出力される。そして、割り込み信号が出力された場合、複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチが特定される。
【０００８】
したがって、同一のキースイッチから所定スキャン回数連続してオン状態のキー信号が検知された場合にのみ、割り込み信号が出力されるので、キー信号に含まれるノイズやチャタリングを除去し、正確なキー信号を検知することができる。また、キー信号に含まれるノイズやチャタリングの除去に要する時間とキースイッチのスキャン時間とを合わせる必要が無いため、キースイッチのスキャン時間に関係なく、発光素子のちらつきの防止や所望の輝度を確保するために必要な時間に合わせてスキャン時間を設定することができる。また、割り込み信号があった場合にのみ複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチが特定され、当該キースイッチに対応する処理が行われるので、スキャン信号が出力される度にキースイッチのオンオフ状態を監視する必要が無く、ソフトウェアのリソースを減らすことができる。
【０００９】
また、上記の操作装置において、前記キー信号に含まれるノイズを除去するノイズ除去手段をさらに備え、前記キー信号検知手段は、前記ノイズ除去手段によってノイズが除去されたキー信号を検知することが好ましい。この構成によれば、キー信号に含まれるノイズが除去され、ノイズが除去されたキー信号が検知されるので、キー信号の検知精度を向上させることができる。
【００１０】
また、上記の操作装置において、前記キー信号検知手段は、各キースイッチのキー信号を所定スキャン回数分だけ記憶する記憶手段を含み、前記割り込み信号出力手段は、前記記憶手段に記憶されている各キースイッチに対応するキー信号の所定スキャン回数分の論理積を求め、求めたキースイッチ毎の論理積値全ての論理和を求め、求めた論理和値が１であれば、ハイレベルの割り込み信号を出力する第１の演算手段を含むことが好ましい。
【００１１】
この構成によれば、各キースイッチのキー信号が所定スキャン回数分だけ記憶手段に記憶され、記憶手段に記憶されている各キースイッチに対応するキー信号の所定スキャン回数分の論理積が求められ、求められたキースイッチ毎の論理積値全ての論理和が求められ、求められた論理和値が１であれば、ハイレベルの割り込み信号が出力される。
【００１２】
したがって、各キースイッチに対応するキー信号の所定スキャン回数分の論理積を求めることにより、所定スキャン回数連続してオン状態であるキー信号を求めることができる。また、キースイッチ毎の論理積値全ての論理和が求められ、求められた論理和値が１であれば、ハイレベルの割り込み信号が出力されるので、容易に割り込み信号を生成することができる。
【００１３】
また、上記の操作装置において、前記割り込み信号出力手段は、前記キースイッチとは異なる他のモジュールから出力される割り込み信号と、前記第１の演算回路によって出力される割り込み信号との論理和を求め、求めた論理和値が１であれば、ハイレベルの割り込み信号を出力する第２の演算手段をさらに含むことが好ましい。
【００１４】
この構成によれば、キースイッチとは異なる他のモジュールから出力される割り込み信号と、第１の演算回路によって出力される割り込み信号との論理和が求められ、求められた論理和値が１であれば、ハイレベルの割り込み信号が出力される。したがって、キースイッチとは異なる他のモジュールから出力される割り込み信号と、第１の演算回路によって出力される割り込み信号とのうち、少なくとも一方がハイレベルの信号であれば、ハイレベルの割り込み信号を出力することができる。
【発明の効果】
【００１５】
本発明によれば、同一のキースイッチから所定スキャン回数連続してオン状態のキー信号が検知された場合にのみ、割り込み信号が出力されるので、キー信号に含まれるノイズやチャタリングを除去し、正確なキー信号を検知することができる。また、キー信号に含まれるノイズやチャタリングの除去に要する時間とキースイッチのスキャン時間とを合わせる必要が無いため、キースイッチのスキャン時間に関係なく、発光素子のちらつきの防止や所望の輝度を確保するために必要な時間に合わせてスキャン時間を設定することができる。また、割り込み信号があった場合にのみ複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチが特定され、当該キースイッチに対応する処理が行われるので、スキャン信号が出力される度にキースイッチのオンオフ状態を監視する必要が無く、ソフトウェアのリソースを減らすことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る操作装置の一実施の形態を図面に基づいて説明する。図１は、本発明に係る操作装置の構成の一例を示す図である。図１に示す操作装置１は、マトリックス回路１１、ＣＰＵ（中央演算処理装置）１２及びＬＳＩ（大規模集積回路）１３を備えて構成される。
【００１７】
マトリックス回路１１には、複数のキースイッチ１２１と複数のＬＥＤ（発光ダイオード）１３１とがマトリックス状に配置されている。マトリックス回路１１は、スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３を送出するスキャンライン１１１ａ〜１１１ｄと、電源１４１からの電源電圧Ｖｃｃを供給する電源ライン１１４ａ〜１１４ｄとが、行方向（縦方向）に配設され、キー信号ＫＥＹ０〜ＫＥＹ３を送出するキーライン１１２ａ〜１１２ｄと、発光制御信号ＬＥＤ０〜ＬＥＤ３を送出するＬＥＤライン１１３ａ〜１１３ｄとが、列方向（横方向）に配設されている。
【００１８】
キースイッチ１２１と電源ライン１１４ａ〜１１４ｄとは、バッファ１２２の入力側に接続されており、バッファ１２２の出力側は、キーライン１１２ａ〜１１２ｄに接続されている。また、ＬＥＤライン１１３ａ〜１１３ｄは、バッファ１３２の入力側に接続されており、バッファ１３２の出力側は、ＬＥＤ１３１に接続されている。さらに、ＬＥＤ１３１は、電源ライン１１４ａ〜１１４ｄに接続されている。
【００１９】
キースイッチ１２１のオンオフ状態を表すキー信号は、バッファ１２２に一旦記憶される。このとき、キースイッチ１２１がオフ状態である場合、ハイレベルに相当する電源電圧Ｖｃｃのキー信号が、抵抗１２３を介してバッファ１２２に入力される。また、キースイッチ１２１がオン状態である場合、電源１４１への導通が切断され、ローレベルのキー信号が、バッファ１２２に入力される。そして、スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３がバッファ１２２に入力されると、バッファ１２２に記憶されているキー信号がＬＳＩ１３へ出力される。
【００２０】
ＬＥＤ１３１の点灯及び消灯を制御する発光制御信号は、バッファ１３２に一旦記憶される。そして、スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３がバッファ１３２に入力されると、バッファ１３２に記憶されている発光制御信号がＬＥＤ１３１へ出力される。
【００２１】
図２は、図１に示すＬＳＩが内蔵するスキャン回路の一例を示すブロック図である。スキャン回路２０は、スキャンオフタイマ２１、スキャンオンタイマ２２、スキャン信号出力部２３、スキャン場所ポインタ２４、発光制御信号記憶部２５、発光制御信号出力部２６、ノイズ除去回路２７、キー信号検知部２８、キー信号記憶部２９及び割り込み信号出力回路３０を備えて構成される。
【００２２】
スキャンオフタイマ２１は、スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３がオフされる時間、すなわち、ハイレベルのスキャン信号ＳＣＡＮ０〜ＳＣＡＮ３が出力される時間を計時する。スキャンオンタイマ２２は、スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３がオンされる時間、すなわち、ローレベルのスキャン信号ＳＣＡＮ０〜ＳＣＡＮ３が出力される時間を計時する。
【００２３】
ここで、本実施の形態におけるキースイッチ１２１及びＬＥＤ１３１のスキャンタイミングについて説明する。図３は、本実施の形態におけるスキャンタイミングの一例を示す図である。図３に示すように、ローレベルのスキャン信号ＳＣＡＮ０〜ＳＣＡＮ３が所定の周期で出力される。また、ＬＥＤ１３１のスキャンタイミングと、キースイッチ１２１のスキャンタイミングとは同じである。したがって、ＬＥＤ１３１の点灯及び消灯を制御する発光制御信号を出力するタイミングと、キースイッチ１２１のオンオフ状態を表すキー信号を読み取るタイミングとは同じである。キースイッチ１２１は、ユーザによって操作されるため、スキャン時間は、ＬＥＤ１３１の点灯時間及び消灯時間に応じて設定される。
【００２４】
ＬＥＤ１３１を点灯する点灯時間は、スキャン信号を出力する期間であるスキャン時間Ｔｓｃａｎで表される。また、１つのＬＥＤ１３１を消灯してから次に点灯するまでの消灯時間は、スキャン時間Ｔｓｃａｎ×（スキャン信号数Ｎｓｃａｎ−１）＋スキャン間隔時間Ｔｎｏｎ−ｓｃａｎ×スキャン信号数Ｎｓｃａｎで表される。なお、スキャン間隔時間Ｔｎｏｎ−ｓｃａｎは、スキャン信号ＳＣＡＮ０を出力するスキャン時間から、次のスキャン信号ＳＣＡＮ１を出力するスキャン時間までの間の時間である。
【００２５】
輝度を一定に保つと共に、ちらつきのないＬＥＤ１３１の点灯を行うためには、点灯時間と消灯時間との長さを調整する。キースイッチ１２１及びＬＥＤ１３１の配置される数が多くなると、マトリックス回路１１の回路構成も大きくなるので、点灯時間と消灯時間とを短くする必要がある。
【００２６】
図２に戻って、スキャン信号出力部２３は、スキャンオンタイマ２２から各スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３をオンする時間を取得すると共に、スキャンオフタイマ２１から各スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３をオフする時間を取得し、取得したオン時間及びオフ時間に応じて各スキャン信号ＳＣＡＮ０〜ＳＣＡＮ３を出力する。スキャン場所ポインタ２４は、出力するスキャン信号に応じて、発光制御信号を読み出す読み出し位置と、キー信号を書き込む書き込み位置とを切り換える。例えば、スキャン信号ＳＣＡＮ０が出力される場合、スキャン場所ポインタ２４は、スキャン信号ＳＣＡＮ０が入力されるＬＥＤ１３１の点灯及び消灯を制御する発光制御信号が記憶されているレジスタにデータ読み出し位置を切り換える。また、スキャン信号ＳＣＡＮ０が出力される場合、スキャン場所ポインタ２４は、スキャン信号ＳＣＡＮ０が入力されるキースイッチ１２１のオンオフ状態を表すキー信号を記憶するレジスタにデータ書き込み位置を切り換える。
【００２７】
発光制御信号記憶部２５は、例えばレジスタで構成され、各ＬＥＤ１３１を制御する発光制御信号を記憶する。発光制御信号出力部２６は、スキャン信号の出力タイミングに応じて発光制御信号を出力する。すなわち、発光制御信号出力部２６は、スキャン信号出力部２３からスキャン信号が入力されると、入力されたスキャン信号に応じた発光制御信号を発光制御信号記憶部２５から読み出し、読み出した発光制御信号を出力する。
【００２８】
図３に示すように、例えば、スキャン信号ＳＣＡＮ０が出力されると、発光制御信号記憶部２５に相当するレジスタＬＥＤ＿ＤＡＴ［３１：２４］から発光制御信号が読み出され、ＬＥＤ１３１へ出力される。なお、［ａ：ｂ］とは、レジスタＬＥＤ＿ＤＡＴのビットａ〜ビットｂまでのデータを表しており、ＬＥＤ＿ＤＡＴ［３１：２４］であれば、レジスタＬＥＤ＿ＤＡＴのビット３１〜ビット２４までのデータを表し、ＬＥＤ＿ＤＡＴ［２３：１６］であれば、レジスタＬＥＤ＿ＤＡＴのビット２３〜ビット１６までのデータを表す。また、発光制御信号記憶部２５に記憶される発光制御信号はＣＰＵ１２によって設定される。
【００２９】
図２に戻って、ノイズ除去回路２７は、各キースイッチ１２１から出力されるキー信号に含まれる小パルスのノイズを除去する。なお、本実施の形態において、ノイズ除去回路２７がノイズ除去手段の一例に相当する。キー信号検知部２８は、各キースイッチ１２１から出力され、ノイズ除去回路２７によってノイズが除去されたキー信号を検知し、検知したキー信号をキー信号記憶部２９へ出力する。このように、キー信号に含まれるノイズが除去され、ノイズが除去されたキー信号が検知されるので、キー信号の検知精度を向上させることができる。
【００３０】
キー信号記憶部２９は、予め設定されるスキャン回数分の各キースイッチのキー信号を記憶する。なお、本実施の形態において、キー信号記憶部２９が記憶手段の一例に相当する。また、キー入力回路４０は、ノイズ除去回路２７、キー信号検知部２８及びキー信号記憶部２９で構成され、キー入力回路４０がキー信号検知手段の一例に相当する。割り込み信号出力回路３０は、キー信号検知部２８によって同一のキースイッチから複数回数連続してオン状態のキー信号が検知された場合、ＣＰＵ１２へ割り込み信号を出力する。なお、本実施の形態において、割り込み信号出力回路３０が割り込み信号出力手段の一例に相当する。
【００３１】
ＣＰＵ１２は、割り込み信号出力回路３０によって割り込み信号が出力された場合、複数のキースイッチの中から、オン状態のキー信号が出力されたキースイッチを特定する。そして、ＣＰＵ１２は、特定したキースイッチに予め対応付けられている処理を実行する。なお、本実施の形態において、ＣＰＵ１２が特定手段の一例に相当する。
【００３２】
次に、図２に示すキー入力回路４０の具体的な構成について説明する。図４は、図２に示すキー入力回路の具体的な構成を示す図である。なお、図４において、図２と同じ構成については同じ符号を付し、詳細な説明を省略する。
【００３３】
図４に示すキー信号検知部２８は、アンドゲート２８１及びキー信号出力部２８２を備えて構成される。アンドゲート２８１は、ノイズ除去回路２７によってノイズが除去されたキー信号と、アンドゲート２８１によって出力されたキー信号との論理積を求め、キー信号出力部２８２へ出力する。キー信号出力部２８２は、スキャン信号出力部２３によって出力されるスキャン信号と、アンドゲート２８１によって出力された各キースイッチのキー信号とを対応付けて第１のキー信号記憶部２９１へ出力する。
【００３４】
キー信号記憶部２９は、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３を備えて構成される。第１のキー信号記憶部２９１は、最新のスキャン時における各キースイッチのキー信号を記憶する。第２のキー信号記憶部２９２は、前回のスキャン時における各キースイッチのキー信号を記憶する。第３のキー信号記憶部２９３は、前々回のスキャン時における各キースイッチのキー信号を記憶する。
【００３５】
すなわち、まず、１回目のスキャンにより入力されたキー信号が、第１のキー信号記憶部２９１に記憶される。次に、２回目のスキャンにより新たなキー信号が第１のキー信号記憶部２９１に入力されると、第１のキー信号記憶部２９１に記憶されているキー信号が第２のキー信号記憶部２９２にコピーされ、第１のキー信号記憶部２９１には新たなキー信号が記憶される。さらに、３回目のスキャンにより新たなキー信号が第１のキー信号記憶部２９１に入力されると、第２のキー信号記憶部２９２に記憶されているキー信号が第３のキー信号記憶部２９３にコピーされ、第１のキー信号記憶部２９１に記憶されているキー信号が第２のキー信号記憶部２９２にコピーされ、第１のキー信号記憶部２９１には新たなキー信号が記憶される。そして、４回目のスキャンにより新たなキー信号が第１のキー信号記憶部２９１に入力されると、第３のキー信号記憶部２９３に記憶されているキー信号が削除され、第２のキー信号記憶部２９２に記憶されているキー信号が第３のキー信号記憶部２９３にコピーされ、第１のキー信号記憶部２９１に記憶されているキー信号が第２のキー信号記憶部２９２にコピーされ、第１のキー信号記憶部２９１には新たなキー信号が記憶される。
【００３６】
ここで、キー信号記憶部２９に記憶されるキー信号について説明する。図５は、キー信号記憶部２９に記憶されるキー信号の一例を示す図である。第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３は、それぞれ異なるレジスタで構成される。第１のキー信号記憶部２９１に相当するレジスタＫＥＹ＿ＤＡＴ０には、ビット番号０〜１５のそれぞれにキー信号のオンオフ状態が対応付けて記憶されている。図５に示す（Ｘ，Ｙ）は、Ｘがスキャン信号番号を表し、Ｙがキー信号番号を表している。すなわち、ビット番号１５に対応する（０，３）は、スキャン信号ＳＣＡＮ０が入力され、キー信号ＫＥＹ３が出力されるキースイッチのオンオフ状態を表している。本実施の形態では、キー信号がオン状態である場合、ローレベルの値（０）が格納され、キー信号がオフ状態である場合、ハイレベルの値（１）が格納される。なお、発光制御信号記憶部２５に記憶される発光制御信号はＣＰＵ１２によって設定される。
【００３７】
また、図３に示すように、例えば、スキャン信号ＳＣＡＮ０が出力されると、第１のキー信号記憶部２９１に相当するレジスタＫＥＹ＿ＤＡＴ０［３１：２４］へキー信号が書き込まれる。なお、ＫＥＹ＿ＤＡＴ０［ａ：ｂ］とは、レジスタＫＥＹ＿ＤＡＴ０のビットａ〜ビットｂまでのデータを表しており、ＫＥＹ＿ＤＡＴ０［３１：２４］であれば、レジスタＫＥＹ＿ＤＡＴ０のビット３１〜ビット２４までのデータを表し、ＫＥＹ＿ＤＡＴ０［２３：１６］であれば、レジスタＫＥＹ＿ＤＡＴ０のビット２３〜ビット１６までのデータを表す。すなわち、スキャン信号ＳＣＡＮ０が出力されると、レジスタＫＥＹ＿ＤＡＴ０［３１：２４］へキー信号が書き込まれ、スキャン信号ＳＣＡＮ１が出力されると、レジスタＫＥＹ＿ＤＡＴ０［２３：１６］へキー信号が書き込まれる。
【００３８】
なお、第２のキー信号記憶部２９２に相当するレジスタＫＥＹ＿ＤＡＴ１及び第３のキー信号記憶部２９３に相当するレジスタＫＥＹ＿ＤＡＴ２のデータ配列についても図５と同様である。また、本実施の形態では、３回のスキャン毎に各キースイッチから出力されるキー信号を記憶しているが、本発明は特にこれに限定されず、２回のスキャン毎に各キースイッチから出力されるキー信号を記憶してもよく、また、４回以上のスキャン毎に各キースイッチから出力されるキー信号を記憶してもよい。
【００３９】
次に、図２に示す割り込み信号出力回路３０の具体的な構成について説明する。図６は、図２に示す割り込み信号出力回路の具体的な構成を示す図である。なお、図６において、図２及び図４と同じ構成については同じ符号を付し、詳細な説明を省略する。
【００４０】
また、図６において、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３の数字０〜３は、ビット番号を表している。なお、本実施の形態における第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３は、図５に示すように、ビット番号０〜１５に対応するキー信号をそれぞれ記憶しており、ビット幅は１６ビットである。しかしながら、図６では、説明を簡略化するため、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３の各ビット幅を４ビットとし、ビット番号０〜３のみを図示している。
【００４１】
図６に示す割り込み信号出力回路３０は、ノットゲート群３１、アンドゲート３２１〜３２４及びオアゲート３３を備えて構成される。ノットゲート群３１は、第１のキー信号記憶部２９１に記憶されているキー信号の各ビットと、第２のキー信号記憶部２９２に記憶されているキー信号の各ビットと、第３のキー信号記憶部２９３に記憶されているキー信号の各ビットとをそれぞれ反転させアンドゲート３２１〜３２４へ出力する。上述したように、本実施の形態では、キースイッチがオフ状態である場合にハイレベルのキー信号が出力され、キースイッチがオン状態である場合にローレベルのキー信号が出力される。そのため、ノットゲート群３１は、ローレベルのキー信号をハイレベルに反転させるとともに、ハイレベルのキー信号をローレベルに反転させる。
【００４２】
ノットゲート群３１は、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３の全ビット数分だけノットゲートを備える。第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３のそれぞれの各ビット番号に対応する値が各ノットゲートに入力される。そして、各ノットゲートは、各ビット番号に対応する値をローレベルからハイレベルに反転させる。
【００４３】
アンドゲート３２１〜３２４は、第１のキー信号記憶部２９１に記憶されているキー信号の各ビットと、第２のキー信号記憶部２９２に記憶されているキー信号の各ビットと、第３のキー信号記憶部２９３に記憶されているキー信号の各ビットとの論理積を求め、オアゲート３３へ出力する。これにより、３回のスキャン中に連続してキースイッチがオン状態であるキー信号のみがハイレベルとなる。
【００４４】
アンドゲート３２１には、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３のそれぞれビット番号０に対応する値が入力される。アンドゲート３２１は、ビット番号０に対応するそれぞれの値の論理積を求め、オアゲート３３へ出力する。また、アンドゲート３２２には、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３のそれぞれビット番号１に対応する値が入力される。アンドゲート３２２は、ビット番号１に対応するそれぞれの値の論理積を求め、オアゲート３３へ出力する。さらに、アンドゲート３２３には、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３のそれぞれビット番号２に対応する値が入力される。アンドゲート３２３は、ビット番号２に対応するそれぞれの値の論理積を求め、オアゲート３３へ出力する。さらにまた、アンドゲート３２４には、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３のそれぞれビット番号３に対応する値が入力される。アンドゲート３２４は、ビット番号３に対応するそれぞれの値の論理積を求め、オアゲート３３へ出力する。
【００４５】
なお、アンドゲートは、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３のビット幅と同じ数だけ設けられる。図６では、ビット幅を４ビットとし、ビット番号０〜３のみを図示しているため、４個のアンドゲートのみを図示している。しかしながら、第１のキー信号記憶部２９１、第２のキー信号記憶部２９２及び第３のキー信号記憶部２９３が、ビット番号０〜１５までの１６ビットのビット幅を有している場合、１６個のアンドゲートが設けられる。
【００４６】
オアゲート３３は、アンドゲート３２１〜３２４によって出力された全ビットの論理和を求め、ＣＰＵ１２へ出力する。これにより、３回のスキャン中に連続して１ビットでもキースイッチがオン状態であれば、ハイレベルの割り込み信号が出力される。図６において、割り込み信号出力回路３０は４個のアンドゲート３２１〜３２４を備えているため、オアゲート３３には、アンドゲート３２１〜３２４によって求められた４つの論理積値が入力される。なお、本実施の形態において、アンドゲート３２１〜３２４及びオアゲート３３が第１の演算手段に相当する。
【００４７】
このように、複数のキースイッチ１２１によって出力されるキー信号が検知され、同一のキースイッチ１２１から所定スキャン回数連続してオン状態のキー信号が検知された場合、割り込み信号が出力される。そして、割り込み信号が出力された場合、複数のキースイッチ１２１の中から、オン状態のキー信号が出力されたキースイッチ１２１が特定される。
【００４８】
したがって、同一のキースイッチ１２１から所定スキャン回数連続してオン状態のキー信号が検知された場合にのみ、割り込み信号が出力されるので、キー信号に含まれるノイズやチャタリングを除去し、正確なキー信号を検知することができる。また、キー信号に含まれるノイズやチャタリングの除去に要する時間とキースイッチ１２１のスキャン時間とを合わせる必要が無いため、キースイッチ１２１のスキャン時間に関係なく、ＬＥＤ１３１のちらつきの防止や所望の輝度を確保するために必要な時間に合わせてスキャン時間を設定することができる。また、割り込み信号があった場合にのみ複数のキースイッチ１２１の中から、オン状態のキー信号が出力されたキースイッチ１２１が特定され、当該キースイッチ１２１に対応する処理が行われるので、スキャン信号が出力される度にキースイッチ１２１のオンオフ状態を監視する必要が無く、ソフトウェアのリソースを減らすことができる。
【００４９】
また、各キースイッチ１２１のキー信号が所定スキャン回数分だけ記憶手段に記憶され、キー信号記憶部２９に記憶されている各キースイッチ１２１に対応するキー信号の所定スキャン回数分の論理積が求められ、求められたキースイッチ１２１毎の論理積値全ての論理和が求められ、求められた論理和値が１であれば、ハイレベルの割り込み信号が出力される。
【００５０】
したがって、各キースイッチ１２１に対応するキー信号の所定スキャン回数分の論理積を求めることにより、所定スキャン回数連続してオン状態であるキー信号を求めることができる。また、キースイッチ毎の論理積値全ての論理和が求められ、求められた論理和値が１であれば、ハイレベルの割り込み信号が出力されるので、容易に割り込み信号を生成することができる。
【００５１】
次に、図２に示す割り込み信号出力回路３０の別の構成について説明する。図７は、図２に示す割り込み信号出力回路の別の構成を示す図である。なお、図７において、図２、図４及び図６と同じ構成については同じ符号を付し、詳細な説明を省略する。
【００５２】
図７に示す割り込み信号出力回路３０は、オアゲート３４をさらに備えている。本実施の形態における操作装置１には、マトリックス回路１１以外の他のモジュールがＬＳＩ１３に接続されている場合がある。モジュール１４は、例えばＵＳＢ（ユニバーサル・シリアル・バス）Ｉ／Ｆ（インタフェース）である。ＵＳＢＩ／Ｆには、ＵＳＢ規格に準拠した手順により接続される他のデバイスからの操作指示が入力される。
【００５３】
オアゲート３４は、オアゲート３３から出力される割り込み信号と、モジュール１４から出力される割り込み信号との論理和を求め、ＣＰＵ１２へ出力する。この場合、オアゲート３３から出力される割り込み信号と、モジュール１４から出力される割り込み信号とのうち、少なくとも一方がハイレベルである場合、ＣＰＵ１２へハイレベルの割り込み信号が出力される。なお、本実施の形態において、オアゲート３４が第２の演算手段の一例に相当する。
【００５４】
このように、キースイッチ１２１とは異なる他のモジュール１４から出力される割り込み信号と、オアゲート３３によって出力される割り込み信号との論理和が求められ、求められた論理和値が１であれば、ハイレベルの割り込み信号が出力される。したがって、キースイッチ１２１とは異なる他のモジュール１４から出力される割り込み信号と、オアゲート３３によって出力される割り込み信号とのうち、少なくとも一方がハイレベルの信号であれば、ハイレベルの割り込み信号を出力することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明に係る操作装置の構成の一例を示す図である。
【図２】図１に示すＬＳＩが内蔵するスキャン回路の一例を示すブロック図である。
【図３】本実施の形態におけるスキャンタイミングの一例を示す図である。
【図４】図２に示すキー入力回路の具体的な構成を示す図である。
【図５】キー信号記憶部に記憶されるキー信号の一例を示す図である。
【図６】図２に示す割り込み信号出力回路の具体的な構成を示す図である。
【図７】図２に示す割り込み信号出力回路の別の構成を示す図である。
【符号の説明】
【００５６】
１    操作装置
１１    マトリックス回路
１２    ＣＰＵ
１３    ＬＳＩ
１４    モジュール
２０    スキャン回路
２１    スキャンオフタイマ
２２    スキャンオンタイマ
２３    スキャン信号出力部
２４    スキャン場所ポインタ
２５    発光制御信号記憶部
２６    発光制御信号出力部
２７    ノイズ除去回路
２８    キー信号検知部
２９    キー信号記憶部
３０    割り込み信号出力回路
３１    ノットゲート群
３３，３４    オアゲート
４０    キー入力回路
２８１，３２１〜３２４    アンドゲート
２８２    キー信号出力部
２９１    第１のキー信号記憶部
２９２    第２のキー信号記憶部
２９３    第３のキー信号記憶部
【図１】
2007025806.tif 000003
【図２】
2007025806.tif 000004
【図３】
2007025806.tif 000005
【図４】
2007025806.tif 000006
【図５】
2007025806.tif 000007
【図６】
2007025806.tif 000008
【図７】
2007025806.tif 000009