(57)【要約】【課題】厚さを正確に制御し、界面構造を改善し、電子トラップを低密度とし、さらに、誘電体層および基板から／へのドーパントの不純物拡散を阻止することができるプロセスを提供する。また、既存の製造プロセスに容易に統合することができ、しかも、コストはほとんど増すことがないプロセスを提供する。【解決手段】ＭＯＳＦＥＴのゲート酸化物またはＥＥＰＲＯＭのトンネル酸化物として使用するための、極薄誘電体層を成長させるためのプロセスを記載する。ウェハと酸窒化物との界面におよび酸窒化物の表面に窒素濃度のピークを有し、かつ、酸窒化物のバルク内に低い窒素濃度を有する、シリコン酸窒化物層が、酸化窒素および窒素性酸化ガス内で一連のアニールを行なうことによって形成される。【選択図】図１
2007258729.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板のきれいな表面上に薄い誘電体層を作成するための、集積回路製造プロセスであって、
アニール室内に前記シリコン基板を設置するステップと、
前記アニール室内に第１の気圧の酸化窒素ガスを供給するステップと、
前記基板を第１の時間期間の間、第１の高温でアニールするステップと、
前記アニール室から前記酸化窒素ガスを取除くステップと、
前記アニール室内に第２の気圧の酸化用ガスを供給するステップと、
前記基板を第２の時間期間の間、第２の高温でアニールするステップとを含み、
前記ステップは前記シリコン基板の前記きれいな表面上に酸窒化物の誘電体層を提供し、前記誘電体層は前記シリコン基板との界面を有しかつ前記界面に対向する表面を有し、前記誘電体層は前記界面近傍に窒素濃度の第１のピークを含みかつ前記表面近傍に窒素濃度の第２のピークを含んで、接触表面から前記誘電体層を通じるドーパントの拡散を阻止する、プロセス。
【請求項２】
前記第１の酸化窒素の気圧と、前記第２の酸化用ガスの気圧と、前記第１および第２のアニールの温度および時間とを調整して、少なくとも１０18窒素atoms/ccの前記第１の窒素濃度ピークを提供し、かつ、少なくとも１０18窒素atoms/ccの前記第２の窒素濃度ピークを提供するステップをさらに含む、請求項１に記載のプロセス。
【請求項３】
前記第１および第２のアニールするステップは、高速熱アニールを含む、請求項１に記載のプロセス。
【請求項４】
前記酸化用ガスは、酸化窒素、酸素、蒸気、および、酸化窒素と酸素と蒸気との混合物からなるグループから選択される、請求項１に記載のプロセス。
【請求項５】
前記酸化用ガスは、酸化窒素である、請求項４に記載のプロセス。
【請求項６】
前記第１の気圧は１０ミリトルから１気圧の間の範囲内であり、前記第１の高温は摂氏８００度から１１５０度の間の範囲内であり、前記第１の時間期間は１０秒から３０００秒の間の範囲内であり、前記第２の気圧は１０ミリトルから１気圧の間の範囲内であり、前記第２の高温は摂氏８００度から１１５０度の間の範囲内であり、前記第２の時間期間は１０秒から３０００秒の間の範囲内である、請求項５に記載のプロセス。
【請求項７】
前記第１および第２のアニールのステップは、炉アニールを含む、請求項２に記載のプロセス。
【請求項８】
前記第２のアニールのステップに続いて、前記アニール室から前記酸化用ガスを取除くステップと、
前記アニール室内に第３の気圧の酸化窒素ガスを供給するステップと、
前記基板を第３の時間期間の間、第３の高温でアニールするステップとをさらに含む、請求項１に記載のプロセス。
【請求項９】
前記第１の酸化窒素の気圧と、前記第２の酸化用ガスの気圧と、前記第１および第２のアニールの温度および時間とを調整して、前記第１の窒素濃度ピークを少なくとも１０18窒素atoms/ccで提供しかつ前記第２の窒素濃度ピークを少なくとも１０18窒素atoms/ccで提供するステップをさらに含む、請求項８に記載のプロセス。
【請求項１０】
前記第１、第２、および第３のアニールのステップは、高速熱アニールを含む、請求項８に記載のプロセス。
【請求項１１】
前記酸化用ガスは、酸化窒素、酸素、蒸気、および、酸化窒素と酸素と蒸気との混合物からなるグループから選択される、請求項８に記載のプロセス。
【請求項１２】
前記酸化用ガスは酸化窒素である、請求項１１に記載のプロセス。
【請求項１３】
前記第１の気圧は１０ミリトルから１気圧の間の範囲内であり、前記第１の高温は摂氏８００度から１１５０度の間の範囲内であり、前記第１の時間期間は１０秒から３０００秒の間の範囲内であり、前記第２の気圧は１０ミリトルから１気圧の間の範囲内であり、前記第２の高温は摂氏８００度から１１５０度の間の範囲内であり、前記第２の時間期間は１０秒から３０００秒の間の範囲内である、請求項１２に記載のプ
ロセス。
【請求項１４】
前記第１および第２のアニールのステップは、炉アニールを含む、請求項９に記載のプロセス。
【請求項１５】
少なくとも１つの集積回路装置を中に有するシリコン半導体ウェハであって、前記装置はシリコン基板上に薄い誘電体層を有し、前記誘電体層は、
アニール室内に露出したきれいなシリコン表面を有する前記シリコン基板を設置するステップと、
前記アニール室内に第１の気圧の酸化窒素ガスを供給するステップと、
前記基板を第１の時間期間の間、第１の高温でアニールするステップと、
前記アニール室から前記酸化窒素ガスを取除くステップと、
前記アニール室内に第２の気圧の酸化用ガスを供給するステップと、
前記基板を第２の時間期間の間、第２の高温でアニールして、前記基板上にシリコン酸窒化物（ＳｉＯxＮy）の誘電体層を提供するステップとを含む方法によって作成され、前記ＳｉＯxＮyの誘電体層は前記シリコン基板との界面を有しかつ前記界面に対向する表面を有し、前記ＳｉＯxＮyの誘電体層は前記界面近傍に窒素濃度の第１のピークを、前記表面近傍に窒素濃度の第２のピークを含む、ウェハ。
【請求項１６】
前記作成方法は、
前記第１の酸化窒素の気圧と、前記第２の酸化用ガスの気圧と、前記第１および第２のアニールの温度および時間とを調節して、前記第１の窒素濃度ピークを少なくとも１０18窒素atoms/ccで提供しかつ前記第２の窒素濃度ピークを少なくとも１０18窒素atoms/ccで提供するステップをさらに含む、請求項１５に記載の集積回路。
【請求項１７】
前記酸化用ガスは、酸化窒素、酸素、蒸気、および、酸化窒素と酸素と蒸気との混合物からなるグループから選択される、請求項１５に記載の集積回路。
【請求項１８】
前記酸化用ガスは酸化窒素である、請求項１７に記載の集積回路。
【請求項１９】
前記作成方法は、
前記第２のアニールのステップに続いて、前記アニール室から前記酸化用ガスを取除くステップと、
前記アニール室内に第３の気圧の酸化窒素ガスを供給するステップと、
前記基板を第３の時間期間の間、第３の高温でアニールするステップとをさらに含む、請求項１５に記載の集積回路。
【請求項２０】
前記酸化用ガスは、酸化窒素、酸素、蒸気、および、酸化窒素と酸素と蒸気との混合物からなるグループから選択される、請求項１９に記載の集積回路。
【請求項２１】
前記酸化用ガスは酸化窒素である、請求項２０に記載の集積回路。
【請求項２２】
シリコンウェハ内の集積回路装置であって、
前記シリコンウェハの一部分を含み、前記部分はある濃度のアクセプタまたはドナー原子を中に有してｎ型またはｐ型の半導体特性を提供し、さらに、
前記シリコンウェハの前記部分と密接する界面および離れた表面を有する成長されたシリコン酸窒化物層と、
導電性電極とを含み、前記導電性電極は前記シリコン酸窒化物層の前記離れた表面部分と密接に接触し、
前記シリコン酸窒化物層は前記界面と前記離れた表面との双方に近接して窒素濃度のピークを有し、かつ、前記ピーク間にバルクの窒素濃度を有し、前記シリコン酸窒化物は前記シリコンウェハの前記部分と前記導電性電極との双方よりも実質的に低い濃度のアクセプタまたはドナー原子を有し、前記シリコン酸窒化物層はその中に１０18atoms/ccより低い水素原子濃度を有し、前記シリコン酸窒化物層における前記バルクの窒素濃度は１０18atoms/ccより低く、前記界面に近接する前記窒素ピーク濃度は１０18よりも高く、前記離れた表面に近接する前記窒素ピーク濃度は１０18よりも高い、集積回路装置。
【請求項２３】
前記導電性電極は濃くドープされたポリシリコンである、請求項２２に記載の集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は集積回路において用いられるゲートまたはトンネル酸化物として使用するための極薄誘電体層の形成のためのプロセスに関する。
【背景技術】
【０００２】
集積回路はますます高性能、高速および低コストになる傾向がある。したがって、デバイス寸法およびフィーチャサイズはあらゆるタイプの集積回路技術で縮小しつつある。この傾向によって、金属酸化物半導体（ＭＯＳ）トランジスタおよびフローティングゲート記憶素子のようなデバイスの製造において極薄誘電体を用いることが必要となる。
【０００３】
ＭＯＳトランジスタは、シリコン基板における高くドープトされたソース領域およびドレイン領域を含み、導電ゲート電極がソースとドレインとの間に配置されるが、薄いゲート誘電体層によって基板から分離される。適切な電圧がゲート電極に印加されると、導電チャネルがソースとドレインとの間に生じる。より短いチャネル、より浅いソース接合およびドレイン接合、ならびにより薄いゲート誘電体が、より小さく、より高速のＭＯＳデバイスを達成するのに重要である。
【０００４】
ある電気的消去再書込可能な読出専用メモリ（ＥＥＰＲＯＭ）素子は、「フローティングゲート」と称される電気的に分離されたポリシリコンゲート電極と、フローティングゲートよりも上であり、基板からより離れた第２の制御トランジスタゲートとを含む２層ポリシリコン構造を利用する。外部のエネルギ源によって変更されなければ長い期間にわたって電荷を保持するフローティングゲートは「トンネル酸化物」として知られる非常に薄い誘電体を介する電子の画期的な機械的トンネリングによって充電または放電される。制御トランジスタのしきい値電圧はフローティングゲートの荷電状態と荷電されていない状態とで異なる。
【０００５】
現在、１００Å未満の厚さであり、通常高品質のＳｉＯ2である極薄誘電体が（通常ゲート酸化物と呼ばれる）ＭＯＳゲート誘電体として利用され、フローティングゲートＥＥＰＲＯＭ記憶素子においてトンネル酸化物として利用される。これらの極薄酸化物の信頼性および再現性は厚さ制御不足、不十分な界面構造、高い欠陥密度、および酸化物中での不純物拡散を含む多くの要因によって悪影響を被り得る。これらの要因はデバイス性能に深刻な劣化を与え得る。
【０００６】
薄い酸化物中での不純物、特にボロンの拡散が処理技術における主たる問題である。相補ＭＯＳ（ＣＭＯＳ）技術では、ポリシリコンゲート堆積のような多くのフロントエンド処理ステップがＣＭＯＳ回路のＮＭＯＳおよびＰＭＯＳデバイスに対して同時に行なわれ得るが、ドーパント注入ステップは異なったドーパントが必要とされるために別個に行なわれる。ひ素およびリンは電荷担体として自由電子を与えるドナー型材料であり、ＮＭＯＳデバイスのゲートおよびソース／ドレイン領域をドープするために最も頻繁に用いられる。ボロンは電荷担体として正孔を与えるアクセプタ型材料であり、ＰＭＯＳデバイスの最も頻繁に用いられるドーパントである。ドープされたポリシリコンゲートからのボロンはひ素またはリンよりもはるかに高いゲート酸化物層中での拡散速度を有し、ＰＭＯＳデバイス性能の深刻な劣化を起こし得る。ゲート酸化物内での電荷ボロンイオンのある濃度は酸化物の絶縁特性を劣化させ、十分に高い濃度ではゲート酸化物の破壊を引起こす。さらに、ゲート酸化物内のボロン電荷はトランジスタのしきい値電圧ＶTを変化させる。この変化の大きさは、拡散されたボロンイオンの濃度と酸化物へのその浸透深さとを掛けたものの関数である。極薄ゲート酸化物では、ボロンはゲート酸化物を完全に通過して下に
ある基板へと拡散し、より深刻なしきい値変化の問題をも引起こし得る。ボロン拡散の同様の問題がＥＥＰＲＯＭのフローティングゲート記憶素子において用いられる非常に薄いトンネル酸化物に対して証明されている。結果として生じる酸化物破壊特性劣化が起こり得るプログラム消去サイクルの数を減少させる。
【０００７】
Ｓｉ基板とＳｉＯ2層との間の不十分な界面構造は主としてＳｉとＳｉＯ2との間の格子の不適合によって生じる歪みから起こる。この結果の１つとして、高い電界ストレスの間またはｘ線のような高エネルギ放射への露出の間に界面状態が形成される。これらの界面状態はトランジスタのターンオン特性の劣化を引起こす。
【０００８】
薄い酸化物層への窒素の混入が、ボロン拡散を抑制し、Ｓｉ−ＳｉＯ2界面構造を改善することが示されてきた。特に、Ｓｉ−ＳｉＯ2界面での窒素のピークとＭＯＳＦＥＴにおけるポリシリコンゲートに隣接したＳｉＯ2表面でのピークとからなる二重ピーク構造を有し、その間に低い窒素濃度を有する窒素濃度プロファイルが、ドープされたポリシリコンゲートからのボロン拡散を効果的に防ぎ、酸化物の統合性を維持することが示されてきた。さらに、Ｓｉ−ＳｉＯ2界面での窒素の混入が、界面歪みを緩和させ、高い電界ストレスの下で酸化物が界面状態を生じないようにさせることが示されてきた。
【０００９】
窒化酸化物層を形成するためのいくつかの方法が用いられてきた。その第１のものは窒化酸化物（ＮＯ）方法と称され、これは、引用によりここに援用されるMoslehi他による「Ｊ電気化学学会：固体科学技術」（“J Electrochem Soc: Solid State Science and Technology”）、第１３２巻、第９号、１９８５年９月、第２１８９−２１９７頁に説明される。この方法は、薄い熱酸化物をＳｉ基板上で成長させ、これを次にアンモニア（ＮＨ3）の雰囲気内でアニールして窒素を酸化物へと混入することを含む。炉でのアニールが初めは利用されたが、最近では高速熱アニール（ＲＴＡ）が代わりに用いられている。ＮＯ方法を用いると、窒素の濃度ピークは、以下「界面」と称するＳｉ−ＳｉＯ2界面と、ＭＯＳＦＥＴにおけるポリシリコンゲートに隣接する、以下「酸化物表面」と称するＳｉＯ2表面とにおいて見られる。酸化物膜内の窒素濃度は窒化時間とともに単調に増加する。ＮＯ方法を用いて製造された酸化物はボロン浸透に対する耐性とＳｉ−ＳｉＯ2界面特性とが向上しており、欠陥密度が低い。しかしながら、窒化プロセスの間のＮＨ3の分解がまた水素をＳｉＯ2層へと混入する。Ｓｉ−Ｈ結合およびＳｉ−ＯＨ結合が形成され、電子および正孔トラッピングの大幅な増加と高密度の固定された電荷とを引起こし、それによって、ＭＯＳＦＥＴに対するしきい値電圧が不安定となり、ＭＯＳＦＥＴおよびＥＥＰＲＯＭに対する破壊耐久性が劣化する。
【００１０】
窒化酸化物再酸化（reOxidized Nitrided Oxide、ＯＮＯ）方法として知られる第２の方法は、これもまた引用によりここに援用されるT. Hori他による「ＩＥＥＥ電子デバイス会報」（“IEEE Transactions on Electron Devices”）、第３６巻、第２号、１９８９年２月、第３４０−３５０頁に説明される。ＯＮＯ方法はＮＯ方法のアンモニア窒化の後に付加的な高温（８００−１２００℃）酸化ステップを加える。アンモニア窒化の間に酸化物層へと混入される水素は後の酸化ステップの間に存在する酸素によって還元され、高い酸化温度で拡散する。再酸化が進むにつれ膜における水素濃度が単調に減少することがわかっており、減少の割合は再酸化温度および窒素ピーク濃度に依存する。水素濃度は熱的に成長させられた酸化物に見られる水素レベルとほぼ等しい最小値に近づく。さらに窒化された表面層が酸素拡散に対するより大きいバリアとして作用し、再酸化プロセスをより遅くさせると考えられる。水素濃度の低下は窒化酸化物において証明される電荷トラッピングを比例して減少させるとわかる。
【００１１】
ＯＮＯ方法の欠点は最適な酸化物品質を得るには比較的処理ウィンドウが狭いことである。過度の再酸化は酸化物の電気的な質を実際に低下させることが示されている。ＮＯプ
ロセスおよびＯＮＯプロセスのさらなる欠点は酸化物のバルクにおける高レベルの窒素である。５−１０×１０20原子/ccもの高さであり得るバルク窒素濃度が誘電体を弱化させ、その破壊特性を劣化させる。
【００１２】
酸窒化物層を形成する別の方法はＮ2Ｏ環境におけるアニールを利用する。この方法の２つの変形例が用いられている。
【００１３】
１．引用によりここに援用されるA. Uchiyama他による「ＩＥＤＭテクニカルダイジェスト」（“IEDM Technical Digest”）、ＩＥＥＥ、１９９０年、第４２５−４２８頁に説明される、酸素環境におけるＳｉ基板上での熱ＳｉＯ2層の形成とそれに続くＮ2Ｏでのアニール。
【００１４】
２．引用によりここに援用されるH. Hwang他による“Appl Phys Lett 57 (10)”、１９９０年９月３日、第１０１０−１０１１頁に説明される、純粋なＮ2Ｏ環境にＳｉ基板を高温で露出することによる、Ｓｉ基板上への直接的な薄いシリコン酸窒化物層の成長。
【００１５】
これらの変形例の両方によって形成される誘電体層は、Ｓｉ−ＳｉＯ2界面での窒素ピークと、酸化物バルクへと混入される比較的少量の窒素とを示す。たとえば、２−３×１０21/ccの窒素ピーク濃度と約１０18/ccの酸化物バルクにおける窒素濃度とがＮ2Ｏにおいて摂氏１１００度でアニールされた熱酸化物に対して測定された。制御熱酸化物と比較して、これらの酸窒化物は高い電界ストレスの下での界面状態発生の著しい減少と電子トラッピングの低下とを示す。これらはまたＳｉ基板へのボロンの浸透を抑制するためのバリアとして作用することが示される。酸化物バルクにおける比較的低い窒素レベルが好ましい酸化物破壊特性を生じる。
【００１６】
極薄シリコン酸窒化物誘電体層の成長では、直接的にＮ２Ｏ環境内での酸化（上述のＮ2Ｏ方法の第２の変形例）が成長速度の抑制というさらなる利点を有する。ＲＴＰを用いる、１１００℃での純粋なＮ2Ｏ環境におけるシリコン酸窒化物の成長速度は１．２Å／秒として測定されている。これに対して、同じ処理条件でのＯ2環境における酸化物の成長速度は１０Å／秒である。窒素混入を酸化物成長と同時に行なうと、酸化体拡散バリアとして作用する界面シリコン酸窒化物（ＳｉＯxＮy）層が次第に形成される。抑制された酸化速度により極薄の範囲（＜６０Å）においても良好な厚さ制御が行なわれる。
【００１７】
Ｎ2Ｏ環境で形成される極薄酸化物の主たる問題は、H. Hwang他によって「ＩＥＤＭテクニカルダイジェスト」（“IEDM Technical Digest”）、ＩＥＥＥ、１９９０年、第４２４頁において報告されるような、酸化物表面での何らかの窒素の豊富な層の不在である。したがって、Ｓｉ表面での窒素ピークが基板へのボロン浸透を防ぐのに効果的であっても、ボロンが酸化物へと浸透することを防ぐためのバリアが存在しない。さらに、ボロンがＮ2Ｏベースの酸窒化物のための基板へと拡散しており、そのＳｉ−ＳｉＯ2界面窒素ピーク濃度がボロン拡散を抑制するために最適なレベルよりも低いことを示した研究がある。
【００１８】
炉によるかまたは酸化窒素（ＮＯ）環境への直接的な高速熱露出かによって、熱的に成長したＳｉ−ＳｉＯ2層を窒化する先行する別の方法が最近報告されている。高速熱方法が、引用によりここに援用されるM. Bhat他による“IEDM Technical Digest”、ＩＥＥＥ、１９９４年、第３２９−３３２頁に説明される。酸化物へと混入された窒素の、二次イオン質量分析（ＳＩＭＳ）によって測定されるような、深さプロファイルがＮ2Ｏにおいてアニールされた熱ＳｉＯ2のそれと形状が類似しており、摂氏１０００度のアニールで１０22/ccもの高い界面ピーク窒素濃度を有する。このピーク値は、著者が同様の処理条件下でのＮ2Ｏアニールされた酸化物に対して得たよりも２オーダー近く高い大きさであ
る。高められた界面窒素ピークはまた、酸化体の拡散に対する混入窒素のバリア特性のために自己制限性の高い酸窒化物成長を与える。窒素に富んだ界面酸窒化物層の厚さは約５Åの値で飽和する。Ｎ2Ｏにおいて生成されるものよりも高い界面窒素ピークレベルを有しながら、ＮＯに対する熱ＳｉＯ2の露出によって生成される酸窒化物も、酸化物層自体へのボロン拡散を防ぐための表面窒素バリアが欠如しているという問題を共有する。
【００１９】
引用によりここに援用されるP. Tobin他による“VLSI Tech. Sympos.”、１９９３年、第５１−５２頁に説明される運動学的研究から、ＮＯがＮ2Ｏにおける熱酸化物の酸窒化の間に界面窒素蓄積を生じる重要な種であると結論付けられた。Ｎ2Ｏの加熱は以下の反応によりその分解を引起こす。
【００２０】
Ｎ2Ｏ−Ｎ2＋Ｏ、ここで原子ＯがＯ2へと再結合する。
Ｎ2Ｏ＋Ｏ−２ＮＯ
９５０℃では、Ｎ2Ｏはウェハに達するまでに十分に分解され、酸窒化環境の組成は６４．３％がＮ2であり、３１．０％がＯλであり、４．７％がＮＯであると見積られている。したがって、Ｎ2Ｏアニールによる窒素界面ピークの形成はＮＯに対するＮ2Ｏの間接的な、熱力学的に好ましくない解離反応に依存する。対照的に、ＳｉとのＮＯの好ましい直接反応はＮＯアニール化酸化物に対する界面窒素ピークレベルを向上させると考えられる。
【００２１】
薄い酸化物層へと窒素を混入するさらに別の方法は、Haddad他によって“IEEE Electron Device Letters”、第ＥＤＬ８巻、第２号、１９８７年２月、第５８−６０頁に説明される窒素のイオン注入によるものであり、２ピーク窒素構造を与えるために利用されている。この方法はボロン拡散を抑制し、界面状態発生および電荷対破壊値を高めるのに有効であり得るが、数多くの欠点を有する。イオン注入は高価であり、それを酸化物成長の間にプロセスへと組込むためには標準的なＣＭＯＳ製造プロセスの大規模な再設計が伴う。また、誘電体構造への損傷を避けながらなお破壊特性を高めるために最適な注入容量およびエネルギに対する処理ウィンドウが狭い。
【非特許文献１】「Ｊ電気化学学会：固体科学技術」（“J Electrochem Soc: Solid State Science and Technology”）、第１３２巻、第９号、１９８５年９月、第２１８９−２１９７頁
【非特許文献２】「ＩＥＥＥ電子デバイス会報」（“IEEE Transactions on Electron Devices”）、第３６巻、第２号、１９８９年２月、第３４０−３５０頁
【非特許文献３】「ＩＥＤＭテクニカルダイジェスト」（“IEDM Technical Digest”）、ＩＥＥＥ、１９９０年、第４２５−４２８頁
【非特許文献４】“Appl Phys Lett 57 (10)”、１９９０年９月３日、第１０１０−１０１１頁
【非特許文献５】「ＩＥＤＭテクニカルダイジェスト」（“IEDM Technical Digest”）、ＩＥＥＥ、１９９０年、第４２４頁
【非特許文献６】“IEDM Technical Digest”、ＩＥＥＥ、１９９４年、第３２９−３３２頁
【非特許文献７】“VLSI Tech. Sympos.”、１９９３年、第５１−５２頁
【非特許文献８】“IEEE Electron Device Letters”、第ＥＤＬ８巻、第２号、１９８７年２月、第５８−６０頁
【発明の開示】
【発明が解決しようとする課題】
【００２２】
向上された厚さ制御と、電気的特性と、酸化物およびＳｉ基板へのボロン浸透に対する耐性とでもって、Ｓｉ基板上に極薄シリコン酸窒化物誘電体層を形成するための改良されたプロセスを提供する。このプロセスにおいて、薄い窒素の豊富なシリコン酸窒化物層が
基板上に成長させられ、次にさらなる処理がシリコン−誘電体界面での窒素ピークと誘電体表面でのピークとを有する酸窒化物層を与える。
【００２３】
この発明の目的は、Ｓｉ上に極薄誘電体層を形成するための改良されたプロセスと、このプロセスによって形成される改良された極薄誘電体層とを提供することである。
【００２４】
この発明の別の目的は、ボロン浸透に対して耐性がある極薄シリコン酸窒化物層をＳｉ上に形成するためのプロセスと、このプロセスによって形成されるシリーズ酸窒化物層とを提供することである。
【００２５】
この発明の別の目的は、電子トラッピング密度が低い極薄シリコン酸窒化物層をＳｉ上に形成するためのプロセスと、このプロセスによって形成されるシリコン酸窒化物層とを提供することである。
【００２６】
この発明のさらなる目的は、好ましい酸化物破壊特性を有する極薄シリコン酸窒化物層をＳｉ上に形成するためのプロセスと、このプロセスによって形成されるシリコン酸窒化物層とを提供することである。
【００２７】
この発明のさらなる目的は、酸化物−シリコン界面での窒素濃度ピークと酸化物表面での窒素濃度ピークとを有する極薄シリコン酸窒化物層をＳｉ上に形成するためのプロセスと、このプロセスによって形成されるシリコン酸窒化物層とを提供することである。
【００２８】
さらなる目的は、正確な厚さ制御を有する極薄シリコン酸窒化物層をＳｉ上に形成するためのプロセスと、このプロセスによって形成されるシリコン酸窒化物層とを提供することである。
【００２９】
さらなる目的は、自己制限的な、窒素の豊富な層を形成し、その後、窒素の豊富な層の下に、Ｓｉ界面に形成する第２の窒素の豊富な層で酸化物を形成するステップを含む、Ｓｉ上に極薄シリコン酸窒化物層を形成するためのプロセスを提供することである。
【００３０】
さらなる目的は、水素を有する種を利用しない、Ｓｉ上に極薄酸窒化物層を形成するためのプロセスと、このプロセスによって形成される酸窒化物層とを提供することである。
【００３１】
さらなる目的は、既存の半導体製造プロセスのフローと両立可能な、Ｓｉ上に改良された極薄酸窒化物層を形成するためのプロセスを提供することである。
【００３２】
さらなる目的は、実質的に製造コストをさらに加えない、Ｓｉ上に改良された極薄酸窒化物層を形成するためのプロセスを提供することである。
【発明を実施するための最良の形態】
【００３３】
図１を参照して、本発明の好ましいプロセスフローの実施例を示す。このプロセスシーケンスの全体は、たとえばＲＡＰＲＯによって製造された高速熱リアクタ（Rapid Thermal Reactor）等の、反応性熱処理（ＲＴＰ）システム内で行われる。ステップ１において、シリコンウェハに、誘電体層をその上に成長させるためのきれいなシリコン表面が提供される。ステップ２において、このウェハを、１０秒から３０００秒の範囲の時間期間、８００℃から１１５０℃の範囲の高温で、１気圧の一酸化窒素（ＮＯ）ガスに浸す。ステップ４において、このＮＯのフローを止め、ＮＯを排気して、１気圧のＮ2Ｏを導入する。ウェハを１０秒から３０００秒の範囲の時間期間、８００℃から１１５０℃の範囲の温度で、Ｎ2Ｏ内でアニールする。本発明の他の実施例においては、Ｎ2Ｏのかわりに、たとえば酸素や蒸気等の他の酸化雰囲気を利用することも可能である。ステップ６において、
Ｎ2Ｏを排気し、酸化物とシリコンとの界面に付加的に窒素を組み込みたい場合には、ＮＯ雰囲気をふたたび導入する。この場合、ウェハはふたたび、１０秒から３０００秒の範囲の時間期間、８００℃から１１５０℃の範囲の温度で、ＮＯ内でアニールされる。
【００３４】
図２ａを参照して、Ｓｉ基板上の酸窒化物層のための好ましい構造を示す。基板８は、プロセスフローにおいて記載したように、ＮＯガスおよびＮ2Ｏガス内でアニールされて、表面１１上に誘電性の酸窒化物層１０が形成される。酸窒化物層１０の上部表面１２は、ＭＯＳトランジスタのために後に形成される導電性ゲートに隣接することになる。表面領域１４、および誘電体層１０の界面領域１６は、図２ｂの窒素濃度のプロファイル２０で示されるように、高い窒素濃度を有する。窒素濃度の表面のピーク２２および、窒素濃度の界面のピーク２４は、誘電体層１０を通じた不純物拡散に対する障壁を提供し、さらに、表面１１におけるＳｉと誘電体層との界面の構造を改善する。図２ｃにおいて、Ｓｉ基板８上の酸窒化物層１０のための好ましい構造を示す。これは、酸窒化物層１０の上方に、たとえば濃くドープされたポリシリコン等の導電性ゲート１３を有する。領域１４における窒素の表面のピーク２２は、ポリシリコンゲート１３から酸窒化物１０への、不純物２３の不純物拡散に対して障壁を提供する。図２ｅは、本発明にしたがったトランジスタのドーパント種の、急激な濃度変化のプロファイルを概略的に示す。ここで、本発明の酸窒化物層は、導電性ポリシリコンゲート１３から酸窒化物層１０内へのまたは酸窒化物層１０にわたる、高濃度のドーパントの拡散を防止しており、さらに、下地であるＳｉ８からまたはＳｉ８へのドーパント種の拡散に対する障壁としても作用していることがわかる。
【００３５】
【表１】
2007258729.tif 000003
【００３６】
表Ｉは、図１のプロセスフローにしたがって処理されたＳｉ基板上に成長された酸化物について、Ｎ2Ｏのアニール条件および厚さのデータをまとめたものである。これらのデータは、ＣｓＯ＋，ＣｓＮ＋，およびＣｓＳｉ＋の分子クラスターの深さのプロファイルを集めるのに、低エネルギ、低フルエンスのＣｓ＋イオンビームを用いた、ＳＩＭＳ分析から得たものである。酸化物とＳｉとの界面の位置は、ＣｓＯ信号が１０だけ低下するときの深さとして規定される。すべての計算および深さプロファイルにおいて、最初の少数のデータ点は、ＳＩＭＳのブラストスルー現象（blast-through artifact）を排除すべく、取除かれる。残念なことに、この現象は、酸化物層の表面において正確なデータ点が得られないようにするものである。ＳＩＭＳ分析については、「半導体材料および装置の特徴（"Semiconductor Material and Device Characterization"）」 D.K. Schroder, John
Wiley and Sons, 1990, Ch.10 に記載されている。
【００３７】
表Ｉの実験について、基板サンプルＩおよびＩＩは双方とも、まず、１気圧のＮＯ内で５０秒間、１０００℃の温度で高速熱アニールにかけられた。その後、サンプルＩは１気圧のＮ2Ｏの中、１０５０℃で、１００秒間の高速熱アニールにかけられた。サンプルＩ上の測定された酸化物厚さは４５Åであり、これは０．４５Å／秒の成長速度に対応する。サンプルＩＩは、１気圧のＮ2Ｏの中、１１００℃で２００秒間、高速熱アニールにかけられた。サンプルＩＩ上の測定された酸化物厚さは１１０Åであり、これは０．５５Å
／秒の成長速度に対応する。これらの成長速度は、最初にＮＯ内でアニールすることなくＮ2Ｏ雰囲気内で酸化を行なう、先行技術において観察された速度の、およそ２分の１の速度である。
【００３８】
サンプルの各々について、Ｎ2Ｏアニール中に顕著な酸化物成長が見られる。この成長は、Ｎ2Ｏアニール中に、酸化用の種が最初のＮＯアニール中に形成された窒素を豊富に含む界面層１６を通じて浸透することを示している。なぜなら、基本的な酸化反応理論は、酸化反応はＳｉの表面において直接行われるとしているためである。したがって、この酸化のメカニズムは、Ｎ2Ｏの解離反応の産物である原子状または分子状の酸素の、窒素を豊富に含む界面領域を通じての拡散を伴わねばならない。酸化物成長は行われるが、それは極めて遅く、したがって、本発明のプロセスは酸化物厚さを正確に制御することができる。
【００３９】
図３を参照して、酸化物層およびＳｉとＳｉＯ2との界面を通じてのＳＩＭＳ深さプロファイルを、サンプルＩについて示す。ただし、酸化物表面に非常に近い（すなわち、表面下、最初の１０オングストロームの範囲内の）データは、ブラストスルー現象のために取除かれている。ＳｉとＳｉＯ2との界面付近には、およそ３０Åの深さで、およそ７×１０20atoms/ccのピーク窒素濃度が認められる。このピーク濃度は、およそ１原子％の窒素に対応している。
【００４０】
図４を参照して、酸化物層およびＳｉとＳｉＯ2との界面を通じてのＳＩＭＳ深さプロファイルをサンプルＩＩについて示す。ここでも、表面部分のデータは取除かれている。ＳｉとＳｉＯ2との界面付近には、およそ９０Åの深さで、約６×１０20atoms/ccのピーク窒素濃度が見られる。このピーク濃度は、約０．９原子％の窒素に対応する。表１のサンプルについて、上記シリコン酸窒化物層における水素原子濃度は、１０18atoms/ccより低い。また、上記層内のバルクの窒素濃度は、１０18atoms/ccより低い。
【００４１】
図５は、Ｎ2Ｏ中で１０００℃で１００秒間高速熱アニールされた、厚さ１０４Åの熱成長されたＳｉＯ2層に関する、上述のBhat等による引例からの、ＳＩＭＳ深さプロファイルを示す。図３および図４と同様、表面のデータは取除かれている。この場合の窒素ピーク濃度の位置および大きさは、図４からわかるように、１１００℃でＮ2Ｏ内で２００秒間高速熱アニールを行なった後の、基板ＩＩにおける位置および大きさに非常によく合致している。ＮＯのアニールに引き続きＮ2Ｏのアニールを行なう本発明のプロセスにおける、酸化物のバルク内およびＳｉＯ2とＳｉとの界面への窒素の組み込みは、先行技術によるＮ2Ｏ内でアニールされた熱ＳｉＯ2におけるそれと非常によく似ている。しかしながら、本発明のプロセスにおいては、Ｎ2Ｏの解離反応からの酸素種が、Ｓｉ表面に酸化物層を成長するよう、ＮＯアニール中に形成された窒素を豊富に含む層を透過しなければならないため、その窒素を豊富に含む層は、たとえそれがＳＩＭＳのブラストスルー現象のためにＳＩＭＳによって分解することができなくとも、持ち上げられて、酸化物層の表面に留まらなければならないと考えられている。結果として得られる構造は、酸化物および基板内へのボロンの浸透を阻止し、かつ、改善されたＳｉと酸化物との界面特性を生み出すために、所望の２ピークを有する窒素プロファイルを提供する。酸化物のバルクにおける窒素の低濃度は、酸化物の絶縁破壊特性の劣化を防ぐことができる。
【００４２】
界面により高い窒素濃度が求められる場合には、Ｎ2Ｏアニールに続いてさらにＮＯ雰囲気内でアニールを行なうことにより、界面のピーク窒素濃度を調節することができる。
【００４３】
本発明は、極薄酸化物層において好ましい窒素プロファイルを提供するのに加えて、既存の半導体製造プロセスに容易に組み込むことができ、しかもプロセスのコストを実質的に増すことのない、プロセスの変更を伴う。本発明は、非常に遅い酸化物成長速度によっ
てプロセスウインドウを狭めることなく、正確に酸化物厚さを制御できるようにする。また、本発明のプロセスの好ましい実施例は、いかなる水素種も導入することなく行われ、また、水素によって引き起こされる電荷のトラッピングの問題も回避する。
【００４４】
本発明の好ましいプロセスは、８００℃から１１５０℃の温度範囲で、大気圧のＮＯおよびＮ2Ｏでの高速熱処理を利用しているが、これとまったく同じ方法およびパラメータを使用することは必須条件ではない。他の実施例では、すべてのプロセスに炉アニールを利用することもでき、また、Ｏ2や蒸気等の、他の酸化用雰囲気をＮ2Ｏに代えて使用することも可能である。
【００４５】
本発明を好ましい実施例に限定する意図はなく、本発明の範囲は、請求の範囲に鑑みて解釈されるべきである。
【図面の簡単な説明】
【００４６】
【図１】この発明の好ましい実施例のプロセスフロー図である。
【図２】（ａ）は、好ましい酸窒化物層構造の断面図である。（ｂ）は、（ａ）の酸窒化物層における窒素濃度プロファイルの概略図である。（ｃ）は、ＭＯＳトランジスタ構造において利用されるような好ましい酸窒化物層構造の断面図である。（ｄ）は、（ｃ）の酸窒化物層における窒素濃度プロファイルの概略図である。（ｅ）は、（ｃ）のＭＯＳトランジスタ構造におけるドーパント種の濃度プロファイルの概略図である。
【図３】この発明に従って処理された第１のサンプルのための、酸化物表面より下の深さに対する窒素濃度のＳＩＭＳプロファイルである。
【図４】この発明に従って処理された第２のサンプルのための、酸化物表面より下の深さに対する窒素濃度のＳＩＭＳプロファイルである。
【図５】Ｎ2Ｏにおいてアニールされた熱酸化物を有するサンプルのための、酸化物表面下よりの深さに対する窒素濃度の先行技術のＳＩＭＳプロファイルである。
【図１】
2007258729.tif 000004
【図２】
2007258729.tif 000005
【図３】
2007258729.tif 000006
【図４】
2007258729.tif 000007
【図５】
2007258729.tif 000008