(57)【要約】【課題】駆動回路チップの個数を減らして表示装置の製造費用を節減し、表示装置の画質を向上させる。【解決手段】行列形態に配列されており、画素電極１９１ａ，１９１ｂ，１９１ｃと当該画素電極に連結されているスイッチング素子Ｑａ，Ｑｂ，Ｑｃを各々含む複数の画素と、スイッチング素子に連結されており、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線Ｇ１−１，Ｇ１−２と、スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１及び第２データ線Ｄ１−１，Ｄ１−２と、を有し、３個の画素列を第１乃至第３画素列とする場合、画素電極のうちの第１及び第２画素列の画素電極はスイッチング素子を通じて第１データ線と連結されており、第３画素列の画素電極はスイッチング素子を通じて第２データ線と連結されている薄膜トランジスタ表示板を備える。【選択図】図３
2007114778.tif 000002
【特許請求の範囲】
【請求項１】
行列形態に配列されており、画素電極と当該画素電極に連結されているスイッチング素子を各々含む複数の画素と、
前記スイッチング素子に連結されており、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線と、
前記スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１及び第２データ線と、を有し、
前記３個の画素列を第１乃至第３画素列とする場合、画素電極のうちの第１及び第２画素列の画素電極は前記スイッチング素子を通じて前記第１データ線と連結されており、第３画素列の画素電極は前記スイッチング素子を通じて前記第２データ線と連結されていることを特徴とする薄膜トランジスタ表示板。
【請求項２】
前記第１及び第３画素列の画素電極は前記スイッチング素子を通じて前記第２ゲート線と連結されており、前記第２画素列の画素電極は前記スイッチング素子を通じて前記第１ゲート線と連結されていることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記第１及び第２ゲート線にゲートオン電圧又はゲートオフ電圧を供給するゲート駆動回路をさらに有し、
前記ゲート駆動回路は前記第１ゲート線にゲートオン電圧を印加した状態で、前記第２ゲート線にもゲートオン電圧を印加することを特徴とする請求項２に記載の薄膜トランジスタ表示板。
【請求項４】
前記第１及び第２データ線に画像信号を供給するデータ駆動回路をさらに有し、
前記データ駆動回路は２点反転駆動信号を供給することを特徴とする請求項３に記載の薄膜トランジスタ表示板。
【請求項５】
前記第１乃至第３画素列と対応する冗長データ線をさらに有することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
前記冗長データ線は、前記第１データ線と連結されていることを特徴とする請求項５に記載の薄膜トランジスタ表示板。
【請求項７】
前記冗長データ線には所定の電圧が印加されることを特徴とする請求項５に記載の薄膜トランジスタ表示板。
【請求項８】
行列形態に配列されており、画素電極と当該画素電極に連結されているスイッチング素子を各々含む複数の画素と、
前記スイッチング素子に連結されており、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線と、
前記スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１乃至第３データ線と、を有し、
前記３個の画素列を第１乃至第３画素列とする場合、画素電極のうちの第１画素列の画素電極は前記スイッチング素子を通じて前記第３データ線と連結されており、第２画素列の画素電極は前記スイッチング素子を通じて前記第１データ線と連結されており、第３画素列の画素電極は前記スイッチング素子を通じて前記第２データ線と連結されており、前記第１データ線と前記第３データ線とは互いに電気的に連結されていることを特徴とする薄膜トランジスタ表示板。
【請求項９】
前記第１及び第３画素列の画素電極は前記スイッチング素子を通じて前記第１ゲート線と連結されており、前記第２画素列の画素電極は前記スイッチング素子を通じて前記第２ゲート線と連結されていることを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１０】
前記第１及び第２ゲート線にゲートオン電圧又はゲートオフ電圧を供給するゲート駆動回路をさらに有し、
前記ゲート駆動回路は前記第１ゲート線にゲートオン電圧を印加した状態で、前記第２ゲート線にもゲートオン電圧を印加することを特徴とする請求項９に記載の薄膜トランジスタ表示板。
【請求項１１】
前記第１及び第２データ線に画像信号を供給するデータ駆動回路をさらに有し、
前記データ駆動回路は２点反転駆動信号を供給することを特徴とする請求項１０に記載の薄膜トランジスタ表示板。
【請求項１２】
前記第１データ線と前記第３データ線とを連結する連結部と、
前記第１及び第３データ線をデータ駆動回路と連結するための引入部と、
前記引入部と前記連結部との間を連結する連結部材と、をさらに有し、
複数の前記第２データ線の少なくとも一部は、前記引入部と前記連結部との間を通過して前記データ駆動回路と連結されることを特徴とする請求項１１に記載の薄膜トランジスタ表示板。
【請求項１３】
連続して配置されている前記第１乃至第３画素列を一つの画素列グループとする場合、偶数画素列グループの前記第２データ線が前記引入部と前記連結部との間を通過して前記データ駆動回路と連結され、奇数画素列グループの前記第２データ線は前記引入部と前記連結部との間を通過しないことを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
【請求項１４】
前記画素電極は互いに傾斜方向の異なる２つの平行四辺形電極片を有し、前記２つの電極片の斜辺が繋がれかつ折曲されて一対の屈曲辺をなすことを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１５】
行列形態に配列され、一対が一つの画素電極として機能する複数対の副画素電極と、
前記副画素電極と連結されている複数のスイッチング素子と、
前記スイッチング素子に連結されており、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線と、
前記一の画素電極行に対応する第１及び第２維持電極線と、
前記スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１乃至第３データ線と、を有し、
前記３個の画素列を第１乃至第３画素列とする場合、前記副画素電極のうちの第１画素列の副画素電極は前記スイッチング素子を通じて前記第３データ線と連結されており、第２画素列の副画素電極は前記スイッチング素子を通じて前記第１データ線と連結されており、第３画素列の副画素電極は前記スイッチング素子を通じて前記第２データ線と連結されており、前記第１データ線と前記第３データ線とは互いに電気的に連結されていることを特徴とする薄膜トランジスタ表示板。
【請求項１６】
前記第１及び第３画素列の副画素電極は前記スイッチング素子を通じて前記第１ゲート線と連結されており、前記第２画素列の副画素電極は前記スイッチング素子を通じて前記第２ゲート線と連結されていることを特徴とする請求項１５に記載の薄膜トランジスタ表示板。
【請求項１７】
前記一の画素電極として機能する一対の副画素電極を第１及び第２副画素電極とする場合、前記第１副画素電極は前記第１維持電極線と重なり、前記第２副画素電極は前記第２維持電極線と重なることを特徴とする請求項１６に記載の薄膜トランジスタ表示板。
【請求項１８】
前記第１維持電極線と前記第２維持電極線には互いに異なる電圧が印加されることを特徴とする請求項１７に記載の薄膜トランジスタ表示板。
【請求項１９】
前記第２副画素電極と重なる第３維持電極線をさらに有することを特徴とする請求項１７に記載の薄膜トランジスタ。
【請求項２０】
前記第１維持電極線と前記第２維持電極線には互いに異なる電圧が印加され、前記第２維持電極線と前記第３維持電極線には同一電圧が印加されることを特徴とする請求項１９に記載の薄膜トランジスタ表示板。
【請求項２１】
前記スイッチング素子は、前記第１又は第２ゲート線と連結されているゲート電極と、前記第１乃至第３データ線のうちの一つと連結されているソース電極と、前記ゲート電極上で前記ソース電極と対向していて拡張部を有するドレイン電極と、を有し、
前記第１及び第３画素列のドレイン電極の拡張部は前記第１維持電極線と重なり、前記第２画素列のドレイン電極の拡張部は前記第２維持電極線と重なることを特徴とする請求項２０に記載の薄膜トランジスタ表示板。
【請求項２２】
前記副画素電極は互いに傾斜方向の異なる２つの平行四辺形電極片を有し、前記２つの電極片の斜辺が繋がれかつ折曲されて一対の屈曲辺をなすことを特徴とする請求項１５に記載の薄膜トランジスタ表示板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ表示板に関するものである。
【背景技術】
【０００２】
一般的な液晶表示装置は画素電極及び共通電極が備えられた２枚の表示板と、その間に入っている誘電率異方性（ｄｉｅｌｅｃｔｒｉｃ  ａｎｉｓｏｔｒｏｐｙ）を有する液晶層を含む。画素電極は行列形態に配列され、薄膜トランジスタＴＦＴなどのスイッチング素子に連結されて一行ずつ順次にデータ電圧の印加を受ける。共通電極は表示板の全面にわたって形成され、共通電圧の印加を受ける。画素電極、共通電極、及びそれらの間の液晶層は回路的に見る場合、液晶キャパシタを構成し、液晶キャパシタはこれに連結されたスイッチング素子と共に画素を構成する基本単位となる。
【０００３】
このような液晶表示装置では、２つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長時間印加されることで発生する劣化現象を防止するために、フレーム別、行別、又は画素別に共通電圧に対するデータ電圧の極性を反転させる。
【０００４】
また、液晶表示装置は、スイッチング素子を制御するためのゲート信号を伝達するゲート線と、電界生成電極に印加するためのデータ電圧を伝達するデータ線と、ゲート信号及びデータ電圧をそれぞれ生成するゲート駆動部と及びデータ駆動部と、を備える。ゲート駆動部とデータ駆動部は複数の駆動集積回路チップからなることが一般的であるが、このようなチップの個数をできるだけ減少させることが、生産費用を減らすのに重要な要素である。特に、データ駆動集積回路チップはゲート駆動回路チップに比べて高価であるため、さらにその個数を減らす必要がある。
【０００５】
一方、データ駆動集積回路チップの個数を減らすために薄膜トランジスタ表示板上素子の配置を変更する場合、素子構造の不均衡によって画質が低下することがある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、駆動回路チップの個数を減らして表示装置の製造費用を節減することにある。
【０００７】
本発明の他の目的は、表示装置の画質を向上することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では３個の画素列当り２個のデータ線を配置する。
【０００９】
具体的には、行列形態に配列されており、画素電極と当該画素電極に連結されているスイッチング素子を各々有する複数の画素と、前記スイッチング素子に連結されており、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線と、前記スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１及び第２データ線と、を有し、前記３個の画素列を第１乃至第３画素列とする場合、画素電極のうちの第１及び第２画素列の画素電極は、前記スイッチング素子を通じて前記第１データ線と連結されており、第３画素列の画素電極は、前記スイッチング素子を通じて前記第２データ線と連結されている薄膜トランジスタ表示板を備える。
【００１０】
本発明の一実施形態によれば、前記第１及び第３画素列の画素電極は前記スイッチング素子を通じて前記第２ゲート線と連結されており、前記第２画素列の画素電極は前記スイッチング素子を通じて前記第１ゲート線と連結されている。
【００１１】
本発明の一実施形態によれば、前記薄膜トランジスタ表示板は、前記第１及び第２ゲート線にゲートオン電圧又はゲートオフ電圧を供給するゲート駆動回路をさらに有し、前記ゲート駆動回路は前記第１ゲート線にゲートオン電圧を印加した状態で前記第２ゲート線にもゲートオン電圧を印加する。
【００１２】
本発明の一実施形態によれば、前記薄膜トランジスタ表示板は、前記第１及び第２データ線に画像信号を供給するデータ駆動回路をさらに有し、前記データ駆動回路は２点反転駆動信号を供給する。
【００１３】
本発明の一実施形態によれば、前記薄膜トランジスタ表示板は、前記第１乃至第３画素列と対応する冗長データ線をさらに有し、前記冗長データ線は前記第１データ線と連結されていたり、所定の電圧が印加されたりする。
【００１４】
又は、行列形態に配列されており、画素電極と当該画素電極に連結されているスイッチング素子を各々含む複数の画素と、前記スイッチング素子に連結されており、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線と、前記スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１乃至第３データ線と、を有し、前記３個の画素列を第１乃至第３画素列とする場合、画素電極のうちの第１画素列の画素電極は、前記スイッチング素子を通じて前記第３データ線と連結されており、第２画素列の画素電極は、前記スイッチング素子を通じて前記第１データ線と連結されており、第３画素列の画素電極は、前記スイッチング素子を通じて前記第２データ線と連結されており、前記第１データ線と前記第３データ線とは互いに電気的に連結されている薄膜トランジスタ表示板を備える。
【００１５】
本発明の一実施形態によれば、前記第１及び第３画素列の画素電極は前記スイッチング素子を通じて前記第１ゲート線と連結されており、前記第２画素列の画素電極は前記スイッチング素子を通じて前記第２ゲート線と連結されている。
【００１６】
本発明の一実施形態によれば、前記薄膜トランジスタ表示板は、前記第１及び第２ゲート線にゲートオン電圧又はゲートオフ電圧を供給するゲート駆動回路をさらに有し、前記ゲート駆動回路は前記第１ゲート線にゲートオン電圧を印加した状態で前記第２ゲート線にもゲートオン電圧を印加する。
【００１７】
本発明の一実施形態によれば、前記薄膜トランジスタ表示板は、前記第１及び第２データ線に画像信号を供給するデータ駆動回路をさらに有し、前記データ駆動回路は２点反転駆動信号を供給する。
【００１８】
本発明の一実施形態によれば、前記第１データ線と前記第３データ線とを連結する連結部と、前記第１及び第３データ線をデータ駆動回路と連結するための引入部と、前記引入部と前記連結部との間を連結する連結部材と、をさらに有し、複数の前記第２データ線の少なくとも一部は、前記引入部と前記連結部との間を通過して前記データ駆動回路と連結される。
【００１９】
本発明の一実施形態によれば、連続して配置されている前記第１乃至第３画素列を一つの画素列グループとする場合、偶数画素列グループの前記第２データ線が前記引入部と前記連結部との間を通過して前記データ駆動回路と連結され、奇数画素列グループの前記第２データ線は前記引入部と前記連結部との間を通過しない。
【００２０】
本発明の一実施形態によれば、前記画素電極は互いに傾斜方向の異なる２つの平行四辺形電極片を有し、前記２つの電極片の斜辺が繋がれかつ折曲されて一対の屈曲辺をなす。
【００２１】
又は、行列形態に配列され、一対が一つの画素電極として機能する複数対の副画素電極と、前記副画素電極と連結されている複数のスイッチング素子と、前記スイッチング素子に連結され、行方向に延長されていて一の画素電極行に対応する第１及び第２ゲート線と、前記一の画素電極行に対応する第１及び第２維持電極線と、前記スイッチング素子に連結されており、列方向に延長されていて３個の画素列に対応する第１乃至第３データ線と、を有し、前記３個の画素列を第１乃至第３画素列とする場合、前記副画素電極のうちの第１画素列の副画素電極は前記スイッチング素子を通じて前記第３データ線と連結されており、第２画素列の副画素電極は前記スイッチング素子を通じて前記第１データ線と連結されており、第３画素列の副画素電極は前記スイッチング素子を通じて前記第２データ線と連結されており、前記第１データ線と前記第３データ線とは互いに電気的に連結されている薄膜トランジスタ表示板を備える。
【００２２】
本発明の一実施形態によれば、前記第１及び第３画素列の副画素電極は、前記スイッチング素子を通じて前記第１ゲート線と連結されており、前記第２画素列の副画素電極は、前記スイッチング素子を通じて前記第２ゲート線と連結されている。
【００２３】
本発明の一実施形態によれば、前記一の画素電極として機能する一対の副画素電極を第１及び第２副画素電極とする場合、前記第１副画素電極は前記第１維持電極線と重なり、前記第２副画素電極は前記第２維持電極線と重なる。
【００２４】
本発明の一実施形態によれば、前記第１維持電極線と前記第２維持電極線には互いに異なる電圧が印加される。
【００２５】
本発明の一実施形態によれば、前記薄膜トランジスタ表示板は、前記第２副画素電極と重なる第３維持電極線をさらに有し、前記第１維持電極線と前記第２維持電極線には互いに異なる電圧が印加され、前記第２維持電極線と前記第３維持電極線には同一電圧が印加される。
【００２６】
本発明の一実施形態によれば、前記スイッチング素子は前記第１又は第２ゲート線と連結されているゲート電極と、前記第１乃至第３データ線のうちの一つと連結されているソース電極と、前記ゲート電極上で前記ソース電極と対向していて、拡張部を有するドレイン電極と、を有し、前記第１及び第３画素列のドレイン電極の拡張部は前記第１維持電極線と重なり、前記第２画素列のドレイン電極の拡張部は前記第２維持電極線と重なる。
【００２７】
本発明の一実施形態によれば、前記副画素電極は互いに傾斜方向の異なる２つの平行四辺形電極片を有し、前記２つの電極片の斜辺が繋がれかつ折曲されて一対の屈曲辺を構成する。
【発明の効果】
【００２８】
本発明によれば、従来の薄膜トランジスタ表示板に比べてデータ線に信号を供給するためのデータ駆動チップの数を減少させて原価を節減することができる。
【００２９】
さらに、このような構造の薄膜トランジスタ表示板では画素列グループをなす３個の画素列を各々赤色、緑色、及び青色画素列と対応するように配置する場合、画素の構造が各色相別に表示領域全体で同一な模様を有するので、表示の均一性を確保して画質を向上することができる。
【発明を実施するための最良の形態】
【００３０】
次に、本発明に係る薄膜トランジスタ表示板及び液晶表示装置を実施するための最良の形態の具体例を、図面を参照しながら説明する。
【００３１】
図面において多用な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分に対しては同一図面符号を付けた。層、膜、領域、及び板などの部分が他の部分の“上”にあるとするとき、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“直上”にあるとするときには、中間に他の部分がないことを意味する。
【００３２】
次に、本発明の実施形態による薄膜トランジスタ表示板及び液晶表示装置について図面を参照して詳細に説明する。
【００３３】
図１は本発明の一実施形態による液晶表示装置のブロック図であり、図２は本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図であり、図３は本発明の一実施形態による薄膜トランジスタ表示板の回路図である。
【００３４】
図１に示したように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体３００と、これに連結されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００と、これらを制御する信号制御部６００と、を含む。
【００３５】
液晶表示板組立体３００は等価回路で見る場合、複数の表示信号線Ｇ１−１−Ｇｎ−２，Ｄ１−１−Ｄｍ−２と、これに連結されていて、ほぼ行列形態に配列された複数の画素を含む。
【００３６】
表示信号線Ｇ１−１−Ｇｎ−２，Ｄ１−１−Ｄｍ−２はゲート信号（“走査信号”とも言う）を伝達する複数のゲート線Ｇ１−１−Ｇｎ−２と、データ信号を伝達するデータ線Ｄ１−１−Ｄｍ−２とを含む。ゲート線Ｇ１−１−Ｇｎ−２はほぼ行方向に伸びていて互いにほとんど平行しており、データ線Ｄ１−１−Ｄｍ−２はほぼ列方向に伸びていて互いにほとんど平行している。
【００３７】
各画素は表示信号線Ｇ１−１−Ｇｎ−２，Ｄ１−１−Ｄｍ−２に連結されたスイッチング素子Ｑと、これに連結された液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴを含む。ストレージキャパシタＣＳＴは必要に応じて省略してもよい。
【００３８】
薄膜トランジスタなどのスイッチング素子Ｑは、薄膜トランジスタ表示板である下部表示板１００に備えられており、３端子素子として、その制御端子及び入力端子は各々ゲート線Ｇ１−１−Ｇｎ−２及びデータ線Ｄ１−１−Ｄｍ−２と連結されており、出力端子は液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴと連結されている。
【００３９】
液晶キャパシタＣＬＣは下部表示板１００の画素電極１９１と共通電極表示板である上部表示板２００の共通電極２７０を２つの端子とし、２つの電極１９１，２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子Ｑに連結され、共通電極２７０は上部表示板２００の全面に形成されていて、共通電圧Ｖｃｏｍの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には２つの電極１９１，２７０のうちの少なくとも一つが線状又は棒状に作られることができる。
【００４０】
液晶キャパシタＣＬＣの補助的な役割を果たすストレージキャパシタＣＳＴは、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９１が絶縁体を間に置いて重なって構成され、この別個の信号線には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタＣＳＴは画素電極１９１が絶縁体を媒介として直上の前段ゲート線と重なって成ることができる。
【００４１】
図３に示したように、一対のゲート線Ｇ１−１及びＧ１−２，Ｇ２−１及びＧ２−２，…は、一行の画素電極１９１下に連続して配置されている。また、データ線Ｄ１−１及びＤ１−２，Ｄ２−１及びＤ２−２，…は隣接する２つの画素列の間に配置されており、３個の画素列を一つの画素列グループと定義する場合、一つの画素列グループ内に一対のデータ線Ｄ１−１及びＤ１−２，Ｄ２−１及びＤ２−２，…が含まれており、画素列グループと画素列グループとの間にはデータ線が省略されている。以下、これらのゲート線Ｇ１−１−Ｇｎ−２及びデータ線Ｄ１−１−Ｄｍ−２と画素電極１９１との連結をより詳しく説明する。
【００４２】
画素電極１９１ａ，１９１ｂ，１９１ｃの下側に配置されている複数対のゲート線Ｇ１−１−Ｇｎ−２は、各画素電極１９１ａ，１９１ｂ，１９１ｃの下側に配置されたスイッチング素子Ｑａ，Ｑｂ，Ｑｃを通じて当該画素電極１９１ａ，１９１ｂ，１９１ｃに連結される。ここで、一対のゲート線Ｇｎ−１，Ｇｎ−２の中で上に置かれたものを第１ゲート線Ｇｎ−１とし、下に置かれたものを第２ゲート線Ｇｎ−２とすれば、第１ゲート線Ｇｎ−１は画素列グループの第２画素列の画素電極１９１ｂと連結され、第２ゲート線Ｇｎ−２は画素列グループの第１及び第３画素列の画素電極１９１ａ，１９１ｃと連結されている。
【００４３】
画素電極１９１ａ，１９１ｂ，１９１ｃの間に配置されている複数対のデータ線Ｄ１−１−Ｄｍ−２は、各画素電極１９１ａ，１９１ｂ，１９１ｃの下側に配置されたスイッチング素子Ｑａ，Ｑｂ，Ｑｃを通じて当該画素電極１９１ａ，１９１ｂ，１９１ｃと連結される。ここで、一つの画素列グループに含まれている２つのデータ線の中で左側に位置するものを第１データ線Ｄｍ−１、右側に位置するものを第２データ線Ｄｍ−２とすれば、第１データ線Ｄｍ−１にはその左右に位置する第１及び第２画素列の画素電極１９１ａ，１９１ｂが連結されており、第２データ線Ｄｍ−２にはその右側に位置する第３画素列の画素電極１９１ｃが連結されている。
【００４４】
つまり、第１画素列のスイッチング素子Ｑａは、第２ゲート線Ｇｎ−２、第１データ線Ｄｍ−１、及び第１画素列の画素電極１９１ａと連結されており、第２画素列のスイッチング素子Ｑｂは、第１ゲート線Ｇｎ−１、第１データ線Ｄｍ−１、及び第２画素列の画素電極１９１ｂと連結されており、第３画素列のスイッチング素子Ｑｃは、第２ゲート線Ｇｎ−２、第２データ線Ｄｍ−２、及び第３画素列の画素電極１９１ｃと連結されている。
【００４５】
一方、色表示を実現するためには各画素が三原色のうちの一つを固有に表示したり（空間分割）、各画素が時間に応じて交互に三原色を表示したりするように（時間分割）して、これら三原色の空間的、時間的合計で所望する色相を認識させる。図２は空間分割の一例であって、各画素が画素電極１９１に対応する領域に赤色、緑色、又は青色の色フィルタ２３０を備えることを示している。図２とは異なって、色フィルタ２３０は下部表示板１００の画素電極１９１の上又は下に形成してもよい。
【００４６】
図３において、画素列グループをなす第１乃至第３画素列は赤色、緑色、及び青色画素列であるのが好ましいが、他の組み合わせも可能である。
【００４７】
液晶表示板組立体３００の２つの表示板１００，２００のうちの少なくとも一つの外側には光を偏光させる偏光子（図示せず）が付着されている。
【００４８】
以下では、このような液晶表示板組立体３００の薄膜トランジスタ表示板１００の構造について図４乃至図６を参照して詳細に説明する。
【００４９】
図４は本発明の一実施形態による薄膜トランジスタ表示板の配置図であり、図５及び図６は各々図４のＶ−Ｖ’線及びＶI−ＶI’線に沿った断面図である。
【００５０】
既に説明したように、本発明の一実施形態による液晶表示装置は、薄膜トランジスタ表示板１００と、これと対向する共通電極表示板２００と、薄膜トランジスタ表示板１００と共通電極表示板２００との間に入っている液晶層３と、を含む。
【００５１】
次に、薄膜トランジスタ表示板１００について詳細に説明する。
【００５２】
透明なガラスなどの絶縁基板１１０上に複数対のゲート線１２１，１２２と光漏れ防止部材１２６が形成されている。
【００５３】
対をなすゲート線１２１，１２２は主に横方向に伸びている。ゲート線１２１の一部は上に突出してゲート電極１２４ｂを構成し、ゲート線１２２の一部は下に突出してゲート電極１２４ａ，１２４ｃを構成する。また、ゲート線１２１は基板１１０上に集積されているゲート駆動回路（図示せず）と連結されており、ゲート線１２２の一端部１２９は他の層又は外部装置との接続のために幅が拡張されている。
【００５４】
光漏れ防止部材１２６は隣接する２対のゲート線１２１，１２２の間に縦方向に長く形成されており、画素ごとに２個ずつ画素領域の左右に配置されている。
【００５５】
ゲート線１２１，１２２と光漏れ防止部材１２６は、アルミニウム（Ａｌ）及びアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）及び銀合金などの銀系金属、銅（Ｃｕ）及び銅合金などの銅系金属、モリブデン（Ｍｏ）及びモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ならびにチタニウム（Ｔｉ）などからなる。しかし、ゲート線１２１，１２２と光漏れ防止部材１２６は物理的性質の異なる２つの膜、つまり、下部膜（図示せず）と、その上の上部膜（図示せず）を含んでもよい。上部膜はゲート線１２１，１２２と光漏れ防止部材１２６の信号遅延及び電圧降下などを減らすことができるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム（Ａｌ）及びアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）及び銀合金などの銀系金属、銅（Ｃｕ）及び銅合金などの銅系金属からなることができる。これとは異なって、下部膜は他の物質、特にＩＴＯ（酸化インジウムスズ）及びＩＺＯ（酸化インジウム亜鉛）との接触特性に優れた物質、例えば、クロム、モリブデン（Ｍｏ）、モリブデン合金、タンタル（Ｔａ）、又はチタニウム（Ｔｉ）などからなることができる。下部膜と上部膜の好ましい組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
【００５６】
ゲート線１２１，１２２と光漏れ防止部材１２６の側面は基板１１０の表面に対して傾いており、その傾斜角は約３０〜８０度であるのが好ましい。
【００５７】
ゲート線１２１，１２２及び光漏れ防止部材１２６上には窒化シリコン（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【００５８】
ゲート絶縁膜１４０上には水素化非晶質シリコン（非晶質シリコンは略称ａ−Ｓｉとも言う）又は多結晶シリコンなどからなる複数の島状半導体１５４ａ，１５４ｂ，１５４ｃが形成されている。半導体１５４ａ，１５４ｂ，１５４ｃは各々ゲート電極１２４ａ，１２４ｂ，１２４ｃ上に位置し、これらを覆っていて、２つの半導体１５４ａ，１５４ｂの連結部は２つのゲート線１２１，１２２を覆う。また、半導体１５４ｃは延長されて２つのゲート線１２１，１２２を覆う。
【００５９】
半導体１５４ａ，１５４ｂ，１５４ｃの上部にはシリサイド（ｓｉｌｉｃｉｄｅ）又はｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で作られた複数の島状抵抗性接触部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６３ａ，１６３ｂ，１６５ａ，１６５ｂが形成されている。接触部材１６３ａ，１６３ｂと接触部材１６５ａ，１６５ｂは対をなして島状半導体１５４ａ，１５４ｂ上に位置する。また、半導体１５４ｃの上にも２つの島状接触部材（図示せず）が対をなして形成されている。
【００６０】
半導体１５４ａ，１５４ｂ，１５４ｃと抵抗性接触部材１６３ａ，１６３ｂ，１６５ａ，１６５ｂの側面もまた基板１１０の表面に対して傾いており、傾斜角は３０〜８０度である。
【００６１】
抵抗性接触部材１６３ａ，１６３ｂ，１６５ａ，１６５ｂ及びゲート絶縁膜１４０上には、各々複数対のデータ線１７１，１７２と複数のドレイン電極１７５ａ，１７５ｂ，１７５ｃが形成されている。
【００６２】
データ線１７１，１７２は主に縦方向に伸びてゲート線１２１，１２２と交差し、データ電圧を伝達する。各データ線１７１，１７２の端部１７９は他の層又は外部装置との接続のために幅が拡張されている。各データ線１７１，１７２からドレイン電極１７５ａ，１７５ｂ，１７５ｃに向かって右側又は左側方向に伸びた複数の環上分枝がソース電極１７３ａ，１７３ｂ，１７３ｃを構成する。ドレイン電極１７５ａ，１７５ｂ，１７５ｃの一端部は線状であるが、他端部は他の層との接続のために幅が拡張されている。データ線１７１は左右両側に伸びて出ているソース電極１７３ａ，１７３ｂを有し、２つのソース電極１７３ａ，１７３ｂは各々半導体１５４ａ，１５４ｂ上に置かれている。データ線１７２は右側に伸びて出たソース電極１７３ｃを有し、ソース電極１７３ｃは半導体１５４ｃ上に置かれている。
【００６３】
ゲート電極１２４ａ，１２４ｂ，１２４ｃ、ソース電極１７３ａ，１７３ｂ，１７３ｃ、及びドレイン電極１７５ａ，１７５ｂ，１７５ｃは、島状半導体１５４ａ，１５４ｂ，１５４ｃと共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルはソース電極１７３ａ，１７３ｂ，１７３ｃとドレイン電極１７５ａ，１７５ｂ，１７５ｃとの間の島状半導体１５４ａ，１５４ｂ，１５４ｃに形成される。
【００６４】
データ線１７１，１７２とドレイン電極１７５ａ，１７５ｂ，１７５ｃは、モリブデン系金属、クロム、タンタル、及びチタニウムなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）からなることが好ましく、抵抗の低い上部膜と接触特性の良い下部膜とを含む多層膜構造を有することができる。
【００６５】
データ線１７１，１７２とドレイン電極１７５ａ，１７５ｂ，１７５ｃもゲート線１２１，１２２と同様に、その側面が約３０〜８０度の角度で各々傾いている。
【００６６】
抵抗性接触部材１６３ａ，１６３ｂ，１６５ａ，１６５ｂは、その下部の半導体１５４ａ，１５４ｂ，１５４ｃとその上部のデータ線１７１，１７２及びドレイン電極１７５ａ，１７５ｂ，１７５ｃとの間にのみ存在し、接触抵抗を低減する役割を果たす。
【００６７】
既に説明したように、島状半導体１５４ａ，１５４ｂ，１５４ｃは、データ線１７１，１７２又はドレイン電極１７５ａ，１７５ｂ，１７５ｃがゲート線１２１，１２２と重なる部分でゲート線１２１，１２２の境界を覆ってデータ線１７１，１７２の断線を防止する。
【００６８】
データ線１７１，１７２及びドレイン電極１７５ａ，１７５ｂ，１７５ｃと露出された半導体１５４ａ，１５４ｂ，１５４ｃ部分の上には保護膜１８０が形成されている。保護膜１８０は平坦化特性が優れており、感光性をもつ有機物質、プラズマ化学気相蒸着（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ及びａ−Ｓｉ：Ｏ：Ｆなどの誘電率４．０以下の低誘電率絶縁物質、ならびに無機物質である窒化シリコンなどからなる。これとは異なって、保護膜１８０は有機物と窒化シリコンとの二重層からなってもよい。
【００６９】
保護膜１８０にはドレイン電極１７５ａ，１７５ｂ，１７５ｃ及びデータ線１７１，１７２の端部１７９を各々露出する複数の接触孔１８５ａ，１８５ｂ，１８５ｃ，１８２が形成されており、ゲート絶縁膜１４０と共にゲート線１２２の端部１２９を露出する複数の接触孔１８１が形成されている。
【００７０】
保護膜１８０上にはＩＴＯ又はＩＺＯからなる複数の画素電極１９１ａ，１９１ｂ，１９１ｃと複数の接触補助部材８１，８２が形成されている。
【００７１】
画素電極１９１ａ，１９１ｂ，１９１ｃは、接触孔１８５ａ，１８５ｂ，１８５ｃを通じてドレイン電極１７５ａ，１７５ｂ，１７５ｃと物理的かつ電気的に連結され、ドレイン電極１７５ａ，１７５ｂ，１７５ｃからデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１ａ，１９１ｂ，１９１ｃは、共通電圧Ｖｃｏｍの印加を受ける他の表示板２００の共通電極２７０と共に電場を生成することによって、２つの電極１９１ａ，１９１ｂ，１９１ｃ，２７０の間の液晶層３の液晶分子を再配列させる。
【００７２】
また、画素電極１９１ａ，１９１ｂ，１９１ｃと共通電極２７０は、液晶キャパシタＣＬＣを構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタＣＬＣと並列に連結されたストレージキャパシタＣＳＴは画素電極１９１と、これと隣接する前段ゲート線１２２との重畳部などで構成される。
【００７３】
画素電極１９１ａ，１９１ｂ，１９１ｃはドレイン電極１７５ａ，１７５ｂ，１７５ｃの拡張された端部を覆い、光漏れ防止部材１２６が画素電極１９１ａ，１９１ｂ，１９１ｃの左右辺と重なるように配置されている。光漏れ防止部材１２６はデータ線１７１，１７２電圧の影響でデータ線１７１，１７２の周辺で光が漏れることを防止する。
【００７４】
接触補助部材８１，８２は接触孔１８１，１８２を通じてゲート線１２２の端部１２９及びデータ線１７１，１７２の端部１７９と各々連結される。接触補助部材８１，８２はゲート線１２２及びデータ線１７１，１７２の各端部１２９，１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。ゲート線１２２に走査信号を印加するゲート駆動部（図示せず）も表示板上に集積された場合、接触部材８１はゲート線１２２の端部１２９とゲート駆動部を連結する連結部材の役割を果たすことができ、時によっては省略してもよい。
【００７５】
本発明の他の実施形態によると、画素電極１９１ａ，１９１ｂ，１９１ｃの材料として透明な導電性ポリマーなどを用い、反射型液晶表示装置の場合、不透明な反射性金属を用いてもよい。このとき、接触補助部材８１，８２は画素電極１９１ａ，１９１ｂ，１９１ｃと異なる物質、特に、ＩＴＯ又はＩＺＯで作ってもよい。
【００７６】
画素電極１９１ａ，１９１ｂ，１９１ｃ上には液晶層３を配向することができる配向膜（図示せず）が塗布されている。
【００７７】
このような構造の薄膜トランジスタ表示板ではデータ線１７１，１７２が３個の画素列当り２つずつのみ形成されるため、従来の薄膜トランジスタ表示板に比べてデータ線の数が２／３に減少する。したがって、データ線に信号を供給するためのデータ駆動チップの数もそれだけ減少して原価が節減できる。これに反し、ゲート線の数は２倍に増加するので、ゲート駆動チップは２倍に増加できるが、ゲート駆動チップは安価であるため原価に大きな影響を与えない。また、ゲート線１２１に駆動信号を供給するゲート駆動回路は、その役割が非常に単純であるため、基板１１０上に薄膜トランジスタ形成工程を利用して集積できるので、ゲート駆動チップの数が増加することを防止することができる。
【００７８】
このような構造の薄膜トランジスタ表示板では画素列グループを構成する３個の画素列を各々赤色、緑色、及び青色画素列と対応するように配置する場合、画素の構造が各色相別に表示領域全体で同一な模様を有するので、表示の均一性を確保し画質を向上することができる。
【００７９】
次に、このような構造の薄膜トランジスタ表示板を適用した液晶表示装置の駆動について図１乃至図３を参照して説明する。
【００８０】
図１を参照すれば、階調電圧生成部８００は画素の透過率と関連する２対の複数階調電圧を生成する。２対のうちの一対は共通電圧Ｖｃｏｍに対して正の値を有し、他の一対は負の値を有する。
【００８１】
ゲート駆動部４００は液晶表示板組立体３００のゲート線Ｇ１−１−Ｇｎ−２と連結され、外部からのゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組み合わせからなるゲート信号をゲート線Ｇ１−１−Ｇｎ−２に印加し、複数の集積回路からなる。
【００８２】
データ駆動部５００は液晶表示板組立体３００のデータ線Ｄ１−１−Ｄｍ−２と連結され、階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する。
【００８３】
複数のゲート駆動集積回路又はデータ駆動集積回路は、チップの形態でＦＰＣ基板に実装してＦＰＣ基板を液晶表示板組立体３００に付着してもよく、ＦＰＣ基板を用いずにガラス基板上にこれら集積回路を直接付着してもよく（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ、ＣＯＧ実装方式）、これら集積回路と同様な機能を果たす回路を画素の薄膜トランジスタと共に液晶表示板組立体３００に直接形成してもよい。
【００８４】
信号制御部６００はゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
【００８５】
以下では、このような液晶表示装置の表示動作について詳細に説明する。
【００８６】
信号制御部６００は外部のグラフィック制御機（図示せず）から入力映像信号Ｒ，Ｇ，Ｂと、その表示を制御する入力制御信号、例えば、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、及びデータイネーブル信号ＤＥなどの提供を受ける。信号制御部６００の入力映像信号Ｒ，Ｇ，Ｂと入力制御信号に基づいて映像信号Ｒ，Ｇ，Ｂを液晶表示板組立体３００の動作条件に合わせて適切に処理し、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に排出してデータ制御信号ＣＯＮＴ２と処理した映像データ（映像信号）ＤＡＴをデータ駆動部５００に出力する。ここで、映像信号Ｒ，Ｇ，Ｂの処理は、液晶表示板組立体３００の画素配列によって映像データＲ，Ｇ，Ｂを再配列する動作を含む。
【００８７】
ゲート制御信号ＣＯＮＴ１はゲートオン電圧Ｖｏｎの出力開始を指示する走査開始信号ＳＴＶならびにゲートオン電圧Ｖｏｎの出力時期及び出力電圧を制御する少なくとも一つのクロック信号などを有する。
【００８８】
データ制御信号ＣＯＮＴ２は映像データＤＡＴの伝送開始を知らせる水平同期開始信号ＳＴＨ、データ線Ｄ１−Ｄｍに当該データ電圧を印加することを命令するロード信号ＴＰ、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”と言う）を反転させる反転信号ＲＶＳ、及びデータクロック信号ＨＣＬＫなどを有する。
【００８９】
データ駆動部５００は信号制御部６００からのデータ制御信号ＣＯＮＴ２によって一つの行の画素に対する映像データＤＡＴを順次に受信し、階調電圧生成部８００からの階調電圧のうちの各映像データＤＡＴに対応する階調電圧を選択することによって映像データＤＡＴを当該データ電圧に変換した後、これを当該データ線Ｄ１−１−Ｄｍ−２に印加する。
【００９０】
ゲート駆動部４００は信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖｏｎをゲート線Ｇ１−１−Ｇｎ−２に順次に印加し、このゲート線Ｇ１−１−Ｇｎ−２に連結されたスイッチング素子Ｑを導通させ、その結果、データ線Ｄ１−１−Ｄｍ−２に印加されたデータ電圧が導通したスイッチング素子Ｑを通じて当該画素に印加される。
【００９１】
画素に印加されたデータ電圧と共通電圧Ｖｃｏｍとの差は、液晶キャパシタＣＬＣの充電電圧、つまり、画素電圧として示される。液晶分子は画素電圧の大きさによってその配列を異ならせ、その結果、液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板１００，２００に付着された偏光子（図示せず）によって光の透過率変化で示される。
【００９２】
ここで、第１データ線Ｄｍ−１を通じては画素列グループの第１及び第２列画素用画像データが伝送され、第２データ線Ｄｍ−２を通じては画素列グループの第３列画素用画像データが伝送される。第１データ線Ｄｍ−１を通じて伝送される画像データは、第１及び第２ゲートＧｎ−１，Ｇｎ−２に沿って伝送される走査信号によって選択され第１列画素又は第２列画素に印加される。第２データ線Ｄｍ−２を通じて伝送される画像データは第２ゲート線Ｇｎ−２に沿って伝送される走査信号によって選択され第３列画素に印加される。
【００９３】
本発明の実施形態による薄膜トランジスタ表示板には、ゲート線Ｇｎ−１，Ｇｎ−２が従来の同様な解像度の薄膜トランジスタ表示板に比べて２倍多く形成されている。したがって、各ゲート線に与えられるオン時間がそれだけ短い。ゲートオン時間が短い場合、画素電極に電圧が充電される時間が減るため、ゲートオン時間が過剰に短い場合には画素電極が目標電圧に到達しないこともある。このような問題点を解決するために、図７Ａ及び図７Ｂに示したように、重畳駆動を実施することが好ましい。
【００９４】
図７Ａ及び図７Ｂは、本発明の一実施形態による液晶表示装置の駆動電圧のタイミング図である。
【００９５】
まず、図７Ａは第１ゲート線Ｇｎ−１にゲートオン電圧が印加されると同時に第２ゲート線Ｇｎ−２にもゲートオン電圧が印加され、第２画素列が充電される間に第１及び第３画素列も先充電（ｐｒｅ−ｃｈａｒｇｅ）され、第１ゲート線Ｇｎ−１に印加されたゲートオン電圧がオフ電圧に変わった後にも所定時間の間にゲートオン電圧が第２ゲート線Ｇｎ−２に印加され、第１及び第３画素列を本充電する。つまり、第２ゲート線Ｇｎ−２のゲートオン電圧が第１ゲート線Ｇｎ−１のゲートオン時間全体と、その後の所定時間の間に継続して印加される。
【００９６】
次に、図７Ｂは第１ゲート線Ｇｎ−１にゲートオン電圧が印加された後、ゲートオフ電圧に変化する前の所定時点に、第２ゲート線Ｇｎ−２にもゲートオン電圧が印加され第２画素列が充電される間に第１及び第３画素列も先充電され、第１ゲート線Ｇｎ−１に印加されたゲートオン電圧がオフ電圧に変わった後にも所定時間の間にゲートオン電圧が第２ゲート線Ｇｎ−２に印加され第１及び第３画素列を本充電する。つまり、第２ゲート線Ｇｎ−２のゲートオン電圧が第１ゲート線Ｇｎ−１のゲートオン時間の一部と、その後の所定時間の間に継続して印加される。
【００９７】
このような重畳駆動は、２点反転駆動、つまり、＋＋−−＋＋−−の順に反転駆動をする場合に有用である。２点反転駆動の場合、第１及び第３画素列の先充電が本充電と同一な極性からなることができるためである。
【００９８】
次に、図８乃至図１４を参照して、本発明の他の実施形態による薄膜トランジスタ表示板について詳細に説明する。
【００９９】
図８は、本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【０１００】
図８に示した画素配列もまた、図４に示した画素配列と類似している。つまり、一対のゲート線１２１，１２２が一つの行の画素電極１９１ａ，１９１ｂ，１９１ｃの下に連続して配置されており、データ線１７１，１７２は３個の画素列当り２個ずつ配置されている。
【０１０１】
ここで、本実施形態を図４の実施形態と比較すると、第３画素列に画像信号を供給するデータ線１７２が第３画素列の右側に配置されている点が異なる。また、画素領域内の左側に配置されている光漏れ防止部材１２８がゲート線１２２と連結されていることも特徴である。光漏れ防止部材１２８がゲート線１２２と連結されることによって、前段ゲート線を利用してストレージキャパシタを形成することにおいてストレージキャパシタの容量を増大させることができる。したがって、ゲート線１２２の幅は、図４の実施形態に比べて狭く形成することができ、その結果、開口率向上を図ることができる。また、半導体１５４ａ，１５４ｂ，１５４ｃはデータ線１７１，１７２及びドレイン電極１７５ａ，１７５ｂ，１７５ｃと実質的に同一な平面パターンを有し、ソース電極１７３ａ，１７３ｂ，１７３ｃとドレイン電極１７５ａ，１７５ｂ，１７５ｃとの間に露出された部分を有する。また、データ線１７１，１７２の下には遮光部材１２７が形成されている。遮光部材１２７はバックライト光がデータ線１７１，１７２下の半導体に照射されることによって、光電子を発生させて漏洩電流を誘発することを防止するためのものである。
【０１０２】
図８の実施形態も図４の実施形態と同様にデータ駆動チップ数を減少させて原価を節減することができ、表示領域全体で画素の構造を各色相別に同一にして表示の均一性を確保できる。
【０１０３】
図９は、本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【０１０４】
図９に示した薄膜トランジスタ表示板を図４に示した薄膜トランジスタ表示板と比較してその差異点を説明する。
【０１０５】
ゲート線１２１，１２２と同じ層にゲート線１２１，１２２と分離されている維持電極線１３１が形成されており、維持電極線１３１は上下に突出した複数の維持電極１３３ａを有する。
【０１０６】
画素列グループを構成する３個の画素列のうちの最も左側に位置した第３画素列に画像信号を供給するデータ線１７２が第３画素列の左側に配置されており、第１画素列と第２画素列に画像信号を供給するデータ線１７１は第１画素列と第２画素列との間に形成されている。このようなデータ線１７１，１７２の他に、薄膜トランジスタと連結されていない冗長データ線１７４が第３画素列と第１画素列との間に形成されている。冗長データ線１７４は表示領域外でデータ線１７１と連結されている。ドレイン電極１７５ａは幅が拡張されている拡張部１７７ａを有し、拡張部１７７ａは維持電極１３３ａと重なるように配置されている。これはストレージキャパシタの維持容量を増加するためである。
【０１０７】
データ線１７１，１７２，１７４とドレイン電極１７５ａの上には有機絶縁物質からなる保護膜（図示せず）が所定厚さで形成されており、保護膜上には画素電極１９１ａ，１９１ｂ，１９１ｃがデータ線１７１，１７２，１７４及びゲート線１２２とも重なるように広く形成されている。保護膜を有機絶縁物質で厚く形成することによって、データ線１７１，１７２，１７４と画素電極１９１ａ，１９１ｂ，１９１ｃとの間のカップリング（ｃｏｕｐｌｉｎｇ）を減らすことができ、その結果、画素電極１９１ａ，１９１ｂ，１９１ｃをデータ線１７１，１７２，１７４上にまで広く形成して高開口率が確保できる。
【０１０８】
冗長データ線１７４は、２つの画素列の間の境界付近で漏れる光を遮断する役割を果たすことができる。
【０１０９】
第２画素列の場合、ゲート線１２１が次の段の画素電極と重なるので、自分の段のゲート線と画素電極が重なってフリッカーを誘発する寄生容量が増加することを防止することができる。
【０１１０】
図１０は、本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【０１１１】
図９の実施形態と比較して、図１０の実施形態は冗長データ線１７４に共通電極電圧Ｖｃｏｍが印加される点が特徴である。また、２つのゲート線１２１，１２２とも次の段の画素電極１９１ａ，１９１ｂ，１９１ｃ下に配置されているので、自分の段のゲート線１２１，１２２と画素電極１９１ａ，１９１ｂ，１９１ｃが重なってフリッカーを誘発する寄生容量が増加することを防止することができる。
【０１１２】
図１１は、本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【０１１３】
図９の実施形態と比較して、図１１の実施形態はデータ線１７１の左側に配置される薄膜トランジスタに代替して冗長データ線１７４に連結される薄膜トランジスタを形成し、この薄膜トランジスタを通じて冗長データ線１７４がその右側の画素電極１９１ａと連結されている。しかし、冗長データ線１７４はデータ線１７１と表示領域外で連結されているので、駆動方法は図９の実施形態と同一である。つまり、ゲート線１２２にオン信号が印加される時間に合わせてデータ線１７１，１７２，１７４に第１画素列及び第３画素列に供給する画像信号を印加し、ゲート線１２１にオン信号が印加される時間に合わせてデータ線１７１，１７４に第２画素列に供給する画像信号を印加する。図１１の実施形態による薄膜トランジスタ表示板でも、図７Ａ又は図７Ｂが提示する重畳駆動を実施してもよい。
【０１１４】
図１２は、本発明のさらに他の実施形態による液晶表示装置の配置図であり、図１３は図１２のＸIII−ＸIII線に沿った断面図である。
【０１１５】
図１２及び図１３の実施形態による液晶表示装置は、液晶の長軸を２枚の表示板１００，２００の表面に対して垂直に配向し、電界を印加するとき、液晶の配列変化を制御するために誘電体突起又は切開部を形成して配列制御手段として利用する垂直配向液晶表示装置の例である。
【０１１６】
図１２及び図１３を参照すれば、本実施形態による液晶表示板組立体は、薄膜トランジスタ表示板１００、共通電極表示板２００、及びこれら２つの表示板１００，２００の間に入っている液晶層３を有する。
【０１１７】
まず、薄膜トランジスタ表示板１００について詳細に説明する。
【０１１８】
透明なガラスなどで作られた絶縁基板１１０の上に複数対のゲート線１２１，１２２及び複数の維持電極線１３１が形成されている。
【０１１９】
ゲート線１２１，１２２はゲート信号を伝達し、主に横方向に伸びている。対をなすゲート線１２１，１２２は、画素の上部と下部に各々形成されている。各ゲート線１２１は下に突出した複数のゲート電極１２４ａ，１２４ｃを有し、ゲート線１２２は上に突出した複数のゲート電極１２４ｂを有する。
【０１２０】
維持電極線１３１は所定電圧の印加を受け、ゲート線１２１，１２２とほとんど平行に伸びて互いに隣接する。維持電極線１３１は上下に突出した維持電極１３３ａ，１３３ｂ，１３３ｃを有する。維持電極線１３１の模様及び配置は多様に変更してもよい。
【０１２１】
ゲート線１２１，１２２及び維持電極線１３１は、アルミニウム（Ａｌ）及びアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）及び銀合金など銀系金属、銅（Ｃｕ）及び銅合金などの銅系金属、モリブデン（Ｍｏ）及びモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ならびにチタニウム（Ｔｉ）などで作ってもよい。しかし、これらは物理的性質の異なる２つの導電膜（図示せず）を有する多重膜構造であってもよい。このうちの一つの導電膜は、信号遅延及び電圧降下などを低減するように比抵抗の低い金属、例えば、アルミニウム系金属、銀系金属、及び銅系金属などで作られる。これとは異なって、他の導電膜は他の物質、特にＩＴＯ（酸化インジウムスズ）及びＩＺＯ（酸化インジウム亜鉛）との物理的、化学的、及び電気的接触特性に優れた物質、例えば、モリブデン系金属、クロム、チタニウム、及びタンタルなどで作られる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜ならびにアルミニウム（合金）下部膜とモリブデン（合金）上部膜などがある。しかし、ゲート線１２１，１２２及び維持電極線１３１は、この他にも多様な金属又は導電体で作ってもよい。
【０１２２】
ゲート線１２１，１２２及び維持電極線１３１の側面は基板１１０面に対して傾いており、その傾斜角は約３０乃至８０度であるのが好ましい。
【０１２３】
ゲート線１２１，１２２及び維持電極線１３１上には窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）などで作られたゲート絶縁膜１４０が形成されている。
【０１２４】
ゲート絶縁膜１４０上には水素化非晶質シリコン（非晶質シリコンは略してａ−Ｓｉとも言う）又は多結晶シリコンなどで作られた複数の線状半導体１５１が形成されている。線状半導体１５１はゲート電極１２４ａ，１２４ｂ，１２４ｃ上に位置する突出部１５４ａ，１５４ｂ，１５４ｃを有する。
【０１２５】
それぞれの線状半導体１５１上には、複数の線状抵抗性接触部材１６１と島状抵抗性接触部材１６５が形成されている。線状抵抗性接触部材１６１は線状半導体１５１の突出部１５４ａ，１５４ｂ，１５４ｃ上で島状抵抗性接触部材１６５と対向する突出部１６３を有する。抵抗性接触部材１６１，１６５は、リンなどのｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で作っても、シリサイドで作ってもよい。
【０１２６】
また、線状半導体１５１と抵抗性接触部材１６１，１６５の側面も、基板１１０面に対して傾いており、傾斜角は３０度乃至８０度程度である。
【０１２７】
抵抗性接触部材１６１，１６５及びゲート絶縁膜１４０上には複数のデータ線１７１，１７２，１７４，１７１’，１７２’，１７４’と複数のドレイン電極１７５ａ，１７５ｂ，１７５ｃを有するデータ導電体が形成されている。
【０１２８】
データ線１７１，１７２，１７４，１７１’，１７２’，１７４’はデータ信号を伝達し、主に縦方向に伸びてゲート線１２１，１２２及び維持電極線１３１と交差する。各データ線１７１，１７２，１７４は各々ゲート電極１２４ａ，１２４ｂ，１２４ｃに向かって伸びて、横になったＵ字型に屈曲した複数のソース電極１７３ａ，１７３ｂ，１７３ｃを有する。２つのデータ線１７１，１７４は連結部１７１ａを通じて互いに連結されており、２つのデータ線１７１’，１７４’は連結部１７１ａ’を通じて互いに連結されており、連結部１７１ａ，１７１ａ’の端部幅が拡張されている。
【０１２９】
ドレイン電極１７５ａ，１７５ｂ，１７５ｃはデータ線１７１，１７２，１７４，１７１’，１７２’，１７４’と分離されており、ゲート電極１２４ａ，１２４ｂ，１２４ｃを中心にしてソース電極１７３ａ，１７３ｂ，１７３ｃと各々対向する。２つのドレイン電極１７５ａ，１７５ｃはソース電極１７３ａ，１７３ｃで一部囲まれた一端から始まってゲート線１２１に沿って伸び、９０度に折れて下に直線に伸びている。また、ドレイン電極１７５ｂはソース電極１７３ｂで一部囲まれた一端から始まってゲート線１２１に沿って伸び、９０度に折れて上に直線に伸びている。ドレイン電極１７５ａ，１７５ｂ，１７５ｃは維持電極１３３ａ，１３３ｂ，１３３ｃと重なる位置に各々拡張部１７７ａ，１７７ｂ，１７７ｃを有する。拡張部１７７ａ，１７７ｂ，１７７ｃは維持容量を増加させる役割を果たす。
【０１３０】
ゲート絶縁膜１４０上には表示領域から外れた地点に駆動信号引入線１７８，１７８’が形成されている。
【０１３１】
ここで、３個の画素列を一つの画素列グループで定義する場合、奇数画素列グループの駆動のためのデータ線１７１，１７２，１７４と、偶数画素列グループの駆動のためのデータ線１７１’，１７２’，１７４’の引入部は互いにその配置が異なる。つまり、データ線１７２は直線であり、引入線１７８と連結部１７１ａとの間を外れた位置に形成されているが、データ線１７２’は２回直角に折れて引入線１７８’と連結部１７１ａ’の間を通る。
【０１３２】
データ線１７１，１７２，１７４，１７１’，１７２’，１７４’を奇数画素列グループと偶数画素列グループで互いに異ならせて配置する理由は、点反転駆動用データ駆動チップを用いて本発明の実施形態による液晶表示装置を駆動する場合、均一な点反転駆動になるためである。
【０１３３】
データ線１７１，１７２，１７４，１７１’，１７２’，１７４’、ドレイン電極１７５ａ，１７５ｂ，１７５ｃ、及び駆動信号引入線１７８，１７８’は、その下の抵抗性接触部材１６１，１６５と実質的に同一な平面パターンを有し、半導体１５１ともソース電極１７３ａ，１７３ｂ，１７３ｃとドレイン電極１７５ａ，１７５ｂ，１７５ｃの間の部分を除いて実質的に同一な平面パターンを有する。
【０１３４】
ゲート電極１２４ａ，１２４ｂ，１２４ｃ、ソース電極１７３ａ，１７３ｂ，１７３ｃ、及びドレイン電極１７５ａ，１７５ｂ，１７５ｃは、半導体１５４ａ，１５４ｂ，１５４ｃと共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルはソース電極１７３ａ，１７３ｂ，１７３ｃとドレイン電極１７５ａ，１７５ｂ，１７５ｃの間の半導体１５４ａ，１５４ｂ，１５４ｃに形成される。
【０１３５】
データ線１７１，１７２，１７４，１７１’，１７２’，１７４’及びドレイン電極１７５ａ，１７５ｂ，１７５ｃを含むデータ導電体はモリブデン、クロム、タンタル、及びチタニウムなどの耐火性金属、又は、これらの合金で作ることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多重膜構造を有することができる。多重膜構造の例としては、クロム又はモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜ならびにモリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜などがある。しかし、データ導電体はその他にも多様な金属又は導電体で作ってもよい。
【０１３６】
また、データ導電体も、その側面が基板１１０面に対して３０度乃至８０度程度の傾斜角で傾いているのが好ましい。
【０１３７】
抵抗性接触部材１６１，１６５は、その下の半導体１５１，１５４ａ，１５４ｂ，１５４ｃと、その上のデータ導電体との間にのみ存在し、これらの間の接触抵抗を下げる。半導体１５１，１５４ａ，１５４ｂ，１５４ｃにはソース電極１７３ａ，１７３ｂ，１７３ｃとドレイン電極１７５ａ，１７５ｂ，１７５ｃとの間をはじめとして、データ導電体で覆われずに露出された部分がある。
【０１３８】
データ導電体及び露出された半導体１５４ａ，１５４ｂ，１５４ｃ部分の上には保護膜１８０が形成されている。保護膜１８０はさらに低い誘電率を有し、厚さを厚く形成できる有機絶縁物で作ってもよい。このようにすれば、画素電極１９１ａ，１９１ｂ，１９１ｃとデータ線１７１，１７２，１７４が重なっても画素電極１９１ａ，１９１ｂ，１９１ｃとデータ線１７１，１７２，１７４の間の距離が遠く、誘電体の誘電率が低くて寄生容量が小さい。有機絶縁物は４．０以下の誘電率を有するのが好ましく、感光性を有することもできる。また、保護膜１８０は無機絶縁物からなることもでき、有機膜の優れた絶縁特性を生かしながら、露出された半導体１５４ａ，１５４ｂ，１５４ｃ部分に害にならないように、下部無機膜と上部有機膜の二重膜構造を有することが好ましい。
【０１３９】
保護膜１８０にはデータ線連結部１７１ａ，１７１ａ’を露出する複数の接触孔１８１と、ドレイン電極１７５ａ，１７５ｂ，１７５ｃの拡張部１７７ａ，１７７ｂ，１７７ｃを露出する複数の接触孔１８５と、引入部１７８，１７８’の端部を露出する複数の接触孔１８２とが形成されている。保護膜１８０とゲート絶縁膜１４０にはゲート線１２１の端部を露出する複数の接触孔（図示せず）が形成されている。
【０１４０】
保護膜１８０上には複数の画素電極１９１ａ，１９１ｂ，１９１ｃ及び複数の連結部材８４，８６が形成されている。これらはＩＴＯ及びＩＺＯなどの透明な導電物質又はアルミニウム、銀、クロム、及びその合金などの反射性金属で作ってもよい。
【０１４１】
画素電極１９１ａ，１９１ｂ，１９１ｃは互いに傾斜方向の異なる２つの平行四辺形電極片を有し、２つの電極片の斜辺が連結されて一回折れた一対の屈曲辺を構成する。
【０１４２】
画素電極１９１ａ，１９１ｂ，１９１ｃは接触孔１８５を通じてドレイン電極１７５ａ，１７５ｂ，１７５ｃと連結されている。
【０１４３】
画素電極１９１ａ，１９１ｂ，１９１ｃと上部表示板２００の共通電極２７０は、その間の液晶層３部分と共に液晶キャパシタＣｌｃを構成して薄膜トランジスタが遮断された後にも印加された電圧を維持する。
【０１４４】
画素電極１９１ａ，１９１ｂ，１９１ｃ及びこれと連結されたドレイン電極１７５ａ，１７５ｂ，１７５ｃは、維持電極１３３ａ，１３３ｂ，１３３ｃと重なってストレージキャパシタＣｓｔを構成する。このようなストレージキャパシタＣｓｔは液晶キャパシタＣｌｃの電圧維持能力を強化する。
【０１４５】
連結部材８４は接触孔１８１，１８２を通じて連結部１７１ａ及び引入線１７８と接触してこれらを連結し、連結部材８６は接触孔１８１，１８２を通じて連結部１７１ａ’及び引入線１７８’と接触しデータ線１７２’を越えてこれらを連結する。奇数画素列グループの連結部１７１ａと引入部１７８は直接連結することができるが、配線負荷を偶数画素列グループと均等に合わせるために、連結部材１７８を通じて連結する。
【０１４６】
次に、上部表示板２００について説明する。
【０１４７】
透明なガラス及びプラスチックなどで作られた絶縁基板２１０上に遮光部材２２０が形成されている。遮光部材２２０は画素電極１９１ａ，１９１ｂ，１９１ｃの屈曲辺に対応する屈曲部（図示せず）と、薄膜トランジスタに対応する四角形部（図示せず）とを有し、画素電極１９１ａ，１９１ｂ，１９１ｃ間の光漏れを防止し、画素電極１９１ａ，１９１ｂ，１９１ｃと対向する開口領域を定義する。
【０１４８】
また、基板２１０及び遮光部材２２０上には、複数の色フィルタ２３０が形成されている。色フィルタ２３０は遮光部材２２０で囲まれた領域内にほとんど存在し、画素電極１９１ａ，１９１ｂ，１９１ｃ列に沿って長く伸びることができる。各色フィルタ２３０は赤色、緑色、及び青色の三原色等、基本色のうちの一つを表示することができる。
【０１４９】
色フィルタ２３０及び遮光部材２２０上には共通電極２７０が形成されている。共通電極２７０はＩＴＯ及びＩＺＯなどの透明な導電体などで構成される。
【０１５０】
共通電極２７０上には突起２７１ａ，２７１ｂ，２７１ｃが形成されている。突起２７１ａ，２７１ｂ，２７１ｃは有機物又は無機物で作ってもよい。
【０１５１】
突起２７１ａ，２７１ｂ，２７１ｃの数は設計要素に応じて変わることがあり、遮光部材２２０が突起２７１ａ，２７１ｂ，２７１ｃと重なって突起２７１ａ，２７１ｂ，２７１ｃ付近の光漏れを遮断することができる。
【０１５２】
突起２７１ａ，２７１ｂ，２７１ｃは各々画素電極１９１ａ，１９１ｂ，１９１ｃを左右に２等分する位置に配置され、画素電極１９１ａ，１９１ｂ，１９１ｃの上下両辺と重なる屈折部と、上下の中央に横方向に伸びている中央部を有する。
【０１５３】
表示板１００，２００の内側には配向膜（図示せず）が形成されており、これらは垂直配向膜であり得る。
【０１５４】
表示板１００，２００の外側には偏光子１２，２２が備えられているが、２つの偏光子の偏光軸は直交し、画素電極１９１ａ，１９１ｂ，１９１ｃの屈曲辺とほぼ４５度の角度をなすのが好ましい。反射型液晶表示装置の場合には、２つの偏光子のうちの一つを省略してもよい。
【０１５５】
液晶表示装置は、偏光子１２，２２、位相遅延膜、表示板１００，２００、及び液晶層３に光を供給する照明部（図示せず）を含むことができる。
【０１５６】
液晶層３は負の誘電率異方性を有し、液晶層３の液晶分子は電場のない状態でその長軸が２枚の表示板の表面に対して垂直をなすように配向されている。
【０１５７】
突起２７１ａ，２７１ｂ，２７１ｃは共通電極２７０が除去された切開部（図示せず）及び陥没部（図示せず）などに代替できる。突起２７１ａ，２７１ｂ，２７１ｃは電場生成電極１９１，２７０の下に配置してもよい。
【０１５８】
突起２７１ａ，２７１ｂ，２７１ｃは共通電極２７０と画素電極１９１ａ，１９１ｂ，１９１ｃの間に形成される電場を変形して液晶の傾斜を調節する。
【０１５９】
このような構造の薄膜トランジスタ表示板では、２つのデータ線１７１，１７４が互いに連結されているので、従来の薄膜トランジスタ表示板に比べて、データ線に信号を供給するためのデータ駆動チップの数もそれだけ減少して原価が節減できる。反面、ゲート線の数は２倍に増加するため、ゲート駆動チップは２倍に増加できるが、ゲート駆動チップは安価であるので、原価には大きな影響を与えない。また、ゲート線１２１に駆動信号を供給するゲート駆動回路は役割が非常に単純であるため、基板１１０上に薄膜トランジスタ形成工程を利用して集積できるので、ゲート駆動チップの数が増加することを防止できる。
【０１６０】
このような構造の薄膜トランジスタ表示板では、画素列グループを構成する３個の画素列を各々赤色、緑色、及び青色画素列と対応するように配置する場合、画素の構造が各色相別に表示領域全体で同一な模様を有するので、表示の均一性を確保して画質を向上することができる。
【０１６１】
図１４は、本発明のさらに他の実施形態による液晶表示装置の配置図である。
【０１６２】
図１３の実施形態と比較して、図１４の実施形態は奇数画素列グループであるか偶数画素列グループであるかに関係なく、データ線１７２，１７２’がデータ線対１７１，１７４，１７１’，１７４’と交差しないという点が特徴である。
【０１６３】
このような構造の液晶表示装置は、２点反転駆動用データ駆動チップを用いて駆動する場合、図３に示したような３点反転駆動が行われる。
【０１６４】
図１５は、本発明のさらに他の実施形態による液晶表示装置の配置図である。
【０１６５】
図１５の実施形態による液晶表示装置の層構造は、図１２及び図１３の実施形態による液晶表示装置の層構造とほとんど類似しているので、その説明を省略し、以下では配置構造についてのみ説明する。
【０１６６】
複数対のゲート線１２１，１２２が横方向に伸びており、ゲート線１２１，１２２と平行に複数の維持電極線１３１ａ，１３１ｂ，１３１ｃグループが形成されている。ゲート線１２１は複数のゲート電極１２４ａ，１２４ｃを有し、ゲート線１２２は複数のゲート電極１２４ｂを有する。維持電極線１３１ａ，１３１ｂ，１３１ｃは各々複数の維持電極１３３ａ，１３３ｂ，１３３ｃを有する。
【０１６７】
複数のデータ線１７１，１７２，１７４がゲート線１２１，１２２及び維持電極線１３１ａ，１３１ｂ，１３１ｃと絶縁された状態で交差している。データ線１７１は複数対のソース電極１７３ｂｄ，１７３ｂｕを有し、データ線１７２は複数対のソース電極１７３ｃｄ，１７３ｃｕを有し、データ線１７４は複数対のソース電極１７３ａｄ，１７３ａｕを有する。２つのデータ線１７１，１７４は表示領域外で互いに連結されている。
【０１６８】
複数対のドレイン電極１７５ａｄ，１７５ａｕがソース電極１７３ａｄ，１７３ａｕとゲート電極１２４ａ上で対向しており、ドレイン電極１７５ａｄ，１７５ａｕは各々下側と上側に伸びて折り、その端部に維持電極１３３ａ，１３３ｃと重なる拡張部１７７ａｄ，１７７ａｕを有する。複数対のドレイン電極１７５ｂｄ，１７５ｂｕがソース電極１７３ｂｄ，１７３ｂｕとゲート電極１２４ｂ上で対向しており、ドレイン電極１７５ｂｄ，１７５ｂｕは各々上側に伸びており、その端部に維持電極１３３ｂ，１３３ｃと重なる拡張部１７７ｂｄ，１７７ｂｕを有する。複数対のドレイン電極１７５ｃｄ，１７５ｃｕがソース電極１７３ｃｄ，１７３ｃｕとゲート電極１２４ｃ上で対向しており、ドレイン電極１７５ｃｄ，１７５ｃｕは各々下側と上側に伸びており、その端部に維持電極１３３ｂ，１３３ｃと重なる拡張部１７７ｃｄ，１７７ｃｕを有する。
【０１６９】
薄膜トランジスタを形成する半導体（図示せず）及び接触補助部材（図示せず）の構造は、前述した実施形態と同様であるので、その説明を省略する。
【０１７０】
一つの画素列グループを構成する３個の画素列のうちの第３画素列には複数対の副画素電極１９１ｃｕ，１９１ｃｄが形成されており、第１画素列には複数対の副画素電極１９１ａｕ，１９１ａｄが形成されており、第２画素列には複数対の副画素電極１９１ｂｕ，１９１ｂｄが形成されている。
【０１７１】
副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄは互いに傾斜方向の異なる２つの平行四辺形電極片を有し、２つの電極片の斜辺が連結されて一回折れた一対の屈曲辺をなす。副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄはゲート線１２１に対して互いに反転対称をなす。
【０１７２】
副画素電極１９１ａｕ，１９１ａｄは接触孔１８５ａｕ，１８５ａｄを通じてドレイン電極の拡張部１７７ａｕ，１７７ａｄと連結されており、副画素電極１９１ｂｕ，１９１ｂｄは接触孔１８５ｂｕ，１８５ｂｄを通じてドレイン電極の拡張部１７７ｂｕ，１７７ｂｄと連結されており、副画素電極１９１ｃｕ，１９１ｃｄは接触孔１８５ｃｕ，１８５ｃｄを通じてドレイン電極の拡張部１７７ｃｕ，１７７ｃｄと連結されている。
【０１７３】
上部表示板の突起２７１ａｕ，２７１ａｄ，２７１ｂｕ，２７１ｂｄ，２７１ｃｕ，２７１ｃｄは各々副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄを左右に２等分する位置に配置され、画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄの上下両辺と重なる屈折部と、上下の中央に横方向に伸びている中央部を有する。
【０１７４】
このような液晶表示装置におけるゲート線１２１にオン電圧が印加されると、第３画素列及び第１画素列の副画素電極１９１ｃｕ，１９１ｃｄ，１９１ａｕ，１９１ａｄに画像信号電圧が充電され、次のゲート線１２１にオフ電圧が印加され、ゲート線１２２にオン電圧が印加されると、第２画素列の副画素電極１９１ｂｕ，１９１ｂｄに画像信号電圧が充電される。副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄは各対が一つの画素電極を構成する。したがって、一つの画素行に画像信号電圧を充電するためには、一対をなす２つのゲート線１２１，１２２ともにゲートオン電圧が印加されなければならない。
【０１７５】
一つの画素行の副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄ全てに画像信号電圧が充電される間に、維持電極線１３１ａ，１３１ｂ，１３１ｃは全て浮遊状態に維持される。次いで、次の画素行の副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄに画像信号電圧を充電するために、次の画素行のゲート線１２１にゲートオン電圧が印加されるとき、浮遊状態であった直前画素行の維持電極線１３１ａ，１３１ｂ，１３１ｃに所定の電圧が印加される。ここで、２つの維持電極線（第２及び第３維持電極線）１３１ａ，１３１ｂには同一な電圧が印加され、維持電極線（第１維持電極線）１３１ｃには維持電極線１３１ａ，１３１ｂとは異なる電圧が印加される。必要に応じては、維持電極線１３１ａ，１３１ｂにも互いに異なる電圧が印加されてもよい。
【０１７６】
このように、浮遊状態にあった維持電極線１３１ａ，１３１ｂ，１３１ｃに電圧が印加されると、浮遊状態である副画素電極１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄの電圧が共に変わる。このとき、維持電極線１３１ａ，１３１ｂと維持電極線１３１ｃに互いに異なる電圧が印加されるので、上側副画素電極１９１ａｕ，１９１ｂｕ，１９１ｃｕと下側副画素電極１９１ａｄ，１９１ｂｄ，１９１ｃｄの電圧が互いに変わる。その結果、一つの画素に電圧が異なる２つの領域が形成されて側面でのガンマ曲線の歪曲が緩和される。
【０１７７】
このような構造の薄膜トランジスタ表示板では、２つのデータ線１７１，１７４が互いに連結されているために従来の薄膜トランジスタ表示板に比べてデータ線に信号を供給するためのデータ駆動チップの数もそれだけ減少して原価が節減できる。反面、ゲート線の数は２倍に増加するためゲート駆動チップは２倍に増加できるが、ゲート駆動チップは安価であるので原価には大きな影響を与えない。また、ゲート線１２１に駆動信号を供給するゲート駆動回路は役割が非常に単純であって、基板１１０上に薄膜トランジスタ形成工程を利用して集積できるので、ゲート駆動チップの数が増加することを防止することができる。
【０１７８】
このような構造の薄膜トランジスタ表示板では、画素列グループをなす３個の画素列を各々赤色、緑色、及び青色画素列と対応するように配置する場合、画素の構造が各色相別に表示領域全体で同一な模様を有するので、表示の均一性を確保して画質を向上することができる。
【０１７９】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【０１８０】
【図１】本発明の一実施形態による液晶表示装置のブロック図である。
【図２】本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の一実施形態による薄膜トランジスタ表示板の回路図である。
【図４】本発明の一実施形態による薄膜トランジスタ表示板の配置図である。
【図５】図４のＶ−Ｖ’線に沿った断面図である。
【図６】図４のＶＩ−ＶＩ’線に沿った断面図である。
【図７Ａ】本発明の一実施形態による液晶表示装置の駆動電圧のタイミング図である。
【図７Ｂ】本発明の他の実施形態による液晶表示装置の駆動電圧のタイミング図である。
【図８】本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【図９】本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【図１０】本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【図１１】本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【図１２】本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【図１３】図１２のＸIII−ＸIII線に沿った断面図である。
【図１４】本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【図１５】本発明のさらに他の実施形態による薄膜トランジスタ表示板の配置図である。
【符号の説明】
【０１８１】
３    液晶層、
１２，２２    偏光子、
８１，８２    接触補助部材、
１００，２００    表示板、
１１０，２１０    基板、
１２１，１２２    ゲート線、
１２４ａ，１２４ｂ，１２４ｃ    ゲート電極、
１２６，１２８    光漏れ防止部材、
１２７，２２０    遮光部材、
１２９，１７９    端部、
１３１ａ，１３１ｂ，１３１ｃ    維持電極線、
１３３ａ，１３３ｂ，１３３ｃ    維持電極、
１４０    ゲート絶縁膜、
１５１    線状半導体、
１５４ａ，１５４ｂ，１５４ｃ    島状半導体、
１６１    線状抵抗性接触部材、
１６３ａ，１６３ｂ，１６５，１６５ａ，１６５ｂ    島状抵抗性接触部材、
１７１，１７２，１７４，１７１’，１７２’，１７４’    データ線、
１７１ａ    連結部、
１７３ａ，１７３ｂ，１７３ｃ，１７３ａｄ，１７３ａｕ，１７３ｂｄ，１７３ｃｄ，１７３ｂｕ，１７３ｃｕ    ソース電極、
１７４    冗長データ線、
１７５ａ，１７５ｂ，１７５ｃ    ドレイン電極、
１７７ａ    拡張部、
１７８，１７８’    引入線、
１８０    保護膜、
１８１，１８２，１８５ａ，１８５ｂ，１８５ｃ    接触孔、
１９１，１９１ａ，１９１ｂ，１９１ｃ    画素電極、
１９１ａｕ，１９１ａｄ，１９１ｂｕ，１９１ｂｄ，１９１ｃｕ，１９１ｃｄ    副画素電極、
２３０    色フィルタ、
２７０    共通電極、
２７１ａ，２７１ｂ，２７１ｃ，２７１ａｕ，２７１ａｄ，２７１ｂｕ，２７１ｂｄ，２７１ｃｕ，２７１ｃｄ    突起、
３００    液晶表示板組立体、
４００    ゲート駆動部、
５００    データ駆動部、
６００    信号制御部、
８００    階調電圧生成部、
ＣＯＮＴ１    ゲート制御信号、
ＣＯＮＴ２    データ制御信号、
ＣＬＣ    液晶キャパシタ、
ＣＳＴ    ストレージキャパシタ、
ＤＡＴ    映像データ、
Ｄ１−１−Ｄｍ−２    データ線、
ＤＥ    データイネーブル信号、
Ｇ１−１−Ｇｎ−２    ゲート線、
ＨＣＬＫ    データクロック信号、
ＭＣＬＫ    メインクロック、
Ｑ    スイッチング素子、
ＳＴＨ    水平同期開始信号、
ＳＴＶ    走査開始信号、
ＴＰ    ロード信号、
ＲＶＳ    反転信号、
Ｖｏｎ    ゲートオン電圧、
Ｖｏｆｆ    ゲートオフ電圧、
Ｈｓｙｎｃ    水平同期信号、
Ｖｓｙｎｃ    垂直同期信号。
【図１】
2007114778.tif 000003
【図２】
2007114778.tif 000004
【図３】
2007114778.tif 000005
【図４】
2007114778.tif 000006
【図５】
2007114778.tif 000007
【図６】
2007114778.tif 000008
【図７Ａ】
2007114778.tif 000009
【図７Ｂ】
2007114778.tif 000010
【図８】
2007114778.tif 000011
【図９】
2007114778.tif 000012
【図１０】
2007114778.tif 000013
【図１１】
2007114778.tif 000014
【図１２】
2007114778.tif 000015
【図１３】
2007114778.tif 000016
【図１４】
2007114778.tif 000017
【図１５】
2007114778.tif 000018