(57)【要約】【課題】制御基板部の開発用ＩＣチップを量産用ＩＣチップに乗せ換えたときに、各チップサイズに起因して量産用ＩＣチップのノイズ耐性が低下してしまう場合、量産用ＩＣチップのノイズ耐性を確保する。【解決手段】量産用ＩＣチップ１３０に可変ノイズフィルタ部１３４、端子用論理回路部１３３、および電源インピーダンス端子１３１ａ、１３１ｂを設け、電源インピーダンス端子１３１ａ、１３１ｂに所望のノイズ除去信号を入力することにより、端子用論理回路部１３３を介して可変ノイズフィルタ部１３４のインピーダンスを変化させる。【選択図】図１
2007324176.tif 000002
【特許請求の範囲】
【請求項１】
アプリケーションを機能させる第１の制御基板部（１００）を備えた半導体集積回路装置の製造方法であって、
コネクタ部（１１０）を介して外部から入力されるノイズの除去を行う入力保護回路部（１２０）と、
記憶されたデータの書き換えが可能であるフラッシュメモリ（２２０）と、外部から入力されるノイズを除去する第１のチップ内インピーダンス部（２３０）と、を備えた第１のＩＣチップ（２１０）と、を有する第２の制御基板部（２００）を用意し、当該第２の制御基板部において、前記コネクタ部からノイズが入力された際、前記第１のＩＣチップが基準のノイズ耐性を満たすように、前記第２の制御基板部に対する回路設計を行うことで前記第１の制御基板部を得るノイズ低減工程と、
前記フラッシュメモリよりも面積が小さいと共に、記憶されたデータの書き換えが不能であるマスクメモリ（１３５）と、前記第１のチップ内インピーダンス部よりも小さいインピーダンスを有する第２のチップ内インピーダンス部（１３７）と、入力されるノイズを除去する可変ノイズフィルタ部（１３４）と、前記可変ノイズフィルタ部のインピーダンスを変化させるノイズ除去信号が入力される電源インピーダンス端子（１３１ａ、１３１ｂ）と、前記電源インピーダンス端子に入力される前記ノイズ除去信号に基づいて、前記可変ノイズフィルタ部のインピーダンスを変化させる端子用論理回路部（１３３）と、を備えると共に、前記第１のＩＣチップよりもチップ面積が小さい第２のＩＣチップ（１３０）を用意し、前記ノイズ低減工程で得られた前記第１の制御基板部に前記第１のＩＣチップに代えて前記第２のＩＣチップを設置する乗せ換え工程と、
前記乗せ換え工程の後、前記第１の制御基板部に設置された前記第２のＩＣチップが前記基準のノイズ耐性を満たさない場合、前記電源インピーダンス端子に入力されるノイズ除去信号の状態を変化させる回路設計を前記第１の制御基板部に施すことで、前記論理回路部によって、前記第２のＩＣチップが前記基準のノイズ耐性を満たすように前記可変ノイズフィルタ部のインピーダンスを変化させる合わせ込み工程と、を含んでいることを特徴とする半導体集積回路装置の製造方法。
【請求項２】
前記合わせ込み工程では、前記電源インピーダンス端子にノイズ低減部品を接続する回路設計を前記第１の制御基板部に施すことにより、当該電源インピーダンス端子に入力される前記ノイズ除去信号の状態を変化させることを特徴とする請求項１に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から入力されるノイズに対する耐性を備えた半導体集積回路装置の製造方法に関する。
【背景技術】
【０００２】
従来より、入力される信号に含まれるノイズを除去するノイズフィルタが、例えば特許文献１で提案されている。具体的に、特許文献１では、クロック信号である入力信号を入力して遅延させ、第１の遅延信号として出力する遅延回路と、遅延回路から出力された第１の遅延信号を反転させる反転回路と、入力信号と第１の遅延信号が入力される第１のフリップフロップと、第１のフリップフロップから出力される第１のノイズ除去信号と反転回路から出力される反転遅延信号が入力される第２のフリップフロップと、備えて構成されるノイズフィルタが提案されている。
【０００３】
このようなノイズフィルタでは、遅延回路から出力される第１の遅延信号と入力信号とをそれぞれ第１のフリップフロップに入力することにより、入力信号から入力信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で入力信号を反転して第１のノイズ除去信号として出力する。また、第１のフリップフロップから出力される第１のノイズ除去信号と反転回路から出力される反転遅延信号とをそれぞれ第２のフリップフロップへ入力することにより、第１のノイズ除去信号から第１のノイズ除去信号の立ち上がりエッジに起因するチャタリングノイズを除去した状態で第１のノイズ除去信号を反転して第２のノイズ除去信号として出力する。そして、この第２のノイズ除去信号をノイズフィルタの出力信号として出力する。
【０００４】
以上のようにして、入力信号の位相、周波数およびデューティを変えることなく、入力信号からチャタリングノイズを除去している。
【特許文献１】特開２０００−４９５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に、ＩＣ（半導体集積回路）チップはプリント基板に実装され、各々のアプリケーション（電子機器、例えばカーナビゲーションや車両用メータ等）に応じたハードウェアカスタマイズ化やプログラム変更がなされ、製品化される。
【０００６】
上記ＩＣチップにマイクロコンピュータ（以下、マイコンという）が搭載される場合、マイコンは、プログラム開発用に書き換え可能なフラッシュメモリを搭載したフラッシュメモリ搭載マイコンと、プログラムの書き換えができないマスクメモリを搭載した大量生産用のマスクメモリ搭載マイコンとに大別される。
【０００７】
このように大別されるマイコンがそれぞれ備えられた各ＩＣチップがプリント基板に搭載される場合、各ＩＣチップは、外来ノイズに対して考慮した設計がなされていない。このため、上記したノイズフィルタを各ＩＣチップに作り込むと共に、フラッシュメモリ搭載マイコンを搭載したＩＣチップ（以下、フラッシュメモリ用ＩＣチップという）をプリント基板に実装して回路設計、開発、量産移行まで実施することで耐ノイズ性を向上させ、ノイズ対策が施されたプリント基板にマスクメモリ搭載マイコンを搭載したＩＣチップ（以下、マスクメモリ用ＩＣチップという）を量産移行の際に実装して出荷するのが一般的である。各ＩＣチップの特性面が同等であれば、アプリケーションでの問題は発生しないと考えられる。
【０００８】
しかしながら、アプリケーションの種類（使用形態）によっては、各ＩＣチップのサイズの差が各ＩＣチップの特性面の差となる場合がある。具体的には、フラッシュメモリ用ＩＣチップのマイコンに設けられたフラッシュメモリのサイズは、例えば、マスクメモリ用ＩＣチップのマイコンに設けられたマスクマイコンのサイズの２倍以上となる。このため、各ＩＣチップのサイズに差が生じ、各ＩＣチップのサイズの差に応じた特性差（ＩＣチップ内のインピーダンスの差）が生じる可能性がある。
【０００９】
この特性差によって、プリント基板が例えば車載環境で用いられる場合にも、マスクメモリ用ＩＣチップが電波等の外来ノイズの影響を受ける場合がある。すなわち、上述のようにプリント基板設計時にフラッシュメモリ用ＩＣチップに対する影響が少なくなるように回路設計したとしても、各ＩＣチップに共通のノイズフィルタを設けているため、プリント基板にマスクメモリ用ＩＣチップが実装された際に、各ＩＣチップのサイズの差によって生じた特性差によって、マスクメモリ用ＩＣチップに設けられた上記ノイズフィルタでは外来ノイズを除去できない可能性がある。これにより、外来ノイズがマスクメモリ用ＩＣチップ内で電源変動等を生じさせ、マスクメモリ用ＩＣチップの誤動作を引き起こす可能性がある。
【００１０】
本発明は、上記点に鑑み、フラッシュメモリ用ＩＣチップをプリント基板に実装して耐ノイズ性を向上させた後、フラッシュメモリ用ＩＣチップに代えてプリント基板にマスクメモリ用ＩＣチップを搭載したとしても、マスクメモリ用ＩＣチップの耐ノイズ性を十分確保することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、まず、記憶されたデータの書き換えが可能であるフラッシュメモリ（２２０）と、外部から入力されるノイズを除去する第１のチップ内インピーダンス部（２３０）と、を備えた第１のＩＣチップ（２１０）と、を有する第２の制御基板部（２００）を用意する。そして、当該第２の制御基板部において、前記コネクタ部からノイズが入力された際、前記第１のＩＣチップが基準のノイズ耐性を満たすように、前記第２の制御基板部の回路設計を行うことで前記第１の制御基板部を得る（ノイズ低減工程）。
【００１２】
続いて、フラッシュメモリよりも面積が小さいと共に、記憶されたデータの書き換えが不能であるマスクメモリ（１３５）と、第１のチップ内インピーダンス部よりも小さいインピーダンスを有する第２のチップ内インピーダンス部（１３７）と、入力されるノイズを除去する可変ノイズフィルタ部（１３４）と、可変ノイズフィルタ部のインピーダンスを変化させるノイズ除去信号が入力される電源インピーダンス端子（１３１ａ、１３１ｂ）と、電源インピーダンス端子に入力されるノイズ除去信号に基づいて、可変ノイズフィルタ部のインピーダンスを変化させる端子用論理回路部（１３３）と、を備え、第１のＩＣチップよりもチップ面積が小さい第２のＩＣチップ（１３０）を用意する。そして、ノイズ低減工程で得られた第１の制御基板部に第１のＩＣチップに代えて第２のＩＣチップを設置する（乗せ換え工程）。
【００１３】
乗せ換え工程の後、第１の制御基板部に設置された第２のＩＣチップが基準のノイズ耐性を満たさない場合、電源インピーダンス端子に入力されるノイズ除去信号の状態を変化させる回路設計を第１の制御基板部に施すことで、論理回路部によって、第２のＩＣチップが基準のノイズ耐性を満たすように可変ノイズフィルタ部のインピーダンスを変化させる（合わせ込み工程）。
【００１４】
このように、第２のＩＣチップ（例えば量産用として用いられる）に可変ノイズフィルタ部、論理回路部、および電源インピーダンス端子を設け、電源インピーダンス端子にノイズ除去信号を入力することにより、可変ノイズフィルタ部のインピーダンスを変化させる。これにより、半導体集積回路装置の開発段階において第１のＩＣチップを用いて基準のノイズ耐性を得られていたが、第１の制御基板部に第２のＩＣチップを搭載したときに第２のＩＣチップが基準のノイズ耐性を満たさなかったとしても、第２のＩＣチップを搭載した第１の制御基板部に対して電源インピーダンス端子に入力されるノイズ除去信号の状態を変化させる回路設計を施すことで、変化させたノイズ除去信号の状態に応じて論理回路部にて可変ノイズフィルタ部のインピーダンスを変化させることができ、第２のＩＣチップにおけるノイズ耐性を向上させることができる。
【００１５】
ここで、可変ノイズフィルタ部のインピーダンスは、ノイズ除去信号の状態が変化する前よりも大きい値となるように調整される。つまり、可変ノイズフィルタ部のインピーダンスを上昇させることで第２のＩＣチップが基準のノイズ耐性を満たすようにすることができる。
【００１６】
したがって、開発段階で用いられる第１のＩＣチップに代えて量産用の第２のＩＣチップが第１の制御基板部に搭載されたとき、第１のＩＣチップと第２のＩＣチップとのチップ面積の差に応じて、第２のＩＣチップのノイズ耐性が見かけ上低下したとしても、第２のＩＣチップが第１の制御基板部に搭載された状態でさらにノイズ耐性の合わせ込みを行うことができる。以上のようにして、第１の制御基板部に乗せ換えた第２のＩＣチップにおけるノイズ耐性を十分に確保することができる。
【００１７】
また、合わせ込み工程では、電源インピーダンス端子にノイズ低減部品を接続する回路設計を第１の制御基板部に施すことにより、当該電源インピーダンス端子に入力されるノイズ除去信号の状態を変化させることができる。このように、電源インピーダンス端子に部品を接続するだけであるので、容易に電源インピーダンス端子に入力されるノイズ除去信号の状態を変えることができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１９】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下で説明する半導体集積回路装置は、所望のアプリケーション（電子機器）の機能を実現させるものである。例えば半導体集積回路装置が車両に搭載される場合、半導体集積回路装置は、アプリケーションとして車両用メータやカーナビゲーション等を実現するものとして用いられる。
【００２０】
図１は、本発明の一実施形態に係る半導体集積回路装置のブロック構成図である。この図に示されるように、半導体集積回路装置Ｓ１は、制御基板部１００（本発明の第１の制御基板部に相当）を備えた構成となっている。
【００２１】
制御基板部１００は、アプリケーションを機能させるものであり、コネクタ部１１０と、入力保護回路部１２０と、ＩＣチップ１３０（本発明の第２のＩＣチップに相当）と、を備えて構成されている。なお、制御基板部１００には、図示しない配線や電気回路が形成されており、所望のアプリケーションが機能する構成になっている。
【００２２】
コネクタ部１１０は、外部機器（例えば車載ＥＣＵ等）との電気的接続を行うためのものである。また、入力保護回路部１２０は、電流制限用抵抗、耐ノイズ性を考慮したコンデンサ等で構成されるノイズ除去回路である。
【００２３】
ＩＣチップ１３０は、アプリケーションを動作させるための機能を有するものである。このようなＩＣチップ１３０は、図１に示されるように、電源インピーダンス端子１３１ａ、１３１ｂと、入力論理回路部１３２と、端子用論理回路部１３３と、可変ノイズフィルタ部１３４と、マスクメモリ１３５と、演算回路部１３６と、チップ内インピーダンス部１３７（本発明の第２のチップ内インピーダンス部に相当）と、出力論理回路部１３８と、を備えて構成されている。
【００２４】
電源インピーダンス端子１３１ａ、１３１ｂは、ＩＣチップ１３０に設けられた２本の端子であり、一方は電源線との間にインピーダンスを生じさせる図示しないノイズ除去部品が接続され、他方はＧＮＤとの間に図示しないノイズ除去部品が接続される。これにより、コネクタ部１１０を介して制御基板部１００の電気回路にノイズが注入されたとしても、ＩＣチップ１３０が基準のノイズ耐性を満たすようになっている。本実施形態では、ノイズ除去部品として０Ω抵抗が採用される。そして、各電源インピーダンス端子１３１ａ、１３１ｂに接続されるノイズ除去部品に応じたノイズ除去信号（端子データ）が入力される。
【００２５】
なお、各電源インピーダンス端子１３１ａ、１３１ｂのうちいずれかまたは両方にノイズ除去部品が接続される。また、各電源インピーダンス端子１３１ａ、１３１ｂのいずれにもノイズ除去部品が接続されない場合もある。
【００２６】
入力論理回路部１３２は、ＩＣチップ１３０の外部から入力される信号をＩＣチップ１３０内に入力するためのインターフェースである。また、端子用論理回路部１３３は、各電源インピーダンス端子１３１ａ、１３１ｂに入力されるノイズ除去信号をデコードして可変ノイズフィルタ部１３４に出力するデコーダである。
【００２７】
可変ノイズフィルタ部１３４は、電源から電源線を介してＩＣチップ１３０内に入力されるノイズを除去する機能を有するものである。図２は、可変ノイズフィルタ部１３４の具体的な回路構成図である。この図に示されるように、可変ノイズフィルタ部１３４は、複数の抵抗Ｒ１〜Ｒ４と、複数のＭＯＳＦＥＴ１３４ａ〜１３４ｄと、複数のコンデンサＣ１〜Ｃ４と、で構成されるπ型の時定数回路を備えている。
【００２８】
本実施形態では、端子用論理回路部１３３でデコードされたデコード値Ａ〜Ｄに応じた電圧が各ＭＯＳＦＥＴ１３４ａ〜１３４ｄのゲートにそれぞれ入力されることで、各ＭＯＳＦＥＴ１３４ａ〜１３４ｄがそれぞれオン／オフする。これにより、時定数回路におけるコンデンサ容量が変化し、可変ノイズフィルタ部１３４のインピーダンスが変化するようになっている。
【００２９】
このような可変ノイズフィルタ部１３４は、ＩＣチップ１３０に設けられたリセット端子としての非同期入力端子１３９にリセット信号が入力されるタイミングで稼働する。
【００３０】
マスクメモリ１３５は、書き換え不能なメモリであり、制御基板部１００が所望のアプリケーションとして機能するためのプログラムが記憶されている。例えば、半導体集積回路装置Ｓ１が車両用メータのアプリケーションとして機能する場合、車両用メータとして機能するプログラムが記憶されており、半導体集積回路装置Ｓ１がカーナビゲーション装置のアプリケーションとして機能する場合、カーナビゲーション装置として機能するプログラムが記憶されている。
【００３１】
演算回路部１３６は、マスクメモリ１３５に記憶されたプログラムを実行するものであり、ＣＰＵ等を備えて構成される。このような演算回路部１３６は、マスクメモリ１３５に記憶されたプログラムを実行し、アプリケーションに応じた演算結果を出力論理回路部１３８に出力する。
【００３２】
チップ内インピーダンス部１３７は、コネクタ部１１０を介して外部からＩＣチップ１３０内に入力されるノイズや、電源線からＩＣチップ１３０内に入力されるノイズを除去するものであり、図示しないトランジスタ、抵抗、コンデンサ等で構成されている。なお、このチップ内インピーダンス部１３７のインピーダンスの値は、ＩＣチップ１３０のサイズに依存し、ＩＣチップ１３０のサイズが大きくなるほどチップ内インピーダンス部１３７のインピーダンスが大きくなるものとする。
【００３３】
出力論理回路部１３８は、演算回路部１３６の演算結果をＩＣチップ１３０の外部、すなわち制御基板部１００に形成された電気回路に出力するインターフェースである。以上が、本実施形態に係る半導体集積回路装置Ｓ１の構成である。
【００３４】
次に、上記半導体集積回路装置Ｓ１の製造方法について、図を参照して説明する。まず、アプリケーションに応じた半導体集積回路装置Ｓ１の開発を行うべく、開発のための制御基板部２００（本発明の第２の制御基板部に相当）を用意する。図３は、半導体集積回路装置Ｓ１の開発時に用いられる制御基板部２００のブロック構成図である。
【００３５】
図３に示されるように、半導体集積回路装置Ｓ１の開発時に用いられる制御基板部２００は、図１に示される制御基板部１００に対し、ＩＣチップ１３０とは異なるＩＣチップ２１０（本発明の第１のＩＣチップに相当）が搭載されたものになっている。このＩＣチップ２１０は、アプリケーションの開発用としてのみ用いられるものであり、電源インピーダンス端子１３１ａ、１３１ｂと、入力論理回路部１３２と、フラッシュメモリ２２０と、演算回路部１３６と、チップ内インピーダンス部２３０（本発明の第１のチップ内インピーダンス部に相当）と、出力論理回路部１３８と、を備えた構成となっている。
【００３６】
フラッシュメモリ２２０は、書き換え可能なメモリであり、アプリケーションに応じたプログラムが書き込まれる。そして、フラッシュメモリ２２０の内容を書き換えることや制御基板部２００の回路設計等を行い、アプリケーションの開発を行う。
【００３７】
また、チップ内インピーダンス部２３０は、ＩＣチップ１３０のチップ内インピーダンス部１３７よりもインピーダンスの値が大きく設計されている。一般的に、フラッシュメモリ２２０とマスクメモリ１３５とはチップ面積に大きな差（同じプロセスで形成された場合では例えば２倍程度）があるため、フラッシュメモリ２２０が設けられたＩＣチップ２１０はマスクメモリ１３５が設けられたＩＣチップ１３０よりも大きく形成される。これに伴い、ＩＣチップ２１０内に形成されるチップ内インピーダンス部２３０を構成するコンデンサや抵抗のサイズが、ＩＣチップ１３０内に形成されるチップ内インピーダンス部１３７を構成するコンデンサや抵抗よりも大きく形成される。このため、開発時に用いられるＩＣチップ２１０のチップ内インピーダンス部２３０のインピーダンスは、ＩＣチップ１３０のチップ内インピーダンス部１３７のインピーダンスよりも大きくなっている。
【００３８】
なお、ＩＣチップ２１０に設けられた入力保護回路部１２０、演算回路部１３６、そして出力論理回路部１３８は、ＩＣチップ１３０に設けられたものと同じである。また、上記ＩＣチップ２１０に設けられた電源インピーダンス端子１３１ａ、１３１ｂは、単に端子として設けられているのみである。したがって、電源インピーダンス端子１３１ａ、１３１ｂはアプリケーションの開発時において用いられることはないが、図３に示される制御基板部２００には図示しないアートワーク（配線）が施された状態となっており、電源インピーダンス端子１３１ａ、１３１ｂは制御基板部２００の配線に接続された状態になっている。これは、半導体集積回路装置Ｓ１の量産時では、電源インピーダンス端子１３１ａ、１３１ｂは上述のようにノイズ除去に用いられることになるため、開発時においても実施品に近い状態でノイズ除去の合わせ込みを行っていくことがより好ましいからである。
【００３９】
続いて、ノイズ低減工程を行う。すなわち、半導体集積回路装置Ｓ１のノイズ耐性の向上を図る設計を行い、コネクタ部１１０より制御基板部２００の電気回路に入力されるノイズに対して入力保護回路部１２０で吸収できないノイズ成分がＩＣチップ２１０へ注入された場合、ＩＣチップ２１０が誤作動しないようにする。
【００４０】
具体的には、外部装置を用いて人工的に生成したノイズをコネクタ部１１０から入力する。そして、制御基板部２００に形成された電気回路や配線に図示しないコンデンサやコイルを接続してノイズをＧＮＤに除去する回路設計を行い、ＩＣチップ２１０が基準のノイズ耐性を満たすようにする。このような回路設計によって得られた制御基板部２００が、図１に示される制御基板部１００となる。また、ＩＣチップ２１０において、ノイズを低減できるデータも得られる。
【００４１】
続いて、乗せ換え工程を行う。本工程では、まず、ＩＣチップ１３０のマスクメモリ１３５にアプリケーションのプログラムや上記ノイズ低減工程で得られた上記ノイズを低減できるデータを書き込む。そして、このＩＣチップ１３０をノイズ対策が施された制御基板部１００に設置する。この後、再びノイズを人工的に生成してコネクタ部１１０から入力し、電気的評価によってＩＣチップ１３０のノイズ耐性を確認する。
【００４２】
上述のように、ノイズ低減工程では、ＩＣチップ２１０のチップ内インピーダンス部２３０に基づいてノイズ耐性が調整されたため、制御基板部１００にＩＣチップ１３０を設置したとき、各チップ内インピーダンス部１３７のインピーダンスの値の差によってＩＣチップ１３０のノイズ耐性が見かけ上低減する。
【００４３】
すなわち、上記の電気的評価によって、ＩＣチップ２１０のノイズ耐性をＩＣチップ１３０で確保できない場合が生じる。この場合、ＩＣチップ１３０内の可変ノイズフィルタ部１３４のコンデンサ容量を調整することにより、ＩＣチップ１３０のノイズ耐性を確保する合わせ込み工程を行う。
【００４４】
なお、上記の電気的評価によって、ＩＣチップ１３０のノイズ耐性が確保できている場合、さらなるノイズ耐性の処理を行う必要はないため、そのまま出荷されることとなる。
【００４５】
合わせ込み工程では、ＩＣチップ１３０内の可変ノイズフィルタ部１３４の各ＭＯＳＦＥＴ１３４ａ〜１３４ｄをオン／オフさせることで可変ノイズフィルタ部１３４のインピーダンスを変化させ、ＩＣチップ１３０のノイズ耐性を確保する。
【００４６】
ここで、可変ノイズフィルタ部１３４のインピーダンスは、ノイズ除去信号の状態が変化する前よりも大きい値となるように調整される。つまり、可変ノイズフィルタ部１３４のインピーダンスを変化させるとは、実際には、可変ノイズフィルタ部１３４のインピーダンスを上昇させることを意味する。本実施形態では、以下に示すように、可変ノイズフィルタ部１３４のコンデンサ容量を大きくすることで、可変ノイズフィルタ部１３４のインピーダンスを上昇させる。
【００４７】
具体的には、ＩＣチップ１３０に設けられた各電源インピーダンス端子１３１ａ、１３１ｂと電源線やＧＮＤとの間に図示しないノイズ除去部品を接続する。これにより、２つの電源インピーダンス端子１３１ａ、１３１ｂに入力される電気信号、すなわちノイズ除去信号の状態を変化させ、各電源インピーダンス端子１３１ａ、１３１ｂの端子の状態を指定する。
【００４８】
図４は、電源インピーダンス端子１３１ａ、１３１ｂの状態とデコード値との対応関係を示した表を示した図である。この図に示されるように、各電源インピーダンス端子１３１ａ、１３１ｂの端子の状態によって、可変ノイズフィルタ部１３４のどのＭＯＳＦＥＴ１３４ａ〜１３４ｄをオン／オフさせるかを指定する。本実施形態では、図４に示されるデコード値が例えば「１」の場合、ＭＯＳＦＥＴ１３４ａ〜１３４ｄをオンする。このようにして、各電源インピーダンス端子１３１ａ、１３１ｂの端子の状態を設定し、端子用論理回路部１３３を介してＩＣチップ１３０の可変ノイズフィルタ部１３４の各ＭＯＳＦＥＴ１３４ａ〜１３４ｄをオン／オフさせる。これに伴って、可変ノイズフィルタ部１３４におけるコンデンサ容量を大きくしていき、可変ノイズフィルタ部１３４のインピーダンスを変化させてＩＣチップ１３０のノイズに対する耐性を得る。このように、電源インピーダンス端子１３１ａ、１３１ｂにノイズ除去部品を接続するだけで容易に可変ノイズフィルタ部１３４のインピーダンスを上昇させることができる。
【００４９】
以上のようにして、ＩＣチップ１３０が基準のノイズ耐性を満たすようにＩＣチップ１３０のノイズ耐性の合わせ込みを行うことで、図１に示される半導体集積回路装置Ｓ１が完成し、半導体集積回路装置Ｓ１が出荷されることとなる。
【００５０】
なお、上記のように量産用のＩＣチップ１３０を搭載した制御基板部１００におけるノイズ耐性の合わせ込みは、上記の方法によって個々のＩＣチップ１３０に対して行われる。つまり、個々の半導体集積回路装置Ｓ１において、上記の合わせ込みが行われる。これにより、各半導体集積回路装置Ｓ１において共通の通信データ信号を生成する場合よりもより確実に個々の半導体集積回路装置Ｓ１に応じたノイズ耐性を確保することができる。
【００５１】
また、可変ノイズフィルタ部１３４のインピーダンスをＩＣチップ１３０の制御に反映するタイミングとしては、例えば、半導体集積回路装置Ｓ１の電源起動時においてＩＣチップ１３０の内部状態を初期化するときに設定される。これにより、ＩＣチップ１３０の初期化が終了してアプリケーション動作が開始されたとしても、アプリケーション動作中での耐ノイズ性は確保されることになる。
【００５２】
以上説明したように、本実施形態では、量産用に用いられるＩＣチップ１３０に可変ノイズフィルタ部１３４、端子用論理回路部１３３、および電源インピーダンス端子１３１ａ、１３１ｂを設け、電源インピーダンス端子１３１ａ、１３１ｂに所望のノイズ除去信号を入力することにより、可変ノイズフィルタ部１３４のインピーダンスを変化させることが特徴となっている。これにより、ＩＣチップ２１０に代えて制御基板部１００にＩＣチップ１３０を搭載したときに、ＩＣチップ１３０が基準のノイズ耐性を満たさなかったとしても、ＩＣチップ１３０を搭載した制御基板部１００に対して電源インピーダンス端子１３１ａ、１３１ｂに入力するノイズ除去信号の状態を変化させる回路設計を施すことで、変化させたノイズ除去信号の状態に応じて端子用論理回路部１３３にて可変ノイズフィルタ部１３４のインピーダンスをノイズ除去信号の状態が変化する前よりも大きい値のインピーダンスとなるように調整することができる。こうして、量産用のＩＣチップ１３０が基準のノイズ耐性を満たすようにすることができる。
【００５３】
したがって、各ＩＣチップ１３０、２１０のチップ面積の差に応じて、ＩＣチップ１３０のノイズ耐性が見かけ上低下したとしても、ＩＣチップ１３０が制御基板部１００に搭載された状態でさらにノイズ耐性の合わせ込みを行うことができる。以上のようにして、制御基板部１００に乗せ換えたＩＣチップ１３０におけるノイズ耐性を十分に確保することができる。
【００５４】
（他の実施形態）
上記実施形態において、可変ノイズフィルタ部１３４の回路構成は図２に示されるものでなくても構わない。上記実施形態では可変ノイズフィルタ部１３４はそのコンデンサ容量を調整する回路構成となっているが、例えば抵抗値を調整する回路構成としても構わない。また、各ＭＯＳＦＥＴ１３４ａ〜１３４ｄのオン電圧をそれぞれ調整することで可変ノイズフィルタ部１３４のインピーダンスを調整するようにしても構わない。
【００５５】
上記実施形態では、電源インピーダンス端子１３１ａ、１３１ｂはＩＣチップ１３０に２つ設けられているが、この電源インピーダンス端子１３１ａ、１３１ｂの数は上記実施形態に限定されるものではない。例えば４つでも構わない。
【００５６】
上記実施形態では、半導体集積回路装置Ｓ１は車両に搭載されるものとして説明したが、車両に用いられるアプリケーション以外のアプリケーションとして設計することも当然可能である。
【００５７】
上記実施形態では、可変ノイズフィルタ部１３４のインピーダンスを設定するタイミングとして、ＩＣチップ１３０のリセット時としているが、他のタイミングで設定しても構わない。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態に係る半導体集積回路装置のブロック構成図である。
【図２】可変ノイズフィルタ部の具体的な回路構成図である。
【図３】半導体集積回路装置の開発時に用いられる制御基板部のブロック構成図である。
【図４】電源インピーダンス端子の状態とデコード値との対応関係を示した表を示した図である。
【符号の説明】
【００５９】
１００、２００…制御基板部、１１０…コネクタ部、１２０…入力保護回路部、１３０、２１０…第２のＩＣチップ、１３１ａ、１３１ｂ…電源インピーダンス端子、１３３…端子用論理回路部、１３４…可変ノイズフィルタ部、１３５…マスクメモリ、１３７、２３０…チップ内インピーダンス部、２２０…フラッシュメモリ。
【図１】
2007324176.tif 000003
【図２】
2007324176.tif 000004
【図３】
2007324176.tif 000005
【図４】
2007324176.tif 000006