(57)【要約】【課題】メモリ制御装置及びメモリ制御方法に関し、フラッシュメモリの信頼性を維持し、その使用可能の期間を延長する。【解決手段】プロセッサ２の制御によりフラッシュメモリ１をアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置及びメモリ制御方法であって、フラッシュメモリ１を複数のブロックｂ１〜ｂｎに分割し、各ブロックｂ１〜ｂｎ対応にデータ書込み処理の消去処理と書込み処理とを含むアクセス時間ｔを測定し、この測定アクセス時間ｔをブロックｂ１〜ｂｎ対応に記録し、測定アクセス時間ｔが、予め設定した閾値を超えたブロックを使用不可ブロックとしたフラグｆを管理テーブル３に登録する。【選択図】図１
2007094767.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、
前記フラッシュメモリを複数のブロックに分割し、該ブロック対応にデータ書込み処理のアクセス時間を測定して、該測定アクセス時間をブロック対応に記録し、該測定アクセス時間が閾値を超えたブロックを使用不可ブロックとして登録する管理テーブルを備えた
ことを特徴とするメモリ制御装置。
【請求項２】
プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、
前記フラッシュメモリをデータ領域と管理領域とに分けて、前記データ領域を複数のブロックに分割し、前記管理領域により前記データ領域のブロック対応に管理すると共に、前記管理領域を所定の期間経過により前記データ領域上にシフトし、元の管理領域を使用不可領域とする構成を備えた
ことを特徴とするメモリ制御装置。
【請求項３】
プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、
前記フラッシュメモリを複数のブロックに分割し、該ブロック対応のアクセス処理中を示すアクセス処理中表示レジスタを設け、該アクセス処理中表示レジスタにアクセス処理中が設定されている時のリセット処理を、該アクセス処理終了まで遅延させる手段を設けた
ことを特徴とするメモリ制御装置。
【請求項４】
プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法に於いて、
前記フラッシュメモリを複数のブロックに分割し、該ブロック対応にデータ書込み処理のアクセス時間を測定し、該測定アクセス時間を管理テーブルに記録し、該測定アクセス時間と閾値とを比較し、該測定アクセス時間が前記閾値を超えたブロックを使用不可ブロックとして前記管理テーブルに登録する過程を含む
ことを特徴とするメモリ制御方法。
【請求項５】
プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法に於いて、
前記フラッシュメモリをデータ領域と管理領域とに分け、且つ前記データ領域を複数のブロックに分割し、該複数のブロックを前記管理領域により管理し、所定期間経過により前記管理領域を前記データ領域上にシフトし、元の管理領域を使用不可領域とする過程を含む
ことを特徴とするメモリ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリの信頼性を維持し、且つ経年劣化による使用制限を緩和するメモリ制御装置及びメモリ制御方法に関する。
【背景技術】
【０００２】
動作電源をオフとしても、データを保持できる不揮発性メモリは、既に各種の構成が実用化されており、フラッシュメモリも不揮発性メモリの一種である。このフラッシュメモリは、データ読出しは非破壊読出しが可能であるが、データ書込みは、一旦消去処理を行った後に、データを書込む処理を行うものである。従って、データの書換えは、その都度、消去処理を行って新たなデータを書込むことになる。又フラッシュメモリの全領域を複数のブロックに分割し、データ書込み時は、そのデータを書込むブロック毎に一旦消去処理を行ってから、新たなデータを書込む構成が一般的である。
【０００３】
このように、データの書換え毎に、消去動作と書込み動作とが繰り返し行われるので、次第に書込み処理のレスポンスが劣化し、予め設定した書込み処理時間内に書込み完了とならない状態となる。このような状態となると、書込んだデータの保証ができなくなる場合が多くなる。フラッシュメモリのメーカに於いては、データの書込み処理が１０万回程度までを保証限界としている場合が一般的である。従って、このような保証限界に達した場合は、記憶しているデータの信頼性を保証する為に、新しいフラッシュメモリに交換することになる。
【０００４】
又複数のフラッシュメモリを設けて、データ書込み指示により、一つのフラッシュメモリにデータ書込み処理を行っている時に、次のデータ書込み指示があった場合、待ち合わせを行わずに、他のフラッシュメモリを指定してデータ書込み処理を行わせる手段が知られている（例えば、特許文献１参照）。又複数のフラッシュメモリを設けると共に、エラー検出訂正回路を設け、読出したデータのエラー検出と共にそのエラーを訂正し、又アクセスエラーが発生した記憶領域を、他の記憶領域に代替えさせる手段も知られている（例えば、特許文献２参照）。
【０００５】
又フラッシュメモリに対するアクセス中に電源断が発生した場合、正常終了とならなかった場合が多いから、アクセス中電源断を記録し、再起動時に、前回の処理中に電源断があったか否かを識別し、電源断があった場合は、エラー発生の可能性が大きいので、復旧処理を行う手段が知られている（例えば、特許文献３参照）。又フラッシュメモリに、データを書込んで記憶するデータ領域と、このデータ領域の管理情報を記憶する管理領域とを設け、データ領域の消去処理を実行する場合に、管理領域の消去処理も同時に行うことにより、１回の消去制御で済むようにして、消去制御の簡易化を図る手段が知られている（例えば、特許文献４参照）。又フラッシュメモリを、それぞれ複数のブロックを含む複数のゾーンに分割した仮想アドレス空間と、論理アドレス空間とを対応して管理し、各ゾーンに含まれる不良ブロック数が予め定めた許容数を超えた時に、この不良ブロック数が偏在しないように、仮想アドレスと物理アドレスとの対応関係を変更する手段が知られている（例えば、特許文献５参照）。
【特許文献１】特開２００２−２３６６１２号公報
【特許文献２】特開２００３−５８４３１号公報
【特許文献３】特開２００３−１２２６４６号公報
【特許文献４】特開２００４−５４９０４号公報
【特許文献５】特開２００４−２０９１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
フラッシュメモリは、前述のように、データの記憶の為に消去処理と書込み処理とを行う必要があり、その繰り返し回数が例えば１０万回程度まで、記憶データが保証されるとしても、通常は、データエラーが頻発する状態となると、フラッシュメモリの特性劣化と判断して交換することになる。そのフラッシュメモリの交換の為に、装置の動作を停止しなければならない問題があり、又交換後のデータの復元処理を行わなければならない問題がある。又前述の特許文献５に示すように、不良ブロックの存在を容認して、アドレス変換等により、その不良ブロックを他のブロックにより代替えさせる手段は、その為の管理手段が複雑となる問題がある。
【０００７】
本発明は、比較的簡単な手段により、フラッシュメモリのデータの信頼性を維持し、使用可能期間の延長を可能とすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明のメモリ制御装置は、プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、前記フラッシュメモリを複数のブロックに分割し、該ブロック対応にデータ書込み処理のアクセス時間を測定して、該測定アクセス時間をブロック対応に記録し、該測定アクセス時間が閾値を超えたブロックを使用不可ブロックとして登録する管理テーブルを備えている。
【０００９】
又プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、前記フラッシュメモリをデータ領域と管理領域とに分けて、前記データ領域を複数のブロックに分割し、前記管理領域により前記データ領域のブロック対応に管理すると共に、前記管理領域を所定の期間経過により前記データ領域上にシフトし、元の管理領域を使用不可領域とする構成を備えている。
【００１０】
又プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、前記フラッシュメモリを複数のブロックに分割し、該ブロック対応のアクセス処理中を示すアクセス処理中表示レジスタを設け、該アクセス処理中表示レジスタにアクセス処理中が設定されている時のリセット処理を、該アクセス処理終了まで遅延させる手段を設けている。
【００１１】
又本発明のメモリ制御方法は、プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法に於いて、前記フラッシュメモリを複数のブロックに分割し、該ブロック対応にデータ書込み処理のアクセス時間を測定し、該測定アクセス時間を管理テーブルに記録し、該測定アクセス時間と閾値とを比較し、該測定アクセス時間が前記閾値を超えたブロックを使用不可ブロックとして前記管理テーブルに登録する過程を含むものである。
【００１２】
又プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法に於いて、前記フラッシュメモリをデータ領域と管理領域とに分け、且つ前記データ領域を複数のブロックに分割し、該複数のブロックを前記管理領域により管理し、所定期間経過により前記管理領域を前記データ領域上にシフトし、元の管理領域を使用不可領域とする過程を含むものである。
【発明の効果】
【００１３】
ブロック対応にデータの信頼性を維持できるか否かをアクセス時間により判断すると共に、アクセス時間が長くなったブロックは、経年劣化が進行したと判断して、そのブロックを不使用ブロックとし、他のブロックによりデータを保持できるように制御することにより、フラッシュメモリとしての信頼性を維持できると共に、使用可能期間を長くすることができる。又複数ブロックに分割したデータ領域を管理する管理領域を、データ領域上にシフトし、元の管理領域が存在した領域はアクセス頻度が高いので、経年劣化が進行しやすいが、使用不可領域とすることにより、信頼性を維持できるとことにより、使用可能期間を長くすることができる。
【発明を実施するための最良の形態】
【００１４】
本発明のメモリ制御装置は、図１を参照して説明すると、プロセッサ２の制御によりフラッシュメモリ１をアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置であって、フラッシュメモリ１を複数のブロックｂ１〜ｂｎに分割し、各ブロックｂ１〜ｂｎ対応にデータ書込み処理のアクセス時間ｔを測定し、この測定アクセス時間ｔをブロックｂ１〜ｂｎ対応に記録し、測定アクセス時間ｔが閾値を超えたブロックを使用不可ブロックとして登録する管理テーブル３を備えている。
【００１５】
本発明のメモリ制御方法は、プロセッサ２の制御によりフラッシュメモリ１をアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法であって、フラッシュメモリ１を複数のブロックｂ１〜ｂｎに分割し、各ブロックｂ１〜ｂｎ対応にデータ書込み処理のアクセス時間を測定し、この測定アクセス時間ｔを管理テーブル３に記録し、測定アクセス時間ｔと閾値とを比較し、測定アクセス時間ｔが前記閾値を超えたブロックを使用不可ブロックとして管理テーブル３に登録する過程を含むものである。
【実施例１】
【００１６】
図１は、本発明の実施例１の主要部の説明図であり、１はフラッシュメモリ、２はプロセッサ（ＣＰＵ）、３は管理テーブルを示す。管理テーブル３は、プロセッサ２の内蔵メモリにより構成することも可能である。又フラッシュメモリ１は、図示のように、複数のブロックｂ１〜ｂｎに分割し、プロセッサ２の制御により、データの書込み処理は、消去処理を含めてブロック対応に行うものである。又管理テーブル３は、フラッシュメモリ１のブロックｂ１〜ｂｎ対応の領域に、測定アクセス時間ｔと使用可能か否かを示すフラグｆとを設定する。
【００１７】
フラッシュメモリ１の消去処理時間と書込み処理時間との和のアクセス時間の標準は、フラッシュメモリ１のカタログデータ等により認識することができるから、プロセッサ２のレジスタ等に予め閾値として設定する。そして、プロセッサ２は、フラッシュメモリ１の全ブロックｂ１〜ｂｎに対して順次アクセス時間を測定し、その測定アクセス時間ｔを管理テーブル３に記録する。プロセッサ２は、この測定アクセス時間ｔが閾値を超えているか否かを判定し、超えているブロックは、管理テーブル３の対応ブロックの使用可否のフラグｆを、使用可（例えば“０”）から使用不可（例えば“１”）に設定する。プロセッサ２は、この管理テーブル３のブロック対応のフラグｆを参照し、使用不可フラグが設定されているブロックを、アクセス対象ブロックから除外して、データの読出し処理及びデータの書込み処理を実行する。それにより、測定アクセス時間ｔが閾値を超えないブロックに対してのみ、即ち、経年劣化が進行していないブロックに対してのみ、プロセッサ２からアクセスすることができ、データの信頼性を維持して、フラッシュメモリ１の使用可能期間を延ばすことができる。
【００１８】
このアクセス時間の測定周期は、プロセッサ２により設定可能であり、又フラッシュメモリ１に対するアクセス頻度を考慮して、測定周期を変更することも可能である。通常は、数ヶ月に１回程度でも充分な場合が多いものである。なお、フラッシュメモリ１の使用期間が長くなるに従って、測定周期を短くするように、順次変更することも可能である。このような測定周期の制御は、プロセッサ２のプログラム設定により容易に実現することができる。
【００１９】
又運用中のフラッシュメモリ１の或るブロックに対するデータ書込み処理時に於いて、アクセス時間測定を行って管理テーブル３に記録し、標準のアクセス時間を閾値として比較し、閾値を超えた場合は、そのブロックは経年劣化が進行したと判定して、管理テーブル３のブロック対応のフラグｆを使用不可（例えば“１”）として設定することができる。この場合のアクセス時間測定も、予め設定した期間経過した時のデータ書込み処理時に行うように制御することができる。即ち、全ブロックｂ１〜ｂｎに対するアクセス時間の測定ではなく、実際のデータ書込み処理時にアクセス時間を測定して、管理テーブル３に記録し、プロセッサ２による閾値との比較判定により、使用可のブロックであるか、又は使用不可のブロックであるかを、管理テーブル３に記録することができる。
【００２０】
又閾値を高低の２段階の第１、第２の閾値とし、最初は、測定アクセス時間と低い第１の閾値と比較し、この第１の閾値を超えた場合は、そのブロックを警戒状態として管理テーブル３に登録し、次の測定周期に於いては、この警戒状態のブロックを優先的に測定し、その時の測定アクセス時間が高い第２の閾値を超えた場合、そのブロックについては使用不可を示すフラグ設定する。この場合、フラグｆを例えば、第１の閾値と第２の閾値とに対応して２ビット構成とし、“００”は使用可、“０１”は警戒状態、“１１”は使用不可とすることができる。又測定アクセス時間が第１の閾値以下のブロックに対する測定周期を長くし、第１の閾値を超えた警戒状態のブロックに対する測定周期を短くするように、プロセッサ２のプログラムを構成することができる。
【実施例２】
【００２１】
図２は、本発明の実施例２の説明図であり、フラッシュメモリ１は、データ領域１ａと管理領域１ｂとを有する構成について示し、フラッシュメモリ１に対するアクセス制御するプロセッサ等は図示を省略している。フラッシュメモリ１のデータ領域１ａは、前述の場合と同様に複数のブロックに分割し、各ブロック対応の管理データを管理領域１ｂに保持する。例えば、データ領域１ａの各ブロックの論理アドレスと実アドレスとの対応関係、ファイル名等を管理する。この管理領域１ｂは、データ領域１ａの数％又はそれ以下の大きさを有する構成が一般的である。
【００２２】
又フラッシュメモリ１のデータ領域１ａに対するアクセス時には、一旦管理領域１ｂに対してアクセスするものであり、データ領域１ａの或るブロックのデータの書換えに対応して、ファイル名等が変更になれば、管理領域１ｂの書換えを行うことになる。従って、データ領域１ａの各ブロックは、或る程度、平均的にアクセスされる場合でも、管理領域１ｂはその都度アクセスされるので、管理領域１ｂのアクセス頻度は、データ領域１ａのブロック対応のアクセス頻度に比較して非常に高いものである。その為にデータ領域１ａに比較して経年劣化の進行が早くなり、この管理領域１ｂにエラーが発生すると、データ領域１ａのブロックに対するアクセスが不可能となるので、このような状態のフラッシュメモリ１は交換する必要がある。
【００２３】
そこで、例えば、数ヶ月程度の所定期間毎に、管理領域１ｂ全体をデータ領域１ａ上にシフトした状態とする。即ち、図２の（Ａ）の初期状態の管理領域１ｂを、所定の期間経過により、図２の（Ｂ）に示すように、データ領域１ａ上に管理領域１ｂをシフトし、元の管理領域１ｂの領域は、不使用領域１ｃとする。更に所定の期間経過により、図２の（Ｃ）の状態の管理領域１ｂとする。従って、フラッシュメモリ１の不使用領域１ｃは、管理領域１ｂの２個分の大きさとなる。しかし、管理領域１ｂの大きさは、前述のように、データ領域１ａの初期の大きさの数％以下であるから、管理領域１ｂのシフトによるデータ領域１ａの減少分は僅かなものとなり、実際に必要とする最小限度のデータ領域１ａの大きさとなるまで、データの信頼性を維持して、フラッシュメモリ１の使用可能期間を延長することができる。
【００２４】
又管理領域１ｂのシフト量は、管理領域１ｂの大きさと同一とする以外に、管理領域１ｂの大きさと異なる量とすることも可能である。又管理領域１ｂのシフトを行う所定の期間は、データ領域１ａに対するアクセス頻度等を参照して選定することも可能である。又前述の実施例１のブロック対応のアクセス時間の測定結果を参照して、管理領域１ｂのシフトを行う所定の期間を選定することも可能である。例えば、測定アクセス時間が、第１の閾値を超えたブロックが発生した時、或る程度、経年劣化が進んだと判定して、前述の管理領域１ｂのシフト制御を行わせ、且つ第２の閾値を超えたブロックについては、管理領域１ｂのブロック対応の管理情報を、使用不可ブロックとして設定することができる。即ち、フラッシュメモリ１のブロック対応の使用可否の管理を行うと共に、管理領域１ｂのシフト制御を行うことができる。又管理領域１ｂのシフトに伴うプロセッサ（図１参照）からのアクセス制御については、フラッシュメモリ１の管理領域１ｂの先頭アドレスを、管理領域１ｂの大きさに対応してシフトすることになる。又データ領域１ａのブロック先頭アドレスについても同様にシフトすることになる。
【実施例３】
【００２５】
図３は、本発明の実施例３の説明図であり、１はフラッシュメモリ、２はプロセッサ（ＣＰＵ）、４はアクセス処理中表示レジスタ、５はリセット遅延レジスタを示す。又フラッシュメモリ１のｂ１〜ｂｎはブロックを示す。フラッシュメモリ１に対するアクセス処理とリセット処理とが競合した場合、書込みデータが破壊する可能性が大きくなり、フラッシュメモリ１の信頼性が低下する。そこで、プロセッサ２は、フラッシュメモリ１に対するアクセス処理中は、アクセス処理中表示レジスタ４に例えば“１”を設定し、アクセス処理終了により初期状態の“０”に更新する。
【００２６】
そして、リセット要求が図示を省略した経路でプロセッサ２に入力された場合、プロセッサ２は、アクセス処理中表示レジスタ４を参照し、フラッシュメモリ１に対するアクセス処理中を示す“１”が設定されている場合、リセット処理を延期し、アクセス処理終了を示す“０”となった時に、リセット処理を開始する。それにより、フラッシュメモリ１の書込みデータの信頼性を維持できることになる。
【００２７】
又リセット遅延レジスタ５を設けることにより、リセット要求時に、前述のアクセス処理中表示レジスタ４を参照し、アクセス処理中を示す“１”が設定されている場合、リセット要求を所定の時間、遅延させる。即ち、リセット遅延レジスタ５は、タイマと同様に、リセット要求を、アクセス処理時間に相当する時間遅延させてから、有効とするものであり、プロセッサ２は、その遅延時間内に、フラッシュメモリ１に対するアクセス要求が再度入力された場合、リセット遅延レジスタ５を再設定して、リセット要求をアクセス処理が終了するまで遅延させる。
【００２８】
又フラッシュメモリ１に対するアクセス処理が、予定している最大時間を経過しても終了しない場合は、プロセッサ２は、フラッシュメモリ１にエラー発生と判定して、フラッシュメモリ１を強制フォーマット処理し、フラッシュメモリ１を初期状態に復帰させる。それにより、エラー状態のブロックを初期状態とすることができるから、フラッシュメモリ１の信頼性を維持することができる。
【００２９】
前述のように、アクセス要求とリセット要求とが競合し、アクセス要求に従ったデータ書込み処理中に、リセット処理を実行すると、そのデータはエラー状態となる場合が多く、このような状態を、前述のアクセス処理中表示レジスタ４、更にはリセット遅延レジスタ５により回避することが可能となるが、若し、何らかの原因によりデータ破壊が発生した場合、例えば、図２に示すフラッシュメモリ１の管理領域１ｂにファイル名等を書込むものであるから、このファイル名等を読出して、正規のものでない場合、データ破壊が発生したと判断して、強制フォーマット処理を実行することにより、フラッシュメモリ１を初期状態に復帰させ、データの信頼性を維持することができる。
【００３０】
図４は、前述のデータ破壊状態判断の一例を示すものであり、拡張子条件、ファイル名条件、ファイル名文字数条件、異常文字列条件等により判断することができる。例えば、拡張子条件として、予め登録済みの拡張子であればデータ破壊は発生していないが、他の拡張子の場合、文字化けであるから、データ破壊が発生したと判断して、強制フォーマット処理を行う。又ファイル名条件としても、予め登録済みのファイル名であればデータ破壊は発生していないが、他のファイル名の場合は、文字化けの場合であるから、データ破壊発生として、強制フォーマット処理を行う。なお、図１に示す管理テーブル３を設けている場合、フラッシュメモリの強制フォーマット処理によっても、前の測定アクセス時間や不使用フラグの設定は保持するものである。
【００３１】
（付記１）プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、前記フラッシュメモリを複数のブロックに分割し、該ブロック対応にデータ書込み処理のアクセス時間を測定して、該測定アクセス時間をブロック対応に記録し、該測定アクセス時間が閾値を超えたブロックを使用不可ブロックとして登録する管理テーブルを備えたことを特徴とするメモリ制御装置。
（付記２）前記アクセス時間測定周期を、使用経過期間を含む条件で順次短くなるように変更することを特徴とする付記１記載のメモリ制御装置。
（付記３）前記測定アクセス時間と比較する前記閾値を高低２段階の低い第１の閾値と高い第２の閾値とし、前記測定アクセス時間が前記第１の閾値を超えたブロックを警戒ブロックとし、前記測定アクセス時間が前記第２の閾値を超えたブロックを使用不可ブロックとして前記管理テーブルに登録し、前記警戒ブロックに対するアクセス時間測定の周期を短く設定することを特徴とする付記１記載のメモリ制御装置。
（付記４）前記ブロック対応のアクセス時間を、ブロックに対するデータ書込み処理時に測定して前記管理テーブルに記録することを特徴とする付記１記載のメモリ制御装置。
（付記５）プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、前記フラッシュメモリをデータ領域と管理領域とに分けて、前記データ領域を複数のブロックに分割し、前記管理領域により前記データ領域のブロック対応に管理すると共に、前記管理領域を所定の期間経過により前記データ領域上にシフトし、元の管理領域を使用不可領域とする構成を備えたことを特徴とするメモリ制御装置。
（付記６）プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御装置に於いて、前記フラッシュメモリを複数のブロックに分割し、該ブロック対応のアクセス処理中を示すアクセス処理中表示レジスタを設け、該アクセス処理中表示レジスタにアクセス処理中が設定されている時のリセット処理を、該アクセス処理終了まで遅延させる手段を設けたことを特徴とするメモリ制御装置。
【００３２】
（付記７）プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法に於いて、前記フラッシュメモリを複数のブロックに分割し、該ブロック対応にデータ書込み処理のアクセス時間を測定し、該測定アクセス時間を管理テーブルに記録し、該測定アクセス時間と閾値とを比較し、該測定アクセス時間が前記閾値を超えたブロックを使用不可ブロックとして前記管理テーブルに登録する過程を含むことを特徴とするメモリ制御方法。
（付記８）前記ブロック対応の測定アクセス時間と比較する前記閾値を高低２段階の低い第１の閾値と高い第２の閾値とし、前記測定アクセス時間が前記第１の閾値を超えたブロックを警戒ブロックとし、前記測定アクセス時間が前記第２の閾値を超えたブロックを使用不可ブロックとして前記管理テーブルに記録し、前記警戒ブロックに対して、他のブロックに対するよりもアクセス時間測定の周期を短くすることを特徴とする付記７記載のメモリ制御方法。
（付記９）プロセッサの制御によりフラッシュメモリをアクセスして、データの読出し及び書込み処理を実行するメモリ制御方法に於いて、前記フラッシュメモリをデータ領域と管理領域とに分け、且つ前記データ領域を複数のブロックに分割し、該複数のブロックを前記管理領域により管理し、所定期間経過により前記管理領域を前記データ領域上にシフトし、元の管理領域を使用不可領域とする過程を含むことを特徴とするメモリ制御方法。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１の主要部の説明図である。
【図２】本発明の実施例２の説明図である。
【図３】本発明の実施例３の説明図である。
【図４】フラッシュメモリのデータ破壊状態判断の説明図である。
【符号の説明】
【００３４】
１    フラッシュメモリ
１ａ  データ領域
１ｂ  管理領域
２    プロセッサ（ＣＰＵ）
３    管理テーブル
４    アクセス処理中表示レジスタ
５    リセット遅延レジスタ
【図１】
2007094767.tif 000003
【図２】
2007094767.tif 000004
【図３】
2007094767.tif 000005
【図４】
2007094767.tif 000006