(57)【要約】【課題】  安価で大容量の電解コンデンサを用いた交流接続コンデンサ制御回路及び交流接続コンデンサを提供する。【解決手段】  交流電源の正サイクル時の電圧を順方向に印加されて充放電する第１有極性コンデンサと、交流電源の負サイクル時の電圧を順方向に印加されて充放電する第２有極性コンデンサと、交流電源の正サイクル時に交流電源と第１有極性コンデンサとを並列接続しかつ負サイクル時に交流電源と第１有極性コンデンサとを断絶する第１スイッチング手段と、交流電源の正サイクル時に交流電源と第２有極性コンデンサとを断絶しかつ負サイクル時に交流電源と第２有極性コンデンサとを並列接続する第２スイッチング手段とを有する。【選択図】  図１
2007025994.tif 000002
【特許請求の範囲】
【請求項１】
交流電源に使用可能な交流接続コンデンサ制御回路において、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第１有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第２有極性コンデンサと、
前記交流電源の正サイクル時に前記交流電源と前記第１有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第１有極性コンデンサとを断絶する第１スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第２有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第２有極性コンデンサとを並列接続する第２スイッチング手段とを有することを特徴とする交流接続コンデンサ制御回路。
【請求項２】
前記第１スイッチング手段が、前記第１有極性コンデンサに直列接続された第１電流路と該第１電流路のオンオフを制御する第１制御端とを有する第１素子を具備し、前記交流電源電圧から生成した第１制御端駆動電圧を該第１制御端に印加することにより前記交流電源の正サイクル時に該第１素子をオン状態としかつ負サイクル時に該第１素子をオフ状態とする一方、
前記第２スイッチング手段が、前記第２有極性コンデンサに直列接続された第２電流路と該第２電流路のオンオフを制御する第２制御端とを有する第２素子を具備し、前記交流電源電圧から生成した第２制御端駆動電圧を該第２制御端に印加することにより前記交流電源の正サイクル時に該第２素子をオフ状態としかつ負サイクル時に該第２素子をオン状態とすることを特徴とする請求項１に記載の交流接続コンデンサ制御回路。
【請求項３】
前記第１制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第１分圧点の電位を用いて生成される一方、
前記第２制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第２分圧点の電位を用いて生成されることを特徴とする請求項２に記載の交流接続コンデンサ制御回路。
【請求項４】
前記第１制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第１の二次コイルの出力電圧を用いて生成される一方、
前記第２制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第２の二次コイルの出力電圧を用いて生成されることを特徴とする請求項２に記載の交流接続コンデンサ制御回路。
【請求項５】
前記第１制御端駆動電圧は、前記抵抗分圧回路の前記第１分圧点の電位または前記トランスの第１の二次コイルの出力電圧を用いた電圧を入力される第１トリガー回路の出力電圧として生成される一方、
前記第２制御端駆動電圧は、前記抵抗分圧回路の前記第２分圧点の電位または前記トランスの第２の二次コイルの出力電圧を用いた電圧を入力される第２トリガー回路の出力電圧として生成されることを特徴とする請求項３または４に記載の交流接続コンデンサ制御回路。
【請求項６】
前記第１トリガー回路が、所定の第１しきい値に基づいて前記第１素子をオン状態とする一定電圧と該第１素子をオフ状態とする一定電圧とを交互に出力すると共に、該第１素子をオン状態とする一定電圧を前記交流電源が正サイクルに入る直前に発生しかつ該第１素子をオフ状態とする一定電圧を前記負サイクルに入った直後に発生するべく該所定の第１しきい値が設定される一方、
前記第２トリガー回路が、所定の第２しきい値に基づいて前記第２素子をオン状態とする一定電圧と該第２素子をオフ状態とするの一定電圧とを交互に出力すると共に、該第２素子をオン状態とする一定電圧を前記交流電源が負サイクルに入る直前に発生しかつ該第２素子をオフ状態とする一定電圧を前記正サイクルに入った直後に発生するべく該所定の第２しきい値が設定されることを特徴とする請求項５に記載の交流接続コンデンサ制御回路。
【請求項７】
前記第１素子及び／又は第２素子は、ＦＥＴ、バイポーラトランジスタまたはＩＧＢＴであることを特徴とする請求項２〜６のいずれかに記載の交流接続コンデンサ制御回路。
【請求項８】
交流電源に使用される交流接続コンデンサにおいて、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第１有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第２有極性コンデンサと、
内蔵される制御回路とを有し、
前記制御回路が、
前記交流電源の正サイクル時に前記交流電源と前記第１有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第１有極性コンデンサとを断絶する第１スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第２有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第２有極性コンデンサとを並列接続する第２スイッチング手段とを具備することを特徴とする交流接続コンデンサ。
【請求項９】
前記第１スイッチング手段が、前記第１有極性コンデンサに直列接続された第１電流路と該第１電流路のオンオフを制御する第１制御端とを有する第１素子を具備し、前記交流電源電圧から生成した第１制御端駆動電圧を該第１制御端に印加することにより前記交流電源の正サイクル時に該第１素子をオン状態としかつ負サイクル時に該第１素子をオフ状態とする一方、
前記第２スイッチング手段が、前記第２有極性コンデンサに直列接続された第２電流路と該第２電流路のオンオフを制御する第２制御端とを有する第２素子を具備し、前記交流電源電圧から生成した第２制御端駆動電圧を該第２制御端に印加することにより前記交流電源の正サイクル時に該第２素子をオフ状態としかつ負サイクル時に該第２素子をオン状態とすることを特徴とする請求項８に記載の交流接続コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源で駆動される誘導性負荷の力率改善に用いられる進相コンデンサの役割を果たす交流接続コンデンサ制御回路及び交流接続コンデンサに関する。
【背景技術】
【０００２】
力率は、交流回路の効率を示す値の一つであり、皮相電力に対する有効電力の割合である。電力系統の負荷は一般に誘導性負荷（例えば、電動機）が主であり遅れ力率（印加電圧に対して電流の位相が遅れ状態）となる。これは無効電流が大きくなることを意味し、力率は悪化する。力率が悪いと、発電所から負荷までの送電損失の拡大、電圧降下の増大、設備利用率の低下等、種々の弊害がある。また、電気料金も高くなる。
【０００３】
これは、実際に負荷が必要とする消費電力（実効電力）Ｐ(Ｗ)＝Ｉ２×Ｒである場合に、送電線をＩ＋ΔＩ(ΔＩ＞０)の電流が流れるため、送電線の電気抵抗をＲｔとするとΔＩ２×Ｒｔだけ送電線で余分な電力を消費することを意味する。Ｉ＋ΔIが皮相電流であり、ΔＩが無効電流成分である。この無効電流成分による送電損失は、日本国において一つの電力会社の発電量に匹敵するほどである。
【０００４】
力率改善とは、無効電流成分を小さくして力率を向上させることすなわち値をできるだけ１に近づけるこという。従来、力率改善には、誘導性負荷と並列に（送電線とも並列に）容量性素子であるコンデンサを接続する手法が用いられており、このようなコンデンサを「進相コンデンサ」と称している（特許文献１、２等参照）。
【０００５】
大電力を必要とする誘導性負荷の場合、流れる電流の値及び位相の遅れ共に大である。従って、この位相の遅れを進相する進相コンデンサの容量も必然的に大容量が要求される。尚、進相コンデンサには交流電圧が印加されるため、通常は極性のない交流対応コンデンサが用いられる。そして、このタイプのコンデンサを小型大容量とすることは、現状では実現不可能である。また、従来の交流対応進相コンデンサは非常に高価である。
【０００６】
そこで、安価で大容量が得られる電解コンデンサを進相コンデンサとして利用することが考えられる。電解コンデンサ、特にアルミニウム電解コンデンサでは非常に大きな容量が得られるという利点があるが、正負の極性があるため通常は交流−直流変換電源回路の平滑や直流電位の保持の用途に限られる。交流が印加される用途にはほとんど用いられていないのが現状である。
【特許文献１】特開平７−１０４８７３号公報
【特許文献２】特開２０００−１６６０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７は、電解コンデンサを交流用途である進相コンデンサとして用いた従来例の回路図である。２つの電解コンデンサＣ１とＣ２が互いに逆極性となるように直列接続され、さらに各電解コンデンサの逆極性電圧に対して順方向となるように２つのダイオードＤ１１及びＤ１２をそれぞれ並列接続している。図８は、図７のＡ点とＢ点の間に印加される交流電源電圧（図示の例では実効値１００V）の一周期の波形を示す。
【０００８】
正常状態における動作は次の通りである。電解コンデンサＣ１及びＣ２が充電されていない状態（通電していない）から通電を開始する初期状態のとき、図８の交流電源の正サイクル（０°〜１８０°）がＡＢ間に印加されると、順方向電圧となる電解コンデンサＣ１は電圧尖塔値までの０°〜９０°の区間で充電され、交流電源の電圧が降下する９０°〜１８０°の区間で放電される。この正サイクルの間、電解コンデンサＣ２には逆極性電圧が印加されるので、これに対する耐圧が必要である。もっとも、電解コンデンサＣ２の逆極性電圧がダイオードＤ１２の順方向電圧に達したならば、ダイオードＤ１２を通じて電流が流れて電圧が制限されるため電解コンデンサＣ２への負担は軽減される。
【０００９】
同様に、交流電源の負サイクル（１８０°〜３６０°）がＡＢ間に印加されると、順方向電圧となる電解コンデンサＣ２は１８０°〜２７０°の区間で充電され、２７０°〜３６０°の区間で放電される。この間、電解コンデンサＣ１には逆極性電圧が印加されるので、やはりこれに対する耐電圧が必要である。そして同様に、電解コンデンサＣ１の逆極性電圧がダイオードＤ１１の順方向電圧に達したならば、ダイオードＤ１１を通じて電流が流れて電圧が制限されるため電解コンデンサＣ１への負担は軽減される。
【００１０】
図７の回路では、２つの電解コンデンサＣ１とＣ２は直列接続されているため、双方のコンデンサ容量が等しくＣであったとしても、全体の容量は半分のＣ／２しか得られないという問題がある。
【００１１】
次に、図７の回路図の電解コンデンサＣ２が劣化（容量抜け）した場合に問題となる現象を説明する。容量抜けしたコンデンサＣ２では充放電電流が減少するか、ほとんど流れなくなる。この状態におけるＡＢ間の電流路は、Ａ点、電解コンデンサＣ１、ダイオードＤ１２、Ｂ点という経路になる。
【００１２】
このとき、図８の交流電源の正サイクルの０°〜９０°の区間で電解コンデンサＣ１は交流電源の尖塔値１４１Vまで充電される。そして９０°〜１８０°の区間で、もし電解コンデンサＣ２が正常であればＢ点、電解コンデンサＣ２、電解コンデンサＣ１、Ａ点という経路で電流が流れて電解コンデンサＣ１が放電されるはずであるが、電解コンデンサＣ２が容量抜けしているため電解コンデンサＣ１は放電できない。従って、電解コンデンサＣ１は尖塔値１４１Vに充電されたままとなる。
【００１３】
次に、負サイクル１８０°〜２７０°に入り、位相２７０°で交流電源の尖塔値−１４１Vが印加される。図９は、電解コンデンサＣ２が劣化した場合の交流電源位相２７０°における図７の回路の等価回路である。このとき、電解コンデンサＣ２に対しては交流電源の尖塔値１４１VとコンデンサＣ１の充電電圧１４１Vを加算した２８２Vが順方向に印加されることとなる。このことから、理論上、コンデンサ耐圧は、交流電源の電圧実効値×１．４１×２の大きさが必要となる。これは極端な場合であるが、多かれ少なかれいずれかの電解コンデンサが容量抜けを起こすと、その電解コンデンサには順方向の過電圧がかかることとなる。従って、設計時には、使用可能な許容される容量抜けの程度を想定し、その場合に要求される耐圧を備えた電解コンデンサを準備しなければならない。高耐圧コンデンサが高価となることはいうまでもない。
【００１４】
図１０もまた、電解コンデンサを進相コンデンサとして用いた別の従来例である。図１０の回路では、２つの電解コンデンサＣ１とＣ２を逆極性に直列接続したのみである。図７の回路のような並列ダイオードを備えていないため、コンデンサＣ１及びＣ２が充電されていない状態（通電していない）から通電を開始する初期状態のとき、いずれかのコンデンサに逆極性電圧が印加される。従って、これに対する耐圧が必要である。この回路では、負荷のオン／オフの度に逆極性電圧が印加されることとなる。
【００１５】
また、直列接続した両電解コンデンサの容量が異なる場合には、容量の小さいコンデンサにより大きな逆極性電圧が印加され、寿命が極端に短縮される。また容量の小さい電解コンデンサには順方向においてもより大きな電圧が印加されるため過大電圧に対する耐圧をもつコンデンサを当初から使用しなければならない。電解コンデンサは本来容量のばらつきが大きいことに加え、充放電の繰り返しにより容量の小さい方のコンデンサの容量抜けが加速され、さらに容量差が拡大する傾向がある。
【００１６】
また、図１０の場合も、いずれか一方の電解コンデンサが劣化した場合、劣化した電解コンデンサの充放電電流は減少するが電流は流れるため、正常な電解コンデンサにはある程度の電圧が蓄積される。この正常な電解コンデンサの充電電圧と、交流電源の尖塔値とが図９と同様に加算されて劣化した電解コンデンサに印加される。こうして、劣化した電解コンデンサに順方向の過電圧がかかることになる。
【００１７】
以上まとめると、２つの電解コンデンサを逆極性に直列接続して進相コンデンサとして用いる場合には次のような問題点がある。
・いずれかのコンデンサに逆極性電圧が印加され、特に容量抜けしたコンデンサには過大電圧が印加される。
・いずれかのコンデンサ、特に容量抜けしたコンデンサに順方向の過大電圧が印加される。
・容量抜けに対応するために定期的なメンテナンスが必要であり、負担が大きい。
・直列接続のために全体のコンデンサ容量が小さくなり、また容量抜けしたコンデンサの容量が小さくなるほどそれにより全体容量が支配されて全体容量が小さくなる。
尚、上記の問題点は電解コンデンサに限らず、他の有極性コンデンサについても同様である。
【００１８】
上記の問題点に鑑み、本発明の目的は、安価で大容量の有極性コンデンサを、例えば交流電源の力率改善用進相コンデンサのように交流電源に接続して用いる場合において、いずれのコンデンサに対しても逆極性電圧及び順逆方向過大電圧が印加されることなく、かつ１つのコンデンサのもつ容量をそのまま利用できる交流接続コンデンサ制御回路及び交流接続コンデンサを提供することである。
【課題を解決するための手段】
【００１９】
上記の目的を達成するべく、本発明は以下の構成を提供する。
（１）請求項１に係る交流接続コンデンサ制御回路は、交流電源に使用可能な交流接続コンデンサ制御回路において、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第１有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第２有極性コンデンサと、
前記交流電源の正サイクル時に前記交流電源と前記第１有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第１有極性コンデンサとを断絶する第１スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第２有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第２有極性コンデンサとを並列接続する第２スイッチング手段とを有することを特徴とする。
【００２０】
（２）請求項２に係る交流接続コンデンサ制御回路は、請求項１において、前記第１スイッチング手段が、前記第１有極性コンデンサに直列接続された第１電流路と該第１電流路のオンオフを制御する第１制御端とを有する第１素子を具備し、前記交流電源電圧から生成した第１制御端駆動電圧を該第１制御端に印加することにより前記交流電源の正サイクル時に該第１素子をオン状態としかつ負サイクル時に該第１素子をオフ状態とする一方、
前記第２スイッチング手段が、前記第２有極性コンデンサに直列接続された第２電流路と該第２電流路のオンオフを制御する第２制御端とを有する第２素子を具備し、前記交流電源電圧から生成した第２制御端駆動電圧を該第２制御端に印加することにより前記交流電源の正サイクル時に該第２素子をオフ状態としかつ負サイクル時に該第２素子をオン状態とすることを特徴とする。
【００２１】
（３）請求項３に係る交流接続コンデンサ制御回路は、請求項２において、前記第１制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第１分圧点の電位を用いて生成される一方、
前記第２制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第２分圧点の電位を用いて生成されることを特徴とする。
【００２２】
（４）請求項４に係る交流接続コンデンサ制御回路は、請求項２において、前記第１制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第１の二次コイルの出力電圧を用いて生成される一方、
前記第２制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第２の二次コイルの出力電圧を用いて生成されることを特徴とする。
【００２３】
（５）請求項５に係る交流接続コンデンサ制御回路は、請求項３または４において、前記第１制御端駆動電圧は、前記抵抗分圧回路の前記第１分圧点の電位または前記トランスの第１の二次コイルの出力電圧を用いた電圧を入力される第１トリガー回路の出力電圧として生成される一方、
前記第２制御端駆動電圧は、前記抵抗分圧回路の前記第２分圧点の電位または前記トランスの第２の二次コイルの出力電圧を用いた電圧を入力される第２トリガー回路の出力電圧として生成されることを特徴とする。
【００２４】
（６）請求項６に係る交流接続コンデンサ制御回路は、請求項５において、前記第１トリガー回路が、所定の第１しきい値に基づいて前記第１素子をオン状態とする一定電圧と該第１素子をオフ状態とする一定電圧とを交互に出力すると共に、該第１素子をオン状態とする一定電圧を前記交流電源が正サイクルに入る直前に発生しかつ該第１素子をオフ状態とする一定電圧を前記負サイクルに入った直後に発生するべく該所定の第１しきい値が設定される一方、
前記第２トリガー回路が、所定の第２しきい値に基づいて前記第２素子をオン状態とする一定電圧と該第２素子をオフ状態とするの一定電圧とを交互に出力すると共に、該第２素子をオン状態とする一定電圧を前記交流電源が負サイクルに入る直前に発生しかつ該第２素子をオフ状態とする一定電圧を前記正サイクルに入った直後に発生するべく該所定の第２しきい値が設定されることを特徴とする。
【００２５】
（７）請求項７に係る交流接続コンデンサ制御回路は、請求項２〜６のいずれかにおいて、前記第１素子及び／又は第２素子は、ＦＥＴ、バイポーラトランジスタまたはＩＧＢＴであることを特徴とする。
【００２６】
（８）請求項８に係る交流電源に使用される交流接続コンデンサは、前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第１有極性コンデンサと、前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第２有極性コンデンサと、内蔵される制御回路とを有し、
前記制御回路が、前記交流電源の正サイクル時に前記交流電源と前記第１有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第１有極性コンデンサとを断絶する第１スイッチング手段と、前記交流電源の正サイクル時に前記交流電源と前記第２有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第２有極性コンデンサとを並列接続する第２スイッチング手段とを具備することを特徴とする。
【００２７】
（９）請求項９に係る交流接続コンデンサは、請求項８において、前記第１スイッチング手段が、前記第１有極性コンデンサに直列接続された第１電流路と該第１電流路のオンオフを制御する第１制御端とを有する第１素子を具備し、前記交流電源電圧から生成した第１制御端駆動電圧を該第１制御端に印加することにより前記交流電源の正サイクル時に該第１素子をオン状態としかつ負サイクル時に該第１素子をオフ状態とする一方、
前記第２スイッチング手段が、前記第２有極性コンデンサに直列接続された第２電流路と該第２電流路のオンオフを制御する第２制御端とを有する第２素子を具備し、前記交流電源電圧から生成した第２制御端駆動電圧を該第２制御端に印加することにより前記交流電源の正サイクル時に該第２素子をオフ状態としかつ負サイクル時に該第２素子をオン状態とすることを特徴とする。
【発明の効果】
【００２８】
・請求項１に係る交流接続コンデンサ制御回路では、互いに逆極性となる２つの有極性コンデンサがそれぞれ該交流電源に対して並列接続可能に構成されている。よって、有極性コンデンサ同士も並列の関係になる。そして、交流電源の正サイクル時の電圧に対して順方向となる第１有極性コンデンサについては、交流電源の正サイクル時にのみ並列接続され、負サイクル時には断絶される。従って、第１有極性コンデンサは正サイクル時に充放電を行うことにより、例えば進相コンデンサとして働き、負サイクル時には実質的に回路から断絶され機能しない。一方、交流電源の負サイクル時の電圧に対して順方向となる第２有極性コンデンサについては、この逆となる。
【００２９】
本発明の第１有極性コンデンサと第２有極性コンデンサは、交流電源の半サイクル毎に交流電源に対して交互に並列接続されることにより、独立して作用することとなる。従って、第１有極性コンデンサには、交流電源の負サイクル時に逆極性の電圧が印加されることはない。同じく第２有極性コンデンサには、交流電源の正サイクル時に逆極性の電圧が印加されることはない。
【００３０】
また、従来技術で示した直列接続とは異なり、各有極性コンデンサの容量がそのまま寄与することができる。従って、同一容量、数量のコンデンサを使用して、従来技術より２倍の容量が実現できる。
【００３１】
このように、各有極性コンデンサが独立して交流電源に用いられるので、互いに影響を及ぼさない。すなわち、いずれかのコンデンサが劣化した場合にも他方の有極性コンデンサは全く影響を受けない。さらに、劣化したコンデンサに過大電圧が印加されることもない。双方のコンデンサに容量差があっても同様である。
【００３２】
・請求項２に係る交流接続コンデンサ制御回路では、各有極性コンデンサと交流電源との並列接続・断絶を行う第１及び第２のスイッチング手段として、各有極性コンデンサと直列接続した電流路をそれぞれ具備する第１素子及び第２素子をそれぞれ設けている。従って、各素子をオン状態として電流路を導通させることにより交流電源の電圧により有極性コンデンサに対して充放電電流を流すことができ、また各素子をオフ状態として電流路を遮断することにより交流電源と有極性コンデンサとを断絶することができる。また、各素子のオンオフを制御する制御端駆動電圧を、交流電源を用いて生成することにより、各素子のオンオフのタイミングと交流電源の正と負のサイクルの切り替わり（位相０°、１８０°のとき）のタイミングとを同期させることができる。
【００３３】
・請求項３に係る交流接続コンデンサ制御回路では、請求項２における第１及び第２の制御端駆動電圧を、交流電源と並列接続された抵抗分圧回路の第１及び第２の分圧点の電位を用いてそれぞれ生成する。抵抗分圧回路の分圧点の電位は交流電源と同周期で変位する。従って、分圧点と基準電位（各素子の基準電位）間の電圧から制御端駆動電圧を生成できる。生成においては、制御端駆動電圧として必要な極性とするために適宜極性反転を行えばよい。このようにして生成された制御端駆動電圧により第１及び第２の素子のオンオフを制御すれば、第１及び第２の素子のオンオフのタイミングを交流電源の正と負のサイクルの切り替わりのタイミングに同期させることができる。また、後述のトランスを用いてゲート駆動電圧を発生させる方式よりも回路をコンパクトに構成できる。
【００３４】
・請求項４に係る交流接続コンデンサ制御回路では、請求項２における第１及び第２の制御端駆動電圧を、交流電源に一次側を接続されたトランスの第１及び第２の二次コイルの出力電圧を用いてそれぞれ生成する。トランスの一次側を交流電源に接続することにより、その二次側では交流電源と同周期で同相または逆相のいずれの電圧出力も得ることができる。この二次側における出力電圧のうち、各素子をオンオフさせる制御端駆動電圧として必要な極性の電圧を用いることができる。このようにして生成された制御端駆動電圧により各素子のオンオフを制御すれば、各素子のオンオフのタイミングを交流電源の正と負のサイクルの切り替わりのタイミングに同期させることができる。
【００３５】
・請求項５に係る交流接続コンデンサ制御回路では、請求項３または４において、トランス二次側出力電圧または抵抗分圧回路の分圧点電位を用いた電圧を入力し、各素子の制御端駆動電圧を出力する第１及び第２のトリガー回路をそれぞれ設ける。これらのトリガー回路により、交流電源に同期して各素子をオンオフさせる適切な制御端駆動電圧を生成することができる。
【００３６】
・請求項６に係る交流接続コンデンサ制御回路では、請求項５において、第１及び第２のトリガー回路が、交流電源が負から正または正から負へ入る直前にそれぞれの素子をオン状態する一定電圧、及び正から負または負から正へ入った直後にオフ状態とする一定電圧を発生する。
【００３７】
トリガー回路の第１の効果は、ＦＥＴをオフ状態から完全なオン状態に速やかに移行させることである。仮にゲート駆動電圧が交流電源電圧と相似波形の場合は、位相０°、１８０°の近傍ではゲート駆動電圧が０Ｖの近傍で小さいためにＦＥＴが完全にオン状態とならず、完全にオン状態となるまでに若干遅れを生じることになる。これを防止するために、所定のしきい値となった時点で十分なレベルの一定電圧をパルス的に発生することによりＦＥＴを直ちに確実にオンさせることができる。また同様に、ＦＥＴをオン状態から完全なオフ状態に速やかに移行させるために、所定のしきい値となった時点で別の一定電圧をパルス的に発生することによりＦＥＴを直ちに確実にオフさせることができる。
【００３８】
また、トリガー回路の第２の効果は、第１ＦＥＴと第２ＦＥＴのオンオフ切替時にコンデンサの電流路が瞬断されるのを防止できることである。仮に交流電源の正と負のサイクルの切り替わり時点で第１ＦＥＴと第２ＦＥＴのオンとオフが同時に行われるとすると、タイミングによっては瞬間的に双方のＦＥＴともオフとなる可能性がある。交流電源の正と負のサイクルの切り替わり時点では有極性コンデンサに流れる電流は最大となっている。従って、第１ＦＥＴについては交流電源が負から正へ変わる若干手前でオン状態としかつ正から負へ変わった若干後にオフ状態とする。また第２ＦＥＴについては正から負へ変わる若干手前でオン状態としかつ負から正へ変わった若干後にオフ状態とすることにより、第２ＦＥＴがオフとなる前に第１ＦＥＴがオンとなる一方、第１ＦＥＴがオフとなる前に第２ＦＥＴがオンとなることが確保される。このように、双方のＦＥＴのオン状態の期間が若干重なるようにすることでコンデンサの電流路の瞬断が避けられる。
【００３９】
・請求項７に記載の交流接続コンデンサ制御回路では、第１素子及び／又は第２素子として、ＦＥＴ(field effect transistor)、バイポーラトランジスタまたはＩＧＢＴ(Insulated Gate Bipolar Transistor)を用いることができ、本回路を使用する交流電源の電圧及び必要な電流容量等に応じて最適な素子を選択することができる。尚、制御端駆動電圧は、ＦＥＴの場合はゲート駆動電圧であり、バイポーラトランジスタの場合はベース電流を供給するための電圧であり、ＩＧＢＴの場合はゲート駆動電圧である。
【００４０】
・請求項８に記載の交流接続コンデンサでは、２個の有極性コンデンサにその制御回路を内蔵する。制御回路は、第１有極性コンデンサと第２有極性コンデンサが交流電源の半サイクル毎に交流電源に対して交互に並列接続されるように各スイッチング手段により制御する。これにより、各有極性コンデンサに逆極性の電圧が印加されることはなく、いずれかの有極性コンデンサが劣化した場合にも他方の有極性コンデンサには全く影響を及ぼさない。
【００４１】
・請求項９に係る交流接続コンデンサでは、請求項８において、各有極性コンデンサと交流電源との並列接続・断絶を行う第１及び第２のスイッチング手段として、各有極性コンデンサと直列接続した電流路をそれぞれ具備する第１素子及び第２素子をそれぞれ設け、各素子をオン状態として電流路を導通させることにより有極性コンデンサに充放電電流を流すことができ、また各素子をオフ状態として電流路を遮断することにより交流電源と有極性コンデンサとを断絶することができる。さらに、各素子のオンオフを制御する制御端駆動電圧を、交流電源を用いて生成することにより、各素子のオンオフのタイミングと交流電源の正と負のサイクルの切り替わりのタイミングとを同期させることができる。  
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照しつつ本発明の実施の形態を説明する。以下においては、有極性コンデンサとして電解コンデンサを用いた実施形態について説明するが、本発明は、電解コンデンサに限られずいずれの有極性コンデンサにも適用可能である。有極性コンデンサには、例えば、アルミニウム電解コンデンサ、タンタル電解コンデンサ、電気二重層キャパシタ等がある。
【００４３】
（１）第１の実施形態
（1-1）回路構成
図１は、本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第１の実施形態を示す回路図である。本回路は、誘導性負荷を駆動する交流電源ＡＣＶと並列に接続される。本回路においては、電解コンデンサＣ１の負極端子とＦＥＴ１のソースＳ１とが接続されており、そして電解コンデンサＣ１の正極端子を交流電源ＡＣＶの一方のＸ端子へ接続し、ＦＥＴ１のドレインＤ１を交流電源ＡＣＶの他方のＹ端子へ接続している。ＦＥＴ１は、電解コンデンサＣ１を充放電する電流路のスイッチング手段として働くため、ＦＥＴ１がオン状態のとき電解コンデンサＣ１は交流電源ＡＣＶに対して並列接続され、交流電圧を印加されることになる。
【００４４】
一方、電解コンデンサＣ２の負極端子とＦＥＴ２のソースＳ２とが接続されており、そして電解コンデンサＣ２の正極端子を交流電源ＡＣＶのＹ端子へ接続し、ＦＥＴ２のドレインＤ２を交流電源ＡＣＶのＸ端子へ接続している。ＦＥＴ２は、交流電源ＡＣＶにより電解コンデンサＣ２を充放電する電流路のスイッチング手段として働くため、ＦＥＴ２がオン状態のとき電解コンデンサＣ２は交流電源ＡＣＶに対して並列接続され、交流電圧を印加されることになる。よって、電解コンデンサＣ１と電解コンデンサＣ２とは、互いに逆極性で並列の関係にある。
【００４５】
トランスＴは、交流電源ＡＣＶに対して一次側コイルＰＣを並列接続されており、２つの二次側コイルＳＣ１及びＳＣ２を具備する。一次側コイルＰＣの巻き始め端子(黒丸印)は交流電源ＡＣＶのＸ端子へ接続され、巻き終わり端子(黒丸印の反対側)は交流電源ＡＣＶのＹ端子へ接続されている。
【００４６】
二次側コイルＳＣ１の巻き始め端子(黒丸印)はトリガー回路ＴＧ１の入力端子と接続され、トリガー回路ＴＧ１の出力端子はＦＥＴ１のゲートＧ１と接続されている。二次側コイルＳＣ１の巻き終わり端子(黒丸印の反対側)はＦＥＴ１のソースＳ１と接続されている。
【００４７】
もう一方の二次側コイルＳＣ２の巻き終わり端子(黒丸印の反対側)はトリガー回路ＴＧ２の入力端子と接続され、トリガー回路ＴＧ２の出力端子はＦＥＴ２のゲートＧ２と接続されている。二次側コイルＳＣ２の巻き始め端子(黒丸印)はＦＥＴ２のソースＳ２と接続されている。
【００４８】
図示の例では、ＦＥＴ１及びＦＥＴ２は、Ｎチャネル型であるがＰチャネル型も用いることができる。また、本回路におけるＦＥＴ１とＦＥＴ２のスイッチング動作は互いに独立しているため、一方がＮチャネル型、他方がＰチャネル型であってもよい。Ｐチャネル型の場合は、ゲート駆動電圧の極性を逆にするだけでよい。ＦＥＴを用いた後述する第２の実施形態でも同様である。
【００４９】
ＦＥＴ１、ＦＥＴ２及びトランスＴは、電解コンデンサＣ１及びＣ２の各々の充放電を制御するために設けられる。より具体的には、トランスＴは、ＦＥＴ１及びＦＥＴ２をそれぞれオンオフさせる各々のゲート駆動電圧を生成するために設けられる。
【００５０】
さらにトリガー回路ＴＧ１及びＴＧ２は、トランスＴの二次側コイルＳＣ１及びＳＣ２のそれぞれから得られる電圧を好適なタイミング及び好適な電圧値のゲート駆動電圧に変換するために設けられる。トリガー回路ＴＧ１の接地点はＦＥＴ１のソースＳ１と接続されており、ソースＳ１の電位がトリガー回路ＴＧ１の基準電位となる。トリガー回路ＴＧ２の接地点はＦＥＴ２のソースＳ２と接続されており、ソースＳ２の電位がトリガー回路ＴＧ２の基準電位となる。これらの動作の詳細については後述する。
【００５１】
図２は、交流電源ＡＣＶの電圧波形（Ｙ端子電位を基準としたＸ端子における波形）と各電解コンデンサＣ１、Ｃ２の充放電状況との関係を模式的に示した図である。図２における電圧波形の一周期の前半（位相０°〜１８０°）を「正サイクル」と称し、後半（位相１８０°〜３６０°）を「負サイクル」と称することとする。図１を参照すると、交流電源ＡＣＶのＸ端子がＹ端子より高電位となるときが正サイクルであり、Ｘ端子がＹ端子より低電位となるときが負サイクルである。電解コンデンサＣ１は、正サイクル時に順方向電圧がかかるように接続され、電解コンデンサＣ２は、負サイクル時に順方向電圧がかかるように接続されている。従って、正サイクル時にＦＥＴ１がオン状態となることにより、電解コンデンサＣ１は０〜９０°の間に実線矢印で示す充電電流ｉ１１が流れて充電され、９０°〜１８０°の間に破線矢印で示す放電電流ｉ１２が流れて放電される。一方、負サイクル時にＦＥＴ２がオン状態となることにより、電解コンデンサＣ２は１８０°〜２７０°の間に実線で示す充電電流ｉ２１が流れて充電され、２７０°〜３６０°の間に破線で示す放電電流ｉ２２が流れて放電される。
【００５２】
（1-2）動作説明
（1-2-1）電解コンデンサＣ１に関連する動作
図１の回路における電解コンデンサＣ１に関連する動作は次の通りである。
トランスＴの一次側コイルＰＣの巻き始め端子の電位は、交流電源ＡＣＶのＸ端子と同相で変化する。先ず、正サイクル時において、一次側コイルＰＣの巻き始め端子が正電位となると、二次側コイルＳＣ１の巻き始め端子も正電位となる（実線丸囲みの＋で示す）。つまり、二次側コイルＳＣ１の巻き始め端子も交流電源ＡＣＶのＸ端子と同相で電位変化する。今、トリガー回路ＴＧ１を無視すると、二次側コイルＳＣ１の巻き始め端子が正電位となることにより、ＦＥＴ１のゲートＧ１がソースＳ１よりも高電位となるため、ＦＥＴ１がオン状態となる。これにより、ドレイン・ソース間が導通し、電解コンデンサＣ１に充放電電流が流れる。このように、二次側コイルＳＣ１の巻き始め端子の電圧は、ＦＥＴ１のゲート駆動電圧を生成するために用いられる。
【００５３】
ＦＥＴ１のオン状態は、基本的に正サイクル時すなわち位相０°〜１８０°の範囲で持続する。位相０°のとき電解コンデンサＣ１は放電状態であるので位相０°〜９０°で充電され、交流電源ＡＣＶの電圧尖塔値（実効値１００Ｖであれば１４１Ｖ）まで充電される。このとき電解コンデンサＣ１の正極端子の電位はこの正の尖塔値電位となる。位相９０°〜１８０°では、交流電源ＡＣＶの電位が降下するので電解コンデンサＣ１は放電し、位相１８０°で完全に放電する。
【００５４】
負サイクル時においては、一次コイルＰＣの巻き始め端子は負電位となり、二次側コイルＳＣ１の巻き始め端子も負電位となる。トリガー回路ＴＧ１を無視すると、二次側コイルＳＣ１の巻き始め端子が負電位となることにより、ＦＥＴ１のゲートＧ１がソースＳ１より低電位となるため、ＦＥＴ１がオフ状態となる。これにより、電解コンデンサＣ１は交流電源ＡＣＶから断絶される。
【００５５】
（1-2-2）電解コンデンサＣ２に関連する動作
図１の回路における電解コンデンサＣ２に関連する動作は次の通りである。
負サイクル時においては、一次側コイルＰＣの巻き終わり端子が正電位となり、二次側コイルＳＣ２の巻き終わり端子も正電位となる（破線丸囲みの＋で示す）。つまり、二次側コイルＳＣ２の巻き終わり端子が交流電源ＡＣＶのＹ端子と同相で電位変化する（Ｙ端子における電圧波形は図２の波形と逆相になる）。今、トリガー回路ＴＧ２を無視すると、二次側コイルＳＣ２の巻き終わり端子が正電位となることにより、ＦＥＴ２のゲートＧ２がソースＳ２よりも高電位となるため、ＦＥＴ２がオン状態となる。これにより、ドレイン・ソース間が導通し、電解コンデンサＣ２に充放電電流が流れる。このように、二次側コイルＳＣ２の巻き終わり端子の電圧は、ＦＥＴ２のゲート駆動電圧を生成するために用いられる。
【００５６】
ＦＥＴ２のオン状態は、基本的には負サイクル時すなわち位相１８０°〜２７０°の範囲で持続する。位相１８０°のとき電解コンデンサＣ２は放電状態であるので位相１８０°〜２７０°で充電され、交流電源ＡＣＶの電圧尖塔値（実効値１００Ｖであれば１４１Ｖ）まで充電される。このとき電解コンデンサＣ２の正極端子の電位は正の尖塔値電位となる。位相２７０°〜３６０°では、交流電源ＡＣＶの電位が降下するので電解コンデンサＣ２は放電し、位相３６０°で完全に放電する。
【００５７】
正サイクル時においては、一次コイルＰＣの巻き終わり端子は負電位となり、二次側コイルＳＣ２の巻き終わり端子も負電位となる。トリガー回路ＴＧ２を無視すると、二次側コイルＳＣ２の巻き終わり端子が負電位となることにより、ＦＥＴ２のゲートＧ２がソースＳ２より低電位となるため、ＦＥＴ２がオフ状態となる。これにより、電解コンデンサＣ２は交流電源ＡＣＶから断絶される。
【００５８】
（1-2-3）トリガー回路に関連する動作
次に、図１及び図３を参照してトリガー回路ＴＧ１、ＴＧ２の動作について説明する。双方のトリガー回路ＴＧ１、ＴＧ２とも所定のしきい値電圧を設定されており、入力電圧（二次側コイルＳＣ１、ＳＣ２の出力電圧）としきい値電圧を比較してフリップフロップによる２値の出力電圧を生成するシュミットトリガ回路で構成されている。尚、トリガー回路ＴＧ１とＴＧ２とは各々独立して働くので、しきい値電圧及び２値の出力電圧は必ずしも等しくなくともよい。
【００５９】
図３(Ａ)は交流電源ＡＣＶの波形と、トリガー回路ＴＧ１の出力電圧波形の関係を示す図である。第１しきい値−ΔＶは、交流電源が負サイクルから正サイクルに入る直前（Δｔだけ手前）の電圧値である。例えば交流電源の電圧尖塔値が１４１Vであるとき第１しきい値−ΔＶは−１００mV〜−３００ｍＶ程度とし、−数百ｍＶまでであればよい（トリガー回路等の応答速度を考慮して適宜設定する）。トリガ回路ＴＧ１のしきい値は、この第１しきい値に対応する値に設定されている。図１において、二次側コイルＳＣ１の巻き始め端子の電圧は交流電源ＡＣＶのＸ端子と同相で変位する。負サイクル時にはトリガー回路ＴＧ１の出力電圧は、ＦＥＴ１はオフ状態に保持するローレベル値である。そして負サイクルから正サイクルに入る直前において、交流電源電圧が第１しきい値−ΔＶに達した時点でトリガー回路ＴＧ１もそのしきい値に達してフリップフロップが働き、トリガー回路ＴＧ１の出力電圧がハイレベル値にパルス的に変化する。このハイレベル値は、ＦＥＴ１を完全にオン状態とするゲート駆動電圧として十分な値とする。従って、ＦＥＴ１は、交流電源ＡＣＶが正サイクルに入るより僅か手前（Δｔ）でオン状態になる。
【００６０】
逆に正サイクルから負サイクルに入るときは、負サイクルに入ってから僅かな時間（Δｔ）の後、交流電源電圧が第１しきい値−ΔＶに達した時点でトリガー回路ＴＧ１もそのしきい値に達してフリップフロップが働き、トリガー回路ＴＧ１の出力電圧がローレベル値に変化する。これによりＦＥＴ１はオフ状態となる。つまり、ＦＥＴ１は、交流電源ＡＣＶが正サイクルに入る直前に早めにオンとなり負サイクルに入った直後に遅れてオフとなる。
【００６１】
一方、図３（Ｂ）は、交流電源ＡＣＶの波形と、トリガー回路ＴＧ２の出力電圧波形の関係を示す図である。第２しきい値＋ΔＶは、交流電源が正サイクルから負サイクルに入る直前（Δｔだけ手前）の電圧値である。例えば交流電源の電圧尖塔値が１４１Vであるとき第２しきい値＋ΔＶは＋１００mV〜＋３００ｍＶ程度とし、数百ｍＶまでであればよい（トリガー回路等の応答速度を考慮して適宜設定する）。トリガー回路ＴＧ２のしきい値は、この第２しきい値に対応する値に設定されている。図１において、二次側コイルＳＣ２の巻き終わり端子の電圧は交流電源ＡＣＶのＸ端子と逆相で変位し、トリガー回路ＴＧ２に入力される。そして、正サイクルから負サイクルに入る直前において、交流電源電圧が第２しきい値＋ΔＶに達した時点でトリガー回路ＴＧ２もそのしきい値に達してフリップフロップが働き、トリガー回路ＴＧ２の出力電圧がハイレベル値に変化する。また、負サイクルから正サイクルに入った直後に交流電源の電圧が第２しきい値＋ΔＶに達した時点でトリガー回路ＴＧ２もそのしきい値に達してフリップフロップが働き、トリガー回路ＴＧ２の出力電圧がローレベル値に変化する。こうして、ＦＥＴ２は、交流電源ＡＣＶが負サイクルに入る前に早めにオンとなり、正サイクルに入った後に遅れてオフとなる。
【００６２】
図３に示すように、上記のような双方のトリガー回路ＴＧ１、ＴＧ２の働きにより、交流電源ＡＣＶが負から正へ及び正から負へと変わるときに、ＦＥＴ１とＦＥＴ２の双方ともオン状態となる期間が存在することとなる。これにより、双方のＦＥＴが同時にオフ状態となってコンデンサの電流路が瞬断することが避けられる。この位相０°、１８０°付近は電流が最大である。
【００６３】
尚、トリガー回路ＴＧ１の働きにより、ＦＥＴ１は本来オフ状態となるべき負サイクル時にΔｔ×２の間だけオン状態となることになる。同様に、トリガー回路ＴＧ２の働きにより、ＦＥＴ２は本来オフ状態となるべき正サイクル時にΔｔ×２の間だけオン状態となることになる。しかしながら、交流電源のしきい値−ΔＶ及び＋ΔＶは、電圧尖塔値に比べて０．５％未満程度（例えば交流電源の電圧尖塔値が１４１Ｖ、ΔＶ＝３００ｍＶの場合は約０．２％であり、ΔＶ＝６００ｍＶの場合は約０．４％である）の大きさとすれば十分であるので、ＦＥＴ１及びＦＥＴ２のオン状態の延長時間Δｔ×２も一周期に比べて僅かな時間である（例えば５０Ｈｚ交流電源で電圧尖塔値１４１Ｖ、ΔＶ＝３００ｍＶの場合Δｔは約７μＳであり、ΔＶ＝６００ｍＶの場合Δｔは約１４μＳである）。またこの間、双方の電解コンデンサＣ１、Ｃ２には逆極性の電圧がかかることになるが非常に低電圧かつ短時間であるので問題ない。従って、本回路の動作原理としては、基本的にＦＥＴ１は正サイクル時にオンとなり、ＦＥＴ２は負サイクル時にオンとなるといって差し支えない。
トリガー回路ＴＧ１、ＴＧ２の働きは、後述する他の実施形態においても同様である。
【００６４】
（２）第２の実施形態
（2-1）回路構成
図４は、本発明による交流接続コンデンサ制御回路の第２の実施形態を示す回路図である。第２の実施形態は、交流電源ＡＣＶに対しそれぞれ並列接続される逆極性の２つの電解コンデンサＣ１、Ｃ２の各々の充放電を２つのＦＥＴを用いてスイッチング制御する動作原理において、第１の実施形態と共通する。すなわち電解コンデンサＣ１は、交流電源に対して正サイクル時に順方向電圧がかかるように並列接続され、電解コンデンサＣ２は、負サイクル時に順方向電圧がかかるように並列接続されている。本回路においては、双方のＦＥＴのゲート駆動電圧の生成手段が第１の実施形態と異なる。
【００６５】
電解コンデンサＣ１の正極端子とＦＥＴ１のドレインＤ１とが接続されており、そして電解コンデンサＣ１の負極端子を交流電源ＡＣＶの一方のＹ端子へ接続し、ＦＥＴ１のソースＳ１を交流電源ＡＣＶの他方のＸ端子へ接続している。一方、電解コンデンサＣ２の正極端子とＦＥＴ２のドレインＤ２とが接続されており、そして電解コンデンサＣ２の負極端子を交流電源ＡＣＶのＸ端子へ接続し、ＦＥＴ２のソースＳ２を交流電源ＡＣＶのＹ端子へ接続している。
【００６６】
さらに、直列接続された３つの抵抗Ｒ１、Ｒ２、Ｒ３が交流電源ＡＣＶに対して並列接続されている（これを「抵抗分圧回路」と称する）。この抵抗分圧回路には、抵抗Ｒ１とＲ２の接続点である第１分圧点Ｚ１と、抵抗Ｒ２とＲ３の接続点である第２分圧点Ｚ２がある。
【００６７】
第１分圧点Ｚ１は、反転回路ＩＮＶ１の入力端子と接続され、反転回路ＩＮＶ１の出力端子は、トリガー回路ＴＧ１の入力端子と接続されている。トリガー回路ＴＧ１の出力端子はＦＥＴ１のゲートＧ１と接続されている。
【００６８】
ＦＥＴ１のゲート駆動電圧は、第１分圧点Ｚ１の電位から生成される。反転回路ＩＮＶ１は、交流電源ＡＣＶの正サイクル時にＦＥＴ１をオン状態とするようなゲート駆動電圧を得るために極性反転を行う回路である。尚、トリガー回路ＴＧ１の接地点はＦＥＴ１のソースＳ１であり、ソースＳ１は交流電源ＡＣＶのＸ端子と接続されているためＦＥＴ１の動作ではＸ端子の電位が基準電位となる。
【００６９】
また、第２分圧点Ｚ２は、反転回路ＩＮＶ２の入力端子と接続され、反転回路ＩＮＶ２の出力端子は、トリガー回路ＴＧ２の入力端子と接続されている。トリガー端子の出力端子はＦＥＴ２のゲートＧ２と接続されている。
【００７０】
ＦＥＴ２のゲート駆動電圧は、第２分圧点Ｚ２の電位から生成される。反転回路ＩＮＶ２は、交流電源ＡＣＶの負サイクル時にＦＥＴ２をオン状態とするようなゲート駆動電圧を得るために極性反転を行う回路である。尚、トリガー回路の接地点はＦＥＴ２のソースＳ２であり、ソースＳ２は交流電源ＡＣＶのＹ端子と接続されているためＦＥＴ２の動作ではＹ端子の電位が基準電位となる。
【００７１】
（2-2）動作説明
（2-2-1）電解コンデンサＣ１に関連する動作
図４の回路における電解コンデンサＣ１に関連する動作は次の通りである。
前述の通り、ＦＥＴ１のソースＳ１は交流電源ＡＣＶのＸ端子と接続されているためＦＥＴ１の動作ではＸ端子の電位が基準電位となる。従って、Ｘ端子に対してＹ端子が相対的に負となるときが正サイクル時であり、正サイクル時には、抵抗分圧回路の第１分圧点Ｚ１も基準電位に対して負電位となる。よって、反転回路ＩＮＶ１の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路ＴＧ１へ入力される。尚、トリガー回路ＴＧ１は第１の実施形態と同様であり、交流電源ＡＣＶが負サイクルから正サイクルに入る直前に、入力電圧が所定のしきい値に達した時点でＦＥＴ１をオン状態とする正の一定のゲート駆動電圧を出力する。
【００７２】
正サイクル時は、トリガー回路ＴＧ１の一定の出力電圧をゲート駆動電圧としてＦＥＴ１のゲートに印加することによりＦＥＴ１がオン状態が保持される。これにより、位相０°〜９０°で第１電解コンデンサＣ１に充電電流ｉ１１が流れて充電され、位相９０°〜１８０°で放電電流ｉ１２が流れて放電される。
【００７３】
負サイクル時には、抵抗分圧回路の第１分圧点Ｚ１は基準電位に対して正電位となる。よって、反転回路ＩＮＶ１の入力端子には正電圧が入力され、極性反転されて負電圧が出力され、トリガー回路ＴＧ１へ入力される。この結果、トリガー回路ＴＧ１の出力電圧は負の一定電圧となり、ＦＥＴ１はオフ状態となる。尚、第１の実施形態と同様に、トリガー回路ＴＧ１のしきい値により、交流電源ＡＣＶが正サイクルから負サイクルに入るより若干遅れてＦＥＴ１はオフ状態となる。
【００７４】
（2-2-2）電解コンデンサＣ２に関連する動作
図４の回路における電解コンデンサＣ２に関連する動作は次の通りである。
前述の通り、ＦＥＴ２のソースＳ２は交流電源ＡＣＶのＹ端子と接続されているためＦＥＴ２の動作ではＹ端子の電位が基準電位となる。従って、Ｙ端子に対してＸ端子が相対的に負となるときが負サイクル時であり、負サイクル時には、抵抗分圧回路の第２分圧点Ｚ２も基準電位に対して負電位となる。よって、反転回路ＩＮＶ２の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路ＴＧ２へ入力される。尚、トリガー回路ＴＧ２は第１の実施形態と同様であり、交流電源ＡＣＶが正サイクルから負サイクルに入る直前に、所定のしきい値に達した時点でＦＥＴ２をオン状態とする正の一定のゲート駆動電圧を出力する。
【００７５】
負サイクル時は、トリガー回路ＴＧ２の一定の出力電圧をゲート駆動電圧としてＦＥＴ２のゲートに印加することによりＦＥＴ２がオン状態が保持される。これにより、位相１８０°〜２７０°で電解コンデンサＣ２に充電電流ｉ２１が流れて充電され、位相２７０°〜３６０°で放電電流ｉ２２が流れて放電される。
【００７６】
一方、正サイクル時には、抵抗分圧回路の第２分圧点Ｚ２は基準電位に対して正電位となる。よって、反転回路ＩＮＶ２の入力端子には正電圧が印加され、極性反転されて負電圧が出力され、トリガー回路ＴＧ２へ入力される。この結果、トリガー回路ＴＧ２の出力電圧は負の一定電圧となり、ＦＥＴ２はオフ状態となる。尚、第１の実施形態と同様に、トリガー回路ＴＧ２のしきい値により、交流電源ＡＣＶが負サイクルから正サイクルに入るより若干遅れてＦＥＴ２はオフ状態となる。
【００７７】
（３）第３の実施形態
（3-1）回路構成
図５は、本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第３の実施形態を示す回路図である。本回路においては、上記の２つの実施形態とは異なり、２つの電解コンデンサＣ１及びＣ２のスイッチング手段としてそれぞれバイポーラトランジスタＴＲ１及びＴＲ２を用いている。電解コンデンサＣ１の負極端子とＴＲ１のエミッタＥ１とが接続されており、そして電解コンデンサＣ１の正極端子を交流電源ＡＣＶの一方のＸ端子へ接続し、ＴＲ１のコレクタＣＬ１を交流電源ＡＣＶの他方のＹ端子へ接続している。ＴＲ１のベースＢ１にベース電流が供給されてＴＲ１がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサＣ１は交流電源ＡＣＶに対して並列接続され、交流電圧を印加されることになる。尚、電解コンデンサＣ１を充電するとき、ＴＲ１のエミッタＥ１からコレクタＣＬ１へ電流を流すため、電流増幅率(ｈｆｅ)が小さくなる。従って、大きな電流を流すことができないため、ダイオードＤ１をエミッタＥ１とコレクタＣＬ１に対して順方向に並列に接続して充電電流路を確保する。
【００７８】
一方、電解コンデンサＣ２の負極端子とＴＲ２のエミッタＥ２とが接続されており、そして電解コンデンサＣ２の正極端子を交流電源ＡＣＶのＹ端子へ接続し、ＴＲ２のコレクタＣＬ２を交流電源ＡＣＶのＸ端子へ接続している。ＴＲ２のベースＢ２にベース電流が供給されてＴＲ２がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサＣ２は交流電源ＡＣＶに対して並列接続され、交流電圧を印加されることになる。よって、電解コンデンサＣ１と電解コンデンサＣ２とは、互いに逆極性で並列の関係になる。ＴＲ２においても、電解コンデンサＣ２の充電電流路を確保するためにエミッタＥ２とコレクタＣＬ２に対して順方向に並列にダイオードＤ２を接続している。
【００７９】
さらに別の例として、図５の実施形態のバイポーラトランジスタに替えてＩＧＢＴを用いることができる。ＩＧＢＴは、電圧駆動されかつ大電流用途に利用できる素子であり高電圧の電力系統にも適している。但し、ＩＧＢＴはエミッタからコレクタへは電流が流れないため、図５の実施形態のバイポーラトランジスタと同じくエミッタとコレクタに対してダイオードを順方向並列接続して充電電流路を確保することで本回路に適用できる。
【００８０】
図５において、トランスＴは、交流電源ＡＣＶに対して一次側コイルＰＣを並列接続され、２つの二次側コイルＳＣ１及びＳＣ２を具備する。一次コイルＰＣの巻き始め端子(黒丸印)は交流電源ＡＣＶのＸ端子へ接続され、巻き終わり端子(黒丸印の反対側)は交流電源ＡＣＶのＹ端子へ接続されている。
【００８１】
二次側コイルＳＣ１の巻き始め端子(黒丸印)は定電流ダイオードＣＲＤ１のアノード端子と接続され、定電流ダイオードＣＲＤ１のカソード端子はＴＲ１のベースＢ１と接続されている。二次側コイルＳＣ１の巻き終わり端子(黒丸印の反対側)はＴＲ１のエミッタＥ１と接続されている。
【００８２】
もう一方の二次側コイルＳＣ２の巻き終わり端子(黒丸印の反対側)は定電流ダイオードＣＲＤ２のアノード端子と接続され、定電流ダイオードＣＲＤ２のカソード端子はＴＲ２のベースＢ２と接続されている。二次側コイルＳＣ２の巻き始め端子(黒丸印)はＴＲ２のエミッタＥ２と接続されている。
【００８３】
よって、電解コンデンサＣ１は、交流電源に対して正サイクル時に順方向電圧が印加されるように接続され、電解コンデンサＣ２は、負サイクル時に順方向電圧が印加されるように接続されている。
【００８４】
図示の例では、ＴＲ１及びＴＲ２は、Ｎ型であるがＰ型も用いることができる。また、本回路におけるＴＲ１とＴＲＴ２のスイッチング動作は互いに独立しているため、一方がＮ型、他方がＰ型であってもよい。Ｐ型の場合はベース電流の向きを逆にするだけでよい。
【００８５】
（3-2）動作説明
（3-2-1）電解コンデンサＣ１に関連する動作
図５の回路における電解コンデンサＣ１に関連する動作は次の通りである。
交流電源ＡＣＶの正サイクル時において、一次側コイルＰＣの巻き始め端子が正電位となると、二次側コイルＳＣ１の巻き始め端子も正電位となる（実線丸囲みの＋で示す）。二次側コイルＳＣ１の巻き始め端子が正電位となることにより、定電流ダイオードＣＲＤ１に順方向電圧が印加されて定電流がＴＲ１のベースＢ１に供給される。これによりコレクタ・エミッタ間が導通し、電解コンデンサＣ１に充放電電流が流れる。このように、二次側コイルＳＣ１の巻き始め端子の電圧はＴＲ１のベース電流を供給するために用いられる。
【００８６】
尚、定電流ダイオードＣＲＤ１は、過大なベース電流を制限するために設けている。二次側コイルＳＣ１の電圧が小さい場合はベース電流も小さいため、定電流ダイオードＣＲＤ１は不要であるが、そうすると交流電源ＡＣＶが小さいとき十分なベース電流が供給されずＴＲ１はオン状態とならない。従って、ＴＲ１を完全にオン状態とするだけのベース電流を供給できるように二次側コイルＳＣ１に大きな電圧を発生させ、かつ定電流ダイオードＣＲＤ１により電流を制限し、ベース・エミッタ間に過大電流が流れないようにする。これにより、位相０°、１８０°近傍の電圧が小さい領域でもＴＲ１が安定して完全にオン状態となることを確保する。
【００８７】
ＴＲ１のオン状態において位相０°〜９０°で電解コンデンサＣ１は交流電源ＡＣＶの電圧尖塔値（実効値１００Ｖであれば１４１Ｖ）まで充電され（充電電流ｉ１１）、位相９０°〜１８０°で第１電解コンデンサＣ１は放電する（放電電流ｉ１２）。
【００８８】
負サイクル時においては、一次コイルＰＣの巻き始め端子は負電位となり、二次側コイルＳＣ１の巻き始め端子も負電位となる。二次側コイルＳＣ１の巻き始め端子が負電位となることにより、定電流ダイオードＣＲＤ１がオフとなりベース電流が供給されずＴＲ１はオフ状態となる。これにより、第１電解コンデンサＣ１は交流電源ＡＣＶから断絶される。
【００８９】
（3-2-2）電解コンデンサＣ２に関連する動作
図５の回路における電解コンデンサＣ２に関連する動作も、極性が逆になるが電解コンデンサＣ１と同様である。
負サイクル時においては、交流電源ＡＣＶのＹ端子すなわち一次側コイルＰＣの巻き終わり端子が正電位となり、二次側コイルＳＣ２の巻き終わり端子も正電位となる（破線丸囲みの＋で示す）。二次側コイルＳＣ２の巻き終わり端子が正電位となることにより、定電流ダイオードＣＲＤ２がベースＢ２にベース電流を供給し、ＴＲ２がオン状態となり電解コンデンサＣ２に充放電電流が流れる。
【００９０】
ＴＲ２のオン状態において位相１８０°〜２７０°で電解コンデンサＣ２は交流電源ＡＣＶの電圧尖塔値（実効値１００Ｖであれば１４１Ｖ）まで充電され（充電電流ｉ２１）、位相２７０°〜３６０°で第２電解コンデンサＣ２は放電する（放電電流ｉ２２）。
【００９１】
正サイクル時においては、一次コイルＰＣの巻き終わり端子は負電位となり、二次側コイルＳＣ２の巻き終わり端子も負電位となる。二次側コイルＳＣ２の巻き終わり端子が負電位となることにより、定電流ダイオードＣＲＤ２がオフとなりベース電流が供給されずＴＲ２はオフ状態となる。これにより、電解コンデンサＣ２は交流電源ＡＣＶから断絶される。
【００９２】
（４）第４の実施形態
（4-1）回路構成
図６は、本発明による交流接続コンデンサ制御回路の第４の実施形態を示す回路図である。第４の実施形態は、交流電源ＡＣＶに対しそれぞれ並列接続される逆極性の２つの電解コンデンサＣ１、Ｃ２の各々の充放電を２つのバイポーラトランジスタＴＲ１、ＴＲ２を用いてスイッチング制御する動作原理において、第３の実施形態と共通する。すなわち電解コンデンサＣ１は、交流電源に対して正サイクル時に順方向電圧がかかるように並列接続され、電解コンデンサＣ２は、負サイクル時に順方向電圧がかかるように並列接続されている。本回路においては、双方のバイポーラトランジスタのベース電流の制御手段が第３の実施形態と異なり、第２の実施形態と同じ抵抗分圧回路を用いている。
【００９３】
電解コンデンサＣ１の正極端子とＴＲ１のコレクタＣＬ１とが接続されており、そして電解コンデンサＣ１の負極端子を交流電源ＡＣＶの一方のＹ端子へ接続し、ＴＲ１のエミッタＥ１を交流電源ＡＣＶの他方のＸ端子へ接続している。ＴＲ１のベースＢ１にベース電流が供給されてＴＲ１がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサＣ１は交流電源ＡＣＶに対して並列接続され、交流電圧を印加されることになる。尚、上記第３の実施形態と同様に、電解コンデンサＣ１を充電するとき、ＴＲ１のエミッタＥ１からコレクタＣＬ１へ電流を流すため、ダイオードＤ１をエミッタＥ１とコレクタＣＬ１に対して順方向に並列に接続して充電電流路を確保する。
【００９４】
一方、電解コンデンサＣ２の正極端子とＴＲ２のコレクタＣＬ２とが接続されており、そして電解コンデンサＣ２の負極端子を交流電源ＡＣＶのＸ端子へ接続し、ＴＲ２のエミッタＥ２を交流電源ＡＣＶのＹ端子へ接続している。ＴＲ２のベースＢ２にベース電流が供給されてＴＲ２がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサＣ２は交流電源ＡＣＶに対して並列接続され、交流電圧を印加されることになる。よって、電解コンデンサＣ１と電解コンデンサＣ２とは、互いに逆極性で並列の関係になる。ＴＲ２においても、電解コンデンサＣ２の充電電流路を確保するためにエミッタＥ２とコレクタＣＬ２に対して順方向に並列にダイオードＤ２を接続している。
【００９５】
さらに別の例として、図６の実施形態のバイポーラトランジスタに替えてＩＧＢＴを用いることができる。ＩＧＢＴはエミッタからコレクタへは電流が流れないため、図６の実施形態のバイポーラトランジスタと同じくエミッタとコレクタに対してダイオードを順方向並列接続して充電電流路を確保することで本回路に適用できる。
【００９６】
図６においてさらに、抵抗分圧回路として直列接続された３つの抵抗Ｒ１、Ｒ２、Ｒ３が交流電源ＡＣＶに対して並列接続されている。この抵抗分圧回路には、抵抗Ｒ１とＲ２の接続点である第１分圧点Ｚ１と、抵抗Ｒ２とＲ３の接続点である第２分圧点Ｚ２がある。
【００９７】
第１分圧点Ｚ１は、反転回路ＩＮＶ１の入力端子と接続され、反転回路ＩＮＶ１の出力端子は、トリガー回路ＴＧ１の入力端子と接続されている。トリガー回路ＴＧ１の出力端子は、ベース電流制限用抵抗Ｒ４を介してＴＲ１のベースＢ１と接続されている。
【００９８】
ＴＲ１のベース電流は、第１分圧点Ｚ１の電位から生成される。反転回路ＩＮＶ１は、交流電源ＡＣＶの正サイクル時にＴＲ１をオン状態とするベース電流を流すために極性反転を行う回路である。尚、トリガー回路ＴＧ１の接地点はＴＲ１のエミッタＥ１であり、エミッタＥ１は交流電源ＡＣＶのＸ端子と接続されているためＴＲ１の動作ではＸ端子の電位が基準電位となる。
【００９９】
また、第２分圧点Ｚ２は、反転回路ＩＮＶ２の入力端子と接続され、反転回路ＩＮＶ２の出力端子は、トリガー回路ＴＧ２の入力端子と接続されている。トリガー端子の出力端子はベース電流制限用抵抗Ｒ５を介してＴＲ２のベースＢ２と接続されている。
【０１００】
ＴＲ２のベース電流は、第２分圧点Ｚ２の電位から生成される。反転回路ＩＮＶ２は、交流電源ＡＣＶの負サイクル時にＴＲ２をオン状態とするベース電流を流すために極性反転を行う回路である。尚、トリガー回路の接地点はＴＲ２のエミッタＥ２であり、エミッタＥ２は交流電源ＡＣＶのＹ端子と接続されているためＴＲ２の動作ではＹ端子の電位が基準電位となる。
【０１０１】
（4-2）回路動作
（4-2-1）電解コンデンサＣ１に関連する動作
図６の回路における電解コンデンサＣ１に関連する動作は次の通りである。
前述の通り、ＴＲ１の動作ではＸ端子の電位が基準電位となる。従って、Ｘ端子に対してＹ端子が相対的に負となるときが正サイクル時であり、正サイクル時には、抵抗分圧回路の第１分圧点Ｚ１も基準電位に対して負電位となる。よって、反転回路ＩＮＶ１の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路ＴＧ１へ入力される。尚、トリガー回路ＴＧ１は第１の実施形態と同様である。交流電源ＡＣＶが負サイクルから正サイクルに入る直前に、入力電圧が所定のしきい値に達した時点でＴＲ１のベース電流が流れるような一定の電圧を出力する。
【０１０２】
正サイクル時は、トリガー回路ＴＧ１の一定の出力電圧によりベース電流が流れることによりＴＲ１がオン状態に保持される。これにより、位相０°〜９０°で第１電解コンデンサＣ１に充電電流ｉ１１が流れて充電され、位相９０°〜１８０°で放電電流ｉ１２が流れて放電される。
【０１０３】
負サイクル時には、抵抗分圧回路の第１分圧点Ｚ１は基準電位に対して正電位となる。よって、反転回路ＩＮＶ１の入力端子には正電圧が入力され、極性反転されて負電圧が出力され、トリガー回路ＴＧ１へ入力される。この結果、トリガー回路ＴＧ１の出力電圧は負の一定電圧となり、ベース電流が流れないためＴＲ１はオフ状態となる。尚、第１の実施形態と同様に、トリガー回路ＴＧ１のしきい値により、交流電源ＡＣＶが正サイクルから負サイクルに入るより若干遅れてＴＲ１はオフ状態となる。
【０１０４】
（4-2-2）電解コンデンサＣ２に関連する動作
図６の回路における電解コンデンサＣ２に関連する動作は次の通りである。
前述の通り、ＴＲ２の動作ではＹ端子の電位が基準電位となる。従って、Ｙ端子に対してＸ端子が相対的に負となるときが負サイクル時であり、負サイクル時には、抵抗分圧回路の第２分圧点Ｚ２も基準電位に対して負電位となる。よって、反転回路ＩＮＶ２の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路ＴＧ２へ入力される。尚、トリガー回路ＴＧ２は第１の実施形態と同様であり、交流電源ＡＣＶが正サイクルから負サイクルに入る直前に、所定のしきい値に達した時点でＴＲ２のベース電流を流すような一定電圧を出力する。
【０１０５】
負サイクル時は、トリガー回路ＴＧ２の一定の出力電圧によりベース電流が流れることによりＴＲ２がオン状態が保持される。これにより、位相１８０°〜２７０°で電解コンデンサＣ２に充電電流ｉ２１が流れて充電され、位相２７０°〜３６０°で放電電流ｉ２２が流れて放電される。
【０１０６】
一方、正サイクル時には、抵抗分圧回路の第２分圧点Ｚ２は基準電位に対して正電位となる。よって、反転回路ＩＮＶ２の入力端子には正電圧が印加され、極性反転されて負電圧が出力され、トリガー回路ＴＧ２へ入力される。この結果、トリガー回路ＴＧ２の出力電圧は負の一定電圧となり、ベース電流が流れなくなるためＴＲ２はオフ状態となる。尚、第１の実施形態と同様に、トリガー回路ＴＧ２のしきい値により、交流電源ＡＣＶが負サイクルから正サイクルに入るより若干遅れてＴＲ２はオフ状態となる。
【０１０７】
（５）第５の実施形態
本発明の実施形態の１つは、交流電源に使用されるコンデンサであって、２つの有極性コンデンサと、それに内蔵される制御回路とを具備するものである。２つの有極性コンデンサは、上記第１〜第４の実施形態における第１及び第２の電解コンデンサに相当し、制御回路はそれらのスイッチング手段に相当する構成である。すなわち、２つの有極性コンデンサは、交流電源の正サイクル時の電圧を順方向に印加されて充放電する第１有極性コンデンサと、交流電源の負サイクル時の電圧を順方向に印加されて充放電する第２有極性コンデンサとからなる。それに内蔵される制御回路は、交流電源の正サイクル時に交流電源と第１有極性コンデンサとを並列接続しかつ負サイクル時にこれらを断絶する第１スイッチング手段と、交流電源の正サイクル時に交流電源と第２有極性コンデンサとを断絶しかつ負サイクル時にこれらを並列接続する第２スイッチング手段とを具備する。制御回路の具体的構成として、上記第１〜第４の実施形態のいずれも適用できる。
【図面の簡単な説明】
【０１０８】
【図１】本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第１の実施形態を示す回路図である。
【図２】交流電源ＡＣＶの電圧波形（Ｙ端子電位を基準としたＸ端子における波形）と各電解コンデンサＣ１、Ｃ２の充放電状況との関係を模式的に示した図である。
【図３】(Ａ)は、交流電源の電圧波形と、第１トリガー回路ＴＧ１の出力電圧波形の関係を示す図である。(Ｂ)は、交流電源の電圧波形と、第２トリガー回路ＴＧ２の出力電圧波形の関係を示す図である。
【図４】本発明による交流接続コンデンサ制御回路の第２の実施形態を示す回路図である。
【図５】本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第３の実施形態を示す回路図である。
【図６】本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第４の実施形態を示す回路図である。
【図７】電解コンデンサを交流用途である進相コンデンサとして用いた従来例の回路図である。
【図８】図７のＡ点とＢ点の間に印加される交流電源電圧の一周期の波形を示す図である。
【図９】図７のコンデンサＣ２が劣化した場合の交流電源位相２７０°における図７の回路の等価回路である。
【図１０】電解コンデンサを進相コンデンサとして用いた別の従来例である。
【符号の説明】
【０１０９】
ＡＣＶ  交流電源
Ｃ１、Ｃ２  電解コンデンサ
ＴＧ１、ＴＧ２  トリガー回路
Ｔ  トランス
ＰＣ  一次側コイル
ＳＣ１、ＳＣ２  二次側コイル
Ｒ１、Ｒ２、Ｒ３  抵抗
ＩＮＶ１、ＩＮＶ２  反転回路
ＴＲ１、ＴＲ２  トランジスタ
ＣＲＤ１、ＣＲ２  定電流ダイオード
【図１】
2007025994.tif 000003
【図２】
2007025994.tif 000004
【図３】
2007025994.tif 000005
【図４】
2007025994.tif 000006
【図５】
2007025994.tif 000007
【図６】
2007025994.tif 000008
【図７】
2007025994.tif 000009
【図８】
2007025994.tif 000010
【図９】
2007025994.tif 000011
【図１０】
2007025994.tif 000012