(57)【要約】【課題】メモリに対するアクセスを高速化するようにデータをメモリに記憶して、メモリからのデータの読出し時間を短縮させるメモリ制御装置を提供する。【解決手段】画像データを所定のマクロブロック単位に区分し、輝度ブロックのデータ及び色差ブロックのデータがそれぞれ異なるメモリバンクに記憶されるように各データを記憶させるメモリバンクを決定する割付手段１１と、輝度ブロック及び色差ブロックの各データに対して、割付手段で決定されたメモリバンクに含まれるメモリセルを、メモリバンクアドレス、行アドレス及び列アドレスによって指定し、メモリバンクアドレス及び行アドレスを含む第１アドレスとして出力し、メモリバンクアドレス及び列アドレスを第２アドレスとして出力する指定手段１２と、指定手段で指定されたアドレスで特定されるメモリセルに書き込む輝度ブロックのデータ及び色差ブロックのデータを出力する書込手段とを有する。【選択図】      図１
2007299211.tif 000002
【特許請求の範囲】
【請求項１】
メモリバンクアドレス、行アドレス及び列アドレスによって特定される複数のメモリセルで構成されるメモリバンクを複数有し、供給される第１アドレス及び第２アドレスから前記メモリバンクアドレス、前記行アドレス及び前記列アドレスを求めて前記メモリセルにデータを記憶するメモリに対して、輝度データ及び色差データから成る画像データの記憶を制御するメモリ制御装置であって、
前記画像データを画像領域として所定のマクロブロック単位に区分し、区分された前記画像領域のマクロブロックを構成する輝度ブロックのデータ及び色差ブロックのデータがそれぞれ異なるメモリバンクに記憶されるように前記各データを記憶させるメモリバンクを決定する割付手段と
前記輝度ブロック及び前記色差ブロックの各データに対して、前記割付手段で決定された前記メモリバンクに含まれるメモリセルを、メモリバンクアドレス、行アドレス及び列アドレスによって指定し、前記メモリバンクアドレス及び前記行アドレスを含む第１アドレスとして前記メモリに出力し、前記メモリバンクアドレス及び前記列アドレスを第２アドレスとして前記メモリに出力する指定手段と、
前記指定手段で指定された前記バンクアドレス、前記行アドレス及び前記列アドレスで特定される前記メモリセルに書き込む前記輝度ブロックのデータ及び前記色差ブロックのデータを前記メモリに出力し、それぞれのデータを各前記特定されたメモリセルに書込ませる書込手段と、
を有することを特徴とするメモリ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリに対して画像データのアクセスを制御するメモリ制御装置に関する。
【背景技術】
【０００２】
近年、メモリバンクを複数備えたメモリが利用されている。このように複数のメモリバンクを有するメモリでは、データをメモリバンクのいずれかに記憶している。メモリバンクを複数有するメモリの一例として、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）が代表的である。ＳＤＲＡＭは安価であることもあり、パーソナルコンピュータ等の主記憶装置、圧縮画像の復号器のフレームメモリ等に広く用いられている。ＳＤＲＡＭの一種であるＤＤＲ-ＳＤＲＡＭ（Double Data Rate-ＳＤＲＡＭ）は、クロックの立ち上がりと立ち下りの両エッジに同期してメモリにアクセスすることでＳＤＲＡＭの２倍の速度でデータの読み書きをすることができるという特徴がある。
【０００３】
図８にＤＤＲ−ＳＤＲＡＭの基本構成を示す。図８（ａ）に示すように、ＤＤＲ−ＳＤＲＡＭは、４つのメモリバンクＭＢ０〜ＭＢ３と、制御回路２１と、Ｉ／Ｏ制御回路２２とを有している。各メモリバンクＭＢ０〜ＭＢ３は、独立して制御可能なメモリであり、各メモリバンクでデータが記憶される。
【０００４】
メモリバンクＭＢ０は、図８（ｂ）に示すように行アドレス（ロウアドレス）と列アドレス（カラムアドレス）で区分される複数のメモリセル２００を有している。図８（ｂ）に示すメモリバンクＭＢ０は、（ｍ＋１）×（ｎ＋１）個のメモリセルによって構成されている。メモリバンクＭＢ０の行アドレスが同一のメモリセル群によって、ページ２０１が構成される。図８（ｂ）のメモリバンクＭＢ０では、行アドレスがｋである（ｎ＋１）個のメモリセルから成るページ２０１をページｋとしている。他のメモリバンクＭＢ１〜ＭＢ３も図８（ｂ）で示すメモリバンクＭＢ０と同一の複数のメモリセルを有する構成である（図示せず）。
【０００５】
ＳＤＲＡＭの制御回路２１は、外部のメモリ制御装置から「アドレス」と「コマンド」が入力される。制御回路２１は入力されたアドレスとコマンドによってメモリバンクを識別する「バンクアドレス」と、行を識別する「行アドレス」と、列を識別する「列アドレス」を特定し、特定されたメモリバンクのメモリセルにアクセスする。
【０００６】
ＳＤＲＡＭでは、行アドレスと列アドレスを時分割で取り扱う必要がある。また、ＳＤＲＡＭでは、行アドレスを指定する際には「アクティベート」と呼ばれる遅延サイクルが必要であり、異なる行アドレスに移動する際には「プリチャージ」と呼ばれる遅延サイクルも必要である。そのため、同一のメモリバンクの異なるページに高速アクセスすることはできない点でアクセス速度の高速化に限界がある。この点は、高速アクセスが可能とされたＤＤＲ−ＳＤＲＡＭでも同一の問題がある。
【０００７】
従来、圧縮画像の復号器のフレームメモリとして利用されるＳＤＲＡＭにマクロブロック単位でデータアクセスする際、各メモリバンクを独立に制御するように各マクロブロックに対応するデータの記憶方法を工夫した技術がある（例えば、特許文献１参照）。この特許文献１に記載の技術では、複数のメモリセルを矩形のブロックに対応させて区画し、１つのブロック内のメモリセルに対して連続するアドレスを割付けて記憶させる等によって、メモリに対してアクセスを高速にしている。
【０００８】
一方、ＭＰＥＧ等の圧縮画像は輝度ブロック及び色差ブロックで構成されるマクロブロック単位を処理単位としており、画像の符号化又は復号化の際には輝度データＹおよび色差データＣを用いる必要がある。例えば、画像フォーマットの一つである４：２：０方式の場合、図９（ａ）で示すように、マクロブロックは水平方向１６画素、垂直方向１６画素の輝度データＹに対し、それぞれ水平方向８画素、垂直方向８画素の色差データＣｂ，Ｃｒから成る。また、図９（ｂ）に示すように４：２：２方式のマクロブロックの場合、水平方向１６画素、垂直方向１６画素の輝度データＹに対し、それぞれ水平方向８画素、垂直方向１６画素の色差データＣｂ，Ｃｒから成る。
【０００９】
画像を圧縮・復号する場合、上述したように同一のマクロブロックに対応する輝度データＹ及び色差データＣの両データを読み出し・書き込みする必要がある。一方、上述した特許文献１に記載の技術では、対応する輝度データ及び色差データが同一のメモリバンクに１つのマクロブロックに対応する輝度データＹ及び色差データＣが記憶されていると、遅延サイクル無しでこれらのデータを読み出すことができない。すなわち、メモリに対するアクセス速度が低下する。
【００１０】
また、画像データを復号して画像として表示する際には、画像を構成する各画素のデータに対して、水平方向に連続アクセスする必要があるため、水平方向にも連続アクセスしやすいようにメモリに記憶させておくことが望ましい。
【特許文献１】特開平１１−１３７０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来は、特許文献１に記載の技術によっても、輝度データＹ及び色差データＣが同一のメモリバンクに記憶されている場合、画像データを復号する際に両データの読み出しに遅延サイクルが必要となり、アクセス速度が低下するという問題があった。
【００１２】
上記課題に鑑み本発明は、メモリバンクを複数有するメモリから、輝度データ及び色差データから成る画像データの読出し時間を短縮させるメモリ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決するため、請求項１に係る本発明によれば、メモリバンクアドレス、行アドレス及び列アドレスによって特定される複数のメモリセルで構成されるメモリバンクを複数有し、供給される第１アドレス及び第２アドレスからメモリバンクアドレス、行アドレス及び列アドレスを求めてメモリセルにデータを記憶するメモリに対して、輝度データ及び色差データから成る画像データの記憶を制御するメモリ制御装置であって、画像データを画像領域として所定のマクロブロック単位に区分し、区分された画像領域のマクロブロックを構成する輝度ブロックのデータ及び色差ブロックのデータがそれぞれ異なるメモリバンクに記憶されるように各データを記憶させるメモリバンクを決定する割付手段と輝度ブロック及び色差ブロックの各データに対して、割付手段で決定されたメモリバンクに含まれるメモリセルを、メモリバンクアドレス、行アドレス及び列アドレスによって指定し、メモリバンクアドレス及び行アドレスを含む第１アドレスとしてメモリに出力し、メモリバンクアドレス及び列アドレスを第２アドレスとしてメモリに出力する指定手段と、指定手段で指定されたバンクアドレス、行アドレス及び列アドレスで特定されるメモリセルに書き込む輝度ブロックのデータ及び色差ブロックのデータをメモリに出力し、それぞれのデータを各特定されたメモリセルに書込ませる書込手段とを有することを特徴としている。
【発明の効果】
【００１４】
本発明では、メモリバンクを複数有するメモリから、輝度データ及び色差データから成る画像データの読出し時間を短縮させるメモリ制御装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
＜メモリ制御装置＞
以下、本発明の最良の実施の形態に係るメモリ制御装置１について図面を用いて説明する。図１に示すように、メモリ制御装置１は割付手段１１、指定手段１２、書込手段１３及び読出手段１４を有している。また、メモリ制御装置１は、メモリ２と伝送路によって接続されている。
【００１６】
メモリ制御装置１は、書込操作リクエストを入力すると、メモリ２の指定されたアドレスのメモリ領域に画像データを書き込む。また、メモリ制御装置１は、読出操作リクエストを入力すると、メモリ２の指定されたアドレスのメモリ領域から画像データを読み出す。例えばメモリ制御装置１は、画像データをメモリに書き込み又は読み出しをする機能を有するテレビジョンやビデオレコーダ等の装置に備えられている。
【００１７】
割付手段１１は、画像データを画像領域として所定のマクロブロック単位に区分し、区分された画像領域のマクロブロックを構成する輝度ブロックのデータ及び色差ブロックのデータがそれぞれ異なるメモリバンクに記憶されるように各データを記憶させるメモリバンクを決定する。
【００１８】
指定手段１２は、輝度ブロック及び色差ブロックの各画素のデータに対して、割付手段で決定されたメモリバンクに含まれるメモリセルを、メモリバンクアドレス、行アドレス及び列アドレスによって指定する。また、指定手段１２は、メモリバンクアドレス及び行アドレスを含む第１アドレスを出力し、メモリバンクアドレス及び列アドレスを含む第２アドレスを出力する。
【００１９】
書込手段１３は、指定手段１２で指定されたバンクアドレス、行アドレス及び列アドレスで特定されるメモリセルに輝度ブロックのデータ及び色差ブロックのデータをそれぞれ書き込ませる。
【００２０】
読出手段１４は、指定手段１２で指定されたバンクアドレス、行アドレス及び列アドレスで特定されるメモリセルから輝度データ及び色差データをそれぞれ読み出す。
【００２１】
本発明の最良の実施の形態に係るメモリ制御装置１がメモリ２に記憶させるデータは画像データであるため、以下では「画像データ」を単に「データ」として記載する。
【００２２】
＜メモリ＞
メモリ２は、メモリバンクＭＢ０〜ＭＢ３、制御回路２１及びＩ／Ｏ制御回路２２を有している。このメモリ２は図８を用いて上述したＤＤＲ−ＳＤＲＡＭと同一の構成であり、各メモリバンクＭＢ０〜ＭＢ３は、図８（ｂ）を用いて上述したメモリバンクＭＢ０と同一の構成である。そのため、各メモリバンクについての説明は省略する。メモリ２の各メモリバンクのメモリセルは、「バンクアドレス」「行アドレス」及び「列アドレス」によって特定される。制御回路２１は、メモリ制御装置１の指定手段１２が出力するアドレス及びコマンドからアクセスの対象となるメモリセルを特定する。その後、制御回路２１は、I／Ｏ制御回路２２を介して、特定されたメモリセルにアクセスする。
【００２３】
制御回路２１は、アクセス対象となるメモリセルを特定する場合、メモリ制御装置１が出力する第１アドレスによって「バンクアドレス」及び「行アドレス」を特定し、第２アドレスによって、「バンクアドレス」及び「列アドレス」を特定する。「コマンド」は、アドレスが第１アドレス又は第２アドレスのいずれであるかを識別するデータを含んでおり、メモリ２の制御回路２１は、アドレスとともに入力したコマンドによって、このアドレスが第１アドレス又は第２アドレスのいずれであるかを判定する。
【００２４】
コマンドで第１アドレスであると識別している場合（コマンドが所謂「バンク・アクティブ・コマンド」である場合）、制御回路２１は、コマンドと共に入力したアドレスは第１アドレスであると判定する。そのため、制御回路２１は、このアドレス（第１アドレス）から「バンクアドレス」及び「行アドレス」を求め、アクセスの対象となるメモリセルが含まれるバンクとページを特定し、このページをアクティブにする。
【００２５】
また、コマンドで第２アドレスであると識別している場合（コマンドが所謂「ライト・コマンド」又は「リード・コマンド」である場合）、制御回路２１は、コマンドと共に入力したアドレスは第２アドレスであると判定する。そのため、制御回路２１は、このアドレス（第２アドレス）から「バンクアドレス」及び「列アドレス」を求め、アクティブにされているページからアクセスの対象となるメモリセルの列を特定し、アクセスを実行する。
【００２６】
このようにアクセスが実行されるメモリ２も図８（ｂ）で説明したＳＤＲＡＭと同様に、異なるメモリバンクに遅延サイクル無しでアクセスすることができるが、同一のメモリバンクの異なるページに遅延サイクル無しでアクセスすることはできない。
【００２７】
＜メモリ制御装置における処理＞
図２に示すフローチャートにあるように、メモリ制御装置１の割付手段１１は、メモリ２に記憶させるデータの画像領域を所定のマクロブロック単位に区分する（１）。その後、割付手段１１は、区分した各画像領域のマクロブロックの輝度ブロックと色差ブロックのデータをそれぞれ異なるメモリバンクに記憶させるように、各データを記憶させるメモリバンクを決定する（２）。
【００２８】
各輝度ブロック及び色差ブロックの各データを記憶させるメモリバンクが決定されると、指定手段１２は、輝度ブロック及び色差ブロックの各画素のデータに、割付手段１１で決定されたメモリバンクに含まれるメモリセルのアドレスを指定する（３）。その後、書込手段１３又は読出手段１４は、コマンドとともにアドレスを送信して、メモリ２のアドレスで特定されるメモリ位置にアクセスする（４）。メモリ２では、メモリ制御装置１から送信された行アドレス又は列アドレスをコマンドとともに受信し、受信したアドレス及びコマンドに従ってデータの書き込み又は読み出しが実行される。
【００２９】
＜＜画像領域の区分＞＞
ここで、割付手段１１において実行される画像領域を区分する処理を説明する。例えば、扱うデータがＨ．２４６／ＡＶＣの圧縮方式で圧縮される場合、割付手段１１では、下記の（１）〜（３）の条件に対応して所定の画像領域をマクロブロック単位に区分する必要がある。
【００３０】
（１）Ｈ．２６４／ＡＶＣでは、最大で水平方向に２１画素、垂直方向に２１画素のデータに基づいて予測画像を生成する。そのため、水平方向に２１画素、垂直方向が２１画素の画像データが最大でも４つの異なるメモリバンクに収まるように割付ける。
【００３１】
（２）Ｈ．２６４／ＡＶＣでは、マクロブロックペアという仕組みが利用されるため、垂直方向には２の倍数個のマクロブロックを１つのページ内に割付ける。
【００３２】
（３）読出しの際にアクセスペナルティ（遅延サイクル）が発生するのを防止するため、隣接する画像領域のデータは異なるメモリバンクに記憶する。
【００３３】
上記の（１）〜（３）の条件に対応して区分される画像領域には、１つのメモリバンクに記憶するデータの画像領域には、水平方向は２マクロブロック以上確保し、垂直方向は４マクロブロック以上含む必要がある。水平方向を２マクロブロック以上必要とするのは、２１画素を２バンク以内に収める必要があるからである。また、垂直方向を４マクロブロック以上必要とするのは、垂直方向を２１画素のフィールドラインを２バンク以内に収める必要があるからである。
【００３４】
図３に４：２：０方式の場合の画像の輝度データＹと色差データＣとの１フレームにおける対応関係を示す。図３（ａ）では、輝度データＹを●で示し、色差データＣを■で示している。図３（ａ）では、Ｙ［０］［０］が垂直ライン番号が０、水平画素アドレスが０の輝度データＹを表し、Ｃｂ［０］［０］及びＣｒ［０］［０］が垂直ライン番号が０、水平画素アドレスが０の色差データＣ（Ｃｂ，Ｃｒ）を表している。このように、１フレームのデータでは、輝度データＹが４に対し、色差データＣ（Ｃｂ，Ｃｒ）が１の割合で構成されており、輝度データＹに対し、色差データＣは１／２のデータ量となる。
【００３５】
図３（ｂ）で示すようにデータは輝度データＹ、色差データＣｂ及び色差データＣｒに分けられるが、符号化する際には、輝度ブロックの輝度データＹと色差ブロックの色差データＣ（Ｃｂ，Ｃｒ）と個々に管理される（図３（ｃ））。そのため、色差データＣｂ及び色差データＣｒは、後述する図６（ｃ）で示すように、同一のメモリ領域に記憶される。
【００３６】
図４を用いて、割付手段１１が画像を上述したＨ．２４６／ＡＶＣに対応した水平方向を２マクロブロック、垂直方向を４マクロブロックである複数の画像領域に区分した一例を説明する。 
図４（ａ）に示す例では、輝度データＹを記憶させるために、水平方向に３２画素、垂直方向に６４ラインの領域に区分している。以下の説明では、垂直方向のライン番号ｙが０から６３までの場合には、水平方向の画素番号ｘが０から３１までを領域１、水平方向の画素番号ｘが３２から６３までを領域２、水平方向の画素番号ｘが６４から９５までを領域３、水平方向の画素番号ｘが９６から１２７までを領域４とする。また、垂直方向のライン番号ｙが６４から１２７までの場合、水平方向の画素番号ｘが０から３１までを領域５、水平方向の画素番号ｘが３２から６３までを領域６、水平方向の画素番号ｘが６４から９５までを領域７、水平方向の画素番号ｘが９６から１２７までを領域８とする。
【００３７】
輝度データＹについて画像領域を図４（ａ）に示すように定めることで、上述した（１）〜（３）のＨ．２４６／ＡＶＣに対応した画像領域のデータをメモリに記憶させることができる。
【００３８】
図４（ｂ）は、４：２：０方式のフォーマットの色差データＣ（Ｃｂ，Ｃｒ）について区分した一例である。以下の説明では、４：２：０方式の場合、画像の色差データＣ（Ｃｂ，Ｃｒ）を水平方向に３２画素、垂直方向に１２８ラインの領域に区分している。このように、輝度データＹの場合と比較して垂直方向のライン数が２倍であるのは、図３を用いて説明したように、輝度データＹが４に対し、色差データＣの割合が２（１／２）で構成されるためである。
【００３９】
以下の説明では、垂直方向のライン番号ｙが０から１２７までの場合、水平方向の画素番号ｘが０から３１までを領域９、水平方向の画素番号ｘが３２から６３までを領域１０、水平方向の画素番号ｘが６４から９５までを領域１１とし、水平方向の画素番号ｘが９６から１２７までを領域１２とする。色差データＣの画像領域を図４（ｂ）に示すように定めることで、上述した（１）〜（３）のＨ．２４６／ＡＶＣに対応してデータをメモリに記憶させることができる。
【００４０】
図４（ｃ）は、４：２：２方式のフォーマットの色差データＣ（Ｃｂ，Ｃｒ）について区分した一例である。以下の説明では、４：２：２方式の場合、画像の色差データＣ（Ｃｂ，Ｃｒ）を水平方向に３２画素、垂直方向に６４ラインの領域に区分している。４：２：２方式の場合、輝度データＹが４に対し、色差データＣの割合が４で構成されるため、輝度データＹと色差データＣのデータ量は同一である。したがって、このように水平方向に３２画素、垂直方向に６４ラインの領域に区分している。
【００４１】
以下の説明では、垂直方向のライン番号ｙが０から６３までの場合、水平方向の画素番号ｘが０から３１までを領域１３、水平方向の画素番号ｘが３２から６３までを領域１４、水平方向の画素番号ｘが６４から９５までを領域１５、水平方向の画素番号ｘが９６から１２７までを領域１６とする。また、垂直方向のライン番号ｙが６４から１２７までの場合、水平方向の画素番号ｘが０から３１までを領域１７、水平方向の画素番号ｘが３２から６３までを領域１８、水平方向の画素番号ｘが６４から９５までを領域１９、水平方向の画素番号ｘが９６から１２７までを領域２０とする。
【００４２】
＜＜各マクロブロックに対するメモリバンクの決定＞＞
図５を用いて、割付手段１１が、図４に示すように区分した所定のマクロブロックを含む各画像領域に対応する輝度データＹ及び色差データＣを記憶させるメモリバンクを決定する一例を説明する。
【００４３】
図５（ａ）は、割付手段１１が、領域１の輝度データＹはメモリバンクＭＢ０に書き込み、領域２の輝度データＹはメモリバンクＭＢ１に書き込み、領域３の輝度データＹはメモリバンクＭＢ２に書き込み、領域４の輝度データＹはメモリバンクＭＢ３に書き込むようにメモリバンクを決定したことを示している。また、割付手段１１が、領域５の輝度データＹはメモリバンクＭＢ２に書き込み、領域６の輝度データＹはメモリバンクＭＢ３に書き込み、領域７の輝度データＹはメモリバンクＭＢ０に書き込み、領域８の輝度データＹはメモリバンクＭＢ１に書き込むようにメモリバンクを決定したことを示している。
【００４４】
図５（ｂ）は、４：２：０方式のフォーマットの場合に割付手段１１が、領域９の色差データＣはメモリバンクＭＢ３に書き込み、領域１０の色差データＣはメモリバンクＭＢ０に書き込み、領域１１の色差データＣはメモリバンクＭＢ１に書き込み、領域１２の色差データＣはメモリバンクＭＢ２に書き込むようにメモリバンクを決定したことを示している。図５（ａ）に示す輝度データＹに対するメモリバンクと図５（ｂ）に示す色差データＣに対するメモリバンクを比較すると、同一の画素に対応する輝度データＹ及び色差データＣは、それぞれ異なるメモリバンクに対応するように決定されたことが分かる。
【００４５】
図５（ｃ）は、４：２：２方式のフォーマットの場合に割付手段１１が、領域１３の色差データＣはメモリバンクＭＢ３に書き込み、領域１４の色差データＣはメモリバンクＭＢ０に書き込み、領域１５の色差データはメモリバンクＭＢ１に書き込み、領域１６の色差データＣはメモリバンクＭＢ２に書き込むようにメモリバンクを決定されたことを示している。図５（ａ）に示す輝度データＹに対するメモリバンクと図５（ｃ）に示す色差データＣに対するメモリバンクを比較すると、同一の画素に対応する輝度データＹ及び色差データＣは、それぞれ異なるメモリバンクに対応するように決定されたことが分かる。
【００４６】
４：２：０方式の場合、図４（ａ）、図４（ｂ）、図５（ａ）及び図５（ｂ）に示すように各マクロブロックに対するメモリバンクが決定されているとき、書込手段１３がデータを書き込む場合について説明する。 
まず、書込手段１３が水平方向の画素番号６４〜９５、垂直方向のライン番号６４〜１２７のデータを書き込む場合について説明する。水平方向の画素番号６４〜９５、垂直方向のライン番号６４〜１２７に該当する領域７に対応するのはメモリバンクＭＢ０であり、領域１１に対応するのはメモリバンクＭＢ３であるため、書込手段１３は、輝度データＹをメモリバンクＭＢ０にデータを書き込み、色差データＣをメモリバンクＭＢ３にデータを書き込む。
【００４７】
次に、書込手段１３が水平方向の画素番号９６〜１２７、垂直方向のライン番号６４〜１２７のデータを書き込む場合について説明する。水平方向の画素番号９６〜１２７、垂直方向のライン番号６４〜１２７に該当する領域８に対応するのはメモリバンクＭＢ１であり、領域１２に対応するのはメモリバンクＭＢ０であるため、書込手段１３は、メモリバンクＭＢ１にデータを書き込み、色差データＣをメモリバンクＭＢ０にデータを書き込む。 
読出手段１４がデータを読み出す際には、書込手段１３によってこのように書き込まれたデータが読み出される。
【００４８】
４：２：２方式の場合、図４（ａ）、図４（ｃ）、図５（ａ）及び図５（ｃ）に示すように各マクロブロックに対するメモリバンクが決定されているとき、書込手段１３がデータを書き込む場合について説明する。 
まず、書込手段１３が水平方向の画素番号０〜３２、垂直方向のライン番号０〜６３のデータを書き込む場合について説明する。水平方向の画素番号０〜３２、垂直方向のライン番号０〜６３に該当する領域１に対応するのは、メモリバンクＭＢ０であり、領域１３に対応するのはメモリバンクＭＢ３であるため、書込手段１３は、輝度データＹをメモリバンクＭＢ０にデータを書き込み、色差データＣをメモリバンクＭＢ３に書き込む。
【００４９】
次に、書込手段１３が水平方向の画素番号０〜３２、垂直方向のライン番号６４〜１２７のデータを書き込む場合について説明する。水平方向の画素番号０〜３２、垂直方向のライン番号６４〜１２７に該当する領域５に対応するのはメモリバンクＭＢ１であり、領域１７に対応するのはメモリバンクＭＢ０であるため、書込手段１３は、輝度データＹをメモリバンクＭＢ１に書き込み、色差データをメモリバンクＭＢ０に書き込む。 
読出手段１４がデータを読み出す際には、書込手段１３によってこのように書き込まれたデータが対応するメモリセルから読み出される。
【００５０】
図６（ａ）は、メモリバンクの１ページにマクロブロックのデータを記憶させるように決定した一例である。ここでは、メモリセルのビット数が３２ｂｉｔであり、ページ内のメモリセル数（列アドレス数）が５１２のメモリバンクに、１画素が８ｂｉｔのデータを書き込む例を説明する。
【００５１】
図６では、各メモリセルの単位をカラムセグメントとする。メモリセルが５１２であるため、図６（ａ）に示すように、１のページは５１２のカラムセグメントから成る。ここで、１画素は８ｂｉｔであるため、１カラムセグメント（３２ｂｉｔ）には４画素分のデータを書き込むことができる。したがって、６４カラムセグメントが１マクロブロック（１６×１６画素）に相当し、１ページには、図６（ａ）に示すように８個のマクロブロックのデータを書き込むことが出来る。
【００５２】
各カラムセグメントは４画素分の輝度データ又は色差データを書き込むことができる。図６（ｂ）に示すように、１つのカラムセグメントには４画素分の輝度データを記憶させることができるため、４画素分の輝度データＹを記憶する。
【００５３】
また、図６（ｃ）に示すように、１つのカラムセグメントには４画素分の色差データを記憶させることができる。図３で説明したように、色差ブロック｛Ｃｂ［ｎ］，Ｃｒ［ｎ］｝の組が輝度ブロック｛Ｙ［２ｎ］，Ｙ［２ｎ＋１］｝（ｎ＝０，１，２…）に対応するため、色差データＣｂ及び色差データＣｒから成る色差ブロックを一組にしてメモリバンクに書き込む（図６（ｃ））。４：２：０方式、４：２：２方式のいずれのフォーマットにおいても、メモリバンクのページ内の水平方向のマクロブロックは輝度データＹ、色差データＣ（Ｃｂ，Ｃｒ）ともに２組になり、垂直ライン方向に関しては、４：２：０方式では輝度データの２倍の８マクロブロックが割付けられ、４：２：２方式では輝度データと同一の４マクロブロックが決定割付けられる。
【００５４】
＜＜アドレスの指定＞＞
次に、指定手段１２が、画像の各画素のデータに対して、メモリ２のアドレスを指定する場合について説明する。
【００５５】
指定手段１２は、第１アドレス又は第２アドレスをコマンドと共にメモリ２に出力して、アクセス対象となるメモリセルを指定する。指定手段１２は、行アドレスを含む第１アドレスを出力する場合、（式１）を利用する。また指定手段１２は、列アドレスを含む第２アドレスを出力する場合（式２）を利用する。アドレスは以下のように指定される。
【００５６】
行アドレス＝α×Ｐａｇｅ＿Ｙ＋Ｐａｇｅ＿Ｘ  ・・・（１）
列アドレス＝８×Ｃｏｌ＿Ｙ＋Ｃｏｌ＿Ｘ  ・・・（２）
ここで、式（１）中のαは、表１に示すようにデータで表示される画像の水平画素サイズ毎に予め定められてメモリ制御装置１内のメモリ（図示せず）に記憶されている。例えば、ＨＤＴＶの１９２０画素、垂直１０８８ラインの場合、αは表１から「６２」となる。
【表１】
2007299211.tif 000003
【００５７】
また、Ｐａｇｅ＿Ｘ、Ｐａｇｅ＿Ｙ、Ｃｏｌ＿Ｘ及びＣｏｌ＿Ｙは、図７を用いて説明するように求められる。 
行アドレス及び列アドレスを求める際に使用される式（１）又は式（２）中のＰａｇｅ＿Ｘ及びＣｏｌ＿Ｘ、バンクアドレスＰｅｌは、水平方向の画素番号から、図７（ａ）に示すように求められる。図７（ａ）によれば、水平方向の画素番号を２進表記の１２ｂｉｔで表したとき、上位７ｂｉｔをＰａｇｅ＿Ｘに使用する。また、中位３ｂｉｔをＣｏｌ＿Ｙに使用する。下位２ｂｉｔをデータを記憶させるセグメント内の画素を識別するアドレスＰｅｌに使用する。
【００５８】
行アドレス及び列アドレスを求める際に使用される式（１）又は式（２）中のＰａｇｅ＿Ｙ及びＣｏｌ＿Ｙは、垂直方向のライン番号から、図７（ｂ）に示すように求められる。図７（ｂ）によれば、垂直方向のライン番号を２進表記の１２ｂｉｔで表したとき、上位６ｂｉｔをＰａｇｅ＿Ｙに使用する。また、下位６ｂｉｔをＣｏｌ＿Ｙに使用する。
【００５９】
ここで、例えば垂直方向のライン番号が「１１７」、水平方向の画素番号が「２２０」の輝度データＹを書き込む際、式（１）、（２）を用いて行アドレス及び列アドレスを求める処理について説明する。
【００６０】
垂直ライン番号である「１１７」は、二進表記（１２ｂｉｔ）では、「００００＿０１１１＿１１０１」となる。また、水平画素アドレスである「２２１」は、二進表記（１２ｂｉｔ）では、「００００＿１１０１＿１１０１」となる。図７で示した規定に基づいて式（１）及び式（２）の各値を求めた場合、Ｐａｇｅ＿Ｘは、「００００＿１１０」であるため、「６」と求められる。Ｃｏｌ＿Ｘは、「１＿１１」であるため、「７」と求められる。Ｐｅｌは、「０１」であるため、「１」と求められる。Ｐａｇｅ＿Ｙは、「００００＿０１」であるため、「１」と求められる。Ｃｏｌ＿Ｙは、「１１＿１１０１」であるため、「５３」と求められる。
【００６１】
ここで、画像の水平サイズが７２０である場合に表１を参照するとαの値は２６である。したがって、行アドレスは式（１）により、α×Ｐａｇｅ＿Ｙ＋Ｐａｇｅ＿Ｘであるから、２６×１＋６により、「３２」が求められる。また、列アドレスは式（２）により、８×Ｃｏｌ＿Ｙ＋Ｃｏｌ＿Ｘであるから、８×５３＋７により、「４３１」が求められる。
【００６２】
このように、式（１）で求めた「行アドレス」の下位２ｂｉｔである「バンクアドレス」及び式（１）で求めた「行アドレス」の上位ｂｉｔを含む「第１アドレス」と、式（１）で求めた「行アドレス」の下位２ｂｉｔである「バンクアドレス」及び式（２）で求めた「列アドレス」を含む「第２アドレス」とを指定手段１２から入力した制御回路２１は、メモリセルを特定してこの特定されたメモリセルに対してアクセスを実行される。
【００６３】
上述したように、本発明の最良の実施の形態によれば、同一のマクロブロックの輝度ブロックの輝度データＹと色差ブロックの色差データＣを異なるメモリバンクに記憶させることで、輝度データＹへのアクセスから色差データＣへのアクセスに遷移する際に生じる無効サイクルを必要とせず、効率的なデータアクセスを可能とすることができる。
【００６４】
本発明は、ここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００６５】
【図１】本発明の最良の実施の形態に係るメモリ制御装置とこれに接続されるメモリを示すブロック図である。
【図２】本発明の最良の実施の形態に係るメモリ制御装置の処理を説明するフローチャートである。
【図３】４：２：０方式フォーマットの画像データの輝度データＹ及び色差データＣの対応を示す。
【図４】本発明の最良の実施の形態に係るメモリ制御装置で画像領域を区分する処理を説明する図である。
【図５】本発明の最良の実施の形態に係るメモリ制御装置で各画像領域のデータを記憶するメモリバンクが決定された一例を説明する図である。
【図６】本発明の最良の実施の形態に係るメモリ制御装置でアクセスするページについてを説明する図である。
【図７】本発明の最良の実施の形態に係るメモリ制御装置で利用するアドレスを説明する図である。
【図８】従来から利用される複数のメモリバンクを有するＳＤＲＡＭを示すブロック図である。
【図９】従来から画像処理で利用されるマクロブロックを示す図である。
【符号の説明】
【００６６】
１…メモリ制御装置
１１…割付手段
１２…指定手段
１３…書込手段
１４…読出手段
【図１】
2007299211.tif 000004
【図２】
2007299211.tif 000005
【図３】
2007299211.tif 000006
【図４】
2007299211.tif 000007
【図５】
2007299211.tif 000008
【図６】
2007299211.tif 000009
【図７】
2007299211.tif 000010
【図８】
2007299211.tif 000011
【図９】
2007299211.tif 000012