(57)【要約】【課題】  エンコーダ等の位置検出器の２相アナログ出力信号を使用した内挿演算値と、２値化信号を使用した４逓倍カウンタの値から高分解能な位置もしくは角度を検出することに加えて、高分解能な位置もしくは角度の誤差をなくす位置検出装置および位置検出方法、それらを搭載した画像形成装置を提供する。【解決手段】  この位置検出装置２００は、モータ２０１の回転角度を検出するエンコーダ２０２と、アナログ信号Ａ、Ｂを２値化する２値化回路２０３と、パルス信号Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅのエッジを計数するアップダウンカウンタ２０４と、アナログ信号Ａ、Ｂをデジタル信号に変換するＡ／Ｄコンバータ２０６と、Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅの２値の状態を取得するＩ／Ｏポート２０５と、各信号に基づいて内挿演算、位相検出及び位相補償を演算する演算器２１０と、を備えて構成される。【選択図】  図１
2007198805.tif 000002
【特許請求の範囲】
【請求項１】
回転駆動体の回転角度や位置、移動体の位置を検出するエンコーダと、該エンコーダから出力される位相の異なるアナログ信号を２値化する２値化手段と、該２値化手段により２値化された夫々のパルス信号のエッジを計数するアップダウンカウンタと、前記アナログ信号を複数ビットのデジタル信号に変換するＡ／Ｄ変換器と、前記２値化手段により２値化された夫々のパルス信号の２値の状態を取得するＩ／Ｏポートと、該Ｉ／Ｏポートから取得される夫々のパルス信号の２値状態に基づいて４つの象限を１つの象限に変換して内挿演算を行う内挿演算部と、を備えたことを特徴とする位置検出装置。
【請求項２】
前記Ａ／Ｄ変換器により変換された前記位相の異なるアナログ信号のレベルを夫々Ａ、Ｂとして、ＸをＡとＢの除算値(Ｘ＝ｆ（Ａ，Ｂ）)としたときの内挿演算の内挿値をθ＝ｔａｎ-1（Ｘ）として前記内挿演算部により求め、該Ｘの正負の状態によって、前記アップダウンカウンタの計数値と前記内挿値の位相ずれを検出する位相検出部を更に備えたことを特徴とする請求項１に記載の位置検出装置。
【請求項３】
前記位相検出部は、前記位相の異なるアナログ信号の何れか一方の正負の状態により、前記位相ずれの方向を検出することを特徴とする請求項２に記載の位置検出装置。
【請求項４】
前記位相補正演算部は、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算部は内挿演算θ＝ｔａｎ-1（Ｘ）に代えてＸ’＝１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行い、前記位相検出部により計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算する位相補正演算部を更に備えたことを特徴とする請求項３に記載の位置検出装置。
【請求項５】
前記位相補正演算部は、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算部によりＸ’＝−１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行うと共に、前記位相検出部により計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算することを特徴とする請求項３に記載の位置検出装置。
【請求項６】
前記内挿演算部がθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸとθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をＮとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のＮ−１番目に相当する値、最小値をＸの負方向のＮ／２番目以下に相当する値とすることを特徴とする請求項４に記載の位置検出装置。
【請求項７】
前記内挿演算部がθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸの正の範囲とθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をｎとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のｎ−１番目に相当する値とすることを特徴とする請求項５に記載の位置検出装置。
【請求項８】
回転駆動体の回転角度や位置、移動体の位置を検出するエンコーダから出力される位相の異なるアナログ信号を２値化し、２値化された夫々のパルス信号のエッジを計数してアップダウンし、前記アナログ信号を複数ビットのデジタル信号に変換し、前記２値化された夫々のパルス信号の２値の状態を取得することにより、前記夫々のパルス信号の２値状態に基づいて４つの象限を１つの象限に変換して内挿演算を行う内挿演算ステップを備えたことを特徴とする位置検出方法。
【請求項９】
前記位相の異なるアナログ信号のレベルを夫々Ａ、Ｂとして、ＸをＡとＢの除算値(Ｘ＝ｆ（Ａ，Ｂ）)としたときの内挿演算の内挿値をθ＝ｔａｎ-1（Ｘ）として前記内挿演算ステップにより求め、該Ｘの正負の状態によって、前記パルス信号のエッジの計数値と前記内挿値の位相ずれを検出する位相検出ステップを更に備えたことを特徴とする請求項８に記載の位置検出方法。
【請求項１０】
前記位相検出ステップは、前記位相の異なるアナログ信号の何れか一方の正負の状態により、前記位相ずれの方向を検出することを特徴とする請求項９に記載の位置検出方法。
【請求項１１】
前記位相補正演算ステップは、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算ステップは内挿演算θ＝ｔａｎ-1（Ｘ）に代えてＸ’＝１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行い、前記位相検出ステップにより計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算する位相補正演算ステップを更に備えたことを特徴とする請求項１０に記載の位置検出方法。
【請求項１２】
前記位相補正演算ステップは、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算ステップによりＸ’＝−１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行うと共に、前記位相検出ステップにより計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算することを特徴とする請求項１０に記載の位置検出方法。
【請求項１３】
前記内挿演算ステップがθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸとθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をＮとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のＮ−１番目に相当する値、最小値をＸの負方向のＮ／２番目以下に相当する値とすることを特徴とする請求項１１に記載の位置検出方法。
【請求項１４】
前記内挿演算ステップがθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸの正の範囲とθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をｎとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のｎ−１番目に相当する値とすることを特徴とする請求項１２に記載の位置検出方法。
【請求項１５】
請求項１乃至７の位置検出装置又は請求項８乃至１４の位置検出方法を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位置検出装置、位置検出方法及び画像形成装置に関し、さらに詳しくは、回転駆動体のエンコーダから出力された信号の計数値と内挿値を加算して検出対象の位置もしくは角度を検出する位置検出装置に関するものである。
【背景技術】
【０００２】
従来技術として特許文献１には、アナログのゼロクロスに対しパルスエッジのタイミングで演算値を補正する技術について開示されている。
また、特許文献２には、内挿の位置から象限を検出し、２逓倍のカウンタと内挿の和が「奇数・偶数」によって位相のずれを検出し補正を行う技術について開示されている。
また、特許文献３には、カウント値と内挿値と合成する際、カウンタの最下位Ｂｉｔによって位相のずれを検出し、内挿値を補正する技術について開示されている。
また、特許文献４には、Ａ相Ｂ相の２値化信号と方向判別信号より、１８０ｄｅｇ周期の内挿値を算出し、方向判別信号により、内挿演算を切換える技術について開示されている。
【０００３】
また、同一出願人より特許文献５として、分解能の異なる２つのエンコーダを備え、分解能の低いエンコーダを分解能の高いエンコーダで補正する方法が開示されている。
また、特許文献６には、エンコーダの２相アナログ出力信号をＡＤ変換し、演算器によって内挿演算を行い内挿値を演算している。また、前記２相アナログ出力信号をコンパレータによって２値化信号化し、２値化信号はカウンタに入力され、信号の立ち上がりと立下りを検出することによって４逓倍されて、カウントする技術について開示され、以上のようにして求められた内挿値とカウント値を合成（加算）することによって高分解能な位置もしくは角度情報を得ている。
【特許文献１】特許第３２４８２０９号
【特許文献２】特許第３５１３３８３号
【特許文献３】特開平１１−２９５１０５号公報
【特許文献４】特許第２７７０８８９号
【特許文献５】特開２００５−３１９７３９公報
【特許文献６】特開昭５４−１９７７３号公報
【特許文献７】特開２００２−２５４７４３公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献４に開示されている従来技術は、Ａ相Ｂ相の２値化信号と方向判別信号より、１８０ｄｅｇ周期の内挿値を算出しカウンタの値と合成（加算）して高分解能を得るものである。この従来技術では、アップダウンカウンタにＵＰパルスＤＯＷＮパルスを入れる方式であるため、方向判別信号が必要となっている。そのため、ＵＰ用ＤＯＷＮ用の内挿演算が必要となっている。本願では、９０ｄｅｇ位相の異なるＡ相Ｂ相の２値化信号を入れることによって４逓倍のＵＰ／ＤＯＷＮを行うカウンタを対象としているため、９０ｄｅｇ周期の内挿値を演算する必要があり、内挿値を演算する範囲が異なることから特許文献４の構成をそのまま適用することはできない。また、特許文献４では、内挿演算にルックアップテーブルを使用する場合においても、１８０ｄｅｇ周期分（±９０ｄｅｇ分）の領域を確保する必要があり、大きな記憶容量を必要としてしまうといった問題がある。
【０００５】
また、カウント値と内挿値を合成（加算）する方法では以下のような問題がある。即ち、アナログ出力信号は環境変動や経時変化によって、２相間の位相差や振幅が変動する。また、２値化信号を作るコンパレータのスレッシュレベルも環境変動や経時変化によって変動する。加えて、アナログ信号は処理回路にローパスフィルタが加えられているためエンコーダの速度によっても振幅が変動する。そのため、２値化信号のパルス幅や２相間の位相が変動してしまう。これらの変動によって、内挿値とカウント値間に位相差が発生することになる。この位相差が発生すると、内挿値とカウント値を合成（加算）したときに、誤差を生じるといった問題がある。
【０００６】
次に、図に基づいて説明を行う。ここでは、４つの象限を１つの象限の内挿演算に変換して内挿値を求めている例である。図１１（ａ）は、Ａ相とＢ相の９０ｄｅｇ位相の異なる正弦波状の信号の内挿演算を図示したものである。Ａ相Ｂ相の信号をコンパレータ等で２値化したものがＡ＿ｐｕｌｓｅ、Ｂ＿ｐｕｌｓｅである。Ａ相Ｂ相の信号からθ＝ｔａｎ-1（Ｘ）の内挿演算によって内挿を求め、所定の定数によって位置や角度に変換したものが内挿値である（図１１（ｂ）参照）。２値化信号の立ち上がり立下りをカウントした値に内挿値を合成（加算）することによって、高分解能を得る。ＸはＡ相とＢ相のアナログ信号の除算値（Ｂ／Ａ）になるが、４象限を１象限に変換しているため、計算対象の象限によって除算の関係は変化する。この関係を図１３に示す。この図１３は第１象限に変換した場合の例である。
【０００７】
次に位相差によって発生する誤差について説明する。この誤差は、図１２中のａとｂのタイミングで発生する。現象ａはカウント値はＵＰされたのに内挿値は前の象限にある状態。現象ｂはカウント値はＵＰされていないのに内挿値が次の象限にある状態である。このような位相差により、検出される位置もしくは角度は、図４中にあるように象限が切り替わる前後で現象ａでは正方向に、現象ｂでは負方向に誤差が発生する。このような誤差を含んだ値をフィードバックして位置決め制御を行う場合、象限の切換えタイミングで、誤作動を起こしたり制御系が不安定になる可能性がある。
このような内挿値とカウント値間の位相差による誤差を低減するために、特許文献１、２、３が提案されている。
【０００８】
即ち、特許文献１では、アナログ信号のゼロクロスに対して、２値化信号のエッジの進み／遅れを検出し、この検出によって合成（加算）された位置もしくは角度データを−１／＋１して誤差を補正している。この従来技術では、図よりＡＤ変換したアナログ信号から判別して０から９０ｄｅｇの内挿信号を算出していると考えることはできるが、０から９０ｄｅｇの内挿信号を算出している詳細な説明はない。また、位相差の補正は、カウント値の変化量とリサージュの象限を意味するサイクリック値から行っているが、１サンプリング前のカウント値を記憶しておく必要があったり、サイクリック値と比較する演算が複雑であったりする問題がある。加えて、象限を意味するサイクリック値にアナログ値をデジタル変換した値を使用しているため、ノイズ等によって正しくないサイクリック値を算出する可能性がある。
【０００９】
また、特許文献２では、アナログ信号をデジタル変換した値に基づいて象限を検出し、２逓倍のカウンタと内挿の和が「奇数・偶数」によって位相のずれを検出し補正を行っている。従って、象限の判定にアナログ信号をデジタル変換した値を使用していることから、ノイズ等によって間違った象限を選定してしまう可能性があり、これによって、内挿値に誤差が発生してしまう可能性がある。
特許文献３では、カウント値と内挿値と合成する際、カウンタの最下位Ｂｉｔによって位相のずれを検出し、内挿値を補正している。従って、象限の判定にアナログ信号をデジタル変換した値を使用していることから、ノイズ等によって間違った象限を選定してしまう可能性があり、これによって、内挿値に誤差が発生してしまう可能性がある。
【００１０】
また、安価な装置では、演算器の能力が低いため演算負荷が低いことが要求される。そのため、ＡＤ変換したアナログ信号に対して、ノイズ低減効果のあるデジタルフィルタ等の演算をすることが不可能であったり、できるだけ避けることが要求される。それに加えて、インクジェットプリンタの記録紙の送り機構では、印字性能の向上に伴い位置決め性能の向上も要求される。記録紙の送り機構には、一般的にはＡ相Ｂ相のパルスを出力するパルスエンコーダが取付けられている。このパルスエンコーダの出力はカウンタによってカウントして位置もしくは角度として検出されてフィードバック制御される。また位置決め分解能は、機構系の剛性やドライバ特性の問題を除くと、エンコーダの分解能に依存することになる。よって、パルスエンコーダの分解能を向上させれば良い訳であるが、安価なエンコーダは、樹脂製のコードホイールと呼ばれるスリットを記録した円盤と、ＬＥＤとスリットとフォトセンサや処理回路等からなるエンコーダセンサより構成されているため、コードホイール上のスリットのピッチ間隔や、エンコーダセンサの製作に限界がある。また、コードホイール径を大きくして１回転あたりのスリット数（パルス数）を多くする方法もあるが、機構のレイアウトの問題や、コードホイール自体の剛性の問題もあり、コードホイールの径の拡大も限界がある。また、減速機構の手前にパルスエンコーダを取付ける方法もあるが、減速機構の特性がフィードバックループに入ってこないため、減速機構の特性を補償できないといった問題がある。以上のように画像形成装置のような製品ではパルスエンコーダの位置決め分解能を向上させることは容易ではない。
【００１１】
安価な装置にアナログエンコーダを使用する例として、特許文献７ではアナログ信号のゼロクロス近傍を取り出して、位置信号の分解能を向上させる方法を提案している。しかし、アナログ信号は速度や環境によって振幅が変動し、振幅の変動は、ゼロクロス近傍の傾きが変化することになるため、制御系の比例ゲインが変動してしまうことを意味する。比例ゲイン変動は制御系を不安定にしたり、位置決め性能が低下してしまう可能性がある。これに対して、内挿演算は、Ａ相Ｂ相の振幅が同時に変動すると考えると、アナログ信号の振幅の変化に対してはロバストである。
【００１２】
また、特許文献５では副走査の誤差を低減するために、リニアエンコーダを使用することを提案しているが、このリニアエンコーダのピッチが粗いため、高分解能なロータリエンコーダで補完することを提案している。しかし、リニアエンコーダとロータリエンコーダ間の剛性の問題があり、両エンコーダの位相を合わせることは難しい。また、位相を合わせることが可能であっても、ロータリエンコーダの分解能を向上させるためにはコードホイールの拡大が必要となり、機構レイアウトの問題やコードホイールの剛性の問題から現実的でなくなる。
本発明は、かかる課題に鑑み、エンコーダ等の位置検出器の２相アナログ出力信号を使用した内挿演算値と、２値化信号を使用した４逓倍カウンタの値から高分解能な位置もしくは角度を検出することに加えて、高分解能な位置もしくは角度の誤差をなくす位置検出装置および位置検出方法、それらを搭載した画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明はかかる課題を解決するために、請求項１は、回転駆動体の回転角度や位置、移動体の位置を検出するエンコーダと、該エンコーダから出力される位相の異なるアナログ信号を２値化する２値化手段と、該２値化手段により２値化された夫々のパルス信号のエッジを計数するアップダウンカウンタと、前記アナログ信号を複数ビットのデジタル信号に変換するＡ／Ｄ変換器と、前記２値化手段により２値化された夫々のパルス信号の２値の状態を取得するＩ／Ｏポートと、該Ｉ／Ｏポートから取得される夫々のパルス信号の２値状態に基づいて４つの象限を１つの象限に変換して内挿演算を行う内挿演算部と、を備えたことを特徴とする。
【００１４】
位相の異なる２値化信号は、作成されるときにヒステリシス特性等が入るためノイズに対して変動しにくい。この特性を内挿演算部の象限判定に適用し、内挿演算を行ことにより、ノイズに強い内挿演算部を備えた位置検出装置を提供することができる。加えて、従来からある４逓倍カウンタを利用するための内挿演算部を備えたものである。
【００１５】
請求項２は、前記Ａ／Ｄ変換器により変換された前記位相の異なるアナログ信号のレベルを夫々Ａ、Ｂとして、ＸをＡとＢの除算値(Ｘ＝ｆ（Ａ，Ｂ）)としたときの内挿演算の内挿値をθ＝ｔａｎ-1（Ｘ）として前記内挿演算部により求め、該Ｘの正負の状態によって、前記アップダウンカウンタの計数値と前記内挿値の位相ずれを検出する位相検出部を更に備えたことを特徴とする。
内挿演算の内挿値はθ＝ｔａｎ-1（Ｘ）により求まる。このＸの正負の状態により、位相検出部はアップダウンカウンタの計数値と位相ずれを検出することができる。
【００１６】
請求項３は、前記位相検出部は、前記位相の異なるアナログ信号の何れか一方の正負の状態により、前記位相ずれの方向を検出することを特徴とする。
また位相検出部は、位相の異なるアナログ信号の何れか一方の正負の状態により、位相ずれの方向を検出することができる。即ち、１つの現象はカウント値はＵＰされたのに内挿値は前の象限にある状態であり、もう１つの現象はカウント値はＵＰされていないのに内挿値が次の象限にある状態である。
【００１７】
請求項４は、前記位相補正演算部は、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算部は内挿演算θ＝ｔａｎ-1（Ｘ）に代えてＸ’＝１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行い、前記位相検出部により計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算する位相補正演算部を更に備えたことを特徴とする。
位相ずれ検出によって、位相ずれが検出された場合、内挿演算θ＝ｔａｎ-1（Ｘ）に代えて、Ｘ’＝１／Ｘとして内挿演算θ＝ｔａｎ-1（Ｘ’）を行う。これによって、２値化信号から求めた象限ではなく、Ａ相Ｂ相アナログ信号が実際にある象限の内挿値を求めることができる。このアナログ信号の位相に合わせるために、前記位相検出の状態からカウンタ補正の値に基づいてカウント値を補正する。
【００１８】
請求項５は、前記位相補正演算部は、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算部によりＸ’＝−１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行うと共に、前記位相検出部により計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算することを特徴とする。
内挿演算θ＝ｔａｎ-1（Ｘ）にルックアップテーブルを使用する場合、ＲＯＭ２０８やＲＡＭ２０９内に占める領域を低減したい要求がある。そのために、Ｘが負となる領域を無くせば、ルックアップテーブルは半分の領域で済む。よって、位相ずれが検出された場合（Ｘが負）、内挿演算θ＝ｔａｎ-1（Ｘ）に代えて、Ｘ’＝−１／Ｘとして内挿演算θ＝ｔａｎ-1（Ｘ’）を行う。
【００１９】
請求項６は、前記内挿演算部がθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸとθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をＮとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のＮ−１番目に相当する値、最小値をＸの負方向のＮ／２番目以下に相当する値とすることを特徴とする。
あらかじめθが０〜９０ｄｅｇとなる範囲でθ＝ｔａｎ-1（Ｘ）を算出する。このとき、θの分解能が仕様値以下となるような、所定の分割数ＮでＸ（０〜１の範囲）を分割する。このようにして算出されたθ（ｎ）＝ｔａｎ-1（Ｘ（ｎ））を使用して、ｎ＝０からｎ＝Ｎ−１の範囲のルックアップテーブルを作成する。また、Ｘの値が負となる演算は位相補正に使用する領域であるため、−９０〜０ｄｅｇ全域のルックアップテーブルを必要としない。そこで、負方向は分割数Ｎに対してＮ／２以下のルックアップテーブルを用意しておけばよい。
【００２０】
請求項７は、前記内挿演算部がθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸの正の範囲とθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をｎとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のｎ−１番目に相当する値とすることを特徴とする。
θ＝ｔａｎ-1（Ｘ）の演算においてＸが正の値のみの範囲となるような手段や方法を使用する場合は、ルックアップテーブルはＸが正となる範囲を用意すればよい。これによって、ルックアップテーブルの記憶領域を低減できる。
【００２１】
請求項８は、回転駆動体の回転角度や位置、移動体の位置を検出するエンコーダから出力される位相の異なるアナログ信号を２値化し、２値化された夫々のパルス信号のエッジを計数してアップダウンし、前記アナログ信号を複数ビットのデジタル信号に変換し、前記２値化された夫々のパルス信号の２値の状態を取得することにより、前記夫々のパルス信号の２値状態に基づいて４つの象限を１つの象限に変換して内挿演算を行う内挿演算ステップを備えたことを特徴とする。
本発明は請求項１と同様な作用効果を奏する。
【００２２】
請求項９は、前記位相の異なるアナログ信号のレベルを夫々Ａ、Ｂとして、ＸをＡとＢの除算値（Ｘ＝ｆ（Ａ，Ｂ））としたときの内挿演算の内挿値をθ＝ｔａｎ-1（Ｘ）として前記内挿演算ステップにより求め、該Ｘの正負の状態によって、前記パルス信号のエッジの計数値と前記内挿値の位相ずれを検出する位相検出ステップを更に備えたことを特徴とする。
本発明は請求項２と同様な作用効果を奏する。
請求項１０は、前記位相検出ステップは、前記位相の異なるアナログ信号の何れか一方の正負の状態により、前記位相ずれの方向を検出することを特徴とする。
本発明は請求項３と同様な作用効果を奏する。
【００２３】
請求項１１は、前記位相補正演算ステップは、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算ステップは内挿演算θ＝ｔａｎ-1（Ｘ）に代えてＸ’＝１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行い、前記位相検出ステップにより計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算する位相補正演算ステップを更に備えたことを特徴とする。
本発明は請求項４と同様な作用効果を奏する。
【００２４】
請求項１２は、前記位相補正演算ステップは、前記内挿演算においてθ＝ｔａｎ-1（Ｘ）のＸの状態が負である場合、前記内挿演算ステップによりＸ’＝−１／Ｘとしてθ＝ｔａｎ-1（Ｘ’）の内挿演算を行うと共に、前記位相検出ステップにより計数値の位相が前記内挿値よりも進んでいることを検出した場合、前記計数値に−１を加算し、前記計数値の位相が前記内挿値よりも遅れていることを検出した場合、前記計数値に＋１を加算することを特徴とする。
本発明は請求項５と同様な作用効果を奏する。
【００２５】
請求項１３は、前記内挿演算ステップがθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸとθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をＮとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のＮ−１番目に相当する値、最小値をＸの負方向のＮ／２番目以下に相当する値とすることを特徴とする。
本発明は請求項６と同様な作用効果を奏する。
【００２６】
請求項１４は、前記内挿演算ステップがθ＝ｔａｎ-1（Ｘ）もしくはθ＝ｔａｎ-1（Ｘ’）の内挿演算をＸの正の範囲とθからなるルックアップテーブルを使用して行なう場合、１象限内の分割数をｎとすると、前記ルックアップテーブルのＸとθの最大値を前記Ｘの正方向のｎ−１番目に相当する値とすることを特徴とする。
本発明は請求項７と同様な作用効果を奏する。
【００２７】
請求項１５は、請求項１乃至７の位置検出装置又は請求項８乃至１４の位置検出方法を備えたことを特徴とする。
インクジェットエンジンに使用されているロータリエンコーダやリニアエンコーダをアナログ出力のセンサとして本発明の位置検出装置や方法を使用することによって、インクジェット記録装置の生産性や安定性や性能を向上させることができる。また本発明を応用することによって位置や角度の情報量が増加し、回転体の速度むらを高精度の検出することができるようになるため、電子写真方式の画像形成装置内の無端ベルトや回転体の駆動にも展開できる。
【発明の効果】
【００２８】
本発明によれば、位相の異なる２値化信号は、作成されるときにヒステリシス特性等が入るためノイズに対して変動しにくい。この特性を内挿演算部の象限判定に適用し、内挿演算を行ことにより、ノイズに強い内挿演算部を備えた位置検出装置を提供することができる。加えて、従来からある４逓倍カウンタを利用するための内挿演算部を備えた位置検出装置を提供することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の実施形態に係る位置検出装置の構成ブロック図である。この位置検出装置２００は、モータ（Ｍ）（回転駆動体）２０１の回転角度を検出するエンコーダ（ＥＮＣ）２０２と、エンコーダ２０２から出力される位相の異なるアナログ信号Ａ、Ｂを２値化する２値化回路（２値化手段）２０３と、２値化回路２０３により２値化された夫々のパルス信号Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅのエッジを計数するアップダウンカウンタ２０４と、アナログ信号Ａ、Ｂを複数ビットのデジタル信号に変換するＡ／Ｄコンバータ（Ａ／Ｄ変換器）２０６と、２値化回路２０３により２値化された夫々のパルス信号Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅの２値の状態を取得するＩ／Ｏポート２０５と、アップダウンカウンタ２０４、Ｉ／Ｏポート２０５及びＡ／Ｄコンバータ２０６の各信号に基づいて内挿演算、位相検出及び位相補償を演算する演算器２０７と、演算プログラム等を記憶するＲＯＭ２０８と、データを配置するＲＡＭ２０９と、を備えて構成される。尚、演算器２０７は、Ｉ／Ｏポート２０５から出力される夫々のパルス信号の２値状態に基づいて４つの象限を１つの象限に変換して内挿演算を行う内挿演算部２１０と、アップダウンカウンタ２０４の計数値と内挿値の位相ずれを検出する位相検出部２１１と、位相検出部２１１により計数値の位相の遅れ、進みに基づいて位相を補正する位相補正演算部２１２と、を備えている。
【００３０】
次に、位置検出装置２００の動作について説明する。モータ２０１の回転軸にはロータリエンコーダ２０２が取り付けられている。ロータリエンコーダ２０２はモータの回転角度を検出し、位相が９０ｄｅｇ異なる正弦波もしくは正弦波に近いＡ相Ｂ相のアナログ信号を出力する。Ａ相Ｂ相のアナログエンコーダ信号は２値化回路２０３に入力される。２値化回路２０３では、コンパレータ等からなる回路によって所定の電圧のスレッシュレベルで０もしくは１のパルス信号に変換される。また、一般的に２値化回路中では、アナログ信号のノイズに対してロバストとするために、スレッシュレベルにヒステリシス特性を持たせている。これによって、パルス信号のエッジでのチャタリングによる信号レベルの異常動作を防ぐことができる。またパルス信号Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅはそれぞれのパルスのエッジを検出することによって、４逓倍を行うアップダウンカウンタ２０４に入力され、ＵＰ／ＤＯＷＮカウントされる。このカウント値に所定の定数を乗じることによって、検出対象の回転角度もしくは位置を検出することができる。尚、アップダウカウンタ２０４は２相のエッジを検出する方法の他に、エンコーダ周期よりも十分に速い基準クロックによって２相の信号の遷移状態を検出することにより４逓倍カウントすることも可能である。アップダウカウンタ２０４のカウントデータは演算器２０７に取り込まれる。また、パルス信号Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅはＩ／Ｏ２０５のインポートから演算器２０７に２値の状態を取り込まれる。ロータリエンコーダ２０２の出力のＡ相Ｂ相のアナログ信号は、２値化回路２０３に加えてＡ／Ｄコンバータ２０６にも入力される。Ａ／Ｄコンバータ２０６では、Ａ相Ｂ相のアナログ信号を数ｂｉｔのデジタル信号に変換し、演算器２０７に取り込まれる。演算器２０７のＢＵＳにはＲＯＭ２０８、ＲＡＭ２０９が配置されており、ＲＯＭ２０８内のプログラムやＲＡＭ２０９に配置されたデータに基づいて演算が実行される。演算プログラムは、高速化のためにＲＡＭ２０９上で実行してもよい。また、演算器２０７はＣＰＵやＤＳＰ等から構成され、エンコーダ信号処理専用の物でも制御演算や他の演算プログラムとタイムシェアされて使用されていても良い。また、図１には図示しないホストＣＰＵとの通信手段や周辺機器とのインタフェースが備えられていても良い。
【００３１】
また上記では、パルス信号の２値の状態をＩ／Ｏポート２０５より取得するとしているが、ＡＳＩＣ等によって前記カウンタ２０４等を含んだ周辺回路を構成し、そのＡＳＩＣ等の周辺回路より演算器２０７が直接２値信号の状態をレジスタ等を通して読み取れる構成でも良い。
また、ロータリエンコーダ２０２はモータ２０１の回転軸と同軸上でなく、伝達機構の途中や制御したい軸上に取り付けられていても良い。また、図１では回転系を対象として説明しているが、図２にあるような直動ステージ１１０でも良い。この場合、エンコーダはモータ軸と同軸上のロータリエンコーダでもキャリッジ１１２に取り付けられたリニアエンコーダ１１４でも良い。モータ１１３の回転はボールねじ１１１等によって回転運動を直線運動に変換され、キャリッジ１１２を駆動する。キャリッジ１１２の動きはリニアエンコーダ１１４によって位置情報として検出される。
【００３２】
次に、本発明の内挿演算について説明する。Ｉ／Ｏポート２０５を介して演算器２０７はＡ相Ｂ相の２値化信号の状態を取得し、図３に示すロジックに基づいて内挿演算を行う。本発明の内挿演算は、I〜IVの象限を第１象限（象限I）に変換するものである。図３を参照して説明する。
１）Ａ−ｐｕｌｓｅ＝Ｈｉｇｈ、Ｂ−ｐｕｌｓｅ＝Ｈｉｇｈの時は、Ａ相Ｂ相のアナログ信号のリサージュが象限Iにある。この時の内挿演算は、θ＝ｔａｎ-1（Ｂ／Ａ）となる。式中のＡとＢはＡ／Ｄコンバータ２０６によって取り込まれデジタル変換されたＡ相Ｂ相のアナログ信号であり、Ａ相Ｂ相アナログ信号は、前記２値化信号を取り込むのとほぼ同時のタイミングで、Ａ／Ｄコンバータ２０６により数ｂｉｔのデジタル信号に変換し、演算器２０７に取り込まれている。
２）Ａ−ｐｕｌｓｅ＝Ｌｏｗ、Ｂ−ｐｕｌｓｅ＝Ｈｉｇｈの時は、Ａ相Ｂ相のアナログ信号のリサージュが象限IIにある。この時の内挿演算は、θ＝ｔａｎ-1（−Ａ／Ｂ）となる。
【００３３】
３）Ａ−ｐｕｌｓｅ＝Ｌｏｗ、Ｂ−ｐｕｌｓｅ＝Ｌｏｗの時は、Ａ相Ｂ相のアナログ信号のリサージュが象限IIIにある。この時の内挿演算は、θ＝ｔａｎ-1（−Ｂ／−Ａ）＝ｔａｎ-1（Ｂ／Ａ）となる。
４）Ａ−ｐｕｌｓｅ＝Ｈｉｇｈ、Ｂ−ｐｕｌｓｅ＝Ｌｏｗの時は、Ａ相Ｂ相のアナログ信号のリサージュが象限IVにある。この時の内挿演算は、θ＝ｔａｎ-1（Ａ／−Ｂ）＝ｔａｎ-1（−Ｂ／Ａ）となる。
この内挿演算によって、図４に示される内挿値（象限の切り替わりごとに変化する鋸状の信号）が算出される。
上記の内挿演算は、演算器２０７中に内挿演算部２１０として構成される。ここでは、内挿演算を第１象限（象限I）に変換するものとして説明したが、別の象限１つに変換しても良い。また、図３はアナログ信号が正の場合に２値化信号がＨｉｇｈに、アナログ信号が負の場合にＬｏｗとなるものとして、内挿演算の式を説明したが、２値信号のロジックが反転している場合もある。加えて、変換する象限が異なる場合は、ｔａｎ-1の式も異なってくる。
【００３４】
次に、本発明の位相検出について説明する。上記内挿演算ではθ＝ｔａｎ-1（Ｘ）のＸを求める演算を象限によって変更することを説明したが、図３に基づいて算出したＸが負の値である場合、Ａ相Ｂ相の２値化信号によって選択された象限ではないことになる。よって、前記Ｘが負である場合、カウント値と内挿値に位相ずれが発生していることになる。位相ずれが検出された場合、２値化回路のスレッシュレベルやヒテリシス特性の調整等を行うことによって、カウント値と内挿値の位相ずれを低減することが可能になる。
次に、位相検出に加えて、以下では、位相ずれの方向（進み／遅れ）の検出を説明する。演算器２０７では、内挿演算において２値化信号Ａ−ｐｕｌｓｅ、Ｂ−ｐｕｌｓｅの状態から現在の象限が検出できている。前記現在の象限と、Ａ相アナログもしくはＢ相アナログ信号どちらか一方の正負の状態から位相ずれの状態を検出する。上記で説明した位相検出において、位相ずれがあることを判定した後、図５に示す判定演算を行う。まず、図１２により位相ずれの定義を行う。回転方向は、正の方向でカウントＵＰする方向を考える。
現象ａ：カウント値はカウントＵＰされたが内挿値は前の象限にある（カウント値の進み）。
現象ｂ：カウンタはカウントＵＰされていないが内挿値は次の象限にある（カウント値の遅れ）。
【００３５】
次に、図５を参照してＡ相アナログ信号を使用して判定する例を説明する。図５にはＢ相アナログ信号を使用する場合についても合わせて記載してある。
１）内挿演算によって象限Iであるとき、Ａ相アナログ信号が正であれば、現象ａ（カウント値の進み）となる。Ａ相アナログ信号が負であれば、現象ｂ（カウント値の遅れ）となる。
２）象限IIであるとき、Ａ相アナログ信号が正であれば、現象ａ（カウント値の進み）となる。Ａ相アナログ信号が負であれば、現象ｂ（カウント値の遅れ）となる。
３）象限IIIであるとき、Ａ相アナログ信号が負であれば、現象ａ（カウント値の進み）となる。Ａ相アナログ信号が正であれば、現象ｂ（カウント値の遅れ）となる。
４）象限IVであるとき、Ａ相アナログ信号が負であれば、現象ａ（カウント値の進み）となる。Ａ相アナログ信号が正であれば、現象ｂ（カウント値の遅れ）となる。
以上のように位相ずれの状態を検出し、２値化回路のスレッシュレベルやヒテリシス特性の調整等を行うことによって、カウント値と内挿値の位相ずれを低減することが可能になる。上記の位相検出は、演算器２０７中に位相検出部２１１として構成される。
【００３６】
次に、位相のずれを検出したことに基づいて値を補正する位相補正演算について説明する。本発明では、アナログ信号の位相を基準として、カウント値を補正するものとする。位相ずれ検出によって、位相ずれが検出された場合、内挿演算θ＝ｔａｎ-1（Ｘ）に代えて、Ｘ’＝１／Ｘとして内挿演算θ＝ｔａｎ-1（Ｘ’）を行う。これによって、２値化信号から求めた象限ではなく、Ａ相Ｂ相アナログ信号が実際にある象限の内挿値を求めることができる。このアナログ信号の位相に合わせるために、前記位相検出の状態から図５に示すカウンタ補正の値に基づいてカウント値を補正する。
１）現象ａを検出：カウント値を−１する。
２）現象ｂを検出：カウント値を＋１する。
また、内挿演算θ＝ｔａｎ-1（Ｘ）にルックアップテーブルを使用する場合、ＲＯＭ２０８やＲＡＭ２０９内に占める領域を低減したい要求がある。そのために、Ｘが負となる領域を無くせば、ルックアップテーブルは半分の領域で済む。よって、位相ずれが検出された場合、内挿演算θ＝ｔａｎ-1（Ｘ）に代えて、Ｘ’＝−１／Ｘとして内挿演算θ＝ｔａｎ-1（Ｘ’）を行う。位相補正演算は上記説明と同様に行う。上記の位相補正演算は、演算器２０７中に位相補正演算部２１２として構成される。
【００３７】
次に本願のルックアップテーブルについて説明する。あらかじめθが０〜９０ｄｅｇとなる範囲でθ＝ｔａｎ-1（Ｘ）を算出する。このとき、θの分解能が仕様値以下となるような、所定の分割数ＮでＸ（０〜１の範囲）を分割する。このようにして算出されたθ（ｎ）＝ｔａｎ-1（Ｘ（ｎ））を使用して、ｎ＝０からｎ＝Ｎ−１の範囲のルックアップテーブルを作成する。また、Ｘの値が負となる演算は位相補正に使用する領域であるため、−９０〜０ｄｅｇ全域のルックアップテーブルを必要としない。そこで、負方向は分割数Ｎに対してＮ／２以下のルックアップテーブルを用意しておけばよい。
ルックアップテーブルでは、Ｘの値によって、ｔａｎ-1（Ｘ）の記憶領域の番地ｎを参照することによって、θの値を検出できる。
【００３８】
ここでは、ＸをＮ分割することを説明したが、よりルックアップテーブルの領域を小さくするためには、θをθの分解能以下の等間隔でＭ分割する方法もある（Ｍ＞＞Ｎ）。しかし、この場合は、Ｘが等間隔でなくなるためルックアップテーブルを検索するための演算負荷が大きくなる。また、θ＝ｔａｎ-1（Ｘ）の演算においてＸが正の値のみの範囲となるような手段や方法を使用する場合は、ルックアップテーブルはＸが正となる範囲を用意すればよい。これによって、ルックアップテーブルの記憶領域を低減できる。尚、ルックアップテーブルはＲＯＭ２０８やＲＡＭ２０９内にあらかじめ用意しておくことによって実現が可能である。
【００３９】
以上のようにして求められたカウント値ｃｏｕｎｔと内挿値θから角度や位置に変換するためには、
ｐｏｓｉｔｉｏｎ＝Ａ×ｃｏｕｎｔ＋Ｂ×θ      （１）
の演算を行えばよい。ここで、ＡとＢは変換用の係数である。これによって、従来カウント値ｃｏｕｎｔしか検出できなかったものに対して、カウント値を内挿値θで補完でき、位置や角度の検出分解能を向上させることができる。この値をフィードバック、もしくは速度情報に変換してフィードバックすることによって、情報量が増加し制御系の安定化や高性能化を図ることができる。
【００４０】
次に、演算器２０７の動作を説明する。演算器２０７はアップダウンカウンタ２０４やＩ／Ｏポート２０５、Ａ／Ｄコンバータ２０６より各データをデジタルデータに変換して取得する。各データは、同期クロックによるデータラッチ手段や演算器のもつタイマー割り込み等によって管理され、ほぼ同期したタイミングで読み込まれる。演算器２０７はＲＯＭ２０８やＲＡＭ２０９にあるプログラムによって図６のフローチャートに示すステップで内挿演算を行い、位相補正演算を行う。
【００４１】
図６は演算器の動作を説明するフローチャートである。まず、デジタル変換されたＡ相Ｂ相アナログ信号と２値化信号を使用して内挿演算が実行される（Ｓ２）。続いて、内挿演算のθ＝ｔａｎ-1（Ｘ）のＸの符号によって位相のずれを検知し、位相ずれの現象ａ現象ｂを検知する（Ｓ３）。位相ずれが無いとステップＳ９に進む。一方ステップＳ４で位相ずれがあると、位相ずれの現象がａかｂかを判定する（Ｓ５）。現象ａ（カウント値の進み）であることを判定すると、カウント値を−１する（Ｓ６）。一方、ステップＳ５で現象ｂである場合、カウント値を＋１する（Ｓ７）。次に、θ＝ｔａｎ-1（Ｘ）のＸを変更し内挿値を求める（Ｓ８）。そして求められたカウント値と内挿値に所定の変換係数Ａ、Ｂを乗算した後、加算する（Ｓ９）ことによって、位置や角度の検出分解能を向上させることができる。
【００４２】
図７は、本発明に係る紙搬送装置を備えたインクジェット記録装置の一例を示す断面構成図である。この図に示すインクジェット記録装置１００は、プリンタ部５０の上方にスキャナ部３０を配置し、複写装置として構成されている。スキャナ部３０とプリンタ部５０の間には排紙部４０が形成されている。
スキャナ部３０は、コンタクトガラス３１の下方に走査手段３２が走行可能に配設されており、光源により照明された原稿からの反射光をミラー・レンズ等を介してＣＣＤ３３に導き、原稿画像の読み取りが行われる。コンタクトガラス３１の上方には、圧板３４が開閉可能に設けられている。
プリンタ部５０において、下方に配置された給紙カセット２７から排紙部４０に到る記録紙搬送路が図に一点鎖線で示すように形成され、その記録紙搬送路中の所定個所に搬送ローラ２５が適宜設置されている。なお、符号２４は給紙ローラ、符号２６は排紙ローラである。また、手差しトレイ２８が装置側面に設けられ、この手差しトレイ２８からも給紙ローラ２９を介して記録紙が給送される。
【００４３】
インクジェットエンジン２０は記録紙搬送装置１を有しており、本実施形態では静電吸着ベルトを用いて記録紙を副走査方向に搬送するシステムを採用している。静電吸着ベルトによる搬送システムは従来のローラ搬送方式に比べて安定した紙送りが可能である。記録紙搬送装置１の上に位置するキャリッジ２１は、印字ヘッド２２を搭載して主走査方向（図面に垂直な方向）に往復移動し、ヘッド２２からインク滴を吐出して印字を行う。本例の印字ヘッド２２はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｂｋ）の各色毎に１ヘッドの４ヘッド構成である。ただしヘッド数はこれに限らず、２色で１ヘッドの２ヘッド構成等でも良い。また、主走査方向に往復移動しないラインヘッドでも良い。
本例のインクジェット記録装置１００は、各色インクカートリッジ２３を印字ヘッドとは別に搭載し、このカートリッジ２３内のインクが図示しない供給チューブを介して印字ヘッド２２に供給される。各色インクカートリッジをヘッドとは別に搭載する方式は、プリントの高速化に伴うインク消費の増大に対応する大容量タイプのカートリッジを使用可能であり、ビジネスユーズに適した方式である。ただしインク供給方式は、ヘッドとカートリッジ一体のタイプの構成でも良い。
【００４４】
図８は、記録紙搬送装置１の構成を詳しく示す詳細図である。この図において、記録紙を副走査方向に搬送する搬送手段としての静電吸着ベルト２は無端ループ状に形成され、搬送ローラ３とテンションローラ４とに掛け渡されている。静電吸着ベルト２に電荷を付与する帯電ローラ５、静電吸着ベルト２を除電するための除電ブラシ６、静電吸着ベルト２をクリーニングするためのクリーニングブレード７が、それぞれ静電吸着ベルト２の外周面に圧接されている。帯電ローラ５、除電ブラシ６及びクリーニングブレード７は、ブラケット１６に支持されている。ブラケット１６には、クリーニングブレード７により静電吸着ベルト２から除去した紙粉やインク汚れ等を貯留する回収部が設けられている。
加圧板１４に支持された加圧コロ１３が、搬送ローラ３に対向して配置されている。加圧板１４の先端には先端加圧コロ１５が支持されている。この先端加圧コロ１５は、静電吸着ベルト２の上辺部の内側に配置されたプラテン１０（図９参照）に対し、静電吸着ベルト２を押し付ける働きをする。
搬送ローラ３の側方には入口ガイド部材３５が配置されており、給紙部から給送されてきた記録紙を、搬送ローラ３（静電吸着ベルト２）と加圧板１４の間に案内する。静電吸着ベルト２の上面に静電的に吸着された記録紙は、図において反時計回りに回動する静電吸着ベルト２によって図の右から左方向、すなわち副走査方向に搬送される。
テンションローラ４の下流側には、排紙ローラ１７と拍車１８からなる排紙ローラ対が設けられている。テンションローラ４部には分離爪１９が設けられており、分離爪１９によって静電吸着ベルト２から分離された記録紙は、排紙ローラ１７と拍車１８からなる排紙ローラ対によって下流側に送られる。
搬送ローラ３の軸には、コードホイール８が装着されている。コードホイール８には図示しないスリットが形成されており、該スリットを検出するための透過型のエンコーダセンサ９が設けられている。コードホイール８とセンサ９で、ロータリエンコーダを構成する。
【００４５】
図１０は上記で説明した記録紙搬送装置にも使用されているベルト搬送機構の伝達機構図である。モータ２２１が発生した駆動力は、モータプーリ２２２とタイミングベルト２２４と搬送ローラ３の軸の片端面に取り付けられているプーリ２２３からなる減速機構を介して、搬送ローラ３へと伝達される。前記コードホイール８は、プーリ２２３と同軸上もしくはプーリ２２３が取り付けられている搬送ローラ３の軸の片端面とは反対となる片端面に取り付けられている。また、エンコーダセンサとコードホイールからなるロータリエンコーダはモータ軸と同軸上に取り付けられていても良い。
また、静電吸着ベルトの動きを直接検出するリニアスケールを使用する場合を説明する。コードホイールやエンコーダセンサに代えて、静電吸着ベルト２の裏面には図示しないリニアスケールが形成されている。リニアスケールは、例えばベルト裏面へのアルミ蒸着により形成する（アルミ蒸着してレーザで飛ばして縞模様を形成する）ことができる。使用するリニアスケールはフォトマスクにより製作したもの等、多々あるが製造方法は限定しない。このリニアスケールは、ベルト裏面に配置されたプラテン１０により邪魔されない所定部位に設けられたものである。ベルト２のループ内には、上記リニアスケールを読み取るための反射型のエンコーダセンサ１１が配置されている。ベルト裏面に形成されたリニアスケールとセンサ１１で、リニアエンコーダを構成する。また、本例では、ベルト裏側にリニアスケールを形成したが、ベルト表面やベルト端面等ベルトの位置が計測できる構成であれば良い。
【００４６】
上記のようなインクジェットエンジンに使用されているロータリエンコーダやリニアエンコーダをアナログ出力のセンサとし、本願の構成や動作・方法を使用することによってインクジェット記録装置の生産性や安定性や性能を向上させることができる。
ここでは、間欠駆動される機構を搭載したインクジェット記録装置について説明したが、本願を応用することによって位置や角度の情報量が増加し、回転体の速度むらを高精度の検出することができるようになるため、電子写真方式の画像形成装置内の無端ベルトや回転体の駆動にも展開できる。
以上の通り本発明によれば、位相の異なる２値化信号は、作成されるときにヒステリシス特性等が入るためノイズに対して変動しにくい。この特性を内挿演算部の象限判定に適用し、内挿演算を行ことにより、ノイズに強い内挿演算部を備えた位置検出装置を提供することができる。加えて、従来からある４逓倍カウンタを利用するための内挿演算部２１０を備えた位置検出装置２００を提供することができる。
また、簡単な演算によって位相ずれを検出できる位相検出部２１１を備えた位置検出装置２００を提供することができる。
【００４７】
また、簡単な演算によりカウント値と内挿値の位相ずれの方向を検出できる位相検出部２１１を備えた位置検出装置２００を提供することができる。
また、カウント値と内挿値の位相ずれを検出した場合の演算手段と、カウント値の補正手段を備えた位置検出装置２００を提供することができる。
また、内挿演算に負の演算を行わないようにした演算手段を備え、より演算を単純化もしくはルックアップテーブル等の記憶手段の容量を低減できる位置検出装置２００を提供することができる。
【００４８】
また、ルックアップテーブルを使用し、かつ、ルックアップテーブルの記憶領域を制限することによって、演算負荷の低減と記憶領域の低減を可能とする内挿演算部２１０を備えた位置検出装置２００を提供することができる。
また、ルックアップテーブルを使用し、かつ、ルックアップテーブルの記憶領域を正の範囲に限定することによって、演算負荷の低減と、より記憶領域の低減を可能とする内挿演算部２１０を備えた位置検出装置２００を提供することができる。
また、請求項１乃至７の位置検出装置２００又は請求項８乃至１４の位置検出方法を備えることによって、ノイズに強く安定で、パルスエンコーダを使用する場合と比較して大幅なコストアップを伴わず高分解能化が可能となり、高精度な画像を形成できる画像形成装置を提供することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係る位置検出装置の構成ブロック図である。
【図２】直動ステージの動作を説明するための図である。
【図３】各象限におけるＡ、Ｂパルスと内挿演算の関係を示す図である。
【図４】位相差により、検出される位置もしくは角度が誤差を発生する様子を示すタイミングチャートである。
【図５】判定演算の一覧を示す図である。
【図６】本発明の演算器の動作を説明するフローチャートである。
【図７】本発明に係る紙搬送装置を備えたインクジェット記録装置の一例を示す断面構成図である。
【図８】記録紙搬送装置の構成を詳しく示す詳細図である。
【図９】静電吸着ベルト部分の拡大図である。
【図１０】ベルト搬送機構の伝達機構図である。
【図１１】Ａ相とＢ相の９０ｄｅｇ位相の異なる正弦波状の信号の内挿演算の図である。
【図１２】誤差の種類を説明する模式図である。
【図１３】対象の象限と内挿演算の関係を示す図である。
【符号の説明】
【００５０】
２００  位置検出装置、２０１  モータ、２０２  エンコーダ、２０３  ２値化回路、２０４  アップダウンカウンタ、２０５  Ｉ／Ｏポート、２０６  Ａ／Ｄコンバータ、２０７  演算器、２０８  ＲＯＭ、２０９  ＲＡＭ、２１０  内挿演算部、２１１  位相検出部、２１２  位相補正演算部
【図１】
2007198805.tif 000003
【図２】
2007198805.tif 000004
【図３】
2007198805.tif 000005
【図４】
2007198805.tif 000006
【図５】
2007198805.tif 000007
【図６】
2007198805.tif 000008
【図７】
2007198805.tif 000009
【図８】
2007198805.tif 000010
【図９】
2007198805.tif 000011
【図１０】
2007198805.tif 000012
【図１１】
2007198805.tif 000013
【図１２】
2007198805.tif 000014
【図１３】
2007198805.tif 000015