(57)【要約】【課題】  出力バッファの出力動作タイミングの遅れを小さく抑えたまま、クロストークによる信号波形の乱れを十分に防止することができるデータ送信回路を提供する。【解決手段】  物理的に複数本配列された信号伝送線それぞれに対応して、それぞれが互いに状態遷移速度が異なる２つの出力バッファの組で構成されてなる状態遷移速度の切替えが自在な切替式出力バッファを備えた切替式出力バッファ部１１と、直前の送信データと今回の送信データとの間の状態変化検出信号Ｂを出力する状態変化検出部１２と、その状態変化検出信号Ｂに基づいて、切替式出力バッファ部１１それぞれの状態遷移速度を切り替える出力バッファ制御部１３とを備えた。【選択図】  図１
2007323261.tif 000002
【特許請求の範囲】
【請求項１】
物理的に複数本配列された信号伝送線に向けてデジタルデータを送り出すデータ送信回路において、
前記信号伝送線それぞれに対応して備えられた、状態遷移速度の切替えが自在な切替式出力バッファと、
前記信号伝送線に向けて直前に送信したデータと該信号伝送線に向けて今回送信しようとしているデータとの間の状態変化パターンを検出する状態変化検出部と、
前記状態変化検出部で検出された状態変化パターンに基づいて、前記切替式出力バッファそれぞれの状態遷移速度を切り替える出力バッファ制御部とを備えたことを特徴とするデータ送信回路。
【請求項２】
前記切替式出力バッファそれぞれが、互いに状態遷移速度が異なる複数の出力バッファの組で構成され、
前記出力バッファ制御部は、前記切替式出力バッファそれぞれについて、該切替式出力バッファを構成する複数の出力バッファのうちのいずれか１つの出力バッファに切り替えるものであることを特徴とする請求項１記載のデータ送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理的に複数本配列された信号伝送線に向けてデジタルデータを送り出すデータ送信回路に関する。
【背景技術】
【０００２】
プリント基板上で隣接して配列されている２本の信号伝送線のうちの一方の信号伝送線を伝送している信号が‘Ｌ’レベルから‘Ｈ’レベル（もしくは‘Ｈ’レベルから‘Ｌ’レベル）に変化すると、その信号の立上りや立下りで生じる電流変化や電圧変化、および、相互インダクタンスや相互キャパシタンスの作用により、他方の信号伝送線を伝送している信号の電位が変動する、いわゆるクロストーク現象が発生する。このクロストーク現象は、信号伝送線間の隣接距離が短い場合、信号伝送線間の平行区間が長い場合、信号伝送線を伝送する信号の立上り時間が速い場合等に、より顕著となることが知られている。
【０００３】
データバスに接続された半導体デバイス間でデータの送受信を行なう場合、複数のビットが同じタイミングで同方向（‘Ｌ’レベルから‘Ｈ’レベル（もしくは‘Ｈ’レベルから‘Ｌ’レベル）の方向）に変化する場合、複数の信号伝送線によるクロストークが、ある信号伝送線を伝送している信号に重畳し、当該信号伝送線やその周囲の信号伝送線を伝送している信号波形の乱れが大きくなる。すると、‘Ｌ’レベルと‘Ｈ’レベルとの状態判定の電圧閾値を超えてしまう恐れがあり、誤動作の原因になる。また、信号波形の乱れがさらに大きくなり、半導体デバイスに備えられた出力バッファの定格電圧を超えるほどの電位になってしまうと、その半導体デバイスを損傷してしまう恐れもあり、その場合システムにとって重大な問題となる。
【０００４】
このような問題を解決するために、各出力バッファの入力信号の遅延を個別に制御して、複数の出力バッファの出力論理が一斉に切り替えられる際に発生する誤動作を防止する技術が提案されている（特許文献１参照）。
【特許文献１】特開平６−１０４７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述した特許文献１に提案された技術は、複数の出力バッファの出力動作タイミングを時間的にずらして遅延制御するものであるため、複数の出力バッファの動作タイミングが遅れるという問題を抱えている。近年、半導体デバイスを中心とするシステム全体の性能向上のために、ＣＰＵやメモリなど個々のデバイスが高速化し、それらデバイス間でのデータのやり取りで必要なデータ幅（バス幅）が増大し、データバス上で伝送される信号の周波数がより高くなり、さらにプリント基板自体の省スペース化も必須となっているため、クロストークによる信号波形の乱れは増加方向にある。従って、出力バッファの出力動作タイミングの遅れを小さく抑えたまま、クロストークによる信号波形の乱れを防止する技術は重要である。
【０００６】
本発明は、上記事情に鑑み、出力バッファの出力動作タイミングの遅れを小さく抑えたまま、クロストークによる信号波形の乱れを十分に防止することができるデータ送信回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成する本発明のデータ送信回路は、物理的に複数本配列された信号伝送線に向けてデジタルデータを送り出すデータ送信回路において、
上記信号伝送線それぞれに対応して備えられた、状態遷移速度の切替えが自在な切替式出力バッファと、
上記信号伝送線に向けて直前に送信したデータとその信号伝送線に向けて今回送信しようとしているデータとの間の状態変化パターンを検出する状態変化検出部と、
上記状態変化検出部で検出された状態変化パターンに基づいて、上記切替式出力バッファそれぞれの状態遷移速度を切り替える出力バッファ制御部とを備えたことを特徴とする。
【０００８】
クロストークによる誤動作が起きやすい箇所とは、例えば連続する３ビット以上が同方向に変化する場合（０００→１１１、１１１→０００など）を想定する。また「連続する」とは、回路内部でのビット順（ｂｎ，ｂｎ−１，ｂｎ−２，…，ｂ１，ｂ０）ではなく、プリント基板上での配線順とする（回路内部でのビット順そのままの並びでプリント基板上に配線されるとは限らないため）。例えば、データバス幅が４ビットの場合、デバイス内部でのビット順ｂ３，ｂ２，ｂ１，ｂ０がプリント基板上でｂ２，ｂ３，ｂ１，ｂ０の順に配線されていれば、（ｂ２，ｂ３，ｂ１）または（ｂ３，ｂ１，ｂ０）が同時に変化するときが上記切替式出力バッファそれぞれの状態遷移速度の切り替えの対象となる。
【０００９】
本発明のデータ送信回路は、物理的に複数本配列された信号伝送線それぞれに対応して備えられた、状態遷移速度の切替えが自在な切替式出力バッファを備え、直前に送信したデータと今回送信しようとしているデータとの間の状態変化パターンを検出し、検出された状態変化パターンに基づいて、上記切替式出力バッファそれぞれの状態遷移速度を切り替えるものである。このため、隣接するビットが同方向に同タイミングで変化する場合には、その箇所でクロストークによる誤動作等が起きやすいと判定されて、例えば連続する３ビットの中心ビットの信号の立上り（もしくは立下り）時間が長くなるような切替式出力バッファに切り替えられて、外部に出力される。このようにすることにより、外部に出力される信号の立上り（もしくは立下り）が緩やかになるため、このビットに起因したプリント基板上でのクロストークが小さくなることに加え、隣接ビットと比べて信号変化のタイミングもずれるため、複数ビットに起因するクロストークが重畳して波形の乱れが大きくなる現象も抑制することができる。また、従来の、複数の出力バッファの出力動作タイミングを時間的にずらして遅延制御する技術と比較し、出力バッファの出力動作タイミングの遅れを小さく抑えたまま、クロストークによる信号波形の乱れを十分に防止することができる。
【００１０】
ここで、上記切替式出力バッファそれぞれが、互いに状態遷移速度が異なる複数の出力バッファの組で構成され、
上記出力バッファ制御部は、上記切替式出力バッファそれぞれについて、それら切替式出力バッファを構成する複数の出力バッファのうちのいずれか１つの出力バッファに切り替えるものであることが好ましい。
【００１１】
このようにすると、複数のビットそれぞれに対応する複数の切替式出力バッファの出力動作タイミングの遅れを簡単に制御することができる。
【発明の効果】
【００１２】
本発明によれば、出力バッファの出力動作タイミングの遅れを小さく抑えたまま、クロストークによる信号波形の乱れを十分に防止することができるデータ送信回路を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施の形態を説明する。
【００１４】
図１は、本発明のデータ送信回路の一実施形態の回路構成を示す図である。
【００１５】
図１に示すデータ送信回路１０は、半導体デバイス１の出力部に設けられており、このデータ送信回路１０は、物理的に複数本（ここでは８本）配列された信号伝送線に向けてデジタルデータを送り出すデータ送信回路である。
【００１６】
このデータ送信回路１０には、切替式出力バッファ部１１と、状態変化検出部１２と、出力バッファ制御部１３とが備えられている。
【００１７】
切替式出力バッファ部１１には、物理的に８本配列された信号伝送線それぞれに対応して備えられた、状態遷移速度の切替えが自在な切替式出力バッファが備えられている。これらの切替式出力バッファは、それぞれ、互いに状態遷移速度が異なる２つの出力バッファの組で構成されている。
【００１８】
状態変化検出部１２は、上記信号伝送線に向けて直前に送信したデータとそれら信号伝送線に向けて今回送信しようとしているデータとの間の状態変化パターンを検出する。
【００１９】
出力バッファ制御部１３は、状態変化検出部１２で検出された状態変化パターンに基づいて、切替式出力バッファ部１１に備えられた切替式出力バッファそれぞれの状態遷移速度を切り替える。詳細には、この出力バッファ制御部１３は、切替式出力バッファそれぞれについて、切替式出力バッファを構成する２つの出力バッファのうちのいずれか１つの出力バッファに切り替えるものである。以下、具体的に説明する。
【００２０】
状態変化検出部１２には、半導体デバイス１の内部回路から出力された内部回路出力信号Ａが入力される。この内部回路出力信号Ａは、８ビットの送信データであり、この状態変化検出部１２は、直前に送信したデータ（直前データ）を保持しておき、それらのデータと今回送信しようとしているデータ（今回データ）とをビットごとに比較し、直前データと今回データとの間で状態の変化がある場合（‘Ｌ’レベルから‘Ｈ’レベル（もしくは‘Ｈ’レベルから‘Ｌ’レベル）の場合）には、そのビットに対する状態変化検出フラグに１を設定する。状態変化がない場合（‘Ｈ’レベルから‘Ｈ’レベル（もしくは‘Ｌ’レベルから‘Ｌ’レベル）の場合）には、状態変化検出フラグに０を設定する。これを全ビット（８ビット）に対して行ない、上述した状態変化パターンを表わす８ビットの状態変化検出信号Ｂとして出力バッファ制御部１３に向けて出力する。さらに、状態変化検出部１２は、状態変化検出信号Ｂを出力した後は直前データを破棄し、今回データを新たに保持し、次の送信データが入力されたときの処理に備える。
【００２１】
出力バッファ制御部１３には、８ビットの内部回路出力信号Ａと８ビットの状態変化検出信号Ｂが入力される。ここでは、先ず、各ビットにおける内部回路出力信号Ａと状態変化検出信号Ｂを組として考え、全ビットについて、この組をリスト化する。この組が同じパターンで連続しているとき、直前データと今回データでは隣接する複数の信号伝送線（即ち、プリント基板上で隣接して配線されている複数の信号伝送線）における複数ビットが同方向に同タイミングで切り替えられている（スイッチングしている）ことを表わしており、クロストークによる波形のひずみが大きくなることを示唆している。３ビット連続して同じパターンが続いたときはクロストークの影響が大きい可能性があると判定し、その中心のビットに対するバッファ切替フラグに１を設定する。連続する３ビットのうちの両端のビットおよびその他のビットに対してはバッファ切替フラグに０を設定する。これを全ビット（８ビット）に対して行ない、８ビットのバッファ切替信号Ｃとして切替式出力バッファ部１１に向けて出力する。
【００２２】
切替式出力バッファ部１１には、８ビットの内部回路出力信号Ａと８ビットのバッファ切替信号Ｃが入力される。この切替式出力バッファ部１１には、各ビットについて、２種類の状態遷移速度を有する２種類の出力バッファが設けられている。即ち、信号の立上り部分の遷移速度が通常の遷移速度である出力バッファ（通常の出力バッファ）と、それに比べて信号の立上り部分の遷移速度が緩やかな出力バッファ（立上りの緩やかな出力バッファ）とが設けられており、この切替式出力バッファ部１１では、各ビットに対応したバッファ切替信号Ｃにより、使用する出力バッファが選択される。ここで、バッファ切替信号Ｃが０のときは、そのビットでは通常の出力バッファが使用される。また、バッファ切替信号Ｃが１のときは、そのビットでは立上りの緩やかな出力バッファが使用される。このようにして、半導体デバイス１の内部回路から出力された内部回路出力信号Ａが、半導体デバイス１の外部のデータバス上に回路出力信号Ｄとして出力される。
【００２３】
本実施形態のデータ送信回路１０では、直前の送信データと今回の送信データとを比較し、隣接するビットが同方向に同タイミングで変化する場合にはその箇所でクロストークによる誤動作等が起きやすいと判定されて、それら連続する３ビットの中心ビットの信号（回路出力信号Ｄのうちの中心ビットの信号）の立上り時間が長くなるように出力バッファが切り替えられて、半導体デバイス１の外部のデータバス上に出力される。このように、８ビットのデータで表わされる回路出力信号Ｄのうちのあるビットの信号の立上りが緩やかになることで、このビットに起因したプリント基板上でのクロストークが小さくなることに加え、隣接ビットと比べて信号変化のタイミングもずれるため、複数ビットに起因するクロストークが重畳して波形の乱れが大きくなる現象も抑制することができる。また、従来の、複数の出力バッファの出力動作タイミングを時間的にずらして遅延制御する技術と比較し、出力バッファの出力動作タイミングの遅れを小さく抑えたまま、クロストークによる信号波形の乱れを十分に防止することができる。
【００２４】
図２は、８ビットの送信データにおける状態変化検出信号を生成する様子を示す図である。
【００２５】
８ビットの送信データ｛ｂ７，ｂ６，…，ｂ１，ｂ０｝において、直前（ｎ−１）に送信したデータが｛０，０，０，１，１，１，０，０｝、今回（ｎ）送信しようとするデータが｛１，１，１，１，０，０，０，０｝、次回（ｎ＋１）に送信しようとするデータが｛１，０，０，０，０，１，１，１｝であるものとする。８ビットの送信データ｛ｂ７，ｂ６，…，ｂ１，ｂ０｝を送信しようとするとき、状態変化検出部１２では、直前（ｎ−１）に送信されて保持しているデータ｛０，０，０，１，１，１，０，０｝と、今回（ｎ）送信しようとするデータ｛１，１，１，１，０，０，０，０｝とがビット毎に比較されて、状態が変化するビットが検出され、そのビットに対する状態変化検出フラグに１が設定される。そして状態が変化しないビットに対しては状態変化検出フラグに０が設定される。即ち、この場合では｛１，１，１，０，１，１，０，０｝というデータで表わされる状態変化検出信号Ｂが、出力バッファ制御部１３に向けて送信される。そして、直前（ｎ−１）に送信されて保持しているデータ｛０，０，０，１，１，１，０，０｝が破棄されて、今回（ｎ）送信しようとするデータ｛１，１，１，１，０，０，０，０｝が、次回のデータ送信時に備えて保持される。
【００２６】
図３は、図２に示す状態変化検出信号と今回（ｎ）送信しようとするデータとから得られたリスト、およびバッファ切替信号を示す図である。
【００２７】
出力バッファ制御部１３では、状態変化検出部１２から出力された状態変化検出信号Ｂを表わすデータ｛１，１，１，０，１，１，０，０｝と今回（ｎ）送信しようとするデータ｛１，１，１，１，０，０，０，０｝とから｛（１，１），（１，１），（１，１），（０，１），（１，０），（１，０），（０，０），（０，０）｝というリストを得る。このリストでは、ビットｂ７、ｂ６、ｂ５で（１，１）というパターンが３つ連続している。このため、この付近でのクロストークが大きくなる可能性があると判定され、その中心であるビットｂ６に対してバッファ切替フラグとして１が設定される。両端のビットｂ７、ｂ５のバッファ切替フラグには０がセットされる。また、他の部分では３つ以上連続していないため、バッファ切替フラグには０がセットされる。従って、バッファ切替信号Ｃを表わすデータとして｛０，１，０，０，０，０，０，０｝が出力される。
【００２８】
切替式出力バッファ部１１では、出力バッファ制御部１３から出力されたバッファ切替信号Ｃを受けて、ビットｂ６に対応して備えられた切替式出力バッファを構成する立上りの緩やかな出力バッファに切り替え、その他のビットでは通常の出力バッファを使用するように設定される。このようにして、内部回路出力信号Ａが切替式出力バッファ部１１を経由して半導体デバイス１の外部のデータバス上に回路出力信号Ｄとして出力される。
【００２９】
その結果、クロストークの影響が大きいと予想されたビットｂ７〜ｂ５の近辺では、ビットｂ６の立上りが緩やかになったことにより全体的なクロストークの影響は抑制され、誤動作やデバイス損傷などの可能性を抑制することができる。
【００３０】
図４は、次回（ｎ＋１）に送信しようとする８ビットの送信データにおける状態変化検出信号を生成する様子を示す図である。
【００３１】
次回（ｎ＋１）の送信データ｛ｂ７，ｂ６，…，ｂ１，ｂ０｝を送信しようとするとき、状態変化検出部１２では、今回（ｎ）送信されて保持しているデータ｛１，１，１，１，０，０，０，０｝と、次回（ｎ＋１）に送信しようとするデータ｛１，０，０，０，０，１，１，１｝とがビット毎に比較されて、状態が変化するビットが検出され、そのビットに対する状態変化検出フラグに１が設定される。そして状態が変化しないビットに対しては状態変化検出フラグに０が設定される。即ち、｛０，１，１，１，０，１，１，１｝というデータで表わされる状態変化検出信号Ｂが、出力バッファ制御部１３に向けて送信される。
【００３２】
図５は、図４に示す状態変化検出部から出力された状態変化検出信号と次回（ｎ＋１）に送信しようとするデータとから得られたリスト、およびバッファ切替信号を示す図である。
【００３３】
出力バッファ制御部１３では、図４に示す状態変化検出信号Ｂを表わすデータ｛０，１，１，１，０，１，１，１｝と次回（ｎ＋１）に送信しようとするデータ｛１，０，０，０，０，１，１，１｝から｛（０，１），（１，０），（１，０），（１，０），（０，０），（１，１），（１，１），（１，１）｝というリストを得る。このリストでは、ビットｂ６、ｂ５、ｂ４で（１，０）というパターンが３つ連続おり、且つ、ビットｂ２、ｂ１、ｂ０で（１，１）というパターンが３つ連続しているため、これらの付近でのクロストークが大きくなる可能性があると判定され、それらの中心であるビットｂ５，ｂ１に対してバッファ切替フラグとして１が設定される。従って、バッファ切替信号Ｃを表わすデータとして｛０，０，１，０，０，０，１，０｝が出力される。
【００３４】
切替式出力バッファ部１１では、出力バッファ制御部１３から出力されたバッファ切替信号Ｃを受けて、ビットｂ５，ｂ１に対応して備えられた切替式出力バッファを構成する立上りまたは立下りの緩やかな出力バッファに切り替え、その他のビットでは通常の出力バッファを使用するように設定される。このようにして、内部回路出力信号Ａが切替式出力バッファ部１１を経由して半導体デバイス１の外部のデータバス上に回路出力信号Ｄとして出力される。
【００３５】
その結果、クロストークの影響が大きいと予想されたビットｂ６〜ｂ４およびビットｂ２〜ｂ０の近辺では、ビットｂ５，ｂ１の立上りまたは立下りが緩やかになったことにより全体的なクロストークの影響は抑制され、誤動作やデバイス損傷などの可能性を抑制することができる。
【００３６】
以上説明したように、本実施形態のデータ送信回路１０によれば、データ幅が広く配線間隔が極めて狭いデータバスを使用してデバイス間で高速なデータ送受信を行なう際、出力バッファの出力動作タイミングの遅れを小さく抑えたまま、隣接する複数ビットの同時スイッチングに起因したクロストーク現象による信号波形の歪みをより小さくすることができ、その結果、信号波形の歪みによるデータ伝送の誤動作や異常電圧によるデバイスの損傷などを抑制することができる。
【００３７】
尚、本実施形態では、直前の送信データと今回の送信データとを比較し、隣接する３ビットが同方向に同タイミングで変化する場合に、それら連続する３ビットの中心ビットの信号の立上りまたは立下り時間が長くなるように出力バッファを切り替える例で説明したが、これに限られるものではなく、本発明は、直前に送信したデータと今回送信しようとしているデータとの間で検出された状態変化パターンに基づいて切替式出力バッファそれぞれの状態遷移速度を切り替えるものであればよい。
【図面の簡単な説明】
【００３８】
【図１】本発明のデータ送信回路の一実施形態の回路構成を示す図である。
【図２】８ビットの送信データにおける状態変化検出信号を生成する様子を示す図である。
【図３】図２に示す状態変化検出信号と今回（ｎ）送信しようとするデータとから得られたリスト、およびバッファ切替信号を示す図である。
【図４】次回（ｎ＋１）に送信しようとする８ビットの送信データにおける状態変化検出信号を生成する様子を示す図である。
【図５】図４に示す状態変化検出部から出力された状態変化検出信号と次回（ｎ＋１）に送信しようとするデータとから得られたリスト、およびバッファ切替信号を示す図である。
【符号の説明】
【００３９】
１  半導体デバイス
１０  データ送信回路
１１  切替式出力バッファ部
１２  状態変化検出部
１３  出力バッファ制御部
【図１】
2007323261.tif 000003
【図２】
2007323261.tif 000004
【図３】
2007323261.tif 000005
【図４】
2007323261.tif 000006
【図５】
2007323261.tif 000007