(57)【要約】【課題】高精度な検査を実現可能な半導体検査システムおよび半導体装置を提供する。【解決手段】例えば、テストボード上に、テスタのセンス端子に配線されたセンスラインＳＬ１１，ＳＬ１２とテスタのフォース端子に配線されたフォースラインＦＬ１１，ＦＬ１２を設ける。また、被検査デバイスとなる半導体装置（ＬＳＩ）上に、センスライン用の電極パッドＰＤ１ｓ，ＰＤ２ｓとフォースライン用の電極パッドＰＤ１ｆ，ＰＤ２ｆを設ける。ここで、ＰＤ１ｓとＰＤ１ｆ、およびＰＤ２ｓとＰＤ２ｆは、それぞれＬＳＩ上で接続しておく。電源供給ユニットＰＳ１からのＦＬ１１およびＳＬ１１は、それぞれ個別にＰＤ１ｆおよびＰＤ１ｓに接続し、電源供給ユニットＰＳ２からのＦＬ１２およびＳＬ１２も、それぞれ個別にＰＤ２ｆおよびＰＤ２ｓに接続する。このような構成により、電極パッドの部分でのセンシングが可能となる。【選択図】図１
2007198930.tif 000002
【特許請求の範囲】
【請求項１】
半導体検査装置とテストボードを備えた半導体検査システムであって、
前記半導体検査装置は、
電圧値を検出するセンス端子と、
前記センス端子による検出結果を反映した電源電流を供給するフォース端子とを含み、
前記テストボードは、
前記センス端子に接続されるセンスラインと、
前記フォース端子に接続されるフォースラインと、
被検査デバイスの複数の外部端子にそれぞれ接続される複数のコンタクト部とを含み、
前記センスラインと前記フォースラインは、前記テストボード上で接続されず、それぞれ異なる前記コンタクト部を介してそれぞれ異なる前記外部端子に接続されることを特徴とする半導体検査システム。
【請求項２】
請求項１記載の半導体検査システムにおいて、
前記テストボードは、プローブカードであり、
前記複数のコンタクト部は、複数のプローブ針であり、
前記センスラインと前記フォースラインは、それぞれ異なる前記プローブ針を介して前記被検査デバイスのそれぞれ異なる電極パッドに接続されることを特徴とする半導体検査システム。
【請求項３】
請求項１記載の半導体検査システムにおいて、
前記センス端子は、第１センス端子および第２センス端子を含み、
前記フォース端子は、第１フォース端子および第２フォース端子を含み、
前記センスラインは、前記第１センス端子に接続される第１センスラインと、前記第２センス端子に接続される第２センスラインとを含み、
前記フォースラインは、前記第１フォース端子に接続される第１フォースラインと、前記第２フォース端子に接続される第２フォースラインとを含み、
前記第１フォースラインは、前記被検査デバイスのフォースライン用の電源電圧端子に接続され、
前記第１センスラインは、前記被検査デバイスのセンスライン用の電源電圧端子に接続され、
前記第２フォースラインは、前記被検査デバイスのフォースライン用の接地電圧端子に接続され、
前記第２センスラインは、前記被検査デバイスのセンスライン用の接地電圧端子に接続されることを特徴とする半導体検査システム。
【請求項４】
第１外部端子と、前記第１外部端子と導通する第２外部端子とを有する半導体装置であって、検査時に、
前記第１外部端子は、半導体検査装置の電源電流供給端子となるフォース端子に接続され、
前記第２外部端子は、前記半導体検査装置の電圧検出端子となるセンス端子に接続されることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記第１外部端子および前記第２外部端子は、それぞれ、第１電極パッドおよび第２電極パッドであり、
前記第１電極パッドと前記第２電極パッドは、隣接して配置されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体検査システムおよび半導体装置に関し、特に、プローブ検査を行う半導体検査システムおよびその検査対象となる半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、プロセス工程完了後の半導体ウエハに対して、プローブ検査と呼ばれる電気的試験が広く行われている。プローブ検査では、テスタと呼ばれる半導体検査装置にプローブカードと呼ばれる誘電体基板を接続し、このプローブカードに設けられたプローブ針を半導体ウエハ上の電極パッドに接触されることで、テスタによる半導体ウエハの電気的試験が行われる。この際、半導体ウエハ上の電極パッドには、テスタが生成した電源電圧がプローブカードを介して供給される。テスタは、この電源電圧を高精度に供給する機能として、通常、フォース端子とセンス端子と呼ばれるものを備えている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の低電圧化や動作電流の増加に伴い、ＬＳＩに対して高精度で安定した電源を供給することが求められている。このＬＳＩへの電源供給の精度を低下させる要因として、特に、半導体ウエハとプローブ針との間の接触抵抗が挙げられる。図６は、本発明の前提として検討した半導体検査システムにおいて、その電源供給方式の一例を示すものであり、（ａ）は、その構成例を示す模式図、（ｂ）は、（ａ）の等価回路図である。図６に示す電源供給方式は、フォース端子とセンス端子を用いて電源制御を行う所謂４端子法と呼ばれるものである。
【０００４】
図６（ａ）では、テスタの電源供給ユニットＰＳ１，ＰＳ２のそれぞれからプローブカード等のテストボードに向けてフォースラインＦＬ６１，ＦＬ６２とセンスラインＳＬ６１，ＳＬ６２が配線されている。電源供給ユニットＰＳ１においては、センスラインＳＬ６１がナレータＮＬの一端に接続され、ＮＬの他端には、ユーザが設定した電源電圧Ｖｃｃが印加される。したがってセンスラインＳＬ６１には、電流が流れず、その電圧値がＶｃｃに設定される。また、フォースラインＦＬ６１は、ノレータＮＲに接続され、ＦＬ６１には、ＳＬ６１の接続先が設定した電圧Ｖｃｃとなるような電流が流れる。同様に、電源供給ユニットＰＳ２においても、センスラインＳＬ６２がナレータＮＬの一端に接続され、ＮＬの他端には、ユーザが設定した電源電圧（接地電圧）Ｖｓｓが印加される。また、フォースラインＦＬ６２は、ノレータＮＲに接続される。
【０００５】
テストボード（ここではプローブカードとする）上では、このセンスラインとフォースラインが共通に接続される。すなわち、ＳＬ６１とＦＬ６１が共通に接続され、ＳＬ６２とＦＬ６２が共通に接続される。したがって、テスタによって、このＳＬ６１とＦＬ６１の接続点が電源電圧Ｖｃｃとなるように制御され、ＳＬ６２とＦＬ６２の接続点が接地電圧Ｖｓｓとなるように制御される。ＳＬ６１とＦＬ６１の接続点は、プローブ針を介して半導体チップ（ＬＳＩ）上の電源電圧用の電極パッドＰＤ１に接続される。また、ＳＬ６２とＦＬ６２の接続点も、プローブ針を介してＬＳＩ上の接地電圧用の電極パッドＰＤ２に接続される。
【０００６】
しかしながら、実際には、プローブ針の抵抗や、特にプローブ針とＰＤ１およびＰＤ２との間の接触抵抗によって、ＳＬ６１とＦＬ６１の接続点とＰＤ１との間に抵抗Ｒ６１が存在し、ＳＬ６２とＦＬ６２の接続点とＰＤ２との間に抵抗Ｒ６２が存在する。したがって、図６（ａ）の測定系は、等価的に図６（ｂ）に示すような回路となる。図６（ｂ）には、電圧源から、抵抗Ｒ６１、ＬＳＩを表す抵抗Ｒ、および抵抗Ｒ６２を経由する回路が示されている。電圧源は、センスラインＳＬ６１，ＳＬ６２を反映したものであり、抵抗Ｒ６１、抵抗Ｒ６２の一端のノードをそれぞれユーザが設定した電源電圧Ｖｃｃ、接地電圧Ｖｓｓに固定する。また、この回路には、フォースラインＦＬ６１，ＦＬ６２によって電流Ｉが流されることになる。そうすると、実際にＬＳＩに対して印加される電圧Ｖｃｃ’は、抵抗Ｒ６１，Ｒ６２と電流Ｉによる電圧降下の影響を受け、「Ｖｃｃ’＝Ｖｃｃ−（Ｒ６１＋Ｒ６２）×Ｉ」となる。
【０００７】
抵抗Ｒ６１，Ｒ６２の大きさは、特に接触抵抗に起因して、場合によっては数Ω程度の値を持つことがある。そうすると、電源電流が数１０ｍＡ程度流れた場合、設定した電源電圧Ｖｃｃに対して例えば０．１Ｖや０．２Ｖといった電圧降下が生じることになる。近年のＬＳＩでは、例えば電源電圧Ｖｃｃが１．０Ｖといったものもあり、この電圧降下は高精度な検査を行う上で無視できないものとなる。
【０００８】
そこで、本発明の目的は、高精度な検査を実現可能な半導体検査システムおよび半導体装置を提供することにある。本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体検査システムは、テスタなどの半導体検査装置とテストボードを有するものとなっている。半導体検査装置は、電圧値を検出するセンス端子と、センス端子による検出結果を反映した電源電流を供給するフォース端子とを含んでいる。テストボードは、センス端子に接続されるセンスラインと、フォース端子に接続されるフォースラインと、被検査デバイスの複数の外部端子にそれぞれ接続される複数のコンタクト部とを含んでいる。ここで、本発明による半導体検査システムは、センスラインとフォースラインが、テストボード上で接続されず、それぞれ異なるコンタクト部を介してそれぞれ異なる外部端子に接続されることが特徴となっている。このような構成を用いると、被検査デバイスの外部端子の部分でセンシングを行うことができるため、接触抵抗等に起因する電圧設定誤差などが生じず、高精度な検査が実現可能となる。
【００１１】
また、本発明による半導体装置は、第１外部端子と、第１外部端子と導通する第２外部端子とを有するものとなっている。検査時において、第１外部端子は、半導体検査装置の電源電流供給端子となるフォース端子に接続され、第２外部端子は、半導体検査装置の電圧検出端子となるセンス端子に接続される。このように、互いに導通した２つの外部端子を設け、一方にフォース端子を、他方にセンス端子を接続することで、外部端子の部分でセンシングを行うことが可能となる。したがって、検査時には、被検査デバイスに対して高精度な電圧を印加できる。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体装置に対する高精度な検査が実現可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
図１は、本発明による一実施の形態の半導体検査システムにおいて、その構成例を示す模式図である。図１の半導体検査システムは、半導体検査装置（テスタ）とテストボードによって構成され、この半導体検査システムによって被検査デバイスとなる半導体装置（ＬＳＩ）を検査するものとなっている。テスタは、電源供給ユニットＰＳ１，ＰＳ２を含み、ＰＳ１，ＰＳ２のそれぞれがセンス端子とフォース端子を備えている。テストボードは、これらのセンス端子およびフォース端子から配線されるセンスラインＳＬ１１，ＳＬ１２およびフォースラインＦＬ１１，ＦＬ１２と、これらのラインを被検査デバイスに接続する複数のコンタクト部を備えている。
【００１５】
テスタの電源供給ユニットＰＳ１は、ナレータＮＬとノレータＮＲによって構成される。ナレータＮＬの一端は、センス端子を介してセンスラインＳＬ１１に接続され、ナレータＮＬの他端には、ユーザが設定した電源電圧Ｖｃｃが印加される。したがって、センスラインＳＬ１１の電流Ｉ０は「０」であり、その電圧値はＶｃｃに設定される。ノレータＮＲの一端は、フォース端子を介してフォースラインＦＬ１１に接続される。したがって、ＦＬ１１には、ＳＬ１１の接続先が設定した電圧Ｖｃｃとなるような電流Ｉが流れる。言い換えれば、センスラインＳＬ１１によってその接続先の電圧値が検出（センシング）され、この検出した電圧値とユーザが設定した電圧値とが一致する条件で、フォースラインＦＬ１１上に電流が供給される。同様に、テスタの電源供給ユニットＰＳ２においても、ナレータＮＬの一端にセンスラインＳＬ１２が接続され、ＮＬの他端には、ユーザが設定した電源電圧（接地電圧）Ｖｓｓが印加される。また、ＰＳ２内のノレータＮＲの一端は、フォースラインＦＬ１２に接続される。
【００１６】
テストボード（ここではプローブカードとする）上では、前述した図６（ａ）と異なり、フォースラインＦＬ１１およびセンスラインＳＬ１１がそれぞれ個別のコンタクト部に接続されている。すなわち、コンタクト部をプローブ針とすると、ＦＬ１１およびＳＬ１１がそれぞれ個別のプローブ針に接続されている。ここでは、ＦＬ１１に接続されるプローブ針を抵抗Ｒ１１ａ、ＳＬ１１に接続されるプローブ針を抵抗Ｒ１１ｂで表している。同様に、フォースラインＦＬ１２およびセンスラインＳＬ１２も、それぞれ抵抗Ｒ１２ａおよび抵抗Ｒ１２ｂで表されるプローブ針に個別に接続されている。なお、テストボードを組み立て品検査用のテストボートとした場合、コンタクト部は、ＬＳＩソケットのピンに該当する。
【００１７】
ＬＳＩ上には、これらのプローブ針にそれぞれ対応した電極パッドＰＤ１ｓ，ＰＤ１ｆ，ＰＤ２ｆ，ＰＤ２ｓが設けられる。ここで、ＰＤ１ｓとＰＤ１ｆは、ＬＳＩ上で電気的に接続されており、ＰＤ２ｓとＰＤ２ｆも、ＬＳＩ上で電気的に接続されている。ＰＤ１ｓには、ＳＬ１１がプローブ針（抵抗Ｒ１１ｂ）を介して接続され、ＰＤ１ｆには、ＦＬ１１がプローブ針（抵抗Ｒ１１ａ）を介して接続される。また、ＰＤ２ｓには、ＳＬ１２がプローブ針（抵抗Ｒ１２ｂ）を介して接続され、ＰＤ２ｆには、ＦＬ１２がプローブ針（抵抗Ｒ１２ａ）を介して接続される。
【００１８】
以上のような構成を用いると、センスラインＳＬ１１によって電極パッドＰＤ１ｓが電源電圧Ｖｃｃに設定され、これに伴いＰＤ１ｓに接続された電極パッドＰＤ１ｆもＶｃｃに設定される。そして、フォースラインＦＬ１１には、ＰＤ１ｆがＶｃｃを保つ条件で電流Ｉが流れる。同様に、ＳＬ１２によってＰＤ２ｓがＶｓｓに設定され、これに伴いＰＤ２ｆもＶｓｓに設定される。そして、ＦＬ１２には、ＰＤ２ｆがＶｓｓを保つ条件で電流Ｉが流れる。このように、センスラインが電極パッド自体をＶｃｃまたはＶｓｓに設定することによって、図６で述べた実際上の抵抗Ｒ１１ａ，Ｒ１１ｂに含まれるプローブ針の抵抗成分および接触抵抗成分に伴う電圧降下の影響を無くすことができる。したがって、高精度な検査が実現可能となる。
【００１９】
図２は、図１の半導体検査システムにおいて、そのプローブカードの構成例を示すものであり、（ａ）は外形図、（ｂ）は、（ａ）の比較対象として図６に対応する外形図である。図２（ａ）のプローブカードＰＢＣａでは、図１に示したようにテスタの電源供給ユニットよりフォース信号およびセンス信号が供給され、それぞれの供給信号は、ＰＢＣａ上に形成されたフォースラインＦＬおよびセンスラインＳＬを介して異なるプローブ針ＰＰに接続されている。一方、図２（ｂ）のプローブカードＰＢＣｂでは、フォースラインＦＬとセンスラインＳＬがＰＢＣｂ上で共通に接続され、その共通配線が１本のプローブ針ＰＰに接続されている。
【００２０】
図２（ｂ）の構成例では、プローブ針ＰＰの根本でセンスラインＳＬによるセンシングを行っているため、実使用上はプローブ針ＰＰの抵抗成分および電極パッドとの接触抵抗成分によって電圧設定の誤差が生じてしまう。これに対して、図２（ａ）の構成例では、プローブ針ＰＰの先となる電極パッドの位置でセンシングするため、このような抵抗成分による設定誤差が生じない。
【００２１】
図３は、図１の半導体検査システムにおいて、そのＬＳＩ（半導体装置）の構成例を示す概略図である。被検査デバイス（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）となる図３の半導体装置（ＬＳＩ）は、所望の機能を実現する回路ブロックＣＢと、ＣＢに接続された複数の電極パッドから構成される。複数の電極パッドの中には、前述したフォースラインＦＬ用の電極パッドＰＤ１ｆ，ＰＤ２ｆや、センスラインＳＬ用の電極パッドＰＤ１ｓ，ＰＤ２ｓが含まれ、テスト時には、これらの電極パッドにそれぞれプローブ針ＰＰが接続される。ここで、ＰＤ１ｆとＰＤ１ｓは、互いに隣接して配置され、互いに接続されている。同様に、ＰＤ２ｆとＰＤ２ｓも、互いに隣接して配置され、互いに接続されている。回路ブロックＣＢには、ＰＤ１ｆから内部電源配線を介してＶｃｃが供給され、ＰＤ２ｆから内部電源配線を介してＶｓｓが供給される。
【００２２】
このように、図３の半導体装置は、フォースライン用の電極パッドとセンスライン用の電極パッドを備え、電極パッド上でセンシングが可能な構成であることが特徴となっている。なお、図３では、フォースライン用の電極パッドとセンスライン用の電極パッドとの間隔を「０」にしたような構成が示されているが、この間隔は、プローブ針が実現可能な最小間隔などによって決まり、必ずしも間隔が「０」となる訳ではない。すなわち、例えば、ＰＤ１ｆとＰＤ１ｓをプローブ針の仕様に応じて若干離して配置し、ＰＤ１ｆとＰＤ１ｓを電極パッドと同じ配線層で最短距離で接続したような構成や、あるいは、ＰＤ１ｆの大きさをプローブ針が２本立てられる程度の大きさとし、ＰＤ１ｆにＰＤ１ｓを兼用させるようなことも可能である。
【００２３】
図４は、図１の半導体検査システムにおいて、そのＬＳＩ（半導体装置）の他の構成例を示す概略図である。図４の半導体装置（ＬＳＩ）は、図３と同様に回路ブロックＣＢと複数の電極パッドから構成され、その中にセンスラインＳＬ用の電極パッドＰＤ１ｓやフォースラインＦＬ用の電極パッドＰＤ１ｆなどが含まれた構成となっている。ただし、図４の構成例は、図３の構成例と異なり、回路ブロックＣＢ内に含まれる内部電源配線（Ｖｃｃ）から引き出された電極パッドとしてＰＤ１ｆおよびＰＤ１ｓを設けている。電極パッドと内部電源配線との間では、実質的に電圧誤差は生じないため、このような構成を用いても高精度な検査が実現可能となる。なお、ここでは、Ｖｃｃ側の電極パッドを示したが、勿論、Ｖｓｓ側の電極パッドも同様な構成となる。
【００２４】
図５は、図１の半導体検査システムにおいて、そのＬＳＩ（半導体装置）の更に他の構成例を示す概略図である。図５の半導体装置（ＬＳＩ）は、例えば、表面にフリップチップ接続などで用いられる複数のバンプＢＰが形成されている。複数のバンプの中には、センスラインＳＬ用のバンプＢＰ１ｓやフォースラインＦＬ用のバンプＢＰ１ｆなどが含まれており、ＢＰ１ｓとＢＰ１ｆが半導体装置上の配線で接続された構成となっている。このような構成では、例えば垂直型プローブカードなどを用いてテストが行われるが、このバンプの部分でセンシングが可能となるため接触抵抗等による電圧設定誤差を防止でき、高精度な検査が実現可能となる。なお、ここでは、Ｖｃｃ側のバンプを示したが、勿論、Ｖｓｓ側のバンプも同様な構成となる。
【００２５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００２６】
例えば、これまでの説明では、プローブ検査を行う場合を例としたが、これに限らず、組み立て品の検査に対しても前述したような構成を適用することが可能である。すなわち、例えば、図５のＬＳＩをＢＧＡパッケージとして見ると、複数の半田ボールの中に、センスラインＳＬ用の半田ボール（ＢＰ１ｓに該当）とフォースラインＦＬ用の半田ボール（ＢＰ１ｆに該当）を形成し、２つの半田ボールをＢＧＡ基板上で接続しておく。そして、組み立て品の検査においては、テストボード上のセンスラインＳＬとフォースラインＦＬを、それぞれＬＳＩソケット内の異なるピンに配線し、ＬＳＩをＬＳＩソケットに装着した状態で、この異なるピンにそれぞれＢＰ１ｓとＢＰ１ｆが接続されるようにしておく。そうすると、半田ボールの部分でセンシングを行うことができるため、ソケットの接触抵抗等による電圧設定誤差を防止でき、高精度な検査が実現可能となる。
【産業上の利用可能性】
【００２７】
本発明の半導体検査システムおよび半導体装置は、特に、プローブカードを含む検査システムおよびその検査対象となるＬＳＩに適用して有益な技術であり、これに限らず、組み立て品検査用のテストボードを含む検査システムおよびその検査対象となるＬＳＩに対しても適用可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明による一実施の形態の半導体検査システムにおいて、その構成例を示す模式図である。
【図２】図１の半導体検査システムにおいて、そのプローブカードの構成例を示すものであり、（ａ）は外形図、（ｂ）は、（ａ）の比較対象として図６に対応する外形図である。
【図３】図１の半導体検査システムにおいて、そのＬＳＩ（半導体装置）の構成例を示す概略図である。
【図４】図１の半導体検査システムにおいて、そのＬＳＩ（半導体装置）の他の構成例を示す概略図である。
【図５】図１の半導体検査システムにおいて、そのＬＳＩ（半導体装置）の更に他の構成例を示す概略図である。
【図６】本発明の前提として検討した半導体検査システムにおいて、その電源供給方式の一例を示すものであり、（ａ）は、その構成例を示す模式図、（ｂ）は、（ａ）の等価回路図である。
【符号の説明】
【００２９】
ＢＰ  バンプ
ＣＢ  回路ブロック
ＦＬ  フォースライン
ＮＬ  ナレータ
ＮＲ  ノレータ
ＰＢＣ  プローブカード
ＰＤ  電極パッド
ＰＰ  プローブ針
ＰＳ  電源供給ユニット
Ｒ  抵抗
ＳＬ  センスライン
【図１】
2007198930.tif 000003
【図３】
2007198930.tif 000004
【図４】
2007198930.tif 000005
【図５】
2007198930.tif 000006
【図６】
2007198930.tif 000007
【図２】
2007198930.tif 000008