(57)【要約】【課題】  部品点数を増加することなく、軽負荷時のオーバーシュート発生を抑制し、かつ過電流時でも同期整流用スイッチ素子の駆動電圧の上昇を抑える。【解決手段】  抵抗器１８に印加される電圧Ｖｇｓが閾値Ｖｔｈ以上になれば、同期整流用スイッチ素子１４がオンして電流Ｉｄが流れ、ＶｇｓがＶｔｈより小さくなると、同期整流用スイッチ素子１４がオフして電流Ｉｄが流れなくなる。軽負荷時は、ＶｇｓがＶｔｈに達せず、同期整流用スイッチ１４は確実にオフするため、オーバーシュートは生じない。また、過負荷時、抵抗器２１に印加される電圧Ｖｓｎｓが過電流検出電圧Ｖｏｃに達すると、制御回路１００は制御信号により交流出力電源１０をオフし、メイン回路の保護と共に、同期整流用スイッチ素子１４も保護する。【選択図】      図１
2007082289.tif 000002
【特許請求の範囲】
【請求項１】
同期整流用スイッチ素子を駆動制御する同期整流駆動制御回路において、
交流出力電源と、
前記交流出力電源の出力を制御する制御回路と、
前記交流出力電源の出力が印加されて前記同期整流用スイッチ素子に順方向電流が流れたときに電流を検出して前記同期整流用スイッチ素子および前記制御回路に信号を送るカレントトランスと、
前記カレントトランスから検出された電流を電圧に変換し、前記同期整流用スイッチ素子を駆動させる第１の抵抗と、
前記カレントトランスから検出された電流を整流する整流素子と、
前記カレントトランスから検出された電流を電圧に変換し、制御回路用信号に変換する第２の抵抗とを具備し、
前記制御回路は前記制御回路用信号から過電流発生を監視し、過電流発生時に前記交流出力電源の出力を制御し、
前記カレントトランスは、電流検出用として、２次側に補助巻線を備え、この補助巻き線に発生する電流を前記整流素子により整流し、前記第２の抵抗により電圧に変換して、前記制御回路に入力することを特徴とする同期整流駆動制御回路。
【請求項２】
前記交流出力電源と前記カレントトランスとの間に、絶縁、または電圧変換を行うためのトランスを介在し、当該トランスの２次側出力をカレントトランスの１次側に与えることを特徴とする請求項１記載の同期整流駆動制御回路。
【請求項３】
前記トランスの２次側センタタップ出力を、平滑用インダクタを介して出力するようにしたことを特徴とする請求項２記載の同期整流駆動制御回路。
【請求項４】
前記トランスの２次側センタタップ出力を直接平滑用コンデンサに供給するようにしたことを特徴とする請求項２記載の同期整流用駆動制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電流、小、中電力の電源装置で使用される同期整流用スイッチング素子を駆動制御する同期制御駆動制御回路に関する。
【背景技術】
【０００２】
従来の同期整流駆動制御回路には、トランスのフライバック電圧を利用した回路、外部制御回路より駆動する回路、カレントトランスを使用した回路がよく用いられる。しかしながら、これらの回路は以下のような問題を抱えている。
【０００３】
まず、トランスのフライバック電圧を利用した回路では、軽負荷時に逆向きの電流が流れ、それに伴って同期整流用スイッチ素子にサージ電圧が発生してしまうため、この同期整流用スイッチ素子を破損してしまう虞がある。また、過負荷時には、フライバック電圧が低下して同期整流用スイッチ素子が十分オンしきれず、整流用素子自体が過負荷となり、この整流用素子を破損する虞もある。
【０００４】
その対策として、例えば特許文献１に示されているように、外部に軽負荷時、過負荷を保護する保護回路を追加する場合もあるが、この手法では部品点数が増加するという問題がある。また、外部制御回路より駆動する構成では部品点数が多くなり、信頼性が低下する。また、カレントトランスを利用した回路では、過電流時に同期整流用スイッチ素子の駆動電圧が上昇し、当該同期整流用スイッチ素子を破損する虞がある。その対策として、定電圧ダイオードを追加して電圧をクランプさせる方法もあるが、部品点数が増加し、損失も増大する。
【特許文献１】特開平０９−１２２７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上述べたように、従来の同期整流駆動制御回路では、軽負荷時、過電流時でも同期整流用スイッチ素子の破損を防止するためには、内部又は外部に保護回路を必要としており、部品点数の増加を招き、コスト増大の要因となっている。また、動作特性にも影響が出るため、信頼性の低下も招いている。
【０００６】
本発明は、上記の問題を解決するためになされたもので、部品点数を増加することなく、軽負荷時のオーバーシュート発生を抑制し、かつ過電流時でも同期整流用スイッチ素子の駆動電圧の上昇を抑えることのできる同期整流駆動制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明に係る同期整流駆動制御回路は、交流出力電源と、前記交流出力電源の出力を制御する制御回路と、前記交流出力電源の出力が印加されて前記同期整流用スイッチ素子に順方向電流が流れたときに電流を検出して前記同期整流用スイッチ素子および前記制御回路に信号を送るカレントトランスと、前記カレントトランスから検出された電流を電圧に変換し、前記同期整流用スイッチ素子を駆動させる第１の抵抗と、前記カレントトランスから検出された電流を整流する整流素子と、前記カレントトランスから検出された電流を電圧に変換し、制御回路用信号に変換する第２の抵抗とを具備し、前記制御回路は前記制御回路用信号から過電流発生を監視し、過電流発生時に前記交流出力電源の出力を制御し、前記カレントトランスは、電流検出用として、２次側に補助巻線を備え、この補助巻き線に発生する電流を前記整流素子により整流し、前記第２の抵抗により電圧に変換して、前記制御回路に入力することを特徴とする。
【発明の効果】
【０００８】
本発明の構成では、カレントトランス用いて軽負荷時のオーバーシュートが発生しないようにし、カレントトランスに制御用の補助巻線を追加して、電流信号を電源の制御に加えることにより、部品点数を増やすことなく過電流保護回路を構成し、過電流時に同期整流用スイッチ素子の駆動電圧の上昇を抑えるようにしている。したがって、本発明によれば、部品点数を増加することなく、軽負荷時のオーバーシュート発生を抑制し、かつ過電流時でも同期整流用スイッチ素子の駆動電圧の上昇を抑えることのできる同期整流駆動制御回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１０】
図１は、本発明に係る同期整流駆動制御回路の構成を示す回路図である。図１において、交流出力電源１０は、制御回路１００からの電源制御信号１０２により例えばパルス幅変調を受けて交流電圧を発生する。この交流出力電源１０の出力端は、絶縁、または、電圧変換用のトランス１１の１次側に接続される。トランス１１の２次側の片端は平滑用チョークコイル２４の片端、および、カレントトランス１６の１次側の片端に接続される。平滑用チョークコイル２４のもう片端は、プラス側の出力端子２７、および、平滑用コンデンサ２６に接続される。上記カレントトランス１６の１次側のもう片端は整流用素子としてのショットキーバリアダイオード１２のカソード側、および、同期整流用スイッチ素子としてのＭＯＳ−ＦＥＴ１４のドレイン側に接続される。上記ショットキーバリアダイオード１２のアノード側、および、上記ＭＯＳ−ＦＥＴ１４のソース側はマイナス側の出力端子２８に接続される。
【００１１】
上記カレントトランス１６の２次側の第一の出力の片端は上記ＭＯＳ−ＦＥＴ１４のゲート、および、抵抗器１８の片端に接続される。抵抗器１８のもう片端、および、上記カレントトランス１６の２次側の第一の出力のもう片端はマイナス側の出力端子２８に接続される。上記カレントトランス１６の２次側の第二の出力の片端は、整流用素子としてのショットキーバリアダイオード２２のアノード側に接続され、カレントトランス１６の２次側の第二の出力のもう片端は、制御回路１００の電流検出回路のマイナス側、および、上記抵抗器２１の片端に接続される。上記ショットキーバリアダイオード２２のカソード側は、制御回路１００の電流検出回路のプラス側、および、抵抗器２１のもう片端に接続される。
【００１２】
上記トランス１１の２次側のもう片端は平滑用チョークコイル２５の片端、および、カレントトランス１７の１次側の片端に接続される。上記平滑用チョークコイル２５のもう片端は、プラス側の出力端子２７、および、平滑用コンデンサ２６に接続される。上記カレントトランス１７の１次側のもう片端は整流用素子としてのショットキーバリアダイオード１３のカソード側、および、同期整流用スイッチ素子としてのＭＯＳ−ＦＥＴ１５のドレイン側に接続される。上記ショットキーバリアダイオード１３のアノード側、および、ＭＯＳ−ＦＥＴ１５のソース側はマイナス側の出力端子２８に接続される。
【００１３】
上記カレントトランス１７の２次側の第一の出力の片端は上記ＭＯＳ−ＦＥＴ１５のゲート、および、抵抗器１９の片端に接続される。抵抗器１９のもう片端、および、カレントトランス１７の２次側の第一の出力のもう片端はマイナス側の出力端子２８に接続される。カレントトランス１７の２次側の第二の出力の片端は、整流用素子としてのショットキーバリアダイオード２３のアノード側に接続され、カレントトランス１７の２次側の第二の出力のもう片端は、制御回路１００の電流検出回路のマイナス側、および、抵抗器２１の片端に接続される。整流用素子としてのショットキーバリアダイオード２３のカソード側は、制御回路１００の電流検出回路のプラス側、および、抵抗器２１のもう片端に接続される。出力電圧Ｖout は電圧検出信号１０１として制御回路１００に供給される。
【００１４】
ここで、トランス１１は絶縁、または、電圧変換の必要がない場合は不要となる。整流用素子（ショットキーバリアダイオード）１２、１３は同期整流用スイッチ素子（ＭＯＳ−ＦＥＴ）１４、１５に内蔵されているダイオードを使用する場合には不要となる。カレントトランス１６の１次側は、整流用素子１２のアノード側、および同期整流用スイッチ素子１４のソース側に接続してもよい。カレントトランス１７の１次側は、整流用素子１３のアノード側、および同期整流用スイッチ素子１５のソース側に接続してもよい。カレントトランス１６、１７それぞれの２次側の第二の出力は出力と絶縁が不要の場合は不要となる。また、電圧制御が不要な場合、電圧検出信号１０１は不要となる。
【００１５】
図１の回路図において、カレントトランス１６の１次側に流れる電流をＩｒｅｃ、カレントトランスの巻数比を１：ｎ１：ｎ２、同期整流用スイッチ素子１４に流れる電流をＩｄ、同期整流用スイッチ素子１４のオン電圧閾値をＶｔｈ、抵抗器１８に抵抗値Ｒｇｓ、抵抗器１８に印加される電圧をＶｇｓ、抵抗器２１に印加される電圧をＶｓｎｓ、整流用素子２３の順方向電圧降下をＶｆ、制御回路内過電流検出電圧をＶｏｃとし、各部波形を図２に示して説明する。
【００１６】
図２の波形は、周期ごとに定格負荷、軽負荷、過負荷状態にしたときの、Ｉｒｅｃ、Ｖｇｓ、Ｉｄ、Ｖｓｎｓ波形である。定格負荷時、Ｉｒｅｃの電流が流れると、Ｖｇｓは（１）式で表される電圧が発生する。  
Ｖｇｓ＝Ｉｒｅｃ／ｎ１×Ｒｇｓ      …（１）  
また、Ｖｓｎｓは（２）式で表される電圧が発生する。  
Ｖｓｎｓ＝Ｖｇｓ×ｎ２／ｎ１−Ｖｆ  …（２）  
以上の関係から、ＶｇｓがＶｔｈ以上になれば、同期整流用スイッチ素子１４がオンして電流Ｉｄが流れるが、ＶｇｓがＶｔｈより小さくなると、同期整流用スイッチ素子１４がオフして電流Ｉｄが流れなくなる。
【００１７】
軽負荷時は、ＶｇｓがＶｔｈに達せず、同期整流用スイッチ１４は確実にオフするため、オーバーシュートは生じない。また、過負荷時、ＶｓｎｓがＶｏｃに達すると、制御回路１００は制御信号により交流出力電源１０をオフし、メイン回路の保護と共に、同期整流用スイッチ素子１４も保護することができる。
【００１８】
上記の構成によれば、カレントトランス１６，１７を用いて軽負荷時のオーバーシュートが発生しないようにし、カレントトランス１６，１７に制御用の補助巻線を追加して、電流信号を電源の制御回路１００に加えることにより、部品点数を増やすことなく過電流保護回路を構成し、過電流時に同期整流用スイッチ素子１４，１５の駆動電圧の上昇を抑えるようにしている。したがって、同期整流方式において、軽負荷時、過負荷時にも安定した動作が可能となり、部品点数も少なく、高信頼性を得ることができる。
【００１９】
尚、本発明は上記実施形態に限定されるものではなく、例えば図３、図４に示すように変形することも可能である。尚、図３及び図４において、図１と同一部分には同一符号を付して示し、ここでは特徴とする部分のみ説明する。
【００２０】
図３は、センタタップ方式の整流回路に本発明を適用した場合の実施例であり、トランス１１の２次側のセンタタップを、平滑用チョークコイル２４を介して、プラス側の出力端子２７、および、平滑用コンデンサ２６に接続するようにしている。この構成によれば、図１に示した平滑用チョークコイル２５が不要となり、部品点数を少なくすることができる。
【００２１】
図４は、２次側インダクタンスレスの整流回路に本発明を適用した場合の実施例であり、図１に示したコイル２４，２５が不要となり、さらに部品点数を少なくすることができる。
【００２２】
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る本発明に係る同期整流駆動制御回路の構成を示す回路図。
【図２】図１に示す回路のカレントトランス１６の１次側に流れる電流Ｉｒｅｃ、抵抗器１８に印加される電圧Ｖｇｓ、同期整流用スイッチ素子１４に流れる電流Ｉｄ、抵抗器２１に印加される電圧Ｖｓｎｓの波形を示す波形図。
【図３】センタタップ方式の整流回路に本発明を適用した場合の実施例を示す回路図。
【図４】２次側インダクタンスレスの整流回路に本発明を適用した場合の実施例を示す回路図。
【符号の説明】
【００２４】
１０…交流出力電源、１００…制御回路、１０１…電圧検出信号、１０２…電源制御信号、１１…トランス、１２，１３…ショットキーバリアダイオード（整流用素子）、１４，１５…ＭＯＳ−ＦＥＴ（同期整流用スイッチ素子）、１６，１７…カレントトランス、１８，１９…抵抗器、２１…抵抗器、２２，２３…ショットキーバリアダイオード（整流用素子）、２４，２５…平滑用チョークコイル、２６…平滑用コンデンサ、２７…プラス側出力端子、２８…マイナス側出力端子。
【図１】
2007082289.tif 000003
【図２】
2007082289.tif 000004
【図３】
2007082289.tif 000005
【図４】
2007082289.tif 000006