(57)【要約】【課題】この発明は、簡易な構成でシステム内における一部分のＤＭＡ転送速度を容易に向上させることを可能とした情報転送装置及び情報転送方法を提供することを目的としている。【解決手段】メモリ部（３１）と入出力デバイス（３２）との間で汎用バス（３４）を介して情報のＤＭＡ転送を行なう第１の転送経路を形成するための第１のポート（３３ｅ）と、メモリ部（３１）と入出力デバイス（３２）との間で汎用バス（３４）を介さずに直接情報のＤＭＡ転送を行なう第２の転送経路を形成するための第２のポート（３３ｄ）と、外部からの制御に基づいて、第１の転送経路と第２の転送経路とを選択する選択手段（３３ａ２）とを備える。【選択図】    図２
2007299237.tif 000002
【特許請求の範囲】
【請求項１】
メモリ部と入出力デバイスとの間で情報をＤＭＡ転送する情報転送装置であって、
前記メモリ部と前記入出力デバイスとの間で汎用バスを介して情報のＤＭＡ転送を行なう第１の転送経路を形成するための第１のポートと、
前記メモリ部と前記入出力デバイスとの間で前記汎用バスを介さずに直接情報のＤＭＡ転送を行なう第２の転送経路を形成するための第２のポートと、
外部からの制御に基づいて、前記第１の転送経路と前記第２の転送経路とを選択する選択手段とを具備することを特徴とする情報転送装置。
【請求項２】
前記第１のポートは、前記メモリ部が接続されている前記汎用バスに接続され、前記第２のポートは、前記汎用バスを介さずに直接前記メモリ部に接続されることを特徴とする請求項１記載の情報転送装置。
【請求項３】
前記選択手段は、前記入出力デバイスを前記第１のポートと前記第２のポートとに、選択的に情報転送可能に接続することを特徴とする請求項２記載の情報転送装置。
【請求項４】
前記第１のポートに接続され、前記メモリ部と前記汎用バスを介して情報転送を行なうための第１のインターフェースと、
前記第２のポートに接続され、前記メモリ部と前記汎用バスを介さずに直接情報転送を行なうための第２のインターフェースと、
前記入出力デバイスと情報転送を行なうための第３のインターフェースとを具備することを特徴とする請求項１記載の情報転送装置。
【請求項５】
前記選択手段は、前記第１のインターフェースと前記第２のインターフェースとを、前記第３のインターフェースに対して選択的に接続させることを特徴とする請求項４記載の情報転送装置。
【請求項６】
前記選択手段は、前記第１のインターフェースと前記第２のインターフェースとを、選択的に駆動させることを特徴とする請求項４記載の情報転送装置。
【請求項７】
前記選択手段は、前記情報転送装置を含むシステムを制御するための制御手段からの制御に基づいて選択動作を行なうことを特徴とする請求項１記載の情報転送装置。
【請求項８】
メモリ部と入出力デバイスとの間で情報をＤＭＡ転送する情報転送方法であって、
前記メモリ部と前記入出力デバイスとの間で汎用バスを介して情報のＤＭＡ転送を行なう第１の転送経路と、前記メモリ部と前記入出力デバイスとの間で前記汎用バスを介さずに直接情報のＤＭＡ転送を行なう第２の転送経路とを、外部からの制御に基づいて選択的に形成することを特徴とする情報転送方法。
【請求項９】
前記メモリ部と前記汎用バスを介して情報転送を行なうための第１のインターフェースと、前記メモリ部と前記汎用バスを介さずに直接情報転送を行なうための第２のインターフェースとを、前記入出力デバイスと情報転送を行なうための第３のインターフェースに対して選択的に接続させることを特徴とする請求項８記載の情報転送方法。
【請求項１０】
外部からの制御に基づいて、前記第１及び第２の転送経路のいずれが要求されたかを判別する工程と、
前記第１の転送経路が要求された場合、前記第１のインターフェースを前記第３のインターフェースに接続させる第２の工程と、
前記第２の転送経路が要求された場合、前記第２のインターフェースを前記第３のインターフェースに接続させる第３の工程とを具備することを特徴とする請求項９記載の情報転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば映像や音声等の情報をＤＭＡ（direct memory access）転送する情報転送装置及び情報転送方法に関する。
【背景技術】
【０００２】
周知のように、例えばＰＣＩ（peripheral component interconnect）バス等の汎用バスを介して、メモリとＩＯ（input output）デバイスとの間で映像や音声等の信号をＤＭＡ転送する場合、その転送速度はバスの転送能力によって決定されるため、それ以上の高速転送を望むことは不可能となっている。
【０００３】
特許文献１には、複数ポートのＤＭＡ転送を実行する優先順位を決定し、優先順位の高いポートのＤＭＡ転送を割り込み実行するとともに、割り込まれた優先順位の低いポートのＤＭＡ転送も完全に中断されることなく継続して実行可能とするように調停する技術が開示されている。
【特許文献１】特開２００５−２６７２５１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、この発明は上記事情を考慮してなされたもので、簡易な構成でシステム内における一部分のＤＭＡ転送速度を容易に向上させることを可能とした情報転送装置及び情報転送方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この発明に係る情報転送装置は、メモリ部と入出力デバイスとの間で情報をＤＭＡ転送するものを対象としている。そして、メモリ部と入出力デバイスとの間で汎用バスを介して情報のＤＭＡ転送を行なう第１の転送経路を形成するための第１のポートと、メモリ部と入出力デバイスとの間で汎用バスを介さずに直接情報のＤＭＡ転送を行なう第２の転送経路を形成するための第２のポートと、外部からの制御に基づいて、第１の転送経路と第２の転送経路とを選択する選択手段とを備えるようにしたものである。
【０００６】
また、この発明に係る情報転送方法は、メモリ部と入出力デバイスとの間で情報をＤＭＡ転送する方法を対象としている。そして、メモリ部と入出力デバイスとの間で汎用バスを介して情報のＤＭＡ転送を行なう第１の転送経路と、メモリ部と入出力デバイスとの間で汎用バスを介さずに直接情報のＤＭＡ転送を行なう第２の転送経路とを、外部からの制御に基づいて選択的に形成するようにしたものである。
【発明の効果】
【０００７】
上記した発明によれば、メモリ部と入出力デバイスとの間で汎用バスを介して情報のＤＭＡ転送を行なう第１の転送経路と、メモリ部と入出力デバイスとの間で汎用バスを介さずに直接情報のＤＭＡ転送を行なう第２の転送経路とを、外部からの制御に基づいて選択するようにしたので、簡易な構成でシステム内における一部分のＤＭＡ転送速度を容易に向上させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、ＤＭＡ転送手段を備えたシステムの一例として、光ディスク再生装置１１を示している。この光ディスク再生装置１１は、例えばＤＶＤ（digital versatile disk）等の光ディスク１２が着脱可能なディスクドライブ部１３を有している。
【０００９】
そして、このディスクドライブ部１３は、装着された光ディスク１２から、その記録された情報ストリームを読み取る。このディスクドライブ部１３で読み取られた情報ストリームは、信号処理部１４により所定のデジタル信号処理が施された後、デマルチプレクサ部１５に供給されて映像ストリームと音声ストリームとに分離される。
【００１０】
このうち、映像ストリームは、映像メモリ部１６に蓄積される。この映像メモリ部１６に蓄積された映像ストリームは、ＤＭＡ転送部１７により映像デコーダ部１８に転送されてデコード処理された後、Ｄ／Ａ（digital／analog）変換部１９によりアナログの映像信号に変換されて、出力端子２０から取り出される。
【００１１】
また、上記デマルチプレクサ部１５で分離された音声ストリームは、音声メモリ部２１に蓄積される。この音声メモリ部２１に蓄積された音声ストリームは、ＤＭＡ転送部２２により音声デコーダ部２３に転送されてデコード処理された後、Ｄ／Ａ変換部２４によりアナログの音声信号に変換されて、出力端子２５から取り出される。
【００１２】
ここで、光ディスク再生装置１１は、上記した再生動作を含むその全ての動作を制御ブロック部２６により統括的に制御されている。この制御ブロック部２６は、ＣＰＵ（central processing unit）等を内蔵しており、操作部２７からの操作情報、または、リモートコントローラ２８からの操作情報を受信部２９を介して入力し、その操作内容が反映されるように各部をそれぞれ制御している。
【００１３】
この場合、制御ブロック部２６は、メモリユニット３０を利用している。このメモリユニット３０は、主として、ＣＰＵが実行する制御プログラムを格納したＲＯＭ（read only memory）と、該ＣＰＵに作業エリアを提供するＲＡＭ（random access memory）と、各種の設定情報及び制御情報等が格納される不揮発性メモリとを有している。
【００１４】
ここにおいて、図２は、ＤＭＡ転送手段を具体的に示している。図１に示した光ディスク再生装置１１と対応させると、図２において、メインメモリ３１ａ及びメモリコントローラ３１ｂよりなるメモリ部３１は、上記映像メモリ部１６及び音声メモリ部２１に対応している。
【００１５】
また、図２において、ＩＯデバイス３２は、上記映像デコーダ部１８及び音声デコーダ部２３に対応している。さらに、図２において、バスマスタ方式のＤＭＡコントローラ３３ａ，制御部３３ｂ及びＩＯデバイスＩ／Ｆ（interface）３３ｃよりなるＩＯコントローラ３３は、上記ＤＭＡ転送部１７，２２に対応している。
【００１６】
そして、上記メモリ部３１のメモリコントローラ３１ｂは、汎用バス３４に接続されている。また、上記制御ブロック部２６は、汎用バス３４に接続されている。さらに、ＩＯコントローラ３３の制御部３３ｂは、汎用バス３４に接続されているとともに、割り込みポートを介して制御ブロック部２６に直接接続されている。
【００１７】
また、上記ＩＯコントローラ３３のＤＭＡコントローラ３３ａは、汎用ポートと専用ポートとを有し、汎用ポートが汎用バス３４に接続され、専用ポートがメモリ部３１のメモリコントローラ３１ｂに直接接続されている。さらに、ＩＯコントローラ３３のＩＯデバイスＩ／Ｆ３３ｃは、ＩＯデバイス３２と接続されている。
【００１８】
なお、上記汎用バス３４は、バスブリッジ３５を介して他の汎用バス３６に接続され、この汎用バス３６がローカルメモリ３７に接続されている。
【００１９】
上記のような構成において、制御ブロック部２６は、汎用バス３４及びメモリ部３１のメモリコントローラ３１ｂを介してメインメモリ３１にアクセスすることが可能である。また、制御ブロック部２６は、汎用バス３４、ＩＯコントローラ３３の制御部３３ｂ及びＩＯデバイスＩ／Ｆ３３ｃを介して、ＩＯデバイス３２にアクセスすることができる。さらに、制御ブロック部２６は、汎用バス３４、バスブリッジ３５及び汎用バス３６を介して、ローカルメモリ３７にアクセスすることが可能である。
【００２０】
これにより、システム内において、メモリ部３１、ＩＯデバイス２３及びローカルメモリ３７の相互間でデータ（情報）の転送が可能となっている。
【００２１】
ところで、ＩＯデバイス３２をアクセスする際、上記したように、制御ブロック部２６がＩＯコントローラ３３を介してＩＯデバイス３２にアクセスする手法を用いると、制御ブロック部２６がその処理速度に比べて低速なＩＯデバイス３２にアクセスするために、制御ブロック部２６に負荷がかかりシステムの性能が低下することになる。
【００２２】
そこで、ＩＯデバイス３２へのアクセスに際して、制御ブロック部２６への負荷をさせるための手法として、ＤＭＡコントローラ３３ａが使用される。制御ブロック部２６は、ＩＯデバイス３２とのデータ転送を直接行なう代わりに、ＤＭＡコントローラ３３ａを動作させることで、メモリ部３１またはローカルメモリ３７とＩＯデバイス３２との間のデータ転送を、ＤＭＡコントローラ３３ａに行なわせるようにしている。これにより、制御ブロック部２６は、高速なメモリ部３１またはローカルメモリ３７とのアクセスを行なうだけで、ＩＯデバイス３２のデータも使用することができるようになり、システムの性能劣化を防ぐことができる。
【００２３】
メモリ部３１とＩＯデバイス３２との間のＤＭＡ転送は、メインメモリ３１ａ、メモリコントローラ３１ｂ、汎用バス３４、ＤＭＡコントローラ３３ａの汎用ポート及びＩＯデバイスＩ／Ｆ３３ｃを介してＩＯデバイス３２に達する経路、及びその逆の経路を介して行なわれる。
【００２４】
また、ローカルメモリ３７とＩＯデバイス３２との間のＤＭＡ転送は、ローカルメモリ３７、汎用バス３６、バスブリッジ３５、汎用バス３４、ＤＭＡコントローラ３３ａの汎用ポート及びＩＯデバイスＩ／Ｆ３３ｃを介してＩＯデバイス３２に達する経路、及びその逆の経路を介して行なわれる。
【００２５】
ところで、現在では、ＩＯデバイス３２の処理速度も高速化されてきており、それに伴ない、ＩＯコントローラ３３も処理速度の高速化を考慮したアーキテクチャを採用する必要が生じている。先に述べた、メモリ部３１またはローカルメモリ３７とＩＯデバイス３２との間のＤＭＡ転送では、いずれも汎用バス３４を介してデータ転送が行なわれるようになっている。この場合、汎用バス３４の転送能力がシステムの処理速度を決定する要因となるため、それ以上の高速転送を望むことは不可能となっている。
【００２６】
そこで、この実施の形態では、先に述べたように、上記ＩＯコントローラ３３のＤＭＡコントローラ３３ａに汎用ポートと専用ポートとを備え、専用ポートをメモリ部３１のメモリコントローラ３１ｂに直接接続している。そして、ＤＭＡコントローラ３３ａとメモリコントローラ３１ｂとの間で、汎用バス３４を使用することなく、専用ポートを介して直接データ転送を行なうことができるようにしている。
【００２７】
このため、専用ポートを使用することにより、メインメモリ３１ａとＩＯデバイス３２との間でのＤＭＡ転送速度を、汎用バス３４を介して場合のＤＭＡ転送速度に比して高速化することが可能となる。なお、ローカルメモリ３７とＩＯデバイス３２との間でのＤＭＡ転送は、汎用バス３４を介して行なわれる。すなわち、汎用バス３４の転送能力を高めることなく、簡易な構成でシステム内における一部分のＤＭＡ転送速度を容易に向上させることができるものである。
【００２８】
図３は、上記ＤＭＡコントローラ３３ａの一例を示している。すなわち、ＤＭＡコントローラ３３ａは、内部Ｉ／Ｆ３３ａ１を介してＩＯデバイスＩ／Ｆ３３ｃと接続されている。この内部Ｉ／Ｆ３３ａ１は、ポート選択部３３ａ２に接続されている。このポート選択部３３ａ２は、制御部３３ｂからの指令に基づいて、専用ポートＩ／Ｆ３３ａ３と汎用ポートＩ／Ｆ３３ａ４とのいずれか一方を駆動させる。専用ポートＩ／Ｆ３３ａ３は、専用ポート３３ｄを介して前記メモリコントローラ３１ｂに接続されている。汎用ポートＩ／Ｆ３３ａ４は、汎用ポート３３ｅを介して前記汎用バス３４に接続されている。
【００２９】
また、上記制御部３３ｂは、入出力ポート３３ｆを介して汎用バス３４に接続されているとともに、割り込みポート３３ｇを介して制御ブロック部２６に接続されている。さらに、上記ＩＯデバイスＩ／Ｆ３３ｃは、入出力ポート３３ｈを介して前記ＩＯデバイス３２に接続されている。
【００３０】
上記制御ブロック部２６から専用ポートを選択する旨の指令が発生されると、その指令は、汎用バス３４、入出力ポート３３ｆ及び制御部３３ｂを介してポート選択部３３ａ２に供給される。ポート選択部３３ａ２では、専用ポートを選択する旨の指令に基づいて専用ポートＩ／Ｆ３３ａ３を駆動させる。
【００３１】
これにより、メインメモリ３１ａ、メモリコントローラ３１ｂ、専用ポート３３ｄ、専用ポートＩ／Ｆ３３ａ３、ポート選択部３３ａ２、内部Ｉ／Ｆ３３ａ１、ＩＯデバイスＩ／Ｆ３３ｃ及び入出力ポート３３ｈを介してＩＯデバイス３２に達する経路、及びその逆の経路を介して、メモリ部３１とＩＯデバイス３２との間でＤＭＡ転送が行なわれる。
【００３２】
また、上記制御ブロック部２６から汎用ポートを選択する旨の指令が発生されると、その指令は、汎用バス３４、入出力ポート３３ｆ及び制御部３３ｂを介してポート選択部３３ａ２に供給される。ポート選択部３３ａ２では、汎用ポートを選択する旨の指令に基づいて汎用ポートＩ／Ｆ３３ａ４を駆動させる。
【００３３】
これにより、ＤＭＡコントローラ３３ａが汎用バス３４に接続されるので、メモリ部３１またはローカルメモリ３７とＩＯデバイス３２との間で、汎用バス３４を介したＤＭＡ転送が行なわれる。
【００３４】
図４は、ＩＯコントローラ３３が制御ブロック部２６からの指令に基づいて、専用ポート３３ｄ及び汎用ポート３３ｅのいずれかを選択してＤＭＡ転送を行なわせる処理動作の一例をまとめたフローチャートを示している。すなわち、処理が開始（ステップＳ１）され、ステップＳ２で、制御ブロック部２６からＤＭＡ転送要求が供給されると、ＩＯコントローラ３３の制御部３３ｂは、ステップＳ３で、専用ポート３３ｄ及び汎用ポート３３ｅのいずれが指定されているかを判別する。
【００３５】
専用ポート３３ｄが指定されていると判断された場合、ＩＯコントローラ３３の制御部３３ｂは、ステップＳ４で、ポート選択部３３ａ２に専用ポートＩ／Ｆ３３ａ３を駆動させるように制御して、処理を終了（ステップＳ６）する。また、上記ステップＳ３で汎用ポート３３ｅが指定されていると判断された場合、ＩＯコントローラ３３の制御部３３ｂは、ステップＳ５で、ポート選択部３３ａ２に汎用ポートＩ／Ｆ３３ａ４を駆動させるように制御して、処理を終了（ステップＳ６）する。
【００３６】
なお、図３において、メモリライトをポストライトとして発行する場合に、最後のメモリライトがＤＭＡコントローラ３３ａから発行されたときに、ＤＭＡ終了通知をＤＭＡコントローラ３３ａから制御部３３ｂに行ない、制御部３３ｂから割り込みポート３３ｇを介して制御ブロック部２６に割り込みを発行することで、ＤＭＡ転送の終了を通知している。
【００３７】
図５は、図２に示したＤＭＡ転送手段をさらに実際的に示したものである。図５において、図２と異なる部分について説明すると、上記メインメモリ３１ａは、ブリッジ回路３１ｃ及びブリッジＩ／Ｆ３１ｄに接続され、ブリッジ回路３１ｃが制御ブロック部２６のＣＰＵ２６ａに接続され、ブリッジＩ／Ｆ３１ｄが汎用バス３４に接続されている。
【００３８】
また、この汎用バス３４はバスブリッジ３８を介して汎用バス３９に接続されている。この汎用バス３９には、高速ＩＯコントローラ４０及び低速ＩＯコントローラ４１が接続されている。高速ＩＯコントローラ４０は、前記ＤＭＡ転送部１７に対応し、ＤＭＡコントローラ４０ａ、制御部４０ｂ及びＩＯデバイスＩ／Ｆ４０ｃを有している。
【００３９】
ＤＭＡコントローラ４０ａは、専用ポートと汎用ポートとを有し、専用ポートがメモリ部３１のブリッジＩ／Ｆ３１ｄに接続され、汎用ポートが上記汎用バス３９に接続されている。また、制御部４０ｂは汎用バス３９に接続されるとともに、ブリッジＩ／Ｆ３１ｄに接続され、ＩＯデバイスＩ／Ｆ４０ｃは高速ＩＯデバイス４２（前記映像デコーダ部１８に対応）に接続されている。
【００４０】
また、低速ＩＯコントローラ４１は、前記ＤＭＡ転送部２２に対応し、ＤＭＡコントローラ４１ａ、制御部４１ｂ及びＩＯデバイスＩ／Ｆ４１ｃを有している。ＤＭＡコントローラ４１ａ及び制御部４１ｂは汎用バス３９に接続され、ＩＯデバイスＩ／Ｆ４１ｃは低速ＩＯデバイス４３（前記音声デコーダ部２３に対応）に接続されている。
【００４１】
図５に示すように、高速ＩＯコントローラ４０のＤＭＡコントローラ４０ａに、汎用バス３４，３９を介さずにメモリ部３１に直接接続される専用ポートを設けて、メモリ部３１と高速ＩＯデバイス４２との間のＤＭＡ転送速度を向上させるようにしている。なお、高速ＩＯデバイス４２は、各汎用バス３４，３６，３９等を経由する経路を介して、メモリ部３１、ローカルメモリ３７及び低速ＩＯデバイス４３と選択的にＤＭＡ転送を行なうこともできる。
【００４２】
また、低速ＩＯデバイス４３は、各汎用バス３４，３６，３９等を経由する経路を介して、メモリ部３１、ローカルメモリ３７及び高速ＩＯデバイス４２と選択的にＤＭＡ転送を行なうことができる。
【００４３】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【図面の簡単な説明】
【００４４】
【図１】この発明の実施の形態を示すもので、光ディスク再生装置の概略を説明するために示すブロック構成図。
【図２】同実施の形態における光ディスク再生装置のＤＭＡ転送手段を具体的に説明するために示すブロック構成図。
【図３】同実施の形態における光ディスク再生装置のＤＭＡ転送手段に用いられるＤＭＡコントローラの一例を説明するために示すブロック構成図。
【図４】同実施の形態における光ディスク再生装置のＤＭＡ転送手段の主要な処理動作の一例を説明するために示すフローチャート。
【図５】同実施の形態における光ディスク再生装置のＤＭＡ転送手段をさらに実際的に説明するために示すブロック構成図。
【符号の説明】
【００４５】
１１…光ディスク再生装置、１２…光ディスク、１３…ディスクドライブ部、１４…信号処理部、１５…デマルチプレクサ部、１６…映像メモリ部、１７…ＤＭＡ転送部、１８…映像デコーダ部、１９…Ｄ／Ａ変換部、２０…出力端子、２１…音声メモリ部、２２…ＤＭＡ転送部、２３…音声デコーダ部、２４…Ｄ／Ａ変換部、２５…出力端子、２６…制御ブロック部、２７…操作部、２８…リモートコントローラ、２９…受信部、３０…メモリユニット、３１…メモリ部、３２…ＩＯデバイス、３３…ＩＯコントローラ、３４…汎用バス、３５…バスブリッジ、３６…汎用バス、３７…ローカルメモリ、３８…バスブリッジ、３９…汎用バス、４０…高速ＩＯコントローラ、４１…低速ＩＯコントローラ、４２…高速ＩＯデバイス、４３…低速ＩＯデバイス。
【図１】
2007299237.tif 000003
【図２】
2007299237.tif 000004
【図３】
2007299237.tif 000005
【図４】
2007299237.tif 000006
【図５】
2007299237.tif 000007