(57)【要約】【課題】  コイルに流れるスイッチング電流の平均値を簡単且つ適切に求める。【解決手段】  測定対象のコイルに流れる電流は、パルス信号ＰＳがハイレベルのとき増加する。そのコイルに流れる電流の瞬時値に相当する電圧が入力端子ＩＮに入力される。ブランキング信号発生回路２３は、パルス信号ＰＳの立ち上がりに同期して立ち上がる所定のパルス幅の信号Ｓ１を生成する。信号Ｓ１がハイレベルの期間にスイッチ１１がオンし、キャパシタ１２が入力端子ＩＮの電圧を保持する。スイッチ１７は、スイッチ１１がオフしたときにオンしてキャパシタ１８を抵抗１５，１６の接続点ｎ１に接続し、パルス信号ＰＳがローレベルになったときにキャパシタ１８を接続点ｎ１から切り離す。キャパシタ１８には、コイルに流れる電流の増加分の平均値に相当する電圧が充電され、その充電電圧にキャパシタ１２の充電電圧を加算した電圧が、キャパシタ２１に与えられる。【選択図】  図１
2007033180.tif 000002
【特許請求の範囲】
【請求項１】
周期的にオン、オフを繰り返すパルスのオンしている期間にコイルを流れる電流の平均値に相当する電圧を生成する平均電流検出回路であって、
前記電流の瞬時値に対応する電圧を発生する電圧手段と、
前記パルスがオンするタイミングでサンプリング期間からホールド期間に遷移して前記電圧手段の発生する電圧を保持する第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の保持した電圧と前記電圧手段の発生する電圧の差分電圧を１／２にした第１の分圧電圧を発生する第１の分圧手段と、
前記パルスがオフするタイミングでサンプリング期間からホールド期間に遷移し、前記第１の分圧電圧を保持する第２のサンプルホールド回路とを備え、
前記第１のサンプルホールド回路に保持された電圧と前記第２のサンプルホールド回路に保持された電圧との加算値を前記電流の平均値に相当する電圧として出力することを特徴とする平均電流検出回路。
【請求項２】
周期的にオン、オフを繰り返すパルスのオンしている期間にコイルを流れる電流の平均値に相当する電圧を生成する平均電流検出回路であって、
前記電流の瞬時値に対応する電圧を発生する電圧手段と、
前記パルスがオンするタイミングでサンプリング期間からホールド期間に遷移して前記電圧手段の発生する電圧を保持する第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の保持した電圧と前記電圧手段の発生する電圧の平均電圧に相当する第２の分電圧を発生する第２の分圧手段と、
前記パルスがオフするタイミングでサンプリング期間からホールド期間に遷移して前記第２の分圧電圧を保持する第２のサンプルホールド回路と、
を備えることを特徴とする平均電流検出回路。
【請求項３】
前記第２のサンプルホールド回路がホールド期間に遷移するタイミングでサンプリング期間に遷移し、前記第１のサンプルホールド回路がサンプリング期間に遷移するタイミングでホールド期間に遷移する第３のサンプルホールド回路を備えることを特徴とする請求項１又は２に記載の平均電流検出回路。
【請求項４】
前記パルスは、オンしている期間とオフしている期間のデューティー比が変化することを特徴とする請求項１乃至３のいずれか１項に記載の平均電流検出回路。
【請求項５】
前記パルスの歯抜けを検出する手段と、
前記パルスの歯抜けが検出されたときに、前記平均電流に相当する電圧を無効にするリセット手段を備えることを特徴とする請求項１乃至４のいずれか１項に記載の平均電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平均電流検出回路に関する。
【背景技術】
【０００２】
制御パルスに基づいてスイッチング素子をオン、オフし、コイルにスイッチング電流を間欠的に流す装置では、制御を行うために、コイルに流れる電流の平均値を求める。
次の特許文献１の段落（００５３）〜（００５８）に示されたサンプルホールド回路は平均電流検出回路として用いられ、コイルに流れる電流に相当する電圧を制御パルスの中心点でサンプリングし、コイルの平均電流に相当する電圧を検出している。
【特許文献１】特開２００３−１１１４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、制御パルスの中心点を求めることは困難であると共に、ＰＷＭ制御の場合等では制御パルスの幅が逐次変化するのて、制御パルスの中心点が正確には求められない。
本発明は、コイルに流れる電流の平均値に相当する電圧を簡単且つ適切に求めることができる平均電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明の第１の観点に係る平均電流検出回路は、  周期的にオン、オフを繰り返すパルスのオンしている期間にコイルを流れる電流の平均値に相当する電圧を生成する平均電流検出回路であって、
前記電流の瞬時値に対応する電圧を発生する電圧手段と、
前記パルスがオンするタイミングでサンプリング期間からホールド期間に遷移して前記電圧手段の発生する電圧を保持する第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の保持した電圧と前記電圧手段の発生する電圧の差分電圧を１／２にした第１の分圧電圧を発生する第１の分圧手段と、
前記パルスがオフするタイミングでサンプリング期間からホールド期間に遷移し、前記第１の分圧電圧を保持する第２のサンプルホールド回路とを備え、
前記第１のサンプルホールド回路に保持された電圧と前記第２のサンプルホールド回路に保持された電圧との加算値を前記平均電流に相当する電圧として出力することを特徴とする。
【０００５】
上記目的を達成するために、本発明の第２の観点に係る平均電流検出回路は、
周期的にオン、オフを繰り返すパルスのオンしている期間にコイルを流れる電流の平均値に相当する電圧を生成する平均電流検出回路であって、
前記電流の瞬時値に対応する電圧を発生する電圧手段と、
前記パルスがオンするタイミングでサンプリング期間からホールド期間に遷移して前記電圧手段の発生する電圧を保持する第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の保持した電圧と前記電圧手段の発生する電圧の平均電圧に相当する第２の分電圧を発生する第２の分圧手段と、
前記パルスがオフするタイミングでサンプリング期間からホールド期間に遷移して前記第２の分圧電圧を保持する第２のサンプルホールド回路と、
を備えることを特徴とする。
【０００６】
なお、本発明の第１の観点に係る平均電流検出回路及び第２の観点に係る平均電流検出回路において、
前記第２のサンプルホールド回路がホールド期間に遷移するタイミングでサンプリング期間に遷移し、前記第１のサンプルホールド回路がサンプリング期間に遷移するタイミングでホールド期間に遷移する第３のサンプルホールド回路を備えてもよい。
【０００７】
また、前記パルスは、オンしている期間とオフしている期間のデューティー比が変化してもよい。
また、前記パルスの歯抜けを検出する手段と、前記パルスの歯抜けが検出されたときに、前記平均電流に相当する電圧を無効にするリセット手段を備えてもよい。
【発明の効果】
【０００８】
本発明によれば、コイルに流れる電流の平均値に相当する電圧を簡単且つ適切に求めることができる
【発明を実施するための最良の形態】
【０００９】
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
図１は、本発明の実施形態に係る平均電流検出回路１０を示す回路図である。
図２は、スイッチング電源装置の要部を示す構成図である。
【００１０】
図１の平均電流検出回路１０は、図２に示すスイッチング電源装置で、スイッチングトランジスタ４がオンの期間にコイル１に流れる電流の平均値に対応する電圧を求めるものである。
スイッチング電源装置は、電流検出回路２と、ＰＷＭコントローラ３と、電源とグランドとの間に直列に接続されたスイッチングトランジスタ４，５とを備えている。
【００１１】
ＰＷＭコントローラ３は、一定周期の制御パルスであるパルス信号ＰＳのデューティー比をコントロールする。パルス信号ＰＳは、スイッチングトランジスタ４のゲートに入力されると共に、インバータ６を介してスイッチングトランジスタ５のゲートに入力され、パルス信号ＰＳにより、スイッチングトランジスタ４，５が相補的にオン・オフする。
【００１２】
スイッチングトランジスタ４とスイッチングトランジスタ５との接続点に、コイル１の一端が接続され、スイッチングトランジスタ４がオンすると、電源からコイル１に電流が流れる。コイル１の他端に、電流検出回路２の一端が接続され、電流検出回路２の他端に、平滑化キャパシタ７と負荷８とが並列に接続されている。電流検出回路２は、コイル１に流れる電流の瞬時値に対応する電圧を出力する回路であり、電流検出回路２の出力電圧は、平均電流検出回路１０の入力端子ＩＮに入力させる構成である。
【００１３】
平均電流検出回路１０の入力端子ＩＮは、図１のように、第１のスイッチ１１を介して第１のキャパシタ１２の一方の電極に接続されると共に、演算増幅器１３の正相入力端子（＋）に接続されている。キャパシタ１２の他方の電極は、シグナルグランドＳＧに接続されている。
【００１４】
キャパシタ１２の一方の電極は、さらに、演算増幅器１４の正相入力端子（＋）に接続されている。演算増幅器１３の出力端子と演算増幅器１４の出力端子との間には、抵抗値の等しい抵抗１５及び抵抗１６が直列に接続されている。演算増幅器１３の出力端子は演算増幅器１３の反転入力端子（−）に接続され、演算増幅器１３は、入力端子ＩＮに入力された電圧のボルテージフォロワを構成している。演算増幅器１４の出力端子は、演算増幅器１４の反転入力端子（−）に接続され、演算増幅器１４は、キャパシタ１２に充電された電圧のボルテージフォロワを構成している。
【００１５】
抵抗１５と抵抗１６の接続点ｎ１は、第２のスイッチ１７を介して第２のキャパシタ１８の一方の電極に接続されている。キャパシタ１８の他方の電極は、演算増幅器１４の出力端子に接続されている。尚、キャパシタ１８には、演算増幅器１３の出力電圧と演算増幅器１４の出力電圧の差分電圧を１／２した電圧が保持される。
【００１６】
キャパシタ１８の一方の電極には、演算増幅器１９の正相入力端子（＋）が接続され、演算増幅器１９の出力端子が演算増幅器１９の反転入力端子（−）と接続されている。この演算増幅器１９は、キャパシタ１８が保持する電圧に演算増幅器１４の出力電圧を加算した電圧のボルテージフォロワを構成している。演算増幅器１９の出力端子は、第３のスイッチ２０を介して第３のキャパシタ２１の一方の電極に接続されている。キャパシタ２１の他方の電極は、シグナルグランドＳＧに接続されている。
【００１７】
キャパシタ２１の一方の電極に、演算増幅器２２の正相入力端子（＋）が接続されている。演算増幅器２２の反転入力端子（−）は、演算増幅器２２の出力端子に接続され、演算増幅器２２がキャパシタ２１に保持された電圧のボルテージフォロワを構成している。演算増幅器２２の出力端子が出力端子ＯＵＴに接続されている。
【００１８】
この平均電流検出回路１０には、さらに、パルス信号ＰＳを入力し、パルス信号ＰＳの立ち上がりに同期して所定のパルス幅のパルスを発生するブランキング信号発生回路２３と、ブランキング信号発生回路２３で発生する信号の論理レベルを反転するインバータ２４と、インバータ２４の出力信号とパルス信号ＰＳとの論理積を求めるＡＮＤ回路２５と、パルス信号ＰＳを論理レベルを反転するインバータ２７とを、備えている。
【００１９】
ブランキング信号発生回路２３が出力する信号Ｓ１は、ドライバ３０を介してスイッチ１１に与えられている。この信号Ｓ１により、スイッチ１１のオン・オフが設定される。ＡＮＤ回路２５の出力する信号Ｓ２は、ドライバ３１を介してスイッチ１７に与えられている。信号Ｓ２により、スイッチ１７のオン・オフが設定される。
【００２０】
インバータ２７の出力する信号Ｓ３は、ドライバ３２を介してスイッチ２０に与えられている。信号Ｓ３により、スイッチ２０のオン・オフが設定される。
リセット信号ＲＳは、各キャパシタ１２，１８，２１に保持された電圧を放電させてリセットする信号であり、Ｎチャネル型ＭＯＳトランジスタ３３，３４，３５のゲートに共通に入力される。各Ｎチャネル型ＭＯＳトランジスタ３３，３４，３５のドレイン及びソースが、キャパシタ１２，１８，２１の両電極間にそれぞれ接続されている。
【００２１】
次に、スイッチング電源装置と図１の平均電流検出回路１０の動作を、図３，図４を参照して説明する。
図３及び図４は、平均電流検出回路１０の各部の波形を示す図である。
【００２２】
スイッチング電源装置のＰＷＭコントローラ３は、パルス信号ＰＳを生成する（図３（ａ））。このパルス信号ＰＳがスイッチングトランジスタ４のゲートに入力されると共に、インバータ６を介してスイッチングトランジスタ５のゲートに入力される。スイッチングトランジスタ４，５は、パルス信号ＰＳに基づいて相補的にオン・オフする。
【００２３】
スイッチングトランジスタ４がオンすることにより、電源からの電流がコイル１を流れてキャパシタ７に流れ、キャパシタ７を充電する。キャパシタ７に受電された電圧が負荷８に供給される。電流検出回路２は、コイル１に流れる電流に相当する電圧を出力し、その電圧が平均電流検出回路１０の入力端子ＩＮに印加される。
【００２４】
コイル１に流れる電流は、スイッチングトランジスタ４がオンの期間に増加し、スイッチングトランジスタ４がオフの期間に減少する。入力端子ＩＮの電圧も、同様に変化する（図３（ｃ））。
【００２５】
パルス信号ＰＳは、平均電流検出回路１０にも入力され、ブランキング信号発生回路２３は、パルス信号ＰＳの立ち上がりに同期して立ち上がる所定のパルス幅の信号Ｓ１を生成する。（図３（ｂ））。この信号Ｓ１がハイレベルの期間が、サンプリング期間であり、スイッチ１１がオンしてキャパシタ１２が入力端子ＩＮに接続される。
ブランキング信号発生回路２３は、パルス信号ＰＳが立ち上がってから所定時間が経過した後のリップル成分がなくなった状態の電圧をキャパシタ１２に保持させるために設けられている。したがって、信号Ｓ１のパルス幅は、リップル成分の量に応じて適宜設定すればよい。
【００２６】
一方、ＡＮＤ回路２５の出力する信号Ｓ２は、信号Ｓ１の立ち下がりに同期して立ち上がり、パルス信号ＰＳの立ち下りに同期して立ち下がる（図３（ｆ））。その信号Ｓ２が与えられるスイッチ１７は、信号Ｓ２がハイレベルのときにキャパシタ１８を接続点ｎ１に接続する。
【００２７】
入力端子ＩＮの電圧は、パルス信号ＰＳがハイレベルの期間に、初期値電圧Ｖ０から最大値電圧Ｖ２まで上昇する。このとき、抵抗１５，１６の接続点ｎ１の電圧は、
（Ｖ２＋Ｖ０）／２（＝Ｖ１）
となる。
【００２８】
接続点ｎ１に接続されている期間に、キャパシタ１８には
（Ｖ２＋Ｖ０）／２−Ｖ０
の電圧が充電され（図３（ｇ））、キャパシタ１８がこれを保持する。
【００２９】
シグナルグランドＳＧとキャパシタ１８の演算増幅器１９の正相入力端子（＋）に接続された側の電極との間の電圧は、演算増幅器１４の出力電圧にキャパシタ１８に保持された電圧を加算した
（Ｖ２＋Ｖ０）／２
となる。
この電圧は、入力端子ＩＮに入力されたコイル１に流れる電流に相当する電圧の平均値と見なせる。
【００３０】
インバータ２７の出力する信号Ｓ３は、パルス信号ＰＳの論理が反転した信号（図３（ｈ））であり、パルス信号ＰＳの立ち下がりに同期して立ち上がり、パルス信号ＰＳの立ち上がりに同期して立ち下がる。したがって、スイッチ２０は、スイッチ１７がオフするタイミングでオンして、キャパシタ２１を演算増幅器１９の出力端子に接続し、スイッチ１１がオンするタイミングでオフして、キャパシタ２１を演算増幅器１９の出力端子から切り離す。
【００３１】
キャパシタ２１は、演算増幅器１９の出力端子に接続されている期間に、（Ｖ２＋Ｖ０）／２の電圧に充電されてこれを保持する。つまり、キャパシタ２１は、演算増幅器１９がコイル１に流れる平均電流に相当する電圧を出力している期間に演算増幅器１９の出力端子に接続され、それ以外の期間は、演算増幅器１９の出力端子から切り離される。
【００３２】
キャパシタ２１が演算増幅器１９の出力端子から切り離されている期間は、
キャパシタ２１に充電された電圧が、コイル１に流れる平均電流に相当する電圧として、演算増幅器２２を介して出力端子ＯＵＴから出力される。
なお、パルス信号ＰＳが歯抜けを起こすことが考えられる。
【００３３】
パルス信号ＰＳの歯抜けが検出された場合、リセット端子に入力されているリセット信号ＲＳがハイレベルになる（図４（ｊ））。リセット信号ＲＳがハイレベルの期間にＮチャネル型ＭＯＳトランジスタ３３，３４，３５がオンし、キャパシタ１２，１８，２１に保持した電圧を放電させてリセットする。即ち、各保持電圧がゼロになる。したがって、制御パルスの歯抜けが発生して、コイル１に電流が流れないときには、出力端子ＯＵＴから出力される電圧はゼロになる。
【００３４】
以上のように、本実施形態の平均電流検出回路１０は、コイル１に流れる電流の平均値に相当する電圧を簡単且つ適切に求めることができる。
【００３５】
なお、本発明は、上記実施形態に限定されるものではなく、種々の変形が可能可能である。
【００３６】
例えば、上記実施形態では、スイッチング電源装置のコイル１に流れる電流の平均値を求めたが、他の装置にも適用できる。一例としては、直流モータ等において、励磁コイルに流れる電流をスイッチングする場合に、本実施形態の平均電流検出回路１０を組込むことにより、励磁コイルに流れる電流の平均値に相当する電圧を簡単且つ適切に求めることができる。
【００３７】
また、平均電流検出回路１０の構成部品を上記実施形態と異なる部品に変更することも可能である。例えば、入力端子ＩＮの電圧を分圧する抵抗１５，１６をキャパシタで構成してもよい。
【００３８】
また、キャパシタ１８の他端は演算増幅器１４の出力端子に接続され、キャパシタ１８に（Ｖ２＋Ｖ０）／２−Ｖ０の電圧が保持されるようにしたが、キャパシタ１８の他端を図５のようにシグナルグランドＳＧに接続してもよい。このようにすると、キャパシタ１８には、（Ｖ２＋Ｖ０）／２の電圧が保持される。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係る平均電流検出回路を示す回路図である。
【図２】スイッチング電源装置の要部を示す構成図である。
【図３】平均電流検出回路の各部の波形を示す図である。
【図４】平均電流検出回路の各部の波形を示す図である。
【図５】平均電流検出回路の変形例を示す図である。
【符号の説明】
【００４０】
１                  コイル
４，５              スイッチングトランジスタ
１１，１７，２０    スイッチ
１２，１８，２１    キャパシタ
１５，１６          抵抗
２３                ブランキング信号発生回路
２４，２７          インバータ
２５                ＡＮＤ回路
３３，３４，３５    Ｎチャネル型ＭＯＳトランジスタ
ＲＳ                リセット信号
ＰＳ                パルス信号
ＣＫ                クロック信号
【図１】
2007033180.tif 000003
【図２】
2007033180.tif 000004
【図３】
2007033180.tif 000005
【図４】
2007033180.tif 000006
【図５】
2007033180.tif 000007