(57)【要約】【課題】感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置において、異モデル間でもサンプルホールドタイミングを設定するソフトウェアを共用可能なサンプルホールド信号生成回路を提供する。【解決手段】サンプルホールド信号生成回路１０において、ライン同期信号周期測定器１１から出力されたライン同期信号の周期Ｂのうち最小の周期を最小周期抽出回路１２で抽出する。演算器１３は、抽出されたライン同期信号の最小周期Ｃに基づいて、ライン同期信号Ａを基準とするサンプルホールド信号の生成タイミングＥを算出し、サンプルホールド信号を出力するサンプルホールド信号生成比較器１５に出力する。サンプルホールド信号生成比較器１５は、タイミング生成カウンタ１４から出力されたライン同期信号からのクロック数Ｆとサンプルホールド信号生成タイミングＥを比較し、サンプルホールド信号Ｇを出力する。【選択図】図１
2007135090.tif 000002
【特許請求の範囲】
【請求項１】
感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、走査周期ごとに所定の信号を生成する信号生成回路であって、ライン同期信号の周期を測定するライン同期信号周期測定器と、該ライン同期信号周期測定器の出力するそれまでのライン同期信号周期のうち最小の周期を抽出する最小周期抽出回路と、該最小周期抽出回路の出力したライン同期信号の最小周期に基づいてライン同期信号を基準とする前記所定の信号の出力タイミングを算出する演算器と、を備えることを特徴とする信号生成回路。
【請求項２】
請求項１に記載の信号生成回路において、前記ライン同期信号周期測定器が、ライン同期信号を基準としてクロック数をカウントするクロックカウンタと、ライン同期信号に同期してクロックカウント値をラッチするラッチからなることを特徴とする信号生成回路。
【請求項３】
請求項１に記載の信号生成回路において、前記最小周期抽出回路が、ライン同期信号の最小周期を記憶するライン同期信号周期記憶装置と、該ライン同期信号周期記憶装置に記憶されたライン同期信号の最小周期と前記ライン同期信号周期測定器の測定したライン同期信号の周期を比較する最小周期抽出比較器からなることを特徴とする信号生成回路。
【請求項４】
請求項１に記載の信号生成回路において、前記演算器が、前記最小周期抽出回路の出力するライン同期信号の最小周期から第一の閾値を減じることにより前記所定の信号を出力すべきタイミングを算出する減算器からなることを特徴とする信号生成回路。
【請求項５】
請求項４に記載の信号生成回路において、前記第一の閾値が書き換え可能であることを特徴とする信号生成回路。
【請求項６】
請求項１に記載の信号生成回路において、さらに前記最小周期抽出回路の出力するライン同期信号の最小周期をラッチするラッチ回路を備えることを特徴とする信号生成回路。
【請求項７】
請求項６に記載の信号生成回路において、前記ラッチ回路に入力されるラッチ許可信号はライン同期信号の最小周期が更新された時刻からの経過時間に基づいて出力されることを特徴とする信号生成回路。
【請求項８】
請求項１に記載の信号生成回路において、さらにライン同期信号の最小周期が更新された時刻からの経過時間を計測する計時装置を備えることを特徴とする信号生成回路。
【請求項９】
請求項１に記載の信号生成回路において、前記最小周期抽出回路が、ライン同期信号の最小周期が更新された際に最小周期更新フラグを出力することを特徴とする信号生成回路。
【請求項１０】
請求項３に記載の信号生成回路において、前記最小周期抽出比較器が、ライン同期信号の最小周期が更新された際に最小周期更新フラグを出力することを特徴とする信号生成回路。
【請求項１１】
請求項８に記載の信号生成回路において、前記計時装置が、前記最小周期抽出回路がライン同期信号の最小周期が更新された際に出力する最小周期更新フラグを基準に動作を開始するタイマーであることを特徴とする信号生成回路。
【請求項１２】
請求項８に記載の信号生成回路において、前記計時装置が、現在時刻を計測する時計と、前記最小周期抽出回路がライン同期信号の最小周期が更新された際に出力する最小周期更新フラグをトリガとして最小周期更新時刻を前記時計の出力する現在時刻に更新する最小周期更新時刻記憶装置と、現在時刻から最小周期更新時刻を減算して最小周期更新時刻が更新されてからの経過時間を出力する減算器、からなることを特徴とする信号生成回路。
【請求項１３】
請求項７に記載の信号生成回路において、前記ラッチ回路に入力されるラッチ許可信号が、ライン同期信号の最小周期が更新された時刻からの経過時間がライン同期信号のサンプリング終了タイミングを示す第二の閾値を超えるか否かに従って制御されることを特徴とする信号生成回路。
【請求項１４】
請求項１に記載の信号生成回路において、さらに前記最小周期抽出回路が、ライン同期信号の周期をサンプリングするか否かを制御するライン同期信号周期取り込み許可信号を受付可能であることを特徴とする信号生成回路。
【請求項１５】
請求項１４に記載の信号生成回路において、前記最小周期抽出回路に入力されるライン同期信号周期取り込み許可信号が、ＣＰＵによって制御されることを特徴とする信号生成回路。
【請求項１６】
請求項１に記載の信号生成回路において、さらにポリゴンモーターが回転を開始してからの経過時間を計測する第二の計時装置を備えることを特徴とする信号生成回路。
【請求項１７】
請求項１６に記載の信号生成回路において、さらにポリゴンモーターが回転を開始してからの経過時間とライン同期信号のサンプリング開始タイミングを示す第三の閾値を比較する第二の経過時間比較器を備え、前記最小周期抽出回路のライン同期信号周期取り込み許可信号を前記第二の経過時間比較器の比較結果に基づいて制御するようにしたことを特徴とする信号生成回路。
【請求項１８】
請求項１に記載の信号生成回路において、前記演算器の出力する生成タイミングが前記所定の信号の出力を開始するタイミングであることを特徴とする信号生成回路。
【請求項１９】
請求項１に記載の信号生成回路において、演算器の出力する生成タイミングが前記所定の信号の出力を終了するタイミングであることを特徴とする信号生成回路。
【請求項２０】
感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、走査周期ごとに所定の信号を生成する信号生成回路であって、ライン同期信号の周期を測定するライン同期信号周期測定器と、該ライン同期信号周期測定器の出力するそれまでのライン同期信号周期のうち最小の周期を抽出する最小周期抽出回路と、該最小周期抽出回路の出力したライン同期信号の最小周期に基づいてライン同期信号を基準とする前記所定の信号の出力開始タイミングを算出する第一の演算器と、前記最小周期抽出回路の出力したライン同期信号の最小周期に基づいてライン同期信号を基準とする前記所定の信号の出力終了タイミングを算出する第二の演算器と、前記第一の演算器の出力した前記所定の信号の出力開始タイミングに基づいて前記所定の信号の出力開始信号を生成する第一のサンプルホールド信号生成比較器と、前記第二の演算器の出力した前記所定の信号の出力終了タイミングに基づいて前記所定の信号の出力終了信号を生成する第二のサンプルホールド信号生成比較器を備え、前記信号出力開始信号と、前記信号出力終了信号の出力レベルに応じて前記所定の信号を出力するか否か判断することを特徴とする信号生成回路。
【請求項２１】
感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、走査周期ごとに所定の信号を生成する信号生成回路であって、ライン同期信号の周期を測定するライン同期信号周期測定器と、該ライン同期信号周期測定器の出力するそれまでのライン同期信号周期のうち最小の周期を抽出する最小周期抽出回路と、該最小周期抽出回路の出力した最小のライン同期信号周期とライン同期信号の分割単位を指定する第一の定数およびライン同期信号の入力を基準とするサンプルホールド信号の出力位置を示す第二の定数を演算して前記所定の信号の出力タイミングを算出する演算器と、を備えることを特徴とする信号生成回路。
【請求項２２】
請求項２１に記載の信号生成回路において、前記演算器が前記最小周期抽出回路の出力した最小のライン同期信号周期を第一の定数で除算して前記所定の信号の設定単位を算出する除算器と、前記所定の信号の設定単位に第二の定数を乗算して前記所定の信号の生成タイミングを算出する乗算器からなることを特徴とする信号生成回路。
【請求項２３】
請求項２に記載の信号生成回路のうち、前記所定の信号を出力するサンプルホールド信号生成比較器に前記クロックカウンタの出力を接続する信号線を備えることを特徴とする信号生成回路。
【請求項２４】
請求項１〜２３の信号生成回路を備える画像形成装置。
【請求項２５】
複数の印刷色を出力可能な画像形成装置において、請求項１に記載の信号生成回路を印刷色毎に複数備えることを特徴とする画像形成装置。
【請求項２６】
請求項２５に記載の画像形成装置のうち、さらに印刷色毎に設定値を設定するための個別の信号線を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、走査周期ごとに所定の信号を生成する信号生成回路に関し、特に、感光体ドラムを走査して画像情報を書き込むレーザーダイオードの光量を補正するタイミングを示すサンプルホールド光量補正タイミングを算出するサンプルホールド信号生成回路に好適な信号生成回路及び画像形成装置に関する。
【背景技術】
【０００２】
従来のサンプルホールド信号生成回路にソフトウェアの設定に従ってサンプルホールドタイミングを生成するものがある。図１８にサンプルホールド信号生成回路を含む一般的な画像形成装置のブロック構成図を示す。画像形成装置は、ＬＳＵコントローラ１、ＬＳＵユニット２、ＣＰＵ３、操作パネル４、各種制御モーター５、ＣＣＤと画像処理ブロック６、ドラムと現像ユニット７、からなる。ユーザーが操作パネル４のコピーボタンを押下するとＣＰＵ３が各種制御モーター５を制御して出力用紙の搬送が開始される。用紙が印字位置まで搬送されると、ＬＳＵコントローラ１は、ＬＳＵユニット２からのライン同期信号に同期させて画像データをＬＳＵユニット２へ出力する。ＬＳＵユニット２はＬＳＵコントローラ１から受け取った画像データによりレーザー光にてドラム上に画像を形成する。ドラム上に形成された画像は出力用紙に転写され現像ユニットにて現像される。
【０００３】
ここでＬＳＵコントローラブロックのサンプルホールド信号生成回路５０はＬＳＵユニット２の経時変化を補正するために一定時間ごとに補正指示信号（以後、補正指示信号をサンプルホールド信号と記す）をＬＳＵユニット２に出力する。ＬＳＵユニット２の経時変化としては電流制御コンデンサの自然放電によるレーザーダイオードの発光量の減少などがある。ＬＳＵユニット２はサンプルホールド信号生成回路５０の出力するサンプルホールド信号が入力されたタイミングでレーザーダイオードの発光量を測定し、発光量に応じて電流制御コンデンサを充電し、適切な発光量となるようにレーザーダイオードの光量補正を行う。
【０００４】
図１９はサンプルホールド信号と電流制御コンデンサの充電量の関係を示すタイミングチャートで、電流制御コンデンサ充電量が時間の経過とともに減少し、サンプルホールド信号の入力タイミングで再充電されることを説明している。電流制御コンデンサの充電量を示す線はレーザーダイオードの発光量も示しており、電流制御コンデンサの充電量を補正することによってレーザーダイオードの発光量も補正されることを表している。以後、サンプルホールド信号の入力によってＬＳＵユニット２が行うレーザーダイオードの発光量の補正を光量補正と記す。光量補正は一般に１ライン同期信号周期（レーザーの１走査時間）に一回行われる。
【０００５】
図２０は従来のサンプルホールド信号生成回路について説明するためのブロック図である。従来のサンプルホールド信号生成回路５０は、タイミング生成カウンタ５１とサンプルホールド信号生成比較器５２からなる。タイミング生成カウンタ５１はライン同期信号が入力されてからのクロック数を出力するカウンタであり、タイミング生成カウンタ５１はライン同期信号の入力で０にリセットされ、クロックの入力毎に＋１するカウンタで構成される。サンプルホールド信号生成比較器５２はタイミング生成カウンタ５１の出力するライン同期信号が入力されてからのクロック数とＣＰＵ３から入力されるサンプルホールド信号の生成タイミング設定値（クロック数）を比較してサンプルホールド信号生成タイミングであればサンプルホールド信号を出力する。
【０００６】
図２１は従来のＬＳＵコントローラ２におけるサンプルホールド信号の出力タイミングを説明するタイミングチャートを示すものであり、図２１（Ａ）に示すようにサンプルホールド信号生成タイミングＵを９０００に設定した場合、タイミング生成カウンタの出力するライン同期信号からのクロック数Ｖが９０００となった際にサンプルホールド信号Ｗを出力する。ここでサンプルホールド信号生成タイミングＵはあらかじめ定められた固定値であり、ライン同期信号の周期と相関はない。
ところが、ライン同期信号周期は画像形成装置のモデルによって異なり、サンプルホールド信号の出力タイミングはモデルごとに最適化して個別のサンプルホールド信号生成タイミングを設定する必要があった。従来の画像形成装置の中にはＣＰＵからのサンプルホールド信号生成タイミングをソフトウェアによって制御可能であるように構成し、画像形成装置のモデルごとに対応したソフトウェアを使用することによって最適なサンプルホールドタイミングを実現するものがあった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら従来のサンプルホールド信号生成回路は、サンプルホールド信号生成タイミングがライン同期信号の周期と相関がないため、同一のサンプルホールド信号生成タイミングを異なるライン同期信号周期で動作する画像形成装置に適用するとサンプルホールド信号が出力されない不具合が発生する場合があった。
【０００８】
図２１（Ｂ）に示す従来のサンプルホールド信号生成回路のタイミングチャートを用いて、従来のＬＳＵにおいてサンプルホールド信号が出力されない例を説明する。サンプルホールド信号生成タイミングＵを９０００に設定したソフトウェアをライン同期信号周期の小さい異モデルに適用した場合、ライン同期信号が入力されてからのクロック数Ｖが、サンプルホールド信号生成タイミングＵに達する前に次のライン同期信号Ｔが入力されてリセットされてしまう。その結果、ライン同期信号が入力されてからのクロック数Ｖが、サンプルホールド信号生成タイミングＵに達する条件が発生しないため、サンプルホールド信号Ｗが出力されないことになる。
【０００９】
このような理由により従来の構成では異モデル間でサンプルホールド信号の出力タイミングを共用するソフトウェアを作成できず、画像形成装置のモデル毎に別個のソフトウェアの開発が必要であった。
【００１０】
本発明はかかる事情に鑑みてなされたものであり、ライン同期信号の最小周期に基づいてサンプルホールドタイミングを算出、決定することにより、異モデル間でもソフトウェアを共用可能なサンプルホールド信号生成回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の第１の技術手段は、感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、所定の信号を生成する信号生成回路であって、ライン同期信号の周期を測定するライン同期信号周期測定器と、該ライン同期信号周期測定器の出力するライン同期信号周期を受信して最小の周期を抽出する最小周期抽出回路と、該最小周期抽出回路の出力した最小のライン同期信号周期に基づいてライン同期信号を基準とする前記所定の信号の出力タイミングを算出する演算器と、を備えることを特徴としたものである。
【００１２】
第２の技術手段は、第１の技術手段において、前記ライン同期信号周期測定器が、ライン同期信号を基準としてクロック数をカウントするクロックカウンタと、ライン同期信号に同期してクロックカウント値をラッチするラッチからなることを特徴としたものである。
【００１３】
第３の技術手段は、第１の技術手段において、前記最小周期抽出回路が、ライン同期信号の最小周期を記憶するライン同期信号周期記憶装置と、前記ライン同期信号周期測定器の測定したライン同期信号の周期と前記ライン同期信号周期記憶装置に記憶されたライン同期信号最小周期を比較する最小周期抽出比較器からなることを特徴としたものである。
【００１４】
第４の技術手段は、第１の技術手段において、前記演算器が、前記最小周期抽出回路の出力するライン同期信号の最小周期から第一の閾値を減じることにより前記所定の信号を出力すべきタイミングを算出する減算器からなることを特徴としたものである。
【００１５】
第５の技術手段は、第４の技術手段において、前記第一の閾値が書き換え可能であることを特徴としたものである。
【００１６】
第６の技術手段は、第１の技術手段において、さらに前記最小周期抽出回路の出力するライン同期信号の最小周期をラッチするラッチ回路を備えることを特徴としたものである。
【００１７】
第７の技術手段は、第６の技術手段において、前記ラッチ回路に入力されるラッチ許可信号はライン同期信号の最小周期が更新された時刻からの経過時間に基づいて出力されることを特徴としたものである。
【００１８】
第８の技術手段は、第１の技術手段において、さらにライン同期信号の最小周期が更新された時刻からの経過時間を計測する計時装置を備えることを特徴としたものである。
【００１９】
第９の技術手段は、第１の技術手段において、前記最小周期抽出回路が、ライン同期信号の最小周期が更新された際に最小周期更新フラグを出力することを特徴としたものである。
【００２０】
第１０の技術手段は、第３の技術手段において、前記最小周期抽出比較器が、ライン同期信号の最小周期が更新された際に最小周期更新フラグを出力することを特徴としたものである。
【００２１】
第１１の技術手段は、第８の技術手段において、前記計時装置が、前記最小周期抽出回路がライン同期信号の最小周期が更新された際に出力する最小周期更新フラグを基準に動作を開始するタイマーであることを特徴としたものである。
【００２２】
第１２の技術手段は、第８の技術手段において、前記計時装置が、現在時刻を計測する時計と、前記最小周期抽出比較器の出力する最小周期更新フラグをトリガとして最小周期更新時刻を前記時計の出力する現在時刻に更新し、その最小周期更新時刻を出力する最小周期更新時刻記憶装置と、現在時刻から最小周期更新時刻を減算して最小周期が更新されてからの経過時間を出力する減算器、からなることを特徴としたものである。
【００２３】
第１３の技術手段は、第７の技術手段において、前記ラッチ回路に入力されるラッチ許可信号が、ライン同期信号の最小周期が更新された時刻からの経過時間がライン同期信号の周期のサンプリング終了タイミングを示す第二の閾値を超えるか否かに従って制御されることを特徴としたものである。
【００２４】
第１４の技術手段は、第１の技術手段において、さらに前記最小周期抽出回路が、ライン同期信号の周期をサンプリングするか否かを制御するライン同期信号周期取り込み許可信号を受付可能であることを特徴としたものである。
【００２５】
第１５の技術手段は、第１４の技術手段において、前記最小周期抽出回路に入力されるライン同期信号周期取り込み許可信号が、ＣＰＵによって制御されることを特徴としたものである。
【００２６】
第１６の技術手段は、第１の技術手段において、さらにポリゴンモーターが回転を開始してからの経過時間を計測する第二の計時装置を備えることを特徴としたものである。
【００２７】
第１７の技術手段は、第１６の技術手段において、さらにポリゴンモーターが回転を開始してからの経過時間とライン同期信号のサンプリング開始タイミングを示す第三の閾値を比較する第二の経過時間比較器を備え、前記最小周期抽出回路のライン同期信号周期取り込み許可信号が前記第二の経過時間比較器の比較結果に基づいて制御されることを特徴としたものである。
【００２８】
第１８の技術手段は、第１の技術手段において、前記演算器の出力する生成タイミングが前記所定の信号の出力を開始するタイミングであることを特徴としたものである。
【００２９】
第１９の技術手段は、第１の技術手段において、演算器の出力する生成タイミングが前記所定の信号の出力を終了するタイミングであることを特徴としたものである。
【００３０】
第２０の技術手段は、感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、走査周期ごとに所定の信号を生成する信号生成回路であって、ライン同期信号の周期を測定するライン同期信号周期測定器と、該ライン同期信号周期測定器の出力するそれまでのライン同期信号周期のうち最小の周期を抽出する最小周期抽出回路と、該最小周期抽出回路の出力したライン同期信号の最小周期に基づいてライン同期信号を基準とする前記所定の信号の出力開始タイミングを算出する第一の演算器と、前記最小周期抽出回路の出力したライン同期信号の最小周期に基づいてライン同期信号を基準とする前記所定の信号の出力終了タイミングを算出する第二の演算器と、前記第一の演算器の出力した前記所定の信号の出力開始タイミングに基づいて前記所定の信号の出力開始信号を生成する第一のサンプルホールド信号生成比較器と、前記第二の演算器の出力した前記所定の信号の出力終了タイミングに基づいて前記所定の信号の出力終了信号を生成する第二のサンプルホールド信号生成比較器を備え、前記信号出力開始信号と、前記信号出力終了信号の出力レベルに応じて前記所定の信号を出力するか否かを判断し、決定することを特徴としたものである。
【００３１】
第２１の技術手段は、感光体ドラムを走査して画像情報を書き込む電子写真方式の画像形成装置に用いられ、走査周期ごとに所定の信号を生成する信号生成回路であって、ライン同期信号の周期を測定するライン同期信号周期測定器と、該ライン同期信号周期測定器の出力する複数のライン同期信号周期のうち最小の周期を抽出する最小周期抽出回路と、該最小周期抽出回路の出力した最小のライン同期信号周期とライン同期信号の分割単位を指定する第一の定数およびライン同期信号の入力を基準とするサンプルホールド信号の出力位置を示す第二の定数を演算して前記所定の信号の出力タイミングを算出する演算器と、を備えることを特徴としたものである。
【００３２】
第２２の技術手段は、第２１の技術手段において、前記演算器が前記最小周期抽出比較回路の出力した最小のライン同期信号周期を第一の定数で除算して前記所定の信号の設定単位を算出する除算器と、前記所定の信号の設定単位に第二の定数を乗算して前記所定の信号の生成タイミングを算出する乗算器からなることを特徴としたものである。
【００３３】
第２３の技術手段は、第２の技術手段のうち、前記所定の信号を出力するサンプルホールド信号生成比較器に前記クロックカウンタの出力を接続する信号線を備えることを特徴としたものである。
【００３４】
第２４の技術手段は、第１〜２３の技術手段を備える画像形成装置とすることを特徴としたものである。
【００３５】
第２５の技術手段は、複数の印刷色を出力可能な画像形成装置において、第１の技術手段を印刷色毎に複数備えることを特徴としたものである。
【００３６】
第２６の技術手段は、第２５の技術手段のうち、さらに印刷色毎に設定値を設定するための個別の信号線を備えることを特徴としたものである。
【発明の効果】
【００３７】
以上のような各技術手段から構成される本発明によれば、次のような効果が得られる。
第１の技術手段によれば、最小のライン同期信号周期を測定し、最小のライン同期信号周期を基準としてサンプルホールド信号など所定の信号の出力位置を決定することができるので、モーターの回転ばらつきがある場合や、画像形成装置のモデルが異なる場合でもソフトウェアを変更することなく、１ライン同期信号周期毎に確実にサンプルホールド信号を出力することができる。
【００３８】
第２の技術手段によれば、制御対象の画像形成装置のライン同期信号の周期を測定できる。ライン同期信号の周期は画像形成装置のモデル毎に異なるが制御対象となるモデルに応じたライン同期信号の周期を測定できる。
【００３９】
第３の技術手段によれば、測定されたライン同期信号のうち最小のライン同期信号周期を抽出できる。ライン同期信号は制御モーターの回転ばらつきなどで厳密には同一の周期にはならない。第３の技術手段によれば回転ばらつきを含む複数のライン同期信号周期のうちから最小のライン同期信号周期を抽出できる。後段の演算器は最小周期抽出回路の出力する最小のライン同期信号周期を基準にサンプルホールド信号の出力タイミングを算出できるのでサンプルホールド信号の出力タイミングがライン同期信号周期を超えてしまう不具合がない。
【００４０】
第４の技術手段によれば、最小のライン同期信号周期から第一の閾値を減じることでサンプルホールド信号の出力タイミングを決定できる。すなわちサンプルホールド信号の出力タイミングをライン同期信号の周期に応じて算出することにより決定することができる。従来のサンプルホールド信号生成回路では、サンプルホールド出力タイミングそのものを、ライン同期信号を基準に設定していたため、モデル毎にライン同期信号周期を考慮して異なる値を設定しなければならなかったが、本発明によりライン同期信号の周期を考慮せずにモデル間で共通な値を設定でき、モデル間でソフトウェアを共用できる。第一の閾値に固定値を設定して異なるモデルの画像形成装置に適用した場合でもライン同期信号の周期を超えるサンプルホールド信号の出力タイミングが設定される不具合がない。
【００４１】
第５の技術手段によれば、サンプルホールド信号の出力すべきタイミングを示す第一の閾値を書き換えることができるので、サンプルホールド信号の出力タイミングを調整することができる。画像形成装置には同一モデルであってもマシンばらつきなどの個体差があるが、この構成によってばらつきを調整することができる。
【００４２】
第６の技術手段によれば、ラッチ回路によってライン同期信号周期の最小周期をラッチするようにしたので、異常な最小周期を演算器に伝播させる不具合がない。
【００４３】
第７の技術手段によれば、ラッチ回路に入力されるラッチ許可信号の制御を最小周期が更新された時刻からの経過時間に基づいて行うことにより、画像形成装置の起動時などの不安定動作時や異常発生時の前に最小周期をラッチできるので、異常な最小周期を演算器に伝播させる不具合がない。
【００４４】
第８の技術手段によれば、最小周期が更新された時刻からの経過時間を計測するようにしたので、最小周期をラッチするか否かを判断する基準を得ることができる。
【００４５】
第９、第１０の技術手段によれば、最小周期が更新された場合に、後段の回路に更新を知らせるフラグを出力するようにしたので、後段の回路は更新の有無に基づいて動作を変更することができる。
【００４６】
第１１の技術手段によれば、最小周期更新フラグの入力を検知してタイマーを動作させるようにしたので、最小周期が更新されてからの経過時間を測定することができる。この構成の場合、時計を用いた現在時刻の計測に比べて簡単な構成で経過時間を測定できる。
【００４７】
第１２の技術手段によれば、最小周期更新フラグが入力された時刻を時計の出力する現在時刻で記録するようにしたので、最小周期が更新されてからの経過時間のほかに更新された時刻の履歴を残すことができる。
【００４８】
第１３の技術手段によれば、最小周期が更新された時刻から第二の閾値を超える時間がたっても最小周期の更新がない場合、以後も最小周期の更新はないと判断してラッチ回路を制御して演算器へのライン同期信号最小周期の入力を固定するようにしたので、ライン同期信号最小周期の入力固定後はノイズがライン同期信号として検出されたとしてもその影響を受けない。
【００４９】
第１４の技術手段によれば、ライン同期信号周期取り込み許可信号によってライン同期信号の周期の取り込みを制御するようにしたので、異常な周期が発生した場合のライン同期信号の周期が取り込まれることがなく、異常な周期を最小周期抽出対象としてサンプリングしてしまう不具合がない。
【００５０】
第１５の技術手段によれば、ＣＰＵによってライン同期信号周期取り込み許可信号の制御を行うようにしたので、ライン同期信号の周期をサンプリングするタイミングをＣＰＵによって選択することができる。
【００５１】
第１６の技術手段によれば、ポリゴンモーター起動からの経過時間を計測するようにしたので、ポリゴンモーター起動からの経過時間を元にライン同期信号の周期をサンプリングする時期を判断する基準を得ることができる。
【００５２】
第１７の技術手段によれば、ポリゴンモーター起動からの経過時間を考慮してライン同期信号の周期を最小周期抽出回路にサンプリング対象として取り込むようにしたので、ポリゴンモーターの起動時近辺の不安定なライン同期信号の周期を最小周期抽出対象から除外することができる。
【００５３】
第１８の技術手段によれば、サンプルホールド信号の出力を開始するタイミングを得るようにしたので、画像形成装置のモデルを変更してもサンプルホールド信号の出力を開始するタイミングを画像形成装置のモデル毎に変更する必要がない。
【００５４】
第１９の技術手段によれば、サンプルホールド信号の出力を終了するタイミングを得るようにしたので、画像形成装置のモデルを変更してもサンプルホールド信号の出力を終了するタイミングを画像形成装置のモデル毎に変更する必要がない。
【００５５】
第２０の技術手段によれば、サンプルホールド信号出力開始信号と出力終了信号を得るようにしたので、出力開始から出力終了までのタイミングをサンプルホールド信号の出力有効信号として得ることができる。これにより画像形成装置のモデルを変更してもサンプルホールド信号の出力有効タイミングを画像形成装置のモデル毎に変更する必要がない。また、出力開始タイミングと出力終了タイミングを個別に設定できるのでサンプルホールド信号有効信号の有効幅を任意に設定できる。
【００５６】
第２１，第２２の技術手段によれば、サンプルホールド信号の生成回路を除算器と乗算器で構成するようにしたので、ライン同期信号の周期に対する割合でサンプルホールド信号の出力タイミングを設定できる。また、ライン同期信号を基準とするクロック数でサンプルホールド信号の出力位置を指定する場合に指定に必要な設定値が小さくてすむ。たとえばライン同期信号（１００００クロック周期）を基準として７０００クロックの位置にサンプルホールド信号を出力する場合、クロック数で出力位置を指定する場合は第一の閾値に３０００（１２ｂｉｔ）を設定するが第２０、第２１の技術手段によれば第一の定数値に１０（４ｂｉｔ）、第二の定数値に７（３ｂｉｔ）を指定すればすむ。
【００５７】
第２３の技術手段によれば、ライン同期信号周期測定器に内蔵のクロックカウンタとタイミング生成カウンタを共用することができるので、回路規模を縮小できる。
【００５８】
第２５、第２６の技術手段によれば、複数の印刷色を印字可能であり、印刷色毎にレーザーダイオードを備える印刷装置において、各色毎に独立のサンプルホールド信号を生成できるので、色毎にマシンばらつきがある場合も個別のサンプルホールド信号を設定することによって吸収できる。
【発明を実施するための最良の形態】
【００５９】
以下に、本発明に係る信号生成回路の最良の実施例について、図面を参照しながら詳細に説明する。
【００６０】
図１は本発明の第１の技術手段を画像形成装置に適用した場合のサンプルホールド信号生成回路を説明するためのブロック図である。サンプルホールド信号生成回路１０はライン同期信号周期測定器１１、最小周期抽出回路１２、演算器１３、タイミング生成カウンタ１４、サンプルホールド信号生成比較器１５、を備え、ＬＳＵユニット２の出力するライン同期信号Ａの周期を測定するライン同期信号周期測定器１１は例えばカウンタから構成される。ライン同期信号周期測定器１１から出力されるライン同期信号の周期Ｂはライン同期信号Ａの周期に相当するクロック数で表される。ライン同期信号の最小周期Ｃを抽出する回路である最小周期抽出回路１２はライン同期信号周期測定器１１の出力するライン同期信号の周期Ｂのうちから最小の周期を抽出して後段の演算器１３に出力する。演算器１３は最小周期抽出回路１２の出力するライン同期信号の最小周期Ｃと第一の閾値Ｄからサンプルホールド信号生成タイミングＥを算出する回路である。サンプルホールド信号生成タイミングＥはライン同期信号Ａを基準としてサンプルホールド信号の出力するタイミングを示すもので、ライン同期信号Ａを基準とするクロック数で表す。第一の閾値Ｄには、レーザー光がドラム上の画像形成領域を走査中にサンプルホールド信号が出力されることがないような値を設定する。
【００６１】
タイミング生成カウンタ１４はライン同期信号が入力されてからのクロック数Ｆを出力するカウンタで、ライン同期信号Ａの入力で０となり、クロックの入力で＋１されるカウンタで構成され、後段のサンプルホールド信号生成比較器１５にライン同期信号が入力されてからのクロック数Ｆを出力する。サンプルホールド信号生成比較器１５はタイミング生成カウンタ１４の出力するライン同期信号が入力されてからのクロック数Ｆと演算器１３の出力するサンプルホールド信号の生成タイミングＥを比較してサンプルホールド信号ＧをＬＳＵユニット２に出力する。サンプルホールド信号ＧはＬＳＵユニット２が光量補正を行うタイミングを示す信号であり、光量補正を行うタイミングでアクティブレベル、光量補正を行わないタイミングでは非アクティブレベルである。
【００６２】
図２に第１の技術手段を適用したサンプルホールド信号生成回路の各部の動作タイミングを説明するタイミングチャートを示す。ライン同期信号の周期Ｂは同一の画像形成装置であっても機械的な要因に左右され誤差を含むため各ライン毎に同一の値とはならない。図２では誤差によってライン同期信号の周期Ｂが１０００２、１０００５、１０００３、１０００１、１０００６に振れた場合を説明している。さらに画像形成装置のモデルが異なる場合はライン同期信号の周期Ｂは大きく異なる。ライン同期信号の最小周期Ｃは最小周期抽出回路１２で生成される。最小周期抽出回路１２は、過去に入力されたライン同期信号の周期のうちの最小周期とライン同期信号周期測定器１１から入力された最新のライン同期信号の周期とを比較し、小さいほうをライン同期信号の最小周期Ｃとして抽出し、新しいライン同期信号の最小周期Ｃとして演算器１３に出力する。
【００６３】
図２の例ではライン同期信号の最小周期Ｃが、ライン同期信号の周期Ｂが１０００１の際に１０００２から１０００１に更新されている。第一の閾値Ｄには最小周期抽出回路１２が動作中は常に一定の値が与えられる。図２の例では１０００が与えられている。サンプルホールド信号生成タイミングＥは演算器１３で算出される。サンプルホールド信号生成タイミングＥはライン同期信号の最小周期Ｃと第一の閾値Ｄを演算して算出される。図２の例ではライン同期信号の最小周期Ｃから第一の閾値Ｄを減ずる減算を行っている。演算器１３は、ライン同期信号の最小周期Ｃが１０００２のときは９００２を、ライン同期信号の最小周期Ｃが１０００１のときは９００１を、サンプルホールド信号生成タイミングＥとしてサンプルホールド信号生成比較器１５に出力している。前述したように、サンプルホールド信号Ｇはライン同期信号が入力されてからのクロック数Ｆとサンプルホールド信号生成タイミングＥが一致したタイミングで出力され、図２の例ではライン同期信号が入力されてからのクロック数Ｆが９００２となり、サンプルホールド信号生成タイミングＥと一致した際にサンプルホールド信号Ｇを出力している。
【００６４】
図３は第２の技術手段、すなわちライン同期信号周期測定器１１の構成を説明するための図である。図３（Ａ）はライン同期信号周期測定器１１の詳細な構成を示すブロック図であり、図３（Ｂ）はそのタイミングチャートを示す。ライン同期信号周期測定器１１はライン同期信号Ａの入力で０となり、クロックｃｌｋの入力で＋１されるクロックカウンタ１１ａと、ライン同期信号Ａの入力タイミングでカウンタ出力をラッチするラッチ１１ｂとで構成され、クロックカウンタ１１ａはライン同期信号が入力されてからのクロック数Ｆを出力する。ラッチ１１ｂはライン同期信号Ａの入力タイミングでクロックカウンタ１１ａの値をラッチし、その値をライン同期信号の周期Ｂとして後段の最小周期抽出回路１２に出力する。
【００６５】
図４は第３、第９及び第１０の技術手段、すなわち最小周期抽出回路１２の構成を説明するための図である。図４（Ａ）は最小周期抽出回路１２の構成を示すブロック図であり、図４（Ｂ）はそのタイミングチャートを示す。最小周期抽出回路１２は最小周期抽出比較器１２ａとライン同期信号周期記憶装置１２ｂからなり、最小周期抽出比較器１２ａはライン同期信号周期測定器１１から送られてくる最新のライン同期信号の周期Ｂとライン同期信号周期記憶装置１２ｂに記憶されているこれまでの最小のライン同期信号の周期Ｃ１をライン同期信号Ａに同期して比較して小さい方を最小のライン同期信号の周期Ｃ２としてライン同期信号周期記憶装置１２ｂに出力する。また、この際ライン同期信号の代わりにクロックを入力してもよい。そして、最小のライン同期信号の周期Ｃ１よりライン同期信号の周期Ｂが小さかった場合は最小周期が更新されたことを通知する最小周期更新フラグＨを計時装置１７などの外部回路に出力する。ライン同期信号周期記憶装置１２ｂは最小のライン同期信号周期Ｃ２を記憶し、新たに最小のライン同期信号周期Ｃ１として演算器１３と最小周期抽出比較器１２ａに出力する。また、ライン同期信号周期記憶装置１２ｂは、出力していたライン同期信号の最小周期Ｃ１を比較結果である新たなライン同期信号の最小周期Ｃ２に変更し、それを新たにライン同期信号の最小周期Ｃ１として出力するように構成することも可能である。
【００６６】
図５は第４の技術手段、すなわち演算器１３の構成を説明するための図である。図５（Ａ）は演算器１３の構成を示すブロック図であり、図５（Ｂ）はそのタイミングチャートを示す。図５の例では演算器１３を減算器１３ａで構成している。ライン同期信号の最小周期Ｃから第一の閾値を減算してサンプルホールド信号生成タイミングとして出力している。
【００６７】
図６は第５の技術手段、すなわち第一の閾値Ｄを書き換え可能とする構成を示すブロック図で、演算器１３とＣＰＵ３を信号線で接続し、演算器１３に入力する第一の閾値ＤをＣＰＵ３によって書き換え可能としている。
【００６８】
図７は第６、第７の技術手段、すなわち最小周器抽出回路１２の出力するライン同期信号の最小周期Ｃをラッチするラッチ回路１６を備える構成を示すブロック図で、最小周期抽出回路１２の出力するライン同期信号の最小周期Ｃをラッチ回路１６に入力し、ラッチ回路１６の出力するライン同期信号の最小周期Ｃ３を演算器１３に入力している。また、ラッチ回路１６にはＣＰＵ３からのラッチ許可信号Ｉが入力されており、ＣＰＵ３によってラッチ動作の許可を行う。
【００６９】
図８Ａは第８の技術手段、すなわちライン同期信号の最小周期が更新された時刻からの経過時間を計測する計時装置を備える構成を示すブロック図である。サンプルホールド信号生成回路１０は最小周期抽出回路１２の出力する最小周期更新フラグ信号Ｈを計時装置１７に入力する。最小周期更新フラグ信号Ｈはライン同期信号の最小周期Ｃが更新されたときに最小周期抽出回路１２から出力される。計時装置１７は最小周期更新フラグ信号Ｈを基準として経過時間Ｊを計測し、その経過時間ＪをＣＰＵに出力する。
【００７０】
図８Ｂは第１１の技術手段、すなわち計時装置１７がタイマーを備える構成を示すブロック図である。タイマー１７ａは最小周期更新フラグ信号Ｈが入力されるとタイマー動作を開始し、その経過時間ＪをＣＰＵ３に出力する。
【００７１】
図８Ｃは第１２の技術手段、すなわち計時装置１７が時計１７ｂと最小周期更新時刻記憶装置１７ｃと減算器１７ｄを備える構成を示すブロック図である。最小周期抽出回路１２の出力する最小周期更新フラグ信号Ｈが入力されると最小周期更新時刻記憶装置１７ｃは時計１７ｂの出力する現在時刻Ｋを最小周期更新時刻として記憶する。減算器１７ｄは時計１７ｂの出力する現在時刻Ｋから最小周期更新時刻記憶装置１７ｃの出力する最小周期更新時刻Ｌを減算し、その結果を経過時間としてＣＰＵ３に出力する。
【００７２】
図９は第１３の技術手段、すなわち最小周期最終更新時刻からの経過時間に従って最小周期抽出回路の出力するライン同期信号の最小周期をラッチするラッチ回路を制御する構成を示すブロック図である。ＣＰＵ３とラッチ回路１６の間に経過時間比較器１８を設け、第二の閾値Ｍと最小周期最終更新時刻からの経過時間Ｊを比較するようにしたもので、経過時間比較器１８は最小周期最終更新時刻からの経過時間Ｊが第二の閾値Ｍを超えた際、ラッチ許可信号Ｉをアクティブとしてライン同期信号の最小周期をラッチする。ここで経過時間比較器１８はソフトウェアで構成してもよい。ソフトウェアで経過時間比較器を構成する場合はライン同期信号の最小周期更新時刻からの経過時間Ｊがライン同期信号のサンプリング終了タイミングを示す第二の閾値を超えるか否かに従ってＣＰＵ３でラッチ回路１６へのラッチ許可信号Ｉを制御する。
【００７３】
図１０は第１４、第１５の技術手段、すなわち最小周期抽出回路がライン同期信号周期取り込み許可信号を受付可能である構成を示すブロック図である。最小周期抽出回路１２にはＣＰＵ３からのライン同期信号周期取り込み許可信号Ｎが入力され、最小周期抽出回路１２はライン同期信号周期取り込み許可信号Ｎが許可状態にあるときだけライン同期信号の周期Ｂを受付け、ライン同期信号の最小周期Ｃを抽出するためのサンプリング対象とする。図１０の例ではライン同期信号周期取り込み許可信号Ｎは最小周期抽出回路１２に含まれるライン同期信号周期記憶装置１２ｂの書き込み許可端子１２ｃに入力されている。この構成によりライン同期信号周期取り込み許可信号Ｎが許可状態でないときは最小のライン同期信号の周期Ｃ２はライン同期信号周期記憶装置１２ｂに記憶されない。ここでライン同期信号周期取り込み許可信号ＮはＣＰＵ３から入力されており、ＣＰＵ３によって取り込み動作の許可を行う。
【００７４】
図１１は第１６、第１７の技術手段の構成を示すブロック図である。第１５の技術手段は、ポリゴンモーターが回転を開始してからの経過時間を計測する第二の計時装置をさらに備えるものである。第二の計時装置１９には、ＣＰＵ３からポリゴンモーター４０へ出力されるポリゴンモーターの起動信号Ｏが並列に入力される。第二の計時装置１９は、図１２に示すように、ポリゴンモーターの起動信号Ｏを基準に動作を開始するタイマー１９ａで構成される。
図１０、１１の例では最小周期抽出回路１２のライン同期信号周期記憶装置１２ｂが書き込み許可端子１２ｃを備えているが、最小周期抽出比較器１２ａが書き込み許可端子１２ｃを備える構成としてもよい。ただ、図のように構成し、さらにライン同期信号周期記憶装置を不揮発メモリで構成すれば、電源再投入後も許可信号が入力されるまで、記憶されたライン同期信号周期を利用できる。
【００７５】
第１７の技術手段は、第１６の技術手段において、さらにポリゴンモーターが回転を開始してからの経過時間とライン同期信号のサンプリング開始タイミングを示す第三の閾値を比較する第二の経過時間比較器を備え、最小周期抽出回路のライン同期信号周期取り込み許可信号が第二の経過時間比較器の比較結果に基づいて制御されるようにしたものである。ＣＰＵ３と最小周期抽出回路１２の間には第二の経過時間比較器２０が設けられ、第二の計時装置１９の出力するポリゴンモーター起動からの経過時間Ｐが第二の経過時間比較器２０に入力される。第二の経過時間比較器２０はＣＰＵ３の出力する第三の閾値Ｑとポリゴンモーター起動からの経過時間Ｐを比較し、ポリゴンモーター起動からの経過時間Ｐが第三の閾値Ｑを超えた際、ライン同期信号周期取り込み許可信号Ｎをアクティブとし、ライン同期信号の周期Ｂの取り込みを許可する。ここでＣＰＵ３の出力する第三の閾値Ｑはポリゴンモーター４０の回転が起動してから安定するのに要する時間を与えるのが好ましい。
【００７６】
図１３Ａは第１８の技術手段、すなわち演算器の出力する生成タイミングをサンプルホールド信号の出力開始タイミングとして用いる構成を示すブロック図であり、演算器１３１の出力するサンプルホールド信号生成タイミングＥ１をサンプルホールド信号生成比較器１５１に入力し、サンプルホールド信号出力開始タイミングとして使用する例を示している。サンプルホールド信号生成回路１０はタイミング生成カウンタ１４の出力するライン同期信号が入力されてからのクロック数Ｆと演算器１３１の出力するサンプルホールド信号生成タイミングＥ１を比較し、ライン同期信号が入力されてからのクロック数Ｆの方が大きければサンプルホールド信号の出力開始信号Ｇ１を出力する。
【００７７】
図１３Ｂは、第１９の技術手段、すなわち演算器の出力する生成タイミングをサンプルホールド信号の出力終了タイミングとして用いる構成を示すブロック図であり、演算器１３２の出力するサンプルホールド信号生成タイミングＥ２をサンプルホールド信号生成比較器１５２に入力し、サンプルホールド信号出力終了タイミングとして使用する例を説明している。サンプルホールド信号生成比較器はタイミング生成カウンタ１４の出力するライン同期信号が入力されてからのクロック数Ｆと演算器１３２の出力するサンプルホールド信号生成タイミングＥ２を比較し、ライン同期信号が入力されてからのクロック数Ｆの方が大きければサンプルホールド信号の出力終了信号Ｇ２を出力する。
【００７８】
図１３Ｃは第２０の技術手段、すなわち複数のサンプルホールド信号生成比較器を備える構成を示すブロック図である。図１４はそのような構成としたときのタイミングチャートを示す図である。図１３Ｃでは二つの演算器すなわち第一の演算器１３３と第二の演算器１３４と二つのサンプルホールド信号生成比較器すなわち第一のサンプルホールド信号生成比較器１５３と第二のサンプルホールド信号生成比較器１５４を備える。第一の演算器１３３の出力する第一のサンプルホールド信号生成タイミングＥ３は第一のサンプルホールド信号生成比較器１５３のサンプルホールド信号出力開始タイミングとして使用される。また、第二の演算器１３４の出力する第二のサンプルホールド信号生成タイミングＥ４は、第二のサンプルホールド信号生成比較器１５４のサンプルホールド信号出力終了タイミングとして使用される。そして第一のサンプルホールド信号生成比較器１５３の出力するサンプルホールド信号出力開始信号Ｇ３と第二のサンプルホールド信号生成比較器１５４の出力するサンプルホールド信号出力終了信号Ｇ４とを論理回路１５５にて論理演算を行い、サンプルホールド信号出力開始信号Ｇ３が有効レベルにあり、かつ、サンプルホールド信号出力終了信号Ｇ４が無効レベルにある場合はサンプルホールド信号Ｇを出力する。（図１４では有効レベルをＬレベルで表している。）
【００７９】
図１５は第２１、第２２の技術手段、すなわち演算器が除算器と乗算器からなるような構成を示すブロック図である。図１５（Ｂ）に示すように、除算器３３ａと乗算器３３ｂそれぞれにＣＰＵ３から定数値が入力される。除算器３３ａは最小周期抽出回路３２の出力するライン同期信号の最小周期Ｃを第一の定数値Ｒ１で除算して乗算器３３ｂにサンプルホールド信号設定単位Ｓとして出力する。乗算器３３ｂは除算器３３ａの出力するサンプルホールド信号設定単位Ｓに第二の定数値Ｒ２を乗じてサンプルホールド信号生成比較器３５へサンプルホールド信号生成タイミングＥを出力する。この構成によりライン同期信号の最小周期に対するサンプルホールド信号の出力位置をライン同期信号の最小周期に対する割合で指定できる。たとえばライン同期信号周期の７／１０の位置にサンプルホールド信号を出力する場合は除数に１０、乗数に７を設定する。
【００８０】
図１６は第２３の技術手段、すなわちライン同期信号周期測定器とサンプルホールド信号生成回路がクロックカウンタを共用するようにした構成を示すブロック図である。ライン同期信号周期測定器１１に内蔵されたクロックカウンタ１１ａの出力するライン同期信号が入力されてからのクロック数Ｆをサンプルホールド信号生成回路１５に入力している。
【００８１】
図１７は第２５、第２６の技術手段、すなわち第１の技術手段のサンプルホールド信号生成回路を印刷色毎に複数設け、印刷色毎に設定値を設定するための個別の信号線を備えるようにした構成を示す図である。このように構成すれば、カラー印刷にも対応できる。
【００８２】
なお、本発明は、ライン同期信号を基準として画像形成装置のモデル毎に異なるソフトウェアによって制御される特定の信号の出力タイミングの生成にも適用できる。たとえばライン同期信号を基準として一定期間特定の信号のノイズをマスクするノイズマスク回路にも適用できる。
【図面の簡単な説明】
【００８３】
【図１】本発明に係るサンプルホールド信号生成回路の構成を示すブロック図である。
【図２】本発明に係るサンプルホールド信号生成回路の動作を説明するタイミングチャートである。
【図３】本発明に係るライン同期信号周期測定器の構成を説明するための図である。
【図４】本発明に係る最小周期抽出回路の構成を説明するための図である。
【図５】本発明に係る演算器の構成を説明するための図である。
【図６】本発明に係るサンプルホールド信号生成回路の構成の異なる例を示すブロック図である。
【図７】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図８Ａ】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図８Ｂ】本発明に係る計時装置の構成を示すブロック図である。
【図８Ｃ】本発明に係る計時装置の構成の異なる例を示すブロック図である。
【図９】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１０】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１１】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１２】本発明に係る第二の計時装置を示すブロック図である。
【図１３Ａ】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１３Ｂ】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１３Ｃ】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１４】本発明に係るサンプルホールド信号生成回路の構成の異なる例の動作を説明するタイミングチャートである。
【図１５】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１６】本発明に係るサンプルホールド信号生成回路の構成の更に異なる例を示すブロック図である。
【図１７】本発明に係る画像形成装置の構成を示すブロック図である。
【図１８】従来の画像形成装置の構成を示すブロック図である。
【図１９】サンプルホールド信号の生成タイミングを示すタイミングチャートである。
【図２０】従来のサンプルホールド信号生成回路の構成を示すブロック図である。
【図２１】従来のサンプルホールド信号生成回路の動作を説明するタイミングチャートである。
【符号の説明】
【００８４】
１…ＬＳＵコントローラ、２…ＬＳＵユニット、３…ＣＰＵ、４…操作パネル、５…各種制御モーター、６…ＣＣＤ、画像処理ブロック、７…ドラム、現像ユニット、１０…サンプルホールド信号生成回路、１１…ライン同期信号周期測定器、１１ａ…クロックカウンタ、１１ｂ…ラッチ、１２…最小周期抽出回路、１２ａ…最小周期抽出比較器、１２ｂ…ライン同期信号周期記憶装置、１２ｃ…書き込み許可端子、１３…演算器、１３ａ…減算器、１４…タイミング生成カウンタ、１５…サンプルホールド信号生成比較器、１６…ラッチ回路、１７…計時装置、１７ａ…タイマー、１７ｂ…時計、１７ｃ…最小周期更新時刻記憶装置、１７ｄ…減算器、１８…経過時間比較器、１９…第二の計時装置、１９ａ…タイマー、２０…第二の経過時間比較器、３１…ライン同期信号周期測定器、３２…最小周期抽出回路、３３…演算器、３３ａ…除算器、３３ｂ…乗算器、３４…タイミング生成カウンタ、３５…サンプルホールド信号生成比較器、４０…ポリゴンモーター、１３１…演算器、１３２…演算器、１３３…第一の演算器、１３４…第二の演算器、１５１…サンプルホールド信号生成比較器、１５２…サンプルホールド信号生成比較器、１５３…サンプルホールド信号生成比較器、１５４…サンプルホールド信号生成比較器、１５５…論理回路。
【図１】
2007135090.tif 000003
【図２】
2007135090.tif 000004
【図３】
2007135090.tif 000005
【図４】
2007135090.tif 000006
【図５】
2007135090.tif 000007
【図６】
2007135090.tif 000008
【図７】
2007135090.tif 000009
【図８Ａ】
2007135090.tif 000010
【図８Ｂ】
2007135090.tif 000011
【図８Ｃ】
2007135090.tif 000012
【図９】
2007135090.tif 000013
【図１０】
2007135090.tif 000014
【図１１】
2007135090.tif 000015
【図１２】
2007135090.tif 000016
【図１３Ａ】
2007135090.tif 000017
【図１３Ｂ】
2007135090.tif 000018
【図１３Ｃ】
2007135090.tif 000019
【図１４】
2007135090.tif 000020
【図１５】
2007135090.tif 000021
【図１６】
2007135090.tif 000022
【図１７】
2007135090.tif 000023
【図１８】
2007135090.tif 000024
【図１９】
2007135090.tif 000025
【図２０】
2007135090.tif 000026
【図２１】
2007135090.tif 000027