(57)【要約】【課題】  酸化亜鉛（ZnO）を主成分とする酸化物を半導体薄膜層(活性層)として有する薄膜トランジスタにおいて、製造工程を大幅に低温化するとともに、半導体薄膜層と、該半導体薄膜層上に形成した界面制御型ゲート絶縁膜との界面の清浄化を達成することによって、プラスティック基板上に形成した液晶表示装置や有機エレクトロルミネッセンス素子（OLED）への応用を可能とした高性能薄膜トランジスタの製法の提供。【解決手段】  酸化亜鉛ZnOを主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が真空中にて連続した工程で行われ、前記ゲート絶縁膜が、誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法により形成され、全製造工程が200℃以下の温度条件下にて行われることを特徴とする薄膜トランジスタの製法。【選択図】  図２
2007073559.tif 000002
【特許請求の範囲】
【請求項１】
酸化亜鉛ZnOを主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が真空中にて連続した工程で行われ、前記ゲート絶縁膜が、誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法により形成され、全製造工程が200℃以下の温度条件下にて行われることを特徴とする薄膜トランジスタの製法。
【請求項２】
前記半導体薄膜層がスパッタリング法により形成されることを特徴とする請求項１記載の薄膜トランジスタの製法。
【請求項３】
前記薄膜トランジスタがトップゲート型薄膜トランジスタであって、前記半導体薄膜を形成後、前記ゲート絶縁膜を形成する際、その前工程として、該半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続してゲート絶縁膜を形成することを特徴とする請求項１又は２に記載の薄膜トランジスタの製法。
【請求項４】
前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項３に記載の薄膜トランジスタの製法。
【請求項５】
前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項４に記載の薄膜トランジスタの製法。
【請求項６】
前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成をさらに真空中にて連続で行うことを特徴とする請求項１又は２に記載の薄膜トランジスタの製法。
【請求項７】
前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成の前工程として、前記半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して前記絶縁膜を形成することを特徴とする請求項６に記載の薄膜トランジスタの製法。
【請求項８】
前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜及び半導体薄膜上の絶縁膜を真空中にて連続した工程で形成後、前記半導体薄膜並びに絶縁膜を薄膜トランジスタの活性層の形状に加工した後、前記半導体薄膜の少なくとも一部が露出した状態で酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して保護膜を形成することを特徴とする請求項１又は２に記載の薄膜トランジスタの製法。
【請求項９】
前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項７又は８に記載の薄膜トランジスタの製法。
【請求項１０】
前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項９に記載の薄膜トランジスタの製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタの製法に係り、より詳しくは、酸化亜鉛（ZnO）を主成分とする酸化物を半導体薄膜層(活性層)として有する薄膜トランジスタにおいて、製造工程を大幅に低温化するとともに、半導体薄膜層と、該半導体薄膜層上に形成した界面制御型ゲート絶縁膜との界面の清浄化を達成することによって、プラスティック基板上に形成した液晶表示装置や有機エレクトロルミネッセンス素子（OLED）への応用を可能とした高性能薄膜トランジスタの製法に関するものである。
【背景技術】
【０００２】
酸化亜鉛（ZnO）あるいは酸化マグネシウム亜鉛（ZnMgO）等のZnOに関連する酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下TFTと略）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、ZnOに関連する酸化物を用いた薄膜半導体の研究開発が活発化している。特に半導体薄膜として酸化亜鉛（ZnO）を用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（a-Si:H）TFTに比較して電子移動度が大きく、優れたTFT特性並びに低温プロセスが可能である等の可能性を持つことから積極的な開発が進められている。
【０００３】
現在、モバイルディスプレイに用いられる薄膜トランジスタ（TFT）の主流はアモルファスSi-TFTであり、その基板としては、ガラス基板が使用されている。一方、プラスティック基板は、ガラス基板に比べて厚さ約１／２、重さ約１／３、落下強度約１０倍であり、薄型・軽量、対衝撃性いずれの点においてもガラスより優れており、軽量・強靭・フレキシブル性を有するモバイルディスプレイに適した基板材料である。
【０００４】
ガラス基板は耐熱温度が400から600℃程度であるのに対して、一般的なプラスティック基板の耐熱性は200℃以下と低い為、製造工程中に高温工程が含まれると、プラスティック基板が高温工程に耐えられず、伸縮や変質を起こしてしまう。従って、プラスティック基板の応用には、薄膜トランジスタ製造工程全工程を大幅に低温化することが必要不可欠である。
【０００５】
単結晶ZnO及びZnO薄膜についての昇温脱離特性に関して、本願発明者は、以下の知見を得ている。
ZnOからのZnの脱離は、100℃付近から低レベルであるが検出され、温度上昇とともに増加する。特に、220℃付近からは、急激に増加が見られる。また、酸化亜鉛表面での吸着水分によると思われるH2O、OH、Oの脱離は、100℃付近から立ち上がり、150〜200℃で顕著に見られ、酸化亜鉛に吸着した水分を熱により除去する場合においては200℃を超える温度が必要となることが明らかとなった。酸化亜鉛薄膜表面に水分が吸着した状況でゲート絶縁膜の形成を行った場合、吸着したOH基による酸化亜鉛の還元が生じ、リーク電流の要因となる。
これらの特性に鑑みれば、プラスティック基板の耐熱温度である200℃以下にて良好な薄膜トランジスタを実現するには、酸化亜鉛薄膜への水分吸着を抑制し、良好な半導体薄膜と絶縁膜との界面を形成する必要がある。
【０００６】
上記した如きプラスティック基板の応用性と、半導体薄膜層の低抵抗化防止、酸化亜鉛薄膜と絶縁膜界面での水分吸着抑制の観点に鑑みれば、酸化亜鉛ZnOを半導体薄膜層として用いた薄膜トランジスタ（ZnO-TFT）をプラスティック基板上に形成する場合においては、製造工程の低温化と同時に酸化亜鉛薄膜への水分や有機汚染吸着を防止する手法が必要といえる。
【０００７】
ZnO-TFTの構造としては、ゲート電極が半導体薄膜の上部に位置するトップゲート型及び、下部に位置するボトムゲート型の構造が考えられる。
【０００８】
図６に、半導体薄膜として酸化亜鉛（ZnO）を用いたトップゲート型TFT（ZnO-TFT）の従来の構造の一例を示す。
このトップゲート構造は、基板１１６上にソース・ドレイン電極１１７、半導体薄膜１１８、ゲート絶縁膜１１９、ゲート電極１２０をこの順に積層して構成されている。
このゲート絶縁膜１１９は、化学気相成長（CVD）法にて200〜500nmの厚みで形成されることが多い。
【０００９】
一方、ボトムゲート型のZnO-TFTを開示したものとして、特許文献１、特許文献２などが例示できる。
【００１０】
特許文献１に開示されるボトムゲート型ZnO-TFTは、図７に示す如く、基板１０２、ゲート電極１０３、ゲート絶縁膜１０４、酸化亜鉛半導体薄膜１０５、ソース電極１０６、ドレイン電極１０７、保護膜１０８を有してなり、これら各構成をこの順に積層して形成されている。
【００１１】
特許文献２に開示されるボトムゲート型ZnO-TFTは、図８（ａ）に示す如く、基板１０９、ゲート電極１１０、ゲート絶縁膜１１１、ソース電極１１２、ドレイン電極１１３、酸化亜鉛半導体薄膜１１４を有してなり、これら各構成をこの順に積層して形成されている。実際に製造の最終工程においては、図８（ｂ）に示す如く、前記酸化亜鉛半導体薄膜１１４を被覆して保護膜１１５が形成される。
【００１２】
上記に示す如きトップゲート型ZnO-TFTにおいては酸化亜鉛上のゲート絶縁膜を、ボトムゲート型ZnO-TFTの製法においては酸化亜鉛上の保護膜を、通常、250℃以上の温度条件において成膜される場合が一般的である。
【００１３】
このような温度条件の下でゲート絶縁膜を形成する従来の方法では、上記した理由により、プラスティック基板を用いることができず、また、昇温による酸化亜鉛の分解脱離が起こり、薄膜トランジスタのリーク電流が増大するという問題が存在する。
【００１４】
従来のトップゲート型TFTの製法では、半導体薄膜とゲート絶縁膜の形成工程を不連続にて行うため、この工程の間に、半導体薄膜表面に、水分や有機物、Na、Kといったアルカリ金属、ボロン等が吸着されてしまい、後工程に於いて積層したゲート絶縁膜と、半導体薄膜との間に良好な界面が形成できないという問題がある。
このような問題を解決するため、シリコン半導体では、界面清浄化のために各種洗浄方式が用いられる。例えば金属不純物、イオン性不純物、粒子状不純物の除去にはＲＣＡ洗浄といった酸を用いたウェット洗浄を、表面酸化物の除去にはフッ化水素酸（ＨＦ）を用いたウェット洗浄を、有機物の除去にはＵＶやオゾン処理といったドライ洗浄を製造工程の随所に用いることが考えられる。
【００１５】
従来のボトムゲート型ZnO-TFTの製造工程でも、ゲート絶縁膜の形成後に行われる半導体薄膜の形成、及びその後に行われる保護膜の形成が、上記したトップゲート型TFTの製造工程と同様に、不連続な工程にて行われる。
【００１６】
そのため、半導体薄膜形成前のゲート絶縁膜、及び半導体薄膜表面を被覆する保護膜を形成する前の半導体薄膜表面に、上記した如く不純物が付着する可能性があり、洗浄工程が必要と考えられる。
【００１７】
以上のように、トップゲート型の構造及びボトムゲート型の構造のいずれの製造工程においても、良好な界面を形成する観点から、洗浄工程を必要とすると考えられる。
【００１８】
しかしながら、ZnO半導体薄膜は耐酸性が弱く、前述したシリコン半導体と同様に酸を用いたウェット洗浄を行った場合、膜の消失が起こったり、結晶粒界が選択的にエッチングされたりする現象が生じ、ゲート絶縁膜との良好な界面を形成することが困難となる。更に、ＵＶやオゾンを用いたドライクリーニングを用いた場合においては有機物以外の物質（例えば金属やイオン性不純物、粒子状不純物）の除去効率が不十分になる。
【００１９】
下記特許文献３には、酸化亜鉛を主成分とする酸化物半導体薄膜を用いたトップゲート型のTFTの製造工程において、酸化物半導体薄膜に対してUVによる界面処理を施すことが開示されている。
【００２０】
【特許文献１】特開２００５−０３３１７２号公報
【特許文献２】特開２００４−３４９５８３号公報
【特許文献３】特開２００３−２９８０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、特許文献３に開示されたトランジスタの製法において、UVの照射は、界面の平坦化を目的としたものであり、有機物の除去を完全になしうるものではなく、不純物の存在しない良好な界面を持つトランジスタを提供しうるものでは無かった。
【００２２】
酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜を用いるトップゲート型及びボトムゲート型薄膜トランジスタにおいて、酸化物半導体薄膜と、ゲート絶縁膜との界面が良好でない場合、リーク電流の増大や、ドレイン電流の立ち上がり（サブスレッショルド）特性の劣化が大きくなり、良好なTFT特性を示さないことになる。
【００２３】
本発明の目的は、酸化亜鉛（ZnO）を主成分とする酸化物を半導体として用いる薄膜トランジスタ（TFT）において、ゲート絶縁膜と酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜層との界面を、低温にて、清浄にかつ良好に形成することができ、基板として優れた性能を持つプラスティックを用いることを可能とするとともに、TFT特性が高く、高品質の半導体薄膜トランジスタを製造することができる方法を提供することにある。
【課題を解決するための手段】
【００２４】
請求項１に係る発明は、酸化亜鉛ZnOを主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が真空中にて連続した工程で行われ、前記ゲート絶縁膜が、誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法により形成され、全製造工程が200℃以下の温度条件下にて行われることを特徴とする薄膜トランジスタの製法に関する。
【００２５】
請求項２に係る発明は、前記半導体薄膜層がスパッタリング法により形成されることを特徴とする請求項１記載の薄膜トランジスタの製法に関する。
【００２６】
請求項３に係る発明は、前記薄膜トランジスタがトップゲート型薄膜トランジスタであって、前記半導体薄膜を形成後、前記ゲート絶縁膜を形成する際、その前工程として、該半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続してゲート絶縁膜を形成することを特徴とする請求項１又は２に記載の薄膜トランジスタの製法に関する。
【００２７】
請求項４に係る発明は、前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項３に記載の薄膜トランジスタの製法に関する。
【００２８】
請求項５に係る発明は、前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項４に記載の薄膜トランジスタの製法に関する。
【００２９】
請求項６に係る発明は、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成をさらに真空中にて連続で行うことを特徴とする請求項１又は２に記載の薄膜トランジスタの製法に関する。
【００３０】
請求項７に係る発明は、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成の前工程として、前記半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して前記絶縁膜を形成することを特徴とする請求項６に記載の薄膜トランジスタの製法に関する。
【００３１】
請求項８に係る発明は、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜及び半導体薄膜上の絶縁膜を真空中にて連続した工程で形成後、前記半導体薄膜並びに絶縁膜を薄膜トランジスタの活性層の形状に加工した後、前記半導体薄膜の少なくとも一部が露出した状態で酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して保護膜を形成することを特徴とする請求項１又は２に記載の薄膜トランジスタの製法に関する。
【００３２】
請求項９に係る発明は、前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項７又は８に記載の薄膜トランジスタの製法に関する。
【００３３】
請求項１０に係る発明は、前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項９に記載の薄膜トランジスタの製法に関する。
【発明の効果】
【００３４】
請求項１に係る発明によれば、酸化亜鉛ZnOを主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成を真空中にて連続した工程で行い、かつ前記ゲート絶縁膜の製造方法として誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いることにより、半導体薄膜表面の水分吸着や有機物による界面汚染を防止しつつ、200℃以下の条件下、良質なシリコン系絶縁膜並びに酸化亜鉛とゲート絶縁膜との間で良好な界面を得ることができる。また、昇温による酸化亜鉛薄膜からの亜鉛または酸素成分の分解脱離を抑えることができる。これにより、ガラスに比べて耐熱性に劣るプラスティックを基板として用いることができ、フレキシブル基板上に、リーク電流が抑制された、高性能な薄膜トランジスタを得ることができる。
【００３５】
請求項２に係る発明によれば、酸化亜鉛を主成分とする酸化物からなる半導体薄膜の形成を、スパッタリング法にて行うことで、大面積の基板に対しても、低温にて容易に多結晶半導体薄膜を形成することができ、高性能かつ量産性のある薄膜トランジスタの製法を提供することができる。
【００３６】
請求項３に係る発明によれば、ゲート絶縁膜形成の前工程として酸化性ガスを用いたプラズマ雰囲気にて表面処理を行うことで、有機汚染を低減した、更に良好な界面を、低温にて形成することが可能になり、ゲート絶縁膜形成時のZnO成分の還元及び脱離を防ぎ、リーク電流の発生が抑制された、高性能な薄膜トランジスタの製法を提供することができる。
【００３７】
請求項４に係る発明によれば、酸化性ガスとして、酸素あるいは亜酸化窒素（N2O）を用いることで、酸化亜鉛とゲート絶縁膜の間で良好な界面を持つ、リーク電流が低く、かつ電流駆動能力の高い薄膜トランジスタを提供することができる。
【００３８】
請求項５に係る発明によれば、酸化性ガス雰囲気に、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することで、酸素ラジカルの発生量を増大させることが可能となり、より低温で、酸化亜鉛表面の有機物汚染の除去効果が向上する。また、添加したガスによる酸化亜鉛表面のスパッタ効果により、酸化性ガスのみでは除去できなかった金属およびイオン性不純物を除去可能となり、より界面清浄性に優れた、リーク電流の発生が抑制され、かつ電流駆動能力の高い薄膜トランジスタを得ることができる。
【００３９】
請求項６に係る発明によれば、半導体薄膜形成後、該半導体薄膜を被覆する絶縁膜の形成を真空中連続で行うことで、半導体薄膜のバックチャネル側表面と絶縁膜の間に良好な界面を形成することができ、リーク電流の発生が抑制された薄膜トランジスタを得ることができる。
【００４０】
請求項７に係る発明によれば、ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成の前工程として、前記半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して前記絶縁膜を形成することで、半導体薄膜のバックチャネル側表面と絶縁膜の間に更に良好な界面を形成することが可能になり、絶縁膜形成時のZnO成分の還元及び脱離を防ぎ、リーク電流の発生が抑制された、高性能な薄膜トランジスタの製法を提供することができる。
【００４１】
請求項８に係る発明によれば、ゲート絶縁膜と半導体薄膜及び半導体薄膜上の絶縁膜を真空中にて連続した工程で形成後、前記半導体薄膜並びに絶縁膜を薄膜トランジスタの活性層の形状に加工した後、前記半導体薄膜の少なくとも一部が露出した状態で酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して保護膜を形成する。つまり、半導体薄膜の上表面の保護膜である絶縁膜を形成後、側表面の保護膜である第一オーバーコート絶縁膜の前工程として酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、この表面処理と連続して、真空中にて、保護膜形成を行うことで、良好な界面を持ち、リーク電流の発生が抑制された、高性能な薄膜トランジスタの製法を提供することができる。
【００４２】
請求項９に係る発明によれば、酸化性ガスとして、酸素あるいは亜酸化窒素（N2O）を用いることにより、半導体薄膜層を酸化雰囲気下におきつつ清浄化処理が行われ、リーク電流の発生が抑制された、応用性の高い薄膜トランジスタを得ることができる。
【００４３】
請求項１０に係る発明によれば、酸化性ガス雰囲気に、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することで、酸素ラジカルの発生量を増大させることが可能となり、より低温で、酸化亜鉛表面の有機物汚染の除去効果が向上する。また、添加したガスによる酸化亜鉛表面のスパッタ効果により、酸化性ガスのみでは除去できなかった金属およびイオン性不純物を除去可能となり、より界面清浄性に優れた、リーク電流の発生が抑制され、かつ電流駆動能力の高い薄膜トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００４４】
本発明に係る製法にて得られるトップゲート型薄膜トランジスタ１００の構成について、図１に基づいて以下に説明する。
【００４５】
本発明の一実施例に係る製法にて得られるトップゲート型薄膜トランジスタ１００は、基板１、ソース・ドレイン電極２、半導体薄膜３、第一ゲート絶縁膜４、コンタクト部５、ゲート絶縁膜６、ゲート電極７、表示電極８を有してなり、これらの各構成を積層して形成される。
【００４６】
薄膜トランジスタ１００は、図１（ａ）に示す通り、ガラス（SiO２とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスティックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
【００４７】
基板１上には、ソース・ドレイン電極２が積層されている。このソース・ドレイン電極２は、基板１上面の一部分に間隔を有して配置されている。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース、ドレイン電極２に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース・ドレイン電極２を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図１（ｂ）に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
ソース・ドレイン電極２の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース・ドレイン電極２上に形成される半導体薄膜３の段差部での断線を防止するため、図１（ｂ）の構造では導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）、また直接形成する構造では金属あるいは導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）形成することが望ましい。
【００４８】
半導体薄膜３は、上記の基板１とソース・ドレイン電極２上に積層されている。
半導体薄膜３は、ソース・ドレイン電極２の電極間のチャンネルを形成するように配置されており、ソース電極により電流が供給され、ドレイン電極により放出される。
半導体薄膜３は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜３の厚みは、特に限定されないが、例えば約25〜200nmに形成され、好ましくは、約50〜100nm程度に形成される。
図１（ｂ）は、ソース・ドレイン電極２と、半導体薄膜３との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物（ITO）によりこの積層体の一部を被覆する構造が示されている。
図１（ｂ）において、ソース・ドレイン電極２は、アルミニウム層１８、チタン層１９、インジウムスズ酸化物（ITO）層２０から形成され、半導体薄膜３は符号２１として示されている。
基板１７上にアルミニウム層１８が設けられ、その少なくとも上面がチタン層１９により被覆され、チタン層１９の一部と基板上の一部を被覆してインジウムスズ酸化物（ITO）層２０が存在し、インジウムスズ酸化物（ITO）層２０の一部にて半導体薄膜２１とコンタクトしている。
【００４９】
第一ゲート絶縁膜４は、半導体薄膜３の上側表面を被覆するように配置されている。この第一ゲート絶縁膜４は、半導体薄膜３の製造工程でのレジスト剥離液から保護する保護膜としての役割も果たしている。
この第一ゲート絶縁膜４は、SiNx、SiOx、あるいはSiON等のシリコン系絶縁膜により形成される。
第一ゲート絶縁膜４の厚みは、特に限定されないが、例えば約20〜100nmに、好ましくは約50nmに形成される。
この第一ゲート絶縁膜４は、後述する如く、誘導結合方式プラズマ（Inductively Coupled Plasma：ICP）を用いた成膜方法である誘導結合方式プラズマ化学気相成長（ICP−CVD）法あるいは電子サイクロトロン共鳴（Electron Cyclotron Resonance：ECR）によるプラズマ発生を利用した成膜方法である電子サイクロトロン共鳴化学気相成長（ECR−CVD）法により形成され、半導体薄膜層３に積層される。
この理由は、高密度なプラズマを生成可能である誘導結合方式プラズマ化学気相成長（ICP−CVD）法あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）法にて行うことにより、200℃以下の低温で、良質な絶縁膜の成膜が可能になるからである。
【００５０】
第二ゲート絶縁膜６は、ソース・ドレイン電極２、半導体薄膜３及び第一ゲート絶縁膜４の表面を確実に被覆するように、積層されている。このように、第二ゲート絶縁膜６が積層されることにより、確実に半導体薄膜３を被覆することができる。
第二ゲート絶縁膜６は、SiNx、SiOx、あるいはSiON等のシリコン系の化合物により形成される。
第二ゲート絶縁膜６の厚みは、特に限定されないが、例えば約200〜400ｎｍに形成され、好ましくは、約300nmに形成される。
この第二ゲート絶縁膜６は、後述する如く、誘導結合方式プラズマ（Inductively Coupled Plasma：ICP）を用いた成膜方法である誘導結合方式プラズマ化学気相成長（ICP−CVD）法あるいは電子サイクロトロン共鳴（Electron Cyclotron Resonance：ECR）によるプラズマ発生を利用した成膜方法である電子サイクロトロン共鳴化学気相成長（ECR−CVD）法により形成される。
これらの特定方法を採用する理由は前述の通りである。
【００５１】
コンタクト部５は、ソース・ドレイン電極２を外部に取り出すために、フォトリソグラフィーとエッチングにより形成された、コンタクトホール部分に、後述するゲート電極７と同一材料にて形成されている。
【００５２】
ゲート電極７は、ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により半導体薄膜３中の電子密度を制御する役割を果たすものである。
ゲート電極７はCr、Ti、Ta、Mo、W等の金属あるいはこれら金属の合金からなり、その厚みは、例えば、50〜100nmに形成される。
【００５３】
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、酸化物導電性薄膜であるインジウムスズ酸化物（ITO）などにより形成される。
表示電極８の厚みは、特に限定されないが、例えば約50〜100nmに形成される。
【００５４】
次に、本発明の一実施例に係るトップゲート型薄膜トランジスタ（TFT）の製造方法について、図２に基づいて以下に説明する。
【００５５】
本発明の一実施例に係るトップゲート型薄膜トランジスタの製法は、３つの主要な工程を含んでいる。第１の工程は、基板１上のソース・ドレイン電極２を被覆して設けられた酸化亜鉛（ZnO）半導体薄膜３上に、第一ゲート絶縁膜４を形成する工程である。第２の工程は、上記第一ゲート絶縁膜をレジストにてパターン加工した後、半導体薄膜３の形状をエッチングにより加工し、上記第一ゲート絶縁膜４上にゲート絶縁膜６を形成する工程である。第３の工程は、上記ゲート絶縁膜上に、ゲート電極７、コンタクト部５および表示電極８をこの順に形成する工程である。
【００５６】
以下、本発明に係るトップゲート型薄膜トランジスタ（TFT）の製法を具体的に説明する。
図２（１）に示される如く、ガラス基板１あるいはプラスティック樹脂（例えばポリカーボネート(PC)もしくはポリエチレンナフタレート(PEN)基板）上全面に、マグネトロンスパッタ法等によりTi、Cr等の金属を例えば100nmの厚みで形成し、フォトリソグラフィーによりソース・ドレイン電極２を形成する。図示されていないが、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
【００５７】
図２（２）に示される如く、上記ガラス基板１およびソース・ドレイン電極２上の全面に酸化亜鉛（ZnO）半導体薄膜３を例えば50〜100nm程度の膜厚でスパッタリング法にて形成する。半導体薄膜３を成膜後、真空中にて基板を誘導結合方式プラズマ化学気相成長（ICP−CVD）装置あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置に搬送する。
この際、半導体薄膜３の表面を清浄化する目的で、真空中にて誘導結合方式プラズマ化学気相成長（ICP−CVD）装置あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置に基板を搬送後、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマ雰囲気にて、半導体薄膜３を表面処理することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
【００５８】
半導体薄膜３の形成、好ましくは更に表面の清浄化を行った後、図２（３）に示される如く、第一ゲート絶縁膜４をSiNx、SiOx、もしくはSiON等のシリコン系絶縁膜により形成する。
この第一ゲート絶縁膜４の形成方法は、誘導結合方式プラズマ化学気相成長（ICP−CVD）装置あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置にて、SiH4+N2Oガスを用いてSiOxを約20〜50nmの厚みで形成する。
電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置に用いられるECRプラズマ源は、低圧力（高真空）下で、高密度のプラズマを生成することが可能である。また、プラズマ中のイオンエネルギーが小さく、絶縁膜成膜時における半導体薄膜のイオンダメージを低減でき、良好な酸化亜鉛と絶縁膜との界面を形成可能である。
誘導結合方式プラズマ化学気相成長（ICP−CVD）装置を用いる場合も、同様の効果が得られる。
上記理由により、第一ゲート絶縁膜４の成膜を、誘導結合方式プラズマ化学気相成長（ICP−CVD）装置あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置にて行うことにより、200℃以下の条件下での良質な絶縁膜の形成並びに酸化亜鉛と絶縁膜との界面形成が可能になる。
第一ゲート絶縁膜４としてSiOxを用いた場合には、SiOxの成膜後に、引き続きAr等の希ガスと酸化性ガスとの混合雰囲気にてプラズマ処理を行うことが好ましい。この理由は、プラズマ処理を行うことでSiOx膜の酸化が促進し、絶縁耐圧が更に向上するからである。
【００５９】
図２（４）に示される如く、前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をCF4+O2等のガスを用いてドライエッチングし、次いで0.2％HNO3溶液にて半導体薄膜３に対しウェットエッチングを行う。
【００６０】
図２（５）は前記半導体薄膜３のウェットエッチング後にフォトレジスト４ａを除去した断面を示しており、半導体薄膜３と同一形状の約20〜50nmの厚さの第一ゲート絶縁膜４（SiNx）を有するTFT活性層領域が形成されている。この厚さ約20〜50nmの第一ゲート絶縁膜４は、半導体薄膜３との界面形成に加えて、活性領域をパターン形成する時の半導体薄膜３を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液は半導体薄膜３の表面をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が半導体薄膜３表面のレジスト剥離液に対する保護膜としての機能を果たすことで、エッチングによる表面荒れを防ぐことができる。
【００６１】
TFT活性層領域のパターン形成後、図２（６）に示す如く、前記第一ゲート絶縁膜４およびソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、ZnO薄膜３、および第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成する。第二ゲート絶縁膜６は、シリコン系絶縁膜にて構成されるが、中でも誘電率が高く、半導体薄膜３を外部の水分等から保護する役割をも有するSiNxで形成することが望ましい。
この第二ゲート絶縁膜６の形成方法は、誘導結合方式プラズマ化学気相成長（ICP−CVD）装置あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置にて行い、例えばSiNxをを約200〜400nmの厚みで形成する。
また、第二ゲート絶縁膜６としてSiOxを用いた場合には、SiOxの成膜後に、引き続きAr等の希ガスと酸素の混合ガスにてプラズマ処理を行うことが好ましい。この理由は、プラズマ処理を行うことでSiOx膜の酸化が促進し、絶縁耐圧が更に向上するからである。
その後フォトリソグラフィーとエッチングにてソース・ドレイン電極上にコンタクトホールを開口する。
【００６２】
最後に図２（７）に示す如く、前記ゲート絶縁膜６上にCr、Ti、Ta、Mo、W等の金属あるいは合金からなるゲート電極７を形成し、その後、前記ゲート電極７と同一材料にて、コンタクトホールを介してソース・ドレイン電極２を外部に取り出すための電極であるコンタクト部５を形成する。その後、インジウムスズ酸化物（ITO）等からなる表示電極８を形成することでトップゲート型の薄膜トランジスタが完成する。
【００６３】
本発明に係るトップゲート型薄膜トランジスタの製法の一実施例においては全製造工程を200℃以下にて行う。200℃以下に設定する理由は、基板に好ましく使用される大部分のプラスティック（例えばポリカーボネート(PC)もしくはポリエチレンナフタレート(PEN)）は、200℃を超えると伸縮や変性を起こしてしまうからである。
【００６４】
本発明の一実施例に係る製法にて得られるボトムゲート型薄膜トランジスタ１０１の構成について、図３に基づいて以下に説明する。
【００６５】
本発明の一実施例に係る製法にて得られるボトムゲート型薄膜トランジスタ１０１は、基板９、ゲート電極１０、ゲート絶縁膜１１、半導体薄膜１２、絶縁膜１３、第一オーバーコート絶縁膜１４、ソース・ドレイン電極１５、第二オーバーコート絶縁膜１６を有してなり、図３に示すように、上記の各構成を積層して形成されている。
【００６６】
薄膜トランジスタ１０１は、図３に示す通り、基板９上に形成される。
この基板９は、絶縁体として設けられ、SiO２とAl２O３を成分とする無アルカリガラスあるいはプラスティック樹脂（例えばポリカーボネート(PC)もしくはポリエチレンナフタレート(PEN)基板）によって形成されている。
【００６７】
基板９上には、ゲート電極１０が形成されている。このゲート電極１０は、基板９の一部上に形成される。
ゲート電極１０はCr、Ti、Al、Ta、Wやその合金といった金属膜からなり、その厚みは、例えば約100nmに形成される。
【００６８】
ゲート絶縁膜１１は、ゲート電極１０を被覆するように基板９上の全面に積層されている。
このゲート絶縁膜１１としては、SiNx、SiOx、あるいはSiON等のシリコン系絶縁膜を利用することができるが、SiNxが用いられることが多い。
このゲート絶縁膜１１の厚みは、例えば約200〜400nmに、好ましくは約300nmに形成される。
【００６９】
半導体薄膜１２は、ゲート電極１０の上部を含むゲート絶縁膜１１の一部を被覆するように形成されている。
この半導体薄膜１２は、酸化亜鉛（ZnO）を成分として形成される。
この半導体薄膜１２の厚みは、特に限定されないが、例えば約50〜100nmに、好ましくは、約60nm程度に形成される。
【００７０】
絶縁膜１３は、酸化亜鉛（ZnO）からなる半導体薄膜１２を損傷及び還元脱離から保護するために半導体薄膜１２の全面を被覆するように設けられるが、製造工程において半導体薄膜１２をレジスト剥離液から保護する保護膜としての役割も果たしている。
この絶縁膜１３としては、SiNx、SiOx、あるいはSiON等のシリコン系絶縁膜の膜を利用することができ、この絶縁膜１３の厚みは、例えば約30〜100nmに、好ましくは約50nmに形成される。
【００７１】
第一オーバーコート絶縁膜１４は、薄膜トランジスタ１０１を保護する目的で設けられ、絶縁膜１３の全面及び半導体薄膜１２の側面を被覆するように積層されている。
第一オーバーコート絶縁膜１４を設けることで、絶縁膜１３が被覆していない酸化亜鉛半導体薄膜１２の側面を確実に被覆することができる。
この第一オーバーコート絶縁膜１４としては、SiNx、SiOx、あるいはSiON等のシリコン系絶縁膜の膜を利用することができる。
この第一オーバーコート絶縁膜１４の厚みは、例えば約150〜300nmに、好ましくは約200nmに形成される。
【００７２】
ソース・ドレイン電極１５は、上記絶縁膜１３、上記第一オーバーコート絶縁膜１４に開口したコンタクトホール部分を介して、半導体薄膜１２に接するように互いに間隔を有して形成される。
このソース・ドレイン電極１５は、金属材料、例えば、Ti、Cr、Al、Mo、W、Taやこれらの合金もしくはインジウムスズ酸化物（ITO）やn+ZnO等の導電性酸化物材料等により形成される。また、これら電極１３の厚みは、特に限定されないが、例えば約50〜300nmに形成される。
【００７３】
第二オーバーコート絶縁膜１６は、薄膜トランジスタ１０１を保護する目的で設けられ、薄膜トランジスタの全面を被覆するように積層されている。
第二オーバーコート絶縁膜１６を設けることにより、薄膜トランジスタ１０１全体をより確実に保護することができる。
この第二オーバーコート絶縁膜１６としては、特に限定されないが、例えば不純物に対する保護能に優れるSiNx膜を利用することが望ましい。
第二オーバーコート絶縁膜１６の厚みは、特に限定されないが、例えば約150〜500nmに、好ましくは300nmに形成される。
【００７４】
次に、本発明の第一実施例に係るボトムゲート型薄膜トランジスタ（TFT）の製法について、図４に基づいて以下に説明する。
【００７５】
本発明の一実施例に係るボトムゲート型薄膜トランジスタの製法は、以下の工程からなる。第１の工程は、基板９上の一部にゲート電極１０を形成する工程である。第２の工程は、ゲート電極１０を被覆して基板９の全面にゲート絶縁膜１１を形成する工程である。第３の工程は、ゲート絶縁膜１１の全面に半導体薄膜１２を形成する工程である。第４の工程は、上記半導体薄膜１２の全面を被覆して絶縁膜１３を形成する工程である。第５の工程は、絶縁膜１３及び半導体薄膜１２の形状を加工する工程である。第６の工程は、半導体薄膜１２、絶縁膜１３及びゲート絶縁膜１１の全面を被覆して第一オーバーコート絶縁膜１４を形成する工程である。第７の工程は、絶縁膜１３及び第一オーバーコート絶縁膜１４に、ソース・ドレイン電極１５と半導体薄膜１２を接触させるためのコンタクトホールを形成する工程である。第８の工程は、第７の工程において形成したコンタクトホール部を介してソース・ドレイン電極１５を形成する工程である。第９の工程は、薄膜トランジスタ全面を被覆する第二オーバーコート絶縁膜１６を形成する工程である。
【００７６】
以下、本発明の一実施例に係るボトムゲート型薄膜トランジスタ（TFT）の製法を具体的に説明する。
【００７７】
図４（１）に示される如く、ガラスあるいはプラスティック等の樹脂（例えばポリカーボネート(PC)もしくはポリエチレンナフタレート(PEN)基板）からなる基板９上全面に、マグネトロンスパッタ法等によりCr、Ti、Al、Ta、Wやその合金といった金属膜を例えば100nmの厚みで形成し、フォトリソグラフィーとエッチングによりゲート電極１０を形成する。
【００７８】
図４（２）に示される如く、ゲート電極１０を被覆するように基板９上の全面にゲート絶縁膜１１を形成する。このゲート絶縁膜１１は、SiNx、SiOx、あるいはSiON等のシリコン系絶縁膜を用いて形成するが、ゲート絶縁膜１１は誘電率の高いSiNxが望ましい。
このゲート絶縁膜１１は、誘導結合方式プラズマ化学気相成長（ICP−CVD）装置あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置にて、SiH4+N2ガスもしくはをSiH4+NＨ3を用いて形成する。
電子サイクロトロン共鳴化学気相成長（ECR−CVD）装置に用いられるECRプラズマ源は、低圧力（高真空）下で、高密度のプラズマを生成することが可能であり、200℃以下の条件下での良質な絶縁膜の形成が可能になる。誘導結合方式プラズマ化学気相成長（ICP−CVD）装置を用いる場合も、同様の効果が得られる。
ゲート絶縁膜１１の成膜後に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマ雰囲気にて、基板表面を表面処理することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。
【００７９】
ゲート絶縁膜１１の形成、好ましくは更に表面の清浄化を行った後、真空中にて基板をスパッタリング装置に搬送し、図４（３）に示される如く、ゲート絶縁膜１１の全面に酸化亜鉛（ZnO）からなる半導体薄膜１２を約50〜100nmの厚みに形成する。
半導体薄膜１２の形成に際しては、スパッタリング法が好ましく用いられる。この理由は、スパッタリング法を用いることで、基板非加熱にて、多結晶酸化亜鉛（ZnO）薄膜を大面積にわたり形成できるためである。
【００８０】
半導体薄膜１２の形成後、図４（４）に示される如く、該半導体薄膜の全面を被覆する絶縁膜１３を形成する。この絶縁膜１３は、SiOx、SiNx、SiONといったシリコン系絶縁膜により形成される。
絶縁膜１３は、各種CVD法を用いて形成することができる。
絶縁膜１３の形成に際しては、誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いることが好ましい。この理由は、誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いることで、プラズマ処理と絶縁膜１３の成膜を連続工程にて行うことができ、低温にて良好な膜を形成可能であるからである。
絶縁膜１３の厚みは例えば約30〜70nmに、好ましくは約50nmに形成される。
絶縁膜１３の成膜前に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマ雰囲気にて半導体薄膜１２を表面処理することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
【００８１】
絶縁膜１３の形成後、絶縁膜１３及び半導体薄膜１２をチャネルの形状に加工する。
【００８２】
絶縁膜１３の上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、絶縁膜１３をエッチングし、次いでパターニングされた絶縁膜１３をマスクとして半導体薄膜１２に対しウェットエッチングを行う。
この絶縁膜１３及び半導体薄膜１２に対する一連のパターニングには、特に限定されず各種エッチング法を用いることができるが、例えば、絶縁膜１３をCF4+O2等のガスを用いてドライエッチングし、次いでパターニングされた絶縁膜１３をマスクとして0.2％HNO3溶液にて半導体薄膜１２に対しウェットエッチングを行う方法が例示できる。
【００８３】
半導体薄膜１２及び絶縁膜１３に対して形状加工を行った後、図４（５）に示す如く、絶縁膜１３、半導体薄膜１２及びゲート絶縁膜１１の全面を被覆するように第一オーバーコート絶縁膜１４を形成する。
この第一オーバーコート絶縁膜１４は、特に限定されないが、例えばSiNx等のシリコン系絶縁膜からなり、具体的にはSiH4＋NH3等のガスを用いた誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いてSiNxを200nmの厚さで形成する。この誘導結合方式プラズマ化学気相成長（ICP−CVD）法又は電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いたSiNxの形成に用いるガスの成分としては、シランSiH4の代わりにテトラメチルシラン(CH3)4Siを用いても同様に行うことができる。
上記と同様の理由により、第一オーバーコート絶縁膜の成膜前の工程として、半導体薄膜の少なくとも一部が露出した状態で酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマ雰囲気にて少なくとも半導体薄膜１２の側面が露出した状態で表面処理することが好ましい。この表面処理により、半導体薄膜１２の上表面だけでなく、側表面にも良好な界面を形成することができる。
さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
【００８４】
第一オーバーコート絶縁膜１４の成膜後、後述するソース・ドレイン電極１５と半導体薄膜１２の接触部分としてコンタクトホール部分を形成する。
該コンタクトホールはフォトリソグラフィーとエッチングにより、第一オーバーコート絶縁膜１４及び絶縁膜１３を貫通して半導体薄膜１２の表面に達する部分まで形成する。
二つのコンタクトホール部分は後述するソース・ドレイン電極１５を構成するソース電極、ドレイン電極によりそれぞれ充填される。
【００８５】
コンタクトホール部分を形成した後、ソース・ドレイン電極１５を形成する。
ソース・ドレイン電極１５としては、マグネトロンスパッタ法にてTi、Cr、Al、Mo、W、Taやこれらの合金もしくはインジウムスズ酸化物（ITO）やn+ZnO等の導電性酸化物材料を例えば約100nmの厚みで形成する。
ソース・ドレイン電極１５は、上記の二つのコンタクトホール部分をそれぞれ充填して、間隔を有して形成される。
【００８６】
最後に、薄膜トランジスタ上に、第二オーバーコート絶縁膜１６を形成する。
この第二オーバーコート絶縁膜１６は、特に限定されないが、例えば不純物に対する保護能に優れるSiNx膜を利用することができ、具体的にはSiH4＋NH3等のガスを用いた誘導結合方式プラズマ化学気相成長（ICP−CVD）法あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いてSiNxを200nmの厚さで形成する。この誘導結合方式プラズマ化学気相成長（ICP−CVD）法あるいは電子サイクロトロン共鳴化学気相成長（ECR−CVD）法を用いたSiNxの形成に用いるガスの成分としては、シランSiH4の代わりにテトラメチルシラン(CH3)4Siを用いても同様に行うことができる。
【００８７】
本発明においては、ゲート絶縁膜１１の形成工程と半導体薄膜１２の形成工程を真空中において連続して行う。
この理由は、ゲート絶縁膜１１と半導体薄膜１２を真空中にて連続して行うことにより、両層の間に不純物の少ない良好な界面を形成することができるからである。
更に、上記したゲート絶縁膜１１の形成工程と半導体薄膜１２の形成工程に加えて、絶縁膜１３の形成工程を続いて連続して行うことが好ましい。
この理由は、半導体薄膜１２と絶縁膜１３の間に不純物の少ない良好な界面を形成することができ薄膜トランジスタのバックチャネル側の固定電荷の発生を低減すると同時に、半導体薄膜１２からの酸化亜鉛（ZnO）成分の還元脱離を防止することで、リーク電流の発生を抑止することができるからである。
酸化亜鉛半導体薄膜１２にプラズマ処理を施す場合は、少なくともこのプラズマ処理と絶縁膜１３の形成工程を真空中で連続して行うことが好ましい。
この理由は、半導体薄膜１２と絶縁膜１３の間に清浄な界面を形成することによって、薄膜トランジスタのバックチャネル側の固定電荷の発生を低減し良好なTFT特性を持たせることができるからである。
【００８８】
本発明に係るボトムゲート型薄膜トランジスタの製法の一実施例においては全製造工程を200℃以下にて行う。200℃以下に設定する理由は、基板に好ましく使用される大部分のプラスティックは、200℃を超えると伸縮や変性を起こしてしまうからである。
【００８９】
上記の如き一連の工程により、本発明の一実施例に係るボトムゲート型薄膜トランジスタ（TFT）が完成する。
【試験例】
【００９０】
以下、本発明に係る製法によって得られるトランジスタの試験例とこれに対する比較例の特性を比較することにより、本発明の効果をより明確なものとする。
【００９１】
（試験例）
以下の方法（図２参照）により、本発明に係る製法に基づくトランジスタ（図１参照）を作成した。
まず、SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物（ITO）からなるソース・ドレイン電極２を40nmの厚みで形成した。
前記基板１及びソース・ドレイン電極２上の全面に半導体薄膜３として酸化亜鉛（ZnO）半導体薄膜を50nｍの厚さでRFマグネトロンスパッタリング法にて、基板非加熱にて形成した。
その後、酸化亜鉛を形成した基板を真空中において界面制御形絶縁膜の成膜のため、誘導結合方式プラズマ化学気相成長（ICP−CVD）装置に搬送した。
ICP-CVD装置に基板を搬送後、前記半導体薄膜３を酸素（O2）及びArを含有したプラズマを用いて表面処理を行った。これにより、表面が清浄化された酸化亜鉛半導体膜を得た。プラズマ処理を行った後、真空中にて連続して第一ゲート絶縁膜４となるSiO2の成膜を行った。SiO2の成膜はSiH4+N2Oガスを用いた誘導結合方式プラズマ化学気相成長（ICP−CVD）法を用い、基板非加熱にて成膜を行った。膜厚は50nmに設定した。誘導結合方式プラズマ化学気相成長（ICP−CVD）装置は高密度プラズマを生成でき、低温で良質な絶縁膜を形成可能であると同時に、プラズマ中のイオンエネルギーが小さく、酸化亜鉛半導体へのダメージを抑制でき、良好な酸化亜鉛とゲート絶縁膜の界面を形成可能である。
【００９２】
さらに前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をCF4+O2のガスを用いてドライエッチングした。
ついで0.2％HNO3溶液にてZnO薄膜に対しウェットエッチングを行った。フォトレジストを除去し、前記第一ゲート絶縁膜４及びソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、ZnO半導体薄膜３、及び第一ゲート絶縁膜４上全面に亘ってSiNxからなる第二ゲート絶縁膜６を300nmの厚みで形成した。
この第二ゲート絶縁膜６の形成は、SiH4+NH3+N2ガスを用いた誘導結合方式プラズマ化学気相成長（ICP−CVD）法を用い、基板非加熱にて成膜を行った。
【００９３】
さらに、ソース・ドレイン電極２の上部に、フォトリソグラフィー及びCF4+O2のガスを用いてドライエッチングによりコンタクトホールを開口した。
ついで、Crからなるゲート電極７をゲート絶縁膜６上に100nmの厚みで形成する。ゲート電極の形成と同時に、前記ゲート電極７と同一材料により、前記コンタクトホールを介してソース・ドレイン電極を外部に取り出す電極であるコンタクト部５を形成し、その後、インジウムスズ酸化物（ITO）からなる表示電極８をこの一部上に100nmの厚みで形成してトランジスタを作成した。
【００９４】
以上の全工程は、200℃以下にて行った。酸化亜鉛や絶縁膜の成膜は全て基板非加熱で実施し、最高温度はフォトリソグラフィー工程でのフォトレジストの硬化に用いた熱処理温度である１５０℃である。
【００９５】
（比較例）
比較例として、上記した方法において、酸化亜鉛半導体薄膜の積層工程までは試験例と同様に行った後、酸化亜鉛半導体薄膜層にフォトレジストを直接コーティングし、0.2％HNO3溶液にて酸化亜鉛半導体薄膜に対しウェットエッチングを行った。フォトレジストを除去し、第二ゲート絶縁膜、ゲート電極部、表示電極部を実施例と同様に積層してトランジスタを作成した。
【００９６】
（伝達特性の評価試験）
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図５に示す。
【００９７】
図５において明らかな如く、試験例におけるトランジスタの立ち上がり特性（Vg＞３V）は比較例における立ち上がり特性に比較して優れた特性を示しており、ゲート電圧Vgs＝10Vにおけるドレイン電流値は比較例に比べて２桁近い向上が得られた。
これは、試験例のトランジスタにおいて、第一ゲート絶縁膜及び第二ゲート絶縁膜の形成を真空中連続で行ったために、不純物の付着が防止され、良好な界面が形成されたことによるものと考えられる。
【００９８】
一方、オフ電流（Vgs＜０）に関しても、試験例のトランジスタにおけるオフ電流は比較例におけるオフ電流に比べて半分以下に減少した。
このオフ電流改善効果も、前記立ち上がり特性の改善効果同様、第一ゲート絶縁膜及び第二ゲート絶縁膜の形成を真空中連続で行ったために、不純物の付着が防止され、リーク電流の発生が抑止されたことによるものと考えられる。
【００９９】
上記説明した如く、本発明に係る製法により得られる酸化亜鉛を半導体層に用いた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として使用可能なものである。
【産業上の利用可能性】
【０１００】
以上のように本発明を用いることで、低温条件下にて、良好なゲート絶縁膜とZnOの界面を得ることができ、プラスティック等のフレキシブル基板上に高性能な薄膜トランジスタを形成することが可能である。従って、本発明のTFTを液晶ディスプレイや有機ＥＬディスプレイの駆動素子として用いることで、フレキシブルで軽量なディスプレイが実現可能となる。
【図面の簡単な説明】
【０１０１】
【図１】（ａ）は本発明に係る製法により得られるトップゲート型薄膜トランジスタ（TFT）の一形態を示す断面図であり、（ｂ）は本発明における薄膜トランジスタ（TFT）の実施の一形態におけるソース・ドレイン電極と半導体薄膜との接合部分の一例を示した断面図である。
【図２】本発明に係るトップゲート型薄膜トランジスタ（TFT）の製法の一形態を示す断面図である。
【図３】本発明に係る製法により得られるボトムゲート型薄膜トランジスタ（TFT）の一形態を示す断面図である。
【図４】本発明に係るボトムゲート型薄膜トランジスタ（TFT）の製法の一形態を示す断面図である。
【図５】試験例及び比較例のトランジスタの伝達特性を示す図である。
【図６】従来のトップゲート構造を持つ薄膜トランジスタ（TFT）を示す断面図である。
【図７】従来のボトムゲート構造を持つ酸化亜鉛薄膜トランジスタ（ZnO-TFT）の一例を示す断面図である。
【図８】（ａ）は従来のボトムゲート構造を持つ酸化亜鉛薄膜トランジスタ（ZnO-TFT）の他の例を示す断面図であり、（ｂ）はこの他の例のZnO-TFTの製造の最終工程を示す断面図である。
【符号の説明】
【０１０２】
１      基板
２      ソース・ドレイン電極
３      半導体薄膜
４      第一ゲート絶縁膜
４ａ    フォトレジスト
５      コンタクト部
６      ゲート絶縁膜
７      ゲート電極
８      表示電極
９      基板
１０    ゲート電極
１１    ゲート絶縁膜
１２    半導体薄膜
１３    絶縁膜
１４    第一オーバーコート絶縁膜
１５    ソース・ドレイン電極
１６    第二オーバーコート絶縁膜
１７    基板
１８    アルミニウム層
１９    チタン層
２０    インジウムスズ酸化物（ITO）層
２１    半導体薄膜
１００  トップゲート型薄膜トランジスタ
１０１  ボトムゲート型薄膜トランジスタ
【図１】
2007073559.tif 000003
【図２】
2007073559.tif 000004
【図３】
2007073559.tif 000005
【図４】
2007073559.tif 000006
【図５】
2007073559.tif 000007
【図６】
2007073559.tif 000008
【図７】
2007073559.tif 000009
【図８】
2007073559.tif 000010