(57)【要約】【課題】回路基板上でＭＰＥＧ−ＴＳデータ通信が行われている場合のビットエラーレートの測定を行う際に、ＢＥＲ測定器に正常なデータを送信できるようにしたＢＥＲ測定用接続回路およびＢＥＲ測定方法を提供する。【解決手段】復調回路からのＭＰＥＧ−ＴＳ信号のビットエラーレートをＢＥＲ測定器で測定する際、ＢＥＲ測定用接続回路では、復調回路からの疑似ＭＰＥＧ−ＴＳ信号が入力部より入力され、この入力部からの疑似ＭＰＥＧ−ＴＳ信号がバッファ部に与えられる。このバッファ部に疑似ＭＰＥＧ−ＴＳ信号が与えられることにより、疑似ＭＰＥＧＭＰＥＧ−ＴＳ信号のドライブ能力が上げられる。更に、バッファ部からの疑似ＭＰＥＧ−ＴＳ信号の反射波が終端部により抑止され、この終端部からの疑似ＭＰＥＧ−ＴＳ信号が出力部から出力され、デコード回路およびＢＥＲ測定器に与えられる。【選択図】図１
2007324682.tif 000002
【特許請求の範囲】
【請求項１】
デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートを前記ビットエラーレート測定器で測定を行う際に、入力側が前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続されるビットエラーレート測定用接続回路であって、
前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される前記入力側としての入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される前記出力側としての出力部とを備えたことを特徴とするビットエラーレート測定用接続回路。
【請求項２】
デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力されるトランスポートストリーム信号のビットエラーレートを前記ビットエラーレート測定器で測定を行う際に、入力側が前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続され、前記入力側から与えられた疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップし、また、該疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止して、該疑似ＭＰＥＧトランスポートストリーム信号を前記出力側から出力するように構成されたことを特徴とするビットエラーレート測定用接続回路。
【請求項３】
前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される前記入力側としての入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される前記出力側としての出力部とを備えたことを特徴とする請求項２に記載のビットエラーレート測定用接続回路。
【請求項４】
デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路およびビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される出力部とを備えたビットエラーレート測定用接続回路を用意し、
前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号を前記ビットエラーレート測定器から与え、前記復調回路から出力されるトランスポートストリーム信号のビットエラーレートを、前記ビットエラーレート測定用接続回路を介して前記ビットエラーレート測定器に入力して、前記復調回路からの疑似トランスポートストリーム信号のビットエラーレートを測定することを特徴とするビットエラーレート測定方法。
【請求項５】
デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよびビットエラーレート測定器の入力端子に接続され、前記入力側から与えられた疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップし、また、該疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止して、該疑似ＭＰＥＧトランスポートストリーム信号を前記出力側から出力するように構成されたビットエラーレート測定用接続回路を用意し、
前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号を前記ビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートを、前記ビットエラーレート測定用接続回路を介して前記ビットエラーレート測定器に入力して、前記復調回路からの疑似トランスポートストリーム信号のビットエラーレートを測定することを特徴とするビットエラーレート測定方法。
【請求項６】
前記ビットエラーレート測定用接続回路は、前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される前記入力側としての入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される前記出力側としての出力部とを備えたことを特徴とする請求項５に記載のビットエラーレート測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復調回路とデコード回路とが実装された回路基板上における復調回路からのトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定を行う際に用いられるビットエラーレート測定用接続回路およびビットエラーレート測定方法に関する。
【背景技術】
【０００２】
図５は復調回路とデコード回路とが実装された回路基板上における復調回路からのトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定を行う場合の従来のビットエラーレート測定方法を説明するためのシステム構成図である。
【０００３】
図６において、図示しない回路基板には、復調回路１とデコード回路７とが実装されている。復調回路１は、チューナＣで受信したデジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調してＭＰＥＧトランスポートストリーム信号に復元し、復元したＭＰＥＧトランスポートストリーム信号を出力するものである。デコード回路７は、復調回路１からのＭＰＥＧトランスポートストリーム信号をデコードして元の映像音声信号を出力するものである。ここで、回路基板上において、復調回路１はＴＳ送信側回路Ａと称し、デコード回路７はＴＳ受信側回路Ｂと称する。
【０００４】
復調回路１のクロック出力ラインであるＴＳ（トランスポートストリーム）クロックラインには、ダンピング抵抗Ｒ１を接続するための入力側（ＴＳ送信側回路Ａ側）の半田ランドＰ１と出力側（ＴＳ受信側回路Ｂ側）の半田ランドＰ２とが設けられており、半田ランドＰ１と半田ランドＰ２間にはダンピング抵抗Ｒ１が接続されている。また、復調回路１のデータ出力ラインであるＴＳ（トランスポートストリーム）データラインには、ダンピング抵抗Ｒ３を接続するための入力側（ＴＳ送信側回路Ａ側）の半田ランドＰ３と出力側（ＴＳ受信側回路Ｂ側）の半田ランドＰ４とが設けられており、半田ランドＰ３と半田ランドＰ４間にはダンピング抵抗Ｒ２が接続されている。
【０００５】
ビットエラーレートの測定時には、出力側（ＴＳ受信側回路Ｂ側）の半田ランドＰ２に、ＢＥＲ（ビットエラーレート）測定器Ｄのクロック入力端子を接続ケーブルを介して接続し、出力側（ＴＳ受信側回路Ｂ側）の半田ランドＰ４に、ＢＥＲ測定器Ｄのデータ入力端子を接続ケーブルを介して接続する。また、ＢＥＲ測定器Ｄの信号出力端子に、接続ケーブルを介して復調回路１の入力端子を接続する。
【０００６】
そして、復調回路１とデコード回路７とが実装された回路基板に電源を供給し、復調回路１とデコード回路７とを動作させ、また、ＢＥＲ測定器Ｄの電源をオンしてＢＥＲ測定器Ｄを駆動させる。これにより、ＢＥＲ測定器Ｄの信号発生部９からは、テスト用の疑似ＭＰＥＧトランスポートストリーム信号（疑似デジタル変調信号）が発生して復調回路１に入力される。復調回路１は、入力されたテスト用の疑似ＭＰＥＧトランスポートストリーム信号を復調し、ＴＳクロック信号とＴＳデータ信号を出力する。ＴＳクロック信号は、半田ランドＰ１、ダンピング抵抗Ｒ１、半田ランドＰ２、および接続ケーブルを介してＢＥＲ測定器Ｄのクロック入力端子に入力される。ＴＳデータ信号は、半田ランドＰ３、ダンピング抵抗Ｒ２、半田ランドＰ４、および接続ケーブルを介してＢＥＲ測定器Ｄのデータ入力端子に入力される。
【０００７】
ＢＥＲ測定器ＤのＢＥＲ測定部８では、変調して出力する前のＴＳクロック信号（疑似照合ＴＳクロック信号）と、前記入力したＴＳクロック信号（疑似被照合ＴＳクロック信号）とを比較して、ＴＳクロック信号（疑似被照合ＴＳクロック信号）に対するビットエラーレートを測定する。また、ＢＥＲ測定器ＤのＢＥＲ測定部８では、変調して出力する前のＴＳデータ信号（疑似照合ＴＳデータ信号）と、前記入力したＴＳデータ信号（疑似被照合ＴＳデータ）とを比較して、ＴＳデータ信号（疑似被照合ＴＳデータ信号）に対するビットエラーレートを測定する。
【特許文献１】特開２００２−９４４８７号公報
【特許文献２】特開平７−１５４１６号公報
【特許文献３】特開２００２−１７１４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上説明したように従来のビットエラーレート測定方法では、ＢＥＲ測定器Ｄを用いて、復調回路１でデジタル復調されたＴＳクロック信号（疑似被照合ＴＳクロック信号）およびＴＳデータ信号（疑似被照合ＴＳデータ信号）に対する各ビットエラーレートの測定が行われるが、ＢＥＲ測定器Ｄのクロック入力端子を復調回路１の出力クロックラインに接続ケーブルにより接続すると共に、ＢＥＲ測定器Ｄのデータ入力端子を復調回路１の出力データラインに接続ケーブルにより接続すると、復調回路１の出力クロックラインのＴＳクロック信号および出力データラインのＴＳデータ信号が、ＢＥＲ測定器Ｄの入力内部インピーダンスによりドライブ不足になるので、ＢＥＲ測定器Ｄには正常なＴＳクロック信号およびＴＳデータ信号が与えられず、ＢＥＲ測定器Ｄはビットエラーレートの測定精度が低下するという課題があった。
【０００９】
なお、特許文献１の従来技術では、復調部で復元されたＭＰＥＧ−ＴＳがＭＰＥＧデコーダに送信されることに並行して、ビットエラー測定装置にも送信するようにして、ビットエラー測定装置において前記ＭＰＥＧ−ＴＳのビットエラーを測定するようにしているが、ビットエラー測定装置を復調部に接続した場合、復調部の出力がドライブ不足になることが考えられるが、これに対する対策が施されていないので、前記のような課題を解決することができない。
【００１０】
特許文献２の従来技術では、連続データ誤り率測定器用インターフェイスから出力された復調データとバーストクロックを誤り率測定器に入力しているが、誤り率測定器を前記インターフェイスに接続した場合、復調データがドライブ不足になることが考えられるが、この従来技術も、これに対する対策が施されていないので、前記のような課題を解決することができない。
【００１１】
特許文献３の従来技術は、ＭＰＥＧ−ＴＳデータのデータレートを計算するものであり、ビットエラーレートを計算するものではない。
【００１２】
本発明は、上記のような課題を解決するためになされたもので、回路基板上でＭＰＥＧ−ＴＳデータ通信が行われている場合のビットエラーレートの測定を行う際に、ビットエラーレート測定器に正常なデータを送信できるようにしたビットエラーレート測定用接続回路およびビットエラーレート測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１の発明は、デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートを前記ビットエラーレート測定器で測定を行う際に、入力側が前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続されるビットエラーレート測定用接続回路であって、前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される前記入力側としての入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される前記出力側としての出力部とを備えたことを特徴とするビットエラーレート測定用接続回路を提供する。
【００１４】
この構成において、復調回路とデコードとが実装された回路基板における復調回路の出力信号であるＭＰＥＧトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定する際、ビットエラーレート測定器からの疑似ＭＰＥＧトランスポートストリーム信号が復調回路に与えられる。復調回路は、疑似ＭＰＥＧトランスポートストリーム信号を復調し、この復調した疑似ＭＰＥＧトランスポートストリーム信号を、ビットエラーレート測定用接続回路を介してデコード回路およびビットエラーレート測定器に与える。
【００１５】
ビットエラーレート測定用接続回路では、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号が入力部より入力され、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号がバッファ部に与えられる。このバッファ部に疑似ＭＰＥＧトランスポートストリーム信号が与えられることにより、疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力が上げられる。更に、バッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波が終端部により抑止され、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号が出力部から出力され、デコード回路およびビットエラーレート測定器に与えられる。
【００１６】
したがって、この構成によれば、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ビットエラーレート測定用接続回路によりドライブ能力を上げることができ、また、終端部により反射波を抑制することができる。この結果、ビットエラーレート測定器では、復調回路からの正常な疑似ＭＰＥＧトランスポートストリーム信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【００１７】
請求項２の発明は、デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定を行う際に、入力側が前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続され、前記入力側から与えられた疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップし、また、該疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止して、該疑似ＭＰＥＧトランスポートストリーム信号を前記出力側から出力するように構成されたことを特徴とするビットエラーレート測定用接続回路を提供する。
【００１８】
この構成において、復調回路とデコードとが実装された回路基板における復調回路の出力信号であるＭＰＥＧトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定する際、ビットエラーレート測定器からの疑似ＭＰＥＧトランスポートストリーム信号が復調回路に与えられる。復調回路は、疑似ＭＰＥＧトランスポートストリーム信号を復調し、この復調した疑似ＭＰＥＧトランスポートストリーム信号を、ビットエラーレート測定用接続回路を介してデコード回路およびビットエラーレート測定器に与える。ビットエラーレート測定用接続回路では、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号をパワーアップして、疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げ、また、疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する。
【００１９】
したがって、この構成によれば、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ビットエラーレート測定用接続回路により、ドライブ能力を上げることができ、また、反射波を抑制することができる。この結果、ビットエラーレート測定器では、復調回路からの正常な疑似ＭＰＥＧトランスポートストリーム信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【００２０】
請求項３の発明では、請求項２の発明において、ビットエラーレート測定用接続回路は、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される入力側としての入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される出力側としての出力部とを備えたので、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ドライブ能力を上げることができ、また、反射波を抑制することができる。
【００２１】
請求項４の発明は、デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される出力部とを備えたビットエラーレート測定用接続回路を用意し、前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートを、前記ビットエラーレート測定用接続回路を介して前記ビットエラーレート測定器に入力して、前記復調回路からの疑似トランスポートストリーム信号のビットエラーレートを測定することを特徴とするビットエラーレート測定方法を提供する。
【００２２】
このエラーレート測定方法においては、復調回路とデコードとが実装された回路基板における復調回路の出力信号であるＭＰＥＧトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定する際、ビットエラーレート測定器からの疑似ＭＰＥＧトランスポートストリーム信号を復調回路に与える。復調回路は、疑似ＭＰＥＧトランスポートストリーム信号を復調し、この復調した疑似ＭＰＥＧトランスポートストリーム信号を、ビットエラーレート測定用接続回路を介してデコード回路およびビットエラーレート測定器に与える。
【００２３】
ビットエラーレート測定用接続回路では、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号が入力部より入力され、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号がバッファ部に与えられる。このバッファ部に疑似ＭＰＥＧトランスポートストリーム信号が与えられることにより、疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力が上げられる。更に、バッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波が終端部により抑止され、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号が出力部から出力され、デコード回路およびビットエラーレート測定器に与えられる。
【００２４】
したがって、このビットエラーレート測定方法によれば、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ビットエラーレート測定用接続回路によりドライブ能力を上げることができ、また、終端部により反射波を抑制することができる。この結果、ビットエラーレート測定器では、復調回路からの正常な疑似ＭＰＥＧトランスポートストリーム信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【００２５】
請求項５の発明は、デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよびビットエラーレート測定器の入力端子に接続され、前記入力側から与えられた疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップし、また、該疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止して、該疑似ＭＰＥＧトランスポートストリーム信号を前記出力側から出力するように構成されたビットエラーレート測定用接続回路を用意し、前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力されるトランスポートストリーム信号のビットエラーレートを、前記ビットエラーレート測定用接続回路を介して前記ビットエラーレート測定器に入力して、前記復調回路からのトランスポートストリーム信号のビットエラーレートを測定するビットエラーレート測定方法を提供する。
【００２６】
このエラーレート測定方法においては、復調回路とデコードとが実装された回路基板における復調回路の出力信号であるＭＰＥＧトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定する際、ビットエラーレート測定器からの疑似ＭＰＥＧトランスポートストリーム信号を復調回路に与える。復調回路は、疑似ＭＰＥＧトランスポートストリーム信号を復調し、この復調した疑似ＭＰＥＧトランスポートストリーム信号を、ビットエラーレート測定用接続回路を介してデコード回路およびビットエラーレート測定器に与える。
【００２７】
ビットエラーレート測定用接続回路は、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号をパワーアップし、疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げ、また、疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止し、疑似ＭＰＥＧトランスポートストリーム信号をデコード回路およびビットエラーレート測定器に与える。
【００２８】
したがって、このビットエラーレート測定方法によれば、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ビットエラーレート測定用接続回路によりドライブ能力を上げることができ、また、終端部により反射波を抑制することができる。この結果、ビットエラーレート測定器では、復調回路からの正常な疑似ＭＰＥＧトランスポートストリーム信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【００２９】
請求項６の発明では、請求項５の発明において、前記ビットエラーレート測定用接続回路は、前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される前記入力側としての入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される前記出力側としての出力部とを備えたので、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ドライブ能力を上げることができ、また、反射波を抑制することができる。
【発明の効果】
【００３０】
以上のように本発明のビットエラーレート測定用回路によれば、デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定を行う際に、入力側が前記復調回路の出力ラインに接続され、出力側が前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続され、前記入力側から与えられた疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップし、また、該疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止して、該疑似ＭＰＥＧトランスポートストリーム信号を前記出力側から出力するように構成されたので、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ビットエラーレート測定用接続回路により、ドライブ能力を上げることができ、また、反射波を抑制することができる。この結果、ビットエラーレート測定器では、復調回路からの正常な疑似ＭＰＥＧトランスポートストリーム信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【００３１】
本発明のビットエラーレート測定方法によれば、デジタル変調されたＭＰＥＧトランスポートストリーム信号をデジタル復調して元のＭＰＥＧトランスポートストリーム信号に復元する復調回路と、この復調回路からのＭＰＥＧトランスポートストリーム信号をデコードするデコード回路とが実装された回路基板における前記復調回路からの疑似ＭＰＥＧトランスポートストリーム信号を入力するために前記復調回路の出力ラインに接続される入力部と、この入力部からの疑似ＭＰＥＧトランスポートストリーム信号のドライブ能力を上げるために該疑似ＭＰＥＧトランスポートストリーム信号をパワーアップするバッファ部と、このバッファ部からの疑似ＭＰＥＧトランスポートストリーム信号の反射波を抑止する終端部と、この終端部からの疑似ＭＰＥＧトランスポートストリーム信号を前記デコード回路および前記ビットエラーレート測定器に出力するために前記デコード回路の入力ラインおよび前記ビットエラーレート測定器の入力端子に接続される出力部とを備えたビットエラーレート測定用接続回路を用意し、前記復調回路にテスト用の疑似ＭＰＥＧトランスポートストリーム信号をビットエラーレート測定器から与え、前記復調回路から出力される疑似トランスポートストリーム信号のビットエラーレートを、前記ビットエラーレート測定用接続回路を介して前記ビットエラーレート測定器に入力して、前記復調回路からの疑似トランスポートストリーム信号のビットエラーレートを測定するので、復調回路からの疑似ＭＰＥＧトランスポートストリーム信号は、ビットエラーレート測定用接続回路によりドライブ能力を上げることができ、また、終端部により反射波を抑制することができる。この結果、ビットエラーレート測定器では、復調回路からの正常な疑似ＭＰＥＧトランスポートストリーム信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【発明を実施するための最良の形態】
【００３２】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の一実施形態に係るビットエラーレート測定用接続回路の構成およびビットエラーレート測定時のシステム接続構成を示すブロック図である。
【００３３】
図示しない回路基板には、復調回路１とデコード回路７とが実装されている。復調回路１は、チューナＣで受信したデジタル変調されたＭＰＥＧ−ＴＰ信号（ＭＰＥＧトランスポートストリーム信号）をデジタル復調して元のＭＰＥＧ−ＴＰ信号に復元し、復元したＭＰＥＧ−ＴＰ信号を出力するものである。デコード回路７は、復調回路１からのＭＰＥＧ−ＴＰ信号をデコードして元の映像音声信号を出力するものである。ここで回路基板上において、復調回路１はＴＳ送信側回路Ａと称し、デコード回路７はＴＳ受信側回路Ｂと称する。
【００３４】
復調回路１のクロック出力ラインであるＴＳ（トランスポートストリーム）クロックラインには、図示しないダンピング抵抗を接続するための入力側（ＴＳ送信側回路Ａ側）の半田ランドＰ１と出力側（ＴＳ受信側回路Ｂ側）の半田ランドＰ２とが設けられている。また、復調回路１のデータ出力ラインであるＴＳ（トランスポートストリーム）データラインには、図示しないダンピング抵抗を接続するための入力側（ＴＳ送信側回路Ａ側）の半田ランドＰ３と出力側（ＴＳ受信側回路Ｂ側）の半田ランドＰ４とが設けられている。
【００３５】
ビットエラーレートの測定時には、入力側（ＴＳ送信側回路Ａ側）の半田ランドＰ１に、ＢＥＲ（ビットエラーレート）測定器Ｄのクロック入力端子を接続ケーブルを介して接続し、入力側（ＴＳ送信側回路Ａ側）の半田ランドＰ２に、ＢＥＲ（ビットエラーレート）測定器Ｄのデータ入力端子を接続ケーブルを介して接続する。また、ＢＥＲ測定器Ｄの信号出力端子に接続ケーブルを介して復調回路１の入力端子を接続する。
【００３６】
ビットエラーレート測定用接続回路Ｅは、ＴＳ送信側回路Ａからの疑似ＭＰＥＧ−ＴＰ信号を入力するためにトランスポートストリーム送信側回路Ａの出力ライン（ＴＳ送信側回路Ａ側の半田ランドＰ１，Ｐ２）に接続される入力部２と、この入力部２からの疑似ＭＰＥＧ−ＴＰ信号のドライブ能力を上げるために該疑似ＭＰＥＧ−ＴＰ信号をパワーアップするバッファ部３と、このバッファ部３からの疑似ＭＰＥＧ−ＴＰ信号の反射波を抑止する終端部４と、この終端部３からの疑似ＭＰＥＧ−ＴＰ信号をＴＳ受信側回路ＢおよびＢＥＲ測定器Ｄに出力するために、ＴＳ受信側回路Ｂの入力ライン（ＴＳ受信側回路Ｂ側の半田ランドＰ３，Ｐ４）およびＢＥＲ測定器Ｄのクロック入力端子とデータ入力端子に接続される出力部５と、バッファ部３に電源を供給する電源部６とを備えている。
【００３７】
図２は図１で示すＢＥＲ測定用接続回路Ｅの構成を回路で表した回路図である。このＢＥＲ測定用接続回路Ｅにおいて、入力部２は、トランスポートストリーム送信側回路Ａの出力ライン（ＴＳ送信側回路Ａ側のクロックラインの半田ランドＰ１）に接続ケーブルを介して接続される入力端子２１と、ＴＳ送信側回路Ａの出力ライン（ＴＳ送信側回路Ａ側のデータラインの半田ランドＰ３）に接続ケーブルを介して接続される入力端子２２を有する。この例の場合、入力端子２１には、復調回路１からのＴＳクロック信号が入力され、入力端子２２には、復調回路１からのＴＳデータ信号が入力される。
【００３８】
バッファ部３は、バッファとして動作するように各入力端子がそれぞれ接続されたＡＮＤゲート３１とＡＮＤゲート３２とＡＮＤゲート３３とＡＮＤゲート３４とを有する。ＡＮＤゲート３１とＡＮＤゲート３２の各入力端子は、それぞれ接続され、入力部２の入力端子２１に接続されている。ＡＮＤゲート３３とＡＮＤゲート３４の各入力端子は、それぞれ接続され、入力部２の入力端子２２に接続されている。終端部４は、ＡＮＤゲート３１の出力端子に接続された終端用抵抗４１と、ＡＮＤゲート３２の出力端子に接続された終端用抵抗４２と、ＡＮＤゲート３３の出力端子に接続された終端用抵抗４３と、ＡＮＤゲート３４の出力端子に接続された終端用抵抗４４とを有する。
【００３９】
出力部５は、終端用抵抗４１に接続されＴＳ受信側回路Ｂ側のクロックラインの半田ランドＰ２に接続される出力端子５１と、終端用抵抗４２に接続されＢＥＲ測定器Ｄのデータ入力端子に接続される出力端子５２と、終端用抵抗４３に接続されＴＳ受信側回路Ｂ側のデータラインの半田ランドＰ４に接続される出力端子５３と、終端用抵抗４４に接続されＢＥＲ測定器Ｄのデータ入力端子に接続される出力端子５４とを有する。
【００４０】
なお、ここでは、バッファ部３は、ＡＮＤゲートでバッファ回路を構成したが、これに限らず、バッファゲート、入力端子を接続して用いる０Ｒゲートなどで構成したバッファ回路を用いても良い。また、終端部４は、１つの出力ラインに対して１つの抵抗で構成したが、これに限らず、終端のインピーダンス整合が取れるように回路素子を組み合わせて終端回路を構成しても良い。
【００４１】
図３はＭＰＥＧ−ＴＳ（ＭＰＥＧトランスポートストリーム）の内容を示す図である。図３に示すように、ＭＰＥＧ−ＴＳは、ＴＳパケット３０１が連なったデータである。ＴＳパケット３０１は、例えば、１８８バイトであり、先頭４バイトがＴＳヘッダ３０２であり、残りの１８４バイトがＴＳペイロード３０３である。ＴＳヘッダ３０２は、ＴＳパケット３０１の属性などを示すデータであり、ＴＳパケット３０１のパケットＩＤが記録されている。ＴＳペイロード３０３は、伝送すべきデジタルデータである。
【００４２】
図４は本実施形態においてＴＳクロック信号とＴＳデータ信号との関係を示すタイミングチャートである。図４（１）はＴＳクロック信号を示し、図４（２）はＴＳデータ信号を示す。
【００４３】
次に図１〜図４を参照して本実施形態のビットエラーレート測定方法について説明する。
【００４４】
先ず、復調回路１とデコード７とが実装された回路基板において、ＴＳ送信側回路Ａ側のクロックラインの半田ランドＰ１に接続ケーブルを介してＢＥＲ測定用接続回路Ｅのクロック入力端子２１を接続すると共に、ＴＳ送信側回路Ａ側のデータラインの半田ランドＰ３に接続ケーブルを介してＢＥＲ測定用接続回路Ｅの入力端子２２を接続する。次に、ＴＳ受信側回路Ｂ側のクロックラインの半田ランドＰ２に接続ケーブルを介してＢＥＲ測定用接続回路Ｅの出力端子５１を接続すると共に、ＴＳ受信側回路Ｂ側のデータラインの半田ランドＰ４に接続ケーブルを介してＢＥＲ測定用接続回路Ｅの出力端子５３を接続する。
【００４５】
更に、ＢＥＲ測定器Ｄのクロック入力端子に接続ケーブルを介してＢＥＲ測定用接続回路Ｅの出力端子５２を接続すると共に、ＢＥＲ測定器Ｄのデータ入力端子に接続ケーブルを介してＢＥＲ測定用接続回路Ｅの出力端子５４を接続する。また、ＢＥＲ測定器Ｄの信号出力端子に接続ケーブルを介して復調回路１の入力端子を接続する。
【００４６】
そして、復調回路１とデコード回路７とが実装された回路基板、およびＢＥＲ測定用接続回路Ｅのバッファ部３に電源を供給し、復調回路１とデコード回路７とバッファ部３を動作させ、また、ＢＥＲ測定器Ｄの電源をオンしてＢＥＲ測定器Ｄを駆動させる。これにより、ＢＥＲ測定器Ｄの信号発生部９からは、テスト用の疑似ＭＰＥＧ−ＴＰ信号（疑似デジタル変調信号）が発生し、復調回路１に入力される。復調回路１は、入力されたテスト用の疑似ＭＰＥＧ−ＴＰ信号を復調し、ＴＳクロック信号とＴＳデータ信号を出力する。ＴＳクロック信号は、ＢＥＲ測定用接続回路Ｅの入力部２における入力端子２１に与えられ、ＴＳデータ信号は、ＢＥＲ測定用接続回路Ｅの入力部２における入力端子２２に与えられる。
【００４７】
ＢＥＲ測定用接続回路Ｅにおいては、入力端子２１に与えられたＴＳクロック信号は、ＡＮＤゲート３１，３２の入力端子に入力され、ＡＮＤゲート３１，３２でパワーアップされて出力パワーが大きくなり、ドライブ能力が上げられる。また、入力端子２２に与えられたＴＳデータ信号は、ＡＮＤゲート３３，３４の入力端子に入力され、ＡＮＤゲート３３，３４でパワーアップされて出力パワーが大きくなり、ドライブ能力が上げられる。ＡＮＤゲート３１から出力されたＴＳクロック信号は、終端用抵抗４１に与えられ、ＡＮＤゲート３２から出力されたＴＳクロック信号は、終端用抵抗４２に与えられる。また、ＡＮＤゲート３３から出力されたＴＳデータ信号は、終端用抵抗４３に与えられ、ＡＮＤゲート３４から出力されたＴＳデータ信号は、終端用抵抗４４に与えられる。
【００４８】
終端用抵抗４１を通ったＴＳクロック信号は、出力端子５１を介して出力され、デコード回路７のクロック入力端子に与えられる。終端用抵抗４２を通ったＴＳクロック信号は、出力端子５２を介して出力され、ＢＥＲ測定器ＤにおけるＢＥＲ測定部８のクロック入力端子に与えられる。終端用抵抗４３を通ったＴＳデータ信号は、出力端子５３を介して出力され、デコード回路７のデータ入力端子に与えられる。終端用抵抗４４を通ったＴＳデータ信号は、出力端子５４を介して出力され、ＢＥＲ測定器ＤにおけるＢＥＲ測定部８のデータ入力端子に与えられる。
【００４９】
ところで、終端用抵抗４２を通ったＴＳクロック信号は、ＢＥＲ測定器Ｄのクロック入力端子までの伝送線路での反射が抑制された信号となる。即ち、ＡＮＤゲート３２の出力端子からＢＥＲ測定器Ｄのクロック入力端子までの終端用抵抗４２を含む伝送線路と接地間のインピーダンスと、ＢＥＲ測定器Ｄのクロック入力端子と接地間の内部インピーダンスとのインピーダンス整合が図れるように、終端用抵抗４２がＡＮＤゲート３２の出力端子と出力端子５２間に接続されているので、終端用抵抗４２を通ったＴＳクロック信号は、伝送線路での反射が抑制された信号となる。
【００５０】
また、終端用抵抗４４を通ったＴＳデータ信号は、ＢＥＲ測定器Ｄのデータ入力端子までの伝送線路での反射が抑制された信号となる。即ち、ＡＮＤゲート３４の出力端子からＢＥＲ測定器ＤにおけるＢＥＲ測定部８のデータ入力端子までの終端用抵抗４４を含む伝送線路と接地間のインピーダンスと、ＢＥＲ測定器ＤにおけるＢＥＲ測定部８のデータ入力端子と接地間の内部インピーダンスとのインピーダンス整合が図れるように、終端用抵抗４４がＡＮＤゲート３４の出力端子と出力端子５４間に接続されているので、終端用抵抗４４を通ったＴＳデータ信号は、伝送線路での反射が抑制された信号となる。
【００５１】
ＢＥＲ測定用接続回路Ｅの出力端子５２から出力されたＴＳクロック信号およびＢＥＲ測定用接続回路Ｅの出力端子５４から出力されたＴＳデータ信号を入力したＢＥＲ測定器ＤのＢＥＲ測定部８では、変調して出力する前のＴＳクロック信号（疑似照合ＴＳクロック信号）と、前記入力したＴＳクロック信号（疑似被照合ＴＳクロック信号）とを比較して、ＴＳクロック信号（疑似被照合ＴＳクロック信号）に対するビットエラーレートを測定する。また、ＢＥＲ測定器ＤのＢＥＲ測定部８では、変調して出力する前のＴＳデータ信号（疑似照合ＴＳデータ信号）と、前記入力したＴＳデータ信号（疑似被照合ＴＳデータ）とを比較して、ＴＳデータ信号（疑似被照合ＴＳデータ信号）に対するビットエラーレートを測定する。
【００５２】
以上説明したように本実施形態によれば、復調回路１でデジタル復調されたＴＳクロック信号（疑似被照合ＴＳクロック信号）およびＴＳデータ信号（疑似被照合ＴＳデータ信号）に対するビットエラーレートを測定する際に、復調回路１とデコード回路７との間に、ＢＥＲ測定用接続回路Ｅを接続するようにしたので、復調回路１からのＴＳクロック信号（疑似被照合ＴＳクロック信号）およびＴＳデータ信号（疑似被照合ＴＳデータ信号）は、バッファ部３によりドライブ能力を上げることができ、また、終端部４により反射波を抑制することができる。この結果、ＢＥＲ測定器Ｄでは、復調回路１からの正常なＴＳクロック信号（疑似被照合ＴＳクロック信号）およびＴＳデータ信号（疑似被照合ＴＳデータ信号）を受け取ることができ、ＴＳクロック信号（疑似被照合ＴＳクロック信号）およびＴＳデータ信号（疑似被照合ＴＳデータ信号）に対するビットエラーレートの測定精度が向上する。
【００５３】
なお、前記実施形態では、ＴＳクロック信号とＴＳデータ信号とをＢＥＲ測定器Ｄに入力するシリアル２線式のシステム構成のビットエラーレートの測定について説明したが、ＴＳクロック信号とＴＳデータ信号とＶＡＬＩＤ信号（有効信号）とＳＹＮＣ信号（同期信号）とを入力するシリアル４線式のシステム構成のビットエラーレートの測定については、バッファ部３における回路をＶＡＬＩＤ信号およびＳＹＮＣ信号用の回路を追加すれば同様な効果が得られる。
【００５４】
以上説明したように本実施形態によれば、復調回路１からの疑似ＭＰＥＧ−ＴＰ信号は、ＢＥＲ測定用接続回路Ｅによりドライブ能力を上げることができ、また、終端部４により反射波を抑制することができる。この結果、ＢＥＲ測定器Ｄでは、復調回路１からの正常な疑似ＭＰＥＧ−ＴＰ信号を受け取ることができ、ビットエラーレートの測定精度が向上する。
【産業上の利用可能性】
【００５５】
本発明は、デジタルテレビ放送信号を受信して復調する復調回路を備えた電子機器において、復調回路の出力信号であるＭＰＥＧ−ＴＰ信号のビットエラーレートを測定する測定器を用いたビットエラーレートを測定する場合に利用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態に係るビットエラーレート測定用接続回路の構成およびビットエラーレート測定時のシステム接続構成を示すブロック図である。
【図２】前記実施形態においてビットエラーレート測定用接続回路の構成を回路で表した回路図である。
【図３】前記実施形態においてＭＰＥＧ−ＴＳの内容を示す図である。
【図４】前記実施形態においてＴＳクロック信号とＴＳデータ信号との関係を示すタイミングチャートである。
【図５】復調回路とデコード回路とが実装された回路基板上における復調回路からのトランスポートストリーム信号のビットエラーレートをビットエラーレート測定器で測定を行う場合の従来のビットエラーレート測定方法を説明するためのシステム構成図である。
【符号の説明】
【００５７】
１    復調回路
２    入力部
３    バッファ部
４    終端部
５    出力部
７    デコード回路
Ｄ    ＢＥＲ測定器（ビットエラーレート測定器）
Ｅ    ＢＥＲ測定用接続回路（ビットエラーレート測定用接続回路）
【図１】
2007324682.tif 000003
【図２】
2007324682.tif 000004
【図３】
2007324682.tif 000005
【図４】
2007324682.tif 000006
【図５】
2007324682.tif 000007