(57)【要約】【課題】画像取得装置において回路を高周波数化、複雑化することなく、高解像度の画像を得る。【解決手段】レーザビームで試料を走査するレーザ顕微鏡等において、１ラインの走査方向における走査速度の変化に応じてサンプリングクロックＳの１周期Ｔ０を不等時間間隔に変化させ、クロックパルスの立ち上がり位置Ｓｕでサンプリングを行うことでサンプリング幅Ｗ０を一定に制御するとともに、デューティー比Ｒの異なる複数のサンプリングクロックＳ１〜Ｓ４（Ｓ）の各々のクロックパルスの立ち下がり位置Ｓｄでサンプリングを行うことで、サンプリング幅Ｗ０をほぼ等分に補完する複数のサンプリングを行う。サンプリングクロックＳ自体の周波数を大きくすることなく、サンプリング数の増加による観察画像の高解像度化を実現できる。【選択図】  図１
2007114505.tif 000002
【特許請求の範囲】
【請求項１】
光源と、
前記光源からの集束光を試料上に走査させるための２次元走査手段と、
前記試料からの透過光、蛍光、又は反射光の強度を検出する光検出手段と、
前記光検出手段から出力された前記透過光、蛍光、又は反射光の光強度情報から前記試料の画像情報を得る画像演算手段と、を含む画像取得装置であって、
前記画像演算手段は、
デューティー比の異なる複数のサンプリングクロックを出力するクロック生成手段と、
前記サンプリングクロックに同期して前記光強度情報をデジタル化するアナログ／デジタル変換手段と、
を含むことを特徴とする画像取得装置。
【請求項２】
請求項１記載の画像取得装置において、
前記クロック生成手段は、デューティー比の異なる複数の前記サンプリングクロックを生成するパルス幅変調（ＰＷＭ）回路を含むことを特徴とする画像取得装置。
【請求項３】
請求項１記載の画像取得装置において、
前記２次元走査手段は、互いに直交する第１および第２走査方向において、前記第１走査方向の同一位置で前記第２走査方向に前記試料を複数回走査し、
前記クロック生成手段は、前記第２走査方向における１回の前記走査の間に、前記２次元走査手段の走査状態に対応して、前記サンプリングクロックの周波数を連続的に変化させることを特徴とする画像取得装置。
【請求項４】
請求項１記載の画像取得装置において、
前記クロック生成手段は、
駆動クロックにより動作するカウンタと、
前記２次元走査手段における走査速度を反映した走査波形を前記カウンタにより指定されるアドレスに記憶したメモリと、
前記メモリから読み出された値を電圧値に変換するデジタル／アナログ変換器（ＤＡＣ）と、
前記デジタル／アナログ変換器（ＤＡＣ）からの電圧値をサンプリングクロックに変換する第１電圧制御発振器（ＶＣＯ）と、を含み、
前記第１電圧制御発振器（ＶＣＯ）にて、パルス幅変調（ＰＷＭ）回路を構成し、前記走査波形の周期に同期してデューティー比の異なる複数の前記サンプリングクロックを生成することを特徴とする画像取得装置。
【請求項５】
請求項４記載の画像取得装置において、
前記クロック生成手段は、さらに、
前記２次元走査手段からの走査同期信号と、前記カウンタのオーバーフロー信号との位相差を示す位相差信号を出力する位相比較器と、前記位相差信号を直流電圧に変換するループフィルタと、前記ループフィルタから入力される前記直流電圧に応じた周波数の前記駆動クロックを生成する第２電圧制御発振器（ＶＣＯ）とを含む位相同期回路（ＰＬＬ）を備え、前記走査同期信号と、前記サンプリングクロックとを同期させることを特徴とする画像取得装置。
【請求項６】
請求項１記載の画像取得装置において、
前記２次元走査手段は、互いに直交する第１および第２走査方向において、前記第１走査方向の同一位置で前記第２走査方向に前記試料を複数回走査し、
前記クロック生成手段は、前記第２走査方向における複数の前記走査の各々毎に、前記デューティー比の異なる前記サンプリングクロックを切り替えて前記アナログ／デジタル変換手段に入力することを特徴とする画像取得装置。
【請求項７】
光源と、
前記光源からの集束光を試料上に走査させるための２次元走査手段と、
前記試料からの透過光、蛍光、又は反射光の強度を検出する光検出手段と、
前記光検出手段から出力された前記透過光、蛍光、又は反射光の光強度情報から前記試料の画像情報を得る画像演算手段と、を含む画像取得装置の制御方法であって、
前記画像演算手段は、前記光強度情報から前記画像情報を得るためのサンプリングタイミングを決めるサンプリングクロックとして、デューティー比の異なる複数のサンプリングクロックを使用して前記画像情報を得ることを特徴とする画像取得装置の制御方法。
【請求項８】
請求項７記載の画像取得装置の制御方法において、
前記２次元走査手段の走査速度の変化に同期して周期が変化する三角波の電圧信号を生成し、前記三角波の１周期の開始点から、当該三角波と閾値電圧との最初の交点までをＨレベルの期間とし、残りをＬレベルの期間とする矩形波のサンプリングクロックを生成し、
前記閾値電圧を変化させることで、前記サンプリングクロックの、前記１周期に対する前記Ｈレベルの期間の比であるデューティー比を変化させることを特徴とする画像取得装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像取得技術に関し、特に、対象物の走査によって画像取得を行うレーザ顕微鏡等における、画像データの高解像度化等に適用する有効な技術に関する。
【背景技術】
【０００２】
たとえば、レーザ顕微鏡のような走査（スキャン）方式の画像取得では、スキャンニングのタイミングに合わせたサンプリングクロックに基づいて、輝度信号をデジタル画像データに変換し、このデジタル画像データをモニタ等に表示することで観察を行っている。このような画像の高解像度化を行う場合には、一般的に１ラインを走査する間のサンプリングクロックを高速化することで、データサンプリング数を多くする手法がとられている。
【０００３】
また、特許文献１では、あるサンプリングクロックと、このサンプリングクロックに対して位相を常に半分だけずらしたサンプリングクロックを生成し、この二つのサンプリングクロックの各々を２つのＡ／Ｄコンバータに個別に入力して、個々のＡ／Ｄコンバータから出力される画像データを交互に切り替えて取得する事で、倍の速さのサンプリングクロックを使用したのと同様の高分解能化を実現しようとする方法が開示されている。
【特許文献１】特開平９−６５１１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
サンプリングクロックを高速化するためにはそれに伴い、高速化したクロック周波数が必要になる。
しかしながら、クロック周波数を上げる場合には、関連する回路素子の高性能化（ハイスペック化）が必要となると共に、高周波数化に伴い、雑音が増える、各信号の遅延の影響が顕著になる等の問題が出てくる。
【０００５】
また、上述の特許文献１では、サンプリングクロックを複数使用し、サンプリングクロックの位相をずらすことで画像を取得しているが、共振型光スキャナ等による光走査のように走査速度が変化しサンプリング間隔を均一化すべく、サンプリングクロックが不等時間間隔になる場合、単純に位相、タイミングをずらすということを行っても、走査期間内のクロックのすべての間隔の位相を同一にずらすことは難しい。
【０００６】
また、位相のずれたサンプリングクロック毎にＡ／Ｄコンバータを２つ設け、１つの光検出器から出る光検出信号を２つのＡ／Ｄコンバータで変換するため、個々のＡ／Ｄコンバータの特性のばらつきが測定結果に影響することが懸念される。それに加えて、複数のＡ／ＤコンバータでＡ／Ｄ変換したデータを高速で切り替えて、各バッファにデータを保存するため、バッファ間の切り替え、転送等に早い処理速度をもつ高性能な回路構成が必要となる。
【０００７】
本発明の目的は、画像取得装置において、回路を高周波数化、複雑化することなく、高解像度の画像を得ることが可能な画像取得技術を提供することにある。
本発明の他の目的は、画像取得装置において、試料の多様な走査方法に影響されることなく、高解像度の画像を得ることが可能な画像取得技術を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の観点は、
光源と、
前記光源からの集束光を試料上に走査させるための２次元走査手段と、
前記試料からの透過光、蛍光、又は反射光の強度を検出する光検出手段と、
前記光検出手段から出力された前記透過光、蛍光、又は反射光の光強度情報から前記試料の画像情報を得る画像演算手段と、を含む画像取得装置であって、
前記画像演算手段は、
デューティー比の異なる複数のサンプリングクロックを出力するクロック生成手段と、
前記サンプリングクロックに同期して前記光強度情報をデジタル化するアナログ／デジタル変換手段と、
を含む画像取得装置を提供する。
【０００９】
本発明の第２の観点は、第１の観点に記載の画像取得装置において、
前記クロック生成手段は、デューティー比の異なる複数の前記サンプリングクロックを生成するパルス幅変調（ＰＷＭ）回路を含む画像取得装置を提供する。
【００１０】
本発明の第３の観点は、第１の観点に記載の画像取得装置において、
前記２次元走査手段は、互いに直交する第１および第２走査方向において、前記第１走査方向の同一位置で前記第２走査方向に前記試料を複数回走査し、
前記クロック生成手段は、前記第２走査方向における１回の前記走査の間に、前記２次元走査手段の走査状態に対応して、前記サンプリングクロックの周波数を連続的に変化させる画像取得装置を提供する。
【００１１】
本発明の第４の観点は、第１の観点に記載の画像取得装置において、
前記クロック生成手段は、
駆動クロックにより動作するカウンタと、
前記２次元走査手段における走査速度を反映した走査波形を前記カウンタにより指定されるアドレスに記憶したメモリと、
前記メモリから読み出された値を電圧値に変換するデジタル／アナログ変換器（ＤＡＣ）と、
前記デジタル／アナログ変換器（ＤＡＣ）からの電圧値をサンプリングクロックに変換する第１電圧制御発振器（ＶＣＯ）と、を含み、
前記第１電圧制御発振器（ＶＣＯ）にて、パルス幅変調（ＰＷＭ）回路を構成し、前記走査波形の周期に同期してデューティー比の異なる複数の前記サンプリングクロックを生成する画像取得装置を提供する。
【００１２】
本発明の第５の観点は、第４の観点に記載の画像取得装置において、
前記クロック生成手段は、さらに、
前記２次元走査手段からの走査同期信号と、前記カウンタのオーバーフロー信号との位相差を示す位相差信号を出力する位相比較器と、前記位相差信号を直流電圧に変換するループフィルタと、前記ループフィルタから入力される前記直流電圧に応じた周波数の前記駆動クロックを生成する第２電圧制御発振器（ＶＣＯ）とを含む位相同期回路（ＰＬＬ）を備え、前記走査同期信号と、前記サンプリングクロックとを同期させる画像取得装置を提供する。
【００１３】
本発明の第６の観点は、第１の観点に記載の画像取得装置において、
前記２次元走査手段は、互いに直交する第１および第２走査方向において、前記第１走査方向の同一位置で前記第２走査方向に前記試料を複数回走査し、
前記クロック生成手段は、前記第２走査方向における複数の前記走査の各々毎に、前記デューティー比の異なる前記サンプリングクロックを切り替えて前記アナログ／デジタル変換手段に入力する画像取得装置を提供する。
【００１４】
本発明の第７の観点は、
光源と、
前記光源からの集束光を試料上に走査させるための２次元走査手段と、
前記試料からの透過光、蛍光、又は反射光の強度を検出する光検出手段と、
前記光検出手段から出力された前記透過光、蛍光、又は反射光の光強度情報から前記試料の画像情報を得る画像演算手段と、を含む画像取得装置の制御方法であって、
前記画像演算手段は、前記光強度情報から前記画像情報を得るためのサンプリングタイミングを決めるサンプリングクロックとして、デューティー比の異なる複数のサンプリングクロックを使用して前記画像情報を得る画像取得装置の制御方法を提供する。
【００１５】
本発明の第８の観点は、第７の観点記載の画像取得装置の制御方法において、
前記２次元走査手段の走査速度の変化に同期して周期が変化する三角波の電圧信号を生成し、前記三角波の１周期の開始点から、当該三角波と閾値電圧との最初の交点までをＨレベルの期間とし、残りをＬレベルの期間とする矩形波のサンプリングクロックを生成し、
前記閾値電圧を変化させることで、前記サンプリングクロックの、前記１周期に対する前記Ｈレベルの期間の比であるデューティー比を変化させる画像取得装置の制御方法を提供する。
【００１６】
上記した本発明によれば、光強度情報を画像化するためのタイミングを決めるサンプリングクロックとして、デューティー比の違う複数のサンプリングクロックを用いるので、たとえば、サンプリングクロックの１周期における波形の立ち下がり位置をサンプリングタイミングとして用いる場合、デューティー比の変化に応じて、当該１周期内における波形の立ち下がり位置がずれるため、サンプリングクロック自体を高周波数化することなく、異なるデューティー比の数だけサンプリング数を増やすことが可能になる。
【００１７】
すなわち、スキャンの１ラインに対し、サンプリングクロックにおけるデューティー比の種類倍のサンプリング情報が得られるため、関係回路を必要以上に高速化することなく高解像度の画像を得ることが出来る。
【００１８】
また、互いにデューティー比の異なる複数のサンプリングクロックをＰＷＭ回路にて生成することで、容易に、任意のデューティー比のサンプリングクロックを作り出すことができ、関係回路を高速化することなく高解像度の画像を得ることが出来る。
【００１９】
また、２次元走査手段の走査状態（たとえば１走査ライン内における走査速度の変化）に対応して、サンプリングクロックの周波数を連続的に変化させることにより、走査速度等に関係なく走査ライン方向に等間隔にサンプリングを行うことができ、サンプリングデータのサンプリング位置を補正する等の余分な処理が不要となり、高解像度の画像をより簡易に得られるとともに、走査状態の異なる多様な画像取得分野へと応用範囲も広がる。
【００２０】
また、走査速度の変化を示す走査波形を記憶したメモリを、２次元走査手段における走査タイミングに同期したクロックをアドレスとしてアクセスして走査速度のデータを読み出し、このデータをＤＡＣで電圧値に変換して、サンプリングクロックを生成するＶＣＯに入力するとともに、ＶＣＯでＰＷＭ回路を構成することにより、走査ライン内おける走査速度の変化に同期し、デューティー比の異なるサンプリングクロックを容易に生成でき、関係回路を高速化することなく高解像度の画像を得ることが出来る。
【００２１】
また、２次元走査手段からの走査同期信号と、サンプリングクロックとを同期させる為のＰＬＬ回路を備えることにより、たとえば、２次元走査手段を構成する共振型光スキャナ等から得られる外部の同期信号を用いて容易にサンプリング同期がとれ、多様な２次元走査手段に容易に応用することが出来る。
【発明の効果】
【００２２】
本発明によれば、画像取得装置において回路を高周波数化、複雑化することなく、高解像度の画像を得ることが可能となる。
また、画像取得装置において試料の多様な走査方法に影響されることなく、高解像度の画像を得ることが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
図１は、本発明の一実施の形態であるレーザ顕微鏡の作用の一例を示す線図、図２は、本発明の一実施の形態であるレーザ顕微鏡の構成の一例を示す概念図、図３は、本実施の形態のレーザ顕微鏡の一部をさらに詳細に例示したブロック図である。
【００２４】
図２に例示されるように、本実施の形態１のレーザ顕微鏡は、顕微鏡本体１０１、試料１０２が載置されるステージ１０３、対物レンズ１０４、レボルバ１０５、２次元走査機構１０６、２次元走査駆動制御回路１０７、焦点移動機構１０８、ハーフミラー１０９、ミラー１１０、レンズ１１１、ピンホール１１２、光検出器１１３およびレーザ光源１１４を備えている。
【００２５】
また、顕微鏡本体１０１の外部には、モニタ１１５、演算部１３０を備えたコンピュータ１１６が設けられている。
２次元走査駆動制御回路１０７は、走査制御線１１６ａを介してコンピュータ１１６に接続されており、コンピュータ１１６からの指示に基づいて２次元走査機構１０６を制御するとともに、後述の走査同期信号（ＳＹＮＣ）等の走査位置情報１０７ａがコンピュータ１１６に入力される。２次元走査機構１０６は、たとえばガバノミラーや共振型光スキャナ等で構成される。
【００２６】
本実施の形態では、図２の左右方向をＸ軸方向（第２走査方向）、上下方向をＺ軸方向、紙面に垂直な方向をＹ軸方向（第１走査方向）とし、２次元走査駆動制御回路１０７および２次元走査機構１０６は、ＸＹ平面内で、Ｙ軸（走査）方向へのステップ移動と、Ｘ軸（走査）方向でのＸスキャン範囲Ｗの１ライン分の連続スキャンとを組み合わせることで、試料１０２に対するレーザ光１１４ａの走査を行う。
【００２７】
焦点移動機構１０８は、焦点制御線１１６ｂを介してコンピュータ１１６に接続されており、コンピュータ１１６からの指示によってレボルバ１０５を介して対物レンズ１０４を上下動させ、対物レンズ１０４によるレーザ光１１４ａの試料１０２に対するＺ軸方向の焦点位置を制御する。
【００２８】
レーザ光源１１４は、たとえば所定の波長のレーザ光１１４ａを出射する。光検出器１１３は、レーザ光１１４ａが試料１０２で反射されることで発生する反射光１１４ｂの強度を、電気信号である光検出信号１１３ａに変換するセンサである。
【００２９】
ピンホール１１２は、レンズ１１１等の反射光１１４ｂの光路の光学系の集光位置に設けられ、この位置に集光しない反射光１１４ｂを遮断する。
レーザ光源１１４から出射されたレーザ光１１４ａは、ミラー１１０にて反射され、さらに２次元走査機構１０６を介して、レボルバ１０５に取り付けられた対物レンズ１０４を通り、ステージ１０３上にある試料１０２に照射される。
【００３０】
この照射されたレーザ光１１４ａは、２次元走査駆動制御回路１０７により制御された２次元走査機構１０６により、試料１０２上をＸＹに走査する。コンピュータ１１６からの指示により焦点移動機構１０８は、このレボルバ１０５をＺ軸方向に移動させ、対物レンズ１０４と試料１０２と間の相対距離関係を制御する。なお、対物レンズ１０４と試料１０２との相対距離関係を変化させる方法として、ステージ１０３をＺ軸方向に移動させてもよい。
【００３１】
試料１０２からの反射光１１４ｂは、再び対物レンズ１０４、２次元走査機構１０６を通り、ハーフミラー１０９により反射され、レンズ１１１、ピンホール１１２を通り、光検出器１１３に入射する。この光検出器１１３により得られた光検出信号１１３ａはコンピュータ１１６内に設けられた演算部１３０に送られる。この演算部１３０は、コンピュータ１１６内でなく、顕微鏡本体１０１内にあってもよいし、顕微鏡本体１０１およびコンピュータ１１６とは別ユニットとして構成されていてもよい。演算部１３０でのデータの演算結果は、試料１０２の観察画像としてモニタ１１５に表示される。
【００３２】
図３は光検出器１１３からの光検出信号１１３ａを画像化するための演算部１３０の内部構成の一例を示している。演算部１３０は、サンプリングクロック生成部１１７、Ａ／Ｄ変換部１１８、転送ロジック１１９および演算部メモリ１２０を備えている。
【００３３】
サンプリングクロック生成部１１７は、たとえば、走査位置情報１０７ａに同期して、デューティー比Ｒの異なる複数のサンプリングクロックＳ（たとえば、後述のサンプリングクロックＳ１〜サンプリングクロックＳ４）を出力する。
【００３４】
サンプリングクロックＳは、Ａ／Ｄ変換部１１８に入力されることにより、光検出器１１３からの光検出信号１１３ａを、２次元走査機構１０６による走査に同期してＡ／Ｄ変換部１１８でデジタルデータとしてサンプリングするために用いられる。
【００３５】
Ａ／Ｄ変換部１１８は、サンプリングクロック生成部１１７から入力されるサンプリングクロックＳのタイミングにてアナログ値である光検出信号１１３ａの輝度情報をデジタル値に変換し、サンプリングデータ１１３ｂとして転送ロジック１１９に入力する。
【００３６】
転送ロジック１１９は、２次元走査駆動制御回路１０７から得られる走査位置情報１０７ａに同期して、Ａ／Ｄ変換部１１８からのサンプリングデータ１１３ｂを演算部メモリ１２０に転送する。演算部メモリ１２０は、Ａ／Ｄ変換部１１８から到来するサンプリングデータ１１３ｂを保存および合成し、一つの画像データを生成する。
【００３７】
図４は、サンプリングクロック生成部１１７の内部構成例を示している。
本実施の形態のサンプリングクロック生成部１１７は、カウンタ２、メモリ３、ＤＡＣ（Ｄ／Ａコンバータ）４、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）５（第１電圧制御発振器）、カウンタ６、位相比較器７、ループフィルタ８、位相比較器１６、ループフィルタ１７、ＶＣＯ（電圧制御発振器）１８（第２電圧制御発振器）を含んでいる。
【００３８】
位相比較器１６、ループフィルタ１７、ＶＣＯ１８、カウンタ２で走査位置情報１０７ａ（ＳＹＮＣ）に同期するＰＬＬ回路が構成されている。
カウンタ２は、ＶＣＯ１８より出力されるクロック１を受けてカウントアップを行い、あらかじめ決めてある、または設定するＸスキャンの１ラインのサンプリングクロック数（この場合、Ｎ）でオーバーフローし、初期値に戻って再度カウントアップを始める。また、このオーバーフローのタイミングでパルス２ａを発生させる機能を持っている。
【００３９】
メモリ３は、図１に例示される走査波形データを微分して得られる１ライン内の走査速度の変化を示す走査速度波形の、走査位置をアドレスとし、当該位置に対応する走査速度値を記憶し、カウンタ２により指定されたアドレスのデータ（走査速度値）をＤＡＣ４に出力する。
【００４０】
ＤＡＣ４はメモリ３より入力された速度データを、参照電圧端子ＶＲＥＦに入力される直流電圧８ａをフルスケールとする電圧値４ａに変換し、ＶＣＯ５に出力する。
ＶＣＯ５は、ＤＡＣ４より入力された電圧値４ａと、設定するしきい値電圧ＶとでサンプリングクロックＳを生成、出力し、カウンタ２のオーバーフローのタイミングで、このサンプリングクロックＳのデューティー比Ｒ（Ｄｕｔｙ  ｒａｔｉｏ：矩形波のＨｉｇｈパルス側の比率）を、しきい値電圧Ｖを可変することで切り替える。
【００４１】
また、カウンタ６は、ＶＣＯ５から出力されるサンプリングクロックＳのクロック発生数をカウントし、規定の値ごとにパルス６ａを発生させ、位相比較器７に入力する。
位相比較器７は、パルス６ａとして入力されるカウンタ６の出力とカウンタ２のオーバーフロー時の出力のタイミングを、位相差信号７ａとしてループフィルタ８へと出力する。ループフィルタ８は位相比較器７からの位相差信号７ａを直流電圧８ａとしてＤＡＣ４の参照端子ＶＲＥＦに入力して、ＤＡＣ４の電圧値４ａを制御する。
【００４２】
また、本実施の形態では、上述のように、カウンタ２がオーバーフローするタイミングにて出力されるパルス２ａと、外部からのＳＹＮＣ信号（例えば、走査位置情報１０７ａに含まれ、２次元走査機構１０６の内部にある、Ｘスキャナが、１ライン走査するごとに発生させる同期信号等）を同期させるＰＬＬ回路を構成している。
【００４３】
位相比較器１６は位相比較器７と同様の動きにて、外部からのＳＹＮＣ信号と、カウンタ２がオーバーフローするタイミングのパルス２ａとの位相差を示す位相差信号１６ａをＨ／Ｌとしてループフィルタ１７に出力する。
【００４４】
ループフィルタ１７は位相比較器１６からの位相差信号１６ａを積分し、平滑化し、交流成分を除去して、直流電圧１７ａとしてＶＣＯ１８に入力する。ＶＣＯ１８は、ループフィルタ１７からの直流電圧１７ａを受け、クロック１を生成し、カウンタ２へ入力する。
【００４５】
これにより、カウンタ２は、ＰＬＬ回路の分周器として機能し、ＳＹＮＣ信号の１周期当たりに、設定値Ｎ個のパルスをもつクロック１を出力することになる。
図５に本実施の形態のサンプリングクロック生成部１１７を構成するＶＣＯ５の構成の一例を示す。
【００４６】
本実施の形態のＶＣＯ５は、可変電流源９、キャパシタ１０、スイッチ１１、コンパレータ１２、加算器１３、ＤＡＣ（デジタル／アナログコンバータ）１４、コンパレータ１５を含んでいる。
【００４７】
可変電流源９は、ＤＡＣ４からの入力される電圧値に応じて出力する電流を変化させる。この可変電流源９はキャパシタ１０へと電流を流す。
キャパシタ１０は可変電流源９からの電流値とその流れる時間に比例した電荷を溜める。
【００４８】
コンパレータ１２は、キャパシタ１０の電圧が、上限ＶＴＨになった場合にスイッチ１１をＯＮとし、下限の接地電位ＧＮＤとなった場合にスイッチ１１をＯＦＦとすることでキャパシタ１０の充放電を制御し、三角波１１ａを生成する。
【００４９】
加算器１３は、しきい値電圧Ｖ（本実施の形態の場合、しきい値電圧Ｖ１〜Ｖ４の４段階）を設定する動作を行う。すなわち、加算器１３は、固定値、又は設定値にてあらかじめ決めてある加算数Ｘをカウンタ２からのパルス２ａのタイミングにて加算する。この加算数Ｘは、例えば本実施の形態のように、ディップスイッチ等により数値を設定しておく
。この設定値はソフトウェア上から設定できてもよいし、設定ボタンを設けこれにより切換えられるような構成としてもよい。
【００５０】
加算数Ｘの値は加算器１３のｂｉｔ数が決める最大値を、等分割出来る値であり、かつ
、サンプリングクロックＳの種類の回数だけ加算したら加算器１３がオーバーフローし、初期値に戻るような値に設定する。この加算器１３からの出力をＤＡＣ１４に出力し、しきい値電圧としてコンパレータ１５に出力する。
【００５１】
このときＤＡＣ１４は、加算器１３と入力側のデジタルデータのｂｉｔ数を合わせることでＤＡＣ１４の最大電圧を等分割し、コンパレータ１５に出力することとなる。
コンパレータ１５は、キャパシタ１０を充放電することで生成された三角波１１ａと、ＤＡＣ１４からのしきい値電圧Ｖとを比較し、ＰＷＭ（Ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）回路として矩形波のサンプリングクロックＳを生成する。
【００５２】
また、ＶＣＯ５ではコンパレータ１５の出力をＦ−Ｖ（Ｆｒｅｑｕｅｎｃｙ  ｔｏ  Ｖ
ｏｌｔａｇｅ）変換し、局所的にフイードバックをかける構成としてもよい。
【００５３】
本実施の形態の作用の一例を説明する。
図４のサンプリングクロック生成部１１７は次のように動作する。ＶＣＯ１８から出力されるクロック１を駆動クロックとしたカウンタ２がカウントアップを行い、メモリ３のアドレスを順々に指定する。メモリ３はあらかじめ走査速度波形をアドレスにデータとして記憶しており、カウンタ２がクロック１のタイミングで指定するアドレス（すなわちＸスキャン方向での位置）のデータ（走査速度）をＤＡＣ４に出力する。ＤＡＣ４はＶＲＥＦ（直流電圧８ａ）にて指定されたゲインにてメモリ３の波形を電圧値４ａとしてＶＣＯ５に出力する。
【００５４】
ＶＣＯ５は後述する作用によりサンプリングクロックＳを生成するが、このサンプリングクロックＳの１クロックの周期Ｔ０はＤＡＣ４から入力される電圧値４ａ（Ｘスキャン方向の走査速度）により変化する。これにより、走査速度が変化しても、周期Ｔ０に対応したサンプリング間隔Ｗ０は一定となる。
【００５５】
計算値にてＸスキャン方向の１ラインのサンプリング数と合わせることも可能だが、温度変化などで素子の定数が変化することも考えられる。このため本実施の形態では、ＶＣＯ５の出力クロック数をカウンタ６によりカウントし、カウンタ２で設定しているＸ方向
を１ラインスキャンするときのサンプリングクロック数ごとに、パルス６ａを発生させるようにする。このパルス６ａと、カウンタ２がオーバーフローした時に発生するパルス２ａの二つのタイミングを位相比較器７に入力する。本実施の形態の位相比較器７は、入力信号Ａ、Ｂの位相を比較し、遅れ、進みに応じて、Ｈ／Ｌを位相差信号７ａとして出力する。ループフィルタ８では、位相差信号７ａのＨ／Ｌを受け、この位相差信号７ａを内部にて積分し、平滑化して交流成分を除去し、直流成分（直流電圧８ａ）として出力する。ループフィルタ８の出力である直流電圧８ａは二つのパルス２ａとパルス６ａのタイミングが同じになるような値に安定し、ＤＡＣ４のＶＲＥＦを制御する。このような構成により、メモリ３の波形の１周期中（Ｘスキャン方向の１走査期間）に、サンプリングクロックＳの数が決められた数となるように制御している。
【００５６】
また、カウンタ２がオーバーフローする時間は、当該カウンタ２を分周器とするＰＬＬ回路がＸスキャンを１ラインするためのサンプリングクロックＳを発生させる時間となる
ため、このタイミングを外部、例えば実際の２次元走査機構１０６のＸスキャナが１ラインを走査する時間ＳＹＮＣ（走査位置情報１０７ａ）と、ＰＬＬ回路にて同期させる。
【００５７】
本実施の形態では、ＳＹＮＣおよびパルス２ａの二つの入力を位相比較器１６により比較し、位相差信号１６ａを発生させ、ループフィルタ１７により直流電圧１７ａにしてＶＣＯ１８へ入力する。ループフィルタ１７の出力（直流電圧１７ａ）はＡの信号（ＳＹＮＣ）がＢの信号（パルス２ａ）よりも早ければ上昇し、また、遅ければ下降することで、ＶＣＯ１８から出力されるクロック１の周波数を制御し、位相比較器１６の入力であるＡとＢの信号の同期が取れる値にて安定する。
【００５８】
ＶＣＯ１８はループフィルタ１７の出力（直流電圧１７ａ）を受け、直流電圧１７ａに応じた周波数の、カウンタ２を動作させるクロック１を生成する。このクロック１の周波数を制御して、サンプリングクロック生成部１１７の速さを制御する。このようにＰＬＬ回路の動作速度を調整することで、外部からのＳＹＮＣ信号とサンプリングクロックＳの同期を取ることが出来る。
【００５９】
図５のＶＣＯ５の内部では、次のようにしてサンプリングクロックＳを生成する。ＤＡＣ４からの出力信号（走査速度に比例した電圧値４ａ）にて変化する可変電流源９がキャパシタ１０に電流を流すと、流した電流値と時間の経過によりキャパシタ１０に溜まる電荷が増加する。このため、キャパシタ１０の電圧値は、走査速度に比例して流れる電流値に応じたある傾きを持って増加する。このキャパシタ１０の電圧値をコンパレータ１２にて上限ＶＴＨおよび接地電位（ＧＮＤ）とコンパレートする。上限ＶＴＨを超えた時に放電用のスイッチ１１をＯＮし、端子をＧＮＤと接続することで、キャパシタ１０に溜まった電荷を短い時間で放出させる。キャパシタ１０の電圧は一気に下がりＧＮＤに達した時点でスイッチ１１がＯＦＦとなる。これによりキャパシタ１０が電荷を再度溜めはじめる。これを繰返し、のこぎり波のような三角波１１ａを作る。また、この三角波１１ａの波形はキャパシタ１０から電荷を放出させる速さを回路構成により調節する事で、上昇と下降の傾きが同じな三角波等としてもよい。
【００６０】
しきい値電圧Ｖについては、本実施の形態では、値を可変しやすいよう、加算器１３を用いて構成している。ディップスイッチ等により設定した加算数Ｘを加算していき、その
値をＤＡＣ１４にて受け、電圧値に変換して出力し、しきい値電圧Ｖとする。
【００６１】
キャパシタ１０の充放電より生成された三角波１１ａを、このしきい値電圧Ｖにてコンパレータ１５でコンパレートすることで、三角波１１ａとしきい値電圧Ｖとで定まるデューティー比Ｒを有するサンプリングクロックＳを生成する。
【００６２】
すなわち、三角波１１ａの１周期Ｔ０の開始点から、当該三角波１１ａと閾値電圧Ｖとの最初の交点までをＨレベルの期間（Ｔ１）とし、残りをＬレベルの期間とする矩形波のサンプリングクロックＳを生成する。そして閾値電圧Ｖを変化させることで、サンプリングクロックＳの、１周期Ｔ０に対するＨレベルの期間（Ｔ１）の比であるデューティー比Ｒを変化させる。
【００６３】
前述したように、サンプリングクロックＳのメモリ３の走査波形分の変化の周期と、Ｘスキャンの１ライン周期は同期を取っているため、１ライン分のサンプリングクロックＳが出力されたところで、カウンタ２からのパルス２ａが入力される。このパルス２ａにより加算器１３での加算が行われ、しきい値電圧Ｖが変化するので、次のサイクルのサンプリングクロックＳのデューティー比だけが切り替わる。また、加算器１３の代わりにカウンタを使用してこのカウンタ値をＤＡＣ１４に入力し、カウンタのパルスのタイミングでカウントアップする事でしきい値電圧Ｖを可変させる等としてもよい。
【００６４】
このような構成により、サンプリングクロックＳの周波数変化にも影響されずにデューティー比Ｒを変化させる事が出来る。
図１を用いて実際の２次元走査機構１０６のＸＹスキャナの動きと関連付け、４種類のサンプリングクロックＳ（サンプリングクロックＳ１〜サンプリングクロックＳ４）を使用してＸ方向のスキャンを行う場合のＶＣＯ５の動作例を説明する。
【００６５】
図１の波形はＸスキャナの走査波形であり、縦軸はスキャナの走査位置、横軸は経過時
間となっている。波形が等間隔の距離動いた時間を、サンプリングするタイミング（サンプリングクロックＳの１周期のＨｉｇｈパルスの立ち上がり位置Ｓｕ）として下向きの矢印にて示しているが、不等時間間隔になっていることがわかる。すなわち、図１の例では、Ｘスキャン範囲Ｗ内において、走査開始端から徐々に走査速度は増加し、中央部で最大となり、走査終了端に向かって減速している。メモリ３に設定される走査波形は、このＸスキャン範囲Ｗ内における走査速度分布を示す波形（この場合、図１の走査波形の微分波形）が設定される。
【００６６】
デューティー比Ｒは、サンプリングクロックＳの１周期の矩形波のＨｉｇｈパルスの幅Ｔ１と、１周期Ｔ０との比率（Ｔ１／Ｔ０）である。
図１の三角波１１ａは、ＶＣＯ５内の、コンパレータ１５に入力される三角波１１ａである。また、Ｖｌ〜Ｖ４は加算器１３、ＤＡＣ１４により出力される、可変のしきい値電圧Ｖであり、またサンプリングクロックＳ１〜Ｓ４は、しきい値電圧Ｖｌ〜Ｖ４の各々をしきい値電圧Ｖとして、図１の三角波をコンパレータ１５によりコンパレートして生成したサンプリングクロックＳである。
【００６７】
まず、Ｙ走査方向のある位置でＸスキャンを行う。このとき、しきい値電圧ＶはＶｌの
電圧値となり、コンパレータ１５は、サンプリングクロックＳ１を出力し、このサンプリングクロックＳ１の個々の周期のＨｉｇｈパルスの、立ち上がり位置Ｓｕおよび立ち下がり位置ＳｄのタイミングでＸスキャンのサンプリングを行う。
【００６８】
Ｘスキャンが終わった時点で、カウンタ２からパルス２ａが加算器１３に入力されるた
め、このタイミングで設定した加算数Ｘを加算し、しきい値をＶ２に切り替える。２次元
走査駆動制御回路１０７は、Ｙ走査方向はそのままの位置で、Ｘスキャンを再度行う。コ
ンパレータ１５からは、前回のサンプリングクロックＳ１とはデューティー比Ｒが異なるサンプリングクロックＳ２が出力され、これを用いてこのＸスキャンのサンプリングを行う。
【００６９】
この時、サンプリングクロックＳ２はサンプリングクロックＳ１とはデューティー比Ｒが異なるため、サンプリングクロックＳ２の個々のパルス周期で、立ち下がり位置Ｓｄは、サンプリングクロックＳ１とはずれた位置になる。ただし、サンプリング幅Ｗ０に対応した１周期Ｔ０の立ち上がり位置Ｓｕのサンプリングタイミングは変わらない。
【００７０】
また、前述の動作と同様に、スキャンが終わった時点で、カウンタ２からのパルスが入力され、このタイミングでしきい値がＶ３に変化し、サンプリングクロックもＳ３へと切り替わる。さらにＹ走査方向が同位置で、Ｘスキャンを行い、このスキャンをサンプリン
グする。この動作をしきい値電圧Ｖ４のサンプリングクロックＳ４まで繰り返す。
【００７１】
サンプリングクロックＳ４にてサンプリングが終わった時点で、カウンタ２からのパルス２ａが入力されると、ＶＣＯ５内の加算器１３、ＤＡＣ１４はオーバーフローし、初期値であるＶｌへとしきい値が変化する。これにより、コンパレータ１５の出力もサンプリングクロックＳ１へと戻る。走査位置はＹ方向に１ステップ分だけ移動し、次のＹ走査位置でＸスキャンを開始する。
【００７２】
このようにしてデューティー比ＲをＸが１ラインスキャンするタイミングごとに合わせて任意に可変したサンプリングクロックＳ（サンプリングクロックＳ１〜Ｓ４）を生成する事が出来る。
【００７３】
すなわち、Ｘスキャン範囲Ｗは、カウンタ２の設定値Ｎで等分されるサンプリング幅Ｗ０毎に、サンプリングクロックＳの立ち上がり位置Ｓｕでサンプリングされ、さらに、このサンプリング幅Ｗ０を、異なるデューティー比Ｒに対応した立ち下がり位置Ｓｄで等分するように補完してサンプリングされることになる。
【００７４】
以上のような構成にて生成したサンプリングクロックＳを使用して、２次元走査駆動制御回路１０７により制御された２次元走査機構１０６は、Ｙ走査方向の同一位置を、使用するサンプリングクロックＳの数だけ複数回Ｘ方向にスキャンする。
【００７５】
このとき、それぞれのスキャンに合わせて、前述にて記載したように、サンプリングクロック生成部１１７内部にてしきい値電圧Ｖを切り替え、デューティー比Ｒの異なるサンプリングクロックＳ１〜Ｓ４を生成する。このデューティー比の違うサンプリングクロックＳ１〜Ｓ４を使用してＡ／Ｄ変換部１１８がサンプリングデータ１１３ｂを取得し、スキャンのタイミング（ＳＹＮＣ）に合わせ、転送ロジック１１９が一時保管メモリを持つ演算部メモリ１２０へデータを転送する。
【００７６】
これにより、Ｙ走査方向の座標が同じで、Ｘ走査方向に、デューティー比Ｒ（立ち下が
り位置Ｓｄ）の相違によって等間隔の距離づつずれた複数枚の画像データができあがる。これを演算部メモリ１２０にて１画素づつ順番に組み合わせる事で、各々のＸスキャンラインで、サンプリング幅Ｗ０（立ち上がり位置Ｓｕ）に対応した各画素の間を均等な間隔で補完したようなサンプリングデータが得られ、この分多くの情報を持った高解像度の画像が出来上がる。
【００７７】
また、演算部メモリ２０にて、得たサンプリングデータをそのまま合成し、組み合わせる事も出来、この場合には、転送ロジック１１９は不要となる。データの転送や、組み合わせを行う時間としては、Ｘ走査方向の１ラインごとでもよいし、ある一定値のデータが溜まった時点でもよい。
【００７８】
本実施の形態のような方法にて試料１０２の画像のサンプリングデータを取得すれば、図１の例のように、走査速度の変化に応じて等間隔のサンプリング位置（サンプリング幅Ｗ０）を設定すべく個々の１周期の長さが異なる不等時間間隔のサンプリングクロックＳを用いる場合において、デューティー比Ｒの異なる複数のサンプリングクロックＳ１〜Ｓ４を使用したサンプリングが可能であるとともに、デューティー比Ｒの相違によって、クロックパルスの立ち下がり位置Ｓｄを変化させることで、不等時間間隔の各サンプリングクロック（サンプリング幅Ｗ０）の間を、ほぼ等間隔に補完することが出来る。この為、たとえばサンプリングクロック生成部１１７、転送ロジック１１９等の関係回路を高周波数化することなく高解像度のデータを得る事が出来る。
【００７９】
以上、説明したように、本実施の形態によれば、サンプリングクロック生成部１１７や転送ロジック１１９等の回路を高周波数化することなく、試料１０２の観察画像の高解像度化が行える。これにより、ハイスペックの高価な回路素子や、複雑な回路設計を必要とせず、安価に試料１０２の観察画像の高解像度化を実現することができ、低コストで高性能のレーザ顕微鏡を実現することが出来る。
【００８０】
また、サンプリングクロック生成部１１７のＶＣＯ５においては、ＤＡＣ１４から出力されるアナログ電圧によりしきい値電圧Ｖを順次自動に変化させ、デューティー比Ｒの異なる複数のサンプリングクロックＳ１〜Ｓ４を生成する構成としているため、複数のサンプリングクロックを切り替えるロジック等を必要としない。このため、素子の切換え、データの切換え等のためにサンプリングクロックの生成回路の複雑化を招かなくて済む。
【００８１】
なお、本発明は、上述の実施の形態に例示した構成に限らず、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施の形態であるレーザ顕微鏡の作用の一例を示す線図である。
【図２】本発明の一実施の形態であるレーザ顕微鏡の構成の一例を示す概念図である。
【図３】本発明の一実施の形態であるレーザ顕微鏡の一部をさらに詳細に例示したブロック図である。
【図４】本発明の一実施の形態であるレーザ顕微鏡におけるサンプリングクロック生成部の内部構成例を示すブロック図である。
【図５】本発明の一実施の形態であるレーザ顕微鏡におけるサンプリングクロック生成部を構成するＶＣＯの構成の一例を示すブロック図である。
【符号の説明】
【００８３】
１  クロック
２  カウンタ
２ａ  パルス信号
３  メモリ
４  ＤＡＣ
４ａ  電圧値
５  ＶＣＯ
６  カウンタ
６ａ  パルス
７  位相比較器
７ａ  位相差信号
８  ループフィルタ
８ａ  直流電圧
９  可変電流源
１０  キャパシタ
１１  スイッチ
１１ａ  三角波
１２  コンパレータ
１３  加算器
１４  ＤＡＣ
１５  コンパレータ
１６  位相比較器
１６ａ  位相差信号
１７  ループフィルタ
１７ａ  直流電圧
１８  ＶＣＯ
２０  演算部メモリ
１０１  顕微鏡本体
１０２  試料
１０３  ステージ
１０４  対物レンズ
１０５  レボルバ
１０６  ２次元走査機構
１０７  ２次元走査駆動制御回路
１０７ａ  走査位置情報
１０８  焦点移動機構
１０９  ハーフミラー
１１０  ミラー
１１１  レンズ
１１２  ピンホール
１１３  光検出器
１１３ａ  光検出信号
１１３ｂ  サンプリングデータ
１１４  レーザ光源
１１４ａ  レーザ光
１１４ｂ  反射光
１１５  モニタ
１１６  コンピュータ
１１６ａ  走査制御線
１１６ｂ  焦点制御線
１１７  サンプリングクロック生成部
１１８  Ａ／Ｄ変換部
１１９  転送ロジック
１２０  演算部メモリ
１３０  演算部
Ｒ  デューティー比
Ｓ（Ｓ１〜Ｓ４）  サンプリングクロック
Ｓｄ  立ち下がり位置
Ｓｕ  立ち上がり位置
Ｔ０  １周期
Ｔ１  Ｈｉｇｈパルスの幅
Ｖ（Ｖ１〜Ｖ４）  しきい値電圧
Ｗ  Ｘスキャン範囲
Ｗ０  サンプリング幅
【図１】
2007114505.tif 000003
【図２】
2007114505.tif 000004
【図３】
2007114505.tif 000005
【図４】
2007114505.tif 000006
【図５】
2007114505.tif 000007