(57)【要約】【課題】コスト安価に駆動回路を内蔵したアレイ基板の検査を行うことができる方法及びその装置を提供する。【解決手段】駆動電流ＶＤＤ−Ｙを印加した走査線駆動回路２４の駆動状態において、リレー１１２を切り替え、抵抗１１０を切離した場合と付加した場合のそれぞれの場合で、電子銃１０４よりＯＬＢパッド３１に電子線を照射し、これにより発生する二次電子の検出量の差からＯＬＢパッド３１の電位差ΔＶｅｂ−Ｙを検出する。検出された電位差ΔＶｅｂ−Ｙから下記式に基づき駆動回路２４の駆動時に流れる電流値ＩＹＤ１を算出し、駆動回路２４の消費電流が所定の範囲内であるか否かにより、駆動回路の電気不良を検出することを特徴とする。ＩＹＤ１＝（ΔＶｅｂ−Ｙ×ＶＤＤ−Ｙ）／［Ｒｓｔ−Ｙ×（ＶＤＤ−Ｙ−ΔＶｅｂ−Ｙ）］【選択図】図２
2007114124.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線の各交差部に配置された画素ＴＦＴと、前記走査線に走査信号を供給する走査線駆動回路と、前記信号線に映像信号を供給する信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に外部電源から電源を供給するための入力端子と、を備えたアレイ基板の検査方法であって、
前記走査線駆動回路及び前記信号線駆動回路の少なくともいずれか一方の駆動回路に前記外部電源から前記入力端子を介して駆動電源を供給した状態で、前記入力端子に電子線を照射して二次電子を放出させ、該二次電子を検出することで第１電位情報を得る工程と、
前記外部電源と前記入力端子との間に抵抗を介在させて前記外部電源から前記抵抗及び入力端子を介して前記駆動回路に駆動電源を供給した状態で、前記入力端子に電子線を照射して二次電子を放出させ、該二次電子を検出することで第２電位情報を得る工程と、を備え、
前記第１電位情報と前記第２電位情報とから算出される前記入力端子の電位差に基づいて前記駆動回路の電気不良を検出することを特徴とするアレイ基板の検査方法。
【請求項２】
前記駆動回路が前記アレイ基板上に形成されていることを特徴とする請求項１に記載のアレイ基板の検査方法。
【請求項３】
前記外部電源から前記入力端子を介して前記駆動回路に駆動電源を供給した状態において前記駆動回路を流れる駆動電流値ＩＤを下記式より算出し、前記駆動電流値ＩＤに基づいて、前記駆動回路の電気不良を検出することを特徴とする請求項１または２に記載のアレイ基板の検査方法。
ＩＤ＝ΔＶｅｂ×ＶＤＤ／［Ｒｓｔ×（ＶＤＤ−ΔＶｅｂ）］
ただし、ΔＶｅは入力端子の電位差、ＶＤＤは外部電源が駆動回路に供給する駆動電源の電圧値、Ｒｓｔは外部電源と入力端子との間に介在させた抵抗の抵抗値である。
【請求項４】
前記駆動回路が、前記走査線駆動回路であることを特徴とする請求項１〜３に記載のアレイ基板の検査方法。
【請求項５】
前記駆動回路が、前記信号線駆動回路であることを特徴とする請求項１〜３に記載のアレイ基板の検査方法。
【請求項６】
前記信号線駆動回路は、映像信号を出力する映像信号供給回路と、前記映像信号供給回路からの映像信号を複数の信号線の中から選択された信号線に対して供給する信号線選択回路と、を有し、前記信号線選択回路が前記アレイ基板上に形成されていることを特徴とする請求項１〜３に記載のアレイ基板の検査方法。
【請求項７】
複数の走査線と複数の信号線の各交差部に配置された画素ＴＦＴと、前記走査線に走査信号を供給する走査線駆動回路と、前記信号線に映像信号を供給する信号線駆動回路と、走査線駆動回路及び信号線駆動回路に外部からの電源を供給する入力端子と、を備えたアレイ基板の検査を行うアレイ基板検査装置であって、
前記入力端子を介して前記駆動回路に駆動電源を供給する電源供給手段と、
前記電源供給手段と前記入力端子との間において、抵抗を介在させるか否かを切り替える切替手段と、
前記駆動回路に駆動電源を供給した状態において、抵抗を切り離した場合と付加した場合のそれぞれの場合で、前記入力端子に電子線を照射して二次電子を放出させ、該二次電子を検出することで電位情報を取得する検出手段と、
前記電位情報から算出される前記入力端子の電位差に基づいて前記駆動回路の電気不良を検出する不良解析手段と、
を備えることを特徴とするアレイ基板の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型の液晶表示装置に用いられるアレイ基板の検査方法及びその装置に関する。
【背景技術】
【０００２】
近年、表示画面を構成する画素毎にスイッチング素子としてＴＦＴ（薄膜トランジスタ）を配置したアクティブマトリックス型の液晶表示装置は、隣接する画素間でクロストークがなく高精細化に適してることから広く普及しつつあり、特に、ＴＦＴとしてｐ−Ｓｉ（多結晶シリコン）ＴＦＴを用いたものは、アレイ基板上に画素部のほかに駆動回路を集積することができるため、配線の容易化、装置の小型化に有利であるとされている。
【０００３】
ところで、アレイ基板の製造工程終了後には、不良アレイ基板が次工程へ流入するのを防止するため、製造されたアレイ基板に対する検査が行われる。このようなアレイ基板の検査方法として、画素毎に電子線を照射して放出される二次電子を検出することで、画素電極上の電圧を検出し、表示画面中の欠陥画素の有無を検査するものが知られている（特許文献１参照）。この検査方法は、駆動回路を内蔵したｐ−Ｓｉアレイ基板を対象とした場合、駆動回路を介することなく画素電極上の電位を測定することができるため、精度よく欠陥画素の検出が可能である。
【０００４】
しかしながら、上記した電子線を用いた検査方法では、画素の検査を行うことができるが、駆動回路の検査を行うことができず、アレイ基板上に形成された入出力端子よりテストパターンを入力する電気的ドライバテスタによって駆動回路を検査する必要がある。そのため、駆動回路が内蔵されたアレイ基板を検査する場合、電子線を照射し二次電子を検出するＥＢ（Electron Beam）テスタと電気的テスタとを併用しなければならず、アレイ基板の検査に要するコストが上昇する問題がある。また、ＥＢテスタと電気的テスタを併用すると、両テスタ間の通信タイムラグに起因する処理能力の低下や、測定されたデータの処理が複雑化するといった問題がある。
【特許文献１】特開２０００−３１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記問題に鑑みてなされたものであり、画素部及び駆動回路を内蔵したアレイ基板の検査に要するコストを削減することができるアレイ基板の検査方法及びその装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のアレイ基板の検査方法は、複数の走査線と複数の信号線の各交差部に配置された画素ＴＦＴ及び各画素ＴＦＴに接続された画素電極を含む画素部と、前記画素部を駆動するための駆動回路と、外部電源から信号線駆動回路に電源を供給する入力端子と、を備えたアレイ基板の検査方法において、前記外部電源から前記入力端子を介して前記駆動回路に駆動電源を供給した状態で、前記入力端子に電子線を照射して二次電子を放出させ、該二次電子を検出することで第１電位情報を得る工程と、前記外部電源と前記入力端子との間に抵抗を介在させて前記外部電源から前記抵抗及び入力端子を介して前記駆動回路に駆動電源を供給した状態で、前記入力端子に電子線を照射して二次電子を放出させ、該二次電子を検出することで第２電位情報を得る工程と、を備え、前記第１電位情報と前記第２電位情報とから算出される前記入力端子の電位差に基づいて前記駆動回路の電気不良を検出することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ＥＢテスタによって画素部及び駆動回路の検査を行うことができるため、電気的テスタが不要になり検査に要するコストを削減することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態について図面を参照して説明する。
【０００９】
図１は、本発明の一実施形態において検査対象となるアレイ基板１０を示す概略図であり、このアレイ基板１０は、ガラス基板などの絶縁基板１１上に、走査用の複数の走査線１２と、これらの走査線１２と交差する映像信号用の複数の信号線１４とを有し、これらの走査線１２と信号線１４とが交差する各交差部近傍にそれぞれスイッチング素子としてのｐ−Ｓｉ画素ＴＦＴ（以下画素ＴＦＴという）１６が設けられている。これらの各画素ＴＦＴ１６は、ソース端子が信号線１２に、ドレイン端子が画素電極１８に、ゲート端子が走査線１２に、それぞれ接続されている。また、各画素電極１８は、補助容量２０の一端に接続され、各補助容量２０の他端は補助容量線２２に接続され、アレイ基板１０上に表示領域１９が形成されている。
【００１０】
また、アレイ基板１０上の端部には、画素ＴＦＴ１６を制御して映像信号を信号線１４を介して画素電極１８に供給する駆動回路２３が形成されている。より詳細には、駆動回路２３は、走査線１２の一端部に設けられた走査線駆動回路２４と、信号線１４の一端部に設けられた信号線選択回路２６及びアレイ基板１０の外部に配設され不図示の映像信号供給回路とを備える信号線駆動回路とを有している。走査線駆動回路２４は、走査線１４に走査信号を供給することにより画素ＴＦＴ１６を制御する。一方、信号線駆動回路では、映像信号供給回路から供給される映像信号を信号線選択回路２６によって選択された信号線１６に供給する。
【００１１】
さらに、アレイ基板１０の縁部には、駆動回路２３内の走査線駆動回路２４及び信号線選択回路２６が動作するために必要な電源やロジック信号など入力するためのＯＬＢパッド３１〜３９を含むＯＬＢパッド群３０が設けられている。詳細には、ＯＬＢパッド３１，３２は、走査線駆動回路２４の電源端子に接続され、ＯＬＢパッド３３は、走査線駆動回路２４の信号入力端子に接続されている。また、ＯＬＢパッド３４，３５は、信号線選択回路２６の電源端子に接続され、ＯＬＢパッド３６は、信号線選択回路２６の信号入力端子に接続されている。ＯＬＢパッド３７は、アレイ基板１０上に設けられてた配線２８を介して全ての補助容量線２２に接続されている。
【００１２】
次に、上記のように構成されたアレイ基板１０をＥＢ法によって検査する方法について説明する。
【００１３】
この検査に用いるＥＢテスタ１００は、図２に示すように、検査対象とするアレイ基板１０にテスト用の各種信号や電源を供給する電源／信号入出力部１０２と、電子線をアレイ基板１０へ照射する電子銃１０４と、電子線の照射により放出される二次電子を検出する検出器１０６と、を備えている。
【００１４】
電源／信号入出力部１０２は、不図示のプローブを介して、ＯＬＢパッド群３０と接続されたプロービングパッド群４０と接続されており、アレイ基板１０上にテスト用の各種信号や電圧を供給する。より詳細には、電源／信号入出力部１０２は、抵抗１１０の付加と切離しの切替が可能なリレー１１２を介してＯＬＢパッド３１と接続されたプロービングパッド４１に所定の電源電圧ＹＶＤＤを供給し、ＯＬＢパッド３２と接続されたプロービングパッド４２に所定の電源電圧ＹＶＳＳを供給し、ＯＬＢパッド３３と接続されたプロービングパッド４３にクロック信号や水平同期信号等の走査線駆動回路２４を制御する制御信号ＹＤＡＴＡを供給するようになっている。
【００１５】
また、電源／信号入出力部１０２は、抵抗１１４の付加と切離しの切替が可能なリレー１１６を介してＯＬＢパッド３４と接続されたプロービングパッド４４に所定の電源電圧ＸＶＤＤを供給し、ＯＬＢパッド３５と接続されたプロービングパッド４５に所定の電源電圧ＸＶＳＳを供給し、ＯＬＢパッド３６と接続されたプロービングパッド４６にクロック信号や映像信号等の信号線選択回路２６を制御する制御信号ＸＤＡＴＡを供給するようになっている。
【００１６】
また、電源／信号入出力部１０２は、抵抗１１８の付加と切離しの切替えが可能なリレー１２０を介してＯＬＢパッド３７と接続されたプロービングパッド４７に所定の補助容量電圧ＶＣＳを供給するようになっている。
【００１７】
さらに、電源／信号入出力部１０２は、電子銃１０４及び検出器１０６と接続されており、これらに制御信号や電源を供給する。これにより、電子銃１０４のアレイ基板１０に対する電子線の照射を制御して、電子銃１０４が、アレイ基板１０全体を走査したりアレイ基板１０上の特定個所へ電子線を照射する。また、電源／信号入出力部１０２は、検出器１０６から電位情報が入力されることで、この電位情報に基づき、アレイ基板１０内の電気不良部位の検出を行う。
【００１８】
走査線駆動回路２４の検査をする際には、まず、リレー１１２を抵抗１１０と切離し、電源／信号入出力部１０２から、ＯＬＢパッド３１，３２を介して走査線駆動回路２４に電源を供給するとともに、ＯＬＢパッド３３を介して制御信号ＹＤＡＴＡを入力することで、走査線駆動回路２４を通常の駆動状態にする。そして、この状態で、電子銃１０４からＯＬＢパッド３１に電子線を照射することにより、ＯＬＢパッド３１の電位に対応した二次電子が発生し、検出器１０６による二次電子の検出量を第１電位情報として検出する（図４参照）。また、このときに走査線駆動回路２４に流れる電流ＩＹＤ１は下記式（１）で与えられる。ここで、ＶＤＤは、信号／電源発生部１０２から走査線駆動回路２４に供給される電源の電圧値であって、ＯＬＢパッド３１及びＯＬＢパッド３２に印加される電位差（ＹＶＤＤ−ＹＶＳＳ）に相当するものであり、ＲＹＤは走査線駆動回路２４の内部抵抗値である。
【００１９】
ＩＹＤ１＝ＶＤＤ／ＲＹＤ  式（１）
次いで、リレー１１２を切替えて抵抗１１０をプロービングパッド４１と電源／信号入出力部１０２との間に介在させ、上記同様、走査線駆動回路２４に電源及び制御信号ＹＤＡＴＡを供給し、この状態で、電子銃１０４からＯＬＢパッド３１に電子線を照射し、検出器１０６による二次電子の検出量を第２電位情報として検出する（図４参照）。また、このときに走査線駆動回路２４に流れる電流ＩＹＤ２は下記式（２）で与えられる。ここで、ＲＳＴ−Ｙは抵抗１１０の抵抗値である。
【００２０】
ＩＹＤ２＝ＶＤＤ−Ｙ／（ＲＹＤ＋ＲＳＴ−Ｙ）  式（２）
次いで、図４に示すように、抵抗１１０を切離した場合と付加した場合における二次電子の検出量の差から、それぞれの場合におけるＯＬＢパッド３１の電位差ΔＶｅｂ−Ｙを検出する。この電位差ΔＶｅｂ−Ｙは抵抗１１０を付加したことによる電圧降下量に相当するため、電位差ΔＶｅｂ−Ｙ、電流ＩＹＤ２及び抵抗値ＲＳＴ−Ｙとの間には下記式（３）の関係が成立する。
【００２１】
ＩＹＤ２＝ΔＶｅｂ−Ｙ／ＲＳＴ−Ｙ  式（３）
式（１）に式（２），（３）を代入することで下記式（４）が得られ、この式（４）に基づき電位差ΔＶｅｂ−Ｙから走査線駆動回路２４の駆動時に流れる電流値ＩＹＤ１を検出することができ、これにより、走査線駆動回路２４の消費電流が所定の範囲内であるか否かの検査を行うことができる。
【００２２】
ＩＹＤ１＝（ΔＶｅｂ−Ｙ×ＶＤＤ−Ｙ）／［ＲＳＴ−Ｙ×（ＶＤＤ−Ｙ−ΔＶｅｂ−Ｙ）］  式（４）
また、信号線選択回路２６の検査は、上記した走査線選択回路２４の場合と同様の方法により検査することができる。すなわち、信号線選択回路２６に電源及び制御信号ＸＤＡＴＡを入力した駆動状態において、リレー１１６を切り替えて、抵抗１１４を切離した場合と付加した場合のそれぞれの場合で、ＯＬＢパッド３４に電子線を照射し、これにより発生する二次電子の検出量の差からＯＬＢパッド３４の電位差ΔＶｅｂ−Ｘを検出する。検出された電位差ΔＶｅｂ−Ｘを下記式（５）に代入することで、信号線選択回路２６の駆動時に流れる電流値ＩＸＤ１を検出することができ、これにより、信号線選択回路２６の消費電流が所定の範囲内であるか否か検査を行うことができる。なお、下記式（５）において、ＶＤＤ−Ｘは、信号／電源発生部１０２から走査線駆動回路２４に供給される電源の電圧値であって、ＯＬＢパッド３４及びＯＬＢパッド３５に印加される電位差（ＸＶＤＤ−ＸＶＳＳ）に相当するものであり、ＲＸＤは信号線選択回路２６の内部抵抗値、ＲＳＴ−Ｘは抵抗１１４の抵抗値である。
【００２３】
ＩＸＤ１＝［ΔＶｅｂ−Ｘ×ＶＤＤ−Ｘ］／［Ｒｓｔ−Ｘ×（ＶＤＤ−Ｘ−ΔＶｅｂ−Ｘ）］  式（５）
さらにまた、補助容量２０の欠陥および補助容量線２２の短絡の検査も、上記した走査線選択回路２４の場合と同様の方法により検査することができ、補助容量２０に補助容量電圧ＶＣＳを入力した状態において、リレー１１８を切り替え、抵抗１２０を切離した場合と付加した場合のそれぞれの場合で、ＯＬＢパッド３７に電子線を照射し、これにより発生する二次電子の検出量の差からＯＬＢパッド３７の電位差ΔＶｅｂ−ＣＳを検出する。補助容量２０の欠陥や補助容量線２２の短絡のない正常状態であれば、信号／電源発生部１０２から補助容量２０の間には電流が流れないため、電位差ΔＶｅｂ−ＣＳが生じることはなく、一方、補助容量２０の欠陥や補助容量線２２の短絡があれば、リーク電流が発生するため、電位差ΔＶｅｂ−ＣＳが生じることとなる。
【００２４】
次に、画素部１９を検査するには、信号／電源発生部１０２よりプローブ１０８、プロービングパッド群４０及びＯＬＢパッド群３０を介して、走査線駆動回路２４及び信号線選択回路２６に電源及び画素部１９を検査するための制御信号を入力するとともに、補助容量線２０に所定の補助容量電圧ＶＣＳを入力する。これにより、画素部１９の各画素電極１８は所定電圧が順次印加されるように走査され、これと同期して電子銃１０４から電子線を各画素電極１８に照射し、放出される二次電子を検出器１０６で検出することで、各画素電極１８の電圧値を検出することができ、画素部１９中に欠陥があるか否か検査を行うことができる。
【００２５】
以上のように、本実施形態におけるアレイ基板の検査方法では、ＥＢテスタ１００によって画素部及び駆動回路の検査を行うことができるため、電気的テスタが不要になり検査に要するコストを削減することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態において検査対象とするアレイ基板を示す概略図である。
【図２】アレイ基板の駆動回路の検査方法を示す概略図である。
【図３】駆動回路の検査時における二次電子の検出量を示す図である。
【符号の説明】
【００２７】
１０…アレイ基板
１２…走査線
１４…信号線
１６…画素ＴＦＴ
１８…画素電極
１９…画素部
２３…駆動回路
２４…走査線駆動回路
２６…信号線選択回路
１００…ＥＢテスタ
１０２…電源／信号入出力部
１０４…電子銃
１０６…検出器
１１０、１１４…抵抗
１１２、１１６…リレー
【図１】
2007114124.tif 000003
【図２】
2007114124.tif 000004
【図３】
2007114124.tif 000005