(57)【要約】【課題】本発明は、印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置を提供する。【解決手段】本発明の印刷回路基板アセンブリーは、複数の電子素子の間の電気的な接続を提供することに用いられる。第一コンダクターパターンを有する第一印刷回路基板と、第二コンダクターパターンを有する第二印刷回路基板とを含む。該第一印刷回路基板は、第二印刷回路基板の上方に水平に配置され、その面積が第二印刷回路基板の面積より小さく、且つ、該第一印刷回路基板の第一コンダクターパターンと第二印刷回路基板の第二コンダクターパターンが電気的に接続する。この印刷回路基板アセンブリーは、従来の多層配線基板に取って代わってもよく、コストが低減する。該印刷回路基板アセンブリーを使用する電子装置は、コストも低減する。【選択図】図１
2007073956.tif 000002
【特許請求の範囲】
【請求項１】
第一コンダクターパターンを有する第一印刷回路基板と、第二コンダクターパターンを有する第二印刷回路基板とを含む印刷回路基板アセンブリーにおいて、該第一印刷回路基板は、該第二印刷回路基板の上方に水平に配置され、その面積が該第二印刷回路基板の面積より小さく、且つ、該第一印刷回路基板の第一コンダクターパターンと該第二印刷回路基板の第二コンダクターパターンが電気的に接続することを特徴とする印刷回路基板アセンブリー。
【請求項２】
前記第一コンダクターパターンは、前記第一印刷回路基板の表面に配置され、前記第二コンダクターパターンは、前記第二印刷回路基板の表面に配置されることを特徴とする請求項１記載の印刷回路基板アセンブリー。
【請求項３】
前記第二印刷回路基板は、単面配線基板であることを特徴とする請求項１記載の印刷回路基板アセンブリー。
【請求項４】
前記第二印刷回路基板は、二層配線基板であることを特徴とする請求項１記載の印刷回路基板アセンブリー。
【請求項５】
前記二層配線基板は、ビアを有する二層配線基板またはビアを有しない二層配線基板であることを特徴とする請求項4記載の印刷回路基板アセンブリー。
【請求項６】
前記印刷回路基板アセンブリーは、リード線を含み、該リード線が前記第一印刷回路基板の第一コンダクターパターンと前記第二印刷回路基板の第二コンダクターパターンを接続することを特徴とする請求項1記載の印刷回路基板アセンブリー。
【請求項７】
前記印刷回路基板アセンブリーは、半田材料を含み、該半田材料が前記第一印刷回路基板の第一コンダクターパターンと前記第二印刷回路基板の第二コンダクターパターンを接続することを特徴とする請求項1記載の印刷回路基板アセンブリー。
【請求項８】
前記第一印刷回路基板は、第一コンダクターパターンと電気的に接続する第一コネクターを有し、前記第二印刷回路基板は、第二コンダクターパターンと電気的に接続する第二コネクターを有し、且つ、該第二コネクターと前記第一印刷回路基板の第一コネクターが電気的に接続することを特徴とする請求項1記載の印刷回路基板アセンブリー。
【請求項９】
前記第一印刷回路基板の第一コネクターと前記第二印刷回路基板の第二コネクターが電気的に接続する方向は、該第一印刷回路基板の表面に平行することを特徴とする請求項８記載の印刷回路基板アセンブリー。
【請求項１０】
前記第二印刷回路基板は、第一印刷回路基板が第二印刷回路基板に正投影する位置に配置される電磁シールド体を含むことを特徴とする請求項1記載の印刷回路基板アセンブリー。
【請求項１１】
第一ピン及び第二ピンを有する電子素子と、電子素子の第一ピンと電気的に接続する第一コンダクターパターンを有する第一印刷回路基板と、電子素子の第二ピンと電気的に接続する第二コンダクターパターンを有する第二印刷回路基板とを含む電子装置において、該第一印刷回路基板が第二印刷回路基板の上方に水平に配置され、その面積が第二印刷回路基板の面積より小さく、且つ、該第一印刷回路基板の第一コンダクターパターンと第二印刷回路基板の第二コンダクターパターンが電気的に接続することを特徴とする電子装置。
【請求項１２】
前記第一コンダクターパターンは、前記第一印刷回路基板の表面に配置され、前記第二コンダクターパターンは、前記第二印刷回路基板の表面に配置されることを特徴とする請求項１１記載の電子装置。
【請求項１３】
前記第一ピンは、前記第一印刷回路基板に配置される第一接触部を含み、前記第二ピンは、前記第二印刷回路基板に配置される第二接触部を含むことを特徴とする請求項１１記載の電子装置。
【請求項１４】
前記第一接触部と前記第二接触部は、異なる水平面に配置されることを特徴とする請求項１３記載の電子装置。
【請求項１５】
前記電子素子は、本体を含み、前記第一ピンが該電子素子の本体と電気的に接続する第一引き出し部を含み、前記第二ピンは、該電子素子の本体と電気的に接続する第二引き出し部を含むことを特徴とする請求項１３記載の電子装置。
【請求項１６】
前記第一引き出し部と前記第二引き出し部は、同じ水平面に配置されることを特徴とする請求項１５記載の電子装置。
【請求項１７】
前記第一引き出し部と前記第二引き出し部は、異なる水平面に配置されることを特徴とする請求項１５記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ  ＰＣＢ）に関して、特に複数の印刷回路基板を整合する印刷回路基板アセンブリーに関するものである。
【背景技術】
【０００２】
印刷回路基板は、電子製品の電子素子の支持素子であり、各種電子素子の間の電気的な接続を提供するために用いられる。電子技術の発展につれて、電子製品における電子素子の数量が多くなり、印刷回路基板の回路と素子もより密に配列されることになった。回路配線のニーズに適するために、印刷回路基板は、主に、単面配線基板（Ｓｉｎｇｌｅ−Ｓｉｄｅｄ  Ｂｏａｒｄ）と、二層配線基板（Ｄｏｕｂｌｅ−Ｓｉｄｅｄ  Ｂｏａｒｄ）と、多層配線基板（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｂｏａｒｄ）に分けられる。単面配線基板は、回路の設計に、より多くの制限がある。例えば、片面だけにしか配線できないから、配線が交差できなく独立の回路を形成しなければならなく、配線が簡単な回路だけに適する。二層配線基板は、両面に配線できるから、配線の面積が前記単面配線基板の配線の面積の二倍であり、配線が交差でき、単面配線基板より配線が複雑な回路に適する。多層配線基板は、複数の単面配線基板または二層配線基板から合成するものであり、配線が複雑な回路に用いられ、所定の回路性能を達する。例えば、コンピューターのメインボードは、一般的に四層乃至八層の配線基板である。
【０００３】
印刷回路基板を選ぶ時には、配線の複雑度の他に各種印刷回路基板のコストを考えなければならない。印刷回路基板の層数が多ければ多いほどコストが高い。即ち、普通の単面配線基板及びビアは有しない二層配線基板は、ビアを有する二層配線基板及び多層配線基板より、コストが低いという優れた点がある。現在、使用されている印刷回路基板は、一般的に単一の構成を採用する。即ち、コストを低減するためには、単面配線基板またはビアは有しない二層配線基板を使用するが、回路の性能を保持するためには、ビアを有する二層配線基板または多層配線基板を使用する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、単一の構成の印刷回路基板は、回路の性能とコストとの両方面の要求を同時に満足しにくいという課題がある。
【０００５】
印刷回路基板が電子装置に使用されるなら、印刷回路基板の性能とコストは、電子装置の性能とコストに影響を与える。従って、単一の構成の印刷回路基板を使う電子装置は、回路の性能を保持したままで、コストを低減できない。
【０００６】
従って、本発明は、回路の性能及びコストを同時に考慮した印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の印刷回路基板アセンブリーは、複数の電子素子の間の電気的な接続を提供することに用いられる。第一コンダクターパターンを有する第一印刷回路基板と、第二コンダクターパターンを有する第二印刷回路基板とを含む。該第一印刷回路基板は、第二印刷回路基板の上方に水平に配置され、その面積が第二印刷回路基板の面積より小さく、且つ、該第一印刷回路基板の第一コンダクターパターンと第二印刷回路基板の第二コンダクターパターンが電気的に接続する。
【０００８】
本発明の電子装置は、第一ピン及び第二ピンを有する電子素子と、電子素子の第一ピンと電気的に接続する第一コンダクターパターンを有する第一印刷回路基板と、電子素子の第二ピンと電気的に接続する第二コンダクターパターンを有する第二印刷回路基板とを含む。該第一印刷回路基板が第二印刷回路基板の上方に水平に配置され、その面積が第二印刷回路基板の面積より小さく、且つ、該第一印刷回路基板の第一コンダクターパターンと第二印刷回路基板の第二コンダクターパターンが電気的に接続する。
【発明の効果】
【０００９】
従来技術と比べて、本発明に係る印刷回路基板アセンブリーは、従来の多層配線基板に取って代わってもよく、回路の性能に影響を与えないで、コストが低減される。該印刷回路基板アセンブリーを使用する電子装置も、コストが低減される。
【発明を実施するための最良の形態】
【００１０】
次に、本発明の印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置を詳しく説明する。
【００１１】
図１は、本発明の印刷回路基板アセンブリーの第一実施形態の概略図である。該印刷回路基板アセンブリーは、第一印刷回路基板１００と、第二印刷回路基板２００とを含む。該第一印刷回路基板１００は、第二印刷回路基板２００の上方に水平に配置される。本実施形態において、第一印刷回路基板１００は、二層配線基板であり、第二印刷回路基板２００は、単面配線基板である。且つ、第一印刷回路基板１００は、第二印刷回路基板２００より面積が小さい。第一印刷回路基板１００の上、下表面には、他の電子素子と電気的に接続するための第一コンダクターパターン１０２が配置される。本実施例において、第一コンダクターパターン１０２は、第一印刷回路基板１００の表面をエッチングして形成する銅箔である。第一印刷回路基板１００の第一コンダクターパターン１０２を設ける位置には、上表面の第一コンダクターパターン１０２と、下表面の第一コンダクターパターン１０２との間の電気的な接続を提供する複数のビア（図に示せず）が設けられる。該ビアの内壁に金属層を電気鍍金し、上、下表面の第一コンダクターパターン１０２と他の各層のコンダクターパターンを電気的に接続させる。第二印刷回路基板２００の上、下表面には、他の電子素子と電気的に接続するための第二コンダクターパターン１０８を配置される。第一印刷回路基板１００の第一コンダクターパターン１０２と第二印刷回路基板２００の第二コンダクターパターン１０８との間には、半田材料１０６ａを半田付けし、電気的な接続を実現するために、本実施形態において、第一印刷回路基板１００の側壁に金属層１０４を付け、第一印刷回路基板１００の上、下表面の第一コンダクターパターン１０２と他の各層のコンダクターパターン（図に示せず）を電気的に接続させ、且つ、半田材料１０６ａで半田付け接続される接続部を提供する。本実施形態において、金属層１０４は、次の方式によって、実現する。第一印刷回路基板１００上、下表面の第一コンダクターパターン１０２の間の側壁に電気鍍金または沈積する方法で金属層１０４を形成し、或いは、第一印刷回路基板１００のビアの内壁の金属層を金属層１０４とする。
【００１２】
本実施形態の印刷回路基板アセンブリーを採用して、部分的に複雑な回路または高圧回路が高コストの多層配線基板、即ち面積が小さい第一印刷回路基板１００に配線され、他の回路が低コストの単面配線基板である第二印刷回路基板２００に配線される。回路を配線する時には、低コストの第二印刷回路基板２００を主体にし、部分的に複雑な回路または高圧回路だけを高コスト第一印刷回路基板１００に配線する。従って、この印刷回路基板アセンブリーは、複雑な回路配線に適する多層配線基板に取って代わることができるだけではなく、回路の性能に影響を与えないで、大いに製造コストを低減できる。
【００１３】
図２は、本発明の印刷回路基板アセンブリーの第二実施形態の概略図である。本実施形態の第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８との電気的な接続する方式は、図１に示すような第一実施形態と同じである。本実施形態と前記第一実施形態との相違点は、第一印刷回路基板１００が第二印刷回路基板２００に正投影する位置に第一印刷回路基板１００を電磁シールドする電磁シールド体３００を形成している点である。本実施形態において、電磁シールド体３００は、銅箔からなっている。
【００１４】
本発明の実施形態において、第二印刷回路基板２００を主体にし、第二印刷回路基板２００に第一印刷回路基板１００を電気的に接続させる。第二印刷回路基板２００は、機械強度の要求を満足するために、厚い板材を採用する必要がある。第一印刷回路基板１００は、第二印刷回路基板２００の上方に配置される。機械強度の要求を考える必要はないので、薄い板材を採用し、高容量または低容量のコンデンサを形成しやすい。印刷回路基板の埋め込みコンデンサの形成原理によって、本発明の印刷回路基板アセンブリーに回路に用いられる高容量コンデンサまたは低容量コンデンサが形成される。
【００１５】
図３は、本発明の印刷回路基板アセンブリーの第三実施形態の概略図である。第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８とは、第一印刷回路基板１００の下表面に配置される第一コンダクターパターン１０２と、第二印刷回路基板２００の上表面に配置される第二コンダクターパターン１０８との間に半田材料１０６ｂを半田付けすることによって、電気的な接続を実現する。半田材料１０６ｂは、第一印刷回路基板１００の下方の真中に配置され、第一印刷回路基板１００の下方の一端に配置されてもよい。
【００１６】
図４は、本発明の印刷回路基板アセンブリーの第四実施形態の概略図である。第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８とは、リード線を半田付けすることによって、電気的な接続を実現する。即ち、第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８との間にリード線１１０ａを半田付けし、第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８との電気的な接続を実現する。
【００１７】
図５は、本発明の印刷回路基板アセンブリーの第五実施形態の概略図である。本実施形態において、第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８とは、一部分に半田材料１０６ｃを半田付けし、他の一部分にリード線１１０ｂを半田付けすることによって、電気的な接続を実現する。
【００１８】
図６は、本発明の印刷回路基板アセンブリーの第六実施形態の概略図である。第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８とは、コネクターによって、電気的な接続を実現する。本実施形態において、第一印刷回路基板１００は、第一コンダクターパターン１０２と電気的に接続する第一コネクター１１６を有し、第二印刷回路基板２００は、第二コンダクターパターン１０８と電気的に接続する第二コネクター１１８を有する。該第一コネクター１１６は、雄コネクターであり、該第二コネクター１１８は、雌コネクターである。本発明の他の実施形態において、第一コネクター１１６と第二コネクター１１８は、交換してもよい。即ち、第一コネクター１１６が雌コネクターであり、第二コネクター１１８が雄コネクターである。第一コネクター１１６と第二コネクター１１８との接続する方向は、第一印刷回路基板１００の表面に平行する。第一コネクター１１６を、第一印刷回路基板１００の表面に平行な方向に沿って第二コネクター１１８に挿入し、第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８との電気的な接続を実現する。
【００１９】
本発明の他の実施形態において、第一印刷回路基板１００は、ビアは有しない二層配線基板またはビアを有する二層配線基板に限りなく、多層配線基板を選んでもよい。第二印刷回路基板２００は、単面配線基板に限りなく、ビアは有しない二層配線基板またはビアを有する二層配線基板を選んでもよい。第一印刷回路基板１００の第一コンダクターパターン１０２と、第二印刷回路基板２００の第二コンダクターパターン１０８とは、前記実施形態の方式の他に前記各種実施形態の組み合わせを使ってもよく、電気的な接続を実現する。
【００２０】
また、本発明は、印刷回路基板アセンブリーを使う電子装置を提供する。印刷回路基板アセンブリーのコストが低いから、該電子装置のコストも低い。
【００２１】
図７は、本発明の電子装置の概略図である。電子装置１０は、第一印刷回路基板１００と、第二印刷回路基板２００と、電子素子４０とを含む。第一印刷回路基板１００が第二印刷回路基板２００の上方に水平に配置され、第一印刷回路基板１００の上、下表面に第一コンダクターパターン１０２を配置し、各種電子素子の間の電気的な接続を提供するために用いられる。第二印刷回路基板２００の上表面に第二コンダクターパターン１０８を配置し、電子素子の間の電気的な接続を提供するために用いられる。第一印刷回路基板１００と、第二印刷回路基板２００とは、半田材料１０６ａによって、電気的な接続を実現する。第一印刷回路基板１００は、第二印刷回路基板２００より面積が小さい。第一印刷回路基板１００と、第二印刷回路基板２００とは、あらゆる前記実施形態の電気的な接続の方式を採用してもよく、電気的な接続が実現される。
【００２２】
本実施形態において、例えば、変圧器とインダクタンスなどの電子素子４０は、本体４００と、第一ピン４０１と、第二ピン４０２とを含む。第一ピン４０１が第一引き出し部Ａ１と第一接触部Ｂ１を含み、第二ピン４０２が第二引き出し部Ａ２と第二接触部Ｂ２を含む。第一引き出し部Ａ１と第二引き出し部Ａ２は、電子素子４０の本体４００と電気的に接続する。第一接触部Ｂ１が第一印刷回路基板１００の上表面に配置され、第一コンダクターパターン１０２と電気的に接続し、第二接触部Ｂ２が第二印刷回路基板２００の上表面に配置され、第二コンダクターパターン１０８と電気的に接続する。第一引き出し部Ａ１と第二引き出し部Ａ２は、同じな水平面に配置され、異なる位置に配置される第一印刷回路基板１００と、第二印刷回路基板２００との電気的な接続を実現するために、第一接触部Ｂ１と第二接触部Ｂ２を異なる水平面に配置される。
【００２３】
図８は、本発明の電子装置の他の概略図である。該電子装置２０の第一引き出し部Ａ１と第二引き出し部Ａ２は、異なる水平面に配置される。
【図面の簡単な説明】
【００２４】
【図１】本発明の印刷回路基板アセンブリーの第一実施形態の概略図である。
【図２】本発明の印刷回路基板アセンブリーの第二実施形態の概略図である。
【図３】本発明の印刷回路基板アセンブリーの第三実施形態の概略図である。
【図４】本発明の印刷回路基板アセンブリーの第四実施形態の概略図である。
【図５】本発明の印刷回路基板アセンブリーの第五実施形態の概略図である。
【図６】本発明の印刷回路基板アセンブリーの第六実施形態の概略図である。
【図７】本発明の電子装置の概略図である。
【図８】本発明の電子装置の他の概略図である。
【符号の説明】
【００２５】
１００  第一印刷回路基板
１０２  第一コンダクターパターン
１０４  金属層
１０６ａ、１０６ｂ、１０６ｃ  半田材料
１０８  第二コンダクターパターン
１１０ａ、１１０ｂ  リード線
１１６  第一コネクター
１１８  第二コネクター
２００  第二印刷回路基板
３００  電磁シールド体
１０、２０  電子装置
４０  電子素子
４００  本体
４０１  第一ピン
４０２  第二ピン
Ａ１  第一引き出し部
Ａ２  第一引き出し部
Ｂ１  第一接触部
Ｂ２  第二接触部
【図１】
2007073956.tif 000003
【図２】
2007073956.tif 000004
【図３】
2007073956.tif 000005
【図４】
2007073956.tif 000006
【図５】
2007073956.tif 000007
【図６】
2007073956.tif 000008
【図７】
2007073956.tif 000009
【図８】
2007073956.tif 000010