(57)【要約】【課題】同一装置に２台実装した場合において識別コードが不一致の場合に、それが１点故障による場合には、故障ビットおよび故障機能ユニットを容易に判定できるようにした機能ユニットを提供する。【解決手段】識別コードＤ１Ｄ２として、第１機種には“００”、第２機種には“１１”を持たせる。識別コード比較部２３では、自他ユニットのＤ１の比較と、自他ユニットのＤ２の比較と、自ユニットのＤ１と他ユニットのＤ２の比較と、自ユニットのＤ２と他ユニットのＤ１の比較を行う。判定部２４では、ＥＯＲ回路２９〜３２の出力をＯＲ処理して一致信号ＶＡＬを得ると共に、ＥＯＲ回路２９、３１の出力のＡＮＤ処理と、ＥＯＲ回路３０、３２の出力のＡＮＤ処理と、ＥＯＲ回路２９、３２の出力のＡＮＤ処理と、ＥＯＲ回路３０、３１の出力のＡＮＤ処理を行い、ビット故障信号ＳＥ１〜ＳＥ４を得る。【選択図】          図１
2007066230.tif 000002
【特許請求の範囲】
【請求項１】
自己の識別コードと他の機能ユニットの識別コードを比較する比較部と、
前記比較部が出力する比較結果から、前記自己の識別コードと前記他の機能ユニットの識別コードが一致するか否かを判定すると共に、前記自己の識別コードと前記他の機能ユニットの識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する判定部を備える
ことを特徴とする機能ユニット。
【請求項２】
前記識別コードは、コード長をｎ×２（但し、ｎは１以上の整数）ビット、コード形式をｎビットデータの２回連続繰り返しとするものである
ことを特徴とする請求項１記載の機能ユニット。
【請求項３】
前記比較部は、
前記自己の識別コードのｉビット目（但し、ｉ＝１、２、…、２ｎ）の値と前記他の機能ユニットの識別コードのｉビット目の値を比較する第ｉの比較回路と、
前記自己の識別コードのｊビット目（但し、ｊ＝１、２、…、ｎ）の値と前記他の機能ユニットの識別コードのｎ＋ｊビット目の値を比較する第２ｎ＋ｊの比較回路と、
前記自己の識別コードのｎ＋ｊビット目の値と前記他の機能ユニットの識別コードのｊビット目の値を比較する第３ｎ＋ｊの比較回路を備える
ことを特徴とする請求項２記載の機能ユニット。
【請求項４】
前記判定部は、
第１〜第４ｎの比較回路の出力を入力して、前記自己の識別コードと前記他の機能ユニットの識別コードが一致するか否かを判定してなる一致信号を生成して出力する第１の判定回路と、
前記自己の識別コードと前記他の機能ユニットの識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定してなるビット故障信号を生成して出力する第２の判定回路を備える
ことを特徴とする請求項３記載の機能ユニット。
【請求項５】
前記識別コードは、コード長をｎ×２（但し、ｎは２以上の整数）ビット、コード形式をｎビットデータの２回連続繰り返しとするものであり、
前記判定部は、前記他の機能ユニットが異機種であるか否かも判定する
ことを特徴とする請求項１記載の機能ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一のコンピュータに複数台実装され、冗長化された１台として管理されるハードディスク装置のように、同一装置に複数台実装され、冗長化された１台として管理される機能ユニットに関する。
【背景技術】
【０００２】
冗長化された１台の機能ユニットとして管理される複数台の機能ユニットが実装される所定装置の異機種を開発する場合、所定装置の市場への早期投入・低価格化の要請により、所定装置を最初からまるごと開発するのではなく、従来の開発資源を活用し、機能変更に必要な機能ユニットのみを開発して機能ユニットを交換することで、所定装置の開発の短手番化および低価格化を図ることが行われている。
【０００３】
この場合、同一装置に異種機能を持つ複数台の機能ユニットが実装されると、誤動作を招き、最悪の場合には、装置破壊につながるため、機能ユニットの誤実装の判定は重要である。そこで、従来、機能ユニットに機種固有の識別コードを持たせ、同一装置に複数台実装された機能ユニットが同一機種のものであるか異機種のものであるかを判定できるようにすることが行われている。
【０００４】
図２１は従来の機能ユニットの一例の一部分を示す回路図である。この機能ユニットは、同一装置に２台実装され、冗長化された１台として管理されるものである。この機能ユニットには第１機種〜第４機種があり、機種ごとに固有の識別コードＤ１Ｄ２を持っている。そして、各機種は、機能ユニットとしての本来的機能を達成するために必要な構成要素のほかに、識別コード出力部１、識別コード出力端子２、３、識別コード入力端子４、５、識別コード比較部６および判定部７などを有している。
【０００５】
識別コード出力部１は、機種固有の識別コードＤ１Ｄ２を出力するものであり、Ｄ１出力部８とＤ２出力部９を備えている。Ｄ１出力部８は、ノード１０に１ビット目の識別コードＤ１を出力するものである。Ｄ２出力部９は、ノード１１に２ビット目の識別コードＤ２を出力するものである。識別コードＤ１Ｄ２は、第１機種の場合には“００”、第２機種の場合には“０１”、第３機種の場合には“１０”、第４機種の場合には“１１”とされる。
【０００６】
識別コード出力端子２は、Ｄ１出力部８が出力する１ビット目の識別コードＤ１を同一装置に実装された他の機能ユニットに与えるためのものである。識別コード出力端子３は、Ｄ２出力部９が出力する２ビット目の識別コードＤ２を同一装置に実装された他の機能ユニットに与えるためのものである。
【０００７】
識別コード入力端子４は、同一装置に実装された他の機能ユニットが出力する１ビット目の識別コードＤ１を入力するためのものである。識別コード入力端子５は、同一装置に実装された他の機能ユニットが出力する２ビット目の識別コードＤ２を入力するためのものである。
【０００８】
識別コード比較部６は、識別コード出力部１が出力する識別コードＤ１Ｄ２と、同一装置に実装された他の機能ユニットが出力する識別コードＤ１Ｄ２を比較するものであり、ＥＯＲ（排他的論理和）回路１２、１３を備えている。
【０００９】
ＥＯＲ回路１２は、Ｄ１出力部８が出力する識別コードＤ１と、識別コード入力端子４から入力した他の機能ユニットが出力する識別コードＤ１をＥＯＲ処理するものである。ＥＯＲ回路１３は、Ｄ２出力部９が出力する識別コードＤ２と、識別コード入力端子５から入力した他の機能ユニットが出力する識別コードＤ２をＥＯＲ処理するものである。
【００１０】
判定部７は、識別コード比較部６が出力する比較結果から、識別コード出力部１が出力する識別コードＤ１Ｄ２と、識別コード入力端子４、５から入力した他の機能ユニットが出力する識別コードＤ１Ｄ２が一致するか否かを判定するものであり、ＯＲ（論理和）回路１４を備えている。
【００１１】
ＯＲ回路１４は、ＥＯＲ回路１２、１３の出力をＯＲ処理し、識別コード出力部１が出力する識別コードＤ１Ｄ２と、識別コード入力端子４、５から入力した他の機能ユニットが出力する識別コードＤ１Ｄ２が一致するか否かを示す一致信号ＶＡＬを出力するものである。
【００１２】
図２２は所定装置に図２１に示す従来の機能ユニットを２台実装した場合の一部分を示す回路図である。図２２中、１５、１６は図２１に示す従来の機能ユニット、１７は所定装置のバックパネルである。本例では、機能ユニット１５、１６は、バックパネル１７に装着されており、機能ユニット１５、１６間では、識別コード出力端子２と識別コード入力端子４が接続され、識別コード出力端子３と識別コード入力端子５が接続される。
【００１３】
この場合、機能ユニット１５では、識別コード出力部１が出力する識別コードＤ１Ｄ２と識別コード入力端子４、５から入力した機能ユニット１６が出力する識別コードＤ１Ｄ２が一致する場合には、ＥＯＲ回路１２、１３の出力論理値＝０となるので、一致信号ＶＡＬの論理値＝０となる。機能ユニット１６においても同様である。
【００１４】
これに対して、識別コード出力部１が出力する識別コードＤ１Ｄ２と識別コード入力端子４、５から入力した機能ユニット１５が出力する識別コードＤ１Ｄ２が一致しない場合には、ＥＯＲ回路１２、１３のいずれか又は両方の出力論理値＝１となるので、一致信号ＶＡＬの論理値＝１となる。機能ユニット１６においても同様である。
【００１５】
このように、図２１に示す従来の機能ユニットにおいては、識別コード出力部１、識別コード出力端子２、３、識別コード入力端子４、５、識別コード比較部６および判定部７を設けることにより、同一装置に２台実装された場合、それらが同一機種のものであるか、異機種のものであるかを判定できるようにしている。
【特許文献１】特開平０６−２３０９９０号公報
【特許文献２】特開２０００−３４７７７６号公報
【特許文献３】特開平０６−３４２３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ここで、図２１に示す従来の機能ユニットのように、自他識別コードＤ１Ｄ２を比較できるようにする場合においても、設計または製造時の接続ミスや、ゴミなどによる配線のショートや、コンデンサ・抵抗などの過電圧による故障などにより、識別コードＤ１Ｄ２の１ビットが期待値と異なるものになってしまう故障、いわゆる１点故障が発生する場合が想定される。
【００１７】
しかしながら、図２１に示す従来の機能ユニットでは、同一装置に２台実装された場合、それらが同一機種のものであるか、異機種のものであるかを判定することはできるが、１点故障が発生している場合、故障ビットおよび故障機能ユニットを特定することができないため、機能ユニットの交換を容易に行うことができず、保守および修理の面で問題があった。
【００１８】
本発明は、かかる点に鑑み、同一装置に２台実装した場合において識別コードが不一致の場合に、それが１点故障による場合には、故障ビットおよび故障機能ユニットを容易に判定することができるようにした機能ユニットを提供することを第１の目的とし、更には異機種混在状態であるか否かも容易に判定することができるようにした機能ユニットを提供することを第２の目的とする。
【課題を解決するための手段】
【００１９】
本発明中、第１の発明の機能ユニットは、自己の識別コードと他の機能ユニットの識別コードを比較する比較部と、前記比較部が出力する比較結果から、前記自己の識別コードと前記他の機能ユニットの識別コードが一致するか否かを判定すると共に、前記自己の識別コードと前記他の機能ユニットの識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する判定部を備えるものである。
【００２０】
本発明中、第２の発明の機能ユニットは、第１の発明の機能ユニットにおいて、前記識別コードは、コード長をｎ×２（但し、ｎは２以上の整数）ビット、コード形式をｎビットデータの２回連続繰り返しとするものであり、前記判定部は、前記他の機能ユニットが異機種であるか否かも判定するものである。
【発明の効果】
【００２１】
本発明中、第１の発明によれば、比較部および判定部により、自己の識別コードと他の機能ユニットの識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定することができる。したがって、１点故障の場合、故障ビットおよび故障機能ユニットを容易に判定することができる。
【００２２】
本発明中、第２の発明によれば、比較部および判定部により、他の機能ユニットが異機種であるか否かも判定することができる。したがって、異機種混在状態であるか否かも容易に判定することができる。
【発明を実施するための最良の形態】
【００２３】
（第１実施形態）
図１は本発明の第１実施形態の一部分を示す回路図である。本発明の第１実施形態は、同一装置に２台実装され、冗長化された１台として管理されるものである。本発明の第１実施形態には第１機種および第２機種があり、各機種は、コード長を２ビット、コード形式を１ビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２を持っており、第１機種の識別コードＤ１Ｄ２は“００”、第２機種の識別コードＤ１Ｄ２は“１１”である。
【００２４】
本発明の第１実施形態は、機能ユニットとしての本来的機能を達成するために必要な構成要素のほかに、識別コード出力部１８、識別コード出力端子１９、２０、識別コード入力端子２１、２２、識別コード比較部２３および判定部２４などを有しており、自機能ユニット（以下、自ユニットという場合もある。）の識別コードＤ１Ｄ２と、同一装置に実装された他の機能ユニット（以下、他ユニットという場合もある。）の識別コードＤ１Ｄ２とが一致するか否かを判定する機能と、自ユニットの識別コードＤ１Ｄ２と他ユニットの識別コードＤ１Ｄ２が不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する機能を有している。
【００２５】
識別コード出力部１８は、自ユニットの識別コードＤ１Ｄ２を出力するものであり、Ｄ１出力部２５とＤ２出力部２６を有している。Ｄ１出力部２５は、ノード２７に１ビット目の識別コードＤ１を出力するものであり、Ｄ２出力部２６は、ノード２８に２ビット目の識別コードＤ２を出力するものである。
【００２６】
識別コード出力端子１９は、Ｄ１出力部２５が出力する１ビット目の識別コードＤ１を他ユニットに与えるためのものであり、識別コード出力端子２０は、Ｄ２出力部２６が出力する２ビット目の識別コードＤ２を他ユニットに与えるためのものである。識別コード入力端子２１は、他ユニットが出力する１ビット目の識別コードＤ１を入力するためのものであり、識別コード入力端子２２は、他ユニットが出力する２ビット目の識別コードＤ２を入力するためのものである。
【００２７】
識別コード比較部２３は、識別コード出力部１８が出力する自ユニットの識別コードＤ１Ｄ２と、他ユニットが出力する識別コードＤ１Ｄ２を比較するものであり、ＥＯＲ回路２９〜３２を有している。
【００２８】
ＥＯＲ回路２９は、Ｄ１出力部２５が出力する自ユニットの１ビット目の識別コードＤ１と、識別コード入力端子２１から入力した他ユニットの１ビット目の識別コードＤ１をＥＯＲ処理するものである。ＥＯＲ回路３０は、Ｄ２出力部２６が出力する自ユニットの２ビット目の識別コードＤ２と、識別コード入力端子２２から入力した他ユニットの２ビット目の識別コードＤ２をＥＯＲ処理するものである。
【００２９】
ＥＯＲ回路３１は、Ｄ１出力部２５が出力する自ユニットの１ビット目の識別コードＤ１と、識別コード入力端子２２から入力した他ユニットの２ビット目の識別コードＤ２をＥＯＲ処理するものである。ＥＯＲ回路３２は、Ｄ２出力部２６が出力する自ユニットの２ビット目の識別コードＤ２と、識別コード入力端子２１から入力した他ユニットの１ビット目の識別コードＤ１をＥＯＲ処理するものである。
【００３０】
判定部２４は、識別コード比較部２３が出力する比較結果から、識別コード出力部１８が出力する自ユニットの識別コードＤ１Ｄ２と、識別コード入力端子２１、２２から入力した他ユニットの識別コードＤ１Ｄ２が一致するか否かを判定する第１の機能を有しており、この第１の機能を達成する第１の判定回路を構成するものとしてＯＲ回路３３を有している。
【００３１】
また、この判定部２４は、識別コード出力部１８が出力する自ユニットの識別コードＤ１Ｄ２と、識別コード入力端子２１、２２から入力した他ユニットの識別コードＤ１Ｄ２が不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する第２の機能を有しており、この第２の機能を達成する第２の判定回路を構成するものとしてＡＮＤ（論理積）回路３４〜３７を有している。
【００３２】
ＯＲ回路３３は、ＥＯＲ回路２９〜３２の出力をＯＲ処理して、識別コード出力部１８が出力する自ユニットの識別コードＤ１Ｄ２と識別コード入力端子２１、２２から入力した他ユニットの識別コードＤ１Ｄ２が一致するか否かを示す一致信号ＶＡＬを出力するものである。
【００３３】
ＡＮＤ回路３４〜３７は、識別コード出力部１８が出力する自ユニットの識別コードＤ１Ｄ２と、識別コード入力端子２１、２２から入力した他ユニットの識別コードＤ１Ｄ２が不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを示すビット故障信号ＳＥ１〜ＳＥ４を出力するものである。
【００３４】
ＡＮＤ回路３４は、ＥＯＲ回路２９、３１の出力をＡＮＤ処理してビット故障信号ＳＥ１を出力するものである。ＡＮＤ回路３５は、ＥＯＲ回路３０、３２の出力をＡＮＤ処理してビット故障信号ＳＥ２を出力するものである。ＡＮＤ回路３６は、ＥＯＲ回路２９、３２の出力をＡＮＤ処理してビット故障信号ＳＥ３を出力するものである。ＡＮＤ回路３７は、ＥＯＲ回路３０、３１の出力をＡＮＤ処理してビット故障信号ＳＥ４を出力するものである。
【００３５】
図２は本発明の第１実施形態の第１機種の識別コード出力部１８の構成を示す回路図である。第１機種の場合、識別コード出力部１８は、識別コードＤ１Ｄ２として“００”を出力するように構成される。即ち、Ｄ１出力部２５は、ノード２７と接地との間に抵抗３８を接続して構成され、Ｄ２出力部２６は、ノード２８と接地との間に抵抗３９を接続して構成される。
【００３６】
図３は本発明の第１実施形態の第２機種の識別コード出力部１８の構成を示す回路図である。第２機種の場合、識別コード出力部１８は、識別コードＤ１Ｄ２として“１１”を出力するように構成される。即ち、Ｄ１出力部２５は、ノード２７とＶＤＤ電源との間に抵抗３８を接続して構成され、Ｄ２出力部２６は、ノード２８とＶＤＤ電源との間に抵抗３９を接続して構成される。
【００３７】
図４は所定装置に本発明の第１実施形態の第１機種を２台実装した場合の一部分を示す回路図である。図４中、４０、４１は本発明の第１実施形態の第１機種、４２は所定装置のバックパネルであり、本例では、本発明の第１実施形態の第１機種４０、４１はバックパネル４２に装着されている。
【００３８】
本発明の第１実施形態の場合、一致信号ＶＡＬおよびビット故障信号ＳＥ１〜ＳＥ４を得るために、第１機種４０、４１間においては、識別コード出力端子１９と識別コード入力端子２１とが接続され、識別コード出力端子２０と識別コード入力端子２２とが接続される。なお、この接続は、バックパネル４２を経由しないで、ケーブル等で行うようにしても良い。
【００３９】
図５は図４の例の場合に識別コード比較部２３で比較される自他ユニットの識別コードの組合せを示す図であり、図４の例の場合、識別コード比較部２３では、矢印で結ばれている識別コード同士が比較される。即ち、ＥＯＲ回路２９で自他ユニットの１ビット目の識別コードＤ１が比較され、ＥＯＲ回路３０で自他ユニットの２ビット目の識別コードＤ２が比較され、ＥＯＲ回路３１で自ユニットの１ビット目の識別コードＤ１と他ユニットの２ビット目の識別コードＤ２が比較され、ＥＯＲ回路３２で自ユニットの２ビット目の識別コードＤ２と他ユニットの１ビット目の識別コードＤ１が比較される。
【００４０】
図６は図４の例の場合における識別コードＤ１Ｄ２とＥＯＲ回路２９〜３２の出力と一致信号ＶＡＬとビット故障信号ＳＥ１〜ＳＥ４と判定内容との関係を示す表図である。ここで、自他ユニットには故障がなく、自他ユニットが識別コードＤ１Ｄ２として“００”を出力している場合には、ＥＯＲ回路２９〜３２の出力論理値＝０、一致信号ＶＡＬの論理値＝０、ビット故障信号ＳＥ１〜ＳＥ４の論理値＝０となる。
【００４１】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝０、ビット故障信号ＳＥ１〜ＳＥ４の論理値＝０となる場合には、自他ユニットの機種は一致しており、かつ、自他ユニットには故障がなく、ともに識別コードＤ１Ｄ２として“００”を出力していると判断することができる。
【００４２】
これに対して、他ユニットには故障がなく、他ユニットは、識別コードＤ１Ｄ２として“００”を出力しているが、自ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、自ユニットが識別コードＤ１Ｄ２として“１０”を出力している場合には、ＥＯＲ回路２９、３１の出力論理値＝１、ＥＯＲ回路３０、３２の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１の論理値＝１、ビット故障信号ＳＥ２、ＳＥ３、ＳＥ４の論理値＝０となる。
【００４３】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１の論理値＝１、ビット故障信号ＳＥ２、ＳＥ３、ＳＥ４の論理値＝０となる場合には、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、自ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、自ユニットは識別コードＤ１Ｄ２として“１０”を出力していると判断することができる。
【００４４】
また、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、自ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、自ユニットが識別コードＤ１Ｄ２として“０１”を出力している場合には、ＥＯＲ回路３０、３２の出力論理値＝１、ＥＯＲ回路２９、３１の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ２の論理値＝１、ビット故障信号ＳＥ１、ＳＥ３、ＳＥ４の論理値＝０となる。
【００４５】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ２の論理値＝１、ビット故障信号ＳＥ１、ＳＥ３、ＳＥ４の論理値＝０となる場合には、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、自ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、自ユニットは識別コードＤ１Ｄ２として“０１”を出力していると判断することができる。
【００４６】
また、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、他ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、他ユニットが識別コードＤ１Ｄ２として“１０”を出力している場合には、ＥＯＲ回路２９、３２の出力論理値＝１、ＥＯＲ回路３０、３１の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ３の論理値＝１、ビット故障信号ＳＥ１、ＳＥ２、ＳＥ４の論理値＝０となる。
【００４７】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ３の論理値＝１、ビット故障信号ＳＥ１、ＳＥ２、ＳＥ４の論理値＝０となる場合には、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、他ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、他ユニットは識別コードＤ１Ｄ２として“１０”を出力していると判断することができる。
【００４８】
また、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、他ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、他ユニットは、識別コードＤ１Ｄ２として“０１”を出力している場合には、ＥＯＲ回路３０、３１の出力論理値＝１、ＥＯＲ回路２９、３２の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ４の論理値＝１、ビット故障信号ＳＥ１、ＳＥ２、ＳＥ３の論理値＝０となる。
【００４９】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ４の論理値＝１、ビット故障信号ＳＥ１、ＳＥ２、ＳＥ３の論理値＝０となる場合には、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２として“００”を出力しているが、他ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、他ユニットは識別コードＤ１Ｄ２として“０１”を出力していると判断することができる。
【００５０】
なお、図４では、同一装置に本発明の第１実施形態の第１機種を２台実装した場合について説明したが、同一装置に本発明の第１実施形態の第２機種を２台実装する場合においても、自他ユニットの識別コードＤ１Ｄ２が一致するか否かの判定と、自他ユニットの識別コードＤ１Ｄ２が不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定することができる。
【００５１】
以上のように、本発明の第１実施形態においては、第１機種および第２機種には、識別コードＤ１Ｄ２として、コード長を２ビット、コード形式を１ビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２を持たせるようにしている。具体的には、第１機種には識別コードＤ１Ｄ２として“００”を持たせ、第２機種には識別コードＤ１Ｄ２として“１１”を持たせている。
【００５２】
そして、識別コード比較部２３には、ＥＯＲ回路２９〜３２を設け、自他ユニットの１ビット目の識別コードＤ１の比較と、自他ユニットの２ビット目の識別コードＤ２の比較と、自ユニットの１ビット目の識別コードＤ１と他ユニットの２ビット目の識別コードＤ２の比較と、自ユニットの２ビット目の識別コードＤ２と他ユニットの１ビット目の識別コードＤ１の比較を行うようにしている。
【００５３】
また、判定部２４には、ＯＲ回路３３を設け、ＥＯＲ回路２９〜３２の出力をＯＲ処理して一致信号ＶＡＬを得ると共に、ＡＮＤ回路３４〜３７を設け、ＥＯＲ回路２９、３１の出力のＡＮＤ処理と、ＥＯＲ回路３０、３２の出力のＡＮＤ処理と、ＥＯＲ回路２９、３２の出力のＡＮＤ処理と、ＥＯＲ回路３０、３１の出力のＡＮＤ処理を行い、ビット故障信号ＳＥ１〜ＳＥ４を得るようにしている。
【００５４】
したがって、本発明の第１実施形態によれば、同一装置に２台実装した場合において、自他ユニットの識別コードの不一致を検出した場合において１点故障の場合、故障ビットおよび故障機能ユニットの判定を容易に行うことができる。
【００５５】
なお、本発明の第１実施形態では、識別コード比較部２３にＥＯＲ回路２９〜３２を設け、判定部２４にＯＲ回路３３及びＡＮＤ回路３４〜３７を設けた場合について説明したが、ＥＯＲ回路２９〜３２の代わりに４個のＥＮＯＲ（非排他的論理和）回路を設け、ＯＲ回路３３の代わりにＮＡＮＤ（非論理積）回路を設け、ＡＮＤ回路３４〜３７の代わりに４個のＮＯＲ（非論理和）回路を設けるようにしても良い。
【００５６】
（第２実施形態）
図７は本発明の第２実施形態の一部分を示す回路図である。本発明の第２実施形態は、同一装置に２台実装され、冗長化された１台として管理されるものである。本発明の第２実施形態には第１機種〜第４機種があり、各機種は、コード長を４ビット、コード形式を２ビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２Ｄ３Ｄ４を持っており、第１機種の識別コードＤ１Ｄ２Ｄ３Ｄ４は“００００”、第２機種の識別コードＤ１Ｄ２Ｄ３Ｄ４は“０１０１”、第３機種の識別コードＤ１Ｄ２Ｄ３Ｄ４は“１０１０”、第４機種の識別コードＤ１Ｄ２Ｄ３Ｄ４は“１１１１”である。
【００５７】
本発明の第２実施形態は、機能ユニットとしての本来的機能を達成するために必要な構成要素のほかに、識別コード出力部４３、識別コード出力端子４４〜４７、識別コード入力端子４８〜５１、識別コード比較部５２および判定部５３などを有しており、自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４と、他ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４とが一致するか否かを判定する機能と、自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４と他ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４が不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する機能と、他の機能ユニットが異機種であるか否かを判定する機能を有している。
【００５８】
識別コード出力部４３は、自ユニットの識別コードとして４ビットデータＤ１Ｄ２Ｄ３Ｄ４を出力するものであり、Ｄ１出力部５４と、Ｄ２出力部５５と、Ｄ３出力部５６と、Ｄ４出力部５７を有している。Ｄ１出力部５４は、ノード５８に１ビット目の識別コードＤ１を出力するものである。Ｄ２出力部５５は、ノード５９に２ビット目の識別コードＤ２を出力するものである。Ｄ３出力部５６は、ノード６０に３ビット目の識別コードＤ３を出力するものである。Ｄ４出力部５７は、ノード６１に４ビット目の識別コードＤ４を出力するものである。
【００５９】
識別コード出力端子４４は、Ｄ１出力部５４が出力する自ユニットの１ビット目の識別コードＤ１を他ユニットに与えるためのものである。識別コード出力端子４５は、Ｄ２出力部５５が出力する自ユニットの２ビット目の識別コードＤ２を他ユニットに与えるためのものである。識別コード出力端子４６は、Ｄ３出力部５６が出力する自ユニットの３ビット目の識別コードＤ３を他ユニットに与えるためのものである。識別コード出力端子４７は、Ｄ４出力部５７が出力する自ユニットの４ビット目の識別コードＤ４を他ユニットに与えるためのものである。
【００６０】
識別コード入力端子４８は、他ユニットの１ビット目の識別コードＤ１を入力するためのものである。識別コード入力端子４９は、他ユニットの２ビット目の識別コードＤ２を入力するためのものである。識別コード入力端子５０は、他ユニットの３ビット目の識別コードＤ３を入力するためのものである。識別コード入力端子５１は、他ユニットが出力する４ビット目の識別コードＤ４を入力するためのものである。
【００６１】
識別コード比較部５２は、識別コード出力部４３が出力する自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４と他ユニットが出力する識別コードＤ１Ｄ２Ｄ３Ｄ４を比較するものであり、ＥＯＲ回路６２〜６９を有している。
【００６２】
ＥＯＲ回路６２は、Ｄ１出力部５４が出力する自ユニットの１ビット目の識別コードＤ１と、識別コード入力端子４８から入力した他ユニットの１ビット目の識別コードＤ１をＥＯＲ処理するものである。ＥＯＲ回路６３は、Ｄ２出力部５５が出力する自ユニットの２ビット目の識別コードＤ２と、識別コード入力端子４９から入力した他ユニットの２ビット目の識別コードＤ２をＥＯＲ処理するものである。
【００６３】
ＥＯＲ回路６４は、Ｄ３出力部５６が出力する自ユニットの３ビット目の識別コードＤ３と、識別コード入力端子５０から入力した他ユニットの３ビット目の識別コードＤ３をＥＯＲ処理するものである。ＥＯＲ回路６５は、Ｄ４出力部５７が出力する自ユニットの４ビット目の識別コードＤ４と、識別コード入力端子５１から入力した他ユニットの４ビット目の識別コードＤ４をＥＯＲ処理するものである。
【００６４】
ＥＯＲ回路６６は、Ｄ１出力部５４が出力する自ユニットの１ビット目の識別コードＤ１と、識別コード入力端子５０から入力した他ユニットの３ビット目の識別コードＤ３をＥＯＲ処理するものである。ＥＯＲ回路６７は、Ｄ２出力部５５が出力する自ユニットの２ビット目の識別コードＤ２と、識別コード入力端子５１から入力した他ユニットの４ビット目の識別コードＤ４をＥＯＲ処理するものである。
【００６５】
ＥＯＲ回路６８は、Ｄ３出力部５６が出力する自ユニットの３ビット目の識別コードＤ３と、識別コード入力端子４８から入力した他ユニットの１ビット目の識別コードＤ１をＥＯＲ処理するものである。ＥＯＲ回路６９は、Ｄ４出力部５７が出力する自ユニットの４ビット目の識別コードＤ４と、識別コード入力端子４９から入力した他ユニットの２ビット目の識別コードＤ２をＥＯＲ処理するものである。
【００６６】
判定部５３は、識別コード比較部５２が出力する比較結果から、識別コード出力部４３が出力する自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４と、識別コード入力端子４８〜５１から入力した他ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４が一致するか否かを判定する機能を第１の機能として有しており、この第１の機能を達成する第１の判定回路を構成するものとしてＯＲ回路７０を有している。
【００６７】
また、この判定部５３は、識別コード出力部４３が出力する自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４と、識別コード入力端子４８〜５１から入力した他ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４が不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する機能を第２の機能として有しており、この第２の機能を達成する第２の判定回路を構成するものとしてＡＮＤ回路７１〜７８を有している。
【００６８】
更に、この判定部５３は、同一装置に実装された自他ユニットが異機種であるか否かを判定する機能を第３の機能として有しており、この第３の機能を達成する第３の判定回路を構成するものとしてＡＮＤ回路７９、８０およびＯＲ回路８１を有している。
【００６９】
ＯＲ回路７０は、ＥＯＲ回路６２〜６９の出力をＯＲ処理して、識別コード出力部４３が出力する自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４と、識別コード入力端子４８〜５１から入力した他ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４が一致するか否かを示す一致信号ＶＡＬを出力するものである。
【００７０】
ＡＮＤ回路７１は、ＥＯＲ回路６２、６６の出力をＡＮＤ処理してビット故障信号ＳＥ１を出力するものである。ＡＮＤ回路７２は、ＥＯＲ回路６３、６７の出力をＡＮＤ処理してビット故障信号ＳＥ２を出力するものである。ＡＮＤ回路７３は、ＥＯＲ回路６４、６８の出力をＡＮＤ処理してビット故障信号ＳＥ３を出力するものである。ＡＮＤ回路７４は、ＥＯＲ回路６５、６９の出力をＡＮＤ処理してビット故障信号ＳＥ４を出力するものである。
【００７１】
ＡＮＤ回路７５は、ＥＯＲ回路６２、６８の出力をＡＮＤ処理してビット故障信号ＳＥ５を出力するものである。ＡＮＤ回路７６は、ＥＯＲ回路６３、６９の出力をＡＮＤ処理してビット故障信号ＳＥ６を出力するものである。ＡＮＤ回路７７は、ＥＯＲ回路６４、６６の出力をＡＮＤ処理してビット故障信号ＳＥ７を出力するものである。ＡＮＤ回路７８は、ＥＯＲ回路６５、６７の出力をＡＮＤ処理してビット故障信号ＳＥ８を出力するものである。
【００７２】
ＡＮＤ回路７９は、ＥＯＲ回路６２、６４、６６、６８の出力をＡＮＤ処理するものである。ＡＮＤ回路８０は、ＥＯＲ回路６３、６５、６７、６９の出力をＡＮＤ処理するものである。ＯＲ回路８１は、ＡＮＤ回路７９、８０の出力をＯＲ処理して、機種違いの機能ユニットが混在しているか否かを示す異機種混在信号ＭＥを出力するものである。
【００７３】
図８は本発明の第２実施形態の第１機種の識別コード出力部４３の構成を示す回路図である。第１機種の場合、識別コード出力部４３は、自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力するように構成される。即ち、Ｄ１出力部５４は、ノード５８と接地との間に抵抗８３を接続して構成され、Ｄ２出力部５５は、ノード５９と接地との間に抵抗８４を接続して構成され、Ｄ３出力部５６は、ノード６０と接地との間に抵抗８５を接続して構成され、Ｄ４出力部５７は、ノード６１と接地との間に抵抗８６を接続して構成される。
【００７４】
図９は本発明の第２実施形態の第２機種の識別コード出力部４３の構成を示す回路図である。第２機種の場合、識別コード出力部４３は、自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力するように構成される。即ち、Ｄ１出力部５４は、ノード５８と接地との間に抵抗８３を接続して構成され、Ｄ２出力部５５は、ノード５９とＶＤＤ電源との間に抵抗８４を接続して構成され、Ｄ３出力部５６は、ノード６０と接地との間に抵抗８５を接続して構成され、Ｄ４出力部５７は、ノード６１とＶＤＤ電源との間に抵抗８６を接続して構成される。
【００７５】
図１０は本発明の第２実施形態の第３機種の識別コード出力部４３の構成を示す回路図である。第３機種の場合、識別コード出力部４３は、自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力するように構成される。即ち、Ｄ１出力部５４は、ノード５８とＶＤＤ電源との間に抵抗８３を接続して構成され、Ｄ２出力部５５は、ノード５９と接地との間に抵抗８４を接続して構成され、Ｄ３出力部５６は、ノード６０とＶＤＤ電源との間に抵抗８５を接続して構成され、Ｄ４出力部５７は、ノード６１と接地との間に抵抗８６を接続して構成される。
【００７６】
図１１は本発明の第２実施形態の第４機種の識別コード出力部４３の構成を示す回路図である。第４機種の場合、識別コード出力部４３は、自ユニットの識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力するように構成される。即ち、Ｄ１出力部５４は、ノード５８を抵抗８３を介してＶＤＤ電源に接続して構成され、Ｄ２出力部５５は、ノード５９を抵抗８４を介してＶＤＤ電源に接続して構成され、Ｄ３出力部５６は、ノード６０を抵抗８５を介してＶＤＤ電源に接続して構成され、Ｄ４出力部５７は、ノード６１を抵抗８６を介してＶＤＤ電源に接続して構成される。
【００７７】
図１２は所定装置に本発明の第２実施形態の第１機種を２台実装した場合の一部分を示す回路図である。図１２中、８７、８８は本発明の第２実施形態の第１機種、８９は所定装置のバックパネルであり、本例では、本発明の第２実施形態の第１機種８７、８８はバックパネル８９に装着されている。
【００７８】
本例では、一致信号ＶＡＬ、ビット故障信号ＳＥ１〜ＳＥ８および機能混在信号を得るために、第１機種８７、８８間においては、識別コード出力端子４４と識別コード入力端子４８が接続され、識別コード出力端子４５と識別コード入力端子４９が接続され、識別コード出力端子４６と識別コード入力端子５０が接続され、識別コード出力端子４７と識別コード入力端子５１が接続される。なお、この接続は、バックパネル８９を経由しないで、ケーブル等で行うようにしても良い。
【００７９】
図１３は図１２の例の場合に識別コード比較部５２で比較される自他ユニットの識別コードの組合せを示す図であり、図１２の例の場合、識別コード比較部５２では、矢印で結ばれている識別コード同士が比較される。即ち、ＥＯＲ回路６２で自他ユニットの１ビット目の識別コードＤ１が比較され、ＥＯＲ回路６３で自他ユニットの２ビット目の識別コードＤ２が比較され、ＥＯＲ回路６４で自他ユニットの３ビット目の識別コードＤ３が比較され、ＥＯＲ回路６５で自他ユニットの４ビット目の識別コードＤ４が比較される。
【００８０】
また、ＥＯＲ回路６６で自ユニットの１ビット目の識別コードＤ１と他ユニットの３ビット目の識別コードＤ３が比較され、ＥＯＲ回路６７で自ユニットの２ビット目の識別コードＤ２と他ユニットの４ビット目の識別コードＤ４が比較され、ＥＯＲ回路６８で自ユニットの３ビット目の識別コードＤ３と他ユニットの１ビット目の識別コードＤ１が比較され、ＥＯＲ回路６９で自ユニットの４ビット目の識別コードＤ４と他ユニットの２ビット目の識別コードＤ２が比較される。
【００８１】
図１４は図１２の例の場合における識別コードＤ１Ｄ２Ｄ３Ｄ４とＥＯＲ回路６２〜６９の出力との関係を示す表図であり、図１５は図１２の例の場合における識別コードＤ１Ｄ２Ｄ３Ｄ４と一致信号ＶＡＬとビット故障信号ＳＥ１〜ＳＥ８と異機種混在信号ＭＥと判定内容との関係を示す表図である。
【００８２】
ここで、自他ユニットには故障がなく、自他ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力している場合には、ＥＯＲ回路６２〜６９の出力論理値＝０、一致信号ＶＡＬの論理値＝０、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる。
【００８３】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝０、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる場合には、自他ユニットには故障がなく、共に識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力していると判断することができる。
【００８４】
これに対して、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、自ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０００”を出力している場合には、ＥＯＲ回路６２、６６の出力論理値＝１、ＥＯＲ回路６３〜６５、６７〜６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１の論理値＝１、ビット故障信号ＳＥ２〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる。
【００８５】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１の論理値＝１、ビット故障信号ＳＥ２〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる場合には、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０００”を出力していると判断することができる。
【００８６】
また、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、自ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１００”を出力している場合には、ＥＯＲ回路６３、６７の出力論理値＝１、ＥＯＲ回路６２、６４〜６６、６８、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ２の論理値＝１、ビット故障信号ＳＥ１、ＳＥ３〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる。
【００８７】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ２の論理値＝１、ビット故障信号ＳＥ１、ＳＥ３〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる場合には、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１００”を出力していると判断することができる。
【００８８】
また、他ユニットには故障がなく、他ユニットは、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには３ビット目の識別コードＤ３がエラーとなる１点故障があり、自ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“００１０”を出力している場合には、ＥＯＲ回路６４、６８の出力論理値＝１、ＥＯＲ回路６２、６３、６５〜６７、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ３の論理値＝１、ビット故障信号ＳＥ１、ＳＥ２、ＳＥ４〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる。
【００８９】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ３の論理値＝１、ビット故障信号ＳＥ１、ＳＥ２、ＳＥ４〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる場合には、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには３ビット目の識別コードＤ３がエラーとなる１点故障があり、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００１０”を出力していると判断することができる。
【００９０】
また、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには４ビット目の識別コードＤ４がエラーとなる１点故障があり、自ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“０００１”を出力している場合には、ＥＯＲ回路６５、６９の出力論理値＝１、ＥＯＲ回路６２〜６４、６６〜６８の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ４の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ３、ＳＥ５〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる。
【００９１】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ４の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ３、ＳＥ５〜ＳＥ８の論理値＝０、異機種混在信号ＭＥ＝０となる場合には、他ユニットには故障がなく、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、自ユニットには４ビット目の識別コードＤ４がエラーとなる１点故障があり、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“０００１”を出力していると判断することができる。
【００９２】
また、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、他ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０００”を出力している場合には、ＥＯＲ回路６２、６８の出力論理値＝１、ＥＯＲ回路６３〜６７、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ５の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ４、ＳＥ６〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる。
【００９３】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ５の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ４、ＳＥ６〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる場合には、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには１ビット目の識別コードＤ１がエラーとなる１点故障があり、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０００”を出力していると判断することができる。
【００９４】
また、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、他ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１００”を出力している場合には、ＥＯＲ回路６３、６９の出力論理値＝１、ＥＯＲ回路６２、６４〜６８の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ６の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ５、ＳＥ７、ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる。
【００９５】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ６の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ５、ＳＥ７、ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる場合には、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには２ビット目の識別コードＤ２がエラーとなる１点故障があり、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１００”を出力していると判断することができる。
【００９６】
また、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには３ビット目の識別コードＤ３がエラーとなる１点故障があり、他ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“００１０”を出力している場合には、ＥＯＲ回路６４、６６の出力論理値＝１、ＥＯＲ回路６２、６３、６５、６７〜６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ７の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ６、ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる。
【００９７】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ７の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ６、ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝０となる場合には、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには３ビット目の識別コードＤ３がエラーとなる１点故障があり、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００１０”を出力していると判断することができる。
【００９８】
また、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには４ビット目の識別コードＤ４がエラーとなる１点故障があり、他ユニットが識別コードＤ１Ｄ２Ｄ３Ｄ４として“０００１”を出力している場合には、ＥＯＲ回路６５、６７の出力論理値＝１、ＥＯＲ回路６２〜６４、６６、６８、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ８の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ７の論理値＝０、異機種混在信号ＭＥの論理値＝０となる。
【００９９】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ８の論理値＝１、ビット故障信号ＳＥ１〜ＳＥ７の論理値＝０、異機種混在信号ＭＥの論理値＝０となる場合には、自ユニットには故障がなく、自ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットには４ビット目の識別コードＤ４がエラーとなる１点故障があり、他ユニットは識別コードＤ１Ｄ２Ｄ３Ｄ４として“０００１”を出力していると判断することができる。
【０１００】
図１６および図１７は所定装置に本発明の第２実施形態の異機種を２台実装した場合における識別コードＤ１Ｄ２Ｄ３Ｄ４とＥＯＲ回路６２〜６９の出力との関係を分図して示す表図であり、図１８および図１９は所定装置に本発明の第２実施形態の異機種を２台実装した場合における識別コードＤ１Ｄ２Ｄ３Ｄ４と一致信号ＶＡＬとビット故障信号ＳＥ１〜ＳＥ８と異機種混在信号ＭＥと判定内容との関係を分図して示す表図である。
【０１０１】
ここで、例えば、自ユニットは、第１機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットは、第２機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力している場合には、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝１、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０２】
また、自ユニットは、第１機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットは、第３機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力している場合には、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝１、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０３】
また、自ユニットは、第１機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力しているが、他ユニットは、第４機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力している場合には、ＥＯＲ回路６２〜６９の出力論理値＝１、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０４】
また、自ユニットは、第２機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力しているが、他ユニットは、第１機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力している場合には、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝１、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０５】
また、自ユニットは、第２機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力しているが、他ユニットは、第３機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力している場合には、ＥＯＲ回路６２〜６９の出力論理値＝１、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０６】
また、自ユニットは、第２機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力しているが、他ユニットは、第４機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力している場合には、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝１、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０７】
また、自ユニットは、第３機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力しているが、他ユニットは、第１機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力している場合には、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝１、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０８】
また、自ユニットは、第３機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力しているが、他ユニットは、第２機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力している場合には、ＥＯＲ回路６２〜６９の出力論理値＝１、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１０９】
また、自ユニットは、第３機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力しているが、他ユニットは、第４機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力している場合には、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝１、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１１０】
また、自ユニットは、第４機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力しているが、他ユニットは、第１機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を出力している場合には、ＥＯＲ回路６２〜６９の出力論理値＝１、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１１１】
また、自ユニットは、第４機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力しているが、他ユニットは、第２機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を出力している場合には、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝１、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１１２】
また、自ユニットは、第４機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を出力しているが、他ユニットは、第３機種であり、識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を出力している場合には、ＥＯＲ回路６３、６５、６７、６９の出力論理値＝１、ＥＯＲ回路６２、６４、６６、６８の出力論理値＝０、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる。
【０１１３】
したがって、自ユニットにおいて、一致信号ＶＡＬの論理値＝１、ビット故障信号ＳＥ１〜ＳＥ８の論理値＝０、異機種混在信号ＭＥの論理値＝１となる場合には、同一装置には本発明の第２実施形態の異機種が混在して実装されていると判断することができる。
【０１１４】
以上のように、本発明の第２実施形態においては、第１機種〜第４機種には、識別コードＤ１Ｄ２Ｄ３Ｄ４として、コード長を４ビット、コード形式を２ビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２Ｄ３Ｄ４を持たせるようにしている。具体的には、第１機種には識別コードＤ１Ｄ２Ｄ３Ｄ４として“００００”を持たせ、第２機種には識別コードＤ１Ｄ２Ｄ３Ｄ４として“０１０１”を持たせ、第３機種には識別コードＤ１Ｄ２Ｄ３Ｄ４として“１０１０”を持たせ、第４機種には識別コードＤ１Ｄ２Ｄ３Ｄ４として“１１１１”を持たせている。
【０１１５】
そして、識別コード比較部５２には、ＥＯＲ回路６２〜６９を設け、自他ユニットの１ビット目の識別コードＤ１の比較と、自他ユニットの２ビット目の識別コードＤ２の比較と、自他ユニットの３ビット目の識別コードＤ３の比較と、自他ユニットの４ビット目の識別コードＤ４の比較と、自ユニットの１ビット目の識別コードＤ１と他ユニットの３ビット目の識別コードＤ３の比較と、自ユニットの２ビット目の識別コードＤ２と他ユニットの４ビット目の識別コードＤ４の比較と、自ユニットの３ビット目の識別コードＤ３と他ユニットの１ビット目の識別コードＤ１の比較と、自ユニットの４ビット目の識別コードＤ４と他ユニットの２ビット目の識別コードＤ２の比較を行うようにしている。
【０１１６】
また、判定部５３には、ＯＲ回路７０を設け、ＥＯＲ回路６２〜６９の出力をＯＲ処理して一致信号ＶＡＬを得ると共に、ＡＮＤ回路７１〜７８を設け、ＥＯＲ回路６２、６６の出力のＡＮＤ処理と、ＥＯＲ回路６３、６７の出力のＡＮＤ処理と、ＥＯＲ回路６４、６８の出力のＡＮＤ処理と、ＥＯＲ回路６５、６９の出力のＡＮＤ処理と、ＥＯＲ回路６２、６８の出力のＡＮＤ処理と、ＥＯＲ回路６３、６９の出力のＡＮＤ処理と、ＥＯＲ回路６４、６６の出力のＡＮＤ処理と、ＥＯＲ回路６５、６７の出力のＡＮＤ処理を行い、ビット故障信号ＳＥ１〜ＳＥ８を得るようにしている。
【０１１７】
更に、判定部５３には、ＥＯＲ回路６２、６４、６６、６８の出力をＡＮＤ処理するＡＮＤ回路７９と、ＥＯＲ回路６３、６５、６７、６９の出力をＡＮＤ処理するＡＮＤ回路８０と、ＡＮＤ回路７９、８０の出力をＯＲ処理するＯＲ回路８１を設け、異機種混在信号ＭＥを得るようにしている。
【０１１８】
したがって、本発明の第２実施形態によれば、同一装置に２台実装した場合において、識別コードの不一致を検出した場合において１点故障の場合、故障ビットおよび故障機能ユニットの判定を容易に行うことができ、更に、機種違いによる識別コードの不一致をも判定することができる。
【０１１９】
なお、本発明の第２実施形態においては、識別コード比較部５２にＥＯＲ回路６２〜６９を設け、判定部５３にＯＲ回路７０、ＡＮＤ回路７１〜８０およびＯＲ回路８１を設けた場合について説明したが、ＥＯＲ回路６２〜６９の代わりに８個のＥＮＯＲ回路を設け、ＯＲ回路７０の代わりにＮＡＮＤ回路を設け、ＡＮＤ回路７１〜８０の代わりに１０個のＮＯＲ回路を設けるようにしても良い。
【０１２０】
また、コード長を６ビット、コード形式を３ビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２Ｄ３Ｄ４Ｄ５Ｄ６を持たせる場合には、例えば、図２０に矢印で示すような組合せで自他ユニットの識別コードを比較するＥＯＲ回路を識別コード比較部に設けるようにすれば良い。
【０１２１】
即ち、機能ユニットに、コード長をｎ×２ビット、コード形式をｎビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２…Ｄ２ｎを持たせる場合、例えば、識別コード比較部に、自ユニットのｉビット目（但し、ｉ＝１、２、…、２ｎ）の識別コードＤｉと他ユニットのｉビット目の識別コードＤｉを比較する第ｉのＥＯＲ回路と、自ユニットのｊビット目（但し、ｊ＝１、２、…、ｎ）の識別コードＤｊと他ユニットのｎ＋ｊビット目の識別コードＤｎ＋ｊを比較する第２ｎ＋ｊのＥＯＲ回路と、自ユニットのｎ＋ｊビット目の識別コードＤｎ＋ｊと他ユニットのｊビット目の識別コードＤｊを比較する第３ｎ＋ｊのＥＯＲ回路を設けるようにすれば良い。
【０１２２】
また、この場合、判定部には、第１、第２、…、第４ｎのＥＯＲ回路の出力をＯＲ処理するＯＲ回路を設けると共に、第ｉのＥＯＲ回路の出力と第２ｎ＋ｉのＥＯＲ回路の出力をＡＮＤ処理する第ｉのＡＮＤ回路と、第ｊのＥＯＲ回路の出力と第３ｎ＋ｊのＥＯＲ回路の出力をＡＮＤ処理する第２ｎ＋ｊのＡＮＤ回路と、第ｎ＋ｊのＥＯＲ回路の出力と第２ｎ＋ｊのＥＯＲ回路の出力をＡＮＤ処理する第３ｎ＋ｊのＡＮＤ回路を設けるようにする場合には、識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットの判定を容易に行うことができる。
【０１２３】
更に、ｎが２以上の整数の場合、判定部に、第ｊ、第ｊ＋ｎ、第ｊ＋２ｎ、第ｊ＋３ｎのＥＯＲ回路の出力をＡＮＤ処理する第４ｎ＋ｊのＡＮＤ回路と、第４ｎ＋１、第４ｎ＋２、…、第４ｎ＋ｎのＡＮＤ回路の出力をＯＲ処理するＯＲ回路を設けるようにする場合には、機種違いによる識別コードの不一致をも判定することができる。
【０１２４】
また、機能ユニットに、コード長をｎ×２ビット、コード形式をｎビットデータの２回連続繰り返しとする機種固有の識別コードＤ１Ｄ２…Ｄ２ｎを持たせる場合、例えば、識別コード比較部に、自ユニットのｉビット目の識別コードＤｉと他ユニットのｉビット目の識別コードＤｉを比較する第ｉのＥＮＯＲ回路と、自ユニットのｊビット目の識別コードＤｊと他ユニットのｎ＋ｊビット目の識別コードＤｎ＋ｊを比較する第２ｎ＋ｊのＥＮＯＲ回路と、自ユニットのｎ＋ｊビット目の識別コードＤｎ＋ｊと他ユニットのｊビット目の識別コードＤｊを比較する第３ｎ＋ｊのＥＮＯＲ回路を設けるようにしても良い。
【０１２５】
また、この場合、判定部には、第１、第２、…、第４ｎのＥＮＯＲ回路の出力をＮＡＮＤ処理するＮＡＮＤ回路を設けると共に、第ｉのＥＮＯＲ回路の出力と第２ｎ＋ｉのＥＮＯＲ回路の出力をＮＯＲ処理する第ｉのＮＯＲ回路と、第ｊのＥＮＯＲ回路の出力と第３ｎ＋ｊのＥＮＯＲ回路の出力をＮＯＲ処理する第２ｎ＋ｊのＮＯＲ回路と、第ｎ＋ｊのＥＮＯＲ回路の出力と第２ｎ＋ｊのＥＮＯＲ回路の出力をＮＯＲ処理する第３ｎ＋ｊのＮＯＲ回路を設けるようにする場合には、識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットの判定を容易に行うことができる。
【０１２６】
更に、ｎが２以上の整数の場合、判定部に、第ｊ、第ｊ＋ｎ、第ｊ＋２ｎ、第ｊ＋３ｎのＥＮＯＲ回路の出力をＮＯＲ処理する第４ｎ＋ｊのＮＯＲ回路と、第４ｎ＋１、第４ｎ＋２、…、第４ｎ＋ｎのＮＯＲ回路の出力をＯＲ処理するＯＲ回路を設けるようにする場合には、機種違いによる識別コードの不一致をも判定することができる。
【０１２７】
ここで、本発明の機能ユニットを整理すると、本発明の機能ユニットには、少なくとも、以下の機能ユニットが含まれる。
【０１２８】
（付記１）自己の識別コードと他の機能ユニットの識別コードを比較する比較部と、前記比較部が出力する比較結果から、前記自己の識別コードと前記他の機能ユニットの識別コードが一致するか否かを判定すると共に、前記自己の識別コードと前記他の機能ユニットの識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定する判定部を備えることを特徴とする機能ユニット。
【０１２９】
（付記２）前記識別コードは、コード長をｎ×２（但し、ｎは１以上の整数）ビット、コード形式をｎビットデータの２回連続繰り返しとするものであることを特徴とする付記１記載の機能ユニット。
【０１３０】
（付記３）前記比較部は、前記自己の識別コードのｉビット目（但し、ｉ＝１、２、…、２ｎ）の値と前記他の機能ユニットの識別コードのｉビット目の値を比較する第ｉの比較回路と、前記自己の識別コードのｊビット目（但し、ｊ＝１、２、…、ｎ）の値と前記他の機能ユニットの識別コードのｎ＋ｊビット目の値を比較する第２ｎ＋ｊの比較回路と、前記自己の識別コードのｎ＋ｊビット目の値と前記他の機能ユニットの識別コードのｊビット目の値を比較する第３ｎ＋ｊの比較回路を備えることを特徴とする付記２記載の機能ユニット。
【０１３１】
（付記４）前記判定部は、第１〜第４ｎの比較回路の出力を入力して、前記自己の識別コードと前記他の機能ユニットの識別コードが一致するか否かを判定してなる一致信号を生成して出力する第１の判定回路と、前記自己の識別コードと前記他の機能ユニットの識別コードが不一致の場合において１点故障の場合、故障ビットおよび故障機能ユニットを判定してなるビット故障信号を生成して出力する第２の判定回路を備えることを特徴とする付記３記載の機能ユニット。
【０１３２】
（付記５）第ｉの比較回路は、前記自己の識別コードのｉビット目の値と前記他の機能ユニットの識別コードのｉビット目の値をＥＯＲ処理する第ｉのＥＯＲ回路で構成され、第２ｎ＋ｊの比較回路は、前記自己の識別コードのｊビット目の値と前記他の機能ユニットの識別コードのｎ＋ｊビット目の値をＥＯＲ処理する第２ｎ＋ｊのＥＯＲ回路で構成され、第３ｎ＋ｊの比較回路は、前記自己の識別コードのｎ＋ｊビット目の値と前記他の機能ユニットの識別コードのｊビット目の値をＥＯＲ処理する第３ｎ＋ｊのＥＯＲ回路で構成されることを特徴とする付記３又は４記載の機能ユニット。
【０１３３】
（付記６）前記第１の判定回路は、第１、第２、…、第４ｎのＥＯＲ回路の出力をＯＲ処理する第１のＯＲ回路で構成され、前記第２の判定回路は、第ｉのＥＯＲ回路の出力と前記第２ｎ＋ｉのＥＯＲ回路の出力をＡＮＤ処理する第ｉのＡＮＤ回路と、第ｊのＥＯＲ回路の出力と第３ｎ＋ｊのＥＯＲ回路の出力をＡＮＤ処理する第２ｎ＋ｊのＡＮＤ回路と、第ｎ＋ｊのＥＯＲ回路の出力と第２ｎ＋ｊのＥＯＲ回路の出力をＡＮＤ処理する第３ｎ＋ｊのＡＮＤ回路を備えることを特徴とする付記５記載の機能ユニット。
【０１３４】
（付記７）前記ｎは２以上の整数であり、前記判定部は、更に、第ｊ、第ｊ＋ｎ、第ｊ＋２ｎ、第ｊ＋３ｎのＥＯＲ回路の出力をＡＮＤ処理する第４ｎ＋ｊのＡＮＤ回路と、第４ｎ＋１、第４ｎ＋２、…、第４ｎ＋ｎのＡＮＤ回路の出力をＯＲ処理する第２のＯＲ回路を備えることを特徴とする付記５記載の機能ユニット。
【０１３５】
（付記８）第ｉの比較回路は、前記自己の識別コードのｉビット目の値と前記他の機能ユニットの識別コードのｉビット目の値をＥＮＯＲ処理する第ｉのＥＮＯＲ回路で構成され、第２ｎ＋ｊの比較回路は、前記自己の識別コードのｊビット目の値と前記他の機能ユニットの識別コードのｎ＋ｊビット目の値をＥＮＯＲ処理する第２ｎ＋ｊのＥＮＯＲ回路で構成され、第３ｎ＋ｊの比較回路は、前記自己の識別コードのｎ＋ｊビット目の値と前記他の機能ユニットの識別コードのｊビット目の値をＥＮＯＲ処理する第３ｎ＋ｊのＥＮＯＲ回路で構成されることを特徴とする付記３又は４記載の機能ユニット。
【０１３６】
（付記９）前記第１の判定回路は、第１、第２、…、第４ｎのＥＮＯＲ回路の出力をＮＡＮＤ処理するＮＡＮＤ回路で構成され、前記第２の判定回路は、第ｉのＥＮＯＲ回路の出力と前記第２ｎ＋ｉのＥＮＯＲ回路の出力をＮＯＲ処理する第ｉのＮＯＲ回路と、第ｊのＥＮＯＲ回路の出力と第３ｎ＋ｊのＥＮＯＲ回路の出力をＮＯＲ処理する第２ｎ＋ｊのＮＯＲ回路と、第ｎ＋ｊのＥＮＯＲ回路の出力と第２ｎ＋ｊのＥＮＯＲ回路の出力をＮＯＲ処理する第３ｎ＋ｊのＮＯＲ回路を備えることを特徴とする付記８記載の機能ユニット。
【０１３７】
（付記１０）前記ｎは２以上の整数であり、前記判定部は、更に、第ｊ、第ｊ＋ｎ、第ｊ＋２ｎ、第ｊ＋３ｎのＥＮＯＲ回路の出力をＮＯＲ処理する第４ｎ＋ｊのＮＯＲ回路と、第４ｎ＋１、第４ｎ＋２、…、第４ｎ＋ｎのＮＯＲ回路の出力をＯＲ処理するＯＲ回路を備えることを特徴とする付記９記載の機能ユニット。
【０１３８】
（付記１１）前記識別コードは、コード長をｎ×２（但し、ｎは２以上の整数）ビット、コード形式をｎビットデータの２回連続繰り返しとするものであり、前記判定部は、前記他の機能ユニットが異機種であるか否かも判定することを特徴とする付記１記載の機能ユニット。
【図面の簡単な説明】
【０１３９】
【図１】本発明の第１実施形態の一部分を示す回路図である。
【図２】本発明の第１実施形態の第１機種の識別コード出力部の構成を示す回路図である。
【図３】本発明の第１実施形態の第２機種の識別コード出力部の構成を示す回路図である。
【図４】所定装置に本発明の第１実施形態の第１機種を２台実装した場合の一部分を示す回路図である。
【図５】図４の例の場合に識別コード比較部で比較される自他ユニットの識別コードの組合せを示す図である。
【図６】図４の例の場合における識別コードとＥＯＲ回路の出力と一致信号とビット故障信号と判定内容との関係を示す表図である。
【図７】本発明の第２実施形態の一部分を示す回路図である。
【図８】本発明の第２実施形態の第１機種の識別コード出力部の構成を示す回路図である。
【図９】本発明の第２実施形態の第２機種の識別コード出力部の構成を示す回路図である。
【図１０】本発明の第２実施形態の第３機種の識別コード出力部の構成を示す回路図である。
【図１１】本発明の第２実施形態の第４機種の識別コード出力部の構成を示す回路図である。
【図１２】所定装置に本発明の第２実施形態の第１機種を２台実装した場合の一部分を示す回路図である。
【図１３】図１２の例の場合に識別コード比較部で比較される自他ユニットの識別コードの組合せを示す図である。
【図１４】図１２の例の場合における識別コードとＥＯＲ回路の出力との関係を示す表図である。
【図１５】図１２の例の場合における識別コードと一致信号とビット故障信号と異機種混在信号と判定内容との関係を示す表図である。
【図１６】所定装置に本発明の第２実施形態の異機種を２台実装した場合における識別コードとＥＯＲ回路の出力との関係を分図して示す表図である。
【図１７】所定装置に本発明の第２実施形態の異機種を２台実装した場合における識別コードとＥＯＲ回路の出力との関係を分図して示す表図である。
【図１８】所定装置に本発明の第２実施形態の異機種を２台実装した場合における識別コードと一致信号とビット故障信号と異機種混在信号と判定内容との関係を分図して示す表図である。
【図１９】所定装置に本発明の第２実施形態の異機種を２台実装した場合における識別コードと一致信号とビット故障信号と異機種混在信号と判定内容との関係を分図して示す表図である。
【図２０】コード長を６ビット、コード形式を３ビットデータの２回連続繰り返しとする機種固有の識別コードを持たせる場合に識別コード比較部で比較すべき自他ユニットの識別コードの組合せを示す図である。
【図２１】従来の機能ユニットの一例の一部分を示す回路図である。
【図２２】所定装置に図２１に示す従来の機能ユニットを２台実装した場合の一部分を示す回路図である。
【符号の説明】
【０１４０】
１…識別コード出力部
２、３…識別コード出力端子
４、５…識別コード入力端子
６…識別コード比較部
７…判定部
８…Ｄ１出力部
９…Ｄ２出力部
１０、１１…ノード
１２、１３…ＥＯＲ回路
１４…ＯＲ回路
１５、１６…従来の機能ユニット
１７…バックパネル
１８…識別コード出力部
１９、２０…識別コード出力端子
２１、２２…識別コード入力端子
２３…識別コード比較部
２４…判定部
２５…Ｄ１出力部
２６…Ｄ２出力部
２７、２８…ノード
２９〜３２…ＥＯＲ回路
３３…ＯＲ回路
３４〜３７…ＡＮＤ回路
３８、３９…抵抗
４０、４１…本発明の第１実施形態の第１機種
４２…バックパネル
４３…識別コード出力部
４４〜４７…識別コード出力端子
４８〜５１…識別コード入力端子
５２…識別コード比較部
５３…判定部
５４…Ｄ１出力部
５５…Ｄ２出力部
５６…Ｄ３出力部
５７…Ｄ４出力部
５８〜６１…ノード
６２〜６９…ＥＯＲ回路
７０…ＯＲ回路
７１〜８０…ＡＮＤ回路
８１…ＯＲ回路
８３〜８６…抵抗
８７、８８…本発明の第２実施形態の第１機種
８９…バックパネル
【図１】
2007066230.tif 000003
【図２】
2007066230.tif 000004
【図３】
2007066230.tif 000005
【図４】
2007066230.tif 000006
【図５】
2007066230.tif 000007
【図６】
2007066230.tif 000008
【図７】
2007066230.tif 000009
【図８】
2007066230.tif 000010
【図９】
2007066230.tif 000011
【図１０】
2007066230.tif 000012
【図１１】
2007066230.tif 000013
【図１２】
2007066230.tif 000014
【図１３】
2007066230.tif 000015
【図１４】
2007066230.tif 000016
【図１５】
2007066230.tif 000017
【図１６】
2007066230.tif 000018
【図１７】
2007066230.tif 000019
【図１８】
2007066230.tif 000020
【図１９】
2007066230.tif 000021
【図２０】
2007066230.tif 000022
【図２１】
2007066230.tif 000023
【図２２】
2007066230.tif 000024