(57)【要約】【課題】表示装置に用いられるパッシベーション膜の有無を電気的に検出する。【解決手段】ＳＴＶパッド、ＣＫＶ１パッド、ＣＫＶ２パッド、ＶＤＤパッドから上述の所定の信号や電源電圧を印加して、垂直駆動回路１３０を動作させ、ＶＯＵＴパッドの出力信号を測定する。パッシベーション膜１５がある場合には、第１の端子５６と第２の端子５７は絶縁されているので、ＶＯＵＴパッドには垂直駆動回路１３０から正常な出力信号ＶＯＵＴが得られる。一方、パッシベーション膜１５が無い場合には、第１の端子５６と第２の端子５７は短絡されているので、正常な出力信号ＶＯＵＴが得られない。よって、ＶＤＤパッドの出力信号ＶＯＵＴの測定結果によって、パッシベーション膜１５の有無を電気的に検出することができる。【選択図】  図５
2007025414.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に積層して形成されるパッシベーション膜及び平坦化膜と、
前記平坦化膜上に形成され、前記薄膜トランジスタのドレインと接続された画素電極とを備える表示装置の検査方法において、
前記パッシベーション膜の上層に形成された第１の端子及び第２の端子と、前記第１の端子及び前記第２の端子とそれぞれ部分的に重畳して形成され、前記パッシベーション膜の下層に形成された短絡パッドとを備えたパッシベーション膜検出素子を前記基板上に設け、
前記パッシベーション膜が形成されていない場合には、前記第１の端子及び前記第２の端子が前記短絡パッドを介して短絡され、前記パッシベーション膜が形成されている場合には、前記第１の端子及び前記第２の端子が前記パッシベーション膜を介して絶縁されることにより、前記パッシベーション膜の有無を電気的に検出することを
特徴とする表示装置の検査方法。
【請求項２】
前記基板上に前記薄膜トランジスタで構成された電子回路を形成し、前記第１の端子に前記電子回路に供給される電源電圧又は接地電圧を印加し、前記第２の端子に前記電子回路の出力信号を印加し、前記第１の端子からの出力信号の測定結果に応じて、前記パッシベーション膜の有無を電気的に検出することを特徴とする請求項１に記載の表示装置の検査方法。
【請求項３】
前記第１の端子及び前記第２の端子は前記画素電極と同一のレイヤーで形成され、前記短絡パッドは前記薄膜トランジスタのゲート電極と同一のレイヤーで形成されたことを特徴とする請求項１又は請求項２に記載の表示装置の検査方法。
【請求項４】
前記短絡パッドを覆って前記平坦化膜が形成され、この平坦化膜にコンタクトホールが形成されており、前記パッシベーション膜が形成されていない場合に、前記コンタクトホールを介して、前記第１の端子及び前記第２の端子が前記短絡パッドに電気的に接続されることを特徴とする請求項３に記載の表示装置の検査方法。
【請求項５】
前記画素電極は透明電極膜と反射膜とから成り、前記コンタクトホール内に前記反射膜が形成され、この反射膜を覆って前記第１の端子及び前記第２の端子が形成されていることを特徴とする請求項４に記載の表示装置の検査方法。
【請求項６】
前記パッシベーション膜検出素子は、前記基板のスクライブブレークラインより外側の領域に配置し、検査終了後に、前記スクライブブレークラインに沿って、前記基板のスクライブブレークを行うことにより、前記パッシベーション膜検出素子を切り離すことを特徴とする請求項１、２、３、４、５に記載の表示装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを備えた表示装置の検査方法に関する。
【背景技術】
【０００２】
一般にアクティブマトリクス型の液晶表示装置は、複数の画素毎に、薄膜トランジスタ（以下、ＴＦＴと称する）と、このＴＦＴに接続された画素電極が形成されたＴＦＴ基板を備え、このＴＦＴ基板と対向基板との間に液晶が封入される。ＴＦＴ基板上には各種の膜が成膜されているが、近年、液晶表示装置の信頼性向上のために、画素電極とメタル配線（ＴＦＴに接続されたデータライン等）との間に、平坦化膜（例えば、感光性有機材料から成る膜）の他に、パッシベーション膜（例えば、ＳｉＮＸから成る膜）が成膜されるようになっている。
【特許文献１】特開平１１−１０９４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、製造工程のトラブルによりパッシベーション膜の成膜工程が抜けてしまった場合には、ＴＦＴ基板は外観上では正常のＴＦＴ基板との識別が困難である。また、このパッシベーション膜は水分等をブロックして信頼性の向上を図るための膜であるため、このパッシベーション膜が無くても、液晶パネルに内蔵される駆動回路等の電子回路はパネル検査時には正常に動作し、液晶表示についても正常に行われてしまう。
【０００４】
このため、従来はパネル検査時にはパッシベーション膜が形成されていない欠陥液晶パネルの発見は困難であり、信頼性が低下した欠陥液晶パネルが後工程に回されたり、市場に出荷されるおそれがあった。
【課題を解決するための手段】
【０００５】
そこで、本発明の表示装置の検査方法は、上述の課題を解決するために、パッシベーション膜の有無を電気的に検出することを可能にしたものであり、基板と、この基板上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に積層して形成されるパッシベーション膜及び平坦化膜と、前記平坦化膜上に形成され、前記薄膜トランジスタのドレインと接続された画素電極とを備える表示装置の検査方法において、前記パッシベーション膜の上層に形成された第１の端子及び第２の端子と、前記第１の端子及び前記第２の端子とそれぞれ部分的に重畳して形成され、前記パッシベーション膜の下層に形成された短絡パッドとを備えたパッシベーション膜検出素子を前記基板上に設け、前記パッシベーション膜が形成されていない場合には、前記第１の端子及び前記第２の端子が前記短絡パッドを介して短絡され、前記パッシベーション膜が形成されている場合には、前記第１の端子及び前記第２の端子が前記パッシベーション膜を介して絶縁されることにより、前記パッシベーション膜の有無を電気的に検出することを特徴とするものである。
【発明の効果】
【０００６】
本発明の表示装置の検査方法によれば、基板上に設けたパッシベーション膜検出素子を用いて、パッシベーション膜の有無を電気的に検出することができる。これにより、パッシベーション膜が形成されていない欠陥液晶パネルが後工程に回されたり、市場に出荷されることが防止される。
【発明を実施するための最良の形態】
【０００７】
本発明の実施形態に係る液晶表示装置の検査方法は、ＴＦＴ基板上に形成されるパッシベーション膜の有無を電気的に検出するものであるが、まず、その前提となる液晶パネルの全体的な構成について説明する。図１に示すように、ＴＦＴ基板１０上にマトリクス状に配置された複数の画素を備え、各画素は、薄膜トランジスタ１１０（以下、ＴＦＴ１１０という。）、液晶ＬＣ及び保持容量Ｃscを有している。なお、図１は図示の簡単のために、２行２列の画素だけを示している。
【０００８】
ＴＦＴ１１０のゲートには、行方向に延びたゲートライン１２０が接続され、そのドレインには、列方向に延びたデータライン１２１が接続されている。各行のゲートライン１２０には薄膜トランジスタで構成された垂直駆動回路１３０からゲート走査信号が順次供給され、これに応じてＴＦＴ１１０がオンする。また、データライン１２１には薄膜ト  ランジスタで構成された水平駆動回路１４０からのドレイン走査信号に応じて、ビデオ信号が供給され、ＴＦＴ１１０を通して液晶ＬＣに印加される。保持容量ＣscはＴＦＴ１１０を通して供給されるビデオ信号を保持するために用いられる。保持容量Ｃscはゲートライン１２０と同じ方向に延びる保持容量ライン１２２に接続されている。
【０００９】
図２は透過型の液晶表示装置の１画素の断面図である。図３は半透過型の液晶表示装置の１画素の断面図である。図４は、透過型の液晶表示装置と半透過型の液晶表示装置の製造工程を説明する図である。
【００１０】
まず、透過型の液晶表示装置の１画素の構造及び製造方法について図２及び図４を参照して説明する。ガラス基板等の絶縁基板から成る第１の基板１０（ＴＦＴ基板）上に、プラズマＣＶＤによりＳｉＯ２膜等の絶縁膜から成るバッファ膜１１が形成される。このバッファ膜１１上にアモルファスシリコン膜が５０ｎｍ程度の厚さに形成され、このアモルファスシリコン膜はレーザーアニール等の加熱処理により、結晶化されてポリシリコン膜となる。そして、このポリシリコン膜をパターニングしてＴＦＴ１１０の能動層１２が形成される。
【００１１】
この能動層１２を被覆するように、プラズマＣＶＤによりＳｉＯ２膜等から成るゲート絶縁膜１３が形成される。能動層１２上にゲート絶縁膜１３を介してゲート電極Ｇ（ゲートライン１２０）が形成され、これと同時に、能動層１２にゲート電極Ｇと隣接して、保持容量ライン１２２が形成される。ゲート電極Ｇ及び保持容量ライン１２２は例えばクロムやモリブデンで形成される。そして、このゲート電極Ｇ及び保持容量ライン１２２を被覆するように、プラズマＣＶＤによりＳｉＯ２膜／ＳｉＮＸ等から成る層間絶縁膜１４が形成される。ＴＦＴ１１０のソース１２ｓ及びドレイン１２ｄ上の層間絶縁膜１４にはコンタクトホールが開口され、それぞれソース１２ｓ、ドレイン１２ｄにコンタクトする、アルミニウム等から成るソース電極Ｓ（データライン１２１）、ドレイン電極Ｄが形成される。この上に、ＳｉＮＸ等から成るパッシベーション膜１５が形成される。ソース電極Ｓ上のパッシベーション膜１５には第１のコンタクトホールＨ１が開口される。
【００１２】
そして、パッシベーション膜１５上に積層して、例えば、感光性有機材料から成る平坦化膜１６が形成される。ソース電極Ｓ上の平坦化膜１６に第２のコンタクトホールＨ２が開口される。そして、第１及び第２のコンタクトホールＨ１，Ｈ２を介して、ソース電極Ｓにコンタクトし、平坦化膜１６上に延びた、ＩＴＯ等から成る透明画素電極膜１７が形成される。
【００１３】
一方、第１の基板１０に対向して、ガラス基板等の絶縁基板から成る第２の基板２０（対向基板）が配置される。第２の基板２０の第１の基板１０に対向する表面には、カラーフィルター膜２１及びＩＴＯ等から成る対向透明電極膜２２が形成されている。そして、第１の基板１０と第２の基板２０とは、不図示の接着剤で貼りあわされ、それらの基板の間に液晶ＬＣが封入される。後述するパッシベーション膜１５の有無の検査は、透明画素電極膜１７が形成された後であって、第１の基板１０と第２の基板２０の貼り合わせ前に行われる。
【００１４】
次に、半透過型の液晶表示装置の１画素の構造及び製造方法について図３及び図４を参照して説明する。半透過型の液晶表示装置では、１画素の中に、透過領域と反射領域が存在する。反射領域では、透明画素電極膜１７の下層に反射膜１８が形成される。また、反射膜１８に対向して、第２の基板２０の表面には透明材料から成る凸部２３が形成され、その分液晶ＬＣの厚さが薄くなっている。半透過型の液晶表示装置製造方法については、パッシベーション膜１５の成膜までは透過型のものと共通である。パッシベーション膜１５の成膜後に、平坦化膜１６が形成され、平坦化膜１６に第２のコンタクトホールＨ２が開口される。次に、反射膜１８が成膜、パターニングされる。その後、パッシベーション膜１５に第１のコンタクトホールＨ１が形成される。以下は、半透過型の液晶表示装置の製造工程と共通である。
【００１５】
次に、パッシベーション膜１５を電気的に検出するための構成について詳しく説明する。図５は第１の基板１０上に形成されたパッシベーション膜検出素子５０の平面図（パターン図）、図６は検出回路のブロック図である。図７は、透過型の液晶表示装置の場合において、図５のＸ−Ｘ線に沿った断面図である。図８は透過型の液晶表示装置の場合において、図５のＹ−Ｙ線に沿った断面図である。
【００１６】
図５に示すように、第１の基板１０は、スクライブブレーク工程によって個々の液晶パネルに分断される前においては複数の液晶パネルが形成された大板の状態であり、この第１の基板１０上には、画素領域や駆動回路等が形成される液晶パネル領域、半導体チップやＦＰＣが実装されるＣＯＧ／ＦＰＣ実装領域、Ｓ／Ｂライン（スクライブブレークライン）に沿ったスクライブブレークによって液晶パネル領域から切り離される外部領域がある。なお、液晶パネル領域及び外部領域には前記平坦化膜１６が存在するが、ＣＯＧ／ＦＰＣ実装領域には実装の都合上、平坦化膜１６が存在していない。
【００１７】
パッシベーション膜検出素子５０は、第１の基板１０の外部領域に配置することが好ましい。そのように配置することで、パッシベーション膜検出素子５０によるパッシベーション膜の検出工程後は、パッシベーション膜検出素子５０は第１の基板１０のスクライブブレークによって液晶パネル領域から切り離され、液晶パネルの動作に影響しないからである。
【００１８】
液晶パネル領域の垂直駆動回路１３０は基本的にはシフトレジスタから構成されている。ＣＯＧ／ＦＰＣ実装領域には、垂直駆動回路１３０からの出力信号ＶＯＵＴが出力されるＶＯＵＴパッド、垂直駆動回路１３０へ供給される垂直スタートパルスＳＴＶが印加されるＳＴＶパッド、垂直駆動回路１３０へ供給される垂直クロックＣＫＶ１が印加されるＣＫＶ１パッド、垂直駆動回路１３０へ供給される垂直クロックＣＫＶ２（ＣＫＶ１の反転クロック）が印加されるＣＫＶ２パッド及び垂直駆動回路１３０へ供給されるＶＤＤパッドが並設されている。これらのＶＯＵＴパッド、ＳＴＶパッド、ＣＫＶ１パッド、ＣＫＶ２パッド、ＶＤＤパッドは、それぞれ配線５１、５２、５３、５４、５５を介して垂直駆動回路１３０に接続されている。配線５１、５２、５３、５４、５５はいずれもゲート電極Ｇと同一のレイヤー、すなわち、ゲート電極Ｇと同一材料、同一工程にて形成される。
【００１９】
ＶＤＤパッドは、図７に示すように、透明画素電極１７と同一材料、同一工程にて形成された第１の端子５６と、第１の端子５６と配線５５の間の電気的導通を介在する導電膜５８とから構成される。導電膜５８はＴＦＴ１１０のソース電極Ｓ及びドレイン電極Ｄと同一のレイヤー、すなわち、ソース電極Ｓ及びドレイン電極Ｄと同一材料、同一工程にて形成される。
【００２０】
第１の端子５６は図５及び図８に示すように、ＣＯＧ／ＦＰＣ実装領域からＳ／Ｂラインを横断して外部領域に延び、さらに短絡パッド５９の方向へ９０°屈曲して、短絡パッド５９の右側からその一部上に延在している。一方、ＶＯＵＴパッドもＶＤＤパッドと同じ構造を有しており、透明画素電極１７と同一のレイヤー、すなわち、透明画素電極１７と同一材料、同一工程にて形成された第２の端子５７は、ＣＯＧ／ＦＰＣ実装領域からＳ／Ｂラインを横断して外部領域に延び、さらに短絡パッド５９の方向へ９０°屈曲して、短絡パッド５９の左側からその一部上に延在している。短絡パッド５９は、ＴＦＴ１１０のソース電極Ｓ及びドレイン電極Ｄと同一のレイヤー、すばわち、ソース電極Ｓ及びドレイン電極Ｄと同一材料、同一工程にて形成される。
【００２１】
パッシベーション膜１５がある場合、図８（Ａ）に示すように、短絡パッド５９はパッシベーション膜１５及び平坦化膜１６によって覆われる。短絡パッド５９の右側上の平坦化膜１６には第３のコンタクトホールＨ３が開口され、この第３のコンタクトホールＨ３は第１の端子５６で覆われる。また、短絡パッド５９の左側上の平坦化膜１６には第４のコンタクトホールＨ４が開口され、この第４のコンタクトホールＨ４は第２の端子５７で覆われる。この場合には、短絡パッド５９はパッシベーション膜１５によって覆われた状態なので、第１の端子５６と第２の端子５７はパッシベーション膜１５の介在によって絶縁されている。
【００２２】
一方、製造工程のトラブルによりパッシベーション膜１５が無い場合には、図８（Ｂ）に示すように、第１の端子５６は第３のコンタクトホールＨ３を介して短絡パッド５９の右側に電気的に接続され、第２の端子５７は第４のコンタクトホールＨ４を介して短絡パッド５９の左側に電気的に接続される。これにより、第１の端子５６と第２の端子５７とは短絡パッド５９を介して短絡される。
【００２３】
なお、短絡パッド５９を平坦化膜１６で覆っているのは、パッシベーション膜１５が無い場合（図８（Ｂ））には、平坦化膜１６が感光性有機材料から成る場合、そのパターニング時に平坦化膜１６の現像液に晒されて、腐蝕（電池反応による腐蝕）により短絡パッド５９のパターンが消失し、パッシベーション膜１５の電気的検出が不可能になるのを防止するためである。
【００２４】
したがって、ＳＴＶパッド、ＣＫＶ１パッド、ＣＫＶ２パッド、ＶＤＤパッドから上述の所定の信号や電源電圧を印加して、垂直駆動回路１３０を動作させ、ＶＯＵＴパッドの出力信号を測定すると、パッシベーション膜１５がある場合には、第１の端子５６と第２の端子５７は絶縁されているので、ＶＯＵＴパッドには垂直駆動回路１３０から正常な出力信号ＶＯＵＴ、すなわち、垂直スタートパルスＳＴＶを垂直クロックＣＫＶ１，ＣＫＶ２に基づいてシフトしたクロック信号Ｇｎが得られる。
【００２５】
一方、パッシベーション膜１５が無い場合には、第１の端子５６と第２の端子５７は短絡されているので、ＶＯＵＴパッドには垂直駆動回路１３０から正常な出力信号ＶＯＵＴが得られない。このようにして、ＶＤＤパッドの出力信号ＶＯＵＴの測定結果によって、パッシベーション膜１５の有無を電気的に検出することができる。
【００２６】
上述したパッシベーション膜１５の有無を電気的検出工程は、ＴＦＴ基板（第１の基板１０）の完成後に行われるＴＦＴ基板上の各種の電子回路の動作試験と同時に行うことができる。また、上述したパッシベーション膜１５の有無を電気的検出工程では、垂直駆動回路１３０を利用しているが、水平駆動回路１４０を利用してもよい。
【００２７】
パッシベーション膜１５の有無を電気的検出工程により、パッシベーション膜１５が無いと判明した場合には、そのＴＦＴ基板を廃棄するなどして、後工程に回されることが防止される。一方、パッシベーション膜１５の有無を電気的検出工程で異常がなかった場合には、ＴＦＴ基板は後工程に回され、第２の基板１０との貼り合わせの工程、スクライブブレーク工程等を経て、液晶パネルとして完成される。
【００２８】
また、半透過型の液晶表示装置の場合も同様であるが、図９に示すように、第３及び第４のコンタクトホールＨ３，Ｈ４内に反射膜６０を形成し、この反射膜６０を覆うように第１の端子５６及び第２の端子５７を形成することが好ましい。これはパッシベーション膜１５が無い場合（図９（Ｂ））には、反射膜６０のパターニング時に短絡パッド５９がエッチング液によってエッチングされ、短絡パッド５９のパターンが消失し、パッシベーション膜１５の電気的検出が不可能になるのを防止するためである。
【００２９】
なお、上述の実施形態ではＶＤＤパッドとＶＯＵＴパッドとを用いてパッシベーション膜検出素子５０を構成しているが、ＶＤＤパッドの代わりに他の信号が印加されるパッド、例えば接地電圧が印加されるＶＳＳパッドを用いても良い。
【図面の簡単な説明】
【００３０】
【図１】液晶パネルの全体的な構成を示す図である。
【図２】透過型の液晶表示装置の１画素の断面図である。
【図３】半透過型の液晶表示装置の１画素の断面図である。
【図４】透過型の液晶表示装置と半透過型の液晶表示装置の製造工程を説明する図である。
【図５】パッシベーション膜検出素子５０の平面図である。
【図６】検出回路のブロック図である。
【図７】透過型の液晶表示装置において、図５のＸ−Ｘ線に沿った断面図である。
【図８】透過型の液晶表示装置において、図５のＹ−Ｙ線に沿った断面図である。
【図９】半透過型の液晶表示装置において、図５のＹ−Ｙ線に沿った断面図である。
【符号の説明】
【００３１】
１０  ＴＦＴ基板（第１の基板）  １１  バッファ膜        １２  能動層
１２ｄ  ドレイン        １２ｓ  ソース                  １３  ゲート絶縁膜
１４  層間絶縁膜          １５  パッシベーション膜      １６  平坦化膜
１７  透明画素電極膜            １８  反射膜            ２０  第２の基板
２１  カラーフィルター膜        ２２  対向透明電極膜    ２３  凸部
５０  パッシベーション膜検出素子                  ５１〜５５  配線
５６  第１の端子          ５７  第２の端子              ５８  導電膜
５９  短絡パッド        １１０  薄膜トランジスタ      １２０  ゲートライン
１２１  データライン    １２２  保持容量ライン
１３０  垂直駆動回路    １４０  水平駆動回路  
Ｃsc  保持容量            Ｇｎ  クロック信号            ＬＣ  液晶
Ｇ    ゲート電極          Ｄ  ドレイン電極                Ｓ  ソース電極  
Ｈ１  第１のコンタクトホール    Ｈ２  第２のコンタクトホール
Ｈ３  第３のコンタクトホール    Ｈ４  第４のコンタクトホール
【図１】
2007025414.tif 000003
【図２】
2007025414.tif 000004
【図３】
2007025414.tif 000005
【図４】
2007025414.tif 000006
【図５】
2007025414.tif 000007
【図６】
2007025414.tif 000008
【図７】
2007025414.tif 000009
【図８】
2007025414.tif 000010
【図９】
2007025414.tif 000011