(57)【要約】【課題】製造時間を短縮できる半導体装置を提供する。【解決手段】まず、ステップＳ１において、１２７ビット長の元データ（ビット列）［１２６：０］が入力される。次に、ステップＳ２へ進み、ステップＳ１で入力されたビット列［１２６：０］のうち”１”であるビットが半分より多い（すなわち６４個以上）であるかどうかを判定する。そして、６４個以上である場合にはステップＳ３へ進む。次に、ステップＳ３において、ビット列［１２６：０］を反転させるとともに、反転ビットであるビット［１２７］＝１とする。そして、ステップＳ５へ進む。次に、ステップＳ５において、ビット列［１２６：０］およびビット［１２７］にそれぞれ対応するヒューズをＬＴする。【選択図】図５
2007323786.tif 000002
【特許請求の範囲】
【請求項１】
所定数個のビットからなるデータの記録を行うために前記所定数個のヒューズを含むヒューズ群において各前記ヒューズを各前記ビットに対応させて切断する半導体装置であって、
前記ヒューズ群は、前記記録における前記データの反転を示す反転ヒューズをさらに含み、
前記ヒューズ群のうち切断すべき第１ヒューズの個数が前記所定数の半分より多い場合には、前記第１ヒューズは切断せず前記反転ヒューズを切断するとともに前記ヒューズ群から前記第１ヒューズおよび前記反転ヒューズを除いた第２ヒューズを切断する
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記ヒューズ群は、
前記反転ヒューズの対象となる第１ヒューズ群と、
前記反転ヒューズの対象とならない第２ヒューズ群と
を有する半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記反転ヒューズは、第１反転ヒューズおよび第２反転ヒューズを少なくとも有し、
前記ヒューズ群は、前記第１反転ヒューズの対象となる第３ヒューズ群および前記第２反転ヒューズの対象となる第４ヒューズ群
を少なくとも有する半導体装置。
【請求項４】
請求項２に記載の半導体装置であって、
前記反転ヒューズは、第１反転ヒューズおよび第２反転ヒューズを少なくとも有し、
前記第１ヒューズ群は、前記第１反転ヒューズの対象となる第３ヒューズ群および前記第２反転ヒューズの対象となる第４ヒューズ群
を少なくとも有する半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかに記載の半導体装置であって、
前記データは、ＳＯＣにおけるセキュアＩＤである
半導体装置。
【請求項６】
請求項１乃至請求項５のいずれかに記載の半導体装置であって、
前記データは、メモリセルアレイにおける不良セルのアドレスである
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ヒューズ切断型のデータ記録手段を有する半導体装置において製造時間を短縮するための技術に関する。
【背景技術】
【０００２】
従来から、ＳＯＣ（System on Chip）においてセキュア機能を実現するために、ＳＯＣ毎にユニークＩＤを搭載する手法が行われている（例えば、特許文献１）。
【０００３】
このユニークＩＤは、フラッシュＲＯＭやＨＤＤには記録できるが、通常のＣＭＯＳプロセスで製造されるＳＯＣに搭載されるメモリには記録することが困難である。従って、一般的なＳＯＣの製造方法においては、アセンブリ工程の前のウェハテスト工程において、レーザトリミング（以下では単にＬＴとも呼ぶ）等でヒューズを切断することによりユニークＩＤを作り込む手法が用いられる。
【０００４】
このユニークＩＤは、セキュア機能を実現するためにユニーク性が必要であるので、一般的には、製造工程で使用されるロット番号、ウエハ番号、ウエハ上のチップ位置および製造年月日などのチップ情報で構成される。そして、このチップ情報を、ｎ（自然数）個のビット値としてビットＡ０〜Ａｎ−１に対応させ、ｎ個のヒューズを有するヒューズボックスにおいて、各ヒューズをビットＡ０〜Ａｎ−１に応じて切断する（例えば、”１”なら切断し”０”なら切断しない）。
【０００５】
【特許文献１】特開２００３−１０１５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、ユニークＩＤは、チップ情報をビット値としてヒューズに対応させたものであるので、１枚のウエハにおいて、形成されるチップ数が増えると、ヒューズ数も増える。従って、微細化や大口径化が進むほど、ＬＴを行う時間が長くなる。例えば、１枚のウエハに４０００個のチップが形成可能である場合に、１個のチップに１２８個のヒューズが設けられ(１２８ビット)その半分の６４個が切断されるとすると、この１枚のウエハにおいては、６４×４０００＝２５６０００回ものＬＴが必要となる。よって、ＳＯＣ等の半導体装置における製造時間が長くなってしまうという問題点があった。
【０００７】
本発明は以上の問題点を解決するためになされたものであり、製造時間を短縮できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、所定数個のビットからなるデータの記録を行うために所定数個のヒューズを含むヒューズ群において各ヒューズを各ビットに対応させて切断する半導体装置であって、ヒューズ群は、記録におけるデータの反転を示す反転ヒューズをさらに含み、ヒューズ群のうち切断すべき第１ヒューズの個数が所定数の半分より多い場合には、第１ヒューズは切断せず反転ヒューズを切断するとともにヒューズ群から第１ヒューズおよび反転ヒューズを除いた第２ヒューズを切断する。
【発明の効果】
【０００９】
本発明に係る半導体装置は、所定数個のビットからなるデータの記録を行うために所定数個のヒューズを含むヒューズ群において各ヒューズを各ビットに対応させて切断する半導体装置であって、ヒューズ群は、記録におけるデータの反転を示す反転ヒューズをさらに含み、ヒューズ群のうち切断すべき第１ヒューズの個数が所定数の半分より多い場合には、第１ヒューズは切断せず反転ヒューズを切断するとともにヒューズ群から第１ヒューズおよび反転ヒューズを除いた第２ヒューズを切断する。従って、データの記録におけるレーザトリミング回数を減らすことができる。よって、製造時間を短縮できる。
【発明を実施するための最良の形態】
【００１０】
本発明に係る半導体装置は、ユニークＩＤ等のデータを表すビット列において、反転ビットを設け他のビットの反転／非反転を示すことにより全体のビット数を低減させることを特徴とする。これにより、ヒューズを切断するためにレーザトリミングを行う回数（ＬＴ回数）を低減させることが可能となる。以下、図面を用いて、各実施の形態について詳細に説明する。
【００１１】
＜実施の形態１＞
図１は、実施の形態１に係るＳＯＣ（System on Chip）１００の構成を示すブロック図である。
【００１２】
図１に示されるように、ＳＯＣ１００は、ヒューズボックス１０とＭＰＵ２０とＩ／Ｆ（インターフェース）３０とを備えている。ヒューズボックス１０は、ユニークＩＤを記録する複数個のヒューズ（図１では示さない）を有しており、各ヒューズは、ユニークＩＤの各ビットに対応している。ＭＰＵ２０は、レジスタ２１とメモリ２２とを有している。
【００１３】
図１において、ヒューズボックス１０に記録されたユニークＩＤは、ＭＰＵ２０のレジスタ２１に読み出され、Ｉ／Ｆ３０を介して外部装置２００へ転送される。あるいは、レジスタ２１に読み出されたユニークＩＤは、レジスタ２１からメモリ２２へ格納され加工された後に、再度レジスタ２１に読み出されＩ／Ｆ３０を介して外部装置２００へ転送されてもよい。
【００１４】
図２は、図１のヒューズボックス１０の構成を示すブロック図である。ヒューズボックス１０は、（ｎ＋１）個（ｎ：自然数）のヒューズ１１を内蔵しており、１個の入力端子ＰＯＲおよび（ｎ＋１）個の出力端子Ａ０〜Ａｎが設けられている。
【００１５】
図３（ａ）は、図２のヒューズボックス１０における入力端子ＰＯＲおよび出力端子Ａ０〜Ａｎの信号を示す図である。図３（ａ）に示されるように、入力端子ＰＯＲにおける入力信号が０のときは、出力端子Ａ０〜Ａｎにおける出力信号は不定状態となり、入力端子ＰＯＲにおける入力信号が１のときは、出力端子Ａ０〜Ａｎにおける出力信号は、記録されたデータすなわちユニークＩＤに対応するビット列となる。すなわち、図３（ｂ）に示されるように、ヒューズ１１が切断されていなければＡｉ（０≦ｉ≦ｎ）は”０”となり、図３（ｃ）に示されるように、ヒューズ１１が切断されていればＡｉ（０≦ｉ≦ｎ）は”１”となる。
【００１６】
図４は、図２のヒューズボックス１０に記録されるビット列（ユニークＩＤ）において、反転ビットの有効性を示す模式図である。
【００１７】
図４（ａ）においては、３２ビット長のビット列Ａが示されている。ビット列Ａは、３２ビットのうち、２２ビットが”１”であり（本発明に係る第１ヒューズに対応する）、１０ビットが”０”である。従って、３２個のヒューズ１１のうち２２個を切断する必要があるので、ＬＴ回数は２２回となる。
【００１８】
また、図４（ｂ）においては、３２ビット長のビット列に対して１ビットの反転ビットを加えた計３３ビット長のビット列Ｂが示されている。ビット列Ｂは、ビット列Ａの各ビットを反転させるとともに、反転を示す反転ビットを”１”としたものである。すなわち、ビット列Ｂは、ビット列Ａと同じ値を、反転ビットを”１”とすることにより異なる形式で表したものである。ビット列Ｂにおいては、１０ビットが”１”であり（本発明に係る第２ヒューズに対応する）、２２ビットが”０”である。従って、３３個のヒューズ１１のうち１１個（上記の１０ビットに反転ビットの１ビットを加えたもの）を切断する必要があるので、ＬＴ回数は１１回となる。
【００１９】
すなわち、ビット列Ａにおいて、”１”であるビットの数が全体のビットの数の半分より多い場合には、反転を示す反転ビットを設けこの反転ビットを”１”とすることによりビット列Ｂで表した方がＬＴ回数を少なくすることが可能となる。
【００２０】
図５は、ヒューズボックス１０が１２８個（１２８ビット）のヒューズ１１を内蔵している場合における図１のＳＯＣ１００の製造方法の一工程（ユニークＩＤ記録工程）を示すフローチャートである。この１２８ビット長のビット列［１２７：０］においては、ビット［１２７］が反転ビットであるものとする。
【００２１】
まず、ステップＳ１において、ＭＰＵ２０に、１２７ビット長の元データ（ビット列）［１２６：０］が入力される。
【００２２】
次に、ステップＳ２へ進み、ＭＰＵ２０は、ステップＳ１で入力されたビット列［１２６：０］のうち”１”であるビットが半分より多い（すなわち６４個以上）であるかどうかを判定する。そして、６４個以上である場合にはステップＳ３へ進み、６４個未満である場合にはステップＳ４へ進む。
【００２３】
次に、ステップＳ３において、ＭＰＵ２０は、ビット列［１２６：０］を反転させるとともに、反転ビットであるビット［１２７］＝１とする。そして、ステップＳ５へ進む。
【００２４】
次に、ステップＳ４において、ＭＰＵ２０は、ビット列［１２６：０］を反転させることなく、反転ビットであるビット［１２７］＝０とする。そして、ステップＳ５へ進む。
【００２５】
次に、ステップＳ５において、ＭＰＵ２０は、ビット列［１２６：０］およびビット［１２７］にそれぞれ対応するヒューズをＬＴする。これにより、ＬＴ回数を少なくすることが可能となる。
【００２６】
すなわち、図５において、ビット列［１２７：０］は本発明に係るヒューズ群に対応しており、ビット［１２７］は本発明に係る反転ヒューズに対応している。
【００２７】
上記のビット列［１２６：０］がランダムなデータであると仮定すると、従来の半導体装置を用いた場合にはＬＴ回数の最大値は１２７回であるが、本実施の形態に係る半導体装置においては、ＬＴ回数の最大値を６４回に低減することができる（６４回を超える場合には、反転ビットを用いて反転させることにより６４回以下とすることができる）。例えば、図４においては、”１”は、ビット列Ａにおいては最大で８個が連続しているが、ビット列Ｂにおいては最大で４個が連続している。すなわち、反転ビットを用いて”１”の数を減らすことにより、データの連続性を低減させることができる。これにより、他者による解読を困難とすることができる。
【００２８】
図６は、８ビット長のビット列がランダムなデータである場合において反転ビットの有無に応じたビット変化率（ビットの値が”１”である割合）の差を示す図である。図６（ａ）は反転ビット無しの場合を、図６（ｂ）は反転ビット有りの場合を、それぞれ示している。
【００２９】
図６（ａ）に示されるように、反転ビット無しの場合には、変化ビット数（値が”１”であるビットの個数）は０から８までの値を取り得る。そして、変化ビット数がｋ（０≦ｋ≦８）となる確率は、8Ｃk／２８＝8Ｃk／２５６となるので、変化ビット数×確率で与えられるビット変化率の合計（期待値）は、１０２４／２５６＝４となる。
【００３０】
一方、図６（ｂ）に示されるように、反転ビット有りの場合には、変化ビット数は０から４までの値を取り得る（変化ビット数が５，６，７，８の場合には、反転することにより、変化ビット数は３，２，１，０となるので、これに反転ビットの１を加えることにより、変化ビット数は４，３，２，１となる）。確率は図６（ａ）と同様であるので、結局、変化ビット数×確率で与えられるビット変化率の合計（期待値）は、８３７／２５６＝３．２７となる。すなわち、反転ビットを設定することにより、ＬＴ回数を、３．２７／４＝８１．７５％に低減することが可能となる。
【００３１】
このように、本実施の形態に係る半導体装置によれば、反転ビットを用いて”１”の数を減らすことにより、ユニークＩＤ等の記録におけるＬＴ回数を減らすことができる。従って、製造時間を短縮できる。
【００３２】
また、データの連続性を低減させることができるので、他者により解読を困難とすることができる。上述したように、一般的なユニークＩＤとしてはチップ情報が用いられるので、他者により解読を困難とすることにより、チップ情報を秘匿することが可能となる。
【００３３】
また、本発明においては、チップ情報は、単にユニーク性を確保するために記録されるものであり、その内容自体が利用されるわけではない。従って、読み出しにおいては、その内容自体が必ずしも正確に復号される必要はない。よって、反転ビットが”１”である場合にも、必ずしも反転して読み出す必要はなく、秘匿性を高めるためには、寧ろ反転せずに読み出すことが好ましい（反転せずに読み出すことにしてもユニーク性は確保できる）。
【００３４】
なお、反転させたデータを反転前の値に復号する必要が生じる場合には、ハードウェアまたはソフトウェアのいずれかの手法により復号すればよい。
【００３５】
また、上述においては、ＳＯＣにユニークＩＤを記録させる場合について説明を行ったが、これに限らず、ヒューズを用いてデータ記録を行う全ての場合において、本発明は適用可能である。
【００３６】
すなわち、ＳＯＣに搭載されるメモリに限らず、他の製品においても、本発明は適用可能である。
【００３７】
また、ユニークＩＤに限らず、例えば図７に示されるように、メモリで一般に使用される、ヒューズを用いた冗長回路などでデータを記録する場合においても、本発明は適用可能である。図７に示される冗長回路３００は、メモリセルアレイ３１０と、行デコーダ３２０と、ビット線負荷３３０と、冗長（スペア）セル３４０と、冗長（スペア）行デコーダ３５０と、アドレスバッファ３６０と、比較器３７０と、プログラム回路３８０とを備えている。
【００３８】
図７において、アドレスバッファ３６０には、アクセスすべきメモリのアドレスを示すアドレス信号Ｓ１が入力される。アドレスバッファ３６０は、入力されたアドレス信号Ｓ１に基づき、入力アドレス信号Ｓ２を生成し、比較器３７０へ入力させる。また、プログラム回路３８０は、ヒューズ切断により予めプログラムされている不良アドレスに基づき、不良アドレス信号Ｓ３を生成し、比較器３７０へ入力させる。
【００３９】
比較器３７０は、入力された入力アドレス信号Ｓ２と不良アドレス信号Ｓ３とを比較し、これらが一致している場合には、行デコーダ３２０へ通常回路非活性化信号Ｓ４を入力させメモリセルアレイ３１０を非活性化させるとともに、冗長（スペア）行デコーダ３５０へ冗長回路活性化信号Ｓ５を入力させ冗長（スペア）セル３４０を活性化させる。すなわち、メモリセルアレイ３１０における不良セルを、プログラム回路３８０においてヒューズを切断し不良アドレスとしてプログラムしておくことにより、冗長（スペア）セル３４０に置き換えて救済している。このようなプログラム回路３８０における不良アドレスのプログラムにおいても、上述したようなユニークＩＤの記録と同様に、反転ビットを用いることにより、ＬＴ回数を低減することが可能となる。
【００４０】
なお、上述したように、記録されるデータがユニークＩＤである場合には、その内容自体が利用されるわけではないので、反転ビットが”１”である場合であっても必ずしも反転して読み出す必要はない。しかし、記録されるデータが冗長回路３００の不良アドレスである場合には、不良アドレスを正確に読み取る必要がある（正確に読み取らなければ正常なセルが冗長セル３４０に置き換えられてしまう）ので、反転ビットが”１”である場合には、データを反転して読み出す必要がある。
【００４１】
また、製品によっては、デバイス内部電圧やタイミング調整などをヒューズで調整する場合にあるが、このような場合においても、上述したユニークＩＤの記録や不良アドレスのプログラムと同様に、反転ビットを用いることにより、ＬＴ回数を低減することが可能となる。
【００４２】
＜実施の形態２＞
実施の形態１においては、１個の反転ビットを、１個のビット列からなるデータの全体に対して設定する場合について説明した。しかし、実際に扱うデータにおいては、”１”であるビットの割合が極めて小さい部分が含まれる場合があり、このような場合には、この部分を反転ビットの対象から外すことによりＬＴ回数をさらに低減できることがある。すなわち、１個の反転ビットを、１個のビット列からなるデータの一部のみに対して設定してもよい。
【００４３】
図８は、実施の形態２に係る半導体装置の製造方法の一工程（ユニークＩＤ記録工程）を示すフローチャートである。図８においては、ｎビット長のデータであるビット列［ｎ−１：０］に対して、反転ビットとしてビット［ｎ］が設けられる。このビット列［ｎ−１：０］は、ｍビット長のビット列［ｍ−１：０］と（ｎ−ｍ）ビット長のビット列［ｎ−１：ｍ］とに分けられ（ｍは（ｎ−１）以下の自然数）、反転ビットであるビット［ｎ］は、ビット列［ｎ−１：ｍ］のみを対象として設定されているものとする。すなわち、図８のフローチャートは、実施の形態１に係る図５のフローチャートにおいて、ステップＳ１’を追加し、ビット列［ｎ−１：０］のうちビット列［ｎ−１：ｍ］についてはステップＳ１からステップＳ２へ進むようにするとともに、ビット列［ｎ−１：０］のうちビット列［ｍ−１：０］についてはステップＳ１’から直接にステップＳ５へ進むようにするものである。
【００４４】
すなわち、図８において、ビット列［ｎ−１：ｍ］，［ｍ−１：０］は、それぞれ、本発明に係る第１乃至第２ヒューズ群に対応している。
【００４５】
例えば、図５においては、１２７ビット長のビット列［１２６：０］のうち”１”であるビットが６４個以上である場合にのみ、反転ビットを”１”としている。従って、ビット列［１２６：０］のうちビット列［６３：０］が全て”０”でビット列［１２６：６４］が全て”１”である場合には、”１”であるビットは６３個であるので、反転ビットは”０”となる。従って、ＬＴ回数は６３回となる（実際には、ビット列において、”０”や”１”の割合が極めて高くなることはあっても、全てが”０”や”１”になることはほとんどあり得ないが、本実施の形態においては、説明の都合上、最も極端な場合を例に採ることとする（実施の形態３についても同様））。
【００４６】
一方、図８においては、ビット列［１２６：０］のうちビット列［６３：０］が全て”０”でビット列［１２６：６４］が全て”１”である場合には、ｎ＝１２７でｍ＝６４であるとすると、ビット列［１２６：０］のうちビット列［１２６：６４］のみが反転の対象となる。すなわち、ビット列［１２６：６４］においては、”１”であるビットが半分より多い（すなわち３２個以上）ので、ステップＳ１，Ｓ２からステップＳ３へ進み、ビット列［１２６：６４］を反転させるとともに反転ビットであるビット［１２７］＝”１”とした後に、ステップＳ５へ進む。従って、ビット列［１２６：６４］におけるＬＴ回数は１回となる。また、ビット列［６３：０］においては、ステップＳ１’から直接にステップＳ５へ進むので、ビット列［６３：０］におけるＬＴ回数は０回となる。よって、ビット列［１２６：０］におけるＬＴ回数は合計１回となる。
【００４７】
このように、本実施の形態に係る半導体装置によれば、１個のビット列からなるデータにおいて、１個の反転ビットを、”１”であるビットの割合が極めて小さい部分を対象から除いて設定する。従って、実施の形態１の効果に加えて、さらにＬＴ回数を減らすことができるという効果を有する。
【００４８】
なお、上述においては、ビット列［１２６：０］をビット列［６３：０］とビット列［１２６：６４］とに分ける場合について説明したが、これに限らず、ビット単位に任意の位置でデータを分けてよく、あるいは、ワード単位またはバイト単位で分けてもよい（実施の形態３についても同様）。
【００４９】
＜実施の形態３＞
実施の形態２においては、１個のビット列からなるデータに対して、１個の反転ビットを設定する場合について説明した。しかし、これに限らず、あるいは、１個のビット列からなるデータに対して、２個以上の反転ビットを設定してもよい。
【００５０】
図９は、実施の形態３に係る半導体装置の製造方法の一工程（ユニークＩＤ記録工程）を示すフローチャートである。図９においては、（ｎ−１）ビット長のデータであるビット列［ｎ−２：０］に対して、反転ビットとしてビット［ｎ−１］，［ｎ］が設定される。このビット列［ｎ−２：０］は、ｋビット長のビット列［ｋ−１：０］と（ｍ−ｋ）ビット長のビット列［ｍ−１：ｋ］と（ｎ−ｍ−１）ビット長のビット列［ｎ−２：ｍ］とに分けられ（ｋは（ｍ−１）以下の自然数）、反転ビットであるビット［ｎ−１］はビット列［ｍ−１：ｋ］のみに対して設定され、反転ビットであるビット［ｎ］はビット列［ｎ−２：ｍ］のみに対して設定されているものとする。すなわち、図９のフローチャートは、実施の形態２に係る図８のフローチャートにおけるステップＳ１〜Ｓ４を、ステップＳ１−１〜Ｓ４−１およびステップＳ１−２〜Ｓ４−２として、それぞれ、ビット列［ｍ−１：ｋ］，［ｎ−２：ｍ］に対して別々に行うようにするものである。
【００５１】
すなわち、図９において、ビット列［ｍ−１：ｋ］，［ｎ−２：ｍ］およびビット［ｎ−１］，［ｎ］は、それぞれ、本発明に係る第３乃至第４ヒューズ群および第１乃至第２反転ヒューズに対応している。
【００５２】
例えば、図８においては、ビット列［１２６：０］のうちビット列［６３：０］が全て”０”でビット列［９４：６４］が全て”１”でビット列［１２６：９５］が全て”０”である場合には、ｎ＝１２７でｍ＝６４であるとすると、ビット列［１２６：０］のうちビット列［１２６：６４］（すなわちビット列［９４：６４］およびビット列［１２６：９５］）のみが反転ビットとしてのビット［１２７］の対象となる。すなわち、ビット列［１２６：６４］においては、”１”であるビットが半分より少ない（すなわち３２個未満）ので、ステップＳ１，Ｓ２からステップＳ４へ進み、ビット列［１２６：６４］を反転させることなく反転ビットとしてのビット［１２７］＝０とした後に、ステップＳ５へ進む。従って、ビット列［１２６：６４］におけるＬＴ回数は３１回となる。また、ビット列［６３：０］においては、ステップＳ１’から直接にステップＳ５へ進むので、ビット列［６３：０］におけるＬＴ回数は０回となる。よって、ビット列［１２６：０］におけるＬＴ回数は合計３１回となる。
【００５３】
一方、図９においては、ビット列［１２６：０］のうちビット列［６３：０］が全て”０”でビット列［９４：６４］が全て”１”でビット列［１２６：９５］が全て”０”である場合には、ｎ＝１２７でｍ＝６４でｋ＝９５であるとすると、ビット列［１２６：０］のうちビット列［９４：６４］のみが反転の対象となる。すなわち、ビット列［９４：６４］においては、”１”であるビットが半分より多い（すなわち１６個以上）ので、ステップＳ１−１，Ｓ２−１からステップＳ３−１へ進み、ビット列［９４：６４］を反転させるとともに反転ビットであるビット［１２６］＝１とした後に、ステップＳ５へ進む。従って、ビット列［９４：６４］におけるＬＴ回数は１回となる。また、ビット列［１２５：９５］においては、”１”であるビットが半分以下である（すなわち１６個未満）ので、ステップＳ１−２，Ｓ２−２からステップＳ４−２へ進み、ビット列［１２５：９５］を反転させることなく反転ビットであるビット［１２７］＝０とした後に、ステップＳ５へ進む。従って、ビット列［１２５：９５］におけるＬＴ回数は０回となる。また、ビット列［６３：０］においては、ステップＳ１’から直接にステップＳ５へ進むので、ビット列［６３：０］におけるＬＴ回数は０回となる。よって、ビット列［１２６：０］におけるＬＴ回数は合計１回となる。
【００５４】
このように、本実施の形態に係る半導体装置によれば、１個のビット列からなるデータを複数個の領域に分け、領域毎に反転ビットを設定する。従って、実施の形態２の効果に加えて、さらにＬＴ回数を減らすことができるという効果を有する。
【００５５】
なお、上述においては、ビット列のうち一部の領域を反転ビットの対象から外しその残りの領域に対して複数個の反転ビットを設定する場合について説明したが、これに限らず、あるいは、ビット列の全ての領域に対して複数個の反転ビットを設定してもよい。
【図面の簡単な説明】
【００５６】
【図１】実施の形態１に係るＳＯＣの構成を示すブロック図である。
【図２】実施の形態１に係るヒューズボックスの構成を示すブロック図である。
【図３】実施の形態１に係るヒューズボックスにおける入力端子および出力端子の信号を示す図である。
【図４】実施の形態１に係るヒューズボックスに記録されるビット列において、反転ビットの有効性を示す模式図である。
【図５】実施の形態１に係る半導体装置の製造方法の一工程（ユニークＩＤ記録工程）を示すフローチャートである。
【図６】実施の形態１に係る半導体装置における反転ビットの有無に応じたビット変化率の差を示す図である。
【図７】実施の形態１に係る冗長回路の構成を示すブロック図である。
【図８】実施の形態２に係る半導体装置の製造方法の一工程（ユニークＩＤ記録工程）を示すフローチャートである。
【図９】実施の形態３に係る半導体装置の製造方法の一工程（ユニークＩＤ記録工程）を示すフローチャートである。
【符号の説明】
【００５７】
１０  ヒューズボックス、１１  ヒューズ、２０  ＭＰＵ、２１  レジスタ、２２  メモリ、３０  Ｉ／Ｆ、１００  ＳＯＣ、２００  外部装置、３００  冗長回路、３１０  メモリセルアレイ、３２０  行デコーダ、３３０  ビット線負荷、３４０  冗長セル、３５０  冗長行デコーダ、３６０  アドレスバッファ、３７０  比較器、３８０  プログラム回路。
【図１】
2007323786.tif 000003
【図２】
2007323786.tif 000004
【図３】
2007323786.tif 000005
【図４】
2007323786.tif 000006
【図５】
2007323786.tif 000007
【図６】
2007323786.tif 000008
【図７】
2007323786.tif 000009
【図８】
2007323786.tif 000010
【図９】
2007323786.tif 000011