(57)【要約】【課題】データの書き込み及び消去を電気的に行う不揮発性メモリを内蔵した半導体集積回路において、データの書き込み又は消去を行うために外部から適正範囲外の電圧を印加することによる不揮発性メモリの信頼性不良を防止する。【解決手段】この半導体集積回路は、電気的にデータの書き込み及び消去が可能な不揮発性メモリ２７と、不揮発性メモリに印加するために外部から入力される書き込み電圧及び消去電圧がそれぞれ第１の設定範囲及び第２の設定範囲内にあるか否かを判定し、書き込み電圧が第１の設定範囲内にあり消去電圧が第２の設定範囲内にある場合に所定のレベルを有する判定信号を生成する電圧比較回路２８と、電圧比較回路によって生成される判定信号を保持すると共に、不揮発性メモリにおけるデータの書き込み及び消去を制御するロジック回路２２とを具備する。【選択図】図２
2007122766.tif 000002
【特許請求の範囲】
【請求項１】
電気的にデータの書き込み及び消去が可能な不揮発性メモリと、
前記不揮発性メモリに印加するために外部から入力される書き込み電圧及び消去電圧がそれぞれ第１の設定範囲及び第２の設定範囲内にあるか否かを判定し、書き込み電圧が第１の設定範囲内にあり消去電圧が第２の設定範囲内にある場合に所定のレベルを有する判定信号を生成する電圧比較回路と、
前記電圧比較回路によって生成される判定信号を保持すると共に、前記不揮発性メモリにおけるデータの書き込み及び消去を制御するロジック回路と、
を具備する半導体集積回路。
【請求項２】
前記電圧比較回路が、
外部から入力される書き込み電圧を分圧し、分圧された電圧を第１の参照電圧と比較して、分圧された電圧が第１の参照電圧より低い場合に書き込み電圧が第１の設定範囲内にあることを表す出力信号を生成する第１のコンパレータと、
外部から入力される消去電圧を分圧し、分圧された電圧を第２の参照電圧と比較して、分圧された電圧が第２の参照電圧より低い場合に消去電圧が第２の設定範囲内にあることを表す出力信号を生成する第２のコンパレータと、
前記第１及び第２のコンパレータの出力信号に基づいて判定信号を生成する判定回路と、
を含む、請求項１記載の半導体集積回路。
【請求項３】
前記電圧比較回路が、
外部から入力される書き込み電圧を分圧し、分圧された電圧を第１の参照電圧及び第２の参照電圧と比較して、分圧された電圧が第１の参照電圧と第２の参照電圧との間のレベルを有する場合に書き込み電圧が第１の設定範囲内にあることを表す出力信号を生成する第１のウィンドウコンパレータと、
外部から入力される消去電圧を分圧し、分圧された電圧を第３の参照電圧及び第４の参照電圧と比較して、分圧された電圧が第３の参照電圧と第４の参照電圧との間のレベルを有する場合に消去電圧が第２の設定範囲内にあることを表す出力信号を生成する第２のウィンドウコンパレータと、
前記第１及び第２のウィンドウコンパレータの出力信号に基づいて判定信号を生成する判定回路と、
を含む、請求項１記載の半導体集積回路。
【請求項４】
前記ロジック回路が、前記電圧比較回路によって生成される判定信号を保持するレジスタを含み、前記レジスタに保持されている判定信号を外部に出力する、請求項１〜３のいずれか１項記載の半導体集積回路。
【請求項５】
前記ロジック回路が、前記電圧比較回路によって生成される判定信号を保持するレジスタを含み、前記レジスタに保持されている判定信号が、書き込み電圧が第１の設定範囲内にあり消去電圧が第２の設定範囲内にあることを示す場合に、前記不揮発性メモリに対するデータの書き込み及び消去を許可する、請求項１〜３のいずれか１項記載の半導体集積回路。
【請求項６】
外部から画像データ及び設定情報を受信するＭＰＵインタフェースと、
画像データを格納するための表示メモリと、
前記表示メモリに格納されている画像データに基づいて表示パネルに画像を表示するためのセグメント信号を生成するセグメントドライバと、
表示パネルにおける画像表示を制御するタイミング信号を生成するコモンドライバと、
をさらに具備し、
前記ロジック回路が、前記ＭＰＵインタフェースによって受信された画像データ及び設定情報を前記表示メモリ及び前記不揮発性メモリにそれぞれ格納する、請求項１〜５のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、データの書き込み及び消去を電気的に行うＥＥＰＲＯＭ（エレクトロニカリー・イレーサブル・プログラマブル・リードオンリーメモリ）等の不揮発性メモリを内蔵した半導体集積回路に関し、特に、液晶パネル等の表示装置を駆動するための半導体集積回路（液晶ドライバＩＣ等）に関する。
【背景技術】
【０００２】
例えば、液晶ドライバにおいては、ＥＥＰＲＯＭ等の不揮発性メモリを内蔵して、従来においては外付けメモリに書き込んでいた設定情報を、内蔵の不揮発性メモリに書き込むことが行われている。これにより、外付けメモリの削減や、液晶モジュールの低価格化が実現される。
【０００３】
このような液晶ドライバを用いて液晶モジュールを製造する液晶モジュールメーカーにおいては、工場における液晶モジュールの初期設定の際に、製品の出荷管理用仕向け先ＩＤや液晶パネル調整用データ等の設定情報が、液晶ドライバに内蔵されている不揮発性メモリに予め書き込まれる。
【０００４】
しかしながら、液晶ドライバに内蔵される不揮発性メモリは、各半導体メーカーによって、書き込み電圧、消去電圧、又は、書き込み時間等が異なる仕様となっている。そのため、液晶モジュールメーカーが不揮発性メモリに設定情報を書き込む際に、別の半導体メーカーの仕様と間違えて不十分又は過大な書き込み電圧又は消去電圧を不揮発性メモリに印加してしまうことによる不揮発性メモリの信頼性不良が問題となっていた。
【０００５】
関連する技術として、特許文献１には、ＬＣＤの濃度を設定するための電子ボリュームのデータを記憶する書き込み可能な不揮発記憶回路部を設けたＬＣＤドライバにおいて、前記不揮発性回路部がＬＣＤドライバの昇圧回路からの電圧を共用することが開示されている。しかしながら、不十分又は過大な書き込み電圧又は消去電圧を印加することによる不揮発性メモリの信頼性不良の問題は、解決されていない。
【特許文献１】特許第３５５４１３５号公報（第２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、データの書き込み及び消去を電気的に行う不揮発性メモリを内蔵した半導体集積回路において、データの書き込み又は消去を行うために外部から適正範囲外の電圧を印加することによる不揮発性メモリの信頼性不良を防止することができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の１つの観点に係る半導体集積回路は、電気的にデータの書き込み及び消去が可能な不揮発性メモリと、不揮発性メモリに印加するために外部から入力される書き込み電圧及び消去電圧がそれぞれ第１の設定範囲及び第２の設定範囲内にあるか否かを判定し、書き込み電圧が第１の設定範囲内にあり消去電圧が第２の設定範囲内にある場合に所定のレベルを有する判定信号を生成する電圧比較回路と、電圧比較回路によって生成される判定信号を保持すると共に、不揮発性メモリにおけるデータの書き込み及び消去を制御するロジック回路とを具備する。
【０００８】
ここで、電圧比較回路が、外部から入力される書き込み電圧を分圧し、分圧された電圧を第１の参照電圧と比較して、分圧された電圧が第１の参照電圧より低い場合に書き込み電圧が第１の設定範囲内にあることを表す出力信号を生成する第１のコンパレータと、外部から入力される消去電圧を分圧し、分圧された電圧を第２の参照電圧と比較して、分圧された電圧が第２の参照電圧より低い場合に消去電圧が第２の設定範囲内にあることを表す出力信号を生成する第２のコンパレータと、第１及び第２のコンパレータの出力信号に基づいて判定信号を生成する判定回路とを含むようにしても良い。
【０００９】
あるいは、電圧比較回路が、外部から入力される書き込み電圧を分圧し、分圧された電圧を第１の参照電圧及び第２の参照電圧と比較して、分圧された電圧が第１の参照電圧と第２の参照電圧との間のレベルを有する場合に書き込み電圧が第１の設定範囲内にあることを表す出力信号を生成する第１のウィンドウコンパレータと、外部から入力される消去電圧を分圧し、分圧された電圧を第３の参照電圧及び第４の参照電圧と比較して、分圧された電圧が第３の参照電圧と第４の参照電圧との間のレベルを有する場合に消去電圧が第２の設定範囲内にあることを表す出力信号を生成する第２のウィンドウコンパレータと、第１及び第２のウィンドウコンパレータの出力信号に基づいて判定信号を生成する判定回路とを含むようにしても良い。
【００１０】
また、ロジック回路が、電圧比較回路によって生成される判定信号を保持するレジスタを含み、レジスタに保持されている判定信号を外部に出力するようにしても良い。
あるいは、ロジック回路が、電圧比較回路によって生成される判定信号を保持するレジスタを含み、レジスタに保持されている判定信号が、書き込み電圧が第１の設定範囲内にあり消去電圧が第２の設定範囲内にあることを示す場合に、不揮発性メモリに対するデータの書き込み及び消去を許可するようにしても良い。
【００１１】
以上において、半導体集積回路が、外部から画像データ及び設定情報を受信するＭＰＵインタフェースと、画像データを格納するための表示メモリと、表示メモリに格納されている画像データに基づいて表示パネルに画像を表示するためのセグメント信号を生成するセグメントドライバと、表示パネルにおける画像表示を制御するタイミング信号を生成するコモンドライバとをさらに具備し、ロジック回路が、ＭＰＵインタフェースによって受信された画像データ及び設定情報を表示メモリ及び不揮発性メモリにそれぞれ格納するようにしても良い。
【発明の効果】
【００１２】
本発明によれば、書き込み電圧が第１の設定範囲内にあり消去電圧が第２の設定範囲内にある場合に所定のレベルを有する判定信号を生成することにより、データの書き込み又は消去を行うために外部から適正範囲外の電圧を印加することによる不揮発性メモリの信頼性不良を防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路としての液晶ドライバ及びその周辺回路の構成を示すブロック図である。本実施形態においては、半導体集積回路として液晶ドライバを例にとって説明するが、本発明は、データの書き込み及び消去を電気的に行う不揮発性メモリを内蔵した半導体集積回路に適用することが可能である。
【００１４】
図１に示すように、液晶ドライバ２０は、ＭＰＵ（マイクロプロセッサ）１０と、液晶パネル３０とに接続されている。液晶ドライバ２０は液晶パネル３０に実装されており、これらは液晶モジュールを構成する。ＭＰＵ１０は、画像情報を表す画像データの演算及び制御を行い、演算によって得られた表示用の画像データと、画像データの記憶領域を制御するアドレスと、書き込み制御信号や読み出し制御信号を含む各種の制御信号とを出力する。
【００１５】
液晶ドライバ２０は、表示用の画像データ等をＭＰＵ１０から受信するＭＰＵインタフェース２１と、各回路を制御するロジック回路２２と、画像データを格納するための表示メモリ２３と、表示メモリ２３に格納されている画像データに基づいて液晶パネル３０を駆動するためのセグメント信号を生成するセグメントドライバ２４と、液晶パネル３０における画像表示を制御するタイミング信号を生成するコモンドライバ２５と、外部から供給される電源電圧に基づいて各種の電源電圧を発生し、これらの電源電圧をセグメントドライバ２４及びコモンドライバ２５に供給する電源回路２６とを含んでいる。ロジック回路２２は、ＭＰＵインタフェース２１によって受信された画像データを表示メモリ２３に格納する。
【００１６】
さらに、液晶ドライバ２０は、工場出荷時に製品の出荷管理用仕向け先ＩＤや液晶パネル調整用データ等の設定情報を格納するための不揮発性メモリ２７と、不揮発性メモリ２７に設定情報を書き込むために外部から入力される書き込み電圧及び消去電圧を検知する電圧比較回路２８とを含んでいる。ロジック回路２２は、ＭＰＵインタフェース２１によって受信された設定情報を不揮発性メモリ２７に格納する。
【００１７】
図２は、本発明の第１の実施形態における電圧比較回路の構成を示すブロック図である。
図２に示すように、電圧比較回路２８は、外部から入力される書き込み電圧ＶＷを分圧するための抵抗Ｒ１及びＲ２と、分圧によって得られる電圧ＶＷ・Ｒ２／（Ｒ１＋Ｒ２）を参照電圧ＶＲＥＦ１と比較するコンパレータ４１と、外部から入力される消去電圧ＶＥを分圧するための抵抗Ｒ３及びＲ４と、分圧によって得られる電圧ＶＥ・Ｒ４／（Ｒ３＋Ｒ４）を参照電圧ＶＲＥＦ２と比較するコンパレータ４２と、コンパレータ４１及び４２の比較結果に基づいて、書き込み電圧ＶＷ及び消去電圧ＶＥが設定範囲内にあるか否かを判定し、判定結果を表す判定信号Ｓ１を出力する判定回路４３とを含んでいる。判定回路４３から出力される判定信号Ｓ１は、図１に示すロジック回路２２内のステータスレジスタに格納される。
【００１８】
次に、図１及び図２を参照しながら、本実施形態に係る半導体集積回路の動作を説明する。
製品の出荷管理用仕向け先ＩＤや液晶パネル調整用データ等の設定情報を不揮発性メモリ２７に書き込む際には、設定情報書き込み用の装置が液晶ドライバ２０に接続されると共に、書き込み電圧及び消去電圧が液晶ドライバ２０に入力される。
【００１９】
図２を参照すると、電圧比較回路２８に含まれているコンパレータ４１は、抵抗Ｒ１及びＲ２によって書き込み電圧ＶＷを分圧して得られた電圧ＶＷ・Ｒ２／（Ｒ１＋Ｒ２）が参照電圧ＶＲＥＦ１より大きいときにはハイレベルの信号を出力し、電圧ＶＷ・Ｒ２／（Ｒ１＋Ｒ２）が参照電圧ＶＲＥＦ１より小さいときにはローレベルの信号を出力する。また、コンパレータ４２は、抵抗Ｒ３及びＲ４によって消去電圧ＶＥを分圧して得られた電圧ＶＥ・Ｒ４／（Ｒ３＋Ｒ４）が参照電圧ＶＲＥＦ２より大きいときにはハイレベルの信号を出力し、電圧ＶＥ・Ｒ４／（Ｒ３＋Ｒ４）が参照電圧ＶＲＥＦ２より小さいときにはローレベルの信号を出力する。
【００２０】
これにより、外部から入力される書き込み電圧ＶＷ及び消去電圧ＶＥが、第１の設定電圧及び第２の設定電圧と比較される。判定回路４３は、例えば、ＯＲ回路によって構成され、コンパレータ４１の出力信号とコンパレータ４２の出力信号との両方がローレベルであるときにローレベルの判定信号Ｓ１を出力し、コンパレータ４１の出力信号とコンパレータ４２の出力信号との内の一方がハイレベルであるときにハイレベルの判定信号Ｓ１を出力する。従って、判定信号Ｓ１がローレベルであれば、書き込み電圧ＶＷが第１の設定電圧よりも小さい設定範囲内にあり、かつ、消去電圧ＶＥが第２の設定電圧よりも小さい設定範囲内にあることが分る。また、判定回路４３は、判定信号Ｓ１をロジック回路２２内のステータスレジスタに格納する。
【００２１】
設定情報書き込み用の装置は、ＭＰＵインタフェース２１を介して、ロジック回路２２内のステータスレジスタに格納されている判定信号Ｓ１を受け取り、判定信号Ｓ１に基づいて、書き込み電圧及び消去電圧が設定範囲内にあるか否かを表示する。これにより、オペレータは、書き込み電圧及び消去電圧が設定範囲内にあることを確認した上で、不揮発性メモリ２７に対してデータの書き込み又は消去を行うことができる。設定情報書き込み用の装置は、オペレータの操作に従って、ＭＰＵインタフェース２１を介してロジック回路２２に設定情報及びライトコマンドを出力し、ロジック回路２２が不揮発性メモリ２７に設定情報を書き込む。
【００２２】
あるいは、ロジック回路２２は、書き込み電圧及び消去電圧が設定範囲内であることを表す判定信号Ｓ１がステータスレジスタに格納されている場合に、不揮発性メモリ２７に対するデータの書き込み及び消去を許可するようにしても良い。これにより、設定範囲外の書き込み電圧又は消去電圧が不揮発性メモリ２７に印加されることがなくなる。
【００２３】
その結果、設定範囲外の書き込み電圧又は消去電圧が印加されることによって生じていた不揮発性メモリの信頼性不良を防止して、実装における歩留まりを向上することが可能となる。さらに、スパッタリング法を用いたＩＴＯ（Indium Tin Oxide）薄膜による透明配線が使用されている場合に、配線の抵抗値が多少大きくても、不揮発性メモリ２７に印加される電圧を検知することができる。
【００２４】
次に、本発明の第２の実施形態について説明する。第２の実施形態は、電圧比較回路の構成が第１の実施形態とは異なっており、その他の点に関しては第１の実施形態と同様である。
【００２５】
図３は、本発明の第２の実施形態における電圧比較回路の構成を示すブロック図である。本実施形態において、書き込み電圧の設定範囲の下限値を決定する参照電圧をＶＷ１、書き込み電圧の設定範囲の上限値を決定する参照電圧を（ＶＷ１＋ＶＷ２）とし、消去電圧の設定範囲の下限値を決定する参照電圧をＶＥ１、消去電圧の設定範囲の上限値を決定する参照電圧を（ＶＥ１＋ＶＥ２）とする。
【００２６】
図３に示すように、電圧比較回路５０は、外部から入力される書き込み電圧ＶＷを分圧するための抵抗Ｒ５及びＲ６と、分圧によって得られる電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）を参照電圧ＶＷ１及び（ＶＷ１＋ＶＷ２）と比較するウィンドウコンパレータ５１と、外部から入力される消去電圧ＶＥを分圧するための抵抗Ｒ７及びＲ８と、分圧によって得られる電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）を参照電圧ＶＥ１及び（ＶＥ１＋ＶＥ２）と比較するウィンドウコンパレータ５２と、ウィンドウコンパレータ５１及び５２の比較結果に基づいて、書き込み電圧ＶＷ及び消去電圧ＶＥが設定範囲内にあるか否かを判定し、判定結果を表す判定信号Ｓ２を出力する判定回路５３とを含んでいる。判定回路５３から出力される判定信号Ｓ２は、図１に示すロジック回路２２内のステータスレジスタに格納される。
【００２７】
ウィンドウコンパレータ５１は、抵抗Ｒ５及びＲ６によって書き込み電圧ＶＷを分圧して得られた電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）を参照電圧ＶＷ１と比較するコンパレータ４４と、電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）を参照電圧（ＶＷ１＋ＶＷ２）と比較するコンパレータ４５と、コンパレータ４４及び４５の出力信号の論理積を求め、その論理積を反転して出力するＮＡＮＤ回路４６とを含んでいる。
【００２８】
また、ウィンドウコンパレータ５２は、抵抗Ｒ７及びＲ８によって消去電圧ＶＥを分圧して得られた電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）を参照電圧ＶＥ１と比較するコンパレータ４７と、電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）を参照電圧（ＶＥ１＋ＶＥ２）と比較するコンパレータ４８と、コンパレータ４７及び４８の出力信号の論理積を求め、その論理積を反転して出力するＮＡＮＤ回路４９を含んでいる。
【００２９】
次に、図１及び図３を参照しながら、本実施形態に係る半導体集積回路の動作を説明する。
製品の出荷管理用仕向け先ＩＤや液晶パネル調整用データ等の設定情報を不揮発性メモリ２７に書き込む際には、設定情報書き込み用の装置が液晶ドライバ２０に接続されると共に、書き込み電圧及び消去電圧が液晶ドライバ２０に供給される。
【００３０】
図３を参照すると、ウィンドウコンパレータ５１に含まれているコンパレータ４４は、抵抗Ｒ５及びＲ６によって書き込み電圧ＶＷを分圧して得られた電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）が参照電圧ＶＷ１より大きいときにはハイレベルの信号を出力し、電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）が参照電圧ＶＷ１より小さいときにはローレベルの信号を出力する。また、コンパレータ４５は、電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）が参照電圧（ＶＷ１＋ＶＷ２）より小さいときにはハイレベルの信号を出力し、電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）が参照電圧（ＶＷ１＋ＶＷ２）より大きいときにはローレベルの信号を出力する。
【００３１】
これにより、外部から入力される書き込み電圧ＶＷが、設定範囲の下限値及び上限値と比較される。ＮＡＮＤ回路４６は、コンパレータ４４及び４５の比較結果に基づいて、電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）が設定範囲内である場合にはローレベルの信号を出力し、電圧ＶＷ・Ｒ６／（Ｒ５＋Ｒ６）が設定範囲外である場合にはハイレベルの信号を出力する。
【００３２】
電圧比較回路５０のウィンドウコンパレータ５２に含まれているコンパレータ４７は、抵抗Ｒ７及びＲ８によって消去電圧ＶＥを分圧して得られた電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）が参照電圧ＶＥ１より大きいときにはハイレベルの信号を出力し、電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）が参照電圧ＶＥ１より小さいときにはローレベルの信号を出力する。また、コンパレータ４８は、電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）が参照電圧（ＶＥ１＋ＶＥ２）がより小さいときにはハイレベルの信号を出力し、電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）が参照電圧（ＶＥ１＋ＶＥ２）より大きいときにはローレベルの信号を出力する。
【００３３】
これにより、外部から入力される消去電圧ＶＥが、設定範囲の下限値及び上限値と比較される。ＮＡＮＤ回路４９は、コンパレータ４７及び４８の比較結果に基づいて、電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）が設定範囲内である場合にはローレベルの信号を出力し、電圧ＶＥ・Ｒ８／（Ｒ７＋Ｒ８）が設定範囲外である場合にはハイレベルの信号を出力する。
【００３４】
判定回路５３は、例えば、ＯＲ回路によって構成され、ＮＡＮＤ回路４６の出力信号とＮＡＮＤ回路４９の出力信号との両方がローレベルであるときにローレベルの判定信号Ｓ２を出力し、ＮＡＮＤ回路４６の出力信号とＮＡＮＤ回路４９の出力信号との内の一方がハイレベルであるときにハイレベルの判定信号Ｓ２を出力する。従って、判定信号Ｓ２がローレベルであれば、書き込み電圧ＶＷ及び消去電圧ＶＥが設定範囲内であることが分る。また、判定回路５３は、判定信号Ｓ２をロジック回路２２内のステータスレジスタに格納する。
【００３５】
設定情報書き込み用の装置は、ＭＰＵインタフェース２１を介して、ロジック回路２２内のステータスレジスタに格納されている判定信号Ｓ２を受け取り、判定信号Ｓ２に基づいて、書き込み電圧及び消去電圧が設定範囲内にあるか否かを表示する。これにより、オペレータは、書き込み電圧及び消去電圧が設定範囲内にあることを確認した上で、不揮発性メモリ２７に対するデータの書き込み又は消去を行うことができる。設定情報書き込み用の装置は、オペレータの操作に従って、ＭＰＵインタフェース２１を介してロジック回路２２に設定情報及びライトコマンドを出力し、ロジック回路２２が不揮発性メモリ２７に設定情報を書き込む。
【００３６】
あるいは、ロジック回路２２が、書き込み電圧及び消去電圧が設定範囲内であることを表す判定信号Ｓ２がステータスレジスタに格納されている場合に、不揮発性メモリ２７に対するデータの書き込み及び消去を許可するようにしても良い。これにより、設定範囲外の書き込み電圧又は消去電圧が不揮発性メモリ２７に印加されることがなくなる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係る半導体集積回路等の構成を示すブロック図。
【図２】本発明の第１の実施形態における電圧比較回路の構成を示すブロック図。
【図３】本発明の第２の実施形態における電圧比較回路の構成を示すブロック図。
【符号の説明】
【００３８】
１０  ＭＰＵ、  ２０  液晶ドライバ、  ２１  ＭＰＵインタフェース、  ２２  ロジック回路、  ２３  表示メモリ、  ２４  セグメントドライバ、  ２５  コモンドライバ、  ２６  電源回路、  ２７  不揮発性メモリ、  ２８、５０  電圧比較回路、  ３０  液晶パネル、  ４１、４２、４４、４５、４７、４８  コンパレータ、  ４３、５３  判定回路、  ４６、４９  ＮＡＮＤ回路、  ５１、５２  ウィンドウコンパレータ、  Ｒ１〜Ｒ８  抵抗
【図１】
2007122766.tif 000003
【図２】
2007122766.tif 000004
【図３】
2007122766.tif 000005