(57)【要約】【課題】ESDによって引き起こされる集積回路への損傷を防ぐため、低インピーダンスの電流経路を与えることができるようなプログラマブルデバイスのための静電気放電(ESD)保護装置を提供する。【解決手段】プログラマブルデバイスのための電子静電気放電(ESD)保護装置を提供する。本装置はターンオン効率を改善し、ESDが生じたときプログラマブルデバイスの電圧を十分に低下させることができるような低インピーダンスの電流経路を形成することにより、チップの表面の面積を効率的に低減させることができる。ESD保護装置は、ESD保護装置、プログラマブルデバイス、第１回路、第２回路および第３回路を具える。【選択図】図７Ａ
2007073928.tif 000002
【特許請求の範囲】
【請求項１】
プログラマブルデバイスのための静電気放電(ESD)保護装置であって、
前記静電気放電保護装置が、
プログラミング結果を記録するための第１の端子および第２の端子を持つプログラマブルデバイスと、
前記プログラマブルデバイスの第１の端子と第１のノードとの間で電気的に接続されている第１回路と、
前記プログラマブルデバイスの第２の端子と第２のノードとの間で電気的に接続されている第２回路と、を具え、
前記プログラマブルデバイスの前記プログラミングが、前記第１回路および前記第２回路によって実行され、および／または、前記プログラマブルデバイスの前記プログラミング結果が、前記第１回路および前記第２回路によって得られ、
前記静電気放電保護装置が、
ESDが生じたときに、ESD電流からの前記プログラマブルデバイスへの損傷を回避するべく電流経路を与えるため、および、ESDがないときに、前記電流経路を取り消すため、前記プログラマブルデバイスの第１の端子および第２の端子に結合されている、第１の端子および第２の端子を持つ、
静電気放電保護装置
【請求項２】
請求項１に記載の静電気放電保護装置において、
前記プログラマブルデバイスがヒューズである、
ことを特徴とする静電気放電保護装置。
【請求項３】
請求項１に記載の静電気放電保護装置において、
前記第１のノードがパッドに結合され、前記第２のノードが、電源電圧ラインに結合されている、
ことを特徴とする静電気放電保護装置。
【請求項４】
請求項１に記載の静電気放電保護装置において、
前記第１のノードがパッドに結合され、前記第２のノードがグランド電圧ラインに結合されている、
ことを特徴とする静電気放電保護装置。
【請求項５】
請求項１に記載の静電気放電保護装置において、
前記プログラマブルデバイスの第１の端子および第２の端子に、逆バイアスでそれぞれ結合されている、アノードおよびカソードを持つダイオード、
をさらに具える、ことを特徴とする静電気放電保護装置。
【請求項６】
請求項１に記載の静電気放電保護装置において、
前記静電気放電保護装置が、
前記プログラマブルデバイスの第１の端子および第２の端子にそれぞれ結合されている、ソースおよびドレインを持つトランジスタを具え、
前記静電気放電保護装置が
電流経路を与えるか否かを制御するため前記トランジスタのゲートに結合されている第３回路、をさらに具える、
ことを特徴とする静電気放電保護装置。
【請求項７】
請求項６に記載の静電気放電保護装置において、
前記トランジスタがP型トランジスタである、
ことを特徴とする静電気放電保護装置。
【請求項８】
請求項７に記載の静電気放電保護装置において、
前記第３回路が、前記電源電圧ラインおよび前記トランジスタのゲートにそれぞれ結合されている２つの端部を持つ導線を具える、
ことを特徴とする静電気放電保護装置。
【請求項９】
請求項７に記載の静電気放電保護装置において、
前記第３回路が、前記電源電圧ラインおよびトランジスタのゲートにそれぞれ結合されている２つの端部を持つ抵抗を具える、
ことを特徴とする静電気放電保護装置。
【請求項１０】
請求項６に記載の静電気放電保護装置において、
前記トランジスタがN型トランジスタである、
ことを特徴とする静電気放電保護装置。
【請求項１１】
請求項１０に記載の静電気放電保護装置において、
前記第３回路が、グランド電圧ラインおよび前記トランジスタのゲートにそれぞれ結合されている２つの端部を持つ導線を具える、
ことを特徴とする静電気放電保護装置。
【請求項１２】
請求項１０に記載の静電気放電保護装置において、
前記第３回路が、グランド電圧ラインおよび前記トランジスタのゲートにそれぞれ結合されている２つの端部を持つ抵抗を具える、
ことを特徴とする静電気放電保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気放電保護装置に関する。より詳細には、本発明は、プログラマブルデバイスのための静電気放電(ESD)保護装置に関するものである。
【背景技術】
【０００２】
関連技術の説明
ICヒューズトリムセルは、幾つかのデジタル回路やワンタイムプログラムメモリに記録される基準でータ、或いは、デジタル／アナログ（ＡＤ）変換器、デジタル/アナログ（Ｄ／Ａ）変換器、電圧制御発振器、などの基準電圧データなどのように、データが永久に書かれることになっている集積回路内で通常は使用される。
【０００３】
米国の特許第6654304号は、図１（N型トランジスタMN0がオンか否かに基づきヒューズを溶断（即ち、切断）するか否かをポリヒューズトリムセルF1が決定する。）で示されるような典型的なプログラム可能なヒューズ・デバイス(ポリヒューズトリムセル(trim cell))回路を提供する。端点10における電圧はF1が溶断したことに基づき変化し、これに出力端子OUTの電圧は影響されるが、図１の回路は、静電気放電(ESD)保護回路によっても何ら保護されず、従って、静電気による損傷は何ら回避することができない。
【０００４】
米国特許第6157241号は、図２で示されるような別の典型的なプログラマブルデバイス(ヒューズ)回路を提供する。図中のヒューズ22の一方の端部は、パッド24に結合される。また、それのもう1つの端部はグランド（アース）電圧ライン26に直接結合される。これはESD保護回路によっては何ら保護されていないため、グランド（アース）された端部でESDが生じた場合、ヒューズ22は容易に破損され得る。
【０００５】
米国特許第6762918号は、図３で示されるような別のプログラマブルデバイス(ヒューズ)回路システムを提供する。ヒューズ301のどの端部もESD保護を持たない。ESDが、N型電界効果トランジスタ(NFET)308に第２のブレークダウン（降伏）を生じさせるとき、低い電圧レベルが、N型電界効果トランジスタ304に結合されたNFET 308の端部に発生し、それは出力端子310で不正な出力レベルを結果として生じることとなる。従って、ヒューズ301の正確なステータスは決定することができない。
【０００６】
米国特許第6762918号、図４で示されるような別のプログラマブルデバイス(ヒューズ)回路システムを提供する。ヒューズ401の一方の端はグランド（接地され）に結合される、もう1つの端部は、内部ネットワーク、2台のESD保護装置414および416に結合される。ヒューズ401のESD保護能力は相当に改善される。しかし、それにはより大きなチップ面積を必要とし、グランドVSSにおけるESDによって引き起こされるヒューズ401への損傷を回避することができない。
【０００７】
米国特許第6469884号は、図５で示されるような別のプログラマブルデバイス(ヒューズ)回路システムを提供する。詳細な仕様に関しては原文書を参照されたいが、図５のヒューズ501のどちらの端部もESD保護装置によって保護されていない。
【０００８】
米国特許第6327125号は、図６で示されるように集積回路にプログラマブルデバイス(ヒューズ)を適用する方法を提供する。ESD保護装置710、720、730および740の各々は、ヒューズ701および703にそれぞれ結合された一方の端部と、チップのI/O(入出力)ピン74および75にそれぞれ結合されたもう1つの端部とを持つ。ヒューズ701および703のもう1つの端部は、電位ライン71および72にそれぞれ結合される。チップがパッケージにされ、集積された場合における、信号伝送への不必要な負荷を低減するためにヒューズを切断（溶断）して、ESD保護装置710、720、730および740と、電位ライン71、72との間の結合を切断することができ、集積回路の内部のESD保護装置は必要ではない。また、ヒューズ701と703を保護するために、ヒューズ701および703の前述の適用例で配置されたようなESD保護回路はそこにはない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した関連技術の米国特許の全ては、それらの原文で詳細に説明されている。上記説明は、それについてのESD保護のパターンだけを説明することを意図するものである。他の関連する内容に関しては原文を参照されたい。
【００１０】
プログラマブルデバイスは広く使用されるものであるが、ESDによって引き起こされる損傷は、有効なESD保護装置が欠けているため非常に重大なものとなり得る。その結果、回復ができない損傷が、集積回路の通常機能に発生したり、影響を及ぼしたりすることががある。
【課題を解決するための手段】
【００１１】
発明の概要 
従って、本発明は、プログラマブルデバイスのための静電気放電(ESD)保護装置を提供することを目的とする。それは、ESDによって引き起こされる集積回路への損傷を防ぐため、低インピーダンスの電流経路を与えることができ、また、回路の安定性を改善し、チップの面積コストを縮小し、プログラマブルデバイスの両端にトランジスタを接続することによってESD保護用のターンオン効率を増加させることができる。
【００１２】
上述した目的、および、さらなる別の目的を達成すべく、本発明は、プログラマブルデバイスにESD保護装置を供給する。本装置は、プログラマブルデバイス、第１回路、第２回路、第３回路およびESD保護装置を具える。プログラマブルデバイスは、プログラミング結果を記録するための第１の端子および第２の端子を持つ。第１回路は、プログラマブルデバイスの第１の端子と第１のノードとの間で電気的に接続される。第２回路は、プログラマブルデバイスの第２の端子と第２のノードとの間で電気的に接続される。そこでは、プログラマブルデバイスのプログラミングは、第１回路および第２回路を通じて行なわれる、および／または、前述のプログラマブルデバイスのプログラミング結果は、第１回路および第２回路を通じて得られる。ESD保護装置の第１の端子および第２の端子は、プログラマブルデバイスの第１の端子および第２の端子にそれぞれ結合される。ESD保護装置は、ESDが生じたときに、プログラマブルデバイスが損傷を受けないようにするために電流経路を提供、即ち、経路を形成する。他方では、ESDがないときに、上述したESD保護装置は電流経路をキャンセル（消す）する。
【００１３】
本発明の一実施態様によれば、プログラマブルデバイスをヒューズ・デバイスとすることができるようなプログラマブルデバイスのためのESD保護装置が提供される。
【００１４】
本発明の一実施態様によれば、回路の要件に応じて、第２のノードが、電源電圧ラインあるいはグランド電圧ラインのうちの1つに結合され、第１のノードがパッドに結合されるような、プログラマブルデバイスのためのESD保護装置が提供される、
【００１５】
本発明の一実施態様によれば、ESD保護装置が、プログラマブルデバイスの第１の端子および第２の端子に、逆バイアスでそれぞれ結合されているアノードとカソードを持つダイオードを含むプログラマブルデバイスのためのESD保護装置が提供される。
【００１６】
本発明の一実施態様によれば、ESD保護装置が、プログラマブルデバイスの第１の端子と第２の端子とにそれぞれ結合されているソースとドレインとを持つトランジスタを具え、ESD保護装置が、トランジスタのゲートに結合される第３回路であって、ESD保護装置が電流経路を与えるか否かを制御するために使用される第３回路をさらに具えるような、プログラマブルデバイスのためのESD保護装置が提供される。このトランジスタがP型トランジスタである場合、第３回路を、導線（導電性ワイヤ）または抵抗（抵抗器）とすることができる。第３回路が導線である場合、導線の２つの端部が、P型トランジスタのゲートおよび電源電圧ラインにそれぞれ結合され、第３回路が抵抗器である場合、抵抗器の２つの端部が、P型トランジスタのゲートおよび電源電圧ラインにそれぞれ結合される。トランジスタがN型トランジスタである場合、第３回路は導線または抵抗器とすることができる。第３回路が導線である場合、導線の２つの端部が、N型トランジスタのゲートおよびグランド電圧ラインにそれぞれ結合され、第３回路が抵抗器である場合、抵抗器の２つの端部が、N型トランジスタのゲートおよびグランド電圧ラインにそれぞれ結合される。
【００１７】
他方では、本発明の一実施態様によれば、第３回路によって、ESD保護装置が電流経路を提供することを可能にするようなプログラマブルデバイスのためのESD保護装置を提供する。従って、プログラマブルデバイスのステータスが変化する場合、リード回路によって読まれた信号は電流経路の提供により変更される。その結果、回路使用法の柔軟性およびワンタイム・デバイスの応用範囲を増加させることができる。
【００１８】
実施態様に示すように、本発明は、プログラマブルデバイスに別の電流経路を与える（形成）することによって、プログラマブルデバイスのESD保護能力およびターンオン効率を改善することができる。ESDが生じた場合に、プログラマブルデバイスへの損傷を回避するためにESD電流をバイパスさせることができる。一方、第３回路の場合については、グランド電圧ラインとパッドとの間、電源電圧ラインとパッドとの間、および、ICとICとの間、および単一のプログラマブルデバイス（例えば、ワンタイムプログラムメモリ）内などを含むような、異なるタイプの回路によるプログラマブルデバイスESD保護装置で使用することができる。当業者は、本開示からプログラマブルデバイスを使用して関連分野に本発明を適用する方法を理解するべきである。
【００１９】
前述した目的および他の目的、さらには、本発明の特徴および利点を理解するために、好適な実施態様を諸図面と共に詳細に説明する。
【００２０】
上述した一般的な説明および次の詳細な説明は例示であり、請求項に記載する発明のさらなる説明を与えることを意図しているものと理解すべきである。
【００２１】
本発明についてさらなる理解をもたらすための諸図面が添付してあるが、これら諸図面も本明細書の一部を構成するものである。諸図面は、発明の実施例を例証し、詳細な説明と共に本発明の原理を説明する役割を持つものである。
【発明を実施するための最良の形態】
【００２２】
図７Ａは、本発明の実施例によるプログラマブルデバイスのための静電気放電(ESD)保護装置を示す。ESD保護装置は、プログラマブルデバイス808、第１回路805、第２回路812、第３回路901、およびESD保護装置903を具える。プログラマブルデバイス808は、プログラミング結果の記録のために使用される。本実施例では、プログラマブルデバイス808は、プログラミング結果を記録するための第１の端子の806aおよび第２の端子806bを持つヒューズである。第１回路805は、プログラマブルデバイス808の第１の端子の806aと第１のノード803aとの間に電気的に接続される。第２回路812は、プログラマブルデバイス808の第２の端子806bと第２のノード803bとの間に電気的に接続される。そこでは、プログラマブルデバイス808のプログラミングは、第１回路805および第２回路812によって行なわれる。また、プログラマブルデバイス808のプログラミング結果は、第１回路805および第２回路812を活動化すること、および、電流がプログラマブルデバイス808を通過することを検知することによって得られる。本実施例では、ESD保護装置903は、プログラマブルデバイス808の第１の端子の806aおよび第２の端子806bにそれぞれその第１の端子(ソース)およびその第２の端子(ドレイン)が結合されているN型トランジスタ(NMOS)である。第３回路901は、ESD保護装置903を制御するためにESD保護装置903のゲートに電気的に接続される。本実施例では、第１のノード803aおよび第２のノード803bは、パッド801および電源電圧ライン814pに電気的にそれぞれ接続される。ESDが生じたとき、ESD保護装置903はN型ドーパントとP-ウェル(N+/PW)との間（接合部）で界面降伏し、プログラマブルデバイス808の第１の端子の806aと第２の端子806bとの間の電圧差が、溶断（切断）電圧よりも小さくなるように、ESDによって生じた一時的なESD電流を回避するため、低インピーダンスの電流経路を形成し、更には、プログラマブルデバイス808全体を保護して、ESD保護の目的を達成することができる。回路が適切に作動しており、ESDが生じていないときは、ESD保護装置903によって影響されずに、プログラマブルデバイス808が適正に機能することができるように、電流経路が消される。上述したESD保護装置903の別の機能は、溶断（切断）したプログラマブルデバイス808に別の電流経路を与えることである。第３回路901の制御によって、プログラマブルデバイス808の端子806aおよび806b2を、開回路から閉回路に切り替えることができ、この２つの端子の電気接続ステータス（状況）を変更して、実際の利用時のプログラマブルデバイス808の柔軟性を高めることができる。本明細書におけるすべての実施例を通じて、同じ参照符号は同じ構成要素を指し示すものである。
【００２３】
図７Ｂは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、上述した図７Ａとの主たる相違は、第２のノード803bがグランド電圧ラインに電気的に814g接続されるということである。当業者は、第２のノード803bが電源電圧ラインに814pに結合されるか、グランド電圧ライン814gに結合されているかによって、ESD保護装置903のESD保護機能は何ら影響を受けないことを本開示から理解するべきである。図７Ａおよび図７Ｂでは、同じ参照符号は同じ構成要素を指し示す。また、本装置の具体的な結線パターンは図７Ｂの実施例に記述された通りである。
【００２４】
図８Ａは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すものであるが、この図と上述した図７Ａとの主たる相違は、ESD保護装置1003にある。図８Ａを参照すると、本実施例では、ESD保護装置1003は、プログラマブルデバイス808の第１の端子806aと第２の端子806bとに、その第１の端子(ドレイン)およびその第２の端子(ソース)をそれぞれ結合されているP型トランジスタ(PMOS)である。プログラマブルデバイス808はESD保護装置1003に影響されることなく適正に機能することができるように、第３回路1001は、ESDが生じていないときには、ノーマリオフ（通常状態でオフ）の状態に保持されるようなESD保護装置1003を制御するためにESD保護装置1003のゲートに電気的に接続されている。
【００２５】
ESDが生じたとき、ESD保護装置1003は、Ｐ型ドーパントとN-ウェル(P+/NW)との間で界面降伏し、即ち、降伏して電流が流れる状態になり、ESDによって生じた一時的なESD電流を回避するために、低インピーダンスの電流経路を形成する。その結果、第１の端子の806aとプログラマブルデバイス808の第２の端子806bとの間の電圧差を、溶断電圧よりも小さくすることができ、さらにプログラマブルデバイス808全体を保護して、ESD保護という目的を達成することできる。図８Ａにおける同じ参照符号は、特に指摘しない限り、前述の実施例中の同じ構成要素を指すものであり、接続関係も同じものである。
【００２６】
図８Ｂは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、この図と上述した図８Ａとの主たる装置は、第２のノード803bがグランド電圧ライン814gに電気的に接続されるということである。特に指摘しない限り、図８Ｂにおける同様の参照符号は、上述した実施例中の同じ構成要素を指し示すものである。当業者は、第２のノード803bが電源電圧ラインに814pに結合されるか、グランド電圧ライン814gに結合されているかによって、ESD保護装置903およびESD保護装置1003のESD保護機能は影響を受けないことを本開示から理解するべきである。また、このことは以降の全ての実施例に当てはまるものである。
【００２７】
図９Ａは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、この図と図７Ａとの主な相違は、ESD保護装置903のゲートは、導線（導電性ワイヤ）1103の一方の端部に電気的に接続されること、導線1103のもう１つの端部はグランド電圧ライン1101に電気的に接続されることである。それ故に、ESD保護装置903は、ESDが生じていないときはノーマリオフ（通常時オフ）のステータス（状態）に保持され、プログラマブルデバイスがESD保護装置903に影響されずに適正に機能することができる。ESDが生じたとき、ESD保護装置903はN型ドーパントとP-ウェル(N+/PW)との間でインターフェース・ブレークダウン（界面降伏）し、即ち、接合部において降伏し電流が流れる状態になり、ESDの損傷からプログラマブルデバイスを保護するために、ESDによって生じた一時的なESD電流を回避するため、低いインピーダンスの電流経路を形成する。図９Ｂで示すように、第２のノード803bがグランド電圧ラインに814g結合される場合にも、このESD保護装置はESD保護に適用される。特に指摘しない限り、図９Ａと図９Ｂにおける同じ参照符号は、図７と同じ構成要素を指すものである。
【００２８】
図１０Ａは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、この図と上述した図８Ａとの主たる相違は、ESD保護装置1003の状態をノーマリオフに保持するために、導線1103のもう一方の端部は電源電圧ライン1201に結合され、ESD保護装置1003のゲートが、導線1103の他方の端部に結合されるということである。同様に、ESDが生じる場合、ESD保護装置1003は、Ｐ型ドーパントとN-ウェル(P+/NW)との間でインターフェース・ブレークダウンになり、即ち、界面において降伏して電流が流れる状態になり、ESDの損傷からプログラマブルデバイスを保護するために、ESDによって生じた一時的なESD電流を回避するため、より低いインピーダンスの電流経路を形成する。図１０Ｂで示すように、本実施例は、さらに、グランド電圧ライン814gとパッド801との間のESD保護にも適用される。図１０Ａと図１０Ｂにおける参照符号は、特に指摘しない限り、図８Ａにおける同じ構成要素を指す。結線関係については図８Ａの実施例の説明を参照されたい。
【００２９】
図１１Ａは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、この図と図７Ａとの主たる相違は、ESD保護装置903をノーマリオフのステータス（状態）に保持するために、抵抗器1301の一方の端部をグランド電圧（アース電位）ライン1101に結合し、ESD保護装置903のゲートを抵抗器1301の他方の端部に結合する。それ故に、ESDが生じていないとき、プログラマブルデバイス808はESD保護装置903に影響されずに適正に機能することができる。ESDが生じたとき、ESD保護装置903は、N型ドーパントとP-ウェル(N+/PW)との間でインターフェース・ブレークダウン（界面降伏）が起こり、即ち、界面において降伏が発生し電流が流れる状態になり、ESD保護装置903のソースとゲートとの間の寄生容量結合により、ESD保護装置903のゲートとグランド電圧ライン1101との間でESD電流が発生する。ESD保護装置903のゲート/ソースの電圧は、ESD保護装置903をオンにする抵抗器1301によって、閾値電圧を超えるまで増大させることができ、その電流経路の低インピーダンスは、ESDが生じたとき、ESD保護装置903のターンオン速度を増加させて、ESD電流からプログラマブルデバイス808への損傷を回避することができる。同様に、本実施例は、図１１Ｂに示すように、さらに、グランド電圧ライン814gとパッド801との間のESD保護にも適用される。図１１Ａと図１１Ｂにおける同じ参照符号は、特に指摘しない限り、図８Ａの同じ構成要素を指す。
【００３０】
図１２Ａは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、この図と図８Ａとの主たる相違は、ESD保護装置1003をノーマリオフのステータスに保持しておくために、抵抗器1301の一方の端部を電源電圧ライン1201に結合し、ESD保護装置1003のゲートを抵抗器1301の他方の端部に結合するということである。それ故に、ESDが生じていないとき、ESD保護装置1003に影響されずにプログラマブルデバイス808が適正に機能（動作）することができ、また、ESDが生じたとき、ESD保護装置1003をオンにするための、ESD保護装置1003のドレインとゲートとの間における寄生容量結合によって、ESD保護装置1003のゲート電圧を、ESDの閾値電圧より低い負の電圧にさせることを抵抗器1301が可能にする。一方、ESDが生じたとき、ESD保護装置1003は、Ｐ型ドーパントとN-ウェル(P+/NW)との間で界面降伏して、その電流経路のインピーダンスを低下させて、ESD保護装置1003のターンオン速度を増加させる。その結果、プログラマブルデバイス808は、より高いESD保護効率を得ることができる。同様に、図１２Ｂで示すように、このESD保護装置は、さらに、グランド電圧ライン814gとパッド801との間のESD保護に適用される。図１２Ａと１２Ｂにおける同じ参照符号は、特に指摘しない限り、図８Ａの同じ構成要素を指し示すものであり、本実施例で説明しない構成要素は、図８の実施例で説明し通りのものである。
【００３１】
図１３は、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、この図では、ESD保護装置は、第１回路1530、第２回路1540、プログラマブルデバイス(ヒューズ)1512、ESD保護装置1514および導線1520を具える。第１回路1530は、P型トランジスタ(PMOS)1501および1503、ならびにN型トランジスタ(NMOS)1510を具える。第２回路は、N型トランジスタ1506および1508、ならびにP型トランジスタ1504を具える。P型トランジスタ1501のソースは、電源電圧ラインVCCに結合される。また、P型トランジスタ1501のゲートは、それのドレインに結合される。トランジスタ1503のソースは、トランジスタ1501のドレインに結合され、トランジスタ1503のゲートは、読み出し指示（有効化）電圧(Read enable voltage)RDEMBに結合され、およびそれのドレインは、プログラマブルデバイス1512の第１の端子の1518aに結合される。トランジスタ1510のドレインは、プログラマブルデバイス1512の第１の端子の1518aに結合され、それのゲートは、書き込み指示電圧(write enable voltage)TRENに結合され、そのソースはグランド電圧源1522に結合される。ESD保護装置1514の両端(ソースとドレイン)は、プログラマブルデバイスの第１の端子1518aおよび第２の端子1518bにそれぞれ結合され、また、ESD保護装置1514のゲートは導線1520の一方の端部に結合される。導線1520の他方の端部はグランド電圧（アース電位）ライン1524に結合される。トランジスタ1504のボディおよびソースは、電圧源TRIMに結合され、そのドレインはプログラマブルデバイス1512の第２の端子1518bに結合される。トランジスタ1506のドレインは、第２の端子1518bに結合される、そのゲートは、読み取り指示電圧RDENに結合され、そのソースは、トランジスタ1508のドレインに結合される。トランジスタ1508のゲートおよびドレインは互いに結合され、トランジスタ1508のソースは、電流検知端子1526に結合される。
【００３２】
実施例では、プログラマブルデバイス1512は、第１回路および第２回路を通じて読み取り動作と溶断（切断）を行うことができる。プログラマブルデバイス1512が、溶断操作を実行しているときは、書き込み指示電圧TRENBおよびTRENが有効化（オン）されることによって、トランジスタ1504と1510がオンになる。書き込み電圧源TRIMの電流は、トランジスタ1504、プログラマブルデバイス1512、およびトランジスタ1510を通り抜け、最後には、グランド電圧源1522に到達する。プログラマブルデバイス1512は、ターンオン電流の増加によって生じた熱により溶断（切断）される、即ち、開回路（open circuit）が、書き込み操作を実行するために形成される。プログラマブルデバイス1512が、読み取り動作を実行しているとき、トランジスタ1503と1506が、読み取り指示電圧RDENBおよびRDENによってオンにされ、その結果、トランジスタ1501、トランジスタ1503、プログラマブルデバイス1512、トランジスタ1506およびトランジスタ1508を通って、電源電圧ラインVCCから電流検知端子1526へ至るようなターンオン経路(turn-on channel)を形成することができる。従って、プログラマブルデバイス1512の全体、即ち、溶断されたステータスは、電流が電流検知端子1526にあるかどうかに基づいて決定することができる。回路の動作中に、ESD保護装置1514は、ノーマリオフのステータスに保持され、ESDがないときには、ESD保護装置1514に影響されずにプログラマブルデバイス1512を適正に機能させることを保証するために電流経路を消す。電流経路は、ESDが生じたときに、ESD電流からプログラマブルデバイス1512への損傷を回避するために提供される。即ち、ESDが生じたとき、ESD保護装置1512は、N型ドーパントとP-ウェル(N+/PW)との間で界面降伏しており、ESDによって生じた一時的なESD電流を回避するために、低インピーダンスの電流経路を形成し、更に、プログラマブルデバイス1512の２つの端部間の電圧降下を、溶断電圧よりも低くなるまで減少させる。その結果、プログラマブルデバイス808全体が保護され、ESD保護機能が達成される。
【００３３】
図１４Ａは、本発明の別の実施例によるプログラマブルデバイスのためのESD保護装置を示すが、ここでは、プログラミング結果を記録するための第１の端子806aおよび第２の端子806bを持つプログラマブルデバイス808を具える。実施例では、プログラマブルデバイス808はヒューズである。第１回路805は、プログラマブルデバイス808の第１の端子の806aと第１のノード803aとの間で電気的に接続される。第２回路812は、プログラマブルデバイス808の第２の端子806bと第２のノード803bの間で電気的に接続され、第１回路805および第２回路812によってプログラマブルデバイス808のプログラミングが実行され、プログラマブルデバイス808のプログラミング結果は、第１回路805および第２回路812によって得られる。本実施例では、上述したESD保護装置810は、プログラマブルデバイス808の第１の端子の806aおよび第２の端子806bに、その第１の端子(ダイオードのアノード)およびその第２の端子(ダイオードのカソード)を、それぞれ逆方向バイアスで接続されているダイオードである。パッド801は、第１のノード803aに電気的に接続される。第２のノード803bは、電源電圧ライン814pに電気的に接続される。ESDが生じていない場合、逆バイアスされた電圧がそれの逆方向の降伏電圧に達しないので、ダイオード810はオフである。その結果、プログラマブルデバイス808はダイオード810に影響されずに適正に機能することができる。ESDが生じた場合、ESD保護装置810は、NP接合部が界面（接合部）降伏しており、プログラマブルデバイス808の第１の端子806aと第２の端子806bとの間の電圧差を溶断電圧よりも小さくなるまで低減し、ESDによって生じた一時的なESD電流を回避するために低インピーダンスの電流経路を形成する。ESDによって引き起こされるプログラマブルデバイス808への損傷を回避し、ESD保護機能を達成する。同様に、図１４Ｂに示すように、このESD保護装置は、さらに、グランド電圧ライン814gとパッド801との間のESD保護に適用される。図１４Ｂと１４Ａとのもう１つの主たる差異は、ESD保護装置810の第１の端子(ダイオードのアノード)および第２の端子(ダイオードのカソード)が、プログラマブルデバイス808の第１の端子の806aおよび第２の端子806bに、逆方向のバイアスで、それぞれ結合されるということである。当業者は、本開示から図１４Ａと１４ＢのESD保護機構を推論することができるはずである。図１４Ｂにおける同じ参照符号は、図１４Ａの同じ構成要素を指し示す。
【００３４】
概観すれる本発明は、ESDの発生に応じて、プログラマブルデバイスに別の電流経路を形成することによって、プログラマブルデバイスのESD保護能力および応答速度を向上させることができる。ESDが生じたときに、プログラマブルデバイスへの損傷を回避するために、ESD電流を、回避することができる。一方、第３回路の設計については、プログラマブルデバイスのためのESD保護装置は、グランド電圧ラインとパッドとの間、電源電圧ラインとパッドとの間、ICとICとの間、および、単一のプログラマブルデバイス（例えばワンタイムプログラムメモリ）内などを含む、異なるタイプの回路で使用することができる。当業者は、上述した実施例の教示によるプログラマブルデバイスを使用して、関連する分野に本発明を適用することができるはずである。
【００３５】
本発明の範囲や本質を逸脱することなく本発明の構成に様々な変形や修正を行うことができることは、当業者には自明である。上述したことを考慮すれば、添付する請求の範囲およびこれに均等なものの範疇に入るという前提で、本発明は本発明の変形や修正をその範囲に含むことを意図するものである。
【図面の簡単な説明】
【００３６】
【図１】米国特許第6654304号.の回路図である。
【図２】米国特許第6157241号.の回路図である。
【図３】米国特許6762918号.の回路図である。
【図４】米国特許第6762918号.の回路図2である。
【図５】米国特許第6469884号の回路図である。
【図６】米国特許第6327125号の回路図である。
【図７Ａ】ESD保護装置が、本発明の実施例による、電源側に適用したESD保護装置としてN型トランジスタを使用したESD保護装置の回路を示すブロック図である。
【図７Ｂ】ESD保護装置が、本発明の実施例によるグランド側に適用したESD保護装置としてN型トランジスタを使用したESD保護装置の回路を示すブロック図である。
【図８Ａ】本発明の実施例による、電源側に適用したESD保護装置としてP型トランジスタを使用した、ESD保護装置の回路を示すブロック図である。
【図８Ｂ】本発明の実施例による、グランド側に適用したESD保護装置としてP型トランジスタを使用したESD保護装置の回路を示すブロック図である。
【図９Ａ】本発明の実施例により電源側に適用したものであって、グランド電圧ラインへのN型トランジスタのゲートの結合によりESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図９Ｂ】本発明の実施例によりグランド側に適用したものであって、グランド電圧ラインへのN型トランジスタのゲートの結合により、ESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図１０Ａ】本発明の実施例により電源側に適用したものであって、電源電圧ラインへのP型トランジスタのゲートの結合により、ESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図１０Ｂ】本発明の実施例によりグランド側に適用したものであって、電源電圧ラインへのP型トランジスタのゲートの結合により、ESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図１１Ａ】本発明の実施例により電源側に適用したものであって、抵抗器にN型トランジスタのゲートを接続することにより、ESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図１１Ｂ】本発明の実施例によりグランド側に適用したものであって、抵抗器にN型トランジスタのゲートを接続することにより、ESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図１２Ａ】、本発明の実施例により電源側に適用したものであって、抵抗器にP型トランジスタのゲートを接続することにより、ESD保護装置を形成させた、ESD保護装置の回路を示すブロック図である。
【図１２Ｂ】、本発明の実施例によりグランド側に適用したものであって、抵抗器にP型トランジスタのゲートを接続することにより、ESD保護装置を形成させたESD保護装置の回路を示すブロック図である。
【図１３】本発明の実施例による、グランド電圧ラインへのN型トランジスタのゲートの結合により、ESD保護装置を形成せせた、ESD保護装置の回路図である。
【図１４Ａ】本発明の実施例により電源側に適用したものであって、ESD保護装置としてダイオードを使用した、ESD保護装置の回路を示すブロック図である。
【図１４Ｂ】本発明の実施例によりグランド側に適用したものであってESD保護装置としてダイオードを使用したESD保護装置の回路を示すブロック図である。
【図１】
2007073928.tif 000003
【図２】
2007073928.tif 000004
【図３】
2007073928.tif 000005
【図４】
2007073928.tif 000006
【図５】
2007073928.tif 000007
【図６】
2007073928.tif 000008
【図７Ａ】
2007073928.tif 000009
【図７Ｂ】
2007073928.tif 000010
【図８Ａ】
2007073928.tif 000011
【図８Ｂ】
2007073928.tif 000012
【図９Ａ】
2007073928.tif 000013
【図９Ｂ】
2007073928.tif 000014
【図１０Ａ】
2007073928.tif 000015
【図１０Ｂ】
2007073928.tif 000016
【図１１Ａ】
2007073928.tif 000017
【図１１Ｂ】
2007073928.tif 000018
【図１２Ａ】
2007073928.tif 000019
【図１２Ｂ】
2007073928.tif 000020
【図１３】
2007073928.tif 000021
【図１４Ａ】
2007073928.tif 000022
【図１４Ｂ】
2007073928.tif 000023