(57)【要約】【課題】  ＦＰＣ基板製造工程途中の流動時、識別票が無くとも、低コストで流動情報や製品仕様等の各種情報を容易に把握できる半導体装置の製造方法及びフレキシブル回路基板を提供する。【解決手段】  プレス加工後、フレキシブルなテープ基材１１に、製品仕様等設計処理に応じた配線パターン１２、基準マーク１３及び２次元コードパターン１４を形成する。配線パターン１２、基準マーク１３及び２次元コードパターン１４は、フォトリソグラフィ技術を利用して同時に形成される。２次元コードパターン１４には、製品固有の情報を入力する。製品固有の情報とは、その製品仕様、例えば製品に使われている原料、製品が生産される工場名、マスク種類、配線パターンの規格、ロット数、流動管理情報等が考えられる。２次元コードパターン１４は、マトリクス方式の２次元コードであり、例えばＱＲコードを採用する。【選択図】  図１
2007073863.tif 000002
【特許請求の範囲】
【請求項１】
フレキシブルなテープ基材の少なくとも一主面に金属層を定着させる工程と、
前記テープ基材上の金属層に対し、製品仕様に応じた配線パターンを形成すると同時に２次元コードパターンを形成することにより製品固有の情報を入力する工程と、
前記配線パターンの領域上を含む前記テープ基材上の保護領域にソルダーレジストパターンを印刷する工程と、
前記ソルダーレジストパターンに覆われる以外の前記配線パターンのめっき工程と、
前記テープ基材において前記配線パターンのめっき部に対し半導体部品を実装する工程と、を含み、
任意の前記工程間または工程終了後において前記製品固有の情報を前記２次元コードパターンから取得する半導体装置の製造方法。
【請求項２】
前記配線パターン及び前記２次元コードパターンは、フォトリソグラフィ工程を経て得られるマスクパターンに従って同時にエッチング形成される請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線パターン及び前記２次元コードパターンは、インクジェット方式による印刷技術を用いて同時に形成される請求項１記載の半導体装置の製造方法。
【請求項４】
前記２次元コードパターンは、マトリックス方式の２次元コードとする請求項１〜３いずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記２次元コードパターンは、ＱＲコードまたはマイクロＱＲコードとする請求項１〜３いずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記２次元コードパターンの一部の領域を基準マークとして兼用する請求項１〜５いずれか一つに記載の半導体装置の製造方法。
【請求項７】
フレキシブルなテープ基材と、
前記テープ基材上に形成された配線パターンと、
前記配線パターンの領域上を含む前記テープ基材上の保護領域に形成されたソルダーレジストパターンと、
前記テープ基材上に前記配線パターンと同等の形成材料を用いて設けられた２次元コードパターンと、
を具備するフレキシブル回路基板。
【請求項８】
前記テープ基材はＴＣＰ用基材、ＣＯＦ用基材のうちいずれかの形態を有する請求項７記載のフレキシブル回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル回路基板を有する半導体装置の製造方法に関する。特にフレキシブル回路基板の製造工程における流動管理の改善が要求される半導体装置の製造方法及びフレキシブル回路基板に関する。
【背景技術】
【０００２】
フレキシブル回路基板（以下、ＦＰＣ基板）は、変形可能な利点があり、ＩＣの高密度実装、モジュールのコンパクト化に有利である。ＦＰＣ基板は、ＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip On FlexibleまたはFilm）等に利用され、特に、各種メディア機器の小型化には必要不可欠である。
【０００３】
ＦＰＣ基板は、ポリイミドフィルム等、長尺のテープ基材をリールに巻き取りつつ、製造ラインに流動させながら製作される。ＦＰＣ基板は、製造工程途中において、製造ライン内の各装置へリール毎移動、時には別の製造工場へリール毎搬送される場合がある。
【０００４】
従来、ＦＰＣ基板の製造途中では、製品１ロット毎に一対一で対応する識別票が添付され、その流動情報や製品仕様を確認することができる。識別票の添付や確認には人為的ミスが伴う懸念がある。
【０００５】
上記ＦＰＣ基板の流動管理とは異なるが、基板製造工程で、識別マークとしてバーコードラベルを基板に貼付けまたはバーコードを直接基板に印字する技術が開示されている（例えば、特許文献１参照）。この特許文献１には、２次元バーコードを使用すればバーコード自体に蓄えられる情報量を多くすることができるとの説明もある。情報としては、リサイクル工程で有用な情報を持たせる。
【特許文献１】特開２０００−２６９６１４号公報（段落番号［００２１］）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＦＰＣ基板は、その製造工程途中において、試作品も含め、類似した複数種類のものが流動する。上述したように、識別票は、製造工程途中のＦＰＣ基板の流動情報や製品仕様を確認する際に不可欠である。しかしながら、識別票は、添付や確認時に人為的ミスが伴う懸念がある。また、［特許文献１］のように、バーコードラベルを基板に貼付けまたは印字する技術を用いる場合、複数種類のラベル形成や印字のためのコストが嵩む。また、環境によってはバーコードラベルの貼付けやバーコードの印字に関し、人為的なミスが生じる可能性も考えられる。
【０００７】
本発明は上記のような事情を考慮してなされたもので、ＦＰＣ基板製造工程途中の流動時、識別票が無くとも、低コストで流動情報や製品仕様等の各種情報を容易に把握できる半導体装置の製造方法及びフレキシブル回路基板を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、フレキシブルなテープ基材の少なくとも一主面に金属層を定着させる工程と、前記テープ基材上の金属層に対し、製品仕様に応じた配線パターンを形成すると同時に２次元コードパターンを形成することにより製品固有の情報を入力する工程と、前記配線パターンの領域上を含む前記テープ基材上の保護領域にソルダーレジストパターンを印刷する工程と、前記ソルダーレジストパターンに覆われる以外の前記配線パターンのめっき工程と、前記テープ基材において前記配線パターンのめっき部に対し半導体部品を実装する工程と、を含み、任意の前記工程間または工程終了後において前記製品固有の情報を前記２次元コードパターンから取得する。
【０００９】
上記本発明に係る半導体装置の製造方法によれば、製品仕様に応じた配線パターンを形成すると同時に２次元コードパターンを形成する。すなわち、製品を決定付ける配線パターンの形成工程と共に製品固有の情報を２次元コードパターンにして入力しておく。これにより、製造工程途中における製品の流動管理が容易になり、歩留り改善にも寄与する。２次元コードパターンは、配線パターンの形成工程に組み込まれるので、時間的ロスもなく、製造コストの影響も小さい。
【００１０】
なお、上記本発明に係る半導体装置の製造方法において、次のいずれかの特徴を有して、より扱い易い２次元コードによる流動管理に寄与する。
前記配線パターン及び前記２次元コードパターンは、フォトリソグラフィ工程を経て得られるマスクパターンに従って同時にエッチング形成されることを特徴とする。
前記配線パターン及び前記２次元コードパターンは、インクジェット方式による印刷技術を用いて同時に形成されることを特徴とする。
前記２次元コードパターンは、マトリックス方式の２次元コードとすることを特徴とする。
前記２次元コードパターンは、ＱＲコードまたはマイクロＱＲコードとすることを特徴とする。
前記２次元コードパターンの一部の領域を基準マークとして兼用することを特徴とする。
【００１１】
本発明に係るフレキシブル回路基板は、フレキシブルなテープ基材と、前記テープ基材上に形成された配線パターンと、前記配線パターンの領域上を含む前記テープ基材上の保護領域に形成されたソルダーレジストパターンと、前記テープ基材上に前記配線パターンと同等の形成材料を用いて設けられた２次元コードパターンと、を具備する。
【００１２】
上記本発明に係るフレキシブル回路基板によれば、製品を決定付ける配線パターンの形成材料と共に２次元コードパターンを付与する。２次元コードパターンは小さい占有面積により多くの情報量が入れられる。
なお、前記テープ基材はＴＣＰ用基材、ＣＯＦ用基材のうちいずれかの形態を有することを特徴とする。
【発明を実施するための形態】
【００１３】
図１〜図３は、それぞれ本発明の一実施形態に係る半導体装置の製造方法を示す平面図であり、ＦＰＣ（flexible printed circuit）実装製品のうち、ＴＣＰ（tape carrier package）用製品を用いた半導体装置の製造方法に関する。図４は、前記図１〜図３の構成を実現するための製造工程の流れ図である。また、図５、図６は、ＦＰＣ（flexible printed circuit）の製造に関する参照用の工程断面図である。これらの図を参照して以下説明する。
【００１４】
金属層付きのテープ基材は、ポリイミド等、フレキシブルなテープ基材の少なくとも一主面に、金属層（例えば銅）が形成されている。このような金属層付きのテープ基材は、ガイド穴（パーフォレーション）、機種に応じた位置決め穴、必要ならデバイスホール等の打ち抜きを含むプレス加工を経ている（図１、図４のＳ１参照）。
【００１５】
ＦＰＣは、例えばＴＣＰ（tape carrier package）用製品とＣＯＦ（chip on film）用製品がある（図５、図６参照）。ＴＣＰ用製品は、基材においてＩＣチップが実装されるデバイスホールを要する。ＴＣＰ用製品の場合、デバイスホール等を含むプレス加工後にテープ基材と銅箔のラミネートがなされる。一方、ＣＯＦ用製品であればデバイスホールは形成しない。ＣＯＦ用製品の場合、テープ基材と金属層（銅）の積層後、プレス加工を経る。図１〜図３は、ＴＣＰ用製品の例であるので、図５のタイプが基本的な構成となる。
【００１６】
プレス加工後、図１に示すように、フレキシブルなテープ基材１１に、製品仕様等設計処理に応じた配線パターン１２、基準マーク１３及び２次元コードパターン１４を形成する（図４のＳ２）。配線パターン１２、基準マーク１３及び２次元コードパターン１４は、フォトリソグラフィ技術を利用して同時に形成される。つまり、配線パターン、基準マーク及び２次元コードパターンの描画されたフォトマスク（図示せず）を用いて、フォトレジスト層の露光、現像、それに応じたパターンのエッチングが実施される。２次元コードパターン１４には、製品固有の情報を入力する。製品固有の情報とは、その製品仕様、例えば製品に使われている原料、製品が生産される工場名、マスク種類、配線パターンの規格、ロット数、流動管理情報等が考えられる。２次元コードパターン１４は、マトリクス方式の２次元コードであり、例えばＱＲコードを採用する。ＱＲコードはデータ領域１４１の他に３ヶ所の切り出しシンボル１４２を有し、３６０°どの方向からも背景の影響を受けない安定した高速読み取りが可能である。
【００１７】
なお、図４におけるエッチングレジストコート処理Ｓ２１は、ＴＣＰ用製品のようなデバイスホールを有するテープ基材１１に対する処理であり、基材の裏面側にもエッチングレジストをコーティングする。これは配線パターンエッチの際、エッチング液がパターン裏側に回り込まないようにする対策である。従って、フォトレジスト剥離処理Ｓ２２は、ＴＣＰ用製品では基材表裏のレジストを剥離することになる。図５（ａ），図６（ａ）は、それぞれＴＣＰ用製品、ＣＯＦ用製品の配線パターン（図示しないが基準マークや２次元コードパターン含む）が形成された状態を示す。
また、図４のＳ３に示す工程間検査は、配線パターン等が規格どおりに形成されているか否かを調べる。
【００１８】
次に、図２に示すように、配線パターン１２の領域上を含むテープ基材１１上の領域にソルダーレジストパターン１５を形成する（図４のＳ４、図５（ｂ），図６（ｂ）参照）。ソルダーレジストパターン１５は、一般的にスクリーン印刷方式で塗布される。スクリーン印刷方式は、スキージと機種専用の印刷マスクを活用する接触方式である。その他、ソルダーレジストパターン１５は、インクジェット方式の印刷機構を利用することも考えられる。例えば、ピエゾ素子の伸張制御によるレジスト剤の吐出制御がソルダーレジスト印刷に応用される。
【００１９】
その後、めっき工程に移行する（図４のＳ５）。すなわち、ソルダーレジストパターン１５に覆われていない配線パターン１２の露出表面に所定の金属めっきを施す。図５（ｃ）に示すように、ＴＣＰ製品では例えばＳｎまたはＡｕめっきが施される。因みにＣＯＦ製品では例えばＡｕめっきが施される（図６（ｃ））。図２ではめっき部１６を示す。
【００２０】
次に、機種に応じた穴開け等、サイズに関係するプレス加工、必要なら分割用のスリット形成工程を経る（Ｓ６）。その後、導通試験によりオープン／ショートを検査するＯ／Ｓ検査（Ｓ７）、そして、汚れ、異物付着等の外観不良を検出する最終検査（Ｓ８）の各工程を経て梱包出荷となる。
その後、図３に示すように、テープ基材１１において配線パターン１５のめっき部１６に対しＩＣチップ等、半導体部品１７を実装する。
【００２１】
上記図１や図４のＳ２において、テープ基材１１に配線パターン１２や基準マーク１３と共に２次元コードパターン１４を形成した。その後の任意の工程間または工程終了後において、２次元コードパターン１４から製品固有の情報を得る。２次元コードの読み取り環境（図示しないスキャナ等）は、必要箇所に配備する必要がある。例えば各工程を実施する機構毎に配備しておくことが考えられる。
【００２２】
例えば、図４を参照すると、Ｓ３に示す工程間検査時に２次元コードパターン１４からの情報を確認することが考えられる。また、ソルダーレジストパターン１５を形成する処理Ｓ４の際にも２次元コードパターン１４からの情報を確認、照合することが考えられる。このソルダーレジストパターン形成工程は、別の製造工場で行われる場合もあり、２次元コードパターン１４から情報を得ることによって、製品仕様の把握や流動管理情報の収集、確認ができる。次のめっき工程（Ｓ５）も同様である。すなわち、２次元コードパターン１４からの情報を確認、照合、収集することが考えられる。
【００２３】
さらに、製造工程が進み、図４のプレス加工やスリット形成工程（Ｓ６）、その後のＯ／Ｓ検査（Ｓ７）、最終検査（Ｓ８）等でも、２次元コードパターン１４から情報を得ることによって、製品仕様の把握や流動管理情報の収集、確認ができる。
また、図３に示すように、テープ基材１１に半導体部品１７を実装した後においても、製品単体から２次元コードパターン１４から情報を得ることが考えられる。これにより、流動方法、製品仕様の把握が容易になる。
【００２４】
なお、上記図１における２次元コードパターン１４は、図４のＳ２のようなフォトリソグラフィ技術を利用しない形成方法も考えられる。配線パターン１２が、フォトマスクを介さずにインクジェット方式等を用いて直接的にテープ基材１１に回路パターンを形成するような場合、これに準じて２次元コードパターン１４もテープ基材１１の所定領域にインクジェット方式等を用いて直接的に形成することが考えられる。
【００２５】
また、上記図１における２次元コードパターン１４は、切り出しシンボルを有するので、これを任意の工程を達成する際の基準マークとして兼用することも考えられる。
さらに、２次元コードパターン１４として、ＱＲコードよりも占有面積の小さい、マイクロＱＲコードを用いることも考えられる。
図７は、ＱＲコードに比較して占有面積の小さいマイクロＱＲコードを示す平面図である。マイクロＱＲコードは、ＱＲコードに比べて、切り出しシンボル（１４２）が１つだけなので、より小さい占有面積で効率よくデータを収納することができる。ただし、ＱＲコードに比べれば、当然、格納できるデータ量は小さくなる。
【００２６】
上記実施形態の方法によれば、製品仕様に応じた配線パターン１２を形成すると同時に２次元コードパターン１４を形成する。すなわち、製品を決定付ける配線パターン１２の形成工程と共に製品固有の情報を２次元コードパターン１４にして入力しておく。これにより、製造工程途中における製品の流動管理が容易になり、情報収集等により歩留り改善にも寄与する。
【００２７】
２次元コードパターン１４は、配線パターン１２の形成工程に組み込まれるので、時間的ロスもなく、製造コストの影響も小さい。また、図２のようなフレキシブル回路基板によれば、製品を決定付ける配線パターン１２の形成材料と共に２次元コードパターン１４を付与する。２次元コードパターン１４は小さい占有面積により多くの情報量が入れられ、有用である。２次元コードを利用することで、データベースからコードを引き出すキーコードだけでなく、データそのものを記録することも可能である。テープ基材１１は図５のようなＴＣＰ用基材の他、図６のようなＣＯＦ用基材の形態でも同様に２次元コードパターンを付与することができる。
【００２８】
以上説明したように本発明によれば、製品仕様に応じた配線パターンを形成すると同時に２次元コードパターンを形成する。すなわち、製品を決定付ける配線パターンの形成工程と共に製品固有の情報を２次元コードパターンにして入力しておく。そして、任意の製造工程間または工程終了後において製品固有の情報を２次元コードパターンから取得する。これにより、製造工程途中における製品の流動管理が容易になり、歩留り改善にも寄与する。２次元コードパターンは、配線パターンの形成工程に組み込まれるので、時間的ロスもなく、製造コストの影響も小さい。また、２次元コードパターンは、フレキシブル回路基板のような小さい占有面積により多くの情報量が入れられる。この結果、ＦＰＣ基板製造工程途中の流動時、識別票が無くとも、低コストで流動情報や製品仕様等の各種情報を容易に把握できる半導体装置の製造方法及びフレキシブル回路基板を提供することができる。
【００２９】
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
【図面の簡単な説明】
【００３０】
【図１】一実施形態に係る半導体装置の製造方法を示す第１の平面図。
【図２】図１に続く第２の平面図。
【図３】図２に続く第３の平面図。
【図４】図１〜図３の構成を実現するための製造工程の流れ図。
【図５】ＦＰＣの製造に関する第１の参照用の工程断面図。
【図６】ＦＰＣの製造に関する第２の参照用の工程断面図。
【図７】ＱＲコードと比較したマイクロＱＲコードを示す平面図。
【符号の説明】
【００３１】
１１…テープ基材（フレキシブルテープ基材）、１２…配線パターン、１３…基準マーク、１４…２次元コードパターン、１５…ソルダーレジストパターン、１６…めっき部、１７…半導体部品、Ｓ１〜Ｓ８…各処理工程。
【図１】
2007073863.tif 000003
【図２】
2007073863.tif 000004
【図３】
2007073863.tif 000005
【図４】
2007073863.tif 000006
【図５】
2007073863.tif 000007
【図６】
2007073863.tif 000008
【図７】
2007073863.tif 000009