(57)【要約】【課題】電荷転送装置の転送効率の低下及び周辺回路の特性の劣化を防ぐことが可能なＣＣＤ型固体撮像素子の製造方法を提供する。【解決手段】半導体基板１上にゲート絶縁膜２を介して導電性膜３を形成する工程（図１（ａ））と、半導体基板１上の周辺回路を形成すべき周辺回路領域上と、電荷転送装置の第一電極を形成すべき電極形成領域上とに、導電性膜３が残るように導電性膜３をパターニングして、第一電極３ａを形成する工程（図１（ｂ））と、第一電極形成後に、電荷転送装置を構成する第二電極６を形成する工程（図１（ｅ））と、第二電極６の形成後、周辺回路領域に残された導電性膜３をパターニングして、周辺回路の構成要素であるゲート電極３ｂを形成する工程（図２（i））とを含む。【選択図】図１
2007324306.tif 000002
【特許請求の範囲】
【請求項１】
電極間を絶縁された第一電極と第二電極とを含む電荷転送装置を有する固体撮像素子の製造方法であって、
半導体基板上にゲート絶縁膜を介して導電性膜を形成する導電性膜形成工程と、
前記半導体基板上の周辺回路を形成すべき周辺回路領域上と前記第一電極を形成すべき電極形成領域上とに、前記導電性膜が残るように前記導電性膜をパターニングして、前記第一電極を形成する第一電極形成工程と、
前記第一電極形成後、前記第二電極を形成する第二電極形成工程と、
前記第二電極形成後、前記周辺回路領域に残された前記導電性膜をパターニングして、前記周辺回路のゲート電極を形成するゲート電極形成工程とを含む固体撮像素子の製造方法。
【請求項２】
請求項１記載の固体撮像素子の製造方法であって、
前記導電性膜のパターニング前に、前記ゲート電極の抵抗を下げるための抵抗低下用導電性膜を前記半導体基板上に形成する抵抗低下用導電性膜形成工程を含み、
前記ゲート電極形成工程では、前記導電性膜と同時に前記抵抗低下用導電性膜をパターニングして、前記抵抗低下用導電性膜が上面に残された前記ゲート電極を形成する固体撮像素子の製造方法。
【請求項３】
請求項２記載の固体撮像素子の製造方法であって、
前記導電性膜がポリシリコンであり、
前記抵抗低下用導電性膜がタングステンシリサイドである固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極間を絶縁された第一電極と第二電極とを含む電荷転送装置を有する固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
固体撮像素子には、ＣＣＤ型とＣＭＯＳ型が存在し、ＣＣＤ型の固体撮像素子は、多数の光電変換素子と、この光電変換素子で発生した電荷を転送するための電荷転送装置と、電荷転送装置で転送されてきた電荷に応じた信号を外部に出力する信号出力アンプとを備える。電荷転送装置は、半導体基板内に形成された電荷転送チャネルと、電荷転送チャネル上方に形成された多数の電極とから構成され、多数の電極は、製造工程において先に形成される第一電極と後に形成される第二電極とに分類される。又、ＣＣＤ型の固体撮像素子が作りこまれる半導体基板には、光電変換素子及び電荷転送装置が形成される撮像領域と、信号出力アンプやそれ以外の回路等を含む周辺回路が形成される周辺回路領域とが存在する。
【０００３】
このようなＣＣＤ型の固体撮像素子においては、電荷転送装置の第一電極又は第二電極と周辺回路とを同時に形成している。
【０００４】
図４及び図５は、従来のＣＣＤ型の固体撮像素子の製造工程を工程順に示した断面模式図であり、電荷転送装置の第二電極と周辺回路とを同時に形成する方法を説明するためのものである。図４及び図５では、撮像領域における断面と周辺回路領域における断面とを合わせて図示した。
半導体基板２１上にＯＮＯ膜や酸化シリコン膜等のゲート絶縁膜２２を形成し、この上にポリシリコン等からなる第一の導電性膜２３をＣＶＤ法等によって形成する。そして、フォトリソグラフィ法により、第一電極を形成すべき領域上の第一の導電性膜２３上にのみ、レジスト２４を形成する（図４（ａ））。次に、レジスト２４をマスクにしてエッチングを行い、第一の導電性膜２３をパターニングする。このとき残った第一の導電性膜２３が第一電極となる（図４（ｂ））。以下では、このとき残った第一の導電性膜２３を第一電極２３という。
【０００５】
次に、第一電極２３を熱酸化して、第一電極２３の周りに電極間絶縁膜２５を形成する（図４（ｃ））。この熱酸化により、周辺回路領域にあるゲート絶縁膜２２の厚みが厚くなっているため、フォトリソグラフィ法により、撮像領域を覆うレジスト２６を形成し（図４（ｄ））、このレジスト２６をマスクにして、厚くなったゲート絶縁膜２２をエッチング除去した後、レジスト２６を除去する（図５（ｅ））。図５（ｅ）の状態では、エッチングによって半導体基板２１の表面品質が劣化しているため、熱酸化を行って半導体基板２１の表面を酸化させる（図５（ｆ））。
【０００６】
次に、半導体基板２１上に、ポリシリコン等からなる第二の導電性膜２７をＣＶＤ法等によって形成し、フォトリソグラフィ法により、第二電極を形成すべき領域上及び周辺回路のゲート電極を形成すべき領域上の第二の導電性膜２７上にのみレジスト２８を形成する（図５（ｇ））。次に、このレジスト２８をマスクにして、第二の導電性膜２７を選択的にエッチング除去して、第二電極２７ａと、周辺回路の構成要素であるトランジスタのゲート電極２７ｂを形成する（図５（ｈ））。
【０００７】
図６は、従来のＣＣＤ型の固体撮像素子の製造工程を工程順に示した断面模式図であり、電荷転送装置の第一電極と周辺回路とを同時に形成する方法を説明するためのものである。図６では、撮像領域における断面と周辺回路領域における断面とを合わせて図示した。
半導体基板２１上にＯＮＯ膜や酸化シリコン膜等のゲート絶縁膜２２を形成し、この上にポリシリコン等からなる第一の導電性膜２３をＣＶＤ法等によって形成する。そして、フォトリソグラフィ法により、第一電極を形成すべき領域上及び周辺回路のゲート電極を形成すべき領域上の第一の導電性膜２３上にのみ、レジスト３０を形成する（図６（ａ））。次に、レジスト３０をマスクにしてエッチングを行い、第一の導電性膜２３をパターニングして、第一電極２３ａと、周辺回路の構成要素であるトランジスタのゲート電極２３ｂを形成する（図６（ｂ））。
【０００８】
次に、第一電極２３ａを熱酸化して、第一電極２３ａの周りに電極間絶縁膜３１を形成する（図６（ｃ））。この熱酸化により、周辺回路領域にあるゲート電極２３ｂも熱酸化されて、その周りに絶縁膜３１が形成される。
【０００９】
次に、半導体基板２１上に、ポリシリコン等からなる第二の導電性膜３２をＣＶＤ法等によって形成し、フォトリソグラフィ法により、第二電極を形成すべき領域上の第二の導電性膜３２上にのみレジスト３３を形成する（図５（ｄ））。次に、このレジスト３３をマスクにして、第二の導電性膜３２を選択的にエッチング除去して、第二電極を形成する（図６（ｅ））。
【００１０】
ＣＣＤ型固体撮像素子の製造方法に関する文献として例えば特許文献１が挙げられる。
【００１１】
【特許文献１】特開２００６−０４１４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図４及び図５に示したように、第一電極を形成してから、第二電極と周辺回路のゲート電極を同時に形成する方法では、第二の導電性膜を形成するまでの間に、周辺回路領域にあるゲート絶縁膜が露出した状態になっている。このため、このゲート絶縁膜の品質を劣化させないために熱酸化処理を行う必要があり、第一電極は、第二電極との絶縁をとるための電極間絶縁膜形成に必要な熱酸化処理と、ゲート絶縁膜の品質劣化防止に必要な熱酸化処理とで複数回熱酸化されることになる。たびたび熱酸化が行われると、第一電極下部にバーズビークが発生してしまい、電荷転送装置の転送効率が低下してしまう。
【００１３】
又、図６に示したように、第一電極とゲート電極とを同時に形成する方法では、第一電極の熱酸化を行ったときに、ゲート電極も熱酸化されてしまうため、ゲート電極の形状が悪化してしまい、トランジスタの閾値電圧等が変動したり、ホットキャリア耐性が劣化したりする。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、電荷転送装置の転送効率の低下及び周辺回路の特性の劣化を防ぐことが可能な固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の固体撮像素子の製造方法は、電極間を絶縁された第一電極と第二電極とを含む電荷転送装置を有する固体撮像素子の製造方法であって、半導体基板上にゲート絶縁膜を介して導電性膜を形成する導電性膜形成工程と、前記半導体基板上の周辺回路を形成すべき周辺回路領域上と前記第一電極を形成すべき電極形成領域上とに、前記導電性膜が残るように前記導電性膜をパターニングして、前記第一電極を形成する第一電極形成工程と、前記第一電極形成後、前記第二電極を形成する第二電極形成工程と、前記第二電極形成後、前記周辺回路領域に残された前記導電性膜をパターニングして、前記周辺回路のゲート電極を形成するゲート電極形成工程とを含む。
【００１６】
本発明の固体撮像素子の製造方法は、前記導電性膜のパターニング前に、前記ゲート電極の抵抗を下げるための抵抗低下用導電性膜を前記半導体基板上に形成する抵抗低下用導電性膜形成工程を含み、前記ゲート電極形成工程では、前記導電性膜と同時に前記抵抗低下用導電性膜をパターニングして、前記抵抗低下用導電性膜が上面に残された前記ゲート電極を形成する。
【００１７】
本発明の固体撮像素子の製造方法は、前記導電性膜がポリシリコンであり、前記抵抗低下用導電性膜がタングステンシリサイドである。
【発明の効果】
【００１８】
本発明によれば、電荷転送装置の転送効率の低下及び周辺回路の特性の劣化を防ぐことが可能な固体撮像素子の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について図面を参照して説明する。
【００２０】
図１及び図２は、本発明の実施形態である固体撮像素子の製造方法を製造工程順に示した断面模式図である。図１及び図２では、撮像領域における断面と周辺回路領域における断面とを合わせて図示した。
半導体基板１上にＯＮＯ膜や酸化シリコン膜等のゲート絶縁膜２を形成し、この上にポリシリコン等からなる第一の導電性膜３をＣＶＤ法等によって形成する。そして、フォトリソグラフィ法により、電荷転送装置の第一電極を形成すべき電極形成領域上と周辺回路領域上の第一の導電性膜３上にのみ、レジスト４を形成する（図１（ａ））。
【００２１】
次に、レジスト４をマスクにしてエッチングを行い、第一の導電性膜３をパターニングする。このとき、電極形成領域上に残った第一の導電性膜３が電荷転送装置の第一電極３ａとなる（図１（ｂ））。又、周辺回路領域上には、パターニングされた第一の導電性膜３が残った状態となっている。
【００２２】
次に、第一電極３ａを熱酸化して、第一電極３ａの周りに電極間絶縁膜５を形成する（図１（ｃ））。この熱酸化により、周辺回路領域上に残っている第一の導電性膜３の周囲にも絶縁膜５が形成される。
【００２３】
次に、半導体基板１上に、ポリシリコン等からなる第二の導電性膜６をＣＶＤ法等によって形成し、フォトリソグラフィ法により、第二電極を形成すべき領域上の第二の導電性膜６上にのみレジスト７を形成する（図１（ｄ））。次に、このレジスト７をマスクにして、第二の導電性膜６を選択的にエッチング除去して、電荷転送装置の第二電極６を形成する（図１（ｅ））。
【００２４】
次に、フォトリソグラフィ法により、撮像領域のみを覆うレジスト８を形成し（図２（ｆ））、このレジスト８をマスクにしてエッチングを行って周辺回路領域上に形成された絶縁膜５を除去した後、レジスト８を除去する（図２（ｇ））。
【００２５】
次に、撮像領域上と、周辺回路の構成要素であるトランジスタのゲート電極を形成すべき領域上の第二の導電性膜３上とに、フォトリソグラフィ法によりレジスト９を形成し（図２（ｈ））、このレジスト９をマスクにしてエッチングを行って、周辺回路のゲート電極３ｂを形成した後、レジスト９を除去する（図２（i））。
【００２６】
この製造方法によれば、半導体基板１上に成膜した第一の導電性膜３を周辺回路領域上に残した状態で、第一電極３ａと第二電極６を形成するため、周辺回路領域上のゲート絶縁膜２の厚みは変化せず、これを熱酸化する必要がなくなる。このため、第一電極３ａが熱酸化される回数を１回にすることができ、バーズビークの発生を抑制することができる。又、この製造方法によれば、第一電極３ａを熱酸化した際に、周辺回路領域上に残っている第一の導電性膜３も熱酸化されるため、この第一の導電性膜３の端部の形状は変形してしまうが、変形した部分を除去してゲート電極３ｂを形成しているため、ゲート電極３ｂの変形も防ぐことができる。
【００２７】
尚、この製造方法では、第一電極３ａを熱酸化した際に、周辺回路領域上に残っている第一の導電性膜３の厚みが薄くなってしまうが、ポリシリコンの不純物濃度を予め調整しておくことで、熱酸化後の第一導電性膜３の厚みを任意の厚みにすることが可能である。
【００２８】
又、以上の説明では、ゲート電極３ｂがポリシリコンのみからなるものとしたが、ゲート電極３ｂの上面にタングステンシリサイド等のゲート電極３ｂの抵抗を下げるための導電性材料を形成し、ゲート電極３ｂをポリサイド化することもできる。
【００２９】
図３は、ポリサイド化されたゲート電極３ｂを有する固体撮像素子の製造方法を製造工程順に示す断面模式図である。図３において図１及び図２と同じ構成には同一符号を付してある。
図１及び図２の（ａ）〜（ｇ）までの工程を行った後（図３（ａ））、ＣＶＤ法によって酸化シリコン等の酸化膜１０を形成し、この上に、フォトリソグラフィ法によって、撮像領域を覆うレジスト１１を形成する（図３（ｂ））。
【００３０】
次に、このレジスト１１をマスクにしてエッチングを行って周辺回路領域上にある酸化膜１０を除去した後、レジスト１１を除去する（図３（ｃ））。
【００３１】
次に、ゲート電極３ｂの抵抗を下げるためのタングステンシリサイド等からなる導電性膜１２を半導体基板１上にＣＶＤ法やスパッタ法等によって形成し、この上に、フォトリソグラフィ法によって、ゲート電極を形成すべき領域上にのみレジスト１３を形成する（図３（ｄ））。
【００３２】
次に、レジスト１３をマスクにしてエッチングを行って第一の導電性膜３と導電性膜１２をパターニングし、上面にタングステンシリサイド１２が形成されたゲート電極３ｂを形成する（図３（ｅ））。
【００３３】
このようにすることでゲート電極３ｂをポリサイド化することができ、ゲート電極３ｂの抵抗を下げることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態である固体撮像素子の製造方法を製造工程順に示した断面模式図
【図２】本発明の実施形態である固体撮像素子の製造方法を製造工程順に示した断面模式図
【図３】ポリサイド化されたゲート電極を有する固体撮像素子の製造方法を製造工程順に示す断面模式図
【図４】従来のＣＣＤ型の固体撮像素子の製造工程を工程順に示した断面模式図
【図５】従来のＣＣＤ型の固体撮像素子の製造工程を工程順に示した断面模式図
【図６】従来のＣＣＤ型の固体撮像素子の製造工程を工程順に示した断面模式図
【符号の説明】
【００３５】
１  半導体基板
２  ゲート絶縁膜
３  第一の導電性膜
３ａ  第一電極
３ｂ  ゲート電極
４、７、８、９、１１、１３  レジスト
５  絶縁膜
６  第二の導電性膜
１０  ＣＶＤ酸化膜
１２  導電性膜
【図１】
2007324306.tif 000003
【図２】
2007324306.tif 000004
【図３】
2007324306.tif 000005
【図４】
2007324306.tif 000006
【図５】
2007324306.tif 000007
【図６】
2007324306.tif 000008