(57)【要約】【課題】多階調で高画質な液晶表示装置を低コストかつ低消費電力で実現する。【解決手段】Ｒ−２Ｒラダー抵抗型デジタルーアナログ変換回路１０４の出力電圧を、サンプルホールド充電用アンプ８０１を介して、一旦サンプルホールド容量８０２に記憶した後、この容量８０２に蓄えられた電圧を、パネル駆動アンプ１０５とマルチプレクサ１０６を介して液晶パネル側に一斉に出力する。容量８０２に電圧を書き込んでいる期間だけデジタルーアナログ変換回路１０４と充電用アンプ８０１の電源を、スイッチ８０３によりオンし、それ以外の期間ではこれらをオフする。容量８０２にアナログ電圧を充電する動作と、この容量８０２に蓄えられたアナログ電圧を取り出して液晶パネルに出力する動作を平行して行うために、容量８０２とパネル駆動アンプ１０５を２系統設けている。【選択図】図３
2007114514.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配列された複数の画素を有する表示パネルと、前記表示パネルを駆動する駆動回路と、前記駆動回路にデジタル表示データと制御信号を供給して前記駆動回路を制御する制御手段とを有する表示装置において、
前記駆動回路は、デジタル表示データをアナログ階調電圧に変換するＲ−２Ｒラダー抵抗型デジタル−アナログ変換手段を複数個備え、変換されたアナログ階調電圧を２個の容量素子を用いて交互に書き込むサンプルホールド手段を複数個備え、前記サンプルホールド手段に蓄えられたアナログ階調電圧を交互に取り出して前記画素に印加することを特徴とする表示装置
【請求項２】
前記サンプルホールド手段は、前記容量素子を駆動するバッファ手段を備えていることを特徴とする請求項１に記載の表示装置
【請求項３】
前記制御手段は、前記サンプルホールド手段が、アナログ階調電圧を書き込む期間以外の期間では、前記デジタル−アナログ変換手段への電源を切断することを特徴とする請求項１に記載の表示装置
【請求項４】
前記制御手段は、前記サンプルホールド手段が、アナログ階調電圧を書き込む期間以外の期間では、前記デジタル−アナログ変換手段と前記バッファ手段の少なくとも一方の電源を切断することを特徴とする請求項２に記載の表示装置
【請求項５】
前記制御手段は、デジタル表示データの変換を行うデータ変換手段を備え、前記データ変換手段により画像表示の階調制御を行うことを特徴とする請求項１に記載の表示装置
【請求項６】
前記制御手段は、デジタル表示データの各ＲＧＢデータに対応して変換を行うデータ変換手段を独立して備え、各ＲＧＢデータに対して独立に階調制御を行うことを特徴とする請求項１に記載の表示装置
【請求項７】
前記データ変換手段は、デジタル表示データの変換関係を複数個備え、前記制御手段から与えられたパラメータにより、そのうちの１つを選択することを特徴とする請求項５又は６に記載の表示装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルの表示データをアナログの電圧に変換して表示パネルを駆動する表示装置に係り、特に、液晶表示装置や有機ＥＬ表示装置などに関する。
【背景技術】
【０００２】
液晶パネルを駆動する液晶駆動回路の従来技術に関しては、例えば、下記特許文献１に記載されたものがある。このような液晶駆動回路の従来技術について、図１９〜図２１を用いて説明する。
【０００３】
図１９は、従来の液晶駆動回路の一例を示す構成図であって、従来の液晶駆動回路は、シフトレジスタ１０１、第１のラッチ回路１０２、第２のラッチ回路１０３、セレクタ回路２０１、パネル駆動アンプ１０５、マルチプレクサ１０６、高電位側の階調電圧生成回路２０２、低電位側の階調電圧生成回路２０３により構成される。なお、１０７は液晶パネルへの出力端子、１０８はライン周期クロック（ＣＬ１）を伝えるためのバス、１０９はピクセルクロック（ＣＬ２）伝えるためのバス、１１０はデジタル表示データを伝えるためのバス、２０４は高電位側の２５６階調電圧を伝えるためのバス、２０５は低電位側の２５６階調電圧を伝えるためのバス、２０６は高電位側の基準電圧を伝えるためのバス、２０７は低電位側の基準電圧を伝えるためのバスである。
【０００４】
ここで、階調電圧生成回路２０２、２０３、セレクタ回路２０１、パネル駆動アンプ１０５は、液晶のコモン電位ＶＣＯＭより高い電位で動作する高電位側回路と、液晶のコモン電位ＶＣＯＭより低い電位で動作する低電位側回路が設けられ、これらを交互に配置した構成となっている。具体例として、デジタル表示データの各ＲＧＢデータのビット数を８ビットとした２５６階調の場合を示している。
【０００５】
図１９において、外部のタイミングコントローラ（制御手段）から送られるデジタル表示データは、ピクセルクロックＣＬ２に同期して動作するシフトレジスタ１０１の働きにより、ＲＧＢの３つのデータより構成される一画素分のデータを単位として、第１のラッチ回路１０２に順次取り込まれていく。第１のラッチ回路１０２の出力するデジタル表示データは、ライン周期クロックＣＬ１に同期して動作する第２のラッチ回路１０３の働きにより、１水平走査時間毎にセレクタ回路２０１側に一斉に出力される。セレクタ回路２０１は階調電圧生成回路２０２、２０３の出力する階調電圧のなかから、第２のラッチ回路１０３の出力するデジタル表示データに対応した階調電圧を選択して出力する。セレクタ回路２０１の出力するアナログ電圧はパネル駆動アンプ１０５、マルチプレクサ１０６を介して液晶パネルに印加される。
【０００６】
ここで、階調電圧生成回路２０２、２０３は外部より与えられた複数の基準電圧Ｖ１〜Ｖ１７を複数の抵抗素子からなる分圧回路で分圧することで、８ビットに対応した２５６階調電圧を生成している。
【０００７】
図２０は、図１９に示す高電位側の階調電圧生成回路２０２の構成図であって、外部から与えられた複数の基準電圧Ｖ０〜Ｖ８を２５６個の抵抗素子３０１からなる分圧回路で分圧し、２５６個の階調電圧を生成している。低電位側の階調電圧生成回路２０３についても同様である。なお、３０２は基準電圧を伝えるためのバス、３０３は階調電圧を伝えるためのバスである。
【０００８】
図２１は、図１９に示すセレクタ回路２０１の構成図であって、セレクタ回路２０１は、ＭＯＳトランジスタによるスイッチング素子４０１をトーナメント状に配置した構成であり、各ＭＯＳスイッチング素子４０１が８ビットの各ＲＧＢデータのデジタル表示データによりオン／オフされるので、階調電圧生成回路にて生成された全階調電圧のなかから８ビットのデジタル表示データに対応した階調電圧を選択して出力することができる。なお、４０２は８ビットデジタル表示データを伝えるためのバス、４０３は階調電圧を伝えるためのバス、４０４は出力端子である。
【特許文献１】特開２００２−１７５０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
液晶表示装置の画質を決める要素の１つに、液晶表示装置が表現できる色数がある。例えば、デジタル表示データを８ビットとした場合、ＲＧＢの階調数は２8＝２５６であり、表現できる色数は２５６×２５６×２５６＝１６７８万色となる。一方、デジタル表示データを１０ビットとした場合を考えると、ＲＧＢの階調数は２10＝１０２４となり、表現できる色数は１０２４×１０２４×１０２４＝１０億７３７４万色となる。このようにデジタル表示データのビット数を増やして階調数を増やすことにより、表現できる色数を大幅に増やすことができ、高画質化が可能となる。
【００１０】
ここでは、前述した従来の液晶表示装置でビット数を増やした場合にどのような問題が発生するかについて説明する。従来の液晶表示装置における液晶駆動回路は、前述したように、図２１に示したセレクタ回路２０１によりデジタル−アナログ変換（ＤＡ変換）を行っている。ここでデジタル表示データのビット数とセレクタ回路の回路規模の関係について考察する。
【００１１】
図２１に示したように、デジタル表示データを８ビットとした場合、セレクタ回路に含まれるＭＯＳスイッチの数は、スイッチング素子４０１は２個のＭＯＳスイッチで構成されるので、８ビットセレクタ回路のＭＯＳスイッチ数＝２1＋２2＋２3＋２4＋２5＋２6＋２7＋２8＝５１０個となる。
【００１２】
一方、図２２に示すように、デジタル表示データを１０ビットとした場合を考えると、セレクタ回路に含まれるＭＯＳスイッチの数は、１０ビットセレクタ回路のＭＯＳスイッチ数＝２1＋２2＋２3＋２4＋２5＋２6＋２7＋２8＋２9＋２10＝２０４６個となる。
【００１３】
このように、従来のセレクタ回路によるＤＡ変換方式では、デジタル表示データのビット数を増やすとセレクタ回路に含まれるＭＯＳスイッチ数が著しく増えるため、ビット数の増大とともにＤＡ変換回路のレイアウト面積が著しく増大する問題がある。
【００１４】
また、ビット数の増大とともに階調数が著しく増大するため、階調電圧生成回路で生成した階調電圧を各セレクタ回路に伝えるバスの数も著しく増大し、バス自体の占める面積も問題となる。
【００１５】
このように、従来技術ではビット数の増大とともに液晶駆動回路の回路規模が著しく増大するため、多階調、高画質な液晶表示装置を低コストで実現できないという問題があった。
【００１６】
本発明の目的は、このような従来技術の課題を解決し、多階調で高画質な表示装置を低コストかつ低消費電力で実現することにある。
【課題を解決するための手段】
【００１７】
本発明は、表示装置のデジタル−アナログ（以下「ＤＡ」という。）変換回路に、従来方式で用いられるセレクタ回路に代わって、線型なＤＡ変換回路としてよく知られるＲ−２Ｒラダー抵抗型ＤＡ変換回路を適用することを特徴とする。Ｒ−２Ｒラダー抵抗型ＤＡ変換回路は、デジタル表示データのビット数の数倍程度の素子数で構成できるため、ＤＡ変換回路部のレイアウト面積を小さくすることができる。また、このＲ−２Ｒラダー抵抗型ＤＡ変換回路は、デジタル入力と参照電圧のみで動作するので、従来のセレクタ回路方式で必要とされた階調電圧生成回路と階調電圧を伝えるバスが不要となる。このため、従来のセレクタ回路を用いる方式に比べて、駆動回路の小チップサイズ化が可能となる。
【００１８】
また、本発明では、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路の出力側にサンプルホールド（以下「Ｓ／Ｈ」という。）回路を設け、アナログ電圧を一旦Ｓ／Ｈ回路に記憶した後、一斉に液晶パネル側に出力する構成としている。このＳ／Ｈ回路は、容量素子にアナログ電圧を記憶できる回路であり、容量素子には、数ｐＦの小さな容量が用いられるので、水平走査時間１Ｈよりもはるかに短い時間でアナログ電圧を書き込むことができる。したがって、Ｓ／Ｈ回路にアナログ電圧を書き込んでいる期間だけ、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路の電源をオンし、それ以外の期間ではこれをオフすることで、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路の消費電力を大幅に削減している。
【００１９】
また、本発明では、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路は、線型なＤＡ変換回路であるため、ガンマ補正を行うためには、別途データ変換手段が必要となる。そこで、制御手段（以下「タイミングコントローラ」という。）側にデジタル表示データを変換するための変換テーブル（以下「ルックアップテーブル」という。）をＲＧＢ別に設け、タイミングコントローラ側でＲＧＢ別ガンマ設定を行っている。
【発明の効果】
【００２０】
本発明によると、表示装置のＤＡ変換回路にＲ−２Ｒラダー抵抗型ＤＡ変換回路を適用するので、従来のセレクタ回路方式に比べて、ＤＡ変換回路のレイアウト面積を大幅に削減することができる。また、従来の表示装置で必要とされた階調電圧生成回路と階調電圧を伝えるバスが不要となる。このため、多階調、高画質な表示装置を小チップサイズで実現することができる。
【００２１】
また本発明によれば、Ｓ／Ｈ回路を用いる方法により、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路の消費電力を削減できるので、低消費電力な液晶駆動回路を提供できる。
【００２２】
さらに、タイミングコントローラ内にＲＧＢ毎に設けたルックアップテーブルでデジタル表示データの変換を行うことにより、ガンマ設定をＲＧＢ別に行うことができ、高品位な色再現が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用いて、本発明の実施例を説明する。
【実施例１】
【００２４】
本発明に係る液晶駆動回路を用いた液晶表示装置の実施例１について、図１〜図１５を用いて説明する。
【００２５】
図１は、本実施例の液晶表示装置の構成図であって、液晶パネル６０１、ドレインドライバ６０７、ゲートドライバ６０８、制御手段（以下「タイミングコントローラ」という。）６０９より構成される。液晶パネル６０１は、ドレイン線６０３とゲート線６０２を、網の目のように、それぞれ縦方向と横方向に多数配置した構成となっており、その表示部には、ドレイン線６０３とゲート線６０２の各交点にスイッチング用のトランジスタ６０４と液晶表示素子６０５が設けられている。６０６は液晶のコモン電極である。ドレイン線６０３とゲート線６０２は、それぞれ複数のドレインドライバ６０７とゲートドライバ６０８により駆動され、両ドライバはタイミングコントローラ６０９によってコントロールされる。なお、６１０は制御信号とデジタル表示データを伝えるためのバス、６１１は制御信号を伝えるためのバス、６１２は入力画像データを伝えるためのバスである。
【００２６】
図１において、液晶パネル６０１への画像の表示は、以下のようにして行われる。まず、複数個設けられるゲートドライバ６０８は、液晶パネル６０１の最も上に位置するゲート線から最も下に位置するゲート線に向かって、１ラインずつゲート線６０２のトランジスタ６０４をオンする信号を出力していく。各ゲート線６０２においては、各ゲート線のトランジスタ６０４がオンされたタイミングで、複数個設けられるドレインドライバ６０７が、そのラインのデジタル表示データに対応したアナログ電圧を一斉に出力し、液晶表示素子６０５への書き込みを行う。このようにして、最も上のゲート線から最も下のゲート線まで、デジタル表示データに対応したアナログ電圧を、液晶表示素子６０５に順次書き込んでいくことで、１フレームの画像の表示が完了する。さらに、この一連の操作を繰り返すことで、多数のフレームからなる動画像の表示が行われる。
【００２７】
図２は、図１に示す液晶駆動回路（ドレインドライバ）の構成図であって、シフトレジスタ１０１、第１のラッチ回路１０２、第２のラッチ回路１０３、Ｒ−２Ｒラダー抵抗型デジタル−アナログ（以下「ＤＡ」という。）変換回路１０４、サンプルホールド（以下「Ｓ／Ｈ」という。）回路１１１、パネル駆動アンプ１０５、マルチプレクサ１０６より構成される。なお、１０７は液晶パネル６０１への出力端子、１０８はライン周期クロック（ＣＬ１）を伝えるためのバス、１０９はピクセルクロック（ＣＬ２）伝えるためのバス、１１０はデジタル表示データを伝えるためのバスある。
【００２８】
ここで、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４、Ｓ／Ｈ回路１１１、パネル駆動アンプ１０５は、液晶のコモン電位ＶＣＯＭより高い電位で動作する高電位側回路と、ＶＣＯＭより低い電位で動作する低電位側回路が設けられ、これらを交互に配置した構成となっている。
【００２９】
図３は、図２に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４以降のアナログ回路部の詳細な回路構成図であって、アナログ回路部は、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４、バッファ手段（以下「Ｓ／Ｈ充電アンプ」という。）８０１、容量素子（以下「Ｓ／Ｈ充電用容量」という。）８０２、パネル駆動アンプ１０５、マルチプレクサ１０６より構成される。なお、８０３はスイッチ、８０４は制御信号用の端子、８０５はデジタル表示ＲＧＢデータを伝えるためのバスである。
【００３０】
図４は、図３に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路の高電位側ＤＡ変換回路の構成図であって、線型なＤＡ変換回路としてのＲ−２Ｒラダー抵抗型ＤＡ変換回路であり、二種類の抵抗（抵抗Ｒ（９０１）、抵抗２Ｒ（９０２））とスイッチ９０３により構成される。なお、９０４は１２ビットデジタル表示データを伝えるためのバス、９０５は参照電圧Ｖ２Ｈ用の端子、９０６は参照電圧Ｖ１Ｈ用の端子、９０７は出力端子ＶＯＵＴＨである。
【００３１】
また、図５は、図３に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路の低電位側ＤＡ変換回路の構成図であって、線型なＤＡ変換回路としてのＲ−２Ｒラダー抵抗型ＤＡ変換回路であり、二種類の抵抗（抵抗Ｒ（１００１）、抵抗２Ｒ（１００２））とスイッチ１００３により構成される。なお、１００４は１２ビットデジタル表示データを伝えるためのバス、１００５は参照電圧Ｖ２Ｌ用の端子、１００６は参照電圧Ｖ１Ｌ用の端子、１００７は出力端子ＶＯＵＴＬである。
【００３２】
図４及び図５ではデジタル表示データを１２ビットとした場合を示し、図４に示す高電位側のＲ−２Ｒラダー抵抗型ＤＡ変換回路では、デジタル入力（ＤＨ１１〜ＤＨ０）、参照電圧Ｖ１Ｈ、Ｖ２Ｈ、アナログ出力ＶＯＵＴＨの関係は次式（１）となる。
【００３３】
ＶＯＵＴＨ＝Ｖ１Ｈ＋（２／３）×（Ｖ２Ｈ−Ｖ１Ｈ）
×（ＤＨ１１／２1＋ＤＨ１０／２2＋ＤＨ９／２3＋ＤＨ８／２4
＋ＤＨ７／２5＋ＤＨ６／２6＋ＤＨ５／２7＋ＤＨ４／２8
＋ＤＨ３／２9＋ＤＨ２／２10＋ＤＨ１／２11＋ＤＨ０／２12）
・・・・（１）
【００３４】
したがって、デジタル入力（ＤＨ１１〜ＤＨ０）が（００００００００００００）から（１１１１１１１１１１１１）まで変化した場合、アナログ出力ＶＯＵＴＨは、Ｖ１ＨからＶ１Ｈ＋（２／３）×（Ｖ２Ｈ−Ｖ１Ｈ）×（４０９５／４０９６）まで直線的に変化する。
【００３５】
また、図５に示す低電位側のＲ−２Ｒラダー抵抗型ＤＡ変換回路では、デジタル入力（ＤＬ１１〜ＤＬ０）、参照電圧Ｖ１Ｌ、Ｖ２Ｌ、アナログ出力ＶＯＵＴＬの関係は次式（２）となる。
【００３６】
ＶＯＵＴＬ＝Ｖ１Ｌ＋（２／３）×（Ｖ２Ｌ−Ｖ１Ｌ）
×（ＤＬ１１／２1＋ＤＬ１０／２2＋ＤＬ９／２3＋ＤＬ８／２4
＋ＤＬ７／２5＋ＤＬ６／２6＋ＤＬ５／２7＋ＤＬ４／２8
＋ＤＬ３／２9＋ＤＬ２／２10＋ＤＬ１／２11＋ＤＬ０／２12）
・・・・（２）
【００３７】
したがって、デジタル入力（ＤＬ１１〜ＤＬ０）が（００００００００００００）から（１１１１１１１１１１１１）まで変化した場合、アナログ出力ＶＯＵＴＬは、Ｖ１ＬからＶ１Ｌ＋（２／３）×（Ｖ２Ｌ−Ｖ１Ｌ）×（４０９５／４０９６）まで直線的に変化する。
【００３８】
図６は、高電位側ＤＡ変換回路の電圧設定の例を示す図であって、ここでは、説明を分かりやすくするため、具体例として、液晶パネルの駆動電圧範囲を０ＶからＶＬＣＤ＝Ｖ１Ｈ＝１６Ｖまでの１６Ｖとし、液晶のコモン電位をＶＣＯＭ＝ＶＬＣＤ／２＝８Ｖとした場合について説明する。
【００３９】
ここで、図４に示すＲ−２Ｒラダー抵抗回路の各端子の電圧をＶ１Ｈ＝１６Ｖ、Ｖ２Ｈ＝４Ｖとすると、ラダー抵抗回路の参照電圧は、ＶＲＥＦＨ＝Ｖ２Ｈ−Ｖ１Ｈ＝−１２Ｖとなり、ＤＡ変換回路の出力電圧ＶＯＵＴＨの動作範囲はＶＬＣＤ＝Ｖ１Ｈ＝１６ＶからＶＣＯＭ＝８Ｖまでの８Ｖとなる。したがって、図６に示すように端子電圧を設定することにより、図４に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路は、ＶＣＯＭ＝８Ｖより高い出力電圧の範囲を全てカバーすることができる。
【００４０】
また、図７は、低電位側ＤＡ変換回路の電圧設定の例を示す図であって、ここで、図５に示すＲ−２Ｒラダー抵抗回路の端子電圧をＶ１Ｌ＝０Ｖ、Ｖ２Ｌ＝１２Ｖとすると、ラダー抵抗回路の参照電圧は、ＶＲＥＦＬ＝Ｖ２Ｌ−Ｖ１Ｌ＝＋１２Ｖとなり、ＤＡ変換回路の出力電圧ＶＯＵＴＬの動作範囲はＶ１Ｌ＝０ＶからＶＣＯＭ＝８Ｖまでの８Ｖとなる。したがって、図７に示すように端子電圧を設定することにより、図５に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路は、ＶＣＯＭ＝８Ｖより低い出力電圧の範囲を全てカバーすることができる。
【００４１】
本実施例の液晶駆動回路では、図３に示すように、ＤＡ変換回路１０４の出力電圧を、Ｓ／Ｈ充電用アンプ８０１を介して、一旦Ｓ／Ｈ容量８０２に記憶した後、Ｓ／Ｈ容量８０２に蓄えられた電圧を、パネル駆動アンプ１０５とマルチプレクサ１０６を介して液晶パネル側に一斉に出力する構成としている。
【００４２】
Ｓ／Ｈ容量８０２には、数ｐＦ程度の小さな容量を用いることができるので、液晶の水平走査時間１Ｈよりもはるかに短い時間でＳ／Ｈ容量８０２にアナログ電圧を書き込む（サンプリング）ことができる。そこで、本実施例では、Ｓ／Ｈ容量８０２に電圧を書き込んでいる期間だけＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４の電源を、スイッチ８０３によりオンし、それ以外の期間ではこれをオフすることで、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４の大幅な消費電力削減を実現している。さらに、Ｓ／Ｈ容量８０２を駆動するＳ／Ｈ充電用アンプ８０１の電源を、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４の電源のオン・オフに同期して、オン・オフすることで、さらなる消費電力削減ができる。
【００４３】
ここで、Ｓ／Ｈ容量８０２にアナログ電圧を充電する動作と、Ｓ／Ｈ容量８０２に蓄えられたアナログ電圧を取り出して液晶パネルに出力する動作を平行して行うために、Ｓ／Ｈ容量８０２とパネル駆動アンプ１０５を２系統設けている。
【００４４】
例えば、左側のＳ／Ｈ容量８０２にアナログ電圧を書き込む操作を行っている場合は、右側のＳ／Ｈ容量８０２に蓄えられたアナログ電圧を右側のパネル駆動アンプ１０５を介して液晶パネルに出力する。逆に、右側のＳ／Ｈ容量８０２にアナログ電圧を書き込む操作を行っている場合は、左側のＳ／Ｈ容量８０２に蓄えられたアナログ電圧を左側のパネル駆動アンプ１０５を介して液晶パネルに出力する。この２つの状態を１水平走査時間毎に交互に切り替えることで、液晶パネルの駆動を行う。
【００４５】
図３に示すように、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４に供給する２種類の電源（高電位側ではＶ１ＨとＶ２Ｈ、低電位側ではＶ１ＬとＶ２Ｌ）とＳ／Ｈ充電アンプ８０１の電源をスイッチ８０３により一括して、タイミングコントローラから制御信号用の端子８０４に供給される制御信号でオン・オフできる構成としており、Ｓ／Ｈ容量８０２にアナログ電圧を書き込んでいる時間だけＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４とＳ／Ｈ充電アンプ８０１の電源をオンし、それ以外の時間ではこれらをオフすることで、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４とＳ／Ｈ充電アンプ８０１の消費電力を大幅に削減することができる。なお、消費電力の削減に当たっては、いずれか一方をオフしてもよい。
【００４６】
図８は、本実施例に係る液晶駆動回路のタイミングチャートの第１の例であって、説明を分かりやすくするため、具体例として、解像度ＷＸＧＡ（横１３６６画素×縦７６８画素）、フレーム周波数６０Ｈｚの場合について説明する。この場合、ライン周期クロックＣＬ１の周期はＴＣＬ１＝２０．９６μｓｅｃ、ピクセルクロックＣＬ２の周波数はｆＣＬ２＝８５．５ＭＨｚである。１ラインの走査時間１Ｈはライン周期クロックＣＬ１の周期と同じであり、１Ｈ＝２０．９６μｓｅｃである。
【００４７】
図１及び図２に示すように、タイミングコントローラ６０９から送られるデジタル表示データは、ピクセルクロックＣＬ２に同期して動作するシフトレジスタ１０１の働きにより、ＲＧＢの３つのデータより構成される一画素分のデータを単位として、第１のラッチ回路１０２に順次取り込まれていく。
【００４８】
ピクセルクロックＣＬ２の周波数ｆＣＬ２＝８５．５ＭＨｚから、１ライン分のデジタル表示データを取り込むのに必要な時間は、１３６６／８５．５ＭＨｚ＝１５．９１μｓｅｃとなる。１水平走査時間１Ｈ＝２０．９６μｓｅｃから、１ラインのデジタル表示データを取り込むのに要する時間１５．９１μｓｅｃを差し引いた時間は、帰線時間Ｔｂｌａｎｋと呼ばれ、Ｔｂｌａｎｋ＝２０．９６μｓｅｃ−１５．９１μｓｅｃ＝５．０５μｓｅｃとなる。
【００４９】
既に説明したように、１ライン分のデジタル表示データの取り込みは、水平走査時間１Ｈよりも短い時間で完了するので、帰線時間ＴｂｌａｎｋをＳ／Ｈ容量８０２への充電の操作（サンプリング）に充てることができる。
【００５０】
図８において、１ライン分のデジタル表示データの取り込みが完了した後、次のラインのデータの取り込みを開始する時間よりも早いタイミングで、図２に示す第２のラッチ回路１０３より１ライン分のデジタル表示データを一斉に出力し、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４にてアナログ電圧に変換した後、図３に示すＳ／Ｈ充電アンプ８０１を介してＳ／Ｈ容量８０２への充電を開始する。
【００５１】
既に説明したように、Ｓ／Ｈ容量８０２は、水平走査時間１Ｈよりも十分に短い時間でアナログ電圧を記憶することができ、Ｓ／Ｈ容量８０２へのサンプリングを、図８に示すように、帰線期間内に完了することができる。Ｓ／Ｈ容量８０２へのサンプリングが完了したら、次のラインのデータの取り込みを開始するタイミングで、Ｓ／Ｈ容量８０２に蓄えられたアナログ電圧を取り出し、パネル駆動アンプ１０５とマルチプレクサ１０６を介して液晶パネル側に一斉に出力する。
【００５２】
ここで、図８に示すように、Ｓ／Ｈ容量８０２にサンプリングしている時間だけＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４とＳ／Ｈ充電アンプ８０１の電源をオンし、それ以外の時間では、これらをオフすることで液晶駆動回路の消費電力を大幅に削減することができる。
【００５３】
図９は、本実施例に係る液晶駆動回路のタイミングチャートの第２の例であって、１ライン分のデジタル表示データの取り込みが完了した後、次のラインのデジタル表示データの取り込みを開始するタイミングで、図２に示す第２のラッチ回路１０３より１ライン分のデジタル表示データを一斉に出力し、Ｓ／Ｈ回路１１１へのサンプリングを開始する。図８と同様に、Ｓ／Ｈ回路１１１へのサンプリングは、１ラインの走査時間１Ｈよりもはるかに短い時間で完了し、さらに次のラインのデジタル表示データの取り込みを開始する時間まで、Ｓ／Ｈ回路１１１にアナログ電圧を保持した後、パネル駆動アンプ１０５とマルチプレクサ１０６を介して液晶パネル側に一斉に出力する。
【００５４】
図９においても、図８と同様に、Ｓ／Ｈ回路１１１でサンプリングを行っている期間だけＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４とＳ／Ｈ充電アンプ８０１の電源をオンし、それ以外の期間では、これらをオフすることで、液晶駆動回路の消費電力を大幅に削減することができる。
【００５５】
一般に、液晶駆動回路（ドレインドライバＬＳＩ）は、図１に示すように、液晶パネル６０１に物理的に近接して実装されるため、液晶駆動回路の消費電力が大きい場合には、その発熱により液晶駆動回路に近い部分に画質劣化を生じることがある。しかるに、本実施例によると、液晶駆動回路の消費電力を大幅に削減できるので、液晶駆動回路の発熱を抑えることができ、発熱に起因する画質劣化を防ぐことができる。
【００５６】
本実施例に係る液晶表示装置では、液晶駆動回路に線型なＤＡ変換回路であるＲ−２Ｒラダー抵抗型ＤＡ変換回路を適用するため、ガンマ補正を行うためには、別途ガンマ補正手段が要となる。
【００５７】
そこで、本実施例では、図１０に示すように、タイミングコントローラ内にＲＧＢ別にデータ変換手段（以下「ルックアップテーブル（ＬＵＴ）」という。）を設け、ＲＧＢ別にデジタル表示データの変換を行っている。図１０に示すタイミングコントローラは、制御クロック生成回路１５０１、タイミング制御回路１５０２、Ｒ用ルックアップテーブル１５０３、Ｇ用ルックアップテーブル１５０４、Ｂ用ルックアップテーブル１５０５より構成される。ルックアップテーブル（ＬＵＴ）は、デジタル表示データの変換関係を予め任意に設定できるので、ガンマ曲線の形状を任意に設定することができる。なお、１５０６は入力制御クロック用のバス、１５０７は出力制御クロック用のバス、１５０８は入力デジタル表示データ用のバス、１５０９は出力デジタル表示データ用のバスである。
【００５８】
図１１は、ルックアップテーブル（以下「ＬＵＴ」という。）によるデジタル表示データの変換を概念的に示したものである。ここで、ＬＵＴの入力データを１０ビットとすると、ＬＵＴの入力データは０から１０２３までの１０２４個の値をとる。一方、ＬＵＴの出力データを１２ビットとすると、ＬＵＴの出力データは０から４０９５までの４０９６個の値が可能となる。このようなＬＵＴを用い、ＬＵＴの入出力データの変換関係を図１１に示すように、非線型な形状に設定すれば、液晶表示素子の表示輝度と階調電圧の間にある非線形な関係を補正できる。
【００５９】
したがって、液晶表示装置全体で階調番号Ｎと表示輝度Ｂの関係を、図１２に示すような形状にすることができる。図１２においては、γ＝２．２とした場合を示している。この場合、ＬＵＴの出力データは、図１１に示すように、入力データの４分の１のきめ細かさで調整できるので、入力データ数（階調数）と同じ数の出力データ数を確保しながら、非線型で滑らかな変換関係を定義することができ、階調数を損なうことなくきめ細かいガンマ設定を行うことが可能となる。
【００６０】
ここで、ガンマ設定をＲＧＢで共通に行った場合には、液晶、バックライト、カラーフィルタ等の特性により、図１３に示すように、ＲＧＢで階調番号と表示輝度の関係が若干ずれてしまい、諧調によっては色シフトが発生する問題がある。そこで、本実施例では、図１０に示すように、タイミングコントローラ内にＲＧＢ別にＬＵＴを設け、デジタル表示データの変換関係をＲＧＢ別に設定している。この場合、ガンマ設定をＲＧＢ別に行うことができるので、図１３に示す色シフトを図１４に示すように改善でき、高品位な色再現が実現される。
【００６１】
ここで、液晶駆動回路のＲ−２Ｒラダー抵抗型ＤＡ変換回路を、図４及び図５に示すように、１２ビットで構成すると、ＬＵＴの出力する１２ビットのデジタル表示データを液晶駆動回路にて処理することができ、液晶表示装置全体で１０２４階調の画像表示が可能となる。
【００６２】
また、図１５に示すように、タイミングコントローラ内にＲＧＢ別に設けられたルックアップテーブルＬＵＴ（２００１，２００２，２００３）に、デジタル表示データの変換関係を予め複数個用意しておき、外部から与えられたパラメータにより、そのうちの１つを選択できるようにした構成も可能である。この場合、外部より与えられる設定パラメータを変更することで、ガンマ曲線の形状を変更することができる。なお、２００４は制御パラメータ用の端子である。
【実施例２】
【００６３】
本発明に係る液晶表示装置の実施例２は、実施例１と同様に、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路とＳ／Ｈ回路を設ける構成により、多階調液晶駆動回路を低コスト、低消費電力で実現するものであるが、実施例１との違いは、液晶駆動回路にラッチ回路を１系統のみ備え、ピクセルクロック（ＣＬ２）に同期してラッチ回路から順次出力されるデジタル表示データを順次ＤＡ変換し、順次サンプリングしていることである。
【００６４】
本実施例について、図１６〜図１８を用いて説明する。図１６は、本実施例に係る液晶駆動回路の構成図であって、シフトレジスタ１０１、ラッチ回路１０２、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４、サンプルホールド（Ｓ／Ｈ）回路１１１、パネル駆動アンプ１０５、マルチプレクサ１０６より構成される。他の符号は図２に示すものと同じものである。
【００６５】
図１７は、本実施例に係る液晶駆動回路のアナログ回路部の構成を示したものである。アナログ回路部は、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４、Ｓ／Ｈ充電アンプ８０１、Ｓ／Ｈ容量８０２、パネル駆動アンプ１０５、マルチプレクサ１０６より構成される。
【００６６】
図１７において、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４の２種類の電源とＳ／Ｈ充電アンプ８０１の電源を、一画素分に相当する回路（ＲＧＢの３本のドレイン線に相当する回路）毎に、スイッチ２２０１を、タイミングコントローラからの制御信号１，２，…により、独立してオン・オフできる構成としており、Ｓ／Ｈ容量８０２にアナログ電圧を書き込んでいる期間だけＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４の電源とＳ／Ｈ充電アンプ８０１の電源をオンし、それ以外の期間では、これらをオフすることで、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４とＳ／Ｈ充電アンプ８０１の消費電力を大幅に削減することができる。なお、２２０２は制御信号用の端子で、他の符号は図３に示したものと同じものである。
【００６７】
図１８は、本実施例に係る液晶駆動回路のタイミングチャートであって、タイミングコントローラから送られるデジタル表示データは、ピクセルクロックＣＬ２に同期して動作するシフトレジスタ１０１の働きにより、ＲＧＢの３つのデータより構成される１画素分のデータを単位として、ラッチ回路１０２に順次取り込まれる。ラッチ回路１０２に取り込まれたデジタル表示データは、Ｒ−２Ｒラダー抵抗型ＤＡ変換回路１０４により直ちにアナログ電圧に変換され、順次Ｓ／Ｈ容量８０２への充電（サンプリング）が開始される。
【００６８】
実施例１と同様に、Ｓ／Ｈ容量８０２へのサンプリングは、水平走査時間１Ｈよりもはるかに短い時間で完了することができる。本実施例では、タイミングコントローラから送られるデジタル表示データが、ピクセルクロックＣＬ２の１周期に相当する時間ずつ遅れて、１画素分ずつラッチ回路１０２に順次取り込まれるので、サンプリングの開始時間と終了時間は１画素毎に、ピクセルクロックＣＬ２の１周期の時間だけ遅れることになる。
【００６９】
本実施例においても、実施例１と同様に、Ｓ／Ｈ回路へのサンプリングを行っている期間だけＲ−２Ｒラダー抵抗型ＤＡ変換回路１０４とＳ／Ｈ充電アンプ８０１をオンし、それ以外の期間ではこれらをオフすることで、液晶駆動回路の消費電力を大幅に削減することができる。
【００７０】
以上説明したように、本実施例によると液晶表示装置における液晶駆動回路の消費電力を大幅に削減できるので、液晶駆動回路の発熱を抑えることができ、実施例１と同様に、液晶駆動回路の発熱に起因する画質劣化を防ぐことができる。
【００７１】
なお、本実施例においても実施例１と同様に、図１０又は図１５に示すように、タイミングコントローラ内にデジタル表示データを変換するためのルックアップテーブルをＲＧＢの各データに対して独立に設けることで、ガンマ設定をＲＧＢ別に行うことができ、高品位な色再現が得られることはいうまでもない。また、本発明は、液晶表示装置以外の表示装置、例えば、有機ＥＬ表示装置にも適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明に係る液晶表示装置の構成図
【図２】図１に示す液晶駆動回路（ドレインドライバ）の構成図
【図３】図２に示すアナログ回路部の構成図
【図４】図３に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路の高電位側の構成図
【図５】図３に示すＲ−２Ｒラダー抵抗型ＤＡ変換回路の低電位側の構成図
【図６】図４に示す高電位側のＲ−２Ｒラダー抵抗型ＤＡ変換回路の電圧の設定と出力電圧の動作範囲を示す図
【図７】図５に示す低電位側のＲ−２Ｒラダー抵抗型ＤＡ変換回路の電圧の設定と出力電圧の動作範囲を示す図
【図８】図１に示す液晶駆動回路のタイミングチャート
【図９】図１に示す液晶駆動回路の他のタイミングチャート
【図１０】図１に示すタイミングコントローラの構成図
【図１１】図１０に示すルックアップテーブルでのデジタル表示データの変換の説明図
【図１２】γ＝２．２に設定されたガンマ曲線図
【図１３】ガンマ設定をＲＧＢで共通とした場合に発生する色ズレの説明図
【図１４】図１３に示す色ズレを補正したガンマ曲線図
【図１５】図１に示すタイミングコントローラの他の構成図
【図１６】図１に示す液晶駆動回路（ドレインドライバ）の他の構成図
【図１７】図１６に示すアナログ回路部の構成図
【図１８】図１６に示す液晶駆動回路のタイミングチャート
【図１９】従来の液晶駆動回路の構成図
【図２０】図１９に示す階調電圧生成回路の構成図
【図２１】図１９に示すセレクタ回路の構成図
【図２２】図１９に示すセレクタ回路の他の構成図
【符号の説明】
【００７３】
１０１…シフトレジスタ、１０２…第１のラッチ回路、１０３…第２のラッチ回路、１０４…Ｒ−２Ｒラダー抵抗型デジタル−アナログ変換回路、１０５…パネル駆動アンプ、１０６…マルチプレクサ、１０７…液晶パネルへの出力端子、１０８…ライン周期クロック（ＣＬ１）を伝えるためのバス、１０９…ピクセルクロック（ＣＬ２）伝えるためのバス、１１０…デジタル表示データを伝えるためのバス、１１１…サンプルホールド回路、２０１、２０１’…セレクタ回路、２０２…高電位側の階調電圧生成回路、２０３…低電位側の階調電圧生成回路、２０４…高電位側の２５６階調電圧を伝えるためのバス、２０５…低電位側の階調電圧を伝えるためのバス、２０６…高電位側の基準電圧を伝えるためのバス、２０７…低電位側の基準電圧を伝えるためのバス、３０１…抵抗素子、３０２…基準電圧を伝えるためのバス、３０３…階調電圧を伝えるためのバス、４０１…スイッチング素子、４０２…デジタル表示データを伝えるためのバス、４０３…階調電圧を伝えるためのバス、４０４…出力端子、５０１…スイッチング素子、５０２…１０ビットデジタル表示データを伝えるためのバス、５０３…階調電圧を伝えるためのバス、５０４…出力端子、６０１…液晶パネル、６０２…ゲート線、６０３…ドレイン線、６０４…トランジスタ、６０５…液晶表示素子、６０６…コモン電極、６０７…ドレインドライバ、６０８…ゲートドライバ、６０９…タイミングコントローラ、６１０…制御信号とデジタル表示データを伝えるためのバス、６１１…制御信号を伝えるためのバス、６１２…入力画像データを伝えるためのバス、８０１…Ｓ／Ｈ充電用アンプ、８０２…Ｓ／Ｈ充電用容量、８０３…スイッチ、８０４…制御信号用の端子、８０５…デジタル表示データを伝えるためのバス、９０１…抵抗素子（Ｒ）、９０２…抵抗素子（２Ｒ）、９０３…スイッチ、９０４…１２ビットデジタル表示データを伝えるためのバス、９０５…参照電圧Ｖ２Ｈ用の端子、９０６…参照電圧Ｖ１Ｈ用の端子、９０７…出力端子ＶＯＵＴＨ、１００１…抵抗素子（Ｒ）、１００２…抵抗素子（２Ｒ）、１００３…スイッチ、１００４…１２ビットデジタル表示データを伝えるためのバス、１００５…参照電圧Ｖ２Ｌ用の端子、１００６…参照電圧Ｖ１Ｌ用の端子、１００７…出力端子ＶＯＵＴＬ、１５０１…制御クロック生成回路、１５０２…タイミング制御回路、１５０３…Ｒ用のルックアップテーブル、１５０４…Ｇ用のルックアップテーブル、１５０５…Ｂ用のルックアップテーブル、１５０６…入力制御クロック用のバス、１５０７…出力制御クロック用のバス、１５０８…入力デジタル表示データ用のバス、１５０９…出力デジタル表示データ用のバス、２００１…Ｒ用のルックアップテーブル、２００２…Ｇ用のルックアップテーブル、２００３…Ｂ用のルックアップテーブル、２００４…制御パラメータ用の端子、２２０１…スイッチ、２２０２…制御信号用の端子
【図１】
2007114514.tif 000003
【図２】
2007114514.tif 000004
【図３】
2007114514.tif 000005
【図４】
2007114514.tif 000006
【図５】
2007114514.tif 000007
【図６】
2007114514.tif 000008
【図７】
2007114514.tif 000009
【図８】
2007114514.tif 000010
【図９】
2007114514.tif 000011
【図１０】
2007114514.tif 000012
【図１１】
2007114514.tif 000013
【図１２】
2007114514.tif 000014
【図１３】
2007114514.tif 000015
【図１４】
2007114514.tif 000016
【図１５】
2007114514.tif 000017
【図１６】
2007114514.tif 000018
【図１７】
2007114514.tif 000019
【図１８】
2007114514.tif 000020
【図１９】
2007114514.tif 000021
【図２０】
2007114514.tif 000022
【図２１】
2007114514.tif 000023
【図２２】
2007114514.tif 000024