(57)【要約】【課題】撮像素子において、出力アンプの駆動周波数を高くすることなく、ダイナミックレンジを拡大する。【解決手段】撮像素子は、各々光電変換素子８を含む複数の画素１を有する。複数の画素１のうち蓄積時間が互いに異なる画素１から出力される信号がそれぞれ容量４、５に蓄積される。容量４、５にそれぞれ蓄積された２つの信号は、容量４、５及び出力線６で分配される。出力線６上の信号は出力アンプ７で増幅して出力される。【選択図】図２
2007124053.tif 000002
【特許請求の範囲】
【請求項１】
各々光電変換素子を含む複数の画素を有する撮像素子であって、
前記複数の画素のうち蓄積時間が互いに異なる少なくとも２つの画素から出力される信号をそれぞれ蓄積する少なくとも２つの容量と、
出力線と、
前記少なくとも２つの容量にそれぞれ蓄積された少なくとも２つの信号を前記少なくとも２つの容量及び前記出力線で分配する分配回路と、
前記出力線上の信号を増幅して出力する出力アンプと、
を備えることを特徴とする撮像素子。
【請求項２】
列に属する複数の画素の信号を伝送する垂直信号線と、
前記垂直信号線を通して伝送される信号を増幅する列アンプと、
前記列アンプの出力端と前記少なくとも２つの容量の蓄積ノードとの間にそれぞれ配置された少なくとも２つの蓄積制御スイッチと、
を更に備え、
前記分配回路は、
前記少なくとも２つの容量の蓄積ノードと前記出力線との間にそれぞれ配置された少なくとも２つの分配制御スイッチを含む、
ことを請求項１に記載の撮像素子。
【請求項３】
インタレース方式で動作するように構成され、
同一画素における蓄積時間が奇数フィールドの読み出しの際には第１蓄積時間に設定され、偶数フィールドの読み出しの際には２蓄積時間に設定される、
ことを特徴とする請求項１又は２に記載の撮像素子。
【請求項４】
選択によりインタレースモード又はプログレッシブモードで動作するように構成され、
インタレースモードでは、前記少なくとも２つの画素の蓄積時間を互いに異ならせるとともに、前記少なくとも２つの画素から出力される信号をそれぞれ前記少なくとも２つの容量に蓄積し、
プログレッシブモードでは、１つの画素から出力される信号を前記少なくとも２つの容量に同時に蓄積する、
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
【請求項５】
被写体を撮像する撮像装置であって、
請求項１乃至４のいずれか１項に記載の撮像素子と、
前記撮像素子の撮像面に被写体像を形成するレンズと、
前記撮像素子から出力される信号を処理する回路と、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子及びそれを含む撮像装置に関する。
【背景技術】
【０００２】
デジタルビデオカメラ等の撮像装置に用いられる撮像素子として、光電変換素子（フォトダイオードなど）を複数配列した撮像素子が広く普及している。このような撮像装置のダイナミックレンジは、撮像素子のノイズレベル、飽和レベル、感度により決定される。すなわち、出力の下限がノイズレベルにより限定され、上限が飽和レベルにより限定された範囲において、出力特性の傾き（感度）がほぼ一定で線形特性を示す範囲によって撮像装置のダイナミックレンジが決定される。
【０００３】
このようなダイナミックレンジの制限により、被写体の高輝度部分が真っ白に表示されてしまう白つぶれや、逆に低輝度部分が真っ黒に表示されてしまう黒つぶれという現象が発生しうる。
【０００４】
このような問題を解消し、広ダイナミックレンジの画像を生成する技術が特許文献１に提案されている。この特許文献１に記載された技術では、撮像素子を構成する奇数行画素と偶数行画素とで異なる時間の電荷蓄積を行う。そして、奇数行画素からの信号と偶数行画素からの信号を撮像素子の外部で非線型処理を行って加算することにより、ダイナミックレンジを拡大したインタレース方式の画像を得る。
【特許文献１】特開平１１−１５０６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された技術では、撮像素子の出力アンプに高速化が要求される。すなわち、撮像素子が多画素化された場合において、決められた時間内に１つの画像を得るためには、撮像素子からの信号の出力レートを上げる必要がある。そのためには、撮像素子の出力アンプの駆動周波数を高くしなければならない。高い周波数の信号まで追随し、かつ、低ノイズ特性を確保できるアンプを設計することには困難が伴う。
【０００６】
本発明は、上記の課題認識を基礎としてなされたものであり、例えば、出力アンプの駆動周波数を高くすることなく、ダイナミックレンジを拡大することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、各々光電変換素子を含む複数の画素を有する撮像素子に係り、前記撮像素子は、少なくとも２つの容量と、出力線と、分配回路と、出力アンプとを備える。前記少なくとも２つの容量は、前記複数の画素のうち蓄積時間が互いに異なる少なくとも２つの画素から出力される信号をそれぞれ蓄積する。前記分配回路は、前記少なくとも２つの容量にそれぞれ蓄積された少なくとも２つの信号を前記少なくとも２つの容量及び前記出力線で分配する。前記出力アンプは、前記出力線上の信号を増幅して出力する。
【発明の効果】
【０００８】
本発明によれば、例えば、出力アンプの駆動周波数を高くすることなく、ダイナミックレンジを拡大することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００１０】
図１は、本発明の撮像素子の基本構成を例示的に説明するための図である。なお、図１では簡単化のため画素数を減らして図示しているが、実際の撮像素子は、より多くの画素により構成されうる。
【００１１】
図１に示す撮像素子において、各々光電変換素子を持つ複数の画素１が２次元状（複数行×複数列）に配置されている。各画素１の信号は、垂直出力線２を通して列アンプ３に提供される。列アンプ３は、垂直出力線２を通して画素１から提供された信号を増幅して容量４及び容量５に対して順に異なるタイミングで一時的に蓄積する。
【００１２】
ここで、容量４には、蓄積時間（画素１の光電変換素子で発生する電荷を蓄積する時間）を第１蓄積時間に設定して画素１において光電変換を通して生成された信号を列アンプ３で増幅した信号が蓄積される。一方、容量５には、蓄積時間を第２蓄積時間に設定して画素１において光電変換を通して生成された信号を列アンプ３で増幅した信号が蓄積される。第１蓄積時間及び第２蓄積時間は、任意に設定され得る。或いは、第１蓄積時間及び第２蓄積時間のうち第１蓄積時間が任意に設定された場合に、それに応じて第２蓄積時間が設定されてもよい。或いは、第１蓄積時間及び第２蓄積時間のうち第２蓄積時間が任意に設定された場合に、それに応じて第１蓄積時間が設定されてもよい。
【００１３】
容量４及び容量５にそれぞれ電荷が蓄積された後に、容量４及び容量５に蓄積された電荷は、容量４及び容量５並びに水平出力線６で分配される。この分配によって水平出力線６の電位が決定され、この電位が出力アンプ７によって増幅されて撮像信号が得られる。ここで、容量４及び容量５の大きさが等しい場合には、電荷分配によって、容量４に蓄積された信号と容量５に蓄積された信号との平均値に相当する信号が得られる。
【００１４】
第１蓄積時間と第２蓄積時間とを異ならせることにより、画素１に入射する光の光量に対する画素１の出力信号の特性を異ならせることができる。そして、容量４に蓄積された電荷と容量５に蓄積された電荷とを容量４及び５並びに水平出力線６で分配して１つの信号を得ることによりダイナミックレンジが向上する。
【００１５】
ここでは、１つの列アンプ３に対して２つの容量４、５を割り当てて、蓄積時間が異なる２つの画素の信号を２つの容量４、５に順に蓄積した後に、２つの容量４、５に蓄積された信号を分配して１つの信号を得ることを例示的に説明した。しかしながら、本発明は、例えば、１つの列アンプ３に対して３以上の容量を割り当てることにも適用可能である。この場合において、蓄積時間が異なる３以上の画素の信号を３以上の容量に順に蓄積し、該３以上の容量に蓄積された信号を分配すればよい。
【００１６】
以下、本発明のより具体的な実施形態を説明する。
【００１７】
［第１実施形態］
図２は、本発明の第１実施形態の撮像素子の概略構成を示す図である。なお、図２では、簡単化のために、５行×３列の画素１が示されているが、実際の撮像素子は、より多くの画素で構成されうる。
【００１８】
図２に示す撮像素子において、各々光電変換素子を持つ複数の画素１が２次元状（複数行×複数列）に配置されている。各画素１の信号は、垂直出力線２を通して列アンプ３に提供される。列アンプ３は、垂直出力線２を通して画素１から提供された信号を増幅して容量４及び容量５に対して順に異なるタイミングで一時的に蓄積する。
【００１９】
ここで、容量４には、蓄積時間を第１蓄積時間に設定して画素１において光電変換を通して生成された信号を列アンプ３で増幅した信号が蓄積される。一方、容量５には、蓄積時間を第２蓄積時間に設定して画素１において光電変換を通して生成された信号を列アンプ３で増幅した信号が蓄積される。
【００２０】
各画素１は、例えば、光電変換素子としてのフォトダイオード８、リセットスイッチ９、読み出しスイッチ１０、増幅素子１１とを含んで構成されうる。フォトダイオード８は、入射する光の光量に応じた電荷をカソードに発生する。リセットスイッチ９は、例えば、ＭＯＳトランジスタで構成され、ゲートに提供されるリセットパルスに応じて、フォトダイオード８のカソードの電荷をリセットする。読み出しスイッチ１０は、例えば、ＭＯＳトランジスタで構成され、ゲートに提供される読み出しパルスに応じて、フォトダイオード８で生成された電荷を増幅素子１１に提供する。増幅素子１１は、例えば、ＭＯＳトランジスタで構成され、読み出しスイッチ１０を介してフォトダイオード８から提供された電荷に対応する電位を増幅して垂直出力線２に出力する。リセットパルスや読み出しパルスは、典型的には、不図示の垂直駆動回路（垂直走査回路）が発生する。
【００２１】
列アンプ３の出力端と容量４、５の蓄積ノード４ｓ、５ｓとの間には、蓄積制御スイッチ１２、１３が配置されている。蓄積制御スイッチ１２は、列アンプ３の出力を容量４の蓄積ノード４ｓに接続したり切断したりする。蓄積制御スイッチ１３は、列アンプ３の出力を容量５の蓄積ノード５ｓに接続したり切断したりする。
【００２２】
容量４、５の蓄積ノード４ｓ、５ｓと水平出力線６との間には分配回路１００が配置されている。分配回路１００は、蓄積ノード４ｓ、５ｓを水平出力線６に接続したり切断したりする分配制御スイッチ１４、１５を含む。分配制御スイッチ１４、１５が共にオンされることによって、蓄積ノード４ｓ、蓄積ノード５ｓ及び水平出力線６が相互に接続され、容量４に蓄積されている電荷と容量５に蓄積されている電荷とが容量４及び５並びに水平出力線６によって分配される。以下では、容量４に蓄積されている信号（電荷又は電位として把握されうる）と容量５に蓄積されている信号（電荷又は電位として把握されうる）と分配して水平出力線６上に１つの信号を得ることを"合成"という。
【００２３】
典型的には、容量４及び５は、等しい大きさを有するように設計される。この場合、分配動作により、容量４に蓄積されている信号と容量５に蓄積されている信号との平均値（又は加算値）に係数を乗じた値に相当する信号が水平出力線６に提供される。例えば、容量４及び５の大きさをＣＳ、容量４の電位をＶ４、容量５の電位をＶ５、水平出力線６の容量の大きさをＣＯＵＴとすると、分配動作によって、水平出力線６の電位は、（Ｖ４＋Ｖ５）／（２＋ＣＯＵＴ／ＣＳ）となる。
【００２４】
以下、図３及び図４を参照しながら図２に示す撮像素子におけるインタレース読み出し方式（インタレースモード）の駆動方法を例示的に説明する。
【００２５】
まず、図３を参照しながら奇数フィールドの撮像信号を発生する際の撮像素子の駆動方法を例示的に説明する。
【００２６】
１行目の画素１の信号と２行目の画素１の信号とを合成して奇数フィールドの１行目の信号として出力し、３行目の画素１の信号と４行目の画素１の信号とを合成して奇数フィールドの２行目の信号として出力する。以降同様に、２ｎ−１行目の画素１の信号と２ｎ行目の画素１の信号とを合成して奇数フィールドのｎ行目の信号として出力する。また、１／６０秒ごとに１フィールドの撮像信号を出力アンプ７から出力する。
【００２７】
具体的には、まず、１行目の画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１２をオンし、容量４に１行目の画素１の信号を蓄積する。次に、２行目の画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１３をオンし、容量５に２行目の画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を合成して出力アンプ７に提供する。これによって、出力アンプ７から奇数フィールドの１行目の撮像信号が出力される。この際に、容量４に蓄積された１行目の画素１の信号に対応する電荷と容量５に蓄積された２行目の画素１の信号に対応する電荷とが容量４及び５並びに水平出力線６で分配されて１つの信号に合成される。なお、スイッチ１２〜１５を制御するための制御信号は、撮像素子に内蔵された不図示の制御回路から提供される。
【００２８】
以降同様に、容量４に２ｎ−１行目の画素１の信号を蓄積し、容量５に２ｎ行目の画素１の信号を蓄積し、それらの信号を合成して奇数フィールドのｎ行目の出力を得ることができる。
【００２９】
このとき、偶数行の画素１については、短時間蓄積（蓄積時間＝第２蓄積時間）のためのリセットを行う。すなわち、２行目の画素１の読み出しの１／３００秒前に、２行目の画素のフォトダイオード８をリセットスイッチ９にリセットパルスを提供することによってリセットする。以降同様に、全ての偶数行について、読み出しの１／３００秒前に、フォトダイオード８をリセットする。このリセット動作により、偶数行の画素１における電荷蓄積期間（第２蓄積時間）は、開始時刻がリセット動作により決定され、終了時刻が読み出し動作で決定されるため、この例においては１／３００秒となる。
【００３０】
奇数行の画素１については、リセット動作を行わず、通常の読み出し動作をする。これにより、奇数行の画素１における電荷蓄積期間（第１蓄積時間）は、開始時刻が１フィールド前の読み出し動作により決定され、終了時刻が当フィールドの読み出し動作により決定されるため、この例においては１／６０秒となる。
【００３１】
次に、図４を参照しながら偶数フィールドの撮像信号を発生する際の撮像素子の駆動方法を例示的に説明する。
【００３２】
２行目の画素１の信号と３行目の画素１の信号とを合成して偶数フィールドの１行目の信号として出力し、４行目の画素１の信号と５行目の画素１の信号とを合成して偶数フィールドの２行目の信号として出力する。以降同様に、２ｎ行目の画素１の信号と２ｎ＋１行目の画素１の信号とを合成して偶数フィールドのｎ行目の信号として出力する。また、１／６０秒ごとに１フィールドの撮像信号を出力アンプ７から出力する。
【００３３】
具体的には、まず、２行目の画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１２をオンして容量４に２行目の画素１の信号を蓄積する。次に、３行目の画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１３をオンし、容量５に３行目の画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を合成して出力アンプ７に提供する。これによって、出力アンプ７から偶数フィールドの１行目の撮像信号が出力される。この際に、容量４に蓄積された２行目の画素１の信号に対応する電荷と容量５に蓄積された３行目の画素１の信号に対応する電荷とが容量４及び５並びに水平出力線６で分配されて１つの信号に合成される。
【００３４】
以降同様に、容量４に２ｎ行目の画素１の信号を蓄積し、容量５に２ｎ＋１行目の画素１の信号を蓄積し、それらの信号を合成して偶数フィールドのｎ行目の出力を得ることができる。
【００３５】
このとき、奇数行の画素１については、短時間蓄積（蓄積時間＝第２蓄積時間）のためのリセットを行う。すなわち、３行目の画素１の読み出しの１／３００秒前に、３行目の画素のフォトダイオード８をリセットスイッチ９にリセットパルスを提供することによってリセットする。以降同様に、全ての奇数行について、読み出しの１／３００秒前に、フォトダイオード８をリセットする。このリセット動作により、奇数行の画素１における電荷蓄積期間（第２蓄積時間）は、開始時刻がリセット動作により決定され、終了時刻が読み出し動作で決定されるため、この例においては１／３００秒となる。
【００３６】
偶数行の画素１については、リセット動作を行わず、通常の読み出し動作をする。これにより、偶数行の画素１における電荷蓄積期間（第１蓄積時間）は、開始時刻が１フィールド前の読み出し動作により決定され、終了時刻が当フィールドの読み出し動作により決定されるため、この例においては１／６０秒となる。
【００３７】
以上の撮像素子のインタレース駆動方法によれば、奇数フィールドの出力信号は、１／６０秒（第１蓄積時間）の長時間蓄積による奇数行の信号と、１／３００秒の短時間蓄積（第２蓄積時間）による偶数行の信号とが合成されて出力される。
【００３８】
また、偶数フィールドの出力信号は、１／３００秒の短時間蓄積による奇数行の信号と、１／６０秒の長時間蓄積による偶数行の信号とが合成されて出力される。
【００３９】
このように、短時間蓄積によって得られる信号と長時間蓄積によって得られる信号とを電荷分配によって合成することにより、撮像信号の被写体輝度−出力レベル特性は、図５に例示されるように、傾きが一定ではなく、非線形特性を持つようになる。このような非線形特性を利用すれば、広ダイナミックレンジの撮像素子を実現することができる。つまり、被写体の低輝度部分では、傾きの大きい長時間蓄積の信号によりコントラストを得ることができ、黒つぶれを防止することができる。逆に、長時間蓄積の信号が飽和してしまうような高輝度部分では、傾きの小さい短時間蓄積の信号によりコントラストを得ることができ、白つぶれを防止することができる。なお、図５において、縦軸と横軸に数値が書かれているが、この数値は相対的な値である。
【００４０】
この実施形態では、偶数行の画素の信号と奇数行と画素の信号とを合成した信号が出力アンプ７に提供されるので、１フィールド中に出力アンプ７が出力すべき信号の数は全画素数の半分となる。よって、出力アンプ７の駆動周波数を低くすることができる。
【００４１】
次に、図６を参照しながら図２に示す撮像素子におけるプログレッシブ読み出し方式の駆動方法を例示的に説明する。
【００４２】
プログレッシブ方式の読み出し（プログレッシブモード）では、１行目の画素１の信号を１行目の信号として出力し、２行目の画素１の信号を２行目の信号として出力し、以降同様に、ｎ行目の画素の信号をｎ行目の信号として出力する。また、１／３０秒ごとに１フレームの画像を出力する。
【００４３】
具体的には、１行目の画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１２とスイッチ１３をオンし、容量４と容量５に１行目の画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を出力アンプ７に提供する。これにより、容量４及び容量５に蓄積された１行目の画素１の信号に対応する電荷に応じて１行目の出力を得ることができる。
【００４４】
以降同様に、容量４と容量５にｎ行目の画素信号を蓄積することにより、ｎ行目の出力を得ることができる。
【００４５】
以上のような撮像素子において、インタレース読出方式で信号を２画素の信号を合成するモードと、プログレッシブ読出方式で信号を読み出すモードでは、スイッチ１２とスイッチ１３をオンするタイミングを変えればよい。すなわち、２画素の信号を合成するために別回路を設けたり、インタレース方式とプログレッシブ方式で別々の出力経路を設けたりする必要がない。そして、インタレース方式の読出時にのみ出力アンプ７への入力前に２つの信号を合成して出力アンプの駆動周波数を低くすることが可能となる。
【００４６】
また、この実施形態では、プログレッシブ方式及びインタレース方式のいずれにおいても、水平出力線６に信号を提供する際に、容量４と容量５の両方を用いる。よって、容量４及び容量５と水平出力線６の寄生容量との間で発生する信号電荷の容量分割比は、読出方式にかかわらず不変となり、読み出し回路のゲインは一定に保たれる。
【００４７】
更に、この実施形態では、奇数フィールドと偶数フィールドとで、蓄積時間の長い行と短い行が交互に入れ替わる。これにより、蓄積時間の長い行と短い行が固定されている場合に比べて、垂直解像度を上げることが可能となる。
【００４８】
なお、上記の実施形態では、奇数フィールド時には２ｎ−１行目の信号と２ｎ行目の信号とを合成し、偶数フィールド時には２ｎ行目の信号と２ｎ＋１行目の信号とを合成するが、これらの組み合わせを逆にしてもよい。すなわち、奇数フィールド時には２ｎ行目の信号と２ｎ＋１行目の信号とを合成し、偶数フィールド時には２ｎ−１行目の信号と２ｎ行目の信号とを合成してもよい。
【００４９】
また、上記の実施形態では、奇数フィールド時には奇数行で短時間蓄積を行い、偶数フィールド時には偶数行で短時間蓄積を行うが、これらの組み合わせを逆にしてもよい。すなわち、奇数フィールド時には偶数行で短時間蓄積を行い、偶フィールド時には奇数行で短時間蓄積を行うようにしてもよい。
【００５０】
垂直解像度の低下が許容される場合には、奇数フィールドと偶数フィールドの両方において奇数行で短時間蓄積を行うようにしてもよく、逆に、奇数フィールドと偶数フィールドの両方において偶数行で短時間蓄積を行うようにしてもよい。
【００５１】
また、上記の実施形態では、短時間蓄積の蓄積時間を１／３００秒、長時間蓄積の蓄積時間を１／６０秒としているが、必要に応じて、それぞれ任意の蓄積時間を用いることも可能である。
【００５２】
［第２実施形態］
図７は、本発明の第２実施形態の撮像素子の概略構成を示す図である。この実施形態では、２次元状に配列された複数の画素１で構成される画素アレイ上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の原色フィルタがベイヤ配列されている。なお、図７では、簡単化のために、５行×３列の画素１が示されているが、実際の撮像素子は、より多くの画素により構成されうる。
【００５３】
この実施形態において特に言及しない事項については、第１実施形態に従いうる。以下、図８及び図９を参照しながら図７に示す撮像素子におけるインタレース読み出し方法を例示的に説明する。
【００５４】
原色フィルタがベイヤ配列された撮像素子においては、２以上の画素の信号を合成する際には、同色の画素の信号を合成しなければならない。そのため、奇数フィールド、偶数フィールドとも、合成すべき信号の組が第１実施形態と異なっているが、それ以外の読み出し方法は第１実施形態と同一である。
【００５５】
まず、図８を参照しながら奇数フィールドの撮像信号を発生する際の撮像素子の駆動方法を例示的に説明する。
【００５６】
以下では、代表的に奇数列のＧ画素とＢ画素に着目して説明を行うが、偶数列においてはＧ画素がＲ画素、Ｂ画素がＧ画素に入れ替わるだけで、読み出し動作は同一である。
【００５７】
１行目のＧ画素１の信号と３行目のＧ画素１の信号とを合成して奇数フィールドの１行目のＧ信号として出力し、２行目のＢ画素１の信号と４行目のＢ画素１の信号とを合成して奇数フィールドの２行目のＢ信号として出力する。以降同様に、４ｎ−３行目のＧ画素１の信号と４ｎ−１行目のＧ画素１の信号とを合成して奇数フィールドの２ｎ−１行目のＧ信号として出力する。また、４ｎ−２行目のＢ画素１の信号と４ｎ行目のＢ画素１の信号とを合成して奇数フィールドの２ｎ行目のＢ信号として出力する。また、１／６０秒ごとに１フィールドの画像を出力する。
【００５８】
具体的には、まず、１行目のＧ画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１２をオンし、容量４に１行目のＧ画素１の信号を蓄積する。次に、３行目のＧ画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１３をオンし、容量５に３行目のＧ画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を合成して出力アンプ７に提供する。これによって、出力アンプ７から奇数フィールドの１行目のＧ信号が出力される。この際に、容量４に蓄積された１行目のＧ画素１の信号に対応する電荷と容量５に蓄積された３行目のＧ画素１の信号に対応する電荷とが容量４及び５並びに水平出力線６で分配されて１つの信号に合成される。
【００５９】
次に、２行目のＢ画素１の信号を読み出して列アンプ２に提供する。その状態でスイッチ１２をオンし、容量４に２行目のＢ画素１の信号を蓄積する。次に、４行目のＢ画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１３をオンし、容量５に４行目のＢ画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を合成して出力アンプ７に提供する。これによって、出力アンプ７から奇数フィールドの２行目のＢ信号が出力される。この際に、容量４に蓄積された２行目のＢ画素１の信号に対応する電荷と容量５に蓄積された４行目のＢ画素１の信号に対応する電荷とが容量４及び５並びに水平出力線６で分配されて１つの信号に合成される。
【００６０】
以降同様に、容量４に４ｎ−３行目のＧ画素１の信号を蓄積し、容量５に４ｎ−１行目のＧ画素１の信号を蓄積し、それらの信号を合成して奇数フィールドの２ｎ−１行目のＧ信号を得ることができる。また、容量４に４ｎ−２行目のＢ画素１の信号を蓄積し、容量５に４ｎ行目のＢ画素１の信号を蓄積し、それらの信号を合成して奇数フィールドの２ｎ行目のＢ信号を得ることができる。
【００６１】
このとき、４ｎ−１行目の画素１と４ｎ行目の画素１については、短時間蓄積（蓄積時間＝第２蓄積時間）のためのリセットを行う。すなわち、４ｎ−１行目の画素１の読み出しの１／３００秒前に、４ｎ−１行目のフォトダイオード８をリセットスイッチ９にリセットパルスを提供することによってリセットする。また、４ｎ行目の画素１の読み出しの１／３００秒前に、４ｎ行目のフォトダイオード８をリセットスイッチ９にリセットパルスを提供することによってリセットする。このリセット動作により、４ｎ−１行目と４ｎ行目の画素１における電荷蓄積期間（第２蓄積時間）は、開始時刻がリセット動作により決定され、終了時刻が読み出し動作で決定されるため、この例においては１／３００秒となる。
【００６２】
４ｎ−３行目と４ｎ−２行目の画素１については、リセット動作を行わず、通常の読み出し動作とする。これにより、４ｎ−３行目と４ｎ−２行目の画素１における電荷蓄積期間（第１蓄積時間）は、開始時刻が１フィールド前の読み出し動作により決定され、終了時刻が当フィールドの読み出し動作により決定されるため、この例においては１／６０秒となる。
【００６３】
次に、図９を参照しながら偶数フィールドの撮像信号を発生する際の撮像素子の駆動方法を例示的に説明する。
【００６４】
３行目のＧ画素１の信号と５行目のＧ画素１の信号とを合成して偶数フィールドの１行目のＧ信号として出力し、４行目のＢ画素１の信号と６行目のＢ画素１の信号とを合成して偶数フィールドの２行目のＢ信号として出力する。以降同様に、４ｎ−１行目のＧ画素１の信号と４ｎ＋１行目のＧ画素１の信号とを合成して偶数フィールドの２ｎ−１行目のＧ信号として出力する。また、４ｎ行目のＢ画素１の信号と４ｎ＋２行目のＢ画素１の信号とを合成して偶数フィールドの２ｎ行目のＢ信号として出力する。また、１／６０秒ごとに１フィールドの画像を出力する。
【００６５】
具体的には、まず、３行目のＧ画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１２をオンし、容量４に３行目のＧ画素１の信号を蓄積する。次に、５行目のＧ画素の信号を読み出して列アンプ３に提供する。その状態でスイッチ１３をオンし、容量５に５行目のＧ画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を合成して出力アンプ７に提供する。これによって、出力アンプ７から奇数フィールドの１行目のＧ信号が出力される。この際に、容量４に蓄積された３行目のＧ画素１の信号に対応する電荷と容量５に蓄積された５行目のＧ画素１の信号に対応する電荷とが容量４及び５並びに水平出力線６で分配されて１つの信号に合成される。
【００６６】
次に、４行目のＢ画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１２をオンし、容量４に４行目のＢ画素１の信号を蓄積する。次に、６行目のＢ画素１の信号を読み出して列アンプ３に提供する。その状態でスイッチ１３をオンし、容量５に６行目のＢ画素１の信号を蓄積する。その後、スイッチ１４とスイッチ１５をオンし、容量４及び容量５に蓄積された信号を合成して出力アンプ７に提供する。これによって、出力アンプ７から奇数フィールドの２行目のＢ信号が出力される。容量４に蓄積された４行目のＢ画素１の信号に対応する電荷と容量５に蓄積された６行目のＢ画素１の信号に対応する電荷とが容量４及び５並びに水平出力線６で分配されて１つの信号に合成される。
【００６７】
以降同様に、容量４に４ｎ−１行目のＧ画素１の信号を蓄積し、容量５に４ｎ＋１行目のＧ画素１の信号を蓄積し、それらの信号を合成して奇フィールドの２ｎ−１行目のＧ信号を得ることができる。また、容量４に４ｎ行目のＢ画素１の信号を蓄積し、容量５に４ｎ＋２行目のＢ画素１の信号を蓄積し、それらの信号を合成して奇数フィールドの２ｎ行目のＢ信号を得ることができる。
【００６８】
このとき、４ｎ＋１行目の画素１と４ｎ＋２行目の画素１については、短時間蓄積（蓄積時間＝第２蓄積時間）のためのリセットを行う。すなわち、４ｎ＋１行目の画素１の読み出しの１／３００秒前に、４ｎ＋１行目のフォトダイオード８をリセットスイッチ９にリセットパルスを提供することによってリセットする。また、４ｎ＋２行目の画素１の読み出しの１／３００秒前に、４ｎ＋２行目のフォトダイオード８をリセットスイッチ９にリセットパルスを提供することによってリセットする。このリセット動作により、４ｎ＋１行目と４ｎ＋２行目の画素１における電荷蓄積期間（第２蓄積時間）は、開始時刻がリセット動作により決定され、終了時刻が読み出し動作で決定されるため、この例においては１／３００秒となる。
【００６９】
４ｎ−１行目と４ｎ行目の画素１については、リセット動作を行わず、通常の読み出し動作とする。これにより、４ｎ−１行目と４ｎ行目の画素１における電荷蓄積期間（第１蓄積時間）は、開始時刻が１フィールド前の読み出し動作により決定され、終了時刻が当フィールドの読み出し動作により決定されるため、この例においては１／６０秒となる。
【００７０】
以上のような撮像素子のインタレース駆動方法によれば、奇数フィールド、偶数フィールドのいずれにおいても、１／６０秒の長時間蓄積による信号と、１／３００秒の短時間蓄積による信号とが合成されて出力信号が生成される。
【００７１】
このように、短時間蓄積による信号と長時間蓄積による信号とを合成することにより、撮像信号の被写体輝度−出力レベル特性は、図５に例示されるように、傾きが一定ではなく、非線形特性を持つようになる。このような非線形特性を利用すれば、広ダイナミックレンジの撮像素子を実現することができる。つまり、被写体の低輝度部分では、傾きの大きい長時間蓄積の信号によりコントラストを得ることができ、黒つぶれを防止することができる。逆に、長時間蓄積の信号が飽和してしまうような高輝度部分では、傾きの小さい短時間蓄積の信号によりコントラストを得ることができ、白つぶれを防止することができる。
【００７２】
この実施形態では、２行分の信号を合成した信号が出力アンプ７に提供されるので、１フィールド中に出力アンプ７が出力すべき信号の数は全画素数の半分となる。よって、出力アンプ７の駆動周波数を低くすることができる。
【００７３】
図７に示す撮像素子におけるプログレッシブ読出方式の駆動方法は、図６に示された駆動方法と全く同じであるため、説明を省略する。
【００７４】
以上のような撮像素子において、インタレース読出方式で２画素の信号を合成するモードと、プログレッシブ読出方式で信号を読み出すモードでは、スイッチ１２とスイッチ１３をオンするタイミングを変えればよい。すなわち、２画素の信号を合成するために別回路を設けたり、インタレース方式とプログレッシブ方式で別々の出力経路を設けたりする必要がない。そして、インタレース方式の読出時にのみ出力アンプ７への入力前に２つの信号を合成し、出力アンプの駆動周波数を低くすることが可能となる。
【００７５】
また、プログレッシブ方式及びインタレース方式のいずれにおいても、水平出力線６に信号電荷を転送する際、容量４と容量５の両方を用いている。よって、容量４及び容量５と水平出力線６の寄生容量との間で発生する、信号電荷の容量分割比は、読出方式にかかわらず不変となり、読み出し回路のゲインは一定に保たれる。
【００７６】
更に、奇数フィールドと偶数フィールドとで、蓄積時間の長い行と短い行が交互に入れ替わっている。これにより、蓄積時間の長い行と短い行が固定されている場合に比べて、垂直解像度を上げることが可能となる。
【００７７】
なお、第１実施形態と同様に、奇数フィールド時に信号を合成すべき行の組み合わせと偶数フィールド時に信号を合成すべき行の組み合わせを逆にしたり、短時間蓄積を行う行を任意の行にしたり、蓄積時間を任意の時間にしても、同じ効果を得ることができる。
【００７８】
[第３実施形態]
この実施形態は、第１及び第２実施形態に代表される本発明の撮像素子の応用例を提供する。
【００７９】
図１０は、本発明の撮像素子が組み込まれたスチルカメラ（撮像装置）の概略構成を示す図である。図１０において、バリア２０１は、レンズ２０２のプロテクトとメインスイッチを兼ねる。レンズ２０２は、被写体の光学像を本発明の撮像素子２０４の撮像面に結像させる。絞り２０３は、撮像素子２０４に入射する光の光量を調整する。撮像素子２０４は、レンズ２０２によって撮像面に形成された被写体像を画像信号として取り込む。Ａ／Ｄ変換器２０６は、撮像素子２０４から出力されるアナログ画像信号をデジタル画像信号に変換する。信号処理部２０７は、Ａ／Ｄ変換器６から出力された画像データに各種の補正を行ったりデータを圧縮したりする。タイミング発生部２０８は、各種のタイミング信号を発生して撮像素子２０４、撮像信号処理回路２０５、Ａ／Ｄ変換器２０６、信号処理部２０７７に対して提供する。全体制御・演算部２０９は、各種演算を行うほか、スチルカメラ全体を制御する。メモリ部２１０は、画像データを一時的に記憶する。インターフェース部２１１は、記録媒体２１２にデータを記録し、及び記録媒体２１２する。記録媒体２１２は、半導体メモリ等の着脱可能な記録媒体である。インターフェース部２１３は、外部コンピュータ等と通信する。
【００８０】
次に、図１０に示すスチルカメラの動作を説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部２０９は絞り２０３を開放にし、撮像素子２０４から出力された信号は、Ａ／Ｄ変換器２０６でデジタル画像信号に変換された後、信号処理部２０７に提供される。
【００８１】
全体制御・演算部９は、信号処理部２０７から提供される情報に基づいて露出量を決定し、この露出量に基づいて撮像素子２０４の蓄積時間及び絞り２０３の絞り値を決定する。ここで、本発明にしたがってダイナミックレンジを拡大する場合には、前述の第１、第２蓄積時間が決定される。
【００８２】
次に、全体制御・演算部２０９は、撮像素子２０４を使って得られた画像信号から高周波成分を取り出して、被写体までの距離を演算する。その後、全体制御・演算部２０９は、レンズ２０２を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ２０２を駆動し測距を行う。
【００８３】
そして、合焦が確認された後に本露光が実行される。露光が終了すると、撮像素子２０４から出力された画像信号は、Ａ／Ｄ変換器２０６でＡ／Ｄ変換され、信号処理部２０７を通り全体制御・演算部２０９によりメモリ部２１０に書き込まれる。
【００８４】
その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部２１１を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。
また、メモリ部１０に蓄積されたデータは、外部Ｉ／Ｆ部１３を通して直接コンピュータ等に提供されてもよい。
【００８５】
[第４実施形態]
この実施形態は、第１及び第２実施形態に代表される本発明の撮像素子の応用例を提供する。
【００８６】
図１１は、本発明の撮像素子が組み込まれたビデオカメラ（撮像装置）の概略構成を示す図である。図１１において、撮影レンズ３０１は、焦点調節のためのフォーカスレンズ３０１Ａ、ズーム動作のためのズームレンズ３０１Ｂ、結像のためのレンズ３０１Ｃを含む。
【００８７】
絞り３は、撮像素子３０３に入射する光の光量を調整する。撮像素子３０３は、レンズ３０２の撮像面に形成された被写体像を光電変換して電気的な信号に変換する撮像素子である。サンプルホールド回路（Ｓ／Ｈ回路）３０４は、撮像素子３０３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするであり、映像信号を出力する。
【００８８】
プロセス回路３０５は、サンプルホールド回路３０４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施して、輝度信号Ｙ及びクロマ信号Ｃを出力する。プロセス回路３０５から出力されたクロマ信号Ｃは、色信号補正回路３２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。
【００８９】
また、プロセス回路３０５から出力された輝度信号Ｙと、色信号補正回路３２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）３２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいは電子ビューファインダ等のモニタＥＶＦへと供給される。
【００９０】
アイリス制御回路３０６は、サンプルホールド回路３０４から供給される映像信号に基づいてアイリス駆動回路３０７を制御する。アイリス制御回路３０６は、映像信号のレベルが所定レベルの一定値となるように、絞り３０２の開口量を制御するために、ｉｇメータ３０８を自動制御する。
【００９１】
バンドパスフィルタ（ＢＰＦ）３１３、３１４は、サンプルホールド回路３０４から出力された映像信号中から合焦検出のために必要な高周波成分を抽出する。ＢＰＦ３１３、３１４は、互いに異なった帯域を通過させる。第１バンドパスフィルタ３１３（ＢＰＦ１）及び第２バンドパスフィルタ３１４（ＢＰＦ２）から出力された信号は、ゲート回路３１５及びフォーカスゲート枠信号でゲートされる。その後、ゲートされた信号は、ピーク検出回路３１６でピーク値が検出されてホールドされると共に、論理制御回路３１７に入力される。
【００９２】
この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせることができる。フォーカスエンコーダ３１８は、フォーカスレンズ３０１Ａの移動位置を検出する。ズームエンコーダ３１９は、ズームレンズ３０１Ｂの焦点距離を検出する。アイリスエンコーダ３２０は、絞り２０２の開口量を検出する。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路３１７に供給される。
【００９３】
論理制御回路３１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。即ち、論理制御回路３１７は、各々のバンドパスフィルタ３１３、３１４より供給された高周波成分のピーク値情報を取り込む。そして、論理制御回路３１７は、高周波成分のピーク値が最大となる位置へとフォーカスレンズ３０１Ａを駆動すべくフォーカス駆動回路３０９にフォーカスモータ３１０の回転方向、回転速度、回転／停止等の制御信号を送る。
【図面の簡単な説明】
【００９４】
【図１】本発明の撮像素子の基本構成を例示的に説明するための図である。
【図２】本発明の第１実施形態の撮像素子の概略構成を示す図である。
【図３】本発明の第１実施形態における奇フィールド読出時の駆動方法を示す図である。
【図４】本発明の第１の実施形態における偶フィールド読出時の駆動方法を示す図である。
【図５】本発明に実施形態における被写体輝度−出力特性を示す図である。
【図６】本発明の第１実施形態におけるプログレッシブ読出時の駆動方法を示す図である。
【図７】本発明の第２実施形態の撮像素子の概略構成を示す図である。
【図８】本発明の第２実施形態における奇フィールド読出時の駆動方法を示す図である。
【図９】本発明の第２実施形態における偶フィールド読出時の駆動方法を示す図である。
【図１０】本発明の撮像素子が組み込まれたスチルカメラ（撮像装置）の概略構成を示す図である。
【図１１】本発明の撮像素子が組み込まれたビデオカメラ（撮像装置）の概略構成を示す図である。
【符号の説明】
【００９５】
１  画素
２  垂直出力線
３  列アンプ
４  第１容量
５  第２容量
６  水平出力線
７  出力アンプ
８  フォトダイオード
９  リセットスイッチ
１０  読み出しスイッチ
１１  画素信号増幅素子
１２、１３  蓄積制御スイッチ
１４、１５  分配制御スイッチ
１００  分配回路
【図１】
2007124053.tif 000003
【図２】
2007124053.tif 000004
【図３】
2007124053.tif 000005
【図４】
2007124053.tif 000006
【図５】
2007124053.tif 000007
【図６】
2007124053.tif 000008
【図７】
2007124053.tif 000009
【図８】
2007124053.tif 000010
【図９】
2007124053.tif 000011
【図１０】
2007124053.tif 000012
【図１１】
2007124053.tif 000013