(57)【要約】      （修正有）【課題】短絡不良の有無や、耐短絡、耐断線及び耐導通不良寸法マージンの検査を行うことが可能な半導体装置及びその検査方法を提供する。【解決手段】接地電位にある配線１４１、１４２；１５１、１５２；１６１，１６２；とフローティング電位にある配線１１、１２、１３とを有する２つ以上のＴＥＧからなるＴＥＧ群を備えた半導体装置は、それぞれのＴＥＧにおいては配線の線幅及び間隔を同一とし、異なるＴＥＧ間では配線の線幅と間隔のうちのいずれか一方が互いに異なる。この半導体装置は、それぞれのＴＥＧに電子線を照射し、ＴＥＧから二次電子を放出させ、放出された二次電子の量に基づいて、電位コントラスト法により、ＴＥＧにおける配線不良部位の有無を検出する。【選択図】図１
2007299904.tif 000002
【特許請求の範囲】
【請求項１】
一端が互いに向き合うよう軸線に対して対称に且つ平行に配列された複数の配線を備え、前記複数の配線のうち、一本おきの配線の他端が接地され、残りの配線がフローティング電位にある少なくとも１つのＴＥＧを含む配線パターンを備えることを特徴とする半導体装置。
【請求項２】
一端が互いに向き合うよう軸線に対して対称に且つ平行に配列された複数の配線を備え、前記複数の配線の他端が接地電極に接続されている少なくとも１つのＴＥＧを含む配線パターンを備えることを特徴とする半導体装置。
【請求項３】
前記複数の配線が第１の配線層に設けられ、前記接地電極が前記第１の配線層とは異なる第２の配線層に設けられており、前記複数の配線と前記接地電極との間をビアにより接続したことを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記軸線を中心とする所定幅の領域に設けられた、接地電位又はフローティング電位にある配線を更に備えることを特徴とする、請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
複数の前記ＴＥＧが所定の方向に配列された配線パターンを備えることを特徴とする、請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
２の倍数個又は２のべき乗個の前記ＴＥＧが前記所定の方向に配列されていることを特徴とする、請求項５に記載の半導体装置。
【請求項７】
請求項５又は６に記載の半導体装置であって、
複数の前記ＴＥＧの線幅、線間距離等の設計パラメータが互いに異なっており、
複数の前記ＴＥＧを、電位コントラストによる検査の際の電子線スキャン方向に関して断線不良の発生頻度の低い順に配列した
ことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、前記複数のＴＥＧが複数の配線層にわたって配置され、同一の配線層に配置されたＴＥＧが電位コントラストによる検査の際の電子線スキャン方向に関して連続して配置されていることを特徴とする半導体装置。
【請求項９】
請求項１〜８のうちのいずれか一つに記載の半導体装置であって、同一の配線層に配置された前記ＴＥＧの一方の側又は他方の側或いはその両方に、電位コントラストによる検査の際の電子線スキャン方向に関して断線不良の発生頻度の低いＴＥＧを配置することを特徴とする半導体装置。
【請求項１０】
請求項１〜９のうちのいずれか一つに記載の半導体装置であって、同一の配線層に配置された前記ＴＥＧが短絡不良検出用のＴＥＧと断線不良検出用のＴＥＧを含む場合、前記短絡不良検出用のＴＥＧを、電位コントラストによる検査の際の電子線スキャン方向に関して上流側に配置することを特徴とする半導体装置。
【請求項１１】
請求項１〜１０のうちのいずれか一つに記載の半導体装置であって、前記ＴＥＧを、前記電子線による露光フィールド内の前記軸線に平行な方向又は垂直な方向のスクライブ領域に配置することを特徴とする半導体装置。
【請求項１２】
請求項１〜１１のうちのいずれか一つに記載の半導体装置であって、前記配線パターンの周囲を囲む接地配線を更に備えることを特徴とする半導体装置。
【請求項１３】
請求項１〜１２のいずれか一つに記載の半導体装置において、前記軸線と前記複数の配線の対向する端部とを含む所定幅の領域に電子線を照射し、該領域から放出される二次電子の量に対応する電位コントラスト信号に基づいて不良個所を検出することを特徴とする検査方法。
【請求項１４】
請求項１３に記載の半導体装置において、前記電子線により、前記軸線と平行な方向に且つ位置を順次ずらしてスキャンを行い、電子線の照射に応答して放出される二次電子の量に対応する電位コントラスト信号に基づいて不良個所を連続的に検出することを特徴とする検査方法。
【請求項１５】
請求項１３又は１４に記載の検査方法であって、前記軸線に垂直な方向に所定間隔で位置する複数の領域に同時に電子線を照射して不良個所を連続的に検出することを特徴とする検査方法。
【請求項１６】
請求項１３〜１５のいずれか一つに記載の検査方法であって、前記ＴＥＧの前記軸線に垂直な方向における幅を、前記電子線の前記軸線に垂直な方向における幅で除した値が２の倍数又は２のべき乗であることを特徴とする検査方法。
【請求項１７】
請求項１３〜１６のいずれか一つに記載の検査方法であって、
前記軸線に垂直な方向に第１の幅を有する前記電子線によってスキャンを行って、不良の存在する前記ＴＥＧを検出し、
次いで、前記軸線に垂直な方向に前記第１の幅より小さい第２の幅を有する前記電子線によって、不良が検出された前記ＴＥＧのスキャンを行う
ことを特徴とする検査方法。
【請求項１８】
請求項１７に記載の検査方法であって、
前記ＴＥＧの前記軸線に垂直な方向における幅を前記第１の幅で除した値が２の倍数又は２のべき乗であり、
前記第１の幅を前記第２の幅で除した値が整数、２の倍数又は２のべき乗である
ことを特徴とする検査方法。
【請求項１９】
請求項１３〜１８のいずれか一つに記載の検査方法であって、
前記配線パターンが形成された領域外をすることなく電子線によるスキャンを行うことを特徴とする検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、フラッシュ・メモリ、ロジックＬＳＩ等の各種のＳｉ  ＬＳＩに関し、特に、これらＳｉ  ＬＳＩにおいて発生する線幅やコンタクト径の寸法不良に起因する電気的導通不良、短絡不良を高い感度と短い検査時間で検出することが可能な半導体装置及びその検査方法に関する。
【背景技術】
【０００２】
従来から、半導体装置の配線に生じる電気的不良を検出するための種々の提案がなされている。その一例が特許文献１に記載された電位コントラスト法であり、これを第８図により説明する。図１１において、半導体装置は基板上にＸ方向に延びる複数本の配線１ａ〜１ｋ、２ａ〜２ｋが互いに平行にＹ方向に配列された構造を有している。図に示すように、これらの交互に並ぶ配線のうち、第１の組の配線１ａ〜１ｋと第２の組の配線２ａ〜２ｋとはＸ方向において異なる位置に配置され、すなわち、第２の組の配線２ａ〜２ｋの方が図で下側に突き出し、その突き出した端部どおしが所定の電位が与えられた給電用の一本の配線３に接続される。一方、第１の組の配線１ａ〜１ｋはそれぞれフローティング電位にある。
【０００３】
こうした構造の半導体装置に対して電子ビームを照射しながら、半導体装置と電子ビームを相対的にＹ方向に移動させて半導体装置をスキャンさせると、電気的不良が生じていないときには、第２の組の配線２ａ〜２ｋの電位は予め与えられた所定の電位に固定されていて変化しない。一方、フローティング状態の第１の組の配線１ａ〜１ｋの電位は、「照射で得た電子量」−「放出された2次電子量」に相当する分だけ変動するため、第１の組の配線１ａ〜１ｋから放出される二次電子の量は第２の組の配線２ａ〜２ｋから放出される電子の量とは相違する。したがって、こうした放出二次電子量の変化（すなわち差）を検出することにより、フローティング電位にある配線を固定電位にある配線と分離抽出することができる。これを電位コントラスト法（ＶＣ法）と呼ぶ。
【０００４】
そこで、フローティング電位にある第１の組の配線のうちの一つの配線、例えば配線１ｄが、その隣接する固定電位にある配線２ｃと短絡すると、そのフローティング電位の配線１ｄの電位は固定電位となる。したがって、上記のように電子ビームでスキャンすると、配線１ｄから放出される二次電子の量は、配線１ｄを挟む固定電位の配線２ｃ、２ｄからの放出二次電子量と同じになる。これにより、配線１ｄを他のフローティング電位にある配線とは分離抽出することができ、どの配線が隣接の配線と短絡したかを検出することができる。
【特許文献１】特開平１１−２７０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、図１１により説明した従来の電気的不良検出方法は、短絡不良を検出するのには効果的であるが、短絡がどの程度の線間スペースから発生し易くなるか等の構造上の寸法マージンを知ることはできない。
【０００６】
本発明は上記の課題に鑑みて提案されたものであって、本発明の目的は、短絡不良の有無の検出ばかりでなく、耐短絡の寸法マージン、耐断線寸法マージン、耐導通不良マージン等の各種の検査を行うことが可能な構造を有する半導体装置及びその検査方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するには、例えば、耐短絡の観点で構造上の寸法マージンを知るために、図１１を発展させて、線幅や配線スペースを変えた複数のテスト・エレメント・グループ（以下、ＴＥＧという）を配列し、電子線を用いたＶＣ検査でＴＥＧ毎に短絡歩留まりを測定してマージンを調べればよい。同様に、配線の耐断線マージンや、コンタクトやビアの耐導通不良マージンを知る場合にも、対象となる寸法を変えたＴＥＧを複数並べ、ＶＣ検査で検出する方法を採ればよい。
【０００８】
そこで、請求項１の発明に係る半導体装置は、
一端が互いに向き合うよう軸線に対して対称に且つ平行に配列された複数の配線を備え、前記複数の配線のうち、一本おきの配線の他端が接地され、残りの配線がフローティング電位にある少なくとも１つのＴＥＧを含む配線パターンを備えることを特徴とする。
【０００９】
請求項２の発明に係る半導体装置は、
一端が互いに向き合うよう軸線に対して対称に且つ平行に配列された複数の配線を備え、前記複数の配線の他端が接地電極に接続されている少なくとも１つのＴＥＧを含む配線パターンを備えることを特徴とする。
【００１０】
請求項３の発明に係る半導体装置は、前記複数の配線が第１の配線層に設けられ、前記接地電極が前記第１の配線層とは異なる第２の配線層に設けられており、前記複数の配線と前記接地電極との間をビアにより接続したことを特徴とする。
【００１１】
請求項４の発明に係る半導体装置は、前記軸線を中心とする所定幅の領域に設けられた、接地電位又はフローティング電位にある配線を更に備えることを特徴とする。
【００１２】
請求項５の発明に係る半導体装置は、複数の前記ＴＥＧが所定の方向に配列された配線パターンを備えることを特徴とする。
【００１３】
請求項６の発明に係る半導体装置は、２の倍数個又は２のべき乗個の前記ＴＥＧが前記所定の方向に配列されていることを特徴とする。
【００１４】
請求項7の発明に係る半導体装置は、
複数の前記ＴＥＧの線幅、線間距離等の設計パラメータが互いに異なっており、
複数の前記ＴＥＧを、電位コントラストによる検査の際の電子線スキャン方向に関して断線不良の発生頻度の低い順に配列した
ことを特徴とする。
【００１５】
請求項8の発明に係る半導体装置は、前記複数のＴＥＧが複数の配線層にわたって配置され、同一の配線層に配置されたＴＥＧが電位コントラストによる検査の際の電子線スキャン方向に関して連続して配置されていることを特徴とする。
【００１６】
請求項９の発明に係る半導体装置は、同一の配線層に配置された前記ＴＥＧの一方の側又は他方の側或いはその両方に、電位コントラストによる検査の際の電子線スキャン方向に関して断線不良の発生頻度の低いＴＥＧを配置することを特徴とする。
【００１７】
請求項１０の発明に係る半導体装置は、同一の配線層に配置された前記ＴＥＧが短絡不良検出用のＴＥＧと断線不良検出用のＴＥＧを含む場合、前記短絡不良検出用のＴＥＧを、電位コントラストによる検査の際の電子線スキャン方向に関して上流側に配置することを特徴とする。
【００１８】
請求項１１の発明に係る半導体装置は、前記ＴＥＧを、前記電子線による露光フィールド内の前記軸線に平行な方向又は垂直な方向のスクライブ領域に配置することを特徴とする。
【００１９】
請求項１２の発明に係る半導体装置は、前記配線パターンの周囲を囲む接地配線を更に備えることを特徴とする。
【００２０】
請求項１３の発明に係る検査方法は、前記軸線と前記複数の配線の対向する端部とを含む所定幅の領域に電子線を照射し、該領域から放出される二次電子の量に対応する電位コントラスト信号に基づいて不良個所を検出することを特徴とする。
【００２１】
請求項１４の発明に係る検査方法は、前記電子線により、前記軸線と平行な方向に且つ位置を順次ずらしてスキャンを行い、電子線の照射に応答して放出される二次電子の量に対応する電位コントラスト信号に基づいて不良個所を連続的に検出することを特徴とする。
【００２２】
請求項１５の発明に係る検査方法は、前記軸線に垂直な方向に所定間隔で位置する複数の領域に同時に電子線を照射して不良個所を連続的に検出することを特徴とする。
【００２３】
請求項１６の発明に係る検査方法は、前記ＴＥＧの前記軸線に垂直な方向における幅を、前記電子線の前記軸線に垂直な方向における幅で除した値が２の倍数又は２のべき乗であることを特徴とする。
【００２４】
請求項１７の発明に係る検査方法は、
前記軸線に垂直な方向に第１の幅を有する前記電子線によってスキャンを行って、不良の存在する前記ＴＥＧを検出し、
次いで、前記軸線に垂直な方向に前記第１の幅より小さい第２の幅を有する前記電子線によって、不良が検出された前記ＴＥＧのスキャンを行う
ことを特徴とする。
【００２５】
請求項１８の発明に係る検査方法は、
前記ＴＥＧの前記軸線に垂直な方向における幅を前記第１の幅で除した値が２の倍数又は２のべき乗であり、
前記第１の幅を前記第２の幅で除した値が整数、２の倍数又は２のべき乗である
ことを特徴とする。
【００２６】
請求項１９の発明に係る検査方法は、前記配線パターンが形成された領域外をすることなく電子線によるスキャンを行うことを特徴とする。
【発明の効果】
【００２７】
本発明は、半導体装置上の配線に発生する短絡不良や断線不良を効率的に検出することができるばかりでなく、そうした不良を発生された製造プロセスにおけるマージンの劣化をも速やかに検出することができるという格別の効果を奏する。したがって、製造プロセスにおける不良対策の効率化や半導体装置の歩留まりの向上に寄与することができる。
【発明の実施の形態】
【００２８】
以下、図１〜図１０を参照しながら、本発明に係る半導体装置及びその検査方法の幾つかの実施の形態を詳述する。なお、全図において、同じ参照数字又は参照符号は同一の又は同様の構成要素を指すものとする。
【００２９】
図１の（Ａ−１）〜（Ａ−３）はそれぞれ、本発明に係る耐短絡寸法マージンを測定するための配線短絡検出用ＴＥＧの３種の基本構造パターンを概略的に示しており、そのうちの１つのＴＥＧの断面を図１の（Ｂ）に示す。なお、図１の（Ａ−１）〜（Ａ−３）は、パターン形状の異なる３種のＴＥＧにおける構成要素相互の位置関係を説明するための図であって、各構成要素は半導体のどの層に形成されるかに無関係に同一平面上に図示されている。
【００３０】
図１において、（Ａ−１）〜（Ａ−３）のいずれかの基本構造パターンを有するＴＥＧは同一の半導体装置上に、例えば同じダイ（又はチップ）上に形成され、いずれのＴＥＧも、フローティング電位にある第１の配線１１、１２、１３と、この第１の配線の両側に且つ平行に配置された一対の第２の配線１４１、１４２；１５１、１５２；１６１、１６２とを備える。これら第２の配線を接地電位とするため、それぞれの対をなす配線間を第３の配線１４３、１５３、１６３で接続する。図示のとおり、線幅は（Ａ−１）に示すＴＥＧの線幅が最も大きく、（Ａ−３）に示すＴＥＧの線幅が最も小さいが、他の点では基本的の同様の構造を有する。
【００３１】
図１の（Ｂ）に示すように、第１の配線１１及び第２の配線１４１、１４２はＳｉＯ２層１７の上面に形成されて第１層１８をなし、第３の配線１４３はＳｉＯ２層１７を貫通する複数のコンタクト１９を介して、Ｓｉ基板２０上に形成された第２層のアクティブ領域２１に接続される。なお、数字２２はＳＴＩ（シャロウ・トレンチ・アイソレーション）層である。こうした構造は図１の（Ａ−２）及び（Ａ−３）に示すＴＥＧにおいても同様である。
【００３２】
したがって、図１に示すＴＥＧにおいて、第１の配線と第２の配線との間に短絡不良が発生すると、本来はフローティング電位にある第１の配線は接地電位となり、ＶＣ検査において得られる画像が正常時の画像と相違してくるので、これによって短絡不良の発生個所を知ることができる。このように、本発明は、電位の異なる２種の配線を所定の方向に交互に配列することにより、短絡不良の発生個所を検出することができるとの知見に基づいて提案されている。以下、図２〜図１０により、本発明に係るＴＥＧ構造を有する半導体装置の実施の形態とその検査方法について詳述する。
【００３３】
図２は本発明に係る半導体装置の第１の実施の形態を概略的に示す図であり、この半導体装置は、上記の知見を実現するために、電位の異なる２種の配線を交互に且つ左右対称に多数配置して形成したＴＥＧを備えている。図示のとおり、ＴＥＧ３１は、接地された配線であるＴＥＧ枠３２によって周囲を囲まれており、ＴＥＧ枠３２に接続されて接地電位にある配線３３とフローティング電位にある配線３４とを交互に且つ平行に配列した２つのＴＥＧ領域３５、３６を有する。さらに、２つのＴＥＧ領域３５、３６の間には、配線３３、３４に対して垂直な方向に配置された接地電位の配線３７が設けられる。２つのＴＥＧ領域３５、３６は、配線３７に対して左右対称に配置される。こうした構造にすることにより、ＴＥＧ３１に電子線を照射した際にＴＥＧ３１の領域外に電子線が当たり、その部分がチャージアップすることを抑えるという効果が奏される。
【００３４】
フローティング電位にある配線３４は、図示のように、ＴＥＧ３１の中心に近い端部が膨らんだパッド構造３８を持つ形状をしている。このパッド構造３８は、フローティング電位にある配線３４のいずれかの個所が隣接の接地電位の配線３３と短絡した際（例えば、図２で数字３９で示す個所で短絡を起こした場合）、ＶＣ検査によって取得される画像における明暗の変化を強調するために設けられている。このように、ＴＥＧ３１の中央部にはフローティング電位のパッド構造３８が多数存在し、それによって中央部全体がフローティング電位になり易いため、中央部の電位を安定化する目的で、中央部に接地電位の配線３７を配置する構造が採用されている。
【００３５】
図３は本発明に係る半導体装置の第２の実施の形態を概略的に示す図であり、図２に示す左右対称の形状のＴＥＧ３１を二次元的に配列したＴＥＧ４１を示している。図３において、（Ａ）に示すＴＥＧ４１は、図２に示すＴＥＧ３１と同様の構造を持つＴＥＧ４２を基本構造として、ＴＥＧ４２を上下左右に多数配列した構造を持ち、ＴＥＧ４１の周囲はＴＥＧ枠４３によって囲まれている。つまり、図３に示すＴＥＧ４１は、図２に示すＴＥＧ３１に比べて、ＴＥＧ枠４３が大きく、ＴＥＧ４３の内部では、（Ｂ）に示す基本構造のＴＥＧ４２が上下左右に配置されている。
【００３６】
したがって、図３に示すＴＥＧ４１を検査する際には、不良の生じた個所の詳細を検出できるよう、最初から充分に小さいピクセル・サイズの電子線を用いて狭い幅でスキャンすることが可能である。しかし、これだと検査時間が膨大となる恐れがある。そこで、検査時間を短縮するために、１回目は大型のピクセルで、したがって幅広のスキャン幅で電子線を照射して検査を行い、この１回目の検査で、短絡不良が発生したＴＥＧ領域を例えば最小ＴＥＧ幅単位で予め概略把握しておき、２度目の検査で、短絡不良が発生したＴＥＧ領域だけを小さなピクセル・サイズで幅の狭いスキャン幅で検査をするのがよい。この場合、２回目の検査でのスキャン幅を１回目の検査でのスキャン幅の整数倍、２の倍数倍又は２のべき乗倍にしておくと、２回目の検査でのスキャン幅が１回目の検査でのスキャン幅に過不足無く収まり、検査効率を上げることができる。また、ＴＥＧを設計する際、スキャンされない領域が出ないようにスキャン幅を設定することが好ましい。
【００３７】
図４は本発明に係る半導体装置の第３の実施の形態を概略的に示す図であり、この半導体は、図１の（Ａ−１）〜（Ａ〜３）に示す３種の基本構造ＴＥＧを、互いに向き合うよう且つ２対ずつ配列した構造のＴＥＧ５１を有する。すなわち、ＴＥＧ５１は、最も線幅の大きいＴＥＧ群５２と、中間の線幅のＴＥＧ群５３と、最も線幅の小さいＴＥＧ群５４とからなる。このＴＥＧ５１は線幅と短絡不良の発生の相関関係を調べる目的で設計されたもので、一般に、線幅が大きいほど、短絡不良が発生し易いと考えられる。
【００３８】
ところで、電子線によるＶＣ検査においては、フローティング電位にある領域が多いと、そうした領域の近傍では半導体装置表面の電位が大きく変動するため、スキャンのための電子線を曲げてしまって検査結果に悪影響が出る場合がある。すなわち、フローティング電位にある配線が多い領域を電子線照射の上流側に配置すると、その悪影響が下流側に及ぶ恐れがある。この問題を少しでも回避するために、図４においては、フローティング電位にある領域が相対的に少ないと想定される、線幅が最も大きいＴＥＧ領域５２を電子線照射の上流側に配置するようにしている。
【００３９】
こうした短絡不良検出用のＴＥＧにおいては、ＴＥＧの鏡面対称軸（例えば、図図２及び図３においては、配線３７の中心線を通る軸）の近辺に、電子線照射に応答して多くの二次電子を放出するよう、したがって大きなＶＣ検査信号が得られるよう、相対的に大面積のパッド構造３８が形成されている。したがって、ＴＥＧに短絡不良があるか否かを検出するためには、パッド構造３８の近傍のみを検査するだけでよい。例えば、図３においては配線３７とその両側のパッド構造を含む区域に電子線を照射すればよい。また、図４においては、各ＴＥＧ領域５２〜５４の対称軸の両側に位置するパッド構造を含む区域のみを電子線を用いてスキャンを行って検査するだけでよい。
【００４０】
図５は本発明に係る半導体装置の第４の実施の形態を概略的に示す図であり、図４に示すＴＥＧ５１を発展させたものである。図４においてはＴＥＧ５１は特定の配線層に対するものであった。これに対して、この第４の実施の形態においては、図４に示すＴＥＧ５１を異なる配線層（図５においては第１配線層〜第３配線層）に、それぞれ重なり合わないよう位置をずらせて設けるようにしたものである。このようにＴＥＧをそれぞれ重なり合わないよう連続的に配置したのは、ＴＥＧが形成された領域のみに電子線を照射し、不必要な領域には電子線を照射しないようにするためである。
【００４１】
図６は本発明に係る半導体装置の第５の実施の形態を概略的に示している。この実施の形態においては、図４に示すＴＥＧ５１を一つの配線層に配置するとともに、その同じ配線層に、ＶＣ検査の際の電子線のスキャン方向から見てＴＥＧ５１の上流側、下流側、又は上流側と下流側に、断線不良の発生する危険性のない安定したダミーＴＥＧ６１を配置する。ダミーＴＥＧ６１は、図示のとおり、フローティング電位にあり且つ平行に配置された一対の配線６２、６３と、これらの配線の周囲を囲むように配置された接地電位の配線６４とからなる。
【００４２】
このようにダミーＴＥＧ６１を設ける構成にしたので、ＶＣ検査のために電子線を照射したとき、位置決め精度の不足等に起因してＴＥＧ５１の上流側や下流側の領域にも電子線が照射されてしまい、ＴＥＧ５１以外の領域がチャージアップされるという問題を回避することができる。
【００４３】
図７は本発明に係る半導体装置の第６の実施の形態を概略的に示す図であって、１つの配線層に短絡不良検出用のＴＥＧと断線不良検出用のＴＥＧとを配置するようにしたものである。図に示すように、短絡不良検出用のＴＥＧとしては図４に示すＴＥＧ５１が用いられ、断線不良検出用のＴＥＧとしては、断線不良の発生する危険性の小さいパターンを持つＴＥＧ７１が用いられる。ＴＥＧ７１は３つのＴＥＧ領域７２、７３、７４からなり、それぞれのＴＥＧ領域は接地電位にある４対の配線を有する。図に示すように、線幅はＴＥＧ領域７２が最も大きく、ＴＥＧ領域７４が最も小さい。
【００４４】
この第６の実施の形態において短絡不良検出用のＴＥＧ５１を断線不良検出用のＴＥＧ７１よりも電子線スキャン方向から見て上流側に配置したのは、ＴＥＧ５１の方がＴＥＧ７１よりも断線不良の発生する危険性が低く、したがってフローティング電位の領域による半導体表面電位の変動の恐れが少ないからである。
【００４５】
このように、断線不良検出用のＴＥＧを配置する場合には、ＶＣ検査における電子線スキャン方向に関して上流側に、断線不良の発生する危険性の低いＴＥＧを配置することが好ましい。しかも、ＴＥＧ５１のように線幅が異なるＴＥＧ領域が存在するときには、線幅が大きいＴＥＧ領域ほど断線不良が発生しにくいので、上流側に線幅の大きいＴＥＧ領域を配置するのがよい。
【００４６】
また、こうした断線不良検出用のＴＥＧにおいては、ＴＥＧの鏡面対称軸の近辺に、電子線照射に応答して多くの二次電子を放出するよう、したがって大きなＶＣ検査信号が得られるよう、相対的に大面積のパッド構造７５が形成されている。したがって、ＴＥＧに短絡不良があるか否かを検出するためには、パッド構造７５の近傍のみを検査するだけでよい。
【００４７】
以上、本発明に係る各種のＴＥＧについて説明してきたが、製品ダイ周辺に幅の狭いスクライブ領域があるときには、ＴＥＧをスクライブ領域に最適配置することにより検査時間を短縮することができる。例えば、図８は、１つの露光フィールドに４個のダイ８１〜８４が存在し、各ダイの周囲のスクライブ領域８５〜８７に複数のＴＥＧ（例えば、図２のＴＥＧ３１）を同一方向に配置する場合を示している。ただし、図８は、それぞれのダイにはスクライブ領域が少なく、充分なＴＥＧを配置することができない場合を示している。そこで、ダイが配置された露光フィールド単位で、その露光フィールド内の全てのスクライブ領域８５〜８７にＴＥＧが同一方向に配置される。
【００４８】
ここで、ＴＥＧをスキャンするために照射される電子線の領域とＴＥＧとの関係を説明する。一般に、ＴＥＧが配置された領域の周囲には絶縁膜やフローティング電位の配線が存在する。したがって、これらの絶縁膜や配線は、電子線が照射されると帯電してしまうという不具合を生じる。そこで、図９に示すように、ＴＥＧ９１を電子線によってスキャンする際、或る瞬間に電子線によって照射される区域９２の寸法を適切に選定して、電子線がＴＥＧ９１内をその一端から他端まで列方向に交互に向きを変えてスキャンする際、電子線がＴＥＧ９１の外部の領域を照射しないようにすることが好ましい。
【００４９】
しかし、ＴＥＧの大きさや配置に制約があり、電子線を狭く絞ることができないこともあるので、電子線がＴＥＧの外部をも照射してしまう恐れが生じ得る。このような場合には、図１０に示すように、ＴＥＧ９１の周囲を接地線９３で取り囲むようにすることが好ましい。
【００５０】
以上、本発明に係る各種のＴＥＧ群について説明してきたが、これは本質的に単なる例であり、本発明はこれらの例に限定されるものではない。当業者であれば、種々の変形や修正を想起することができ、これらの変形や修正は特許請求の範囲に含まれる。
【図面の簡単な説明】
【００５１】
【図１】（Ａ−１）〜（Ａ−３）はそれぞれ、本発明に係る耐短絡寸法マージンを測定するための３種の配線短絡検出用ＴＥＧの構造を概略的に示しており、（Ｂ）は１つのＴＥＧの断面図である。
【図２】本発明に係る半導体装置の第１の実施の形態を概略的に示す図で、電位の異なる２種の配線を交互に且つ左右対称に配置したＴＥＧを備える。
【図３】本発明に係る半導体装置の第２の実施の形態を概略的に示す図で、図２に示すＴＥＧを大規模に配置したＴＥＧを備える。
【図４】本発明に係る半導体装置の第３の実施の形態を概略的に示す図で、互いに向き合う２対ずつの配線を有する３つのＴＥＧ領域を備える。
【図５】本発明に係る半導体装置の第４の実施の形態を概略的に示す図で、図４に示すＴＥＧを発展させたものである。
【図６】本発明に係る半導体装置の第５の実施の形態を概略的に示す図で、ダミーＴＥＧを備える。
【図７】本発明に係る半導体装置の第５の実施の形態を概略的に示す図で、
【図８】本発明に係る半導体装置の第５の実施の形態を概略的に示す図で、
【図９】本発明に係る半導体装置の第５の実施の形態を概略的に示す図で、
【図１０】本発明に係る半導体装置の第５の実施の形態を概略的に示す図で、
【図１１】半導体装置の配線に生じる電気的不良を検出するための、従来の１つの検査方法を説明するための図である。
【符号の説明】
【００５２】
１１、１２、１３：第１の配線
１４１、１４２、１５１、１５２、１６１、１６２：第２の配線
１４３、１５３、１６３：第３の配線
１８：第１配線層
１９：コンタクト
２０：基板
２１：アクティブ領域
３１、４１、５１、７１：ＴＥＧ
３２、９３：ＴＥＧ枠
６１：ダミーＴＥＧ
８５、８６、８７：スクライブ領域
【図１】
2007299904.tif 000003
【図２】
2007299904.tif 000004
【図３】
2007299904.tif 000005
【図４】
2007299904.tif 000006
【図５】
2007299904.tif 000007
【図６】
2007299904.tif 000008
【図７】
2007299904.tif 000009
【図８】
2007299904.tif 000010
【図９】
2007299904.tif 000011
【図１０】
2007299904.tif 000012
【図１１】
2007299904.tif 000013