(57)【要約】【課題】様々な解像度の液晶表示装置に適用可能な液晶表示装置用ドライバＩＣを提供する。【解決手段】ドライバＩＣは、ＳＥＧ専用端子群１１およびＣＯＭ専用端子群１３の他に、ＳＥＧ／ＣＯＭ兼用端子群１２を備える。ＳＥＧ／ＣＯＭ兼用端子群１２に属する各ＳＥＧ／ＣＯＭ兼用端子はグループ化される。そして、ＳＥＧ専用端子群１１の両側にそれぞれ配置された各ＳＥＧ／ＣＯＭ兼用端子のグループを対にし、各グループの対に対してレジスタ２１内のビット領域２２から動作指示信号を送る。動作指示信号は、各グループの対に応じたスイッチに入力され、そのスイッチにより出力電圧の種類が限定される。【選択図】図９
2007094318.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査電極と複数の信号電極との間に液晶を挟持する液晶表示装置を駆動する液晶表示装置用ドライバＩＣであって、
信号電極のみに接続される複数の信号電極専用端子と、
走査電極のみに接続される複数の走査電極専用端子と、
信号電極と走査電極のいずれにも接続可能な複数の兼用端子とを備えた
ことを特徴とする液晶表示装置用ドライバＩＣ。
【請求項２】
兼用端子が信号電極に接続される場合に使用される電圧、あるいは  兼用端子が走査電極に接続される場合に使用される電圧を選択して、選択した電圧を兼用端子に接続された電極に印加可能とする電圧選択スイッチを備えた
請求項１に記載の液晶表示装置用ドライバＩＣ。
【請求項３】
所定個数の兼用端子の組毎に、電圧選択スイッチを備え、
各電圧選択スイッチは、
対応する兼用端子が信号電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が信号電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とし、
対応する兼用端子が走査電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が走査電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とする
請求項２に記載の液晶表示装置用ドライバＩＣ。
【請求項４】
所定個数の兼用端子の組毎に動作指示信号を予め記憶するレジスタを備え、
各電圧選択スイッチは、レジスタから動作指示信号を入力する
請求項３に記載の液晶表示装置用ドライバＩＣ。
【請求項５】
所定個数の兼用端子の組毎に、外部から動作指示信号を入力する外部設定端子を備え、
各電圧選択スイッチは、外部設定端子を介して外部から動作指示信号を入力する
請求項３に記載の液晶表示装置用ドライバＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置用ドライバＩＣに関し、特に複数のコモン電極および複数のセグメント電極間に液晶を挟持した液晶表示装置に用いられる１チップの液晶表示装置用ドライバＩＣに関する。
【背景技術】
【０００２】
従来の１チップの液晶表示装置用ドライバＩＣが、例えば、特許文献１に記載されている。従来の１チップの液晶表示装置用ドライバＩＣは、特許文献１に記載されているように、チップの一辺の中央にセグメントドライバを配置し、その外側にコモンドライバを配置している。
【０００３】
また、液晶表示装置の駆動方法として、ＩＡＰＴ（Improved Alto-Pleshko Technique ）が知られている。ＩＡＰＴでは、６種類の電圧レベルを用い、周期的に正極性駆動と負極性駆動とを切り替える。なお、正極性駆動とは、選択したコモン電極の電位がセグメント電極の電位よりも高くなるように駆動することである。負極性駆動とは、選択したコモン電極の電位がセグメント電極の電位より低くなるように駆動することである。
【０００４】
以下、ＩＡＰＴで用いられる６種類の電圧レベルをＶ０〜Ｖ５として説明する。また、Ｖ５＜Ｖ４＜Ｖ３＜Ｖ２＜Ｖ１＜Ｖ０であるものとして説明する。図２０（ａ）は、ＩＡＰＴにおける正極性駆動時の駆動波形の例を示す説明図である。また、図２０（ｂ）は、ＩＡＰＴにおける負極性駆動時の駆動波形の例を示す説明図である。図２０において、実線で示した駆動波形は、一本のコモン電極に印加される電圧の変化を示し、破線で示した駆動波形は、一本のセグメント電極に印加される電圧の変化を示している。
【０００５】
図２０（ａ）に示すように、正極性駆動時の場合、コモン電極には、選択期間中、電圧Ｖ０が印加される。また、選択されていないコモン電極には、電圧Ｖ４が印加される。また、あるコモン電極の選択期間中において、オン（光透過状態）にすべき画素が存在する列のセグメント電極には電圧Ｖ５が印加され、オフ（光散乱状態）にすべき画素が存在する列のセグメント電極には電圧Ｖ３が印加される。
【０００６】
また、図２０（ｂ）に示すように、負極性駆動時の場合、コモン電極には、選択期間中、電圧Ｖ５が印加される。また、選択されていないコモン電極には、電圧Ｖ１が印加される。また、あるコモン電極の選択期間中において、オン（光透過状態）にすべき画素が存在する列のセグメント電極には電圧Ｖ０が印加され、オフ（光散乱状態）にすべき画素が存在する列のセグメント電極には電圧Ｖ２が印加される。
【０００７】
すなわち、電圧Ｖ０は、正極性駆動時に選択されたコモン電極に印加され、また、負極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧Ｖ１は、負極性駆動時に選択されていないコモン電極に印加される電圧である。電圧Ｖ２は、負極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧Ｖ３は、正極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧Ｖ４は、正極性駆動時に選択されていないコモン電極に印加される電圧である。電圧Ｖ５は、負極性駆動時に選択されたコモン電極に印加され、また、正極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。このようなＩＡＰＴで用いられる電圧レベルの説明は、例えば、特許文献２に記載されている。ただし、特許文献２では、Ｖ０＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５であるものとして説明している。
【０００８】
【特許文献１】特開２００３−２０３９２号公報（段落０００９，図１）
【特許文献２】特開２００４−５４２０２号公報（段落００６６，００６７）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載されたような１チップの液晶表示装置用ドライバＩＣの場合、そのドライバＩＣを使用できる液晶表示装置が限定されてしまうという問題がある。例えば、特許文献１に記載された液晶表示装置用ドライバＩＣにおいて、チップの一辺の中央に配置されたセグメントドライバの端子（セグメント電極との接続端子）の数がＭ個であり、その外側に配置されたコモン電極ドライバの端子（コモン電極との接続端子）の数がＮ個であるとする。すると、その液晶表示装置用ドライバＩＣは、セグメント電極がＭ本以下であり、コモン電極がＮ本以下である液晶表示装置にしか使用できない。すなわち、セグメント電極がＭ本を超えていたり、あるいは、コモン電極がＮ本を超えている液晶表示装置には、セグメントドライバの端子あるいはコモン電極ドライバの端子が足りないため、使用できない。
【００１０】
例えば、特許文献１に記載された液晶表示装置用ドライバＩＣにおいて、セグメント電極の端子数が１２８個であり、その外側に、それぞれ６４個のコモン電極の端子が配置されているとする。すると、そのドライバＩＣは、図２１（ａ）に示す解像度１２８×１２８（セグメント電極、コモン電極がともに１２８本）の液晶表示装置には適用可能である。しかし、図２１（ｂ）に示す解像度１６０×９６（セグメント電極が１６０本、コモン電極が９６本）の液晶表示装置には適用できない。セグメント電極数１６０に対し、ドライバＩＣのセグメント電極の端子数が不足しているからである。
【００１１】
このように、従来の液晶表示装置用ドライバＩＣは、使用可能な液晶表示装置が限定されていた。そのため、液晶表示装置の解像度が異なれば、液晶表示装置に適用できるように、新たに液晶表示装置用ドライバＩＣを開発しなければならなかった。例えば、携帯電話機のサブディスプレイとして用いられる液晶表示装置は、携帯電話機のデザイン性を重視して採用されるため、携帯電話機の機種毎に解像度がそれぞれ異なっていることが多い。そのため、各種携帯電話機のサブディスプレイ毎に、新たに液晶表示装置用ドライバＩＣを開発しなければならなかった。また、液晶表示装置用ドライバＩＣ毎にＩＣの評価やソフトウェア開発も行わなければならず、液晶表示装置用ドライバＩＣの開発コストが高くなってしまっていた。
【００１２】
また、使用可能な液晶表示装置が限定されているため、要求される解像度に合わせて液晶表示装置用ドライバＩＣを開発しても、その液晶表示装置用ドライバＩＣの生産数を増やすことが困難であるという問題もあった。
【００１３】
そこで、本発明は、様々な解像度の液晶表示装置に適用可能な液晶表示装置用ドライバＩＣを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の態様１は、複数の走査電極と複数の信号電極との間に液晶を挟持する液晶表示装置を駆動する液晶表示装置用ドライバＩＣであって、信号電極のみに接続される複数の信号電極専用端子と、走査電極のみに接続される複数の走査電極専用端子と、信号電極と走査電極のいずれにも接続可能な複数の兼用端子とを備えたことを特徴とする液晶表示装置用ドライバＩＣを提供する。
【００１５】
本発明の態様２は、態様１において、兼用端子が信号電極に接続される場合に使用される電圧、あるいは  兼用端子が走査電極に接続される場合に使用される電圧を選択して、選択した電圧を兼用端子に接続された電極に印加可能とする電圧選択スイッチを備えた液晶表示装置用ドライバＩＣを提供する。
【００１６】
本発明の態様３は、態様２において、所定個数の兼用端子の組毎に、電圧選択スイッチを備え、各電圧選択スイッチが、対応する兼用端子が信号電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が信号電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とし、対応する兼用端子が走査電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が走査電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とする液晶表示装置用ドライバＩＣを提供する。
【００１７】
本発明の態様４は、態様３において、所定個数の兼用端子の組毎に動作指示信号を予め記憶するレジスタを備え、各電圧選択スイッチが、レジスタから動作指示信号を入力する液晶表示装置用ドライバＩＣを提供する。
【００１８】
本発明の態様５は、態様３において、所定個数の兼用端子の組毎に、外部から動作指示信号を入力する外部設定端子を備え、各電圧選択スイッチが、外部設定端子を介して外部から動作指示信号を入力する液晶表示装置用ドライバＩＣを提供する。
【発明の効果】
【００１９】
本発明によれば、信号電極と走査電極のいずれにも接続可能な複数の兼用端子を備えた構成であるので、様々な解像度の液晶表示装置に適用することができる。また、その結果、各種解像度の液晶表示装置毎に液晶表示装置用ドライバＩＣを開発する必要がなくなり、液晶表示装置用ドライバＩＣの開発コストを削減することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照して説明する。
まず、本発明の液晶表示装置用ドライバＩＣ（以下、ドライバＩＣと記す。）が適用される液晶表示装置について説明する。液晶表示装置は、一対の基板のうちの一方の基板上に複数のコモン電極（走査電極）を備え、もう一方の基板上に複数のセグメント電極（信号電極）を備える。一対の基板は、複数のコモン電極と複数のセグメント電極とが互いに直交するように配置される。そして、複数のコモン電極と、複数のセグメント電極との間にＳＴＮ（Super Twisted Nematic ）液晶を挟持する。コモン電極とセグメント電極との交差部分が画素となる。この液晶表示装置は、ドライバＩＣによって線順次駆動される。液晶表示装置は、ドライバＩＣによって駆動され、中間調を含まない２値画像、あるいは中間調を含むグレースケールの画像を表示する。
【００２１】
次に、本発明のドライバＩＣの出力端子（電極に接続される端子）について説明する。なお、出力端子は、ＰＡＤと呼ばれることもある。図１は、本発明の液晶表示装置用ドライバＩＣの出力端子の配置例を示す説明図である。液晶表示装置用ドライバＩＣは、矩形のチップ１上にセグメント電極専用出力端子群１１と、セグメント電極／コモン電極兼用出力端子群１２と、コモン電極専用出力端子群１３とを備える。セグメント電極専用出力端子は、セグメント電極にのみ接続される端子であり、以下、ＳＥＧ専用端子と記す。セグメント電極／コモン電極兼用出力端子は、セグメント電極またはコモン電極のいずれにも接続可能な端子であり、以下、ＳＥＧ／ＣＯＭ兼用端子と記す。コモン電極専用出力端子は、コモン電極にのみ接続される端子であり、以下、ＣＯＭ専用端子と記す。
【００２２】
図１に示すように、ＳＥＧ専用端子群１１は、チップ１の一辺の中央に配置される。そして、ＳＥＧ専用端子群１１の両側にそれぞれＳＥＧ／ＣＯＭ兼用端子群１２が配置される。ＳＥＧ専用端子群１１の両側に配置される各ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子の数は同数である。また、それぞれのＳＥＧ／ＣＯＭ兼用端子群１２の隣には、ＣＯＭ専用端子群１３が配置される。ＣＯＭ専用端子群１３は、それぞれのＳＥＧ／ＣＯＭ兼用端子群１２を基準としてＳＥＧ専用端子群１１の反対側に配置される。すなわち、図１に示す例では、ＣＯＭ専用端子群１３がチップ１の一辺の外側に配置され、ＣＯＭ専用端子群１３に挟まれるようにして、ＳＥＧ／ＣＯＭ兼用端子群１２およびＳＥＧ専用端子群１１が配置される。チップ１の一辺の外側に配置されるそれぞれのＣＯＭ専用端子群１３に属するＣＯＭ専用端子の数は同数である。
【００２３】
ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２は、チップ１の一辺（同じ辺）に配置される。ただし、ＣＯＭ専用端子群１３は、ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２と異なる辺に配置されてもよい。図２は、ＣＯＭ専用端子群１３を、ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２とは異なる辺に配置した場合の例を示す説明図である。図２に示す例では、ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２が配置される辺の両隣の辺に、それぞれＣＯＭ専用端子群１３を配置している。
【００２４】
ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２をチップ１の一つの辺に配置する理由は、ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２をチップの異なる辺に配置すると、ＳＥＧ／ＣＯＭ兼用端子群１２からセグメント電極への配線の引き回しが困難になるためである。セグメント電極への配線の引き回しが困難になる第１の態様として、液晶パネル（液晶表示装置）とドライバＩＣの大きさの関係により、ＳＥＧ／ＣＯＭ兼用端子群１２からセグメント電極への配線の引き回しができないという態様が挙げられる。セグメント電極への配線の引き回しが困難になる第２の態様として、ＳＥＧ／ＣＯＭ兼用端子群１２からセグメント電極に配線を引き回すことができたとしても、図３に示すように、ＳＥＧ専用端子群１１からセグメント電極への引き回し配線と、ＳＥＧ／ＣＯＭ兼用端子群１２からセグメント電極への引き回し配線との長さが異なることとなり、引き回し配線の抵抗値を揃えることができずに表示が不均一になってしまうという態様が挙げられる。ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２をチップ１の一つの辺に配置することで、上記のような配線の引き回しの困難性をなくすことができる。
【００２５】
なお、図１や図２に示すように、ＳＥＧ専用端子群１１および各ＳＥＧ／ＣＯＭ兼用端子群１２が配置される辺の対辺には、外部のＭＰＵ（マイクロプロセッサ）とのインタフェース端子１５等が配置される。
【００２６】
本実施の形態では、ＳＥＧ専用端子群１１に属するＳＥＧ専用端子の数は、８の倍数であるものとする。また、ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子の総数は、１６の倍数であるものとする。１６の倍数の数のＳＥＧ／ＣＯＭ兼用端子が半分に分けられ、それぞれＳＥＧ専用端子群１１の両側にＳＥＧ／ＣＯＭ兼用端子群１２として配置される。
【００２７】
ＳＥＧ専用端子群１１の両側の各ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子は、８個ずつグループ化される。ＳＥＧ／ＣＯＭ兼用端子のグループ同士は、所定の間隔以上離すようににして配置される。なお、この所定の間隔は、例えば１００μｍである。図４は、ＳＥＧ／ＣＯＭ兼用端子のグループ同士の間隔を示す説明図である。図４に示すように、ＳＥＧ／ＣＯＭ件用端子のグループ同士は、例えば１００μｍ以上間隔を空けて配置する。
【００２８】
ＳＥＧ／ＣＯＭ兼用端子は、セグメント電極に接続される端子としても、コモン電極に接続される端子としても使用可能である。セグメント電極に接続される端子として使用されるか、コモン電極に接続される端子として使用されるかの設定は、グループ毎に行われる。従って、ある一つのグループに属する一部のＳＥＧ／ＣＯＭ兼用端子がセグメント電極に接続され、そのグループに属する他のＳＥＧ／ＣＯＭ兼用端子がコモン電極に接続されるということはない。
【００２９】
グループ間の間隔を所定の間隔以上空けるのは、パネル検査時にセグメント電極およびコモン電極に異なる電圧を印加できるようにするためにである。同一グループに属する各ＳＥＧ／ＣＯＭ兼用端子は、セグメント電極とコモン電極のいずれかに接続されるので、パネル検査時には共通の電圧を電極に印加する。従って、同一グループに属する各ＳＥＧ／ＣＯＭ兼用端子の間隔は、グループ同士の間隔よりも狭くてよい。
【００３０】
また、ＳＥＧ専用端子に隣接するＳＥＧ／ＣＯＭ兼用端子がコモン電極に接続される端子として設定されることもある。その場合にも、パネル検査時にセグメント電極およびコモン電極に異なる電圧を印加できるようにしなければならない。従って、図４に示すように、一番端のＳＥＧ専用端子と、そのＳＥＧ専用端子に隣接するＳＥＧ／ＣＯＭ兼用端子との間隔も所定の間隔（例えば１００μｍ）以上空ける。
【００３１】
また、図１に示すようにＳＥＧ／ＣＯＭ兼用端子群１２とＣＯＭ専用端子群１３とを隣接させて配置する場合、ＣＯＭ専用端子に隣接するＳＥＧ／ＣＯＭ兼用端子がセグメント電極に接続される端子として設定されることもある。よって、ＳＥＧ／ＣＯＭ兼用端子群１２とＣＯＭ専用端子群１３とを隣接させて配置する場合、一番端のＣＯＭ専用端子と、そのＣＯＭ専用端子に隣接するＳＥＧ／ＣＯＭ兼用端子との間隔も所定の間隔（例えば１００μｍ）以上空ける。
【００３２】
次に、本発明のドライバＩＣが採用する液晶表示装置の駆動方法について説明する。本発明のドライバＩＣは、液晶表示装置の駆動方法としてＩＡＰＴを採用する。
【００３３】
既に説明したように、ＩＡＰＴでは６種類の電圧レベルＶ０〜Ｖ５を使用する。ここで、Ｖ５＜Ｖ４＜Ｖ３＜Ｖ２＜Ｖ１＜Ｖ０であるものとする。このとき、電圧Ｖ０は、正極性駆動時に選択されたコモン電極に印加され、また、負極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧Ｖ１は、負極性駆動時に選択されていないコモン電極に印加される電圧である。電圧Ｖ２は、負極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧Ｖ３は、正極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧Ｖ４は、正極性駆動時に選択されていないコモン電極に印加される電圧である。電圧Ｖ５は、負極性駆動時に選択されたコモン電極に印加され、また、正極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。
【００３４】
Ｖ０〜Ｖ５の各電圧レベルが、どの電極に対して印加されるのかをまとめると、図５に示すようになる。図５に示すようにコモン電極に印加される電圧とセグメント電極に印加される電圧の差は小さく、Ｖ０やＶ５のようにコモン電極およびセグメント電極の双方に印加される電圧もある。よって、各ＳＥＧ／ＣＯＭ兼用端子群１２に属する端子がセグメント電極に接続される場合であっても、コモン電極に接続される場合であっても、耐圧がほぼ変化しない。また、コモン電極に印加される電圧の種類も、セグメント電極に印加される電圧の種類も４種類である。よって、各ＳＥＧ／ＣＯＭ兼用端子群１２に属する端子がセグメント電極に接続される場合であっても、コモン電極に接続される場合であっても、出力レベル数は変わらない。以上の点から、コモン電極またはセグメント電極のどちらにも接続可能なＳＥＧ／ＣＯＭ兼用端子を有する本発明では、液晶表示装置の駆動方法としてＩＡＰＴを採用することが好ましい。
【００３５】
次に、メモリについて説明する。図１や図２では、図示を省略しているが、本発明のドライバＩＣは、液晶表示装置に表示させる画像の表示データを記憶するメモリ（以下、内蔵メモリと記す。）を備える。図６は、内蔵メモリの構成を示す説明図である。ドライバＩＣは、内蔵メモリとして、（Ｐ／２）２×ｎビットの容量のメモリを備える。ただし、Ｐは、総出力端子数（ＳＥＧ専用端子数、ＳＥＧ／ＣＯＭ兼用端子数、およびＣＯＭ専用端子数の和）である。なお、Ｐは偶数であるので、Ｐ／２は必ず整数になる。
【００３６】
ｎは、グレースケールで画像表示を行う場合に必要な１画素当りのビット数である。１画素あたりｎビットのビット数を用いれば２ｎ階調で表示を行うことができる。ｎ＝１の場合は、２値画像を表示することになる。（Ｐ／２）２は、総出力端子数をＰとしたときの、最大画素数を表している。総出力端子数が決まっている場合、セグメント電極に接続される端子数と、コモン電極に接続される端子数が同数であるときに、画素数が最大となる。ＳＥＧ／ＣＯＭ兼用端子がセグメント電極とコモン電極のどちらに接続されるのかによって画素数は変化することになるが、画素数が最大となるときであっても表示データの格納領域が不足しないように、ドライバＩＣは、（Ｐ／２）２×ｎビットの内蔵メモリを備える。このような容量の内蔵メモリを備えておけば、ＳＥＧ／ＣＯＭ兼用端子の設定によらず、表示データの格納領域が不足することはない。
【００３７】
また、図６に示すように、内蔵メモリにおけるビット幅は、８×ｎビットとする。ワード長（内蔵メモリの記憶容量をビット幅で除算した値）は、（Ｐ／２）２／８である。
【００３８】
液晶表示装置が備えるセグメント電極の数をＭとすると、１ライン分の表示データは、Ｍ×ｎビットで表現される。本発明では、内蔵メモリから表示データを読み出すときには、１ライン分の表示データを一度に読み出すのではなく、８×ｎビット毎に読み出しを行う。図７は、各ラインの表示データを読み出すタイミングを示す説明図である。図７において、ＣＯＭ１，ＣＯＭ２は、それぞれ第１行コモン電極、第２行コモン電極の駆動波形を表している。一つのラインが選択されている期間（選択期間）の間に、後に選択されるラインの表示データが読み出される。例えば、第１行の選択期間中に、第２行の表示データが読み出される。そして、１ライン分の表示データはＭ×ｎビットであり、８×ｎビット毎に内蔵メモリからのデータ読み出しが行われるので、１ラインの選択期間内では、（Ｍ×ｎ）／（８×ｎ）＝Ｍ／８回に分けて１ライン分の表示データの読み出しが行われる。第２行以降の各ラインの選択期間でも同様に、Ｍ／８に分けて表示データの読み出しが行われる。
【００３９】
図８は、１ライン当たりのメモリ読み出し回数および最大メモリサイクルの具体例を示す説明図である。１ライン当たりのメモリ読み出し回数は、上記のようにＭ／８回である。従って、セグメント電極数Ｍが、９６本、１２８本、２２４本の場合、１ライン当たりのメモリ読み出し回数は、それぞれ、１２回、１６回、２８回となる。
【００４０】
最大メモリサイクルは、内蔵メモリから表示データを１回読み出す速度（時間）である。内蔵メモリから表示データを１回読み出す時間が、最大メモリサイクルより遅ければ、所望のフレーム周波数での駆動を実現できない。最大メモリサイクルをＳ［μｓ］、所望のフレーム周波数をＦ［Ｈｚ］、コモン電極の数をＮ本とすると、Ｓ＝１０６／｛Ｆ×Ｎ×（Ｍ／８）｝となる。よって、例えば、セグメント電極数が９６本、コモン電極数が１６０本、所望のフレーム周波数が６０Ｈｚである場合、図８に示すように最大メモリサイクルは、１０６／｛６０×１６０×（９６／８）｝＝８．７μｓとなる。他の場合も同様である。
【００４１】
現在（２００５年９月）の時点で実現されているメモリアクセス速度は、１００〜３００ｎｓ程度である。従って、内蔵メモリから表示データを１回読み出す時間を、図８に例示するような最大メモリサイクルより速くすることが現在既に可能である。すなわち、Ｍ／８回に分けて１ライン分の表示データの読み出しても何ら問題はない。
【００４２】
次に、ＳＥＧ／ＣＯＭ兼用端子群１２に属する各ＳＥＧ／ＣＯＭ兼用端子に対して、セグメント電極用の端子として使用するのか、コモン電極として使用するのかを設定する態様について説明する。図９は、この設定態様の一例を示す説明図である。
【００４３】
既に説明したように、ＳＥＧ専用端子群１１の両側の各ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子は、８個ずつグループ化される。図９に示す例では、ＳＥＧ専用端子群１１の左側に配置されたＳＥＧ／ＣＯＭ兼用端子群１２に属する６４個のＳＥＧ／ＣＯＭ兼用端子は、第１から第８までの８個のグループにグループ化される。同様に、ＳＥＧ専用端子群１１の右側に配置されたＳＥＧ／ＣＯＭ兼用端子群１２に属する６４個のＳＥＧ／ＣＯＭ兼用端子は、第９から第１６までの８個のグループにグループ化される。
【００４４】
ドライバＩＣは、各グループに属するＳＥＧ／ＣＯＭ兼用端子に対して、セグメント電極用の端子として使用するのか、コモン電極として使用するのかを指示する情報（以下、動作指示信号と記す。）を記憶する１ビットの領域（以下、ビット領域と記す。）を複数有するレジスタ２１を備える。ビット領域２２の数は、ＳＥＧ専用端子群１１の両側の各ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子の総数をＡ個とした場合、Ａ／１６となる。図９に示す例では、ＳＥＧ専用端子群１１の両側の各ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子の総数は、６４＋６４＝１２８である。従って、ビット領域２２の数は、図９に示すように、８（＝１２８／１６）となる。一つのビット領域に記憶される動作指示信号は、ＳＥＧ専用端子群１１の片側のＳＥＧ／ＣＯＭ兼用端子群１２に属する一つのグループと、ＳＥＧ専用端子群１１のもう一方の側のＳＥＧ／ＣＯＭ兼用端子群１２に属する一つのグループとに送られる。すなわち、ＳＥＧ専用端子群１１の片側のＳＥＧ／ＣＯＭ兼用端子群１２に属する一つのグループと、ＳＥＧ専用端子群１１のもう一方の側のＳＥＧ／ＣＯＭ兼用端子群１２に属する一つのグループとが対になり、対になる二つのグループ（８×２＝１６個のＳＥＧ／ＣＯＭ兼用端子）に対して、同一のビット領域から同一の動作指示信号が送られる。よって、対になる二つのグループに属する各ＳＥＧ／ＣＯＭ兼用端子の設定は、全て共通になる。なお、より具体的には、後述のＶ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５（図１３参照。）に対して、一つのビット領域から動作指示信号が送られる。Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５はそれぞれ、例えば、対になる二つのグループに属する各ＳＥＧ／ＣＯＭ兼用端子の組に対して１つ設けられる。
【００４５】
ＳＥＧ専用端子群１１の片側のＳＥＧ／ＣＯＭ兼用端子群１２に属する各グループは、ＳＥＧ専用端子群１１のもう一方の側のＳＥＧ／ＣＯＭ兼用端子群１２に属する各グループと一対一になるようにして対にされる。このとき、各グループは、ＳＥＧ専用端子群１１に近い位置に配置されたグループ同士から順番に対にされる。例えば、図９に示す例では、ＳＥＧ専用端子群１１に最も近い位置に配置される第８グループと第９グループとが対にされる。そして、第８グループと第９グループには、レジスタ２１内の８番目のビット領域から動作指示信号（図９ではＳＥＬ＿ＳＥＧ８として示している。）が送られる。同様に、ＳＥＧ専用端子群１１に２番目に近い位置に配置される第７グループ（図示略。）と第１０グループとが対にされ、この二つのグループには、レジスタ２１内の７番目のビット領域（図示略。）から動作指示信号（図９ではＳＥＬ＿ＳＥＧ７として示している。）が送られる。他のグループも同様に対にされ、一つのビット領域から共通の動作指示信号が送られる。そして、ＳＥＧ専用端子群１１から最も遠い位置に配置される第１グループと第１６グループとが対にされ、この二つのグループには、レジスタ内の１番目のビット領域から動作指示信号（図９ではＳＥＬ＿ＳＥＧ１として示している。）が送られる。
【００４６】
セグメント電極用の端子とする設定は、ＳＥＧ専用端子群１１に近い位置に配置されたグループから順番に行うように、各ビット領域２２に動作指示信号が格納される。その結果、図１０（ａ）に示すように、セグメント電極用の端子に設定されるグループは、ＳＥＧ専用端子群１１から連続的に並ぶ。ＳＥＧ専用端子群１１に近い位置に配置されたグループ同士から順番に各グループを対にする理由は、セグメント電極用の端子とする設定を、ＳＥＧ専用端子群１１に近い位置に配置されたグループから順番に行えるようにするためにである。例えば、ＳＥＧ専用端子群１１の両側に配置されたＳＥＧ／ＣＯＭ兼用端子の各グループを、左側から順番に対にしていくようにすると、図１０（ｂ）に示すように、セグメント電極に接続される端子の間に、コモン電極に接続される端子が存在する場合が生じてしまう。すると、コモン電極とＳＥＧ／ＣＯＭ兼用端子とを接続する配線と、セグメント電極とＳＥＧ／ＣＯＭ兼用端子とを接続する配線とが交差してしまうことになり、配線の引き回しができなくなってしまう（図１０（ｂ）参照。）。そのため、ＳＥＧ専用端子群１１に近い位置に配置されたグループ同士から順番に各グループを対にする。
【００４７】
レジスタ２１内の各ビット領域に動作指示信号を記憶させる動作は、例えば、外部のＭＰＵが、インタフェース端子１５（図１または図２参照。）を介して行えばよい。また、ドライバＩＣが液晶表示装置に接続され、ドライバＩＣが液晶表示装置を駆動しているときに、各グループの設定の変更は禁止され、設定変更がなされることはない。レジスタ２１の各ビット領域から各ＳＥＧ／ＣＯＭ兼用端子のグループに動作指示信号を送り、各グループの設定を行う動作は、ドライバＩＣの初期化時に行えばよく、その後、設定を変更する必要はない。
【００４８】
また、図９では、ビット領域２２を有するレジスタ２１によって各グループの設定を行う場合を示した。ドライバＩＣがレジスタ２１を備えず、外部から各グループに対する動作指示信号が入力され、その動作指示信号を各グループに送って設定を行ってもよい。この場合、ドライバＩＣは、外部（例えば、ドライバＩＣの外部に設けられたマイクロプロセッサ）から動作指示信号が入力される外部設定端子（図示せず。）を複数備える。外部設定端子の数は、上記のビット領域２２の数と同様に、Ａ／１６とすればよい（Ａは、ＳＥＧ専用端子群１１の両側の各ＳＥＧ／ＣＯＭ兼用端子群１２に属するＳＥＧ／ＣＯＭ兼用端子の総数）。そして、各外部設定端子から各グループへ動作指示信号を送る態様は、ビット領域１１から各グループへ動作指示信号を送る態様と同様である。すなわち、ＳＥＧ専用端子群１１の片側のＳＥＧ／ＣＯＭ兼用端子群１２に属する一つのグループと、ＳＥＧ専用端子群１１のもう一方の側のＳＥＧ／ＣＯＭ兼用端子群１２に属する一つのグループとが対になり、対になる二つのグループ（８×２＝１６個のＳＥＧ／ＣＯＭ兼用端子）に対して、一つの外部設定端子から動作指示信号が送られる。
【００４９】
次に、ＩＡＰＴで用いられる各電圧の出力部と、本発明のドライバＩＣが備える各種端子とを接続させるアナログスイッチ（以下、単にスイッチと記す。）について説明する。なお、ＩＡＰＴで用いられる各電圧（Ｖ０〜Ｖ５）は、電源回路（図示せず。）からドライバＩＣに供給される。
【００５０】
図１１は、ＣＯＭ専用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図である。ＣＯＭ専用端子群１３には、電圧Ｖ０，Ｖ５，Ｖ４，Ｖ１が供給される。そして、ＣＯＭ専用端子群１３には、Ｖ０Ｖ５選択スイッチ４２、およびＶ４Ｖ１選択スイッチ４３が設けられ、個々のＣＯＭ専用端子毎に選択／非選択切替スイッチ４１が設けられる。
【００５１】
選択／非選択切替スイッチ４１には、ＣＯＭ専用端子に接続されるコモン電極を選択するか否かを指示する制御情報（以下、ＳＥＬと記す。）が入力される。なお、ＳＥＬは各コモン電極に対応するラッチから選択／非選択切替スイッチ４１に入力される。ラッチを含むドライバＩＣの構成については、図１５を用いて後述する。ＳＥＬが、コモン電極を選択することを指示しているときには、選択／非選択切替スイッチ４１は、ＣＯＭ専用端子とＶ０Ｖ５選択スイッチ４２とを接続させる。また、ＳＥＬが、コモン電極を選択しないことを指示しているときには、選択／非選択切替スイッチ４１は、ＣＯＭ専用端子とＶ４Ｖ１選択スイッチ４３とを接続させる。
【００５２】
Ｖ０Ｖ５選択スイッチ４２およびＶ４Ｖ１選択スイッチ４３には、極性を指示する制御信号（以下、ＰＯＬと記す。）が入力される。ＰＯＬが正極性駆動を指示しているときには、Ｖ０Ｖ５選択スイッチ４２は、自身に接続されている選択／非選択切替スイッチ４１と、電圧Ｖ０の出力部とを接続させる。この場合、選択されたコモン電極に電圧Ｖ０が印加される。ＰＯＬが負極性駆動を指示しているときには、Ｖ０Ｖ５選択スイッチ４２は、自身に接続されている選択／非選択切替スイッチ４１と、電圧Ｖ５の出力部とを接続させる。この場合、選択されたコモン電極に電圧Ｖ５が印加される。
【００５３】
また、ＰＯＬが正極性駆動を指示しているときには、Ｖ４Ｖ１選択スイッチ４３は、自身に接続されている選択／非選択切替スイッチ４１と、電圧Ｖ４の出力部とを接続させる。この場合、選択されていないコモン電極に電圧Ｖ４が印加される。ＰＯＬが負極性駆動を指示しているときには、Ｖ４Ｖ１選択スイッチ４３は、自身に接続されている選択／非選択切替スイッチ４１と、電圧Ｖ１の出力部とを接続させる。この場合、選択されていないコモン電極に電圧Ｖ１が印加される。
【００５４】
この結果、各コモン電極にはそれぞれ、選択されているか否か、および、正極性駆動時か負極性駆動時かに応じた電圧（Ｖ０，Ｖ５，Ｖ４，Ｖ１のいずれか）が印加される。
【００５５】
図１２は、ＳＥＧ専用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図である。ＳＥＧ専用端子群１１には、電圧Ｖ５，Ｖ３，Ｖ０，Ｖ２が供給される。そして、ＳＥＧ専用端子群１１には、Ｖ５Ｖ０選択スイッチ５２、およびＶ３Ｖ２選択スイッチ５３が設けられ、個々のＳＥＧ専用端子毎にデータスイッチ５１が設けられる。
【００５６】
データスイッチ５１には、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうち、どちらを選択するのかを示すデータ（図１２ではＤＡＴＡと表記する。）が入力される。ＤＡＴＡは、各セグメント電極に対応するラッチ（後述する図１５参照。）からデータスイッチ５１に入力される。なお、２値表示を行う場合、各画素のデータは、１ビットのデータ“１”または“０”で表され、この１ビットのデータがＤＡＴＡとしてラッチからデータスイッチ５１に入力される。以下の説明では、“１”が、画素をオンとすべき場合の印加電圧の選択指示を表し、“０”が、画素をオフとすべき場合の印加電圧の選択指示を表す場合を例にして説明する。
【００５７】
また、中間調表示を行う場合、各画素のデータはそれぞれ２ビット以上のデータで表されるが、この２ビット以上のデータは、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうちのどちらを選択するのかを示す１ビットのデータに変換される。この変換は、後述する階調制御回路（図１７、図１８参照。）が選択期間内におけるタイミング、あるいはフレームに応じて行う。階調制御回路によって１ビットのデータに変換されたデータは、ラッチに入力され、ラッチからＤＡＴＡとしてデータスイッチ５１に入力される。
【００５８】
ＤＡＴＡが、画素をオンとすべき場合の印加電圧の選択を指示しているときには、データスイッチ５１は、ＳＥＧ専用端子とＶ５Ｖ０選択スイッチ５２とを接続させる。また、ＤＡＴＡが、画素をオフとすべき場合の印加電圧の選択を指示しているときには、データスイッチ５１は、ＳＥＧ専用端子とＶ３Ｖ２選択スイッチ５３とを接続させる。
【００５９】
Ｖ５Ｖ０選択スイッチ５２およびＶ３Ｖ２選択スイッチ５３には、極性を指示する制御信号（ＰＯＬ）が入力される。ＰＯＬが正極性駆動を指示しているときには、Ｖ５Ｖ０選択スイッチ５２は、自身に接続されているデータスイッチ５１と、電圧Ｖ５の出力部とを接続させる。この場合、オンとすべき画素を含む列のセグメント電極に電圧Ｖ５が印加される。ＰＯＬが負極性駆動を指示しているときには、Ｖ５Ｖ０選択スイッチ５２は、自身に接続されているデータスイッチ５１と、電圧Ｖ０の出力部とを接続させる。この場合、オンとすべき画素を含む列のセグメント電極に電圧Ｖ０が印加される。
【００６０】
また、ＰＯＬが正極性駆動を指示しているときには、Ｖ３Ｖ２選択スイッチ５３は、自身に接続されているデータスイッチ５１と、電圧Ｖ３の出力部とを接続させる。この場合、オフとすべき画素を含む列のセグメント電極に電圧Ｖ３が印加される。ＰＯＬが負極性駆動を指示しているときには、Ｖ３Ｖ２選択スイッチ５３は、自身に接続されているデータスイッチ５１と、電圧Ｖ２の出力部とを接続させる。この場合、オフとすべき画素を含む列のセグメント電極に電圧Ｖ２が印加される。
【００６１】
この結果、各セグメント電極にはそれぞれ、画素をオンとすべき場合の印加電圧の選択指示が入力されたか、画素をオフとすべき場合の印加電圧の選択指示が入力されたか、および、正極性駆動時か負極性駆動時かに応じた電圧（Ｖ５，Ｖ０，Ｖ３，Ｖ２のいずれか）が印加される。
【００６２】
図１３は、ＳＥＧ／ＣＯＭ兼用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図である。ＳＥＧ／ＣＯＭ兼用端子群１２には、電圧Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５が供給される。
【００６３】
この電圧Ｖ０〜Ｖ５のうち、電圧Ｖ１，Ｖ２は、ＳＥＧ／ＣＯＭ兼用端子がコモン電極用の端子として指定されるかセグメント電極用の端子として指定されるかによって、選択的に用いられる。すなわち、電圧Ｖ１は、ＳＥＧ／ＣＯＭ兼用端子がコモン電極用の端子として指定される場合に用いられ、電圧Ｖ２は、ＳＥＧ／ＣＯＭ兼用端子がセグメント電極用の端子として指定される場合に用いられる。そして、ＳＥＧ／ＣＯＭ兼用端子群１２には、電圧Ｖ１，Ｖ２のどちらかを選択するためのＶ１Ｖ２選択スイッチ６４が設けられる。
【００６４】
Ｖ１Ｖ２選択スイッチ６４は、ＳＥＧ／ＣＯＭ兼用端子をコモン電極用端子とする旨の動作指示信号が入力された場合、電圧Ｖ１の出力部を選択する。すなわち、Ｖ１Ｖ２選択スイッチ６４は、自身に接続されている第１極性切替スイッチ６２と電圧Ｖ１の出力部とを接続させて、電圧Ｖ１の出力部と、対応するＳＥＧ／ＣＯＭ兼用端子とを接続可能な状態とする。
【００６５】
また、Ｖ１Ｖ２選択スイッチ６４は、ＳＥＧ／ＣＯＭ兼用端子をセグメント電極用端子とする旨の動作指示信号が入力された場合、電圧Ｖ２の出力部を選択する。すなわち、Ｖ１Ｖ２選択スイッチ６４は、自身に接続されている第１極性切替スイッチ６２と電圧Ｖ２の出力部とを接続させて、電圧Ｖ２の出力部と、対応するＳＥＧ／ＣＯＭ兼用端子とを接続可能な状態とする。
【００６６】
同様に、電圧Ｖ０〜Ｖ５のうち、電圧Ｖ３，Ｖ４も、ＳＥＧ／ＣＯＭ兼用端子がコモン電極用の端子として指定されるかセグメント電極用の端子として指定されるかによって、選択的に用いられる。すなわち、電圧Ｖ３は、ＳＥＧ／ＣＯＭ兼用端子がセグメント電極用の端子として指定される場合に用いられ、電圧Ｖ４は、ＳＥＧ／ＣＯＭ兼用端子がコモン電極用の端子として指定される場合に用いられる。そして、ＳＥＧ／ＣＯＭ兼用端子群１２には、電圧Ｖ３，Ｖ４のどちらかを選択するためのＶ３Ｖ４選択スイッチ６５が設けられる。
【００６７】
Ｖ３Ｖ４選択スイッチ６５は、ＳＥＧ／ＣＯＭ兼用端子をコモン電極用端子とする旨の動作指示信号が入力された場合、電圧Ｖ４の出力部を選択する。すなわち、Ｖ３Ｖ４選択スイッチ６５は、自身に接続されている第１極性切替スイッチ６２と電圧Ｖ４の出力部とを接続させて、電圧Ｖ４の出力部と、対応するＳＥＧ／ＣＯＭ兼用端子とを接続可能な状態とする。
【００６８】
また、Ｖ３Ｖ４選択スイッチ６５は、ＳＥＧ／ＣＯＭ兼用端子をセグメント電極用端子とする旨の動作指示信号が入力された場合、電圧Ｖ３の出力部を選択する。すなわち、Ｖ３Ｖ４選択スイッチ６５は、自身に接続されている第１極性切替スイッチ６２と電圧Ｖ３の出力部とを接続させて、電圧Ｖ３の出力部と、対応するＳＥＧ／ＣＯＭ兼用端子とを接続可能な状態とする。
【００６９】
既に説明したように、ＳＥＧ／ＣＯＭ兼用端子は８個ずつグループ化され、ＳＥＧ専用端子群１１の両側に配置される各グループのうち、対になる二つのグループに属する各ＳＥＧ／ＣＯＭ兼用端子の設定は、全て共通になる。従って、一つのグループには８個のＳＥＧ／ＣＯＭ兼用端子が属するので、対になる二つのグループに属する１６個のＳＥＧ／ＣＯＭ兼用端子は、共通の設定になる。従って、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５は、１６個のＳＥＧ／ＣＯＭ兼用端子毎に一つずつ設ければよい。ここでは、１６個のＳＥＧ／ＣＯＭ兼用端子毎にＶ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５を一つ設けるものとして説明する。なお、８個のＳＥＧ／ＣＯＭ兼用端子毎にＶ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５を一つずつ設けてもよい。ただし、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５の数をできるだけ少なくするため、１６個のＳＥＧ／ＣＯＭ兼用端子毎にＶ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５を一つずつ設けることが好ましい。
【００７０】
Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５には、例えば、ドライバＩＣの初期化時に動作指示信号がレジスタ２１（図９参照。）または外部設定端子（図示せず。）から入力される。その後、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５を切り替える必要はない。
【００７１】
電圧Ｖ０〜Ｖ５のうち、電圧Ｖ０，Ｖ５は、ＳＥＧ／ＣＯＭ兼用端子がコモン電極用の端子として指定される場合であっても、セグメント電極用の端子として指定される場合であっても用いられる。
【００７２】
また、個々のＳＥＧ／ＣＯＭ兼用端子には、データスイッチ６１と、第１極性切替スイッチ６２と、第２極性切替スイッチ６３との組み合わせが一組ずつ設けられる。
【００７３】
ＳＥＧ／ＣＯＭ兼用端子がコモン電極に接続される端子として用いられる場合、データスイッチ６１には、コモン電極を選択するか否かを示す制御情報（ＳＥＬ）がラッチから入力される。また、ＳＥＧ／ＣＯＭ兼用端子がセグメント電極に接続される端子として用いられる場合、データスイッチ６１には、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうちどちらを選択するのかを示すデータがラッチから入力される。データスイッチ６１は、入力される制御情報（ＳＥＬ）またはデータに応じて、ＳＥＧ／ＣＯＭ兼用端子を、第１極性切替スイッチ６２または第２極性切替スイッチ６３のいずれかに接続させる。
【００７４】
第１極性切替スイッチ６２および第２極性切替スイッチ６３には、極性を指示する制御信号（ＰＯＬ）が入力される。第１極性切替スイッチ６２は、ＰＯＬが正極性駆動を指示しているのか負極性駆動を指示しているのかに応じて、データスイッチ６１を、Ｖ１Ｖ２選択スイッチ６４またはＶ３Ｖ４選択スイッチ６５のいずれかに接続させる。第２極性切替スイッチ６３は、ＰＯＬが正極性駆動を指示しているのか負極性駆動を指示しているのかに応じて、データスイッチを電圧Ｖ０の出力部または電圧Ｖ５の出力部のいずれかに接続させる。  
【００７５】
データスイッチ６１、第１極性切替スイッチ６２、第２極性切替スイッチ６３、Ｖ１Ｖ２選択スイッチ６４、およびＶ３Ｖ４選択スイッチ６５に入力されるデータや制御信号等によって、ＳＥＧ／ＣＯＭ兼用端子に接続された電極に印加される電圧が決定される。図１４は、各スイッチへの入力に応じて、ＳＥＧ／ＣＯＭ兼用端子に接続された電極に印加される電圧を示す説明図である。図１４では、セグメント電極用の端子として使用することを指示する動作指示信号を“０”としている。また、コモン電極用の端子として使用することを指示する動作指示信号を“１”としている。また、正極性駆動を指示するＰＯＬを“０”とし、負極性駆動を指示するＰＯＬを“１”としている。
【００７６】
Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５に動作信号として“０（セグメント電極用の端子とする指示）”が入力された場合について説明する。この場合、Ｖ１Ｖ２選択スイッチ６４はＶ２の出力部を選択し、Ｖ３Ｖ４選択スイッチ６５はＶ３の出力部を選択する。また、この場合、データスイッチ６１には、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうち、どちらを選択するのかを示すデータ（図１３、図１４ではＤＡＴＡと表記する。）が入力される。
【００７７】
データスイッチ６１に、ＤＡＴＡとして“０（オフとすべき場合の電圧指示）”が入力された場合、データスイッチ６１は、ＳＥＧ／ＣＯＭ兼用端子を第１極性切替スイッチ６２に接続させる。このとき、第１極性切替スイッチ６２に、ＰＯＬとして“０（正極性指示）”が入力されているとする。すると、第１極性切替スイッチ６２は、データスイッチ６１をＶ３Ｖ４選択スイッチ６５に接続させる。Ｖ３Ｖ４選択スイッチ６５は電圧Ｖ３の出力部を選択している状態であるので、この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたセグメント電極にはＶ３が印加される（図１４に示す態様１）。また、第１極性切替スイッチ６２に、ＰＯＬとして“１（負極性指示）”が入力されているとする。すると、第１極性切替スイッチ６２は、データスイッチ６１をＶ１Ｖ２選択スイッチ６４に接続させる。Ｖ１Ｖ２選択スイッチ６４は電圧Ｖ２の出力部を選択している状態であるので、この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたセグメント電極にはＶ２が印加される（図１４に示す態様３）。
【００７８】
データスイッチ６１に、ＤＡＴＡとして“１（オンとすべき場合の電圧指示）”が入力された場合、データスイッチ６１は、ＳＥＧ／ＣＯＭ兼用端子を第２極性切替スイッチ６３に接続させる。このとき、第２極性切替スイッチ６３に、ＰＯＬとして“０（正極性指示）”が入力されているとする。すると、第２極性切替スイッチ６３は、データスイッチ６１を電圧Ｖ５の出力部に接続させる。この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたセグメント電極にはＶ５が印加される（図１４に示す態様５）。また、第２極性切替スイッチ６３に、ＰＯＬとして“１（負極性指示）”が入力されているとする。すると、第２極性切替スイッチ６３は、データスイッチ６１を電圧Ｖ０の出力部に接続させる。この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたセグメント電極にはＶ０が印加される（図１４に示す態様７）。
【００７９】
次に、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５に動作信号として“１（コモン電極用の端子とする指示）”が入力された場合について説明する。この場合、Ｖ１Ｖ２選択スイッチ６４はＶ１の出力部を選択し、Ｖ３Ｖ４選択スイッチ６５はＶ４の出力部を選択する。また、この場合、データスイッチ６１には、コモン電極を選択するか否かを示す制御情報（ＳＥＬ）が入力される。ここでは、ＳＥＧ／ＣＯＭ兼用端子に接続されたコモン電極を選択しないことを指示するＳＥＬを“０”とし、ＳＥＧ／ＣＯＭ兼用端子に接続されたコモン電極の選択を指示するＳＥＬを“１”とする。
【００８０】
データスイッチ６１に、ＳＥＬとして“０（端子に接続されているコモン電極を選択しない指示）”が入力された場合、データスイッチ６１は、ＳＥＧ／ＣＯＭ兼用端子を第１極性切替スイッチ６２に接続させる。このとき、第１極性切替スイッチ６２に、ＰＯＬとして“０（正極性指示）”が入力されているとする。すると、第１極性切替スイッチ６２は、データスイッチ６１をＶ３Ｖ４選択スイッチ６５に接続させる。Ｖ３Ｖ４選択スイッチ６５は電圧Ｖ４の出力部を選択している状態であるので、この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたコモン電極にはＶ４が印加される（図１４に示す態様２）。また、第１極性切替スイッチ６２に、ＰＯＬとして“１（負極性指示）”が入力されているとする。すると、第１極性切替スイッチ６２は、データスイッチ６１をＶ１Ｖ２選択スイッチ６５に接続させる。Ｖ１Ｖ２選択スイッチは電圧Ｖ１の出力部を選択している状態であるので、この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたコモン電極にはＶ１が印加される（図１４に示す態様４）。
【００８１】
データスイッチ６１に、ＳＥＬとして“１（端子に接続されているコモン電極を選択する指示）”が入力された場合、データスイッチ６１は、ＳＥＧ／ＣＯＭ兼用端子を第２極性切替スイッチ６３に接続させる。このとき、このとき、第２極性切替スイッチ６３に、ＰＯＬとして“０（正極性指示）”が入力されているとする。すると、第２極性切替スイッチ６３は、データスイッチ６１を電圧Ｖ０の出力部に接続させる。この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたコモン電極には、Ｖ０が印加される（図１４に示す態様６）。また、第２極性切替スイッチ６３に、ＰＯＬとして“１（負極性指示）”が入力されているとする。すると、第２極性切替スイッチ６３は、データスイッチ６１を電圧Ｖ５の出力部に接続させる。この結果、ＳＥＧ／ＣＯＭ兼用端子に接続されたコモン電極には、Ｖ５が印加される（図１４に示す態様８）。
【００８２】
次に、ドライバＩＣ全体の構成について説明する。ここでは、説明を簡単にするため、まず、内蔵メモリが２値画像の表示データを記憶する場合を例にして説明する。図１５は、ドライバＩＣの構成例を示すブロック図である。ドライバＩＣは、図１で示したＳＥＧ専用端子群１１、ＳＥＧ／ＣＯＭ兼用端子群１２、ＣＯＭ専用端子群１３の他に、アナログスイッチ群７１と、アナログスイッチ群７２と、アナログスイッチ群７３と、ラッチ７５と、マルチプレクサ７６と、ラインバッファ７８と、第１ＣＯＭバッファ８１と、第２ＣＯＭバッファ８２と、内蔵メモリ８３とを備える。また、図１５では、図示を省略しているが、ＰＯＬ、ラッチ信号、ライト信号等の制御信号を出力する制御部を備える。また、動作指示信号の送信元（例えば、図９に示したレジスタ２１）についても図１５では、図示を省略している。
【００８３】
なお、Ｖ０Ｖ５選択スイッチ４２、Ｖ４Ｖ１選択スイッチ４３、および個々のＣＯＭ専用端子毎に設けられる選択／非選択切替スイッチ４１（図１１参照。）が、アナログスイッチ群７１に相当する。また、Ｖ１Ｖ２選択スイッチ６４、Ｖ３Ｖ４選択スイッチ６５、および個々のＳＥＧ／ＣＯＭ兼用端子毎に設けられるデータスイッチ６１、第１極性切替スイッチ６２、第２極性切替スイッチ６３（図１３参照。）が、アナログスイッチ群７２に相当する。また、Ｖ５Ｖ０選択スイッチ５２、Ｖ３Ｖ２選択スイッチ５３、および個々のＳＥＧ専用端子毎に設けられるデータスイッチ５１（図１２参照。）が、アナログスイッチ群７３に相当する。
【００８４】
ラインバッファ７８は、ＳＥＧ専用端子群１１に属する端子および、ＳＥＧ専用端子群１１の両側に配置された各ＳＥＧ／ＣＯＭ兼用端子群１２に属する端子の総数（この総数をＱ個とする。）分のビット数のレジスタによって実現される。ラインバッファ７８がＱビット分のレジスタを含んでいれば、ＳＥＧ／ＣＯＭ兼用端子群１２に属する全ての端子がセグメント電極用の端子として設定された場合であっても、ラインバッファ７８は１ライン分の表示データを格納することができる。
【００８５】
また、既に説明したように、内蔵メモリ８３から１ライン分の表示データを読み出す場合、１ライン分の表示データを一度に読み出すのではなく、８×ｎビット毎に読み出しを行う。本例では、２値画像の表示データを読み出すので、８ビット毎に読み出しを行う。ラインバッファ７８と制御部（図示せず。）とは、Ｑ／８本の専用ライト信号の信号配線で接続される。例えば、ＳＥＧ専用端子群１１に属する端子が９６個であり、ＳＥＧ専用端子群１１の両側に配置された各ＳＥＧ／ＣＯＭ兼用端子群がそれぞれ６４個の端子を含んでいる場合、Ｑ＝９６＋６４×２＝２２４個となる。よって、専用ライト信号の信号配線の本数は、２２４／８＝２８本となる。
【００８６】
制御部からどの信号配線を介して専用ライト信号が送信されたかによって、内蔵メモリから読み出す８ビットの表示データがラインバッファ７８のどの領域に格納されるのかが決定される。制御部は、内蔵メモリ８３の読み出しに同期して、ラインバッファ７８に８ビット分のデータずつ書き込むように、その書き込み領域に応じた信号配線を介して専用ライト信号を送信する。また、内蔵メモリ８３からの表示データの読み出しおよびラインバッファ７８への表示データの格納は、制御部が行う。
【００８７】
図１６は、ラインバッファ７８への表示データの格納を示す説明図である。に対応するビットに表示データを格納する際に、例えば、図１６における左側の端子（セグメント電極用の端子）のグループから順に格納していくとする。この場合、制御部（図示せず。）は、図１６に示すビットのグループ“Ｎｏ．１”に応じた配線信号を介して専用ライト信号を送信し、内蔵メモリ８３から読み出した表示データを“Ｎｏ．１”のグループに対して書き込む。次に、図１６に示すビットのグループ“Ｎｏ．２”に応じた配線信号を介して専用ライト信号を送信し、“Ｎｏ．２”のグループに表示データを書き込む。同様の動作を繰り返し、選択期間内に１ライン分のデータをラインバッファに書き込む。
【００８８】
第１ＣＯＭバッファ８１は、ＣＯＭ専用端子群１３に属する端子分のビット数のレジスタによって実現される。第１ＣＯＭバッファ８１に含まれる個々のビットは、それぞれＣＯＭ専用端子に対応する。そして、第１ＣＯＭバッファ８１に含まれる個々のビットには、対応するコモン電極を選択するか否かを示す制御情報（ＳＥＬ）が格納される。
【００８９】
第２ＣＯＭバッファ８２は、ＳＥＧ／ＣＯＭ兼用端子群１２に属する端子分のビット数のレジスタによって実現される。第２ＣＯＭバッファ８２が、ＳＥＧ／ＣＯＭ兼用端子群１２に属する端子分のビット数のレジスタを含んでいれば、ＳＥＧ／ＣＯＭ兼用端子群１２に属する全ての端子がコモン電極用の端子として設定された場合であっても、全コモン電極それぞれについて、選択するか否かを示す制御情報を第１ＣＯＭバッファ８１および第２ＣＯＭバッファ８２に格納することができる。
【００９０】
なお、第１ＣＯＭバッファ８１および第２ＣＯＭバッファを実現するためのレジスタは、シフトレジスタでもよいし、汎用レジスタでもよい。
【００９１】
ドライバＩＣは、ＳＥＧ／ＣＯＭ兼用端子群１２に属する端子数と同数のマルチプレクサ７６を備える。各マルチプレクサ７６は、各ＳＥＧ／ＣＯＭ兼用端子と一対一に対応する。そして、各マルチプレクサ７６には、対応する各ＳＥＧ／ＣＯＭ兼用端子のデータとして第２ＣＯＭバッファ８２およびラインバッファ７８からそれぞれ１ビットのデータが入力される。マルチプレクサ７６は、入力された２種類のデータのうち、一方のみを選択して出力するセレクタとして機能する。マルチプレクサ７６に対して、対応するＳＥＧ／ＣＯＭ兼用端子をセグメント電極用の端子とする旨の動作指示信号（ＳＥＬ＿ＳＥＧ）が入力された場合、そのマルチプレクサ７６は、ラインバッファ７８からのデータを選択してラッチに出力する。また、マルチプレクサ７６に対して、対応するＳＥＧ／ＣＯＭ兼用端子をコモン電極用の端子とする旨の動作指示信号（ＳＥＬ＿ＳＥＧ）が入力された場合、そのマルチプレクサ７６は、第２コモンバッファ８２からのデータを選択してラッチに出力する。
【００９２】
なお、マルチプレクサ７６は、対応するＳＥＧ／ＣＯＭ兼用端子と同様にグループ化される。そして、対応するＳＥＧ／ＣＯＭ兼用端子のグループに応じたマルチプレクサ７６のグループに対して、そのＳＥＧ／ＣＯＭ兼用端子のグループへの動作指示信号を送るビット領域２２（図９参照。）と同じビット領域から動作指示信号が送られる。例えば、図９に示す第８グループおよび第９グループのＳＥＧ／ＣＯＭ兼用端子に対応するマルチプレクサ７６のグループに対しては、図９に示す第８グループおよび第９グループに対して動作指示信号を送っている８番目のビット領域から動作指示信号を送る。なお、マルチプレクサ７６に対して、外部設定端子（図示せず。）を介して外部から動作指示信号を送信する場合も同様である。
【００９３】
動作指示信号を各マルチプレクサ７６に送信して各マルチプレクサ７６の設定を行う動作は、ドライバＩＣの初期化時に行えばよく、その後、設定を変更する必要はない。
【００９４】
ラインバッファ７８、第１ＣＯＭバッファ８１および第２ＣＯＭバッファ８２に格納された情報（表示データやＳＥＬ）は、選択期間終了時にラッチ７５に送られる。そして、ラインバッファ７８、第１ＣＯＭバッファ８１および第２ＣＯＭバッファ８２に格納された情報は、更新される。
【００９５】
また、ラインバッファ７８に格納された表示データのうち、ＳＥＧ専用端子に対応する表示データは、ラッチ７５に含まれるラッチ７５ｃに送られる。ラッチ７５ｃは、ＳＥＧ専用端子と同数のビット数の記憶領域を有する。制御部からラッチ７５にラッチ信号が送信されると、ラッチ７５ｃは、各ＳＥＧ専用端子に対応する表示データを、アナログスイッチ群７３内のデータスイッチ５１（図１２参照。）に出力する。また、制御部は、ラッチ７５からのデータ出力に同期させて、ＰＯＬを出力する。この結果、アナログスイッチ群７３内の各スイッチの設定が行われ、個々のＳＥＧ専用端子に対して、表示データおよびＰＯＬに応じた電圧が出力される。
【００９６】
ラインバッファ７８に格納された表示データであって、セグメント電極用の端子に設定された各ＳＥＧ／ＣＯＭ兼用端子に対応する表示データは、その各ＳＥＧ／ＣＯＭ兼用端子に応じた各マルチプレクサ７６に送られる。この各マルチプレクサ７６には、ドライバＩＣの初期化時に、対応するＳＥＧ／ＣＯＭ兼用端子をセグメント電極用の端子とする旨の動作指示信号が入力されている。従って、上記の各マルチプレクサ７６には、第２ＣＯＭバッファ８２からもデータが入力されるが、ラインバッファ７８から入力された表示データのみをラッチ７５ｂに出力する。ラッチ７５ｂは、各ＳＥＧ／ＣＯＭ兼用端子と同数のビット数の記憶領域を有する。上記の各マルチプレクサ７６は、ラインバッファ７８から入力された表示データを、ラッチ７５ｂ内の対応するビットに出力する。制御部からラッチ７５にラッチ信号が送信されると、ラッチ７５ｂは、このビットに格納されたデータを、アナログスイッチ群７２内の対応するデータスイッチ６１（図１３参照。）に出力する。また、制御部は、ラッチ７５からのデータ出力に同期させて、ＰＯＬを出力する。そして、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５には、予め動作指示信号（ＳＥＬ＿ＳＥＧ）が入力されている。この結果、アナログスイッチ群７３内の各スイッチの設定が行われ、セグメント電極用の端子に設定された各ＳＥＧ／ＣＯＭ兼用端子に対して、表示データおよびＰＯＬに応じた電圧が出力される。
【００９７】
第２ＣＯＭバッファ８２に格納された制御情報（ＳＥＬ）であって、コモン電極用の端子に設定された各ＳＥＧ／ＣＯＭ兼用端子に対応するＳＥＬは、その各ＳＥＧ／ＣＯＭ兼用端子に応じた各マルチプレクサ７６に送られる。この各マルチプレクサ７６には、ドライバＩＣの初期化時に、対応するＳＥＧ／ＣＯＭ兼用端子をコモン電極用の端子とする旨の動作指示信号が入力されている。従って、上記の各マルチプレクサ７６には、ラインバッファ７８からもデータが入力されるが、第２ＣＯＭバッファ８２から入力された表示データのみをラッチ７５ｂに出力する。上記の各マルチプレクサ７６は、第２ＣＯＭバッファ８２から入力されたＳＥＬを、ラッチ７５ｂ内の対応するビットに出力する。制御部からラッチ７５にラッチ信号が送信されると、ラッチ７５ｂは、このビットに格納されたＳＥＬを、アナログスイッチ群７２内の対応するデータスイッチ６１（図１３参照。）に出力する。また、制御部は、ラッチ７５からのデータ出力に同期させて、ＰＯＬを出力する。そして、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５には、予め動作指示信号が入力されている。この結果、アナログスイッチ群７３内の各スイッチの設定が行われ、コモン電極用の端子に設定された各ＳＥＧ／ＣＯＭ兼用端子に対して、ＳＥＬおよびＰＯＬに応じた電圧が出力される。
【００９８】
また、第１ＣＯＭバッファ８１に格納されたＳＥＬは、ラッチ７５に含まれるラッチ７５ａに送られる。ラッチ７５ａは、ＣＯＭ専用端子と同数のビット数の記憶領域を有する。制御部からラッチ７５にラッチ信号が送信されると、ラッチ７５ａは、各ＣＯＭ専用端子に対応するＳＥＬを、アナログスイッチ群７１内の選択／非選択切替スイッチ４１（図１１参照。）に出力する。また、制御部は、ラッチ７５からのデータ出力に同期させて、ＰＯＬを出力する。この結果、アナログスイッチ群７１内の各スイッチの設定が行われ、個々のＣＯＭ専用端子に対して、ＳＥＬおよびＰＯＬに応じた電圧が出力される。
【００９９】
次に、内蔵メモリがグレースケールの表示データを記憶する場合を例にして説明する。グレースケールで画像を表示する方法として、例えば、ＦＲＣ（Frame Rate Control）やＰＷＭ（Pulse Width Modulation）がある。
【０１００】
図１７は、ＦＲＣを採用する場合のドライバＩＣの構成例を示すブロック図である。図１５に示す構成部と同様の構成部については、同一の符号を付し、説明を省略する。ＦＲＣを採用する場合のドライバＩＣは、階調制御回路９１を備える点で、図１５に示すドライバＩＣと異なる。
【０１０１】
図１７に示す内蔵メモリ８３は、１画素当たりｎビットの表示データを記憶する。階調制御回路９１は、制御部（図示せず。）からの命令に応じて、内蔵メモリ８３からの表示データを８×ｎビット毎に格納する。ＦＲＣでは、選択期間中では、セグメント電極への印加電圧を変化させない。ＦＲＣにおけるセグメント電極への印加電圧の変更は、フレーム期間の開始時に行われる。階調制御回路９１は、フレーム期間毎に、個々の画素について、オンとするための電圧をセグメント電極に印加するのか、オフとするための電圧をセグメント電極に印加するのかを決定する。オンとするための電圧を印加するのか、オフとするための電圧を印加するのかという情報は、“０”または“１”で表すことができる。すなわち、一つのフレーム期間に着目した場合、一つの画素のデータ量は、ｎビットから１ビットに減少させることができる。階調制御回路９１は、表示データに含まれる各画素のデータをｎビットから１ビットに変換する処理を行う。そして、変換後のデータを記憶する。ただし、同一の画素であっても、フレーム期間によって、“０”と“１”のどちらに変換されるのか異なる。
【０１０２】
ラインバッファ７８は、図１５に示す場合と同様に、Ｑ個のビットのレジスタによって実現される。そして、階調制御回路９１によって変換された１ライン分の表示データを格納する。階調制御回路９１が記憶する変換後のデータをラインバッファ７８に格納させる動作は、図１５に示す構成において、内蔵メモリ８３が記憶する１ライン分のデータをラインバッファ７８に格納させる動作と同様である。
【０１０３】
他の動作に関しては、図１５に示す構成の場合と同様であるので、説明を省略する。
【０１０４】
図１８は、ＰＷＭを採用する場合のドライバＩＣの構成例を示すブロック図である。図１５に示す構成部と同様の構成部については、同一の符号を付し、説明を省略する。ＰＷＭを採用する場合のドライバＩＣは、階調制御回路９３を備える点で、図１５に示すドライバＩＣと異なる。また、図１８に示す階調制御回路９３は、図１７に示す階調制御回路９１とは異なる処理を行う。
【０１０５】
図１８に示す内蔵メモリ８３は、１画素当たりｎビットの表示データを記憶する。また、図１８に示すラインバッファ７８は、図１５に示す構成の場合とは異なり、Ｑ×ｎビットのレジスタによって実現される。内蔵メモリ８３から１ライン分の表示データを読み出す場合、８×ｎビット毎に読み出す。そして、その８×ｎビットのデータは、専用ライト信号によって指定されるラインバッファ７８内の領域に格納される。一回のデータ読み出しおよびラインバッファへの格納におけるデータ量は、図１５に示す場合と異なるが、ラインバッファ７８への表示データ格納に関するその他の点は、図１５で説明した動作と同様である。
【０１０６】
階調制御回路９３は、ラインバッファ７８に記憶された１ライン分の表示データを読み込む。ＰＷＭでは、セグメント電極に対する印加電圧の変更は、選択期間の開始時だけでなく、選択期間の途中においても行われる。１画素の表示データがｎビットで表される場合、例えば、選択期間をｎ等分した期間毎にセグメント電極への印加電圧は変更され得る。階調制御回路９３は、選択期間開始時に、１ラインに含まれる各画素の最上位のビットのデータを、その各画素に対応する各マルチプレクサ７６およびラッチ７５ｃに出力する。１ビットのデータを階調制御回路９３から受信したマルチプレクサ７６の動作は、図１５を用いて説明した場合と同様である。以降、一本のコモン電極の選択期間中、階調制御回路９３は、選択期間の１／ｎの期間が経過する毎に、１ラインに含まれる各画素の１ビットのデータを上位ビットから順番に、各画素に対応する各マルチプレクサ７６およびラッチ７５ｃに出力する。マルチプレクサ７６は、階調制御回路７６から入力された１ビットのデータをラッチ７５ｂに出力する。
【０１０７】
また、制御部（図示せず。）は、ラッチ７５ｂ，７５ｃに対しては、選択期間をｎ等分した期間毎にラッチ信号を出力する。この結果、ラッチ７５ｂ，７５ｃは、選択期間をｎ等分した期間毎に１ビットの表示データ（“０”または“１”）を出力する。なお、制御部は、ラッチ７５ａに対しては選択期間の開始時にラッチ信号を出力すればよい。
【０１０８】
他の動作に関しては、図１５に示す構成の場合と同様である。このような動作により、選択期間の途中でセグメント電極への印加電圧が表示データに応じて変更され、ＰＷＭによる表示データのグレースケール表示が行われる。
【０１０９】
本発明のドライバＩＣは、ＳＥＧ専用端子群およびＣＯＭ専用端子群だけでなく、ＳＥＧ／ＣＯＭ兼用端子群を備える。従って、ＳＥＧ／ＣＯＭ兼用端子群に含まれる端子をセグメント電極用端子に設定するのか、コモン電極用端子に設定するのかによって、様々な解像度の液晶表示装置に適用可能となる。
【０１１０】
例えば、図１９は、本発明のドライバＩＣが適用可能な液晶表示装置の例を示す説明図である。ドライバＩＣは、ＳＥＧ専用端子群１１として９６個の端子を有し、ＳＥＧ／ＣＯＭ兼用端子群１２として合計１２８個（６４×２個）の端子を有し、ＣＯＭ専用端子群１３として合計３２個（１６×２個）の端子を有しているとする。１２８個のＳＥＧ／ＣＯＭ兼用端子を全てコモン電極用の端子に設定した場合、図１９（ａ）に示すように、解像度９６×１６０のＳＴＮ液晶を用いた液晶表示装置に対してドライバＩＣを適用することができる。また、１２８個のＳＥＧ／ＣＯＭ兼用端子を全てセグメント電極用の端子に設定した場合、図１９（ｂ）に示すように、解像度２２４×３２のＳＴＮ液晶を用いた液晶表示装置に対してドライバＩＣを適用することができる。また、１２８個のＳＥＧ／ＣＯＭ兼用端子の一部をセグメント電極用端子に設定し、残りをコモン電極用端子に設定することで、例えば、解像度１２８×１２８の液晶表示装置にもドライバＩＣを適用することができる。このように、本発明のドライバＩＣは、様々な解像度の液晶表示装置に適用することができる。また、その結果、各種解像度の液晶表示装置毎にドライバＩＣを開発する必要がなくなり、ドライバＩＣの評価やソフトウェア開発等のドライバＩＣ開発に要するコストを削減することができる。
【０１１１】
本発明のドライバＩＣは、様々な解像度の液晶表示装置に適用することができるため、生産数を増加させることができる。
【０１１２】
また、本発明では、ＳＥＧ／ＣＯＭ兼用端子と、コモン電極用端子とするかセグメント電極用端子とするかの設定は、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５（図１３参照。）に対して動作指示信号を送信することによって行う。そして、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５は、例えば１６個からなるＳＥＧ／ＣＯＭ兼用端子の組毎に一つずつ設ければよいので、スイッチ数が著しく増加させなくてもよい。
【０１１３】
なお、特許請求の範囲に記載された信号電極専用端子は、ＳＥＧ専用端子によって実現される。走査電極専用端子は、ＣＯＭ専用端子によって実現される。兼用端子は、ＳＥＧ／ＣＯＭ兼用端子によって実現される。電圧選択スイッチは、Ｖ１Ｖ２選択スイッチ６４およびＶ３Ｖ４選択スイッチ６５によって実現される。
【産業上の利用可能性】
【０１１４】
本発明は、液晶表示装置を駆動する１チップのドライバＩＣに適用可能である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の液晶表示装置用ドライバＩＣの出力端子の配置例を示す説明図。
【図２】ＣＯＭ専用端子群をＳＥＧ専用端子群および各ＳＥＧ／ＣＯＭ兼用端子群とは異なる辺に配置した場合の例を示す説明図。
【図３】ＳＥＧ専用端子群および各ＳＥＧ／ＣＯＭ兼用端子群を同一の辺に配置する理由を示す説明図。
【図４】ＳＥＧ／ＣＯＭ兼用端子のグループ同士の間隔を示す説明図。
【図５】ＩＡＰＴにおいて使用される各電圧レベルがどの電極に対して印加されるのかを示す説明図。
【図６】内蔵メモリの構成を示す説明図。
【図７】各ラインの表示データを読み出すタイミングを示す説明図。
【図８】１ライン当たりのメモリ読み出し回数および最大メモリサイクルの具体例を示す説明図。
【図９】各ＳＥＧ／ＣＯＭ兼用端子の設定態様の一例を示す説明図。
【図１０】ＳＥＧ専用端子群に近い位置に配置されたグループ同士から順番に各グループを対にする理由を示す説明図。
【図１１】ＣＯＭ専用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図。
【図１２】ＳＥＧ専用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図。
【図１３】ＳＥＧ／ＣＯＭ兼用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図。
【図１４】各スイッチへの入力に応じてＳＥＧ／ＣＯＭ兼用端子に接続された電極に印加される電圧を示す説明図。
【図１５】ドライバＩＣの構成例を示すブロック図。
【図１６】ラインバッファ７８への表示データの格納を示す説明図。
【図１７】ＦＲＣを採用する場合のドライバＩＣの構成例を示すブロック図。
【図１８】ＰＷＭを採用する場合のドライバＩＣの構成例を示すブロック図。
【図１９】本発明のドライバＩＣが適用可能な液晶表示装置の例を示す説明図。
【図２０】ＩＡＰＴにおける駆動波形の例を示す説明図。
【図２１】従来の液晶表示装置用ドライバＩＣにおける解像度の制限を示す説明図。
【符号の説明】
【０１１６】
１  チップ
１１  ＳＥＧ専用端子群
１２  ＳＥＧ／ＣＯＭ兼用端子群
１３  ＣＯＭ専用端子群
７１〜７３  アナログスイッチ群
７５  ラッチ
７６  マルチプレクサ
７８  ラインバッファ
８１  第１ＣＯＭバッファ
８２  第２ＣＯＭバッファ
８３  内蔵メモリ
【図１】
2007094318.tif 000003
【図２】
2007094318.tif 000004
【図３】
2007094318.tif 000005
【図４】
2007094318.tif 000006
【図５】
2007094318.tif 000007
【図６】
2007094318.tif 000008
【図７】
2007094318.tif 000009
【図８】
2007094318.tif 000010
【図９】
2007094318.tif 000011
【図１０】
2007094318.tif 000012
【図１１】
2007094318.tif 000013
【図１２】
2007094318.tif 000014
【図１３】
2007094318.tif 000015
【図１４】
2007094318.tif 000016
【図１５】
2007094318.tif 000017
【図１６】
2007094318.tif 000018
【図１７】
2007094318.tif 000019
【図１８】
2007094318.tif 000020
【図１９】
2007094318.tif 000021
【図２０】
2007094318.tif 000022
【図２１】
2007094318.tif 000023