(57)【要約】【課題】  任意のパスについてパスディレイ測定テストを実施できる集積回路を提供する。【解決手段】  複数のフリップフロップが繋がったスキャンチェーンを備え、スキャンテストが可能な集積回路であって、上記スキャンチェーンには、その出力端子がスキャンチェーン内の他のフリップフロップおよびスキャンチェーン以外の回路に接続されたスキャンフリップフロップと、その出力端子がスキャンチェーン内の他のフリップフロップにのみ接続されたダミーフリップフロップとが含まれている。【選択図】  図１
2007033267.tif 000002
【特許請求の範囲】
【請求項１】
複数のフリップフロップが互いに接続されたスキャンチェーンを備え、スキャンテストが可能な集積回路であって、
上記スキャンチェーンには、その出力端子がスキャンチェーン内の他のフリップフロップおよびスキャンチェーン以外の回路に接続されたスキャンフリップフロップと、その出力端子がスキャンチェーン内の他のフリップフロップにのみ接続されたダミーフリップフロップとが含まれていることを特徴とする集積回路。
【請求項２】
上記ダミーフリップフロップの両側にはスキャンフリップフロップが接続されていることを特徴とする請求項１記載の集積回路。
【請求項３】
上記ダミーフリップフロップとスキャンフリップフロップとが交互に接続されていることを特徴とする請求項２記載の集積回路。
【請求項４】
上記スキャンフリップフロップには、その出力がスキャンテストに関係する回路とは接続しないダミー的なスキャンフリップが含まれ、このダミー的なスキャンフリップが、スキャンテストの実施要件に基づいて、所定のスキャンフリップフロップ間に繋ぎ替えられていることを特徴とする請求項１記載の集積回路。
【請求項５】
所定のスキャンフリップフロップ間にインバータが接続されていることを特徴とする請求項１記載の集積回路。
【請求項６】
集積回路にスキャンチェーンを設けるときのスキャンチェーンの設計方法であって、
上記集積回路を、フリップフロップと組み合わせ回路とに分け、フリップフロップをスキャンフリップフロップに置き換える工程と、
隣接するスキャンフリップフロップ間全てにダミーフリップフロップを挿入する工程と、
スキャンテストの実施要件に基づいて不要なダミーフリップフップを算出する工程と、
不要なダミーフリップフロップを削除する工程と、を含んでいることを特徴とするスキャンチェーンの設計方法。
【請求項７】
不要なダミーフリップフロップを算出する工程では、
その出力がスキャンテストに関係する回路とは接続しないダミー的なスキャンフリップを求め、所定のダミーフリップフロップをこのダミー的なスキャンフリップフロップに置き換えることで該所定のダミーフリップフロップを不要とすることを特徴とする請求項６記載のスキャンチェーンの設計方法。
【請求項８】
不要なダミーフリップフロップを算出する工程では、
所定のダミーフリップフロップをインバータで置き換えることで該所定のダミーフリップフロップを不要とすることを特徴とする請求項６記載のスキャンチェーンの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャンチェーンを含む集積回路の設計およびスキャンテストに関するものである。
【背景技術】
【０００２】
集積回路はその製造段階で様々なテストが実施されてその品質が保証されている。例えばパスディレイ測定テストでは、特定パス（信号が伝搬する経路）内を信号が遷移・伝搬する際の時間（パス遅延時間）が計測される。このパスディレイ測定テストをクリティカルパス（要測定パス）に適用することで動作周波数性能を保証することが可能となる。
【０００３】
さて、パスディレイ測定テスト等の各種テストを容易に行うための手法としてスキャン設計が提案されている。スキャン設計とは、集積回路をフリップフロップとゲート素子から構成される組み合わせ回路とに分け、各フリップフロップをスキャンフリップフロップで置き換えるとともにそれらをシリアルに接続し、スキャンチェーンとするものである。スキャン設計では、各スキャンフリップフロップの出力は（ＬＳＩを構成する）組み合わせ回路に接続される。したがって、各スキャンフリップフロップは、スキャンチェーン内の他のフリップフロップおよび組み合わせ回路の双方に接続されることになる。
【０００４】
図２６は、パスディレイ測定テストの原理を示す。同図におけるクリティカルパスは入力端子Ｂから出力端子Ｏまでのパスである。この入力端子Ｂから出力端子Ｏまでのパスディレイを測定するには、入力端子Ｂの信号を「Ｈ」→「Ｌ」に変化させた時、この信号遷移が出力端子Ｏまで伝搬して、出力端子Ｏの信号が「Ｈ」→「Ｌ」に変化するまでの遅延時間（パス遅延時間）を測定すればよい。ただ、この測定を実現するためには、入力端子Ａ，Ｃ，Ｄを全て「Ｈ」に固定しておく必要があり、これを「パスの活性化条件」という。なお、入力端子Ｂにおいて「Ｈ」→「Ｌ」と変化する信号を「遷移入力信号」という。
【０００５】
図２７は、入力側をスキャンチェーンにした場合の（スキャン設計における）パスディレイ測定テストの原理を示す。同図においては、スキャンフリップフロップＳｆｆ１の出力端とスキャンフリップフロップＳｆｆ２の入力端、スキャンフリップフロップＳｆｆ２の出力端とスキャンフリップフロップＳｆｆ３の入力端およびスキャンフリップフロップＳｆｆ３の出力端とスキャンフリップフロップＳｆｆ４の入力端が互いに接続され、スキャンチェーンを形成する。一方、組み合わせ回路は、４入力（第１〜４入力）のＡＮＤ回路６１５ｂと、４つのインバータが縦統接続されたインバータ回路６１５ａとを備え、ＡＮＤ回路６１５ｂの第３の入力とインバータ回路６１５ａの出力が接続された構成である。ここで、スキャンフリップフロップＳｆｆ１の入力がスキャン信号の入力端（ＳＣＡＮ−ＩＮ）に接続され、スキャンフリップフロップＳｆｆ１の出力がＡＮＤ回路６１５ｂの第１の入力に接続され、スキャンフリップフロップＳｆｆ２の出力がＡＮＤ回路６１５ｂの第２の入力に接続され、スキャンフリップフロップＳｆｆ３の出力がインバータ回路６１５ａの入力に接続され、スキャンフリップフロップＳｆｆ４の出力がＡＮＤ回路６１５ｂの第４の入力に接続されている。
【０００６】
同図におけるクリティカルパスは、スキャンフリップフロップＳｆｆ３からＡＮＤ回路６１５ｂの出力ＯＵＴまでのパスであり、その活性化条件は、Ｓｆｆ１、Ｓｆｆ２およびＳｆｆ４の出力を「Ｈ」で固定することである。ところが、スキャンフリップフロップＳｆｆ１〜Ｓｆｆ４はスキャンチェーンを形成しているため、１つのスキャンフリップフロップの状態を反転させると、次のサイクルで隣接するスキャンフリップフロップの状態が反転する。すなわち、図２７の回路ではスキャンフリップフロップＳｆｆ１、Ｓｆｆ２およびＳｆｆ４を「Ｈ」に固定したままで、スキャンフリップフロップＳｆｆ３の信号のみ「Ｈ」→「Ｌ」と遷移させることはできない。これを図２８に説明する。遷移入力信号として、ｔ９でスキャンフリップフロップＳｆｆ３の信号を「Ｈ」→「Ｌ」と遷移させようとしても、該ｔ９でのスキャンフリップフロップＳｆｆ２の信号が「Ｌ」であるため、活性化条件が満たしえないのである。これにより、スキャンフリップフロップＳｆｆ３の遷移入力信号がＡＮＤ回路６１５ｂの出力（ＯＵＴ）に表れず、パスディレイ測定テストの実行は不可能となる。
【０００７】
このように、スキャン設計された集積回路のパスディレイ測定テストでは、クリティカルパスによっては活性化条件を維持しながら遷移入力信号を生成することができないという問題がある。つまり、スキャンチェーンの設計にあたり、任意のパスについて活性化条件を維持しながら遷移入力信号を生成することが求められるのである。
【０００８】
この問題に関する公知文献として下記の特許文献１〜４を挙げることができる。例えば特許文献１には、活性化条件を「Ｈ」と「Ｌ」に分類し、スキャンチェーンの接続順番を変えて活性化条件「Ｈ」ばかりを接続するとともに活性化条件「Ｌ」ばかりを接続した構成が開示されている。
【０００９】
また、特許文献２には、スキャンフリップフロップに信号を追加するとともに信号を反転する機能を付加することで、シフト動作により活性化条件を設定した後に、特定のスキャンフリップフロップの信号のみ反転させて遷移入力信号を生成する構成が開示されている。
【特許文献１】特開２０００−２２１２４５号公報（公開日：２００００年８月１１日）
【特許文献２】特開２００１−４７１０号公報（公開日：２００１年１月１２日）
【特許文献３】特開２００４−２７９２６６公報（公開日：２００４年１０月７日）
【特許文献４】特開２００２−７１７６１公報（公開日：２００２年３月１２日）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１では、指定した少数のパスに関しては活性化が可能となるが、残る多くのパスに関しては活性化が保証できない。また、特許文献２では、遷移入力信号を生成するためにスキャンフリップフロップを特殊な構造のものに置き換える必要があり、また、このスキャンフリップフロップの特定の１つに対して信号反転用の信号を入力できるような構成を別途設けなければならない。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的は、スキャンチェーンを備えた集積回路において、自由度の高いスキャンテストを可能とする点にある。
【課題を解決するための手段】
【００１２】
本発明の集積回路は、上記課題を解決するために、複数のフリップフロップが繋がったスキャンチェーンを備え、スキャンテストが可能な集積回路であって、上記スキャンチェーンには、その出力端子がスキャンチェーン内の他のフリップフロップおよびスキャンチェーン以外の回路に接続されたスキャンフリップフロップと、その出力端子がスキャンチェーン内の他のフリップフロップにのみ接続されたダミーフリップフロップとが含まれていることを特徴とする。
【００１３】
本発明は、スキャンチェーンにダミーフリップフロップを挿入するものである。その挿入位置は、例えばスキャンテストの実施要件に基づいて決定される。したがって、スキャンテストとしてパスディレイ測定テストを実施するのであれば、予め決定した所望のパス（クリティカルパス）に対して活性化条件を維持しつつ遷移入力信号を生成する（スキャンテスト要件を実現する）ことができる。これにより、自由度の高いスキャンテストが実現可能となる。
【００１４】
本集積回路においては、上記ダミーフリップフロップの両側にはスキャンフリップフロップが接続されている構成とすることもできる。
【００１５】
本集積回路においては、上記ダミーフリップフロップとスキャンフリップフロップとが交互に接続されている構成とすることもできる。これにより、例えば、上記パスディレイ測定テストを実施する場合には、全てのパスに対して活性化条件を維持しつつ遷移入力信号を生成することが可能になり、極めて自由の高いパスディレイ測定テストを実現することができる。
【００１６】
本集積回路においては、上記スキャンフリップフロップには、その出力がスキャンテストに関係する回路とは接続しないダミー的なスキャンフリップが含まれ、このダミー的なスキャンフリップが、スキャンテストの実施要件に基づいて所定のスキャンフリップフロップ間に繋ぎ変えられている構成とすることもできる。上記構成よれば、上記効果を変えることなく、新たに導入すべきダミーフリップフロップの数を減らすことができる。
【００１７】
本集積回路においては、所定のスキャンフリップフロップ同士がインバータを介して接続されている構成とすることもできる。上記構成よれば、上記効果を変えることなく、新たに導入すべきダミーフリップフロップの数を減らすことができる。
【００１８】
本発明のスキャンチェーンの設計方法は、集積回路にスキャンチェーンを設けるときのスキャンチェーンの設計方法であって、集積回路を、フリップフロップと組み合わせ回路とに分け、フリップフロップをスキャンフリップフロップに置き換える工程と、隣接するスキャンフリップフロップ間全てにダミーフリップフロップを挿入する工程と、指定されたパスのテスト実施要件に基づいて不要なダミーフリップフップを算出する工程と、不要なダミーフリップフロップを削除する工程と、を含んでいることを特徴とする。
【００１９】
ここで、不要なダミーフリップフロップを算出する工程では、その出力がスキャンテストに関係する回路とは接続しないダミー的なスキャンフリップを求め、所定のダミーフリップフロップをこのダミー的なスキャンフリップフロップに置き換えることが好ましい。これにより、ダミーフリップフロップを最大限削除することができる。
【００２０】
また、不要なダミーフリップフロップを算出する工程では、スキャンテストの実施要件に基づいて、所定のダミーフリップフロップをインバータで置き換えることが好ましい。これにより、ダミーフリップフロップを最大限削除することができる。
【００２１】
このようにして、各ダミーフリップフロップをダミー的なスキャンフリップフロップあるいはインバータで置き換えることで、全てのダミーフリップフロップを削除できる場合もありうる。
【発明の効果】
【００２２】
以上のように、本発明はスキャンチェーンにダミーフリップフロップを挿入するものである。これにより、スキャンテストとしてパスディレイ測定テストを実施するのであれば、予め決定された所望のパス（クリティカルパス）に対して活性化条件を維持しつつ遷移入力信号を生成する（スキャンテスト要件を実現する）ことができる。すなわち、自由度の高いスキャンテストが実現可能となる。
【発明を実施するための最良の形態】
【００２３】
スキャン構成の集積回路では、回路全体を、複数のフリップフロップが繋がったスキャンチェーンとゲート素子からなる組み合わせ回路とに分けることができる。本実施の形態のスキャンチェーンには、スキャンフリップフロップＳＦＦと、ダミーフリップフロップＤＦＦとが含まれる。スキャンフリップフロップＳＦＦは、そのデータ入出力端子(Ｄ・Ｑ)がスキャンチェーンおよび組み合わせ回路と接続関係を持ち、スキャンテスト以外にも動作するフリップフロップである。一方ダミーフリップフロップＤＦＦは、そのデータ入出力端子(Ｄ・Ｑ)がスキャンチェーン以外と接続関係を持たず（クロック供給源を除く）、スキャンテスト時のみ動作するフリップフロップである。すなわち、ダミーフリップフロップＤＦＦは、集積回路本来の機能を実現する上では必要がないフリップフロップである。
【００２４】
本発明の実施の形態の例を図１〜２５を用いて説明すれば以下の通りである。
【００２５】
図１は本実施の形態に係る集積回路を示す回路図である。同図に示すように、スキャンチェーン１３は、スキャンフリップフロップＳＦＦ１とスキャンフリップフロップＳＦＦ２とをダミーフリップフロップＤＦＦ１１を介して接続し、スキャンフリップフロップＳＦＦ２とスキャンフリップフロップＳＦＦ３とをダミーフリップフロップＤＦＦ１２を介して接続し、スキャンフリップフロップＳＦＦ３とスキャンフリップフロップＳＦＦ４とをダミーフリップフロップＤＦＦ１３を介して接続した構成である。一方、組み合わせ回路１４には、パスディレイ測定テストに関係する回路として、４入力（第１〜４入力）のＡＮＤ回路１５ｂと４つのインバータが縦統接続されたインバータ回路１５ａとが備えられる。なお、ＡＮＤ回路１５ｂの第３の入力と、インバータ回路１５ａの出力とが接続されている。
【００２６】
ここで、スキャンフリップフロップＳＦＦ１の入力がスキャン信号の入力端（ＳＣＡＮ−ＩＮ）に接続され、スキャンフリップフロップＳＦＦ１の出力がＡＮＤ回路１６の第１の入力に接続され、スキャンフリップフロップＳＦＦ２の出力がＡＮＤ回路１６の第２の入力に接続され、スキャンフリップフロップＳＦＦ３の出力がインバータ回路１５の入力に接続され、スキャンフリップフロップＳＦＦ４の出力がＡＮＤ回路１６の第４の入力に接続されている。同図におけるクリティカルパスは、スキャンフリップフロップＳＦＦ３の出力ＰおよびＡＮＤ回路１５ｂの出力ＯＵＴ間である。
【００２７】
このスキャンチェーン１３を用いれば、図２に示すように、ｔ９において、活性化条件（ＳＦＦ１、ＳＦＦ２およびＳＦＦ４を「Ｈ」に固定すること）の満足と、遷移入力信号の生成（スキャンフリップフロップＳＦＦ３の出力を「Ｈ」→「Ｌ」に遷移させること）との双方（スキャンテスト実施要件）が実現されていることがわかる。これは、挿入したダミーフリップフロップＤＦＦ１１〜１３が、パスディレイ測定テストを行うｔ９に、スキャンフリップフロップＳＦＦ１、ＳＦＦ２およびＳＦＦ４の状態を「Ｈ」に固定させる役割を果たしているからである。ダミーフリップフロップＤＦＦ１１およびＤＦＦ１３はそれぞれ、スキャンフリップフロップＳＦＦ２およびＳＦＦ４の次の状態（パスディレイ測定テスト時の状態）を保持する機能を果たす。そこで、このダミーフリップフロップＤＦＦ１１およびＤＦＦ１３に、活性化条件を崩さないデータが予め入るように、スキャンチェーンへの入力信号（ＳＣＡＮ−ＩＮ信号）およびその組み合わせを設定しておく。これにより、パスディレイ測定テスト時（ｔ９）に活性化条件を満たすことができる。
【００２８】
また、ダミーフリップフロップＤＦＦ１２はスキャンフリップフロップＳＦＦ３の次の状態（パスディレイ測定テスト時の状態）を保持する機能を果たす。そこで、ダミーフリップフロップＤＦＦ１２に信号遷移が発生するようなデータが予め入るように、スキャンチェーンへの入力信号（ＳＣＡＮ−ＩＮ信号）およびその組み合わせを設定しておく。これにより、遷移入力信号を生成することができる。
【００２９】
このように、同一スキャンチェーン１３（ＳＦＦ１〜ＳＦＦ４）上で隣り合う全てのスキャンフリップフロップＳＦＦ間にダミーフリップフロップＤＦＦを挿入することで、組み合せ回路１４の任意の（全ての）パスに対して活性化条件を維持しつつ遷移入力信号を生成する（スキャンテストの実施要件を実現する）ことが可能になる。すなわち、本スキャンチェーン１３は、組み合せ回路１４の全てのパスに対してパスディレイ測定テストを実現可能とする。
【００３０】
ここで、クリティカルパスがＳＦＦ３の出力〜ＯＵＴ（ＡＮＤ回路の出力）のパスのみに限定されている場合、スキャンチェーンを図３の構成にすることもできる。すなわち、本スキャンチェーン１１３は、スキャンフリップフロップＳＦＦ１０１とスキャンフリップフロップＳＦＦ１０２とを直接接続し、スキャンフリップフロップＳＦＦ１０２とスキャンフリップフロップＳＦＦ１０３とをダミーフリップフロップＤＦＦ１１２を介して接続し、スキャンフリップフロップＳＦＦ１０３とスキャンフリップフロップＳＦＦ１０４とをダミーフリップフロップＤＦＦ１１３を介して接続した構成である。一方、組み合わせ回路１１４には、パスディレイ測定テストに関係する回路として、４入力（第１〜４入力）のＡＮＤ回路１１５ｂと、４つのインバータが縦統接続されたインバータ回路１１５ａとが備えられ、ＡＮＤ回路１１５ｂの第３の入力とインバータ回路１１５ａの出力が接続されている。ここで、スキャンフリップフロップＳＦＦ１０１の入力がスキャン信号の入力端（ＳＣＡＮ−ＩＮ）に接続され、スキャンフリップフロップＳＦＦ１０１の出力がＡＮＤ回路１１５ｂの第１の入力に接続され、スキャンフリップフロップＳＦＦ１０２の出力がＡＮＤ回路１１５ｂの第２の入力に接続され、スキャンフリップフロップＳＦＦ１０３の出力がインバータ回路１１５ａの入力に接続され、スキャンフリップフロップＳＦＦ１０４の出力がＡＮＤ回路１１５ｂの第４の入力に接続されている。
【００３１】
図４は、スキャンチェーン１１３への入力信号および各フリップフロップの動作を示すタイミングチャートである。この場合、ｔ８でパスディレイ測定テストが行われるが、このとき、スキャンフリップフロップＳＦＦ１０１、１０２およびＳＦＦ１０４は「Ｈ」に固定されており、スキャンフリップフロップＳＦＦ１０３は「Ｈ」→「Ｌ」に遷移し、結果としてＯＵＴに「Ｈ」→「Ｌ」の信号が伝搬している。このように、スキャンフリップフロップＳＦＦ１０１およびＳＦＦ１０２間にダミーフリップフロップがなくても良いのは、隣接するスキャンフリップフロップＳＦＦ１０１およびＳＦＦ１０２がともに「Ｈ」であることが活性化条件となっているからである。すなわち、ダミーフリップフロップに保存された「Ｈ」をスキャンフリップフロップＳＦＦ１０２にロードする代わりに、「Ｈ」であるＳＦＦ１０１の値をＳＦＦ１０２にロードしても活性化条件に変わりはないのである。
【００３２】
このように、クリティカルパスが予め指定されている場合には、スキャンフリップフロップＳＦＦ間に適宜ダミーフリップフロップＤＦＦを挿入することで、パスディレイ測定テスト時に活性化条件を動かすことなく遷移入力信号を発生させることが可能になる。具体的には、同一スキャンチェーン上で隣接する２つのスキャンフリップフロップの活性化条件が等しい場合は、その間に挿入されたダミーフリップフロップは削除しても（その間にダミーフリップフロップを挿入しなくても）同じパスディレイ測定テストを実現することができる。
【００３３】
図５は、他の組み合わせ回路への適用例である。同図に示されるように、本スキャンチェーン２１３は、スキャンフリップフロップＳＦＦ２０１とスキャンフリップフロップＳＦＦ２０２とをダミーフリップフロップＤＦＦ２１１を介して接続し、スキャンフリップフロップＳＦＦ２０２とスキャンフリップフロップＳＦＦ２０３とをダミーフリップフロップＤＦＦ２１２を介して接続し、スキャンフリップフロップＳＦＦ２０３とスキャンフリップフロップＳＦＦ２０４とをダミーフリップフロップＤＦＦ２１３を介して接続した構成である。一方、組み合わせ回路２１４には、パスディレイ測定テストに関係する回路として、４入力（第１〜４入力）のＡＮＤ回路２１５ｂと、４つのインバータが縦統接続されたインバータ回路２１５ａと、インバータ２１５ｃが備えられ、ＡＮＤ回路２１５ｂの第１の入力とインバータ２１５ｃの出力が接続され、ＡＮＤ回路２１５ｂの第３の入力とインバータ回路２１５ａの出力が接続されている。ここで、スキャンフリップフロップＳＦＦ２０１の入力がスキャン信号の入力端（ＳＣＡＮ−ＩＮ）に接続され、スキャンフリップフロップＳＦＦ２０１の出力がインバータ２１５ｃの入力に接続され、スキャンフリップフロップＳＦＦ２０２の出力がＡＮＤ回路２１５ｂの第２の入力に接続され、スキャンフリップフロップＳＦＦ２０３の出力がインバータ回路２１５ａの入力に接続され、スキャンフリップフロップＳＦＦ２０４の出力がＡＮＤ回路２１５ｂの第４の入力に接続されている。
【００３４】
当該回路のクリティカルパスはＳＦＦ３の出力〜ＯＵＴ（ＡＮＤ回路の出力）のパスとなり、その活性化条件は、ＳＦＦ２０１を「Ｌ」に、ＳＦＦ２０２およびＳＦＦ２０４を「Ｈ」に固定することであり、遷移入力信号はＳＦＦ２０３の出力（「Ｈ」→「Ｌ」）である。
【００３５】
本スキャンチェーン２１３においては、ダミーフリップフロップＤＦＦ２１１は、スキャンフリップフロップＳＦＦ２０１の出力を反転させて保持し、スキャンフリップフロップＳＦＦ２０２にロードする機能を有する。そこで、ＳＣＡＮ−ＩＮ信号をアクティブ「Ｈ」としておけば、スキャンフリップフロップＳＦＦ２０１の出力はアクティブ「Ｈ」で、スキャンフリップフロップＳＦＦ２０２の出力はアクティブ「Ｌ」となり、この「Ｌ」信号が、ダミーフリップフロップＤＦＦ２１２、スキャンフリップフロップＳＦＦ２０３、ダミーフリップフロップ２１３およびスキャンフリップフロップＳＦＦ２０４へと順次ロードされる。これにより、パスディレイ測定テスト時に、活性化条件（ＳＦＦ２０１、ＳＦＦ２０２およびＳＦＦ２０４の出力が「Ｈ」であること）の満足と、遷移入力信号の生成（スキャンフリップフロップＳＦＦ２０３の出力を「Ｈ」→「Ｌ」に遷移させること）との双方を実現することができる。なお、該構成においては、隣接するＳＦＦ２０１とＳＦＦ２０２の活性化条件が違うため、全てのダミーフリップフロップが必要（削除不可能）である。
【００３６】
もっとも、ダミーフリップフロップＤＦＦ２１１をインバーターに置き換えることは可能である。この構成を図６に示す。本スキャンチェーン２１３’は、スキャンフリップフロップＳＦＦ２０１とスキャンフリップフロップＳＦＦ２０２とをインバータＩＮ２１１を介して接続し、スキャンフリップフロップＳＦＦ２０２とスキャンフリップフロップＳＦＦ２０３とをダミーフリップフロップＤＦＦ２１２を介して接続し、スキャンフリップフロップＳＦＦ２０３とスキャンフリップフロップＳＦＦ２０４とをダミーフリップフロップＤＦＦ２１３を介して接続した構成である。この場合のＳＣＡ−ＩＮ信号および各スフリップフロップＳＦＦおよびダミーフリップフロップＤＦＦの出力信号は図７のとおりであり、パスディレイ測定テストが実現できていることがわかる。このように、隣接する２つのスキャンフリップフロップＳＦＦの活性化条件が反転条件にある場合、この２つのスキャンフリップフロップＳＦＦをインバーターで接続することで、活性化条件を崩すことなくパスディレイ測定テストを実施することができる。
【００３７】
さらに、本実施の形態では、図３におけるダミーフリップフロップＤＦＦの機能を適当なスキャンフリップフロップＳＦＦを用いて実現することも可能である。図８に示すように、本スキャンチェーン４１３は、スキャンフリップフロップＳＦＦ４０１とスキャンフリップフロップＳＦＦ４０２とを直接接続し、スキャンフリップフロップＳＦＦ４０２とスキャンフリップフロップＳＦＦ４０３とをスキャンフリップフロップＳＦＦ４１２を介して接続し、スキャンフリップフロップＳＦＦ４０３とスキャンフリップフロップＳＦＦ４０４とをスキャンフリップフロップＳＦＦ４１３を介して接続した構成である。一方、組み合わせ回路４１４には、パスディレイ測定テストに関係する回路４１５として、４入力（第１〜４入力）のＡＮＤ回路４１５ｂと、４つのインバータが縦統接続されたインバータ回路４１５ａとが備えられ、ＡＮＤ回路４１５ｂの第３の入力とインバータ回路４１５ａの出力が接続されている。なお、組み合わせ回路４１４に含まれるインバータ４１８・４１９はパスディレイ測定テストに関係しない回路である。
【００３８】
ここで、スキャンフリップフロップＳＦＦ４１２の出力がインバータ４１９の入力に接続され、スキャンフリップフロップＳＦＦ４０１の入力がスキャン信号の入力端（ＳＣＡＮ−ＩＮ）に接続され、スキャンフリップフロップＳＦＦ４０１の出力がＡＮＤ回路４１５ｂの第１の入力に接続され、スキャンフリップフロップＳＦＦ４０２の出力がＡＮＤ回路１１５ｂの第２の入力に接続され、スキャンフリップフロップＳＦＦ４０３の出力がインバータ回路４１５ａの入力に接続され、スキャンフリップフロップＳＦＦ４０４の出力がＡＮＤ回路４１５ｂの第４の入力に接続され、スキャンフリップフロップＳＦＦ４１３の出力がインバータ４１８の入力に接続されている。
【００３９】
当該回路のクリティカルパスはＳＦＦ３の出力〜ＯＵＴ（ＡＮＤ回路の出力）のパスとなり、その活性化条件は、ＳＦＦ４０１、ＳＦＦ４０２およびＳＦＦ４０４を「Ｈ」に固定することであり、遷移入力信号はＳＦＦ４０３の出力（「Ｈ」→「Ｌ」）である。
【００４０】
この場合のＳＣＡ−ＩＮ信号および各スフリップフロップＳＦＦおよびダミーフリップフロップＤＦＦの出力信号は図４と同様であり、同じパスディレイ測定テストが実現できていることがわかる。このように、上記した各構成（図１・３・５等参照）で挿入されるダミーフリップフロップＤＦＦは、必ずしも新規に挿入したフリップフロップで構成される必要はない。スキャンチェーンの接続を変更することで、ダミーフリップフロップＤＦＦを、回路上に元々存在し、かつクリティカルパスの活性化条件に影響しないスキャンフリップフロップで代替することもできる。
【００４１】
以上、図３・８等に示されるように、クリティカルパスがあらかじめ指定されている場合には、スキャンチェーンの張り直しおよび有限個数のダミーフリップフロップの挿入を行うことにより、指定されたパス全てを測定することができる。
【００４２】
図９に、本スキャンチェーンのより一般的な構成を示す。本スキャンチェーン３１３はは、２０個のスキャンフリップフロップＳＦｆ１〜２０と、１９個のダミーフリップフロップＤＦｆとを備え、隣接するスキャンフリップフロップＳＦｆ同士がダミーフリップフロップＤＦｆを介して接続された構成を有する。すなわち、スキャンフリップフロップＳＦｆ１とスキャンフリップフロップＳＦｆ２とがダミーフリップフロップＤＦｆ１を介して接続され、スキャンフリップフロップＳＦｆ２とスキャンフリップフロップＳＦｆ３とがダミーフリップフロップＤＦｆ２を介して接続され、・・・スキャンフリップフロップＳＦｆ１８とスキャンフリップフロップＳＦｆ１９とがダミーフリップフロップＤＦｆ１８を介して接続され、スキャンフリップフロップＳＦｆ１９とスキャンフリップフロップＳＦｆ２０とがダミーフリップフロップＤＦｆ１９を介して接続された構成である。一方、組み合わせ回路３１４には、パスディレイ測定テストに関係する回路３１５が設けられている。さらに、各スキャンフリップフロップＳＦｆ１〜２０の出力は組み合わせ回路３１４に接続されている。
【００４３】
このように、さらに、同一スキャンチェーン３１３（ＳＦｆ１〜ＳＦｆ２０）上で隣り合う全てのスキャンフリップフロップＳＦｆ間にダミーフリップフロップＤＦｆを挿入することで、組み合せ回路３１４の全てのパスに対して活性化条件を維持しつつ遷移入力信号を生成することが可能になる。これにより、本スキャンチェーン３１３は、組み合せ回路３１４の全てのパスに対してパスディレイ測定テストを実現可能とする。
【００４４】
次いで、図９に示す集積回路のクリティカルパスをＳＦｆ１０の出力〜ＯＵＴへの有限個のパス、例えば、図１０に示す６種類のパス（Ａ〜Ｆ）に指定した場合を考える。図１０には、各パスの活性化条件および該パスのみを考えた場合の各ダミーフリップフロップの要否並びに全パストータルで考えた場合の各ダミーフリップフロップの要否が示されている。
【００４５】
すなわち、パスＡの活性化条件を、スキャンフリップフロップＳＦｆ１〜ＳＦｆ４は「Ｘ」（その信号が活性化条件に含まれず、「Ｈ」／「Ｌ」のどちらでも良い）、スキャンフリップフロップＳＦｆ５〜ＳＦｆ９は「Ｈ」、スキャンフリップフロップＳＦｆ１１〜ＳＦｆ１３は「Ｈ」、スキャンフリップフロップＳＦｆ１４〜ＳＦｆ２０は「Ｘ」とし、遷移入力信号をＳＦｆ１０の出力（「Ｈ」→「Ｌ」）とする。このパスＡだけをクリティカルパスと考えた場合、各ダミーフリップフロップＤＦｆの要否はダミーフリップフロップＤＦｆ１〜ＤＦｆ８は「不要」、ダミーフリップフロップＤｆ９は「要」、ダミーフリップフロップＤＦｆ１０〜ＤＦｆ１９は「不要」となる。
【００４６】
また、パスＢの活性化条件を、スキャンフリップフロップＳＦｆ１〜ＳＦｆ４は「Ｘ」（「Ｈ」／「Ｌ」のどちらでも良い）、スキャンフリップフロップＳＦｆ５〜ＳＦｆ９は「Ｈ」、スキャンフリップフロップＳＦｆ１１〜ＳＦｆ１３は「Ｈ」、スキャンフリップフロップＳＦｆ１４〜ＳＦｆ２０は「Ｘ」とし、遷移入力信号をＳＦｆ１０の出力（「Ｌ」→「Ｈ」）とする。このパスＢだけをクリティカルパスと考えた場合、各ダミーフリップフロップＤＦｆの要否は、ダミーフリップフロップＤＦｆ１〜ＤＦｆ９は「不要」、ダミーフリップフロップＤｆ１０は「要」、ダミーフリップフロップＤＦｆ１１〜ＤＦｆ１９は「不要」となる。
【００４７】
また、パスＣの活性化条件を、スキャンフリップフロップＳＦｆ１〜ＳＦｆ４は「Ｘ」（「Ｈ」／「Ｌ」のどちらでも良い）、スキャンフリップフロップＳＦｆ５は「Ｌ」、スキャンフリップフロップＳＦｆ６〜ＳＦｆ９は「Ｈ」、スキャンフリップフロップＳＦｆ１１〜ＳＦｆ１３は「Ｈ」、スキャンフリップフロップＳＦｆ１４〜ＳＦｆ２０は「Ｘ」とし、遷移入力信号をＳＦｆ１０の出力（「Ｌ」→「Ｈ」）とする。このパスＣだけを考えた場合、各ダミーフリップフロップＤＦｆの要否は、ダミーフリップフロップＤＦｆ１〜ＤＦｆ４は「不要」、ダミーフリップフロップＤＦｆ５は「要」、ダミーフリップフロップＤＦｆ６〜ＤＦｆ８は「不要」、ダミーフリップフロップＤＦｆ９は「要」、ダミーフリップフロップＤＦｆ１０〜ＤＦｆ１９は「不要」となる。
【００４８】
また、パスＤの活性化条件を、スキャンフリップフロップＳＦｆ１〜ＳＦｆ４は「Ｘ」（「Ｈ」／「Ｌ」のどちらでも良い）、スキャンフリップフロップＳＦｆ５・ＳＦｆ６は「Ｌ」、スキャンフリップフロップＳＦｆ７は「Ｘ」、スキャンフリップフロップＳＦｆ８・ＳＦｆ９は「Ｈ」、スキャンフリップフロップＳＦｆ１１〜ＳＦｆ１３は「Ｈ」、スキャンフリップフロップＳＦｆ１４〜ＳＦｆ２０は「Ｘ」とし、遷移入力信号をＳＦｆ１０の出力（「Ｈ」→「Ｌ」）とする。このパスＤだけを考えた場合、各ダミーフリップフロップＤＦｆの要否は、ダミーフリップフロップＤＦｆ１〜ＤＦｆ８は「不要」、ダミーフリップフロップＤＦｆ９は「要」、ダミーフリップフロップＤＦｆ１０〜ＤＦｆ１９は「不要」となる。
【００４９】
また、パスＥの活性化条件を、スキャンフリップフロップＳＦｆ１〜ＳＦｆ９は「Ｘ」（「Ｈ」／「Ｌ」のどちらでも良い）、スキャンフリップフロップＳＦｆ１１〜ＳＦｆ１４も「Ｘ」、スキャンフリップフロップＳＦｆ１５は「Ｌ」、ＳＦｆ１６は「Ｈ」、ＳＦｆ１７は「Ｌ」、ＳＦｆ１８は「Ｈ」、ＳＦｆ１９は「Ｌ」、ＳＦｆ２０は「Ｈ」とし、遷移入力信号をＳＦｆ１０の出力（「Ｈ」→「Ｌ」）とする。このパスＥだけを考えた場合、各ダミーフリップフロップＤＦｆの要否は、ダミーフリップフロップＤＦｆ１〜ＤＦｆ１４は「不要」、ダミーフリップフロップＤＦｆ１５〜ＤＦｆ１９は「不要」となる。
【００５０】
また、パスＦの活性化条件を、スキャンフリップフロップＳＦｆ１〜ＳＦｆ９は「Ｘ」（「Ｈ」／「Ｌ」のどちらでも良い）、スキャンフリップフロップＳＦｆ１１〜ＳＦｆ１４も「Ｘ」、スキャンフリップフロップＳＦｆ１５は「Ｌ」、ＳＦｆ１６は「Ｈ」、ＳＦｆ１７は「Ｌ」、ＳＦｆ１８は「Ｈ」、ＳＦｆ１９は「Ｈ」、ＳＦｆ２０は「Ｈ」とし、遷移入力信号をＳＦｆ１０の出力（「Ｈ」→「Ｌ」）とする。このパスＦだけを考えた場合、各ダミーフリップフロップＤＦｆの要否は、ダミーフリップフロップＤＦｆ１〜ＤＦｆ１４は「不要」、ダミーフリップフロップＤＦｆ１５〜ＤＦｆ１７は「要」、ダミーフリップフロップＤＦｆ１８・ＤＦｆ１９は「不要」となる。
【００５１】
以上から、指定されたＡ〜Ｆの６種類のパスすべてを考えた場合、各ダミーフリップフロップＤＦｆの要否は、ダミーフリップフロップＤＦｆ１〜ＤＦｆ４は「不要」、ダミーフリップフロップＤＦｆ５は「要」、ダミーフリップフロップＤＦｆ６〜ＤＦｆ８は「不要」、ダミーフリップフロップＤＦｆ９・ＤＦｆ１０は「要」、ダミーフリップフロップＤＦｆ１１〜ＤＦｆ１４は「不要」、ダミーフリップフロップＤＦｆ１５〜ＤＦｆ１９は「要」となる。
【００５２】
したがって、スキャンチェーンの構成は図１１のようになる。なお、スキャンフリップフロップＳＦｆ５〜１３およびＳＦｆ１５〜ＳＦｆ２０の出力は当該パスディレイ測定テストに関係する回路３１５に接続されているが、スキャンフリップフロップＳＦｆ１〜４およびＳＦｆ１４の出力は当該パスディレイ測定テストに関係する回路３１５に接続されていない。
【００５３】
このように、クリティカルパスが指定された有限個である場合、活性化条件を保持するダミーフリップフロップは、直前のフリップフロップから違うデータが来る場合のみ必要である。具体的な判定条件を図１２に示す。
【００５４】
すなわち、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｈ」でＳＦｆ（ｉ）が「Ｈ」であれば、両者間のダミーフリップフロップ（ＤＦｆｉ）は不要、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｌ」でＳＦｆ（ｉ）が「Ｌ」であれば、両者間のダミーフリップフロップ（ＤＦｆｉ）は不要、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｈ」でＳＦｆ（ｉ）が「Ｌ」であれば、両者間のダミーフリップフロップ（ＤＦｆｉ）は要、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｌ」でＳＦｆ（ｉ）が「Ｈ」であれば、両者間のダミーフリップフロップ（ＤＦｆｉ）は要、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｘ」であれば、ダミーフリップフロップ（ＤＦｆｉ）は不要、スキャンフリップフロップＳＦｆ（ｉ）が「Ｘ」の場合も、ダミーフリップフロップ（ＤＦｆｉ）は不要である。以上から、Ｄａｔａ（ｉ）をＳＦｆ（ｉ）に設定すべき活性化条件（「Ｈ」、「Ｌ」および「Ｘ」の３通り）として、Ｄａｔａ(ｉ−１)≠Ｄａｔａ（ｉ）、かつＤａｔａ(ｉ)≠Ｘの場合のみダミーフリップフロップが必要となることがわかる。
【００５５】
また、遷移入力対象のスキャンフリップフロップの前後のダミーフリップフロップの要否についても、隣接するスキャンフリップフロップの活性化条件から求めることができる。具体的な判定条件を図１３に示す。
【００５６】
すなわち、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｈ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｈ」→「Ｌ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｈ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は不要である。
【００５７】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｌ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｈ」→「Ｌ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｌ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は不要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は要である。
【００５８】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｈ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｈ」→「Ｌ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｌ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は要である。
【００５９】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｌ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｈ」→「Ｌ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｈ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は不要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は不要である。
【００６０】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｘ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｈ」→「Ｌ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は不要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）の要否は別の判定条件に依存する。
【００６１】
また、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｈ」→「Ｌ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｘ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））の要否は別の判定条件に依存し、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は不要である。
【００６２】
さらに、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｈ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｌ」→「Ｈ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｈ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は不要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は要である。
【００６３】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｌ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｌ」→「Ｈ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｌ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は不要である。
【００６４】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｈ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｌ」→「Ｈ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｌ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は不要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は不要である。
【００６５】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｌ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｌ」→「Ｈ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｈ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は要である。
【００６６】
また、スキャンフリップフロップＳＦｆ（ｉ−１）が「Ｘ」、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｌ」→「Ｈ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））の要否は別の判定条件に依存し、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）は不要である。
【００６７】
また、遷移入力対象であるＳＦｆ（ｉ）の遷移入力信号が「Ｌ」→「Ｈ」、スキャンフリップフロップＳＦｆ（ｉ）が「Ｘ」であれば、スキャンフリップフロップＳＦｆ（ｉ−１）およびＳＦｆ（ｉ）間のダミーフリップフロップ（ＤＦｆ（ｉ−１））は不要、スキャンフリップフロップＳＦｆ（ｉ）およびＳＦｆ（ｉ＋１）間のダミーフリップフロップ（ＤＦｆｉ）の要否は別の判定条件に依存する。
【００６８】
このように、パスディレイ測定テストの対象とするパスがあらかじめ指定できる場合、各パスごとに上記判定条件に基づいてダミーフリップフロップの要・不要を計算し、その計算結果を全てのパスについて重ね合わせればよい。そして、これに基づき、スキャンフリップフロップＳＦＦ間にダミーフリップフロップＤＦＦを適宜挿入することで、指定された全パスについてのパスディレイ測定テストが可能となる。
【００６９】
なお、図１１のダミーフリップフロップＤＦｆ１５〜ＤＦｆ１７は、図１４に示すように必要となるパスＥ・Ｆ双方で反転の役割を果たす。したがって、ダミーフリップフロップＤＦｆ１５〜ＤＦｆ１７をインバータで置き換え、図１５の構成にするすることもできる。これにより、必要となるダミーフリップフロップをさらに少なくすることができる。
【００７０】
さらに、図１１のスキャンフリップフロップＳＦｆ１４は、パスディレイ測定テストに関係する回路３１５に接続されていない。したがって、これをダミーフリップフロップ的に用いることができる。すなわち、図１１のダミーフリップフロップ１５をダミー的なスキャンフリップフロップＳＦｆ１４で置き換える。具体的には、図１６のように、スキャンチェーンの接続関係を変更し（チェーンの張替えを行い）、スキャンフリップフロップＳＦｆ１３とＳＦｆ１５とを直接接続し、スキャンフリップフロップＳＦｆ１５とＳＦｆ１６とをダミー的なスキャンフリップフロップＳＦｆ１４を介して接続する。これにより、ダミーフリップフロップ１５を削除することができる。
【００７１】
さらに、図１０に示す６つのパスＡ〜Ｆを指定した場合、図１０の各スキャンフリップフロップ（ＳＦｆ１〜ＳＦｆ２０）を図１７のように張り替えることでダミーフリップフロップをなくすことが可能である。すなわち、各スキャンフリップフロップを、ＳＦｆ１，５，２，６，７，８，９，３，１０，４，１１，１２，１５，１７，１３，１９，１４，１６，１８，２０の順に接続する。
【００７２】
図１７に示すように張り替えた場合、ＳＦｆ２，３，４，１３，１４がダミーフリップフロップの役割を果たす。なお、ＳＦｆ１３はパスＥ・Ｆの活性化条件／遷移入力信号に関係しないため、スキャンフリップフロップＳＦｆ１３をパスＥ・Ｆをテストする際のダミーフリップフロップとして使用している。ただし、ＳＦｆ１３はパスＡ〜Ｄの活性化条件に関係しているため、実際に張替えを実施した場合には、これらの条件が満足していることを再検証する必要がある。この例の場合では、ＳＦｆ１３の前後（図１７のＳＦｆ１７／ＳＦｆ１９）がパスＡ〜Ｄのテストの際に全て「ｘ」（いかなる値でもＯＫ）であるため、活性化条件が維持できている。さらに、図１７では、ＳＦｆ１７，１８，１９，２０の順番の入れ替えによりインバーター挿入と同じ効果を得ている。例えば、活性化条件が「ＬＨＬＨＬＨ」と並んでいる場合を考えると、この活性化条件を作り出すには、全てのスキャンフリップフロップ間にダミーフリップフロップまたはインバータを挿入する必要がある。しかし、スキャンフリップフロップの順番を変更して活性化条件が「ＬＬＬＨＨＨ」となるように順番を変えれば、ダミーフリップフロップやインバータの挿入が必要となるのは「Ｌ→Ｈ」の変化がある１箇所（３番目と４番目の間）に削減できる。
【００７３】
図１８は、図１の実施例を示しており、図１の構成に加え、スキャンフリップフロップＳＦＦ５〜ＳＦＦ７およびＳＦＦ１４と、ダミーフリップフロップＤＦＦ１５・ＤＦＦ１６とが設けられている。ここで、各フリップフロップ（スキャンフリップフロップＳＦＦおよびダミーフリップフロップＤＦＦ）にクロックを供給し、各スキャンフリップフロップＳＦＦ１〜７に動作切替信号（シフト／キャプチャ信号）を与える。さらに、スキャンフリップフロップＳＦＦ４とスキャンフリップフロップＳＦＦ５とをダミーフリップフロップＤＦＦ１４を介して接続し、ＡＮＤ回路１５ｂの出力とスキャンフリップフロップＳＦＦ５とを接続し、スキャンフリップフロップＳＦＦ５とスキャンフリップフロップＳＦＦ６とをダミーフリップフロップＤＦＦ１５を介して接続し、スキャンフリップフロップＳＦＦ６とスキャンフリップフロップＳＦＦ７とをダミーフリップフロップＤＦＦ１６を介して接続し、スキャンフリップフロップＳＦＦ７の出力をＳＣＡＮ−ＯＵＴとする。なお、図１９は、当該構成における各入力信号および各フリップフロップの出力信号を示すタイミングチャートである。
【００７４】
図２０は、図３の実施例を示しており、図３の構成に加え、スキャンフリップフロップＳＦＦ１０５〜ＳＦＦ１０７が設けられている。ここで、各フリップフロップ（スキャンフリップフロップＳＦＦおよびダミーフリップフロップＤＦＦ）にクロックを供給し、各スキャンフリップフロップＳＦＦ１０１〜１０７に動作切替信号（シフト／キャプチャ信号）を与える。さらに、スキャンフリップフロップＳＦＦ１０４とスキャンフリップフロップＳＦＦ１０５とを接続し、ＡＮＤ回路１１５ｂの出力とスキャンフリップフロップＳＦＦ１０５とを接続し、スキャンフリップフロップＳＦＦ１０５とスキャンフリップフロップＳＦＦ１０６とを接続し、スキャンフリップフロップＳＦＦ１０６とスキャンフリップフロップＳＦＦ１０７とを接続し、スキャンフリップフロップＳＦＦ１０７の出力をＳＣＡＮ−ＯＵＴとする。図２１は、当該構成における各入力信号および各フリップフロップの出力信号を示すタイミングチャートである。
【００７５】
図２２は、図６の実施例を示しており、図６の構成に加え、スキャンフリップフロップＳＦＦ２０５〜ＳＦＦ２０７が設けられている。ここで、各フリップフロップ（スキャンフリップフロップＳＦＦおよびダミーフリップフロップＤＦＦ）にクロックを供給し、各スキャンフリップフロップＳＦＦ２０１〜２０７に動作切替信号（シフト／キャプチャ信号）を与える。さらに、スキャンフリップフロップＳＦＦ２０４とスキャンフリップフロップＳＦＦ２０５とを接続し、ＡＮＤ回路２１５ｂの出力とスキャンフリップフロップＳＦＦ１０５とを接続し、スキャンフリップフロップＳＦＦ２０５とスキャンフリップフロップＳＦＦ２０６とを接続し、スキャンフリップフロップＳＦＦ２０６とスキャンフリップフロップＳＦＦ２０７とを接続し、スキャンフリップフロップＳＦＦ２０７の出力をＳＣＡＮ−ＯＵＴとする。図２３は、当該構成における各入力信号および各フリップフロップの出力信号を示すタイミングチャートである。
【００７６】
図２４は、図８の実施例を示しており、図８の構成に加え、スキャンフリップフロップＳＦＦ４０５が設けられている。ここで、各フリップフロップ（スキャンフリップフロップＳＦＦおよびダミーフリップフロップＤＦＦ）にクロックを供給し、各スキャンフリップフロップＳＦＦ４０１〜４０５およびＳＦＦ１２・１３に動作切替信号（シフト／キャプチャ信号）を与える。さらに、スキャンフリップフロップＳＦＦ４０５とスキャンフリップフロップＳＦＦ４０５とを接続し、ＡＮＤ回路１１５ｂの出力とスキャンフリップフロップＳＦＦ４０５とを接続し、このスキャンフリップフロップＳＦＦ４０５の出力をＳＣＡＮ−ＯＵＴとする。図２５は、当該構成における各入力信号および各フリップフロップの出力信号を示すタイミングチャートである。
【００７７】
このように、本実施の形態によれば、全てのパスに関してパスディレイ測定テストを実施することが可能になる。さらに、この全てのパスから、所望の（測定対象とすべき）パスを指定すれば、最小限のダミーフリップフロップを挿入するだけで、それらのパスに関するパスディレイ測定テストが可能になる。これにより、ゲート数オーバーヘッドを大幅に抑制することができる。さらに、本実施の形態によれば、現在使用されているパターン発生ツールを使用してそのままパターン生成を実施することも可能である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の一形態に係る集積回路を示す回路図である。
【図２】図１に示す集積回路のスキャンテスト時の動作を示す回路図である。
【図３】本実施の形態に係る集積回路を示す回路図である。
【図４】図３に示す集積回路のスキャンテスト時の動作を示す回路図である。
【図５】本実施の形態に係る集積回路を示す回路図である。
【図６】本実施の形態に係る集積回路を示す回路図である。
【図７】図６に示す集積回路のスキャンテスト時の動作を示すタイミングチャートである。
【図８】本実施の形態に係る集積回路を示す回路図である。
【図９】本実施の形態に係る集積回路を示す回路図である。
【図１０】図９の集積回路の活性化条件および遷移入力信号並びにダミーフリップフロップの要否示す表である。
【図１１】本実施の形態に係る集積回路を示す回路図である。
【図１２】ダミーフリップフロップの要否判定条件を示す表である。
【図１３】ダミーフリップフロップの要否判定条件を示す表である。
【図１４】図９の集積回路の活性化条件、遷移入力信号、ダミーフリップフロップの要否およびその機能を示す表である。
【図１５】本実施の形態に係る集積回路を示す回路図である。
【図１６】本実施の形態に係る集積回路を示す回路図である。
【図１７】本実施の形態におけるスキャンチェーンの張替え例を説明した表である。
【図１８】本実施例に係る集積回路を示す回路図である。
【図１９】図１８に示す集積回路のスキャンテスト時の動作を示すタイミングチャートである。
【図２０】本実施例に係る集積回路を示す回路図である。
【図２１】図２０に示す集積回路のスキャンテスト時の動作を示すタイミングチャートである。
【図２２】本実施例に係る集積回路を示す回路図である。
【図２３】図２２に示す集積回路のスキャンテスト時の動作を示すタイミングチャートである。
【図２４】本実施例に係る集積回路を示す回路図である。
【図２５】図２４に示す集積回路のスキャンテスト時の動作を示すタイミングチャートである。
【図２６】パスディレイ測定テストの原理を説明する回路図である。
【図２７】従来の集積回路を示す回路図である。
【図２８】図２７に示す集積回路のスキャンテスト時の動作を示すタイミングチャートである。
【符号の説明】
【００７９】
１０  集積回路
１３・１１３・２１３・３１３・４１３  スキャンチェーン
ＳＦＦ・ＳＦｆ  スキャンフリップフロップ
ＤＦＦ・ＤＦｆ  ダミーフリップフロップ
１４・１１４・２１４・３１４・４１４  組み合せ回路
【図１】
2007033267.tif 000003
【図２】
2007033267.tif 000004
【図３】
2007033267.tif 000005
【図４】
2007033267.tif 000006
【図５】
2007033267.tif 000007
【図６】
2007033267.tif 000008
【図７】
2007033267.tif 000009
【図８】
2007033267.tif 000010
【図９】
2007033267.tif 000011
【図１０】
2007033267.tif 000012
【図１１】
2007033267.tif 000013
【図１２】
2007033267.tif 000014
【図１３】
2007033267.tif 000015
【図１４】
2007033267.tif 000016
【図１５】
2007033267.tif 000017
【図１６】
2007033267.tif 000018
【図１７】
2007033267.tif 000019
【図１８】
2007033267.tif 000020
【図１９】
2007033267.tif 000021
【図２０】
2007033267.tif 000022
【図２１】
2007033267.tif 000023
【図２２】
2007033267.tif 000024
【図２３】
2007033267.tif 000025
【図２４】
2007033267.tif 000026
【図２５】
2007033267.tif 000027
【図２６】
2007033267.tif 000028
【図２７】
2007033267.tif 000029
【図２８】
2007033267.tif 000030