(57)【要約】【課題】  動作速度を犠牲にすることなく、出力信号中のリンギングを低減することができる半導体集積回路を提供する。【解決手段】  高電位電源線１１１および低電位電源線１１２間には、スイッチとしてＮチャネルトランジスタ４１が設けられている。高域通過フィルタ４２は、キャパシタ４２Ａおよび抵抗４２Ｂからなる。高域通過フィルタ４２は、スイッチング動作により高電位電源線１１１および低電位電源線１１２間の電圧が振動し始めると、その高域成分を通過させてＮチャネルトランジスタ４１をＯＮとし、リンギングを低減する。【選択図】図１
2007258990.tif 000002
【特許請求の範囲】
【請求項１】
高電位電源線および低電位電源線間に設けられたスイッチと、
前記高電位電源線および低電位電源線間に発生する電圧の高域成分を通過させ、前記スイッチをＯＮ状態にする信号として出力する高域通過フィルタと
を具備することを特徴とする半導体集積回路。
【請求項２】
前記スイッチは、ドレインが前記高電位電源線または低電位電源線の一方に接続され、ソースが前記高電位電源線または低電位電源線の他方に接続され、前記高域通過フィルタの出力信号がゲートに与えられる電界効果トランジスタであることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記電界効果トランジスタは、静電破壊保護装置を兼ねることを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路に係り、特にＤ級増幅器等、負荷をパルス駆動する回路に好適な半導体集積回路に関する。
【背景技術】
【０００２】
周知の通り、Ｄ級増幅器は、負荷駆動用の出力トランジスタをＯＮ／ＯＦＦさせ、負荷に対して断続的に通電を行う。ここで、負荷の断続的な通電の際、Ｄ級増幅器の電源線や接地線に介在する寄生インダクタンスに流れる電流が急激に変化するため、これらの寄生インダクタンスにノイズが発生し、これがリンギングとなってＤ級増幅器の出力信号中に現れる。このようなリンギングは、Ｄ級増幅器の再生品質を低下させる一因となり、また、負荷やＤ級増幅器にダメージを与える一因ともなるので、低く抑えることが望まれる。特許文献１は、出力トランジスタの出力信号波形の時間勾配を緩やかにする技術を提案している。この種の技術をＤ級増幅器に適用すれば、出力信号波形の時間勾配が緩やかになることにより出力トランジスタに流れる電流の急激な変化がなくなり、リンギングを低減することができる。
【特許文献１】特許第３１５２２０４号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示された技術は、出力信号波形の時間勾配を緩やかにするものであるため、これを適用すると、Ｄ級増幅器の動作速度が犠牲になるという問題があった。なお、この問題は、Ｄ級増幅器に限らず、負荷を高速駆動する必要があり、かつ、出力信号におけるリンギングを低減することが求められる半導体集積回路に共通の問題である。
【０００４】
この発明は、以上説明した事情に鑑みてなされたものであり、動作速度を犠牲にすることなく、出力信号中のリンギングを低減することができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、高電位電源線および低電位電源線間に設けられたスイッチと、前記高電位電源線および低電位電源線間に発生する電圧の高域成分を通過させ、前記スイッチをＯＮ状態にする信号として出力する高域通過フィルタとを具備することを特徴とする半導体集積回路を提供する。
かかる発明によれば、スイッチング動作により高電位電源線および低電位電源線間の電圧が振動しようとすると、この電圧の高域成分が高域通過フィルタを通過してスイッチに与えられ、スイッチがＯＮになる。このため、高電位電源線および低電位電源線間の電圧の振動成分がスイッチを介して逃げ、リンギングが低減される。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照し、この発明の実施の形態を説明する。
図１はこの発明に係る半導体集積回路の一実施形態であるＤ級増幅器１００の構成を示す回路図である。このＤ級増幅器１００は、高電位電源端子１０１と、低電位電源端子１０２と、入力端子１０３と、出力端子１０４Ａおよび１０４Ｂを有している。ここで、高電位電源端子１０１は、電源ＶＤＤの正極に接続され、低電位電源端子１０２は電源ＶＤＤの負極に接続され、かつ、接地されている。なお、図示の例では、単一の電源が使用されているため、低電位電源端子１０２が接地されているが、正の電源電圧を発生する電源と負の電源電圧を発生する電源を用いた構成とする場合には、高電位電源端子１０１を前者の電源の出力端子に接続し、低電位電源端子１０２を後者の電源の出力端子に接続すればよい。入力端子１０３には、図示しない音源からオーディオ信号が入力される。出力端子１０４Ａおよび１０４Ｂには、ローパスフィルタおよびスピーカ等の負荷２００が接続されている。
【０００７】
Ｄ級増幅器１００は、図示の各回路を半導体基板上に形成し、パッケージに封止してなるものである。ここで、半導体基板には、高電位電源端子１０１に接続された高電位電源線１１１および低電位電源端子１０２に接続された低電位電源線１１２が形成されている。Ｄ級増幅器１００を構成する各回路には、電源ＶＤＤから高電位電源端子１０１および高電位電源線１１１を介して電源電流が供給され、各回路を通過した電源電流は低電位電源線１１２および低電位電源端子１０２を介して電源ＶＤＤの負極に至る。
【０００８】
Ｄ級増幅器１００において、ＰＷＭ変調器１は、入力端子１０３を介して与えられる入力信号のレベルに応じてパルス幅変調されたパルスを出力する回路である。プリドライバ２は、このパルスに応じて、出力バッファ回路３を駆動する回路である。図示の例において、出力バッファ回路３は、いわゆるブリッジ構成の回路であり、高電位電源線１１１および低電位電源線１１２間に介挿されたＰチャネル電界効果トランジスタ（以下、単にＰチャネルトランジスタという）３１ＰおよびＮチャネル電界効果トランジスタ（以下、単にＮチャネルトランジスタという）３１Ｎからなるトランジスタペアと、同じく高電位電源線１１１および低電位電源線１１２間に介挿されたＰチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３２Ｎからなるトランジスタペアとにより構成されている。ここで、Ｐチャネルトランジスタ３１ＰおよびＮチャネルトランジスタ３１Ｎの各ドレインは出力端子１０４Ａに接続され、Ｐチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３２Ｎの各ドレインは出力端子１０４Ｂに接続されている。プリドライバ２は、ＰＷＭ変調器１から供給されるパルスのパルス幅に応じた期間、負荷２００に対する通電が行われるように、各トランジスタ３１Ｐ、３１Ｎ、３２Ｐ、３２ＮのゲートにパルスＧＰ１、ＧＮ１、ＧＰ２、ＧＮ２を各々供給する。また、プリドライバ２は、いわゆる貫通電流を防止するため、負荷２００を介さずに直接接続された２個のＰチャネルトランジスタとＮチャネルトランジスタ（すなわち、トランジスタ３１Ｐおよび３１Ｎの組とトランジスタ３２Ｐおよび３２Ｎの組）が同時にＯＮ状態とならないように各トランジスタのゲートに供給するパルスのタイミング調整を行う回路を含んでいる。
【０００９】
図２は、以上説明したＰＷＭ変調器１から負荷２００に至るまでの各部の動作を示す波形図である。この図２に示すように、Ｄ級増幅器１００では、Ｐチャネルトランジスタ３１ＰおよびＮチャネルトランジスタ３２Ｎの組とＰチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３１Ｎの組とが交互にＯＮとなるように、各トランジスタのゲートに対するパルスＧＰ１、ＧＮ１、ＧＰ２、ＧＮ２が発生される。また、各トランジスタのＯＮ／ＯＦＦ切り換えの際には、貫通電流を防止するため、Ｐチャネルトランジスタ３１ＰおよびＮチャネルトランジスタ３２Ｎの組がＯＮからＯＦＦになってからＰチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３１Ｎの組がＯＦＦからＯＮになり、Ｐチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３１Ｎの組がＯＮからＯＦＦになってからＰチャネルトランジスタ３１ＰおよびＮチャネルトランジスタ３２Ｎの組がＯＦＦからＯＮになるように、各パルスＧＰ１、ＧＮ１、ＧＰ２、ＧＮ２が図示のようにタイミング調整された状態でプリドライバ２から出力される。
【００１０】
リンギング低減回路４は、本実施形態に特有の回路である。このリンギング低減回路４は、Ｎチャネルトランジスタ４１と、高域通過フィルタ４２とにより構成されている。Ｎチャネルトランジスタ４１は、ドレインが高電位電源線１１１に、ソースが低電位電源線１１２に接続されている。このＮチャネルトランジスタ４１は、高電位電源線１１１および低電位電源線１１２間の電圧が振動しようとする場合に、その振動成分を逃がしてリンギングを低減するためのスイッチとして設けられたものである。通常、半導体集積回路には、静電破壊保護装置として、サイズの大きなトランジスタが高電位電源線および低電位電源線間に介挿されている。Ｎチャネルトランジスタ４１は、この静電破壊保護装置としてのトランジスタを兼ねるものであってもよい。高域通過フィルタ４２は、キャパシタ４２Ａおよび抵抗４２Ｂを高電位電源線１１１および低電位電源線１１２間に直列に介挿してなるものであり、抵抗４２Ｂの両端の電圧をゲート−ソース間電圧としてＮチャネルトランジスタ４１に供給する。この高域通過フィルタ４２は、高電位電源線１１１および低電位電源線１１２間の電圧にある周波数以上の高域成分が発生した場合に、この高域成分を通過させてＮチャネルトランジスタ４１に与え、Ｎチャネルトランジスタ４１をＯＮ状態にするものである。キャパシタ４２Ａの容量値および抵抗４２Ｂの抵抗値は、低減すべきリンギングの周波数に応じて適切な値を選定すればよい。一例として、キャパシタ４２Ａの容量値は５ｐＦ、抵抗４２Ｂの抵抗値は５０ｋΩである。
【００１１】
次に図２および図３（ａ）〜（ｃ）を参照し、本実施形態の動作を説明する。まず、図２に示す時刻ｔ１では、図３（ａ）に示すように、Ｐチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３１ＮがＯＮ、Ｐチャネルトランジスタ３１ＰおよびＮチャネルトランジスタ３２ＮがＯＦＦとなっている。このため、電源ＶＤＤからの電源電流ｉは、Ｐチャネルトランジスタ３２Ｐ、負荷２００およびＮチャネルトランジスタ３１Ｎを直列に介して流れる。ここで、電源電流ｉの経路には、電源ＶＤＤの正極からＰチャネルトランジスタ３２Ｐのソースに至るまでの経路に介在する寄生インダクタンス１２１およびＮチャネルトランジスタ３１Ｎのソースから電源ＶＤＤの負極（＝グランド）に至るまでの経路に介在する寄生インダクタンス１２２が含まれている。
【００１２】
次に図２に示す時刻ｔ２になると、Ｐチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３１ＮがＯＮからＯＦＦになる。ここで、理想的にはＰチャネルトランジスタ３２ＰおよびＮチャネルトランジスタ３１Ｎは同時にＯＦＦとなるが、一般的には両トランジスタがＯＦＦとなるタイミングにずれが生じる。そして、図３（ｂ）に例示するように、Ｐチャネルトランジスタ３２ＰがＯＮの状態においてＮチャネルトランジスタ３１ＮがＯＦＦになると、寄生インダクタンス１２１を経由した電源電流ｉの経路および寄生インダクタンス１２２を経由した電源電流ｉの経路が断たれるので、寄生インダクタンス１２１および１２２の両端に振動性の電圧が誘発される。また、負荷２００が誘導性負荷である場合には、それまでに負荷２００に流れていた電源電流ｉを持続させようとする電圧が負荷２００に誘発されるため、図示のように負荷２００、Ｐチャネルトランジスタ３１Ｐと半導体基板との間に介在する寄生ダイオード３１Ｄ、Ｐチャネルトランジスタ３２Ｐからなるループを振動性の電流が流れる。このため、何ら策を講じないとすると、高電位電源線１１１および低電位電源線１１２間の電圧に大きな振動が生じ、負荷２００に対する出力信号にこの振動に起因したリンギングが現れる。
【００１３】
しかしながら、本実施形態においては、高電位電源線１１１および低電位電源線１１２間の電圧に振動成分が生じ始めると、この振動成分が高域通過フィルタ４２を介してＮチャネルトランジスタ４１のゲートに与えられ、Ｎチャネルトランジスタ４１がＯＮとなる。このため、高電位電源線１１１および低電位電源線１１２間に発生する振動成分に応じた電流がこのＮチャネルトランジスタ４１に流れ、振動成分は大きくなる前に減衰する。従って、負荷２００に対する出力信号中のリンギングは低減されることとなる。なお、Ｄ級増幅器１００では、図３（ａ）に示す状態から図３（ｂ）に示す状態へのスイッチング動作以外にも、各種のスイッチング動作が行われる。しかし、それらの場合にも、寄生インダクタンスや負荷に流れる電流の経路が断たれ、高電位電源線１１１および低電位電源線１１２間の電圧が振動しようとするときには、その電圧の高域成分がＮチャネルトランジスタ４１をＯＮさせるため、リンギングが低減されることとなる。
【００１４】
以上説明したように、本実施形態によれば、Ｄ級増幅器１００の動作速度を犠牲にすることなく、リンギングを低減することができる。なお、以上はあくまでも一例であり、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
（１）上記実施形態では、いわゆるＰチャネルおよびＮチャネルのトランジスタペアを２対用いたブリッジ構成の出力バッファ回路３を有するＤ級増幅器に本発明を適用したが、出力バッファ回路は、図４に示すようなＰチャネルトランジスタ３５およびＮチャネルトランジスタ３６からなる周知の構成のものでもよい。
（２）リンギング低減のためのスイッチとしてＰチャネルトランジスタを用いてもよい。図５は、その例を示すものである。この例において、Ｐチャネルトランジスタ４３は、ソースが高電位電源線１１１に、ドレインが低電位電源線１１２に接続されている。高域通過フィルタ４４は、抵抗４４Ａおよびキャパシタ４４Ｂを高電位電源線１１１および低電位電源線１１２間に直列に介挿してなるものであり、抵抗４４Ａの両端の電圧をゲート−ソース間電圧としてＰチャネルトランジスタ４３に供給する。この態様においても、上記実施形態と同様な効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】この発明の一実施形態であるＤ級増幅器の構成を示す回路図である。
【図２】同実施形態における各部の波形を示す波形図である。
【図３】同実施形態の動作を示す図である。
【図４】出力バッファ回路の他の構成例を示す回路図である。
【図５】リンギング低減回路の他の構成例を示す回路図である。
【符号の説明】
【００１６】
１００……Ｄ級増幅器、１１１……高電位電源線、１１２……低電位電源線、４……リンギング低減回路、４１……Ｎチャネルトランジスタ、４２，４４……高域通過フィルタ、４３……Ｐチャネルトランジスタ。
【図１】
2007258990.tif 000003
【図２】
2007258990.tif 000004
【図３】
2007258990.tif 000005
【図４】
2007258990.tif 000006
【図５】
2007258990.tif 000007