(57)【要約】【課題】プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供する。【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が、前記貫通孔２４内に埋め込まれたプラグ導電層２２と、該プラグ導電層２２上に埋め込まれた第２導電膜２１と、前記第２導電膜２１の表面部２１ａに形成されたアモルファス層とを有しており、前記プラグ２０表面のアモルファス層上に窒化チタン層１２が形成されている構成である。【選択図】図１
2007324166.tif 000002
【特許請求の範囲】
【請求項１】
基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、
前記プラグが、前記貫通孔内に埋め込まれたプラグ導電層と、該プラグ導電層の表面部に形成されたアモルファス層とを有しており、前記プラグ表面のアモルファス層上に導電膜が形成されていることを特徴とする半導体装置。
【請求項２】
基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、
前記プラグが、前記貫通孔内に第１導電膜を埋め込んでなるプラグ導電層と、該プラグ導電層上に形成されたリセス内に埋め込まれた第２導電膜とを有しており、前記プラグ表面のアモルファス層上に第３導電膜が形成されていることを特徴とする半導体装置。
【請求項３】
前記第２導電膜が、チタン窒化物膜又はチタン合金窒化物膜であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記アモルファス層上に形成された前記導電膜又は前記第３導電膜が、チタン膜又はチタン化合物膜であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、
前記基板上の前記層間絶縁膜に前記貫通孔を形成する工程と、
前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する工程と、
前記プラグ導電層上に形成されたリセスを含む前記層間絶縁膜上に第２導電膜を形成する工程と、
前記層間絶縁膜上の前記第２導電膜にＣＭＰ処理を施して前記リセス内に前記第２導電膜を埋め込むとともに、当該第２導電膜の表面部にアモルファス層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記第２導電膜として、チタン窒化物膜又はチタン合金窒化物膜を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２導電膜のＣＭＰ処理において、前記第２導電膜の表面を酸化させることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２導電膜及び前記層間絶縁膜に対して、水素と窒素との結合を分子構造中に有するガスのプラズマを励起して照射する工程と、前記第２導電膜表面のアモルファス層を含む前記層間絶縁膜に対して、自己配向性を有する物質からなる自己配向層を形成する工程とを有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記自己配向層として、ｃ軸配向のチタン層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記チタン層を形成した後、窒素雰囲気下での加熱処理により前記チタン層の窒化処理を施すことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。例えば特許文献１には、上記１Ｔ／１Ｃ型（スタック型）の強誘電体メモリ装置においてメモリ特性や信頼性を低下させ得るタングステンプラグの酸化を防止するために、タングステンプラグとキャパシタとの接点（コンタクト領域）やキャパシタの電極の側壁に拡散防止層を設けることが記載されている。
【特許文献１】特開２００４−１７２３３０号公報
【特許文献２】特開２００４−３１５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、スタック型の強誘電体メモリ装置においては、プラグ形成領域を含む基板上の領域にキャパシタが形成されるため、良好な特性のキャパシタを作製するには、キャパシタ形成面（プラグ表面とその周辺の層間絶縁膜の表面）における平坦性は極めて重要である。例えば特許文献１では、かかる平坦化処理についてタングステンプラグを形成した後にＣＭＰ（Chemical Mechanical Polishing）処理やエッチバック処理を施すことが記載されているが、良好な平坦面を得ようとするとプロセスマージンがほとんどなく量産には不向きである。また、タングステンプラグの表面は結晶粒が大きいために凹凸が生じやすく、タングステンプラグ表面に形成される層の結晶配向を向上させるのが困難であるという問題もある。
【０００４】
本発明は、上記従来技術の問題点に鑑み成されたものであって、プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供することを目的とする。また、キャパシタ等のデバイスを構成する各層の結晶配向性を向上させることができる半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、上記課題を解決するために、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、前記プラグが、前記貫通孔内に埋め込まれたプラグ導電層と、該プラグ導電層の表面部に形成されたアモルファス層とを有しており、前記プラグ表面のアモルファス層上に導電膜が形成されていることを特徴とする。
この構成によれば、前記プラグ導電層の表面部にアモルファス層を形成し、かかるアモルファス層上に導電膜を形成するので、前記アモルファス層によってプラグ導電層の結晶配向の影響が断ち切られ、プラグ導電層の配向に依存しない結晶配向性を有する導電膜を形成することができる。従って、当該導電膜を利用してデバイスを形成することで、当該デバイスを構成する各層について優れた結晶配向性が得られ、高性能のデバイスを得ることができる。
【０００６】
また本発明の半導体装置は、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、前記プラグが、前記貫通孔内に第１導電膜を埋め込んでなるプラグ導電層と、該プラグ導電層上に形成されたリセス内に埋め込まれた第２導電膜とを有しており、前記プラグ表面のアモルファス層上に第３導電膜が形成されていることを特徴とする。
前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する場合に、プラグ導電層の表面が層間絶縁膜の表面よりも貫通孔の内側に形成されてリセスと呼ばれる凹部がプラグ導電層上に形成されることがある。このようなリセスを有するプラグ導電層上に直接導電膜を形成したのでは、リセスの段差によって所望の結晶配向を得られなくなるおそれがある。そこで本発明では、前記リセス内に第２導電膜を埋め込んでプラグ表面を平坦化し、プラグ上に形成される導電膜の結晶配向性を向上させることを可能にしている。そして、上記第２導電膜の表面部にはアモルファス層が形成されているため、プラグ導電層及び第２導電膜の配向状態の影響を前記アモルファス層によって断ち切ることができ、これによりプラグ上に形成される導電膜についても良好な結晶配向性を得ることができる。
【０００７】
本発明の半導体装置は、前記第２導電膜が、チタン窒化物膜又はチタン合金窒化物膜であることを特徴とする。この構成によれば、プラグと層間絶縁膜との表面において優れた平坦性を得ることができる。
【０００８】
本発明の半導体装置は、前記第３導電膜が、チタン膜又はチタン化合物膜であることを特徴とする。この構成によれば、前記第３導電膜を自己配向層として形成することができるので、上記アモルファス層の作用と相まって所望の結晶配向性を容易に得ることができ、デバイスの高性能化に寄与する構成となる。
【０００９】
本発明の半導体装置の製造方法は、上記課題を解決するために、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、前記基板上の前記層間絶縁膜に前記貫通孔を形成する工程と、前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する工程と、前記プラグ導電層上に形成されたリセスを含む前記層間絶縁膜上に第２導電膜を形成する工程と、前記層間絶縁膜上の前記第２導電膜にＣＭＰ処理を施して前記リセス内に前記第２導電膜を埋め込むとともに、当該第２導電膜の表面部にアモルファス層を形成する工程と、を有することを特徴とする。
この製造方法によれば、貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成した後、第２導電膜を成膜し、ＣＭＰ処理により平坦化することでプラグ導電層上のリセスに対して第２導電膜を埋め込むようにしており、第１導電膜を貫通孔に埋め込むために実施することで、層間絶縁膜表面における良好な平坦性を得ることができ、第２導電膜を含む領域に形成される薄膜について、形成面の凹凸（段差）に起因する結晶配向の乱れが生じるのを効果的に防止できる。また、第２導電膜のＣＭＰ処理に際して第２導電膜表面にアモルファス層を形成するので、第２導電膜の結晶配向が前記薄膜の結晶配向に影響を及ぼすのを防止でき、より良好な結晶配向性を有する薄膜を形成することができる。従って、上記プラグ導電層及び第２導電膜上にキャパシタを形成するならば、キャパシタを構成する各層について極めて良好な結晶配向性を得ることができる。
【００１０】
また本発明の半導体装置の製造方法は、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、前記基板上の前記層間絶縁膜に前記貫通孔を形成する工程と、前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する工程と、前記プラグ導電層上に形成されたリセスを含む前記層間絶縁膜上に第２導電膜を形成する工程と、前記層間絶縁膜上の前記第２導電膜にＣＭＰ処理を施して前記リセス内に前記第２導電膜を埋め込む工程と、前記第２導電膜及び前記層間絶縁膜の表面に逆スパッタ処理を施すことで前記第２導電膜の表面部にアモルファス層を形成する工程と、を有することを特徴とする。すなわち、前記アモルファス層の形成工程としては、逆スパッタ処理を用いることもできる。
【００１１】
前記第２導電膜として、チタン窒化物膜又はチタン合金窒化物膜を形成することが好ましい。また、前記第２導電膜を構成するチタン窒化物としては、ＴｉＮを用いることが好ましく、チタン合金窒化物としてはＴｉＡｌＮを用いることが好ましい。これらの材料を用いて第２導電膜を形成することで、プラグ導電層上のリセスの平坦化を容易かつ高精度に行うことが可能である。
【００１２】
本発明の半導体装置装置の製造方法では、前記第２導電膜のＣＭＰ処理において、前記第２導電膜の表面を酸化させることが好ましい。このような製造方法とすることで、第２導電膜に対して表面改質処理を施す際に、表面改質処理を有効に機能させやすくなる。
【００１３】
本発明の半導体装置の製造方法では、前記第２導電膜及び前記層間絶縁膜に対して、水素と窒素との結合を分子構造中に有するガスのプラズマを励起して照射する工程と、前記第２導電膜表面のアモルファス層を含む前記層間絶縁膜に対して、自己配向性を有する物質からなる自己配向層を形成する工程とを有することが好ましい。本発明に係る製造方法では、前記第２導電膜の表面部はＣＭＰ処理によってアモルファス層となっており、また酸化されているため、上記アンモニアガスのプラズマを励起して照射する工程によって、当該表面部の酸素原子に対して窒素原子及び水素原子が結合したＯ−Ｎ−Ｈ結合が形成されるようになる。そのため、その後の工程で自己配向性層を形成する際に、自己配向性を有する物質と前記酸素原子とが結合するのを阻害することができ、前記物質のマイグレーションを促進して良好は自己配向性を機能させることができる。これにより、極めて良好な結晶配向性を有する自己配向層を形成することができ、かかる自己配向層上にキャパシタ等のデバイスの構成層を形成するならば、各構成層について優れた結晶配向性を有するデバイスを製造することができる。
【００１４】
本発明の半導体装置の製造方法では、前記自己配向層として、ｃ軸配向のチタン層を形成することが好ましい。かかる製造方法によれば、キャパシタ等のデバイスの構成層について好ましい結晶配向性を得ることができる。
【００１５】
本発明の製造方法では、前記チタン層を形成した後、窒素雰囲気下での加熱処理により前記チタン層の窒化処理を施すことが好ましい。このような製造方法とすることで、チタン層をあらかじめ窒化させることによる耐酸化性の向上効果と、ＣＭＰ処理によって酸化されている第２導電膜表面部のコンタクト抵抗を改善する効果とを得ることができ、電気的特性並びに信頼性に優れるデバイスを形成し得る半導体装置となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。
【００１７】
（半導体装置）
図１は、本発明の一実施の形態の半導体装置（強誘電体メモリ装置）１００を模式的に示す断面図である。図１に示すように、半導体装置１００は、強誘電体キャパシタ３０と、プラグ２０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを備えて構成されている。なお、本実施形態においては、１Ｔ／１Ｃ型（１トランジスタ／１キャパシタ型）のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
【００１８】
スイッチングトランジスタ１８は、ゲート絶縁膜１１と、ゲート絶縁膜１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１不純物領域１７及び第２不純物領域１９とを備えている。強誘電体キャパシタ３０は、窒化チタン層１２と、窒化チタン層１２上に形成されたバリア層１４と、バリア層１４上に形成された第１電極３２と、第１電極３２上に形成された強誘電体層３４と、強誘電体層３４上に形成された第２電極３６とを備えている。
【００１９】
スイッチングトランジスタ１８と強誘電体キャパシタ３０とを電気的に接続するプラグ２０は、スイッチングトランジスタ１８を覆う層間絶縁膜２６を貫通して形成された貫通孔２４の内部に形成されており、スイッチングトランジスタ１８の第２不純物領域１９と強誘電体キャパシタ３０の窒化チタン層１２との間に介挿されている。プラグ２０は、貫通孔２４内に設けられた第１下地層２２ａと、第１下地層２２ａ上に形成された第２下地層２２ｂと、第２下地層２２ｂに囲まれる孔部に、例えば、タングステン，モリブデン，タンタル，チタン，ニッケルなどからなる第１導電膜を充填して形成されたプラグ導電層２２と、プラグ導電層２２の強誘電体キャパシタ３０側を覆って形成された第２導電膜２１とを備えている。プラグ導電層２２は、上記に挙げた金属材料のうちでもタングステンを用いて形成することが好ましい。
【００２０】
本発明に係る半導体装置では、プラグ導電層２２の図示上面が層間絶縁膜２６の表面よりも貫通孔２４の内部側に位置しており、プラグ導電層２２上にいわゆるリセスが形成されている。そして、プラグ導電層２２を覆うようにして前記リセス内に形成された第２導電膜２１によって、プラグ２０の表面と層間絶縁膜２６の表面との境界を平坦に調整されたものとなっている。第２導電膜２１は、チタン窒化物又はチタン合金窒化物からなる導電膜であり、具体的には、ＴｉＮ、ＴｉＡｌＮ等により形成することができる。本発明では、これらの材料を用いて第２導電膜を形成することで、プラグ２０の形成領域の層間絶縁膜２６表面について良好な平坦性が得られるようになっている。
【００２１】
また、前記第２導電膜２１の表面部２１ａには、アモルファス層が形成されており、当該アモルファス層上に窒化チタン層１２が形成されている。このように表面部２１ａにアモルファス層が形成されていることで、タングステン等からなるプラグ導電層２２の結晶配向、及びチタン化合物からなる第２導電膜２１の結晶配向の影響が窒化チタン層１２の結晶配向性に及ぶのを効果的に防止し、窒化チタン層１２について所望の結晶配向性を得ることができるようになっている。
【００２２】
第２導電膜２１上を含む層間絶縁膜２６上の領域に形成された窒化チタン層（第３導電膜）１２は、少なくとも一部がプラグ２０上に設けられている。窒化チタン層１２は結晶質であり、かつ、（１１１）配向を有するものとされている。窒化チタン層１２は、Ｔｉ膜を窒化処理することで形成することができ、ＴｉＮからなるものとすることもできる。窒化チタン層１２の形成方法については後述する。窒化チタン層１２の膜厚は５ｎｍ〜２０ｎｍであるのが好ましい。
【００２３】
バリア層１４は、導電性を有し、かつ、酸素バリア性を有する材料からなるものであれば特に限定されない。バリア層１４の形成材料としては、例えば、ＴｉＡｌＮ，ＴｉＡｌ，ＴｉＳｉＮ，ＴｉＮ，ＴａＮ，ＴａＳｉＮを挙げることができ、これらのうちでもＴｉＡｌＮを用いることがより好ましい。バリア層１４がＴｉＡｌＮからなる場合、バリア層１４におけるチタン，アルミニウム，窒素の組成（原子比）は、バリア層１４の組成を化学式Ｔｉ（１−ｘ）ＡｌｘＮｙで表すとき、０＜ｘ≦０．３であり、かつ、０＜ｙであるのがより好ましい。
【００２４】
バリア層１４は、結晶質の薄膜とすることが好ましく、（１１１）配向を有する多結晶膜ないし単結晶膜とすることが好ましい。バリア層１４の結晶配向を（１１１）配向とすることにより、バリア層１４上に、バリア層１４の結晶配向を反映した結晶配向（（１１１）配向）を有する第１電極３２を形成することができるからである。バリア層１４の膜厚は少なくとも２０ｎｍであることが好ましく、例えば、１００〜２００ｎｍであることがより好ましい。成膜時にバリア層１４の結晶配向を反映した結晶配向を有する第１電極３２をバリア層１４上に良好に形成するためである。
【００２５】
第１電極３２は、白金、ルテニウム、ロジウム、パラジウム、オスミウム、及びイリジウムから選ばれる少なくとも１種の金属材料を用いて形成することができる。さらに、白金またはイリジウムからなるものとすることが好ましく、イリジウムからなるものとすることがより好ましい。第１電極３２は、上記金属材料の単層膜でもあってもよく、複数の金属膜を積層した多層膜であってもよい。第１電極３２は、バリア層１４上にエピタキシャル成長した結晶質の薄膜であることが好ましい。また、第１電極３２上に形成される強誘電体層３４も、第１電極３２上にエピタキシャル成長したものとするのがよい。
【００２６】
例えば、バリア層１４が立方晶系に属し、その結晶配向が（１１１）配向である場合、あるいはバリア層１４が六方晶系に属し、その結晶配向が（００１）配向である場合、第１電極３２の結晶配向が（１１１）配向であることが好ましい。この構成によれば、第１電極３２上に強誘電体層３４を形成する際に、強誘電体層３４の結晶配向を（１１１）配向にすることが容易になる。
【００２７】
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されるペロブスカイト型の結晶構造を有するものとすることが好ましい。ＡはＰｂを含み、Ｐｂの一部をＬａに置換したものであってもよい。Ｂは、Ｚｒ又はＴｉである。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃａ、Ｓｒ、及びＭｇから選ばれる少なくとも１つの金属元素である。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）が挙げられる。これらのうちでも、強誘電体層３４の材料としてはＰＺＴが好ましく、この場合、素子の信頼性の観点から、第１電極３２はイリジウムであるのがより好ましい。
【００２８】
強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量をジルコニウムの含有量より多くすることが好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となる。この場合、ｃ軸と直交するａ軸配向成分が同時に存在するため、ＰＺＴをｃ軸配向させたときは、このａ軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸を基板法線から一定の角度だけずらした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。
【００２９】
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料により形成することができ、あるいは、アルミニウム，銀，ニッケル等を用いることもできる。第２電極３６は、上記に例示した金属材料の単層膜でもよいし、または複数の金属膜を積層した多層膜であってもよい。第２電極３６は、白金の単層膜、あるいはイリジウムオキサイド膜とイリジウム膜との積層膜とすることが好ましい。
【００３０】
本実施の形態の半導体装置１００においては、プラグ２０の強誘電体キャパシタ３０側に第２導電膜２１を形成して強誘電体キャパシタ３０が形成される層間絶縁膜２６及びプラグ２０の表面を平坦化しているので、プラグ２０とその周囲の層間絶縁膜２６との段差に起因する第１電極３２、強誘電体層３４等の結晶配向性の低下を効果的に防止することができ、結晶配向性に優れた高品質の強誘電体キャパシタ３０を具備した強誘電体メモリを構成することができる。
【００３１】
また、詳細は後述するが、プラグ２０の形成工程において第２導電膜２１の表面部２１ａにアモルファス層を形成していることで、当該アモルファス層によって下層側のプラグ導電層２２の結晶構造が上層側の強誘電体キャパシタ３０を構成する各層の結晶構造に反影されないようにしているため、プラグ２０表面と層間絶縁膜２６表面との材質の差異に起因する第１電極３２，強誘電体層３４の結晶配向性の低下も防止することができる。さらに、強誘電体キャパシタ３０の第１電極３２が窒化チタン層１２及びバリア層１４を介してプラグ２０上に設けられているため、より良好に下層（プラグ２０）の結晶構造が反映されていない第１電極３２及び強誘電体層３４を形成可能になっている。
【００３２】
強誘電体キャパシタ３０の第１電極３２がプラグ２０のプラグ導電層２２上に直接配置されている場合を仮に想定する。この場合、プラグ導電層２２が、結晶性が高い材料からなる場合、プラグ導電層２２の結晶配向が第１電極３２の結晶配向に影響を及ぼすことがある。例えば、プラグ２０のプラグ導電層２２がタングステンからなる場合、タングステンは結晶性が高いため、このタングステンからなるプラグ導電層２２上に第１電極３２が直接設けられると、プラグ導電層２２の結晶構造が第１電極３２の結晶構造に影響を及ぼし、第１電極３２を所望の結晶構造にすることが困難となる。さらに、第１電極３２上には強誘電体層３４が設けられているため、第１電極３２の結晶配向が、強誘電体層３４の結晶配向に影響を及ぼすことがある。そして、強誘電体層３４の結晶配向は第１電極３２の結晶配向を反映しているため、望まない方向に分極が生じる結果、強誘電体キャパシタ３０のヒステリシス特性が低下することがある。
【００３３】
これに対して、本実施の形態の強誘電体キャパシタ３０によれば、プラグ２０の強誘電体キャパシタ３０との接点部側に第２導電膜２１が設けられ、さらに第２導電膜２１の表面部２１ａにアモルファス層が形成されていることにより、プラグ２０のプラグ導電層２２の結晶配向が、第１電極３２及び強誘電体層３４の結晶配向に反映されるのを防止することができる。さらにまた、第１電極３２は、窒化チタン層１２及びバリア層１４を介してプラグ２０上に設けられているので、プラグ導電層２２の結晶配向は第１電極３２により影響しにくくなっている。これにより、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
【００３４】
なお、プラグ２０の断面積が同じである場合、強誘電体キャパシタ３０の平面面積が小さくなるほど、プラグ２０の断面積に対する強誘電体キャパシタ３０の平面面積の割合が小さくなるため、プラグ導電層２２の結晶配向に起因して、第１電極３２及び強誘電体層３４に及ぶ結晶配向の問題はより深刻化する。これに対して、本実施の強誘電体キャパシタ３０によれば、上述した理由により、強誘電体キャパシタ３０がより微細化された場合においても、ヒステリシス特性の低下を防止することができる点で有用である。
【００３５】
また、本発明の強誘電体キャパシタ３０によれば、結晶質のバリア層１４の上方に第１電極３２が設けられている。これにより、バリア層１４上に設けられる第１電極３２の結晶配向性を高めることができる。その結果、第１電極３２上に、結晶配向性に優れた強誘電体層３４を設けることができるため、ヒステリシス特性に優れている。
【００３６】
特に、上述したように、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。本実施の形態の強誘電体キャパシタ３０によれば、結晶配向が（１１１）配向を有するバリア層１４が設けられていることにより、第１電極３２及び強誘電体層３４の結晶配向を（１１１）配向にすることが容易である。これにより、本実施の形態の強誘電体キャパシタ３０はヒステリシス特性に優れている。
【００３７】
（半導体装置の製造方法）
次に、上記実施形態に係る半導体装置の製造方法について図面を参照しつつ説明する。
図２（ａ）〜図２（ｄ）、及び図３（ａ）〜図３（ｃ）は、それぞれ図１の半導体装置１００の製造工程の一例を模式的に示す断面図である。なお、図２及び図３では、図１の半導体装置１００のうちスイッチングトランジスタ１８を簡略化して示している。
【００３８】
本実施形態の半導体装置１００の製造方法は、以下の工程Ｓ１〜Ｓ６を有している。
（Ｓ１）基板１０上に形成した層間絶縁膜２６に貫通孔２４を形成する工程。（Ｓ２）貫通孔２４内を含む層間絶縁膜２６上に第１導電膜を形成し、層間絶縁膜２６上の第１導電膜を除去することで貫通孔２４内に埋め込まれたプラグ導電層２２を形成する工程。（Ｓ３）プラグ導電層２２上のリセスを含む層間絶縁膜２６上に第２導電膜を形成する工程。（Ｓ４）層間絶縁膜２６上の第２導電膜をＣＭＰ（Chemical Mechanical Polishing）処理により除去してプラグ導電層２２上のリセス内に第２導電膜を埋め込み、プラグ２０の形成領域を含む層間絶縁膜２６の上面を平坦化する工程。（Ｓ５）プラグ２０上にチタン層を形成し、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層を窒化チタン層１２に変換する工程。（Ｓ６）窒化チタン層１２上にバリア層１４、第１電極３２、強誘電体層３４、第２電極３６を積層して形成する工程。
【００３９】
まず、半導体基板１０にスイッチングトランジスタ１８を形成する（図１参照）。次に、例えば常圧又は減圧ＣＶＤ法により、ＴＥＯＳ（テトラエチルオルソシリケート）、ＢＰＳＧ（ボロンリンシリケートガラス）、ＮＳＧ（ノンドープトシリケートガラス）等の酸化膜を形成する。このとき、前記酸化膜の膜厚が１μｍ程度以上であればスイッチングトランジスタ１８上を十分に被覆することができる。続いて、ＣＭＰ処理により前記酸化膜の表面を平坦化することで層間絶縁膜２６を形成することができる。その後、例えばフォトリソグラフィ法及びドライエッチング法を用いて層間絶縁膜２６に貫通孔２４を形成する。
【００４０】
次に、貫通孔２４が形成された層間絶縁膜２６上にスパッタ法等を用いて第１下地層２２ａとしてのチタン膜、及び第２下地層２２ｂとしての窒化チタン膜を積層し、さらに第１導電膜としてのタングステン膜を形成する。次に、ＣＭＰ処理により層間絶縁膜２６上の第１下地層２２ａ、第２下地層２２ｂ、及び第１導電膜を除去することで、図２（ａ）に示すように貫通孔２４内に第１下地層２２ａ、第２下地層２２ｂを介して第１導電膜を埋め込んでなるプラグ導電層２２を形成する。このとき、上記ＣＭＰ処理によってプラグ導電層２２上に深さ３０ｎｍ程度の凹部からなるリセス２４ａが形成されている。
【００４１】
次に、図２（ｂ）に示すように、層間絶縁膜２６上にチタン窒化物又はチタン合金窒化物、例えばＴｉＮ又はＴｉＡｌＮからなる第２導電膜１２１をスパッタ法等により形成する。成膜時の第２導電膜１２１の膜厚は、１００ｎｍ〜５００ｎｍ程度である。次いで、ＣＭＰ処理により層間絶縁膜２６上の第２導電膜１２１を除去し、図２（ｃ）に示すように、リセス２４ａ内に第２導電膜２１が埋め込まれた状態とする。このようにして、貫通孔２４内に埋め込まれた第１下地層２２ａ、第２下地層２２ｂ、プラグ導電層２２と、リセス２４ａに埋め込まれたチタン窒化物又はチタン合金窒化物からなる第２導電膜２１とを備えたプラグ２０を形成する。このようにリセス２４ａ内に第２導電膜２１を埋め込むことで、プラグ２０の図示上面を層間絶縁膜２６の表面に対して面一にすることができ、後段の工程で強誘電体キャパシタ３０が形成される基板上の領域を良好に平坦化することができる。
【００４２】
また本発明に係る製造方法では、上記第２導電膜１２１のＣＭＰ処理に際して、リセス２４ａ内に埋め込まれた第２導電膜の表面が酸化されるよう、酸性のスラリーを用いる。このようなスラリーとしては、金属膜研磨用のスラリーに酸化剤として添加する過酸化水素（Ｈ２Ｏ２）の添加量を通常の２倍程度加えて調製したものを用いることができる。そして、このような酸性スラリーを用いたＣＭＰ処理によって、図２（ｃ）に示すように第２導電膜２１の表面部２１ａ（深さ数ｎｍ以下の部分）に、チタン窒化物又はチタン合金窒化物が部分的に酸化された弱酸化層が形成される。なお、表面部２１ａを構成する層をここでは便宜的に弱酸化層と呼んでいるが、これは、酸性スラリーを用いたＣＭＰ処理によって第２導電膜２１最表面のチタン窒化物やチタン合金窒化物の結晶構造が乱され、最表面の構成元素の一部に酸素原子が結合している状態を表したものである。従って、第２導電膜２１を構成するチタンやアルミニウム等の酸化物により第２導電膜２１の表面が覆われているのではないため、第２導電膜２１とその上面に形成される窒化チタン層１２とが絶縁されることはない。
【００４３】
また、表面部２１ａでは、第２導電膜２１の結晶構造が乱されてアモルファス層を形成しており、一般にアモルファス層は下地の結晶配向の影響を断ち切る作用を奏するため、当該第２導電膜２１においてもプラグ導電層２２を構成するタングステンの結晶配向を上記表面部２１ａで断ち切ることができ、後段の工程で第２導電膜２１上に形成する薄膜の配向状態がプラグ導電層２２ないし第２導電膜２１の影響を受けることはなくなる。
【００４４】
なお、表面部２１ａにおけるアモルファス層の形成をより確実なものとするために、第２導電膜１２１のＣＭＰ処理の後に、さらに第２導電膜２１に対する逆スパッタ処理を実施してもよい。例えばアルゴンガスを励起したＲＦプラズマを第２導電膜２１及び層間絶縁膜２６の表面に対して照射することで、容易に表面部２１ａにアモルファス層を形成することができる。
【００４５】
次に、図２（ｄ）に示すように、プラグ２０を含む層間絶縁膜２６上の領域に、ＮＨ３プラズマ処理を施す。ＮＨ３プラズマ処理とは、アンモニアガスのプラズマをプラグ２０表面（表面部２１ａ）及び層間絶縁膜２６の表面に照射することで、当該表面を改質する処理である。このような表面改質処理を行うことで、シリコン酸化物からなる層間絶縁膜２６上のみならず、プラグ２０上においても自己配向性の材料を成膜することで自己配向層を形成することができる。本実施形態の場合、自己配向層としてチタン層を形成し、これを窒化処理することで、高度に配向した窒化チタン層１２を得る。
上記工程におけるＮＨ３ プラズマ処理の条件として、例えば、チャンバ内に導入されるＮＨ３ のガス流量を３５０ｓｃｃｍ、チャンバ内の圧力を１Ｔｏｒｒ、基板温度を４００℃、基板に供給される１３．５６ＭＨｚ の高周波電源のパワーを１００Ｗ、プラズマ発生領域に供給される３５０ｋＨｚの高周波電源のパワーを５５Ｗ、電極と半導体基板１０との距離を３５０ｍｉｌｓ、プラズマ照射時間を６０秒に設定する。
【００４６】
次に、図３（ａ）に示すように、ＮＨ３プラズマ処理により表面改質されたプラグ２０及び層間絶縁膜２６上に、スパッタ法等により厚さ２０ｎｍ程度のチタン層（自己配向層）１２ａを形成する。チタン層１２ａの膜厚は、当該チタン層１２ａを窒化処理してなる窒化チタン層１２上に形成されるバリア層１４の配向制御を良好なものとするため、５ｎｍ〜２０ｎｍとすることが好ましい。チタン層１２ａの膜厚が５ｎｍ未満であると、バリア層１４を（１１１）配向に制御するのが困難となり、一方、チタン層１２ａの膜厚が２０ｎｍを超えると、後述する工程において、チタン層１２ａの窒化が進行しにくくなる。
【００４７】
本実施形態では、先のＮＨ３プラズマ処理によって自己配向性材料であるチタンが層間絶縁膜２６上及び第２導電膜２１上でｃ軸配向するようになり、（００２）配向のチタン層１２ａを得ることができる。ところで、ＮＨ３プラズマ処理を行わずにチタン層の成膜を行うと、層間絶縁膜２６上においても良好な結晶配向性が得られないことがわかっている。これは、チタンが酸素原子と結びつきやすいため、何ら表面改質処理をしない状態で成膜するとシリコン酸化物である層間絶縁膜２６表面の酸素原子と容易に結合し、チタン結晶の配向軸がｃ軸からずれた状態で結晶成長が生じるためであると考えられる。
【００４８】
一方、ＮＨ３プラズマ処理を施すことで、層間絶縁膜２６上に（００２）配向のチタン層１２ａを容易に得られるようになる。これは、ＮＨ３プラズマ処理を行うことで、層間絶縁膜２６を構成するシリコン酸化物の表面部に露出している酸素原子（Ｏ）に対してＮＨ３由来のＮＨｘ基が結合し、層間絶縁膜２６の表面にＯ−Ｎ−Ｈ結合を形成するためであると考えられる。そして、チタンと結合しやすい表面の酸素原子に対して窒素原子及び水素原子を結合させて層間絶縁膜２６とチタンとの反応性を低下させることができ、これにより表面に飛来したチタンのマイグレーションが促進され、その結果基板に対して垂直方向にチタン結晶のｃ軸を配向させることができるのであると考えられる。
【００４９】
上述したようにＮＨ３プラズマ処理は、シリコン酸化物膜上にチタン等を配向させるのに極めて有効であるが、本実施形態の場合、第２導電膜２１の表面部２１ａがＣＭＰ処理の際に酸化されて弱酸化層を形成しているため、当該表面部２１ａについても酸素原子を多く含んだものとなっている。そのため、表面部２１ａにおいても上述したＮＨ３プラズマ処理が有効に機能する。そして、先に記載の第２導電膜２１によるリセス２４ａの平坦化作用と、アモルファス状の表面部２１ａによるプラグ導電層２２及び第２導電膜２１の結晶配向の影響遮断作用と、上記ＮＨ３プラズマ処理によるチタンマイグレーションの促進作用とにより、第２導電膜２１上においても極めて良好に（００２）配向したチタン層１２ａを得ることができる。
従って、本実施形態の製造方法によれば、層間絶縁膜２６及びプラグ２０上の全面で（００２）配向のチタン層１２ａを形成することができる。
【００５０】
次に、図３（ｂ）に示すように、窒素雰囲気下でＲＴＡ（Rapid Thermal Annealing）処理によりチタン層１２ａを窒化処理して窒化チタン層１２を得る。ＲＴＡ処理の条件としては例えば６５０℃、２分間である。この窒化処理には以下の２つの効果がある。第一に、強誘電体キャパシタ３０を形成した後の酸素雰囲気下での加熱処理（回復アニール処理）によってこのチタン層が酸化されるのを、本工程のＲＴＡ処理によりあらかじめ窒化しておくことで防止することができる。第二に、第２導電膜２１の表面部２１ａが、先のＣＭＰ処理でアモルファス状の弱酸化層となっているため、この表面部２１ａに起因して強誘電体キャパシタ３０とプラグ２０とのコンタクト抵抗が上昇するおそれがある。これに対してＲＴＡ処理を行うことで、チタン層１２ａの窒化と同時にチタン層１２ａから表面部２１ａへチタンを拡散させることができるので、第２導電膜２１と窒化チタン層１２とをオーミック接続することができる。
【００５１】
次に、図３（ｃ）に示すように、窒化チタン層１２上にさらに強誘電体キャパシタ３０の構成層を順次積層し、当該積層膜をパターニングすることで本発明に係る半導体装置１００を製造することができる。バリア層１４以降の製造工程について、以下に簡単に説明する。
【００５２】
窒化チタン層１２上には、スパッタ法やＣＶＤ法を用いて、先に記載のＴｉＡｌＮ等からなるバリア層１４を形成する。本実施形態では窒化チタン層１２が良好な（００２）配向を呈するものであるため、かかるバリア層１４について（１１１）配向にエピタキシャル成長したＴｉＡｌＮ膜を形成することができる。
次いで、バリア層１４上に、スパッタ法等を用いて例えば膜厚１００ｎｍのイリジウム膜を成膜することで、第１電極３２を形成する。本実施形態では、バリア層１４が良好な（１１１）配向を呈するものであるため、第１電極３２についても良好な（１１１）配向のイリジウム膜を得ることができる。
【００５３】
次いで、第１電極３２上に、スピンオン法，スパッタリング法，ＭＯＣＶＤ法等を用いて例えば膜厚１００ｎｍのＰＺＴ膜を形成することで、強誘電体層３４を形成する。上述したように第１電極３２のイリジウム膜が良好な（１１１）配向を呈するものであるため、強誘電体層３４についても良好な（１１１）配向のＰＺＴ膜を得ることができる。ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向は（１１１）配向であるのが好ましい。よって、バリア層１４の結晶配向を（１１１）配向にすることにより、第１電極３２及び強誘電体層３４ともに（１１１）配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
【００５４】
次いで、強誘電体層３４上に、例えば膜厚１００ｎｍのイリジウムオキサイド膜と膜厚１００ｎｍのイリジウム膜との積層膜からなる第２電極３６を形成する。第２電極３６の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。
以上の各層の成膜が終了したならば、所定のパターンのレジスト層を第２電極３６上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ３０を含む半導体装置１００が得られる（図１参照）。この半導体装置１００に含まれる強誘電体キャパシタ３０は、バリア層１４上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する。
【００５５】
なお、半導体装置１００についてさらに第２電極３６への導電接続構造を形成する場合には、さらに以下のような工程を行えばよい。
まず、基板１０上に形成された強誘電体キャパシタ３０を覆う水素バリア膜を、スパッタ法ないしＡＬＤ（Atomic Layer Deposition）法を用いてアルミニウム酸化物（ＡｌＯｘ）を成膜することで形成する。次いで、かかる水素バリア膜を覆う層間絶縁膜を、ＰＥ−ＴＥＯＳやＨＤＰ（高密度プラズマＣＶＤ）を用いてシリコン酸化物膜を成膜することにより形成し、形成したシリコン酸化物膜の表面をＣＭＰ処理により平坦化する。上記層間絶縁膜を形成したならば、フォトリソグラフィ法及びドライエッチング法により層間絶縁膜及び水素バリア膜を貫通して上記第２電極３６に達する貫通孔を形成し、かかる貫通孔内にプラグ２０と同様の形成方法で、第１下地層及び第２下地層並びにプラグ導電層を形成することで、強誘電体キャパシタ３０にコンタクトするプラグを形成することができる。
【００５６】
以上説明したように、本態様の半導体装置１００の製造方法によれば、以下の作用効果を有する。
まず、貫通孔２４内にプラグ導電層２２を埋め込んだときに形成されるリセス２４ａにチタン窒化物又はチタン合金窒化物からなる第２導電膜２１を埋め込むことで、窒化チタン層１２が形成される面を良好に平坦化することができ、基板上の凹凸に起因して生じる強誘電体キャパシタ３０の構成層の結晶配向性の低下を防止することができる。
また、本実施形態の製造方法では、上記第２導電膜２１をリセス２４ａに埋め込むに際してのＣＭＰ処理において、酸性スラリーを用いることで、第２導電膜２１の表面部２１ａについてアモルファス状の弱酸化層を形成している。そして、表面部２１ａがアモルファス状であることにより下層側のプラグ導電層２２や第２導電膜２１の結晶配向を断ち切ることができ、プラグ２０上に形成されるチタン層１２ａを所望の配向状態に制御することが可能になる。さらに、表面部２１ａが弱酸化層であることにより、表面改質処理であるＮＨ３プラズマ処理が表面部２１ａにおいても有効に機能し、チタン層１２ａについてＮＨ３プラズマ処理を施された層間絶縁膜２６表面と同様の自己配向性を得ることができる。
【００５７】
また、プラグ２０上に形成したチタン層１２ａについて窒素を含む雰囲気下でＲＴＡ処理を行なうことにより、チタン層１２ａを窒化チタン層１２に変換しているので、窒化チタン層１２について良好な結晶配向性を得ることができ、さらには窒化チタン層１２上に形成されるバリア層１４についても、その結晶配向性を向上させることができる。またＲＴＡ処理によりチタン層１２ａをあらかじめ窒化チタン層１２に変換しているので、後の工程（例えば、強誘電体層３４の特性回復のためのリカバリーアニール（酸素雰囲気下での熱処理））において、窒化チタン層１２が酸化されるのを防止できる。さらにはＲＴＡ処理によってチタン層１２ａのチタンが第２導電膜２１の表面部２１ａに拡散される結果、弱酸化層である表面部２１ａのコンタクト抵抗を改善することができる。
【００５８】
なお、上記半導体装置（強誘電体メモリ装置）１００は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、及びエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。
【図面の簡単な説明】
【００５９】
【図１】実施形態に係る半導体装置の模式断面図。
【図２】半導体装置の製造方法を説明するための断面工程図。
【図３】半導体装置の製造方法を説明するための断面工程図。
【符号の説明】
【００６０】
１００  半導体装置（強誘電体メモリ装置）、１０  半導体基板、１２  窒化チタン層、１４  バリア層、１８  スイッチングトランジスタ、２０  プラグ、２１  第２導電膜、２１ａ  表面部、２２  プラグ導電層（第１導電膜）、２２ａ  第１下地層、２２ｂ  第２下地層、２６  層間絶縁膜、３０  強誘電体キャパシタ、３２  第１電極、３４  強誘電体層、３６  第２電極
【図１】
2007324166.tif 000003
【図２】
2007324166.tif 000004
【図３】
2007324166.tif 000005