(57)【要約】【課題】  超低インダクタンス構造のインバータ装置を提供する。【解決手段】  本発明のインバータ装置は、電力を変換するための半導体スイッチング装置と、前記半導体スイッチング素子や回路素子等を搭載するための基板と、前記基板上に前記半導体スイッチング素子や回路素子，電力を供給するための電力線などを実装するための配線パターンと、前記基板と前記配線パターンを絶縁するための絶縁シートと、電源平滑用コンデンサから構成され、  前記基板の前記配線パターン上にチップコンデンサを実装することを特徴としたインバータ装置。【選択図】図１
2007082359.tif 000002
【特許請求の範囲】
【請求項１】
電力を変換するための半導体スイッチング素子と、前記半導体スイッチング素子及び回路素子を搭載するための基板と、前記基板上に前記半導体スイッチング素子及び回路素子、電力を供給するための電力線などを実装するための配線パターンと、前記基板と前記配線パターンを絶縁するための絶縁シートと、電源平滑用コンデンサから構成されるインバータ装置において、
前記基板の前記配線パターン上にチップコンデンサを実装することを特徴としたインバータ装置。
【請求項２】
請求項１において、前記チップコンデンサは半導体スイッチング素子のＵ相，Ｖ相，Ｗ相にそれぞれに実装されることを特徴とするインバータ装置。
【請求項３】
請求項１又は２において、前記チップコンデンサは各相の上アーム側の半導体スイッチング素子の正極側の端子と、下アーム側の半導体スイッチング素子の負極側の端子との間に実装されることを特徴とするインバータ装置。
【請求項４】
請求項１，２又は３において、前記チップコンデンサと前記半導体スイッチング素子間の通電ループを短くするように基板上の配線パターンが形成されていることを特徴とするインバータ装置。
【請求項５】
請求項１において、前記チップコンデンサを半導体スイッチング素子へ電力を供給するための配線パターン上に実装することを特徴とするインバータ装置。
【請求項６】
請求項１又は５において、前記チップコンデンサは上アーム側の半導体スイッチング素子の正極側の端子と、下アーム側の半導体スイッチング素子の負極側の端子との間に実装されることを特徴とするインバータ装置。
【請求項７】
請求項１，５又は６において、前記チップコンデンサと前記半導体スイッチング素子間の通電ループを短くするように基板上の配線パターンが形成されていることを特徴とするインバータ装置。
【請求項８】
請求項１において、前記電力線はワイヤーボンディング又はバスバで構成されることを特徴とするインバータ装置。
【請求項９】
請求項１において、前記チップコンデンサは５０Ｖ程度の耐電圧を有し、１０μＦ程度の容量を有することを特徴とするインバータ装置。
【請求項１０】
電力を変換するための半導体スイッチング素子および回路素子と、前記半導体スイッチング素子や回路素子等を搭載するための基板と、基板上に前記半導体スイッチング素子や回路素子、電力を供給するための電力線などを実装するための配線パターンと、前記基板と配線パターンを絶縁するための絶縁シートと、電源平滑用コンデンサから構成されるインバータ装置において、
基板の配線パターン上に高耐電圧のチップコンデンサ又はフィルムコンデンサを実装し、樹脂等によりモールドし固めることを特徴としたインバータ装置。
【請求項１１】
請求項１０において、前記チップコンデンサまたはフィルムコンデンサは半導体スイッチング素子のＵ相，Ｖ相，Ｗ相、それぞれに実装されることを特徴とするインバータ装置またはそれを用いたインバータ装置。
【請求項１２】
請求項１０又は１１において、前記チップコンデンサまたはフィルムコンデンサと前記半導体スイッチング素子間の通電ループを短くするように基板上の配線パターンが形成されていることを特徴とするインバータ装置。
【請求項１３】
請求項１１又は１２に記載のインバータ装置を用いた制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電動式パワーステアリング装置等に用いられるインバータ装置及び制御装置に関し、基板上の配線パターン構造およびチップコンデンサの実装方法に関するものである。
【背景技術】
【０００２】
インバータ装置において、低ＳＷ損失・低通電損失・低ノイズ化は重要な課題である。
【０００３】
ＳＷ損失において問題となるサージ（誘導）電圧ΔＶは、電流変化率を（ｄｉ／ｄｔ）、インバータ装置の主回路インダクタンスをＬとすると、ΔＶ＝−Ｌ（ｄｉ／ｄｔ）によって求められる。よって、サージ電圧ΔＶを低減するためには（１）Ｌを小さくする、
（２）（ｄｉ／ｄｔ）を小さくする、すなわちスイッチング速度を遅くする、という対策が考えられる。しかし、インバータ装置においては高速スイッチングが求められ、（ｄｉ／ｄｔ）を小さくすることは難しい。よって、スイッチングサージ電圧は主回路のインダクタンスＬを低減することにより抑制することが望ましい。
【０００４】
また、ノイズはインバータ装置内のインダクタンスＬと静電容量Ｃの共振により発生する。その共振エネルギーはＥ＝（１／２）ＬＩ２であるため、やはりノイズ低減の面においても主回路のインダクタンスＬを小さくする必要がある。
【０００５】
主回路インダクタンス低減のためには、半導体素子の内部配線，電源平滑用コンデンサと素子の間の外部配線，電源平滑用コンデンサの内部配線などの寄生インダクタンスを小さくする必要があり、これまで低インダクタンス構造のインバータ装置や配線基板として様々な構造が提案されている。
【０００６】
特許文献１のインバータ装置を図１１に示す。特許文献１のインバータ装置は、半導体モジュール２６，コンデンサモジュール２７，半導体モジュール２６とコンデンサモジュール２７を接続する正側導体２８および負側導体２９により構成されている。
【０００７】
ここで、コンデンサモジュール２７と半導体モジュール２６を接続する正側導体２８と負側導体２９を、絶縁したうえで積層することにより負の相互インダクタンスを発生させ、コンデンサモジュールから半導体モジュール間の外部配線の寄生インダクタンスを低減している。
【０００８】
特許文献２の回路図を図１２に示す。ここでは、代表としてＷ相のみの回路図を示す。半導体素子３０ａ，３０ｂ，Ｐ側配線ライン３１，Ｎ側配線ライン３２，Ｗ相配線ライン３３からなるインバータ装置において、Ｐ側配線ライン３１をＮ側配線ライン３２で両側から挟み込む構造３４を提供することにより、配線ラインの寄生インダクタンスを低減している。
【０００９】
【特許文献１】特開２００５−１２９４０号公報
【特許文献２】特開２００３−６８９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１においては、半導体モジュールとコンデンサモジュール間の導体の寄生インダクタンスを低減することが可能である。特許文献２においては、Ｐ側配線をＮ側配線で両側を挟み込むことにより、配線の寄生インダクタンスを低減することが出来る。
【００１１】
しかしこの場合、基板へ電力を供給する導体のインダクタンスは低減されるが、インバータ装置内の基板上の配線パターンの主回路インダクタンスは全く低減されていない。基板上の主回路インダクタンスも低サージ電圧，低ノイズのインバータ装置を実現するためには小さくしなければならない要素である。
【００１２】
本発明の目的は、インバータ装置の基板上の配線パターンの寄生インダクタンスを低減させることであり、低損失，低ノイズのインバータ装置を提供するものである。
【課題を解決するための手段】
【００１３】
上述の課題を解決するため、請求項１では電力を変換するための半導体スイッチング素子と、前記半導体スイッチング素子や回路素子等を搭載するための基板と、基板上に前記半導体スイッチング素子や回路素子，電力を供給するための電力線などを実装するための配線パターンと、前記基板と配線パターンを絶縁するための絶縁シートと、電源平滑用コンデンサから構成されるインバータ装置において、
前記基板の前記配線パターン上にチップコンデンサを実装することを特徴とする。
【発明の効果】
【００１４】
上述の解決手段により、超低インダクタンス構造のインバータ装置を実現し、低ノイズ，低損失のインバータ装置を提供する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図を用いて説明する。
【実施例１】
【００１６】
図１は本発明の実施例１を、図３は実施例１の回路図を示す。実際には、半導体スイッチング素子への指令信号等を伝送するための信号用の配線パターンも基板上に実装されているが、ここでは省略している。
【００１７】
Ｕ相へ電力を供給するための半導体スイッチング素子１ａ，１ｂの間にはチップコンデンサ７が接続されている。同様に、Ｖ相，Ｗ相の半導体スイッチング素子の間にもチップコンデンサ８，９が接続されている。ここで代表として図５のようにＶ相を選択し説明する。図５において、チップコンデンサ８を基板上の配線パターンに実装し、８ｃから８ｄの電流経路は曲線１８で表されるようにループを描いている。これにより、ループ１８とは逆向きの電流がループ１９のように基板１１に現れる。電流がループ１８とループ１９のように逆向きに流れることにより渦電流キャンセル効果が働き、基板上の配線パターンの寄生インダクタンスを低減する。Ｕ相，Ｗ相に関しても同様であり、各相の基板上の寄生インダクタンスを低減することが可能である。
【００１８】
また、チップコンデンサの一端側８ｃから他端側８ｄへの通電ループが短くなるように各相の配線パターン１２が形成されている。これにより、電流経路が短くなるため、基板上の寄生インダクタンスをより低減する。
【００１９】
また、半導体スイッチング素子の上アーム側と下アーム側で各相に共通する部分を基板上の配線パターンにより形成するのではなくバスバにより供給することが、さらに基板上の配線パターンの低インダクタンス化を実現している。これにより、基板の面積も小さくすることが可能なため、インバータ装置の小型化および低コスト化が可能となる。これらの効果により、チップコンデンサを実装しない場合では５０［ｎＨ］のインダクタンスを有していたのに対し、本発明においては１０［ｎＨ］以下という超低インダクタンスのインバータ装置を実現する。
【実施例２】
【００２０】
図２は本発明の実施例２を、図４は実施例２の回路図を示す。基板上の信号用の配線パターンは省略している。実施例１と同様の素子は、符号に′をつけることにより区別した。
【００２１】
チップコンデンサ１６は、半導体スイッチング素子１ａ′，１ｂ′，２ａ′，２ｂ′，３ａ′，３ｂ′へ電力を供給するＰ側，Ｎ側の配線パターン間に接続されている。
【００２２】
代表として、図６に示すＷ相に関して説明する。チップコンデンサ１６を基板上の配線パターンに実装し、主回路電流は曲線２０で表されるようにループを描いている。これにより、ループ２０とは逆向きの電流がループ２１のように基板１１′に現れる。電流がループ２０とループ２１のように逆向きに流れることにより渦電流キャンセル効果が働き、基板上の寄生インダクタンスが低減するようにしている。Ｕ相，Ｖ相に関しても同様である。
【００２３】
また、チップコンデンサの一端側から他端側への通電ループが短くなるように配線パターン１２′が形成されている。これにより、主回路の寄生インダクタンスをさらに低減するようにしている。これにより、チップコンデンサを実装しない場合においては５０
［ｎＨ］のインダクタンスを有していたのに対し、本発明に置いては１０［ｎＨ］以下という超低インダクタンスのインバータ装置を実現する。
【実施例３】
【００２４】
本発明の実施例３を図７に示す。
【００２５】
実施例３は、ＩＧＢＴなど高電圧の環境において用いられるインバータ装置に関するものである。高電圧系のインバータ装置においても、実施例１や２のようにチップコンデンサまたはフィルムコンデンサ２２，２３，２４を基板上の各相の半導体スイッチング素子間に実装することにより、基板上の配線パターンの寄生インダクタンスを低減することが可能である。このとき、コンデンサを配線パターン上に実装することがインダクタンス低減には効果的であるが、それが困難な場合には配線パターンに近接した位置において、バスバなどの導体に接続することによっても効果を得ることが可能である。
【００２６】
また、基板上の配線パターン１２″にフィルムコンデンサ２２，２３，２４を実装することは信頼性の面で不安が残るが、図８に示すようにインバータ装置を樹脂などによりトランスファーモールド２５をすることにより、信頼性の課題は解決する。
【実施例４】
【００２７】
実施例４を図９に示す。実施例１においては、直流電流を検出するための電流検出用抵抗器４およびＶ相，Ｗ相の交流電流を検出するための電流検出用抵抗器５，６が接続されている。そのため、図１を見て分かるようにＵ相の配線パターンとＶ相，Ｗ相の配線パターンは異なる形状をしている。これにより、各相の寄生インダクタンスの値に違いが生じる。また実施例２においても、各相の寄生インダクタンスは各電流ループの距離が等しくないため、異なる値となる。
【００２８】
実施例４では、半導体素子のＵ相，Ｖ相，Ｗ相の各相が同じ通電ループとなるように配線パターン１２′′′を構成している。これにより、各相における寄生インダクタンスの値が同じとなる。よって、インバータ装置の設計などを行う際にはインダクタンスの大きな相に合わせて設計する必要が無く、最適な設計を行うことが可能である。
【実施例５】
【００２９】
実施例５を図１０に示す。実施例１においては三相インバータ装置であったのに対し、実施例５においては単相フルブリッジのインバータ装置を示している。実施例１のようにチップコンデンサ７′′′′，８′′′′を基板上の各相の半導体スイッチング素子間に実装することにより、基板上の配線パターンの寄生インダクタンスを低減することが可能である。
【００３０】
同様に、ここでは図示しないが上述各実施形態に限定されるものではなく、例えばＤＣ−ＤＣコンバータなど半導体スイッチング素子を用いた電力変換装置において本発明は効果が得られる。
【００３１】
以上説明したように、本発明はインバータ装置の基板の配線パターン上にチップコンデンサを実装するものであり、本発明により超低インダクタンス構造のインバータ装置を提供する。これにより、低ノイズ，低損失のインバータ装置が実現可能である。
【図面の簡単な説明】
【００３２】
【図１】インバータ装置の説明図である。（実施例１）
【図２】インバータ装置の説明図である。（実施例２）
【図３】実施例１の回路図である。
【図４】実施例２の回路図である。
【図５】実施例１の詳細な説明図である。
【図６】実施例２の詳細な説明図である。
【図７】インバータ装置の説明図である。（実施例３）
【図８】トランスファーモールドされたインバータ装置の説明図である。(実施例３)
【図９】インバータ装置の説明図である。（実施例４）
【図１０】単相フルブリッジインバータの説明図である。（実施例５）
【図１１】従来のインバータ装置の構成図である。（特許文献１）
【図１２】従来のインバータ装置の構成図である。（特許文献２）
【符号の説明】
【００３３】
１ａ，１ｂ，２ａ，２ｂ，３ａ，３ｂ…半導体スイッチング素子、４〜６，１３〜１５…シャント抵抗、７〜９，１６…チップコンデンサ、８ｃ，８ｄ，１６ｃ，１６ｄ…チップコンデンサ端子、１０…絶縁シート、１１…基板、１２…配線パターン、１７…モータ、１８，２０…主回路電流ループ、１９，２１…基板に現れるループ、２２，２３，２４…フィルムコンデンサ、２５…トランスファーモールド、２６…半導体モジュール、２７…コンデンサモジュール、２８…正側導体、２９…負側導体、３０ａ，３０ｂ…半導体素子、３１…Ｐ側配線ライン、３２…Ｎ側配線ライン、３３…Ｗ相配線ライン、３４…Ｐ側配線挟み込み部。
【図１】
2007082359.tif 000003
【図２】
2007082359.tif 000004
【図３】
2007082359.tif 000005
【図４】
2007082359.tif 000006
【図５】
2007082359.tif 000007
【図６】
2007082359.tif 000008
【図７】
2007082359.tif 000009
【図８】
2007082359.tif 000010
【図９】
2007082359.tif 000011
【図１０】
2007082359.tif 000012
【図１１】
2007082359.tif 000013
【図１２】
2007082359.tif 000014