(57)【要約】【課題】電位制御回路に製造ばらつきがあっても正常に電流の異常を検出することが可能な電流異常検出回路及びその異常検出時電流値調整方法を提供する。【解決手段】分圧回路４０の下流側に配したバイアス抵抗４２のバイアス電圧Ｖｂを調整して、第１異常用閾値電圧Ｖocを第２異常用閾値電圧Ｖfcと同じ量だけ底上げするという１箇所に対する調整作業で「過電流異常」に検出精度の低下を抑制しつつ、高い検出精度が求められる「ヒューズ異常」についてオフセット電圧ΔＶ、第２異常用閾値電圧Ｖfc及び比較回路３２のばらつきによる影響を一度に排除できる。【選択図】図２
2007135274.tif 000002
【特許請求の範囲】
【請求項１】
電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路であって、
前記電力供給ライン中に設けられる抵抗性の第１回路素子と、
一端側が前記第１回路素子の前記電源側と共通接続されて前記電源からの電流が流れる抵抗性の第２回路素子と、
前記第１回路素子及び前記第２回路素子のうちそれらの共通接続点とは反対側の各電位を同電位または所定の電位差に保持することで前記第２回路素子に流れる電流を前記第１回路素子に流れる電流に対して所定の比例関係とし、前記第２回路素子に流れる電流を出力するための電位制御回路と、
前記電位制御回路から出力された電流を電圧に変換する電流電圧変換回路と、
この電流電圧変換回路の出力電圧と閾値電圧との比較に基づいて電流異常信号を出力する比較回路と、
バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記閾値電圧として出力する閾値電圧発生回路と、
前記バイアス電圧発生回路が発生する前記バイアス電圧を調整可能とするバイアス電圧調整回路とを備える電流異常検出回路。
【請求項２】
電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路であって、
前記電力供給ライン中に設けられる抵抗性の第１回路素子と、
一端側が前記第１回路素子の前記電源側と共通接続されて前記電源からの電流が流れる抵抗性の第２回路素子と、
前記第１回路素子及び前記第２回路素子のうちそれらの共通接続点とは反対側の各電位を同電位または所定の電位差に保持することで前記第２回路素子に流れる電流を前記第１回路素子に流れる電流に対して所定の比例関係とし、前記第２回路素子に流れる電流を出力するための電位制御回路と、
前記電位制御回路から出力された電流を電圧に変換する電流電圧変換回路と、
この電流電圧変換回路の出力電圧と閾値電圧との比較に基づいて電流異常信号を出力する比較回路と、
バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記閾値電圧として出力する閾値電圧発生回路と、
前記バイアス電圧発生回路が発生する前記バイアス電圧が調整されたバイアス電圧調整回路とを備える電流異常検出回路。
【請求項３】
前記第１回路素子は、オンオフ制御されて前記負荷への電力供給を制御するためのパワーＦＥＴであって、
前記第２回路素子は、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴである請求項１又は請求項２に記載の電流異常検出回路。
【請求項４】
前記閾値電圧発生回路は、互いに異なる複数の前記閾値電圧を出力し、
前記比較回路は、前記電流電圧変換回路の出力電圧と、前記複数の閾値電圧それぞれとの比較に基づいて前記各閾値電圧に応じた電流異常信号を出力する構成である請求項１から請求項３のいずれかに記載の電流異常検出回路。
【請求項５】
前記閾値電圧発生回路は、基準電圧を分圧する分圧回路を有して複数の分圧電圧を前記複数の閾値電圧として出力し、
前記バイアス電圧発生回路は、前記分圧回路の下流側に直列接続されたバイアス抵抗と、定電圧回路及び電流生成抵抗を有してこれらに応じた定電流を前記分圧回路と前記バイアス抵抗との接続点で前記分圧回路に流れる電流に合流させて当該バイアス抵抗に流す定電流出力回路とを備えて構成されている請求項４に記載の電流異常検出回路。
【請求項６】
前記バイアス電圧調整回路は、前記電流生成抵抗の抵抗値が調整可能とされている請求項５に記載の電流異常検出回路。
【請求項７】
前記バイアス電圧調整回路は、前記バイアス抵抗の抵抗値が調整可能とされている請求項５に記載の電流異常検出回路。
【請求項８】
前記第１回路素子は、オンオフ制御されて前記負荷への電力供給を制御するためのパワーＦＥＴであって、
前記第２回路素子は、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴであって、
前記基準電圧は、前記パワーＦＥＴのソース電位である請求項４から請求項７のいずれかに記載の電流異常検出回路。
【請求項９】
前記電流電圧変換回路は、抵抗である請求項１から請求項８のいずれかに記載の電流異常検出回路。
【請求項１０】
前記第１回路素子、前記第２回路素子、前記電位制御回路、前記比較回路、前記閾値電圧発生回路及び前記バイアス電圧調整回路を、ワンチップ化された、或いは、複数のチップで構成されてワンパッケージ内に収容した半導体素子とされ、
前記半導体素子は前記電位制御回路の電流出力側に連なる外部端子が設けられ、前記電流電圧変換回路は前記半導体素子の外部において前記外部端子に接続される請求項１から請求項９のいずれかに記載の電流異常検出回路。
【請求項１１】
電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路について、前記電流の異常が検出されたときに前記負荷に流れる電流値を調整するための異常検出時電流値調整方法であって、
前記電流異常検出回路は、
前記電力供給ライン中に設けられる抵抗性の第１回路素子と、
一端側が前記第１回路素子の前記電源側と共通接続されて前記電源からの電流が流れる抵抗性の第２回路素子と、
前記第１回路素子及び前記第２回路素子のうちそれらの共通接続点とは反対側の各電位を同電位または所定の電位差に保持することで前記第２回路素子に流れる電流を前記第１回路素子に流れる電流に対して所定の比例関係とし、前記第２回路素子に流れる電流を出力するための電位制御回路と、
前記電位制御回路から出力された電流を電圧に変換する電流電圧変換回路と、
この電流電圧変換回路の出力電圧と互いに異なる複数の閾値電圧それぞれとの比較に基づいて前記各閾値電圧に応じた電流異常信号を出力する比較回路と、
バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記複数の閾値電圧として出力する閾値電圧発生回路と、
前記バイアス電圧発生回路が発生する前記バイアス電圧を調整可能とするバイアス電圧調整回路とを備え、
前記閾値電圧発生回路は、基準電圧を分圧する分圧回路を有して複数の分圧電圧を前記複数の閾値電圧として出力し、
前記バイアス電圧発生回路は、前記分圧回路の下流側に直列接続されたバイアス抵抗と、定電圧回路及び電流生成抵抗を有してこれらに応じた定電流を前記分圧回路と前記バイアス抵抗との接続点で前記分圧回路に流れる電流に合流させて当該バイアス抵抗に流す定電流出力回路とを有する構成とされ、
前記複数の閾値電圧のうちの１つの閾値電圧によって検出されるべき本来の異常検出時電流を前記電源から前記負荷に流しつつ、前記１つの閾値電圧に対応する電流異常信号が前記比較回路から出力されるように、バイアス電圧調整回路でバイアス電圧を調整する異常検出時電流値調整方法。
【請求項１２】
電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路について、前記電流の異常が検出されたときに前記負荷に流れる電流値を調整するための異常検出時電流値調整方法であって、
前記電流異常検出回路は、
前記電力供給ライン中に設けられるパワーＦＥＴ、及び、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴを備えるパワーチップと、
前記パワーＦＥＴ及び前記センスＦＥＴの各ソース電位を同電位または所定の電位差に保持することで前記センスＦＥＴに流れる電流を前記パワーＦＥＴに流れる電流に対して所定の比例関係とし、前記センスＦＥＴに流れる電流を出力するための電位制御回路と、
前記電位制御回路から出力されたセンス電流を電圧に変換する電流電圧変換回路と、
この電流電圧変換回路の出力電圧と互いに異なる複数の閾値電圧それぞれとの比較に基づいて前記各閾値電圧に応じた電流異常信号を出力する比較回路と、
バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記複数の閾値電圧として出力する閾値電圧発生回路と、
前記バイアス電圧発生回路が発生する前記バイアス電圧を調整可能とするバイアス電圧調整回路とを備え、
前記閾値電圧発生回路は、基準電圧を分圧する分圧回路を有して複数の分圧電圧を前記複数の閾値電圧として出力し、
前記バイアス電圧発生回路は、前記分圧回路の下流側に直列接続されたバイアス抵抗と、定電圧回路及び電流生成抵抗を有してこれらに応じた定電流を前記分圧回路と前記バイアス抵抗との接続点で前記分圧回路に流れる電流に合流させて当該バイアス抵抗に流す定電流出力回路とを有する構成とされ、
前記パワーチップの組み付け前に、前記センスＦＥＴのオン抵抗と同等の抵抗値の仮抵抗を前記電源と前記電位制御回路のセンスＦＥＴ用入力との間に接続し、
前記電位制御回路のパワーＦＥＴ用入力に、前記複数の閾値電圧のうちの１つの閾値電圧によって検出されるべき本来の異常検出時電流を前記パワーＦＥＴに流したときのソース電圧相当の電圧を与えつつ、前記１つの閾値電圧に対応する電流異常信号が前記比較回路から出力されるように前記バイアス電圧調整回路でバイアス電圧を調整する異常検出時電流値調整方法。
【請求項１３】
前記複数の閾値電圧の中から、それらに対応する異常検出時電流が最も小さい閾値電圧を、前記１つの閾値電圧とする請求項１１または請求項１２に記載の異常検出時電流値調整方法。
【請求項１４】
前記電流生成抵抗の抵抗値を調整可能することで前記バイアス電圧を調整する請求項１１から請求項１３のいずれかに記載の異常検出時電流値調整方法。
【請求項１５】
前記バイアス抵抗の抵抗値を調整することで前記バイアス電圧を調整する請求項１１から請求項１３のいずれかに記載の異常検出時電流値調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流異常検出回路及びその異常検出時電流値調整方法に関する。
【背景技術】
【０００２】
従来、電源と負荷とを接続する電力供給ラインに、例えばパワーＭＯＳＦＥＴなどの大電力用半導体スイッチを介設し、この半導体スイッチをオンオフさせることにより負荷への電力供給を制御するようにした電力供給制御装置が提供されている。このような電力供給制御装置では、上記電力供給ラインに過電流が流れると上記半導体スイッチの制御端子の電位を制御して当該半導体スイッチをオフにして通電を遮断することにより、上記半導体スイッチを保護する自己保護機能を有するものが知られている。
【０００３】
下記特許文献１では、パワーＭＯＳＦＥＴの電流量に応じたセンス電流を流すセンスＦＥＴを設けて、このセンスＦＥＴに流れるセンス電流を電位制御回路を介して電流検出抵抗に流し、この電流検出抵抗での電圧降下を検出して、この電圧降下が所定の閾値以上になると過電流（電流の異常）と判定するようになっている。具体的には、パワーＭＯＳＦＥＴ及びセンスＦＥＴのドレインを電源側に共通接続する一方で、両者のソース電位を例えばボルテージフォロア接続がされたオペアンプを有する電位制御回路によって同電位に保持する構成になっている。これにより、パワーＭＯＳＦＥＴに流れる負荷電流に対して安定した一定比率（パワーＭＯＳＦＥＴとセンスＦＥＴのセンス比）のセンス電流をセンスＦＥＴに流すことができる。
【特許文献１】特開２００４−２３６４０５公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記電位制御回路を構成するオペアンプは、製造上のばらつきに起因してオフセット電圧にばらつきがあるため、パワーＭＯＳＦＥＴとセンスＦＥＴとのソース電位が同電位に保持されないことがある。その結果、パワーＭＯＳＦＥＴに流れる負荷電流に対して、予め想定した上記一定比率とは異なる比率のセンス電流がセンスＦＥＴに流れることになる。そうすると、上記一定比率を前提として定めた上記閾値との比較によっては、負荷電流が本来電流異常と判定したいレベルとは異なるレベルで電流異常と判定されることになり、正確な電流異常を検出できないという問題があった。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、電位制御回路に製造ばらつきがあっても正常に電流の異常を検出することが可能な電流異常検出回路及びその異常検出時電流値調整方法を提供するところにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、請求項１の発明に係る電流異常検出回路は、電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路であって、前記電力供給ライン中に設けられる抵抗性の第１回路素子と、一端側が前記第１回路素子の前記電源側と共通接続されて前記電源からの電流が流れる抵抗性の第２回路素子と、前記第１回路素子及び前記第２回路素子のうちそれらの共通接続点とは反対側の各電位を同電位または所定の電位差に保持することで前記第２回路素子に流れる電流を前記第１回路素子に流れる電流に対して所定の比例関係とし、前記第２回路素子に流れる電流を出力するための電位制御回路と、前記電位制御回路から出力された電流を電圧に変換する電流電圧変換回路と、この電流電圧変換回路の出力電圧と閾値電圧との比較に基づいて電流異常信号を出力する比較回路と、バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記閾値電圧として出力する閾値電圧発生回路と、前記バイアス電圧発生回路が発生する前記バイアス電圧を調整可能とするバイアス電圧調整回路とを備える。
【０００７】
請求項２の発明に係る電流異常検出回路は、電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路であって、前記電力供給ライン中に設けられる抵抗性の第１回路素子と、一端側が前記第１回路素子の前記電源側と共通接続されて前記電源からの電流が流れる抵抗性の第２回路素子と、前記第１回路素子及び前記第２回路素子のうちそれらの共通接続点とは反対側の各電位を同電位または所定の電位差に保持することで前記第２回路素子に流れる電流を前記第１回路素子に流れる電流に対して所定の比例関係とし、前記第２回路素子に流れる電流を出力するための電位制御回路と、前記電位制御回路から出力された電流を電圧に変換する電流電圧変換回路と、この電流電圧変換回路の出力電圧と閾値電圧との比較に基づいて電流異常信号を出力する比較回路と、バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記閾値電圧として出力する閾値電圧発生回路と、前記バイアス電圧発生回路が発生する前記バイアス電圧が調整された（前記バイアス電圧を変化させるべく調整された）バイアス電圧調整回路とを備える。
【０００８】
請求項３の発明は、請求項１又は請求項２に記載の電流異常検出回路において、前記第１回路素子は、オンオフ制御されて前記負荷への電力供給を制御するためのパワーＦＥＴであって、前記第２回路素子は、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴである。
【０００９】
請求項４の発明は、請求項１から請求項３のいずれかに記載の電流異常検出回路において、前記閾値電圧発生回路は、互いに異なる複数の前記閾値電圧を出力し、前記比較回路は、前記電流電圧変換回路の出力電圧と、前記複数の閾値電圧それぞれとの比較に基づいて前記各閾値電圧に応じた電流異常信号を出力する構成である。
【００１０】
請求項５の発明は、請求項４に記載の電流異常検出回路において、前記閾値電圧発生回路は、基準電圧を分圧する分圧回路を有して複数の分圧電圧を前記複数の閾値電圧として出力し、前記バイアス電圧発生回路は、前記分圧回路の下流側に直列接続されたバイアス抵抗と、定電圧回路及び電流生成抵抗を有してこれらに応じた定電流を前記分圧回路と前記バイアス抵抗との接続点で前記分圧回路に流れる電流に合流させて当該バイアス抵抗に流す定電流出力回路とを備えて構成されている。
【００１１】
請求項６の発明は、請求項５に記載の電流異常検出回路において、前記バイアス電圧調整回路は、前記電流生成抵抗の抵抗値が調整可能とされている。
【００１２】
請求項７の発明は、請求項５に記載の電流異常検出回路において、前記バイアス電圧調整回路は、前記バイアス抵抗の抵抗値が調整可能とされている。
【００１３】
請求項８の発明は、請求項４から請求項７のいずれかに記載の電流異常検出回路において、前記第１回路素子は、オンオフ制御されて前記負荷への電力供給を制御するためのパワーＦＥＴであって、前記第２回路素子は、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴであって、前記基準電圧は、前記パワーＦＥＴのソース電位である。
【００１４】
請求項９の発明は、請求項１から請求項８のいずれかに記載の電流異常検出回路において、前記電流電圧変換回路は、抵抗である。
【００１５】
請求項１０の発明は、請求項１から請求項９のいずれかに記載の電流異常検出回路において、前記第１回路素子、前記第２回路素子、前記電位制御回路、前記比較回路、前記閾値電圧発生回路及び前記バイアス電圧調整回路が、ワンチップ化された、或いは、複数のチップで構成されてワンパッケージ内に収容した半導体素子とされ、前記半導体素子は前記電位制御回路の電流出力側に連なる外部端子が設けられ、前記電流電圧変換回路は前記半導体素子の外部において前記外部端子に接続される。
【００１６】
請求項１１の発明に係る異常検出時電流値調整方法は、電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路について、前記電流の異常が検出されたときに前記負荷に流れる電流値を調整するための異常検出時電流値調整方法であって、前記電流異常検出回路は、前記電力供給ライン中に設けられる抵抗性の第１回路素子と、一端側が前記第１回路素子の前記電源側と共通接続されて前記電源からの電流が流れる抵抗性の第２回路素子と、前記第１回路素子及び前記第２回路素子のうちそれらの共通接続点とは反対側の各電位を同電位または所定の電位差に保持することで前記第２回路素子に流れる電流を前記第１回路素子に流れる電流に対して所定の比例関係とし、前記第２回路素子に流れる電流を出力するための電位制御回路と、前記電位制御回路から出力された電流を電圧に変換する電流電圧変換回路と、この電流電圧変換回路の出力電圧と互いに異なる複数の閾値電圧それぞれとの比較に基づいて前記各閾値電圧に応じた電流異常信号を出力する比較回路と、バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記複数の閾値電圧として出力する閾値電圧発生回路と、前記バイアス電圧発生回路が発生する前記バイアス電圧を調整可能とするバイアス電圧調整回路とを備え、前記閾値電圧発生回路は、基準電圧を分圧する分圧回路を有して複数の分圧電圧を前記複数の閾値電圧として出力し、前記バイアス電圧発生回路は、前記分圧回路の下流側に直列接続されたバイアス抵抗と、定電圧回路及び電流生成抵抗を有してこれらに応じた定電流を前記分圧回路と前記バイアス抵抗との接続点で前記分圧回路に流れる電流に合流させて当該バイアス抵抗に流す定電流出力回路とを有する構成とされ、前記複数の閾値電圧のうちの１つの閾値電圧によって検出されるべき本来の異常検出時電流を前記電源から前記負荷に流しつつ、前記１つの閾値電圧に対応する電流異常信号が前記比較回路から出力されるように、バイアス電圧調整回路でバイアス電圧を調整する。
【００１７】
請求項１２の発明に係る異常検出時電流値調整方法は、電源から負荷への電力供給ラインに流れる電流の異常を検出する電流異常検出回路について、前記電流の異常が検出されたときに前記負荷に流れる電流値を調整するための異常検出時電流値調整方法であって、前記電流異常検出回路は、前記電力供給ライン中に設けられるパワーＦＥＴ、及び、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴを備えるパワーチップと、前記パワーＦＥＴ及び前記センスＦＥＴの各ソース電位を同電位または所定の電位差に保持することで前記センスＦＥＴに流れる電流を前記パワーＦＥＴに流れる電流に対して所定の比例関係とし、前記センスＦＥＴに流れる電流を出力するための電位制御回路と、前記電位制御回路から出力されたセンス電流を電圧に変換する電流電圧変換回路と、この電流電圧変換回路の出力電圧と互いに異なる複数の閾値電圧それぞれとの比較に基づいて前記各閾値電圧に応じた電流異常信号を出力する比較回路と、バイアス電圧発生回路を有すると共にそのバイアス電圧発生回路が発生するバイアス電圧に連動して変化する電圧を前記複数の閾値電圧として出力する閾値電圧発生回路と、前記バイアス電圧発生回路が発生する前記バイアス電圧を調整可能とするバイアス電圧調整回路とを備え、前記閾値電圧発生回路は、基準電圧を分圧する分圧回路を有して複数の分圧電圧を前記複数の閾値電圧として出力し、前記バイアス電圧発生回路は、前記分圧回路の下流側に直列接続されたバイアス抵抗と、定電圧回路及び電流生成抵抗を有してこれらに応じた定電流を前記分圧回路と前記バイアス抵抗との接続点で前記分圧回路に流れる電流に合流させて当該バイアス抵抗に流す定電流出力回路とを有する構成とされ、前記パワーチップの組み付け前に、前記センスＦＥＴのオン抵抗と同等の抵抗値の仮抵抗を前記電源と前記電位制御回路のセンスＦＥＴ用入力との間に接続し、前記電位制御回路のパワーＦＥＴ用入力に、前記複数の閾値電圧のうちの１つの閾値電圧によって検出されるべき本来の異常検出時電流を前記パワーＦＥＴに流したときのソース電圧相当の電圧を与えつつ、前記１つの閾値電圧に対応する電流異常信号が前記比較回路から出力されるように前記バイアス電圧調整回路でバイアス電圧を調整する。
【００１８】
請求項１３の発明は、請求項１１または請求項１２に記載の異常検出時電流値調整方法において、前記複数の閾値電圧の中から、それらに対応する異常検出時電流が最も小さい閾値電圧を、前記１つの閾値電圧とする。
【００１９】
請求項１４の発明は、請求項１１から請求項１３のいずれかに記載の異常検出時電流値調整方法において、前記電流生成抵抗の抵抗値を調整可能することで前記バイアス電圧を調整する。
【００２０】
請求項１５の発明は、請求項１１から請求項１３のいずれかに記載の異常検出時電流値調整方法において、前記バイアス抵抗の抵抗値を調整することで前記バイアス電圧を調整する。
【発明の効果】
【００２１】
＜請求項１，２の発明＞
本構成によれば、電位制御回路の製造ばらつきによって第１回路素子及び第２回路素子のうち共通接続点とは反対側の各電位の電位関係にばらつきがある場合であっても、バイアス電圧調整回路によってバイアス電圧を調整し適切な閾値電圧とすることで、所望の電流レベルで電流の異常を検出することができる。
【００２２】
＜請求項３の発明＞
本構成は、パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴを備えるセンス方式の電流異常検出回路であり、この構成においても本発明の効果を得ることができる。
【００２３】
＜請求項４の発明＞
本構成によれば、複数レベルの電流の異常を検出することができる。そして、バイアス電圧を調整することで各閾値電圧を調整することが可能となる。特に、個別の調整可能な複数のバイアス電圧を、複数の閾値電圧それぞれに対応して発生させる構成とすれば、各バイアス電圧を調整することで各閾値電圧をより適切な値に調整できる。
【００２４】
＜請求項５の発明＞
本構成によれば、例えば複数の閾値電圧のうちの１つの閾値電圧によって検出されるべき本来の異常検出時電流を電流異常検出回路に流したときに、上記１つの閾値電圧に対応する電流異常信号が出力されるように、バイアス電圧調整回路でバイアス電圧を調整する。このとき、上記１つの閾値電圧以外の他の閾値電圧も変化するが、各閾値電圧間の電位差は変化しない。つまり、複数の閾値電圧それぞれがバイアス電圧の調整分だけ増減される。従って、電位制御回路のばらつきによる複数の異常検出時電流のばらつきを１箇所の調整で行うことができる。
【００２５】
＜請求項６，７，１４，１５の発明＞
バイアス電圧を調整する構成としては、電流生成抵抗の抵抗値を調整可能とされた構成と、バイアス抵抗の抵抗値が調整可能とされた構成とが考えられる。なお、後者の構成では、上流側の分圧回路の抵抗値に対してバイアス抵抗の抵抗値を小さくすることで、バイアス抵抗の抵抗値を調整しても、複数の閾値電圧を変化させつつ、それら各閾値電圧間の電位差を変えないような作用を実質的に得ることができる。
【００２６】
＜請求項８の発明＞
本構成によれば、ソース端子の電位の増減に応じて増減するように閾値電流を設定できるため、一定レベルの閾値を設定するような構成と比較して、負荷の短絡等が生じた場合に、電源電圧の大小にかかわらず電流電圧変換回路の出力電圧が即座に閾値電圧に達することとなり、電流の異常を迅速に検出できる。
【００２７】
＜請求項９の発明＞
本構成によれば、電流電圧変換回路は抵抗である。
【００２８】
＜請求項１０の発明＞
本構成によれば、閾値設定用の抵抗を半導体素子内に設けるのではなく、半導体素子の外部に設けることができるので、製造過程に起因する抵抗値のばらつき、温度特性によるばらつきを抑えて閾値電流を精度高く設定でき、その結果、異常検出を高精度に行うことができる。また、半導体素子の構成にあまり依存することなく閾値電流を自由に設定できるため、異常検出を行う上での自由度が大きくなる。
【００２９】
＜請求項１１，１２の発明＞
電流異常検出回路について、各閾値電圧によって電流の異常が検出されたときの異常検出時電流値が、本来検出したい値になるように調整するための方法（異常検出時電流値調整方法）としては次の方法がある。第１回路素子（パワーＦＥＴ）及び第２回路素子（センスＦＥＴ）が既に組み込まれた状態であれば、ある１つの閾値電圧によって検出されるべき本来の異常検出時電流を第１回路素子に流しつつ、上記１つの閾値電圧に対応する電流異常信号が比較回路から出力されるように、バイアス電圧調整回路でバイアス電圧を調整すればよい。
これに対して、第１回路素子（パワーＦＥＴ）及び第２回路素子（センスＦＥＴ）の組み込み前であれば、まず、センスＦＥＴのオン抵抗と同等の抵抗値の仮抵抗を電源と電位制御回路のセンスＦＥＴ用入力との間に接続する。そして、電位制御回路のパワーＦＥＴ用入力に、上記１つの閾値電圧によって検出されるべき本来の異常検出時電流を前記パワーＦＥＴに流したならば発生するであろうソース電圧と同等の電圧を与える。そして、この状態で、上記１つの閾値電圧に対応する電流異常信号が比較回路から出力されるようにバイアス電圧調整回路でバイアス電圧を調整する。
【００３０】
＜請求項１３の発明＞
電位制御回路の製造ばらつきによる異常検出時電流のばらつきは、その異常検出時電流が小さいほど電流の異常検出精度に大きく影響する。逆に、異常検出時電流が大きいほどその影響は小さい。本構成では、バイアス電圧を調整することにより各閾値電圧は同じ値（バイアス電圧の調整量）だけ増減する。従って、異常検出時電流が小さい閾値電圧を基準にバイアス電圧を調整することで、複数の閾値電圧に対して全体として電位制御回路等の製造ばらつきによる影響を抑制できる。
【発明を実施するための最良の形態】
【００３１】
＜実施形態１＞
本発明の実施形態１を図１〜図６を参照しつつ説明する。
［電力供給制御装置の全体構成］
本実施形態に係る電流異常検出回路は、電力供給制御装置１０を構成するものとされ、その全体構成のブロック図が図１に示されている。この電力供給制御装置１０は図示しない車両に搭載され、負荷１１として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどの駆動制御をするために使用される。
【００３２】
具体的には、電力供給制御装置１０は、車両用電源（以下、単に「電源１２」）から負荷１１への電力供給ライン１３中に設けられるパワーＭＯＳＦＥＴ１４（本発明の「第１回路素子、パワーＦＥＴ」に相当）を備えている。そして、電力供給制御装置１０は、パワーＭＯＳＦＥＴ１４のゲートに定電圧信号、或いは、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御信号などの制御信号Ｓ１を与えてオンオフ動作させることで、そのパワーＭＯＳＦＥＴ１４の出力側に連なる電源１２から負荷１１への電力供給を制御するように構成されている。なお、本実施形態では、この電力供給制御装置１０は、入力端子Ｐ１が外部の操作スイッチ１５に接続される構成をなし、この操作スイッチ１５がオンとなることで動作するようになっている。
【００３３】
電力供給制御装置１０は、図１に示すように、上記入力端子Ｐ１と、電源１２に接続される電源（Ｖcc）端子Ｐ２及びタブ端子Ｐ３と、負荷１１に接続される負荷接続端子Ｐ４と、外付け抵抗１６（本発明の「電流電圧変換回路」に相当）を介してグランド（ＧＮＤ）に接続される外部端子Ｐ５と、グランド（ＧＮＤ）に直接接続されるグランド端子Ｐ６と、ダイアグ出力端子Ｐ７とが設けられた半導体素子１７（半導体ディバイス）として構成されている。本実施形態では、パワーＭＯＳＦＥＴ１４、後述するセンスＭＯＳＦＥＴ１８（本発明の「第２回路素子、センスＦＥＴ」に相当）及び温度センサ１９がパワーチップ２０としてワンチップ化され、それ以外の回路が搭載された制御チップ２１に組み付けられて構成されている。
【００３４】
図１に示すように、電力供給制御装置１０は、制御信号Ｓ１が入力端子Ｐ１に接続された入力インターフェース２２に入力され、この制御信号Ｓ１が保護用論理回路２３と内部グランド生成回路２７とに与えられるようになっている。内部グランド生成回路２７は、電源１２に接続されるとともに抵抗２９を介してグランド端子Ｐ６に接続されており、制御信号Ｓ１を受けることで通電する。そして、内部グランド生成回路２７は、電源電圧（Ｖcc)から所定の一定電圧分だけ下がった内部グランド（ＧＮＤ２）を生成し、電源電圧（Ｖcc)と内部グランド（ＧＮＤ２）との間の定電圧が保護用論理回路２３に供給される。保護用論理回路２３にはチャージポンプ・ゲートドライバ２４が接続されており、更に、過電流検知回路２５、過温度検知回路２６も接続されている。なお、抵抗２９の上流にはカソードが電源端子Ｐ２に接続されアノードが抵抗２９に接続されたダイオード３６が設けられている。
【００３５】
チャージポンプ・ゲートドライバ２４は、保護用論理回路２３の起動により、正常時には昇圧した電圧をパワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８の各ゲート−ソース間に与えてオンして通電状態にさせるように動作する。これにより、電源１２から負荷１１への電力供給が行われる。一方、チャージポンプ・ゲートドライバ２４は、保護用論理回路２３が後述する第１異常信号ＯＣ、第２異常信号ＦＣ或いは第３異常信号ＯＴを受けた異常検出時には、保護用論理回路２３の演算結果によりパワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８の各ゲート−ソース間の電荷を放電し、遮断させるように動作する。これにより、電源１２から負荷１１への電力供給が停止される。
【００３６】
パワーチップ２０は、ドレインが共通接続されてタブ端子Ｐ３に接続される複数のＭＯＳＦＥＴが配列され、ほとんどのＭＯＳＦＥＴ群のソースが共通接続されて過電流検知回路２５のパワーＦＥＴ用入力２５ａ及び負荷接続端子Ｐ４に接続されるパワーＭＯＳＦＥＴ１４を構成し、一部のＭＯＳＦＥＴ群のソースが共通接続されて過電流検知回路２５のセンスＦＥＴ用入力２５ｂに接続されるセンスＭＯＳＦＥＴ１８を構成している。なお、パワーＭＯＳＦＥＴ１４を構成するＭＯＳＦＥＴ群の数と、センスＭＯＳＦＥＴ１８を構成するＭＯＳＦＥＴ群の数との比が概ねセンス比ｋである。また、図１でパワーＭＯＳＦＥＴ１４とセンスＭＯＳＦＥＴ１８とのドレインが共通接続される接続点Ａが本発明でいう「共通接続点」に相当する。
【００３７】
また、過電流検知回路２５は、閾値電圧発生回路２８からの第１異常用閾値電圧Ｖocと、第２異常用閾値電圧Ｖfcとを受ける。この閾値電圧発生回路２８は、パワーＭＯＳＦＥＴ１４のソース（負荷接続端子Ｐ４）とグランド端子Ｐ６との間に接続されている。
【００３８】
過温度検知回路２６は、パワーチップ２０に設けられた温度センサ１９から当該パワーチップ２０の温度に応じた温度信号をＳ２を受ける。そして、過温度検知回路２６は、所定の異常温度を示す温度信号Ｓ２を受けたときに温度異常を検出して第３異常信号ＯＴを保護用論理回路２３に与える。ダイアグ出力回路３４は、例えば保護用論理回路２３が第１異常信号ＯＣあるいは第２異常信号ＦＣを受けた異常検出時にダイアグ出力端子Ｐ７を介して異常検出信号を出力する。
【００３９】
［過電流検知回路及び閾値電圧発生回路の具体的構成］
図２は、電力供給制御装置１０のうち過電流検知回路２５及び閾値電圧発生回路２８を拡大して示す回路図である。なお、同図では、過電流検知回路２５及び閾値電圧発生回路２８以外の構成については一部省略されている。
【００４０】
（１）過電流検知回路
過電流検知回路２５は、パワーＭＯＳＦＥＴ１４とセンスＭＯＳＦＥＴ１８とのソース電位（本発明の「共通接続点とは反対側の各電位」に相当）を同電位に保持するための電位制御回路３０と、複数（本実施形態では２つ）の比較回路３１，３２（本実施形態では、ヒステリシスコンパレータ）とを備えている。
【００４１】
電位制御回路３０は、パワーＦＥＴ用入力２５ａ（パワーＭＯＳＦＥＴ１４のソース）とセンスＦＥＴ用入力２５ｂ（センスＭＯＳＦＥＴ１８のソース）とが１対の入力端子それぞれに接続されるオペアンプ３３、センスＦＥＴ用入力２５ｂと外部端子Ｐ５との間に接続され制御端子にオペアンプ３３の出力が与えられるスイッチ素子としてのＦＥＴ３５を備えている。より具体的には、パワーＦＥＴ用入力２５ａは、オペアンプ３３の逆相入力に接続され、センスＦＥＴ用入力２５ｂは、オペアンプ３３の正相入力に接続されている。このオペアンプ３３の差動出力は、ＦＥＴ３５のゲート−ドレイン間を介して、正相入力にフィードバックされている。
【００４２】
このようにオペアンプ３３の差動出力をフィードバックすることによって、オペアンプ３３の正相入力の電位と逆相入力の電位とがほとんど同じになるイマジナリーショート状態となる。このため、パワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８のドレイン同士、ソース同士が互いに同電位となり、パワーＭＯＳＦＥＴ１４に流れる電流ＩＬ（負荷電流）に対して安定した一定比率（上記センス比ｋ）のセンス電流Ｉｓ（本発明の「第２回路素子に流れる電流」に相当）をセンスＭＯＳＦＥＴ１８に流すことができる。しかし、実際には、オペアンプ３３は、その製造ばらつき等の起因して入力端子間のオフセット電圧ΔＶがばらつき電流の異常検出の精度に影響を与える。
【００４３】
電位制御回路３０からのセンス電流Ｉｓは外部端子Ｐ５を介して外付け抵抗１６に流れ、このセンス電流Ｉｓに応じて外部端子Ｐ５の端子電圧Ｖｏ（本発明の「電流電圧変換回路の出力電圧」に相当）が変化する。そして、この端子電圧Ｖｏが、上記比較回路３１の一方の入力端子に与えられると共に、比較回路３２の一方の入力端子に与えられる。
【００４４】
比較回路３１は、他方の入力端子に閾値電圧発生回路２８からの第１異常用閾値電圧Ｖocを受けて、この第１異常用閾値電圧Ｖocを端子電圧Ｖｏが超えたときに第１異常信号ＯＣ（本発明の「電流異常信号」に相当）を保護用論理回路２３に出力する。なお、この比較回路３１は、例えば負荷１１が短絡するなどして所定値以上の大電流（過電流異常電流ＩＬoc  本来の異常検出時電流）が負荷１１に流れる「過電流異常」時に第１異常信号ＯＣを出力させるためのものである。
【００４５】
比較回路３２は、他方の入力端子に閾値電圧発生回路２８からの第２異常用閾値電圧Ｖfc（＜Ｖoc）を受けて、この第２異常用閾値電圧Ｖfcを端子電圧Ｖｏが超えたときに第２異常信号ＦＣ（本発明の「電流異常信号」に相当）を保護用論理回路２３に出力する。なお、この比較回路３２は、上記「過電流異常」時の電流よりは小さい電流であるが、定格電流よりも大きくこのまま流し続けると、例えば負荷１１に連なる配線が発煙するなどの問題が生じ得る程度の電流（ヒューズ異常電流ＩＬfc  本来の異常検出時電流）が流れる「ヒューズ異常」時に第２異常信号ＦＣを出力するためのものである。
【００４６】
なお、保護用論理回路２３は、第１異常信号ＯＣを受けたときは、例えば即時的または短時間待った後にパワーＭＯＳＦＥＴ１４を遮断させるようにチャージポンプ・ゲートドライバ２４を制御する。このときの遮断動作は、例えば電力供給制御装置１０に制御信号Ｓ１が再入力されない限り遮断状態を維持する自己復帰不能な遮断動作である。なお、このときの遮断動作は、第１異常信号ＯＣを受けなくなったことを条件に自己復帰可能なものであっても勿論よい。
【００４７】
また、保護用論理回路２３は、第２異常信号ＦＣを受けたときは、第１異常信号ＯＣを受けたときよりも長い時間（このときの電流を流し続けて配線の発煙が生じる時間よりも短い時間）待った後に自己復帰不能な遮断動作を行う。なお、このときの遮断動作は、第２異常信号ＦＣを受けなくなったことを条件に自己復帰可能なものであっても勿論よい。更に、保護用論理回路２３は、第３異常信号ＯＴを受けたときには、パワーＭＯＳＦＥＴ１４を一時的に遮断させ、第３異常信号ＯＴを受けなくなった（パワーチップ２０の温度が所定の異常温度を下回った）ことを条件にパワーＭＯＳＦＥＴ１４を通電状態に復帰させる自己復帰可能な遮断動作を行う。
【００４８】
（２）閾値電圧発生回路
閾値電圧発生回路２８は、図２に示すように、パワーＭＯＳＦＥＴ１４のソースとグランド端子Ｐ６との間に、分圧回路４０とバイアス抵抗４２とが直列接続されている。分圧回路４０は、複数の抵抗（本実施形態では３つの抵抗４０ａ，４０ｂ，４０ｃ）を直列接続して構成されており、抵抗４０ａと抵抗４０ｂとの接続点Ｂの分圧電圧が上記第１異常用閾値電圧Ｖocとして出力され、抵抗４０ｂと抵抗４０ｃとの接続点Ｃの分圧電圧が上記第２異常用閾値電圧Ｖfcとして出力される。従って、パワーＭＯＳＦＥＴ１４のソース電圧Ｖｓが本発明の「基準電圧」に相当する。
【００４９】
バイアス抵抗４２は、分圧回路４０の下流側に配されている。また、バイアス抵抗４２は、定電流出力回路４６と共にバイアス電圧発生回路４１を構成する。定電流出力回路４６は、調整用抵抗４５（本発明の「電流生成抵抗、バイアス電圧調整回路」に相当）を備えて、この調整用抵抗４５の抵抗値に応じた定電流Ｉｈをバイアス抵抗４２と分圧回路４０との接続点Ｄからバイアス抵抗４２に流す。
【００５０】
具体的には、定電流出力回路４６は、互いのソースが電源端子Ｐ２に共通接続される１対のＭＯＳトランジスタ４３，４４によって構成されたカレントミラー回路４７を有する。また、ゲートとドレインとが短絡接続されたＭＯＳトランジスタ４３のドレインには、上述した内部グランド生成回路２７（本発明の「定電圧回路」に相当）との間に上記調整用抵抗４５が接続され、この調整用抵抗４５の抵抗値に応じた定電流Ｉｈが生成される。ＭＯＳトランジスタ４４のドレインは上記接続点Ｄに接続されている。
【００５１】
［異常検出時電流値の調整方法］
上述したように、保護用論理回路２３は「過電流異常」時と「ヒューズ異常」時とに応じた遮断動作を行う。従って、パワーＭＯＳＦＥＴ１４及び負荷１１に流れる負荷電流ＩＬを正確に検出して、「過電流異常」として検出すべき過電流異常電流ＩＬocが負荷１１等に流れたときに比較回路３１から第１異常信号ＯＣが出力され、「ヒューズ異常」として検出すべきヒューズ異常電流ＩＬfcが負荷１１等に流れたときに比較回路３２から第２異常信号ＦＣが出力されるようにする必要がある。
【００５２】
勿論、電力供給制御装置１０はこれらを加味して設計されるわけであるが、実際には製造ばらつきによって電位制御回路３０からのセンス電流Ｉｓと負荷電流ＩＬとの比例関係が設計上の比例関係に対してばらつく。つまり、負荷電流ＩＬに対するセンス電流Ｉｓの値がばらつくため、上記過電流異常電流ＩＬocやヒューズ異常電流ＩＬfcからずれた負荷電流ＩＬが負荷１１等に流れたときに「過電流異常」「ヒューズ異常」が検出されてしまう。
【００５３】
この異常検出時電流値のばらつきの要因としては次のものが挙げられる。なお、これらの要因により電力供給制御装置１０全体として設計値に対して±５０〜６０％（いわゆる倍半分）ばらつく。
ａ．パワーＭＯＳＦＥＴ１４とセンスＭＯＳＦＥＴ１８とのセンス比ｋのばらつき
ｂ．電位制御回路３０のオペアンプ３３のオフセット電圧ΔＶのばらつき
ｃ．電流電圧変換回路としての外付け抵抗１６のばらつき
ｄ．閾値電圧発生回路２８で生成される閾値電圧（第１異常用閾値電圧Ｖoc、第２異常用閾値電圧Ｖfc）のばらつき
ｅ．比較回路３１，３２が備える１対のスイッチ素子のばらつき
このうち、「ｃ．外付け抵抗１６のばらつき」については、本実施形態では、外付け抵抗１６は、半導体素子１７の外部に設ける構成であるからこれによる製造ばらつきは抑制できる。これにより、電力供給制御装置１０全体としてのばらつきを設計値に対して±３０％程度に抑えることができる。
【００５４】
また、「ｄ．閾値電圧発生回路２８で生成される閾値電圧のばらつき」については、本実施形態では、これらを生成するための分圧回路４０が半導体素子１７の内部に設けられている。従って、製造段階において抵抗４０ａ〜４０ｃの抵抗値は同方向（増加方向或いは減少方向）にばらつくため第１異常用閾値電圧Ｖocと第２異常用閾値電圧Ｖfcとの比率のばらつきは抑制される。
【００５５】
一方、「ｂ．オペアンプ３３のオフセット電圧ΔＶのばらつき」は、異常検出時電流値のばらつきに大きな影響を与え得る。オペアンプ３３のオフセット電圧ΔＶのばらつきは、通常数ｍＶ程度、製造条件によっては１０〜１５ｍＶ程度になることがある。ここで、オフセット電圧ΔＶのばらつきがセンス電流Ｉｓに与える影響については次の式で表される。
【数１】
2007135274.tif 000003
【００５６】
ｋ：センス比
ＩＬ：負荷電流
Ｒon：パワーＭＯＳＦＥＴ１４のオン抵抗値
つまり、上記式の第２項がオフセット電圧ΔＶのばらつきによる誤差を意味する。これをグラフに現したのが図３である。
【００５７】
（１）オペアンプのオフセット電圧を調整する方法
上記要因による異常検出時電流値のばらつきを調整（トリミング）する方法としては、上記各回路２５，２８等を半導体素子１７に搭載した後（ＩＣのパッケージ化の前）にオペアンプ３３のオフセット電圧ΔＶを調整する方法が考えられる。つまり、オペアンプ３３を、パワーＭＯＳＦＥＴ１４とセンスＭＯＳＦＥＴ１８のソース電位が同電位になるよう調整するのである。図４は、オペアンプ３３のオフセット電圧ΔＶを調整した場合における閾値電圧と負荷電流ＩＬとの関係グラフである。同図中の符号Ｒｘは外付け抵抗１６の抵抗値である。
【００５８】
この図４に示すように、オペアンプ３３のオフセット電圧ΔＶを調整することで、オペアンプ３３のオフセット電圧ΔＶのばらつきによる影響は排除できる。しかし、「ｄ．閾値電圧発生回路２８で生成される閾値電圧のばらつき」及び「ｅ．比較回路３１，３２のばらつき」による影響を抑えることはできない。つまり、これらの要因によって第１異常用閾値電圧Ｖoc、第２異常用閾値電圧Ｖfcのばらつきによる影響が残る。そして、この閾値電圧のばらつきによる影響を排除するためには、更に各比較回路３１，３２が有する１対のスイッチのバランス（１対の入力端子間電圧）を調整する必要がある。従って、この方法では、オペアンプ３３、各比較回路３１，３２を調整する必要がある。
【００５９】
なお、オペアンプ３３の調整を行わずに、比較回路３１，３２のみ調整する方法を採用した場合には、オペアンプ３３のオフセット電圧ΔＶのばらつきに応じて比較回路３１，３２をそれぞれ調整する必要が生じる。
【００６０】
（２）分圧回路の基準電圧を調整する方法
例えば、分圧回路４０とパワーＭＯＳＦＥＴ１４のソースとの間の抵抗値を調整することで分圧回路４０の基準電圧を調整して第１異常用閾値電圧Ｖoc及び第２異常用閾値電圧Ｖfcを調整する方法がある。図５に示すように、オペアンプ３３のオフセット電圧ΔＶのばらつきによりセンス電流Ｉｓ−負荷電流ＩＬの関係直線が設計上の線Ｌ１（同図で実線）からＬ２（同図で点線）にずれた場合、例えば「ヒューズ異常」時の負荷電流ＩＬをヒューズ異常電流ＩＬfcとするように基準電圧を調整する。これにより、第２異常用閾値電圧Ｖfcは「Ｖfc’」に変更される。
【００６１】
しかし、第１異常用閾値電圧Ｖocは、これに第２異常用閾値電圧Ｖfcの変更前後の比（Ｖfc’／Ｖfc）を乗じた値（Ｖoc’）となって大きくずれてしまう。ここで、オペアンプ３３のオフセット電圧ΔＶのばらつきは、「過電流異常」時のように比較的に大きな過電流異常電流ＩＬocが流れる（パワーＭＯＳＦＥＴ１４のドレインーソース間電圧Ｖdsが大きい）ときに比べて、「ヒューズ異常時」のように比較的に小さいヒューズ異常電流ＩＬfcが流れる（パワーＭＯＳＦＥＴ１４のドレインーソース間電圧Ｖdsが小さい）ときの方が検出精度に与える影響が大きい。具体的には、例えばオフセット電圧ΔＶのばらつきが１５ｍＶであった場合、パワーＭＯＳＦＥＴ１４のドレインーソース間電圧Ｖdsが１Ｖ（パワーＭＯＳＦＥＴ１４のオン抵抗３ｍΩ、供給電流３３３Ａ）であるときには、オフセット電圧ΔＶのばらつきによるセンス電流Ｉｓのばらつきは１．５％となる。これに対して、パワーＭＯＳＦＥＴ１４のドレインーソース間電圧Ｖdsが３０ｍＶ（パワーＭＯＳＦＥＴ１４のオン抵抗３ｍΩ、供給電流１０Ａ）であるときには、オフセット電圧ΔＶのばらつきによるセンス電流Ｉｓのばらつきは３３％となる。「ヒューズ異常」の検出は、上述したように配線等を発煙から保護するヒューズ機能として利用されるため、極めて高い精度で検出する必要がある。
【００６２】
従って、第１異常用閾値電圧Ｖocを変更することは好ましくない。しかしながら、この基準電圧を調整する方法では、第２異常用閾値電圧を「Ｖfc」から「Ｖfc’」に補正した場合、その補正量よりも大きく第１異常用閾値電圧Ｖocが変更されてしまい却って「過電流異常」の検出精度を低下させる結果となる。
【００６３】
なお、これ以外に外付け抵抗１６の抵抗値を調整する方法する方法があるが、この方法も、上記基準電圧を調整する方法と同様の問題が生じる。
【００６４】
（３）バイアス電圧を調整する方法
本実施形態では、バイアス電圧発生回路４１の調整用抵抗４５の抵抗値を調整することによりバイアス抵抗４２に印加されるバイアス電圧Ｖｂを調整する方法が採用されている。バイアス電圧発生回路４１は、調整用抵抗４５の抵抗値の調整によるバイアス電圧Ｖｂの変化に応じて複数の閾値電圧を変化させつつ、それら各閾値電圧間の電位差を変えないようにする。つまり、このバイアス電圧Ｖｂを調整することにより、図６に示すように、第１異常用閾値電圧Ｖocと第２異常用閾値電圧Ｖfcとを同量だけ底上げするのである（同図ではＶoc”、Ｖfc”）。
【００６５】
これにより、オペアンプ３３のオフセット電圧ΔＶのばらつきによる影響が大きい「ヒューズ異常」については、オフセット電圧ΔＶ、第２異常用閾値電圧Ｖfc及び比較回路３２のばらつきを一度に調整することができる。一方、「過電流異常」については、オフセット電圧ΔＶによるばらつきは調整され、第１異常用閾値電圧Ｖoc及び比較回路３１のばらつきが残る。しかし、「過電流異常」では、第１異常用閾値電圧Ｖoc自体が大きな値であるから第１異常用閾値電圧Ｖoc及び比較回路３１のばらつきによる影響は小さい。
【００６６】
バイアス電圧Ｖｂの具体的な調整方法は、次の通りである。調整用抵抗４５は、例えば、図７に示すように、１つの基準抵抗Ｒ１に、両端を例えばポリシリコンで短絡したトリミングパッドＴＰを有する複数のトリミング抵抗（同図ではＲ２，Ｒ３，Ｒ４）を直列接続した構成であり、必要に応じて各トリミング抵抗Ｒ２〜Ｒ４の両端に連なるトリミングパッドＴＰに所定の電圧を印加して短絡接続を開放させる（同図ではトリミング抵抗Ｒ２のみ短絡接続が開放されている）ことで全体としての抵抗値が調整可能とされている。図２に示すように、パワーＭＯＳＦＥＴ１４に上記ヒューズ異常電流ＩＬfcを流した状態で、比較回路３２から第２異常信号ＦＣが出力されるように調整用抵抗４５の抵抗値を調整するのである。
【００６７】
以上により、本実施形態によれば、分圧回路４０の下流側に配したバイアス抵抗４２のバイアス電圧Ｖｂを調整して、第１異常用閾値電圧Ｖocを第２異常用閾値電圧Ｖfcと同じ量だけ底上げするという１箇所に対する調整作業で「過電流異常」についてオフセット電圧ΔＶのばらつきによる影響を排除しつつ、高い検出精度が求められる「ヒューズ異常」についてオフセット電圧ΔＶ、第２異常用閾値電圧Ｖfc及び比較回路３２のばらつきによる影響を一度に排除できる。
【００６８】
なお、本実施形態では、第１異常用閾値電圧Ｖocを第２異常用閾値電圧Ｖfcを生成する元となる基準電圧がパワーＭＯＳＦＥＴ１４のソース電圧Ｖｓになっており、第１異常用閾値電圧Ｖoc、第２異常用閾値電圧Ｖfcが電源電圧Ｖccに応じた値となる。従って、電源電圧Ｖccの大小にかかわらず、電力供給制御装置１０の起動時において「過電流異常」「ヒューズ異常」を早期に検出することができる。
【００６９】
＜実施形態２＞
図８は実施形態２を示す。上記実施形態１では、制御チップ２１にパワーチップ２０を組み込んだ後に、バイアス電圧Ｖｂの調整作業を行う構成であった。これに対して、本実施形態では、パワーチップ２０を組み込む前の制御チップ２１のみの状態でバイアス電圧Ｖｂを調整可能とするものである。
【００７０】
本実施形態の制御チップ２１は、電位制御回路３０のセンスＦＥＴ用入力２５ｂとタブ端子Ｐ３との間に仮抵抗５０が接続されている。この仮抵抗５０はセンスＭＯＳＦＥＴ１８のオン抵抗（＝Ｒon×ｋ）相当の抵抗値を有する。そして、パワーＦＥＴ用入力２５ａが連なる負荷接続端子Ｐ４とタブ端子Ｐ３との間に電圧Ｖdsを印加する。この電圧Ｖdsは、パワーＭＯＳＦＥＴ１４にヒューズ異常電流ＩＬfcを流したときのドレインーソース間電圧に相当する。そして、この状態で、比較回路３２から第２異常信号ＦＣが出力されるように調整用抵抗４５の抵抗値を調整するのである。なお、この調整作業においては、上記仮抵抗５０及び外付け抵抗１６（仮の外付け抵抗）は制御チップ２１に一時的に仮接続され、調整作業後に仮抵抗５０及び外付け抵抗１６（仮の外付け抵抗）は除かれ、制御チップ２１に対してパワーチップ２０をワイヤーボンドで本接続すると共に、外付け抵抗１６を外部端子Ｐ５に本接続する。
【００７１】
このような方法であれば、パワーチップ２０を組み込む前の制御チップ２１のみの状態でバイアス電圧Ｖｂを調整することができる。
【００７２】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、センスＭＯＳＦＥＴ１８を備えたセンスＭＯＳ方式によって負荷電流ＩＬを検出する構成に対して本発明を適用した例を説明したが、これに限らず、図９に示す構成であっても本発明を適用することにより同様の効果を得ることができる。つまり、上記図２の構成に対して、電源１２とパワーＭＯＳＦＥＴ１４のドレインとの間にシャント抵抗６１を設けると共に、オペアンプ３３の一方の入力端子をシャント抵抗６１（本発明の「第１回路素子」に相当）とパワーＭＯＳＦＥＴ１４のドレインとの接続点に接続し、センスＭＯＳＦＥＴ１８の代わりにシャント抵抗６２（本発明の「第２回路素子」に相当）を接続したシャント抵抗方式の構成である。外付け抵抗１６には、パワーＭＯＳＦＥＴ１４に流れる負荷電流ＩＬに対してシャント抵抗６１，６２の抵抗比に応じた電流が流れる。
【００７３】
（２）上記実施形態で電位制御回路としては、オペアンプ３３を有する電位制御回路３０であったが、これに限らず、１対のスイッチ素子を組み合わせてなるレベルシフト回路によってパワーＭＯＳＦＥＴ１４とセンスＭＯＳＦＥＴ１８とのソース電位を同電位する構成であってもよい。例えばＮｃｈ型ＦＥＴのドレインを定電流回路に接続し、そのゲートをパワーＭＯＳＦＥＴ１４のソースに接続し、そのソースをＰｃｈ型ＦＥＴのゲートに接続し、このＰｃｈ型ＦＥＴのソースをセンスＭＯＳＦＥＴ１８のソースに接続しこのドレインを外付け抵抗１６側に接続する構成である。なお、ｐｎｐ型トランジスタとｎｐｎ型との組み合わせであってもよい。
【００７４】
（３）上記実施形態では、電流電圧変換回路として外付け抵抗１６としたが、これに限らず、コンデンサと抵抗とを並列接続したＲＣ並列回路であってもよい。さらにこのＲＣ並列回路のコンデンサに別の抵抗を直列接続した回路であってもよい。
【００７５】
（４）上記実施形態では、複数の閾値電圧を有する構成としたが、これに限らず１つの閾値電圧によって１つの電流異常を検出する構成であってもよい。このような構成であっても、バイアス電圧を調整することにより上記各ばらつき要因による影響を排除できる。
【００７６】
（５）また、上記実施形態に対して、バイアス抵抗４２の代わりに調整抵抗を設けて、この抵抗値を調整する構成であっても上記実施形態１ほどではないが、ある程度製造ばらつきによる影響を排除できる（上記「分圧回路の基準電圧を調整する方法」参照）。また、バイアス抵抗４２の変わりにスイッチ素子（ＦＥＴやバイポーラトランジスタ）を設けて分圧回路４０に流れる電流を調整する方法であってもよい。
【００７７】
（６）上記実施形態では、基準電圧をパワーＭＯＳＦＥＴ１４のソース電圧Ｖｓとしたが、これに限らず、チェナーダイオードやＦＥＴによって構成された定電圧回路からの定電圧であってもよい。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施形態１に係る電力供給制御装置の全体構成を示すブロック図
【図２】過電流検知回路及び閾値電圧発生回路を拡大して示す回路図
【図３】オペアンプのオフセット電圧のばらつきによる影響を示したセンス電流ー負荷電流の関係グラフ
【図４】オペアンプのオフセット電圧を調整した場合における閾値電圧と負荷電流との関係グラフ
【図５】分圧回路の基準電圧を調整した場合における閾値電圧と負荷電流との関係グラフ
【図６】バイアス電圧を調整した場合における閾値電圧と負荷電流との関係グラフ
【図７】調整用抵抗の構成を示した模式図
【図８】実施形態２の過電流検知回路及び閾値電圧発生回路を拡大して示す回路図
【図９】変形例のシャント抵抗方式の回路図
【符号の説明】
【００７９】
１０…電力供給制御装置（電流異常検出回路）
１１…負荷
１２…電源
１３…電力供給ライン
１４…パワーＭＯＳＦＥＴ（第１回路素子、パワーＦＥＴ）
１６…外付け抵抗（電流電圧変換回路）
１７…半導体素子
１８…センスＭＯＳＦＥＴ（第２回路素子、センスＦＥＴ）
２５ａ…パワーＦＥＴ用入力
２５ｂ…センスＦＥＴ用入力
２７…内部グランド生成回路（定電圧回路）
２８…閾値電圧発生回路
３０…電位制御回路
３１，３２…比較回路
４０…分圧回路
４１…バイアス電圧発生回路
４２…バイアス抵抗
４５…調整用抵抗（電流生成抵抗、バイアス電圧調整回路）
４６…定電流出力回路
４７…カレントミラー回路
ＩＬoc…過電流異常電流（本来の異常検出時電流）
ＩＬfc…ヒューズ異常電流（本来の異常検出時電流）
Ｉｓ…センス電流
Ｉｈ…定電流
Ｐ５…外部端子
ＯＣ…第１異常信号（電流異常信号）
ＦＣ…第２異常信号（電流異常信号）
Ｖｂ…バイアス電圧
Ｖｏ…端子電圧（電流電圧変換回路の出力電圧）
Ｖoc…第１異常用閾値電圧
Ｖfc…第２異常用閾値電圧
Ｖｓ…ソース電圧（基準電圧）
【図１】
2007135274.tif 000004
【図２】
2007135274.tif 000005
【図３】
2007135274.tif 000006
【図４】
2007135274.tif 000007
【図５】
2007135274.tif 000008
【図６】
2007135274.tif 000009
【図７】
2007135274.tif 000010
【図８】
2007135274.tif 000011
【図９】
2007135274.tif 000012