(57)【要約】【課題】ＴＦＴ素子の静電気破壊を防止して歩留りを向上でき、しかも製造工程数を小さく抑えることができる電気光学装置の製造方法を提供する。【解決手段】ゲート電極３１、ゲート電極線２０、周辺コモン配線５１を互いに導通状態でマザー基板７ａ’上に形成する工程と、配線５１の一部を保持爪５６で覆った状態でゲート絶縁膜材料３２’及び半導体膜材料３３’を成膜する工程と、保持爪５６をマザー基板７ａ’から除去して配線５１の露出部分Ｅを形成した上でレジストを塗布しこのレジストをパターニングした上でそれをマスクとして半導体膜材料３３’をエッチングして半導体膜３３を形成する工程と、レジストを剥離した後にソース電極３５及びドレイン電極３６の材料を成膜する工程と、その材料をパターニングしてソース電極３５及びドレイン電極３６を形成する工程とを有する電気光学装置の製造方法である。【選択図】図６
2007094260.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、及びドレイン電極の各要素を積層して成るスイッチング素子を有する電気光学装置の製造方法において、
前記電気光学装置となる第１領域及び当該第１領域の周辺の第２領域を備えたマザー基板の前記第１領域に前記ゲート電極及び当該ゲート電極につながるゲート電極線を形成し、前記第２領域に周辺コモン配線を前記ゲート電極線に導通する状態で形成する工程と、
前記周辺コモン配線の少なくとも一部を被覆手段で覆った状態で前記マザー基板上に前記ゲート絶縁膜の材料及び前記半導体膜の材料を成膜する半導体膜材料の成膜工程と、
前記被覆手段を前記マザー基板から除去し、前記半導体膜の材料をパターニングして前記第１領域に所定形状の前記半導体膜を形成する工程と、
前記マザー基板に前記ソース電極及び前記ドレイン電極のための材料を成膜する工程と、
前記ソース電極及び前記ドレイン電極のための材料をパターニングして前記第１領域に所定形状の前記ソース電極及び前記ドレイン電極を形成する工程と、
前記マザー基板を切断して前記第１領域と前記第２領域を分離する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１記載の電気光学装置の製造方法において、前記被覆手段は前記半導体膜材料の成膜工程において前記マザー基板を保持する保持部材であることを特徴とする電気光学装置の製造方法。
【請求項３】
請求項２記載の電気光学装置の製造方法において、前記保持部材は前記マザー基板をその端辺において把持する爪形状の保持爪であることを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１から請求項３のいずれか１つに記載の電気光学装置の製造方法において、
前記半導体膜を形成する前記工程は、前記半導体膜の材料をエッチングによってパターニングするものであり、前記被覆手段を除去した部分の前記周辺コモン配線の上にレジストを残した状態で前記エッチングによるパターニングを行う
ことを特徴とする電気光学装置の製造方法。
【請求項５】
請求項１から請求項４のいずれか１つに記載の電気光学装置の製造方法において、
パターニングによって所定形状の前記ソース電極及び前記ドレイン電極を形成する前記工程の後に、
前記ソース電極及び前記ドレイン電極の上に保護膜を形成する工程と、
前記保護膜の上に光散乱用凹凸樹脂膜を形成する工程と、
前記光散乱用凹凸樹脂膜の上に所定形状の光反射膜を形成する工程と、
前記光反射膜の上に所定形状の画素電極を形成する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項６】
請求項１から請求項５のいずれか１つに記載の電気光学装置の製造方法において、前記半導体膜はａ−Ｓｉ膜であることを特徴とする電気光学装置の製造方法。
【請求項７】
請求項１から請求項７のいずれか１つに記載の電気光学装置の製造方法において、
前記半導体膜材料の成膜工程では、前記半導体膜の材料の上にＮ＋−Ｓｉ膜の材料が成膜され、さらに
前記半導体膜材料の成膜工程の後に前記Ｎ＋−Ｓｉ膜の材料を前記半導体膜の上でエッチングによって分割する工程をさらに有することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等といった電気光学装置を製造するための製造方法に関する。
【背景技術】
【０００２】
現在、液晶表示装置、有機ＥＬ装置等といった電気光学装置が広く用いられている。この電気光学装置において３端子型のスイッチング素子であるＴＦＴ（Thin Film Transistor）素子を用いて画素への印加電圧を制御することにしたものが知られている。このＴＦＴ素子は、例えば、ガラス、プラスチック等によって形成された基板上にゲート電極、半導体膜、ソース電極、及びドレイン電極を順次に積層することによって形成される。
【０００３】
基板上にＴＦＴ素子を形成する場合、形成途中のＴＦＴ素子やバスラインに静電気が帯電し、さらにその静電気が放電することによってそれらのＴＦＴ素子等が破壊されることがある。この現象が生じると、液晶表示装置の製造上での歩留りが悪くなるという問題が発生する。上記のようにＴＦＴ素子等に静電気が帯電することを防止するために、基板の周辺に短絡用の配線であるショートリングを設け、このショートリングを介してゲートバスラインとソースバスラインとを短絡させる技術が知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平５−１８１１５７号公報（第２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された短絡手法を採用する場合には、ショートリングを介してゲートバスラインとソースバスラインとを短絡する際に、両バスラインを導通させるためのコンタクトホールを形成しなければならず、そのための専用の工程を設けなければならず、製造工程が増えてコストアップにつながるという問題があった。
【０００６】
本発明は、上記の問題点に鑑みて成されたものであって、ＴＦＴ素子等の静電気破壊を防止して歩留りを向上でき、しかも製造工程数を少なく抑えることができる電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る電気光学装置の製造方法は、（１）ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、及びドレイン電極の各要素を積層して成るスイッチング素子を有する電気光学装置の製造方法において、（２）前記電気光学装置となる第１領域及び当該第１領域の周辺の第２領域を備えたマザー基板の前記第１領域に前記ゲート電極及び当該ゲート電極につながるゲート電極線を形成し、前記第２領域に周辺コモン配線を前記ゲート電極線に導通する状態で形成する工程と、（３）前記周辺コモン配線の少なくとも一部を被覆手段で覆った状態で前記マザー基板上に前記ゲート絶縁膜の材料及び前記半導体膜の材料を成膜する半導体膜材料の成膜工程と、（４）前記被覆手段を前記マザー基板から除去し、前記半導体膜の材料をパターニングして前記第１領域に所定形状の前記半導体膜を形成する工程と、（５）前記マザー基板に前記ソース電極及び前記ドレイン電極のための材料を成膜する工程と、（６）前記ソース電極及び前記ドレイン電極のための材料をパターニングして前記第１領域に所定形状の前記ソース電極及び前記ドレイン電極を形成する工程と、（７）前記マザー基板を切断して前記第１領域と前記第２領域を分離する工程と、を有することを特徴とする。
【０００８】
この電気光学装置の製造方法によれば、半導体膜材料の成膜工程において周辺コモン配線の少なくとも一部を被覆手段で覆った状態でゲート絶縁膜材料及び半導体膜材料を成膜するので、被覆手段に対応する領域の周辺コモン配線の上にはそれら２層、特にゲート絶縁膜が形成されない。従って、被覆手段をマザー基板から取り外せば、その部分の周辺コモン配線が上記２層に覆われない状態で外部に露出する。
【０００９】
半導体膜材料の成膜工程の次には、半導体膜材料を例えばフォトエッチング処理によってパターニングすることにより所定形状の半導体膜が形成される。このとき、ゲート絶縁膜はパターニングされることなくマザー基板上に残される。このため、マザー基板上の周辺コモン配線はほとんどがゲート絶縁膜で覆われ、しかし、被覆手段によって覆われていた領域だけがゲート絶縁膜で覆われることなく外部に露出する。
【００１０】
上記の半導体膜材料に対するパターニング工程の次には、ソース電極及びドレイン電極の両方の材料である導電金属がマザー基板上に一定の膜厚で成膜される。このとき、周辺コモン配線の一部分を覆っていた上記の被覆手段はマザー基板上から取り外されている。被覆手段が取り外された周辺コモン配線の一部の領域は周辺コモン配線それ自体が外部に露出しているので、上記のようにマザー基板上に導電金属が成膜されると、ゲート絶縁膜よりも下層であるゲート電極及びゲート電極線と、ゲート絶縁膜よりも上層であるソース電極用及びドレイン電極用の導電金属膜とが、周辺コモン配線を介して互いに導通する。
【００１１】
その後、ソース電極用及びドレイン電極用の導電金属膜は、所定形状の複数のソース電極、所定形状の複数のドレイン電極、及び複数のソース電極をつなぐ所定形状の複数のソース電極線とされるべく、例えばフォトエッチング処理によってパターニングされる。このパターニング処理の際、上記の複数のソース電極線を周辺コモン配線に導通させるための結線パターンがマザー基板上に残される。この結線パターンは、マザー基板のうちの電気光学装置の構成要素とはならない領域に残される。
【００１２】
以上のようにしてソース電極及びドレイン電極が所定形状にパターニングされると、マザー基板上に複数のＴＦＴ素子が形成される。これらのＴＦＴ素子は平面的に見て縦横方向にマトリクス状に並んで形成される。通常の電気光学装置で用いられるＴＦＴ素子においては、ゲート電極とソース電極とがゲート絶縁膜によって絶縁され、さらに、ゲート電極とドレイン電極とがゲート絶縁膜によって絶縁されるのであるが、マザー基板上でソース電極及びドレイン電極のパターニングが終了した今の時点では、ゲート電極とソース電極は、マザー基板上の周辺コモン配線を介して互いに導通している。
【００１３】
ソース電極及びドレイン電極が所定形状にパターニングされてＴＦＴ素子が形成された後、マザー基板は種々の工程間で搬送されながら、種々の処理を受ける。例えば、ＴＦＴ素子を保護するための保護膜（いわゆる、パシベーション膜）が形成されたり、反射光に散乱特性や指向性を持たせるための凹凸樹脂散乱膜が形成されたり、凹凸樹脂散乱膜の上に光反射膜が形成されたり、光反射膜の上に画素電極が形成されたり、画素電極の上に配向膜が形成されたり、その配向膜に配向処理（例えば、ラビング処理）が施されたりする。
【００１４】
上記のような種々の処理が行われる間、マザー基板は帯電を発生し易い種々の環境下に置かれる。このような種々の環境のうち剥離帯電は特に大きな問題であると考えられる。この剥離帯電とは、マザー基板をそれを支持する基台から剥離しようとするときに、マザー基板内に静電気が帯電する現象である。
【００１５】
本発明に係る電気光学装置の製造方法によれば、ソース電極及びドレイン電極の両方の電極用の金属材料がマザー基板上に成膜された時点で、ゲート電極とソース電極、そしてゲート電極とドレイン電極が周辺コモン配線を介して互いに導通し、この導通状態はマザー基板が個々の電気光学装置へと切断されるまで継続して保持される。従って、本発明に係る電気光学装置によれば、マザー基板に対して種々の処理が実行される場合でも、ＴＦＴ素子は帯電することなく、従って帯電破壊を起こすことがない。この結果、電気光学装置の製造時における歩留りを高く維持できる。
【００１６】
また、ゲート電極とソース電極とを周辺コモン配線を介して互いに導通させる際には、コンタクトホールを形成するのではなく、単に被覆手段によって周辺コモン領域の少なくとも一部を被覆するだけで良いので、コンタクトホールを形成するための工程を省略でき、それ故、製造工程数を小さく抑えることができる。
【００１７】
次に、本発明に係る電気光学装置の製造方法において、前記被覆手段は前記半導体膜材料の成膜工程において前記マザー基板を保持する保持部材であることが望ましい。この保持部材は、通常は、マザー基板の端辺の一部分を引っ掛けてマザー基板の全体を保持する爪形状に形成されることが多い。この爪形状の保持部材を被覆手段として利用すれば、ゲート電極とソース電極とを周辺コモン配線を介して互いに導通させるための専用の要素（例えば、コンタクトホール）及び専用の工程（例えば、コンタクトホールを形成する工程）が全く不要となり、コストを低く抑える上で非常に有利である。なお、被覆手段は上記の保持部材に限定されるものではなく、例えば、粘着テープ、接着テープ、その他任意の被覆要素を用いて構成できる。
【００１８】
次に、本発明に係る電気光学装置の製造方法においては、ゲート絶縁膜材料層及び半導体膜材料層の２層を成膜した後、半導体材料層に対してフォトエッチング処理を施して所定の形状にパターニングする。このパターニングの際には、半導体材料層の上にレジストを一様に塗布し、そのレジストを所定パターンの露光マスクを介して露光して所定形状のレジストパターンを形成し、そのレジストパターンをマスクとしてエッチング処理を行うことにより半導体膜を所定の形状に形成する。
【００１９】
このように半導体材料層に対してフォトエッチング処理を行う際、レジストパターンを形成するにあたっては、半導体材料を形成すべき位置にレジストを残すことは当然であるが、これに加えて、被覆手段によって被覆されていた周辺コモン配線の一部領域（すなわち、ゲート絶縁膜で被覆されない周辺コモン配線の一部領域）にもレジストを残しておくことが望ましい。こうすれば、周辺コモン配線のうちの外部に露出している領域をその後に行われるエッチング処理時にエッチング液から保護することができ、その結果、さらにその後に行われるソース電極及びドレイン電極用の導電材料の成膜工程においてその導電材料と周辺コモン配線の露出部との導電接触性を高い状態に確保できる。
【００２０】
次に、本発明に係る電気光学装置の製造方法において、前記ソース電極及び前記ドレイン電極を所定形状にパターニングした後には、マザー基板に対してさらに種々の処理が施される。例えば、（ａ）前記ソース電極及び前記ドレイン電極の上に保護膜を形成する工程や、（ｂ）前記保護膜の上に光散乱用凹凸樹脂膜を形成する工程や、（ｃ）前記光散乱用凹凸樹脂膜の上に所定形状の光反射膜を形成する工程や、（ｄ）前記光反射膜の上に所定形状の画素電極を形成する工程や、（ｅ）画素電極を形成する工程の後に、前記マザー基板を切断して個々の電気光学装置を形成する工程等といった各種の工程が実行されることが考えられる。
【００２１】
これらの工程が実行される場合、静電気に対して何等の考慮もはらわれていないと、これらの工程を実施している最中、又は、これらの工程間でマザー基板を搬送している最中に、マザー基板に静電気が帯電するおそれがある。これに対し、本発明では、それらの工程が実施される間、ゲート電極とソース電極とを周辺コモン配線を介して互いに導通（すなわち、同電位に保持）したので、静電気の発生を確実に防止できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る電気光学装置の製造方法を実施形態に基づいて説明する。なお、本発明がこれから説明する実施形態に限定されないことはもちろんである。
まず、製造方法の説明を説明するのに先立って、その製造方法によって製造される電気光学装置を説明する。本実施形態では、電気光学装置の１種である液晶表示装置を製造するものとする。
【００２３】
図１は、液晶表示装置の側面断面構造を示している。また、図２は、図１において矢印Ｚ１で示す部分を拡大して示している。また、図３は、図２の矢印Ａに従った平面構造を示している。なお、図１は、図３のＺ３−Ｚ３線に従った断面図である。また、図２は、図３のＺ２−Ｚ２線に従った断面図である。
【００２４】
図１において、電気光学装置としての液晶表示装置１は、電気光学パネルである液晶パネル２と、この液晶パネル２に付設された照明装置３とを有する。この液晶装置１に関しては矢印Ａが描かれた側が観察側であり、上記の照明装置３は液晶パネル２に関して観察側と反対側に配置されてバックライトとして機能する。
【００２５】
液晶パネル２は、矢印Ａ方向から見て長方形又は正方形で環状のシール材６によって互いに貼り合わされた一対の基板７及び８を有する。基板７はスイッチング素子が形成される素子基板である。また、基板８はカラーフィルタが形成されるカラーフィルタ基板である。本実施形態では、観察側にカラーフィルタ基板８が配置され、観察側から見て背面に素子基板７が配置される。
【００２６】
シール材６は素子基板７とカラーフィルタ基板８との間に間隙、いわゆるセルギャップＧを形成する。シール材６はその一部に液晶注入口（図示せず）を有し、この液晶注入口を介して素子基板７とカラーフィルタ基板８との間に電気光学物質である液晶が注入される。注入された液晶はセルギャップＧ内で電気光学物質の層としての液晶層１２を形成する。液晶注入口は液晶の注入が完了した後に樹脂によって封止される。液晶の注入方法としては、上記のような液晶注入口を通して行う方法以外に、液晶注入口を持たない連続する環状のシール材６によって囲まれる領域内に液晶滴を供給する方法も採用できる。
【００２７】
セルギャップＧの間隔、従って液晶層１２の層厚は、セルギャップＧ内に設けられる複数のスペーサ（図示せず）によって一定に維持される。このスペーサは、複数の球状の樹脂部材を素子基板７又はカラーフィルタ基板８の表面上にランダム（すなわち、無秩序）に置くことによって形成できる。また、スペーサは、フォトリソグラフィ処理によって所定の位置に柱状に形成することもできる。
【００２８】
照明装置３は、光源としてのＬＥＤ（Light Emitting Diode）１３と、導光体１４とを有する。光源としては、ＬＥＤのような点状光源以外に、冷陰極管のような線状光源を用いることもできる。導光体１４は、例えば、透光性を有する樹脂を材料とする成形加工によって形成され、ＬＥＤ１３に対向する側面が光入射面１４ａであり、液晶パネル２に対向する面が光出射面１４ｂである。矢印Ａで示す観察側から見て導光体１４の背面には、必要に応じて、光反射層１６が設けられる。また、導光体１４の光出射面１４ｂには、必要に応じて、光拡散層１７が設けられる。
【００２９】
素子基板７は、第１の透光性の基板７ａを有する。この第１透光性基板７ａは、例えば、透光性のガラス、透光性のプラスチック等によって形成される。この第１透光性基板７ａの外側表面には偏光板１８ａが、例えば、貼着によって装着される。必要に応じて、偏光板１８ａ以外の光学要素、例えば位相差板を付加的に設けることもできる。他方、第１透光性基板７ａの内側表面には、矢印Ｚ１で示す部分の拡大図である図２にも示すように、ソース電極線１９が列方向Ｙ（すなわち、図２の左右方向）に延びている。また、ゲート電極線２０が行方向Ｘ（すなわち、図２の紙面垂直方向）に延びている。そして、スイッチング素子として機能するアクティブ素子であるＴＦＴ（Thin Film Transistor）素子２１がソース電極線１９及びゲート電極線２０に接続して形成されている。
【００３０】
それらのＴＦＴ素子２１、ソース電極線１９及びゲート電極線２０の上に、それらを覆う保護膜２２が形成され、その上に凹凸樹脂膜２３が形成され、その上に光反射膜２４が形成され、その上に画素電極２５が形成され、その上に配向膜２６ａが形成されている。この配向膜２６ａに配向処理、例えばラビング処理が施され、これにより、素子基板７の近傍における液晶分子の初期配向が決められる。
【００３１】
通常、保護膜２２は、透光性と絶縁性を有する窒化膜（ＳｉＮ）や二酸化ケイ素膜（ＳｉＯ２）が用いられ、凹凸樹脂膜２３は、例えば、透光性、感光性、及び絶縁性を有する樹脂、例えばアクリル樹脂、ポリイミド樹脂等をフォトリソグラフィ処理によってパターニングすることによって形成されている。光反射膜２４は、例えば、Ａｌ（アルミニウム）、Ａｌ合金等といった光反射性材料をフォトエッチング処理によってパターニングすることによって形成されている。画素電極２５は、例えばＩＴＯ等といった金属酸化物をフォトエッチング処理によってパターニングすることによって形成されている。また、配向膜２６ａは、例えばポリイミド等を印刷等によって塗布することによって形成されている。
【００３２】
光反射膜２４及び画素電極２５は、矢印Ａ方向から平面的に見て素子基板７上に行方向Ｘ及び列方向Ｙに沿ってマトリクス状に複数形成される。これらの光反射膜２４及び画素電極２５は、図３に示すように、各ソース電極線１９と各ゲート電極線２０とが交差する位置の近傍に設けられていて、個々のＴＦＴ素子２１に接続されている。
【００３３】
図２において、保護膜２２及び凹凸樹脂膜２３には、画素電極２５とＴＦＴ素子２１とを電気的に接続するための開口部としての貫通穴であるコンタクトホール２７が形成されている。このコンタクトホール２７は、矢印Ａ方向から平面的に見てＴＦＴ素子２１の素子本体部分に重ならない位置であって、画素電極２５と重なる位置に形成される。
【００３４】
本実施形態で用いるＴＦＴ素子２１はアモルファスシリコンＴＦＴであり、このＴＦＴ素子２１は、ゲート電極３１、ゲート絶縁膜３２、ａ−Ｓｉ（アモルファスシリコン）によって形成された半導体膜３３、Ｎ＋−Ｓｉ膜３４ａ，３４ｂ、ソース電極３５、そしてドレイン電極３６を有する。ドレイン電極３６は、その一端が半導体膜３３に接続し、その他端がコンタクトホール２７を介して画素電極２５に接続する。ソース電極３５はソース電極線１９から分岐して形成されている。また、ゲート電極３１は、ソース電極線１９と直角の方向に延びるゲート電極線２０から分岐して延びている。
【００３５】
画素電極２５の下に保護膜２２と凹凸樹脂膜２３とから成る層間絶縁膜を設けることにより、画素電極２５の層とＴＦＴ素子２１の層は別々の層に分けられている。これにより、画素電極２５とＴＦＴ素子２１とを同じ層に形成する構造に比べて、素子基板７の表面を有効に活用できる。例えば、画素電極２５の層とＴＦＴ素子２１の層とを別層とすることにより、画素電極２５の面積、すなわち画素面積をＴＦＴ素子２１によって阻害されることなく大きくすることができ、そのため、液晶表示装置において鮮明な表示を行うことができる。
【００３６】
図１において、素子基板７に対向するカラーフィルタ基板８は、矢印Ａ方向から見て長方形又は正方形の第２の透光性の基板８ａを有する。この第２透光性基板８ａは、例えば、透光性のガラス、透光性のプラスチック等によって形成される。この第２透光性基板８ａの外側表面には偏光板１８ｂが、例えば貼着によって装着される。必要に応じて、偏光板１８ｂ以外の光学要素、例えば位相差板を付加的に設けることもできる。
【００３７】
第２透光性基板８ａの内側表面には、図２にも示すように、カラーフィルタを構成する着色膜４１が形成され、その周囲に遮光膜４２が形成され、着色膜４１及び遮光膜４２の上に樹脂膜４３が形成され、その上に共通電極４４が形成され、その上に配向膜２６ｂが形成されている。配向膜２６ｂは、例えばポリイミド等を印刷等によって塗布することによって形成される。
【００３８】
個々の着色膜４１は矢印Ａ方向から見て長方形又は正方形のドット状に形成されている。また、着色膜４１は複数個が矢印Ａ方向から見て行方向Ｘ及び列方向Ｙにマトリクス状に配列されている。遮光膜４２はそれらの着色膜４１を囲み格子状に形成されている。
【００３９】
図２において、着色膜４１の個々はＢ（青）、Ｇ（緑）、Ｒ（赤）の１つを通過させる光学的特性に設定され、それらＢ，Ｇ，Ｒの着色膜４１が矢印Ａ方向から見て所定の配列、例えばストライプ配列、モザイク配列、デルタ配列で並べられている。着色膜４１の光学的特性はＢ，Ｇ，Ｒの３原色に限られず、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）の３原色を通過させる特性とすることもできる。遮光膜４２は、異なる色の着色膜４１を重ねたり、あるいは、所定の材料（例えば、Ｃｒ）によって形成される。
【００４０】
図１において、共通電極４４は、カラーフィルタ基板８の表面の全面に設けられている。一方、素子基板７上に設けられた複数の画素電極２５は矢印Ａ方向から平面的に見て行方向Ｘ及び列方向Ｙに沿ってマトリクス状に並んでいる。これらの画素電極２５とカラーフィルタ基板８上に設けられた共通電極４４とは、矢印Ａ方向から平面的に見て複数のドット状の領域で重なっている。このように重なり合った領域が表示のための最小単位であるサブ画素Ｄを形成している。そして、複数のサブ画素Ｄが行方向Ｘ及び列方向Ｙにマトリクス状に並ぶことにより、矢印Ａ方向から見て長方形状又は正方形状の表示領域Ｖが形成され、この表示領域Ｖ内に文字、数字、図形等といった像が表示される。
【００４１】
本実施形態のように、Ｂ，Ｇ，Ｒの３色から成る着色膜４１を用いてカラー表示を行う場合は、Ｂ，Ｇ，Ｒの３色に対応する３つの着色膜４１に対応する３つのサブ画素Ｄによって１つの画素が形成される。他方、白黒又は任意の２色でモノカラー表示を行う場合は、１つのサブ画素Ｄによって１つの画素が形成される。
【００４２】
図２において、光反射膜２４は、例えばフォトエッチング処理によって形成される。この光反射膜２４はサブ画素Ｄのうちの一部の領域Ｒに設けられており、残りの領域Ｔには設けられていない。領域Ｒは図３に示すようにサブ画素Ｄ内の一部の長方形状の領域であり、領域Ｔはサブ画素Ｄ内の残りの長方形状の領域である。
【００４３】
個々のサブ画素Ｄの中で光反射膜２４が存在する領域が反射表示領域Ｒであり、光反射膜２４が存在しない領域が透過表示領域Ｔである。反射表示領域Ｒはサブ画素Ｄの片側の領域であり、透過表示領域Ｔはサブ画素Ｄの残りの片側の領域であり、反射表示領域Ｒと透過表示領域Ｔとの境界線はサブ画素Ｄを行方向Ｘに横切る線（実施形態では直線）となっている。図２において矢印Ａで示す観察側から入射した外部光Ｌ０は反射表示領域Ｒにおいて光反射膜２４で反射する。一方、図１の照明装置３の導光体１４から出射した図２の光Ｌ１は、透過表示領域Ｔを透過する。
【００４４】
凹凸樹脂膜２３の表面であって個々のサブ画素Ｄ内の反射表示領域Ｒに対応する部分には複数の凸部又は複数の凹部が矢印Ａ方向から見て平面的にランダムに凹凸パターンが形成されている。光反射膜２４は、そのような凹凸パターンが形成されている凹凸樹脂膜２３の上に一定の膜厚で形成されていて、それ自身も同じ凹凸パターンの形状を有している。このように光反射膜２４に凹凸パターンを形成することにより、光反射膜２４で反射する光Ｌ０を、鏡面反射ではなくて、適度の散乱光や適切な指向性を持った光とすることができる。
【００４５】
カラーフィルタ基板８上の樹脂膜４３は反射表示領域Ｒ内に設けられており、透過表示領域Ｔ内には設けられていない。このため、反射表示領域Ｒ内の液晶層１２の層厚ｔ０は、透過表示領域Ｔ内の液晶層１２の層厚ｔ１よりも薄くなっている。望ましくはｔ０＝ｔ１／２になっている。このような液晶層１２の層厚の調整は、反射表示領域Ｒ内で光Ｌ０が液晶層１２を２回通過する反射表示の場合と、透過表示領域Ｔ内で光Ｌ１が液晶層１２を１回しか通過しない透過表示の場合とで、液晶層１２のリタデーション（Δｎｄ）を均一にして鮮明な表示を得るために行われるものである。但し、“Δｎ”は屈折率異方性、“ｄ”は液晶層厚を示している。
【００４６】
次に、図１において、素子基板７を構成する第１透光性基板７ａはカラーフィルタ基板８の外側へ張り出す張出し部４５を有している。この張出し部４５の表面には、配線４６がフォトエッチング処理等によって形成されている。配線４６は矢印Ａ方向から見て複数本形成されており、それらの複数本が紙面垂直方向に沿って互いに等間隔で平行に並べられている。また、張出し部４５の辺端には複数の外部接続用端子４７が紙面垂直方向に沿って互いに等間隔で平行に並ぶように形成されている。これらの外部接続用端子４７が設けられた張出し部４５の辺端に、例えば、ＦＰＣ基板（図示せず）が接続される。
【００４７】
複数の配線４６は、シール材６に囲まれた領域内に向けて列方向Ｙに延びるように形成されている。これらの配線４６の一部は、素子基板７上のソース電極線１９（図２参照）に直接に繋がってデータ線として機能する。また、複数の配線４６の他の一部は、シール材６によって囲まれた領域内において素子基板７の側辺に沿ってＹ方向に延びるように形成され、さらに折れ曲って行方向Ｘに延びるように形成されている。これらの配線４６は、素子基板７上のゲート電極線２０（図２参照）に直接に繋がって走査線として機能する。
【００４８】
図１の張出し部４５の表面には、ＡＣＦ４８を用いたＣＯＧ技術によって、駆動用ＩＣ４９が実装されている。駆動用ＩＣ４９は、ソース電極線１９へデータ信号を伝送し、ゲート電極線２０へ走査信号を伝送する。駆動用ＩＣ４９は１つのＩＣチップで形成しても良いし、必要に応じて複数のＩＣチップで形成しても良い。駆動用ＩＣ４９を複数のＩＣチップによって構成する場合には、それらのＩＣチップは張出し部４５上で図１の紙面垂直方向に並べて実装される。
【００４９】
以上のように構成された液晶装置１によれば、図１において、液晶装置１が明るい室外や明るい室内に置かれる場合は、太陽光や室内光等といった外部光を用いて反射型の表示が行われる。一方、液晶装置１が暗い室外や暗い室内に置かれる場合は、照明装置３をバックライトとして用いて透過型の表示が行われる。
【００５０】
上記の反射型表示を行う場合、図２において、観察側である矢印Ａの方向からカラーフィルタ基板８を通して液晶パネル２内へ入射した外部光Ｌ０は、液晶層１２を通過して素子基板７内へ入った後、反射表示領域Ｒにおいて光反射膜２４で反射して再び液晶層１２へ供給される。他方、上記の透過型表示を行う場合、図１の照明装置３の光源１３が点灯し、それからの光が導光体１４の光入射面１４ａから導光体１４へ導入され、さらに、光出射面１４ｂから面状の光として出射する。この出射光は、図２の符号Ｌ１で示すように透過表示領域Ｔにおいて光反射膜２４が存在しない領域を通って液晶層１２へ供給される。
【００５１】
以上のようにして液晶層１２へ光が供給される間、素子基板７側の画素電極２５とカラーフィルタ基板８側の共通電極４４との間には、走査信号およびデータ信号によって特定される所定の電圧が印加され、これにより、液晶層１２内の液晶分子の配向がサブ画素Ｄごとに制御され、この結果、液晶層１２に供給された光がサブ画素Ｄごとに変調される。この変調された光が、カラーフィルタ基板８側の偏光板１８ｂ（図１参照）を通過するとき、その偏光板１８ｂの偏光特性に従ってサブ画素Ｄごとに通過を許容又は通過を規制され、これにより、素子基板７の表面に文字、数字、図形等といった像が表示され、これが、矢印Ａ方向から視認される。
【００５２】
以下、図１の液晶表示装置１を製造する場合を例に挙げて、本発明に係る電気光学装置の製造方法の実施形態を説明する。なお、本実施形態では、液晶表示装置を１つずつ作製するのではなく、面積の大きな透光性基板を用いて複数の液晶表示装置を同時に作製する、いわゆる多数個取りの手法に基づいて液晶表示装置を作製するものとする。
【００５３】
このような多数個取りの製造方法においては、図１に示す素子基板７及びカラーフィルタ基板８を１つずつ形成するのではなく、素子基板７に関しては、複数の素子基板７を形成できる大きさの面積を有する素子側マザー透光性基板の上に素子基板７の複数個分の要素を同時に形成してマザー素子基板を形成する。一方、カラーフィルタ基板８に関しては、複数のカラーフィルタ基板８を形成できる大きさの面積を有するカラーフィルタ側マザー透光性基板の上にカラーフィルタ基板８の複数個分の要素を同時に形成してマザーカラーフィルタ基板を形成する。
【００５４】
そして、それらのマザー素子基板とマザーカラーフィルタ基板とを貼り合わせることにより、液晶パネル２（図１で液晶層１２を持たない状態のもの）を縦及び横に複数列含む大きさの大面積のパネル構造体を作製する。次に、その大面積のパネル構造体に対して１回目の切断処理（いわゆる、１次ブレイク）を行う。この１次ブレイクでは、大面積のパネル構造体を縦方向又は横方向に切断して複数の液晶パネル２が１列状態で含まれる中面積のパネル構造体、いわゆる短冊状のパネル構造体を作製する。この短冊状のパネル構造体に関しては、それに含まれる複数の液晶パネル２内のシール材６（図１参照）に設けられた液晶注入口が短冊状のパネル構造体の１つの側面において外部へ開放する。
【００５５】
次に、外部へ開放している液晶注入口を通して各液晶パネル２の内部へ液晶を注入して液晶層１２（図１参照）を形成し、その後、液晶注入口を樹脂で塞いだ上で、短冊状のパネル構造体に対して２回目の切断処理（いわゆる、２次ブレイク）を行う。この２次ブレイクにより、短冊状のパネル構造体から個々の液晶パネル２が切り出される。そしてその後、図１に示すように液晶パネル２に対して、偏光板１８ａ，１８ｂが貼着されたり、駆動用ＩＣ４９が実装されたり、ＦＰＣ基板が接続されたりして、液晶表示装置１が完成する。
【００５６】
本実施形態の電気光学装置の製造方法では、図１のカラーフィルタ基板８を製造する工程に関しては従来から周知の製造方法を採用できる。これに対し、図１の素子基板７を製造することに関して改善が加えられている。この事情に鑑み、これ以降の説明では、カラーフィルタ基板８に関する製造方法は省略し、素子基板７の製造方法について詳しく説明する。
【００５７】
図４は、図１の素子基板７を製造する方法の一実施形態を示している。図５〜図１４は、図４に示す製造方法に対応したマザー基板上の構造の変遷を示している。これらの図において、図（ａ）はマザー基板の平面図を示しており、図（ｂ）は図（ａ）のＺ４−Ｚ４線に従った断面図を示している。なお、図（ｂ）において鎖線よりも左側に示されたＴＦＴ素子部分の断面構造は、図２に示したＴＦＴ素子の断面構造に対応している。
【００５８】
図５（ａ）において、符号７ａ’は素子基板側のマザー基板を示している。このマザー基板７ａ’は、例えば、透光性ガラス、透光性プラスチックによって形成されている。このマザー基板７ａ’において、周辺の幅約３ｍｍの領域はエッジリンス部５３であり、このエッジリンス部５３は基板の平坦性を確保するためにレジストを付着させない領域である。また、このマザー基板７ａ’は４個の素子基板７ａを同時に形成できる面積を有している。最終的には、対向するマザー基板であるカラーフィルタ側のマザー基板と貼り合わされた後に、個々の素子基板７ａへと切断される。
【００５９】
図４において基板の製造作業が開始されると、工程Ｐ１において、図５（ａ）及び図５（ｂ）に示すように、マザー基板７ａ’上にゲート電極３１、ゲート電極線２０、及び周辺コモン配線５１を形成する。また、保持容量線５２も同時に形成される。この保持容量線５２は図５（ｂ）では図示を省略している。これらの要素は、Ａｌ（アルミニウム）を主とする第１層の上にＭｏ（モリブデン）を主とする第２層を積層して成る２層構造によって形成される。
【００６０】
上記の各要素を形成するにあたっては、まず、スパッタリングによってＡｌを膜厚１０００Åで成膜し、次に、そのＡｌの上にスパッタリングによってＭｏを膜厚５００Åで成膜する。Ｍｏによって上層を形成するのは次の理由による。すなわち、Ａｌはその表面に酸化膜を形成し易いので、ゲート電極等をＡｌ単体で形成すると、その上に他の金属膜を積層する際にそれらの間の接触性が悪くなるおそれがある。これに対し、ＡｌにＭｏを重ねてゲート電極等を形成すれば、それに他の金属膜を積層する際の接触性を良好に維持できるからである。
【００６１】
以上により、Ｍｏ／Ａｌの材料層が形成されると、次に、その材料層の上にレジストを塗布し、フォトリソグラフィ処理によってレジストを所定の平面形状にパターニングし、そのパターニングされたレジストをマスクとしてＭｏ／Ａｌ層をエッチングし、さらにマスクとして使ったレジストを剥離するという一連の処理を行う。これにより、ゲート電極３１、ゲート電極線２０、及び周辺コモン配線５１がマザー基板７ａ’上の所定位置にそれぞれ所定形状に形成される。また、このとき、全てのゲート電極３１及びゲート電極線２０は結線５７によって周辺コモン配線５１につながっている。
【００６２】
次に、図４の工程Ｐ２において、図６（ａ）及び図６（ｂ）に示すように、マザー基板７ａ’を保持部材としての保持爪５６で把持した状態でマザー基板７ａ’をＣＶＤ（Chemical Vapor Deposition）装置内の所定位置に配置する。保持爪５６は通常のＣＶＤ装置内に予め設備されている部品であり、本発明を実施するために特別に設備された部品ではない。保持爪５６は周辺コモン配線５１の一部の領域を被覆する被覆手段として機能する。
【００６３】
図４の工程Ｐ２では半導体膜材料の成膜工程を実施する。具体的には、図６（ｂ）に示すように、ゲート絶縁膜の材料層３２’、ａ−Ｓｉ（アモルファスシリコン）膜の材料層３３’、そして高濃度不純物を含むＮ＋−Ｓｉ膜の材料層３４’の３層をＣＶＤ処理によって成膜する。より具体的には、ＳｉＮによって膜厚４０００Åのゲート絶縁膜材料層３２’を成膜し、次に、ａ−Ｓｉによって膜厚１０００Åのａ−Ｓｉ材料層３３’を成膜し、次に、Ｎ＋−Ｓｉ膜用の材料層を膜厚５００Åに成膜する。このとき、周辺コモン配線５１はその略全域が３層３２’，３３’，３４’によって被覆されるが、保持爪５６によって被覆された領域にはそれら３層が付着しない。従って、保持爪５６をマザー基板７ａ’から取り外せば、周辺コモン配線５１のうちの保持爪５６で被覆されていた領域が外部に露出する。
【００６４】
次に、図４の工程Ｐ３において、図２のＴＦＴ素子２１のａ−Ｓｉ膜３３及びＮ＋−Ｓｉ膜３４ａ，３４ｂをアイランド状（すなわち、島状）に形成するためのパターニング処理を行う。具体的には、図６（ｂ）において保持爪５６をマザー基板７ａ’から取外し、感光性樹脂であるレジストをＮ＋−Ｓｉ膜の材料層３４’の上に塗布し、フォトリソグラフィ処理によってレジストをパターニングし、パターニングされたそのレジストをマスクとしてエッチングし、さらにマスクとして使用したレジストを剥離することにより、図７（ｂ）に示すような島状のａ−Ｓｉ膜３３及び島状のＮ＋−Ｓｉ膜３４”を形成する。
【００６５】
なお、上記のフォトリソグラフィ処理及びそれに続くエッチング処理の際、ａ−Ｓｉ膜の材料層３３’及びＮ＋−Ｓｉ膜の材料層３４’に対してエッチング処理を行うとき、周辺コモン配線５１のうちの外部へ露出する部分Ｅはレジストで被覆しておく。こうすれば、周辺コモン配線５１の露出部分Ｅの表面層であるＭｏがエッチング液によって損傷することを防止できる。
【００６６】
次に、図４の工程Ｐ４において、図８（ａ）及び図８（ｂ）に示すように、ソース電極及びドレイン電極の両電極用の導電材料５８をスパッタリングによって成膜する。具体的には、Ｍｏによって膜厚５０Åの第１層を成膜し、その上にＡｌによって膜厚１０００Åの第２層を成膜し、さらにその上にＭｏによって膜厚５００Åの第３層を成膜する。つまり、ソース・ドレイン導電材料層５８はＭｏ（第３層）、Ａｌ（第２層）、Ｍｏ（第１層）の３層構造によって形成される。
【００６７】
導電材料層５８はマザー基板７ａ’の表面の略全域に形成される。このとき、導電材料層５８は図６の保持爪５６によって形成された周辺コモン配線５１の露出部分Ｅの上にも形成される。これにより、導電材料層５８は、周辺コモン配線５１及び結線５７を介してゲート電極３１に導通する。
【００６８】
第１層として５０ÅのＭｏ層を設けるのは、ソース電極３５（図２参照）及びドレイン電極３６（図２参照）の下層である半導体膜３３（図２参照）へＡｌが拡散することを防止するためである。また、第３層として５００ÅのＭｏ層を設けるのは、ドレイン電極３６（図２参照）等の上に他の金属膜が設けられる場合の導線接触性を高く保持できるようにするためである。
【００６９】
次に、図８において、感光性樹脂であるレジストを導電材料５８の上に塗布し、フォトリソグラフィ処理によってレジストをパターニングし、パターニングされたそのレジストをマスクとしてエッチングし、さらにマスクとして使用したレジストを剥離することにより、図８（ｃ）に示すように、導電材料５８からソース電極３５及びドレイン電極３６を所定の形状に形成する。なお、図８（ｃ）に符号１９で示すソース電極線は、隣のサブ画素に属するソース電極線である。
【００７０】
導電材料５８をパターニングして所定の形状のソース電極３５及びドレイン電極３６を形成する際、図９（ａ）に示すように、複数のソース電極線１９及びそのソース電極線１９を周辺コモン配線５１へつなげるための結線５９が形成される。これにより、ソース電極３５が、ソース電極線１９、結線５９、周辺コモン配線５１、結線５７、及びゲート電極線２０を介してゲート電極３１に導通する。
【００７１】
次に、図４の工程Ｐ５においてチャンネルエッチ処理を実行する。具体的には、図８（ｃ）に示す状態において、Ｎ＋−Ｓｉ材料膜３４”に対してエッチング処理を行うことにより、図９（ｂ）に示すように、Ｎ＋−Ｓｉ材料膜３４”の中央部分Ｃを除去して、左右のＮ＋−Ｓｉ膜３４ａ，３４ｂを形成する。
【００７２】
次に、図４の工程Ｐ６において、図１０（ｂ）の保護膜２２の材料層としてＳｉＮをＣＶＤ法により膜厚４０００Åに形成し、さらにフォトリソグラフィ処理により、所定の形状にパターニングする。このとき、保護膜２２は図１０（ａ）に示すように、個々の液晶パネル形成領域内の表示領域Ｖ内にのみ形成される。ここでいう表示領域Ｖは、図１に示す表示領域Ｖのことである。
【００７３】
次に、図４の工程Ｐ７において、図１０（ｂ）の凹凸樹脂膜２３の材料層は感光性樹脂を塗布法で膜厚２μｍに形成し、さらにフォトリソグラフィ処理により、所定の形状にパターニングする。凹凸樹脂膜２３も保護膜２２と同様に個々の液晶パネル形成領域内の表示領域Ｖ内にのみ形成される。また、このパターニング時に凹凸樹脂膜２３の表面に多数の凸部又は多数の凹部が平面内でランダムに形成され、これにより、凹凸樹脂膜２３の表面に凹凸パターンが形成される。
【００７４】
次に、図４の工程Ｐ８において、図２の光反射膜２４の材料層２４’を、図１１（ｂ）において、例えばＡｌ又はＡｌ合金を材料としてスパッタリングによって膜厚１０００Åで成膜する。このとき、凹凸樹脂膜２３の凹凸形状の上に積層された材料層２４’はその凹凸形状に従って同じ凹凸形状を有することになる。
【００７５】
次に、光反射膜材料層２４’に対してフォトエッチング処理が行われ、図１２（ｂ）に示すような所定形状の光反射膜２４がパターニングされる。なお、符号２４’は、隣のサブ画素に属する光反射膜を示している。光反射膜２４は、図３に示すようにサブ画素Ｄ内の片側が反射表示領域Ｒとなるような平面形状として形成される。なお、図２の画素電極２５とＴＦＴ素子２１のドレイン電極３６との接続を確保するため、ＴＦＴ素子２１と平面的に重なる領域、少なくともドレイン電極３６と平面的に重なる領域には光反射膜２４を形成しないことにする。
【００７６】
次に、図４の工程Ｐ９において、図１２（ｂ）の保護膜２２及び凹凸樹脂膜２３に対してフォトリソグラフィ処理を行うことにより、図１３（ｂ）に示すように、ドレイン電極３６から延びるコンタクト部３６ａを外部とつなげるためのコンタクトホール２７を保護膜２２及び凹凸樹脂膜２３の内部に形成する。
【００７７】
次に、図４の工程Ｐ１０において、図１３（ｂ）の光反射膜２４及び凹凸樹脂膜２３の上に図２の画素電極２５の材料、例えばＩＴＯ（Indium Tin Oxide）をスパッタリングによって膜厚１０００Åで成膜する。このとき、ＩＴＯはコンタクトホール２７の中に流れ込んでドレイン電極３６のコンタクト部３６ａに接触する。続いて、画素電極材料膜に対してフォトエッチング処理を行うことにより、図３において長方形状のサブ画素Ｄが形成されるように画素電極２５がパターニングされる。こうして形成された画素電極２５は、図１４（ｂ）に示すようにコンタクトホール２７を介してＴＦＴ素子２１のドレイン電極３６のコンタクト部３６ａに接触する。ドレイン電極３６はＭｏ／Ａｌ／Ｍｏの３層構造を有していて最上層が導電接触性の高いＭｏであるので、画素電極２５とドレイン電極３６との接触性は良好に維持される。なお、図１４（ｂ）の符号２５’は、隣のサブ画素に属する画素電極を示している。
【００７８】
次に、図４の工程Ｐ１１において、図２の画素電極２５の上に、例えばポリイミドを印刷することによって配向膜２６ａが形成され、さらにその配向膜２６ａに対してラビング処理が行われる。以上により、図１の素子基板７が４個形成された状態の素子側のマザー基板が作製される。この後は、別途作製されたカラーフィルタ側のマザー基板と、上記の素子側のマザー基板とを貼り合わせ、さらに液晶を注入し、さらに基板の切断を行うことにより、図２に示す個々の液晶パネル２を作製する。
【００７９】
本実施形態に係る電気光学装置の製造方法によれば、図４の工程Ｐ２及び図６に示す半導体膜材料の成膜工程において、周辺コモン配線５１の少なくとも一部を被覆手段としての基板支持装置の保持爪５６で覆った状態で、ゲート絶縁膜材料層３２’、ａ−Ｓｉ膜材料層３３’、及びＮ＋−Ｓｉ膜材料層３４’の３層を成膜するので、保持爪５６に対応する領域の周辺コモン配線５１の上には３層、特にゲート絶縁膜材料層３２’が形成されない。従って、保持爪５６をマザー基板７ａ’から取り外せば、それまで保持爪５６が在った部分の周辺コモン配線５１が３層に覆われない状態で外部に露出する。
【００８０】
３層の膜材料を成膜する上記の工程（図４の工程Ｐ２）の次には、上記３層に対してフォトエッチング処理が行われて、所定の形状にパターニングされて図７（ｂ）に示すようにゲート絶縁膜３２、ａ−Ｓｉ膜３３、及びＮ＋−Ｓｉ膜３４”が形成される。特に、３層のうちの上層の２層であるａ−Ｓｉ膜材料層３３’及びＮ＋−Ｓｉ膜材料層３４’は所定の島状にパターニングされる。このとき、ゲート絶縁膜３２は島状にパターニングされることなくマザー基板７ａ’上に広く残される。このため、マザー基板７ａ’上の周辺コモン配線５１はほとんどがゲート絶縁膜３２で覆われており、しかし、保持爪５６によって覆われていた領域だけがゲート絶縁膜３２で覆われることなく外部に露出する。
【００８１】
上記のａ−Ｓｉ膜材料層３３’等に対するパターニング工程の次には、図４の工程Ｐ４において図２のソース電極３５及びドレイン電極３６の両方の材料である導電材料（図８の符号５８）がマザー基板７ａ’上に一定の膜厚で形成される。このとき、周辺コモン配線５１の一部分を覆っていた保持爪５６はマザー基板７ａ’上から取り外される。保持爪５６が取り外された周辺コモン配線５１の一部の領域は周辺コモン配線５１それ自体が外部に露出しているので、上記のようにマザー基板７ａ’上に導電材料５８が成膜されると、ゲート絶縁膜３２よりも下層であるゲート電極３１及びゲート電極線２０と、ゲート絶縁膜３２よりも上層であるソース電極用及びドレイン電極用の導電材料５８とが、周辺コモン配線５１を介して互いに導通する。
【００８２】
その後、導電材料５８は、例えばフォトエッチング処理によってパターニングされて、図８（ｃ）に示すような所定形状の複数のソース電極３５、所定形状の複数のドレイン電極３６、及び複数のソース電極３５をつなぐ所定形状の複数のソース電極線１９となる。このパターニング処理の際、上記の複数のソース電極線１９を周辺コモン配線５１に導通させるための結線パターン５９（図９（ａ）参照）がマザー基板７ａ’上に残される。この結線パターン５９は、マザー基板７ａ’のうちの電気光学装置の構成要素とはならない領域に残される。
【００８３】
以上のようにしてソース電極３５及びドレイン電極３６が所定の島状にパターニングされると、マザー基板７ａ’上に複数のＴＦＴ素子２１が形成される。これらのＴＦＴ素子２１は平面的に見て縦横方向にマトリクス状に並んで形成される。通常の電気光学装置で用いられるＴＦＴ素子においては、ゲート電極３１とソース電極３５とがゲート絶縁膜３２によって絶縁され、さらに、ゲート電極３１とドレイン電極３６とがゲート絶縁膜３２によって絶縁されるのであるが、ソース電極３５及びドレイン電極３６のパターニングが終了した図８（ｃ）に示す時点では、ゲート電極３１とソース電極３５とドレイン電極３６が、ゲート電極線２０と結線５７と周辺コモン配線５１とソース電極線１９と結線５９とチャンネル部のＮ＋−Ｓｉ膜３４”を介して互いに導通し短絡している。
【００８４】
ソース電極３５及びドレイン電極３６が所定形状にパターニングされてＴＦＴ素子２１が形成された後、マザー基板７ａ’は種々の工程間で搬送されながら、種々の処理を受ける。例えば、（１）図１０に示すようにＴＦＴ素子２１を保護するための保護膜２２（いわゆる、パシベーション膜）が形成されたり、（２）同じく図１０に示すように反射光に散乱特性や指向性を持たせるための凹凸樹脂散乱膜２３が形成されたり、（３）図１１に示すように凹凸樹脂散乱膜２３の上に光反射膜材料層２４’が形成されたり、（４）図１２に示すように光反射膜材料層２４’がパターニング処理を受けて光反射膜２４が形成されたり、（５）図１３に示すように保護膜２２，樹脂膜２３の中にフォトリソグラフィ処理によってコンタクトホール２７が形成されたり、（６）図１４に示すように光反射膜２４の上に画素電極２５が形成されたり、（７）画素電極２５の上に図２の配向膜２６ａが形成されたり、さらに（８）その配向膜２６ａに配向処理（例えば、ラビング処理）が施されたりする。
【００８５】
上記のような種々の処理が行われる間、静電気に対して何等の考慮もはらわれていないと、これらの処理を実施している最中、又は、これらの処理を行うための工程間でマザー基板７ａ’を搬送している最中に、そのマザー基板７ａ’に静電気が帯電するおそれがある。特に、マザー基板７ａ’をそれを支持している基台から剥がすときに発生する帯電、いわゆる剥離帯電は特に大きな問題であると考えられる。このことに関し、本実施形態に係る液晶表示装置の製造方法では、ソース電極３５及びドレイン電極３６の両方の電極用の金属材料がマザー基板７ａ’上に成膜された時点で、ゲート電極３１とソース電極３５が周辺コモン配線５１を介して互いに導通し、それは、図４の工程Ｐ４まで維持される。図４の工程Ｐ５にて、ドレイン電極３６はソース電極３５から切り離されるが、ソース電極３５とゲート電極３１の導通状態はマザー基板７ａ’が個々の液晶表示装置へと切断されるまで継続して保持される。従って、本実施形態に係る液晶表示装置によれば、マザー基板７ａ’に対して種々の処理が実行される場合でも、ＴＦＴ素子２１は帯電することなく、従って帯電破壊を起こすことがない。この結果、液晶表示装置の製造時における歩留りを高く維持できる。
【００８６】
また、ゲート電極３１とソース電極３５、及びゲート電極３１とドレイン電極３６とを周辺コモン配線５１を介して互いに導通させる際には、コンタクトホールを形成するのではなく、単に保持爪５６によって周辺コモン配線５１の少なくとも一部を被覆するだけで良いので、コンタクトホールを形成するための工程を省略でき、それ故、製造工程数を低く抑えることができる。
【００８７】
また、本実施形態では、保持爪５６は図６の３層成膜工程を実施するＣＶＤ装置においてマザー基板７ａ’を保持する保持部材である。この保持部材は、通常は、マザー基板７ａ’の端辺の一部分を引っ掛けてマザー基板７ａ’の全体を保持する爪形状に形成されることが多い。この爪形状の保持部材を被覆手段として利用しているので、ゲート電極３１とソース電極３５、及びゲート電極３１とドレイン電極３６とを周辺コモン配線５１を介して互いに導通させるための専用の要素（例えば、コンタクトホール）及び専用の工程（例えば、コンタクトホールを形成する工程）が全く不要となり、コストを低く抑える上で非常に有利である。
【００８８】
また、本実施形態に係る液晶表示装置の製造方法においては、図６においてゲート絶縁膜材料層３２’、ａ−Ｓｉ膜材料層３３’、及びＮ＋−Ｓｉ膜材料層３４’の３層を成膜した後、それらに対してフォトエッチング処理を施して、図８のゲート絶縁膜３２、ａ−Ｓｉ膜３３、及びＮ＋−Ｓｉ膜３４”の３つの膜を所定の形状にパターニングし、Ｎ＋−Ｓｉ膜３４”に対しては、さらに図９においてそれを２つに分割するパターニングが行われる。上記の３層の材料層に対するパターニングの際には、各膜材料から成る３層の上にレジストを一様に塗布し、そのレジストを所定パターンの露光マスクを介して露光して所定形状のレジストパターンを形成し、そのレジストパターンをマスクとしてエッチング処理を行うことによりゲート絶縁膜３２、ａ−Ｓｉ膜３３、及びＮ＋−Ｓｉ膜３４”を所定の形状に形成する。
【００８９】
このように３層の材料層に対してフォトエッチング処理を行う際、レジストパターンを形成するにあたっては、ゲート絶縁膜３２、ａ−Ｓｉ膜３３、及びＮ＋−Ｓｉ膜３４”の３膜に対応する位置にレジストを残すことは当然であるが、本実施形態ではこれに加えて、保持爪５６によって被覆されていた周辺コモン配線５１の一部領域（すなわち、ゲート絶縁膜３２で被覆されない周辺コモン配線５１の一部領域）にもレジストを残すことにしている。こうすれば、周辺コモン配線５１のうちの外部に露出している領域をその後に行われるエッチング処理時にエッチング液から保護することができ、それ故、その露出領域に対してその後に行われる導電材料の積層処理の際に、その導電材料についての導電接触性を高い状態に確保できる。
【００９０】
（その他の実施形態）
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、上記実施形態ではアモルファスシリコンＴＦＴ素子を用いる液晶表示装置を例示したが、本発明は低温ポリシリコンＴＦＴ素子や、高温ポリシリコンＴＦＴ素子等を用いる液晶表示装置にも適用できる。また、上記実施形態では反射型表示及び透過型表示の両方を選択的に実施できる構造の液晶表示装置である半透過反射型の液晶表示装置を例示したが、本発明は、反射型表示を行う反射型液晶表示装置にも適用できるし、透過型表示を行う透過型液晶表示装置にも適用できる。また、上記の実施形態では、電気光学装置として液晶表示装置を例示したが、本発明は液晶表示装置以外の電気光学装置、例えば有機ＥＬ装置、プラズマディスプレイ装置にも適用できる。
【図面の簡単な説明】
【００９１】
【図１】本発明に係る電気光学装置の製造方法によって製造される電気光学装置の一実施形態である液晶表示装置の断面構造を示す断面図である。
【図２】図１のＺ１で示す部分を拡大して示す図である。
【図３】図２の矢印Ａに従って素子基板の平面構造を示す平面図である。
【図４】本発明に係る電気光学装置の製造方法の主要な工程を示す工程図である。
【図５】図４に示す工程内の１つの工程に対応するマザー基板の構造図である。
【図６】図４に示す工程内の他の１つの工程に対応するマザー基板の構造図である。
【図７】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図８】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図９】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図１０】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図１１】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図１２】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図１３】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【図１４】図４に示す工程内のさらに他の１つの工程に対応するマザー基板の構造図である。
【符号の説明】
【００９２】
１．液晶表示装置（電気光学装置）、  ２．液晶パネル、  ３．照明装置、
６．シール材、  ７．素子基板、  ７ａ．第１透光性基板、  ７ａ’．マザー基板、
８．カラーフィルタ基板、  ８ａ．第２透光性基板、  １２．液晶層、  １３．ＬＥＤ、
１４．導光体、  １８ａ，１８ｂ．偏光板、  １９．ソース電極線、
２０．ゲート電極線、  ２１．ＴＦＴ素子（スイッチング素子）、
２２．保護膜、  ２３．凹凸樹脂膜、  ２４．光反射膜、
２４’．光発射膜材料層、  ２５．画素電極、  ２６ａ，２６ｂ．配向膜、
２７．コンタクトホール、  ３１．ゲート電極、  ３２．ゲート絶縁膜、
３２’．ゲート絶縁膜材料層、  ３３．ａ−Ｓｉ膜（半導体膜）、
３３’．ａ−Ｓｉ膜材料層、  ３４ａ，３４ｂ．Ｎ＋−Ｓｉ膜、
３４’．Ｎ＋−Ｓｉ膜の材料層、  ３４”．Ｎ＋−Ｓｉ膜、  ３５．ソース電極、
３６．ドレイン電極、  ３６ａ．コンタクト部、  ４１．着色膜、  ４２．遮光膜、
４３．樹脂膜、  ４４．共通電極、  ４５．張出し部、  ５１．周辺コモン配線、
５２．保持容量線、  ５３．周辺エッジリンス部、
５６．保持爪（保持部材／被覆手段）、  ５７．結線、  ５８．導電材料、
５９．結線、  Ｄ．サブ画素、  Ｅ．露出部分、  Ｇ．セルギャップ、
Ｌ０，Ｌ１．光、  ｔ０，ｔ１．層厚、  Ｒ．反射表示領域、  Ｔ．透過表示領域、
Ｖ．表示領域、
【図１】
2007094260.tif 000003
【図２】
2007094260.tif 000004
【図３】
2007094260.tif 000005
【図４】
2007094260.tif 000006
【図５】
2007094260.tif 000007
【図６】
2007094260.tif 000008
【図７】
2007094260.tif 000009
【図８】
2007094260.tif 000010
【図９】
2007094260.tif 000011
【図１０】
2007094260.tif 000012
【図１１】
2007094260.tif 000013
【図１２】
2007094260.tif 000014
【図１３】
2007094260.tif 000015
【図１４】
2007094260.tif 000016