(57)【要約】【課題】十分な発振出力を得ることができ、かつ発振周波数を容易に変えることができる高周波発振素子を提供する。【解決手段】磁化方向が実質的に一方向に固着された磁化固着層と、電流を流すことにより磁化の発振現象を起こす磁性発振層と、前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極とを有することを特徴とする高周波発振素子。【選択図】      図１
2007124340.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が実質的に一方向に固着された磁化固着層と、
電流を流すことにより磁化の発振現象を起こす磁性発振層と、
前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、
前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極と
を有することを特徴とする高周波発振素子。
【請求項２】
磁化方向が実質的に一方向に固着された第１の磁化固着層と、
電流を流すことにより磁化の発振現象を起こす磁性発振層と、
磁化方向が実質的に一方向に固着された第２の磁化固着層と、
前記第１の磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する第１の中間層と、
前記磁性発振層と前記第２の磁化固着層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する第２の中間層と、
前記第１の磁化固着層、第１の中間層、磁性発振層、第２の磁化固着層および第２の中間層を含む積層膜の膜面に垂直に電流を流す１対の電極と
を有することを特徴とする高周波発振素子。
【請求項３】
複数の高周波発振素子を含み、各々の高周波発振素子は、磁化方向が実質的に一方向に固着された磁化固着層と、電流を流すことにより磁化の発振現象を起こす磁性発振層と、前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極とを有し、
前記複数の高周波発振素子は、前記中間層における電流パスの占有率が異なり、発振周波数が異なることを特徴とする高周波集積回路。
【請求項４】
磁化方向が実質的に一方向に固着された第１の磁化固着層と、
電流を流すことにより磁化の発振現象を起こす磁性発振層と、
前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、
前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極と、
前記積層膜に磁場を印加する磁場印加機構と
を有することを特徴とする高周波発振素子。
【請求項５】
前記磁場印加機構が、前記積層膜に流される電流の向きと平行に配置された配線であることを特徴とする請求項４に記載の高周波発振素子。
【請求項６】
前記磁場印加機構が、前記積層膜に流される電流の向きと直交して配置された配線であることを特徴とする請求項４に記載の高周波発振素子。
【請求項７】
さらに、前記積層膜の横に配置されたハードバイアス層を有することを特徴とする請求項５または６に記載の高周波発振素子。
【請求項８】
同一基板上に形成され、電気的に直列に接続された複数の高周波発振素子を含み、各高周波発振素子は、磁化方向が実質的に一方向に固着された磁化固着層と、電流を流すことにより磁化の発振現象を起こす磁性発振層と、前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極とを有することを特徴とする高周波集積回路。
【請求項９】
同一基板上に形成され、電気的に並列に接続された複数の高周波発振素子を含み、各高周波発振素子は、磁化方向が実質的に一方向に固着された磁化固着層と、電流を流すことにより磁化の発振現象を起こす磁性発振層と、前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極とを有することを特徴とする高周波集積回路。
【請求項１０】
前記複数の高周波発振素子は、それぞれ半導体トランジスタと電気的に接続されていることを特徴とする請求項８または９記載の高周波集積回路。
【請求項１１】
請求項１〜１０記載の高周波発振素子を含む車載レーダー装置。
【請求項１２】
複数の自動車に搭載された請求項１〜１０記載の高周波発振素子を含み、前記自動車間の車間距離を維持するように自動車を誘導する車間通信装置。
【請求項１３】
複数の情報端末に搭載された請求項１〜１０記載の高周波発振素子を含み、前記情報端末間の近距離通信を可能にする情報端末間通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミリ波帯・マイクロ波帯の無線通信装置、レーダー装置などに用いられる高周波発振素子に関する。
【背景技術】
【０００２】
ミリ波またはマイクロ波帯域を通信やレーダー用途に用いた場合、天候や粉塵の影響を受けにくく、短波長であるために送受信アンテナを小型化でき、かつドップラー効果による物体との相対速度を高精度に探知できるなどのメリットが得られる。このため、近年、運転者の不注意や誤認による自動車衝突事故を防止するために、ミリ波レーダーを搭載され始めた。
【０００３】
従来のミリ波発振器は、ガンダイオードのような半導体素子を含んでいる。半導体素子を含むミリ波発振器では、駆動時に半導体素子が高温になり、発振特性が変化するため、駆動時の温度上昇を抑制するように構造を工夫する必要がある。しかし、こうしたミリ波発振器は、構造が複雑になるという欠点がある（たとえば特許文献１参照）。
【０００４】
一方、無線または有線で情報を通信する通信機器には、主要部品として所望の周波数帯のみを取り出す機能を有する高周波フィルタが組み込まれている。周波数を有効に利用し、省エネルギーで通信機器を動作させるためには、高周波フィルタは減衰特性に優れ、挿入損失が小さいことが要求され、これを実現するために高いＱ値の共振素子が必要とされる。高いＱ値を示す高周波フィルタとして超伝導素子を用いたものが知られている（たとえば特許文献２）。しかし、超伝導素子を動作させるには、液体窒素や液体ヘリウムを用いて低温にする必要があるため、コンパクトな高周波フィルタを実現することは困難であり、コストの点から民生機器に応用することは困難である。
【０００５】
これら従来の発振器に対し、全く異なる物理原理を用いた発振器が提案されている（非特許文献１）。この発振器は、磁性層、非磁性金属層、磁性層を含む積層膜と、積層膜の膜面垂直に電流を流す１対の電極を有し、電流を流すと発振現象を生じる。以下では、この発振素子をＣＰＰ発振素子（Current-Perpendicular-to-Plane Oscillator）と呼ぶ。ＣＰＰ発振素子については、発振器としての用途だけでなく、高周波フィルタ素子など他の用途への応用の可能性も議論されている（特許文献３）。
【０００６】
このＣＰＰ発振素子は、物理原理上、１００ｎｍ×１００ｎｍまたはそれ以下の素子サイズが必要とされる。このように微細で、かつ半導体ではなく金属を用いた発振素子は、放熱性に優れ、発熱が小さく、発振特性の温度特性が小さい、などのメリットが期待できる。また、従来のような回路構成を用いて発振現象を得るという複雑な構成を設ける必要がない。ＣＰＰ発振素子は、直流電流を素子に流すだけで発振現象が得られるという動作原理上非常にユニークな特性を持つので、高周波発信素子を形成するにあたって回路を簡素化できるというメリットも期待できる。
【０００７】
しかし、通常のＣＰＰ発振素子は実用的なデバイスとしての動作を確保するのが困難であり、実用化を目指したデバイス開発は現在では全くなされていないのが現状である。その理由は、発振信号の出力が極端に小さいこと、および発振信号の出力を稼ごうとして電流量を多くするとスピントランスファートルク現象によって磁性層の磁化反転が生じてしまうことである（非特許文献２）。磁化反転が生じてしまうと、発振状態が変わってしまい、安定した発振動作を保つことができないため、デバイスとして用いることができない。また、通常のＣＰＰ発振素子では発振周波数を変えることは容易ではなく、稼動周波数帯域が限られているという問題もある。
【特許文献１】特開２００５−１９５７０号公報
【特許文献２】特開２００４−３４９９６６号公報
【非特許文献１】S. I. Kiselev et al., Nature, 425, 308 (2003)
【特許文献３】米国特許第5,695,864号明細書
【非特許文献２】J. C. Slonczewski, J. Magn. Magn. Mater. 159, L1 (1996)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、十分な発振出力を得ることができ、かつ発振周波数を容易に変えることができる高周波発振素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る高周波発振素子は、磁化方向が実質的に一方向に固着された磁化固着層と、電流を流すことにより磁化の発振現象を起こす磁性発振層と、前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極とを有することを特徴とする。
【００１０】
本発明の他の態様に係る高周波集積回路は、複数の高周波発振素子を含み、各々の高周波発振素子は、磁化方向が実質的に一方向に固着された磁化固着層と、電流を流すことにより磁化の発振現象を起こす磁性発振層と、前記磁化固着層と前記磁性発振層との間に設けられた、絶縁層と前記絶縁層を膜厚方向に貫通する電流パスとを有する中間層と、前記磁化固着層、中間層および磁性発振層を含む積層膜の膜面に垂直に電流を流す１対の電極とを有し、前記複数の高周波発振素子は、前記中間層における電流パスの占有率が異なり、発振周波数が異なることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、十分な発振出力を得ることができ、かつ発振周波数を容易に変えることができる高周波発振素子を提供することができる。
【発明を実施するための最良の形態】
【００１２】
図１に本発明の実施形態に係る高周波発振素子の斜視図を示す。この高周波発振素子は、図示しない基板上に、下電極１１、下地層１２、ピニング層１３、下部ピン層１４ａ、Ｒｕ層１４ｂおよび上部ピン層１４ｃを含む磁化固着層（ピン層）１４、金属層１５、中間層（スペーサー層）１６、金属層１７、磁性発振層１８、キャップ層１９、および上電極２０を積層した構造を有する。中間層１６は、絶縁層２１と、絶縁層を膜厚方向に貫通するナノメートルオーダーの金属からなる電流パス２２を含む。下電極１１と上電極２０との間で、磁化固着層１４、中間層１５および磁性発振層１８を含む積層膜の膜面に垂直に電流を流すと、電流は中間層１６の電流パス２２に狭窄されて流れ、スピントランスファートルクにより磁性発振層１８のスピン波励起（磁化の歳差運動）が起こり、ある周波数の高周波発振が得られる。このような作用があるので、この発振素子をＣＣＰ−ＣＰＰ発振素子（Current-Confined-Path CPP Oscillator）と呼ぶ。
【００１３】
図２に図１の中間層を膜面に平行に切断した断面の模式図を示す。効率的な発振を起こし得る素子サイズは、一辺の長さＬが２０〜２００ｎｍ、典型的には４０〜１００ｎｍである。電流パスのサイズＤは、０．５〜１０ｎｍ、典型的には１〜６ｎｍである。なお、図２では素子形状を長方形として図示しているが、上記と同程度の素子サイズであれば、円形状や楕円状でもよい。
【００１４】
本発明の実施形態に係るＣＣＰ−ＣＰＰ発振素子によれば、以下の２つの効果が得られる。
【００１５】
（１）ＣＣＰ−ＣＰＰ発振素子では、電流が中間層の電流パスで絞られ、局所的な電流密度は非常に高い値となる。高い電流密度は効率的に発振を生じさせ、電流密度の高い領域が局所化されていることは磁化反転を起こしにくくするというメリットをもたらす。以下、通常のＣＰＰ発振素子と対比して、本発明に係るＣＣＰ−ＣＰＰ発振素子の効果をより詳細に説明する。
【００１６】
まず、本発明に係るＣＣＰ−ＣＰＰ発振素子では、通常のＣＰＰ発振素子よりも効率的に発振が生じる理由について説明する。
【００１７】
通常のＣＰＰ発振素子は１００ｎｍ×１００ｎｍまたはそれ以下の素子サイズに設計される。例えば、１００ｎｍ×１００ｎｍのＣＰＰ発振素子に膜面全体で均一に１ｍＡの電流を流した場合、電流密度は１ｍＡ／（１００ｎｍ×１００ｎｍ）＝１×１０7Ａ／ｃｍ2となる。この程度の電流密度でスピントランスファートルクによるスピン波励起が生じ、ミリ波またはマイクロ波帯域の高周波発振が生じる。電流密度が大きいほど効率的にスピン波励起を起こすことができるため、発振にとっては有利となる。しかし、膜面全体に高い電流密度の電流が供給されると、スピントランスファートルクによるもうひとつの現象である磁化反転が生じてしまう。つまり、磁化固着層または磁性発振層のどちらか一方の磁化が反転する。磁化反転が生じると、磁化固着層と磁性発振層の相対的な磁化配列状態が変化するため、スピン波励起にも影響を与える。この結果、発振周波数の変化やＱ値の変化が生じるため、発振素子としては好ましくない。
【００１８】
本発明に係るＣＣＰ−ＣＰＰ発振素子の一例として膜面内におけるナノ電流パスの占有率が１０％であるものを考える。１００ｎｍ×１００ｎｍのＣＣＰ−ＣＰＰ発振素子に１ｍＡの電流を流した場合、電流密度は１×１０7Ａ／ｃｍ2／（１０％）＝１×１０8Ａ／ｃｍ2となる。本発明に係るＣＣＰ−ＣＰＰ発振素子においては、１０8Ａ／ｃｍ2以上の電流密度を用いることが好ましい。このように本発明に係るＣＣＰ−ＣＰＰ発振素子では、電流パスの占有率に応じて高い電流密度が得られ、局所的なスピン波励起が効率的に起こる。したがって、高い発振出力が得られ、かつＱ値も高くなる。また、高周波フィルタとして用いるときには感度が良好になる。本発明の効果を発揮させるには、中間層の膜面内におけるナノ電流パスの占有率を１％〜９５％、典型的には２％〜９０％、より典型的には３％〜５０％とする。
【００１９】
次に、本発明に係るＣＣＰ−ＣＰＰ発振素子では、スピントランスファートルクによるもう一つの現象である磁化反転が生じにくい理由について説明する。ＭＲＡＭ（Magnetic Random Access Memory）用途でスピントランスファートルクを用いる場合、実用上、低電流密度でいかにして磁化反転を生じさせるかということが重要になる。これに対して、前述したように、発振素子ではできるだけ高い電流密度まで磁化反転が生じないことが望まれる。
【００２０】
図３に、本発明に係るＣＣＰ−ＣＰＰ発振素子の磁性発振層においてスピン波励起が効率的に生じている領域を模式的に示す。図３に示すように、中間層のナノ電流パスで電流が絞られ、隣接する磁性発振層ではナノ電流パス２２の面積よりも少し広がった領域２３に電流が流れ、この領域２３で効率的にスピン波励起が起こる。スピン波励起が効率的に生じる領域２３は、磁性発振層で電流が広がった領域と完全に一致するわけではない。磁性発振層内では局所的なスピンが交換結合していることがあり、スピン波励起が効率的に生じる領域２３は電流密度が高い領域よりも広い場合がある。しかし、通常のＣＰＰ発振素子と異なり、スピン波励起が効率的に生じる領域２３は磁性層の膜面全体にはならないため、磁性層全体の磁化反転は生じにくくなる。それはスピントランスファートルクによって磁性層で磁化反転が生じるためには、膜面全体がスピン波励起される必要があるからであり、図３のように素子全体が一様にはスピン波励起されていない状態においては磁化反転現象は生じにくい。つまり発振状態が安定したデバイス動作が可能になる。
【００２１】
以上のように、本発明に係るＣＣＰ−ＣＰＰ発振素子によれば、局所的な高い電流密度により効率的に発振を生じさせることが可能であり、電流密度の高い領域が局所化されているため磁化反転を起こしにくくなり、出力と動作安定性を両立させることができる。
【００２２】
（２）本発明に係るＣＣＰ−ＣＰＰ発振素子では、膜面内のナノ電流パスの占有率を変えることによって、発振周波数を変えることができる。このことを利用して、ナノ電流パスの占有率が異なる複数のＣＣＰ−ＣＰＰ発振素子を用い、低消費電力で様々な発振周波数を得ることができる。具体的には、小さいチップサイズの同一基板上にナノ電流パスの占有率が異なる複数のＣＣＰ−ＣＰＰ発振素子を形成した高周波集積回路を作製することにより、きわめて周波数帯域の広い発振周波数を得ることができる。また、きわめて広い帯域の周波数の選択が可能な高周波フィルタとして利用することもできる。従来の高周波素子技術では、このような高周波集積回路を実現することは不可能である。これまでミリ波およびマイクロ波を扱う機器は構造が複雑で高価なため普及していなかったが、本発明に係るＣＣＰ−ＣＰＰ発振素子によればミリ波およびマイクロ波を扱う民生機器の普及を実現できる。
【００２３】
図４に、本発明の実施形態に係る高周波集積回路の一例を示す。図４では、ＣＣＰ−ＣＰＰ発振素子３１、増幅器３２、電流計３３を含む３系統の直列回路が、電源３４に対して並列に接続されて高周波集積回路を構成している。それぞれのＣＣＰ−ＣＰＰ発振素子３１は中間層のナノ電流パスの占有率が異なっており、発振周波数が異なっている。この高周波集積回路では、電流を流すＣＣＰ−ＣＰＰ発振素子３１の選択を制御することによって、極めて広い周波数帯域が得られる。
【００２４】
本発明の他の実施形態においては、複数のＣＣＰ−ＣＰＰ発振素子を電気的に直列に接続してもよい。複数のＣＣＰ−ＣＰＰ発振素子を直列に接続した場合、発振信号の出力を高めることができる。
【００２５】
通常のＣＰＰ発振素子でも、上記のように複数のＣＰＰ発振素子を並列または直列に接続することは有効であり、ＣＣＰ−ＣＰＰ発振素子の場合と同様な出力増大の効果を得ることができる。
【００２６】
また、ＣＣＰ−ＣＰＰ発振素子に外部磁場を印加することによって、発振周波数を変えることができる。この方法による発振周波数の変化は小さいが、必要に応じてこの方法を用いることもできる。図５〜図７を参照して、ＣＣＰ−ＣＰＰ発振素子に外部磁場を印加する機構について説明する。
【００２７】
図５の例においては、ＣＣＰ−ＣＰＰ発振素子の両側にＣＣＰ−ＣＰＰ発振素子に流される電流の向きと直交するように１対の配線４１を配置している。この場合、ＣＣＰ−ＣＰＰ発振素子の膜面に垂直な同一方向（図５では上向き）に外部磁場を印加するように、配線４１に電流を流す。
【００２８】
図６の例においては、ＣＣＰ−ＣＰＰ発振素子の両側にＣＣＰ−ＣＰＰ発振素子に流される電流の向きと平行になるように１対の配線４２を配置している。この場合、ＣＣＰ−ＣＰＰ発振素子の膜面に平行な同一方向（図６では手前向き）に外部磁場を印加するように、配線４２に電流を流す。
【００２９】
図７の例においては、配線による磁場印加機構とハードバイアス膜による磁場印加機構を併用している。すなわち、ＣＣＰ−ＣＰＰ発振素子の２つの側面に面してＣＣＰ−ＣＰＰ発振素子に流される電流の向きと平行になるように１対の配線４３を配置するとともに、ＣＣＰ−ＣＰＰ発振素子の他の２つの側面に面してハードバイアス膜４４を配置している。この場合、ＣＣＰ−ＣＰＰ発振素子の膜面に平行な同一方向（図７では右向き）に外部磁場を印加するように、配線４３に電流を流し、ハードバイアス膜４４を設定している。
【００３０】
図５〜図７で示したような磁場印加機構を設けることは、高周波発振素子として動作するデバイスとして機能させることを可能とするものである。デバイスとして磁場印加機構を追加して発振周波数を変える構造は、通常のＣＰＰ発振素子でも有効であり、ＣＣＰ−ＣＰＰ発振素子の場合と同様な効果を得ることができる。
【００３１】
本発明の実施形態に係るＣＣＰ−ＣＰＰ発振素子では、通電する電流量を変えることによっても、発振周波数を多少変化させることができる。ただし、この方法では発振周波数の帯域を大きく変化させることは困難なので、微妙な帯域調整を行う場合に適用される。
【実施例】
【００３２】
以下、図面を参照しながら本発明の実施例を説明する。以下の実施例においては、合金の組成を表す％は原子％（ａｔｏｍｉｃ％）を意味する。
【００３３】
［実施例１］
本実施例においては図１に示した構造を有する高周波発振素子（ＣＣＰ−ＣＰＰ素子）の具体例について説明する。本実施例の高周波発振素子は、図示しない基板上に下記の膜を順次積層することによって製造される。
【００３４】
下電極１１
下地層１２：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
ピニング層１３：Ｐｔ50Ｍｎ50［１５ｎｍ］
磁化固着層（ピン層）１４：Ｃｏ90Ｆｅ10［３．６ｎｍ］／Ｒｕ［０．９ｎｍ］／Ｆｅ50Ｃｏ50［３ｎｍ］
金属層１５：Ｃｕ［０．５ｎｍ］
スペーサー層１６：Ａｌ2Ｏ3絶縁層２１およびＣｕ電流パス２２（Ａｌ90Ｃｕ10［１ｎｍ］を成膜した後、希ガスのイオンビームを照射する酸化前の前処理（ＰＩＴ）およびイオンビームアシスト酸化（ＩＡＯ）を行うことにより形成）
金属層１７：Ｃｕ［０．２５ｎｍ］
磁性発振層１８：Ｃｏ90Ｆｅ10［１ｎｍ］／Ｎｉ83Ｆｅ17［３．５ｎｍ］
キャップ層１９：Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］
上電極２０。
【００３５】
なお、以下においては、スペーサー層１６とその上下の金属層１５および金属層１７を含めて、スペーサー層という場合がある。図１のＣＣＰ−ＣＰＰ発振素子はピン層１４を下部に配置したボトム型であるが、ピン層１４を上部に配置したトップ型でもよいことはもちろんである。以下、図１のＣＣＰ−ＣＰＰ素子の製造方法についてより詳細に説明する。
【００３６】
基板（図示せず）上に膜へ垂直に電流を流すための下電極１１を形成する。この下電極１１上に、下地層１２としてＴａ［５ｎｍ］／Ｒｕ［２ｎｍ］を成膜する。Ｔａは下電極の荒れを緩和するためのバッファ層である。Ｒｕはその上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するシード層である。
【００３７】
バッファ層としては、Ｔａ、Ｔｉ、Ｗ、Ｚｒ、Ｈｆ、Ｃｒまたはこれらの合金を用いることができる。バッファ層の膜厚は２〜１０ｎｍ程度が好ましく、３〜５ｎｍ程度がより好ましい。バッファ層の厚さが薄すぎるとバッファ効果が失われる。バッファ層の厚さが厚すぎるとＭＲ変化率に寄与しない直列抵抗を増大させることになるので好ましくない。ただし、バッファ層上に成膜されるシード層がバッファ効果も有する場合には、Ｔａなどからなるバッファ層を必ずしも設ける必要はない。
【００３８】
シード層はその上に成膜される層の結晶配向を制御できる材料であればよいが、ｈｃｐ構造またはｆｃｃ構造を有する金属層などが好ましい。Ｒｕをシード層として用いることにより、その上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができ、またＰｔＭｎの結晶配向を規則化したｆｃｔ構造、ｂｃｃ金属の結晶配向をｂｃｃ（１１０）配向に良好に保つことができる。また、シード層を設けることにより、スピンバルブ膜の結晶粒径を１０〜４０ｎｍに制御することができ、ＣＣＰ−ＣＰＰ発振素子のサイズが小さくなっても特性のばらつきを招くことなく効率のよい発振を実現できる。結晶配向性に関しては、Ｘ線回折による測定でスピンバルブ膜のｆｃｃ（１１１）ピーク、ＰｔＭｎのｆｃｔ（１１１）ピークまたはｂｃｃ（１１０）ピークのロッキングカーブの半値幅が３．５〜６度となる比較的良好な配向性を実現することができる。この配向の分散角は断面ＴＥＭを用いた回折スポットからも判別することができる。
【００３９】
シード層として、Ｒｕの代わりに、例えばＮｉxＦｅ100-x（ｘ＝１０〜５０％、好ましくは１５〜２５％）や、ＮｉＦｅに第３元素を添加して非磁性にした（ＮｉxＦｅ100-x）100-yＸy（Ｘ＝Ｃｒ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｍｏ）などを用いることもできる。Ｒｕよりも、ＮｉＦｅベースのシード層のほうが結晶配向性は改善され、上記と同様に測定したロッキングカーブの半値幅が３〜５度になる。上述した１０〜４０ｎｍという適正な結晶粒径を得るためには、第３元素Ｘの組成ｙを０〜３０％程度とすることが好ましい。結晶粒径を４０ｎｍよりも粗大化させるためには、さらに多量の添加元素を用いることが好ましい。例えば、ＮｉＦｅＣｒの場合にはＣｒ量を３５〜４５％程度とし、ｆｃｃとｂｃｃの境界相を示す組成を用いることが好ましい。
【００４０】
シード層の膜厚は１．５ｎｍ〜６ｎｍ程度が好ましく、２〜４ｎｍがより好ましい。シード層の厚さが薄すぎると結晶配向制御などの効果が失われる。シード層の厚さが厚すぎると直列抵抗の増大を招くうえに、スピンバルブ膜の界面凹凸の原因となることがある。
【００４１】
下地層１２上にピニング層１３を成膜する。ピニング層１３は、その上に成膜されるピン層１４となる強磁性層に一方向異方性を付与して磁化を固着する機能を有する。ピニング層１３の材料としては、ＰｔＭｎ、ＰｄＰｔＭｎ、ＩｒＭｎ、ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。十分な強さの一方向異方性を付与するためには、ピニング層１３の膜厚を適切に設定する。ＰｔＭｎやＰｄＰｔＭｎの場合には、膜厚は８〜２０ｎｍ程度が好ましく、１０〜１５ｎｍがより好ましい。ＩｒＭｎやＲｕＲｈＭｎの場合には、ＰｔＭｎなどより薄い膜厚でも一方向異方性を付与することができるので、５〜１８ｎｍが好ましく、７〜１５ｎｍがより好ましい。また、反強磁性層の代わりに、ハード磁性層を用いてもよい。ハード磁性層としては、例えばＣｏＰｔ（Ｃｏ＝５０〜８５％）、（ＣｏxＰｔ100-x）100-yＣｒy（ｘ＝５０〜８５％、ｙ＝０〜４０％）、ＦｅＰｔ（Ｐｔ４０〜６０％）などを用いることができる。
【００４２】
ピニング層１３上にピン層１４を形成する。本実施例におけるピン層１４は、下部ピン層１４ａ（Ｃｏ90Ｆｅ10）、Ｒｕ層１４ｂ、および上部ピン層１４ｃ（Ｆｅ50Ｃｏ50［３ｎｍ］）からなるシンセティックピン層である。ピニング層（ＰｔＭｎ）１３とその直上の下部ピン層１４ａは一方向異方性をもつように交換結合している。Ｒｕ層１４ｂの上下の下部ピン層１４ａおよび上部ピン層１４ｃは、磁化の向きが互いに反平行になるように強く磁気結合している。
【００４３】
下部ピン層１４ａは、磁気膜厚すなわち飽和磁化Ｂｓ×膜厚ｔ（Ｂｓ・ｔ積）が、上部ピン層１４ｃとほぼ等しくなるように設計することが好ましい。本実施例では、上部ピン層１４ｃが（Ｆｅ50Ｃｏ50［３ｎｍ］）であり、ＦｅＣｏの飽和磁化が約２．２Ｔであるため、磁気膜厚は２．２Ｔ×３ｎｍ＝６．６Ｔｎｍとなる。下部ピン層１４ａについてはＣｏ90Ｆｅ10の飽和磁化が約１．８Ｔなので、上記と等しい磁気膜厚を与える下部ピン層１４ａの膜厚ｔは６．６Ｔｎｍ／１．８Ｔ＝３．６６ｎｍとなる。本実施例では膜厚３．６ｎｍのＣｏ90Ｆｅ10を用いている。ピニング層（ＰｔＭｎ）による一方向異方性磁界強度およびＲｕを介した下部ピン層と上部ピン層との反強磁性結合磁界強度という観点から、下部ピン層に用いられる磁性層の膜厚は２〜１０ｎｍ程度が好ましい。膜厚が厚すぎるとデバイス動作に必要な十分な一方向性異方性磁界を得ることが困難になる。
【００４４】
下部ピン層１４ａには、例えばＣｏxＦｅ100-x合金（ｘ＝０〜１００％）、ＮｉxＦｅ100-x合金（ｘ＝０〜１００％）、またはこれらに非磁性元素を添加したものを用いることができる。
【００４５】
Ｒｕ層１４ｂは上下の磁性層に反強磁性結合を生じさせてシンセティックピン構造を形成する機能を有する。Ｒｕ層１４ｂの膜厚は０．８〜１ｎｍであることが好ましい。上下の磁性層に十分な反強磁性結合を生じさせる材料であれば、Ｒｕ以外の材料を用いてもよい。
【００４６】
上部ピン層１４ｃ（Ｆｅ50Ｃｏ50［３ｎｍ］）は、スピン情報を後述するもう一方の磁性層に注入するための磁性層であり、本発明において非常に重要な役割を果たす機能膜である。特に、スペーサー層との界面に位置する磁性材料は、スピン依存界面散乱に寄与する点で重要である。本実施例ではｂｃｃ構造をもつＦｅ50Ｃｏ50を用いている。
【００４７】
ｂｃｃ構造をもつＦｅＣｏ系合金としては、ＦｅxＣｏ100-x（ｘ＝３０〜１００％）や、ＦｅxＣｏ100-xに添加元素を加えたものが挙げられる。具体的には、より安定なｂｃｃ構造が得られるＦｅ80Ｃｏ20なども好ましい材料として挙げられる。上部ピン層として機能する磁性材料の膜厚は２ｎｍ以上であることが好ましい。上部ピン層には、ｂｃｃ構造をもつ磁性材料の代わりに、ｆｃｃ構造のＣｏＦｅ合金や、ｈｃｐ構造をもつコバルト合金も用いることができる。Ｃｏ、Ｆｅ、Ｎｉなどの単体金属、またはこれらのいずれか１つの元素を含む合金材料はすべて用いることができる。
【００４８】
上部ピン層として、磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものを用いても構わない。磁性層間のＣｕ層の膜厚は、０．１〜０．５ｎｍ程度が好ましい。Ｃｕ層の膜厚が厚すぎると、非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり、ピン層の特性が不十分となるので好ましくない。磁性層間の非磁性層の材料としては、Ｃｕの代わりに、Ｈｆ、Ｚｒ、Ｔｉなどを用いてもよい。一方、ＦｅＣｏなどの一層あたりの磁性層膜厚は０．５〜２ｎｍが好ましい。
【００４９】
ＦｅＣｏ層とＣｕ層とを交互に積層した上部ピン層の代わりに、ＦｅＣｏとＣｕを合金化した上部ピン層を用いてもよい。このようなＦｅＣｏＣｕ合金としては、例えば（ＦｅxＣｏ100-x）100-yＣｕy（ｘ＝３０〜１００％、ｙ＝３〜１５％程度）が挙げられるが、これ以外の組成範囲を用いてもよい。ＦｅＣｏに添加する元素として、Ｃｕの代わりに、Ｈｆ、Ｚｒ，Ｔｉなど他の元素を用いてもよい。上部ピン層には、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金材料からなる単層膜を用いてもよい。例えば、最も単純な構造の上部ピン層として、Ｃｏ90Ｆｅ10単層を用いてもよい。このような材料に添加元素を加えてもよい。
【００５０】
ピン層の膜厚は、ピン固着磁界を十分大きな値にすることができ、かつスピン拡散長よりも十分短くするように設定される。磁性材料によってスピン拡散長は変わるが、典型的なスピン拡散長は約１００ｎｍなので、ピン層の膜厚は１００ｎｍを超えることはない。
【００５１】
次に、ピン層１４上にスペーサー層１６の電流パス２２の供給源となる第１の金属層としてＣｕ層を成膜した後、スペーサー層１６の絶縁層２１に変換される第２の金属層としてＡｌＣｕ層を成膜する。次に、第２の金属層であるＡｌＣｕ層に希ガスのイオンビームを照射することにより酸化前の前処理（ＰＩＴ）を行う。この工程では、加速電圧３０〜１３０Ｖ、ビーム電流２０〜２００ｍＡ、処理時間３０〜１８０秒の条件でＡｒイオンを照射する。成膜された第１の金属層（Ｃｕ層）は二次元的な膜の形態で存在しているが、ＰＩＴ工程により第１の金属層のＣｕがＡｌＣｕ層中へ吸い上げられて侵入し、ＡｌＣｕ層中へ侵入したＣｕが電流パスとなる。さらに、第２の金属層であるＡｌＣｕ層のイオンビームアシスト酸化（ＩＡＯ）を行う。この工程では、酸素を供給しながら、加速電圧４０〜２００Ｖ、ビーム電流３０〜３００ｍＡ処理時間１５〜３００秒の条件でＡｒイオンを照射する。Ａｌは酸化されやすいが、Ｃｕは酸化されにくいので、Ａｌ2Ｏ3からなる絶縁層２１とＣｕからなる電流パス２２とを有するスペーサー層１６が形成される。
【００５２】
Ｃｕ層の膜厚はＡｌＣｕ層の膜厚に応じて調整する。すなわち、ＡｌＣｕ層の膜厚を厚くするほど、ＰＩＴ工程の際にＡｌＣｕ層中へ侵入させるＣｕ量を増加させなければならないので、Ｃｕ層の膜厚を厚くする必要がある。例えば、ＡｌＣｕの膜厚が０．６〜０．８ｎｍのときにはＣｕ層の膜厚を０．１〜０．５ｎｍ程度にする。ＡｌＣｕの膜厚が０．８〜１ｎｍのときにはＣｕ層の膜厚を０．３〜１ｎｍ程度にする。Ｃｕ層の膜厚が薄すぎると、ＰＩＴ工程の際にＡｌＣｕ層中に十分な量のＣｕが供給されないため、ＡｌＣｕ層の上部までＣｕの電流パスを貫通させることが不可能になる。一方、Ｃｕ層の膜厚が厚すぎると、ＰＩＴ工程の際にはＡｌＣｕ層中に十分な量のＣｕが供給されるものの、最終的にはピン層１４とスペーサー層１６との間に厚いＣｕ層が残ることになる。本発明の効果を十分発揮するためには、スペーサー層１６において狭窄された電流が狭窄されたまま磁性層に到達することが必要になる。ところが、ピン層１４とスペーサー層１６との間に厚いＣｕ層が残っていると、スペーサー層１６において狭窄された電流が磁性層に到達するまでに広がるため、あまり好ましくない。
【００５３】
電流パスを形成する第１の金属層の材料として、Ｃｕの代わりに、Ａｕ、Ａｇなどを用いてもよい。ただし、Ａｕ、Ａｇに比べて、Ｃｕの方が熱処理に対する安定性が高いので好ましい。第１の金属層の材料として、これらの非磁性材料の代わりに、磁性材料を用いてもよい。磁性材料としては、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金が挙げられる。ピン層に用いる磁性材料と電流パスに用いる磁性材料が同じ場合には、ピン層上に電流パスの供給源（第１の金属層）を成膜する必要はない。すなわち、ピン層上に絶縁層に変換される第２の金属層を成膜した後、ＰＩＴ工程を行うことにより第２の金属層中にピン層の材料を侵入させ、磁性材料からなる電流パスを形成することができる。Ｃｕのような非磁性層をスペーサー層材料として用いずに、ナノ電流パスもＦｅ、Ｃｏ、Ｎｉなどの磁性元素や、これらの磁性元素を含む磁性合金材料で形成した場合には、発振特性などにも変化があり、用途によっては好ましいこともある。この場合には、第１の金属層としてＦｅ、Ｃｏ、Ｎｉや、これらの磁性元素を含む磁性合金材料で形成したり、第１の金属層として新たな層を形成せずにピン層１４をそのままナノ電流パスを形成するための材料として用いることもある。
【００５４】
第２の金属層としてＡｌ90Ｃｕ10を用いた場合、ＰＩＴ工程中に第１の金属層のＣｕが吸い上げられるだけでなくＡｌＣｕ中のＣｕもＡｌから分離されて電流パスとなる。しかも、ＰＩＴ工程後にイオンビームアシスト酸化を行った場合には、イオンビームによるアシスト効果によってＡｌとＣｕの分離が促進されつつ酸化が進行する。第２の金属層として、Ａｌ90Ｃｕ10の代わりに、電流パス材料であるＣｕを含まないＡｌを用いてもよい。この場合、電流パス材料であるＣｕは下地の第１の金属層からのみ供給される。第２の金属層としてＡｌＣｕを用いた場合、ＰＩＴ工程中に第２の金属層からも電流パス材料であるＣｕが供給されるので、厚い絶縁層を形成する場合でも容易に電流パスを形成することができる点で有利である。第２の金属層としてＡｌを用いた場合、酸化により形成されるＡｌ2Ｏ3にＣｕが混入しにくくなるため、耐圧の高いＡｌ2Ｏ3を形成しやすい点で有利である。
【００５５】
第２の金属層の膜厚は、ＡｌＣｕの場合には０．６〜２ｎｍ、Ａｌの場合には０．５〜１．７ｎｍ程度である。これらの第２の金属層が酸化されて形成される絶縁層の膜厚は、０．８〜３．５ｎｍ程度となる。酸化後の膜厚が１．３〜２．５ｎｍ程度の範囲にある絶縁層は作製しやすく、かつ電流狭窄効果の点でも有利である。また、絶縁層を貫通する電流パスの直径は１〜１０ｎｍ程度である。
【００５６】
第２の金属層としてのＡｌＣｕは、ＡｌxＣｕ100-x（ｘ＝１００〜７０％）で表される組成を有するものが好ましい。ＡｌＣｕには、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｍｇ、Ｍｏ、Ｓｉなどの添加元素を添加してもよい。この場合、添加元素の組成は２〜３０％程度が好ましい。これらの添加元素を添加すると、ＣＣＰ構造の形成が容易になることがある。また、他の領域に比べて、Ａｌ2Ｏ3絶縁層とＣｕ電流パスとの境界領域にこれらの添加元素がリッチに分布すると、絶縁層と電流パスとの密着性が向上してエレクトロマイグレーション（electromigration）耐性が向上するという効果が得られる。ＣＣＰ−ＣＰＰ素子においては、スペーサー層における電流密度が１０7〜１０10Ａ／ｃｍ2になるため、エレクトロマイグレーション耐性が高く、電流を流している時のＣｕ電流パスの安定性を確保できることが重要である。本発明においては、１０8Ａ／ｃｍ2以上の電流密度を用いることが好ましい。ただし、適切なＣＣＰ構造が形成されれば、第２の金属層に添加元素を加えなくても十分良好なエレクトロマイグレーション耐性を実現できる。
【００５７】
第２の金属層の材料は、Ａｌ2Ｏ3を形成するためのＡｌ合金に限らず、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｂ、Ｓｉなどを主成分とする合金でもよい。また、第２の金属層から変換される絶縁層は酸化物に限らず、窒化物や酸窒化物でもよい。第２の金属層としてどのような材料を用いた場合にも成膜時の膜厚は０．５〜２ｎｍが好ましく、酸化物、窒化物または酸窒化物に変換したときの膜厚は０．８〜３．５ｎｍ程度が好ましい。
【００５８】
スペーサー層１６の上に、金属層１７としてＣｕ［０．２５ｎｍ］を成膜する。この金属層１７は、その上に成膜されるフリー層がスペーサー層１６の酸化物に接して酸化されないようにするバリア層としての機能を有する。なお、フリー層の酸化はアニール条件の最適化などによって回避できることもあるので、スペーサー層１６上の金属層１７は必ずしも設ける必要はない。このように、スペーサー層１６の下の金属層１５は電流パスの供給源であるため必須であるが、スペーサー層１６の上の金属層１７は必須というわけではない。製造上のマージンを考慮すると、スペーサー層１６上の金属層１７を形成することが好ましい。金属層１７の材料としては、Ｃｕ以外に、Ａｕ、Ａｇ、Ｒｕなどを用いることもできる。ただし、金属層１７の材料は、スペーサー層１６の電流パスの材料と同一材料であることが好ましい。金属層１７の材料として電流パスの材料と異種材料を用いた場合には界面抵抗の増大を招くが、両者が同一の材料であれば界面抵抗の増大は生じない。金属層１７の膜厚は、０〜１ｎｍが好ましく、０．１〜０．５ｎｍがより好ましい。金属層１７が厚すぎると、スペーサー層１６で狭窄された電流が金属層１７で広がって電流狭窄効果が不十分になる。
【００５９】
金属層１７の上に、第２の磁性層１８としてＣｏ90Ｆｅ10［１ｎｍ］／Ｎｉ83Ｆｅ17［３．５ｎｍ］を成膜する。Ｃｏ90Ｆｅ10近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。他の組成（例えばピン層に関連して説明した組成）のＣｏＦｅ合金を用いる場合、膜厚を０．５〜２ｎｍとすることが好ましい。Ｃｏを含まないＦｅを用いる場合には、軟磁気特性が比較的良好なため、膜厚を０．５〜４ｎｍ程度とすることができる。ＮｉＦｅ合金の組成は、ＮｉxＦｅ100-x（ｘ＝７８〜８５％程度）が好ましい。ＮｉＦｅ層の膜厚は２〜５ｎｍ程度が好ましい。ＮｉＦｅ層を用いない場合には、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したフリー層を用いてもよい。
【００６０】
フリー層１８の上に、キャップ層１９としてＣｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］を積層する。キャップ層１９はスピンバルブ膜を保護する機能を有する。Ｃｕ層の膜厚は０．５〜１０ｎｍ程度が好ましい。Ｃｕ層を設けることなく、フリー層１８の上に直接Ｒｕ層を０．５〜１０ｎｍ程度の厚さで設けてもよい。Ｃｕ層の上にＲｕ層の代わりに他の金属層を設けてもよい。キャップ層の構成は特に限定されず、キャップ効果を発揮できるものであれば他の材料を用いてもよい。キャップ層１９の上にスピンバルブ膜へ垂直に電流を流すための上電極２０を形成する。
【００６１】
本実施例のＣＣＰ−ＣＰＰ発振素子は、効率的に発振が生じるが磁化反転を起こしにくい。また、本実施例のＣＣＰ−ＣＰＰ発振素子では、ナノ電流パスの膜面内での占有率を変えることによってスピン波励起が効率よく生じる領域（図３図示）の面積を大きく変化させることができるので、発振周波数を１ＧＨｚ〜数百ＧＨｚという非常に広いレンジで変えることができる。また、本実施例のＣＣＰ−ＣＰＰ発振素子では、２００以上の高いＱ値が得られる。
【００６２】
［実施例２］
図８に変形例に係るＣＣＰ−ＣＰＰ発振素子の斜視図を示す。このＣＣＰ−ＣＰＰ発振素子は、図示しない基板上に、下電極１１、下地層１２、第１のピニング層１３１、第１の磁化固着層（シンセティックピン層）１４１、第１の中間層１６１、磁性発振層１８、第２の中間層１６２、第２の磁化固着層（シンセティックピン層）１４２、第２のピニング層１３２、キャップ層１９、および上電極２０を積層した構造を有する。
【００６３】
このＣＣＰ−ＣＰＰ発振素子では、スピン波が励起される磁性発振層１８の上下にナノ電流パスを含む中間層１６１、１６２が設けられており、電流の狭窄効果が高いため、発振出力を上げることができる。
【００６４】
［実施例３］
図９に他の変形例に係るＣＣＰ−ＣＰＰ発振素子の斜視図を示す。このＣＣＰ−ＣＰＰ発振素子は、図示しない基板上に、下電極１１、下地層１２、第１のピニング層１３１、第１の磁化固着層（シンセティックピン層）１４１、第１の中間層１６１、第１の磁性発振層１８１、第２の中間層１６２、第２の磁性発振層１８２、第３の中間層１６３、第２の磁化固着層（シンセティックピン層）１４２、第２のピニング層１３２、キャップ層１９、および上電極２０を積層した構造を有する。
【００６５】
このＣＣＰ−ＣＰＰ発振素子は、図８と同様な磁性発振層を２層含んでいるため、発振出力を上げることができる。
【００６６】
［実施例４］
本実施例では、複数の高周波発振素子を並列に接続した高周波集積回路について説明する。図１０（ａ）および（ｂ）に、本実施例における高周波集積回路の平面図および積層構造を示す。図１０（ｂ）に示すように、Ｓｉ基板５１上に増幅器としてのＣＭＯＳトランジスタ５２が形成され、ＣＭＯＳトランジスタ５２上にＣＣＰ−ＣＰＰ発振素子５３が形成されている。図１０（ａ）に示すように、Ｓｉ基板５１の表面に複数のＣＣＰ−ＣＰＰ発振素子５３が規則的に配列されている。通常、ＣＭＯＳ製造プロセスはＣＣＰ−ＣＰＰ発振素子の製造プロセスに比較して、高温の工程を含むので、図１０（ｂ）のような積層構造が採用される。すなわち、Ｓｉ基板５１上にＣＭＯＳトランジスタ５２を形成し、表面の平坦化やコンタクトの形成を行った後、ＣＣＰ−ＣＰＰ発振素子５３を形成する。
【００６７】
図１１に示すように、複数のＣＣＰ−ＣＰＰ発振素子５３ａ、５３ｂ、５３ｃ、５３ｄが、電源５４に対して並列に接続されて高周波集積回路を形成している。図１２（ａ）、（ｂ）、（ｃ）に示すように、これらのＣＣＰ−ＣＰＰ発振素子は、それぞれ、絶縁層２１とナノ電流パス２２とを含む中間層におけるナノ電流パス２２の占有率が異なっており、その結果として発振周波数が異なっている。中間層におけるナノ電流パス２２の占有率は、ａ、ｂ、ｃの順に小さくなっている。
【００６８】
図１３に、磁化固着層１４、中間層１６および磁性発振層１８の好適な断面構造を示す。磁化固着層１４は粒界Ｂによって分離された結晶粒Ｇが成長した微細構造を有する。中間層１６は、絶縁層２１とナノ電流パス２２を含み、ナノ電流パス２２は結晶粒Ｇのほぼ中央において絶縁層２１を膜厚方向に貫通している。さらに、中間層１６の上に、磁性発振層１８の結晶粒が成長している。このような構造では、ナノ電流パスの上下の磁化固着層、もしくは磁性発振層に流れる狭窄された電流分布領域が、結晶粒中央部分となる。結晶粒中央部分は良好な結晶構造を有し、結晶粒界における電子散乱の影響をうけなくて済むため、良好な発振特性を実現することが可能になり、良好なＱ値の実現、および発振出力の増大が可能となる。
【００６９】
結晶粒の中央部分にナノ電流パスが存在するということは、断面ＴＥＭなどで観察した結晶粒で規定した場合に以下のような範囲が良好な範囲となる。図１３の個々の結晶粒において、結晶粒の粒界の左端を座標０、右端を座標１００と座標を決め、結晶粒の中央部分を座標５０とする。そのとき、酸化物を貫通する結晶構造をもつナノ電流パスの少なくとも一部が、座標２０から８０の範囲に存在することが好ましい。さらに好ましくは、酸化物を貫通する結晶構造をもつナノ電流パス全部が座標２０から８０の範囲に存在することがより好ましい。もしくは、結晶粒の粒界（座標０、もしくは座標１００）から３ｎｍ以上離れた結晶粒の内側にナノ電流パスが存在することが望ましい。
【００７０】
ここで結晶粒の最も容易な定義方法として、図１３で模式的に示したような凹凸を形成する一つの隆起を結晶粒と定義できる。つまり凹凸の周期を結晶粒の大きさと定義できる。凹凸はスペーサー層を形成する酸化物と下部磁性層の界面における凹凸で識別することとする。凹凸の凸の頂点部分が結晶粒の中心部分であり、凹の部分が粒界に相当する。この場合には断面ＴＥＭ観察する奥行き方向の膜の厚さを結晶格子が鮮明に見える程度に十分薄くしておく必要がある。さらには単純な凹凸だけでなく、隣の結晶粒との間で結晶格子の連続性が崩れているところから、結晶粒および粒界を定義することもできる。すなわち、同一結晶粒においては、結晶格子がほぼ連続的に存在しており、粒界においてはその結晶格子の連続性が崩れた界面ということで確認することができる。
【００７１】
上述したように、本実施例による高周波集積回路では、並列に接続された複数の高周波発振素子で発振周波数が異なっており、広い周波数帯域で使用することができる。従来技術により、ミリ波やマイクロ波のような高周波においてこのような機能を実現しようとすると、大型で高価なシステムになるため、民生用途への普及が妨げられていた。これに対して本実施例による高周波集積回路を用いれば、安価にシステムを構築でき、ミリ波やマイクロ波を扱う高周波機器を民生用途で普及させることができる。
【００７２】
なお、ほぼ同一の発振周波数を有する複数のＣＣＰ−ＣＰＰ発振素子を並列に接続して高周波集積回路を形成することもできる。発振出力を向上させる目的では、このような高周波集積回路でメリットが得られる場合がある。
【００７３】
また、絶縁層と電流パスとを含む中間層を有するＣＣＰ−ＣＰＰ発振素子ではなく、非磁性金属（典型的には厚さ数ｎｍのＣｕ）からなる中間層を有する通常のＣＰＰ発振素子を用いて、図１１に示したような並列接続の高周波集積回路を作製することもできる。このような高周波集積回路では、図５〜図７に示したように配線を設けて外部磁場を印加することにより、それぞれのＣＰＰ発振素子の発振周波数を変化させてもよい。
【００７４】
［実施例５］
本実施例では、複数の高周波発振素子を直列に接続した高周波集積回路について説明する。この高周波集積回路の平面図および積層構造は図１０（ａ）および（ｂ）に示したのと同様である。すなわち、Ｓｉ基板上にＣＭＯＳトランジスタおよびＣＣＰ−ＣＰＰ発振素子が形成されており、Ｓｉ基板の表面に複数のＣＣＰ−ＣＰＰ発振素子が規則的に配列されている。図１４に示すように、複数のＣＣＰ−ＣＰＰ発振素子５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅが、電源５４と直列に接続されて高周波集積回路を形成している。このように複数のＣＣＰ−ＣＰＰ発振素子を直列に接続すると発振出力を上げることができる。
【００７５】
この場合にも、ＣＣＰ−ＣＰＰ発振素子ではなく通常のＣＰＰ発振素子を用いて、図１４に示したような直列接続の高周波集積回路を作製することもできる。
【００７６】
［実施例６］
図１５に、本発明に係る高周波発振素子を用いたミリ波（またはマイクロ波）帯域の車載レーダーのシステム構成を示す。このシステムは、本発明に係る高周波発振素子を有するミリ波送受信モジュール６１、送受信モジュール６１の信号を処理するアナログ回路６２、Ａ／Ｄ（アナログ・ディジタル）変換およびＤ／Ａ（ディジタル・アナログ）変換を行うコンバーター６３、ディジタルシグナルプロセッサー（ＤＳＰ）６４、および外部との送受信を行う通信機構６５を有する。
【００７７】
図１６に、より具体的なＦＭ−ＣＷレーダー方式の車載レーダーの回路図を示す。図１７に、このレーダーによる信号波形を示す。この信号波形は、レーダーが目標に近づく場合を想定している。
【００７８】
発生器７１からの送信波と発振器７２からの搬送波は出力電圧に比例するＦＭ変調波として送信アンテナ７３から放射される。送信波はレーダー信号解析器８０へ送られる。反射物から反射され受信アンテナ７４で受信された受信波と送信波の一部とはミキサ７５で合成されビート信号が得られる。このビート信号は前置増幅器７６、中間周波増幅器７７、フィルタ７８、検波器７９を経てレーダー信号解析器８０へ送られる。
【００７９】
ビート信号には目標までの距離に比例する位相遅れ（図１７のＤｔ）とレーダーと目標間の相対速度より生じるドップラー周波数偏移（図１７のＤｆ）が含まれている。ＤｔおよびＤｆは変調周波数増加時および減少時のビート信号の周波数差（δｆｕ、δｆｄ）から計算でき、これらをもとに目標までの距離と相対速度を求めることができる。
【００８０】
図１８に具体的な周波数で動作するＦＭ−ＣＷ方式のミリ波車載レーダーの構成例を示す。送信時には１９ＧＨｚ帯の発振器８１、１９ＧＨｚ帯の電力増幅器８２、１９／３８ＧＨｚの周波数逓倍器８３、３８ＧＨｚ帯の電力増幅器８４、３８／７６ＧＨｚの周波数逓倍器８５、７６ＧＨｚ帯の電力増幅器８６を経て送信出力を放射する。受信時には受信入力を７６ＧＨｚ帯のスイッチ８７で受信し、７６ＧＨｚ帯の低雑音増幅器８８、受信用のミキサ８９を経てＩＦ帯出力を得る。
【００８１】
図１９に具体的な周波数で動作するパルスドップラー方式のミリ波車載レーダーの構成例を示す。送信時には１９ＧＨｚ帯の発振器９１、１９ＧＨｚ帯の電力増幅器９２、１９／３８ＧＨｚの周波数逓倍器９３、３８ＧＨｚ帯の電力増幅器９４、３８／７６ＧＨｚの周波数逓倍器９５、７６ＧＨｚ帯の電力増幅器９６、７６ＧＨｚ帯のスイッチ９７を経て送信出力を放射する。受信時には受信入力を７６ＧＨｚ帯のスイッチ９７で受信し、７６ＧＨｚ帯の低雑音増幅器９８、受信用のミキサ９９を経てＩＦ帯出力を得る。
【００８２】
図１８および図１９の発振器８１、９１として図１のような高周波発振素子を用いることにより、従来の発振素子を用いたものよりもはるかに小型で回路構成も簡単で安価な車載レーダーを実現することができる。周波数としては上記の周波数に限られるものではなく、使用可能周波数の割り当てに応じて、数十ＧＨｚから数百ＧＨｚ、数ＴＨｚといった広い周波数レンジにおいて、本発明の高周波発振素子は動作可能である。
【００８３】
図２０に本実施例に係る車載レーダー装置１００を装着した自動車１１０を示す。上述した原理により、自動車１１０から障害物１１５までの距離と相対速度を求めることができ、る。
【００８４】
従来の車載レーダーは、小型化が困難なため装着位置が限られていた。たとえばフロントグリルに取り付けた場合には位置が低すぎて、トラックなどの位置をうまく検知できなかった。これに対して、本発明に係る車載レーダーは小型化が可能なので、フロントグリルやフロントボンネットに限らず、運転室内のフロントガラスなどに装着することもできる。このように運転室内に装着した場合、風雨雪を避けるための特別な保護構造を設ける必要もなくなり、価格を大幅に低減できる。このため本発明に係る車載レーダーは大衆車にも装着できる。
【００８５】
［実施例７］
図２１に本実施例に係る車間通信装置を示す。各自動車１１０のフロントおよびバックに、本発明に係るＣＣＰ−ＣＰＰ発振素子を含む車載レーダー装置１００をそれぞれ一機ずつ装着する。この装置では、自動車１１０間で双方向通信を行い、車間距離を一定に保って各車が走行するよう制御でき、ＩＴＳ（Intelligent Transport System）を実現できる。
【００８６】
本発明に係る送受信装置は小型化が可能なので、装着位置の自由度が非常に大きく、風雨雪を避けるための特別な保護構造を設ける必要もなくなり、価格を大幅に低減できる。
【００８７】
［実施例８］
図２２に本実施例に係る情報端末間通信装置を示す。本発明に係るＣＣＰ−ＣＰＰ発振素子を含む送受信装置１０５を個々の携帯情報端末１２０に装着し、双方向の簡易近距離通信を行うことができる。高周波を用いるため情報量が大きく、近距離で高速な無線データ通信を行うのは非常に便利である。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施形態に係る高周波発振素子の斜視図。
【図２】図１の中間層を膜面に平行に切断した断面を示す模式図。
【図３】本発明に係るＣＣＰ−ＣＰＰ発振素子の磁性発振層においてスピン波励起が効率的に生じている領域を示す模式図。
【図４】本発明の実施形態に係る高周波集積回路の一例を示す図。
【図５】本発明の実施形態に係る磁場印加機構を有するＣＣＰ−ＣＰＰ発振素子の斜視図。
【図６】本発明の実施形態に係る磁場印加機構を有するＣＣＰ−ＣＰＰ発振素子の斜視図。
【図７】本発明の実施形態に係る磁場印加機構を有するＣＣＰ−ＣＰＰ発振素子の斜視図。
【図８】本発明の実施例２におけるＣＣＰ−ＣＰＰ発振素子の斜視図。
【図９】本発明の実施例３におけるＣＣＰ−ＣＰＰ発振素子の斜視図。
【図１０】本発明の実施例４における高周波集積回路の平面図および積層構造を示す図。
【図１１】本発明の実施例４における並列接続の高周波集積回路を示す図。
【図１２】本発明の実施例４におけるＣＣＰ−ＣＰＰ発振素子の電流パスの占有率が異なる中間層を示す模式図。
【図１３】本発明の実施例４におけるＣＣＰ−ＣＰＰ発振素子の磁化固着層、中間層および磁性発振層の好適な断面構造を示す図。
【図１４】本発明の実施例５における直列接続の高周波集積回路を示す図。
【図１５】本発明の実施例６におけるミリ波帯域の車載レーダーのシステム構成を示す図。
【図１６】ＦＭ−ＣＷレーダー方式の車載レーダーの回路図。
【図１７】図１６のレーダーによる信号波形を示す図。
【図１８】ＦＭ−ＣＷ方式のミリ波車載レーダーの構成例を示す図。
【図１９】パルスドップラー方式のミリ波車載レーダーの構成例を示す図。
【図２０】本発明の実施例６における車載レーダー装置を装着した自動車を示す図。
【図２１】本発明の実施例７における車間通信装置を示す図。
【図２２】本発明の実施例８における情報端末間通信装置を示す図。
【符号の説明】
【００８９】
１１…下電極、１２…下地層、１３、１３１、１３２…ピニング層、１４、１４１、１４２…磁化固着層（ピン層）、１４ａ…下部ピン層、１４ｂ…Ｒｕ層、１４ｃ…上部ピン層、１５…金属層、１６、１６１、１６２、１６３…中間層（スペーサー層）、１７…金属層、１８、１８１、１８２…磁性発振層、１９…キャップ層、２０…上電極、２１…絶縁層、２２…電流パス、３１…ＣＣＰ−ＣＰＰ発振素子、３２…増幅器、３３…電流計、３４…電源、４１、４２、４３…配線、４４…バイアス膜、５１…Ｓｉ基板、５２…ＣＭＯＳトランジスタ、５３…ＣＣＰ−ＣＰＰ発振素子、５４…電源、６１…ミリ波送受信モジュール、６２…アナログ回路、６３…コンバーター、６４…ディジタルシグナルプロセッサー（ＤＳＰ）、６５…通信機構、７１…発生器、７２…発振器、７３…送信アンテナ、７４…受信アンテナ、７５…ミキサ、７６…前置増幅器、７７…中間周波増幅器、７８…フィルタ、７９…検波器、８０…レーダー信号解析器、８１…発振器、８２…電力増幅器、８３…周波数逓倍器、８４…電力増幅器、８５…周波数逓倍器、８６…電力増幅器、８７…スイッチ、８８…低雑音増幅器、８９…ミキサ、９１…発振器、９２…電力増幅器、９３…周波数逓倍器、９４…電力増幅器、９５…周波数逓倍器、９６…電力増幅器、９７…スイッチ、９８…低雑音増幅器、９９…ミキサ、１００…車載レーダー装置、１０５…送受信装置、１１０…自動車、１１５…障害物、１２０…情報端末。
【図１】
2007124340.tif 000003
【図２】
2007124340.tif 000004
【図３】
2007124340.tif 000005
【図４】
2007124340.tif 000006
【図５】
2007124340.tif 000007
【図６】
2007124340.tif 000008
【図７】
2007124340.tif 000009
【図８】
2007124340.tif 000010
【図９】
2007124340.tif 000011
【図１０】
2007124340.tif 000012
【図１１】
2007124340.tif 000013
【図１２】
2007124340.tif 000014
【図１３】
2007124340.tif 000015
【図１４】
2007124340.tif 000016
【図１５】
2007124340.tif 000017
【図１６】
2007124340.tif 000018
【図１７】
2007124340.tif 000019
【図１８】
2007124340.tif 000020
【図１９】
2007124340.tif 000021
【図２０】
2007124340.tif 000022
【図２１】
2007124340.tif 000023
【図２２】
2007124340.tif 000024