(57)【要約】【課題】  複数の回路からアクセス可能なメモリユニットを管理するメモリ制御回路を有する装置において、所定の条件を満たす場合にのみ、特定の回路に優先的或は独占的にアクセスを付与する。【解決手段】  記録ヘッドを記録媒体に対して相対的に移動させて記録を行い、ＤＭＡ回路１６を含む複数の回路からアクセス可能なメモリユニット１０を有する構成において、所定量の記録データの記録ヘッド１７への転送が、所定時間以内で行われるように、所定量の記録データのアクセスに要する時間が所定時間を越えた場合に、他の回路１２〜１４からメモリユニット１０へのアクセスを制限する。【選択図】  図２
2007114956.tif 000002
【特許請求の範囲】
【請求項１】
記録ヘッドを記録媒体に対して相対的に移動させて記録を行い、複数の回路からアクセス可能なメモリユニットを有する記録装置であって、
前記複数の回路が、前記メモリユニットに格納された記録データを、ＣＰＵの介在なしに読み出して前記記録ヘッドへ転送するＤＭＡ回路を含んでおり、
所定量の前記記録データの前記記録ヘッドへの転送が、所定時間以内で行われるように、前記所定量の前記記録データのアクセスに要する時間が、前記所定時間を越えた場合に、他の回路から前記メモリユニットへのアクセスを制限するメモリ制御回路と、を備えることを特徴とする記録装置。
【請求項２】
前記所定時間は、前記記録ヘッドが前記所定量の記録データを記録するのに要する時間であることを特徴とする請求項１に記載の記録装置。
【請求項３】
前記メモリ制御回路は、前記所定量の前記記録データのアクセスに要する時間が、前記所定時間を越えた場合、前記複数の回路のうち前記ＤＭＡ回路の前記メモリユニットへのアクセスを最優先させることを特徴とする請求項１又は２に記載の記録装置。
【請求項４】
前記メモリ制御回路は、前記所定量の前記記録データのアクセスに要する時間が、前記所定時間を越えた場合、他の回路から前記メモリユニットへのアクセスを禁止して、前記ＤＭＡ回路に前記メモリユニットへのアクセスを占有させることを特徴とする請求項１又は２に記載の記録装置。
【請求項５】
前記第１の時間を記録動作中に変更可能に構成されていることを特徴とする請求項３又は４に記載の記録装置。
【請求項６】
前記メモリ制御回路は、前記所定量の前記記録データのアクセスに要する時間が、前記所定時間を越えた場合、前記ＤＭＡ回路から前記メモリユニットへのアクセスを最優先させ、
前記所定量の前記記録データのアクセスに要する時間が、前記所定時間より長い第１の時間を越えた場合、他の回路から前記メモリユニットへのアクセスを禁止して、前記ＤＭＡ回路に前記メモリユニットへのアクセスを占有させることを特徴とする請求項１又は２に記載の記録装置。
【請求項７】
前記複数の回路が、
ホスト機器から圧縮形式で受信した画像データを伸張する画像伸張回路と、
伸張された画像データを、前記記録ヘッドに合わせた形式の前記記録データに変換する画像処理回路とを含むことを特徴とする請求項１から６のいずれか１項に記載の記録装置。
【請求項８】
前記記録ヘッドが、インクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項１から７のいずれか１項に記載の記録装置。
【請求項９】
前記記録ヘッドは、熱エネルギーを利用してインクを吐出する記録ヘッドであって、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えていることを特徴とする請求項８に記載の記録装置。
【請求項１０】
メモリユニットに対する複数の回路からのアクセスを制御するメモリ制御回路であって、
前記複数の回路が、前記メモリユニットに格納されたデータをＣＰＵの介在なしにアクセスするＤＭＡ回路を含み、
前記ＤＭＡ回路による所定量のデータのアクセスが所定時間以内となるように、前記ＤＭＡ回路による前記所定量のデータのアクセスに要する時間が前記所定時間を超えた場合、他の回路の前記メモリユニットへのアクセスを制限することを特徴とするメモリ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数のノズルからなるノズル列を複数備える記録ヘッドを持ち、記録媒体にインクを吐出して画像を記録する記録装置に関するものである。
【０００２】
なお、本発明は一般的なプリント装置のほか、複写機や通信システムを有するファクシミリ、さらに各種処理装置と複合的に組み合わせた産業用記録装置に適用可能な他、捺染装置やエッチングなどの加工装置にも応用することができる。
【背景技術】
【０００３】
ワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。
【０００４】
プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されている。又その構成としては、所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に、用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行なうシリアル記録方式が、安価で小型化が容易などの点から一般的に広く用いられている。
【０００５】
近年、パーソナルコンピュータが広く普及し、写真画像などの高精細で高画質な画像を記録する機会が増えたため、プリンタの記録画像についても高精細化（高解像度化、高画質化）及び高速化が一層求められている。
【０００６】
より高精細な画像を記録する方法の１つとして、ノズルから吐出するインクの容量を小さくし、解像度を高くすることが挙げられる。現在では１〜４pl（ピコリットル）といった小さな容量のインク滴を吐出し、４８００ｄｐｉ（dot per inch）の解像度で画像を記録することが可能である。
【０００７】
また、高画質な画像を記録する方法の１つとして、使用するインクの種類を増やすことが挙げられる。より深みのある色を記録するためにＣＭＹＫのインクに加え、ＲＧＢやグレーなどのインクを用いる装置も提案されている。このような記録画像の高解像度化、インクの種類の増大により、扱う画像データ量が飛躍的に大きくなる。
【０００８】
また、より高精細な画像記録を実現するためにインク及びヘッドの特性を捉えた画像処理も行なう。例えば、文字、線画を際立たせるエッジ処理、インクのにじみを最低限に抑える間引き処理、吐出しないノズルの補完処理などがある。
【０００９】
また、高速に両面記録を行なう場合、例えば１枚目の表を記録した後、その表のインクを乾かす間に２枚目の表を先に記録し、その後で１枚目の裏を記録する制御も行われている。この際、装置に搭載するメモリの容量を削減する為に、ＪＰＥＧやＪＢＩＧなどの画像圧縮技術を用いて、画像を圧縮して格納し、必要な時に画像を伸張するなど、制御も複雑になっている。
【００１０】
また、従来は高級なプリンタでサポートしていたポストスクリプトやＰＣＬなどのページ記述言語（ＰＤＬ）についても、より安価なインクジェットプリンタでもサポートすることが求められている。
【００１１】
これらの処理を含めて画像データを処理する場合、扱う画像データの容量が大きいため、高速に処理するためには、各処理回路がメモリにアクセスする頻度が多くなる。しかしながら、高解像度で多くの種類のインクを使用する装置ではどうしてもメモリ容量が大きくなってしまうため、記録装置のコストを抑制するために、１つのメモリシステム（ユニット）で構成することが求められる。
【００１２】
この場合、複数の処理回路が１つのメモリシステムを共有することとなる。その際に、記録ヘッドへのデータ（吐出データ或は記録データ）の転送は、記録ヘッドの移動に同期して行う必要がある。すなわち、記録ヘッドが移動（走査）する間に、記録ヘッドのノズル数×インクの種類数分のデータを転送しないと、画像のずれやかけが起きてしまう。
【００１３】
これらの不具合を補うために、以下のような対策がとられている。
（１）処理回路すべてのメモリアクセスの最大値を見積もり、その最大値の和に見合うメモリのバンド幅を確保するように設計する。
（２）大きなサイズのデータＦＩＦＯを処理回路の中に持ち、突発的に生じる大量のメモリアクセスに対しても対処できるようにする。
（３）記録ヘッドへのデータ転送を常に最優先とするメモリアービタ（調停回路）を設ける。他の回路ブロックがメモリアクセス中に記録ヘッドへのデータ転送要求が起こると、他のブロックによるアクセスを中断して、メモリから記録ヘッドへのデータ転送に応じるように制御する。
【特許文献１】特開平６−８３６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来例では、以下のような不具合が生じる
上記（１）のように処理回路すべてのメモリアクセスの最大値を見積もり、その最大値の和に見合うメモリのバンド幅を確保するように設計すると、高精細画像を記録するために処理回路が増えると、平均的メモリアクセスの数倍のメモリバンド幅が必要となる。このため、メモリアクセス効率が落ちることとなり、コストパフォーマンスが減少してしまう。
【００１５】
メモリとの接続ピン数や、メモリを動作させる最大周波数の制約などから、ある所定以上のメモリバンド幅を確保することは難しい。従って、インクの種類数の増大や画像の高解像度化によって扱うべき画像データ量が飛躍的に大きくなると、各処理回路すべてのメモリアクセス最大値を見積もり、その最大値の和に見合うメモリバンド幅を確保することが困難となる。
【００１６】
画像入力処理や画像圧縮処理、ＰＤＬ処理などの複雑な処理が増え、各処理のメモリアクセスのバンド幅、メモリへのアクセスタイミング、アクセス頻度の見積もりが困難となってきている。そのため、予期せぬ処理回路からのメモリアクセスが集中した場合、画像を記録するための記録ヘッドの走査に同期して、データを記録ヘッドに転送することができなくなり、記録画像に欠けやずれが生じてしまう。
【００１７】
アービタを設けて、画像を記録するための記録ヘッドへのデータ転送処理のメモリ使用やバス使用の優先順位を上げる方法も知られている。しかしながらこの方法でも、メモリ使用率がぎりぎりとなっている場合、他の回路のメモリアクセスが終了するまで待つと、記録ヘッドへのデータ転送処理が間に合わず、記録画像の欠けやずれを生じてしまう。
【００１８】
一方、上記（３）のように、記録ヘッドへのデータ転送処理を常に最優先とするように他の処理を中断させる場合、そのメモリを使用しているＣＰＵのプログラムや他の処理回路が待たされることとなる。この場合、メモリを平等に利用できた場合には並列に処理できていたはずのデータ処理が待たされ、装置全体での処理効率が悪化してしまう。
【００１９】
突発的なメモリアクセスに対処するためには、上記（２）のようにかなり大きなサイズのＦＩＦＯ回路を持たなくてはならず、コストパフォーマンスが減少してしまう。
【００２０】
以上の問題は、より高速で高精細記録が可能な記録装置を安価で提供する場合に、大きなネックとなる。
【００２１】
更に、このような問題は、シリアル型の記録装置のみならず、複数の回路からアクセス可能なメモリユニットを管理するメモリ制御回路を有する構成であれば、他の装置や機器においても生じる。
【００２２】
本発明は以上のような状況に鑑みてなされたものであり、複数の回路からアクセス可能なメモリユニットを管理するメモリ制御回路を有する装置において、所定の条件を満たす場合にのみ、特定の回路に優先的或は独占的にアクセスを付与することを目的とする。
【課題を解決するための手段】
【００２３】
上記目的を達成するために本発明の一態様としての記録装置は、記録ヘッドを記録媒体に対して相対的に移動させて記録を行い、複数の回路からアクセス可能なメモリユニットを有する記録装置であって、
前記複数の回路が、前記メモリユニットに格納された記録データを、ＣＰＵの介在なしに読み出して前記記録ヘッドへ転送するＤＭＡ回路を含んでおり、
所定量の前記記録データの前記記録ヘッドへの転送が、所定時間以内で行われるように、前記所定量の前記記録データのアクセスに要する時間が、前記所定時間を越えた場合に、他の回路から前記メモリユニットへのアクセスを制限するメモリ制御回路と、を備えている。
【００２４】
すなわち、本発明に係る記録装置では、記録ヘッドを記録媒体に対して相対的に移動させて記録を行い、ＤＭＡ回路を含む複数の回路からアクセス可能なメモリユニットを有する構成において、所定量の記録データの記録ヘッドへの転送が、所定時間以内で行われるように、所定量の記録データのアクセスに要する時間が所定時間を越えた場合に、他の回路からメモリユニットへのアクセスを制限する。
【００２５】
このようにすると、記録データの読み出し速度が低下してくると、他の回路からメモリユニットへのアクセスが制限されて、記録ヘッドへの記録データの転送のためのメモリアクセスが優先される。
【００２６】
従って、メモリユニットに対する制御構成を複雑にすることなしに、他の回路からメモリユニットへのアクセスによって、記録動作の際に記録ヘッドへの記録データの転送が間に合わなくなって記録画像が劣化することが防止できる。
【００２７】
所定時間は、記録ヘッドが所定量の記録データを記録するのに要する時間であってもよい。
【００２８】
メモリ制御回路は、所定量の前記記録データのアクセスに要する時間が、所定時間を越えた場合、複数の回路のうちＤＭＡ回路の前記メモリユニットへのアクセスを最優先させる。或は、メモリ制御回路は、他の回路からメモリユニットへのアクセスを禁止して、前記ＤＭＡ回路に前記メモリユニットへのアクセスを占有させるように制御してもよい。
【００２９】
第１の時間が記録動作中に変更可能に構成されていてもよい。
【００３０】
メモリ制御回路は、所定量の前記記録データのアクセスに要する時間が、所定時間を越えた場合、ＤＭＡ回路から前記メモリユニットへのアクセスを最優先させても構わない。所定量の記録データのアクセスに要する時間が、所定時間より長い第１の時間を越えた場合、他の回路からメモリユニットへのアクセスを禁止して、ＤＭＡ回路に前記メモリユニットへのアクセスを占有させるような２段階の制御を行っても良い。
【００３１】
複数の回路が、ホスト機器から圧縮形式で受信した画像データを伸張する画像伸張回路と、伸張された画像データを、記録ヘッドに合わせた形式の記録データに変換する画像処理回路とを含んでいてもよい。
【００３２】
記録ヘッドが、インクを吐出して記録を行うインクジェット記録ヘッドであってもよい。その場合、記録ヘッドは、熱エネルギーを利用してインクを吐出する記録ヘッドであって、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えていてもよい。
【００３３】
上記の目的は、本発明の別の態様としての、メモリユニットに対する複数の回路からのアクセスを制御するメモリ制御回路であって、
前記複数の回路が、前記メモリユニットに格納されたデータをＣＰＵの介在なしにアクセスするＤＭＡ回路を含み、
前記ＤＭＡ回路による所定量のデータのアクセスが所定時間以内となるように、前記ＤＭＡ回路による前記所定量のデータのアクセスに要する時間が前記所定時間を超えた場合、他の回路の前記メモリユニットへのアクセスを制限することを特徴とするメモリ制御回路によっても達成される。
【発明の効果】
【００３４】
本発明によれば、記録データの読み出し速度が低下してくると、他の回路からメモリユニットへのアクセスが制限されて、記録ヘッドへの記録データの転送のためのメモリアクセスが優先される。
【００３５】
従って、メモリユニットに対する制御構成を複雑にすることなしに、他の回路からメモリユニットへのアクセスによって、記録動作の際に記録ヘッドへの記録データの転送が間に合わなくなって記録画像が劣化することが防止できる。
【発明を実施するための最良の形態】
【００３６】
以下に、添付図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００３７】
＜第１の実施形態＞
図８は本発明の代表的な実施形態であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【００３８】
図８に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド１７をキャリッジ８０２に搭載している。このキャリッジ８０２にキャリッジモータＭ１によって発生する駆動力を伝達機構８０４より伝え、キャリッジ８０２を矢印Ａ方向に往復移動させる。同時に、例えば、記録紙などの記録媒体Ｐを給紙機構８０５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１７から記録媒体Ｐにインクを吐出することで記録を行なう。
【００３９】
また、記録ヘッド１７の状態を良好に維持するためにキャリッジ８０２を回復装置８１０の位置まで移動させ、間欠的に記録ヘッド１７の吐出回復処理を行う。
【００４０】
記録装置のキャリッジ８０２には記録ヘッド１７を搭載するのみならず、記録ヘッド１７に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ８０６はキャリッジ８０２に対して着脱自在になっている。
【００４１】
図８に示した記録装置はカラー記録が可能であり、そのためにキャリッジ８０２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００４２】
さて、キャリッジ８０２と記録ヘッド１７とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド１７は、記録データ（吐出データ）に応じてエネルギーを印加することにより、複数の吐出口（ノズル）からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド１７は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備ている。その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００４３】
図８に示されているように、キャリッジ８０２はキャリッジモータＭ１の駆動力を伝達する伝達機構８０４の駆動ベルト８０７の一部に連結されており、ガイドシャフト８１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ８０２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト８１３に沿って往復移動する。また、キャリッジ８０２に取り付けられたエンコーダセンサ（不図示）によってキャリッジ８０２の位置情報を検出するためのスケール８０８が、キャリッジの移動方向（矢印Ａ方向）に沿ってシャーシに備えられている。この実施形態では、スケール８０８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ８０９に固着され、他方は板バネ（不図示）で支持されている。
【００４４】
また、記録装置には、記録ヘッド１７の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられている。そして、キャリッジモータＭ１の駆動力によって記録ヘッド１７を搭載したキャリッジ２が往復移動されると同時に、記録ヘッド１７にパルス信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００４５】
さらに、図８において、８１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラ、８１５はバネ（不図示）により記録媒体Ｐを搬送ローラ８１４に当接するピンチローラである。また、８１６はピンチローラ８１５を回転自在に支持するピンチローラホルダ、８１７は搬送ローラ１４の一端に固着された搬送ローラギアである。そして、搬送ローラギア８１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ８１４が駆動される。
【００４６】
またさらに、８２０は記録ヘッド１７によって画像が記録された記録媒体Ｐを記録装置外ヘ排出するための排出ローラであり、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ８２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。８２２は拍車ローラを回転自在に支持する拍車ホルダである。
【００４７】
またさらに、記録装置には、図８に示されているように、記録ヘッド１７を搭載するキャリッジ８０２の記録動作のための往復運動の領域の範囲外（記録領域外）の所望位置に、記録ヘッド１７の吐出不良を回復するための回復装置８１０が配設されている。本例では、回復装置８１０はホームポジションに対応する位置に設けられている。
【００４８】
回復装置８１０は、記録ヘッド１７の吐出口面をキャッピングするキャッピング機構８１１と記録ヘッド１７の吐出口面をクリーニングするワイピング機構８１２を備えている。キャッピング機構８１１による吐出口面のキャッピングに連動して回復装置内の吸引手段（吸引ポンプ等）により吐出口からインクを強制的に排出させる。これによって、記録ヘッド１７のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。
【００４９】
また、非記録動作時等には、記録ヘッド１７の吐出口面をキャッピング機構８１１によるキャッピングすることによって、記録ヘッド１７を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構８１２はキャッピング機構８１１の近傍に配され、記録ヘッド１７の吐出口面に付着したインク液滴を拭き取るようになっている。
【００５０】
これらキャッピング機構８１１及びワイピング機構８１２により、記録ヘッド１７のインク吐出状態を正常に保つことが可能となっている。
【００５１】
図２は、本実施形態のインクジェット記録装置の電気回路の構成と、データの流れ（信号経路）を示すブロック図である。
【００５２】
図２において、１０はＲＯＭなどの不揮発性メモリとＲＡＭなどの揮発性のメモリとで構成されるメモリユニットである。該メモリユニット１０は、ＣＰＵ１５が動作するために必要なプログラムを記憶している部分、通信ユニット１２を通して送られてくる画像データを１時蓄えておく画像バッファ、各処理回路のワーク領域がある。更に記録ヘッドへの画像出力のためのスプールバッファ領域が設けられている。
【００５３】
１１は各回路からのアクセス要求に基づいて、１０のメモリにアクセスしてデータの読み書きを行うメモリ制御回路であり、どのアクセス要求からデータを読み出していくかを判断するアービタ回路を内蔵している。１２はＬＡＮ、ＩＥＥＥ１２８４、ＵＳＢなどに代表される通信制御回路であり、本記録装置とホストであるコンピュータとのデータ特に画像データの通信制御を司る。
【００５４】
１３は画像伸張回路である。ホストコンピュータは通信時間を短くするために送る画像データを圧縮し、通信データ量を軽減して、画像を送ってくる。この圧縮された画像データをこの画像伸張回路で伸張し、記録する画像に復元する。
【００５５】
１４は画像処理回路であり、送られてきた画像データを記録ヘッドによって画像を記録媒体に記録できるようにデータを加工する回路ブロックである。例えば、ＲＧＢの多値で送られてきた画像データを、記録に使用するインクに対応した２値に変換し、色合いを変えたり、定着性をよくするなどの画像処理および、画像データを記録ヘッドの並び順にあうように並び替える画像処理などを行なう。
【００５６】
１５は本記録装置全体の制御を行なうＣＰＵである。このＣＰＵがメモリユニット１０に格納されているプログラムに従って、各回路に内蔵されているレジスタに適時適切な値を設定することにより、本記録装置全体を制御する。
【００５７】
１６は画像データＤＭＡ回路＆ヘッド制御回路である。記録動作の際には、記録ヘッド１７を搭載したキャリッジ８０２（図８参照）の移動に応じて、エンコーダセンサ２２からパルス信号が出力される。画像データＤＭＡ回路は、このパルス信号に同期して、記録ヘッドから吐出すべきインクに対応した記録データ或は吐出データを、メモリユニット１０の所定のアドレスからＣＰＵ１５の介在なしに読み出して、所定のタイミングで記録ヘッド１７に送り出す。このメモリユニット１０からの読み出しは、記録ヘッド１７の動き（位置）に同期しているため、メモリユニットからの読み出しがある時間以上遅延すると、画像が記録媒体上の所望位置に記録できなくなってしまう。
【００５８】
記録ヘッド１７は、図８に関して説明したように、使用するインクの種類（ＣＭＹＫ）に対応して４つのノズル列を備えている。そして、この記録ヘッド１７を搭載したキャリッジをキャリッジモータ２０によって移動させる間に、ノズルから選択的にインクを吐出して画像を記録する。１８は画像が記録される、用紙やフィルム等の記録媒体である。本実施形態では、搬送モータ２１によって、給紙、紙送り、排紙される。
【００５９】
１９はメカトロニクス制御回路であり、上記キャリッジモータ２０、搬送モータ２１、及びそれらによって駆動される機構の動き量や位置に応じてパルス信号を出力するエンコーダセンサ２２及び２３、記録媒体の有無を感知するセンサ２４などを制御する。モータ２０及び２１は、ステッピングモータやＤＣモータなどに代表されるモータであり、歯車、ギア、ベルト等を用いて、駆動力が伝達される。エンコーダセンサ２２については上記で説明した通りである。エンコーダセンサ２３は、記録媒体１８を搬送する搬送ローラの回転にあわせて一緒に回転するスリットの入った円盤を設け、スリットを透過する光に応じて出力されるパルス信号をカウントすることで、記録媒体１８の搬送量を算出する。記録媒体の有無を検地するセンサ２３は、記録媒体の検出位置への侵入により、レバー等が倒されて、センサの受光部が遮られたのを検出することで記録媒体の進入、排出を検知する。
【００６０】
１００は、メモリ制御回路１１とメモリユニット１０とを接続するメモリバスであり、アドレスバス、データバスおよびメモリ制御信号からなる。１０１から１０５はそれぞれ１２から１６までの回路からのメモリアクセス制御信号、メモリアドレスバス、及びメモリデータバスからなる信号である。制御信号は、メモリ制御回路１１に対してメモリデータの読み出しや書き込みを要求していることを示すＲＥＱ信号、メモリ制御回路１１から各々の回路に読み出しや書き込みが終了したことを示すＡＣＫ信号、およびその他の信号を含んでいる。
【００６１】
１０６は、本記録装置とＰＣなどのホストコンピュータとを接続するＵＳＢ、ＬＡＮ等に代表される通信ケーブルである。１０７は画像データＤＭＡ回路＆ヘッド制御回路１６からＣＰＵ１５へ出力される割り込み信号であり、ＤＭＡ回路がメモリ取得の速度がある所定の速度以下になった場合、割り込みをアサートする。具体的には、メモリ取得の速度は、所定量のデータを読み込むのに要するクロック数で換算され、所定の速度は設定されたクロック数で換算される。１０８は、ヘッド制御回路１６から記録ヘッド１７への信号線であり、記録データ或は吐出データ信号、吐出タイミング信号、駆動するノズルの選択信号等からなる。１０９は、ＣＰＵ１５が各回路に内蔵されているレジスタの読み書きを行うためのＣＰＵバスである。ＣＰＵ１５はこのバスを用いて各レジスタの読み書きを行うことで適時適切な処理を行う。
【００６２】
１１０は、エンコーダセンサ２２の出力信号であり、メカトロニクス回路１９と画像データＤＭＡ回路＆ヘッド制御回路１６に接続されている。これにより、記録ヘッド１７を記録領域において安定した速度で移動させると共に、記録ヘッド１７からのインクの吐出タイミングの基準となるタイミングを制御する。
【００６３】
図１は、画像データＤＭＡ回路＆ヘッド制御回路１６内にあるエラーカウンタ回路のブロック図である。３０はスタートパルスが入力されてから、クリアパルスが入力されるまで、クロックが入力されるたびにＱ出力をカウントアップするカウンタであり、クリアパルスが入力されるとＱ出力がクリアされる。
【００６４】
３１、３３、３９はＥＮ入力にパルスが入力されるとＤ入力の値を保持し、Ｑ出力レジスタに出力する複数ビット幅のクロック同期のレジスタである。３１は、所定間隔でメモリからの読みこみが終了するまでにかかったクロック数を保持するレジスタ、３３はレジスタにエラーフラグを立てるクロックカウント値を保持するレジスタ、３９は割り込みをアサートするクロックカウント値を保持するレジスタである。
【００６５】
３２、３６、３８はＡ入力とＢ入力の大小を比較し、Ａ入力が大きい場合にｆｌｇ出力からハイレベル（論理１）を出力するクロック非同期の比較器である。３４はＤ入力をクロック毎にＱ出力から出力する１ｂｉｔＤ−フリップフロップであり、Ｄ入力信号を１クロック遅らせてＱ出力から出力する。
【００６６】
３５は２つのＥＮ入力が共にハイレベルの時、Ｑ出力からハイレベルを出力、保持するクロック同期の１ｂｉｔレジスタであり、クリア入力がハイレベルのとき、Ｑ出力からローレベル（論理０）を出力する。このレジスタはエラーフラグレジスタとして機能し、所定期間毎に実際にメモリからの読みこみが終了するまでにかかったクロック数が、レジスタ３３に設定されているクロック数よりも大きかった場合、エラーとして１が保持される。３７及び４０は、２つのＥＮ入力がともにハイレベルのときＤ入力の値を保持し、Ｑ出力レジスタに出力する１ビット幅のクロック同期のレジスタである。
【００６７】
１２０はメモリ転送の開始を指示する信号であり、記録ヘッド１７の移動に伴って出力されるエンコーダセンサ２２の信号から生成される。１２１は所定期間内に記録すべき記録データをメモリユニット１０から取得したことを示すメモリ転送終了信号である。１２２はカウンタ３０からの出力信号である。１２３はレジスタ３１で保持している所定間隔でメモリからの読みこみが終了するまでにかかったクロック数を示す信号である。
【００６８】
１２４はエラーフラグを立てるクロック数を保持しているレジスタ３３の出力信号であり、比較器３２のＢ入力に接続されている。１２５はＣＰＵ１５から出力されるレジスタ３３を設定するためのデータ信号である。１２６はメモリ転送終了信号１２１を１クロック遅らせた信号であり、３５、３７、４０の各レジスタのラッチタイミングを生成している。１２７は比較器３２で信号１２３と信号１２４とを比較した結果の出力信号であり、信号１２３のほうが大きい場合にハイレベルとなる。
【００６９】
１２８はレジスタ３３にデータ信号１２５を書き込むタイミングを示す信号であり、ＣＰＵ１５がレジスタ３３にデータを書き込む時にアサートする。１２９はレジスタ３５の内容を出力する信号である。これはＣＰＵ１５がエラーフラグレジスタ３５をリードする時に取り込まれる信号である。１３０はレジスタ３５で保持しているエラーフラグをクリアする信号であり、ＣＰＵ１５の制御により出力される。
【００７０】
１３１は比較器３６で信号１２３と信号１３２とを比較した結果の出力信号であり、信号１２３のほうが大きい場合にハイレベルを出力する。１３２はレジスタ３７の出力信号であり、所定期間毎にメモリからの読み出しにかかったクロック数の最大値が出力され、比較器３６のＢ入力とレジスタ出力に接続されている。１３３はレジスタ３７に保持されている値をクリアする信号であり、ＣＰＵの制御により出力される。
【００７１】
１３４はエラー割り込みを立てるクロック数を保持しているレジスタ３９の出力信号であり、比較器３８のＢ入力に接続されている。１３５はエラー割り込みを立てるクロック数を保持しているレジスタ３９に書き込むためのデータ信号である。１３６は比較器３８で信号１２３と信号１３４とを比較した結果の出力信号であり、信号１２３のほうが大きい場合にハイレベルとなる。
【００７２】
１３７はレジスタ３９にデータ信号１３５を書き込むタイミングを示す信号であり、ＣＰＵ１５がレジスタ３９にデータを書き込む時にアサートする。１０７は上記で図２に関して説明したエラー時の割り込み信号であり、レジスタ４０からの出力信号である。１３９はレジスタ４０で保持している割り込みをクリアする信号であり、ＣＰＵ１５の制御により生成される。
【００７３】
本実施形態の画像データＤＭＡ回路＆ヘッド制御回路１６によれば、レジスタ３３に設定された値以上のクロック数に対応した時間内に記録データの読み込みが終了しなかった場合、エラーフラグや割り込み信号が発生する。また、記録データの読み込みに要した最大クロック数が所定間隔で出力されるので、この値をレジスタ３３の設定値に反映することができる。
【００７４】
図３は、１回の走査における記録ヘッド（キャリッジ）の移動速度の変化を示すグラフである。
【００７５】
Ｔ１０で示す期間は、記録ヘッドが所定の速度まで加速している領域であり、加速領域と呼ばれる。Ｔ１１で示す期間は、記録ヘッドが所定の速度を保って移動している領域であり、定速領域と呼ばれる。この定速領域で記録媒体にインクを吐出することにより画像を記録しているので、記録領域とも呼ばれる。Ｔ１２で示す期間は、記録ヘッドが減速している領域であり、減速領域と呼ばれる。
【００７６】
図４Ａは、図３の記録領域（Ｔ１１）のある部分における各部の状態を表したタイミングチャートである。
【００７７】
信号１５０はエンコーダセンサ２２から出力される信号であり、エンコーダフィルムに所定のピッチで設けられた黒色のバーに対応して、即ち３００ｄｐｉだけ記録ヘッドが移動したことを示す信号である。記録領域Ｔ１１内では記録ヘッドは定速移動するので、信号１５０の周期は所定である。信号１２０は、エンコーダセンサの出力信号１５０の周期を４分割して生成した、１２００ｄｐｉの間隔毎に発生するパルス信号（ＥＮＣ１２００ｌｐｉ）である。
【００７８】
１５２は、画像データＤＭＡ回路＆ヘッド制御回路１５がメモリユニット１０から所定量の記録データを読み込むのに要した時間を表している。後述するように、この読み込み時間は、他の回路とのメモリアクセスの競合具合により変化する。１５３は、画像データＤＭＡ回路＆ヘッド制御回路１６から記録ヘッド１７にデータを転送している時間を示している。１５４は、記録ヘッド１７で転送されたデータに基づいて各ノズルを吐出するタイミングを表している。Ｔ２０で示す期間にメモリユニット１０から読み込まれた記録データＡは、Ｔ２１で示す期間に記録ヘッド１７に転送され、Ｔ２２で示す期間にそのデータに基づいたインク吐出が行われ記録媒体に画像が記録される。
【００７９】
信号１２１は、画像データＤＭＡ回路＆ヘッド制御回路１６がメモリユニット１０から所定量の記録データの読み込みを終了したことを表すメモリ転送終了信号である。本例では、図中Ａ〜Ｇで示す記録データの読み込みを終了したタイミングで出力される。信号１５６は信号１３１と信号１２６とのＡＮＤ（論理積）信号であり、読み込みに要した時間内のクロック数がレジスタ３７にセットされている値より大きかった場合に１パルス出力される。信号１５７は、エラーフラグを立てる信号であり、信号１２７と信号１２６とのＡＮＤ（論理積）信号である。この信号が発生することにより、レジスタ３５に１がセットされる。
【００８０】
信号１０７は、図２に関して説明した割り込み信号であり、レジスタ３９に設定されているクロック数よりメモリユニットからの読み込みに要したクロック数が大きい場合に、レジスタ４０から出力される。この割り込み信号が発生したということは、記録データの読み込みが間に合わなくなる可能性が生じたことを意味する。このような場合、本実施形態では、メモリ制御回路＆アービタ１１によって、画像データＤＭＡ＆ヘッド制御回路１３に、メモリユニットへのアクセスを優先的に行わせる（或は占有させる）。このため、図示されたように、割り込み信号がアサートされた後は、記録ヘッドへの転送に間に合うように、記録データの読み込みが優先的に行われる。
【００８１】
図４Ｂは、図４Ａの信号１２０の最初の期間における各部の状態をより詳細に示すタイミングチャートである。１５２で示すタイミングも図４Ａに示したものと同様である。
【００８２】
１５９は、通信制御回路１２がホストからの画像データの転送などでメモリユニット１０にアクセスしているタイミングを示している。１６０は、画像伸張回路１３が画像データの伸張のためメモリユニット１０からのデータの読み込みや、伸張した結果をメモリユニット１０に書き戻すなどの処理でメモリユニット１０へアクセスしているタイミングを示している。１６１は、画像処理回路１４が記録ヘッドの配列に合わせるためのデータの並び替え処理等のためにメモリユニット１０にアクセスしているタイミングを示している。
【００８３】
このように、１５２で示す記録データの読み込みの間にも、様々なメモリアクセスが生じるため、所定量の記録データの読み込みに要する時間は、他の回路とのメモリアクセスの競合具合により変化する。
【００８４】
次に、図５Ａから図５Ｅのフローチャートを参照して、本実施形態の記録装置による記録動作の際の処理を説明する。
【００８５】
始めに、１枚の記録媒体に対する記録動作全体の処理について図５Ａを参照して説明する。まず、信号１２８でレジスタ３３にエラーフラグを立てるクロック数を設定し、信号１３７でレジスタ３９に割り込みを発生させるクロック数を設定する。同時に、信号１３０によってレジスタ３５のエラーフラグをクリアし、信号１３９によってレジスタ４０の割り込みをクリアする。また、その他画像を記録するための処理で用いられる各種レジスタ、例えば画像が格納されるメモリ領域やスキャン幅、記録ヘッドを動かすレジスタなどを設定する（ステップＳ１０）。
【００８６】
その後、記録媒体１８を記録ヘッド１７によって記録可能な位置まで、搬送モータ２１を駆動して給紙する（ステップＳ１１）。次に、Ａの処理（ステップＳ１２）、Ｂの処理（ステップＳ１３）、Ｃの処理（ステップＳ１４）、及びＤの処理（ステップＳ１５）の４つの処理が、ハードウェアで並行して実行される。ＡからＤの処理の詳細については、図５Ｂから５Ｅのフローチャートを参照してそれぞれ説明する。そして、Ｓ１２からＳ１５の処理が全て終了したか否かを判断し、終了していない場合には対応する処理を実行する（ステップＳ１６）。終了したと判断された場合には、記録媒体１８を搬送モータ２１を駆動して排紙し（ステップＳ１７）、記録動作を終了する。
【００８７】
ステップＳ１２のＡの処理について、図５Ｂのフローチャートを参照して説明する。ここでは通信制御回路１２によってホストから画像データを受信する処理を行う。通信制御回路１２は、ホストから画像データ転送要求が送信されるまで待つ（ステップＳ２０）。画像データ転送要求を受信した場合には、通信制御回路１２内にその画像データを読み込み（ステップＳ２１）、通信プロトコルに従って処理を行って画像データのみをメモリユニット１０に転送（出力）する（ステップＳ２２）。
【００８８】
ステップＳ１３のＢの処理について、図５Ｃのフローチャートを参照して説明する。ここでは画像伸張回路１３によって圧縮された画像データを伸張する処理を行う。伸張すべき画像データがメモリユニット１０内に転送されるまで待つ（ステップＳ３１）。伸張すべき画像データがある場合には、メモリユニット１０から伸張すべきデータを画像伸張回路１３に取り込み（ステップＳ３２）、実際の画像伸張を行う（ステップＳ３３）。ここでは通常、パックビッツ方式やＪＰＥＧ方式などのあらかじめ決められた方式に従って画像伸張を行う。伸張した結果をメモリユニット１０に出力して（ステップＳ３４）、画像伸張処理を終了する。
【００８９】
ステップＳ１４のＣの処理について、図Ｄのフローチャートを参照して説明する。ここでは画像データを記録ヘッドに転送する記録データ或は吐出データに変換する画像処理を行う。画像処理すべき画像データがメモリユニット１０内に出力されるまで待つ（ステップＳ４１）。画像処理すべき画像データがあれば、画像処理すべきデータをメモリユニット１０から像処理回路１４に取り込み（ステップＳ４２）、実際の画像処理を行う（ステップＳ４３）。ここでは、記録ヘッドの配列に合わせた反感処理に加え、ドットの間引きやエッジ強調処理などが行われる。画像処理した結果をメモリユニット１０に出力して（ステップＳ４４）、画像処理を終了する。
【００９０】
ステップＳ１５のＤの処理について、図５Ｅのフローチャートを参照して説明する。ここでは画像データＤＭＡ回路＆ヘッド制御回路１６によって、１回の走査（スキャン）に対応した記録データを記録ヘッドに転送して、実際の記録を実行する。１開の走査分の記録データがメモリユニット１０内に出力されるまで待つ（ステップＳ５１）。１回の走査分の記録データがあれば、キャリッジモータ２０に対して記録ヘッド１７を所定量移動させる指示を出力する（ステップＳ５２）。エンコーダセンサ２２の出力信号１５０から生成される、ＥＮＣ１２００ｌｐｉのパルス信号１２０のタイミングに合わせて、メモリユニット１０から所定量の記録データを画像データＤＭＡ回路＆ヘッド制御回路１６に取り込む（ステップＳ５３）。所定量の画像データを取り込んだら、メモリ転送終了信号１２１を１パルスアサートする。ＥＮＣ１２００ｌｐｉのパルス信号１２０のタイミングに合わせて、所定量の記録データを記録ヘッド１７に転送する（ステップＳ５４）。１スキャン全ての処理が終了したかどうか判断し（ステップＳ５５）、終了するまでステップＳ５２以降の処理を繰り返す。１スキャン分の全ての処理が終了した場合には、記録媒体１８をあらかじめ決められた搬送量だけ搬送モータ２１を駆動して紙送りし（ステップＳ５６）、処理を終了する。
【００９１】
なお、Ａ〜Ｄの各処理は、１枚の記録媒体に対応するデータ量よりも小さい単位を基準として行われるので、ステップＳ１２〜１５の処理は繰り返し行われることとなる。そして、Ａ〜Ｄの各処理で単位とするデータ量は、それぞれの処理に適したデータ量とすればよい。ただし、画像データＤＭＡ回路＆ヘッド制御回路１６からＣＰＵ１５に対して割り込み信号１０７が発生すると、Ｄの処理が優先的に行われる。
【００９２】
以上説明したように本実施形態によれば、レジスタに設定された値以上のクロック数に対応した時間内に記録データの読み込みが終了しなかった場合、エラーフラグや割り込み信号が発生する。従って、記録データの読み込みが間に合わなくなる可能性が生じた場合に、画像データＤＭＡ＆ヘッド制御回路に、メモリユニットへのアクセスを優先的に行わせる（或は占有させる）ことができる。
【００９３】
また、記録データの読み込みに要した最大クロック数がレジスタの設定値に反映されるので、記録ヘッドの移動速度（＝記録速度）に応じて、メモリユニットに対するアクセス制御を最適化することが出来る。
【００９４】
＜第２の実施形態＞
以下、本発明に係る記録装置の第２の実施形態について説明する。第２の実施形態も第１の実施形態と同様なインクジェット記録装置である。以下では上記第１の実施形態と同様な部分については説明を省略し、第２の実施形態の特徴的な部分を中心に説明する。
【００９５】
上記第１の実施形態は、所定クロック数に対応した時間内に所定量の記録データの読み込みが終了しなかった場合、エラーフラグや割り込み信号を発生させてメモリユニットへのアクセスを優先的に行わせるように制御するものである。これに対して第２の実施形態では、メモリユニットへのアクセス権を２段階で切り替えるものである。
【００９６】
より詳細には、第１のクロック数に対応した時間内に所定量の記録データの読み込みが終了しなかった場合、メモリユニットへのアクセスを優先的に行わせるように制御する。更に第２のクロック数に対応した時間内に所定量の記録データの読み込みが終了しなかった場合、メモリユニットへのアクセスを独占的に行わせるように制御する。
【００９７】
図６は、第２の実施形態の概略構成を示す、主要部分のブロック図である。８８は、図２の画像データＤＭＡ回路＆ヘッド制御回路１６のメモリ転送要求制御回路のみを抽出した回路である。８９は、図２の画像伸張回路１３のメモリ転送要求制御回路のみを抽出した回路である。９０は、図２の画像処理回路１４のメモリ転送要求制御回路のみを抽出した回路である。これら３つの回路から、メモリ制御回路＆アービタ１１に対してメモリデータアクセス要求が出される。
【００９８】
９１は、スタート信号がアサートされてからクリア信号がアサートされるまでクロック数をカウントし、そのカウント値をＱ出力から出力するカウンタである。９２及び９３は、Ａ入力及びＢ入力から入力される信号の値を比較し、Ｂ入力信号が大きい場合にハイレベルを出力するクロック非同期の比較器である。９４及び９５は、ＥＮ信号に応じてＤ入力によって設定されたデータをＱ出力から出力するクロック同期のレジスタである。レジスタ９４には、画像データＤＭＡ回路８８にエンコーダ信号ＥＮＣが入力されてメモリアクセス要求を出力してから、他の回路のメモリアクセス要求を遮断するまでのクロック数を設定する。レジスタ９５には、画像データＤＭＡ回路８８にエンコーダ信号ＥＮＣが入力されてメモリアクセス要求を出力してから、該回路が最優先でメモリにアクセスできるようにするまでのクロック数を設定する。
【００９９】
９６及び９７は、論理ＡＮＤゲートである。９８は、メモリ制御回路＆アービタ１１のアービタブロックを抽出して示しており、アービトレーション方法を２段階に切り替えるためのＭＯＤＥ１端子を備えてる。アービタブロック９８の詳細については、図７を参照して後述する。
【０１００】
信号１４９は、エンコーダセンサ２２から出力される信号に基づいたパルス状のエンコーダ信号（ＥＮＣ）であり、第１の実施形態で１２０で示すＥＮＣ１２００に対応する信号である。８８、８９及び９０の各回路は、メモリアクセス要求信号（ＲＥＱ）と、メモリアクセス終了信号（ＥＮＤ）とをそれぞれ出力する。画像データＤＭＡ回路８８については、メモリアクセス要求信号が１５０、メモリアクセス終了信号が１５１で示されている。画像伸張回路８９については、メモリアクセス要求信号が１５４、メモリアクセス終了信号が１５５で示されている。画像処理回路９０については、メモリアクセス要求信号が１５６、メモリアクセス終了信号が１５７で示されている。
【０１０１】
これらメモリアクセス要求信号及びメモリアクセス終了信号はいずれもアービタブロック９８に入力され、メモリアクセスが許可された回路にアクセス許可信号（ＧＮＴ）が出力される。画像データＤＭＡ回路８８に対するアクセス許可信号ＧＮＴ１が１６７、画像伸張回路８９に対するアクセス許可信号ＧＮＴ２が１６６、画像処理回路９０に対するアクセス許可信号ＧＮＴ３が１６５でそれぞれ示されている。８８から９０の各回路は、メモリアクセス許可信号ＧＮＴが得られるまでメモリアクセス要求信号ＲＥＱを出力し続け、所定量のメモリアクセスが終了したらメモリアクセス終了信号ＥＮＤを出力してメモリバスを開放する。
【０１０２】
また、画像データＤＭＡ回路８８は、エンコーダ信号（ＥＮＣ）１４９の入力に対応して記録ヘッド１７に転送する記録データの取得開始時にパルス状のスタート信号１５２をアサートする。そして、所定量の記録データの取得及び転送処理の終了時にパルス状のストップ信号１５３をアサートする。
【０１０３】
画像データＤＭＡ回路８８から出力される信号のタイミングについて説明する。エンコーダ信号１４９が入力されると、スタート信号１５２を１パルスアサートする。その後メモリアクセス要求信号１５０をアサートする。記録データを取得したら、メモリアクセス終了信号１５１をアサートし、メモリバスを開放する。その後ヘッド制御回路１６内部でデータ間引き（マスク）などの処理を行い、記録ヘッド１７に転送する。その後、再びメモリアクセス要求信号１５０をアサートし、記録データを取得後メモリアクセス終了信号１５１をアサートするというシーケンスを繰り返す。そして、所定量すなわち複数ノズルの記録データの記録ヘッドへの転送処理の終了後に、ストップ信号１５３をアサートして、次のエンコーダ信号１４９の入力を待つ。
【０１０４】
カウンタ９１のＱ出力から出力されたクロックのカウント値は、信号１５８で比較器９２のＡ入力及び比較器９３のＢ入力に入力される。レジスタ９４及び９５のＤ入力には、いずれもデータ信号１６８が接続されている。設定信号１６３がアサートされている場合には、データ信号１６８の値がレジスタ９４に設定され、設定信号１６４がアサートされている場合、データ信号１６８の値がレジスタ９５に設定される。
【０１０５】
比較器９２では、カウンタ９１から信号１５８で出力された値と、レジスタ９４から信号１５９で出力された値とを比較し、信号１５９で出力された値が大きい場合に信号１６１がハイレベルとなる。一方、比較器９３では、カウンタ９１から信号１５８で出力された値と、レジスタ９５から信号１６０で出力された値とを比較し、信号１５８で出力された値が大きい場合に信号１６２がハイレベルとなる。
【０１０６】
図６の回路の動作について説明する。画像データＤＭＡ回路８８は、エンコーダ信号１４９が入力されるとスタート信号１５２をアサートし、これに応じてカウンタ９１はクロック数のカウントを開始する。８８から９０の各回路は、必要に応じてアービタブロック９８に対しメモリアクセス要求信号を出力する。カウンタ９１のカウント値がレジスタ９５に設定されたカウント値より大きくなると、比較器９３からの信号１６２がアサートされて、アービタブロック９８はＭＯＤＥ１で動作する。本実施形態では、アービタブロック９８は、ＭＯＤＥ１での動作では、画像データＤＭＡ回路８８からのメモリアクセス要求信号１５０を最優先させる。
【０１０７】
その後カウンタ９１のカウント値が更に大きくなり、レジスタ９４に設定されたより大きくなると、比較器９２からの信号１６１がローレベル（論理０）となる。このため、９６及び９７のＡＮＤゲートからの出力がハイレベルとならず、画像伸張回路８９及び画像処理回路９０からのメモリアクセス要求信号が、アービタブロック９８に届かなくする。このため、アービタブロック９８には、画像データＤＭＡ回路８８からのメモリアクセス要求信号１５０だけが入力される。
【０１０８】
画像データＤＭＡ回路８８が、所定量の記録データの取得及び転送処理の終了によりストップ信号１５３をアサートすると、カウンタ９１がクリアされる。これに応じて、信号１６１がハイレベル（論理１）となり、信号１６２がクリアされて、アービタブロック９８は通常の動作を行う。
【０１０９】
図７は、アービタブロック９８の構成をより詳細に示すブロック図である。入出力信号と図６の信号との対応を説明すると、１７３、１７４、１７５の信号は、図６の１５１、１５５、１５７の信号にそれぞれ対応している。１７７、１７８、１７９の信号は、図６の１５０、１５４、１５６の信号にそれぞれ対応している。１８１、１８２、１８３の信号は、図６の１６７、１６６、１６５の信号にそれぞれ対応している。
【０１１０】
５０から５８は論理積（ＡＮＤ）ゲート、５９から６２は論理和（ＯＲ）ゲートである。６３から６５はクロック同期化を行うためのＤフリップフロップ、６６から６８はそれぞれ入力論理が異なる論理積（ＡＮＤ）ゲートである。また、７０から７２は、それぞれＳ端子に信号が入力されてからＲ端子に信号が入力されるまでＱ出力をアサートする、クロック同期のセットリセットレジスタであり、その時点での優先順位のならびでメモリアクセス許可信号を保持している。７３から８１は論理積（ＡＮＤ）ゲート、８２から８４は論理和（ＯＲ）ゲートである。８５及び８６は、それぞれＥＮ端子がアサートされた時にＤ端子の内容を保持し、その内容をＱ出力するクロック同期のレジスタであり、ＣＬＲ端子が入力されると保持している内容が０にクリアされる。８７はＥＮ端子がアサートされた時にＤ端子の内容を保持し、その内容をＱ出力するクロック同期のレジスタであり、ＳＥＴ端子が入力されると保持している内容が１になる。これら８５から８７の各レジスタで最後にメモリアクセス許可信号を出した回路を保持している。１７０から１７２の陣号のうち、前回メモリを使用した回路に対応する信号が１となる。また、１７６はこのアービタ回路の調停方法を切り替えるＭＯＤＥ１信号である。
【０１１１】
ＭＯＤＥ１信号１７６が０の場合、５０〜５８、６０〜６５のそれぞれのゲートによって、前回アクセス許可信号が出力されたメモリ要求に基づいて、３つの回路の優先順位を入れ替える。６３，６４，６５のＤ−ＦＦでクロック同期化し、６６，６７，６８のゲートを用いて７０，７１，７２の順番でメモリ獲得の優先順位を与える。そして、７３〜８４のゲートで、５０〜５８、６０〜６５のゲートを用いて並び替えた要求回路毎の並びに戻す。その結果、メモリアクセス許可信号１８１から１８３が生成される。このようにして、ＭＯＤＥ１信号１７６が０の場合には、ラウンドロビン方式のアービタとして動作する。
【０１１２】
一方、ＭＯＤＥ１信号１７６が１の場合には、前回のメモリアクセス許可信号を保持しておくレジスタ８５から８７のうち、信号１７６によってレジスタ８５および８６が０に、レジスタ８７が１に固定されてしまう。このため、メモリアクセス要求信号１７７が常に優先されるアービタとして動作する。
【０１１３】
以上説明したように、本実施形態によれば、第１のクロック数に対応した時間内に所定量の記録データの読み込みが終了しなかった場合、画像データＤＭＡ回路にメモリユニットへのアクセスを優先的に行わせるように制御する。更に第２のクロック数に対応した時間内に所定量の記録データの読み込みが終了しなかった場合、画像データＤＭＡ回路にメモリユニットへのアクセスを独占的に行わせるように制御する。これにより、記録データの読み込み及び記録ヘッドへの転送処理が、実際の記録動作に間に合わなくなることを確実に防止できる。
【０１１４】
＜他の実施形態＞
以上説明した実施形態は、シリアル型のインクジェット記録装置に本発明を適用したものであるが、本発明は他の記録にも適用できる。例えば、シリアル型の記録装置であれば、他の記録方式を採用した記録装置であっても良い。
【０１１５】
また、複数の回路やユニットからアクセス可能なメモリユニットを管理するメモリ制御回路を有し、所定の条件を満たす場合に特定の回路やユニットからのアクセス要求を優先させるような装置や機器にも本発明は適用できる。
【０１１６】
本発明は、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。
【０１１７】
更に、上記実施形態で説明した回路ブロックの構成はあくまで１例であり、本発明の目的とする機能を満足すれば上記以外の構成としても良い。更に、上記の実施形態のブロックに対応したモジュールを有するプログラムを実行するコンピュータ装置によっても本発明を実現することが出来るのは明らかであろう。
【図面の簡単な説明】
【０１１８】
【図１】画像データＤＭＡ回路＆ヘッド制御回路内にあるエラーカウンタ回路のブロック図である。
【図２】第１の実施形態のインクジェット記録装置の電気回路の構成と、データの流れ（信号経路）を示すブロック図である。
【図３】１回の走査における記録ヘッドの移動速度の変化を示すグラフである。
【図４Ａ】図３の記録領域のある部分における各部の状態を表したタイミングチャートである。
【図４Ｂ】図４Ａの信号１２０の最初の期間における各部の状態をより詳細に示すタイミングチャートである。
【図５Ａ】第１の実施形態の１枚の記録媒体に対する記録動作全体の処理を示すフローチャートである。
【図５Ｂ】図５Ａの処理Ａのフローチャートである。
【図５Ｃ】図５Ａの処理Ｂのフローチャートである。
【図５Ｄ】図５Ａの処理Ｃのフローチャートである。
【図５Ｅ】図５Ａの処理Ｄのフローチャートである。
【図６】第２の実施形態の概略構成を示す、主要部分のブロック図である。
【図７】図６のアービタブロック９８の構成をより詳細に示すブロック図である。
【図８】本発明の代表的な実施形態であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図１】
2007114956.tif 000003
【図２】
2007114956.tif 000004
【図３】
2007114956.tif 000005
【図４Ａ】
2007114956.tif 000006
【図４Ｂ】
2007114956.tif 000007
【図５Ａ】
2007114956.tif 000008
【図５Ｂ】
2007114956.tif 000009
【図５Ｃ】
2007114956.tif 000010
【図５Ｄ】
2007114956.tif 000011
【図５Ｅ】
2007114956.tif 000012
【図６】
2007114956.tif 000013
【図７】
2007114956.tif 000014
【図８】
2007114956.tif 000015