(57)【要約】【課題】長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法の提案を目的とする。【解決手段】反射型ＴＦＴ基板１ａは、ガラス基板１０と、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３上のゲート絶縁膜３０上に形成されたｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４４によって隔てられて形成された反射金属層６０ａと、チャンネル部４４を保護するチャンネルガード５００とを備えた構成としてある。【選択図】  図１２
2007258675.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板の上方に形成されたゲート電極及びゲート配線と、
このゲート電極及びゲート配線の上方に形成されたゲート絶縁膜と、
前記ゲート電極の上方であって、かつ、前記ゲート絶縁膜の上方に形成された酸化物層と、
前記ゲート電極及びゲート配線の側方、並びに、前記酸化物層の上方及び側方に形成され、さらに、前記酸化物層のチャンネル部によって隔てらた位置に、それぞれソース電極用開口部及びドレイン電極用開口部が形成された層間絶縁膜と、
前記ソース電極用開口部に形成されたソース電極と、
前記ドレイン電極用開口部に形成されたドレイン電極と
を備えたことを特徴とするＴＦＴ基板。
【請求項２】
前記ソース電極及びドレイン電極が同一の導電体層からなり、該導電体層が金属からなることを特徴とする請求項１記載のＴＦＴ基板。
【請求項３】
前記ソース電極及びドレイン電極が同一の導電体層からなり、該導電体層が少なくとも画素電極を兼ねることを特徴とする請求項１又は２記載のＴＦＴ基板。
【請求項４】
前記酸化物層が、ｎ型酸化物半導体層であることを特徴とする請求項１〜３のいずれか一項に記載のＴＦＴ基板。
【請求項５】
前記酸化物層が、前記チャンネル部，ソース電極及びドレイン電極に対応する所定の位置に形成されたことを特徴とする請求項１〜４のいずれか一項に記載のＴＦＴ基板。
【請求項６】
前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極，ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有することを特徴とする請求項１〜５のいずれか一項に記載のＴＦＴ基板。
【請求項７】
基板と、
この基板の上方に形成され、上面がゲート絶縁膜に覆われ、かつ、側面が層間絶縁膜に覆われることにより絶縁されたゲート電極及びゲート配線と、
前記ゲート電極の上方の前記ゲート絶縁膜の上方に形成された酸化物層と、
前記酸化物層の上方に、チャンネル部によって隔てられて形成された反射金属層と、
前記チャンネル部の上方に形成され、前記チャンネル部を保護するチャンネルガードと
を備えたことを特徴とする反射型ＴＦＴ基板。
【請求項８】
前記チャンネルガードが前記層間絶縁膜からなり、前記層間絶縁膜の一対の開口部に、ドレイン電極及びソース電極がそれぞれ形成されたことを特徴とする請求項７記載の反射型ＴＦＴ基板。
【請求項９】
前記反射金属層が、少なくとも画素電極を兼ねることを特徴とする請求項７又は８記載の反射型ＴＦＴ基板。
【請求項１０】
前記酸化物層が、ｎ型酸化物半導体層であることを特徴とする請求項７〜９のいずれか一項に記載の反射型ＴＦＴ基板。
【請求項１１】
前記酸化物層が、前記チャンネル部，ソース電極及びドレイン電極に対応する所定の位置に形成されたことを特徴とする請求項７〜１０のいずれか一項に記載の反射型ＴＦＴ基板。
【請求項１２】
前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極，ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有することを特徴とする請求項７〜１１のいずれか一項に記載の反射型ＴＦＴ基板。
【請求項１３】
前記反射型ＴＦＴ基板が反射金属層及び／又は金属薄膜を備え、前記反射金属層及び／又は金属薄膜を保護する金属層保護用酸化物透明導電体層を有することを特徴とする請求項７〜１２のいずれか一項に記載の反射型ＴＦＴ基板。
【請求項１４】
前記酸化物層のエネルギーギャップが、３．０ｅＶ以上であることを特徴とする請求項７〜１３のいずれか一項に記載の反射型ＴＦＴ基板。
【請求項１５】
前記反射金属層が、アルミニウム，銀若しくは金からなる薄膜、又は、アルミニウム，銀若しくは金を含む合金層からなることを特徴とする請求項７〜１４のいずれか一項に記載の反射型ＴＦＴ基板。
【請求項１６】
基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
導電体層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記導電体層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と
を有することを特徴とするＴＦＴ基板の製造方法。
【請求項１７】
基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
導電体層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記導電体層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
保護用絶縁膜及び第四のレジストを積層する工程と、
前記第四のレジストを所定の形状に形成する工程と、
前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
を有することを特徴とするＴＦＴ基板の製造方法。
【請求項１８】
基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
反射金属層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と
を有することを特徴とする反射型ＴＦＴ基板の製造方法。
【請求項１９】
基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
反射金属層，保護用絶縁膜及び第三のレジストを積層する工程と、
第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
前記反射金属層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
前記第三のレジストを所定の形状に再形成する工程と、
前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
を有することを特徴とする反射型ＴＦＴ基板の製造方法。
【請求項２０】
基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
反射金属層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
保護用絶縁膜及び第四のレジストを積層する工程と、
前記第四のレジストを所定の形状に形成する工程と、
前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
を有することを特徴とする反射型ＴＦＴ基板の製造方法。
【請求項２１】
前記酸化物層と反射金属層の間に、酸化物導電体層を積層することを特徴とする請求項１８〜２０のいずれか一項に記載の反射型ＴＦＴ基板の製造方法。
【請求項２２】
前記反射金属層の上方に、金属層保護用酸化物透明導電体層を積層することを特徴とする請求項１８〜２１のいずれか一項に記載の反射型ＴＦＴ基板の製造方法。
【請求項２３】
前記ゲート電極・配線用薄膜が金属層を有し、該金属層の上方に、金属層保護用酸化物透明導電体層を積層することを特徴とする請求項１８〜２２のいずれか一項に記載の反射型ＴＦＴ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法に関し、特に、ゲート絶縁膜及び層間絶縁膜により絶縁されたゲート電極及びゲート配線と、ゲート電極上に形成されＴＦＴ（薄膜トランジスタ）の活性層としてのｎ型酸化物半導体層と、チャンネル部上に形成された層間絶縁膜からなるチャンネルガードと、層間絶縁膜の一対の開口部に形成されたドレイン電極及びソース電極とを備えることにより、長期間にわたり安定に作動させるとともに、製造工程を削減して製造原価のコストダウンを図ることができ、さらに、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができるＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法に関する。
【背景技術】
【０００２】
ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やＰＤＡ（個人向け携帯情報端末）、パソコンやラップトップパソコン、テレビ等の表示装置として、ほぼ主流を占めるに至っている。これらの表示装置には、一般に、ＴＦＴ基板（反射型ＴＦＴ基板などをも含む。）が用いられている。
【０００３】
例えば、液晶表示装置は、ＴＦＴ基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、ＴＦＴ基板とは、半導体薄膜（半導体膜とも呼ばれる）などからなるＴＦＴ（薄膜トランジスタ）が配置されている基板をいう。一般に、ＴＦＴ基板は、アレイ状にＴＦＴが配置されているので、「ＴＦＴアレイ基板」とも呼ばれる。
【０００４】
なお、液晶表示装置などに用いられるＴＦＴ基板は、ＴＦＴと液晶表示装置の画面の１画素との組（これを１ユニットと呼ぶ）が、ガラス基板上に縦横に配設されている。ＴＦＴ基板は、ガラス基板上に、ゲート配線が例えば縦方向に等間隔で配置されており、ソース配線又はドレイン配線が横方向に等間隔で配置されている。また、ゲート電極，ソース電極及びドレイン電極が、各画素を構成する上記ユニット中にそれぞれ設けられている。
【０００５】
＜ＴＦＴ基板の従来の製造方法＞
さて、このＴＦＴ基板の製造法としては、通常、５枚のマスクを使用する５マスクプロセスや、ハーフトーン露光技術を利用してマスクを４枚に減らした４枚マスクプロセス等が知られている。
ところで、このようなＴＦＴ基板の製造法は、５枚ないし４枚のマスクを使用することから、その製造プロセスは工程数が多くなりがちである。たとえば、４枚マスクプロセスの場合でも３５ステップ（工程）、５枚マスクプロセスの場合では、４０ステップ（工程）を超える工程が必要であることが知られている。このように工程数が多くなると、製造歩留りが低下する恐れがある。また、工程数が多いと、工程が複雑となりがちであり、製造コストが増大する恐れもある。
【０００６】
（５枚のマスクを用いた製造方法）
図２９は、従来例にかかるＴＦＴ基板の製造方法を説明するための概略図であり、（ａ）はゲート電極が形成された断面図を、（ｂ）はエッチストッパーが形成された断面図を、（ｃ）はソース電極及びドレイン電極が形成された断面図を、（ｄ）は層間絶縁膜が形成された断面図を、（ｅ）は透明電極が形成された断面図を示している。
同図（ａ）において、ガラス基板２１０上に、第一のマスク（図示せず）を用いて、ゲート電極２１２が形成されている。すなわち、まず、ガラス基板２１０上に、スパッタリングによって金属（たとえば、Ａｌ（アルミニウム）などの）を堆積させ、その後、第一のマスクを用いてホトリソグラフィー法によりレジストを形成し、所望形状にエッチングすることによってゲート電極２１２を形成し、レジストをアッシングする。
【０００７】
次に、同図（ｂ）に示すように、ガラス基板２１０及びゲート電極２１２上に、ＳｉＮ膜（窒化シリコン膜）となるゲート絶縁膜２１３，及び，α−Ｓｉ：Ｈ（ｉ）膜２１４を順に積層する。続いて、チャンネル保護層であるＳｉＮ膜（窒化シリコン膜）を堆積させ、さらに、第二のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、ＣＨＦガスを用いてＳｉＮ膜を所望の形状にドライエッチングし、エッチストッパー２１５を形成し、レジストをアッシングする。
【０００８】
次に、同図（ｃ）に示すように、α−Ｓｉ：Ｈ（ｉ）膜２１４及びエッチストッパー２１５上に、α−Ｓｉ：Ｈ（ｎ）膜２１６を堆積させ、さらに、その上にＣｒ／Ａｌ二層膜を真空蒸着、あるいは、スパッタリング法を用いて堆積させる。続いて、第三のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、Ｃｒ（クロム）／Ａｌ二層膜をエッチングし、所望の形状のソース電極２１７ａ及びドレイン電極２１７ｂを形成する。このエッチングは、Ａｌに対しては、Ｈ３ＰＯ４−ＣＨ３ＣＯＯＨ−ＨＮＯ３を用いたホトエッチングによって行われ、また、Ｃｒに対しては、硝酸第二セリウムアンモニウム水溶液を用いたホトエッチングによって行われる。さらに、α−Ｓｉ：Ｈ膜（２１６及び２１４）に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２Ｏ）を用いたウェットエッチングを併用してエッチングし、所望の形状のα−Ｓｉ：Ｈ（ｎ）膜２１６及びα−Ｓｉ：Ｈ（ｉ）膜２１４を形成し、レジストをアッシングする。
【０００９】
次に、同図（ｄ）に示すように、透明電極２１９を形成する前に、ゲート絶縁膜２１３，エッチストッパー２１５，ソース電極２１７ａ及びドレイン電極２１７ｂ上に、層間絶縁膜２１８を堆積させる。続いて、第四のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、層間絶縁膜２１８をエッチングし、ソース電極２１７ａと次に述べる透明電極２１９とを電気的に接続するための開口部２１８ａを形成し、レジストをアッシングする。
【００１０】
次に、同図（ｅ）に示すように、ソース電極２１７ａ及びドレイン電極２１７ｂのパターンが形成された領域の層間絶縁膜２１８上に、酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッタリング法で堆積させる。続いて、第五のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、非晶質透明導電膜を蓚酸４重量％の水溶液をエッチャントとして用いてホトエッチングを行い、ソース電極２１７ａと電気的に接続するような形状にパターニングし、レジストをアッシングする。これによって、透明電極２１９が形成される。
このように、本従来例によるＴＦＴ基板の製造方法によれば、５枚のマスクが必要である。
【００１１】
（３枚のマスクを用いた製造方法）
上記従来の技術を改良する技術として、マスクの数を（例えば、５枚から３枚に）減らし、より製造工程を削減した方法でＴＦＴ基板を製造する技術が種々提案されている。たとえば、下記特許文献１〜７には、３枚のマスクを用いたＴＦＴ基板の製造方法が記載されている。
【特許文献１】特開２００４−３１７６８５号公報
【特許文献２】特開２００４−３１９６５５号公報
【特許文献３】特開２００５−０１７６６９号公報
【特許文献４】特開２００５−０１９６６４号公報
【特許文献５】特開２００５−０４９６６７号公報
【特許文献６】特開２００５−１０６８８１号公報
【特許文献７】特開２００５−１０８９１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１〜７に記載された３枚のマスクを用いたＴＦＴ基板の製造方法は、ゲート絶縁膜の陽極酸化工程が付加されているなど、非常に煩雑な製造プロセスであり、実用に供することが困難な技術であるといった問題があった。
また、実際のＴＦＴ基板（反射型ＴＦＴ基板などを含む）の製造ラインにおいては、品質（たとえば、長期間にわたる動作安定性やゲート配線どうしが干渉する（クロストーク）といった不具合を回避すること）が重要であり、品質を向上させるとともに、生産性をも向上させることの可能な実用的な技術が要望されていた。
さらに、反射型のＴＦＴ基板に対しても、品質や生産性を向上させることが要望されていた。
【００１３】
本発明は、係る課題に鑑みなされたものであり、チャンネルガードにより長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法の提案を目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明のＴＦＴ基板は、基板と、この基板の上方に形成されたゲート電極及びゲート配線と、このゲート電極及びゲート配線の上方に形成されたゲート絶縁膜と、前記ゲート電極の上方であって、かつ、前記ゲート絶縁膜の上方に形成された酸化物層と、前記ゲート電極及びゲート配線の側方、並びに、前記酸化物層の上方及び側方に形成され、さらに、前記酸化物層のチャンネル部によって隔てらた位置に、それぞれソース電極用開口部及びドレイン電極用開口部が形成された層間絶縁膜と、前記ソース電極用開口部に形成されたソース電極と、前記ドレイン電極用開口部に形成されたドレイン電極とを備えた構成としてある。
このようにすると、チャンネル部となる酸化物層が、層間絶縁膜により保護されるので、長期間にわたり安定に作動することができる。また、チャンネル部，ドレイン電極及びソース電極が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。なお、上記酸化物層の上方の層間絶縁膜は、チャンネル部を保護することから、チャンネルガードとも呼称される。
【００１５】
また、本発明のＴＦＴ基板は、前記ソース電極及びドレイン電極が同一の導電体層からなり、該導電体層が金属からなる構成としてある。
このようにすると、長期間にわたり安定に作動することができ、また、歩留まりが改善されるとともに、製造原価のコストダウンを図るの可能な反射型ＴＦＴ基板を提供すことができる。
【００１６】
また、本発明のＴＦＴ基板は、前記ソース電極及びドレイン電極が同一の導電体層からなり、該導電体層が少なくとも画素電極を兼ねる構成としてある。
このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、通常、導電体層が、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を兼ねる構造とされ、このようにすると、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を効率よく製造することができる。
なお、「導電体層が、少なくとも画素電極を兼ねる」とは、形成された導電体層が、少なくとも画素電極としての機能を有することをいう。
【００１７】
また、本発明のＴＦＴ基板は、前記酸化物層が、ｎ型酸化物半導体層である。
このように、ＴＦＴの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
【００１８】
また、本発明のＴＦＴ基板は、前記酸化物層が、前記チャンネル部，ソース電極及びドレイン電極に対応する所定の位置に形成された構成としてある。
このようにすると、通常、酸化物層が、所定の位置にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。
【００１９】
また、本発明のＴＦＴ基板は、前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極，ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有する構成としてある。
このようにすると、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。
【００２０】
上記目的を達成するために、本発明の反射型ＴＦＴ基板は、基板と、この基板の上方に形成され、上面がゲート絶縁膜に覆われ、かつ、側面が層間絶縁膜に覆われることにより絶縁されたゲート電極及びゲート配線と、前記ゲート電極の上方の前記ゲート絶縁膜の上方に形成された酸化物層と、前記酸化物層の上方に、チャンネル部によって隔てられて形成された反射金属層と、前記チャンネル部の上方に形成され、前記チャンネル部を保護するチャンネルガードとを備えた構成としてある。
このようにすると、チャンネル部となる酸化物層が、チャンネルガードにより保護されるので、長期間にわたり安定に作動することができる。
【００２１】
また、本発明の反射型ＴＦＴ基板は、前記チャンネルガードが前記層間絶縁膜からなり、前記層間絶縁膜の一対の開口部に、ドレイン電極及びソース電極がそれぞれ形成された構成としてある。
このようにすると、チャンネル部，ドレイン電極及びソース電極が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
【００２２】
また、本発明の反射型ＴＦＴ基板は、前記反射金属層が、少なくとも画素電極を兼ねる構成としてある。
このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、通常、反射金属層が、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を兼ねる構造とされ、このようにすると、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を効率よく製造することができる。
なお、「反射金属層が、少なくとも画素電極を兼ねる」とは、形成された反射金属層が、少なくとも画素電極としての機能を有することをいう。
【００２３】
また、本発明の反射型ＴＦＴ基板は、前記酸化物層が、ｎ型酸化物半導体層である。
このように、ＴＦＴの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
【００２４】
また、本発明の反射型ＴＦＴ基板は、前記酸化物層が、前記チャンネル部，ソース電極及びドレイン電極に対応する所定の位置に形成された構成としてある。
このようにすると、通常、酸化物層が、所定の位置にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。
【００２５】
また、本発明の反射型ＴＦＴ基板は、前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極，ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有する構成としてある。
このようにすると、反射型ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能な反射型ＴＦＴ基板を提供することができる。
【００２６】
また、本発明の反射型ＴＦＴ基板は、前記反射型ＴＦＴ基板が反射金属層及び／又は金属薄膜を備え、前記反射金属層及び／又は金属薄膜を保護する金属層保護用酸化物透明導電体層を有する構成としてある。
このようにすると、反射金属層及び／又は金属薄膜の腐蝕を防ぐとともに、耐久性を向上させることができる。たとえば、ゲート配線として金属薄膜を用いた場合、ゲート配線パッド用の開口部を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。また、反射金属層に対しては、反射金属層の変色などを防止でき、反射金属層の反射率が低下するといった不具合を防止することができる。さらに、透明としてあるので、光の透過量が減少しないので、輝度の優れた表示装置を提供することができる。
【００２７】
また、本発明の反射型ＴＦＴ基板は、前記酸化物層のエネルギーギャップが、３．０ｅＶ以上である。
このように、エネルギーギャップを３．０ｅＶ以上とすることにより、光による誤動作を防止することができる。なお、通常、エネルギーギャップは、３．０ｅＶ以上あればよいが、好ましくは、３．２ｅＶ以上とするとよく、さらに、好ましくは、３．４ｅＶ以上とするとよい。このように、エネルギーギャップを大きくすることにより、光による誤動作をより確実に防止することができる。
【００２８】
また、本発明の反射型ＴＦＴ基板は、前記反射金属層が、アルミニウム，銀若しくは金からなる薄膜、又は、アルミニウム，銀若しくは金を含む合金層からなる構成としてある。
このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。
【００２９】
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、導電体層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記導電体層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程とを有する方法としてある。
このように、本発明は、ＴＦＴ基板の製造方法としても有効であり、三枚のマスクを用いて、ＶＩＡホールチャンネル型のＴＦＴ基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、酸化物層が、所定の位置（チャンネル部，ソース電極及びドレイン電極に対応する所定の位置）にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。
【００３０】
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、導電体層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記導電体層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、前記第四のレジストを所定の形状に形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極，ソース電極，ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
【００３１】
また、上記目的を達成するために、本発明の反射型ＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、反射金属層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程とを有する方法としてある。
このように、本発明は、反射型ＴＦＴ基板の製造方法としても有効であり、三枚のマスクを用いて、ＶＩＡホールチャンネル型の反射型ＴＦＴ基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、酸化物層が、所定の位置（チャンネル部，ソース電極及びドレイン電極に対応する所定の位置）にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。
【００３２】
また、上記目的を達成するために、本発明の反射型ＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、反射金属層，保護用絶縁膜及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記反射金属層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極，ソース電極，ソース配線及びドレイン配線の上部が保護用絶縁膜で覆われるので、動作安定性を向上させることができる。
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。
【００３３】
また、上記目的を達成するために、本発明の反射型ＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、反射金属層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、
前記第四のレジストを所定の形状に形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極，ソース電極，ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、反射型ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能な反射型ＴＦＴ基板を提供することができる。
【００３４】
また、本発明の反射型ＴＦＴ基板の製造方法は、前記酸化物層と反射金属層の間に、酸化物導電体層を積層する方法としてある。
このようにすると、ＴＦＴのスイッチング速度が高速化するとともに、ＴＦＴの耐久性を向上させることができる。
【００３５】
また、本発明の反射型ＴＦＴ基板の製造方法は、前記反射金属層の上方に、金属層保護用酸化物透明導電体層を積層する方法としてある。
このようにすると、反射金属層の腐蝕を防ぐとともに、耐久性を向上させることができ、また、反射金属層の変色などを防止でき、反射金属層の反射率が低下するといった不具合を防止することができる。
【００３６】
また、本発明の反射型ＴＦＴ基板の製造方法は、前記ゲート電極・配線用薄膜が金属層を有し、該金属層の上方に、金属層保護用酸化物透明導電体層を積層する方法としてある。
このようにすると、たとえば、ゲート配線として金属層を用いた場合、ゲート配線パッド用の開口部を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。
【発明の効果】
【００３７】
本発明におけるＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法によれば、三枚又は四枚のマスクを用いて、ＶＩＡホールチャンネル型のＴＦＴ基板及び反射型ＴＦＴ基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、酸化物層が、所定の位置（チャンネル部，ソース電極及びドレイン電極に対応する所定の位置）にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。
【発明を実施するための最良の形態】
【００３８】
［ＴＦＴ基板の製造方法における第一実施形態］
図１は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１６に対応している。
同図において、まず、基板上に、ゲート電極・配線用薄膜としての金属層２０及び金属層保護用酸化物透明導電体層２６，ゲート絶縁膜３０，酸化物層としてのｎ型酸化物半導体層４０，並びに，第一のレジスト４１をこの順に積層し、第一のハーフトーンマスク４２及びハーフトーン露光によって、第一のレジスト４１を所定の形状に形成する（ステップＳ１）。
次に、第一のハーフトーンマスク４２を用いた処理について、図面を参照して説明する。
【００３９】
（第一のハーフトーンマスクを用いた処理）
図２は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／金属層保護用酸化物透明導電体層成膜／ゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０が用意される。
なお、ＴＦＴ基板１の基材となる板状部材は、上記ガラス基板１０に限定されるものではなく、たとえば、樹脂製の板状部材やシート状部材などでもよい。また、透光性のガラス基板１０に限定されるものではなく、たとえば、遮光性や半透明のガラス基板でもよい。
【００４０】
次に、ガラス基板１０上に、ＡｌとＭｏ（モリブデン）をこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約２５０ｎｍ、５０ｎｍに積層し、ゲート電極２３及びゲート配線２４を形成するための金属層２０を形成する。すなわち、金属層２０は、図示してないが、Ａｌ薄膜層とＭｏ薄膜層とからなっており、まず、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する。続いて、Ｍｏターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ｍｏ薄膜層を形成する。
【００４１】
続いて、金属層２０上に、酸化インジウム−酸化亜鉛（一般的に、ＩＺＯと呼称される。Ｉｎ２Ｏ３：ＺｎＯ＝９０：１０ｗｔ％）からなるスパッタリングターゲットを用い、所定の酸素：アルゴン比（約１：９９Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１００ｎｍの金属層保護用酸化物透明導電体層２６を形成する。この条件では、金属薄膜保護用酸化物導電層２６は、非晶質膜として得られる。このように、ＩＺＯなどの透明導電膜を金属層保護用酸化物透明導電体層２６としてゲート配線２４の表面に配置するのは、ゲート配線パッド２５を形成するために、ゲート絶縁膜３０に開口部２５１を形成した際、ゲート配線２４に使用した金属表面を露出させないためである。これにより、金属層２０の腐蝕を防ぐとともに、耐久性を向上させることができ、信頼性の高い接続が可能となる。したがって、ＴＦＴ基板１の動作安定性が向上し、ＴＦＴ基板１を用いた液晶表示装置や電界発光装置など（図示せず）も安定して作動する。また、ゲート絶縁膜３０としてＳｉＮＸ，ＳｉＯＮＸ，ＳｉＯ２などの絶縁物を使用し、ＣＨＦ（ＣＦ４，ＣＨＦ３など）を用いたリアクティブイオンエッチング法により、ゲート絶縁膜３０に開口部２５１を形成する場合、ＩＺＯなどの透明導電膜が、金属層（Ａｌ／Ｍｏ層）２０の保護膜にもなり、ＣＨＦによる金属層２０へのダメージを低減することができる。
【００４２】
上記金属層保護用酸化物導電体層２６は、Ａｌ薄膜層のエッチング液である混酸（一般的に、ＰＡＮとも呼ばれる。）により同時にエッチングできる導電性の金属酸化物であればよく、上記酸化インジウム−酸化亜鉛に限定されるものではない。すなわち、酸化インジウム−酸化亜鉛の組成としては、ＰＡＮにより、Ａｌと同時にエッチングできる組成であれば使用可能であるが、Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．５〜０．９５（重量比）、好ましくは、０．７〜０．９（重量比）がよい。この理由は、０．５（重量比）未満では、導電性の金属酸化物自体の耐久性が低い場合があったり、０．９５（重量比）を超えると、Ａｌとの同時エッチングが難しかったりする場合があるからである。また、Ａｌと同時にエッチングする場合には、導電性の金属酸化物は非晶質であることが望ましい。この理由は、結晶化した膜の場合、Ａｌとの同時エッチングが難しくなる場合があるからである。
また、金属層保護用酸化物導電体層２６の厚みは、１０〜２００ｎｍあればよい。好ましくは１５〜１５０ｎｍ、より好ましくは２０〜１００ｎｍである。この理由は、１０ｎｍ未満では、保護膜としての効果が小さい場合があり、２００ｎｍを超えると、経済的に不利になるからである。
【００４３】
ＩＺＯに代わる材料としては、ＩＴＯにランタノイド系元素を含有させた材料やＭｏ，Ｗなどの高融点金属酸化物を添加した材料が使用できる。添加量は、全金属元素に対して、約３０原子％以下、好ましくは、約１〜２０原子％がよい。この理由は、約３０原子％を超えると、蓚酸水溶液や燐酸、酢酸及び硝酸からなる混酸でのエッチング速度が低下する場合があるからである。また、膜厚は、約２０ｎｍ〜５００ｎｍ、好ましくは約３０ｎｍ〜３００ｎｍとするとよい。その理由は、約２０ｎｍ未満であると、ピンホールができ、保護膜としての用を足さない場合があり、約５００ｎｍを超えると、成膜やエッチングに時間を要し、経済的損失が増大するからである。
【００４４】
なお、Ａｌの上のＭｏは、金属層保護用酸化物透明導電体層２６との接触抵抗を下げる目的で使用しており、接触抵抗が気にならない程度に低い場合は、Ｍｏ層を形成しなくてもよい。また、上記Ｍｏの代わりに、Ｔｉ（チタン）、Ｃｒ（クロム）などを使用することができる。また、ゲート配線２４としてＡｇ（銀）、Ｃｕ（胴）などの金属薄膜や合金薄膜を用いることもできる。本実施形態では、Ｍｏ薄膜層を形成しており、特に、Ｍｏであれば、Ａｌ薄膜層や金属層保護用酸化物透明導電体層２６と同じＰＡＮによりエッチングできることから、工程を増やさずに加工できるので、好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、１０〜２００ｎｍあればよい。好ましくは１５〜１００ｎｍ、より好ましくは２０〜５０ｎｍである。この理由は、１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、２００ｎｍを超えると、経済的に不利になるからである。
【００４５】
また、Ａｌは純粋Ａｌ（純度ほぼ１００％のＡｌ）でもよいが、Ｎｄ（ネオジウム），Ｃｅ（セリウム），Ｍｏ，Ｗ（タングステン），Ｎｂ（ニオブ）などの金属が添加されていてもよい。さらに、Ｃｅ，Ｗ，Ｎｂなどは，たとえば、酸化物透明導電体層６０との電池反応を抑えるうえでも好適である。添加量は、適宜選択できるが、約０．１〜２ｗｔ％が好ましい。
また、本実施形態では、ゲート電極・配線用薄膜として金属層２０及び金属層保護用酸化物透明導電体層２６を用いたが、これに限定されるものではなく、ゲート電極・配線用薄膜として、たとえば、酸化インジウム−酸化スズ（Ｉｎ２Ｏ３:ＳｎＯ＝約９０:１０ｗｔ％）などからなる酸化物透明導電体層を用いてもよい。
【００４６】
さらに、金属層保護用酸化物導電体層２６の材料として、後述する酸化物透明導電体層６０と同一の材料を用いるとよい。このようにすると、使用する材料の種類を低減することができ、好適に所望のＴＦＴ基板１を得ることができる。金属層保護用酸化物導電体層２６の材料は、エッチング特性や保護膜特性などにもとづいて選択される。
なお、金属層保護用酸化物導電体層２６は、ゲート電極・配線用薄膜としての金属層２０の上部に形成する場合に限定されるものではない。たとえば、図示してないが、酸化物透明導電体層６０の上方に、金属からなる補助導電層を積層した場合に、この補助導電層の上部に形成してもよい。
【００４７】
次に、グロー放電ＣＶＤ（化学蒸着法）法により、金属層保護用酸化物透明導電体層２６上に、窒化シリコン（ＳｉＮＸ）膜であるゲート絶縁膜３０を膜厚約３００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【００４８】
なお、本実施形態では、ゲート絶縁膜３０にＳｉＮＸなどの窒化シリコン膜を用いたが、酸化物絶縁体を絶縁膜に用いることもできる。この場合、酸化物絶縁膜の誘電率は大きい方が、薄膜トランジスタの作動には有利になる。また、絶縁性は高い方が好ましい。これらを満足する例としては、酸化物の超格子構造を有する酸化物も好ましい酸化物絶縁膜である。さらに、非晶質の酸化物絶縁膜を用いることも可能である。非晶質酸化物絶縁膜の場合、成膜温度を低温に維持できるので、プラスチック基板などの耐熱性に乏しい基板の場合に、有利である。
例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、又は、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、又は、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、又は、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、ＳｃＦｅＺｎ６Ｏ９なども使用可能である。
また、酸化アルミナ、酸化チタン、酸化ハフニウム、酸化ランタノイドなどの酸化物及び、超格子構造の複合酸化物も使用可能である。
【００４９】
次に、ゲート絶縁膜３０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３:ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１５０ｎｍのｎ型酸化物半導体層４０を成膜する。この条件では、ｎ型酸化物半導体層４０は、非晶質膜として得られる。なお、ｎ型酸化物半導体層４０は、約２００℃以下の低温で成膜した場合、非晶質膜として得られ、２００℃を超える高温で成膜した場合、結晶質膜として得られる。また、上記非晶質膜は、熱処理により結晶化させることもでき、本実施形態では、ｎ型酸化物半導体層４０を、非晶質膜として形成し、その後結晶化させて用いる。
なお、ｎ型酸化物半導体層４０は、上記酸化インジウム−酸化亜鉛からなる酸化物半導体層に限定されるものではなく、たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。
【００５０】
また、上記酸化インジウム−酸化亜鉛薄膜は、キャリヤー密度が１０＋１６ｃｍ−３以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、２５ｃｍ２／Ｖ・ｓｅｃであった。通常、キャリヤー密度は約１０＋１７ｃｍ−３未満であれば、十分に作動領域となり、かつ、移動度は、非晶質シリコンのそれに比べて１０倍以上大きいことから、ｎ型酸化物半導体層４０は、十分に有用な半導体薄膜である。
【００５１】
また、ｎ型酸化物半導体層４０は、透明性が必要なことから、エネルギーギャップが３．０ｅＶ以上の酸化物を用いるとよい。好ましくは３．２ｅＶ以上、より好ましくは３．４ｅＶ以上である。上記の酸化インジウム−酸化亜鉛系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなるｎ型酸化物半導体層のエネルギーギャップは、３．２ｅＶ以上であり、好適に使用される。また、これらの薄膜（ｎ型酸化物半導体層）は、非晶質の場合、蓚酸水溶液や、燐酸，酢酸及び硝酸からなる混酸（適宜、混酸と略称する。）に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化亜鉛の量により制御できる。
【００５２】
次に、同図（ａ）に示すように、ｎ型酸化物半導体層４０上に、第一のレジスト４１が塗布され、第一のハーフトーンマスク４２及びハーフトーン露光によって、第一のレジスト４１を所定の形状に形成する（ステップＳ１）。すなわち、第一のレジスト４１は、ゲート電極２３及びゲート配線２４を覆い、かつ、ハーフトーンマスク部４２１によって、ゲート配線２４を覆う部分が他の部分より薄い形状に形成される。
【００５３】
次に、同図（ｂ）に示すように、第一のエッチングとして、まず、第一のレジスト４１及びエッチング液（蓚酸水溶液）により、ｎ型酸化物半導体層４０をエッチングし、続いて、第一のレジスト３１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ゲート絶縁膜３０をドライエッチングし、さらに、第一のレジスト４１及びエッチング液（混酸）により、金属層保護用酸化物透明導電体層２６及び金属層２０をエッチングし、ゲート電極２３及びゲート配線２４を形成する（ステップＳ２）。
続いて、上記第一のレジスト４１をアッシングし、ゲート配線２４の上方のｎ型酸化物半導体層４０が露出し、かつ、ゲート電極２３の上方のｎ型酸化物半導体層４０が覆われる形状に、第一のレジスト４１を再形成する（ステップＳ３）。
【００５４】
次に、同図（ｃ）に示すように、第二のエッチングとして、再形成された第一のレジスト４１及びエッチング液（蓚酸水溶液）を用いて、露出したゲート配線２４上のｎ型酸化物半導体層４０をエッチングにより除去し、ｎ型酸化物半導体層４０からなるチャンネル部４４を形成する（ステップＳ４）。
続いて、再形成された第一のレジスト４１をアッシングすると、図３に示すように、ガラス基板１０上に、ゲート配線２４上に積層されたゲート絶縁膜３０及びゲート電極２３上にゲート絶縁膜３０を介して形成されたチャンネル部４４が露出する。図２（ｃ）に示す、ゲート電極２３及びチャンネル部４４は、図３におけるＡ−Ａ断面を示しており、ゲート配線２４は、Ｂ−Ｂ断面を示している。
【００５５】
このように、ＴＦＴの活性層としてｎ型酸化物半導体層４０を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
また、本発明において、ｎ型酸化物半導体層４０は、チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置にのみ形成されることとなるので、ゲート配線２４が干渉する（クロストーク）といった心配を排除することができる。
【００５６】
次に、図１に示すように、ガラス基板１０，ゲート絶縁膜３０及びｎ型酸化物半導体層４０上に、層間絶縁膜５０及び第二のレジスト５１をこの順に積層し、第二のマスク５２を用いて、第二のレジスト５１を所定の形状に形成する（ステップＳ５）。
次に、第二のマスク５２を用いた処理について、図面を参照して説明する。
【００５７】
（第二のマスクを用いた処理）
図４は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）は層間絶縁膜成膜／第二のレジスト塗布／露光／現像された断面図を、（ｂ）は第三のエッチングされた断面図を、（ｃ）は第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、露出したガラス基板１０，ゲート絶縁膜３０及びｎ型酸化物半導体層４０上に、窒化シリコン（ＳｉＮＸ）膜である層間絶縁膜５０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【００５８】
次に、同図（ａ）に示すように、層間絶縁膜５０上に、第二のレジスト５１が塗布され、第二のマスク５２を用いて、第二のレジスト５１を所定の形状に形成する（ステップＳ５）。すなわち、第二のレジスト５１は、後工程にて形成されるソース電極６３及びドレイン電極６４に対応する部分、並びに、ゲート配線パッド部２５０の上方を除く層間絶縁膜５０上に形成される。ゲート配線２４及びゲート電極２３は、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁される。
【００５９】
続いて、第二のレジスト５１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ソース電極６３及びドレイン電極６４に対応する部分の層間絶縁膜５０、並びに、ゲート配線パッド部２５０の上方のゲート絶縁膜３０及び層間絶縁膜５０をエッチングし、ソース電極６３及びドレイン電極６４用の一対の開口部６３１，６４１、並びに、ゲート配線パッド２５用の開口部２５１を形成する（ステップＳ６）。この際、ＣＨＦ中でのｎ型酸化物半導体層４０のエッチング速度は極めて遅いので、ｎ型酸化物半導体層４０がダメージを受けることはない。また、チャンネル部４４は、チャンネル部４４上に形成された層間絶縁膜５０からなるチャンネルガード５００によって保護されるので、ＴＦＴ基板１の動作安定性を向上させることができる。
【００６０】
次に、第二のレジスト５１をアッシングすると、同図（ｃ）に示すように、ガラス基板１０の上方に、層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層保護用酸化物透明導電体層２６が露出する（図５参照）。ｎ型酸化物半導体層４０は、開口部６３１，６４１を介して露出し、金属層保護用酸化物透明導電体層２６は開口部２５１を介して露出している。図４（ｃ）に示す、ゲート電極２３，チャンネル部４４及び開口部６３１，６４１は、図５におけるＣ−Ｃ断面を示しており、ゲート配線パッド部２５０及び開口部２５１は、Ｄ−Ｄ断面を示している。
なお、開口部６３１，６４１，２５１の形状や大きさは、特に限定されるものではない。
【００６１】
次に、図１に示すように、開口部６３１，６４１，２５１の形成されたガラス基板１０の上方に、導電体層としての酸化物透明導電体層６０及び第三のレジスト６１をこの順に積層し、第三のマスク６２を用いて、第三のレジスト６１を所定の形状に形成する（ステップＳ７）。
なお、本実施形態では、導電体層として、酸化物透明導電体層６０を用いているが、これに限定されるものではなく、たとえば、導電性を有する金属層や、半透明又は非透明の酸化物導電体層などを用いてもよい。たとえば、上記導電体層が金属からなる構成とするとよく、このようにすると、長期間にわたり安定に作動することができ、また、歩留まりが改善されるとともに、製造原価のコストダウンを図るの可能な反射型ＴＦＴ基板を提供すことができる。
次に、第三のマスク６２を用いた処理について、図面を参照して説明する。  
【００６２】
（第三のマスクを用いた処理）
図６は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層保護用酸化物透明導電体層２６上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３:ＺｎＯ＝約９０:１０ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。この条件では、酸化物透明導電体層６０は、非晶質膜として得られる。なお、非晶質の酸化インジウム−酸化亜鉛薄膜は、混酸及び蓚酸水溶液によりエッチングされる。
【００６３】
酸化物透明導電体層６０は、上記酸化インジウム−酸化亜鉛からなる酸化物導電体層に限定されるものではなく、たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層としてもよい。
また、本実施形態においては、酸化物透明導電体層６０は、ソース電極６３、ドレイン電極６４、ソース配線６５、ドレイン配線６６及び画素電極６７を兼ねるので、導電性に優れたものを使用するとよい。
【００６４】
また、酸化物透明導電体層６０は、透明性が必要なことから、エネルギーギャップは、３．０ｅＶ以上の酸化物としてある。好ましくは３．２ｅＶ以上、より好ましくは３．４ｅＶ以上である。上記酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、いずれもエネルギーギャップは３．２ｅＶ以上であり、好適に使用される。
【００６５】
次に、同図（ａ）に示すように、酸化物透明導電体層６０上に、第三のレジスト６１が塗布され、第三のマスク６２を用いて、第三のレジスト６１を所定の形状に形成する（ステップＳ７）。すなわち、第三のレジスト６１は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆う形状に形成される（同図（ｂ）参照）。なお、本実施形態では、画素電極６７とソース電極６３がソース配線６５を介して接続される構成としてあるが、画素電極６７とドレイン電極がドレイン配線を介して接続される構成としてもよい。
【００６６】
次に、同図（ｂ）に示すように、第四のエッチングとして、第三のレジスト６１及び蓚酸水溶液を用いて、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８）。
このようにすると、層間絶縁膜５０の一対の開口部６３１，６４１に、酸化物透明導電体層６０からなるソース電極６３及びドレイン電極６４がそれぞれ形成されるので、ソース電極６３及びドレイン電極６４が、チャンネルガード５００及びチャンネル部４４によって確実に隔てられた構造に形成される。すなわち、チャンネルガード５００，チャンネル部４４，ソース電極６３及びドレイン電極６４が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。このような構造のＴＦＴ基板１を、ＶＩＡホールチャンネル型ＴＦＴ基板と呼称する。
【００６７】
また、酸化物透明導電体層６０からなるドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７及びドレイン配線６６は、第四のエッチングによって効率よく形成される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７及びドレイン配線６６が、酸化物透明導電体層６０からなることにより、光の透過量が増大するので、輝度の優れた表示装置を提供することができる。
【００６８】
次に、第三のレジスト６１をアッシングすると、酸化物透明導電体層６０からなる、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５が露出する。図６（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図７におけるＥ−Ｅ断面を示しており、ドレイン配線６６は、Ｆ−Ｆ断面を示しており、ゲート配線パッド２５は、Ｇ−Ｇ断面を示している。
【００６９】
このように、本実施形態のＴＦＴ基板１の製造方法によれば、三枚のマスク４２，５２，６２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層４０）を用いたＶＩＡホールチャンネル型のＴＦＴ基板１を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。また、チャンネル部４４がチャンネルガード５００によって保護されているので、長期間にわたり安定に作動させることができる。また、ｎ型酸化物半導体層４０が、所定の位置（チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置）にのみ形成されることとなるので、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。
なお、本実施形態では、ガラス基板１０上に、金属層２０，金属層保護用酸化物透明導電体層２６，ゲート絶縁膜３０，ｎ型酸化物半導体層４０，及び，第一のレジスト４１が積層され、さらに、層間絶縁膜５０及び第二のレジスト５１が積層され、さらに、酸化物透明導電体層６０及び第三のレジスト６１が積層されるが、これに限定されるものではなく、たとえば、各層間に（たとえば、本実施形態の機能や効果を損なわない、あるいは、他の機能や効果などを補助する）他の層を介して積層されてもよい。このことは、後述する実施形態についても同様である。
【００７０】
［ＴＦＴ基板の製造方法における第一実施形態の応用例］
図８は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。なお、本応用例の製造方法は、請求項１６に対応している。
同図に示す本応用例にかかるＴＦＴ基板１´の製造方法は、上述した第一実施形態のＴＦＴ基板１に、保護用絶縁膜７０及び第四のレジスト７１を積層し（ステップＳ９）、さらに、第四のレジスト７１を用いて、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０）点が相違する。
したがって、その他の工程は、第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。
【００７１】
図８に示す第一のハーフトーンマスク、第二のマスク及び第三のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
次に、図８に示すように、保護用絶縁膜７０及び第四のレジスト７１を積層し、第四のマスク７２を用いて、第四のレジス７１を所定の形状に形成する（ステップＳ９）。
次に、第四のマスク７２を用いた処理について、図面を参照して説明する。  
【００７２】
（第四のマスクを用いた処理）
図９は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、層間絶縁膜５０及び酸化物透明導電体層６０上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
次に、保護用絶縁膜７０上に、第四のレジスト７１が塗布され、第四のマスク７２を用いて、第四のレジスト７１を所定の形状に形成する（ステップＳ９）。すなわち、第四のレジスト７１は、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に形成される（ステップＳ９）。
【００７３】
次に、同図（ｂ）に示すように、第五のエッチングとして、第四のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０）。続いて、第四のレジスト７１をアッシングすると、図１０に示すように、ガラス基板１０上に、保護用絶縁膜７０が露出する。図９（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図１０におけるＥ´−Ｅ´断面を示しており、ドレイン配線パッド６８はＦ´−Ｆ´断面を示しており、ゲート配線パッド２５はＧ´−Ｇ´断面を示している。
【００７４】
このように、本応用例のＴＦＴ基板１´の製造方法によれば、第一実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６が露出しないように保護用絶縁膜７０で覆われ、ＴＦＴ基板１´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１´を提供することができる。
なお、本応用例は、ソース電極６３、ドレイン電極６４、ドレイン電極６４及びドレイン配線６６の上面及び側面をほぼ覆う方法としてあるが、反射型ＴＦＴ基板１ｂの製造方法の第二実施形態に示すように、ソース電極６３、ドレイン電極６４、ドレイン電極６４及びドレイン配線６６の上面をほぼ覆う方法としてもよい。
【００７５】
［反射型ＴＦＴ基板の製造方法における第一実施形態］
図１１は、本発明の第一実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１８に対応している。
同図に示す本実施形態にかかる反射型ＴＦＴ基板１ａの製造方法は、上述したＴＦＴ基板１の第一実施形態におけるステップＳ７の代わりに、反射金属層６０及び第三のレジスト６１を積層し、第三のマスク６２によって、第三のレジスト６１を形成する（ステップＳ７ａ）点が相違する。
したがって、その他の工程は、ＴＦＴ基板１の製造方法の第一実施形態とほぼ同様となっており、同様の工程については、図中で同一符号を付し、詳細な説明は省略する。
【００７６】
図１１に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、ＴＦＴ基板１の製造方法の第一実施形態とほぼ同様としてある。
次に、図１１に示すように、開口部６３１，６４１，２５１の形成されたガラス基板１０の上方に、反射金属層６０ａ及び第三のレジスト６１をこの順に積層し、第三のマスク６２を用いて、第三のレジスト６１を所定の形状に形成する（ステップＳ７ａ）。
次に、第三のマスク６２を用いた処理について、図面を参照して説明する。  
【００７７】
（第三のマスクを用いた処理）
図１２は、本発明の第一実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層保護用酸化物透明導電体層２６上に、Ａｌを膜厚約１２０ｎｍに積層し、Ａｌからなる反射金属層６０ａを形成する。すなわち、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する。なお、反射金属層６０ａの反射率を８０％以上とするとよく、このようにすると、輝度に優れた反射型ＴＦＴ基板１ａを提供することができる。また、Ａｌからなる反射金属層６０ａの代わりに、ＡｇやＡｕなどの金属薄膜を用いてもよく、このようにすると、より多くの光を反射することができ、輝度を向上させることができる。
【００７８】
次に、同図（ａ）に示すように、反射金属層６０ａ上に、第三のレジスト６１が塗布され、第三のマスク６２を用いて、第三のレジスト６１を所定の形状に形成する（ステップＳ７ａ）。すなわち、第三のレジスト６１は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆う形状に形成される（同図（ｂ）参照）。なお、本実施形態では、画素電極６７とソース電極６３がソース配線６５を介して接続される構成としてあるが、画素電極６７とドレイン電極がドレイン配線を介して接続される構成としてもよい。
【００７９】
次に、同図（ｂ）に示すように、第四のエッチングとして、第三のレジスト６１及び混酸を用いて、反射金属層６０ａをエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８）。
このようにすると、層間絶縁膜５０の一対の開口部６３１，６４１に、反射金属層６０ａからなるソース電極６３及びドレイン電極６４がそれぞれ形成されるので、ソース電極６３及びドレイン電極６４が、チャンネルガード５００及びチャンネル部４４によって確実に隔てられた構造に形成される。すなわち、チャンネルガード５００，チャンネル部４４，ソース電極６３及びドレイン電極６４が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。このような構造の反射型ＴＦＴ基板１ａを、ＶＩＡホールチャンネル型の反射型ＴＦＴ基板と呼称する。
【００８０】
また、反射金属層６０ａからなるドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７及びドレイン配線６６は、第四のエッチングによって効率よく形成される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
【００８１】
次に、第三のレジスト６１をアッシングすると、反射金属層６０ａからなる、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５が露出する。図１２（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図１３におけるＨ−Ｈ断面を示しており、ドレイン配線６６は、Ｉ−Ｉ断面を示しており、ゲート配線パッド２５は、Ｊ−Ｊ断面を示している。
【００８２】
このように、本実施形態の反射型ＴＦＴ基板１ａの製造方法によれば、三枚のマスク４２，５２，６２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層４０）を用いたＶＩＡホールチャンネル型の反射型ＴＦＴ基板１ａを製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。また、チャンネル部４４がチャンネルガード５００によって保護されているので、長期間にわたり安定に作動させることができる。また、ｎ型酸化物半導体層４０が、所定の位置（チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置）にのみ形成されることとなるので、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。
【００８３】
［反射型ＴＦＴ基板の製造方法における第二実施形態］
図１４は、本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１９に対応している。
同図に示す本実施形態にかかる反射型ＴＦＴ基板１ｂの製造方法は、上述した反射型ＴＦＴ基板１ａの製造方法における第一実施形態のステップＳ７ａ及びステップＳ８の代わりに、反射金属層６０ａ，保護用絶縁膜７０ｂ及び第三のレジスト７１ｂを積層し、第三のハーフトーンマスク７２ｂによって、第三のレジスト７１ｂを形成し（ステップＳ７ｂ）、第三のレジスト７１ｂを用いて、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成し（ステップＳ８ｂ）、第三のレジスト７１ｂを再形成し（ステップＳ９ｂ）、さらに、再形成された第三のレジスト７１ｂを用いて、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ｂ）点が相違する。
したがって、その他の工程は、反射型ＴＦＴ基板の製造方法における第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。
【００８４】
図１４に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図１４に示すように、反射金属層６０ａ，保護用絶縁膜７０ｂ及び第三のレジスト７１ｂを積層し、第三のハーフトーンマスク７２ｂ及びハーフトーン露光によって、第三のレジスト７１ｂを所定の形状に形成する（ステップＳ７ｂ）。
次に、第三のハーフトーンマスク７２ｂを用いた処理について、図面を参照して説明する。  
【００８５】
（第三のハーフトーンマスクを用いた処理）
図１５は、本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は反射金属層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、反射型ＴＦＴ基板の製造方法の第一実施形態と同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層保護用酸化物透明導電体層２６上に、Ａｌを膜厚約１２０ｎｍに積層し、Ａｌからなる反射金属層６０ａを形成する。
【００８６】
続いて、グロー放電ＣＶＤ（化学蒸着）法により、反射金属層６０ａ上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜７０ｂを膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【００８７】
次に、同図（ａ）に示すように、保護用絶縁膜７０ｂ上に、第三のレジスト７１ｂが塗布され、第三のハーフトーンマスク７２ｂ及びハーフトーン露光によって、第三のレジスト７１ｂを所定の形状に形成する（ステップＳ７ｂ）。すなわち、第三のレジスト７１ｂは、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１ｂによって、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。
【００８８】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１ｂ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｂをドライエッチングし、さらに、第三のレジスト７１ｂ及びエッチング液（混酸）により、反射金属層６０ａをエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ｂ）。
【００８９】
図１６は、本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１ｂをアッシングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に、第三のレジスト７１ｂを再形成する（ステップＳ９ｂ）。
【００９０】
次に、同図（ｂ）に示すように、第五のエッチングとして、再形成された第三のレジスト７１ｂ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｂをドライエッチングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ｂ）。続いて、再形成された第三のレジスト７１ｂをアッシングすると、図１７に示すように、ガラス基板１０上に、ドレイン電極６４，ソース電極６３，ソース配線６５及びドレイン配線６６上に積層された保護用絶縁膜７０ｂが露出する。図１６（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図１７におけるＨｂ−Ｈｂ断面を示しており、ドレイン配線パッド６８はＩｂ−Ｉｂ断面を示しており、ゲート配線パッド２５はＪｂ−Ｊｂ断面を示している。
【００９１】
このように、本実施形態の反射型ＴＦＴ基板１ｂの製造方法によれば、反射型ＴＦＴ基板の製造方法の第一実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の上部を保護用絶縁膜７０ｂで覆うことにより、ＴＦＴの動作安定性を向上させることができる。
また、本実施形態では、ソース電極６３及びソース配線６５の上に、保護用絶縁膜７０ｂを形成しているが、この保護用絶縁膜７０ｂを形成しない方法としてもよい。このようにすると、ソース電極６３及びソース配線６５の上面も反射層として機能するので、反射する光量を増大させることができ、輝度を向上させることができる。
【００９２】
なお、本実施形態では、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部が露出しているが、これら側部を保護用絶縁膜７０ｃで覆うことも可能である。
次に、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部をも保護用絶縁膜７０ｃで覆う製造方法について、図面を参照して説明する。
【００９３】
［反射型ＴＦＴ基板の製造方法における第三実施形態］
図１８は、本発明の第三実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項２０に対応している。
同図に示す本実施形態にかかる反射型ＴＦＴ基板１ｃの製造方法は、上述した第一実施形態の反射型ＴＦＴ基板１ａに、保護用絶縁膜７０ｃ及び第四のレジスト７１ｃを積層し（ステップＳ９ｃ）、さらに、第四のレジスト７１ｃを用いて、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ｃ）点が相違する。
したがって、その他の工程は、反射型ＴＦＴ基板１ａの製造方法の第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。
【００９４】
図１８に示す第一のハーフトーンマスク、第二のマスク及び第三のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
次に、図１８に示すように、保護用絶縁膜７０ｃ及び第四のレジスト７１ｃを積層し、第四のマスク７２ｃを用いて、第四のレジス７１ｃを所定の形状に形成する（ステップＳ９ｃ）。
次に、第四のマスク７２ｃを用いた処理について、図面を参照して説明する。  
【００９５】
（第四のマスクを用いた処理）
図１９は、本発明の第三実施形態にかかる反射型ＴＦＴ基板の製造方法の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、層間絶縁膜５０及び反射金属層６０ａ上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜７０ｃを膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
次に、保護用絶縁膜７０ｃ上に、第四のレジスト７１ｃが塗布され、第四のマスク７２ｃを用いて、第四のレジスト７１ｃを所定の形状に形成する（ステップＳ９ｃ）。すなわち、第四のレジスト７１ｃは、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に形成される（ステップＳ９ｃ）。
なお、本実施形態では、ソース電極６３及びソース配線６５も露出する方法としてあるが、これに限定されるものではなく、少なくとも画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５が露出すればよい。
【００９６】
次に、同図（ｂ）に示すように、第五のエッチングとして、第四のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｃをドライエッチングし、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ｃ）。続いて、第四のレジスト７１ｃをアッシングすると、図２０に示すように、ガラス基板１０上に、保護用絶縁膜７０ｃが露出する。図１９（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図２０におけるＨｃ−Ｈｃ断面を示しており、ドレイン配線パッド６８はＩｃ−Ｉｃ断面を示しており、ゲート配線パッド２５はＪｃ−Ｊｃ断面を示している。
【００９７】
このように、本実施形態の反射型ＴＦＴ基板１ｃの製造方法によれば、第一実施形態とほぼ同様の効果を有するとともに、ドレイン電極６４及びドレイン配線６６が露出しないように保護用絶縁膜７０で覆われ、反射型ＴＦＴ基板１ｃ自体が保護用絶縁膜７０ｃを備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能な反射型ＴＦＴ基板１ｃを提供することができる。  
【００９８】
［反射型ＴＦＴ基板の製造方法における第四実施形態］
図２１は、本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１９＋２２に対応している。
同図に示す本実施形態にかかる反射型ＴＦＴ基板１ｄの製造方法は、上述した反射型ＴＦＴ基板１ｂの製造方法における第二実施形態と比べて、反射金属層６０ａの上方に、金属層保護用酸化物透明導電体層６９を積層する点（ステップＳ７ｄ）が相違する。
したがって、その他の工程は、反射型ＴＦＴ基板１ｂの製造方法における第二実施形態とほぼ同様となっており、同様の工程については、図中で第二実施形態と同一符号を付し、詳細な説明は省略する。
【００９９】
図２１に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第二実施形態とほぼ同様としてある。
次に、第三のハーフトーンマスク７２ｄを用いた処理について、図面を参照して説明する。  
【０１００】
（第三のハーフトーンマスクを用いた処理）
図２２は、本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は反射金属層成膜／金属層保護用酸化物透明導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層保護用酸化物透明導電体層２６上に、Ａｌを膜厚約１２０ｎｍに積層し、Ａｌからなる反射金属層６０ａを形成する。すなわち、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する。
【０１０１】
続いて、反射金属層６０ａ上に、酸化インジウム−酸化亜鉛（一般的に、ＩＺＯと呼称される。Ｉｎ２Ｏ３：ＺｎＯ＝９０：１０ｗｔ％）からなるスパッタリングターゲットを用い、所定の酸素：アルゴン比（約１：９９Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約５０ｎｍの金属層保護用酸化物透明導電体層６９を形成する。この条件では、金属薄膜保護用酸化物導電層６９は、非晶質膜として得られる。このようにすると、混酸を用いて、反射金属層６０ａとともに一括エッチングすることが可能となるので、生産効率を向上させることができる。
【０１０２】
続いて、グロー放電ＣＶＤ（化学蒸着）法により、金属層保護用酸化物透明導電体層６９上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜７０ｂを膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１０３】
次に、同図（ａ）に示すように、保護用絶縁膜７０ｂ上に、第三のレジスト７１ｄが塗布され、第三のハーフトーンマスク７２ｄ及びハーフトーン露光によって、第三のレジスト７１ｄを所定の形状に形成する（ステップＳ７ｄ）。すなわち、第三のレジスト７１ｄは、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１ｄによって、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。
【０１０４】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｂをドライエッチングし、さらに、第三のレジスト７１ｂ及びエッチング液（混酸）により、金属層保護用酸化物透明導電体層６９及び反射金属層６０ａを一括エッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ｄ）。
【０１０５】
図２３は、本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１ｄをアッシングし、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に、第三のレジスト７１ｂを再形成する（ステップＳ９ｄ）。
【０１０６】
次に、同図（ｂ）に示すように、第五のエッチングとして、再形成された第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｂをドライエッチングし、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ｄ）。続いて、再形成された第三のレジスト７１ｂをアッシングすると、図２４に示すように、ガラス基板１０上に、ドレイン電極６４及びドレイン配線６６上に積層された保護用絶縁膜７０ｂが露出する。図２３（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図２４におけるＨｄ−Ｈｄ断面を示しており、ドレイン配線パッド６８はＩｄ−Ｉｄ断面を示しており、ゲート配線パッド２５はＪｄ−Ｊｄ断面を示している。
【０１０７】
このように、本実施形態の反射型ＴＦＴ基板１ｄの製造方法によれば、反射型ＴＦＴ基板の製造方法の第二実施形態とほぼ同様の効果を有するとともに、反射金属層６０ａの腐蝕を防ぐことができ、耐久性を向上させることができる。また、反射金属層６０ａの変色などを防止でき、反射金属層６０ａの反射率が低下するといった不具合を防止することができる。さらに、本実施形態では、ソース電極６３及びソース配線６５の上に保護用絶縁膜７０ｂを形成せず、ソース電極６３及びソース配線６５を露出させているので、ソース電極６３及びソース配線６５の上面も反射層として機能し、反射する光量を増大させることができ、輝度を向上させることができる。
なお、本実施形態において形成した金属層保護用酸化物透明導電体層６９は、上述した反射型ＴＦＴ基板の製造方法の第一実施形態及び第三実施形態においても、成形することができ、本実施形態と同様の効果を発揮することができる。
【０１０８】
［反射型ＴＦＴ基板の製造方法における第五実施形態］
図２５は、本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１９＋２１に対応している。
同図に示す本実施形態にかかる反射型ＴＦＴ基板１ｅの製造方法は、上述した反射型ＴＦＴ基板１ｄの製造方法における第四実施形態と比べて、ｎ型酸化物半導体層４０と反射金属層６０ａの間に、酸化物透明導電体層６０を積層する点（ステップＳ７ｅ）が相違する。
したがって、その他の工程は、反射型ＴＦＴ基板１ｄの製造方法における第四実施形態とほぼ同様となっており、同様の工程については、図中で第四実施形態と同一符号を付し、詳細な説明は省略する。
【０１０９】
図２５に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第四実施形態とほぼ同様としてある。
次に、第三のハーフトーンマスク７２ｄを用いた処理について、図面を参照して説明する。  
【０１１０】
（第三のハーフトーンマスクを用いた処理）
図２６は、本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／金属層保護用酸化物透明導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層保護用酸化物透明導電体層２６上に、酸化インジウム−酸化亜鉛（一般的に、ＩＺＯと呼称される。Ｉｎ２Ｏ３：ＺｎＯ＝９０：１０ｗｔ％）からなるスパッタリングターゲットを用い、所定の酸素：アルゴン比（約１：９９Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約５０ｎｍの酸化物透明導電体層６０を形成する。この条件では、金属薄膜保護用酸化物導電層６９は、非晶質膜として得られる。このようにすると、混酸を用いて、金属層保護用酸化物透明導電体層６９及び反射金属層６０ｅとともに一括エッチングすることが可能となるので、生産効率を向上させることができる。
【０１１１】
次に、ｎ型酸化物半導体層６０上に、ＭｏとＡｌをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約５０ｎｍ、２５０ｎｍに積層し、反射金属層６０ｅを形成する。すなわち、反射金属層６０ｅは、図示してないが、Ｍｏ薄膜層とＡｌ薄膜層とからなっており、まず、Ｍｏターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ｍｏ薄膜層を形成する。続いて、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する。
【０１１２】
続いて、反射金属層６０ｅ上に、酸化インジウム−酸化亜鉛（一般的に、ＩＺＯと呼称される。Ｉｎ２Ｏ３：ＺｎＯ＝９０：１０ｗｔ％）からなるスパッタリングターゲットを用い、所定の酸素：アルゴン比（約１：９９Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約５０ｎｍの金属層保護用酸化物透明導電体層６９を形成する。
【０１１３】
続いて、グロー放電ＣＶＤ（化学蒸着）法により、金属層保護用酸化物透明導電体層６９上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜７０ｂを膜厚約１００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１１４】
次に、同図（ａ）に示すように、保護用絶縁膜７０ｂ上に、第三のレジスト７１ｄが塗布され、第三のハーフトーンマスク７２ｄ及びハーフトーン露光によって、第三のレジスト７１ｄを所定の形状に形成する（ステップＳ７ｅ）。すなわち、第三のレジスト７１ｄは、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１ｄによって、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。
【０１１５】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｂをドライエッチングし、さらに、第三のレジスト７１ｂ及びエッチング液（混酸）により、金属層保護用酸化物透明導電体層６９、反射金属層６０ａ及び酸化物透明導電体層６０を一括エッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ｅ）。
【０１１６】
図２７は、本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１ｄをアッシングし、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に、第三のレジスト７１ｂを再形成する（ステップＳ９ｅ）。
【０１１７】
次に、同図（ｂ）に示すように、第五のエッチングとして、再形成された第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、露出した保護用絶縁膜７０ｂをドライエッチングし、ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ｅ）。続いて、再形成された第三のレジスト７１ｂをアッシングすると、図２８に示すように、ガラス基板１０上に、ドレイン電極６４及びドレイン配線６６上に積層された保護用絶縁膜７０ｂが露出する。図２７（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図２４におけるＨｅ−Ｈｅ断面を示しており、ドレイン配線パッド６８はＩｅ−Ｉｅ断面を示しており、ゲート配線パッド２５はＪｅ−Ｊｅ断面を示している。
【０１１８】
このように、本実施形態の反射型ＴＦＴ基板１ｅの製造方法によれば、反射型ＴＦＴ基板の製造方法の第四実施形態とほぼ同様の効果を有するとともに、ＴＦＴのスイッチング速度を高速化させることができ、さらに、ＴＦＴの耐久性を向上させることができる。
なお、本実施形態において形成した酸化物透明導電体層６０は、上述した反射型ＴＦＴ基板の製造方法の第一実施形態及び第三実施形態においても、成形することができ、本実施形態と同様の効果を発揮することができる。
【０１１９】
［ＴＦＴ基板における第一実施形態］
次に、本発明のＴＦＴ基板１の実施形態について説明する。
第一実施形態にかかるＴＦＴ基板１は、図６（ｂ）及び図７に示すように、ガラス基板１０と、ガラス基板１０上に形成されたゲート電極２３及びゲート配線２４と、このゲート電極２３及びゲート配線２４の上方に形成され、ゲート電極２３及びゲート配線２４の上面を絶縁するゲート絶縁膜３０と、ゲート電極２３の上方であって、かつ、ゲート絶縁膜３０の上方に形成されたｎ型酸化物半導体層４０と、ゲート電極２３及びゲート配線２４の側方、並びに、ｎ型酸化物半導体層４０の上方及び側方に形成され、ゲート電極２３及びゲート配線２４の側面、並びに、ｎ型酸化物半導体層４０を絶縁し、さらに、ｎ型酸化物半導体層４０のチャンネル部４４によって隔てらた位置に、それぞれソース電極用開口部６３１及びドレイン電極用開口部６４１が形成された層間絶縁膜５０と、ソース電極用開口部６３１に形成されたソース電極６３と、ドレイン電極用開口部６４１に形成されたドレイン電極６４とを備えている。
【０１２０】
また、ＴＦＴ基板１は、ソース電極６３及びドレイン電極６４となる導電体層として、同一の酸化物透明導電体層６０が形成され、この酸化物透明導電体層６０は、少なくとも画素電極６７を兼ねる構成としてある。なお、本実施形態では、導電体層として酸化物透明導電体層６０を用いたが、これに限定されるものではなく、たとえば、金属からなる導電体層を用いてもよく、このようにすると、長期間にわたり安定に作動することができ、また、歩留まりが改善されるとともに、製造原価のコストダウンを図るの可能な反射型ＴＦＴ基板を提供すことができる。
さらに、ＴＦＴ基板１は、酸化物層として、ｎ型酸化物半導体層４０を使用しており、ＴＦＴの活性層としてｎ型酸化物半導体層４０を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
【０１２１】
また、ＴＦＴ基板１は、ｎ型酸化物半導体層４０が、チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置に形成された構成としてある。このようにすると、通常、ｎ型酸化物半導体層４０が、所定の位置にのみ形成されることとなるので、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。
【０１２２】
このように、本実施形態のＴＦＴ基板１によれば、チャンネル部４４となるｎ型酸化物半導体層４０が、層間絶縁膜５０により保護されるので、長期間にわたり安定に作動することができる。また、チャンネル部４４，ドレイン電極６４及びソース電極６３が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。さらに、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
【０１２３】
なお、ＴＦＴ基板１は、様々な応用例を有しており、たとえば、図９（ｂ）及び図１０に示すように、ガラス基板１０の上方が保護用絶縁膜７０によって覆われ、かつ、保護用絶縁膜７０が、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５に対応する位置に開口部を有する構成としてもよい。このようにすると、ＴＦＴ基板１´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１´を提供することができる。
なお、本実施形態では、ガラス基板１０上に、金属層２０，ゲート絶縁膜３０及びｎ型酸化物半導体層４０が積層され、さらに、層間絶縁膜５０及び酸化物透明導電体層６０が積層された構成としてあるが、これに限定されるものではなく、たとえば、各層間に（たとえば、本実施形態の機能や効果を損なわない、あるいは、他の機能や効果などを補助する）他の層を介して積層される構成としてもよい。このことは、後述する実施形態についても同様である。
【０１２４】
［反射型ＴＦＴ基板における第一実施形態］
次に、本発明の反射型ＴＦＴ基板１ａの第一実施形態について説明する。
第一実施形態にかかる反射型ＴＦＴ基板１ａは、図１２（ｂ）及び図１３に示すように、ガラス基板１０と、ガラス基板１０上に形成され、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３の上方であって、かつ、ゲート絶縁膜３０の上方に形成された酸化物層としてのｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４４によって隔てられて形成された反射金属層６０ａと、ｎ型酸化物半導体層４０のチャンネル部４４上に形成され、チャンネル部４４を保護するチャンネルガード５００とを備えている。
このチャンネルガード５００は、一対の開口部６３１，６４１が形成された層間絶縁膜５０からなり、開口部６３１，６４１に、反射金属層６０ａを有するソース電極６３及びドレイン電極６４が形成される。
このようにすると、チャンネル部４４のｎ型酸化物半導体層４０の上部が、チャンネルガード５００により保護されるので、長期間にわたり安定に作動する。また、チャンネルガード５００，チャンネル部４４，ドレイン電極６４及びソース電極６３が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
【０１２５】
また、好ましくは、反射金属層６０ａが、アルミニウム，銀若しくは金からなる薄膜、又は、アルミニウム，銀若しくは金を含む合金層からなる構成とするとよい。このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。
【０１２６】
また、反射型ＴＦＴ基板１ａは、チャンネルガード５００が層間絶縁膜５０からなり、層間絶縁膜５０の一対の開口部６４１，６３１に、ドレイン電極６４及びソース電極６３がそれぞれ形成されている。このようにすると、チャンネル部４４，ドレイン電極６４及びソース電極６３が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
【０１２７】
また、反射型ＴＦＴ基板１ａは、反射金属層６０ａが、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７を兼ねており、上述したように、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７が効率よく製造される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、反射型ＴＦＴ基板１ａは、酸化物層をｎ型酸化物半導体層４０としてある。これにより、ＴＦＴの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ｎ型酸化物半導体層４０のエネルギーギャップが、３．０ｅＶ以上としてあるので、光による誤動作を防止することができる。
【０１２８】
また、反射型ＴＦＴ基板１ａは、ｎ型酸化物半導体層４０が、チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置にのみ形成されており、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。
【０１２９】
また、反射型ＴＦＴ基板１ａは、ゲート電極２３及びゲート配線２４が金属層２０及び金属層保護用酸化物透明導電体層２６とからなっており、金属層２０の腐蝕を防ぐとともに、耐久性を向上させることができる。このようにすると、ゲート配線パッド２５用の開口部２５１を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。
【０１３０】
このように、本実施形態の反射型ＴＦＴ基板１ａによれば、チャンネルガード５００によりチャンネル部４４のｎ型酸化物半導体層４０の上部が保護されるので、長期間にわたり安定に作動する。また、チャンネルガード５００，チャンネル部４４，ドレイン電極６４及びソース電極６３が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
【０１３１】
［反射型ＴＦＴ基板における第二実施形態］
次に、本発明の反射型ＴＦＴ基板１ｂの第二実施形態について説明する。
第二実施形態にかかる反射型ＴＦＴ基板１ｂは、第一実施形態の反射型ＴＦＴ基板１ａと比べると、図１６（ｂ）及び図１７に示すように、ソース電極６３、ソース配線６５、ドレイン電極６４及びドレイン配線６６の上面を覆う保護用絶縁膜７０ｂを備え、保護用絶縁膜７０ｂが、画素電極６７、ドレイン配線パッド６８及びゲート配線パッド２５の上方にそれぞれ開口部を有する点が相違する。なお、その他の構成は、ほぼ反射型ＴＦＴ基板１ａと同様としてある。
【０１３２】
このように、本実施形態の反射型ＴＦＴ基板１ｂによれば、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の上部を保護用絶縁膜７０ｂで覆うことにより、ＴＦＴの動作安定性を向上させることができる。
また、本実施形態では、ソース電極６３及びソース配線６５の上に、保護用絶縁膜７０ｂを形成しているが、この保護用絶縁膜７０ｂを形成しない構成としてもよい。このようにすると、ソース電極６３及びソース配線６５の上面も反射層として機能するので、反射する光量を増大させることができ、輝度を向上させることができる。
【０１３３】
［反射型ＴＦＴ基板における第三実施形態］
次に、本発明の反射型ＴＦＴ基板１ｃの第三実施形態について説明する。
第三実施形態にかかる反射型ＴＦＴ基板１ｃは、第一実施形態の反射型ＴＦＴ基板１ａと比べると、図１９（ｂ）及び図２０に示すように、ガラス基板１０の上方のほぼ全てが保護用絶縁膜７０ｃによって覆われ、かつ、保護用絶縁膜７０ｃが、ソース電極６３、ソース配線６５、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５に対応する位置に開口部を有する点が相違する。なお、その他の構成は、ほぼ反射型ＴＦＴ基板１ａと同様としてある。
【０１３４】
このように、本実施形態の反射型ＴＦＴ基板１ｃによれば、反射型ＴＦＴ基板１ｃ自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能な反射型ＴＦＴ基板１ｃを提供することができる。
なお、本発明の反射型ＴＦＴ基板は、上記実施形態の他に、様々な応用例を有しており、たとえば、図２３（ｂ）及び図２４に示す反射型ＴＦＴ基板１ｄは、反射金属層６０ａの上に、反射金属層６０ａを保護する金属層保護用酸化物透明導電体層６９を備えている。このようにすると、反射金属層６０ａの変色などを防止でき、反射金属層６０ａの反射率が低下するといった不具合を防止することができる。さらに、透明としてあるので、光の透過量が減少しないので、輝度の優れた表示装置を提供することができる。
また、応用例の一つとして、たとえば、図２７（ｂ）及び図２８に示す反射型ＴＦＴ基板１ｅは、ｎ型酸化物半導体層４０と反射金属層６０ａの間に、酸化物透明導電体層６０を備えている。このようにすると、ＴＦＴのスイッチング速度が高速化するとともに、ＴＦＴの耐久性を向上させることができる。
【０１３５】
以上、本発明のＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法について、好ましい実施形態を示して説明したが、本発明に係るＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
【産業上の利用可能性】
【０１３６】
本発明のＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法は、ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置に使用されるＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法に限定されるものではなく、たとえば、ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置以外の表示装置、あるいは、他の用途に使用されるＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法としても、本発明を適用することが可能である。
【図面の簡単な説明】
【０１３７】
【図１】本発明の第一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図２】本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／ゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。
【図３】本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、第一のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図４】本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）は層間絶縁膜成膜／第二のレジスト塗布／露光／現像された断面図を、（ｂ）は第三のエッチングされた断面図を、（ｃ）は第二のレジスト剥離された断面図を示している。
【図５】本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、第二のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図６】本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
【図７】本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図８】本発明の第一実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。
【図９】本発明の第一実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。
【図１０】本発明の第一実施形態にかかるＴＦＴ基板の製造方法の応用例において、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図１１】本発明の第一実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図１２】本発明の第一実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
【図１３】本発明の第一実施形態にかかる反射型ＴＦＴ基板の製造方法において、第三のレジストが剥離された後の反射型ＴＦＴ基板の要部の概略平面図を示している。
【図１４】本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図１５】本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は反射金属層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
【図１６】本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
【図１７】本発明の第二実施形態にかかる反射型ＴＦＴ基板の製造方法において、第三のレジストが剥離された後の反射型ＴＦＴ基板の要部の概略平面図を示している。
【図１８】本発明の第三実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図１９】本発明の第三実施形態にかかる反射型ＴＦＴ基板の製造方法の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。
【図２０】本発明の第三実施形態にかかる反射型ＴＦＴ基板の製造方法において、第四のレジストが剥離された後の反射型ＴＦＴ基板の要部の概略平面図を示している。
【図２１】本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図２２】本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は反射金属層成膜／金属層保護用酸化物透明導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
【図２３】本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
【図２４】本発明の第四実施形態にかかる反射型ＴＦＴ基板の製造方法において、第三のレジストが剥離された後の反射型ＴＦＴ基板の要部の概略平面図を示している。
【図２５】本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図２６】本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／金属層保護用酸化物透明導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
【図２７】本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
【図２８】本発明の第五実施形態にかかる反射型ＴＦＴ基板の製造方法において、第三のレジストが剥離された後の反射型ＴＦＴ基板の要部の概略平面図を示している。
【図２９】従来例にかかるＴＦＴ基板の製造方法を説明するための概略図であり、（ａ）はゲート電極が形成された断面図を、（ｂ）はエッチストッパーが形成された断面図を、（ｃ）はソース電極及びドレイン電極が形成された断面図を、（ｄ）は層間絶縁膜が形成された断面図を、（ｅ）は透明電極が形成された断面図を示している。
【符号の説明】
【０１３８】
１，１´  ＴＦＴ基板
１ａ，１ｂ，１ｃ，１ｄ，１ｅ  反射型ＴＦＴ基板
１０  ガラス基板
２０  金属層
２５  ゲート配線パッド
２６  金属層保護用酸化物透明導電体層
３０  ゲート絶縁膜
４０  ｎ型酸化物半導体層
４１  第一のレジスト
４２  第一のハーフトーンマスク
４４  チャンネル部
５０  層間絶縁膜
５１  第二のレジスト
５２  第二のマスク
６０  酸化物透明導電体層
６０ａ  反射金属層
６１，６１ａ´  第三のレジスト
６２，６２ａ´  第三のマスク
６３  ソース電極
６４  ドレイン電極
６５  ソース配線
６６  ドレイン配線
６７  画素電極
６８ドレイン配線パッド
６９  金属層保護用酸化物透明導電体層
７０，７０ｂ，７０ｃ  保護用絶縁膜
７１，７１ｃ  第四のレジスト
７１ｂ，７１ｄ  第三のレジスト
７２，７２ｃ  第四のマスク
７２ｂ，７２ｄ  第三のハーフトーンマスク
２１０  ガラス基板
２１２  ゲート電極
２１３  ゲート絶縁膜
２１４  α−Ｓｉ：Ｈ（ｉ）膜
２１５  エッチストッパー
２１６  α−Ｓｉ：Ｈ（ｎ）膜
２１７ａ  ソース電極
２１７ｂ  ドレイン電極
２１８  層間絶縁膜
２１８ａ  開口部
２１９  透明電極
２５０  ゲート配線パッド部
２５１，６３１，６４１  開口部
７２１ｂ，７２１ｄ  ハーフトーンマスク部
【図１】
2007258675.tif 000003
【図２】
2007258675.tif 000004
【図３】
2007258675.tif 000005
【図４】
2007258675.tif 000006
【図５】
2007258675.tif 000007
【図６】
2007258675.tif 000008
【図７】
2007258675.tif 000009
【図８】
2007258675.tif 000010
【図９】
2007258675.tif 000011
【図１０】
2007258675.tif 000012
【図１１】
2007258675.tif 000013
【図１２】
2007258675.tif 000014
【図１３】
2007258675.tif 000015
【図１４】
2007258675.tif 000016
【図１５】
2007258675.tif 000017
【図１６】
2007258675.tif 000018
【図１７】
2007258675.tif 000019
【図１８】
2007258675.tif 000020
【図１９】
2007258675.tif 000021
【図２０】
2007258675.tif 000022
【図２１】
2007258675.tif 000023
【図２２】
2007258675.tif 000024
【図２３】
2007258675.tif 000025
【図２４】
2007258675.tif 000026
【図２５】
2007258675.tif 000027
【図２６】
2007258675.tif 000028
【図２７】
2007258675.tif 000029
【図２８】
2007258675.tif 000030
【図２９】
2007258675.tif 000031