(57)【要約】【課題】限られた配線スペースを有効に活用してアナログ映像信号のサンプリングにおける安定性を向上させる。【解決手段】ソースドライバ回路はアナログ映像信号を画素階調として順次サンプリングして複数のサンプル値を並列的に保持するサンプルホールド回路２２と、このサンプルホールド回路２２に保持された複数のサンプル値をそれぞれ表示パネルに適合する画素電圧に増幅して複数のソース線Ｘに出力する出力バッファ回路２３とを備える。特に、サンプルホールド回路２２は出力バッファ回路２３から独立に設けられる接地端子ＡＶＳＳ２に接続されこの接地端子ＡＶＳＳ２の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタＳＣを含む。【選択図】図３
2007114556.tif 000002
【特許請求の範囲】
【請求項１】
アナログ映像信号を画素階調として順次サンプリングして複数のサンプル値を並列的に保持するサンプルホールド回路と、前記サンプルホールド回路に保持された複数のサンプル値をそれぞれ表示パネルに適合する画素電圧に増幅して複数のソース線に出力する出力バッファ回路とを備え、前記サンプルホールド回路は出力バッファ回路から独立に設けられる接地端子に接続されこの接地端子の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタを含むことを特徴とするソースドライバ回路。
【請求項２】
前記サンプルホールド回路および出力バッファ回路は集積回路チップとして前記表示パネルのガラス基板上にマウントされることを特徴とする請求項１に記載のソースドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に表示パネル上に集積回路（ＩＣ）チップとしてマウントされるソースドライバ回路に関する。
【背景技術】
【０００２】
液晶表示パネル等の表示パネルは、パーソナルコンピュータ、情報携帯端末、テレビジョン受像機、あるいはカーナビゲーションシステム等において画像を表示するために広く利用されている。
【０００３】
一般に液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造を有する。アクティブマトリクス型の液晶表示パネルでは、アレイ基板がマトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のソース線、複数の画素電極の列に沿って配置される複数のゲート線、および各々対応ゲート線を介して駆動され対応ソース線を対応画素電極に接続する薄膜トランジスタ等からなる複数の画素スイッチング素子を有し、対向基板がアレイ基板側に設けられた複数の画素電極に対向する共通電極およびカラーフィルタを有する。複数の画素電極および共通電極は液晶層に隣接した一対の配向膜により全体的に覆われ、アレイ基板および対向基板は液晶層とは反対表面に貼り付けられる一対の偏光板で覆われる。画素電極および共通電極はこれら電極間に配置される液晶層の画素領域と共に液晶画素を構成し、画素領域内の液晶分子配列を画素電極および共通電極間の電界によって制御する。
【０００４】
例えばテレビジョン受像機では、ＴＶチューナがテレビ放送等を受信してアナログ映像信号を同期信号と一緒に出力する。このアナログ映像信号は液晶表示パネルのソースドライバに供給される。ソースドライバはこのアナログ映像信号を同期信号に同期して順次サンプリングし、１ライン（行）の液晶画素に対するサンプル結果に対応して複数のソース線をそれぞれ駆動する。
【０００５】
図４はＣＯＧ（Chip On Glass）技術によって液晶表示パネルにマウントされる従来のソースドライバの一部を示す。このソースドライバでは、サンプルホールド回路が外部から供給される１ライン分のアナログ映像信号VIDEOを順次サンプリングし、これらサンプル値を出力バッファ回路に並列的に出力する。出力バッファ回路はこれらサンプル値を液晶表示パネルに適合する画素電圧に増幅して複数のソース線Ｘ１，Ｘ２，Ｘ３，…に出力する。
【０００６】
ところで、サンプルホールド回路および出力バッファ回路は、図３に示すようにアナログ電源端子AVDDおよびアナログ接地端子AVSSに共通に接続され、これら端子AVDD，AVSS間に得られる電源電圧で動作する。ソースドライバがＩＣチップとしてアレイ基板上にマウントされる場合には、電源配線において配線抵抗を十分低くできるような広い配線幅を確保することが難しい。通常、出力バッファ回路には比較的大きな電流が流れるため、電源配線での電圧降下がサンプルホールド回路に影響を与えることになる。
【０００７】
このような電源配線での電圧降下の影響を低減する方策として、従来、サンプルホールド回路および出力バッファ回路の電源を独立させることが提案されている（特許文献１を参照）。
【特許文献１】特開平８−１０１３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１の方策では、サンプルホールド回路およびサンプルホールド回路用電源間の電源配線が冗長的になり、限られた配線スペースを有効に活用できない。
【０００９】
本発明はこのような問題点に鑑みてなされたものであり、限られた配線スペースを有効に活用してアナログ映像信号のサンプリングにおける安定性を向上させることができるソースドライバ回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、アナログ映像信号を画素階調として順次サンプリングして複数のサンプル値を並列的に保持するサンプルホールド回路と、このサンプルホールド回路に保持された複数のサンプル値をそれぞれ表示パネルに適合する画素電圧に増幅して複数のソース線に出力する出力バッファ回路とを備え、サンプルホールド回路は出力バッファ回路から独立に設けられる接地端子に接続されこの接地端子の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタを含むソースドライバ回路が提供される。
【発明の効果】
【００１１】
このソースドライバ回路では、キャパシタが出力バッファ回路に対して独立に設けられる接地端子の電位を基準にしてアナログ映像信号の電圧レベルに充電される。この接地端子の電位は出力バッファ回路に流れる電流に起因して変動することがない。この場合、サンプルホールド回路および出力バッファ回路が接地端子以外の電源端子に対する電源配線を出力バッファ回路と共用することができるため、限られた配線スペースを有効に活用してアナログ映像信号のサンプリングにおける安定性を向上させることがきる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。図１はこの液晶表示装置１の回路構成を概略的に示す。液晶表示装置１は、複数の液晶画素ＰＸを有する液晶表示パネルＤＰ、および液晶表示パネルＤＰを制御する制御ユニットＣＮＴを備える。液晶表示パネルＤＰはアレイ基板２および対向基板３間に液晶層４を挟持した構造である。
【００１３】
アレイ基板２は、例えばガラス等の透明絶縁基板上にマトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数の画素電極ＰＥの列に沿って配置される複数のソース線Ｘ（Ｘ１〜Ｘｎ）、これらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置される画素スイッチング素子Ｗ、および複数のゲート線Ｙを順次駆動するゲートドライバ１０、および各ゲート線Ｙが駆動される間に複数のソース線Ｘを駆動するソースドライバ２０を有する。各画素スイッチング素子Ｗは例えばゲートが１本のゲート線Ｙに接続され、ソースおよびドレインパスが１本のソース線Ｘおよび１個の画素電極ＰＥ間にそれぞれ接続されるポリシリコン薄膜トランジスタからなる。尚、ゲートドライバ１０は画素スイッチング素子Ｗと同一工程で同時に形成されるポリシリコン薄膜トランジスタを用いて構成される。また、ソースドライバ２０はＣＯＧ（Chip On Glass）技術によりアレイ基板２にマウントされた集積回路（ＩＣ）チップである。
【００１４】
対向基板３は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、画素電極ＰＥおよび共通電極ＣＥ間に配置される液晶層４の画素領域と共に液晶画素ＰＸを構成する。また、全ての画素ＰＸは補助容量Ｃｓを有する。これら補助容量Ｃｓはアレイ基板２側において複数行の画素電極ＰＥにそれぞれ容量結合した複数の補助容量線を共通電極ＣＥに電気的に接続することにより得られる。液晶画素ＰＸの透過率は画素電極ＰＥに供給される画素電圧および共通電極ＣＥに供給されるコモン電圧との差電圧として液晶層４に印加される駆動電圧により制御される。
【００１５】
制御ユニットＣＮＴはコントローラ５および電源回路６を含む。コントローラ５はＴＶチューナＴＵ等から同期信号と一緒に供給されるアナログ映像信号VIDEOを画像として液晶表示パネルＤＰに表示させるために電源回路６、ゲートドライバ１０、ソースドライバ２０を制御する。電源回路６は対向基板３上の共通電極ＣＥに供給されるコモン電圧Ｖcomに加えて、コントローラ５、ゲートドライバ１０、およびソースドライバ２０に必要とされる電源電圧を発生する。
【００１６】
コントローラ５は、１垂直走査期間毎に順次複数のゲート線Ｙを選択するための制御信号ＣＴＹおよび、１水平走査期間（１Ｈ）毎に映像信号VIDEOに含まれる１行（ライン）の画素ＰＸに対するアナログ映像信号DATAを複数のソース線Ｘにそれぞれ割り当てるための制御信号ＣＴＸ等を発生する。制御信号ＣＴＹは１垂直走査期間（１Ｖ）毎に発生されるパルスである垂直スタート信号、および１垂直走査期間においてゲート線数分発生されるパルスである垂直クロック信号を含む。ここで、制御信号ＣＴＸは１水平走査期間（１Ｈ）毎に発生されるパルスである水平スタート信号ＳＴＨ、各水平走査期間においてソース線数分発生されるパルスである水平クロック信号ＣＫＨ、１ラインの画素ＰＸに対する映像信号DATAに対応してソース線Ｘ１〜Ｘｎを駆動するために１水平走査期間（１Ｈ）毎にスタート信号ＳＴＨから所定時間遅れて発生されるパルスであるストローブ信号ＳＴＢ、および１水平走査期間毎および１垂直走査期間毎にコモン電圧Ｖcomに対して画素電圧の極性を設定するための極性信号ＰＯＬを含む。制御信号ＣＴＹはコントローラ５からゲートドライバ１０に供給され、制御信号ＣＴＸは映像信号DATAと共にコントローラ５からソースドライバ２０に供給される。
【００１７】
ゲートドライバ１０は制御信号ＣＴＹの制御により複数のゲート線Ｙを順次選択し、画素スイッチング素子Ｗを導通させる走査信号を選択ゲート線Ｙに供給する。
【００１８】
図２は図１に示すソースドライバ２０の構成を概略的に示す。ソースドライバ２０は、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに同期してシフトし、これをアナログ映像信号VIDEOのサンプルタイミング信号として出力するシフトレジスタ２１、シフトレジスタ２１のタイミング制御により１ラインの画素ＰＸに対するアナログ映像信号DATAを順次サンプリングして複数のサンプル値を並列的に保持するサンプルホールド回路２２と、このサンプルホールド回路２２に保持された複数のサンプル値をそれぞれ液晶表示パネルＤＰに適合する画素電圧に増幅して複数のソース線Ｘに出力する出力バッファ回路２３とを含む。出力バッファ回路２３には、複数の出力バッファ２３’がソース線Ｘ１〜Ｘｎについて設けられる。シフトレジスタ２１は電源回路６からアレイ基板２上に設けられる電源配線を介してデジタル電源端子ＤＶＤＤおよびデジタル接地端子ＤＶＳＳに供給される電源電圧により動作する。出力バッファ回路２３は電源回路６からアレイ基板２上に設けられる電源配線を介してアナログ電源端子ＡＶＤＤおよびアナログ接地端子ＡＶＳＳに供給される電源電圧により動作する。さらに、サンプルホールド回路２２は電源回路６からアレイ基板２上に設けられる電源配線を介してアナログ電源端子ＡＶＤＤおよびアナログ接地端子ＡＶＳＳ２に供給される電源電圧により動作する。ここで、アナログ電源端子ＡＶＤＤは出力バッファ回路２３およびサンプルホールド回路２２について共通に設けられ、アナログ接地端子ＡＶＳＳ，ＡＶＳＳ２は出力バッファ回路２３およびサンプルホールド回路２２について独立に設けられて互いに電気的に分離されている。
【００１９】
図３はサンプルホールド回路２２の構成例を示す。サンプルホールド回路２２には、アナログスイッチＡＳＷ１，アナログスイッチＡＳＷ２，キャパシタＳＣ，レベル反転回路ＲＶがソース線Ｘ１〜Ｘｎの各々について設けられている。アナログスイッチＡＳＷ１は映像信号VIDEOが供給される信号配線とキャパシタＳＣ間に接続され、シフトレジスタ２１からのサンプルタイミング信号に応答して映像信号VIDEOをキャパシタＳＣに出力する。キャパシタＳＣはアナログスイッチＡＳＷ１およびアナログ接地端子ＡＶＳＳ２間に接続され、アナログスイッチＡＳＷ１が導通状態にあるときに映像信号VIDEOの電圧レベルに充電され、アナログスイッチＡＳＷ１が非導通状態にあるときに充電により得られた電圧レベルをサンプル値として保持する。このサンプル値はキャパシタＳＣからレベル反転回路ＲＶに出力される。レベル反転回路ＲＶはアナログ電源端子ＡＶＤＤおよびアナログ接地端子ＡＶＳＳ２に供給される電源電圧により動作する。具体的には、コントローラ５からの極性信号ＰＯＬが正極性である場合にサンプル値をレベル反転せずにアナログスイッチＡＳＷ２に出力し、コントローラ５からの極性信号ＰＯＬが逆極性である場合にサンプル値をレベル反転してアナログスイッチＡＳＷ２に出力する。アナログスイッチＡＳＷ２はレベル反転回路ＲＶおよびソース線Ｘ間に接続され、ストローブ信号ＳＴＢに応答してレベル反転回路ＲＶからのサンプル値を出力バッファ回路２３の対応出力バッファ２３’に出力する。
【００２０】
本実施形態では、大きな電流がソース線Ｘを駆動するためにアレイ基板２上の電源配線、および接地端子ＡＶＳＳを介して出力バッファ２３’に流れると、接地端子ＡＶＳＳの電位は電源配線の配線抵抗での電圧降下により変動するが、キャパシタＳＣが出力バッファ回路２３の接地端子ＡＶＳＳから電気的に分離された接地端子ＡＶＳＳ２の電位を基準にしてアナログ映像信号VIDEOの電圧レベルに充電される。このため、接地端子ＡＶＳＳ２の電位が出力バッファ回路２３に流れる電流に起因して変動することが避けられる。この場合、サンプルホールド回路２２および出力バッファ回路２３が接地端子ＡＶＳＳ，ＡＶＳＳ２以外の電源端子ＡＶＤＤに対する電源配線を共用することができるため、限られた配線スペースを有効に活用してアナログ映像信号のサンプリングにおける安定性を向上させることがきる
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示すソースドライバの構成を概略的に示す図である。
【図３】図２に示すサンプルホールド回路の構成例を示す図である。
【図４】従来のソースドライバの一部を示す図である。
【符号の説明】
【００２２】
１…液晶表示装置、２…アレイ基板、３…対向基板、４…液晶層、５…コントローラ、６…電源回路、１０…ゲートドライバ、２０…ソースドライバ、２１…シフトレジスタ、２２…サンプルホールド回路、２３…出力バッファ回路、２３’…出力バッファ、ＰＥ…画素電極、ＣＥ…共通電極、ＰＸ…液晶画素、ＤＰ…液晶表示パネル、ＣＮＴ…制御ユニット、Ｘ…ソース線、Ｙ…ゲート線、Ｗ…画素スイッチング素子、ＡＳＷ１，ＡＳＷ２…アナログスイッチ、ＳＣ…キャパシタ、ＲＶ…レベル反転回路、ＡＶＤＤ…アナログ電源端子、ＡＶＳＳ，ＡＶＳＳ２…アナログ接地端子。
【図１】
2007114556.tif 000003
【図２】
2007114556.tif 000004
【図３】
2007114556.tif 000005
【図４】
2007114556.tif 000006