(57)【要約】【課題】システムＬＳＩのシステム検証からソフトウェアデバッグまでの検証を遠隔地から実施できること。【解決手段】システム検証装置１００は、ターゲットボード１０１に、スイッチ回路１１１の設定をプログラム実行により行うスイッチ制御用マイクロコンピュータ１１０を実装し、ターゲットボード１０１上のスイッチ制御を遠隔地の端末１０４からソフトウェアによって制御する。また、ターゲットボード１０１上のＦＰＧＡ１１２に対する回路データの変更と、ターゲットボード１０１と外部入出力装置１０３を接続する外部インターフェースの制御を、ネットワーク１０６を介して行えるようにする。また、システム検証実行時の入力データ及び、出力データは、ターゲットボード１０１に接続された外部入出力装置１０３により蓄積する。外部入出力装置１０３に対してもネットワーク１０６を介して、設定及び蓄積したデータの取得が可能である。【選択図】図２
2007122597.tif 000002
【特許請求の範囲】
【請求項１】
論理検証対象である論理回路又はハードウェアエミュレータと、
ターゲットボードと、
システム検証実行時の入力データ及び出力データを蓄積する外部入出力装置と、
機能シミュレーションの波形データを蓄積する記憶装置とがネットワークを介して接続されるシステム検証装置であって、
前記ターゲットボードは、
前記ターゲットボード上の制御を行うＦＰＧＡと、
スイッチ回路と、
前記スイッチ回路の設定をプログラム実行により行うスイッチ制御用マイクロコンピュータと
を備えることを特徴とするシステム検証装置。
【請求項２】
前記スイッチ制御用マイクロコンピュータは、前記ネットワークを介して転送される前記プログラムを実行することを特徴とする請求項１記載のシステム検証装置。
【請求項３】
前記ＦＰＧＡの回路データの変更を前記ネットワークを介して行うことを特徴とする請求項１記載のシステム検証装置。
【請求項４】
前記ターゲットボードと前記外部入出力装置との接続制御を前記ネットワークを介して行うことを特徴とする請求項１記載のシステム検証装置。
【請求項５】
前記外部入出力装置に対し前記ネットワークを介して、設定及び蓄積したデータの取得を行うことを特徴とする請求項１記載のシステム検証装置。
【請求項６】
前記システム制御用コンピュータと前記外部入出力装置とをネットワークを介して接続し、前記システム制御用コンピュータが、前記ネットワークを介して前記外部入出力装置を制御することを特徴とする請求項１記載のシステム検証装置。
【請求項７】
前記システム制御用コンピュータと前記記憶装置とをネットワークを介して接続し、前記システム制御用コンピュータが、前記ターゲットボードに実装、又は接続された前記論理回路又はハードウェアエミュレータに対して検証を実施し、データを取得することを特徴とする請求項１記載のシステム検証装置。
【請求項８】
前記論理回路又はハードウェアエミュレータの状態、前記スイッチ回路の設定状態、前記ＦＰＧＡの回路データのうち、少なくとも一つを動的に制御し、複数の機能シミュレーションを同時実行する制御手段を備えることを特徴とする請求項１記載のシステム検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムＬＳＩの検証において、システムＬＳＩ又は、システムＬＳＩデータをマッピングしたハードウェアエミュレータ、ターゲットボードを含むシステム検証装置に係り、特に、ネットワークを介して遠隔地からのシステム検証及び、多人数での同一システム上での検証を行うシステム検証装置に関する。
【背景技術】
【０００２】
マイクロプロセッサやメモリ、各種ＩＰ（Intellectual Property）などを組み合わせて構成されるシステムＬＳＩは、システム検証装置を用いて論理検証される。このシステム検証装置は、大規模なＬＳＩの論理検証を周辺回路を含めたシステムとして行うためのものであり、一般にシステム検証装置が高価である。また、個々のシステムに対して専用の環境を構築する期間を削減する等の理由から、複数の検証対象となるシステムに対応したターゲットボードを使用する技術や、遠隔地の端末と接続した環境に関する技術が公開されている（例えば、特許文献１参照）。
【０００３】
図５は、従来のシステム検証装置の構成を示すブロック図である。
【０００４】
図５において、システム検証装置１０は、ターゲットボード１１と、ハードウェアエミュレータ１２と、外部入出力装置１３とを接続した構成となっている。ターゲットボード１１は、スイッチ回路２０、ＦＰＧＡ（Field Programmable Gate Array）２１、外部インターフェース２２、検証対象接続インターフェース２３を備え、検証環境を構築する際には、スイッチ回路２０、ＦＰＧＡ２１、及び外部インターフェース２２を検証対象に応じて設定し、検証作業を行う。
【特許文献１】特開２００４−０３８３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながらこのような従来のシステム検証装置にあっては、以下のような問題があった。
【０００６】
複数の検証対象となるシステムＬＳＩに対応したシステム検証装置を使用した検証において、検証対象となるシステムＬＳＩ又は、機能を変更する際、ターゲットボード上のスイッチの設定と、ＦＰＧＡへのデータ書込みと、外部入出力装置の操作等の、人手による作業が必要であり、システム検証装置の使用に関して、物理的な制約があった。そのため使用者はシステム検証装置の近傍で作業を行う必要があった。すなわち、複数の端末からリモートアクセス可能なシステム検証環境であっても、検証対象となる論理回路又は、機能を変更する際、環境設定として手動で行う作業が必要であり、システム検証を実施する上で、遠隔地からの操作又は、制御が行えないという問題がある。
【０００７】
本発明は、上記に鑑みてなされたものであり、システムＬＳＩのシステム検証からソフトウェアデバッグまでの検証を遠隔地から実施できるシステム検証装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のシステム検証装置は、論理検証対象である論理回路又はハードウェアエミュレータと、ターゲットボードと、システム検証実行時の入力データ及び出力データを蓄積する外部入出力装置と、機能シミュレーションの波形データを蓄積する記憶装置とがネットワークを介して接続されるシステム検証装置であって、前記ターゲットボードは、前記ターゲットボード上の制御を行うＦＰＧＡと、スイッチ回路と、前記スイッチ回路の設定をプログラム実行により行うスイッチ制御用マイクロコンピュータとを備える構成を採る。
【発明の効果】
【０００９】
本発明によれば、遠隔地の端末から検証環境の制御と、検証作業が行えるため、検証資材を有効かつ効率的に使用することができる。また、環境設定の処理を自動化することで人手による設定ミスを防ぐことができる。さらに、複数の設計データをマッピング可能なハードウェアエミュレータを使用したシステム検証環境において、周辺環境を含めたマルチユーザでの使用が可能となり、エミュレータの使用効率を上げることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
図１は、本発明の一実施の形態に係るシステム検証装置の構成を示すブロック図である。
【００１２】
図１において、システム検証装置１００は、ターゲットボード１０１と、論理検証対象である論理回路又はハードウェアエミュレータ１０２と、システム検証実行時の入力データ及び出力データを蓄積する外部入出力装置１０３と、遠隔地の端末１０４と、機能シミュレーションの波形データを蓄積する波形データ用記憶装置１０５とを備えて構成される。遠隔地の端末１０４は、ネットワーク１０６を介してターゲットボード１０１、ハードウェアエミュレータ１０２、外部入出力装置１０３、波形データ用記憶装置１０５に接続され、これらを遠隔操作（制御）できる。
【００１３】
図２は、システム検証装置１００のターゲットボード１０１の詳細な構成を示すブロック図である。
【００１４】
図２において、ターゲットボード１０１は、スイッチ制御用マイクロコンピュータ１１０、スイッチ回路１１１、ターゲットボード１０１上の制御を行うＦＰＧＡ１１２、外部インターフェース１１３、検証対象接続インターフェース１１４、及びＬＡＮポート１１５を備えて構成される。
【００１５】
スイッチ制御用マイクロコンピュータ１１０は、スイッチ回路１１１の設定をプログラム実行により行う。
【００１６】
遠隔地の端末１０４は、ターゲットボード１０１上のＬＡＮポート１１５を介して、スイッチ制御用マイクロコンピュータ１１０と、ＦＰＧＡ１１２と、外部インターフェース１１３の制御を行う。スイッチ制御用マイクロコンピュータ１１０は、スイッチ回路１１１の制御をソフトウェアによって行う。ＦＰＧＡ１１２によってターゲットボード１０１上の信号を検証可能な形式に変更する。ＦＰＧＡ１１２の回路データは、検証対象となる論理回路又は、機能により、プログラムする必要がある。ＦＰＧＡ１１２の回路データのプログラムを遠隔地の端末１０４から行う。検証対象接続インターフェース１１４には、ハードウェアエミュレータ１０２又は実機が接続される。外部インターフェース１１３に、検証対象接続インターフェース１１４が接続され、検証対象の論理回路と外部入出力装置１０３とのデータ入出力を行う。
【００１７】
以下、上述のように構成されたシステム検証装置１００のデバッグ動作について説明する。
【００１８】
図３は、システム検証装置の検証処理の手順を示すフローチャートである。図中、Ｓはフローの各ステップを示す。
【００１９】
まず、ステップＳ１で遠隔地の端末１０４からターゲットボード１０１へアクセスを開始する。次いで、ステップＳ２でスイッチ制御用マイクロコンピュータ１１０に対して、プログラムを転送し、ステップＳ３でスイッチ設定プログラムを実行する。スイッチ制御用マイクロコンピュータ１１０は、プログラムに従い、スイッチ回路１１１に対して、設定を実行する。
【００２０】
ステップＳ４では、ＦＰＧＡ１１２の回路データを書込む。これにより、ＦＰＧＡ１１２は、検証対象となる論理回路の入出力信号に対して、適当な形式への変換を行う。次いで、ステップＳ５で外部インターフェース１１３の設定を行う。外部インターフェース１１３は、入出力信号を外部入出力装置１０３とのデータ入出力に対応した形式へ変換する。ここまでのステップは設定の組み合わせにミスが入らないように設定状態を記録し、自動化する。
【００２１】
ステップＳ６では、遠隔地の端末１０４から外部入出力装置１０３にネットワーク１０６を介してアクセスし、入力データの転送と、出力データの記録を行うソフトウェアを起動する。次いで、ステップＳ７で検証対象となるシステムＬＳＩが実行するプログラムを転送し、ステップＳ８で波形データ用記憶装置１０５を起動する。次いで、ステップＳ９でプログラムを実行し、ステップＳ１０で波形データ用記憶装置１０５を停止する。次いで、ステップＳ１１で期待値と結果を比較し、期待値と結果が一致していなければ、ステップＳ１３で波形データ用記憶装置１０５から内部信号の解析を行い、また外部入出力装置１０３の出力データから出力結果の解析を行い、デバッグする。デバッグ作業は、波形データ、出力データの解析により行う。
【００２２】
期待値と結果が一致していれば、ステップＳ１２で検証パターンの数を確認し、残りのパターンがあればスイッチ制御用マイクロコンピュータ１１０へスイッチ設定プログラムをロード（ステップＳ２）の工程へ戻り、次の検証パターンを実行する。残りがなければ検証作業を終了することができる。
【００２３】
図４は、システム検証装置１００をマルチユーザで使用した構成を示すブロック図である。図４において、遠隔地の端末２０１〜２０３は、スイッチ制御用マイクロコンピュータ１１０に転送するための設定プログラム２１１〜２１３と、ＦＰＧＡ１１２に書込むためのＦＰＧＡデータ２１４〜２１６をそれぞれ保持している。また、ハードウェアエミュレータ１０２には、検証対象となる回路データであるターゲットデザイン２２１〜２２３がマッピングされており、異なる内容の検証を行うことができる。遠隔地の端末２０１〜２０３は、それぞれ図３のフローチャートに従って検証を実施するが、遠隔地の端末２０１が検証を実行している間に、遠隔地の端末２０２又は２０３がターゲットボード１０１にアクセスした場合、その検証は実行待ち状態になり、遠隔地の端末２０１の検証が終了後に実行される。
【００２４】
以上のように、本実施の形態によれば、システム検証装置１００は、ターゲットボード１０１に、スイッチ回路１１１の設定をプログラム実行により行うスイッチ制御用マイクロコンピュータ１１０を実装し、ターゲットボード１０１上のスイッチ制御を遠隔地の端末１０４からソフトウェアによって制御する。また、ターゲットボード１０１上のＦＰＧＡ１１２に対する回路データの変更と、ターゲットボード１０１と外部入出力装置１０３を接続する外部インターフェース１１３の制御を、ネットワーク１０６を介して行えるようにする。また、システム検証実行時の入力データ及び、出力データは、ターゲットボード１０１に接続された外部入出力装置１０３により蓄積する。外部入出力装置１０３に対してもネットワーク１０６を介して、設定及び蓄積したデータの取得が可能である。これにより、システムＬＳＩのシステム検証からソフトウェアデバッグまでの検証を遠隔地の端末１０４から行える。また、遠隔地の端末１０４は、波形データ用記憶装置１０５、外部入出力装置１０３、ハードウェアエミュレータ１０２等、システム検証環境を構成する装置とネットワーク１０６を介して接続され、統合的なシステム検証装置１００をリモートで制御可能になる。さらに、システム検証装置１００全体の制御を自動化することで検証実行時間が短縮でき、人手による設定ミスを防止することができる。
【００２５】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。
【００２６】
また、本実施の形態ではシステム検証装置という名称を用いたが、これは説明の便宜上であり、論理検証システム及びデバッグシステム、システム検証方法等であってもよいことは勿論である。
【００２７】
さらに、上記システム検証装置を構成する各部、例えばハードウェアエミュレータの種類、その数及び接続方法など、さらには外部入出力装置の種類などは前述した実施の形態に限られない。
【００２８】
また、以上説明したシステム検証装置は、このシステム検証装置を機能させるためのプログラムでも実現される。このプログラムはコンピュータで読み取り可能な記録媒体に格納されている。
【産業上の利用可能性】
【００２９】
本発明に係るシステム検証装置は、様々な検証対象となる論理回路に対応し、ネットワークインターフェースを有しているため、大規模な開発の共通検証環境として有用である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態に係るシステム検証装置の構成を示すブロック図
【図２】本実施の形態に係るシステム検証装置のターゲットボードの詳細な構成を示すブロック図
【図３】本実施の形態に係るシステム検証装置の検証処理の手順を示すフローチャート
【図４】本実施の形態に係るシステム検証装置をマルチユーザで使用した構成を示すブロック図
【図５】従来のシステム検証装置の構成を示すブロック図
【符号の説明】
【００３１】
１００  システム検証装置
１０１  ターゲットボード
１０２  ハードウェアエミュレータ
１０３  外部入出力装置
１０４，２０１〜２０３  遠隔地の端末
１０５  波形データ用記憶装置
１１０  スイッチ制御用マイクロコンピュータ
１１１  スイッチ回路
１１２  ＦＰＧＡ
１１３  外部インターフェース
１１４  検証対象接続インターフェース
１１５  ＬＡＮポート
２１１〜２１３  設定プログラム
２１４〜２１６  ＦＰＧＡデータ
２２１〜２２３  ターゲットデザイン
【図１】
2007122597.tif 000003
【図２】
2007122597.tif 000004
【図３】
2007122597.tif 000005
【図４】
2007122597.tif 000006
【図５】
2007122597.tif 000007