(57)【要約】【課題】デポダウンの姿勢で成膜する成膜装置において、基板のたわみを抑制して、基板−カソード間距離を狭ギャップで均一に保ち、安定放電させることで膜質分布むらを減少させる。【解決手段】カソード１の表面に立設されたピン形状の誘電体支持部材５を、基板４に密着させたマスク６のフレーム部６ｂに当接し、基板４を支持する。カソード１の上方に基板４を配設してデポダウンの姿勢で成膜を行う場合に、誘電体支持部材５によって基板４の自重たわみが抑制されるため、基板−カソード間距離を一定の狭ギャップに保つことができる。その結果、膜質および膜厚が均一化された高品質な窒化シリコン膜等を成膜することができる。【選択図】図１
2007291442.tif 000002
【特許請求の範囲】
【請求項１】
基板の間にプラズマを発生させて前記基板に成膜するためのカソードと、前記カソードの上方に前記基板を保持する保持手段と、前記カソードと前記基板の間に介在する少なくとも１つの誘電体支持部材を有し、前記誘電体支持部材によって前記基板のたわみを抑制する誘電体支持手段と、を備えたことを特徴とする成膜装置。
【請求項２】
前記誘電体支持手段が、前記カソードと前記基板の間に介在する複数のピン形状の誘電体支持部材を有することを特徴とする請求項１記載の成膜装置。
【請求項３】
ＶＨＦ周波数帯を使用するカソードと、前記カソードの上方に支持された基板と、の間でプラズマを発生させて、前記基板に成膜するプラズマＣＶＤ成膜工程を有し、
前記カソードと前記基板の間に少なくとも１つの誘電体支持部材を介在させ、前記誘電体支持部材によって前記基板のたわみを抑制することを特徴とする成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜室の下部にカソードを配設し、基板をカソードより上方に保持した、いわゆるデポアップ方式で基板に成膜を行う成膜装置および成膜方法に関するものである。
【背景技術】
【０００２】
従来、プラズマを用いて薄膜を形成する成膜装置においては、一般的に１３．５６ＭＨｚの高周波プラズマが用いられ、５０００ｃｍ2 以上の大面積の反応空間が可能となっている。
【０００３】
たとえば、高周波プラズマを用いた成膜装置によって、シリコン系の非結晶薄膜、結晶系薄膜の大面積高速成膜が試みられているが、プラズマ周波数に１３．５６ＭＨｚを用いて、反応空間面積では４０００ｃｍ2 以上が実現されるに至っている。
【０００４】
しかし、反応空間面積が２０００ｃｍ2 を越える大面積の成膜速度については、その全域において良質な堆積膜を得るには１０Å／ｓｅｃ程度以下である。実験的には、成膜速度が２０Å／ｓｅｃ以上の結果も得ているが、成膜速度を１０Å／ｓｅｃより上げると、良好な膜質を得ることが困難であり、また、副生成物である粉が多量に発生してしまうという問題が生じていた。
【０００５】
高い成膜速度を得るためには、主として、プラズマの濃度を高めること、または反応空間のＲＦ電力密度を高め、材料ガスの膜化効率を上げることが必要である。
【０００６】
そこで、良好な膜質と成膜速度を両立させるために、より高周波領域のマイクロ波やＶＨＦ周波数帯を用いた高速成膜化の研究が試みられている。
【０００７】
しかしながら、良好な膜質と成膜速度を両立させるために、ＶＨＦ周波数帯を使用したＣＶＤ法では、以下のような問題があることがわかった。
【０００８】
１）放電を安定させることと、プラズマの濃度を高めることを両立させるためには、基板−カソード間距離を１０ｍｍ前後のいわゆる狭ギャップにするのが好ましいということが、今までの実験で判明している。しかし、外周部で基板を支持していると、基板が大きくなることで基板のたわみが大きくなり、外周部と中心部では基板−カソード間距離が異なってしまい、膜質の分布、膜厚の分布が悪化するという問題点がある。特に、狭ギャップになると、基板−カソード間距離とたわみ量の比が大きくなるため、膜質、膜厚への影響が増大する。
【０００９】
２）基板−カソード間距離だけではなく、カソードと対向するアース電位であるアノード電極と基板の距離の均一性も膜厚分布、膜質分布に影響することが知られている。
【００１０】
以上のような問題点を解決するために、基板を水平に保って成膜するＣＶＤ装置においては、特許文献１に開示されたように、基板をカソードの下側に配置し、基板をプレート（アノード電極）上に乗せた状態で成膜するデポダウン方式が主流である。
【００１１】
図３は、デポダウン方式の成膜装置を示すもので、真空室１０２内の基板１０４は、アース電位のアノード電極１１０の上に乗せられている。そして、基板１０４の上方に、ＲＦまたは、ＶＨＦ電力を供給し、矢印で示すようにガスを噴出しながらプラズマを発生させるシャワーカソード１０１が配置される。
【特許文献１】特開２００５−２２０３６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながらデポダウン方式では、基板の回路面が上面になり、成膜中に発生する副生成物（ポリシラン）のパーティクルが基板上に乗りやすい状態で成膜しなくてはならない。
【００１３】
成膜中に発生したポリシランは、カソードやカソード周辺のシールド部材へ付着したり、付着したポリシランが、基板上へ落下したりすることが製品不良を発生させる原因となっている。
【００１４】
この、パーティクルの問題を解決するために、現在は、頻繁にエッチングガスにより、カソード周辺をクリーニングする対策を取っている。
【００１５】
クリーニングを頻繁に行うことは、製造のスループットを低下させることになり、スループットを向上させるためには、ＣＶＤ成膜室の数を増やしたりしなければならなくなり、設備投資額の増加につながる。
【００１６】
本発明は、上記従来の技術の有する未解決の課題に鑑みてなされたものであり、ＶＨＦ周波数帯を使用するデポアップ方式のプラズマＣＶＤ装置において、基板のたわみを制御して、均一な膜厚および膜質を有する薄膜を成膜することのできる成膜装置および成膜方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１７】
本発明の成膜装置は、基板の間にプラズマを発生させて前記基板に成膜するためのカソードと、前記カソードの上方に前記基板を保持する保持手段と、前記カソードと前記基板の間に介在する少なくとも１つの誘電体支持部材を有し、前記誘電体支持部材によって前記基板のたわみを抑制する誘電体支持手段と、を備えたことを特徴とする。
【００１８】
本発明の成膜方法は、ＶＨＦ周波数帯を使用するカソードと、前記カソードの上方に支持された基板と、の間でプラズマを発生させて、前記基板に成膜するプラズマＣＶＤ成膜工程を有し、前記カソードと前記基板の間に少なくとも１つの誘電体支持部材を介在させ、前記誘電体支持部材によって前記基板のたわみを抑制することを特徴とする。
【発明の効果】
【００１９】
カソードと基板の間のプラズマ空間に少なくとも１つの誘電体支持部材を介在させるという、極めて簡単な構成で基板のたわみを防止することで、基板の大面積成膜が可能になる。また、有機ＥＬのような、薄板のシャドーマスクなどたわみやすい部材を用いるマスク成膜においても、基板やマスクのたわみを抑制し、安定成膜を可能にする。
【００２０】
膜厚、膜質を均一にするデポアップ方式の採用により、カソードクリーニング頻度が減少するため、製品歩留まりの向上およびスループットの改善に貢献できる。
【発明を実施するための最良の形態】
【００２１】
本発明を実施するための最良の形態を図面に基づいて説明する。
【００２２】
図１は一実施の形態による成膜装置であるプラズマＣＶＤ装置を示す。この装置は、有機ＥＬディスプレーのマスク成膜に用いられる。反応ガスと真空プラズマを発生させるためのカソード１は、成膜室である真空槽２の下部に配設され、カソード１には、矢印で示すように反応ガスを均一にシャワー状に供給する複数個の穴が開けてあるアルミ製のプレート等を使用する。
【００２３】
また、カソード１には、給電部３から、例えば、４０ＭＨｚのＶＨＦ周波数帯の電力を供給する。
【００２４】
カソード１の外周部は誘電体１ａで絶縁し、放電電位を下げて外周部への放電を防止するとともに、防着板１ｂを配設する。
【００２５】
カソード１の上面は基板４に対向し、両者の間には、１個または複数の誘電体支持部材５からなる誘電体支持手段と、マスク６と、を配置する。カソード１の表面にはザグリを入れて、各誘電体支持部材５の下端を固定する。誘電体支持部材５の材質は、例えば、石英ガラスを使用し、誘電体支持部材５の高さは、基板−カソード間距離が１０ｍｍになるように設定される。誘電体支持部材５は、図２に示すように、円柱形状（ピン形状）が好ましい。円柱形状は、着膜した膜材料の膜はがれを起こしにくく、放電に関しても角部がないため電界強度の強くなってしまうところが無いため、放電を安定させることが判明している。各誘電体支持部材５は、マスク６のマスク開口６ａを囲むフレーム部６ｂに当接され、マスク６を介して基板４を支持する。誘電体支持部材５で支持されたマスク６の上に基板４を置いて成膜を行うことで、成膜中の基板４のたわみを、たとえば０．１ｍｍ程度に保つことができる。
【００２６】
このようにして、窒化シリコン等の成膜を行うと、良好な放電を保つことで、良好な膜厚分布と膜質分布を得ることができる。
【００２７】
上記の構成は、ＶＨＦ周波数帯である２７〜１００ＭＨｚを使用して、基板とカソード間でプラズマを発生させて、デポアップ方式により成膜するプラズマＣＶＤ成膜に好適である。
【００２８】
すなわち、カソードの表面に立設されたピン形状の誘電体支持部材によって基板をマスクとともに支持し、基板外周部はマスクフレームまたはマスクホルダー（保持手段）で支持する。誘電体支持部材によって基板の自重たわみが規制されるため、基板−カソード間距離が均一化され、成膜される薄膜の膜質、膜厚ともに均一化される。
【００２９】
誘電体支持部材は、すべて誘電体で出来ているのが望ましいが、放電に影響が無い範囲であれば、部分的に誘電体を使用してもよい。すなわち、カソードと電気的に絶縁した状態で基板荷重を支持していればよい。
【００３０】
また、誘電体支持部材が基板を直接支持する構成でもよいし、例えば、マスク成膜の場合は、マスクフレームや防着板を介して基板を支持する構成でもよい。
【実施例１】
【００３１】
図１の成膜装置を使用して、以下のように３６０×４６０×０．７ｔの無アルカリガラスの基板に窒化シリコンを成膜した。まず、基板をマスクの上に乗せる。マスクはインバー材を使用し、温度上昇でのマスクずれを減少させるよう考慮した。
【００３２】
基板とカソードの距離は１０ｍｍとした。誘電体支持部材は石英ガラス製で、φ３の円柱部材を使用した。
【００３３】
カソードからシラン２０ｓｃｃｍ、窒素１０００ｓｃｃｍ、水素１０００ｓｃｃｍの混合ガスを流し、圧力は１００Ｐａに維持した。
【００３４】
この状態で給電部に４０ＭＨｚ、４００Ｗの電力を導入して、放電させ、窒化シリコンを０．４μｍの膜厚で成膜した。
【００３５】
成膜中は良好な放電状態を維持し、±５％以内の膜厚分布を得ることができた。
【実施例２】
【００３６】
実施例１と同様の成膜方法において、電源周波数を変えて成膜した。
【００３７】
基板は３６０×４６０×０．７ｔの無アルカリガラスを使用し、窒化シリコンを成膜した。まず、基板をマスクの上に乗せる。マスクはインバー材を使用し、温度上昇でのマスクずれを減少させるよう考慮した。
【００３８】
基板とカソードの距離は１０ｍｍとした。誘電体支持部材は石英ガラス製で、φ３の円柱部材を使用した。
【００３９】
カソードからシラン２０ｓｃｃｍ、窒素１０００ｓｃｃｍ、水素１０００ｓｃｃｍの混合ガスを流し、圧力は１００Ｐａに維持した。
【００４０】
この状態で給電部に６０ＭＨｚ、４００Ｗの電力を導入して、放電させ、窒化シリコンを０．４μｍの膜厚で成膜した。
【００４１】
６０ＭＨｚでも良好な放電状態を維持し、±５％以内の膜厚分布を得ることができた。
【００４２】
（実験例）
図１の装置を使用して、誘電体支持部材の材質と基板−カソード間距離を変えて、３６０×４６０×０．７ｔの無アルカリガラスの基板に窒化シリコンを成膜した。
【００４３】
基板をマスクの上に乗せる。マスクはインバー材を使用し、温度上昇でのマスクずれを減少させるよう考慮した。表１に示すように、基板−カソード間距離は７ｍｍ、１０ｍｍ、１５ｍｍとし、誘電体支持部材は３種類の材質によるφ３の円柱部材を使用して実験を行った。
【００４４】
カソードからシラン２０ｓｃｃｍ、窒素１０００ｓｃｃｍ、水素１０００ｓｃｃｍの混合ガスを流し、圧力は１００Ｐａに維持した。
【００４５】
この状態で給電部に４０ＭＨｚ、６０ＭＨｚ、１００ＭＨｚで４００Ｗの電力を導入して、放電させ、窒化シリコンを０．４μｍの膜厚で成膜した。
【００４６】
表１から、石英ガラスと窒化アルミとアルミナの３種類について、放電安定性に問題はなかったが、基板−カソード間距離を大きくしていくと、周波数が高い領域で圧力条件によるが、放電が不安定になることが判明した。
【００４７】
なお、誘電体支持部材の材質は、石英ガラス、窒化アルミ、アルミナの３種類に限らず、放電が安定して、絶縁性が保たれればこの３種類以外の誘電体であってもよい。
【００４８】
【表１】
2007291442.tif 000003
【産業上の利用可能性】
【００４９】
本発明の成膜装置は、アモルファスシリコン太陽電池、アモルファスシリコンＴＦＴ、ポリシリコンＴＦＴ、有機ＥＬディスプレイなどを真空成膜によって製造する場合に適用できる。
【図面の簡単な説明】
【００５０】
【図１】一実施の形態による成膜装置を示す模式図である。
【図２】図１の装置の誘電体支持部材の配置を示す平面図である。
【図３】従来のプラズマＣＶＤ成膜装置を示す模式図である。
【符号の説明】
【００５１】
１    カソード
２    真空槽
３    給電部
４    基板
５    誘電体支持部材
６    マスク
６ａ    マスク開口
６ｂ    フレーム部
【図１】
2007291442.tif 000004
【図２】
2007291442.tif 000005
【図３】
2007291442.tif 000006