(57)【要約】【課題】従来に比べて薄型化が可能で、工程数の削減を期待できる半導体装置を提供することを目的とする。【解決手段】第１の基板１のチップ部品７が実装された一方の面１ａに対向して配置された第２の基板２と、第１の基板１のランド１０ａ，１０ｂ，１０ｃと第２の基板２のランド１４の間に実装された導電性の支持体１１ａ，１１ｂ，１１ｃとを設けたことを特徴とし、支持体１１ａ，１１ｂ，１１ｃの高さをチップ部品７の高さに近くすることによって、チップ部品７と第２の基板２との隙間を小さくすることができる。また、第２の基板２にシールドパターン９を設けて、このシールドパターン９と第１の基板１とを支持体１１ａ，１１ｂ，１１ｃを介して導通させることによって、高周波的なシールド効果が得られる。【選択図】図１
2007324246.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子とその周辺回路の構築に必要なチップ部品が実装された第１の基板と、
前記第１の基板の前記チップ部品が実装された一方の面に対向して配置された第２の基板と、
前記第１の基板のランドと前記第２の基板のランドの間に実装された導電性の支持体と
を設けた半導体装置。
【請求項２】
前記半導体素子が、第１の基板の前記一方の面とは反対側の他方の面に形成されたキャビティに実装されている
請求項１記載の半導体装置。
【請求項３】
前記半導体素子が、第１の基板の前記一方の面とは反対側の他方の面に形成されたキャビティの底部に実装され、
前記支持体を、第１の基板の前記一方の面でかつ前記キャビティの底部に対応する位置に配設して、前記半導体素子と前記第２の基板を前記第１の基板および前記支持体を介して熱的に結合した
請求項１記載の半導体装置。
【請求項４】
隣接して配置された前記支持体を電気絶縁体で連結した
請求項１記載の半導体装置。
【請求項５】
前記半導体素子が、第１の基板の前記一方の面に実装されている
請求項１記載の半導体装置。
【請求項６】
前記第２の基板は、
前記第１の基板の対向面と反対側の面に電磁波シールドを目的としたパターンが形成され、前記支持体を介して前記第１の基板と前記シールドパターンが導通し、前記第１の基板は半導体素子のグランド電位と接続されている
請求項１記載の半導体装置。
【請求項７】
前記第２の基板は、
前記第１の基板の対向面と反対側の面に電磁波シールドを目的としたパターンと回路パターンが形成され、一部の前記支持体を介して前記第１の基板と前記シールドパターンが導通し、また、一部の前記支持体を介して前記回路パターンが導通している
請求項１記載の半導体装置。
【請求項８】
前記第２の基板は、
前記支持体が実装されるランドに対応して突部が形成された導電板と、
前記導電板の前記突部が形成された側の面に突部が露出するように形成された絶縁層と
を有している
請求項６記載の半導体装置。
【請求項９】
前記チップ部品と第２の基板の間に、粘着層が介在している
請求項１記載の半導体装置。
【請求項１０】
第１の基板のチップ部品が実装された一方の面のランドに、前記チップ部品よりも部品高さが高い導電性の支持体を実装し、
一方の面に形成されたランドが前記支持体に当接するように第２の基板を前記第１の基板に重ね合わせ、
前記第２の基板のランドと前記支持体を、前記第２の基板の他方の面から加熱して接合する
半導体装置の製造方法。
【請求項１１】
前記第２の基板は、
前記第１の基板との対向面とは反対側の面にシールドパターンが形成され、
このシールドパターンを前記支持体が実装されるランドに導通させる
請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第２の基板を前記第１の基板に重ね合わせる時に、粘着層によって前記第１，第２の基板の相互間を仮止めする
請求項１０記載の半導体装置の製造方法。
【請求項１３】
前記第２の基板のランドと前記支持体を接合した後に、前記第１，第２の基板を個々の半導体装置に切り分けて個片化する
請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子とその周辺回路の構築に必要なチップ部品とで構成される半導体装置に関するものである。
【背景技術】
【０００２】
携帯電話装置の送信部に使用されている電力増幅用の高周波モジュールは、図１０のように構成されている。図１０（ａ）は多数取りしたマザー基板から切り出して個片化された第１の基板１と、この第１の基板１にチップ部品の保護ならびに電磁波シールドを目的として装着される金属製キャップ３とを示している。携帯電話装置のメイン基板４に実装して使用されるこの種の半導体装置は、電力増幅用の半導体が形成されている半導体素子５が、第１の基板１の裏面に形成されたキャビティー６の底部に実装されている。第１の基板１の表面には、周辺回路の構築に必要なチップ部品７が実装されている。図１０（ｂ）は半導体装置の仕上がり状態を表している。
【０００３】
図１１は半導体素子５が第１の基板１の前記表面に実装された場合を示している。８は半導体素子５保護用のポッティング樹脂である。
【特許文献１】特開２００４−７１９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１０（ｂ）と図１１のいずれの場合も、一般的な寸法は、８ｍｍ×８ｍｍで、金属キャップ３を取り付けた高周波モジュールの厚みは１．６ｍｍ程度であって、その構造上、金属キャップ３とチップ部品７との間に０．４ｍｍ程度の隙間Ｇが発生しており、薄型化の妨げになっている。
【０００５】
また、その製造工程も、個片化した後に、１つづつについて金属キャップ３を被してシールドする金属キャップの装着工程が必要であり、工程数の増加となっているのが現状である。
【０００６】
本発明は、従来に比べて薄型化が可能で、工程数の削減を期待できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１記載の半導体装置は、半導体素子とその周辺回路の構築に必要なチップ部品が実装された第１の基板と、前記第１の基板の前記チップ部品が実装された一方の面に対向して配置された第２の基板と、前記第１の基板のランドと前記第２の基板のランドの間に実装された導電性の支持体とを設けたことを特徴とする。
【０００８】
本発明の請求項２記載の半導体装置は、請求項１において、前記半導体素子が、第１の基板の前記一方の面とは反対側の他方の面に形成されたキャビティに実装されていることを特徴とする。
【０００９】
本発明の請求項３記載の半導体装置は、請求項１において、前記半導体素子が、第１の基板の前記一方の面とは反対側の他方の面に形成されたキャビティの底部に実装され、前記支持体を、第１の基板の前記一方の面でかつ前記キャビティの底部に対応する位置に配設して、前記半導体素子と前記第２の基板を前記第１の基板および前記支持体を介して熱的に結合したことを特徴とする。
【００１０】
本発明の請求項４記載の半導体装置は、請求項１において、隣接して配置された前記支持体を電気絶縁体で連結したことを特徴とする。
本発明の請求項５記載の半導体装置は、請求項１において、前記半導体素子が、第１の基板の前記一方の面に実装されていることを特徴とする。
【００１１】
本発明の請求項６記載の半導体装置は、請求項１において、前記第２の基板は、前記第１の基板の対向面と反対側の面に電磁波シールドを目的としたパターンが形成され、前記支持体を介して前記第１の基板と前記シールドパターンが導通し、前記第１の基板は半導体素子のグランド電位と接続されていることを特徴とする。
【００１２】
本発明の請求項７記載の半導体装置は、請求項１において、前記第２の基板は、前記第１の基板の対向面と反対側の面に電磁波シールドを目的としたパターンと回路パターンが形成され、一部の前記支持体を介して前記第１の基板と前記シールドパターンが導通し、また、一部の前記支持体を介して前記回路パターンが導通していることを特徴とする。
【００１３】
本発明の請求項８記載の半導体装置は、請求項６において、前記第２の基板は、前記支持体が実装されるランドに対応して突部が形成された導電板と、前記導電板の前記突部が形成された側の面に突部が露出するように形成された絶縁層とを有していることを特徴とする。
【００１４】
本発明の請求項９記載の半導体装置は、請求項１において、前記チップ部品と第２の基板の間に、粘着層が介在していることを特徴とする。
本発明の請求項１０記載の半導体装置の製造方法は、第１の基板のチップ部品が実装された一方の面のランドに、前記チップ部品よりも部品高さが高い導電性の支持体を実装し、一方の面に形成されたランドが前記支持体に当接するように第２の基板を前記第１の基板に重ね合わせ、前記第２の基板のランドと前記支持体を、前記第２の基板の他方の面から加熱して接合することを特徴とする。
【００１５】
本発明の請求項１１記載の半導体装置の製造方法は、請求項１０において、前記第２の基板は、前記第１の基板との対向面とは反対側の面にシールドパターンが形成され、このシールドパターンを前記支持体が実装されるランドに導通させることを特徴とする。
【００１６】
本発明の請求項１２記載の半導体装置の製造方法は、請求項１０において、前記第２の基板を前記第１の基板に重ね合わせる時に、粘着層によって前記第１，第２の基板の相互間を仮止めすることを特徴とする。
【００１７】
本発明の請求項１３記載の半導体装置の製造方法は、請求項１０において、前記第２の基板のランドと前記支持体を接合した後に、前記第１，第２の基板を個々の半導体装置に切り分けて個片化することを特徴とする。
【発明の効果】
【００１８】
この構成によると、半導体素子とその周辺回路の構築に必要なチップ部品が実装された第１の基板に対して、第１の基板の前記チップ部品が実装された一方の面に対向して配置された第２の基板を、導電性の支持体を介して接合したもので、前記支持体の高さを前記チップ部品の高さに近くすることによって、前記チップ部品と第２の基板との隙間を小さくすることができる。また、第２の基板にシールドパターンを設けて、このシールドパターンと第１の基板とを前記支持体を介して導通させることによって、高周波的な電磁波シールド効果が得られる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の各実施の形態を図１〜図９に基づいて説明する。
（実施の形態１）
図１〜図３は（実施の形態１）を示す。
【００２０】
図１は完成した半導体装置の拡大断面図を示し、図２はその製造工程を示している。
図１において半導体装置は、半導体素子５が実装された第１の基板１と、電磁波シールドを目的として形成されたパターン９が形成された第２の基板２とで構成されている。携帯電話装置の送信部に使用する高周波モジュールを従来と同じ８ｍｍ×８ｍｍの寸法に仕上げた。
【００２１】
第１の基板１は、図２（ａ）にも示すように、半導体素子５の周辺回路を構築するチップ部品７が上面１ａに実装され、半導体素子５は裏面１ｂに形成されたキャビティ６の底部に貼り付けて実装されている。この第１の基板１の上面１ａのランド１０ａ，１０ｂ，１０ｃ，・・・・に、導電性の支持体としての円柱形の支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・の複数本を半田付けする。この支持ポストの大きさは、直径が０．４ｍｍΦ，高さが０．４ｍｍのものを使用した。
【００２２】
第２の基板２は、図１と図２（ｃ）に示すように、上面２ａにシールドパターン９が形成され、下面２ｂに接続パターン１２が形成されており、シールドパターン９と接続パターン１２とはビア１３によって電気接続されている。また、第２の基板２の下面２ｂにはランド１４が設けられており、このランド１４とシールドパターン９もビア１３によって電気接続されている。さらに、第２の基板２は、ランド１４に対応して基材に孔１５が形成されており、この孔１５を介してランド１４の裏面が第２の基板２の上面に露出している。
【００２３】
図２（ｃ）に示す工程では、第１の基板１の上面１ａに第２の基板２の下面２ｂが対向するように配置して、支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・の先端が第２の基板２のランド１４に当接するように位置合わせして、図２（ｄ）に示すように重ね合わせる。
【００２４】
なお、第２の基板２の下面１ｂには電気絶縁性で耐熱性の粘着層１６が形成されており、第２の基板２を第１の基板１に重ね合わせた時に、チップ部品７上面と第２の基板２とが粘着層１６の作用によって仮止めされて、第１の基板１と第２の基板２との位置ずれが生じないように工夫されている。
【００２５】
このように重ね合わされた第１の基板１と第２の基板２に対して、さらに図２（ｄ）の工程では、第２の基板２の上面の側から孔１５を介して各ランド１４の裏面にレーザー光１７を照射して加熱し、各ランド１４と支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・の先端とを半田付けする。なお、各ランド１４と支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・の先端には、予備半田処理が施されている。
【００２６】
図２では個片化された１つのモジュールについて図示しているが、図２（ａ）〜図２（ｄ）の実際の工程は、第１の基板１を多数取りした第１のマザー基板と、第２の基板２を多数取りした第２のマザー基板とを、図２（ｃ）（ｄ）の工程で接合して、例えば図３（ａ）に示した接合基板１８を得、これを図３（ａ）に仮想線で示す切断線１９で切断して個片化して図３（ｂ）に示す完成品の半導体装置２０とする。
【００２７】
このように、第１の基板１に各種の部品を実装し、これに第２の基板２を接合し、さらに、切断して個片化するだけで、シールド効果が得られる複数個の高周波モジュールを得ることができる。
【００２８】
また、支持ポスト１１ｂを、キャビティ６の底部に対応させて配置しているため、半導体素子５と第２の基板２が第１の基板１および支持ポスト１１ｂを介して熱的に結合し、半導体素子５で発生した熱が、支持ポスト１１ｂと第２の基板２のシールドパターン９を介して効率よく放熱できる。
【００２９】
（実施の形態２）
図４は本発明の（実施の形態２）の製造工程を示し、図４（ｃ）が完成品の高周波モジュールである。
【００３０】
（実施の形態１）を示す図１では、半導体装置は第１の基板１と第２の基板２の２枚の基板を支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・を介して結合して構成したが、この（実施の形態２）では、周辺回路を構成する半導体素子およびチップ部品７が実装された第３の基板２１が、第１の基板１と第２の基板２の間に介装されている。
【００３１】
具体的には、図４（ａ）に示すように、図２（ｄ）の場合と同様にして、第３の基板２１の上面の側から孔１５を介して各ランド１４の裏面にレーザー光１７を照射して加熱し、各ランド１４と支持ポスト２２ａ，２２ｂ，２２ｃ，・・・・の先端とを半田付けする。第２の基板２が第３の基板２１に支持ポスト２３ａ，２３ｂ，２３ｃ，・・・・を介して結合して実装され、結果的に、第２の基板２が第１の基板１に支持ポスト２２ａ，２２ｂ，２２ｃ，・・・・と支持ポスト２３ａ，２３ｂ，２３ｃ，・・・を介して結合して実装されている。その他は（実施の形態１）と同じである。
【００３２】
（実施の形態３）
図５（ａ）（ｂ）はそれぞれ（実施の形態１）の第２の基板２の平面図と断面図の具体例を示している。図５（ｂ）は図５（ａ）に示した第２の基板２のシールドパターン９の上に絶縁層のレジストパターン２４を形成したものである。（実施の形態２）においても同様である。
【００３３】
（実施の形態４）
図６は（実施の形態１）の第２の基板２の別の例を示す平面図である。（実施の形態１）では第２の基板２の上面には、シールドパターン９だけが設けられていたが、この図６では、シールドパターン９と回路パターンとしてのインダクタンス素子パターン２５が第２の基板２に形成されている。シールドパターン９とインダクタンス素子パターン２５は、前記支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・を介して第１の基板１に電気接続されている。
【００３４】
（実施の形態５）
図７（ａ）（ｂ）（ｃ）はそれぞれ本発明の（実施の形態５）を示す。
上記の各実施の形態の支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・は互いに独立した状態で第１の基板１に実装したが、図７（ａ）の場合には、隣接して配置された支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・が枠型の電気絶縁体２６で連結されているものを作製し、これを第１の基板１に実装し、その上に第２の基板２を重ね合わせて接合する。
【００３５】
また、上記の各実施の形態では円柱形の支持ポスト１１ａ，１１ｂ，１１ｃ，・・・・で第１の基板１と第２の基板２の間が電気的に接続されていたが、図７（ｂ）の例では円柱形ではなく平板状の支持ポスト２７ａ，２７ｂ，２７ｃ，・・・・を枠型の電気絶縁体２６で連結したものを作製し、これによって第１の基板１と第２の基板２の間が電気的に接続されている点が図７（ａ）とは異なっている。
【００３６】
さらに、図７（ａ）では平板状の支持ポスト表面全体が枠型の電気絶縁体２６の上下面から露出している構造に対して、図７（ｃ）の例では、支持ポスト１１ｃの一端１１ｃｕが電気絶縁体２６の上面から露出し、支持ポスト１１ｃの中間部分が平板状で電気絶縁体２６の内部で曲折して支持ポスト１１ｄの側に近づいた形状を有し、支持ポスト１１ｃの他端１１ｃｄが電気絶縁体２６の下面から露出して配線としての役割を兼ね備えている。
【００３７】
このように、隣接して配置された支持ポストが枠型の電気絶縁体２６で連結されているものを作製して組み立てることによって、設計自由度の向上と工程数の更なる削減を期待できる。
【００３８】
（実施の形態６）
図８（ａ）（ｂ）（ｃ）は本発明の（実施の形態６）を示す。
上記の各実施の形態では、第２の基板２は、基材の下面にランド１４などを形成し、上面にシールドパターン９などを形成し、ビア１３によって上面と下面とを電気接続した両面基板によって構成していたが、この（実施の形態６）の第２の基板２Ａは、前記支持ポストが実装される第１の基板１のランド１０ａ，１０ｂ，１０ｃ，・・・・に対応して突部２８が図８（ａ）に示すように形成された導電板としての銅板２９と、突部２８が露出するよう図８（ｂ）に示すように銅板２９に貼り付けた絶縁層３０と、これを図８（ｃ）に示すように、突部２８を第１の基板１のランド１０ａ，１０ｂ，１０ｃ，・・・・に当接させて、第２の基板２の上面の側から各ランド１０ａ，１０ｂ，１０ｃ，・・・・の裏面にレーザー光１７を照射して加熱し、各ランド１０ａ，１０ｂ，１０ｃ，・・・・と突部２８の先端とを半田付けする。なお、各ランド１０ａ，１０ｂ，１０ｃ，・・・・と突部２８の先端には、予備半田処理が施されている。
【００３９】
（実施の形態７）
図９は本発明の（実施の形態７）を示す。
上記の各実施の形態では、半導体素子５が第１の基板１の下面に形成されていたが、この実施の形態では、第１の基板１の上面に半導体素子５が実装されている点だけが（実施の形態１）とは異なっている。
【００４０】
上記の各実施の形態においてチップ部品７は受動素子であったが、能動型チップ部品であっても同様に実施できる。
【産業上の利用可能性】
【００４１】
本発明は、携帯電話装置の送信部に使われている高周波モジュールの薄型化に寄与できるものである。従来の金属キャップ方式と同様の電磁波シールド効果を保持したままで、モジュールの薄型化、設計自由度の向上ならびに組み立て工数の削減を図ることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の（実施の形態１）の半導体装置の断面図
【図２】同実施の形態の製造工程の断面図
【図３】同実施の形態の多面取りの状態を説明する平面図
【図４】本発明の（実施の形態２）の半導体装置の製造工程の断面図
【図５】本発明の（実施の形態３）の半導体装置の平面図と断面図
【図６】本発明の（実施の形態４）の半導体装置の平面図と断面図
【図７】本発明の（実施の形態５）の要部の平面図とＡ−Ａ線，Ｂ−Ｂ線，Ｃ−Ｃ線に沿った断面図
【図８】本発明の（実施の形態６）の半導体装置の製造工程の断面図
【図９】本発明の（実施の形態７）の半導体装置の断面図
【図１０】従来の半導体装置の組み立て工程を示す断面図
【図１１】別の従来例の半導体装置の断面図
【符号の説明】
【００４３】
１    第１の基板
２    第２の基板
２Ａ    第２の基板
５    半導体素子
６    キャビティ
７    チップ部品
９    シールドパターン
８    ポッティング樹脂
１０ａ，１０ｂ，１０ｃ，・・・    ランド
１１ａ，１１ｂ，１１ｃ，・・・・    支持ポスト（支持体）
１２    接続パターン
１３    ビア
１４    ランド
１５    孔
１６    粘着層
１７    レーザー光
１８    接合基板
１９    切断線
２０    半導体装置
２１    第３の基板
２２ａ，２２ｂ，２２ｃ，・・・・    支持ポスト（支持体）
２３ａ，２３ｂ，２３ｃ，・・・・    支持ポスト（支持体）
２４    レジストパターン（絶縁層）
２５    インダクタンス素子パターン（回路パターン）
２６    枠型の電気絶縁体
２７ａ，２７ｂ，２７ｃ，・・・・    支持ポスト（支持体）
２８    突部
２９    銅板（導電板）
３０    絶縁層
【図１】
2007324246.tif 000003
【図２】
2007324246.tif 000004
【図３】
2007324246.tif 000005
【図４】
2007324246.tif 000006
【図５】
2007324246.tif 000007
【図６】
2007324246.tif 000008
【図７】
2007324246.tif 000009
【図８】
2007324246.tif 000010
【図９】
2007324246.tif 000011
【図１０】
2007324246.tif 000012
【図１１】
2007324246.tif 000013