(57)【要約】【課題】  ＦＲＣを用いても、高階調のＲＧＢデータの入力ビット数で表現可能な階調をすべて表示できる液晶表示装置を提供すること。【解決手段】  本発明の液晶表示装置１０は、Ｎビットの画素データ比較回路において、（１）入力画素データが予め定めた基準値以上の場合は入力画素データに１を加えた画素データを出力し、（２）入力画素データが予め定めた基準値未満の場合は入力画素データをそのまま画素データとして出力し、  ＦＲＣ回路３０への画素データのビット幅をＮ＋１ビットとし、ＦＲＣ回路３０において、前記Ｎ＋１ビットの画素データの下位Ｍビットを利用してＦＲＣ処理を行って対応する階調値を出力し、前記階調電圧生成回路において２（Ｎ−Ｍ）＋１種類の階調電圧を発生させ、前記ソース線制御回路において、前記２（Ｎ−Ｍ）＋１種類の階調電圧から前記ＦＲＣ回路３０からの階調値に対応する一つのアナログ階調電圧を選択して前記液晶表示パネルに供給する。【選択図】        図１
2007094026.tif 000002
【特許請求の範囲】
【請求項１】
Ｎビットの入力画素データの比較回路と、フレームレート制御（以下、「ＦＲＣ」という。）を行うＦＲＣ回路と、階調電圧生成回路と、ソース線制御回路と、液晶表示パネルとを供えた液晶表示装置において、前記ＦＲＣを行う場合、前記Ｎビットの画素データ比較回路において、
（１）入力画素データが予め定めた基準値以上の場合は前記入力画素データに１を加えた画素データを出力し、
（２）入力画素データが予め定めた基準値未満の場合は前記入力画素データをそのまま画素データとして出力し、
前記ＦＲＣ回路への画素データのビット幅をＮ＋１ビットとし、前記ＦＲＣ回路において、前記Ｎ＋１ビットの画素データの下位Ｍビットを利用してＦＲＣ処理を行って対応する階調値を出力し、前記階調電圧生成回路において２（Ｎ−Ｍ）＋１種類の階調電圧を発生させ、前記ソース線制御回路において、前記２（Ｎ−Ｍ）＋１種類の階調電圧から前記ＦＲＣ回路からの階調値に対応する一つのアナログ階調電圧を選択して前記液晶表示パネルに供給するようにしたことを特徴とする液晶表示装置。
【請求項２】
前記予め定めた基準値は、２Ｎ−２Ｍであることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記予め定めた基準値は、２Ｍであることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記階調電圧生成回路は、２（Ｎ−Ｍ）＋１個の階調電圧生成用バッファ増幅器を備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記階調電圧生成回路は、基準電圧選択回路として２（Ｎ−Ｍ）＋１個のマルチプレクサを備えていることを特徴とする請求項１又は４に記載の液晶表示装置。
【請求項６】
前記スイッチ素子は、前記アクティブマトリクス基板の周縁部に載置されたドライバＩＣ内に設けられていることを特徴とする請求項５記載の表示装置。
【請求項７】
前記光センサは完全遮光された光センサと遮光されない光センサとを備え、前記完全遮光された光センサの出力と前記遮光されない光センサの出力との差を前記光センサの出力としたことを特徴とする請求項１〜６のいずれかに記載の表示装置。
【請求項８】
前記閾値記憶部及び比較部は、前記アクティブマトリクス基板の周縁部に載置されたドライバＩＣ内に設けられていることを特徴とする請求項１〜７のいずれかに記載の表示装置。
【請求項９】
前記照光手段はバックライト又はサイドライトであり、前記表示装置は透過型又は半透過型液晶表示装置であることを特徴とする請求項１〜８のいずれかに記載の表示装置。
【請求項１０】
前記照光手段はフロントライトであり、前記表示装置は反射型液晶表示装置であることを特徴とする請求項１〜８いずれかに記載の液示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特にデジタルドライバにより液晶表示装置の階調表示を多階調化し、原画像に近い画像表示を行うようにした液晶表示装置に関する。
【背景技術】
【０００２】
現在、ＰＣやモニター関連のみならず、携帯機器に使用される液晶表示装置においても多階調表示が求められており、これまでは６４階調（２６万色表示）で満足されていたものが、最近では２５６階調（１６７７万色表示）が求められている。しかし、液晶表示装置の階調表示には、γ補正回路により階調補正用基準電圧（以下、単に「階調電圧」という。）を発生させてソース線制御回路へ供給することにより行われているが、単純に６４階調から２５６階調表示可能なソース線制御回路を設計すると、階調電圧を生成する回路が増大するために大きなコストアップとなる。
【０００３】
そのため、従来から知られている液晶表示装置の多階調化は、一般に時系列演算処理と呼ばれている方法、すなわち複数フレームを１つの画面とみなして画像処理を行うフレームレート制御（ＦＲＣ）を行なう方法が知られているが、このフレームレート処理方法によれば、上述のγ補正回路、ソース線制御回路の面積を増やすことなく多階調表示を行なうことができるため、コストメリットが出てくる。
【０００４】
ここで、従来のフレームレート制御方法について図５〜図８を参照しながら説明する。なお、図５は従来の液晶表示装置の駆動回路全体のブロック図であり、図６は図５のγ制御回路の簡略化したブロック図であり、図７は図６のラダー抵抗部の具体的回路図であって、図７（ａ）は正極性の場合、図７（ｂ）は負極性の場合を示し、図８（ａ）〜図８（ｃ）はそれぞれＲ、Ｇ、Ｂ別のＦＲＣのアルゴリズムを示す図である。また、ここでは赤（Ｒ）一色のみについて説明し、緑、青については赤と同様の処理をするので説明を省略する。
【０００５】
すなわち、従来の液晶表示装置１０ＡはドライバＩＣ１１及び液晶表示パネル１２を備えており、そのうちドライバＩＣ１１は、信号制御回路１３、電源回路１４、γ制御回路１５、ソース線制御回路１６、ゲート線制御回路１７及びインタフェース制御回路１８を一体に備えている。なお、ＦＲＣ回路３０は信号制御回路１３内に設けられている。
【０００６】
ドライバＩＣ１１の信号制御回路１３は、インタフェース制御回路１８を介して画像供給装置１９、例えば、携帯電話機の画像作成部やコンピュータ、テレビジョン装置、ビデオ再生装置、ＤＶＤ（Digital Versatile Disk）再生装置等から送られてきたＤＡＴＡ信号及び各種制御信号を取り込んでデジタル的に信号処理し、デジタルＲＧＢ出力信号をソース線制御回路１６へ供給するとともに、各種制御信号をゲート線制御回路１７へ供給する。
【０００７】
電源回路１４は、供給された電源電圧（例えば２．８Ｖ）をもとに、液晶表示装置１０Ａ内で使用される各種の電圧、例えば、信号制御回路１３、ソース線制御回路１６及びゲート線制御回路１７の駆動用電圧、γ制御回路１５へ供給する正負の基準電圧ＶＧＭ及びＶＧＳ、ゲートドライバ駆動用電圧及びソースドライバ駆動用電圧等を生成する。
【０００８】
γ制御回路１５は、図６に示すように、電源回路１４から供給された基準電圧ＶＧＭないしＶＧＳをラダー抵抗部２１によって抵抗分圧することにより高階調Ｎビット分の数（例えばＮビット＝８ビットの場合、２８＝２５６個）の階調基準電圧を作成し、この階調基準電圧から低階調Ｎ−Ｍビット分の数（例えばＭビット＝２ビットの場合、２（Ｎ−Ｍ）＝６４個）のマルチプレクサＭＰＸ０〜ＭＰＸ６３を用いて所定のγ補正用の低階調Ｎ−Ｍビット分の数の基準電圧ＶＧ０〜ＶＧ６３を選択し、同じく低階調Ｎ−Ｍビット分の数のバッファ増幅器２５を経てソース線制御回路１６に供給する。
【０００９】
なお、図６に示す選択回路２０のラダー抵抗部２１の具体的回路図を図７に示す。このラダー抵抗部２１は、２５６個の抵抗を直列接続した分圧回路からなっており、前記階調電圧生成回路２４において、正極性の場合は、図７（ａ）に示すとおり、基準電圧ＶＧＭ側より２５６段階に分圧された各分圧ポイントから所定のγ補正に対応する０〜６３階調分の基準電圧ＶＧ０〜ＶＧ６３を選択し、同じく負極性の場合は、図７（ｂ）に示すとおり、基準電圧ＶＧＳ側より２５６段階に分圧された各分圧ポイントから所定のγ補正に対応する０〜６３階調分の基準電圧ＶＧ０〜ＶＧ６３を選択するようになっている。
【００１０】
そして、ソース線制御回路１６は、前述の複数個の階調基準電圧ＶＧ０〜ＶＧ６３を内蔵されているＤＡ変換回路（図示せず）の基準電圧として利用し、液晶表示パネル１２のソースラインにγ補正されたアナログ画素データ信号を供給する。
【００１１】
この場合、ＦＲＣ回路３０におけるＦＲＣは次のようにして行われる。まず、赤色に対応する８ビット（Ｎ＝８に対応）の原画素データをＲ０〜Ｒ７とする。ここで、データを上位６ビットと下位２ビット（Ｍ＝２に対応）に分けて、下位２ビットは追加する４階調に関するデータとして使用する。８ビットのデータＲ０〜Ｒ７は、Ｒ７が最上位ビットであって、Ｒ０が最下位ビットである。この上位６ビットＲ２〜Ｒ７は、下記表１のａ値に示すように、６４階調を示す０〜６３の値をとる。
【００１２】
【表１】
2007094026.tif 000003
ＦＲＣ回路３０では、例えば横４ドット、縦４ドットの１６ドットを１単位とし、データの下位２ビットＲ０〜Ｒ１による４階調を時系列情報パターン（１周期：横４ドット×縦４ドット×４フレーム）の各ドットに０または１を与え、ドットごとの１周期の平均値が４階調の階調順となるように、予めＲ、Ｇ、Ｂ毎に定めた図８（ａ）〜図８（ｃ）に示したような時系列情報パターンを基に、各階調に応じた時系列情報パターンを選択して出力する。このような図８（ａ）〜図８（ｃ）に示したような時系列パターンは、フリッカの低減を図るために作成されるものである。
【００１３】
したがって、従来のＦＲＣ回路３０においては、上記表１に示したように、赤色Ｒのデータを処理する場合、入力画素データの下位２ビットが「００」の場合にはその階調基準電圧ＶＧ０〜ＶＧ６３に対応する階調出力を与えるが、入力画素データの下位２ビットが「０１」、「１０」、「１１」の場合にはそれぞれのフレームごとに図８（ａ）に示されたパターンのいずれかが選択されて擬似的に対応する階調出力がなされる。なお、ここでは赤Ｒのみについて説明したが、緑、青の各色についても同様の処理を行う。従来技術では、このように内蔵されたＦＲＣ回路３０において例えば８ビットのデジタルＲＧＢ信号を処理して例えば６ビットのデジタル画素データに圧縮して、多階調化を計っていた。
【００１４】
しかし、通常のＦＲＣを用いた多階調表示の場合、上記表１に示したとおり、６ビット＝６４階調を８ビットに多階調化しても８ビット＝２５６階調とはならず、２５３〜２５５階調は全て同一の２５２階調として出力されるため、６ビット＝６４階調を多階調化しても２５３階調表示となってしまう。この場合の液晶表示装置１０Ａの階調と液晶表示パネルの透過率との関係は図４の太い破線に示したとおりとなる。
【００１５】
このために、理想的に表現可能な色数２５６（Ｒ）×２５６（Ｇ）×２５６（Ｂ）＝１６，７７７，２１６色に対し、ＦＲＣによる色数は２５３（Ｒ）×２５３（Ｇ）×２５３（Ｂ）＝１６，１９４，２７７色となり、６０万色余りの色数が表現できなくなる。色数は液晶モジュール等の表示装置の仕様にもはっきり明記されるため、色再現性が低いことは好ましくない。また、ＦＲＣを使用する時と、ＦＲＣを使用しない時を切り替えて使用したい場合には、最高階調レベルが異なってしまうことになる。例えば最高階調レベルを白とした場合、白輝度が異なってしまう。
【００１６】
このような従来技術の問題点を解決する方式として、下記特許文献１には、階調が同一となる範囲を上述のような高階調レベルの２５３〜２５５階調ではなく、低階調レベルの０〜２階調が同一階調となるように処理する方式が、また下記特許文献２には、２種類のＦＲＣアルゴリズムを用い、図７及び図８におけるＶＧ６２とＶＧ６３の間のＦＲＣアルゴリズムの補完方法を工夫することで、ＦＲＣを用いても２５６階調を実現できる方式が、それぞれ開示されている。
【特許文献１】特開２００３−３０２９５５号公報（特許請求の範囲、段落［００１５］〜［００２２］、図３〜図７）
【特許文献２】特開２００２−４１００４号公報（特許請求の範囲、段落［００１８］〜［００５３］、図１〜図８）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上記特許文献１に開示されているＦＲＣは、階調が同一となる範囲を上述の従来例のような高階調レベルの２５３〜２５５階調ではなく、低階調レベルの０〜２階調とするものであるから、従来例と比して総階調数は同一であるので、これでは色数が増えることにはならないし、また、このような低階調レベルの０〜２階調という暗部の階調が全て同一となるようにしてしまうと、特に映画などの映像ではメリハリが出なくなるという問題点が存在している。
【００１８】
また、上記特許文献２に開示されている方式では、２種類のＦＲＣアルゴリズムを用意する必要があるため、回路が複雑化し、また、階調２４８〜２５５の間をＶＧ６２、ＶＧ６３でＦＲＣ駆動するため、例えば最高階調レベルを白とした場合、白に近い色が狭い面積で表示されている時には正確に階調を表現できないという問題点が存在している。
【００１９】
本発明は上述のような従来技術の問題点を解決すべくなされたものであり、その目的は、ＦＲＣアルゴリズムを変更することなく、ＦＲＣを用いたとしても、上位階調が潰れることなく、低階調表示用の液晶表示装置であっても多階調のＲＧＢデータの入力ビット数で表現可能な階調をすべて表示できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明の上記目的は以下の構成により達成し得る。すなわち、請求項１に係る液晶表示装置の発明は、Ｎビットの入力画素データの比較回路と、ＦＲＣを行うＦＲＣ回路と、階調電圧生成回路と、ソース線制御回路と、液晶表示パネルとを供えた液晶表示装置において、前記ＦＲＣを行う場合、前記Ｎビットの画素データ比較回路において、
（１）入力画素データが予め定めた基準値以上の場合は前記入力画素データに１を加えた画素データを出力し、
（２）入力画素データが予め定めた基準値未満の場合は前記入力画素データをそのまま画素データとして出力し、
前記ＦＲＣ回路への画素データのビット幅をＮ＋１ビットとし、前記ＦＲＣ回路において、前記Ｎ＋１ビットの画素データの下位Ｍビットを利用してＦＲＣ処理を行って対応する階調値を出力し、前記階調電圧生成回路において２（Ｎ−Ｍ）＋１種類の階調電圧を発生させ、前記ソース線駆動回路において、前記２（Ｎ−Ｍ）＋１種類の階調電圧から前記ＦＲＣ回路からの階調値に対応する一つのアナログ階調電圧を選択して前記液晶表示パネルに供給するようにしたことを特徴とする。
【００２１】
また、請求項２に係る発明は、請求項１に記載の液晶表示装置において、前記予め定めた基準値は、２Ｎ−２Ｍであることを特徴とする。
【００２２】
また、請求項３に係る発明は、請求項１に記載の液晶表示装置において、前記予め定めた基準値は、２Ｍであることを特徴とする。
【００２３】
また、請求項４に係る発明は、請求項１に記載の液晶表示装置において、前記階調電圧生成回路は、２（Ｎ−Ｍ）＋１個の階調電圧生成用バッファ増幅器を備えていることを特徴とする。
【００２４】
更に、請求項５に係る発明は、請求項１又は４に記載の液晶表示装置において、前記階調電圧生成回路は、基準電圧選択回路として２（Ｎ−Ｍ）＋１個のマルチプレクサを備えていることを特徴とする。
【発明の効果】
【００２５】
本発明は上記のような構成を備えることにより、以下に述べるような優れた効果を奏する。すなわち、請求項１に係る発明によれば、ＦＲＣを用いたとしても、従来のＦＲＣアルゴリズムを変更することなしに、入力画素データが予め定めた基準値以上の階調であると本来の階調よりも一つ大きい階調として表示できるので、低階調表示用の液晶表示装置であっても、従来例のように上位階調が潰れることがなく、多階調の入力データの入力ビット数で表現可能な階調を実質的に全て表示できるようになる。その際、前記予め定めた階調自体は表示できないが、単一の階調値であるため、人は実質的にこの階調が抜けていることを識別できず、実質的に連続的な階調表示が可能となる。
【００２６】
また、請求項２の発明によれば、例えば、Ｎ＝８及びＭ＝２である場合は２８−２２＝２５２が予め定めた基準値となり、この予め定めた基準値である２５２階調は表示できないとしても、この階調値よりも大きい階調は全て元の階調値よりも１大きい階調値として表示されるため、６ビットの階調表示用の表示装置であっても実質的に８ビット入力画素データで表現可能な階調をすべて表示できるようになる。しかも、この２５２階調は、２番目に大きい階調基準電圧に対応する階調であり、このような高階調領域では僅かな階調の抜けがあっても人の目には識別できないから、実質的に連続的な階調表示が可能となる。
【００２７】
Ｎ＝８及びＭ＝２である場合は２２＝４が予め定めた基準値となり、この予め定めた基準値である４階調は表示できないとしても、この階調値よりも大きい階調は全て元の階調値よりも１大きい階調値としては表示されるため、６ビットの階調表示用の表示装置であっても実質的に８ビットの入力画素データで表現可能な階調をすべて表示できるようになる。しかも、この４階調は、２番目に小さい階調基準電圧に対応する階調であり、このような低階調領域でも僅かな階調の抜けは人の目には識別できないから、実質的に連続的な階調表示が可能となる。
【００２８】
また、請求項４ないし請求項５の発明によれば、階調電圧生成回路は抵抗分圧回路の出力用に２Ｎ−Ｍ＋１個の階調電圧生成用バッファ増幅器（請求項４）ないしは基準電圧選択回路として２（Ｎ−Ｍ）＋１個のマルチプレクサ（請求項５）を備えているため、抵抗分圧回路から安定に任意の２（Ｎ−Ｍ）＋１個のγ補正用の階調電圧を選択して出力することができるようになる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明を実施するための最良の形態を図面を用いて詳細に説明するが、以下に述べた実施例は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明をこの実施例に特定することを意図するものではなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得るものである。
【実施例１】
【００３０】
実施例１のフレームレート制御方法を採用した液晶表示装置１０について、図１〜図４を参照しながら説明する。なお、図１は実施例１液晶表示装置の駆動回路全体のブロック図であり、図２は図１のγ制御回路の簡略化したブロック図であり、図３は図２のラダー抵抗部の具体的回路図であって、図３（ａ）は正極性の場合、図３（ｂ）は負極性の場合を示し、図４は液晶表示装置の階調と透過率との関係を示すグラフである。また、ここでは図５〜図７に示した従来例の液晶表示装置１０Ａと同一の構成部分については同一の参照符号を付与して一部詳細な説明は省略する。更に、ここでは８ビット（Ｎ＝８に相当）の諧調データを６ビット（Ｎ−Ｍ＝６に相当）の諧調データに圧縮する場合について、赤（Ｒ）の場合を例にとり説明するが、緑（Ｇ）、青（Ｂ）については赤と同様の処理をするので説明を省略する。
【００３１】
実施例１のＦＲＣを採用した液晶表示装置１０は、ドライバＩＣ１１及び液晶表示パネル１２を備えており、そのうちドライバＩＣ１１は、信号制御回路１３、電源回路１４、γ制御回路１５、ソース線制御回路１６、ゲート線制御回路１７及びインタフェース制御回路１８を一体に備えており、また、信号制御回路１３内にＦＲＣ回路３０を内蔵している点では、図５に示した従来例の液晶表示装置１０Ａと同じである。しかしながら、γ制御回路１５からソース線制御回路１６に供給するγ補正用基準電圧供給ラインが、実施例１の液晶表示装置１０においては６５本（図１の破線丸印の部分を参照）であるのに対し、従来例の液晶表示装置１０Ａでは６４本（図５の破線丸印の部分を参照）である点、及びソース線制御回路１６が６５個の入力画素データの比較回路（図示せず）を備えている点及びＦＲＣ回路３０の入力データのビット幅が９ビットである点で相違している。
【００３２】
すなわち、実施例１の液晶表示装置１０における、γ制御回路１５は、図２に示すように、電源回路１４から供給された基準電圧ＶＧＭないしＶＧＳをラダー抵抗部２１によって抵抗分圧することにより高階調Ｎビット分の数（例えばＮビット＝８ビットの場合、２８＝２５６個）の階調基準電圧を作成し、この階調基準電圧から低階調Ｎ−Ｍビット分の数＋１個（例えばＭビット＝２ビットの場合、２（Ｎ−Ｍ）＋１＝６５個）のマルチプレクサＭＰＸ０〜ＭＰＸ６４を用いて所定のγ補正用の低階調Ｎ−Ｍビット分の数＋１個の基準電圧ＶＧ０〜ＶＧ６４を選択し、同じく低階調Ｎ−Ｍビット分の数＋１個のバッファ増幅器２５を経てソース線制御回路１６に供給する。
【００３３】
なお、図２に示す選択回路２０のラダー抵抗部２１の具体的回路図を図３に示す。このラダー抵抗部２１は、２５６個の抵抗を直列接続した分圧回路からなっており、前記階調電圧生成回路２４において、正極性の場合は、図３（ａ）に示すとおり、基準電圧ＶＧＭ側より２５６段階に分圧された各分圧ポイントから所定のγ補正に対応する０〜６４階調分、計６５個の基準電圧ＶＧ０〜ＶＧ６４を選択し、同じく負極性の場合は、図３（ｂ）に示すとおり、基準電圧ＶＧＳ側より２５６段階に分圧された各分圧ポイントから所定のγ補正に対応する０〜６４階調分、計６５個の基準電圧ＶＧ０〜ＶＧ６４を選択するようになっている。
【００３４】
そうすると、ＦＲＣにて表現可能な階調の数は、上述の従来例では（６４×４）−３＝２５３階調であったが、実施例１の場合では（６５×４）−３＝２５７階調となるから、ここから１階調を捨てれば２５６階調を表現できることになる。
【００３５】
そこで、ＦＲＣ回路３０において、Ｎビットの入力画素データを処理し、入力画素データが予め定めた所定の基準値（例えば、Ｎ＝８及びＭ＝２の場合、２Ｎ−２Ｍ＝２５２）以上である場合は入力画素データに１を加えて画素データとして出力し、入力画素データが２５２階調値以下である場合は入力画素データをそのまま画素データとして出力する。この場合、Ｎビットの入力画素データは画素データ比較回路において結果としてＮ＋１ビット、例えば９ビットの画素データに拡張されたことになる。
【００３６】
したがって、ＦＲＣ回路３０においては、画素データのビット幅としてＮ＋１ビット、例えば９ビットを処理できるようにし、前記９ビットの画素データの下位Ｍビット（例えばＭ＝２）を利用して図８（ａ）〜図８（ｃ）に示した従来例と同様のＦＲＣアルゴリズムによってＦＲＣを行い、対応する階調値を出力する。そして、同じくソース線制御回路１６内において、前述の２(Ｎ−Ｍ）＋１＝６５個の階調基準電圧ＶＧ０〜ＶＧ６４をＤＡ変換回路の基準電圧として利用し、ＦＲＣ回路３０からの画素データに対応する一つの階調基準電圧を選択して、液晶表示パネル１２のソースラインにγ補正されたアナログ画素データ信号として供給する。ここで、実施例１の液晶表示装置１０におけるＦＲＣでの画素データと出力表示階調との関係を下記表２に示す。
【００３７】
【表２】
2007094026.tif 000004
このような構成とすると、入力画素データの階調値が２５１の場合は、ＦＲＣ回路３０を経て２５１階調の擬似的階調出力がなされるが、入力画素データの階調値が２５２以上の場合は、ＦＲＣ回路３０を経て「入力画素データ＋１」の疑似階調出力がなされる。したがって、実施例１の液晶表示装置１０においては、図４の実線で表した曲線及び表２に示したとおり、２５２階調は表示されなくなるが、単一の階調であるために人間の視覚によればこの階調が飛んでいることを識別できず、実質的に連続的な階調表示が可能となる。
【００３８】
加えて、実施例１の液晶表示装置１０においては、表示可能な最高階調値が２５６となり、従来例のような重複する階調値がなくなるので、高階調領域で画像が潰れることがなくなる。このように、実施例１の液晶表示装置１０においては、ＦＲＣを用いた多階調表示であっても、色再現性が非常に高く、また、ＦＲＣを使用する時と、ＦＲＣを使用しない時を切り替えて使用したい場合にも、最高階調レベルを同じにできるので、例えば最高階調レベルを白とした場合、白輝度を同じにできるようになる。
【実施例２】
【００３９】
実施例１では、予め定めた基準値が高階調領域の２５２階調の場合を示したが、この予め定めた基準値は、臨界的限度があるものではなく、任意に選択し得る。しかしながら、人間の視覚は中間階調領域では敏感であるため、高階調領域以外に低階調領域を採用しても良好な効果をあたえる。そこで、実施例２では予め定めた基準値として低階調領域の２Ｍ（例えば、Ｍ＝２の場合、２Ｍ＝４）を採用した。なお、その他の回路構成については実施例１に示したものと実質的に同一であるので、その詳細な説明は省略する。この実施例２のＦＲＣ回路３０の画素データと出力表示階調の関係を下記表３に示した。
【００４０】
【表３】
2007094026.tif 000005
この実施例２のＦＲＣ回路３０においては、予め定めた基準値として４階調を採用した。したがって、入力画素データの階調値が３の場合は、ＦＲＣ回路３０を経て３階調の擬似的階調出力がなされるが、入力画素データの階調値が４以上の場合は、ＦＲＣ回路３０を経て「入力画素データ＋１」の疑似階調出力がなされる。したがって、実施例２のＦＲＣ回路３０においては、表３に示したとおり、階調値４は出力されなくなり、液晶表示装置においても表示されなくなるが、単一の階調値であるために人間の視覚によればこの階調が飛んでいることを識別できず、実質的に連続的な階調表示が可能となる。加えて、実施例２の液晶表示装置においても、表示可能な最高階調値が２５６となり、従来例のような重複する階調値がなくなるので、高階調領域で画像が潰れることがなくなる。
【００４１】
このように、実施例２の液晶表示装置においても、実施例１の液晶表示装置の場合と同様に、ＦＲＣを用いた多階調表示であっても、色再現性が非常に高く、また、ＦＲＣを使用する時と、ＦＲＣを使用しない時を切り替えて使用したい場合にも、最高階調レベルを同じにできるので、例えば最高階調レベルを白とした場合、白輝度を同じにできるようになる。
【図面の簡単な説明】
【００４２】
【図１】実施例１液晶表示装置の駆動回路全体のブロック図である。
【図２】図１のγ制御回路の簡略化したブロック図である。
【図３】図２のラダー抵抗部の具体的回路図であって、図３（ａ）は正極性の場合、図３（ｂ）は負極性の場合を示す図である。
【図４】液晶表示装置の階調と透過率との関係を示すグラフである。
【図５】従来の液晶表示装置の駆動回路全体のブロック図である。
【図６】図５のγ制御回路の簡略化したブロック図である。
【図７】図６のラダー抵抗部の具体的回路図であって、図７（ａ）は正極性の場合、図７（ｂ）は負極性の場合を示す図である。
【図８】図８（ａ）〜図８（ｃ）はそれぞれＲ、Ｇ、Ｂ別のＦＲＣのアルゴリズムを示す図である。
【符号の説明】
【００４３】
１０、１０Ａ    液晶表示装置
１１            ドライバＩＣ
１２            液晶表示パネル
１３            信号制御回路
１４            電源回路
１５            γ制御回路
１６            ソース線制御回路
１７            ゲート線制御回路
１８            インタフェース制御回路
１９            画像供給装置
２０            選択回路
２１            ラダー抵抗部
２４            マルチプレクサ
２５            バッファ増幅器
３０            ＦＲＣ回路
【図１】
2007094026.tif 000006
【図２】
2007094026.tif 000007
【図３】
2007094026.tif 000008
【図４】
2007094026.tif 000009
【図５】
2007094026.tif 000010
【図６】
2007094026.tif 000011
【図７】
2007094026.tif 000012
【図８】
2007094026.tif 000013