(57)【要約】【課題】テールに埋もれる小振幅信号の識別誤りの低減。【解決手段】正相入力信号を入力とするピーク値ホールド回路１１、逆相入力信号を入力とするピーク値ホールド回路１２、正相入力信号とピーク値ホールド回路１２の出力信号とを加算する加算器１３、逆相入力信号とピーク値ホールド回路１１の出力信号とを加算する加算器１４、加算器１３の出力信号を増幅する正転増幅器１５、加算器１４の出力信号を増幅する正転増幅器１６、正転増幅器１５の正相出力信号を入力とするピーク値ホールド回路２１、正転増幅器１６の逆相出力信号を入力とするピーク値ホールド回路２２、正相出力信号とピーク値ホールド回路２２の出力信号とを加算する加算器２３、逆相出力信号とピーク値ホールド回路２１の出力信号とを加算する加算器２４、加算器２３、２４の出力信号の差を増幅する差動増幅器２９を含む。【選択図】図１
2007258956.tif 000002
【特許請求の範囲】
【請求項１】
正相入力信号を入力とする第１のレベル保持回路と、
逆相入力信号を入力とする第２のレベル保持回路と、
前記正相入力信号と前記第２のレベル保持回路の出力信号とを加算する第１の加算器と、
前記逆相入力信号と前記第１のレベル保持回路の出力信号とを加算する第２の加算器と、
前記第１の加算器の出力信号を増幅する第１の増幅器と、
前記第２の加算器の出力信号を増幅する第２の増幅器と、
を備えることを特徴とする信号増幅回路。
【請求項２】
請求項１記載の信号増幅回路において、
前記第１の加算器は、前記正相入力信号と前記第２のレベル保持回路の出力信号とに、さらに、前記第２のレベル保持回路の出力信号と前記第１のレベル保持回路の出力信号の差信号に一定の利得を乗じた信号とを加算し、
前記第２の加算器は、前記逆相入力信号と前記第１のレベル保持回路の出力信号とに、さらに、前記差信号に一定の利得を乗じた信号とを加算することを特徴とする信号増幅回路。
【請求項３】
請求項２記載の信号増幅回路において、
前記一定の利得が０以上かつ１以下であることを特徴とする信号増幅回路。
【請求項４】
請求項３記載の信号増幅回路において、
前記一定の利得が０．２９以上かつ０．７１以下であることを特徴とする信号増幅回路。
【請求項５】
請求項４記載の信号増幅回路において、
前記一定の利得が０．５であることを特徴とする信号増幅回路。
【請求項６】
請求項１記載の信号増幅回路において、
前記第１の加算器は、一端に前記正相入力信号を与え、他端に前記第２のレベル保持回路の出力信号を与え、中間ノードを前記第１の増幅器の入力に接続する、縦続接続される第１の抵抗素子対で構成され、
前記第２の加算器は、一端に前記逆相入力信号を与え、他端に前記第１のレベル保持回路の出力信号を与え、中間ノードを前記第２の増幅器の入力に接続する、縦続接続される第２の抵抗素子対で構成されることを特徴とする信号増幅回路。
【請求項７】
請求項６記載の信号増幅回路において、
前記第１の抵抗素子対の２つの抵抗値が互いに相等しく、
前記第２の抵抗素子対の２つの抵抗値が互いに相等しいことを特徴とする信号増幅回路。
【請求項８】
請求項２記載の信号増幅回路において、
前記第２のレベル保持回路の出力信号と前記第１のレベル保持回路の出力信号の差信号を出力する第１の差動増幅器を備え、
前記第１の加算器は、
一端に前記正相入力信号を与え、他端を前記第１の増幅器の入力に接続した第１の抵抗素子と、
一端に前記第２のレベル保持回路の出力を与え、他端を前記第１の増幅器の入力に接続した第２の抵抗素子と、
一端に前記第１の差動増幅器の出力を与え、他端を前記第１の増幅器の入力に接続した第３の抵抗素子と、
からなる第１の抵抗素子回路で構成され、
前記第２の加算器は、
一端に前記逆相入力信号を与え、他端を前記第２の増幅器の入力に接続した第４の抵抗素子と、
一端に前記第１のレベル保持回路の出力を与え、他端を前記第２の増幅器の入力に接続した第５の抵抗素子と、
一端に前記第１の差動増幅器の出力を与え、他端を前記第２の増幅器の入力に接続した第６の抵抗素子と、
からなる第２の抵抗素子回路で構成されることを特徴とする信号増幅回路。
【請求項９】
請求項２記載の信号増幅回路において、
前記第１のレベル保持回路の出力信号と前記第２のレベル保持回路の出力信号の差信号を出力する第１の差動増幅器を備え、
前記第１および第２の増幅器はいずれも差動型であり、
前記第１の加算器は、
一端に前記正相入力信号を与え、他端を前記第１の増幅器の正相入力に接続した第１の抵抗素子と、
一端に前記第２のレベル保持回路の出力を与え、他端を前記第１の増幅器の正相入力に接続した第２の抵抗素子と、
一端に前記第１の差動増幅器の出力を与え、他端を前記第１の増幅器の逆相入力に接続した第３の抵抗素子と、
からなる第１の抵抗素子回路で構成され、
前記第２の加算器は、
一端に前記逆相入力信号を与え、他端を前記第２の正相増幅器の入力に接続した第４の抵抗素子と、
一端に前記第１のレベル保持回路の出力を与え、他端を前記第２の正相増幅器の入力に接続した第５の抵抗素子と、
一端に前記第１の差動増幅器の出力を与え、他端を前記第２の増幅器の逆相入力に接続した第６の抵抗素子と、
からなる第２の抵抗素子回路で構成されることを特徴とする信号増幅回路。
【請求項１０】
請求項８または９記載の信号増幅回路において、
前記第１および第２の抵抗素子の抵抗値が互いに相等しく、
前記第３の抵抗素子の抵抗値と前記第１の差動増幅器の利得との積が前記第１または第２の抵抗素子の抵抗値に対して所定の値であり、
前記第４および第５の抵抗素子の抵抗値が互いに相等しく、
前記第６の抵抗素子の抵抗値と前記第１の差動増幅器の利得との積が前記第４または第５の抵抗素子の抵抗値に対して前記所定の値であって、
前記所定の値は、０以上かつ１以下の値であることを特徴とする信号増幅回路。
【請求項１１】
請求項１０記載の信号増幅回路において、
前記所定の値は、０．２９以上かつ０．７１以下であることを特徴とする信号増幅回路。
【請求項１２】
請求項１１記載の信号増幅回路において、
前記所定の値は、０．５であることを特徴とする信号増幅回路。
【請求項１３】
請求項８または９記載の信号増幅回路において、
前記第１の差動増幅器の利得が０以上かつ１以下であり、
前記第１、第２、第３の抵抗素子の抵抗値が互いに相等しく、
前記第４、第５、第６の抵抗素子の抵抗値が互いに相等しいことを特徴とする信号増幅回路。
【請求項１４】
請求項１３記載の信号増幅回路において、
前記第１の差動増幅器の利得が０．２９以上かつ０．７１以下であることを特徴とする信号増幅回路。
【請求項１５】
請求項１４記載の信号増幅回路において、
前記第１の差動増幅器の利得が０．５であることを特徴とする信号増幅回路。
【請求項１６】
前記第１および第２の増幅器の利得が等しいことを特徴とする請求項１乃至１５のいずれか一に記載の信号増幅回路。
【請求項１７】
請求項１乃至１６のいずれか一に記載の信号増幅回路を初段増幅部とし、
前記初段増幅部が出力する正相出力信号を入力とする第３のレベル保持回路と、
前記初段増幅部が出力する逆相出力信号を入力とする第４のレベル保持回路と、
前記正相出力信号と第４のレベル保持回路の出力信号とを加算する第３の加算器と、
前記逆相出力信号と第３のレベル保持回路の出力信号とを加算する第４の加算器と、
前記第３の加算器の出力信号と前記第４の加算器の出力信号との差信号を増幅する第２の差動増幅器と、
をさらに備えることを特徴とする信号増幅回路。
【請求項１８】
請求項１乃至１６のいずれか一に記載の信号増幅回路において、
前記第１の増幅器は、前記正相出力信号を出力する正転増幅器であり、
前記第２の増幅器は、前記逆相出力信号を出力する正転増幅器であることを特徴とする信号増幅回路。
【請求項１９】
請求項１乃至１６のいずれか一に記載の信号増幅回路において、
前記第１の増幅器は、前記逆相出力信号を出力する反転増幅器であり、
前記第２の増幅器は、前記正相出力信号を出力する反転増幅器であることを特徴とする信号増幅回路。
【請求項２０】
請求項１９記載の信号増幅回路において、
前記第１の反転増幅器の入出力間、および、前記第２の反転増幅器の入出力間にそれぞれ抵抗素子が接続されていることを特徴とする信号増幅回路。
【請求項２１】
請求項１７記載の信号増幅回路において、
前記第１〜第４のレベル保持回路は、入力する信号のピークおよびボトムのいずれか一方の値を保持することを特徴とする信号増幅回路。
【請求項２２】
光検出器と、前記光検出器の出力電流を差動出力信号に変換する前置増幅器と、請求項１乃至２１のいずれか一に記載の信号増幅回路とを備え、
前記前置増幅器は、前記差動出力信号を前記正相入力信号および前記逆相入力信号として前記信号増幅回路に出力することを特徴とする光受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号増幅回路および光受信器に関し、特にバースト状のベースバンドディジタル信号を増幅する信号増幅回路およびそれを用いる光受信器に関する。
【背景技術】
【０００２】
ＰＯＮ（passive optical network）システム等に用いられる光受信器では、加入者端末間との距離がそれぞれ異なる複数の加入者端末から送られるバースト状の光信号を受信する。この場合、受信されるバースト状のベースバンドディジタル信号の振幅が時間的に大きく変化し、大振幅バースト信号と小振幅バースト信号の振幅比は、１０００対１にも及ぶ場合がある。一方、この種の光受信器における受信回路の入力電流信号には、送信器が出力する光信号の消光比不良、反射戻り光及び受信器の受光素子で発生する暗電流等の影響により、一定レベルのオフセット電流が生ずる。同時に、受光素子内で光入射により生成されたキャリアのうち、受光素子内の電界強度が低い場所で生成されたキャリアは、ゆっくりとした時間をかけて拡散するため、信号のクロック周期に比べて大きな時定数で変化するオフセット電流が生ずる。
【０００３】
このような大きな時定数で変化するオフセット電流は、図２２（ａ）に示すような周波数特性を有する。すなわち、受光素子は、数ｋ〜数百ｋＨｚに肩を有する高域減衰特性を示す。このような特性を有する受光素子に対して、図２２（ｂ）に示すような大振幅バースト信号（パケットＡ）とそれに続く小振幅バースト信号（パケットＢ）の光波形が入力された場合に、受光素子の出力信号は、図２２（ｃ）に示すようパケットＡに対する低周波応答によって”０”レベルが上昇する。そしてパケットＡに引き続くパケットＢの先頭部分では、レベルが吊り上げられて以降徐々に本来の”０”レベルに向かって下がって行く。このような現象を、ここでは「テール」と呼ぶ。
【０００４】
以上のようなオフセット電流が存在する、ＰＯＮシステム等に用いられる光受信器では、大振幅のバースト信号直後に現れるテールに重畳される小振幅のバースト信号を誤りなく受信することが重要である。バースト信号は単極性信号であるので、単に、一定の閾値でバースト信号の識別を行っただけでは、大振幅バースト信号直後の小振幅バースト信号の先頭部は、大振幅バースト信号で発生するテールに埋もれて受信できなくなってしまう。あるいは、小振幅バーストの先頭部を受信できる様に閾値を設定した場合には、小振幅バーストの後部が受信できなくなってしまう。すなわち、このようなオフセットを有する電流信号を増幅すると、出力波形のデューティ比が著しく変動し、論理「０」または「１」レベルの正確な識別が困難となる。
【０００５】
これらオフセット電流によるデューティ比変動のうち、一定レベルのオフセット電流によるデューティ比変動を抑制する従来技術は、これまで各種提案されている。例えば、特許文献１には、受光素子から入力した電気信号を前置増幅器で正相および逆相の出力信号として、各ピークをホールドしフィードフォワード接続して加算させる光受信回路が記載されている。この光受信回路では、入力信号や前置増幅器のオフセットによる出力波形のデューティ劣化を生じなくなり、受信信号レベルが小さい場合でもデータ識別余裕が劣化しない。
【０００６】
しかしながら、特許文献１記載の光受信回路では、時間経過に伴い過渡的に変化するオフセットを抑制することはできず、出力波形のデューティ比が著しく変動してしまう。この時間経過に伴い過渡的に変化するオフセットが出力波形のデューティ比変動に与える影響は、特にＰＯＮシステムのような広い受信ダイナミックレンジを必要とする場合に特に顕著に現れる。
【０００７】
そこで、このような広い受信ダイナミックレンジを必要とする場合、すなわちレベル差が大きく異なるバースト状の光信号を受信する場合においても、時間経過に伴い過渡的に変化するオフセットを削除してデューティ比変動のない出力波形を得ることができるオフセット制御回路及びそれを使用した光受信器が特許文献２において開示されている。
【０００８】
図２３は、特許文献２に記載される光受信器の構成を示すブロック図である。この光受信器は、光信号を電流信号ＩＰＤに変換する受光素子１００と、受光素子１００で出力された電流信号ＩＰＤを電圧信号に変換し、増幅して差動電圧信号である正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮを出力する前置増幅回路１２０と、時間経過に伴い過渡的に変化するオフセットを削除するオフセット制御回路１３０と、時間的に変化しない一定レベルのオフセットを削除すると共に、論理「０」、「１」レベルを識別する閾値を設定する識別レベル制御回路１４０より構成されている。
【０００９】
ここでオフセット制御回路１３０は、前置増幅回路１２０が出力する正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮのピーク値をそれぞれホールドするピーク値ホールド回路１３２、１３１、ピーク値ホールド回路１３１、１３２のそれぞれの出力信号ＰＤ１Ｎ、ＰＤ１Ｐを２倍する２倍回路１３５、１３６、２倍回路１３５の出力信号と正相入力信号ＶＩＮＰとを加算する加算回路１３７、２倍回路１３６の出力信号と逆相入力信号ＶＩＮＮとを加算する加算回路１３８、加算回路１３７、１３８の出力を増幅する差動増幅回路１３９を備える。
【００１０】
また、識別レベル制御回路１４０は、特許文献１等で開示される回路であって、差動増幅回路１３９の出力する正相信号ＶＯ１Ｐおよび逆相信号ＶＯ１Ｎのピーク値をそれぞれホールドするピーク値ホールド回路１４２、１４１、ピーク値ホールド回路１４１の出力信号ＰＤＤ２Ｎと正相信号ＶＯ１Ｐとを加算する加算回路１４３、ピーク値ホールド回路１４２の出力信号ＰＤＤ２Ｐと逆相信号ＶＯ１Ｎとを加算する加算回路１４４、加算回路１４３、１４４のそれぞれの出力信号ＡＤ２Ｐ、ＡＤ２Ｎを増幅する差動増幅回路１４５を備える。差動増幅回路１４５の出力信号ＶＯ２Ｐ、ＶＯ２Ｎの値を比較することで２値（「１」「０」）ディジタル信号ＣＯＭＰＯＵＴを得る。
【００１１】
次に、以上のように構成される光受信器の各部の波形について説明する。図２４、２５は、図２３の光受信器の各部の波形を示す図である。図２４において、受光素子１００がテールを伴った電流信号ＩＰＤを発し、電流信号ＩＰＤが前置増幅回路１２０を経て生成された差動電圧信号対である正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮが示される。テールの印加により、正相入力信号ＶＩＮＰの包絡線は単調減少、逆相入力信号ＶＩＮＮの包絡線は単調増加となっているため、ピーク値ホールド回路１３１でホールドされたピーク値を示す出力信号ＰＤ１Ｎは、テールに追従して信号振幅のピーク値に追従している。これに対し、ピーク値ホールド回路１３２でホールドされたピーク値を示す出力信号ＰＤ１Ｐは、信号振幅のピーク値を反映しない。出力信号ＰＤ１Ｐ、ＰＤ１Ｎに対して２倍回路１３５、１３６を介して加算器１３７、１３８の加算演算によって出力信号ＡＤ１Ｐ、ＡＤ１Ｎを得る。
【００１２】
さらに、図２５に示すように、出力信号ＡＤ１Ｐ、ＡＤ１Ｎの差電圧を差動増幅器１３９で増幅することによって得られる出力信号ＶＯ１Ｐ、ＶＯ１Ｎの差電圧は、テールはないがオフセットをもった単極性信号となる。出力信号ＶＯ１Ｐ、ＶＯ１Ｎを、単極性信号／双極性信号変換回路である識別レベル制御回路１４０に入力することで、識別レベル制御回路１４０の出力として双極性信号である出力信号ＶＯ２Ｐ、ＶＯ２Ｎを得る。これをコンパレータで比較することによって、受光素子１００がテールをもった電流を発した場合にもデューティ比の良好な２値ディジタル信号ＣＯＭＰＯＵＴを得ることができる。
【００１３】
また、特許文献３には、バーストセル先頭に起きる様々な過渡的応答に対応し、かつ、外来ノイズ等の擾乱に強い信号増幅回路が開示されている。この信号増幅回路は、正相信号の直流レベルを検出する第１のレベル検出回路と、第１のレベル検出回路の検出出力に逆相信号を加算する第１の加算回路と、逆相信号の直流レベルを検出する第２のレベル検出回路と、第２のレベル検出回路の検出出力に正相信号を加算する第２の加算回路と、第１の加算回路と第２の加算回路の出力を差動増幅する差動増幅回路とを有している。そして、第１及び、第２のレベル検出回路は、正相信号の最大値を検出するピーク検出回路と、ピーク検出回路の検出レベルを基準として、正相信号の相対的な最小値を検出するボトム検出回路と、ピーク検出回路とボトム検出回路の検出出力を分圧する分圧回路とを有している。
【００１４】
さらに、関連する装置として、特許文献４には、周波数応答に起因する受信不能あるいは符号誤り率の劣化を生じさせることなく、高い伝送効率を維持することを可能にする光バースト受信装置が開示されている。
【００１５】
【特許文献１】特許第２６５６７３４号公報
【特許文献２】特許第３６０６１４３号公報
【特許文献３】国際公開第０１／０４８９１４号パンフレット
【特許文献４】特開平１１−１１２４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、特許文献２の回路では、図２３に示すオフセット制御回路１３０内の加算器１３７、１３８の出力信号ＡＤ１Ｐ、ＡＤ１Ｎの差信号が双極性信号となっていない。このため、差動増幅器１３９の利得を大きくし、入力信号ＶＩＮＰ、ＶＩＮＮが大きくて差動増幅器１３９がリミッタ増幅器として動作した場合には、オフセット制御回路１３０の出力信号におけるデューティ比が１：１から大きくずれる虞がある。
【００１７】
また、入力信号ＶＩＮＰ、ＶＩＮＮが大きい場合にリミッタ増幅器として動作をしないように差動増幅器１３９の利得を小さく設定したとする。この場合には、識別レベル制御回路１４０の入力信号ＶＯ１Ｐ、ＶＯ１Ｎの振幅が減少し、入力信号が小さい場合にピーク値ホールド回路１４１、１４２のホールド誤差や差動増幅器１３９の入力オフセットの影響を大きく受けてしまうことになる。したがって、精度の良い単極性信号／双極性信号変換が行われず、コンパレータにおける２値ディジタル信号の識別に誤りを生じる虞がある。
【００１８】
一方、特許文献３に開示される信号増幅回路は、正相信号と逆相信号とに対し、それぞれピーク検出回路とボトム検出回路を設けて直流分がキャンセルされているので、リミッタアンプの入力において、双極性信号となっている。しかしながら、正相入力信号と逆相入力信号とに対してそれぞれピーク検出回路とボトム検出回路とを設ける必要がある。このため回路が複雑になると共に、ホールド値を精度よく保つには、調整等が必要となってしまう虞がある。
【００１９】
このように従来の回路では、簡易な回路で広い入力ダイナミックレンジを得ることが難しく、大振幅のバースト信号直後のテールに埋もれた小振幅のバースト信号における誤りを充分に低減することができなかった。
【課題を解決するための手段】
【００２０】
本発明の一つのアスペクトに係る信号増幅回路は、正相入力信号を入力とする第１のレベル保持回路と、逆相入力信号を入力とする第２のレベル保持回路と、正相入力信号と第２のレベル保持回路の出力信号とを加算する第１の加算器と、逆相入力信号と第１のレベル保持回路の出力信号とを加算する第２の加算器と、第１の加算器の出力信号を増幅する第１の増幅器と、第２の加算器の出力信号を増幅する第２の増幅器と、を備える。
【発明の効果】
【００２１】
本発明によれば、簡易な回路で入力ダイナミックレンジを広く取ることが可能であって、大振幅のバースト信号直後のテールに埋もれた小振幅の信号に対する識別誤りを低減することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施形態に係る信号増幅回路は、１段目の増幅部と、１段目の増幅部の出力に接続される２段目の増幅部とを備える。１段目の増幅部は、正相入力信号を入力とする第１のレベル保持回路と、逆相入力信号を入力とする第２のレベル保持回路と、正相入力信号と第２のレベル保持回路の出力信号とを加算する第１の加算器と、逆相入力信号と第１のレベル保持回路の出力信号とを加算する第２の加算器と、第１の加算器の出力信号を増幅する第１の増幅器と、第２の加算器の出力信号を増幅する第２の増幅器と、を備える。ここで第１および第２の増幅器の利得が等しいことが好ましい。また、第１および第２の増幅器のそれぞれは、それぞれ正相出力信号および逆相出力信号を出力する正転増幅器、あるいはそれぞれ逆相出力信号および正相出力信号を出力する反転増幅器である。
【００２３】
さらに、２段目の増幅部は、１段目の増幅部が出力する正相出力信号を入力とする第３のレベル保持回路と、１段目の増幅部が出力する逆相出力信号を入力とする第４のレベル保持回路と、正相出力信号と第４のレベル保持回路の出力信号とを加算する第３の加算器と、逆相出力信号と第３のレベル保持回路の出力信号とを加算する第４の加算器と、第３の加算器の出力信号と第４の加算器の出力信号との差信号を増幅する差動増幅器と、を備える。
【００２４】
また、第１の加算器は、正相入力信号と第２のレベル保持回路の出力信号とに、さらに、第２のレベル保持回路出力と第１のレベル保持回路出力の差信号に一定の利得を乗じた信号とを加算し、第２の加算器は、逆相入力信号と第１のレベル保持回路の出力信号とに、さらに、差信号の一定の利得を乗じた信号とを加算するようにしてもよい。ここで、一定の利得は、０以上かつ１以下であって、好ましくは０．２９以上かつ０．７１以下であって、より好ましくは約０．５である。
【００２５】
なお、第１〜第４のレベル保持回路は、入力する信号のピークおよびボトムのいずれか一方の値を保持する回路である。
【００２６】
このような信号増幅回路は、光検出器で発生したテールを含む信号を受信した場合、２段目の増幅部において、正相入力信号の包絡線のピーク値は増減せずに一定となり、逆相入力信号の包絡線のピーク値が単調増加となる。このため、テールがある場合にも、ピーク値ホールド回路のみで光検出器出力電流のピーク値とボトム値に相当する信号の双方を保持することができる。したがって、ピーク値ホールド回路と増幅器のみの簡単な回路で高精度な単極性信号／双極性信号変換を行い、符号誤りなくディジタル２値信号を受信することができる。
【００２７】
また、１段目の増幅部内の第１および第２の加算器の出力信号の差信号が双極性信号となっている。このため、大きな入力信号を入力して第１および第２の増幅器がリミッタ増幅器として動作した場合であっても出力信号のデューティ比は劣化しない。
【００２８】
このような構成の信号増幅回路を光受信器に用いることで、光検出器が出力する大振幅のバースト直後のテールに埋もれた小振幅の信号を誤りなく受信することができる。そして、大きな入力ダイナミックレンジを有する光受信器を簡単な回路で実現することができる。以下、実施例に即し、図面を参照して詳細に説明する。
【実施例１】
【００２９】
図１は、本発明の第１の実施例に係る信号増幅回路の構成を示すブロック図である。図１において、信号増幅回路は、１段目の増幅部１０と、増幅部１０の出力に接続される２段目の増幅部２０とを備える。増幅部１０は、正相入力信号ＶＩＮＰを入力とするピーク値ホールド回路１１と、逆相入力信号ＶＩＮＮを入力とするピーク値ホールド回路１２と、正相入力信号ＶＩＮＰとピーク値ホールド回路１２の出力信号ＰＤ１Ｎを加算する加算器１３と、逆相入力信号ＶＩＮＮとピーク値ホールド回路１１の出力信号ＰＤ１Ｐとを加算する加算器１４と、加算器１３の出力信号ＡＤＤ１Ｐを増幅する正転増幅器１５と、加算器１４の出力信号ＡＤＤ１Ｎを増幅する正転増幅器１６とを備える。
【００３０】
また、増幅部２０は、正転増幅器１５が出力する正相出力信号ＶＯＵＴ１Ｐを入力とするピーク値ホールド回路２１と、反転増幅器１６が出力する逆相出力信号ＶＯＵＴ１Ｎを入力とするピーク値ホールド回路２２と、正相出力信号ＶＯＵＴ１Ｐとピーク値ホールド回路２２の出力信号ＰＤ２Ｎとを加算する加算器２３と、逆相出力信号ＶＯＵＴ１Ｎとピーク値ホールド回路２１の出力信号ＰＤ２Ｐとを加算する加算器２４と、加算器２３の出力信号ＡＤＤ２Ｐと加算器２４の出力信号ＡＤＤ２Ｎとの差を増幅する差動増幅器２９とを備える。
【００３１】
図２は、図１に示す信号増幅回路を用いる光受信器のブロック図である。図２において、図１に示す信号増幅回路の前段に、光信号を電流信号ＩＰＤに変換する光検出器１と、光検出器１で出力された電流信号ＩＰＤをシングルエンド電圧信号に変換するトランスインピーダンス増幅器２と、正相入力端子をレファレンス電圧生成部３に接続し逆相入力端子をトランスインピーダンス増幅器２の出力に接続することでシングルエンド電圧信号を差動電圧信号に変換するシングルエンド／差動変換回路４を備える。また、信号増幅回路の後段には、増幅部２０の正相出力信号が逆相出力信号よりも大きければ「１」を出力し、増幅器２０の逆相出力が正相出力よりも大きければ「０」を出力するコンパレータ５を備える。
【００３２】
図３、図４は、光検出器１がテールを伴った電流信号ＩＰＤを発した場合の信号増幅回路の各部の信号波形を示す図である。電流信号ＩＰＤは、トランスインピーダンス増幅器２およびシングルエンド／差動変換回路４を経て差動電圧信号対である正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮに変換される。光検出器１におけるテールの印加により、正相入力信号ＶＩＮＰの包絡線は単調減少となり、逆相入力信号ＶＩＮＮの包絡線は単調増加となっている。このため、増幅部１０内のピーク値ホールド回路１２でホールドされたピーク値を示す出力信号ＰＤ１Ｎは、テールに追従して信号振幅のピーク値に追従している。これに対し、ピーク値ホールド回路１１でホールドされたピーク値を示す出力信号ＰＤ１Ｐは、信号振幅のピーク値を反映しなくなる。これらの信号に対して加算器１３、１４における加算演算を施した結果、加算器１４の出力信号ＡＤＤ１Ｎは、単調増加の包絡線をもった信号となり、加算器１３の出力信号ＡＤＤ１Ｐは、増減のない包絡線をもった信号となる。このため、加算器１４の出力信号ＡＤＤ１Ｎを正転増幅器１６で増幅することで得られる逆相出力信号ＶＯＵＴ１Ｎも単調増加の包絡線をもった信号となる。また、加算器１３の出力信号ＡＤＤ１Ｐを正転増幅器１５で増幅することで得られる正相出力信号ＶＯＵＴ１Ｐも、増減のない包絡線をもった信号となる。
【００３３】
これらの差動信号対である正相出力信号ＶＯＵＴ１Ｐおよび逆相出力信号ＶＯＵＴ１Ｎが増幅部２０に入力される。逆相出力信号ＶＯＵＴ１Ｎは、その包絡線が単調増加であり、正相出力信号ＶＯＵＴ１Ｐは、その包絡線が増減なく一定である。したがって、増幅部２０内のピーク値ホールド回路２１、２２は、いずれも所望のピーク値を保持し、出力信号ＰＤ２Ｐ、ＰＤ２Ｎを得る。増幅部２０内の加算器２３、２４の加算演算によって、それぞれ出力信号ＡＤＤ２Ｐ、ＡＤＤ２Ｎを得るが、出力信号ＰＤ２Ｐ、ＰＤ２Ｎともに所望のピーク値を保持している。したがって、差動増幅器２９によって出力信号ＡＤＤ２Ｐ、ＡＤＤ２Ｎの差電圧を増幅して得られた出力信号ＶＯＵＴ２Ｐ、ＶＯＵＴ２Ｎの差電圧は、高精度の双極性信号となる。これをコンパレータ５で比較することによって、光検出器１がテールをもった電流信号ＩＰＤを発した場合であってもデューティ比の良好な２値ディジタル信号ＣＯＭＰＯＵＴをコンパレータ５の出力として得ることができる。
【００３４】
なお、正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの高周波信号振幅がテールの振幅よりも十分大きい場合には、増幅部１０は、正転増幅器１５、１６が線形動作する領域において、実質的に単極性信号／双極性信号変換回路として機能する。テールの最大振幅は、正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの高周波信号振幅には依存せずに一定値となる。このため、正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの振幅が大きい場合には、その高周波信号振幅が大きく、テールの振幅は変わらない状態となる。したがって、正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの振幅が大きい場合、正転増幅器１５、１６が線形動作している限り、デューティ比の劣化は生じない。本実施例において、一定の正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮを入力した場合に正転増幅器１５、１６に加わる出力信号ＡＤＤ１Ｐ、ＡＤＤ１Ｎの振幅は、テール振幅を無視して図３と図２４を比較すれば明らかなように、同相振幅については従来例において増幅器１３９に加わる入力振幅の１／２であり、差動振幅については従来例において増幅器１３９に加わる入力振幅と等しい。したがって、同相入力ダイナミックレンジの制限が厳しい増幅器を正転増幅器１５、１６に適用した場合において、リミッティングによるデューティ比の劣化を生じさせずに動作する正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの入力振幅を、従来例において同等の同相入力ダイナミックレンジの増幅器を差動増幅器１３９として用いた場合と比較して２倍の大きさまで取ることができる。すなわち、従来例における差動増幅器の同相入力ダイナミックレンジの制限によるダイナミックレンジの上限が６ｄＢ改善される。なお、図２４における出力信号ＡＤ１Ｐ、ＡＤ１Ｎがそれぞれ、出力信号ＡＤＤ１Ｐ、ＡＤＤ１Ｎに対応する。
【実施例２】
【００３５】
図５は、本発明の第２の実施例に係る信号増幅回路の構成を示すブロック図である。図５の増幅部１０ａにおいて、図１に示す加算器１３に代えて、一端に正相入力信号ＶＩＮＰが与えられ他端を正転増幅器１５の入力端子に接続した抵抗３１と、一端をピーク値ホールド回路１２の出力に接続し他端を正転増幅器１５の入力端子に接続した抵抗３４とからなる抵抗分圧回路が構成される。また、図１に示す加算器１４に代えて、一端に逆相入力信号ＶＩＮＮが与えられ他端を正転増幅器１６の入力端子に接続した抵抗３２と、一端をピーク値ホールド回路１１の出力に接続し他端を正転増幅器１６の入力端子に接続した抵抗３３とからなる抵抗分圧回路が構成される。ここで、抵抗３１と抵抗３４の値が等しく、抵抗３２と抵抗３３の値が等しいものとする。図５において、図１の加算器１３、１４以外の構成は、図１と同一である。このように第２の実施例に係る信号増幅回路は、簡単な抵抗分圧回路のみで加算器が構成される。
【００３６】
第２の実施例に係る信号増幅回路の各部の動作は、第１の実施例と同じであり、各部の動作波形は、第１の実施例と同様に図３、図４に示される。また、公知技術の問題点が解決される理由も第１の実施例と同様である。
【実施例３】
【００３７】
図６は、本発明の第３の実施例に係る信号増幅回路の構成を示すブロック図である。図６の増幅部１０ｂにおいて、図５の正転増幅器１５の代わりに、抵抗３１と抵抗３４の接続点（加算器の出力）を入力とし、増幅部１０ｂの逆相出力信号ＶＯＵＴ１Ｎを出力する反転増幅器３７と、反転増幅器３７の入出力端を接続する抵抗３５とで構成されるトランスインピーダンス増幅器が用いられる。また、図６において、図５の正転増幅器１６の代わりに、抵抗３２と抵抗３３の接続点（加算器の出力）を入力とし、増幅部１０ｂの正相出力信号ＶＯＵＴ１Ｐを出力する反転増幅器３８と、反転増幅器３８の入出力端を接続する抵抗３６とで構成されるトランスインピーダンス増幅器が用いられる。これらトランスインピーダンス増幅器以外の構成は、第２の実施例と同一である。
【００３８】
本発明の第３の実施例に係る信号増幅回路の各部の動作は、第１および第２の実施例と同じであり、各部の動作波形は第１および第２の実施例と同様に図３、図４に示される。また、公知技術の問題点が解決される理由も第１および第２の実施例と同様である。
【００３９】
第１の実施例では、加算器１３、１４の入力ノードのインピーダンスが高くなるため、入力ノードにおいて寄生容量による帯域低下が起こりやすく、実用的な動作速度の上限は、１Ｇｂｐｓ程度である。これに対し、第３の実施例では、入力ノードにトランスインピーダンス増幅器が接続されるために入力ノードのインピーダンスが低く保たれる。したがって、入力ノードにおける寄生容量による帯域低下が軽減され、２Ｇｂｐｓを大幅に上回る高速動作の実現も容易となる。
【実施例４】
【００４０】
図７は、本発明の第４の実施例に係る信号増幅回路の構成を示すブロック図である。図７において、図１の増幅部１０内のピーク値ホールド回路１１、１２、増幅部２０内のピーク値ホールド回路２１、２２の代わりに、それぞれ、増幅部１０ｃ内のボトム値ホールド回路１１Ａ、１２Ａ、増幅部２０ｃ内のボトム値ホールド回路２１Ａ、２２Ａが用いられる。ピーク値ホールド回路の代わりにボトム値ホールド回路が用いられること以外の構成は、第１の実施例と同一である。
【００４１】
図８、図９は、光検出器１がテールを伴った電流信号ＩＰＤを出力した場合の図７における各部の動作波形を示す図である。ピーク値ホールド回路の代わりにボトム値ホールド回路が用いられているため、各部の包絡線において、図４で単調増加であったものは、図９では単調減少となる。ボトム値検出回路は、単調減少となる包絡線をとらえることで、実施例１と同様に高精度な単極性信号／双極性信号変換を実現している。
【実施例５】
【００４２】
図１０は、本発明の第５の実施例に係る信号増幅回路の構成を示すブロック図である。図１０において、図１と同一の符号は、同一物を表し、その説明を省略する。信号増幅回路は、１段目の増幅部１０ｄと、増幅部１０ｄの出力に接続される２段目の増幅部２０とを備える。増幅部１０ｄは、正相入力信号ＶＩＮＰを入力とするピーク値ホールド回路１１と、逆相入力信号ＶＩＮＮを入力とするピーク値ホールド回路１２と、ピーク値ホールド回路１２出力信号からピーク値ホールド回路１１の出力信号を減じて得られた信号に利得１／２を乗じて加算器１３ａ、１４ａに出力する差動増幅器４０と、正相入力信号ＶＩＮＰとピーク値ホールド回路１２の出力信号ＰＤ１Ｎと差動増幅器４０の出力信号とを加算する加算器１３ａと、逆相入力信号ＶＩＮＮとピーク値ホールド回路１１の出力信号ＰＤ１Ｐと差動増幅器４０の出力信号とを加算する加算器１４ａとを備える。正転増幅器１５は、加算器１３ａの出力信号ＡＤＤ１Ｐを増幅し、正転増幅器１６は、加算器１４ａの出力信号ＡＤＤ１Ｎを増幅する。
【００４３】
ここで、差動増幅器４０の利得は、０以上かつ１以下であって、好ましくは０．２９以上かつ０．７１以下であって、より好ましくは約０．５である。差動増幅器４０の利得が０の場合が実施例１に相当する。一般に、差動増幅器４０の利得をＡとすると、増幅部１０ｄの図１の増幅部１０に対するダイナミックレンジの改善量は、以下のようになる。
０≦Ａ＜０．５の場合には、「改善量」＝１／（１−Ａ）、ｄＢ表示とすると、−２０ｌｏｇ１０（１−Ａ）
０．５＜Ａ≦１の場合には、「改善量」＝１／Ａ、ｄＢ表示とすると、−２０ｌｏｇ１０Ａ
【００４４】
「改善量」は、通常３ｄＢ以上あることが好ましく、この場合に、下限は「１−１／１０３／２０（約０．２９２）」となり、上限は「１−１／１０３／２０（約０．７０８）」となる。
【００４５】
なお、Ａ＝０．５は特異点であって、２倍（６ｄＢ）に留まらず、実用上１０〜２０倍（２０〜２６ｄＢ）程度改善されることが確かめられ、利得が０．５付近にある場合において入力信号のダイナミックレンジを最も広くすることができる。
【００４６】
図１１は、図１０に示す信号増幅回路を用いる光受信器のブロック図である。図１１において、図２と同一の符号は、同一物を表し、その説明を省略する。図１１では、図２の増幅部１０の替わりに増幅部１０ｄが備えられる。
【００４７】
図１２、図１３は、光検出器１がテールを伴った電流信号ＩＰＤを発し、かつ、受信対象とする光信号電流の振幅がテールよりも小さい場合の信号増幅回路の各部の信号波形を示す図である。図１２、図１３は、実施例１における図３、図４の説明と同様であるので、その説明を省略する。
【００４８】
図１４、図１５は、受信対象とする光信号電流の振幅がテールよりも十分大きくテールが無視できるレベルの場合の信号増幅回路の各部の信号波形を示す図である。この場合、加算器１３ａの出力信号ＡＤＤ１Ｐと加算器１４ａの出力信号ＡＤＤ１Ｎとも双極性信号となっているため、正転増幅器１５、１６がリミッタ増幅器として動作しても、デューティ比の劣化は生じない。言い換えると、受信対象とする光信号電流の振幅が大きく、増幅部１０ｄに入力される正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの入力振幅が大きい場合のリミッティングによるデューティ比の劣化を考慮することなく、正転増幅器１５、１６の利得を十分大きくとることができる。したがって、光検出器１がテールを発生し、かつ、正相入力信号ＶＩＮＰ、逆相入力信号ＶＩＮＮの振幅が小さい場合にも大きい場合にも、具体的には、最大入力に関しては従来例の１０倍程度の範囲までにおいて、ピーク値ホールド回路の応答速度（具体的には数ビット程度）でデューティ比の良好な２値ディジタル信号が得られる。
【実施例６】
【００４９】
図１６は、本発明の第６の実施例に係る信号増幅回路の構成を示すブロック図である。図１６の増幅部１０ｅにおいて、図１０に示す加算器１３ａに代えて、一端に正相入力信号ＶＩＮＰが与えられ他端を正転増幅器１５の入力端子に接続した抵抗３１と、一端をピーク値ホールド回路１２の出力に接続し他端を正転増幅器１５の入力端子に接続した抵抗３４と、一端を差動増幅器４０の出力に接続し他端を正転増幅器１５の入力端子に接続した抵抗３９ａとからなる抵抗素子回路が構成される。また、図１０に示す加算器１４ａに代えて、一端に逆相入力信号ＶＩＮＮが与えられ他端を正転増幅器１６の入力端子に接続した抵抗３２と、一端をピーク値ホールド回路１１の出力に接続し他端を正転増幅器１６の入力端子に接続した抵抗３３と、一端を差動増幅器４０の出力に接続し他端を正転増幅器１６の入力端子に接続した抵抗３９ｂとからなる抵抗素子回路が構成される。ここで、抵抗３１と抵抗３４と抵抗３９ａの値が等しく、抵抗３２と抵抗３３と抵抗３９ｂの値が等しく、また差動増幅器４０の利得が１／２であるものとする。なお、図１６において、図１０の加算器１３ａ、１４ａ以外の構成は、図１０と同一である。このように第６の実施例に係る信号増幅回路は、簡単な抵抗分圧回路のみで加算器が構成される。
【００５０】
第６の実施例に係る信号増幅回路の各部の動作は、第５の実施例と同じであり、各部の動作波形は、第５の実施例と同様に図１２、図１３、図１４、図１５に示される。また、公知技術の問題点が解決される理由も第５の実施例と同様である。
【実施例７】
【００５１】
図１７は、本発明の第７の実施例に係る信号増幅回路の構成を示すブロック図である。図１７の増幅部１０ｆにおいて、差動増幅器４０Ａは、ピーク値ホールド回路１１の出力信号からピーク値ホールド回路１２の出力信号を減じており、正転増幅器１５Ａおよび正転増幅器１６Ａがいずれも差動型である。また、図１０に示す加算器１３ａに代えて、一端に正相入力信号ＶＩＮＰが与えられ他端を差動正転増幅器１５Ａの正相入力端子に接続した抵抗３１と、一端をピーク値ホールド回路１２の出力に接続し他端を差動正転増幅器１５Ａの正相入力端子に接続した抵抗３４とを備える。また、一端を差動増幅器４０Ａの出力が与えられ他端を差動正転増幅器１５Ａの逆相入力端子に接続した抵抗３９ａを備える。さらに、図１０に示す加算器１４ａに代えて、一端に逆相入力信号ＶＩＮＮが与えられ他端を差動正転増幅器１６Ａの正相入力端子に接続した抵抗３２と、一端をピーク値ホールド回路１１の出力に接続し他端を差動正転増幅器１６Ａの正相入力端子に接続した抵抗３３とを備える。また、一端を差動増幅器４０Ａの出力が与えられ他端を差動正転増幅器１６Ａの逆相入力端子に接続した抵抗３９ｂを備える。ここで、抵抗３１と抵抗３４と抵抗３９ａの値が等しく、抵抗３２と抵抗３３と抵抗３９ｂの値が等しく、また差動増幅器４０Ａの利得が１／２であるものとする。なお、図１７において、図１０の加算器１３ａ、１４ａ、差動正転増幅器１５、１６以外の構成は、図１０と同一である。このように第７の実施例に係る信号増幅回路も、簡単な抵抗分圧回路のみで加算器が構成される。
【００５２】
第７の実施例に係る信号増幅回路の各部の動作は、第５の実施例と同じであり、各部の動作波形は、第５の実施例と同様に図１２、図１３、図１４、図１５に示される。また、公知技術の問題点が解決される理由も第５の実施例と同様である。
【実施例８】
【００５３】
図１８は、本発明の第８の実施例に係る信号増幅回路の構成を示すブロック図である。図１８の増幅部１０ｇにおいて、図１７の差動正転増幅器１５Ａの代わりに、増幅部１０ｇの逆相出力信号ＶＯＵＴ１Ｎを出力する差動反転増幅器３７Ａと差動反転増幅器３７Ａの正相入力と出力を接続する抵抗３５とで構成されるトランスインピーダンス増幅器が用いられる。図１７の差動正転増幅器１６Ａの代わりに、増幅部１０ｇの逆相出力信号ＶＯＵＴ１Ｐを出力する差動反転増幅器３８Ａと差動反転増幅器３８Ａの正相入力と出力を接続する抵抗３５とで構成されるトランスインピーダンス増幅器が用いられる。これらトランスインピーダンス増幅器以外の構成は、第７の実施例と同一である。
【００５４】
本発明の第８の実施例に係る信号増幅回路の各部の動作は、第５および第６の実施例と同じであり、各部の動作波形は第５および第６の実施例と同様に図１２、図１３、図１４、図１５に示される。また、公知技術の問題点が解決される理由も第５および第６の実施例と同様である。
【００５５】
ところで、第５、第６、第７の実施例では、正転増幅器１５、１６もしくは差動正転増幅器１５Ａ、１６Ａの入力ノードのインピーダンスが高くなるため、入力ノードにおいて寄生容量による帯域低下が起こりやすく、実用的な動作速度の上限は、１Ｇｂｐｓ程度である。これに対し、第８の実施例では、入力ノードにトランスインピーダンス増幅器が接続されるために入力ノードのインピーダンスが低く保たれることは第３の実施例と同様である。したがって、入力ノードにおける寄生容量による帯域低下が軽減され、２Ｇｂｐｓを大幅に上回る高速動作の実現も容易となる。
【実施例９】
【００５６】
図１９は、本発明の第９の実施例に係る信号増幅回路の構成を示すブロック図である。図１９において、図１０の増幅部１０ｄ内のピーク値ホールド回路１１、１２、増幅部２０内のピーク値ホールド回路２１、２２の代わりに、それぞれ、増幅部１０ｈ内のボトム値ホールド回路１１Ａ、１２Ａ、増幅部２０Ａ内のボトム値ホールド回路２１Ａ、２２Ａが用いられる。ピーク値ホールド回路の代わりにボトム値ホールド回路が用いられること以外の構成は、第５の実施例と同一である。
【００５７】
図２０、図２１は、光検出器１がテールを伴った電流信号ＩＰＤを出力し、かつ、受信対象とする光信号電流の振幅がテールよりも小さい場合の図１９における各部の動作波形を示す図である。ピーク値ホールド回路の代わりにボトム値ホールド回路が用いられているため、各部の包絡線において、図１３で単調増加であったものは、図２１では単調減少となる。ボトム値検出回路は、単調減少となる包絡線をとらえることで、実施例５と同様に高精度な単極性信号／双極性信号変換を実現している。なお、正相入力信号ＶＩＮＰおよび逆相入力信号ＶＩＮＮの高周波信号振幅がテールの振幅よりも十分大きい場合には、増幅部１０ｈは、実質的に単極性信号／双極性信号変換回路として機能することも実施例５と同様である。
【００５８】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【産業上の利用可能性】
【００５９】
本発明によれば、光加入者ＰＯＮシステムの局側受信器等に適用できる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施例に係る信号増幅回路の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る信号増幅回路を用いる光受信器の構成を示すブロック図である。
【図３】本発明の第１の実施例に係る信号増幅回路の各部の信号波形を示す第１の図である。
【図４】本発明の第１の実施例に係る信号増幅回路の各部の信号波形を示す第２の図である。
【図５】本発明の第２の実施例に係る信号増幅回路の構成を示すブロック図である。
【図６】本発明の第３の実施例に係る信号増幅回路の構成を示すブロック図である。
【図７】本発明の第４の実施例に係る信号増幅回路の構成を示すブロック図である。
【図８】本発明の第４の実施例に係る信号増幅回路の各部の動作波形を示す第１の図である。
【図９】本発明の第４の実施例に係る信号増幅回路の各部の動作波形を示す第２の図である。
【図１０】本発明の第５の実施例に係る信号増幅回路の構成を示すブロック図である。
【図１１】本発明の第５の実施例に係る信号増幅回路を用いる光受信器の構成を示すブロック図である。
【図１２】本発明の第５の実施例に係る信号増幅回路の各部の信号波形を示す第１の図である。
【図１３】本発明の第５の実施例に係る信号増幅回路の各部の信号波形を示す第２の図である。
【図１４】本発明の第５の実施例に係る信号増幅回路の各部の信号波形を示す第３の図である。
【図１５】本発明の第５の実施例に係る信号増幅回路の各部の信号波形を示す第４の図である。
【図１６】本発明の第６の実施例に係る信号増幅回路の構成を示すブロック図である。
【図１７】本発明の第７の実施例に係る信号増幅回路の構成を示すブロック図である。
【図１８】本発明の第８の実施例に係る信号増幅回路の構成を示すブロック図である。
【図１９】本発明の第９の実施例に係る信号増幅回路の構成を示すブロック図である。
【図２０】本発明の第９の実施例に係る信号増幅回路の各部の動作波形を示す第１の図である。
【図２１】本発明の第９の実施例に係る信号増幅回路の各部の動作波形を示す第２の図である。
【図２２】受光素子の特性を示す図である。
【図２３】従来の光受信器の構成を示すブロック図である。
【図２４】従来の光受信器の各部の動作波形を示す第１の図である。
【図２５】従来の光受信器の各部の動作波形を示す第２の図である。
【符号の説明】
【００６１】
１  光検出器
２  トランスインピーダンス増幅器
３  レファレンス電圧生成部
４  シングルエンド／差動変換回路
５  コンパレータ
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ、２０、２０ｃ、２０Ａ  増幅部
１１、１２、２１、２２  ピーク値ホールド回路
１１Ａ、１２Ａ、２１Ａ、２２Ａ  ボトム値ホールド回路
１３、１４、１３ａ、１４ａ、２３、２４  加算器
１５、１６  正転増幅器
１５Ａ、１６Ａ  差動正転増幅器
２９、４０、４０Ａ  差動増幅器
３１、３２、３３、３４、３５、３６、３９ａ、３９ｂ  抵抗
３７、３８  反転増幅器
３７Ａ、３８Ａ  差動反転増幅器
ＩＰＤ  電流信号
ＡＤＤ１Ｐ、ＡＡ１Ｎ、ＡＤＤ２Ｐ、ＡＤＤ２Ｎ、ＰＤ１Ｐ、ＰＤ１Ｎ、ＰＤ２Ｐ、ＰＤ２Ｎ、ＶＯＵＴ２Ｎ、ＶＯＵＴ２Ｐ  出力信号
ＶＩＮＮ  逆相入力信号
ＶＩＮＰ  正相入力信号
ＶＯＵＴ１Ｎ  逆相出力信号
ＶＯＵＴ１Ｐ  正相出力信号
【図１】
2007258956.tif 000003
【図２】
2007258956.tif 000004
【図３】
2007258956.tif 000005
【図４】
2007258956.tif 000006
【図５】
2007258956.tif 000007
【図６】
2007258956.tif 000008
【図７】
2007258956.tif 000009
【図８】
2007258956.tif 000010
【図９】
2007258956.tif 000011
【図１０】
2007258956.tif 000012
【図１１】
2007258956.tif 000013
【図１２】
2007258956.tif 000014
【図１３】
2007258956.tif 000015
【図１４】
2007258956.tif 000016
【図１５】
2007258956.tif 000017
【図１６】
2007258956.tif 000018
【図１７】
2007258956.tif 000019
【図１８】
2007258956.tif 000020
【図１９】
2007258956.tif 000021
【図２０】
2007258956.tif 000022
【図２１】
2007258956.tif 000023
【図２２】
2007258956.tif 000024
【図２３】
2007258956.tif 000025
【図２４】
2007258956.tif 000026
【図２５】
2007258956.tif 000027