(57)【要約】【課題】機能面にＳＡＷ素子などの振動子または可動部などを持つマイクロデバイスが組み込まれてモジュール化され、マイクロデバイスを保持する中空部分を安価に高歩留まりで製造できる半導体装置及びその製造方法を提供する。【解決手段】機能面に可動部または振動子（くし型電極１１）が形成された機能素子を有し、機能素子に接続する電極（パッド電極１２）を有するデバイス基板（圧電基板１０）上に、貫通開口部を有し、機能素子が貫通開口部内に臨むように絶縁層（絶縁樹脂層１６）が形成されており、また、金属箔１７を含む層からなり、貫通開口部の内壁面及びデバイス基板の機能面とともに中空部分１８を構成するように貫通開口部を塞いで蓋部２０ａが形成されており、絶縁層（絶縁樹脂層１６）を貫通する第１コンタクトホール内において電極に接続するように配線２０ｂが形成されている。【選択図】図１
2007324162.tif 000002
【特許請求の範囲】
【請求項１】
機能面に可動部または振動子が形成された機能素子を有し、前記機能素子に接続する電極を有するデバイス基板と、
貫通開口部を有し、前記機能素子が前記貫通開口部内に臨むように前記デバイス基板上に形成された絶縁層と、
金属箔を含む層からなり、前記貫通開口部の内壁面及び前記デバイス基板の前記機能面とともに中空部分を構成するように前記貫通開口部を塞いで形成された蓋部と、
前記絶縁層を貫通する第１コンタクトホール内において前記電極に接続するように形成された配線と
を有する半導体装置。
【請求項２】
前記配線が、前記金属箔と同一のレイヤーの金属箔を含む
請求項１に記載の半導体装置。
【請求項３】
前記金属箔が銅箔である
請求項１に記載の半導体装置。
【請求項４】
前記絶縁層が絶縁樹脂からなる
請求項１に記載の半導体装置。
【請求項５】
前記配線及び前記蓋部の上層に、前記配線に達する第２コンタクトホールを有し、絶縁樹脂からなる上層絶縁層が形成されており、
前記第２コンタクトホール内において前記配線に接続して前記上層絶縁層の表面から突出して突起電極が形成されている
請求項１に記載の半導体装置。
【請求項６】
前記中空部分が不活性ガス雰囲気あるいは空気雰囲気に保持されている
請求項１に記載の半導体装置。
【請求項７】
機能面に可動部または振動子が形成された機能素子を有し、前記機能素子に接続する電極を有するデバイス基板の上層に、貫通開口部を有し、前記機能素子が前記貫通開口部内に臨むように絶縁層を形成する工程と、
前記貫通開口部の内壁面及び前記デバイス基板の前記機能面とともに中空部分を構成するように前記貫通開口部を塞いで、金属箔を含む層から蓋部を形成する工程と、
前記絶縁層を貫通して前記電極に接続するように配線を形成する工程と
を有する半導体装置の製造方法。
【請求項８】
前記蓋部を形成する工程が、前記前記貫通開口部を塞いで前記金属箔を貼り合わせる工程と、前記金属箔上に導電層を形成する工程と、前記金属箔と前記導電層を加工して蓋部とする工程とを含む
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記配線を形成する工程が、前記金属箔と同一のレイヤーの金属箔を含むように形成する工程である
請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記配線を形成する工程が、前記金属箔及び前記絶縁層を貫通して前記電極に達する第１コンタクトホールを形成する工程と、前記第１コンタクトホール内において前記電極に接続し、かつ前記第１コンタクトホールの外部で前記金属箔上を被覆する導電層を形成する工程と、前記金属箔と前記導電層を加工して配線とする工程とを含む
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記金属箔が銅箔である
請求項７に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁層が絶縁樹脂からなる
請求項７に記載の半導体装置の製造方法。
【請求項１３】
前記配線及び前記蓋部の上層に、前記配線に達する第２コンタクトホールを有し、絶縁樹脂からなる上層絶縁層を形成する工程と、
前記第２コンタクトホール内において前記配線に接続して前記上層絶縁層の表面から突出して突起電極を形成する工程と
をさらに有する請求項７に記載の半導体装置の製造方法。
【請求項１４】
前記蓋部を形成する工程を不活性ガス雰囲気あるいは空気雰囲気で行い、前記中空部分を不活性ガス雰囲気あるいは空気雰囲気に保持する
請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、圧電基板上にくし型電極部を有するＳＡＷ（Surface Acoustic Wave）素子、あるいは機能面に可動部または振動子を持つＭＥＭＳ（Micro Electro Mechanical Systems）やＦ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）などのマイクロデバイスを内蔵してモジュール化された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やパーソナルコンピュータに代表されるモバイル機器においては、小型軽量化や多機能および高機能化が進んでおり、これらの機器を構成する部品や基板も同様に小型、薄型、軽量化や高密度実装化が進んでいる。また、半導体等のデバイスの実装に関しても、実装面積の小型化や伝達信号の高速化に伴い、モールドやセラミックパッケージによる実装から、いわゆるフリップチップ実装技術によりデバイスのベアチップを直接基板に実装し、封止する試みがとられている。
【０００３】
ところが、このフリップチップによるデバイスのダイレクト実装方法は、例えば、圧電基板の機能面上にくし型電極部を有するＳＡＷ素子、あるいは機能面に可動部または振動子を持つＭＥＭＳやＦ−ＢＡＲなどのマイクロデバイスの場合、機能面を封止材等で覆うことができないため、セラミックや金属、あるいはガラスなどの基板を用いて気密封止するパッケージ構造がとられている。
【０００４】
例えば、特許文献１に、圧電基板上に駆動電極部を有するＳＡＷチップをパッケージ化した半導体装置が開示されている。
しかし、特許文献１に記載の半導体装置は、半導体製造プロセスを用いて製造されるものであり、ポリイミド材料や、スパッタリング装置、コーターデベなどの製造装置を用いているため、製造コストが高くなるという問題があった。特に、高さが１００μｍの金属柱をメッキで形成する工程は非常に製造コストが高い。
【０００５】
また、特許文献１に記載の半導体装置の製造方法では、中空部分を形成するためにレジスト材料を排出口から排出する工程において完全にレジスト材料を排出することは難しく、歩留まりが低下してしまう問題があった。
また、中空部分に入り込まないようにエポキシ樹脂で排出口を覆い、中空部分を形成する工程は、プロセスウィンドウが狭く、現実的に歩留まり低下の原因となっていた。
【特許文献１】特開２００２−３０００００号公報
【特許文献２】特開２００３−１３２４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、機能面に、ＳＡＷ素子、あるいはＭＥＭＳやＦ−ＢＡＲなどの振動子または可動部などを持つマイクロデバイスが組み込まれてモジュール化された半導体装置であって、マイクロデバイスを保持する中空部分を安価に高歩留まりで製造できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の半導体装置は、機能面に可動部または振動子が形成された機能素子を有し、前記機能素子に接続する電極を有するデバイス基板と、貫通開口部を有し、前記機能素子が前記貫通開口部内に臨むように前記デバイス基板上に形成された絶縁層と、金属箔を含む層からなり、前記貫通開口部の内壁面及び前記デバイス基板の前記機能面とともに中空部分を構成するように前記貫通開口部を塞いで形成された蓋部と、前記絶縁層を貫通する第１コンタクトホール内において前記電極に接続するように形成された配線とを有する。
【０００８】
上記の本発明の半導体装置は、機能面に可動部または振動子が形成された機能素子を有し、機能素子に接続する電極を有するデバイス基板上に、貫通開口部を有し、機能素子が貫通開口部内に臨むように絶縁層が形成されており、また、金属箔を含む層からなり、貫通開口部の内壁面及びデバイス基板の機能面とともに中空部分を構成するように貫通開口部を塞いで蓋部が形成されており、絶縁層を貫通する第１コンタクトホール内において電極に接続するように配線が形成されている。
【０００９】
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、機能面に可動部または振動子が形成された機能素子を有し、前記機能素子に接続する電極を有するデバイス基板の上層に、貫通開口部を有し、前記機能素子が前記貫通開口部内に臨むように絶縁層を形成する工程と、前記貫通開口部の内壁面及び前記デバイス基板の前記機能面とともに中空部分を構成するように前記貫通開口部を塞いで、金属箔を含む層から蓋部を形成する工程と、前記絶縁層を貫通して前記電極に接続するように配線を形成する工程とを有する。
【００１０】
上記の本発明の半導体装置の製造方法は、機能面に可動部または振動子が形成された機能素子を有し、機能素子に接続する電極を有するデバイス基板の上層に、貫通開口部を有し、機能素子が貫通開口部内に臨むように絶縁層を形成する。
次に、貫通開口部の内壁面及びデバイス基板の機能面とともに中空部分を構成するように貫通開口部を塞いで、金属箔を含む層から蓋部を形成する。また、絶縁層を貫通して電極に接続するように配線を形成する。
【発明の効果】
【００１１】
本発明の半導体装置は、機能面にＳＡＷ素子あるいはＭＥＭＳやＦ−ＢＡＲなどの振動子または可動部を持つデバイス基板がパッケージ化されており、デバイス基板上に貫通開口部を有する絶縁層が形成され、開口部を塞ぐようにして金属箔を含む蓋部が形成されて中空部分が構成されており、安価かつ高歩留まりで製造できる半導体装置である。
【００１２】
また、本発明の半導体装置の製造方法は、機能面にＳＡＷ素子あるいはＭＥＭＳやＦ−ＢＡＲなどの振動子または可動部を持つデバイス基板をパッケージ化する方法において、デバイス基板上に貫通開口部を有する絶縁層を形成し、開口部を塞ぐようにして金属箔を含む蓋部を形成して中空部分を構成するものであり、安価かつ高歩留まりで製造可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。
【００１４】
図１（ａ）は本実施形態に係る半導体装置の突起電極２３側からの平面図であり、図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。
本実施形態に係る半導体装置は、例えば、ＳＡＷ素子、ＭＥＭＳあるいはＦ−ＢＡＲなどの可動部または振動子を持つ機能素子を備えたデバイス基板がパッケージ化されたものである。
【００１５】
例えば、ＬｉＴａＯ３、ＬｉＮｂＯ３、水晶などの圧電基板１０の機能面上にくし型電極１１が形成されてＳＡＷ素子などの機能素子が構成されている。また、機能素子が形成された機能面において、機能素子などに接続して形成されたアルミニウムなどからなるパッド電極１２が形成されている。
【００１６】
例えば、上記のくし型電極１１とパッド電極１２を被覆して全面に１０ｎｍ程度の膜厚の酸化シリコンからなる第１絶縁膜１３ａが形成され、また、くし型電極１１を除く領域において酸化シリコンからなる第２絶縁膜１３ｂが形成されており、第１及び第２絶縁膜（１３ａ，１３ｂ）からなる保護膜１３が構成されている。保護膜１３には、パッド電極１２を露出させる開口部が形成されている。
【００１７】
また例えば、保護膜１３の開口部から露出している部分のパッド電極１２の表面にＺｎ層１４が形成されており、その上層にＮｉ層１５が形成されている。
上記のようにして、ＳＡＷ素子などのマイクロデバイスが形成されたデバイス基板が構成されている。
【００１８】
また、例えば、Ｚｎ層１４とＮｉ層１５が形成されたパッド電極１２を被覆して、絶縁樹脂層１６が形成されている。
絶縁樹脂層１６には、貫通開口部が形成されており、デバイス基板に形成されたＳＡＷ素子などの機能素子が貫通開口部内に臨むようにレイアウトされている。
絶縁樹脂層１６は、例えば、絶縁性樹脂をシート状に加工してなる樹脂シートあるいは炭素繊維やガラス繊維などの繊維にエポキシ樹脂などの絶縁樹脂を含浸させてシート状に加工してなる樹脂シート（プリプレグ）からなる。
【００１９】
また、例えば、上記の貫通開口部を塞ぐ蓋部２０ａが形成されている。蓋部２０ａは、銅箔などの金属箔１７と銅層などの金属層１９の積層体であり、貫通開口部を塞ぐパターンに加工されたものである。
絶縁樹脂層１６の貫通開口部の内壁面及びデバイス基板の機能面とともに、上記の蓋部２０ａから、中空部分１８が構成され、ＳＡＷ素子などの機能素子が中空部分１８内に封止されている。中空部分１８は、例えば５００μｍ×１２００μｍのサイズである。
上記の中空部分１８は、例えば、窒素などの不活性ガス雰囲気あるいは空気雰囲気に保持されている。
【００２０】
また例えば、絶縁樹脂層１６には、パッド電極１２上のＮｉ層１５に達する第１コンタクトホールが形成されており、銅箔などの金属箔１７と銅層などの金属層１９の積層体からなる配線２０ｂが形成されている。例えば、配線２０ｂを構成する金属箔は、蓋部２０ａを構成する金属箔と同一のレイヤーである。
【００２１】
蓋部２０ａと配線２０ｂを被覆して、ソルダーレジストなどの絶縁樹脂からなる上層絶縁層２２が形成されており、配線２０ｂに達する第２コンタクトホールが形成されている。第２コンタクトホール内において配線２０ｂに接続して上層絶縁層２２の表面から突出して、例えば１５０μｍの径の突起電極２３が形成されている。
【００２２】
上記の本実施形態の半導体装置は、機能面にＳＡＷ素子あるいはＭＥＭＳやＦ−ＢＡＲなどの振動子または可動部を持つデバイス基板がパッケージ化された半導体装置であって、デバイス基板上に貫通開口部を有する絶縁層（絶縁樹脂層）が形成され、貫通開口部を塞ぐようにして金属箔を含む蓋部が形成されて中空部分が構成された構成であり、安価かつ高歩留まりで製造することが可能である。
【００２３】
次に、本実施形態に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、例えば、ＬｉＴａＯ３、ＬｉＮｂＯ３、水晶などの圧電基板１０の機能面上にくし型電極１１をパターン形成してＳＡＷ素子などの機能素子を形成し、また、機能素子が形成された機能面において、ＳＡＷ素子などに接続してアルミニウムなどのパッド電極１２を形成する。圧電基板１０としては、例えば板厚が６２５μｍの６インチウェハを用いる。パッド電極１２は機能素子の他の素子に接続してもよい。
ここで、図中の領域Ｒは１つの半導体装置となる領域を示しており、複数の半導体装置を集積したウェハレベルでパッケージ化する方法である。
【００２４】
また、例えばＣＶＤ（Chemical Vapor Deposition）法などにより、くし型電極１１とパッド電極１２を被覆し、全面に１０ｎｍ程度の膜厚の酸化シリコンを成膜して第１絶縁膜１３ａを形成する。さらに、くし型電極１１を除く領域において酸化シリコンを堆積して第２絶縁膜１３ｂを形成する。
第１及び第２絶縁膜（１３ａ，１３ｂ）からなる保護膜１３に対して、パッド電極１２を露出させる開口部を形成する。開口部の径は例えば１００μｍ程度である。
【００２５】
次に、図２（ｂ）に示すように、例えばジンケート処理により、保護膜１３の開口部から露出している部分のパッド電極１２の表面に３００ｎｍ程度の膜厚のＺｎ層１４を形成する。Ｚｎ層１４は、次工程のＮｉメッキ処理における触媒となる。
ジンケート処理は、例えば特許文献２に記載の方法や条件を採用できる。
【００２６】
次に、図２（ｃ）に示すように、例えばＮｉ無電解メッキ処理により、Ｚｎ層１４の上層にＮｉ層１５を形成する。
Ｚｎ層１４はＮｉ無電解メッキ処理の触媒となり、Ｚｎ層１４上にＮｉ層１５が選択的に形成される。
Ｎｉ層１５は、後工程でレーザを用いたコンタクトホール形成時のストッパとして機能する。
上記のようにして、ＳＡＷ素子などのマイクロデバイスが形成されたデバイス基板を構成する。
【００２７】
次に、図３（ａ）に示すように、例えば、Ｚｎ層１４とＮｉ層１５が形成されたパッド電極１２を被覆して、例えば３０μｍの膜厚の絶縁樹脂層１６を形成する。
絶縁樹脂層１６として、樹脂シートあるいはプリプレグなどに打ち抜きなどにより中空部分のサイズに応じた形状及び大きさの貫通開口部を予め形成しておき、機能素子が貫通開口部内に臨むようにレイアウトしてデバイス基板上に貼り合わせ、完全硬化しないような所定の熱処理で仮固定する。
絶縁樹脂層１６のデバイス基板への貼り合わせ（ラミネート）条件は、通常の有機基板製造工程で使用されるラミネータを用い、有機基板を形成する工程での条件と同様とすることができる。
【００２８】
次に、図３（ｂ）に示すように、例えば１２μｍの膜厚の銅箔などの金属箔１７を絶縁樹脂層１６の貫通開口部を塞ぐようにして絶縁樹脂層１６上に貼り合わせ、絶縁樹脂層１６を完全硬化させる。
例えば、銅箔の貼り合わせは、例えば銅箔のマット面を絶縁樹脂層１６側にして、有機基板製造工程において用いられる積層プレス機を用いて形成できる。
【００２９】
上記の工程により、絶縁樹脂層１６の貫通開口部の内壁面及びデバイス基板の機能面とともに、上記の蓋部２０ａから中空部分１８が構成され、ＳＡＷ素子などの機能素子が中空部分１８内に封止される。
ここでは、窒素などの不活性ガス雰囲気あるいは空気雰囲気で上記の工程を行うことにより、中空部分を不活性ガス雰囲気あるいは空気雰囲気に保持することができる。
なお、真空あるいは減圧雰囲気で行うと、大気下に戻したときに金属箔の脆性のために中空部分が破壊されてしまう可能性があるので好ましくない。
【００３０】
次に、図３（ｃ）に示すように、例えば銅箔などの金属箔１７の表面に粗化処理及び黒化（酸化）処理を施す。黒化することで、ＣＯ２レーザ光の吸収を高めることができる。
次に、ＣＯ２レーザ光（例えば周波数２５ｋＨｚ）を用いたバースト加工により、所定のパターンで照射して、金属箔１７及び絶縁樹脂層１６に対して、パッド電極１２上のＮｉ層１５に達する８０μｍ程度の径の第１コンタクトホールを形成する。
表面粗化及び黒化処理を施すことで、ＣＯ２レーザ光照射により金属箔１７を貫通する開口部を容易に形成できる。レーザ光による開口は絶縁樹脂層１６にまで及ぶ。Ｎｉ層１５の表面は金属表面のままであり、高反射率であるのでレーザ光を反射し、Ｎｉ層１５より下層は開口されない。本工程は、例えば位置決め用マーク画像認識やウェハの固定方法などにおいて改造を行うことにより、有機基板製造でのＣＯ２レーザ装置を使用できる。
ＣＯ２レーザ光は比較的出力が高いので、厚い銅箔、広い開口部の第１コンタクトホールを形成するためには好ましい。
その後、さらにデスミヤ工程により第１コンタクトホール内の樹脂残渣の除去などを行う。
【００３１】
次に、図４（ａ）に示すように、例えば無電解メッキ処理などにより、第１コンタクトホール内を被覆して全面に、２０μｍ程度の膜厚の銅層などの金属層１９を形成する。
金属箔１７と金属層１９が積層して導電層２０が構成されている。導電層２０は、絶縁樹脂層１６の貫通開口部を塞ぎ、さらにパッド電極１２に接続した構成となる。
本工程は、有機基板製造工程で使用されるメッキ槽を用いて行うことができる。
【００３２】
次に、図４（ｂ）に示すように、例えば２０μｍ程度の膜厚のドライフィルムレジストなどのレジスト膜２１を形成し、絶縁樹脂層１６の貫通開口部を塞ぐ蓋の部分と、パッド電極に接続する配線の部分を保護するパターンが残るように、パターン露光及び現像を行ってパターニングする。
本工程は、有機基板製造工程で使用されるラミネータ、露光現像装置を使用して行うことができる。
【００３３】
次に、図４（ｃ）に示すように、例えばレジスト膜２１をマスクとしてウェットエッチングなどのエッチング処理を行い、導電層２０を絶縁樹脂層１６の貫通開口部を塞ぐ蓋部２０ａと、パッド電極に接続する配線２０ｂに加工する。
例えば、蓋部２０ａと絶縁樹脂層１６の重なり部分（クリアランス）Ｗは５０〜１００μｍ程度となるようにする。
本工程は、有機基板製造で使用されるエッチング装置を使用して行うことができる。
【００３４】
上記のようにして形成された蓋部２０ａと配線２０ｂは、同一のレイヤーの銅層などの金属箔を有する構成となる。
上記の後、溶剤処理などによりレジスト膜２１を除去する。
【００３５】
次に、図５（ａ）に示すように、例えば蓋部２０ａと配線２０ｂを被覆してソルダーレジストなどの上層絶縁層２２を形成し、パターン露光及び現像により配線２０ｂに達する第２コンタクトホールを形成する。ソルダーレジストは、例えば太陽インキ製造社製ＰＳＲ−４０００などを用いることができる。
本工程は、有機基板製造で使用されるソルダーレジスト形成装置を使用して行うことができる。
上記の露光及び現像により、ダイシングストリートにおけるレジスト膜も除去されるようにしてもよい。
【００３６】
次に、図５（ｂ）に示すように、例えば第２コンタクトホール内において配線２０ｂに接続して上層絶縁層２２の表面から突出するように突起電極２３を形成する。例えば、ＢＧＡ（Ball Grid Alley）タイプの半導体装置の製造で用いられる技術を用いて、フラックスの印刷、ハンダボールの搭載、リフロー、フラックス清浄の各工程により行う。
これは、例えばＢＧＡ製造で用いられるハンダボール搭載機を用いて行うことができる。
【００３７】
次に、図５（ｃ）に示すように、例えばダイシング工程によりブレードＢを用いて、各半導体装置毎にデバイス基板から上層絶縁層２２までを切断して個片化して、図１（ａ）及び（ｂ）に示す半導体装置とする。
【００３８】
上記の本実施形態の半導体装置の製造方法によれば、機能面にＳＡＷ素子あるいはＭＥＭＳやＦ−ＢＡＲなどの振動子または可動部を持つデバイス基板をパッケージ化する方法において、デバイス基板上に貫通開口部を有する絶縁層を形成し、開口部を塞ぐようにして金属箔を含む蓋部を形成して中空部分を構成するものであり、安価かつ高歩留まりで製造可能である。
上記の製造方法において、各工程で使用される金属箔などの材料は従来方法より相対的に安価な材料であり、各工程は有機基板の製造工程などで使用される装置などの使用が可能であり、安価に工程を行うことができる。
【００３９】
本発明は上記の実施形態に限定されない。
例えば、ＳＡＷ素子の他、ＭＥＭＳやＦ−ＢＡＲなどの機能素子を有するマイクロデバイスを内蔵したモジュールとすることも可能である。
パッケージ基板の樹脂層や配線を積層させる層数は実施形態に限らず、何層であってもよい。その場合、上記のは配線のパターン形成工程を繰り返し行うことで対応することができる。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００４０】
本発明の半導体装置は、ＳＡＷ素子、ＭＥＭＳあるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つデバイス基板をパッケージ化したモジュールなどに適用できる。
本発明の半導体装置の製造方法は、ＳＡＷ素子、ＭＥＭＳあるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つデバイス基板をパッケージ化したモジュールを製造する方法に適用できる。
【図面の簡単な説明】
【００４１】
【図１】図１（ａ）は本発明の実施形態に係る半導体装置の突起電極側からの平面図であり、図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す模式断面図である。
【図３】図３（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す模式断面図である。
【図４】図４（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す模式断面図である。
【図５】図５（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す模式断面図である。
【符号の説明】
【００４２】
１０…圧電基板、１１…くし型電極、１２…パッド電極、１３…保護膜、１３ａ…第１絶縁膜、１３ｂ…第２絶縁膜、１４…Ｚｎ層、１５…Ｎｉ層、１６…絶縁樹脂層、１７…金属箔、１８…中空部分、１９…金属層、２０…導電層、２０ａ…蓋部、２０ｂ…配線、２１…レジスト膜、２２…上層絶縁層、２３…突起電極、Ｂ…ブレード
【図１】
2007324162.tif 000003
【図２】
2007324162.tif 000004
【図３】
2007324162.tif 000005
【図４】
2007324162.tif 000006
【図５】
2007324162.tif 000007