(57)【要約】【課題】安価で、生産性の良好な回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュールを提供すること。【解決手段】本発明の回路モジュールの製造方法において、バーンインテストに際して、回路基板２を有する集合基板１がテスト用基板を兼ねるため、別個のテスト用基板が不要となって、安価なものが得られ、また、ベアチップ８が回路基板２に取り付けられた（例えば半田付）状態でテストされるため、ベアチップ８の取り扱い作業が少なくなって、生産性の良好なものが得られる。【選択図】図５
2007299995.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路モジュールを形成するための回路パターンを有する複数の回路基板と、この複数の回路基板間を繋ぐ連結部を備えた集合基板を有すると共に、前記回路基板には、前記回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及び前記ベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、前記第１のランド部に接続された状態で、前記回路基板と前記連結部の境界位置まで延びる複数の延長パターンとが設けられ、前記連結部には、前記延長パターンに接続された複数の引出パターンが設けられて構成された前記集合基板を備え、前記第１のランド部に前記ベアチップを接続する第１の接続工程と、高温状態で前記延長パターンと前記引出パターンを使用して前記ベアチップを通電動作させ、前記回路基板毎に接続された前記ベアチップの良否を判別するバーンインテスト工程と、このバーンインテスト工程の後、良品の前記ベアチップを有した前記回路基板の前記第２のランド部に前記電子部品を接続する第２の接続工程とを有することを特徴とする回路モジュールの製造方法。
【請求項２】
前記第２の接続工程が前記集合基板の状態で行われた後、前記境界位置で前記集合基板を切断する切断工程を行って、個々の前記回路基板を得るようにしたことを特徴とする請求項１記載の回路モジュールの製造方法。
【請求項３】
前記バーンインテスト工程の後、前記境界位置で前記集合基板を切断して、個々の前記回路基板を得る切断工程を行い、しかる後、前記第２の接続工程を行うようにしたことを特徴とする請求項１記載の回路モジュールの製造方法。
【請求項４】
回路モジュールを形成するための回路パターンを有する複数の回路基板と、この回路基板間を繋ぐ連結部を有すると共に、前記回路基板には、前記回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及び前記ベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、前記第１のランド部に接続された状態で、前記回路基板と前記連結部の境界位置まで延びる複数の延長パターンとが設けられ、前記連結部には、前記延長パターンに接続された複数の引出パターンが設けられたことを特徴とする回路モジュール用の集合基板。
【請求項５】
前記連結部は、互いに隣り合う前記回路基板間に位置する第１の繋ぎ部と、外周部に位置する第２の繋ぎ部を有し、前記引出パターンが前記第１，第２の繋ぎ部に設けられたことを特徴とする請求項４記載の回路モジュール用の集合基板。
【請求項６】
前記引出パターンの端部には、複数のバーンインテスト用電極が設けられ、複数の前記バーンインテスト用電極が前記外周部の一辺に位置する前記第２の繋ぎ部に集中して配置されたことを特徴とする請求項５記載の回路モジュール用の集合基板。
【請求項７】
前記引出パターンの端部には、複数のバーンインテスト用電極が設けられると共に、前記外周部の一辺に位置する前記第２の繋ぎ部には、外方に突出する凸部が設けられ、複数の前記バーンインテスト用電極が前記凸部に集中して配置されたことを特徴とする請求項５記載の回路モジュール用の集合基板。
【請求項８】
回路パターンを有する回路基板と、この回路基板に搭載されたベアチップと、前記回路基板に搭載された前記ベアチップ以外の電子部品とを備え、前記回路パターンは、前記ベアチップを接続するための複数の第１のランド部と、前記ベアチップ以外の電子部品を接続するための複数の第２のランド部と、前記第１，第２のランド部に接続されたパターンを有すると共に、前記回路基板には、前記第１のランド部に接続された状態で前記回路基板の端部まで延びた複数の延長パターンとが設けられたことを特徴とする回路モジュール。
【請求項９】
前記回路基板の異なる二辺には、前記延長パターンの端部が配置されたことを特徴とする請求項８記載の回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、近距離用無線装置等に使用して好適なベアチップが搭載された回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュールに関するものである。
【背景技術】
【０００２】
従来の回路モジュールの製造方法、及びその製造方法によって製造された回路モジュールに係る図面を説明すると、図７は従来の回路モジュールに係る回路基板の平面図、図８は従来の回路モジュール、及びその製造方法を示す平面図、図９は従来の回路モジュールの製造方法に係り、ベアチップのバーンインテスト基板の概要を示す説明図、図１０は従来の回路モジュールの製造方法に係り、ベアチップのバーンインテストの方法を示す説明図である。
【０００３】
次に、従来の回路モジュールの製造方法を図７〜図１０に基づいて説明すると、先ず、図７に示すように、個々に分離された回路基板５０が用意され、この回路基板５０には、複数の第１のランド部５１ａと、複数の第２のランド部５１ｂと、第１，第２のランド部５１ａ、５１ｂに接続された回路パターン５１ｃとを備えたモジュール５１が設けられている。
【０００４】
次に、図８に示すように、回路基板５０に設けられた第１のランド部５１ａには、後述するバーンインテスト（エージングテスト）によって選別されたベアチップ５２が接続されると共に、第２のランド部５１ｂには、ベアチップ５２以外の種々のチップ部品等からなる電子部品５３が接続されて、所望の電気回路を有する図８に示すような回路モジュールが形成されるようになっている。
【０００５】
そして、従来の回路モジュールの製造方法、及びに使用されるベアチップ５２は、図９，図１０に示すバーンインテスト基板によって、ベアチップ５２が高温状態で通電動作によるバーンインテスト（エージングテスト）され、このテストをクリアした良品のみが使用されるようになっている。
【０００６】
また、このベアチップ５２のバーンインテスト（エージングテスト）は、半導体製造メーカによって行われ、半導体製造メーカは、バーンインテストをクリアした良品のみのベアチップ５２を販売しており、回路モジュール等を製造するベアチップ使用メーカは、この良品のベアチップ５２を購入して、回路基板５０に搭載するようになっている。
【０００７】
次に、従来の回路モジュールの製造方法に係るベアチップのバーンインテスト基板、及びその方法を図９，図１０に基づいて説明すると、バーンインテスト基板５５は、テスト用基板５６と、このテスト用基板５６に設けられ、複数のベアチップ５２がテストできるように配設された複数の電極パッド５７ａを有する導電パターン５７と、電極パッド５７ａを露出した状態で、テスト用基板５６上に設けられた絶縁体層５８を備えており、そして、ベアチップ５２が押圧部材５９によって押圧されるようになっている。
【０００８】
そして、ベアチップのバーンインテストの方法は、先ず、複数のベアチップ５２の本体部５２ａを絶縁体層５８上に位置し、ベアチップ５２の本体部５２ａの下面に設けられた複数の電極５２ｂのそれぞれを電極パッド５７ａに接触させた後、本体部５２ａ上に押圧部材５９を配置して、この押圧部材５９によって、電極５２ｂのそれぞれを電極パッド５７ａに押圧する。
【０００９】
次に、複数のベアチップ５２を配置したバーンインテスト基板５５は、例えば、炉内が１２５℃の高温の状態にある加熱炉（図示せず）に搬送されて、ベアチップ５２は、導電パターン５７を介して通電状態で、２４時間にわたってバーンインテスト（エージングテスト）が行われて、ベアチップ５２の信頼性のテストが行われる（例えば、特許文献１参照）。
【００１０】
その結果、バーンインテスト（エージングテスト）によって、個々のベアチップ５２は、所定項目の電気特性や内部配線の断線等が測定されて、良品と不良品が判別され、不良品は破棄されると共に、良品のみがその後の電気検査工程を経て販売用として市場に出されるようになっている。
【００１１】
また、このようにバーンインテスト（エージングテスト）されたベアチップ５２は、ＫＧＤ型（Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）と称され、絶縁樹脂によってパッケイジされた半導体部品と同等の信頼性のテストが行われたものとなっている。
【特許文献１】特開平６−３４０９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、従来の回路モジュールの製造方法、及びその製造方法によって製造された回路モジュールにおいて、ベアチップ５２は、回路基板５０とは別のテスト用基板５６等を備えたバーンインテスト基板５５によってバーンインテスト（エージングテスト）が行われるため、ベアチップ５２が高価になる上に、ベアチップ使用メーカは、この良品のベアチップ５２を購入して、回路基板５０に搭載する作業が必要で、生産性が悪くなるという問題がある。
【００１３】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、安価で、生産性の良好な回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュールを提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明は、複数の回路モジュールを形成するための回路パターンを有する複数の回路基板と、この複数の回路基板間を繋ぐ連結部を備えた集合基板を有すると共に、回路基板には、回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及びベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、第１のランド部に接続された状態で、回路基板と連結部の境界位置まで延びる複数の延長パターンとが設けられ、連結部には、延長パターンに接続された複数の引出パターンが設けられて構成された集合基板を備え、第１のランド部にベアチップを接続する第１の接続工程と、高温状態で延長パターンと引出パターンを使用してベアチップを通電動作させ、回路基板毎に接続されたベアチップの良否を判別するバーンインテスト工程と、このバーンインテスト工程の後、良品のベアチップを有した回路基板の第２のランド部に電子部品を接続する第２の接続工程とを有することを特徴としている。
【００１５】
このように構成した本発明は、回路基板を有する集合基板がテスト用基板を兼ねるため、別個のテスト用基板が不要となって、安価なものが得られ、また、ベアチップが回路基板に取り付けられた状態でテストされるため、ベアチップの取り扱い作業が少なくなって、生産性の良好なものが得られると共に、ベアチップと第１のランド部間の接合様態の信頼性も確認できるという効果を有する。
【００１６】
また、本発明は、上記発明において、第２の接続工程が集合基板の状態で行われた後、境界位置で集合基板を切断する切断工程を行って、個々の回路基板を得るようにしたことを特徴としている。
【００１７】
このように構成した本発明は、ベアチップを取り付ける第１の接続工程と電子部品を取り付ける第２の接続工程が連続して行うことができて、生産性の良好なものが得られる。
【００１８】
また、本発明は、上記発明において、バーンインテスト工程の後、境界位置で集合基板を切断して、個々の回路基板を得る切断工程を行い、しかる後、第２の接続工程を行うようにしたことを特徴としている。
【００１９】
このように構成した本発明は、回路基板が比較的大きく、多くの電子部品が使用されるものにおいて、電子部品の装着装置を大きくするとこなく対応できて、装着装置の小型が図れる。
【００２０】
上記の目的を達成するために、本発明は、回路モジュールを形成するための回路パターンを有する複数の回路基板と、この回路基板間を繋ぐ連結部を有すると共に、回路基板には、回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及びベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、第１のランド部に接続された状態で、回路基板と連結部の境界位置まで延びる複数の延長パターンとが設けられ、連結部には、延長パターンに接続された複数の引出パターンが設けられたことを特徴としている。
【００２１】
このように構成した本発明は、バーンインテストを行うための引出パターンが回路基板間を繋ぐ連結部に形成できて、集合基板の小型化が図れ、安価なものが得られる。
【００２２】
また、本発明は、上記発明において、連結部は、互いに隣り合う回路基板間に位置する第１の繋ぎ部と、外周部に位置する第２の繋ぎ部を有し、引出パターンが第１，第２の繋ぎ部に設けられたことを特徴としている。
【００２３】
このように構成した本発明は、第１，第２の繋ぎ部の存在によって、引出パターンの形成面積が大きくなって、多くの引出パターンの形成が容易にできる。
【００２４】
また、本発明は、上記発明において、引出パターンの端部には、複数のバーンインテスト用電極が設けられ、複数のバーンインテスト用電極が外周部の一辺に位置する第２の繋ぎ部に集中して配置されたことを特徴としている。
【００２５】
このように構成した本発明は、バーンインテスト用電極が第２の繋ぎ部に集中することによって、通電の容易なものが得られる。
【００２６】
また、本発明は、上記発明において、引出パターンの端部には、複数のバーンインテスト用電極が設けられると共に、外周部の一辺に位置する第２の繋ぎ部には、外方に突出する凸部が設けられ、複数のバーンインテスト用電極が凸部に集中して配置されたことを特徴としている。
【００２７】
このように構成した本発明は、バーンインテスト用電極が凸部に集中することによって、通電の容易なものが得られる。
【００２８】
上記の目的を達成するために、本発明は、回路パターンを有する回路基板と、この回路基板に搭載されたベアチップと、回路基板に搭載されたベアチップ以外の電子部品とを備え、回路パターンは、ベアチップを接続するための複数の第１のランド部と、ベアチップ以外の電子部品を接続するための複数の第２のランド部と、第１，第２のランド部に接続されたパターンを有すると共に、回路基板には、第１のランド部に接続された状態で回路基板の端部まで延びた複数の延長パターンとが設けられたことを特徴としている。
【００２９】
このように構成した本発明は、第１のランド部に接続された状態で回路基板の端部まで延びた複数の延長パターンの存在によって、ベアチップは、回路基板に取り付けられた状態でバーンインテストが可能となって、複数の回路基板を有した集合基板の使用やベアチップと第１のランド部間の接合状態の信頼性が確認できるものが得られる。
【００３０】
また、本発明は、上記発明において、回路基板の異なる二辺には、延長パターンの端部が配置されたことを特徴としている。
【００３１】
このように構成した本発明は、第１ランド部からの延長パターンの引き回しが容易となって、回路パターンの配設の容易なものが得られる。
【発明の効果】
【００３２】
本発明は、バーンインテストに際して、回路基板を有する集合基板がテスト用基板を兼ねるため、別個のテスト用基板が不要となって、安価なものが得られ、また、ベアチップが回路基板に取り付けられた（例えば半田付）状態でテストされるため、ベアチップの取り扱い作業が少なくなって、生産性の良好なものが得られると共に、ベアチップと第１のランド部間の接合様態の信頼性も確認できるという効果を有する。
【発明を実施するための最良の形態】
【００３３】
発明の実施の形態について図面を参照して説明すると、図１は本発明の回路モジュールの製造方法に係り、集合基板の概要を示す平面図、図２は本発明の回路モジュールの製造方法に係り、集合基板の要部の拡大平面図、図３は本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大平面図である。
【００３４】
また、図４は本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大断面図、図５は本発明の回路モジュールの製造方法に係り、集合基板に電子部品を取り付けた状態を示す要部の拡大平面図、図６は本発明の回路モジュールに係る平面図である。
【００３５】
次に、本発明の回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュールを図１〜図６に基づいて説明すると、先ず、回路モジュールを形成するための集合基板１は、図１，図２に示すように、略四角形のセラミック材等で形成され、複数が間隔をおいて整列した状態で配置された四角形の回路基板２（点線で示す部分）と、回路基板２間を繋ぐ連結部（桟部）３を有すると共に、図４に示すように、集合基板１の裏面側には、回路基板２（点線で示す部分）に沿って延びる溝等からなる切断誘発部１ａが設けられている。
【００３６】
この連結部３は、隣り合う回路基板２間を繋ぐ第１の繋ぎ部３ａと、外周部に位置する第２の繋ぎ部３ｂと、外周部の一辺に位置する第２の繋ぎ部３ｂから外方に突出する凸部３ｃを有している。
【００３７】
それぞれの回路基板２には、回路パターン４と延長パターン５が設けられ、この回路パターン４は、複数の第１のランド部４ａと、複数の第２のランド部４ｂと、第１，第２のランド部４ａ、４ｂに接続されたパターン４ｃを有すると共に、延長パターン５は、第１のランド部４ａに接続された状態で、回路基板２の異なる二辺に区分けされて、回路基板２と連結部３の境界位置Ｋまで延びて形成されている。
【００３８】
また、連結部３には複数の引出パターン６が形成されており、この引出パターン６は、例えば、図２に示すように、第１の繋ぎ部３ａに位置する第１のパターン部６ａと、第２の繋ぎ部３ｂに位置する第２のパターン部６ｂを有して、それぞれが延長パターン５に接続された状態になると共に、第１，第２のパターン部６ａ、６ｂによって、第１のランド部４ａ（回路基板２の二辺）から互いに区分けされた状態で引き回されている。
【００３９】
更に、連結部３の凸部３ｃには、一列状態となった複数のバーンインテスト用電極７が形成されており、このバーンインテスト用電極７には、引出パターン６が接続されて、本発明の回路モジュール用の集合基板が形成されている。
【００４０】
なお、引出パターン６には、電源線、接地線、信号入力線や信号出力線が存在するが、信号出力線は、個々のベアチップ８から引き出し、その他の電源線、接地線、信号入力線は、それぞれのベアチップ８に対して共通化されていると共に、また、凸部３ｃを無くして、バーンインテスト用電極７を、外周部の一辺に位置する第２の繋ぎ部３ｂに集中して設けても良い。
【００４１】
次に、本発明の回路モジュールの製造方法を説明すると、先ず、図３，図４に示すように、それぞれの回路基板２に設けられた第１のランド部４ａには、ベアチップ８の本体部８ａの下面に設けられた電極８ｂが半田バンプ等からなる接続体９を介して接合する第１の接続工程が行われる。
【００４２】
次に、複数のベアチップ８を配置した集合基板１は、例えば、炉内が１２５℃の高温の状態にある加熱炉（図示せず）に搬送されて、ベアチップ８は、バーンインテスト用電極７から引出パターン６、延長パターン５、及び回路パターン４を介して通電状態で、２４時間にわたってバーンインテスト（エージングテスト）によるテスト工程が行われて、ベアチップ８の信頼性のテストが行われる。
【００４３】
その結果、バーンインテスト（エージングテスト）によるテスト工程によって、個々のベアチップ８は、所定項目の電気特性や内部配線の断線等が測定されて、良品と不良品が判別されると共に、ベアチップ８と第１のランド部４ａ間の接続体９の接合状態の信頼性が確認できる。
【００４４】
そして、このようにバーンインテスト（エージングテスト）されたベアチップ８は、ＫＧＤ型（Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）と称され、絶縁樹脂によってパッケイジされた半導体部品と同等の信頼性のテストが行われたものとなっている。
【００４５】
また、このバーンインテスト（エージングテスト）に使用されるベアチップ８は、市販されているＫＴＤ型（Ｋｎｏｗｎ  Ｔｅｓｔｅｄ  Ｄｉｅ）、或いはＰＤ型（Ｐｒｏｂｅｄ  Ｄｉｅ）が用いられる。
【００４６】
そして、ＫＴＤ型は、バーンインテスト（エージングテスト）がなされておらず、絶縁樹脂によってパッケイジされた半導体部品と同等の所定項目の電気特性の検査が行われたものであり、また、ＰＤ型は、バーンインテスト（エージングテスト）がなされておらず、絶縁樹脂によってパッケイジされた半導体部品と同様の所定項目の一部の電気特性の検査が行われたものである。
【００４７】
従って、ＫＴＤ型やＰＤ型のベアチップ８に対してバーンインテスト（エージングテスト）を行うことによって、ベアチップ８のグレードを上げることができると共に、付加価値を高めることができる。
【００４８】
次に、バーンインテスト（エージングテスト）によるテスト工程が完了した後、ベアチップ８が良品と判別された集合基板１に存在する回路基板２上の第２のランド部４ｂには、ベアチップ８以外のフィルタやコイル、抵抗、コンデンサのチップ部品等からなる電子部品１０が接続されて、第２の接続工程が行われると共に、それぞれの回路基板２には、所望の電気回路が形成された状態となる。
【００４９】
そして、この第２の接続工程の後、境界位置Ｋに存在する切断誘発部１ａの位置で、集合基板１の切断工程を行うと、分離した個々の回路基板２が形成されて、その製造が完了すると共に、所望の電気回路を有する図６に示すような回路モジュールが形成されるようになっている。
【００５０】
なお、上記実施例では、集合基板１の状態で、電子部品１０の第２の接続工程を行うもので説明したが、例えば、回路基板２が大きく、多数の電子部品１０を使用するようなものにあっては、集合基板１を切断して、個々の回路基板２に形成した後に、電子部品１０の第２の接続工程を行うものでも良い。
【００５１】
このような本発明の回路モジュールの製造方法によって製造された回路モジュールは、図６に示すように、延長パターン５が第１のランド部４ａに接続された状態で、回路基板２の異なる二辺の端部まで延びているため、ベアチップ８は、回路基板２に取り付けられた状態でバーンインテストが可能となって、複数の回路基板２を有した集合基板１の使用やベアチップ８と第１のランド部４ａ間の接合状態の信頼性が確認できるものが得られるものである。
【図面の簡単な説明】
【００５２】
【図１】本発明の回路モジュールの製造方法に係り、集合基板の概要を示す平面図である。
【図２】本発明の回路モジュールの製造方法に係り、集合基板の要部の拡大平面図である。
【図３】本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大平面図である。
【図４】本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大断面図である。
【図５】本発明の回路モジュールの製造方法に係り、集合基板に電子部品を取り付けた状態を示す要部の拡大平面図である。
【図６】本発明の回路モジュールに係る平面図である。
【図７】従来の回路モジュールに係る回路基板の平面図である。
【図８】従来の回路モジュール、及びその製造方法を示す平面図である。
【図９】従来の回路モジュールの製造方法に係り、ベアチップのバーンインテスト基板の概要を示す説明図である。
【図１０】従来の回路モジュールの製造方法に係り、ベアチップのバーンインテストの方法を示す説明図である。
【符号の説明】
【００５３】
１  集合基板
１ａ  切断誘発部
２  回路基板
３  連結部
３ａ  第１の繋ぎ部
３ｂ  第２の繋ぎ部
３ｃ  凸部
４  回路パターン
４ａ  第１のランド部
４ｂ  第２のランド部
４ｃ  パターン
５  延長パターン
６  引出パターン
６ａ  第１のパターン部
６ｂ  第２のパターン部
７  バーンインテスト用電極
８  ベアチップ
８ａ  本体部
８ｂ  電極
９  接続体
１０  電子部品
Ｋ  境界位置
【図１】
2007299995.tif 000003
【図２】
2007299995.tif 000004
【図３】
2007299995.tif 000005
【図４】
2007299995.tif 000006
【図５】
2007299995.tif 000007
【図６】
2007299995.tif 000008
【図７】
2007299995.tif 000009
【図８】
2007299995.tif 000010
【図９】
2007299995.tif 000011
【図１０】
2007299995.tif 000012
【手続補正書】
【提出日】平成19年1月31日(2007.1.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、このようにバーンインテスト（エージングテスト）されたベアチップ５２は、ＫＧＤ型（Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）と称され、絶縁樹脂によってパッケイジされた半導体部品と同等の信頼性のテストが行われたものとなっている。
【特許文献１】特開平５−３４０９９５号公報