(57)【要約】【課題】被エッチング膜に堆積されるハロゲン化カーボン膜およびハロゲン化シリコン膜を効果的に除去することが可能な半導体装置の製造方法を提供する。【解決手段】シリコン膜と酸化シリコン膜および窒化シリコン膜の少なくとも一方の層が成膜された半導体基板をハロゲンを含むエッチングガスによりドライエッチング処理する際、エッチング面に堆積されるハロゲン化カーボン膜およびこのハロゲン化カーボン膜上のハロゲン化シリコン膜を除去する工程を含む半導体装置の製造方法であって、前記ハロゲン化カーボンおよびハロゲン化シリコンの除去は、前記ドライエッチング後に希フッ酸水溶液でウェットエッチング処理する工程と、前記エッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングする工程とを含むことを特徴とする半導体装置の製造方法。【選択図】図３
2007073840.tif 000002
【特許請求の範囲】
【請求項１】
シリコン膜と酸化シリコン膜および窒化シリコン膜の少なくとも一方の層が成膜された半導体基板をハロゲンを含むエッチングガスによりドライエッチング処理する際、エッチング面に堆積されるハロゲン化カーボン膜およびこのハロゲン化カーボン膜上のハロゲン化シリコン膜を除去する工程を含む半導体装置の製造方法であって、
前記ハロゲン化カーボンおよびハロゲン化シリコンの除去は、
前記ドライエッチング後に希フッ酸水溶液でウェットエッチング処理する工程と、
前記エッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングする工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板の表面に酸化膜を形成した後、第１多結晶シリコン膜、酸化シリコン膜および第２多結晶シリコン膜をこの順序で成膜する工程と、
前記第２多結晶シリコン膜上にマスク材となる窒化シリコン膜および酸化シリコン膜をこの順序で成膜する工程と、
前記最上層の酸化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングにより選択的に除去して酸化シリコンパターンを形成する工程と、
前記酸化シリコンパターンをマスクとして前記窒化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、その下の第２多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、その下の酸化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、さらにその下の第１多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、順次除去して前記酸化膜上に浮遊ゲート電極、電極間シリコン酸化層、制御ゲート電極および窒化シリコンパターンを形成する工程と、
前記リアクティブイオンエッチング後に希フッ酸水溶液でウェットエッチング処理し、さらに前記各パターンのエッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングして前記エッチング面に堆積されるハロゲン化カーボン膜およびハロゲン化シリコン膜を除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記アッシング処理後にさらに希フッ酸水溶液でウェットエッチング処理することを特徴とする請求項１または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にドライエッチング後の被エッチング材に残留するハロゲン化物を除去する工程を有する半導体装置の製造方法に係わる。
【背景技術】
【０００２】
半導体装置の製造においては、微細加工を目的としたプラズマ中でのエッチング、例えばリアクティブイオンエッチング（ＲＩＥ）が行なわれている。例えば、不揮発性半導体メモリの製造において半導体基板（シリコン基板）の酸化膜に浮遊ゲート電極、制御ゲート電極を形成するには、次のようなエッチング処理が採用されている。
【０００３】
すなわち、シリコン基板の表面に酸化膜を形成した後、第１多結晶シリコン膜、ＳｉＯx膜および第２多結晶シリコン膜をこの順序で成膜する。前記第２多結晶シリコン膜上にマスク材となるＳｉＮ膜およびＳｉＯx膜をこの順序で成膜する。最上層のＳｉＯx膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングにより選択的に除去してＳｉＯxパターンを形成する。このＳｉＯxパターンをマスクとして前記ＳｉＮ膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、その下の第２多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、その下のＳｉＯx膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、さらにその下の第１多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、順次除去して前記酸化膜上に浮遊ゲート電極、電極間ＳｉＯx膜、制御ゲート電極およびＳｉＮパターンを形成する。
【０００４】
前記浮遊ゲート電極、電極間ＳｉＯx膜、制御ゲート電極の形成おいて、前記ＳｉＮ膜のエッチング加工時にＣＦ系エッチングガス由来のフロロカーボン（ＣＦx）膜がＳｉＮ膜のエッチング面に堆積されて過度なエッチングが制限される。また、第２多結晶シリコン膜のエッチング加工時には多結晶シリコンおよびＢｒ系エッチャント由来の臭素化合物、例えば臭化シリコン（ＳｉＢｒ）膜が前記フロロカーボン（ＣＦx）膜を含む第２多結晶シリコン膜のエッチング面に堆積されて過度なエッチングが制限される。同様に、ＳｉＯx膜のエッチング加工時にＣＦ系エッチングガス由来のフロロカーボン（ＣＦx）膜が前記臭化シリコン（ＳｉＢｒ）膜を含むＳｉＯx膜のエッチング面に堆積され、第１多結晶シリコン膜のエッチング加工時には多結晶シリコン、Ｂｒ系エッチャントおよび下地の酸化層（ＳｉＯx層）由来の臭素化合物、例えば臭化酸化シリコン（ＳｉＢｒＯx）膜が前記フロロカーボン（ＣＦx）膜を含む第１多結晶シリコン膜のエッチング面に堆積され、過度なエッチングが制限される。
【０００５】
前記エッチングの保護膜として作用するＣＦx膜、ＳｉＢｒ膜、ＳｉＢｒＯx膜は高精度の加工において有用であるものの、加工後においてはデバイス昨日に不要な膜となり、除去する必要がある。特に、残留したハロゲン化物がイオン化し易い性質のものである場合には浮遊ゲート電極と制御ゲート電極間の短絡との半導体装置の電気特性を劣化させる問題を引き起こす。
【０００６】
従来、前記ハロゲン化物の被膜を除去する方法として希フッ酸水溶液によるウェットエッチング処理を施すことが行われている。しかしながら、この方法では前述した浮遊ゲート電極、電極間ＳｉＯx層、制御ゲート電極の形成時に最上層に堆積されたＳｉＢｒＯx膜を除去できるものの、その下のＣＦx膜を除去することができない。
【０００７】
また、Ｏ2プラズマにより生成したＯラジカルで有機物を除去する酸素プラズマアッシング法が知られている。この酸素プラズマアッシング法をＣＦx膜の除去に適用した場合、ＣＦx膜のＣをＣＯとして除去できるものの、ハロゲンであるフッ素を除去することができない。
【０００８】
従って、前述した半導体装置の製造工程で堆積されたハロゲン化物の被膜、特にＣＦx膜は希フッ酸水溶液によるウェットエッチング処理、酸素アッシング法でも完全には除去できずに残留する。これによって、大気水分との反応によるコロージョンやハロゲンのイオン化物により半導体装置の電気特性を劣化させる問題がある。
【０００９】
特許文献１，２には、ハロゲン系のガスを用いたエッチング技術によって、半導体装置のゲート電極を形成する方法が開示されている。
【特許文献１】特開平８−２７４０７７号公報
【特許文献２】特開平８−３１６２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、被エッチング膜に堆積されるハロゲン化物（例えばハロゲン化カーボン膜およびハロゲン化シリコン膜）を効果的に除去することが可能な半導体装置の製造方法を提供するものである。
【００１１】
本発明は、シリコン基板表面の酸化膜上に浮遊ゲート電極、電極間シリコン酸化膜、制御ゲート電極を形成した後のエッチング面に形成されるハロゲン化カーボン膜およびハロゲン化シリコン膜を効果的に除去することが可能な半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明によると、シリコン膜と酸化シリコン膜および窒化シリコン膜の少なくとも一方の層が成膜された半導体基板をハロゲンを含むエッチングガスによりドライエッチング処理する際、エッチング面に堆積されるハロゲン化カーボン膜およびこのハロゲン化カーボン膜上のハロゲン化シリコン膜を除去する工程を含む半導体装置の製造方法であって、
前記ハロゲン化カーボンおよびハロゲン化シリコンの除去は、
前記ドライエッチング後に希フッ酸水溶液でウェットエッチング処理する工程と、
前記エッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングする工程と
を含むことを特徴とする半導体装置の製造方法が提供される。
【００１３】
また本発明によると、シリコン基板の表面に酸化膜を形成した後、第１多結晶シリコン膜、酸化シリコン膜および第２多結晶シリコン膜をこの順序で成膜する工程と、
前記第２多結晶シリコン膜上にマスク材となる窒化シリコン膜および酸化シリコン膜をこの順序で成膜する工程と、
前記最上層の酸化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングにより選択的に除去して酸化シリコンパターンを形成する工程と、
前記酸化シリコンパターンをマスクとして前記窒化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、その下の第２多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、その下の酸化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、さらにその下の第１多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、順次除去して前記酸化膜上に浮遊ゲート電極、電極間シリコン酸化層、制御ゲート電極および窒化シリコンパターンを形成する工程と、
前記リアクティブイオンエッチング後に希フッ酸水溶液でウェットエッチング処理し、さらに前記各パターンのエッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングして前記エッチング面に堆積されるハロゲン化カーボン膜およびハロゲン化シリコン膜を除去する工程と
を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、エッチング面に堆積されるハロゲン化カーボン膜およびハロゲン化シリコン膜を効果的に除去することが可能で、電気特性の劣化を防止した高信頼性の半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態に係る半導体装置の製造方法を詳細に説明する。
【００１６】
（第１実施形態）
まず、シリコン膜および酸化シリコン膜と窒化シリコン膜との積層膜の少なくとも一方の膜が成膜された半導体基板を準備する。つづいて、前記各膜または前記積層膜と半導体基板をハロゲンを含むエッチングガスによりドライエッチング処理する。このとき、エッチング面にハロゲン化カーボン膜およびハロゲン化シリコン膜がこの順序で堆積され、エッチング面が過度にエッチングされるのを制限される。
【００１７】
次いで、前記エッチング面に堆積されたハロゲン化カーボンおよびハロゲン化シリコンを除去する。すなわち、前記ドライエッチング後に希フッ酸水溶液でウェットエッチング処理する。つづいて、前記エッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングする。
【００１８】
前記シリコン膜としては、例えば多結晶シリコン膜を挙げることができ。
【００１９】
前記酸化シリコン膜、窒化シリコン膜に適用される前記エッチングガスとしては、例えばＣＦ4単独またはＣＦ4＋Ｏ2、ＣＦ4＋Ｈ2等を用いることができる。このエッチングガスを用いるドライエッチング、特にリアクティブイオンエッチングの加工を行ったときのエッチング面にはＣＦx膜が堆積される。
【００２０】
前記多結晶シリコン膜のようなシリコン膜またはシリコン基板に適用される前記エッチングガスとしては、例えばＢｒ2等を用いることができる。このエッチングガスを用いるドライエッチング、特にリアクティブイオンエッチングの加工を行ったときのエッチング面にはＳｉＢｒ膜またはＳｉＢｒＯx膜が堆積される。
【００２１】
前記ＯＨまたはＨを含む有機材料膜としては、例えばノボラック型レジスト膜のような各種のレジスト膜を用いることができる。
【００２２】
このような第１実施形態の方法によれば、希フッ酸水溶液によるウェットエッチングを施すことによって、エッチング面に堆積された最上層のＳｉＢｒ膜（またはＳｉＢｒＯx膜）を除去することができる。つづいて、ウェットエッチング処理後、エッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングすることによって、エッチング面に堆積されたＣＦx膜のＣをＣＯとして除去でき、さらにアッシング中に発生する活性なＯＨやＨがＣ除去後の残留Ｆと反応し、揮発、除去できる。
【００２３】
したがって、エッチング面にＦのようなハロゲンの残留を解消できるため、Ｆに起因する電気特性の劣化を防止した高信頼性の半導体装置を製造できる。
【００２４】
なお、前記エッチング面に堆積されたＣＦx膜の下地にＳｉＢｒ膜（またはＳｉＢｒＯx膜）が存在する場合、前記アッシング処理においてアッシング中に発生するＯＨやＨがＳｉＢｒ膜のＢｒと反応し、揮発、除去される。この際、ＳｉがＳｉＯx膜の形でエッチング面に残留する。残留したＳｉＯx膜は、半導体装置の特性に殆ど影響を及ぼさないが、前記アッシング後に再度、希フッ酸水溶液でのウェットエッチングにより除去することができる。
【００２５】
（第２実施形態）
この第２実施形態は、不揮発性半導体メモリの製造に適用した方法である。
【００２６】
まず、シリコン基板の表面に酸化膜を形成した後、第１多結晶シリコン膜、酸化シリコン膜および第２多結晶シリコン膜をこの順序で成膜する。つづいて、第２多結晶シリコン膜上にマスク材となる窒化シリコン膜および酸化シリコン膜をこの順序で成膜する。最上層の酸化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングにより選択的に除去して酸化シリコンパターンを形成する。この酸化シリコンパターンをマスクとして前記窒化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、その下の第２多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、その下の酸化シリコン膜をＣＦ系エッチングガスを用いるリアクティブイオンエッチングで、さらにその下の第１多結晶シリコン膜をＢｒ系エッチングガスを用いるリアクティブイオンエッチングで、順次除去して前記酸化膜上に浮遊ゲート電極、電極間酸化シリコン膜、制御ゲート電極および窒化シリコンパターンを形成する。
【００２７】
このようなＲＩＥにおいて、前記窒化シリコン膜のエッチング加工時にはＣＦ系エッチングガス由来のフロロカーボン（ＣＦx）膜が窒化シリコンのエッチング面に堆積され、第２多結晶シリコン膜のエッチング加工時には多結晶シリコンおよびＢｒ系エッチングガス由来の臭素化合物、例えば臭化シリコン（ＳｉＢｒ）膜が前記フロロカーボン（ＣＦx）膜を含む第２多結晶シリコン膜のエッチング面に堆積され、酸化シリコン膜のエッチング加工時にＣＦ系エッチングガス由来のフロロカーボン（ＣＦx）膜が前記臭化シリコン（ＳｉＢｒ）膜を含む酸化シリコン膜のエッチング面に堆積され、さらに第１多結晶シリコン膜のエッチング加工時には多結晶シリコン、Ｂｒ系エッチングガスおよび下地の酸化層（ＳｉＯx層）由来の臭素化合物、例えば臭化酸化シリコン（ＳｉＢｒＯx）膜が前記フロロカーボン（ＣＦx）膜を含む第１多結晶シリコン膜のエッチング面に堆積される。これらの堆積膜は、それぞれのエッチング面を過度にエッチングするのを制限する作用をなす。
【００２８】
次いで、前記リアクティブイオンエッチング後に希フッ酸水溶液でウェットエッチング処理する。このとき、エッチング面の最上層に堆積された臭化酸化シリコン（ＳｉＢｒＯx）膜が除去され、その下のＣＦx膜が露出する。つづいて、前記各パターンのエッチング面を含む全面にＯＨまたはＨを含む有機材料膜（例えばノボラック型レジスト膜のような各種のレジスト膜）を被覆した後、酸素プラズマによりアッシングする。このとき、前記エッチング面に堆積されるＣＦx膜は前述したアッシングおよび有機材料膜のＯＨまたはＨの作用により除去される。
【００２９】
このようなＣＦx膜の除去において、そのＣＦx膜下に存在するＳｉＢｒ膜（上層）／ＣＦx膜（下層）はいずれも薄く、かつ上層のＳｉＢｒ膜は膜質が粗悪で多孔質である。このため、前記有機材料膜の被覆、酸素プラズマによるアッシング時に、活性なＯおよびＯＨまたはＨのガスが多孔質のＳｉＢｒ膜を通してその下のＣＦx膜に達し、前述したようにＣＦx膜が除去される。また、アッシング中に発生するＯＨやＨがＳｉＢｒ膜のＢｒと反応し、揮発、除去され、ＳｉはＳｉＯx膜の形で残留される。
【００３０】
なお、残留したＳｉＯx膜は不揮発性半導体装置の特性に殆ど影響を及ぼさないが、前記アッシング後に再度、希フッ酸水溶液でのウェットエッチングにより残留したＳｉＯx膜を除去することができる。
【００３１】
次いで、前記窒化シリコンパターンをマスクとしてシリコン基板に拡散層を形成して不揮発性半導体メモリを製造する。
【００３２】
前記酸化シリコン膜、窒化シリコン膜に適用される前記エッチングガスとしては、例えばＣＦ4単独またはＣＦ4＋Ｏ2、ＣＦ4＋Ｈ2等を用いることができる。
【００３３】
前記第１、第２の多結晶質シリコン膜に適用される前記エッチングガスとしては、例えばＢｒ2等を用いることができる。
【００３４】
このような第２実施形態の方法によれば、シリコン基板の酸化膜上に浮遊ゲート電極、電極間シリコン酸化層、制御ゲート電極および窒化シリコンパターンを形成した後、希フッ酸水溶液によるウェットエッチング処理を施すことによって、エッチング面に堆積された最上層のＳｉＢｒＯx膜を除去することができる。つづいて、ウェットエッチング処理後、エッチング面を含む全面にＯＨまたはＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングすることによって、エッチング面に堆積されたＣＦx膜のＣをＣＯとして除去でき、さらにアッシング中に発生する活性なＯＨやＨがＣ除去後の残留Ｆと反応し、揮発、除去できる。同時に、ＣＦx膜下層の薄いＳｉＢｒ膜が前述したようにＳｉＯｘ膜に変換され、さらにその下のＣＦx膜も除去することができる。
【００３５】
したがって、エッチング面にＦのようなハロゲンの残留を解消できるため、Ｆに起因する浮遊ゲート電極と制御ゲート電極の間の短絡等の電気特性の劣化を防止した高信頼性の不揮発性半導体メモリを製造できる。
【００３６】
なお、本発明に係る半導体装置の製造において、前記ウェットエッチング処理およびＯＨまたはＨを含む有機材料膜の被覆、酸素プラズマによるアッシング処理の対象は制御ゲート電極、電極間酸化シリコン膜、浮遊ゲート電極の形成後に限定されない。例えば、ＳＴＩ（shallow trench isolation）の形成工程に適用することができる。すなわち、シリコン基板に酸化膜および多結晶シリコン膜を堆積し、この多結晶シリコン膜に前述した方法に従って窒化シリコンパターンおよび酸化シリコンパターンを形成し、この２層構造のハードマスクを用いて結晶シリコン膜、酸化膜およびシリコン基板をＲＩＥによりエッチング除去して溝を形成する。このとき、前記窒化シリコン膜のエッチング加工時にはＣＦ系エッチングガス由来のフロロカーボン（ＣＦx）膜が窒化シリコン膜のエッチング面に堆積され、多結晶シリコン膜のエッチング加工時には多結晶シリコンおよびＢｒ系エッチングガス由来の臭素化合物、例えば臭化シリコン（ＳｉＢｒ）膜が前記フロロカーボン（ＣＦx）膜を含む多結晶シリコン膜のエッチング面に堆積され、酸化膜のエッチング加工時にＣＦ系エッチングガス由来のフロロカーボン（ＣＦx）膜が前記臭化シリコン（ＳｉＢｒ）膜を含む酸化膜のエッチング面に堆積され、さらにシリコン基板のエッチング加工時にはシリコンおよびＢｒ系エッチングガス由来の臭素化合物、例えば臭化シリコン（ＳｉＢｒ）膜が前記フロロカーボン（ＣＦx）膜を含むシリコン基板のエッチング面に堆積される。これらの堆積膜は、それぞれのエッチング面を過度にエッチングするのを制限する作用をなす。このような溝形成後に前述したウェットエッチング処理およびＯＨまたはＨを含む有機材料膜の被覆、酸素プラズマによるアッシング処理を施す。
【００３７】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００３８】
（実施例１）
まず、図１の（Ａ）に示すようにシリコン基板１表面に酸化膜２を形成する。つづいて、酸化膜２上にＣＶＤ法により厚さ２００ｎｍの第１多結晶シリコン膜３、厚さ３０ｎｍの酸化シリコン膜４、厚さ１５０ｎｍの第２多結晶シリコン膜５をこの順序で成膜した。ひきつづき、第２多結晶シリコン膜５上にマスク材となる厚さ２００ｎｍの窒化シリコン膜６および厚さ５００ｎｍの酸化シリコン膜７を順次成膜した。この後、最上層の酸化シリコン膜７上のゲート電極形成予定部にホトリソグラフィー技術によりレジストパターン８を形成した。
【００３９】
次いで、図１の（Ｂ）に示すように前記レジストパターン８をマスクとして最上層の酸化シリコン膜７をＣＦ4のエッチングガスを用いるリアクティブイオンエッチング（ＲＩＥ）により選択的に除去して酸化シリコンパターン９を形成した。このとき、酸化シリコン膜７の窒化シリコン膜６の表面も僅かにエッチングされた。
【００４０】
次いで、レジストパターン８を除去した後、図１の（Ｃ）に示すように酸化シリコンパターン９をマスクとして窒化シリコン膜６をＣＦ4のエッチングガスを用いるＲＩＥにより選択的に除去して窒化シリコンパターン１０を形成した。このとき、ＣＦ4エッチングガス由来のフロロカーボン（ＣＦx）膜１１が窒化シリコンパターン１０のエッチング面に堆積され、窒化シリコンパターン１０側面の過度なエッチングが抑制された。
【００４１】
次いで、窒化シリコンパターン１０および酸化シリコンパターン９をマスクとして第２多結晶シリコン膜５をＢｒ2のエッチングガスを用いるＲＩＥにより選択的に除去することにより、図１の（Ｄ）に示すように制御ゲート電極１２を形成した。このとき、多結晶シリコンおよびＢｒ2のエッチングガス由来の臭化シリコン（ＳｉＢｒ）膜１３が前記ＣＦx膜１１を含む制御ゲート電極１２のエッチング面に堆積され、制御ゲート電極１２側面の過度なエッチングが抑制された。
【００４２】
次いで、窒化シリコンパターン１０および酸化シリコンパターン９をマスクとして酸化シリコン膜４をＣＦ4のエッチングガスを用いるＲＩＥにより選択的に除去することにより、図２の（Ｅ）に示すように電極間酸化シリコン膜１４を形成した。このとき、ＣＦ4のエッチングガス由来のフロロカーボン（ＣＦx）膜１５が前記ＳｉＢｒ膜１３を含む電極間酸化シリコン膜１４のエッチング面に堆積され、電極間酸化シリコン膜１４側面の過度なエッチングが抑制された。
【００４３】
次いで、窒化シリコンパターン１０および酸化シリコンパターン９をマスクとして第１多結晶シリコン膜３をＢｒ2のエッチングガスを用いるＲＩＥにより選択的に除去することにより、図２の（Ｆ）に示すように浮遊ゲート電極１６を形成した。このとき、多結晶シリコン、Ｂｒ2のエッチングガスおよび下地の酸化膜（ＳｉＯx膜）由来の臭化酸化シリコン（ＳｉＢｒＯx）膜１７が前記ＣＦx膜１５を含む浮遊ゲート電極１６のエッチング面に堆積され、浮遊ゲート電極１６側面の過度なエッチングが抑制された。
【００４４】
次いで、前記ＲＩＥ後に所定濃度の希フッ酸水溶液でウェットエッチング処理した。このとき、図２の（Ｇ）に示すように最上層に堆積された臭化酸化シリコン（ＳｉＢｒＯx）膜１７が除去され、その下のＣＦx膜１５が露出した。同時に、酸化シリコンパターン９がエッチング除去され、かつ露出する酸化膜２が僅かにエッチングされた。
【００４５】
次いで、純水で洗浄し、乾燥処理した後、図２の（Ｈ）に示すようにノボラック系レジスト膜１８を最上層の窒化シリコンパターン１０が埋まるように全面に被覆した。つづいて、このレジスト膜１８を酸素プラズマによりアッシングした。このとき、前記電極間酸化膜１４、制御ゲート電極１２および窒化シリコンパターン１０のエッチング面（側面）に堆積されたＣＦx膜１５はそのＣがＣＯとして除去され、さらにＣ除去後の残留Ｆがアッシング中に発生する活性なＯＨやＨと反応し、揮発、除去された。ＣＦx膜１５下に存在するＳｉＢｒ膜（上層）１３／ＣＦx膜（下層）１１は、いずれも薄く、かつ上層のＳｉＢｒ膜は膜質が粗悪で多孔質である。このため、前記レジスト膜の酸素プラズマによるアッシング時に、活性なＯおよびＯＨまたはＨのガスが多孔質のＳｉＢｒ膜を通してその下のＣＦx膜１１に達し、前述したようにＣＦx膜１５と同様なメカニズムで僅かに残る程度に除去された。また、アッシング中に発生する活性なＯＨやＨがＳｉＢｒ膜のＢｒと反応し、揮発、除去され、ＳｉはＳｉＯx膜１９の形で残留された（図３の（Ｉ）図示）。その後、所定濃度の希フッ酸水溶液で２回目のウェットエッチング処理を施し、浮遊ゲート電極１６、電極間酸化シリコン膜１４および制御ゲート電極１２のエッチング面（側面）を清浄化した。このとき、図３の（Ｊ）に示すように窒化シリコンパターン１０のエッチング面（側面）にＣＦx膜１１が痕跡程度に残留し、かつ窒化シリコンパターン１０および制御ゲート電極１２のエッチング面（側面）にＳｉＯx膜１９が痕跡程度に残留し、十分な清浄化がなされた。
【００４６】
次いで、前記窒化シリコンパターン１０をマスクとして基板１と逆導電型の不純物をイオン注入してシリコン基板１に拡散層（図示せず）を形成し、窒化シリコンパターン１０を除去した後、前面に層間絶縁膜を堆積することにより不揮発性半導体メモリを製造した。
【００４７】
このような実施例１による処理（希フッ酸水溶液での１回目のウェットエッチング処理＋レジスト被覆、Ｏ2プラズマアッシング＋２回目のウェットエッチング処理）、１回目のウェットエッチング処理（参照例１）、および１回目のウェットエッチング処理＋レジスト被覆なしでのＯ2プラズマアッシング＋２回目のウェットエッチング処理（比較例１）を行った後の表面状態をＸＰＳ（X-ray Photo-Electron Spectroscopy）で分析した。なお、ＸＰＳの検出角度を８０°に固定した。その結果を図４に示す。
【００４８】
図４より明らかなように１回目の希フッ酸水溶液でのウェットエッチング（参照例１）の後では、Ｆ１ｓピークが結合エネルギー６８９ｅＶ付近で検出された。このピークは一般的にＣ4ＦやＣＦｘのピークと考えられる。
【００４９】
レジスト被覆なしでのＯ2プラズマアッシングを行った比較例１では、２回目のウェットエッチング後において、１回目の希フッ酸水溶液でのウェットエッチング（参照例１）と同様な位置にＦ１ｓピークが現れ、ＣＦ4膜の除去効果が全く見られないことがわかる。
【００５０】
これに対し、レジスト被覆、Ｏ2プラズマアッシングを行った実施例１では、２回目のウェットエッチング後において、Ｆ１ｓピークが結合エネルギー６８５ｅＶ付近で検出された。このＦ１ｓピークは、Ｃ4ＦやＣＦｘのピークのピークと異なり、Ｓｉ−Ｆに起因したピークと考えられる。
【００５１】
したがって、実施例１の方法では不揮発性半導体メモリの浮遊ゲート電極１６、電極間酸化シリコン膜１４および制御ゲート電極１２の形成後のＣＦｘ膜を効果的にエッチング除去できたため、Ｆに起因する浮遊ゲート電極１６と制御ゲート電極１２の間の短絡等の電気特性の劣化を防止した高信頼性の不揮発性半導体メモリを製造できた。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１における不揮発性半導体メモリの製造工程を示す断面図。
【図２】本発明の実施例１における不揮発性半導体メモリの製造工程を示す断面図。
【図３】本発明の実施例１における不揮発性半導体メモリの製造工程を示す断面図。
【図４】実施例１、参照例１および比較例１の清浄化処理後の表面状態をＸＰＳで分析した結果を示す図。
【符号の説明】
【００５３】
１…シリコン基板、２…酸化膜、３…第１多結晶シリコン膜、４…酸化シリコン膜、５…第２多結晶シリコン膜、６…窒化シリコン膜、７…シリコン酸化膜、８…レジストパターン、９…酸化シリコンパターン、１０…窒化シリコンパターン、１１、１５…ＣＦｘ膜、１２…制御ゲート電極、１３…臭化シリコン膜，１４…電極間シリコン酸化膜、１６…浮遊ゲート電極、１７…臭化酸化シリコン膜、１８…レジスト膜、１９…ＳｉＯx膜。
【図１】
2007073840.tif 000003
【図２】
2007073840.tif 000004
【図３】
2007073840.tif 000005
【図４】
2007073840.tif 000006