(57)【要約】【課題】回路の電圧変動を１個のトランジスタで補償するようにした低電流回路では許容されるコレクタ損失の大きい高価なトランジスタを適用する必要があり、さらに発熱対策のために装置が大型化する。【解決手段】負荷（発光ダイオードＤ５〜Ｄ３４）にＤＣ電源からの直流出力Ｖｉｎを供給する駆動回路であって、前記直流出力をベース電流に用いて前記負荷の回路電流を制御する第１のトランジスタＱ１に加えて、Ｑ１のコレクタ電圧をベース電圧として作動する第２のトランジスタＱ２と、Ｑ２のコレクタ電圧によってベース電圧が変化し、前記直流出力から負荷への供給電流を制御する第３のトランジスタＱ３とを備え、Ｑ３のベース端子から接地側に流す電流をＱ２により制御することにより、電源電圧の変動に伴う回路電圧の変化を、Ｑ１とＱ３とで分散して補償させる。【選択図】図２
2007073665.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオード等からなる負荷に直流電源出力を供給する駆動回路であって、ツェナーダイオードの電圧によって前記負荷の回路電流を制御するトランジスタ（第１のトランジスタ）を備えた駆動回路において、
前記第１のトランジスタへのコレクタ電圧をベース電圧として作動する第２のトランジスタと、
この第２のトランジスタのコレクタ電圧によってベース電圧が制御され、前記直流電源出力から負荷への供給電流を制御する第３のトランジスタと
を備えたことを特徴とする駆動回路。
【請求項２】
前記第２のトランジスタのエミッタ端子にオペアンプを接続した請求項１に記載の駆動回路。
【請求項３】
前記第１のトランジスタと第２のトランジスタのエミッタ電流をそれぞれＩｅ（Ｑ１），Ｉｅ（Ｑ２）とするとき、Ｉｅ（Ｑ２）＜＜Ｉｅ（Ｑ１）となるようにした請求項１に記載の駆動回路。
【請求項４】
前記各トランジスタはＦＥＴからなる請求項１に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード等の駆動に適した駆動回路の改良に関する。
【背景技術】
【０００２】
発光ダイオードはそれ自体を文字表示等に用いるほか、特許文献１にも見られるように照明用の光源としても用いられつつある。看板等の大型照明光源では数十個もの素子からなる発光ダイオード列が用いられる。このような大規模な発光ダイオード列に対しては、輝度を安定させかつ電力消費量を最小限とするためにも安定した電流供給を図る必要がある。特に、電源として商用電源を用いる場合には、その電圧変動が大きいため定電流化の必要度が高い。
【０００３】
このような目的に適う発光ダイオードの駆動回路としては、例えば特許文献２に開示されているように、トランジスタおよび抵抗を負荷となるダイオードに対して直列接続した定電流回路が知られている。図１は、このような定電流回路の基本的な構成を示している。図中のＶ１は交流電源、Ｄ１〜Ｄ４は前記交流電源の出力を直流化する整流用のダイオード、Ｄ５〜Ｄ３４は直列接続された発光ダイオード、Ｑ１はトランジスタ、Ｒ１とＲ２は抵抗、Ｄ０はＲ１に流れる電流を一定値に保つツェナーダイオード、Ｃ１は平滑用コンデンサである。
【特許文献１】特開2004-134385号公報
【特許文献２】特開平10-79627号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この駆動回路では、受電後の電源電圧の変動に伴う直流電圧Ｖｉｎの変化を、トランジスタＱ１のコレクタ−エミッタ間の電圧降下のみによって吸収している。このため、電源電圧の変動が大きい工場、交通機関、建物内などに適用した場合、トランジスタＱ１として許容コレクタ損失の大きなものを用いなければならず、回路が高価なものとなってしまう。また、その発熱量も大きいことから大型のヒートシンクを使用しなければならず、それだけ大きな設置スペースが必要になるという問題もある。
【０００５】
本発明はこのような従来の問題点を解消することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、発光ダイオード等からなる負荷に直流電源出力を供給する駆動回路であって、前記負荷に対して直列に接続したトランジスタを用いて負荷の回路電流を制御する特徴を有する。本発明では、前記トランジスタ（第１のトランジスタ）へのコレクタ電圧をベース電圧として作動する第２のトランジスタと、このコレクタ電圧によってベース電圧が制御され、前記直流電源出力から負荷への供給電流を制御する第３のトランジスタとを備える。
【発明の効果】
【０００７】
本発明によれば、電源電圧の変動に伴う電圧降下を、第１のトランジスタに加えて、第３のトランジスタにも分担させられるので、トランジスタ１個当たりのコレクタ損失を小さくできる。すなわち、コレクタ損失の小さい低発熱のトランジスタを用いて発光ダイオード等の負荷を安定駆動することができる。また、低発熱のトランジスタが分散配置され、放熱上も有利になることから、装置の小型化が可能である。
【発明を実施するための最良の形態】
【０００８】
以下、本発明のいくつかの実施形態を図２以下の各図に基づいて説明する。なお、図１を含めて各図につき共通する部分には互いに同一の符号を付して示してある。
【０００９】
図２において、Ｄ５〜Ｄ３４は直列接続された発光ダイオード、Ｑ１は第１のトランジスタ、Ｒ１とＲ２は抵抗、Ｄ０はツェナーダイオード、Ｃ１はコンデンサであり、これらによる回路構成は図１と同一である。本実施形態では、前記構成に加えて、利得１のオペアンプＸ１および第２のトランジスタＱ２と第３のトランジスタＱ３とを設ける。第２のトランジスタＱ２は、第１のトランジスタＱ１のコレクタ電圧Ｖｃ（Ｑ１）をベース電圧Ｖｂ（Ｑ２）として作動し、第３のトランジスタＱ３は、直流電源出力（電圧Ｖｉｎ）をコレクタ電圧Ｖｃ（Ｑ３）として用いて、前記直流出力から負荷であるダイオード列（Ｄ５〜Ｄ３４）への供給電流を制御する。前記第２のトランジスタＱ２は、第３のトランジスタＱ３のベース端子から接地側（この場合、第１のトランジスタＱ１のエミッタ端子）に流れる電流Ｉｃ（Ｑ２）を制御する構成となっている。
【００１０】
また、前記第２のトランジスタＱ２のエミッタ端子とオペアンプＸ１の出力端子との間に抵抗Ｒ３を、第３のトランジスタＱ３のベース端子と直流電源との間に抵抗Ｒ４を、それぞれ介装してある。この場合、第１のトランジスタＱ１のエミッタ端子電圧とオペアンプＸ１の出力電圧は等しい。トランジスタＱ２のエミッタ電流Ｉｅ（Ｑ２）に対してトランジスタＱ１のエミッタ電流Ｉｅ（Ｑ１）が十分に大きいときには、前記オペアンプＸ１は必ずしも設けなくともよい。
【００１１】
次に、前記回路の動作について説明する。なお、以下の説明において抵抗を示す符号Ｒ１〜Ｒ４については抵抗値を示す符号としても用いる。また、電圧Ｖまたは電流Ｉに対する添え字として、ｅ，ｂ，ｃはそれぞれトランジスタのエミッタ、ベース、コレクタの電圧または電流を、ｂｅ，ｃｅはそれぞれベース−エミッタ間、コレクタ−エミッタ間の電圧または電流を示すものとし、その後ろの括弧内に素子符号を付して何れの素子の電圧または電流値であるかを示すこととする。
【００１２】
図２に示した回路において、オペアンプＸ１の出力電圧をＶｏｕｔ（Ｘ１）とすると、次の式（１）〜（４）の関係が成り立つ。
【００１３】
Ｖｏｕｔ（Ｘ１）＝Ｖｅ（Ｑ１）  …（１）
Ｖｂ（Ｑ２）＝Ｖｃ（Ｑ１）      …（２）
Ｖｂ（Ｑ２）−Ｖｏｕｔ（Ｘ１）
＝Ｖｃ（Ｑ１）−Ｖｅ（Ｑ１）
＝Ｖｂｅ（Ｑ２）＋Ｉｅ（Ｑ２）Ｒ３  …（３）
Ｖｃ（Ｑ３）−Ｖｂ（Ｑ３）＝Ｒ４（Ｉｂ（Ｑ３）＋Ｉｃ（Ｑ２））  …（４）
ここで、Ｖｂｅ（Ｑ３）≒Ｖｂｅ（Ｑ２）とすれば、次式（５）の関係が成り立つ。
【００１４】
Ｖｃ（Ｑ３）−Ｖｅ（Ｑ３）≒Ｖｂｅ（Ｑ２）＋Ｒ４（Ｉｂ（Ｑ３）＋Ｉｃ（Ｑ２））  …（５）
さらに、Ｒ４（Ｉｂ（Ｑ３）＋Ｉｃ（Ｑ２））＝Ｉｅ（Ｑ２）Ｒ３となるようにＲ３，Ｒ４を設定すれば、次式（６）の関係が成り立つ。
【００１５】
Ｖｃ（Ｑ３）−Ｖｅ（Ｑ３）≒Ｖｃ（Ｑ１）−Ｖｅ（Ｑ１）  …（６）
また、Ｉｅ（Ｑ３）≒Ｉｃ（Ｑ１）であるから、第１のトランジスタＱ１のコレクタ損失Ｐｃ（Ｑ１）と第３のトランジスタＱ３のコレクタ損失Ｐｃ（Ｑ３）とは等しくなる。
【００１６】
すなわち、図３に示したように、電源電圧Ｖｉｎの変動に伴うトランジスタのコレクタ−エミッタ間の電圧降下Ｖｃｅは、第１のトランジスタＱ１と第３のトランジスタＱ３とで略等分に分担されることになり、したがって各々はコレクタ損失の小さいトランジスタを適用することが可能となる。
【００１７】
図４に本発明の第２の実施形態を示す。これは、既述したようにＩｅ（Ｑ２）に対してＩｅ（Ｑ１）を十分に大きく取ってオペアンプＸ１を省略すると共に、図２のトランジスタＱ１〜Ｑ３に代えて電界効果型トランジスタ（ＦＥＴ）Ｍ１〜Ｍ３を適用したものである。ＦＥＴでは第１の実施形態におけるようなベース−エミッタ間の電流は生じないが、同様にして定電流制御を行い得ることは言うまでもない。
【００１８】
なお、前記実施形態において、図５にも示したように、第２のトランジスタＱ２によってベース電流を制御する第３のトランジスタをＱ３およびＱ４からなる多段のトランジスタ群で構成してもよく、これにより個々のトランジスタの負担をさらに減じることができる。
【図面の簡単な説明】
【００１９】
【図１】従来例の回路構成図。
【図２】本発明の第１の実施形態の回路構成図。
【図３】前記第１の実施形態の電圧特性図。
【図４】本発明の第２の実施形態の回路構成図。
【図５】本発明の第３の実施形態の回路構成図。
【符号の説明】
【００２０】
Ｄ５〜Ｄ２８  発光ダイオード
Ｑ１〜Ｑ３    トランジスタ
Ｍ１〜Ｍ３    ＦＥＴ
Ｃ１〜Ｃ３    コンデンサ
Ｒ１〜Ｒ４    抵抗（抵抗値）
【図１】
2007073665.tif 000003
【図２】
2007073665.tif 000004
【図３】
2007073665.tif 000005
【図４】
2007073665.tif 000006
【図５】
2007073665.tif 000007