(57)【要約】【課題】レーザビームの利用効率を向上させると共に、ＤＭＤにおける迷光の影響を排除し、均一なビームスポットで照射パターンを形成することのできるレーザ照射装置及びレーザ照射方法を提供する。【解決手段】レーザ照射装置は少なくともレーザ発振器と回折光学素子と微少なミラーが二次元的に多数並べられた光学素子とを有し、該レーザ発振器から射出したレーザビームは回折光学素子によって複数のレーザビームに分割され、該レーザビームは複数のマイクロミラーにおいて偏向される。また、該前記複数に分割されたレーザビームのそれぞれは互いに等しいエネルギーを有する。【選択図】図１
2007258691.tif 000002
【特許請求の範囲】
【請求項１】
レーザビームを射出するレーザ発振器と、
前記レーザ発振器から射出されたレーザビームを複数のレーザビームに分割する回折光学素子と、
前記回折光学素子により分割されたレーザビームを、偏向する複数のマイクロミラーと、
前記複数のマイクロミラーによって偏向されたそれぞれのレーザビームが照射される被照射体を載置する搬送ステージと、を有することを特徴とするレーザ照射装置。
【請求項２】
請求項１において、
前記回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とするレーザ照射装置。
【請求項３】
請求項１または請求項２において、
前記複数に分割されたレーザビームは、互いに等しいエネルギーを有することを特徴とするレーザ照射装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記回折光学素子と、前記搬送ステージとの間に配置された投影レンズを有することを特徴とするレーザ照射装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記複数に分割されたレーザビームのスポットサイズは、前記マイクロミラーの表面積の大きさよりも小さいことを特徴とするレーザ照射装置。
【請求項６】
レーザ発振器から射出したレーザビームを回折光学素子に入射して複数に分割し、
前記複数に分割されたレーザビームを複数のマイクロミラーにおいて偏向して搬送ステージに載置された被照射体に照射することを特徴とするレーザ照射方法。
【請求項７】
レーザ発振器から射出したレーザビームを回折光学素子に入射して複数に分割し、
前記複数に分割されたレーザビームのうちの１つのレーザビームを第１のマイクロミラーに入射させ、他の１つのレーザビームを第２のマイクロミラーに入射させ、前記第１のマイクロミラー及び前記第２のマイクロミラーにおいて偏向された前記レーザビームを被照射面上に照射することを特徴とするレーザ照射方法。
【請求項８】
請求項６または請求項７において、
前記回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とするレーザ照射方法。
【請求項９】
請求項６乃至請求項８のいずれか一項において、
前記複数に分割されたレーザビームは互いに等しいエネルギーを有することを特徴とするレーザ照射方法。
【請求項１０】
請求項６乃至請求項９のいずれか一項において、
前記複数に分割されたレーザビームは、前記回折光学素子と、前記搬送ステージとの間に配置された投影レンズを通過した後、前記被照射面上に照射されることを特徴とするレーザ照射方法。
【請求項１１】
請求項６乃至請求項１０のいずれか一項において、
前記複数に分割されたレーザビームは、前記マイクロミラーの中央部または中央部と隅の間に集光されることを特徴とするレーザ照射方法。
【請求項１２】
基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、
前記複数の島状半導体層上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜を介して前記複数の島状半導体層上に、それぞれゲート電極を形成し、
前記ゲート電極上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上にレジストを設け、
回折光学素子を通過して複数に分岐したレーザビームを、複数のマイクロミラーによって偏向し、
前記複数のマイクロミラーによって偏向されたそれぞれのレーザビームを前記レジストに照射し、
前記レーザビームが照射された前記レジストを現像し、
前記レジストをマスクとして、前記第１の層間絶縁膜及び前記第２の層間絶縁膜をエッチングし、選択的にコンタクトホールを形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ直接描画法などで行われるレーザ照射を効率よく行うためのレーザ照射装置およびレーザ照射方法に関するものである。また、前記のレーザ照射の工程を含んで作製された半導体装置の作製方法に関するものである。
【背景技術】
【０００２】
半導体装置製造工程やプリント基板製造工程などにおいて、回路の集積化に伴い、微細加工が必須となっている。一般にそのような微細加工は、回路パターンを書き込んだフォトマスクを事前に作製し、そのパターンを基板に転写するレーザ露光技術によって行われている。しかし、フォトマスクを使用する方法ではマスクの作製に費用、時間がかかる。そのため、近年ではフォトマスクを使用しないプロセス（以下、マスクレスプロセスという）が注目されている。マスクレスプロセスとして代表的なものとしてレーザ直接描画法がある。レーザ直接描画法では、スパッタリングなどにより成膜された導電膜上に感光性材料を吐出または塗布し、その上にレーザビーム直接描画装置を用いてレーザビームを照射する。その際に、レーザビームの照射を選択的に行い、さらに現像を行うことによりレーザビームが照射された領域にマスクを形成する。次に、このマスクを用いて導電膜をエッチングすることにより、導電膜を所望のパターンに形成することができる。これにより、ＴＦＴ（薄膜トランジスタ）やＩＣの回路パターンを作製することができる。
【０００３】
レーザ直接描画法で所望の照射パターンを形成するため、デジタル・マイクロミラー・デバイス（ＤＭＤ）を用いてレーザビームを複数のビームスポットに分割する方法が知られている。ＤＭＤは、微小なマイクロミラーを２次元的に配列したものであり、それぞれのミラーが個別に動作することにより、所望の照射パターンを照射面に作りだすことができる。また、ＤＭＤを構成する複数のマイクロミラーの応答時間はμｓｅｃ程度と極めて小さいため、複数のパターンを高速に切り替えることができる。そのような利点から、ＤＭＤを利用したレーザ露光装置が提案されている（例えば特許文献１）。
【０００４】
ＤＭＤは、複数の微小なマイクロミラーを２次元的に複数配列した反射型光学変調素子である。ＤＭＤは、マイクロミラー、マイクロミラーを固定するヒンジ、ヨーク、ＣＭＯＳメモリ半導体などから構成されており、マイクロミラー下部に生じさせた静電気力により個々のマイクロミラーの傾きを制御するものである。マイクロミラーは一辺が数十μｍ程度で作製することができ、それぞれのマイクロミラーは、アドレス電極に加わる信号”１”と”０”に対応して、角度が±１０°程度可変となる。
【０００５】
ＤＭＤを用いてレーザ照射を行う場合、個々のマイクロミラーにより形成されるビームスポットは、それぞれ等しいビーム特性を有することが必要である。特に、半導体膜の露光プロセスなどでは、数μｍサイズの微細加工が要求されている。そのため、そのような微細加工を正確に行うため、ビームスポットのスポットサイズ、エネルギーなどを高い水準で均質化させる必要がある。そこで、ＤＭＤにレーザビームを入射させ、照射パターンを形成する際に、あらかじめレーザビームのエネルギー分布を均一化させている。レーザビームを均一化する方法としては、拡散板、カレイドスコープや、アレイレンズなどを用いる方法がある。
【特許文献１】特開２００５−２７５３２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の方法により均一化されたレーザビームを用いたとしても、ＤＭＤにより反射されたそれぞれのレーザビームが異なるビーム特性を有することがあった。ＤＭＤを構成する複数のマイクロミラーは、それぞれ独立して動作するため、ミラー間には隙間がある構成となっている。ミラー間の隙間は各マイクロミラーを独立に動作させるためのマージン領域となっており、無くすことは不可能である。この隙間とミラー外縁部で反射されたレーザビームなどが迷光となり、所望のビームパターン以外の場所にビームスポットが形成されてしまう問題があった。また、マイクロミラーは、完全な平面ではなく、製造過程でその形状に歪みが生じることがある。この歪みは、マイクロミラーの外縁部で特に大きく、この部分で反射されたレーザビームが迷光となることがあった。そこで、レーザビームを集光するマイクロレンズの前または後ろにスリットを設け、迷光を遮蔽する方法が提案されている。しかしこの方法の場合、迷光がスリットの開口部を通過してしまうことがあり得るため、たとえスリットを複数枚使用したとしても、迷光の影響を完全に排除することは不可能である。
【０００７】
また、従来のＤＭＤを使用した露光機では、ＤＭＤを構成するマイクロミラーで反射されたそれぞれのレーザビームを集光させるマイクロレンズアレイが不可欠となっていた。マイクロレンズアレイは、それぞれのレーザビームに対応する複数のレンズを配列したものである。しかし、マイクロレンズアレイを使用する場合、例えば、紫外光領域のレーザビームに対してはマイクロレンズアレイの母材として石英などを使用しなくてはならず非常に高価な装置構成となっていた。また、マイクロレンズアレイを使用しない方法としては、マイクロミラーで反射されたレーザビームをピンホールに通すことで成形し、ピンホール開口部の像を縮小光学系により照射面に投影する方法などが考えられている。しかし、この方法の場合、ピンホールにより大部分のレーザビームが遮光されてしまうため、エネルギーの利用効率の点で問題がある。また、ピンホールが熱により変形し、ビームスポットの形状や照射位置がずれるという問題を完全に回避することは困難であった。
【０００８】
本発明は、上記の問題を解決し、レーザビームの利用効率を向上させると同時に、ＤＭＤにおける迷光の影響を排除し、均一なビームスポットで照射パターンを形成することのできるレーザ照射装置及びレーザ照射方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のレーザ照射装置は、少なくともレーザ発振器と回折光学素子と微少なミラー（以下、マイクロミラーという）が二次元的に複数並べられた光学素子（デジタルマイクロミラーデバイス（ＤＭＤ）などとよばれる。以下、ＤＭＤという）とを有する。なお、レーザ発振器から射出したレーザビームは回折光学素子によって複数のレーザビームに分割され、前記レーザビームはマイクロミラーにおいて偏向される。ここで、複数のマイクロミラーはそれぞれ個別に調整することができる。それぞれのマイクロミラーの角度を個別に設定することにより、それぞれのマイクロミラーで偏向されるレーザビームは基板上の所望の位置に照射される。
【００１０】
本発明のレーザ照射装置は、レーザビームを射出するレーザ発振器と、レーザ発振器から射出されたレーザビームを複数のレーザビームに分割する回折光学素子と、回折光学素子により複数に分割されたレーザビームのそれぞれを、偏向する複数のマイクロミラーと、複数のマイクロミラーによって偏向されたそれぞれのレーザビームが照射される被照射体（以下、物体ともいう）を載置する搬送ステージと、を有することを特徴とする。複数のレーザビームのそれぞれは複数のマイクロミラーのそれぞれの中央部または中央部と隅の間に集光される。複数のレーザビームのそれぞれのスポットサイズは複数のマイクロミラーのそれぞれの表面積の大きさよりも小さいことが好ましい。
【００１１】
本発明のレーザ照射装置において、回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とする。
【００１２】
本発明のレーザ照射装置において、複数に分割されたレーザビームのそれぞれは互いに等しいエネルギーを有することを特徴とする。
【００１３】
本発明のレーザ照射装置において、回折光学素子と、前記搬送ステージとの間に配置された投影レンズを有することを特徴とする。
【００１４】
本発明のレーザ照射方法は、レーザ発振器から射出したレーザビームを回折光学素子に入射して複数に分割し、複数に分割されたレーザビームを複数のマイクロミラーにおいて偏向して搬送ステージに載置された被照射体に照射することを特徴とする。複数のレーザビームのそれぞれは複数のマイクロミラーのそれぞれの中央部または中央部と隅の間に集光される。複数のレーザビームのそれぞれのスポットサイズは複数のマイクロミラーのそれぞれの表面積の大きさよりも小さいことが好ましい。
【００１５】
本発明のレーザ照射方法は、レーザ発振器から射出したレーザビームを回折光学素子に入射して少なくとも第１のレーザビームと第２のレーザビームに分割し、第１のレーザビームを第１のマイクロミラーに入射させ、第２のレーザビームを第２のマイクロミラーに入射させ、第１のマイクロミラー及び第２のマイクロミラーにおいて偏向された第１のレーザビーム及び第２のレーザビームを被照射面上に照射することを特徴とする。第１のレーザビームは第１のマイクロミラーの中央部または中央部と隅の間に集光され、第２のレーザビームは第２のマイクロミラーの中央部または中央部と隅の間に集光される。第１のレーザビームのスポットサイズは第１のマイクロミラーの表面積の大きさよりも小さく、第２のレーザビームのスポットサイズは第２のマイクロミラーの表面積の大きさよりも小さいことが好ましい。
【００１６】
本発明のレーザ照射方法において、回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とする。
【００１７】
本発明のレーザ照射方法において、複数に分割されたレーザビームのそれぞれは互いに等しいエネルギーを有することを特徴とする。
【００１８】
本発明のレーザ照射方法において、複数に分割されたレーザビームは投影レンズを通過した後、前記被照射面上に照射されることを特徴とする。
【００１９】
本発明の半導体装置の作製方法は、基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、複数の島状半導体層上に第１の層間絶縁膜を形成し、第１の層間絶縁膜を介して複数の島状半導体層上に、それぞれゲート電極を形成し、ゲート電極上に第２の層間絶縁膜を形成し、第２の層間絶縁膜上にレジストを設け、レジストに、回折光学素子を通過して複数に分岐された後、それぞれマイクロミラーによって偏向されたレーザビームを照射し、レーザビームが照射されたレジストを現像して第１の層間絶縁膜及び第２の層間絶縁膜をエッチングし、選択的にコンタクトホールを形成することを特徴とする。複数のレーザビームのそれぞれは複数のマイクロミラーのそれぞれの中央部または中央部と隅の間に集光される。複数のレーザビームのそれぞれのスポットサイズは複数のマイクロミラーのそれぞれの表面積の大きさよりも小さいことが好ましい。
【発明の効果】
【００２０】
本発明により、レーザビームのビームスポットをマイクロミラーよりも小さなスポットサイズとすることができるため、ＤＭＤを構成するマイクロミラー間の隙間、または、マイクロミラー外縁部により生じる迷光の影響を排除することができる。また、レーザビームの利用効率を向上させることが出来る。さらに、マイクロミラーの隙間へのレーザビームの侵入を防止することができるため、デバイスの損傷や、誤作動を防止することが可能となる。また、回折光学素子としてレーザビームのエネルギーを均一化させる機能を備えたものを用いる場合、光学系内に新たにビームホモジナイザを設置する必要がないため、光学系内の素子数を低減することが可能である。また、回折光学素子によりビームスポットを集光することが可能であるため、マイクロレンズアレイを用いてレーザビームを集光する必要がなく光学系内の素子数を低減することが可能である。以上の構成により、光学系内の素子数を少なくすることができ、安価にレーザ照射装置を構成することが可能である。また、光学系内の素子数を少なくすることができるため、レーザ照射装置の小型化が可能である。
【００２１】
また、本発明により、レーザビームの偏向方向を短時間で切り替えることができるため、種々の照射パターンを切り替えながらレーザ照射を行うことができる。また、複数のビームスポットを一度に形成することができる。そのため、複雑な照射パターンを形成する場合においても効率良くレーザ照射を行うことができる。本装置を半導体膜上のレーザ直接描画プロセスに適用すると、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、透過型回折光学素子によりレーザビームを複数に分割してＤＭＤに入射して、基板表面に選択的にレーザビームを照射する例について示す。
【００２４】
図１に、本実施の形態のレーザ照射装置の模式図を示す。なお、図１において、破線矢印で示す方向はレーザビームの進行方向である。ここで、レーザ発振器１０１から射出したレーザビームは、ミラー１０２で偏向され、エキスパンダ１０３に入射する。エキスパンダ１０３は、例えば凸レンズを２枚配置することにより、レーザビームのビーム径を拡大する機能を有するものである。
【００２５】
次に、エキスパンダ１０３を通過したレーザビームは回折光学素子１０４に入射する。なお、ここでエキスパンダ１０３は、ビーム径を拡大することにより、回折光学素子１０４の切削間隔などの、設計上の制約を緩和するために使用するものである。したがって、レーザ発振器から射出されるレーザビームのビーム径が十分大きい場合にはエキスパンダ１０３は使用しなくともかまわない。また、回折光学素子１０４はレーザビームを分割し、複数のビームスポットを形成するために使用する。なお、ここでは回折光学素子１０４として透過型の回折光学素子を使用した例について示すが、本発明のレーザ照射装置はこの構成に限定されない。例えば反射型の回折光学素子を光学系内に配置する構成としてもよい。
【００２６】
回折光学素子１０４は、分割された複数のレーザビームそれぞれが等しいビームパラメータを持つように設計することが可能なため、例えばガウシアン状のエネルギー分布を持つレーザビームを使用したとしても、回折光学素子を使用することにより、等しいエネルギーを持つ複数のレーザビームを形成することができる。これにより複数のレーザビームによるそれぞれの露光時間を揃えることが出来るため、処理時間を最小にすることができる。なお、ここで用いる回折光学素子は、その面構造の回折現象によりレーザビームの挙動をコントロールするものである。回折光学素子の設計は、ＯＲＡ（Ｏｐｔｉｍａｌ  Ｒｏｔａｔｉｏｎ  Ａｎｇｌｅ）法などにより、位相分布を最適化することにより行うことができる。また、波動光学的解析を行うことのできる光学設計ソフトで回折光学素子を自動設計することも可能である。回折光学素子の物理形状としては、２値位相格子、あるいは、多値位相格子または連続位相格子などを適用することができる。
【００２７】
次に、回折光学素子１０４により分割されたレーザビームがＤＭＤ１０５にそれぞれ集光される。ＤＭＤを構成するマイクロミラーの数は、回折光学素子により分割されたレーザビームの数と等しいかそれ以上であることが好ましく、それぞれのレーザビームは異なるマイクロミラー面上に集光される。そして、マイクロミラーで反射されて投影レンズ１０６方向へ偏向される。ここで、マイクロミラーにおけるレーザビームの入射位置について説明するために、図２にＤＭＤ表面の一部を示す。図２の２０１はＤＭＤを構成するマイクロミラーである。なお、図２では６枚のマイクロミラー２０１を有するＤＭＤについて説明するが、マイクロミラーの枚数はこれに限定されない。また、２０２で示された領域はマイクロミラー間にある隙間を示しており、マイクロミラー間の隙間２０２にレーザビームが入射すると迷光の原因になる。また、上記のマイクロミラー２０１間の隙間２０２から、デバイス内部にレーザビームが入り込むことで温度上昇やデバイスの損傷が起こり、チャタリングなどの動作不良を引き起こす問題もある。そこで、本発明のレーザ照射装置では、回折光学素子により、ビームスポットを分割し、マイクロミラー２０１の表面積よりも小さいスポットサイズにレーザビームを集光する。例えば図中の点線で示すスポット２０３のように、マイクロミラー２０１中央部にレーザビームを集光するとよい。ここで、マイクロミラー２０１に形状的な歪みがある場合、歪みはマイクロミラーの四隅において特に大きくなる。したがって、マイクロミラー２０１の中央部にレーザビームを集光することで、歪みに起因するビームスポット形状の変動を防止できる。なお、マイクロミラー２０１中央部の領域２０５は、マイクロミラーの角度調整機構であるヨークに接続するヒンジが形成されている領域である。したがって、該ヒンジがビームスポットの形状の変動の原因となる場合には、領域２０５を避けるようにビームスポットを、マイクロミラー中心部とマイクロミラーの隅の間である２０４の位置などに集光させる構成としてもよい。なおこのような位置にビームスポットを形成したい場合、ビームスポットの径を数μｍ程度まで集光する必要がある。この場合、図示しないが、回折光学素子１０４により形成されるビームスポットを投影光学系によりＤＭＤ１０５上に縮小投影する構成としてもよい。以上の構成により、ＤＭＤ１０５において、迷光等によるレーザビームの損失を防止し、レーザビームの利用効率を向上させることが可能である。
【００２８】
次に、ＤＭＤ１０５で反射して照射面方向に偏向されたレーザビームは、投影レンズ１０６に入射する（図１）。投影レンズ１０６はＤＭＤ１０５上に形成されたビームスポットを照射面である基板１０８に投影するために配置するものである。そのため、投影レンズ１０６は、ＤＭＤ１０５と基板１０８が互いに共役となる位置に配置されている。ここで、ＤＭＤ１０５を構成する複数のマイクロミラーは、デジタル的にその設置角度が制御される。例えば、基板上にレーザ照射を行う場合、マイクロミラーの傾斜角度を＋１０度とし、基板上にレーザ照射を行わない場合、マイクロミラーの傾斜角度を−１０度とする。ここで、マイクロミラーの傾斜角度が−１０度のときは、マイクロミラーにより反射されたレーザビームは遮光板１０７上に到達し遮光されるため、基板１０８表面に照射されない。上記の構成によりレーザビームの基板１０８へ照射する場合（オン）と照射しない場合（オフ）を制御することができるため、基板１０８上に所望の照射パターンを形成することができる。
【００２９】
本実施の形態において、基板１０８は吸着ステージ１０９に吸着されている。さらに吸着ステージ１０９はＸ方向に動作する搬送ステージ１１０とＹ方向に動作する搬送ステージ１１１上に設置されている。これにより、ある露光領域の照射が終わったところで、搬送ステージ１１０または１１１を動作させ、新たな露光領域に対して所望の照射パターンでレーザ照射を行う。このサイクルを繰り返すことにより、基板全面にレーザ照射を行うことが可能になる。本実施の形態では、基板１０８を吸着ステージ１０９に固定したが、固定方法はこれに限定させず、単純な固定具により基板を上からステージに押さえつけて固定するなどその他の方法でも構わない。
【００３０】
本実施の形態に示した方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。本発明のレーザ照射装置は複数のレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤチップを安価に量産することができる。
【００３１】
（実施の形態２）
本実施の形態では、反射型回折光学素子によりレーザビームを複数に分割してＤＭＤに入射させレーザ照射する例について示す。
【００３２】
図３に本実施の形態のレーザ照射装置の模式図を示す。図３において、レーザ発振器３０１から射出したレーザビームは、エキスパンダ３０２に入射する。なお、図３中の破線矢印はレーザビームの進行方向を示している。エキスパンダ３０２は、例えば凸レンズを２枚配置することにより、レーザビームのビーム径を拡大する機能を有するものである。エキスパンダ３０２を通過したレーザビームは反射型の回折光学素子３０３に入射する。なお、ここでエキスパンダ３０２は、ビーム径を拡大することにより、回折光学素子３０３の切削間隔などの、設計上の制約を緩和するために使用するものである。したがって、レーザ発振器から射出されるレーザビームのビーム径が十分大きい場合にはエキスパンダ３０２は使用しなくともかまわない。また、回折光学素子３０３はレーザビームを分割し、複数のビームスポットを形成するために使用する。また、回折光学素子３０３は分割された複数のビームスポットそれぞれが等しいビームパラメータを持つように設計することが可能なため、例えばガウシアン状のエネルギー分布を持つレーザビームを使用したとしても、回折光学素子を使用することにより、等しいエネルギーを持つ複数のビームスポットを形成することができる。これにより複数のレーザビームによるそれぞれの露光時間を揃えることが出来るため、処理時間を最小にすることができる。なおここで用いる回折光学素子は、その面構造の回折現象によりレーザビームの挙動をコントロールするものである。回折光学素子の設計は、ＯＲＡ（Ｏｐｔｉｍａｌ  Ｒｏｔａｔｉｏｎ  Ａｎｇｌｅ）法などにより、位相分布を最適化することにより行うことができる。また、波動光学的解析を行うことのできる光学設計ソフトで回折光学素子を自動設計することも可能である。回折光学素子の形状としては、２値位相格子、あるいは、多値位相格子または連続位相格子などを適用することができる。
【００３３】
次に、回折光学素子３０３により分割されたレーザビームがＤＭＤ３０４にそれぞれ集光される。ＤＭＤを構成するマイクロミラーの数は、回折光学素子により分割されたレーザビームの数と等しいかそれ以上であることが好ましく、それぞれのレーザビームは異なるマイクロミラー面上に集光される。
【００３４】
次に、ＤＭＤ３０４で反射して、照射面方向に偏向されたレーザビームは、投影レンズ３０５に入射する（図３）。投影レンズ３０５はＤＭＤ３０４上に形成されたビームスポットを照射面である基板３０７に投影するために配置するものである。そのため、投影レンズ３０５は、ＤＭＤ３０４と基板３０７が互いに共役となる位置に配置されている。ここで、ＤＭＤ３０４を構成する複数のマイクロミラーは、デジタル的にその設置角度が制御される。例えば、基板上にレーザ照射を行う場合、マイクロミラーの傾斜角度を＋１０度とし、基板上にレーザ照射を行わない場合、マイクロミラーの傾斜角度を−１０度とする。ここで、マイクロミラーの傾斜角度が−１０度のときは、マイクロミラーにより反射されたレーザビームは遮光板３０６上に到達し遮光されるため、基板３０７表面に照射されない。上記の構成によりレーザビームの基板３０７表面へ照射する場合（オン）と照射しない場合（オフ）を制御することができるため、基板上に所望の照射パターンを形成することができる。本実施の形態では、回折光学素子３０３の像をＤＭＤ３０４上に形成したため、ＤＭＤ３０４と照射面と共役の関係としたが、回折光学素子の像は、必ずしもＤＭＤ上に形成しなくてもよく、回折光学素子の像と照射面を共役の関係として回折光学素子の像を照射面上に形成してもよい。
【００３５】
本実施の形態において、基板３０７は、吸着ステージ３０８に吸着されている。さらに吸着ステージ３０８はＸ方向に動作する搬送ステージ３０９とＹ方向に動作する搬送ステージ３１０上に設置されている。これにより、ある露光領域の照射が終わったところで、搬送ステージ３０９または３１０を動作させ、新たな露光領域に対して所望の照射パターンでレーザ照射を行う。このサイクルを繰り返すことにより、基板全面にレーザ照射を行うことが可能になる。本実施の形態では、基板を吸着ステージ３０８に固定したが、固定方法はこれに限定させず、単純な固定具により基板を上からステージに押さえつけて固定するなどその他の方法でも構わない。
【００３６】
本実施の形態に示した方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。本発明のレーザ照射装置は複数のレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤチップを安価に量産することができる。
【００３７】
（実施の形態３）
本実施の形態では、ＤＭＤにより２方向に反射されたレーザビームを照射面の異なる領域に転送し、スループットを向上させてレーザ照射する例について示す。
【００３８】
図４に本実施の形態のレーザ照射装置の斜視図を示す。レーザ発振器４０１から射出されたレーザビームは、ミラー４０２で偏向される。偏向されたレーザビームは回折光学素子４０３を通過する。回折光学素子４０３はレーザビームを分割し、複数のビームスポットを形成するために使用する。また、分割された複数のビームスポットそれぞれが等しいビームパラメータを持つように回折光学素子を設計することが可能なため、例えばガウシアン状のエネルギー分布を持つビームを使用したとしても、回折光学素子を使用することにより、等しいエネルギーを持つ複数のビームスポットを形成することができる。これにより複数のレーザビームの露光時間を揃えることが出来るため、処理時間を最小にすることができる。なおここで用いる回折光学素子は、その面構造の回折現象によりレーザビームの挙動をコントロールするものである。回折光学素子の設計は、ＯＲＡ（Ｏｐｔｉｍａｌ  Ｒｏｔａｔｉｏｎ  Ａｎｇｌｅ）法などにより、位相分布を最適化することにより行うことができる。また、波動光学的解析を行うことのできる光学設計ソフトで自動設計することも可能である。回折光学素子の形状としては、２値位相格子、あるいは、多値位相格子または連続位相格子などを適用することができる。
【００３９】
次に、回折光学素子４０３により分割されたレーザビームがＤＭＤ４０４にそれぞれ集光される。ＤＭＤ４０４を構成するマイクロミラーの数は、回折光学素子により分割されたレーザビームの数と等しいかそれ以上であることが好ましく、それぞれのレーザビームは異なるマイクロミラー面上に集光される。以上の構成により、ＤＭＤ４０４において、迷光等によるレーザビームの損失を防止し、レーザビームの利用効率を向上させることが可能である。
【００４０】
ＤＭＤ４０４を構成する複数のマイクロミラーは、反射面の角度をデジタル的に制御することができる。本実施の形態では、ＤＭＤを構成する複数のマイクロミラーの傾斜角度を＋１２度または−１２度とすることができるＤＭＤについて説明する。本実施の形態において、マイクロミラーの傾斜角度を＋１２度とした場合、ＤＭＤ４０４で反射されたレーザビームは投影レンズ４０５を通過する。なお、投影レンズ４０５は、ＤＭＤ４０４上の像を照射面に転送する機能を有しており、＋１２度の傾斜角度を有するマイクロミラー上に形成されたビームスポットを基板４０８上に投影してレーザ照射することができる。一方、マイクロミラーの傾斜角度を−１２度とした場合、ＤＭＤで反射されたレーザビームはミラー４０６により再度反射される。ミラー４０６により反射されたレーザビームは投影レンズ４０７を通過する。投影レンズ４０７は、ＤＭＤ上の像を照射面に転送する機能を有しており、−１２度の傾斜角度を有するマイクロミラー上に形成されたビームスポットを基板４０８上に投影してレーザ照射することができる。上記のように、ＤＭＤ４０４を用いて、基板上の所望の位置にレーザ照射することにより、固有のパターンを持つＩＤチップなどを形成することができる。
【００４１】
ここで、ＤＭＤ４０４に入射してから基板４０８へ照射されるまでのレーザビームの光路について図５を用いて説明する。図５は、ＤＭＤ４０４と基板４０８との間の断面の模式図である。なお、点線矢印で示す方向はレーザビームの進行方向である。図５（ａ）は、マイクロミラーの傾斜角度が＋１２度のとき、つまりＤＭＤ４０４、投影レンズ４０５を経て基板４０８へ照射されるまでのレーザビームの光路図である。なお、図５（ａ）では説明を簡単にするために、ＤＭＤ４０４の中心部である点５０８に照射されるレーザビームについて説明する。ＤＭＤ４０４で反射されたレーザビームは紙面垂直方向（Ｙ軸方向）に＋２４度の角度に偏向される。また、紙面内におけるレーザビームの入射角度をθとすると、レーザビームはＸ軸方向においてθの反射角度で偏向され、光路５０１を進行する。さらにレーザビームは投影レンズ４０５に入射する。投影レンズ４０５は、その中心を通る軸５０３が、ＤＭＤ４０４の中心位置を通過するように設置されている。また、投影レンズ４０５は、ＤＭＤ４０４と基板４０８とを互いに共役の関係とする位置に配置される。上記の構成により、基板４０８において、ＤＭＤ４０４の直下の点５０４にレーザビームが転送される。
【００４２】
図５（ｂ）は、マイクロミラーの傾斜角度が−１２度のとき、つまりＤＭＤ４０４、ミラー４０６、投影レンズ４０７を経て基板４０８へ照射されるまでのレーザビームの光路図である。なお、図５（ｂ）では説明を簡単にするために、ＤＭＤ４０４の中心部である点５０８に照射されるレーザビームについて説明する。ＤＭＤ４０４で反射されたレーザビームは紙面垂直方向（Ｙ軸方向）に−２４度の角度に偏向される。また、紙面内におけるレーザビームの入射角度をθとすると、レーザビームはＸ軸方向においてθの反射角度で偏向され、光路５０２を進行する。光路５０２の途中にはミラー４０６が設置されており、ミラー４０６により反射されたレーザビームは投影レンズ４０７に入射する。投影レンズ４０７は、ＤＭＤ４０４と基板４０８とを互いに共役の関係とする位置に配置される。ここで、ミラー４０６は、その反射面がレーザビームの照射面に対して垂直となるように設置する。これにより、光路５０１と光路５０２とを互いに等しい距離とすることができる。したがって、投影レンズ４０５と４０７とは、同一の焦点距離を有するレンズを使用することができる。また、図５（ａ）と図５（ｂ）の構成は互いに等しい投影倍率とすることができる。
【００４３】
また、図５（ｂ）の構成では、光路途中のミラー４０６によりレーザビームが偏向されるため、基板４０８上に照射されるレーザビームの位置を調整することが可能である。例えば、ミラー４０６で反射されたレーザビームを、レーザビームの進行方向と逆側に延長すると、ＤＭＤ４０４の位置を紙面水平方向に延長した直線と点５０５において交差する。ここで、ミラー４０６から点５０５までの線分と、光路５０２のうちの点５０８からミラー４０６までの線分とは、ミラー４０６を軸として線対称となっている。したがって、仮想的には、点５０５の位置にＤＭＤ４０４の中心部である点５０８があるとみなすことができる。ここで、ＤＭＤ４０４の中心部と点５０５までの距離をｄとすると、投影レンズの中心軸５０６を、ＤＭＤ４０４の中心部を通過する軸５０３から距離ｄ離れた位置に設置する。これにより、点５０５のほぼ直下の点５０７にレーザビームを転送することができる。以上の方法で図５（ａ）と図５（ｂ）の光学系を構成することにより、２つの領域にそれぞれ異なる照射パターンを同時に形成することができる。
【００４４】
照射パターンが形成される基板４０８は吸着ステージ４０９に吸着されている。さらに吸着ステージ４０９はＸ軸方向に動作する搬送ステージ４１０とＹ軸方向に動作する搬送ステージ４１１上に設置されている。これにより、ある露光領域の照射が終わったところで、搬送ステージ４１０または４１１を動作させ、新たな露光領域に対して所望の照射パターンでレーザ照射を行う。このサイクルを繰り返すことにより、基板全面にレーザ照射を行うことが可能になる。本実施の形態では、基板を吸着ステージ４０９に固定したが、固定方法はこれに限定させず、単純な固定具により基板を上からステージに押さえつけて固定するなどその他の方法でも構わない。
【００４５】
ここで、照射面に形成される照射パターンについて図６を例にして説明する。図６は３行×３列の描画パターンを形成する例である。パターンＡ（６０１、６０３、６０５、６０７）は、図５（ａ）の構成により形成される照射パターンである。また、パターンＢ（６０２、６０４、６０６、６０８）は、図５（ｂ）の構成により形成される照射パターンである。パターンＡおよびＢにおいて、斜線で示した領域はレーザビームが照射される領域であり、パターンＡとパターンＢは互いに反転した照射パターンとなっている。例えば、照射パターン６０２は照射パターン６０１の未照射領域に相当する部分にのみレーザ照射が行われるパターンとなっている。また、パターンＡの中心とパターンＢの中心は、Ｘ軸方向に距離ｄ離れた領域に形成されている。これにより、異なるパターンを持つ照射パターンを同時に形成することができる。したがって、図中Ｙ軸方向に基板を搬送しながらレーザ照射を行う場合、パターンＡとパターンＢを同時に形成しながらレーザ照射することができるため、スループットが向上する。
【００４６】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。なお、このような照射パターンを作る方法は、ランダムな照射パターンを形成することが必要となるＩＤチップの作製などに特に適している。そのため、本発明のレーザ照射装置をＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤチップを安価に量産することができる。
【実施例１】
【００４７】
本実施例では、絶縁基板上に不揮発性メモリ回路、変調回路、復調回路、論理回路などに用いるＴＦＴを作製する方法について図７を用いて説明する。なお、本実施例では半導体素子としてｎチャネル型の薄膜トランジスタ（以下ＴＦＴと記す）、ｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、本実施例で示す作製方法は一例であって、絶縁基板上での半導体素子の作製方法を限定するものではない。なお、本実施例で作製するＴＦＴは、メモリ部においてデータを記憶する際、トランジスタをビット線に接続するか否かにより”０”か”１”のバイナリ情報を決定するコンタクト書き込みと呼ばれる方法で記憶する。
【００４８】
まず、ガラス基板である絶縁基板３０００上に酸化シリコン膜、窒化シリコン膜等の絶縁膜、または、酸化窒化シリコン膜、窒化酸化シリコン膜などの絶縁膜から成る下地膜３００１、３００２を形成する。例えば、下地膜３００１として酸化窒化シリコン膜を１０ｎｍ以上２００ｎｍ以下、下地膜３００２として酸化窒化水素化シリコン膜を５０ｎｍ以上２００ｎｍ以下の厚さに順に積層形成する。
【００４９】
次に、下地膜３００２上に、非結晶構造を有する半導体膜を形成し、当該半導体膜をレーザ結晶化法や熱結晶化法によって結晶化し、結晶質半導体膜を形成する。次いで、結晶質半導体膜を加工して島状半導体層３００３、３００４、３００５を形成する。この島状半導体層３００３、３００４、３００５は、２５ｎｍ以上８０ｎｍ以下程度の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコン・ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００５０】
次いで、島状半導体層３００３、３００４、３００５を覆うゲート絶縁膜３００６を形成する。ゲート絶縁膜３００６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０ｎｍ以上８０ｎｍ以下程度としてシリコンを含む絶縁材料で形成する。
【００５１】
そして、ゲート絶縁膜３００６上に第１の導電層を形成する。続いて第１の導電層上に、第２の導電層を形成し、積層された第１の導電層と第２の導電層を一括でエッチングして、ＴＦＴのゲート電極３０１１、３０１２、３０１３を形成する。
【００５２】
本実施例では、第１の導電層をＴａＮで５０〜１００ｎｍの厚さに形成し、第２の導電層をＷで１００〜３００ｎｍの厚さに形成する。ただし、導電層の材料は特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。
【００５３】
次に論理回路部で用いるｐチャネル型ＴＦＴにｐ型を付与する元素のドーピングを行い、第１の不純物領域３０１６、３０１７を形成する。続いてメモリ部、論理回路部で用いるｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する元素のドーピングを行い、第２の不純物領域３０１８、３０１９を形成する。その後、サイドウォール３０２０、３０２１を形成して、メモリ部、論理回路部で用いるｎチャネル型ＴＦＴにｎ型を付与するドーピングを行い第３の不純物領域３０２２、３０２３を形成する。これらのドーピング方法はイオンドープ法もしくはイオン注入法で行えばよい。以上までの工程で島状半導体層３００３、３００４、３００５のそれぞれに不純物領域が形成される。
【００５４】
次に、島状半導体層３００３、３００４、３００５のそれぞれに添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。または、３％以上の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【００５５】
次いで、第１の層間絶縁膜３０２４を酸化窒化シリコン膜で形成する。第１の層間絶縁膜３０２４の膜厚は、ゲート絶縁膜と同程度の１０〜８０ｎｍとする。続いてアクリルなどの有機絶縁物材料から成る第２の層間絶縁膜３０２５を形成する。または、第２の層間絶縁膜３０２５として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料としては無機ＳｉＯ２やプラズマＣＶＤ法で作製したＳｉＯ２（ＰＣＶＤ‐ＳｉＯ２）、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ；塗布珪素酸化膜）等が用いられる。
【００５６】
続いて、第２の層間絶縁膜３０２５上の全面にレジストをスピンコート法で設け、ゲート絶縁膜３００６、第１の層間絶縁膜３０２４、第２の層間絶縁膜３０２５にコンタクトホール３０３１、３０３２を作製する（図７）。本実施例において、不揮発性メモリ回路のメモリ部以外の箇所のエッチング工程は第１の露光手段（たとえばミラープロジェクション露光、ステップ・アンド・リピート露光（ステッパー露光）、ステップ・アンド・スキャン露光など）によって行っている。上記の第１の露光手段によって、第２の層間絶縁膜３０２５上に設けたレジストを感光させ、パターンを形成し、そのレジストをマスクとしてエッチングをおこなう。この工程は、図８（Ａ）に示すように、まず第２の層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう。つぎに不揮発性メモリ回路のメモリ部以外の箇所を前述した第１の露光手段、すなわちミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光などによってレジストを露光して感光させ、パターンを形成している（図８（Ｂ））。このような露光手段は、同じパターンをいくつも露光する際には非常に有効である。
【００５７】
次に、実施の形態１〜３に示したレーザ照射装置を用いた第２の露光手段によってレジストを露光することで、不揮発性メモリ回路のメモリ部のコンタクトホールのパターン、またはメモリ部のコンタクトホールおよびチップの一部のコンタクトホールのパターンを形成する（図８（Ｃ））。図７において、メモリ部のコンタクトホール３０３３は第２の露光手段で形成する。
【００５８】
次に、現像等の処理（図８（Ｄ））をおこなったあと、層間膜のエッチングをおこない、第１の露光手段及び第２の露光手段によってパターンを形成したコンタクトホール３０３１、３０３２、３０３３を形成する（図８（Ｅ））。
【００５９】
そして、メモリ部において島状半導体層のソース領域、ドレイン領域とコンタクトをとる電極３０２６、３０２７を形成する。また、論理回路部においても同様に、電極３０２８、３０２９、３０３０を形成する。
【００６０】
以上の説明において、コンタクトホール形成工程において、第１の露光手段（ミラープロジェクション露光、ステップ・アンド・リピート露光、またはステップ・アンド・スキャン露光）と第２の露光手段（実施の形態１〜３に示したレーザ照射方法を用いた露光方法）とを組み合わせることで、同一基板上に複数のコンタクトホールを形成する工程を述べたが、上記方法はコンタクトホール形成工程に限らず、ソース配線又はドレイン配線の形成工程やドーピング工程などその他の工程で用いてもよい。また、必ずしも第１の露光手段と第２の露光手段とを組み合わせる必要はなく、全ての露光工程において第２の露光手段を用いてもよい。第２の露光手段を用いることで、レーザ照射パターンを高速で切り替えながら、所望の位置に高速にレーザ照射することが可能となり、半導体装置の作製時間を短縮し、かつ精度よく作製することができる。
【００６１】
また、以上においては、第１の露光手段の次に第２の露光手段を用いているが、まず第２の露光手段で、メモリ部を形成し、その後に第１の露光手段で他の回路部分を形成してもよい。
【００６２】
以上のようにして、記憶素子３０３４を有するメモリ部と、ＬＤＤ構造のｎチャネル型ＴＦＴ３０３５およびシングルドレイン構造のｐチャネル型ＴＦＴ３０３６を有する論理回路部と、を同一の基板上に形成することができる（図７参照）。
【００６３】
また、図９のフロー図に示すように、一度メモリ部以外領域を形成し、その後で不揮発性メモリ回路のメモリ部を形成してもよい。図９に示す工程は、まず、第２の層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう（図９（Ａ））。次に、第１の露光手段（ミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光など）でメモリ部以外の領域のパターンを形成するために、レジストの露光をおこなう。（図９（Ｂ））。次に、第１の露光手段で感光したレジストの現像、ベークなどをおこなう。（図９（Ｃ））。次に、エッチングを行いメモリ部以外の領域のパターンを形成する（図９（Ｄ））。次に、再度、層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう（図９（Ｅ））。次に、実施の形態１〜３に示した露光装置を用いた第２の露光手段にて、不揮発性メモリ回路のメモリ部のパターンを形成するため、レジストを露光する（図９（Ｆ））。次に、第２の露光手段で感光したレジストの現像、ベークをおこなう（図９（Ｇ））。最後に、エッチングをおこない不揮発性メモリ回路のメモリ部を形成する（図９（Ｈ））。このようにして、個々のチップごとに異なるデータの記憶が可能であり、且つ、スループットを落とさずに半導体装置の製造が可能になる。実施の形態１〜３に示したレーザ照射装置は、複雑または複数の照射ポイントを一度に精度良くレーザ照射できるため、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。よって、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例２】
【００６４】
本実施例では、メモリ部および論理回路部を形成し、フレキシブル基板へ転写するまでの作製方法について図１０、図１１を用いて説明する。なお、本実施例では半導体素子として、不揮発性メモリ素子、ｎチャネル型ＴＦＴ、およびｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。
【００６５】
まず、図１０に示すように、絶縁基板３０００上に剥離層４０００を形成する。剥離層４０００は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層４０００は、スパッタ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５００ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層４０００として用いる。続いて剥離層４０００上に下地膜３００１を形成し、その後、実施例１に示した作業工程と同様に、記憶素子３０３４を有するメモリ部、ｎチャネル型ＴＦＴ３０３５及びｐチャネル型ＴＦＴ３０３６を有する論理回路部を形成する。
【００６６】
次に、第２の層間絶縁膜３０２５上に第３の層間絶縁膜４００１を形成し、パッド４００２〜４００５を形成する。パッド４００２〜４００５としては、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌなどの金属、または、金属化合物を、１つまたは複数有する導電材料を用いることができる。
【００６７】
そしてパッド４００２〜４００５を覆うように、第３の層間絶縁膜４００１上に保護層４００６を形成する。保護層４００６は、後に剥離層４０００をエッチングにより除去する際に、パッド４００２〜４００５を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコーン系の樹脂を全面に塗布することで保護層４００６を形成することができる（図１０（Ａ））。
【００６８】
次に、剥離層４０００を分離するための溝４００７を形成する（図１０（Ｂ）参照）。溝４００７は、剥離層４０００が露出する程度であれば良い。溝４００７の形成は、エッチング、ダイシング、スクライビングなどの方法を用いることができる。
【００６９】
次に、剥離層４０００をエッチングにより除去する（図１１（Ａ）参照）。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝４００７から導入する。本実施の形態では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行う。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層４０００が選択的にエッチングされ、絶縁基板３０００を剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【００７０】
次に、剥離されたメモリ部および論理回路部を、接着剤４００８を用いて支持体４００９に貼り合わせる（図１１（Ｂ）参照）。接着剤４００８は、支持体４００９と下地膜３００１とを貼り合わせることができる材料を用いる。接着剤４００８は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【００７１】
支持体４００９として、フレキシブルな紙またはフレキシブルなプラスチックなどの有機材料を用いることができる。または支持体４００９として、フレキシブルな無機材料を用いていても良い。支持体４００９は集積回路において発生した熱を拡散させるために、２Ｗ／ｍＫ以上３０Ｗ／ｍＫ以下程度の高い熱伝導率を有するのが望ましい。
【００７２】
なおメモリ部および論理回路部の集積回路を絶縁基板３０００から剥離する方法は、本実施の形態で示したようにシリコンを主成分とする層のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離することができる。また例えば、剥離層をレーザー光の照射により破壊し、集積回路を基板から剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる。
【００７３】
また対象物の表面が曲面を有しており、それにより該曲面に貼り合わされたＩＤチップの支持体が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴのキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、支持体が曲がっても、それによってＴＦＴの特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１％以上３０％以下程度とすることで、支持体が曲がっても、それによってＴＦＴの特性に影響が出るのをより抑えることができる。
【００７４】
本実施例において、メモリ部は、実施の形態１〜３に示したレーザ照射装置を用いて作製している。よって、レーザ照射パターンを高速に切り替えることができ、ＲＯＭのようにランダムな照射パターンを形成する必要がある装置の作成工程において効率よくレーザ照射を行うことができる。そのため、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例３】
【００７５】
次に、マスクＲＯＭを用いた不揮発性メモリ回路の実施例を図１２に示す。図１２に示す不揮発性メモリ回路は本発明のレーザ照射装置を用いて作製され、ＴＦＴのドレイン端子のコンタクトホールを開口するかどうかで、記憶状態を表すものである。
【００７６】
以下、マスクＲＯＭを用いた不揮発性メモリ回路の動作について、図１２を用いて説明する。図１２の不揮発性メモリ回路は説明簡略化のため、４ビットのメモリ回路としているが、本発明の実施は、４ビットに限定されるものではない。図１２に示す不揮発性メモリ回路は列デコーダ７０１、行デコーダ７０２、アンプ７１５、ｎチャネル型ＴＦＴ７０３〜７０６、ビット線（データ線）７０９、７１０、ワード線７０７、７０８、電源線７１３、列スイッチ７１１、７１２、出力配線７１７、負荷抵抗７１４、出力端子７１６、電源１、電源２によって構成されている。負荷抵抗７１４の代わりに定電流源を用いても良い。
【００７７】
電源１はハイ電位を設定する電位であり、電源２はロウ電位を設定する電位である。ただしＴＦＴ７０３〜７０６をｐチャネル型ＴＦＴとする場合においては、電源１はロウ電位を設定し、電源２はハイ電位を設定する。以下の説明ではＴＦＴ７０３〜７０６はｎチャネル型ＴＦＴとし、電源１は＋３Ｖ、電源２は０Ｖを供給する構成とするが適宜変えてもよい。また、メモリセル７１８〜７２１は、ＴＦＴ７０３〜７０６によって構成される。
【００７８】
以下、読み出しをおこなう場合について説明をおこなう。メモリセル７１８のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０７をアクティブ状態とする。それによってＴＦＴ７０３、７０４はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１１をオンさせる。それによってビット線（データ線）７０９、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０３がオンしているので、電流は電源１から、負荷抵抗７１４、出力配線７１７、列スイッチ７１１、ビット線７０９、ＴＦＴ７０３、電源線７１３を介して電源２へ流れる。これによってメモリセル７１８の出力はロウになる。
【００７９】
メモリセル７１９のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０７をアクティブとする。それによってＴＦＴ７０３、７０４はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１２をオンさせる。それによってビット線（データ線）７１０、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０３がオンしているが、ＴＦＴ７０４のドレイン端子はどこにも接続されていないため、電流は流れない。電源１の電位が負荷抵抗７１４、出力配線７１７、列スイッチ７１２、ビット線７１０に供給されるが、電流が流れないのでメモリセル７１９の出力はハイになる。
【００８０】
メモリセル７２０のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０８をアクティブとする。それによってＴＦＴ７０５、７０６はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１１をオンさせる。それによってビット線７０９、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０５がオンしているが、ＴＦＴ７０５のドレイン端子はどこにも接続されていないため、電流は流れない。電源１の電位が負荷抵抗７１４、出力配線７１７、列スイッチ７１１、ビット線７０９に供給されるが、電流が流れないのでメモリセル７２０の出力はハイになる。
【００８１】
メモリセル７２１のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０８をアクティブとする。それによってＴＦＴ７０５、７０６はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１２をオンさせる。それによってビット線７１０、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０６がオンしているので、電流は電源１から、負荷抵抗７１４、出力配線７１７、列スイッチ７１２、ビット線７１０、ＴＦＴ７０６、電源線７１３を介して電源２へ流れる。これによってメモリセル７２１の出力はロウになる。このようにして、メモリに記憶されたデータを出力端子７１６に読み出すことができる。
【実施例４】
【００８２】
本実施例では本発明を用いて形成した不揮発性メモリ回路に外付けのアンテナをつけた例について図１３、図１４を用いて説明する。
【００８３】
図１３（Ａ）は不揮発性メモリ回路の周りを一面のアンテナで覆ったものである。基板１０００上にアンテナ１００１を構成し、本発明を用いて形成した不揮発性メモリ回路１００２を接続する。図面では不揮発性メモリ回路１００２の周りをアンテナ１００１で覆う構成になっているが、基板全面をアンテナ１００１で覆い、その上に電極を構成した不揮発性メモリ回路１００２を貼り付けるような構造を取っても良い。
【００８４】
図１３（Ｂ）は細いアンテナを不揮発性メモリ回路の周りを回るように配置したものである。基板１００３上にアンテナ１００４を構成し、本発明を用いて形成した不揮発性メモリ回路１００５を接続する。なお、アンテナの配線の配置は一例であってこれに限定するものではない。
【００８５】
図１３（Ｃ）は高周波数のアンテナである。基板１００６上にアンテナ１００７を構成し、本発明を用いて形成した不揮発性メモリ回路１００８を接続する。
【００８６】
図１３（Ｄ）は１８０度無指向性（どの方向からでも同じく受信可能）なアンテナである。基板１００９上にアンテナ１０１０を構成し、本発明を用いて形成した不揮発性メモリ回路１０１１を接続する。
【００８７】
図１３（Ｅ）は棒状に長く伸ばしたアンテナである。基板１０１２上にアンテナ１０１３を構成し、本発明を用いて形成した不揮発性メモリ回路１０１４を接続する。
【００８８】
本発明を用いて形成した不揮発性メモリ回路とこれらのアンテナへの接続は公知の方法で行うことができる。例えばアンテナと不揮発性メモリ回路をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した不揮発性メモリ回路の一面を電極にしてアンテナに貼り付けるという方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【００８９】
アンテナに必要な長さは受信に用いる周波数によって適正な長さが異なる。一般には波長の整数分の１の長さにすると良いとされる。例えば周波数が２．４５ＧＨｚの場合は約６０ｍｍ（１／２波長）または、約３０ｍｍ（１／４波長）とすれば良い。
【００９０】
また、本発明の不揮発性メモリ回路上に基板を取りつけ、さらにその上にアンテナを構成してもよい。図１４（Ａ）〜（Ｃ）にその一例として不揮発性メモリ回路上に基板１１００を取りつけ、らせん状のアンテナ１１０１を配置したものの上面図および断面図を示す。図１４（Ｂ）、（Ｃ）は、図１４（Ａ）に示した上面図をそれぞれ鎖線Ａ−Ｂ、鎖線Ｃ−Ｄで切断した断面図を示す。
【００９１】
なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない。本発明はあらゆる形状のアンテナについて実施することが可能である。
【実施例５】
【００９２】
本実施例では、図１５〜１７を参照して、ＴＦＴを含む薄膜集積回路装置の具体的な作製方法について説明する。ここでは、簡単のため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを用いたＣＰＵ（論理回路部）とメモリ部の断面構造を示すことによって、その作製方法について説明する。
【００９３】
まず、基板６０上に、剥離層６１を形成する（図１５（Ａ））。ここでは、ガラス基板（例えば、コーニング社製１７３７基板）上に、５０ｎｍの膜厚のａ−Ｓｉ膜（非晶質シリコン膜）を減圧ＣＶＤ法により形成した。なお、基板６０としては、ガラス基板の他にも、石英基板、アルミナなど絶縁物質で形成される基板、シリコンウエハ基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。
【００９４】
また、剥離層６１としては、非晶質シリコンの他に、多結晶シリコン、単結晶シリコン、ＳＡＳ（セミアモルファスシリコン（微結晶シリコン、マイクロクリスタルシリコンともいう。））等、シリコンを主成分とする膜を用いることが望ましいが、これらに限定されるものではない。剥離層６１は、減圧ＣＶＤ法の他にも、プラズマＣＶＤ法、スパッタ法等によって形成しても良い。また、リンなどの不純物をドープした膜を用いてもよい。また、剥離層６１の膜厚は、５０ｎｍ以上６０ｎｍ以下程度とするのが望ましい。ＳＡＳに関しては、３０ｎｍ以上５０ｎｍ以下程度の膜厚としてもよい。
【００９５】
次に、剥離層６１上に、保護膜５５（下地膜、下地絶縁膜と呼ぶこともある。）を形成する（図１５（Ａ））。ここでは、保護膜５５を剥離層６１側から順に、膜厚１００ｎｍのＳｉＯＮ（窒素を含む酸化珪素）膜、膜厚５０ｎｍのＳｉＮＯ（酸素を含む窒化珪素）膜、膜厚１００ｎｍのＳｉＯＮ膜の３層構造としたが、材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５μｍ以上３μｍ以下程度のシロキサン等の耐熱性樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、窒化珪素膜（ＳｉＮ、Ｓｉ３Ｎ４等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、酸化珪素膜を用いてもよい。また、それぞれの膜厚は、０．０５μｍ以上３μｍ以下程度とするのが望ましく、その範囲から自由に選択することができる。
【００９６】
ここで、酸化珪素膜は、ＳｉＨ４とＯ２の混合ガス、ＴＥＯＳ（テトラエトキシシラン）とＯ２の混合ガス等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、例えば、ＳｉＨ４とＮＨ３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、ＳｉＯＮ膜又はＳｉＮＯ膜は、例えば、ＳｉＨ４とＮ２Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【００９７】
なお、剥離層６１及び島状半導体膜５７として、ａ−Ｓｉ等の珪素を主成分とする材料を用いる場合には、それらに接する保護膜５５としては、密着性確保の点から、ＳｉＯｘＮｙ（ｘ＞ｙ＞０）を用いてもよい。
【００９８】
次に、保護膜５５上に、薄膜集積回路装置のＣＰＵ（論理回路部）やメモリ部を構成する薄膜トランジスタ（ＴＦＴ）を形成する。なお、ＴＦＴ以外にも、有機ＴＦＴ、薄膜ダイオード等の薄膜能動素子を形成することもできる。
【００９９】
ＴＦＴの作製方法として、まず、保護膜５５上に、島状半導体膜５７を形成する（図１５（Ｂ））。島状半導体膜５７は、非晶質半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。
【０１００】
ここでは、７０ｎｍの膜厚の非晶質珪素膜を形成し、さらにその表面を、ニッケルを含む溶液で処理した。さらに、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を形成した後、レーザ結晶化を行って結晶性を改善した。また、半導体膜の成膜方法としては、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法などを用いてもよい。半導体膜の結晶化方法としては、レーザ結晶化法、熱結晶化法、他の触媒（Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等）を用いた熱結晶化、あるいはそれらを交互に複数回行ってもよい。
【０１０１】
また、非晶質半導体膜の結晶化処理としては、連続発振のレーザを用いてもよい。結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい（この場合の結晶化をＣＷＬＣという）。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶又はＧｄＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて、ビームスポットの形状が矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度で、レーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０２】
また、パルス発振のレーザを用いる場合、通常、数十Ｈｚ〜数百Ｈｚの周波数帯を用いるが、それよりも著しく高い１０ＭＨｚ以上の発振周波数を有するパルス発振レーザを用いてもよい（この場合の結晶化をＭＨｚＬＣという）。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われているため、上記高周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。よって、従来のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【０１０３】
なお、保護膜５５の一部に耐熱性有機樹脂であるシロキサンを用いた場合には、上記結晶化の際に、半導体膜中から熱が漏れることを防止することができ、効率よく結晶化を行うことができる。
【０１０４】
上記の方法によって結晶性半導体膜を得る。なお、結晶の成長方向は、ソース領域、チャネル形成領域、ドレイン領域方向においてそろっていることが望ましい。また、結晶層の厚さは、２０〜２００ｎｍ（好ましくは４０〜１７０ｎｍ、さらに好ましくは、５０〜１５０ｎｍ）となるようにするのがよい。その後、半導体膜上に酸化膜を介して、金属触媒をゲッタリングするための非晶質珪素膜を成膜し、５００〜７５０℃の熱処理によってゲッタリング処理を行う。さらに、ＴＦＴ素子のしきい値電圧を制御するために、結晶性半導体膜に対し、１０１３／ｃｍ２程度のドーズ量のホウ素イオンを注入する。その後、レジストをマスクとしてエッチングを行うことにより、島状半導体膜５７を形成する。
【０１０５】
なお、結晶性半導体膜を形成するにあたっては、ジシラン（Ｓｉ２Ｈ６）とフッ化ゲルマニウム（ＧｅＦ４）を原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成しても良い。ガス流量比は、Ｓｉ２Ｈ６／ＧｅＦ４＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いることができるが、これに限定されるものではない。
【０１０６】
なお、ＴＦＴ内の特にチャネル領域には、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下の水素又はハロゲンが添加されているのがよい。ＳＡＳに関しては、１×１０１９ｃｍ−３以上２×１０２１ｃｍ−３以下とするのが望ましい。いずれにしても、ＩＣチップに用いられる単結晶に含まれる水素又はハロゲンの含有量よりも多く含有させておくことが望ましい。これにより、ＴＦＴ部に局部クラックが生じても、水素又はハロゲンによってターミネート（終端）されうる。
【０１０７】
次に、島状半導体膜５７上にゲート絶縁膜５８を形成する（図１５（Ｂ））。ゲート絶縁膜５８はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのがよい。
【０１０８】
次に、ゲート電極５６を形成する（図１５（Ｃ））。ここでは、ＳｉとＷ（タングステン）をスパッタ法により積層形成した後に、レジスト６２をマスクとしてエッチングを行うことにより、ゲート電極５６を形成した。勿論、ゲート電極５６の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で、ゲート電極を形成しても良い。
【０１０９】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、ＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる）のパターン形成工程が加わるが、エッチング時におけるマスクの膜減りがレジストを用いたときよりも少ないため、所望の幅のゲート電極を形成することができる。また、レジスト６２を用いずに、液滴吐出法を用いて選択的にゲート電極５６を形成しても良い。
【０１１０】
導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極５６とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【０１１１】
なお、ゲート電極５６をエッチング形成する際のエッチングガスとしては、ＣＦ４、Ｃｌ２、Ｏ２の混合ガスやＣｌ２ガスを用いたが、これに限定されるものではない。
【０１１２】
次に、ｐチャネル型ＴＦＴ７０、７２となる部分をレジスト６３で覆い、ゲート電極をマスクとして、ｎチャネル型ＴＦＴ６９、７１の島状半導体膜中に、ｎ型を付与する不純物元素６４（例えば、Ｐ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程、図１５（Ｄ））。第１のドーピング工程の条件は、ドーズ量：１×１０１３／ｃｍ２以上６×１０１３／ｃｍ２以下、加速電圧：５０ｋＶ以上７０ｋＶ以下としたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５８を介してドープがなされ、一対の低濃度不純物領域６５が形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴ領域をレジストで覆わずに、全面に行っても良い。
【０１１３】
次に、レジスト６３をアッシング等により除去した後、ｎチャネル型ＴＦＴ領域を覆うレジスト６６を新たに形成し、ゲート電極をマスクとして、ｐチャネル型ＴＦＴ７０、７２の島状半導体膜中に、ｐ型を付与する不純物元素６７（例えば、Ｂ（ホウ素））を高濃度にドープする（第２のドーピング工程、図１５（Ｅ））。第２のドーピング工程の条件は、ドーズ量：１×１０１６／ｃｍ２以上３×１０１６／ｃｍ２以下、加速電圧：２０ｋＶ以上４０ｋＶ以下として行う。この第２のドーピング工程によって、ゲート絶縁膜５８を介してｐ型を付与する不純物元素６７がドープされ、一対のｐ型の高濃度不純物領域６８が形成される。
【０１１４】
次に、レジスト６６をアッシング等により除去した後、基板表面に、絶縁膜７５を形成した（図１６（Ａ））。ここでは、膜厚１００ｎｍのＳｉＯ２膜をプラズマＣＶＤ法によって形成した。その後、エッチバック法により、絶縁膜７５、ゲート絶縁膜５８をエッチング除去し、サイドウォール（側壁）７６を自己整合的（セルフアライン）に形成した（図１６（Ｂ））。エッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
【０１１５】
なお、サイドウォール７６の形成方法は上記に限定されるものではない。例えば、図１７に示した方法を用いることができる。図１７（Ａ）は、絶縁膜７５を二層又はそれ以上の積層構造とした例を示している。絶縁膜７５としては、例えば、膜厚１００ｎｍのＳｉＯＮ（酸窒化珪素）膜と、膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ、低温酸化膜）の２層構造とした。ここでは、ＳｉＯＮ膜は、プラズマＣＶＤ法で形成し、ＬＴＯ膜としては、ＳｉＯ２膜を減圧ＣＶＤ法で形成した。その後、エッチバックを行うことにより、Ｌ字状と円弧状からなるサイドウォール７６が形成される。
【０１１６】
また、図１７（Ｂ）は、エッチバック時に、ゲート絶縁膜５８を残すようにエッチングを行った例を示している。この場合の絶縁膜７５は、単層構造でも積層構造でも良い。
【０１１７】
上記サイドウォールは、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール７６の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものである。上述したサイドウォールのいずれの形成方法においても、形成したい低濃度不純物領域又はオフセット領域の幅によって、エッチバックの条件を適宜変更すればよい。
【０１１８】
次に、ｐチャネル型ＴＦＴ領域を覆うレジスト７７を新たに形成し、ゲート電極５６及びサイドウォール７６をマスクとして、ｎ型を付与する不純物元素７８（例えば、Ｐ（リン）又はＡｓ（砒素））を高濃度にドープする（第３のドーピング工程、図１６（Ｃ））。第３のドーピング工程の条件は、ドーズ量：１×１０１３／ｃｍ２以上５×１０１５／ｃｍ２以下、加速電圧：６０ｋＶ以上１００ｋＶ以下として行う。この第３のドーピング工程によってｎ型を付与する不純物元素７８のドープがなされ、一対のｎ型の高濃度不純物領域７９が形成される。
【０１１９】
なお、レジスト７７をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行えばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行うことにより、結晶性半導体膜の欠陥を改善することができる。これは、例えば、結晶性シリコン中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。さらに、この後、ＴＦＴを保護するキャップ絶縁膜として、膜厚６００ｎｍのＳｉＯＮ膜を形成する。なお、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。この場合、ＳｉＮｘとＳｉＮｘ上に形成されたＳｉＯＮ膜は連続成膜することができる。このように、ＴＦＴ上には、基板側からＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮの順に３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。また、これらの絶縁膜は、ＴＦＴを保護する機能をも有しているため、できるだけ形成しておくのが望ましい。
【０１２０】
次に、ＴＦＴ上に、層間膜５３を形成する（図１６（Ｄ））。層間膜５３としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、層間膜５３として無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、層間膜５３を形成しても良い。
【０１２１】
さらに、層間膜５３上に、保護膜５４を形成しても良い。保護膜５４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂を用いてもよい。
【０１２２】
なお、層間膜５３又は保護膜５４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、これらの膜の膜剥がれや割れが生じるのを防ぐために、層間膜５３又は保護膜５４中にフィラーを混入させておいても良い。
【０１２３】
次に、層間膜５３上に、レジストを形成した後、エッチングによりコンタクトホールを形成し、ＴＦＴ同士を接続する配線５１及び外部アンテナと接続するための接続配線２１を形成する（図１６（Ｄ））。上記の工程において、メモリ部７４におけるコンタクトホールは、実施の形態１〜３に示したレーザ照射装置を用いた第２の露光手段によって、形成する。また、コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。また、配線５１と接続配線２１は同一材料を用いて同時に形成しても良いし、別々に形成しても良い。ここでは、ＴＦＴと接続される配線５１は、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮの順に形成した５層構造とし、スパッタ法によって形成した後、エッチングして形成する。
【０１２４】
なお、Ａｌ層において、Ｓｉを混入させることにより、配線形成時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層を挟むことにより、耐ヒロック性がさらに向上する。なお、配線形成時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極５６に用いられる材料を採用しても良い。
【０１２５】
なお、本実施例では、ＣＰＵ７３、メモリ部７４等を構成するＴＦＴ領域とアンテナと接続する端子部８０のみを同一基板上に形成する場合について示したが、ＴＦＴ領域とアンテナとを同一基板上に形成する場合にも、本実施例を適用できる。この場合には、層間膜５３又は保護膜５４上にアンテナを形成し、さらに、別の保護膜で覆うと良い。アンテナの導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、配線とアンテナで材料が異なっていても良い。なお、配線及びアンテナは、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。
【０１２６】
また、アンテナの形成方法としては、スパッタ法によって全面成膜した後、レジストマスクを用いてエッチングして形成してもよいし、液滴吐出法によってノズルを用いて選択的に形成しても良い。なお、ここでいう液滴吐出法には、インクジェット法のみならず、オフセット印刷法やスクリーン印刷等も含まれる。配線とアンテナは、同時に形成しても良いし、一方を先に形成した後に、他方が乗り上げるように形成しても良い。
【０１２７】
以上の工程を経て、ＴＦＴからなる薄膜集積回路装置が完成する。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。なお、ＴＦＴのような薄膜能動素子（アクティブエレメント）の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料、配線材料が主として設けられているが、該領域は、薄膜集積回路装置全体の５０％以上、好ましくは７０％以上９５％以下程度の割合を占めていることが望ましい。これにより、ＩＤチップを曲げやすくし、ＩＤラベル等の完成品の取り扱いが容易となる。この場合、ＴＦＴ部を含むアクティブエレメントの島状半導体領域（アイランド）は、薄膜集積回路装置全体の１％以上３０％以下、好ましくは、５％以上１５％以下程度の割合を占めているのがよい。
【０１２８】
また、図１６（Ｄ）に示すように、薄膜集積回路装置におけるＴＦＴの半導体層から下部の保護膜までの距離（ｔｕｎｄｅｒ）と、半導体層から上部の層間膜（保護膜が形成されている場合には該保護膜）までの距離（ｔｏｖｅｒ）が、等しく又はほぼ等しくなるように、上下の保護膜又は層間膜の厚さを調整するのが望ましい。このようにして、半導体層を薄膜集積回路装置の中央に配置することで、半導体層への応力を緩和することができ、クラックの発生を防止することができる。
【０１２９】
本実施例において、メモリ部は、実施の形態１〜３に示したレーザ照射装置を用いて作製している。よって、レーザ照射パターンを高速に切り替えることができ、ＲＯＭのようにランダムな照射パターンを形成する必要がある装置の作成工程において効率よくレーザ照射を行うことができる。そのため、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例６】
【０１３０】
本発明を利用して作製した半導体装置を、ＩＣカード、ＩＣタグ、ＲＦＩＤタグ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類に用いることができる。本実施例では、ＩＣカード、ＩＤタグおよびＩＤチップなどの例について図１８を用いて説明する。
【０１３１】
図１８（Ａ）はＩＣカードであり、個人の識別用のほかに内蔵されたメモリ回路が書き換え可能であることを利用して現金を使わずに代金の決済が可能なクレジットカード、あるいは電子マネーといったような使い方もできる。ＩＣカード１６００の中に本発明を用いたメモリ回路１６０１を組み込んでいる。
【０１３２】
図１８（Ｂ）はＩＤタグであり、個人の識別用のほかに、小型化可能であることから特定の場所での入場管理などに用いることができる。ＩＤタグ１６１０の中に本発明を用いたメモリ回路１６１１を組み込んでいる。
【０１３３】
図１８（Ｃ）はスーパーマーケットなどの小売店で商品を扱う際の商品管理を行うためのＩＤチップ１６２２を商品１６２０に貼付した例である。本発明はＩＤチップ１６２２内のメモリ回路に適用される。このようにＩＤチップ１６２２を商品１６２０に貼付することにより、在庫管理が容易になるだけではなく、万引きなどの被害を防ぐことも可能である。図面ではＩＤチップ１６２２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６２１を用いているが、ＩＤチップ１６２２を接着剤によって直接商品１６２０に貼付するような構造を取っていてもよい。また、商品１６２０に貼付する構造上、ＩＤチップ１６２２は、実施例２で挙げたフレキシブル基板を用いて作製すると好ましい。
【０１３４】
図１８（Ｄ）は商品製造時に識別用のＩＤチップを組み込んだ例である。図面では例としてディスプレイの筐体１６３０にＩＤチップ１６３１を組み込まれている。本発明はＩＤチップ１６３１内のメモリ回路に適用される。このような構造を取ることにより製造メーカーにおいて、商品の識別、または流通管理などを容易に行うことができる。なお、図面ではディスプレイの筐体を例として取り上げているが、本発明はこれに限定されることはなく、さまざまな電子機器、物品に対して適用することが可能である。
【０１３５】
図１８（Ｅ）は物品搬送用の荷札である。図面では荷札１６４０内にＩＤチップ１６４１が組み込まれている。本発明はＩＤチップ１６４１内のメモリ回路に適用される。このような構造を取ることにより搬送先の選別や商品の流通管理などを容易に行うことができる。なお、図面では、紐で物品に荷札をくくりつけるような構造を取っているが、本発明はこれに限定されることはなく、シール材のようなものを用いて物品に直接荷札を貼付するような構造を取ってもよい。
【０１３６】
図１８（Ｆ）は本１６５０にＩＤチップ１６５２が組み込まれたものである。本発明はＩＤチップ１６５２内のメモリ回路に適用される。このような構造を取ることにより書店における流通管理や図書館などでの貸し出し処理などを容易に行うことができる。なお、図面ではＩＤチップ１６５２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６５１を用いているが、ＩＤチップ１６５２を接着剤によって直接本１６５０に貼付するような構造を取る、または本１６５０の表紙にＩＤチップ１６５２を埋め込む構造を取っていてもよい。
【０１３７】
図１８（Ｇ）は紙幣１６６０にＩＤチップ１６６１が組み込まれたものである。本発明はＩＤチップ１６６１内のメモリ回路に適用される。このような構造を取ることにより偽札の流通を阻止することが容易に行える。なお、紙幣の性質上ＩＤチップ１６６１が剥がれ落ちるのを防ぐために紙幣１６６０に埋め込むような構造を取るとより好ましい。本発明は紙幣に限らず、有価証券、パスポートなど紙を材質にしたものに適用可能である。
【０１３８】
図１８（Ｈ）は靴１６７０にＩＤチップ１６７２が組み込まれたものである。本発明はＩＤチップ１６７２内のメモリ回路に適用される。このような構造を取ることにより製造メーカーの識別、または商品の流通管理などを容易に行うことができる。図面ではＩＤチップ１６７２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６７１を用いているが、ＩＤチップ１６７２を接着剤を用いて直接貼付するような構造を取る、または靴１６７０に埋め込む構造を取っていてもよい。本発明は靴に限らず、バッグ、衣類など身に付けるものに適用可能である。
【０１３９】
次にセキュリティ確保のため、例えば、盗難防止又は偽造防止を目的として、多様な物品へＩＤチップを実装する場合を説明する。
【０１４０】
盗難防止を目的としてＩＤチップを使用する例として、バッグにＩＤチップを実装する場合を説明する。本発明はＩＤチップ２２０２内のメモリ回路に適応される。図１９に示すように、バッグ２２０１にＩＤチップ２２０２を実装する。例えば、バッグ２２０１の底又は側面の一部等にＩＤチップ２２０２を実装することができる。ＩＤチップ２２０２は非常に薄型で小さいため、バッグ２２０１のデザイン性を低下させずに実装することができる。加えてＩＤチップ２２０２は透光性を有するため、ＩＤチップ２２０２が実装されているか否かの判断が困難である。そのため、盗難者によってＩＤチップ２２０２が取り外される可能性が低い。
【０１４１】
このようなＩＤチップ２２０２を実装したバッグ２２０１が盗難された場合、例えばＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）を用いてバッグ２２０１の現在位置に関する情報を得ることができる。なおＧＰＳとは、ＧＰＳ用の衛星から信号が送られた時間と、それが受け取られた時間との時間差を求め、これをもとに測位するシステムである。
【０１４２】
また盗難された物品以外に、バッグ２２０１を忘れた場合や落とした場合などにも、ＧＰＳを用いて現在位置に関する情報を得ることができる。
【０１４３】
またバッグ２２０１以外にも、自動車、自転車等の乗物、時計やアクセサリーにＩＤチップを実装することができる。
【０１４４】
次に偽造防止を目的としてＩＤチップを使用する例として、パスポートや免許証等にＩＤチップを実装する場合を説明する。
【０１４５】
図２０（Ａ）に、ＩＤチップを実装したパスポート２３０１を示す。図２０（Ａ）ではＩＤチップ２３０２がパスポート２３０１の表紙に実装されているが、その他のページに実装してもよい。また、ＩＤチップ２３０２は透光性を有するため表面に実装してもよい。またＩＤチップ２３０２を表紙等の材料で挟み込むようにし、表紙の内部に実装することも可能である。
【０１４６】
図２０（Ｂ）には、ＩＤチップを実装した免許証２３０３を示す。図２０（Ｂ）では、ＩＤチップ２３０４が免許証２３０３の内部に実装されている。またＩＤチップ２３０４は透光性を有するため、免許証２３０３の印刷面上に設けても構わない。例えば、ＩＤチップ２３０４は免許証２３０３の印字面上に実装し、その上下に熱硬化性を有する樹脂膜を１組ずつ配置して挟み込み、熱でフィルムを圧着することによって、ＩＤチップ２３０４を実装した免許証２３０３を覆うことができる。またＩＤチップ２３０４を免許証２３０３の材料で挟み込むようにし、内部に実装することも可能である。
【０１４７】
以上のような物品にＩＤチップを実装することにより、偽造を防止することができる。加えて非常に薄型で小さいＩＤチップを用いるため、パスポートや免許証等のデザイン性を損ねることがない。さらにＩＤチップは透光性を有するため、表面に実装しても構わない。
【０１４８】
またＩＤチップを実装することにより、パスポートや免許証等の管理を簡便に行うことができる。さらにパスポートや免許証等に直接情報を記入することなく、ＩＤチップに保存することができるため、プライバシーを守ることができる。
【０１４９】
次に、安全管理を行うため、食料品等の商品へＩＤチップを実装する場合を図２１を用いて説明する。
【０１５０】
図２１は、ＩＤチップ２４０３を実装したラベル２４０２と、当該ラベル２４０２が貼られた肉のパック２４０１を示す。ＩＤチップ２４０３はラベル２４０２の表面に実装していてもよいし、ラベル２４０２内部に実装してもよい。また野菜等の生鮮食品の場合、生鮮食品を覆うラップにＩＤチップを実装してもよい。
【０１５１】
ＩＤチップ２４０３には、商品の生産地、生産者、加工年月日、賞味期限等の商品に関する基本事項を記録することができる。このような基本事項は、書き換える必要がないためＭＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。更には商品を用いた調理例等の応用事項をＩＤチップ２４０３に記録することができる。このような応用事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。
【０１５２】
また食料品の安全管理を行うためには、加工前の動植物の状態を知り得ることが重要である。そのため、動植物内にＩＤチップを埋め込み、リーダ装置によって動植物に関する情報を取得するとよい。動植物に関する情報とは、飼育地、飼料、飼育者、伝染病の感染の有無等である。
【０１５３】
またＩＤチップに、商品の値段が記録されていれば、従来のバーコードを用いる方式よりも、簡便、短時間に商品の精算を行うことが可能となる。すなわち、ＩＤチップが実装された複数の商品を一挙に精算することができる。但し、このように複数のＩＤチップを一度に読み取る場合、アンチコリジョン機能をリーダ装置に搭載する必要がある。
【０１５４】
さらにＩＤチップの通信距離によっては、レジスターと商品との距離が遠くても、商品の精算を可能とすることができる。またＩＤチップは万引きの防止を目的とした利用も可能である。
【０１５５】
さらにＩＤチップは、バーコード、磁気テープ等のその他の情報媒体と併用することもできる。例えば、ＩＤチップには書き換え不要な基本事項を記録し、バーコードには更新すべき情報、例えば値引き価格や特価情報を記録するとよい。バーコードはＩＤチップと異なり、情報の修正を簡便に行うことができるからである。
【０１５６】
このようにＩＤチップを商品に実装することにより、消費者へ提供できる情報を増大させることができる。
【０１５７】
次に図２２を用いて、物流管理を行うため、ビール瓶等の商品へＩＤチップを実装する場合を説明する。例えば、図２２（Ａ）に示すように、ラベル２５０１を用いてビール瓶にＩＤチップ２５０２を実装することができる。
【０１５８】
ＩＤチップ２５０２には、ビールの製造日、製造場所、使用材料等の基本事項を記録する。このような基本事項は、書き換える必要がないためマスクＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。加えてＩＤチップには、各ビール瓶の配送先、配送日時等の個別事項を記録する。例えば、図２２（Ｂ）に示すように、ビール瓶２５０３が、各々ベルトコンベア２５０６により流れ、ライタ装置２５０５を通過するときに、ラベル２５０４に内蔵されたＩＤチップ２５０７に各配送先、配送日時を記録することができる。このような個別事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。
【０１５９】
また配達先から購入された商品情報がネットワークを通じて物流管理センターへ送信されると、この商品情報に基づき、ライタ装置又は当該ライタ装置を制御するパーソナルコンピュータ等が配送先や配送日時を算出し、ＩＤチップへ記録するようなシステムを構築するとよい。
【０１６０】
また一般的にビール瓶の配達はケース毎に行われるため、ケース毎、又は複数のケース毎にＩＤチップを実装し、個別事項を記録することもできる。
【０１６１】
このような複数の配達先が記録されうる飲料品は、ＩＤチップを実装することにより、手作業で行う入力にかかる時間を削減でき、それに起因した入力ミスを低減することができる。加えて物流管理の分野において最もコストのかかる人件費用を削減することができる。従って、ＩＤチップを実装したことにより、ミスの少ない、低コストな物流管理を行うことができる。
【０１６２】
さらに配達先において、ビールに合う食料品や、ビールを使った料理法等の応用事項を記録してもよい。その結果、食料品等の宣伝を兼ねることができ、消費者の購買意欲を高めることができる。このような応用事項は、ＥＥＰＲＯＭ等の書き換え、消去可能なメモリを用いて記録するとよい。このようにＩＤチップを実装することにより、消費者へ提供できる情報を増大させることができるため、消費者は安心して商品を購入することができる。
【０１６３】
製造管理を行うため、ＩＤチップを実装した製造品と、当該ＩＤチップの情報に基づき制御される製造装置（製造ロボット）について説明する。
【０１６４】
オリジナル商品を生産する場合、生産ラインでは商品にＩＤチップを実装し、ＩＤチップに記録されたオリジナル情報に基づくように商品を生産することができる。例えば、ドアの塗装色を自由に選択する自動車の生産ラインにおいては、自動車の一部にＩＤチップを実装し、当該ＩＤチップからの情報に基づき、塗装装置を制御することができる。
【０１６５】
上記のように、自動車の一部にＩＤチップを実装する結果、事前に生産ラインに投入される自動車の順序や同色を有する数を調整する必要がない。強いては、自動車の順序や数に合わせるように塗装装置を制御するプログラムを設定しなくてすむ。すなわち製造装置は、自動車に実装されたＩＤチップの情報に基づき、個別に動作することができる。
【０１６６】
このようにＩＤチップは様々な場所で使用することができる。そしてＩＤチップに記録された情報により、製造に関する固有情報を得ることができ、当該情報に基づき製造装置を制御することができる。
【０１６７】
次に、本発明に係るＩＤチップを用いたＩＣカードを、電子マネーとして利用する形態について説明する。図２３に、ＩＣカード２６０１を用いて、決済をおこなっている様子を示す。ＩＣカード２６０１は、本発明に係るＩＤチップ２６０２を有している。ＩＣカード２６０１の利用の際には、レジスター２６０３、リーダ／ライタ２６０４を用いる。ＩＤチップ２６０２には、ＩＣカード２６０１に入金されている金額の情報が保持されており、リーダ／ライタ２６０４は該金額の情報を非接触で読み取り、レジスター２６０３に送信することができる。レジスター２６０３では、ＩＣカード２６０１に入金されている金額が、決済する金額以上であることを確認し、決済を行なう。そしてリーダ／ライタ２６０４に決済後の残額の情報を送信する。リーダ／ライタ２６０４は残額の情報を、ＩＣカード２６０１のＩＤチップ２６０２に書き込むことができる。
【０１６８】
なおリーダ／ライタ２６０４に、暗証番号などを入力することができるキー２６０５を付加し、第三者によってＩＣカード２６０１を用いた決済が無断で行なわれるのを制限できるようにしても良い。
【０１６９】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１７０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品の個体認識用のチップとして適用することが可能である。
【産業上の利用可能性】
【０１７１】
本発明は、複数のレーザビームを被照射体に同時に照射して任意のパターンを描画できるレーザ照射装置及びレーザ照射方法である。この発明は、上記したようにＲＯＭの製作工程で用いることができるのみでなく、半導体プロセスにおける露光工程に適用することができる。また、レーザビームを被照射体に照射して所望の処理をする（例えば、文字の刻印など）ものに適用することができる。
【図面の簡単な説明】
【０１７２】
【図１】レーザ照射装置の構成を示す図
【図２】レーザ照射パターンを示す図
【図３】レーザ照射装置の構成を示す図
【図４】レーザ照射装置の構成を示す図
【図５】レーザ照射装置の構成を示す図
【図６】レーザ照射パターンを示す図
【図７】半導体装置の断面を示す図
【図８】半導体装置の製造方法のフローを示す図
【図９】半導体装置の製造方法のフローを示す図
【図１０】半導体装置の製造工程を示す図
【図１１】半導体装置の製造工程を示す図
【図１２】不揮発性メモリ回路の構成を示す図
【図１３】アンテナの実施例を示す図
【図１４】アンテナの実施例を示す図
【図１５】半導体装置の製造工程を示す図
【図１６】半導体装置の製造工程を示す図
【図１７】半導体装置の製造工程を示す図
【図１８】本発明により作製した半導体装置の応用例を示す図。
【図１９】本発明により作製した半導体装置を用いたバッグを示す図。
【図２０】本発明により作製した半導体装置を用いた証明書を示す図。
【図２１】本発明により作製した半導体装置を用いた食料品管理を示す図。
【図２２】本発明により作製した半導体装置を用いた物流管理を示す図。
【図２３】本発明により作製した半導体装置を用いたＩＣカード決済を示す図。
【符号の説明】
【０１７３】
１０１    レーザ発振器
１０２    ミラー
１０３    エキスパンダ
１０４    回折光学素子
１０５    ＤＭＤ
１０６    投影レンズ
１０７    遮光板
１０８    基板
１０９    吸着ステージ
１１０    搬送ステージ
１１１    搬送ステージ
【図１】
2007258691.tif 000003
【図２】
2007258691.tif 000004
【図３】
2007258691.tif 000005
【図４】
2007258691.tif 000006
【図５】
2007258691.tif 000007
【図６】
2007258691.tif 000008
【図７】
2007258691.tif 000009
【図８】
2007258691.tif 000010
【図９】
2007258691.tif 000011
【図１０】
2007258691.tif 000012
【図１１】
2007258691.tif 000013
【図１２】
2007258691.tif 000014
【図１３】
2007258691.tif 000015
【図１４】
2007258691.tif 000016
【図１５】
2007258691.tif 000017
【図１６】
2007258691.tif 000018
【図１７】
2007258691.tif 000019
【図１８】
2007258691.tif 000020
【図１９】
2007258691.tif 000021
【図２０】
2007258691.tif 000022
【図２１】
2007258691.tif 000023
【図２２】
2007258691.tif 000024
【図２３】
2007258691.tif 000025