(57)【要約】【課題】  多元系の酸化物薄膜を作製する場合に、面内方向に組成分布が生じ難い酸化物半導体薄膜、及びその製造方法を提供する。【解決手段】  組成又は構成元素が互いに異なる複数の酸化物層による積層構造からなる半導体薄膜において、前記酸化物層の一部又は全部がアモルファスである。前記酸化物層の厚さが０．０５〜１０ｎｍである。前記酸化物層の一部又は全部が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｓｂ、Ｇｅ、又はＡｓのいずれかの元素を含有する。前記組成の異なる複数種以上の酸化物層の積層構造は、１積層単位が繰り返し成膜された複数の積層単位としてもよい。【選択図】      図１
2007073704.tif 000002
【特許請求の範囲】
【請求項１】
組成又は構成元素が互いに異なる複数の酸化物層による積層構造からなる半導体薄膜において、前記酸化物の一部又は全部がアモルファスであることを特徴とする半導体薄膜。
【請求項２】
前記酸化物層の厚さが０．０５〜１０ｎｍであることを特徴とする請求項１に記載の半導体薄膜。
【請求項３】
前記酸化物層の一部又は全部が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｓｂ、Ｇｅ、又はＡｓのいずれかの元素を含有することを特徴とする請求項１又は２に記載の半導体薄膜。
【請求項４】
前記積層構造は、１積層単位が繰り返し成膜された複数の積層単位とされていることを特徴とする請求項１〜３のいずれかに記載の半導体薄膜。
【請求項５】
請求項１〜４に記載の前記積層構造は、交互成膜により形成されることを特徴とする半導体薄膜の作製方法。
【請求項６】
前記交互成膜において、複数種以上の成膜原料を用いることを特徴とする請求項５に記載の半導体薄膜の作製方法。
【請求項７】
前記交互成膜は、スパッタ法により行われることを特徴とする請求項５又は６に記載の半導体薄膜の作製方法。
【請求項８】
請求項１〜４のいずれかに記載の半導体薄膜における前記酸化物層がチャネル層であることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、光デバイス、マイクロデバイスなどに広く利用される、半導体薄膜、特に、アモルファス酸化物を用いた半導体薄膜に関する。
【背景技術】
【０００２】
Ｉｎ、Ｚｎを含むアモルファス酸化物材料をデバイスの電極として用いたり（下記特許文献１）、薄膜トランジスタのチャネル層に適用する試みが行われている（下記非特許文献１）。
【０００３】
そして、このような多元系の酸化物薄膜の作製は、複数の元素を含むターゲットを用いて、パルスレーザ堆積法やスパッタリング法により行われる。例えば、樹脂基板上に低温で形成されるという利点を持っている。
【特許文献１】特開２０００−４４２３６号公報
【非特許文献１】K.Nomura et.al, Nature, Vol.432 (2004-11)（英），p. 488-492
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、多元系の酸化物を大面積に成膜する場合、得られる薄膜が面内で組成分布を生じてしまう場合がある。
【０００５】
勿論、薄膜の用途にもよるが、このような組成分布に起因して、所望の特性が得られないことは、避けたい課題である。特に上記酸化物をトランジスタなどの半導体材料として使用する場合には、なるべく面内の組成分布は少なくすることが好ましい。
【０００６】
そこで、本発明は、多元系の酸化物薄膜を作製する場合に、面内方向に組成分布が生じ難い酸化物半導体薄膜、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の半導体薄膜は、組成又は構成元素が互いに異なる複数の酸化物層による積層構造からなる半導体薄膜において、前記酸化物層の一部又は全部がアモルファスであることを特徴とする。
【発明の効果】
【０００８】
本発明は、多元系の酸化物を用いて半導体薄膜を作製する場合に、組成又は構成元素が互いに異なる複数の酸化物層による積層構造からなる半導体薄膜において、前記酸化物層の一部又は全部をアモルファスとするものである。そしてこのような構成とすることにより、各層における面内方向の組成分布を少なくすることができる。酸化物層の少なくとも一部をアモルファスとすることにより表面平坦性を向上させることができる。また面内方向の組成分布を少なくすることで、層中の欠陥を抑制し、移動度を向上させることができる。
【０００９】
さらに各層毎に組成の制御を行うことで、半導体膜の電気特性等を最適に制御することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて、本発明における実施形態のアモルファス酸化物を用いた半導体薄膜の作製について説明する。
【００１１】
半導体薄膜について作製方法に準じて説明する。
【００１２】
図１は、本発明における実施形態の半導体薄膜及びその作製方法の一例を示す模式図である。
【００１３】
図１のａ）〜ｃ）の順に追って説明する。以下の工程ａ）〜ｃ）は、図１のａ）〜ｃ）に対応する。
【００１４】
ａ）基板の準備
基板１を準備する。
【００１５】
本発明における基板の構成としては、基板のみからなるもの、基板の上に１層以上の膜を形成したものなどが挙げられるが、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。ただし実デバイスに本発明を適用する場合には、基板の上に電極などの膜を形成したものを使用する。
【００１６】
基板の材質としては、金属、半導体、ガラス、セラミックス、有機材料などの任意のものが挙げられるが、酸化物薄膜の形成などに不都合がなければ、基板の材質は特に制限されるものではない。また上記の基板の材質は単一のものでも、複数以上の材質を組み合わせたものでも、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。ただし、ガラスやプラスチックなどのような透光性の材質の基板を用いると、液晶表示デバイスなどのように透光性が求められるデバイスにも適用可能となる。
【００１７】
基板の結晶性としては、シリコンを始めとする単結晶や多結晶のものや、石英ガラスを始めとするアモルファスのもの、あるいはそれらを組み合わせたものなどが挙げられるが、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。
【００１８】
基板の形状としては平滑な板状のものが一般的であるが、それに限らず、曲面を有するもの、表面にある程度の凹凸や段差を有するもの、あるいはそれらを組み合わせたものなどが挙げられる。さらに酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。
【００１９】
ｂ）酸化物薄膜の形成工程Ｉ（積層単位、すなわち積層の１周期分の成膜）
基板１上に、組成の異なる酸化物層である、ａ層２、ｂ層３、ｃ層４の各層を順番に成膜することにより、上記の３層から構成される積層単位５を１つ形成する。
【００２０】
なお、本実施態様においては、積層単位に含まれる層を３個とする例について説明しているが、発明の積層単位に含まれる層数は複数以上であれば任意のもので良く、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。
【００２１】
本発明の酸化物薄膜の積層単位を構成する各酸化物層の含有元素の種類としては、酸化物を形成するものであれば任意のものでよく、酸化物薄膜の形成などに不都合がなければ、含有元素の種類は特に制限されるものではない。また、上記の各酸化物層の（Ｏ以外の）含有元素の種類は単一のものでも、複数以上のものを組み合わせたものでも、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。
【００２２】
なお、本発明でいうところの酸化物とは、広い意味でＯを含有する物質ということであり、炭酸化物、水酸化物なども含んでもかまわない。さらに本発明でいうところの組成又は構成元素の互いに異なる酸化物とは、含有元素の種類が異なる場合のみならず、含有元素の種類は同じであるが含有比が異なる場合も含むことも意味している。
【００２３】
また、本発明の酸化物薄膜の積層単位を構成する各酸化物層の含有元素の種類としては、その一部ないし全部が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｓｂ、Ｇｅ、又はＡｓのいずれかの元素であることがより好ましい場合がある。
【００２４】
本発明では、酸化物薄膜の積層単位を構成する各酸化物層の結晶性について、全ての酸化物層がアモルファスであるもの、あるいは各酸化物層の一部がアモルファスであるものが、薄膜表面の平坦性などの点で採用される。
【００２５】
なお、複数の酸化物層とは、例えば、第１（例Ｉｎ）、第２（例Ｇａ）、第３（例Ｚｎ）の元素を含む酸化物の場合には、いくつかのパターンが考えられる。パターン（１）として１層目がＩｎ酸化物、２層目がＧａ酸化物、３層目がＺｎ酸化物、またはパターン（２）として１層目がＩｎ酸化物、２層目がＺｎとＧａの酸化物、などのパターンが実施される。
【００２６】
また、本発明の酸化物薄膜は、半導体であるためＡＴＯ（Ａｌ酸化物とＴｉ酸化物の積層）などのアモルファス絶縁積層体とは差異があり、アモルファスを含むことから、超格子構造体とも差異がある。
【００２７】
なお、酸化物薄膜としては、代表的にはＩｎ−Ｇａ−Ｚｎを含み構成されるものが挙げられるが、本発明には、他にＳｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるものにも適用される。
【００２８】
更に、酸化物薄膜の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ１−ｘＭ４ｘ（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、ＧｅあるいはＺｒから選ばれる。）に置換することもできる。
【００２９】
また、酸化物薄膜の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ１−ｙＭ３ｙ（０＜ｙ＜１、Ｍ３は、Ｌｕ、またはＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ、あるいはＹから選ばれる。）に置換することもできる。また、酸化物薄膜の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ１−ｚＭ２ｚ（０＜ｚ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇあるいはＣａから選ばれる。）に置換することもできる。
【００３０】
具体的に本発明に適用できる酸化物材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要はない。なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にするのがよい。
【００３１】
また、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない（すなわちハローパターンが観測される）ことで確認できる。なお、本発明は、上記した材料を薄膜トランジスタのチャネル層に用いる場合に、当該チャネル層が結晶状態、又は微結晶状態の構成材料を含むことを除外するものではない。
【００３２】
本発明の酸化物薄膜の積層単位を構成する各酸化物層の厚さとしては、酸化物薄膜の形成などに不都合がなければ、任意のものが挙げられるが、より好ましくは上記酸化物層の厚さが０．０５〜１０ｎｍのものが挙げられる。
【００３３】
本発明の酸化物薄膜の成膜方法としては、交互成膜が、積層単位の形成の容易性などでより好ましい場合があるが、酸化物薄膜の形成などに不都合がなければ、その他のものでもかまわない。
【００３４】
なお、本発明のいうところの交互成膜とは、広い意味での成膜条件（例えば成膜原料の種類のみならず、成膜時のチャンバ内のガス雰囲気、電磁界の印加や光照射の有無なども含む）を変更しての成膜を互いに繰り返すということである。ただし、このうち成膜原料の種類を変更することが最も一般的である場合が多い。
【００３５】
本発明の酸化物薄膜の成膜手法としては、スパッタ法、抵抗加熱蒸着法、電子ビーム蒸着法、レーザーアブレーション法など及びそれらから派生したものなどの任意のものが挙げられる。さらに酸化物薄膜の形成などに不都合がなければ、成膜手法は特に制限されるものではない。また、上記の成膜手法は単一のものでも、複数以上の手法を組み合わせたものでも、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。ただし、成膜の大面積化のためには、レーザーアブレーション法は好ましくない場合もある。それに対して、成膜の大面積化のためにはスパッタ法あるいはそれから派生した方法が好ましい場合がある。
【００３６】
本発明の酸化物薄膜の成膜温度としては、室温や加熱した温度などの任意のものが挙げられるが、酸化物薄膜の形成などに不都合がなければ、成膜温度は特に制限されるものではない。ただし、プラスチックなどの熱に弱い材質を含む基板を用いた場合には室温近傍での成膜が好ましい場合がある。
【００３７】
ｃ）酸化物薄膜の形成工程II（積層単位の繰り返し成膜）
基板１上に、ｂ）で前記した積層順を有する組成の異なる積層単位５を繰り返し成膜することにより、酸化物薄膜６を形成する。
【００３８】
本発明の酸化物薄膜の積層単位の繰り返し成膜の回数としては、１以上であれば任意のもので良く、酸化物薄膜の形成などに不都合がなければ、特に限定されるものではない。
【００３９】
以上説明してきたように作製された本発明の酸化物薄膜は、様々な手法（例えば、Ｘ線回折、ＭＩＳＦＥＴ素子化後の特性評価など）で評価することが可能である。
【００４０】
以上、本発明の実施形態における半導体薄膜について、以下のような作用効果がある。
【００４１】
１）単結晶基板を用いてエピタキシャル成長を行わせることが必須要件ではないので、エピタキシャル成長用基板以外の基板やアモルファス基板を使用することが可能である。
【００４２】
２）高温アニールが必須要件ではなく、室温成膜も可能であるので、耐熱性の低い基板を使用することが可能である。
【００４３】
３）積層された構造を採っており、薄膜トランジスタのチャネル層に適用した場合、ソース・ドレイン電極は各積層面内とほぼ平行な方向に配置されるので、チャネル部での移動度をより向上させることが可能である。なお、移動度は、半導体薄膜自体としても評価することができる。
【００４４】
４）各積層の厚さが小さいのでグレインの成長を抑制できるので、グレインの存在に起因する表面凹凸を抑制することが可能であり、表面平坦性を向上させることが可能である。
【００４５】
５）交互成膜によって作製できるので、組成の制御を容易に行うことが可能である。
【００４６】
６）スパッタ法など大面積で成膜可能な手段でも作製できるので、実デバイスへの適用範囲を大きくすることができる。
【実施例】
【００４７】
以下実施例を挙げて、本発明のアモルファス酸化物を用いた半導体薄膜の作製について説明する。
【００４８】
（実施例１）
（酸化物薄膜の作製）
ａ）基板の準備
基板１としてガラス基板（コーニング社製1737）を準備する。
【００４９】
ｂ）酸化物薄膜の形成工程Ｉ（積層単位、すなわち積層の１周期分の成膜）
基板１上に、組成の異なる酸化物層である、Ｉｎの酸化物層を〜０．５ｎｍ、Ｇａの酸化物層を〜０．５ｎｍ、Ｚｎの酸化物層を〜２ｎｍの各層を順番に成膜することにより、上記の３層から構成される積層単位５を１つ形成する。
【００５０】
なお、成膜には、スパッタ法を用いた交互成膜を行った。ここでスパッタターゲットとして、Ｉｎの酸化物の焼結体、Ｇａの酸化物の焼結体、及びＺｎの酸化物の焼結体を用い、室温にて行った。
【００５１】
ｃ）酸化物薄膜の形成工程II（積層単位の繰り返し成膜）
ｂ）で前記した積層順を有する組成の異なる積層単位５を繰り返し成膜することにより、酸化物薄膜６を形成した。
【００５２】
なお、酸化物薄膜の厚さが〜３０ｎｍになった時点で成膜を終了させた。
次に薄膜のすれすれ入射のＸ線回折（薄膜法、入射角０．５度）を行ったところ、ハローパターンの他にＺｎＯの半値幅の大きなピークがわずかに検出されたことから、この酸化物薄膜にはアモルファスの他にＺｎＯの微結晶を含んでいた。
【００５３】
（ＭＩＳＦＥＴ素子の作製）
薄膜トランジスタであるトップゲート型ＭＩＳＦＥＴ素子を作製した。
【００５４】
図２は、本発明の実施例で作製したトップゲート型ＭＩＳＦＥＴ素子構造を示す模式図である。
【００５５】
まず，ガラス基板７上に上記の酸化物薄膜の作製法により、チャネル層８として用いる厚さ〜３０ｎｍのアモルファス酸化物膜を形成した。さらにその上に、パルスレーザー堆積法によりＡｕ膜を〜３０ｎｍ積層し、フォトリゾグラフィ法とリフトオフ法により、ドレイン端子９及びソース端子１０を形成した。
【００５６】
最後にゲート絶縁膜１１として用いるＹ２Ｏ３膜を電子ビーム蒸着法により成膜する（厚み：〜１１０ｎｍ、比誘電率：〜１５、リーク電流密度：０．５ＭＶ／ｃｍ印加時に１０−３Ａ／ｃｍ２）。そしてその上に金を成膜し、フォトリソグラフィ法とリフトオフ法により、ゲート端子１２を形成した。
【００５７】
（ＭＩＳＦＥＴ素子の特性評価）
図３は、本発明の実施例で作製したトップゲート型ＭＩＳＦＥＴ素子の室温下で測定した電流−電圧特性を示す図である。
【００５８】
ドレイン電圧ＶＤＳの増加に伴い、ドレイン電流ＩＤＳが増加したことからチャネルがｎ型半導体であることが分かる。このことは、自然超格子を形成するＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体がｎ型であるという事実と矛盾しない。ＩＤＳはＶＤＳ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、ＶＤＳ＝４Ｖ印加時におけるゲート電圧ＶＧの閾値は約−０．３Ｖであった。また、ＶＧＳ＝７Ｖ時には、ＩＤＳ＝４．５×１０−５Ａの電流が流れた。これはゲートバイアスにより半導体薄膜内にキャリアを誘起できたことに対応する。
【００５９】
トランジスタのオン・オフ比は、１０4超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において〜６．８ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。
【００６０】
（実施例２）
（酸化物薄膜の作製）
ａ）基板の準備
基板１としてガラス基板（コーニング社製1737）を準備する。
【００６１】
ｂ）酸化物薄膜の形成工程Ｉ（積層単位、すなわち積層の１周期分の成膜）
基板１上に、組成の異なる酸化物層である、Ｉｎの酸化物層を〜０．５ｎｍ、ＧａＺｎ５の酸化物層を〜２．５ｎｍの各層を順番に成膜することにより、上記の２層から構成される積層単位５を１つ形成する。
【００６２】
なお、成膜には、スパッタ法を用いた交互成膜を行った。ここでスパッタターゲットとして、Ｉｎの酸化物の焼結体及びＧａＺｎ５の酸化物の焼結体を用い、室温にて行った。
【００６３】
ｃ）酸化物薄膜の形成工程II（積層単位の繰り返し成膜）
ｂ）で前記した積層順を有する組成の異なる積層単位５を繰り返し成膜することにより、酸化物薄膜６を形成した。
【００６４】
なお、酸化物薄膜の厚さが〜３０ｎｍになった時点で成膜を終了させた。
【００６５】
次に薄膜のすれすれ入射のＸ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは認められず、ハローパターンのみが検出されたことから、この酸化物薄膜はアモルファスであった。
【００６６】
さらに、実施例１と同様な方法でＭＯＳＦＥＴを作製して評価したところ、実施例１と同様な結果が得られた。
【図面の簡単な説明】
【００６７】
【図１】本発明における実施形態の半導体薄膜及びその作製方法の一例を示す模式図
【図２】本発明の実施例で作製したトップゲート型ＭＩＳＦＥＴ素子構造を示す模式図
【図３】本発明の実施例で作製したトップゲート型ＭＩＳＦＥＴ素子の室温下で測定した電流−電圧特性を示す図
【符号の説明】
【００６８】
１…基板
２…ａ層
３…ｂ層
４…ｃ層
５…積層単位
６…酸化物薄膜
７…ガラス基板
８…チャネル層
９…ドレイン端子
１０…ソース端子
１１…ゲート絶縁膜
１２…ゲート端子
【図１】
2007073704.tif 000003
【図２】
2007073704.tif 000004
【図３】
2007073704.tif 000005