(57)【要約】【課題】複数のＬＳＩチップを搭載するマルチチップパッケージＬＳＩのテストにおいて、すべてのＬＳＩチップに専用のテスト回路を設けることなく、複数のＬＳＩチップのスキャンテストの同時実行を可能にする。【解決手段】複数のＬＳＩチップ２２０、２６０の各入出力セルが外部端子にそれぞれ接続されるマルチチップパッケージＬＳＩ２００において、少なくとも１つのＬＳＩチップ２２０には、スキャンパスの入力および出力を含む複数のパスを切り替えて入出力セルに接続し、かつ入出力セルの複数の状態を制御するマルチチップパッケージＬＳＩ用テスト回路４２０を備える。これにより、ＬＳＩチップ２２０、２６０を接続する入出力セルが信号のやりとりを行わないように制御し、スキャンテストの同時実行を可能なようにスキャンパスと入出力セルの接続を切り替える。【選択図】  図３
2007114163.tif 000002
【特許請求の範囲】
【請求項１】
各入出力セルがマルチチップパッケージＬＳＩの外部端子にそれぞれ接続される複数のＬＳＩチップと、マルチチップパッケージＬＳＩの外部端子にそれぞれ接続される入出力セルにスキャンパスの入力および出力を含む複数のパスを切り替えて接続するテスト手段を備えた１つ以上のＬＳＩチップとを搭載したマルチチップパッケージＬＳＩ。
【請求項２】
前記テスト手段は入出力セルの複数の状態を制御する請求項１記載のマルチチップパッケージＬＳＩ。
【請求項３】
前記テスト手段は、複数の入出力セルからの入力パスを切り替えてスキャンパスの入力に接続するセレクタと、複数のスキャンパスからの出力を切り替えて入出力セルの出力パスに接続するセレクタとを備える請求項１記載のマルチチップパッケージＬＳＩ。
【請求項４】
前記テスト手段は、前記セレクタの切り替えを制御するフリップフロップと、前記入出力セルの入力を制御するフリップフロップと、前記入出力セルの出力を制御するフリップフロップとを備える請求項３記載のマルチチップパッケージＬＳＩ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数のＬＳＩチップを搭載したマルチチップパッケージＬＳＩのテスト技術に関する。
【背景技術】
【０００２】
近年、電子機器の多機能化が進み、複数のプロセッサや機能モジュールを相互接続して構成したシステムが常用されるようになってきている。このようなシステムを実装する方式として、プロセッサや機能モジュール等の複数のＬＳＩチップを１つのパッケージに搭載するマルチチップパッケージＬＳＩがコンパクトな実装として注目されている。このようなマルチチップパッケージＬＳＩにおいては、搭載されたＬＳＩチップのテストの実施方法が技術的な課題となっている。
【０００３】
図１は従来のマルチチップパッケージＬＳＩの構成を示す図である。マルチチップパッケージＬＳＩ１００内にＬＳＩチップ１１０とＬＳＩチップ１６０が実装されている。ＬＳＩチップ１１０はスキャンパス１３０、１３１、１３２を含む機能ロジック１２０と、入出力の状態を制御可能な入出力セル１１１、１１２、１１３、１１４、１１５、１１６が含まれる。ＬＳＩチップ１６０はスキャンパス１８０、１８１、１８２を含む機能ロジック１７０と、入出力の状態を制御可能な入出力セル１６１、１６２、１６３、１６４、１６５、１６６が含まれる。
【０００４】
ＬＳＩチップ１１０、１６０の入出力セル１１１、１１５、１１６、１６１、１６２、１６３は、マルチチップパッケージＬＳＩ１００の端子１０１、１０４、１０５、１０６、１０８、１０９に接続される。また、ＬＳＩチップ１１０、１６０の間を接続する入出力セル１１２、１１３、１１４、１６４、１６５、１６６は、それぞれマルチチップパッケージＬＳＩ１００の内部で接続され、かつマルチチップパッケージＬＳＩ１００の外部端子１０２、１０３、１０７にも接続される。
【０００５】
図１に示したマルチチップパッケージＬＳＩの構成では、スキャンテスト時に入力として使用しているＬＳＩチップ１１０の入出力セル１１２と、スキャンテスト時に入力として使用しているＬＳＩチップ１６０の入出力セル１６６は、マルチチップパッケージＬＳＩ１００の外部端子１０３を共有している。スキャンテスト時に入力として使用しているＬＳＩチップ１１０の入出力セル１１３と、スキャンテスト時に出力として使用しているＬＳＩチップ１６０の入出力セル１６５は、マルチチップパッケージＬＳＩ１００の外部端子１０２を共有している。スキャンテスト時に出力として使用しているＬＳＩチップ１１０の入出力セル１１４と、スキャンテスト時に出力として使用しているＬＳＩチップ１６０の入出力セル１６４は、マルチチップパッケージＬＳＩ１００の外部端子１０７を共有している。
【０００６】
共有している端子では複数ＬＳＩチップに対して別々の信号を入力したり、出力をモニタしたりできないため、一般的なテスト方法として、ＬＳＩチップ１１０、１６０間の接続テスト以外は、個々のＬＳＩチップをアイソレーションしてテストを行う。例えば、ＬＳＩチップ１１０のテストを行う際は、ＬＳＩチップ１６０の全入出力セルをハイインピーダンス状態にし、ＬＳＩチップ１１０をマルチチップパッケージＬＳＩ１００の外部端子にアイソレーションした状態にする。半導体１６０のテストを行う際も同様である。この方法では、マルチチップパッケージＬＳＩを組み立てた後の縮退故障等の検出を目的として行うスキャンテストも個々のＬＳＩチップごとに行うことになる。
【０００７】
しかし、この方法ではテスト時間は各ＬＳＩチップのスキャンテスト時間を加算した値となり、効率が悪いという問題がある。また、通常スキャンテストには長大なパターンメモリが必要とされ、上記方法でスキャンテストを行うにはメモリ容量が大きい高価なテスタ装置が必要になるという問題がある。これらの問題に対して、マルチチップパッケージＬＳＩ内の複数のＬＳＩチップのスキャンテストを同時に実施する技術が、従来特許文献１および特許文献２に開示されている。
【０００８】
特許文献１に開示された方法は、マルチチップパッケージＬＳＩ内の複数のＬＳＩチップすべてに専用のテスト回路を設けることにより、マルチチップパッケージＬＳＩ内の複数のＬＳＩチップのすべての入出力セルの状態を個別に制御し、マルチチップパッケージＬＳＩのスキャンテストの同時実行を可能にする手法である。特許文献２に開示された方法は、マルチチップパッケージＬＳＩの外部端子を共有する複数のＬＳＩチップのスキャンパスをマルチチップパッケージＬＳＩ内で接続し、また外部端子を共有しない複数のＬＳＩチップのスキャンパスを外部端子間で接続し、マルチチップパッケージＬＳＩのスキャンテストの同時実行を可能にする手法である。
【特許文献１】特開２００４−８５３６６号公報
【特許文献２】特開２００４−１５０８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
マルチチップパッケージＬＳＩ内部の複数のＬＳＩチップを同時にスキャンテストする場合は、マルチチップパッケージＬＳＩ内部で接続される各ＬＳＩチップの入出力セルにおける信号のやりとりが問題となる。従来の技術においては、ＬＳＩチップのスキャンテストを最も簡単に行うように、各ＬＳＩチップ単体でのスキャンテストパターンを用い、テスト対象以外のＬＳＩチップの入出力セルはハイインピーダンス状態に設定し、テスト対象のＬＳＩチップをアイソレーションした形でテストを行っていた。
【００１０】
しかし上述したように、この方法ではテスト時間は各ＬＳＩチップのスキャンテスト時間を加算した値となり、効率が悪いという問題がある。また、通常スキャンテストには長大なパターンメモリが必要とされるため、メモリ容量が大きい高価なテスタ装置が必要となる場合があるという問題がある。
【００１１】
特許文献１の方法においては、マルチチップパッケージＬＳＩ内のＬＳＩチップのすべてに専用のテスト回路を搭載しておかなくてはならず、あらかじめマルチチップパッケージＬＳＩ化することがＬＳＩチップの開発段階で予定されている場合は専用のテスト回路を実装することは可能であるが、ＬＳＩチップ開発後や開発終盤時期にマルチチップパッケージＬＳＩ化が決定した場合には、専用テスト回路をマルチチップパッケージＬＳＩ内のすべてのＬＳＩチップに実装することは不可能であるという問題がある。
【００１２】
特許文献２の方法においては、マルチチップパッケージＬＳＩ組み立て後に複数ＬＳＩチップのスキャンパスをマルチチップパッケージＬＳＩの外部端子で接続するが、この手法ではスキャンパス専用の入出力セルを各ＬＳＩチップに用意しておかないと、ＬＳＩチップからパッケージ外部、あるいはパッケージ外部からＬＳＩチップまでの配線遅延により、通常パスの信号伝達タイミングに弊害を与える可能性が大きい。
【００１３】
また、専用の入出力セルを介してマルチチップパッケージＬＳＩ外部にスキャンパス専用の端子を設けた場合でも、パッケージ外部を経由してスキャンパスを接続する手法は遅延時間が大きいため、スキャンテスト時のテスト周波数を下げなくてはならず、テスト時間を長くする傾向にある。また、ＬＳＩの実装面積の小面積化に伴い用意できる端子数を削減する傾向にあるため、スキャンテスト専用の端子を用意することも困難になることが予測できる。
【００１４】
本発明は、複数のＬＳＩチップを搭載するマルチチップパッケージＬＳＩのテストにおいて、すべてのＬＳＩチップに専用のテスト回路を設けることなく、複数のＬＳＩチップのスキャンテストの同時実行を可能にし、パターンメモリおよびピン数の少ない安価なテスト装置でテストを行うことができるマルチチップパッケージＬＳＩを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のマルチチップパッケージＬＳＩは、複数のＬＳＩチップが１つの基板上に実装されパッケージ化されたもの、あるいは複数のＬＳＩチップが搭載されて接続されパッケージ化されたものであり、各入出力セルがマルチチップパッケージの外部端子にそれぞれ接続される複数のＬＳＩチップと、スキャンパスを切り替えて入出力セルに接続するテスト手段を備えたＬＳＩチップとを搭載する。
【００１６】
各ＬＳＩチップ単体のスキャンテストパターンを用いてマルチチップパッケージＬＳＩ内部の複数のＬＳＩチップを同時にスキャンテストする場合に、マルチチップパッケージ内部で接続される各ＬＳＩチップの入出力セルが信号のやりとりを行わないように、テスト手段を備えたＬＳＩチップの入出力セルの状態を制御し、スキャンパスを切り替える。
【００１７】
これにより、スキャンパスの入出力セルはマルチチップパッケージ内部で接続していない入出力セルに切り替えてマルチチップパッケージの外部端子に接続し、データの入力や出力に使用する入出力セルはハイインピーダンス状態にする。
【００１８】
スキャンテスト時の各ＬＳＩチップ間の入出力セルの状態は、スキャンパスの入力/出力、データの入力/出力の１６通りの組み合わせがあり、以下の様になる。
【００１９】
（１）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの入力を割り当て、他のＬＳＩチップのスキャンパスの入力を有効にする。
【００２０】
（２）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの入力を割り当て、他のＬＳＩチップのデータ入力を有効にする。
【００２１】
（３）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの入力を割り当て、他のＬＳＩチップのスキャンパスの出力を有効にする。
【００２２】
（４）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの入力を割り当て、他のＬＳＩチップのデータ出力を有効にする。
【００２３】
（５）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのスキャンパスの入力を有効にする。
【００２４】
（６）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのデータ入力を有効にする。
【００２５】
（７）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのスキャンパスの出力を有効にする。
【００２６】
（８）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ入力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのデータ出力を有効にする。
【００２７】
（９）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの出力を割り当て、他のＬＳＩチップのスキャンパスの入力を有効にする。
【００２８】
（１０）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの出力を割り当て、他のＬＳＩチップのデータ入力を有効にする。
【００２９】
（１１）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの出力を割り当て、他のＬＳＩチップのスキャンパスの出力を有効にする。
【００３０】
（１２）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがスキャンパスの出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、マルチチップパッケージＬＳＩ内部のＬＳＩチップ間の接続の無い入出力セルにスキャンパスの出力を割り当て、他のＬＳＩチップのデータ出力を有効にする。
【００３１】
（１３）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのスキャンパスの入力を有効にする。
【００３２】
（１４）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ入力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのデータ入力を有効にする。
【００３３】
（１５）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのスキャンパスの出力を有効にする。
【００３４】
（１６）スキャンテスト時にテスト手段を備えたＬＳＩチップの入出力セルがデータ出力で、その入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがデータ出力の場合は、テスト手段を備えたＬＳＩチップの入出力セルの状態をハイインピーダンス状態にし、他のＬＳＩチップのデータ出力を有効にする。
【００３５】
このような状態にすることで、マルチチップパッケージＬＳＩ内部のすべてのＬＳＩチップをアイソレーションした形になり、ＬＳＩチップ単体それぞれのスキャンテストパターンを用いてマルチチップパッケージＬＳＩ内部のＬＳＩチップすべてを同時にスキャンテストすることが可能になる。
【００３６】
また、特許文献１記載の構成とは異なり、マルチチップパケージ内部のＬＳＩチップの１つ以上にテスト手段を備えておくことにより、マルチチップパケージのすべてのＬＳＩチップをアイソレーションした形になり、ＬＳＩチップ単体それぞれのスキャンテストパターンを用いて、マルチチップパッケージＬＳＩ内部のＬＳＩチップすべてを同時にスキャンテストすることが可能になる。
【００３７】
そのため、マルチチップパッケージＬＳＩにする予定が無かったＬＳＩチップをマルチチップパッケージＬＳＩに搭載する際にも、テスト手段を備えたＬＳＩチップが１つでもあれば、マルチチップパッケージＬＳＩ内部のＬＳＩチップすべてを同時にスキャンテストすることが可能になる。
【００３８】
テスト装置等の要因により、マルチチップパッケージＬＳＩのテストで使用できる端子数に制限がある場合は、テスト手段を備えるＬＳＩチップのスキャンパスの入力や出力を他のＬＳＩチップのスキャンパスと接続する方法と、テスト手段を備えるＬＳＩチップのデータ入力やデータ出力用の入出力セルをハイインピーダンス状態にし、この入出力セルを使用しないで検査する方法とがある。
【００３９】
スキャンテスト時のテスト手段を備えたＬＳＩチップの入出力セルの状態は、他のＬＳＩチップとマルチチップパッケージＬＳＩ内部で接続されたスキャンパスの入力および出力により、以下の様に２通りの組み合わせがある。
【００４０】
テスト手段を備えたＬＳＩチップの入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの入力の場合は、テスト手段を備えたＬＳＩチップのスキャンパスの出力をマルチチップパッケージＬＳＩ内部で接続される入出力端子に接続し、２つ以上のＬＳＩチップを貫通するスキャンパスを形成して検査する。
【００４１】
テスト手段を備えたＬＳＩチップの入出力セルとマルチチップパッケージＬＳＩ内部で接続される他のＬＳＩチップの入出力セルがスキャンパスの出力の場合は、テスト手段を備えたＬＳＩチップのスキャンパスの入力をマルチチップパッケージＬＳＩ内部で接続される入出力端子に接続し、２つ以上のＬＳＩチップを貫通するスキャンパスを形成して検査する。
【００４２】
また、テスト装置等の制限に応じてテスト手段を備えたＬＳＩチップのスキャンパス以外の入出力セルの状態をハイインピーダンスに設定し、これらを同時スキャンテスト時に使用しないようにして検査する。
【００４３】
このような状態にすることで、マルチチップパッケージＬＳＩ内部のすべてのＬＳＩチップをアイソレーションし、かつ使用する端子数を削減した形になり、マルチチップパッケージＬＳＩ内部のＬＳＩチップすべてを同時にスキャンテストすることが可能になる。
【００４４】
また、特許文献２記載のパッケージ外部を経由してスキャンパスを構成する場合と異なり、マルチチップパッケージＬＳＩ内部で複数のＬＳＩチップのスキャンパスを接続することで、ＬＳＩチップ間の信号の伝達時間が短くて済むため、テスト周波数を下げることなくテストを実行することができ、テスト時間を短くすることができる。
【発明の効果】
【００４５】
従来のマルチチップパケージのスキャンテスト時間は各ＬＳＩチップのスキャンテスト時間を加算した値となるが、本発明によれば、マルチチップパッケージＬＳＩ内部で接続される各ＬＳＩチップの入出力セルが信号のやりとりを行わないように、テスト手段を備えたＬＳＩチップの入出力セルの状態を制御し、スキャンパスのデータパスを切り替えるため、スキャンテスト時間は各ＬＳＩチップのスキャンテスト時間の最も長い時間の値になる。
【００４６】
また、従来技術ではマルチチップパッケージＬＳＩ内のすべてのＬＳＩチップに専用のテスト手段を設ける必要があったが、本発明ではＬＳＩチップの１つ以上にテスト手段を備えたＬＳＩチップがあればスキャンテストの同時実行が実現可能であり、各ＬＳＩチップ開発後であってもマルチチップパッケージＬＳＩ化し、テスト時間を削減することが可能になる。
【００４７】
また、テスト装置等の要因によりマルチチップパッケージＬＳＩのテストで使用できる端子数に制限がある場合に、従来技術では複数ＬＳＩチップのスキャンパスをパッケージ外部で接続してスキャンテスト時に使用する端子数を削減していたが、本発明ではスキャンパスをパッケージ内部で接続し、スキャンテスト時に使用する端子数を削減するため、パッケージ外部でスキャンパスを接続した場合と比較すると信号の遅延時間が少なく、テスト時の周波数を高めることができることで、テスト時間を短縮することができる。
【００４８】
また、複数ＬＳＩチップのスキャンパスを接続した場合であっても、その接続したスキャンパス上のフリップフロップ数が全スキャンパス中で最多のフリップフロップ数よりも少ない場合はテスト時間は長くならない。逆に接続したスキャンパス上のフリップフロップ数の方が多い場合は、多くなったフリップフロップ数とスキャンテストのキャプチャー回数の積だけテスト時間が長くなる。
【発明を実施するための最良の形態】
【００４９】
図２はマルチチップパッケージＬＳＩ化されるシステム構成例を示すブロック図である。図２において、システム基板３００に実装されているＬＳＩチップとして、機能ブロック３１０、３２２とプロセッサ３２０、３２１がある。機能ブロックＬＳＩチップ３１０とプロセッサＬＳＩチップ３２０は配線３３０、３３１で接続されている。機能ブロックＬＳＩチップ３１０とプロセッサＬＳＩチップ３２１は配線３３２、３３３で接続されている。機能ブロックＬＳＩチップ３１０と機能ブロックＬＳＩチップ３２２は配線３３６と３３７で接続されている。このようなシステム構成の場合は実装面積削減等を目的にマルチチップパッケージＬＳＩ化されるのが一般的である。
【００５０】
図３は本発明の一実施の形態に係るマルチチップパッケージＬＳＩの構成を示す図である。マルチチップパッケージＬＳＩ２００にはＬＳＩチップ２２０とＬＳＩチップ２６０が実装されている。ＬＳＩチップ２２０にはスキャンパス２５０、２５１、２５２を含む機能ロジック２４０と、入出力の状態を制御可能な入出力セル２２１、２２２、２２３、２２４、２２５、２２９と、入力専用セル２２６、２２７、２２８が含まれる。機能ロジック２４０と入出力の状態を制御可能な入出力セル２２１、２２２、２２３、２２４、２２５、２２９は、マルチチップパッケージＬＳＩ用テスト回路２３０を介して接続されている。また、入力専用セル２２６、２２７、２２８は、マルチチップパッケージＬＳＩ用テスト回路２３０に接続されている。
【００５１】
ＬＳＩチップ２６０にはスキャンパス２８０、２８１、２８２を含む機能ロジック２７０と、入出力の状態を制御可能な入出力セル２６１、２６２、２６３、２６４、２６５、２６６が含まれる。ＬＳＩチップ２２０、２６０をマルチチップパッケージＬＳＩ２００の外部と直接接続する入出力セル２２１、２２５、２２９、２６１、２６２、２６３は、マルチチップパッケージＬＳＩ２００の外部端子２０１、２０４、２０５、２０６、２０８、２１２にそれぞれ接続され、入力専用セル２２６、２２７、２２８は、マルチチップパッケージＬＳＩの外部端子２０９、２１０、２１１にそれぞれ接続される。また、ＬＳＩチップ２２０、２６０間で接続される入出力セル２２２、２２３、２２４、２６４、２６５、２６６は、それぞれマルチチップパッケージＬＳＩ２００内部で接続され、かつマルチチップパッケージＬＳＩ２００の外部端子２０２、２０３、２０７にも接続される。マルチチップパッケージＬＳＩの外部端子２０９、２１０、２１１は、それぞれマルチチップパッケージＬＳＩ用テスト回路２３０に必要となる制御信号、データ、リセット信号の入力である。
【００５２】
図４は本発明におけるテスト手段を実現するマルチチップパッケージＬＳＩ用テスト回路の構成例を示す図である。図４において、ＬＳＩチップ４００は、マルチチップパッケージＬＳＩ用テスト回路４２０と、スキャンパス４６０、４６１と、入出力の状態を制御可能な入出力セル４１０、４１１と、入力専用セル４１２、４１３、４１４を含む構成である。
【００５３】
マルチチップパッケージＬＳＩ用テスト回路４２０は、入出力セル４１０、４１１からの入力パスと他の入出力セルからの２つ以上のパスを切り替えてスキャンパス４６０、４６１の１つの入力に接続するセレクタ４５０、４５２と、スキャンパス４６０、４６１からの出力と他のスキャンパスからの２つ以上の出力を切り替えて入出力セル４１０、４１１に接続するセレクタ４５１、４５３、４４０、４４１と、セレクタ４５０、４５１、４５２、４５３、４４０、４４１を切り替えるための制御信号を生成するデコーダ４５４と、デコーダ４５４の入力値を設定するフリップフロップ群４３５と、入出力セル４１０、４１１の入力状態を制御するフリップフロップ４３１、４３３と、入出力セル４１０、４１１の出力状態を制御するフリップフロップ４３２、４３４と、ＡＮＤゲート４２５、４２６によりフリップフロップ４３２、４３４の出力と論理積をとるための制御信号を設定するフリップフロップ４３０と、入出力セル４１０、４１１の入力状態を制御するセレクタ４２１、４２３と、入出力セル４１０、４１１の出力状態を制御するセレクタ４２２、４２４とから構成されている。
【００５４】
フリップフロップ４３０、４３１、４３３、４３２、４３４は入力専用セル４１４からのリセット信号でリセット制御可能なフリップフロップであり、入力専用セル４１３からのデータ入力信号を入力とするシフトレジスタを構成する。セレクタ４２１、４２３はフリップフロップ４３１、４３３からのパスと通常制御のパスを入力専用セル４１２からの制御信号で切り替えて入出力セル４１０、４１１の入力状態を制御し、セレクタ４２２、４２４はＡＮＤゲート４２５、４２６からのパスと通常制御のパスを入力専用セル４１２からの制御信号で切り替えて入出力セル４１０、４１１の出力状態を制御する。
【００５５】
以上のように構成されたマルチチップパッケージＬＳＩ用テスト回路４２０を制御することで、マルチチップパッケージＬＳＩ用テスト回路４２０を備えるＬＳＩチップ４００の入出力セル４１０、４１１の状態を、スキャンパスの入力、スキャンパスの出力、データの入力、データの出力、ハイインピーダンス状態のいずれかに制御することができ、複数のＬＳＩチップのスキャンテストの同時実行を可能にする。
【００５６】
以下、上記構成によるマルチチップパッケージＬＳＩ用テスト回路の動作例を説明する。動作例１は入出力セル４１０がスキャンパス４６０の入力、入出力セル４１１がスキャンパス４６０の出力の場合である。まず、リセット信号によりフリップフロップ４３０、４３１、４３２、４３３、４３４、４３５に対してリセットを行い、その出力が初期化されるとＡＮＤゲート４２５、４２６の出力が閉じる。同時に制御信号によりセレクタ４２１、４２２、４２３、４２４の出力がフリップフロップ４３１、４３３とＡＮＤゲート４２５、４２６の出力を選択するように制御を行う。
【００５７】
その後スキャンテスト直前に、入力専用セル４１３からの順次入力により、フリップフロップ４３０はＡＮＤゲート４２５、４２６を開き、フリップフロップ４３１、４３２、４３３、４３４の値は入出力セル４１０が入力、入出力セル４１１が出力となるように、またフリップフロップ４３５の値は、セレクタ４５０は入出力セル４１０からの出力を、セレクタ４５３はスキャンパス４６０からの出力を、セレクタ４４１はセレクタ４５３からの出力を、セレクタ４５２は他の入出力セルからの出力をそれぞれ選び、セレクタ４５１、４４０はノーケアになるように設定する。
【００５８】
動作例２は入出力セル４１０がスキャンパス４６０の入力、入出力セル４１１がデータ入力の場合である。リセット信号によるフリップフロップのリセットと制御信号によるセレクタの制御は動作例１と同じである。その後スキャンテスト直前に、入力専用セル４１３からの順次入力により、フリップフロップ４３０はＡＮＤゲート４２５、４２６を開き、フリップフロップ４３１、４３２、４３３、４３４の値は入出力セル４１０が入力、入出力セル４１１も入力となるように、またフリップフロップ４３５の値は、セレクタ４５０は入出力セル４１０からの出力を、セレクタ４５２は他の入出力セルからの出力を、それぞれ選び、セレクタ４５１、４４０、４５３、４４１はノーケアになるように設定する。
【００５９】
動作例３は入出力セル４１０がスキャンパス４６０の入力、入出力セル４１１がデータ出力の場合である。リセット信号によるフリップフロップのリセットと制御信号によるセレクタの制御は動作例１と同じである。その後スキャンテスト直前に、入力専用セル４１３からの順次入力により、フリップフロップ４３０はＡＮＤゲート４２５、４２６を開き、フリップフロップ４３１、４３２、４３３、４３４の値は入出力セル４１０が入力、入出力セル４１１が出力となるように、またフリップフロップ４３５の値は、セレクタ４５０は入出力セル４１０からの出力を、セレクタ４５３は他の入出力セルからの出力を、セレクタ４４１はセレクタ４５３からの出力を、セレクタ４５２は他の入出力セルからの出力をそれぞれ選び、セレクタ４５１、４４０はノーケアになるように設定する。
【００６０】
動作例４は入出力セル４１０がスキャンパス４６０の入力、入出力セル４１１がハイインピーダンスの場合である。リセット信号によるフリップフロップのリセットと制御信号によるセレクタの制御は動作例１と同じである。その後スキャンテスト直前に、入力専用セル４１３からの順次入力により、フリップフロップ４３０はＡＮＤゲート４２５、４２６を開き、フリップフロップ４３１、４３２、４３３、４３４の値は入出力セル４１０が入力、入出力セル４１１がハイインピーダンスとなるように、またフリップフロップ４３５の値は、セレクタ４５０は入出力セル４１０からの出力を、セレクタ４５２は他の入出力セルからの出力をそれぞれ選び、セレクタ４５１、４４０、４５３、４４１はノーケアになるように設定する。
【００６１】
次に、セレクタ４５０、４５２に入力される入出力セル４１０、４１１および他の入出力セルからの信号と信号数を決定する考え方を示す。図２のシステム基板３００に実装されるＬＳＩチップ３１０にテスト手段であるマルチチップパッケージＬＳＩ用テスト回路４２０を備える場合に、マルチチップパッケージＬＳＩ化される可能性が高いのはＬＳＩチップ３２０、３２１、３２２である。ＬＳＩチップ３２０、ＬＳＩチップ３２１、ＬＳＩチップ３２２のそれぞれと接続するＬＳＩチップ３１０の入出力セルから、それぞれ１つ以上の入出力セルの出力をセレクタ４５０、４５２に入力することにより、どのＬＳＩチップがマルチチップパッケージＬＳＩ化された場合でも、テスト可能になる。セレクタ４５１、４５３からの出力をセレクタ４４０、４４１を経由して入出力セル４００、４１１および他の入出力セルへ接続するパス数を決定する考え方についても同様である。
【００６２】
入出力セル４１０、４１１を入力に設定した場合にセレクタ４４０、４４１前後のパスの故障検出ができなくなる点と、入出力セル４１０、４１１を出力あるいはハイインピーダンスに設定した場合にセレクタ４５０、４５２前後のパスの制御性が悪くなる点が問題となることがある。その箇所の故障を検出する必要がある場合は、図５に示すマルチチップパッケージＬＳＩ用テスト回路５００に、フリップフロップ５１１とセレクタ５１２で構成される観測制御ポイント５１０と、フリップフロップ５３１とセレクタ５３２で構成される観測制御ポイント５３０を挿入する。この観測制御ポイント５１０、５３０により、セレクタ５２０、５４０前後のパスの故障検出と、セレクタ５１２、５３２の出力の制御性を高めることができる。
【産業上の利用可能性】
【００６３】
本発明のマルチチップパッケージＬＳＩは、スキャンテストを同時に実施する機能を有し、マルチチップパッケージＬＳＩでのＬＳＩテスト時間を削減する手法として有用である。
【図面の簡単な説明】
【００６４】
【図１】従来のマルチチップパッケージＬＳＩの構成を示す図。
【図２】マルチチップパッケージＬＳＩ化されるシステム構成例を示すブロック図。
【図３】本発明の一実施の形態に係るマルチチップパッケージＬＳＩの構成を示す図。
【図４】本発明の一実施の形態におけるマルチチップパッケージＬＳＩ用テスト回路の構成例を示す図。
【図５】本発明の一実施の形態におけるマルチチップパッケージＬＳＩ用テスト回路の故障検出率を改善する回路構成例を示す図。
【符号の説明】
【００６５】
１００、２００  マルチチップパッケージＬＳＩ
１１０、１６０、２２０、２６０、４００  ＬＳＩチップ
２２１〜２２５、２２９、２６１〜２６６、４１０、４１１  入出力セル
２２６〜２２８、４１２〜４１４  入力専用セル
２３０、４２０、５００  マルチチップパッケージＬＳＩ用テスト回路
４２１〜４２４、４４０、４４１、４５０〜４５３  セレクタ
４３０〜４３５  フリップフロップ
４６０、４６１  スキャンパス
【図１】
2007114163.tif 000003
【図２】
2007114163.tif 000004
【図３】
2007114163.tif 000005
【図４】
2007114163.tif 000006
【図５】
2007114163.tif 000007