(57)【要約】【課題】プラズマディスプレイパネルのエージング工程において、エージングに伴う異常放電を抑制し、表示品質を損ねることのないエージングを実施できるようにすることを目的とする。【解決手段】エージング放電を発生させるエージング工程を行う製造方法において、エージング装置２４は、スイッチング素子Ｓ１〜Ｓ４をスイッチングすることにより電圧パルスを発生するエージング電圧発生手段と、このエージング電圧発生手段のスイッチング素子Ｓ１〜Ｓ４をスイッチングする制御回路２６とで構成し、かつ制御回路は、所定の周波数で発振する発振器からのパルスを計数し、その計数値が所定の計数値に達した時点でスイッチング素子のスイッチングための制御信号を出力するように構成した。【選択図】図２
2007066523.tif 000002
【特許請求の範囲】
【請求項１】
走査電極と維持電極とからなる表示電極を複数形成した前面板と、前記表示電極に対して直交するようにアドレス電極を複数形成した背面板とを備え、前記前面板と背面板とを内部に放電空間を形成するように対向配置するとともに、周縁部を封着することによりプラズマディスプレイパネルを製造し、プラズマディスプレイパネルの製造後、少なくとも前記表示電極間にエージング装置により所定の電圧パルスを印加して前記放電空間内でエージング放電を発生させるエージング工程を行うプラズマディスプレイパネルの製造方法であって、
前記エージング装置は、スイッチング素子をスイッチングすることにより前記電圧パルスを発生するエージング電圧発生手段と、このエージング電圧発生手段のスイッチング素子をスイッチングする制御手段とで構成し、かつ制御手段は、所定の周波数で発振する振動子を有する発振器からのパルスを計数し、その計数値が所定の計数値に達した時点でスイッチング素子のスイッチングための制御信号を出力するように構成したことを特徴とする
プラズマディスプレイパネルの製造方法。
【請求項２】
エージング工程において、表示電極およびアドレス電極に電圧パルスを印加することを特徴とする
請求項１に記載のプラズマディスプレイパネルの製造方法。
【請求項３】
振動子は水晶振動子であることを特徴とする
請求項１に記載のプラズマディスプレイパネルの製造方法。
【請求項４】
プラズマディスプレイパネルに所定の電圧パルスを印加して放電空間内でエージング放電を発生させるためのエージング装置であって、
スイッチング素子をスイッチングすることにより前記電圧パルスを発生するエージング電圧発生手段と、
このエージング電圧発生手段のスイッチング素子をスイッチングする制御手段と
で構成し、かつ前記制御手段は、所定の周波数で発振する振動子を有する発振器からの出力パルスを計数し、その計数値が所定の計数値に達した時点でスイッチング素子のスイッチングための制御信号を出力するように構成したことを特徴とする
プラズマディスプレイパネルのエージング装置。
【請求項５】
前記振動子は、水晶振動子であることを特徴とする
請求項４に記載のプラズマディスプレイパネルのエージング装置。
【請求項６】
前記制御手段は、スイッチング素子を駆動する制御信号の出力周期を任意に制御可能な制御部を備えたことを特徴とする
請求項４に記載のプラズマディスプレイパネルのエージング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示デバイスとして知られるプラズマディスプレイパネルの製造方法およびエージング装置に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、ＰＤＰという）は、大画面、かつ薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。ＰＤＰの放電方式としては交流駆動型（ＡＣ型）と直流駆動型（ＤＣ型）とがあり、電極構造としては３電極面放電型と対向放電型とがある。そして現在は、高精細化に適し、しかも製造の容易なことからＡＣ型かつ面放電型であるＡＣ型３電極ＰＤＰが主流となっている。
【０００３】
ＡＣ面放電型ＰＤＰは、一般に、対向配置された前面板と背面板との間に多数の放電セルを形成したものである。前面板は、前面側のガラス基板上に表示電極として走査電極と維持電極とを互いに並行に複数対形成し、この表示電極を覆うように誘電体層および保護層を形成したものである。背面板は、背面側のガラスの基板上にアドレス電極を互いに並行に複数形成し、これらを覆うように誘電体層を形成し、そしてこの誘電体層上にアドレス電極と並行に隔壁を複数形成し、そして誘電体層の表面と隔壁の側面とに蛍光体層を形成したものである。これらの前面板と背面板とを、表示電極とデータ電極とが直交するように対向させて、周縁部を気密に接合する、いわゆる封着を行い、その後、内部の放電空間に放電ガスを封入することでＰＤＰを構成する。
【０００４】
以上のようにして組み立てたＰＤＰは、一般に動作電圧（パネルを全面均一に点灯させるために必要な電圧）が高く、放電自体も不安定である。この原因は、一般にＭｇＯで形成される保護層の表面に不純ガス（Ｈ２Ｏ、ＣＯ２、炭化水素系ガスなど）が吸着しているためである。そこで、ＰＤＰの製造工程ではエージングを行い、これらの吸着ガスをエージングでの放電によるスパッタによって除去することで、動作電圧を低下させると共に、放電特性を均一化かつ安定化させている。
【０００５】
このようなエージングの方法としては、走査電極と維持電極との間に交番電圧として逆位相の矩形波の電圧パルスを長時間にわたり印加する方法がとられてきた（例えば、特許文献１参照）。
【特許文献１】特開平７−２２６１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら上述の従来のエージング方法において、特許文献１に記載があるように、エージング時間を短縮するために印加電圧を高くすると、強い放電によって放電セルが破壊する問題がある。
【０００７】
本発明者らが、より詳細にエージング中の放電セルの破壊現象を調べたところ、たとえ印加電圧を高くしなくても、エージング中に表示電極とアドレス電極間に高い電圧がかかり、表示電極−アドレス電極間で異常放電が発生、背面板側の蛍光体や誘電体層が破壊されていることが判明した。また、表示電極−アドレス電極間に高い電圧がかかる時は、表示電極やアドレス電極に印加する電圧パルスを出力するためのスイッチング素子のオン・オフのタイミングが各素子間でずれている時であることも判明した。放電セルが破壊されるとそのセルは不灯になり、ＰＤＰの表示品質を著しく低下させる。
【０００８】
本発明はこのような課題に鑑みなされたものであり、エージングに伴う異常放電を抑制し、表示品質を損ねることのないエージングを実施できるＰＤＰの製造方法およびエージング装置を提供するものである。
【課題を解決するための手段】
【０００９】
すなわち、本発明の請求項１に記載の発明は、走査電極と維持電極とからなる表示電極を複数形成した前面板と、前記表示電極に対して直交するようにアドレス電極を複数形成した背面板とを備え、前記前面板と背面板とを内部に放電空間を形成するように対向配置するとともに、周縁部を封着することによりプラズマディスプレイパネルを製造し、プラズマディスプレイパネルの製造後、少なくとも前記表示電極間にエージング装置により所定の電圧パルスを印加して前記放電空間内でエージング放電を発生させるエージング工程を行うプラズマディスプレイパネルの製造方法であって、前記エージング装置は、スイッチング素子をスイッチングすることにより前記電圧パルスを発生するエージング電圧発生手段と、このエージング電圧発生手段のスイッチング素子をスイッチングする制御手段とで構成し、かつ制御手段は、所定の周波数で発振する振動子を有する発振器からのパルスを計数し、その計数値が所定の計数値に達した時点でスイッチング素子のスイッチングための制御信号を出力するように構成したことを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の発明において、エージング工程において、表示電極およびアドレス電極に電圧パルスを印加することを特徴とする。
また、請求項３に記載の発明は、請求項１に記載の発明において、振動子は水晶振動子であることを特徴とする。
【００１１】
さらに、請求項４に記載の発明は、プラズマディスプレイパネルに所定の電圧パルスを印加して放電空間内でエージング放電を発生させるためのエージング装置であって、スイッチング素子をスイッチングすることにより前記電圧パルスを発生するエージング電圧発生手段と、このエージング電圧発生手段のスイッチング素子をスイッチングする制御手段とで構成し、かつ前記制御手段は、所定の周波数で発振する振動子を有する発振器からの出力パルスを計数し、その計数値が所定の計数値に達した時点でスイッチング素子のスイッチングための制御信号を出力するように構成したことを特徴とする。
【００１２】
また、請求項５に記載の発明は、請求項４に記載の発明において、振動子は水晶振動子であることを特徴とする。
また、請求項６に記載の発明は、請求項４に記載の発明において、制御手段はスイッチング素子を駆動する制御信号の出力周期を任意に制御可能な制御部を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、スイッチング素子のオン・オフのタイミングがエージング時間中殆ど変化することがないため、表示品質の高いパネルを短時間のエージングで得ることができ、パネル生産における消費電力を大幅に削減できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施の形態によるＰＤＰの製造方法及びエージング装置について、図１〜図１０を用いて説明する。
図１は、本発明の一実施の形態によるＰＤＰの製造方法により製造されるＰＤＰの概略構成を示す斜視図である。
【００１５】
図１に示すように、ＰＤＰ１の前面板２は、例えばフロートガラスのような、平滑で、透明かつ絶縁性の基板３上に、走査電極４と維持電極５とからなる表示電極６を複数形成し、そしてその表示電極６を覆うように、低融点ガラス材料により誘電体層７を形成し、さらにその誘電体層７上に、プラズマによる損傷から誘電体層７を保護する目的で、例えばＭｇＯからなる保護層８を形成することにより構成している。なお、走査電極４および維持電極５は、それぞれ、放電電極となる透明電極４ａ，５ａ、およびこの透明電極４ａ，５ａに電気的に接続された、例えばＣｒ／Ｃｕ／ＣｒやＡｇ等からなるバス電極４ｂ，５ｂとから構成されている。
【００１６】
また、背面板９は、例えばガラスのような絶縁性の基板１０上に、アドレス電極１１を複数形成し、このアドレス電極１１を覆うように誘電体層１２を形成している。そして、この誘電体層１２上の前記アドレス電極１１の間に対応する位置には、隔壁１３を設けており、誘電体層１２の表面と隔壁１３の側面にかけて、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色の蛍光体層１４Ｒ，１４Ｇ，１４Ｂを設けた構造となっている。
【００１７】
そして、前面板１と背面板９とは、表示電極６とアドレス電極１１とが直交し、且つ放電空間１５を形成するように、隔壁１３を挟んで対向して配置される。また、放電空間１５には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノン、クリプトンのうち、少なくとも１種類の希ガスが６６５００Ｐａ（５００Ｔｏｒｒ）程度の圧力で封入されており、隔壁１３によって仕切られアドレス電極１１と表示電極６である走査電極４および維持電極５との交差部が単位発光領域である放電セル１６として動作する。
【００１８】
このような構成のＰＤＰでは、アドレス電極１１、表示電極６に周期的な電圧である駆動電圧を印加することによって放電を発生させ、この放電による紫外線を蛍光体層１４Ｒ，１４Ｇ，１４Ｂに照射し可視光に変換させることにより、画像表示を行う。
【００１９】
ここで、以上のような構成のＰＤＰは、その製造直後は、ＰＤＰを全面均一に点灯させるために必要な電圧である動作電圧が高く、また放電自体も不安定である。この原因は、保護層８であるＭｇＯ表面に、Ｈ２Ｏ、ＣＯ２、炭化水素系ガスなどの不純ガスが吸着しているためである。
【００２０】
そこで、ＰＤＰの製造後に、これらの吸着ガスを、放電によるスパッタで除去することで、動作電圧を低下させると共に、放電特性を均一化かつ安定化させるという目的のために、表示電極６やアドレス電極１１に所定の電圧パルスであるエージング電圧を印加して放電空間１５内で放電を発生させる、エージング工程を行う。ここで、エージング電圧は、少なくとも動作電圧以上に設定されている。
【００２１】
次に、ＰＤＰ１の製造方法におけるエージング工程について述べる。
（実施の形態１）
図２は本発明によるエージング装置を用いてエージングを行うエージング工程での概略構成を示す図である。エージング工程時には、ＰＤＰ１の走査電極４（Ｘ１，Ｘ２，…，Ｘｎ）および維持電極５（Ｙ１，Ｙ２，…，Ｙｎ）は、これら各電極に電圧および電流が供給されるように、それぞれを短絡する短絡電極２１，２２を介して、エージング装置２４に接続されている。この場合、アドレス電極１１（Ａ１，Ａ２，…，Ａｎ）は短絡電極２３を介して接地されている。
【００２２】
エージング装置２４は、走査電極４−維持電極５間に電圧パルスを印加するための直流電源２５およびブリッジ接続した４つのスイッチング素子Ｓ１〜Ｓ４および各スイッチング素子Ｓ１〜Ｓ４のオン・オフ制御を行う制御回路２６により構成されている。スイッチング素子Ｓ１〜Ｓ４には、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）あるいはＦＥＴ（電界効果型トランジスタ）が使用される。
【００２３】
図３は、エージング装置２４からＰＤＰ１に印加するエージング電圧であるパルス電圧の波形の一例を模式的に示した図である。図３（ａ）（ｂ）はそれぞれ走査電極４、維持電極５へ印加されるエージング装置２４の出力端子部での電圧波形を示している。電圧パルスの周期Ｔは、典型的には１５μｓ〜５０μｓの範囲であり、電圧Ｖｓは直流電源２５の出力電圧である。図３（ｃ）（ｄ）は、この時のパネルの走査電極の短絡電極２１および維持電極の短絡電極２２における電圧波形を模式的に示している。
【００２４】
図３（ａ）（ｂ）のように印加電圧波形としてエージング装置２４から出力される電圧波形は矩形であっても、パネルの走査電極４および維持電極５に印加される電圧波形は、図３（ｃ）（ｄ）に示すようにリンギングが重畳する。これは、エージング装置２４と短絡電極２１および２２間の配線が有する浮遊インダクタンスとパネルの容量との共振によって発生する。なお、リンギングの大きさを調整するために、配線の浮遊インダクタンスに足してコイルやフェライトコアを挿入する場合もある。図３（ａ）（ｂ）のように交互に電圧パルスが立ち上がる波形においては、上記のような共振の作用によって電極端部における電圧波形にリンギングが重畳することは一般に避けられない。
【００２５】
図３（ｅ）〜（ｈ）に、図３（ａ）（ｂ）の印加電圧波形を出力する際のスイッチング素子Ｓ１〜Ｓ４への制御回路２６の出力信号のタイミングチャートを示す。制御回路２６は、スイッチング素子Ｓ１とＳ４の組と、スイッチング素子Ｓ２とＳ３の組に対して、同時にオン・オフさせて、図３（ａ）（ｂ）に示す電圧パルスを出力する。理想的には制御回路２６の出力波形は、図３（ａ）（ｂ）に示す電圧パルスに全く同期したオン・オフ波形とすべきであるが、実際はスイッチング素子の応答性のバラツキなどで全く同時にスイッチング素子をオン・オフすることが出来ず、スイッチング素子Ｓ１とＳ２あるいはＳ３とＳ４が同時にオン状態になる可能性がある。この時は、直流電源２５を地絡した状態になるため、スイッチング素子に定格以上の大電流が流れて破損してしまう。このような危険性を回避するため、スイッチング素子のオフからオンへの切り替えの前には全スイッチング素子Ｓ１〜Ｓ４がオフ状態となる緩衝期間ｔｄを設けている。緩衝期間ｔｄの時はパネルの各電極は電気的に浮遊状態となっているため、ｔｄの直前の電位を保つ。そのため、スイッチング素子のオン時間が短くても、エージング装置２４は図３（ａ）（ｂ）に示す電圧パルスを出力する。
【００２６】
緩衝時間ｔｄは、スイッチング素子の応答時間のバラツキより長く、エージング放電に悪影響を与えないように短い範囲で設定されるのが好ましく、２０〜８０ｋＨｚの周波数であれば０．１μｓ〜３μｓの範囲内である。
【００２７】
本発明において、この制御回路２６からの出力信号のパルス幅、緩衝時間（ｔｄ）、位相については、デジタル信号により制御する構成としている。制御回路２６の構成を図４に示す。
【００２８】
周波数１００ＭＨｚで発振する水晶振動子を有する水晶発振器２６１から出力されるクロック信号を、計数手段であるカウンタ２６２でカウントし、１周期用比較器２６３および１／２周期用比較器２６４は、それぞれエージング周期の１周期に相当するカウント数およびエージング周期の１／２周期に相当するカウント数で一致信号を出力する。この２つの比較器２６３，２６４からの一致信号でフリップフロップ回路２６５のセットとリセットを行い、デューティ１：１のスイッチング素子の制御信号を出力する。上記のように、スイッチング素子の破壊事故を防止するためにオン信号の期間を短く設定しているため、実際は、１／２周期用比較器２６４の比較するカウント数は緩衝時間ｔｄ分だけ少なく設定されている。
【００２９】
図４において、１つのフリップフロップ回路２６５からの出力信号が、図３（ｅ）〜（ｈ）のうちの１つの波形を出力している。ここで、カウンタ２６２、１周期用比較器２６３、１／２周期用比較器２６４およびフリップフロップ回路２６５は、後述するようにパルス幅や位相の調整を容易にするため、半導体集積回路によるプログラマブル・ロジック・アレーＦ内に論理回路により構成されている。なお、図４においては、カウンタ２６２、１周期用比較器２６３、１／２周期用比較器２６４およびフリップフロップ回路２６５がそれぞれ１セットしか表記していないが、実際はスイッチング素子Ｓ１〜Ｓ４の数に等しい数量で配置される。
【００３０】
また、１周期用比較器２６３、１／２周期用比較器２６４は、制御部であるコントロール手段２６６により動作が制御されるように構成されており、コントロール手段２６６に設定情報を入力することにより、１周期用比較器２６３、１／２周期用比較器２６４が一致信号を出力する周期を調整することができる。
【００３１】
次に、このエージング装置を使ってエージングを行った結果について説明する。なお、以下の説明においては、エージングを行うＰＤＰとしては、対角４２インチのサイズ、画素数２２８×７６８（すなわちｍ＝２２８、ｎ＝７６８）のものを用いた。また、電圧パルスのＶｓは２３０ボルト一定とし、走査電極４および維持電極５への電圧パルスの周期Ｔは、２５μｓとした。また、比較のために、制御回路２６からの出力信号のパルス幅、位相をアナログ制御した比較例についても検討を行った。
【００３２】
なお、アナログ制御方式は、抵抗（Ｒ）とコンデンサ（Ｃ）で構成されるＣＲ自励発振回路を用いた回路構成で、スイッチング素子Ｓ１〜Ｓ４への制御信号（図３（ｅ）〜（ｈ））を出力するように構成したものである。また、本発明および比較例の両者のＰＤＰは、共にエージング時間は８時間で、各条件にて１０枚以上のパネルについて実施した。
【００３３】
エージング後の本発明のＰＤＰについて検査を行ったところ、本発明のエージング装置で実施したものは、パネル全面にムラもなく点灯できていたが、比較例のＰＤＰの方はパネルの所々に点灯しない、あるいはちらつく画素が数十個〜数百個点在して表示品質が著しく悪いことが分かった。この比較例のＰＤＰについては、パネルを割ってこの不灯やちらつき部分を調べたところ、異常放電によって背面板の蛍光体層１４や誘電体層１２が損傷を受けていることが判明した。
【００３４】
この異常放電が起こった原因を明らかにするために、比較例の回路を使用したエージング時でのパネルの電極部の電圧波形を測定した。その結果、図５（ａ）（ｂ）に示すように、走査電極４側の電圧波形においてスパイク状のノイズ（図５中、円で囲んだ部分Ａ）が見られた。このようにスパイク電圧の発生によって、走査電極−アドレス電極間の電位差が急に高くなり、この間で強い放電（異常放電）が発生し、背面板の蛍光体層１４や誘電体層１２が損傷を受け不灯やチラツキに至ったものと思われる。
【００３５】
このスパイク状のノイズは、スイッチング素子Ｓ２のオン信号のタイミングがスイッチング素子Ｓ３より遅れる（図５でｔ０と標記）ことで発生することが分かった。スイッチング素子Ｓ２がオンするのが遅れることにより、走査電極４が電気的に浮遊状態になり、この状態でスイッチング素子Ｓ３がオンするため、維持電極５の電位上昇に引っ張られて走査電極４の電位が急増することが原因である。維持電極５側の電圧波形に表れる場合は、スイッチング素子Ｓ４のオン信号タイミングがスイッチング素子Ｓ１より遅れる時である。要するに、スイッチング素子Ｓ２，Ｓ４のオン信号のタイミングが、それぞれスイッチング素子Ｓ３，Ｓ１より遅れると、走査電極４側あるいは維持電極側５の電圧波形にスパイク電圧が発生する。
【００３６】
比較例に使用した回路構成のものでは、エージングの時間経過と共に、ＣＲ自励発振回路を構成する抵抗とコンデンサの温度が上昇して、それぞれの抵抗値、静電容量が変化することにより、発振周波数が変動したものと思われる。
【００３７】
一方、本発明においては、水晶発振器のクロックパルスを使用してデジタルで制御しているため、制御信号のオン・オフのタイミングのずれが少なく、スパイク電圧の発生がなかったものと思われる。なお、本発明において、使用するスイッチング素子の応答速度のバラツキが大きい場合、図３（ｅ）〜（ｈ）のように制御信号のタイミングを正確に合わせていても、図５（ａ）（ｂ）のようなスパイク状のノイズが発生するが、この場合は、実際にパネルをエージングし、同時に電圧波形を見ながら、スパイク状のノイズが最も小さくなるように、スイッチング素子の各制御信号のパルス幅や位相を調整すればよい。
【００３８】
本発明においては、パルス幅や位相の設定は、図４において、コントロール手段２６６に設定情報を入力することにより、コントロール手段２６６からプログラマブル・ロジック・アレーの内容を書き換える命令が送られ、各比較器２６３，２６４の設定カウント数が変更されてパルス幅や位相、緩衝時間などをデジタル制御することができるため、調整状態が温度変化などの影響を受けにくい。
【００３９】
なお、図５（ａ）（ｂ）に示すようなスパイク状のノイズが発生しても、放電が発生する時の放電遅れ時間（電圧か印加されて放電に至るまでの時間）が概ね１００ｎｓより長いため、異常放電が発生しないことが本発明者の実験によって明らかになった。そのため、本発明におけるタイミング調整の精度は、１００ｎｓ以下であればよい。また、あまり精度を高めると、設定情報の情報量が増すため実用的ではなく、好ましくは１ｎｓ以上、より好ましくは５ｎｓ以上にすると良い。また、水晶発振器の周波数は１０ＭＨｚ以上であればよい。
【００４０】
（実施の形態２）
エージングの効率をより高めるために、走査電極４、維持電極５にそれぞれ図６（ａ）（ｂ）の電圧パルスを印加するだけでなく、アドレス電極１１にも図６（ｃ）〜（ｈ）に示すような電圧パルスを加えてエージングする場合がある。この方式は、ＭｇＯ表面をスパッタするために必要な壁電荷（放電の際、ＭｇＯ表面に充電される電荷）の消失を極力抑え、より効率よくＭｇＯ表面をスパッタし、クリーニングできる特徴がある。
【００４１】
本実施の形態２におけるエージング装置２４は、図７に示すように走査電極４−維持電極５間に電圧パルスを印加するための直流電源２５およびブリッジ接続した４つのスイッチング素子Ｓ１〜Ｓ４とは別に、アドレス電極１１に電圧パルスを印加するための直流電源２７および直列接続した２つのスイッチング素子Ｓ５，Ｓ６を設け、各スイッチング素子Ｓ１〜Ｓ６を制御回路２６によりオン・オフ制御するように構成している。
【００４２】
図８は、エージング装置２４からＰＤＰ１に印加する、エージング電圧であるパルス電圧の波形を示した一例である。図８（ａ）（ｂ）はそれぞれ走査電極４、維持電極５へ印加されるエージング装置２４の出力端子部での電圧波形を示している。電圧パルスの周期Ｔは、典型的には１５μｓ〜５０μｓの範囲であり、電圧Ｖｓは直流電源２５の出力電圧である。図８（ｃ）はアドレス電極１１へ印加されるエージング装置２４の出力端子部での電圧波形を示している。電圧Ｖｄは直流電源２７の出力電圧である。
【００４３】
エージング装置２４が図８（ａ）（ｂ）（ｃ）の印加電圧波形を出力する時の、制御回路２６の出力信号のタイミングチャートを、図８（ｄ）〜（ｉ）に示す。制御回路２６は、スイッチング素子Ｓ１とＳ４の組と、スイッチング素子Ｓ２とＳ３の組に対し、同時にオン・オフさせて図８（ａ）（ｂ）に示す電圧パルスを出力する。
【００４４】
実施の形態１で説明したように、スイッチング素子の破壊を防ぐために、Ｓ１とＳ４、Ｓ２とＳ３の組のオン・オフの切り替えのタイミング前後で緩衝期間ｔｄを設けている。また、図８（ｃ）に示すアドレス電極１１への電圧パルス波形は、図８（ｈ）（ｉ）の信号を制御回路２６からスイッチング素子Ｓ５およびＳ６にそれぞれ入力することにより、出力されるように構成した。スイッチング素子Ｓ５，Ｓ６に対しても、スイッチング素子の破壊を防ぐためにスイッチング素子Ｓ５，Ｓ６のオン・オフの切り替えのタイミング前後で緩衝期間ｔｄｄを設けている。緩衝時間ｔｄｄについても、上述のｔｄと同様に、スイッチング素子の応答時間のバラツキより長く、エージング放電に悪影響を与えないように短い範囲で設定するのが好ましく、２０〜８０ｋＨｚの周波数であれば、０．１μｓ〜３μｓの範囲内に設定するのがよい。本実施例では０．５μｓに設定した。
【００４５】
このエージング装置を使ってエージングを行った結果について説明する。なお、エージングを行ったＰＤＰは、実施の形態１と同じものを用いた。また、維持−走査電極に印加した電圧パルスのＶｓは２００〜２３０ボルト、周期Ｔは２５μｓ、アドレス電極に印加した電圧パルスのＶｄは５０〜１２０ボルト、パルス幅は２−３μｓとした。また、比較のために、実施の形態１と同様に制御回路２６からの出力信号のパルス幅、位相をアナログ制御した場合についても検討を行った。本発明および比較例の両者のＰＤＰは、共に、エージング時間は５時間で、各条件にて１０枚以上のパネルについて実施した。
【００４６】
エージング後の本発明のＰＤＰについて検査を行ったところ、本発明のエージング装置で実施したものはパネル全面ムラもなく点灯できていたが、比較例のＰＤＰの方はパネルの所々に点灯しない、あるいはちらつく画素がおよそ百個〜千個近く点在して表示品質が著しく悪いことが分かった。つまり、エージング時間は短いにも関わらず、実施の形態１の場合に比べてその数はほぼ倍近くになっていた。この比較例のＰＤＰについてもパネルを割ってこの不灯やちらつき部分を調べたところ、実施の形態１と同様に異常放電によって背面板の蛍光体層１４や誘電体層１２が損傷を受けていることが判明した。
【００４７】
また、比較例の回路を使用したエージング時でのパネルの電極部の電圧波形を測定した。その結果、図９（ａ）（ｂ）（ｃ）に示すような、走査電極４側のみならず維持電極５側の電圧波形においてもスパイク状のノイズ（図中で円で囲んだＡ部分）が見られた。実施の形態１で説明したように、このようなスパイク電圧の発生数の増加によって、走査電極４−アドレス電極１１間および維持電極５−アドレス電極１１間で異常放電の発生回数が増加、結果として不灯やチラツキが多くなったものと思われる。
【００４８】
このスパイク状のノイズは、スイッチング素子Ｓ２のオン信号のタイミングがスイッチング素子Ｓ３より遅れるだけでなく、アドレス電極１１にパルスを印加するスイッチング素子Ｓ５のオン信号のタイミングがＳ２やＳ３より早くなって発生していることが分かった。つまり、Ｓ２やＳ３がオフ状態にある時に、アドレス電極１１の電位が高くなるため、電気的に浮遊状態にある走査電極４および維持電極５の電位が上昇し、スパイクノイズが発生したものである。スイッチング素子Ｓ１〜Ｓ４、スイッチング素子Ｓ５，Ｓ６間のタイミングのズレは、実施の形態１で述べたようにＣＲ自励発振回路を構成する抵抗とコンデンサの温度変化による変動によるものであり、この変動により、パルスの位相、緩衝時間（ｔｄｄ）、パルス幅（ｔａ）の設定値が変化して生じているものである。
【００４９】
このようにアドレス電極１１に電圧パルスを印加するエージング方式の場合、制御信号の各パラメータ（位相，ｔａ，ｔｄｄなど）が多く、よりこれらの変動による異常放電の確率が高くなってしまう。
【００５０】
一方、本発明の場合、エージングの時間中、図１０（ａ）（ｂ）（ｃ）に示すようなスパイクノイズのない電圧波形であった。水晶発振器のクロックパルスの数をカウントして制御信号の位相、パルス幅、緩衝時間などのパラメータ調整を行っている、すなわちこれらのパラメータをデジタル的に制御しているため、温度変化に影響を受けることなくエージング中での制御信号のオン・オフタイミングずれが無かったものと思われる。結果として、放電セルでの不灯やチラツキのない表示品質の高いＰＤＰを、短時間のエージングで生産することができる。
【産業上の利用可能性】
【００５１】
以上のように本発明は、スイッチング素子のオン・オフのタイミングがエージング時間中、殆ど変化することがないため、表示品質の高いパネルを短時間のエージングで得ることができるというＰＤＰの生産性を向上させる上で有用な発明である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施の形態によるプラズマディスプレイパネル（ＰＤＰ）の製造方法により製造されるＰＤＰの概略構成を示す斜視図
【図２】本発明の実施の形態１におけるエージング工程での概略構成を示す構成図
【図３】エージング装置からＰＤＰに印加するエージング電圧であるパルス電圧および各電極の電圧波形の一例を示す波形図
【図４】エージング装置の制御回路の一例を示すブロック回路図
【図５】本発明の比較例におけるエージング電圧であるパルス電圧および各電極の電圧波形の一例を示す波形図
【図６】本発明の実施の形態２におけるエージング電圧であるパルス電圧および各電極の電圧波形の一例を示す波形図
【図７】本発明の実施の形態２におけるエージング工程での概略構成を示す構成図
【図８】エージング装置からＰＤＰに印加するエージング電圧であるパルス電圧および各電極の電圧波形の一例を示す波形図
【図９】比較例における各電極の電圧波形の一例を示す波形図
【図１０】本発明における各電極の電圧波形の一例を示す波形図
【符号の説明】
【００５３】
１    ＰＤＰ
２４    エージング装置
２５，２７    直流電源
２６    制御回路
２６１    水晶発振器
２６２    カウンタ
２６３    １周期用比較器
２６４    １／２周期用比較器
２６５    フリップフロップ
２６６    コントロール手段
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６  スイッチング素子
【図１】
2007066523.tif 000003
【図２】
2007066523.tif 000004
【図３】
2007066523.tif 000005
【図４】
2007066523.tif 000006
【図５】
2007066523.tif 000007
【図６】
2007066523.tif 000008
【図７】
2007066523.tif 000009
【図８】
2007066523.tif 000010
【図９】
2007066523.tif 000011
【図１０】
2007066523.tif 000012