(57)【要約】【課題】搭載したメモリコントローラに格納されたファームウェアのデバッグに使用するデータを取得可能なメモリシステムを提供する。【解決手段】ホスト機器２に接続可能なメモリシステムであって、半導体メモリ４０と、ホスト機器２と半導体メモリ４０間のデータ転送を制御するメモリコントローラ１０と、メモリコントローラ１０の動作を制御するファームウェアの動作データを、データ転送中にメモリコントローラ１０から取得し、取得した動作データをファームウェアのデバッグ用データとして記憶する動作データ取得装置２０とを備える。【選択図】図１
2007265257.tif 000002
【特許請求の範囲】
【請求項１】
ホスト機器に接続可能なメモリシステムであって、  
半導体メモリと、
前記ホスト機器と前記半導体メモリ間のデータ転送を制御するメモリコントローラと、
前記メモリコントローラの動作を制御するファームウェアの動作データを前記データ転送中に前記メモリコントローラから取得し、取得した前記動作データを前記ファームウェアのデバッグ用データとして記憶する動作データ取得装置
とを備えることを特徴とするメモリシステム。
【請求項２】
前記メモリコントローラが、
前記ホスト機器の要求に応じて前記データ転送を制御する中央演算処理装置と、
前記中央演算処理装置がアクセスする制御用メモリ
とを備え、前記動作データ取得装置が、前記中央演算処理装置が前記制御用メモリに出力するアドレスを前記動作データとして取得することを特徴とする請求項１に記載のメモリシステム。  
【請求項３】
前記動作データ取得装置が、
前記中央演算処理装置が前記制御用メモリにアドレスを出力する回数がデータ取得条件を満足するまで、前記動作データを取得する取得回路と、
前記動作データを格納する動作データ記憶回路
とを備えることを特徴とする請求項２に記載のメモリシステム。  
【請求項４】
前記取得回路が、
前記回数をカウントするカウンタと、
前記回数が前記データ取得条件を満足した場合に、前記動作データの取得を停止する停止回路
とを備えることを特徴とする請求項３に記載のメモリシステム。  
【請求項５】
前記半導体メモリが、不揮発性半導体メモリであること特徴とする請求項１乃至４のいずれか１項に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリを搭載するメモリシステムに係り、特にホスト機器と半導体メモリ間のデータ転送を制御するメモリコントローラを搭載するメモリシステムに関する。
【背景技術】
【０００２】
デジタルカメラ、パーソナルコンピュータ等のホスト機器に接続されるメモリカード等のメモリシステムは、メモリシステムに搭載された半導体メモリとホスト機器間のデータ転送を制御するメモリコントローラを有する。メモリコントローラには、一般にファームウェアが格納されている。ここで「ファームウェア」は、メモリコントローラの動作を制御するためにメモリコントローラに組み込まれたソフトウェアである。メモリコントローラはファームウェアを実行して、ホスト機器と半導体メモリ間のデータ転送を制御する。
【０００３】
メモリコントローラに格納されたファームウェアは、例えばジョイント・テスト・アクション・グループ（ＪＴＡＧ）によって規格が定められたＪＴＡＧデバッガ等を用いてデバッグされるのが一般的である。メモリコントローラの試作段階でファームウェアをデバッグする場合、メモリコントローラ及び半導体メモリが評価用ボードに搭載される。評価用ボードにデバッグ用ポートがアサインされる。デバッグ用ポートを介して、メモリコントローラから出力される信号等の、ファームウェアの動作解析に使用可能な動作データが評価用ボードの外部に出力される。例えば、デバッグ用ポートがＪＴＡＧデバッガ等のデバッガに接続され、ホスト機器と接続されたメモリコントローラの動作をデバッガによって監視できる。ホスト機器を動作させた場合のメモリコントローラの動作データを解析することによって、ファームウェアのデバッグが可能になる（例えば、特許文献１参照。）。
【０００４】
しかし、一般的にメモリシステムのインタフェース規格にデバッグ用ポートは設定されていない。そのため、メモリシステムに搭載されたメモリコントローラの場合、ホスト機器を動作させたときのメモリコントローラの動作データを取得できず、メモリコントローラが実行するファームウェアのデバッグは困難である。
【特許文献１】特開平１０−２３２７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、搭載したメモリコントローラに格納されたファームウェアのデバッグに使用するデータを取得可能なメモリシステムを提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、ホスト機器に接続可能なメモリシステムであって、半導体メモリと、ホスト機器と半導体メモリ間のデータ転送を制御するメモリコントローラと、メモリコントローラの動作を制御するファームウェアの動作データをデータ転送中にメモリコントローラから取得し、取得した動作データをファームウェアのデバッグ用データとして記憶する動作データ取得装置とを備えるメモリシステムが提供される。
【発明の効果】
【０００７】
本発明によれば、搭載したメモリコントローラに格納されたファームウェアのデバッグに使用するデータを取得可能なメモリシステムを提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【０００９】
本発明の実施の形態に係るメモリシステムは、図１に示すように、ホスト機器２に接続可能なメモリカード１であって、半導体メモリ４０と、ホスト機器２と半導体メモリ４０間のデータ転送を制御するメモリコントローラ１０と、メモリコントローラ１０の動作を制御するファームウェアの動作データを、データ転送中にメモリコントローラ１０から取得し、取得した動作データをファームウェアのデバッグ用データとして記憶する動作データ取得装置２０とを備える。ここで「動作データ」は、ファームウェアの実行履歴のデータであり、動作データの解析によりファームウェアのデバッグが可能になる。
【００１０】
図１に示すように、メモリコントローラ１０は、中央演算処理装置（ＣＰＵ）１１及び制御用メモリ１２とを含む。ＣＰＵ１１と制御用メモリ１２はバス１３で接続される。
【００１１】
ＣＰＵ１１は、ホスト機器２からメモリカード１に出力されたコマンドに応じてメモリコントローラ１０に格納されたファームウェアを実行することによって、ホスト機器２と半導体メモリ４０間のデータ転送を制御する。ホスト機器２からのコマンドがデータ書き込み要求である場合は、ＣＰＵ１１は、ホスト機器２から転送されたデータを半導体メモリ４０に書き込む。ホスト機器２からのコマンドがデータ読み出し要求である場合は、ＣＰＵ１１は、ホスト機器２から要求されたデータを半導体メモリ４０から読み出し、読み出したデータをホスト機器２に転送する。したがって、ＣＰＵ１１の動作に関するデータを解析することによって、ＣＰＵ１１によって実行された命令を分析することができる。つまり、ＣＰＵ１１の動作に関するデータがファームウェアの動作データである。後述するように、ＣＰＵ１１が出力するアドレスが動作データとしてデータ取得装置２０によって取得される。
【００１２】
制御用メモリ１２は、ＣＰＵ１１がファームウェアを実行する際にＣＰＵ１１からアクセスされる。制御用メモリ１２は、プログラムメモリ１２１、作業メモリ１２２及びレジスタ１２３を含む。プログラムメモリ１２１は、ファームウェア等を格納する。例えば、ＣＰＵ１１によって実行される制御プログラム等が、プログラムメモリ１２１に格納される。プログラムメモリ１２１に、リードオンリーメモリ（ＲＯＭ）等が採用可能である。作業メモリ１２２はＣＰＵ１１の作業エリアとして使用され、ＣＰＵ１１が制御プログラムを実行して作成するデータ等を格納する。作業メモリ１２２に、ランダムアクセスメモリ（ＲＡＭ）等が採用可能である。レジスタ１２３は、ＣＰＵ１１がデータを一時的に格納する記憶装置である。レジスタ１２３に格納されたデータは常に参照可能であるため、ＣＰＵ１１はレジスタ１２３に格納されたデータを高速に読み出せる。
【００１３】
ＣＰＵ１１は、バス１３を経由して制御用メモリ１２にアドレスを出力する。ＣＰＵ１１が制御用メモリ１２に出力するアドレスは、プログラムメモリ１２１に出力するＲＯＭアドレス、作業メモリ１２２に出力するＲＡＭアドレス及びレジスタ１２３に出力するレジスタアドレスを含む。ＲＯＭアドレス、ＲＡＭアドレス及びレジスタアドレスは、バス１３内に設定されるそれぞれの専用パスを経由して、ＣＰＵ１１から制御用メモリ１２に転送される。プログラムメモリ１２１にファームウェアが格納された場合、ＣＰＵ１１がファームウェアを実行するためにプログラムメモリ１２１に出力するＲＯＭアドレスが、ファームウェアの動作データとなる。
【００１４】
動作データ取得装置２０は、設定されたデータ取得条件に従ってメモリコントローラ１０に格納されたファームウェアの動作データを取得する取得回路２１、動作データを格納する動作データ記憶回路２２及び動作データ取得装置２０全体の動作を制御する制御回路２３を有する。データ取得条件は、ＣＰＵ１１が制御用メモリ１２に出力するアドレス、及びそのアドレスを出力する回数として設定される。データ取得条件は、ＲＯＭアドレス、ＲＡＭアドレス及びレジスタアドレスの少なくとも１つについて設定される。データ取得条件が設定されるアドレスを、以下において「対象アドレス」という。ＣＰＵ１１から制御用メモリ１２に対象アドレスが出力される回数が設定されたデータ取得条件に達するまで、メモリコントローラ１０に格納されたファームウェアの動作データが動作データ記憶回路２２に格納される。
【００１５】
取得回路２１は、バス１３を経由してＣＰＵ１１が制御用メモリ１２に出力する対象アドレスを監視し、対象アドレスがＣＰＵ１１から制御用メモリ１２に出力される回数がデータ取得条件として設定された回数以下の場合に動作データを取得する。取得回路２１は、ＣＰＵ１１が制御用メモリ１２に対象アドレスを出力する回数をカウントするカウンタ２１１、アドレスの出力回数がデータ取得条件を満足した場合に動作データの取得を停止する停止回路２１２、及びデータ取得条件が格納されるデータ取得条件記憶回路２１３を有する。既に述べたように、取得回路２１はＲＯＭアドレスをファームウェアの動作データとして取得する。取得された動作データは、データ取得条件記憶回路２１３に格納される。つまり、データ取得条件記憶回路２１３に格納される動作データは、ホスト機器２と半導体メモリ４０間のデータ転送を制御する際にＣＰＵ１１がファームウェアを実行するためにプログラムメモリ１２１にアクセスするアドレスである。
【００１６】
メモリカード１は、ホスト機器２が接続可能なホストインタフェース３０を更に含む。ホストインタフェース３０を介して入力されたコマンド等は、メモリコントローラ１０及び動作データ取得装置２０に転送される。図２に、半導体メモリ４０がＮＡＮＤ型フラッシュメモリである場合のホストインタフェース３０のピン配置の例を示す。図２は、ピン形成面からみたホストインタフェース３０の平面図である。図３に、図２に示したホストインタフェース３０のピンアサイン、つまりピン番号と各ピンに割り当てられた信号を示す。ピン１、９は基準電圧、例えば接地電圧ＧＮＤに割り当てられる。ピン１８は電源電圧Ｖｃｃに割り当てられる。ピン２は、メモリカード１の内部動作状態をホスト機器２に知らせるためのレディ／ビジー信号Ｒ／−Ｂに割り当てられる。書き込み、読み出し及び消去時等、メモリカード１が動作中はピン２からビジー信号が出力され、動作が完了するとレディ信号がピン２から出力される。ピン３はデータを半導体メモリ４０から読み出させるリードイネーブル信号−ＲＥに、ピン４はメモリカード１を動作モードにするカードイネーブル信号−ＣＥにそれぞれ割り当てられる。ピン５はメモリカード１へのコマンドの取り込みをコントロールするためのコマンドラッチイネーブル信号ＣＬＥに、ピン６はアドレス、及び入力データの取り込みをコントロールするためのアドレスラッチイネーブル信号ＡＬＥにそれぞれ割り当てられる。ピン７は、データを半導体メモリ４０に書き込むためのライトイネーブル信号−ＷＥに、ピン８は書き込み及び消去を強制的に禁止するためのライトプロテクト信号−ＷＰに割り当てられる。ピン１０〜１７は、コマンド、アドレス及びデータが転送されるデータ信号Ｄ０〜データ信号Ｄ７に割り当てられる。
【００１７】
尚、図３において、タイプ「Ｓ」は電源電圧を示し、タイプ「Ｉ」はメモリカード１への入力であることを示す。更に、タイプ「Ｉ／Ｏ」はメモリカード１に対する入出力であることを示す。又、信号名の先頭に符号「−」を付した信号は、ローレベルの場合に有効なロー・トゥルー（Low True）信号であることを示す。
【００１８】
図３に示したピンアサインのホストインタフェース３０を介してメモリカード１とホスト機器２を接続することにより、ホスト機器２がメモリカード１に搭載された、ＮＡＮＤ型フラッシュメモリである半導体メモリ４０にアクセス可能である。ここで、ホスト機器２からメモリカード１に出力されるコマンドを「通常コマンド」という。更に、通常コマンドに応じたメモリカード１の動作を、「通常動作」という。通常動作はホスト機器２本来の動作に対応した動作であり、例えばホスト機器２がデジタルカメラである場合、デジタルカメラから転送された写真データを半導体メモリ４０に書き込む動作、或いは半導体メモリ４０に格納された写真データを読み出してデジタルカメラに転送する動作等がメモリカード１の通常動作である。
【００１９】
一方、メモリコントローラ１０に格納されたファームウェアの動作データを動作データ取得装置２０がメモリコントローラ１０から取得するためにメモリカード１に入力されるコマンド等を、「ベンダーコマンド」という。ベンダーコマンドは、例えばデータ取得条件をデータ取得条件記憶回路２１３に格納する動作等、通常動作以外の動作をメモリカード１に実行させるコマンドである。デバッグ実行者は、ホストインタフェース３０を介してベンダーコマンドをメモリカード１に入力する。動作データ取得装置２０に内蔵された制御回路２３は入力されたベンダーコマンドを解析し、例えばベンダーコマンドがデータ取得条件を格納するコマンドであれば、ホストインタフェース３０を介して入力されるデータ取得条件を、データ取得条件記憶回路２１３に格納する。ベンダーコマンドが動作データを読み出すコマンドであれば、制御回路２３は動作データ記憶回路２２に格納された動作データをホストインタフェース３０を介してメモリカード１の外部に出力する。
【００２０】
半導体メモリ４０がＮＡＮＤ型不揮発性メモリであり、ホストインタフェース３０に図３に示したピンアサインが設定された場合に、メモリカード１にデータ取得条件を入力する方法の例を以下に説明する。先ず、コマンドラッチイネーブル信号ＣＬＥがハイレベル、カードイネーブル信号−ＣＥがローレベル、且つアドレスラッチイネーブル信号ＡＬＥがローレベルのとき、ライトイネーブル信号−ＷＥの立ち上がりエッジにて、ピン１０〜ピン１７からベンダーコマンドであるデータ取得条件設定コマンドがメモリカード１に入力される。次いで、コマンドラッチイネーブル信号ＣＬＥがローレベル、カードイネーブル信号−ＣＥがローレベル、且つアドレスラッチイネーブル信号ＡＬＥがローレベルのときに、ライトイネーブル信号−ＷＥの立ち上がりエッジにてピン１０〜ピン１７からデータ取得条件がメモリカード１に入力される。制御回路２３は、入力されたベンダーコマンドがデータ取得条件設定コマンドであると解析した場合、データ取得条件をデータ取得条件記憶回路２１３に格納する。
【００２１】
又、メモリカード１に入力されたベンダーコマンドが動作データを読み出すための動作データ読み出しコマンドである場合、制御回路２３は、コマンドラッチイネーブル信号ＣＬＥがローレベル、カードイネーブル信号−ＣＥがローレベル、且つアドレスラッチイネーブル信号ＡＬＥがローレベルのときに、リードイネーブル信号−ＲＥの立ち上がりエッジにて、ピン１０〜ピン１７から動作データをメモリカード１の外部に出力する。
【００２２】
以下に、図１に示したメモリカード１を用いて、メモリコントローラ１０に格納されたファームウェアをデバッグする方法を、図４に示したフローチャートを用いて説明する。
【００２３】
（イ）ステップＳ１０において、デバッグ実行者が設定したデータ取得条件がホストインタフェース３０を介してメモリカード１に入力され、データ取得条件記憶回路２１３に格納される。例えば図５に示すようにデバッガ３がホストインタフェース３０を介してメモリカード１に接続され、デバッガ３からベンダーコマンドとしてデータ取得条件設定コマンド及びデータ取得条件がメモリカード１に入力される。既に述べたように、データ取得条件は、ＣＰＵ１１から出力されるアドレス及びそのアドレスがＣＰＵ１１から出力される回数である。以下では、対象アドレスがレジスタアドレスの５番地、回数が１０回としてデータ取得条件が設定された例を説明する。
【００２４】
（ロ）ステップＳ２０において、図１に示したようにメモリカード１にホスト機器２を接続する。そして、ステップＳ３０においてホスト機器２を動作させ、動作データ取得装置２０はＣＰＵ１１からレジスタ１２３に出力される対象アドレスを監視しながら、メモリコントローラ１０の通常動作におけるＲＯＭアドレスを動作データとしてメモリコントローラ１０から取得する。つまり、ＣＰＵ１１からレジスタ１２３にレジスタアドレスの５番地が出力された回数がカウンタ２１１によってカウントされ、バス１３を転送されるＲＯＭアドレスが動作データとして動作データ記憶回路２２に格納される。
【００２５】
（ハ）ステップＳ４０において、停止回路２１２が、カウンタ２１１によってカウントされたレジスタアドレスの５番地の回数がデータ取得条件を満足するか否かを判定する。カウンタ２１１がカウントしたレジスタアドレスの５番地の回数が１０回に達していなければ、ステップＳ３０に戻って動作データの取得が継続される。カウンタ２１１がカウントした回数が１０回に達したらステップＳ５０に進み、動作データの取得が停止される。
【００２６】
（ニ）ステップＳ６０において、ベンダーコマンドである動作データ読み出しコマンドがメモリカード１に入力され、動作データ記憶回路２２に格納された動作データがメモリカード１から読み出される。例えば図５に示すようにデバッガ３がホストインタフェース３０を介してメモリカード１に接続され、デバッガ３から動作データ読み出しコマンドがメモリカード１に転送される。動作データ読み出しコマンドに応じて、動作データ記憶回路２２から動作データが読み出され、デバッガ３に転送される。
【００２７】
（ホ）ステップＳ７０において、デバッグ実行者は、例えばデバッガ３を用いて動作データ記憶回路２２から読み出された動作データを解析し、メモリコントローラ１０に格納されたファームウェアをデバッグする。
【００２８】
上記の説明では、データ取得条件をレジスタアドレスのみに設定した例を示したが、ＲＯＭアドレス、ＲＡＭアドレス、レジスタアドレスの任意の複数のアドレスについてデータ取得条件を設定してもよい。
【００２９】
図５に示したようにデバッガ３を接続してデータ取得条件をメモリカード１に入力する例を説明したが、ホスト機器２からデータ取得条件をメモリカード１に入力してもよい。つまり、ホスト機器２からベンダーコマンドを出力させてメモリカード１にデータ取得条件を入力した後、ホスト機器２から通常コマンドをメモリカード１に入力してメモリコントローラ１０を通常動作させる。又、データ取得条件記憶回路２１３に予めデータ取得条件を組み込んでおいてもよい。
【００３０】
上記のように、動作データ取得装置２０は、メモリコントローラ１０に格納されたファームウェアの動作データを取得し、取得された動作データは動作データ記憶回路２２に格納される。取得された動作データが動作データ記憶回路２２の記憶容量を越えた場合は、先に動作データ記憶回路２２に格納された古い動作データから順に消去され、新しい動作データが順次格納される。例えば動作データ記憶回路２２が記憶容量２５６バイトのＲＡＭである場合、対象アドレスの出力回数がデータ取得条件に達する直前までの、２５６ステップ分のファームウェアの動作データが動作データ記憶回路２２に格納される。つまり、デバッグ実行者は、設定したデータ取得条件が満足されなくなる直前までの動作データを用いて、メモリコントローラ１０に格納されたファームウェアをデバッグできる。又、取得された動作データが動作データ記憶回路２２の記憶容量を越えた場合に、新たな動作データを動作データ記憶回路２２に格納しないように設定してもよい。
【００３１】
尚、ステップＳ５０において動作データの取得が停止された後に、メモリカード１の通常動作を一定期間続けてもよいし、動作データの取得が停止された直後にメモリカード１の通常動作を停止してもよい。又、対象アドレスの出力回数がデータ取得条件に達しているか否かにかかわらず、一定期間だけ通常動作を行って動作データを取得してもよい。対象アドレスの出力回数がデータ取得条件に達する前に動作データの取得を停止した場合には、最後に実行された通常動作までの動作データが動作データ記憶回路２２に格納される。
【００３２】
本発明の実施の形態に係る図１に示したメモリシステムは、メモリコントローラ１０に格納されたファームウェアの動作データを取得し、取得した動作データを格納する動作データ取得装置２０を備えるメモリカード１である。設定されたデータ取得条件が満足されるまでの動作データが動作データ取得装置２０に格納され、ホストインタフェース３０を介してメモリカード１の外部に取得された動作データが出力される。ファームウェアの動作データを解析することにより、メモリカード１に搭載されたメモリコントローラ１０が実行するファームウェアをデバッグできる。
【００３３】
＜変形例＞
図６に本発明の実施の形態の変形例に係るメモリカード１Ａを示す。図６に示したメモリカード１Ａでは、バス１３に半導体メモリ４０が接続する。半導体メモリ４０に、ＣＰＵ１１が実行するファームウェアが格納されており、例えばメモリカード１Ａの電源投入時にバス１３を介して半導体メモリ４０からファームウェアが作業メモリ１２２に転送される。
【００３４】
ＣＰＵ１１は、作業メモリ１２２に格納されたファームウェアを実行して、ホスト機器２からの要求に応じてホスト機器２と半導体メモリ４０間のデータ転送を制御する。そのため、図６に示した動作データ取得装置２０は、ＣＰＵ１１から作業メモリ１２２に出力されるＲＡＭアドレスをファームウェアの動作データとして取得する。
【００３５】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３６】
既に述べた実施の形態の説明においては、メモリシステムに搭載された半導体メモリが一つの場合を示したが、複数の半導体メモリがメモリシステムに搭載されていてもよい。
【００３７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態に係るメモリシステムの構成を示す模式図である。
【図２】本発明の実施の形態に係るメモリシステムのホストインタフェースのピン配置を示す模式図である。
【図３】図２に示したホストインタフェースのピンアサインを示す表である。
【図４】本発明の実施の形態に係るメモリシステムを用いてファームウェアをデバッグする方法を説明するためのフローチャートである。
【図５】本発明の実施の形態に係るメモリシステムを用いてファームウェアをデバッグする方法を説明するためのメモリシステムとデバッガの接続状態を示す模式図である。
【図６】本発明の実施の形態の変形例に係るメモリシステムの構成を示す模式図である。
【符号の説明】
【００３９】
１、１Ａ…メモリカード
２…ホスト機器
３…デバッガ
１０…メモリコントローラ
１１…ＣＰＵ
１２…制御用メモリ
１３…バス
２０…動作データ取得装置
２１…取得回路
２２…動作データ記憶回路
２３…制御回路
３０…ホストインタフェース
４０…半導体メモリ
１２１…プログラムメモリ
１２２…作業メモリ
１２３…レジスタ
２１１…カウンタ
２１２…停止回路
２１３…データ取得条件記憶回路
【図１】
2007265257.tif 000003
【図２】
2007265257.tif 000004
【図３】
2007265257.tif 000005
【図４】
2007265257.tif 000006
【図５】
2007265257.tif 000007
【図６】
2007265257.tif 000008