(57)【要約】【課題】顧客やユーザの要求に応じた最適な生産計画が可能となる処理経路抽出システムを提供する。【解決手段】製品の処理パラメータの目標値を設定する目標設定部１１と、製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定する候補決定部１２と、複数の処理経路候補毎に処理パラメータを予測するパラメータ予測部（歩留まり予測部）１３と、複数の処理経路候補から、予測された処理パラメータが目標値を満たす最適処理経路を抽出する経路抽出部１５を備える。【選択図】図１
2007094696.tif 000002
【特許請求の範囲】
【請求項１】
製品の処理パラメータの目標値を設定する目標設定部と、
前記製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定する候補決定部と、
前記複数の処理経路候補毎に処理パラメータを予測するパラメータ予測部と、
前記複数の処理経路候補から、予測された処理パラメータが前記目標値を満たす最適処理経路を抽出する経路抽出部
とを備えることを特徴とする処理経路抽出システム。
【請求項２】
前記処理パラメータは、少なくとも、前記製品の歩留まり、前記製品の製造時間、前記製品の製造コストのいずれかであることを特徴とする請求項１に記載の処理経路抽出システム。
【請求項３】
前記パラメータ予測部が、
前記処理経路候補で使用される処理装置毎の処理パラメータを予測し、
予測された前記処理装置毎の処理パラメータを加算することにより前記処理経路候補の処理パラメータを予測することを特徴とする請求項１又は２に記載の処理経路抽出システム。
【請求項４】
製品の処理パラメータの目標値を設定するステップと、
前記製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定するステップと、
前記複数の処理経路候補毎に処理パラメータを予測するステップと、
前記複数の処理経路候補から、予測された処理パラメータが前記目標値を満たす最適処理経路を抽出するステップ
とを含むことを特徴とする処理経路抽出方法。
【請求項５】
工業製品の処理パラメータの目標値を設定するステップと、
前記製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定するステップと、
前記複数の処理経路候補毎に処理パラメータを予測するステップと、
前記複数の処理経路候補から、予測された処理パラメータが前記目標値を満たす最適処理経路を抽出するステップと、
前記最適処理経路に含まれる処理装置を順次用いて前記処理フローにしたがい前記工業製品を処理するステップ
とを含むことを特徴とする工業製品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、工業製品の製造技術に係り、特に処理経路抽出システム、処理経路抽出方法及び工業製品の製造方法に関する。
【背景技術】
【０００２】
半導体製造の量産環境では、生産性を向上させるために、１つの製造工程に同種の製造装置を複数台用いたり、同じ製造装置でも複数品種を製造するのに利用したりして、製造装置を共用していることが多い。このような場合、数ある製造装置をどのように割り当てて製造するかにより、製品の歩留り、製造コストや納期に大きな差が出てくるため、製造装置の割り当て方が重要である。
【０００３】
顧客やユーザからは、例えば製造コストを安くしたい、コストは多少高くても納期を急ぎたい、不良率を低く生産したい等、製品に対して種々の要求がなされる。
【０００４】
しかしながら、従来は製造ラインの混雑を緩和するための装置スループットを重視したライン設計（例えば、特許文献１参照。）になっていた。このため、必ずしも顧客やユーザの要求に応じた最適な生産計画が行えていなかった。
【特許文献１】特開２００１−２７３０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、顧客やユーザの要求に応じた最適な生産計画が可能となる処理経路抽出システム、処理経路抽出方法及び工業製品の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本願発明の一態様によれば、（イ）製品の処理パラメータの目標値を設定する目標設定部と、（ロ）製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定する候補決定部と、（ハ）複数の処理経路候補毎に処理パラメータを予測するパラメータ予測部と、（ニ）複数の処理経路候補から、予測された処理パラメータが目標値を満たす最適処理経路を抽出する経路抽出部とを備える処理経路抽出システムを提供できる。
【０００７】
本願発明の他の態様によれば、（イ）製品の処理パラメータの目標値を設定するステップと、（ロ）製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定するステップと、（ハ）複数の処理経路候補毎に処理パラメータを予測するステップと、（ニ）複数の処理経路候補から、予測された処理パラメータが目標値を満たす最適処理経路を抽出するステップとを含む処理経路抽出方法を提供できる。
【０００８】
本願発明の更に他の態様によれば、（イ）工業製品の処理パラメータの目標値を設定するステップと、（ロ）製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定するステップと、（ハ）複数の処理経路候補毎に処理パラメータを予測するステップと、（ニ）複数の処理経路候補から、予測された処理パラメータが目標値を満たす最適処理経路を抽出するステップと、（ホ）最適処理経路に含まれる処理装置を順次用いて処理フローにしたがい工業製品を処理するステップとを含む工業製品の製造方法を提供できる。
【発明の効果】
【０００９】
本発明によれば、顧客やユーザの要求に応じた最適な生産計画が可能となる処理経路抽出システム、処理経路抽出方法及び工業製品の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
本発明の実施の形態に係る処理経路抽出システム（製品製造システム）は、図１に示すように、製品の処理パラメータの目標値を設定する目標設定部１１と、製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定する候補決定部１２と、複数の処理経路候補毎に処理パラメータを予測するパラメータ予測部（歩留まり予測部）１３と、複数の処理経路候補から、予測された処理パラメータが目標値を満たす最適処理経路を抽出する経路抽出部１５を備える。「処理パラメータ」は、製品の歩留まり、製造時間及び製造コスト等の、製品の製造に関するパラメータである。本発明の実施の形態では、処理パラメータが歩留まりである一例を説明する。
【００１２】
目標設定部１１、候補決定部１２、歩留まり予測部１３及び経路抽出部１５は、中央演算処理装置（ＣＰＵ）１上で動作するプログラムに含まれる。ＣＰＵ１には、データ記憶装置２、主記憶装置４、入力装置５、出力装置６、及び製造ライン３等が、バスや通信ネットワークを用いて接続されている。
【００１３】
製造ライン３には、種々の処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…が配置されている。処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…には、例えば、イオン注入装置、不純物拡散装置、シリコン酸化膜（ＳｉＯ２膜）を形成する熱酸化装置、ＳｉＯ２膜、燐ガラス（ＰＳＧ）膜、硼素ガラス（ＢＳＧ）膜、硼素燐ガラス（ＢＰＳＧ）膜、シリコン窒化膜（Ｓｉ３Ｎ４膜）、ポリシリコン膜等を堆積する化学的気相堆積（ＣＶＤ）装置、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等をリフロー（メルト）する熱処理装置、ＣＶＤ酸化膜等のデンシファイする熱処理装置、シリサイド膜等を形成する熱処理装置、金属配線層を堆積するスパッタリング装置、真空蒸着装置、更に金属配線層をメッキにより形成するメッキ処理装置、半導体基板の表面を研磨する化学的・機械的研磨（ＣＭＰ）装置、半導体基板表面をエッチングするドライ又はウエットエッチング装置、レジスト除去や溶液による洗浄をする洗浄装置、フォトリソグラフィ処理関連のスピンコート装置（スピンナー）、ステッパー等の露光装置、ダイシング装置、ダイシングされたチップ状の半導体装置の電極をリードフレームに接続するボンディング装置等様々な半導体製造装置が含まれる。
【００１４】
更に、純水処理装置やガスの純化装置等の付帯設備が含まれていても良い。又、これらの半導体製造装置は、バッチ式装置あるいは枚葉式装置のいずれにも適用可能である。後述するすべての実施の形態についても同様にバッチ式装置あるいは枚葉式装置を適用しても構わない。
【００１５】
データ記憶装置２は、製造データ記憶部２１、設計データ記憶部２２、装置データ記憶部２３、予測結果記憶部２４及び経路記憶部２５を備える。製造データ記憶部２１に格納された製造データは、例えば製品の処理フローや製品製造に使用される装置情報等の、各製品の製造プロセスに関する情報を含む。
【００１６】
設計データ記憶部２２には、品種・工程の設計データが格納されている。設計データは、クリティカルエリアのデータを含む。ここで、「クリティカルエリア」とは、製品の設計ルールで定義される特定の大きさよりも大きな寸法（直径）を有した欠陥の存在により、その欠陥がその製品に不良を発生させる範囲である。例えば図２に示すように、特定の大きさより大きい円形の欠陥１０３，１０４の中心がクリティカルエリア１００内にあるときには、欠陥１０３，１０４は隣接する２本の配線１０１，１０２にまたがり、配線１０１，１０２間が導通してしまう。欠陥１０３，１０４のような不良を起こす欠陥を「致命欠陥（キラー欠陥）」という。
【００１７】
一方、欠陥１０３，１０４よりサイズが小さくなり、特定の大きさよりも寸法（直径）の小さな欠陥１０５，１０６は、中心がクリティカルエリア１００内にあれば、２本の配線１０１，１０２をまたがることはなく、不良を起こさない。
【００１８】
クリティカルエリアのサイズは所定の閾値Ｒ０を超えるとステップ関数的に立ち上がるのではなく、図３に示すように、欠陥サイズが大きくなるほど、クリティカルエリアのサイズは大きくなる欠陥サイズの領域を有し、欠陥サイズが所定の閾値Ｒ０を超えると、クリティカルエリアのサイズは一定値になる。即ち、クリティカルエリアは、そのサイズ分布がレイアウトパターンに依存して変化する。例えば図４に示すように蛇行するレイアウトパターン２０１では、図５に示すようにクリティカルエリアのサイズは滑らかに立ち上がり一定となるサイズ分布を示すが、図６に示すように複数のドットパターンが配列されたレイアウトパターン２０２では、図７に示すようにクリティカルエリアのサイズは、Ｓ字カーブを描いて立ち上がり一定となるサイズ分布を示す。
【００１９】
図１に示した装置データ記憶部２３には、各処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…の装置データが格納されている。装置データは、製造ライン３の管理で定期的に取得している各処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…の欠陥情報をはじめとする装置ＱＣデータや、処理時間等の情報を含む。欠陥情報は、図８に点線で示すような欠陥サイズに対する発生頻度の変化を示す情報（欠陥数分布）である。欠陥情報は、処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…毎に最新情報が格納されている。
【００２０】
図１に示したＣＰＵ１は、製品選択部１０、目標設定部１１、候補決定部１２、歩留まり予測部１３、終了判定部１４、及び経路抽出部１５を備える。製品選択部１０は、入力装置５から入力された顧客やユーザからの指示等に基づいて、製造対象とする製品を選択する。
【００２１】
目標設定部１１は、入力装置５から入力された顧客やユーザからの指示・要求に基づいて、製造対象とする製品の処理パラメータ（歩留まり）に対して目標値を設定する。例えば、目標値として「歩留り９５％以上」を設定する。
【００２２】
候補決定部１２は、製造データ記憶部２１に格納された製造対象とする製品の製造データ、及び装置データ記憶部２３に格納された装置データを読み出して、装置データに登録されている処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…のうちから、製造対象とする製品の処理フローに記載されている各工程と、それぞれの工程で使用可能な処理装置をそれぞれ抽出する。
【００２３】
例えば、処理フローから、製造対象とする製品を生産するためには図９に示すように工程Ａ〜Ｄがあるとする。処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３，…のうちから、工程Ａで使用可能な処理装置Ｘ１，Ｘ２，Ｘ３、工程Ｂで使用可能な処理装置Ｙ１，Ｙ２，Ｙ３、工程Ｃで使用可能な処理装置Ｚ１，Ｚ２，Ｚ３、工程Ｄで使用可能な処理装置Ｘ１，Ｘ２，Ｘ３が抽出される。更に、候補決定部１２は、各工程Ａ〜Ｄでそれぞれ使用可能な処理装置を一つずつ選んで組み合わせ、複数（８１通り）の処理経路候補を決定する。
【００２４】
図１に示した歩留まり予測部１３は、設計データ記憶部２２に格納された各工程Ａ〜Ｄに関するクリティカルエリアのデータ、及び装置データ記憶部２３に格納された欠陥数分布を読み出して、各工程Ａ〜Ｄ毎に、対応する処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３で処理された際に発生する致命欠陥数、及び歩留りをそれぞれ予測する。ポアソンモデルを仮定した場合、致命欠陥数λ及び歩留りＹの期待値は、式（１）及び（２）でそれぞれ求めることができる。
【００２５】
λ＝∫Ａ（Ｒ）・Ｄ（Ｒ）ｄＲ  …（１）
Ｙ＝ｅｘｐ（−λ）            …（２）
ここで、Ａ（Ｒ）は各工程のそれぞれのクリティカルエリアのサイズ分布、Ｄ（Ｒ）は各処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３のそれぞれの欠陥数分布、Ｒは欠陥サイズを示す。
【００２６】
一例として、工程Ａに関して、図５に示したクリティカルエリアのサイズ分布Ａ（Ｒ）、及び図１０〜図１２に示すような処理装置Ｘ１，Ｘ２，Ｘ３の欠陥数分布Ｄ（Ｒ）を用いて、式（１）により工程Ａで処理装置Ｘ１，Ｘ２，Ｘ３に起因する致命欠陥数λを図１３〜図１５に示すようにそれぞれ予測する。更に、致命欠陥数λに基づいて、式（２）により、工程Ａにおける処理装置Ｘ１，Ｘ２，Ｘ３のそれぞれの歩留まりＹがそれぞれ９９％、９８％、９６％と予測される。工程Ａの場合、処理装置Ｘ１で処理する場合が高歩留まりを期待できる。
【００２７】
他の一例として、工程Ｄに関して、図７に示した工程Ｄに関するクリティカルエリアのサイズ分布Ａ（Ｒ）、及び図１６〜図１８に示した工程Ｄにおける処理装置Ｘ１，Ｘ２，Ｘ３の欠陥数分布Ｄ（Ｒ）を用いて、式（１）により工程Ｄにおける処理装置Ｘ１，Ｘ２，Ｘ３に起因する致命欠陥数λを図１９〜図２１に示すようにそれぞれ予測する。更に、致命欠陥数λに基づいて、式（２）により、工程Ｄにおける処理装置Ｘ１，Ｘ２，Ｘ３のそれぞれの歩留まりＹがそれぞれ、９９％、９９％、９９％と予測される。工程Ｄの場合、処理装置Ｘ１，Ｘ２，Ｘ３のいずれで処理しても歩留まりが変わらないことが分かる。
【００２８】
更に、歩留まり予測部１３は、各工程Ａ〜Ｄ毎の処理装置Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３の致命欠陥数λ及び歩留りＹに基づいて、複数（８１通り）の処理経路候補毎の致命欠陥数及び歩留まりをそれぞれ予測する。例えば、処理経路候補１（Ｘ１→Ｙ１→Ｚ１→Ｘ１）の致命欠陥数λ及び歩留りＹは式（３）及び（４）でそれぞれ求めることができる。
【００２９】
λ＝∫ＡｃＡ（Ｒ）・ＤＸ１（Ｒ）ｄＲ＋∫ＡｃＢ（Ｒ）・ＤＹ１（Ｒ）ｄＲ＋∫ＡｃＣ（Ｒ）・ＤＺ１（Ｒ）ｄＲ＋∫ＡｃＤ（Ｒ）・ＤＸ１（Ｒ）ｄＲ       …（３）
Ｙ＝ｅｘｐ（−λ）      …（４）
ここで、ＡｃＡ（Ｒ），ＡｃＢ（Ｒ），ＡｃＣ（Ｒ），ＡｃＤ（Ｒ）は各工程Ａ〜Ｄのクリティカルエリア、ＤＸ１（Ｒ），ＤＹ１（Ｒ），ＤＺ１（Ｒ）は各処理装置Ｘ１，Ｙ１，Ｚ１の欠陥数分布、Ｒは欠陥サイズを示す。なお、式（３）において、全４工程Ａ〜Ｄなので１／４を乗算することで各工程Ａ〜Ｄの平均値をとっても良い。また、式（３）の右辺の各項に適宜重み付けをしても良い。
【００３０】
図１に示した終了判定部１４は、歩留まり予測部１３により全処理経路候補に対して歩留まりが予測されたか判定する。この結果、図２２に示すように全処理経路候補の歩留まりが予測される。予測結果は、予測結果記憶部２４に格納される。
【００３１】
図１に示した経路抽出部１５は、予測結果記憶部２４に格納されている処理経路候補に対して、処理パラメータの予測値が目標値を満たす最適処理経路を抽出する。例えば図２２において、目標値（歩留まり９５％以上）を満たす最適処理経路として、歩留まり９５％と予測された処理経路１，２，３が抽出される。
【００３２】
入力装置５としては、例えばキーボード、マウス、光学式文字読取装置（ＯＣＲ）等の認識装置、イメージスキャナ等の図形入力装置、音声入力装置等の特殊入力装置が使用可能である。出力装置６としては、液晶ディスプレイ、ブラウン管（ＣＲＴ）ディスプレイ等の表示装置や、インクジェットプリンタ、レーザプリンタ等の印刷装置等を用いることができる。
【００３３】
主記憶装置４には、ＲＯＭ及びＲＡＭが組み込まれている。ＲＯＭは、ＣＰＵ１において実行されるプログラムを格納しているプログラム記憶装置等として機能する（プログラムの詳細は後述する。）。ＲＡＭは、ＣＰＵ１におけるプログラム実行処理中に利用されるデータ等を一時的に格納したり、作業領域として利用される一時的なデータメモリ等として機能する。主記憶装置４としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープ等が採用可能である。
【００３４】
また、ＣＰＵ１とデータ記憶装置２等の間には、ファイルの読み出し及び書き込みを管理する図示を省略した記憶装置管理手段が接続されている。また、入力装置５及び出力装置６とＣＰＵ１との間には、情報の入出力を制御する図示を省略した入出力制御装置が接続されている。
【００３５】
次に、本発明の実施の形態に係る生産経路指定方法を図２３のフローチャートを参照しながら説明する。
【００３６】
（イ）ステップＳ１０において、入力装置５から入力された指示に基づいて、製品選択部１０が製造対象とする製品を選択する。ステップＳ１１において、入力装置５から入力された指示に基づいて、目標設定部１１が、製造対象とする製品の処理パラメータ（歩留まり）に対する目標値を設定する。
【００３７】
（ロ）ステップＳ１２において、候補決定部１２は、製造データ記憶部２１に格納されている製造データに基づいて、製造対象とする製品を処理可能な処理装置を組み合わせてラインとした複数の処理経路候補を決定する。
【００３８】
（ハ）ステップＳ１３において、歩留まり予測部１３は、設計データ記憶部２２から読み出した設計データに基づいて複数の処理経路候補毎の歩留りを予測する。予測結果は、予測結果記憶部２４に格納される。
【００３９】
（ニ）ステップＳ１４において、終了判定部１４は、全処理経路候補に対して歩留まりの予測が実施されたか判定する。まだ処理を行っていない処理経路候補があると判定された場合、Ｓ１３に戻り処理経路候補を選択し、歩留まりを予測する。一方、ステップＳ１４において全処理経路候補に対して処理が終了したと判定された場合、ステップＳ１５の手順に進む。
【００４０】
（ホ）ステップＳ１５において、経路抽出部１５は、予測結果記憶部２４に格納されている複数の処理経路候補から、目標設定部１１により設定された目標値を満たす最適処理経路を抽出する。最適処理経路は、経路記憶部２５に格納される。
【００４１】
本発明の実施の形態によれば、半導体製品の製造において、製造ライン３に複数台の装置を共用して製造している工程がある場合に、歩留り等の目標値に応じて最適処理経路を自動的に抽出可能となる。したがって、顧客からの要求に合わせて最適な生産計画が可能になり、最適処理経路を用いることで製造ライン３全体としても大きな利益を生み出すことが期待できる。
【００４２】
なお、歩留まりを予測するための製造データとして欠陥情報を使ったが、歩留りとリンクした情報が取得されていれば、その情報を用いて歩留まりを予測しても良い。
【００４３】
図２３に示した一連の手順、即ち：製品の処理パラメータの目標値を設定する命令；製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定する命令；複数の処理経路候補毎に処理パラメータを予測する命令；及び複数の処理経路候補から、予測された処理パラメータが目標値を満たす最適処理経路を抽出する命令；等は、図２３と等価なアルゴリズムのプログラムにより、図１に示した処理経路抽出システムを制御して実行出来る。このプログラムは主記憶装置４等に記憶させればよい。また、このプログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体を処理経路抽出システムの主記憶装置４に読み込ませることにより、本発明の実施の形態の一連の手順を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク等が「コンピュータ読取り可能な記録媒体」に含まれる。例えば、処理経路抽出システムの本体は、フレキシブルディスク装置（フレキシブルディスクドライブ）および光ディスク装置（光ディスクドライブ）を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはＣＤ−ＲＯＭをその挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムを処理経路抽出システムを構成する主記憶装置４にインストールすることができる。また、所定のドライブ装置を接続することにより、例えばＲＯＭや、磁気テープ装置を用いることもできる。更に、インターネット等の通信ネットワークを介して、このプログラムを主記憶装置４等に格納することが可能である。
【００４４】
次に、本発明の実施の形態に係る半導体装置の製造方法（工業製品の製造方法）を図２４のフローチャートを参照しながら説明する。なお、以下に述べる半導体装置の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。
【００４５】
（イ）ステップＳ１００において、プロセスシミュレーション・リソグラフィシミュレーションやデバイスシミュレーションにより、電気的特性を得る。電気的特性を用いてＬＳＩの回路シミュレーションが行われ、設計パターンのレイアウトデータ（設計データ）を生成する。
【００４６】
（ロ）ステップＳ２１０において、ステップＳ１００で生成されたレイアウトデータの設計パターンに対して、マスクパターンのマスクデータを生成する。マスクパターンがマスク基板に形成され、フォトマスクが作製される。なお、フォトマスクはＬＳＩの製造工程の各段階に対応した各層分作製されてフォトマスクのセットが用意される。
【００４７】
（ハ）ステップＳ３０１のチップ製造工程に先立って、ステップＳ３００において、図２３に示したステップＳ１１〜Ｓ１５の手順と同様に、製品の処理パラメータの目標値を設定し；製品を処理する処理フローに含まれる複数の工程と、それぞれの工程で使用可能な複数の処理装置を組み合わせて複数の処理経路候補を決定し；複数の処理経路候補毎に処理パラメータを予測し；複数の処理経路候補から、予測された処理パラメータが目標値を満たすようなステップＳ３０１のチップ製造工程のための最適処理経路、及び最適処理経路に含まれる処理装置を抽出する。
【００４８】
（ニ）ステップＳ３０１のチップ製造工程では、ステップＳ３０１の前工程及びステップＳ３０５の後工程が実施される。ステップＳ３０１の前工程では、ステップＳ３０３のフロントエンド工程（基板工程）及びステップＳ３０４のバックエンド工程（表面配線工程）が実施される。ステップＳ３０３におけるフロントエンド工程においては、例えばステップＳ３１０における酸化工程、ステップＳ３１１におけるレジスト塗布工程、ステップＳ３１２におけるフォトリソグラフィ工程、ステップＳ３１３におけるステップＳ３１２で作成したマスクを用いた選択的なイオン注入工程及びステップＳ３１４における熱処理工程等が、処理フローにしたがって、ステップＳ３００で抽出された最適処理経路に含まれる処理装置を順次用いて実施される。ステップＳ３１３，Ｓ３１４の代わりに、ステップＳ３１２で作成したマスクを用いた選択的なエッチングがされる場合もある。ステップＳ３０３はこのような選択的なイオン注入や選択的なエッチング等の種々のウェハ処理工程が繰り返して実施される。一連の工程が終了すると、ステップＳ３０４へ進む。
【００４９】
（ホ）ステップＳ３０４においては、基板表面に対して配線処理が施されるバックエンド工程が実施される。バックエンド工程では、ステップＳ３１５における化学気相成長（ＣＶＤ）工程、ステップＳ３１６におけるレジスト塗布工程、ステップＳ３１７におけるフォトリソグラフィ工程、ステップＳ３１８におけるステップＳ３１７で形成したマスクを用いた選択的なエッチング工程、ステップＳ３１９におけるステップＳ３１８で形成したビアホールやダマシン溝への金属堆積工程等の種々のウェハ処理工程が、処理フローにしたがって、ステップＳ３００で抽出された最適処理経路に含まれる処理装置を順次用いて繰り返し実施される。一連の工程により多層配線構造が完成したら、ステップＳ３０５へ進む。
【００５０】
（ヘ）ステップＳ３０５において、ダイヤモンドブレード等のダイシング装置により、所定のチップサイズに分割される。そして、金属若しくはセラミックス等のパッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを金線で接続された後、樹脂封止等の所要のパッケージ組み立ての工程が実施される。
【００５１】
（ト）ステップＳ４００において、半導体集積回路の性能・機能に関する特性検査、リード形状・寸法状態、信頼性試験等の所定の検査を経て、半導体集積回路が完成される。
【００５２】
（チ）ステップＳ５００において、以上の工程をクリアした半導体集積回路は、水分、静電気等から保護するための包装を施され、出荷される。
【００５３】
以上のように、本発明の実施の形態に係る半導体装置の製造方法によれば、例えばステップＳ３０１のチップ製造工程において最適処理経路及びそれに含まれる処理装置を使用することにより、顧客やユーザーの要求にダイナミックに応じた製品生産を行うことができる。
【００５４】
（変形例）
本発明の実施の形態では、処理パラメータが歩留まりである一例を説明したが、処理パラメータは特に限定されない。本発明の実施の形態の変形例に係る処理経路抽出システムでは、処理パラメータが、歩留まりに加えて、製造時間及び製造コストを含む一例を説明する。
【００５５】
図２５に示すように、データ記憶装置２は、コストデータを格納するコストデータ記憶部２６を更に備える。コストデータは、例えば、製造に必要な材料費、製造ライン３で働く工員等の労務費、製造ライン３の維持管理に必要な諸経費等の製品の製造コストに関する情報を含む。
【００５６】
ＣＰＵ１は、製品選択部１０、目標設定部１１、候補決定部１２、第１のパラメータ予測部（歩留まり予測部）１３、終了判定部１４、及び経路抽出部１５、第２のパラメータ予測部（時間予測部）１６及び第３のパラメータ予測部（コスト予測部）１７を備える。
【００５７】
例えば、目標設定部１１が、目標値として、「ウェハあたりの良品数９５個以上、製造日数２０日未満、製造原価２２０未満」を設定したとする。
【００５８】
時間予測部１６は、装置データ記憶部２３から、各製造装置の工期情報を取得すして、処理経路候補を用いた製品の１ウェハあたりの製造時間を予測する。例えば、図２６に示すように、製造対象とする製品が処理経路１（Ｘ１→Ｙ１→Ｚ１→Ｘ１）の場合、処理装置Ｘ１，Ｙ１，Ｚ１，Ｘ１毎の１ウェハを処理する処理時間を２日、５日、１０日、２日と予測する。更に、各処理装置Ｘ１，Ｙ１，Ｚ１，Ｘ１の処理時間の和１９日を、処理経路１（Ｘ１→Ｙ１→Ｚ１→Ｘ１）で生産された場合に要する製造時間として予測する。
【００５９】
コスト予測部１７は、コストデータ記憶部２６から、製造ライン３における各製造装置の処理コスト情報を取得することによって、製品ができるまでにかかった１ウェハあたりの製造コストを予測する。例えば、図２７に示すように、処理経路１（Ｘ１→Ｙ１→Ｚ１→Ｘ１）の場合、処理装置Ｘ１，Ｙ１，Ｚ１，Ｘ１毎の１ウェハを処理する際にかかるコストを５０００、５０００、５０００、５０００と予測する。更に、各処理装置Ｘ１，Ｙ１，Ｚ１，Ｘ１におけるコストの和２００００を、処理経路１（Ｘ１→Ｙ１→Ｚ１→Ｘ１）で生産された場合にかかる製造コストとして予測する。
【００６０】
更に、コスト予測部１７は、歩留まり予測部１３により予測された歩留まりに基づいて、最終的に良品チップを１つ得るために必要となる製造コスト（製造原価）を求めることも可能である。
【００６１】
この結果、図２８に示すように、処理経路候補毎にウェハあたりの良品数、製造時間、製造原価が予測される。例えば、処理経路１は１ウェハ（１００チップ搭載）における良品取得数は９５チップ、それを処理するためにかかる製造コストが２００００の見込みのため、良品１チップあたりのコスト（製造原価）は約２１１と予測されている。予測結果は、予測結果記憶部２４に登録される。
【００６２】
経路抽出部１５は、複数の処理経路候補毎の予測された歩留まり、製造時間及び製造コストと、目標値（ウェハあたりの良品数９５個以上、製造日数２０日未満、製造原価２２０未満）を比較して、歩留まり、製造時間及び製造コストの予測値が目標値を満たす処理経路３を複数の処理経路候補から最適処理経路として抽出する。
【００６３】
次に、本発明の実施の形態の変形例に係る処理経路抽出方法の一例を、図２９のフローチャートを参照しながら説明する。
【００６４】
（イ）ステップＳ２０〜Ｓ２２の手順は、図２３に示したステップＳ１０〜Ｓ１２の手順と実質的に同様であるので、重複した説明を省略する。
【００６５】
（ロ）ステップＳ２３において、歩留まり予測部１３は、複数の処理経路候補毎の歩留まりを予測する。ステップＳ２４において、時間予測部１６は、複数の処理経路候補毎の製造時間・製造日数を予測する。ステップＳ２５において、コスト予測部１７は、複数の処理経路候補毎の製造コストを予測する。ステップＳ２６の手順は、ステップＳ１４の手順と実質的に同様であるので、重複した説明を省略する。
【００６６】
（ハ）ステップＳ２７において、経路抽出部１５は、予測された歩留まり、製造時間及び製造コストに基づいて、複数の処理経路候補から目標値を満たす最適処理経路を抽出する。
【００６７】
本発明の実施の形態の変形例によれば、顧客側から製品希望納期、製品希望価格が提示されている場合にも、顧客から要求された製品価格・数量・納期等に合わせて最適な生産計画が可能になり、製造ライン３全体としても大きな利益を生み出すことが期待できる。
【００６８】
なお、ステップＳ２３〜Ｓ２５の手順で歩留まり、製造時間及び製造コストをそれぞれ予測したが、歩留まり、製造時間及び製造コストのうち目標値として設定された条件のみ予測すれば良く、目標値として設定されない手順は省略して良い。
【００６９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきはない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００７０】
例えば、目標設定部１１が、複数種の目標値を設定する場合、目標値の優先順位を設定しても良い。この場合、経路抽出部１５は、目標値を満たす最適処理経路を複数抽出した場合には、複数の最適処理経路から優先順位の高い処理経路を指定可能である。
【００７１】
例えば、目標値として歩留まり、製造時間及び製造コストを設定し、製造時間がなるべく短い条件を優先するよう設定する。図２８に示すような予測結果が得られた場合、経路抽出部１５は、複数の最適処理経路を抽出した後、処理経路３を指定する。
【００７２】
また、処理経路候補に目標値を満たすものがない場合には、経路抽出部１５は、複数の処理経路候補のうち目標値に近い少なくとも一つの処理経路を最適処理経路として抽出しても良い。
【００７３】
また、処理パラメータとして歩留まり、製造時間及び製造コストを説明したが、これ以外にも種々のパラメータを適用できるのは勿論である。
【００７４】
また、半導体装置の製造方法について例示したが、本発明は、自動車の製造工程、化学薬品の製造工程、建築部材の製造工程法等の工業製品の製造方法に適用できることは、上記説明から容易に理解できるであろう。このように、本発明はここは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の形態に係る処理経路抽出システムの一例を示すブロック図である。
【図２】本発明の実施の形態に係るクリティカルエリアの概念図である。
【図３】本発明の実施の形態に係る欠陥サイズに対するクリティカルエリアのサイズ分布を示すグラフである。
【図４】本発明の実施の形態に係るレイアウトパターンの一例を示す平面図である。
【図５】本発明の実施の形態に係る図４に示したレイアウトパターンにおける欠陥サイズに対するクリティカルエリアのサイズ分布を示すグラフである。
【図６】本発明の実施の形態に係るレイアウトパターンの他の一例を示す平面図である。
【図７】本発明の実施の形態に係る図６に示したレイアウトパターンにおける欠陥サイズに対するクリティカルエリアのサイズ分布を示すグラフである。
【図８】本発明の実施の形態に係る欠陥サイズに対するクリティカルエリアのサイズ分布と欠陥数分布を示すグラフである。
【図９】本発明の実施の形態に係る製造ラインの一例を示す概念図である。
【図１０】本発明の実施の形態に係る欠陥サイズに対する欠陥数分布を示すグラフである。
【図１１】本発明の実施の形態に係る欠陥サイズに対する欠陥数分布を示すグラフである。
【図１２】本発明の実施の形態に係る欠陥サイズに対する欠陥数分布を示すグラフである。
【図１３】本発明の実施の形態に係る欠陥サイズに対する予測された致命欠陥分布を示すグラフである。
【図１４】本発明の実施の形態に係る欠陥サイズに対する予測された致命欠陥分布を示すグラフである。
【図１５】本発明の実施の形態に係る欠陥サイズに対する予測された致命欠陥分布を示すグラフである。
【図１６】本発明の実施の形態に係る欠陥サイズに対する欠陥数分布を示すグラフである。
【図１７】本発明の実施の形態に係る欠陥サイズに対する欠陥数分布を示すグラフである。
【図１８】本発明の実施の形態に係る欠陥サイズに対する欠陥数分布を示すグラフである。
【図１９】本発明の実施の形態に係る欠陥サイズに対する予測された致命欠陥分布を示すグラフである。
【図２０】本発明の実施の形態に係る欠陥サイズに対する予測された致命欠陥分布を示すグラフである。
【図２１】本発明の実施の形態に係る欠陥サイズに対する予測された致命欠陥分布を示すグラフである。
【図２２】本発明の実施の形態に係る予測結果の一例を示す表である。
【図２３】本発明の実施の形態に係る処理経路抽出方法を説明するためのフローチャートである。
【図２４】本発明の実施の形態に係る半導体装置の製造方法を説明するためのフローチャートである。
【図２５】本発明の実施の形態の変形例に係る処理経路抽出システムの一例を示すブロック図である。
【図２６】本発明の実施の形態の変形例に係る製造時間を予測する一例を示す概念図である。
【図２７】本発明の実施の形態の変形例に係る製造コストを予測する一例を示す概念図である。
【図２８】本発明の実施の形態の変形例に係る予測結果の一例を示す表である。
【図２９】本発明の実施の形態の変形例に係る処理経路抽出方法を説明するためのフローチャートである。
【符号の説明】
【００７６】
Ｘ１，Ｘ２，Ｘ３，Ｙ１，Ｙ２，Ｙ３，Ｚ１，Ｚ２，Ｚ３…処理装置
１…中央演算処理装置（ＣＰＵ）
２…データ記憶装置
３…製造ライン
４…主記憶装置
５…入力装置
６…出力装置
１０…製品選択部
１１…目標設定部
１２…候補決定部
１３…歩留まり予測部
１４…終了判定部
１５…経路抽出部
１６…時間予測部
１７…コスト予測部
２１…製造データ記憶部
２２…設計データ記憶部
２３…装置データ記憶部
２４…予測結果記憶部
２５…経路記憶部
２６…コストデータ記憶部
１００…クリティカルエリア
１０１，１０２…配線
１０３，１０４，１０５，１０６…欠陥
２０１，２０２…レイアウトパターン
【図１】
2007094696.tif 000003
【図２】
2007094696.tif 000004
【図３】
2007094696.tif 000005
【図４】
2007094696.tif 000006
【図５】
2007094696.tif 000007
【図６】
2007094696.tif 000008
【図７】
2007094696.tif 000009
【図８】
2007094696.tif 000010
【図９】
2007094696.tif 000011
【図１０】
2007094696.tif 000012
【図１１】
2007094696.tif 000013
【図１２】
2007094696.tif 000014
【図１３】
2007094696.tif 000015
【図１４】
2007094696.tif 000016
【図１５】
2007094696.tif 000017
【図１６】
2007094696.tif 000018
【図１７】
2007094696.tif 000019
【図１８】
2007094696.tif 000020
【図１９】
2007094696.tif 000021
【図２０】
2007094696.tif 000022
【図２１】
2007094696.tif 000023
【図２２】
2007094696.tif 000024
【図２３】
2007094696.tif 000025
【図２４】
2007094696.tif 000026
【図２５】
2007094696.tif 000027
【図２６】
2007094696.tif 000028
【図２７】
2007094696.tif 000029
【図２８】
2007094696.tif 000030
【図２９】
2007094696.tif 000031