(57)【要約】【課題】  メッキプロセスによって形成した金属膜のメッキ後の高さ分布を予測する。【解決手段】  本発明では、設計ＣＡＤデータから単位面積あたりの配線の側壁表面積からメッキ後のメッキ膜厚さ分布を予測する。また予測したメッキ膜厚さ分布からＣＭＰ後の高さ分布を予測する。【効果】  本発明によれば、簡単な方法で精度良くメッキ後のメッキ膜高さ分布を予測可能であり、メッキ後のプロセスにおける高さ分布の予測も可能となる。【選択図】  図９
2007073797.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイス表面の標高分布を予測するデバイス設計支援方法において、デバイスの下地に設けられた溝もしくは孔をメッキ法により金属により埋め込んだ際、デバイス上に生じる金属膜の凹凸分布を半導体デバイスの設計ＣＡＤデータを用いて予測することを特徴とするデバイス設計支援方法。
【請求項２】
請求項１において、対象とするデバイスの設計ＣＡＤデータから単位面積辺りに存在する溝もしくは孔部分の側壁の表面積の和を用いてデバイス表面の凹凸を予測することを特徴とするデバイス設計支援方法。
【請求項３】
請求項１において、対象とするデバイスの設計ＣＡＤデータから、設計ＣＡＤデータの上面投影図より単位面積辺りの溝もしくは孔部分の外周の長さの和を求め、デバイス表面の凹凸を予測することを特徴とするデバイス設計支援方法。
【請求項４】
請求項１において、単位面積辺りの溝もしくは孔部分の側壁の表面積の和とデバイス表面の金属膜の凹凸の関係式をあらかじめ求め、新たな設計ＣＡＤデータにて単位面積辺りの溝もしくは孔部分の表面積の長さの和を求め、先に求めた関係式を用いて新たな設計ＣＡＤデータを用いて作成した半導体デバイス上の金属膜厚さを求めることを特徴とするデバイス設計支援方法。
【請求項５】
請求項１において、単位面積辺りの溝もしくは孔部分の外周の長さの和とデバイス表面の金属膜の凹凸の関係式をあらかじめ求め、新たな設計ＣＡＤデータにて単位面積辺りの溝もしくは孔部分の外周の長さの和を求め、先に求めた関係式を用いて新たな設計ＣＡＤデータを用いて作成した半導体デバイス上の金属膜厚さを求めることを特徴とするデバイス設計支援方法。
【請求項６】
請求項４又は５において、前記関係式が、
【数１】
2007073797.tif 000004
であることを特徴とするデバイス設計支援方法。
ただし、Z[nm]を注目している領域の高さとするとき、xは注目している領域の単位面積辺りの溝もしくは孔部分の外周の長さの和[nm/μm2]あるいは溝もしくは孔部分の側壁表面積の和[nm2/μm2]、A1[nm]はパラメータ、A2[nm]はパラメータ、x0（[nm/μm2]もしくは[nm2/μm2]）はパラメータ、dx（[nm/μm2]もしくは[nm2/μm2]）はパラメータ、ρは注目している領域のパターンの密度、-Z0[nm]はパターン密度が100%となったときの標高である。あるいはZ[nm]を注目している領域の高さとするとき、x[nm2/μm2]は注目している領域の単位面積辺りの溝もしくは孔部分の側壁面積の和、A1[nm]はパラメータ、A2[nm]はパラメータ、x0[nm2]はパラメータ、dx[nm2]はパラメータ、ρは注目している領域のパターンの密度、-Z0[nm]はパターン密度が100%となったときの標高である。ここでパターン密度ρとは、注目している領域の面積をＳ[μm2]とし、注目している領域における溝もしくは孔が占める面積をＳp[μm2]とした場合、(Sp/S)×100[%]とする。
【請求項７】
請求項４又は５において、前記関係式が、一次関数、二次もしくは三次以上の関数又は指数関数を含むことを特徴とするデバイス設計支援方法。
【請求項８】
請求項６において、前記Ｓ[μm2]の値が0.1〜10000[μm2]であることを特徴とするデバイス設計支援方法。
【請求項９】
請求項４又は５において、前記関係式に、メッキ液中に含まれる一種類もしくは複数種類の成分の濃度がパラメータとして含まれることを特徴とするデバイス設計支援方法。
【請求項１０】
請求項４又は５において、前記関係式が、メッキ液中に含まれる、特にメッキ反応を促進させる成分の濃度がパラメータとして含まれる関数であることを特徴とするデバイス設計支援方法。
【請求項１１】
請求項１において、デバイス上に生じる凹凸分布予測結果を、メッキプロセス以降に実施されるプロセスのシミュレーションに利用することを特徴とするデバイス設計支援方法。
【請求項１２】
請求項１において、デバイス上に生じる凹凸分布予測結果を、メッキプロセス後に実施されるＣＭＰプロセスのシミュレーションに利用することを特徴とするデバイス設計支援方法。
【請求項１３】
請求項５において、予測されたＣＭＰプロセスのシミュレーション結果に基づき、デバイス表面の平坦性を改善するために元のＣＡＤデータを変更することを特徴とするデバイス設計支援方法。
【請求項１４】
請求項１において、前記金属が銅、ニッケル、コバルト、銀、金、タンタル、又はそれらの金属の合金であることを特徴とするデバイス設計支援方法。
【請求項１５】
半導体デバイス表面の標高分布を予測するデバイス設計支援システムにおいて、デバイスの下地に設けられた溝もしくは孔をメッキ法により金属により埋め込んだ際、デバイス上に生じる金属膜の凹凸分布を半導体デバイスの設計ＣＡＤデータを用いて予測する予測手段と、デバイス上に生じる凹凸分布予測結果を、メッキプロセス後に実施されるＣＭＰプロセスのシミュレーションに利用し、設計ＣＡＤデータの変更を自動的に実行する設計ＣＡＤデータ変更手段とを備えることを特徴とするデバイス設計支援システム。
【請求項１６】
コンピュータを、デバイスの下地に設けられた溝もしくは孔をメッキ法により金属により埋め込んだ際、デバイス上に生じる金属膜の凹凸分布を半導体デバイスの設計ＣＡＤデータを用いて予測させる手段として機能させることを特徴とするデバイス設計支援プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイス設計支援方法、デバイス設計支援システム及びデバイス設計支援プログラムに関する。
【背景技術】
【０００２】
半導体デバイスでは近年の高速化により、従来用いられていたアルミ配線に代わり、銅配線が用いられるようになってきた。このような銅配線の多くはメッキプロセスとエッチングプロセスを組み合わせた、いわゆるデュアルダマシンプロセスによって形成されている。メッキプロセスでは、その特徴として配線が細く密集している部分の標高が高くなり、太い配線部分が低くなる特徴がある。また配線のない、あるいは疎な部分は両者の中間の標高値となる。
【０００３】
このような標高差を見積もる従来手法として、Journal of the electrochemical soc., 515(6)C418-C430(2004)が挙げられる。
【非特許文献１】Journal of the electrochemical soc., 515(6)C418-C430(2004)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記公知例においては次のような課題が存在する。
【０００５】
(1)上記公知例では平均化した配線長さを用いており、実際の製品チップでは正確な配線長を求めることはできない。
【０００６】
(2)上記公知例では側壁表面積だけでなく溝もしくは孔の底部および上部全てを含めて計算している。J. Reid, et.al. , Solid State Tech. July 2000, pp86-89そのほかの文献によれば、溝および孔に付着したメッキ液中の“促進剤”（メッキ速度を向上させる成分）によりメッキ膜の盛り上がり現象が起こるとされている。従って、メッキ膜の盛り上がりに注目した金属膜の高さを求めるのであれば、側壁の表面積を重視した評価がなされるべきである。
【０００７】
(3)求めたメッキ膜厚の凹凸分布を平坦化するための手段について述べられていない。
【０００８】
(4)メッキ後のＣＭＰ処理後段階での平坦性を改善するための手段について述べられていない。
【課題を解決するための手段】
【０００９】
以上の課題を解決するため、本発明では、デバイスの下地に設けられた溝もしくは孔をメッキ法において金属により埋め込んだ際、デバイス上に生じる金属膜の凹凸分布を半導体デバイスの設計ＣＡＤデータを用いて予測することを特徴とする方法が提供される。
【００１０】
これにより、実際にメッキ法を実施する以前の段階でＣＡＤデータを用いて精度の高い凹凸分布を予測することが可能となる。  好ましくは、上記解決手段におけるデバイスの設計ＣＡＤデータから単位面積辺りに存在する溝もしくは孔部分の側壁の表面積の和を用いてデバイス表面の凹凸を予測することを特徴とする方法が提供される。
【００１１】
これにより、実際にメッキ法を実施する以前の段階でＣＡＤデータを用いて精度の高い凹凸分布を予測することが可能となる。
【００１２】
好ましくは、上記解決手段において対象とするデバイスの設計ＣＡＤデータから、設計ＣＡＤデータの上面投影図より単位面積辺りの溝もしくは孔部分の外周の長さの和を求め、デバイス表面の凹凸を予測することを特徴とする方法が提供される。
【００１３】
これにより、実際にメッキ法を実施する以前の段階でＣＡＤデータを用いて精度の高い凹凸分布を予測することが可能となる。
【００１４】
好ましくは上記解決手段において単位面積辺りの溝もしくは孔部分の側壁の表面積の和とデバイス表面の金属膜の凹凸の関係式をあらかじめ求め、新たな設計ＣＡＤデータにて単位面積辺りの溝もしくは孔部分の表面積の長さの和を求め、先に求めた関係式を用いて新たな設計ＣＡＤデータを用いて作成した半導体デバイス上の金属膜厚さを求めることを特徴とする方法が提供される。
【００１５】
これにより、実際にメッキ法を実施する以前の段階でＣＡＤデータを用いて精度の高い凹凸分布を予測することが可能となる。
【００１６】
好ましくは、上記解決手段において単位面積辺りの溝もしくは孔部分の外周の長さの和とデバイス表面の金属膜の凹凸の関係式をあらかじめ求め、新たな設計ＣＡＤデータにて単位面積辺りの溝もしくは孔部分の外周の長さの和を求め、先に求めた関係式を用いて新たな設計ＣＡＤデータを用いて作成した半導体デバイス上の金属膜厚さを求めることを特徴とする方法が提供される。
【００１７】
これにより、一度関係式を求めておけばそれ以降に製造した製品のメッキ膜厚分布を予測することが可能となる。
【００１８】
好ましくは、上記に述べた関係式が、
【００１９】
【数２】
2007073797.tif 000003
【００２０】
であることを特徴とする方法が提供される。
【００２１】
ただし、Z[nm]を注目している領域の高さとするとき、x[nm/μm2]は注目している領域の単位面積辺りの溝もしくは孔部分の外周の長さの和、A1[nm]はパラメータ、A2[nm]はパラメータ、x0[nm]はパラメータ、dx[nm2]はパラメータ、ρは注目している領域のパターンの密度、-Z0[nm]はパターン密度が100%となったときの標高である。あるいはZ[nm]を注目している領域の高さとするとき、x[nm2/μm2]は注目している領域の単位面積辺りの溝もしくは孔部分の側壁面積の和、A1[nm]はパラメータ、A2[nm]はパラメータ、x0[nm2]はパラメータ、dx[nm2]はパラメータ、ρは注目している領域のパターンの密度、-Z0[nm]はパターン密度が100%となったときの標高である。ここでパターン密度ρとは、注目している領域の面積をＳ[μm2]とし、注目している領域における溝もしくは孔が占める面積をＳp[μm2]とした場合、(Sp/S)×100[%]とする。上記に述べたパラメータのうち、A1は溝もしくは孔などの配線構造が存在しない部分の基準面高さを表し、A2-A1は左記に述べた基準面に対して最大となる高さを表している。また-Z0は広い幅を持つ溝などで起きる凹みをあらわしている。
【００２２】
以上のような取り扱いにより精度良くメッキ膜高さを求めることが可能となる。
【００２３】
好ましくは、上記における関係式に、一次関数、二次もしくは三次以上の関数、指数関数、べき関数その他任意の関数を含むことを特徴とする方法が提供される。
【００２４】
これにより、メッキ液特性などの変化に対応してメッキ膜高さを求めることが可能となる。
【００２５】
好ましくは、上記におけるＳ[μm2]の値が0.1〜10000[μm2]であることを特徴とする方法が提供される。
【００２６】
これにより、精度良くメッキ膜厚を求めることが可能となる。メッキ液の特性およびメッキ膜厚にもよるが、特に1μm2程度とすることが望ましい。
【００２７】
好ましくは、上記における関係式に、メッキ液中に含まれる一種類もしくは複数種類の成分の濃度がパラメータとして含まれることを特徴とする方法が提供される。
【００２８】
これにより、メッキ液特性を取り込んだ凹凸予測が可能となる。好ましくは、上記における関係式が、メッキ液中に含まれる、特にメッキ反応を促進させる成分の濃度がパラメータとして含まれる関数であることを特徴とする方法が提供される。
【００２９】
これにより、メッキ液特性を取り込んだ凹凸予測が可能となる。
【００３０】
好ましくは、上記解決手段において、デバイス上に生じる凹凸分布予測結果を、メッキプロセス以降に実施されるプロセスのシミュレーションに利用することを特徴とする方法が提供される。
【００３１】
これにより、メッキプロセス以降で生じるデバイス上の凹凸を予測することが可能となる。
【００３２】
好ましくは、上記解決手段において、デバイス上に生じる凹凸分布予測結果を、メッキプロセス後に実施されるＣＭＰプロセスのシミュレーションに利用することを特徴とする方法が提供される。
【００３３】
これにより、メッキプロセス以降に実施されるＣＭＰプロセス後の凹凸形状を予測することができる。
【００３４】
好ましくは、上記解決手段において、予測されたＣＭＰプロセスのシミュレーション結果に基づき、デバイス表面の平坦性を改善するために元のＣＡＤデータを変更することを特徴とする方法が提供される。
【００３５】
これにより、試作をするまでもなく設計段階でデバイス表面上の凹凸を制御することが可能となる。
【００３６】
好ましくは、上記解決手段において設計ＣＡＤデータの変更を自動的に実行することを特徴とするシステム。
【００３７】
これにより、設計側で必要となるさまざまなパターン変更処理を負担無く実行することが可能となる。
【００３８】
好ましくは、上記解決手段における金属が銅、ニッケル、コバルト、銀、金、タンタル、あるいはその他金属あるいは左記に挙げた金属の合金であることを特徴とする方法。
【００３９】
これにより、さまざまな金属に対して上記までに述べたような手段を適用することが可能となる。
【発明の効果】
【００４０】
本発明によれば、簡単な方法で精度良くメッキ後のメッキ膜高さ分布を予測可能であり、メッキ後のプロセスにおける高さ分布の予測も可能となる。
【発明を実施するための最良の形態】
【００４１】
まず最初に半導体デバイス表面に形成された溝（あるいは孔）への金属膜のメッキ膜盛上がりと溝（あるいは孔）の側壁表面積の関係について下記する。
【００４２】
図１にメッキを始めた段階での溝４０２の断面を示す。溝の幅は約０．２μmであり、深さは約１μｍである。溝４０２の上部および下部、側壁にはメッキ速度を促進する物質（以降促進剤４０１と呼ぶ）。促進剤４０１の濃度分布は図１の段階ではどこでもほぼ均一であるが、メッキが進むにつれ図２のように溝４０２の間に濃縮され始める。やがて溝４０２が金属で埋めつくされると図３のように溝上部に特に促進剤濃度の高い領域４０５が生成する。促進剤濃度が高い領域４０５では更に金属膜の生成が速くなり、結果的に図４のように溝上部に盛り上がり４０６が発生する。また、一方で溝の幅が数μｍを超えるような大きさの場合、上記に述べたような盛り上がりは発生しない。その理由は、側壁表面積に対する開口部の比率が高いために十分な促進剤４０１の濃縮が起こらないためである。特にメッキ量が少ない場合にはこの部分は溝の高さよりも低くなる場合がある。
【００４３】
以上に述べたような機構については文献J. Reid, et.al. , Solid State Tech. July 2000, pp86-89などに述べられている。また、経験的に溝パターンの密度が高い部分で特に盛り上がりが高くなることが知られている。このような問題を評価するためには、促進剤の濃縮の特性から見て、特に溝や孔の側壁面積に注目する必要があると考えられる。また、溝底部や溝のない部分には均一に促進剤が付着するので、これらは除外して考えるべきである。また、溝や孔の密度が高い部分ほど盛り上がりが大きくなることから考えて、単位密度辺りの溝もしくは孔の総表面積と盛り上がりの相関を求めておけばメッキ後の表面高さを予測することができると考えられる。
【実施例１】
【００４４】
本発明にかかる実施例を以下に説明する。本実施例では図５のように溝状に掘り込まれたパターン上にＣｕメッキ膜を堆積するケースを考える。微細なパターン上ではＣｕ膜は盛りあがって凸状となり、広いパターン上では逆に凹状となる。基準面は下地にパターンが存在しない領域上のＣｕ膜高さとする。
【００４５】
図６は本発明で使用したチップのＣＡＤデータ概略図である。左記ＣＡＤデータにはパターン５１、５２、５３、５４、５５の5種類のパターンが形成されており、それぞれ縦方向には同じパターンが５列並んでいる。またそれぞれのパターンにおける単位面積辺りの側壁面積はパターン５１＜５２＜５３＜５４＜５５となるように設計されておりまた特に５５のパターンはパターン密度１００％（メッキした際に１００％のＣｕパターンで埋め尽くされる）である。図６はパターン５１における微細パターンを拡大したものである。図６から分かるようにそれぞれのパターンはラインとスペースから構成される微細形状の集合体として形成されている。図６のＣＡＤデータから単位面積辺りの配線外周長さは現在では半導体設計用ツールなどを使用することで容易に求めることが可能である。本実施例では半導体設計用ツールを用い、チップを20μm×20μmに分割して各領域で単位面積辺りの外周長さの和ΣＬを求めた。更に、この各領域での外周長さの和に溝の深さＤをかけることで側壁の面積を求めることができる。通常の集積回路では溝の深さはチップ内で同一であるため、単純にΣＬ×Ｄとすることで側壁の表面積を求めることができる。これをチップ分割領域の面積20μm×20μm＝400μm2で割ることにより単位面積辺りの側壁表面積を求めることができる。チップ分割領域の大きさの最適値はプロセスによって異なるが本実施例では20μm角が最適であると考えた。プロセスの変化によってはこの分割領域の面積を変えてもよい。
【００４６】
上記で求めた配線の側壁表面積の計算処理を実施する以前に、実測により実際のチップを用いて側壁表面積の和とＣｕ膜の高さの関係をあらかじめ求めておく。この場合、単位面積辺りの側壁表面積が明らかになっているテストチップをサンプルとして用い、パターン上でのＣｕ膜高さを求めて式（１）でフィッティングし、上記関係を求める。Ｃｕ膜の堆積膜厚さによる式（１）の変化に関しても求めておくことが望ましい。本実施例では1000nmのＣｕ膜厚堆積を行った場合に図８のような関係が得られることがわかった。
【００４７】
次に上記で求めた単位面積辺りの側壁表面積と式（１）を用いてチップ上の各分割領域（20μm×20μm）でのＣｕ膜高さを求める。このとき密度１００％の場合にはＣｕは盛り上がらず逆に凹むと考えられるので式（１）のＺ＝−Ｚ0の値をＣｕ膜高さとして用いる。本実施例ではＺ０の大きさは溝の深さＤと同一であるとして扱った。図９は図６における断面５６に沿ってのＣｕ膜の高さ分布を求めた結果である。Ｃｕ密度１００％の領域を除いてパターンが凸状に隆起していることが分かる。
【００４８】
上記で述べた密度１００％の部分の取り扱いについてはプロセスの違いによりＺ＝−Ｚ0のＺ0を変えても良い。
【００４９】
以上のようにして設計ＣＡＤデータからメッキ後のＣｕ膜高さ分布を求めることができる。
【実施例２】
【００５０】
上記実施例ではフィッティング式として式（１）を用いたがプロセスによっては一次関数、二次関数もしくは三次以上の関数、指数関数、べき関数そのほかの関数を用いても同様の効果を奏する。
【実施例３】
【００５１】
上記実施例では式（１）にメッキ液中に含まれる化学成分に関するパラメータを含んでいないが添加剤の効果などを考慮するためにメッキ液中に含まれる成分の濃度がパラメータと含まれる関数を用いてもよい。本実施例により、よりメッキプロセスそのものを考慮したメッキ膜厚予測が可能となる。
【実施例４】
【００５２】
上記実施例まではメッキプロセスによる表面の高さを求める方法のみについて記述しているが、メッキに引き続くプロセスでの形状変化を求めることも可能である。通常、ダマシンプロセスではＣｕメッキに引き続いてＣｕメッキ膜を取り去るＣＭＰ（Chemical Mechanical Polishing）プロセスが実施される。Ｃｕ膜のＣＭＰに関してはこれまでに幾つかの基礎検討がなされシミュレーション方法が提唱されている (例えばT. Tugbawa, et. al. ,”A Mathematical Model of Pattern Dependencies in Cu CMP Processes,” CMP Symposium, Electrochem. Soc. Meeting, Vol.PV99-37, pp.605-615,Honolulu,HA,Oct.1999)。このようなＣｕ−ＣＭＰのシミュレーションを実施するには事前にＣｕメッキ後の高さを把握しておく必要がある。Ｃｕメッキ後の高さについては上記実施例までの方法により把握し、引き続きＣｕ−ＣＭＰシミュレーションを実施すればＣＭＰ後の高さ分布を知ることが可能である。この際、ＣＭＰパッドがＣｕメッキ面に当たる圧力を計算する際に”有効パターン密度”を求める必要がある。通常のオゾン−ＴＥＯＳ（Tetraethylorthosilicate）膜などのＣＶＤ後では局所段差(凸になっている場所と凹になっている場所の標高差)がチップ内のどこでもほぼ同じであるが、Ｃｕメッキプロセスで形成されたＣｕ膜の場合には場所によって高さが異なる。このため、”有効パターン密度”を求める際に高さによる重み付けが必要となる。この重み付けをした上で有効パターン密度を求める方法を図５、図１０を用いて以下に述べる。
【００５３】
まず最もＣｕ高さの低くなる部分（Ｃｕパターン密度100％の領域）のメッキ膜パターン密度ρKを０とする。次に最もＣｕ高さの高くなる部分のパターン密度ρKを１とする。この関係を表したものが図１０である。図１０では比例関係の関数を用いたが、プロセスによっては指数関数またはべき関数などその他の関数を用いても良い。図１０のようにして求めたρKを各分割領域に割り当て、このパターン密度分布から有効パターン密度を計算する。有効パターン密度の計算方法については既文献に詳細が述べられているのでここでは述べない。左記のようにして求めた有効パターン密度を用いてＣｕ研磨のシミュレーション、バリア膜研磨のシミュレーション、下地層のシミュレーションを実施することにより、最終的な研磨後の標高分布を知ることができる。図１１は下地層までの研磨を実施した時の、図６における断面５６に沿っての高さ分布の計算結果である。
【００５４】
以上のようにしてメッキ膜高さを求めた結果を使用してＣＭＰシミュレーションを実施し、研磨後の高さ分布を予測することができる。
【実施例５】
【００５５】
メッキ、あるいはＣＭＰプロセス後の表面高さ分布は設計ＣＡＤデータに強く依存する。高さ分布が少なければ少ないほど露光不良、断線不良などの問題を抑制できる。従って、設計時にメッキ後あるいはＣＭＰ後の高さ分布をあらかじめ予測し、高さ分布が規定値以下になるように設計すれば最終的に製品歩留まりを高めることができると考えられる。そこで、上記を実現するためのフローを図１２を用いて以下に説明する。
【００５６】
まず最初に原型となる製品の設計ＣＡＤデータを作成する。この段階でのＣＡＤデータはプロセス後の平坦性（高さ分布の大きさ）を改善することを考慮していない原型ＣＡＤデータである。
【００５７】
次に、上記実施例までに述べた方法によってメッキ膜高さ分布を予測する。
【００５８】
次に、上記で予測したメッキ膜高さの分布があらかじめ決めた規定値より大きいか小さいか判断する。ここでメッキ膜高さの分布とはチップ内のメッキ膜の最大高さから最小高さを引いた値とする。通常のＣｕメッキプロセスを想定すると、この値は400nm〜1000nmの間となる。この規定値よりメッキ膜高さの分布が大きい場合には次のような処理を実施する。
【００５９】
(1)高さ＜x[nm]（ｘは例えば−200nm）以下の領域にダミーパターン（電気的には機能しないが高さ分布の改良のために加えるパターンのこと）を挿入する。ダミーパターンの大きさは0.5μm×0.5μmの正方形、ダミーパターン同士のスペースは0.5μm程度が望ましいがプロセスによっては調整しても構わない。
【００６０】
(2)高さ＞y[nm]（ｘは例えば+300nm）以上の領域のダミーパターンを除去する。
【００６１】
(3) (2)で注目している領域にダミーパターンが存在しない場合にはパターンレイアウト自体を変更する。レイアウトの変更は困難な場合が多いので不可能な場合には実施しない。
【００６２】
上記における(1),(2)に関してはコンピュータプログラムで規定できるので自動化が可能である。(3)に関しては設計者自身による手動操作が必要となるため必要に応じて可能な範囲で実行するにとどめる。
【００６３】
以上の処理により、メッキ終了段階での平坦性を向上できる。
【００６４】
次に、上記までで求めたメッキ膜高さ分布を利用してＣＭＰシミュレーションを実施し、ＣＭＰ後の高さ分布を予測する。
【００６５】
次にＣＭＰ後の高さ分布（最大標高から最小標高を引いた値）が規定値以内かどうか判定する。高さ分布が規定値を満たせばそのまま設計ＣＡＤデータが完成したものとみなす。高さ分布が規定値を満たさない場合には次の処理を実行する。
【００６６】
(1) 高さ＞xa[nm]の領域にダミー挿入。ダミーパターンの大きさは0.5μm角、スペースは0.5μmとするがプロセスによって変更しても構わない。
【００６７】
(2) 高さ＜ya[nm]の領域からダミーパターンを除去。ダミーパターンが存在しない場合には(3)を実行。
【００６８】
(3) (2)で注目している領域にダミーパターンが存在しない場合にはパターンレイアウト自体を変更する。レイアウトの変更は困難な場合が多いので不可能な場合には実施しない。
【００６９】
上記における(1),(2)に関してはコンピュータプログラムで規定できるので自動化が可能である。(3)に関しては設計者自身による手動操作が必要となるため必要に応じて可能な範囲で実行するにとどめる。
【００７０】
Ｃｕ−ＣＭＰの研磨用スラリーは通常２種類使われることが多く２step研磨と呼ばれている。第一段階のＣｕの研磨用には研磨速度がＣｕ＞バリア膜、酸化膜となるスラリーを用い、バリア膜上のＣｕをほぼ除去できた段階でＣｕ研磨速度＜バリア膜研磨速度もしくはＣｕ研磨速度＜酸化膜研磨速度となるスラリーを用いる。上記の(1)〜(3)までの方法はこの種の研磨手法に適用した場合を想定している。もし、二段階目の研磨でＣｕ研磨速度＞バリア膜研磨速度もしくはＣｕ研磨速度＞酸化膜研磨速度となる場合には次のような処理を上記処理に替えて実行する。
【００７１】
(1) 高さ＜xa[nm]の領域にダミーパターン挿入。ダミーパターンの大きさは0.5μm角、スペースは0.5μmとするがプロセスによって変更しても構わない。
【００７２】
(2) 高さ＞ya[nm]の領域からダミーパターン削除。
【００７３】
(3) (2)で注目している領域にダミーパターンが存在しない場合にはパターンレイアウト自体を変更する。レイアウトの変更は困難な場合が多いので不可能な場合には実施しない。
【００７４】
上記における(1),(2)に関してはコンピュータプログラムで規定できるので自動化が可能である。(3)に関しては設計者自身による手動操作が必要となるため必要に応じて可能な範囲で実行するにとどめる。
【００７５】
上記のようなパターン変更と高さ分布＜規定値の判定を繰り返し最終的に規定値を満足する設計ＣＡＤデータが完成する。
【００７６】
以上のように本実施例に述べた方法により、より段差の少ないチップを形成することが可能となる。
【実施例６】
【００７７】
上記実施例５のような手順を自動的に実行するためのシステムについて図１３を用い以下に説明する。
【００７８】
システムは入出力用端末１３１、設計データサーバ１３２、プロセスデータサーバ１３３、計算用サーバクラスター１３４、信号線１０１、信号線１０２、信号線１０３、信号線１０４から構成される。
【００７９】
計算の開始の指令、およびパラメータの入力は入出力用端末１３１から人間が実施する。これにより設計データサーバ１３２は必要なデータを選び出し、適合するメッキおよびＣＭＰプロセスパラメータをプロセスデータサーバ１３３から引き出す。更に信号線１０３を通じて両者を計算用サーバクラスター１３４に送信し、計算を開始する。計算用サーバクラスター１３４は計算が終了次第、結果を設計データサーバ１３２に戻す。このとき、改良された設計ＣＡＤデータも送付し、データサーバ１３２に蓄積される。終了の信号は信号線１０１を通じて入出力用端末１３１に送られる。入出力用端末１３１ではメッキ膜厚分布およびＣＭＰ後の高さ分布を設計データサーバ１３２の情報から引き出して表示することができる。また設計データサーバ１３２に接続された信号線１０４を使って外部にそれらの情報を出力することも可能である。
【００８０】
以上のように本実施例により、自動的にメッキ膜厚の予測とＣＭＰ研磨後の膜厚予測を実行することができる。
【実施例７】
【００８１】
上記実施例におけるＣｕメッキ膜がニッケル、コバルト、銀、金、タンタルあるいはその他金属であっても同様の効果を奏する。
【図面の簡単な説明】
【００８２】
【図１】メッキ前の溝形状。
【図２】メッキ中の溝形状（１）。
【図３】メッキ中の溝形状（２）。
【図４】メッキ後の溝形状。
【図５】本発明に係る半導体装置の断面図。
【図６】本発明に係る半導体設計ＣＡＤデータ（１）。
【図７】本発明に係る半導体設計ＣＡＤデータ（２）。
【図８】線長とメッキ膜盛り上がりの関係。
【図９】断面形状（１）。
【図１０】ρKとメッキ膜高さの関係。
【図１１】断面形状（２）。
【図１２】本発明にかかるフロー図。
【図１３】本発明にかかるシステム図。
【符号の説明】
【００８３】
51〜55:配線パターン、
401:促進剤、402:溝、403:Cuメッキ膜、
404:Cuメッキ膜の表面、
405:促進剤濃度の高い領域、
406:盛り上がり、
131:入出力用端末、132:設計データサーバ、
133:プロセスデータサーバ、
134:計算用サーバクラスター、
101〜104:信号線。
【図１】
2007073797.tif 000005
【図２】
2007073797.tif 000006
【図３】
2007073797.tif 000007
【図４】
2007073797.tif 000008
【図５】
2007073797.tif 000009
【図６】
2007073797.tif 000010
【図７】
2007073797.tif 000011
【図８】
2007073797.tif 000012
【図９】
2007073797.tif 000013
【図１０】
2007073797.tif 000014
【図１１】
2007073797.tif 000015
【図１２】
2007073797.tif 000016
【図１３】
2007073797.tif 000017