(57)【要約】【課題】モアレなどの発生の少ない再現性の良い動画像を生成する。【解決手段】撮像素子駆動装置はタイミングジェネレータ１４とシステムコントローラ１３を有する。撮像素子駆動装置はフレーム読出し期間毎に異なるカラーフィルタ単位に配置される画素に画素信号を出力させる。デジタル信号処理回路１２はフレーム読出し期間毎に単一のカラーフィルタ単位に配置された画素から画素信号を受信する。デジタル信号処理回路１２は画素信号を加算メモリ１７に格納する。デジタル信号処理回路１２は異なるフレーム読出し期間に生成した画素信号を加算メモリ１７から読出す。デジタル信号処理回路１２は読出した画素信号を加算する。【選択図】図１
2007124295.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた画素信号を生成する複数の画素を受光面に有し、前記受光面は複数の画素ブロックに分割され、前記画素ブロックには複数の前記画素が配置され、単一のフレーム期間中に前記受光面に入射する被写体の光学像に対応する複数の前記画素信号を生成する撮像手段を駆動する撮像手段駆動装置であって、
前記撮像手段を間引き出力させる場合には、
第１の前記フレーム期間中に、前記画素ブロックにおける第１の領域の前記画素から前記画素信号を出力させ、
前記第１のフレーム期間の次のタイミングの第２の前記フレーム期間中に、前記画素ブロックにおける第２の領域の前記画素から前記画素信号を出力させる
ことを特徴とする撮像手段駆動装置。
【請求項２】
前記第２のフレーム期間の後に連続する第３〜第ｎのフレーム期間のそれぞれにおいて、前記画素ブロックにおける第３〜第ｎの領域の前記画素から前記画素信号を出力させることを特徴とする請求項１に記載の撮像手段駆動装置。
【請求項３】
前記画素は、第１の色のカラーフィルタに覆われた第１の画素、第２の色のカラーフィルタに覆われた第２の画素、あるいは第３の色のカラーフィルタに覆われた第３の画素であって、
前記画素ブロックには、複数の前記第１の画素、複数の前記第２の画素、および複数の前記第３の画素が配置され、
前記第１のフレーム期間中に、前記画素ブロックにおける前記第１の領域の前記第１〜第３の画素から前記画素信号を出力させ、
前記第２のフレーム期間中に、前記画素ブロックにおける前記第２の領域の前記第１〜第３の画素から前記画素信号を出力させる
ことを特徴とする請求項１または請求項２に記載の撮像手段駆動装置。
【請求項４】
前記画素は、前記第１〜第３の画素、あるいは第４の色のカラーフィルタに覆われた第４の画素であって、
前記画素ブロックには、複数の前記第４の画素が配置され、
前記第１のフレーム期間中に、前記画素ブロックにおける前記第１の領域の前記第１〜４の画素から前記画素信号を出力させ、
前記第２のフレーム期間中に、前記画素ブロックにおける前記第２の領域の前記第１〜第４の画素から前記画素信号を出力させる
ことを特徴とする請求項３に記載の撮像手段駆動装置。
【請求項５】
受光量に応じた画素信号を生成する複数の画素を受光面に有し、前記受光面は複数の画素ブロックに分割され、前記画素ブロックには複数の前記画素が配置され、単一のフレーム期間中に前記受光面に入射する被写体の光学像に対応する複数の前記画素信号を生成する撮像手段を駆動する撮像手段駆動方法であって、
前記撮像手段を間引き出力させる場合に、
第１の前記フレーム期間中に、前記画素ブロックにおける第１の領域の前記画素から前記画素信号を出力させ、
前記第１のフレーム期間の次のタイミングの第２の前記フレーム期間中に、前記画素ブロックにおける第２の領域の前記画素から前記画素信号を出力させる
ことを特徴とする撮像手段駆動方法。
【請求項６】
受光量に応じた画素信号を生成する複数の画素を受光面に有し、前記受光面は複数の画素ブロックに分割され、前記画素ブロックには複数の前記画素が配置され、単一のフレーム期間中に前記受光面に入射する被写体の光学像に対応する複数の前記画素信号を生成し、間引き出力させる場合には第１の前記フレーム期間中に前記画素ブロックにおける第１の領域の前記画素から前記画素信号を出力し、前記第１のフレーム期間の次のタイミングの第２の前記フレーム期間中に前記画素ブロックにおける第２の領域の前記画素から前記画素信号を出力する撮像手段から、前記画素信号を受信する受信部と、
前記第１のフレーム期間に前記第１の領域の前記画素から出力された前記画素信号と、前記第２のフレーム期間に前記第２の領域の前記画素から出力された前記画素信号とを加算する加算部とを備える
ことを特徴とする信号処理装置。
【請求項７】
前記加算部は、最も新しく生成された前記第１、第２の領域の前記画素から出力される前記画素信号を加算することを特徴とする請求項６に記載の信号処理装置。
【請求項８】
前記画素は、第１の色のカラーフィルタに覆われた第１の画素、第２の色のカラーフィルタに覆われた第２の画素、あるいは第３の色のカラーフィルタに覆われた第３の画素であって、
前記画素ブロックには、複数の前記第１の画素、複数の前記第２の画素、および複数の前記第３の画素が配置され、
前記撮像手段は、前記第１のフレーム期間中に前記画素ブロックにおける前記第１の領域の前記第１〜第３の画素から前記画素信号を出力させ、前記第２のフレーム期間中に前記画素ブロックにおける前記第２の領域の前記第１〜第３の画素から前記画素信号を出力させ、
前記加算部は、前記第１のフレーム期間に前記第１の領域の前記第１の画素から出力される画素信号と前記第２のフレーム期間に前記第２の領域の前記第１の画素から出力される画素信号とを加算し、前記第１のフレーム期間に前記第１の領域の前記第２の画素から出力される画素信号と前記第２のフレーム期間に前記第２の領域の前記第２の画素から出力される画素信号とを加算し、前記第１のフレーム期間に前記第１の領域の前記第３の画素から出力される画素信号と前記第２のフレーム期間に前記第２の領域の前記第３の画素から出力される画素信号とを加算する
ことを特徴とする請求項６または請求項７に記載の信号処理装置。
【請求項９】
前記撮像手段は、前記第２のフレーム期間の後に連続する第３〜第ｎのフレーム期間のそれぞれにおいて、前記画素ブロックにおける第３〜第ｎの領域の前記画素から前記画素信号を出力し、
前記受信部は、前記第３〜第ｎの領域の前記画素から前記画素信号を受信し、
前記加算部は、前記第１〜第ｎのフレーム期間中に出力された前記画素信号を加算する
ことを特徴とする請求項６または請求項７に記載の信号処理装置。
【請求項１０】
前記加算部は、最も新しく生成された前記第１〜第ｎの領域の前記画素から出力される前記画素信号を加算することを特徴とする請求項９に記載の信号処理装置。
【請求項１１】
前記画素は、第１の色のカラーフィルタに覆われた第１の画素、第２の色のカラーフィルタに覆われた第２の画素、あるいは第３の色のカラーフィルタに覆われた第３の画素であって、
前記画素ブロックには、複数の前記第１の画素、複数の前記第２の画素、および複数の前記第３の画素が配置され、
前記撮像手段は、前記第１〜第ｎのフレーム期間のそれぞれにおいて前記画素ブロックにおける前記第１〜第ｎの領域の前記第１、第２、および第３の画素から前記画素信号を出力し、
前記加算部は、前記第１〜第ｎのフレーム期間のそれぞれにおいて前記第１〜第ｎの領域の前記第１の画素から出力される画素信号を加算し、前記第１〜第ｎのフレーム期間のそれぞれにおいて前記第１〜第ｎの領域の前記第２の画素から出力される画素信号を加算し、前記第１〜第ｎのフレーム期間のそれぞれにおいて前記第１〜第ｎの領域の前記第３の画素から出力される画素信号を加算する
ことを特徴とする請求項９または請求項１０に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子などの撮像手段からの画素信号を間引き出力させるための撮像手段駆動装置または撮像手段駆動方法、および間引き出力時の画像の再現性を高めるための信号処理装置に関する。
【背景技術】
【０００２】
画素数の大きな撮像素子を有し、静止画および動画を撮影可能なデジタルカメラが知られている。このようなデジタルカメラによって動画を撮影するときは、撮像素子から信号を出力させる画素を間引くことが知られている。なお、このような間引き出力とは、撮像素子から画像信号を出力させるときに、画像全体の読出し期間中に一部の画素から信号を読出すことである。
【０００３】
出力する画素を間引くことにより、動解像度の低下が防止されている。すなわち、単一の画素による画素信号の生成と出力とにかかる時間を一定に保ったまま、受光面全体の読出し動作の高速化が図られている。しかし、動解像度の低下を防ぐために必要な画素の間引きを行なうことにより、実際の情報が欠落するために偽の模様や、モアレが発生する問題が生じていた。
【０００４】
そこで、撮像素子内で隣接する画素を加算して出力することが提案されている（特許文献１参照）。しかし、特許文献１における提案では、加算出力が可能な構造の撮像素子を必要としており、一般の撮像素子に適用することが困難であった。
【特許文献１】特開平２００１−３６９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明では間引き出力時に再現性の高い画像を表示可能にするための撮像手段駆動装置および撮像手段駆動方法の提供を目的とする。あわせて、本発明の撮像手段駆動方法によって出力される画素信号に対して信号処理を行い、さらに再現性の高い画像を表示可能にするための信号処理装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明の撮像手段駆動装置は、受光量に応じた画素信号を生成する複数の画素を受光面に有し受光面は複数の画素ブロックに分割され画素ブロックには複数の画素が配置され単一のフレーム期間中に受光面に入射する被写体の光学像に対応する複数の画素信号を生成する撮像手段を駆動する撮像手段駆動装置であって、撮像手段を間引き出力させる場合には、第１の前記フレーム期間中に画素ブロックにおける第１の領域の画素から画素信号を出力させ、第１のフレーム期間の次のタイミングの第２のフレーム期間中に画素ブロックにおける第２の領域の画素から画素信号を出力させることを特徴としている。
【０００７】
さらに、第２のフレーム期間の後に連続する第３〜第ｎのフレーム期間のそれぞれにおいて、画素ブロックにおける第３〜第ｎの領域の画素から画素信号を出力させることが好ましい。
【０００８】
また、画素は第１の色のカラーフィルタに覆われた第１の画素、第２の色のカラーフィルタに覆われた第２の画素、あるいは第３の色のカラーフィルタに覆われた第３の画素であって、画素ブロックには複数の第１の画素、複数の第２の画素、および複数の第３の画素が配置され、第１のフレーム期間中に画素ブロックにおける第１の領域の第１〜第３の画素から画素信号を出力させ、第２のフレーム期間中に画素ブロックにおける第２の領域の第１〜第３の画素から画素信号を出力させることが好ましい。さらには、画素は第１〜第３の画素あるいは第４の色のカラーフィルタに覆われた第４の画素であって、画素ブロックには複数の第４の画素が配置され、第１のフレーム期間中に画素ブロックにおける第１の領域の第１〜４の画素から画素信号を出力させ、第２のフレーム期間中に画素ブロックにおける第２の領域の第１〜第４の画素から画素信号を出力させることが好ましい。
【０００９】
本発明の撮像手段駆動方法は、受光量に応じた画素信号を生成する複数の画素を受光面に有し受光面は複数の画素ブロックに分割され画素ブロックには複数の画素が配置され、単一のフレーム期間中に受光面に入射する被写体の光学像に対応する複数の画素信号を生成する撮像手段を駆動する撮像手段駆動方法であって、撮像手段を間引き出力させる場合に、第１のフレーム期間中に画素ブロックにおける第１の領域の画素から画素信号を出力させ、第１のフレーム期間の次のタイミングの第２のフレーム期間中に画素ブロックにおける第２の領域の画素から画素信号を出力させることを特徴としている。
【００１０】
本発明の信号処理装置は、受光量に応じた画素信号を生成する複数の画素を受光面に有し受光面は複数の画素ブロックに分割され画素ブロックには複数の画素が配置され、単一のフレーム期間中に受光面に入射する被写体の光学像に対応する複数の画素信号を生成し間引き出力させる場合には第１のフレーム期間中に画素ブロックにおける第１の領域の画素から画素信号を出力し第１のフレーム期間の次のタイミングの第２のフレーム期間中に画素ブロックにおける第２の領域の画素から画素信号を出力する撮像手段から、画素信号を受信する受信部と、第１のフレーム期間に第１の領域の画素から出力された画素信号と第２のフレーム期間に第２の領域の画素から出力された画素信号とを加算する加算部とを備えることを特徴としている。
【００１１】
なお、加算部は最も新しく生成された第１、第２の領域の画素から出力される画素信号を加算することが好ましい。
【００１２】
また、画素は第１の色のカラーフィルタに覆われた第１の画素、第２の色のカラーフィルタに覆われた第２の画素、あるいは第３の色のカラーフィルタに覆われた第３の画素であって、画素ブロックには複数の第１の画素、複数の第２の画素、および複数の第３の画素が配置され、撮像手段は記第１のフレーム期間中に画素ブロックにおける第１の領域の第１〜第３の画素から画素信号を出力させ第２のフレーム期間中に画素ブロックにおける第２の領域の第１〜第３の画素から画素信号を出力させ、加算部は第１のフレーム期間に第１の領域の第１の画素から出力される画素信号と第２のフレーム期間に第２の領域の第１の画素から出力される画素信号とを加算し第１のフレーム期間に第１の領域の第２の画素から出力される画素信号と第２のフレーム期間に第２の領域の第２の画素から出力される画素信号とを加算し第１のフレーム期間に第１の領域の第３の画素から出力される画素信号と第２のフレーム期間に第２の領域の第３の画素から出力される画素信号とを加算することが好ましい。
【００１３】
さらに、撮像手段は第２のフレーム期間の後に連続する第３〜第ｎのフレーム期間のそれぞれにおいて画素ブロックにおける第３〜第ｎの領域の画素から画素信号を出力し、受信部は第３〜第ｎの領域の画素から画素信号を受信し、加算部は第１〜第ｎのフレーム期間中に出力された画素信号を加算することが好ましい。
【００１４】
さらに、加算部は最も新しく生成された第１〜第ｎの領域の画素から出力される画素信号を加算することが好ましい。
【００１５】
さらに、画素は第１の色のカラーフィルタに覆われた第１の画素、第２の色のカラーフィルタに覆われた第２の画素、あるいは第３の色のカラーフィルタに覆われた第３の画素であって、画素ブロックには複数の第１の画素、複数の第２の画素、および複数の第３の画素が配置され、撮像手段は第１〜第ｎのフレーム期間のそれぞれにおいて画素ブロックにおける第１〜第ｎの領域の第１、第２、および第３の画素から画素信号を出力し、加算部は第１〜第ｎのフレーム期間のそれぞれにおいて第１〜第ｎの領域の第１の画素から出力される画素信号を加算し第１〜第ｎのフレーム期間のそれぞれにおいて第１〜第ｎの領域の第２の画素から出力される画素信号を加算し第１〜第ｎのフレーム期間のそれぞれにおいて第１〜第ｎの領域の第３の画素から出力される画素信号を加算することが好ましい。
【発明の効果】
【００１６】
本発明によれば、撮像素子に間引き出力をさせることにより動画撮影における動解像度の低下を防ぎ、かつフレーム期間毎に間引く画素を変えることによりモアレなどの少ない再現性の良い動画像を得ることが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の一実施形態を適用した撮像素子駆動装置および本発明の一実施形態を適用した信号処理装置を有するデジタルカメラの内部構成を概略的に示すブロック図である。デジタルカメラ１０は、レンズ１１、撮像素子３０、デジタル信号処理回路１２、システムコントローラ１３、およびタイミングジェネレータ１４などによって構成される。
【００１８】
レンズ１１は、撮像素子３０に光学的に接続される。レンズ１１を透過する被写体の光学像が撮像素子３０の受光面に入射される。撮像素子３０は、例えばＣＭＯＳイメージセンサである。受光面において被写体の光学像が受光されることにより、光学像に対応する画像信号が生成される。
【００１９】
撮像素子３０において生成された画像信号は、Ａ／Ｄコンバータ１５においてアナログ信号からデジタル信号に変換される。デジタル信号に変換された画像信号はデジタル信号処理回路１２（信号処理装置）に送られる。
【００２０】
デジタル信号処理回路１２に送られた画像信号は、信号処理の作業用メモリであるＤＲＡＭ１６に格納される。ＤＲＡＭ１６に格納された画像信号は、デジタル信号処理回路１２において、所定の信号処理が施される。また、デジタル信号処理回路１２には、動画像を撮影するときの画像信号の信号処理のための加算メモリ１７が接続される。
【００２１】
所定の信号処理が施された画像信号は、ＬＣＤ１８に送られる。ＬＣＤ１８において、送られた画像信号に対応する画像が表示される。また、所定の信号処理が施された画像信号は、メモリコネクタ１９を介して接続される着脱式メモリ（図示せず）に格納可能である。
【００２２】
デジタルカメラ１０の全体の動作は、システムコントローラ１３によって制御される。なお、デジタルカメラ１０を操作するためのシャッタボタン（図示せず）や操作ダイヤル（図示せず）などの操作部２０はシステムコントローラ１３に接続される。操作者による操作部２０への操作入力は、入力信号としてシステムコントローラ１３に送られる。
【００２３】
システムコントローラ１３に送られる入力信号に応じて、デジタルカメラ１０全体の動作がシステムコントローラ１３によって制御される。例えば、シャッタボタンが全押しされることにより、シャッタ駆動回路２１がシステムコントローラ１３に制御され、レンズ１１と撮像素子３０との間に設けられるシャッタ２２の開閉動作が実行される。
【００２４】
また、タイミングジェネレータ１４がシステムコントローラ１３に制御され、撮像素子３０が駆動されることにより画像信号が生成される。すなわち、タイミングジェネレータ１４とシステムコントローラ１３とによって、撮像素子駆動装置（図示せず）が形成される。
【００２５】
デジタルカメラ１０には、静止画撮影モードと動画撮影モードが設定される。なお、モードの切替は操作ダイヤルによって行なわれる。静止画撮影モードでは、静止画像が撮影される。動画撮影モードでは、動画像が撮影される。動画撮影モードでは、静止画撮影モードのときと異なる駆動方法により撮像素子３０が駆動される。また、動画撮影モードでは、静止画撮影モードのときに行なわれる信号処理に加えて、加算処理が行われる。
【００２６】
まず、撮像素子３０の駆動方法について説明するために撮像素子３０の構造について、図２を用いて説明する。図２は、撮像素子３０の受光面の構成を説明するための撮像素子３０の正面図である。
【００２７】
図２に示すように、受光面には複数の画素３１Ｒ、３１Ｇ、３１Ｂがマトリックス状に配置される。なお、本実施形態では、説明を簡単にするために８×８の画素が配列された撮像素子３０が用いられる。それぞれの画素３１Ｒ、３１Ｇ、３１Ｂには、ＲＥＤ（Ｒ）カラーフィルタ、ＧＲＥＥＮ（Ｇ）カラーフィルタ、およびＢＬＵＥ（Ｂ）カラーフィルタが、ベイヤー方式に配列される。
【００２８】
Ｒカラーフィルタに覆われた第１の画素３１Ｒでは、赤色の光の受光量に応じた画素信号が生成される。Ｇカラーフィルタに覆われた第２の画素３１Ｇでは、緑色の光の受光量に応じた画素信号が生成される。Ｂカラーフィルタに覆われた第３の画素３１Ｂでは、青色の光の受光量に応じた画素信号が生成される。
【００２９】
なお、画像信号は、受光面における位置が異なる複数の第１、第２、第３の画素３１Ｒ、３１Ｇ、３１Ｂにおいて単一のフレーム読出し期間に生成される画素信号によって構成される。すなわち、単一のフレーム読出し期間中に生成され、個別に出力される画素信号によって画像信号は構成される。なお、フレーム読出し期間とは、ＬＣＤ１８に表示する単一の画像に相当する画像信号を生成する期間である。
【００３０】
静止画撮影モードにおいては、任意のシャッタスピードにより受光面上の全画素において画素信号が生成され、それぞれの画素信号は順番にデジタル信号処理回路１２に送られる。前述のようにそれぞれの画素信号に対して、所定の信号処理が施される。
【００３１】
一方、動画撮影モードでは、例えば１／６０秒のフレーム読出し期間に受光面上の一部の画素において画素信号が生成されるように、撮像素子３０はタイミングジェネレータ１４によって駆動される。すなわち、撮像素子３０の間引き出力が行なわれる。
【００３２】
前述のように、Ｒ、Ｇ、Ｂカラーフィルタはベイヤー方式に配列されており。カラーフィルタ単位３２には１つの第１の画素３１Ｒ、２つの第２の画素３１Ｇ、および１つの第３の画素３１Ｂが配置される。さらに２×２のカラーフィルタ単位３２により、画素ブロック３３が形成される。すなわち、撮像素子３０の受光面は複数の画素ブロック３３に分割されており、それぞれの画素ブロック３３には、４×４の１６個の画素が配置される。
【００３３】
単一のフレーム読み出し期間では、各画素ブロック３３における所定の領域のカラーフィルタ単位３２に配置された画素から画素信号が生成され、出力される。画素信号を出力させるカラーフィルタ単位３２は、フレーム読出し期間によって変えられる。
【００３４】
第１のフレーム読出し期間においては、図３に示すように、各画素ブロック３３における左上の領域（第１の領域）の第１のカラーフィルタ単位３２ａに配置された第１、第２、第３の画素３１Ｒ、３１Ｇ、３１Ｂの画素信号が生成され、出力される。
【００３５】
第１のフレーム読出し期間が終了して次の第２のフレーム読出し期間では、図４に示すように、各画素ブロック３３における右上の領域（第２の領域）の第２のカラーフィルタ単位３２ｂに配置された第１、第２、第３の画素３１Ｒ、３１Ｇ、３１Ｂの画素信号が生成され、出力される。
【００３６】
第２のフレーム読出し期間の次の第３のフレーム読出し期間では、図５に示すように、各画素ブロック３３における右下の領域（第３の領域）の第３のカラーフィルタ単位３２ｃに配置された第１、第２、第３の画素３１Ｒ、３１Ｇ、３１Ｂの画素信号が生成され、出力される。
【００３７】
第３のフレーム読出し期間の次の第４のフレーム読出し期間では、図６に示すように、各画素ブロック３３における左下の領域（第４の領域）の第４のカラーフィルタ単位３２ｄに配置された第１、第２、第３の画素３１Ｒ、３１Ｇ、３１Ｂの画素信号が生成され、出力される。
【００３８】
第４のフレーム読出し期間の次のフレーム読出し期間では、図３に示すように、再び第１のカラーフィルタ単位３２ａに配置された第１、第２、第３の画素３１Ｒ、３１Ｇ、３１Ｂの画素信号が生成される。それ以後は、同様に第２、第３、第４、第１のカラーフィルタ単位３２の順番に画素信号を出力させるカラーフィルタ単位３２が切替えられる。
【００３９】
以上のような動画像撮影モード時に出力される画素信号の加算処理について、以下に説明する。前述のように撮像素子３０から出力される画素信号は、Ａ／Ｄコンバータ１５でデジタル信号に変換された後にデジタル信号処理回路１２に入力される。デジタル信号処理回路１２に入力された画素信号は、加算メモリ１７およびＤＲＡＭ１６に送られ、格納される。
【００４０】
加算メモリ１７の内部構成について、図７を用いて説明する。図７は、加算メモリ１７の内部構成を示すブロック図である。加算メモリ１７は、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄによって構成される。なお、ＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄとは、格納される信号を格納順に出力するメモリである。
【００４１】
デジタル信号処理回路１２と第１のＦＩＦＯ型メモリ１７ａの入力端とが接続される。加算メモリ１７に送られる画素信号は、第１のＦＩＦＯ型メモリ１７ａに受信される。第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄは、直列に接続される。また、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄの出力端は、デジタル信号処理回路１２に接続される。
【００４２】
第１のＦＩＦＯ型メモリ１７ａから出力される信号は、第２のＦＩＦＯ型メモリ１７ｂおよびデジタル信号処理回路１２に送られる。第２のＦＩＦＯ型メモリ１７ｂから出力される信号は、第３のＦＩＦＯ型メモリ１７ｃおよびデジタル信号処理回路１２に送られる。
【００４３】
第３のＦＩＦＯ型メモリ１７ｃから出力される信号は、第４のＦＩＦＯ型メモリ１７ｄおよびデジタル信号処理回路１２に送られる。さらに、第４のＦＩＦＯ型メモリ１７ｄから出力される信号は、デジタル信号処理回路１２に送られる。
【００４４】
第１のカラーフィルタ単位３２ａに配置された画素から出力された画素信号は、デジタル信号処理回路１２を介して、第１のＦＩＦＯ型メモリ１７ａに送られ、格納される。このとき、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄには、それぞれ１つ、２つ、３つ、４つ前のタイミングで第１のＦＩＦＯ型メモリ１７ａに入力された画素信号が格納されている。
【００４５】
すなわち、第１のカラーフィルタ単位３２ａに配置された画素から出力された画素信号が第１のＦＩＦＯ型メモリ１７ａに格納されるとき、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄには、それぞれ第４、第３、第２、第１のカラーフィルタ単位３２ｄ、３２ｃ、３２ｂ、３２ａに配置された画素から出力された画素信号が格納されている（図８における第１のフレーム読出し期間参照）。
【００４６】
なお、図８は、それぞれのフレーム読出し期間において撮像素子３０からの出力、加算メモリ１７への受信、および加算メモリ１７に格納されている画素信号を出力する画素の属するカラーフィルタ単位３２の位置を示す図である。斜線で覆われた領域が、画素ブロック３３におけるラーフィルタ単位３２として表示される。
【００４７】
また、第１、第２、第３のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃに格納されていた画素信号は、第１のＦＩＦＯ型メモリ１７ａに画素信号が格納されるタイミングで、それぞれ第２、第３、第４のＦＩＦＯ型メモリ１７ｂ、１７ｃ、１７ｄに出力され、格納される。
【００４８】
したがって、次のタイミングで第２のカラーフィルタ単位３２bに配置された画素において出力される画素信号が第１のＦＩＦＯ型メモリ１７ａに入力されるとき、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄには、第１、第４、第３、第２のカラーフィルタ単位３２ａ、３２ｄ、３２ｃ、３２ｂに配置された画素から出力された画素信号が格納されていることになる（図８における第２のフレーム読出し期間参照）。
【００４９】
同様に、さらに次のタイミングで第３のカラーフィルタ単位３２ｃに配置された画素において出力する画素信号が第１のＦＩＦＯ型メモリ１７ａに入力されるとき、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄには、第２、第１、第４、第３のカラーフィルタ単位３２ｂ、３２ａ、３２ｄ、３２ｃに配置された画素から出力された画素信号が格納されていることになる（図８における第３のフレーム読出し期間参照）。
【００５０】
また同様に、さらに次のタイミングで第４のカラーフィルタ単位３２ｄに配置された画素において出力する画素信号が第１のＦＩＦＯ型メモリ１７ａに入力されるとき、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄには、第３、第２、第１、第４のカラーフィルタ単位３２ｃ、３２ｂ、３２ａ、３２ｄに配置された画素から出力された画素信号が格納されていることになる（図８における第４のフレーム読出し期間参照）。
【００５１】
画素信号が第１のＦＩＦＯ型メモリ１７ａに入力されるとき、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄに格納されていた画素信号はデジタル信号処理回路１２にも出力される。
【００５２】
従って、デジタル信号処理回路１２には、第１のＦＩＦＯ型メモリ１７ａに入力される画素信号を生成する前であって、最も新しく第１、第２、第３、第４のカラーフィルタ単位３２ａ、３２ｂ、３２ｃ、３２ｄに配置された画素から出力された画素信号が入力される。
【００５３】
デジタル信号処理回路１２では、第１、第２、第３、第４のＦＩＦＯ型メモリ１７ａ、１７ｂ、１７ｃ、１７ｄから出力された画素信号を加算することにより、画素ブロック３３に対応する画素信号が生成される。画素ブロック３３に対応する画素信号に対して、前述のように所定の信号処理が施される。
【００５４】
以上のような構成の撮像素子駆動装置およびデジタル信号処理回路によれば、モアレの発生が少なく再現性の良い動画像を撮影することが可能である。従来の撮像素子における間引きと異なり、撮像素子の間引き出力をしながら情報の欠落が防止されているためである。
【００５５】
すなわち、フレーム読出し期間毎に異なる領域、すなわち第１、第２、第３、第４のカラーフィルタ単位３２ａ、３２ｂ、３２ｃ、３２ｄに配置された画素から画素信号を出力させ、それぞれの領域の画素から連続して出力させた画素信号を加算するので、情報の欠落が防がれている。
【００５６】
なお、本実施形態において、撮像素子駆動装置とデジタル信号処理装置とによって情報の欠落が防がれているが、撮像素子駆動装置のみによっても再現性の良い動画像を撮影することが可能である。
【００５７】
フレーム読出し期間毎に異なる領域、すなわち第１、第２、第３、第４のカラーフィルタ単位３２ａ、３２ｂ、３２ｃ、３２ｄに配置された画素から画素信号を出力させることによって、第１、第２、第３、第４のカラーフィルタ単位３２ａ、３２ｂ、３２ｃ、３２ｄに配置された画素から出力した画素信号が撮像素子３０から生成される。
【００５８】
第１、第２、第３、第４のカラーフィルタ単位３２ａ、３２ｂ、３２ｃ、３２ｄに配置された画素から出力した画素信号に対応するそれぞれの画像が、フレーム読出し期間である１／６０秒毎に切替えられる。このように、短時間における画像の切替であれば、観察者が情報の欠落を認知すること無く、画像を観察可能である。従って、本実施形態の撮像素子駆動装置のみによっても再現性の良い動画像を撮影することが可能である。
【００５９】
また、本実施形態において、単一の画素ブロック３３におけるすべてのカラーフィルタ単位３２に配置された画素から画素信号を出力させる構成であるが、すべてではなく複数のカラーフィルタ単位３２に配置された画素から画素信号を出力させる構成であってもよい。
【００６０】
例えば、２×２のカラーフィルタ単位３２における第１、第３のカラーフィルタ単位３２ａ、３２ｃに配置された画素からの画素信号を交互に、フレーム読出し期間毎に出力させる構成であってもよい。
【００６１】
従来の間引き出力のように、各画素ブロック３３における単一の領域のカラーフィルタ単位３２に配置された画素のみから画素信号を出力させる場合に比べれば、情報の欠落は少なくなるからである。なお、本実施形態のように加算処理を施しても、前述のように表示装置に表示される画像を連続的に切替える構成のいずれであっても再現性のよい動画像が得られる。
【００６２】
また、本実施形態において、それぞれの画素ブロック３３は２×２の４つのカラーフィルタ単位３２によって形成されるが、単一の画素ブロック３３を形成するカラーフィルタ単位３２は複数であればいくつであってもよい。
【００６３】
例えば、ｎ個またはｎより大きなｍ個のカラーフィルタ単位３２によって形成される画素ブロック３３において、ｎ個のカラーフィルタ単位３２に配置された画素からの画素信号をフレーム読出し期間毎に出力させる構成であってもよい。なお、本実施形態のように加算処理を施しても、前述のように表示装置に表示させる画像を連続的に切替える構成のいずれであっても再現性のよい画像が得られる。
【００６４】
また、本実施形態において、デジタル信号処理回路１２には、最も新しく撮像素子から出力された第１、第２、第３、第４のカラーフィルタ単位３２ａ、３２ｂ、３２ｃ、３２ｄに配置された画素の画素信号が入力され加算されるが、最も新しく出力された画素信号でなくてもよい。ただし、被写体の光学像を受光するときから画像として表示するまでにタイムラグを生じるので、新しく出力された画像信号であることが好ましい。
【００６５】
また、本実施形態において、３原色のカラーフィルタにより覆われた画素がベイヤー方式に配列されることによりカラーフィルタ単位３２が構成されるが、４色のカラーフィルタによる補色市松色差線順次方式に配列されることによりカラーフィルタ単位が構成されてもよい。
【００６６】
また、本実施形態において、撮像素子駆動装置はカラーフィルタにより覆われた撮像素子を駆動する構成であるが、モノクロ撮像素子を駆動する構成であってもよい。モノクロである場合は、例えば２×２の画素によって形成される画素ブロックにおいて、連続するフレーム読出し期間のそれぞれにおいて、異なる画素から画素信号を出力させる構成であれば、本実施形態と同様の効果が得られる。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施形態を適用した撮像素子駆動装置および本発明の一実施形態を適用した信号処理装置を有するデジタルカメラの内部構成を概略的に示すブロック図である。
【図２】撮像素子の受光面の構成を説明するための撮像素子の正面図である。
【図３】第１のカラーフィルタ単位に配置された画素を説明するための図である。
【図４】第２のカラーフィルタ単位に配置された画素を説明するための図である。
【図５】第３のカラーフィルタ単位に配置された画素を説明するための図である。
【図６】第４のカラーフィルタ単位に配置された画素を説明するための図である。
【図７】加算メモリの内部構成を示すブロック図である。
【図８】フレーム読出し期間において撮像素子からの出力、加算メモリへの受信、および加算メモリに格納されている画素信号を出力する画素の属するカラーフィルタ単位の位置を示す図である。
【符号の説明】
【００６８】
１０  デジタルカメラ
１２  デジタル信号処理回路
１３  システムコントローラ
１４  タイミングジェネレータ
１６  ＤＲＡＭ
１７  加算メモリ
１８  ＬＣＤ
３０  撮像素子
３１Ｒ  第１の画素
３１Ｇ  第２の画素
３１Ｂ  第３の画素
３２  カラーフィルタ単位
３３  画素ブロック
【図１】
2007124295.tif 000003
【図２】
2007124295.tif 000004
【図３】
2007124295.tif 000005
【図４】
2007124295.tif 000006
【図５】
2007124295.tif 000007
【図６】
2007124295.tif 000008
【図７】
2007124295.tif 000009
【図８】
2007124295.tif 000010