(57)【要約】【課題】  隣接する複数ラインの画素について同時に容量結合駆動する場合であっても、画素電極電位の変化を同一とし、横スジの発生を防止することができる液晶表示装置を提供する。【解決手段】  液晶表示装置においては、隣接する複数ラインの画素について同時に駆動する際に、同時に駆動する当該複数のラインの画素電極電位ｐｉｘがそれぞれ等しくなるように、ゲート線５の電位Ｇａｔｅを変化させる。【選択図】  図２
2007025172.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量とを備え、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行う液晶表示装置の駆動方法において、
隣接する複数ラインの画素について同時に駆動する際に、同時に駆動する当該複数のラインの画素電極電位がそれぞれ等しくなるように、前記走査線の電位を変化させることを特徴とする液晶表示装置の駆動方法。
【請求項２】
隣接するＮ本のラインの画素について同時に駆動する際に、同時に駆動する当該Ｎ本のラインの画素電極電位がそれぞれ等しくなるように、１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位を変化させることを特徴とする請求項１記載の液晶表示装置の駆動方法。
【請求項３】
負極性の表示信号が書き込まれているラインの画素における蓄積容量線の電位の立ち下がりにともない、正極性の表示信号が同時に書き込まれているＮ本のラインの画素のうち当該負極性の表示信号が書き込まれているラインとの境界に位置するＮライン目の画素の画素電極電位が下降するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位を変化させ、
正極性の表示信号が書き込まれているラインの画素における蓄積容量線の電位の立ち上がりにともない、負極性の表示信号が同時に書き込まれているＮ本のラインの画素のうち当該正極性の表示信号が書き込まれているラインとの境界に位置するＮライン目の画素の画素電極電位が上昇するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位を変化させることを特徴とする請求項２記載の液晶表示装置の駆動方法。
【請求項４】
正極性の表示信号が書き込まれているＮ本のラインの画素のうち前記Ｎライン目の画素の下降後の画素電極電位と前記１ライン目からＮ−１ライン目までの画素電極電位との差分と、当該１ライン目からＮ−１ライン目までの画素電極に接続される容量とに基づいて、当該１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位変化量を決定し、
負極性の表示信号が書き込まれているＮ本のラインの画素のうち前記Ｎライン目の画素の上昇後の画素電極電位と前記１ライン目からＮ−１ライン目までの画素電極電位との差分と、当該１ライン目からＮ−１ライン目までの画素電極に接続される容量とに基づいて、当該１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位変化量を決定することを特徴とする請求項３記載の液晶表示装置の駆動方法。
【請求項５】
複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量とを備え、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行う液晶表示装置において、
隣接する複数ラインの画素について同時に駆動する際に、同時に駆動する当該複数のラインの画素電極電位がそれぞれ等しくなるように、前記走査線の電位を変化させる走査線駆動回路を備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蓄積容量に接続された蓄積容量線と画素電極との容量結合による電圧を画素電極に印加する容量結合駆動を行う液晶表示装置の駆動方法及び液晶表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやテレビ等に用いられる表示装置においては、薄型化且つ軽量化を目的とした開発がすすめられ、これにともない広く普及しているが、特に液晶表示装置は、薄型化、軽量化及び低消費電力化が容易であることから開発が盛んに行われており、ＰＤＡ（Personal Digital Assistance）や携帯電話機等の携帯端末機にも適用されている。
【０００３】
このような液晶表示装置の駆動方式としては、例えば図４に示すように、対向電極１０１と対向して配設される画素電極に接続された液晶層１０２に印加する直流電圧成分を補償して低消費電力化を図るために、画素電極と蓄積容量線１０６との間に蓄積容量１０４を形成し、この蓄積容量１０４に印加する電圧の極性を１水平走査期間毎に正負方向に反転させることにより、蓄積容量１０４に接続された蓄積容量線１０６と画素電極との容量結合によるオフセット電圧を、その極性を正負方向に反転させながら画素電極に印加するライン反転容量結合駆動方式が知られている（例えば、特許文献１等参照。）。
【０００４】
【特許文献１】特開平１−８８４９６号公報
【０００５】
このような容量結合駆動を行う液晶表示装置においては、同図に示すように、所定のクロック信号の反転タイミングに応じて、シフトパルスが１ライン毎にシフトされる。液晶表示装置においては、シフトパルスのシフトに応じて、ゲート線１０３の電位Ｇａｔｅがハイレベルとなるとスイッチング素子１０５が１ライン毎にオン状態となってその間に表示信号が書き込まれ、当該ゲート線１０３の電位Ｇａｔｅがローレベルとなると、その間だけ当該スイッチング素子１０５がオフ状態となり、その画素電極電位ｐｉｘを保持するように動作する。また、液晶表示装置においては、正極性の表示信号が書き込まれている画素の蓄積容量線１０６に、蓄積容量線電位Ｃｓとしてグラウンド電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓがハイレベル側電位に反転する。そして、液晶表示装置においては、同図中矢印ａ，ｂで示すように、蓄積容量線電位Ｃｓの立ち上がりにともない、画素電極電位ｐｉｘも上昇し、１フレームの間、その画素電極電位ｐｉｘを保持するように動作する。一方、液晶表示装置においては、負極性の表示信号が書き込まれている画素の蓄積容量線１０６に、蓄積容量線電位Ｃｓとしてハイレベル側電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓがグラウンド電位に反転する。そして、液晶表示装置においては、同図中矢印ｃ，ｄで示すように、蓄積容量線電位Ｃｓの立ち下がりにともない、画素電極電位ｐｉｘも下降し、１フレームの間、その画素電極電位ｐｉｘを保持するように動作する。すなわち、液晶表示装置においては、蓄積容量線１０６と画素電極との容量結合により、液晶層１０２に対する印加電圧の振幅を増大させている。
【０００６】
ここで、液晶表示装置においては、例えば１ライン目の画素電極と２ライン目の蓄積容量線１０６２といったように、あるラインにおける画素電極と次ラインにおける蓄積容量線との間にも、当該ラインにおける蓄積容量線と次ラインにおける蓄積容量線との差分に応じた容量１０７が形成される。そのため、液晶表示装置においては、次ラインにおける蓄積容量線１０６の蓄積容量線電位Ｃｓの反転動作にともない、前ラインにおける画素電極電位ｐｉｘが影響を受けることになる。具体的には、液晶表示装置においては、同図中矢印ｅ，ｆで示すように、蓄積容量線電位Ｃｓ２，Ｃｓ４が立ち下がるのにともない、それぞれ、前ラインにおける画素電極電位ｐｉｘ１，ｐｉｘ３も下降する。したがって、液晶表示装置においては、実際には、蓄積容量線電位Ｃｓ１，Ｃｓ３の立ち上がりに応じて上昇した画素電極電位ｐｉｘ１，ｐｉｘ３が１フレームの間保持されるのではなく、蓄積容量線電位Ｃｓ２，Ｃｓ４の立ち下がりに応じて下降した画素電極電位ｐｉｘ１，ｐｉｘ３が液晶印加電圧として保持されることになる。同様に、液晶表示装置においては、同図中矢印ｇ，ｈで示すように、蓄積容量線電位Ｃｓ３，Ｃｓ５が立ち上がるのにともない、それぞれ、前ラインにおける画素電極電位ｐｉｘ２，ｐｉｘ４も上昇する。したがって、液晶表示装置においては、実際には、蓄積容量線電位Ｃｓ２，Ｃｓ４の立ち下がりに応じて下降した画素電極電位ｐｉｘ２，ｐｉｘ４が１フレームの間保持されるのではなく、蓄積容量線電位Ｃｓ３，Ｃｓ５の立ち上がりに応じて上昇した画素電極電位ｐｉｘ２，ｐｉｘ４が液晶印加電圧として保持されることになる。
【０００７】
しかしながら、このような画素電極電位ｐｉｘの変化は、奇数ライン又は偶数ラインのそれぞれにおいて同一となる。すなわち、液晶表示装置においては、奇数ラインにおける液晶印加電圧が、異なるライン間でそれぞれ略等しくなり、偶数ラインにおける液晶印加電圧が、異なるライン間でそれぞれ略等しくなる。したがって、液晶表示装置においては、画素電極電位ｐｉｘの相違に起因する横スジが発生することはなく、良好な画像品位を実現することが可能となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、容量結合駆動を行う液晶表示装置においては、上述したように、１ライン毎に表示信号の書き込みを行うのではなく、隣接する複数ラインの画素について同時に表示信号の書き込みを行うことがある。しかしながら、このような駆動を行う液晶表示装置においては、１ライン毎に表示信号の書き込みを行う場合と異なり、画素電極電位の変化が奇数ライン又は偶数ラインのそれぞれにおいて同一とならない。
【０００９】
これを具体的に説明するために、隣接する２ラインの画素について同時に駆動する場合について図５を用いて説明する。
【００１０】
すなわち、液晶表示装置においては、正極性の表示信号が同時に書き込まれている１ライン目及び２ライン目の画素の蓄積容量線１０６１，１０６２に、それぞれ、蓄積容量線電位Ｃｓ１，Ｃｓ２としてグラウンド電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓ１，Ｃｓ２が同時にハイレベル側電位に反転する。そして、液晶表示装置においては、同図中矢印ａ，ｂで示すように、蓄積容量線電位Ｃｓ１，Ｃｓ２の立ち上がりにともない、画素電極電位ｐｉｘ１，ｐｉｘ２も同時に上昇する。一方、液晶表示装置においては、負極性の表示信号が書き込まれている画素の蓄積容量線１０６３，１０６４に、それぞれ、蓄積容量線電位Ｃｓ３，Ｃｓ４としてハイレベル側電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓ３，Ｃｓ４が同時にグラウンド電位に反転する。そして、液晶表示装置においては、同図中矢印ｃ，ｄで示すように、蓄積容量線電位Ｃｓ３，Ｃｓ４の立ち下がりにともない、画素電極電位ｐｉｘ３，ｐｉｘ４も同時に下降する。
【００１１】
ここで、１ライン目における画素電極電位ｐｉｘ１は、蓄積容量線電位Ｃｓ１，Ｃｓ２の両方の電位変化に影響を受ける。したがって、液晶表示装置においては、同図中矢印ｅで示すように、蓄積容量線電位Ｃｓ２が蓄積容量線電位Ｃｓ１と同時に立ち上がるのにともない、１ライン目における画素電極電位ｐｉｘ１が、蓄積容量線電位Ｃｓ１の立ち上がりに起因する電位上昇分よりもさらに高電位まで上昇することになる。一方、２ライン目における画素電極電位ｐｉｘ２は、蓄積容量線電位Ｃｓ２，Ｃｓ３の両方の電位変化に影響を受ける。したがって、２ライン目における画素電極電位ｐｉｘ２については、同図中矢印ｆで示すように、蓄積容量線電位Ｃｓ３が立ち下がるのにともない、蓄積容量線電位Ｃｓ２の立ち上がりに起因して上昇した電位から下降することになり、画素電極電位ｐｉｘ１と差が生じることになる。さらに、３ライン目における画素電極電位ｐｉｘ３は、蓄積容量線電位Ｃｓ３，Ｃｓ４の両方の電位変化に影響を受ける。したがって、３ライン目における画素電極電位ｐｉｘ３については、同図中矢印ｇで示すように、蓄積容量線電位Ｃｓ４が立ち下がるのにともない、蓄積容量線電位Ｃｓ３の立ち下がりに起因する電位下降分よりもさらに低電位まで下降することになる。これに対して、４ライン目における画素電極電位ｐｉｘ４は、蓄積容量線電位Ｃｓ４，Ｃｓ５の両方の電位変化に影響を受ける。したがって、４ライン目における画素電極電位ｐｉｘ４については、同図中矢印ｈで示すように、蓄積容量線電位Ｃｓ５が立ち上がるのにともない、蓄積容量線電位Ｃｓ４の立ち下がりに起因して下降した電位から上昇することになり、画素電極電位ｐｉｘ３と差が生じることになる。
【００１２】
このように、液晶表示装置においては、隣接する２ラインの画素について同時に駆動する場合には、同時に駆動するラインの蓄積容量線電位Ｃｓの電位変化によって画素電極電位ｐｉｘが受ける影響が異なることになる。したがって、液晶表示装置においては、これら画素電極電位ｐｉｘが互いに異なることにより、１ライン毎に異なる液晶印加電圧が印加され、横スジが発生するという問題があった。
【００１３】
本発明は、このような実情に鑑みてなされたものであり、隣接する複数ラインの画素について同時に容量結合駆動する場合であっても、画素電極電位の変化を同一とし、横スジの発生を防止することができる液晶表示装置の駆動方法及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した目的を達成する本発明にかかる液晶表示装置の駆動方法は、複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量とを備え、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行う液晶表示装置の駆動方法において、隣接する複数ラインの画素について同時に駆動する際に、同時に駆動する当該複数のラインの画素電極電位がそれぞれ等しくなるように、前記走査線の電位を変化させることを特徴としている。
【００１５】
このような本発明にかかる液晶表示装置の駆動方法においては、走査線の電位を変化させることにより、同時に駆動するラインの蓄積容量線の電位変化の影響を受ける画素電極電位をそれぞれ等しくすることができる。
【００１６】
これにより、本発明にかかる液晶表示装置の駆動方法においては、同時に駆動するライン毎に異なる液晶印加電圧が印加されることがなく、画素電極電位の相違に起因する横スジが発生することがなくなる。
【００１７】
具体的には、本発明にかかる液晶表示装置の駆動方法においては、隣接するＮ本のラインの画素について同時に駆動する際に、同時に駆動する当該Ｎ本のラインの画素電極電位がそれぞれ等しくなるように、１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位を変化させればよい。
【００１８】
なお、正極性の表示信号が同時に書き込まれているＮ本のラインの画素の前記走査線の電位を変化させるタイミングとしては、負極性の表示信号が書き込まれているラインの画素における蓄積容量線の電位の立ち下がりにともない、正極性の表示信号が同時に書き込まれているＮ本のラインの画素のうち当該負極性の表示信号が書き込まれているラインとの境界に位置する画素の画素電極電位が下降するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位を変化させればよい。同様に、負極性の表示信号が同時に書き込まれているＮ本のラインの画素の前記走査線の電位を変化させるタイミングとしては、正極性の表示信号が書き込まれているラインの画素における蓄積容量線の電位の立ち上がりにともない、負極性の表示信号が同時に書き込まれているＮ本のラインの画素のうち当該正極性の表示信号が書き込まれているラインとの境界に位置する画素の画素電極電位が上昇するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位を変化させればよい。
【００１９】
また、正極性の表示信号が同時に書き込まれているＮ本のラインの画素の前記走査線の電位変化量としては、正極性の表示信号が書き込まれているＮ本のラインの画素のうち前記Ｎライン目の画素の下降後の画素電極電位と前記１ライン目からＮ−１ライン目までの画素電極電位との差分と、当該１ライン目からＮ−１ライン目までの画素電極に接続される容量とに基づいて、当該１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位変化量を決定すればよい。同様に、負極性の表示信号が同時に書き込まれているＮ本のラインの画素の前記走査線の電位変化量としては、負極性の表示信号が書き込まれているＮ本のラインの画素のうち前記Ｎライン目の画素の上昇後の画素電極電位と前記１ライン目からＮ−１ライン目までの画素電極電位との差分と、当該１ライン目からＮ−１ライン目までの画素電極に接続される容量とに基づいて、当該１ライン目からＮ−１ライン目までの画素に接続された前記走査線の電位変化量を決定すればよい。
【００２０】
これにより、本発明にかかる液晶表示装置の駆動方法においては、同時に駆動するラインの画素に印加される液晶印加電圧を均一化することができる。また、本発明にかかる液晶表示装置の駆動方法においては、各画素電極電位を１ライン毎に駆動する場合の各画素電極電位と略等しくすることができるため、１ライン毎に駆動する場合の諧調特性と複数ライン同時に駆動する場合の諧調特性とを略等しく制御することも可能となる。
【００２１】
また、上述した目的を達成する本発明にかかる液晶表示装置は、複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量とを備え、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行う液晶表示装置において、隣接する複数ラインの画素について同時に駆動する際に、同時に駆動する当該複数のラインの画素電極電位がそれぞれ等しくなるように、前記走査線の電位を変化させる走査線駆動回路を備えることを特徴としている。
【００２２】
このような本発明にかかる液晶表示装置においては、走査線の電位を変化させることにより、同時に駆動するラインの蓄積容量線の電位変化の影響を受ける画素電極電位をそれぞれ等しくすることができる。
【００２３】
これにより、本発明にかかる液晶表示装置においては、同時に駆動するライン毎に異なる液晶印加電圧が印加されることがなく、画素電極電位の相違に起因する横スジが発生することがなくなる。
【発明の効果】
【００２４】
本発明によれば、画素電極電位の相違に起因する横スジを防止することができ、良好な画像品位を実現することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００２６】
この実施の形態は、複数の信号線と当該信号線に直交して配設された複数のゲート線（走査線）との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子を備えたアクティブマトリクス型の液晶表示装置である。特に、この液晶表示装置は、ライン反転容量結合駆動を行うものであり、且つ、隣接する複数ラインの画素について同時に駆動するものである。なお、以下では、説明の便宜上、隣接する２ラインの画素について同時に駆動する液晶表示装置について説明するものとする。
【００２７】
液晶表示装置は、図１に示すように、所定のアレイ基板上に、各画素電極を駆動するスイッチング素子として、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）トランジスタ等からなる画素トランジスタ１がマトリクス状に配列されて構成される。なお、ここでの画素とは、液晶表示装置に表示される画像の最小構成単位を指すものである。また、液晶表示装置においては、アレイ基板と、このアレイ基板と所定間隔をもって所定のシール材によって貼着された対向基板との間に、容量性の負荷である液晶層３が封入されている。なお、ここでは特に図示しないが、液晶層３を挟んで画素電極と対向して配設される対向電極は、対向基板上に形成され、当該液晶層３は、画素電極と対向電極との間に所定の配向膜を介して保持される。
【００２８】
画素トランジスタ１は、例えば多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴ（Thin Film Transistor）等から構成される。フルカラー表示が可能な液晶表示装置においては、赤色、緑色、青色３色の画素で構成され、それぞれの画素が画素トランジスタ１によって駆動される。これらマトリクス状に配列された画素トランジスタ１のドレイン端子には、それぞれ、蓄積容量線駆動回路１１から容量結合駆動の補償電圧が印加される蓄積容量線１２に接続された蓄積容量２と、液晶層３とが接続されている。また、蓄積容量２の他方の端子は、蓄積容量線１２に接続され、液晶層３の他方の端子は、ここでは図示しない対向電極に接続された対向電極線６に接続されている。さらに、画素トランジスタ１のソース端子には、それぞれ、信号線駆動回路８によって駆動される信号線４が接続され、そのゲート端子には、それぞれ、ゲート線駆動回路７によって駆動されるゲート線５が接続されている。
【００２９】
このような液晶表示装置においては、ゲート線駆動回路７によってゲート線５を２ライン毎に同図上段から順次走査し、同一のゲート線５に接続された画素トランジスタ１をオン状態又はオフ状態とさせる電圧を当該ゲート線５に印加する。ここで、液晶表示装置においては、同一のゲート線５に接続された画素トランジスタ１をオン状態とした場合には、信号線駆動回路８によって表示したい画像信号に応じた電圧を信号線４に印加することにより、画素トランジスタ１を介して蓄積容量２と液晶層３とを所望の電圧に印加する。一方、液晶表示装置においては、同一のゲート線５に接続された画素トランジスタ１をオフ状態とすると、蓄積容量２と液晶層３とに印加された電圧が次の走査まで保持される。液晶表示装置においては、このようなゲート線５の走査を順次行い、当該ゲート線５に接続された画素トランジスタ１を順次オン状態とさせることにより、画面全体の表示を行う。
【００３０】
さて、このような液晶表示装置においては、ゲート線５が蓄積容量線１２と平行に配設されていることから、各画素電極電位が当該ゲート線５の電位変化によっても影響を受ける。このとき、ゲート線５の電位は、蓄積容量線１２とは異なり、他の画素の画素電極電位に影響を与えることはなく、自画素の画素電極電位にのみ影響を与える。そこで、液晶表示装置においては、このようなゲート線５の特性を利用し、当該ゲート線５の電位を制御することにより、画素電極電位の制御を行う。
【００３１】
具体的には、液晶表示装置においては、図２に示すように、正極性の表示信号が同時に書き込まれている１ライン目及び２ライン目の画素の蓄積容量線１２１，１２２に、それぞれ、蓄積容量線電位Ｃｓ１，Ｃｓ２としてグラウンド電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓ１，Ｃｓ２が同時にハイレベル側電位に反転する。そして、液晶表示装置においては、同図中矢印ａ，ｂで示すように、蓄積容量線電位Ｃｓ１，Ｃｓ２の立ち上がりにともない、画素電極電位ｐｉｘ１，ｐｉｘ２も同時に上昇する。このとき、液晶表示装置においては、同図中矢印ｃで示すように、蓄積容量線電位Ｃｓ２が蓄積容量線電位Ｃｓ１と同時に立ち上がるのにともない、画素電極電位ｐｉｘ１が、蓄積容量線電位Ｃｓ１の立ち上がりに起因する電位上昇分よりもさらに高電位まで上昇する。これに対して、液晶表示装置においては、同図中矢印ｄで示すように、負極性の表示信号が書き込まれている３ライン目の画素における蓄積容量線電位Ｃｓ３が立ち下がるのにともない、画素電極電位ｐｉｘ２が下降する。
【００３２】
そこで、液晶表示装置においては、同図中矢印ｅで示すように、画素電極電位ｐｉｘ２が下降するタイミングにあわせて、ゲート線５１の電位Ｇａｔｅ１を下降させるように、ゲート線駆動回路７を駆動する。これにより、液晶表示装置においては、ゲート線５１の電位Ｇａｔｅ１の下降に応じて、画素電極電位ｐｉｘ１が下降する。このとき、液晶表示装置においては、下降後の画素電極電位ｐｉｘ１が画素電極電位ｐｉｘ２と略等しくなるように、ゲート線駆動回路７によってゲート線５１の電位Ｇａｔｅ１を下降させる。
【００３３】
同様に、液晶表示装置においては、負極性の表示信号が同時に書き込まれている３ライン目及び４ライン目の画素の蓄積容量線１２３，１２４に、それぞれ、蓄積容量線電位Ｃｓ３，Ｃｓ４としてハイレベル側電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓ３，Ｃｓ４が同時にグラウンド電位に反転する。そして、液晶表示装置においては、同図中矢印ｆ，ｇで示すように、蓄積容量線電位Ｃｓ３，Ｃｓ４の立ち下がりにともない、画素電極電位ｐｉｘ３，ｐｉｘ４も同時に下降する。このとき、液晶表示装置においては、同図中矢印ｈで示すように、蓄積容量線電位Ｃｓ４が蓄積容量線電位Ｃｓ３と同時に立ち下がるのにともない、画素電極電位ｐｉｘ３が、蓄積容量線電位Ｃｓ３の立ち下がりに起因する電位下降分よりもさらに低電位まで下降する。これに対して、液晶表示装置においては、同図中矢印ｉで示すように、正極性の表示信号が書き込まれている５ライン目の画素における蓄積容量線電位Ｃｓ５が立ち上がるのにともない、画素電極電位ｐｉｘ４が上昇する。
【００３４】
そこで、液晶表示装置においては、同図中矢印ｊで示すように、画素電極電位ｐｉｘ４が上昇するタイミングにあわせて、ゲート線５３の電位Ｇａｔｅ３を上昇させるように、ゲート線駆動回路７を駆動する。これにより、液晶表示装置においては、ゲート線５３の電位Ｇａｔｅ３の上昇に応じて、画素電極電位ｐｉｘ３が上昇する。このとき、液晶表示装置においては、上昇後の画素電極電位ｐｉｘ３が画素電極電位ｐｉｘ４と略等しくなるように、ゲート線駆動回路７によってゲート線５３の電位Ｇａｔｅ３を上昇させる。
【００３５】
このように、液晶表示装置においては、同時に駆動する２ラインの画素のうち、いずれか一方のラインの画素電極電位が上昇又は下降するタイミングにあわせて、他方のラインの画素電極電位を上昇又は下降させるように、ゲート線駆動回路７によってゲート線５の電位Ｇａｔｅを変化させることにより、画素電極電位の制御を行うことができる。
【００３６】
なお、ゲート線５の電位Ｇａｔｅを変化させることによる画素電極電位ｐｉｘの電位変化量は、当該ゲート線５の電位Ｇａｔｅの変化量と、当該画素電極に接続される容量とに依存し、具体的には、
（ゲート線電位を変化させることによる画素電極電位の電位変化量）
＝（ゲート線と当該画素電極との間の容量）／（画素全容量）×（ゲート線電位変化量）
で表される。
【００３７】
ここで、画素電極に接続される容量は、１ライン目の画素について示すと、図３に示すように、１ライン目のゲート線５１と当該画素電極ｐｘｌとの間の容量（Ｃｇ−ｐ）、液晶層３の容量Ｃｌｃ、蓄積容量２の容量Ｃｓ１、当該画素電極ｐｘｌと２ライン目の蓄積容量線１２２との間の容量Ｃｓ１’、及び、左右両側の信号線４１，４２のそれぞれと当該画素電極ｐｘｌとの間の容量（Ｃｓｉｇ１−ｐ），（Ｃｓｉｇ２−ｐ）がある。したがって、ゲート線５の電位Ｇａｔｅを変化させることによる画素電極電位ｐｉｘの電位変化量Δは、当該ゲート線５の電位Ｇａｔｅの変化量を（ＶｇＨ−ＶｇＬ）とすると、
【数１】
2007025172.tif 000003
で表される。
【００３８】
したがって、液晶表示装置においては、同時に駆動する２ラインの画素のうち、いずれか一方のラインの画素電極電位が上昇又は下降するタイミングにあわせて、他方のラインの画素電極電位を上昇又は下降させるように、ゲート線駆動回路７によってゲート線５の電位Ｇａｔｅを変化させる際に、一方のラインの画素電極電位と他方のラインの画素電極電位との差分と、当該他方のラインの画素電極に接続される容量とに基づいて、当該他方のラインの上昇又は下降後の画素電極電位が一方のラインの画素電極電位と略等しくなるように、ゲート線５の電位Ｇａｔｅの変化量を決定すればよい。これにより、液用表示装置においては、同時に駆動するラインの蓄積容量線電位Ｃｓの電位変化にかかわらず、液晶印加電圧を奇数ライン又は偶数ラインのそれぞれにおいて略等しくすることができる。
【００３９】
以上説明したように、液晶表示装置においては、同時に駆動する２ラインの画素電極電位がそれぞれ略等しくなるように、ゲート線駆動回路７によってゲート線５の電位Ｇａｔｅを変化させることにより、同時に駆動するラインの蓄積容量線電位Ｃｓの電位変化にかかわらず、液晶印加電圧を奇数ライン又は偶数ラインのそれぞれにおいて略等しくすることができる。
【００４０】
したがって、液晶表示装置においては、画素電極電位の相違に起因する横スジを防止することができ、良好な画像品位を実現することが可能となる。また、液晶表示装置においては、各画素電極電位を１ライン毎に駆動する場合の各画素電極電位と略等しくすることができるため、１ライン毎に駆動する場合の諧調特性と２ライン同時に駆動する場合の諧調特性とを略等しく制御することも可能となる。
【００４１】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、隣接する２ラインの画素について同時に駆動する場合について説明したが、本発明は、隣接する任意のライン数の画素について同時に駆動する場合にも適用することができる。
【００４２】
また、上述した実施の形態では、同時に駆動する２ラインの画素のうち、いずれか一方のラインの画素電極電位が上昇又は下降するタイミングにあわせて、他方のラインの画素電極電位を上昇又は下降させるように、ゲート線駆動回路７によってゲート線５を駆動するものとして説明したが、本発明は、双方のラインの画素電極電位を上昇又は下降させるように、ゲート線駆動回路７によってゲート線５を駆動してもよい。すなわち、本発明は、同時に駆動する画素に印加する液晶印加電圧を略等しくできるのであれば、制御するゲート線５に制限されるものではない。ただし、液晶表示装置においては、２ラインの画素電極電位をともに制御する場合には、２本のゲート線５を同時に制御する必要があることから、いずれか一方のゲート線５を制御するのが望ましい。
【００４３】
さらに換言すれば、本発明は、隣接するＮ本のラインの画素について同時に駆動する際に、同時に駆動する当該Ｎ本のラインの画素電極電位がそれぞれ等しくなるように、１ライン目からＮ−１ライン目までの画素に接続されたゲート線５の電位を変化させればよい。また、本発明は、負極性の表示信号が書き込まれているラインの画素における蓄積容量線電位の立ち下がりにともない、正極性の表示信号が同時に書き込まれているＮ本のラインの画素のうち当該負極性の表示信号が書き込まれているラインとの境界に位置するＮライン目の画素の画素電極電位が下降するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続されたゲート線５の電位を変化させるとともに、正極性の表示信号が書き込まれているラインの画素における蓄積容量線電位の立ち上がりにともない、負極性の表示信号が同時に書き込まれているＮ本のラインの画素のうち当該正極性の表示信号が書き込まれているラインとの境界に位置するＮライン目の画素の画素電極電位が上昇するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続されたゲート線５の電位を変化させればよい。さらに、本発明は、Ｎライン目の画素の画素電極電位が下降又は上昇するタイミングにあわせて、１ライン目からＮ−１ライン目までの画素に接続されたゲート線５の電位を変化させる際に、Ｎライン目の画素の下降又は上昇後の画素電極電位と１ライン目からＮ−１ライン目までの画素電極電位との差分と、当該１ライン目からＮ−１ライン目までの画素電極に接続される容量とに基づいて、当該１ライン目からＮ−１ライン目までの画素に接続されたゲート線５の電位変化量を決定すればよい。
【００４４】
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態として示す液晶表示装置の回路構成を示す図である。
【図２】同液晶表示装置における各信号の波形変化を示すタイミングチャートである。
【図３】画素電極に接続される容量について説明するための要部回路構成を示す図である。
【図４】従来の液晶表示装置において、１ライン毎に駆動する場合における各信号の波形変化を示すタイミングチャートである。
【図５】従来の液晶表示装置において、隣接する２ラインの画素について同時に駆動する場合における各信号の波形変化を示すタイミングチャートである。
【符号の説明】
【００４６】
１  画素トランジスタ
２  蓄積容量
３  液晶層
４  信号線
５  ゲート線
６  対向電極線
７  ゲート線駆動回路
８  信号線駆動回路
１１  蓄積容量線駆動回路
１２  蓄積容量線
Ｃｓ  蓄積容量線電位
Ｇａｔｅ  ゲート線電位
ｐｉｘ  画素電極電位
【図１】
2007025172.tif 000004
【図２】
2007025172.tif 000005
【図３】
2007025172.tif 000006
【図４】
2007025172.tif 000007
【図５】
2007025172.tif 000008