(57)【要約】【課題】小型化の要望に応えることが可能でありながら、セラミクス半導体層の保護を十分に図ることができる積層型半導体セラミクスを提供する。【解決手段】バリスタ１は、セラミクス半導体層６１を有する積層体３と、積層体内に埋設され、セラミクス半導体層を挟むように対向配置される少なくとも一対の内部電極５、７と、積層体の外表面に設けられるとともに内部電極の対応するものに電気的に接続される少なくとも一対の外部電極１５、１７と、積層体内の少なくとも表面に形成される高抵抗層９１と、積層体内の外表面と内部電極との間に埋設された少なくとも一つのブロック層７１、７３、７５及び７７とを備えている。【選択図】図２
2007299777.tif 000002
【特許請求の範囲】
【請求項１】
セラミクス半導体層を有する積層体と、
前記積層体内に埋設され、前記セラミクス半導体層を挟むように対向配置される少なくとも一対の内部電極と、
前記積層体の外表面に設けられるとともに前記内部電極の対応するものに電気的に接続される少なくとも一対の外部電極と、
前記積層体内の少なくとも表面に形成される高抵抗層と、
前記積層体内の外表面と前記内部電極との間に埋設された少なくとも一つのブロック層と
を備えた積層型半導体セラミクス。
【請求項２】
前記セラミクス半導体層は、バリスタ特性を有する請求項１に記載の積層型半導体セラミクス。
【請求項３】
前記ブロック層は、複数設けられており、前記セラミクス半導体層を挟むように配置されている請求項１又は２に記載の積層型半導体セラミクス。
【請求項４】
前記高抵抗層はアルカリ金属を含み、前記ブロック層はＡｇを含む請求項１乃至３の何れか一項に記載の積層型半導体セラミクス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型半導体セラミクスに関するものである。
【背景技術】
【０００２】
積層型半導体セラミクスとしては、例えば、特許文献１に開示されているようなバリスタが挙げられる。バリスタは、複数のセラミックシートを積層して構成された積層体を備え、積層体内には複数の内部電極が埋設される。積層体の外表面には外部電極が設けられており、内部電極は対応する外部電極に接続されている。また、積層体内における内部電極に挟まれた領域には、バリスタとしての機能を奏するセラミクス半導体層が存在している。さらに、特許文献１においては、Ｃｕ，Ｌｉ，Ａｇ等からなる絶縁化層を積層体の外表面に設けることで、バリスタ特性の向上を図っている。
【特許文献１】特開平５−１２１２１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、積層型半導体セラミクスに対しても小型化の要望が高まっており、積層体外表面とセラミクス半導体層との間隔も狭小化することが考えられる。本発明者らの鋭意検討によれば、上記狭小化により、絶縁化層を形成する成分が拡散によってセラミクス半導体層にまで到達してしまい、特性の劣化を引き起こすおそれがあることが分った。
【０００４】
本発明は、このような問題に鑑みてなされたものであり、小型化の要望に応えることが可能でありながら、セラミクス半導体層の保護を十分に図ることができる積層型半導体セラミクスを提供することを課題とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決するため、本発明に係る積層型半導体セラミクスは、セラミクス半導体層を有する積層体と、前記積層体内に埋設され、前記セラミクス半導体層を挟むように対向配置される少なくとも一対の内部電極と、前記積層体の外表面に設けられるとともに前記内部電極の対応するものに電気的に接続される少なくとも一対の外部電極と、前記積層体内の少なくとも表面に形成される高抵抗層と、前記積層体内の外表面と前記内部電極との間に埋設された少なくとも一つのブロック層とを備える。
【０００６】
前記セラミクス半導体層は、一具体例として、バリスタ特性を有している。
前記ブロック層は、複数設けられており、前記セラミクス半導体層を挟むように配置されていてもよい。
好適には、前記高抵抗層はアルカリ金属を含み、前記ブロック層はＡｇを含む。
【発明の効果】
【０００７】
上述した本発明によれば、小型化の要望に応えることが可能でありながら、セラミクス半導体層の保護を十分に図ることができる。
【０００８】
なお、本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施の形態によって更に詳しく説明する。
【発明を実施するための最良の形態】
【０００９】
以下、この発明に係る積層型半導体セラミクスを、バリスタとして実施した場合の実施の形態を、添付図面に基づいて説明する。なお、図中、同一符号は同一又は対応部分を示すものとする。
【００１０】
図１は、本実施の形態に係るバリスタの簡略的な斜視図であり、図２及び図３はそれぞれ、図１のII−II線及びIII−III線による断面図である。バリスタ１は、全体がほぼ直方体状の部品である。なお、本願明細書及び本願特許請求の範囲においては、図１〜図３に示されるように、積層方向を上下方向Ｙとし、上下方向と直交する方向であって後述する端子引き出し方向を長さ方向Ｚとし、さらに、上下方向及び長さ方向と直交する方向を左右方向Ｘとして記述する。
【００１１】
バリスタ１は、積層体３を備えており、積層体３の対向する側面には、外部電極１５、１７が設けられている。図２及び図３に示されるように、積層体３の内部には、一対の内部電極５、７が埋設されている。積層体３は後述するように複数のセラミックグリーンシートを積層することによって構成されている。
【００１２】
内部電極５、７は、特に図２に示されるように、外部電極１５、１７に達する延長端部が互い違いになるように配置されている。すなわち、内部電極５は、外部電極１５に導電可能に接続しており、内部電極７は外部電極１７に導電可能に接続している。
【００１３】
また、内部電極５、７のうち、外部電極１５、１７と接続していない側の端部は、積層方向でみて相互に重なる部分がある。さらに、内部電極５、７は積層方向においてみて、所定間隔をもって相互に離隔している。このような構成により、積層方向でみて重なる内部電極５、７の部分に挟まれた領域に、セラミクス半導体層６１が形成される。
【００１４】
積層体３の内部であって、積層体３の外表面と内部電極５、７との間には、ブロック層７１、７３、７５及び７７が埋設されている。一例として、本実施の形態では、ブロック層７１、７３、７５及び７７は四つ設けられており、セラミクス半導体層６１の上方にブロック層７１が設けられ、下方にブロック層７３が設けられ、左右それぞれにブロック層７５及び７７が設けられている。換言すると、ブロック層７１及び７３は、上下方向に関してセラミクス半導体層６１を挟むようにセラミクス半導体層６１の外方に振り分けられている。また、ブロック層７５及び７７は、左右方向に関してセラミクス半導体層６１を挟むようにセラミクス半導体層６１の外方に振り分けられている。また、本実施の形態の例示として、ブロック層７１、７３、７５及び７７はそれぞれ、その周縁全体が積層体３内に埋没しており、積層体３の外表面に露出しないように設けられている。
【００１５】
なお、本実施の形態では一例として、積層体３はＺｎＯより構成されており、内部電極５、７はＰｄにより構成されており、ブロック層７１、７３、７５及び７７はＡｇ−Ｐｄにより構成されている。この他、内部電極の構成材料としては、Ａｇ、Ａｇ−Ｐｄ、Ｐｔなどの金属が挙げられ、また、ブロック層の構成材料としては、Ａｇ、Ｐｄ、Ｐｔなどの金属、ＺｒＯ２などのセラミクスが挙げられる。ブロック層は、内部電極と同じ材料から構成するようにしてもよい。
【００１６】
図２に示されるように、詳細には、外部電極１５、１７はそれぞれ、少なくとも三層構造を有している。まず、積層体３の外表面に成膜される最内側層として、Ａｇ層８１が設けられている。その外側には、Ｎｉ層（めっき層）８３が設けられる。さらにその外側には、Ｓｎ層（めっき層）８５が設けられる。Ｎｉ層８３は、Ａｇ層８１を直接、基板の端子にハンダ付けする場合に問題となりうるハンダ食われを予防するために設けられている。Ｓｎ層８５は、はんだ濡れ性を向上させるために設けられている。また、Ａｇ層８１は焼き付けによって形成されており、Ｎｉ層８３及びＳｎ層８５は電気メッキによって形成されている。
【００１７】
積層体３の外表面には、高抵抗層９１が形成される。高抵抗層９１は、上述したＮｉ層８３やＳｎ層８５を形成するための電気メッキを行う際、積層体３の長さ方向中央部の外表面にまでメッキが施されるのを防止するための絶縁化を企図したものである。具体的には、高抵抗層９１は、熱分解して酸化物となるアルカリ金属化合物を、積層体３の外表面に付着させた状態で熱処理することにより、積層体３の表面から内部に向けてアルカリ金属を拡散させることによって形成される。高抵抗層９１を形成するアルカリ金属の例としては、Ｌｉ、Ｎａ、Ｋ、Ａｇ、Ｃｕなどが挙げられる。
【００１８】
次に、本実施の形態に係るバリスタの製造プロセスについて図４〜図６をもとに説明する。図４のステップＳ１として、まず、積層用のグリーンシートに用いるバリスタ材料の調製を行っておき、ステップＳ２として、グリーンシートの作成を行う。これについては、例えば図５のような具体例を挙げることができる。図５に示されるように、可撓性のあるＰＥＴフィルム２１の上面に、セラミック粉末、バインダ、溶剤及び可塑剤などを必要に応じて含む誘電体ペーストを塗布し、さらに、それを乾燥して、セラミックグリーンシート２３を形成する。誘電体ペーストの塗布においては、例えば、ドクターブレード又は押出ヘッド等を用いることができる。かかるセラミックグリーンシート２３が、最終的には積層体３を構成するセラミック層となる。
【００１９】
また、該当するセラミックグリーンシートに対しては、ステップＳ３及びステップＳ４として、その上面に内部電極又はブロック層を形成する。すなわち、乾燥されたセラミックグリーンシート２３の上面に、内部電極５、７あるいはブロック層７１、７３、７５及び７７を形成するための導電ペースト２５を複数部分に分離して配置する。導電ペースト２５は、導電体粉末、バインダ及び溶剤などを少なくとも含む。導電ペースト２５の配置は、例えば、スクリーン印刷法やグラビア印刷法によって行うことができるが、図５では、スクリーン印刷法を例に示す。スクリーン２７の面上で、スキージ２９を矢印Ｆの方向に移動させ、導体ペースト２５をセラミックグリーンシート２３の面上に押出すことにより印刷する。さらに、印刷された導電ペーストの乾燥を行って、内部電極５、７やブロック層７１、７３、７５及び７７を得る。
【００２０】
このようにして、セラミックグリーンシート単体、内部電極を上面に有するセラミックグリーンシート、ブロック層を上面に有するセラミックグリーンシートを得る。次に、ステップＳ５として、それらのセラミックグリーンシートを積層してシート積層体を作成し、さらに、ステップＳ６として、シート積層体をプレスした後、裁断し、バリスタ個々の大きさに向けた複数の直方体状のグリーンチップを得る。
【００２１】
図６にグリーンチップの層構成を例示する。まず、単体のセラミックグリーンシート２３ａが所定の層数積層され、その上に、順に、ブロック層７３を有するセラミックグリーンシート２３ｂ、所定の層数の単体のセラミックグリーンシート２３ａ、内部電極７を有するセラミックグリーンシート２３ｃ、単体のセラミックグリーンシート２３ａ、ブロック層７５及び７７を有するセラミックグリーンシート２３ｂ、単体のセラミックグリーンシート２３ａ、内部電極５を有するセラミックグリーンシート２３ｃ、所定の層数の単体のセラミックグリーンシート２３ａ、ブロック層７１を有するセラミックグリーンシート２３ｂ、最後に、所定の層数の単体のセラミックグリーンシート２３ａが積層されている。
【００２２】
このようなグリーンチップを得た後、ステップＳ７として、グリーンチップに対して脱バインダ処理を行い、グリーンチップからバインダ成分をバーンアウトさせた後、焼成を行う。さらに、ステップＳ８として、積層体３の外表面に絶縁化処理による高抵抗層９１を形成し、ステップＳ９として、電気メッキによって、外部電極１５、１７のＮｉ層８３やＳｎ層８５を形成する。
【００２３】
以上のように構成されたバリスタにおいては、次のような作用がある。前述したように、バリスタにおいては、近年、積層型半導体セラミクスに対しても小型化の要望が高まっており、積層体外表面とセラミクス半導体層との間隔も狭小化することが考えられる。本発明者の検討によると、積層体外表面とセラミクス半導体層との間隔の狭小化が進むと、高抵抗層を形成するアルカリ金属が拡散してセラミクス半導体層にまで達することが考えられる。ここで、セラミクス半導体層の保護目的のためだけならば、セラミクス半導体層と積層体外表面との間のセラミック層部分を肉厚にすれば対応することも可能である。しかしながら、その場合には、積層型半導体セラミクス全体の小型化を図ることは困難である。
【００２４】
そこで、本発明では、積層体３内において、積層体３の外表面と内部電極５、７との間に、ブロック層７１、７３、７５及び７７を埋設した。これによって、積層体外表面とセラミクス半導体層との間隔が狭くなっても、拡散するアルカリ金属をブロック層７１、７３、７５及び７７によってブロックすることができ、拡散成分がセラミクス半導体層６１まで到達してバリスタ特性に影響を及ぼすことを防止することができる。このように、セラミクス半導体層と積層体外表面との間のセラミック層部分の肉厚化に依存することがないため、積層型半導体セラミクス全体の小型化を図ること可能でありながら、尚且つ、浸透拡散成分がセラミクス半導体層６１まで到達してバリスタ特性に影響を及ぼすことを防止することができる。
【００２５】
さらに、絶縁化処理成分とブロック層７１、７３、７５及び７７の構成成分とが一般的に化合物を形成し得るような関係となるように、絶縁化処理成分に対してブロック層の構成材料を選定することで、ブロック層７１、７３、７５及び７７を、位置的な介在物としての障壁に留まらず、積極的に絶縁化処理成分を捕捉するための障壁として機能させることができ、より好適である。例えば浸透拡散成分がアルカリ金属の場合ならば、Ａｇがアルカリ金属を捕捉しやすくするためブロック層にＡｇを含むことが好ましい。勿論、表面処理に限らず雰囲気中の成分など、広く一般的に積層体３内に浸透拡散してくる成分に対して、その成分を捕捉できるようにブロック層の構成材料を選定することもできる。
【００２６】
また、そのように浸透拡散成分の捕捉という観点でブロック層の構成材料を選定する場合にも、本実施の形態のように内部電極５、７とブロック層７１、７３、７５及び７７とが異なる層にあるため、即ち、内部電極５、７が形成されるセラミックグリーンシート２３ｃとは別の、セラミックグリーンシート２３ｂ上面にブロック層７１、７３、７５及び７７が形成されるため、内部電極とブロック層との構成材質を相互に異ならせることも容易にできる。
【００２７】
なお、ブロック層７１、７３、７５及び７７は、上記のように絶縁化処理成分のブロックだけに留まらず、積層体３外に存在する雰囲気中の水分や水素などが積層体３内に浸透拡散してきた場合にも、それらがさらに内方へ浸透拡散することを抑制することができる。
【００２８】
さらに、ブロック層７１、７３、７５及び７７は、セラミクス半導体層６１を挟むようにセラミクス半導体層６１の外方に振り分けられて配置されているため、ブロック層７１、７３、７５及び７７の内方に配置されているセラミクス半導体層６１に対するブロック効果はより高いものとなっている。特に本実施の形態では、ＸＹ断面が４辺（面）からなる矩形断面である積層体３に対して、セラミクス半導体層６１を挟むようにその上下方向並びに左右方向の外方に振り分けられるように四つのブロック層７１、７３、７５及び７７が配置されているため、積層体３の四方からの浸透拡散に対して満遍なくブロック効果を発揮することができる。
【００２９】
以上から分るように、本発明のバリスタによれば、小型化の要望に応えることが可能でありながら、セラミクス半導体層の保護を十分に図ることが可能となっている。
【００３０】
本発明においては、様々なバリエーションとしての実施が考えられ、その代表的な例を改変実施の形態として説明する。まず、セラミクス半導体層６１の上下方向に設けられるブロック層はそれぞれ一層だけであることには限定されず、図７に例示されるように、上下それぞれ複数層のブロック層１７０を設けるようにしてもよい。同様に、セラミクス半導体層６１の左右方向に設けられるブロック層もそれぞれ一層だけであることには限定されず、図８に例示されるように、上下それぞれ複数層のブロック層２７０を設けるようにしてもよい。
【００３１】
ブロック層は、積層方向に関し投影的にみて、セラミクス半導体層６１と同じ長さをもって延長していることには限定されず、図９に例示されるように、セラミクス半導体層６１よりも長く延長したブロック層３７０を設けるようにしてもよい。また、その延長態様は、ブロック層３７０のように連続しているものは勿論、図９のセラミクス半導体層６１下方に例示されるように、部分的に途切れる態様で延長しているブロック層４７０でもよい。
【００３２】
左右方向に関しても同様であり、ブロック層は、積層方向に関し投影的にみて、セラミクス半導体層６１と同じ長さをもって延長していることには限定されず、図１０に例示されるように、セラミクス半導体層６１よりも長く延長したブロック層５７０やブロック層６７０を設けるようにしてもよい。延長態様も、ブロック層５７０のような連続態様、ブロック層６７０のような部分的に途切れる態様など適宜改変できる。さらに、図１０の例では、ＸＹ断面が矩形の積層体３において、その四隅とセラミクス半導体層６１との間にもブロック層が延びているため、ブロック作用がセラミクス半導体層６１を取り囲むように得られる。すなわち、積層体３の四面及び四隅の方向からの浸透拡散に対して満遍なくブロック効果を発揮することができる。なお、かかる効果は、セラミクス半導体層６１の左右側方のブロック層を、図８の多層のブロック層２７０とすることで尚一層大きなものとなる。
【００３３】
また、ブロック層が、積層方向に関し投影的にみて、セラミクス半導体層６１と同じ長さをもって延長していることには限定されないことは上記のとおりであるが、図９の例示とは逆に、図１１に例示されるように、セラミクス半導体層６１よりも短いブロック層７７０を設けるようにしてもよい。
【００３４】
図１２に例示されるように、セラミクス半導体層６１の引き出し方向と直交する左右方向のブロック層として、端部が積層体３の外表面に露出するブロック層８７０を用いてもよい。
【００３５】
図１３に例示されるように、内部電極５、７と同層にブロック層９７０を形成してもよい。このような構成であれば、内部電極５、７とブロック層９７０とを同じ工程で形成することができ、印刷による形成であればその印刷回数を減少させることができる。
【００３６】
また、本発明は、内部電極の構成が上記のように限定されるものではない。よって、例えば、図１４に示されるように、多層の内部電極を備えたものであってもよいし、また、図１５に例示されるような内部電極の構成であってもよい。よって、セラミクス半導体層６１についても、積層体３内に一箇所に出現する態様には限定されず、図１５に例示されるように二箇所に出現する態様であってもよい。
【００３７】
また、図７〜図１５に示す改変した実施の形態の開示については、各図の図示そのものの構成としてではなく、各図の構成を相互に組み合わせたり、あるいは、図示していない他の構成と組み合わせたりして実施することを妨げるものではない。
【００３８】
以上、好ましい実施の形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の改変態様を採り得ることは自明である。
【００３９】
例えば、本発明の対象製品は、バリスタに限定されるものではなく、積層体内に内部電極を有し、内部電極の間にその対象製品に対応したセラミクス半導体層が出現する構成の積層型半導体セラミクスが広く含まれ、一例として、コンデンサなどを挙げることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係るバリスタの簡略的な斜視図である。
【図２】図１のII−II線による断面図である。
【図３】図１のIII−III線による断面図である。
【図４】本実施の形態に係るバリスタの製造工程を簡略的に示すフローチャートである。
【図５】シートの形成態様を例示する図である。
【図６】シートの積層態様を例示する図である。
【図７】第１の改変形態に係るバリスタに関し、長さ方向が現れた縦断面である。
【図８】第２の改変形態に係るバリスタに関し、左右方向が現れた縦断面である。
【図９】第３の改変形態に係るバリスタに関し、長さ方向が現れた縦断面である。
【図１０】第４の改変形態に係るバリスタに関し、左右方向が現れた縦断面である。
【図１１】第５の改変形態に係るバリスタに関し、長さ方向が現れた縦断面である。
【図１２】第６の改変形態に係るバリスタに関し、左右方向が現れた縦断面である。
【図１３】第７の改変形態に係るバリスタに関し、左右方向が現れた縦断面である。
【図１４】第８の改変形態に係るバリスタに関し、左右方向が現れた縦断面である。
【図１５】第９の改変形態に係るバリスタに関し、左右方向が現れた縦断面である。
【符号の説明】
【００４１】
１                      バリスタ
３                      積層体
５、７                  内部電極
１５、１７              外部電極
６１                    セラミクス半導体層
７１、７３、７５、７７  ブロック層
９１                    高抵抗層
【図１】
2007299777.tif 000003
【図２】
2007299777.tif 000004
【図３】
2007299777.tif 000005
【図４】
2007299777.tif 000006
【図５】
2007299777.tif 000007
【図６】
2007299777.tif 000008
【図７】
2007299777.tif 000009
【図８】
2007299777.tif 000010
【図９】
2007299777.tif 000011
【図１０】
2007299777.tif 000012
【図１１】
2007299777.tif 000013
【図１２】
2007299777.tif 000014
【図１３】
2007299777.tif 000015
【図１４】
2007299777.tif 000016
【図１５】
2007299777.tif 000017