(57)【要約】【課題】  スイッチング素子の熱破壊を効率的に防止できるモータの駆動制御装置および回路装置を提供する。【解決手段】  本発明のモータの駆動制御装置では、モータの駆動制御装置である駆動制御部１０は、出力制御部１１と、スイッチング素子Ｆ１〜Ｆ４と、抵抗Ｒ１およびＲ２と、第１比較部１２と、第２比較部１３とを備えている。そして、第２比較部１３により、スイッチング素子Ｆ１〜Ｆ４に発生するアバランシェ現象が掲出されたら、スイッチング素子Ｆ１〜Ｆ４を強制的にオフ動作にする。このことにより、アバランシェ現象が繰り返される事によるスイッチング素子の熱破壊を防止している。【選択図】  図１
2007124849.tif 000002
【特許請求の範囲】
【請求項１】
コイルに流れる電流のスイッチングを行うスイッチング素子と、
前記コイルを流れる電流と第１設定電流との大小を比較する第１比較部と、
前記スイッチング素子を通過する電流と第２設定電流との大小を比較する第２比較部と、
前記第１比較部および前記第２比較部の出力に基づいて、前記スイッチング素子を制御する制御部とを具備し、
前記制御部は、前記スイッチング素子がオフ動作される期間に於いて、前記スイッチング素子を通過する電流が前記第２設定電流よりも大であることを示す前記第２比較部の出力に応答して、前記スイッチング素子のオフ動作を保持させることを特徴とするモータの駆動制御装置。
【請求項２】
前記スイッチング素子に接続された検出抵抗を具備し、
前記第１比較部と前記第２比較部とは、同一の前記検出抵抗にて検出される電圧を用いることを特徴とする請求項１記載のモータの駆動制御装置。
【請求項３】
前記制御部の、前記第２比較部の出力に対する応答を遅延させる遅延部を具備することを特徴とする請求項１記載のモータの駆動制御装置。
【請求項４】
前記制御部は、前記第２比較部の出力に応答して、全ての前記スイッチング素子をオフ動作にすることを特徴とする請求項１記載のモータの駆動制御装置。
【請求項５】
請求項１から請求項５のいずれかに記載のモータの駆動制御装置が組み込まれたことを特徴とする回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はステッピングモータを制御するモータの駆動制御装置および回路装置に関するものである。
【背景技術】
【０００２】
プリンターやスキャナ等の電子機器に用いられるモータには、精密な機械的制御を行うためにステッピングモータが用いられている。このステッピングモータの駆動は、コイルに流れる電流を、トランジスタにより制御することでおこなわれている（特許文献１）。
【０００３】
図５の回路図を参照して、一般的な２相のステッピングモータを説明する。２相のステッピングモータでは、コイル１１０、１１１、１１２、１１３によりモータ１２０が構成されている。コイル１１０、１１１によりＡ相の磁界が形成され、コイル１１０の巻方向はコイル１１１の巻方向と逆である。また、コイル１１２、１１３によりＢ相の磁界が形成され、コイル１１２の巻方向はコイル１１３と逆である。そして、モータ１２０の回転は駆動制御部１００により制御されている。
【０００４】
駆動制御部１００は、モータ１２０に供給される電流を制御するスイッチング素子Ｆ１〜Ｆ４と、スイッチング素子Ｆ１〜Ｆ４を通過する電流を電圧に変換する抵抗Ｒ１、Ｒ２と、変換された電圧と基準電圧とを比較する比較部１０２と、比較部１０２の出力に応じてスイッチング素子Ｆ１〜Ｆ４を制御する出力制御部１０１とから構成されている。
【０００５】
上記のように構成された駆動制御部１００では、スイッチング素子Ｆ１を通過する電流と基準電流との大小を比較部１０２により比較し、その結果に基づいて、出力制御部１０１がスイッチング素子Ｆ１〜Ｆ４のオンオフ動作を制御している。即ち、駆動制御部１００では、ＰＷＭ（Pulse Width Modulation）制御により、モータ１２０のコイルを流れる電流量を調節し、Ｖｃｃからモータ１２０への供給電力を制御している。
【０００６】
また、２相のステッピングモータであるモータ１２０の構造は、変圧器の構造と類似している。即ち、コイル１１０およびコイル１１１で１組の変圧器の構造が形成されている。同様に、コイル１１２およびコイル１１３で１組の変圧器の構造が形成されている。通常の状態では、スイッチング素子Ｆ１がＯＮ動作したとき、コイル１１０に電流が流れてエネルギーが蓄積される。その後、スイッチング素子Ｆ１がオフ動作すると、コイル１１０に蓄積されたエネルギーは、コイル１１１に伝達され、スイッチング素子Ｆ２の寄生ダイオードを経由して、外部に放出される。
【０００７】
ところが、コイル１１１に接続された経路がオープンになると、コイル１１０に蓄積されたエネルギーにより、スイッチング素子Ｆ１が熱破壊されてしまう問題が発生した。具体的には、コイル１１１とスイッチング素子Ｆ２とは、コネクタ端子等の接続部を介して接続される。ところが、製造工程の途中段階や製品の使用状況下に於いて、このコネクタに接続不良が発生し、その部分に於いて電気回路がオープンに成ってしまうことがある。このことは、スイッチング素子の熱破壊を招く。図６（Ａ）〜図６（Ｃ）を参照して、この問題を具体的に説明する。
【０００８】
図６（Ａ）を参照して、上記した電気回路のオープンが発生しない場合では、スッチング素子Ｆ１をオン動作からオフ動作にすると、スイッチング素子Ｆ１を通過する電流ＩＤの電流量は直ちに低下する。それに伴い、スイッチング素子Ｆ１のソース−ドレイン間の電圧Ｖｄｓも直ちに上昇する。
【０００９】
図６（Ｂ）および図６（Ｃ）を参照して、コイル１１１とスイッチング素子Ｆ２の間の経路がオープンであると、コイル１１０に蓄積されたエネルギーは、コイル１１１を経由して外部に放出されない。従って、スイッチング素子Ｆ１がオフ動作となると、コイル１１０に蓄積されたエネルギーにより、スイッチング素子Ｆ１のＶｄｓが例えば１４０Ｖ程度に上昇する。そして、コイル１１０に蓄積されたエネルギーは、スイッチング素子Ｆ１がアバランシェ状態となることにより消費される。スイッチング素子Ｆ１のオンオフに伴い、アバランシェ状態が繰り返されると、スイッチング素子Ｆ１の接合部温度が上昇して熱破壊されてしまう。
【００１０】
図７に、上記した問題を解決するために改良された回路図を示す。この図に示す回路図は、基本的には図５に示したものと同様であり、相違点は、電気回路のオープン状態を検出する第２比較部１３０を具備する点にある。
【００１１】
ここでは、各コイル１１０、１１１、１１２、１１３とスイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４との中間点に、４つの第２比較部１３０が接続されている。第２比較部１３０では、各コイルと各スイッチング素子との間の電圧と、第２基準電圧とを比較している。第２基準電圧は、電源電圧Ｖｃｃの半分程度が好適である。従って、例えば電源電圧Ｖｃｃが２４Ｖの場合は、第２基準電圧は１２Ｖ程度でよい。
【００１２】
例えば、コイル１１１とスイッチング素子Ｆ２とが正常に接続されていれば、第２比較部１３０の＋入力（非反転入力）にはＶｃｃと同程度の電圧（例えば２４Ｖ）が印可される。従って、第２比較部１３０からは、印可された電圧が第２基準電圧よりも大であることを示す信号が、出力制御部１０１に出力される。そして、出力制御部１０１は、通常の状態でスイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４をＰＷＭ制御し、モータ１２０を駆動させる。
【００１３】
一方、コイル１１１とスイッチング素子Ｆ２とが正常に接続されずにオープンの状態の場合、第２比較部の＋入力（非反転入力）には電源電圧が印加されない。従って、第２比較部１３０からは、印可された電圧が第２基準電圧よりも小であることを示す信号が、出力制御部１０１に出力される。この場合は、スイッチング素子Ｆ１の熱破壊を防止するために、出力制御部１０１によるスイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４のＰＷＭ制御は行われない。
【００１４】
上記した構成により、電気回路のオープンに伴うスイッチング素子の熱破壊を防止することができる。
【特許文献１】特開平１１−２３５０９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図７に示したような回路では、各コイルと各スイッチング素子との間の電圧を検出するので、４つの第２比較部１３０が必要となり、回路全体が大型化してしまう問題があった。
【００１６】
更に、電気回路のオープンが発生すると、コイルに蓄積されたエネルギーにより、第２比較部１３０には、例えば１４０Ｖ程度の大きな電圧が加印される。従って、高耐圧の素子にて第２比較部１３０を構成する必要があり、第２比較部１３０を製造するためのコストが高くなってしまう問題があった。
【００１７】
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、スイッチング素子の熱破壊を効率的に防止できるモータの駆動制御装置および回路装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明のモータの駆動制御装置は、コイルに流れる電流のスイッチングを行うスイッチング素子と、前記コイルを流れる電流と第１設定電流との大小を比較する第１比較部と、前記スイッチング素子を通過する電流と第２設定電流との大小を比較する第２比較部と、前記第１比較部および前記第２比較部の出力に基づいて、前記スイッチング素子を制御する制御部とを具備し、前記制御部は、前記スイッチング素子がオフ動作される期間に於いて、前記スイッチング素子を通過する電流が前記第２設定電流よりも大であることを示す前記第２比較部の出力に応答して、前記スイッチング素子のオフ動作を保持させることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、第２比較部を用いて、スイッチング素子に発生する１回目のアバランシェ現象を検出して、スイッチング素子を強制的にオフ動作させている。従って、アバランシェ現象が連続して発生することによるスイッチング素子の過熱や熱破壊を防止することができる。
【００２０】
更に、スイッチング素子を通過する電流の比較と第２設定電流との比較は、検出抵抗を用いて行うことができる。従って、第２比較部は、この検出抵抗の両端電圧に耐えうる耐圧の低い素子にて構成することができる。更に、第２検出部の個数を低減させる事もできる。
【発明を実施するための最良の形態】
【００２１】
＜モータの駆動制御装置の構成＞
図１を参照して、本形態のモータの駆動制御装置を説明する。図１（Ａ）はモータの駆動制御装置の回路図であり、図１（Ｂ）〜図１（Ｅ）は図１に示した回路の動作を示すタイムチャートである。
【００２２】
図１（Ａ）を参照して、モータの駆動制御装置である駆動制御部１０は、出力制御部１１と、スイッチング素子Ｆ１〜Ｆ４と、抵抗Ｒ１およびＲ２と、第１比較部１２と、第２比較部１３とを備えている。駆動制御部１０によりＶｃｃからモータ１２０への供給電力が制御されている。本形態では、２相ユニポーラ型のステッピングモータを一例に発明の詳細を説明する。
【００２３】
スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４は、モータ２０を構成する各コイルを通過する電流を制御する素子である。具体的にはスイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４の各ドレイン電極は、コイル２５、２６、２７、２８に接続されている。更に、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４の各ソース電極は、抵抗Ｒ１またはＲ２を経由して、接地されている。スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４としては、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラ型トランジスタ等を採用可能である。
【００２４】
モータ２０は、Ａ相およびＢ相の磁界を形成するコイル２５、２６、２７、２８から構成されている。コイル２５、２６は、同一の固定子に巻かれてＡ相の磁界を形成し、コイル２５の巻方向はコイル２６と逆方向である。コイル２７、２８は、同一の固定子に巻かれてＢ相の磁界を形成し、コイル２７の巻方向はコイル２８と逆方向である。各コイルの一端は駆動制御部１０に接続され、他端は電源Ｖｃｃに接続される。
【００２５】
出力制御部１１は、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４のオンオフを制御する機能を有する。具体的には、出力制御部１１は、第１比較部１２および第２比較部１３の出力に応答して、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４の各々のゲート電極に対して、オン動作またはオフ動作を指示する信号を出力する。
【００２６】
抵抗Ｒ１、Ｒ２は、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４を通過する電流の電流量を検出するために設けられている。具体的には、抵抗Ｒ１の一端は、スイッチング素子Ｆ１およびＦ２のソース電極に共通に接続され、他端は接地されている。同様に、抵抗Ｒ２の一端はスイッチング素子Ｆ３およびＦ４のソース電極に共通に接続され、他端は接地される。抵抗Ｒ１、Ｒ２の両端の電圧降下を計測することにより、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４を通過する電流量を計測することができる。抵抗Ｒ１およびＲ１の抵抗値は、例えば０．１Ω〜０．３Ω程度である。
【００２７】
更に本形態では、抵抗Ｒ１およびＲ２を用いて、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４のアバランシェ現象を検出している。具体的には、抵抗Ｒ１を用いて、スイッチング素子Ｆ１およびＦ２に発生するアバランシェ現象を検出している。また、抵抗Ｒ２を用いて、スイッチング素子Ｆ３およびＦ４に発生するアバランシェ現象を検出している。この事項の詳細は後述する。
【００２８】
２相ユニポーラ駆動型のステッピングモータでは、スイッチング素子Ｆ１がオン動作してコイル２５に電流が供給されるときは、コイル２６に接続されたスイッチング素子Ｆ２はオフ動作である。逆に、スイッチング素子Ｆ２がオン動作の時は、スイッチング素子Ｆ１はオフ動作である。従って、２つのスイッチング素子Ｆ１およびＦ２に対して、１つの電流検出用の抵抗Ｒ１が設けられればよい。同様の理由により、スイッチング素子Ｆ３およびＦ４を流れる電流量は、１つの抵抗Ｒ２により検出することができる。
【００２９】
第１比較部１２は、ＰＷＭ制御を行うために、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４を通過する電流と、基準となる基準電流と比較する。具体的には、スイッチング素子Ｆ１またはＦ２を通過する電流量は、抵抗Ｒ１の両端電圧として計測される。そして、第１比較部１２は、計測された両端電圧と第１基準電圧とを比較して両者の大小を判別し、その結果を出力制御部１１に出力する。同様に、第１比較部１２は、スイッチング素子Ｆ３およびＦ４を通過する電流と基準電流とを比較し、その比較した結果を出力制御部１１に出力する。第１比較部１２により、モータ２０を構成するコイルに流れる電流の電流値を、例えば１Ａ程度に一定に制御することができる。
【００３０】
例えば、検出用の抵抗Ｒ１の抵抗値が０．３Ωである場合、第１基準電圧を０．３Ｖに設定すると、１Ａ程度の電流をモータ２０に供給することができる。
【００３１】
第２比較部１３は、スイッチング素子Ｆ１、Ｆ２、Ｆ３、Ｆ４に発生するアバランシェ現象を検出する部位である。第２比較部１３では、抵抗Ｒ１またはＲ２の両端電圧を、第２基準電圧と比較する。第２基準電圧は、例えば０．０５Ｖ程度であり、第１基準電圧よりも低く設定される。その理由は次の通りである。即ち、第２比較部１３は、アバランシェ現象に伴うドレイン電流を検出するが、アバランシェ現象に伴うドレイン電流は、スイッチング素子がオン動作の際のドレイン電流よりも小さい。従って、第２基準電圧を第１基準電圧よりも大きくすると、アバランシェ現象に伴う電流を検出できなくなってしまう。第２基準電圧を第１基準電圧よりも小さくしたら、上記ドレイン電流よりも小さいアバランシェ現象に伴う電流を検出することができる。第２比較部１３によるアバランシェ現象の検出方法は後述する。
【００３２】
ＰＷＭ制御を行う駆動制御部１０の動作は次の通りである。先ず、出力制御部１１から出力される制御信号によりスイッチング素子Ｆ１がオンすると、電源ＶｃｃからＡ相のコイル２５に電流が流れて励磁される。コイル２５およびスイッチング素子Ｆ１を通過する電流量は、検出用の抵抗Ｒ１により検出される。
【００３３】
第１比較部１２では、抵抗Ｒ１の両端電圧と第１基準電圧とを比較する。抵抗Ｒ１の両端電圧が第１基準電圧よりも低い場合は、その旨を示す信号が出力制御部１１に出力される。そして、スイッチング素子Ｆ１をオン状態に保つ為の信号が、出力制御部１１から出力される。
【００３４】
一方、抵抗Ｒ１の両端電圧と第１基準電圧とを比較した結果、抵抗Ｒ１の両端電圧の方が高かった場合は、両端電圧の方が第１基準電圧よりも大であることを示す信号が出力制御部１１に出力される。そして、Ｆ１をオフ動作させるための信号が、出力制御部１１からスイッチング素子Ｆ１に供給される。その結果、Ａ相のコイルには電流が供給されない。
【００３５】
上記のように、第１比較部１２により、Ｒ１の両端電圧と第１基準電圧との大小を比較しつつ、スイッチング素子Ｆ１をオンオフさせることにより、コイル２５に供給される電流量を所定の値（例えば１Ａ）に制御することができる。同様にコイル２６に供給される電流も、抵抗Ｒ１および第１比較部１２によりＰＷＭ制御される。また、Ｂ相のコイル２７、２８を流れる電流は、抵抗Ｒ２および第１検出部１２によりＰＷＭ制御される。
【００３６】
図１（Ｂ）〜図１（Ｅ）に示すタイムチャートを参照して、図１（Ａ）に示す回路の動作を更に説明する。図１（Ｂ）は出力制御部１１からスイッチング素子Ｆ１に供給される信号のタイムチャートである。図１（Ｃ）は出力制御部１０１からスイッチング素子Ｆ２に供給される信号のタイムチャートである。図１（Ｄ）はコイル２５を通過する電流のタイムチャートである。図１（Ｅ）はコイル２６を通過する電流のタイムチャートである。図１（Ｆ）は抵抗Ｒ１を通過する電流のタイムチャートである。
【００３７】
図１（Ｂ）および図１（Ｃ）を参照して、Ａ期間に於いては、コイル２５を励磁するために、スイッチング素子Ｆ１をオンオフ動作させるための信号が、出力制御部１１から供給されている。ここでは、ＰＷＭ制御を行うことにより、コイル２５に供給される電流の値を略一定にしている。また、Ａ期間に於いては、コイル２６に接続されたスイッチング素子Ｆ２はオフ動作を保持している。一方、Ｂ期間に於いては、コイル２６を励磁するためにスイッチング素子Ｆ２がＰＷＭ制御され、スッチング素子Ｆ１はオフ動作となっている。
【００３８】
図１（Ｄ）および図１（Ｅ）を参照して、コイル２５が励磁されるＡ期間に於いては、コイル２６には負の電流が流れる。具体的には、コイル２５を励磁するためにスイッチング素子Ｆ１をオンオフ動作させるＡ期間に於いては、コイル２６に接続されたスイッチング素子Ｆ２には、オン動作させるための信号は供給されない。しかしながら、Ａ期間に於いて、スイッチング素子Ｆ１がオフ動作すると、スイッチング素子Ｆ２の寄生ダイオードを経由して、コイル２６に負の電流が流れる。このことにより、コイル２５に蓄積されたエネルギーが外部に放出され、スイッチング素子Ｆ１のアバランシェ現象が防止される。この事項は、Ｂ期間に於いても同様である。即ち、Ｂ期間に於いてスイッチング素子Ｆ２がオフ動作すると、スイッチング素子Ｆ１の寄生ダイオードを経由して負の電流が流れる。
【００３９】
＜アバランシェ現象の検出＞
次に、図２を参照して、アバランシェ現象を検出する第２比較部１３および出力制御部１１を具体的に説明する。図２（Ａ）は第２比較部１３および出力制御部１１の回路図であり、図２（Ｂ）〜図２（Ｉ）はアバランシェ現象が検出された際の各部位に於ける電流値を示すタイムチャートである。特に、図２（Ｃ）から図２（Ｉ）に示すタイムチャートは、図２（Ａ）の（１）〜（７）で示す箇所の電流値を表している。ここではＡ相に関して、アバランシェ現象を検出する回路およびその動作を説明するが、この事項はＢ相に関しても同様である。
【００４０】
図２（Ａ）を参照して、本形態では、スイッチング素子Ｆ１、Ｆ２に発生するアバランシェ現象を検出するために、第２比較部１３が設けられている。
【００４１】
第２比較部１３は、抵抗Ｒ１により検出された両端電圧を第２基準電圧と比較し、比較した結果を示す信号を、出力制御部１１を構成するＡＮＤ回路１５、２４に出力する。ここでは、抵抗Ｒ１の両端電圧が第２基準電圧よりも大である場合は、第２比較回路は「１」を出力する。また、抵抗Ｒ１の両端電圧が第２基準電圧よりも小である場合は、第２比較回路は「０」を出力する。
【００４２】
出力制御部１１は、第２比較部１３の出力等を基に、スイッチング素子Ｆ１、Ｆ２のオンオフを制御する。具体的には、出力制御部１１は、駆動回路２９、ＡＮＤ回路２１、２２、ＮＯＴ回路１８、１９、遅延回路１６、１７、ＡＮＤ回路１５、２４、ＮＯＲ回路１４、ラッチ回路２３とを含む。
【００４３】
駆動回路２９は、図１に示す第１比較部１２から得られる信号を基に、スイッチング素子Ｆ１等をＰＷＭ制御するための制御信号を出力する回路である。駆動回路２９は、ＮＯＴ回路１８、１９の各々の入力端子に接続される。そして、ＮＯＴ回路１８、１９の各々の出力端子は、遅延回路１６、１７を経由してＡＮＤ回路１５、２４の入力端子に接続されている。ＡＮＤ回路１５、２４の他の入力端子は、第２比較部１３の出力端子に接続されている。ＡＮＤ回路１５、２４の出力端子は、ＮＯＲ回路１４の入力端子に接続されている。ＮＯＲ回路１４の出力端子はラッチ回路２３の入力端子に接続され、ラッチ回路２３の出力端子はＡＮＤ回路２１、２２の入力端子に接続される。ＡＮＤ回路２１、２２の他の入力端子は、駆動回路２９に接続されている。ＡＮＤ回路２１、２２の各々の出力端子は、スイッチング素子Ｆ１、Ｆ２の制御電極に接続される。
【００４４】
次に、図２（Ｂ）〜図２（Ｉ）を参照して、アバランシェ現象を検出する第２比較部１３および出力制御部１１の動作を説明する。ここでは、一例として、スイッチング素子Ｆ２が接続された経路にオープンが発生し、スイッチング素子Ｆ１にアバランシェ現象が発生した場合を説明する。図２（Ｂ）は抵抗Ｒ１により検出された検出電圧を示すタイムチャートである。図２（Ｃ）から図２（Ｉ）は、図２（Ａ）の回路図に示した（１）から（７）の箇所を通過する信号を示すタイムチャートである。
【００４５】
以下では、図２（Ａ）に示す回路の動作を、期間Ｃ、期間Ｄおよび期間Ｅに分けて説明する。
【００４６】
期間Ｃは、スイッチング素子Ｆ１がＰＷＭ動作のオン動作を行っている期間であり、この期間に於いては、スイッチング素子Ｆ１に接続された不図示のコイルが励磁されている。図２（Ｄ）を参照して、この期間に於いては、駆動回路２９から、スイッチング素子Ｆ１をオン動作させるための信号が、ＡＮＤ回路２１を経由して、スイッチング素子Ｆ１の制御電極に供給されている。また、この期間に於いては、コイルを励磁させるための電流が検出用の抵抗Ｒ１を通過するので、抵抗Ｒ１の両端電極は、第２基準電圧よりも高い（図２（Ｂ）参照）。従って、第２比較部１３の出力は、抵抗Ｒ１の両端電極の方が第２基準電圧よりも高いことを示す「１」である（図２（Ｃ）参照）。駆動回路２９により、スイッチング素子Ｆ１がオフ動作されることにより期間Ｃが終了し、期間Ｄに移行する。
【００４７】
期間Ｄ以降の期間は、スイッチング素子Ｆ１がＰＷＭ動作のオフ動作を行っている期間である。上記したように、スイッチング素子Ｆ２の経路がオープンとなると、スイッチング素子Ｆ１にアバランシェ現象に伴う電流（アバランシェ電流）が流れる。スイッチング素子Ｆ１のオンオフ動作に伴い、多数回のアバランシェ現象が発生すると、スイッチング素子Ｆ１の熱破壊を招く。そこで、本形態では、１回目のアバランシェ現象を検出して、スイッチング素子Ｆ１を強制的にオフ動作させている。
【００４８】
期間Ｄは、第２比較部１３によるアバランシェ電流の検出を行わない期間である。この期間に於いて、アバランシェ電流を検出しないようにすることで、アバランシェ電流の誤検出が防止される。
【００４９】
その理由は次の通りである。一般的に、オフ動作させるための信号がスイッチング素子Ｆ１のゲート電極に入力されても、スイッチング素子Ｆ１の主電極を流れるドレイン電流の値は瞬間的にはゼロには成らずに、「立ち下がり電流」が流れる。この「立ち下がり電流」が流れる期間は、数百ｎｓｅｃ程度である。図２（Ｂ）に於いては、「立ち下がり電流」を一点鎖線にて示している。この期間に於いては、検出抵抗Ｒ１にも「立ち下がり電流」が流れ、Ｒ１の両端電圧が第２基準電圧よりも高い期間がある。従って、期間Ｃの終了後に直ちに、第２比較部１３によるアバランシェ電流の検出を行うと、「立ち下がり電流」を誤ってアバランシェ電流として検出してしまう恐れがある。結果、実際は回路の状態は正常であるにも拘わらず、スイッチング素子Ｆ１、Ｆ２を強制的にオフしてモータを止めてしまう問題が発生する。そこで本形態では、期間Ｄに於いてはアバランシェ電流を検出しないことにより、この問題を回避している。
【００５０】
本形態では、出力制御部１１の内部に、遅延回路１６、１７を設けることにより、回路の状態が正常な場合に於いて、上記した「立ち下がり電流」をアバランシェ電流として誤検出することを防止している。
【００５１】
具体的な期間Ｄの長さは、例えば、スイッチング素子Ｆ１がオフ動作された後の１μｓｅｃ〜１０μｓｅｃ程度である。期間Ｄが１μｓｅｃより短いと、「立ち下がり電流」をアバランシェ電流として誤検出してしまう恐れがある。また、期間Ｄを１０μｓｅｃより長くすると、再びＰＷＭ動作時のＦ１オン信号が入力され、Ｆ１オフ動作の期間Ｄにおいてアバランシェ現象が終了していまい、アバランシェ電流を検出できない恐れがある。この期間Ｄの長さは、遅延回路１６、１７が遅延させる時間と同一である。
【００５２】
また、電気回路にオープンが発生した場合でも、この期間Ｄに於いては、アバランシェ電流は検出しない。アバランシェ電流の検出は、下記期間Ｅで行う。
【００５３】
期間Ｅは、スイッチング素子Ｆ１を通過するアバランシェ電流を検出する期間である。上記したアバランシェ現象が発生すると、スイッチング素子Ｆ１がオフ動作した後も、暫くの間は、スイッチング素子Ｆ１および抵抗Ｒ１にはアバランチェ電流が流れ続ける。アバランシェ電流が流れ続ける長さは、例えば、スイッチング素子Ｆ１オフ後再びＰＷＭ動作時のＦ１オン信号が入力されまでの１０μｓｅｃ程度である。
【００５４】
本形態では、期間Ｅの始めに於いて、抵抗Ｒ１の検出電圧が第２基準電圧よりも高い場合は、スイッチング素子Ｆ１にアバランシェ現象が発生したとみなし、スイッチング素子Ｆ１、Ｆ２を強制的にオフ動作にしている。この時に、全てのスイッチング素子Ｆ１〜Ｆ４をオフ動作にしても良い。
【００５５】
アバランシェ現象の検出から、スイッチング素子Ｆ１、Ｆ２のオフまでの流れは以下の通りである。
【００５６】
スイッチング素子Ｆ１にアバランシェ電流が流れると、期間Ｅに於いて、抵抗Ｒ１の検出電圧が第２基準電圧よりも高くなる。従って、両者を比較する第２比較部１３は、検出電圧の方が第２基準電圧よりも大であることを示す信号を、出力制御部１１に出力する。ここでは、図２（Ｃ）を参照して、第２比較部１３は「１」を、出力制御部の２つのＡＮＤ回路１５、２４の入力端子に出力する。
【００５７】
図２（Ｄ）を参照して、期間Ｅに於いては、駆動回路２９から出力される信号は、スイッチング素子Ｆ１をオフ動作させるために「０」と成っている。更に、ＮＯＴ回路１８によりその信号は「１」に反転される（図２（Ｅ）参照）。反転された信号「１」は、遅延回路１６により１μｓｅｃ〜１０μｓｅｃ（例えば２μｓｅｃ）程度遅延された後に、ＡＮＤ回路１５の入力端子に出力される（図２（Ｆ）参照）。
【００５８】
ＡＮＤ回路１５の入力端子には、第２比較部１３から「１」が入力される。従って、ＡＮＤ回路２４の出力信号は「１」となり、この信号はＮＯＲ回路１４の入力端子に入力される（図２（Ｇ）参照）。
【００５９】
一方、スイッチング素子Ｆ１のＰＷＭ動作を行っている間は、駆動回路２９からは、スイッチング素子Ｆ２をオフ動作させるための「０」が出力される。この信号は、ＮＯＴ回路１９を経由して「１」となり、遅延回路１７により遅延され、ＡＮＤ回路２４の入力端子に入力される。また、ＡＮＤ回路２４の他の入力端子には第２比較部１３から「１」が入力される。従って、ＡＮＤ回路２４の出力端子からＮＯＲ回路１４の入力端子に入力される信号は「１」となる。
【００６０】
ＮＯＲ回路１４に入力される信号は、「１」と「１」であるので、ＮＯＲ回路１４の出力端子から、ラッチ回路２３の入力端子に入力される信号は、図２（Ｈ）に示すように「０」となる。
【００６１】
ラッチ回路２３では、入力された信号がラッチされる。即ち、図２（Ｉ）に示すように、ラッチ回路２３はＡＮＤ回路２１、２２の入力端子に「０」を連続して供給する。
【００６２】
ＡＮＤ回路２１、２２には、ラッチ回路２３から「０」が連続して供給される。従って、駆動回路２９から供給される信号が例え「１」であっても、ＡＮＤ回路２１、２２の出力は「０」となる。ＡＮＤ回路２１、２２の各々の出力端子は、スイッチング素子Ｆ１、Ｆ２の制御電極に接続されているので、スイッチング素子Ｆ１、Ｆ２は、強制的にオフ動作となる。
【００６３】
なお、アバランシェ現象に伴うアバランシェ電流が徐々に小さくなると、抵抗Ｒ１の抵抗電圧は第２基準電圧よりも低くなる。この時点で、図２（Ｈ）に示すように、ラッチ回路２３への入力信号は「１」となる。しかしながら、ラッチ回路２３により信号がラッチされているので、ラッチ回路２３からの出力は「０」が保持され、スイッチング素子Ｆ１、Ｆ２のオフ動作が保持される。
【００６４】
本形態では、スイッチング素子Ｆ１に発生する１回目のアバランシェ現象を検出して、スイッチング素子Ｆ１、Ｆ２を強制的にオフ動作させる。従って、スイッチング素子Ｆ１がアバランシェ現象を繰り返す事による、スイッチング素子Ｆ１の過熱および熱破壊を防止することができる。
【００６５】
以上が、スイッチング素子Ｆ２に接続された経路にオープンが発生し、スイッチング素子Ｆ１にアバランシェ現象が発生した場合の、第２比較部１３および出力制御部１１の動作である。また、スイッチング素子Ｆ１に接続された経路にオープンが発生した場合は、スイッチング素子Ｆ２のアバランシェ現象が検出されて、スイッチング素子Ｆ１、Ｆ２が強制的にオフ動作される。同様に、図１を参照して、Ｂ相のコイル２７、２８に接続されたスイッチング素子Ｆ３、Ｆ４に関しても、アバランシェ現象が検出されたら強制的にオフ動作される。
【００６６】
また、アバランシェ現象が発生しない場合は、期間Ｅに於いては、第２比較部１３の出力は「０」である。従って、ＡＮＤ回路１５、２４の出力も「０」となり、ＮＯＲ回路１４の出力は「１」となり、ラッチ回路２３の出力も「１」となる。このことから、ＡＮＤ回路２１、２２にも「１」が入力され、スイッチング素子Ｆ１は、駆動回路２９の出力に従って、ＰＷＭ動作を行う。
【００６７】
図３を参照して、図２に示した遅延回路１６、１７の構成を説明する。ここでは遅延回路１６を説明するが、遅延回路１７の構成も遅延回路１６と同様である。図３（Ａ）は遅延回路の構成を示す回路図であり、図３（Ｂ）〜図３（Ｇ）は図３（Ａ）の（１）〜（６）の箇所に於けるタイムチャートである。
【００６８】
図３（Ａ）を参照して、遅延回路１６は、２つのフリップフロップ回路３０、３１と、ＮＯＴ回路３２とＡＮＤ回路３３とから構成されている。フリップフロップ回路３０、３１は、Ｄ型のフリップフロップ回路である。
【００６９】
フリップフロップ回路３０、３１のクリア端子であるＣＬＲ端子は、図２（Ａ）に示すＮＯＴ回路１８の出力端子に接続される。更に、フリップフロップ回路３０のクロック端子であるＣＬＲ端子には、例えば３６０ＫＨｚのクロック信号が入力される。また、フリップフロップ回路３１のＣＬＲ端子には、反転された前記クロック信号が入力される。また、フリップフロップ回路３０、３１のＤ端子およびＰＲ端子は、例えば５Ｖの固定された電位に接続される。さらに、フリップフロップ回路３０のＱ端子およびフリップフロップ回路３１のＱ端子は、ＡＮＤ回路３３の入力端子に接続される。ＡＮＤ回路３３の出力端子は、図２（Ａ）に示すＡＮＤ回路１５の入力端子に接続される。
【００７０】
上記した遅延回路１６の動作を、図３（Ｂ）〜図３（Ｇ）のタイムチャートを参照しつつ説明する。
【００７１】
図３（Ｂ）に、フリップフロップ回路３０のＣＫ端子に入力されるクロック信号を示す。クロック信号の周波数が３６０ＫＨｚの場合は、１つの周期Ｔ１は２．７８μｓｅｃである。
【００７２】
また、図３（Ｃ）に示すように、ＮＯＴ回路３２により反転されたクロック信号が、フリップフロップ回路３１のＣＫ端子に入力される。
【００７３】
フリップフロップ回路３０および３１のＣＬＲ端子に、「１」が入力されると（図３（Ｄ）参照）、次のクロック信号の立ち上がる際に、フリップフロップ回路３０のＱ端子から「１」がＡＮＤ回路３３の入力端子に出力される（図３（Ｅ）参照）。しかしながら、この時点に於いては、フリップフロップ回路３１のＱ端子からＡＮＤ回路３３の入力端子への出力は「０」である（図３（Ｆ）参照）。従って、フリップフロップ回路３０のＣＫ端子への入力が「０」から「１」に変化した時点では、遅延回路１６の出力は「０」である（図３（Ｇ）参照）。
【００７４】
次に、フリップフロップ回路３１に入力される反転されたクロック信号が立ち上がると（図３（Ｃ）参照）、フリップフロップ回路３１のＱ端子からＡＮＤ回路３３の入力端子へ入力される信号は「１」となる（図３（Ｆ）参照）。この時点で、ＡＮＤ回路３３の出力、即ち遅延回路１６の出力は「１」となる。
【００７５】
上記した遅延回路１６の構成により、遅延回路１６に入力された信号は、１．３９μｓｅｃ〜２．７８μｓｅｃ遅延させることができる。従って、図２に示した期間Ｄを充分に長く確保することが可能になり、前述した出力制御部１１によるアバランシェ電流の検出を正確に行うことができる。
【００７６】
上記に対して、１つのフリップフロップ回路にて遅延回路を構成すると、入力された信号を充分に遅延できない恐れがある。その理由は、遅延回路に入力される入力信号とクロック信号が同期していないため、クロック信号の立ち上がり直前に入力信号がフリップフロップ回路に入力される場合が考えられるからである。この場合に於いては、フリップフロップ回路による遅延が殆ど行えないので、本形態のアバランシェ電流の検出が正しく行われない恐れがある。
【００７７】
＜回路装置の構成＞
図４を参照して、図１に示した回路が組み込まれた回路装置の構造を説明する。図４（Ａ）は回路モジュール５０の断面図であり、図４（Ｂ）は回路モジュール５０に実装された混成集積回路装置６０の断面図である。
【００７８】
図４（Ａ）に示す回路モジュール５０は、図１等に示した電気回路が組み込まれた回路装置の一例である。回路モジュール５０は、表面に導電路５４がパターニングされた実装基板５１と、実装基板５１に実装された混成集積回路装置６０、コンデンサ５２、モータ７０とを具備する。
【００７９】
ここでは、図１に示す駆動制御部１０が、混成集積回路装置６０に内蔵されている。更に、モータ７０およびコンデンサ５２は大型の電子部品であるので、混成集積回路装置６０には内蔵されずに、個別に実装基板５１に実装されている。混成集積回路装置６０、コンデンサ５２およびモータ７０は、実装基板５１の表面に形成された導電路５４を介して電気的に接続される。
【００８０】
混成集積回路装置６０は、内蔵された電気回路と接続されたリード６６を実装基板５１に挿入することにより実装されている。また、混成集積回路装置６０の放熱性を向上させるために、混成集積回路装置６０の上面には、放熱フィン５３が固着されている。放熱フィン５３は、アルミニウムや銅等の放熱性に優れた金属から成る。
【００８１】
図４（Ｂ）を参照して、混成集積回路装置６０は、絶縁層６２により被覆された回路基板６１の表面に、導電パターン６３および回路素子から成る電気回路が組み込まれている。そして、回路基板６１の少なくとも表面は封止樹脂６８により被覆される。
【００８２】
アルミニウムや銅等から成る回路基板６１の表面全域は、酸化金属等のフィラーが混入された樹脂から成る絶縁層６２により被覆されている。絶縁層６２の表面に導電パターン６３が形成され、導電パターン６３の所定の箇所に、ＩＣ６５Ａおよびスイッチング素子６５Ｂ等の回路素子が固着されている。
【００８３】
回路基板６１の周辺部には、導電パターン６３から成るパッドが形成され、このパッドにはリード６６が固着される。リード６６の端部は、封止樹脂６８から外部に導出している。
【００８４】
封止樹脂６８は、例えばエポキシ樹脂等の熱硬化性樹脂から成り、ここでは回路基板６１の表面および側面を被覆している。回路基板６１の裏面は、放熱性を向上させるために封止樹脂６８から外部に露出させても良いし、耐湿性を向上させるために回路基板６１の裏面も封止樹脂６８により被覆されても良い。
【００８５】
接続部７１は、回路基板６１と導電パターン６３とを電気的に接続する部位である。接続部７１では、接続層６２を部分的に除去することにより回路基板６１の表面を露出させている。そして、露出する部分の回路基板６１と導電パターン６３とを、金属細線７２を用いて電気的に接続している。このように、接続部７１にて導電パターン６３を回路基板６１と接続することにより、回路基板６１を固定電位（例えば電源電位や接地電位）に接続することができる。回路基板６１の電位を固定電位に接続することにより、回路基板６１の電位の変動が抑止され、その表面に形成された電気回路の動作を安定化することができる。
【００８６】
従って、図１に示すような駆動制御部１０が混成集積回路装置６０に内蔵されると、駆動制御部１０の動作を安定化させることができる。
【図面の簡単な説明】
【００８７】
【図１】（Ａ）は本発明のモータの駆動制御装置を示す回路図であり、（Ｂ）−（Ｆ）はタイムチャートである。
【図２】（Ａ）は本発明のモータの駆動制御装置を部分的に示す回路図であり、（Ｂ）−（Ｉ）は出力制御部の動作の詳細を示すタイムチャートである。
【図３】（Ａ）は遅延回路の詳細を示す回路図であり、（Ｂ）−（Ｇ）はタイムチャートである。
【図４】（Ａ）は本発明のモータの駆動制御装置が組み込まれた回路モジュールの断面図であり、（Ｂ）は混成集積回路装置の断面図である。
【図５】従来のモータの駆動制御装置を示す回路図である。
【図６】（Ａ）は従来のモータの駆動制御装置に用いられるスイッチング素子の波形図であり、（Ｂ）は従来のモータの駆動制御装置の回路図の一部であり、（Ｃ）はアバランシェ現象を示す波形図である。
【図７】従来のモータの駆動制御装置を示す回路図である。
【符号の説明】
【００８８】
Ｆ１〜Ｆ４      スイッチング素子
１０            駆動制御部
１１            出力制御部
１２            第１比較部
１３            第２比較部
１４            ＮＯＲ回路
１５            ＡＮＤ回路
１６            遅延回路
１７            遅延回路
１８            ＮＯＴ回路
１９            ＮＯＴ回路
２０            モータ
２１            ＡＮＤ回路
２２            ＡＮＤ回路
２３            ラッチ回路
２４            ＡＮＤ回路
２５            コイル
２６            コイル
２７            コイル
２８            コイル
２９            駆動回路
３０            フリップフロップ回路
３１            フリップフロップ回路
３２            ＮＯＴ回路
３３            ＡＮＤ回路
５０            回路モジュール
５１            実装基板
５２            コンデンサ
５３            放熱フィン
５４            導電路
６０            混成集積回路装置
６１            回路基板
６２            絶縁層
６３            導電パターン
６５Ａ          ＩＣ
６５Ｂ          スイッチング素子
６６            リード
６８            封止樹脂
７０            モータ
７１            接続部
７２            金属細線
【図１】
2007124849.tif 000003
【図２】
2007124849.tif 000004
【図３】
2007124849.tif 000005
【図４】
2007124849.tif 000006
【図５】
2007124849.tif 000007
【図６】
2007124849.tif 000008
【図７】
2007124849.tif 000009