(57)【要約】【課題】  自己整合的に基板のコンタクト部をユニバーサルコンタクトホール内に形成することができる半導体装置の製造方法及びこの製造方法により形成された半導体装置を提供する。【解決手段】  層間絶縁膜９にソース領域３が露出されたユニバーサルコンタクトホール７を開口し、ユニバーサルコンタクトホール７から半導体基板１００に第１導電型（Ｐ型）不純物を注入してユニバーサルコンタクトホール７の底面中央に露出するソース領域３を基板領域と同じ導電型の第１導電型領域５にする。ユニバーサルコンタクト１３はユニバーサルコンタクトホール７底面周縁部に露出するソース領域３に電気的に接続されている。基板領域とソース領域のコンタクトの位置関係が一定となりソース領域における電流の不均衡が解消される。【選択図】  図１
2007258313.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板に第２導電型ソース領域、第２導電型ドレイン領域及びゲート電極を有するＭＯＳトランジスタを形成する工程と、前記半導体基板上に前記ＭＯＳトランジスタを被覆するように層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記ソース領域が露出された底面を有し、前記ソース領域及び基板領域に同時にコンタクト可能なユニバーサルコンタクトを配置するユニバーサルコンタクトホールを形成する工程と、前記層間絶縁膜に、前記ドレイン領域が露出された底面を有するドレインコンタクトを配置するドレインコンタクトホールを形成する工程とを具備し、前記ユニバーサルコンタクトホールを形成する工程は、前記ユニバーサルコンタクトホールから実質的に垂直方向に前記半導体基板に第１導電型不純物を注入して前記ソース領域内の前記ユニバーサルコンタクトホール下方域に第１導電型領域を形成する工程と、前記ユニバーサルコンタクトホールから前記第１導電型領域に対して斜め方向に第２導電型不純物を注入して前記ユニバーサルコンタクトホール底面周縁部の前記ソース領域表層部に第２導電型領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ユニバーサルコンタクトホールと前記ドレインコンタクトホールとは同じ口径であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
第１導電型半導体基板と、前記半導体基板に形成され、第２導電型ソース領域、第２導電型ドレイン領域及びゲート電極を有するＭＯＳトランジスタと、前記ＭＯＳトランジスタを被覆するように形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記ソース領域が露出された底面を有し、前記ソース領域及び基板領域に同時にコンタクト可能なユニバーサルコンタクトが配置されるユニバーサルコンタクトホールと、前記層間絶縁膜に形成され、前記ドレイン領域が露出された底面を有するドレインコンタクトが配置されるドレインコンタクトホールとを具備し、前記ユニバーサルコンタクトホールは、そのホール底面周縁部の前記ソース領域表層部が第２導電型領域であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、とくに半導体装置のユニバーサルコンタクト構造及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体装置には、ソース領域と基板領域が１つのコンタクトホールに形成されたいわゆるユニバーサルコンタクト構造を有するＭＯＳトランジスタが用いられる。
図５は、従来のユニバーサルコンタクト構造を有するＭＯＳトランジスタ１０１の断面図である。Ｐ−シリコン半導体基板１００には、Ｎ＋ソース領域１０３及びＮ＋ドレイン領域１０４が形成され、ソース領域１０３及びドレイン領域１０４間の半導体基板１００上にはシリコン酸化膜などのゲート絶縁膜１０２を介してポリシリコンなどのゲート電極１０８が形成されている。
ソース領域１０３の所定の領域にはユニバーサルコンタクトを形成するための基板領域と同じ導電型の領域１０５（Ｐ＋領域１０５）が設けられている。ＭＯＳトランジスタ１０１は、シリコン酸化膜などからなる層間絶縁膜１０９により被覆され、その層間絶縁膜１０９表面は平坦化される。この表面に第１層の配線（図示しない）が形成される。また、この半導体装置には図示はしないが通常更に第２層、第３層、・・・の多層の配線を形成することができる。
【０００３】
層間絶縁膜１０９には第１層などの配線とのコンタクトをとるために複数のコンタクトホールを形成する。コンタクトホールは、ドレインコンタクト１１２が配置されるドレインコンタクトホール１０６、ソース領域と基板領域とのコンタクトを兼ねるユニバーサルコンタクト１１３が配置されるユニバーサルコンタクトホール１０７が形成される。ドレインコンタクト１１２及びユニバーサルコンタクト１１３は、ホール底面、ホール側壁及びホール開口部から層間絶縁膜１０９表面に延在するＴｉ／ＴｉＮ／Ｔｉ、Ｔｉ／ＴｉＮなどのバリアメタル層１１０、１１１とコンタクトホール内に埋込まれたＷ、Ｃｕなどのコンタクト配線から構成されている。
【０００４】
図６は、図５に示す従来の半導体装置のユニバーサルコンタクトを製造する方法を説明する工程図である。まず、ソース領域１０３及びドレイン領域を形成する（図６（ａ））。ソース領域１０３を形成してからソース領域内にコンタクト部となる半導体基板１００と同じ導電型（Ｐ＋）の領域１０５をイオン注入法などにより形成し、その後ゲート電極を形成して半導体基板１００にＭＯＳトランジスタを形成する（図６（ｂ））。次に、半導体基板１００上にＭＯＳトランジスタを被覆するようにシリコン酸化膜などの層間絶縁膜１０９を形成し、その後、半導体基板と同じ導電型の領域（Ｐ＋領域）１０５が露出するように層間絶縁膜１０９にユニバーサルコンタクトホール１０７をフォトエッチング法などにより開口する（図６（ｃ））。
【０００５】
このように従来のユニバーサルコンタクトホールを形成する方法では、コンタクト部となるソース領域内の半導体基板と同じ導電型の領域が露出するように位置合わせを行わなくてはならないが、位置決め精度に限界があるので、ユニバーサルコンタクトホールとコンタクト部となる半導体基板と同じ導電型の領域との位置ずれを見越して大きなコンタクトホールを形成しなければならない。したがって、チップサイズの小型化には限界があるという問題があった。例えば、ユニバーサルコンタクトホールの径（ａ）はドレインコンタクトの径（ｂ）より大きくなっている（ａ＞ｂ）。
特許文献１には、従来技術として、ＭＩＳＦＥＴの寸法を大きくすることなく微細なウエルコンタクト領域を形成することによってウエルとソース領域とを電気的に接続する方法が開示されている。ソース領域とフィールド酸化膜とに跨がる領域にソースコンタクト窓を開口し、このソースコンタクト窓に露出する一導電型ウエルに一導電型不純物を導入してウエルコンタクト領域を形成した後、ソースコンタクト窓を埋めてソース電極を形成することが記載されている。
【特許文献１】特開平７−２２１３００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような問題を解決するためになされたものであり、自己整合的に基板のコンタクト部をユニバーサルコンタクトホール内に形成することができる半導体装置の製造方法及びこの製造方法により形成された半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の半導体装置の製造方法の一態様は、第１導電型半導体基板に第２導電型ソース領域、第２導電型ドレイン領域及びゲート電極を有するＭＯＳトランジスタを形成する工程と、前記半導体基板上に前記ＭＯＳトランジスタを被覆するように層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記ソース領域が露出された底面を有し、前記ソース領域及び基板領域に同時にコンタクト可能なユニバーサルコンタクトを配置するユニバーサルコンタクトホールを形成する工程と、前記層間絶縁膜に、前記ドレイン領域が露出された底面を有するドレインコンタクトを配置するドレインコンタクトホールを形成する工程とを具備し、前記ユニバーサルコンタクトホールを形成する工程は、前記ユニバーサルコンタクトホールから実質的に垂直方向に前記半導体基板に第１導電型不純物を注入して前記ソース領域内の前記ユニバーサルコンタクトホール下方域に第１導電型領域を形成する工程と、前記ユニバーサルコンタクトホールから前記第１導電型領域に対して斜め方向に第２導電型不純物を注入して前記ユニバーサルコンタクトホール底面周縁部の前記ソース領域表層部に第２導電型領域を形成する工程とを有することを特徴としている。前記ユニバーサルコンタクトホールと前記ドレインコンタクトホールとは同じ口径であるようにしても良い。
【０００８】
本発明の半導体装置の一態様は、第１導電型半導体基板と、前記半導体基板に形成され、第２導電型ソース領域、第２導電型ドレイン領域及びゲート電極を有するＭＯＳトランジスタと、前記ＭＯＳトランジスタを被覆するように形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記ソース領域が露出された底面を有し、前記ソース領域及び基板領域に同時にコンタクト可能なユニバーサルコンタクトが配置されるユニバーサルコンタクトホールと、前記層間絶縁膜に形成され、前記ドレイン領域が露出された底面を有するドレインコンタクトが配置されるドレインコンタクトホールとを具備し、前記ユニバーサルコンタクトホールは、そのホール底面周縁部の前記ソース領域表層部が第２導電型領域であることを特徴としている。基板領域は、ウエル領域等を含むものである。
【発明の効果】
【０００９】
以上のように、本発明は、自己整合的に基板のコンタクト部をユニバーサルコンタクトホール内に形成することにより、基板領域とソース領域のコンタクトとの位置関係が一定となってソース領域における電流の不均衡が解消される。また、ユニバーサルコンタクトホールのサイズが大きくならなくてすむため、トランジスタ面積の効率化につながり、半導体装置の小型化が可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１１】
図１乃至図４を参照して実施例１を説明する。
図１は、ユニバーサルコンタクト構造を有するＭＯＳトランジスタ断面図、図２は、図１の半導体基板に形成されたコンタクトホールを説明する半導体基板の平面図、図３及び図４は、図１に示すＭＯＳトランジスタの製造工程断面図である。Ｐ−シリコン半導体基板１００にはＮ＋ソース領域３及びＮ＋ドレイン領域４が形成され、ソース領域３及びドレイン領域４間の半導体基板１００上にはシリコン窒化膜やシリコン酸化膜などのゲート絶縁膜２を介してポリシリコンなどのゲート電極８が形成されている。
また、ソース領域３の所定の領域にはユニバーサルコンタクトを形成するための基板領域と同じ導電型（Ｐ＋）領域５が設けられている。半導体基板１００に形成されたＭＯＳトランジスタ１は、シリコン酸化膜などからなる層間絶縁膜９により被覆され、層間絶縁膜９の表面は平坦化される。この平坦化された表面に第１層の配線（図示しない）が形成される。また、この半導体装置には図示はしないが通常更に第２層、第３層、・・・の多層の配線が形成される。
【００１２】
層間絶縁膜９には第１層などの配線とのコンタクトをとるために複数のコンタクトホールが形成される。コンタクトホールには、ドレインコンタクト１２が配置されるドレインコンタクトホール６がある。ドレインコンタクト１２は、ドレインコンタクトホール６内に埋込まれたＷ、Ｃｕなどのコンタクト配線から構成されている。また、コンタクトホールには、ソース領域と基板領域とのコンタクトを兼ねるユニバーサルコンタクト１３が配置されるユニバーサルコンタクトホール７がある。ユニバーサルコンタクト１３は、ユニバーサルコンタクトホール７内に埋込まれたＷ、Ｃｕなどのコンタクト配線から構成されている。ユニバーサルコンタクト１３は、ユニバーサルコンタクトホール７底面に露出するソース領域３及び基板と同じ導電型（Ｐ＋）の領域５に電気的に接続されている。
【００１３】
この基板と同じ導電型（Ｐ＋）の領域５は、ユニバーサルコンタクトホール７底面に露出する表面面積が、ソース領域３の下層部分の面積より狭くなっている。即ち、図１に示すように、ソース領域３と基板と同じ導電型領域５との境界は、ユニバーサルコンタクトホール７の直下においてユニバーサルコンタクトホール７の底面周縁からユニバーサルコンタクトホール中央部へ突出している。したがって、ユニバーサルコンタクト７からその底面を見ると、中央にＰ＋領域５があり、周辺にはソース領域３のＮ＋領域が存在する（図２参照）。また、ソース領域３の断面を見ると、Ｐ＋領域５は上部が幅狭く、下部が幅広の形状をしている（ユニバーサルコンタクトホール７底面の周辺部にはユニバーサルコンタクトホール７側面からこのホール内部に延在するソース領域３が形成され、ソース領域３の前記延在部はソース領域３の他の領域より浅く構成されている。）。
【００１４】
次に、この半導体装置の製造方法をユニバーサルコンタクトの形成方法を中心に説明する。図３及び図４は、図１に示す半導体装置のユニバーサルコンタクトの製造方法を説明する工程図である。
まず、シリコン半導体などの半導体基板１００にソース領域３及びドレイン領域等を形成してＭＯＳトランジスタとする（図３（ａ））。その後、半導体基板１００上にＭＯＳトランジスタを被覆するように、シリコン酸化膜などの層間絶縁膜９を形成する（図３（ｂ））。
次に、半導体基板１００上の層間絶縁膜９にソース領域３及びドレイン領域を露出するようにユニバーサルコンタクトホール７及びドレインコンタクトホールをフォトエッチング法などにより開口する（図３（ｃ））。そして、ユニバーサルコンタクトホール７上部から半導体基板１００に向かって垂直にボロン（Ｂ）やＢＦ2 などのＰ型不純物をイオン注入してＰ＋領域５をソース領域３内のユニバーサルコンタクトホール７下方域に形成する。Ｂの場合は、１０ＫｅＶ〜２０ＫｅＶ、ＢＦ2 の場合は６０ＫｅＶ〜１００ＫｅＶの注入エネルギーが適当である（図４（ａ））。
【００１５】
次に、ユニバーサルコンタクトホール７の上部から底部に向かって半導体基板１００表面に対して斜め方向にＡｓイオンなどのＮ型不純物を照射することによって、ユニバーサルコンタクトホール７の底面周縁部のソース領域表層部にソース領域３の延在部３′が形成され、ソース領域３の延在部３′は、ソース領域３の他の領域より浅く構成される。このような構成のユニバーサルコンタクト１３を形成するための斜めイオン注入の入射角度は、５０゜〜６０゜程度であり、Ａｓイオン注入の強さは、４０ｋｅＶ程度が適当である。この実施例ではソース領域３の延在部３′の幅は、０．２μｍ程度であり、Ｐ＋領域５の下部の径は０．８μｍ程度であり、したがって、Ｐ＋領域の延在部３′に囲まれた部分の径は０．４μｍ程度である（図４（ｂ））。
【００１６】
ユニバーサルコンタクトホール７の底面、側面及びこの側面から層間絶縁膜９表面に延在するユニバーサルコンタクトホール７周辺部にバリアメタル層１１を形成する。その後、ユニバーサルコンタクトホール７内のバリアメタル層１１とこの上に形成されたタングステンや銅などのコンタクト配線とから構成されたユニバーサルコンタクト１３を形成する。そして、このユニバーサルコンタクト１３を層間絶縁膜９上のアルミニウムなどの配線１４と接続させる。図１に示すように、同時にドレインコンタクトホールにドレインコンタクトを形成する。
以上のように、この実施例では、図２に示す半導体基板１００に格子状に形成されたＭＯＳトランジスタのドレインコンタクトホール６及びユニバーサルコンタクトホール７は、同じサイズで形成することができるので半導体装置の小型化が可能になる。また、自己整合的に基板コンタクト部をユニバーサルコンタクトホール７内に形成することにより、基板領域とソース領域のコンタクトの位置関係が一定となってソース領域における電流の不均衡が解消される。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例のユニバーサルコンタクト構造を有するＭＯＳトランジスタ断面図。
【図２】図１の半導体基板に形成されたコンタクトホールを説明する半導体基板平面図。
【図３】図１に示すＭＯＳトランジスタの製造工程断面図。
【図４】図１に示すＭＯＳトランジスタの製造工程断面図。
【図５】従来のユニバーサルコンタクト構造を有するＭＯＳトランジスタの断面図。
【図６】図５に示す従来の半導体装置のユニバーサルコンタクトを製造する方法を説明する工程図。
【符号の説明】
【００１８】
１・・・ＭＯＳトランジスタ
２・・・ゲート絶縁膜
３・・・ソース領域
４・・・ドレイン領域
５・・・基板領域と同じ導電型の領域（Ｐ＋領域）
６・・・ドレインコンタクトホール
７・・・ユニバーサルコンタクトホール
８・・・ゲート電極
９・・・層間絶縁膜
１０、１１・・・バリアメタル層
１２・・・ドレインコンタクト
１３・・・ユニバーサルコンタクト
１４・・・配線
【図１】
2007258313.tif 000003
【図２】
2007258313.tif 000004
【図３】
2007258313.tif 000005
【図４】
2007258313.tif 000006
【図５】
2007258313.tif 000007
【図６】
2007258313.tif 000008