(57)【要約】【課題】薄型、軽量の特長を損なうことなく壁面への設置が可能な有機ＥＬ装置を提供すること。【解決手段】本発明の有機ＥＬ装置は、強磁性を有する基板(10)と、有機エレクトロルミネッセンス素子(82,88,90)及び当該有機エレクトロルミネッセンス素子に接続される駆動回路(54,56,58,60,62,64,66,78)とを含み、上記基板の一方面上に配置される素子層と、を備える。【選択図】図１０
2007265780.tif 000002
【特許請求の範囲】
【請求項１】
強磁性を有する基板と、
有機エレクトロルミネッセンス素子と、当該有機エレクトロルミネッセンス素子に接続される駆動回路と、を含み、前記基板の一方面上に配置される素子層と、
を含む、有機エレクトロルミネッセンス装置。
【請求項２】
前記基板は少なくとも一方面に導電性を有し、当該基板が前記駆動回路及び前記有機エレクトロルミネッセンス素子に対する電力供給経路の一部として用いられる、請求項１に記載の有機エレクトロルミネッセンス装置。
【請求項３】
前記素子層は、前記有機エレクトロルミネッセンス素子及び前記駆動回路と前記基板との間に配置される絶縁膜を更に含み、
前記駆動回路は、ソースが前記基板と接続されたｐチャネル型のトランジスタを含み、
前記有機エレクトロルミネッセンス素子は、一方端子が前記トランジスタのドレインと接続され、他方端子が共通グランドと接続される、請求項２に記載の有機エレクトロルミネッセンス装置。
【請求項４】
前記トランジスタの前記ソースは、前記絶縁膜を貫通する配線を介して前記基板と接続される、請求項３に記載の有機エレクトロルミネッセンス装置。
【請求項５】
前記素子層は、前記有機エレクトロルミネッセンス素子及び前記駆動回路と前記基板との間に配置される絶縁膜を更に含み、
前記駆動回路は、ドレインが前記基板と接続されたｎチャネル型のトランジスタを含み、
前記有機エレクトロルミネッセンス素子は、一方端子が前記トランジスタのソースと接続され、他方端子が電源と接続される、請求項２に記載の有機エレクトロルミネッセンス装置。
【請求項６】
前記トランジスタの前記ドレインは、前記絶縁膜を貫通する配線を介して前記基板と接続される、請求項５に記載の有機エレクトロルミネッセンス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に有機エレクトロルミネッセンス（ＥＬ）素子が設けられた有機ＥＬ装置に関する。
【背景技術】
【０００２】
有機ＥＬ装置は、主として、回路素子基板と、有機ＥＬ素子とを含んで構成される。回路素子基板は、ガラス基板等の基板と、この基板上に形成された配線と、この配線に接続された画素回路と、を含む。上記の配線には、例えば複数の走査線と、これらの走査線と交差させて配列された複数の信号線及び複数の電源線と、が含まれる。ここで「電源線」とは、有機ＥＬ素子に電力を供給するための配線である。上記の画素回路は、走査線と信号線との各交点に配置される。この画素回路は、電源線と有機ＥＬ素子の電極（アノード又はカソード）との間に印加された電圧によって有機ＥＬ素子を発光させる機能を担う。具体的には、電源線と有機ＥＬ素子の電極との間において、画素回路に含まれるトランジスタが有機ＥＬ素子と直列に接続される。このトランジスタによって有機ＥＬ素子に供給される電流が調整されることにより、有機ＥＬ素子を所望の輝度で発光させることができる。
【０００３】
上記の有機ＥＬ装置を用いることにより、従来のブラウン管を用いた表示装置に比較して非常に薄型の有機ＥＬディスプレイを実現することができる。このような有機ＥＬディスプレイは、例えばスタンドを取り付けて設置され、或いは所定の取り付け器具を用いることにより壁掛けにされる。また、背面に磁石を取り付けることにより、鉄製の壁面に直接的に取り付け可能に構成された有機ＥＬディスプレイも提案されている（特許文献１参照）。しかしながら、有機ＥＬディスプレイに磁石を取り付けることは、薄型、軽量という有機ＥＬディスプレイの特長を減じることになる。コスト面からも、有機ＥＬディスプレイの構成部品が増加することは好ましくない。また、これらの不都合は、有機ＥＬ装置を表示用途で用いる場合に限らず、照明等の他の用途に適用する場合でも同様に生じ得る。
【０００４】
【特許文献１】特開２００１−１００６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで本発明は、薄型、軽量の特長を損なうことなく壁面への設置が可能な有機ＥＬ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の有機エレクトロルミネッセンス装置は、強磁性を有する基板と、有機エレクトロルミネッセンス素子及び当該有機エレクトロルミネッセンス素子に接続される駆動回路を含み、前記基板の一方面上に配置される素子層と、を含む。ここで、「強磁性を有する基板」とは、強磁性体からなる単板の基板でもよく、また強磁性体の基板と常磁性体の基板とを貼り合わせた基板でもよい。
【０００７】
かかる構成によれば、基板自体に強磁性を持たせることにより、薄型、軽量の特長を損なうことなく、壁面へ容易に設置できる有機ＥＬ装置を実現することができる。磁石を取り付ける従来例に比べると有機ＥＬ装置の全体重量が低下するので、基板が備えるべき磁力が少なくて済む利点がある。
【０００８】
好ましくは、基板は少なくとも一方面に導電性を有し、当該基板が駆動回路及び有機エレクトロルミネッセンス素子に対する電力供給経路の一部として用いられる。
【０００９】
より具体的には、素子層が、有機エレクトロルミネッセンス素子及び駆動回路と基板との間に配置される絶縁膜を更に含むことが好ましい。この場合に、例えば、駆動回路は、ソースが基板と接続されたｐチャネル型のトランジスタを含み、有機エレクトロルミネッセンス素子は、一方端子がトランジスタのドレインと接続され、他方端子が共通グランドと接続される。このとき、ソースは、例えば絶縁膜を貫通する配線を介して基板と接続される。また、駆動回路は、ドレインが基板と接続されたｎチャネル型のトランジスタを含み、有機エレクトロルミネッセンス素子は、一方端子が前記トランジスタのソースと接続され、他方端子が電源と接続される、という構成が採用されてもよい。このとき、ドレインは、絶縁膜を貫通する配線を介して基板と接続される。
【００１０】
かかる構成によれば、有機ＥＬ素子及び駆動回路に対して電源（電力）を供給する経路の一部として導線性の基板を利用することにより、基板上のどこに有機ＥＬ素子を配置したとしても基板を介して電源を供給可能となる。よって、基板面内における電源電位の不均一を解消できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について説明する。
【００１２】
図１は、本実施形態の有機ＥＬ装置の基本構造を説明する模式図である。本実施形態の有機ＥＬ装置は、基板１０と、この基板１０の一方面上に形成された複数の画素部１２と、これら複数の画素部１２に共有される共通電極１４と、を含んで構成される。図示のように、基板１０と共通電極１４との間には電源１６が接続される。
【００１３】
基板１０は、強磁性を有し、かつ導電性を有する。基板１０の磁性について説明すると、基板全体が強磁性体からなる基板であることが好ましいが、強磁性体の基板と常磁性体の基板とが貼り合わされていてもよい。また、基板１０の導電性について説明すると、少なくとも一方面に導電性を有していればよいが、基板全体が導電体からなる導電体基板であるとより好ましい。かかる基板１０の構成材料としては、加熱プロセス時に膨張が小さいこと、有機ＥＬ素子から発生する熱を逃がしやすいこと、電気抵抗が小さいこと、が望まれる。例えば、ステンレス鋼の１つであるＳＵＳ４３０からなるステンレス基板は基板１０として好ましい。また、基板１０の厚さに関しては特段の制約はないが、機械的強度、重量などを考慮すると、０．２ｍｍ〜１．０ｍｍ程度が好ましい。なお、ＳＵＳ３０４、ＳＵＳ３１６、ＳＵＳ４１０などのステンレス鋼を基板１０の構成材料として用いることもできる。
【００１４】
各画素部１２は、有機ＥＬ素子とそれを駆動する駆動回路を含んで構成される。共通電極１４は、各画素部１２の有機ＥＬ素子に共有され、当該各有機ＥＬ素子のそれぞれの一方電極として機能する。これらの詳細については更に後述する。本実施形態の有機ＥＬ装置では、基板１０の導電性を利用し、当該基板１０を介して各画素部１２に対する電力の供給がなされる。
【００１５】
図１に示す構成では、基板１０の一箇所において、当該基板１０と電源１６との接続が図られている。このとき、基板１０が一方面側にのみ導電性を備える場合には、電源１６は基板１０の一方面側に接続される。また、基板１０がその全体に導電性を有する基板（導電体基板）である場合には、電源１６を基板１０の他方面に接続することもできる。それにより、電源１６の接続箇所の自由度が高まる。なお、基板１０と電源１６との接続箇所を複数設けることも好ましい。例えば、図２に示すように、基板１０の他方面側に点在する複数の箇所で基板１０と電源１６との接続を図るとよい。図２に例示するように、基板１０と電源１６との接続箇所が広範囲に点在することが好ましい。更に、図２に例示するように、基板１０と電源１６との複数の接続箇所が規則的に（例えば等間隔で）配列されるとより好ましい。それらにより、基板１０の面内での電圧降下をより効果的に抑制できる。ここで、基板１０に対する電源１６の接続箇所とは、電源１６の高電位側端子である場合と、電源１６の低電位側端子（一般にはグランド側端子）である場合と、のいずれかである。図２では前者の例が示されている。また、図２に示す例のように基板１０の裏面側に電源１６との接続箇所や配線を設ける場合の当該配線等は、例えば基板１０の裏面上に所定パターンの導電膜を設けることによって実現できる。その場合には、導電膜の更に上側に絶縁物からなる保護膜を設けることが好ましい。
【００１６】
図３は、本実施形態の有機ＥＬ装置の回路構成を説明する図である。図示のように有機ＥＬ装置は、図中の水平方向（第１方向）に延在する複数の走査線２０及びリセット線２４と、これらの走査線２０等と交差して配列された複数の信号線２２と、走査線２０と信号線２２との各交点に配置される画素回路（駆動回路）３０及び有機ＥＬ素子３２と、各走査線２０及び各リセット線２４に制御信号を供給するドライバ３４と、各信号線２２に制御信号を供給するドライバ３６と、を含んで構成される。図示のように、各画素回路３０に対して各節点２８を介して電源１６から電圧Ｖｓｕｂが供給される。そして、各節点２８は、上述した導電性の基板１０に電気的に接続される。すなわち本実施形態では、基板１０が電力供給経路の一部としての機能を果たす。
【００１７】
図４は、画素回路３０の構成例を説明する図である。図４に示す画素回路３０は、電流制御用トランジスタＤＲ、データ書き込み用トランジスタＳＷ１、データ消去用トランジスタＳＷ２、保持容量Ｃｓ、を含んで構成される。電流制御用トランジスタＤＲは、ｐチャネル型の電界効果型トランジスタであり、ソースが節点２８（基板１０との接続箇所）と接続され、ドレインが有機ＥＬ素子３２の一方端子と接続されている。この駆動回路３０に対応して設けられる有機ＥＬ素子３２は、一方端子が電流制御用トランジスタＤＲのドレインと接続され、他方端子が共通グランドと接続される。データ書き込み用トランジスタＳＷ１は、ゲートが走査線２０に接続され、ソースが信号線２２に接続され、ドレインが電流制御用トランジスタＤＲのゲートに接続されている。データ消去用トランジスタＳＷ２は、ゲートがリセット線２４に接続され、ソースがデータ書き込み用トランジスタＳＷ１のドレインに接続され、ドレインが節点２８に接続されている。保持容量Ｃｓは、電流制御用トランジスタＤＲのゲートとソースの間に並列に接続されている。
【００１８】
図４に示す画素回路３０の動作は以下の通りである。走査線２０を介して走査信号ＳＥＬが供給され、データ書き込み用トランジスタＳＷ１が選択されている期間には、信号線２２を介して電流制御用トランジスタＤＲのゲートにデータ信号ＤＡＴＡが書き込まれる。節点２８及び電流制御用トランジスタＤＲのソース−ドレイン経路を通じて、データ信号ＤＡＴＡの大きさに応じた電流が電源１６から有機ＥＬ素子３２に供給される。これにより、有機ＥＬ素子３２がデータ信号ＤＡＴＡの大きさに応じた輝度で発光する。また、リセット線２４を介してリセット信号ＥＲＳが供給され、データ消去用トランジスタＳＷ２が選択されている期間には、電流制御用トランジスタＤＲのゲートの電位がＶｓｕｂに維持され、電流制御用トランジスタＤＲのソース−ドレイン間の電位が０ボルトとなるので、電流制御用トランジスタＤＲはオフ状態となる。それにより、有機ＥＬ素子３２に電流が供給されなくなり、有機ＥＬ素子３２は非発光状態となる。図４に示す回路構成では、ｐチャネル型のトランジスタである電流制御用トランジスタＤＲのソースが節点２８に接続され、電圧Ｖｓｕｂが与えられる。かかる構成とすることにより、トランジスタのソースの電位が安定化される。
【００１９】
図５は、画素回路３０の他の構成例を説明する図である。具体的には、図５に示す画素回路３０は、電流制御用トランジスタＤＲの閾電圧のばらつきを補償することができる回路構成となっている。なお、図４に例示した画素回路３０と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図５に例示する画素回路３０では、リセット線２４を介してリセット信号ＥＲＳが供給され、データ消去用トランジスタＳＷ２及びトランジスタＳＷ３が選択されている期間には、節点（ノード）Ｇに電流制御用トランジスタＤＲの閾電圧が書き込まれる。このとき、電流制御用トランジスタＤＲはオフ状態となるので、有機ＥＬ素子３２は非発光状態（消灯状態）となる。走査線２０を介して走査信号ＳＥＬが供給され、データ書き込み用トランジスタＳＷ１が選択されている期間には、節点Ｄにデータ信号ＤＡＴＡの電位が書き込まれる。このとき、保持容量Ｃ２、Ｃ１との容量結合によって節点Ｇの電位が決定され、有機ＥＬ素子３２は発光状態（点灯状態）となる。なお、トランジスタＳＷ４は、配線３８を介して供給される制御信号ＩＬＬに応じて、有機ＥＬ素子３２を非発光状態とするときにオフ状態となり、有機ＥＬ素子３２への電流供給を遮断する機能を果たす。なお、トランジスタＳＷ４及び配線３８は省略されてもよい。
【００２０】
図６は、有機ＥＬ装置の他の回路構成例を説明する図である。なお、上述した図３に示した回路と共通する構成要素には同符号が付されている。それらの構成要素については詳細な説明を省略する。本例の画素回路３０ａはｎチャネル型のトランジスタを含んで構成されており、その関係上、上記図３に示した回路と比較して、画素回路３０ａ、有機ＥＬ素子３２、電源１６及びグランドの接続関係が相違している。図示のように、各画素回路３０ａは各節点２８を介して共通グランドに接続される。そして、各節点２８は、上述した導電性の基板１０に電気的に接続される。すなわち、基板１０が電源供給経路の一部としての機能を果たす。また、各有機ＥＬ素子３２の一方端子に対して電源１６から電圧Ｖｓｕｂが供給される。
【００２１】
図７は、画素回路３０ａの構成例を説明する図である。なお、上述した図４に示した画素回路３０と共通する構成要素については同符号が付されている。それらについての詳細な説明は省略する。図７に例示する画素回路３０ａでは、電流制御用トランジスタＤＲとして、ｎチャネル型の電界効果型トランジスタが用いられている。その関係上、電源１６、電流制御用トランジスタＤＲ、有機ＥＬ素子３２、グランドの接続状態が上記の画素回路３０とは異なっている。具体的には、電流制御用トランジスタＤＲは、ソースが有機ＥＬ素子３２の一方端子と接続されており、ドレインが節点２８と接続されている。有機ＥＬ素子３２は、他方端子が電源１６の高電位側端子と接続されている。
【００２２】
図８は、画素回路３０ａの他の構成例を説明する図である。上述した図５に示した画素回路３０と同様に、本例の画素回路３０ａは、電流制御用トランジスタＤＲの閾電圧のばらつきを補償することができる回路構成となっている。なお、図５に例示した画素回路３０と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図８に例示する画素回路３０ａにおいても、電流制御用トランジスタＤＲとして、ｎチャネル型の電界効果型トランジスタが用いられている。その関係上、電源１６、電流制御用トランジスタＤＲ、有機ＥＬ素子３２、グランドの接続状態が上記の図５に示した画素回路３０とは異なっている。具体的には、電流制御用トランジスタＤＲは、ソースが有機ＥＬ素子３２の一方端子と接続されており、ドレインが節点２８と接続されている。有機ＥＬ素子３２は、他方端子が電源１６の高電位側端子と接続されている。
【００２３】
次に、本実施形態の有機ＥＬ装置の製造方法について詳細に説明する。
【００２４】
図９〜図１１は、有機ＥＬ装置の製造方法の一例を説明する工程断面図である。本例では、コプレーナ型のトランジスタを用いて画素回路を構成する場合について説明する。
【００２５】
まず、導電性の基板１０の一方面上に絶縁膜５０を形成する（図９（Ａ））。絶縁膜５０としては、例えば酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、セラミックス薄膜、などの絶縁膜が挙げられる。絶縁膜５０の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法（ＣＶＤ法）、スパッタリング法などが挙げられる。また、導電性の基板１０に対して酸化性雰囲気でアニールしたり、陽極酸化処理を施したりすることによって基板１０の表面に得られる絶縁膜を絶縁膜５０として用いることもできる。特に、基板１０としてステンレス基板を採用した場合には、基板表面に形成される酸化クロムの不動態皮膜を絶縁膜５０として利用することも好ましい。
【００２６】
次に、所定形状（例えば島状）にパターニングされた半導体膜５２、５４を形成する（図９（Ｂ））。半導体膜５２は後に薄膜トランジスタの活性層（チャネル形成領域）となり、半導体膜５４は後に容量素子の一方電極となる。各半導体膜５２、５４としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。これらの半導体膜の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法、スパッタリング法、塗布法などが挙げられる。本実施形態では、一例としてポリシリコン膜を用いて半導体膜５２、５４を形成する。
【００２７】
次に、各半導体膜５２、５４を覆う絶縁膜５６を基板１０上に形成する（図９（Ｃ））。この絶縁膜５６は、半導体膜５２に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、半導体膜５４に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜５６としては、例えば酸化シリコン（ＳｉＯ2）膜、窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ハフニウム（ＨｆＯ）膜、などの絶縁膜が挙げられる。また、各半導体膜５２、５４の形成後、半導体膜５４に対してイオン注入を行う（図９（Ｃ））。
【００２８】
次に、各電極５８、６０を形成する（図９（Ｄ））。電極５８は薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極５８」と称する場合もある。また、電極６０は後に容量素子の一方電極として機能する。また本工程では、図示しない他の電極や配線も併せて形成される。それらの電極や配線は、上述した画素回路や走査線、信号線等を構成する。各電極５８、６０は、例えばアルミニウム膜などの導電膜を絶縁膜５６上に成膜し、その後当該導電膜をパターニングすることによって得られる。また、各電極５８、６０の形成後、ゲート電極５８をマスクとして用いて半導体膜５２に対するイオン注入（いわゆる自己整合イオン注入）を行う。それにより、半導体膜５２にはセルフアライン構造のソースドレイン領域が形成される。具体的には、半導体膜５２のゲート電極５８の直下にはチャネル形成領域６６が形成され、このチャネル形成領域６６の両側にソースドレイン領域６２、６４が形成される。この結果、図示のようにコプレーナ型の薄膜トランジスタが完成する。この薄膜トランジスタは、上述した電流制御用トランジスタＤＲ（図４等参照）として機能する。なお、図示しないが同様にして他にも薄膜トランジスタが形成され、それぞれ上述したトランジスタＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４として機能する。また、イオン注入がなされ、導電率が高まった半導体膜５４と、電極６０と、の間に絶縁膜５６が挟まれた箇所に容量素子が完成する。この容量素子は、上述した保持容量Ｃｓとして機能する。
【００２９】
次に、各電極５８、６０を覆う第１中間絶縁膜６８を基板１０上に形成する（図１０（Ａ））。第１中間絶縁膜６８としては、上記した絶縁膜５０と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜（ＳＯＧ膜）、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。これらのＳＯＧ膜や有機絶縁膜を採用する場合には、塗布法などの簡便な成膜方法を用いることができるので好ましい。
【００３０】
次に、基板１０上の所定箇所にコンタクトホール７０、７２、７４、７６をそれぞれ形成する（図１０（Ｂ））。より詳細には、コンタクトホール７０は、ゲート電極５８等から構成される薄膜トランジスタに近接した位置に、絶縁膜５０、５６、第１中間絶縁膜６８を全て除去して基板１０に到達し、基板１０の一方面が露出するように形成される。コンタクトホール７２は、絶縁膜５６、第１中間絶縁膜６８を全て除去してソースドレイン領域６２に到達し、ソースドレイン領域６２の一方面が露出するように形成される。コンタクトホール７４は、絶縁膜５６、第１中間絶縁膜６８を全て除去してソースドレイン領域６４に到達し、ソースドレイン領域６４の一方面が露出するように形成される。コンタクトホール７６は、第１中間絶縁膜６８を除去して電極６０に到達し、電極６０の一方面が露出するように形成される。
【００３１】
次に、各配線７８、７９及びその他の図示しない電極や配線を形成する（図１０（Ｃ））。各電極や各配線は、上述した画素回路や走査線、信号線等を構成する。各配線７８、７９等は、例えばアルミニウム膜などの導電膜を第１中間絶縁膜６８上に成膜し、その後当該導電膜をパターニングすることによって得られる。図示のように、配線７８は、コンタクトホール７０、７４、７６に渡り、かつ各コンタクトホール７０、７４、７６に埋設される。この配線７８は、コンタクトホール７０を介して基板１０と電気的に接続され、コンタクトホール７４を介してソースドレイン領域６４と電気的に接続され、かつコンタクトホール７６を介して電極６０と電気的に接続される。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板１０と電気的に接続される。より詳細には、薄膜トランジスタがｐチャネル型である場合には、当該薄膜トランジスタのソースと基板１０とが配線７８を介して接続された状態となる。なお、薄膜トランジスタがｎチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線７８を介して接続された状態となる。
【００３２】
また、図示のように、配線７９は、コンタクトホール７２に埋設され、ソースドレイン領域６２と電気的に接続される。なお、基板１０としてステンレス基板を用いた場合には、コンタクトホール７０を開口した箇所が大気中に晒されると基板表面に不動態皮膜が形成されるため注意が必要である。具体的には、この不動態皮膜により、基板１０と配線７８との接触不良が生じるおそれがある。この場合には、配線７８を形成するのに先立って、真空中で基板１０の表面をプラズマに曝す等の処理を行い、不動態皮膜を除去するとよい。
【００３３】
次に、各配線７８、７９を覆う第２中間絶縁膜８０を基板１０上に形成する（図１０（Ｄ））。第２中間絶縁膜８０は、上記した第１中間絶縁膜６８と同様にして形成することができる。その後、配線７９の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線７９と電気的に接続される画素電極（陽極）８２を第２中間絶縁膜８０上に形成する。本実施形態では、いわゆるトップエミッション型の有機ＥＬ装置を想定しているため、より大きい開口率を得るために、画素電極８２は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極８２は、例えばアルミニウム膜などの導電膜を第２中間絶縁膜８０上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【００３４】
次に、画素電極８２を露出させる開口８６を有する隔壁層８４を第２中間絶縁膜８０上に形成する（図１１（Ａ））。この隔壁層８４は、例えばポリイミド膜やアクリル膜の樹脂膜を第２中間絶縁膜８０上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【００３５】
次に、開口８６の内部の画素電極８２上に発光層８８を形成する（図１１（Ｂ））。この発光層８８は、低分子材料、高分子材料のいずれを用いて形成してもよい。また、発光層８８の形成方法については、蒸着法、塗布法、液滴吐出法（インクジェット法）など種々の公知技術を用いることができる。なお、発光層８８には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【００３６】
次に、隔壁層８４上に、各発光層８８に渡って共通電極（陰極）９０を形成する（図１１（Ｃ））。本実施形態では、有機ＥＬ装置の構造としてトップエミッション構造を採用しているので、発光層８８からの発光を図中上側（基板１０へ向かわない方向）へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極９０が形成される。このような導電膜としては、例えばインジウム錫酸化物（ＩＴＯ）膜が挙げられる。画素電極８２、発光層８８及び共通電極９０によって有機ＥＬ素子が構成される。薄膜トランジスタがｐチャネル型である場合、この有機ＥＬ素子は、一方端子としての画素電極８２が配線７９を介して薄膜トランジスタのドレインと接続され、他方端子としての共通電極９０が共通グランド（図示せず）と接続される。なお、薄膜トランジスタがｎチャネル型である場合、この有機ＥＬ素子は、一方端子としての画素電極８２が配線７９を介して薄膜トランジスタのソースと接続され、他方端子としての共通電極９０が電源１６（図示せず）と接続される。
【００３７】
以上のようにして、各回路素子（薄膜トランジスタ、容量素子）と基板１０とが電気的に接続されており、各画素部が基板１０を電力供給経路の一部として利用した有機ＥＬ装置が得られる。
【００３８】
次に、本実施形態の有機ＥＬ装置の製造方法の他の例として、逆スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。
【００３９】
図１２〜図１４は、有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【００４０】
まず、導電性の基板１０の一方面上に絶縁膜１００を形成する（図１２（Ａ））。この絶縁膜１００は、上記の絶縁膜５０と同様にして形成される。
【００４１】
次に、絶縁膜１００の所定位置にコンタクトホール１０１を形成する（図１２（Ｂ））。図示のように、このコンタクトホール１０１は、基板１０の一方面が露出するように形成される。
【００４２】
次に、電極１０２、１０４及び配線１０６を形成する（図１２（Ｃ））。電極１０２は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極１０２」と称する場合もある。また、電極１０４は後に容量素子の一方電極として機能する。また、配線１０６は、基板１０の一方面と接触するように形成される。
【００４３】
次に、各電極１０２、１０４及び配線１０６を覆う絶縁膜１０８を基板１０上に形成する（図１２（Ｄ））。この絶縁膜１０８は、電極（ゲート電極）１０２に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極１０４に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜１０８は、上記の絶縁膜５６と同様にして形成できる。
【００４４】
次に、所定形状（例えば島状）にパターニングされた半導体膜１１０を形成する（図１３（Ａ））。半導体膜１１０は後に薄膜トランジスタの活性層（チャネル形成領域）となる。半導体膜１１０は、上記した半導体膜５２、５４と同様にして形成できる。
【００４５】
次に、基板１０上の所定箇所にコンタクトホール１１２を形成する（図１３（Ｂ））。より詳細には、コンタクトホール１１２は、ゲート電極１０２等から構成される薄膜トランジスタに近接した位置に、絶縁膜１０８を除去して電極１０４に到達し、電極１０４の一方面が露出するように形成される。
【００４６】
次に、ドープ半導体膜１１２及び配線１１４を連続成膜し、所定形状にパターニングする（図１３（Ｃ））。より詳細には、ドープ半導体膜１１２及び配線１１４は、電極１０４から電極１０２に渡り、かつ電極１０６と電気的に接続されるように形成される。また、半導体膜１１０の一部（ゲート電極１０２の上部に該当する領域）が除去される。
【００４７】
次に、各配線１１４を覆う中間絶縁膜１１６を基板１０上に形成する（図１３（Ｄ））。中間絶縁膜１１６は、上記した第２中間絶縁膜８０と同様にして形成することができる。その後、配線１１４の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線１１４と電気的に接続される画素電極（陽極）１１８を第２中間絶縁膜１１６上に形成する。本実施形態では、いわゆるトップエミッション型の有機ＥＬ装置を想定しているため、より大きい開口率を得るために、画素電極１１８は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。
【００４８】
次に、画素電極１１８を露出させる開口１２２を有する隔壁層１２０を第２中間絶縁膜１１６上に形成する（図１４（Ａ））。この隔壁層１２０は上述した隔壁層８４と同様に形成することができる。
【００４９】
次に、開口１２２の内部の画素電極１１８上に発光層１２４を形成する（図１４（Ｂ））。この発光層１２４は、上述した発光層８８と同様に形成することができる。
【００５０】
次に、隔壁層１２０上に、各発光層１２４に渡って共通電極（陰極）１２６を形成する（図１４（Ｃ））。この共通電極１２６は上述した共通電極９０と同様に形成することができる。
【００５１】
以上のようにして、各回路素子（薄膜トランジスタ、容量素子）と基板１０とが電気的に接続されており、各画素部が基板１０を電力供給経路の一部として利用した有機ＥＬ装置が得られる。
【００５２】
次に、本実施形態の有機ＥＬ装置の製造方法の他の例として、順スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。
【００５３】
図１５〜図１７は、有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【００５４】
まず、導電性の基板１０の一方面上に絶縁膜１５０を形成する（図１５（Ａ））。この絶縁膜１００は、上記の絶縁膜５０と同様にして形成される。
【００５５】
次に、絶縁膜１００の所定位置にコンタクトホール１５１を形成する（図１５（Ｂ））。図示のように、このコンタクトホール１５１は、基板１０の一方面が露出するように形成される。
【００５６】
次に、配線１５２、１５４を形成する（図１５（Ｃ））。配線１５２、１５４は後に薄膜トランジスタのソースドレイン電極として機能するものである。また、配線１５４は、その一部がコンタクトホール１５１を介して基板１０の一方面と接触するように形成される。
【００５７】
次に、各配線１５２、１５４を覆う形状のドープ半導体膜１５６、１５８を形成する（図１５（Ｄ））。具体的には、各ドープ半導体膜１５６、１５８は、例えば化学気相堆積法（ＣＶＤ法）やスパッタリング法等の成膜法を用いて基板１０上に半導体膜を形成した後に、当該半導体膜を各配線１５２、１５４の形状に対応してパターニングすることによって得られる。また、液滴吐出法を用いて、各配線１５２、１５４の表面に液体材料を塗布することによって各ドープ半導体膜１５６、１５８を形成することもできる。
【００５８】
次に、所定形状（例えば島状）にパターニングされた半導体膜１６０を形成する（図１６（Ａ））。半導体膜１６０は後に薄膜トランジスタの活性層（チャネル形成領域）となる。半導体膜１６０は、上記した半導体膜５２、５４と同様にして形成できる。本実施形態では、半導体膜１６０は、配線１５２と配線１５４に渡って形成される。また、先に形成されたドープ半導体膜１５６は、半導体膜１６０の形成時（パターニング時）に併せて除去される。また、ドープ半導体膜１５８は、半導体膜１６０に覆われた部分が残留し、それ以外は半導体膜１６０の形成時（パターニング時）に除去される。この結果、半導体膜１６０と配線１５２の間、半導体膜１６０と配線１５４の間、にはそれぞれドープ半導体膜１５８が介在する状態となる。
【００５９】
次に、各電極１５２、１５４及び半導体膜１６０を覆う絶縁膜１６２を基板１０上に形成する（図１６（Ｂ））。この絶縁膜１６２は、詳細を後述するように、薄膜トランジスタのゲート絶縁膜として機能するとともに、容量素子の構成要素である誘電体層としても機能する。絶縁膜１６２は、上記の絶縁膜５６と同様にして形成できる。
【００６０】
次に、電極１６４、１６６を形成する（図１６（Ｃ））。具体的には、電極１６４は、絶縁膜１６２を挟んで半導体膜１６０と重なる位置に形成される。この電極１６４は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極１６４」と称する場合もある。電極１６６は、絶縁膜１６２を挟んで電極１５４の一部と重なる位置に形成される。この電極１６６は後に容量素子の一方電極として機能する。
【００６１】
次に、各電極１６４、１６６を覆う中間絶縁膜１６８を基板１０上に形成する（図１６（Ｄ））。中間絶縁膜１６６は、上記した第２中間絶縁膜８０と同様にして形成することができる。
【００６２】
次に、配線１５２の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線１５２と電気的に接続される画素電極（陽極）１７０を中間絶縁膜１６８上に形成する（図１７（Ａ））。本実施形態では、いわゆるトップエミッション型の有機ＥＬ装置を想定しているため、より大きい開口率を得るために、画素電極１６８は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。
【００６３】
次に、画素電極１７０を露出させる開口１７４を有する隔壁層１７２を中間絶縁膜１６８上に形成する（図１７（Ｂ））。この隔壁層１７２は上述した隔壁層８４と同様に形成することができる。
【００６４】
次に、開口１７４の内部の画素電極１７０上に発光層１７６を形成する（図１７（Ｃ））。この発光層１７６は、上述した発光層８８と同様に形成することができる。
【００６５】
次に、隔壁層１７２上に、各発光層１７６に渡って共通電極（陰極）１７８を形成する（図１７（Ｄ））。この共通電極１７８は上述した共通電極９０と同様に形成することができる。
【００６６】
以上のようにして、各回路素子（薄膜トランジスタ、容量素子）と基板１０とが電気的に接続されており、各画素部が基板１０を電力供給経路の一部として利用した有機ＥＬ装置が得られる。
【００６７】
図１８は、有機ＥＬ装置の封止構造について説明する図である。本実施形態の有機ＥＬ装置における封止構造としては、例えば缶封止型を採用できる。図１８では、上記したコプレーナ型のトランジスタを用いて画素回路を構成した有機ＥＬ装置（図９〜図１１参照）に缶封止を施した場合の一例が示されている。本例では、基板１０上に、各有機ＥＬ素子を覆う封止部材２００が設けられている。この封止部材２００は、例えば中央部に窪み（凹部）を有するように成形されたガラス基板である。この窪みの部分が各有機ＥＬ素子を覆うように封止部材２００が配置される。基板１０と封止部材２００との間には、両者間の隙間を埋める接着材２０１が設けられている。なお、この封止構造は、上記した他の構造の有機ＥＬ装置（図１２〜図１７参照）に対しても同様に適用できる。また、このような缶封止構造を採用せず、水分等の異物のバリア性能が高い薄膜を各有機ＥＬ素子の上面に直接的に設ける封止構造（膜封止構造）を採用することもできる。
【００６８】
以上のように、本実施形態によれば、基板自体に強磁性を持たせることにより、薄型、軽量の特長を損なうことなく、壁面へ容易に設置できる有機ＥＬ装置を実現することができる。磁石を取り付ける従来例に比べると有機ＥＬ装置の全体重量が低下するので、基板が備えるべき磁力が少なくて済む利点がある。
【００６９】
また、本実施形態によれば、有機ＥＬ素子及び画素回路（駆動回路）に対して電源（電力）を供給する経路の一部として導線性の基板を利用することができる。それにより、基板上のどこに有機ＥＬ素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機ＥＬ素子の発光輝度の面内分布をより均一にすることが可能な有機ＥＬ装置が得られる。
【００７０】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。
【図面の簡単な説明】
【００７１】
【図１】有機ＥＬ装置の基本構造を説明する模式図である。
【図２】有機ＥＬ装置の基本構造を説明する模式図である。
【図３】一実施形態の有機ＥＬ装置の回路構成を説明する図である。
【図４】画素回路の構成例を説明する図である。
【図５】画素回路の他の構成例を説明する図である。
【図６】有機ＥＬ装置の他の回路構成例を説明する図である。
【図７】画素回路の構成例を説明する図である。
【図８】画素回路の他の構成例を説明する図である。
【図９】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１０】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１１】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１２】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１３】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１４】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１５】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１６】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１７】有機ＥＬ装置の製造方法の一例を説明する工程断面図である。
【図１８】有機ＥＬ装置の封止構造の一例を説明する断面図である。
【符号の説明】
【００７２】
１０…基板、１２…画素部、１４…共通電極、１６…電源、２０…走査線、２２…信号線、２４…リセット線、２８…節点２８…節点、３０…画素回路、３２…有機ＥＬ素子、３４、３６…ドライバ、３８…配線、ＤＲ…電流制御用トランジスタ、ＳＷ１…データ書き込み用トランジスタ、ＳＷ２…データ消去用トランジスタ、ＳＷ３、ＳＷ４…トランジスタ
【図１】
2007265780.tif 000003
【図２】
2007265780.tif 000004
【図３】
2007265780.tif 000005
【図４】
2007265780.tif 000006
【図５】
2007265780.tif 000007
【図６】
2007265780.tif 000008
【図７】
2007265780.tif 000009
【図８】
2007265780.tif 000010
【図９】
2007265780.tif 000011
【図１０】
2007265780.tif 000012
【図１１】
2007265780.tif 000013
【図１２】
2007265780.tif 000014
【図１３】
2007265780.tif 000015
【図１４】
2007265780.tif 000016
【図１５】
2007265780.tif 000017
【図１６】
2007265780.tif 000018
【図１７】
2007265780.tif 000019
【図１８】
2007265780.tif 000020