(57)【要約】【課題】複数のデータ装置とのデータの入出力に係る接続部（コネクタピン等）を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを容易に防止できる情報処理装置とする。【解決手段】複数のデータ装置との接続に共用される共用接続部を備え、共用接続部を介して、複数のデータ装置とのデータ入出力を行う情報処理装置であって、データ入出力の入出力先とするデータ装置を定め、入出力先とのデータ入出力を制御する制御手段と、入出力先以外のデータ装置とはデータ入出力がなされないように調停を実行する調停手段と、を備え、制御手段は、何れのデータ装置が入出力先であるかを、調停手段に伝達し、調停手段は、該伝達内容に基づいて調停を実行するとともに、調停を実行したことを制御手段に通知する情報処理装置とする。【選択図】図２
2007323494.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ装置との接続に共用される共用接続部を備え、該共用接続部を介して、前記複数のデータ装置とのデータ入出力を行う情報処理装置であって、
前記データ入出力の入出力先とするデータ装置を定め、該入出力先との前記データ入出力を制御する制御手段と、
前記入出力先以外のデータ装置とは前記データ入出力がなされないように調停を実行する調停手段と、を備え、
前記制御手段は、
何れのデータ装置が前記入出力先であるかを、前記調停手段に伝達し、
前記調停手段は、
該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知することを特徴とする情報処理装置。
【請求項２】
前記入出力先を変更するに際し、
前記制御手段は、
何れのデータ装置が該変更後の入出力先であるかを、前記調停手段に伝達し、
前記調停手段は、
該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知し、
さらに前記制御手段は、該通知に基づいて、前記変更後の入出力先とのデータ入出力を開始すること特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記調停手段は、前記複数のデータ装置の各々に、前記データ入出力の可否に係るイネーブル信号を送信することにより、前記調停を実行することを特徴とする請求項１または請求項２に記載の情報処理装置。
【請求項４】
それぞれが前記複数のデータ装置の各々に対応して設けられた、前記データ入出力に係るインターフェースを備えるともに、
前記調停手段は、
該インターフェースの各々と；前記共用接続部と；の接続／非接続の切替を実行する切替手段を備えており、
該切替手段を通じて、
前記入出力先に対応するインターフェースと前記共用接続部を接続する一方、
前記入出力先に対応しないインターフェースと前記共用接続部を非接続とすることを特徴とする請求項１から請求項３の何れかに記載の情報処理装置。
【請求項５】
前記共用接続部は、ＩＣチップのコネクタピンであることを特徴とする請求項１から請求項４の何れかに記載の情報処理装置。
【請求項６】
請求項１から請求項５の何れかに記載の情報処理装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の外部装置とデータの入力または出力を行う情報処理装置、およびこれを用いた電子機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機等の電子機器においては、広くマルチメディアに対応した仕様とするため、ディスプレイやスピーカ等といった種々の装置とデータの入出力を行うことが多くなっている。またこれに加え、フラッシュメモリ等といったデータ記憶媒体も多様化してきていることから、これらの記憶媒体に係るドライブ装置とも、データの入出力を行うことが多くなってきている。
【０００３】
かかる状況により、電子機器内における情報処理装置では、データの入出力を行う装置（本願では、これを「データ装置」と称す）の複数に対して、データの入出力を行うことになる。一方、電子機器内の情報処理装置は、製品の小型化等の要請からＩＣチップが用いられることが多い。しかし当該ＩＣチップと複数のデータ装置の各々とを接続するために、データ装置毎にＩＣチップのコネクタピンを別個に割り当てていたのでは、コネクタピンの増加によりＩＣチップの小型化や低廉化が妨げられることとなる。
【０００４】
そのため、複数のデータ装置との間でデータの入出力を行う場合は、これらのデータ装置との接続においてデータ入出力用のコネクタピンが共用されることもある。これにより、複数のデータ装置とデータの入出力を行うものであっても、コネクタピンの増加を極力抑えることが可能となる。
【０００５】
このようにデータ入出力用のコネクタピンを共用した情報処理装置の一例を図３に示す。当該情報処理装置５１は、ＮＡＮＤフラッシュ用ドライブ５４、ＳＤカード用ドライブ５５、およびＬＣＤ５６との間で、ＩＣチップ５２に搭載された各インターフェース６３〜６５を介して、データの入出力を行う。
【０００６】
そしてＩＣチップ５２内の各インターフェース６３〜６５と、各データ装置５４〜５６とは、データ入出力用コネクタピン６６が共有に用いられて接続されている。なおここでは、データ入出力用コネクタピン６６としてコネクタピンが１６本割り当てられており、１６ビット並列でのデータ入出力が可能である。また該コネクタピン６６と、各インターフェース６３〜６５もしくは各データ装置５４〜５６とを接続するデータ線は、１６ビット並列伝送が可能となっている。
【特許文献１】特開平８−１６１２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし上述のように、複数のデータ装置との接続においてデータ入出力用のコネクタピンを共用する場合、情報処理装置が一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とデータの入出力がなされるおそれがある。その結果、データ伝送の錯綜が生じ、重大な不具合を生ずるおそれがある。
【０００８】
具体的に説明すると、例えばＮＡＮＤフラッシュＩ／Ｆ６３からＮＡＮＤフラッシュ用ドライブ５４にデータを出力する際、データ入出力用コネクタピン６６が共用化されているために、誤ってＳＤカード用ドライブ５５やＬＣＤ５６にデータが出力されるおそれがある。また誤って、ＳＤカードＩ／Ｆ６４やＬＣＤＩ／Ｆ６５からデータが出力されるおそれもある。
【０００９】
また逆に、例えばＮＡＮＤフラッシュ用ドライブ５４からＮＡＮＤフラッシュＩ／Ｆ６３にデータを入力する際、誤ってＳＤカードＩ／Ｆ６４やＬＣＤＩ／Ｆ６５にデータが入力されるおそれもある。また誤って、ＳＤカード用ドライブ５５やＬＣＤ５６からデータが入力されるおそれもある。なおこのようなデータ伝送の錯綜は、データ入出力先とするデータ装置を変更する瞬間において、特に生じ易いと考えられる。
【００１０】
こういった問題があるため、情報処理装置が一のデータ装置とデータの入出力を行うにあたっては、その他のデータ装置とのデータの入出力を、完全に停止させることとしていた。例えば、ＮＡＮＤフラッシュ用ドライブ５４に対応する一連の処理が完結するまでは、ＳＤカード用ドライブ５５やＬＣＤ５６とのアクセスを要する処理を受け付けないようにするものである。その結果、上記のようなデータ伝送の錯綜を防止することは可能である。
【００１１】
しかしこのような構成によると、各々のデータ装置とのデータ入出力を、ダイナミックに切り替えて行うことが困難である。そのため、複数のデータ装置とのデータの入出力をタイムシェアさせながら並行的に進めることが困難となり、ユーザにとっての利便性を損なうおそれがある。
【００１２】
そこで本発明は上記の問題点に鑑み、複数のデータ装置とのデータの入出力に係る接続部（コネクタピン等）を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを容易に防止できる情報処理装置の提供を目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明に係る情報処理装置は、複数のデータ装置との接続に共用される共用接続部を備え、該共用接続部を介して、前記複数のデータ装置とのデータ入出力を行う情報処理装置であって、前記データ入出力の入出力先とするデータ装置を定め、該入出力先との前記データ入出力を制御する制御手段と、前記入出力先以外のデータ装置とは前記データ入出力がなされないように調停を実行する調停手段と、を備え、前記制御手段は、何れのデータ装置が前記入出力先であるかを、前記調停手段に伝達し、前記調停手段は、該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知する構成（第１の構成）とする。
【００１４】
本構成の情報処理装置によれば、複数のデータ装置とのデータ入出力に係る接続は、共用接続部によってなされている。そのため、接続部（コネクタピン等）の増大を極力抑えることが可能となっている。
【００１５】
また制御手段は、何れのデータ装置が入出力先であるかを調停手段に伝達し、調停手段はこの伝達に基づいて所定の調停を実行する。そのため、かかる調停がなされた後は、意図しないデータ装置がデータの入出力に関わることを防止できる。
【００１６】
また調停手段は、かかる調停が実行されたことを制御手段に通知することとしている。そのため制御手段において、例えばかかる通知を受けた後にデータの入出力を開始するようにすれば、意図しないデータ装置がデータの入出力に関わることを防止できる。
【００１７】
以上により、例えば調停手段による通知の後にデータの入出力を開始するようにすれば、複数のデータ装置とのデータの入出力に係る接続部（コネクタピン等）を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを防止することが容易に可能となる。なお「データの入出力」は、データの入力と出力の両方である場合の他、データの入力のみ、またはデータ出力のみである場合も含むものとする。
【００１８】
また上記第１の構成において、前記入出力先を変更するに際し、前記制御手段は、何れのデータ装置が該変更後の入出力先であるかを、前記調停手段に伝達し、前記調停手段は、該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知し、さらに前記制御手段は、該通知に基づいて、前記変更後の入出力先とのデータ入出力を開始する構成（第２の構成）としてもよい。
【００１９】
本構成によれば、データの入出力先を変更するに際し、所定の調停処理が実行された後に変更後の入出力先とのデータ入出力が開始されることとなる。そのため、特にデータ伝送の錯綜が生じ易いと考えられるデータ入出力先の変更時において、誤って他のデータ装置とのデータの入出力がなされることを防止することが可能となる。
【００２０】
また上記第１または第２の構成において、前記調停手段は、前記複数のデータ装置の各々に、前記データ入出力の可否に係るイネーブル信号を送信することにより、前記調停を実行する構成（第３の構成）としてもよい。
【００２１】
本構成によれば、各々のデータ装置を、イネーブル信号によってデータの入出力の可否を制御できるものとすることにより、調停処理を容易に実現することが可能となる。
【００２２】
また上記第１から第３の何れかの構成において、それぞれが前記複数のデータ装置の各々に対応して設けられた、前記データ入出力に係るインターフェースを備えるともに、前記調停手段は、該インターフェースの各々と；前記共用接続部と；の接続／非接続の切替を実行する切替手段を備えており、該切替手段を通じて、前記入出力先に対応するインターフェースと前記共用接続部を接続する一方、前記入出力先に対応しないインターフェースと前記共用接続部を非接続とする構成（第４の構成）としてもよい。
【００２３】
本構成によれば、それぞれが複数のデータ装置の各々に対応するインターフェースを設けているから、かかるインターフェース毎に個別のハードウェア（データ処理手段等）を割り当てることも可能となる。例えば、画像表示に係るデータ装置に対しては、対応するインターフェースを介して画像処理装置を割り当て、音声出力に係るデータ装置に対しては、対応するインターフェースを介して音声信号処理装置を割り当てるといったこと等が可能となる。
【００２４】
そして更に調停手段は、所定の切替手段を通じて、入出力先に対応するインターフェースと共用接続部を接続する一方、入出力先に対応しないインターフェースと共用接続部を非接続とする。そのため、誤って意図しないインターフェースに対してデータの入出力がなされることを防止することが可能となる。
【００２５】
また上記第１から第４の何れかの構成において、前記共用接続部は、ＩＣチップのコネクタピンである構成（第５の構成）とすれば、当該情報処理装置の全体または一部をＩＣチップで構成するとともに、該ＩＣチップにおけるコネクタピンの共用化が実現可能となり、さらに、上述したデータ伝送の錯綜を防止することが可能となる。
【００２６】
また上記第１から第５の何れかの構成に係る情報処理装置を備えた電子機器であれば、上述の構成の何れかによってもたらされる利益を享受しうる電子機器が実現できる。
【発明の効果】
【００２７】
上記したように、本発明に係る情報処理装置であれば、複数のデータ装置とのデータの入出力に係る接続部（コネクタピン等）を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを容易に防止することが可能となる。
【００２８】
またこの結果、各々のデータ装置とのデータ入出力を、ダイナミックに切り替えて行い、複数のデータ装置とのデータの入出力をタイムシェアさせながら並行的に進めることが容易となる。
【発明を実施するための最良の形態】
【００２９】
本発明の一実施形態として、通信端末（携帯電話機など）に備えられる情報処理装置を挙げて、以下に説明する。当該情報処理装置の構成図を図１に示す。本図のように当該情報処理装置１は、ベースバンドＣＰＵ（以下、「ＢＢ−ＣＰＵ」と称す）２、およびＩＣチップ３等を備えており、またＩＣチップ３は、アービタ１１、切替部１２、ＮＡＮＤフラッシュＩ／Ｆ１３、ＳＤカードＩ／Ｆ１４、ＬＣＤＩ／Ｆ１５、データ伝送用コネクタピン１６等を有している。
【００３０】
ＢＢ−ＣＰＵ２は、音声信号の変調・復調処理といった通信処理などを制御するとともに、各インターフェース１３〜１５を通じて、各データ装置４〜６とのデータの入出力（各データ装置４〜６とのアクセス）を制御する。かかるデータの入出力は、例えば、ＮＡＮＤフラッシュメモリやＳＤカードに格納されているデータを読み込んで所定の処理を行う場合や、所定の処理を施したデータをこれらの記憶媒体やＬＣＤ６に伝送する場合等に実行される。
【００３１】
アービタ１１は、上述した各データ装置４〜６とのデータの入出力に関する調停処理を行う。つまり、データの入出力において、これら複数のデータ装置が同時に関わることがないようにする。この調停処理の内容については、後に改めて説明する。
【００３２】
切替部１２は、インターフェース１３〜１５の各々と、データ伝送用コネクタピン１６との接続／非接続を、アービタ１１からの指示に応じて切替える。具体的には、データの入出力を行う装置に対応した一のインターフェースとデータ伝送用コネクタピン１６とを接続し、その他のインターフェースとデータ伝送用コネクタピン１６とは非接続とする。
【００３３】
ＮＡＮＤフラッシュＩ／Ｆ１３は、外部の記憶媒体であるＮＡＮＤフラッシュメモリに対応するインターフェースである。すなわち、ＢＢ−ＣＰＵ２の制御に基づいて、ＮＡＮＤフラッシュメモリとの間でデータの入出力を実行する際のインターフェースとして機能する。またアービタ１１の指示に基づいて、ＮＡＮＤフラッシュ用ドライブ４に、データの入出力に係るイネーブル信号を送信する。
【００３４】
ＳＤカードＩ／Ｆ１４は、外部の記憶媒体であるＳＤカードに対応するインターフェースである。すなわち、ＢＢ−ＣＰＵ２の制御に基づいて、ＳＤカードとの間でデータの入出力を実行する際のインターフェースとして機能する。またアービタ１１の指示に基づいて、ＳＤカード用ドライブ５に、データの入出力に係るイネーブル信号を送信する。
【００３５】
ＬＣＤＩ／Ｆ１５は、外部に設けられたＬＣＤ［Liquid Crystal Display］装置６に対応するインターフェースである。すなわち、ＢＢ−ＣＰＵ２の制御に基づいて、ＬＣＤ装置６にデータを出力する際のインターフェースとして機能する。またアービタ１１の指示に基づいて、ＬＣＤ６に、データの入出力に係るイネーブル信号を送信する。
【００３６】
データ伝送用コネクタピン１６は、ＩＣチップ３に設けられた、各種データの入出力に係るコネクタピンである。なおここでは１６本のコネクタピンが割り当てられ、１６ビット並列でのデータ入出力が可能であるとする。これによりＩＣチップ３内の各インターフェース１３〜１５と各データ装置４〜６とを接続し、データの入出力に係る伝送路を形成する。またコネクタピンの増大を抑えるため、データ伝送用コネクタピン１６は、これらのデータ装置の接続に共用される。
【００３７】
なお、ＮＡＮＤフラッシュメモリ（記憶媒体）を扱うＮＡＮＤフラッシュドライブ４、ＳＤカード（記憶媒体）を扱うＳＤカードドライブ５、およびＬＣＤ６は、先述したイネーブル信号によって、情報処理装置１とのデータ出力の許否が制御される。
【００３８】
以上の構成により情報処理装置１は、各データ装置４〜６との間におけるデータの入出力を、タイムシェアしながら並列的に実行することが可能である。なおこのように、データ伝送用コネクタピンを各データ装置に共用させた上で、かかる並列的なデータ入出力処理を行う場合、従来であれば、先述したようなデータ伝送の錯綜を生ずるおそれがあった。
【００３９】
しかし本実施形態の情報処理装置１では、アービタ１１等による調停処理を行うことにより、かかる不具合の発生を抑えることとしている。そこでこの調停処理を説明するため、情報処理装置１における調停処理を含めたデータ入出力処理の内容について、図２のフローチャートを参照しながら以下に説明する。
【００４０】
ここでデータ入出力処理を説明するための事例として、情報処理装置１が装置Ａにアクセス（データの入出力）を実行している状態（ステップＳ１１）から、アクセス先を装置Ｂに変更する場合を想定する。なお装置Ａおよび装置Ｂは、各データ装置、すなわちＮＡＮＤフラッシュ用ドライブ４、ＳＤカード用ドライブ５、およびＬＣＤ６の何れかを表す。
【００４１】
装置Ａにアクセスしている間、ＢＢ−ＣＰＵ２は、装置Ａとこれに対応するインターフェースとの間におけるデータの入出力を制御している。またアービタ１１は、装置Ａにはデータ入出力を許可させるように、またその他のデータ装置にはデータ入出力を許可させないように、各インターフェース１３〜１５にイネーブル信号を送信させている。また切替手段１２を通じて、装置Ａに対応するインターフェースのみが、データ伝送用コネクタピン１６に接続されている。
【００４２】
ＢＢ−ＣＰＵ２は、アクセス先を装置Ｂに変更する場合（ステップＳ１２のＹ）、アービタ１１に対し、アクセス先を装置Ｂに変更することを伝える（ステップＳ１３）。その後ＢＢ−ＣＰＵ２は、アービタ１１からアクセス許可の通知があるまで、待ち状態となる（ステップＳ１４、ステップＳ１５）。
【００４３】
一方アービタ１１では、ＢＢ−ＣＰＵ２からのアクセス先変更に係る伝達を、常時監視している（ステップＳ２１）。そしてＢＢ−ＣＰＵ２から、アクセス先変更の伝達があったときは（ステップＳ２１のＹ）、アクセス先を装置Ａから装置Ｂに切替えるための調停処理を実行する（ステップＳ２２）。
【００４４】
ここで当該調停処理について具体的に説明する。まずアービタ１１は各インターフェース１３〜１５を通じて、装置Ｂにはデータの入出力を許可するように、また、その他のデータ装置にはデータの入出力を許可しないように、イネーブル信号を送信する。これにより、誤って意図しないデータ装置、すなわち装置Ｂ以外のデータ装置からデータが入力されたり、装置Ｂ以外のデータ装置にデータを出力したりするという不具合が防止される。
【００４５】
なお当該イネーブル信号は、アービタ１１が各インターフェース１３〜１５を通じて各データ装置４〜６に送信するものの他、アービタ１１が直接各データ装置４〜６に送信するものとしてもよく、その態様はこれらに限定されない。
【００４６】
またアービタ１１は、切替部１２に対して、装置Ｂに対応したインターフェースとデータ伝送用コネクタピン１６とを接続するように指示する。これに応じて切替部１２は、指示通りに当該接続状態を切替える。これにより、誤って意図しないインターフェース、すなわち装置Ｂに対応しないインターフェースにデータが入力されたり、装置Ｂに対応しないインターフェースにデータが出力されたりするという不具合が防止される。
【００４７】
上述した調停処理が適切になされることにより、ＢＢ−ＣＰＵ２による装置Ｂとのアクセスにおけるデータ伝送の錯綜を防止することが可能となる。すなわち、装置Ｂとの間で、装置Ｂに対応するインターフェースを介したデータの入出力が、的確に実行されることとなる。
【００４８】
そして上述した調停処理を実行した後、アービタ１１はＢＢ−ＣＰＵ２に対して、装置Ｂへのアクセス許可を通知する（ステップＳ２３）。また一方ＢＢ−ＣＰＵ２は、アービタ１１からの当該通知を受けると（ステップＳ１４のＹ）、装置Ｂへのアクセスを開始する（ステップＳ１６）。
【００４９】
このようにＢＢ−ＣＰＵ２は、装置Ｂへのアクセスを、アービタ１１からの当該通知を受けてから、すなわち上述した調停処理が実行された後に開始することとする。そのため、アクセス先を装置Ａから装置Ｂに変更したときであっても、誤って装置Ｂ以外のデータ装置とデータの入出力が行われたり、装置Ｂ以外に対応するインターフェースにデータが入出力されたりすることがない。なおステップＳ１６以降、さらにまた別のデータ装置に対してアクセスを行う場合は、再度、上記ステップＳ１３以降に係る処理が行われる。
【００５０】
以上に説明したように、本実施形態の情報処理装置１では、複数のデータ装置４〜６とのデータ入出力に係る接続は、データ伝送用コネクタピン１６（共用接続部）が共用されてなされている。そのため、複数のデータ装置４〜６と接続するものでありながらも、必要なコネクタピンはデータ装置単体に対応する本数に抑えられている。
【００５１】
そしてまた上述した調停処理の実行により、誤った（意図しない）データ装置やインターフェースに対してデータの入出力がなされることを防止することが可能となる。その結果、各々のデータ装置とのデータ入出力をダイナミックに切り替えて行うこととしてもデータ伝送の錯綜が生じることがなく、複数のデータ装置とのデータの入出力をタイムシェアさせながら並行的に進めることが容易となる。
【００５２】
以上、本発明の一実施形態について説明したが、本発明の構成はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００５３】
本発明は、例えば携帯電話機に搭載される情報処理装置に関して有用な技術である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態に係る情報処理装置の構成図である。
【図２】本発明の実施形態に係る調停処理の流れ図である。
【図３】従来の情報処理装置の一例に係る構成図である。
【符号の説明】
【００５５】
１、５１    情報処理装置
２          ＢＢ−ＣＰＵ（制御手段）
３、５２    ＩＣチップ
４、５４    ＮＡＮＤフラッシュ用ドライブ（データ装置）
５、５５    ＳＤカード用ドライブ（データ装置）
６、５６    ＬＣＤ（データ装置）
１１          アービタ（調停手段）
１２          切替部（調停手段）
１３、６３    ＮＡＮＤフラッシュＩ／Ｆ
１４、６４    ＳＤカードＩ／Ｆ
１５、６５    ＬＣＤＩ／Ｆ
１６、６６    データ伝送用コネクタピン（共用接続部）
５３          ＣＰＵ
【図１】
2007323494.tif 000003
【図２】
2007323494.tif 000004
【図３】
2007323494.tif 000005