(57)【要約】【課題】本発明は、微細なコンタクトホールを有する絶縁膜を形成可能な半導体装置の製造方法を提供する。【解決手段】背面側基板１０１の表面側に設けられたドレイン電極１０６の表面の所望の箇所に、撥水性パターンＳを塗布形成する第１工程と、ドレイン電極１０６上を含むゲート絶縁膜１０４上に、撥水性パターンＳよりも表面エネルギーの高い絶縁材料含有液を塗布することで、撥水性パターンＳ上にコンタクトホール１０８ａを有する層間絶縁膜１０８を形成する第２工程とを有することを特徴とする半導体装置の製造方法である。【選択図】図２
2007324510.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面側に設けられた導電層の表面の所望の箇所に、撥水性パターンを塗布形成する第１工程と、
前記導電層上および前記基板上に、前記撥水性パターンよりも表面エネルギーの高い絶縁材料含有液を塗布することで、当該撥水性パターン上に孔部を有する絶縁膜を形成する第２工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１工程では、印刷法により、前記撥水性パターンを塗布形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記印刷法はインクジェット法である
ことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第２工程では、前記絶縁材料含有液として、有機材料の含有液を塗布する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記第２工程の後に、前記孔部に導電材料を埋め込む
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
印刷法により、前記孔部に前記導電材料を埋め込んだ後、熱処理を行う
ことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、コンタクトホールを有する絶縁膜を形成する方法に関する。
【背景技術】
【０００２】
従来、表示装置の駆動素子として用いられるアモルファスシリコンや低温ポリシリコンのＴＦＴ（Thin Film Transistor）アレイの製造工程において、ゲート絶縁膜、層間絶縁膜のコンタクトホールは、フォトリソグラフィーによるレジストのパターニングとリアクティブイオンエッチングにより形成されている。
【０００３】
一方、近年、プラスチック基板上に低コストプロセスで有機トランジスタアレイを形成し、Ｅペーパー、液晶ディスプレイなどのバックプレーンとして応用することが検討されている。しかし、この有機トランジスタに、上述したシリコンＴＦＴと同様の方法でコンタクトホールを形成した場合、リアクティブイオンエッチングの際のプラズマダメージでトランジスタの特性が劣化しやすい。
【０００４】
また、有機トランジスタの製造方法では、従来のシリコンＴＦＴと差別化するために、真空プロセスや、フォトリソグラフィー技術を行うことなく、印刷プロセスのみで各構成要素をパターン形成し、低コスト化することが強く望まれている。
【０００５】
そこで、基板の表面に設けられた導電性パターン上に、パッド印刷によりカーボンインクからなるヴィアを形成し、このヴィアの周囲を覆う状態で、絶縁膜を塗布形成する方法が報告されている（例えば、非特許文献１参照）。
【０００６】
【非特許文献１】Journal of Applied Physics,（米）2004年,Vol.96,p.2286
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この方法は汎用性が低く、カーボンインクによる基板内の汚染が考えられるため信頼性の高い素子を作製する上では不向きである。
【０００８】
また、例えばスクリーン印刷法で、コンタクトホールを有する絶縁膜を塗布形成することも考えられるが、現在の技術ではコンタクトホールの径φ３００μｍ程度が限界であり、高精細のディスプレイの作製プロセスに導入することは難しい。
【０００９】
上述したような課題を解決するために、本発明は、微細なコンタクトホールを有する絶縁膜を形成可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述したような目的を達成するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、第１工程では、基板の表面側に設けられた導電層の表面の所望の箇所に、撥水性パターンを塗布形成する。次に、第２工程では、導電層上および基板上に、撥水性パターンよりも表面エネルギーの高い絶縁材料含有液を塗布することで、撥水性パターン上に孔部を有する絶縁膜を形成する。
【００１１】
このような半導体装置の製造方法によれば、第１工程において、導電層の表面に撥水性パターンを塗布形成した後に、第２工程において、導電層上および基板上に、撥水性パターンよりも表面エネルギーの高い絶縁材料含有液を塗布することで、撥水性パターン上では上記含有液が撥液され、撥水性パターンを除く領域に絶縁膜が形成される。このため、塗布法により、撥水性パターン上に孔部を有する絶縁膜を形成することが可能となる。
【発明の効果】
【００１２】
以上、説明したように、本発明の半導体装置の製造方法によれば、塗布法により、撥水性パターン上に孔部を有する絶縁膜を形成することができるため、この孔部をコンタクトホールとすることで、ヴィアを備えた半導体装置を形成する際に、煩雑なリソグラフィー工程を行わなくてもよいことから、製造プロセスを簡略化することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
本発明の半導体装置の製造方法に係わる実施の形態の一例を、ボトムゲート型の薄膜トランジスタ（スタガ型）を有する電圧駆動型の液晶表示装置の製造方法を例にとり、図１の平面図、図２の製造工程断面図によって説明する。なお、図２は図１のＡ−Ａ’断面を示す。
【００１５】
まず、図１および図２（ａ）に示すように、例えばポリエーテルスルホン（ＰＥＳ）からなる背面側基板１０１上に、ゲート電極１０２ａを含む走査線１０２と、補助容量電極１０３ａを含む補助容量線１０３をパターン形成する。ここで、上記走査線１０２と補助容量線１０３とは、平行に配置される。
【００１６】
この走査線１０２と補助容量線１０３の形成方法としては、背面側基板１０１上に、例えばダイコート法により、銀インクを塗布し、１５０℃で熱処理することで、銀からなる導電性膜（図示省略）を５０ｎｍの膜厚で形成する。次いで、例えばスクリーン印刷法により、上記導電性膜上に、所望のパターンのレジストパターンを形成する。続いて、銀エッチング液を用いたウェットエッチングにより、走査線１０２と補助容量線１０３とをパターン形成する。
【００１７】
なお、ここでは、背面側基板１０１としてＰＥＳを用いることとするが、背面側基板１０１としては、ガラスやポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリアクリレート（ＰＡＲ）などの耐熱性の高いプラスチックを用いることができる。
【００１８】
また、走査線１０２、補助容量線１０３としては、銀の他に金、白金、パラジウム等の金属や、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］、ポリアニリン（ＰＡＮＩ）からなる導電性有機材料を用いることもできる。
【００１９】
さらに、走査線１０２および補助容量線１０３の形成工程において、エッチングのマスクに用いるレジストパターンの形成方法として、上述したスクリーン印刷法以外に、インクジェット法、レーザー描画法を用いてもよい。さらには、インクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法による直接パターンニングを用いることもできる。ただし、後工程において、走査線１０２および補助容量線１０３を覆う状態で、背面側基板１０１上にゲート絶縁膜を形成するため、良好な絶縁特性とするためには、走査線１０２および補助容量線１０３の表面は平坦で、かつ膜厚が１００ｎｍ以下と出来るだけ薄いことが好ましい。
【００２０】
次に、上記走査線１０２および補助容量線１０３を覆う状態で、基板１０１上にゲート絶縁膜１０４を形成する。この場合には、例えばダイコート法により、走査線１０２および補助容量線１０３を覆う状態で、基板１０１上に、例えばポリビニルフェノール（ＰＶＰ）からなる架橋性高分子材料を塗布する。その後、１５０℃で熱処理することにより、ゲート絶縁膜１０４を形成する。このゲート絶縁膜１０４はトランジスタの低電圧動作のために１μｍ以下の膜厚で、かつ平坦であることが望ましい。ここでは、ダイコート法により上記ゲート絶縁膜１０４を形成する例について説明するが、その他にグラビアコート法、ロールコート法、キスコート法、ナイフコート法、スリットコート法、ブレードコート法、スピンコート法を用いることもできる。
【００２１】
次に、ゲート絶縁膜１０４上に、ソース電極１０５ａを含む信号線１０５とドレイン電極１０６をパターン形成する。信号線１０５は、上記走査線１０２および補助容量線１０３と直交する方向に延設される。また、ドレイン電極１０６は、上記補助容量電極１０３ａと対向する状態で配置される。これにより、ドレイン電極１０６と補助容量電極１０３ａとで、ゲート絶縁膜１０４が挟まれた構成となるため、ゲート絶縁膜１０４が補助容量絶縁膜を兼ねた補助容量素子Ｃ（キャパシタ）が形成される。
【００２２】
この信号線１０５とドレイン電極１０６の形成方法としては、例えばダイコート法により、上記ゲート絶縁膜１０４上に銀インクを均一塗布し、１５０℃で熱処理することで、銀からなる導電性膜（図示省略）を５０ｎｍの膜厚で形成する。次いで、例えばスクリーン印刷法にて、上記導電性膜上にレジストインクをパターン形成する。続いて、銀エッチング液を用いたウェットエッチングにより、信号線１０５とドレイン電極１０６をパターン形成する。
【００２３】
ここで、信号線１０５とドレイン電極１０６としては、銀の他にｐ型半導体と良好なオーミック接触を有する金、白金、パラジウム等の金属や、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］、ポリアニリン（ＰＡＮＩ）からなる導電性有機材料を用いることもできる。
【００２４】
また、信号線１０５およびドレイン電極１０６の形成工程において、エッチングのマスクに用いるレジストパターンの形成方法として、上述したスクリーン印刷法以外に、インクジェット法、フォトリソグラフィー法、レーザー描画法を用いてもよい。さらには、インクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法による直接パターンニングを用いることもできる。
【００２５】
次に、信号線１０５およびドレイン電極１０６の間の、ゲート電極１０２ａ上を覆うゲート絶縁膜１０４上に、チャネル層となる有機半導体層１０７を形成する。ここでは、例えばインクジェット法により、ペンタセン誘導体の０．５ｗｔ％トルエン溶液を塗布した後、１００℃で溶媒を揮発させて有機半導体層１０７を５０ｎｍの膜厚で形成する。これにより、背面側基板１０１上にトランジスタＴｒが形成される。
【００２６】
ここで、有機半導体層１０７としては、上記ペンタセン誘導体の他に、ポリチオフェン、フルオレン−チオフェンコポリマー、ポリアリルアミン等の高分子材料、または、ルブレン、チオフェンオリゴマー、ナフタセン誘導体等の低分子材料を用いてもよい。
【００２７】
また、有機半導体層１０７の形成方法としては、上記インクジェット法の他に、スピンコート法、ディスペンサー法、フレキソ印刷法、グラビア印刷法、オフセット印刷法等の印刷方法により形成してもよい。また、低分子系の材料であればシャドウマスクを用いた真空蒸着法により有機半導体層１０７をパターン形成してもよい。
【００２８】
次に、ドレイン電極１０６の表面の所望の箇所に、撥水性パターンＳを塗布形成する。ここで、この撥水性パターンＳの形成方法としては、印刷法が好ましく、中でもインクジェット法によれば、約５０μｍの径の微細なパターンを精度よく形成可能であるため、好ましい。このように、約５０μｍの径を有する撥水性パターンＳが形成可能であることで、後工程で、撥水性パターンＳ上に約５０μｍの径のコンタクトホールを有する層間絶縁膜を形成することが可能となる。
【００２９】
また、撥水性パターンＳの膜厚は１０ｎｍ以下であることが好ましい。この範囲の膜厚とすることで、後工程で、撥水性パターンＳ上をコンタクトホールとする層間絶縁膜を形成した後、このコンタクトホールにヴィアを形成する際の熱処理により、撥水性パターンＳからヴィア内に撥水性材料を拡散させることが可能となり、ドレイン電極１０６とヴィアとがオーミックコンタクトで接続される。
【００３０】
ここでは、例えばインクジェット法により、ドレイン電極１０６の表面の一領域に、トリクロロトリフルオロプロピルシランからなる撥水性の表面処理剤の３ｍＭトルエン溶液を滴下した後、１００℃で溶媒を揮発させることで、上記撥水性パターンＳを約５０μｍの径で、１０ｎｍ以下の膜厚で形成する。
【００３１】
この撥水性の表面処理剤としては、各種パーフルオロアルキルシラン（ＦＡＳ）類やトリフルオロプロピルトリメトキシシランなどのアルコキシシラン類、オクタデシルトリクロロシランなどのクロロシラン類、ヘキサメチルジシラザンなどのシラザン類などを用いることもできる。また、フッ素系樹脂またはその他の撥水性樹脂の希薄溶液を用いることもできる。また、チオフェン系樹脂などの表面エネルギーの低い有機半導体材料の溶液を用いることもできる。
【００３２】
なお、ここでは、有機半導体層１０７をパターン形成した後に、撥水性パターンＳを形成することとしたが、撥水性パターンＳを形成した後に、有機半導体層１０７をパターン形成してもよい。
【００３３】
次いで、図１および図２（ｂ）に示すように、撥水性パターンＳが設けられたドレイン電極１０６、信号線１０５および有機半導体層１０７を覆う状態で、ゲート絶縁膜１０４上に、撥水性パターンＳよりも表面エネルギーの高い絶縁材料含有液を塗布し、溶媒を揮発させる。これにより、撥水性パターンＳ上では、上記絶縁材料含有液が撥液され、撥水性パターンＳ上を除く領域に、上記絶縁材料からなる層間絶縁膜１０８が形成される。そして、撥水性パターンＳ上には、コンタクトホール１０８ａ（孔部）が形成された状態となる。
【００３４】
ここで、撥水性パターンＳの表面エネルギーは２０ｍＮ／ｍ程度であることから、撥水性パターンＳ上で絶縁材料含有液を確実に撥液させるため、絶縁材料含有液の表面エネルギーは３０ｍＮ／ｍ以上、粘度は１００ｃＰ以下であることが望ましい。この絶縁材料含有液の表面エネルギーと粘度は、絶縁材料と、それを溶解する溶媒とで規定される。この絶縁材料含有液としては、例えば、ポリビニルフェノール（ＰＶＰ）Ｎ−メチルー２−ピロリドン（ＮＭＰ）溶液や、ポリイミド（ＰＩ）ＮＭＰ溶液を用いることができる。また、配線部の寄生容量を低減するために層間絶縁膜１０８の膜厚は１μｍ以上で、かつ平坦であることが望ましい。
【００３５】
ここでは、例えばダイコート法により、絶縁材料含有液として、ＰＩからなる有機材料を２０ｗｔ％の濃度で含有するＮＭＰ溶液を塗布する。その後、１００℃で溶媒を乾燥させることにより、撥水性パターンＳ上にコンタクトホール１０８ａを有する層間絶縁膜１０８を１μｍの膜厚で形成する。
【００３６】
なお、ここでは、ダイコート法により、層間絶縁膜１０８を形成する例について、説明したが、その他にグラビアコート法、ロールコート法、キスコート法、ナイフコート法、スリットコート法、ブレードコート法、スピンコート法を用いることもできる。
【００３７】
次いで、図１および図２（ｃ）に示すように、例えばスクリーン印刷法により、このコンタクトホール１０８ａを埋め込む状態で、層間絶縁膜１０８上に、例えば銀ペーストからなる導電材料をスクリーン印刷し、この銀ペーストを焼成（熱処理）する。これにより、コンタクトホール１０８ａにヴィア１０９を形成するとともに、層間絶縁膜１０８上にこのヴィア１０９と接続する画素電極１１０を形成する。この画素電極１１０は、１画素領域の全体を覆う状態で形成される。ここで、上述したように、撥水性パターンＳの膜厚は１０ｎｍ以下であることから、銀ペーストの焼成時に、撥水性パターンＳがヴィア１０９中に拡散され、ヴィア１０９とドレイン電極１０６とがオーミックコンタクトで接続される。
【００３８】
以上のようにして、背面側基板１０１上に画素電極１１０が形成される。
【００３９】
一方、図１および図２（ｄ）に示すように、例えばスパッタリング法により、例えばＰＥＳからなる表示側基板１１１上に、例えばＩＴＯからなる共通電極１１２を１００ｎｍ成膜する。
【００４０】
次いで、上記画素電極１１０と上記共通電極１１２とを対向させた状態で、背面側基板１０１と表示側基板１１１とを対向配置し、背面側基板１０１と表示側基板１１１の周囲に設けられたシール材（図示省略）により接着する。続いて、背面側基板１０１と表示側基板１１１との間に液晶材料を封入することで、例えば反射型のポリマー分散型液晶（ＰＤＬＣ）からなる液晶層１１３を形成する。ここでは、液晶層１１３に、配向膜を必要としないＰＤＬＣを用いることとするが、電気泳動型の表示素子（Ｅ−ｉｎｋ）などを用いてもよい。
【００４１】
このような半導体装置の製造方法によれば、ドレイン電極１０６上に撥水性パターンＳを塗布形成した後に、ドレイン電極１０６、信号線１０５および有機半導体層１０７を覆う状態で、ゲート絶縁膜１０４上に、撥水性パターンＳよりも表面エネルギーが高い絶縁材料含有液を塗布することで、撥水性パターンＳ上にコンタクトホール１０８ａを有する層間絶縁膜１０８を形成することが可能となる。したがって、塗布法により、コンタクトホール１０８ａを有する層間絶縁膜１０８を形成することができるため、ヴィア１０９を備えた半導体装置を形成する際に、煩雑なリソグラフィー工程を行わなくてもよいことから、製造プロセスを簡略化することができる。
【００４２】
また、本実施形態の半導体装置の製造方法によれば、インクジェット法により撥水性パターンＳを形成することから、約５０μｍの径の撥水性パターンを精度よく形成することができるため、５０μｍの径のコンタクトホール１０８ａを有する層間絶縁膜１０８を形成することができる。
【００４３】
さらに、本実施形態の半導体装置の製造方法によれば、上記撥水性パターンＳを１０ｎｍ以下の膜厚で形成することで、ヴィア１０９を形成する際の熱処理により、撥水性パターンＳからヴィア１０９中に撥水性材料が拡散されるため、ヴィア１０９とドレイン電極１０６とをオーミックコンタクトで接続することができる。
【００４４】
（第２実施形態）
また、有機電界発光素子（有機ＥＬ素子）等の電流駆動の表示素子に用いられる２トランジススタ１キャパシタ型の有機トランジスタアレイを製造する場合であっても、同様の方法でコンタクトホールを形成することが可能である。この場合には、例えばスイッチング用の第１トランジスタＴｒ１と、表示素子への電流制御用の第２トランジスタＴｒ２とが配列される。ここでは、これらがボトムゲート構造（スタガ型）のトランジスタである例について、図３の平面図と図４の断面図を用いて説明する。なお、図４（ａ）は図３のＡ−Ａ’断面図、図４（ｂ）は図３のＢ−Ｂ’断面図を示す。ただし、各構成要素の製造方法は、第１実施形態と同様であるため、詳細な説明は省略する。
【００４５】
まず、図３および図４（ａ）に示すように、例えばＰＥＳからなる背面側基板２０１上に、第１のトランジスタＴｒ１のゲート電極２０２ａを含む走査線２０２と、第２のトランジスタＴｒ２のゲート電極２０３ａと補助容量電極２０３ｂとを含む導電層２０３をパターン形成する。ここで、上記走査線２０２は一方向に延設されている。
【００４６】
この走査線２０２と導電層２０３の形成方法としては、背面側基板２０１上に、例えばダイコート法により、銀インクを塗布し、１５０℃で熱処理することで、銀からなる導電性膜（図示省略）を５０ｎｍの膜厚で形成する。次いで、例えばスクリーン印刷法により、上記導電性膜上に、所望のパターンのレジストパターンを形成した後、銀エッチング液を用いたウェットエッチングにより、上記走査線２０２と導電層２０３とをパターン形成する。
【００４７】
次に、導電層２０３の表面の所望の箇所に、撥水性パターンＳ’を塗布形成する。ここでは、例えばインクジェット法により、導電層２０３の表面の一領域に、トリクロロトリフルオロプロピルシランからなる撥水性の表面処理剤の３ｍＭトルエン溶液を滴下した後、溶媒を揮発させることで、上記撥水性パターンＳ’を約５０μｍの径で、１０ｎｍ以下の膜厚で形成する。
【００４８】
次いで、撥水性パターンＳ’が設けられた導電層２０３および走査線２０２を覆う状態で、背面側基板２０１上に、撥水性パターンＳ’よりも表面エネルギーの高い絶縁材料含有液を塗布し、溶媒を揮発させる。これにより、撥水性パターンＳ’上では、上記絶縁材料含有液が撥液され、撥水性パターンＳ’上を除く領域に、上記絶縁材料からなるゲート絶縁膜２０４が形成される。そして、撥水性パターンＳ’上には、コンタクトホール２０４ａが形成された状態となる。
【００４９】
ここでは、例えばダイコート法により、絶縁材料含有液として、ＰＩからなる有機材料を２０ｗｔ％の濃度で含有するＮＭＰ溶液を塗布する。その後、１００℃で溶媒を乾燥させることにより、撥水性パターンＳ上にコンタクトホール２０４ａを有するゲート絶縁膜２０４を１μｍの膜厚で形成する。
【００５０】
次に、図３および図４（ａ）、（ｂ）に示すように、ゲート絶縁膜２０４上に、第１のトランジスタＴｒ１のソース・ドレイン電極と第２のトランジスタＴｒ２のソース・ドレイン電極をそれぞれ形成する。具体的には、図４（ａ）に示すように、ゲート絶縁膜２０４上に第１のトランジスタＴｒ１のソース電極２０５ａを含む信号線２０５を形成するとともに、上記コンタクトホール２０４ａを埋め込む状態で、上記導電層２０３に達するヴィア２０６と、このヴィア２０６に接続される第１のトランジスタＴｒ１のドレイン電極２０７とを形成する。また、図４（ｂ）に示すように、上記ゲート絶縁膜２０４上に、上記信号線２０５とドレイン電極２０７と同一層で、第２のトランジスタＴｒ２のソース電極２０８ａと補助容量電極２０８ｂとを含む電源線２０８と第２のトランジスタＴｒ２のドレイン電極２０９を形成する。
【００５１】
ここで、図３の平面図に示すように、上記信号線２０５と電源線２０８とは、走査線２０２に直交する状態で、平行に配置される。また、上述した導電層２０３を構成する補助容量電極２０３ｂと上記補助容量電極２０８ｂとで、ゲート絶縁膜２０４が挟まれた構成となるため、ゲート絶縁膜２０４が補助容量絶縁膜を兼ねた補助容量素子Ｃ’（キャパシタ）が形成される。
【００５２】
上記各トランジスタＴｒ１、Ｔｒ２のソース・ドレイン電極の形成方法としては、例えばスクリーン印刷法により、上記コンタクトホール２０４ａを埋め込む状態で、ゲート絶縁膜２０４上に、例えば銀ペーストをスクリーン印刷し、この銀ペーストを焼成（熱処理）する。ここで、上述したように、撥水性パターンＳ’の膜厚は１０ｎｍ以下であることから、銀ペーストの焼成時に、撥水性パターンＳ’がヴィア２０６中に拡散され、ヴィア２０６と導電層２０３とがオーミックコンタクトで接続される。
【００５３】
次に、ソース電極２０５ａおよびドレイン電極２０７の間の、ゲート電極２０２ａ上を覆うゲート絶縁膜２０４上に、第１のトランジスタＴｒ１のチャネル層となる有機半導体層２１０を形成する。また、上記有機半導体層２１０と同一層で、ソース電極２０８ａおよびドレイン電極２０９の間の、ゲート電極２０３ａ上を覆うゲート絶縁膜２０４上に、第２のトランジスタＴｒ２のチャネル層となる有機半導体層２１１を形成する。ここでは、例えばインクジェット法により、ペンタセン誘導体の０．５ｗｔ％トルエン溶液を塗布した後、１００℃で溶媒を揮発させて有機半導体層２１０、２１１を５０ｎｍの膜厚で形成する。これにより、背面側基板２０１上に、第１のトランジスタＴｒ１と第２のトランジスタＴｒ２が形成される。
【００５４】
続いて、図３および図４（ｂ）に示すように、上記第２のトランジスタＴｒ２のドレイン電極２０９の表面の所望の箇所に、上記撥水性パターンＳ’と同様の方法により、撥水性パターンＳ''を約５０μｍの径で、１０ｎｍ以下の膜厚で形成する。
【００５５】
なお、ここでは、有機半導体層２１０、２１１をパターン形成した後に、撥水性パターンＳ''を形成することとしたが、撥水性パターンＳ''を形成した後に、有機半導体層２１０、２１１をパターン形成してもよい。
【００５６】
次いで、上記信号線２０５、ドレイン電極２０７、電源線２０８、ドレイン電極２０９および有機半導体層２１０、２１１を覆う状態で、ゲート絶縁膜２０４上に、撥水性パターンＳ''よりも表面エネルギーの高い絶縁材料含有液を塗布し、溶媒を揮発させる。これにより、撥水性パターンＳ''上では、上記絶縁材料含有液が撥液され、撥水性パターンＳ''上を除く領域に、上記絶縁材料からなる層間絶縁膜２１２が形成される。そして、撥水性パターンＳ''上には、コンタクトホール２１２ａが形成された状態となる。
【００５７】
ここでは、例えばダイコート法により、絶縁材料としてＰＩを２０ｗｔ％の濃度で含有するＮＭＰ溶液を塗布する。その後、１００℃で溶媒を乾燥させることにより、撥水性パターンＳ''上にコンタクトホール２１２ａを有する層間絶縁膜２１２を１μｍの膜厚で形成する。
【００５８】
次いで、例えばスクリーン印刷法により、このコンタクトホール２１２ａを埋め込む状態で、例えば銀ペーストからなる導電材料をスクリーン印刷し、この銀ペーストを焼成（熱処理）する。これにより、コンタクトホール２１２ａにヴィア２１３を形成するとともに、層間絶縁膜２１２上にこのヴィア２１３と接続する画素電極２１４を形成する。この画素電極２１４は１画素領域全体を覆う状態で形成される。ここで、上述したように、撥水性パターンＳ''の膜厚は１０ｎｍ以下であることから、銀ペーストの焼成時に、撥水性パターンＳ''がヴィア２１３中に拡散され、ヴィア２１３とドレイン電極２０９とでオーミックコンタクトで接続される。
【００５９】
続いて、図３および図４（ａ）、（ｂ）に示すように、各画素電極２１４を素子毎に分離する状態で、層間絶縁膜２１２上に素子分離絶縁膜（図示省略）を形成し、素子分離絶縁膜で区切られた領域に、各素子の有機層２１５を形成する。その後、例えばスパッタリング法により、有機層２１５上および素子分離絶縁膜上に、例えばＩＴＯからなる共通電極２１６を成膜し、保護膜（図示省略）を介して例えばＰＥＳからなる対向基板２１７で封止する。
【００６０】
このような半導体装置の製造方法であっても、インクジェット法により、導電層２０３上に撥水性パターンＳ’を塗布形成した後、撥水性パターンＳ’よりも表面エネルギーの高い絶縁材料含有液を塗布することで、コンタクトホール２０４ａを有するゲート絶縁膜２０４を形成する。その後、スクリーン印刷法により、このコンタクトホール２０４を埋め込みヴィア２０６を形成する。また、同様に、インクジェット法により、ドレイン電極２０９上に、撥水性パターンＳ''を塗布形成した後、撥水性パターンＳ''よりも表面エネルギーの高い絶縁材料含有液を塗布することで、コンタクトホール２１２ａを有する層間絶縁膜２１２を形成する。その後、スクリーン印刷法により、このコンタクトホール２１２ａを埋め込みヴィア２１３を形成する。以上のことから、第１実施形態と同様の効果を奏することができる。
【００６１】
なお、上述した実施形態においては、第１実施形態では液晶表示装置の製造方法、第２実施形態では有機ＥＬ表示装置の製造方法を例示し、その駆動回路として用いられる有機トレンジスタアレイのコンタクトホールの形成方法について説明した。しかし、本発明はこれに限定されず、ヴィアを備えた半導体装置のコンタクトホールの形成方法であれば、例えばＲＦＩＤ（Radio Frequency Identification:電波方式認識用タグ）等のヴィアを形成する工程にも適用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の半導体装置の製造方法に係る第１実施形態を説明するための平面図である。
【図２】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図である。
【図３】本発明の半導体装置の製造方法に係る第２実施形態を説明するための平面図である。
【図４】本発明の半導体装置の製造方法に係る第２実施形態を説明するための断面図である。
【符号の説明】
【００６３】
１０１、２０１…背面側基板、１０６，２０９…ドレイン電極、１０８，２１２…層間絶縁膜、２０３…導電層、２０４…ゲート絶縁膜、１０８ａ，２０４ａ，２１２ａ…コンタクトホール、Ｓ，Ｓ’，Ｓ''…撥水性パターン
【図１】
2007324510.tif 000003
【図２】
2007324510.tif 000004
【図３】
2007324510.tif 000005
【図４】
2007324510.tif 000006