(57)【要約】  【課題】  半導体チップを折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させる。  【解決手段】  ＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板１１に、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタを形成するとともに、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタを形成する。  【選択図】      図１
2007073799.tif 000002
【特許請求の範囲】
【請求項１】
＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。
【請求項２】
＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。
【請求項３】
＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、
前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。
【請求項４】
＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、
前記（１１０）基板上に＜１１０＞方向に沿って前記（１１０）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。
【請求項５】
＜１１０＞方向に沿って凹状に折り曲げられた（１１１）基板と、
前記（１１１）基板上に＜１１０＞方向に沿って前記（１１１）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１１１）基板上に＜１１２＞方向に沿って前記（１１１）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、折り曲げ可能な半導体チップにトランジスタを配置する方法に適用して好適なものである。
【背景技術】
【０００２】
ユビキタス社会では、電子タグや電子ペーパーに代表されるようにウェアラブル電子機器が注目されている。なかでも、表示機能付電子タグやフレキシブルディスプレイなどは、貼り付け面が凹または凸に湾曲しても表示が可能であり、様々の用途が期待されている。
このようなフレキシブル電子機器に半導体チップを搭載する場合、曲げ応力が加わっても半導体チップが破壊されないことが要求される。このような半導体チップは、シリコンウェハ上に集積回路を形成し、シリコンウェハを研磨することで薄膜化してから、シリコンウェハをチップ状にダイシングし、フレキシブル基板上に実装される。このような半導体チップは、半導体チップに印加される応力によってはトランジスタの移動度が劣化することがある。
【０００３】
また、例えば、特許文献１には、薄膜化された半導体チップを折り曲げることにより、トランジスタの移動度を向上させる方法が開示されている。
【特許文献１】特開２００３−２３４４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された方法では、半導体チップを単に折り曲げるだけでは、トランジスタの移動度が却って劣化し、トランジスタの移動度が必ずしも向上するとは限らないという問題があった。また、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタでは移動度が向上する条件が異なるため、同一の半導体チップに搭載されたＰチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができないという問題があった。
そこで、本発明の目的は、半導体チップを折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。
【０００６】
これにより、＜１１０＞方向に沿って（１００）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【０００７】
なお、ここで例えば、（１００）基板を＜１１０＞方向に沿って折り曲げるとは、（１００）結晶面上で存在可能な、等価な＜１００＞方向のうち、いずれかの方向に曲げることをいう。この場合、そのような等価な方向には、［０１１］（または[０−１−１]）と、[０１−１]（または[０−１１]）の二つがあるが、いずれの方向に曲げてもよい。以下に出てくるこれ以外の、基板と曲げ方向の関係も同様とする。
【０００８】
また、本発明の一態様に係る半導体装置によれば、＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。
【０００９】
これにより、＜１１０＞方向に沿って（１００）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。
【００１１】
これにより、＜１００＞方向に沿って（１１０）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、前記（１１０）基板上に＜１１０＞方向に沿って前記（１１０）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。
【００１３】
これにより、＜１００＞方向に沿って（１１０）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００１４】
また、本発明の一態様に係る半導体装置によれば、＜１１０＞方向に沿って凹状に折り曲げられた（１１１）基板と、前記（１１１）基板上に＜１１０＞方向に沿って前記（１１１）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１１１）基板上に＜１１２＞方向に沿って前記（１１１）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。
【００１５】
これにより、＜１１０＞方向に沿って（１１１）基板を凹状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。
図１において、（１００）基板１１は、＜１１０＞方向に沿って凸状に折り曲げられている。ここで、（１００）基板１１を＜１１０＞方向に沿って凸状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ１を（１００）基板１１にかけることができる。なお、（１００）基板１１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００１７】
そして、（１００）基板１１上には、ゲート電極１２ａが配置されているとともに、（１００）基板１１には、ゲート電極１２ａを挟み込むようにＰ型ドレイン層１３ａおよびＰ型ソース層１４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板１１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と直角にチャネルが配置されている。
【００１８】
また、（１００）基板１１上には、ゲート電極１２ｂが配置されているとともに、（１００）基板１１には、ゲート電極１２ｂを挟み込むようにＮ型ドレイン層１３ｂおよびＮ型ソース層１４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板１１上に形成されたＮチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と平行にチャネルが配置されている。
【００１９】
これにより、＜１１０＞方向に沿って（１００）基板１１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１００）基板１１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００２０】
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す平面図である。
図２において、（１００）基板２１は、＜１１０＞方向に沿って凸状に折り曲げられている。ここで、（１００）基板２１を＜１１０＞方向に沿って凸状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ２を（１００）基板２１にかけることができる。なお、（１００）基板２１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２１】
そして、（１００）基板２１上には、ゲート電極２２ａが配置されているとともに、（１００）基板２１には、ゲート電極２２ａを挟み込むようにＰ型ドレイン層２３ａおよびＰ型ソース層２４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板２１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板２１の折り曲げ方向と直角にチャネルが配置されている。
【００２２】
また、（１００）基板２１上には、ゲート電極２２ｂが配置されているとともに、（１００）基板２１には、ゲート電極２２ｂを挟み込むようにＮ型ドレイン層２３ｂおよびＮ型ソース層２４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板２１上に形成されたＮチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板２１の折り曲げ方向と直角にチャネルが配置されている。
【００２３】
これにより、＜１１０＞方向に沿って（１００）基板２１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１００）基板２１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００２４】
図３は、本発明の第３実施形態に係る半導体装置の概略構成を示す平面図である。
図３において、（１１０）基板３１は、＜１００＞方向に沿って凸状に折り曲げられている。ここで、（１１０）基板３１を＜１００＞方向に沿って凸状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ３を（１１０）基板３１にかけることができる。なお、（１１０）基板３１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２５】
そして、（１１０）基板３１上には、ゲート電極３２ａが配置されているとともに、（１１０）基板３１には、ゲート電極３２ａを挟み込むようにＰ型ドレイン層３３ａおよびＰ型ソース層３４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板３１上に形成されたＰチャネル電界効果型トランジスタは、＜１００＞方向に沿って（１１０）基板３１の折り曲げ方向と平行にチャネルが配置されている。
【００２６】
また、（１１０）基板３１上には、ゲート電極３２ｂが配置されているとともに、（１１０）基板３１には、ゲート電極３２ｂを挟み込むようにＮ型ドレイン層３３ｂおよびＮ型ソース層３４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板３１上に形成されたＮチャネル電界効果型トランジスタは、＜１００＞方向に沿って（１１０）基板３１の折り曲げ方向と平行にチャネルが配置されている。
【００２７】
これにより、＜１００＞方向に沿って（１１０）基板３１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１１０）基板３１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００２８】
図４は、本発明の第４実施形態に係る半導体装置の概略構成を示す平面図である。
図４において、（１１０）基板４１は、＜１００＞方向に沿って凸状に折り曲げられている。ここで、（１１０）基板４１を＜１００＞方向に沿って凸状に折り曲げることにより、＜１００＞方向に沿って引っ張り応力Ｆ４を（１１０）基板４１にかけることができる。なお、（１１０）基板４１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２９】
そして、（１１０）基板４１上には、ゲート電極４２ａが配置されているとともに、（１１０）基板４１には、ゲート電極４２ａを挟み込むようにＰ型ドレイン層４３ａおよびＰ型ソース層４４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板４１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１１０）基板４１の折り曲げ方向と直角にチャネルが配置されている。
【００３０】
また、（１１０）基板４１上には、ゲート電極４２ｂが配置されているとともに、（１１０）基板４１には、ゲート電極４２ｂを挟み込むようにＮ型ドレイン層４３ｂおよびＮ型ソース層４４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板４１上に形成されたＮチャネル電界効果型トランジスタは、＜１００＞方向に沿って（１１０）基板４１の折り曲げ方向と平行にチャネルが配置されている。
【００３１】
これにより、＜１００＞方向に沿って（１１０）基板４１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１１０）基板４１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００３２】
図５は、本発明の第５実施形態に係る半導体装置の概略構成を示す平面図である。
図５において、（１１１）基板５１は、＜１１０＞方向に沿って凹状に折り曲げられている。ここで、（１１１）基板５１を＜１１０＞方向に沿って凹状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ５を（１１１）基板５１にかけることができる。なお、（１１１）基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００３３】
そして、（１１１）基板５１上には、ゲート電極５２ａが配置されているとともに、（１１１）基板５１には、ゲート電極５２ａを挟み込むようにＰ型ドレイン層５３ａおよびＰ型ソース層５４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１１１）基板５１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１１１）基板５１の折り曲げ方向と平行にチャネルが配置されている。
【００３４】
また、（１１１）基板５１上には、ゲート電極５２ｂが配置されているとともに、（１１１）基板５１には、ゲート電極５２ｂを挟み込むようにＮ型ドレイン層５３ｂおよびＮ型ソース層５４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１１１）基板５１上に形成されたＮチャネル電界効果型トランジスタは、＜１１２＞方向に沿って（１１１）基板５１の折り曲げ方向と直角にチャネルが配置されている。
【００３５】
これにより、＜１１０＞方向に沿って（１１１）基板５１を凹状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１１１）基板５１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。
【００３６】
なお、上述した折り曲げられた半導体チップは、例えば、ウェラブルモジュールなどに利用することができ、電子タグや電子ペーパーやフレキシブルディスプレイなどに用いることができる。そして、ボトルや缶などに電子タグを貼り付けたり、腕時計のベルトに表示装置を形成したり、円柱状の表示体を実現したりすることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図。
【図２】本発明の第２実施形態に係る半導体装置の概略構成を示す斜視図。
【図３】本発明の第３実施形態に係る半導体装置の概略構成を示す斜視図。
【図４】本発明の第４実施形態に係る半導体装置の概略構成を示す斜視図。
【図５】本発明の第５実施形態に係る半導体装置の概略構成を示す斜視図。
【符号の説明】
【００３８】
１１、２１、３１、４１、５１  基板、１２ａ、１２ｂ、２２ａ、２２ｂ、３２ａ、３２ｂ、４２ａ、４２ｂ、５２ａ、５２ｂ  ゲート電極、１３ａ、１３ｂ、２３ａ、２３ｂ、３３ａ、３３ｂ、４３ａ、４３ｂ、５３ａ、５３ｂ  ドレイン層、１４ａ、１４ｂ、２４ａ、２４ｂ、３４ａ、３４ｂ、４４ａ、４４ｂ、５４ａ、５４ｂ  ソース層
【図１】
2007073799.tif 000003
【図２】
2007073799.tif 000004
【図３】
2007073799.tif 000005
【図４】
2007073799.tif 000006
【図５】
2007073799.tif 000007