(57)【要約】【課題】半導体リレー装置において、高耐圧化、高耐温化及び小型化を図る。【解決手段】半導体リレー装置は、入力信号に応答して光信号を出力するＬＥＤ１と、このＬＥＤ１からの光信号を受光して所定電圧を発生するフォトダイオードアレイ２と、このフォトダイオードアレイ２による発生電圧を充放電する充放電回路３と、この充放電回路３からの制御電圧によりオン、オフされる炭化珪素を材料とする出力用ＭＯＳＦＥＴ４とを備える。これにより、出力部が高耐圧化、高耐熱化、高効率化されるので、従来のＳｉ半導体のＭＯＳＦＥＴを用いた半導体リレー装置に比べ、より高耐電圧、高耐熱、低損失の小型、高性能の半導体リレーを得ることができる。【選択図】図１
2007135081.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応答して光信号を出力する発光素子と、前記発光素子からの光信号を受光して所定電圧を発生するフォトダイオードアレイと、前記フォトダイオードアレイによる発生電圧を充放電する充放電回路と、前記充放電回路により制御される出力用ＭＯＳＦＥＴとを備え、前記入力信号に応答して前記出力用ＭＯＳＦＥＴを開閉する半導体リレー装置において、
前記出力用ＭＯＳＦＥＴは炭化珪素（ＳｉＣ）により構成されていることを特徴とする半導体リレー装置。
【請求項２】
前記フォトダイオードアレイは、２０個以上のフォトダイオードを直列に接続されたことを特徴とする請求項１に記載の半導体リレー装置。
【請求項３】
前記フォトダイオードアレイと逆方向に並列に、１個以上の直列接続のダイオードが接続されたことを特徴とする請求項１に記載の半導体リレー装置。
【請求項４】
前記直列接続のダイオードは、前記フォトダイオードアレイと前記充放電回路との間に並列に接続されていることを特徴とする請求項３に記載の半導体リレー装置。
【請求項５】
前記直列接続のダイオードは、前記充放電回路と前記出力用ＭＯＳＦＥＴとの間に並列に接続されていることを特徴とする請求項３に記載の半導体リレー装置。
【請求項６】
前記フォトダイオードアレイと並列に接続されたダイオードがポリシリコンで形成され、前記ダイオード、フォトダイオードアレイ及び充放電回路が一体化されて形成されていることを特徴とする請求項３乃至請求項５のいずれかに記載の半導体リレー装置。
【請求項７】
前記出力用ＭＯＳＦＥＴは、２個の逆直列に接続されたＭＯＳＦＥＴとすることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体リレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に応答して出力される光信号に基づいて開閉する半導体リレーにおいて、特にＳｉＣ材料で作製したＭＯＳＦＥＴを出力半導体素子とする半導体リレー装置に関するものである。
【背景技術】
【０００２】
最近の半導体リレー装置においては、高度化する自動車用機器や省電力化する家電用機器等において、高電圧、高温度動作、低損失化等の特性が要望されてきている。このような半導体リレー装置へ要求される特性は、半導体リレー装置の特に出力半導体素子部の高耐圧、高温度、低損失特性に依存するところが大きい。
【０００３】
従来この種の半導体リレー装置としては、例えば、特許文献１に示されるように、入力信号により電気信号を光信号に変換する発光素子と、この発光素子からの光信号を受光して所定の起電力を発生する受光素子とを備え、この起電力を基に出力用ＭＯＳＦＥＴをオン、オフするものがある。この半導体リレー装置では、出力用半導体として、シリコンのＭＯＳＦＥＴ１段を備えている。しかし、この構成ではＭＯＳＦＥＴの耐圧特性から１０００Ｖを超える高耐圧のリレーを実現するのが困難であった。
【０００４】
これに対し、高耐圧用の半導体リレー装置として、例えば参考文献２に示されるように、入力信号に応じて光信号を発光する２つのＬＥＤと、この光信号を受光して起電力を発生する８つフォトダイオードアレイと、この受光素子の両端に接続された８つの制御回路と、この制御回路により制御される８つの耐圧７５０Ｖ級の二重拡散電界効果型トランジスタ（Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：以下、単にＤＭＯＳＦＥＴと呼ぶ。）と、各ＤＭＯＳＦＥＴのゲートを保護するための保護ダイオードとから構成される半導体リレー装置が知られている。
【０００５】
この構成の半導体リレー装置においては、８つのＭＯＳＦＥＴを用いて、４つの直列接続されたＤＭＯＳＦＥＴ結合回路を２組設け、これらのＤＭＯＳＦＥＴ結合回路は互いに逆直列になるようにそれらのソース同士が互いに接続され、両ドレインから半導体リレー出力が取り出される。また、各ＤＭＯＳＦＥＴのゲート・ソース間には保護ダイオード、制御回路及びフォトダイオードアレイがそれぞれ並列に接続されている。このように、上記参考文献２の半導体リレーは、耐圧７５０Ｖ級のＤＭＯＳＦＥＴを４個直列に接続することにより３０００Ｖの耐圧を得ている。
【０００６】
しかしながら、この半導体リレーは、ＤＭＯＳＦＥＴ結合回路においてＤＭＯＳＦＥＴを各４個必要とし、これに伴いそれぞれのＤＭＯＳＦＥＴにフォトダイオードアレイ、制御回路、及び保護ダイオードを必要とし、部品点数が増え、回路構成が複雑になると共に、実装のスペースを広く必要とし、コスト高となっていた。
【０００７】
また、他の従来例として、参考文献３に示されるように、２つのＬＥＤと、２つの誘電体分離チップよりなり、各誘電体分離チップは、誘電体分離された基板の周辺部分に直列接続されて形成された４個のＤＭＯＳＦＥＴと、基板の中央部分に形成されＬＥＤの出力光を受光するＤＭＯＳＦＥＴと同数のフォトダイオードアレイとを備え、このフォトダイオードアレイとシャント抵抗とをそれぞれＤＭＯＳＦＥＴのソース・ゲート間に並列に接続した半導体リレーが知られている。この半導体リレーは、各部品を２つの誘電体分離チップに形成することにより、実装部品点数を削減しているが、この場合においても、ＤＭＯＳＦＥＴ、及びこれらにそれぞれ接続されるフォトダイオードアレイとシャント抵抗などチップ内の必要回路素子数は変らず、誘電体分離チップサイズの削減にも限界があった。また、高耐圧のハイパワー回路を小さくするほど、発熱のための放熱板等の冷却装置を装着する必要があり、この冷却装置によりリレー装置全体が大型化するという問題があった。
【特許文献１】米国特許第４２６８８４３号明細書
【特許文献２】特開２００５−６５１５０号公報
【特許文献３】特開２００５−２５２９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題を解決するためになされたものであり、半導体リレーの出力素子であるＭＯＳＦＥＴを、これまで使用されていたＳｉ材料で作製したＭＯＳＦＥＴではなくＳｉＣ材料で作製したＭＯＳＦＥＴを用いることにより、より高い高温における使用を可能とすると共に、より少ない出力半導体素子数で高電圧特性を実現し、コンパクトで高耐圧、高温特性の極めて優れた半導体リレー装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために請求項１の発明は、入力信号に応答して光信号を出力する発光素子と、前記発光素子からの光信号を受光して所定電圧を発生するフォトダイオードアレイと、前記フォトダイオードアレイによる発生電圧を充放電する充放電回路と、前記充放電回路により制御される出力用ＭＯＳＦＥＴとを備え、前記入力信号に応答して前記出力用ＭＯＳＦＥＴを開閉する半導体リレー装置において、前記出力用ＭＯＳＦＥＴは炭化珪素（ＳｉＣ）により構成されているものである。
【００１０】
請求項２の発明は、請求項１に記載の半導体リレー装置において、前記フォトダイオードアレイは、２０個以上直列に接続されたものである。
【００１１】
請求項３の発明は、請求項１に記載の半導体リレー装置において、前記フォトダイオードアレイと逆方向に並列に、１個以上の直列接続されたダイオードが形成されたものである。
【００１２】
請求項４の発明は、請求項３に記載の半導体リレー装置において、前記直列接続のダイオードは、前記フォトダイオードアレイと前記充放電回路との間に並列に接続されているものである。
【００１３】
請求項５の発明は、請求項３に記載の半導体リレー装置において、前記直列接続のダイオードは、前記充放電回路と前記出力用ＭＯＳＦＥＴとの間に並列に接続されているものである。
【００１４】
請求項６の発明は、請求項３乃至請求項５のいずれかに記載の半導体リレー装置において、前記フォトダイオードアレイと並列に接続されたダイオードがポリシリコンで形成され、前記ダイオード、フォトダイオードアレイ及び充放電回路が一体化されて形成されているものである。
【００１５】
請求項７の発明は、請求項１乃至請求項６のいずれかに記載の半導体リレー装置において、前記出力用ＭＯＳＦＥＴは、２個のＭＯＳＦＥＴを逆直列に接続したＭＯＳＦＥＴとするものである。
【発明の効果】
【００１６】
請求項１の発明によれば、Ｓｉ材料での性能限界を超えた性能を持つ高耐圧、高熱伝導、高効率のパワーデバイスである炭化珪素（ＳｉＣ）で構成される出力用ＭＯＳＦＥＴを用いるので、従来のＳｉ半導体のＭＯＳＦＥＴを用いた半導体リレー装置に比べ、より高耐電圧、高耐熱、低損失の小型、高性能の半導体リレー装置を得ることができる。
【００１７】
請求項２の発明によれば、大きい所定電圧が得られるので、この所定電圧により高い制御電圧を必要とするＳｉＣ−ＭＯＳＦＥＴを確実に駆動することができる。
【００１８】
請求項３の発明によれば、ダイオードのツェナー作用により、ＳｉＣ−ＭＯＳＦＥＴに印加される制御電圧が必要以上に高くならないよう制限されるので、ＳｉＣ−ＭＯＳＦＥＴに大きな電界ストレスが掛からなくなり、出力デバイスのＳｉＣ−ＭＯＳＦＥＴを過電圧から保護し、半導体リレー装置の信頼性を高めることができる。
【００１９】
請求項４の発明によれば、フォトダイオードアレイは、直接接続されたダイオードのツェナー作用によりフォトダイオードアレイの出力電圧が直ぐに電圧制限されるので、フォトダイオードアレイからの出力をより高速に一定の値に安定化でき、ＳｉＣ−ＭＯＳＦＥＴもより速く安定化することができる。
【００２０】
請求項５の発明によれば、ＳｉＣ−ＭＯＳＦＥＴのゲート電圧がゲートに直接接続されたダイオードのツェナー作用により電圧制限されるので、より確実にゲートに安全な電圧を印加することができる。
【００２１】
請求項６の発明によれば、フォトダイオードアレイと並列に接続されたダイオードを、ポリシリコンで形成することにより半導体基板上に平面的に構成することができるので、半導体基板内に形成する必要がなくなり、同一半導体基板内に素子形成する際に通常発生する寄生素子などの影響が排除されることにより、各回路素子の動作特性における信頼性が向上する。また、ダイオード、フォトダイオードアレイ及び充放電回路が一体化形成されるのでチップサイズの縮小化、プロセスの簡易化が図れ、半導体リレー装置の回路構成をコンパクトにすることができる。
【００２２】
請求項７の発明によれば、半導体リレー装置の出力端子となる２つの出力用ＳｉＣ−ＭＯＳＦＥＴの両ドレイン端子が負荷側から視て対称になるので、出力用ＳｉＣ−ＭＯＳＦＥＴ１個では出力端子となるドレインとソースを負荷の高電位側と低電位側に対応させて接続する必要があることから直流負荷しかスイッチングできなかった半導体リレー装置が、本構成では交流負荷をもスイッチングできるようになる。これにより、半導体リレー装置と負荷との接続に極性がなくなり、接続の自由度が増し、ユーザの利便性が向上する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施形態に係る半導体リレー装置について図１を参照して説明する。本実施形態における半導体リレー装置は、入力信号に応答して光信号を出力する発光ダイオード１（ＬＥＤ、発光素子）と、このＬＥＤ１からの光信号を受光して所定電圧を発生するフォトダイオードアレイ２（受光素子）と、このフォトダイオードアレイ２による発生電圧を充放電する充放電回路３と、この充放電回路３からの制御電圧によりオン、オフされる炭化珪素（ＳｉＣ）を材料とする出力用ＭＯＳＦＥＴ４（ＳｉＣ−ＭＯＳＦＥＴと呼ぶ）とを備える。
【００２４】
ＬＥＤ１は、入力端子１１、１２からの入力信号により光信号を発光する。フォトダイオードアレイ２は、太陽電池であり、ＬＥＤ１１よりの光信号を受光して起電力を誘起し、所定電圧を発生する。この所定電圧は、この所定電圧を充放電する充放電回路３に供給される。
【００２５】
充放電回路３は、電圧制御用のデプレッション型のＭＯＳＦＥＴ３１及びエンハンスメント型のＭＯＳＦＥＴ３２と、抵抗３３とを備え、ＭＯＳＦＥＴ３１のドレインとゲートは、フォトダイオードアレイ２の高電位側と低電位側にそれぞれ接続される。ＭＯＳＦＥＴ３２のドレインとソースは、ＭＯＳＦＥＴ３１のソースとゲートにそれぞれ接続されると共に、抵抗３３で短絡され、そのドレインとゲートは、短絡接続される。
【００２６】
上記充放電回路３において、フォトダイオードアレイ２からの所定電圧が、ＭＯＳＦＥＴ３１のドレインとゲートに加えられると、ＭＯＳＦＥＴ３２がオフからオンになり、ＭＯＳＦＥＴ３１がオンからオフになる。この時、ＳｉＣ−ＭＯＳＦＥＴ４のゲート、ソース間に電位差が発生し、ゲートが充電され、上記ＳｉＣ−ＭＯＳＦＥＴ４が駆動する。次に、ＬＥＤ１１からの光信号が遮断されると、上記と同様にして、ＭＯＳＦＥＴ３２がオンからオフとなり、ＭＯＳＦＥＴ３１がオフからオンとなる。これにより、ＳｉＣ−ＭＯＳＦＥＴ４のゲート、ソース間に電位差が消失し、ゲートが放電され、ＳｉＣ−ＭＯＳＦＥＴ４がオフ状態となる。この充放電回路３を設けたことにより、ＳｉＣ−ＭＯＳＦＥＴ４の充放電の切替がスムーズに行われる。
【００２７】
ＳｉＣ−ＭＯＳＦＥＴ４は、入力信号がオンにより発生した所定電圧に基づき、充放電回路３からの制御電圧がＳｉＣ−ＭＯＳＦＥＴ４のゲートとソース間に加えられると、ＳｉＣ−ＭＯＳＦＥＴ４は導通状態となり、外部端子４１、４２間は導通され、リレーが閉じられる。入力信号がオフになると、充放電回路３からの制御電圧が無くなり、ＳｉＣ−ＭＯＳＦＥＴ４は非導通状態となり、外部端子４１、４２間は遮断され、リレーが開放される。
【００２８】
ところで、上記ＳｉＣ−ＭＯＳＦＥＴ４は、炭素と珪素からなる化合物半導体の一種である炭化珪素（ＳｉＣ）を半導体材料とする。この炭化珪素（ＳｉＣ）は、Ｓｉに比べて、絶縁破壊電界が１０倍以上大きくなると共に、熱伝導率が３倍、飽和電子速度が２倍大きいという多くの優れた特徴を持つ。また、ＳｉＣは、バンドギャップがＳｉに比べて約３倍と大きいため、ＳｉＣデバイスの動作温度が約４００℃にも達し、Ｓｉデバイスの動作温度限界１４０℃に比べて格段に高い高温状態において使用可能である。また、ＳｉＣ−ＭＯＳＦＥＴ４は、絶縁破壊電界が高いことからシリコンのＭＯＳＦＥＴ（Ｓｉ―ＭＯＳＦＥＴと呼ぶ）より極めて高い耐圧特性（例えば、１２００Ｖ以上）を持ち、オン抵抗がＳｉ半導体素子より２桁小さく、スイッチング速度が速いため、スイッチング素子に適している。
【００２９】
上述のように本実施形態の半導体リレー装置は、出力用ＭＯＳＦＥＴとしてＳｉ−ＭＯＳＦＥＴより優れた特長をもつ高耐圧、高耐熱、高効率、低損失のＳｉＣ−ＭＯＳＦＥＴ４を用いたことにより、高耐圧用においては、直列接続する出力用ＭＯＳＦＥＴ数をＳｉ−ＭＯＳＦＥＴに比べて削減することができ、回路構成を簡素化、小規模化することができる。また、高温度使用においては、動作温度範囲が通常使用されているＳｉ半導体の動作温度限界１４０℃に比べ、ＳｉＣ半導体では約４００℃まで動作可能となるので、高温対策用冷却装置の簡素化又は撤廃が可能となり、装置全体を小型化することができる。このようにＳｉＣ−ＭＯＳＦＥＴ４を出力用ＭＯＳＦＥＴに用いたことにより、半導体リレー装置を著しく高耐圧化、高耐温化、省電力化、及び小型化することできる。
【００３０】
図２は本発明の第２の実施形態に係る半導体リレー装置の構成を示す。本実施形態は、第１の実施形態において、フォトダイオードアレイ２を２０個のフォトダイオードを直列に接続して構成し、さらに、このフォトダイオードアレイ２と充放電回路３との間に、フォトダイオードアレイ２と逆方向に並列に、ツェナーダイオード５を接続したものである。図２において、上記第１の実施形態の部材と同等部材には同一符号を付している。
【００３１】
本実施形態の半導体リレー装置は、入力信号に応答して光信号を出力する発光ダイオード１（ＬＥＤ）と、このＬＥＤ１からの光信号を受光して起電力を発生するフォトダイオードアレイ２と、このフォトダイオードアレイ２の出力電圧を電圧制限する電圧制限用のツェナーダイオード５と、このツェナーダイオード５からの出力電圧を充放電する充放電回路３と、この充放電回路３からの制御電圧によりオン、オフされる出力用のＳｉＣ−ＭＯＳＦＥＴ４とを備える。さらに、ツェナーダイオード５は、ポリシリコンで形成され、フォトダイオードアレイ２、充放電回路３と一体化されて形成されている。
【００３２】
このＳｉＣ−ＭＯＳＦＥＴ４では、そのバルク抵抗成分は小さいが、チャンネル抵抗成分が大きいので、ＳｉＣ−ＭＯＳＦＥＴ４のトータルの抵抗を小さくするために、Ｓｉ−ＭＯＳＦＥＴと比べて大きなゲート電圧で駆動することにより、チャンネル抵抗成分を小さくする必要がある。また、このチャンネル抵抗成分を小さくするためには、半導体リレー装置の出力素子のＳｉＣ―ＭＯＳＦＥＴ４を確実に駆動させるゲート電圧が必要であり、このため大きな出力電圧を発生できる太陽電池を必要とする。例えば、Ｓｉ−ＭＯＳＦＥＴの駆動の場合は、ゲート電圧が５Ｖ程度で十分であるが、ＳｉＣ―ＭＯＳＦＥＴの駆動には、１０Ｖ以上のゲート電圧が必要となる。
【００３３】
そこで、上記フォトダイオードアレイ２は、１０Ｖ以上のゲート電圧を得るためフォトダイオードを２０個以上直列に接続した太陽電池で構成される。通常、フォトダイオードは、常温において約０．７Ｖの起電力を発生するので、フォトダイオードアレイ２は、フォトダイオードを２０個直列接続して、約１４Ｖの起電力を発生し、ＳｉＣ―ＭＯＳＦＥＴ４を確実に駆動するようにしている。
【００３４】
このフォトダイオードアレイ２を構成するフォトダイオードの電圧は、一般に低温において電圧が上昇し、高温において電圧が低下する（一般に、Ｓｉでは約−２．３ｍＶ／℃の温度傾斜を持つ）。このため、高温時と低温時において、起電力の差が大きく変化し、低温時には、フォトダイオードアレイ２の出力電圧が増大し、過大な電圧がＳｉＣ―ＭＯＳＦＥＴ４のゲートに印加され、ゲートに大きな電界ストレスを与え、信頼性に問題を起こす危険がある。また、高温時には、ゲート電圧が過小電圧となり、ＳｉＣ―ＭＯＳＦＥＴ４を確実に駆動できない虞がある。
【００３５】
そこで、フォトダイオードアレイ２には、低温で上昇するゲート電圧を制限するため、逆方向に並列に電圧を制限するツェナーダイオード５が接続されている。この場合のフォトダイオードアレイ２の出力電圧Ｅｏと温度Ｔの関係を図３に示す。図３において、ラインＬ１はフォトダイオードアレイ２の出力電圧Ｅｏの温度変化を示し、点線のラインＬ２はラインＬ１が電圧制限されない場合のラインＬ１の延長線を示し、ラインＬ３はツェナーダイオード５で１５Ｖに電圧制限された出力電圧Ｅｏを示し、ラインＬ１の出力電圧Ｅｏが１５Ｖを示す点Ａから低温側に一定レベルのラインとなる。
【００３６】
図３に示すように、出力電圧Ｅｏは、常温Ｔａでは約１４Ｖとなり、低温Ｔｂ（常温Ｔａより約１３０℃低い）では、ラインＬ１の延長上の点線のラインＬ２に示すようにツェナーダイオード５で制限されない場合は、出力電圧Ｅｏは、温度ＴｂとラインＬ２との交点Ｂにおける電圧約２０Ｖまで上昇する。ここで、ツェナーダイオード５を導入することにより、出力電圧Ｅｏは約１５Ｖ以下に制限されるので、ＳｉＣ―ＭＯＳＦＥＴ４を安全に駆動することができる。一方、高温Ｔｃ（常温Ｔａより約９０℃高い）では、約１０Ｖまで低下するが、ＳｉＣ―ＭＯＳＦＥＴ４の駆動ゲート電圧は約１０Ｖあればよいので、ＳｉＣ―ＭＯＳＦＥＴ４を確実に駆動することができる。このように、常温時のフォトダイオードアレイ２の出力電圧を約１４Ｖとして、ＳｉＣ―ＭＯＳＦＥＴ４の駆動可能ゲート電圧１０Ｖより高目に設定すると共に、ツェナーダイオード５を設けたことにより、高温時でも低温時でも駆動電圧範囲を確保し、確実に、安定にＳｉＣ―ＭＯＳＦＥＴ４を駆動することができる。
【００３７】
また、ツェナーダイオード５は、電圧制限作用のあるダイオードであれば、どのようなダイオードでもよく、また、ダイオードは複数個直列に接続されたものを用いてもよい。また、ツェナーダイオード５は、加工性の良いポリシリコンを材料に使用することにより、単結晶シリコンよりも高精度にツェナー電圧を形成できる。さらに、このツェナーダイオード５は、ポリシリコンで形成されることにより、半導体基板上に平面的に形成されるので、半導体基板内に形成する必要がなく、同一半導体基板内に素子形成する際に通常問題となる寄生素子などの影響が排除され、リレー動作特性における信頼性を向上することができる。また、ツェナーダイオード５、フォトダイオードアレイ２、及び充放電回路３の一体化形成によりチップサイズの縮小化、プロセスの簡易化が図れ、リレー装置の回路構成をコンパクトにできる。
【００３８】
上記のように、本実施形態によれば、フォトダイオードアレイ２にフォトダイオードを２０個以上直列にして形成すると共に、フォトダイオードアレイ２に逆方向に並列にツェナーダイオード５と接続することにより、低温時、高温時においても確実に出力用のＳｉＣ―ＭＯＳＦＥＴ４を駆動でき、信頼性の高い半導体リレー装置を形成することができる。
【００３９】
図４は本発明の第３の実施形態に係る半導体リレー装置の構成を示す。本実施形態は、第２の実施形態において、ツェナーダイオード５が、充放電回路３と出力用のＳｉＣ−ＭＯＳＦＥＴ４との間に逆方向に並列に接続されているものである。
【００４０】
本実施形態の半導体リレー装置は、入力信号に応答して光信号を出力する発光ダイオード１（ＬＥＤ）と、このＬＥＤ１からの光信号を受光して所定電圧を発生するフォトダイオードアレイ２と、このフォトダイオードアレイ２による発生する所定電圧を充放電する充放電回路３と、この充放電回路３からの制御電圧を電圧制限する電圧制限用のツェナーダイオード５と、電圧制限された制御電圧によりオン、オフされる出力用ＭＯＳＦＥＴであるＳｉＣ−ＭＯＳＦＥＴ４とを備える。
【００４１】
上記構成により、本実施形態の半導体リレー装置では、ＳｉＣ−ＭＯＳＦＥＴのゲート電圧が、ゲートに逆方向に並列に接続されたダイオードにより直接電圧制限されるので、より確実にゲート電圧を制限でき、ＳｉＣ−ＭＯＳＦＥＴを安定に制御することができ、より信頼性の高い半導体リレー装置を形成することができる。
【００４２】
図５は本発明の第４の実施形態に係る半導体リレー装置の構成を示す。本実施形態は、第２の実施形態において、出力用ＭＯＳＦＥＴを２個の逆直列に接続されたＳｉＣ−ＭＯＳＦＥＴとしたものである。
【００４３】
本実施形態の半導体リレー装置は、入力信号に応答して光信号を出力するＬＥＤ１と、このＬＥＤ１からの光信号を受光して起電力を発生するフォトダイオードアレイ２と、このフォトダイオードアレイ２により発生する起電力を電圧制限する電圧制限用のツェナーダイオード５と、このツェナーダイオード５の出力を充放電する充放電回路３と、この充放電回路３からの制御電圧によりオン、オフされる出力用のＳｉＣ−ＭＯＳＦＥＴ４とを有し、このＳｉＣ−ＭＯＳＦＥＴ４は、２個の逆直列に接続されたＳｉＣ−ＭＯＳＦＥＴ４ａ、４ｂを備える。
【００４４】
この逆直列に接続されたＳｉＣ−ＭＯＳＦＥＴ４ａ、４ｂは、両ソース端子を接続して共通端子とし、各ドレインは半導体リレー装置の外部端子４１、４２に接続されている。また、ＳｉＣ−ＭＯＳＦＥＴ４ａ、４ｂの両ゲート端子には共に充放電回路３の高電位側が接続され、両ソース端子には充放電回路３の低電位側が接続される。この構成により、出力用のＳｉＣ−ＭＯＳＦＥＴが１個の場合に比較して、リレー装置の両端４１，４２が共に、ＳｉＣ−ＭＯＳＦＥＴ４ａ、４ｂのドレイン端子側に接続されて、負荷側から視て対称となっているので、この半導体リレー装置は交流負荷をスイッチングすることが可能となる。
【００４５】
上述した各種実施形態に係る半導体リレー装置によれば、出力用ＭＯＳＦＥＴとしてＳｉ−ＭＯＳＦＥＴより優れた高耐圧、高耐熱、高効率、低損失の特性を持つＳｉＣ−ＭＯＳＦＥＴ４を用いたことにより、高耐圧用リレーにおいては、出力半導体素子数を削減でき、回路構成を簡素化、小規模化することができる。また、高温度使用においては、動作温度範囲を通常使用されているＳｉ半導体の動作温度限界比べ、格段に高温化でき、これにより冷却装置の簡素化又は撤廃が可能となり、装置全体を小型化できる。このように、ＳｉＣ−ＭＯＳＦＥＴ４を用いたことにより、半導体リレー装置を著しく高耐圧化、高温化、省電力化、及び小型化できる。
【００４６】
また、フォトダイオードアレイにフォトダイオードを２０個以上直列に形成すると共に、フォトダイオードアレイに逆方向に並列にツェナーダイオードを接続することにより、低温時、高温時においても確実に出力用のＳｉＣ―ＭＯＳＦＥＴを駆動でき、信頼性の高い半導体リレー装置を形成することができる。
【００４７】
また、ツェナーダイオードをポリシリコンで形成することにより、ツェナーダイオードが半導体基板上に平面的に形成されるので、同一半導体基板内に回路素子形成する際に問題となる寄生素子などの影響が排除され、リレー動作特性における信頼性が向上する。また、ツェナーダイオード、フォトダイオードアレイ、及び充放電回路の一体化形成によりチップサイズの縮小化、プロセスの簡易化が図れると共に、リレー装置の回路構成をコンパクトにできる。
【００４８】
また、出力用ＳｉＣ−ＭＯＳＦＥＴを２個の逆直列に接続して構成することにより、交流負荷をもスイッチングできるようになり、半導体リレーと負荷との接続に極性がなくなり、接続の自由度が増す。
【００４９】
なお、本発明は、上記実施形態に限られるものではなく、様々な変形が可能である。ツェナーダイオードは、電圧制限作用するダイオードであればツェナーダイオード以外の他のダイオードでもよく、また、ＬＥＤを複数個使用することにより、光信号を増強することもできる。また、ＳｉＣ−ＭＯＳＦＥＴを複数個直列に形成することにより、さらに大きい耐圧を持つ半導体リレー装置を形成することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る半導体リレー装置の回路構成図。
【図２】本発明の第２の実施形態に係る半導体リレー装置の回路構成図。
【図３】上記装置におけるフォトダイオードアレイの出力電圧の温度特性を示す図。
【図４】本発明の第３の実施形態に係る半導体リレー装置の回路構成図。
【図５】本発明の第４の実施形態に係る半導体リレー装置の回路構成図。
【符号の説明】
【００５１】
１  発光ダイオード（発光素子）
２  フォトダイオードアレイ（受光素子）
３  充放電回路
４、４ａ、４ｂ  ＳｉＣ−ＭＯＳＦＥＴ（出力用ＭＯＳＦＥＴ）
５  ツェナーダイオード（ダイオード）
【図１】
2007135081.tif 000003
【図２】
2007135081.tif 000004
【図４】
2007135081.tif 000005
【図５】
2007135081.tif 000006
【図３】
2007135081.tif 000007