(57)【要約】【課題】電子移動度特性の改善されたより高性能の化合物半導体エピタキシャル基板及びその製造方法を提供すること。【解決手段】電子が走行するチャネル層を有するプレーナデバイス用の化合物半導体エピタキシャル基板において、チャネル層よりバック側にあるエピタキシャル層における単位面積当たりのｐ型キャリア濃度総量をＡ／ｃｍ2 、チャネル層よりフロント側にあるエピタキシャル層における単位面積当たりのｐ型キャリア濃度総量をＢ／ｃｍ2 としたとき、０＜Ａ／Ｂ≦３．５とする。これによりチャネル層内を走行する電子がフロント側へ押し付けられて散乱するのを抑制し、電子を高移動度にて走行させることができる。【選択図】        図４
2007324247.tif 000002
【特許請求の範囲】
【請求項１】
電子が走行するチャネル層を有するプレーナデバイス用の化合物半導体エピタキシャル基板において、
前記チャネル層よりバック側にあるエピタキシャル層における単位面積当たりのｐ型キャリア濃度総量をＡ／ｃｍ2 、前記チャネル層よりフロント側にあるエピタキシャル層における単位面積当たりのｐ型キャリア濃度総量をＢ／ｃｍ2 としたとき、０＜Ａ／Ｂ≦３．５であることを特徴とする化合物半導体エピタキシャル基板。
【請求項２】
前記ｐ型キャリア濃度総量Ａ／ｃｍ2 が、（前記チャネル層よりバック側にあるエピタキシャル層に含まれる活性状態のアクセプタ不純物による全てのｐ型キャリア濃度）×（前記バック側にある該当するエピタキシャル層の全ての膜厚）から計算した単位面積当たりのｐ型キャリア濃度総量値であり、前記ｐ型キャリア濃度総量Ｂ／ｃｍ2 が、（前記チャネル層よりフロント側にあるエピタキシャル層に含まれる活性状態のアクセプタ不純物による全てのｐ型キャリア濃度）×（前記フロント側にある該当するエピタキシャル層の全ての膜厚）から計算した単位面積当たりのｐ型キャリア濃度総量値である請求項１に記載の化合物半導体エピタキシャル基板。
【請求項３】
電子が走行するチャネル層としてＩｎＧａＡｓ層を有する歪チャネル高電子移動度電界効果型トランジスタ構造の化合物半導体エピタキシャル基板において、前記ＩｎＧａＡｓ層の室温（３００Ｋ）での電子移動度が９０００ｃｍ2 ／Ｖｓ以上であることを特徴とする化合物半導体エピタキシャル基板。
【請求項４】
請求項１又は２記載の化合物半導体エピタキシャル基板の製造方法において、ＭＯＣＶＤ法により製造することを特徴とする化合物半導体エピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ（Field Effect Transistor、以下、ＦＥＴと称する）や高電子移動度トランジスタ（High Electron Mobility Transistor、以下、ＨＥＭＴと称する）などの各種電子デバイスの製造に用いるのに好適な化合物半導体エピタキシャル基板およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＧａＡｓを中心とする３−５族化合物半導体を用いた各種の電子素子は、超高速、高周波動作が可能であるという特長を生かして、携帯電話や衛星放送受信機など高周波機器に用いられることにより飛躍的な発達を遂げ、その後も着実な進展を見せている。
【０００３】
一般に、化合物半導体を用いた電子素子を作製するためには、単結晶基板上に、イオン注入法、拡散法、あるいはエピタキシャル成長法などの各種手法により、必要な特性を有する結晶層が積層された半導体基板を用いているが、上記手法の中でも、エピタキシャル成長法は、不純物量の制御のみならず結晶の組成や膜厚などをきわめて広い範囲でかつ精密に制御可能であるため、このような半導体基板の作製に広く用いられるようになっている。
【０００４】
半導体基板の作製に用いるエピタキシャル成長法としては、液相法、気相法、および真空蒸着法の一種である分子線エピタキシャル成長法などが知られているが、気相法は大量の基板を制御性よく処理可能なため、工業的に広く用いられている方法である。特に、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させて結晶成長を行なう有機金属熱分解法（Metal-Organic Chemical Vapor Deposition法、以下、ＭＯＣＶＤ法と称する）は、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適し、量産性にもすぐれているために、近年、広く用いられるようになっている。
【０００５】
ＦＥＴやＨＥＭＴなどの電子素子を製造するために用いられるエピタキシャル成長基板は、例えばＭＯＣＶＤ法を用いて、必要な電子的特性を有するＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどの結晶層を、必要な構造でＧａＡｓ基板上に積層成長させることにより作製することができる。
【０００６】
ＦＥＴやＨＥＭＴなどのプレーナ型の電子素子においては、ＧａＡｓ層やＩｎＧａＡｓ層で形成されたチャネル層中を横方向に走行する電子をゲート電極による電界で制御することによりトランジスタ特性を発揮させる活性層が形成されており、この活性層と半絶縁性基板との間には、通常、ＧａＡｓ層やＡｌＧａＡｓ層などから構成されるバッファー層（緩衝層）が設けられている。
【０００７】
活性層と半絶縁性基板との間にバッファー層を挿入する目的は、エピタキシャル層／基板界面の不純物による影響を抑制すること、基板そのものの影響を抑制すること、および活性層からの電子リークを抑制することであり、バッファ層は電子素子の特性を保つために非常に重要な役目を有している。
【０００８】
ＭＯＣＶＤ法で基板上に各種エピタキシャル層を成長する場合、ＧａやＡｌなどの３族原料は有機金属化合物として供給されるため、それが熱分解してエピタキシャル層として成長する際に、Ｃ（カーボン）がその成長結晶中に取り込まれることが知られている。さらには、ＧａやＡｌなどの３族原料とＡｓやＰなどの５族原料との流量比、いわゆる５族／３族原料流量比によって、有機金属化合物の熱分解挙動が変化し、成長結晶中に含まれることになるＣ濃度が変化することも知られている。
【０００９】
すなわち、通常のＧａＡｓやＡｌＧａＡｓ等のエピタキシャル層を成長する場合においては、５族／３族原料流量比を小さい値に設定してエピタキシャル成長するほど、得られたエピタキシャル層は高いＣ濃度を有することになる。ＧａＡｓやＡｌＧａＡｓ結晶中ではＣはアクセプタ不純物として振るまうので、得られたエピタキシャル層はｐ型キャリア濃度をバックグラウンド濃度として有する結晶層となる。
【００１０】
電子が走行するチャネル層を有するプレーナ型電子デバイスを製造するのに用いられる化合物半導体エピタキシャル基板をＭＯＣＶＤ法を用いて作製した場合、チャネル層のフロント側（基板と反対の側）には、ショットキー層、スペーサー層等のバックグラウンドｐ型キャリア濃度を有する結晶層があり、一方、チャネル層のバック側（基板と同じ側）には、スペーサー層、バッファー層等のバックグラウンドｐ型キャリア濃度を有する結晶層が配置される。
【００１１】
したがって、ＭＯＣＶＤ法によってＦＥＴやＨＥＭＴなどの電子素子のためのエピタキシャル成長基板を製造した場合、バックグラウンドｐ型キャリア濃度を有する複数の結晶層が成長されることになる。
【００１２】
ＦＥＴやＨＥＭＴなどの電子素子の製造用のためのエピタキシャル成長基板を製造する上で、たとえば、ＩｎＧａＡｓ歪み層を電子が走行するチャネル層に用いたＨＥＭＴである歪みチャネル高電子移動度電界効果型トランジスタ（pseudomorphic-HEMT、以下、ｐ−ＨＥＭＴと称する）構造の場合、これまで報告されている室温（３００Ｋ）でのチャネル層における電子の移動度は、８２５０ｃｍ2 ／Ｖｓ程度（非特許文献１参照）であり、それ以上の値を達成するのは困難であった。そのため、電子移動度を上げることによる電子素子の立ち上がり抵抗の低減や電力損失の低減をさらに達成し、電子素子の特性を現在以上に向上させることには限界があった。
【００１３】
これらの対策として、特許文献１には、ｐ−ＨＥＭＴ構造の場合、チャネル層に用いられるＩｎＧａＡｓ歪み層のＩｎ組成とＩｎＧａＡｓ層膜厚について一定の関係式で最適化し、電子移動度を改善することが提案されている。
【００１４】
また、特許文献２には、ｐ−ＨＥＭＴ構造の場合、チャネル層に用いられるＩｎＧａＡｓ歪み層とｎ−ＡｌＧａＡｓ電子供給層の間にＡｌＧａＡｓ層とＧａＡｓ層からなるスペーサー層を挿入し、成長条件を最適化することにより、二次元電子ガス濃度と電子移動度とを改善することが提案されている。
【００１５】
さらに、特許文献３には、ＩｎＧａＡｓ歪み層のＩｎ組成を上げることと、ＡｌＧａＡｓ層とＧａＡｓ層からなるスペーサー層を組みあわせて、成長条件を最適化することにより、室温で、８９９０ｃｍ2 ／Ｖｓという高い移動度を得られることが開示されている。
【非特許文献１】電子情報通信学会、2006年総合大会講演論文集、CT-1-3「化合物半導体高周波デバイス用エピタキシャル成長技術」、2006年3月25日、国士舘大学
【特許文献１】特開平６−２１１０６号公報
【特許文献２】特開平２−２４６３４４号公報
【特許文献３】特開２００４−２０７４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、例えばｐ−ＨＥＭＴ構造を有するエピタキシャル基板の如く、電子が走行するチャネル層を有する化合物半導体エピタキシャル基板において、二次元電子ガス濃度と電子移動度との値が高ければ高いほど、電子素子の特性を良好にできるという観点からは、現在の高周波用素子等の応用分野においてもまだ満足できる値ではなかった。現在、報告されている値よりも、さらに、高い二次元電子ガス濃度と高い電子移動度をあわせもつエピタキシャル基板が、強く望まれている。
【００１７】
本発明の目的は、従来技術における上述の問題点を解決することができる化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００１８】
本発明の目的は、電子移動度特性の改善されたより高性能の化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明者等は、上記課題を解決するために鋭意検討を行なってきた結果、チャネル層を持った各種プレーナ型デバイス向け化合物半導体エピタキシャル成長基板において、チャネル層のフロント側（成長基板と反対側）に存在する活性状態のｐ型キャリア濃度の総量と、チャネル層のバック側（成長基板側）に存在する活性状態のｐ型キャリア濃度の総量との比をある範囲内とすることにより、チャネル層内を走行する電子が従来にない高い移動度となることを見出し、この知見に基づいて本発明を成すに至ったものである。
【００２０】
すなわち、電子移動度の向上という観点からは、これまで注目されていなかった活性状態ｐ型キャリア濃度の総量について、チャネル層から見てバック側の量を、チャネル層から見てフロント側の量よりも上げすぎないように設定することによって、従来にない高い電子移動度を持つ化合物半導体エピタキシャル基板を成長できることを見いだし、本発明に成すに至ったものである。
【００２１】
一般に、チャネル層よりもバック側にあるバッファー層を含む各層は、エピタキシャル層／基板界面の不純物の影響の抑制や、基板への電子リークの抑制を目的として、ｐ型キャリア濃度を高く設定し、膜厚も厚く設定している。
【００２２】
しかしながら、今回の検討から、チャネル層よりもバック側に存在する活性状態のｐ型キャリア濃度の総量を多くしすぎると、フロント側の活性状態のｐ型キャリア濃度の総量とのバランスがくずれ、バンドラインアップの関係から、本来、チャネル層の中心を走行すべき電子がチャネルのフロント側へ押し付けられて散乱を受けることにより、チャネル層を走行する電子の移動度の向上が達成できないということがわかった。
【００２３】
この知見に基づき、エピタキシャル層／基板界面不純物の影響や基板への電子リークを起こさない範囲で、チャネル層よりもバック側に存在する活性状態のｐ型キャリア濃度の総量をできるかぎり少なくすることにより、チャネル層を走行する電子の高い移動度を達成できた。
【００２４】
ここで、エピタキシャル層／基板界面不純物の影響や基板への電子リークを起こさないようにし、かつ、チャネル層よりもバック側に存在する活性状態のｐ型キャリア濃度の総量を少なくするということは、相反する傾向であるが、そのｐ型キャリア濃度は高くするもののバッファー層の膜厚を薄くするという方法で解決することができる。
【００２５】
この解決方法によれば、薄い膜厚のバッファー層ですぐれたデバイス特性を達成できるので、バッファー層部分での原料使用量、とくに、高価な５族原料の使用量を削減することができ、コスト的にも有利な化合物半導体エピタキシャル基板が得られる。
【００２６】
請求項１の発明によれば、電子が走行するチャネル層を有するプレーナデバイス用の化合物半導体エピタキシャル基板において、前記チャネル層よりバック側にあるエピタキシャル層における単位面積当たりのｐ型キャリア濃度総量をＡ／ｃｍ2 、前記チャネル層よりフロント側にあるエピタキシャル層における単位面積当たりのｐ型キャリア濃度総量をＢ／ｃｍ2 としたとき、０＜Ａ／Ｂ≦３．５であることを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２７】
請求項２の発明によれば、請求項１の発明において、前記ｐ型キャリア濃度総量Ａ／ｃｍ2 が、（前記チャネル層よりバック側にあるエピタキシャル層に含まれる活性状態のアクセプタ不純物による全てのｐ型キャリア濃度）×（前記バック側にある該当するエピタキシャル層の全ての膜厚）から計算した単位面積当たりのｐ型キャリア濃度総量値であり、前記ｐ型キャリア濃度総量Ｂ／ｃｍ2 が、（前記チャネル層よりフロント側にあるエピタキシャル層に含まれる活性状態のアクセプタ不純物による全てのｐ型キャリア濃度）×（前記フロント側にある該当するエピタキシャル層の全ての膜厚）から計算した単位面積当たりのｐ型キャリア濃度総量値である請求項１に記載の化合物半導体エピタキシャル基板が提案される。
【００２８】
請求項３の発明によれば、電子が走行するチャネル層としてＩｎＧａＡｓ層を有する歪チャネル高電子移動度電界効果型トランジスタ構造の化合物半導体エピタキシャル基板において、前記ＩｎＧａＡｓ層の室温（３００Ｋ）での電子移動度が９０００ｃｍ2 ／Ｖｓ以上であることを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２９】
請求項４の発明によれば、請求項１又は２に記載の化合物半導体エピタキシャル基板の製造方法において、ＭＯＣＶＤ法により製造することを特徴とする化合物半導体エピタキシャル基板の製造方法が提案される。
【発明の効果】
【００３０】
本発明による化合物半導体エピタキシャル基板は、チャネル層内での電子の移動度がこれまでになく高く、高性能のプレーナデバイスを製造することができる。また、本発明の製造方法によれば、高性能の化合物半導体エピタキシャル基板を低コストで製造することができるので、本発明は工業的に極めて有用である。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。なお、以下に説明する実施の形態は本発明の一例に過ぎず、本発明は以下に説明する実施の形態に示した素子構造に限定されるものではない。
【００３２】
図１は、本発明による化合物半導体エピタキシャル基板の実施の形態の一例を示す層構造図である。図１において、１は半絶縁性ＧａＡｓ基板から成る下地基板、２はＧａＡｓ層やＡｌＧａＡｓ層からなるバッファー層、３はＧａＡｓ層やＡｌＧａＡｓ層やＩｎＧａＰ層からなるバック側活性層、４はＩｎＧａＡｓ層やＩｎＧａＰ層やＧａＡｓ層からなるチャネル層、５はＧａＡｓ層やＡｌＧａＡｓ層やＩｎＧａＰ層からなるフロント側活性層、６はＧａＡｓ層やＩｎＧａＡｓ層からなるコンタクト層である。ここで、バック側活性層３は、省略することもできる。
【００３３】
図１に示した構造を有する化合物半導体エピタキシャル基板１０は、以下に詳しく説明されるように、下地基板１上に各層をＭＯＣＶＤ法により積層することによって作製することができ、電子走行用のチャネル層を有するプレーナ型デバイスの製造のための化合物半導体エピタキシャル基板としての層構造を有している。本実施の形態では、ｐ−ＨＥＭＴの製造のために用いられる化合物半導体エピタキシャル基板構造となっている。
【００３４】
図１に示す化合物半導体エピタキシャル基板１０は、チャネル層４内を走行する電子の移動度を高めるため、チャネル層４よりもフロント側のエピタキシャル層（すなわち、チャネル層４から見て下地基板１とは反対側にあるフロント側活性層５及びコンタクト層６）に存在する活性状態のｐ型キャリア濃度の総量と、チャネル層４よりもバック側の層（すなわち、チャネル層４から見て下地基板１とは同じ側にあるバッファー層２及びバック側活性層３）に存在する活性状態のｐ型キャリア濃度の総量とが、バランスの程よい状態となるように構成されている。
【００３５】
このように、チャネル層４の一方の側の活性状態のｐ型キャリア濃度の総量と、チャネル層４の他方の側の活性状態のｐ型キャリア濃度の総量とのバランスが程よい状態となるように構成されると、チャネル層４内を走行する電子がチャネル層４とフロント側活性層５との界面付近に寄せられる傾向を改善でき、チャネル層４内を走行する電子の移動度を大幅に改善することができる。
【００３６】
具体的に説明すると、（チャネル層４よりもバック側にある全てのエピタキシャル層（バック側活性層３及びバッファー層２）に含まれる活性状態のアクセプタ不純物によるｐ型キャリア濃度）×（その全てのエピタキシャル層の膜厚）から計算した単位面積当たりのｐ型キャリア濃度総量の値をＡ／ｃｍ2 とし、（チャネル層４よりもフロント側にある全てのエピタキシャル層（フロント側活性層５及びコンタクト層６）に含まれる活性状態のアクセプタ不純物によるｐ型キャリア濃度）×（その全てのエピタキシャル層の膜厚）から計算した単位面積当たりのｐ型キャリア濃度総量の値をＢ／ｃｍ2 としたとき、Ａ／Ｂの値が、所定の範囲にあるように構成されている。
【００３７】
Ａ／Ｂの値が３．５以下の場合に、フロント側エピタキシャル層の活性状態のｐ型キャリア濃度の総量とバック側エピタキシャル層の活性状態のｐ型キャリア濃度の総量とのバランスが程よい状態となり、チャネル層４中の電子の走行状態が改善され、従来にない高電子移動度が実現される。
【００３８】
通常、結晶欠陥が発生するためにバック側の電子供給層キャリア濃度を上げられないので、どうしてもフロント側の電子供給層キャリア濃度が高くなる傾向を有する。そのため、チャネル層４中を走行する電子はフロント側へ片寄りやすいので、バック側の電子供給層キャリア濃度はフロント側の電子供給層キャリア濃度に比べて極めて小さくすることができる。
【００３９】
以上の理由により、Ａ／Ｂの値の範囲は０＜Ａ／Ｂ≦３．５とすることができる。このように、０＜Ａ／Ｂ≦３．５とすると、チャネル層４の両側における各活性状態のｐ型キャリア濃度のバランスが改善され、バンドラインアップの関係から、チャネル層４内を走行する電子がチャネル層４とこれに接する他の層との境界付近を走行するという状態が改善され、チャネル層４内の中心付近を走行する傾向が生じる。この結果、チャネル層４内を走行する電子の移動度を従来のものに比べ、高くすることができる。Ａ／Ｂの値の範囲は、好ましくは０＜Ａ／Ｂ≦２．５、より好ましくは０＜Ａ／Ｂ≦１．５である。
【００４０】
次に、図１に示した上述の構成の化合物半導体エピタキシャル基板１０をＭＯＣＶＤ法を用いて製造する方法の一実施形態について説明する。
【００４１】
初めに、高抵抗の半絶縁性ＧａＡｓ単結晶基板である下地基板１の表面を、脱脂洗浄、エッチング、水洗、乾燥した後、結晶成長炉の加熱台上に載置する。ここで、高抵抗の半絶縁性ＧａＡｓ単結晶基板は、ＬＥＣ（Liquid  Encapsulated  Czochralski）法、ＶＢ（Vertical  Bridgeman）法、ＶＧＦ（Vertical  Gradient  Freezing）法等で製造されたＧａＡｓ基板でよく、１つの結晶学的面方位から０．０５°〜１０°程度の傾きをもった基板を用いることができる。
【００４２】
続いて、結晶成長炉内を高純度水素で十分置換した後、下地基板１の加熱を開始する。結晶成長時の基板温度は、通常、およそ５００℃から８００℃である。下地基板１が適切な温度に安定したところで炉内に砒素原料を導入し、続いてガリウム原料またはアルミニウム原料またはインジウム原料を導入し、ＧａＡｓ層またはＡｌＧａＡｓ層またはＩｎＧａＡｓ層を成長することができる。したがって、下地基板１上に所望の層を適宜に積層することにより、図１に示した層構造の化合物半導体エピタキシャル基板１０を作製することができる。
【００４３】
このエピタキシャル成長時の原料としては、有機金属および／または水素化物を用いることが好ましい。砒素原料としては、一般に三水素化砒素（アルシン）が用いられるが、アルシンの水素を炭素数が１から４のアルキル基で置換したアルキルアルシンも使用することができる。ガリウムおよびアルミニウムおよびインジウムの原料としては、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物もしくはもしくは三水素化物が、一般に用いられる。また、炉内に燐原料とガリウム原料およびインジウム原料を導入し、ＩｎＧａＰ層を成長することも可能である。
【００４４】
ｎ型キャリアのためのドーパントとしては、シリコン、ゲルマニウム、スズ、硫黄、セレン等の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。
【００４５】
以上説明した手法を用いて、エピタキシャル成長時において、所定の時間と、各原料の供給を制御することにより、下地基板１上に、バッファー層２、バック側活性層３、チャネル層４、フロント側活性層５、コンタクト層６の順に、所望の積層構造を成長していく。このとき、各層を成長する際の５族／３族原料流量比を調整し、各層のｐ型キャリア濃度を調整しながら成長する。
【００４６】
すなわち、チャネル層４のフロント側とバック側とでのｐ型キャリア濃度の総量のバランスを考えて、５族／３族原料流量比を調整しながら成長する。通常、フロント側活性層５の部分に比較して、バック側活性層３＋バッファー層２の部分の膜厚が大きくなる。したがって、この場合、バック側活性層３＋バッファー層２を成長する際の５族／３族原料流量比は、フロント側活性層５のそれに比べて大きめに設定して成長を行なうことになる。
【００４７】
このようにして、フロント側活性層５＋バッファー層２における（活性状態のｐ型キャリア濃度×膜厚）／フロント側活性層５における（活性状態のｐ型キャリア濃度×膜厚）の値が、０よりは大きく３．５以下となるようにエピタキシャル成長を行なう。
【００４８】
最後に、各原料の供給を停止して結晶成長を停止し、冷却後、以上のようにして各エピタキシャル層が積層された１から成る化合物半導体エピタキシャル基板１０を炉内から取り出して結晶成長を完了する。
【実施例】
【００４９】
以下、本発明の実施例をもとに、本発明をより詳細に説明するが、本発明は以下に説明する実施例の構成に限定されるものではない。
【００５０】
実施例として図３に示されている化合物半導体エピタキシャル基板３０の層構造にあっては、化合物半導体エピタキシャル基板の特性を測定する都合上、実際のｐ−ＨＥＭＴ用化合物半導体エピタキシャル基板の層構造に存在するコンタクト層を成長させていないが、実際のｐ−ＨＥＭＴ用化合物半導体エピタキシャル基板も同じ特性を有する。
【００５１】
半絶縁性のＧａＡｓ基板上に、図２に示した各層を以下に説明するように積層してｐ−ＨＥＭＴ用化合物半導体エピタキシャル基板３０を製作した。図２において、１１は基板で、ここでは、半絶縁性のＧａＡｓ基板である。１２、１３はバッファー層、１４はバック側電子供給層、１５、１６はバック側スペーサー層、１７はチャネル層、１８、１９はフロント側スペーサー層、２０はフロント側電子供給層、２１はショットキー層である。これらの各層の組成及び不純物濃度は図２に示した通りである。
【００５２】
成長装置は減圧バレル型ＭＯＣＶＤ炉を用い、３族含有ガスとして、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）を用い、５族含有ガスとしては、アルシン（ＡｓＨ3 ）を用いた。ｎ型ドーパントとしては、ジシラン（Ｓｉ2 Ｈ6 ）を用いた。原料のキャリアガスとして、高純度水素を用い、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度３〜１μｍ／ｈｒの成長条件でエピタキシャル成長を行なった。
【００５３】
図２において、バッファー層１３からショットキー層２１までは、５族／３族原料流量比を一定値の３８．３にして成長し、バッファー層を構成する１２層のみ、５族／３族原料流量比を１１．５〜１０３．２と変化させて水準を振り、成長した。このように、バッファー層１２のみ、バックグラウンドｐ型キャリア濃度を他の成長層と異ならせることにより、チャネル層１７の両側の各活性状態のｐ型キャリア濃度のバランスの改善をはかった。
【００５４】
ここで、各層の活性状態のｐ型キャリア濃度は、図２と同じ５族／３族原料流量比条件で成長させた図３の単層構造について、室温でのVan  der  Pauw法のHall測定を行なうことにより得た。通常、ＧａＡｓ層、ＩｎＧａＡｓ層のバックグラウンドｐ型キャリア濃度は、ＡｌＧａＡｓ層のバックグラウンドｐ型キャリア濃度に比較して２桁程度小さい値となるため、バックグラウンドｐ型キャリア濃度総量計算上は、ＧａＡｓ層、ＩｎＧａＡｓ層のバックグラウンドｐ型キャリア濃度を考慮しなくてよい。
【００５５】
図２のバッファー層１２の形成時に、５族／３族原料流量比を種々変えて化合物半導体エピタキシャル基板３０を４種類作製した。これらの化合物半導体エピタキシャル基板３０のそれぞれについて、図３の構造から測定された単位面積当たりバック側ｐ型キャリア濃度総量Ａ（／ｃｍ2 ）と、単位面積当たりフロント側ｐ型キャリア濃度総量Ｂ（／ｃｍ2 ）、およびこれらの比Ａ／Ｂの値を、下に表として示す。
【００５６】
単位面積当たり    単位面積当たり      Ａ／Ｂ  室温電子移動度  室温二次元電子
バック側ｐ型キ    フロント側ｐ型              （ｃｍ2 ／      ガス濃度
ャリア濃度総量    キャリア濃度総                Ｖｓｅｃ）    （／ｃｍ2 ）
Ａ（／ｃｍ2 ）    量Ｂ（／ｃｍ2 ）
１．３  ×１０11  ８．２×１０10      １．５    ９２３０      ２．５８×１０12
１．９  ×１０11  ８．２×１０10      ２．３    ９１００      ２．５６×１０12
５．６  ×１０11  ８．２×１０10      ６．９    ８８５０      ２．４３×１０12
２．０８×１０12  ８．２×１０10    ２５．３    ８４１０      １．９３×１０12
【００５７】
また、室温でのVan  der  Pauw法によるHall測定を行なって、図２のエピタキシャル成長基板の室温電子移動度特性を測定した結果も上記表中に示した。
【００５８】
その結果、バック側活性層＋バッファー層における（ｐ型キャリア濃度×膜厚）の値Ａとフロント側活性層における（ｐ型キャリア濃度×膜厚）の値Ｂとの比であるＡ／Ｂと電子移動度との間に、図４に示されるような関係が見出された。Ａ／Ｂの範囲は、３．５以下の領域において、電子移動度は９０００ｃｍ2 ／Ｖｓ以上となり、この範囲で高い電子移動度を示す化合物半導体エピタキシャル基板が得られることがわかった。
【００５９】
今回の検討により、これまで、ＧａＡｓ基板上に成長したＩｎＧａＡｓチャネルのｐ−ＨＥＭＴにおいて、公知に報告されている最高の移動度である８９９０ｃｍ2 ／Ｖｓ（特許文献４参照）を越える移動度が得られた。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態の一例の化合物半導体エピタキシャル基板の層構造を示す図。
【図２】本発明の実施例の化合物半導体エピタキシャル基板の層構造を示す図。
【図３】図２に示す実施例における各層のｐ型キャリア濃度を測定するための単層構造を示す図。
【図４】実施例における室温の電子移動度測定結果を示す図。
【符号の説明】
【００６１】
１  半絶縁性ＧａＡｓ基板
２  バッファー層
３  下部活性層
４  チャネル層
５  上部活性層
６  コンタクト層
１１  基板
１２、１３  バッファー層
１４  バック側電子供給層
１５、１６  バック側スペーサー層
１７  チャネル層
１８、１９  フロント側スペーサー層
２０  フロント側電子供給層
２１  ショットキー層
３１  半絶縁性ＧａＡｓ基板
３２  ｐ型キャリア濃度測定層
【図１】
2007324247.tif 000003
【図２】
2007324247.tif 000004
【図３】
2007324247.tif 000005
【図４】
2007324247.tif 000006