(57)【要約】【目的】安定した基準電圧を与えるとともに省電流をはかることができるソフトスタート回路、およびそれを用いた多出力タイプの電源制御ＩＣおよび複数の電圧を出力する電源システムを提供することにある。【構成】この発明のソフトスタート回路は、抵抗列を駆動するとともにソフトスタート信号を立ち上げるためにコンデンサを充電する電源とソフトスタート信号の最終値である基準電圧を与える電源を別のものにしてスイッチ回路により切り換えることにより、安定した基準電圧を与えることができるともに省電流をはかることができる。【選択図】        図１
2007323592.tif 000002
【特許請求の範囲】
【請求項１】
低電位側の第１の基準電圧と高電位側の第２の基準電圧の間に直列に接続された複数の抵抗からなる第１の抵抗列と、一端が複数の前記第１の抵抗列中の隣接した２つの抵抗を接続する接続点にそれぞれ接続される複数のスイッチ手段と、一端が第３の基準電圧に接続され他端が前記複数のスイッチ手段の他端に共通に接続されるコンデンサと、一端が前記コンデンサの他端に接続され他端が第４の基準電圧に接続される第１のスイッチ手段とを有し、
前記コンデンサの他端を出力端子とすることを特徴とするソフトスタート回路。
【請求項２】
前記第１の基準電圧と前記第３の基準電圧が同じものであることを特徴とする請求項１に記載のソフトスタート回路。
【請求項３】
前記第２の基準電圧と前記第１の抵抗列の間に第２のスイッチ手段を有し、前記第１のスイッチ手段と前記第２のスイッチ手段とを排他的にオン・オフさせることを特徴とする請求項１または２に記載のソフトスタート回路。
【請求項４】
外部電源から供給される電圧より内部電源電圧を生成する内部電源と、第５の基準電圧を基に複数のトリミングされた基準電圧を出力するトリミング回路および請求項１ないし３のいずれかに記載のソフトスタート回路を複数有し、
前記複数のトリミングされた基準電圧をそれぞれ複数の前記ソフトスタート回路の前記第２の基準電圧とすることを特徴とする半導体装置。
【請求項５】
前記トリミング回路は、第１の入力端子に前記第５の基準電圧が入力される演算増幅回路と、該演算増幅回路の出力と前記第１の基準電圧との間に直列に接続された複数の抵抗からなる第２の抵抗列と、前記第２の抵抗列中の隣接した２つの抵抗を接続する接続点の一つを選択してその電位をそれぞれ出力する複数のスイッチ回路を有し、
前記演算増幅回路の出力または前記第２の抵抗列中の前記接続点のいずれかを前記演算増幅回路の第２の入力端子に接続するとともに、前記複数のスイッチ回路の出力をそれぞれ前記トリミングされた基準電圧とすることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記複数のソフトスタート回路の出力をそれぞれ複数のスイッチング電源の誤差増幅回路の第１の入力端子に入力し、該誤差増幅回路の第２の入力端子にはスイッチング電源の出力電圧を検出したフィードバック電圧が入力され、前記複数のスイッチング電源はそれぞれの誤差増幅器の出力信号を基にスイッチング電源への入力電圧と出力端子とを接続するスイッチング手段のオン・オフ制御を行うことにより前記複数のソフトスタート回路の出力に応じた複数の出力電圧を生成することを特徴とする請求項４または５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ（Digital to Analog）変換技術によるソフトスタート回路及びこれを用いた半導体装置に関する。
【背景技術】
【０００２】
スイッチング電源においては、電源起動時に電源回路に発生する突入電流やオーバーシュートの防止を目的として、ソフトスタート機能を設けることがある。ソフトスタート機能は、起動開始から一定期間、基準電圧，オンデューティ比（もしくは単にデューティ比、スイッチング周期におけるスイッチング素子がオンしている時間とスイッチング周期の比率）または出力電流を制限することにより実現される。
【０００３】
図４にソフトスタート機能をもつスイッチング電源の例を示す。図４は電源電圧ＶＤＤより出力電圧Ｖｏを生成して負荷Ｚに供給するＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは誤差増幅器１，ソフトスタート信号Ｖｓを生成するソフトスタート回路（ソフトスタート信号生成回路）２，三角波Ｖｏｓｃを生成する発振器３，ＰＷＭコンパレータ４、スイッチング素子であるＰチャネルＭＯＳＦＥＴ５，同期整流方式の転流素子としてのＮチャネルＭＯＳＦＥＴ６，ＰＷＭコンパレータ４の出力に従いＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６を駆動するドライブ回路７，インダクタ８，コンデンサ９，電圧設定用のフィードバック手段となる抵抗１０および１１，並びに出力端子１２を有している。１３は入力電源より電源電圧ＶＤＤが供給される電源供給ラインである。誤差増幅器１の非反転入力端子には参照電圧としてソフトスタート回路２から出力されるソフトスタート信号Ｖｓが入力され、出力端子と反転入力端子の間には位相補償素子として抵抗１４およびコンデンサ１５が接続されている。なお、ソフトスタート信号Ｖｓは、初期値が接地電位（ＧＮＤ）であり、動作を開始するとその値を増加させ、最大値Ｖｒｅｆ０に達するとその最大値を保って誤差増幅器１に基準電圧Ｖｒｅｆ０を供給する信号である。ＰＷＭコンパレータ４の非反転入力端子には誤差増幅器１の出力信号である誤差信号Ｖｅｒｒが入力され、反転入力端子には三角波Ｖｏｓｃが入力される。ＰＷＭコンパレータ４は誤差信号Ｖｅｒｒと三角波Ｖｏｓｃを比較し、誤差信号Ｖｅｒｒの方が大きい場合はＨ（ハイレベル）を、誤差信号Ｖｅｒｒの方が小さい場合はＬ（ローレベル）をＰＷＭ信号（ＰＷＭ  ＳＩＧＮＡＬ）としてドライブ回路７に出力する。ＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６のドレインは互いに接続されるとともにインダクタ８の一端に接続されている。またＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６のソースはそれぞれ電源供給ライン１３およびＧＮＤに接続されている。インダクタ８の他端は出力端子１２に接続されている。出力端子１２とＧＮＤの間にはコンデンサ９および抵抗１０，１１の直列回路が接続されている。抵抗１０と１１の接続点の電位はフィードバック信号ＶＦＢとして誤差増幅器１の反転入力端子へ入力される。またＤＣ／ＤＣコンバータの負荷として、出力端子１２に負荷１６が接続されている。
【０００４】
以下、簡単にこのＤＣ／ＤＣコンバータの動作を説明する。まず、ソフトスタート信号Ｖｓが最大値である基準電圧Ｖｒｅｆ０になっている定常状態について説明する。
誤差増幅器１は基準電圧Ｖｒｅｆ０とフィードバック信号ＶＦＢの差を増幅した誤差信号ＶｅｒｒをＰＷＭコンパレータ４に入力する。ＰＷＭコンパレータ４は誤差信号Ｖｅｒｒと三角波Ｖｏｓｃを比較することにより、周期は一定であるが１周期内のＨとＬの割合が誤差増幅器１の出力により変化する方形波パルス（ＰＷＭ信号）をドライブ回路７を介してＰチャネルＭＯＳＦＥＴ５のゲートに出力する。すなわち、（Ｖｒｅｆ０−ＶＦＢ）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳＦＥＴ７１がオンする期間が長く（短く）なるような方形波パルスを発生し、インダクタ６に蓄積するエネルギを大きく（小さく）することにより出力電圧ＶＯを一定に保つ。ＮチャネルＭＯＳＦＥＴ６のゲートにも同様に方形波パルスが出力される。基本的にはＰチャネルＭＯＳＦＥＴ５とＮチャネルＭＯＳＦＥＴ６のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳＦＥＴ５とＮチャネルＭＯＳＦＥＴ６が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。
【０００５】
次に電源の起動時を考える。スイッチング電源の起動直後は出力電圧が不足しているため、参照電圧としてのソフトスタート信号Ｖｓが最初から基準電圧Ｖｒｅｆ０になっていると、フィードバック信号ＶＦＢが当初はゼロ（接地電位）であるため誤差信号Ｖｅｒｒが非常に大きくなってしまい、スイッチング素子（図４のＤＣ／ＤＣコンバータにおけるＰチャネルＭＯＳＦＥＴ５に相当）のオンデューティ比（デューティ比）が最大となる駆動パルスが出力される。しかし、起動直後は出力コンデンサ（図４のコンデンサ９に相当）が未充電であるため、見かけ上出力電流は短絡状態とほぼ等しくなるため、インダクタ（図４のインダクタ８に相当）に流れる電流が際限なく大きくなる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が破壊されるおそれがある。そこでソフトスタート機能により誤差増幅器１に与える参照電圧を徐々に上げていくことにより、誤差信号Ｖｅｒｒおよびスイッチング素子のデューティ比が大きくなりすぎないようにしてインダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。ソフトスタート回路２について、図５，６によりさらに説明を行う。
【０００６】
図５は、Ｄ／Ａ（Digital to Analog）変換技術を応用してソフトスタート信号Ｖｓを生成する従来のソフトスタート回路２の回路図、図６はその動作波形を示すタイミングチャートである。図５において、Ｖｉｎはソフトスタート回路２の入力端子であり、その入力電圧も便宜的にＶｉｎとする。入力端子ＶｉｎとＧＮＤの間にｋ個の抵抗Ｒｓｓ１，Ｒｓｓ２，・・・，Ｒｓｓｋが直列に接続された抵抗列が接続されていて、分圧回路を構成している。入力端子Ｖｉｎ，抵抗Ｒｓｓ１と抵抗Ｒｓｓ２の接続点，抵抗Ｒｓｓ２と抵抗Ｒｓｓ３の接続点，・・・，抵抗Ｒｓｓ（ｋ−１）と抵抗Ｒｓｓｋの接続点にトランスミッションゲートＴＧ１，ＴＧ２，・・・，ＴＧｋの一端が接続され、これらのトランスミッションゲートの他端がコンデンサＣｓｓの一端に共通に接続されている。コンデンサＣｓｓの他端は接地されている。コンデンサＣｓｓの一端がソフトスタート回路２の出力端子ＳｏｆｔＳｔａｒｔに接続され、コンデンサＣｓｓの一端の電位（コンデンサＣｓｓの両端電圧）がソフトスタート信号Ｖｓとなる。トランスミッションゲートＴＧ１，ＴＧ２，・・・，ＴＧｋの動作（オン・オフ）はシフトレジスタＳＲおよびｋ個のインバータＩＶ１，・・・，ＩＶｋにより制御されている。すなわち、シフトレジスタＳＲのｉ番目の出力ＱｉがＨであればトランスミッションゲートＴＧ（ｋ−ｉ＋１）がオンして抵抗Ｒｓｓ（ｋ−ｉ＋１）と抵抗Ｒｓｓ（ｋ−ｉ）の接続点とコンデンサＣｓｓの一端とを接続する（ｉ＝ｋの場合は入力電圧ＶｉｎとコンデンサＣｓｓの一端とを接続する）。シフトレジスタＳＲのｉ番目の出力ＱｉがＬであればトランスミッションゲートＴＧ（ｋ−ｉ＋１）はオフする。シフトレジスタＳＲの出力Ｑ１，Ｑ２，・・・，Ｑｋの初期値はＬである。
【０００７】
シフトレジスタＳＲの動作が開始するとまず出力Ｑ１だけＨとなる。次の動作でＱ１の状態ＨはＱ２にシフトされ、Ｑ１は再びＬとなる。以下、順次状態ＨがＱ２→Ｑ３→・・・→Ｑｋとシフトされ、最後のＱｋまで状態Ｈがシフトされると、以降Ｑｋは状態Ｈを保つ。これにより、トランスミッションゲートＴＧｋ，ＴＧ（ｋ−１），・・・，ＴＧ１がこの順番で順次オンしていく（これらの動作においては、１つのトランスミッションゲートだけがオンしていて、他のトランスミッションゲートは全てオフしている）。これにより、シフトレジスタＳＲの動作が進むにつれて上昇していく分圧電圧がコンデンサＣｓｓに接続されていき、コンデンサＣｓｓの両端電圧も徐々に上昇していく。すなわち、トランスミッションゲートＴＧｉがオンしてから暫くするとコンデンサＣｓｓの両端電圧はＶｉｎ×（Ｒｓｓｋ＋・・・＋Ｒｓｓ（ｋ−ｉ＋１））／（Ｒｓｓｋ＋・・・＋Ｒｓｓ１）もしくはその近傍に達し、次にトランスミッションゲートＴＧ（ｉ−１）がオンするとこの値を初期値としてＣＲ回路の充電動作を開始するという動作を繰り返す。
【０００８】
最終的には、ソフトスタート回路２が入力電圧Ｖｉｎを出力し続けることになる。すなわち、入力電圧ＶｉｎがＤＣ／ＤＣコンバータの定常状態での参照電圧である基準電圧Ｖｒｅｆ０となる。定常状態ではＤＣ／ＤＣコンバータが誤差増幅器１の２つの入力（Ｖｒｅｆ０とＶＦＢ）を仮想短絡させるよう動作するため、出力電圧ＶｏはＶｏ＝Ｖｒｅｆ０×（Ｒ１０＋Ｒ１１）／Ｒ１１となる。ここで、Ｒ１０，Ｒ１１はそれぞれ抵抗１０，１１の抵抗値である。これから分かるように、基準電圧Ｖｒｅｆ０により出力電圧Ｖｏの値が決定されるので、基準電圧Ｖｒｅｆ０の精度が重要である。すなわち、基準電圧Ｖｒｅｆ０のばらつきが出力電圧Ｖｏのばらつきに直結してしまうので、入力電圧Ｖｉｎ＝基準電圧Ｖｒｅｆ０の精度を上げることが必要となる。
【０００９】
精度の高い基準電圧を生成するためには、一旦定電圧を生成し、その定電圧を演算増幅回路と抵抗列による分圧／昇圧回路により分圧もしくは昇圧し、抵抗列を構成する抵抗をトリミングして精度の高い分圧電圧もしくは昇圧電圧を得てそれを基準電圧とすればよい（例えば、特許文献１，２を参照）。このような回路について、図７，８，９により以下説明を行う。
【００１０】
図７は、特許文献１に開示されている電圧可変レギュレータを一般化し、さらにソフトスタート回路２を組み合わせたものであり、ＤＣ／ＤＣコンバータなどのスイッチング電源を制御する電源制御ＩＣ（半導体集積回路）に適用されるものである。外部から電源制御ＩＣに供給される電源電圧は安定していない場合があり、そのままでは電源制御ＩＣの安定した動作に支障をきたすことがある。これに対処するのが図７に示す内部電源ＬＤＯである。内部電源ＬＤＯは低ドロップアウトタイプのシリーズレギュレータであり、外部から供給される電源電圧ＶＤＤより内部電圧Ｖｒｅｇを生成して電源制御ＩＣの内部回路に供給する。電源電圧ＶＤＤが変動しても内部電圧Ｖｒｅｇは一定値を保つので、電源制御ＩＣは安定した動作を続けることができる。また、それほど精度を要しない参照電圧なら、内部電圧Ｖｒｅｇを分圧することにより簡単に生成することができる。
【００１１】
図７に示す回路は内部電圧Ｖｒｅｇを電源として動作するものであり、基準電圧生成回路ＲＥＦＥＲ、演算増幅回路ＯＰＡ、第１のスイッチ回路ＳＷ１、第２のスイッチ回路ＳＷ２、ＰチャネルＭＯＳトランジスタＰＭ１、抵抗Ｒ１，Ｒ２，・・・，Ｒｎおよびソフトスタート回路２を有している。基準電圧生成回路ＲＥＦＥＲは第１の基準電圧Ｖｒｅｆを生成するものであり、バンドギャップリファレンス回路などを用いることができるが、バンドギャップリファレンス回路に限定するものではない。基準電圧生成回路ＲＥＦＥＲの出力は、温度変化に対し安定している（一定している）ことが望ましい。基準電圧生成回路ＲＥＦＥＲの出力である第１の基準電圧Ｖｒｅｆ１は、演算増幅回路ＯＰＡの反転入力端子に入力される。演算増幅回路ＯＰＡの出力ＶｏｕｔはＰチャネルＭＯＳトランジスタＰＭ１のゲートに接続されている。なお、内部電圧Ｖｒｅｇは基準電圧生成回路ＲＥＦＥＲ，演算増幅回路ＯＰＡの電源およびＰチャネルＭＯＳトランジスタＰＭ１のソースにそれぞれ供給されている。ＰチャネルＭＯＳトランジスタＰＭ１のドレインとＧＮＤの間には抵抗Ｒ１，Ｒ２，・・・，Ｒｎが直列に接続されて抵抗列を形成している。ＰチャネルＭＯＳトランジスタＰＭ１のドレインと抵抗Ｒ１との接続点，抵抗Ｒ１と抵抗Ｒ２の接続点，・・・，抵抗Ｒ（ｎ−１）と抵抗Ｒｎの接続点はそれぞれスイッチ回路ＳＷ１およびＳＷ２に接続されている。スイッチ回路ＳＷ１は、抵抗Ｒ１，Ｒ２，・・・，Ｒｎのうち指定された抵抗の両端を短絡し、さらに上記接続点の中から指定された接続点を演算増幅回路ＯＰＡの非反転入力端子に接続する働きをするものである。スイッチ回路ＳＷ２は、上記接続点の中から指定された接続点を選択して、その電位をソフトスタート回路２の入力に接続するものである。スイッチ回路ＳＷ１に選択された接続点とスイッチ回路ＳＷ２に選択された接続点は一致してもよいし一致しなくてもよい。スイッチ回路ＳＷ１およびＳＷ２により抵抗列Ｒ１，Ｒ２，・・・，Ｒｎをトリミングするとともに外部に取り出す接続点を選択できるようにして、精密に電圧を調整された第２の基準電圧Ｖｒｅｆ２を得ることができる。これにより、ソフトスタート回路２が誤差増幅器１に精度の高い基準電圧を供給することができる。
【００１２】
図７の回路におけるＰチャネルＭＯＳトランジスタＰＭ１は演算増幅回路ＯＰＡの出力バッファの役目を果たすために電源制御ＩＣ中に設けられるもので、余裕をもった電流容量を確保するために、電源制御ＩＣのチップサイズにおいて比較的大きな面積を占めることが多い。電源制御ＩＣのチップサイズを重視する場合は、特許文献２にあるようにバッファトランジスタを使用せず、直接演算増幅回路ＯＰＡで抵抗列Ｒ１，Ｒ２，・・・，Ｒｎを駆動する（電流を供給する）ことになる。この場合の構成を図８に示す。図８に示す回路は、図７のＰチャネルＭＯＳトランジスタＰＭ１をなくして、図７ではＰチャネルＭＯＳトランジスタＰＭ１に接続されていた抵抗Ｒ１の一端を演算増幅回路ＯＰＡの出力端子に直接接続したものである。また、ＰチャネルＭＯＳトランジスタＰＭ１がないと論理が逆転するので、図７に対し演算増幅回路ＯＰＡの反転入力端子と非反転入力端子を入れ替えている。それ以外は図７と同じである。この回路は演算増幅回路ＯＰＡの出力で直接抵抗列Ｒ１，Ｒ２，・・・，Ｒｎを駆動するので、抵抗列に流すことのできる電流が限定される。
【００１３】
図９にスイッチ回路ＳＷ２の構成例を示す。図９において、スイッチ回路ＳＷ２は、トランスミッションゲートであるスイッチＳ１〜Ｓ（ｎ−１）、インバータＩＶ１１〜ＩＶ１（ｎ−１）および選択回路ＳＥＬより構成されている。スイッチＳ１〜Ｓ（ｎ−１）の一端は、抵抗Ｒ１とＲ２の接続点，・・・，抵抗Ｒ（ｎ−１）とＲｎの接続点にそれぞれ接続され、他端は共通に接続されて出力Ｖｒｅｆ２となっている。選択回路ＳＥＬの出力ＳＥ１〜ＳＥ（ｎ−１）は、それぞれインバータＩＶ１１〜ＩＶＩ（ｎ−１）により反転された信号とともにスイッチＳ１〜Ｓ（ｎ−１）のオン・オフを制御する。選択回路ＳＥＬは外部より指示されたスイッチＳｊだけをオンさせるように対応する出力ＳｊのみＨとし、他の出力は全てＬとする。これにより、抵抗ＲｊとＲ（ｊ−１）の接続点から得られる分圧が基準電圧Ｖｒｅｆ２としてスイッチ回路ＳＷ２から出力される。
【００１４】
一方、近年携帯電話など小型で複数の電源電圧を必要とする機器が増え、電源制御ＩＣも複数の電圧に対応できる多出力タイプのものが求められるようになっている。多出力タイプの電源制御ＩＣを用いた電源システムは、複数の電圧に対応するためにソフトスタート回路を含めて図４に示す回路が対応する電圧の数だけ必要である。なお、図４中の回路要素のうち、少なくとも誤差増幅器１，ソフトスタート回路２，三角波Ｖｏｓｃを生成する発振器３，ＰＷＭコンパレータ４およびドライブ回路７は電源制御ＩＣ内に集積される。ソフトスタート回路２およびソフトスタート回路２の出力が入力される誤差増幅器１も対応する電圧の数だけ設けられることになるが、これらの複数の誤差増幅器のオフセット電圧を正確に一致させることはむずかしく、通常はそれぞれ別の値をもつ。従い、ソフトスタート信号の最終値である基準電圧の値Ｖｒｅｆ２もそれぞれの誤差増幅器のオフセット電圧をキャンセルして正確な出力電圧が得られるよう個別に設定する必要がある。これに対応する多出力タイプの電源制御ＩＣのソフトスタート回路およびその入力電圧を与える回路の構成を図１０，１１に示す。
【００１５】
図１０はｍ種類の出力電圧に対応する多出力タイプの電源制御ＩＣにおいて、ｍ個のソフトスタート回路への入力電圧（基準電圧）Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍを生成する回路構成を示すもので、図７の一つのスイッチ回路ＳＷ２を複数のスイッチ回路ＳＷ２１〜ＳＷ２ｍで置き換え抵抗列に対し並列に接続したものになっている。各スイッチ回路ＳＷ２１〜ＳＷ２ｍはそれぞれ電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍを出力する。また、各スイッチ回路ＳＷ２１〜ＳＷ２ｍの構成は図９に示すスイッチ回路ＳＷ２のものと同じであるが、それぞれ対応する誤差増幅器のオフセット電圧を最もキャンセルできる電圧を選択して出力するよう機能する。そして、スイッチ回路ＳＷ２１〜ＳＷ２ｍの出力電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍは、図１１に示すようにｍ個のソフトスタート回路２１〜２ｍにそれぞれ入力される。各ソフトスタート回路２１〜２ｍの構成は、図５に示すソフトスタート回路２のものと同じである。従い、各ソフトスタート回路２からは、対応する誤差増幅器にそれぞれソフトスタート信号Ｖｓ１〜Ｖｓｍの最終値として基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍを与えることになる。
【特許文献１】特開２００３−３３０５５１号公報
【特許文献２】特開平３−３８７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
多出力タイプの電源制御ＩＣに設けられた各ソフトスタート回路は、図５に示されるように入力端子ＶｉｎとＧＮＤの間に抵抗列が設けられているので、図１１に示されるように入力端子Ｖｉｎからスタート回路２１〜２ｍにそれぞれ電流Ｉ１〜Ｉｍが常時流れている（Ｉｊ＝Ｖｒｅｆ２ｊ／（Ｒｓｓ１＋・・・＋Ｒｓｓｋ））。この電流Ｉ１〜Ｉｍは、それぞれ図１０に示すスイッチ回路ＳＷ２１〜ＳＷ２ｍを介してＰチャネルＭＯＳトランジスタＰＭ１のドレインから供給されている。
【００１７】
一方、図１０において、複数の基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍが同一の値でないことから、スイッチ回路ＳＷ２１〜ＳＷ２ｍのうちいくつかはＰチャネルＭＯＳトランジスタＰＭ１と抵抗Ｒ１との接続点以外の接続点を選択する。また、通常基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍはＶｒｅｆ１を降圧したものにすることから、ＰチャネルＭＯＳトランジスタＰＭ１と抵抗Ｒ１との接続点はスイッチ回路ＳＷ２１〜ＳＷ２ｍにより選択されない場合が多い。従い、図１０の抵抗Ｒ１には電流Ｉ１〜Ｉｍのうちいくつか、もしくは全ての電流が流れることになる。特に、上記のように、Ｖｒｅｆ１を降圧して基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍを生成する場合は、電流Ｉ１〜Ｉｍの全ての電流が抵抗Ｒ１を流れる。この状態から以下の不具合が生じてしまう。
（１）抵抗Ｒ１における電圧降下が大きくなりすぎる。ソフトスタート回路の数だけ抵抗Ｒ１に流れる電流が大きくなるので、それだけ電圧降下が大きくなる。これにより、電圧ＶＤＤがさほど高くないと、演算増幅回路ＯＰＡやＰチャネルＭＯＳトランジスタＰＭ１が対応できなる場合が生じうる（電圧Ｖｒｅｆ１に仮想短絡される演算増幅回路ＯＰＡの非反転入力端子の電位を基準に抵抗Ｒ１における電圧降下分を考えると、ＰチャネルＭＯＳトランジスタＰＭ１のドレイン電位が電圧ＶＤＤより大きい必要がある場合）。言い換えれば、ソフトスタート回路の数が増えると、これらを駆動できなくなってしまう。
（２）基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍの値が不安定になる。各スイッチ回路ＳＷ２１〜ＳＷ２ｍは、抵抗Ｒ１〜Ｒｎに流れる電流は等しいか不変として分圧電圧の選択を行うが、この条件がくずれてしまう。図９において抵抗Ｒ１には電流Ｉ１〜Ｉｍの相当数もしくは全てが流れて最大の電流が流れ、抵抗Ｒｎに流れる電流は電流Ｉ１〜Ｉｍには関係ないので最小のものとなり、抵抗Ｒ１〜Ｒｎに流れる電流は等しくない。また、各ソフトスタート回路２１〜２ｍが内蔵するコンデンサＣｓｓを充電中であるかないかで電流Ｉ１〜Ｉｍの値は変化する。すなわち、図５の回路において、コンデンサＣｓｓの両端電圧が入力Ｖｉｎの電圧に等しく充電が終わっていれば、入力端子Ｖｉｎに流れる電流は抵抗列Ｒｓｓ１〜Ｒｓｓｋに流れるものだけであるが、充電中であればこれにコンデンサＣｓｓを充電する電流が加わる。コンデンサＣｓｓの充電電流は、コンデンサＣｓｓの両端電圧がその充電最終値より低いほど大きい。これにより電流Ｉ１〜Ｉｍが変動するため、基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍも変動してしまう。例えば、ソフトスタート回路２ｐ（１≦ｐ≦ｍ）の動作が完了していてその出力電圧が一定値Ｖｒｅｆ２ｐを保っていても、その後から別のソフトスタート回路の動作が開始すると、その影響をうけて基準電圧Ｖｒｅｆ２ｐが変動してしまう。
（３）省電流に不向きである。まず、（１）で説明した抵抗Ｒ１による電圧降下を小さくするためには抵抗Ｒ１の抵抗値を下げる必要がある。その場合、抵抗列から適切な分圧を得るためには、他の抵抗Ｒ２〜Ｒｎの抵抗値も下げる必要がある。これにより、抵抗列Ｒ１〜Ｒｎを通ってＧＮＤに流れる電流が増加してしまう。
【００１８】
また、上述のように電源制御ＩＣのチップサイズを小さくするためにＰチャネルＭＯＳトランジスタＰＭ１を省略すると、演算増幅回路ＯＰＡが直接抵抗列Ｒ１，Ｒ２，・・・，Ｒｎを駆動することになる。ここで用いられる演算増幅回路ＯＰＡは、安定した電流供給を求められるために、図１２に示す出力部の構成とすることが多い。図１２に示す演算増幅器ＯＰＡの出力部は、電源ＶｒｅｇとＧＮＤの間に直列に接続された定電流源ＩｏとＮチャネルＭＯＳトランジスタＮＭ１からなり、定電流源ＩｏとＮチャネルＭＯＳトランジスタＮＭ１の接続点の電位が演算増幅回路ＯＰＡの出力信号Ｖｏｕｔとなる。ＣＳＩＧはＮチャネルＭＯＳトランジスタＮＭ１を制御する制御信号である。定電流源Ｉｏから供給される電流のうちＮチャネルＭＯＳトランジスタＮＭ１に流れる電流を信号ＣＳＩＧにより制御することにより、出力Ｖｏｕｔから所定の電流を外部に供給する。従い、定電流源Ｉｏから供給される定電流の値（これも便宜的にＩｏとする）は、電流Ｉ１〜Ｉｍの合計値以上である必要がある。Ｉｏ＝Ｉ１＋・・・＋Ｉｍであると、出力電流がこれ以上増やせず演算増幅回路ＯＰＡの動作に全く余裕がなくなるので、Ｉｏ＝（１＋α）（Ｉ１＋・・・＋Ｉｍ）となるよう定電流源Ｉｏが設定される（α＞０）。すなわち、ソフトスタート回路２１〜２ｍに流入する電流Ｉ１＋・・・＋Ｉｍ以外に、α（Ｉ１＋・・・＋Ｉｍ）という電流を余計に消費することになる。この電流はソフトスタート回路の数、すなわち電源制御ＩＣが対応する出力電圧の数が増えるほど大きくなる。
【００１９】
本発明は上記の点を鑑みてなされたものであり、その目的は上記の課題を解決して、安定した基準電圧を与えるとともに省電流をはかることができるソフトスタート回路およびそれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【００２０】
そこで、上記課題を解決するために、請求項１に係る発明は、低電位側の第１の基準電圧と高電位側の第２の基準電圧の間に直列に接続された複数の抵抗からなる第１の抵抗列と、一端が複数の前記第１の抵抗列中の隣接した２つの抵抗を接続する接続点にそれぞれ接続される複数のスイッチ手段と、一端が第３の基準電圧に接続され他端が前記複数のスイッチ手段の他端に共通に接続されるコンデンサと、一端が前記コンデンサの他端に接続され他端が第４の基準電圧に接続される第１のスイッチ手段とを有し、コンデンサの他端を出力端子とするソフトスタート回路であることを特徴とする。
【００２１】
請求項２に係る発明は、請求項１に係る発明において、前記第１の基準電圧と前記第３の基準電圧が同じものであることを特徴とする。
請求項３に係る発明は、請求項１または２に係る発明において、前記第２の基準電圧と前記第１の抵抗列の間に第２のスイッチ手段を有し、前記第１のスイッチ手段と前記第２のスイッチ手段とを排他的にオン・オフさせることを特徴とする。
【００２２】
請求項４に係る発明は、外部電源から供給される電圧より内部電源電圧を生成する内部電源と、第５の基準電圧を基に複数のトリミングされた基準電圧を出力するトリミング回路および請求項１ないし３のいずれかに係る発明のソフトスタート回路を複数有し、前記複数のトリミングされた基準電圧をそれぞれ複数の前記ソフトスタート回路の前記第２の基準電圧とする半導体装置であることを特徴とする。
【００２３】
請求項５に係る発明は、請求項４に係る発明において、前記トリミング回路は、第１の入力端子に前記第５の基準電圧が入力される演算増幅回路と、該演算増幅回路の出力と前記第１の基準電圧との間に直列に接続された複数の抵抗からなる第２の抵抗列と、前記第２の抵抗列中の隣接した２つの抵抗を接続する接続点の一つを選択してその電位をそれぞれ出力する複数のスイッチ回路を有し、前記演算増幅回路の出力または前記第２の抵抗列中の前記接続点のいずれかを前記演算増幅回路の第２の入力端子に接続するとともに、前記複数のスイッチ回路の出力をそれぞれ前記トリミングされた基準電圧とすることを特徴とする。
【００２４】
請求項６に係る発明は、請求項４または５に係る発明において、前記複数のソフトスタート回路の出力をそれぞれ複数のスイッチング電源の誤差増幅回路の第１の入力端子に入力し、該誤差増幅回路の第２の入力端子にはスイッチング電源の出力電圧を検出したフィードバック電圧が入力され、前記複数のスイッチング電源はそれぞれの誤差増幅器の出力信号を基にスイッチング電源への入力電圧と出力端子とを接続するスイッチング手段のオン・オフ制御を行うことにより前記複数のソフトスタート回路の出力に応じた複数の出力電圧を生成することを特徴とする。
【発明の効果】
【００２５】
この発明のソフトスタート回路およびそれを用いた半導体装置は、抵抗列を駆動するとともにソフトスタート信号を立ち上げるためにコンデンサを充電する電源とソフトスタート信号の最終値である基準電圧を与える電源を別のものにしてスイッチ回路により切り換えることにより、安定した基準電圧を与えることができるともに省電流をはかることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を用いて本発明について説明する。
図１は本発明のソフトスタート回路ＳＳの第１の実施例である。図５と同じ部位には同じ符号を付して詳細な説明は省略する。トランスミッションゲートＴＧ１の一端が入力端子Ｖｉｎではなく他の入力端子Ｖｒｅｆ（便宜的に入力端子Ｖｒｅｆへの入力電圧もＶｒｅｆとする）に接続されているところが、図５に示すソフトスタート回路２と異なる。他の構成および動作は図５に示すソフトスタート回路２と同じである。この構成により、抵抗列Ｒｓｓ１，・・・，Ｒｓｓｋを駆動するとともにソフトスタート信号を立ち上げるためにコンデンサを充電する電源Ｖｉｎと、ソフトスタート信号の最終値である基準電圧を与える電源Ｖｒｅｆとを別のものにすることができる。トランスミッションゲートＴＧｋ，ＴＧ（Ｋ−１），・・・，ＴＧ２のオンがこの順で順次シフトしていくことによりコンデンサＣｓｓの両端電圧を入力電圧Ｖｒｅｆに等しいもしくはその近傍にしてからトランスミッションゲートＴＧ１をオン（他のトランスミッションゲートはオフ）するので、入力電圧Ｖｒｅｆはほとんど電流を消費しない（もしくはゼロである）。
【００２７】
多出力タイプ（出力電圧数ｍ）の電源制御ＩＣに本発明のソフトスタート回路を適用するには、図２のように、ｍ個のソフトスタート回路ＳＳ１〜ＳＳｍに入力電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍおよび入力電圧Ｖｒｅｇを入力すればよい。ここで、ソフトスタート回路ＳＳ１〜ＳＳｍの構成は、それぞれ図１に示すソフトスタート回路ＳＳと同じであり、ソフトスタート回路ＳＳ１〜ＳＳｍの入力端子Ｖｉｎに入力される入力電圧Ｖｒｅｇは図７，８に示す内部電源ＬＤＯの出力である内部電圧である。また、ソフトスタート回路ＳＳ１〜ＳＳｍの入力端子Ｖｒｅｆに入力される入力電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍは、従来と同様に図１０の回路で生成する。上述のとおり各ソフトスタート回路ＳＳ１〜ＳＳｍのＶｒｅｆ端子にはほとんど電流が流れない、もしくはゼロであるので、各Ｖｒｅｆ端子に流れる電流による抵抗Ｒ１の電圧降下は無視できるものとなる。従い、上述の課題（１）〜（３）を解消することができる。各ソフトスタート回路ＳＳ１〜ＳＳｍの入力端子Ｖｉｎに流れる電流は内部電源ＬＤＯによって供給される。内部電源ＬＤＯはもともと電流容量にある程度余裕があるので、各入力端子Ｖｉｎに供給する電流が加わってもＩＣチップに占めるレイアウト面積が増えることはない。また、図１２に示す回路のようにα倍（＞０）の不要電流を必要とすることもないので、内部電源ＬＤＯの損失を従来のものより小さくすることができる。
【００２８】
各ソフトスタート回路ＳＳ１〜ＳＳｍの各出力端子ＳｏｆｔＳｔａｒｔから出力されるソフトスタート信号Ｖｓ１〜Ｖｓｍを、それぞれ対応するスイッチング電源（構成は図４と同じ）の誤差増幅器１の非反転入力端子に入力すれば(図４のソフトスタート回路２を図２のソフトスタート回路ＳＳｉ（１≦ｉ≦ｍ）に置き換える)、ｍ種類の電圧を出力する電源システムを構成することができる。
【００２９】
図３は本発明のソフトスタート回路ＳＳの第２の実施例である。図１と同じ部位には同じ符号を付して詳細な説明は省略する。入力端子Ｖｉｎと抵抗Ｒｓｓ１の間にトランスミッションゲートＴＧ０が挿入されていて、トランスミッションゲートＴＧ０とＴＧ１が相補的にオン・オフするようになっている点が図１のものと異なる。すなわち、トランスミッションゲートＴＧ０とＴＧ１はいずれもシフトレジスタＳＲの出力Ｑｋによりオン・オフが制御されるが、出力Ｑｋおよび出力ＱｋをインバータＩＶ０，ＩＶ１で反転した信号の接続がトランスミッションゲートＴＧ０とＴＧ１が逆になっている。これにより、Ｑｋ＝ＬであるとトランスミッションゲートＴＧ０がオンし、ＴＧ１がオフする。この場合の動作は図１に示すソフトスタート回路の動作と同じである。一方、Ｑｋ＝ＨになるとトランスミッションゲートＴＧ０がオフし、ＴＧ１がオンする。図１に示すソフトスタート回路の動作と異なるのは、Ｑｋ＝ＨになるとトランスミッションゲートＴＧ０がオフして、入力端子Ｖｉｎから抵抗列Ｒｓｓ１，・・・，Ｒｓｓｋにながれる電流をカットできるという点である。これにより、ソフトスタート回路ＳＳおよびこれを適用した電源制御ＩＣで消費する電流をさらに削減することができる。
【００３０】
なお、実施例２のソフトスタート回路についても、実施例１のソフトスタート回路と同様に多出力タイプ（出力電圧数ｍ）の電源制御ＩＣに適用し、さらにｍ種類の電圧を出力する電源システムを構成できることは言うまでもないことである。
【図面の簡単な説明】
【００３１】
【図１】本発明のソフトスタート回路の第１の実施例を示す回路図である。
【図２】多出力タイプの電源制御ＩＣに本発明のソフトスタート回路を適用する場合について説明するための図である。
【図３】本発明のソフトスタート回路の第２の実施例を示す回路図である。
【図４】ソフトスタート機能をもつスイッチング電源の構成例を示す回路ブロック図である。
【図５】従来のソフトスタート回路の構成を示す回路図である。
【図６】図５に示すソフトスタート回路の動作波形を示すタイミングチャートである。
【図７】内部電源をもつ基準電圧生成回路の例である。
【図８】内部電源をもつ基準電圧生成回路の他の例である。
【図９】図７，８のスイッチ回路ＳＷ２の構成を示す回路図である。
【図１０】多出力タイプの電源制御ＩＣにおけるソフトスタート回路に与える基準電圧を生成する回路の構成を示す図である。
【図１１】多出力タイプの電源制御ＩＣに従来のソフトスタート回路を適用する場合について説明するための図である。
【図１２】演算増幅回路ＯＰＡの出力部の構成を示す図である。
【符号の説明】
【００３２】
１                          誤差増幅器
２                          ソフトスタート回路
３                          発振器
４                          ＰＷＭコンパレータ
５                          ＰチャネルＭＯＳＦＥＴ
６                          ＮチャネルＭＯＳＦＥＴ
７                          ドライブ回路
８                          インダクタ
９，１５                    コンデンサ
１０，１１，１４            抵抗
Ｃｓｓ                      コンデンサ
Ｉｏ                        定電流源
ＩＶ０〜ＩＶｋ              インバータ
ＩＶ１１〜ＩＶ１（ｎ−１）  インバータ
ＬＤＯ                      内部電源
ＮＭ１                      ＮチャネルＭＯＳトランジスタ
ＯＰＡ                      演算増幅回路
ＰＭ１                      ＰチャネルＭＯＳトランジスタ
Ｒ１〜Ｒｎ                  抵抗
ＲＥＦＥＲ                  基準電圧生成回路
Ｒｓｓ１〜Ｒｓｓｋ          抵抗
Ｓ１〜Ｓ（ｎ−１）          トランスミッションゲート
ＳＥＬ                      選択回路
ＳＳ１〜ＳＳｍ              ソフトスタート回路
ＳｏｆｔＳｔａｒｔ          ソフトスタート回路の出力端子
ＳＲ                        シフトレジスタ
ＳＷ１，ＳＷ２              スイッチ回路
ＴＧ０〜ＴＧｋ              トランスミッションゲート
Ｖｉｎ                      ソフトスタート回路の入力端子またはその入力電圧
Ｖｒｅｆ                    ソフトスタート回路の入力端子またはその入力電圧
Ｖｒｅｆ０                  基準電圧
Ｖｒｅｆ１，Ｖｒｅｆ２      基準電圧
Ｖｒｅｆ２１〜Ｖｒｅｆ２ｍ  基準電圧
Ｖｒｅｇ                    内部電源ＬＤＯの出力である内部電圧
Ｖｓ，Ｖｓ１〜Ｖｓｍ        ソフトスタート信号
【図１】
2007323592.tif 000003
【図２】
2007323592.tif 000004
【図３】
2007323592.tif 000005
【図４】
2007323592.tif 000006
【図５】
2007323592.tif 000007
【図６】
2007323592.tif 000008
【図７】
2007323592.tif 000009
【図８】
2007323592.tif 000010
【図９】
2007323592.tif 000011
【図１０】
2007323592.tif 000012
【図１１】
2007323592.tif 000013
【図１２】
2007323592.tif 000014