(57)【要約】【課題】雰囲気の変化に起因する不安定動作を起こさず、安定したＴＦＴ動作特性が得られる酸化物半導体チャネル薄膜トランジスタを提供する。【解決手段】プラスチックフィルム基板１上にＩＴＯ膜からなるドレイン電極５、ソース電極６を形成し、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体からなるチャネル層２を形成し、チャネル層２上にゲート絶縁膜３を介してＩＴＯ膜からなるゲート電極４を形成し、ＴＦＴを作製する。そのＴＦＴ素子上に金属酸化物膜、シリコン酸化物膜、シリコン窒化物膜、シリコン炭化物膜、有機物膜あるいは有機物膜と金属膜の積層膜により保護膜７を２００℃以下の成膜温度で形成する。その保護膜７にコンタクトホール８を形成し、これを介し、ＴＦＴの各電極４、５、６と、保護膜７上に形成したＴＦＴの各端子９、１０、１１とを接続する。【選択図】図１
2007073705.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体をチャネル層に用いる薄膜トランジスタにおいて、
前記酸化物半導体チャネル層上を保護膜で覆うことを特徴とする酸化物半導体チャネル薄膜トランジスタ。
【請求項２】
前記保護膜が、少なくとも１種の金属元素を含む金属酸化物膜であることを特徴とする請求項１記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項３】
前記保護膜が、シリコンの窒化物、酸化物、炭化物のうち少なくとも１種から構成される膜であることを特徴とする請求項１記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項４】
前記保護膜が、有機物膜であることを特徴とする請求項１記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項５】
前記保護膜が、有機物膜と金属膜の積層膜であることを特徴とする請求項１記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項６】
前記薄膜トランジスタのゲート絶縁膜が、酸化イットリウムであることを特徴とする請求項１から５のいずれか１項に記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項７】
前記薄膜トランジスタのゲート絶縁膜が、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタンのうち少なくとも１種を含むことを特徴とする請求項１から５のいずれか１項に記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項８】
前記保護膜は、微小空隙が形成されていることを特徴とする請求項１から７のいずれか１項に記載の酸化物半導体チャネル薄膜トランジスタ。
【請求項９】
Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体をチャネル層に用いる薄膜トランジスタの製造方法であって、
前記酸化物半導体チャネル層上に所定の成膜温度で保護膜を形成し、当該チャネル層上を当該保護膜で覆うことを特徴とする酸化物半導体チャネル薄膜トランジスタの製造方法。
【請求項１０】
前記成膜温度は、２００℃以下であることを特徴とする請求項９記載の酸化物半導体チャネル薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体をチャネルとして用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）およびその製造方法に関する。
【背景技術】
【０００２】
近年、導電性の酸化物薄膜を用いて、トランジスタのチャネル層を透明な膜で形成しようとする試みがある。たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている（特許文献１参照）。この薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
【０００３】
しかしながら、ＺｎＯ薄膜をチャネル層に用いた場合には、ノーマリーオフ型のＴＦＴを作製することが困難であるという欠点があった。その欠点を克服するため、ＩｎＭＯ３（ＺｎＯ）ｍ薄膜（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ，Ａｌ）をチャネル層に用いたＴＦＴが提案されている（特許文献２参照）。
【特許文献１】特開２００２−７６３５６号公報
【特許文献２】特開２００４−１０３９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者らは、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）薄膜をチャネル層に用いたＴＦＴを作製し検討した結果、当該ＴＦＴは雰囲気に対して敏感であり、動作時や保管時の雰囲気により特性が変化することを見出した。
【０００５】
すなわち、作製したＴＦＴ素子の一つを真空チャンバー内に設置し、チャンバーを真空にしながら電気伝導度を測定したところ、圧力低下とともに測定値が徐々に減少するという現象が見られた。また、別のＴＦＴ素子に対して同様の測定をしたところ、先ほどのＴＦＴ素子とは逆に、大気中での測定値より増加した。いずれのＴＦＴ素子も通常の雰囲気下での測定では、電気伝導度の測定値は安定していた。
【０００６】
このような雰囲気による電気伝導の変化は、他の導電性酸化物、例えば酸化亜鉛（ＺｎＯ）や酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）などでもみられ、雰囲気中の水や他のガス分子等の導電性酸化物への吸着脱離によるものと考えられている。
【０００７】
従って、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）薄膜をチャネル層に用いたＴＦＴにおいては、上述のような雰囲気変化による電気伝導度変化が生じることによりＴＦＴ動作が不安定になる。その結果、素子としての信頼性が得られないという問題が生じていた。
【０００８】
そこで、本発明の目的は、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）薄膜をチャネル層に用いたＴＦＴにおいて、雰囲気変化によるＴＦＴ特性の不安定性を改善し、信頼性の高い素子を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る酸化物半導体チャネル薄膜トランジスタは、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体をチャネル層に用いる薄膜トランジスタにおいて、前記酸化物半導体チャネル層上を保護膜で覆うことを特徴とする。
【００１０】
本発明において、上記保護膜が少なくとも１種の金属元素を含む金属酸化物膜であってもよい。上記保護膜がシリコンの窒化物、酸化物、炭化物のうち少なくとも１種から構成される膜であってもよい。上記保護膜が有機物膜であってもよい。上記保護膜が有機物膜と金属膜の積層膜であってもよい。
【００１１】
また、本発明において、上記薄膜トランジスタのゲート絶縁膜が酸化イットリウムであってもよい。上記薄膜トランジスタのゲート絶縁膜に酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタンのうち少なくとも１種を含んでいてもよい。
【００１２】
また、本発明において、前記保護膜は、微小空隙が形成されていることが好ましい。
【００１３】
本発明に係る酸化物半導体チャネル薄膜トランジスタの製造方法は、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、およびＦｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体をチャネル層に用いる薄膜トランジスタの製造方法であって、前記酸化物半導体チャネル層上に所定の成膜温度で保護膜を形成し、当該チャネル層上を当該保護膜で覆うことを特徴とする。
【００１４】
本発明において、前記成膜温度は、２００℃以下であることが好ましい。
【発明の効果】
【００１５】
本発明によれば、透明酸化物薄膜などのＩｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）薄膜をチャネル層に用いたノーマリーオン型のＴＦＴにおいて、酸化物半導体チャネル層上を覆う保護膜により、雰囲気の変化に起因する不安定動作を起こさず、安定したＴＦＴ動作特性が得られる。これにより、雰囲気変化によるＴＦＴ特性の不安定性を改善し、性能が高くかつ安定性および信頼性の高い素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る酸化物半導体チャネル薄膜トランジスタおよびその製造方法の最良の形態について、図面を参照して説明する。
【００１７】
（第１の実施の形態）
まず、本発明の第１の実施の形態による酸化物半導体チャネル薄膜トランジスタを形成しているＴＦＴ素子構成について説明する。
【００１８】
ＴＦＴ素子は、ゲート端子、ソース端子、ドレイン端子を備えた３端子素子で、プラスチックフィルム基板等の絶縁基板上に成膜した半導体薄膜を電子又はホールが移動するチャネル層として用いている。この構成で、ゲート端子に電圧を印加してチャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクティブ素子である。
【００１９】
このＴＦＴ素子には、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ（トップゲート）構造のものや、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造のものなどを用いることができる。
【００２０】
本発明では、ＴＦＴ素子のチャネル層に酸化物薄膜を用いている。このチャネル層に用いる酸化物薄膜は、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする透明酸化物薄膜である。この酸化物薄膜の電子キャリア濃度は、１０１８／ｃｍ３未満であることが望ましく、また、電子移動度が１ｃｍ２／（Ｖ・秒）超にすることも好ましい形態である。上記薄膜をチャネル層に用いれば、トランジスタ−オフ時のゲート電流が０．１マイクロアンペア未満のノーマリーオフで、オン・オフ比が１０３超のトランジスタ特性を持ち、かつ可視光に透明なＴＦＴを作成することができる。
【００２１】
上記透明酸化物薄膜をチャネル層としたＴＦＴを作製する際には、酸化イットリウム（Ｙ２Ｏ３）をゲート絶縁膜として用いることが望ましい。または、Ｙ２Ｏ３、Ａｌ２Ｏ３、ＨｆＯ２およびＴｉＯ２のうち少なくとも１種を含む材料をゲート絶縁膜に用いることも好ましい形態である。
【００２２】
本発明の一形態では、上記ＴＦＴを作製した後にそのチャネル層を覆うようにＴＦＴ素子上に保護膜を形成することを特徴としている。
【００２３】
本発明の一形態としては、ＴＦＴ素子上に形成される保護膜として、少なくとも１種の金属元素を含む金属酸化物膜を用いることができる。この場合、金属酸化物として、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｉｎ２Ｏ３、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＺｎＯ、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、ＣｅＯ２、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｇｄ２Ｏ３、Ｄｙ２Ｏ３、Ｅｒ２Ｏ３、Ｙｂ２Ｏ３のうち、少なくとも１種含むものを保護膜として用いることがより好ましい。
【００２４】
上記金属酸化物薄膜を保護膜としてＴＦＴ上に形成する手段としては、スパッタ法を用いるのが好ましい。あるいは、抵抗加熱を用いた蒸着、レーザー蒸着、電子ビーム蒸着などの蒸着法を用いるのも好ましい形態のひとつである。あるいは、化学気相成長法（ＣＶＤ法）を用いるのも好ましい形態のひとつである。
【００２５】
さらには、上記手法を用いてＴＦＴ上に金属酸化物膜を保護膜として形成する際の温度は、２００℃以下であることが好ましい。
【００２６】
これによれば、ＴＦＴの動作が雰囲気による影響を受けず、雰囲気の変化による不安定動作が生じずに、安定に動作させることができるという効果が得られる。
【００２７】
（第２の実施の形態）
次に、本発明の第２の実施の形態を説明する。本実施の形態としては、上記のＴＦＴ素子上に形成される保護膜として、シリコン窒化物（ＳｉＮｘ）、あるいはシリコン酸化物（ＳｉＯｘ）、あるいはシリコン炭化物（ＳｉＯｘＮｙ）のうち少なくとも１種から構成される膜を用いることができる。
【００２８】
上記シリコン窒化物膜、シリコン酸化物膜あるいはシリコン炭化物膜を保護膜としてＴＦＴ上に形成する手段としては、ＣＶＤ法を用いるのが好ましい。あるいは、抵抗加熱を用いた蒸着、レーザー蒸着、電子ビーム蒸着などの蒸着法を用いるのも好ましい形態のひとつである。あるいは、スパッタ法を用いるのも好ましい形態のひとつである。その中でも、ＣＶＤ法によるシリコン窒化物膜（ＳｉＮｘ）、シリコン酸化物膜（ＳｉＯｘ）あるいはシリコン酸窒化物膜（ＳｉＯｘＮｙ）を用いるのが好ましい形態である。
【００２９】
さらには、上記手法を用いてＴＦＴ上にシリコン窒化物膜、シリコン酸化物膜、シリコン炭化物膜のうち少なくとも１種から構成される膜を保護膜として形成する際の温度は、２００℃以下であることが好ましい。
【００３０】
これによれば、ＴＦＴの動作が雰囲気による影響を受けず、雰囲気の変化による不安定動作が生じずに、安定に動作させることができるという効果が得られる。
【００３１】
なお、上記の保護膜として用いられるＳｉＮｘは、一般的にはＳｉＨ４およびＮＨ３を導入したプラズマＣＶＤ法により、３５０℃以上で形成される。また、ＳｉＯｘＮｙは、一般的にはＳｉＨ４、ＮＨ３およびＯ２を導入して上記と同様に形成される。
【００３２】
最近、触媒を用いた方法、またはプラズマ条件の検討などにより、ＳｉＮｘの低温プロセス化の開発研究が行われている。２００℃以下で形成したＳｉＮｘ膜では、３５０℃で形成されたＳｉＮｘ膜と比較して微小な空隙（マイクロボイド）等が形成され、全体的に低密度な膜となる。しかしながら、フレキシブル基板上に形成されたＴＦＴ等のデバイス用の保護膜としては、低温形成ＳｉＮｘ膜は、微小空隙等が曲げ等の応力を緩和することにより、多少の曲げに対する耐性が従来のＳｉＮｘ保護膜より大きい。そのため、フレキシブルデバイスの保護膜として、低温形成ＳｉＮｘ膜は適している。
【００３３】
また、保護膜として形成されるＳｉＯｘ膜を低温で形成する場合、ＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ２Ｈ５）４）を用いてＯ２またはＯ３を導入したプラズマＣＶＤで形成される場合が一般的である。このとき、成膜温度が低い場合、ＳｉＮｘ形成時と同様に微小空隙等が形成され、低密度化される。また同時に、未分解の有機基（アルコキシル基）が完全に分解されずに残留し、不完全な有機物基あるいは有機物架橋が膜内に存在する。それらの有機物は、曲げ等の応力を緩和する性質があり、微小空隙等と同様に保護膜の曲げ等に対する耐性を大きくする。よって、低温形成ＳｉＯｘ膜は、従来のＳｉＯｘと比較して低密度化する反面、曲げ応力等の耐性が高いためにフレキシブルデバイスの保護膜に適している。
【００３４】
上記の点は、ＳｉＮｘ膜、ＳｉＯｘ膜に限らず、２００℃以下の成膜温度で形成された他の保護膜についても同様である。
【００３５】
（第３の実施の形態）
本発明の第３の実施の形態としては、上記のＴＦＴ素子上に形成される保護膜として、有機物膜を用いることができる。この場合、有機物膜として、ポリイミド膜を用いるのが好ましい形態のひとつであり、シリコーン等のフッ素系有機物樹脂膜を用いるのも好ましい形態のひとつである。
【００３６】
上記有機物膜を保護膜としてＴＦＴ上に形成する手段としては、溶液を塗布し、乾燥あるいは加熱をすることで膜を形成する溶液塗布法を用いるのが好ましい。
【００３７】
さらには、上記手法を用いてＴＦＴ上に有機物膜を保護膜として形成する際の温度は２００℃以下であることが好ましい。
【００３８】
これにより、ＴＦＴの動作が雰囲気による影響を受けず、雰囲気の変化による不安定動作が生じずに、安定に動作させることができるという効果が得られる。
【００３９】
（第４の実施の形態）
本発明の第４の実施の形態としては、上記のＴＦＴ素子上に形成される保護膜として、有機物膜と金属膜の積層膜を用いる。この場合、有機物膜としては、ポリイミド膜を用いるのが好ましい形態のひとつであり、シリコーン等のフッ素系有機物樹脂膜を用いるのも好ましい形態のひとつである。金属膜としては、アルミニウム膜を用いるのが好ましい形態のひとつである。
【００４０】
上記有機物膜と金属膜の積層膜を作製する場合、ＴＦＴ上にまず有機物膜を形成し、次いで金属膜を積層することが好ましい。有機物膜と金属膜の積層回数は１回あるいは２回程度であるのが好ましい形態である。
【００４１】
上記有機物膜を保護膜としてＴＦＴ上に形成する手段としては、溶液を塗布し、乾燥あるいは加熱することで膜を形成する溶液塗布法を用いるのが好ましい。また、上記金属膜を用いるときはスパッタ法、あるいは抵抗加熱を用いた蒸着、レーザー蒸着、電子ビーム蒸着などの蒸着法を用いるのが好ましい。
【００４２】
さらには、上記手法を用いてＴＦＴ上に有機物膜と金属膜の積層膜を保護膜として形成する際の温度は２００℃以下であることが好ましい。
【００４３】
これにより、ＴＦＴの動作が雰囲気による影響を受けず、雰囲気の変化による不安定動作が生じずに、安定に動作させることができるという効果が得られる。
【実施例】
【００４４】
以下、本発明を実施例によりさらに詳細に説明する。なお、本発明は下記実施例に限定されるものではない。
【００４５】
（実施例１：金属酸化物保護膜を有するＴＦＴ）
１）ＴＦＴ素子の作製
本実施例のＴＦＴ素子として、図１に示すトップゲート型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）素子を作製した。
【００４６】
このＴＦＴ作製に際し、まず、プラスチックフィルム基板１としてポリエチレンテレフタレート（ＰＥＴ）フィルムを使用した。このプラスチックフィルム基板１上に、ＤＣマグネトロンスパッタ法によりＳｎＯ２を５％添加したＩｎ２Ｏ３多結晶体をターゲットとして、厚さ５０ｎｍのＩＴＯ膜を堆積させた。堆積させたＩＴＯ膜をフォトリゾグラフィー法とリフトオフ法を用いることにより、ドレイン電極５およびソース電極６を形成した。
【００４７】
続いて、ＲＦマグネトロンスパッタ法により、ＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層２として厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積させた。チャンバー内酸素分圧は０．５Ｐａ、基板温度は２５℃である。堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリゾグラフィー法とリフトオフ法を用いることにより、適当な大きさに加工した。
【００４８】
さらにその上に、厚さ１００ｎｍのＹ２Ｏ３膜を電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりゲート絶縁膜３を形成した。さらにその上にＩＴＯ膜を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート電極４を形成した。
【００４９】
以上の方法でＴＦＴ素子を作製した。
【００５０】
２）ＴＦＴ上の保護膜の形成
ＴＦＴ素子を作製した基板を乾燥空気中１５０℃で２０分間加熱し、吸着水分等を取り除いた。その後速やかにＴＦＴ素子基板を電子ビーム蒸着装置に導入し、電子ビーム蒸着により保護膜７として、Ａｌ２Ｏ３膜を２００ｎｍ堆積させた。そのときの成膜温度は室温である。堆積させたＡｌ２Ｏ３膜のうち、ゲート電極４、ドレイン電極５、ソース電極６上の一部をフォトリソグラフィー法およびアルゴンミリング法により除去し、コンタクトホール８を形成した。
【００５１】
さらにその上からＩＴＯ膜を３００ｎｍ堆積させ、コンタクトホール８内にＩＴＯを充填し、フォトリソグラフィー法およびウエットエッチング法により適当な大きさに加工して、Ａｌ２Ｏ３保護膜上にゲート端子９、ドレイン端子１０、ソース端子１１を形成した。
【００５２】
３）ＴＦＴ素子の特性評価
図２に、室温大気下で測定したＴＦＴ素子の伝達特性を示す。これによると、上記の保護膜を形成したＴＦＴ素子は、ゲート電圧ＶＧＳの増加に伴い、ドレイン電流ＩＤＳが増加した。オン・オフ電流比は、１０６以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。さらに素子を真空チャンバー中に設置し、真空中での測定を行ったところ、特性の変化は見られなかった。
【００５３】
図３に、比較のため、上記のＴＦＴ素子と同様に作製し、保護膜形成を行わなかったＴＦＴ素子の大気下および真空下での伝達特性測定結果を示す。これによると、保護膜形成を行わなかったＴＦＴ素子では、大気下では保護膜を形成したＴＦＴ素子の測定結果（図２）と同様の結果を示した。しかし、真空下ではオン電流、オフ電流ともにおよそ１０分の１に減少した。また電界効果移動度は、大気下では７ｃｍ２（Ｖｓ）−１であったが、真空下では１ｃｍ２（Ｖｓ）−１程度であった。
【００５４】
また、上記のＴＦＴ素子は、保護膜が室温で低温形成されたため、保護膜内に微小空隙（マイクロボイド）が確認された。このマイクロボイドなどの存在により、２００℃を超える成膜温度で形成された保護膜と比べ、保護膜の曲げ応力に対する耐性が大きいことも確認された。
【００５５】
（実施例２：シリコン窒化物保護膜を有するＴＦＴ）
１）ＴＦＴ素子の作製
本実施例のＴＦＴ素子として、図１に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。
【００５６】
このＴＦＴ作製に際し、まず、プラスチックフィルム基板１としてポリエチレンテレフタレート（ＰＥＴ）フィルムを使用した。このプラスチックフィルム基板１上にＤＣマグネトロンスパッタ法によりＳｎＯ２を５％添加したＩｎ２Ｏ３多結晶体をターゲットとして、厚さ５０ｎｍのＩＴＯ膜を堆積させた。堆積させたＩＴＯ膜をフォトリゾグラフィー法とリフトオフ法を用いることにより、ドレイン電極５およびソース電極６を形成した。
【００５７】
続いて、ＲＦマグネトロンスパッタ法により、ＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層２として厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積させた。チャンバー内酸素分圧は、０．５Ｐａ、基板温度は２５℃である。堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリゾグラフィー法とリフトオフ法を用いることにより、適当な大きさに加工した。
【００５８】
さらにその上に、厚さ１００ｎｍのＹ２Ｏ３膜を電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりゲート絶縁膜３を形成した。さらにその上にＩＴＯ膜を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート電極４を形成した。
【００５９】
以上の方法でＴＦＴ素子を作製した。
【００６０】
２）ＴＦＴ上の保護膜の形成
ＴＦＴ素子を作製した基板を乾燥空気中１５０℃で２０分間加熱し、吸着水分等を取り除いた。その後速やかにＴＦＴ素子基板をプラズマＣＶＤ装置に導入し、ＳｉＨ４とＮＨ３を原料ガスに用いたプラズマＣＶＤ法により保護膜７として、ＳｉＮｘ膜を２００ｎｍ堆積させた。そのときの成膜温度は１００℃である。
【００６１】
堆積させたＳｉＮｘ膜のうち、ゲート電極４、ドレイン電極５、ソース電極６上の一部をフォトリソグラフィー法およびアルゴンミリング法により除去し、コンタクトホール８を形成した。さらにその上からＩＴＯ膜を３００ｎｍ堆積させ、コンタクトホール内にＩＴＯを充填し、フォトリソグラフィー法およびウエットエッチング法により適当な大きさに加工して、ＳｉＮｘ保護膜上にゲート端子９、ドレイン端子１０、ソース端子１１を形成した。
【００６２】
３）ＴＦＴ素子の特性評価
図２に、室温大気下で測定したＴＦＴ素子の伝達特性を示す。これによると、上記の保護膜を形成したＴＦＴ素子は、ゲート電圧ＶＧＳの増加に伴い、ドレイン電流ＩＤＳが増加した。オン・オフ電流比は、１０６以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。さらに素子を真空チャンバー中に設置し、真空中での測定を行ったところ、特性の変化は見られなかった。
【００６３】
図３に、比較のため、上記のＴＦＴ素子と同様に作製し、保護膜形成を行わなかったＴＦＴ素子の大気下および真空下での伝達特性測定結果を示す。これによると、保護膜形成を行わなかったＴＦＴ素子では、大気下では保護膜を形成したＴＦＴ素子の測定結果（図２）と同様の結果を示した。しかし、真空下ではオン電流、オフ電流ともにおよそ１０分の１に減少した。また電界効果移動度は、大気下では７ｃｍ２（Ｖｓ）−１であったが、真空下では１ｃｍ２（Ｖｓ）−１程度であった。
【００６４】
また、上記のＴＦＴ素子は、保護膜が１００℃で低温形成されたため、保護膜内に微小空隙（マイクロボイド）が確認された。このマイクロボイドなどの存在により、２００℃を超える成膜温度で形成された保護膜と比べ、保護膜の曲げ応力に対する耐性が大きいことも確認された。
【００６５】
（実施例３：有機物保護膜を有するＴＦＴ）
１）ＴＦＴ素子の作製
本実施例のＴＦＴ素子として、図１に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。
【００６６】
このＴＦＴ作製に際し、まず、プラスチックフィルム基板１としてポリエチレンテレフタレート（ＰＥＴ）フィルムを使用した。このプラスチックフィルム基板１上に、ＤＣマグネトロンスパッタ法によりＳｎＯ２を５％添加したＩｎ２Ｏ３多結晶体をターゲットとして、厚さ５０ｎｍのＩＴＯ膜を堆積させた。堆積させたＩＴＯ膜をフォトリゾグラフィー法とリフトオフ法を用いることにより、ドレイン電極５およびソース電極６を形成した。
【００６７】
続いて、ＲＦマグネトロンスパッタ法により、ＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層２として厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積させた。チャンバー内酸素分圧は０．５Ｐａ、基板温度は２５℃である。堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリゾグラフィー法とリフトオフ法を用いることにより、適当な大きさに加工した。
【００６８】
さらにその上に、厚さ１００ｎｍのＹ２Ｏ３膜を電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりゲート絶縁膜３を形成した。さらにその上にＩＴＯ膜を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート電極４を形成した。
【００６９】
以上の方法でＴＦＴ素子を作製した。
【００７０】
２）ＴＦＴ上の保護膜の形成
ＴＦＴ素子を作製した基板を乾燥空気中１５０℃で２０分間加熱し、吸着水分等を取り除いた。その後速やかにＴＦＴ素子基板上にシリコーン系樹脂を含む溶液をスピンコート法により塗布した。塗布後、基板を１００℃乾燥大気下で乾燥させることで、保護膜７としてシリコーン系樹脂膜を２００ｎｍ堆積させた。堆積させたシリコーン系樹脂膜のうち、ゲート電極４、ドレイン電極５、ソース電極６上の一部をフォトリソグラフィー法および有機溶媒によるエッチングにより除去し、コンタクトホール８を形成した。
【００７１】
さらにその上からＩＴＯ膜を３００ｎｍ堆積させ、コンタクトホール８内にＩＴＯを充填し、フォトリソグラフィー法およびウエットエッチング法により適当な大きさに加工して、保護膜７上にゲート端子９、ドレイン端子１０、ソース端子１１を形成した。
【００７２】
３）ＴＦＴ素子の特性評価
図２に、室温大気下で測定したＴＦＴ素子のドレイン電圧＋４ボルトでの伝達特性を示す。これによると、上記の保護膜を形成したＴＦＴ素子では、ゲート電圧ＶＧＳの増加に伴い、ドレイン電流ＩＤＳが増加した。オン・オフ電流比は１０６以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。さらに素子を真空チャンバー中に設置し、真空中での測定を行ったところ、特性の変化は見られなかった。
【００７３】
図３に、比較のため、上記のＴＦＴ素子と同様に作製し、保護膜形成を行わなかったＴＦＴ素子の大気下および真空下での伝達特性測定結果を示す。これによると、保護膜形成を行わなかったＴＦＴ素子では、大気下では保護膜を形成したＴＦＴ素子の測定結果（図２）と同様の結果を示した。しかし、真空下ではオン電流、オフ電流ともにおよそ１０分の１に減少した。また電界効果移動度は、大気下では７ｃｍ２（Ｖｓ）−１であったが、真空下では１ｃｍ２（Ｖｓ）−１程度であった。
【００７４】
また、上記のＴＦＴ素子は、保護膜が１００℃で低温形成されたため、保護膜内に微小空隙（マイクロボイド）が確認された。このマイクロボイドなどの存在により、２００℃を超える成膜温度で形成された保護膜と比べ、保護膜の曲げ応力に対する耐性が大きいことも確認された。
【００７５】
（実施例４：有機物膜と金属膜の積層膜保護膜を有するＴＦＴ）
１）ＴＦＴ素子の作製
本実施例のＴＦＴ素子として、図４に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。
【００７６】
このＴＦＴ作製に際し、まず、プラスチックフィルム基板１としてポリエチレンテレフタレート（ＰＥＴ）フィルムを使用した。このプラスチックフィルム基板１上にＤＣマグネトロンスパッタ法によりＳｎＯ２を５％添加したＩｎ２Ｏ３多結晶体をターゲットとして、厚さ５０ｎｍのＩＴＯ膜を堆積させた。堆積させたＩＴＯ膜をフォトリゾグラフィー法とリフトオフ法を用いることにより、ドレイン電極５およびソース電極６を形成した。
【００７７】
続いて、ＲＦマグネトロンスパッタ法により、ＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層２として厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積させた。チャンバー内酸素分圧は０．５Ｐａ、基板温度は２５℃である。堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリゾグラフィー法とリフトオフ法を用いることにより、適当な大きさに加工した。
【００７８】
さらにその上に、厚さ１００ｎｍのＹ２Ｏ３膜を電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりゲート絶縁膜３を形成した。さらにその上にＩＴＯ膜を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート電極４を形成した。
【００７９】
以上の方法でＴＦＴ素子を作製した。
【００８０】
２）ＴＦＴ上の保護膜の形成
ＴＦＴ素子を作製した基板を乾燥空気中１５０℃で２０分間加熱し、吸着水分等を取り除いた。その後速やかにＴＦＴ素子基板上にシリコン系樹脂を含む溶液をスピンコート法により塗布した。塗布後、基板を１００℃乾燥大気下で乾燥させることで、シリコーン系樹脂膜を１００ｎｍ堆積させた。引き続き、基板を電子ビーム蒸着装置に導入し、電子ビーム蒸着によりＡｌ膜を１００ｎｍ堆積させた。そのときの成膜温度は室温である。
【００８１】
以上の方法で有機物膜１７と金属膜２７の積層保護膜を形成した。
【００８２】
形成された有機物膜１７と金属膜２７の積層膜のうち、ゲート電極４、ドレイン電極５、ソース電極６上の一部をフォトリソグラフィー法およびアルゴンミリング法によるエッチングにより除去し、貫通孔１８を形成した。
【００８３】
さらにその上から絶縁膜３７として、有機物膜１７と同様の方法でシリコン系樹脂膜を１００ｎｍ堆積させた。堆積された絶縁膜３７のうち、貫通孔１８の内側をフォトリソグラフィー法および有機溶媒によるエッチングにより除去し、コンタクトホール２８を形成した。
【００８４】
その上にＩＴＯ膜を４００ｎｍ堆積させ、コンタクトホール２８内にＩＴＯを充填し、フォトリソグラフィー法およびウエットエッチング法により適当な大きさに加工して、絶縁膜３７上にゲート端子９、ドレイン端子１０、ソース端子１１を形成した。
【００８５】
３）ＴＦＴ素子の特性評価
図２に、室温大気下で測定したＴＦＴ素子の伝達特性を示す。これによると、上記の保護膜を形成したＴＦＴ素子では、ゲート電圧ＶＧＳの増加に伴い、ドレイン電流ＩＤＳが増加した。オン・オフ電流比は１０６以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。さらに素子を真空チャンバー中に設置し、真空中での測定を行ったところ、特性の変化は見られなかった。
【００８６】
図３に、比較のため、上記のＴＦＴ素子と同様に作製し、保護膜形成を行わなかったＴＦＴ素子の大気下および真空下での伝達特性測定結果を示す。これによると、保護膜形成を行わなかったＴＦＴ素子では、大気下では保護膜を形成したＴＦＴ素子の測定結果（図２）と同様の結果を示した。しかし、真空下ではオン電流、オフ電流ともにおよそ１０分の１に減少した。また電界効果移動度は、大気下では７ｃｍ２（Ｖｓ）−１であったが、真空下では１ｃｍ２（Ｖｓ）−１程度であった。
【００８７】
また、上記のＴＦＴ素子は、保護膜が室温で低温形成されたため、保護膜内に微小空隙（マイクロボイド）が確認された。このマイクロボイドなどの存在により、２００℃を超える成膜温度で形成された保護膜と比べ、保護膜の曲げ応力に対する耐性が大きいことも確認された。
【００８８】
（実施例５：酸化アルミニウムをゲート絶縁膜とするＴＦＴ）
本実施例では、上記実施例１から４に対し、ゲート絶縁膜として、厚さ１００ｎｍのＹ２Ｏ３膜の代わりに厚さ１００ｎｍのＡｌ２Ｏ３を電子ビーム蒸着法により堆積させたＴＦＴを作製した。その他のＴＦＴ素子の構成および製造方法は上記実施例１〜４と同様である。作製されたＴＦＴに対し、保護膜形成後に特性を評価したところ、前述のＹ２Ｏ３ゲート絶縁膜を用いたＴＦＴと同等の性能と安定性が得られた。
【００８９】
（実施例６：酸化ハフニウムをゲート絶縁膜とするＴＦＴ）
本実施例では、上記実施例１から４に対し、ゲート絶縁膜として、厚さ１００ｎｍのＹ２Ｏ３膜の代わりに厚さ１００ｎｍのＨｆＯ２を電子ビーム蒸着法により堆積させたＴＦＴを作製した。その他のＴＦＴ素子の構成および製造方法は上記実施例１〜４と同様である。作製されたＴＦＴに対し、保護膜形成後に特性を評価したところ、前述のＹ２Ｏ３ゲート絶縁膜を用いたＴＦＴと同等の性能と安定性が得られた。
【００９０】
（実施例７：酸化ジルコニウムをゲート絶縁膜とするＴＦＴ）
本実施例では、上記実施例１から４に対し、ゲート絶縁膜として、厚さ１００ｎｍのＹ２Ｏ３膜の代わりに厚さ１００ｎｍのＺｒＯ２を電子ビーム蒸着法により堆積させたＴＦＴを作製した。その他のＴＦＴ素子の構成および製造方法は上記実施例１〜４と同様である。作製されたＴＦＴに対し、保護膜形成後に特性を評価したところ、前述のＹ２Ｏ３ゲート絶縁膜を用いたＴＦＴと同等の性能と安定性が得られた。
【００９１】
（実施例８：酸化チタンをゲート絶縁膜とするＴＦＴ）
本実施例では、上記実施例１から４に対し、ゲート絶縁膜として、厚さ１００ｎｍのＹ２Ｏ３膜の代わりに厚さ１００ｎｍのＴｉＯ２を電子ビーム蒸着法により堆積させたＴＦＴを作製した。その他のＴＦＴ素子の構成および製造方法は上記実施例１〜４と同様である。作製されたＴＦＴに対し、保護膜形成後に特性を評価したところ、前述のＹ２Ｏ３ゲート絶縁膜を用いたＴＦＴと同等の性能と安定性が得られた。
【００９２】
なお、上記の各実施例では、ＴＦＴ素子上の全域に亘り保護膜を形成しているが、本発明はこれに限定されず、例えばＴＦＴ素子上の少なくとも酸化物半導体チャネル層上を覆うものであればよい。
【００９３】
また、以上の各実施例では、絶縁基板としてプラスチックフィルム基板を用いているが、本発明はこれに限定されるものではなく、例えばガラス基板などでも適用可能である。
【００９４】
また、以上の各実施例では、プラスチックフィルム基板としてＰＥＴフィルムを用いているが、本発明はこれに限定されるものではない。例えば、ＰＥＴ以外の熱可塑性樹脂として、ＰＥＴのほか、トリアセテート、ジアセテート、セロハン、ポリエーテルサルホン、ポリエーテルエーテルサルホン、ポリサルホン、ポリエーテルイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリアリレート、ポリメタクリル酸メチル、フッ化ビニリテン、ポリスチレン、ＡＳ樹脂、ＡＢＳ樹脂、ポリエチレン、ポリプロピレン、塩化ビニル樹脂、メタクリル樹脂、ポリエチレンナフタレート、ポリアミド、ポリアセタール、変形ポリフェニレンエーテル、ポリフェニレンサルファイド、ポリアミドイミド、ポリイミド、ポリフタルアミド、環状ポリオレフィンポリマー、シクロオレフィンポリマー、ポリエーテルエーテルケトン、及び液晶ポリマーからなる群より選ばれた一種又は二種以上の熱可塑性樹脂を用いることができる。
【００９５】
さらに、以上の各実施例では、Ｉｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）主たる構成元素とする酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎを含み構成されるアモルファス酸化物を例示して説明しているが、本発明には、Ｓｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物に適用できる。
【００９６】
更に、アモルファス酸化物の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ１−ｘＭ４ｘ（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、ＧｅあるいはＺｒから選ばれる。）に置換することもできる。
【００９７】
また、アモルファス酸化物の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ１−ｙＭ３ｙ（０＜ｙ＜１、Ｍ３は、Ｌｕ、またはＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ、あるいはＹから選ばれる。）に置換することもできる。
【００９８】
また、アモルファス酸化物の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ１−ｚＭ２ｚ（０＜ｚ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇあるいはＣａから選ばれる。）に置換することもできる。
【００９９】
具体的に本発明に適用できるアモルファス材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要は無い。なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にするのがよい。
【０１００】
また、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるＸ線回折を行った場合に明瞭な回折ピークが検出されない（即ちハローパターンが観測される）ことで確認できる。なお、本発明は、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
【産業上の利用可能性】
【０１０１】
本発明に係るＩｎ−Ｍ−Ｚｎ−Ｏ（ＭはＧａ、Ａｌ、Ｆｅのうち少なくとも１種）を主たる構成元素とする酸化物半導体をチャネルに用いた酸化物半導体薄膜トランジスタは、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として利用できる。また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成したフレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【０１０２】
【図１】本発明の実施例１〜３に係るトップゲート型ＴＦＴの構造を示す模式図である。
【図２】本発明の実施例１〜３に係るＴＦＴの伝達特性を示す図である。
【図３】図２との比較のため、従来例のＴＦＴの大気下および真空下での伝達特性を示す図である。
【図４】本発明の実施例４に係るトップゲート型ＴＦＴの構造を示す模式図である。
【符号の説明】
【０１０３】
１  プラスチックフィルム基板
２  チャネル層
３  ゲート絶縁膜
４  ゲート電極
５  ドレイン電極
６  ソース電極
７  保護膜
８  コンタクトホール
９  ゲート端子
１０  ドレイン端子
１１  ソース端子
１７  有機物膜
１８  貫通孔
２７  金属膜
２８  コンタクトホール
３７  絶縁膜
【図１】
2007073705.tif 000003
【図２】
2007073705.tif 000004
【図３】
2007073705.tif 000005
【図４】
2007073705.tif 000006