(57)【要約】【課題】雑音信号発生を改良すること。【解決手段】雑音信号発生器は、それぞれが入力値を表す一連のランダム・ワードを発生するようになっているランダム・ワード発生器（１０）と、前記一連のランダム・ワードを受信し、確率分布関数に従って各入力値を出力値にマッピングして、対応する一連の出力値を送り出すマッピング装置（２０、３０）と、前記出力値に基づいて、雑音信号を発生するようになっているディジタル・アナログ変換器（６０）とを備える。【選択図】図１
2007033444.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが入力値を表す一連のランダム・ワードを発生するようになっているランダム・ワード発生器（１０）と、
前記一連のランダム・ワードを受信し、確率分布関数に従って各入力値を出力値にマッピングして、対応する一連の出力値を送り出すマッピング装置（２０、３０）と、
前記出力値に基づいて、雑音信号を発生するようになっているディジタル・アナログ変換器（６０）とを備える雑音信号発生器。
【請求項２】
前記マッピング装置（３０）が、各入力値毎に出力値を記憶しておくメモリとして実現され、前記ランダム・ワード発生器（１０）から受信した前記ワードによってアドレス指定される請求項１に記載の雑音信号発生器。
【請求項３】
前記ランダム・ワード発生器（１０）が、２nの擬似ランダム・ワードからなるシーケンスを発生するようになっており、前記ワードによって表される値が、ある値域にわたって均一に分布している請求項１または請求項２に記載の雑音信号発生器。
【請求項４】
前記ランダム・ワード発生器（１０）に線形フィードバック・シフト・レジスタ（１００）が含まれる請求項３に記載の雑音信号発生器。
【請求項５】
前記雑音信号の周波数スペクトルを整形するようになっている、前記マッピング装置（３０）と前記ディジタル・アナログ変換器（６０）の間に接続されたディジタル・フィルタ（５０）をさらに備える請求項１または上記請求項のうちいずれか１つに記載の雑音信号発生器。
【請求項６】
前記マッピング装置（３０）に、第１のマッピング関数に従って各入力値を暫定値にマッピングするようになっている第１のマッピング回路（２０）と、第２のマッピング関数に従って各暫定値を出力値にマッピングするようになっている第２のマッピング回路（３０）が含まれる請求項１または上記請求項のうちいずれか１つに記載の雑音信号発生器。
【請求項７】
前記第１のマッピング回路（２０）が、複数のこうした入力値を１つの暫定値にマッピングするようになっている圧縮装置として実現され、その場合、対応する出力値が等しいかまたは出力値の差が規定のしきい値未満であり、前記第２のマッピング回路（３０）が、各暫定値毎に出力値を記憶しておくメモリとして実現される請求項６に記載の雑音信号発生器。
【請求項８】
前記第１のマッピング回路（２０）の入力値が、セクション単位で暫定値にマッピングされる請求項７に記載の雑音信号発生器。
【請求項９】
ｗビットの入力空間のランダム・ワードが、前記第１のマッピング回路（２０）によってｍビットの暫定空間の暫定ワードにマッピングされ、前記暫定ワードが、前記第２のマッピング回路（３０）によってｐビットの出力空間の出力ワードにマッピングされる請求項６または７に記載の雑音信号発生器。
【請求項１０】
それぞれが入力値を表す一連のランダム・ワードを発生するステップと、
確率分布関数に従って、各入力値を出力値にマッピングして、対応する一連の出力値を送り出すステップと、
ディジタル・アナログ変換を実施することによって、前記マッピングされた値に基づいて雑音信号を発生するステップとを備える雑音信号発生方法。
【請求項１１】
前記マッピングが、マッピング・メモリ（３０）によって実行され、前記メモリへの記憶は、
発生する前記雑音の雑音信号範囲にわたって振幅分布を求めるステップと、
前記雑音信号範囲にわたって前記振幅分布の積分を求めるステップと、
前記雑音信号範囲にわたる前記振幅分布の積分を前記メモリに記憶するステップとを有する請求項１０に記載の雑音信号発生方法。
【請求項１２】
コンピュータのようなデータ処理システムでの実行時に、請求項１０または上記請求項のうちいずれか１つの請求項の方法を制御するための、データ記憶媒体に記憶されるのが望ましい、ソフトウェア・プログラムまたは製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、雑音信号の発生に関するものである。
【背景技術】
【０００２】
信号、とりわけ、雑音信号の発生は、集積回路の設計及び開発時のさまざまな種類の試験及び測定局面に関して、最近ますます重要になっている。そのため、雑音は信号の自発性で時間非依存性の変動と定義される。
【０００３】
擬似雑音シーケンスに基づく雑音に似た信号は、雑音信号とみなされる。擬似雑音シーケンスは、フィードバック・シフト・レジスタによって発生する一連のディジタル値である。シフト・レジスタの長さに従って、反復パターンが発生する。擬似雑音パターンは、発生しやすく、従って、例えば、試験を目的として利用される場合が多い。
【０００４】
例えば、ＷＣＤＭＡ信号のような、上述の雑音信号と比べて同様の特性を備えるそれ以外の種類の信号は、本発明の範囲内の雑音信号とみなされる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、雑音信号発生を改良することにある。この目的は、独立クレイムによって解決される。その他の実施形態は、従属クレイムによって示される。
【課題を解決するための手段】
【０００６】
本発明の実施形態の１つによれば、雑音信号発生器には、それぞれが第１の値集合からの入力値を表す、一連のランダムまたは擬似ランダム・ワードを発生するためのランダム・ワード発生器と、一連のランダム・ワードを受信し、確率分布関数に従って、第１の値集合の各入力値を第２の値集合の出力値にマッピングして、対応する一連の出力値を送り出すためのマッピング装置と、出力値に基づいて、雑音信号を発生するためのディジタル・アナログ変換器が含まれており、出力値の分布が確率分布関数に対応する、換言すれば、確率分布関数または確率分布関数の逆数（マッピングがどのようにみなされるかによってきまる）の導出が、出力値分布とほぼ同様になる。
【０００７】
実施形態の１つでは、ランダム・ワード・シーケンスは、ＰＲＷＳシーケンスとしても知られる、擬似ランダム・ワード・シーケンスである。ＰＲＷＳシーケンスは、「０」と「１」の等しい分布を示す、ＰＲＢＳシーケンスとしても知られる、複数のディジタル擬似ランダム・ビット・シーケンスから構成することが可能である。
【０００８】
もう１つの実施形態では、雑音信号発生器には、ある信号パターンの確率分布を表わした値を記憶するようになっているメモリが含まれている。換言すれば、メモリには、信号パターン自体が記憶されるのではなく、雑音パターン分布が記憶される。
【０００９】
メモリ内に雑音パターン全体を記憶する代わりに雑音パターン分布を記憶することによって、メモリ・サイズは、雑音パターン全体を記憶する必要のあるメモリに比べて、大幅に小さくなるように選択することが可能になる。発生する雑音パターンの長さは、ランダム発生器のランダム・ワードの長さによって左右されるだけである。メモリは、ランダムにアドレス指定されるので、出力信号レベルもランダムになる。このため、例えば、任意の波形発生器において利用可能な、制限された記憶空間による制限を受けることなく、長期間の雑音パターンを発生することが可能になる。
【００１０】
さらに、雑音パラメータは、柔軟性を持つように選択することが可能であり、パラメータの変更は、分布関数を変更するだけで実施可能である。従って、メモリにさまざまな分布関数を記憶することが可能である。
【００１１】
もう１つの実施形態では、記憶されている分布関数は、発生させる、対応する雑音の積分レベル信号パターン分布を表わしている。ある雑音パターンの積分レベル分布は、その信号パターン内における雑音レベル（すなわち、第２の値集合の最小値と最大値との間の出力値）の積分確率を表わしている。
【００１２】
もう１つの実施形態では、パターン発生器に、さらに、ｎビットの長さを有するランダム・ワードを発生するようになっているランダム・ワード発生器が含まれている。ランダム・ワード発生器には、メモリが結合されており、ランダム・ワードによってアドレス指定される記憶値を出力するようになっている。従って、ランダム・ワードは、メモリにアドレス指定して、記憶値を読み取るためのアドレス・ワードとして用いられる。ランダム・ワード発生器によって発生するランダム・ワードに基づいてメモリにアドレス指定することによって、所望の信号パターン分布による雑音パターンを表わした記憶値が出力される。
【００１３】
本発明の実施形態の１つでは、振幅値を記憶するようになっているメモリには、メモリ内における信号パターンのレベル分布を表わした値をプログラムするようになっているプログラミング・インターフェイスが含まれている。これによって、メモリ内にさまざまな信号パターンを記憶し、例えば、さまざまな信号パターンの複数の分布から１つのレベル分布を選択することが可能になる。
【００１４】
本発明の実施形態の１つにおける非制限例として、メモリ内の記憶値は、ガウス・雑音パターン分布を表わしている。この分布は、分布のシグマ値を用いて説明することが可能である。ピーク-ピーク値は通常固定されているので（ＤＡＣの出力範囲）、シグマ（またはｒｍｓ）値によって、発生する雑音の波高率を調整することが可能である。他の可能性のある分布には、ポアソン分布またはカスタム分布がある。
【００１５】
本発明のもう１つの実施形態では、記憶値が、ＵＭＴＳ(Universal Mobile Telecommunication System)またはＷＣＤＭＡ(Wideband Code Division Multiple Access)仕様の試験信号による信号パターンを表わしている。本発明のもう１つの実施形態では、記憶値は、８０２．１１ａ仕様の試験信号による信号のレベル分布を表わしている。もちろん、さまざまな信号パターン分布を記憶することが可能である。
【００１６】
本発明のもう１つの実施形態では、メモリのプログラミング・インターフェイスに、メモリ内に記憶すべき値に関して、レベル分布の波高率を設定するための手段が含まれている。もう１つの実施形態では、パターン発生器には、メモリ内に記憶すべき値に関して、信号パターンのレベル分布のｒｍｓ値を設定するための手段が含まれている。
【００１７】
本発明のもう１つの実施形態では、ランダム・ワード発生器には、複数の線形フィードバック・シフト・レジスタが含まれている。その発生器は、擬似ランダム・ワード・シーケンスを発生するようになっている。それらのレジスタは、本発明の実施形態の１つにおけるＰＲＢＳ発生器として使用することが可能である。線形フィードバック・シフト・レジスタの出力は、マルチプレクサに送り込まれて、ｎビットの長さを有するワードを発生するようになっている。
【００１８】
場合によっては、ほんの少数の値だけで、信号パターンのレベル分布のピーク値が表わされる場合もある。メモリに記憶される大部分の値は、振幅分布の中心において同じ大きさである。換言すれば、多くの値は、同じか、または、互いにほんのわずかな差しかない。本発明の実施形態の１つでは、より少ない数のメモリが用いられ、全ての値が記憶されるわけではない。本発明の実施形態の１つでは、ランダム・ワード・シーケンス発生器の出力とメモリの間に、アドレス・マッピング装置が設けられる。アドレス・マッピング装置は、ランダム・ワード発生器によって送り出されるランダム・ワードから第２のワードを発生するようになっている。第２のワードは、ｏビット長であり、第２のワードのｐビットにランダム・ワードのｍビットをマッピングすることによって発生する。従って、ランダム・ワード発生器によって発生するランダム・ワードは、第２のワードにマッピングされ、メモリ内の記憶値のアドレス指定に利用される。
【００１９】
もう１つの実施形態では、メモリには、それぞれ、長さがｋビットで、振幅パターン分布を表わす値の１つを記憶するようになっている複数の論理メモリ・ブロックが含まれている。各ブロックは、ランダム・ワードによってアドレス可能になっている。もう１つの実施形態では、ランダム・ワード・シーケンス発生器によって発生する２つ以上のランダム・ワードによって、少なくとも１つのメモリ・ブロックをアドレス指定することが可能である。これによって、雑音パターン分布の各値を記憶するようになっているメモリに比べて、必要なメモリ・サイズが縮小されることになる。
【００２０】
全信号パターンを計算して、メモリ内にその信号パターンを記憶する代わりに、信号のレベル分布を表わす値がメモリに記憶される。次に、メモリのメモリ・アドレスを決定するランダム信号を発生する。もう１つのステップでは、ランダム信号に基づいて、メモリから少なくとも１つの値が読み取られる。もう１つの実施形態では、信号パターンのレベル分布におけるレベル値自体にほんのわずかな変動しかない領域が識別される。これらの値または領域は、それぞれ組み合わせられて、１つの値になる。さらに、値に割り当てられるメモリ・アドレスが、次に、１つのアドレスにマッピングされる。これによって、追加メモリ・サイズの節約が可能になる。擬似ランダム・ワード・シーケンス発生器によって発生するのが望ましいランダム信号は、ｎビットの長さを有することが可能であるが、メモリは、ｍの異なるサンプルだけしかアドレス指定できない。レベル分布を表わした値の偏差が極めて小さい領域では、同じ値が読み取られることになる。
【００２１】
本発明の実施形態は、１つ以上の適合するソフトウェア・プログラムによって、部分的または完全に、具現化またはサポートすることが可能である。プログラムは、任意の適合するデータ処理装置において／によって実行可能な任意の種類のデータ記憶媒体に記憶することもできるし、あるいは、それらの記憶媒体によって別様に提供することも可能である。
【発明を実施するための最良の形態】
【００２２】
本発明の実施形態の他の目的及び付随する多くの利点については、添付の図面に関連した実施形態の下記のより詳細な説明を参照することによって、容易に明らかになり、より深い理解が得られるであろう。実質的にまたは機能的に等しいか、または、同様の特徴は、同じ参照符号によって言及されることになる。
【００２３】
アナログ雑音の発生では、とりわけ、雑音発生が、ピーク-ピーク電圧、ＲＭＳ雑音、及び、波高率といった追加雑音特性によって決まる場合に、結果を得るのに多大の努力が必要になる。従って、ノイズ発生に関する完全なディジタル・アプローチが提案される。基本的に、本発明の実施形態の１つによる雑音パターン発生器１には、その出力端子１１４が圧縮装置またはアドレス・マッピング装置２０に接続された擬似ランダム・ワード・シーケンス発生器１０が含まれている。擬似ランダム・ワード・シーケンス発生器１０によって発生する擬似ランダム・ワードは、基本的に、メモリ３０内のメモリ・ブロックをアドレス指定するためのアドレスとみなされる。
【００２４】
メモリ３０内のメモリ・ブロックには、レベルを表わす値が記憶される。これらの値は、サンプルと呼ぶことも可能である。メモリ３０内に記憶される複数の全ての値は、信号パターンのレベル確率分布を表わしている。その入力がアドレス・マッピング装置２０の出力に接続されたメモリ３０には、長さがｋビットの値と、所望のパターン分布を表わす値の集合体が記憶されている。例えば、メモリには、１６ビットの長さの値を２25個記憶することが可能であり、結果として、全メモリ・サイズは約６６メガ・バイトになる。メモリ３０の出力３０１は、雑音信号の帯域幅を制御するディジタル・フィルタ５０に接続されている。このオプションのフィルタ５０の出力は、アナログ出力信号を送り出す、ｋビット分解能のディジタル・アナログ変換器６０に送られる。アナログ出力信号は、雑音の出力特性を最適化する再構成フィルタ７０に送り込まれる。最後に、サンプルが、端子８０からアナログ電圧信号として出力される。
【００２５】
雑音パターン発生器は、その出力３０１において、基準クロックの各クロック信号毎に新しい値を発生する。各クロック毎に、擬似ランダム・ワード・シーケンス発生器１０が、値またはサンプルそれぞれが記憶されているメモリ内のブロックをアドレス指定するためのアドレスを表わしたワードを出力する。発生器１０によって生じるさまざまなアドレスまたはルックアップ・ベクトルのそれぞれが、メモリ３０の出力３０１において、記憶レベル分布に基づく所望のディジタル雑音波形で生じる。
【００２６】
図５Ａにおいて、ガウス分布関数を表わしたメモリ内の値の非限定例を知ることが可能である。この図には、主として［−ｘ0，＋ｘ0］の間隔において、ガウス分布の確率関数ｆ（ｘ）と、対応する誤差関数Ｆ（ｘ）が示されている。明らかに、ｘ＝ｘ0の範囲内における低レベルの確率及びｘ＝ｘ0範囲内における高レベルの確率は、極めて低い。一方、ｘ＝０の付近のレベルの確率は、極めて高い。図５Ｂには、メモリのメモリ・アドレスによって決まる振幅値が示されている。この非限定例における０〜７*１０13のメモリ・アドレス範囲は、確率ｐから１−ｐまでの均一な分布ステップに相当する。正規化レベルは、正規累積分布関数の逆数に基づいて分布する。図５Ａに示されたガウス・レベル分布の場合、メモリには、下記の内容が含まれている。
Ｍｅｍ（ｘ）＝（σ0＋Ｆ-1（Ｐbin0＋（１−Ｐbin0）ｘ／２k））２d／２σ0
【００２７】
メモリ・アドレスとしてのｘ、所望の波高率（図５Ａ参照）の関数としてのｘについて、すなわち、ｘ0＝ｓ／波高率、Ｐbin0（下記参照）はビン０の最低確率、ｆ（ｘ）は標準正規累積分布、Ｆ（ｘ）は標準誤差関数、ｋはメモリのビット幅、及び、ｄはＤＡＣのビット単位の分解能である。
【００２８】
一般に、ＤＡＣは１０〜１８ビットに制限され、典型的なメモリ幅は１８〜３２ビットである。もちろん、メモリ・サイズ及びＤＡＣ分解能に関する他の値も可能である。明らかに、メモリは、複数の可能性のあるＤＡＣ値を記憶することが可能である。
【００２９】
ガウス確率分布からメモリ・データを計算するため、限界−ｘ0〜＋ｘ0の範囲を幅Δの２nのビンに分割する。
Δ＝２ｘ0／２nｓｉｇｍａ
【００３０】
ガウス分布によって、最初のビンについてＰbin0＝（Ｆ（−ｘ0＋Δ）−Ｆ（−ｘ0））／（Ｆ（ｘ0）−Ｆ（−ｘ0））が得られる。このビンにおいて１つのサンプルを得るには、１／Ｐbin0のサンプルが必要になる。表１には、Ｐbin0、最少サンプル数、及び、メモリ・サイズに関するいくつかの値が示されている。
【００３１】
【表１】
2007033444.tif 000003
【００３２】
見ての通り、高波高率を実現するには、極めて広いアドレス・バスと厖大な数のサンプルが必要になるが、ここで、波高率は、ピーク-ピーク・ｒｍｓ（シグマ）比と定義される。
【００３３】
図６には、ある振幅分布の異なる確率関数を含む第２の例が示されている。見ての通り、この信号パターンの確率分布は、図５のガウス分布とは全く異なっている。それにもかかわらず、この分布はメモリに記憶することが可能である。この場合、メモリ内の分布は、レベル分布の積分に対応する。図６Ｃによれば、メモリ・アドレスに基づくレベル分布の偏差が、図６Ａにおける振幅の確率に対応するのは明らかである。
【００３４】
図２には、本発明の実施形態の１つに用いることが可能な、擬似ランダム・ワード・シーケンス発生器（ＰＲＷＳ発生器）の第１の実施形態が示されている。ＰＲＷＳ発生器には複数の擬似ランダム・ビット・シーケンス発生器１００（ＰＲＢＳ発生器）が含まれている。それぞれのＰＲＢＳ発生器には、図２に示す線形フィードバック・シフト・レジスタ１００が含まれている。レジスタ１００には、直列に接続された複数のシフト・レジスタ１１０、１１０ａ、１１０ｂ、...１１０ｚが含まれている。最後のレジスタ１１０ｚの出力をＰＲＷＳ発生器の最初のレジスタに接続する、フィードバック経路１１２が設けられている。図２に示す線形フィードバック・シフト・レジスタ１００は、「マルチプル・リターン・シフト・レジスタ発生器」または「モジューラ・シフト・レジスタ発生器」とも呼ばれる。異なるシフト・レジスタ１１０と１１０ａの間には、例えば、ＸＯＲゲート１１１が設けられる。
【００３５】
ｍの擬似ランダム・ビット・シーケンス発生器１００の出力は、その出力が出力端子１１４に接続されたマルチプレクサ装置１１３に送り込まれる。マルチプレクサ装置１１３は、ＰＲＢＳ発生器１００の出力ビットから構成されるワードを発生するようになっている。
【００３６】
ＰＲＢＳ発生器１００のそれぞれには、ＰＲＢＳ発生器１００に異なる開始値を供給するための入力端子１１８が含まれている。線形フィードバック・シフト・レジスタの構造が等しく、同じ開始値が供給される場合、線形シフト・レジスタは必ず同じ値を出力することになるので、入力端子が必要になる。
【００３７】
当該技術者には既知のように、ＰＲＷＳ発生器１０及びそのＰＲＢＳ発生器には、異なる線形フィードバック・シフト・レジスタを含むことが可能である。例えば、シフト・レジスタ１１０、１１０ａ、１１０ｂ〜１１０ｚ間の異なる位置にあるＸＯＲゲートといった、異なる構造をとることによって、レジスタが同じ開始値で開始される場合でも、異なる出力値が生じることになる。表２には、６００メガ・サンプル／ｓシステムを利用するこうしたＰＲＷＳの持続時間が示されている。長いＰＲＷＳシーケンスの場合、発生パターンの長さはほぼ無限である。
【００３８】
【表２】
2007033444.tif 000004
【００３９】
図３には、擬似ランダム・ワード・シーケンス発生器の異なる実施形態が示されている。この発生器には、図３に示す異なるフィードバック経路を備えたシフト・レジスタが含まれている。さらに、出力信号をマルチプレクサ装置１１３に送り込む端点１１５が、設けられている。長さがｍビットの擬似ランダム・ワード・シーケンスを発生するには、少なくともｍの端点１１５が必要になる。やはり、線形フィードバック・シフト・レジスタは、入力端子１１８の開始値で開始される。
【００４０】
当該技術者には既知のところかもしれないが、擬似ランダム・ワード・シーケンスの生成時には、異なる線形フィードバック・シフト・レジスタを利用することも可能である。例えば、図２に示すように同じ線形フィードバック・シフト・レジスタを用いる場合、フィードバック・シフト・レジスタは、異なる開始値で開始しなければならない。さもなければ、フィードバック・シフト・レジスタは、必ず同じ出力シーケンスを生じることになる。
【００４１】
図１Ａには、本発明のもう１つの実施形態が示されている。出力端子１１４とメモリ３０の間には、アドレス・マッピング装置２０が設けられている。このアドレス・マッピング装置２０は、アドレスを表わした擬似ランダム・シーケンス・ワードをメモリ３０の物理的アドレスにマッピングするようになっている。より小さいアドレス空間にアドレスをマッピングすると、アドレスとして用いられている擬似ランダム・シーケンス・ワードによって定まるアドレス範囲よりも、かなり小さいメモリの利用が可能になる。
【００４２】
例えば、雑音のガウス分布を利用する場合、図５から分るように、ピーク雑音を表わす値はほんのわずかしかない。値の大部分は、分布中心において同じ大きさである。これは、同じ値が、ＰＲＷＳ発生器１０からの異なるランダム・ワードによってアドレス指定されていることを表わしている。図４には、波高率の異なる雑音の異なる分布関数が示されている。信号の波高率は、これにより、それぞれ、最大値とＲＭＳまたは平均値との差によって決まる。図４及び曲線Ｃ３から明らかなように、振幅の分布が等しいと、記憶空間内に偏差が一定の分布関数が生じる。このような均一の分布の場合、分布内の各レベル値が信号内において経時発生する確率は同じになる。
【００４３】
しかしながら、他の振幅分布も可能である。例えば、移動通信規格によるＷＣＤＭＡ、ＥＤＧＥ、または、他の信号は、図４に示すように、振幅分布が異なっている。曲線Ｃ２は、波高率が１０．５のＷＣＤＭＡ試験信号のレベル分布を示しており、曲線Ｃ１は、ＥＤＧＥ信号のレベル分布を表わしている。
【００４４】
信号が、曲線Ｃ１及びＣ２に見られる波高率を含んでいる場合、メモリのアドレス空間内における振幅分布の偏差は、劇的に変化する。前述のように、波高率は、それぞれ、最大振幅値とｒｍｓすなわち二乗平均平方根値の差によって決まる。高波高率は、最大値とｒｍｓ値の差が極めて大きいことを表わすが、こうした大きな値の確率は、極めて低い。振幅値の確率が低いと、メモリ内においてほんのわずかなアドレスでアドレス指定可能な値が得られる。このことは、曲線Ｃ１及びＣ２において明らかである。
【００４５】
図４のグラフには、簡略化のため、全ての振幅値並びにメモリのアドレス範囲が正規化されている。約±１の範囲内における極めて高い正規化振幅レベルときわめて低い正規化振幅レベルだけが、メモリ内の少数のアドレスに記憶されるが、ほぼ０の正規化振幅レベルを表わす値を生じる頻度のほうが高い。
【００４６】
全ての値が１回だけしか利用されない大メモリの代わりに、その記憶値にほんのわずかな差しかないメモリ内のアドレス範囲が、２回以上、それらの値を提供する小アドレス範囲に圧縮される。従って、同じかまたは同様の振幅値に対する２つ以上のアドレス・ポイントが、１つのアドレス・ポイントが１つの振幅値を示す第２のアドレス範囲にマッピングされる。図５Ｂにおいて、この原理を明らかにすることが可能である。計算される記憶空間内に２46の異なるアドレスがあるが、異なるＤＡＣ値が２14だけしかないものと仮定する。これは、図５Ｂにおいて明らかなように、異なるアドレスによってアドレス指定されるメモリ内の多くのサンプルが、等しいか、または、少なくともほんのわずかな差しかない（差が規定のしきい値未満である）ということを表わしている。従って、１つのアドレスにそれらのサンプルをマッピングし、それによって、利用されるアドレス空間を縮小することが可能になる。
【００４７】
このメモリ・マッピングを利用すると、振幅分布関数の偏差が極めて大きいクリティカルな領域の分解能を高め、偏差が小さい領域の分解能を低くすることが可能になる。
【００４８】
メモリがきわめて大きく、含まれる情報は少ない、すなわち、２46のアドレスに２14の異なる項目だけしか含んでいないので、メモリ・サイズを劇的に縮小することが可能である。利用されるメモリを縮小するための可能性のある解決法については、下記の表において明らかになる。
【００４９】
【表３】
2007033444.tif 000005
【００５０】
上記表に示された因子によってアドレス・ベクトルを割る。次に、オフセット値を加えると、メモリ・アドレス指定の正しい順序が復元される。
【００５１】
下記の表には、７つのＭＳＢから３つのＭＳＢにアドレスを縮小する例が示されている。これにより１３ビットの元のアドレスは９ビットに縮小される。関数が対称性のため、最大のＭＳＢを利用して、記憶内容を鏡映することが可能である。例えば、ＭＳＢに「１」が含まれる場合、アドレス・ベクトル及び結果生じるメモリ出力を鏡映しなければならない。この手順によって、追加メモリが省かれることになる。
【００５２】
【表４】
2007033444.tif 000006
【００５３】
この例の場合、アドレス・ベクトルは、先行ゼロに従って右にシフトされる。レジスタからシフト・アウトされるＬＳＢ（最下位ビット）は削られる。ゼロは左から充填される。次に、左側のいくつかのビットも削られる。最後に、オフセット値を加えると、メモリの連続性が復元される。以下の表に示すように、この方式もまた一般化することができる。
【００５４】
【表５】
2007033444.tif 000007
【００５５】
図７には、２４ビット幅メモリによってアドレス指定されている１４ビットＤＡＣに関する同じ記憶項目の数が示されている。全範囲における誤差が１ＬＳＢの場合、それぞれ、２０ビットまたは１９ビット・メモリへの縮小が可能である。
【００５６】
もう１つの例では、３２ビットから構成されるアドレス・ワードと、５の圧縮度を利用して、４．３ギガ・サンプルのアドレス指定が可能である。各振幅値の分解能を１４ビットと仮定すると、可能性のある全ての振幅値を記憶するのに、全部で４．３８ギガ・サンプル＊１４ビットのメモリが必要になる。前述のように、振幅分布に左右されるが、多くのレベル値は、同様か、あるいは、ちょうど同じになる。
【００５７】
次に、アドレス・マッピング装置２０は、４．３ギガ・サンプルの第１のアドレス空間の最初の２０の最上位ビットを選択し、表に従って、５１２キロ・サンプルのアドレス空間の７つの最上位ビットにマッピングする。振幅分布の偏差が極めて大きいアドレス範囲の場合、最大限の分解能が用いられる。しかしながら、振幅分布の偏差が極めて小さい、００００１１１〜１１１１０００のＭＳＢビットを有するアドレス範囲の場合、振幅値は圧縮することが可能であり、１００００００までの異なるアドレスに用いられる。この手順によれば、２２６ビット（７０．４＊１０１２サンプル）幅の仮想メモリを５１２キロ・サンプルの物理的メモリ内にマッピングすることが可能になる。この実施形態例によるメモリ・マッピングは、メモリ３０内に記憶されるレベル分布によって決まる。メモリ・マッピングのために、波高率が１０以上の雑音信号を発生することが可能になり、その結果、ピーク振幅値に関する確率が１０-7になる。
【００５８】
メモリ３０には、さらに、プログラミング装置４０に接続された入力端子３０２が含まれている。プログラミング装置４０は、メモリ内に振幅分布を表わす値を記憶するようになっている。例えば、プログラミング装置には、さまざまな振幅分布が記憶される、ハードディスクまたは異なる記憶装置を含むことが可能である。ＰＲＷＳ発生器１０は、極めて良好なランダム・ワードを発生するので、メモリ３０内に所望の雑音分布関数を表わす値を記憶しておけば十分である。ＰＲＷＳ発生器１０によって発生するランダム・ワードを用いて異なる値のアドレス指定を行うと、極めて柔軟性の高い雑音パターンが生じる。ディジタル・フィルタ５０によって、カスタム要求に合わせてスペクトルが調整される。ディジタル・フィルタ５０は高次であり、そのフィルタ特性の一部は選択可能である。例えば、そのカットオフ周波数は選択可能である。さらに、フィルタには、入力信号がフィルタリングを施さずに出力に送られるバイパスが、含まれている。ディジタル／アナログ変換器６０及び再構成フィルタ７０が、発生器によって生じる雑音を最適化する。
【図面の簡単な説明】
【００５９】
【図１】本発明によるパターン発生器の第１の実施形態を示す図である。図１Ａは、本発明によるパターン発生器の第２の実施形態を示す図である。
【図２】擬似ランダム・ワード発生器の第１の実施形態を示す図である。
【図３】擬似ランダム・ワード発生器の第２の実施形態を示す図である。
【図４】本発明の実施形態の１つによるメモリ・アドレス空間内の異なるレベル分布を示す図である。
【図５】メモリ・アドレス空間内のガウス分布の確率関数及び対応する振幅値を示す図である。
【図６】異なる振幅分布の確率関数と対応する記憶内容を示す図である。
【図７】２４ビット・アドレス空間を有するメモリに関して生じる記憶項目を示す図である。
【符号の説明】
【００６０】
１０  ランダム・ワード発生器
２０、３０  マッピング装置
５０  ディジタル・フィルタ
６０  ディジタル・アナログ変換器
１００  線形フィードバック・シフト・レジスタ
【図１】
2007033444.tif 000008
【図２】
2007033444.tif 000009
【図３】
2007033444.tif 000010
【図４】
2007033444.tif 000011
【図５】
2007033444.tif 000012
【図６】
2007033444.tif 000013
【図７】
2007033444.tif 000014