(57)【要約】【課題】多相化された画像信号を用いる液晶表示パネルにおける各相の系列配線の相互間で結合インピーダンスに起因して生じる信号クロストークを抑制して、高品質な画像表示を実現する。【解決手段】多相化された画像信号Ev[1]〜Ev[8]は各単相処理回路１０-1〜8でそれぞれ処理が施され、Ｄ／Ａ変換された後、液晶表示パネルへ出力される。各単相処理回路１０-X：（X＝1〜8）は、入力画像信号Ev[X]を遅延させて出力する遅延回路２１と、各入力画像信号Ev[1]〜Ev[8]に対して前記各結合インピーダンスによるクロストーク量を打ち消すための重み付けを施した信号を出力する各重み付け処理回路Ｘ-1〜8と、重み付け後の各信号を加算する加算回路２２と、遅延回路２１の画像信号出力と加算回路２２の加算信号とを加算する加算回２３とからなる。【選択図】図２
2007025277.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルが、複数の列信号電極と、複数の行走査電極と、前記列信号電極と前記行走査電極との各交差部にマトリクス状に配列したスイッチングトランジスタおよび画素電極を含む表示画素と、前記複数の列信号電極に表示信号を順次サンプリングするためにシフトレジスタ回路とスイッチング回路群を含む列信号電極駆動回路と、前記複数の行走査電極に行選択パルスを供給するシフトレジスタ回路を含む行走査電極駆動回路と、前記列信号電極を隣接するＮ本（≧２の自然数）の列信号電極毎にグループ化すると共に、前記各グループのＮ本の列信号電極の内の対応する列信号電極に前記スイッチ回路群を介して共通に接続されるＮ本の画像信号入力線とで構成されており、Ｎ系列の同時並列信号に変換された各画像信号が前記液晶表示パネルの各画像信号入力線に供給される液晶表示装置において、
前記Ｎ系列の各画像信号毎に設けた単相処理回路により前記各画像信号を補正して前記液晶表示パネル側の対応する各画像信号入力線へ出力する信号補正回路を設け、
前記各単相処理回路は、
自らが補正対象とする画像信号を遅延して出力させる遅延手段と、
前記Ｎ系列の各画像信号毎に設けられ、前記液晶表示パネル側の回路における自らが補正対象とする画像信号に対応する信号系統と他の入力画像信号に対応する各信号系統との間に介在する結合インピーダンスに起因して発生する信号クロストークを打ち消すための重み付け係数を設定して、前記各画像信号に対する重み付け処理を行う各重み付け処理手段と、
前記各重み付け処理手段による重み付け処理後の各信号を加算する第１加算手段と、
前記遅延手段が出力させる画像信号と前記第１加算手段による加算後の信号とを加算して出力する第２加算手段と
からなることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に多相化された画像信号によって表示が行われる投射型ディスプレイやビューファインダ、ヘッドマウントディスプレイ等に適用され、多相化信号相互間のクロストークを低減化して高画質な画像を表示させるための改善に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置では、各画素に印加する画像信号を保持する補助容量（電荷保持容量）の周波数特性や、画素のオン／オフの切り換えを行うトランジスタのスイッチング特性の制約から、下記特許文献１，２，３に示されるように、画像信号をＮ相（Ｎは２以上の整数）に多相化させて入力する方式が採用されており、それによって１相毎の動作速度を低減化させている。
【０００３】
図４（Ａ）は従来の液晶表示装置の一例を示す構成図である。同図において、液晶表示パネル５１には複数の列信号電極Ｄ1，Ｄ2，…Ｄnと行走査電極Ｇ1，Ｇ2，…Ｇmとが互いに直交する方向に形成されており、各電極Ｄ1〜Ｄn、Ｇ1〜Ｇmの各交差部には表示画素ＰＩＸが形成されている。この表示画素ＰＩＸは、図４（Ｂ）に示すように、スイッチングトランジスタＴrと、補助容量Ｃsと、図示しない表示画素電極と透明基板（共通電極）との間に封止された液晶表示体ＬＣＭとで構成されており、共通電極には共通直流電圧（ＶＣＯＭ）が、補助容量Ｃsの一方の電極には共通直流電圧（ＶＣＣ）がそれぞれ印加されるようになっている。尚、図４（Ｂ）では列信号電極は代表してＤで表し、行走査電極は代表してＧで表している。
【０００４】
列電極駆動回路５２はシフトレジスタ回路５３およびスイッチ回路群ＳＷ1〜ＳＷnより構成され、スイッチ回路群ＳＷ1〜ＳＷnの入力側にはＮ本（この場合は４相に多相化されておりＮ＝４）の画像信号入力線Ｌ[1]，Ｌ[2]，Ｌ[3]，Ｌ[4]が各々水平方向に隣接する４画素ピッチおきに（４信号電極おきに）接続されている。隣接する４つのスイッチ回路を１グループとして、各スイッチ制御端子には前記シフトレジスタ回路５３の各段の出力線Ｂ(1)，Ｂ(2)，…Ｂ(n/4)が順番にグループ単位で接続されている。また、行走査電極駆動回路５４はシフトレジスタ回路で構成され、各段の出力線は各々行走査電極Ｇ1，Ｇ2，…Ｇmに接続され、各行走査電極Ｇ1，Ｇ2，…Ｇmは各々同一行に位置する表示画素ＰＩＸのスイッチングトランジスタＴrのゲート端子に接続されている。
【０００５】
また、液晶表示パネル５１には図示するように外部駆動回路６１が接続されている。この外部駆動回路６１はタイミング発生回路６２、駆動パルス生成回路６３、相展開回路６４、及び極性反転回路６５で構成されている。タイミング発生回路６２は前段から水平同期信号Ｈ、垂直同期信号Ｖを受け、これらに同期した水平、垂直およびクロック等のタイミング信号と、画像信号を並列相展開するのに必要なタイミング信号を発生する。前記駆動パルス生成回路６３はタイミング発生回路６２から水平、垂直、クロック信号を受け、液晶表示パネル５１の列電極駆動回路５２で用いる駆動信号ＨＳＴ（水平スタート信号），ＨＣＫ（水平シフトクロック信号）1，ＨＣＫ（水平シフトクロック信号）2および行走査電極駆動回路５４で用いる駆動信号ＶＳＴ（垂直スタート信号），ＶＣＫ（垂直シフトクロック信号）1，ＶＣＫ（垂直シフトクロック信号）2を生成する。
【０００６】
外部より入力されるディジタル画像信号Videoは相展開回路６４により予め隣接するＮ個の表示画素に対応したＮ系列（図示例ではＮ＝４）の同時並列信号Dv[1]〜Dv[4]に変換される。即ち、この信号Dv[1]〜Dv[4]は画像信号Videoが画像信号入力線Ｌ[1]〜Ｌ[4]に対してサイクリック的に順に入力されるような態様で分配される。また、相展開した画像信号Dv[1]〜Dv[4]は極性反転回路６５によって１フレーム期間毎に極性が反転する交流化信号Ev[1]〜Ev[4]に変換された後、Ｄ／Ａ変換回路６６によってアナログ画像信号Sv[1]〜Sv[4]に変換されて液晶表示パネル５１の画像信号入力線Ｌ[1]，Ｌ[2]，Ｌ[3]，Ｌ[4]に同時並列入力される。このように画像信号を１フレーム期間毎に変化する交流化信号に変換するのは、表示体である液晶を交流電圧で駆動することによって材料劣化や焼き付きを防止するためである。
【０００７】
そして、外部駆動回路６１から液晶表示パネル５１の列信号電極駆動回路５２のシフトレジスタ回路５３にＨＳＴ，ＨＣＫ1，ＨＣＫ2の各駆動パルスが供給されることにより、列信号電極駆動回路５２の構成要素であるシフトレジスタ５３が駆動され、各出力段Ｂ(1)〜Ｂ(n/4)に順次パルスが出力される。この列信号電極駆動回路５２のスイッチ群ＳＷ1〜ＳＷnはこのシフトレジスタ回路５３の出力により順次オンとなり、前記画像信号入力線Ｌ[1]，Ｌ[2]，Ｌ[3]，Ｌ[4]に並列入力される画像信号Sv[1]〜Sv[4]を隣接する４本の組（グループ）の列信号電極（Ｄ1，Ｄ2，Ｄ3，Ｄ4），（Ｄ5，Ｄ6，Ｄ7，Ｄ8），…毎に順次並列的にサンプリングする。このように、画像信号（表示信号）Sv[1]〜Sv[4]をＮ相（Ｎ＝４）の並列信号として処理することにより、シフトレジスタの駆動クロックレートおよび表示信号のレートを１／Ｎに低減することが可能であり、より高画素数の表示装置への対応を可能としている。
【０００８】
一方、前記外部駆動回路６１から行走査電極駆動回路５４にＶＳＴ，ＶＣＫ1，ＶＣＫ2の各駆動パルスを供給することにより、行走査電極Ｇ1，Ｇ2，…Ｇmには順次選択パルスが送出され、列信号電極Ｄ1〜Ｄnと行走査電極Ｇ1〜Ｇmの各交差部に設けられた表示画素ＰＩＸのスイッチングトランジスタＴrの各行を順次オン状態とする。その結果、列信号電極Ｄにサンプリングした表示信号がスイッチングトランジスタＴrを介して液晶表示体ＬＣＭに供給される。補助容量ＣsはスイッチングトランジスタＴrがオフの期間での液晶駆動電圧を保持し、高デューティ駆動を実現する目的で設けられている。
【０００９】
ところで、前記液晶表示パネル５１では各表示画素ＰＩＸの補助容量Ｃsの一方の電極には共通直流電圧（ＶＣＣ）が印加されるため、各電極が共通に接続された関係になっている。その場合、各補助容量Ｃsに蓄積された画像信号のクロストークが発生して画像の表示品質が低下するという問題がある。特に、前記のように多相化された画像信号を補助容量Ｃsに同時に書き込むと、電圧変動量が大きくなって画像の表示品質に与える影響が大きくなる。
【００１０】
そこで、下記特許文献４では、多相化した入力画像信号の各相の表示画素ＰＩＸでは共通配線とするが、多相化間では別配線とした構成として、補助容量Ｃsを介した信号のクロストークの発生を抑制した液晶表示装置が提案されている。また、下記特許文献５には、多相化された画像信号の加算結果を用いて補助容量Ｃsの電圧変動分を補償する信号を作成し、その補償信号を個別の画像信号に加えることによりクロストークの発生を防止する液晶表示装置が開示されている。
【特許文献１】特開平８−２９２４１６号公報
【特許文献２】特開平１１−１３３９３２号公報
【特許文献３】特開２００３−１４０６２２号公報
【特許文献４】特開２００４−０４５４６９号公報
【特許文献５】特開２００４−２０６０５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のように、画像信号を多相化して液晶表示パネルに入力する方式の液晶表示装置において、画像信号のクロストークを防止するための提案がなされているが、ある程度の改善は図れるものの未だ十分とはいえない。これは、特許文献４及び５の提案では、液晶表示パネル５１における各表示画素ＰＩＸの補助容量Ｃsの一方の端子に直流電圧（ＶＣＣ）の印加用電極が共通に接続されていることが画像信号のクロストークの発生原因になっているとみなして対策を施しているが、それだけではなく、実際には多相化された画像信号の配線部分やスイッチングトランジスタＴrの部分で生じるクロストークも存在するからである。
【００１２】
そして、表示画像の高解像度化には表示画素ＰＩＸの微細化が必要不可欠であるが、その微細化は信号配線間の結合インピーダンスを介しての信号クロストーク量を増加させて、画像の表示品質を劣化させることになる。そこで、本発明は、液晶表示パネルにおける配線相互間等の結合インピーダンスに起因して生じる画像信号のクロストークを抑制させて表示品質を向上させた液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、液晶表示パネルが、複数の列信号電極と、複数の行走査電極と、前記列信号電極と前記行走査電極との各交差部にマトリクス状に配列したスイッチングトランジスタおよび画素電極を含む表示画素と、前記複数の列信号電極に表示信号を順次サンプリングするためにシフトレジスタ回路とスイッチング回路群を含む列信号電極駆動回路と、前記複数の行走査電極に行選択パルスを供給するシフトレジスタ回路を含む行走査電極駆動回路と、前記列信号電極を隣接するＮ本（≧２の自然数）の列信号電極毎にグループ化すると共に、前記各グループのＮ本の列信号電極の内の対応する列信号電極に前記スイッチ回路群を介して共通に接続されるＮ本の画像信号入力線とで構成されており、Ｎ系列の同時並列信号に変換された各画像信号が前記液晶表示パネルの各画像信号入力線に供給される液晶表示装置において、前記Ｎ系列の各画像信号毎に設けた単相処理回路により前記各画像信号を補正して前記液晶表示パネル側の対応する各画像信号入力線へ出力する信号補正回路を設け、前記各単相処理回路は、自らが補正対象とする画像信号を遅延して出力させる遅延手段と、前記Ｎ系列の各画像信号毎に設けられ、前記液晶表示パネル側の回路における自らが補正対象とする画像信号に対応する信号系統と他の入力画像信号に対応する各信号系統との間に介在する結合インピーダンスに起因して発生する信号クロストークを打ち消すための重み付け係数を設定して、前記各画像信号に対する重み付け処理を行う各重み付け処理手段と、前記各重み付け処理手段による重み付け処理後の各信号を加算する第１加算手段と、前記遅延手段が出力させる画像信号と前記第１加算手段による加算後の信号とを加算して出力する第２加算手段とからなることを特徴とする液晶表示装置に係る。
【００１４】
本発明では、各重み付け処理手段と第１加算手段により、Ｎ系列の各画像信号を用いて液晶表示パネル側における各信号系統間の結合インピーダンスによる信号クロストークを打ち消すための信号を作成し、予め液晶表示パネル側の各画像信号入力線へ出力する各画像信号に加算している。従って、結果的に、液晶表示パネルでの画像表示段階では信号クロストークによる表示品質の劣化が抑制できる。尚、遅延手段は各重み付け処理手段と第１加算手段での処理に要する遅延時間分だけ画像信号を遅延出力させることで、第２加算手段での加算タイミングを適正化している。
【発明の効果】
【００１５】
本発明は、多相化された画像信号を用いて表示動作を行う液晶表示装置において、液晶表示パネルにおける配線相互間等の結合インピーダンスに起因して生じる画像信号のクロストークを抑制し、高品質な画像表示を実現する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図１から図３を用いて詳細に説明する。先ず、図１はこの実施形態に係る液晶表示装置の構成図であり、液晶表示パネル５１'と外部駆動回路６１'とからなるが、上記の図４の液晶表示装置が画像信号を４相に多相化した場合であるのに対して、８相に多相した場合の回路構成になっている。尤も、液晶表示装置としての基本的構成と動作は、多相化数の相違に基づく点を除いて、図４の装置に準じたものとなり、ここではそれらの具体的な説明は省略する。尚、図１において「Ｙ'」（但し、Ｙは符号）で示される回路要素等は、図４において「Ｙ」として示されている回路要素等に対応する。
【００１７】
その前提で、図１と図４とを比較すれば明らかなように、この実施形態の液晶表示装置の特徴は、外部駆動回路６１'における極性反転回路６５'とＤ／Ａ変換回路６６'との間に信号補正回路１０が設けられている点にある。そして、その信号補正回路１０の具体的な回路構成は図２に示され、信号補正回路１０には極性反転回路６５'で処理された８相の交流化画像信号Ev[1]〜Ev[8]が入力されており、各相の画像信号Ev[1]〜Ev[8]がそれぞれ単相処理回路１０-1〜8で補正された後、その補正後の画像信号Evc[1]〜Evc[8]が次段のＤ／Ａ変換回路６６'の各Ｄ／Ａ変換器に出力されるようになっている。
【００１８】
信号補正回路１０において多相化された全ての画像信号Ev[1]〜Ev[8]が各単相処理回路１０-1〜8に入力されており、各単相処理回路１０-X：（X＝1〜8）は、各画像信号Ev[1]〜Ev[8]がそれぞれ入力されている重み付け処理回路Ｘ-1〜8と、画像信号Ev[1]〜Ev[8]の内の画像信号Ev[X]のみが入力されている遅延回路２１と、各重み付け処理回路Ｘ-1〜8による処理後の信号を全て加算する加算回路２２と、遅延回路２１で遅延せしめられた画像信号Ev[X]に加算回路２２の加算結果を加算する加算回路２３とからなり、その加算回路２３の加算信号Evc[X]がＤ／Ａ変換回路６６'のＤ／Ａ変換器６６'-Xに出力されている。
【００１９】
ところで、各単相処理回路１０-Xにおける各重み付け処理回路Ｘ-1〜8は、それぞれ固有に入出力関係を規定したＬＵＴ（Look Up Table）を内蔵させており、ＬＵＴを参照して入力信号Ev[1]〜Ev[8]に重み付けを行った信号を出力させるようになっている。そして、その重み付け処理は、液晶表示パネル５１'側の回路に構成される各相間の結合インピーダンスによって生じる信号クロストークを低減化させるための信号を生成する処理であり、各ＬＵＴは液晶表示パネル５１'側での各相の画像信号入力線Ｌ[1]〜Ｌ[8]に係る系統と各系統相互間のインピーダンスを考慮して個別に設定される。
【００２０】
具体的には、先ず、液晶表示パネル５１'における各相の画像信号入力線Ｌ[1]〜Ｌ[8]に係る系統にはそれぞれ固有に直列インピーダンスＺ１[1]〜Ｚ１[8]が存在すると共に、各系統相互間にもそれぞれ固有な結合インピーダンスが存在し、例えば、画像信号入力線Ｌ[4]に係る系統と他の各画像信号入力線Ｌ[1]〜Ｌ[3]，Ｌ[5]〜Ｌ[8]に係る系統との間の結合インピーダンスをＺ２[1][4]，Ｚ２[2][4]，Ｚ２[3][4]，Ｚ２[5][4]，Ｚ２[6][4]，Ｚ２[7][4]，Ｚ２[8][4]とすると、図３に示すような回路が構成されていると仮定できる。尚、同図において、Sv[1]〜Sv[8]は入力画像信号の電圧であり、Wv[1]〜Wv[8]は実際に印加される出力画像信号の電圧である。
【００２１】
その場合、第４相目の画像信号入力線Ｌ[4]における出力画像信号の電圧Wv[4]は次の数式１で表すことができる。
【数１】
2007025277.tif 000003
ここで、Ｆ4(i)におけるSv[4]の係数は結合インピーダンスによる信号電圧の変化を規定するものであり、Ｑ4(i)におけるSv[i]の係数は結合インピーダンスによる信号クロストークによる電圧変化を規定するものである。
また、一般に第Ｘ相目の画像信号入力線Ｌ[X]における出力画像信号の電圧Wv[X]は次の数式２で表すことができる。
【数２】
2007025277.tif 000004
【００２２】
従って、図２に戻って、第Ｘ相目の信号処理を実行する単相処理回路１０-Xの各重み付け処理回路Ｘ-iが内蔵するＬＵＴについては、ｉ＝1〜(X-1)，(X+1)〜8の重み付け処理回路Ｘ-iでは次の数式３に相当するゲイン係数を用いたリニアテーブルを用い、
【数３】
2007025277.tif 000005
また、重み付け処理回路Ｘ-Xでは次の数式４に相当するゲイン係数を用いたリニアテーブルを用いることにより、
【数４】
2007025277.tif 000006
前記結合インピーダンスによって発生する信号クロストークによる電圧変化をキャンセルさせることが可能になる。
【００２３】
前記のように、各単相処理回路１０-Xにおいて、各重み付け処理回路Ｘ-1〜8の出力は加算回路２２で加算され、その加算結果が加算回路２３によって遅延回路２１で遅延せしめられている画像信号Ev[X]に加算される。そして、その加算後の信号Evc[X]に予め画像信号入力線Ｌ[X]に係る系統と他の各画像信号入力線との間に生じるクロストークをキャンセルする信号が含まれていることは前記のとおりであり、Ｄ／Ａ変換回路６６'のＤ／Ａ変換器６６'-Xでアナログ信号Svc[X]に変換されて液晶表示パネル５１'の画像信号入力線Ｌ[X]の系統に供給されると、クロストークによる画質の劣化がない画像表示が実現できる。
【００２４】
尚、この実施形態では各単相処理回路１０-Xをハードウェアで構成した場合について説明したが、各重み付け処理回路Ｘ-1〜8と遅延回路２１と加算回路２２と加算回路２３の機能をソフトウェア処理によって実行させるようにしてもよい。
【産業上の利用可能性】
【００２５】
本発明は、多相化された画像信号を用いて表示動作を行う液晶表示装置に適用できる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係る液晶表示装置（多相化数：８）の構成図である。
【図２】信号補正回路とＤ／Ａ変換回路のブロック図である。
【図３】液晶表示パネルにおける各画像信号入力線の直列インピーダンスと画像信号入力線Ｌ[4]に係る系統と他の各画像信号入力線に係る系統との間に介在する結合インピーダンスを示す図である。
【図４】従来の液晶表示装置（多相化数：４）の構成図である。
【符号の説明】
【００２７】
１-1〜8…重み付け処理回路、１０…信号補正回路、１０-1〜8…単相処理回路、２１…遅延回路、２２，２３…加算回路、５１，５１'…液晶表示パネル、５２，５２'…列信号電極駆動回路、５３，５３'…シフトレジスタ回路、５４，５４'…行走査電極駆動回路、６１，６１'…外部駆動回路、６２，６２'…タイミング発生回路、６３，６３'…駆動パルス生成回路、６４，６４'…相展開回路、６５，６５'…極性反転回路、６６，６６'… Ｄ／Ａ変換回路、Ｂ(1)〜Ｂ(n/4)，Ｂ(j)，Ｂ(n/8)…出力線、Ｃs…容量、Ｄ，Ｄ1〜Ｄn…列信号電極、Ｇ，Ｇ1〜Ｇm…行走査電極、ＨＳＴ…水平スタート信号、ＨＣＫ1，ＨＣＫ2…水平シフトクロック信号、Ｌ1〜Ｌ4…画像信号入力線、ＬＣＭ…液晶表示体、ＰＩＸ…表示画素、Ｔr…スイッチングトランジスタ、ＶＳＴ…垂直スタート信号、ＶＣＫ1，ＶＣＫ2…垂直シフトクロック信号、ＶＣＯＭ，ＶＣＣ…共通直流電圧。
【図１】
2007025277.tif 000007
【図２】
2007025277.tif 000008
【図３】
2007025277.tif 000009
【図４】
2007025277.tif 000010