(57)【要約】【課題】低消費電力で対向電極を駆動するための対向電極電圧生成回路、電源回路、電気光学装置及び電子機器を提供する。【解決手段】対向電極電圧生成回路５６は、第１及び第２の電圧出力線ＰＬ１、ＰＬ２に高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬを出力する第１及び第２の演算増幅器ＯＰ１、ＯＰ２と、極性反転タイミングに応じて第１又は第２の電圧出力線ＰＬ１、ＰＬ２の電圧を対向電極電圧ＶＣＯＭとして出力する切替回路ＳＥＬとを含む。切替回路ＳＥＬが第１の電圧出力線ＰＬ１の電圧を出力するとき第２の演算増幅器ＯＰ２の動作電流の停止等の制御を行い、第２の電圧出力線ＰＬ２の電圧を出力するとき第１の演算増幅器ＯＰ１の動作電流の停止等の制御を行う。１垂直走査期間内の所定期間に、第１及び第２の演算増幅器ＯＰ１、ＯＰ２の少なくとも一方の動作電流の停止等の制御が解除される。【選択図】図９
2007114682.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のキャパシタによってその電圧レベルが保持される第１の電圧出力線に、前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
第２のキャパシタによってその電圧レベルが保持される第２の電圧出力線に、前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記第１及び第２の電圧出力線の１つの電圧を前記対向電極電圧として出力する切替回路とを含み、
前記第１の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行い、
１垂直走査期間内の所定期間に、前記第１及び第２の演算増幅器の少なくとも一方の動作電流の停止又は制限する制御が解除されることを特徴とする対向電極電圧生成回路。
【請求項２】
請求項１において、
前記切替回路が前記第１及び第２の電圧出力線の一方の電圧を前記対向電極電圧として出力するとき、前記所定期間に、前記第１及び第２の電圧出力線の他方に電圧を出力する演算増幅器の動作電流の停止又は制限する制御が解除されることを特徴とする対向電極電圧生成回路。
【請求項３】
請求項１又は２において、
前記所定期間は、１又は複数の水平走査期間を単位に設定されることを特徴とする対向電極電圧生成回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
１垂直走査期間において、前記第１及び第２の演算増幅器の少なくとも一方の動作電流の停止又は制限する制御が周期的に解除されることを特徴とする対向電極電圧生成回路。
【請求項５】
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のキャパシタによってその電圧レベルが保持される第１の電圧出力線に、前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
第２のキャパシタによってその電圧レベルが保持される第２の電圧出力線に、前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記第１及び第２の電圧出力線の１つの電圧を前記対向電極電圧として出力する切替回路と、
前記第１の電圧出力線の電圧レベルと第１の基準電圧レベルとを比較する第１のコンパレータとを含み、
前記第１の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第１のコンパレータの比較結果に基づいて、前記第１の演算増幅器の動作電流の停止又は制限が解除されることを特徴とする対向電極電圧生成回路。
【請求項６】
請求項５において、
前記第２の電圧出力線の電圧レベルと第２の基準電圧レベルとを比較する第２のコンパレータを含み、
前記第２のコンパレータの比較結果に基づいて、前記第２の演算増幅器の動作電流の停止又は制限が解除されることを特徴とする対向電極電圧生成回路。
【請求項７】
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のキャパシタによってその電圧レベルが保持される第１の電圧出力線に、前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
第２のキャパシタによってその電圧レベルが保持される第２の電圧出力線に、前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記第１及び第２の電圧出力線の１つの電圧を前記対向電極電圧として出力する切替回路と、
前記第２の電圧出力線の電圧レベルと第２の基準電圧レベルとを比較する第２のコンパレータとを含み、
前記第１の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２のコンパレータの比較結果に基づいて、前記第２の演算増幅器の動作電流の停止又は制限が解除されることを特徴とする対向電極電圧生成回路。
【請求項８】
請求項１乃至７のいずれか記載の対向電極電圧生成回路を含むことを特徴とする電源回路。
【請求項９】
複数の走査線と、複数のソース線と、前記走査線及び前記ソース線により特定される複数の画素電極と、前記画素電極と対向する対向電極を含む電気光学装置を駆動するための表示ドライバであって、
請求項８記載の電源回路と、
表示データに基づいて、前記ソース線を駆動するソース線駆動回路を含むことを特徴とする表示ドライバ。
【請求項１０】
複数の走査線と、
複数のソース線と、
前記走査線及び前記ソース線により特定される複数の画素電極と、
前記画素電極と対向する対向電極と、
前記対向電極に前記対向電極電圧を出力する請求項１乃至７のいずれか記載の対向電極電圧生成回路と、
前記走査線を走査する走査線駆動回路と、
表示データに基づいて、前記ソース線を駆動するソース線駆動回路とを含むことを特徴とする電気光学装置。
【請求項１１】
請求項８記載の電源回路を含むことを特徴とする電子機器。
【請求項１２】
請求項９記載の表示ドライバと、
前記表示ドライバによって駆動される電気光学装置とを含むことを特徴とする電子機器。
【請求項１３】
請求項１０記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対向電極電圧生成回路、電源回路、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、電子機器に用いられる液晶パネル（広義には表示パネル、更に広義には電気光学装置）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下ＴＦＴと略す。）等のスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が難しい。
【０００４】
近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望を強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきている。
【０００５】
そして携帯型電子機器に用いられるアクティブマトリクス方式の液晶パネルでは、液晶の交流駆動や電源の低電圧化の要望から、画素電極と該画素電極に対向する対向電極（共通電極、コモン電極）との間に封入された液晶素子の印加電圧を例えば走査期間ごとに反転させている。この場合、例えば特許文献１に開示されるように、対向電極電圧の高電位側電圧と低電位側電圧とをそれぞれ演算増幅器により出力し、極性反転タイミングに応じて、高電位側電圧又は低電位側電圧を対向電極に印加する。
【特許文献１】特開２００２−３６６１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般的に、演算増幅器は、動作電流を流すことで、高い電流駆動能力により対向電極のような容量の大きな電極に、高速に電荷を充電させる。その一方で、演算増幅器による対向電極の駆動は、消費電流が多くなるという問題がある。
【０００７】
この点、特許文献１に開示された技術では、極性反転タイミングにかかわらず、対向電極の高電位側電圧及び低電位側電圧を出力する演算増幅器のそれぞれには常に動作電流を流すため、より一層の消費電流の増大を招く。従って、携帯型電子機器への搭載を考慮すると、より低い消費電力で、大容量の対向電極を駆動できることが望ましい。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力で対向電極を駆動するための対向電極電圧生成回路、電源回路、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明は、
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のキャパシタによってその電圧レベルが保持される第１の電圧出力線に、前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
第２のキャパシタによってその電圧レベルが保持される第２の電圧出力線に、前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記第１及び第２の電圧出力線の１つの電圧を前記対向電極電圧として出力する切替回路とを含み、
前記第１の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行い、
１垂直走査期間内の所定期間に、前記第１及び第２の演算増幅器の少なくとも一方の動作電流の停止又は制限する制御が解除される対向電極電圧生成回路に関係する。
【００１０】
また本発明に係る対向電極電圧生成回路では、
前記切替回路が前記第１及び第２の電圧出力線の一方の電圧を前記対向電極電圧として出力するとき、前記所定期間に、前記第１及び第２の電圧出力線の他方に電圧を出力する演算増幅器の動作電流の停止又は制限する制御が解除されてもよい。
【００１１】
また本発明に係る対向電極電圧生成回路では、
前記所定期間は、１又は複数の水平走査期間を単位に設定されてもよい。
【００１２】
また本発明に係る対向電極電圧生成回路では、
１垂直走査期間において、前記第１及び第２の演算増幅器の少なくとも一方の動作電流の停止又は制限する制御が周期的に解除されてもよい。
【００１３】
上記のいずれかの発明によれば、対向電極電圧の高電位側電圧及び低電位側電圧の一方を対向電極に印加するとき、高電位側電圧及び低電位側電圧の他方を出力する演算増幅器の動作電流を停止又は制限することができるので、対向電極電圧の生成に不要な消費電流を削減できるようになる。更に、１垂直走査期間内の所定期間に、その動作電流が停止又は制限される演算増幅器に対し、該動作電流を停止又は制限する制御を解除するようにしたので、該演算増幅器の出力に接続される電圧出力線の電圧レベルの変動を低減し、対向電極と画素電極との間の電圧の変動を低減でき、画質の劣化を防止できるようになる。
【００１４】
また本発明は、
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のキャパシタによってその電圧レベルが保持される第１の電圧出力線に、前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
第２のキャパシタによってその電圧レベルが保持される第２の電圧出力線に、前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記第１及び第２の電圧出力線の１つの電圧を前記対向電極電圧として出力する切替回路と、
前記第１の電圧出力線の電圧レベルと第１の基準電圧レベルとを比較する第１のコンパレータとを含み、
前記第１の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第１のコンパレータの比較結果に基づいて、前記第１の演算増幅器の動作電流の停止又は制限が解除される対向電極電圧生成回路に関係する。
【００１５】
また本発明に係る対向電極電圧生成回路では、
前記第２の電圧出力線の電圧レベルと第２の基準電圧レベルとを比較する第２のコンパレータを含み、
前記第２のコンパレータの比較結果に基づいて、前記第２の演算増幅器の動作電流の停止又は制限が解除されてもよい。
【００１６】
また本発明は、
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のキャパシタによってその電圧レベルが保持される第１の電圧出力線に、前記対向電極電圧の高電位側電圧を出力するための第１の演算増幅器と、
第２のキャパシタによってその電圧レベルが保持される第２の電圧出力線に、前記対向電極電圧の低電位側電圧を出力するための第２の演算増幅器と、
前記電気光学物質に印加される電圧の極性を反転させる極性反転タイミングに応じて、前記第１及び第２の電圧出力線の１つの電圧を前記対向電極電圧として出力する切替回路と、
前記第２の電圧出力線の電圧レベルと第２の基準電圧レベルとを比較する第２のコンパレータとを含み、
前記第１の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第２の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２の電圧出力線の電圧を前記対向電極電圧として出力するときには、前記第１の演算増幅器の動作電流を停止又は制限する制御を行い、
前記第２のコンパレータの比較結果に基づいて、前記第２の演算増幅器の動作電流の停止又は制限が解除される対向電極電圧生成回路に関係する。
【００１７】
上記のいずれかの発明によれば、対向電極電圧の高電位側電圧又は低電位側電圧を対向電極に印加するとき、高電位側電圧又は低電位側電圧の他方を出力する演算増幅器の動作電流を停止又は制限することができるので、対向電極電圧の生成に不要な消費電流を削減できるようになる。更に、１垂直走査期間内の所定期間に、その動作電流が停止又は制限される演算増幅器に対し、該動作電流を停止又は制限する制御を解除するようにしたので、該演算増幅器の出力に接続される電圧出力線の電圧レベルの変動を低減し、対向電極と画素電極との間の電圧の変動を低減でき、画質の劣化を防止できるようになる。
【００１８】
また本発明は、
上記のいずれか記載の対向電極電圧生成回路を含む電源回路に関係する。
【００１９】
本発明によれば、画質の劣化を防止し、低消費電力で対向電極を駆動するための対向電極電圧生成回路を含む電源回路を提供できる。
【００２０】
また本発明は、
複数の走査線と、複数のソース線と、前記走査線及び前記ソース線により特定される複数の画素電極と、前記画素電極と対向する対向電極を含む電気光学装置を駆動するための表示ドライバであって、
上記記載の電源回路と、
表示データに基づいて、前記ソース線を駆動するソース線駆動回路を含む表示ドライバに関係する。
【００２１】
本発明によれば、画質の劣化を防止し、且つ低消費電力で対向電極を駆動できる表示ドライバを提供できる。
【００２２】
また本発明は、
複数の走査線と、
複数のソース線と、
前記走査線及び前記ソース線により特定される複数の画素電極と、
前記画素電極と対向する対向電極と、
前記対向電極に前記対向電極電圧を出力する上記のいずれか記載の対向電極電圧生成回路と、
前記走査線を走査する走査線駆動回路と、
表示データに基づいて、前記ソース線を駆動するソース線駆動回路とを含む電気光学装置に関係する。
【００２３】
本発明によれば、画質の劣化を防止し、且つ低消費電力で対向電極を駆動できる電気光学装置を提供できる。
【００２４】
また本発明は、
上記記載の電源回路を含む電子機器に関係する。
【００２５】
また本発明は、
上記記載の表示ドライバと、
前記表示ドライバによって駆動される電気光学装置とを含む電子機器に関係する。
【００２６】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００２７】
上記のいずれかの発明によれば、低消費電力の電子機器を提供できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２９】
１．  液晶装置
図１に、本実施形態の液晶装置のブロック図の例を示す。
【００３０】
液晶装置１０（液晶表示装置。広義には表示装置）は、表示パネル１２（狭義にはＬＣＤ（Liquid Crystal Display）パネル）、データ線駆動回路２０（狭義にはソースドライバ）、走査線駆動回路３０（狭義にはゲートドライバ）、表示コントローラ４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００３１】
ここで表示パネル１２（広義には電気光学装置）は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線と）と、走査線及びデータ線により特定される画素電極を含む。この場合、データ線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００３２】
より具体的には、表示パネル１２はアクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、走査線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とデータ線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【００３３】
ＴＦＴＫＬのゲート電極は走査線ＧＫに接続され、ＴＦＴＫＬのソース電極はデータ線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００３４】
なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路より生成される。また、対向電極ＣＥを対向基板上に一面に形成せずに、各走査線に対応するように帯状に形成してもよい。
【００３５】
データ線駆動回路２０は、表示データに基づいて表示パネル１２のデータ線Ｓ１〜ＳＮを駆動する。一方、走査線駆動回路３０は、表示パネル１２の走査線Ｇ１〜ＧＭを走査（順次駆動）する。
【００３６】
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、データ線駆動回路２０及び走査線駆動回路３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。
【００３７】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【００３８】
このような構成の液晶装置１０は、表示コントローラ４０の制御の下、外部から供給される表示データに基づいて、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０が協調して表示パネル１２を駆動する。
【００３９】
なお、図１では、液晶装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、データ線駆動回路２０、走査線駆動回路３０、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。
【００４０】
また図１において、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
【００４１】
図２に、本実施形態における液晶装置の他の構成例のブロック図を示す。
【００４２】
図２では、表示パネル１２上（パネル基板上）に、データ線駆動回路２０、走査線駆動回路３０及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数の走査線と、複数のデータ線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数の画素と、複数のデータ線を駆動するデータ線駆動回路と、複数の走査線を走査する走査線駆動回路とを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにデータ線が接続されゲートに走査線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【００４３】
なお図２では、表示パネル１２上において走査線駆動回路３０及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。
【００４４】
また図１又は図２において、表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図１又は図２において、表示ドライバ６０が、データ線駆動回路２０及び走査線駆動回路３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。
【００４５】
２．  データ線駆動回路
図３に、図１又は図２のデータ線駆動回路２０の構成例のブロック図を示す。
【００４６】
データ線駆動回路２０は、シフトレジスタ２２、ラインラッチ２４、２６、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、出力バッファ２９を含む。
【００４７】
シフトレジスタ２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００４８】
ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で表示データ（ＤＩＯ）が入力される。ラインラッチ２４は、この表示データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００４９】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の表示データをラッチする。
【００５０】
基準電圧発生回路２７は、６４種類の基準電圧を生成する。基準電圧発生回路２７によって生成された６４種類の基準電圧は、ＤＡＣ２８に供給される。
【００５１】
ＤＡＣ（データ電圧生成回路）２８は、各データ線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの表示データに基づいて、基準電圧発生回路２７からの基準電圧のいずれかを選択し、デジタルの表示データに対応するアナログのデータ電圧を出力する。
【００５２】
出力バッファ２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。具体的には、出力バッファ２９は、各データ線毎に設けられたボルテージフォロワ接続の演算増幅回路ＯＰＣを含み、これらの各演算増幅回路ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各データ線に出力する。
【００５３】
なお、図３では、デジタルの表示データをデジタル・アナログ変換して、出力バッファ２９を介してデータ線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、出力バッファ２９を介してデータ線に出力する構成を採用することもできる。
【００５４】
図４に、図３の基準電圧発生回路２７、ＤＡＣ２８及び出力バッファ２９の構成例を示す。図４において、表示データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図４において、図３と同一部分には同一符号を付し、適宜説明を省略する。
【００５５】
基準電圧発生回路２７は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの表示データにより表される各階調値に対応している。各基準電圧は、データ線Ｓ１〜ＳＮの各データ線に共通に供給される。
【００５６】
ＤＡＣ２８は、データ線毎に設けられたデコーダを含み、各デコーダは、表示データに対応した基準電圧を演算増幅回路ＯＰＣに出力する。
【００５７】
３．  走査線駆動回路
図５に、図１又は図２の走査線駆動回路３０の構成例を示す。
【００５８】
走査線駆動回路３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。
【００５９】
シフトレジスタ３２は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。
【００６０】
レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００６１】
出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。
【００６２】
４．  電源回路
図６に、図１又は図２の電源回路５０の構成例を示す。
【００６３】
電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、対向電極電圧生成回路５６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。
【００６４】
正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、データ線駆動回路２０、走査電圧生成回路５４や対向電極電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。
【００６５】
走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、走査線駆動回路３０によって駆動される走査線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。
【００６６】
対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。
【００６７】
図６において、対向電極電圧生成回路５６には、電源回路５０の外部において、キャパシタ（第１のキャパシタ）ＣＳ１の一端が接続される。そして、対向電極電圧生成回路５６によって生成された高電位側電圧ＶＣＯＭＨの電圧レベルが、キャパシタＣＳ１により保持されるようになっている。また対向電極電圧生成回路５６には、電源回路５０の外部において、キャパシタ（第２のキャパシタ）ＣＳ２の一端が接続される。そして、対向電極電圧生成回路５６によって生成された低電位側電圧ＶＣＯＭＬの電圧レベルが、キャパシタＣＳ２により保持されるようになっている。キャパシタＣＳ１、ＣＳ２の他端には、システム接地電源電圧ＶＳＳが供給される。このように高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの電圧レベルを保持させることで、供給すべき電荷量を削減すると共に、電圧レベルを安定化できる。
【００６８】
なお図６には、電源回路５０の外部にキャパシタＣＳ１、ＣＳ２が設けられているが、電源回路５０又は対向電極電圧生成回路５６の内部にキャパシタＣＳ１、ＣＳ２の少なくとも１つを設けてもよい。
【００６９】
図７に、図１又は図２の表示パネル１２の駆動波形の一例を示す。
【００７０】
データ線には、表示データの階調値に応じた階調電圧ＤＬＶが印加される。図７では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【００７１】
走査線には、非選択時において低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【００７２】
対向電極電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図７では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、データ線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【００７３】
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【００７４】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【００７５】
例えばフレーム反転駆動では、液晶素子に印加される電圧が１垂直走査期間毎に極性反転される。例えば、第１の垂直走査期間では正極性の電圧が液晶素子に印加され、第２の垂直走査期間では負極性の電圧が印加され、第３の垂直走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の垂直走査期間では負極性の電圧が液晶素子に印加され、第２の垂直走査期間では正極性の電圧が印加され、第３の垂直走査期間では負極性の電圧が印加されるようになる。
【００７６】
そして、このフレーム反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが垂直走査期間毎に極性反転される。
【００７７】
より具体的には図８に示すように、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてデータ線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。
【００７８】
ここで、正極の期間Ｔ１は、データ線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【００７９】
このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【００８０】
５．  対向電極電圧生成回路
このような極性反転駆動を目的として上述のような対向電極電圧ＶＣＯＭが印加される対向電極ＣＥは、例えば対向基板上に一面に形成される１つの電極である。対向電極ＣＥを駆動する場合の負荷容量が大きい上に、所定の期間内で電圧レベルを変化させる必要があるため、対向電極ＣＥは、駆動能力の大きな演算増幅器によって駆動されることが一般的である。例えば対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬを生成する２つの演算増幅器の出力を、極性反転タイミングに応じて選択出力することが行われる。
【００８１】
図９に、図６の対向電極電圧生成回路５６の構成例の図を示す。
【００８２】
対向電極電圧生成回路５６は、表示パネル（電気光学装置）１２の画素電極と液晶素子（電気光学物質）を挟んで対向する対向電極ＣＥに印加される対向電極電圧ＶＣＯＭを生成する。この対向電極電圧生成回路５６は、ボルテージフォロワ接続された演算増幅器である第１及び第２の演算増幅器ＯＰ１、ＯＰ２と、切替回路ＳＥＬとを含む。
【００８３】
第１の演算増幅器ＯＰ１の出力に電気的に接続される第１の電圧出力線ＰＬ１には、対向電極電圧生成回路５６（電源回路５０）の内部又は外部に設けられたキャパシタＣＳ１の一端が接続される。なお、図９では対向電極電圧生成回路５６（電源回路５０）の外部にキャパシタＣＳ１が設けられている。このキャパシタＣＳ１の他端には、システム接地電源電圧ＶＳＳが供給される。第１の電圧出力線ＰＬ１の電圧レベルは、キャパシタＣＳ１によって保持されるようになっている。
【００８４】
第２の演算増幅器ＯＰ２の出力に電気的に接続される第２の電圧出力線ＰＬ２には、対向電極電圧生成回路５６（電源回路５０）の内部又は外部に設けられたキャパシタＣＳ２の一端が接続される。なお、図９では対向電極電圧生成回路５６（電源回路５０）の外部にキャパシタＣＳ２が設けられている。このキャパシタＣＳ２の他端には、システム接地電源電圧ＶＳＳが供給される。第２の電圧出力線ＰＬ２の電圧レベルは、キャパシタＣＳ２によって保持されるようになっている。
【００８５】
第１の演算増幅器ＯＰ１は、第１の電圧出力線ＰＬ１に、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。第２の演算増幅器ＯＰ２は、第２の電圧出力線ＰＬ２に、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する。切替回路ＳＥＬは、液晶素子（電気光学物質）に印加される電圧の極性を反転させる極性反転タイミングに応じて、第１及び第２の電圧出力線ＰＬ１、ＰＬ２の１つの電圧を対向電極電圧ＶＣＯＭとして出力する。なお第１及び第２の演算増幅器ＯＰ１、ＯＰ２を、レギュレータとして動作させてもよい。
【００８６】
切替回路ＳＥＬは、Ｐ型（第１導電型）の金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタ（以下、単にトランジスタ）ＰＴｒと、Ｎ型（第２導電型）のトランジスタＮＴｒとを含むことができる。トランジスタＰＴｒのソースは、第１の電圧出力線ＰＬ１（第１の演算増幅器ＯＰ１の出力）に接続される。トランジスタＰＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＰＴｒのゲートには、極性反転タイミングを規定する極性反転信号ＰＯＬの反転信号が供給される。トランジスタＮＴｒのソースは、第２の電圧出力線ＰＬ２（第２の演算増幅器ＯＰ２の出力）に接続される。トランジスタＮＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＮＴｒのゲートには、極性反転信号ＰＯＬの反転信号が供給される。
【００８７】
このような対向電極電圧生成回路５６は、ＶＣＯＭＨ生成回路（対向電極高電位側電圧生成回路）６２と、ＶＣＯＭＬ生成回路（対向電極低電位側電圧生成回路）６４とを含むことができる。ＶＣＯＭＨ生成回路６２は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＨ０を生成することができるようになっている。電圧ＶＣＯＭＨ０は、第１の演算増幅器ＯＰＣ１の入力に供給される。ＶＣＯＭＬ生成回路６４は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＬ０を生成することができるようになっている。電圧ＶＣＯＭＬ０は、第２の演算増幅器ＯＰＣ２の入力に供給される。
【００８８】
そして、対向電極電圧生成回路５６は、切替回路ＳＥＬにより高電位側電圧ＶＣＯＭＨを対向電極電圧ＶＣＯＭとして出力するときには、制御信号ＸＳＬＰ２により第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御を行う。また対向電極電圧生成回路５６は、切替回路ＳＥＬにより低電位側電圧ＶＣＯＭＬを対向電極電圧ＶＣＯＭとして出力するときには、制御信号ＸＳＬＰ１により第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御を行う。
【００８９】
こうすることで、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの一方を対向電極ＣＥに印加するとき、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの他方を出力する演算増幅器の動作電流を停止又は制限することができるので、対向電極電圧ＶＣＯＭの生成に不要な消費電流を削減できるようになる。
【００９０】
図１０に、図９の第１の演算増幅器ＯＰ１の構成例の回路図を示す。
【００９１】
第１の演算増幅器ＯＰ１は、いわゆるＡＢ級の増幅動作を行う。このような第１の演算増幅器ＯＰ１は、差動部ＤＩＦ１と駆動部ＤＲＶ１とを含む。差動部ＤＩＦ１は、Ｐ型差動部ＰＤＩＦ１と、Ｎ型差動部ＮＤＩＦ１とを含む。
【００９２】
Ｐ型差動部ＰＤＩＦ１は、Ｐ型トランジスタＭ７、Ｍ８、Ｐ型電流源トランジスタＰＣＳ１、Ｐ型電流制御用トランジスタＰＩＳ１、カレントミラー回路ＰＣＭ１とを含む。カレントミラー回路ＰＣＭ１は、Ｐ型トランジスタＭ５、Ｍ６を含む。Ｐ型トランジスタＭ５、Ｍ６は、Ｐ型トランジスタＭ７、Ｍ８及び低電位側電圧ＶＳの間にそれぞれ設けられる。Ｐ型電流源トランジスタＰＣＳ１のゲートには、定電圧Ｖｒｅｆｐが供給され、Ｐ型トランジスタＭ７、Ｍ８のドレイン電流の和である電流Ｉ（動作電流）を発生させる。Ｐ型電流源トランジスタＰＣＳ１のソースと高電位側電圧ＶＨとの間に、Ｐ型電流制御用トランジスタＰＩＳ１が設けられる。Ｐ型電流制御用トランジスタＰＩＳ１のゲートには、制御信号ＸＳＬＰ１の反転信号が供給される。Ｐ型トランジスタＭ７のゲートには、ＶＣＯＭＨ生成回路６２により生成された電圧ＶＣＯＭＨ０が供給される。
【００９３】
Ｎ型差動部ＮＤＩＦ１は、Ｎ型トランジスタＭ３、Ｍ４、Ｎ型電流源トランジスタＮＣＳ１、Ｎ型電流制御用トランジスタＮＩＳ１、カレントミラー回路ＮＣＭ１とを含む。カレントミラー回路ＮＣＭ１は、Ｎ型トランジスタＭ１、Ｍ２を含む。Ｎ型トランジスタＭ１、Ｍ２は、Ｎ型トランジスタＭ３、Ｍ４及び高電位側電圧ＶＨの間にそれぞれ設けられる。Ｎ型電流源トランジスタＮＣＳ１のゲートには、定電圧Ｖｒｅｆｎが供給され、Ｎ型トランジスタＭ３、Ｍ４のドレイン電流の和である電流Ｉ（動作電流）を発生させる。Ｎ型電流源トランジスタＮＣＳ１のソースと低電位側電圧ＶＳとの間に、Ｎ型電流制御用トランジスタＮＩＳ１が設けられる。Ｎ型電流制御用トランジスタＮＩＳ１のゲートには、制御信号ＸＳＬＰ１が供給される。Ｎ型トランジスタＭ３のゲートには、ＶＣＯＭＨ生成回路６２により生成された電圧ＶＣＯＭＨ０が供給される。
【００９４】
駆動部ＤＲＶ１は、ソースに高電位側電圧ＶＨが供給されたＰ型駆動トランジスタＭ９と、ソースに低電位側電圧ＶＳが供給されたＮ型駆動トランジスタＭ１０とを含む。Ｐ型トランジスタＭ９のゲート電圧が、Ｎ型差動部ＮＤＩＦ１の出力により制御される。Ｎ型トランジスタＭ１０のゲート電圧が、Ｐ型差動部ＰＤＩＦ１の出力により制御される。Ｐ型トランジスタＭ９のドレインとＮ型トランジスタＭ１０のドレインとが接続される。Ｐ型トランジスタＭ９のドレイン及びＮ型トランジスタＭ１０のドレインは、Ｐ型トランジスタＭ８のゲートとＮ型トランジスタＭ４のゲートとに接続される。そして、Ｐ型トランジスタＭ９のドレイン及びＮ型トランジスタＭ１０のドレインの電圧が対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨとなる。
【００９５】
第１の演算増幅器ＯＰ１のＮ型差動部ＮＤＩＦ１に着目して、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより高い場合を考える。この場合、Ｎ型トランジスタＭ４のインピーダンスがＮ型トランジスタＭ３より大きくなるため、Ｐ型トランジスタＭ２、Ｍ１のゲート電圧が上昇し、Ｐ型トランジスタＭ１のインピーダンスが大きくなる。そのため、Ｐ型駆動トランジスタＭ９のゲート電圧が下降し、Ｐ型駆動トランジスタＭ９はオンする方向に向かう。
【００９６】
第１の演算増幅器ＯＰ１のＰ型差動部ＰＤＩＦ１に着目して、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより高い場合を考える。この場合、Ｐ型トランジスタＭ８のインピーダンスがＰ型トランジスタＭ７のインピーダンスより小さくなるため、Ｎ型トランジスタＭ５、Ｍ６のゲート電圧が上昇し、Ｎ型トランジスタＭ５のインピーダンスが小さくなる。そのため、Ｎ型駆動トランジスタＭ１０のゲート電圧が下降し、Ｎ型駆動トランジスタＭ１０がオフする方向に向かう。
【００９７】
このように、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより高い場合は、出力電圧ＶＣＯＭＨが高くなる方向にＰ型駆動トランジスタＭ９、Ｎ型駆動トランジスタＭ１０が動作する。
【００９８】
なお、入力電圧ＶＣＯＭＨ０が出力電圧ＶＣＯＭＨより低い場合は、上述と逆の動作を行う。以上のような動作の結果、第１の演算増幅器ＯＰ１では、入力電圧ＶＣＯＭＨ０と出力電圧ＶＣＯＭＨとがほぼ等しくなる平衡状態に移行していく。
【００９９】
ところで、第１の演算増幅器ＯＰ１において、制御信号ＸＳＬＰ１をＨレベルにすることで、Ｐ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１をそれぞれオンにすることができる。この場合、Ｐ型差動部ＰＤＩＦ１及びＮ型差動部ＮＤＩＦ１の動作電流である第１の演算増幅器ＯＰ１の動作電流を流すことができる。
【０１００】
一方、第１の演算増幅器ＯＰ１において、制御信号ＸＳＬＰ１をＬレベルにすることで、Ｐ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１をそれぞれオフにすることができる。この場合、Ｐ型差動部ＰＤＩＦ１及びＮ型差動部ＮＤＩＦ１の動作電流である第１の演算増幅器ＯＰ１の動作電流を停止させることができる。
【０１０１】
なお図１０では、制御信号ＸＳＬＰ１によりＰ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１をオンオフ制御しているが、これに限定されるものではない。例えば制御信号ＸＳＬＰ１と該制御信号ＸＳＬＰ１に対応した制御信号ＳＬＰ１により、Ｐ型電流制御用トランジスタＰＩＳ１及びＮ型電流制御用トランジスタＮＩＳ１のゲート電圧を制御し、Ｐ型差動部ＰＤＩＦ１及びＮ型差動部ＮＤＩＦ１の動作電流である第１の演算増幅器ＯＰ１の動作電流を０ではなく、微少な電流に制限させてもよい。こうすることで、第１の演算増幅器ＯＰ１の消費電流を削減できるようになる。
【０１０２】
なお、図９の第２の演算増幅器ＯＰ２も、図１０と同様に構成できる。従って、同様に、第２の演算増幅器ＯＰ２では、入力電圧ＶＣＯＭＬ０と出力電圧ＶＣＯＭＬとがほぼ等しくなる平衡状態に移行していく。そして、同様に第２の演算増幅器ＯＰ２の動作電流を発生、停止又は制限することができる。
【０１０３】
ここで、対向電極電圧ＶＣＯＭの電圧レベルに着目する。
【０１０４】
図１１に、対向電極電圧ＶＣＯＭの電圧レベルの説明図である。
【０１０５】
対向電極ＣＥには、切替回路ＳＥＬにより、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬが供給される。
【０１０６】
ところが本実施形態において、時間の経過に伴い、第１の電圧出力線ＰＬ１の電圧レベルがキャパシタＣＳ１による電荷のリークによって降下する（ＤＰ１）。また、時間の経過に伴い、第２の電圧出力線ＰＬ２の電圧レベルがキャパシタＣＳ２による電荷のリークによって上昇する（ＵＰ１）。そのため、液晶素子の印加電圧の極性を反転させる周期（反転周期）が長くなると、対向電極電圧ＶＣＯＭの電圧レベルの変位が無視できなくなる。液晶素子の印加電圧に応じて画素の透過率が変化するため、対向電極電圧ＶＣＯＭの電圧レベルの変位に起因して画質の劣化を生じさせる可能性が高くなる。
【０１０７】
そこで本実施形態の第１の構成例では、１垂直走査期間内の所定期間に、第１及び第２の演算増幅器ＯＰ１、ＯＰ２の少なくとも一方の動作電流の停止又は制限する制御が解除されるようになっている。
【０１０８】
５．１  第１の構成例
図１２に、本実施形態の第１の構成例における対向電極電圧生成回路の動作例のタイミング図を示す。
【０１０９】
ここでは、垂直同期信号ＹＤにより規定される１垂直走査期間毎に、液晶素子の印加電圧の極性が反転されるフレーム反転駆動の場合のタイミングの一例を示す。ここでは、垂直同期信号ＹＤに同期して極性反転信号ＰＯＬが変化し、該極性反転信号ＰＯＬにより対向電極電圧ＶＣＯＭの電圧レベルの変化が開始される。
【０１１０】
対向電極電圧ＶＣＯＭが電圧ＶＣＯＭＨのとき、いわゆる負極の期間（第１の垂直走査期間）となる。この期間では、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する必要がなくなるため、制御信号ＸＳＬＰ２により第２の演算増幅器ＯＰ２の動作電流を停止又は制限する。
【０１１１】
画質は、データ線に印加された電圧がＴＦＴ（オンオフ制御されるスイッチ素子）を介して書き込まれる画素電極と対向電極ＣＥとの電圧により定まる。そのため、負極の期間では、データ線駆動回路２０よる１垂直走査期間（当該垂直走査期間）の最初の走査ラインのデータ線の駆動開始タイミングＴＧ１より前のタイミングＴＧ２に、制御信号ＸＳＬＰ１をＨレベルにして第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御を解除して第１の演算増幅器ＯＰ１が高電位側電圧ＶＣＯＭＨの出力を開始することが望ましい。即ち、図１２においてΔＴ１＞０であることが望ましい。
【０１１２】
更に、負極の期間では、データ線駆動回路２０による１垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミングＴＧ３より後のタイミングＴＧ４に、制御信号ＸＳＬＰ１をＬレベルにして第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御が行われることが望ましい。即ち、図１２においてΔＴ２＞０であることが望ましい。
【０１１３】
また対向電極電圧ＶＣＯＭが電圧ＶＣＯＭＬのとき、いわゆる正極の期間（第２の垂直走査期間）となる。この期間では、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する必要がなくなるため、制御信号ＸＳＬＰ１により第１の演算増幅器ＯＰ１の動作電流を停止又は制限する。
【０１１４】
この場合も、正極の期間では、データ線駆動回路２０よる１垂直走査期間の最初の走査ラインのデータ線の駆動開始タイミングＴＧ５より前のタイミングＴＧ６に、制御信号ＸＳＬＰ２をＨレベルにして第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御を解除して第２の演算増幅器ＯＰ２が低電位側電圧ＶＣＯＭＬの出力を開始することが望ましい。即ち、図１２においてΔＴ３＞０であることが望ましい。
【０１１５】
更に、正極の期間では、データ線駆動回路２０による１垂直走査期間の最後の走査ラインのデータ線の駆動終了タイミングＴＧ７より後のタイミングＴＧ８に、制御信号ＸＳＬＰ２をＬレベルにして第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御が行われることが望ましい。即ち、図１２においてΔＴ４＞０であることが望ましい。
【０１１６】
そして、第１の構成例において、切替回路ＳＥＬが第１及び第２の電圧出力線ＰＬ１、ＰＬ２の一方の電圧を対向電極電圧ＶＣＯＭとして出力するとき、１垂直走査期間の所定期間に、第１及び第２の電圧出力線ＰＬ１、ＰＬ２の他方に電圧を出力する演算増幅器の動作電流の停止又は制限が解除される。
【０１１７】
即ち、図１２において、切替回路ＳＥＬが第１の電圧出力線ＰＬ１の電圧を対向電極電圧ＶＣＯＭとして出力するとき、１垂直走査期間の所定期間に、第２の電圧出力線ＰＬ２に電圧を出力する第２の演算増幅器の動作電流の停止又は制限が解除される。ここでは、当該垂直走査期間内に、１又は複数回、周期的に制御信号ＸＳＬＰ２がＨレベルとなるパルスが生成される（Ｅ１）。
【０１１８】
また切替回路ＳＥＬが第２の電圧出力線ＰＬ２の電圧を対向電極電圧ＶＣＯＭとして出力するとき、１垂直走査期間の所定期間に、第１の電圧出力線ＰＬ１に電圧を出力する第１の演算増幅器の動作電流の停止又は制限が解除される。ここでは、当該垂直走査期間内に、１又は複数回、周期的に制御信号ＸＳＬＰ１がＨレベルとなるパルスが生成される（Ｅ２）。
【０１１９】
ここで、１垂直走査期間内に設けられる所定期間は、１又は複数の水平走査期間を単位に設定されることが望ましい。なお、図１２において、極性反転タイミングにかかわらず（即ち、対向電極電圧ＶＣＯＭとして高電位側電圧ＶＣＯＭＨを出力する期間か低電位側電圧ＶＣＯＭＬを出力する期間かにかかわらず）、１垂直走査期間において、第１及び第２の演算増幅器ＯＰ１、ＯＰ２の少なくとも一方の動作電流の停止又は制限する制御が周期的に解除されてもよい。
【０１２０】
以上のように対向電極電圧生成回路５６を制御することで、画質を劣化させることなく、より低い消費電力で、大容量の対向電極ＣＥを駆動できるようになる。
【０１２１】
このような制御を実現する制御信号ＸＳＬＰ１、ＸＳＰＬ２は、表示ドライバ６０の図示しない制御回路によって生成される。
【０１２２】
図１３に、表示ドライバ６０の図示しない制御回路の構成の要部を示す。
【０１２３】
図１３において、制御回路は、制御レジスタ部１００、タイミング生成部１３０を含む。制御レジスタ部１００は、複数の制御レジスタを含み、各制御レジスタの設定値はホスト又は表示コントローラ４０によって設定される。なお図１又は図２において水平同期信号ＬＰ、垂直同期信号ＹＤは、表示コントローラ４０から供給されるものとして説明したが、図１３では、表示ドライバ６０が水平同期信号ＬＰ、垂直同期信号ＹＤを生成するものとする。
【０１２４】
タイミング生成部１３０は、極性反転信号ＰＯＬにより規定される液晶素子の印加電圧の極性に応じて、制御レジスタ部１００の各レジスタに設定された設定値に対応した基準クロックＯＳＣのクロック数に基づいて水平同期信号ＬＰ、垂直同期信号ＹＤ、データ線駆動タイミング制御信号Ｓｃｎｔ、走査線駆動タイミング制御信号Ｇｃｎｔを出力する。なお基準クロックＯＳＣは、表示ドライバ６０内の図示しない発振回路において生成される。またタイミング生成部１３０は、極性反転信号ＰＯＬにより規定される液晶素子の印加電圧の極性に応じて、制御レジスタ部１００の各レジスタに設定された設定値に対応した水平走査期間の数に基づいて、制御信号ＸＳＬＰ１、ＸＳＬＰ２を出力することができる。
【０１２５】
図１４に、図１３の制御レジスタ部１００の構成の概要を示す。
【０１２６】
制御レジスタ部１００は、垂直走査期間設定レジスタ１０２、水平走査期間設定レジスタ１０４、データ線オンタイミング設定レジスタ１０６、データ線オフタイミング設定レジスタ１０８、走査線出力イネーブルタイミング設定レジスタ１１０、走査線出力ディセーブルタイミング設定レジスタ１１２、第１の演算増幅器オンタイミング設定レジスタ１１４、第１の演算増幅器オフタイミング設定レジスタ１１６、第２の演算増幅器オンタイミング設定レジスタ１１８、第２の演算増幅器オフタイミング設定レジスタ１２０、第１の演算増幅器オン周期設定レジスタ１２２、第２の演算増幅器オン周期設定レジスタ１２４を含む。
【０１２７】
タイミング生成部１３０は、垂直走査期間設定レジスタ１０２の設定値に対応した基準クロックＯＳＣのクロック数を周期とした垂直同期信号ＹＤを生成する。タイミング生成部１３０は、水平走査期間設定レジスタ１０４の設定値に対応した基準クロックＯＳＣのクロック数を周期とした水平同期信号ＬＰを生成する。
【０１２８】
データ線オンタイミング設定レジスタ１０６には、水平走査期間（広義には走査期間）の開始タイミングを基準にデータ線の駆動開始タイミングに対応した基準クロックＯＳＣのクロック数Ｓｏｎが設定される。データ線オフタイミング設定レジスタ１０８には、水平走査期間（広義には走査期間）の開始タイミングを基準にデータ線の駆動終了タイミングに対応した基準クロックＯＳＣのクロック数Ｓｏｆｆが設定される。タイミング生成部１３０は、クロック数Ｓｏｎ、Ｓｏｆｆに基づいてデータ線駆動タイミング制御信号Ｓｃｎｔを生成する。
【０１２９】
走査線出力イネーブルタイミング設定レジスタ１１０には、水平走査期間（広義には走査期間）の開始タイミングを基準に走査線の駆動開始タイミングに対応した基準クロックＯＳＣのクロック数Ｇｏｎが設定される。走査線出力ディセーブルタイミング設定レジスタ１１２には、水平走査期間（広義には走査期間）の開始タイミングを基準に走査線の駆動終了タイミングに対応した基準クロックＯＳＣのクロック数Ｇｏｆｆが設定される。タイミング生成部１３０は、クロック数Ｇｏｎ、Ｇｏｆｆに基づいて走査線駆動タイミング制御信号Ｇｃｎｔを生成する。
【０１３０】
図１５に、データ線駆動タイミング制御信号Ｓｃｎｔ及び走査線駆動タイミング制御信号Ｇｃｎｔの説明図を示す。
【０１３１】
タイミング生成部１３０は、たとえば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数Ｓｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数Ｓｏｆｆが経過したときにＬレベルとなるデータ線駆動タイミング制御信号Ｓｃｎｔを生成する。このようなデータ線駆動タイミング制御信号Ｓｃｎｔに基づいて、データ線駆動回路２０はデータ線を駆動する。
【０１３２】
またタイミング生成部１３０は、たとえば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数Ｇｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数Ｇｏｆｆが経過したときにＬレベルとなる走査線駆動タイミング制御信号Ｇｃｎｔを生成する。このような走査線駆動タイミング制御信号Ｇｃｎｔに基づいて、走査線駆動回路３０は走査線に選択パルスを出力する。
【０１３３】
また図１４において、第１の演算増幅器オンタイミング設定レジスタ１１４には、垂直走査期間（広義には走査期間）の開始タイミングＶＳＴＭを基準に第１の演算増幅器ＯＰ１の動作電流の停止又は制限の解除タイミングに対応した水平走査期間の数ＯＰ１ｏｎが設定される。第１の演算増幅器オフタイミング設定レジスタ１１６には、垂直走査期間（広義には走査期間）の開始タイミングＶＳＴＭを基準に第１の演算増幅器ＯＰ１の動作電流の停止又は制限の開始タイミングに対応した水平走査期間の数ＯＰ１ｏｆｆが設定される。タイミング生成部１３０は、クロック数ＯＰ１ｏｎ、ＯＰ１ｏｆｆに基づいて制御信号ＸＳＬＰ１０を生成する。
【０１３４】
第２の演算増幅器オンタイミング設定レジスタ１１８には、垂直走査期間（広義には走査期間）の開始タイミングＶＳＴＭを基準に第２の演算増幅器ＯＰ２の動作電流の停止又は制限の解除タイミングに対応した水平走査期間の数ＯＰ２ｏｎが設定される。第２の演算増幅器オフタイミング設定レジスタ１２０には、垂直走査期間（広義には走査期間）の開始タイミングＶＳＴＭを基準に第２の演算増幅器ＯＰ２の動作電流の停止又は制限の開始タイミングに対応した水平走査期間の数ＯＰ２ｏｆｆが設定される。タイミング生成部１３０は、クロック数ＯＰ２ｏｎ、ＯＰ２ｏｆｆに基づいて制御信号ＸＳＬＰ２０を生成する。
【０１３５】
図１６に、制御信号ＸＳＬＰ１０の説明図を示す。
【０１３６】
タイミング生成部１３０は、例えば垂直同期信号ＹＤにより規定される垂直走査期間の開始タイミングＶＳＴＭを基準に、水平走査期間の数ＯＰ１ｏｎが経過したときにＨレベルとなり、水平走査期間の数ＯＰ１ｏｆｆが経過したときにＬレベルとなる制御信号ＸＳＬＰ１０を生成する。
【０１３７】
なお制御信号ＸＳＬＰ２０も、図１６と同様に生成される。即ち、タイミング生成部１３０は、例えば垂直同期信号ＹＤにより規定される垂直走査期間の開始タイミングＶＳＴＭを基準に、水平走査期間の数ＯＰ２ｏｎが経過したときにＨレベルとなり、水平走査期間の数ＯＰ２ｏｆｆが経過したときにＬレベルとなる制御信号ＸＳＬＰ２０を生成する。
【０１３８】
図１７に、タイミング生成部１３０において制御信号ＸＳＬＰ１０を生成する回路の一例を示す。
【０１３９】
タイミング生成部１３０は、カウンタ１３２、コンパレータ１３４、１３６、セットリセットフリップフロップ１３８を含む。
【０１４０】
カウンタ１３２は、極性反転信号ＰＯＬの変化点を基準に、水平同期信号ＬＰに同期してカウントアップを行う。コンパレータ１３４は、カウンタ１３２のカウント値と、第１の演算増幅器オンタイミング設定レジスタ１１４の設定値である水平走査期間の数ＯＰ１ｏｎとを比較し、一致したときパルスを出力する。コンパレータ１３６は、カウンタ１３２のカウント値と、第１の演算増幅器オフタイミング設定レジスタ１２０の設定値である水平走査期間の数ＯＰ１ｏｆｆとを比較し、一致したときパルスを出力する。セットリセットフリップフロップ１３８は、コンパレータ１３４からのパルスによりセットされ、コンパレータ１３６からのパルスによりリセットされる制御信号ＸＳＬＰ１０を生成する。
【０１４１】
なお、図１７では制御信号ＸＳＬＰ１０について説明したが、制御信号ＸＳＬＰ２０も同様に生成できる。また、データ線駆動タイミング制御信号Ｓｃｎｔ、走査線駆動タイミング制御信号Ｇｃｎｔも、基準クロックＯＳＣによりカウントアップされるカウント値を用いることで同様に生成できる。
【０１４２】
更にまた図１４において、第１の演算増幅器オン周期設定レジスタ１２２には、制御信号ＸＳＬＰ１１がＨレベルになるパルスを生成する周期に対応して、水平走査期間の数又は基準クロックＯＳＣのクロック数が設定される。タイミング生成部１３０は、第１の演算増幅器オン周期設定レジスタ１２２の設定値に対応した周期のパルスを有する制御信号ＸＳＬＰ１１を生成する。また第２の演算増幅器オン周期設定レジスタ１２４には、制御信号ＸＳＬＰ２１がＨレベルになるパルスを生成する周期に対応して、水平走査期間の数又は基準クロックＯＳＣのクロック数が設定される。タイミング生成部１３０は、第２の演算増幅器オン周期設定レジスタ１２４の設定値に対応した周期のパルスを有する制御信号ＸＳＬＰ２１を生成する。
【０１４３】
図１８に、制御信号ＸＳＬＰ１を生成する回路の構成例を示す。タイミング生成部１３０は、図１８に示す回路を含むことができる。
【０１４４】
図１８に示すように、制御信号ＸＳＬＰ１は、制御信号ＸＳＬＰ１０、ＸＳＬＰ１１の論理和演算結果の信号として出力される。そして、制御信号ＸＳＬＰ１が、第１の演算増幅器ＯＰ１に対して供給される。
【０１４５】
また、制御信号ＸＳＬＰ２についても、図１８と同様にして生成できる。即ち、制御信号ＸＳＬＰ２は、制御信号ＸＳＬＰ２０、ＸＳＬＰ２１の論理和演算結果の信号として出力される。そして、制御信号ＸＳＬＰ２が、第２の演算増幅器ＯＰ２に対して供給される。
【０１４６】
５．２  第２の構成例
本実施形態の第１の構成例では、図９に示す対向電極電圧生成回路において、周期的に第１及び第２の演算増幅器ＯＰ１、ＯＰ２の動作電流の停止又は制限する制御を解除していたが、本実施形態はこれに限定されるものではない。本実施形態の第２の構成例では、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの電圧レベルを監視し、各電圧レベルと基準電圧レベルとの比較結果に基づいて、第１及び第２の演算増幅器ＯＰ１、ＯＰ２の動作電流の停止又は制限する制御を解除する。
【０１４７】
図１９に、本実施形態の第２の構成例における対向電極電圧生成回路の構成例を示す。図１９において、図９と同一部分には同一符号を付し、適宜説明を省略する。
【０１４８】
本実施形態の第２の構成例における対向電極電圧生成回路２００もまた、図６に示す電源回路５０の対向電極電圧生成回路として採用できる。第２の構成例における対向電極電圧生成回路２００が第１の構成例における対向電極電圧生成回路５６と異なる点は、対向電極電圧生成回路２００がコンパレータＣＭＰ１、ＣＭＰ２（第１のコンパレータ、第２のコンパレータ）を含み、コンパレータＣＭＰ１、ＣＭＰ２の出力を制御信号ＸＳＬＰ１１、ＸＳＬＰ２１として生成している点である。
【０１４９】
コンパレータ（第１のコンパレータ）ＣＭＰ１は、第１の電圧出力線ＰＬ１の電圧レベルと第１の基準電圧レベルＶＣＯＭＨｒｅｆとを比較する。そして第１の電圧出力線ＰＬ１の電圧レベルが第１の基準電圧レベルＶＣＯＭＨｒｅｆを下回ったとき、コンパレータＣＭＰ１は、Ｈレベルとなる制御信号ＸＳＬＰ１１を出力する。第１の構成例と同様に、制御信号ＸＳＬＰ１１と制御信号ＸＳＬＰ１０との論理和演算結果の信号が、制御信号ＸＳＬＰ１として第１の演算増幅器ＯＰ１に供給される。第１の基準電圧レベルＶＣＯＭＨｒｅｆは、振幅（ＶＣＯＭＨ−ＶＣＯＭＬ）の０．８倍〜０．９倍のレベルとすることができる。
【０１５０】
コンパレータ（第２のコンパレータ）ＣＭＰ２は、第２の電圧出力線ＰＬ２の電圧レベルと第２の基準電圧レベルＶＣＯＭＬｒｅｆとを比較する。そして第２の電圧出力線ＰＬ２の電圧レベルが第１の基準電圧レベルＶＣＯＭＬｒｅｆを上回ったとき、コンパレータＣＭＰ２は、Ｈレベルとなる制御信号ＸＳＬＰ２１を出力する。第１の構成例と同様に、制御信号ＸＳＬＰ２１と制御信号ＸＳＬＰ２０との論理和演算結果の信号が、制御信号ＸＳＬＰ２として第１の演算増幅器ＯＰ２に供給される。第２の基準電圧レベルＶＣＯＭＬｒｅｆは、振幅（ＶＣＯＭＨ−ＶＣＯＭＬ）の０．１倍〜０．２倍のレベルとすることができる。
【０１５１】
このような第１及び第２の基準電圧レベルＶＣＯＭＨｒｅｆ、ＶＣＯＭＬｒｅｆは、電源回路５０において、レギュレータを用いた公知の技術により生成される。
【０１５２】
図２０に、本実施形態の第２の構成例における対向電極電圧生成回路の動作例のタイミング図を示す。図２０において、図１２と同一部分には同一符号を付し、適宜説明を省略する。
【０１５３】
図２０において、対向電極電圧ＶＣＯＭとして高電位側電圧ＶＣＯＭＨが出力される期間（第１の垂直走査期間）では、第１の演算増幅器ＯＰ１により第１の電圧出力線ＰＬ１に高電位側電圧ＶＣＯＭＨが出力され続ける。その一方で、当該期間においては第２の演算増幅器ＯＰ２の動作電流が停止又は制限する制御が行われる。そして、第２の電圧出力線ＰＬ２の電圧レベルが、第２の基準電圧レベルＶＣＯＭＬｒｅｆを上回ると制御信号ＸＳＬＰ２（より具体的には制御信号ＸＳＬＰ２１）がＨレベルとなり、第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御が解除され、第２の電圧出力線ＰＬ２の電圧レベルが再び所望の低電位側電圧ＶＣＯＭＬの電圧レベルに近付くように制御される。その後、再び第２の電圧出力線ＰＬ２の電圧レベルが、第２の基準電圧レベルＶＣＯＭＬｒｅｆを下回ると制御信号ＸＳＬＰ２（より具体的には制御信号ＸＳＬＰ２１）がＬレベルとなり、第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御が行われる。
【０１５４】
対向電極電圧ＶＣＯＭとして低電位側電圧ＶＣＯＭＬが出力される期間（第２の垂直走査期間）では、第２の演算増幅器ＯＰ２により第２の電圧出力線ＰＬ２に低電位側電圧ＶＣＯＭＬが出力され続ける。その一方で、当該期間においては第１の演算増幅器ＯＰ１の動作電流が停止又は制限する制御が行われる。そして、第１の電圧出力線ＰＬ１の電圧レベルが、第１の基準電圧レベルＶＣＯＭＨｒｅｆを下回ると制御信号ＸＳＬＰ１（より具体的には制御信号ＸＳＬＰ１１）がＨレベルとなり、第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御が解除され、第１の電圧出力線ＰＬ１の電圧レベルが再び所望の高電位側電圧ＶＣＯＭＨの電圧レベルに近付くように制御される。その後、再び第１の電圧出力線ＰＬ１の電圧レベルが、第１の基準電圧レベルＶＣＯＭＨｒｅｆを上回ると制御信号ＸＳＬＰ１（より具体的には制御信号ＸＳＬＰ１１）がＬレベルとなり、第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御が行われる。
【０１５５】
なお、図１９では、対向電極電圧生成回路２００は、コンパレータＣＭＰ１、ＣＭＰ２を含み、各コンパレータの出力を用いて第１及び第２の演算増幅器ＯＰ１、ＯＰ２を制御するものとして説明したが、これに限定されるものではなく、第１及び第２の演算増幅器ＯＰ１、ＯＰ２のいずれか一方のみを制御するものであってもよい。
【０１５６】
即ち、対向電極電圧生成回路２００は、第１の演算増幅器ＯＰ１と、第２の演算増幅器ＯＰ２と、極性反転タイミングに応じて第１及び第２の電圧出力線ＰＬ１、ＰＬ２の１つの電圧を対向電極電圧ＶＣＯＭとして出力する切替回路ＳＥＬと、第１の電圧出力線ＰＬ１の電圧レベルと第１の基準電圧レベルＶＣＯＭＨｒｅｆとを比較するコンパレータ（第１のコンパレータ）ＣＭＰ１とを含むことができる。この場合、第１の電圧出力線ＰＬ１の電圧を対向電極電圧ＶＣＯＭとして出力するときには、第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御を行い、第２の電圧出力線ＰＬ２の電圧を対向電極電圧ＶＣＯＭとして出力するときには、第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御を行う。そして、コンパレータＣＭＰ１の比較結果に基づいて、第１の演算増幅器ＯＰ１の動作電流の停止又は制限が解除されてもよい。
【０１５７】
また対向電極電圧生成回路２００は、第１の演算増幅器ＯＰ１と、第２の演算増幅器ＯＰ２と、極性反転タイミングに応じて第１及び第２の電圧出力線ＰＬ１、ＰＬ２の１つの電圧を対向電極電圧ＶＣＯＭとして出力する切替回路ＳＥＬと、第２の電圧出力線ＰＬ２の電圧レベルと第２の基準電圧レベルＶＣＯＭＬｒｅｆとを比較するコンパレータ（第２のコンパレータ）ＣＭＰ２とを含むことができる。この場合、第１の電圧出力線ＰＬ１の電圧を対向電極電圧ＶＣＯＭとして出力するときには、第２の演算増幅器ＯＰ２の動作電流を停止又は制限する制御を行い、第２の電圧出力線ＰＬ２の電圧を対向電極電圧ＶＣＯＭとして出力するときには、第１の演算増幅器ＯＰ１の動作電流を停止又は制限する制御を行う。そして、コンパレータＣＭＰ２の比較結果に基づいて、第２の演算増幅器ＯＰ２の動作電流の停止又は制限が解除される。
【０１５８】
６．  電子機器
図２１に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１５９】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ５４０に供給する。表示コントローラ５４０は、図１又は図２の表示コントローラ４０の機能を有する。
【０１６０】
携帯電話機９００は、表示パネル５１２を含む。表示パネル５１２は、ソースドライバ５２０及びゲートドライバ５３０によって駆動される。表示パネル５１２は、複数のゲート線、複数のソース線、複数の画素を含む。表示パネル５１２は、図１又は図２の表示パネル１２の機能を有する。
【０１６１】
表示コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。
【０１６２】
電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。電源回路５４２は、図１又は図２の電源回路５０の機能を有する。表示ドライバ５４４としてソースドライバ５２０、ゲートドライバ５３０及び電源回路５４２を含み、該表示ドライバ５４４が表示パネル５１２を駆動できる。
【０１６３】
ホスト９４０は、表示コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ５４０に供給できる。表示コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により表示パネル５１２に表示させる。ソースドライバ５２０は、図１又は図２のデータ線駆動回路２０の機能を有する。ゲートドライバ５３０は、図１又は図２の走査線駆動回路３０の機能を有する。
【０１６４】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０１６５】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル５１２の表示処理を行う。
【０１６６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。或いは、例えば図６又は図９において、キャパシタＣＳ１、ＣＳ２の少なくとも１つが省略された構成であってもよい。
【０１６７】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１６８】
【図１】本実施形態の液晶装置の構成例のブロック図。
【図２】本実施形態の液晶装置の他の構成例のブロック図。
【図３】図１又は図２のデータ線駆動回路の構成例のブロック図。
【図４】図３の基準電圧発生回路、ＤＡＣ及び出力バッファの構成例を示す図。
【図５】図１又は図２の走査線駆動回路の構成例を示す図。
【図６】図１又は図２の電源回路の構成例を示す図。
【図７】図１又は図２の表示パネルの駆動波形の一例を示す図。
【図８】極性反転駆動の説明図。
【図９】本実施形態の第１の構成例における対向電極電圧生成回路の構成例の図。
【図１０】図９の第１の演算増幅器の構成例の回路図。
【図１１】対向電極電圧ＶＣＯＭの電圧レベルの説明図。
【図１２】第１の構成例における対向電極電圧生成回路の動作例のタイミング図。
【図１３】表示ドライバの図示しない制御回路の構成の要部を示す図。
【図１４】図１３の制御レジスタ部の構成の概要を示す図。
【図１５】データ線駆動タイミング制御信号及び走査線駆動タイミング制御信号の説明図。
【図１６】制御信号ＸＳＬＰ１０の説明図。
【図１７】タイミング生成部において制御信号ＸＳＬＰ１０を生成する回路の一例を示す図。
【図１８】タイミング生成部において制御信号ＸＳＬＰ１を生成する回路の一例を示す図。
【図１９】本実施形態の第２の構成例における対向電極電圧生成回路の構成例の図。
【図２０】第２の構成例における対向電極電圧生成回路の動作例のタイミング図。
【図２１】本実施形態における電子機器の構成例のブロック図。
【符号の説明】
【０１６９】
１０  液晶装置、  １２  表示パネル、  ２０  データ線駆動回路、
３０  走査線駆動回路、  ４０  表示コントローラ、  ５０  電源回路、
５６、２００  対向電極電圧生成回路、  ６０  表示ドライバ、
６２  ＶＣＯＭＨ生成回路、  ６４  ＶＣＯＭＬ生成回路、
ＣＭＰ１、ＣＭＰ２  コンパレータ、  ＣＳ１、ＣＳ２  キャパシタ、
ＯＰ１  第１の演算増幅器、  ＯＰ２  第２の演算増幅器、
ＰＬ１  第１の電圧出力線、  ＰＬ２  第２の電圧出力線、  ＰＯＬ  極性反転信号、
ＳＥＬ  切替回路、  ＶＣＯＭ  対向電極電圧、  ＶＣＯＭＨ  高電位側電圧、
ＶＣＯＭＬ  低電位側電圧、  ＸＳＬＰ１、ＸＳＬＰ１０、ＸＳＬＰ１１、ＸＳＬＰ２、ＸＳＬＰ２０、ＸＳＬＰ２１  制御信号
【図１】
2007114682.tif 000003
【図２】
2007114682.tif 000004
【図３】
2007114682.tif 000005
【図４】
2007114682.tif 000006
【図５】
2007114682.tif 000007
【図６】
2007114682.tif 000008
【図７】
2007114682.tif 000009
【図８】
2007114682.tif 000010
【図９】
2007114682.tif 000011
【図１０】
2007114682.tif 000012
【図１１】
2007114682.tif 000013
【図１２】
2007114682.tif 000014
【図１３】
2007114682.tif 000015
【図１４】
2007114682.tif 000016
【図１５】
2007114682.tif 000017
【図１６】
2007114682.tif 000018
【図１７】
2007114682.tif 000019
【図１８】
2007114682.tif 000020
【図１９】
2007114682.tif 000021
【図２０】
2007114682.tif 000022
【図２１】
2007114682.tif 000023