(57)【要約】【課題】半導体基板周縁部における層間絶縁膜の過剰研磨を抑制することができる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１に形成された下地膜８上に層間絶縁膜１１を形成する工程と、層間絶縁膜８上にフォトレジスト膜５０を塗布する工程と、フォトレジスト膜５０を露光及び現像することにより、半導体基板１の周縁部１ａを除いてフォトレジスト膜５０を部分的に除去する工程と、層間絶縁膜１１及びフォトレジスト膜５０を化学的機械研磨することにより、層間絶縁膜１１を平坦化する工程と、研磨後に残存しているフォトレジスト膜５０を除去する工程とを具備する。【選択図】図１
2007324282.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上又は上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にフォトレジスト膜を塗布する工程と、
前記フォトレジスト膜を露光及び現像することにより、前記半導体基板の周縁部に前記フォトレジスト膜を残す工程と、
前記層間絶縁膜及び前記フォトレジスト膜を化学的機械研磨することにより、前記層間絶縁膜を平坦化する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記層間絶縁膜を形成する工程の前に、前記下地膜上に、前記周縁部に隣接する領域に位置する配線を形成する工程を具備する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基板の周縁部に前記フォトレジスト膜を残す工程において、前記フォトレジスト膜が、前記配線の少なくとも前記周縁部側の端面を覆うようにする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜を平坦化する工程の後に、前記層間絶縁膜上に、前記周縁部に位置するアライメントマークを形成する工程を具備する請求項１〜３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＰ（化学的機械研磨）法を用いて層間絶縁膜を平坦化する工程を有する半導体装置の製造方法に関する。特に本発明は、半導体基板周縁部における層間絶縁膜の過剰研磨を抑制することができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図３は、従来の半導体装置の製造方法を説明する為の断面図である。本図に示す方法により製造される半導体装置は、シリコン基板の周縁部にアライメントマークを有している。
まず、図３（Ａ）に示すようにシリコン基板１００に素子分離膜２を埋め込み、更にトランジスタを形成する。トランジスタは、ゲート電極１０４、並びにソース及びドレインとなる不純物領域１０７ａ，１０７ｂを形成する。次いで、トランジスタ上を含む全面上に層間絶縁膜１０８を形成し、層間絶縁膜１０８にタングステンプラグ１０９ａ，１０９ｂ，１０９ｃを埋め込む。次いで、層間絶縁膜１０８上に配線１１０ａ，１１０ｂ，１１０ｃを形成する。トランジスタ及び配線１１０ａ〜１１０ｃは、シリコン基板１００の周縁部１００ａには形成されない。
【０００３】
次いで、図３（Ｂ）に示すように、層間絶縁膜１０８上及び配線１１０ａ〜１１０ｃ上を含む全面上に、層間絶縁膜１１１を形成する。このとき、層間絶縁膜１１１のうちシリコン基板１００の周縁部１００ａに位置する部分は、他と比べて表面が低くなる。
【０００４】
次いで、層間絶縁膜１１１の表層をＣＭＰ法により研磨除去し、層間絶縁膜１１１の表面を平坦化する。この研磨工程において、シリコン基板１００の中心部から周縁部１００ａに向かうにつれて、層間絶縁膜１１１の研磨速度が速くなる。このため、研磨後の層間絶縁膜１１１は、シリコン基板１００の周縁部１００ａに位置する部分が、他と比べて更に表面が低くなる（例えば特許文献１参照）。
【０００５】
次いで、シリコン基板１００の周縁部１００ａに位置する層間絶縁膜１１１上に、アライメントマーク１１２を形成する。更に、層間絶縁膜１１１上及びアライメントマーク１１２上に、保護膜である酸化シリコン膜１１３および窒化シリコン膜１１４を形成し、アライメントマーク１１２の上方に位置する窒化シリコン膜１１４を除去する。
【特許文献１】特開２００２−２５２１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように層間絶縁膜を平坦化する場合、半導体基板の中心部から周縁部に向かうにつれて研磨速度が速くなる。このため、場合によっては半導体基盤の周縁部において層間絶縁膜の過剰研磨が生じてしまい、最も外側に位置する配線が部分的に露出することがある。
【０００７】
また、研磨速度の分布に起因して、半導体基板の周縁部において層間絶縁膜の表面の高さが縁に近づくにつれて低くなる。このため、層間絶縁膜の周縁部上にアライメントマークが形成されている場合、同一のアライメントマークの中であっても表面の高さにばらつきが生じてしまい、アライメントマークへのフォーカスを自動で合わせることができなくなる場合がある。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、半導体基板周縁部における層間絶縁膜の過剰研磨を抑制することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板に形成された下地膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にフォトレジスト膜を塗布する工程と、
前記フォトレジスト膜を露光及び現像することにより、前記半導体基板の周縁部に前記フォトレジスト膜を残す工程と、
前記層間絶縁膜及び前記フォトレジスト膜を化学的機械研磨することにより、前記層間絶縁膜を平坦化する工程とを具備する。
【００１０】
この半導体装置の製造方法によれば、前記層間絶縁膜のうち前記半導体基板の周縁部の上方に位置する部分は、前記フォトレジスト膜で覆われているため、化学的機械研磨されないか、研磨されるとしても過剰研磨はされない。
【００１１】
前記層間絶縁膜を形成する工程の前に、前記下地膜上に、前記周縁部に隣接する領域に位置する配線を形成する工程を具備してもよい。化学的機械研磨前の前記層間絶縁膜の表面には、前記配線に起因して凹凸が形成されるが、化学的機械研磨によってこの凹凸を除去することができる。
ここで、前記半導体基板の周縁部に前記フォトレジスト膜を残す工程において、除去後の前記フォトレジスト膜が、前記配線の少なくとも前記周縁部側の端面を覆うようにするのが好ましい。この場合、化学的機械研磨によって前記配線が露出されることを抑制できる。
【００１２】
前記層間絶縁膜を平坦化する工程の後に、前記層間絶縁膜上に、前記周縁部に位置するアライメントマークを形成してもよい。前記アライメントマークの下地となる前記層間絶縁膜の平坦性が向上しているため、アライメントマークへのフォーカスの自動調整を容易に行える。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態により製造される半導体装置は、シリコン基板１の周辺部にアライメントマークを有する。
【００１４】
まず、図１（Ａ）に示すように、シリコン基板１に溝を形成し、この溝に素子分離膜２を埋め込む。これにより、トランジスタが形成される素子領域は他の領域から分離される。次いで、シリコン基板１を熱酸化することにより、ゲート絶縁膜３を形成する。次いで、ゲート絶縁膜３上を含む全面上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート絶縁膜３上にはゲート電極４が形成される。次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコン基板１に不純物を導入する。これにより、シリコン基板１には低濃度不純物領域６ａ，６ｂが形成される。次いで、ゲート電極４上を含む全面上に絶縁膜（例えば酸化シリコン膜）をＣＶＤ法により形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４の側壁はサイドウォール５で覆われる。次いで、サイドウォール５、ゲート電極４、及び素子分離膜２をマスクとしてシリコン基板１に不純物を導入する。これにより、シリコン基板１にはソース及びドレインとなる不純物領域７ａ，７ｂが形成される。
このようにして、シリコン基板１にはトランジスタが形成される。なお、シリコン基板１の周縁部１ａにはトランジスタは形成されない。
【００１５】
次いで、トランジスタ上を含む全面上に、酸化シリコン膜を主成分とする層間絶縁膜８をＣＶＤ法により形成する。次いで、層間絶縁膜８に、ゲート電極４及び不純物領域７ａ，７ｂそれぞれ上に位置する接続孔を形成し、これら接続孔にタングステンプラグ９ａ，９ｂ，９ｃを埋め込む。次いで、層間絶縁膜８上にＡｌ合金配線１０ａ，１０ｂ，１０ｃを形成する。Ａｌ合金配線１０ａ，１０ｂは、それぞれタングステンプラグ９ａ，９ｂを介して不純物領域７ａ，７ｂに接続している。Ａｌ合金配線１０ｃは、タングステンプラグ１０ｃを介してゲート電極４に接続している。
【００１６】
次いで、層間絶縁膜８及びＡｌ合金配線１０ａ〜１０ｃを含む全面上に、酸化シリコンを主成分とする層間絶縁膜１１をＣＶＤ法により形成する。層間絶縁膜１１の表面は、トランジスタ及びＡｌ合金配線が形成されていない周縁部１ａが他の領域と比べて低くなる。
【００１７】
次いで、層間絶縁膜１１の全面上にフォトレジスト膜５０を塗布する。次いで、このフォトレジスト膜５０を露光及び現像する。これにより、フォトレジスト膜５０は、周縁部１ａに位置する部分を除いて除去される。なお、フォトレジスト膜５０は、最も周縁部１ａ側に位置するＡｌ合金配線（本図ではＡｌ合金配線１０ａ）の、少なくとも周縁部１ａ側の端面の上方を覆っている。
【００１８】
次いで、図１（Ｂ）に示すように、フォトレジスト膜５０及び層間絶縁膜１１をＣＭＰ法により研磨する。これにより、層間絶縁膜１１は平坦化する。
【００１９】
ＣＭＰ法における研磨速度は、シリコン基板１の中心部から周縁部１ａに近づくにつれて速くなる。このため、従来は、周縁部１ａに位置する層間絶縁膜１１と、それ以外の場所に位置する層間絶縁膜１１の間で、表面の高さの差が大きくなっていた。
【００２０】
これに対して本実施形態では、周縁部１ａに位置する層間絶縁膜１１は、フォトレジスト膜５０で覆われているため研磨されない。または、研磨されるとしても過剰研磨はされない。このため、研磨前と比較して、周縁部１ａに位置する層間絶縁膜１１とそれ以外の場所に位置する層間絶縁膜１１の表面の高さの差が小さくなる。また、周縁部１ａに位置する層間絶縁膜１１の表面の均一性が低下しない。
【００２１】
また、フォトレジスト膜５０は、最も周縁部１ａ側に位置するＡｌ合金配線１０ａの、少なくとも周縁部１ａ側の端面の上方を覆っている。このため、研磨後に、最も周縁部１ａ側に位置するＡｌ合金配線が層間絶縁膜１１から露出することが抑制される。
【００２２】
なお、このＣＭＰ研磨工程において、フォトレジスト膜５０は除去される場合もあるし、残存している場合もある。後者の場合、残存しているフォトレジスト膜５０を除去する。
【００２３】
次いで、図１（Ｃ）に示すように、層間絶縁膜１１上にＡｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これによりＡｌ合金膜は選択的に除去され、層間絶縁膜１１上に位置するアライメントマーク１２が形成される。アライメントマーク１２は周縁部１ａに位置しているが、上記したように周縁部１ａに位置する層間絶縁膜８の表面の均一性が向上しているため、従来と比較してアライメントマーク１２の高さの均一性が向上する。従って、アライメントマークへのフォーカスを自動で合わせやすくなる。
【００２４】
その後、層間絶縁膜１１上及びアライメントマーク１２上に、保護膜である機能する酸化シリコン膜１３および窒化シリコン膜１４を形成し、アライメントマーク１２の上方に位置する窒化シリコン膜１４を除去する。
【００２５】
以上、本発明の実施形態によれば、Ａｌ合金配線１０ａ〜１０ｃの上層である層間絶縁膜１１の表面をＣＭＰ法により平坦化する前に、層間絶縁膜１１上のうち周縁部１ａのみにフォトレジスト膜５０を設けている、このため、周縁部１ａに位置する層間絶縁膜１１は研磨（又は過剰研磨）されず、研磨後に、周縁部１ａに位置する層間絶縁膜１１とそれ以外の場所に位置する層間絶縁膜１１の表面の高さの差が小さくなる。また、周縁部１ａに位置する層間絶縁膜１１の表面の均一性が向上し、層間絶縁膜１１上に形成されたアライメントマーク１２へのフォーカスを自動で合わせやすくなる。
【００２６】
また、フォトレジスト膜５０は、最も周縁部１ａ側に位置するＡｌ合金配線１０ａの上方を覆っているため、研磨後にＡｌ合金配線１０ａが層間絶縁膜１１から露出することが抑制される。
【００２７】
なお、窒化膜等をフォトレジスト膜５０の代わりに用いることも考えられるが、この場合、窒化膜等をパターニングするためにマスク膜を形成する必要があるため、本実施形態と比較して、工程数が増加する。
【００２８】
本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した実施形態においては、２層目の層間絶縁膜１１に平坦化工程に本発明を適用したが、１層目の層間絶縁膜８をＣＭＰ法により平坦化する場合、本発明を適用しても良い。
【図面の簡単な説明】
【００２９】
【図１】各図は、本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】各図は、従来の半導体装置の製造方法を説明する為の断面図。
【符号の説明】
【００３０】
１，１００…シリコン基板、１ａ，１００ａ…周縁部、２…素子分離膜、３…ゲート絶縁膜、４，１０４…ゲート電極、５…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ，１０７ａ，１０７ｂ…不純物領域、８，１１．１０８，１１１…層間絶縁膜、９ａ〜９ｃ，１０９ａ〜１０９ｃ…タングステンプラグ、１０ａ〜１０ｃ，１１０ａ〜１１０ｃ…Ａｌ合金配線、１２，１１２…アライメントマーク、１３，１１３…酸化シリコン膜、１４，１１４…窒化シリコン膜、５０…フォトレジスト膜
【図１】
2007324282.tif 000003
【図２】
2007324282.tif 000004