(57)【要約】【課題】スキャンチェーンを構成する制御対象のスキャンＦ／Ｆに任意の状態を設定することが可能な検査回路を提供すること。【解決手段】スキャンチェーンを構成する制御対象のスキャンＦ／Ｆ内のｒｅｇＢ１８と、制御対象の別のスキャンＦ／Ｆ内のセレクタ１３との間に制御専用のスキャンＦ／Ｆ（セレクタ３１，ｒｅｇＸ３２）が挿入される。したがって、制御対象のスキャンＦ／Ｆ内のｒｅｇＣ１９に任意の値を設定することができ、検査に必要な状態を実現することが可能となる。【選択図】図３
2007198793.tif 000002
【特許請求の範囲】
【請求項１】
スキャンチェーンを有する検査回路であって、
前記スキャンチェーンを構成し、制御対象のロジック回路に接続される複数の制御対象のスキャンフリップフロップと、
前記複数の制御対象のスキャンフリップフロップの間に挿入される制御専用のスキャンフリップフロップとを含む、検査回路。
【請求項２】
前記スキャンフリップフロップは、セレクタと、
前記セレクタの出力の値を保持するレジスタとを含み、
前記制御専用のスキャンフリップフロップ内のセレクタの一方の入力に前段の制御対象のスキャンフリップフロップ内のレジスタの出力が接続され、前記制御専用のスキャンフリップフロップ内のレジスタの出力が次段の制御対象のスキャンフリップフロップ内のセレクタの一方の入力に接続される、請求項１記載の検査回路。
【請求項３】
前記複数の制御対象のスキャンフリップフロップの間に挿入される制御専用のスキャンフリップフロップは、複数段の制御専用のスキャンフリップフロップである、請求項１記載の検査回路。
【請求項４】
スキャンチェーンを有する検査回路であって、
前記スキャンチェーンを構成し、制御対象のロジック回路に接続される複数の制御対象のスキャンフリップフロップと、
前記複数の制御対象のスキャンフリップフロップの間に挿入される制御対象外のロジック回路内スキャンフリップフロップとを含む、検査回路。
【請求項５】
前記スキャンフリップフロップは、セレクタと、
前記セレクタの出力の値を保持するレジスタとを含み、
前記制御対象外のロジック回路内スキャンフリップフロップ内のセレクタの一方の入力に前段の制御対象のスキャンフリップフロップ内のレジスタの出力が接続され、前記制御対象外のロジック回路内スキャンフリップフロップ内のレジスタの出力が次段の制御対象のスキャンフリップフロップ内のセレクタの一方の入力に接続される、請求項４記載の検査回路。
【請求項６】
前記複数の制御対象のスキャンフリップフロップの間に挿入される制御対象外のロジック回路内スキャンフリップフロップは、複数段の制御対象外のロジック回路内スキャンフリップフロップである、請求項４記載の検査回路。
【請求項７】
スキャンチェーンを有する検査回路であって、
前記スキャンチェーンを構成し、制御対象のロジック回路に接続される複数の制御対象のスキャンフリップフロップと、
前記複数の制御対象のスキャンフリップフロップの間に挿入される制御用の論理ゲートとを含む、検査回路。
【請求項８】
前記スキャンフリップフロップは、セレクタと、
前記セレクタの出力の値を保持するレジスタとを含み、
前記論理ゲートの一方の入力に前段の制御対象のスキャンフリップフロップ内のレジスタの出力が接続され、前記論理ゲートの出力が次段の制御対象のスキャンフリップフロップ内のセレクタの一方の入力に接続される、請求項７記載の検査回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロジック回路を検査するためのスキャンチェーンを有する検査回路に関し、特に、クリティカルパス評価、消費電力評価などが効率的に行なえるスキャンチェーンを有する検査回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化、高密度化などが進み、ロジック回路を検査するための検査回路が半導体集積回路に搭載されることが多くなっている。このような検査回路の１つとして、スキャンチェーンを挙げることができる。従来のスキャンチェーンにおいては、通常の論理を構成するスキャンＦ／Ｆ（Flip Flop）同士を接続してスキャンチェーンを形成するために、スキャンＦ／Ｆのスキャン入力が前段のスキャンＦ／Ｆのデータ出力（スキャン出力）に接続される。
【特許文献１】特開２０００−２２１２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のスキャンチェーンにおいて、観測すべきタイミングパスを構成するロジック回路によっては、クリティカルパス評価などが行なえない場合があった。
【０００４】
たとえば、特許文献１に記載のディレイテスト容易化回路においては、ディレイタイムを測定するパスに対して活性化条件を設定するスキャンＦ／Ｆをその条件が“１”のグループと“０”のグループとにグループ化し、間にソーススキャンＦ／Ｆを介在させてスキャン接続する。
【０００５】
そして、ＳＣＡＮ−ＩＮ端子から活性化条件を設定するとともに、ソーススキャンＦ／Ｆを“０”に設定する。そして、外部クロックを入力することによって、スキャンＦ／Ｆの状態が１段シフトされても、各スキャンＦ／Ｆの状態は変化せずソーススキャンＦ／Ｆの状態のみ“０”から“１”に反転し、測定するパスに信号を入力することができる。
【０００６】
しかしながら、この特許文献１においては、ディレイタイムを測定するパスに対して活性化条件を設定するスキャンＦ／Ｆをその条件が“１”のグループと“０”のグループとにグループ化し、間にソーススキャンＦ／Ｆを介在させているので、測定するパスに設定できる状態に制限があり、異なる状態を持つパスを測定できないといった問題点があった。
【０００７】
本発明は、上記問題点を解決するためになされたものであり、その目的は、スキャンチェーンを構成する制御対象のスキャンＦ／Ｆに任意の状態を設定することが可能な検査回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明のある局面に従えば、スキャンチェーンを有する検査回路であって、スキャンチェーンを構成し、制御対象のロジック回路に接続される複数の制御対象のスキャンフリップフロップと、複数の制御対象のスキャンフリップフロップの間に挿入される制御専用のスキャンフリップフロップとを含む。
【０００９】
本発明の別の局面に従えば、スキャンチェーンを有する検査回路であって、スキャンチェーンを構成し、制御対象のロジック回路に接続される複数の制御対象のスキャンフリップフロップと、複数の制御対象のスキャンフリップフロップの間に挿入される制御対象外のロジック回路内スキャンフリップフロップとを含む。
【００１０】
本発明のさらに別の局面に従えば、スキャンチェーンを有する検査回路であって、スキャンチェーンを構成し、制御対象のロジック回路に接続される複数の制御対象のスキャンフリップフロップと、複数の制御対象のスキャンフリップフロップの間に挿入される制御用の論理ゲートとを含む。
【発明の効果】
【００１１】
本発明のある局面によれば、複数の制御対象のスキャンフリップフロップの間に制御専用のスキャンフリップフロップが挿入されるので、制御対象のスキャンフリップフロップに任意の値を設定することが可能となる。
【００１２】
本発明の別の局面によれば、複数の制御対象のスキャンフリップフロップの間に制御対象外のロジック回路内スキャンフリップフロップが挿入されるので、制御対象のスキャンフリップフロップに任意の値を設定することが可能となる。
【００１３】
本発明のさらに別の局面によれば、複数の制御対象のスキャンフリップフロップの間に制御用の論理ゲートが挿入されるので、制御対象のスキャンフリップフロップに任意の値を設定することが可能となる。
【発明を実施するための最良の形態】
【００１４】
図１は、スキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。このロジック回路は、セレクタ１１〜１６と、レジスタ（ｒｅｇ）Ａ１７〜Ｆ２２と、ＡＮＤ回路２３と、ＯＲ回路２４とを含む。たとえば、セレクタ１１とｒｅｇＡ１７とで１つのスキャンＦ／Ｆが構成される。同様に、セレクタ１２とｒｅｇＢ１８とでスキャンＦ／Ｆが構成され、セレクタ１３とｒｅｇＣ１９とでスキャンＦ／Ｆが構成され、セレクタ１４とｒｅｇＤ２０とでスキャンＦ／Ｆが構成され、セレクタ１５とｒｅｇＥ２１とでスキャンＦ／Ｆが構成され、セレクタ１６とｒｅｇＦ２２とでスキャンＦ／Ｆが構成される。
【００１５】
セレクタ１１のＦ／Ｆスキャン入力に観測用の入力信号ＳＩ１が接続され、ｒｅｇＤ２０の出力信号が観測用の出力信号ＳＯ１とされる。また、セレクタ１５のＦ／Ｆスキャン入力に観測用の入力信号ＳＩ２が接続され、ｒｅｇＦ２２の出力信号が観測用の出力信号ＳＯ２とされる。なお、スキャンチェーンを構成する、通常の論理によって構成されるスキャンＦ／Ｆを制御対象のスキャンＦ／Ｆと呼ぶことにする。
【００１６】
図１において、たとえば、ｒｅｇＢ１８の出力を始点とし、ｒｅｇＦ２２の入力を終点とするタイミングパス（クリティカルパス）を観測する場合において、ｒｅｇＢ１８の出力を“０”から“１”にする場合を考える。このとき、セレクタ１１〜１６に接続される選択（ＳＥ）信号、ｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０、ｒｅｇＦ２２を制御する必要がある。
【００１７】
図２は、図１に示すロジック回路のクリティカルパス評価などを行なうときに必要となる各スキャンＦ／Ｆの値を説明するためのタイミングチャートである。たとえば、ｒｅｇＢ１８の出力を“０”から“１”に変化させ、その変化をｒｅｇＦ２２の出力（ＳＯ２）信号で観測するためには、図２に示すように、Ｔ１において、ｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０の出力をそれぞれ、“０”、“１”、“０”に変化させる。そして、Ｔ２において、ｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０の出力をそれぞれ、“１”、“１”、“０”に変化させる必要がある。
【００１８】
しかしながら、ｒｅｇＣ１９の出力が次段のｒｅｇＤ２０に入力されるため、ｒｅｇＣ１９を“１”から“１”に遷移させ、ｒｅｇＤ２０を“０”から“０”に遷移させることができない。したがって、図１に示すスキャンチェーンを有するロジック回路は、観測できないタイミングパスがあることになる。
【００１９】
本発明の実施の形態においては、図１に示すような制御対象のスキャンＦ／Ｆが連続して接続されることにより、必要な状態を実現できないという問題を解決するものである。
【００２０】
（第１の実施の形態）
図３は、本発明の第１の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。本発明の第１の実施の形態におけるロジック回路は、図１に示すロジック回路と比較して、ｒｅｇＢ１８とセレクタ１３との間に制御専用のスキャンＦ／Ｆ（セレクタ３１、ｒｅｇＸ３２）を挿入し、ｒｅｇＣ１９とセレクタ１４との間に制御専用のスキャンＦ／Ｆ（セレクタ３３、ｒｅｇＹ３４）を挿入している。なお、制御専用のスキャンＦ／Ｆは検査専用の回路であって、通常の論理を構成しない。
【００２１】
図４は、図３に示すロジック回路のクリティカルパス評価などを行なうときのタイミングチャートである。Ｔ１において、シフト動作によってｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０のそれぞれに“０”、“１”、“０”が設定される。このとき、制御専用のスキャンＦ／ＦのｒｅｇＸ３２には“１”が設定され、ｒｅｇＹ３４には“０”が設定されている。
【００２２】
Ｔ２において、シフト動作によってｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０のそれぞれに“１”、“１”、“０”が設定される。これは、制御専用のスキャンＦ／Ｆが制御対象のスキャンＦ／Ｆの間に挿入されているため、制御専用のスキャンＦ／Ｆの値が次段の制御対象のスキャンＦ／Ｆにシフトされたものである。
【００２３】
このように、ｒｅｇＣ１９が“１”から“１”に遷移し、ｒｅｇＤ２０が“０”から“０”に遷移するため、Ｔ３においてｒｅｇＦ２２の出力を“０”から“１”に遷移させることができる。
【００２４】
以上説明したように、本実施の形態における検査回路によれば、連続する制御対象のスキャンＦ／Ｆの間に制御専用のスキャンＦ／Ｆを挿入するようにしたので、制御対象のスキャンＦ／Ｆに任意の値を設定できるようになり、検査に必要な状態を実現できないという問題を解決することが可能となった。
【００２５】
また、検査に必要な状態を実現できるため、クリティカルパス評価や消費電力評価などを特定の状態で行なうことが可能となった。
【００２６】
また、従来ではスキャンチェーンで設定できない状態を実現するために、テストパターンに特定のパターンを組み込むことによって対応していたが、本実施の形態においては検査に必要なあらゆる状態を実現することができるため、格段に高い制御性を得ることが可能となった。
【００２７】
（第２の実施の形態）
本発明の第１の実施の形態においては、連続する制御対象のスキャンＦ／Ｆの間に制御専用のスキャンＦ／Ｆを挿入するものであった。本発明の第２の実施の形態においては、連続する制御対象のスキャンＦ／Ｆの間に、通常の論理を構成するが、制御対象のロジック回路以外のロジック回路内スキャンＦ／Ｆ（以下、制御対象外のロジック回路内スキャンＦ／Ｆと呼ぶ。）を挿入するものである。
【００２８】
図５は、本発明の第２の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。本発明の第２の実施の形態におけるロジック回路は、図１に示すロジック回路と比較して、ｒｅｇＢ１８とセレクタ１３との間に制御対象外のロジック回路内スキャンＦ／Ｆ（セレクタ４１、ｒｅｇＸ４２）を挿入し、ｒｅｇＣ１９とセレクタ１４との間に制御対象外のロジック回路内スキャンＦ／Ｆ（セレクタ４３、ｒｅｇＹ４４）を挿入している。
【００２９】
図６は、図５に示すロジック回路のクリティカルパス評価などを行なうときのタイミングチャートである。Ｔ１において、シフト動作によってｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０のそれぞれに“０”、“１”、“０”が設定される。このとき、制御対象外のロジック回路内スキャンＦ／ＦのｒｅｇＸ４２には“１”が設定され、ｒｅｇＹ４４には“０”が設定されている。
【００３０】
Ｔ２において、シフト動作によってｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０のそれぞれに“１”、“１”、“０”が設定される。これは、制御対象外のロジック回路内スキャンＦ／Ｆが制御対象のスキャンＦ／Ｆの間に挿入されているため、制御対象外のロジック回路内スキャンＦ／Ｆの値が次段の制御対象のスキャンＦ／Ｆにシフトされたものである。
【００３１】
このように、ｒｅｇＣ１９が“１”から“１”に遷移し、ｒｅｇＤ２０が“０”から“０”に遷移するため、Ｔ３においてｒｅｇＦ２２の出力を“０”から“１”に遷移させることができる。
【００３２】
以上説明したように、本実施の形態における検査回路によれば、連続する制御対象のスキャンＦ／Ｆの間に制御対象外のロジック回路内スキャンＦ／Ｆを挿入するようにしたので、制御対象のスキャンＦ／Ｆに任意の値を設定できるようになり、第１の実施の形態において説明した効果と同様の効果を奏することが可能となった。
【００３３】
（第３の実施の形態）
図７は、本発明の第３の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。本発明の第３の実施の形態におけるロジック回路は、図１に示すロジック回路と比較して、ｒｅｇＢ１８とセレクタ１３との間に制御用のＯＲ回路５１を挿入し、ｒｅｇＣ１９とセレクタ１４との間に制御用のＡＮＤ回路５２を挿入している。
【００３４】
図８は、図７に示すロジック回路のクリティカルパス評価などを行なうときのタイミングチャートである。Ｔ１において、シフト動作によってｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０のそれぞれに“０”、“１”、“０”が設定される。このとき、制御用のＯＲ回路５１の一方の端子に接続される信号Ｍには“１”が設定され、制御用のＡＮＤ回路５２の一方の端子に接続される信号Ｎには“０”が設定されている。
【００３５】
Ｔ２において、シフト動作によってｒｅｇＢ１８、ｒｅｇＣ１９、ｒｅｇＤ２０のそれぞれに“１”、“１”、“０”が設定される。これは、制御用の論理ゲートが制御対象のスキャンＦ／Ｆの間に挿入されているため、制御用の論理ゲートの値が次段の制御対象のスキャンＦ／Ｆにシフトされたものである。
【００３６】
このように、ｒｅｇＣ１９が“１”から“１”に遷移し、ｒｅｇＤ２０が“０”から“０”に遷移するため、Ｔ３においてｒｅｇＦ２２の出力を“０”から“１”に遷移させることができる。なお、強制的に制御対象のスキャンＦ／Ｆに“１”を設定したい場合にはＯＲ回路が挿入され、制御対象のスキャンＦ／Ｆに“０”を設定したい場合にはＡＮＤ回路が挿入される。
【００３７】
以上説明したように、本実施の形態における検査回路によれば、連続する制御対象のスキャンＦ／Ｆの間に制御用の論理ゲートを挿入するようにしたので、制御対象のスキャンＦ／Ｆに任意の値を設定できるようになり、第１の実施の形態において説明した効果と同様の効果を奏することが可能となった。
【００３８】
（第４の実施の形態）
本発明の第１の実施の形態においては、連続する制御対象のスキャンＦ／Ｆの間に制御専用のスキャンＦ／Ｆを１つ挿入するものであった。本発明の第４の実施の形態においては、連続する制御対象のスキャンＦ／Ｆの間に制御専用のスキャンＦ／Ｆを複数挿入するものである。
【００３９】
図９は、本発明の第４の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。このロジック回路は、セレクタ１１，１２，６１−１〜６１−ｎおよび６３−１〜６３−ｎと、ｒｅｇＡ１７と、ｒｅｇＢ１８と、ｒｅｇＸ１〜ｒｅｇＸｎ（６２−１〜６２−ｎ）と、ｒｅｇＹ１〜ｒｅｇＹｎ（６４−１〜６４−ｎ）と、ロジック回路６５とを含む。
【００４０】
制御対象のスキャンＦ／Ｆを構成するセレクタ１１の前段に複数の制御専用のスキャンＦ／Ｆ（セレクタ６１−１〜６１−ｎ、ｒｅｇＸ１〜ｒｅｇＸｎ（６２−１〜６２−ｎ））が挿入され、制御対象のスキャンＦ／Ｆを構成するセレクタ１２の前段に複数の制御専用のスキャンＦ／Ｆ（セレクタ６３−１〜６３−ｎ、ｒｅｇＹ１〜ｒｅｇＹｎ（６４−１〜６４−ｎ））が挿入される。
【００４１】
以上説明したように、本実施の形態における検査回路によれば、連続する制御対象のスキャンＦ／Ｆの間に制御専用のスキャンＦ／Ｆを複数挿入するようにしたので、制御対象のスキャンＦ／Ｆに複数サイクルの間任意の値を設定できるようになり、第１の実施の形態において説明した効果に加えて、さらに制御性を向上させることが可能となった。
【００４２】
（第５の実施の形態）
本発明の第２の実施の形態においては、連続する制御対象のスキャンＦ／Ｆの間に制御対象外のロジック回路内スキャンＦ／Ｆを１つ挿入するものであった。本発明の第５の実施の形態においては、連続する制御対象のスキャンＦ／Ｆの間に制御対象外のロジック回路内スキャンＦ／Ｆを複数挿入するものである。
【００４３】
図１０は、本発明の第５の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。このロジック回路は、セレクタ１１，１２，７１−１〜７１−ｎおよび７３−１〜７３−ｎと、ｒｅｇＡ１７と、ｒｅｇＢ１８と、ｒｅｇＸ１〜ｒｅｇＸｎ（７２−１〜７２−ｎ）と、ｒｅｇＹ１〜ｒｅｇＹｎ（７４−１〜７４−ｎ）と、ロジック回路７５とを含む。
【００４４】
制御対象のスキャンＦ／Ｆを構成するセレクタ１１の前段に複数の制御対象外のロジック回路内スキャンＦ／Ｆ（セレクタ７１−１〜７１−ｎ、ｒｅｇＸ１〜ｒｅｇＸｎ（７２−１〜７２−ｎ））が挿入され、制御対象のスキャンＦ／Ｆを構成するセレクタ１２の前段に複数の制御対象外のロジック回路内スキャンＦ／Ｆ（セレクタ７３−１〜７３−ｎ、ｒｅｇＹ１〜ｒｅｇＹｎ（７４−１〜７４−ｎ））が挿入される。
【００４５】
以上説明したように、本実施の形態における検査回路によれば、連続する制御対象のスキャンＦ／Ｆの間に制御対象外のロジック回路内スキャンＦ／Ｆを複数挿入するようにしたので、制御対象のスキャンＦ／Ｆに複数サイクルの間任意の値を設定できるようになり、第２の実施の形態において説明した効果に加えて、さらに制御性を向上させることが可能となった。
【００４６】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００４７】
【図１】スキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。
【図２】図１に示すロジック回路のクリティカルパス評価などを行なうときに必要となる各スキャンＦ／Ｆの値を説明するためのタイミングチャートである。
【図３】本発明の第１の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。
【図４】図３に示すロジック回路のクリティカルパス評価などを行なうときのタイミングチャートである。
【図５】本発明の第２の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。
【図６】図５に示すロジック回路のクリティカルパス評価などを行なうときのタイミングチャートである。
【図７】本発明の第３の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。
【図８】図７に示すロジック回路のクリティカルパス評価などを行なうときのタイミングチャートである。
【図９】本発明の第４の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。
【図１０】本発明の第５の実施の形態におけるスキャンチェーンを有する検査回路を含んだロジック回路の一例を示す図である。
【符号の説明】
【００４８】
１１〜１６，３１，３３，４１，４３，６１−１〜６１−ｎ，６３−１〜６３−ｎ，７１−１〜７１−ｎ，７３−１〜７３−ｎ  セレクタ、１７〜２２，３２，３４，４２，４４，６２−１〜６２−ｎ，６４−１〜６４−ｎ，７２−１〜７２−ｎ，７４−１〜７４−ｎ  レジスタ、２３，５２  ＡＮＤ回路、２４，５１  ＯＲ回路、６５，７５  ロジック回路。
【図１】
2007198793.tif 000003
【図２】
2007198793.tif 000004
【図３】
2007198793.tif 000005
【図４】
2007198793.tif 000006
【図５】
2007198793.tif 000007
【図６】
2007198793.tif 000008
【図７】
2007198793.tif 000009
【図８】
2007198793.tif 000010
【図９】
2007198793.tif 000011
【図１０】
2007198793.tif 000012