(57)【要約】  【課題】  軽微な欠陥が発生している画素であっても確実に検出できる液晶パネルの点灯検査方法を提供する。  【解決手段】  第１検査工程では、各データ線４に、正極性の電圧Ｖｓ（Ｈ）と負極性の電圧Ｖｓ（Ｌ）が所定時間ごとに交互に切り替わるソース信号を印加する。各走査線３に、ソース信号における正極性の電圧Ｖｓ（Ｈ）、負極性の電圧Ｖｓ（Ｌ）が印加される各時間帯に、薄膜トランジスタ５をオフするレベルの電圧Ｖｇ（Ｌ）から薄膜トランジスタ５をオンするレベルの電圧Ｖｇ（Ｈ）に立ち上がるパルスＰを有するゲート信号を印加する。この状態で、液晶パネルを背面から照明して検査を行う（ステップ＃５〜＃１５）。第２検査工程では、第１検査工程に続いて、ソース信号及びゲート信号の印加をオフした直後から所定期間、液晶パネルを背面から照明して検査を行う（ステップ＃２０〜＃３０）。【選択図】      図１
2007094031.tif 000002
【特許請求の範囲】
【請求項１】
互いに絶縁されながらマトリクス状に形成された走査線、データ線と、
走査線、データ線の交差する各領域に設けられた画素電極と、
各画素電極に隣接して設けられ、ゲート端子が走査線に接続され、ソース端子がデータ線に接続され、ドレイン端子が画素電極に接続された薄膜トランジスタと、
各画素電極に対し液晶を介在して対向配置された共通電極と、を備えた液晶パネルの点灯検査方法であって、
各データ線に、正極性の電圧と負極性の電圧が所定時間ごとに交互に切り替わるソース信号を印加するとともに、各走査線に、ソース信号における正極性の電圧、負極性の電圧が印加される各時間帯にドレイン端子へのソース信号の供給を開くパルスを有するゲート信号を印加しながら、液晶パネルを背面から照明して検査を行う第１検査工程と、
その第１検査工程に続いて、ゲート信号の印加を切った直後から所定期間、液晶パネルを背面から照明して検査を行う第２検査工程と、を含むことを特徴とする液晶パネルの点灯検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路を実装する前の液晶パネルの点灯検査方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、携帯電話機、携帯情報端末等の電子機器が広く普及しており、その電子機器には、表示画面として液晶パネルが搭載されている。
【０００３】
一般に、液晶パネルの製造工程は、前工程から順に、アレイ工程、セル工程、モジュール工程に大別される。
【０００４】
アレイ工程は、液晶パネルにおける対向基板の一方であるアレイ基板を製造する工程であり、このアレイ工程では、素材であるマザー基板上に、配線、薄膜トランジスタ、絶縁膜、画素電極等を形成する。もっとも、近年のほとんどは１つの基板から複数個の液晶パネルを切り出すようしており、この場合は、所望する液晶パネルのサイズよりもはるかに大きいサイズのマザー基板を準備し、このマザー基板上に配線等を液晶パネルごとに区分けして形成することになる。なお、アレイ工程と並行して、アレイ基板と対になる共通電極を含むＣＦ（カラーフィルタ）基板を製造するＣＦ工程も当然に存在する。
【０００５】
セル工程では、先に出来上がったアレイ基板とＣＦ基板とを互いに貼り合わせ、その後、個々の液晶パネルに分断する。そして、液晶パネルごとに、対向基板（アレイ基板とＣＦ基板）同士の隙間に液晶を注入して封じ込め、表面処理を行う。
【０００６】
モジュール工程では、セル工程を経て得られた液晶パネルごとに、駆動系の電子回路等を取り付けたり、偏光板を貼り付けたりする。更に、最終的な仕様に合わせて、バックライトとしての光源や導光板等を組み付ける場合もある。
【０００７】
ところで、このようにして作製された液晶パネルには、高度な薄膜形成技術や微細加工技術をもってしても、画素電極と対向電極（共通電極）間でのリーク不良や、配線（走査線やデータ線等）の欠損、断線や、薄膜トランジスタの特性不良といった種々の欠陥が発生し得る。そのため、セル工程を経て得られた液晶パネルについては、モジュール工程に至る前に、すなわち偏光板の貼付け等を含め駆動回路を実装する前に、点灯検査を一般的には行っている。
【０００８】
この点灯検査により液晶パネルの欠陥を早期に発見できるため、後工程であるモジュール工程に不良品が流出するのを防止でき、不良の液晶パネルにバックライトなどの余計な部品を組み合わせることがなくなるので、結果として製造コストの抑制を図ることができる。
【０００９】
ここでの点灯検査の一般的な手法を続いて説明する（例えば、特許文献１参照）。先ず、図３に示すように、点灯検査の対象である液晶パネルは、大きくは、互いの間に液晶が封入されたアレイ基板１とＣＦ基板２とより成る。
【００１０】
アレイ基板１には、走査線３、走査線端子３ａ、データ線４、データ線端子４ａ、薄膜トランジスタ５、及び画素電極６が形成されている。具体的には、走査線３とデータ線４とは、絶縁膜（不図示）を介在してマトリクス状に配置され、それらの両者が交差する各領域には、薄膜トランジスタ５と画素電極６とが互いに隣接して配置されている。薄膜トランジスタ５は、ゲート端子５ａ、ソース端子５ｂ、ドレイン端子５ｃを有し、そのゲート端子５ａが走査線３に接続され、そのソース端子５ｂがデータ線４に接続され、そのドレイン端子５ｃが画素電極６に接続されている。他方のＣＦ基板２には、各画素電極６に対向して配置された共通電極７が形成されている。
【００１１】
このような液晶パネルに対し、各データ線４に各データ線端子４ａより検査用のソース信号を印加するとともに、各走査線３に各走査線端子３ａより検査用のゲート信号を印加しながら、検査用のバックライトによって液晶パネルを背面から照射する。なお、その際、共通電極７には、共通電極端子（不図示）より一定の直流電圧が印加されている。
【００１２】
その際のソース信号としては、図４（ａ）に示すように、正極性の電圧Ｖｓ（Ｈ）と負極性の電圧Ｖｓ（Ｌ）が所定時間ごとに交互に切り替わる信号が用いられる。他方ゲート信号としては、図４（ｂ）に示すように、ソース信号における正極性の電圧Ｖｓ（Ｈ）、負極性の電圧Ｖｓ（Ｌ）が印加される各時間帯の前半に、薄膜トランジスタ５をオフするレベルの電圧Ｖｇ（Ｌ）から薄膜トランジスタ５をオンするレベルの電圧Ｖｇ（Ｈ）に立ち上がるパルスＰを周期的に有する信号が用いられる。
【００１３】
このようなソース信号とゲート信号がそれぞれ各データ線４と各走査線３を通じて各薄膜トランジスタ５のソース端子５ｂとゲート端子５ａに印加されると、ゲート信号のパルスＰが印加されている間だけドレイン端子へのソース信号の供給が開かれる。これに応じて、各画素電極６には、図４（ｃ）に示すように、ゲート信号のパルスＰが印加されている間はドレイン端子を通じてソース信号が供給されてＶｐ（Ｈ）又はＶｐ（Ｌ）の電圧が蓄積され、その電圧Ｖｐ（Ｈ）、Ｖｐ（Ｌ）は、ゲート信号の次のパルスＰが印加されるまで保持される。
【００１４】
ここで、過大なリーク不良の欠陥が発生している画素において、図４（ｄ）に示すように、ソース信号の電圧Ｖｓ（Ｈ）、Ｖｓ（Ｌ）が切り替わった時点から画素電極６の電圧が急激にリークし、特に、高い側の電圧Ｖｐ（Ｈ）は急勾配で大きく低下する。また、走査線３やデータ線４に欠損、断線が発生している画素では、画素電極６に蓄えられるべき正規の高い側の電圧Ｖｐ（Ｈ）にまったく満たない。また、薄膜トランジスタ５の特性不良が発生している画素でも、画素電極６に正規の高い側の電圧Ｖｐ（Ｈ）が蓄えられない。
【００１５】
そうすると、電圧無印加状態で白表示（バックライト光が偏光板を通じて透過）となるノーマリホワイト型の液晶パネルの場合、正常な画素では、画素電極６と共通電極７との間に安定した大きな電位差が生じるため、これが液晶に有効に作用して液晶の配列が十分に変化し、その結果、黒表示（バックライト光が偏光板で遮断）に変わる。一方、欠陥が発生している画素では、画素電極６と共通電極７との間の電位差が小さいため、液晶の配列変化が不十分となり、その結果、白表示のまま又は中間的な薄明るい表示となり、これが輝点となって表れる。
【００１６】
これとは逆に、電圧無印加状態で黒表示となるノーマリブラック型の液晶パネルの場合は、上記のノーマリホワイト型の液晶パネルに対して表示が反転する。つまり、正常な画素では、白表示に変わる。一方、欠陥が発生している画素では、黒表示のまま又は中間的な薄暗い表示となり、これが暗点となって表れる。
【００１７】
なお、白表示とはいっても、実際には、各画素に対応して配置されたＣＦによって赤色、緑色、青色の表示が表れる。
【００１８】
こうして点灯検査では、ノーマリホワイト型の液晶パネルの場合は輝点を、ノーマリブラック型の液晶パネルの場合は暗点を検出することにより、欠陥の有無を判別できる。
【特許文献１】特開平７−２０９１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、点灯検査用のソース信号、ゲート信号として上記の図４（ａ）、（ｂ）に示すソース信号、ゲート信号を用いた場合、過大なリーク不良の欠陥が発生している画素の検出は一応できるものの、リーク不良の程度が軽微な画素の検出は困難である。その理由を以下に示す。
【００２０】
軽微なリーク不良の欠陥が発生している画素では、図４（ｅ）に示すように、ソース信号の電圧Ｖｓ（Ｈ）、Ｖｓ（Ｌ）が切り替わった時点から画素電極６の電圧が緩やかにリークすることになる。特に、高い側の電圧Ｖｐ（Ｈ）は緩い勾配で少し低下する。つまり、その画素電極６の高い側の電圧Ｖｐ（Ｈ）の低下した終点の電圧は、正常な画素における画素電極６の高い側の電圧Ｖｐ（Ｈ）の終点の電圧（図４（ｃ）参照）とほとんど遜色が無いものとなる。
【００２１】
そうすると、その欠陥が発生している画素については、ノーマリホワイト型の液晶パネルの場合は、黒表示又は薄暗い表示に変わり、ノーマリブラック型の液晶パネルの場合は、白表示又は薄明るい表示に変わる。いずれの表示態様も、正常な画素の表示状態と略同じであり、輝点や暗点が表れ難い。従って、輝点や暗点を頼りにした欠陥が検出し難いという問題が生じる。
【００２２】
このように判別し難い欠陥であっても、この欠陥を有する液晶パネルは結局のところ不良の液晶パネルである。そしてこの点等検査で不良品として判定されなくても、後のモジュール工程や、実際の製品となったときに、不良の液晶パネルであったことが判明する恐れがある。
【００２３】
そこで本発明は、上記の問題に鑑みてなされたものであり、軽微な欠陥が発生している画素であっても液晶パネルの段階で、確実に検出できる液晶パネルの点灯検査方法を提供することを目的とするものである。
【課題を解決するための手段】
【００２４】
上記目的を達成するため、本発明による液晶パネルの点灯検査方法は、互いに絶縁されながらマトリクス状に形成された走査線、データ線と、走査線、データ線の交差する各領域に設けられた画素電極と、各画素電極に隣接して設けられ、ゲート端子が走査線に接続され、ソース端子がデータ線に接続され、ドレイン端子が画素電極に接続された薄膜トランジスタと、各画素電極に対し液晶を介在して対向配置された共通電極と、を備えた液晶パネルの点灯検査方法であって、次に示す第１検査工程と、第２検査工程と、を含む。第１検査工程では、各データ線に、正極性の電圧と負極性の電圧が所定時間ごとに交互に切り替わるソース信号を印加するとともに、各走査線に、ソース信号における正極性の電圧、負極性の電圧が印加される各時間帯にドレイン端子へのソース信号の供給を開くパルスを有するゲート信号を印加しながら、液晶パネルを背面から照明して検査を行う。第２検査工程では、その第１検査工程に続いて、ゲート信号の印加を切った直後から所定期間、液晶パネルを背面から照明して検査を行う。
【００２５】
このようにすれば、第１検査工程において、軽微なリーク不良以外の欠陥が発生している画素については、ノーマリホワイト型の液晶パネルの場合は輝点となって表れ、ノーマリブラック型の液晶パネルの場合は暗点となって表れるため、その輝点や暗点を検出することにより、軽微なリーク不良以外の欠陥の有無を判別できる。続く第２検査工程において、軽微なリーク不良の欠陥が発生している画素については、ノーマリホワイト型の液晶パネルの場合は、ゲート信号の印加オフの直後から瞬時に白表示に戻り、ノーマリブラック型の液晶パネルの場合は、ゲート信号の印加オフの直後から瞬時に黒表示に戻るため、その個所を検出することにより、軽微なリーク不良の欠陥の有無を判別できる。その結果、軽微なリーク不良の欠陥を含む欠陥の有無を確実に判別できる。
【発明の効果】
【００２６】
本発明の液晶パネルの点灯検査方法によれば、軽微な欠陥が発生している画素であっても確実に検出できる。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明の液晶パネルの点灯検査方法の一実施形態について、図面を参照しながら詳述する。図１は本発明の一実施形態である液晶パネルの点灯検査の流れを示すフローチャート、図２はその点灯検査における第２検査工程での信号のタイムチャートである。ここで、図２（ａ）は正常な画素での画素電極の電圧を示し、図２（ｂ）は軽微なリーク不良の欠陥が発生している画素での画素電極の電圧を示している。
【００２８】
本実施形態での点灯検査の対象である液晶パネルは、上記した図３に示す液晶パネルと同様である。
【００２９】
そして、図１に示すように、本実施形態での点灯検査においては、先ず第１検査工程として、液晶パネルに対し、各データ線４に各データ線端子４ａより検査用のソース信号を印加するとともに、各走査線３に各走査線端子３ａより検査用のゲート信号を印加しながら、検査用のバックライトによって液晶パネルを背面から照射する（ステップ＃５、＃１０）。
【００３０】
ここでのソース信号及びゲート信号の印加のオンと、バックライトのオンとは、いずれが先であってもよいし、同時であってもよい。そのバックライトの光源としては、冷陰極管や発光ダイオードが用いられる。なお、その際、共通電極７には、共通電極端子より一定の直流電圧が印加されている。
【００３１】
その際のソース信号としては、図４（ａ）に示すソース信号と同様に、正極性の電圧Ｖｓ（Ｈ）と負極性の電圧Ｖｓ（Ｌ）が所定時間ごとに交互に切り替わる信号が用いられる。この信号は、例えば１／６０［ｓ（秒）］（＝１６．７［ｍｓ］）ごとに、正極性の電圧Ｖｓ（Ｈ）と負極性の電圧Ｖｓ（Ｌ）が交互に切り替わる。
【００３２】
他方、ゲート信号としては、図４（ｂ）に示すゲート信号と同様に、ソース信号における正極性の電圧Ｖｓ（Ｈ）、負極性の電圧Ｖｓ（Ｌ）が印加される各時間帯の前半に、薄膜トランジスタ５をオフするレベルの電圧Ｖｇ（Ｌ）から薄膜トランジスタ５をオンするレベルの電圧Ｖｇ（Ｈ）に立ち上がるパルスＰを周期的に有する信号が用いられる。この信号は、例えば、周期が１／６０［ｓ］（＝１６．７［ｍｓ］）で、そのパルスＰの幅が１０〜２５［μｓ］である。
【００３３】
このようなソース信号とゲート信号がそれぞれ各データ線４と各走査線３を通じて各薄膜トランジスタ５のソース端子５ｂとゲート端子５ａに印加されると、ゲート信号のパルスＰが印加されている間だけドレイン端子へのソース信号の供給が開かれる。これに応じて、正常な画素における各画素電極６には、図４（ｃ）と同様に、ゲート信号のパルスＰが印加されている間はドレイン端子を通じてソース信号が供給されてＶｐ（Ｈ）又はＶｐ（Ｌ）の電圧が蓄積され、その電圧Ｖｐ（Ｈ）、Ｖｐ（Ｌ）は、ゲート信号の次のパルスＰが印加されるまで略保持された状態となる。
【００３４】
一方、過大なリーク不良の欠陥が発生している画素では、図４（ｄ）と同様に、ソース信号の電圧Ｖｓ（Ｈ）、Ｖｓ（Ｌ）が切り替わった時点から画素電極６の電圧が、急激にリークし、特に、高い側の電圧Ｖｐ（Ｈ）は急勾配で大きく低下する。また、図示していないが、走査線３やデータ線４に欠損、断線が発生している画素では、画素電極６に蓄えられるべき正規の高い側の電圧Ｖｐ（Ｈ）にまったく満たない。また、薄膜トランジスタ５の特性不良が発生している画素でも、画素電極６に正規の高い側の電圧Ｖｐ（Ｈ）が蓄えられない。
【００３５】
更に、軽微なリーク不良の欠陥が発生している画素では、図４（ｅ）と同様に、ソース信号の電圧Ｖｓ（Ｈ）、Ｖｓ（Ｌ）が切り替わった時点から画素電極６の電圧が比較的緩やかにリークし、特に、高い側の電圧Ｖｐ（Ｈ）は緩い勾配で少し低下する。つまり、その画素電極６の高い側の電圧Ｖｐ（Ｈ）の低下した終点の電圧は、正常な画素における画素電極６の高い側の電圧Ｖｐ（Ｈ）の終点の電圧（図４（ｃ）参照）とほとんど遜色が無いものとなってしまう。
【００３６】
そうすると、ノーマリホワイト型の液晶パネルの場合は、電圧印加時に正常な画素では、黒表示に変わる。一方、軽微なリーク不良の欠陥が発生している画素では、正常な画素とほぼ同じ表示態様の黒表示又は薄暗い表示に変わる。それ以外の欠陥が発生している画素では、白表示のまま又は薄明るい表示となり、これが輝点となって表れる。
【００３７】
これとは逆に、ノーマリブラック型の液晶パネルの場合は、上記のノーマリホワイト型の液晶パネルに対して表示が反転する。つまり、正常な画素では、白表示に変わる。一方、軽微なリーク不良の欠陥が発生している画素では、正常な画素とほぼ同じ表示態様の白表示又は薄明るい表示に変わる。それ以外の欠陥が発生している画素では、黒表示のまま又は薄暗い表示となり、これが暗点となって表れる。
【００３８】
なお、図４の（ｃ）、（ｄ）、（ｅ）は、発明の理解を容易にするため、理想的な信号の波形を示しているものであり、例えば（ｃ）の場合、電圧Ｖｐ（Ｈ）は次のゲート信号のパルスＰが印加されるまで一定であるが、実際の画素電極においては、次のゲート信号のパルスＰが印加されるまでの間に多少降下することになる。これは図４の（ｄ）、（ｅ）についても同様である。ただし、この電圧の低下は、図４の（ｄ）、（ｅ）で示す、不良の画素における電圧の低下を示す傾斜に比べると、はるかに緩やかなものである。
【００３９】
そして、図１に示すように、ステップ＃１５に進んで検査を実行する。ここでの検査では、ノーマリホワイト型の液晶パネルの場合は輝点を、ノーマリブラック型の液晶パネルの場合は暗点を検出することにより、軽微なリーク不良の欠陥以外の欠陥の有無を判別できる。つまり、ここでの検査では、判別の難しい軽微なリーク不良の欠陥の有無を判別していない。
【００４０】
これで第１検査工程を終え、引き続いて、軽微なリーク不良の欠陥の有無を判別する第２検査工程に移行する。具体的には、ステップ＃２０に進んでソース信号及びゲート信号の印加をオフして突然切り、その直後から予め設定した規定時間が経過するまで観察による検査を実行する（ステップ＃２５、＃３０）。
【００４１】
なお、共通電極７に直流電圧が印加されている場合には、その電圧の印加も、ソース信号及びゲート信号の印加オフと同時に、オフしてきってもよい。一方バックライトはオンしたままで、液晶パネルを照明し続けている。但し、第１検査工程での検査（ステップ＃１５）を終えた後に一旦バックライトをオフし、ソース信号及びゲート信号の印加オフ（ステップ＃２０）の直前に再びバックライトをオンしても構わない。
【００４２】
その際、ソース信号及びゲート信号の印加が瞬時にオフされると、図２（ａ）に示すように、正常な画素における画素電極６の電圧Ｖｐは、徐々に低下し、３［ｓ］程度で“０（ゼロ）”に至る。一方、軽微なリーク不良の欠陥が発生している画素における画素電極６の電圧Ｖｐは、正常な画素に比べ急激に低下し、０．５［ｓ］程度の瞬時に“０”に至る。
【００４３】
これにより、ノーマリホワイト型の液晶パネルの場合は、ソース信号及びゲート信号の印加オフの直後から、画素電極６の電圧Ｖｐの低下に応じて、正常な画素では、徐々に白表示に戻り、軽微なリーク不良の欠陥が発生している画素では、いち早く白表示に戻る。つまり、正常な画素、軽微なリーク不良の欠陥が発生している画素共に、最終的には白表示に戻るわけではあるが、その白表示に戻るのにかかる時間は、軽微なリーク不良の欠陥が発生している画素の方が正常な画素よりも格段に速くなる。
【００４４】
これとは逆に、ノーマリブラック型の液晶パネルの場合は、ソース信号及びゲート信号の印加オフの直後から、正常な画素では、徐々に黒表示に戻り、軽微なリーク不良の欠陥が発生している画素では、瞬時に黒表示に戻る。つまり、正常な画素、軽微なリーク不良の欠陥が発生している画素共に、最終的には黒表示に戻るわけではあるが、その黒表示に戻るのにかかる時間は、軽微なリーク不良の欠陥が発生している画素の方が正常な画素よりも格段に速くなる。
【００４５】
なお、上記したようなソース信号及びゲート信号の印加をオフして突然切る具体的な方法としては、一般的な液晶パネルの点灯検査装置に、ソース信号及びゲート信号をオフにするするスイッチを取り付けることによって可能となる。またソース信号とゲート信号とを、ともにオフしているが、ゲート信号だけをオフする構成であってもよい。これは、ゲート信号をオフすることで画素電極６への信号印加が止まるためである。特に一般的な点灯検査装置は、ゲート信号のパルス幅が自由に変えられるように、ボリュームが取り付けられている。しがってこのボリュームを回すことによって、瞬時にゲート信号のオフ状態にしてもよいし、このボリュームとは別のスイッチを設けておいてもよい。
【００４６】
そして、ここでの検査（ステップ＃３０）では、ノーマリホワイト型の液晶パネルの場合は、ソース信号及びゲート信号の印加オフの直後から瞬時に白表示に戻る個所を、ノーマリブラック型の液晶パネルの場合は、ソース信号及びゲート信号の印加オフの直後から瞬時に黒表示に戻る個所を検出することにより、軽微なリーク不良の欠陥の有無を判別できる。
【００４７】
ソース信号及びゲート信号の印加オフの直後から規定時間を経過すると、これで第２検査工程を終え、ステップ＃３５に進んでバックライトをオフして液晶パネルへの照明を止める。ここでの規定時間としては、ソース信号及びゲート信号の印加オフから瞬時に白表示や黒表示に戻る時間、すなわち軽微なリーク不良の欠陥が発生している画素における画素電極６の電圧Ｖｐがソース信号及びゲート信号の印加オフから“０”に至るまでの時間で十分である。
【００４８】
これで点灯検査が終了する。
【００４９】
こうして点灯検査では、第１検査工程において、軽微なリーク不良以外の欠陥の有無を判別でき、続く第２検査工程において、軽微なリーク不良の欠陥の有無を判別できることから、結果として、軽微なリーク不良の欠陥を含む欠陥の有無を確実に判別できる。
【００５０】
その他本発明は上記の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、種々の変更が可能である。例えば、点灯検査における第１検査工程で用いられるゲート信号としては、ソース信号における正極性の電圧Ｖｓ（Ｈ）、負極性の電圧Ｖｓ（Ｌ）が印加される各時間帯に、パルスＰが立ち上がってドレイン端子へのソース信号の供給を開く信号であれば、どのようなものでもよい。
【産業上の利用可能性】
【００５１】
本発明は、駆動回路を実装する前の液晶パネルの点灯検査に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態である液晶パネルの点灯検査の流れを示すフローチャートである。
【図２】点灯検査における第２検査工程での信号のタイムチャートである。
【図３】点灯検査の対象である液晶パネルの回路図である。
【図４】従来の液晶パネルの点灯検査における信号のタイムチャートである。
【符号の説明】
【００５３】
１    アレイ基板
２    ＣＦ基板
３    走査線
３ａ    走査線端子
４    データ線
４ａ    データ線端子
５    薄膜トランジスタ
５ａ    ゲート端子
５ｂ    ソース端子
５ｃ    ドレイン端子
６    画素電極
７    共通電極
【図１】
2007094031.tif 000003
【図２】
2007094031.tif 000004
【図３】
2007094031.tif 000005
【図４】
2007094031.tif 000006