(57)【要約】【課題】ＵＳＢメモリの小型化を実現すると共に、製造コストの低減を図る。【解決手段】複数の装置形成領域を有する回路基板２の第１の主面２ａにＵＳＢ端子３を形成すると共に、第１の主面２ａとは反対側の第２の主面２ｂにメモリ素子５を実装する。ＵＳＢ端子３の形成およびメモリ素子５の実装は、複数の装置形成領域に対してそれぞれ実施する。複数の装置形成領域に実装されたメモリ素子５を一括して封止するように、回路基板２の第２の主面２ｂに封止樹脂９をモールドする。次いで、回路基板２に電子部品４を実装する。このような回路基板２を封止樹脂９と共に複数の装置形成領域に応じて切断して、個片化された半導体記憶装置１を作製する。【選択図】図３
2007094718.tif 000002
【特許請求の範囲】
【請求項１】
複数の装置形成領域を有する回路基板の第１の主面に、前記複数の装置形成領域に対してそれぞれＵＳＢ端子を形成する工程と、
前記回路基板の第１の主面とは反対側の第２の主面に、前記複数の装置形成領域に対してそれぞれメモリ素子を実装する工程と、
前記複数の装置形成領域に実装されたメモリ素子を一括して封止するように、前記回路基板の第２の主面に封止樹脂をモールドする工程と、
前記回路基板の前記ＵＳＢ端子の形成領域および前記メモリ素子の実装領域を除く部分に電子部品を実装する工程と、
前記回路基板を前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体記憶装置を作製する工程と
を具備することを特徴とする半導体記憶装置の製造方法。
【請求項２】
請求項１記載の半導体記憶装置の製造方法において、
前記回路基板の前記第２の主面側にコントローラ素子を実装し、前記メモリ素子と共に前記封止樹脂で封止することを特徴とする半導体記憶装置の製造方法。
【請求項３】
請求項１または請求項２記載の半導体記憶装置の製造方法において、
前記電子部品の一部を、前記回路基板の前記第２の主面における前記メモリ素子の実装領域を除く部分に実装し、前記メモリ素子と共に前記封止樹脂で封止することを特徴とする半導体記憶装置の製造方法。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体記憶装置の製造方法において、
前記回路基板に前記電子部品の実装パッドを無電解金メッキで形成する工程と、前記回路基板の第１の主面に前記ＵＳＢ端子を電解硬質金メッキで形成する工程と、前記回路基板の第２の主面に前記メモリ素子との接続パッドを電解軟質金メッキで形成する工程とを具備することを特徴とする半導体記憶装置の製造方法。
【請求項５】
請求項１ないし請求項４のいずれか１項記載の半導体記憶装置の製造方法で作製した半導体記憶装置を、ＵＳＢプラグシェル内に収容してＵＳＢメモリ装置を作製することを特徴とするＵＳＢメモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置の製造方法とそれを適用したＵＳＢメモリ装置の製造方法に関する。
【背景技術】
【０００２】
フラッシュメモリとＵＳＢ（Universal Serial Bus）コネクタとを一体化したＵＳＢメモリは、各種機器との接続性、情報の書き込み性、携帯性等に優れ、さらに記憶容量自体も大きいことから、ＰＣやその周辺機器、携帯型の通信機器やオーディオプレイヤ、ハードディスクレコーダやＤＶＤレコーダ等の記憶メディアとして急速に普及している。一般的なＵＳＢメモリの構造としては、ＵＳＢコネクタ部品とフラッシュメモリを搭載した回路基板とを接続して一体化したものが知られている。
【０００３】
ＵＳＢコネクタ部品は、ＵＳＢポートに差し込む金属ケース（ＵＳＢプラグシェル）内に、入出力端子としての金属端子を樹脂板で保持した部品を配置した構造を有する。回路基板にはメモリ素子やコントローラ素子を含むＩＣパッケージ（ＴＳＯＰやＱＦＰ等）と共に、コンデンサや抵抗等の電子部品が表面実装される。これらを接続・一体化したＵＳＢメモリは、各部品を実装した基板サイズにＵＳＢコネクタ部品のサイズを足した大きさが必要であるため、装置の大型化が避けられない。
【０００４】
ＵＳＢメモリはＰＣやその周辺機器等のＵＳＢポートに差し込んで使用される。このため、ＵＳＢメモリ自体が大型であると不要な方向にわずかな力が加わっただけで、接続部等が破損しやすい。このため、使用者はＵＳＢメモリに不用意に衝撃や力が加わらないように注意を払う必要がある。さらに、大型でかつ部品点数が多い従来のＵＳＢメモリは、製造工数の増加や製造効率の低下等を招きやすい。このため、従来のＵＳＢメモリは製造コストが増大するという難点を有している。
【０００５】
そこで、ＵＳＢメモリをより小型化することが検討されている。例えば、特許文献１には回路基板の一端側にＵＳＢコネクタの入出力端子を設置すると共に、回路基板の端子設置面にメモリ素子やコントローラ素子を搭載したＵＳＢメモリが記載されている。しかしながら、ここではメモリ素子やコントローラ素子をＩＣパッケージとして実装しており、メモリカードと同様な構造が採用されているため、従来のＵＳＢメモリと同様に十分に小型化することはできない。また、ＵＳＢメモリの製造コストも増大しやすい。
【０００６】
特許文献２には、ＵＳＢコネクタケース内に配置した回路基板の上面側にＵＳＢコネクタの入出力端子を配置すると共に、回路基板の下面側にメモリ素子とコントローラ素子を有する半導体デバイスを配置したＵＳＢメモリが記載されている。ただし、ここでは基板上に積層したメモリ素子やコントローラ素子を実装してマルチチップパッケージを作製し、これを入出力端子が設置された回路基板の下面側に実装している。メモリ素子やコントローラ素子を含むマルチチップパッケージは、それ自体の厚さや大きさの大型化が避けられない。従って、ＵＳＢコネクタケース内に配置する回路基板に実装するためには、マルチチップパッケージ自体の大きさが障害となるおそれがある。
【特許文献１】特開2003-331249号公報
【特許文献２】米国特許公開第2004/0153595号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＵＳＢメモリの小型化を実現すると共に、製造コストの低減を図ることを可能にした半導体記憶装置の製造方法、さらにそのような半導体記憶装置の製造方法を適用したＵＳＢメモリ装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体記憶装置の製造方法は、複数の装置形成領域を有する回路基板の第１の主面に、前記複数の装置形成領域に対してそれぞれＵＳＢ端子を形成する工程と、前記回路基板の第１の主面とは反対側の第２の主面に、前記複数の装置形成領域に対してそれぞれメモリ素子を実装する工程と、前記複数の装置形成領域に実装されたメモリ素子を一括して封止するように、前記回路基板の第２の主面に封止樹脂をモールドする工程と、前記回路基板の前記ＵＳＢ端子の形成領域および前記メモリ素子の実装領域を除く部分に電子部品を実装する工程と、前記回路基板を前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体記憶装置を作製する工程とを具備することを特徴としている。
【０００９】
本発明の一態様に係るＵＳＢメモリ装置の製造方法は、上記した本発明の一態様に係る半導体記憶装置の製造方法で作製した半導体記憶装置を、ＵＳＢプラグシェル内に収容してＵＳＢメモリ装置を作製することを特徴としている。
【発明の効果】
【００１０】
本発明の一態様に係る半導体記憶装置の製造方法およびＵＳＢメモリ装置の製造方法によれば、ＵＳＢメモリの小型化と製造コストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１２】
まず、本発明の一実施形態による半導体記憶装置の製造方法を適用して作製した半導体記憶装置の構成について説明する。図１および図２は本発明の一実施形態による製造方法を適用して作製した半導体記憶装置の構成を示す図であり、図１は半導体記憶装置の斜視図、図２は半導体記憶装置の長手方向に沿った断面図である。これらの図に示す半導体記憶装置１はＵＳＢメモリ装置の本体部分を構成するものであり、これをＵＳＢプラグシェル内に収容することによってＵＳＢメモリ装置が作製される。
【００１３】
図１および図２に示す半導体記憶装置１は、端子形成基板とメモリ素子等の実装基板とを兼ねる回路基板２を有している。回路基板２は後に詳述するＵＳＢプラグシェル内に挿入可能な幅を有している。回路基板２は、端子形成面となる第１の主面２ａと、第１の主面２ａとは反対側の第２の主面２ｂとを備えている。回路基板２は樹脂基板、セラミックス基板、ガラス基板等の各種絶縁基板に内部配線や表面配線による配線網（図示せず）を設けたものであり、具体的にはガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板を適用することができる。
【００１４】
上述した回路基板２の第１の主面２ａには、ＵＳＢコネクタの入出力端子となるＵＳＢ端子３が形成されている。すなわち、この実施形態のＵＳＢメモリ１においては、回路基板２の第１の主面２ａにＵＳＢ規格に基づく導体層を形成することによって、ＵＳＢコネクタを構成するＵＳＢ端子３が設けられている。ＵＳＢ端子３は回路基板２の配線網と電気的に接続されている。回路基板２の第１の主面２ａには、ＵＳＢ端子３の形成領域を除く基板領域に、コンデンサや抵抗等の表面実装部品４が実装されている。表面実装部品４はＵＳＢメモリを構成するのに必要な電子部品である。
【００１５】
このようなＵＳＢ端子３が設けられた回路基板２の第１の主面（端子形成面／表面）２ａとは反対側の第２の主面（裏面）２ｂには、ＮＡＮＤ型フラッシュメモリ等のメモリ素子５が実装されている。メモリ素子５は回路基板２の第２の主面２ｂにベアチップ実装されている。すなわち、メモリ素子５はベアチップの状態で例えば絶縁性接着剤（図示せず）を介して回路基板２の第２の主面２ｂに接着されている。メモリ素子５はボンディングワイヤ６を介して回路基板２の接続パッド（図示せず）と電気的に接続されている。
【００１６】
回路基板２の第２の主面２ｂには、さらにコントローラ素子７が実装されている。コントローラ素子７はメモリ素子５と同様に、ベアチップの状態で例えば絶縁性接着剤（図示せず）を介して回路基板２の第２の主面２ｂに接着されている。コントローラ素子７はボンディングワイヤ８を介して回路基板２の電極パッドと電気的に接続されている。コントローラ素子７は、ＵＳＢ端子３を通して受け取ったデータのメモリ素子５への書き込み、メモリ素子５に記憶されたデータの読み出し等を行うものであり、ＵＳＢインターフェース部、バッファ部、メモリ制御部等を有している。
【００１７】
メモリ素子５とコントローラ素子７が実装された回路基板２の第２の主面２ｂには、エポキシ樹脂等の封止樹脂９がモールドされている。すなわち、メモリ素子５とコントローラ素子７は封止樹脂（モールド樹脂）９で一体的に封止されている。このように、回路基板２の第２の主面２ｂに直接実装されたメモリ素子５やコントローラ素子７を封止樹脂９で封止することによって、ＵＳＢ端子３が形成された回路基板２を使用したパッケージを形成している。言い換えると、半導体記憶装置１はＵＳＢ端子３が形成された回路基板２を利用してシステムインパッケージ（ＳｉＰ）を有している。
【００１８】
上述したように、ＵＳＢ端子３が形成された回路基板２の端子形成面（第１の主面２ａ）とは反対側の面（第２の主面２ｂ）にメモリ素子５やコントローラ素子７を直接実装することによって、回路基板２の大きさを大幅に小さくすることができる。従って、ＵＳＢメモリの本体部分を構成する半導体記憶装置１の小型化を図ることが可能となる。さらに、回路基板２の第２の主面２ｂ側に封止樹脂９をモールドし、各素子５、７を封止してパッケージ（ＳｉＰ）を形成することによって、半導体記憶装置１の小型化と高信頼性化を両立させることが可能となる。
【００１９】
ここで、回路基板２の第１の主面２ａに形成されたＵＳＢ端子３は、半導体記憶装置１を後述するＵＳＢプラグシェル内に収容してＵＳＢメモリを構成した際に、その高さがＵＳＢコネクタ高さに至るように調整されている。具体的には、封止樹脂９はＵＳＢ端子３の高さがＵＳＢコネクタ高さを確保することが可能な厚さを有している。このように、回路基板２の厚さを考慮した上で封止樹脂９の厚さを調節することによって、ＵＳＢ端子３にＵＳＢコネクタとしての機能を付与することができる。
【００２０】
次に、上述した半導体記憶装置１の製造工程について、図３ないし図８を参照して説明する。図３は本発明の一実施形態による半導体記憶装置１の製造工程を示している。まず、図３（ａ）に示すように、回路基板２の第１の主面２ａにＵＳＢ端子３と表面実装部品４の実装パッド１１を形成すると共に、反対側の第２の主面２ｂにメモリ素子５やコントローラ素子７との接続パッド１２を形成する。ここで、図３は1個の半導体記憶装置１に対応する回路基板２を示しているが、実際には回路基板２は複数の装置形成領域を有する回路基板パネルとして半導体記憶装置１の製造工程に供給される。
【００２１】
図４は複数の装置形成領域を有する回路基板パネル１３の一例を示している。回路基板パネル１３は1個の半導体記憶装置１に相当する装置形成領域１４を複数有しており、これらは格子状に設けられたダイシング領域１５で区画されている。図４に示す回路基板パネル１３は、6個の装置形成領域１４を一括して樹脂モールドするモールド領域１６を有しており、このようなモールド領域１６が三連構造（１６Ａ、１６Ｂ、１６Ｃ）とされている。なお、一括して樹脂モールドする装置形成領域１４の数やモールド領域１６の連結数は、製造工程や製造装置等を考慮して適宜に設定することができる。
【００２２】
上述したような回路基板パネル１３の各装置形成領域１４、１４…に対して、図５に示すようにＵＳＢ端子３と実装パッド１１と接続パッド１２を形成する。なお、図５（ａ）は1個の装置形成領域１４の表面（回路基板２の第１の主面２ａ）を、図５（ｂ）はその裏面（第２の主面２ｂ）を示している。ＵＳＢ端子３、実装パッド１１および接続パッド１２の形成には、例えば金メッキが適用される。この際、ＵＳＢ端子３は機器側のＵＳＢポートに繰り返し差し込んで使用されるため、耐磨耗性を高めることが求められる。このため、ＵＳＢ端子３は電解硬質金メッキで形成することが好ましい。
【００２３】
一方、実装パッド１１は表面実装部品４との接合強度を高めるために、パッド厚を薄くすることが可能な無電解金メッキで形成することが好ましい。接続パッド１２には金ワイヤ等がボンディングされる。このような金同士の接合性を高める上で、接続パッド１２は比較的柔らかいパッドの形成が可能な電解軟質金メッキで形成することが好ましい。このように、ＵＳＢ端子３と実装パッド１１と接続パッド１２は、それぞれに求められる特性や機能に応じた金メッキ法を適用して形成することが好ましい。
【００２４】
上述した複数の金メッキ法（無電解金メッキ、電解硬質金メッキ、電解軟質金メッキ）を適用したＵＳＢ端子３、実装パッド１１および接続パッド１２の形成工程は、例えば以下のようにして実施される。まず、回路基板パネル１３の裏面（回路基板２の第２の主面２ｂ）をマスキングした後、回路基板パネル１３の表面（回路基板２の第１の主面２ａ）側の各装置形成領域１４、１４…に無電解金メッキを施して、例えば厚さが0.03〜0.5μmの無電解金メッキ層からなる実装パッド１１を形成する。
【００２５】
次いで、回路基板パネル１３の表面のＵＳＢ端子３の形成領域を除く部分をマスキングした後、回路基板パネル１３の表面側の各装置形成領域１４、１４…に電解硬質金メッキを施して、例えば厚さが0.5〜1.5μmの電解硬質金メッキ層からなるＵＳＢ端子３を形成する。この後、回路基板パネル１３の全体もしくは裏面のマスキングを除去し、表面全体にマスキングを施した後、回路基板パネル１３の裏面側の各装置形成領域１４、１４…に電解軟質金メッキを施して、例えば厚さが0.5〜1.5μmの電解軟質金メッキ層からなる接続パッド１２を形成する。
【００２６】
上述したメッキ工程でＵＳＢ端子３、実装パッド１１および接続パッド１２を形成した回路基板パネル１３は、図３（ｂ）に示す半導体素子の実装工程に送られる。半導体素子の実装工程においては、まず回路基板パネル１３の裏面（回路基板２の第２の主面２ｂ）側に、ベアチップ状態のメモリ素子５を例えばフィルム状の絶縁性接着剤１７を用いて接着する。次いで、メモリ素子５に対してワイヤボンディングを施し、ボンディングワイヤ６を介してメモリ素子５の各電極を装置形成領域１４（回路基板２）の接続パッド１２と電気的に接続する。なお、後述するように複数のメモリ素子５を積層して実装する場合には、メモリ素子５の実装工程とワイヤボンディング工程とを繰り返し実施する。
【００２７】
次いで、回路基板パネル１３の裏面（回路基板２の第２の主面２ｂ）側に、ベアチップ状態のコントローラ素子７を例えばフィルム状の絶縁性接着剤１８を用いて接着する。次いで、コントローラ素子７に対してワイヤボンディングを施し、ボンディングワイヤ８を介してコントローラ素子７の各電極を装置形成領域１４（回路基板２）の接続パッド１２と電気的に接続する。メモリ素子５およびコントローラ素子７の実装は各装置形成領域１４に対して実施する。そして、メモリ素子５およびコントローラ素子７を実装した回路基板パネル１３は、図３（ｃ）に示す樹脂モールド工程に送られる。
【００２８】
樹脂モールド工程においては、図６および図７に示すように、複数の装置形成領域１４に実装されたメモリ素子５およびコントローラ素子７を一括して封止するように、封止樹脂９を回路基板パネル１３の裏面（回路基板２の第２の主面２ｂ）にモールドする。この実施形態では、6個の装置形成領域１４を一括して樹脂モールドするモールド領域１６毎に封止樹脂９をモールド成形している。また、この実施形態ではモールド領域１６を三連構造とした回路基板パネル１３を用いているため、これらモールド領域１６Ａ、１６Ｂ、１６Ｃに対して順に封止樹脂９をモールド成形する。
【００２９】
次に、図３（ｄ）に示すように、回路基板パネル１３の表面（回路基板２の第１の主面２ａ）側の各装置形成領域１４、１４…に表面実装部品４を実装する。表面実装部品４は回路基板２の第１の主面２ａの端子形成領域を除く部分に実装される。また、表面実装部品４の実装は、回路基板パネル１３の各装置形成領域１４に対して実施される。そして、各部品４、５、７を実装した回路基板パネル１３を、封止樹脂９と共に切断する。回路基板パネル１３の切断工程においては、図８に示すように、各装置形成領域１４を区画するダイシング領域１５に沿って、回路基板パネル１３を封止樹脂９と共に切断する。このようにして、個片化された回路基板２を有する半導体記憶装置１を作製する。
【００３０】
この実施形態の半導体記憶装置１の製造方法によれば、ＵＳＢ端子３が形成された回路基板２にメモリ素子５やコントローラ素子７を直接実装しているため、半導体記憶装置１を小型化すると共に、部品点数を削減することが可能となる。部品点数の削減は製造コストの低減に寄与する。さらに、メモリ素子５やコントローラ素子７を封止樹脂９でモールドするにあたって、回路基板パネル１３の複数の装置形成領域１４に一括して樹脂モールドしているため、封止樹脂９の形成に要するコストを低減することができる。これらによって、半導体記憶装置１の小型化と製造コストの低減を図ることが可能となる。
【００３１】
上述した実施形態の半導体記憶装置１においては、回路基板２に1個のメモリ素子５を実装した構成を示したが、例えば図９に示すように複数個のメモリ素子５を積層して回路基板２の第２の主面２ｂに実装してもよい。回路基板２に実装するメモリ素子５の個数は、各素子の記憶容量やＵＳＢメモリ１の設定容量等に応じて適宜に設定することができる。コントローラ素子７は例えば図１０に示すように、メモリ素子５上に積層してもよい。さらに、図１１に示すように、積層したメモリ素子５上にコントローラ素子７を配置してもよい。このように、メモリ素子５の実装数やコントローラ素子７の実装形態は種々に変形することが可能である。
【００３２】
さらに、表面実装部品４の実装位置についても、回路基板２の第１の主面２ａに限られるものではない。例えば、図１２に示すように、表面実装部品４の一部は回路基板２の第２の主面２ｂの素子実装領域を除く部分に実装してもよい。また、図１３に示すように、電子部品４の一部は回路基板２内に配置することも可能である。さらに、図１４に示すように、全ての表面実装部品４を回路基板２の第２の主面２ｂの素子実装領域を除く部分に実装してもよい。このように、表面実装部品４は回路基板２の第１の主面２ａの端子形成領域を除く部分、第２の主面２ｂの素子実装領域を除く部分、あるいは回路基板２内のいずれに実装してもよい。回路基板２の第２の主面２ｂに実装された部品４は、メモリ素子５等と共に封止樹脂９で封止される。
【００３３】
上述した実施形態の半導体記憶装置１は、ＵＳＢメモリの本体部分を構成するものである。例えば図１５および図１６に示すように、半導体記憶装置１をＵＳＢプラグシェル２１内に収容することによって、この実施形態のＵＳＢメモリ２２が構成される。ＵＳＢプラグシェル２１は、ＵＳＢのコネクタ規格に基づく幅および高さを有している。これらの寸法は従来のＵＳＢコネクタ部品におけるケースと同一である。言い換えると、従来のＵＳＢメモリではＵＳＢコネクタ部品とは別にメモリ素子やコントローラ素子等を含むＩＣパッケージが実装された回路基板が必要であったのに対して、この実施形態のＵＳＢメモリ２２は従来のＵＳＢコネクタ部品の大きさのみで装置全体を構成している。
【００３４】
この実施形態のＵＳＢメモリ２２は、ＵＳＢメモリ本体としての半導体記憶装置１をＵＳＢプラグシェル２１内に収容し、このＵＳＢプラグシェル２１の大きさで装置全体を構成している。従って、ＵＳＢメモリ２２によれば従来のＵＳＢメモリに比べて大幅に小型化することが可能となる。ＵＳＢメモリ２２の小型化は、機器側のＵＳＢポートとの接続信頼性や携帯性等の向上のみならず、例えば回路基板２の小型化等に基づいて製造コストの低減にも寄与する。すなわち、この実施形態によれば小型化と低コスト化を実現し、かつ実用性、利便性、信頼性等に優れるＵＳＢメモリ２２を提供することが可能となる。
【００３５】
ここで、ＵＳＢメモリ本体としての半導体記憶装置１を単にＵＳＢプラグシェル２１内に挿入しただけでは、半導体記憶装置１が前後もしくは上下に移動するおそれがある。半導体記憶装置１は接着剤等でＵＳＢプラグシェル２１に固定してもよいが、例えばＵＳＢプラグシェル２１に設けた仕切り２３に表面実装部品４を突き当てることによって、半導体記憶装置１の前方への移動を防ぐことができる。なお、仕切り２３を突き当てる部品は、実働させる表面実装部品４に限らず、ダミーの電子部品であってもよい。
【００３６】
半導体記憶装置１の後方側については、例えば図１７および図１８に示すにように、ＵＳＢプラグシェル２１の後方側端部にキャップ部材２４を装着する。これによって、半導体記憶装置１の後方への移動および上下方向の移動を防ぐことができる。半導体記憶装置１の後方側は、例えば図１９および図２０に示すにように、外装ケース２５に収容するようにしてもよい。これによっても、半導体記憶装置１の後方への移動および上下方向の移動を防ぐことができる。なお、ＵＳＢプラグシェル２１は半導体記憶装置１の全体を収容するものに限らず、その一部を収容するものであってもよい。
【００３７】
本発明は上記した各実施形態に限定されるものではなく、回路基板の一方の主面にＵＳＢ端子を形成すると共に、それとは反対側の主面にメモリ素子を実装した半導体記憶装置およびＵＳＢメモリ装置に適用することができる。そのような装置も本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態による製造方法を適用して作製した半導体記憶装置の構成を示す斜視図である。
【図２】図１に示す半導体記憶装置の断面図である。
【図３】本発明の一実施形態による半導体記憶装置の製造工程を示す断面図である。
【図４】本発明の一実施形態による半導体記憶装置の製造工程で使用する回路基板パネルの構成例を示す平面図である。
【図５】本発明の一実施形態による半導体記憶装置の製造工程における端子およびパッドの形成工程を示す図である。
【図６】本発明の一実施形態による半導体記憶装置の製造工程における樹脂モールド工程を示す平面図である。
【図７】図６に示す樹脂モールド工程の断面図である。
【図８】本発明の一実施形態による半導体記憶装置の製造工程における基板切断工程を示す断面図である。
【図９】図１に示す半導体記憶装置の変形例を示す断面図である。
【図１０】図１に示す半導体記憶装置の他の変形例を示す断面図である。
【図１１】図１に示す半導体記憶装置のさらに他の変形例を示す断面図である。
【図１２】図１に示す半導体記憶装置のさらに他の変形例を示す断面図である。
【図１３】図１に示す半導体記憶装置のさらに他の変形例を示す断面図である。
【図１４】図１に示す半導体記憶装置のさらに他の変形例を示す断面図である。
【図１５】本発明の一実施形態による製造方法を適用して作製したＵＳＢメモリの構成を示す斜視図である。
【図１６】図１５に示すＵＳＢメモリの断面図である。
【図１７】図１５に示すＵＳＢメモリの変形例を示す斜視図である。
【図１８】図１７に示すＵＳＢメモリの断面図である。
【図１９】図１５に示すＵＳＢメモリの他の変形例を示す斜視図である。
【図２０】図１９に示すＵＳＢメモリの断面図である。
【符号の説明】
【００３９】
１…半導体記憶装置、２…回路基板、３…ＵＳＢ端子、４…表面実装部品、５…メモリ素子、６，８…ボンディングワイヤ、７…コントローラ素子、９…封止樹脂、１１…実装パッド、１２…接続パッド、１３…回路基板パネル、１４…装置形成領域、２１…ＵＳＢプラグシェル、２２…ＵＳＢメモリ。
【図１】
2007094718.tif 000003
【図２】
2007094718.tif 000004
【図３】
2007094718.tif 000005
【図４】
2007094718.tif 000006
【図５】
2007094718.tif 000007
【図６】
2007094718.tif 000008
【図７】
2007094718.tif 000009
【図８】
2007094718.tif 000010
【図９】
2007094718.tif 000011
【図１０】
2007094718.tif 000012
【図１１】
2007094718.tif 000013
【図１２】
2007094718.tif 000014
【図１３】
2007094718.tif 000015
【図１４】
2007094718.tif 000016
【図１５】
2007094718.tif 000017
【図１６】
2007094718.tif 000018
【図１７】
2007094718.tif 000019
【図１８】
2007094718.tif 000020
【図１９】
2007094718.tif 000021
【図２０】
2007094718.tif 000022