(57)【要約】【課題】ＭＯＳＦＥＴの半導体リレー装置を高温状態でも安定に動作して使用できるようにする。【解決手段】半導体リレー装置は、入力信号Ａ１により発振する発振回路１と、発振信号Ａ２を電磁信号に変換するインダクタ部２と、この出力Ｂ１を整流する整流回路３と、整流信号Ｂ２を充放電する充放電回路４と、充放電回路４によりオン、オフされる出力ＭＯＳＦＥＴ５とを備える。インダクタ部２は、第１及び第２の各半導体チップ上にそれぞれ形成され、互いに電磁結合する第１及び第２のインダクタＬ１、Ｌ２を有し、これら各チップはスペーサを介して積層されて形成される。この構成により、出力ＭＯＳＦＥＴ５は、従来の発光素子の光信号に基く受光素子の起電力を用いず、発振回路１に基づく整流信号Ｂ２を用いてオン、オフされるので、高温状態でも安定に動作できるコンパクトな半導体リレー装置が得られる。【選択図】図１
2007124501.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応答して電子的に開閉する半導体リレー装置において、
前記入力信号により発振する発振回路と、
前記発振回路からの発振信号を電磁信号に変換させる第１のインダクタと、
前記第１のインダクタからの電磁信号を受けて電気信号を発生する第２のインダクタと、
前記第２のインダクタからの電気信号を整流する整流回路と、
前記整流回路で整流された電気信号を充放電する充放電回路と、
前記充放電回路の両端に発生する電位差によりオン、オフされる出力ＭＯＳＦＥＴと、を備え、
前記第１のインダクタと前記第２のインダクタは、第１の半導体チップ及び第２の半導体チップにそれぞれ形成されると共に、これら第１の半導体チップと第２の半導体チップがスペーサを介して積層された構造になっていることを特徴とする半導体リレー装置。
【請求項２】
前記第２の半導体チップは加工されて前記スペーサを兼ねることを特徴とする請求項１に記載の半導体リレー装置。
【請求項３】
前記発振回路の入力側及び前記整流回路の出力側のいずれか一方又は両方に昇圧回路を備えたことを特徴とする請求項１又は請求項２に記載の半導体リレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に応答して出力される制御信号に基づいて、出力ＭＯＳＦＥＴをスイッチング動作させる半導体リレー装置に関するものである。
【背景技術】
【０００２】
従来この種の半導体リレー装置としては、例えば、特許文献１に示されるように、入力信号により電気信号を光信号に変換する発光素子と、この発光素子からの光信号を受光して所定の起電力を発生する受光素子とを備え、この起電力を基に出力ＭＯＳＦＥＴをオン、オフするものがある。図６に、このリレー装置の構成を示す。このリレー装置においては、発光素子として発光ダイオード（ＬＥＤ）１０１と、フォトダイオードアレイ１０７を有する。入力端子１０４、１０６から抵抗１０５を介して入力される入力信号によりＬＥＤ１０１で光信号を発光し、この光信号をフォトダイオードアレイ１０７で受光して所定の起電力を発生させる。この起電力により得られた所定電圧は、放電用の抵抗１１１を介してＭＯＳＦＥＴ１１５のゲート１１８とソース１１７間にスイッチング電圧として印加され、ＭＯＳＦＥＴ１１５をスイッチングする。
【０００３】
上記半導体リレー装置においては、入力の電気信号がないときは、ＬＥＤ１０１から光信号が出力されず、フォトダイオードアレイ１０７の両端及び抵抗１１１の両端に電位差が発生しない。従って、ＭＯＳＦＥＴ１１５のゲート１１８が充電されず、ＭＯＳＦＥＴ１１５のドレイン１１６とソース１１７間はオフ状態となり、出力端子１２１、１２２間は開放される。次に、電気信号が入力されると、ＬＥＤ１０１から光信号が出力され、この光信号がフォトダイオードアレイ１０７で電気信号に変換されて起電力が生じ、抵抗１１１の両端１０９、１１０間に電位差が発生する。この電位差により、ＭＯＳＦＥＴ１１５のゲート１１８が充電され、ＭＯＳＦＥＴ１１５はオンし、出力端子１２１、１２２間が導通する。このように、この半導体リレー装置は、入力信号によるＬＥＤ１０１のオン、オフによりフォトダイオードアレイ１０７で発生する起電力がオン、オフすることにより出力ＭＯＳＦＥＴ１１５がスイッチング駆動されて、出力端子１２１、１２２に接続される負荷電流を開閉している。
【０００４】
ところで、上記半導体リレー装置においては、出力ＭＯＳＦＥＴ１１５を駆動するには、ある所定電圧以上の制御電圧が必要である。この所定電圧は、受光素子のフォトダイオードアレイ１０７で発生する起電力の大きさで決まり、さらにこの起電力の大きさは、ＬＥＤ１０１で発生する光信号の大きさで決まってくる。従って、ＬＥＤ１０１は常にある一定以上の光信号を発生することが求められる。
【０００５】
しかしながら、ＬＥＤ１０１は、１００℃以上の高温状態において、一般に発光効率が劣化するため、発光する光信号の大きさが減少し、これに伴いフォトダイオードアレイ１０７における誘起電力も低下し、出力ＭＯＳＦＥＴ１１５を駆動するための所定電圧が得られず、高温時にスイッチング動作ができなくなる虞があった。このため、出力ＭＯＳＦＥＴ１１５自体は１００℃以上の温度範囲で動作可能であるにも拘わらず、半導体リレーとしての動作温度範囲が１００℃未満に制約され、高温では使用できないという問題があった。
【０００６】
さらに、フォトダイオードアレイ１０７は、フォトダイオード単体の光起電力が温度により変化し、一般に常温では０．７ボルト程度であるが起電力が高温では小さくなり、低温では大きくなる傾向にある。このため、特にダイオードを複数個直列に接続するフォトダイオードアレイ１０７における全起電力は、接続されるフォトダイオードの個数が多いほど高温における低下量が大きくなり、高温において出力ＭＯＳＦＥＴ１１５のスイッチングが不安定になる。従って、この高温における起電力低下を補うため、より多くのフォトダイオードを有するフォトダイオードアレイ１０７を必要としていた。
【特許文献１】米国特許第４２６８８４３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の問題を解決するためになされたものであり、発光ダイオード及びフォトダイオードアレイを使用せず、入力信号に基いて発振する発振回路を設け、この発振回路からの発振信号を整流して得た電気信号を用いて出力ＭＯＳＦＥＴを制御することにより、高温状態でも、出力ＭＯＳＦＥＴを確実にスイッチングできる安定した半導体リレー装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために請求項１の発明は、入力信号に応答して電子的に開閉する半導体リレー装置において、前記入力信号により発振する発振回路と、前記発振回路からの発振信号を電磁信号に変換させる第１のインダクタと、前記第１のインダクタからの電磁信号を受けて電気信号を発生する第２のインダクタと、前記第２のインダクタからの電気信号を整流する整流回路と、前記整流回路で整流された電気信号を充放電する充放電回路と、前記充放電回路の両端に発生する電位差によりオン、オフされる出力ＭＯＳＦＥＴと、を備え、前記第１のインダクタと前記第２のインダクタは、第１の半導体チップ及び第２の半導体チップにそれぞれ形成されると共に、これら第１の半導体チップと第２の半導体チップがスペーサを介して積層された構造になっているものである。
【０００９】
請求項２の発明は、請求項１に記載の半導体リレー装置において、前記第２の半導体チップは加工されて前記スペーサを兼ねるものである。
【００１０】
請求項３の発明は、請求項１又は請求項２に記載の半導体リレー装置において、前記発振回路の入力側及び前記整流回路の出力側のいずれか一方又は両方に昇圧回路を備えたものである。
【発明の効果】
【００１１】
請求項１の発明によれば、従来のように発光素子を用いることなく、入力信号に応答する発振信号を基にして得た電気信号を制御信号として出力ＭＯＳＦＥＴをオン、オフすることができるので、高温状態でも、出力ＭＯＳＦＥＴを確実にオン、オフし、安定したリレー動作を得ることができる。また、電磁信号を送受する２つの半導体チップ上のインダクタが絶縁を保ちながら積層して小さく形成されるので、発振信号の取り出しがコンパクトに行え、半導体リレー装置全体も小型にすることができる。
【００１２】
請求項２の発明によれば、半導体チップ間にスペーサの挿入が不要となるので、部品点数及び製作工数を低減することができ、製造コストを削減することができる。また、半導体チップ間の位置合せ精度も向上するので、インダクタ間の安定した電磁結合性能が得られる。
【００１３】
請求項３の発明によれば、発振回路への入力信号のレベルを昇圧して大きくできるので、発振回路が発振し易くなり、周囲温度変化等に対して発振回路を安定に発振させることができる。また、整流回路の出力を昇圧して大きくできるので、充放電回路への入力が大きくなり、出力ＭＯＳＦＥＴのスイッチングを確実に、安定して行うことができ、信頼性が向上する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態に係る半導体リレー装置について図１乃至図３を参照して説明する。本実施形態における半導体リレー装置は、入力端子１ａ、１ｂからの入力信号Ａ１に応答して発振する発振回路１と、この発振回路１からの発振信号Ａ２を電磁信号に変換させるインダクタ部２と、このインダクタ部２からのインダクタ出力信号Ｂ１を整流する整流回路３と、この整流回路３で整流された整流信号Ｂ２を充放電する充放電回路４と、この充放電回路４の両端に発生する電位差Ｖにより出力端子５ａ、５ｂ間がオン、オフされる出力ＭＯＳＦＥＴ５とを備える。インダクタ部２は、入力側となる第１のインダクタＬ１と、この第１のインダクタＬ１からの電磁信号を受けて電気信号を発生する出力側の第２のインダクタＬ２とを有し、インダクタＬ１、Ｌ２間の巻き線数比に応じて入出力間でインピーダンスを変換するコイルトランスを形成している。
【００１５】
図２は本半導体リレー装置の動作を説明するための各種信号波形を示す。図２において、Ａ１は入力信号、Ａ２は発振回路１の発振信号、Ｂ１はインダクタ部２のインダクタ出力信号、Ｂ２は整流回路３の整流信号を示し、Ｂ３は出力ＭＯＳＦＥＴのオン、オフ時の出力端子５ａ、５ｂ間の出力電圧波形を示す。
【００１６】
上記のように構成された半導体リレー装置において、発振回路１は、入力端子１ａ、１ｂ（ＧＮＤ）からの入力信号Ａ１がＬＯＷからＨＩＧＨになると、インダクタ部２が電磁結合し易く、整流し易い所定の周波数のパルス状の発振信号Ａ２を発生する。このような入力信号Ａ１により発振する発振回路１は、デジタルＬＳＩ回路等を用いて温度的に極めて安定した発振信号を容易に得ることができる。この発振信号Ａ２は、発振回路１の負荷となっているインダクタ部２のインダクタＬ１に流れ、電磁信号に変換される。このインダクタＬ１からの電磁信号は、インダクタＬ１と電磁的に結合している第２のインダクタＬ２に誘起されてインダクタ出力信号Ｂ１を発生する。そして、このインダクタＬ２からのインダクタ出力信号Ｂ１は、整流回路３で整流されて整流信号Ｂ２となる。この整流信号Ｂ２は、充放電回路４で充放電され、この充放電回路４の両端に発生する電位差Ｖが出力ＭＯＳＦＥＴ５のゲート５１とソース５２に印加される。この電位差Ｖは出力ＭＯＳＦＥＴ５の制御信号となり、この制御信号により出力ＭＯＳＦＥＴ５はスイッチングされ、入力信号Ａ１と同期してオン、オフされてリレー動作が行われる。
【００１７】
上記発振回路１は、前述のように温度的に極めて安定であり、この出力である発振信号Ａ２を基にして生成される整流信号Ｂ２も安定なものとなるので、この整流信号Ｂ２に基づく充放電回路４の出力である電位差Ｖも安定なものにでき、高温でも確実にＭＯＳＦＥＴ５をオン、オフでき、安定したスイッチング動作の半導体リレー装置を得ることができる。なお、発振回路１の発振信号Ａ２は、整流されて直流の整流信号Ｂ２に変換されるので、その電圧が出力ＭＯＳＦＥＴ５を駆動できる所定電圧以上であれば、出力ＭＯＳＦＥＴ５をスイッチングすることができることから、その発振周波数は多少変動しても問題はない。
【００１８】
図３（ａ）、（ｂ）に、インダクタ部２の構成を示す。インダクタ部２は、第１及び第２の半導体チップ１１，１２と、これら半導体チップ１１，１２間に隙間を設けるためのスペーサ１５を有し、これら半導体チップ１１，１２上には第１のインダクタＬ１と第２のインダクタＬ２が形成される。これらのインダクタＬ１，Ｌ２は各半導体チップ１１、１２上において、略四角に渦巻き状に薄膜等の金属パターンで形成されたコイルからなり、各コイルの金属パターンは渦巻き状の上下で電気的に接触しないように絶縁膜（図示なし）で分離されて形成される。第１のインダクタＬ１の両端は、発振信号Ａ２が入力される入力パッド１３ａと接地（ＧＮＤ）される入力パッド１３ｂにそれぞれ接続され、入力パッド１３ａは、ボンディングパッド１４からのボンディングワイヤ１６により前段の発振回路１の出力側と接続される。同様に、第２のインダクタＬ２の両端は、インダクタ出力信号Ｂ１を出力する出力パッド１３ｃと接地（ＧＮＤ）される出力パッド１３ｄにそれぞれの接続され、出力パッド１３ｃは、ボンディングにより次段の整流回路３の入力側と接続されて、インダクタ出力信号Ｂ１が整流回路３に供給される。
【００１９】
また、半導体チップ１１のインダクタＬ１の存在する表面と、半導体チップ１２のインダクタＬ２の存在しない裏面は、各チップ間の略４角に装着されたスペーサ１５を挟んで密着されている。これにより、インダクタ部２は半導体チップ１１、１２が接近して積層された構造となり、コンパクトに形成される。ここで、スペーサ１５は、その厚みが数１０ｕｍ程度以上であり、一般的にスペーサ（接着剤を含む）として使用されているものであれば何でも構わない。そして、スペーサ１５に接着効果があるときは、そのまま半導体チップ１１、１２を接着し、スペーサ１５に接着効果がないときは、別途、接着剤で固めるか、熱的、電気的接合などで取り付けることができる。また、スペーサ１５の材料としては、例えば、接着シートやシリコンペースト、シリコンやガラス（玉）などを用いることができる。
【００２０】
上記インダクタ部２では、このように半導体チップ１１、１２上のインダクタＬ１及Ｌ２がスペーサ１５を介して積層された構造になっているので、インダクタ部２は、極めてコンパクトに、かつ電磁結合の蜜なコイルトランスを形成でき、第２のインダクタＬ２から効率的に電磁信号を取り出すことができる。また、第２のインダクタＬ２のパターンコイルの巻き数ｎ２を第１のインダクタＬ１のコイルの巻き数ｎ１より大きくすることにより、第２のインダクタＬ２の出力は、発振信号Ａ２より大きな振幅のインダクタ出力信号Ｂ１を取り出すことができる。これにより、整流回路３の整流信号Ｂ２の振幅を大きくでき、出力ＭＯＳＦＥＴ５を確実に駆動することができる。
【００２１】
上述のように、本実施形態の半導体リレー装置によれば、入力信号Ａ１に応答する発振回路１を備え、この発振回路１の発振信号Ａ２を基にしてインダクタ部２を介して整流回路３で整流して整流信号Ｂ２を得て、これを出力ＭＯＳＦＥＴ５の制御信号として出力ＭＯＳＦＥＴ５をオン、オフする。これにより、従来の発光素子の光信号に基く受光素子の起電力から得る電気信号を出力ＭＯＳＦＥＴ５の制御信号として用いることなく、温度的に安定化された発振回路１を基に制御信号を得ることができるので、高温状態でも、出力ＭＯＳＦＥＴ５を確実にオン、オフし、安定したリレー動作を得ることができる。また、電磁信号を送受する２つの半導体チップ上のインダクタが絶縁を保ちながら平面状に積層して小さく形成されるので、発振信号の取り出しがコンパクトに行え、半導体リレー装置全体も小型にすることができる。
【００２２】
図４（ａ）、（ｂ）は本発明の第２の実施形態に係る半導体リレー装置の構成を示す。本実施形態は、第１の実施形態と同様の構成において、インダクタ部２の第２の半導体チップ１２の裏面が加工されて上述のスペーサ１５を兼ねるようにしたものである。従って、ここでは、インダクタ部２の構成のみ図示し、全体の回路構成図は省略する。図４（ａ）、（ｂ）において、上記第１の実施形態の部材と同等部材には同一符号を付している。
【００２３】
インダクタ部２では、第１のインダクタＬ１と第２のインダクタＬ２が、それぞれ第１及び第２の半導体チップ１１、１２上に略四角の渦巻き状に薄膜等の金属パターンで形成されたコイルからなり、各コイルの金属パターンは渦巻き状の上下で電気的に接触しないように絶縁膜（図示なし）で分離されて形成される。
【００２４】
第２の半導体チップ１２は、第２のインダクタＬ２が形成される表面とは反対側の裏面が加工されて、第１の半導体チップ１１と接触しない非接触部１２ａと半導体チップ１１と接触する接触部１２ｂとを持つように形成され、半導体チップ１２の基板断面がＬ型の構造を成している。第１の半導体チップ１１と第２の半導体チップ１２との積層は、半導体チップ１２の接触部１２ｂの裏面と、第１の半導体チップ１１表面のインダクタＬ１の存在しない部分とにおいて接着材等による接合によりなされる。この接合では、導電性接着材を用いて両基板を電気的に接続することもできる。
【００２５】
本実施形態によれば、スペーサを用いることなく、第１のインダクタＬ１と第２のインダクタＬ２を空間的に分離することができるので、スペーサ部品が不要となると共に、製作工数を低減することができ、製造コストを削減することができる。また、スペーサによる電気的影響（寄生容量など）を無くすことができ、高周波特性等を向上することができる。さらに、第２の半導体チップ１２の裏面加工が半導体プロセスや微細加工により精密に行うことができるので、第１と第２の半導体チップ１１、１２間の間隔の精度が極めて高くなり、インダクタ部２のインダクタＬ１とインダクタＬ２の電磁結合度のバラツキが抑制され、精度の良いトランス性能を得ることができる。これにより、発振信号Ａ２から常に一定の安定したインダクタ出力信号Ｂ１を取り出すことができる。
【００２６】
図５（ａ）は本発明の第３の実施形態に係る半導体リレー装置の構成を示す。本実施形態は、上記第１の実施形態の構成において、発振回路１の入力側及び整流回路３の出力側にそれぞれ昇圧回路６、７をさらに備えたものである。
【００２７】
本実施形態において、入力信号Ａ１は昇圧回路６で昇圧されて、昇圧入力信号Ａ１−１となり、この大きくなった昇圧入力信号Ａ１−１に基づいて発振回路１を発振させる。これにより、入力信号Ａ１が大きくなり、発振回路１からより安定な発振信号Ａ２が確実に得られ、この発振信号Ａ２はインダクタ部２の入力側のインダクタＬ１に供給される。この発振信号Ａ２は、インダクタ部２において電磁結合するインダクタＬ１、Ｌ２の巻き線数比によってレベル変換され、インダクタＬ２からインダクタ出力信号Ｂ１として取り出され、整流回路３で整流される。この整流信号Ｂ２は昇圧回路７で昇圧されて、昇圧整流信号Ｂ２−１となり充放電回路４で充放電されて、その両端の電位差Ｖが制御信号となって出力ＭＯＳＦＥＴ５のゲート５１とソース５２間に印加され、出力ＭＯＳＦＥＴ５をスイッチングする。
【００２８】
図５（ｂ）は本実施形態の半導体リレー装置の動作を説明するための各種信号波形を示す。図５（ｂ）において、Ａ１は入力信号、Ａ１−１は入力信号Ａ１の昇圧回路６で昇圧された後の昇圧入力信号、Ａ２は発振信号、Ｂ１はインダクタ部２のインダクタ出力信号、Ｂ２は整流回路３の整流信号、Ｂ２−１は整流信号Ｂ２を昇圧回路７で昇圧後の昇圧整流信号、Ｂ３は出力ＭＯＳＦＥＴのオン、オフ時の出力電圧波形を示す。
【００２９】
上記のように、本実施形態によれは、発振回路１の入力側に昇圧回路６を挿入したことにより、発振回路１への入力信号Ａ１を大きくできるので、発振回路１は確実に発振し、周囲温度変化がある場合にも安定に発振する。また、昇圧回路７により昇圧された整流信号Ｂ２が充放電回路４へ入力されるので、充放電回路４の出力レベルが大きくなり、同時に出力ＭＯＳＦＥＴ５の制御電圧を大きくすることができる。これにより、入力信号Ａ１に対応する出力ＭＯＳＦＥＴ５のスイッチングを確実に安定して行うことができ、半導体リレー装置の信頼性をさらに向上することができる。また、ここでは、昇圧回路６及び昇圧回路７の両方を挿入したが、いずれか一方でも構わない。
【００３０】
上述した各種実施形態に係る半導体リレー装置によれば、入力信号Ａ１に基いて発振する発振回路１を設け、この発振信号Ａ２を基に整流回路３で整流して得た整流信号Ｂ２を充放電する充放電回路４に加え、その出力により出力ＭＯＳＦＥＴ５をオン、オフする。これにより、半導体リレー装置のスイッチング用の制御信号として、従来の高温において出力特性の劣化する発光素子及び受光素子に基づく光起電力を用いず、温度に対して安定化できる発振回路１の発振信号を用いることにより、高温状態でも、安定したリレー動作を得ることができる。また、インダクタ部２を形成する２つのインダクタＬ１、Ｌ２が半導体チップ１１、１２上に高精度に形成されると共に、それらがスペーサ１５を介して積層して構成されることにより、インダクタ部２の構造を極めてコンパクトにでき、小型で安定な半導体リレー装置を得ることができる。
【００３１】
また、発光素子と受光素子を用いる光信号による光結合は、光の指向性が狭いため、厳密な位置合わせが必要であるが、インダクタ間の電磁結合は電磁波の指向性が広いため、それらの配設位置に自由度があり、配置設計が簡単となり、製造も容易になる。また、トランス結合により、光結合と同様に入力側と出力側を電気的に絶縁することができる。
【００３２】
なお、本発明は、上記実施形態に限られるものではなく、様々な変形が可能である。上記では、インダクタの形成された２つの各半導体チップをそれぞれ同じ方向に積層して構成したが、これらの半導体チップをインダクタが互いに向き合うように重ねて接着剤等により接合し、インダクタ間をより接近させることもできる。また、インダクタ部を半導体チップ２層で構成したが、３層以上で構成することも可能である。さらに、同じ半導体チップ上にインダクタ以外に発振回路、整流回路等を形成し、これらを一体化チップにすることにより、よりコンパクトな半導体リレー装置を形成することもできる。また、半導体チップを形成する半導体基板としては、シリコン基板、ガリューム砒素基板等、半導体チップを形成できるものであれば何でもよく、また、スペーサとして、誘電率の低い材質が好ましいことは勿論である。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施形態に係る半導体リレー装置の回路構成図。
【図２】同上装置の動作を説明するための波形図。
【図３】（ａ）は同上装置におけるインダクタ部の平面図、（ｂ）は（ａ）におけるＸ１−Ｘ１線断面図。
【図４】（ａ）は本発明の第２の実施形態に係る半導体リレー装置におけるインダクタ部の平面図、（ｂ）は（ａ）におけるＸ２−Ｘ２線断面図。
【図５】（ａ）は本発明の第３の実施形態に係る半導体リレー装置の回路構成図、（ｂ）は同装置の動作を説明するための波形図。
【図６】従来の半導体リレー装置の回路構成図。
【符号の説明】
【００３４】
１  発振回路
２  インダクタ部
３  整流回路
４  充放電制御回路
５  出力ＭＯＳＦＥＴ
６、７  昇圧回路
１１  第１の半導体チップ
１２  第２の半導体チップ
１５  スペーサ
Ａ１  入力信号
Ａ２  発振信号
Ｌ１  第１のインダクタ
Ｌ２  第２のインダクタ
Ｖ  電位差
【図１】
2007124501.tif 000003
【図２】
2007124501.tif 000004
【図３】
2007124501.tif 000005
【図４】
2007124501.tif 000006
【図５】
2007124501.tif 000007
【図６】
2007124501.tif 000008