(57)【要約】【課題】  表示素子を作製した場合に異常放電が発生しにくいカソード基板及びその作製方法、並びに異常放電が発生しにくい表示素子及びその作製方法の提供。【解決手段】  本発明のカソード基板は、基板上に、少なくとも、カソード電極と、エミッタホールを備えた絶縁層と、エミッタホール底部に形成されたエミッタと、前記エミッタホール上に開口部を有するゲート電極とを備えたカソード基板において、カソード基板表面の、絶縁層が露出した領域を覆うように放電防止電極が形成される。【選択図】          図２
2007323823.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくとも、カソード電極と、エミッタホールを備えた絶縁層と、エミッタホール底部に形成されたエミッタと、前記エミッタホール上に開口部を有するゲート電極とを備えたカソード基板において、カソード基板表面の、絶縁層が露出した領域を覆うように放電防止電極が形成されたことを特徴とするカソード基板。
【請求項２】
基板上に、カソード電極と、エミッタホールを備えた絶縁層と、エミッタホール底部に形成されたエミッタと、前記エミッタホール上に開口部を有するゲート電極とを備えたカソード基板において、カソード基板表面の、ゲート電極間以外の絶縁層が露出した領域を覆うように放電防止電極が形成されたことを特徴とするカソード基板。
【請求項３】
基板上に、カソード電極と、エミッタホールを備えた絶縁層と、エミッタホール底部に形成されたエミッタと、前記エミッタホール上に開口部を有するゲート電極とを備えたカソード基板において、絶縁層上の、ゲート電極周囲を覆うように放電防止電極が形成されたことを特徴とするカソード基板。
【請求項４】
基板上にカソード電極と、エミッタホールを備えた第１の絶縁層と、前記エミッタホール底部に形成されたエミッタと、前記エミッタホール上にそれぞれ開口部を有するゲート電極と、第２の絶縁層と、フォーカス電極とを備えたカソード基板において、前記第２の絶縁層上の、フォーカス電極間以外の絶縁層が露出した領域を覆うように放電防止電極が形成されたことを特徴とするカソード基板。
【請求項５】
基板上にカソード電極と、エミッタホールを備えた第１の絶縁層と、前記エミッタホール底部に形成されたエミッタと、前記エミッタホール上にそれぞれ開口部を有するゲート電極と、第２の絶縁層と、フォーカス電極とを備えたカソード基板において、前記第２の絶縁層上の、フォーカス電極が形成された領域周囲を覆うように放電防止電極が形成されたことを特徴とするカソード基板。
【請求項６】
少なくとも、カソード電極、絶縁層、エミッタ、エミッタからの電子放出を制御する電極を含むカソード基板の作製方法において、絶縁層上に電極層膜を成膜し、この電極層膜を微細加工して、制御する電極を形成するとともに、この制御する電極が形成されていない絶縁層を覆うように放電防止電極を形成することを特徴とするカソード基板の作製方法。
【請求項７】
基板上に、カソード電極膜、絶縁層膜、電極層膜を順次成膜した後に、該電極層膜を微細加工して、ゲート電極を形成すると共に、ゲート電極間以外のゲート電極が形成されていない領域に放電防止電極を形成し、次いで、ゲート電極にゲートホールを設けて、このゲートホールからウェットエッチングにより絶縁層をエッチングしてエミッタホールを形成し、このエミッタホールの底部のカソード電極が露出した面にエミッタを設けることを特徴とするカソード基板の作製方法。
【請求項８】
基板上に、カソード電極膜、絶縁層膜、電極層膜を順次成膜した後に、該電極層膜を微細加工して、ゲート電極を形成すると共に、ゲート電極が形成された領域の周囲に放電防止電極を形成し、次いで、ゲート電極にゲートホールを設けて、このゲートホールからウェットエッチングにより絶縁層をエッチングしてエミッタホールを形成し、このエミッタホールの底部のカソード電極が露出した面にエミッタを設けることを特徴とするカソード基板の作製方法。
【請求項９】
基板上に、カソード電極膜、第１の絶縁層膜、ゲート電極膜、第２の絶縁層膜及び電極層膜を順次成膜した後に、該電極層膜を微細加工して、フォーカス電極を形成すると共に、フォーカス電極間以外のフォーカス電極が形成されていない領域に放電防止電極を形成し、次いで、フォーカス電極にフォーカスホールを設けて、このフォーカスホールから第２の絶縁層、ゲート電極膜、第１の絶縁層膜を順次エッチングしてホールを形成し、このホールの底部のカソード電極が露出した面にエミッタを形成することを特徴とするカソード基板の作製方法。
【請求項１０】
基板上に、カソード電極膜、第１の絶縁層膜、ゲート電極膜、第２の絶縁層膜及び電極層膜を順次成膜した後に、該電極層膜を微細加工して、フォーカス電極を形成すると共に、フォーカス電極が形成された領域の周囲に放電防止電極を形成し、次いで、フォーカス電極にフォーカスホールを設けて、このフォーカスホールから第２の絶縁層、ゲート電極膜、第１の絶縁層膜を順次エッチングしてホールを形成し、このホールの底部のカソード電極が露出した面にエミッタを形成することを特徴とするカソード基板の作製方法。
【請求項１１】
請求項１〜５のいずれかに記載のカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを有することを特徴とする表示素子。
【請求項１２】
請求項６〜１０のいずれかに記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて真空封止し表示素子を作製することを特徴とする表示素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソード基板及びその作製方法、並びに表示素子及びその作製方法に関するものであり、特にカソード基板表面に露出している絶縁層上に放電防止電極を設けたカソード基板及びその作製方法、並びにそのカソード基板を用いた表示素子及びその作製方法に関する。
【背景技術】
【０００２】
近年、陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤの作製に用いられる表示素子としては、３極構造の表示素子と、４極構造の表示素子とがある。３極構造の表示素子は、カソード電極及びゲート電極が形成されたカソード基板と、アノード電極が形成されたアノード基板とを有するものである。カソード基板は、基板上に、カソード電極膜、絶縁層膜、ゲート電極層膜を順次成膜し、次いで、ゲート電極をライン状に形成し、その後、ゲート電極にゲートホールを設けて、このゲートホールからウェットエッチングにより絶縁層をエッチングしてエミッタホールを形成し、このエミッタホールの底部のカソード電極が露出した面にエミッタを設けてなるものである。そして、カソード基板とアノード基板とを所定の距離離して、カソード電極とアノード電極とが対向するように配置・固定し、この基板間を真空封止して表示素子としている。この場合、基板間に電圧を印加すると、カソード基板のエミッタから電子放出が生じて、アノード基板上の蛍光体層にぶつかって発光する（例えば、特許文献１）。
【０００３】
また、４極構造の表示素子の場合には、ゲート電極上にさらに第２の絶縁層及びフォーカス電極を有しているカソード基板とアノード基板とから構成されている。
【特許文献１】特開２００５−１４９８５０号（図２及び図５等）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、通常、カソード基板を上面から見ると、絶縁層が広く露出した部分がある。図３は、３極構造の表示素子に用いられるカソード基板の上面図であり、３１が露出した絶縁層であり、３２はライン状にエッチングされて形成されたゲート電極である（図３中においては、ゲートホールについては図示していない）。各ライン状のゲート電極３２は、所定の位置に密集されて形成されており、このゲート電極が形成された領域の外周部に絶縁層３１が露出している。この場合に、アノード基板を設置して、基板間に電圧をかけて作動させると、この露出した絶縁層部分で電子のチャージアップが起こるため、異常放電が生じて、基板を破損してしまうという問題がある。４極構造の表示素子においても、フォーカス電極は、この密集されたゲート電極上に形成されるので、上部にフォーカス電極が形成されていない部分においては、第２の絶縁層が基板表面に露出し、この露出した第２の絶縁層で電子のチャージアップが起こって異常放電が生じてしまう。
【０００５】
そこで、本発明の課題は、従来技術の問題点を解決し、電圧を印加しても異常放電が生じない３極構造型表示素子に用いるカソード基板又は４極構造型表示素子に用いるカソード基板及びその作製方法、並びにこれらを用いた表示素子及びその作製方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のカソード基板は、基板上に、少なくとも、カソード電極と、エミッタホールを備えた絶縁層と、エミッタホール底部に形成されたエミッタと、前記エミッタホール上に開口部を有するゲート電極とを備えたカソード基板において、カソード基板表面の、絶縁層が露出した領域を覆うように放電防止電極が形成されたことを特徴とする。絶縁層が露出した領域を覆うように放電防止電極が形成されたことで、放電を防止することができる。
本発明のカソード基板（３極構造型表示素子用）は、基板上に、カソード電極と、エミッタホールを備えた絶縁層と、エミッタホール底部に形成されたエミッタと、前記エミッタホール上に開口部を有するゲート電極とを備えたカソード基板において、カソード基板表面の、ゲート電極間以外の絶縁層が露出した領域、好ましくは、絶縁層上の、ゲート電極周囲を覆うように放電防止電極が形成されている。ゲート間以外の絶縁層が露出した領域、又は、絶縁層上の、ゲート電極周囲を覆うように放電防止電極が形成されたことで、放電を防止することができる。
本発明のカソード基板（４極構造型表示素子用）は、基板上にカソード電極と、エミッタホールを備えた第１の絶縁層と、前記エミッタホール底部に形成されたエミッタと、前記エミッタホール上にそれぞれ開口部を有するゲート電極と、第２の絶縁層と、フォーカス電極とを備えたカソード基板において、前記第２の絶縁層上の、フォーカス電極間以外の絶縁層が露出した領域、好ましくは、前記第２の絶縁層上の、フォーカス電極が形成された領域周囲を覆うように放電防止電極が形成されている。この場合においても、放電防止電極を設けたことで、フォーカス電極間以外の絶縁層が露出した領域、又はフォーカス電極が形成された領域周囲に第２の絶縁層が露出しないので、露出した絶縁層に起因する異常放電を防止できる。
【０００７】
本発明のカソード基板の作製方法は、少なくとも、カソード電極、絶縁層、エミッタ、エミッタからの電子放出を制御する電極を含むカソード基板の作製方法において、絶縁層上に電極層膜を成膜し、この電極層膜を微細加工して、制御する電極を形成するとともに、この制御する電極が形成されていない絶縁層を覆うように放電防止電極を形成することを特徴とする。放電防止電極を、電極が形成されていない、即ち基板表面に露出した絶縁層上に形成して絶縁層を覆うことで、放電を防止することが可能である。また、ゲート電極と同時に放電防止電極を形成できることで、非常に簡易に放電防止電極を形成することが可能である。
本発明のカソード基板（３極構造型表示素子用）の作製方法は、基板上に、カソード電極膜、絶縁層膜、電極層膜を順次成膜した後に、該電極層膜を微細加工して、ゲート電極を形成すると共に、ゲート電極間以外のゲート電極が形成されていない領域、好ましくは、ゲート電極が形成された領域の周囲に放電防止電極を形成し、次いで、ゲート電極にゲートホールを設けて、このゲートホールからウェットエッチングにより絶縁層をエッチングしてエミッタホールを形成し、このエミッタホールの底部のカソード電極が露出した面にエミッタを設けてカソード基板を作製する。放電防止電極を、ゲート電極間以外のゲート電極が形成されていない領域、又は、ゲート電極が形成された領域の周囲に放電防止電極を形成し絶縁層を覆うことで、放電を防止することが可能である。また、ゲート電極と同時に放電防止電極を形成できることで、非常に簡易に放電防止電極を形成することが可能である。
本発明のカソード基板（４極構造型表示素子用）の作製方法は、基板上に、カソード電極膜、第１の絶縁層膜、ゲート電極膜、第２の絶縁層膜及び電極層膜を順次成膜した後に、該電極層膜を微細加工して、フォーカス電極を形成すると共に、フォーカス電極間以外のフォーカス電極が形成されていない領域、好ましくはフォーカス電極が形成された領域の周囲に放電防止電極を形成し、次いで、フォーカス電極にフォーカスホールを設けて、このフォーカスホールから第２の絶縁層、ゲート電極膜、第１の絶縁層膜を順次エッチングしてホールを形成し、このホールの底部のカソード電極が露出した面にエミッタを形成するしてカソード基板を作製する。放電防止電極を、フォーカス電極間以外のフォーカス電極が形成されていない領域、又はフォーカス電極が形成された領域の周囲に放電防止電極を形成し、絶縁層を覆うことで、放電を防止することが可能である。また、フォーカス電極と同時に放電防止電極を形成できることで、非常に簡易に放電防止電極を形成することが可能である。
【０００８】
本発明の表示素子は、前記いずれかのカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを有することを特徴とする。
【０００９】
また、本発明の表示素子の作製方法は、前記いずれかのカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて真空封止し作製するものである。
【発明の効果】
【００１０】
本発明によれば、カソード電極及びアノード電極に電圧を印加した場合に生じる異常放電を抑制することができるので、基板が破損せず、基板駆動時の信頼性をあげることができるという優れた効果を有する。また、異常放電を抑制することができるので、アノード電圧を高く設定することができ、高輝度のＦＥＤを作製することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明のカソード基板の作製工程を説明するための各作製工程でのカソード基板の模式的断面図である。なお、図１中、説明のためにカソード基板の中央部分は省略してある。
【００１２】
図１（ａ）に示すように、基板Ｓ上に、カソード電極層１１（厚さ５０〜３００ｎｍ）、絶縁層１２（厚さ１〜６μｍ）及び電極層膜１３（厚さ５０〜３００ｎｍ）を形成する。以下、詳細に説明する。まず、基板Ｓ上に、２００〜４００℃の範囲で基板加熱を行いながら、５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、カソード電極層１１を形成する。次いで、このカソード電極層１１をライン状にパターニングする。
【００１３】
パターニングしたカソード電極層１１の上に、３００〜４５０℃の範囲で基板加熱を行いながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、絶縁層１２を形成する。基板加熱を行なうのは、絶縁層の応力による破損を防ぐためである。この絶縁層１２を形成する場合、２回以上にわけて形成することが好ましい。
【００１４】
次いで、絶縁層１２の上に、２００〜４００℃の基板加熱をしながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、電極層膜１３を形成する。
【００１５】
ここで、前記基板Ｓとしては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ２やジルコニアなどを用いることができる。電極層膜材料としては、通常電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。
【００１６】
この電極層膜１３上に、レジストを塗布して図２に示すマスクパターンを用いて、フォトリソグラフィ法により、所定のレジストパターン１４を形成する（図１（ｂ））。この図２中のマスクパターンは、ゲート電極形成用マスクパターンＸと、このゲート電極形成用マスクパターンを囲んだコの字状の放電電極形成用マスクパターンＹとからなる。なお、図２中、例としてゲート電極形成用マスクパターンＸは２４本示してある。各マスクパターン下に、それぞれゲート電極用レジストパターン１４ａ（即ちゲート電極）と放電防止電極用レジストパターン１４ｂ（即ち放電防止電極）とが形成される。
【００１７】
従来のカソード基板の上面模式図である図３と比較すればわかるように、従来電子のチャージアップが生じて異常放電の原因となっていた絶縁層が露出していた部分上に放電防止電極形成用マスクパターンＹが載置されるので、即ち、放電防止電極が形成されるので、異常放電を防止することができる。なお、コの字状の放電防止電極形成用パターンＹの開口部Ｙ１においては、ゲート電極に電圧を印加するための引き出し電極が形成されるように構成されており、また、このコの字状の放電防止電極形成用パターンＹの端部Ｙ２においては、放電防止電極に電圧を印加するための引き出し電極が形成されるように構成されている。
【００１８】
次いで、図１（ｃ）のように、図２に示したマスクパターンを用いて形成されたレジストパターン１４にしたがって、電極層膜１３を微細加工してゲート電極用レジストパターン１４ａ下にゲート電極１３ａを形成すると同時に、放電防止電極用レジストパターン１４ｂ下に放電防止電極１３ｂを形成する。このように、本発明では、ゲート電極を形成すると同時に放電防止電極を形成できるので、非常に作製が容易である。  
【００１９】
その後、レジストパターン１４を除去する（図１（ｄ））。除去後に、本カソード基板を上面からみると、ゲート電極１３ａと放電防止電極１３ｂとは、図２に示すマスクパターンと同一の所定の配置がなされており、また、絶縁層がほとんど表面に露出していないため、異常放電を抑制することができる。
【００２０】
次いで、図１（ｅ）に示すように、ゲート電極にゲートホールを形成すべく、ゲートホール形成用のレジストを塗布してレジスト層を形成し、フォトリソグラフィ法により所定のレジストパターン１５を形成し、次いで、ウェットエッチングまたはドライエッチングによりゲート電極１３ａにゲートホール１３ｃを形成する（図１（ｆ））。
【００２１】
次いで、図１（ｇ）に示すように、各ゲートホール１３ｃから、フッ酸又はバッファードフッ酸などのエッチャントを導入して、絶縁層１２をエッチングし、絶縁層ホール１６を形成する。この絶縁層ホール１６の底部には、絶縁層１２下に形成されていたカソード層が露出している。
【００２２】
その後、露出したカソード電極層１上に、例えば、カーボン系材料からなるエミッタ１７を形成するために、ゲートホールを利用して触媒層（図示せず）を５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法により成膜する。また、触媒としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。その後、ゲート電極及び放電防止電極上のレジスト層及びこのレジスト層上に堆積した触媒層をリフトオフする。そして、熱ＣＶＤ法により、公知のカーボン系材料成長ガス、例えば一酸化炭素（２００ｓｃｃｍ）と、水素（２００ｓｃｃｍ）とからなるガスを大気圧で導入して、成長温度：４００〜７００℃、成長時間：５〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）の条件で、触媒層上にカーボン系材料を成長させ、エミッタ１７とする。
【００２３】
また、エミッタ１７として、公知の方法によりスピントを形成してもよい。この場合、例えば、図１（ｇ）に示したように絶縁層ホールを形成した後に、レジスト層１５上に斜め蒸着することにより剥離層を形成し、次いで、通常の異方性蒸着により、剥離層上にエミッタ材料を蒸着しつつ、各ゲートホール１３ｂ下に自己整合的にエミッタを形成した後に、剥離層、エミッタ材料及びレジスト層を剥落させてスピントを形成することができる。
【００２４】
このようにして、本発明のカソード基板では、図１（ｈ）に示したように、ゲートホール１３ｃが形成されたゲート電極１３ａと放電防止電極１３ｂとは同一平面に作製されており、また、ライン状のゲート電極が密集して形成された領域の周囲を放電防止電極がコの字状に囲んでいることから、ゲート電極周囲に絶縁層が露出していたことで生じていた異常放電がおきにくい。
【００２５】
本実施の形態においては、３極構造型のカソード基板について説明したが、４極構造型のカソード基板の場合には、３極構造型のカソード基板と同一の条件で、基板上に、カソード電極膜、第１の絶縁層膜、ゲート電極膜、第２の絶縁層膜及び電極層膜を順次成膜する。次いで、該電極層膜を微細加工して、フォーカス電極を形成すると同時に、その周囲に放電防止電極を形成し、その後、フォーカス電極にフォーカスホールを設けて、このフォーカスホールから第２の絶縁層、ゲート電極膜、第１の絶縁層膜を順次エッチングしてホールを形成し、このホールの底部のカソード電極が露出した面にエミッタを形成する。このようにして作製された４極構造の表示素子に用いられるカソード基板は、フォーカス電極が形成されていない絶縁層上に放電防止電極が形成されているので、異常放電を防止することができる。
【００２６】
次いで、これらのカソード基板を用いて表示素子を作製する方法について説明する。
【００２７】
公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。公知の方法としては、例えば、高歪点ガラスからなる上部基板に、スパッタ法によりアノード用電極層としてのＩＴＯからなる透明電極層を形成する。そして、この透明電極上に、ブラックマトリクスのパターンをスパッタ法で形成し、スクリーン印刷法等により、ＣＲＴ用の蛍光体（Ｐ２２等）や低加速電圧用に開発された蛍光体を塗布して蛍光体層を形成し、アノード基板を作製する。
【００２８】
そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ１ｍｍのリブ）を介して、蛍光体層がゲート電極及び放電防止電極に対向するように貼り合わせて真空封止して表示素子を構成する。このように構成された表示素子では、電圧を印加しても絶縁層部分での電荷のチャージアップが起こらないので、異常放電が生じない。
【実施例１】
【００２９】
図１に示す作製工程に従って、カソード基板を作製した。商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、３００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１１を形成し、リソグラフィ法により、ライン状にパターニングした後に、このカソード電極層１１の上に、スパッタ法により膜厚３μｍのＳｉＯ２からなる絶縁層１２を形成した。次いで、３００℃の基板加熱をしながらスパッタ法により膜厚２００ｎｍのＣｒからなる電極層膜１３を形成した。得られた電極層膜１３をリソグラフィ法により、所定のパターンでパターニングして、ゲート電極１３ａ及び放電防止電極１３ｂを同時に作製した。その後、レジスト層を除去した後に、再度レジスト層を塗布し、フォトリソグラフィ法によりレジストパターン１４を形成し、このレジストパターンに従って、ゲートホール１３ｃを作製した。
【００３０】
そして、エッチャントとしてバッファードフッ酸を使用して、絶縁層１２をエッチングして、絶縁層ホール１６を形成した。
【００３１】
その後、膜厚５ｎｍのＦｅ合金触媒層（図示せず）をスパッタにより成膜し、レジストパターン及びレジスト上の触媒層をリフトオフした。そして、熱ＣＶＤ法により、成長温度５２５℃、圧力７６０Ｔｏｒｒ、成長時間２０分及びプロセスガス比ＣＯ／Ｈ２＝１の条件で触媒層上にグラファイトナノファイバーを成長させてエミッタ１７とし、カソード基板を作製した。
【００３２】
次いで、得られたカソード基板とアノード基板との距離が１ｍｍとなるようにリブを設けて、カソード基板とアノード基板とを、蛍光体層がゲート電極及び放電防止電極に対向するようにリブを介して貼り合わせて真空封止して表示素子とした。この表示素子のカソード電極−ゲート電極間に６０Ｖの電圧を印加し、放電防止電極を０電位として、アノード電極に電圧を印加していくと、３ｋＶ印加しても放電を起こさなかった。
【００３３】
（比較例１）
放電防止電極を設けなかった以外は、実施例１と同一の作製条件で得られた表示素子のゲート電極に電圧を印加すると、１．５ｋＶ印加すると異常放電が発生した。
【００３４】
従って、本発明のカソード基板を用いた表示素子は、放電防止電極を形成することで異常放電を抑制できたことが分かった。
【産業上の利用可能性】
【００３５】
本発明のカソード基板は、異常放電が生じないので、基板を損傷することがなく、表示素子の特性を向上させることができる。しかも、本発明のカソード基板の作製方法によれば、このカソード基板を簡易に作製することができる。また、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示装置の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。
【図面の簡単な説明】
【００３６】
【図１】(ａ）〜（ｈ）は本発明のカソード基板の作製工程を示す模式的断面図である。
【図２】本発明のカソード基板の作製におけるマスクパターンを示す図である。
【図３】従来の３極構造のカソード基板の模式的上面図である。
【符号の説明】
【００３７】
１１ カソード電極層   １２ 絶縁層
１３ 電極層膜    １３ａ ゲート電極
１３ｂ 放電防止電極   １３ｃ ゲートホール
１４ レジストパターン   １４ａ ゲート電極用レジストパターン
１４ｂ 放電防止電極用レジストパターン １５ レジスト層
１６ 絶縁層ホール   １７ エミッタ
Ｘ  ゲート電極形成用マスクパターン
Ｙ  放電防止電極形成用マスクパターン
【図１】
2007323823.tif 000003
【図２】
2007323823.tif 000004
【図３】
2007323823.tif 000005