(57)【要約】【課題】一対の素子電極２ａと当該素子電極間を接続する抵抗体２０を具備する配線基板内蔵用の抵抗素子において、従来の配線電極では、配線基板の熱伸縮などによって配線電極２ａと抵抗体２０の接触点で抵抗値が上昇してしまう問題を解決する配線基板内蔵用抵抗素子を提供する。【解決手段】前記素子電極２ａは凹部または凸部を有し、貴金属めっきが施され、前記抵抗体２０は当該凹部に入り込んでいるか、または凸部を取り囲みことを特徴とする。【選択図】図１
2007066955.tif 000002
【特許請求の範囲】
【請求項１】
一対の素子電極と当該素子電極間を接続する抵抗体を具備する配線基板内蔵用の抵抗素子であって、前記素子電極は凹部を有し、前記抵抗体は当該凹部に入り込んでいることを特徴とする配線基板内蔵用抵抗素子。
【請求項２】
一対の素子電極と当該素子電極間を接続する抵抗体を具備する配線基板内蔵用の抵抗素子であって、前記素子電極は凸部を有し、前記抵抗体は当該凸部を取り囲んでいることを特徴とする配線基板内蔵用抵抗素子。
【請求項３】
前記凹部は複数の小さな窪み（ディンプル）または複数の溝であることを特徴とする請求項１または２記載の配線基板内蔵用抵抗素子。
【請求項４】
前記素子電極には貴金属めっきが施されていることを特徴とする請求項１〜３いずれか１項記載の配線基板内蔵用抵抗素子。
【請求項５】
請求項１〜４いずれか１項記載の抵抗素子を具備することを特徴とする抵抗素子内蔵配線基板。
【請求項６】
請求項１記載の抵抗素子の製造方法であって、
（ａ）表面に金属層を有する絶縁樹脂基板の金属層上に、素子電極と当該素子電極が有する凹部に対応するパターニングされたレジストを形成する工程、
（ｂ）パターンエッチングを行いレジストのパターンを金属層に転写した後、レジストを除去して凹部を有する素子電極を得る工程、
（ｃ）抵抗体を前記素子電極間を接続するように配置する工程、
を具備することを特徴とする配線基板内蔵用抵抗素子の製造方法。
【請求項７】
請求項１〜３いずれか１項記載の抵抗素子の製造方法であって、
（ａ）表面に金属層を有する絶縁樹脂基板の金属層上に、素子電極に対応するパターニングされたレジストを形成する工程、
（ｂ）パターンエッチングを行いレジストのパターンを金属層に転写した後、レジストを除去して素子電極を得る工程、
（ｃ）前記素子電極が有する凹部または凸部に対応してパターニングされたレジストを形成する工程、
（ｄ）パターンエッチングを行いレジストのパターンを素子電極に転写した後、レジストを除去して凹部を有する素子電極または凸部を有する素子電極を得る工程、
（ｅ）抵抗体を前記素子電極間を接続するように配置する工程、
を具備することを特徴とする配線基板内蔵用抵抗素子の製造方法。
【請求項８】
前記凹部を有する素子電極または凸部を有する素子電極を得た後、抵抗体を配置する前に、当該素子電極に貴金属めっきを施すことを特徴とする請求項６または７記載の配線基板内蔵用抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板に内蔵される抵抗素子およびその製造方法に関し、特に
プリント基板の絶縁基板上へ一対の電極とその間に配置された抵抗体からなる抵抗素子の製造方法に係るものであり、従来のものより、抵抗素子の抵抗値が変化しない配線基板内蔵用抵抗素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、プリント配線板に実装する素子においては、素子の小型化や素子同士の間隔の削減といった要求が起こり、従来の実装技術では対応が難しくなって、これら素子をプリント配線板内に内蔵した多層プリント配線基板への期待が高まっている。受動素子（キャパシタ、抵抗、インダクタ）は既存のチップ素子を埋め込めば機器メーカーが必要とする特性を比較的容易に満たすことができるが、素子を内蔵した基板が厚くなってしまうという問題点がある。薄い部品や薄膜素子で十分に特性を満たすことができる方法の開発などが急がれている。
【０００３】
プリント配線板内部に抵抗素子を作りこむ方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、絶縁基板上にめっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。
【０００４】
以下に公知の文献を述べる。
【特許文献１】特願２００２−２８０６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
カーボンペースト等、ペースト状材料を抵抗体にした抵抗素子は、一般に印刷によって素子電極上にペースト（インク）をパターン状に配置して硬化することで抵抗体とするが、素子電極上に形成した抵抗体は、配線基板の熱伸縮などによって素子電極と抵抗体とが剥離したり、接触点で抵抗値が上昇してしまう問題があった。
【課題を解決するための手段】
【０００６】
本発明では、次の形成方法を採ることで問題を解決している。
【０００７】
本発明は、上述の課題に鑑みてなされたものであり、請求項１の項では、一対の素子電極と当該素子電極間を接続する抵抗体を具備する配線基板内蔵用の抵抗素子であって、前記素子電極は凹部を有し、前記抵抗体は当該凹部に入り込んでいることを特徴とする配線基板内蔵用抵抗素子としている。
【０００８】
本発明はこのような構造を採ることで、素子電極が凹部を有し、抵抗体は凹部に入り込んでいるので、抵抗体と素子電極の密着力を向上し、基板の伸縮による抵抗体と素子電極の剥離を防止することができる。
【０００９】
本発明は、請求項２の項では、一対の素子電極と当該素子電極間を接続する抵抗体を具備する配線基板内蔵用の抵抗素子であって、前記素子電極は凸部を有し、前記抵抗体は当該凸部を取り囲んでいることを特徴とする配線基板内蔵用抵抗素子としている。
【００１０】
本発明はこのような構造を採ることで、素子電極が凸部を有し、抵抗体は凸部を取り囲んでいるので、抵抗体と素子電極の密着力を向上し、基板の伸縮による抵抗体と素子電極の剥離を防止することができる。
【００１１】
本発明は、請求項３の項では、前記凹部は複数の小さな窪み（ディンプル）または複数の溝であることを特徴とする請求項１または２記載の配線基板内蔵用抵抗素子としている。
【００１２】
本発明は、凹部を複数の小さな窪み（ディンプル）または複数の溝とすることで、さらに抵抗体と素子電極の密着力を向上し、基板の伸縮による抵抗体と素子電極の剥離を防止することができる。
【００１３】
本発明は、請求項４の項では、前記素子電極には貴金属めっきが施されていることを特徴とする請求項１〜３いずれか１項記載の配線基板内蔵用抵抗素子としている。
【００１４】
貴金属めっきを施すことで、抵抗体と素子電極の接点の酸化による抵抗値の上昇を抑えることができる。凹部にもめっきを施すことで、密着力の向上と酸化による抵抗値の上昇の防止を行うことができる。
【００１５】
本発明は、請求項５の項では、請求項１乃至４記載の抵抗素子を具備することを特徴とする抵抗素子内蔵配線基板としている。
【００１６】
本発明は、請求項６の項では、請求項１記載の抵抗素子の製造方法であって、
（ａ）表面に金属層を有する絶縁樹脂基板の金属層上に、素子電極と当該素子電極が有する凹部に対応するパターニングされたレジストを形成する工程、
（ｂ）パターンエッチングを行いレジストのパターンを金属層に転写した後、レジストを除去して凹部を有する素子電極を得る工程、
（ｃ）抵抗体を前記素子電極間を接続するように配置する工程、
を具備することを特徴とする配線基板内蔵用抵抗素子の製造方法としている。
【００１７】
本発明は、請求項７の項では、請求項１〜３いずれか１項記載の抵抗素子の製造方法であって、
（ａ）表面に金属層を有する絶縁樹脂基板の金属層上に、素子電極に対応するパターニングされたレジストを形成する工程、
（ｂ）パターンエッチングを行いレジストのパターンを金属層に転写した後、レジストを除去して素子電極を得る工程、
（ｃ）前記素子電極が有する凹部または凸部に対応してパターニングされたレジストを形成する工程、
（ｄ）パターンエッチングを行いレジストのパターンを素子電極に転写した後、レジストを除去して凹部を有する素子電極または凸部を有する素子電極を得る工程、
（ｅ）抵抗体を前記素子電極間を接続するように配置する工程、
を具備することを特徴とする配線基板内蔵用抵抗素子の製造方法としている。
【００１８】
本発明は、請求項８の項では、前記凹部を有する素子電極または凸部を有する素子電極を得た後、抵抗体を配置する前に、当該素子電極に貴金属めっきを施すことを特徴とする請求項６または７記載の配線基板内蔵用抵抗素子の製造方法としている。
【００１９】
本発明の抵抗素子が具備する一対の素子電極とは、抵抗体を介して接続されている導電性を有する部分のことを指し、配線の一部であってもよい。以下、配線電極とも記す。
【００２０】
凸部を取り囲んでいるとは、凸部の周囲に抵抗体が存在している状態を指し、凸部上面を覆っている場合はもちろん、凸部の上面が露出し、側面のみに抵抗体が存在する状態も含む。
【００２１】
本発明の抵抗素子が具備する素子電極に設けられる凸部及び凹部は単数でも複数でもよい。熱伸縮が大きい方向（すなわち抵抗体の距離が長い方向）に対して垂直に面積が大きいことが好ましく、例えば対向する素子電極に対して垂直な方向に複数の溝を設けた形状や、複数窪みを設けて凹部とした構造をとることが好ましい。これにより、抵抗体が基板と平行方向に熱伸縮する際、抵抗体がこの凸部または凹部で補強されることで移動するのを防ぎ、電極と抵抗体との界面剥離を防ぐことができる。
【発明の効果】
【００２２】
本発明は以上のような構成、作用を有するから、部品として基板に内蔵された抵抗素子が、使用状況によって抵抗値上昇することなく、信頼性の高い抵抗素子を提供することができる。
【発明を実施するための最良の形態】
【００２３】
本発明に係る配線基板の例を図１ならびに図２を使って説明する。図１は、本発明に係る抵抗素子の電極（図ａ）及び抵抗素子（図ｂ）の例を斜視で見た説明図である。図２は、本発明の配線基板内蔵用抵抗素子の製造工程の例を斜視で示した説明図である。
【００２４】
本例の部品内蔵用抵抗素子は、図１（ａ）に示すような抵抗素子を形成するための配線電極２ａを備えている。配線電極２ａには、従来の形状と異なり電極の表面に複数の凹部が形成されている。この凹部が、抵抗体を形成したときに、抵抗体と配線電極２ａとの密着力を上げ補強し、配線電極２ａと抵抗体の剥離を防止し、抵抗値の変化を抑える効果が生まれる。
【００２５】
この凹部の形成ならびに抵抗素子の形成方法は、図２を用いて説明する。
【００２６】
図２（ａ）のように、絶縁基板１と導体層２からなる基板を用いて、図２（ｂ）のように導体層２としての金属層の上面にレジストフィルムをコーティングする。そのレジストフィルムを図２（ｃ）のように配線パターンならびに凹部を有する配線電極パターンをフォトリソグラフィ技術でパターニングし、レジストパターン５ａを形成する。次に、エッチング工程を用いて、レジストパターンでエッチングを行い、図２（ｄ）のようにレジストパターンを転写して金属層パターン２ａを形成する。金属層パターン２ａを形成した後、レジストパターンを剥離液で除去し、図２（ｅ）のような配線パターンならびに配線電極パターンの形成を行うことができる。配線パターンを形成した後、図２（ｆ）のように抵抗体のインクを配線パターン上にスクリーン印刷などでコーティングし、熱硬化させて抵抗体２０を配線電極上に形成することができる。
【００２７】
以上の方法で、本発明の電極部に凹部を有した抵抗素子を形成することができる。
【００２８】
次に、本発明の抵抗素子の製造方法の他の例について図６を用いて説明する。図６は、本例の抵抗素子を平面で見た説明図である。
【００２９】
本発明の抵抗素子４０は、絶縁性で平坦な層の上に形成することができる。最表面が絶縁性であればよく、下層に他の配線層が形成されていたり、ガラスクロス等の補強材を含んでいてもよい。導通を測るためのビアホールやスルーホールが形成されていてもよい。
【００３０】
まず、平坦な絶縁層の上に一対の電極２ａを、対向させて間隔を開けて形成する。 電
極２ａの形成方法は、絶縁層上にパターン状に導体層を形成できる方法であればよく、一面に金属層を形成した後、電極２ａに対応した必要部分をレジストで保護しエッチングをする方法が挙げられる。絶縁層上に一面に金属層を形成する方法としては、全面にめっきを行う方法の他、金属箔に絶縁性フィルムを貼り合わせる方法や、金属箔に絶縁性材料を塗布して絶縁層とする方法が挙げられる。誘電性材料を積層すれば、隣接してキャパシタを形成することもできる。
【００３１】
この際、素子内蔵多層配線基板とするためには、抵抗素子電極２ａと同工程で同じ絶縁層上に配線層も形成することが好ましい。このようにして電極２ａを生成した後、さらに、抵抗素子電極を配線層よりも薄くなるように、抵抗素子電極２ａ以外をレジストで保護してエッチングする。このとき、素子電極２ａが有する凹部または凸部に対応してパターニングされたレジストを形成する。そしてパターンエッチングを行い、レジストのパターンを素子電極２ａに転写した後、レジストを除去して、凹部を有する素子電極２ａまたは凸部を有する素子電極２ａを得る。
【００３２】
抵抗体４０を印刷法により形成する際に、抵抗素子電極２ａの厚みが２０μｍ以上になるとスクリーン印刷時に配線層の凹凸によって印刷版が基板に追従できなくなるため、印刷のかすれが発生することがある。これを防止するため、配線パターンならびに配線電極を形成した後に、再度レジストパターンニングとエッチングを行って、配線電極部２ａだけを膜厚が２０μｍ以下になるようにエッチングする。このとき、上記のように素子電極２ａが有する凹部または凸部に対応してパターニングされたレジストを形成し、エッチングする。なお凹部を形成するときには、電極部全体をパターンニングしエッチングして薄くし、しかる後さらに凹部のみをパターンニングしエッチングして良いが、電極部はエッチングせず、凹部のみをエッチングしてもよい。このようにして形成した配線電極２ａ上に抵抗体２０を形成することで、抵抗体が凹部に入り込むか、凸部を取り囲んで形成できるので、抵抗体と素子電極の密着力を向上し、基板の伸縮による抵抗体と素子電極の剥離を防止することができる。また、抵抗素子電極２ａを薄くすることで、抵抗素子電極２ａ上に抵抗体２０を形成しても、その厚みを抵抗素子電極２ａと配線層との厚みの差が吸収するため、上層に形成される絶縁層や配線層に素子の厚みが影響しにくく、精度の向上が期待できて好ましい。
【００３３】
次いで、一方の電極と他方の電極を接続するように抵抗体を形成する。配線層及び電極が形成された絶縁層（コア層含む）上にめっきで抵抗皮膜を形成する方法、やはり絶縁層上に形成された電極に対応させて抵抗性の厚膜ポリマー（抵抗ペースト）を印刷する方法などがある。
【００３４】
抵抗ペーストとしては、熱硬化性樹脂にカーボンフィラーを分散させたものが好ましい。抵抗ペーストはメタルマスク等を用いてスクリーン印刷によりパターン状に積層することができる。スクリーン印刷後、例えば９０℃のオーブンで３０分の仮ベークを行い、その後に本ベークとして２００℃，６０分のベークを行って硬化させ、抵抗体とする。本ベーク時には、配線基板の配線パターンが酸化するため、加熱時に窒素などの不活性ガスを流しながらベークすることが望ましい。ベーク後の抵抗体の厚みは、１５μｍから２０μｍになる程度が適当である。
【００３５】
以上の各例の抵抗素子製造方法で、抵抗素子電極上に抵抗体を形成する前に、少なくとも抵抗素子電極のうち抵抗体が積層される部分に貴金属の薄膜を形成することが好ましい。貴金属皮膜を形成したことで、抵抗体と抵抗素子電極間の接触抵抗が安定化し、さまざまな環境下でも安定した抵抗値を得ることが可能となる。
【００３６】
貴金属としては金、銀、パラジウム等が挙げられ、特に銀が好ましい。なかでも置換銀
めっきは、銀めっき液に浸漬することで銅の配線電極上に析出するため、電極を薄くするために形成したレジストパターンを残したまま銀めっき液に浸漬することで抵抗体を形成する部分のみに銀めっきを析出させることができる。置換銀めっきは０．５μｍ以上の厚みで抵抗素子電極上に施すことが好ましい。
【００３７】
抵抗素子を多層配線基板に内蔵する場合には、例えば、下層に絶縁層を介して配線層を形成した基板を用い、この上に本発明の抵抗素子を形成する。抵抗値の調整後、抵抗素子及び配線層上に例えば片面銅張積層板の絶縁層側が来るように積層し、ビアホール等で下層の素子及び配線層との導通を図る。こうして内層に抵抗素子を有する素子内蔵多層配線基板を得る事ができる。
【実施例１】
【００３８】
以下、実施例について図１ならびに図２を用いて詳細に説明する。
【００３９】
本実施例の抵抗素子の構造は、図１に示すような形状をなしている。図１（ａ）の抵抗体を形成する前の配線電極２ａには、抵抗体を形成する電極部に凹部が形成されている。この凹部の上に抵抗体を形成することで、図１（ｂ）のように凹部に抵抗体が入り込むように形成され、配線電極と抵抗体の密着力の優れた抵抗素子を形成することができる。
【００４０】
具体的に抵抗素子の形成方法は、図２のような工程とした。
【００４１】
図２（ａ）のようにベース基板１に、０．６ｍｍ厚のガラスエポキシ基板上に導体層２として１８μｍの銅箔のついた基板を使用した。この基板にエッチングレジスト５として、１５μｍのドライフィルムレジスト（ＲＹ３３１５：日立化成工業製）をラミネートによってコーティングした。ラミネート条件は、１１０℃の温度でロール圧力０．３ＭＰａ、０．６ｍ／ｓｅｃの条件で貼付けを行った（図２（ｂ）参照）。次に、配線パターンと配線電極ならびに凹部のパターンを有したガラスマスクを用意し、フォトリソグラフィ工程で、エッチングレジスト５にパターンの焼き付けを行った。基板にマスクを載せＵＶ照射装置で露光を行った。露光条件は、５５ｍＪ／ｃｍ2とした。露光後に炭酸ソーダ１％溶液で、現像を行いレジストパターン５ａを形成した（図２（ｃ）参照）。レジストパターン５ａを形成後、塩化第２鉄液を使用してエッチングを行った。エッチングの条件は、塩化第２鉄液の温度を６５℃に設定し、スプレー圧０．２５ＭＰａで基板に吹き付けて行った。エッチング時間は、配線パターンが完全に貫通し、絶縁基板１が露出するように調整した。エッチング工程を行うことで、図２（ｄ）のように導体パターン２ａを形成することができた。エッチング後、レジストパターン５ａを除去するために、５％の水酸化ナトリウム溶液で剥離を行った。レジストパターンを除去することで、図２（ｅ）のように、導体パターン２ａが露出した状態を得ることができた。抵抗素子を形成するために、カーボンフィラーを含んだエポキシ樹脂からなる抵抗ペーストインクをスクリーン印刷で、配線電極上に印刷していく。印刷は、配線電極間をつなぐように位置合わせして行った。印刷厚みは、インクの硬化後に２０μｍ程度になることが望ましい。このため、印刷直後にインクの厚みが４０μｍ程度になるように版の厚みや印刷速度を調整した。印刷後に抵抗体ペーストインクを硬化させる。効果条件は、インクの種類によって若干異なるが、ここでは１８０℃、２時間の加熱をオーブンで行い、インクを完全に硬化させた。これによって抵抗体２０の形成が行え、抵抗素子を形成することができた（図２（ｃ）参照）。
【００４２】
この抵抗素子を部品実装時のリフロー加熱に入れても抵抗体の抵抗値が今までの凹部のない配線電極に比べ、リフロー前の抵抗値に比べて、リフロー後の抵抗値は２０％増加していたものが、５％の増加に抑えられた。このことから、本発明の抵抗体素子の構造を用いると、信頼性の良い抵抗素子が作れることが分かった。
【実施例２】
【００４３】
以下、実施例について図３ならびに図４を用いて詳細に説明する。図３は、本実施例に係る抵抗素子の電極（図ａ）及び抵抗素子（図ｂ）を斜視で見た説明図である。図４は、本実施例の配線基板内蔵用抵抗素子の製造工程を斜視で示した説明図である。
【００４４】
本実施例の抵抗素子の構造は、図３に示すような形状をなしている。図３（ａ）の抵抗体を形成する前の配線電極２ａには、抵抗体を形成する電極部にスリット状の凹部が形成されている。このスリット状の凹部の上に抵抗体を形成することで、図３（ｂ）のようにスリット状の凹部に抵抗体が入り込むように形成され、配線電極と抵抗体の密着力の優れた抵抗素子を形成することができる。
【００４５】
具体的に抵抗素子の形成方法は、図４のような工程で形成した。
【００４６】
図４（ａ）のようにベース基板１に、０．６ｍｍ厚のガラスエポキシ基板上に導体層２として３５μｍの銅箔のついた基板を使用した。この基板にエッチングレジスト５として、１５μｍのドライフィルムレジスト（ＲＹ３３１５：日立化成工業製）をラミネートによってコーティングした。ラミネート条件は、１１０℃の温度でロール圧力０．３ＭＰａ、０．６ｍ／ｓｅｃの条件で貼付けを行った（図４（ｂ）参照）。次に、配線パターンと配線電極ならびにスリット状の凹部のパターンを有したガラスマスクを用意し、フォトリソグラフィ工程で、エッチングレジスト５にパターンの焼き付けを行った。スリット部のパターンは、配線パターンと異なり、エッチングで完全に貫通してしまうと所望の抵抗値が得られないため、スリット部分のレジスト開口幅が、２０μｍ以下になるように設計した。基板にマスクを載せＵＶ照射装置で露光を行った。露光条件は、５５ｍＪ／ｃｍ2とした。露光後に炭酸ソーダ１％溶液で、現像を行いレジストパターン５ａを形成した（図４（ｃ）参照）。レジストパターン５ａを形成後、塩化第２鉄液を使用してエッチングを行った。エッチングの条件は、塩化第２鉄液の温度を６５℃に設定し、スプレー圧０．２５ＭＰａで基板に吹き付けて行った。エッチング時間は、配線パターンが完全に貫通し、絶縁基板１が露出するように調整した。エッチング工程を行うことで、図４（ｄ）のように導体パターン２ａを形成することができた。エッチング後、レジストパターン５ａを除去するために、５％の水酸化ナトリウム溶液で剥離を行った。レジストパターンを除去することで、図４（ｅ）のように、導体パターン２ａが露出した状態を得ることができた。抵抗素子を形成するために、カーボンフィラーを含んだエポキシ樹脂からなる抵抗ペーストインクをスクリーン印刷で、配線電極上に印刷した。印刷は、配線電極間をつなぐように位置合わせして行った。印刷厚みは、インクの硬化後に２０μｍ程度になることが望ましい。このため、印刷直後にインクの厚みが４０μｍ程度になるように版の厚みや印刷速度を調整した。印刷後に抵抗体ペーストインクを硬化させた。効果条件は、インクの種類によって若干異なるが、ここでは１８０℃、２時間の加熱をオーブンで行い、インクを完全に硬化させた。これによって抵抗体２０の形成が行え、抵抗素子を形成することができた（図４（ｆ）参照）。
【００４７】
実施例１と同様に、この抵抗素子を部品実装時のリフロー加熱に入れても抵抗体の抵抗値が今までの凹部のない配線電極に比べ、リフロー前の抵抗値に比べて、リフロー後の抵抗値は２０％増加していたものが、５％の増加に抑えられた。このことから、本発明の抵抗体素子の構造を用いると、信頼性の良い抵抗素子が作れることが分かった。
【実施例３】
【００４８】
以下、実施例について図２を用いて詳細に説明する。
【００４９】
実施例１の導体パターン２ａを形成後（図２（ｅ）参照）、に置換銀めっき液に基板を浸漬し、銅配線パターン上に０．５μｍ厚で銀薄膜を形成した。
その後、実施例１と同様に抵抗体２０を形成することで、実施例１よりもさらに抵抗値の変化が少ない抵抗素子を形成することができた。
【００５０】
リフロー前の抵抗値に比べて、リフロー後の抵抗値は２０％増加していたものが、３％の増加に抑えられた。
【実施例４】
【００５１】
以下、実施例について図４を用いて詳細に説明する。
【００５２】
実施例２の導体パターン２ａを形成後（図４（ｅ）参照）、に置換パラジウムめっき液に基板を浸漬し、銅配線パターン上に０．１μｍ厚でパラジウム薄膜を形成した。
その後、実施例２と同様に抵抗体２０を形成することで、実施例２よりもさらに抵抗値の変化が少ない抵抗素子を形成することができた。
【００５３】
リフロー前の抵抗値に比べて、リフロー後の抵抗値は２０％増加していたものが、２％の増加に抑えられた。
【実施例５】
【００５４】
以下、比較例について図５ならびに図２を用いて詳細に説明する。
【００５５】
本比較例の抵抗素子の構造は、図５に示すような形状をなしている。図５（ａ）の抵抗体を形成する前の配線電極１０は、従来の抵抗体を形成する電極部で、凹部が形成されていない。
【００５６】
実施例１のように、銅箔を備えた基板を用意し、基板にエッチングレジスト５として、１５μｍのドライフィルムレジスト（ＲＹ３３１５：日立化成工業製）をラミネートによってコーティングした後（図２（ａ）、（ｂ）参照）、配線パターンと図５（ａ）のような配線電極パターンを有したガラスマスクを用意し、フォトリソグラフィ工程で、エッチングレジスト５にパターンの焼き付けを行った。この後、基板にマスクを載せＵＶ照射装置で露光を行ってから、抵抗体２０の形成を行い、抵抗素子を形成するまでは、実施例１と同様とした。
【００５７】
この抵抗素子を部品実装時のリフロー加熱に入れて抵抗体の抵抗値の変化を調べたところ、リフロー前の抵抗値に比べて、リフロー後の抵抗値は２０％増加していた。このことから、本発明の抵抗体素子の構造を用いると、信頼性の良い抵抗素子が作れることが分かった。
【産業上の利用可能性】
【００５８】
本発明の配線回路基板内蔵用抵抗素子の形成方法は、配線回路基板上に実装されている実装部品を基板内部に内蔵しようというものである。実装部品を基板内部に取り込むことで、実装エリアにスペースが生まれより高機能な部品を実装することが可能となる。また、従来の基板サイズも小さくすることが可能となり、電子機器の軽薄短小化を促進する原動力ともなる。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る抵抗素子の電極（図ａ）及び抵抗素子（図ｂ）の例を斜視で見た説明図である。
【図２】本発明の配線基板内蔵用抵抗素子の製造工程の例を斜視で示した説明図である。
【図３】本実施例に係る抵抗素子の電極（図ａ）及び抵抗素子（図ｂ）を斜視で見た説明図である。
【図４】本実施例の配線基板内蔵用抵抗素子の製造工程を斜視で示した説明図である。
【図５】従来の抵抗素子の電極（図ａ）及び抵抗素子（図ｂ）の例を斜視で見た説明図である。
【図６】本発明の配線基板内蔵用抵抗素子の一実施の形態例を平面で見た説明図である。
【符号の説明】
【００６０】
１    ・・・・・・・・・絶縁基板、ベース基板
２    ・・・・・・・・・導体層、金属層
２ａ  ・・・・・・・・・配線電極
５    ・・・・・・・・・エッチングレジスト、ドライフィルムレジスト
５ａ  ・・・・・・・・・レジストパターン
１０  ・・・・・・・・・従来の配線電極
２０・・・・・・・・・抵抗体
４０・・・・・・・・・抵抗素子
【図１】
2007066955.tif 000003
【図２】
2007066955.tif 000004
【図３】
2007066955.tif 000005
【図４】
2007066955.tif 000006
【図５】
2007066955.tif 000007
【図６】
2007066955.tif 000008