(57)【要約】【課題】２つの伝送線路を接続する場合に、２つのグランドを同電位とし、伝送線路間の損失を抑制すること。【解決手段】本発明は、所定の高周波信号を伝送する第１信号線路（１２）と第１グランド（１６）とからなる第１伝送線路（１０）と、高周波信号を伝送する第２信号線路（２２）と第２グランド（２６）とからなる第２伝送線路（２０）と、第１グランド（１６）と第２グランド（２６）とを接続するグランド接続部（４０）と、を具備し、グランド接続部（４０）の両端における高周波信号の位相差が実質的に１８０°の整数倍であることを特徴とする電子装置である。【選択図】図３
2007324934.tif 000002
【特許請求の範囲】
【請求項１】
所定の高周波信号を伝送する第１信号線路と第１グランドとからなる第１伝送線路と、
前記高周波信号を伝送する第２信号線路と第２グランドとからなる第２伝送線路と、
前記第１グランドと前記第２グランドとを接続するグランド接続部と、を具備し、
前記グランド接続部の両端における前記高周波信号の位相差が実質的に１８０°の整数倍であることを特徴とする電子装置。
【請求項２】
前記位相差は、１８０±５°であることを特徴とする請求項１記載の電子装置。
【請求項３】
前記第１伝送線路または前記第２伝送線路は、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路であることを特徴とする請求項１記載の電子装置。
【請求項４】
前記第１信号線路と前記第２信号線路とは、誘電体層上に設けられ、
前記グランド接続部は、少なくともその一部が前記誘電体層上を経由して前記第１グランドと前記第２グランドとを接続することを特徴とする請求項１記載の電子装置。
【請求項５】
前記第１伝送線路または前記第２伝送線路の少なくとも一方は、半導体チップ上に設けられたグランド層および信号線路によって構成されていることを特徴とする請求項１記載の電子装置。
【請求項６】
前記第１グランドと前記第２グランドとは、前記グランド接続部と並列に抵抗を介し接続されていることを特徴とする請求項１記載の電子装置。
【請求項７】
前記第１伝送線路または第２伝送線路は、誘電体層上に設けられた信号線路と該信号線路の両側のグランドとを有して構成されたコプレーナ線路であることを特徴とする請求項１記載の電子装置。
【請求項８】
前記第１信号線路と前記第２信号線路とは、
第３信号線路と、前記第１信号線路と前記第３信号線路とを接続する第１ワイヤと、前記第２信号線路と前記第３信号線路とを接続する第２ワイヤと、を有する信号接続部により接続されることを特徴とする請求項１記載の電子装置。
【請求項９】
前記信号接続部のインピーダンスは、前記第１伝送線路の特性インピーダンスと前記第２伝送線路の特性インピーダンスとが整合するように規定されていることを特徴とする請求項１記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、特に２つの伝送線路を有する電子装置に関する。
【背景技術】
【０００２】
マイクロ波やミリ波等の高周波数の伝送線路としては、例えば、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路や誘電体層上に設けられた信号線路とその両側にグランドとを有して構成されたコプレーナ線路等が用いられている。
【０００３】
特許文献１には、２つのマイクロストリップ線路を接続する場合について開示されている。従来の典型的な例を図１（ａ）および図１（ｂ）を用い説明する。図１（ａ）は従来例の上視図、図１（ｂ）は図１（ａ）のＢ−Ｂ断面図である。図１（ａ）および図１（ｂ）では、第１誘電体層１４の裏面に第１グランド層１６、表面に第１信号線路１２を有する第１マイクロストリップ線路１０と、第２誘電体層２４の裏面に第２グランド層２６、表面に第２信号線路２２を有する第２マイクロストリップ線路２０とを接続する場合を示している。
【０００４】
２つのマイクロストリップ線路を接続させるためには、図１（ｂ）のように、第１グランド層１６と第２グランド層２６を例えば銅等の導電体の金属板５０上に配置し電気的に接続されるように固着する。また、第１信号線路１２と第２信号線路２２とをボンディングワイヤ３０ａで接続する。このように接続することにより、第１グランド層１６と第２グランド層２６とは、実質的に寄生インダクタンス成分なく電気的に接続することができる。よって、ＤＣ的にも高周波にも第１グランド層１６と第２グランド層２６との電位を同一にすることができる。
【特許文献１】特開平１０−２５６８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１グランド層１６と第２グランド層２６とを従来例のように金属板５０上に配置できない場合、第１グランド層１６と第２グランド層２６とを例えばボンディングワイヤ等を用い接続すると、寄生インダククタンスが付加されてしまう。高周波信号の周波数が高くなると、ボンディングワイヤ等の長さを短くしたとしても寄生インダクタンス成分が無視できなくなる。すなわち、第１グランド層１６と第２グランド層２６とが同一電位とならず、２つのマイクロストリップ線路間のインピーダンスを整合させることが困難となる。これにより、損失が増大してしまう。また、第１信号線路１２と第２信号線路２２とをボンディングワイヤ３０ａを用い接続するためインピーダンスの不整合が生じる。
【０００６】
本発明は、上記課題に鑑みなされたものであり、２つの伝送線路を接続する場合に、２つのグランドを同電位とし、伝送線路間の損失を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、所定の高周波信号を伝送する第１信号線路と第１グランドとからなる第１伝送線路と、前記高周波信号を伝送する第２信号線路と第２グランドとからなる第２伝送線路と、前記第１グランドと前記第２グランドとを接続するグランド接続部と、を具備し、前記グランド接続部の両端における前記高周波信号の位相差が実質的に１８０°の整数倍であることを特徴とする電子装置である。本発明によれば、第１グランドと第２グランドとの電位を同一とすることができる。よって、２つの伝送線路間の損失を抑制することができる。
【０００８】
上記構成において、前記位相差は、１８０±５°である構成とすることができる。この構成によれば、２つの伝送線路間の損失を一層抑制することができる。
【０００９】
上記構成において、前記第１伝送線路または前記第２伝送線路は、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路である構成とすることができる。この構成によれば、２つのマイクロストリップ線路間の損失を抑制することができる。
【００１０】
上記構成において、前記第１信号線路と前記第２信号線路とは、誘電体層上に設けられ、前記グランド接続部は、少なくともその一部が前記誘電体層上を経由して前記第１グランドと前記第２グランドとを接続する構成とすることができる。この構成によれば、表面側の線路の長さを調整することにより、グランド接続部の長さの制御が容易となる。よって、グランド接続部両端の信号の位相差を実質的に１８０°とすることが容易に可能となる。
【００１１】
上記構成において、前記第１伝送線路または前記第２伝送線路の少なくとも一方は、半導体チップ上に設けられたグランド層および信号線路によって構成することができる。この構成によれば、第１グランド層と第２グランド層とを接続する際、寄生インダクタンスが付加し易い場合も、第１グランド層と第２グランド層との電位を同一とすることができる。
【００１２】
上記構成において、前記第１グランドと前記第２グランドとは、前記グランド接続部と並列に抵抗を介し接続されている構成とすることができる。この構成によれば、グランド接続部が高インピーダンスとなる周波数においても、低インピーダンスで第１グランドと第２グランドとを接続できる。
【００１３】
上記構成において、前記第１伝送線路または第２伝送線路は、誘電体層上に設けられた信号線路と該信号線路の両側のグランドとを有して構成されたコプレーナ線路である構成とすることができる。この構成によれば、２つのコプレーナ線路間の損失を抑制することができる。
【００１４】
上記構成において、前記第１信号線路と前記第２信号線路とは、第３信号線路と、前記第１信号線路と前記第３信号線路とを接続する第１ワイヤと、前記第２信号線路と前記第３信号線路とを接続する第２ワイヤと、を有する信号接続部により接続される構成とすることができる。この構成によれば、第１信号線路と第２信号線路とのインピーダンスを整合させることができる。よって、２つの伝送線路間の損失を抑制することができる。
【００１５】
上記構成において前記信号接続部のインピーダンスは、前記第１伝送線路の特性インピーダンスと前記第２伝送線路の特性インピーダンスとが整合するように規定されている構成とすることができる。この構成によれば、２つの伝送線路間の損失を一層抑制することができる。
【発明の効果】
【００１６】
本発明によれば、２つの伝送線路を接続する場合に、２つのグランドを同電位とし、伝送線路間の損失を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
まず、２つの伝送線路のグランドを接続する際に寄生インダクタンス成分が無視できなくなる場合について、マイクロストリップ線路を例に、図２（ａ）から図２（ｃ）を用い比較例として説明する。図２（ａ）は比較例の上視図、図２（ｂ）および図２（ｃ）はそれぞれ図２（ａ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。比較例では第１マイクロストリップ線路１０は半絶縁性ＧａＡｓ基板５５に形成されたＭＭＩＣチップ６０に形成されている。数１００μｍの厚さのＧａＡｓ基板５５上に、例えば金膜からなる第１グランド層１６、第１グランド層１６上に例えばポリイミド樹脂等の第１誘電体層１４を介し、例えば金膜からなる第１信号線路１２が設けられている。一方、第２マイクロストリップ線路２０は、裏面に例えば金膜からなる第２グランド層２６が設けられ、表面に例えば金膜からなる第２信号線路２２を設けた第２誘電体層２４からなるプリント基板である。
【００１８】
このように、ＧａＡｓ基板５５のような非導電性や半導体基板上に第１グランド層１６を設けた場合、第１グランド層１６と第２グランド層２６とを短距離で接続することが難しくなる。図２（ｂ）を参照に、第１誘電体層１４上の第１接続金属４１と第１グランド層１６とは第１誘電体層１４を貫通する接続部４４で接続されている。同様に、第２誘電体層２４上の第２接続金属４２と第２グランド層２６とは第２誘電体層２４を貫通する接続部４５で接続されている。第１接続金属４１と第２接続金属４２とは、例えば金のワイヤ４３で接続されている。このようにして、第１グランド層１６と第２グランド層２６とは接続されている。しかしながら、例えばＧａＡｓ基板５５やプリント基板の厚さは数１００μｍであるため、第１グランド層１６と第２グランド層２６との距離は１ｍｍ程度となってしまう。伝送する信号がミリ波のように高周波になるとグランド接続部４０の寄生インダクタンスは無視できなくなる。そこで、上記課題を解決するための実施例を以下に説明する。
【実施例１】
【００１９】
図３（ａ）は実施例１の上視図、図３（ｂ）および図３（ｃ）は図３（ａ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。実施例１においては、第１グランド層１６と第２グランド層２６とはグランド接続部４０で接続される。または第１信号線路１２と第２信号線路２２とは信号接続部３０を用い接続される。
【００２０】
グランド接続部４０は、第１グランド層１６に接続部４４を介し接続し第１誘電体層１４上に設けられた第１接続金属４１と、第２グランド層２６に接続部４５を介し接続し第２誘電体層２４上に設けられた第２接続金属４２と、第１接続金属４１と第２接続金属４２とを接続する金ワイヤ４３とからなる。信号接続部３０は第２誘電体層２４上に設けられた第３信号線路３２と、第１信号線路１２と第３信号線路３２とを接続する第１ワイヤ３３と、第２信号線路２２と第３信号線路３２とを接続する第２ワイヤ３４とからなる。
【００２１】
図４は、取り扱う信号の周波数におけるグランド接続部４０のインピーダンス軌跡をスミスチャート上に表したものである。金属板５０つまり第２グランド層２６でのインピーダンスはａであり、抵抗成分、リアクタンス成分とも０である。第１グランド層１６からみたインダクタンスは、接続部４５のインダクタンスによりｂとなる。さらに、第２接続金属４２によるインダクタンスによりｃとなる。最後に第１接続金属４１および接続部４４のインダクタンスによりインピーダンスは再びａとなり０となる。つまり、取り扱う信号の周波数におけるグランド接続部４０両端の位相差が実質的に１８０°（つまり電気長が１／２波長）の整数倍となるようにグランド接続部４０を設ける。これにより、第１グランド層１６と第２グランド層２６との間のインピーダンスはほぼ０となり、第１グランド層１６と第２グランド層２６との電位をほぼ同一とすることができる。
【００２２】
実施例１によれば、図４のように、所定の高周波信号を伝送する第１信号線路１２と第１グランド層１６（第１グランド）とからなる第１マイクロストリップ線路１０（第１伝送線路）と、第２信号線路２２と第２グランド層２６（第２グランド）とからなる第２マイクロストリップ線路２０（第２伝送線路）と、を接続するグランド接続部４０の両端における高周波信号の位相差が実質的に１８０°（つまり電気長が１／２波長）の整数倍であるようにグランド接続部４０を設計している。位相差は、例えば、第２接続金属４２の長さを調整し設計する。これにより、第１グランド層１６と第２グランド層２６との電位を同一にすることができ、２つのマイクロストリップ線路間の損失を抑制することができる。
【００２３】
実施例１のように、第１マイクロストリップ線路１０（または第２マイクロストリップ線路２０）がＧａＡｓ基板５５（半導体チップ）上に設けられた第１グランド層１６および第１信号線路１２で構成される場合は、第１グランド層１６と第２グランド層２６とを接続する際、寄生インダクタンスが付加し易く、実施例１を用いることが有効である。
【００２４】
グランド接続部４０は表面側を経由せず、例えばＧａＡｓ基板５５内や第２誘電体層２４内を経由しても良い。しかしながら、加工が難しく、グランド接続部４０の長さの制御が難しい。よって、グランド接続部４０は、第１誘電体層１４の第１信号線路１２側の表面または第２誘電体層２４の第２信号線路２２側の表面を経由して第１グランド層１６と第２グランド層２６とを接続することが好ましい。つまり、第１信号線路１２と第２信号線路２２とは誘電体層１４、２４上に設けられ、グランド接続部４０の少なくとも一部は誘電体層１４、２４上を経由して第１グランド層１６と第２グランド層２６とを接続することが好ましい。これにより、表面側の線路の長さを調整することにより、グランド接続部４０の長さの制御が容易となる。よって、グランド接続部４０両端の位相差を実質的に１８０°の整数倍とすることが可能となる。
【００２５】
主に、第２誘電体層２４上に設けられた第２接続金属４２の長さで、グランド接続部４０のインピーダンスが制御される。すなわち、第２接続金属４２の線路の長さでグランド接続部４０のインピーダンスが制御される。これにより、製造によるバラツキ等を小さくすることができる。なお、実施例１では、第２接続金属４２を長くすることでグランド接続部４０のインピーダンスを所望の値に設定したが、第１誘電体層１４上に設けられた第１接続金属４１の長さを長くしても良い。また、第１接続金属４１は２本設けられているが１本あるいは３本以上であってもよい。
【００２６】
実施例１において、第２接続金属４２は、第３信号線路３２を信号線路としたコプレーナ線路のグランド線路とすることもできる。また、第２信号線路２２を信号線路としたコプレーナ線路のグランド線路とすることもできる。さらに、第１接続金属４１を長く設けた場合は、第１接続線路４１をコプレーナ線路のグランド線路とすることもできる。
【００２７】
図５は、第１信号線路１２をみたときのインピーダンス軌跡をスミスチャート上に表したものである。第１マイクロストリップ線路１０および第２マイクロストリップ線路２０の特性インピーダンスは５０Ωであり、５０Ωで規格化されているため、スミスチャートの中心が５０Ωである。第１信号線路１２のインピーダンスはｅである。第１ワイヤ３３は抵抗成分はほとんど０のため、第１ワイヤ３３からみた第１信号線路１２のインピーダンスは５０Ω定抵抗円の円上をインダクタンス成分だけ移動しｆとなる。さらに、第３信号線路３２の特性インピーダンスは５０Ωとする。これにより、第３信号線路３２からみた第１信号線路１２のインピーダンスは、第３信号線路３２の長さによってスミスチャートの中心を中心とした円弧上をほぼ移動する。第３信号線路３２の長さを５０Ω定抵抗円の円弧上ｇとなる長さとする。第２ワイヤ３４のリアクタンス成分を第１ワイヤ３３と実質的に同じとすることにより、第２ワイヤ３４を付加したことによるインピーダンスは５０Ω定抵抗円の円弧上を第１ワイヤ３３と同じ距離移動しｅに戻る。このように、信号接続部３０からみた第１信号線路１２のインピーダンスを５０Ωとすることができる。ここで、第１ワイヤ３３および第２ワイヤ３４は主に寄生インダクタンス成分で説明したが、寄生コンダクタンス成分が付加されていても、第１ワイヤ３３と第２ワイヤ３４とで、上記と同様に信号接続部３０からみた第１信号線路１２のインピーダンスを５０Ωとすることができる。
【００２８】
図５のように、信号接続部３０のインピーダンスを、第１マイクロストリップ線路１０の特性インピーダンスと第２マイクロストリップ線路２０の特性インピーダンスとが整合するように規定されていることにより、２つのマイクロストリップ線路間の損失を抑制することができる。
【００２９】
また、信号接続部３０を、第３信号線路３２と、第１ワイヤ３３と、第２ワイヤ３４と、で構成している。特に第１ワイヤ３３と第２ワイヤ３４のリアクタンス成分がほぼ一致するように形成し、第３信号線路３２の長さを制御することで、インピーダンス整合することができるため、製造によるバラツキが小さくすることができる。
【００３０】
図６（ａ）および図６（ｂ）はそれぞれ比較例および実施例１において、第２マイクロストリップ線路２０と第１マイクロストリップ線路１０とのＳ１１およびＳ２１を測定した結果である。図６（ａ）より、比較例においては、Ｓ１１は信号の周波数によらず−８ｄＢ程度であり、反射損失が大きい。また、Ｓ２１は−３ｄＢ程度であり、挿入損失が大きい。図６（ｂ）より、実施例１においては、Ｓ１１は８１ＧＨｚで−３０ｄＢ以下となり、反射損失は非常に小さくなっている。また、Ｓ２１は８１ＧＨｚで−１ｄＢ程度であり、挿入損失が小さくなっている。このように、実施例１によれば、グランド接続部４０および信号接続部３０を設けることにより、高周波信号の周波数における反射損失および挿入損失を小さくすることができる。
【００３１】
グランド接続部４０の信号の位相差が実質的に１８０°とは、図６（ｂ）のように、図６（ａ）に対しＳ１１が改善する程度であることをいう。さらに、図６（ｂ）において、Ｓ１１は−１５ｄＢ以下であることが好ましい。したがって、中心周波数８１ＧＨｚに対し±４ＧＨｚの範囲が好ましい。よって、信号の位相差は、例えば１８０°±５％の範囲であることが好ましい。
【実施例２】
【００３２】
図７（ａ）は実施例２の上視図、図７（ｂ）は図７（ａ）のＣ−Ｃ断面図である。実施例２では実施例１と比較し、第１接続金属４１に抵抗７９を介し第３接続金属７１が第１誘電体層１４上に設けられている。第２誘電体層２４上に第４接続金属７２が設けられ、第２グランド層２６と接続部７５介し接続されている。第３接続金属７１と第４接続金属７２とは第３ワイヤ７３を用いて接続されている。このように、第１グランド層１６と第２グランド層２６とは、グランド接続部４０と並列に抵抗を介し接続されている。
【００３３】
実施例１においては、グランド接続部４０のインピーダンスが図５のｄとなる周波数ではグランド接続部４０は開放してしまう。このように、グランド接続部４０は周波数によっては高インピーダンスとなってしまう。実施例２によれば、グランド接続部４０と並列に第１グランド１６と第２グランド層２６とが接続されているため、グランド接続部４０が高インピーダンスとなった場合も、第１グランド層１６と第２グランド層２６とが高インピーダンスとなることを防止することができる。なお、抵抗７９は共振を防止するためのダンピング抵抗である。
【実施例３】
【００３４】
実施例３は２つの伝送線路として2つのコプレーナ線路を接続する例である。図８を参照に、実施例３ではＧａＡｓ基板上に形成された第１コプレーナ線路１０ａ（第１伝送線路）とプリント基板上に形成された第２コプレーナ線路２０ａ（第２伝送線路）とを接続している。実施例１の図３（ｂ）および図３（ｃ）と異なり、ＧａＡｓ基板の裏面の第１グランド層１６およびプリント基板の裏面の第２グランド層２６は形成されていない。第１誘電体層１４上の第１信号線路１２の両側に第１グランド線路８１（第１グランド）が設けれ、第１信号線路１２と第１グランド線路８１とが第１コプレーナ線路１０ａを構成している。第２誘電体層２４上の第２信号線路２２の両側に第２グランド線路８２（第２グランド線路）が設けられ、第２信号線路２２と第２グランド線路８２とが第２コプレーナ線路２０ａを構成している。
【００３５】
第１コプレーナ線路１０ａと第２コプレーナ線路２０ａとは接続領域９０において接続される。接続領域９０において、信号線路はパッド３１と第２信号線路２２とがワイヤ３０ｂを用い接続される。第１グランド線路８１と第２グランド線路８２とはグランド接続部８０により接続される。グランド接続部４０は、第５接続金属８６、パッド８４、８５およびワイヤ８３で構成される。第２誘電体層２４上において、第２グランド線路８２とパッド８５とは第５接続金属８６により接続される。第５接続金属８６はパッド８５側の幅が狭くなっている。これは、第２グランド８２からの反射を抑制するためである。第１グランド線路８１と接続されたパッド８４とパッド８５とはワイヤ８３で接続される。このような構成を用い、主に第５接続金属８６の長さを調整することでグランド接続部８０の両端における信号の位相差が実質的に１８０°の整数倍とすることができる。これにより、実施例１と同様に、損失を抑制することができる。また、第５接続金属８６が第２誘電体層２４上に設けられているため、その長さを容易に調整することができる。なお、第５接続金属８６は第１誘電体層１４上のパッド８４と第１グランド線路８１との間に設けられても良い。
【００３６】
伝送線路として実施例１および実施例２においては２つのマイクロストリップ線路、実施例３と2つのコプレーナ線路の例を説明したがこれらの態様には限られない。２つの伝送線路の一方がマイクロストリップ線路の場合やコプレーナ線路であってもよい。また、２つの伝送線路の一方または両方がマイクロストリップ線路およびコプレーナ線路以外の伝送線路であってもよい。
【００３７】
実施例１から実施例３はＧａＡｓ基板上に形成された第１伝送線路１０、１０ａとプリント基板に形成された第２伝送線路線路２０、２０ａを例に説明した。この例に限られず、例えばＭＭＩＣ同士の接続、プリント基板同士の接続、その他の伝送線路の接続に用いることもできる。
【００３８】
また、８０ＧＨｚ程度の周波数を例に説明したが、この周波数に限られるものではない。しかし、周波数が低くなると、位相を１８０°回転させるための線路の長さが長くなってしまうため、ミリ波以上の周波数の信号を扱う電子装置に適用するのが好ましい。さらに、６０ＧＨｚ以上の周波数の信号を扱う電子装置に適用することが好ましい。
【００３９】
以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４０】
【図１】図１（ａ）は従来例の上視図、図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。
【図２】図２（ａ）は比較例の上視図、図２（ｂ）および図２（ｃ）はそれぞれ図２（ａ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図３】図３（ａ）は実施例１の上視図、図３（ｂ）および図３（ｃ）はそれぞれ図３（ａ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図４】図４はグランド接続部のインピーダンス軌跡を表すスミスチャートである。
【図５】図５は信号接続部から第１信号線路をみたインピーダンス軌跡を表すスミスチャートである。
【図６】図６（ａ）および図６（ｂ）はそれぞれ比較例および実施例１のＳ１１、Ｓ２１である。
【図７】図７（ａ）は実施例２の上視図、図７（ｂ）は図７（ａ）のＣ−Ｃ断面図である。
【図８】図８は実施例３の上視図である。
【符号の説明】
【００４１】
１０          第１マイクロストリップ線路
１２          第１信号線路
１４          第１誘電体層
１６          第１グランド層
２０          第２マイクロストリップ線路
２２          第２信号線路
２４          第２誘電体層
２６          第２グランド層
３０          信号接続部
３１          パッド
３２          第３信号線路
３３          第１ワイヤ
３４          第２ワイヤ
４０          グランド接続部
４１          第１接続金属
４２          第２接続金属
４３          ワイヤ
４４、４５    接続部
５５          ＧａＡｓ基板
５２          金属板
７１          第３接続金属
７２          第４接続金属
７３          ワイヤ
７９          抵抗
８０          グランド接続部
８１          第１グランド線路
８２          第２グランド線路
８４、８５    パッド
８６          第５接続金属
【図１】
2007324934.tif 000003
【図２】
2007324934.tif 000004
【図３】
2007324934.tif 000005
【図４】
2007324934.tif 000006
【図５】
2007324934.tif 000007
【図６】
2007324934.tif 000008
【図７】
2007324934.tif 000009
【図８】
2007324934.tif 000010
【手続補正書】
【提出日】平成19年6月15日(2007.6.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定の高周波信号を伝送する第１信号線路と第１グランドとからなる第１伝送線路と、
前記高周波信号を伝送する第２信号線路と第２グランドとからなる第２伝送線路と、
前記第１グランドと前記第２グランドとを接続するグランド接続部と、を具備し、
前記グランド接続部の両端における前記高周波信号の位相差が実質的に１８０°の整数倍であることを特徴とする電子装置。
【請求項２】
前記位相差は、１８０±５°であることを特徴とする請求項１記載の電子装置。
【請求項３】
前記第１伝送線路または前記第２伝送線路は、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路であることを特徴とする請求項１記載の電子装置。
【請求項４】
前記第１信号線路と前記第２信号線路とは、誘電体層上に設けられ、
前記グランド接続部は、少なくともその一部が前記誘電体層上を経由して前記第１グランドと前記第２グランドとを接続することを特徴とする請求項１記載の電子装置。
【請求項５】
前記第１伝送線路または前記第２伝送線路の少なくとも一方は、半導体チップ上に設けられたグランド層および信号線路によって構成されていることを特徴とする請求項１記載の電子装置。
【請求項６】
前記第１グランドと前記第２グランドとは、前記グランド接続部と並列に抵抗を介し接続されていることを特徴とする請求項１記載の電子装置。
【請求項７】
前記第１伝送線路または第２伝送線路は、誘電体層上に設けられた信号線路と該信号線路の両側のグランドとを有して構成されたコプレーナ線路であることを特徴とする請求項１記載の電子装置。
【請求項８】
前記第１信号線路と前記第２信号線路とは、
第３信号線路と、前記第１信号線路と前記第３信号線路とを接続する第１ワイヤと、前記第２信号線路と前記第３信号線路とを接続する第２ワイヤと、を有する信号接続部により接続されることを特徴とする請求項１記載の電子装置。
【請求項９】
前記信号接続部のインピーダンスは、前記第１伝送線路の特性インピーダンスと前記第２伝送線路の特性インピーダンスとが整合するように規定されていることを特徴とする請求項８記載の電子装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
【図１】図１（ａ）は従来例の上視図、図１（ｂ）は図１（ａ）のＢ−Ｂ断面図である。
【図２】図２（ａ）は比較例の上視図、図２（ｂ）および図２（ｃ）はそれぞれ図２（ａ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図３】図３（ａ）は実施例１の上視図、図３（ｂ）および図３（ｃ）はそれぞれ図３（ａ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図４】図４はグランド接続部のインピーダンス軌跡を表すスミスチャートである。
【図５】図５は信号接続部から第１信号線路をみたインピーダンス軌跡を表すスミスチャートである。
【図６】図６（ａ）および図６（ｂ）はそれぞれ比較例および実施例１のＳ１１、Ｓ２１である。
【図７】図７（ａ）は実施例２の上視図、図７（ｂ）は図７（ａ）のＣ−Ｃ断面図である。
【図８】図８は実施例３の上視図である。