(57)【要約】【課題】大量生産が可能であるＳＰＭ用探針およびその製造方法を提供する。【解決手段】半導体基板１を用意する工程と、半導体基板１の表面上に、第１層間絶縁膜１２、第２層間絶縁膜１４を介して、探針形成用配線１５を形成する工程と、探針形成用配線１５を覆うパッシベーション膜１６を形成する工程と、パッシベーション膜１６にスルーホール１６ａを形成する工程と、半導体基板４を加熱し、スルーホール１６ａの内部で、探針形成用配線１５の一部を柱状に成長させることで、スルーホール１６ａの内部に、パッシベーション膜１６から突出した形状の探針５を形成する工程とを順に行う。【選択図】図３
2007114154.tif 000002
【特許請求の範囲】
【請求項１】
基板（１）を用意する工程と、
前記基板（１）の表面上に、導電性材料で構成された第１膜（１５）を形成する工程と、  
前記第１膜（１５）を覆って、前記第１膜（１５）よりも線膨張係数が小さく、絶縁性材料で構成された第２膜（１６）を形成する工程と、
前記第２膜（１６）に、前記第２膜の表面から前記第１膜に到達する深さのスルーホール（１６ａ）を形成する工程と、
前記基板（１）を加熱し、前記スルーホール（１６ａ）の内部で、前記第１膜（１５）の一部を、前記第２膜（１６）の表面から突出する長さの柱状に成長させることで、探針（５）を形成する工程とを有することを特徴とする走査型プローブ顕微鏡用探針の製造方法。
【請求項２】
前記第１膜（１５）を形成する工程では、同一の前記基板（１）の表面上に、複数の前記第１膜（１５）をアレイ状に形成し、
前記探針（５）を形成する工程では、前記複数の第１膜（１５）のそれぞれから前記探針（５）を形成することで、同一の前記基板（１）に前記探針（５）をアレイ状に複数形成することを特徴とする請求項１に記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項３】
前記基板（１）を用意した工程の後、前記基板（１）の表面上に、前記探針（５）を駆動させる駆動体（２２）を形成する工程と、前記駆動体（２２）と電気的に接続された電極配線（２３）を形成する工程とを有することを特徴とする請求項１または２に記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項４】
前記第１膜（１５）を形成する工程と、前記電極配線（２３）を形成する工程とを同時に行うことを特徴とする請求項３に記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項５】
前記基板を用意する工程では、前記探針（５）の形成予定領域とは異なる領域に、前記探針（５）から出力される信号を増幅するための信号増幅回路を構成する半導体素子が形成されている半導体基板（１）を用意することを特徴とする請求項１ないし４のいずれか１つに記載の走査型プローブ顕微鏡用探針の製造方法。  
【請求項６】
前記第１膜（１５）を形成する工程では、前記半導体基板（１）の表面上に、前記半導体素子と電気的に接続された配線（３５）を形成すると同時に、前記配線（３５）と同じ材料で構成された前記第１膜（１５）を形成することを特徴とする請求項５に記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項７】
前記第１膜を形成する工程では、幅が１μｍ以下、長さが４０μｍ以上である前記第１膜（１５）を形成し、
前記スルーホール（１６ａ）を形成する工程では、１つの前記第１膜（１５）に対して、１つの前記スルーホール（１６ａ）を形成することを特徴とする請求項１ないし６のいずれか１つに記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項８】
前記第１膜を形成する工程では、Ａｌを主成分とする金属材料で構成された前記第１膜（１５）を形成することを特徴とする請求項１ないし７のいずれか１つに記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項９】
前記スルーホール（１６ａ）を形成する工程と、前記探針（５）形成する工程との間に、前記スルーホール（１６ａ）よりも幅が小さい開口部を有する層（１９）を、前記スルーホール（１６ａ）の少なくとも底面に形成する工程を有し、
前記探針（５）を形成する工程では、前記開口部から前記探針（５）を形成することを特徴とする請求項１ないし８のいずれか１つに記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項１０】
前記探針（５）を形成する工程の後に、前記探針（５）の先端（５ａ）を加工する工程を有することを特徴とする請求項１ないし９のいずれか１つに記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項１１】
前記探針（５）を形成する工程の後に、前記探針（５）を前記探針（５）と異なる材料で構成された膜（４２）で覆う工程を有することを特徴とする請求項１ないし１０のいずれか１つに記載の走査型プローブ顕微鏡用探針の製造方法。
【請求項１２】
基板（１）の表面上に配置され、導電性材料で構成された第１膜（１５）と、  
前記第１膜（１５）を覆っており、前記第１膜（１５）よりも線膨張係数が小さく、絶縁性材料で構成された第２膜（１６）と、
前記第２膜（１６）の表面から前記第１膜（１５）に到達する深さのスルーホール（１６ａ）の内部に、前記第１膜（１５）を構成する材料から形成され、前記第１膜（１５）から前記第２膜（１６）の表面上に突出する長さであって、前記第１膜（１５）と連続した形状の探針（５）とを備えることを特徴とする走査型プローブ顕微鏡用探針。
【請求項１３】
前記第１膜（１５）は、同一の前記基板（１）の表面上に、アレイ状に複数配置されており、前記複数の第１膜（１５）のそれぞれから前記探針（５）が形成されていることを特徴とする請求項１２に記載の走査型プローブ顕微鏡用探針。
【請求項１４】
前記基板（１）の表面上であって、前記探針が形成された領域とは異なる領域に、前記探針（５）を駆動させる駆動体（２２）が形成されていることを特徴とする請求項１２または１３に記載の走査型プローブ顕微鏡用探針。
【請求項１５】
前記基板は、半導体基板（１）であり、
前記半導体基板（１）のうち、前記探針（５）が形成されている領域とは異なる領域に、前記探針（５）から出力される信号を増幅するための信号増幅回路を構成する半導体素子が形成されていることを特徴とする請求項１２ないし１４のいずれか１つに記載の走査型プローブ顕微鏡用探針。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査型プローブ顕微鏡用探針およびその製造方法に関するものである。
【背景技術】
【０００２】
走査型プローブ顕微鏡（Scanning Probe Microscope、略称：ＳＰＭ）は、探針(プローブ)によって対象物体の間の物理量を走査し、対象物体の表面の形状や性質を原子レベルで、３次元情報として分析する顕微鏡である。また、ＳＰＭの種類としては、トンネル電流を検出・利用する走査型トンネル顕微鏡（Scanning Tunneling Microscope、略称：ＳＴＭ）、原子間力を検出・利用する原子間力顕微鏡（Atomic Force Microscope、略称：ＡＦＭ）等がある。
【０００３】
ところで、このＳＰＭに用いられる探針は、例えば、電解研磨法により製造される。この電解研磨法は、探針の母材先端部を電解液に浸し、電気化学反応により探針をエッチングして、形状の制御および最先端部の先鋭化を行う方法である（例えば、非特許文献１参照）。
【非特許文献１】“ＳＴＭ探針の電解研磨”、〔online〕、特許庁ホームページ内資料室（その他参考情報）、インターネット〈ＵＲＬ：http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu/spm/3_a_1_a.htm〉
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記した電界研磨法は、探針を１本ずつ製造するものであるため、探針の大量生産には不向きである。
【０００５】
本発明は、上記点に鑑み、大量生産が可能であるＳＰＭ用探針およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明のＳＰＭ用探針の製造方法は、第２膜（１６）に、第２膜の表面から第１膜に到達する深さのスルーホール（１６ａ）を形成する工程と、基板（１）を加熱し、スルーホール（１６ａ）の内部で、第１膜（１５）の一部を、第２膜（１６）の表面から突出する長さの柱状に成長させることで、探針（５）を形成する工程とを有することを特徴としている。
【０００７】
本発明者らは、スルーホールの形成後に基板を加熱すると、第１膜と第２膜の線膨張係数の差から第１膜に加えられる熱応力によって、スルーホール内で第１膜の一部が柱状に成長する現象を発見した。本発明の製造方法は、この現象を利用した探針の製造方法である。
【０００８】
また、本発明の製造方法は、ＩＣを製造する際の配線工程を用いた方法であるため、ＩＣの製造と同様に、１枚の基板に複数の第１膜を形成し、それぞれの第１膜から探針を形成することで、１枚の基板に複数の探針を同時に形成することができる。したがって、本発明によれば、探針の大量生産が可能となる。
【０００９】
本発明の製造方法では、例えば、第１膜（１５）を形成する工程で、同一の基板（１）の表面上に、複数の第１膜（１５）をアレイ状に形成し、探針（５）を形成する工程で、複数の第１膜（１５）のそれぞれから探針（５）を形成することで、同一の基板（１）に探針（５）をアレイ状に複数形成することができる。
【００１０】
このように、複数の探針をアレイ状に形成する場合では、ＩＣの製造と同等の位置精度で、複数の探針を形成することができる。このため、本発明の製造方法によれば、マルチプローブの製造が容易である。
【００１１】
また、例えば、基板（１）を用意した工程の後、基板（１）の表面上に、探針（５）を駆動させる駆動体（２２）を形成する工程と、駆動体（２２）と電気的に接続された電極配線（２３）を形成する工程とを行い、同一の基板上に探針と駆動体とを形成することができる。
【００１２】
なお、このとき、第１膜（１５）を形成する工程と、電極配線（２３）を形成する工程とを同時に行うことができる。
【００１３】
また、例えば、基板を用意する工程で、探針（５）の形成予定領域とは異なる領域に、回路を構成する半導体素子が形成されている半導体基板（１）を用意することができ、半導体素子が形成されている半導体基板に、探針を形成することができる。本発明の製造方法によれば、このようにして、探針と回路との集積化が可能である。
【００１４】
このとき、第１膜（１５）を形成する工程で、半導体基板（１）の表面上に、半導体素子と電気的に接続された配線（３５）を形成すると同時に、配線（３５）と同じ材料で構成された第１膜（１５）を形成することができる。
【００１５】
なお、配線と第１膜を、別々に形成することもできるが、このように配線と第１膜を形成することで、これらを別々に形成する場合と比較して、製造工程を簡略化できる。
【００１６】
また、回路部と探針とを別体とした場合では、回路部と探針とを電気的に接続させるための結線工程が必要となるが、例えば、回路部の金属配線と第１膜とを連続した形状とした場合では、結線工程を省略することができる。
【００１７】
また、例えば、第１膜を形成する工程では、幅が１μｍ以下、長さが４０μｍ以上である第１膜（１５）を形成し、スルーホール（１６ａ）を形成する工程では、１つの第１膜（１５）に対して、１つのスルーホール（１６ａ）を形成することが好ましい。
【００１８】
また、例えば、第１膜を形成する工程では、Ａｌを主成分とする金属材料で構成された第１膜（１５）を形成することが好ましい。
【００１９】
また、例えば、スルーホール（１６ａ）を形成する工程と、探針（５）形成する工程との間に、スルーホール（１６ａ）よりも幅が小さい開口部を有する層（１９）を、スルーホール（１６ａ）の底面に形成する工程を行う。そして、探針（５）を形成する工程では、その開口部から探針（５）を形成することができる。
【００２０】
このように、その穴から探針を形成することで、探針の幅をスルーホールの幅よりも小さくすることができる。すなわち、スルーホールの幅にかかわらず、穴の大きさを任意に変更することで、探針の幅を所望の大きさに制御できる。
【００２１】
また、例えば、探針（５）を形成する工程の後に、探針（５）の先端（５ａ）を加工する工程を行うことができる。例えば、等方性エッチングによる加工を探針の先端に施すことができる。これにより、探針を所望の形状に加工することができる。
【００２２】
また、例えば、探針（５）を形成する工程の後に、探針（５）を探針（５）と異なる材料で構成された膜（４２）で覆う工程を行うことができる。この場合、探針を覆う膜の材料を任意に選択することで、任意の材質の探針を作製することができる。
【００２３】
また、本発明のＳＰＭ用探針は、基板（１）の表面上に配置され、導電性材料で構成された第１膜（１５）と、第１膜（１５）を覆っており、第１膜（１５）よりも線膨張係数が小さく、絶縁性材料で構成された第２膜（１６）と、第２膜（１６）の表面から第１膜（１５）に到達する深さのスルーホール（１６ａ）の内部に、第１膜（１５）を構成する材料から形成され、第１膜（１５）から第２膜（１６）の表面上に突出する長さであって、第１膜（１５）と連続した形状の探針（５）とを備えることを特徴としている。
【００２４】
また、このＳＰＭ用探針において、例えば、第１膜（１５）を、同一の基板（１）の表面上に、アレイ状に複数配置し、複数の第１膜（１５）のそれぞれから探針（５）が形成された構成とすることができる。
【００２５】
また、例えば、基板（１）の表面上であって、探針が形成された領域とは異なる領域に、探針（５）を駆動させる駆動体（２２）が形成されている構成とすることもできる。
【００２６】
また、例えば、同一の半導体基板に、回路を構成する半導体素子と、探針（５）とが形成された構成とすることができる。
【００２７】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２８】
（第１実施形態）
図１に、本発明の第１実施形態におけるＳＰＭ用探針を有する半導体チップの断面図を示し、図２に図１中のカンチレバー部２における配線、電極等の平面レイアウトを示す。なお、図１は、図２中のＡ−Ａ線断面図に相当する。また、図１、２では、同一の構成部に同一の符号を付している。
【００２９】
本実施形態のＳＰＭ用探針は、カンチレバー部および回路部とともに、同一の半導体チップに形成されている。
【００３０】
具体的には、図１に示すように、半導体基板１に、カンチレバー部２と回路部３とが形成されている。カンチレバー部２は、図１、２に示すように、半導体基板１のうち、カンチレバー部２の下およびその周辺に形成された空洞部４により、一端２ａが半導体基板１に固定され、他端２ｂが半導体基板１に固定されていない構造、すなわち、片側に自由端を有する構造となっている。
【００３１】
さらに、カンチレバー部２は、その自由端２ｂの近傍に探針５が形成されている探針形成部６と、探針形成部６の隣に位置し、探針５を駆動させる駆動機構が形成されている探針駆動部７とを備えている。
【００３２】
探針形成部６は、図１に示すように、半導体基板１の表面上に形成されたフィールド絶縁膜１１と、フィールド絶縁膜１１の上に形成された第１層間絶縁膜１２と、第１層間絶縁膜１２の上に形成された下層配線１３と、下層配線１３の上および下層配線１３が形成されていない第１層間絶縁膜１２の上に形成された第２層間絶縁膜１４と、第２層間絶縁膜１４の上に形成された探針形成用配線１５と、探針形成用配線１５の上に形成されたパッシベーション膜１６と、パッシベーション膜１６に設けられたスルーホール１６ａの内部に形成された探針５とから構成されている。
【００３３】
ここで、半導体基板１としてシリコン基板を用い、フィールド絶縁膜１１、第１層間絶縁膜１２としてシリコン酸化膜を用い、下層配線１３としてポリシリコン膜を用い、第２層間絶縁膜１４としてＢＰＳＧ膜を用いることができる。
【００３４】
また、探針形成用配線１５は、探針５を形成するために用いられている配線である。探針形成用配線１５として、Ａｌを主成分とする金属材料、すなわち、Ａｌ単体もしくはＡｌ−Ｃｕ等のＡｌ合金により構成されたＡｌ配線を用いることができる。また、探針形成用配線１５は、細長い直線形状であり、例えば、幅１μｍ、長さ４０μｍ、厚さ０．５μｍとなっている。
【００３５】
また、第２層間絶縁膜１４の上には、図２に示すように、探針形成用配線１５から離間して、上層配線１７が形成されている。上層配線１７としては、例えば、Ａｌ配線が用いられている。
【００３６】
そして、探針形成用配線１５および上層配線１７は、それぞれ、第２層間絶縁膜１４に形成されたビア１８により、下層配線１３と電気的に接続されている。ビア１８は、探針形成用配線１５とは材質の異なる導体、例えば、タングステンなどにより構成されている。ただし、下層配線１３の材質を探針形成用配線１５の材質と異なる材質にする、もしくは、下層配線１３の材質が探針形成用配線１５の材質と同じであっても十分短くするなどの設計上の工夫により、ビア１８の材質を探針形成用配線１５の材質と同じにすることもできる。
【００３７】
また、探針形成用配線１５は、この下層配線１３を介して、上層配線１７と電気的に接続されており、上層配線１７は、半導体基板１に形成されている図示しない信号増幅回路と電気的に接続されている。
【００３８】
パッシベーション膜１６は、探針形成用配線１５の下面を除く面、すなわち、上面および側面を覆っている。パッシベーション膜１６は、探針形成用配線１５よりも線膨張係数が小さい材料で構成されている。このとき、パッシベーション膜１６の線膨張係数が、探針形成用配線１５の線膨張係数の１／１０以下であることが好ましい。パッシベーション膜１６としては、例えば、シリコン酸化膜もしくはシリコン窒化膜を用いることができる。
【００３９】
また、パッシベーション膜１６に設けられたスルーホール１６ａは、パッシベーション膜１６の表面から探針形成用配線１５に到達する深さである。このスルーホール１６ａの数は、１つの探針形成用配線１５に対して、例えば、１つである。
【００４０】
また、探針５は、柱状であり、探針形成用配線１５からパッシベーション膜１６の表面上に突出する長さである。また、探針５は、探針形成用配線１５の表面から連続しており、探針形成用配線１５と一体である。また、探針５は、探針形成用配線１５を構成する元素の全部もしくは一部と同一の元素により構成されている。例えば、Ａｌの単結晶で構成されている。なお、探針５の幅は、スルーホール１６ａの幅よりも小さい。
【００４１】
探針駆動部７は、探針５を上下方向、平面方向に動かす機構である。探針駆動部７は、探針形成部６と同様に、半導体基板１の上に形成されたフィールド絶縁膜１１と、第１層間絶縁膜１２と、第２層間絶縁膜１４と、パッシベーション膜１６とを備えている。さらに、指針駆動部７は、第１層間絶縁膜１２と第２層間絶縁膜１４との間に積層された下部電極２１および圧電体２２と、第２層間絶縁膜１４の上および第２層間絶縁膜１４のうち、圧電体２２の上方に位置する開口部１４ａの内部に形成された上部電極２３とから構成されている。
【００４２】
ここで、下部電極２１は圧電体２２の下面と接続されている。下部電極２１としては、探針形成部６の下層電極１３と同じ材料により構成された膜、例えば、ポリシリコン膜を用いることができる。
【００４３】
圧電体２２としては、ＡｌＮ、ＺｎＯ、ＰＺＴ等の公知のものを用いることができる。
【００４４】
また、上部電極２３は、圧電体２２の上面と電気的に接続されている。上部電極２３としては、探針形成用配線１５と同じ材料により構成された膜、例えば、Ａｌ配線を用いることができる。なお、上部電極２３は、図２に示すように、同一の半導体基板１上に形成されている図示しない駆動回路と電気的に接続されている。
【００４５】
回路部３は、探針５から出力される信号を増幅するための信号増幅回路や、探針５を駆動するための駆動制御回路や、フィードバック回路等を構成する領域である。信号増幅回路に探針５からの信号が入力されることで、この信号が増幅され、フィードバック回路で演算される。その後、その演算結果が駆動制御回路に入力され、駆動制御回路から圧電体２２に駆動信号が出力される。その結果、圧電体２２によって、カンチレバー部２、すなわち、探針５が駆動する。
【００４６】
この回路部３では、上記した回路を構成するトランジスタ等の半導体素子が形成されている。すなわち、回路部３は、図１に示すように、半導体基板１に形成された半導体領域３１と、半導体基板１に形成された素子分離膜３２と、半導体基板１上に形成されたゲート電極３３と、半導体基板１およびゲート電極３３の上に形成された層間絶縁膜１４と、層間絶縁膜１４の上に形成され、層間絶縁膜１４に形成されたコンタクト３４を介して、半導体領域３１と電気的に接続された配線３５と、層間絶縁膜１４および配線３５の上に形成されたパッシベーション膜１６とから構成されている。
【００４７】
なお、ゲート電極３３として、ポリシリコン膜を用いることができる。また、配線３５としてＡｌ配線を用いることができる。
【００４８】
次に、上記した構造のＳＰＭ用探針の製造方法について説明する。
【００４９】
図３（ａ）〜（ｃ）に、本実施形態におけるＳＰＭ用探針の製造工程を示す。なお、図３（ａ）〜（ｃ）は、図１中の探針形成部６に対応している。以下では、図１および図３を参照しながら説明する。
【００５０】
図３（ａ）に示すように、半導体基板１を用意する工程と、半導体基板１のうち、探針形成部６の形成予定領域に、第１層間絶縁膜１２を形成する工程と、第１層間絶縁膜１２の上に下層配線１３を形成する工程と、下層配線１３および第１層間絶縁膜１２の上に第２層間絶縁膜１４を形成する工程と、第２層間絶縁膜１４にビアホール１８ａを形成する工程と、第２層間絶縁膜１４の上に探針形成用配線１５を形成する工程と、探針形成用配線１５の上にパッシベーション膜１６を形成する工程とを順に行う。
【００５１】
ここで、半導体基板１を用意する工程では、図１に示すように、半導体基板１のうち、カンチレバー部２の形成予定領域に、フィールド絶縁膜１１が形成されおり、回路部３の形成予定領域に、半導体領域３１と、素子分離膜３２とが形成されている半導体基板１を用意する。
【００５２】
また、第１層間絶縁膜１２を形成する工程は、図１に示すように、回路部３の形成予定領域でのゲート酸化膜の形成と同時に行われる。  
【００５３】
また、下層配線１３を形成する工程は、回路部３の形成予定領域でのゲート電極３３の形成と、探針駆動部７の形成予定領域での下部電極２１の形成と同時に行われる。この工程では、例えば、ポリシリコン膜を成膜した後、ホトリソグラフィおよびエッチングにより、ポリシリコン膜をパターニングする。
【００５４】
また、下層配線１３を形成する工程と、第２層間絶縁膜１４を形成する工程との間で、探針駆動部７の形成予定領域において、下層配線２１の上に、圧電体２２を形成する工程を行う。
【００５５】
また、第２層間絶縁膜１４を形成する工程は、探針駆動部７および回路部３の形成予定領域での第２層間絶縁膜１４の形成と同時に行われる。
【００５６】
また、第２層間絶縁膜１４を形成する工程の後、ビアホール１８ａを形成する工程の他、探針駆動部７の形成予定領域において、開口部１４ａを形成する工程や、回路部３の形成予定領域において、第２層間絶縁膜１４にコンタクトホール３４ａを形成する工程を行う。
【００５７】
ビアホール１８ａを形成するときでは、探針形成用配線１５の探針５が形成される端部とは反対側の端部近傍に対して、ビアホール１８ａを配置する。なお、他の位置にビアホール１８ａを配置することもできる。また、ビアホール１８ａを形成するときで、ビア１８の材質が探針形成用配線１５の材質と同じ場合には、１つの探針形成用配線１５に対して、ビアホール１８ａはなるべく少なく、例えば１つとすることが好ましい。
【００５８】
そして、ビアホール１８ａを形成した後、ビアホール１８ａの内部にビア１８を形成する。このとき、下層配線１３を探針形成用配線１５と異なる材料、例えば、ポリシリコンで構成する場合、ビア１８を、探針形成用配線１５と同じ、Ａｌ金属単体もしくはＡｌ合金で構成する。一方、下層配線１３を探針形成用配線１５と同じ材料で構成する場合、ビア１８を探針形成用配線１５と異なる材料で構成する。これは、探針形成用配線１５に熱応力がかかったとき、その熱応力が探針形成用配線１５から下層配線１３に分散するのを抑制するためである。
【００５９】
また、探針形成用配線１５を形成する工程では、例えば、Ａｌ金属膜もしくはＡｌ合金膜を成膜した後、ホトリソグラフィおよびエッチングにより、Ａｌ金属膜もしくはＡｌ合金膜をパターニングする。
【００６０】
このとき、探針形成用配線１５を細長い直線形状とする。なお、細長い形状とするのは、後述する線膨張係数差による応力が、探針形成用配線１５にかかりやすくするためである。また、探針形成用配線１５の長さと幅については、後述する線膨張係数差が適切な大きさとなるように、設定する。例えば、幅１μｍ、長さ４０μｍ、厚さ０．５μｍとする。なお、本発明者らの調査結果によれば、Ａｌ合金膜をシリコン酸化膜により覆った場合、幅を１．０μｍ以下、長さを４０μｍ以上のとき、Ａｌ合金膜から柱状部が成長することがわかっている。したがって、探針形成用配線１５の幅を１μｍ以下、長さを４０μｍ以上とすることが好ましい。
【００６１】
なお、この工程は、探針駆動部７の形成予定領域での上部電極２３の形成と、回路部３の形成予定領域での配線３５の形成と同時に行われる。また、このとき、探針形成部６のビア１８と、回路部３のコンタクト１４とが形成される。
【００６２】
また、パッシベーション膜１６を形成する工程では、パッシベーション膜１６が探針形成用配線１５の側面および上面を覆うように、パッシベーション膜１６を形成する。なお、この工程は、図１に示すように、探針駆動部７および回路部３の形成予定領域でのパッシベーション膜１６の形成と同時に行われる。
【００６３】
そして、図３（ａ）に示す工程の後、図３（ｂ）に示すように、探針形成部６の形成予定領域において、パッシベーション膜１６にスルーホール１６ａを形成する工程を行う。このとき、１つの探針形成用配線１５に対して、スルーホール１６ａの数を、なるべく少なく、例えば、１つとすることが好ましい。また、スルーホール１６ａの開口幅を、例えば、４００ｎｍとする。なお、この工程は、図示しないが、半導体基板１のうち、パッド領域におけるパッド用の開口部の形成と同時に行われる。
【００６４】
続いて、図３（ｃ）に示すように、スルーホール１６ａの内部に探針５を形成する工程を行う。この工程では、半導体基板１の全体を加熱する。このとき、加熱は真空中で行い、加熱温度を、例えば、４５０℃以上とする。本実施形態では、この工程は、パッシベーション膜１６のアニールと兼ねている。
【００６５】
これにより、パッシベーション膜１６と探針形成用配線１５との線膨張係数差から生じる熱応力が探針形成用配線１５に加わり、スルーホール１６ａの内部で、探針形成用配線１５の一部が柱状に成長する。この柱状に成長した部分が探針５となる。
【００６６】
このとき、探針５は、探針形成用配線１５からスルーホール１６ａに沿って成長し、パッシベーション膜１６から突出した長さとなる。また、探針５の長さを、カンチレバー部２がたわんだとき、探針５と、カンチレバー部２におけるパッシベーション膜１６の表面とが干渉しない長さに設定することが好ましい。
【００６７】
また、探針５の幅は、サブミクロンオーダーであり、例えば、１００ｎｍ以下である。なお、探針５の幅については、スルーホール１６ａの幅を小さく変更することで、任意に設定することができる。
【００６８】
その後、図示しないが、半導体基板１に空洞部４を形成する。例えば、半導体基板１の表面および裏面にホトレジストを形成し、裏面側のホトレジストをパターニングした後、ＫＯＨ等の薬液を用いて、裏面側から異方性エッチングを行う。これにより、カンチレバー部２が形成される。
【００６９】
以上のようにして、図１に示す構造のＳＰＭ用探針５を製造することができる。
【００７０】
次に、本実施形態の主な効果について説明する。
【００７１】
（１）本実施形態では、半導体基板１を用意する工程と、半導体基板１の表面上に、第１層間絶縁膜１２、第２層間絶縁膜１４を介して、探針形成用配線１５を形成する工程と、探針形成用配線１５を覆うパッシベーション膜１６を形成する工程と、パッシベーション膜１６にスルーホール１６ａを形成する工程と、半導体基板４を加熱し、スルーホール１６ａの内部で、探針形成用配線１５の一部を柱状に成長させることで、スルーホール１６ａの内部に、パッシベーション膜１６から突出した形状の探針５を形成する工程とを順に行っている。
【００７２】
この探針５の製造方法は、ＩＣを製造する際の配線工程を用いた方法であるため、ＩＣの製造と同様に、１枚の半導体ウェハに、複数の探針形成用配線１５を形成し、それぞれの探針形成用配線１５から探針５を同時に形成することができる。このため、本実施形態の製造方法によれば、探針５の大量生産が容易である。
【００７３】
また、本実施形態では、探針形成用配線１５の一部を柱状に成長させることで、探針５を形成しているので、配線１５と一体になった構造の探針５を製造することができる。これにより、探針のみを製造する方法では、探針のみを製造した後、探針と配線とを電気的に接続する工程が必要なのに対して、本実施形態によれば、探針と配線とを電気的に接続する工程を省略することができる。言い換えると、本実施形態によれば、探針５を形成した後、探針形成用配線１５を探針５と電気的に接続された配線としてそのまま使用することができる。
【００７４】
（２）本実施形態では、同一の半導体基板上に、探針５および探針を駆動させる探針駆動部７を有するカンチレバー部２と、探針駆動部７を駆動させる等の回路部３とを製造している。
【００７５】
このように、本実施形態の探針５の製造方法は、ＩＣを製造する際の配線工程を用いた方法であるため、本実施形態のように、カンチレバーを半導体微細加工技術により製造する場合では、カンチレバー部２と、回路部３と、探針５とを同一の半導体基板に形成することができる。すなわち、本実施形態によれば、探針５と回路部３との集積化が容易である。
【００７６】
また、本実施形態によれば、探針５の駆動制御や、探針５からの信号を処理する制御等を１本化することができる。
【００７７】
また、同一の半導体基板に、探針５と回路部３とを形成しているので、探針５から回路部３へ送信される信号が、微弱であっても、回路部３で増幅することができ、また、信号の信頼性が高い。
【００７８】
（３）本実施形態では、探針形成用配線１５と、圧電体２２に電気的に接続された上部電極２３と、半導体領域３１と電気的に接続された配線３５とを同時に形成している。
【００７９】
これにより、探針形成部６の探針形成用配線１５と、探針駆動部７の上部電極２３と、回路部３の配線３５とを別々に形成する場合と比較して、製造工程を簡略化することができる。
【００８０】
また、本実施形態では、半導体基板１のパッド領域において、パッシベーション膜１６にパッド用の開口部を形成すると同時に、探針形成部６の形成予定領域において、パッシベーション膜１６にスルーホール１６ａを形成している。
【００８１】
これにより、パッド用の開口部と、スルーホール１６ａとを別々に形成する場合と比較して、製造工程を簡略化することができる。
【００８２】
言い換えると、本実施形態では、探針形成部６の探針形成用配線１５およびスルーホール１６ａ等を、回路部３および探針駆動部７の各構成部と同時に形成することで、回路部３、探針駆動部７の製造工程に対して、特に新たな工程を追加することなく、探針５を製造することができる。
【００８３】
（４）本実施形態では、探針５と回路部３とを同一の半導体基板に形成する際に、探針５と回路部３とを電気的に接続する配線を同時に形成している。
【００８４】
このため、本実施形態によれば、探針５と回路部３とを結線する工程を、別途、行う必要がない。
【００８５】
（５）本実施形態では、パッシベーション膜１６にスルーホール１６ａを形成する工程を行った後、半導体基板１の全体を加熱し、探針形成用配線１５の一部を柱状に成長させることで、スルーホール１６ａの内部に、探針５を形成している。このため、本実施形態によれば、探針形成用配線１５と一体となった構造の探針５を形成することができる。
【００８６】
ここで、上記背景技術の欄に記載した電解研磨法は、探針のみを製造する方法であるため、探針を製造した後、探針をカンチレバーに固定し、探針と配線とを電気的に接続する工程が必要である。
【００８７】
これに対して、本実施形態では、探針５をカンチレバー部２に直接形成しており、かつ、探針５の形成時において、探針５が探針形成用配線１５と一体化しているので、探針をカンチレバーに固定し、探針と配線とを電気的に接続する工程を省略できる。
【００８８】
（第２実施形態）
図４（ａ）、（ｂ）に、第２実施形態におけるＳＰＭ用探針の製造工程を示す。なお、図４（ａ）、（ｂ）では、それぞれ、図３（ｂ）、（ｃ）と同様の構成部に、図３（ｂ）、（ｃ）と同一の符号を付している。
【００８９】
本実施形態の製造工程は、第１実施形態における図３（ｂ）に示す工程と、図３（ｃ）に示す工程との間に、図４（ａ）に示す工程を追加したものである。
【００９０】
すなわち、図３（ｂ）に示す工程で、パッシベーション膜１６にスルーホール１６ａを形成した後、図４（ａ）に示す工程で、スルーホール１６ａの底面にアパーチャ層１９を形成する。このアパーチャ層１９は、スルーホール１６ａの内部で、探針形成用配線１５の表面を覆う層であって、スルーホール１６ａの幅よりも小さな幅の開口部を有する層である。
【００９１】
例えば、ＴｉＮ（窒化チタン）膜と、Ｔｉ（チタン）膜との積層膜をスルーホール１６ａの内壁に形成することができる。この場合、ＴｉＮ膜は、複数の柱状結晶から構成されており、隣接する柱状結晶同士の間に、隙間が生じている。この隙間が上記開口部である。
【００９２】
その後、図４（ｂ）に示すように、図３に示す工程と同様に、半導体基板１を加熱することで、探針５を形成する。このとき、探針５は、アパーチャ層１９の開口部から成長する。このため、第１実施形態のように、アパーチャ層１９を形成しない場合と比較して、探針５の幅を小さくすることができる。このとき、アパーチャ層１９の開口は、ひとつのスルーホール中１箇所であることが好ましい。
【００９３】
ここで、参考として、図５（ａ）、（ｂ）に、本実施形態の製造方法により、製造した探針５の電子顕微鏡写真を示す。図５（ａ）は、スルーホールを複数形成した場合であって、そのうちの１つのスルーホールに探針５を形成したときの写真であり、図５（ｂ）は、図５（ａ）中の破線で囲まれた領域の拡大図である。なお、このとき、探針形成用配線１５として、Ａｌ−０．５％Ｃｕ合金配線を用いている。
【００９４】
図５に示すように、本実施形態によれば、スルーホール１６ａの開口幅よりも幅が小さな探針５を形成することができる。
【００９５】
（第３実施形態）
図６に、第３実施形態におけるＳＰＭ用探針の製造工程を示す。
【００９６】
本実施形態のように、図３（ｃ）に示される探針５を形成する工程を行った後、探針５の先端を加工する工程を行うこともできる。例えば、探針５に対して、等方性エッチングを施すことにより、図６に示すように、探針５の先端５ａを尖らせることができる。
【００９７】
なお、等方性エッチングの代わりに、真空中で高電界を印加する電解放出を探針５に対して施すこともできる。
【００９８】
また、用途に応じて、異方性エッチング等の他の加工を施すことにより、探針５の先端５ａをフラット、丸、台形等の他の形状に加工することもできる。
【００９９】
（第４実施形態）
図７（ａ）、（ｂ）に、第４実施形態におけるＳＰＭ用探針の製造工程を示す。
【０１００】
本実施形態のように、図３（ｃ）に示される探針５を形成する工程を行った後、探針５の表面を、探針形成用配線１５から柱状に成長した部分と異なる材料で構成された膜で覆う工程を行うこともできる。
【０１０１】
例えば、図７（ａ）に示すように、探針５を形成した後、パッシベーション膜１６および探針５の表面上に、Ｗ（タングステン）膜４１を成膜する。その後、図７（ｂ）に示すように、Ｗ膜４１をエッチバックすることで、探針５の先端側部分を、Ａｌよりも高融点であるＷ膜４２で覆うことができる。
【０１０２】
これにより、探針５を高電圧が印加された状態で使用する場合、発熱による探針５の変形を抑制することができる。
【０１０３】
なお、Ｗ膜４２に限らず、他の材料で構成された膜で、探針５の先端側部分を覆うこともできる。例えば、ＳｉＮ（窒化シリコン）等の絶縁膜で、探針５の先端側部分を覆うことができる。これにより、探針５を、ＡＦＭ用探針として用いることができる。
【０１０４】
このように、探針５の表面を、探針形成用配線１５から柱状に成長した部分と異なる材料で構成された膜で覆うことで、任意の材質の探針５を製造することができる。
【０１０５】
なお、本実施形態では、探針５を覆う膜の形成手段として、エッチバックを採用する場合を例として説明したが、他の手段を採用することもできる。例えば、探針５の表面に対して、選択的に膜を形成する手段を採用することもできる。
【０１０６】
（第５実施形態）
図８に、第５実施形態における探針５が形成されている半導体基板の平面レイアウトを示す。本実施形態のように、同一の半導体基板上に、複数の探針を規則的に配置して、すなわち、アレイ状に形成することで、マルチプローブ化することもできる。このとき、公知のＭＥＭＳ技術を用いたカンチレバーアレイを利用することができる。
【０１０７】
例えば、図８に示すように、同一の半導体基板１に、図２に示す構造のカンチレバー部２を３２個形成する。この場合、探針形成用配線１５を形成する工程で、同一の半導体基板の表面上に、複数の探針形成用配線１５をアレイ状に形成する。また、探針５を形成する工程で、複数の探針形成用配線１５のそれぞれから探針５を形成する。
【０１０８】
また、本実施形態では、その半導体基板１に、これらのカンチレバー部２に隣接して、回路部３としてのスキャン制御回路３ａ、フィードバック回路３ｂ、増幅回路３ｃ、キャッシュメモリ３ｄ、入出力回路３ｅおよび信号演算回路３ｆを形成する。そして、その半導体基板のうち、複数のカンチレバー部２と、回路部３の外周に、複数のパッド８を形成する。なお、図８では、カンチレバー部２と各回路部３とを電気的に接続する配線や、各回路部３と各パッド８とを電気的に接続する配線を省略している。
【０１０９】
この場合、各探針５からの信号は、各探針５に対応して配置されているパッド８から、外部に取り出されるようになっている。このとき、各探針５の信号をそのまま出力したり、増幅回路３ｃで増幅したり、各探針５の信号をいったんキャッシュメモリ３ｄに格納し、シリアル出力する、もしくは信号演算回路３ｆでの演算結果を出力したりすることができる。
【０１１０】
次に、本実施形態の主な効果について説明する。  
【０１１１】
複数の探針を集積して、マルチプローブとして使用する場合では、複数の探針を高集積に実装することが要求される。
【０１１２】
しかし、上記背景技術の欄に記載した電解研磨法のように、探針を１本ずつ製造する方法では、カンチレバーと、複数の探針とを、別々に用意して、カンチレバーに複数の探針を保持させるため、複数の探針同士の相対的な位置精度が低かった。また、探針を製造した後、探針と別体である駆動部および回路部を用意し、これらと探針とを個別に実装する必要があった。
【０１１３】
このため、上記した電界研磨法では、複数の探針を高集積に実装することができず、高密度ストレージ応用など、マルチプローブ分野への応用が困難であった。
【０１１４】
これに対して、本実施形態では、第１実施形態で説明した製造方法により、探針５を同一の半導体基板１にアレイ状に形成している。このため、本実施形態によれば、ＩＣの製造と同等の位置精度で、複数の探針５を形成することができることから、マルチプローブの製造が容易である。
【０１１５】
なお、一般的なＳＰＭは、顕微鏡としての用途の他に、マイクロオーダ、ナノオーダの加工の用途もある。したがって、本実施形態のマルチプローブを用いれば、例えば、大容量高密度記録への応用も可能となる。その場合、書き込みおよび消去は、各探針５を用いた記録媒体に対しての加工により行われ、読出しは、各探針５を用いた顕微鏡観察により行われる。
【０１１６】
（第６実施形態）
図９に、第６実施形態における探針形成用配線１５の平面レイアウトを示す。図９では、図２と同様の構成部に、図２と同一の符号を付している。
【０１１７】
上記した各実施形態では、探針形成用配線１５を直線形状とする場合を例として説明した。これに対して、図９に示すように、探針形成用配線１５を、直線形状部１５ａと、リザバー部１５ｂとを有する構成とすることもできる。なお、この直線形状部１５ａは、図２中の探針形成用配線１５に相当している。したがって、言い換えると、本実施形態では、探針形成用配線１５が、図２中の探針形成用配線１５に対して、リザバー部１５ｂを追加した形状となっている。
【０１１８】
直線形状部１５ａは、その一端側に、探針５を形成するためのスルーホール１６ａが配置されており、他端側に下層配線１３と電気的に接続するためのビアホール１８ａが配置されている。このため、直線形状部１５ａは、探針５からの信号を下層配線１３に送信する電気配線として機能する部分である。一方、リザバー部１５ｂは、その一端が直線形状部１５ａと連続しているが、他端は何も接続されていないため、電気配線としては機能しない部分である。
【０１１９】
ここで、リザバー部１５ｂは、直線形状部１５ａのみの場合と比較して、探針形成用配線１５を長くするための部分であり、探針５を形成するための原料の供給源となる部分である。上記した実施形態の探針５の製造方法は、探針形成用配線１５から原料を供給することで、探針５を形成する方法であることから、このように、リザバー部１５ｂを設けることで、探針形成のための原料の供給源を確保することができる。
【０１２０】
また、リザバー部１５ｂを設けることで、リザバー部１５ｂを設けない場合と比較して、探針形成用配線１５を長くすることができ、パッシベーション膜１６との線膨張係数差による探針形成用配線１５への応力を増加させることができる。この結果、探針５を形成しやすくすることができる。
【０１２１】
本実施形態では、リザバー部１５ｂを、複数回、折れ曲がった形状としている。これにより、リザバー部１５ｂの形成領域の面積を小さくしている。なお、リザバー部１５ｂの形状は、これに限らず、直線形状等の他の形状とすることもできる。
【０１２２】
具体的には、探針形成用配線１５をＡｌ金属もしくはＡｌ合金により構成し、パッシベーション膜１６をシリコン酸化膜により構成する場合では、幅１μｍ以下、長さ１００μｍ以上とすることが好ましい。
【０１２３】
（他の実施形態）
（１）図１０に、他の実施形態におけるカンチレバー部２の断面図を示す。第１実施形態では、半導体基板１の裏面側から異方性エッチングを行うことにより、半導体基板１に空洞部４を形成する場合を説明したが、図１０に示すように、半導体基板１の表面側からの異方性エッチングにより、半導体基板１に空洞部４を形成することもできる。
【０１２４】
（２）上記した各実施形態では、スルーホール１６ａの数を、１つの探針形成用配線１５に対して１つとする場合を例として説明したが、探針５を形成できる範囲で、スルーホール１６ａの数を他の数とすることもできる。
【０１２５】
（３）上記した各実施形態では、探針駆動体として圧電体２２を形成する場合を例として説明したが、静電容量的な機構等の他の機構を用いることもできる。
【０１２６】
（４）上記した各実施形態では、カンチレバー部２および回路部３において、半導体基板１の表面上に形成されている絶縁膜１４およびパッシベーション膜１６を共通化し、また、探針形成部６の探針形成用配線１５を探針駆動部７の上部電極２３および回路部３の配線３５と同時に形成することで、探針形成部６と探針駆動部７と回路部３とを同時に形成する場合を例として説明した。
【０１２７】
これに対して、探針形成部６を、探針駆動部７や回路部３と同時に形成できれば、探針形成部６の探針形成用配線１５や、探針形成用配線１５を覆う第２膜を、探針駆動部７や回路部３における他の構成部と同時に形成することもできる。
【０１２８】
例えば、探針形成部６における第２膜と、回路部３における層間絶縁膜１４とを共通化させることもできる。すなわち、第２膜として、回路部３における層間絶縁膜１４を用いることもできる。
【０１２９】
この場合、探針５が半導体基板の最表面に位置するように、探針形成部６においては、この層間絶縁膜１４が最上層となるようにする。また、探針形成部６では、探針５を形成するためのスルーホールを、回路部３におけるビアホールの形成と同時に行うことができる。
【０１３０】
（５）上記した各実施形態では、探針形成部６と、探針駆動部７と、回路部３とを同一の半導体基板１に形成する場合において、製造工程数の削減の観点から、探針形成部６と、探針駆動部７と、回路部３とを同時に形成する場合を例として説明した。
【０１３１】
これに対して、探針形成部６を探針駆動部７と回路部３のどちらか一方と同時に形成したり、探針形成部６を探針駆動部７および回路部３と別々の工程で形成したりすることもできる。
【０１３２】
（６）第１実施形態では、探針形成用配線１５を探針５に電気的に接続された配線として利用する場合を例として説明したが、探針形成用配線１５を、単に、探針を形成するためだけに用いることもできる。この場合、探針５からの信号を送信するための配線を探針５に電気的に接続する。
【０１３３】
（７）上記した各実施形態では、探針形成部６において、半導体基板１と探針形成用配線１５との間に、第１層間絶縁膜１２および第２層間絶縁膜１４を形成する場合を例として説明したが、第１層間絶縁膜１２および第２層間絶縁膜１４に限らず、種々の膜を形成することができる。
【０１３４】
（８）上記した各実施形態では、カンチレバー部２と回路部３とを同一の半導体基板上に形成する場合を例として説明したが、これらを別々の半導体基板に形成することもできる。すなわち、カンチレバー部２と回路部３とを別部品とすることもできる。この場合、例えば、カンチレバー部が形成される半導体基板に、探針や圧電体を回路と電気的に接続するための入出力パッドを形成する。
【０１３５】
（９）上記した各実施形態では、探針形成部６を探針駆動部７と同時に形成し、探針５をカンチレバー部２に一体化させる場合を例として説明したが、探針形成部６のみを形成することもできる。この場合、例えば、探針形成部６が形成される半導体基板に、探針を回路と電気的に接続するための入出力パッドを形成する。
【０１３６】
（１０）上記した各実施形態では、基板として、半導体基板１を用いる場合を例として説明したが、シリコン等の半導体基板に限らず、金属等の他の材料からなる基板を用いることができる。
【０１３７】
なお、例えば、半導体基板１の代わりに絶縁性の基板を用いた場合では、探針形成用配線１５を直接、基板の表面上に形成することもできる。
【０１３８】
（１１）上記した各実施形態では、第１膜として、Ａｌ金属もしくはＡｌ合金で構成された膜を、第２膜として、シリコン酸化膜を形成する場合を例として説明した。
【０１３９】
これに対して、スルーホールの形成後に基板へ加熱したとき、第１膜と第２膜の線膨張係数の差から第１膜に加えられる熱応力によって、スルーホール内で第１膜の一部が柱状に成長するという現象が生じる膜であれば、第１膜として、金属等の導電性材料で構成された導電膜を形成することができ、第２膜として、絶縁性材料で構成された絶縁膜を形成することができる。
【図面の簡単な説明】
【０１４０】
【図１】本発明の第１実施形態におけるＳＰＭ用探針を有する半導体チップの断面図である。
【図２】図１中のカンチレバー部２における配線、電極等の平面レイアウトである。
【図３】第１実施形態におけるＳＰＭ用探針の製造工程を示す図である。
【図４】第２実施形態におけるＳＰＭ用探針の製造工程を示す図である。
【図５】第２実施形態の製造方法により、製造した探針５の電子顕微鏡写真である。
【図６】第３実施形態におけるＳＰＭ用探針の製造工程を示す図である。
【図７】第４実施形態におけるＳＰＭ用探針の製造工程を示す図である。
【図８】第５実施形態における探針５が形成されている半導体基板の平面図である。
【図９】第６実施形態における探針形成用配線１５の平面図である。
【図１０】他の実施形態におけるカンチレバー部２の断面図である。
【符号の説明】
【０１４１】
１…半導体基板、５…探針５…探針形成用配線、１６…パッシベーション膜、１６ａ…スルーホール。
【図１】
2007114154.tif 000003
【図２】
2007114154.tif 000004
【図３】
2007114154.tif 000005
【図４】
2007114154.tif 000006
【図５】
2007114154.tif 000007
【図６】
2007114154.tif 000008
【図７】
2007114154.tif 000009
【図８】
2007114154.tif 000010
【図９】
2007114154.tif 000011
【図１０】
2007114154.tif 000012