(57)【要約】【課題】メモリからデータを読み出した直後にメモリ内のデータを消去し、また、悪意のある者からの総当り攻撃によっても、僅かな時間で正しいレスポンス・データの生成を成功させないデータ送信装置及び方法並びにデータ送受信システム及び方法を提供すること。【解決手段】メモリセルに読み出されたデータを残さない機能を有するメモリ部１０と、被送信データを受信する受信部１１と、被送信データから暗号化データを生成する暗号化部１２と、メモリ部１０の任意の場所（アドレス）にデータの書き込み又は読み出しを行うデータ書込／読出部１３と、データ書込／読出部１３を制御する制御部１４とを備える。【選択図】図１
2007323483.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号又は指向性が高いレーザ光によりデータの送信を行うデータ送信装置において、
データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ手段と、
外部から送信されてきた被送信データを受信する受信手段と、
前記被送信データに暗号化処理を施し、暗号化データを生成する暗号化手段と、
前記メモリ手段の任意の場所にデータを書き込み、前記メモリ手段の任意の場所からデータを読み出すデータ書込／読出手段と、
前記受信手段により受信された前記被送信データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記被送信データを読み出し、読み出した前記被送信データを前記暗号化手段に供給し、前記暗号化手段により暗号化された前記暗号化データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記暗号化データを読み出すように前記データ書込／読出手段を制御する制御手段と、
前記データ書込／読出手段により前記メモリ手段から読み出された前記暗号化データを外部に送信する送信手段とを備えることを特徴とするデータ送信装置。
【請求項２】
請求項１記載のデータ送信装置において、
外部から供給される電力用の信号に応じて電力を生成し、当該電力に基づいて所定の電圧を生成し、生成した前記電圧を前記受信手段、前記暗号化手段、前記データ書込／読出手段、前記制御手段及び前記送信手段に供給する電圧供給手段と、
前記電圧供給手段により生成される電圧のＯＮ／ＯＦＦの数をカウントするカウント手段とを備え、
前記制御手段は、前記カウント手段によるカウント数に基づいて、前記データ書込／読出手段によるデータの読み出し及び書き込み動作を間欠的に制御することを特徴とするデータ送信装置。
【請求項３】
請求項１記載のデータ送信装置において、
前記メモリ手段は、基板上に、
データ記憶手段として強誘電体材料を使用した強誘電体キャパシタを用いたメモリセルと、マトリクス状に複数個並んで配置されている前記メモリセルの中から任意のメモリセルを選択する選択信号が供給される選択線と、前記メモリセルに第１の電圧が供給される第１の電圧供給線と、前記メモリセルに第２の電圧が供給される第２の電圧供給線とから構成されるメモリ部と、
前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルにデータを書き込むデータ書込部と、
前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルに書き込まれているデータを読み出すデータ読出部と、
前記データ書込部によるデータの書き込み動作を制御し、前記データ読出部によるデータの読み出し動作を制御する制御部とを備え、
前記メモリセルは、前記データ読出部によりデータが読み出された後は、当該データが一定の記憶状態に保持されることを特徴とするデータ送信装置。
【請求項４】
請求項１記載のデータ送信装置において、
前記メモリ手段は、基板上に、
データ記憶手段として強誘電体材料を使用した強誘電体キャパシタを用いたメモリセルと、マトリクス状に複数個並んで配置されている前記メモリセルの中から任意のメモリセルを選択する選択信号が供給される選択線と、前記メモリセルに第１の電圧が供給される第１の電圧供給線と、前記メモリセルに第２の電圧が供給される第２の電圧供給線とから構成されるメモリ部と、
前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルにデータを書き込むデータ書込部と、
前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルに書き込まれているデータを読み出すデータ読出部とを備え、
前記データ書込部によるデータの書き込み動作及び前記データ読出部によるデータの読み出し動作は、前記基板の外部に存する外部制御部により制御され、
前記メモリセルは、前記データ読出部によりデータが読み出された後は、当該データが一定の記憶状態に保持されることを特徴とするデータ送信装置。
【請求項５】
高周波信号又は指向性が高いレーザ光によりデータの送信を行うデータ送信方法において、
外部から送信されてきた被送信データを、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ部の任意の場所に書き込み、
前記メモリ部の任意の場所から前記被送信データを読み出し、
読み出された前記被送信データに基づいて暗号化処理し、暗号化データを生成し、
前記暗号化データを前記メモリ部の任意の場所に書き込み、
前記メモリ部の任意の場所から前記暗号化データを読み出し、
読み出された前記暗号化データを外部に送信することを特徴とするデータ送信方法。
【請求項６】
高周波信号又は指向性が高いレーザ光により相互にデータの送受信を行うクライアント装置とサーバ装置とを備えるデータ送受信システムにおいて、
前記クライアント装置は、
データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ手段と、
前記サーバ装置から送信されてきた送信データを受信する第１の受信手段と、
前記送信データに暗号化処理を施し、第１の暗号化データを生成する第１の暗号化手段と、
前記メモリ手段の任意の場所にデータを書き込み、前記メモリ手段の任意の場所からデータを読み出すデータ書込／読出手段と、
前記第１の受信手段により受信された前記送信データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記送信データを読み出し、読み出した前記送信データを前記第１の暗号化手段に供給し、前記第１の暗号化手段により生成された前記第１の暗号化データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記第１の暗号化データを読み出すように前記データ書込／読出手段を制御する制御手段と、
前記データ書込／読出手段により前記メモリ手段から読み出された前記第１の暗号化データを前記サーバ装置に送信する第１の送信手段とを備え、
前記サーバ装置は、
前記送信データを生成するデータ生成手段と、
前記データ生成手段により生成された前記送信データを前記クライアント装置に送信する第２の送信手段と、
前記データ生成手段により生成された前記送信データに暗号化処理を施し、第２の暗号化データを生成する第２の暗号化手段と、
前記第１の送信手段により送信されてきた前記第１の暗号化データを受信する第２の受信手段と、
前記第２の受信手段により受信した前記第１の暗号化データと、前記第２の暗号化手段により生成された前記第２の暗号化データとが一致するかどうかを判断する判断手段とを備えることを特徴とするデータ送受信システム。
【請求項７】
高周波信号又は指向性が高いレーザ光により相互にデータの送受信を行うクライアント装置とサーバ装置とにより行われるデータ送受信方法において、
前記サーバ装置は、
送信データを生成し、
生成した前記送信データを前記クライアント装置に送信し、
前記クライアント装置は、
前記サーバ装置から送信されてきた前記送信データを、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ部の任意の場所に書き込み、
前記メモリ部の任意の場所から前記送信データを読み出し、
読み出された前記送信データに暗号化処理を施し、第１の暗号化データを生成し、
前記第１の暗号化データを前記メモリ部の任意の場所に書き込み、
前記メモリ部の任意の場所から前記第１の暗号化データを読み出し、
読み出された前記第１の暗号化データを前記サーバ装置に送信し、
前記サーバ装置は、
前記送信データに暗号化処理を施し、第２の暗号化データを生成し、
前記第１の暗号化データと前記第２の暗号化データとが一致するかどうかを判断することを特徴とするデータ送受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号又は指向性が高いレーザ光によりデータの送信を行うデータ送信装置及び方法と、高周波信号又は指向性が高いレーザ光により相互にデータの送受信を行うクライアント装置とサーバ装置とにより行われるデータ送受信システム及び方法に関する。
【背景技術】
【０００２】
現在、複数のクライアント装置とサーバ装置とが相互に接続されて構成されるネットワークにおいて、例えば、クライアント装置からサーバ装置にアクセスする場合には、いわゆるネットワークログオンによる認証が行われている。このネットワークログオンでは、クライアント装置に入力されたユーザー名とパスワードをネットワークを介してサーバ装置に送信し、サーバ装置において予め登録されているものと送信されたデータとが一致するかどうかを判断し、一致した場合にのみアクセスを許可する方式が採られている。
【０００３】
しかしながら、クライアント装置からサーバ装置にログオンする際に、第三者によるネットワークの盗聴により、パスワードが盗まれる危険性がある。そのため、ネットワークログオンでは、パスワードを保護するための認証システム（認証プロトコル）が使用されている。例えば、チャレンジ・レスポンス方式を採用し、ネットワーク上に直接、パスワードを送信せずに認証を行う認証システムがある。
【０００４】
ここで、チャレンジ・レスポンス方式について説明する。チャレンジ・レスポンス方式は、ネットワークを介した認証において、クライアント装置とサーバ装置との間で安全にユーザー名とパスワードを交換する仕組みのことである。チャレンジ・レスポンス方式では、クライアント装置からサーバ装置への認証の要求が行われると、サーバ装置がランダムな文字列（以降、チャレンジ・データという。）を作成し、クライアント装置に送信する。
【０００５】
クライアント装置では、チャレンジ・データを受け取り、これを暗号化する。このとき、暗号化キーとして、パスワードを使用する。また、暗号化されたチャレンジは、レスポンス・データと呼ばれる。そして、クライアント装置は、サーバ装置にレスポンス・データを送信する。
【０００６】
つぎにサーバ装置は、予め登録されているユーザーのパスワードを使用して、独自にレスポンス・データを作成し、クライアント装置から送られてきたレスポンス・データと比較する。この比較作業において、両データが一致すれば、クライアント装置に入力されたパスワードが正しいことが証明され、ユーザーの認証が完了する。
【０００７】
このようにチャレンジ・レスポンス方式では、パスワード自体がネットワーク上に送信されないため、ネットワークが第三者により盗聴されても簡単にパスワードが盗まれることはない。
【特許文献１】特開２００３−３３７９２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、クライアント装置に備えられているメモリが不揮発性メモリであった場合には、サーバ装置から供給されたチャレンジ・データが当該メモリに残ってしまい、第三者によりチャレンジ・データが不正に読み出されてしまう可能性がある。
【０００９】
ここで、クライアント装置のメモリにＤＲＡＭ等の揮発性メモリを利用し、揮発性メモリに供給される電源を遮断することによりメモリ内のデータを消去し、メモリに記憶されているデータの不正読み出しを回避する技術が提案されている（例えば、特許文献１参照。）。
【００１０】
しかしながら、一般的に、クライアント装置の電源断は、頻繁に行われることはなく、電源の供給が継続して行われているときには、メモリ内からチャレンジ・データが不正に読み出される可能性がある。また、悪意のある者が自らランダムにチャレンジ・データを生成し、クライアント装置のレスポンス・データ生成部を利用してレスポンス・データを生成する、いわゆる総当り攻撃を実行することにより、僅かな時間で正しいレスポンス・データが生成されてしまう可能性もある。
【００１１】
そこで本発明では、いわゆる破壊読み出しを行うメモリを利用して、メモリからデータを読み出した直後にメモリ内のデータを消去し、また、悪意のある者からの総当り攻撃によっても、僅かな時間で正しいレスポンス・データの生成を成功させないデータ送信装置及び方法並びにデータ送受信システム及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のデータ送信装置は、上述の課題を解決するために、高周波信号又は指向性が高いレーザ光によりデータの送信を行うデータ送信装置において、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ手段と、外部から送信されてきた被送信データを受信する受信手段と、前記被送信データに暗号化処理を施し、暗号化データを生成する暗号化手段と、前記メモリ手段の任意の場所にデータを書き込み、前記メモリ手段の任意の場所からデータを読み出すデータ書込／読出手段と、前記受信手段により受信された前記被送信データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記被送信データを読み出し、読み出した前記被送信データを前記暗号化手段に供給し、前記暗号化手段により暗号化された前記暗号化データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記暗号化データを読み出すように前記データ書込／読出手段を制御する制御手段と、前記データ書込／読出手段により前記メモリ手段から読み出された前記暗号化データを外部に送信する送信手段とを備えることを特徴とする。
【００１３】
この発明によれば、データの送信に高周波信号又は指向性が高いレーザ光を利用するので、データの送信過程において、第三者の不正行為による盗聴が行われ難く、また、メモリ手段から被送信データを読み出した直後にメモリ内の被送信データを消去するので、第三者の不正アクセスによって被送信データを読み出されることがないため、セキュリティ・レベルの高いデータ送信処理を行うことができる。
【００１４】
また、本発明のデータ送信装置では、外部から供給される電力用の信号に応じて電力を生成し、当該電力に基づいて所定の電圧を生成し、生成した前記電圧を前記受信手段、前記暗号化手段、前記データ書込／読出手段、前記制御手段及び前記送信手段に供給する電圧供給手段と、前記電圧供給手段により生成される電圧のＯＮ／ＯＦＦの数をカウントするカウント手段とを備え、前記制御手段は、前記カウント手段によるカウント数に基づいて、前記データ書込／読出手段によるデータの読み出し及び書き込み動作を間欠的に制御することを特徴とする。
【００１５】
この発明によれば、データ送信装置は、電池等の電源供給手段を有さないため、装置全体を小規模化することができる。また、この発明によれば、データの処理に常に一定の時間を要するので、例えば、悪意のある者からの総当り攻撃によっても、僅かな時間で正しいデータの処理結果を与えることがなく、セキュリティ・レベルの一層の向上に寄与することができる。
【００１６】
また、本発明のデータ送信装置では、前記メモリ手段は、基板上に、データ記憶手段として強誘電体材料を使用した強誘電体キャパシタを用いたメモリセルと、マトリクス状に複数個並んで配置されている前記メモリセルの中から任意のメモリセルを選択する選択信号が供給される選択線と、前記メモリセルに第１の電圧が供給される第１の電圧供給線と、前記メモリセルに第２の電圧が供給される第２の電圧供給線とから構成されるメモリ部と、前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルにデータを書き込むデータ書込部と、前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルに書き込まれているデータを読み出すデータ読出部と、前記データ書込部によるデータの書き込み動作を制御し、前記データ読出部によるデータの読み出し動作を制御する制御部とを備え、前記メモリセルは、前記データ読出部によりデータが読み出された後は、当該データが一定の記憶状態に保持されることを特徴とする。
【００１７】
この発明によれば、メモリ手段にデータの再書き込み動作を行う制御部を有さないため、データ読出部により任意のメモリセルからデータが反転読み出された後、当該メモリセルに対してデータの再書き込み動作が実行されず、同一データが複数個存在する状態を回避することができる。
【００１８】
また、本発明のデータ送信装置では、前記メモリ手段は、基板上に、データ記憶手段として強誘電体材料を使用した強誘電体キャパシタを用いたメモリセルと、マトリクス状に複数個並んで配置されている前記メモリセルの中から任意のメモリセルを選択する選択信号が供給される選択線と、前記メモリセルに第１の電圧が供給される第１の電圧供給線と、前記メモリセルに第２の電圧が供給される第２の電圧供給線とから構成されるメモリ部と、前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルにデータを書き込むデータ書込部と、前記選択線を介して前記選択信号を供給して任意のメモリセルを選択し、当該メモリセルに書き込まれているデータを読み出すデータ読出部とを備え、前記データ書込部によるデータの書き込み動作及び前記データ読出部によるデータの読み出し動作は、前記基板の外部に存する外部制御部により制御され、前記メモリセルは、前記データ読出部によりデータが読み出された後は、当該データが一定の記憶状態に保持されることを特徴とする。
【００１９】
この発明によれば、メモリ手段の基板上にデータ書込部とデータ読出部を制御する機能を実装しないため、基板を小規模化することができる。また、この発明によれば、データ読出部により任意のメモリセルからデータが反転読み出しをされた後、当該メモリセルに対してデータの再書き込み動作が行われないため、同一データが複数個存在する状態を回避することができる。
【００２０】
また、本発明のデータ送信方法は、上述の課題を解決するために、高周波信号又は指向性が高いレーザ光によりデータの送信を行うデータ送信方法において、外部から送信されてきた被送信データを、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ部の任意の場所に書き込み、前記メモリ部の任意の場所から前記被送信データを読み出し、読み出された前記被送信データに基づいて暗号化処理し、暗号化データを生成し、前記暗号化データを前記メモリ部の任意の場所に書き込み、前記メモリ部の任意の場所から前記暗号化データを読み出し、読み出された前記暗号化データを外部に送信することを特徴とする。
【００２１】
この発明によれば、データの送信に高周波信号又は指向性が高いレーザ光を利用するので、データの送信過程において、第三者の不正行為による盗聴が行われ難く、また、メモリ手段から被送信データを読み出した直後にメモリ内の被送信データを消去するので、第三者の不正アクセスによって被送信データを読み出されることがないため、セキュリティ・レベルの高いデータ送信処理を行うことができる。
【００２２】
また、本発明のデータ送受信システムは、上述の課題を解決するために、高周波信号又は指向性が高いレーザ光により相互にデータの送受信を行うクライアント装置とサーバ装置とを備えるデータ送受信システムにおいて、前記クライアント装置は、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ手段と、前記サーバ装置から送信されてきた送信データを受信する第１の受信手段と、前記送信データに暗号化処理を施し、第１の暗号化データを生成する第１の暗号化手段と、前記メモリ手段の任意の場所にデータを書き込み、前記メモリ手段の任意の場所からデータを読み出すデータ書込／読出手段と、前記第１の受信手段により受信された前記送信データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記送信データを読み出し、読み出した前記送信データを前記第１の暗号化手段に供給し、前記第１の暗号化手段により生成された前記第１の暗号化データを前記メモリ手段の任意の場所に書き込み、前記メモリ手段の任意の場所から前記第１の暗号化データを読み出すように前記データ書込／読出手段を制御する制御手段と、前記データ書込／読出手段により前記メモリ手段から読み出された前記第１の暗号化データを前記サーバ装置に送信する第１の送信手段とを備え、前記サーバ装置は、前記送信データを生成するデータ生成手段と、前記データ生成手段により生成された前記送信データを前記クライアント装置に送信する第２の送信手段と、前記データ生成手段により生成された前記送信データに暗号化処理を施し、第２の暗号化データを生成する第２の暗号化手段と、前記第１の送信手段により送信されてきた前記第１の暗号化データを受信する第２の受信手段と、前記第２の受信手段により受信した前記第１の暗号化データと、前記第２の暗号化手段により生成された前記第２の暗号化データとが一致するかどうかを判断する判断手段とを備える。
【００２３】
この発明によれば、データの送受信に高周波信号又は指向性が高いレーザ光を利用するので、データの送受信過程において、第三者の不正行為による盗聴が行われ難く、また、クライアント装置においては、メモリ手段から被送信データを読み出した直後にメモリ内の被送信データを消去するので、第三者の不正アクセスによってサーバ装置から送信された被送信データを読み出されることがないため、セキュリティ・レベルの高いデータ送受信処理を行うことができる。
【００２４】
また、本発明のデータ送受信方法は、上述の課題を解決するために、高周波信号又は指向性が高いレーザ光により相互にデータの送受信を行うクライアント装置とサーバ装置とにより行われるデータ送受信方法において、前記サーバ装置は、送信データを生成し、生成した前記送信データを前記クライアント装置に送信し、前記クライアント装置は、前記サーバ装置から送信されてきた前記送信データを、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ部の任意の場所に書き込み、前記メモリ部の任意の場所から前記送信データを読み出し、読み出された前記送信データに暗号化処理を施し、第１の暗号化データを生成し、前記第１の暗号化データを前記メモリ部の任意の場所に書き込み、前記メモリ部の任意の場所から前記第１の暗号化データを読み出し、読み出された前記第１の暗号化データを前記サーバ装置に送信し、前記サーバ装置は、前記送信データに暗号化処理を施し、第２の暗号化データを生成し、前記第１の暗号化データと前記第２の暗号化データとが一致するかどうかを判断することを特徴とする。
【００２５】
この発明によれば、データの送受信に高周波信号又は指向性が高いレーザ光を利用するので、データの送受信過程において、第三者の不正行為による盗聴が行われ難く、また、クライアント装置においては、メモリ手段から被送信データを読み出した直後にメモリ内の被送信データを消去するので、第三者の不正アクセスによってサーバ装置から送信された被送信データを読み出されることがないため、セキュリティ・レベルの高いデータ送受信処理を行うことができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２７】
本発明に係るデータ送信装置（以降、データ処理装置という。）１は、高周波信号（ＲＦ、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）又は指向性が高いレーザ光によりデータの送受信を行うものであって、図１に示すように、データが蓄積される複数のメモリセルを有し、当該メモリセルからデータが読み出された場合に、当該メモリセルに読み出されたデータを残さない機能を有するメモリ部１０と、外部から送信されてきた被送信データを受信する受信部１１と、暗号化データを生成するデータ処理部（以降、暗号化部という。）１２と、メモリ部１０の任意の場所（アドレス）にデータを書き込み、メモリ部１０の任意の場所に格納されているデータを読み出すメモリ部１０に書き込むデータ書込／読出部１３と、受信部１１により受信された被送信データをメモリ部１０の任意の場所に書き込み、メモリ部１０の任意の場所から被送信データを読み出し、読み出した被送信データを暗号化部１２に供給し、暗号化部１２により暗号化された暗号化データをメモリ部１０の任意の場所に書き込み、メモリ部１０の任意の場所から暗号化データを読み出すようにデータ書込／読出部１３を制御する制御部１４と、データ書込／読出部１３によりメモリ部１０から読み出された暗号化データを外部に送信する送信部１５とを備える。また、データ処理装置１は、所定のプログラムが格納されているＲＯＭ１６と、プログラムが展開され、ワーキングメモリとして利用されるＲＡＭ１７とが備えられている。
【００２８】
メモリ部１０は、詳細な構成については後述するが、例えば、強誘電体材料から構成されるＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のメモリであって、データが読み出された際に、当該データを残さない、いわゆる破壊読み出しとなるメモリである。
【００２９】
受信部１１は、高周波信号又は指向性が高いレーザ光を受信し、所定のデータに変換するインターフェースである。
【００３０】
暗号化部１２は、外部から供給されてきた被送信データに基づいて、所定の暗号化処理を行う処理部であり、例えば、被送信データに基づいてハッシュ関数（不可逆な一方向関数）によりハッシュ値（暗号化データ）を生成する。
【００３１】
データ書込／読出部１３は、制御部１４からの制御にしたがって、メモリ部１０の任意の場所（アドレス）にデータを書き込み、また、メモリ部１０の任意の場所に書き込まれているデータを読み出す処理を行う。
【００３２】
制御部１４は、例えば、ＭＣＵ（Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ）により構成され、受信部１１を介して外部から供給される所定のコマンドに基づいて、ＲＯＭ１６に格納されている所定のプログラムを読み出し、読み出したプログラムをＲＡＭ１７に展開する。制御部１４は、ＲＡＭ１７に展開されているプログラムの動作に応じて、データ書込／読出部１３等の制御を行う。
【００３３】
送信部１５は、暗号化データを高周波信号又は指向性が高いレーザ光に変換し、外部に送信を行うインターフェースである。
【００３４】
＜メモリ部１０の第１の構成例＞
ここで、メモリ部１０の第１の構成例について説明する。メモリ部１０Ａは、図２に示すように、基板３０上に、強誘電体材料がデータの蓄積メモリとして構成されるメモリセル１００と、マトリクス状に複数個並んで配置されているメモリセル１００の中から任意のメモリセル１００を選択する選択信号Ｓ１が供給される選択線（以降、ワードライン（ＷＬ、Ｗｏｒｄ  Ｌｉｎｅ）と呼ぶ。）１０１と、メモリセル１００に第１の電圧Ｖ１が供給される第１の電圧供給線（以降、ビットライン（ＢＬ、Ｂｉｔ  Ｌｉｎｅ）と呼ぶ。）１０２と、メモリセル１００に第２の電圧Ｖ２が供給される第２の電圧供給線（以降、プレートライン（ＰＬ、Ｐｌａｔｅ  Ｌｉｎｅ）と呼ぶ。）１０３とから構成されるメモリセル群３１と、ＷＬ１０１を介して選択信号Ｓ１を供給して任意のメモリセル１００を選択し、当該メモリセル１００にデータを書き込むデータ書込部３２と、ＷＬ１０１を介して選択信号Ｓ１を供給して任意のメモリセル１００を選択し、当該メモリセル１００に書き込まれているデータを読み出すデータ読出部３３と、データ書込部３２によるデータの書き込み動作を制御し、また、データ読出部３３によるデータの読み出し動作を制御する制御部３４とを備える。
【００３５】
また、メモリセル１００は、データ読出部３３によりデータが反転して読み出された後は、データの再書き込み動作が行われず、その状態（反転状態）が維持される。
【００３６】
ここで、メモリセル群３１の構成について詳述する。メモリセル群３１は、図３に示すように、複数のメモリセル１００と、ＷＬ１０１に選択信号Ｓ１を供給するＷＬ駆動部１０４と、ＢＬ１０２に第１の電圧Ｖ１を供給するＢＬ駆動部１０５と、ＰＬ１０３に第２の電圧Ｖ２を供給するＰＬ駆動部１０６とを備える。
【００３７】
メモリセル１００は、図４に示すように、トランジスタ１１０と、強誘電体材料から構成される強誘電体キャパシタ１１１とから構成されており、トランジスタ１１０のゲート端子にＷＬ１０１が接続され、また、トランジスタ１１０のドレイン端子（又はソース端子）にＢＬ１０２が接続され、また、トランジスタ１１０のソース端子（又はドレイン端子）に強誘電体キャパシタ１１１の一方側の端子が接続され、さらに、強誘電体キャパシタ１１１の他方側の端子にＰＬ１０３が接続されている。また、強誘電体膜の材料としては、ＰＺＴ（ジルコン酸チタン酸鉛）等のペロブスカイト化合物系や、ＳＢＺ（チタン酸バリウム・ストロンチウム）等の層状ペロブスカイト化合物系が用いられる。また、本実施例では、メモリセル１００は、いわゆる１Ｔ／１Ｃ型を示しているが、これに限定されず、例えば、２Ｔ／２Ｃ型等であっても良い。
【００３８】
ＷＬ駆動部１０４は、行方向アドレスデコーダを有しており、アドレス選択されたＷＬ１０１に、データの書き込み又は読み出しに応じた電位を供給する。
【００３９】
ＢＬ駆動部１０５は、列方向アドレスデコーダと、センスアンプ回路とを有しており、アドレス選択されたＢＬ１０２に、データの書き込み又は読み出しに応じた電位を供給する。また、ＢＬ駆動部１０５は、データの読み出し時においては、ＢＬ１０２を介して供給される電圧をセンスアンプ回路において増幅し、増幅後の信号を外部に出力する。
【００４０】
ＰＬ駆動部１０６は、行方向アドレスデコーダを含んで構成されており、アドレス選択されたＰＬ１０３に、データの書き込み又は読み出しに応じた電位を供給する。
【００４１】
ここで、メモリセル１００にデータを書き込む動作について説明する。データ書込部３２は、制御部３４による書き込み制御にしたがって、メモリセル群３１のＷＬ駆動部１０４と、ＢＬ駆動部１０５と、ＰＬ駆動部１０６に所定の信号を供給する。ＷＬ駆動部１０４は、データ書込部３２から供給された信号にしたがって、任意のＷＬ１０１を選択し、選択したＷＬ１０１に所定の選択信号を供給する。ＷＬ駆動部１０４により選択されたＷＬ１０１上のメモリセル１００は、ゲート端子に選択信号が供給されることによりトランジスタ１１０がＯＮ状態となる。
【００４２】
また、ＢＬ駆動部１０５は、データ書込部３２から供給された信号にしたがって、任意のＢＬ１０２を選択し、選択したＢＬ１０２に第１の電圧Ｖ１を供給する。また、ＰＬ駆動部１０６は、データ書込部３２から供給された信号にしたがって、任意のＰＬ１０３に所定の第２の電圧Ｖ２を供給する。
【００４３】
例えば、ＢＬ１０２に第１の電圧Ｖ１として０Ｖが印加され、ＰＬ１０３に第２の電圧Ｖ２としてＶｃｃが印加されると、強誘電体キャパシタ１１１には「０」が書き込まれ、また、ＢＬ１０２に第１の電圧Ｖ１としてＶｃｃが印加され、ＰＬ１０３に第２の電圧Ｖ２として０Ｖが印加されると、強誘電体キャパシタ１１１には「１」が書き込まれる。
【００４４】
また、強誘電体キャパシタ１１１は、ＷＬ１０１が非選択状態（トランジスタ１１０がＯＦＦ状態）になっても書き込まれたデータ（状態）を保持する。
【００４５】
つぎに、メモリセル１００に書き込まれているデータを読み出す動作について説明する。まず、外部からアドレス信号並びに読み出しを行うための読み出し制御信号が供給される。また、供給されたアドレス信号は、図示しないアドレスデコーダ回路部により、ＷＬ１０１とＰＬ１０３とを選択するためのＸデコード信号にデコードされ、センスアンプ回路やＢＬ１０２を選択するためのＹデコード信号にデコードされる。
【００４６】
また、Ｘデコード信号は、ＷＬ１０１に備えられているＷＬ駆動部１０４と、ＰＬ１０３に備えられているＰＬ駆動部１０６に供給される。ＷＬ駆動部１０４は、Ｘデコード信号に基づいて任意のＷＬ１０１を選択する。また、ＰＬ駆動部１０６は、Ｘデコード信号に基づいて任意のＰＬ１０３を選択する。
【００４７】
また、Ｙデコード信号は、ＢＬ１０２に備えられているＢＬ駆動部１０５に供給される。ＢＬ駆動部１０５は、Ｙデコード信号に基づいて任意のＢＬ１０２とセンスアンプ回路とを選択する。
【００４８】
また、外部から供給されたアドレス信号にしたがって、ＷＬ１０１並びにＰＬ１０３が選択されたメモリセル１００は、強誘電体キャパシタ１１１に記憶されているデータに応じた電圧をＢＬ１０２上に出力する。
【００４９】
一方、外部から供給された読み出し制御信号は、制御部１４に供給され、ＢＬ１０２並びにＢＬ駆動部１０５（センスアンプ回路）を動作させるタイミングを制御するための信号として用いられる。
【００５０】
また、ＢＬ１０２上に出力された電圧は、制御部１４によるＢＬ１０２を選択するタイミングと、センスアンプ回路を動作させるタイミングとにしたがって、増幅された後、読み出しデータとして外部に出力される。
【００５１】
また、強誘電体キャパシタ１１１は、「１」が読み出された場合には、分極状態が「１」の状態から「０」の状態に反転され、この反転状態を維持する、いわゆる破壊読み出しが行われる。なお、強誘電体キャパシタ１１１は、「０」が読み出された場合には、分極状態の反転が生じないため、データの読み出し後も「０」が維持される。
【００５２】
したがって、本発明に係るメモリ部１０Ａは、反転読み出しをした際に、従来から行われているデータの再書き込み動作を行う機能を有さないため、データ読出部３３により任意のメモリセル１００からデータが反転読み出された後、当該メモリセル１００に対してデータの再書き込み動作が実行されず、同一データが複数個存在する状態を回避することができる。なお、メモリ部からデータが読み出された後、同一のデータがメモリ部上に残ってしまうような従来型の構成の場合、データを読み出した回数分、同一のデータが存在してしまうことになる。そうなると、重複して存在するデータを悪用される問題があり、セキュリティを図る上で障害となる。
【００５３】
また、メモリ部１０Ａは、基板３０上に制御部３４を備えず、外部制御部により同様の制御が行われるような構成であっても良い。
【００５４】
このような構成によれば、基板３０上にデータ書込部３２とデータ読出部３３を制御する機能を実装しないため、基板３０を小規模化することができる。また、このような構成においても、データ読出部３３により任意のメモリセル１００からデータが反転読み出された後、当該メモリセル１００に対してデータの再書き込み動作が実行されず、同一データが複数個存在する状態を回避することができる。
【００５５】
ここで、強誘電体キャパシタ１１１に記憶されているデータが読み出される原理について説明する。図５は、強誘電体キャパシタ１１１のヒステリシス特性を有している。なお、図５中において、Ａ点は、「０」の状態を示し、Ｂ点は、「１」の状態を示す。ここで、「０」の状態とは、ＢＬ１０２側の電位を基準として、強誘電体キャパシタ１１１のＰＬ１０３が接続されている側の電位を正方向に電圧印加した場合に記憶されるデータの状態をいい、また、「１」の状態とは、ＢＬ１０２側の電位を基準として、強誘電体キャパシタ１１１のＰＬ１０３が接続されている側の電位を負方向に電圧印加した場合に記憶されるデータの状態をいう。
【００５６】
また、データの読み出し時には、ＢＬ１０２側を基準電位（図５中Ｃ点）として、強誘電体キャパシタ１１１のＰＬ１０３に正方向の電圧を印加する。そうすると、強誘電体キャパシタ１１１が「０」の状態に保持されている場合の電荷量（図５中Ｖ１）に比べ、強誘電体キャパシタ１１１が「１」の状態に保持されている場合の電荷量（図５中Ｖ２）の方が高く（多く）なる。センスアンプ回路は、このＢＬ１０２の電位の違いを検出し、データ読み出し動作を行う。
【００５７】
＜メモリ部１０の第２の構成例＞
つぎに、メモリ部１０の第２の構成例について以下に説明する。なお、上述したメモリ部１０Ａと同一の構成要素については、同一の番号を付し、詳細な説明を省略する。
【００５８】
メモリ部１０Ｂは、図６に示すように、基板３０上に、強誘電体材料がデータの蓄積メモリとして構成されるメモリセル１００と、マトリクス状に複数個並んで配置されているメモリセル１００の中から任意のメモリセル１００を選択する選択信号Ｓ１が供給されるＷＬ１０１と、メモリセル１００に第１の電圧Ｖ１が供給されるＢＬ１０２と、メモリセル１００に第２の電圧Ｖ２が供給されるＰＬ１０３とから構成されるメモリセル群３１と、ＷＬ１０１を介して選択信号Ｓ１を供給して任意のメモリセル１００を選択し、当該メモリセル１００にデータを書き込むデータ書込部３２と、ＷＬ１０１を介して選択信号Ｓ１を供給して任意のメモリセル１００を選択し、当該メモリセル１００に書き込まれているデータを読み出すデータ読出部３３と、データ書込部３２によるデータの書き込み動作を制御し、また、データ読出部３３によるデータの読み出し動作を制御する制御部３４と、データ読出部３３によりデータが読み出された任意のメモリセル１００に対して、読み出したデータと同一のデータを再書き込みするようにデータ書込部３２を制御するデータ再書込制御部３５を備える。
【００５９】
データ再書込制御部３５は、メモリセル群３１の動作確認検査を行う場合にのみデータの再書き込み動作を行い、それ以外の場合には再書き込み動作を行わないようにデータ書込部３２を制御する。
【００６０】
ここで、メモリセル群３１の動作確認検査を行う場合におけるデータの再書き込み動作について説明する。なお、強誘電体キャパシタ１１１から「１」を読み出した場合には、ＢＬ１０２の電位は、Ｖｃｃになっている。また、再書き込み動作は、データが反転読み出しをされた後所定期間内に実行されるものとする。
【００６１】
データ書込部３２は、データ再書込制御部３５によるデータの再書き込み制御にしたがって、ＰＬ駆動部１０６に所定の信号を供給する。ＰＬ駆動部１０６は、反転読み出しをされた強誘電体キャパシタ１１１が接続されているＰＬ１０３の電位を０Ｖにする。したがって、強誘電体キャパシタ１１１は、逆バイアスが印加されることになり、元の状態である「１」が再書き込みされる。
【００６２】
したがって、本発明に係るメモリ部１０Ｂは、工場出荷時においてメモリセル群３１の動作確認検査を行う場合には、基板３０上に搭載されているデータ再書込制御部３５を利用することができ、また、検査終了後には、データ再書込制御部３５の機能を無効（制限）にすることができる。ゆえに、本発明に係るメモリ部１０Ｂは、検査終了後においては、データ読出部３３により任意のメモリセル１００からデータが反転読み出しをされた後、当該メモリセル１００に対してデータの再書き込み動作が実行されないため、同一データが複数個存在する状態を回避することができる。
【００６３】
また、メモリ部１０Ｂは、基板３０上に制御部３４及びデータ再書込制御部３５を備えず、外部制御部により同様の制御が行われるような構成であっても良い。
【００６４】
このような構成によれば、基板３０上にデータ書込部３２とデータ読出部３３を制御する機能を実装しないため、基板３０を小規模化することができる。また、このような構成においても、工場出荷時においてメモリセル群３１の動作確認検査を行う場合には、基板３０上に搭載されているデータ再書込制御部３５を利用することができ、また、検査終了後には、データ再書込制御部３５の機能を無効（制限）にすることができる。また、本構成においても、検査終了後においては、データ読出部３３により任意のメモリセル１００からデータが反転読み出しをされた後、当該メモリセル１００に対してデータの再書き込み動作が実行されないため、同一データが複数個存在する状態を回避することができる。
【００６５】
また、データ処理装置１は、受信部１１を介して外部から供給される電力用の信号に応じて電力を生成し、当該電力に基づいて所定の電圧を生成し、生成した電圧を受信部１１、暗号化部１２、データ書込／読出部１３、制御部１４及び送信部１５等に供給する電圧供給部１８と、電圧供給部１８により生成される電圧のＯＮ／ＯＦＦの数をカウントするカウント部１９とを備える構成であっても良い。
【００６６】
電圧供給部１８は、例えば、ＤＣ−ＤＣコンバータにより構成されており、受信部１１を介して外部から供給される高周波信号に基づいて電力を生成し、生成した電力に基づいて所定の電圧を生成し、生成した電圧をデータ処理装置１の各部に供給する。電圧供給部１８は、例えば、外部から供給される高周波信号に基づいて電磁誘導により電力を生成する。
【００６７】
カウント部１９は、カウントした数を制御部１４に供給する。
【００６８】
このような構成の場合には、制御部１４は、カウント部１９によるカウント数に基づいて、データ書込／読出部１３によるデータの読み出し及び書き込み動作を間欠的に制御する。
【００６９】
＜データの間欠処理に関して＞
ここで、メモリ部１０に格納されているデータを読み出し、読み出したデータを暗号化部１２で所定の処理を行い、処理後のデータをメモリ部１０に書き込む一連の間欠処理動作について、図７に示すフローチャートを参照して説明する。なお、以下では、メモリ部１０の任意の場所（アドレス）に、処理対象となるデータが書き込まれているものとする。
【００７０】
ステップＳ１において、カウント部１９は、受信部１１を介して供給される高周波信号のＯＮ／ＯＦＦの数をカウントし、そのカウント値を制御部１４に通知する。
【００７１】
ステップＳ２において、制御部１４は、カウント部１９から供給されるカウント値が所定の値に達するかどうかを判断し、所定の値に達している場合にはステップＳ３の工程に進む。なお、カウント値は、自由に設定ができるものとし、設定値が多い（高い）ほど、各工程の処理に時間を要するようになる。
【００７２】
ステップＳ３において、制御部１４は、カウント値が所定の値に達した場合には、メモリ部１０からデータを読み出すようにデータ書込／読出部１３を制御する。データ書込／読出部１３は、制御部１４による制御に応じて、メモリ部１０の任意のアドレスからデータを読み出し、読み出したデータを暗号化部１２に供給する。また、メモリ部１０は、読み出されたデータに対して再書き込み動作を行わない、いわゆる破壊読み出しを行う。
【００７３】
ステップＳ４において、暗号化部１２は、供給されたデータに所定の処理を行う。
【００７４】
ステップＳ５において、データ書込／読出部１３は、ステップＳ４の工程による処理後のデータをメモリ部１０の任意の場所に書き込む。
【００７５】
ステップＳ６において、制御部１４は、カウント部１９から供給されるカウント値が所定の値に達するかどうかを判断し、所定の値に達している場合にはステップＳ７の工程に進む。
【００７６】
ステップＳ７において、制御部１４は、カウント値が所定の値に達した場合には、メモリ部１０からデータを読み出すようにデータ書込／読出部１３を制御する。データ書込／読出部１３は、制御部１４による制御に応じて、メモリ部１０の任意のアドレスからデータを読み出し、読み出したデータを送信部１５により外部に出力する。また、メモリ部１０は、読み出されたデータに対して再書き込み動作を行わない、いわゆる破壊読み出しによりデータの読み出しが行われる。
【００７７】
このようにして、本発明に係るデータ処理装置１は、メモリ部１０が不揮発性メモリであり、かつデータの読み出し時に破壊読み出しが行われる特性を有するので、データの保持に電源を不要としつつ、メモリ部１０からデータが読み出された際に当該データが消去され、また、読み出したデータを電力のＯＮ／ＯＦＦに連動して処理するので、データ処理に常に一定の時間を要することになり、例えば、悪意のある者からの総当り攻撃によっても、僅かな時間で正しいデータ処理の結果を与えることがなく、セキュリティ・レベルの一層の向上に寄与することができる。
【００７８】
なお、データ処理装置１は、内部に電力を生成する電源部を有している構成であっても良い。このような構成の場合には、カウント部１９は、電源部のＯＮ／ＯＦＦ動作に応じた数をカウントする。
【００７９】
＜データ送受信システムの構成について＞
つぎに、上述したデータ処理装置１を利用して、高周波信号又は指向性が高いレーザ光によりデータの送受信を行うデータ送受信システムについて説明する。
【００８０】
データ送受信システム２は、図８に示すように、データ処理装置１と、サーバ装置３とにより構成されている。なお、データ処理装置１とサーバ装置３とは、データの送受信を確立すべく、有線又は無線により相互に接続されている。また、図８では、データ処理装置１とサーバ装置３とが一台ずつで構成されているが、これに限られず、複数台のデータ処理装置１がサーバ装置３に接続されていても良い。また、データ処理装置１の構成は、既述したものと同様であり、以下では、データ処理装置１により生成される暗号化データ（レスポンス・データ）を暗号化データＡと呼び、サーバ装置３により生成される暗号化データを暗号化データＢと呼ぶ。
【００８１】
サーバ装置３は、図９に示すように、送信データを生成するデータ生成部４０と、データ生成部４０により生成された送信データをクライアント装置（データ処理装置１）に送信する送信部４１と、送信データに暗号化処理を施し、暗号化データＢを生成する暗号化部４２と、データ処理装置１から送信されてきた暗号化データＡを受信する受信部４３と、受信部４３により受信された暗号化データＡと、暗号化部４２により生成された暗号化データＢとが一致するかどうかを判断する判断部４４と、データが格納されている記憶部４５を備える。
【００８２】
データ生成部４０は、例えば、データ処理装置１からの要求に応じて、送信データ（チャレンジ・データ）を生成する。
【００８３】
送信部４１は、データ生成部４０により生成された送信データを高周波信号又は指向性が高いレーザ光に変換し、データ処理装置１に送信を行うインターフェースである。
【００８４】
暗号化部４２は、データ生成部４０により生成された送信データに基づいて、所定の暗号化処理を行う処理部であり、例えば、送信データに基づいてハッシュ関数（不可逆な一方向関数）によりハッシュ値（暗号化データＢ）を生成する。また、暗号化部４２と、データ処理装置１の暗号化部１２とは、同一の暗号化処理により暗号化データを生成する。したがって、同一のデータに基づく場合には、暗号化データＡと暗号化データＢとは同一のデータとなる。
【００８５】
受信部４３は、高周波信号又は指向性が高いレーザ光によりデータ処理装置１から供給されてきたデータの受信を行うインターフェースである。
【００８６】
判断部４４は、暗号化データＡと暗号化データＢとが一致するかどうかを判断し、一致すると判断した場合には、例えば、データ処理装置１に対して記憶部４５へのアクセスを許可する。
【００８７】
ここで、データ送受信システム２によりデータの送受信を行う手順について、図１０に示すフローチャートを参照して説明する。なお、以下では、チャレンジ・レスポンス方式によるデータの送受信についての説明を行う。
【００８８】
ステップＳ１１において、データ処理装置１は、サーバ装置３に認証を要求する。
【００８９】
ステップＳ１２において、サーバ装置３は、データ処理装置１からの認証の要求を受信する。
【００９０】
ステップＳ１３において、サーバ装置３は、データ生成部４０によりチャレンジ・データを生成する。送信部４１は、チャレンジ・データを高周波信号等に変換し、データ処理装置１に送信する。
【００９１】
ステップＳ１４において、データ処理装置１は、受信部１１によりサーバ装置３から送信されてきた信号を受信する。受信部１１は、受信した信号（高周波信号又は指向性が高いレーザ光）をチャレンジ・データに変換する。
【００９２】
ステップＳ１５において、データ処理装置１は、制御部１４の制御にしたがって、データ書込／読出部１３によりメモリ部１０の任意の場所にチャレンジ・データを書き込む。
【００９３】
ステップＳ１６において、データ処理装置１は、制御部１４の制御にしたがって、データ書込／読出部１３によりメモリ部１０の任意の場所からチャレンジ・データを読み出し、チャレンジ・データを暗号化部１２に供給する。また、メモリ部１０は、読み出されたチャレンジ・データに対して再書き込み動作を行わない、いわゆる破壊読み出しを行う。
【００９４】
ステップＳ１７において、データ処理装置１は、暗号化部１２により暗号化データ（レスポンス・データ）Ａを生成する。
【００９５】
ステップＳ１８において、データ処理装置１は、制御部１４の制御にしたがって、データ書込／読出部１３によりメモリ部１０の任意の場所に暗号化データＡを書き込む。
【００９６】
ステップＳ１９において、データ処理装置１は、制御部１４の制御にしたがって、データ書込／読出部１３によりメモリ部１０の任意の場所から暗号化データＡを読み出し、送信部１５に供給する。
【００９７】
ステップＳ２０において、データ処理装置１は、送信部１５により暗号化データＡを高周波信号又は指向性のあるレーザ光に変換し、サーバ装置３に送信し、ステップＳ２２の工程に進む。
【００９８】
一方、ステップＳ２１において、サーバ装置３は、ステップＳ１３の工程によりデータ生成部４０で生成されたチャレンジ・データに基づいて、暗号化部４２により暗号化データＢを生成する。
【００９９】
また、ステップＳ２２において、サーバ装置３は、受信部４３でデータ処理装置１から送信されてきた信号を受信する。受信部４３は、受信した信号（高周波信号又は指向性が高いレーザ光）を暗号化データＡに変換する。
【０１００】
ステップＳ２３において、サーバ装置３は、判断部４４により暗号化データＡと暗号化データＢとを比較し、一致するかどうかを判断し、認証結果をデータ処理装置１に通知する。サーバ装置３は、両データが一致すると判断した場合には、データ処理装置１に対して記憶部４５へのアクセスを許可する通知を行い、一方、両データが不一致であると判断した場合には、データ処理装置１に対して記憶部４５へのアクセスを許可しない通知を行う。
【０１０１】
ステップＳ２４において、データ処理装置１は、ステップＳ２３の工程による認証結果を受信する。
【０１０２】
このようにして、本発明に係るデータ送受信システム２は、データの送受信に高周波信号又は指向性が高いレーザ光を利用するので、データの送受信過程において、第三者の不正行為による盗聴が行われ難く、また、データ処理装置１においては、メモリ部１０からチャレンジ・データ及びレスポンス・データ（暗号化データＡ）を読み出す際に、いわゆる破壊読み出しが行われるため、第三者の不正アクセスによってチャレンジ・データ及びレスポンス・データを読み出されることがないため、セキュリティ・レベルの高いデータ送受信処理を行うことができる。
【０１０３】
また、本発明に係るデータ送受信システム２は、チャレンジ・レスポンス方式に限定されず、例えば、トークン方式を採用しても良い。以下に、トークン方式を採用した場合のデータ送受信の動作について説明する。
【０１０４】
データ処理装置１は、サーバ装置３と時刻の同期をとるために、内蔵されているＲＴＣ（Ｒｅａｌ  Ｔｉｍｅ  Ｃｌｏｃｋ）回路を用いて時刻情報を取得する。そして、データ処理装置１は、取得した時刻情報に基づいて暗号化部１２により一方向関数を使用し、ワンタイムパスワードを生成する。データ処理装置１は、生成したワンタイムパスワードをメモリ部１０に格納する。
【０１０５】
データ処理装置１は、メモリ部１０からワンタイムパスワードを破壊読み出し状態で読み出し、読み出したワンタイムパスワードを高周波信号又は指向性が高いレーザ光に変換し、サーバ装置３に送信する。
【０１０６】
サーバ装置３は、データ処理装置１から送信されてきた信号に基づいて、所定の認証作業を行う。
【０１０７】
このような構成においても、データの送受信に高周波信号又は指向性が高いレーザ光を利用するので、データの送受信過程において、第三者の不正行為による盗聴が行われ難く、また、データ処理装置１においては、メモリ部１０からワンタイムパスワードを読み出す際に、いわゆる破壊読み出しが行われるため、第三者の不正アクセスによってワンタイムパスワードを読み出されることがないため、セキュリティ・レベルの高いデータ送受信処理を行うことができる。
【０１０８】
なお、本実施例では、メモリ部１０をＦｅＲＡＭとして説明を行ったが、破壊読み出しができるメモリであれば良く、例えば、ＤＲＡＭ等であっても良い。なお、ＤＲＡＭは、揮発メモリであるため、データを保持するために所定の電圧の供給がなされているものとする。
【図面の簡単な説明】
【０１０９】
【図１】本発明に係るデータ処理装置の構成を示すブロック図である。
【図２】本発明に係るデータ処理装置に備えられているメモリ部の第１の構成を示すブロック図である。
【図３】図２に示すメモリ部に備えられているメモリセル群の構成を示すブロック図である。
【図４】図３に示すメモリセル群に備えられている一のメモリセルの構成を示すブロック図である。
【図５】強誘電体キャパシタのヒステリシス特性を示す図である。
【図６】本発明に係るデータ処理装置に備えられているメモリ部の第２の構成を示すブロック図である。
【図７】本発明に係るデータ処理装置により行われる間欠的なデータ処理についての説明に供するフローチャートである。
【図８】本発明に係るデータ送受信システムの構成を示すブロック図である。
【図９】図８に示すデータ送受信システムに備えられているサーバ装置の構成を示すブロック図である。
【図１０】本発明に係るデータ送受信システムにより行われるデータ送受信の説明に供するフローチャートである。
【符号の説明】
【０１１０】
１…データ送信装置（データ処理装置）、２…データ送受信システム、３…サーバ装置、１０…メモリ部、１１、４３…受信部、１２、４２…データ処理部（暗号化部）、１３…データ書込／読出部、１４…制御部１４、４１…送信部、１６…ＲＯＭ、１７…ＲＡＭ、１８…電圧供給部、１９…カウント部、３０…基板、３１…メモリセル群、３２…データ書込部、３３…データ読出部、３４…制御部、３５…データ再書込制御部、４０…データ生成部、４４…判断部、４５…記憶部、１００…メモリセル、１０１…選択線（ワードライン（ＷＬ））、１０２…第１の電圧供給線（ビットライン（ＢＬ））、１０３…第２の電圧供給線（プレートライン（ＰＬ））、１０４…ＷＬ駆動部、１０５…ＢＬ駆動部、１０６…ＰＬ駆動部、１１０…トランジスタ、１１１…強誘電体キャパシタ。
【図１】
2007323483.tif 000003
【図２】
2007323483.tif 000004
【図３】
2007323483.tif 000005
【図４】
2007323483.tif 000006
【図５】
2007323483.tif 000007
【図６】
2007323483.tif 000008
【図７】
2007323483.tif 000009
【図８】
2007323483.tif 000010
【図９】
2007323483.tif 000011
【図１０】
2007323483.tif 000012