(57)【要約】      （修正有）【課題】ディザリング制御を行なっても表示装置の色再現性を向上させることができる液晶表示装置を提供する。【解決手段】複数の画素を含む液晶表示板組立体３００と、“０”または“１”の値を有するデータ要素からなる複数のディザリングデータパターンを記憶しておき、複数のディザリングデータパターンの中から１３ビット数の入力画像信号に対応するディザリングデータパターンを選択し、選択されたディザリングデータパターンに基づいて入力画像信号を前記１３ビット数より小さい１０ビット数の出力画像信号に変換して出力する信号制御部６００、信号制御部からの出力画像信号に該当するデータ電圧を画素に印加するデータ駆動部５００を含み、信号制御部の入力画像信号及び出力画像信号の周波数は１２０Ｈｚであり、８つのフレームを基準にして前記ディザリングデータパターンが繰返される。【選択図】図１
2007094411.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含む液晶表示板組立体と、
第１値または第２値を有するデータ要素からなる複数のディザリングデータパターンを記憶して、前記複数のディザリングデータパターンの中から第１ビット数の入力画像信号に対応するディザリングデータパターンを選択し、前記選択されたディザリングデータパターンに基づいて前記入力画像信号を前記第１ビット数より小さい第２ビット数の出力画像信号に変換して出力する信号制御部と、
前記信号制御部からの出力画像信号に該当するデータ電圧を前記画素に印加するデータ駆動部と、を含み、
前記信号制御部の入力画像信号及び出力画像信号の周波数は１２０Ｈｚであり、前記信号制御部は８つのフレームを基準にして前記ディザリングデータパターンの選択が繰返されることを特徴とする液晶表示装置。
【請求項２】
前記信号制御部は、前記複数のディザリングデータパターンを記憶するルックアップテーブルおよび前記ルックアップテーブルに記憶された前記複数のディザリングデータパターンに基づいて前記入力画像信号を変換するデータ処理部を含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記各ディザリングデータパターンは２次正方行列であることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１ビット数と前記第２ビット数との差は３ビットであることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記複数のディザリングデータパターンの中の前記入力画像信号に対応するディザリングデータパターンは、前記入力画像信号の下位３ビット及びフレーム番号によって決められることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記データ処理部は、前記入力画像信号の下位３ビットの値が（０００）である時に、前記下位３ビットを除いた上位ビットを出力画像信号のデータ値として決めることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記下位３ビットが各々（００１）、（０１０）、（０１１）、（１０１）、（１１０）、及び（１１１）である時の第１番目のフレームのディザリングデータパターンは互いに同一であることを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記下位３ビットが（００１）及び（１０１）である時の第２番目のフレームのディザリングデータパターンは互いに同一であり、前記下位３ビットが（０１０）及び（１１０）である時の第２番目のフレームのディザリングデータパターンは互いに同一であり、前記下位３ビットが（０１１）及び（１１１）である時の第２番目のフレームのディザリングデータパターンは互いに同一であることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記下位３ビットが（００１）及び（１０１）である時の第２番目のフレームのディザリングデータパターンは互いに異なることを特徴とする請求項７に記載の液晶表示装置。
【請求項１０】
前記下位３ビットが（０１１）及び（１１１）である時の第２番目のフレームのディザリングデータパターンは互いに異なることを特徴とする請求項７に記載の液晶表示装置。
【請求項１１】
前記第１番目のフレームは偶数番目のフレームであることを特徴とする請求項７に記載の液晶表示装置。
【請求項１２】
前記下位３ビットが（００１）、（０１０）、及び（０１１）である時の第１番目のフレームのディザリングデータパターンは互いに同一であり、前記下位３ビットが（１０１）、（１１０）、及び（１１１）である時の第１番目のフレームのディザリングデータパターンは互いに同一であることを特徴とする請求項５に記載の液晶表示装置。
【請求項１３】
前記下位３ビットが（００１）、（０１０）、及び（０１１）である時の第２番目のフレームのディザリングデータパターンは、前記下位３ビットが（１０１）、（１１０）、及び（１１１）である時の第２番目のフレームのディザリングデータパターンと反対であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記第１番目のフレームは偶数番目のフレームであることを特徴とする請求項８に記載の液晶表示装置。
【請求項１５】
前記下位３ビットが（１００）である時に、隣接するフレームのディザリングデータパターンは互いに反転対称であることを特徴とする請求項５に記載の液晶表示装置。
【請求項１６】
前記下位３ビットが（１００）である時に、対角線で対向するディザリングデータパターンのデータ要素の値は互いに同一であることを特徴とする請求項１５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ、ＬＣＤ）は、画素電極及び共通電極が形成されている２つの表示板、及びその間に挿入されている誘電率異方性（ｄｉｅｌｅｃｔｒｉｃ  ａｎｉｓｏｔｒｏｐｙ）を有する液晶層を含む。画素電極は、格子状に配列されていて、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に連結されて、一行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面にかけて形成されていて、共通電圧の印加を受ける。画素電極及び共通電極、そしてその間の液晶層は、回路的に見る時、液晶キャパシタを構成し、液晶キャパシタは、これに連結されたスイッチング素子と共に、画素を構成する基本単位となる。
【０００３】
液晶表示装置は、２つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を表示する。
【０００４】
液晶表示装置は、外部のグラフィックソース（ｇｒａｐｈｉｃｓ  ｓｏｕｒｃｅ）から赤色（ｒｅｄ）、緑色（ｇｒｅｅｎ）、青色（ｂｌｕｅ）の基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）の画像信号が入力される。液晶表示装置の信号制御部は、この画像信号を適切に処理した後、ＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）などを用いて構成したデータ駆動部に印加する。データ駆動部は、印加された画像信号に基づいて、該当するアナログ階調電圧を選択し、その階調電圧を複数の画素を含む液晶表示板組立体に印加する。
【０００５】
一般に、信号制御部に入力される画像信号のビット数とデータ駆動部で処理することができる画像信号のビット数とは同一であるのが理想的である。しかし、液晶表示装置の製造原価を節減するために、処理能力が低いデータ駆動部を利用することがある。例えば、信号制御部に入力される画像信号が１３ビットである場合、１３ビットの画像信号を処理することができるデータ駆動部は非常に高価なので、１３ビットよりも処理能力が低い、例えば１０ビットの画像信号を処理することができるデータ駆動部を利用できるようにすれば、製造原価が節減される。
【０００６】
このために提案された技術がディザリング制御である。ディザリング制御は、入力された画像信号のビットの中からデータ駆動部で処理することができるビット数に該当する上位ビットのみを取出して作成した画像データを、下位ビットに基づいてフレーム単位で再構成する制御である。
【０００７】
信号制御部は、下位ビットの値による各画素に対する画像信号の補正値をルックアップテーブルなどに記憶させておく。なお、ディザリング制御の基本画素単位に対応する補正値の集合をディザリングデータパターンという。
【０００８】
しかし、このようなディザリングデータパターンを利用したディザリング制御を行うことによって、製造原価は大きく節減することができるが、実際に表示される画像の階調（ｇｒａｙ）を示す画像信号のビット数が減少するので、表現することができる色相の数が減少して、色再現性が低下してしまうという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、本発明が達成しようとする技術的課題は、ディザリング制御を行なっても、表現することができる色相の数を増加させることができ、表示装置の色再現性を向上させることである。
【課題を解決するための手段】
【００１０】
このような技術的課題を構成するための本発明の一実施形態による液晶表示装置は、複数の画素を含む液晶表示板組立体、第１値または第２値を有するデータ要素からなる複数のディザリングデータパターンを記憶して、前記複数のディザリングデータパターンの中から第１ビット数の入力画像信号に対応するディザリングデータパターンを選択し、前記選択されたディザリングデータパターンに基づいて前記入力画像信号を前記第１ビット数より小さい第２ビット数の出力画像信号に変換して出力する信号制御部、そして前記信号制御部からの出力画像信号に該当するデータ電圧を前記画素に印加するデータ駆動部を含み、前記信号制御部の入力画像信号及び出力画像信号の周波数は１２０Ｈｚであり、８つのフレームを基準にして前記ディザリングデータパターンの選択が繰返される。
【００１１】
前記信号制御部は、前記複数のディザリングデータパターンを記憶するルックアップテーブル、及び前記ルックアップテーブルに記憶された前記複数のディザリングデータパターンに基づいて前記入力画像信号を変換するデータ処理部を含む。
【００１２】
前記各ディザリングデータパターンは２次正方行列である。
【００１３】
前記第１ビット数と前記第２ビット数との差は３ビットである。
【００１４】
前記複数のディザリングデータパターンの中の前記入力画像信号に対応するディザリングデータパターンは、前記入力画像信号の下位３ビット及びフレーム番号によって決められる。
【００１５】
前記データ処理部は、前記入力画像信号の下位３ビットの値が（０００）である時に、前記下位３ビットを除いた上位ビットを出力画像信号のデータ値として決める。
【００１６】
前記下位３ビットが各々（００１）、（０１０）、（０１１）、（１０１）、（１１０）、及び（１１１）である時の第１番目のフレームのディザリングデータパターンは互いに同一である。
【００１７】
前記下位３ビットが（００１）及び（１０１）である時の第２番目のフレームのディザリングデータパターンは互いに同一であり、前記下位３ビットが（０１０）及び（１１０）である時の第２番目のフレームのディザリングデータパターンは互いに同一であり、前記下位３ビットが（０１１）及び（１１１）である時の第２番目のフレームのディザリングデータパターンは互いに同一である。
【００１８】
前記下位３ビットが（００１）及び（１０１）である時の第２番目のフレームのディザリングデータパターンは互いに異なる。
【００１９】
前記下位３ビットが（０１１）及び（１１１）である時の第２番目のフレームのディザリングデータパターンは互いに異なる。
【００２０】
前記第１番目のフレームは偶数番目のフレームである。
【００２１】
前記下位３ビットが（００１）、（０１０）、及び（０１１）である時の第１番目のフレームのディザリングデータパターンは互いに同一であり、前記下位３ビットが（１０１）、（１１０）、及び（１１１）である時の第１番目のフレームのディザリングデータパターンは互いに同一である。
【００２２】
前記下位３ビットが（００１）、（０１０）、及び（０１１）である時の第２番目のフレームのディザリングデータパターンは、前記下位３ビットが（１０１）、（１１０）、及び（１１１）である時の第２番目のフレームのディザリングデータパターンと反対である。
【００２３】
前記第１番目のフレームは偶数番目のフレームである。
【００２４】
前記下位３ビットが（１００）である時に、隣接するフレームのディザリングデータパターンは互いに反転対称である。
【００２５】
前記下位３ビットが（１００）である時に、対角線で対向するディザリングデータパターンのデータ要素の値は互いに同一である。
【発明の効果】
【００２６】
本発明によれば、下位３ビットを利用して８つのそれぞれのフレーム単位でディザリング制御を行うので、表現される色相の個数が単に下位３ビットを利用しない場合よりも増加させることができ、これによって色再現性が向上し表示装置の画質が向上される。
【００２７】
さらに、１フレームの周波数が約１２０Ｈｚであるため、８つのフレーム単位でディザリング制御を行うように、ディザリング単位周波数が約１５Ｈｚ（＝１２０Ｈｚ／８）になるので、約１５Ｈｚ未満である場合に発生するフリッカーなどの影響を受けず、画質の悪化が発生しない。
【発明を実施するための最良の形態】
【００２８】
添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００２９】
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一の図面符号を付した。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“真上”にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“真上”にあるとする時、これはその中間に他の部分がない場合も意味する。
【００３０】
本発明の液晶表示装置について、添付した図面を参照して詳細に説明する。
【００３１】
まず、図１及び図２を参照して、本発明の一実施形態に係る液晶表示装置について詳細に説明する。
【００３２】
図１は本発明の一実施形態に係る液晶表示装置のブロック図であり、図２は本発明の一実施形態に係る液晶表示装置の１つの画素に対する等価回路図である。
【００３３】
図１に示したように、本発明の一実施形態に係る液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、これに連結されているゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に連結されている階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
【００３４】
液晶表示板組立体３００は、等価回路で見る時、複数の信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）、及びこれに連結されていて、ほぼ格子状に配列されている複数の画素（ｐｉｘｅｌ）（ＰＸ）を含む。反面、液晶表示板組立体３００は、図２に示したように、構造で見る時、互いに対向する下部及び上部表示板１００、２００、そしてその間に挿入されている液晶層３を含む。
【００３５】
信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）は、ゲート信号（走査信号ともいう）を伝達する複数のゲート線（Ｇ１−Ｇｎ）、及びデータ信号を伝達する複数のデータ線（Ｄ１−Ｄｍ）を含む。ゲート線（Ｇ１−Ｇｎ）は、ほぼ行方向にのびていて、互いにほぼ平行であり、データ線（Ｄ１−Ｄｍ）は、ほぼ列方向にのびていて、互いにほぼ平行である。
【００３６】
各画素（ＰＸ）、例えばｉ番目（ｉ＝１、２、・・・、ｎ）のゲート線（Ｇｉ）及びｊ番目（ｊ＝１、２、・・・、ｍ）のデータ線（Ｄｊ）に連結された画素（ＰＸ）は、信号線（Ｇｉ、Ｄｊ）に連結されているスイッチング素子（Ｑ）、これに連結されている液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）（Ｃｌｃ）、及びストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）（Ｃｓｔ）を含む。ストレージキャパシタ（Ｃｓｔ）は、必要に応じて省略することができる。
【００３７】
スイッチング素子（Ｑ）は、下部表示板１００に形成されている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線（Ｇｉ）に連結されており、入力端子はデータ線（Ｄｊ）に連結されており、出力端子は液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）に連結されている。
【００３８】
液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の画素電極１９１及び上部表示板２００の共通電極２７０を２つの端子とし、２つの電極１９１、２７０の間の液晶層３は誘電体としての役割を果たす。画素電極１９１は、スイッチング素子（Ｑ）に連結されており、共通電極２７０は、上部表示板２００の全面に形成されていて、共通電圧（Ｖｃｏｍ）の印加を受ける。図２とは異なって、共通電極２７０は、下部表示板１００に形成されることもでき、この時には、２つの電極１９１、２７０のうちの少なくとも１つが線状または棒状に形成されることができる。
【００３９】
液晶キャパシタ（Ｃｌｃ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔ）は、下部表示板１００に形成された別個の信号線（図示せず）及び画素電極１９１が絶縁体を間において重畳して構成され、この別個の信号線には、共通電圧（Ｖｃｏｍ）などの決められた電圧が印加される。しかし、ストレージキャパシタ（Ｃｓｔ）は、画素電極１９１及びその真上の前段ゲート線が絶縁体を間において重畳して構成されることもできる。
【００４０】
一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうちの１つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するようにしたりして（時間分割）、これら基本色の空間的、時間的合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色の三原色がある。図２は空間分割の一例として、各画素（ＰＸ）の画素電極１９１に対応する上部表示板２００の領域に基本色のうちの１つを示す色フィルター２３０が形成されていることを示している。図２とは異なって、色フィルター２３０は、下部表示板１００の画素電極１９１上または下に形成されることもできる。
【００４１】
液晶表示板組立体３００の外側面には、光を偏光させる少なくとも１つの偏光子（図示せず）が付着されている。
【００４２】
再び図１を参照すれば、階調電圧生成部８００は、画素（ＰＸ）の透過率に関する二組の階調電圧の集合（または基準階調電圧の集合）を生成する。二組のうちの一組は共通電圧（Ｖｃｏｍ）に対して正の値を有し、他の一組は負の値を有する。
【００４３】
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ１−Ｇｎ）に連結されていて、ゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。
【００４４】
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ１−Ｄｍ）に連結されていて、階調電圧生成部８００からの階調電圧を選択して、これをデータ信号としてデータ線（Ｄ１−Ｄｍ）に印加する。しかし、階調電圧生成部８００が全ての階調に対する電圧を提供せずに、決められた数の基準階調電圧のみを提供する場合には、データ駆動部５００は、基準階調電圧を分圧して全ての階調に対する階調電圧を生成して、この中からデータ信号を選択する。
【００４５】
信号制御部６００は、データ処理部６１０及びルックアップテーブル６２０を含み、ゲート駆動部４００及びデータ駆動部５００などを制御する。ルックアップテーブル６１０には、ディザリング制御に必要なディザリングデータパターンが記憶されている。
【００４６】
ゲート駆動部４００、データ駆動部５００、信号制御部６００および階調電圧生成部８００の各々は、少なくとも１つの集積回路チップとして液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）として液晶表示板組立体３００に付着されたり、別途の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）（図示せず）上に装着されたりすることもできる。これとは異なって、ゲート駆動部４００、データ駆動部５００、信号制御部６００および階調電圧生成部８００は、信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に、液晶表示板組立体３００上に集積させることもできる。また、ゲート駆動部４００、データ駆動部５００、信号制御部６００および階調電圧生成部８００は、単一チップに集積されることもでき、この場合には、これらのうちの少なくとも１つまたはこれらを構成する少なくとも１つの回路素子が単一チップの外側に位置する。
【００４７】
次に、液晶表示装置の動作について詳細に説明する。
【００４８】
信号制御部６００は、外部のグラフィック制御器（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像制御信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸ）の輝度（ｌｕｍｉｎａｎｃｅ）情報を含み、輝度は、決められた数、例えば１０２４（＝２１０）、２５６（＝２８）、または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。
【００４９】
信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理して、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に出力し、データ制御信号（ＣＯＮＴ２）及び処理した画像信号（ＤＡＴ）をデータ駆動部５００に出力する。
【００５０】
信号制御部６００のデータ処理には、ルックアップテーブル６１０に記憶されたディザリングデータパターンを利用したディザリング制御が含まれる。ディザリング制御とは、データ駆動部５００で処理することができる信号のビット数が入力画像信号（Ｒ、Ｇ、Ｂ）のビット数よりも小さい場合に、データ駆動部５００で処理することができる信号のビット数の上位ビットのみを選択して、残りの下位ビットが示すデータは、このような上位ビットのデータの空間的、時間的平均によって実現する（空間的、時間的配列を決める）ことを意味する。例えば、入力画像信号（Ｒ、Ｇ、Ｂ）のビット数が第１ビット数である１３であり、データ駆動部５００が処理することができる信号のビット数が第２ビット数である１０であれば、入力画像信号（Ｒ、Ｇ、Ｂ）のビットの中から上位１０ビットのみを出力する。この時、下位３ビットは、上位１０ビットのデータの空間的、時間的配列を決める。この空間的、時間的配列がルックアップテーブル６２０に記憶されているディザリングデータパターンである。このようなディザリング制御については、後に詳細に説明する。
【００５１】
ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）、及びゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも１つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）は、また、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。
【００５２】
データ制御信号（ＣＯＮＴ２）は、一行の画素（ＰＸ）に対する画像信号の伝送開始を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ１−Ｄｍ）にデータ信号の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）は、また、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下、「共通電圧に対するデータ信号の電圧極性」を略して「データ信号の極性」とする）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。
【００５３】
信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は、一行の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）を受信して、各デジタル画像信号（ＤＡＴ）に対応する階調電圧を選択することによって、デジタル画像信号（ＤＡＴ）をアナログデータ信号に変換した後、これを当該データ線（Ｄ１−Ｄｍ）に印加する。
【００５４】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によって、ゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１−Ｇｎ）に印加して、このゲート線（Ｇ１−Ｇｎ）に連結されたスイッチング素子（Ｑ）をターンオンさせる。そうすると、データ線（Ｄ１−Ｄｍ）に印加されたデータ信号がターンオンされたスイッチング素子（Ｑ）を通じて当該画素（ＰＸ）に印加される。
【００５５】
画素（ＰＸ）に印加されたデータ信号の電圧及び共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配列が異なり、それによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板組立体３００に付着された偏光子によって光の透過率の変化として現れる。
【００５６】
１水平周期［１Ｈともいい、水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期と同一である］を単位にして、このような過程を繰返すことによって、全てのゲート線（Ｇ１−Ｇｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ信号を印加して、１フレーム（ｆｒａｍｅ）の画像を表示する。
【００５７】
１フレームが終われば次のフレームが始まって、各画素（ＰＸ）に印加されるデータ信号の極性が直前のフレームで各画素に印加されるデータ信号の極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって１つのデータ線に沿って流れるデータ信号の極性が反転したり（例：行反転、点反転）、一行の画素に印加されるデータ信号の極性が互いに反転したりすることがある（例：列反転、点反転）。
【００５８】
次に、図３を参照して、本発明の一実施形態によって信号制御部６００のデータ処理部６１０で実施されるディザリング制御について説明する。
【００５９】
図３は本発明の一実施形態によるディザリングデータパターンの集合を示している。
【００６０】
本発明の実施形態で、フレーム周波数は約１２０Ｈｚであるので、信号制御部６００に入力されたり出力されたりする信号の周波数は約１２０Ｈｚである。つまり、入力画像信号（Ｒ、Ｇ、Ｂ）の周波数は約１２０Ｈｚであり、出力画像信号（ＤＡＴ）の周波数も約１２０Ｈｚである。この場合、１フレームの時間は約８．４ｍｓである。
【００６１】
図３に示したディザリングデータパターンの集合が信号制御部６００のルックアップテーブル６２０に記憶され、各ディザリングデータパターンの集合に属するディザリングデータパターンの各々は、入力画像信号の下位３ビットの値及びフレーム番号によって決められるが、連続する８つのフレームに対して、下位３ビットの値が（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）、（１１１）に対して１つずつ、総計で５６個のディザリングデータパターンが存在する。下位３ビットが（０００）である時のディザリングデータパターンは、特に決められていない。
【００６２】
図３に示したように、各ディザリングデータパターンにおいて、空間的配列の基本単位は２次正方行列であり、これに対応する２次正方行列の画素行列を基本単位にして、ディザリングデータパターンを反復的に適用することを意味する。各ディザリングデータパターンのデータ要素は“１”または“０”の値を有する。図面において、“０”の値を有するデータ要素は白で示し、“１”の値を有するデータ要素は斜線を引いた。なお、“０”の値または“１”の値は第１値または第２値を意味している
データ処理部６１０は、ある画素の入力画像信号（Ｒ、Ｇ、Ｂ）に対して、入力画像信号（Ｒ、Ｇ、Ｂ）の下位３ビットの値及びフレーム番号によって複数のディザリングデータパターンの中から１つを選択して、ディザリングデータパターンの４つのデータ要素の中からその画素の位置に該当するデータ要素の値を読取り、これに基づいてデータ駆動部５００に出力する出力画像信号（ＤＡＴ）を決める。
【００６３】
具体的には、選択された位置のデータ要素の値が“０”である場合、データ処理部６１０は、画像信号（Ｒ、Ｇ、Ｂ）の上位１０ビットによって決められた階調の値を最終階調として決める。しかし、当該位置に記憶されたデータ要素の値が“１”である場合には、データ処理部６１０は、上位１０ビットによって決められた階調の値に“１”を足した値を最終階調として決める。信号制御部６００は、この最終階調に該当する１０ビットの画像信号（ＤＡＴ）をデータ駆動部５００に出力する。
【００６４】
但し、入力画像信号（Ｒ、Ｇ、Ｂ）の下位３ビットが（０００）である場合には、データ処理部６１０は、ルックアップテーブル６２０に記憶されたディザリングデータパターン対を読取らずに、そのまま画像信号（Ｒ、Ｇ、Ｂ）の上位１０ビットによって決められた階調の値を最終階調として決める。
【００６５】
それでは、図３に示したディザリングデータパターンについて具体的に説明する。
【００６６】
下位３ビットが（００１）、（０１０）、（０１１）である時、偶数番目のフレームに該当するディザリングデータパターンは全て“０”の値を有し、奇数番目のフレームでは、各下位３ビットの値によってディザリングデータパターンのデータ要素の値が変化する。
【００６７】
つまり、下位３ビットが（００１）である場合、第１、第３、第５、及び第７番目のフレームに該当するディザリングデータパターンの４つのデータ要素の３／４、つまり４つのうちの３つのデータ要素が“０”の値を有し、残りの１つのデータ要素が“１”の値を有する。また、下位３ビットが（０１０）である場合、第１、第３、第５、及び第７番目のフレームに該当するディザリングデータパターンの４つのデータ要素の２／４、つまり４つのうちの２つのデータ要素が“０”の値を有し、残りの２つのデータ要素が“１”の値を有し、下位３ビットが（０１１）である場合、第１、第３、第５、及び第７番目のフレームに該当するディザリングデータパターンの４つのデータ要素の１／４、つまり４つのうちの１つのデータ要素が“０”の値を有し、残りの３つのデータ要素が“１”の値を有する。
【００６８】
下位３ビットが（１００）である時、各ディザリングデータパターンの全体の２／４、つまり４つのうちの２つのデータ要素が“０”の値を有し、残りの２つのデータ要素が“１”の値を有する。
【００６９】
下位３ビットが（１０１）、（１１０）、（１１１）である時、偶数番目のフレームに該当するディザリングデータパターンは全て“１”の値を有し、奇数番目のフレームでは、各下位３ビットの値によってディザリングデータパターンのデータ要素の値が変化する。
【００７０】
つまり、下位３ビットが（１０１）である場合、第１、第３、第５、及び第７番目のフレームに該当するディザリングデータパターンの４つのデータ要素の３／４、つまり４つのうちの３つのデータ要素が“０”の値を有し、残りの１つのデータ要素が“１”の値を有する。また、下位３ビットが（１１０）である場合、第１、第３、第５、及び第７番目のフレームに該当するディザリングデータパターンの４つのデータ要素の２／４、つまり４つのうちの２つのデータ要素が“０”の値を有し、残りの２つのデータ要素が“１”の値を有し、下位３ビットが（０１１）である場合、第１、第３、第５、及び第７番目のフレームに該当するディザリングデータパターンの４つのデータ要素の１／４、つまり４つのうちの１つのデータ要素が“０”の値を有し、残りの３つのデータ要素が“１”の値を有する。
【００７１】
このように、８つのフレームのうちの４つのフレームで、ディザリングデータパターンの４つのデータ要素のうちの“０”及び“１”の値を有する個数が下位３ビットの値によって変化する規則は、まさに空間的ディザリング（ｄｉｔｈｅｒｉｎｇ）制御の原則によるものである。
【００７２】
また、８つのフレームのうちの４つのフレームで、各々の下位３ビットの値に対してある与えられた位置にある１つのデータ要素を見れば、下位３ビットの値によって“０”または“１”の値を有する回数が決められるが、このような規則は、まさに時間的ディザリング制御の規則によるものである。
【００７３】
一方、下位３ビットが（０００）である場合に対して作成されるディザリングデータパターンでは、データ要素の値が全て“０”であるので、別途のディザリングデータパターンを作成しなくてもよい。したがって、１３ビットの画像信号（Ｒ、Ｇ、Ｂ）を１０ビットの画像信号（ＤＡＴ）に変換する時、ディザリングデータパターンの個数の総計は実質的に６４個であったが、ルックアップテーブル６２０には、下位３ビットが（０００）である時の８つのディザリングデータパターンを除いた総計で５６個のディザリングデータパターンだけが記憶されている。
【００７４】
図３に示したディザリングデータパターンの特徴について説明する。
【００７５】
図３に示した５６個のディザリングデータパターンの中で、偶数番目のフレームでは、下位３ビットが（００１）、（０１０）、（０１１）である場合及び（１０１）、（１１０）、（１１０）である場合に互いに反対のディザリングデータパターンを有し、奇数番目のフレームでは、下位３ビットが（００１）である場合及び（１０１）である場合、（０１０）である場合及び（１１０）である場合、そして（０１１）である場合及び（１１１）である場合に互いに同一のディザリングデータパターンを有する。
【００７６】
下位３ビットが（００１）及び（１０１）である場合、偶数番目のフレームのディザリングデータパターンは互いに異なる。
【００７７】
下位３ビットが（０１０）及び（１１０）である場合、奇数番目のフレームのディザリングデータパターンで対角線方向に互いに対向しているデータ要素の値は互いに同一で、第１及び第５番目のフレームのディザリングデータパターンは互いに同一で、第３及び第７番目のフレームのディザリングデータパターンは互いに同一である。第１及び第５番目のフレームのディザリングデータパターンは、第３及び第７番目のフレームのディザリングデータパターンと互いに左右反転対称である。
【００７８】
下位３ビットが（１００）である場合、奇数番目のフレームのディザリングデータパターンは全て同一で、偶数番目のフレームのディザリングデータパターンも全て同一である。また、奇数番目のフレームのディザリングデータパターンは、偶数番目のフレームのディザリングデータパターンと互いに左右反転対称である。
【００７９】
下位３ビットが（０１１）及び（１１１）である場合、奇数番目のフレームのディザリングデータパターンは互いに異なり、第１及び第７番目のフレームのディザリングデータパターンは互いに左右対称であり、第３及び第５番目のフレームのディザリングデータパターンは互いに左右対称である。
【００８０】
また、図３に示したディザリングデータパターンは、その構造や順序は行または列単位で変化することがあり、フレーム単位で変化することもある。
【００８１】
以上で、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も、本発明の権利範囲に属する。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施形態に係る液晶表示装置のブロック図である。
【図２】本発明の一実施形態に係る液晶表示装置の１つの画素に対する等価回路図である。
【図３】本発明の一実施形態に係るディザリングデータパターンの集合を示す図である。
【符号の説明】
【００８３】
３    液晶層
１００    下部表示板
２００    上部表示板
１９１    画素電極
２３０    色フィルター
２７０    共通電極
３００    液晶表示板組立体
４００    ゲート駆動部
５００    データ駆動部
６００    信号制御部
６１０    データ処理部
６２０    ルックアップテーブル
８００    階調電圧生成部
ＰＸ    画素
Ｇ１−Ｇｎ    ゲート線
Ｄ１−Ｄｍ    データ線
Ｃｌｃ    液晶キャパシタ
Ｃｓｔ    ストレージキャパシタ
Ｑ    スイッチング素子
Ｖｃｏｍ    共通電圧
ＣＯＮＴ１    ゲート制御信号
ＣＯＮＴ２    データ制御信号
Ｖｏｎ    ゲートオン電圧
Ｖｏｆｆ    ゲートオフ電圧
ＲＶＳ    反転信号
ＤＡＴ    画像信号
【図１】
2007094411.tif 000003
【図２】
2007094411.tif 000004
【図３】
2007094411.tif 000005