(57)【要約】【課題】  高圧側のスイッチを一のスイッチング素子から構成し、シンプルな回路構成の除電装置を提供することを目的とする。【解決手段】  除電装置は、交流電源１、トランス３２、４２、倍電圧整流回路３，４、スイッチ制御回路８、放電電極７等を備え、一次側にはスイッチ２ａ、２ｂを設け、二次側には半導体スイッチＳａ、Ｓｂを設けている。そして、半導体スイッチＳａ、Ｓｂは、共に、半導体成分に炭化ケイ素を含んでいる。このものは、物性としてバンドギャップが広い。そのため、ＰＮ接合面で電荷の移動が起こり難くく、耐電圧が高いという特性がある。このような特性のスイッチング素子を高圧側のスイッチとして用いれば、従来のように、スイッチング素子を直列に複数個配す必要がない。すなわち、１つのスイッチング素子のみの構成で、高圧の切り替えを行なうことが出来るので、部品点数が少なくて済み、回路の小型化に寄与する。【選択図】  図１
2007066770.tif 000002
【特許請求の範囲】
【請求項１】
電源と、
前記電源から印加された電源電圧を昇圧し、正極性の高電圧を第一の出力端子に発生させる正極性高電圧発生手段と、
前記電源から印加された電源電圧を昇圧し、負極性の高電圧を第二の出力端子に発生させる負極性高電圧発生手段と、
前記電源電圧を、前記正極性高電圧発生手段及び前記負極性高電圧発生手段に交互に供給する切り換え機能を有する制御手段と、
放電電極と、
前記放電電極と前記第一、第二の出力端子との間に介設されて、前記放電電極を前記第一の出力端子或いは、前記第二の出力端子のいずれか一方に、選択的に接続させるスイッチング手段と、
前記第一の出力端子とアース間、並びに前記第二の出力端子とアース間にそれぞれ介挿接続されるインピーダンス素子と、を備え、
前記制御手段が、前記正極性高圧発生手段に正極性の電圧を発生させているときには、前記スイッチ手段により放電電極を前記第一の出力端子に接続させることで前記放電電極に正極性の高電圧を印加させ、
前記負極性高圧発生手段に負極性の電圧を発生させているときには、前記スイッチ手段により放電電極を前記第二の出力端子に接続させることで前記放電電極に負極性の高電圧を印加させる除電装置において、
前記スイッチング手段は、半導体成分に炭化ケイ素を含む、一の半導体スイッチング素子により構成されていることを特徴とする除電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正負のイオンを生成する除電装置に関する関する。
【背景技術】
【０００２】
従来より、放電電極から正極性のイオンと、負極性のイオンを交互に放出させ、これらイオンを帯電している被除電対象物に吹きかけることにより、被除電対象物を除電する除電装置が提供されている。
この種の除電装置においては、例えば、特許文献１に示すものがある。このものは、図４に示すように、電源１０１からの出力電圧を、正極性及び負極性の高電圧発生回路１０３，１０４（対をなす高電圧発生回路）に交互に供給して、これら高電圧発生回路１０３，１０４からの正負の高電圧を放電電極１０７に印加するものである。
【０００３】
具体的には、スイッチ１０２ａ，１０２ｂ（電源供給スイッチ）を介して電源１０１と両高電圧発生回路１０３，１０４とが接続され、これらスイッチ１０２ａ，１０２ｂは、スイッチ制御回路１０５からの制御信号により交互にオンされるようになっている。両高電圧発生回路１０３，１０４の出力端子の間には、互いに直列接続された２つの抵抗１０６ａ，１０６ｂ（インピーダンス素子）が接続されており、この共通接続点に放電電極１０７が接続された構成とされている。その動作は、まず、スイッチ制御回路１０５により、スイッチ１０２ａがオンされると、正極性の高電圧発生回路１０３のコンデンサ群１０３ａが充電されることによって正の高電圧が生成される。そして、その出力電圧が抵抗１０６ａ，１０６ｂに印加され、負極性の高電圧発生回路１０４側に接続された抵抗１０６ｂの分担電圧が放電電極１０７に印加される。放電電極１０７では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり正のイオンが発生する。
【０００４】
一方、スイッチ１０２ｂがオンされると、負極性の高電圧発生回路１０４ａのコンデンサ群１０４ａが充電されることによって負の高電圧が生成される。そして、その出力電圧が抵抗１０６ａ，１０６ｂに印加され、正極性の高電圧発生回路に接続された抵抗１０６ａの分担電圧が放電電極１０７に印加される。放電電極１０７では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり負のイオンが発生する。
【０００５】
上記回路構成においては、放電電極１０７には、高電圧発生回路１０３，１０４の出力電圧よりも低い電圧しか印加されないため、放電開始電圧に相当する電圧を放電電極に印加するには、この放電開始電圧よりも高い電圧を出力しなければならない。これによって、高電圧発生回路１０３，１０４の出力電圧を無用に高くしなければならないという欠点がある。
【０００６】
そこで、上記問題を解決するために、下記提案（特許文献２）がされている。このものは、図５に示すように、倍電圧整流回路３，４の間に接続された抵抗素子５ａ，５ｂにそれぞれ並列にスイッチ６ａ，６ｂを接続し、このスイッチ６ａ，６ｂと倍電圧整流回路３，４と交流電源１との間に接続されたスイッチ２ａ，２ｂとをスイッチ制御回路８によりオン・オフ動作させる。具体的には、スイッチ２ａ，６ａをオンさせているときにはスイッチ２ｂ，６ｂをオフさせておき、逆にスイッチ２ａ，６ａをオフさせているときにはスイッチ２ｂ，６ｂをオンさせるように制御するものである。
係る構成であれば、スイッチ２ａ，６ａがオンすると、倍電圧整流回路３の第１及び第２のコンデンサ３３，３４が充電されると共に、第２のコンデンサ３４、抵抗５ｂ及びダイオード４５により閉ループが形成される。これにより、第２のコンデンサ３４の充電電圧（すなわち、倍電圧整流回路３の出力電圧）が抵抗素子５ｂ、ひいては放電電極７にそのまま印加される。
【０００７】
一方、スイッチ２ｂ，６ｂがオンすると、倍電圧整流回路４の第１及び第２のコンデンサ４３，４４が充電されると共に、第２のコンデンサ４４、抵抗５ａ及びダイオード３５により閉ループが形成される。これにより、第２のコンデンサ４４の充電電圧（すなわち、倍電圧整流回路４の出力電圧）が抵抗素子５ａ、ひいては放電電極７にそのまま印加される。以上のことから、高電圧発生回路の出力電圧を必要最小限の電圧値に抑えることが出来る。
【特許文献１】特開２０００−５８２９０公報
【特許文献２】特開２００４−６３４３１公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記構成では、低圧側のスイッチ２ａ、２ｂに加えて、高圧側にもスイッチ６ａ、６ｂを配しているが、スイッチングにより回路の開閉を行なう際に、高圧側では、スイッチ６ａ、６ｂに、非常に高い電圧（数ｋＶ）が加わる。
一方、スイッチの構成としては、応答性がよく、消費電力の少ないＦＥＴ（電界効果トランジスタ）などの半導体スイッチング素子を使用するのが一般的であるが、これらの耐圧は高いものでも数千Ｖであるので、数ｋの電圧に耐えるようにするには、図６に示すように、スイッチを直列に複数配して、１つのスイッチに加わる電圧を抑える必要があり、この点において、改良の余地があった。
本発明は上記のような事情に基づいて完成されたものであって、高圧側のスイッチを一のスイッチング素子から構成し、シンプルな回路構成の除電装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するための手段として、請求項１の発明は、電源と、前記電源から印加された電源電圧を昇圧し、正極性の高電圧を第一の出力端子に発生させる正極性高電圧発生手段と、前記電源から印加された電源電圧を昇圧し、負極性の高電圧を第二の出力端子に発生させる負極性高電圧発生手段と、前記電源電圧を、前記正極性高電圧発生手段及び前記負極性高電圧発生手段に交互に供給する切り換え機能を有する制御手段と、放電電極と、前記放電電極と前記第一、第二の出力端子との間に介設されて、前記放電電極を前記第一の出力端子或いは、前記第二の出力端子のいずれか一方に、選択的に接続させるスイッチング手段と、前記第一の出力端子とアース間、並びに前記第二の出力端子とアース間にそれぞれ介挿接続されるインピーダンス素子と、を備え、前記制御手段が、前記正極性高圧発生手段に正極性の電圧を発生させているときには、前記スイッチ手段により放電電極を前記第一の出力端子に接続させることで前記放電電極に正極性の高電圧を印加させ、前記負極性高圧発生手段に負極性の電圧を発生させているときには、前記スイッチ手段により放電電極を前記第二の出力端子に接続させることで前記放電電極に負極性の高電圧を印加させる除電装置において、前記スイッチング手段は、半導体成分に炭化ケイ素を含む、一の半導体スイッチング素子により構成されているところに特徴を有する。
【発明の効果】
【００１０】
＜請求項１の発明＞
半導体成分に炭化ケイ素を含む半導体は、物性としてバンドギャップが広い。そのため、このような半導体でＦＥＴ等のスイッチング素子を構成すると、ＰＮ接合面で電荷の移動が起こり難くく、耐電圧が高いという特性がある。このような特性のスイッチング素子を高圧側のスイッチとして用いれば、従来のように、スイッチング素子を直列に複数個配して、スイッチに加わる電圧を抑える必要がない。すなわち、１つのスイッチング素子のみの構成で、高圧の切り替えを行なうことが出来るので、部品点数が少なくて済み、回路の小型化に寄与する。
【発明を実施するための最良の形態】
【００１１】
本発明に係る除電装置の一実施形態について図１及び図２を参照して説明する。
交流電源１にはａ接点（通常は開状態にあって、制御信号が与えられたときに閉じる接点）のスイッチ２ａを介して直流高電圧（正極性）を出力する倍電圧整流回路（本発明の正極性高電圧発生手段に相当）３が接続されていると共に、同じくａ接点のスイッチ２ｂを介して直流高電圧（負極性）を出力する倍電圧整流回路（本発明の負極性高電圧発生手段に相当）４が接続されている。
【００１２】
両倍電圧整流回路３，４の入力側と交流電源１との間には、それぞれ、トランス３２，４２が設けられており、トランスの二次側の端子が両倍電圧整流回路３，４の入力端子３１，４１に、それぞれ接続されている。そのため、例えば、スイッチ２ａがオンして、電源電圧がトランス３２に印加されると、その電圧が巻き数比を乗した電圧に昇圧されて、入力端子３１ａ，３１ｂに２次電圧Ｖ１が印加される。
【００１３】
両倍電圧整流回路３，４はいわゆるコッククロフト・ウォルトン型の倍電圧整流回路である。
倍電圧整流回路３はコンデンサ３３、３４、整流用のダイオード３５ａ、３５ｂを備えて回路構成されており、トランス３２の２次電圧Ｖ１が入力端子３１ａ、３１ｂに印加されると、２次電圧Ｖ１の２倍の電圧が図示する極性でもって、出力側端子３６の一方側の端子３６ａに現れる。
具体的に説明すると、倍電圧整流回路３に入力端子３１ｂが正極性となるような交流電圧（二次電圧Ｖ１）が印加されると、整流ダイオード３５ｂが通電状態となるので、コンデンサ３３が２次電圧Ｖ１の電圧レベルまで充電される。
【００１４】
その後、二次電圧Ｖ１の極性が切り替わって、今度は、入力端子３１ａが正極性となる電圧が印加されると、このときには、トランス３２の２次側とコンデンサ３３とが直列状態となるとともに、ダイオード３５ａが通電状態となるため、コンデンサ３４が充電されてゆき、やがて２次電圧Ｖ１の２倍の電圧レベルになる。これにより、２次電圧Ｖ１の２倍の電圧が、図示する極性でもって、出力側端子３６の一方側の端子３６ａに現れる。尚、倍電圧整流回路３のもう一方の出力端子３６ｂはアースに接続されている。
【００１５】
一方、倍電圧整流回路４についても、基本構成は倍電圧整流回路３と同様であり、コンデンサ４３、４４、整流用のダイオード４５ａ、４５ｂを備えて回路構成されており、トランス４２の２次電圧Ｖ１の２倍の電圧が図示する極性でもって、出力側端子４６の一方側の端子４６ｂに現れる。尚、倍電圧整流回路４のもう一方の出力端子４６ａはアースに接続されている。
【００１６】
また、両倍電圧整流回路３の出力端子３６ａに連なる出力ラインＬ１、両倍電圧整流回路４の出力端子３６ａに連なる出力ラインＬ２は、共に共通のラインにまとめられた後に放電電極７に接続されている。また、出力端子３６ａに連なる出力ラインＬ１には、半導体スイッチ（本発明のスイッチング手段に相当）Ｓａが設けられている。
半導体スイッチＳａはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor、詳細は後述する）であり、ドレイン端子Ｄが放電電極７に連なり、ソース端子Ｓが倍電圧整流回路３の出力端子３６ａに連なっている。そして、ゲート端子Ｇに対して、後述するスイッチ制御回路８からの制御信号が入力されるようになっている。
【００１７】
一方、出力端子４６ｂに連なる出力ラインＬ２にも、同じくＭＯＳＦＥＴからなる半導体スイッチ（本発明のスイッチング手段に相当）Ｓｂが設けられている。また、これら両出力ラインＬ１、Ｌ２間であって、放電電極７側から見てスイッチＳａ、Ｓｂより出力端子３６ａ、４６ａ寄りの位置には、コンデンサ放電用の抵抗（本発明のインピーダンス素子に相当）Ｒが接続されている。
【００１８】
スイッチ制御回路８は、ハイレベル「Ｈ」・ロウレベル「Ｌ」を交互に繰り返すパルス状の制御信号を出力して、各スイッチ２ａ，２ｂ，Ｓａ，Ｓｂを開閉制御するものである。例えば、スイッチ制御回路８の出力信号レベルが「Ｈ」のときには、スイッチ２ａ，ＳａはＮＯＴ回路９が介されていることにより「Ｌ」の信号が入力されてオフされる一方、スイッチ２ｂ、Ｓｂには「Ｈ」の信号が入力されてオンする。一方、これとは反対に、「Ｌ」の信号のときには、上記スイッチ２ａ，２ｂ，Ｓａ，Ｓｂのオン・オフが入れ替わるようになっている。
尚、スイッチ制御回路８並びに、スイッチ２ａ、２ｂが、本発明の制御手段に相当する。
【００１９】
次に、除電装置の回路動作について説明する。
まず、スイッチ制御回路８から出力される制御信号が「Ｌ」レベルのときには、スイッチ２ａ，Ｓａがオンする。すると、倍電圧整流回路３の第１及び第２のコンデンサ３３，３４が充電される。これにより、出力端子３６ａには、第２のコンデンサ３４の充電電圧、すなわち正極性の高電圧（例えば、２Ｖ１）が現れる。また、このときには、出力ラインＬ１が通電状態（スイッチＳａが閉）にあるので、放電電極７には正極性の高電圧が印加される。
【００２０】
その後、スイッチ制御回路８から出力される制御信号が「Ｌ」レベルから「Ｈ」レベルに切り替わると、このときには、スイッチ２ａ，Ｓａがオフされ、これとは、反対にスイッチ２ｂ，Ｓｂがオンする。この切り換え直後は、倍電圧整流回路３の第２のコンデンサ３４は電荷がたまった状態にあるが、電荷は抵抗Ｒ及びダイオード４５ａ、４５ｂ、出力端子４６ａを介して放電される。その後、倍電圧整流回路４の第１及び第２のコンデンサ４３，４４が次第に充電されてゆく。これにより、出力端子４６ｂには、第２のコンデンサ４４の充電電圧、すなわち負極性の高電圧（例えば、−２Ｖ１）が現れる。そして、このときには、出力ラインＬ２が通電状態（スイッチＳｂが閉）にあるので、放電電極７には負極性の高電圧が印加される。
【００２１】
また、この状態から再び、スイッチ制御回路８から出力される制御信号が「Ｈ」レベルから「Ｌ」レベルに切り替わると、このときには、スイッチ２ｂ，Ｓｂがオフされ、これとは反対にスイッチ２ａ，Ｓａがオンする。切り換えの直後は、倍電圧整流回路４の第２のコンデンサ４４は電荷がたまった状態にあるが、電荷は抵抗Ｒ及びダイオード３５ａ、３５ｂ、出力端子３６ｂを介して放電される。その後、倍電圧整流回路３の第１及び第２のコンデンサ３３，３４が再び充電されてゆく。これにより、出力端子３６ａには、第２のコンデンサ３４の充電電圧、すなわち正極性の高電圧が現れる。
【００２２】
以上のように、放電電極７に正負の高電圧が交互に印加され、その印加電圧が放電開始電圧に到達したことをもって、イオンが生成される。
【００２３】
さて、半導体スイッチＳａ、Ｓｂであるが、これは、トランス３２、３３の二次側の回路に設けられており、開閉時には、数ＫＶの非常に高い電圧が加わる。半導体スイッチＳａであれば、ドレイン端子Ｄが放電電極７に連なり、ソース端子Ｓが倍電圧整流回路３の出力端子３６ａに連なっている。そのため、例えば、スイッチＳａがオン状態（閉じた状態）にあって、放電電極７に正極性の高電圧が印加されている状態から、半導体スイッチＳａを開くと、ドレイン、ソースの両端子間に高電圧が発生する。
【００２４】
そこで、本実施形態では、半導体スイッチＳａ、ＳｂをいずれもパワーＭＯＳＦＥＴ（以下、単にＦＥＴとする）より形成しているが、ＦＥＴを構成する半導体に、炭化ケイ素半導体（ＳｉＣ）を使用している。以下、ＦＥＴの構成について説明する。
【００２５】
図２は、ＦＥＴの構造（ｎチャンネル）を模式的に表したものであり、ｐ基板８０の上部側に二つのｎ層８１、８５が形成されている。そして、同図に示す左側のｎ層８１には金属端子８３が設けられており、そこからソース端子Ｓが引き出されている。一方、右側のｎ層８５にも金属端子８７が設けられており、そこからドレイン端子Ｄが引き出されている。また、ゲート端子Ｇはｐ基板８０から引き出されるとともに、ゲート端子Ｇが連なる金属端子９３とｐ基板８０との間には、絶縁酸化膜９１が形成されている。
【００２６】
かかる、ＦＥＴはドレイン側のｎ層−ｐ基板８０、並びにｐ基板８０−ソース側のｎ層の２つの接合が、同図に示すように一方は順方向のダイオード、一方は逆方向のダイオードとなることで、ソース−ドレイン間に電圧を印加したときに、ドレインからソースに流れ込もうとする電流の流入を阻止するようにしている。より具体的に言えば、逆方向となるダイオード側のＰＮ接合面に生ずる電位障壁により電流の流れ込みを阻止している。以上のように、ＦＥＴのドレイン−ソース間の耐圧（Ｖｄｓｓ）は、電位障壁の高さに比例しており、仮に、耐圧を超える電圧が両端子間（ドレイン端子Ｄとソース端子Ｓとの間）に印加されると、降伏現象が起こって、スイッチとしての機能を果たさなくなってしまう。
【００２７】
本実施形態では、先のｐ基板８０を、炭素とケイ素の化合物からなる炭化ケイ素半導体（ＳｉＣ）より構成している。ｐ基板８０はシリコン（Ｓｉ）製のものが一般的であるが、炭化ケイ素半導体（ＳｉＣ）は、物性としてのバンドギャップが広く、シリコン製のＦＥＴに比べて、ＰＮ接合部の電位障壁が高い。そのため、ＰＮ接合面で電荷の移動が起こり難くく、ドレイン−ソース間の耐圧（Ｖｄｓｓ）が高いという特性がある。具体的には、耐圧は約１０ｋＶであり、開閉時にドレイン−ソース間に加わることが予想される最大電圧（７ｋＶ）より十分高くなっている。
【００２８】
このように本実施形態では、開閉時にドレイン−ソース間に加わることが予想される最大電圧より、十分に高い耐圧のスイッチング素子を高圧側のスイッチＳａ、Ｓｂとして用いているので、従来のように、耐圧を考慮してスイッチング素子を直列に複数個配す必要がない。すなわち、１つのスイッチング素子のみの構成で、高圧の切り替えを行なうことが出来るので、従来構成に比べて部品点数が少なくて済み、回路の小型化に寄与する。
【００２９】
また、本実施形態のものは、出力ラインＬ１、Ｌ２をそれぞれ放電電極７に接続するとともに、各出力ラインＬ１、Ｌ２にそれぞれ半導体スイッチＳａ、Ｓｂを個別に設ける構成とすることで、図５における抵抗５ａ、５ｂを、一の抵抗Ｒで担っており、回路構成がシンプルにまとめられている。
【００３０】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００３１】
（１）本実施形態では、高圧側のスイッチＳａ、ＳｂをパワーＭＯＳＦＥＴより構成したが、半導体成分として、炭化ケイ素を含み耐圧が高いものであれば適用であり、これには、例えば、パワートランジスタがある。
【００３２】
（２）本実施形態では、除電装置の回路構成について、コンデンサ放電用の抵抗Ｒを出力ラインＬ１と出力ラインＬ２との間に接続したが、図３に示すような回路構成、すなわち出力ラインＬ１とアース間に専用の抵抗Ｒ１を設け、出力ラインＬ２とアース間に専用の抵抗Ｒ２を設ける構成であっても、実施形態１と同様の回路動作（コンデンサの放電）を行なうことが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係る除電装置の回路図
【図２】パワーＭＯＳＦＥＴの構造を模式的に表した図
【図３】他の実施例を示す図
【図４】従来例を示す図
【図５】従来例を示す図
【図６】スイッチを直列に配した状態を示す図
【符号の説明】
【００３４】
１…交流電源
３，４…倍電圧整流回路（正極性高電圧発生手段、負極性高電圧発生手段）
７…放電電極
８…スイッチ制御回路（制御手段）
Ｒ…抵抗（インピーダンス素子）
Ｓａ，Ｓｂ…半導体スイッチ（スイッチング手段）
【図１】
2007066770.tif 000003
【図２】
2007066770.tif 000004
【図３】
2007066770.tif 000005
【図４】
2007066770.tif 000006
【図５】
2007066770.tif 000007
【図６】
2007066770.tif 000008