(57)【要約】【課題】アモルファス酸化物膜をスパッタリング成膜する際に高い再現性と歩留まりを得るためのスパッタリングターゲットを提供する。【解決手段】酸化物スパッタリングターゲットは、少なくともＩｎ、Ｚｎ、Ｇａを含むアモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットである。このターゲットは、その組成にＩｎ、Ｚｎ、Ｇａを含み、相対密度が７５％以上、且つ抵抗値ρが５０Ωｃｍ以下である。このターゲットは、ホモロガス相の結晶構造を示す多結晶酸化物焼結体である。このターゲットを用いて、電子キャリア濃度が１０１８／ｃｍ３未満のアモルファス酸化物膜を室温以上４５０℃以下の成膜温度でスパッタリング法により形成する。【選択図】  図１
2007073312.tif 000002
【特許請求の範囲】
【請求項１】
少なくともＩｎ、Ｚｎ、Ｇａを含む焼結体ターゲットであって、その組成にＩｎ、Ｚｎ、Ｇａを含み、相対密度が７５％以上、且つ抵抗値ρが５０Ωｃｍ以下であることを特徴とするスパッタリングターゲット。
【請求項２】
前記ターゲットがホモロガス相の結晶構造を示す多結晶酸化物焼結体であることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項３】
前記ターゲットが多結晶酸化物焼結体であり、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：ｘ：ｍ（０．１≦ｘ≦１０、ｍ＜６）であることを特徴とする請求項１または２に記載のスパッタリングターゲット。
【請求項４】
請求項１から３のいずれか１項に記載のスパッタリングターゲットを用いて、電子キャリア濃度が１０１８／ｃｍ３未満のアモルファス酸化物膜を室温以上４５０℃以下の成膜温度でスパッタリング法により形成することを特徴とする薄膜の形成方法。
【請求項５】
前記アモルファス酸化物膜を薄膜トランジスタのチャネル層として形成することを特徴とする請求項４記載の薄膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタリングターゲット、特にアモルファス酸化物膜の形成に適したスパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法に関する。
【背景技術】
【０００２】
近年、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜を透明電極のみならず、チャネル層に用いたＴＦＴの開発が活発に行われている。上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。その形成手段として、大面積にわたり均一な薄膜を形成可能なスパッタリング法が有望である。
【０００３】
例えば、特許文献１には、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴが開示されている。また、特許文献２には、非晶質酸化物膜でであるＺｎｘＭｙＩｎｚＯ（ｘ＋３ｙ／２＋３ｚ／２）を透明電極に用いることが記載されている（Ｍは、Ａｌ及びＧａのうち少なくとも一つの元素であり、比率ｘ／ｙが０．２〜１２の範囲であり、比率ｚ／ｙが０．４〜１．４の範囲にある）。
【０００４】
これらの透明伝導性酸化物膜の形成手段として、大面積にわたり均一な薄膜を形成可能なスパッタリング法が有望である。
【特許文献１】特開２００４−１０３９５７号公報
【特許文献２】特開２０００−０４４２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＺｎＯを主成分とした伝導性透明酸化物では、酸素欠陥が入りやすく、キャリア電子が多数発生し、電気伝導度を小さくすることが難しい。更にスパッタリング法による成膜の際に、異常放電が発生し、成膜の安定性が損なわれ、得られる膜の均一性及び再現性が低下する。このために、例えばＴＦＴ（薄膜トランジスタ）の活性層（チャネル層）として使用する際にゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、ＴＦＴのノーマリーオフ動作を実現できない。また、トランジスタのオン・オフ比を大きくすることも難しい。
【０００６】
また、特許文献２に記載されている相対密度４０％更には７０％以上の混晶焼結体もしくはホモロガスの焼結体をスパッタリング法に用いた場合、スパッタリング成膜における不安定要素が顕在化する場合がある。そして作製したＴＦＴの再現性及び歩留まりが低いものとなる場合がある。そのためＴＦＴのチャンネル層に適した電子キャリア濃度が１０１８／ｃｍ３未満の膜を安定して得ることが難しかった。
【０００７】
解析の結果、その不安定要素の原因は、ＩＴＯなどの透明導電膜の成膜では許容できる程度の微小なアーキングと呼ばれる異常放電や異常放電に伴い発生するノジュールと呼ばれる針状突起の発生、黒化等ターゲット表面の酸化状態の変化に起因するものであった。
【０００８】
本発明者らの知見によれば、これらの変化はアモルファス酸化物薄膜の電子キャリア濃度にも変化を与える。そして電子キャリア濃度の変化はＴＦＴの電気特性に直接影響を与えるため、ＴＦＴの均一性及び歩留まりに悪影響を及ぼす。そのためＴＦＴのチャンネル層に適した電子キャリア濃度が１０１８／ｃｍ３未満の膜を安定して得ることが困難である。
【０００９】
そこで、本発明の目的は、これらの課題を解決し、アモルファス酸化物膜をスパッタリング成膜する際に高い再現性と歩留まりを得るためのスパッタリングターゲットを提供することにある。
【課題を解決するための手段】
【００１０】
本発明者らは、ＩｎＧａＯ３（ＺｎＯ）ｍの膜及びこれに関する膜の成長条件に関する研究開発を精力的に進めた結果、スパッタリングターゲットの組成、抵抗値、及び密度を所定の範囲内に調整することにより前記課題を解決できるという知見を得た。
【００１１】
具体的には、スパッタリング成膜時の諸条件に加え、酸化物焼結体スパッタリングターゲットとして相対密度が７５％以上、且つ抵抗値ρが５０Ωｃｍ以下に調整するものである。このような特定のターゲットを使用することにより、電子キャリア濃度の制御性を改善し電子キャリア濃度が１０１８／ｃｍ３未満のアモルファス酸化物薄膜を安定して作製することが可能となる。
【００１２】
ここで本発明における上記ターゲットの抵抗値とは、「バルク抵抗値」とも呼ばれる。そしてバルク形状（抵抗値を測定する際に抵抗値に影響を与えない程度に十分大きい大きさを有する）の試料において、例えば４端子法により抵抗値を求めることができる。
【００１３】
本発明は、上記のＩｎＧａＯ３（ＺｎＯ）ｍ膜の形成に適したスパッタリングターゲット及び該ターゲットを用いた薄膜の形成方法を提供するものである。
【００１４】
以下、具体的に本発明について説明する。
【００１５】
本発明によるアモルファス酸化物膜の形成に適したスパッタリングターゲットは、少なくともＩｎ、Ｚｎ、Ｇａを含むアモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットに関する。そして、（１）その組成にＩｎ、Ｚｎ、Ｇａを含み、相対密度が７５％以上、且つ抵抗値ρが５０Ωｃｍ以下であることを特徴とする。
【００１６】
また本発明は、（２）少なくともＩｎ、Ｚｎ、Ｇａを含むアモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットが、ホモロガス相の結晶構造を示す多結晶酸化物焼結体であることが好ましい。
【００１７】
また本発明は、（３）アモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットが多結晶酸化物焼結体であり、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：ｘ（０．１≦ｘ≦１０）：ｍ（ｍ＜６）であることが好ましい。
【００１８】
本発明によるスパッタリングターゲットを用いた薄膜の形成方法は、アモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットに関する。そして、上記（１）〜（３）のいずれかに記載されるスパッタリングターゲットを用いて電子キャリア濃度が、１０１８／ｃｍ３未満のアモルファス酸化物膜を室温以上４５０℃以下の成膜温度でスパッタリング成膜することを特徴とする。
【００１９】
本発明は、相対密度が７５％以上、且つ抵抗値ρが５０Ωｃｍ以下のスパッタリングターゲットを構成している。このような高密度、且つ低抵抗なターゲットを用いると、アモルファス酸化物膜のスパッタリング成膜の際に、不安定要素の原因となる微小なアーキングと呼ばれる異常放電が大幅に抑制される。そして異常放電に伴い発生するノジュールと呼ばれる針状突起の発生、及び黒化等ターゲット表面の酸化状態の変化も大幅に抑制される。
【００２０】
これらの変化は、スパッタリング成膜で得られるアモルファス酸化物薄膜の電子キャリア濃度にも変化を与える。このため、アモルファス酸化物薄膜をＴＦＴのチャネル層として用いた場合、ＴＦＴの電気特性に直接影響を与え、ＴＦＴの均一性及び歩留まり改善に非常に有効である。このために、アモルファス酸化物薄膜をＴＦＴの活性層として使用する際に、ＴＦＴのノーマリーオフ動作を確実に実現できる。また、トランジスタのオン・オフ比を１０６以上にすることも可能となる。
【００２１】
本発明によれば、例えばＴＦＴのチャネル層に好適に用いられるアモルファス酸化物薄膜の電子キャリア濃度制御性を改善できる。さらに電子キャリア濃度が１０１８／ｃｍ３未満のアモルファス酸化物薄膜を高い再現性と歩留まりで実現できるスパッタリングターゲットの提供が可能となる。
【発明の効果】
【００２２】
以上説明したように、本発明によれば、アモルファス酸化物膜をスパッタリング成膜する際に高い再現性と歩留まりを得るためのスパッタリングターゲットを提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係るアモルファス酸化物膜の形成に適したスパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法を実施するための最良の形態について、図面を参照して具体的に説明する。
【００２４】
本発明によるアモルファス酸化物膜形成に適したスパッタリングターゲット（以下、酸化物スパッタリングターゲット）は、少なくともＩｎ、Ｚｎ、Ｇａを含むアモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットである。このターゲットにおいて、その組成にＩｎ、Ｚｎ、Ｇａを含み、相対密度が７５％以上、且つ抵抗値ρが５０Ωｃｍ以下であることを特徴とする。好ましくは、その相対密度が９０％以上、且つ抵抗値ρが０．５Ωｃｍ以下であることが望ましい。また、さらに好ましくは、その相対密度が９５％以上、且つ抵抗値ρが０．１Ωｃｍ以下であることが望ましい。
【００２５】
本発明において、上記相対密度は大きいほど良いため、上限値は存在しない（理想的には１００％）。また同様に、抵抗値も小さいほど良いため、下限値は存在しない（理想的には０Ωｃｍ）。
【００２６】
本発明において、「相対密度」とは、例えば所望のＩｎＧａＯ３（ＺｎＯ）ｍターゲットがホモロガス相の単結晶構造を採ったときの密度を１００％として規格化する。そして、「実際に作製したＩｎＧａＯ３（ＺｎＯ）ｍスパッタリングターゲットの密度を所望のＩｎＧａＯ３（ＺｎＯ）ｍターゲットがホモロガス相の単結晶構造を採ったときの計算から求めた理想的な密度で割り、規格化したもの」と定義する。
【００２７】
前述のように、スパッタリングの際にアーキングと呼ばれる異常放電が発生、また、ターゲット表面にノジュールと呼ばれる針状突起が発生しやすい。その抑制には、ターゲットの密度を可能な限り高く、また抵抗値を斑なく均一に低抵抗化することが求められる。焼結体ターゲットでは、抵抗値ρはその構成組成によって変化するが、スパッタリングの際の安定性には、抵抗値ρの絶対値が最も効果的な制御因子であった。
【００２８】
ターゲットの高密度・低抵抗化のためには、ホットプレス法を用いる場合がある。しかし、大面積成膜を可能とするためのターゲットの大型化に伴い、コストの面から一般にコールドプレス法と呼ばれる製造工程を取ることが望ましい。コールドプレス法とは、酸化物膜の原材料である酸化物粉末の混合体を常温でプレス成形し、酸素含有雰囲気中にて１２５０℃〜１６５０℃で焼結し、さらに機械加工を施したものである。その際の焼結温度は、１４００℃以上が好ましい。
【００２９】
本発明におけるＩｎ、Ｚｎ、Ｇａを含むアモルファス酸化物膜をスパッタリング成膜する際に用いられる焼結体ターゲットは、ホモロガス相の結晶構造を示すものであることが好ましい。本発明における「ホモロガス相の結晶構造」とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造から成る結晶である。結晶周期ないし各薄膜層の厚さが、ナノメーター程度の場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質あるいは各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性が得られる。そして、ホモロガス相の結晶構造は、例えばターゲットを粉砕したパウダーにおけるＸ線回折パターンが、組成比から想定されるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認できる。具体的には、ＪＣＰＤＳ（Joint Committee of Powder Diffraction Standards）カードから得られるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認することができる。
【００３０】
本発明によるスパッタリングターゲットは、Ｉｎ、Ｚｎ、Ｇａを含む多結晶酸化物焼結体である。そして原子数比がＩｎ：Ｇａ：Ｚｎ＝１：ｘ：ｍ（０．１≦ｘ≦１０、ｍ＜６）の範囲に調整することが好ましい。
【００３１】
本発明のスパッタリングターゲットの作製は、例えば出発原料としてＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯ（各４Ｎ試薬）を所定の比率で湿式混合し、仮焼、乾式粉砕、本焼結（１４００℃）することで作製できる。結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物薄膜は、ｍの値が６未満の場合は、８００℃以上の高温まで、アモルファス状態が安定に保たれる。しかし、ｍの値が大きくなるにつれ、すなわち、ＩｎＧａＯ３に対するＺｎＯの比が増大して、ＺｎＯ組成に近づくにつれ、結晶化しやすくなる。
【００３２】
従って、アモルファス酸化物ＴＦＴのチャネル層としては、ｍの値が６未満であることが好ましい。また、アモルファス酸化物薄膜のキャリアである電子は、ＩＴＯなどの透明導電性酸化膜と同様に酸素欠陥に由来すると考えられるので、スパッタ成膜条件である酸素ガス分圧や印加電力密度の調整により制御できる。
【００３３】
さらに、Ｉｎに対するＧａの比率によっても、電子キャリア濃度の制御が可能である。Ｇａ組成比１０以上では、スパッタ成膜条件である酸素ガス分圧を０にしても電子キャリア濃度が低く、電界効果移動度が小さいものになる。つまり、ＴＦＴ作製条件として制御因子を１つ失うことになり、再現性の低いものになった。また、Ｇａ組成比０．１未満の場合は、Ｚｎ組成比であるｍの値によらず結晶化しやすくなる。
【００３４】
アモルファス酸化物薄膜の電子キャリア濃度の制御は、アモルファス酸化物薄膜の材料、組成比、スパッタリング成膜条件により制御する。しかし、その再現性及び大面積にわたる均一性は、ターゲット特性によるところが大きい。本発明のターゲットを用いたスパッタリング成膜は、電子キャリア濃度の制御性に優れ、電子キャリア濃度が１０１８／ｃｍ３未満のアモルファス酸化物薄膜を安定して作製することができる。
【００３５】
通常のＩＴＯなどの透明導電性酸化膜では、電子キャリア濃度が１０２１／ｃｍ３である。それに対し、ＴＦＴのチャネル層に適用するアモルファス酸化物薄膜では、電子キャリア濃度が１０１８／ｃｍ３未満、さらに好ましくは１０１４／ｃｍ３以上１０１６／ｃｍ３以下の範囲にすることが好ましい。
【００３６】
本発明者らは、このアモルファス酸化物薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてＴＦＴを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。そして、アモルファス酸化物膜を薄膜トランジスタのチャネル層として用いることにより、電子移動度が１ｃｍ２／（Ｖ・秒）以上、好ましくは５ｃｍ２／（Ｖ・秒）以上に設定することができる。
【００３７】
さらに上記条件に加えて電子キャリア濃度が１０１８／ｃｍ３未満に設定することができる。そして好ましくは、１０１４／ｃｍ３以上１０１６／ｃｍ３以下のときは、オフ時（ゲート電圧無印加時）のドレイン・ソース端子間の電流を、１０マイクロアンペア未満、好ましくは０．１マイクロアンペア未満にすることができる。
【００３８】
また該薄膜を用いれば、電子移動度が１ｃｍ２／（Ｖ・秒）以上、好ましくは５ｃｍ２／（Ｖ・秒）以上の時は、ピンチオフ後の飽和電流を１０マイクロアンペア以上にでき、オン・オフ比を１０３以上とすることができる。
【００３９】
ＴＦＴでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。
【００４０】
本発明において、アモルファス酸化物膜とは、実質的にアモルファス構造を有すれば良く、膜全体がアモルファス構造を有するものだけでなく、その膜中に微結晶又は多結晶を含んでも良いものとする。
【００４１】
本発明者らの知見によれば、特許文献２に記載されている相対密度４０％更には７０％以上の混晶焼結体又はホモロガスの焼結体をスパッタリング法に用いた場合、得られるアモルファス酸化物薄膜の電子キャリア濃度が次第にずれる場合がある。
【００４２】
結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物薄膜を特定の酸素分圧を有する雰囲気中で成膜することにより、電気伝導度を制御できる。具体的には、酸素分圧が１×１０−３Ｐａ以上、望ましくは１×１０−２Ｐａ以上の雰囲気中で成膜することにより、電気伝導度を１０Ｓ／ｃｍ未満に低下させることができる。この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。ガラス基板を用いる際には、基板温度を４５０℃以下の低温に制御することが望ましい。また、プラスチックフィルムなどの耐熱性の低い材料を基板として使用するためには、基板温度は２００℃以下に制御することが好ましい。さらに好ましくは１００℃未満に保つことが好ましい。酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができる。
【００４３】
そして、本発明の上記アモルファス酸化物膜を用い、ノーマリーオフで、かつオン・オフ比を１０６以上のトランジスタを構成することができる。また、そのＴＦＴ特性の均一性及び再現性が向上し、高い歩留まりを実現できる。
【００４４】
上記アモルファス酸化物膜を用いた薄膜トランジスタにおいて、Ａｌ２Ｏ３，Ｙ２Ｏ３、ＨｆＯ２、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Ａｌ２Ｏ３膜を用いれば、リーク電流を低減できる。また、Ｙ２Ｏ３膜を用いれば、ヒステリシスを小さくできる。さらに、高誘電率のＨｆＯ２膜を用いれば、電子移動度を大きくすることができる。また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなＴＦＴを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、ＴＦＴ構造として、スタガ構造及び逆スタガ構造のいずれも形成することができる。
【００４５】
薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、ゲート端子、ソース端子、及び、ドレイン端子を備えた３端子素子である。セラミックス、ガラス、もしくはプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子またはホールが移動するチャネル層として用いる。そのチャンネル層に流れる電流をゲート端子に印加する電圧により制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクティブ素子である。
【実施例】
【００４６】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
【００４７】
（実施例１：酸化物スパッタリングターゲットの作製）
まず、出発原料としてＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯ（各４Ｎ試薬）を１：１：１の比率で湿式混合し、仮焼、乾式粉砕、本焼結を行うことにより、ＩｎＧａＯ３（ＺｎＯ）４組成を有する酸化物スパッタリングターゲットを作製した。（本工程は一般にコールドプレスと呼ばれている。）本実施例で作製した酸化物スパッタリングターゲットは、本発明品Ａ、本発明品Ｂ、比較品Ｃの３種類である。この本発明品Ａ、本発明品Ｂ、比較品Ｃについて、相対密度（％）と抵抗値ρ（Ωｃｍ）を測定した。その関係を図１に示す（横軸：ターゲット相対密度（％）、縦軸：ターゲット抵抗値（Ωｃｍ））。
【００４８】
これによると、本発明品Ａは、相対密度が９６．９％、抵抗値ρが１．３×１０−２Ωｃｍ、本発明品Ｂは、相対密度が７５．０％、抵抗値ρが５．０×１０Ωｃｍであった。これに対して比較品Ｃは、相対密度が６６．０％、抵抗値ρが２．９×１０６Ωｃｍであった（後述の表１参照）。
【００４９】
（実施例２：スパッタ法によるＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化膜の成膜）
酸素とアルゴンの混合ガスを雰囲気とした高周波スパッタ法により、ガラス基板（コーニング社製１７３７）上にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。その際、前述のＩｎＧａＯ３（ＺｎＯ）４組成を有する本発明品Ａ、本発明品Ｂ、比較品Ｃの３種類の多結晶焼結体をターゲットとして用いた。基板温度は２５℃である。
【００５０】
得られた膜に関し、膜面に対して入射角０．５度でＸ線を入射させ、Ｘ線回折を行った。その結果、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜は、いずれもアモルファス膜であることが確認された。
【００５１】
次に、本発明品Ｂを対象として、成膜時の雰囲気の酸素分圧（Ｐａ）を変化させ、得られたアモルファス酸化物膜の電気伝導度（Ｓ／ｃｍ）を測定した。その結果を図２に示す（横軸：酸素分圧（Ｐａ）、縦軸：電気伝導度（Ｓ／ｃｍ））。
【００５２】
これによると、酸素分圧が１．８×１０−２Ｐａ以上の酸素とアルゴンの混合ガス雰囲気中で成膜することにより、電気伝導度を１０−５Ｓ／ｃｍ程度にすることができた（図２のグラフの右側から２つ目の測定値参照）。電子移動度は、約５ｃｍ２／Ｖ・秒で、電子キャリア濃度は１０１８／ｃｍ３未満であった。この場合、基板の温度は、意図的に加温しない状態でほぼ室温に維持されている。得られたアモルファス酸化物膜の表面は平坦であった。
【００５３】
さらに、酸素分圧を１×１０−１Ｐａまで増加させると、電気伝導度を１０−１０Ｓ／ｃｍ未満にまで低下させることができた（この測定値は、図２に示すグラフの範囲外に位置し、図示されていない）。この場合、電子移動度は測定できなかったが、電子キャリア濃度が大きな膜での値から外挿して、電子移動度は、約１ｃｍ２／Ｖ・秒と推定された。
【００５４】
なお、ガラス基板の代わりに厚さ２００μｍのポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いた場合にも、得られたＩｎＧａＯ３（ＺｎＯ）４アモルファス酸化物膜は、上記と同様の特性を示した。
【００５５】
（実施例３：Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を用いたＴＦＴパネルの作製（ガラス基板））
１）ＴＦＴパネルの作製
本実施例のアモルファス酸化物をチャネル層としたＴＦＴ素子として、図３に示すトップゲート型ＴＦＴ素子を作製した。
【００５６】
まず、１２ｃｍ×１２ｃｍの大きさのガラス基板１上に、酸素分圧１．８×１０−２Ｐａの条件で、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜をＲＦスパッタ法により、チャネル層２として、１２０ｎｍの厚さに形成した。その際、前述のＩｎＧａＯ３（ＺｎＯ）４組成を有する本発明品Ａ、本発明品Ｂ、比較品Ｃの３種類の多結晶焼結体をターゲットとして用いた。
【００５７】
さらにその上に、金膜を３０ｎｍ積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子５及びソース端子６を形成した。最後にゲート絶縁膜３として用いるＹ２Ｏ３膜を電子ビーム蒸着法により成膜（厚み：９０ｎｍ、比誘電率：約１５、リーク電流密度：０．５ＭＶ／ｃｍ印加時に１０−３Ａ／ｃｍ２）した。
【００５８】
その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子４を形成した。チャネル長は、１０μｍで、チャネル幅は、１５０μｍであった。基板内には１０×１０＝１００個のＴＦＴを等間隔で配列して形成した。
【００５９】
２）ＴＦＴパネルの特性評価
図４に、室温下で測定したＴＦＴ素子の電流−電圧特性を示す（横軸：ドレイン電圧ＶＤＳ（Ｖ）、縦軸：ドレイン電流ＩＤＳ（Ａ））。
【００６０】
これによると、ドレイン電圧ＶＤＳの増加に伴い、ドレイン電流ＩＤＳが増加したことからチャネルがｎ型伝導であることが分かる。ＩＤＳは、ＶＤＳ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、ＶＤＳ＝６Ｖ印加時におけるゲート電圧ＶＧＳの閾値は、約１．４Ｖであった。また、ＶＧ＝６Ｖ時には、ＩＤＳ＝２．３×１０−４Ａの電流が流れた。これは、ゲートバイアスにより絶縁体のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。トランジスタのオン・オフ比は、１０８程度であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約１１．５ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。
【００６１】
また、ＴＦＴパネル内１００個の素子の特性をすべて評価した。ゲートの短絡の見られた２個を除き、電界効果移動度は、８〜１１．５ｃｍ２／（Ｖ・秒）の範囲に、ＶＧＳの閾値は０．５〜２．０Ｖの範囲に収まった。特に隣接するＴＦＴ素子の間では特性の差が殆ど見られなかった。
【００６２】
こうして得られたＴＦＴパネルの特性の変化について、本発明品Ａ、本発明品Ｂ、比較品Ｃのターゲット３種類のそれぞれを用いて、連続５バッチ分、ＴＦＴを作製し、得られたＴＦＴを対象としてＴＦＴ特性の均一性および再現性を評価した。
【００６３】
ここで、ＴＦＴ特性の均一性の評価については、同一パネル内のＶｇ＝６Ｖにおけるオン電流の最大値と最小値の比（最大値／最小値）を測定した。その結果、ＴＦＴ特性の均一性の良い方から順に、１．０５以内：◎、１．１０以内：○、１．２０以内：△、１．２０より大：×として、４段階で評価した。
【００６４】
また、ＴＦＴ特性の再現性の評価については、連続５バッチ分における第１バッチと第５バッチの平均電界効果移動度の比（第１バッチ／第５バッチ）を測定した。その結果、ＴＦＴ特性の再現性の良い方から順に、１．１０以内：◎、１．２０以内：○、１．５０以内：△、１．５０より大：×として、４段階で評価した。
【００６５】
表１に、本発明品Ａ、本発明品Ｂ、比較品Ｃについて、その相対密度、抵抗値ρ、そのターゲットを用いて作製したＴＦＴの均一性、そのターゲットを用いて作製したＴＦＴの再現性を示す。
【００６６】
【表１】
2007073312.tif 000003
【００６７】
これによると、相対密度が９５％以上で抵抗値ρが０．１Ωｃｍ以下の本発明品Ａを用いて作製したＴＦＴは、ＴＦＴ特性の均一性および再現性の評価結果がいずれも◎であった。また、相対密度が７５％で抵抗値ρが５０Ωｃｍの本発明品Ｂを用いて作製したＴＦＴは、ＴＦＴ特性の均一性および再現性の評価結果がいずれも○であった。これに対し、相対密度が７５％未満で抵抗値ρが５０Ωｃｍを超えている比較品Ｃを用いて作製したＴＦＴは、ＴＦＴ特性の均一性および再現性の評価結果が△および×であった。このことから、ＴＦＴ特性の均一性および再現性に関しては、相対密度が７５％以上で抵抗値ρが５０Ωｃｍ以下の酸化物スパッタリングターゲットを用いて作製することが有効であることが確認された。
【００６８】
図５に、本発明品Ａおよび本発明品Ｂのターゲットを粉砕したパウダーから得られるＸ線回折パターンと、ＪＣＰＤＳカードから得られるホモロガス相の結晶構造Ｘ線回折パターンとを示す。（横軸：２θ（degrees：度）、縦軸：強度（arbitrary units：任意単位））図５から明らかなように、本発明品Ａ、本発明品Ｂは、いずれもホモロガス相の結晶構造Ｘ線回折パターンを示していることが確認された。
【００６９】
なお、上記の実施例では、アモルファス酸化物薄膜をＴＦＴのチャネル層を使用する場合に主眼をおいて説明したが、本発明はこのようにアモルファス酸化物薄膜をＴＦＴのチャネル層に使用する場合に限定されるものではない。ＴＦＴのチャネル層以外の応用としては、例えば、光センサー素子等を挙げることができる。
【産業上の利用可能性】
【００７０】
本発明に係るスパッタリングターゲットは、ＴＦＴのチャネル層に好適に用いられるアモルファス酸化物薄膜の成膜に利用できる。さらに、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として利用できる。また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成したフレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどにも幅広く応用できる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例１で作製したスパッタリングターゲット（本発明品Ａ、本発明品Ｂ、比較品Ｃ）の相対密度と抵抗値ρの関係を示すグラフである。
【図２】実施例１で作製した本発明のスパッタリングターゲット（本発明品Ｂ）を用いて、スパッタ法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。
【図３】本発明の実施例３で作製したトップゲート型ＭＩＳＦＥＴ素子構造を示す模式図である。
【図４】本発明の実施例３で作製したトップゲート型ＭＩＳＦＥＴ素子の電流−電圧特性を示すグラフである。
【図５】実施例１で作製した本発明のスパッタリングターゲット（本発明品Ａおよび本発明品Ｂ）を粉砕したパウダーから得られるＸ線回折パターンと、ＪＣＰＤＳカードから得られるホモロガス相の結晶構造Ｘ線回折パターンとを示すグラフである。
【符号の説明】
【００７２】
１  基板
２  チャネル層
３  ゲート絶縁膜
４  ゲート電極（ゲート端子）
５  ドレイン電極（ドレイン端子）
６  ソース電極（ソース端子）
【図１】
2007073312.tif 000004
【図２】
2007073312.tif 000005
【図３】
2007073312.tif 000006
【図４】
2007073312.tif 000007
【図５】
2007073312.tif 000008