(57)【要約】【課題】電力変換装置の効率を上げる為の、大電力用コンバータ部と小電力用コンバータ部との間の切り替え動作に安定性を持たせること。【解決手段】大電力用コンバータ部（１２）と小電力用コンバータ部（１４）とを負荷（ＲＯＵＴ）の軽重に応じて切り替えて使用する降圧型ＤＣ／ＤＣコンバータ（１０）は、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、大電力用コンバータ部から小電力用コンバータ部へ切り替えるための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、小電力用コンバータ部から大電力用コンバータ部へ切り替えるための出力電圧検出回路（２０）とを備える。【選択図】      図３
2007124850.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を並列に接続してなるスイッチング部を持つＤＣ−ＤＣコンバータにおいて、入力電流と出力電圧とに基づいて前記複数のスイッチング素子のいずれかを選択することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷の軽重に応じて切り替えて使用する降圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路と、
を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【請求項３】
前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型である、請求項２に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項４】
前記大電力用コンバータ部が同期整流型で、前記小電力用コンバータ部がダイオード整流型である、請求項２に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項５】
前記大電力用コンバータ部と前記小電力用コンバータ部との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段を更に備える、請求項３に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項６】
大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部の駆動を負荷の軽重に応じて制御する降圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための入力電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路と、
を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【請求項７】
前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型であり、かつ、前記小電力用コンバータ部が常に動作している、請求項６に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項８】
前記大電力用コンバータ部が同期整流型で、前記小電力用コンバータ部がシリーズレギュレータから構成されている、請求項６に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項９】
大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷の軽重に応じて切り替えて使用する昇圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路と、
を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータ。
【請求項１０】
前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型である、請求項９に記載の昇圧型ＤＣ／ＤＣコンバータ。
【請求項１１】
前記大電力用コンバータ部が同期整流型で、前記小電力用コンバータ部がダイオード整流型である、請求項９に記載の昇圧型ＤＣ／ＤＣコンバータ。
【請求項１２】
前記大電力用コンバータ部と前記小電力用コンバータ部との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段を更に備える、請求項１０に記載の昇圧型ＤＣ／ＤＣコンバータ。
【請求項１３】
大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部の駆動を負荷の軽重に応じて制御する昇圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路と、
を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータ。
【請求項１４】
前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型であり、かつ、前記小電力用コンバータ部が常に動作している、請求項１３に記載の昇圧型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関し、特に、降圧型ＤＣ／ＤＣコンバータおよび昇圧型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
この技術分野において周知のように、ＤＣ／ＤＣコンバータとは、ある電圧レベルの直流電圧（直流入力電圧）を他の電圧レベルの直流電圧（直流出力電圧）に変換する電力変換装置のことをいう。ＤＣ／ＤＣコンバータはスイッチングレギュレータとも呼ばれる。ここで、直流入力電圧の電圧レベルよりも直流出力電圧の電圧レベルが低いＤＣ／ＤＣコンバータは降圧型ＤＣ／ＤＣコンバータと呼ばれ、直流入力電圧の電圧レベルよりも直流出力電圧の電圧レベルが高いＤＣ／ＤＣコンバータは昇圧型ＤＣ／ＤＣコンバータと呼ばれる。本発明は降圧型ＤＣ／ＤＣコンバータおよび昇圧型ＤＣ／ＤＣコンバータに係る。
【０００３】
降圧型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチとして用い、これをスイッチングさせ、直流入力電圧をいったん交流電圧に変えて、トランス又はインダクタ等のインダクタンス素子によって電圧を降圧した後、整流して直流出力電圧に変換する。
【０００４】
昇圧型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチとして用い、これをスイッチングさせ、直流入力電圧をいったん交流電圧に変えて、トランス又はインダクタ等のインダクタンス素子によって電圧を昇圧した後、整流して直流出力電圧に変換する。
【０００５】
このようなＤＣ／ＤＣコンバータにおいて、大出力電流対応のＤＣ／ＤＣコンバータでは、大出力電流で効率を向上させるためには、スイッチング用トランジスタとしてサイズが大きなもの（すなわち、低オン抵抗のもの）が必要となる。サイズの大きなスイッチング用トランジスタは、その寄生容量のために、消費電流も大きくなる。このような大出力電流対応のＤＣ／ＤＣコンバータは、大出力電流では効率が良いが、スイッチング用トランジスタでの消費電流が大きいために、小出力電流では効率が落ちるという問題がある。
【０００６】
そこで、大出力電流対応の大電力用コンバータ部と、小出力電流対応の小電力用コンバータ部との２種類のコンバータ部を備え、負荷の軽重（出力電流（負荷電流）の大きさ）に応じて、大電力用コンバータ部と小電力用コンバータ部とを切り替えて使用するようにした、ＤＣ／ＤＣコンバータが種々提案されている。
【０００７】
例えば、無負荷或いは軽負荷から重負荷まで大きく変動する負荷に対応して電圧変換を行う電源回路として、大電力用スイッチング素子と小電力用スイッチング素子とを並列接続し、スイッチング素子に流れる電流値を検出して大電力用スイッチング素子と小電力用スイッチング素子とを切り替えることにより、高効率化を図った電源回路が提案されている（例えば、特許文献１参照）。すなわち、特許文献１では、入力電流に基づいて大電力用スイッチング素子と小電力用スイッチング素子とを切り替えている。
【０００８】
又、基準電圧に追従した出力電圧を得る出力可変型の電源装置であって、基準電圧に応じて必要な幅のパルスを発生するパルス制御回路と、パルス発生回路の発生するパルスに従ってスイッチング動作し、入力電圧をチョッピングしてパルス電圧を生成する並列接続された複数のスイッチ素子を含むスイッチ素子群と、出力すべき電圧、電流又は電力に応じて、出力すべき出力電圧が、各スイッチ素子の電源効率に基づいて定められた切り替え電圧より大きい場合は、オン抵抗を低下させることを優先させ、出力すべき電圧が前記切り替え電圧より小さい場合は、寄生容量を低下させることを優先させて、スイッチ素子群から電源効率を最大にするスイッチ素子を選択して動作させるスイッチ素子選択回路と、スイッチ素子選択回路が選択したスイッチ素子によって生成されたパルス電圧を平滑し、所望の出力電圧を生成する平滑回路と、を備えることを特徴とする電源装置が知られている（例えば、特許文献２参照）。すなわち、特許文献２では、出力側の状態（出力すべき電圧、電流又は電力）に基づいてスイッチ素子を選択している。また、特許文献２に開示された電源装置は、直流電圧から異なる出力電圧を生成するものである。
【０００９】
更に、チョッパ式スイッチングレギュレータの第１のトランジスタと並列に第２のトランジスタを接続し、入出力の電圧差が少ない場合にはシリーズレギュレータとして動作させ、入出力の電圧差が高い場合にはスイッチングレギュレータとして動作させることにより、広い入力電圧範囲において高効率の安定化出力を供給することが可能な安定化電源回路が知られている（例えば、特許文献３参照）。
【００１０】
【特許文献１】特開２００１−２１１６４１号公報
【特許文献２】特許第３４３８３３０号公報
【特許文献３】特開昭６０−５１４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した特許文献１では、入力電流のみに基づいて大電力用スイッチング素子と小電力用スイッチング素子とを切り替えているので、切り替えが遅れてしまうという問題がある。
【００１２】
一方、特許文献２では、出力側の状態のみに基づいてスイッチ素子を選択しているので、過渡応答が良いという利点があるものの、切り替え動作がクリティカルになってしまうという問題がある。ここで、クリティカルとは、切り替え動作が頻繁に行われることをいう。また、特許文献２に開示された電源装置は、直流電圧から異なる出力電圧を生成するものであって、一定の出力電圧の下で出力電流の大きさ（負荷の軽重）に応じて、大電力用コンバータ部と小電力用コンバータ部とを切り替えて使用するものではない。
【００１３】
尚、特許文献３は、入出力の電圧差に基づいて、シリーズレギュレータおよびスイッチングレギュレータの一方を選択して動作させる技術的思想を開示しているだけであって、負荷の軽重に応じて、大電力用コンバータ部と小電力用コンバータ部とを切り替えて使用するものではない。
【００１４】
したがって、本発明の目的は、大電力用コンバータ部と小電力用コンバータ部との間の切り替え動作に安定性を持たせることができる、ＤＣ／ＤＣコンバータを提供することにある。
【００１５】
本発明の他の目的は、説明が進むにつれて明らかになるだろう。
【課題を解決するための手段】
【００１６】
本発明によれば、複数のスイッチング素子（ＱＬ１，ＱＬ２；ＱＳ１，ＱＳ２）を並列に接続してなるスイッチング部を持つＤＣ−ＤＣコンバータ（１０；１０Ａ；１０Ｂ；１０Ｄ；３０；３０Ａ；３０Ｂ；３０Ｃ）において、入力電流（ＩＩＮ）と出力電圧（ＩＯＵＴ）とに基づいて前記複数のスイッチング素子のいずれかを選択することを特徴とするＤＣ／ＤＣコンバータが得られる。
【００１７】
本発明の第１の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４；１４Ａ）とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷（ＲＯＵＴ）の軽重に応じて切り替えて使用する降圧型ＤＣ／ＤＣコンバータ（１０；１０Ａ；１０Ｄ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路（２０）と、を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータが得られる。
【００１８】
上記本発明の第１の態様による降圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４）のいずれもが同期整流型であって良い。その代わりに、前記大電力用コンバータ部（１２）が同期整流型で、前記小電力用コンバータ部（１４Ａ）がダイオード整流型であっても良い。また、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４）との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段（２６，２７）を更に備えることが好ましい。
【００１９】
本発明の第２の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４Ｂ；１４Ｃ）とを備え、前記大電力用コンバータ部の駆動を負荷（ＲＯＵＴ）の軽重に応じて制御する降圧型ＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路（２０）と、を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータが得られる。
【００２０】
上記本発明の第２の態様による降圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４Ｂ）のいずれもが同期整流型であり、かつ、前記小電力用コンバータ部（１４Ｂ）が常に動作しているものであって良い。その代わりに、前記大電力用コンバータ部（１２）が同期整流型で、前記小電力用コンバータ部がシリーズレギュレータ（１４Ｃ）から構成されていても良い。
【００２１】
本発明の第３の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４；１４Ａ）とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷（ＲＯＵＴ）の軽重に応じて切り替えて使用する昇圧型ＤＣ／ＤＣコンバータ（３０；３０Ａ；３０Ｃ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路（２０）と、を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータが得られる。
【００２２】
上記本発明の第３の態様による昇圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４）のいずれもが同期整流型であって良い。その代わりに、前記大電力用コンバータ部（１２）が同期整流型で、前記小電力用コンバータ部（１４Ａ）がダイオード整流型であって良い。また、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（２０）との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段（２６，２７）を更に備えることが好ましい。
【００２３】
本発明の第４の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４Ｂ）とを備え、前記大電力用コンバータ部の駆動を負荷（ＲＯＵＴ）の軽重に応じて制御する昇圧型ＤＣ／ＤＣコンバータ（３０Ｂ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路（２０）と、を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータが得られる。
【００２４】
上記本発明の第４の態様による昇圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４Ｂ）のいずれもが同期整流型であり、かつ、前記小電力コンバータ部（１４Ｂ）が常に動作しているものであって良い。
【００２５】
尚、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、これらに限定されないのは勿論である。
【発明の効果】
【００２６】
本発明では、入力電流と出力電圧とに基づいて複数のスイッチング素子のいずれかを選択するようにしているので、切り替え動作がクリティカルになるのを防止することが出来る。また、過渡応答を良く出来、且入力電流での検出も行なっているので、電力が小さくなったことをも確実に検出して大電力用コンバータ部と小電力用コンバータ部とを切り替えることができる。その結果、大電力用コンバータ部と小電力用コンバータ部との間の切り替え動作に安定性を持たせることができる。
【発明を実施するための最良の形態】
【００２７】
図１を参照して、本発明の第１の態様に係るＤＣ／ＤＣコンバータ１０について説明する。図示のＤＣ／ＤＣコンバータ１０は、降圧型ＤＣ／ＤＣコンバータであって、同期整流型である。ここでは、端子と電圧とを同じ参照符号で表わしている。降圧型ＤＣ／ＤＣコンバータ１０は、電源入力端子ＶＩＮと、スイッチ端子ＳＷと、電源出力端子ＶＯＵＴと、接地端子とを持つ。接地端子は接地電位に保持されている。電源入力端子ＶＩＮには入力電源１５の陽極（カソード）が接続されている。これにより、接地端子と電源入力端子ＶＩＮとの間には、入力電源１５から直流入力電圧ＶＩＮが印加される。
【００２８】
スイッチ端子ＳＷと電源出力端子ＶＯＵＴとの間には、インダクタＬが接続されている。すなわち、インダクタＬの一端はスイッチ端子ＳＷに接続され、インダクタＬの他端は電源出力端子ＶＯＵＴに接続されている。
【００２９】
電源出力端子ＶＯＵＴと接地端子との間には、出力コンデンサＣoが接続されると共に、負荷ＲＯＵＴが接続されている。電源出力端子ＶＯＵＴと接地端子との間には、直流入力電圧ＶＩＮよりも低い直流出力電圧ＶＯＵＴが生成される。すなわち、出力コンデンサＣoは、電源出力端子ＶＯＵＴと接地端子との間に直流入力電圧ＶＩＮよりも低い直流出力電圧ＶＯＵＴを生成する出力回路として働く。尚、以下では、直流入力電圧ＶＩＮおよび直流出力電圧ＶＯＵＴを、それぞれ単に、入力電圧および出力電圧と呼ぶ場合もある。
【００３０】
降圧型ＤＣ／ＤＣコンバータ１０は、電源入力端子ＶＩＮとスイッチ端子ＳＷとの間に接続された、大電力用コンバータ部１２と小電力用コンバータ部１４とを備える。降圧型ＤＣ／ＤＣコンバータ１０は、大電力用コンバータ部１２と小電力用コンバータ部１４とを負荷ＲＯＵＴの軽重に応じて後述するように切り替えて使用する。
【００３１】
大電力用コンバータ部１２は、スイッチング素子として第１及び第２の大電力用トランジスタ（後述する）を備え、小電力用コンバータ部１４は、スイッチング素子として第１及び第２の小電力用トランジスタ（後述する）を備えている。後述するように、第１及び第２の大電力用トランジスタと第１及び第２の小電力用トランジスタとは並列にされる。とにかく、降圧型ＤＣ／ＤＣコンバータ１０は、複数のスイッチング素子を並列に接続してなるスイッチング部を持つ。降圧型ＤＣ／ＤＣコンバータ１０は、入力電流ＩＩＮと出力電圧ＶＯＵＴとに基づいて、後述するように、複数のスイッチング素子のいずれかを選択する。この結果、後で詳述するように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替え動作に安定性を持たせることができる。
【００３２】
図１では図示はしないが、後述するように、降圧型ＤＣ／ＤＣコンバータ１０は、入力電流検出回路と出力電圧検出回路とを備える。入力電流検出回路は、入力電流ＩＩＮが所定の電流値より小さくなったことを検出して、使用するコンバータ部を大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替えるための回路である。出力電圧検出回路は、出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出して、使用するコンバータ部を小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替えるための回路である。
【００３３】
このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行うのは次の理由による。
【００３４】
すなわち、小電力用コンバータ部１４と大電力用コンバータ部１２の切り替えポイントが同じであると、動作がクリティカルになるからである。詳述すると、過渡応答を良くするためには、小電力用コンバータ部１２から大電力用コンバータ部１４に切り替えるには、出力電圧検出による方法が良い。それは、入力電流ＩＩＮの変化は出力電流ＩＯＵＴの変化よりも遅れるので、遅延時間があるからである。従って、大電力用コンバータ部１２から小電力用コンバータ部１４に切り替える際に、入力電流ＩＩＮが所定の電流値より小さくなったことを検出することにより切り替えれば、遅延時間の分、切り替えポイントの時間が遅れるので、小電力用コンバータ部１４と大電力用コンバータ部１２との間の切り替えがクリティカルになるのを抑えることができる。ここで、「クリティカル」とは、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えが行ったり来たりして短時間の間に繰り返されることをいう。
【００３５】
これらの方法により過渡応答を良く出来、且入力電流での検出も行なっているので、電力が小さくなったことをも確実に検出して大電力用コンバータ部１２と小電力用コンバータ部１４とを切り替えることができる。また、図２に示されるように、切り替えの安定性を持たせることができ、クリティカルポイントを改善することができる。尚、図２において、横軸は出力電流ＩＯＵＴを示し、縦軸は使用するコンバータ部を示す。
【００３６】
また、出力電圧ＶＯＵＴだけを検出して切り替えを行う方法の場合、電力値としての検出がなされていない事になる。そこで、入力電流ＩＩＮを検出して出力電圧ＶＯＵＴと組み合わせて使用することにより、この点を改善できる。特に、大電力用コンバータ部１２から小電力用コンバータ部１４に切り替える時に、電力が問題となるので、出力電圧ＶＯＵＴに基づいて切り換えるよりも、入力電流ＩＩＮに基づいて切り換えた方が良い。
【００３７】
図３を参照して、本発明の第１の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０について説明する。
【００３８】
図示の降圧型ＤＣ／ＤＣコンバータ１０は、制御回路１６と、入力電流検出回路１８と、出力電圧検出回路２０とを更に有する。入力電流検出回路１８は、電源入力端子ＶＩＮと大電力用コンバータ部１２および小電力用コンバータ部１４の入力端子との間に接続されている。
【００３９】
大電力用コンバータ部１２は、入力端子とスイッチ端子ＳＷとの間に接続された第１の大電力用トランジスタＱＬ１と、スイッチ端子ＳＷと接地端子との間に接続された第２の大電力用トランジスタＱＬ２と、これら大電力用トランジスタＱＬ１、ＱＬ２を駆動するための大電力用駆動回路２２とを有する。
【００４０】
第１の大電力用トランジスタＱＬ１は、一対の主制御端子としてソースとドレインを持ち、制御端子としてゲートを持つＰチャネル電界効果トランジスタから構成されている。第２の大電力用トランジスタＱＬ２は、一対の主制御端子としてドレインとソースを持ち、制御端子としてゲートを持つＮチャネル電界効果トランジスタから構成されている。Ｐチャネル電界効果トランジスタＱＬ１において、そのソースは入力端子に接続され、そのドレインはスイッチ端子ＳＷに接続されている。Ｎチャネル電界効果トランジスタＱＬ２において、そのドレインはスイッチ端子ＳＷに接続され、そのソースは接地端子に接続されている。これらＰチャネル電界効果トランジスタＱＬ１とＮチャネル電界効果トランジスタＱＬ２とは、後で詳述する大電力用駆動回路２２によって駆動される。
【００４１】
同様に、小電力用コンバータ部１４は、入力端子とスイッチ端子ＳＷとの間に接続された第１の小電力用トランジスタＱＳ１と、スイッチ端子ＳＷと接地端子との間に接続された第２の小電力用トランジスタＱＳ２と、これら小電力用トランジスタＱＳ１、ＱＳ２を駆動するための小電力用駆動回路２４とを有する。
【００４２】
第１の小電力用トランジスタＱＳ１は、一対の主制御端子としてソースとドレインを持ち、制御端子としてゲートを持つＰチャネル電界効果トランジスタから構成されている。第２の小電力用トランジスタＱＳ２は、一対の主制御端子としてドレインとソースを持ち、制御端子としてゲートを持つＮチャネル電界効果トランジスタから構成されている。Ｐチャネル電界効果トランジスタＱＳ１において、そのソースは入力端子に接続され、そのドレインはスイッチ端子ＳＷに接続されている。Ｎチャネル電界効果トランジスタＱＳ２において、そのドレインはスイッチ端子ＳＷに接続され、そのソースは接地端子に接続されている。これらＰチャネル電界効果トランジスタＱＳ１とＮチャネル電界効果トランジスタＱＳ２とは、後で詳述する小電力用駆動回路２４によって駆動される。
【００４３】
図示の入力電流検出回路１８は、抵抗器１８１と、基準電圧発生器１８２と、ヒステリシスコンパレータ１８３とから構成されている。抵抗器１８１は、電源入力端子ＶＩＮと大電力用コンバータ部１２および小電力用コンバータ部１４の入力端子との間に接続されている。基準電圧発生器１８２は、図示しないが、ツェナーダイオードと電流源とから構成され、基準電圧を発生する。ヒステリシスコンパレータ１８３は、この基準電圧発生器１８２から発生される基準電圧と、入力電流ＩＩＮが流れることによる抵抗器１８１での電圧降下とを比較して、入力電流ＩＩＮが所定の電流値より小さくなった時に、論理Ｌレベルの入力電流検出信号を出力する。この論理Ｌレベルの入力電流検出信号は、使用するコンバータ部を大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替えるための第１の切り替え信号として用いられる。
【００４４】
尚、入力電流ＩＩＮが上記所定の電流値にヒステリシス分を加えた電流値より大きくなったとき、ヒステリシスコンパレータ１８３は論理Ｈレベルの入力電流検出信号を出力する。
【００４５】
上記説明ではヒステリシスコンパレータ１８３として、ヒステリシス特性があるコンパレータとして説明を行なったが、ヒステリシス特性がない通常のコンパレータを用いても上記動作は行なえることは、当業者であれば容易に理解できることである。
【００４６】
次に制御回路１６について説明する。図示の制御回路１６は、直列接続された抵抗器１６１、１６２から成る分圧器と、基準電圧を発生する基準電圧発生器１６３と、誤差増幅器１６４と、発振器１６５と、パルス幅変調（ＰＷＭ）比較器１６６とから構成されている。
【００４７】
電源出力端子ＶＯＵＴは、分圧器として動作する抵抗器１６１、１６２を介して接地されている。抵抗器１６１、１６２の接続点から、出力電圧ＶＯＵＴを分圧した電圧が出力される。この分圧した電圧は、誤差増幅器１６４の非反転入力端子＋に供給される。誤差増幅器１６４の反転入力端子−には、基準電圧発生器１６３から基準電圧が供給される。誤差増幅器１６４は、分圧した電圧と基準電圧とを比較・増幅して、誤差増幅信号を出力する。
【００４８】
誤差増幅信号はＰＷＭ比較器１６６の一方の入力端子に供給される。ＰＷＭ比較器１６６の他方の入力端子には、発振器１６５から三角波（ノコギリ波）が供給される。ＰＷＭ比較器１６６は、三角波と誤差増幅信号とを比較して、ＰＷＭ信号を出力する。このＰＷＭ信号は、後述する大電力用駆動回路２２および小電力用駆動回路２４に供給される。
【００４９】
図示の出力電圧検出回路２０は、基準電圧発生器２０１とヒステリシスコンパレータ２０２とから構成されている。基準電圧発生器２０１は基準電圧を発生する。ヒステリシスコンパレータ２０２は、この基準電圧発生器２０１から発生された基準電圧と誤差増幅器１６４から出力された誤差増幅信号とを比較して、出力電圧ＶＯＵＴが所定の電圧より低くなった時に、論理Ｈレベルの出力電圧検出信号を出力する。この論理Ｈレベルの電圧検出信号は、使用するコンバータ部を小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替えるための第２の切り替え信号として用いられる。
【００５０】
詳述すると、負荷ＲＯＵＴが重くなり、出力電流ＩＯＵＴの電流値が大きくなると、出力電圧ＶＯＵＴとして所定の電圧を維持することが困難となる。その結果として、出力電圧ＶＯＵＴが所定の電圧より低くなる。このように出力電圧ＶＯＵＴが所定の電圧より低くなると、抵抗器１６１、１６２から成る分圧器から出力される分圧された電圧も低くなる。分圧された電圧が低いので、誤差増幅器１６４から出力される誤差増幅信号の電圧レベルも低くなる。したがって、ヒステリシスコンパレータ２０２において、基準電圧発生器２０１から発生された基準電圧と誤差増幅器１６４から出力された誤差増幅信号とを比較することにより、出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することができる。
【００５１】
尚、出力電圧ＶＯＵＴが上記所定の電圧にヒステリシス分を加えた電圧より高くなったとき、ヒステリシスコンパレータ２０２は論理Ｌレベルの出力電圧検出信号を出力する。
【００５２】
上記説明ではヒステリシスコンパレータ２０２として、ヒステリシス特性があるコンパレータとして説明を行なったが、ヒステリシス特性がない通常のコンパレータを用いても上記動作は行なえることは、当業者であれば容易に理解できることである。
【００５３】
入力電流検出回路１８から出力される入力電流検出信号と出力電圧検出回路２０から出力される出力電圧検出信号とは、大電力用駆動回路２２および小電力用駆動回路２４へ送出される。
【００５４】
入力電流検出回路１８から論理Ｌレベルの入力電流検出信号が供給されると、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を停止し、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を開始する。逆に、出力電圧検出回路２０から論理Ｈレベルの出力電圧検出信号が供給されると、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を停止し、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を開始する。
【００５５】
最初に、大電力用駆動回路２２について説明する。大電力用駆動回路２２は、ＳＲフリップ・フロップ２２１と、バッファ２２２と、インバータゲート２２３と、バッファゲート２２４と、ナンドゲート２２５と、アンドゲート２２６とから構成されている。
【００５６】
ＳＲフリップ・フロップ２２１のセット入力端子Ｓには、入力電流検出回路１８からの入力電流検出信号が供給され、そのリセット入力端子Ｒには、出力電圧検出回路２０からの出力電圧検出信号が供給される。入力電流検出信号が論理Ｌレベルのとき、ＳＲフリップ・フロップ２２１はその相補出力端子／Ｑから論理Ｌレベルの相補出力信号を出力する。出力電圧検出信号が論理Ｈレベルのとき、ＳＲフリップ・フロップ２２１はその相補出力端子／Ｑから論理Ｈレベルの相補出力信号を出力する。ＳＲフリップ・フロップ２２１の相補出力信号は、ナンドゲート２２５およびアンドゲート２２６の一方の入力端子に供給される。
【００５７】
一方、制御回路１６から出力されるＰＷＭ信号は、バッファ２２２およびインバータゲート２２３を介してナンドゲート２２５の他方の入力端子に供給されると共に、バッファ２２２およびバッファゲート２２４を介してアンドゲート２２６の他方の入力端子に供給されている。ナンドゲート２２５の出力端子は第１の大電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＬ１のゲートに接続され、アンドゲート２２６の出力端子は第２の大電力用トランジスタ（Ｎチャネル電界効果トランジスタ）ＱＬ２のゲートに接続されている。
【００５８】
負荷ＲＯＵＴが軽く、出力電流ＩＯＵＴの電流値が小さいとする。この場合、入力電流ＩＩＮが所定の電流値よりも小さくなるので、入力電流検出回路１８は論理Ｌレベルの入力電流検出信号を出力する。入力電流検出信号が論理Ｌレベルなので、ＳＲフリップ・フリップ２２１は、論理Ｌレベルの相補出力信号を出力する。その結果、ナンドゲート２２５は論理Ｈレベルのナンド結果信号を出力し、アンドゲート２２６は論理Ｌレベルのアンド結果信号を出力する。したがって、第１および第２の大電力用トランジスタＱＬ１、ＱＬ２は両方ともオフ状態に置かれる。したがって、出力電流ＩＯＵＴの電流値が小さいと、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を停止することが分かる。
【００５９】
逆に、負荷ＲＯＵＴが重く、出力電流ＩＯＵＴの電流値が大きいとする。この場合、出力電圧ＶＯＵＴが所定の電圧より低くなるので、出力電圧検出回路２０は論理Ｈレベルの出力電圧検出信号を出力する。出力電圧検出信号が論理Ｈレベルなので、ＳＲフリップ・フロップ２２１は論理Ｈレベルの相補出力信号を出力する。その結果、制御回路１６から出力されるＰＷＭ信号は、バッファ２２２、インバータゲート２２３、およびナンドゲート２２５を介して第１の大電力用トランジスタＱＬ１のゲートに供給されると共に、バッファ２２２、バッファゲート２２４、およびアンドゲート２２６を介して第２の大電力用トランジスタＱＬ２のゲートに供給される。したがって、出力電流ＩＯＵＴの電流値が大きいと、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を開始することが分かる。
【００６０】
次に、小電力用駆動回路２４について説明する。小電力用駆動回路２４は、ＳＲフリップ・フロップ２４１と、バッファ２４２と、インバータゲート２４３と、バッファゲート２４４と、ナンドゲート２４５と、アンドゲート２４６とから構成されている。
【００６１】
ＳＲフリップ・フロップ２４１のセット入力端子Ｓには、入力電流検出回路１８からの入力電流検出信号が供給され、そのリセット入力端子Ｒには、出力電圧検出回路２０からの出力電圧検出信号が供給される。入力電流検出信号が論理Ｌレベルのとき、ＳＲフリップ・フロップ２４１はその出力端子Ｑから論理Ｈレベルの出力信号を出力する。出力電圧検出信号が論理Ｈレベルのとき、ＳＲフリップ・フロップ２４１はその出力端子Ｑから論理Ｌレベルの出力信号を出力する。ＳＲフリップ・フロップ２４１の出力信号は、ナンドゲート２４５およびアンドゲート２４６の一方の入力端子に供給される。
【００６２】
一方、制御回路１６から出力されるＰＷＭ信号は、バッファ２４２およびインバータゲート２４３を介してナンドゲート２４５の他方の入力端子に供給されると共に、バッファ２４２およびバッファゲート２４４を介してアンドゲート２４６の他方の入力端子に供給されている。ナンドゲート２４５の出力端子は第１の小電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＳ１のゲートに接続され、アンドゲート２４６の出力端子は第２の小電力用トランジスタ（Ｎチャネル電界効果トランジスタ）ＱＳ２のゲートに接続されている。
【００６３】
負荷ＲＯＵＴが軽く、出力電流ＩＯＵＴの電流値が小さいとする。この場合、入力電流ＩＩＮが所定の電流値よりも小さくなるので、入力電流検出回路１８は論理Ｌレベルの入力電流検出信号を出力する。入力電流検出信号が論理Ｌレベルなので、ＳＲフリップ・フリップ２４１は、論理Ｈレベルの出力信号を出力する。その結果、制御回路１６から出力されるＰＷＭ信号は、バッファ２４２、インバータゲート２４３、およびナンドゲート２４５を介して第１の小電力用トランジスタＱＳ１のゲートに供給されると共に、バッファ２４２、バッファゲート２４４、およびアンドゲート２４６を介して第２の小電力用トランジスタＱＳ２のゲートに供給される。したがって、出力電流ＩＯＵＴの電流値が小さいと、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を開始することが分かる。
【００６４】
逆に、負荷ＲＯＵＴが重く、出力電流ＩＯＵＴの電流値が大きいとする。この場合、出力電圧ＶＯＵＴが所定の電圧より低くなるので、出力電圧検出回路２０は論理Ｈレベルの出力電圧検出信号を出力する。出力電圧検出信号が論理Ｈレベルなので、ＳＲフリップ・フロップ２４１は論理Ｌレベルの出力信号を出力する。その結果、ナンドゲート２４５は論理Ｈレベルのナンド結果信号を出力し、アンドゲート２４６は論理Ｌレベルのアンド結果信号を出力する。したがって、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２は両方ともオフ状態に置かれる。したがって、出力電流ＩＯＵＴの電流値が大きいと、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を停止することが分かる。
【００６５】
以上のことから、大電力用コンバータ部１２から小電力用コンバータ部１４への切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４から大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われることが分かる。このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、上述したように、小電力用コンバータ部１４と大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。
【００６６】
図３に示した降圧型ＤＣ／ＤＣコンバータ１０は、大電力用コンバータ部１２と小電力用コンバータ部１４とが両方とも同期整流型であるが、小電力用コンバータ部はダイオード整流型であっても良い。
【００６７】
図４を参照して、本発明の第２の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ａについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ａは、小電力用コンバータ部をダイオード整流型にした点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、小電力用コンバータ部に１４Ａの参照符号を付してある。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【００６８】
小電力用コンバータ部１４Ａは、第２の小電力用トランジスタＱＳ２の代わりにダイオードＤを備えると共に、小電力用駆動回路が後述するように変更されている点を除いて、図３に図示した小電力用コンバータ部１４と同様の構成を有する。したがって、小電力用駆動回路に２４Ａの参照符号を付してある。
【００６９】
ダイオードＤのカソードはスイッチ端子ＳＷに接続され、アノードは接地端子に接続されている。小電力用駆動回路２４Ａは、バッファゲート２４４とアンドゲート２４６が省略されている点を除いて、図３に示した小電力用駆動回路２４と同様の構成を有する。
【００７０】
このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ａにおいても、大電力用コンバータ部１２から小電力用コンバータ部１４Ａへの切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４Ａから大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２と小電力用コンバータ部１４Ａとの間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、小電力用コンバータ部１４Ａと大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ａがダイオード整流型であるので、図３に示したものに比較して、部品点数を少なくすることができる。
【００７１】
図５を参照して、本発明の第３の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ｂについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ｂは、小電力用コンバータ部を常に動作させるようにした点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、小電力用コンバータ部に１４Ｂの参照符号を付してある。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【００７２】
小電力用コンバータ部１４Ｂは、小電力用駆動回路が後述するように変更されている点を除いて、図３に図示した小電力用コンバータ部１４と同様の構成を有する。したがって、小電力用駆動回路に２４Ｂの参照符号を付してある。
【００７３】
常に動作している小電力用コンバータ部１４Ｂを使用しているのは、もともと小電力用コンバータ部は消費電力が小さいので、常に動作させても、効率に余り影響を与えないからである。
【００７４】
小電力用駆動回路２４Ｂは、バッファ２４２と、第１のバッファゲート２４３Ａと、第２のバッファゲート２４４Ａとから構成されている。制御回路１６から出力されるＰＷＭ信号は、バッファ２４２および第１のバッファゲート２４３Ａを介して第１の小電力用トランジスタＱＳ１のゲートに供給される共に、バッファ２４２および第２のバッファゲート２４４Ａを介して第２の小電力用トランジスタＱＳ２のゲートに供給される。従って、小電力用駆動回路２４Ｂは、ＰＷＭ信号に応答して、常に、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２を駆動する。
【００７５】
このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ｂにおいては、大電力用コンバータ部１２の駆動停止は、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、大電力用コンバータ部１２の駆動開始は、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２の駆動の停止／開始を、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、大電力用コンバータ部１２の駆動の停止／開始がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ｂが常に動作しているので、図３に示したものに比較して、部品点数を少なくすることができる。
【００７６】
図６を参照して、本発明の第４の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ｃについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ｃは、小電力用コンバータ部としてシリーズレギュレータ１４Ｃを用いた点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【００７７】
シリーズレギュレータ１４Ｃは、電源入力端子ＶＩＮと電源出力端子ＶＯＵＴとの間に接続されている。シリーズレギュレータ１４Ｃは、入力電圧ＶＩＮを調整して、その入力電圧ＶＩＮよりも低い出力電圧ＶＯＵＴを出力する。
【００７８】
このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ｃにおいては、大電力用コンバータ部１２の駆動停止は、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、大電力用コンバータ部１２の駆動開始は、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２の駆動の停止／開始を、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、大電力用コンバータ部１２の駆動の停止／開始がクリティカルになるのを抑えることができる。また、小電力用コンバータ部としてシリーズレギュレータ１４Ｃを使用しているので、図３に示したものに比較して、部品点数を少なくすることができる。
【００７９】
図７を参照して、本発明の第５の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ｄについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ｄは、第１および第２の遅延回路２６、２７を更に有している点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【００８０】
第１の遅延回路２６は、出力電圧検出回路２０と小電力用駆動回路２４との間に挿入されている。詳述すると、第１の遅延回路２６は、出力電圧検出回路２０の出力端子と小電力用駆動回路２４のＳＲフリップ・フロップ２４１のリセット入力端子Ｒとの間に接続されている。第１の遅延回路２６は第１の遅延時間Ｔ１を持つ。第１の遅延回路２６は、出力電圧検出回路２０から出力される出力電圧検出信号を第１の遅延時間Ｔ１だけ遅延させて、遅延した出力電圧検出信号をＳＲフリップ・フロップ２４１のリセット入力端子Ｒへ供給する。第１の遅延時間Ｔ１は、大電力用コンバータ部１２が立ち上がるのに必要な時間以上であって、例えば、数十μ秒から数百ｍ秒である。
【００８１】
第２の遅延回路２７は、入力電流検出回路１８と大電力用駆動回路２２との間に挿入されている。詳述すると、第２の遅延回路２７は、入力電流検出回路１８の出力端子と大電力用駆動回路２２のＳＲフリップ・フロップ２２１のセット入力端子Ｓとの間に接続されている。第２の遅延時間２７は第２の遅延時間Ｔ２を持つ。第２の遅延回路２７は、入力電流検出回路１８から出力される入力電流検出信号を第２の遅延時間Ｔ２だけ遅延させて、遅延した入力電流検出信号をＳＲフリップ・フロップ２２１のセット入力端子Ｓへ供給する。第２の遅延時間Ｔ２は、小電力用コンバータ部１４が立ち上がるのに必要な時間以上であって、例えば、数十μ秒から数百ｍ秒である。
【００８２】
このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ｄでは、大電力用コンバータ部１２と小電力用コンバータ部１４とを切り替える際に、それらが同時にオフしている期間がないように、オンすべき側のコンバータ部が立ち上がるまでオフする側のコンバータ部に遅延を持たせ、両方のコンバータ部がオンしている期間を設けている。換言すれば、第１の遅延回路２６と第２の遅延回路２７との組み合わせは、大電力用コンバータ部１２と小電力用コンバータ部１４との間で切り替える際に、大電力用コンバータ部１２と小電力用コンバータ部１４の両方がオンしている期間を設けるための遅延手段として動作する。
【００８３】
図８を参照して、図７に示した降圧型ＤＣ／ＤＣコンバータ１０Ｄの動作について説明する。図８において、（Ａ）は出力電流ＩＯＵＴを示し、（Ｂ）は大電力用コンバータ部１２のオン／オフ状態を示し、（Ｃ）は小電力用コンバータ部１４のオン／オフ状態を示す。
【００８４】
時刻ｔ１に達するまでは、出力電流ＩＯＵＴの電流値が小さく、大電力用コンバータ部１２がオフ状態で、小電力用コンバータ部１４がオン状態になっている。時刻ｔ１で、負荷ＲＯＵＴが重くなり、出力電流ＩＯＵＴの電流値が大きくなったとする。出力電流ＩＯＵＴの電流値が大きくなると、出力電圧ＶＯＵＴが所定の電圧より低くなるので、出力電圧検出回路２０は論理Ｈレベルの出力電圧検出信号を出力する。この論理Ｈレベルの出力電圧検出信号に応答して、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を開始する。これにより、図８（Ｂ）に示されるように、大電力用コンバータ部１２はオフ状態ＯＦＦからオン状態ＯＮへ向けて徐々に立ち上がる。
【００８５】
一方、論理Ｈレベルの出力電圧検出信号は、第１の遅延回路２６によって第１の遅延時間Ｔ１だけ遅延されて、時刻ｔ１から第１の遅延時間Ｔ１経過した時刻ｔ２で、第１の遅延回路２６から論理Ｈレベルの遅延した出力電圧検出信号が出力される。尚、時刻ｔ１から第１の遅延時間Ｔ１経過する前には、大電力用コンバータ部１２は完全に立ち上がり、オン状態ＯＮになっている。論理Ｈレベルの遅延した出力電圧検出信号に応答して、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を停止する。したがって、時刻ｔ２で、小電力用コンバータ部１４はオフ状態ＯＦＦになる。このように、小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替える際、大電力用コンバータ部１２が立ち上がるまで小電力用コンバータ部１４に遅延を持たせて、両方のコンバータ部１２、１４がオンしている期間を設けている。
【００８６】
時刻ｔ３で、負荷ＲＯＵＴが軽くなり、出力電流ＩＯＵＴの電流値が小さくなったとする。出力電流ＩＯＵＴの電流値が小さくなると、入力電流ＩＩＮが所定の電流値より小さくなるので、入力電流検出回路１８は論理Ｌレベルの入力電流検出信号を出力する。この論理Ｌレベルの入力電流検出信号に応答して、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を開始する。これにより、図８（Ｃ）に示されるように、小電力用コンバータ部１４はオフ状態ＯＦＦからオン状態ＯＮへ向けて徐々に立ち上がる。
【００８７】
一方、論理Ｌレベルの入力電流検出信号は、第２の遅延回路２７によって第２の遅延時間Ｔ２だけ遅延されて、時刻ｔ３から第２の遅延時間Ｔ２経過した時刻ｔ４で、第２の遅延回路２７から論理Ｌレベルの遅延した入力電流検出信号が出力される。尚、時刻ｔ３から第２の遅延時間Ｔ２経過する前には、小電力用コンバータ部１４は完全に立ち上がり、オン状態ＯＮになっている。論理Ｌレベルの遅延した入力電流検出信号に応答して、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を停止する。したがって、時刻ｔ４で、大電力用コンバータ部１２はオフ状態ＯＦＦになる。このように、大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替える際、小電力用コンバータ部１４が立ち上がるまで大電力用コンバータ部１２に遅延を持たせて、両方のコンバータ部１２、１４がオンしている期間を設けている。
【００８８】
大電力用コンバータ部１２において、大電力用駆動回路２２によって、第１および第２の大電力用トランジスタＱＬ１、ＱＬ２は、制御回路１６から出力されるＰＷＭ信号に同期して駆動される。同様に、小電力用コンバータ部１４においても、小電力用駆動回路２４によって、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２は、制御回路１６から出力されるＰＷＭ信号に同期して駆動される。すなわち、大電力用コンバータ部１２と小電力用コンバータ部１４とは、ＰＷＭ信号に同期して動作されている。その結果、大電力用コンバータ部１２と小電力用コンバータ部１４との間で切り替えが行われる際に、両方のコンバータ部１２、１４が同時にオンしている期間において、貫通電流が流れることはない。
【００８９】
図９を参照して、本発明の第２の態様に係るＤＣ／ＤＣコンバータ３０について説明する。図示のＤＣ／ＤＣコンバータ３０は、昇圧型ＤＣ／ＤＣコンバータであって、同期整流型である。ここでは、端子と電圧とを同じ参照符号で表わしている。昇圧型ＤＣ／ＤＣコンバータ３０は、電源入力端子ＶＩＮと、スイッチ端子ＳＷと、電源出力端子ＶＯＵＴと、接地端子とを持つ。接地端子は接地電位に保持されている。電源入力端子ＶＩＮには入力電源１５の陽極（カソード）が接続されている。これにより、接地端子と電源入力端子ＶＩＮとの間には、入力電源１５から直流入力電圧ＶＩＮが印加される。
【００９０】
電源入力端子ＶＩＮとスイッチ端子ＳＷとの間には、インダクタＬが接続されている。すなわち、インダクタＬの一端は電源入力端子ＶＩＮに接続され、インダクタＬの他端はスイッチ端子ＳＷに接続されている。
【００９１】
電源出力端子ＶＯＵＴと接地端子との間には、出力コンデンサＣoが接続されると共に、負荷ＲＯＵＴが接続されている。電源出力端子ＶＯＵＴと接地端子との間には、直流入力電圧ＶＩＮよりも高い直流出力電圧ＶＯＵＴが生成される。すなわち、出力コンデンサＣoは、電源出力端子ＶＯＵＴと接地端子との間に直流入力電圧ＶＩＮよりも高い直流出力電圧ＶＯＵＴを生成する出力回路として働く。
【００９２】
昇圧型ＤＣ／ＤＣコンバータ３０は、スイッチ端子ＳＷと電源出力端子ＶＯＵＴとの間に接続された、大電力用コンバータ部１２と小電力用コンバータ部１４とを備える。昇圧型ＤＣ／ＤＣコンバータ３０は、大電力用コンバータ部１２と小電力用コンバータ部１４とを負荷ＲＯＵＴの軽重応じて後述するように切り替えて使用する。
【００９３】
図１と図９との間の比較から明らかなように、降圧型ＤＣ／ＤＣコンバータ１０と昇圧型ＤＣ／ＤＣコンバータ３０との間の相違点は、接続関係にあって、どちらも実質的に同一の構成要素を含んでいる。
【００９４】
図示はしないが、後述するように、昇圧型ＤＣ／ＤＣコンバータ３０は、入力電流検出回路と出力電圧検出回路とを備える。入力電流検出回路は、入力電流ＩＩＮが所定の電流値より小さくなったことを検出すると、使用するコンバータ部を大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替えるための回路である。出力電圧検出回路は、出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出すると、使用するコンバータ部を小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替えるための回路である。
【００９５】
このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行うのは、前述したのと同様の理由による。
【００９６】
図１０を参照して、本発明の第６の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０について説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０は、接続関係が相違している点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、図３に示したものと同一の構成要素には同一の参照符号を付して、以下では、相違点についてのみ説明する。
【００９７】
入力電流検出回路１８は、電源入力端子ＶＩＮとインダクタＬの一端との間に接続されている。インダクタＬの他端はスイッチ端子ＳＷに接続されている。大電力用コンバータ部１２を構成する第１の大電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＬ１のソースは、電源出力端子ＶＯＵＴに接続されている。同様に、小電力用コンバータ部１４を構成する第１の小電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＳ１のソースも、電源出力端子ＶＯＵＴに接続されている。
【００９８】
このような構成の昇圧型ＤＣ／ＤＣコンバータ３０によれば、大電力用コンバータ部１２から小電力用コンバータ部１４への切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４から大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われることが分かる。このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、上述したように、小電力用コンバータ部１４と大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。
【００９９】
図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０は、大電力用コンバータ部１２と小電力用コンバータ部１４とが両方とも同期整流型であるが、小電力用コンバータ部はダイオード整流型であっても良い。
【０１００】
図１１を参照して、本発明の第７の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０Ａについて説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０Ａは、小電力用コンバータ部をダイオード整流型にした点を除いて、図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０と同様の構成を有する。従って、小電力用コンバータ部に１４Ａの参照符号を付してある。図１０に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【０１０１】
小電力用コンバータ部１４Ａは、第２の小電力用トランジスタＱＳ２の代わりにダイオードＤを備えると共に、小電力用駆動回路２４が図４に示されるような小電力用駆動回路２４Ａに変更されている点を除いて、図１０に図示した小電力用コンバータ部１４と同様の構成を有する。
【０１０２】
ダイオードＤのカソードはスイッチ端子ＳＷに接続され、アノードは接地端子に接続されている。小電力用駆動回路２４Ａは、バッファゲート２４４とアンドゲート２４６が省略されている点を除いて、図１０に示した小電力用駆動回路２４と同様の構成を有する。
【０１０３】
このような構成の昇圧型ＤＣ／ＤＣコンバータ３０Ａにおいても、大電力用コンバータ部１２から小電力用コンバータ部１４Ａへの切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４Ａから大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。このように、大電力用コンバータ部１２と小電力用コンバータ部１４Ａとの間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、小電力用コンバータ部１４Ａと大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ａがダイオード整流型であるので、図１０に示したものに比較して、部品点数を少なくすることができる。
【０１０４】
図１２を参照して、本発明の第８の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０Ｂについて説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０Ｂは、小電力用コンバータ部を常に動作させるようにした点を除いて、図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０と同様の構成を有する。従って、小電力用コンバータ部に１４Ｂの参照符号を付してある。図１０に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【０１０５】
小電力用コンバータ部１４Ｂは、小電力用駆動回路２４が図５に示されるような小電力用駆動回路２４Ｂに変更されている点を除いて、図１０に図示した小電力用コンバータ部１４と同様の構成を有する。
【０１０６】
常に動作している小電力用コンバータ部１４Ｂを使用しているのは、もともと小電力用コンバータ部は消費電力が小さいので、常に動作させても、効率に余り影響を与えないからである。
【０１０７】
とにかく、小電力用駆動回路２４Ｂは、制御回路１６から出力されるＰＷＭ信号に応答して、常に、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２を駆動する。
【０１０８】
このような構成の昇圧型ＤＣ／ＤＣコンバータ３０Ｂにおいては、大電力用コンバータ部１２の駆動停止は、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、大電力用コンバータ部１２の駆動開始は、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２の駆動の停止／開始を、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、大電力用コンバータ部１２の駆動の停止／開始がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ｂが常に動作しているので、図１０に示したものに比較して、部品点数を少なくすることができる。
【０１０９】
図１３を参照して、本発明の第９の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０Ｃについて説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０Ｃは、図７に図示したような、第１および第２の遅延回路２６、２７を更に有している点を除いて、図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０と同様の構成を有する。図１０に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。
【０１１０】
このような構成の昇圧型ＤＣ／ＤＣコンバータ３０Ｃでは、大電力用コンバータ部１２と小電力用コンバータ部１４とを切り替える際に、それらが同時にオフしている期間がないように、オンすべき側のコンバータ部が立ち上がるまでオフする側のコンバータ部に遅延を持たせ、両方のコンバータ部がオンしている期間を設けている。換言すれば、第１の遅延回路２６と第２の遅延回路との組み合わせは、大電力用コンバータ部１２と小電力用コンバータ部１４との間で切り替える際に、大電力用コンバータ部１２と小電力用コンバータ部１４の両方がオンしている期間を設けるための遅延手段として動作する。
【０１１１】
以上、本発明についてその好ましい実施の形態によって説明してきたが、本発明の精神を逸脱しない範囲内で、種々の変形が当業者によって可能であるのは明らかである。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１の態様に係るＤＣ／ＤＣコンバータを示すブロック図である。
【図２】図１に示したＤＣ／ＤＣコンバータの切り替え動作を説明するための図である。
【図３】本発明の第１の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図４】本発明の第２の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図５】本発明の第３の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図６】本発明の第４の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図７】本発明の第５の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図８】図７に示した降圧型ＤＣ／ＤＣコンバータの動作を説明するための波形図である。
【図９】本発明の第２の態様に係るＤＣ／ＤＣコンバータを示すブロック図である。
【図１０】本発明の第６の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図１１】本発明の第７の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図１２】本発明の第８の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図１３】本発明の第９の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【符号の説明】
【０１１３】
ＱＬ１    第１の大電力用トランジスタ（スイッチング素子）
ＱＬ２    第２の大電力用トランジスタ（スイッチング素子）
ＱＳ１    第１の小電力用トランジスタ（スイッチング素子）
ＱＳ２    第２の小電力用トランジスタ（スイッチング素子）
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ    降圧型ＤＣ／ＤＣコンバータ
１２    大電力用コンバータ部
１４、１４Ａ、１４Ｂ    小電力用コンバータ部
１４Ｃ    小電力用コンバータ部（シリーズレギュレータ）
１５    入力電源
１６    制御回路
１８    入力電流検出回路
２０    出力電圧検出回路
２２    大電力用駆動回路
２４、２４Ａ、２４Ｂ    小電力用駆動回路
２６    第１の遅延回路（ＤＬ）
２７    第２の遅延回路（ＤＬ）
３０、３０Ａ、３０Ｂ、３０Ｃ    昇圧型ＤＣ／ＤＣコンバータ
Ｌ    インダクタ
Ｃｏ    出力コンデンサ
ＲＯＵＴ    負荷
【図１】
2007124850.tif 000003
【図２】
2007124850.tif 000004
【図３】
2007124850.tif 000005
【図４】
2007124850.tif 000006
【図５】
2007124850.tif 000007
【図６】
2007124850.tif 000008
【図７】
2007124850.tif 000009
【図８】
2007124850.tif 000010
【図９】
2007124850.tif 000011
【図１０】
2007124850.tif 000012
【図１１】
2007124850.tif 000013
【図１２】
2007124850.tif 000014
【図１３】
2007124850.tif 000015