(57)【要約】  【課題】  曲げによる応力が加わった場合においても、トランジスタの特性の変動を抑制できるようにする。  【解決手段】  電界効果型トランジスタ上には、電界効果型トランジスタに引っ張り応力Ｆ１´を印加するゲートキャップ膜１５が形成され、ゲートキャップ膜１５に起因する応力は、半導体基板１１の折り曲げによってトランジスタに印加される応力よりも大きくする。  【選択図】      図１
2007073801.tif 000002
【特許請求の範囲】
【請求項１】
折り曲げできるように薄膜化された半導体基板にトランジスタが形成された半導体装置において、
前記半導体装置の構造に起因する応力が前記トランジスタに与えられ、前記半導体装置の構造に起因する応力は、前記半導体基板の折り曲げによって前記トランジスタに印加される応力よりも大きいことを特徴とする半導体装置。
【請求項２】
前記半導体装置の構造に起因する応力は、前記半導体基板の折り曲げによって前記トランジスタに印加される応力の１０倍以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記トランジスタは、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を挟み込むようにして前記半導体基板に形成されたソース／ドレイン層と、
前記ゲート電極を覆うようにして前記半導体基板上に形成され、前記ゲート電極下のチャネルに沿って引っ張り応力を印加するゲートキャップ膜とを備える特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記ゲートキャップ膜はシリコン窒化膜である特徴とする請求項３記載の半導体装置。
【請求項５】
前記トランジスタは、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を挟み込むようにして前記半導体基板に埋め込まれ、前記半導体基板と異なる半導体材料で構成されたソース／ドレイン層とを備える特徴とする請求項１または２記載の半導体装置。
【請求項６】
前記半導体基板はＳｉ、前記ソース／ドレイン層はＳｉＧｅで構成されていることを特徴とする請求項５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、折り曲げ可能な半導体チップにトランジスタを配置する方法に適用して好適なものである。
【背景技術】
【０００２】
ユビキタス社会では、電子タグや電子ペーパーに代表されるようにウェアラブル電子機器が注目されている。なかでも、表示機能付電子タグやフレキシブルディスプレイなどは、貼り付け面が凹または凸に湾曲しても表示が可能であり、様々の用途が期待されている。
このようなフレキシブル電子機器に半導体チップを搭載する場合、曲げ応力が加わっても半導体チップが破壊されないことが要求される。このような半導体チップは、シリコンウェハ上に集積回路を形成し、シリコンウェハを研磨することで薄膜化してから、シリコンウェハをチップ状にダイシングし、フレキシブル基板上に実装される。このような半導体チップは、半導体チップに印加される応力によってはトランジスタの移動度が劣化することがある。
【０００３】
また、例えば、特許文献１には、薄膜化された半導体チップを折り曲げることにより、トランジスタの移動度を向上させる方法が開示されている。
【特許文献１】特開２００３−２３４４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された方法では、トランジスタの移動度を向上させるためには、半導体チップを決められた方向に折り曲げる必要があり、半導体チップの用途が限定されるという問題があった。
そこで、本発明の目的は、曲げによる応力が加わった場合においても、トランジスタの特性の変動を抑制することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、折り曲げできるように薄膜化された半導体基板にトランジスタが形成された半導体装置において、前記半導体装置の構造に起因する応力が前記トランジスタに与えられ、前記半導体装置の構造に起因する応力は、前記半導体基板の折り曲げによって前記トランジスタに印加される応力よりも大きいことを特徴とする。
【０００６】
これにより、応力に起因する特性の変動をトランジスタに予め与えることができ、曲げによる応力が加わった場合においても、トランジスタの特性の変動を緩和することができる。このため、トランジスタの特性の変動を抑制しつつ、半導体チップを折り曲げることが可能となり、ウェラブルモジュールなどに用途を拡大することを可能として、トランジスタを様々の用途に利用することができる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、前記半導体装置の構造に起因する応力は、前記半導体基板の折り曲げによって前記トランジスタに印加される応力の１０倍以上であることを特徴とする。
これにより、曲げによる応力が加わった場合においても、トランジスタの特性の変動をほぼ完全に抑えることができ、トランジスタの用途を拡大することができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記トランジスタは、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極を挟み込むようにして前記半導体基板に形成されたソース／ドレイン層と、前記ゲート電極を覆うようにして前記半導体基板上に形成され、前記ゲート電極下のチャネルに沿って引っ張り応力を印加するゲートキャップ膜とを備える特徴とする。
【０００９】
これにより、半導体装置の構造に起因する応力をトランジスタに印加することが可能となるとともに、ゲートキャップ膜の膜厚および製造条件を調整することで、半導体装置の構造に起因する応力を、半導体基板の折り曲げによってトランジスタに印加される応力の１０倍以上とすることができ、曲げによる応力が加わった場合においても、トランジスタの特性の変動をほぼ完全に抑えることができる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記ゲートキャップ膜はシリコン窒化膜である特徴とする。
これにより、半導体装置の構造に起因する応力をトランジスタに印加することが可能となるとともに、ゲートキャップ膜の膜厚および製造条件を調整することで、半導体装置の構造に起因する応力を、半導体基板の折り曲げによってトランジスタに印加される応力の１０倍以上とすることができる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記トランジスタは、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極を挟み込むようにして前記半導体基板に埋め込まれ、前記半導体基板と異なる半導体材料で構成されたソース／ドレイン層とを備える特徴とする。
これにより、半導体装置の構造に起因する応力をトランジスタに印加することが可能となるとともに、ソース／ドレイン層の材質を適宜選択することで、半導体装置の構造に起因する応力を、半導体基板の折り曲げによってトランジスタに印加される応力の１０倍以上とすることができ、曲げによる応力が加わった場合においても、トランジスタの特性の変動をほぼ完全に抑えることができる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記半導体基板はＳｉ、前記ソース／ドレイン層はＳｉＧｅで構成されていることを特徴とする。
これにより、半導体装置の構造に起因する応力をトランジスタに印加することが可能となるとともに、ソース／ドレイン層の材質を適宜選択することで、半導体装置の構造に起因する応力を、半導体基板の折り曲げによってトランジスタに印加される応力の１０倍以上とすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図である。
図１において、半導体基板１１は、例えば、引っ張り応力Ｆ１がかかるように凸状に折り曲げられている。なお、半導体基板１１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００１４】
そして、半導体基板１１上には、ゲート電極１２が配置されているとともに、半導体基板１１には、ゲート電極１２を挟み込むようにドレイン層１３およびソース層１４が形成され、電界効果型トランジスタが構成されている。そして、電界効果型トランジスタ上には、電界効果型トランジスタに引っ張り応力Ｆ１´を印加するゲートキャップ膜１５が形成されている。ここで、ゲートキャップ膜１５に起因する応力は、半導体基板１１の折り曲げによってトランジスタに印加される応力よりも大きくすることができる。例えば、ゲートキャップ膜１５に起因する応力は、半導体基板１１の折り曲げによってトランジスタに印加される応力の１０倍以上とすることが好ましい。
【００１５】
これにより、応力に起因する特性の変動を電界効果型トランジスタに予め与えることができ、半導体基板１１の曲げによる応力が加わった場合においても、電界効果型トランジスタの特性の変動を緩和することができる。このため、電界効果型トランジスタの特性の変動を抑制しつつ、半導体チップを折り曲げることが可能となり、ウェラブルモジュールなどに用途を拡大することを可能として、トランジスタを様々の用途に利用することができる。
【００１６】
図２は、本発明の一実施形態に係る引っ張り応力が印加されたトランジスタの概略構成を示す断面図である。
図２において、半導体基板１０１上には、ゲート絶縁膜１０２を介してゲート電極１０３が形成され、ゲート電極１０３の側壁にはサイドウォール１０４が形成されている。そして、半導体基板１０１には、ゲート電極１０３の両側にそれぞれ配置されたＬＤＤ層を介してソース層１０５ａおよびドレイン層１０５ｂがそれぞれ形成されている。そして、半導体基板１０１上には、ゲート電極１０３を覆うように配置されたゲートキャップ膜１０６が形成されている。
【００１７】
なお、ゲートキャップ膜１０６としては、例えば、シリコン窒化膜を用いることができる。ここで、ゲートキャップ膜１０６としてシリコン窒化膜を用いる場合、ソース層１０５ａおよびドレイン層１０５ｂを形成した後、シランおよびアンモニアを原料とした熱ＣＶＤにてシリコン窒化膜を成膜することができる。そして、シリコン窒化膜の膜厚を１００ｎｍに設定することにより、１．６ＧＰａの引っ張り応力をチャネルにかけることができる。
【００１８】
図３は、本発明の第２実施形態に係る半導体装置の概略構成を示す斜視図である。
図３において、半導体基板２１は、例えば、引っ張り応力Ｆ２がかかるように凸状に折り曲げられている。なお、半導体基板２１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００１９】
そして、半導体基板２１上には、ゲート電極２２が配置されているとともに、半導体基板２１には、ゲート電極２２を挟み込むようにドレイン層２３およびソース層２４が形成され、電界効果型トランジスタが構成されている。ここで、ドレイン層２３およびソース層２４は、半導体基板２１の折り曲げによる引っ張り応力よりも大きな圧縮応力Ｆ２´を印加する歪みドレイン層および歪みソース層からそれぞれ構成することができる。なお、ドレイン層２３およびソース層２４に起因する応力は、半導体基板２１の折り曲げによってトランジスタに印加される応力よりも大きくすることができる。例えば、ドレイン層２３およびソース層２４に起因する応力は、半導体基板２１の折り曲げによってトランジスタに印加される応力の１０倍以上とすることが好ましい。
【００２０】
図４は、本発明の一実施形態に係る圧縮応力が印加されたトランジスタの概略構成を示す断面図である。
図４において、半導体基板１１１上には、ゲート絶縁膜１１２を介してゲート電極１１３が形成され、ゲート電極１１３の側壁にはサイドウォール１１４が形成されている。そして、半導体基板１１１には、ゲート電極１１３の両側にそれぞれ配置されたＬＤＤ層を介してソース層１１５ａおよびドレイン層１１５ｂがそれぞれ埋め込まれている。なお、ソース層１１５ａおよびドレイン層１１５ｂは、半導体基板１１１とは異なる材質を用いることができ、例えば、半導体基板１１１がＳｉの場合、ソース層１１５ａおよびドレイン層１１５ｂとして、ＳｉＧｅを用いることができる。そして、Ｇｅの組成比２を２０％以上とすることにより、１．４ＧＰａの圧縮応力をチャネルにかけることができる。
【００２１】
図５は、本発明の一実施形態に係る圧縮応力が印加されたトランジスタの製造方法を示す断面図である。
図５（ａ）において、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法などの方法により、素子分離絶縁膜１２７を半導体基板１２１に形成する。そして、半導体基板１２１の表面の熱酸化を行うことにより、半導体基板１２１の表面にゲート絶縁膜１２２を形成する。そして、ゲート絶縁膜１２２を形成した後、ＣＶＤなどの方法により半導体基板１２１上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、半導体基板１２１上にゲート電極１２３を形成する。
【００２２】
次に、ゲート電極１２３をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１２１内にイオン注入することにより、ゲート電極１２３の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層を半導体基板１２１に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層が形成された半導体基板１２１上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極１２３の側壁にサイドウォール１２４を形成する。
【００２３】
次に、図５（ｂ）に示すように、ウェットエッチングなどの方法にてサイドウォール１２４の側方にそれぞれ配置された半導体基板１２１を除去することにより、ゲート電極１２３の側方に配置された凹部１２８ａ、１２８ｂを半導体基板１２１に形成する。
次に、図５（ｃ）に示すように、選択エピタキシャル成長を行うことにより、半導体基板１２１と材質の異なる半導体層を凹部１２８ａ、１２８ｂ内に埋め込む。そして、凹部１２８ａ、１２８ｂ内に埋め込まれた半導体基板１２１と材質の異なる半導体層に、ゲート電極１２３およびサイドウォール１２４をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１２１内にイオン注入することにより、ゲート電極１２３の側方に配置されたソース層１２９ａおよびドレイン層１２９ｂを形成する。なお、例えば、半導体基板１２１がＳｉの場合、ソース層１２９ａおよびドレイン層１２９ｂとしてＳｉＧｅを用いることができる。
【００２４】
なお、上述した折り曲げ可能な半導体チップは、例えば、ウェラブルモジュールなどに利用することができ、電子タグや電子ペーパーやフレキシブルディスプレイなどに用いることができる。そして、ボトルや缶などに電子タグを貼り付けたり、腕時計のベルトに表示装置を形成したり、円柱状の表示体を実現したりすることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図。
【図２】本発明の一実施形態に係る引っ張り応力が印加されたトランジスタの概略構成を示す断面図。
【図３】本発明の第２実施形態に係る半導体装置の概略構成を示す斜視図。
【図４】本発明の一実施形態に係る圧縮応力が印加されたトランジスタの概略構成を示す断面図。
【図５】本発明の一実施形態に係る圧縮応力が印加されたトランジスタの製造方法を示す断面図。
【符号の説明】
【００２６】
１１、２１、１０１、１１１、１２１  半導体基板、１０２、１１２、１２２  ゲート絶縁膜、１２、２２、１０３、１１３、１２３  ゲート電極、１０４、１１４、１２４  サイドウォール、１３、２３、１０５ａ、１１５ａ、１２９ａ  ソース層、１４、２４、１０５ｂ、１１５ｂ、１２９ｂ  ドレイン層、１０６  ゲートキャップ膜、１２５ａ、１２５ｂ  ＬＤＤ層、１２６ａ、１２６ｂ  高濃度不純物導入層、１２７  素子分離絶縁膜、１２８ａ、１２８ｂ  凹部
【図１】
2007073801.tif 000003
【図２】
2007073801.tif 000004
【図３】
2007073801.tif 000005
【図４】
2007073801.tif 000006
【図５】
2007073801.tif 000007