(57)【要約】【課題】  電気耐圧不良の発生を抑制できるＰＴＣ素子の製造方法を提供すること。【解決手段】  この製造方法は、一対の端子電極と素体とを備えるＰＴＣ素子の製造方法であって、一対の端子電極を、その一部が対向するように配置する電極配置工程Ｓ０１と、一対の端子電極が互いに重なり合う領域に挟まれる位置に、その外周が上記領域の外周と同じか又は大きい素体を配する素体配置工程Ｓ０２と、一対の端子電極を素体に向けて加圧し、加熱して一対の端子電極と素体とを接続する端子接続工程Ｓ０３と、を備える。【選択図】  図１
2007073753.tif 000002
【特許請求の範囲】
【請求項１】
一対の端子電極と素体とを備えるＰＴＣ素子の製造方法であって、
前記一対の端子電極を、その一部が対向するように配置する電極配置工程と、
前記一対の端子電極が互いに重なり合う領域に挟まれる位置に、その外周が前記領域の外周と同じか又は大きい素体を配する素体配置工程と、
前記一対の端子電極を前記素体に向けて加圧し、加熱して前記一対の端子電極と前記素体とを接続する端子接続工程と、
を備えることを特徴とするＰＴＣ素子の製造方法。
【請求項２】
前記電極配置工程においては、前記端子電極を複数含むリードフレームを一対準備し、当該一対のリードフレームそれぞれの対応する部分が対向するように配置し、
前記素体配置工程においては、前記一対のリードフレームそれぞれが含む端子電極の数に応じた素体を準備し、当該準備した素体を前記一対のリードフレームが互いに重なり合う領域に挟まれる位置にそれぞれ配し、
前記端子接続工程においては、前記一対のリードフレームを前記素体に向けて加圧すると共に、当該端子接続工程の後に、
前記一対のリードフレームを各端子電極に相当する位置で切断して、複数の前記ＰＴＣ素子を得る切断工程を備える、ことを特徴とする請求項１に記載のＰＴＣ素子の製造方法。
【請求項３】
前記素体配置工程において準備する素体は、前記一対のリードフレームそれぞれが含む端子電極の少なくとも２以上に対応する大きさの素体である、ことを特徴とする請求項２に記載のＰＴＣ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＴＣ素子の製造方法に関する。
【背景技術】
【０００２】
過電流から回路素子を保護するための素子として、ＰＴＣ（Ｐｏｓｉｔｉｖｅ  Ｔｅｍｐｅｒａａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ）素子が知られている。ＰＴＣ素子は、ある特定の温度領域に達すると抵抗値の正温度係数が急激に増大する素子である。下記特許文献１にはそのようなＰＴＣ素子の一例と共に製造方法が記載されている。
【特許文献１】特開昭６３−２４４７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に記載のＰＴＣ素子の製造方法は、二枚の金属板の間にＰＴＣ組成物を挟んで熱圧着するものである。その際に、二枚の金属板でＰＴＣ組成物を所定の厚さになるまで加熱加圧しているので、可塑性のあるＰＴＣ組成物が広がることで積層体を形成している。また、上記特許文献１の図１に示されているように、二枚の金属板は互いに一部が重なるように配置されており、加熱加圧する前のＰＴＣ組成物はその重なっている部分よりも小さい短冊状のものである。
【０００４】
ところで、上記特許文献１に記載されているような製造方法によってＰＴＣ素子を製造すると、電気耐圧不良（ショート）が発生する場合がある。
【０００５】
そこで本発明では、電気耐圧不良の発生を抑制できるＰＴＣ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者らは、上述した耐圧不良の原因について様々な角度から検討を行った。その検討の過程において、上述した従来の製造方法によって作られたＰＴＣ素子は、素体（ＰＴＣ組成物）に含まれている導電性フィラーの分布が均一でなく、素体内部において導電性フィラーが偏在していることが判明した。そこで本発明者らは、この導電性フィラーの偏在を解消することで上記課題を解決すべく本発明をなしえたものである。
【０００７】
本発明に係るＰＴＣ素子の製造方法は、一対の端子電極と素体とを備えるＰＴＣ素子の製造方法であって、一対の端子電極を、その一部が対向するように配置する電極配置工程と、一対の端子電極が互いに重なり合う領域に挟まれる位置に、その外周が上記領域の外周と同じか又は大きい素体を配する素体配置工程と、一対の端子電極を素体に向けて加圧し、加熱して一対の端子電極と素体とを接続する端子接続工程と、を備えることを特徴とする。
【０００８】
本発明によれば、対向配置された一対の端子電極が互いに重なり合う領域に挟まれる位置に、その領域の外周と同じかそれ以上の外周を有する素体を配置し、その素体を一対の端子電極で加圧して接続するので、素体と一対の端子電極とが重なり合う部分においては素体が両側から均一に外力を受ける。従って、素体が含む導電性フィラーの配置が乱されることが低減され、導電性フィラーの実質的な偏在を防止することが可能となる。
【０００９】
また本発明では、電極配置工程においては、端子電極を複数含むリードフレームを一対準備し、当該一対のリードフレームそれぞれの対応する部分が対向するように配置し、素体配置工程においては、一対のリードフレームそれぞれが含む端子電極の数に応じた素体を準備し、当該準備した素体を一対のリードフレームが互いに重なり合う領域に挟まれる位置にそれぞれ配し、端子接続工程においては、一対のリードフレームを素体に向けて加圧すると共に、当該端子接続工程の後に、一対のリードフレームを各端子電極に相当する位置で切断して、複数の前記ＰＴＣ素子を得る切断工程を備える、ことも好ましい。端子電極を複数含む一対のリードフレームを素体に接続した後に、各端子電極ごとに切り離すので、容易にＰＴＣ素子を複数個同時に製造することができる。
【００１０】
また本発明では、素体配置工程において準備する素体は、一対のリードフレームそれぞれが含む端子電極の少なくとも２以上に対応する大きさの素体であることも好ましい。素体が複数の端子電極に対応する大きさになっているので、素体配置工程における素体の配置が容易になる。
【発明の効果】
【００１１】
本発明によれば、素体が含む導電性フィラーの配置が乱されることが低減され、導電性フィラーの実質的な偏在を防止することが可能となる。従って、電気耐圧不良の発生を抑制できるＰＴＣ素子を製造することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
【００１３】
本発明の実施形態であるＰＴＣ素子の製造方法について図１を参照しながら説明する。図１は、本実施形態の製造方法の手順を示した図である。図１に示すように、本実施形態におけるＰＴＣ素子の製造方法は、電極配置工程Ｓ０１と、素体配置工程Ｓ０２と、端子接続工程Ｓ０３と、切断工程Ｓ０４と、を備えている。
【００１４】
電極配置工程Ｓ０１では、一対の端子電極を、その一部が対向するように配置する。また、この配置においては、一対の端子電極が対向しない部分は互いに別の方向に延びるように配置する。一対の端子電極は、それぞれ厚みが０．１ｍｍ程度のＮｉ又はＮｉ合金である。
【００１５】
続いて、素体配置工程Ｓ０２では、電極配置工程Ｓ０１における配置によって一対の端子電極が互いに重なり合う領域に挟まれる位置に、その外周が上記領域の外周と同じか又は大きい素体を配する。素体は、導電性フィラーを含む熱可塑性樹脂によって形成されている。導電性フィラーとしてはＮｉ粉が、熱可塑性樹脂としてはポリエチレン樹脂がそれぞれ好適に用いられる。
【００１６】
素体配置工程Ｓ０２の様子を図２に示す。図２に示すように、素体１０は、一対の端子電極１２，１４に挟まれている。端子電極１２には、端子電極１４と重なり合う重複領域１２１と、端子電極１４とは重なり合わない非重複領域１２２とが形成されている。
【００１７】
端子電極１４には、端子電極１２と重なり合う重複領域１４１と、端子電極１２とは重なり合わない非重複領域１４２とが形成されている。
【００１８】
素体１０は次のようにして得られる。まず、導電性フィラーとなるＮｉ粉と、母材樹脂となるポリエチレンとを混練してブロックを形成する。このブロックをプレスし、端子電極１２，１４それぞれの重複領域１２１，１４１の外周と同等の外周となるようにカットする。本実施形態では、素体１０の外周は重複領域１２１，１４１の外周と同等となるように形成しているけれども、素体１０の外周が重複領域１２１，１４１の外周よりも大きくなるように形成してもよい。
【００１９】
続いて、端子接続工程Ｓ０３では、一対の端子電極１２，１４を素体１０に向けて加圧し、加熱して一対の端子電極１２，１４と素体１０とを接続する。尚、加熱しながら加圧してもよく、加熱後に加圧してもよい。端子接続工程Ｓ０３の様子を図３及び図４に示す。図３は、端子接続工程Ｓ０３における加圧前の様子を示しており、（ａ）は平面図であり、（ｂ）は側面図である。図４は、端子接続工程Ｓ０３における加圧後の様子を示しており、（ａ）は平面図であり、（ｂ）は側面図である。
【００２０】
図３の（ａ）及び（ｂ）に示すように、端子接続工程Ｓ０３の初期段階においては、素体１０と端子電極１２，１４は互いに当接している。続いて、端子電極１２，１４を素体１０に向けて加圧すると、次第に素体１０が潰されていき、図４の（ａ）及び（ｂ）に示すようにＰＴＣ素子１が形成される。図４の（ａ）及び（ｂ）に示すように、素体１０には、端子電極１２，１４の重複領域１２１，１４１に対応する位置に形成される部分１０ａと、重複領域１２１，１４１から延出する部分１０ｂとが形成される。
【００２１】
続いて、切断工程Ｓ０４では、必要に応じて素体１０の延出した部分１０ｂを切断する。上記工程によって形成されたＰＴＣ素子１の特性のみを考えた場合には、延出した部分１０ｂは切断しなくても構わない。その場合には、この切断工程Ｓ０４は省略することができる。
【００２２】
尚、上述の説明では、一対の端子電極１２，１４及び一つの素体１０のみを用いてＰＴＣ素子１を形成する方法を説明したけれども、リードフレームを用いて複数のＰＴＣ素子を同時に形成してもよい。
【００２３】
その場合は、図５に示すように、端子電極５２を含むリードフレーム５ａと、端子電極５４を含むリードフレーム５ｂと、複数の端子電極５２，５４に対応する大きさの短冊状素体５０と、を準備する。
【００２４】
リードフレーム５ａは、５つの端子電極５２を含み、５つの端子電極５２をフレーム５１で連結している。同様に、リードフレーム５ｂは、５つの端子電極５４を含み、５つの端子電極５４をフレーム５３で連結している。短冊状素体５０は、これら５つの端子電極５２，５４に対応した長さに形成されている。
【００２５】
電極配置工程Ｓ０１では、端子電極５２を複数有するリードフレーム５ａ及び端子電極５４を複数有するリードフレーム５ｂを一対準備し、リードフレーム５ａ及びリードフレーム５ｂそれぞれの対応する一部（端子電極５２及び端子電極５４の先端に相当する部分）が対向するように配置する。
【００２６】
また、素体配置工程Ｓ０２では、一対のリードフレーム５ａ，５ｂそれぞれが有する端子電極５２，５４の数に応じた短冊状素体５０を準備する。その準備した短冊状素体５０を一対のリードフレーム５ａ，５ｂが互いに重なり合う領域に挟まれる位置に配置する。
【００２７】
また、端子接続工程Ｓ０３では、一対のリードフレーム５ａ，５ｂを短冊状素体５０に向けて加圧し、加熱して一対のリードフレーム５ａ，５ｂと短冊状素体５０とを接続する。
【００２８】
また、切断工程Ｓ０４では、図５に示す切断ラインＬ１で切断し、フレーム５１から各端子電極５２を切り離す。同様に、図５に示す切断ラインＬ２で切断し、フレーム５３から各端子電極５４を切り離す。更に、図５に示す切断ラインＬ３，Ｌ４，Ｌ５，Ｌ６で切断し、短冊状素体５０を各端子電極５２，５４ごとに切り離す。この切断工程Ｓ０４を経ることで、端子電極５２，５４及び切り離された素体からなるＰＴＣ素子を得ることができる。
【００２９】
本実施形態にかかる製造方法の効果を説明するために、本実施形態によって得られるＰＴＣ素子１と、ＰＴＣ素子２とを比較する。比較対象となるＰＴＣ素子２の製造方法を図６を参照しながら説明する。
【００３０】
図６の（ａ）に示すように、端子電極６２，６４の間に素体６０を配置する。端子電極６２，６４は、それぞれ重複領域６２１，６４１と非重複領域６２２，６４２とを有している。素体６０は、重複領域６２１と重複領域６４１との間に配置されている。また、素体６０の外周は、重複領域６２１，６４１の外周よりも小さい。
【００３１】
続いて、図６の（ｂ）に示すように、端子電極６２，６４を素体６０に向けて加圧し、加熱して素体６０を端子電極６２，６４に接続する。素体６０は、端子電極６２，６４が重なり合う重複領域６２１，６４１から外に延出することがないように押し潰されている。
【００３２】
本実施形態のＰＴＣ素子１では、電気耐圧性にも特に問題は発生しないが、比較例のＰＴＣ素子２で加圧条件や加熱条件等の製造条件を変更した場合に電気耐圧性に問題が発生する場合がある。より具体的には電気耐圧試験（２０Ｖ、２０Ａ通電を２〜３回）を行うと、ＰＴＣ素子２の素体６０の周辺に近い部分において破壊が生じる。
【００３３】
本発明者らはこの原因を究明するために、ＰＴＣ素子２の端子電極６２を剥がしてプローブで抵抗値を測定した。その測定結果によれば、図６において示した位置Ａにおいて著しく抵抗値が増大していることが判明した。一方、本実施形態のＰＴＣ素子１について同様に抵抗値を測定しても著しい変動は確認されなかった。
【００３４】
この結果から考察すると、比較例としたＰＴＣ素子２の素体６０における導電性フィラーの分布に偏りが生じているのではないかと考えられる。図７にこの偏りの概念図を示す。図７は、素体６０を構成する樹脂Ｒ及び導電性フィラーＦの分布の様子を概念的に示したものであり、実際の分布の様子を忠実に示したものではない。
【００３５】
素体６０を端子電極６２，６４によって加圧して圧縮すると、素体６０は外側に向けて延伸していく。そうすると、素体６０を構成する樹脂Ｒは流動性が高いため、導電性フィラーＦを置き去りにする形で広がっていく。従って、図７に示すように、位置Ａでは導電性フィラーＦが比較的希薄になって抵抗値が増大する。一方、位置Ａよりも内側の位置Ｂでは置き去りにされた導電性フィラーＦが残留して導電性のギャップ領域が形成されると考えられる。従って、位置Ｂにおいて電流のパスが形成され、この位置の前後において破壊が生じると考えられる。
【００３６】
この考察から類推すると、本実施形態のＰＴＣ素子１の素体１０は、図７に示すような導電性フィラーの分布に偏りが生じている部分は、端子電極１２，１４の重複領域１２１，１４１から外側に延出している（図４における部分１０ｂ）ものと考えられる。図４に示した部分１０ｂは、端子電極１２，１４に挟まれておらず、ＰＴＣ素子の電気的な特性に悪影響を与えないものと考えられる。
【００３７】
上述したように本実施形態における製造方法によれば、対向配置された一対の端子電極１２，１４が互いに重なり合う重複領域１２１，１４１に挟まれる位置に、重複領域１２１，１４１の外周と同じかそれ以上の外周を有する素体１０を配置し、その素体１０を一対の端子電極１２，１４で加圧して接続するので、素体１０と一対の端子電極１２，１４とが重なり合う部分においては素体１０が両側から均一に外力を受ける。従って、素体１０が含む導電性フィラーの配置が乱されることが低減され、導電性フィラーの実質的な偏在を防止することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】本実施形態におけるＰＴＣ素子の製造方法の手順を示す図である。
【図２】図１の素体配置工程を説明するための図である。
【図３】図１の端子接続工程を説明するための図である。
【図４】図１の端子接続工程を説明するための図である。
【図５】リードフレームを用いた場合の製造方法を説明するための図である。
【図６】本実施形態に対する比較例を説明するための図である。
【図７】本実施形態に対する比較例を説明するための図である。
【符号の説明】
【００３９】
１…ＰＴＣ素子、１２，１４…端子電極、１０…素体、１２１，１４１…重複領域、１２２，１４２…非重複領域。
【図１】
2007073753.tif 000003
【図２】
2007073753.tif 000004
【図３】
2007073753.tif 000005
【図４】
2007073753.tif 000006
【図５】
2007073753.tif 000007
【図６】
2007073753.tif 000008
【図７】
2007073753.tif 000009