(57)【要約】【課題】  電源オン／オフを含む電源電圧異常変動時にMRヘッドバイアス電圧が規定値を超えることがなく、且つMRヘッドの中心電位がグラウンドに制御された磁気ディスク用再生回路を提供する事にある。【解決手段】  MRヘッドと、MRヘッドに対し規定したバイアス電圧を与えるバイアス回路と、MRヘッドの出力信号を増幅する増幅回路と、電源電圧変動をモニタする電源電圧モニタ回路と、電源電圧モニタ回路により制御される制御回路とで磁気ディスク装置用再生回路を構成する。電源オン／オフを含む電源電圧異常変動が発生した際、制御回路によりMRヘッドバイアス電圧が規定値を超えることがなく、且つMRヘッドの中心電位をグラウンドに制御することでMRヘッドを保護する。【選択図】  図１
2007265582.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗効果型ヘッドおよびリードライトチャネル回路と接続可能に構成され、
前記磁気抵抗効果型ヘッドに対し規定したバイアス電圧を与えるバイアス回路と、前記磁気抵抗効果型ヘッドの出力信号を増幅する増幅回路と、電源電圧変動をモニタする電源電圧モニタ回路と、前記電源電圧モニタ回路により制御される制御回路とを有し、
電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位をグラウンドに制御する
ことを特徴とする再生回路。
【請求項２】
請求項１において、
前記バイアス回路または前記増幅回路が前記制御回路により制御され、電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位をグラウンドに制御することを特徴とする再生回路。
【請求項３】
請求項２において、
前記バイアス回路が帰還回路により前記バイアス電圧を与え、電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位がグラウンドとなるよう前記帰還回路を前記制御回路が制御することを特徴とする再生回路。
【請求項４】
請求項１において、
電源電圧が規定した電圧より低下した場合、前記バイアス回路が内部に備えるダミーヘッド抵抗へ遷移させ、前記バイアス電圧を遮断することを特徴とする再生回路。
【請求項５】
請求項１において、
電源電圧が規定した電圧より低下した場合、前記制御回路が前記バイアス電圧を遮断することを特徴とする再生回路。
【請求項６】
請求項５において、
前記制御回路が前記電源電圧モニタ回路により生成された電源電圧依存電流を用いたエミッタフォロワまたはソースフォロワであり、その出力と任意の電位間に抵抗を有することで出力電位を制御できるアナログスイッチ構成であることを特徴とする再生回路。
【請求項７】
請求項１において、
前記電源電圧モニタ回路が電源電圧に依存した動作を必要とする電源電圧依存回路を模擬したダミー回路により電源電圧をモニタすることを特徴とする再生回路。
【請求項８】
請求項７において、
前記電源電圧モニタ回路を構成する前記ダミー回路が、抵抗またはダイオードの直列接続により電源電圧依存度を調整するよう構成されていることを特徴とする再生回路。
【請求項９】
磁気抵抗効果型ヘッドと、
前記磁気抵抗効果型ヘッドと電気的に接続された再生回路と、
前記再生回路と電気的に接続されたリードライトチャネル回路と
を具備して成り、
前記再生回路は、
前記磁気抵抗効果型ヘッドに対し規定したバイアス電圧を与えるバイアス回路と、前記磁気抵抗効果型ヘッドの出力信号を増幅する増幅回路と、電源電圧変動をモニタする電源電圧モニタ回路と、前記電源電圧モニタ回路により制御される制御回路とを有し、
電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位をグラウンドに制御する
ことを特徴とする磁気ディスク装置。
【請求項１０】
請求項９において、
前記バイアス回路または前記増幅回路が前記制御回路により制御され、電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位をグラウンドに制御することを特徴とする磁気ディスク装置。
【請求項１１】
請求項１０において、
前記バイアス回路が帰還回路により前記バイアス電圧を与え、電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位がグラウンドとなるよう前記帰還回路を前記制御回路が制御することを特徴とする磁気ディスク装置。
【請求項１２】
請求項９において、
電源電圧が規定した電圧より低下した場合、前記バイアス回路が内部に備えるダミーヘッド抵抗へ遷移させ、前記バイアス電圧を遮断することを特徴とする磁気ディスク装置。
【請求項１３】
請求項９において、
電源電圧が規定した電圧より低下した場合、前記制御回路が前記バイアス電圧を遮断することを特徴とする磁気ディスク装置。
【請求項１４】
請求項１３において、
前記制御回路が前記電源電圧モニタ回路により生成された電源電圧依存電流を用いたエミッタフォロワまたはソースフォロワであり、その出力と任意の電位間に抵抗を有することで出力電位を制御できるアナログスイッチ構成であることを特徴とする磁気ディスク装置。
【請求項１５】
請求項９において、
前記電源電圧モニタ回路が電源電圧に依存した動作を必要とする電源電圧依存回路を模擬したダミー回路により電源電圧をモニタすることを特徴とする磁気ディスク装置。
【請求項１６】
請求項１５において、
前記電源電圧モニタ回路を構成する前記ダミー回路が、抵抗またはダイオードの直列接続により電源電圧依存度を調整するよう構成されていることを特徴とする磁気ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ディスク装置用の再生回路およびそれを用いた磁気ディスク装置に関し、特に磁気抵抗効果型ヘッド（以下MRヘッドと記す）を用いた磁気ディスク装置に適用して有効な再生回路に関する。
【背景技術】
【０００２】
特許文献１は、磁気記憶装置に適用される磁気信号検出ヘッドの電流バイアス回路について記載された文献である。同文献の図１には、ヘッド切り替え時やバイアス電流切り替え時等にMRヘッドに一時的に大きな電流が流れること防止する回路例が示されている。
【０００３】
【特許文献１】特開２００２−３５８６０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
磁気ディスク装置に用いられるプリアンプは、記録媒体に対してデータを書き込むライトモード、記録媒体からデータを読み出すリードモード、動作を停止するスリープモード等複数の動作モードを有し、各動作モード間の切り替えが高速に行われる。再生回路としては、前記以外にもMRヘッドバイアス電圧やヘッドを切り替える動作が含まれる。記録媒体の高密度化、MRヘッド媒体の高感度化および装置の高転送速度化に伴い、プリアンプには前記各動作モード間の遷移時間短縮が要求されている。また、再生回路においては前記ヘッド媒体の高感度化の反面として破壊耐性が低下したことに対し、前記各動作モード切り替え時に発生しやすいMRヘッドバイアス電圧の過電圧に一層注意を払う必要がある。対策としては、例えば、モード切り替え時に内部に備えたダミーヘッド抵抗を一時的に介して高速にリカバリを行い次の動作モードへ移る準備をすることで、MRヘッドバイアス電圧の過電圧防止と切り替え動作の高速化を両立している。また、特許文献1で示されている手法も、前記要求の解決策の一つであると言えよう。この様に、装置から指示されたモード切り替えに対しては、従来から様々な対応が図られている。しかしながら、MRヘッドの破壊耐性低下は、MRヘッドバイアス電圧の過電圧が非常に短時間であっても特性劣化や破壊を引き起こす可能性を増大させている。つまり、想定したモード切り替え時以外の予期せぬ電源オフや電源オフからの復旧を含む電源電圧仕様を超えた電源電圧変動時においても、MRヘッドバイアス電圧の過電圧防止や記録媒体との接触破壊を防止するためにMRヘッド中心電位をグラウンドに制御する必要がある。
【０００５】
本願発明者等は本願に先立って、電源オフや電源オフからの復旧を含む電源電圧仕様を超えた電源電圧変動時におけるMRヘッドバイアス電圧の過電圧防止およびMRヘッド中心電位のグラウンド制御につてい検討を行った。図１４に検討を行った一般的な磁気ディスク装置用再生回路を示す。再生回路は、MRヘッド100と、MRヘッドにVrefにより規定されたバイアス電圧VMRを与えるバイアス回路200と、MRヘッドの出力信号を増幅する初段アンプ400および後段アンプ(記載を省略)から構成されている。モニタ回路210は、バイアス電圧VMRをモニタし、バイアス電圧VMRに依存した電圧Vdifを出力する。図１５にモニタ回路210の回路図を示す。モニタ回路210の入力電位VbhpおよびVbhnは、それぞれMRヘッド100の正極電位Vmpおよび負極電位Vmnに相当する。増幅器AP1は、入力電位Vbhpを受けてトランジスタMN4を駆動し、トランジスタMN5のソース電位を入力電位Vbhpと等しくなるよう制御する。同様に増幅器AP2は、入力電位Vbhnを受けてトランジスタMN6を駆動し、トランジスタMP3のソース電位を入力電位Vbhnと等しくなるよう制御する。よって、抵抗R1の両端にはバイアス電圧VMRと等しい電圧が印加され、生じた電流Idを受けた抵抗R2の両端にはバイアス電圧VMRを抵抗比R2/R1倍した電圧が出力される。つまり、モニタ回路210の出力電位Vdifは電源VCCに対してバイアス電圧VMRに依存した電位を出力する。増幅器220は、モニタ回路210の出力電位Vdifとバイアス電圧VMRを規定するための基準電位Vrefとを比較し、バイアス電圧VMRを規定値に制御する。また、増幅器230は、MRヘッド100と並列に接続された一対の抵抗Rgの中点電位Vcomとグラウンドとを比較し、MRヘッド100の中心電位をグラウンドとするよう制御する。抵抗Rdは内部に備えたダミーヘッド抵抗である。MRヘッド100にバイアス電圧VMRを与える場合、スイッチS11〜S15がオン、S16〜S17がオフしてバイアス電圧VMRを制御するが、ダミーヘッド抵抗Rdが選択された場合やモード切り替え時に一時的にダミーヘッド抵抗Rdに遷移する場合、スイッチS11〜S15がオフ、S16〜S17およびS21〜S25がオンして、ダミーヘッド抵抗Rdのバイアス電圧Vdに対して規定値のバイアス電圧を与えるよう制御される。ダミーヘッド抵抗Rdは、MRヘッド100の抵抗値に比べ十分大きな値となっているため、MRヘッド100にバイアス電圧VMRが印加された時にMRヘッド100に流れる電流に比べ、ダミーヘッド抵抗Rdが選択された場合に抵抗Rdに流れる電流は小さくなる。その結果、抵抗Rmによる電圧降下が小さくなり、内部電位V1，V3は低下し、内部電位V2，V4は上昇する。従って、ダミーヘッド抵抗RdからMRヘッド100に切り替わった場合、必ず規定値以下のバイアス電圧が印加された状態から規定値に制御されるため、バイアス電圧の過電圧発生が防止できる。
【０００６】
そこで、電源オフや電源オフからの復旧を含む電源電圧仕様を超えた電源電圧変動時におけるMRヘッドバイアス電圧VMRの過電圧防止およびMRヘッド中心電位のグラウンド制御対策として、ダミーヘッド抵抗Rdへの遷移を検討した。図１４の検討回路をもとにダミーヘッド遷移対策実施前における電源電圧変動時の動作として、電源VEEが定常状態からゼロバイアスへ遷移し、再び定常状態に復旧する際の応答を図１６に示す。通常、プリアンプには定格電源電圧以下に設定された規定電圧Vfを電源電圧が下回った場合、異常検出を報告する機能を有する。電源VEEが前記規定電圧Vfを超えて低下し、回路が正常動作しなくなる電源電圧Vxに達する時、例えば、図１４内のトランジスタMN1や電流源CS2が非動作となり、内部電位V2，V4は電源VEEに吊られて上昇するためMRヘッド中心電位の上昇を引き起こす。また、モニタ回路210においても、図１５内の増幅器AP2が抵抗R1の下端を制御できなくなり、電源VEEの低下と共に抵抗R1の下端を押し上げるため、出力電位Vdifの上昇を発生させる。その結果、増幅器220がバイアス電圧VMRを増加させるため、規定値以上のバイアス電圧がMRヘッド100に印加される。
【０００７】
ここで、電源VEEが前記規定電圧Vfを下回った場合に検出する異常信号を用い、ダミーヘッド抵抗Rdへ遷移させることを検討した。この場合の応答を図１７に示す。電源VEEが前記規定電圧Vfを下回るとL→Hに反転する検出信号PLFを用いてダミーヘッド抵抗Rdへ遷移させた場合、MRヘッド100のバイアス電圧VMRは過電圧が発生することなく遮断され、スイッチS16〜S17がオンすることでMRヘッド中心電位もグラウンドを保持することができる。しかしながら、ダミーヘッド抵抗Rdが選択されたとしても電源VEEが前記電源電圧Vxに達した時の内部応答は、図１６のダミーヘッド遷移対策実施前と変わりなく、ダミーヘッド抵抗Rdには規定値以上のバイアス電圧が印加される。つまり、電源VEEが前記電源電圧Vxを下回ると規定値を超えたバイアス電圧をMRヘッド100に印加する可能性が有り得るわけである。電源VEEに対する前記規定電圧Vfと前記電源電圧Vxの間には十分な電位差があるものの、例えば、電源電圧変動のスルーレートによってはダミーヘッド抵抗Rdへの遷移期間中に一時的にMRヘッドバイアス電圧VMRに過電圧が発生することが考えられる。また、同様の動作が電源VCCについても言える。
【０００８】
以上の検討をもとに、本願発明は電源オン／オフを含む電源電圧異常変動時にMRヘッドバイアス電圧が規定値を超えることがなく、且つMRヘッドの中心電位をグラウンドに制御することでMRヘッドを保護できる再生回路を考案した。
【課題を解決するための手段】
【０００９】
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明の再生回路は、磁気抵抗効果型ヘッドと、前記磁気抵抗効果型ヘッドに対し規定したバイアス電圧を与えるバイアス回路と、前記磁気抵抗効果型ヘッドの出力信号を増幅する増幅回路と、電源電圧変動をモニタする電源電圧モニタ回路と、前記電源電圧モニタ回路により制御される制御回路とを有し、電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位をグラウンドに制御することを特徴とする。
【００１０】
また、本発明の磁気ディスク装置は、磁気抵抗効果型ヘッドと、前記磁気抵抗効果型ヘッドと電気的に接続された再生回路と、前記再生回路と電気的に接続されたリードライトチャネル回路とを具備して成り、前記再生回路は、前記磁気抵抗効果型ヘッドに対し規定したバイアス電圧を与えるバイアス回路と、前記磁気抵抗効果型ヘッドの出力信号を増幅する増幅回路と、電源電圧変動をモニタする電源電圧モニタ回路と、前記電源電圧モニタ回路により制御される制御回路とを有し、電源オン／オフを含む電源電圧異常変動時に前記バイアス電圧が規定値を超えることがなく、且つ前記磁気抵抗効果型ヘッドの中心電位をグラウンドに制御することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、電源オン／オフを含む電源電圧異常変動時にMRヘッドバイアス電圧が規定値を超えることがなく、且つMRヘッドの中心電位がグラウンドに制御された再生回路およびそれを用いた磁気ディスク装置を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に形成される。
【実施例１】
【００１３】
図１は本発明を適用した磁気ディスク装置用再生回路の第一の実施例を示したものである。本再生回路は、MRヘッド100と、MRヘッドにVrefにより規定されたバイアス電圧VMRを与えるバイアス回路200と、電源電圧変動をモニタする電源電圧モニタ回路300と、MRヘッドの出力信号を増幅する初段アンプ400および後段アンプ500により構成されている。バイアス回路200は、増幅器210が、MRヘッド100のバイアス状態をモニタするモニタ回路220の出力電圧VdifとVrefとを比較し、Vrefにより規定されたバイアス電圧VMRに制御する。モニタ回路220は、MRヘッド100の制御目的により図２に示すように(a)MRヘッド100のバイアス電圧VMR、(b)MRヘッド100に流れるバイアス電流IMR、(c)MRヘッド100で発生する電力の内の一つをモニタして電圧Vdifを出力し、それぞれの値がVrefにより規定された値となるようバイアス電圧VMRが制御される。図１の再生回路は、電源電圧モニタ回路300により制御される制御回路SW1〜SW4を用いてバイアス回路200または初段アンプ400を制御し、電源オン／オフを含む電源電圧異常変動時にバイアス電圧VMRが規定値を超えることがなく、且つMRヘッドの中心電位をグラウンドに制御する。特に、増幅器210の負入力電位Vdifを制御回路SW1によりVrefに対し電圧Vaだけ高い電位に切り替え、Vrefにより規定されたバイアス電圧より低い電圧を出力するよう帰還回路を制御することを特徴とする。また、制御回路SW2〜SW3によりMRヘッド100へのバイアス電圧を遮断することを特徴とする。また、MRヘッド100のバイアス電圧遮断は、制御回路SW5によりダミーヘッド抵抗Rdへ遷移させることでも制御されることを特徴とする。制御回路例については、以降の実施例にて詳細に説明する。
【実施例２】
【００１４】
図３は本発明を適用した磁気ディスク装置用再生回路の第二の実施例を示したものである。本再生回路は、MRヘッド100と、MRヘッドにVrefにより規定されたバイアス電圧VMRを与えるバイアス回路200と、電源電圧に依存した電流を生成するバイアス回路300と、MRヘッドの出力信号を増幅する初段アンプ400および後段アンプ(記載を省略)により構成されている。
【００１５】
バイアス電圧VMRの制御については、図１４，図１５に示した回路と共通する構成および動作であるため説明を省略し、以下、相違点について説明する。
【００１６】
トランジスタMP3およびMN3のソースフォロワは、それぞれ出力ソース端子とグラウンド間に接続された抵抗Roffを有しており、電源電圧依存電流源CS1およびCS2により制御されるアナログスイッチSF1，SF2を構成する。また、バイアス回路300は、図４に示す電源電圧モニタ回路310と、図３内に記載されているカレントミラーCS1，CS2で構成されている。モニタ回路310は、再生回路内の任意回路を模擬したダミー回路311，312を備え、電源VCCの低下に関してはトランジスタQN10、電源VEEの低下に関してはトランジスタQN3の電流飽和特性により前記任意回路の飽和動作をモニタし、電源VCC，VEEそれぞれの電圧低下で遮断する基準電流Istを生成する。この基準電流Istをカレントコピーしたものを、図３内の電流源CS1，CS2として供給する。このダミー回路に追加されている抵抗R5，R6は、ダイオード等に代用されることもあるが、電源電圧依存度を調整するために挿入されており、前記任意回路が電源電圧の低下により正常動作しなくなる電源電圧Vxより高い電源電圧Vsに設定され、異常動作が発生する前に遮断する基準電流Istを生成する。
【００１７】
電源電圧変動時の動作として、電源VEEが定常状態からゼロバイアスへ遷移し、再び定常状態に復旧する際の応答を図５に示す。電源VEEが定常状態から電源電圧仕様範囲を超えてオフするような場合、図４内のダミー回路312および抵抗R6により設定された閾値電圧Vs以下で基準電流Istが遮断され、電流源CS1およびCS2をオフする。この時、トランジスタMP3およびMN3の出力ソース端子はハイインピーダンスとなり、出力ソース電位V3およびV4は抵抗Roffによりグラウンドに誘導され、差動間電圧(V3-V4)がゼロへと遷移する。この動作は、デジタルスイッチによる制御でないため切り替え時のノイズ発生が小さく、論理信号が不確定になるような異常電源低下時でも確実に動作し、バイアス電圧VMRの変動を抑制しながら規定値を超えることなくバイアス電圧をゼロバイアスに制御する。一方、電源VEEがオフから定常状態に復旧する際の動作はこの逆であり、電源VEEが閾値電圧Vsを上回るとアナログスイッチSF1，SF2はソースフォロワとして機能し、ゼロバイアス制御からバイアス電圧VMRを規定値にするよう制御遷移するため、過電圧が発生せずMRヘッド中心電位のグラウンド制御も正常に機能する。また、この動作は電源VCCに対しても同様である。
【実施例３】
【００１８】
図６は本発明を適用した磁気ディスク装置用再生回路の第三の実施例を示したものである。回路構成は、図３の第二の実施例と同様だが、相違点はモニタ回路210に対しても電源電圧依存電流CS3を供給している点である。図７にモニタ回路210の回路図を示す。図７は、図１５に示した回路と共通する構成および動作であるため説明を省略し、以下、相違点について説明する。
第二の実施例では、図５に示すように電源電圧低下時に本発明の効果によりバイアス電圧VMRが遮断されるため、モニタ回路210の出力電位Vdifは電源VCCとなる。従って、図３の増幅器220はバイアス電圧VMRに規定値を与えようとトランジスタMP3，MN3のゲート間電圧(V1-V2)を大きくするよう制御する。この状態でもアナログスイッチSF1，SF2がオフしているので、バイアス電圧VMRを変動させることはないが、帰還回路の処理としてバイアス電圧VMRに過電圧を印加させる動作点にあることは好ましくない。そこで、図７のモニタ回路210においてもアナログスイッチSF3，SF4を適用した。図６における電源電圧変動時の動作として、電源VEEが定常状態からゼロバイアスへ遷移し、再び定常状態に復旧する際の応答を図８に示す。図７のアナログスイッチSF3,SF4も図３のアナログスイッチSF1,SF2と同じ原理で動作し、電源VEEが図４内のダミー回路312および抵抗R6により設定された閾値電圧Vsより低下すると電流源CS3が遮断され、トランジスタMN5のゲート電位を電源VCCへ、トランジスタMP3のゲート電位を電源VEEへと誘導する。よって、抵抗R1の両端にはバイアス電圧VMR以上の電圧が発生し、モニタ回路210の出力電位Vdifが低下するよう制御される。その結果、図６の増幅器220は、トランジスタMP3，MN3のゲート間電圧(V1-V2)を小さくするため、回路の内部状態としてもバイアス電圧VMRが規定値を超えることがない動作点を得る。一方、電源VEEがオフから定常状態に復旧する際の動作はこの逆であり、電源VEEが閾値電圧Vsを上回るとゼロバイアス制御からバイアス電圧VMRを規定値にするよう制御遷移するため、過電圧が発生せずMRヘッド中心電位のグラウンド制御も正常に機能する。また、この動作は電源VCCに対しても同様である。
【実施例４】
【００１９】
第四の実施例は、本願に先立って検討した電源電圧異常低下検出信号を用いたダミーヘッド遷移によるMRヘッドバイアス電圧の過電圧防止およびMRヘッド中心電位のグラウンド制御対策を第二の実施例に適用したものである。これは第三の実施例に適用した場合も同様である。ここでは、第三の実施例に適用した場合として、図９の回路図をもとに説明する。図９の回路図は、図６の回路図で省略していた図１４に示されるダミーヘッド抵抗Rdに関係する素子を追記したものである。従って、図９におけるバイアス電圧VMRの制御ならびにダミーヘッド抵抗Rdの機能および制御動作についての説明は省略する。電源電圧変動時の動作として、電源VEEが定常状態からゼロバイアスへ遷移し、再び定常状態に復旧する際の応答を図１０に示す。電源VEEが定常状態から電源電圧仕様範囲を超えてオフするような場合、まず規定電圧Vfまで達したところで異常検出信号PLFがL→Hに反転し、この信号を用いてダミーヘッド抵抗Rdへの遷移が実行される。この時点で、MRヘッドバイアス電圧VMRは遮断され、MRヘッド100はスイッチS16〜S17がオンすることによりグラウンドへ接地される。更に電源VEEが低下し、図４内のダミー回路312および抵抗R6により設定された閾値電圧Vsまで達すると基準電流Istが遮断され、図９の電流源CS1〜CS3はオフされる。よって、図９内のアナログスイッチSF1，SF2およびモニタ回路210を示した図７内のアナログスイッチSF3，SF4がオフするため、バイアス電圧VMRに過電圧が印加される可能性のない状態へと制御される。この電源電圧に対する2段階制御により、アナログスイッチが動作した際の僅かなノイズさえ、それ以前に必ずダミーヘッド遷移によりマスクされるため、更に確実性を増した制御が可能となる。一方、電源VEEがオフから定常状態に復旧する際はこれと逆の動作が行われる。また、この動作は電源VCCに対しても同様である。
【実施例５】
【００２０】
図１１に本発明を適用したプリアンプを具備した磁気ディスク装置の一実施例をブロック図で示す。プリアンプ（再生回路）RW（Preamp）は、記録媒体Diskに対しMRヘッドと磁気(インダクティブ)ヘッドの複合ヘッドHEAD（MR Read Head / Inductive Write Head）を介してそれぞれデータの読み出しと書き込みを行う。サスペンションHSA（Head Stack Assembly）は、複合ヘッドHEADを機械的に支持すると共に、複合ヘッドHEADとプリアンプ（再生回路）RWとの間の電気的接続を与える配線を具備する。サスペンションHSAに実装された複合ヘッドHEADは、記録媒体Diskとの間隔を一定とするためキャリッジで固定されており、図１２に示すように複数の記録媒体Diskと複合ヘッドHEADで構成される場合もある。プリアンプ（再生回路）RWは、複合ヘッドHEADとの間の伝播ロスを最小限にするため複合ヘッドHEADの最も近傍であるキャリッジ側面に実装される。リードライトチャネル回路Channel（Read Write Channel LSI）は、書き込むデータのコード変調や読み出し信号のコード復調をはじめ、複合ヘッドHEADの位置決めをするための位置情報を取り出すなどプリアンプ（再生回路）RWとデータを教授する。マイコンCPU（Central Processing Unit）は、リードライトチャネル回路Channelが出力する複合ヘッドHEADの位置情報をもとに複合ヘッドHEADの位置制御をするなど磁気ディスク装置の全体を制御する。モータドライバMTD（Motor Driver LSI）は、マイコンCPUの指示に従いスピンドルモータSPM（Spindle Motor）を制御して記録媒体Diskの回転速度調整や、ボイスコイルモータVCM（Voice Coil Motor）を制御して複合ヘッドHEADの位置調整を行う他、電源レギュレータを備え電源供給も行う。ハードディスクコントローラHDC（Hard Disk Controller LSI）は、データバッファ用のDRAM(Dynamic Random Access Memory)を有し、PCなどのホストとリードライトチャネル回路Channelとのインタフェースを取る。
【００２１】
図１３は、図１１に具備した本発明を適用したプリアンプの実施例を示すものであり、図１２で説明した複数nのヘッドに対応するブロック図である。プリアンプは、MRヘッド10(n)を介して読み出した信号を増幅してリードライトチャネルChannelに出力する再生回路Readerと、リードライトチャネルChannelからの書き込み信号に応じて磁気ヘッド5(n)に流す電流Iw(n)を切り替える記録回路Writerと、リードライトチャネルChannelからの制御信号に従いプリアンプを制御する制御回路CTRLで構成される。再生回路Readerは、複数nのMRヘッド10(n)をそれぞれの入力とする初段アンプ40(n)と、選択されたMRヘッドに対し規定値のバイアス電圧を与えるMRバイアス回路200と、後段アンプ500を構成し各初段アンプの出力を受けるMultiplexと、Multiplexにより選択されたヘッドからの増幅信号を波形整形するFilterと、増幅率を調整するVGA(Variable Gain Amplifier)とにより、読み出し信号の増幅を行う。電源電圧モニタ回路300は、電源電圧に依存してMRバイアス回路200および初段アンプ40(n)を制御し、MRヘッドバイアス電圧VMR(n)の過電圧発生を防止する。記録回路Writerは、書き込み信号をバッファするプリドライバ600と、書き込み信号に応じて磁気ヘッド5(n)に流れる電流Iw(n)を切り替えるライトドライバ70(n)から成り、磁気ヘッド5(n)を駆動して記録媒体にデータを書き込む。制御回路CTRLは、リードライトチャネルChannelからの制御信号に従い、スリープ・リード・ライトなど動作モードの切り替えをはじめ、MRヘッドバイアス電圧VMR(n)や書き込み電流Iw(n)の値、増幅率などの設定を制御する。
【００２２】
本発明を適用したプリアンプの効果であるが、電源オン／オフを含む電源電圧異常変動時にMRヘッドバイアス電圧VMR(n)が規定値を超えることなく、且つMRヘッドの中心電位をグラウンドに制御する事を特徴とする再生回路を備えるため、電源電圧異常によるMRバイアス電圧VMR(n)の過電圧ならびにMRヘッド中心電位のグラウンドからの変動に起因したMRヘッド破壊から保護される。すなわち、磁気ディスク装置の故障を防止することが可能である。また、電源電圧異常をプリアンプ内でモニタし、自動的にMRヘッドバイアス電圧VMR(n)の遮断と復旧を制御するため、リードライトチャネルChannelやハードディスクコントローラHDCに余分な処理を必要とさせない。例えば、本発明を適用しないプリアンプにおいては、電源電圧異常時にプリアンプをスリープモードに遷移させることでMRヘッドバイアス電圧の過電圧発生を防止することが考えられる。しかし、一旦スリープモードに遷移させるとリードライトチャネルChannelやハードディスクコントローラHDCの制御なくしてプリアンプはアクティブ状態に戻れないのである。よって、本発明の効果として電源電圧異常から復旧した際の磁気ディスク装置のリカバリ動作を高速化することも可能である。
【００２３】
以上、本発明者によってなされた発明を前記実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明を適用した再生回路の構成図である。
【図２Ａ】図１に示すモニタ回路として適用可能なＭＲヘッドバイアス電圧モニタの構成図である。
【図２Ｂ】図１に示すモニタ回路として適用可能なＭＲヘッドバイアス電流モニタの構成図である。
【図２Ｃ】図１に示すモニタ回路として適用可能なＭＲヘッドバイアス電力モニタの構成図である。
【図３】本発明を適用した再生回路の実施例である。
【図４】図３に示す電源電圧依存電流生成回路の詳細な回路図である。
【図５】図３の再生回路における電源電圧変動時のタイミング図例である。
【図６】図３に示すモニタ回路に本発明を適用した再生回路の構成図である。
【図７】図６に示すモニタ回路の詳細な回路図である。
【図８】図６の再生回路における電源電圧変動時のタイミング図例である。
【図９】図６の再生回路にダミーヘッドを記載した構成図である。
【図１０】図９の再生回路における電源電圧変動時のタイミング図例である。
【図１１】本発明を適用したプリアンプを具備した磁気ディスク装置の実施例である。
【図１２】図１１に示す磁気ディスク装置の要部概略構造図である。
【図１３】本発明を適用したプリアンプの実施例を示すブロック図である。
【図１４】一般的な再生回路の構成図である。
【図１５】図１４に示すモニタ回路の詳細な回路図である。
【図１６】図１４の再生回路における電源電圧変動時のタイミング図例である。
【図１７】図１４の再生回路で対策検討した電源電圧変動時のタイミング図例である。
【符号の説明】
【００２５】
VCC…再生回路の正電源、GND…再生回路のグラウンド、VEE…再生回路の負電源、100…MRヘッド、200…MRヘッド用バイアス回路、210…増幅器、220…MRヘッドバイアスモニタ回路、300…電源電圧モニタ回路、400…初段アンプ、410…増幅器、500…後段アンプ、VMR…MRヘッドバイアス電圧、Vmp(n)…MRヘッド端正(負)電位、RDP(N)…ICのリード出力正(負)電位、Rd…ダミーヘッド抵抗、Vdp(n)…ダミーヘッド抵抗Rd端正(負)電位、SW1〜SW5…制御回路、Vref…MRヘッドバイアス規定電圧、Va…任意の制御電圧。
【図１】
2007265582.tif 000003
【図２Ａ】
2007265582.tif 000004
【図２Ｂ】
2007265582.tif 000005
【図２Ｃ】
2007265582.tif 000006
【図３】
2007265582.tif 000007
【図４】
2007265582.tif 000008
【図５】
2007265582.tif 000009
【図６】
2007265582.tif 000010
【図７】
2007265582.tif 000011
【図８】
2007265582.tif 000012
【図９】
2007265582.tif 000013
【図１０】
2007265582.tif 000014
【図１１】
2007265582.tif 000015
【図１２】
2007265582.tif 000016
【図１３】
2007265582.tif 000017
【図１４】
2007265582.tif 000018
【図１５】
2007265582.tif 000019
【図１６】
2007265582.tif 000020
【図１７】
2007265582.tif 000021