(57)【要約】      （修正有）【課題】シールドケースと回路基板上の配線との電磁的結合を抑制し、正常に動作する高周波回路を提供する。【解決手段】シールド構造は、高周波回路を構成する回路基板１１と、回路基板１１上をシールドするシールドケース１２とを備えている。回路基板１１上にはマイクロストリップ線路１３が形成されている。シールドケース１２はキャビティ構造を有し、キャビティ共振周波数で共振するＴＥ１１０モードの空洞共振器としても機能する。ここで、シールドケース１２の高さをＴ、グランドに対するマイクロストリップ線路の高さをｈ、回路基板１１の実効誘電率をεｅｆｆ、回路基板１１上のマイクロストリップ線路１３の幅をＷとするとき、シールド構造は、Ｔ／（ｈ×（εｅｆｆ）１／２×Ｗ）≧７の条件を満たしている。【選択図】図２
2007258391.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に高周波回路を構成する線路が形成されていると共に、他方の面又は内層にグランド層を有する回路基板と、前記回路基板の前記一方の面をシールドするキャビティ構造のシールドケースとを備え、
前記シールドケースのキャビティ共振周波数のうち最低次モードＴＥ１１０のキャビティ共振周波数が前記高周波回路の動作周波数範囲内にあるとき、前記シールドケースの高さをＴ、前記グランド層に対する前記線路の高さをｈ、前記回路基板の実効誘電率をεｅｆｆ、前記回路基板上の前記線路の幅をＷとすると、
Ｔ／（ｈ×（εｅｆｆ）１／２×Ｗ）≧７
を満たすことを特徴とする回路基板のシールド構造。
【請求項２】
前記回路基板の長辺の長さをｘとするとき、
Ｔ≦（ｘ／２）
を満たすことを特徴とする請求項１に記載の回路基板のシールド構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板のシールド構造に関し、特に、キャビティ構造のシールドケースを用いた回路基板のシールド構造に関する。
【背景技術】
【０００２】
従来、外来ノイズによる誤動作を防止したり、他の機器や回路へのノイズの影響を低減したりするため、回路基板をキャビティ構造のシールドケースで覆うことが行われている。ところが、シールドケースのサイズから求められるキャビティ共振周波数がシールドケース内の回路の動作周波数範囲内にある場合、配線や部品から漏れる電磁界とキャビティ周波数とが電磁的に結合してしまい、能動回路であれば異常発振、又は部品の設計周波数とは異なる周波数でのエネルギーの通過・遮断が起こる可能性がある。特に電磁結合が起こりやすい最低次モードＴＥ１１０のキャビティ共振周波数が回路の動作周波数範囲内にあると、その不具合が起こりやすい。そのため、特許文献１には、シールドケースの天井部分のうち電子部品に対応する部分に穴を開けることが開示されている。
【特許文献１】特開平１０−１０７４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に示された従来のシールド構造では、天井部分に形成された穴の部分から電磁界が漏れ出してしまい、本来のシールドケースの意味をなさないという問題がある。その他にも、シールドケースを特殊な形状にしたり、或いはケース内面に電波吸収材を張り付けたりすることで、電磁的結合を抑制する方法が考えられるが、いずれの方法もコストアップにつながる。また、高周波回路モジュールの小型化・低背化の要求に応える必要もある。
【０００４】
したがって、本発明の目的は、シールドケースと回路基板上の配線との電磁的結合を抑制することが可能な回路基板のシールド構造を提供することにある、
【課題を解決するための手段】
【０００５】
本発明の上記目的は、一方の面に高周波回路を構成する線路が形成されていると共に、他方の面又は内層にグランド層を有する回路基板と、回路基板の一方の面をシールドするキャビティ構造のシールドケースとを備え、シールドケースのキャビティ共振周波数のうち最低次モードＴＥ１１０のキャビティ共振周波数が高周波回路の動作周波数範囲内にあるとき、シールドケースの高さをＴ、グランド層に対する線路の高さをｈ、回路基板の実効誘電率をεｅｆｆ、回路基板上の線路の幅をＷとすると、Ｔ／（ｈ×（εｅｆｆ）１／２×Ｗ）≧７を満たすことを特徴とする回路基板のシールド構造によって達成される。
【０００６】
本発明においては、前記回路基板の長辺の幅をｘとするとき、Ｔ≦（ｘ／２）を満たすことを特徴とすることが好ましい。この条件を満たす場合には、シールドケースによるキャビティ共振周波数のうち高次モードのキャビティ共振周波数を高域側にシフトすることができ、その結果、高次モードのキャビティ共振周波数を高周波回路の動作周波数範囲外にシフトすることができ、高次モードのキャビティ共振周波数による電磁界結合を抑制することができる。
【発明の効果】
【０００７】
本発明によれば、回路基板上の高周波回路とシールドケースとの電磁界結合を抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【０００９】
図１は、本発明の好ましい実施形態に係る回路基板のシールド構造１０を模式的に示す略斜視図である。
【００１０】
図１に示すように、このシールド構造１０は、高周波回路を構成する回路基板１１と、回路基板１１の一方の面すなわち表面をシールドするシールドケース１２とを備えている。本実施形態の回路基板１１は単層基板であり、回路基板１１の表面にはマイクロストリップ線路１３が形成され、裏面にはグランド面が形成されている。回路基板１１上には種々の電子部品１４が実装され、マイクロストリップ線路１３と接続されることにより、所望の高周波回路が構成される。
【００１１】
シールドケース１２はキャビティ構造を有している。シールドケース１２は、外来ノイズによる高周波回路の誤動作を防止すると共に、マイクロストリップ線路１３や実装部品から放射される高周波ノイズが外部へ漏れることを防止する役割を果たす。シールドケース１２はまた、キャビティ共振周波数で共振するＴＥｍｎｓモードの空洞共振器としても機能してしまうことが知られている。キャビティの縦、横、高さをそれぞれｘ、ｙ、Ｔとするとき、キャビティ共振波長λ０は、λ０＝２／｛（ｍ／ｘ）２＋（ｎ／ｙ）２＋（ｓ／Ｔ）２｝１／２として表すことができ、キャビティ共振周波数ｆ０は、ｆ０＝Ｃ／λ０として表すことができる。このキャビティ共振周波数ｆ０が高周波回路の動作周波数範囲内にあると、上述のような電磁界結合が発生して種々の不具合が発生するおそれがある。特に、モード番号がｍ＝１、ｎ＝１、ｓ＝０で表される最低次モードＴＥ１１０のキャビティ共振周波数が高周波回路の動作周波数範囲内にあると、電磁界結合が起こりやすいので上述のような不具合が起こりやすくなる。
【００１２】
本実施形態のシールド構造１０は、シールドケース１２の高さをＴ、グランド面に対するマイクロストリップ線路１３の高さをｈ、回路基板１１の実効誘電率をεｅｆｆ、回路基板１１上のマイクロストリップ線路１３の幅をＷとするとき、Ｔ／（ｈ×（εｅｆｆ）１／２×Ｗ）≧７の条件を満たしている。シールド構造１０がこの条件を満たすことにより、最低次モードＴＥ１１０のキャビティ共振周波数におけるマイクロストリップ線路１３とシールドケース１２との電磁的結合を弱めることができ、回路基板１１上の高周波回路を正常に動作させることができる。
【００１３】
本実施形態においては、回路基板１１の長辺の長さｘに対して、シールドケース１２の高さＴは、ｘ／２以下であることが好ましい。シールド構造１０がこのような条件を満たす場合には、シールドケース１２によるキャビティ共振周波数のうち高次モードのキャビティ共振周波数を高域側にシフトすることができ、その結果、高次モードのキャビティ共振周波数を高周波回路の動作周波数範囲外にシフトすることができ、高次モードのキャビティ共振周波数による電磁界結合を抑制することができる。
【００１４】
図２は、図１に示したシールド構造１０の評価モデルを示す模式図である。また、図３は図２の評価モデルに基づくシミュレーション結果であって、シールドケース１２によるキャビティ共振器とマイクロストリップ線路の負荷Ｑ値との関係を示すグラフである。
【００１５】
一般に、負荷Ｑは、無負荷Ｑunloadと外部Ｑexとによって、１／Ｑ＝１／Ｑunload＋１／Ｑexで表される。マイクロストリップ線路の損失が実質的にゼロと考えると、無負荷Ｑunloadは無限大となるので、１／Ｑunloadはゼロとなり、負荷Ｑは実質的に１／Ｑ＝１／Ｑexで表される。シールドケースなど外部環境との結合度合いは、外部Ｑexによって表されるが、１／Ｑ＝１／Ｑexの関係式から外部環境との結合度合いは、負荷Ｑによって表すことができる。この場合、負荷Ｑが小さければ外部環境との結合が強く、負荷Ｑが大きければ外部環境との結合が小さいと言える。以上のことから、図３に示す結合度合いの評価においては、負荷Ｑを求めている。
【００１６】
なお、負荷Ｑは、本評価モデルの場合には、次のようにして求めることができる。すなわちシールドケース１２によって形成されるキャビティ共振器内に最低次モードＴＥ１１０のキャビティ共振が生じているものとしたときのマイクロストリップ線路１３の反射特性Ｓ１１を求め、そのピーク点の周波数ｆｐを求める。またそのピーク点から３デシベル下がった部分の帯域幅ＢＷを求め、その帯域幅ＢＷと周波数ｆｐとから、負荷Ｑは、Ｑ＝ｆｐ／ＢＷで求められる。
【００１７】
図２に示すように、この評価モデルでは、回路基板１１の表面に一本のマイクロストリップ線路１３を配線し、回路基板の裏面にグランド面を形成し、回路基板１１上にキャビティ構造のシールドケース１２を被せている。ここで、キャビティの長辺、短辺、及び高さをそれぞれｘ、ｙ、Ｔとし、マイクロストリップ線路１３とグランド面との高さをｈとし、基板１１の実効誘電率をεｅｆｆとして定義した。また、マイクロストリップ線路１３の幅をＷとし、シールドケース２３のキャビティの高さをＴとして定義した。なお、キャビティの長辺及び短辺の長さは、基板１１の長辺及び短辺の長さｘ、ｙに等しいものとする。
【００１８】
一方、図３に示すグラフの横軸は、基板１１とシールドケース１２との関係式：Ｆ＝Ｔ／（ｈ×（εｅｆｆ）１／２×Ｗ）を示しており、グラフの縦軸は、マイクロストリップ線路の負荷Ｑ値を示している。また、図中のグラフｇ１は、回路基板の誘電率εｒ＝５の場合、グラフｇ２は、εｒ＝１０の場合をそれぞれ示している。なお、回路基板の実効誘電率をεｅｆｆは、マイクロストリップ線路１３の幅Ｗ、マイクロストリップ線路１３のグランド面に対する高さｈ、回路基板の誘電率εｒによって、εｅｆｆ＝（εｒ＋１）／２＋（εｒ−１）・（１＋１０・（ｈ／Ｗ））−０．５５５・１／２で表される。
【００１９】
図３に示すように、グラフｇ１、ｇ２は共に、Ｆ＝７付近までは負荷Ｑ値が５００以下であり、誘電率に関係なく、負荷Ｑ値が低く抑えられている。負荷Q値は、マイクロストリップ線路１３とシールドケース１２によるキャビティ共振器との電磁界結合の結合度合いを示しており、負荷Q値が高いほど、電磁界結合度合いが弱いことを示している。従ってＦ＝７付近までは、マイクロストリップ線路１３とシールドケース１２との電磁的結合が強くなっており、シールドケース１２がマイクロストリップ線路１３に悪影響を与えていることを意味する。しかし、Ｆ＝７付近を過ぎた当たりから負荷Ｑ値が急激に増加していることが分かる。つまり、Ｆが７以上であれば、マイクロストリップ線路１３とシールドケース１２との電磁的結合は急に弱くなり、シールドケース１２がマイクロストリップ線路１３に与える影響はほとんどなくなるので、設計周波数において所望の特性を有する高周波回路を実現することができる。
【００２０】
以上説明したように、本実施形態によれば、Ｔ／（ｈ×（εｅｆｆ）１／２×Ｗ）≧７を満足するように回路基板１１及びシールドケース１２を構成するので、シールドケース１２と回路基板１１上のマイクロストリップ線路との電磁的結合を抑制することができ、回路基板１１上の高周波回路を正常に動作させることができる。
【００２１】
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。例えば上述の実施形態では、グランド層を回路基板１１の裏面に設けたが、本発明はこれに限らず、回路基板を多層構造によって形成し、グランド層を回路基板の内層に設けても良い。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の好ましい実施形態に係る回路基板のシールド構造１０を模式的に示す略斜視図である。
【図２】図２は、図１に示したシールド構造１０の評価モデルを示す模式図である。
【図３】図３は、図２の評価モデルに基づくシミュレーション結果であって、シールド構造とマイクロストリップ線路のＱ値との関係を示すグラフである。
【符号の説明】
【００２３】
１０    シールド構造
１１    回路基板
１２    シールドケース
１３    マイクロストリップ線路（配線）
【図１】
2007258391.tif 000003
【図２】
2007258391.tif 000004
【図３】
2007258391.tif 000005