(57)【要約】【課題】輝度低下及びフリッカー発生を最小化しながら、ブラリング現象を防止し、側面視認性を向上させることができる液晶表示装置及びその駆動方法を提供する。【解決手段】複数のゲート線、複数のデータ線、第１及び第２副画素電極を含む複数の画素、ゲート線にゲートオン電圧を印加するゲート駆動部、そしてデータ線に第１及び第２正規映像データ電圧とインパルシブデータ電圧を印加するデータ駆動部を含み、第１副画素電極と第２副画素電極に各々印加される第１及び第２正規映像データ電圧は１つの映像情報から得られて互いに異なり、インパルシブデータ電圧は第１及び第２副画素電極のうちのいずれか１つに印加される。【選択図】図７
2007025691.tif 000002
【特許請求の範囲】
【請求項１】
ゲートオン電圧を伝達する複数のゲート線と、
第１及び第２正規映像データ電圧とインパルシブデータ電圧を伝達する複数のデータ線と、
前記ゲート線及び前記データ線に接続されており、第１及び第２副画素電極を含む複数の画素と、
前記ゲート線に接続されて前記ゲートオン電圧を印加するゲート駆動部と、
前記データ線に接続されて前記第１及び第２正規映像データ電圧と前記インパルシブデータ電圧を印加するデータ駆動部と、
を含み、
前記第１副画素電極と前記第２副画素電極に各々印加される前記第１及び第２正規映像データ電圧は１つの映像情報から得られて互いに異なり、
前記インパルシブデータ電圧は、前記第１及び第２副画素電極のうちのいずれか１つに印加される液晶表示装置。
【請求項２】
前記第１正規映像データ電圧は前記第２正規映像データ電圧より大きく、前記第１副画素電極の面積は前記第２副画素電極の面積より小さい、請求項１に記載の液晶表示装置。
【請求項３】
前記インパルシブデータ電圧は前記第２副画素電極に印加される、請求項２に記載の液晶表示装置。
【請求項４】
前記インパルシブデータ電圧は前記第１及び第２正規映像データ電圧より小さい、請求項１に記載の液晶表示装置。
【請求項５】
前記インパルシブデータ電圧は最も低い階調の電圧、ブラックを表示する階調の電圧及び所定範囲の輝度を出す階調の電圧のうちのいずれか１つである、請求項４に記載の液晶表示装置。
【請求項６】
Ｍ個の束の映像情報を受けて各Ｍ個の束の第１及び第２正規映像データに変換し、１つの束のインパルシブデータを生成して前記第１及び第２正規映像データ及び前記インパルシブデータを前記データ駆動部に伝送する信号制御部をさらに含む（Ｍは自然数）、請求項１に記載の液晶表示装置。
【請求項７】
前記第１正規映像データは前記第２正規映像データより大きく、前記インパルシブデータは前記第２正規映像データより小さい、請求項６に記載の液晶表示装置。
【請求項８】
互いに異なる第１及び第２階調電圧集合を生成し、前記第１及び第２階調電圧集合から前記第１及び第２正規映像データ電圧を各々選択して前記第１及び第２副画素電極に各々印加する、請求項１に記載の液晶表示装置。
【請求項９】
前記第１及び第２副画素電極に各々接続されている第１及び第２スイッチング素子をさらに含み、
前記ゲート線は前記第１及び第２スイッチング素子に各々接続されている第１及び第２ゲート線を含む、請求項１に記載の液晶表示装置。
【請求項１０】
前記インパルシブデータ電圧は複数の画素行の第２副画素電極に同時に印加される、請求項９に記載の液晶表示装置。
【請求項１１】
前記第１及び第２正規映像データ電圧は各々複数の画素行の第１及び第２副画素電極に交互であって順に印加される、請求項９に記載の液晶表示装置。
【請求項１２】
第１番目Ｍ個の画素行の第１及び第２副画素電極に前記第１番目Ｍ個の画素行の第１及び第２正規映像データ電圧を交互で順次に各々印加した後、第２番目Ｍ個の画素行の第２副画素電極に前記インパルシブデータ電圧を同時に印加する（Ｍは自然数）、請求項９に記載の液晶表示装置。
【請求項１３】
前記第２番目Ｍ個の画素行の第２副画素電極に前記インパルシブデータ電圧を印加した後、前記第１番目Ｍ個の画素行の第１及び第２副画素電極に印加された前記第１及び第２正規映像データ電圧の極性と異なる所定の先充電電圧を前記データ線に印加する、請求項１２に記載の液晶表示装置。
【請求項１４】
前記データ駆動部は複数の出力端子を接続し、前記ゲート駆動部は前記第２ゲート線に前記ゲートオン電圧を印加する、請求項９に記載の液晶表示装置。
【請求項１５】
前記ゲート駆動部は複数の水平周期の間に前記第２ゲート線に前記ゲートオン電圧を複数回印加する、請求項１４に記載の液晶表示装置。
【請求項１６】
前記ゲート駆動部は複数の画素行の第２ゲート線に前記ゲートオン電圧を同時に印加する、請求項１４に記載の液晶表示装置。
【請求項１７】
前記第１及び第２副画素電極に各々接続されている第１及び第２スイッチング素子をさらに含み、
前記データ線は前記第１及び第２スイッチング素子に各々接続されている第１及び第２データ線を含む、請求項１に記載の液晶表示装置。
【請求項１８】
第１番目画素行の第１及び第２副画素電極に前記第１番目画素行の第１及び第２正規映像データ電圧が各々印加された後、第２画素行の第１及び第２副画素電極に前記第２画素行の第１正規映像データ電圧及び前記インパルシブデータ電圧が各々印加される、請求項１７に記載の液晶表示装置。
【請求項１９】
第１及び第２副画素電極を含む複数の画素を含む液晶表示装置の駆動方法であって、
前記第１及び第２副画素電極に第１及び第２正規映像データ電圧を各々印加する段階と、
前記第１及び第２副画素電極のうちのいずれか１つにインパルシブデータ電圧を印加する段階と、
を含み、前記第１及び第２正規映像データ電圧は、１つの映像情報から得られるとともに互いに異なることを特徴とする液晶表示装置の駆動方法。
【請求項２０】
前記第１正規映像データ電圧は前記第２正規映像データ電圧より大きく、前記第１副画素電極の面積は前記第２副画素電極の面積より小さい、請求項１９に記載の液晶表示装置の駆動方法。
【請求項２１】
前記インパルシブデータ電圧は前記第２副画素電極に印加される、請求項２０に記載の液晶表示装置の駆動方法。
【請求項２２】
前記インパルシブデータ電圧は複数の画素行の第２副画素電極に同時に印加される、請求項２１に記載の液晶表示装置の駆動方法。
【請求項２３】
前記インパルシブデータ電圧は最も低い階調の電圧、ブラックを表示する階調の電圧及び所定範囲の輝度を出す階調の電圧のうちのいずれか１つである、請求項２０に記載の液晶表示装置の駆動方法。
【請求項２４】
Ｍ個の束の映像情報を受けて各Ｍ個の束の第１及び第２正規映像データに変換し、１つの束のインパルシブデータを生成する段階と、
前記第１及び第２正規映像データと前記インパルシブデータを前記第１及び第２正規映像データ電圧と前記インパルシブデータ電圧に各々変換する段階と、
をさらに含む（Ｍは自然数）、請求項１９に記載の液晶表示装置の駆動方法。
【請求項２５】
前記第１正規映像データは前記第２正規映像データより大きく、前記インパルシブデータは前記第２正規映像データより小さい、請求項２４に記載の液晶表示装置の駆動方法。
【請求項２６】
前記第１及び第２正規映像データ電圧印加段階は、
互いに異なる第１及び第２階調電圧集合を生成する段階と、
前記第１及び第２階調電圧集合から前記第１及び第２正規映像データ電圧を各々選択する段階と、
を含む、請求項１９に記載の液晶表示装置の駆動方法。
【請求項２７】
前記第１及び第２正規映像データ電圧印加段階は、第１番目Ｍ個の画素行の第１及び第２副画素電極に前記第１番目Ｍ個の画素行の第１及び第２正規映像データ電圧を交互であって順に各々印加する段階を含み、
前記インパルシブデータ電圧印加段階は、第２番目Ｍ個の画素行の第２副画素電極に前記インパルシブデータ電圧を同時に印加する段階を含む（Ｍは自然数）、請求項１９に記載の液晶表示装置の駆動方法。
【請求項２８】
前記第１及び第２正規映像データ電圧印加段階は、第１番目画素行の第１及び第２副画素電極に前記第１番目画素行の第１及び第２正規映像データ電圧を各々印加する段階を含み、
前記インパルシブデータ電圧印加段階は、第２画素行の第１及び第２副画素電極に前記第２画素行の第１正規映像データ電圧及び前記インパルシブデータ電圧を各々印加する段階を含む、請求項１９に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は現在最も広く使用されている平板表示装置のうちの１つであって、画素電極と共通電極など、電場生成電極が形成されている２枚の表示板と、その間に挿入されている液晶層からなり、電場生成電極に電圧を印加して液晶層に電場を生成し、これを通じて液晶層の液晶分子の配向を決めて入射光の偏光を制御することによって映像を表示する。
【０００３】
液晶表示装置の中でも電場が印加されない状態で液晶分子の長軸を上下表示板に対して垂直をなすように配列した垂直配向モード液晶表示装置はコントラスト比が大きくて広い基準視野角の実現が容易であるので注目されている。ここで、基準視野角とはコントラスト比が１:１０である視野角または階調間輝度反転限界角度を意味する。
垂直配向モード液晶表示装置で広視野角を実現するための手段としては、電場生成電極に切開部を形成する方法と電場生成電極上に突起を形成する方法などがある。切開部と突起で液晶分子の傾斜方向を決めることができるので、これらを使用して液晶分子の傾斜方向を多様な方向に分散させることで基準視野角を広めることができる。
【０００４】
しかし、垂直配向モードの液晶表示装置は前面視認性に比べて側面視認性が落ちる。例えば、切開部が備えられたPVA（patterned vertically aligned）モードの液晶表示装置の場合には、側面へ行くほど映像が明るくなって、激しい場合には高い階調の間の輝度差がなくなって画面が崩れているように見える場合も発生する。
側面視認性を改善するために１つの画素を２つの副画素に分割し、２つの副画素を容量性結合させた後、一方の副画素には直接電圧を印加し、他方の副画素には容量性結合による電圧下降を起こして２つの副画素の電圧を異ならせることで透過率を異ならせる方法が提示された。
【０００５】
一方、液晶表示装置はホールドタイプ（hold type）の表示装置であるので、動映像を表示する時に物体の輪郭（edge）が鮮明でなくて薄くなるブラリング（blurring）現象が発生する。ブラリング現象をなくすために、表示しようとする正規映像を表示しながら、その中間にブラック映像を表示するインパルシブ（impulsive）駆動方式が開発された。しかし、インパルシブ駆動方式によれば、ブラック映像が表示されるので全体的に輝度が低下し、ブラック映像と正規映像の境界部分で画面が点灯するフリッカーが発生することがある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明が解決しようとする技術的課題は、輝度低下及びフリッカー発生を最小化しながら、ブラリング現象を防止し、側面視認性を向上させることができる液晶表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
このような技術的課題を構成するための本発明の１つの実施例による液晶表示装置は、ゲートオン電圧を伝達する複数のゲート線、第１及び第２正規映像データ電圧とインパルシブデータ電圧を伝達する複数のデータ線、前記ゲート線及び前記データ線に接続されていて第１及び第２副画素電極を含む複数の画素、前記ゲート線に接続されて前記ゲートオン電圧を印加するゲート駆動部、そして前記データ線に接続されて前記第１及び第２正規映像データ電圧と前記インパルシブデータ電圧を印加するデータ駆動部を含み、前記第１副画素電極と前記第２副画素電極に各々印加される前記第１及び第２正規映像データ電圧は１つの映像情報から得られて互いに異なり、前記インパルシブデータ電圧は前記第１及び第２副画素電極のうちのいずれか１つに印加されるように構成する。
【０００８】
前記第１正規映像データ電圧は前記第２正規映像データ電圧より大きく、前記第１副画素電極の面積は前記第２副画素電極の面積より小さくてもよい。
前記インパルシブデータ電圧は前記第２副画素電極に印加できる。
前記インパルシブデータ電圧は前記第１及び第２正規映像データ電圧より小さくてもよい。
【０００９】
前記インパルシブデータ電圧は最も低い階調の電圧、ブラックを表示する階調の電圧及び所定範囲の輝度を出す階調の電圧のうちのいずれか１つであってもよい。
Ｍ個の束の映像情報を受けて各Ｍ個の束の第１及び第２正規映像データに変換し、１つの束のインパルシブデータを生成して前記第１及び第２正規映像データ及び前記インパルシブデータを前記データ駆動部に伝送する信号制御部をさらに含むことができる。
【００１０】
前記第１正規映像データは前記第２正規映像データより大きく、前記インパルシブデータは前記第２正規映像データより小さくてもよい。
互いに異なる第１及び第２階調電圧集合を生成し、前記第１及び第２階調電圧集合から前記第１及び第２正規映像データ電圧を各々選択して、前記第１及び第２副画素電極に各々印加することができる。
【００１１】
前記第１及び第２副画素電極に各々接続されている第１及び第２スイッチング素子をさらに含み、前記ゲート線は前記第１及び第２スイッチング素子に各々接続されている第１及び第２ゲート線を含むことができる。
前記インパルシブデータ電圧は複数の画素行の第２副画素電極に同時に印加できる。
前記第１及び第２正規映像データ電圧は各々複数の画素行の第１及び第２副画素電極に交互であって順に印加することができる。
【００１２】
第１番目Ｍ個の画素行の第１及び第２副画素電極に前記第１番目Ｍ個の画素行の第１及び第２正規映像データ電圧を交互であって順に各々印加した後、第２番目Ｍ個の画素行の第２副画素電極に前記インパルシブデータ電圧を同時に印加することができる。
前記第２番目Ｍ個の画素行の第２副画素電極に前記インパルシブデータ電圧を印加した後、前記第１番目Ｍ個の画素行の第１及び第２副画素電極に印加された前記第１及び第２正規映像データ電圧の極性と異なる所定の先充電電圧を前記データ線に印加することができる。
【００１３】
前記データ駆動部は複数の出力端子を接続し、前記ゲート駆動部は前記第２ゲート線に前記ゲートオン電圧を印加することができる。
前記ゲート駆動部は複数の水平周期の間に前記第２ゲート線に前記ゲートオン電圧を複数回印加することができる。
前記ゲート駆動部は複数の画素行の第２ゲート線に前記ゲートオン電圧を同時に印加することができる。
【００１４】
前記第１及び第２副画素電極に各々接続されている第１及び第２スイッチング素子をさらに含み、前記データ線は前記第１及び第２スイッチング素子に各々接続されている第１及び第２データ線を含むことができる。
第１番目画素行の第１及び第２副画素電極に前記第１番目画素行の第１及び第２正規映像データ電圧が各々印加された後、第２画素行の第１及び第２副画素電極に前記第２画素行の第１正規映像データ電圧及び前記インパルシブデータ電圧を各々印加することができる。
【００１５】
本発明の他の特徴による第１及び第２副画素電極を含む複数の画素を含む液晶表示装置の駆動方法は、前記第１及び第２副画素電極に第１及び第２正規映像データ電圧を各々印加する段階、そして前記第１及び第２副画素電極のうちのいずれか１つにインパルシブデータ電圧を印加する段階を含み、前記第１及び第２正規映像データ電圧は１つの映像情報から得られるとともに互いに異なるように構成できる。
【発明の効果】
【００１６】
本発明によれば、複数の画素行にインパルシブ映像を同時に表示することによってインパルシブ映像を表示するための駆動時間を相対的に減らすことができるので、画像電圧の充電率を高めることができ、その結果、充電率不足によるフリッカー発生を最小化することができる。また、インパルシブ映像を１つの副画素に表示し、他の副画素に正規映像を表示することによってブラリングを防止しながら、輝度低下を減らすことができる。
【発明を実施するための最良の形態】
【００１７】
添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図面において多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
【００１８】
まず、図１及び図２を参照して本発明の１つの実施例による液晶表示装置について詳細に説明する。
図１は本発明の１つの実施例による液晶表示装置のブロック図であり、図２は本発明の１つの実施例による液晶表示装置の１つの画素に対する等価回路図である。
図１に示したように、本発明の１つの実施例による液晶表示装置は液晶表示板組立体３００及び、これと接続されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
【００１９】
液晶表示板組立体３００は等価回路で見る時、複数の信号線Ｇi、Ｄj（ｉ＝１，２，…，ｎ、ｊ＝１，２，…，ｍと、これに接続されていてほぼ行列形態で配列された複数の画素ＰＸを含む。これに反し、図２に示した構造で見る時、液晶表示板組立体３００は互いに対向する下部及び上部表示板１００、２００と、その間に入っている液晶層３を含む。
信号線Ｇi、Ｄjはゲート信号（“走査信号”とも言う）を伝達する複数のゲート線Ｇiとデータ信号を伝達する複数のデータ線Ｄjを含む。ゲート線はほぼ行方向に延びて互いにほぼ平行であり、データ線はほぼ列方向に延びて互いにほぼ平行である。
【００２０】
各画素PXは信号線Ｇi、Ｄjに接続されたスイッチング素子Ｑと、これに接続された液晶キャパシタＣLC及びストレージキャパシタＣSTを含む。ストレージキャパシタＣSTは必要によって省略することができる。
スイッチング素子Ｑは下部表示板１００に設けられている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線Ｇiと接続されており、入力端子はデータ線Ｄjと接続されており、出力端子は液晶キャパシタＣLC及びストレージキャパシタＣSTと接続されている。
【００２１】
液晶キャパシタＣLCは下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を２つの端子とし、２つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子Ｑと接続され、共通電極２７０は上部表示板２００の前面に形成されていて共通電圧Vcomの印加を受ける。図２とは異なって、共通電極２７０を下部表示板１００に設けることもでき、この時には２つの電極１９１、２７０のうちの少なくとも１つが線状または棒状に形成することもできる。
【００２２】
液晶キャパシタＣLCの補助的な役割を果たすストレージキャパシタＣSTは、下部表示板１００に設けられた別個の信号線（図示せず）と画素電極１９１が絶縁体を間に置いて重なってなり、この別個の信号線には共通電圧Vcomなどの決められた電圧が印加される。しかし、ストレージキャパシタＣSTは画素電極１９１が絶縁体を媒介として直上の前段ゲート線と重なって構成されてもよい。
【００２３】
一方、色表示を実現するためには各画素PXが基本色のうちの１つを固有に表示したり（空間分割）、各画素PXが時間によって交互に基本色を表示したり（時間分割）して、これら基本色の空間的、時間的合計で所望する色相を認識させる。基本色の例としては、赤色、緑色、青色などの三原色がある。図２は空間分割の一例で、各画素PXが画素電極１９１に対応する上部表示板２００の領域に基本色のうちの１つを示す色フィルター２３０を備えることを示している。図２とは異なって、色フィルター２３０は下部表示板１００の画素電極１９１の上または下に形成してもよい。
【００２４】
液晶表示板組立体３００の外側面には光を偏光させる少なくとも１つの偏光子（図示せず）が付着されている。
再び図１を参照すれば、階調電圧生成部８００は画素PXの透過率と関する２つの階調電圧集合（または基準階調電圧集合）を生成する。２つの（基準）階調電圧集合は互いに異なるガンマ曲線に基づいて生成され、各（基準）階調電圧集合は共通電圧Vcomに対して正の値を有するものと負の値を有するものを含む。しかし、２つの（基準）階調電圧集合の代わりに１つの（基準）階調電圧集合のみを生成することもできる。
【００２５】
ゲート駆動部４００は液晶表示板組立体３００のゲート線Ｇiと接続されてゲートオン電圧Vonとゲートオフ電圧Voffの組み合わせからなるゲート信号Vgをゲート線Ｇiに印加する。
データ駆動部５００は液晶表示板組立体３００のデータ線Ｄjと接続されており、階調電圧生成部８００からの２つの階調電圧集合のうちの１つを選択し、選択された階調電圧集合に属する１つの階調電圧をデータ信号としてデータ線Ｄjに印加する。しかし、階調電圧生成部８００が全ての階調に対応する電圧を全て提供する必要はなく、決められた数の基準階調電圧のみを提供するように構成することが可能であり、この場合データ駆動部５００は基準階調電圧を分圧して全体階調に対する階調電圧を生成し、この中からデータ信号を選択するように構成できる。
【００２６】
信号制御部６００はゲート駆動部４００及びデータ駆動部５００などを制御する。
このような駆動装置４００、５００、６００、８００の各々は少なくとも１つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（図示せず）上に装着されてTCP（tape carrier package）の形態で液晶表示板組立体３００に付着するように構成でき、別途の印刷回路基板（図示せず）上に装着することも可能である。これとは異なって、これら駆動装置４００、５００、６００、８００を複数の駆動回路形態で集積して液晶表示板組立体３００に実装するように構成することもできる。また、駆動装置４００、５００、６００、８００は単一チップに集積する必要はなく、これらのうちの少なくとも１つまたはこれらを構成する少なくとも１つの回路素子を単一チップの外側に構成することができる。
【００２７】
次に、このような液晶表示装置の動作について図３及び図４を参照して詳細に説明する。
図３は本発明の１つの実施例による液晶表示装置の駆動信号を示したタイミング図であり、図４は図３に示した駆動信号によって表示される画像を１つのフレームの間に表示した概略図である。
【００２８】
信号制御部６００は外部のグラフィック制御機（図示せず）から入力映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号を受信する。入力映像信号Ｒ、Ｇ、Ｂは各画素ＰＸの輝度情報を含んでおり、輝度は決められた数、例えば、１０２４（＝２10）、２５６（＝２8）または６４（＝２6）個の階調を有している。入力制御信号の例としては垂直同期信号Vsyncと水平同期信号Hsync、メインクロック（MCLK）、データイネーブル信号DEなどがある。
【００２９】
信号制御部６００は入力映像信号Ｒ、Ｇ、Ｂと入力制御信号に基づいて入力映像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００及びデータ駆動部５００の動作条件に合わせて適切に処理し、ゲート制御信号CONT1及びデータ制御信号CONT2などを生成した後、ゲート制御信号CONT1をゲート駆動部４００に出力し、データ制御信号CONT2と処理した映像信号DATをデータ駆動部５００に出力する。出力映像信号DATはデジタル信号として決められた数の値（または階調）を有し、入力映像信号Ｒ、Ｇ、Ｂに基づいて作った正規映像データとインパルシブ駆動のためのインパルシブデータを含む。
【００３０】
ゲート制御信号CONT1は走査開始を指示する走査開始信号STV、ゲートオン電圧Vonの出力時期を制御するゲートクロック信号CPV及びゲートオン電圧Vonの持続時間を限定する少なくとも１つの出力イネーブル信号OEを含む。
データ制御信号CONT2は１つの画素行の出力映像信号DATの伝送開始を知らせる水平同期開始信号STHと、液晶表示板組立体３００にデータ信号を印加することを命令するロード信号LOAD及びデータクロック信号HCLKを含む。データ制御信号CONT2はまた共通電圧Vcomに対するデータ信号の電圧極性（以下、“共通電圧に対するデータ信号の電圧極性”を“データ信号の極性”と言う）を反転させる反転信号RVSをさらに含む。
【００３１】
信号制御部６００はＭ個の束の入力映像信号Ｒ、Ｇ、ＢをＭ個の束の正規映像データに変換し、１つの束のインパルシブデータを生成してＭ個の束の入力映像信号Ｒ、Ｇ、Ｂが入力される時間と実質的に同一の時間の間に（Ｍ＋１）個の束の出力映像信号DATを出力する（Ｍは自然数）。したがって、水平同期開始信号STHの周波数は水平同期信号Hsyncの周波数の（Ｍ＋１）/Ｍ倍となる。また、出力映像信号DATが同期されるデータクロック信号HCLKの周波数は入力映像信号Ｒ、Ｇ、Ｂが同期されるメインクロックMCLKの周波数の（Ｍ＋１）/Ｍ倍であってもよい。例えば、図３にはＭを３として示した。
【００３２】
信号制御部６００からのデータ制御信号CONT2によってデータ駆動部５００は１つの画素行の出力映像信号DATを受信し、各出力映像信号DATに対応する階調電圧を選択することによって出力映像信号DATをアナログデータ電圧Vdに変換した後、これを当該データ線Ｄjに印加する。データ電圧Vdは正規映像データが変換された正規映像データ電圧Ｎとインパルシブデータが変換されたインパルシブデータ電圧Ｉを含む。
【００３３】
また、データ駆動部５００はロード信号LOADに同期してデータ電圧がデータ線Ｄjに印加される前にチャージシェアリングを行う。このようなデータ駆動部５００の動作については以下に説明する。
階調電圧生成部８００が２つの階調電圧集合を生成する場合、正規映像データとインパルシブデータの階調値は同一であり、正規映像データとインパルシブデータに対して互いに異なる階調電圧集合がそれぞれ対応し、各階調に対する階調電圧は互いに異なる場合がある。正規映像データが示すガンマ曲線は液晶表示装置の特性によって決められ、インパルシブデータが示すガンマ曲線は正規映像データが示すガンマ曲線に比べて低い輝度を示す。場合によってはインパルシブデータが示すガンマ曲線が全ての階調に対してブラックを示したり、任意の一定の輝度を示したりする。
【００３４】
これと異なって、階調電圧生成部８００が１つの階調電圧集合を生成する場合、入力映像信号Ｒ、Ｇ、Ｂを所定の規則によって補正してインパルシブデータを作ることもできる。同一の入力映像信号Ｒ、Ｇ、Ｂに対して、インパルシブデータの階調値は正規映像データの階調値より小さく、場合によってはインパルシブデータが任意の一定階調を有するように構成できる。一定の階調は最も低い階調であるか、ブラックまたは所定範囲の輝度を示す所定レベルの階調であり得る。
【００３５】
ゲート駆動部４００は信号制御部６００からのゲート制御信号CONT1によってゲートオン電圧Vonを少なくとも１つのゲート線Ｇiに印加して、このゲート線Ｇiに接続されたスイッチング素子Ｑを導通させる。その結果、データ線Ｄjに印加されたデータ電圧Vdが導通したスイッチング素子Ｑを通じて当該画素ＰＸに印加される。
画素ＰＸに印加されたデータ電圧Vdと共通電圧Vcomの差は液晶キャパシタＣLCの充電電圧、つまり、画素電圧として示される。液晶分子は画素電圧の大きさによってその配列を異ならせ、それによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は液晶表示板組立体３００に付着された偏光子によって光の透過率変化で示される。
【００３６】
１水平周期（“１H”とも言う）を単位としてこのような過程を繰り返すことで、全ての画素PXに正規映像データ電圧Ｎ及びインパルシブデータ電圧Ｉを印加して１つのフレームの正規映像及びインパルシブ映像を１つのフレームの間に１回ずつ表示する。
１つのフレームが終われば、次のフレームが始まり、各画素PXに印加されるデータ電圧Vdの極性が直前フレームにおける極性と反対になるように、データ駆動部５００に印加される反転信号RVSの状態を制御することができる（“フレーム反転”）。この時、１つのフレーム内でも反転信号RVSの特性によって１つのデータ線を通じて流れる正規映像データ電圧Ｎの極性を変えることができる（例えば:行反転、点反転）。これと異なって、一束の画素に印加される正規映像データ電圧Ｎの極性を互いに異なるように構成することもできる（例えば:列反転、点反転）。インパルシブデータ電圧Ｉの極性も反転信号RVSによって変わるが、図３と異なって任意の極性になってもよい。
【００３７】
正規映像は第１番目画素行から下へ１画素行ずつ順に表示され、インパルシブ映像はｋ番目画素行から下へ一度に３画素行ずつ順に表示される。このように表示すれば、ｋ行の幅を有するインパルシブ映像帯（band）が回転しているように示される。必要に応じて正規映像及びインパルシブ映像を下から開始して上側方向に表示することもできる。これについてさらに詳細に説明する。
【００３８】
走査開始信号STVは正規映像データ用パルスP1とインパルシブデータ用パルス（図示せず）を含み、第１番目画素行のゲート線に接続されているゲート駆動回路（または集積回路チップ）に印加される。正規映像データ用パルスP1は１Hの幅を有し、インパルシブデータ用パルスは４Hの幅を有する。インパルシブデータ用パルスの発生時期は、インパルシブ映像が表示される位置に基づいて決められる。正規映像データ電圧Ｎが第１〜第３画素行の画素PXに印加された後、インパルシブデータ電圧Ｉがｋ番目〜（ｋ+２）番目画素行の画素PXに印加されると、正規映像データ用パルスP1が生成された後、（ｎ-ｋ）／ｎ垂直周期が経過した時点でインパルシブデータ用パルスが生成される（ｎは縦解像度）。１つのフレームの間に正規映像データ用パルスP1とインパルシブデータ用パルスは１つずつ生成される。
【００３９】
前段ゲート駆動回路で生成されるキャリー信号CSもまた正規映像データ用パルス（図示せず）とインパルシブデータ用パルスP2を含み、走査開始信号STVが印加されるゲート駆動回路以外の各ゲート駆動回路に印加される。走査開始信号STVのインパルシブデータ用パルスによって走査開始信号STVの正規映像データ用パルスP1が第１ゲート駆動回路に印加される時、ｋ番目画素行のゲート線に接続されているゲート駆動回路にキャリー信号CSのインパルシブデータ用パルスP2が印加される。
【００４０】
各ゲート駆動回路に提供されて各ゲート駆動回路が出力するゲートオン電圧Vonの持続時間を限定する複数の出力イネーブル信号OEは、正規映像データ用波形OENとインパルシブデータ用波形OEIの２種類の波形を有し、信号制御部６００の制御によって適切な時期に波形が変わる。この２つの波形OEN、OEIは互いに反転した形態であり、周期は４水平周期と同一である。出力イネーブル信号OEが高い値を有すれば、ゲートオン電圧Vonの出力が遮断されてゲートオフ電圧Voffが出力され、低い値を有すればゲートオン電圧Vonが出力される。したがって、出力イネーブル信号OEが正規映像データ用波形OENを有する時、正規映像データ電圧Ｎが印加される間にゲートオン電圧Vonが出力されて当該画素ＰＸに正規映像データ電圧Ｎのみが印加される。反対に、出力イネーブル信号OEがインパルシブデータ用波形OEIを有する時、インパルシブデータ電圧Ｉが印加される間にゲートオン電圧Vonが出力されて当該画素ＰＸにインパルシブデータ電圧Ｉのみが印加される。
【００４１】
走査開始信号STV及びキャリー信号CSの正規映像データ用パルスP1が印加されるゲート駆動回路に印加される出力イネーブル信号OEの波形は正規映像データ用波形OENであり、走査開始信号STV及びキャリー信号CSのインパルシブデータ用パルスP2が印加されるゲート駆動回路に印加される出力イネーブル信号OEの波形はインパルシブデータ用波形OEIである。
【００４２】
ゲートクロック信号CPVはIHの幅を有する第１クロックと2Hの幅を有する第２クロックを含み、２つの第１クロックと１つの第２クロックが交互に繰り返される。ゲートクロック信号CPVの各クロック上昇エッジに同期して走査パルスが生成される。したがって、ゲートクロック信号CPVの第２クロックが下降する毎４番目水平周期開始時点では走査パルスが発生しない。走査パルスの幅は走査開始信号STV及びキャリー信号CRのパルスP1、P2の幅と実質的に同一である。
【００４３】
走査開始信号STVのパルスP1が第１ゲート駆動回路に印加されると、第１〜第３水平周期で各走査パルスはゲート信号ｇ1、ｇ2、ｇ3として当該ゲート線に順に印加される。そして、第４水平周期では出力イネーブル信号OEによって第１ゲート駆動回路の出力は遮断される。再び、第５〜７水平周期で各走査パルスがゲート信号ｇ4、ｇ5、ｇ6として当該ゲート線に順に印加され、第８水平周期でゲート駆動回路の出力は遮断される。このような方式で最後のゲート線までゲート信号が印加される。その結果、第１ゲート線に接続された画素PXから順に正規映像データ電圧Ｎが印加されて、各画素PXに順に自分の正規映像データ電圧Ｎが充電される。
【００４４】
一方、ｋ番目画素行のゲート線に接続されているゲート駆動回路にキャリー信号CSのパルスP2が印加されると、これによる各走査パルスは4H幅を有して互いに重なる。しかし、出力イネーブル信号OEによって第１〜第３水平周期でゲート駆動回路の出力は遮断されるが（走査パルスのうちの遮断された部分を斜線で表示する）、第４水平周期でゲートオン電圧Vonが出力される。したがって、ゲート信号ｇk、ｇk+1、ｇk+2は第４水平周期で当該ゲート線に同時に印加される。同様にゲート信号ｇk+3、ｇk+4、ｇk+5は第８水平周期で当該ゲート線に同時に印加される。このような方式で最後のゲート線までゲート信号が印加され、再び第１ゲート線から（ｋ-１）番目ゲート線までゲート信号が印加される。その結果、ｋ番目ゲート線に接続された画素から３画素行ずつ同時にインパルシブデータ電圧Ｉが印加され、全ての画素ＰＸに順にインパルシブデータ電圧Ｉが充電される。
【００４５】
図４に示すように、１つのフレームの初期画面には画面上部から１/４地点まで直前フレームのインパルシブ映像が表示されており、１/４地点の下には直前フレームの正規映像が表示されている。図３の駆動信号でｋはｎ/４としており、したがって、インパルシブ映像の縦幅は全体画面の縦幅の２５％である。この比率は１つの画素で１つのフレームの間に表示される映像の中でインパルシブ映像比率を意味する。走査開始信号STVのパルスＰ１及びキャリー信号CSのパルスP2が入力されると、画面最上部から下へ順に正規映像が表示され、前述の１/４地点から下へ順にインパルシブ映像が表示される。１/４フレームが経過すれば、上部から１/４地点まで正規映像が表示され、１/４地点から画面中央までインパルシブ映像が表示される。このようにインパルシブ映像は直前フレームの正規映像を削除しながら表示され、また、正規映像はインパルシブ映像の上部を削除しながら表示される。インパルシブ映像は２５％の幅を有する帯のように表示され、あたかも１つのフレームの間に上から下へ回転しているように示される。
【００４６】
図３で３画素行を基準にして動作を説明したが、任意の数の画素行を基準にしてもよい。また、ｋはインパルシブ映像帯の縦幅を規定する変数で、縦解像度の範囲内で必要に応じて設定してもよい。
このように正規映像及びインパルシブ映像を表示することによってブラリングを防止することができ、インパルシブ駆動のための周波数の増加が相対的に少なくて画素電圧の充電率を高めることができる。
【００４７】
データ駆動部５００は、図５に示したように、シフトレジスター部５１０、ラッチ５２０、デジタル−アナログ変換器５３０、バッファー５４０、そしてチャージシェアリング部５５０を備える。チャージシェアリング部５５０は、図６に示したように、隣接したデータ線の間に接続された複数のスイッチング素子ＳＣ1、ＳＣ2、…、ＳＣm-1を含む。各スイッチング素子ＳＣ1、ＳＣ２、…、ＳＣm-1は制御端子及び反転制御端子を有しているトランスミッションゲートであり、制御端子にロード信号LOADが印加される。
【００４８】
シフトレジスター部５１０は水平同期開始信号STHの印加を受けると、データクロック信号HCLKによって入力された映像データDATを順にシフトさせて１つの行の映像データDATをラッチ５２０に伝達する。
シフトレジスター部５１０は複数のシフトレジスターを含み、各シフトレジスターは決められた量の映像データDATを全部シフトさせた後、シフトクロック信号（図示せず）を次の段のシフトレジスターに送って、１つの画素行の映像データDATがシフトレジスター部５１０のシフトレジスターに順にシフトされる。
【００４９】
ラッチ５２０はシフトレジスター部５１０から順に入力を受けた映像データDATをロード信号LOADによってデジタル−アナログ変換機５３０に出力する。
デジタル−アナログ変換器５３０は階調電圧生成部８００から階調電圧Ｖgmの入力を受けて反転信号RVSによって共通電圧Vcomに対して正の値を有する階調電圧と負の値を有する階調電圧のうちの各映像データDATに対応するいずれか１つを選択する。そして、デジタル−アナログ変換器５３０は選択された階調電圧を当該アナログデータ電圧に変換する。
【００５０】
バッファー５４０はデジタル−アナログ変換器５３０からのデータ電圧をチャージシェアリング部５５０に出力する。
チャージシェアリング部５５０は、既に説明したように、制御端子にロード信号LOADに印加されるトランスミッションゲートから構成されている。図７に示したように、ロード信号LOADが高レベルを維持する間にトランスミッションゲートＳＣ1-ＳＣm-1は導通状態になって全てのデータ線Ｄ1-Ｄmが互いに接続される。したがって、全てのデータ線Ｄ1-Ｄmの電圧状態は所定の電圧レベルＶ1に均一となる。つまり、チャージシェアリングが行われる。その後、ロード信号LOADが高レベルから低レベルに変われば、下降エッジ時にトランスミッションゲートＳＣ1-ＳＣm-1の制御端子に低レベルが印加されて、全てのトランスミッションゲートＳＣ1-ＳＣm-1は導通状態から非導通状態に変わり、映像データDATに対応する当該データ電圧がデータ線Ｄ1-Ｄmを通じて伝達される。
【００５１】
これによって、ロード信号LOADが高レベルを維持する間にチャージシェアリングが発生してデータ線の電圧DOUTはチャージシェアリングが発生する間に所定電圧V1レベルを維持した後、各当該極性の正規映像データ電圧やインパルシブデータ電圧に変わる。この時、高レベルを維持するロード信号LOADの幅は、十分なチャージシェアリングが行われてデータ線の電圧DOUTが所定レベルの電圧V1に安定的に変り得る程度に広いことが良く、約１μs以上であることが好ましい。また、ロード信号LOADが低レベルから高レベルに変わる時点からゲートクロック信号CPVが低レベルから高レベルに変わる時点までは約１．８μｓであることがよい。
【００５２】
この時、データ電圧の極性は、ロード信号LOADが低レベルから高レベルに変わって１つの画素行の映像データDATがラッチ５２０からデジタル−アナログ変換器５３０に印加される時、反転信号RVSのレベルによって決められる。つまり、反転信号RVSのレベルが高レベルである場合、データ電圧の極性は正（＋）の極性を有し、反転信号RVSのレベルが低レベルである場合、データ電圧の極性は負（−）の極性を有するが、これに限定されず反対の場合も可能である。
【００５３】
このように、データ線Ｄ1-Ｄmに映像データDATに対応するデータ電圧が印加される前に、チャージシェアリング部５５０を利用して全てのデータ線Ｄ1-Ｄmの電圧レベルを一定の電圧V1レベルに均一化させるチャージシェアリングを実施する。したがって、データ線Ｄ1-Ｄmは、正規映像データ電圧を印加するか、インパルシブデータ電圧を印加しても、全て同一の電圧レベルで当該電圧に変化するので、全ての画素PXは同一の充電条件でインパルシブデータ電圧や正規映像データ電圧への充電動作が行われる。
【００５４】
その結果、ブラック映像データ電圧のようなインパルシブデータ電圧から正規映像データ電圧へ充電される時の充電条件が、正規映像データ電圧から反対極性の正規映像データ電圧へ充電される時の充電条件より有利であるために発生する明るい横線紋の不良が減少する。
この時、データ線に正常データ電圧やブラックデータ電圧が印加される前にデータ駆動部５００はロード信号LOADに同期して全てのデータ線を接続するチャージシェアリングを実施する。次に、図５を参照して、このようなデータ駆動部５００の動作についてさらに詳細に説明する。
【００５５】
図５は本発明の１つの実施例によるデータ駆動部のブロック図であり、図６は図５に示したチャージシェアリング部の回路図に対する一例である。図７は本発明の１つの実施例によるチャージシェアリング時、ロード信号、ゲートクロック信号、反転信号によって任意の１つのデータ線を流れる電圧に対する波形図である。
データ駆動部５００は、図５に示したように、シフトレジスター部５１０、ラッチ５２０、デジタル−アナログ変換器５３０、バッファー５４０、そしてチャージシェアリング部５５０を備える。チャージシェアリング部５５０は、図６に示したように、隣接したデータ線の間に接続された複数のスイッチング素子ＳＣ1，ＳＣ2，…，ＳＣm-1を含む。各スイッチング素子ＳＣ1，ＳＣ2，…，ＳＣm-1は制御端子及び反転制御端子を有しているトランスミッションゲートであり、制御端子にロード信号LOADが印加される。
【００５６】
シフトレジスター部５１０は水平同期開始信号STHの印加を受けると、データクロック信号HCLKによって入力された映像データDATを順にシフトさせ、１つの行の映像データDATをラッチ５２０に伝達する。シフトレジスター部５１０は複数のシフトレジスターを含み、シフトレジスターが担当する映像データDATを全部シフトさせた後、シフトクロック信号（図示せず）を次の段のシフトレジスターに伝送して映像データDATのシフト動作を行う。よって、１つの画素行の映像データDATがシフトレジスター部５１０のシフトレジスターに順にシフトされる。
【００５７】
ラッチ５２０はシフトレジスター部５１０から順に入力を受けた映像データDATをロード信号LOADによってデジタル−アナログ変換器５３０に出力する。
デジタル−アナログ変換器５３０は階調電圧生成部８００から階調電圧Ｖgmの入力を受けて反転信号RVSによって共通電圧Ｖcomに対して正の値を有する階調電圧と負の値を有する階調電圧のうちのいずれか１つを選択する。そして、選択された階調電圧の中で各映像データDATに対応する階調電圧を選択し、デジタル映像データDATを当該アナログデータ電圧に変換する。
【００５８】
バッファー５４０はデジタル−アナログ変換器５３０からのデータ電圧をチャージシェアリング部５５０に出力する。
チャージシェアリング部５５０は、既に説明したように、制御端子にロード信号LOADに印加されるトランスミッションゲートから構成されている。図７に示したように、ロード信号LOADが高レベルを維持する間に、トランスミッションゲートＳＣ1-ＳＣm-1は導通状態になって、全てのデータ線Ｄ1-Ｄmが互いに接続される。したがって、全てのデータ線Ｄ1-Ｄmの電圧状態は所定の電圧レベルＶ１に均一となる。つまり、チャージシェアリングが行われる。その後、ロード信号LOADが高レベルから低レベルに変われば、つまり、下降エッジ時にトランスミッションゲートＳＣ1-ＳＣm-1の制御端子に低レベルが印加されて、全てのトランスミッションゲートＳＣ1-ＳＣm-1は導通状態から非導通状態に変わり、映像データDATに対応する当該データ電圧がデータ線Ｄ1-Ｄmを通じて伝達される。
【００５９】
その結果、ロード信号LOADが高レベルを維持する間にチャージシェアリングが発生し、データ線の電圧DOUTはチャージシェアリングが発生する間に所定電圧V1レベルを維持した後、各当該極性の正常データ電圧やインパルシブデータ電圧に変わる。この時、高レベルを維持するロード信号LOADの幅は充分なチャージシェアリングが行われてデータ線の電圧DOUTが所定レベルの電圧V1に安定的に変わり得る程度に広いことがよく、約１μｓ以上であるのが好ましい。また、ロード信号LOADが低レベルから高レベルに変わる時点からゲートクロック信号CPVが低レベルから高レベルに変わる時点までは約１．８μｓであるのがよい。
【００６０】
この時、データ電圧の極性はロード信号LOADが低レベルから高レベルに変わって、１つの画素行の映像データDATがラッチ５２０からデジタル−アナログ変換器５３０に印加される時、反転信号RVSのレベルによって決められる。つまり、反転信号RVSのレベルが高レベルである場合にデータ電圧の極性は正（＋）の極性を有し、反転信号RVSのレベルが低レベルである場合にデータ電圧の極性は負（−）の極性を有するが、これに限定されず、反対の場合も可能である。
【００６１】
このように、データ線Ｄ1-Ｄmに映像データDATに対応するデータ電圧が印加される前にチャージシェアリング部５５０を利用して全てのデータ線Ｄ1-Ｄmの電圧レベルを一定の電圧V1レベルに均一化するチャージシェアリングを実施する。したがって、データ線Ｄ1-Ｄmにより正常データ電圧を印加する場合、インパルシブデータ電圧を印加する場合のいずれの場合も全て同一の電圧レベルから当該電圧に変化するので、全ての画素は同一の充電条件でインパルシブデータ電圧や映像データ電圧への充電動作が行われる。
【００６２】
これによって、ブラック映像データから正常データ電圧へ充電される時の充電条件が、正常データ電圧から反対極性の正常データ電圧へ充電される時の充電条件より有利であるために発生する明るい横線紋の不良が減る。つまり、インパルシブ駆動のためにインパルシブデータ電圧が印加された後、正常データ電圧が印加される場合や、極性が反対である正常データ電圧に変わる場合、全て同一な電圧レベルV1から当該データ電圧に変わるので、同一な充電条件で画素の充電動作が行われる。
【００６３】
本発明の他の実施例による液晶表示装置について図８を図１と共に参照して詳細に説明する。但し、上述した実施例と同一の部分についての詳細な説明は省略する。
図８は本発明の他の実施例による液晶表示装置の２つの副画素に対する等価回路図である。
図１に示すように、本発明の他の実施例による液晶表示装置も液晶表示板組立体３００、ゲート駆動部４００、データ駆動部５００、階調電圧生成部８００、そして信号制御部６００を含む。
【００６４】
液晶表示板組立体３００は、図８に示したように、等価回路で見る時、複数の信号線（図示せず）と、これに接続されていてほぼ行列形態で配列された複数の画素PXを含む。液晶表示板組立体３００は互いに対向する下部及び上部表示板１００、２００と、その間に入っている液晶層３を含む。
信号線はゲート信号（“走査信号”とも言う）を伝達する複数のゲート線（図示せず）とデータ信号を伝達する複数のデータ線（図示せず）を含む。ゲート線はほぼ行方向に延びた互いにほぼ平行であり、データ線はほぼ列方向に延びて互いにほぼ平行である。
【００６５】
各画素ＰＸは一対の副画素を含み、各副画素は液晶キャパシタＣLCａ、ＣLCｂを含む。２つの副画素のうちの少なくとも１つはゲート線、データ線及び液晶キャパシタＣLCａ、ＣLCｂと接続されたスイッチング素子（図示せず）を含む。
液晶キャパシタＣLCａ/ＣLCｂは下部表示板１００の副画素電極PEa/PEbと上部表示板２００の共通電極CEを２つの端子とし、副画素電極PEa/PEbと共通電極CEの間の液晶層３は誘電体として機能する。一対の副画素電極PEa、PEbは互いに分離されており、１つの画素電極PEを構成する。共通電極CEは上部表示板２００の前面に形成されていて共通電圧Vcomの印加を受ける。液晶層３は負の誘電率異方性を有し、液晶層３の液晶分子は電場がない状態でその長軸が２つの表示板の表面に対して垂直または水平をなすように配向されていてもよい。
【００６６】
一方、色表示を実現するためには、各画素ＰＸが空間分割または時間分割方式で表示することができる。図８は空間分割の一例で、各画素ＰＸが上部表示板２００の領域に基本色のうちの１つを示す色フィルターCFを備えることを示している。図８とは異なって、色フィルターCFは下部表示板１００の第１及び第２副画素電極PEa、PEbの上または下に形成してもよい。
【００６７】
表示板１００、２００の外側面には偏光子（図示せず）が設けられているが、２つの偏光子の偏光軸を直交状態に構成することができる。反射型液晶表示装置の場合には、２つの偏光子のうちの１つを省略できる。直交偏光子である場合、電場のない液晶層３に入った入射光を遮断する。
階調電圧生成部８００は画素ＰＸの透過率と関する少なくとも２つの階調電圧集合（または基準階調電圧集合）を生成する。少なくとも２つの（基準）階調電圧集合は互いに異なるガンマ曲線に基づいて生成され、各（基準）階調電圧集合は共通電圧Vcomに対して正の値を有するものと負の値を有するものを含む。しかし、少なくとも２つの（基準）階調電圧集合の代わりに１つの（基準）階調電圧集合のみを生成することもできる。
【００６８】
以下では、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は外部のグラフィック制御機から入力映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号を受信する。
信号制御部６００は入力映像信号Ｒ、Ｇ、Ｂと入力制御信号に基づいて入力映像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００及びデータ駆動部５００の動作条件に合わせて適切に処理し、ゲート制御信号CONT1及びデータ制御信号CONT2などを生成した後、ゲート制御信号CONT1をゲート駆動部４００に出力して、データ制御信号CONT2と処理した映像信号DATをデータ駆動部５００に出力する。出力映像信号DATは入力映像信号Ｒ、Ｇ、Ｂに基づいて作った正規映像データとインパルシブ駆動のためのインパルシブデータを含む。
【００６９】
ゲート制御信号CONT1は走査開始信号STV、ゲートクロック信号CPV及び少なくとも１つの出力イネーブル信号OEを含む。
データ制御信号CONT2は１つの束の副画素に対する映像データの伝送開始を知らせる水平同期開始信号STHと、液晶表示板組立体３００にデータ信号を印加することを命令するロード信号LOAD、データクロック信号HCLK及び反転信号RVSを含む。
【００７０】
信号制御部６００からのデータ制御信号CONT2によってデータ駆動部５００は１つの束の副画素に対する出力映像信号DATを受信し、各出力映像信号DATに対応する階調電圧を選択することによってデジタル映像信号DATをアナログデータ電圧Vdに変換した後、これを当該データ線に印加する。
ゲート駆動部４００は信号制御部６００からのゲート制御信号CONT1によってゲートオン電圧Vonをゲート線に印加して、このゲート線に接続されたスイッチング素子を導通させる。その結果、データ線に印加されたデータ信号が導通したスイッチング素子を通じて当該副画素PXa、PXbに印加される。
【００７１】
１つの画素電極PEをなす一対の副画素電極PEa、PEbが別個のスイッチング素子と接続されている場合、つまり、各副画素が各々のスイッチング素子を有している場合には、２つの副画素が互いに異なる時間に同一のデータ線を通じて別個のデータ電圧の印加を受けることができ、また、同一の時間に互いに異なるデータ線を通じて別個のデータ電圧の印加を受けることもできる。これとは異なって、副画素電極PEaはスイッチング素子（図示せず）と接続されていて、副画素電極PEbは副画素電極PEaと容量性結合されている場合には、副画素電極PEaを含む副画素のみスイッチング素子を通じてデータ電圧の印加を受け、副画素電極PEbを含む副画素は副画素電極PEaの電圧変化によって変化する電圧を有することができる。この時、副画素電極PEaの面積は副画素電極PEbの面積より小さく、副画素電極PEaの電圧は副画素電極PEbの電圧より大きい。
【００７２】
このように液晶キャパシタＣLCａ、ＣLCｂの両端に電位差が生じれば、表示板１００、２００の表面にほとんど垂直の電場（電界）が液晶層３に生成される（以下、画素電極PE及び共通電極CEを同様に“電場生成電極”と言う）。その結果、液晶層３の液晶分子は電場に応答してその長軸が電場の方向に垂直をなすように傾き、液晶分子が傾いた程度によって液晶層３に入射光の偏光の変化程度が変わる。このような偏光の変化は偏光子によって透過率の変化で現れ、これによって液晶表示装置は映像を表示する。
【００７３】
液晶分子が傾く角度は電場の強さによって変わるが、２つの液晶キャパシタＣLCａ、ＣLCｂの電圧が互いに異なるので、液晶分子が傾いた角度が異なり、そのために２つの副画素の輝度が異なる。したがって、液晶キャパシタＣLCａの電圧と液晶キャパシタＣLCｂの電圧を適切に合わせば、側面から見る映像を正面から見る映像に最大限に近くすることができ、つまり、側面ガンマ曲線を正面ガンマ曲線に最大限に近くすることができ、このようにして側面視認性を向上させることができる。
【００７４】
また、高い電圧の印加を受ける副画素電極PEaの面積を副画素電極PEbの面積より小さくすれば、側面ガンマ曲線を正面ガンマ曲線にさらに近くすることができる。特に、副画素電極PEa、PEbの面積比をほぼ１:２とすれば、側面ガンマ曲線が正面ガンマ曲線により近くなって側面視認性がさらに良くなる。
１水平周期（“１Ｈ”とも言う）を単位としてこのような過程を繰り返すことによって、全ての副画素PXa、PXbにデータ電圧Vdを印加して１つのフレームの正規映像及びインパルシブ映像を表示する。
【００７５】
１つのフレームが終われば、次のフレームが始まり、各副画素PXa、PXbに印加されるデータ電圧Vdの極性が直前フレームにおける極性と反対になるようにデータ駆動部５００に印加される反転信号RVSの状態を制御することができる。また、１つのフレーム内でも行反転、点反転、列反転などの極性反転方式によってデータ駆動部５００に印加される反転信号RVSの状態を制御することができる。
【００７６】
一方、１つのフレームの間に副画素PXaには正規映像データに基づいた正規映像を表示し、副画素PXbには正規映像データに基づいた正規映像及びインパルシブデータに基づいたインパルシブ映像を１回ずつ表示する。このように副画素PXbにのみインパルシブ映像を表示しても、副画素電極PEaに対する副画素電極PEbの面積比を大きくして全体画面に対するインパルシブ映像の表示比率を高めれば、副画素PXa、PXbにインパルシブ映像を表示することと同様の水準でブラリングを減少することができる。
【００７７】
次に、図８に示した２つの副画素が互いに異なる時間に同一のデータ線を通じて別個のデータ電圧の印加を受ける本発明の他の実施例による液晶表示装置について図９を参照して詳細に説明する。
図９は本発明の他の実施例による液晶表示装置の１つの画素に対する等価回路図である。
【００７８】
図９に示すように、本実施例による液晶表示装置は複数対のゲート線ＧＬａ、ＧＬｂ、複数のデータ線DL及び複数の維持電極線SLを含む信号線と、これに接続された複数の画素PXを含む。
各画素PXは一対の副画素PXa、PXbを含み、各副画素PXa/PXbは各々当該ゲート線GLa/GLb及びデータ線DLに接続されているスイッチング素子Qa/Qbと、これに接続された液晶キャパシタＣLCａ/ＣLCｂ、そしてスイッチング素子Qa/Qb及び維持電極線SLに接続されているストレージキャパシタＣSTａ/ＣSTｂを含む。
【００７９】
各スイッチング素子Qa/Qbは下部表示板１００に設けられている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線GLa/GLbに接続されており、入力端子はデータ線DLに接続されており、出力端子は液晶キャパシタＣLCａ/ＣLCｂ及びストレージキャパシタＣSTａ/ＣSTｂに接続されている。
液晶キャパシタＣLCａ/ＣLCｂの補助的な役割を果たすストレージキャパシタＣSTａ/ＣSTｂは、下部表示板１００に設けられた維持電極線SLと画素電極PEが絶縁体を間に挟んで重合して構成され、維持電極線SLには共通電圧Vcomなどの所定の電圧が印加される。しかし、ストレージキャパシタＣSTａ、ＣSTｂは副画素電極PEa、PEbが絶縁体を媒介として直上の前段ゲート線と重合するように構成してもよい。
【００８０】
液晶キャパシタＣLCａ、ＣLCｂなどについては上述したので、詳細な説明を省略する。
次に、このような液晶表示装置の動作について図１０及び図１１を参照して詳細に説明する。
図１０は図９に示した画素を含む液晶表示装置の駆動信号を示したタイミング図であり、図１１は図１０に示した駆動信号によって表示される画像を１つのフレームの間に表示した概略図である。
【００８１】
図９に示した画素を含む液晶表示装置では、信号制御部６００が入力映像信号Ｒ、Ｇ、Ｂを受信して副画素PXaに対する正規映像データNaと副画素PXbに対する正規映像データNb及びインパルシブデータＩを含む出力映像信号DATに変換してデータ駆動部５００に伝送する。
信号制御部６００はＭ個の束の入力映像信号Ｒ、Ｇ、Ｂを受けて各Ｍ個の束の正規映像データNa、Nbに変換し、１つの束のインパルシブデータＩを生成してＭ個の束の入力映像信号Ｒ、Ｇ、Ｂが入力される時間と実質的に同一な時間の間に（２Ｍ＋１）個の束の出力映像信号DATを出力する（Ｍは自然数）。したがって、水平同期開始信号STHの周波数は水平同期信号Hsyncの周波数の（２Ｍ＋１）/Ｍ倍である。また、出力映像信号DATが同期されるデータクロック信号HCLKの周波数は入力映像信号Ｒ、Ｇ、Ｂが同期されるメインクロックMCLKの周波数の（２Ｍ＋１）/Ｍ倍であり得る。例えば、図１０にはＭを３として示した。
【００８２】
データ駆動部５００は１つの副画素行の出力映像信号DATを受信し、各出力映像信号DATに対応する階調電圧を選択することによって出力映像信号DATをアナログデータ電圧Vdに変換した後、これを当該データ線DLに印加する。
階調電圧生成部８００で１つの階調電圧集合を作って、正規映像データNa、Nbを互いに異ならせて各画素PXa、PXbに互いに異なる電圧を印加することができる。しかし、正規映像データNa、Nbは同一でありながら２つの副画素PXa、PXbに対する階調電圧集合を別に作り、これを交互にデータ駆動部５００に提供することができ、また、データ駆動部５００でこれを交互に選択することによって、２つの副画素PXa、PXbに互いに異なる電圧を印加することもできる。但し、この時、２つの副画素PXa、PXbの合成ガンマ曲線が正面での基準ガンマ曲線に近く映像信号を補正したり、階調電圧集合を作ることが好ましい。例えば、正面での合成ガンマ曲線は、この液晶表示板組立体に最も適するように決められた正面での基準ガンマ曲線と一致するようにし、側面での合成ガンマ曲線は正面での基準ガンマ曲線と最も近くする。
【００８３】
インパルシブデータＩに対しても階調電圧生成部８００は別途の階調電圧集合を生成することができ、正規映像データNa、Nb用階調電圧集合を使用することもできる。
図１０に示したように、データ駆動部５００は第１〜第６水平周期の間に第１〜第３番目画素行の各副画素PXa、PXbに対するデータ電圧Vdを１Ｈごとに順に当該データ線DLに印加する。
【００８４】
ゲート駆動部４００もこれに同期して第１〜第６水平周期の間に第１〜第３番目画素行の副画素PXa、PXbに各々接続されているゲート線GLa、GLbにゲート信号ｇ1a-ｇ3bを１Ｈごとに順に印加して、これらゲート線GLa、GLbに各々接続されているスイッチング素子Qa、Qbを導通させる。その結果、データ線DLに印加された正規映像データNa、Nbに相当するデータ電圧Vdが導通したスイッチング素子Qa、Qbを通じて当該副画素PXa、PXbに各々印加される。
【００８５】
そして、データ駆動部５００は第７水平周期TIの間にインパルシブデータＩに対するデータ電圧Vdをデータ線DLに印加する。
第７水平周期TIでゲート駆動部４００はゲート信号ｇkb、ｇk+1b、ｇk+2bを各々ｋ〜（ｋ＋２）番目画素行の副画素PXbに接続されたゲート線GLbに同時に印加して、このゲート線GLbに接続されたスイッチング素子Qbを導通させる。その結果、データ線DLに印加されたインパルシブデータＩに対応するデータ電圧Vdが導通したたスイッチング素子Qbを通じて当該画素PXbに印加される。
【００８６】
このような方式で３画素行ごとに６水平周期の間に正規映像データNa、Nbに対応するデータ電圧Vdを当該副画素PXa、PXbに印加し、１水平周期の間にインパルシブデータＩに対応するデータ電圧Vdを当該副画素PXbに印加する。１つのフレームの間に全ての副画素PXaに正規映像データNaに対応するデータ電圧Vdを印加し、全ての副画素PXbに正規映像データNb及びインパルシブデータＩに対応するデータ電圧Vdを１回ずつ印加して、一つのフレームの正規映像及びインパルシブ映像を表示する。
【００８７】
図１１に正規映像及びインパルシブ映像が１つのフレームの間に表示される過程が示されている。図４と同様に、ｋはｎ/４とし（ｎは縦解像度）、表示されるパターンは図４と実質的に同一なので、これについての詳細な説明は省略する。ただし、斜線の部分のようにインパルシブ映像が表示されている領域の副画素PXaには正規映像が表示されているので、この領域での輝度が図４に示されている同一な領域における輝度に比べて高い。
【００８８】
本実施例ではインパルシブ映像を副画素PXbに表示することと説明したが、これと反対に、インパルシブ映像を副画素PXaに表示することもできる。
このようにインパルシブ映像を２つの副画素PXa、PXbのうちのいずれか１つに表示し、他の副画素には正規映像を表示することによって、ブラリングを防止しながら輝度低下を減らすことができる。また、複数行の副画素にインパルシブ映像を同時に表示することで、インパルシブ駆動のための周波数の増加が相対的に少ないので画素電圧の充電率を高めることができる。
【００８９】
図２〜図４に示した液晶表示装置の多くの特徴が図８〜図１１に示した液晶表示装置にも適用できる。
以下では図９に示した画素を有する液晶表示装置におけるインパルシブ映像を表示するための他の駆動方法について図１２を参照して詳細に説明する。
図１２は本発明の他の実施例による液晶表示装置の駆動信号の他の例を示したタイミング図である。
【００９０】
図１２に示したタイミング度は３画素行単位でデータ電圧の極性が変わる行反転である場合の駆動信号に関する。
図１２に示したように、データ駆動部５００は第１〜第６水平周期の間に第１〜第３番目画素行の各副画素PXa、PXbに対する正極性のデータ電圧を１Ｈごとに順に当該データ線DLに印加する。
【００９１】
ゲート駆動部４００もこれに同期して第１〜第６水平周期の間に第１〜第３番目画素行の副画素PXa、PXbに各々接続されているゲート線GLa、GLbにゲート信号ｇ1a-ｇ3bを１Ｈごとに順に印加して、これらゲート線GLa、GLbに各々接続されているスイッチング素子Qa、Qbを導通させる。その結果、データ線DLに印加された正規映像データNa、Nbに相当する正極性のデータ電圧Vdが導通したスイッチング素子Qa、Qbを通じて当該副画素PXa、PXbに各々印加される。
【００９２】
そして、データ駆動部５００は第７水平周期の間にインパルシブデータＩに対するデータ電圧Vdをデータ線DLに印加する。
第７水平周期でゲート駆動部４００はゲート信号ｇkb、ｇk+1b、ｇk+2bを各々ｋ〜（ｋ＋２）番目画素行の副画素PXbに接続されたゲート線GLbに同時に印加して、このゲート線GLbに接続されたスイッチング素子Qbを導通させる。その結果、データ線DLに印加されたインパルシブデータＩに対応するデータ電圧Vdが導通したスイッチング素子Qbを通じて当該画素PXbに印加される。
【００９３】
その後、データ駆動部５００は所定時間TCの間に所定の負極性データ電圧を印加する。しかし、いずれのゲート線にもゲートオン電圧Vonを印加しない。ここで、所定時間TCは１水平周期と同一であってもよく、これと異なってもよい。また、所定の負極性データ電圧は第４画素行の副画素PXaに印加される正規映像データNaに対する負極性データ電圧に基づいて決められてもよく、一定の値を有してもよい。
【００９４】
このような方式で３画素行ごとに６水平周期の間に正規映像データNa、Nbに対応するデータ電圧Vdを当該副画素PXa、PXbに印加し、１水平周期の間にインパルシブデータＩに対応するデータ電圧Vdを当該副画素PXbに印加し、所定時間TCの間に直前データ電圧Vdの極性と異なる極性のデータ電圧を印加して先充電する。１つのフレームの間に全ての副画素PXaに正規映像データNaに対応するデータ電圧Vdを印加し、全ての副画素PXbに正規映像データNb及びインパルシブデータＩに対応するデータ電圧Vdを１回ずつ印加して、１つのフレームの正規映像及びインパルシブ映像を表示する。
【００９５】
その結果、図１２に示したように、副画素PXa、PXbには正極性と負極性の画素電圧Vpが３画素行ごとに交互に充電され、極性が変わる時、所定時間TCの間に次に変わる極性を有する所定のデータ電圧でデータ線DLを先充電するので、画素電圧Vpの充電率が高まる。
図１０及び図１１に示した液晶表示装置の多くの特徴が図１２に示した液晶表示装置にも適用できる。
【００９６】
次に、図９に示した画素を有する液晶表示装置でインパルシブ映像を表示するための他の駆動方法について図１３を参照して詳細に説明する。
図１３は本発明の他の実施例による液晶表示装置の駆動信号の他の例を示したタイミング図である。
信号制御部６００は入力映像信号Ｒ、Ｇ、Ｂを副画素PXa、PXbに対する正規映像データに変換するが、インパルシブデータは別途に作らない。
【００９７】
階調電圧生成部８００は２つの副画素PXa、PXbに対する階調電圧集合を別に作り、これを交互にデータ駆動部５００に提供したり、データ駆動部５００でこれを交互に選択する。
データ駆動部５００は、図５〜図７を参照して既に説明したように、一定の時間の間にデータ駆動部５００の全ての出力端子を内部で互いに接続するチャージシェアリング機能を有している。データ駆動部５００からのデータ電圧のうちのその半分が正極性で、残り半分は負極性であれば、全体データ線DLのうちの半分は正極性のデータ電圧が充電され、残り半分は負極性のデータ電圧が充電される。したがって、データ駆動部５００が全ての出力端子を接続すれば、データ線DLの電荷が互いに再配列されながら、データ駆動部５００の出力端子には正極性と負極性の中間値であるほぼ共通電圧Vcomのレベルを有する電荷共有電圧Ｉがかかる。
【００９８】
電荷を共有する状態でゲート駆動部４００がゲートオン電圧Vonを所定画素行の副画素PXbに印加して、電荷共有電圧Ｉが所定画素行の副画素PXbに印加されるようにする。電荷共有電圧Ｉはインパルシブデータ電圧として使用される。
図１３に示すように、１Ｈ区間はロード信号LOADがローレベルであるデータ電圧出力区間とハイレバルであるチャージシェアリング区間に分けられる。
【００９９】
データ駆動部５００は信号制御部６００から１つの画素行の正規映像データを受信し、データ電圧出力区間のうちの前半部で階調電圧生成部８００からの副画素PXaに対する階調電圧集合から正規映像データに対応する階調電圧を選択してデータ電圧Naとしてデータ線DLに印加する。
ゲート駆動部４００は副画素PXaに接続されているゲート線GLaにゲートオン電圧Vonを印加して、データ線DLに印加されたデータ電圧Naを当該副画素PXaに印加する。
【０１００】
そして、データ電圧出力区間の後半部で階調電圧生成部８００が副画素PXbに対する階調電圧集合をデータ駆動部５００に提供するように構成でき、データ駆動部５００がこれを選択することによって副画素PXbに対するデータ電圧Nbをデータ線DLに印加するように構成する。
再び、ゲート駆動部４００は副画素PXbに接続されているゲート線GLbにゲートオン電圧Vonを印加してデータ線DLに印加されたデータ電圧Nbを当該副画素PXbに印加する。
【０１０１】
その後、ロード信号LOADがハイレバルになれば、チャージシェアリング区間が始まり、データ駆動部５００は全体データ線DLの電荷を共有し、その結果、電荷共有電圧Ｉがデータ線DLにかかる。
これと同時に、ゲート駆動部４００は所定の画素行（例えば、ｋ番目画素行）の副画素PXbに接続されているゲート線GLbにゲートオン電圧Vonを印加して当該副画素PXbに電荷共有電圧Ｉを印加させる。
【０１０２】
１水平周期を単位としてこのような過程を繰り返すことによって、全ての副画素PXa、PXbに正規映像及び電荷共有電圧Ｉによるインパルシブ映像を１つのフレームの間に表示する。
図１３に示したように、複数の水平周期の間に１つの画素行の副画素PXbに電荷共有電圧Ｉを印加したり、複数の画素行の副画素PXbに電荷共有電圧Ｉを同時に印加したりすることができる。その結果、電荷共有区間が短くても電荷共有電圧Ｉを副画素PXbに十分に充電することができる。
【０１０３】
データ電圧出力区間で副画素PXa、PXbにデータ電圧Na、Nbを各々印加する区間の長さは互いに同一でなくてもよい。
このように本実施例によれば、別途のインパルシブデータを生成せずデータ駆動部５００の出力端子で電荷共有を通じてインパルシブ映像のための電圧を供給するので、信号制御部６００及びデータ駆動部５００の動作が簡単で、階調電圧生成部８００が別途の階調電圧集合を作る必要がない。また、データ電圧の極性が行反転または点反転である場合、データ線DLが共通電圧Vonレベルに十分に充電されているので、画素電圧の充電率も高めることができる。
【０１０４】
図１０及び図１１に示した液晶表示装置の多くの特徴が図１３に示した液晶表示装置にも適用できる。
以下では図８に示した２つの副画素が互いに同一の時間に互いに異なるデータ線を通じて別個のデータ電圧の印加を受ける本発明の他の実施例による液晶表示装置について図１４を参照して詳細に説明する。
【０１０５】
図１４は本発明の他の実施例による液晶表示装置の１つの画素に対する等価回路図である。
図１４に示すように、本実施例による液晶表示装置は複数のゲート線GL、複数対のデータ線DLa、DLb及び複数の維持電極線SLを含む信号線と、これに接続された複数の画素PXを含む。
【０１０６】
各画素PXは一対の副画素PXc、PXdを含み、各副画素PXc/PXdは各々当該ゲート線GL及びデータ線DLa/DLbに接続されているスイッチング素子Qc/Qdと、これに接続された液晶キャパシタＣLCｃ/ＣLCｄ、そしてスイッチング素子Qc/Qd及び維持電極線SLに接続されているストレージキャパシタＣSTｃ/ＣSTｄを含む。
各スイッチング素子Qc/Qdもまた、下部表示板１００に備えられている薄膜トランジスタなどの３端子素子で、その制御端子はゲート線GLと接続されており、入力端子はデータ線DLa/DLbと接続されており、出力端子は液晶キャパシタＣLCｃ/ＣLCｄ及びストレージキャパシタＣSTｃ/ＣSTｄと接続されている。
【０１０７】
液晶キャパシタＣLCｃ、ＣLCｄとストレージキャパシタＣSTｃ、ＣSTｄなどについては前述したために詳細な説明を省略する。
次に、このような液晶表示装置の動作に対して図１５を参照して詳細に説明する。
図１５は図１４に示した画素を含む液晶表示装置の駆動信号を示したタイミング図である。
【０１０８】
図１４に示した画素を含む液晶表示装置では、信号制御部６００が１つの画素行の入力映像信号Ｒ、Ｇ、Ｂを受信して副画素PXaに対する正規映像データNaと副画素PXbに対する正規映像データNbを含む出力映像信号DATに変換したり、副画素PXaに対する正規映像データNaと副画素PXbに対するインパルシブデータＩを含む出力映像信号DATに変換してデータ駆動部５００に伝送する。
【０１０９】
データ駆動部５００は１つの画素行の出力映像信号DATを受信し、各出力映像信号DATに対応する階調電圧を選択することによって出力映像信号DATをアナログデータ電圧Vda、Vdbに変換した後、これを当該データ線DLa、DLbに各々印加する。
階調電圧生成部８００で１つの階調電圧集合を作って、正規映像データNa、Nbを互いに異ならせて各画素PXa、PXbに互いに異なる電圧を印加することができる。２つの副画素PXa、PXbの合成ガンマ曲線が正面での基準ガンマ曲線に近く映像信号を補正したり、階調電圧集合を作ったりすることが好ましい。例えば、正面での合成ガンマ曲線は、この液晶表示板組立体に最も適するように決められた正面での基準ガンマ曲線と一致させ、側面での合成ガンマ曲線が正面での基準ガンマ曲線と最も近くなるようにする。
【０１１０】
図１５に示したように、データ駆動部５００は第１番目画素行の各副画素PXa、PXbに対する正規映像データNa、Nbに各々対応するデータ電圧Vda、Vdbを当該データ線DLa、DLbに各々印加する。
ゲート駆動部４００は第１番目画素行の副画素PXa、PXbに接続されているゲート線GLにゲート信号ｇ1を印加して、このゲート線GLに接続されているスイッチング素子Qa、Qbを同時に導通させる。その結果、データ線DLa、DLbに各々印加されているデータ電圧Vda、Vdbが導通したスイッチング素子Qa、Qbを通じて当該副画素PXa、PXbに各々印加される。
【０１１１】
そして、データ駆動部５００はｋ番目画素行の各副画素PXa、PXbに対する正規映像データNa及びインパルシブデータＩに各々対応するデータ電圧Vda、Vdbを当該データ線DLa、DLbに各々印加する。
ゲート駆動部４００はｋ番目画素行の副画素PXa、PXbに接続されているゲート線GLにゲート信号ｇkを印加して、このゲート線GLに接続されているスイッチング素子Qa、Qbを同時に導通させる。その結果、データ線DLa、DLbに各々印加されているデータ電圧Vda、Vdbが導通したスイッチング素子Qa、Qbを通じて当該副画素PXa、PXbに各々印加される。
【０１１２】
このような方式で、１水平周期ごとに交互に１つの画素行の副画素PXa、PXbには正規映像データNa、Nbに対応するデータ電圧Vda、Vdbを各々印加し、他の１つの画素行の副画素PXa、PXbには正規映像データNaとインパルシブデータＩに各々対応するデータ電圧Vda、Vdbを各々印加する。１つのフレームの間に全ての副画素PXaに正規映像データNaに対応するデータ電圧Vdaを印加し、全ての副画素PXbに正規映像データNb及びインパルシブデータＩに対応するデータ電圧Vdaを１回ずつ印加して１つのフレームの正規映像及びインパルシブ映像を表示する。
【０１１３】
図９〜図１１に示した液晶表示装置の多くの特徴が図１４及び図１５に示した液晶表示装置にも適用できる。
以下では図８に示した２つの副画素のうちの１つの副画素のみスイッチング素子を通じてデータ電圧の印加を受けて、他の１つの副画素は容量性結合されている本発明の他の実施例による液晶表示装置について図１６を参照して詳細に説明する。
【０１１４】
図１６は本発明の他の実施例による液晶表示装置の１つの画素に対する等価回路図である。
図１６に示すように、本実施例による液晶表示装置は複数のゲート線GLと複数のデータ線DLを含む信号線と、これに接続されている複数の画素PXを含む。
各画素PXは一対の第１及び第２副画素PXe、PXfと２つの副画素PXe、PXfとの間に接続されている結合キャパシタCcpを含む。
【０１１５】
第１副画素PXeは当該ゲート線GL及びデータ線DLに接続されているスイッチング素子Ｑと、これに接続された第１液晶キャパシタＣLCｅ及びストレージキャパシタＣSTを含み、第２副画素PXfは結合キャパシタCcpと接続されている第２液晶キャパシタＣLCｆを含む。
スイッチング素子Ｑはまた下部表示板１００に設けられている薄膜トランジスタなどの３端子素子で、その制御端子はゲート線GLと接続されており、入力端子はデータ線DLと接続されており、出力端子は液晶キャパシタＣLCｅ、ストレージキャパシタＣSTｅ及び結合キャパシタCcpと接続されている。
【０１１６】
スイッチング素子Ｑはゲート線GLからのゲート信号によってデータ線DLからのデータ電圧を第１液晶キャパシタＣLCｅ及び結合キャパシタCcpに印加し、結合キャパシタCcpはこの電圧の大きさを変えて第２液晶キャパシタＣLCｆに伝達する。
ストレージキャパシタＣSTｅに共通電圧Vcomが印加され、キャパシタＣLCｅ、ＣSTｅ、ＣLCｆ、Ｃｃｐと、その静電容量を同一図面符号で示すと、第１液晶キャパシタＣLCｅに充電された電圧Veと第２液晶キャパシタＣLCｆに充電された電圧Vfは次のような関係を有する。
【０１１７】
Ｖｆ=Ｖｅ×（Ｃｃｐ/（Ｃｃｐ＋ＣLCｆ））
Ｃｃｐ/（Ｃｃｐ+ＣLCｆ）の値が１より小さいために第２液晶キャパシタＣLCｆに充電された電圧Vfは第１液晶キャパシタＣLCｅに充電された電圧Veに比べて常に小さい。この関係はストレージキャパシタＣSTｅに印加された電圧が共通電圧Vcomでなくても同様に成立する。
【０１１８】
第１液晶キャパシタＣLCｅの電圧Veと第２液晶キャパシタＣLCｆの電圧Vfの適正な比率は結合キャパシタCcpの静電容量を調節することによって得られる。
次に、このような液晶表示装置の動作について図１７を参照して詳細に説明する。
図１７は図１６に示した画素を含む液晶表示装置の駆動信号を示したタイミング図である。
【０１１９】
図１６に示した画素を含む液晶表示装置では、信号制御部６００が１つの画素行の入力映像信号Ｒ、Ｇ、Ｂを受信して正規映像データＮまたはインパルシブデータＩからなる出力映像信号DATに変換してデータ駆動部５００に伝送する。
データ駆動部５００は１つの画素行の出力映像信号DATを受信し、各出力映像信号DATに対応する階調電圧を選択することによって出力映像信号DATをアナログデータ電圧Vdに変換した後、これを当該データ線DLに印加する。
【０１２０】
図１７に示したように、データ駆動部５００は第１番目画素行の正規映像データＮに対応するデータ電圧Vdを当該データ線DLに印加する。
ゲート駆動部４００は第１番目画素行のゲート線GLにゲート信号ｇ1を印加して、このゲート線GLに接続されているスイッチング素子Ｑを導通させる。その結果、データ線DLに印加されているデータ電圧Vdが導通したスイッチング素子Ｑを通じて当該副画素PXaに印加される。
【０１２１】
そして、データ駆動部５００はｋ番目画素行のインパルシブデータＩに対応するデータ電圧Vdを当該データ線DLに印加する。
ゲート駆動部４００はｋ番目画素行のゲート線GLにゲート信号ｇkを印加して、このゲート線GLに接続されているスイッチング素子Ｑを導通させる。その結果、データ線DLに印加されているデータ電圧Vdが導通したスイッチング素子Ｑを通じて当該副画素PXaに印加される。
【０１２２】
このような方式で、１水平周期ごとに交互に１つの画素行の副画素PXaには正規映像データＮに対応するデータ電圧Vdを印加し、他の１つの画素行の副画素PXaにはインパルシブデータＩに対応するデータ電圧Vdを印加する。１つのフレームの間に全ての副画素PXaに正規映像データＮ及びインパルシブデータＩに対応するデータ電圧Vdを１回ずつ印加して１つのフレームの正規映像及びインパルシブ映像を表示する。
【０１２３】
図１４及び図１５に示した液晶表示装置の多くの特徴が図１６及び図１７に示した液晶表示装置にも適用できる。
本発明によれば、複数の画素行にインパルシブ映像を同時に表示することによってインパルシブ映像を表示するための駆動時間を相対的に減らすことができるので、画素電圧の充電率を高めることができ、その結果、充電率不足によるフリッカー発生を最小化することができる。また、インパルシブ映像を１つの副画素に表示し、他の副画素に正規映像を表示することによってブラリングを防止しながら、輝度低下を減らすことができる。
【０１２４】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定のしている本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【０１２５】
【図１】本発明の１つの実施例による液晶表示装置のブロック図である。
【図２】本発明の１つの実施例による液晶表示装置の１つの画素に対する等価回路図である。
【図３】本発明の１つの実施例による液晶表示装置の駆動信号を示したタイミング図である。
【図４】図３に示した駆動信号によって表示される画像を１フレームの間に表示した概略図である。
【図５】本発明の１つの実施例によるデータ駆動部のブロック図である。
【図６】図５に示したチャージシェアリング部の回路図に対する一例である。
【図７】本発明の１つの実施例によるチャージシェアリング時、ロード信号、ゲートクロック信号、反転信号によって任意の一つのデータ線を流れる電圧に対する波形図である。
【図８】本発明の他の実施例による液晶表示装置の２つの副画素に対する等価回路図である。
【図９】本発明の他の実施例による液晶表示装置の１つの画素に対する等価回路図である。
【図１０】図９に示した画素を含む液晶表示装置の駆動信号を示したタイミング図である。
【図１１】図１０に示した駆動信号によって表示される画像を１フレームの間に表示した概略図である。
【図１２】本発明の他の実施例による液晶表示装置の駆動信号の他の例を示したタイミング図である。
【図１３】本発明の他の実施例による液晶表示装置の駆動信号の他の例を示したタイミング図である。
【図１４】本発明の他の実施例による液晶表示装置の１つの画素に対する等価回路図である。
【図１５】図１４に示した画素を含む液晶表示装置の駆動信号を示したタイミング図である。
【図１６】本発明の他の実施例による液晶表示装置の１つの画素に対する等価回路図である。
【図１７】図１６に示した画素を含む液晶表示装置の駆動信号を示したタイミング図である。
【符号の説明】
【０１２６】
３  液晶層
１００  下部表示板
１９１  画素電極
２００  上部表示板
２３０、ＣＦ  色フィルター
２７０  共通電極
３００   液晶表示板組立体
４００  ゲート駆動部
５００  データ駆動部
５１０  シフトレジスター部
５２０  ラッチ
５３０  デジタル−アナログ変換機
５４０  バッファー
５５０  チャージシェアリング部
６００  信号制御部
８００  階調電圧生成部
Ｇｉ  ゲート線
Ｄｊ     データ線
ＣLC   液晶キャパシタ
ＣST  ストレージキャパシタ
ＣＥ  共通電極
ＣＯＮＴ１  ゲート制御信号
ＣＯＮＴ２  データ制御信号
ＣＰＶ  ゲートクロック信号
ＣＲ、ＣＳ  キャリー信号
ＤＡＴ  映像信号
ＤＥ  データイネーブル信号
ＤＯＵＴ  データ線の電圧
ＨＣＬＫ  データクロック信号
Ｈｓｙｎｃ  水平同期信号
Ｉ  インパルシブデータ電圧
ＬＯＡＤ  ロード信号
ＭＣＬＫ  メインクロック信号
Ｎ  正規映像データ電圧
Ｎａ、Ｎｂ  正規映像データ
ＯＥ  出力イネーブル信号
ＯＩＥ  インパルシブデータ用波形
ＯＥＮ  正規映像データ用波形
Ｐ１  正規映像データ用パルス
Ｐ２インパルシブデータ用パルス
ＰＥ  画素電極
ＰＥａ、ＰＥｂ  副画素電極
ＰＸ  画素
ＰＸａ、ＰＸｂ  副画素
Ｑ  スイッチング素子
ＲＶＳ  反転信号
ＳＬ  維持電極線
ＳＴＶ  走査開始信号
Ｖｃｏｍ  共通電圧
Ｖｄ  アナログデータ電圧
Ｖｅ  第１液晶キャパシターの電圧
Ｖｆ  第２液晶キャパシターの電圧
Ｖｇ  ゲート信号
Ｖｇｍ  階調電圧
Ｖｏｎ  ゲートオン電圧
Ｖｏｆｆ  ゲートオフ電圧
Ｖｓｙｎｃ  垂直同期信号
【図１】
2007025691.tif 000003
【図２】
2007025691.tif 000004
【図３】
2007025691.tif 000005
【図４】
2007025691.tif 000006
【図５】
2007025691.tif 000007
【図６】
2007025691.tif 000008
【図７】
2007025691.tif 000009
【図８】
2007025691.tif 000010
【図９】
2007025691.tif 000011
【図１０】
2007025691.tif 000012
【図１１】
2007025691.tif 000013
【図１２】
2007025691.tif 000014
【図１３】
2007025691.tif 000015
【図１４】
2007025691.tif 000016
【図１５】
2007025691.tif 000017
【図１６】
2007025691.tif 000018
【図１７】
2007025691.tif 000019