(57)【要約】【課題】相展開駆動方式を採用する場合において表示品位の低下を抑える。【解決手段】サンプリングスイッチとして機能するＴＦＴ１５２は、ドレインがデータ線１１４に接続され、ソースがいずれかの画像信号線１７１に接続されている。データ線１１４は４本毎にブロック化され、さらに、これらのブロックは４個毎にグループ化されている。ここで、例えばサンプリング信号Ｓ２がＨレベルになったときに、当該サンプリング信号Ｓ２に対応する２つのグループＡ２、Ａ３において、同一列番目のＴＦＴ１５２をグループ別に、サンプリング信号Ｓ２、Ｓ３がＨレベルとなる期間にわたって、フレーム毎に所定の順番でオンさせる。【選択図】図４
2007025632.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、ｍ（ｍは２以上の整数）列毎にブロック化された複数のデータ線と、前記走査線及びデータ線に対応して設けられ、走査線が選択されたときの、データ線にサンプリングされたデータ信号で指定された階調となる画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
複数のサンプリング信号を順次出力するサンプリング信号出力回路と、
前記データ線の各々に設けられるとともに、一端が前記データ線に接続されたサンプリングスイッチを有し、ｎ（ｎは２以上の整数）本の画像信号線に供給されるデータ信号を、前記サンプリングスイッチがオンすることにより、前記データ線にサンプリングするサンプリング回路とを具備し、
前記サンプリング回路は、
前記ブロックをｎ個毎にグループ化し、
同一グループにおける各ブロックをそれぞれ異なる画像信号線に対応させて、各ブロックのサンプリングスイッチの他端を対応する画像信号線に接続し、
１つのサンプリング信号を隣接する２つのグループに供給し、
いずれかのサンプリング信号が供給されたときに、
当該サンプリング信号に対応する２つのグループのうち、一方のグループに属するｎ個のブロックにおいて列番目が同一のサンプリングスイッチを同時にオンさせること、
を特徴とする電気光学装置。
【請求項２】
前記サンプリング回路は、
前記サンプリング信号に対応する２つのグループのうち、
一方のグループに属するｎ個のブロックにおける、いずれかの列番目のサンプリングスイッチをオンさせ、
その後、他方のグループに属するｎ個のブロックにおける、いずれかの列番目のサンプリングスイッチをオンさせる
ことを特徴する請求項１に記載の電気光学装置。
【請求項３】
前記サンプリング回路は、
前記サンプリング信号に対応する２つのグループにおいて、同一列番目のサンプリングスイッチをグループ別に、当該サンプリング信号が供給される期間及び当該サンプリング信号の次のサンプリング信号が供給される期間にわたって、フレーム毎に所定の順番でオンさせる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記サンプリング回路は、
所定の２ｍ個以上の制御信号にしたがって前記サンプリングスイッチをオンさせる
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
１フレームにわたって、データ信号のサンプリング後に隣接データ線におけるサンプリン発生回数の分布が、少なくともｍフレームを１周期としたときに、各データ線にわたって均等化される
ことを特徴とする請求項３に記載の電気光学装置。
【請求項６】
前記サンプリング回路は、
２つのサンプリング信号同士の論理和信号を求める論理和回路と、
前記論理和信号と前記２ｍ個以上のいずれかの制御信号との論理積信号を求めて、１つのグループにおけるいずれかの列番目のサンプリングスイッチのオン又はオフを指示する論理積回路と
を有することを特徴とする請求項４に記載の電気光学装置。
【請求項７】
選択された走査線と、サンプリングスイッチがオンとなったデータ線との交差に対応する画素のデータ信号を前記ｎ本の画像信号線に供給する処理回路を、
さらに有することを特徴とする請求項１に記載の電気光学装置。
【請求項８】
複数の走査線とｍ（ｍは２以上の整数）列毎にブロック化したデータ線とに対応して設けられ、各々は、走査線が選択されたときの、データ線にサンプリングされたデータ信号で指定された階調を表示する画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
複数のサンプリング信号を順次出力するサンプリング信号出力回路と、
前記データ線の各々に設けられるとともに、一端がデータ線に接続されたサンプリングスイッチを有し、ｎ（ｎは２以上の整数）本の画像信号線に供給されるデータ信号を、前記サンプリングスイッチがオンすることにより、前記データ線にサンプリングするサンプリング回路であって、
前記ブロックをｎ個毎にグループ化し、
同一グループにおける各ブロックをそれぞれ異なる画像信号線に対応させて、各ブロックのサンプリングスイッチの他端を対応する画像信号線に接続したサンプリング回路と
を有する電気光学装置を駆動するために、
１つのサンプリング信号を隣接する２つのグループに供給し、
いずれかのサンプリング信号が供給されたときに、
当該サンプリング信号に対応する２つのグループのうち、一方のグループに属するｎ個のブロックにおいて列番目が同一のサンプリングスイッチを同時にオンさせる
ことを特徴とする電気光学装置の駆動方法。
【請求項９】
請求項１乃至７のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる相展開したデータ信号をサンプリングしたときの表示品位の低下を抑える技術に関する。
【背景技術】
【０００２】
近年では、液晶などの表示パネルを用いて小型縮小画像を形成するとともに、この小型縮小画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から画像データ（または画像信号）の供給を受ける。この画像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素を垂直および水平走査した形式で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線を１行ずつ所定の順番に選択するとともに、１行の走査線が選択される期間において１列ずつデータ線を順番に選択して、画像データを液晶の駆動に適するように変換したデータ信号を、選択したデータ線に供給する、という点順次方式で駆動するのが一般的であった。
【０００３】
一方、最近では、ハイビジョンなどのように表示画像の高精細化が進行している。高精細化は、走査線の行数およびデータ線の列数を増加させることによって達成することができるが、フレーム周波数は固定であるので、走査線行数の増加によって１水平走査期間が短縮し、さらに、点順次方式では、データ線列数の増加によって、データ線の選択期間も短縮する。このため、点順次方式では、高精細化が進行するにつれてデータ線にデータ信号を供給する時間を充分に確保できなくなって、画素への書き込みが不十分となり始めた。
そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された（特許文献１参照）。この相展開駆動は、データ線を予め定められた列毎に、例えば４列毎（特許文献１では６列毎）にまとめ、１水平走査期間において４列ずつ所定の順番で選択するとともに、選択した４列のデータ線に、時間軸に対し４倍に伸長したデータ信号をそれぞれに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供給する時間を、点順次方式と比較して、この例では４倍確保することができるので、高精細化に適している、と考えられている。
【特許文献１】特開２０００−１１２４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このような相展開駆動方式では、同時選択の４列毎に画素の階調が微妙に異なってしまう、という縦スジ状のムラが発生して、表示品位の低下が目立つようになった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、相展開駆動方式を採用する場合において、表示品位の低下を抑えることが可能な電気光学装置、駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明にあっては、複数の走査線と、ｍ（ｍは２以上の整数）列毎にブロック化された複数のデータ線と、前記走査線及びデータ線に対応して設けられ、走査線が選択されたときの、データ線にサンプリングされたデータ信号で指定された階調となる画素と、前記複数の走査線を所定の順番で選択する走査線駆動回路と、複数のサンプリング信号を順次出力するサンプリング信号出力回路と、前記データ線の各々に設けられるとともに、一端がデータ線に接続されたサンプリングスイッチを有し、ｎ（ｎは２以上の整数）本の画像信号線に供給されるデータ信号を、前記サンプリングスイッチがオンすることにより、前記データ線にサンプリングするサンプリング回路とを具備し、前記サンプリング回路は、前記ブロックをｎ個毎にグループ化し、同一グループにおける各ブロックをそれぞれ異なる画像信号線に対応させて、各ブロックのサンプリングスイッチの他端を対応する画像信号線に接続し、１つのサンプリング信号を隣接する２つのグループに供給し、いずれかのサンプリング信号が供給されたときに、当該サンプリング信号に対応する２つのグループのうち、一方のグループに属するｎ個のブロックにおいて列番目が同一のサンプリングスイッチを同時にオンさせることを特徴とする。本発明によれば、データへのサンプリング後に、隣接するデータ線でサンプリングが発生する回数が固定的となってしまう状態を回避することが可能となる。
【０００６】
本発明において、前記サンプリング回路は、前記サンプリング信号に対応する２つのグループのうち、一方のグループに属するｎ個のブロックにおける、いずれかの列番目のサンプリングスイッチをオンさせ、その後、他方のグループに属するｎ個のブロックにおける、いずれかの列番目のサンプリングスイッチをオンさせる構成が好ましい。
また、前記サンプリング回路は、前記サンプリング信号に対応する２つのグループにおいて、同一列番目のサンプリングスイッチをグループ別に、当該サンプリング信号が供給される期間及び当該サンプリング信号の次のサンプリング信号が供給される期間にわたって、フレーム毎に所定の順番でオンさせる構成としても良い。
この構成においては、前記サンプリング回路は、所定の２ｍ個以上の制御信号にしたがって前記サンプリングスイッチをオンさせても良い。
さらに、１フレームにわたって、データ信号のサンプリング後に隣接データ線におけるサンプリン発生回数の分布が、少なくともｍフレームを１周期としたときに、各データ線にわたって均等化される構成がのぞましい。
加えて、前記サンプリング回路は、２つのサンプリング信号同士の論理和信号を求める論理和回路と、前記論理和信号と前記２ｍ個以上のいずれかの制御信号との論理積信号を求めて、１つのグループにおけるいずれかの列番目のサンプリングスイッチのオン又はオフを指示する論理積回路とを有する構成としても良い。
一方、本発明において、選択された走査線と、サンプリングスイッチのオンが指定される列番目のデータ線との交差に対応する画素のデータ信号を前記ｎ本の画像信号線に供給する処理回路を、さらに有する構成としても良い。
くわえて、本発明は、電気光学装置のほか、電気光学装置の駆動方法としても、さらには、電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照して説明する。
上述した相展開駆動方式において、同時に選択する列数の周期で縦スジ状のムラが発生する原因は、データ線を介し、データ信号を書き込む際の条件が同時選択するデータ線同士で互いに等しくなく、かつ、それが時間的に固定的であるため、と本件発明者は考えた。
そこで、以下に説明する各実施形態は、データ線を介し、データ信号を書き込む際の条件を複数フレーム（垂直走査期間）にわたって変化させるとともに、複数フレームを１周期としてみたときに、データ線同士の書き込み条件が互いに等しくなるようにして、縦スジ状のムラが視認されにくくしようとするものである。
【０００８】
＜第１実施形態＞
まず、本発明において第１実施形態に係る電気光学装置（ｍ＝４、ｎ＝４）について説明する。図１は、この電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と表示パネル１００とに大別される。このうち、処理回路５０は、表示パネル１００の動作等を制御する回路であって、プリント基板に実装された回路モジュールであり、表示パネル１００とは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）基板等によって接続されている。
【０００９】
処理回路５０は、さらに、走査制御回路５２、ラインメモリ３１０、Ｓ／Ｐ変換回路３２０、Ｄ／Ａ変換回路群３３０及び極性反転回路３４０に分けられる。
ラインメモリ３１０は、垂直走査信号Ｖｓ、水平走査信号Ｈｓ及びドットクロック信号Ｄｃｌｋに同期して上位装置（図示省略）から供給される画像データＶｉｎの１行分を格納した後、走査制御回路５２による指示にしたがって順番を入れ替えて読み出すものである。ここで、画像データＶｉｎは、画素の階調（明るさ）を指定するディジタルデータである。
Ｓ／Ｐ変換回路３２０は、ラインメモリ３１０から読み出された画像データを、時間軸に４倍に伸長（シリアル−パラレル変換、相展開ともいう）するとともに、４系列に分配して画像データＶｄ１ａ〜Ｖｄ４ａとして出力するものである。なお、帰線期間において画像データＶｉｎが供給されないので、Ｓ／Ｐ変換回路３２０は、帰線期間においては、画素を黒色化させる（最低輝度の表示とさせる）データに置き換えて画像データＶｄ１ａ〜Ｖｄ４ａとして出力する。
【００１０】
Ｄ／Ａ変換回路群３３０は、系列毎に設けられたＤ／Ａ変換器の集合体であって、画像データＶｄ１ａ〜Ｖｄ４ａを、階調値に応じたアナログ電圧に変換するものである。
なお、本実施形態では、画像データＶｉｎをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
極性反転回路３４０は、Ｄ／Ａ変換された４系列のアナログ信号を、走査制御回路５２により正極性が指示された場合には、当該アナログ信号の電圧だけ、電圧Ｖｃよりも高位側に変換する一方、負極性が指示された場合には、電圧Ｖｃよりも低位側に変換して、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ４として出力するものである。なお、このデータ信号Ｖｉｄ１〜Ｖｉｄ４は、表示パネル１００における４本の画像信号線１７１に供給される。
ここで、電圧Ｖｃは、特に図示しないがデータ信号の振幅基準電位であり、データ信号の電圧の極性の基準であって、電源電圧（Ｖｄｄ−Ｇｎｄ）のほぼ中間電圧である。換言すれば、本実施形態では、データ信号について、電圧Ｖｃよりも高位側を正極性と、低位側を負極性と、それぞれ称している。なお、電圧の測定基準値については、特に説明のない限り、電源の接地電位Ｇｎｄを基準とする。
【００１１】
極性反転回路３４０によりデータ信号の極性を反転する理由は、画素の交流駆動のためである。ここで、１フレームにおいて画素をどのように反転させるかについては、（ａ）走査線毎、（ｂ）データ信毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、本実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
【００１２】
走査制御回路５２は、表示パネル１００の走査を制御する第１の機能と、上述したＳ／Ｐ変換回路３２０に対し、表示パネル１００の水平走査に同期するように相展開を制御する第２の機能と、この相展開とフレーム番号とによって定まる順番で、ラインメモリ３１０に記憶された１行分の画像データＶｉｎを読み出すように制御する第３の機能と、を主に有する。
ここで、第１の機能について詳述すると、走査制御回路５２は、上位装置から供給されるドットクロック信号Ｄｃｌｋ、垂直走査信号Ｖｓ及び水平走査信号Ｈｓから、転送開始パルスＤＸ及びクロック信号ＣＬＸを生成して表示パネル１００の水平走査を制御するとともに、転送開始パルスＤＹ及びクロック信号ＣＬＹを生成して、表示パネル１００の垂直走査を制御するほか、フレーム番号によって定まる順番で順次排他的にＨレベルとなる制御信号Ｓｅｌ１〜Ｓｅｌ８を出力する。
ここで、フレーム番号とは、垂直走査期間（フレーム）を区別するためのものであり、本実施形態においては「１」から「４」までの４つある。
【００１３】
一方、表示パネル１００は、素子基板と共通電極が形成された対向基板とを一定の間隙をもってシール材によって貼り合わせるとともに、この間隙に液晶を封止した構成となっており、当該液晶の電気光学変化によって所定の画像を形成するものである。
表示パネル１００の詳細については、図２に示されるように、８６４行の走査線１１２が図においてＸ（水平）方向に延在する一方、１１５２列のデータ線１１４が図においてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差部分に対応するように画素１１０がそれぞれ設けられている。したがって、本実施形態において、画素１１０は、二点鎖線の矩形状枠で示された表示領域において縦８６４行×横１１５２列のマトリクス状に配列することになる。ただし、本実施形態では、後述する理由のために、１〜１６列目及び１１３７〜１１５２列目についてはダミー画素として用いるので、これらのダミー画素はブラックマトリクス等により遮光される。したがって、本実施形態において表示に有効な画素の配列は、左右の１６列ずつを除いた縦８６４行×横１１２０列となる。
なお、本実施形態において、１１５２列のデータ線１１４は、４列毎にブロック化されている。そこで、説明の便宜上、左から数えて１、２、３、…、２８８番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ２８８と表記する。
【００１４】
図３は、表示パネル１００における画素１１０の詳細な構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。ここで、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上８６４以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上１１５２以下の整数である。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ（薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、そのドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８及び液晶１０５からなる画素容量が構成されることになる。
なお、共通電極１０８には、時間的に一定の電圧ＬＣｃｏｍが印加されるが、この電圧（電位）は、本実施形態では、基準電圧Ｖｃと同一である。ただし、後述する理由により、基準電圧Ｖｃよりも若干低位側に設定される場合がある。
【００１５】
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、画素容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、偏光子を偏光軸が配向方向に一致するようにそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
【００１６】
また、オフ時におけるＴＦＴ１１６を介した画素容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、図２では図示省略されているが、本実施形態では、図３に示されるように共通電極１０８と同じ電圧ＬＣｃｏｍに保たれている。詳細には、容量線１０７は素子基板に形成され、共通電極１０８は対向基板に形成されているが、図示しない導通材により、容量線１０７と共通電極１０８とは、電気的な接続が図られている。このため、画素電極１１８（ＴＦＴ１１６のドレイン）と共通電極１０８とは、画素１１０毎に画素容量と蓄積容量とが並列的に付加された構成となっている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、サンプリング信号出力回路１４０、サンプリング回路１５０などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００１７】
図２において、画素１１０が配列する表示領域１００ａの周辺には、走査線駆動回路１３０や、サンプリング信号出力回路１４０、サンプリング回路１５０などの周辺回路が設けられている。
このうち、走査線駆動回路１３０は、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４を、それぞれ１行目、２行目、３行目、…、８６４行目の走査線１１２に供給するものである。走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、例えば図５に示されるように、各垂直有効表示期間の最初に供給されるとともに、クロック信号ＣＬＹの半周期に相当するパルス幅（Ｈレベル）の転送開始パルスＤＹを、当該クロック信号ＣＬＹのレベルが遷移するタイミングで取り込んで、これを走査信号Ｇ１とするとともに、この走査信号Ｇ１を、クロック信号ＣＬＹの半周期ずつ順次遅延させて、走査信号Ｇ２、Ｇ３、…、Ｇ８６４として出力する構成となっている。
本実施形態において、水平走査期間は、垂直帰線期間と、この帰線期間に続く垂直有効表示期間とに分かれる。ここで、垂直有効表示期間は、図５に示されるように、走査信号Ｇ１がＨレベルとなるタイミングから、走査信号Ｇ８６４がＬレベルに復帰するタイミングまでの期間とし、垂直走査期間のうち垂直有効表示期間を除いた期間を垂直帰線期間とする。
【００１８】
次に、サンプリング信号出力回路１４０は、図５または図６に示されるように、各水平有効表示期間の最初に供給されるとともに、クロック信号ＣＬＸの半周期に相当するパルス幅（Ｈレベル）の転送開始パルスＤＸを、当該クロック信号ＣＬＸのレベルが遷移するタイミングで取り込んで、これをサンプリング信号Ｓ１とするとともに、このサンプリング信号Ｓ１を、クロック信号ＣＬＸの半周期ずつ順次遅延させて、サンプリング信号Ｓ２、Ｓ３、…、Ｓ７２として出力する構成となっている。
本実施形態において、水平走査期間は、水平帰線期間と、この帰線期間に続く水平有効表示期間とに分かれる。ここで、水平有効表示期間は、図６に示されるように、サンプリング信号Ｓ１がＨレベルとなるタイミングから、サンプリング信号Ｓ７２がＬレベルとなるタイミングまでの期間とし、水平走査期間のうち水平有効表示期間を除いた期間を水平帰線期間とする。
【００１９】
一方、サンプリング回路１５０は、４本の画像信号線１７１を介して供給されるデータ信号Ｖｉｄ１〜Ｖｉｄ４を、サンプリング信号Ｓ１〜Ｓ７２及び制御信号Ｓｅｌ１〜Ｓｅｌ８にしたがって規定されるデータ線１１４にそれぞれサンプリングするものである。
【００２０】
サンプリング回路１５０の詳細について図４を参照して説明する。
この図において、グループＡ１、Ａ２、…は、それぞれブロックＢ１〜Ｂ４、Ｂ５〜Ｂ８をグループ化したものである。なお、本実施形態では、ブロックＢ２８８まで存在するので、図４では示されていないが、グループについてもＡ７２まで存在する。
次に、グループＡ１を除くグループＡ２〜Ａ７２においては、それぞれグループ番号と等しい番号のサンプリング信号と、１つ若い番号のサンプリング信号とが対応している。例えば、グループＡ２においては、サンプリング信号Ｓ２と１つ前のサンプリング信号Ｓ１とが対応している。なお、グループＡ１については、グループ番号「１」よりも若い番号が存在しないので、サンプリング信号Ｓ１のみが対応している。
【００２１】
一方、データ線１１４の各々には、ｎチャネル型のＴＦＴ１５２がトランスミッションゲート（サンプリングスイッチ）として、それぞれ設けられている。
詳細には、ＴＦＴ１５２のドレインは、対応するデータ線１１４に接続されている。また、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ２８５に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ１が供給される１本目の画像信号線１７１に接続されている。同様に、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ２８６に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ２が供給される２本目の画像信号線１７１に接続され、ブロックＢ３、Ｂ７、Ｂ１１、…、Ｂ２８７に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ３が供給される３本目の画像信号線１７１に接続され、ブロックＢ４、Ｂ８、Ｂ１２、…、Ｂ２８８に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ４が供給される４本目の画像信号線１７１に接続されている。
ＴＦＴ１５２のゲートは、同一グループに属するブロックにおいて各列番目が同じもの同士で共通接続されている。例えば、グループＡ１においては、ブロックＢ１〜Ｂ４において左から数えて各１列目（表示領域１００ａでみれば、１、５、９、１３列目）に対応するＴＦＴ１５２のゲート同士は共通接続され、同様に、ブロックにおいて左から数えて各２列目（表示領域１００ａでみれば、２、６、１０、１４列目）に対応するＴＦＴ１５２のゲート同士は共通接続され、ブロックにおいて左から数えて各３列目（表示領域１００ａでみれば、３、７、１１、１５列目）に対応するＴＦＴ１５２のゲート同士は共通接続され、ブロックにおいて左から数えて各４列目（表示領域１００ａの全体でみれば、４、８、１２、１６列目）に対応するＴＦＴ１５２のゲート同士は共通接続されている。
【００２２】
ここで、ＴＦＴ１５２に供給されるゲート信号は、偶数グループと奇数グループとで分かれて、次のような関係となっている。
すなわち、偶数グループ（Ａ２、Ａ４、Ａ６、…、Ａ７２）では、対応する２つのサンプリング信号同士の否定論理和信号を出力するＮＯＲ回路１５１２と、当該否定論理和信号の否定信号を出力するＮＯＴ回路１５１４と、当該否定信号と制御信号Ｓｅｌ５〜Ｓｅｌ８のいずれか１つとの否定論理積信号を出力するＮＡＮＤ回路１５１６と、当該否定論理積信号の否定信号を出力するＮＯＴ回路１５１８との組が、制御信号Ｓｅｌ５〜Ｓｅｌ８に対応して４組有する。
なお、ＮＯＲ回路１５１２とＮＯＴ回路１５１４とを併せると、正論理のＯＲ回路となり、ＮＡＮＤ回路１５１６とＮＯＴ回路１５１８とを併せると、正論理のＡＮＤ回路となる。
【００２３】
制御信号Ｓｅｌ５〜Ｓｅｌ８に対応する４組のうち、制御信号Ｓｅｌ５に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属する各ブロックにおいて各１列目に対応するＴＦＴ１５２のゲート信号となる。同様に、制御信号Ｓｅｌ６、Ｓｅｌ７及びＳｅｌ８に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて、それぞれ各２列目、各３列目及び各４列目に対応するＴＦＴ１５２のゲート信号となる。
【００２４】
一方、奇数グループ（Ａ３、Ａ５、Ａ７、…、Ａ７１）では、ＮＯＲ回路１５１２と、ＮＯＴ回路１５１４と、ＮＡＮＤ回路１５１６と、ＮＯＴ回路１５１８との組を有する点で偶数グループと共通であるが、制御信号Ｓｅｌ１〜Ｓｅｌ４に対応して４組設けられる点で偶数グループと相違する。
このうち、制御信号Ｓｅｌ１に対応して出力されるＮＯＴ回路１５１８の否定信号が、奇数グループに属するブロックにおいて各１列目に対応するＴＦＴ１５２のゲート信号となる。同様に、制御信号Ｓｅｌ２、Ｓｅｌ３及びＳｅｌ４に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて、それぞれ各２列目、各３列目及び各４列目に対応するＴＦＴ１５２のゲート信号となる。
ただし、最初の奇数グループＡ１にあっては、他の奇数グループ（Ａ３、Ａ５、Ａ７、…、Ａ７１）とは異なり、１つのサンプリング信号Ｓ１のみが対応するので、ＮＯＲ回路１５１２とＮＯＴ回路１５１４とが存在しない。
【００２５】
次に、第１実施形態に係る電気光学装置１０の動作について説明する。
本実施形態において、走査線駆動回路１３０には、１垂直走査有効表示期間の最初に、転送開始パルスＤＹが供給される。この供給によって、図５に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４が順次排他的に１水平走査期間毎にＨレベルになる。この走査線駆動回路１３０の動作は、第１〜第４フレームにわたって共通である。
まず、第１フレームであって、走査信号Ｇ１がＨレベルになる水平有効表示期間について説明する。なお、この水平有効表示期間については正極性で書き込みが行われるものとする。
また、走査信号Ｇ１がＨレベルとなる期間にわたって、サンプリング信号出力回路１４０は、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ７２を、順次排他的にＨレベルとなるように順番に出力する。
【００２６】
一方、走査制御回路５２は、第１フレームにおいて、図７に示されるような制御信号Ｓｅｌ１〜Ｓｅｌ８を出力する。すなわち、走査制御回路５２は、制御信号Ｓｅｌ５→Ｓｅｌ２→Ｓｅｌ３→Ｓｅｌ４→Ｓｅｌ１→Ｓｅｌ６→Ｓｅｌ７→Ｓｅｌ８→（Ｓｅｌ５）の順番で排他的にＨレベルとし、かつ、そのＨレベルとなる期間がサンプリング信号においてＨレベルとなるパルス幅の１／４ずつとなるように、制御信号Ｓｅｌ１〜Ｓｅｌ８を、サンプリング信号（クロック信号ＣＬＸ）と同期させて生成して出力する。
【００２７】
ここで、制御信号Ｓｅｌ１、Ｓｅｌ２、Ｓｅｌ３及びＳｅｌ４は、Ｈレベルとなるサンプリング信号の番号が奇数であれば、当該番号と同じ番号のグループに属するブロックの各１列目、各２列目、各３列目及び各４列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになり、Ｈレベルとなるサンプリング信号の番号が偶数であれば、当該番号よりも「１」だけ大きい番号のグループに属するブロックの各１列目、各２列目、各３列目及び各４列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになる。
一方、制御信号Ｓｅｌ５、Ｓｅｌ６、Ｓｅｌ７及びＳｅｌ８は、Ｈレベルとなるサンプリング信号の番号が奇数であれば、当該番号よりも「１」だけ大きい番号のグループに属するブロックの各１列目、各２列目、各３列目及び各４列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになり、Ｈレベルとなるサンプリング信号の番号が偶数であれば、当該番号と同じ番号のグループに属するブロックの各１列目、各２列目、各３列目及び各４列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになる。
【００２８】
一方、走査信号Ｇ１がＨレベルとなる前に、画像データＶｉｎとして、１行目であって１、２、３、４、…、１１５２列目の画素１１０に対応するものが順番に供給されて、ラインメモリ３１０に格納される。
ここで、図７において、走査信号Ｇ１がＨレベルとなり、かつ、サンプリング信号Ｓ１がＨレベルとなった状態において、制御信号Ｓｅｌ５をＨレベルにするとき、走査制御回路５２は、ラインメモリ３１０から、１行目であって１７、２１、２５、２９列目の画素１１０に対応する画像データＶｉｎを読み出す。読み出された画像データＶｉｎは、Ｓ／Ｐ変換回路３２０によって時間軸に４倍に伸長されるとともに、画像データＶｄ１ａ〜Ｖｄ４ａの４系列に分配され、Ｄ／Ａ変換回路群３３０によってアナログ信号に変換され、さらに、それぞれ極性反転回路３４０によって正極性の信号とされ、データ信号Ｖｉｄ１〜Ｖｉｄ４として出力される。
これによって、データ信号Ｖｉｄ１は、１行１７列の画素１１０の階調に応じた正極性電圧となる。同様に、データ信号Ｖｉｄ２、Ｖｉｄ３及びＶｉｄ４は、それぞれ１行２１列、１行２５列及び１行２９列の画素１１０の階調に応じた正極性電圧となる。
【００２９】
ここでは、サンプリング信号の番号が「１」であって奇数であるので、制御信号Ｓｅｌ５がＨレベルになると、上述したようにサンプリング信号の番号「１」よりも「１」だけ大きな番号のグループＡ２に属するブロックＢ５〜Ｂ８の各１列目（表示領域１００ａでみれば、１７、２１、２５、２９列目）のデータ線１１４へのデータ信号のサンプリングが指定される。実際には、サンプリング信号Ｓ１のみがＨレベルであって、制御信号Ｓｅｌ５がＨレベルである場合、グループＡ２に属するブロックＢ５〜Ｂ８において各１列目のＴＦＴ１５２のゲート信号だけがＨレベルとなる。
４つのＴＦＴ１５２がオンする結果、１７列目のデータ線１１４には、１行１７列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖｉｄ１がサンプリングされ、同様に、２１、２５及び２９列目のデータ線１１４には、１行２１列、１行２５列及び１行２９列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖｉｄ２、Ｖｉｄ３及びＶｉｄ４がサンプリングされる。
走査信号Ｇ１がＨレベルであるので、１行目の走査線１１２にゲートが接続されたすべてのＴＦＴ１１６がオンである。このため、１７列目のデータ線１１４にサンプリングされたデータ信号Ｖｉｄ１は、図２において上から数えて１行目の走査線１１２と左から数えて１７列目のデータ線１１４との交差に対応する１行１７列の画素の画素電極１１８に印加されることになる。２１、２５及び２９列目のデータ線１１４にサンプリングされたデータ信号Ｖｉｄ２、Ｖｉｄ３及びＶｉｄ４についても、それぞれ同様にして１行２１列、１行２５列及び１行２９列の画素の画素電極１１８に印加されることになる。
【００３０】
次に、図７に示されるように制御信号Ｓｅｌ２をＨレベルにするとき、走査制御回路５２は、ラインメモリ３１０から、１行目であって２、６、１０、１４列目の画素１１０に対応する画像データＶｉｎを読み出す。このため、データ信号Ｖｉｄ１は、１行２列の画素１１０の階調に応じた正極性電圧となり、同様に、データ信号Ｖｉｄ２、Ｖｉｄ３及びＶｉｄ４は、それぞれ１行６列、１行１０列及び１行１４列の画素１１０の階調に応じた正極性電圧となる。
サンプリング信号の番号が「１」であって奇数である場合に、制御信号Ｓｅｌ２がＨレベルになると、サンプリング信号の番号「１」と同じ番号のグループＡ１に属するブロックＢ１〜Ｂ４の各２列目（表示領域１００ａでみれば、２、６、１０、１４列目）のデータ線１１４へのデータ信号のサンプリングが指定される。実際には、サンプリング信号Ｓ１のみがＨレベルであって、制御信号Ｓｅｌ２がＨレベルである場合、グループＡ１に属するブロックＢ１〜Ｂ４において各２列目のＴＦＴ１５２のゲート信号だけがＨレベルとなるので、４つのＴＦＴ１５２がオンする結果、２列目のデータ線１１４には、１行２列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖｉｄ１がサンプリングされ、同様に、６、１０及び１４列目のデータ線１１４には、１行４列、１行１０列及び１行１４列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖｉｄ２、Ｖｉｄ３及びＶｉｄ４がサンプリングされる。
そして、これらのサンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ４は、１行２列、１行６列、１行１０列及び１行１４列の画素の画素電極１１８に印加されることになる。
【００３１】
以下同様に、サンプリング信号Ｓ１がＨレベルとなっている期間において、制御信号Ｓｅｌ３、Ｓｅｌ４が順番にＨレベルとなって、サンプリング信号Ｓ１の番号「１」と同じ番号のグループＡ１に属するブロックＢ１〜Ｂ４の各３列目、各４列目のデータ線１１４の４列に対して、画像信号線１７１に供給されたデータ信号のサンプリングが指定される。これにより、サンプリング信号Ｓ１がＨレベルとなっている期間において、制御信号Ｓｅｌ３、Ｓｅｌ４が順番にＨレベルになると、グループＡ１に属するブロックＢ１〜Ｂ４の各３列目、各４列目のデータ線１１４について順番に、データ信号のサンプリング、及び、画素電極１１８への書き込みが行われることになる。
【００３２】
制御信号Ｓｅｌ４がＬレベルとなって、次の制御信号Ｓｅｌ１をＨレベルにするタイミングにあっては、今度はサンプリング信号Ｓ２がＨレベルとなる。
サンプリング信号の番号が「２」であって偶数である場合に、制御信号Ｓｅｌ１がＨレベルになると、サンプリング信号の番号「２」よりも「１」だけ大きな番号のグループＡ３に属するブロックＢ９〜Ｂ１２の各１列目（表示領域でみれば、３３、３７、４１、４５列目であるが、図４では省略されている）のデータ線１１４へのデータ信号のサンプリングが指定される。これにより、グループＡ３に属するブロックＢ９〜Ｂ１２の各１列目のデータ線１１４について、データ信号のサンプリング、及び、画素電極１１８への書き込みが行われることになる。
【００３３】
以下同様に、サンプリング信号Ｓ２がＨレベルとなっている期間において、制御信号Ｓｅｌ６、Ｓｅｌ７及びＳｅｌ８が順番にＨレベルとなって、サンプリング信号Ｓ２の番号「１」と同じ番号のグループＡ２に属するブロックＢ５〜Ｂ８の各２列目、各３列目及び各４列目のデータ線１１４に対して、画像信号線１７１に供給されたデータ信号のサンプリングが順番に指定される。これにより、グループＡ２に属するブロックＢ５〜Ｂ８の各２列目、各３列目及び各４列目のデータ線１１４について順番にデータ信号のサンプリング、及び、画素電極１１８への書き込みが行われることになる。
【００３４】
以下、奇数番号のサンプリング信号がＨレベルになると、再び制御信号Ｓｅｌ５→Ｓｅｌ２→Ｓｅｌ３→Ｓｅｌ４という順番でＨレベルとなり、偶数番号のサンプリング信号がＨレベルになると、再び制御信号Ｓｅｌ１→Ｓｅｌ６→Ｓｅｌ７→Ｓｅｌ８という順番でＨレベルとなって、サンプリング信号Ｓ７２がＨレベルとなるまで同様な動作が繰り返される。
サンプリング信号Ｓ７２がＨレベルになると、１行目の画素１１０に対する書き込みが終了し、引き続き同様な動作が２行目、３行目、４行目、…、８６４行目まで繰り返される。
なお、本実施形態では、上述したように、走査線単位の極性反転が行われるので、偶数行目の走査信号がＨレベルとなる水平有効表示期間においては、データ信号Ｖｉｄ１〜Ｖｉｄは、負極性となる。このようにして、奇数行目の画素については正極性の書き込みが行われる一方、偶数行目の画素については負極性の書き込みが行われて、この第１フレームにおいては、１〜８６４行目の画素のすべてにわたって書き込みが完了することになる。
【００３５】
ここで、第１フレームにおいて、各列の書き込みと経過時間との関係を、図１１を参照して説明する。
この図に示されるように、または、上述したように、第１フレームの各水平有効表示期間では、第１回目に１７、２１、２５、２９列目の書き込みが行われ、第２回目に２、６、１０、１４列目の書き込みが行われ、第３回目に３、７、１１、１５列目の書き込みが行われ、第４回目に４、８、１２、１６列目の書き込みが行われ、第５回目に３３、３７、４１、４５列目の書き込みが行われ、第６回目に１８、２２、２６、３０列目の書き込みが行われ、第７回目に１９、２３、２７、３１列目の書き込みが行われ、第８回目に２０、２４、２８、３２列目の書き込みが行われる（第９回目以降については説明省略）。
ここで、例えば１７列目の画素に着目すると、当該１７列目の画素への第１回目の書き込み後であっては、第４回目において左隣の１６列目の画素への書き込みが行われ、第６回目において右隣の１８列目の画素への書き込みが行われている。したがって、１７列目の画素は、その書き込み後において隣接画素で２回の書き込みが発生する。
一方、例えば１８列目の画素に着目すると、当該１８列目の画素への第６回目の書き込み後であっては、第７回目において右隣の１９列目の画素への書き込みだけが行われている。したがって、１８列目の画素は、その書き込み後において隣接画素の１回の書き込みが発生する。
また例えば２０列目の画素に着目すると、当該２０列目の画素への第８回目の書き込み後であっては、隣接画素への書き込みがすでに完了している。したがって、２０列目の画素は、その書き込み後において隣接画素の書き込みが発生しない。
したがって、第１フレームにおいては、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素が生じることになり、その分布は、図１１に示される通りとなる。
【００３６】
次に、第２フレーム以降における動作について説明する。
第２フレーム以降の動作が、第１フレームと相違する部分は、制御信号Ｓｅｌ１〜Ｓｅｌ８がＨレベルとなる順序、及び、この順序変更に伴ってラインメモリ３１０から画像データＶｉｎの読み出し順序の変更である。
そこで、第２フレーム以降においては、この相違点を中心に説明することにする。
【００３７】
まず、第２フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ８がＨレベルとなる順番は、図８に示されるように、奇数番号のサンプリング信号がＨレベルになる期間で第１回目：Ｓｅｌ６→第２回目：Ｓｅｌ３→第３回目：Ｓｅｌ４→第４回目：Ｓｅｌ１であり、偶数番号のサンプリング信号がＨレベルになる期間で第５回目：Ｓｅｌ２→第６回目：Ｓｅｌ７→第７回目：Ｓｅｌ８→第８回目Ｓｅｌ５である。
したがって、第２フレームにおいて、奇数番号のサンプリング信号がＨレベルになる期間では、第１回目において当該奇数番号よりも「１」だけ大きい番号のグループに属するブロックの各２列目、第２回目において当該奇数番号と同じ番号のグループに属するブロックの各３列目、第３回目において当該奇数番号と同じ番号のグループに属するブロックの各４列目、及び、第４回目において当該奇数番号と同じ番号のグループに属するブロックの各１列目という順番で、また、偶数番号のサンプリング信号がＨレベルになる期間では、第５回目において当該偶数番号よりも「１」だけ大きい番号のグループに属するブロックの各２列目、第６回目において当該偶数番号と同じ番号のグループに属するブロックの各３列目、第７回目において当該偶数番号と同じ番号のグループに属するブロックの各４列目、及び、第８回目において当該偶数番号と同じ番号のグループに属するブロックの各１列目という順番で、それぞれデータ信号のサンプリング、及び、画素電極１１８への書き込みが行われることになる。
このため、第２フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図１２に示される通りとなる。
なお、第２フレームにおいては画素の交流駆動の関係上、奇数行が負極性書込となり、偶数行が正極性書込となる。
【００３８】
まず、第３フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ８がＨレベルとなる順番は、図９に示されるように、奇数番号のサンプリング信号がＨレベルになる期間で第１回目：Ｓｅｌ７→第２回目：Ｓｅｌ４→第３回目：Ｓｅｌ１→第４回目：Ｓｅｌ２であり、偶数番号のサンプリング信号がＨレベルになる期間で第５回目：Ｓｅｌ３→第６回目：Ｓｅｌ８→第７回目：Ｓｅｌ５→第８回目Ｓｅｌ６である。
したがって、第３フレームにおいては、奇数番号のサンプリング信号がＨレベルになる期間では、第１回目において当該奇数番号よりも「１」だけ大きい番号のグループに属するブロックの各３列目、第２回目において当該奇数番号と同じ番号のグループに属するブロックの各４列目、第３回目において当該奇数番号と同じ番号のグループに属するブロックの各１列目、及び、第４回目において当該奇数番号と同じ番号のグループに属するブロックの各２列目という順番で、また、偶数番号のサンプリング信号がＨレベルになる期間では、第５回目において当該偶数番号よりも「１」だけ大きい番号のグループに属するブロックの各３列目、第６回目において当該偶数番号と同じ番号のグループに属するブロックの各４列目、第７回目において当該偶数番号と同じ番号のグループに属するブロックの各１列目、及び、第８回目において当該偶数番号と同じ番号のグループに属するブロックの各２列目という順番で、それぞれデータ信号のサンプリング、及び、画素電極１１８への書き込みが行われることになる。
このため、第３フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図１３に示される通りとなる。
なお、第３フレームにおいては画素の交流駆動の関係上、再び、奇数行が正極性書込となり、偶数行が負極性書込となる。
【００３９】
第４フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ８がＨレベルとなる順番は、図１０に示されるように、奇数番号のサンプリング信号がＨレベルになる期間で第１回目：Ｓｅｌ８→第２回目：Ｓｅｌ１→第３回目：Ｓｅｌ２→第４回目：Ｓｅｌ３であり、偶数番号のサンプリング信号がＨレベルになる期間で第５回目：Ｓｅｌ４→第６回目：Ｓｅｌ５→第７回目：Ｓｅｌ６→第８回目Ｓｅｌ７である。
したがって、第３フレームにおいては、奇数番号のサンプリング信号がＨレベルになる期間では、第１回目において当該奇数番号よりも「１」だけ大きい番号のグループに属するブロックの各４列目、第２回目において当該奇数番号と同じ番号のグループに属するブロックの各１列目、第３回目において当該奇数番号と同じ番号のグループに属するブロックの各２列目、及び、第４回目において当該奇数番号と同じ番号のグループに属するブロックの各３列目という順番で、また、偶数番号のサンプリング信号がＨレベルになる期間では、第５回目において当該偶数番号よりも「１」だけ大きい番号のグループに属するブロックの各４列目、第６回目において当該偶数番号と同じ番号のグループに属するブロックの各１列目、第７回目において当該偶数番号と同じ番号のグループに属するブロックの各２列目、及び、第８回目において当該偶数番号と同じ番号のグループに属するブロックの各３列目という順番で、それぞれデータ信号のサンプリング、及び、画素電極１１８への書き込みが行われることになる。
このため、第４フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図１４に示される通りとなる。
なお、第４フレームにおいては画素の交流駆動の関係上、再び、奇数行が負極性書込となり、偶数行が正極性書込となる。また、第４フレームの後には、第１フレームに戻る。
【００４０】
ところで、水平有効表示期間では、いずれかの走査線に供給される走査信号がＨレベルであるので、当該走査線に対応する画素１１０のＴＦＴ１１６がオン状態となっている。このため、当該水平有効表示期間である限り、データ線１１４にデータ信号をサンプリングする時点のみならず、サンプリング後であっても、データ線１１４における電位変動は、画素１１０の階調を変化させてしまう直接の原因となる。
一方、表示パネル１００におけるデータ線１１４は、いずれも容量が寄生するだけでなく、データ線１１４同士互いに近接しているので容量的に結合し合っている。このため、あるデータ線にデータ信号がサンプリングされた時点（書き込み時）では、当該データ信号の電圧が正しく保持されるが、当該データ線へのサンプリング後に、当該データ線に隣接するデータ線に別のデータ信号がサンプリングされると、そのサンプリングにおける電圧変化が、当該データ線に影響を及ぼして、当初サンプリングしたデータ信号の電圧を変化させてしまう。
このため、水平有効表示期間において、ある着目データ線にデータ信号をサンプリングした後、当該着目データ線に隣接するデータ線にデータ信号をサンプリングすると、当該着目データ線の電圧が変化して、当該着目データ線と選択されている走査線との交差に対応する画素の階調が当初目標値よりも変動してしまうことになる。
【００４１】
本実施形態では、第１フレーム（図１１）〜第４フレーム（図１４）のいずれかの１フレームでみた場合、有効表示領域にかかる１７列目（から１１３６列目まで）の各画素は、その書き込み後に隣接する画素の書き込み回数が２回となるものと、その書き込み後に隣接する画素の書き込み回数が１回となるものと、その書き込み後に隣接する画素の書き込み回数が無しとなるものと、の３種類が存在するので、いずれかの１フレームでみた場合には、隣接画素の書込回数の相違によって電圧変動が生じて表示ムラが発生することになる。
ただし、第１フレームから第４フレームまで順次巡回することによって、有効表示領域にかかる各画素は、いずれかの１つのフレームにおいて、その書き込み後に隣接する画素の書き込み回数が２回となり、他の２つのフレームにおいて、その書き込み後に隣接する画素の書き込み回数が１回となり、残りの１つのフレームにおいて、その書き込み後に隣接する画素の書き込み回数が無しとなる。したがって、本実施形態では、有効表示領域にかかる各画素では、４フレームを１周期としてみると、各画素（データ線）の書き込み後の条件（サンプリング後の条件）が揃うことになるので、表示ムラとして視認されにくいのである。
【００４２】
なお、１〜１６列及び１１３７〜１１５２列（図１１〜図１４で図示省略）の画素については、４フレームを１周期としてみたときに、他の画素と条件が揃わない。このため、本実施形態では、１〜１６列及び１１３７〜１１５２列の画素については、ダミー画素として遮光する構成とした。
【００４３】
＜第１実施形態の別例１＞
第１実施形態において、制御信号Ｓｅｌ１〜Ｓｅｌ８をＨレベルとする順番、すなわち、隣接するグループ同士に属するブロックにおける各列を選択する順番は、
第１フレームにおいて
第１回目：Ｓｅｌ５→第２回目：Ｓｅｌ２→第３回目：Ｓｅｌ３→第４回目：Ｓｅｌ４→第５回目：Ｓｅｌ１→第６回目：Ｓｅｌ６→第７回目：Ｓｅｌ７→第８回目：Ｓｅｌ８とし、
第２フレームにおいて
第１回目：Ｓｅｌ６→第２回目：Ｓｅｌ３→第３回目：Ｓｅｌ４→第４回目：Ｓｅｌ１→第５回目：Ｓｅｌ２→第６回目：Ｓｅｌ７→第７回目：Ｓｅｌ８→第８回目：Ｓｅｌ５とし、
第３フレームにおいて
第１回目：Ｓｅｌ７→第２回目：Ｓｅｌ４→第３回目：Ｓｅｌ１→第４回目：Ｓｅｌ２→第５回目：Ｓｅｌ３→第６回目：Ｓｅｌ８→第７回目：Ｓｅｌ５→第８回目：Ｓｅｌ６とし、
第４フレームにおいて
第１回目：Ｓｅｌ８→第２回目：Ｓｅｌ１→第３回目：Ｓｅｌ２→第４回目：Ｓｅｌ３→第５回目：Ｓｅｌ４→第６回目：Ｓｅｌ５→第７回目：Ｓｅｌ６→第８回目：Ｓｅｌ７とした。ただし、これに限られず、次のような順番としても良い。
すなわち、それぞれ各フレームにおいて第２回目と第６回目とを入れ替えて、第１フレームにおいて
第１回目：Ｓｅｌ５→第２回目：Ｓｅｌ６→第３回目：Ｓｅｌ３→第４回目：Ｓｅｌ４→第５回目：Ｓｅｌ１→第６回目：Ｓｅｌ２→第７回目：Ｓｅｌ７→第８回目：Ｓｅｌ８とし、
第２フレームにおいて
第１回目：Ｓｅｌ６→第２回目：Ｓｅｌ７→第３回目：Ｓｅｌ４→第４回目：Ｓｅｌ１→第５回目：Ｓｅｌ２→第６回目：Ｓｅｌ３→第７回目：Ｓｅｌ８→第８回目：Ｓｅｌ５とし、
第３フレームにおいて
第１回目：Ｓｅｌ７→第２回目：Ｓｅｌ８→第３回目：Ｓｅｌ１→第４回目：Ｓｅｌ２→第５回目：Ｓｅｌ３→第６回目：Ｓｅｌ４→第７回目：Ｓｅｌ５→第８回目：Ｓｅｌ６とし、
第４フレームにおいて
第１回目：Ｓｅｌ８→第２回目：Ｓｅｌ５→第３回目：Ｓｅｌ２→第４回目：Ｓｅｌ３→第５回目：Ｓｅｌ４→第６回目：Ｓｅｌ１→第７回目：Ｓｅｌ６→第８回目：Ｓｅｌ７としても良い。
なお、この順番に変更にあわせて、走査制御回路５２がラインメモリ３１０から画像データＶｉｎの読出順序を変更するのはいうまでもない。
【００４４】
このように各フレームにおいて第２回目と第６回目とを入れ替えた場合、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布については、第１フレームから第４フレームまで、それぞれ図１５から図１８までに示される通りとなる。
これらの図からも判るように、各フレームにおいて第２回目と第６回目とを入れ替えた場合でも、同様に、有効表示領域にかかる各画素（データ線）についての書き込み（サンプリング）条件が揃うので、表示ムラを視認されにくくすることが可能である。
【００４５】
＜第１実施形態の別例２＞
また、各フレームにおいて第２回目と第６回目とを入れ替えるとともに、さらに、第３回目と第７回目とを入れ替えて、
第１フレームにおいて
第１回目：Ｓｅｌ５→第２回目：Ｓｅｌ６→第３回目：Ｓｅｌ７→第４回目：Ｓｅｌ４→第５回目：Ｓｅｌ１→第６回目：Ｓｅｌ２→第７回目：Ｓｅｌ３→第８回目：Ｓｅｌ８とし、
第２フレームにおいて
第１回目：Ｓｅｌ６→第２回目：Ｓｅｌ７→第３回目：Ｓｅｌ８→第４回目：Ｓｅｌ１→第５回目：Ｓｅｌ２→第６回目：Ｓｅｌ３→第７回目：Ｓｅｌ４→第８回目：Ｓｅｌ５とし、
第３フレームにおいて
第１回目：Ｓｅｌ７→第２回目：Ｓｅｌ８→第３回目：Ｓｅｌ５→第４回目：Ｓｅｌ２→第５回目：Ｓｅｌ３→第６回目：Ｓｅｌ４→第７回目：Ｓｅｌ１→第８回目：Ｓｅｌ６とし、
第４フレームにおいて
第１回目：Ｓｅｌ８→第２回目：Ｓｅｌ５→第３回目：Ｓｅｌ６→第４回目：Ｓｅｌ３→第５回目：Ｓｅｌ４→第６回目：Ｓｅｌ１→第７回目：Ｓｅｌ２→第８回目：Ｓｅｌ７としても良い。
【００４６】
このように各フレームにおいて第２回目と第６回目とを入れ替えるとともに、第３回目と第７回目とを入れ替えた場合、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布については、第１フレームから第４フレームまで、それぞれ図１９から図２２までに示される通りとなる。
これらの図からも判るように、各フレームにおいて第２回目と第６回目とを入れ替えるとともに、第３回目と第７回目とを入れ替えた場合でも、同様に、有効表示領域にかかる各画素（データ線）についての書き込み（サンプリング）条件が揃うので、表示ムラを視認されにくくすることが可能である。
【００４７】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置（ｍ＝３、ｎ＝４）について説明する。
この第２実施形態では、図２３に示されるように、表示パネル１００において制御信号Ｓｅｌ１〜Ｓｅｌ６とし、さらに、サンプリング回路１５０を、図２４に示されるような構成としたものである。また、第２実施形態において、走査制御回路５２は、図１の括弧内左で示されるように、制御信号Ｓｅｌ１〜Ｓｅｌ６を出力する。
【００４８】
さて、図２３及び図２４に示されるように、第２実施形態では、第１実施形態とはブロック及びグループが異なっている。詳細には、第２実施形態では、１１５２列のデータ線１１４は、３列毎にブロック化されている。このため、左から数えて１、２、３、…、３８４番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ３８４と表記する。
なお、図２４に示されるように、グループ化は、４つのブロック毎に行われている点においては、第１実施形態と同様である。また、図２４では示されていないが、第２実施形態では、ブロックＢ３８４まで存在するので、グループについてはＡ９６まで存在する。グループＡ１を除くグループＡ２〜Ａ９６について、それぞれグループ番号と等しい番号のサンプリング信号と、１つ若い番号のサンプリング信号とが対応している点、及び、グループＡ１については、サンプリング信号Ｓ１のみが対応している点とについては、第１実施形態と同様である。
【００４９】
ＴＦＴ１５２のソースの接続関係は、第１実施形態と同様である。すなわち、図２４において、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ３８１に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ１が供給される１本目の画像信号線１７１に接続され、同様に、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ３８２に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ２が供給される２本目の画像信号線１７１に接続され、ブロックＢ３、Ｂ７、Ｂ１１、…、Ｂ３８３に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ３が供給される３本目の画像信号線１７１に接続され、ブロックＢ４、Ｂ８、Ｂ１２、…、Ｂ３８４に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ４が供給される４本目の画像信号線１７１に接続されている。
また、ＴＦＴ１５２のゲートは、同一グループに属する各ブロックにおいて列番目が同じもの同士で共通接続されている点についても、第１実施形態と同様である。
【００５０】
ここで、ＴＦＴ１５２に供給されるゲート信号は、偶数グループと奇数グループとで分かれて、次のような関係となっている。
すなわち、偶数グループ（Ａ２、Ａ４、Ａ６、…、Ａ９６）では、対応するサンプリング信号同士の否定論理和信号を出力するＮＯＲ回路１５１２と、当該否定論理和信号の否定信号を出力するＮＯＴ回路１５１４と、当該否定信号と制御信号Ｓｅｌ４〜Ｓｅｌ６のいずれか１つとの否定論理積信号を出力するＮＡＮＤ回路１５１６と、当該否定論理積信号の否定信号を出力するＮＯＴ回路１５１８との組が、制御信号Ｓｅｌ４〜Ｓｅｌ６に対応して３組有する。
このうち、制御信号Ｓｅｌ４に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて各１列目に対応するＴＦＴ１５２のゲート信号となり、同様に、制御信号Ｓｅｌ５及びＳｅｌ６に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて、それぞれ各２列目及び各３列目に対応するＴＦＴ１５２のゲート信号となる。
【００５１】
一方、奇数グループ（Ａ３、Ａ５、Ａ７、…、Ａ９５）では、ＮＯＲ回路１５１２と、ＮＯＴ回路１５１４と、ＮＡＮＤ回路１５１６と、ＮＯＴ回路１５１８とを制御信号Ｓｅｌ１、Ｓｅｌ２及びＳｅｌ３に対応して３組有し、このうち、制御信号Ｓｅｌ１に対応して出力されるＮＯＴ回路１５１８の否定信号が、奇数グループに属するブロックにおいて各１列目に対応するＴＦＴ１５２のゲート信号となり、同様に、制御信号Ｓｅｌ２及びＳｅｌ３に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて、それぞれ各２列目及び各３列目に対応するＴＦＴ１５２のゲート信号となる。
なお、最初の奇数グループＡ１にあっては、他の奇数グループ（Ａ３、Ａ５、Ａ７、…、Ａ９５）とは異なり、１つのサンプリング信号Ｓ１のみが対応するので、ＮＯＲ回路１５１２とＮＯＴ回路１５１４とが存在しない。
【００５２】
ここで、第２実施形態において、制御信号Ｓｅｌ１、Ｓｅｌ２及びＳｅｌ３は、Ｈレベルとなるサンプリング信号の番号が奇数であれば、当該番号と同じ番号のグループに属するブロックの各１列目、各２列目及び各３列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになり、Ｈレベルとなるサンプリング信号の番号が偶数であれば、当該番号よりも「１」だけ大きい番号のグループに属するブロックの各１列目、各２列目及び各３列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになる。
一方、制御信号Ｓｅｌ５、Ｓｅｌ６、Ｓｅｌ７及びＳｅｌ８は、Ｈレベルとなるサンプリング信号の番号が奇数であれば、当該番号よりも「１」だけ大きい番号のグループに属するブロックの各１列目、各２列目及び各３列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになり、Ｈレベルとなるサンプリング信号の番号が偶数であれば、当該番号と同じ番号のグループに属するブロックの各１列目、各２列目及び各３列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになる。
【００５３】
第２実施形態の第１フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ６がＨレベルとなる順番は、図２５に示されるように、奇数番号のサンプリング信号がＨレベルになる期間でＳｅｌ４→Ｓｅｌ２→Ｓｅｌ３であり、偶数番号のサンプリング信号がＨレベルになる期間でＳｅｌ１→Ｓｅｌ５→Ｓｅｌ６である。このため、第１フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図２８に示される通りとなる。
【００５４】
次に、第２実施形態の第２フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ６がＨレベルとなる順番は、図２６に示されるように、奇数番号のサンプリング信号がＨレベルになる期間でＳｅｌ５→Ｓｅｌ３→Ｓｅｌ１であり、偶数番号のサンプリング信号がＨレベルになる期間でＳｅｌ２→Ｓｅｌ６→Ｓｅｌ４である。このため、第２フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図２９に示される通りとなる。
【００５５】
続いて、第２実施形態の第３フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ６がＨレベルとなる順番は、図２７に示されるように、奇数番号のサンプリング信号がＨレベルになる期間でＳｅｌ６→Ｓｅｌ１→Ｓｅｌ２であり、偶数番号のサンプリング信号がＨレベルになる期間でＳｅｌ３→Ｓｅｌ４→Ｓｅｌ５である。このため、第３フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図３０に示される通りとなる。
【００５６】
したがって、第２実施形態においても、図２８〜図３０からも判るように、第１〜第３フレームを１周期としてみたときに、有効表示領域（１３〜１１４０列目）にかかる各画素（データ線）についての書き込み（サンプリング）条件が揃うので、表示ムラを視認されにくくすることが可能である。
なお、第２実施形態では、１〜１２列目及び１１４１〜１１５２列目の画素については、３フレームを１周期としてみても、他の画素と条件が揃わない。このため、第２実施形態では、１〜１２列目及び１１４１〜１１５２列目の画素がダミー画素となるが、第１実施形態と比較して、有効表示領域が拡大することになる。
また、フレーム番号とは無関係に、フレーム毎に奇数行と偶数行との書込極性を入れ替える交流駆動が行われることになる。
【００５７】
＜第３実施形態＞
続いて、本発明の第３実施形態に係る電気光学装置（ｍ＝２、ｎ＝４）について説明する。
この第３実施形態では、図３１に示されるように、表示パネル１００において制御信号Ｓｅｌ１〜Ｓｅｌ４とし、さらに、サンプリング回路１５０を、図３２に示されるような構成としたものである。また、第３実施形態において、走査制御回路５２は、図１の括弧内右で示されるように、制御信号Ｓｅｌ１〜Ｓｅｌ４を出力する。
【００５８】
さて、図３１及び図３２に示されるように、第３実施形態では、第１、第２実施形態とはブロック及びグループが異なっている。詳細には、第３実施形態では、１１５２列のデータ線１１４は、２列毎にブロック化されている。このため、左から数えて１、２、３、…、５７６番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ５７６と表記する。
なお、図３２に示されるように、グループ化は、４つのブロック毎に行われている点においては、第１、第２実施形態と同様である。また、図３２では示されていないが、第３実施形態では、ブロックＢ５７６まで存在するので、グループについては、Ａ１４４まで存在する。グループＡ１を除くグループＡ２〜Ａ１４４について、それぞれグループ番号と等しい番号のサンプリング信号と、１つ若い番号のサンプリング信号とが対応している点、及び、グループＡ１については、サンプリング信号Ｓ１のみが対応している点とについては、第１、第２実施形態と同様である。
【００５９】
ＴＦＴ１５２のソースの接続関係は、第１、第２実施形態と同様である。すなわち、図３２において、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ５７３に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ１が供給される１本目の画像信号線１７１に接続され、同様に、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ５７４に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ２が供給される２本目の画像信号線１７１に接続され、ブロックＢ３、Ｂ７、Ｂ１１、…、Ｂ５７５に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ３が供給される３本目の画像信号線１７１に接続され、ブロックＢ４、Ｂ８、Ｂ１２、…、Ｂ５７６に属するＴＦＴ１５２のソースは、データ信号Ｖｉｄ４が供給される４本目の画像信号線１７１に接続されている。
また、ＴＦＴ１５２のゲートは、同一グループに属する各ブロックにおいて列番目が同じもの同士で共通接続されている点についても、第１、第２実施形態と同様である。
【００６０】
ここで、ＴＦＴ１５２に供給されるゲート信号は、偶数グループと奇数グループとで分かれて、次のような関係となっている。
すなわち、偶数グループ（Ａ２、Ａ４、Ａ６、…、Ａ１４４）では、対応するサンプリング信号同士の否定論理和信号を出力するＮＯＲ回路１５１２と、当該否定論理和信号の否定信号を出力するＮＯＴ回路１５１４と、当該否定信号と制御信号Ｓｅｌ３またはＳｅｌ４のいずれか１つとの否定論理積信号を出力するＮＡＮＤ回路１５１６と、当該否定論理積信号の否定信号を出力するＮＯＴ回路１５１８との組が、制御信号Ｓｅｌ３及びＳｅｌ４に対応して２組有する。
このうち、制御信号Ｓｅｌ３に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて各１列目に対応するＴＦＴ１５２のゲート信号となり、同様に、制御信号Ｓｅｌ４に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて各２列目に対応するＴＦＴ１５２のゲート信号となる。
【００６１】
一方、奇数グループ（Ａ３、Ａ５、Ａ７、…、Ａ１４３）では、ＮＯＲ回路１５１２と、ＮＯＴ回路１５１４と、ＮＡＮＤ回路１５１６と、ＮＯＴ回路１５１８とを制御信号Ｓｅｌ１及びＳｅｌ２に対応して２組有し、このうち、制御信号Ｓｅｌ１に対応して出力されるＮＯＴ回路１５１８の否定信号が、奇数グループに属するブロックにおいて各１列目に対応するＴＦＴ１５２のゲート信号となり、同様に、制御信号Ｓｅｌ２に対応して出力されるＮＯＴ回路１５１８の否定信号が、偶数グループに属するブロックにおいて各２列目に対応するＴＦＴ１５２のゲート信号となる。
なお、最初の奇数グループＡ１にあっては、他の奇数グループ（Ａ３、Ａ５、Ａ７、…、Ａ１４４）とは異なり、１つのサンプリング信号Ｓ１のみが対応するので、ＮＯＲ回路１５１２とＮＯＴ回路１５１４とが存在しない。
【００６２】
ここで、第３実施形態において、制御信号Ｓｅｌ１及びＳｅｌ２は、Ｈレベルとなるサンプリング信号の番号が奇数であれば、当該番号と同じ番号のグループに属するブロックの各１列目及び各２列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになり、Ｈレベルとなるサンプリング信号の番号が偶数であれば、当該番号よりも「１」だけ大きい番号のグループに属するブロックの各１列目及び各２列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになる。
一方、制御信号Ｓｅｌ３及びＳｅｌ４は、Ｈレベルとなるサンプリング信号の番号が奇数であれば、当該番号よりも「１」だけ大きい番号のグループに属するブロックの各１列目及び各２列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになり、Ｈレベルとなるサンプリング信号の番号が偶数であれば、当該番号と同じ番号のグループに属するブロックの各１列目及び各２列目のデータ線に対して、画像信号線に供給されるデータ信号のサンプリングを指定することになる。
【００６３】
第３実施形態の第１フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ４がＨレベルとなる順番は、図３３に示されるように、奇数番号のサンプリング信号がＨレベルになる期間でＳｅｌ４→Ｓｅｌ１であり、偶数番号のサンプリング信号がＨレベルになる期間でＳｅｌ２→Ｓｅｌ３である。このため、第１フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図３５に示される通りとなる。
次に、第３実施形態の第２フレームにおいては、制御信号Ｓｅｌ１〜Ｓｅｌ４がＨレベルとなる順番は、図３４に示されるように、奇数番号のサンプリング信号がＨレベルになる期間でＳｅｌ３→Ｓｅｌ２であり、偶数番号のサンプリング信号がＨレベルになる期間でＳｅｌ１→Ｓｅｌ４である。このため、第２フレームにおいて、書き込み後に、隣接する画素の書込回数が２回、１回、無しの３種類の画素の分布は、図３６に示される通りとなる。
【００６４】
したがって、第３実施形態においても、図３５及び図３６からも判るように、第１及び第２フレームを１周期としてみたときに、有効表示領域（９〜１１４４列目）にかかる各画素（データ線）についての書き込み（サンプリング）条件が揃うので、表示ムラを視認されにくくすることが可能である。
なお、第３実施形態では、１〜８列目及び１１４５〜１１５２列目の画素については、２フレームを１周期としてみても、他の画素と条件が揃わない。このため、第３実施形態では、１〜９列目及び１１４５〜１１５２列目の画素がダミー画素となるが、第１、第２実施形態と比較して、有効表示領域がさらに拡大することになる。
【００６５】
なお、上述した第１〜第３実施形態では、画像データＶｉｎを４相展開する構成したが、展開する系統数ｎは、「４」に限られるものではなく、「２」以上であれば良い。
また、上述した各実施形態において、データ信号をサンプリングする前の水平帰線期間にて、すべてのデータ線１１４を所定の電圧（例えばＶｃ）にプリチャージする構成としても良い。
上述した実施形態において、処理回路５０は、ディジタルの画像データＶｉｎを処理するものとしたが、アナログの画像信号を入力して相展開する構成としても良い。
【００６６】
また、実施形態では、共通電極１０８に印加される電圧ＬＣｃｏｍを、極性反転の基準である電位ＶＣと一致させていたが、ＴＦＴ１５２のゲート・ドレイン間の寄生容量に起因して、オンからオフ時にドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量では交流駆動が原則であるので、共通電極１０８の電位に対して高位側（正極性）と低位側（負極性）とで交互書き込みをするが、電圧ＬＣｃｏｍを電圧ＶＣに一致させた状態で、交互書き込みをすると、プッシュダウンのために、画素容量の電圧実効値は、負極性書込の方が正極性書込よりも大きくなってしまう。このため、同一階調で正極性・負極性書込をしても画素容量の電圧実効値が互いに等しくなるように、共通電極１０８の電圧ＬＣｃｏｍは、データ信号の振幅基準である電圧ＶＣよりも若干低めに設定する場合がある。
【００６７】
また、実施形態では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→Ｓ７２（Ｓ９６、Ｓ１４４）の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合に対処するために、走査方向を切替可能な構成としても良い。
さらに画素容量の電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードではなく、黒色表示を行うノーマリーブラックモードとしても良い。
【００６８】
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。
さらに、本発明では、電気光学物質として、液晶に限られず、このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
以上については、液晶装置について説明したが、本発明では、画像データ（映像信号）を相展開する構成であれば、例えばＥＬ（Ｅｌｅｃｔｒｏｎｉｃ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
【００６９】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。
図３７は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００７０】
ここで、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した実施形態における表示パネル１００と同様であり、処理回路（図３７では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００７１】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００７２】
電子機器としては、図３７を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して上述した電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示す図である。
【図２】電気光学装置における表示パネルの構成を示す図である。
【図３】表示パネルにおける画素の構成を示す図である。
【図４】表示パネルにおけるサンプリング回路周辺の構成を示す図である。
【図５】電気光学装置の動作を説明するための図である。
【図６】電気光学装置の動作を説明するための図である。
【図７】電気光学装置の第１フレームの動作を説明するための図である。
【図８】電気光学装置の第２フレームの動作を説明するための図である。
【図９】電気光学装置の第３フレームの動作を説明するための図である。
【図１０】電気光学装置の第４フレームの動作を説明するための図である。
【図１１】電気光学装置の第１フレームにおける画素の書込状態を示す図である。
【図１２】電気光学装置の第２フレームにおける画素の書込状態を示す図である。
【図１３】電気光学装置の第３フレームにおける画素の書込状態を示す図である。
【図１４】電気光学装置の第４フレームにおける画素の書込状態を示す図である。
【図１５】別例１の第１フレームにおける画素の書込状態を示す図である。
【図１６】別例１の第２フレームにおける画素の書込状態を示す図である。
【図１７】別例１の第３フレームにおける画素の書込状態を示す図である。
【図１８】別例１の第４フレームにおける画素の書込状態を示す図である。
【図１９】別例２の第１フレームにおける画素の書込状態を示す図である。
【図２０】別例２の第２フレームにおける画素の書込状態を示す図である。
【図２１】別例２の第３フレームにおける画素の書込状態を示す図である。
【図２２】別例２の第４フレームにおける画素の書込状態を示す図である。
【図２３】本発明の第２実施形態に係る電気光学装置の表示パネルを示す図である。
【図２４】同表示パネルにおけるサンプリング回路周辺の構成を示す図である。
【図２５】電気光学装置の第１フレームの動作を説明するための図である。
【図２６】電気光学装置の第２フレームの動作を説明するための図である。
【図２７】電気光学装置の第３フレームの動作を説明するための図である。
【図２８】電気光学装置の第１フレームにおける画素の書込状態を示す図である。
【図２９】電気光学装置の第２フレームにおける画素の書込状態を示す図である。
【図３０】電気光学装置の第３フレームにおける画素の書込状態を示す図である。
【図３１】本発明の第３実施形態に係る電気光学装置の表示パネルを示す図である。
【図３２】同表示パネルにおけるサンプリング回路周辺の構成を示す図である。
【図３３】電気光学装置の第１フレームの動作を説明するための図である。
【図３４】電気光学装置の第２フレームの動作を説明するための図である。
【図３５】電気光学装置の第１フレームにおける画素の書込状態を示す図である。
【図３６】電気光学装置の第２フレームにおける画素の書込状態を示す図である。
【図３７】電気光学装置を適用したプロジェクタの構成を示す図である。
【符号の説明】
【００７４】
１０…電気光学装置、５０…処理回路、１００…表示パネル、１０５…液晶、１１０…画素、１１２…走査線、１１４…データ線、１１６、…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…サンプリング信号出力回路、１５０…サンプリング回路、１５２…ＴＦＴ、１７１…画像信号線、１５１２…ＮＯＲ回路、１５１４…ＮＯＴ回路、１５１６…ＮＡＮＤ回路、１５１５…ＮＯＴ回路、２１００…プロジェクタ。
【図１】
2007025632.tif 000003
【図２】
2007025632.tif 000004
【図３】
2007025632.tif 000005
【図４】
2007025632.tif 000006
【図５】
2007025632.tif 000007
【図６】
2007025632.tif 000008
【図７】
2007025632.tif 000009
【図８】
2007025632.tif 000010
【図９】
2007025632.tif 000011
【図１０】
2007025632.tif 000012
【図１１】
2007025632.tif 000013
【図１２】
2007025632.tif 000014
【図１３】
2007025632.tif 000015
【図１４】
2007025632.tif 000016
【図１５】
2007025632.tif 000017
【図１６】
2007025632.tif 000018
【図１７】
2007025632.tif 000019
【図１８】
2007025632.tif 000020
【図１９】
2007025632.tif 000021
【図２０】
2007025632.tif 000022
【図２１】
2007025632.tif 000023
【図２２】
2007025632.tif 000024
【図２３】
2007025632.tif 000025
【図２４】
2007025632.tif 000026
【図２５】
2007025632.tif 000027
【図２６】
2007025632.tif 000028
【図２７】
2007025632.tif 000029
【図２８】
2007025632.tif 000030
【図２９】
2007025632.tif 000031
【図３０】
2007025632.tif 000032
【図３１】
2007025632.tif 000033
【図３２】
2007025632.tif 000034
【図３３】
2007025632.tif 000035
【図３４】
2007025632.tif 000036
【図３５】
2007025632.tif 000037
【図３６】
2007025632.tif 000038
【図３７】
2007025632.tif 000039