(57)【要約】【課題】  トップゲート構造を有し、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜を用いる薄膜トランジスタのゲート絶縁膜作製工程において、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜表面に、酸化性ガスによるプラズマ処理を施すことにより、半導体薄膜表面を酸素終端しつつ清浄化しゲート絶縁膜を形成することで、ゲート絶縁膜と半導体薄膜間で良好な界面を形成し、ソース・ドレイン間の短絡やリーク電流の発生を低減した高性能薄膜トランジスタの製法の提供。【解決手段】  酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜として用いるトップゲート型薄膜トランジスタの製法であって、前記半導体薄膜にパターン加工を施した後、該半導体薄膜の表面全面を被覆するゲート絶縁膜をシリコン系絶縁膜により形成する加工前において、前記半導体薄膜表面全面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、前記表面処理に引き続き、真空中にて連続して前記ゲート絶縁膜を形成することを特徴とする薄膜トランジスタの製法。【選択図】  図２
2007073558.tif 000002
【特許請求の範囲】
【請求項１】
酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜として用いるトップゲート型薄膜トランジスタの製法であって、前記半導体薄膜にパターン加工を施した後、該半導体薄膜の表面全面を被覆するゲート絶縁膜をシリコン系絶縁膜により形成する加工前において、前記半導体薄膜層表面全面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、前記表面処理に引き続き、真空中にて連続して前記ゲート絶縁膜を形成することを特徴とする薄膜トランジスタの製法。
【請求項２】
前記半導体薄膜のパターン加工として、前記半導体薄膜上に絶縁膜を形成せず、直接フォトレジストをマスクとして前記半導体薄膜をエッチングする工程を有することを特徴とする請求項１記載の薄膜トランジスタの製法。
【請求項３】
前記半導体薄膜のパターン加工として、前記半導体薄膜上面全面を被覆する絶縁膜を形成し、該絶縁膜をフォトレジストによるパターン加工を施した後、前記半導体薄膜をエッチングし、前記半導体薄膜のエッチング後、前記絶縁膜を除去する工程を有することを特徴とする請求項１記載の薄膜トランジスタの製法。
【請求項４】
前記半導体薄膜のエッチングがドライエッチングであることを特徴とする請求項２及び３記載の薄膜トランジスタの製法。
【請求項５】
前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタの製法。
【請求項６】
前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項５に記載の薄膜トランジスタの製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトップゲート構造薄膜トランジスタの製法に係り、より詳しくはゲート絶縁膜の形成前に薄膜トランジスタの半導体薄膜である酸化亜鉛ZnOを主成分とする酸化物表面層をプラズマ処理することにより、ゲート絶縁膜と半導体薄膜との間で清浄な界面を形成し、ドレイン・ソース間のリーク電流の低減や伝達特性を向上させた高性能の薄膜トランジスタを得ることができる製法に関する。
【背景技術】
【０００２】
酸化亜鉛（ZnO）あるいは酸化マグネシウム亜鉛（ZnMgO）等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下TFTと略）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの酸化物を用いた薄膜半導体の研究開発が活発化している。
特に酸化亜鉛（ZnO）を半導体薄膜として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（a-Si:H）を半導体層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性並びに低温プロセスが可能である等の理由により積極的な開発が進められている。
【０００３】
従来報告されている、酸化亜鉛（ZnO）を半導体薄膜として用いたTFT（ZnO-TFT）は、ボトムゲート型のものが主流である。
【０００４】
ボトムゲート型のZnO-TFTを開示したものとして、特許文献１、特許文献２などが例示できる。
【０００５】
特許文献１に開示されるボトムゲート型ZnO-TFTは、図５に示す如く、基板１０１、ゲート電極１０２、ゲート絶縁膜１０３、酸化亜鉛半導体薄膜１０４、ソース電極１０５、ドレイン電極１０６、保護膜１０７を有してなり、これら各構成をこの順に積層して形成されている。
【０００６】
特許文献２に開示されるボトムゲート型ZnO-TFTは、図６（ａ）に示す如く、基板１０８、ゲート電極１０９、ゲート絶縁膜１１０、ソース電極１１１、ドレイン電極１１２、酸化亜鉛半導体薄膜１１３を有してなり、これら各構成をこの順に積層して形成されている。実際に製造の最終工程においては、図６（ｂ）に示す如く、前記酸化亜鉛半導体薄膜１１３を被覆して保護膜１１４が形成される。
【０００７】
これら文献に開示されているボトムゲート構造は、基板側よりゲート電極およびゲート絶縁膜が形成され、その上面を被覆して酸化亜鉛半導体薄膜が形成されている構造であり、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート構造アモルファスシリコンTFTとのプロセスの互換性が高いため、ZnO-TFTにも多く用いられている。
【０００８】
しかしながら、チャネル層（半導体層）として用いる酸化亜鉛の結晶性の観点からは、多結晶薄膜を基板上に形成していく場合、成膜初期に形成される下地との界面付近の領域は結晶欠陥が多く、薄膜形成が進むにつれて結晶性が改善されていくという特徴がある。
薄膜トランジスタにおいて活性層として用いられる部分は、半導体層の中で、ゲート絶縁膜に近いごく薄い領域であり、この領域の結晶性が移動度等の薄膜トランジスタのTFT特性を大きく左右している。
ボトムゲート型の薄膜トランジスタにおいては、構造上、半導体層はゲート絶縁膜上に積層されているため、結晶性が不十分な成膜初期の領域を活性層として用いざるを得ず、十分な移動度が得られないという問題点を抱えていた。
これらの問題に鑑みると、半導体層の上部にゲート絶縁膜を設ける構造を有するトップゲート構造は半導体層の上部の結晶性の良好な領域を活性層として用いることができ、高い移動度を期待することができる。
【０００９】
トップゲート型のZnO-TFTの一例としては、図７のような構造がある。
このトップゲート構造は、基板１１５上にソース・ドレイン電極１１６、半導体薄膜１１７、ゲート絶縁膜１１８、ゲート電極１１９をこの順に積層して構成されている。
ゲート絶縁膜は、プラズマ化学気相成長（PCVD）法にて、200〜500nmの厚みで形成されることが多い。
【００１０】
酸化亜鉛を半導体活性層として用いたトップゲート型のTFT（ZnO-TFT）は、活性層の形状にパターン加工した半導体薄膜上に、良好なゲート絶縁膜の形成と同時に、ゲート絶縁膜と酸化亜鉛活性層との界面制御が必須である。ボトムゲート型アモルファスシリコンTFTの場合には、ゲート絶縁膜としてSiNが用いられることが多く、例えば大面積化が容易なプラズマ化学気相成長（PCVD）法を用い、基板温度250〜300℃にて、SiH4＋NH3＋H2もしくはSiH4＋NH3＋N2＋H2等の混合ガスを用いて成膜されている。
【００１１】
しかしながらZnO半導体薄膜のパターン形成後に、プラズマ化学気相成長（PCVD）法あるいはその他の成膜方法を用いて上記基板温度下にてゲート絶縁膜の成膜を行った場合、不純物の吸着による界面特性の悪化や、ゲート絶縁膜成膜における還元性雰囲気によるZnO表面の還元等によるリーク電流の増大といった問題を生じ、上記条件において製作したTFTは液晶ディスプレイなどへの応用に耐えうるものでは無かった。
【００１２】
トップゲート型のZnO-TFTの他の例として、特許文献３が開示されている。該文献には、酸化亜鉛ZnOを主成分とする酸化物半導体膜をチャネル層に用いるトランジスタにおいて、下地となる基板上に、上記酸化物半導体膜が形成される下地膜、上記酸化物半導体膜、ゲート絶縁膜、および、ゲート電極がこの順に形成され、ゲート電極と同一形状にゲート絶縁膜並びに酸化亜鉛薄膜が加工された薄膜トランジスタが開示されている。
特許文献３に開示されたトップゲート型のZnO-TFTにおいては、ゲート電極形成後にゲート絶縁膜と酸化亜鉛を一括してパターン加工することが可能となる。
【００１３】
【特許文献１】特開２００５−０３３１７２号公報
【特許文献２】特開２００４−３４９５８３号公報
【特許文献３】特開２００３−２９８０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
特許文献３に開示されたトランジスタは、半導体薄膜及びゲート絶縁膜の形成過程において、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜表面の損傷及び不純物による汚染を防ぎうる手法を提供するものではなく、その後のゲート絶縁膜の形成過程においても、前期半導体膜表面の損傷及び、還元性雰囲気による還元脱離反応によって、半導体薄膜の低抵抗化が起こり、低抵抗化やリーク電流の増大、移動度の低下といった問題を抱えるものであった。
【００１５】
酸化亜鉛ZnOを主成分とする酸化物半導体薄膜及びゲート絶縁膜の形成過程において、酸化亜鉛半導体薄膜の損傷を防ぐ手段として、該酸化物半導体薄膜の上表面に保護膜を形成し、パターニングされた該保護膜をマスクとしてウェットエッチングなどの方法により前記酸化亜鉛ZnOを主成分とする酸化物半導体薄膜にパターニングなどの形状加工を施し、この保護膜を除去せずにゲート絶縁膜を積層する手段が考えられる。しかしながら、この手段を用いて酸化亜鉛半導体層を形成した場合、エッチング液によって、前記酸化物半導体薄膜が前記保護膜より内側まで浸食される、所謂オーバーハングを生じ、その後のゲート絶縁膜の積層過程において、ゲート絶縁膜と半導体薄膜の間に空孔を生じてしまうという課題があった。そこで、酸化亜鉛ZnOを主成分とする酸化物薄膜層をゲート絶縁膜によって直接被覆しつつ、前記酸化亜鉛ZnOを主成分とする酸化物薄膜層に損傷を与えない方法で、絶縁膜と半導体薄膜との良好な界面を形成する方法が求められていた。
【００１６】
本発明の目的は、トップゲート構造を有し、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜を用いる薄膜トランジスタのゲート絶縁膜作製工程において、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜表面に、酸化性ガスによるプラズマ処理を施すことにより、半導体薄膜表面を酸素終端しつつ清浄化しゲート絶縁膜を形成することで、ゲート絶縁膜と半導体薄膜間で良好な界面を形成し、ソース・ドレイン間の短絡やリーク電流の発生を低減した高性能薄膜トランジスタの製法の提供にある。
【課題を解決するための手段】
【００１７】
請求項１に係る発明は、酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜として用いるトップゲート型薄膜トランジスタの製法であって、前記半導体薄膜にパターン加工を施した後、該半導体薄膜の表面全面を被覆するゲート絶縁膜をシリコン系絶縁膜により形成する加工前において、前記半導体薄膜表面全面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、前記表面処理に引き続き、真空中にて連続して前記ゲート絶縁膜を形成することを特徴とする薄膜トランジスタの製法に関する。
【００１８】
請求項２に係る発明は、前記半導体薄膜のパターン加工として、前記半導体薄膜上に絶縁膜を形成せず、直接フォトレジストをマスクとして前記半導体薄膜をエッチングする工程を有することを特徴とする請求項１記載の薄膜トランジスタの製法に関する。
【００１９】
請求項３に係る発明は、前記半導体薄膜のパターン加工として、前記半導体薄膜上面全面を被覆する絶縁膜を形成し、該絶縁膜をフォトレジストによるパターン加工を施した後、前記半導体薄膜をエッチングし、前記半導体薄膜のエッチング後、前記絶縁膜を除去する工程を有することを特徴とする請求項１記載の薄膜トランジスタの製法に関する。
【００２０】
請求項４に係る発明は、前記半導体薄膜のエッチングがドライエッチングであることを特徴とする請求項２及び３記載の薄膜トランジスタの製法に関する。
【００２１】
請求項５に係る発明は、前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタの製法に関する。
【００２２】
請求項６に係る発明は、前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項５に記載の薄膜トランジスタの製法に関する。
【発明の効果】
【００２３】
請求項１に係る発明によれば、ゲート絶縁膜の成膜前に、酸化亜鉛ZnOを主成分とする酸化物から成る半導体薄膜表面全面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、前記表面処理に引き続き、真空中にて連続して前記ゲート絶縁膜を形成することによって、半導体薄膜表面に付着した水分などの不純物を効率的に除去すると同時に半導体薄膜表面を酸素終端し、半導体薄膜とゲート絶縁膜との界面清浄化を図ると同時に、これによりZnO表面での還元脱離を防ぐことで、リーク電流の少ない薄膜トランジスタを提供することができる。
【００２４】
請求項２に係る発明によれば、半導体薄膜の形状加工を、絶縁膜を形成せずに直接フォトレジストをマスクとしたエッチング加工にて行うことで、製法が容易になり、生産性の高い薄膜トランジスタを提供することができる。
【００２５】
請求項３に係る発明によれば、半導体薄膜の形状加工を、半導体薄膜上面全面を被覆する絶縁膜を形成し、該絶縁膜をフォトレジストによるパターン加工を施した後、前記半導体薄膜をエッチングし、前記半導体薄膜のエッチング後、前記絶縁膜を除去して行うことにより、半導体薄膜表面が保護され、酸化亜鉛半導体薄膜とゲート絶縁膜との間に空孔ができることを防ぐことができ、半導体薄膜表面をフォトリソグラフィー工程で用いる薬液による損傷を防ぐと同時に、絶縁膜との間で良好な界面を持つ、TFT特性に優れた薄膜トランジスタを提供することができる。
【００２６】
請求項４に係る発明によれば、エッチング加工の方法として、ドライエッチングを用いることで、微細加工が可能となり、高精度な薄膜トランジスタを提供することができる。
【００２７】
請求項５に係る発明によれば、酸化性ガスとして、酸素あるいは亜酸化窒素（N2O）を用いることで、酸化亜鉛表面をより効果的に酸素終端し、ゲート絶縁膜の間で良好な界面を持つ、リーク電流が低く、かつ電流駆動能力の高い薄膜トランジスタを提供することができる。
【００２８】
請求項６に係る発明によれば、酸化性ガス雰囲気に、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを混合することで、酸素ラジカルの発生量を増大させることが可能となり、酸化亜鉛表面での有機物汚染の除去効果が向上する。また、添加したガスによる酸化亜鉛表面のスパッタ効果により、酸化性ガスのみでは除去できなかった金属およびイオン性不純物が除去され、より界面清浄性に優れた、リーク電流の発生が抑制され、かつ電流駆動能力の高い薄膜トランジスタを提供することができる。
【発明を実施するための最良の形態】
【００２９】
この発明の一実施例に係る薄膜トランジスタについて図１に基づいて以下に説明する。
【００３０】
本発明の一実施例に係る薄膜トランジスタ１００は、基板１、ソース電極２、ドレイン電極３、半導体薄膜４、ゲート絶縁膜６、コンタクト部７、ゲート電極８、表示電極９を有してなり、上記の各構成を積層して形成される。
【００３１】
薄膜トランジスタ１００は、図１（ａ）に示す通り、ガラス（SiO2とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
【００３２】
基板１上には、ソース電極２及びドレイン電極３が積層されている。このソース・ドレイン電極２は、基板１上面の一部分に間隔を有して配置されている。
ソース電極２及びドレイン電極３は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース電極２及びドレイン電極３に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース電極２及びドレイン電極３を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図１（ｂ）に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
これら二電極の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース電極２及びドレイン電極３上に形成される半導体薄膜４の段差部での断線を防止するため、図１（ｂ）の構造ではインジウムスズ酸化物（ITO）、n+ZnO等の導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）、直接形成する構造では金属化合物の積層体の膜厚を半導体薄膜４より薄く（例えば、約40nm）形成することが望ましい。
【００３３】
半導体薄膜４は、上記の基板１とソース・ドレイン電極２上に積層されている。
半導体薄膜４は、ソース・ドレイン電極２の電極間のチャンネルを形成するように配置されており、ソース電極により電流が供給され、ドレイン電極により放出される。
半導体薄膜４は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜４の厚みは、特に限定されないが、例えば約25〜200nmに形成され、好ましくは、約50〜100nm程度に形成される。
【００３４】
図１（ｂ）は、ソース電極２あるいはドレイン電極３と、半導体薄膜４との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物（ITO）によりこの積層体の一部を被覆する構造が示されている。
図１（ｂ）において、ソース電極２あるいはドレイン電極３は、アルミニウム層１１、チタン層１２、インジウムスズ酸化物（ITO）層１３から形成され、半導体薄膜４は符号１４として示されている。
基板１０上にアルミニウム層１１が設けられ、その少なくとも上面がチタン層１２により被覆され、チタン層１２の一部と基板上の一部を被覆してインジウムスズ酸化物（ITO）層１３が存在し、インジウムスズ酸化物（ITO）層１３の一部にて半導体薄膜１４とコンタクトしている。
この構造により、本来アルミニウムに酸化層が形成されることが原因で良好なオーミックコンタクトの得られないアルミニウム（Al）と酸化物半導体の接触において、チタン層１２を、アルミニウム層１１とインジウムスズ酸化物（ITO）層１３の間に介装することで、アルミニウム（Al）と酸化物半導体のコンタクト抵抗を低減でき、配線抵抗の小さいアルミニウム（Al）を電極として用いることができるようになる。
【００３５】
ゲート絶縁膜６は、ソース・ドレイン電極２、半導体薄膜３表面及び側面を確実に被覆するように積層されている。ゲート絶縁膜６の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成されている。
【００３６】
ゲート絶縁膜６は、後述する本発明の薄膜トランジスタ１００の製法において説明する如く、例えばプラズマ化学気相成長（PCVD）法により形成される。このとき、プラズマ化学気相成長（PCVD）法による成膜は酸化亜鉛を主成分とする酸化物半導体薄膜の還元もしくはZnO成分の脱離が生じない基板温度である250℃以下で実施することが望ましい。
【００３７】
コンタクト部７は、ソース電極２及びドレイン電極３を外部に取り出すために、フォトリソグラフィーとエッチングにより形成された、コンタクトホール部分に、後述するゲート電極８と同一材料にて形成されている。
【００３８】
ゲート電極８は、ゲート絶縁膜６上に形成されている。このゲート電極８は、薄膜トランジスタに印加するゲート電圧により半導体薄膜４中の電子密度を制御する役割を果たすものである。
ゲート電極８はCr、Tiといった金属膜からなり、その厚みは、例えば、50〜100nmに形成される。
【００３９】
表示電極９は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、導電性酸化物薄膜であるインジウムスズ酸化物（ITO）などにより形成される。
表示電極９の厚みは、特に限定されないが、例えば50〜100nmに形成される。
【００４０】
本発明に係る薄膜トランジスタ（TFT）の製法として、第一実施例（図２参照）と第二実施例（図３参照）を例示して説明する。
【００４１】
本発明に係る薄膜トランジスタ（TFT）の製法の第一実施例について、図２に基づいて以下に説明する。
【００４２】
本発明に係る薄膜トランジスタの製法の第一実施例は、下記の工程から成る。
第１の工程は、基板１上にソース電極２及びドレイン電極３を積層する工程である。第２の工程は、基板１、ソース電極２及びドレイン電極３の全面を被覆する半導体薄膜４を積層する工程である。第３の工程は、半導体薄膜４をパターニングする工程である。第４の工程は、第３の工程によってパターン形成した半導体薄膜表面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行う工程である。第５の工程は、上記処理を施した半導体薄膜４、ソース電極２及びドレイン電極３、基板１の全面を被覆するようにゲート絶縁膜６を形成する工程である。第６の工程は上記ゲート絶縁膜６にコンタクトホールを形成する工程である。第７の工程は上記ゲート絶縁膜上に、ゲート電極８、コンタクト部７及び表示電極９をこの順に形成する工程である。
【００４３】
以下、本発明に係る薄膜トランジスタ（TFT）の製法の第一実施例について具体的に説明する。
【００４４】
図２（１）に示される如く、ガラス基板１上全面にマグネトロンスパッタ法等により、Ti、Cr等の金属を例えば100nmの厚みで形成し、フォトリソグラフィーによりソース電極２及びドレイン電極３を形成する。図示されていないが、この場合、ソース・ドレイン金属膜の一部として前述の金属の上面を被覆してn＋ZnOやインジウムスズ酸化物（ITO）等の導電性酸化物が積層されている場合も当然含まれる。
【００４５】
上記ガラス基板１、ソース電極２及びドレイン電極３上の全面に半導体薄膜４として真性ZnO薄膜を例えば50〜100nm程度の膜厚にてマグネトロンスパッタ法で形成する。
【００４６】
半導体薄膜４にフォトレジストによりパターンを形成し、直接エッチング加工を行う。エッチング方法としては、HNO3やHCl、あるいはシュウ酸等の水溶液によるウェットエッチング、もしくはCH4等を用いたドライエッチングを用いてZnO薄膜をエッチング後、レジスト剥離液を用いることなく、酸素あるいは四弗化炭素(CF4)と酸素の混合ガスによるアッシングにてフォトレジストをドライプロセスにて除去する方法が例示できる。
上記した方法の中でも、CH4等のガスを用いたドライエッチングを用いることが好ましい。これは、半導体薄膜４の主成分である酸化亜鉛ZnOは耐酸性が弱いため、ドライエッチング後にフォトレジストを引き続きドライプロセスにて除去することで、ドライエッチングによる微細加工と同時に、レジスト剥離ダメージの低減及び生産性の改善を図ることが可能となるからである。
上記の手法によって、レジスト剥離液により半導体薄膜界面に損傷を与えることなく、図２（２）に示される如く、パターニング（形状加工）された半導体薄膜４を形成することができる。
【００４７】
半導体薄膜４をパターニングした後、図２（３）に示される如く、この半導体薄膜４の表面に対して、酸化性ガス、例えば酸素（O2）あるいは亜酸化窒素（N2O）などを用いたプラズマ雰囲気にて表面処理を施す。
酸化性ガスを用いたプラズマ雰囲気にて表面処理を施す際、該酸化性ガスとともに、He、Ar、Xe、Kr等の希ガスを少なくとも１種類以上併用することが好ましい。この理由は、希ガスを混合することによって、酸化性ガスからの酸素ラジカルの発生を促進することができ、清浄化を効率的に行うことができるからである。特に、酸化性ガスとして酸素を用いた場合には、これらの希ガスを併用することによって、酸素ラジカルの発生を飛躍的に増加させることができるので、より好ましい。
【００４８】
上記処理を施された半導体薄膜４は、表面がプラズマ処理により清浄化されているため、水や気体分子、金属などの不純物が除去されると同時に、酸化亜鉛表面が酸素で終端された構造となる。これにより、水分や不純物の付着に伴うゲート絶縁膜とZnO界面特性の悪化や、ゲート絶縁膜の成膜に伴うZnO半導体薄膜の損傷を防止することができる。
【００４９】
半導体薄膜４に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行った後、図２（４）に示される如く、前記基板１、ソース電極２、ドレイン電極３、半導体薄膜４の全表面を被覆するようにゲート絶縁膜６を形成する。このゲート絶縁膜６の形成方法は、特に限定されないが、大面積基板への技術展開が容易なプラズマ化学気相成長（PCVD）法が好ましく用いられる。
このゲート絶縁膜６の形成工程は、上述の酸化性ガスによる処理を行った後、真空中、連続して同一装置中において行う。この理由は、酸化亜鉛表面を清浄な状態に保つと同時に、上記酸化性ガスによって酸化亜鉛半導体薄膜を酸化雰囲気におくことができ、ゲート絶縁膜形成工程中における半導体からの酸素あるいは亜鉛脱離を抑止するためである。
ゲート絶縁膜６はシリコン系絶縁膜、例えばSiOx、SiON、SiNx等によって形成されるが、特に、酸素雰囲気処理および酸素プラズマ処理による基板昇温から連続して形成可能であるという理由により、少なくとも半導体薄膜４と接する層はSiOx、SiON、もしくはSiNxにN2Oを用いて酸素をドーピングした膜が好ましく用いられる。
ゲート絶縁膜６は、例えば100〜400nmの厚みに形成される。当然ながら、ゲート絶縁膜はSiOxもしくはSiONといった絶縁膜上に誘電率の大きなSiNを積層したものでも使用可能である。
ゲート絶縁膜６の形成は特にプラズマ化学気相成長（PCVD）法に限定されることなく、スパッタ法、電子サイクロトロン共鳴（ECR）スパッタ法などの各種物理気相成長（PVD）法、電子サイクロトロン共鳴化学気相成長（ECR−CVD）法、誘導結合方式プラズマ化学気相成長（ICP−CVD）法などの各種化学気相成長（CVD）法などのいずれの方法によっても行うことができる。
【００５０】
最後に図２（５）に示す如く、前記ゲート絶縁膜６上にCr、Tiといった金属膜からなるゲート電極８をDCスパッタリング法により100nm厚で形成し、ゲート電極８と同一材料にてソース電極２及びドレイン電極３をコンタクトホールを介して外部に取り出すための電極であるコンタクト部７を形成する。
その後、インジウムスズ酸化物（ITO）等から成る表示電極９をDCスパッタリング法により50nm厚で形成することでTFTアレイが完成する。
【００５１】
本発明に係る薄膜トランジスタ（TFT）の製法の第二実施例について、図３に基づいて以下に説明する。
【００５２】
本発明に係る薄膜トランジスタの製法の第二実施例は、下記の工程から成る。
第１の工程は、基板１上にソース電極２及びドレイン電極３を積層する工程である。第２の工程は、基板１、ソース電極２及びドレイン電極３の全面を被覆する半導体薄膜４を積層する工程である。第３の工程は、上記半導体薄膜４の全面を被覆する絶縁膜５を形成する工程である。第４の工程は、上記絶縁膜５によって被覆された半導体薄膜４をパターニングする工程である。第５の工程は、パターニングされた絶縁膜５を除去する工程である。第６の工程は、第５の工程によって露出した半導体薄膜表面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行う工程である。第７の工程は、上記処理を施した半導体薄膜４、ソース電極２及びドレイン電極３、基板１の全面を被覆するようにゲート絶縁膜６を形成する工程である。第８の工程は上記ゲート絶縁膜６にコンタクトホールを形成する工程である。第９の工程は上記ゲート絶縁膜上に、ゲート電極８、コンタクト部７及び表示電極９をこの順に形成する工程である。
【００５３】
以下、本発明に係る薄膜トランジスタ（TFT）の製法の第二実施例について具体的に説明する。
【００５４】
図３（１）に示される如く、ガラス基板１上全面にマグネトロンスパッタ法等により、Ti、Cr等の金属を例えば100nmの厚みで形成し、フォトリソグラフィーによりソース電極２及びドレイン電極３を形成する。図示されていないが、この場合、ソース・ドレイン金属膜の一部として前述の金属の上面を被覆してn＋ZnOやインジウムスズ酸化物（ITO）等の導電性酸化物が積層されている場合も当然含まれる。
【００５５】
ソース電極２及びドレイン電極３を形成した後、上記ガラス基板１、ソース電極２及びドレイン電極３上の全面に半導体薄膜４として真性ZnO薄膜を例えば50〜100nm程度の膜厚にてマグネトロンスパッタ法で形成する。
【００５６】
半導体薄膜４の形成後、半導体薄膜４の全面に亘り、絶縁膜５を形成する。この絶縁膜５はSiOxもしくはSiNxにより、例えば、約50nmの厚さで形成する。
絶縁膜５を六弗化硫黄（SF6）とO2の混合ガスのドライエッチングによりエッチングし、その後、前記絶縁膜をマスクとし、前記半導体薄膜４をウェットエッチングもしくはドライエッチング法を用いてパターニングしフォトレジスト剥離液によるウエット剥離、もしくは酸素あるいは四弗化炭素(CF4)と酸素の混合ガスによるドライアッシングにて、フォトレジストを除去する。この時、絶縁膜５はレジスト剥離時のZnO保護膜として機能する。
上記した絶縁膜５および半導体薄膜４のパターニングには、各種エッチング方法を用いることができるが、この中でも、CH4等のガスを用いたドライエッチングを用いることが好ましい。これは、半導体薄膜４の主成分である酸化亜鉛ZnOは耐酸性が弱いため、ドライエッチング後にフォトレジストを引き続きドライプロセスにて除去することで、ドライエッチングによる微細加工と同時に、レジスト剥離ダメージの低減及び生産性の改善を図ることが可能となるからである。
【００５７】
上記した方法によって、図３（２）に示される如く、パターニング（形状加工）された絶縁膜５及び半導体薄膜４を形成することができる。
【００５８】
フォトレジストを除去した後、パターニングされた前記絶縁膜５をドライエッチング法により除去する。ドライエッチングは、六弗化硫黄（SF6）とO2の混合ガスを用いて実施する。このため、絶縁膜５は、ドライエッチングにおいて酸化亜鉛ZnO薄膜とエッチングレートの差が大きい、すなわちエッチング選択性の大きな化合物から形成することが望ましく、SiOxよりもSiNxが望ましい。
【００５９】
上記の方法により半導体薄膜４をパターニングした後、図３（３）に示される如く、この半導体薄膜４の表面に対して、酸化性ガス、例えば酸素（O2）あるいは亜酸化窒素（N2O）などを用いたプラズマ雰囲気にて表面処理を施す。
酸化性ガスを用いたプラズマ雰囲気にて表面処理を施す際、該酸化性ガスとともに、He、Ar、Xe、Kr等の希ガスを少なくとも１種類以上併用することが好ましい。この理由は、希ガスを混合することによって、酸化性ガスからの酸素ラジカルの発生を促進することができ、清浄化を効率的に行うことができるからである。特に、酸化性ガスとして酸素を用いた場合には、これらの希ガスを併用することによって、酸素ラジカルの発生を飛躍的に増加させることができるので、より好ましい。
【００６０】
上記処理を施された半導体薄膜４は、表面がプラズマ処理により清浄化されているため、水や気体分子、金属などの不純物が除去されると同時に、酸化亜鉛表面が酸素で終端された構造となる。これにより、水分や不純物の付着に伴うゲート絶縁膜とZnO界面特性の悪化や、ゲート絶縁膜の成膜に伴うZnO半導体薄膜の損傷を防止することができる。
【００６１】
半導体薄膜４に酸化性ガスによるプラズマ処理を行った後、図２（４）に示される如く、前記基板１、ソース電極２、ドレイン電極３、半導体薄膜４の全表面を被覆するようにゲート絶縁膜６を形成する。このゲート絶縁膜６の形成方法は、特に限定されないが、大面積基板への技術展開が容易なプラズマ化学気相成長（PCVD）法が好ましく用いられる。
このゲート絶縁膜６形成工程は、上述の酸化性ガスによる処理を行った後、連続して同一装置中において行う。この理由は、酸化亜鉛表面を清浄な状態に保つと同時に、上記酸化性ガスによって酸化亜鉛半導体薄膜を酸化雰囲気におくことができ、ゲート絶縁膜形成工程中における半導体からの酸素あるいは亜鉛脱離を抑止することができるからである。
ゲート絶縁膜６はシリコン系絶縁膜、例えばSiOx、SiON、SiNx等によって形成されるが、特に、酸素雰囲気処理および酸素プラズマ処理による基板昇温から連続して形成可能であるという理由により、少なくとも半導体薄膜４と接する層はSiOx、SiON、もしくはSiNxにN2Oを用いて酸素をドーピングした膜が好ましく用いられる。
ゲート絶縁膜６は、例えば100〜400nmの厚みに形成される。当然ながら、ゲート絶縁膜はSiOxもしくはSiONといった絶縁膜上に誘電率の大きなSiNを積層したものでも使用可能である。
ゲート絶縁膜６の形成は特にプラズマ化学気相成長（PCVD）法に限定されることなく、スパッタ法、電子サイクロトロン共鳴（ECR）スパッタ法などの各種物理気相成長（PVD）法、電子サイクロトロン共鳴化学気相成長（ECR−CVD）法、誘導結合方式プラズマ化学気相成長（ICP−CVD）法などの各種化学気相成長（CVD）法などのいずれの方法によっても行うことができる。
【００６２】
最後に図３（５）に示す如く、前記ゲート絶縁膜６上にCr、Tiといった金属膜からなるゲート電極８をDCスパッタリング法により100nm厚で形成し、ゲート電極８と同一材料にてソース電極２及びドレイン電極３をコンタクトホールを介して外部に取り出すための電極であるコンタクト部７を形成する。
その後、インジウムスズ酸化物（ITO）等から成る表示電極９をDCスパッタリング法により50nm厚で形成することでTFTアレイが完成する。
【試験例】
【００６３】
以下、本発明に係る方法によって得られるトランジスタの試験例とこれに対する比較例の特性を比較することにより、本発明の効果をより明確なものとする。
【００６４】
（試験例）
以下の方法（図２参照）により、本発明に係る製法に基づいたトランジスタ（図１参照）を作成した。
SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物（ITO）からなるソース電極２及びドレイン電極３を40nmの厚みで形成した。
前記基板１及びソース電極２及びドレイン電極３上の全面に半導体薄膜４として酸化亜鉛（ZnO）薄膜を50nｍの厚さでRFマグネトロンスパッタ法で形成した。
半導体薄膜４の上面全面に絶縁膜５をSiNxにより形成した。この絶縁膜の形成は、225℃の条件下で行い、SiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法により該膜を50nmの厚みで形成した。さらに、前記絶縁膜５上にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、前記絶縁膜５をCF4+O2のガスを用いてドライエッチングした。
0.2％HNO3溶液にてZnO半導体薄膜４に対しウェットエッチングを行った。フォトレジストを除去し、酸化亜鉛のエッチングマスクとして使用した絶縁膜５（SiNx）を除去した。絶縁膜５はSF6+O2ガスを用いたドライエッチングにて除去した。
前記絶縁膜除去後、プラズマ化学気相成長（PCVD）装置に基板を搬送し、酸化亜鉛半導体薄膜に対して、酸素（O2）及びArを含有したプラズマ雰囲気にて表面処理を行った。これにより、表面が清浄化された酸化亜鉛半導体膜を得た。
次いで、酸化亜鉛半導体薄膜を被覆するように、前記基板１、ソース電極２、ドレイン電極３、ZnO半導体薄膜４上全面に亘ってSiOxからなるゲート絶縁膜６を300nmの厚みで形成した。
このゲート絶縁膜６の形成は、前記表面処理と真空中連続してSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法を用い、基板温度250℃にて行った。ゲート絶縁膜成膜時に、プロセスチャンバー内にて設定温度まで基板加熱を行うが、この時酸素プラズマ雰囲気で基板を昇温することにより、基板昇温過程における酸化亜鉛薄膜からの酸素もしくは亜鉛脱離を防止し、基板温度が設定温度に到達後、引き続き第二絶縁膜であるSiOxをプラズマ化学気相成長（PCVD）法にて形成した。
第二絶縁膜形成後、ソース電極２及びドレイン電極３の上部に、フォトリソグラフィー及びCF4+O2のガスを用いてドライエッチングによりコンタクトホールを開口した。
Crからなるゲート電極８をゲート絶縁膜６上に100nm形成し、さらに、同一材料にてコンタクト部７を形成し、その後、インジウムスズ酸化物（ITO）からなる表示電極９をゲート電極８の一部上に100nm厚で形成してトランジスタを作成した。
【００６５】
（比較例）
比較例として、上記した方法において、第一絶縁膜を除去する工程までは試験例と同様に行った後、ゲート絶縁膜成膜前にプラズマ処理を施さず、ゲート絶縁膜であるSiOxをプラズマ化学気相成長（PCVD）法にて形成した。ゲート絶縁膜形成以降の作製工程は試験例と同一である。
【００６６】
（伝達特性の評価試験）
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図４に示す。
【００６７】
図４において明らかな如く、試験例におけるトランジスタのオフ電流（Vgs＜０）は、比較例におけるオフ電流に比べて一桁以上小さいものであった。
これは、試験例のトランジスタが、ゲート絶縁膜を成膜時の基板昇温中に酸素プラズマ雰囲気で基板加熱を実施したことで、酸化亜鉛からの亜鉛もしくは酸素脱離を抑制でき、酸化亜鉛半導体層の表面及び側面の還元反応が抑制され、酸化亜鉛の低抵抗化によるソース・ドレイン電極間のリーク電流が低減したためである。
【００６８】
更に、図４において明らかな如く、試験例におけるトランジスタの立ち上がりは比較例に比較して急峻なものであり、オン電流（Vgs=10VにおけるIds）も大きい。これは、試験例のトランジスタが、ゲート絶縁膜を成膜時の基板昇温中に酸素プラズマ雰囲気で基板加熱を実施したことで、酸化亜鉛表面を清浄な状態に保つと同時に酸化亜鉛表面が酸素で終端され、酸化亜鉛半導体層の表面及び側面の還元反応が抑制され、酸化亜鉛とゲート絶縁膜の界面欠陥密度が減少したためである。
【００６９】
上記試験例において説明した如く、本発明に係る薄膜トランジスタ（TFT）及びその製法は、ソース・ドレイン電極間の短絡あるいはリーク電流などの抑制効果に優れたものであり、優れたTFT特性を示すトランジスタを提供するものであることが分かる。
【産業上の利用可能性】
【００７０】
以上のように、本発明を用いることで、半導体層の損傷を防止し、清浄な界面を形成することにより、薄膜トランジスタのドレイン・ソース間のリーク電流を低減した高性能の薄膜トランジスタの製法を提供することができる。
【図面の簡単な説明】
【００７１】
【図１】（ａ）は本発明における薄膜トランジスタ（TFT）の一実施例の形態を示す断面図であり、（ｂ）は本発明における薄膜トランジスタ（TFT）の実施の一形態におけるソース電極あるいはドレイン電極と半導体薄膜との接合部分の一例を示した断面図である。
【図２】本発明における薄膜トランジスタ（TFT）の製法の第一実施例を示す断面図である。
【図３】本発明における薄膜トランジスタ（TFT）の製法の第二実施例を示す断面図である。
【図４】試験例及び比較例のトランジスタの伝達特性を示す図である。
【図５】従来のボトムゲート構造を持つ酸化亜鉛薄膜トランジスタ（ZnO-TFT）の一例を示す断面図である。
【図６】従来のボトムゲート構造を持つ酸化亜鉛薄膜トランジスタ（ZnO-TFT）の他の例を示す断面図であり、（ｂ）はこのZnO-TFTの製造の最終工程を示す断面図である。
【図７】従来のトップゲート構造を持つ薄膜トランジスタ（TFT）を示す断面図である。
【符号の説明】
【００７２】
１      基板
２      ソース電極
３      ドレイン電極
４      半導体薄膜
５      絶縁膜
６      ゲート絶縁膜
７      コンタクト部
８      ゲート電極
９      表示電極
１０    基板
１１    アルミニウム層
１２    チタン層
１３    インジウムスズ酸化物（ITO）層
１４    半導体薄膜
１００  薄膜トランジスタ
【図１】
2007073558.tif 000003
【図２】
2007073558.tif 000004
【図３】
2007073558.tif 000005
【図４】
2007073558.tif 000006
【図５】
2007073558.tif 000007
【図６】
2007073558.tif 000008
【図７】
2007073558.tif 000009