(57)【要約】【課題】本発明は、正の電源電圧に依存することなく、また正の電源電圧および負の電源電圧の起動の順番に依存することなく負側の回路をＯＮ／ＯＦＦすることを目的とする。【解決手段】本発明に係る電子回路は、正電源電圧Ｖ２及び負電源電圧Ｖ４を用いる内部回路３０を有し、外部入力Ｖｃにより前記内部回路の動作を制御する半導体装置であって外部入力Ｖｃに入力される電圧を用いて動作する入力信号検出回路１０と、入力信号検出回路１０の出力Ｓ２に応じて内部回路３０に印加する負電源電圧Ｖ４を制御する信号Ｓｏを出力する信号出力回路３０とを有することを特徴とする半導体装置１００である。【選択図】図１
2007135388.tif 000002
【特許請求の範囲】
【請求項１】
正電源電圧及び負電源電圧を用いる内部回路を有し、外部入力により前記内部回路の動作を制御する半導体装置であって前記外部入力に入力される電圧を用いて動作する入力信号検出回路と、前記入力信号検出回路の出力に応じて前記内部回路に印加する前記負電源電圧を制御する信号を出力する信号出力回路とを有することを特徴とする半導体装置。
【請求項２】
第１電圧が印加される第１端子と、前記第１電圧より高い第２電圧が印加される第２端子と、前記第１電圧から前記第２電圧の間の第３電圧が印加される第３端子と、前記第１電圧より低い第４電圧が印加される第４端子と、前記第３端子からの入力信号と第１電圧から第２電圧の間の所定の第１参照電圧が入力され前記入力信号と前記第１参照電圧の差に応じて第１出力信号を出力する検出回路と、前記検出回路の第１出力信号と前記第１電圧から前記第２電圧の間の所定の第２参照電圧が入力される補助回路と、前記第１電圧と前記第３電圧の間の所定の電圧である第３参照電圧と前記補助回路からの第２出力信号が入力される、前記第２出力信号に応じて第３出力信号を出力する信号出力回路と、を有し、前記第３端子に入力された信号に応じて前記第３出力信号を出力する半導体装置。
【請求項３】
前記第１参照電圧が、前記第１端子に一方が接続された第１抵抗と、前記第３端子に一方が接続され、他方が前記第１抵抗の他端に接続された第２抵抗の接続点から出力されることを特徴とする、前記検出回路を有する請求項２に記載の半導体装置。
【請求項４】
前記第１抵抗と、前記第２抵抗の接続部にベース端子が接続され、エミッタ端子が第１端子に接続された第１トランジスタを有し、前記第１トランジスタのコレクタ端子からの出力信号に応じた前記第１出力信号を出力する前記検出回路を有する請求項３に記載の半導体装置。
【請求項５】
前記第２参照電圧が、前記検出回路の出力に一方が接続された第３抵抗と、前記第３抵抗の他端に一方が接続され、他方が前記第３端子に接続された第４抵抗の接続点から出されることを特徴とする、前記補助回路を有する請求項２乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
前記第３抵抗と、前記第４抵抗の接続部にベース端子が接続され、エミッタ端子が第３端子に接続された第２トランジスタとを有し、前記第２トランジスタのコレクタ端子と前記第３端子との間に接続された第４抵抗に生ずる電圧に応じた前記第２出力信号を出力する前記補助回路を有する請求項５に記載の半導体装置。
【請求項７】
第１電圧が印加される第１端子と、前記第１電圧より高い第２電圧が印加される第２端子と、前記第１電圧から前記第２電圧の間の第３電圧が印加される第３端子と、前記第１電圧より低い第４電圧が印加される第４端子と、前記第３端子からの入力信号と第１電圧から第２電圧の間の所定の第１参照電圧が入力され前記入力信号と前記第１参照電圧の差に応じて前記第１出力信号を出力する検出回路と、エミッタが前記第３端子に接続され、前記第１出力信号が入力されるカレントミラーの入力側トランジスタと、前記カレントミラーの出力側トランジスタにより前記第３端子に入力された信号に応じた前記第２出力信号を出力する補助回路と、前記第１電圧と前記第４電圧の間の所定の電圧である第３参照電圧と前記補助回路からの第２出力信号が入力され、前記第２出力信号に応じて第３出力信号を出力する信号出力回路と、を有し、前記第３端子に入力された信号に応じて前記第３出力信号を出力する半導体装置。
【請求項８】
第１電圧が印加される第１端子と、前記第１電圧より高い第２電圧が印加される第２端子と、前記第１電圧から前記第２電圧の間の第３電圧が印加される第３端子と、前記第１電圧より低い第４電圧が印加される第４端子と、前記第３端子に接続され、前記第１出力信号が入力されるレベルシフト回路を有する補助回路と、前記第１電圧と前記第４電圧の間の所定の電圧である第３参照電圧と前記補助回路からの第２出力信号が入力される、前記第２出力信号に応じて第３出力信号を出力する信号出力回路と、を有する第３端子に入力された信号に応じて前記第３出力信号を出力する半導体装置。
【請求項９】
前記第１端子と、前記補助回路からの前記第２出力信号が入力される入力部と、入力部所定の第５電圧以上の電圧が印加されないようにするクランプ回路と、を有する信号出力回路を有する請求項２乃至請求項８のいずれかに記載の半導体装置。
【請求項１０】
前記第１電圧と、前記第２電圧と、前記第３電圧を動作電圧とするＣＣＤイメージセンサーと、請求項２乃至請求項９のいずれかに記載の半導体装置を用いた撮像装置。
【請求項１１】
正電源電圧の供給を受ける正電源端子と；負電源電圧の供給を受ける負電源端子と；接地電圧の供給を受ける接地端子と；正の電圧レベルを取り得る外部信号の入力を受ける外部信号端子と；前記負電源電圧と前記接地電圧を動作電圧として用い、所定の起動信号に応じて負電圧の出力動作を開始する負電圧出力レギュレータと；前記外部信号と前記接地電圧を動作電圧として用い、前記外部信号の電圧レベルが所定値に達したときに所定の出力信号を生成する検出回路と；前記負電源電圧と前記接地電圧を動作電圧として用い、前記出力信号に応じて前記起動信号を生成する信号出力回路と；を有して成ることを特徴とする半導体装置。
【請求項１２】
前記半導体装置は、前記負電圧出力レギュレータの出力電圧が出力される出力端子と、前記出力電圧に応じた帰還電圧の入力を受ける帰還端子と、を有して成り、前記負電圧出力レギュレータは、前記出力端子と前記負電源端子との間に接続されたパワートランジスタと、前記帰還電圧と所定の参照電圧が一致するように前記パワートランジスタの開閉制御を行う駆動手段と、を有して成ることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
請求項１２に記載の半導体装置と；前記出力端子と前記接地端子との間に外部接続された出力平滑コンデンサと；前記出力端子と前記接地端子との間に直列に外部接続され、互いの接続ノードが前記帰還端子に外部接続された第１〜第２外部抵抗と；を有して成ることを特徴とする電源装置。
【請求項１４】
前記出力端子と前記帰還端子との間に外部接続されたスピードアップコンデンサを有して成ることを特徴とする請求項１３に記載の電源装置。
【請求項１５】
前記負電圧出力レギュレータは、前記起動信号をトリガとして徐々に電圧レベルの遷移を開始する電圧信号を生成し、これを用いて前記参照電圧、或いは、前記パワートランジスタの制御信号自体にソフトスタートをかけるソフトスタート回路を有して成ることを特徴とする請求項１４に記載の電源装置。
【請求項１６】
請求項１３〜請求項１５のいずれかに記載の電源装置と、ＣＣＤイメージセンサと、を有して成る撮像装置であって、前記ＣＣＤイメージセンサの動作電圧として、前記正電源電圧或いはこれから生成される正電圧と、前記負電圧出力レギュレータで生成される負電圧と、前記接地電圧と、を用いることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正負の電源電圧を有する半導体装置において、電源投入の順番に依存しない半導体装置に関するものである。
【背景技術】
【０００２】
複数の電圧を用いる電気機器において、通常の基準電圧（例えば０Ｖ）よりも低い電圧を用いて内部回路を制御しなければならない場合がある。その一例として特許文献１の内容を一部変形した図７に示す回路では、基準電圧ＧＮＤよりも高い電圧Ｖｃｃ（以下「正の電源電圧」と称する。）を用いて、基準電圧ＧＮＤとそれよりも低い電圧Ｖｅｅ（以下「負の電源電圧」と称する。）を動作電圧とする回路２３０（以下「負側の回路」と称する。）のＯＮ／ＯＦＦを制御していた。
【０００３】
しかし、図７に示すような負電源を用いた回路は、負側の回路２３０による負出力のＯＮ／ＯＦＦを制御する際に、一旦正の電源電圧Ｖｃｃを用いてスイッチ信号を負側の回路２３０へ入力しているため、たとえ負側の回路２３０が基準電圧ＧＮＤと負の電源電圧Ｖｅｅのみを用いる回路であっても、正の電源電圧Ｖｃｃが必要とされる。
【０００４】
さらに、図８に示すように、外部入力（ＳＷ）を用いて負側の回路２３１のスイッチを制御する回路においては、たとえ負側の回路２３１が基準電圧ＧＮＤと負の電源電圧Ｖｅｅのみを用いる回路であっても、電源電圧の投入順序は、正の電源電圧Ｖｃｃと、負の電源電圧Ｖｅｅが、投入されてからでないとスイッチ入力を受け付けることができないという制約があった。
【０００５】
なお、上記した負側の回路２３０〜２３１としては、例えば、スイッチ機能（出力オン／オフ機能）を具備する負電圧出力レギュレータ（負定電圧源）の起動信号を生成する信号生成回路を挙げることができる。
【０００６】
スイッチ機能を具備する負電圧出力レギュレータは、上記起動信号の論理がイネーブルとされたときに負電圧の出力動作を開始するが、その起動直後には、出力端子に接続されている未充電の平滑コンデンサに対して過大な突入電流が一気に流れ込み、異常な発熱や回路素子の破壊を生じるおそれがある(図１０（ａ）を参照）。
【０００７】
そこで、一般的な負電圧出力レギュレータには、上記突入電流の抑制手段として、ソフトスタート機能が具備されていた。なお、従来の負電圧出力レギュレータでは、一般に、上記ソフトスタート機能の実現に必要なソフトスタート信号（起動信号のイネーブルをトリガとして徐々に電圧レベルの遷移を開始する電圧信号）の生成手段として、ＩＣ内蔵の定電流源Ｉａを用いて、外付けのコンデンサＣａをチャージする構成（図１１（ａ）を参照）か、或いは、ＩＣ内蔵の定電流源Ｉｂを用いて、同じくＩＣ内蔵のコンデンサＣｂをチャージする構成（図１１（ｂ）を参照）が採用されていた。
【０００８】
しかしながら、図１１（ａ）の構成では、大容量のコンデンサＣａを外部接続して、十分なソフトスタート時間を稼ぐことができる反面、コンデンサＣａの一端を外部接続するための専用ピンＴｃが必要となるため、パッケージサイズの小型化が阻害されるという課題があった。また、図１１（ｂ）の構成では、ピン数の増大を回避し得る反面、十分なソフトスタート時間を得るために、ＩＣ内蔵のコンデンサＣｂを大容量とする必要があるため、チップ面積の増大を招くという課題があった。また、図１１（ｂ）の構成では、定電流源Ｉｂの電流値を微小とすることでもソフトスタート時間を延ばすことができるが、定電流源Ｉｂの電流値を極端に小さくすると、高温リーク等の影響が大きくなるため、ソフトスタート時間を稼ぎにくいという課題があった。
【０００９】
なお、上記従来技術のほか、電源装置のソフトスタート機能に関連する従来技術の一例としては、特許文献２や特許文献３を挙げることができる。
【００１０】
特許文献２には、一端が接地された第２抵抗器と出力端子との間に、並列接続された第１抵抗器とコンデンサを接続し、出力電圧Ｖｏｕｔを第１〜第２抵抗器によって分圧した電圧Ｖ１としきい値電圧Ｖｒｆ１との差の電圧Ｖ２を減算器によって出力し、電圧Ｖ２と三角波電圧Ｖｔｒとを比較することによって得られる二値化電圧Ｖ４によってチョッパ回路の駆動を制御するとともに、充電回路によって起動直後に上記のコンデンサを充電し、当該コンデンサの放電によりソフトスタート時間を設定する電源回路が開示・提案されている。しかしながら、特許文献２の従来技術は、あくまで、入力電圧Ｖｉｎに依らずにソフトスタート時間を一定にするための技術であって、パッケージサイズやチップ面積の縮小を念頭に置いたものではなかった。
【００１１】
特許文献３には、出力電圧を帰還して基準電圧と比較し、前記比較の結果に基づきパルス幅変調制御を行って前記出力電圧を安定化させるスイッチング電源装置であって、階段波形電圧を出力して前記比較の動作の起動を行うソフトスタート手段を備えるスイッチング電源装置が開示・提案されている。確かに、当該従来技術を採用すれば、外付けコンデンサが不要となるため、パッケージサイズの縮小に貢献し得るが、複数のコンデンサをＩＣに内蔵する必要があるほか、階段波形電圧の生成手段も新たに必要となるため、チップ面積をさらに縮小する余地があり得た。
【特許文献１】特開昭６３−７５８１０号公報
【特許文献２】実開平０６−６６２９２号公報
【特許文献３】特開２００４−８８９６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする第１の問題点は、正の電源電圧に依存することなく、また正の電源電圧および負の電源電圧の起動の順番に依存することなく、負側の回路をＯＮ／ＯＦＦすることである。なお、電源電圧とは、所定の回路を動作させるために用いられる電圧のことを意味する。
【００１３】
また、本発明が解決しようとする第２の問題点は、パッケージサイズやチップ面積の増大を抑えつつ、電源装置の起動時に生じる突入電流を効果的に抑制することである。
【課題を解決するための手段】
【００１４】
本発明の第１の態様は、正電源電圧Ｖ２及び負電源電圧Ｖ４を用いる内部回路３０を有し、外部入力Ｖｃにより前記内部回路の動作を制御する半導体装置であって外部入力Ｖｃに入力される電圧を用いて動作する入力信号検出回路１０と、入力信号検出回路１０の出力Ｓ２に応じて内部回路３０に印加する負電源電圧Ｖ４を制御する信号Ｓｏを出力する信号出力回路３０とを有することを特徴とする半導体装置１００である（第１の構成）。
【００１５】
本発明の第２の態様は、第１電圧Ｖ１が印加される第１端子Ｖａと、第１電圧Ｖ１より高い第２電圧Ｖ２が印加される第２端子Ｖｂと、第１電圧Ｖ１から第２電圧Ｖ２の間の第３電圧Ｖ３が印加される第３端子Ｖｃと、第１電圧Ｖ１より低い第４電圧Ｖ４が印加される第４端子Ｖｄと、第３端子Ｖｃからの入力信号と第１電圧から第２電圧の間の所定の第１参照電圧Ｖｒｅｆ１が入力され入力信号と第１参照電圧Ｖｒｅｆ１の差に応じて第１出力信号Ｓ１を出力する検出回路１０と、検出回路１０の第１出力信号Ｓ１と第１電圧Ｖ１から第２電圧Ｖ２の間の所定の第２参照電圧Ｖｒｅｆ２が入力される補助回路２０と、第１電圧Ｖ１と第３電圧Ｖ３の間の所定の電圧である第３参照電圧Ｖｒｅｆ３と補助回路２０からの第２出力信号Ｓ２が入力される、第２出力信号Ｓ２に応じて第３出力信号Ｓｏを出力する信号出力回路３０と、を有し、第３端子Ｖｃに入力された信号に応じて第３出力信号Ｓｏを出力する半導体装置１００である（第２の構成）。
【００１６】
さらに、本発明の第１乃至第２の態様は、第１参照電圧Ｖｒｅｆ１が、第１端子Ｖａに一方が接続された第１抵抗Ｒ１と、第３端子Ｖｃに一方が接続され、他方が第１抵抗Ｒ１の他端に接続された第２抵抗Ｒ２の接続点から出力されることを特徴とする、検出回路１０を有する半導体装置１００であってもよい（第３の構成）。
【００１７】
さらに本発明の第１乃至第２の態様は、第１抵抗Ｒ１と、第２抵抗Ｒ２の接続部にベース端子が接続され、エミッタ端子が第１端子Ｖａに接続された第１トランジスタＴｒ１を有し、第１トランジスタＴｒ１のコレクタ端子からの出力信号に応じた第１出力信号Ｓ１を出力する検出回路１０を有する半導体装置１００であってもよい（第４の構成）。
【００１８】
さらに本発明の第１乃至第２の態様は、第２参照電圧Ｖｒｅｆ２が、検出回路１０の出力に一方が接続された第３抵抗Ｒ３と、第３抵抗Ｒ３の他端に一方が接続され、他方が第３端子Ｖｃに接続された第４抵抗Ｒ４の接続点から出力されることを特徴とする補助回路２０を有する半導体装置１００であってもよい（第５の構成）。
【００１９】
さらに本発明の第１乃至第２の態様は、第３抵抗Ｒ３と、第４抵抗Ｒ４の接続部にベース端子が接続され、エミッタ端子が第３端子Ｖｃに接続された第２トランジスタＴｒ２とを有し、第２トランジスタＴｒ２のコレクタ端子と第３端子Ｖｃとの間に接続された第４抵抗Ｒ４に生ずる電圧に応じた第２出力信号Ｓ２を出力する補助回路２０を有する半導体装置１００であってもよい（第６の構成）。
【００２０】
本発明の第３の態様は、第１電圧Ｖ１が印加される第１端子Ｖａと、第１電圧Ｖ１より高い第２電圧Ｖ２が印加される第２端子Ｖｂと、第１電圧Ｖ１から第２電圧Ｖ２の間の第３電圧Ｖ３が印加される第３端子Ｖｃと、第１電圧Ｖ１より低い第４電圧Ｖ４が印加される第４端子Ｖｄと、第３端子Ｖｃからの入力信号と第１電圧Ｖ１から第２電圧Ｖ２の間の所定の第１参照電圧Ｖｒｅｆ１が入力され入力信号と第１参照電圧Ｖｒｅｆ１の差に応じて第１出力信号Ｓ１を出力する検出回路１０と、エミッタが第３端子Ｖｃに接続され、第１出力信号Ｓ１が入力されるカレントミラーの入力側トランジスタＴｒ５と、前記カレントミラーの出力側トランジスタＴｒ６により第３端子Ｖｃに入力された信号に応じた第２出力信号Ｓ２を出力する補助回路２０と、第１電圧Ｖ１と第４電圧Ｖ４の間の所定の電圧である第３参照電圧Ｖｒｅｆ３と補助回路２０からの第２出力信号Ｓ２が入力され、第２出力信号Ｓ２に応じて第３出力信号Ｓｏを出力する信号出力回路３０と、を有しており、第３端子Ｖｃに入力された信号に応じて第３出力信号Ｓｏを出力する半導体装置１００である（第７の構成）。
【００２１】
本発明の第４の態様は、第１電圧Ｖ１が印加される第１端子Ｖａと、第１電圧Ｖ１より高い第２電圧Ｖ２が印加される第２端子Ｖｂと、第１電圧Ｖ１から第２電圧Ｖ２の間の第３電圧Ｖ３が印加される第３端子Ｖｃと、第１電圧Ｖ１より低い第４電圧Ｖ４が印加される第４端子Ｖｄと、第３端子Ｖｃに接続され、第１出力信号Ｓ１が入力されるレベルシフト回路２１を有する補助回路２０と、第１電圧Ｖ１と第４電圧Ｖ４の間の所定の電圧である第３参照電圧Ｖｒｅｆ３と補助回路２０からの第２出力信号Ｓ２が入力される、第２出力信号Ｓ２に応じて第３出力信号Ｓｏを出力する信号出力回路３０と、を有する第３端子Ｖｃに入力された信号に応じて第３出力信号Ｓｏを出力する半導体装置１００である（第８の構成）。
【００２２】
さらに、本発明の第１乃至第４の態様は、第１端子Ｖａと、補助回路２０からの第２出力信号Ｓ２が入力される入力部と、入力部所定の第５電圧以上の電圧が印加されないようにするクランプ回路Ｄ１と、を有する信号出力回路３０を有する半導体装置１００であってもよい（第９の構成）。
【００２３】
さらに、本発明の第１乃至第４の態様は、第１電圧Ｖ１と、第２電圧Ｖ２と、第３電圧Ｖ３を動作電圧とするＣＣＤイメージセンサー７０を有する撮像装置１１００に用いられてもよい（第１０の構成）。
【００２４】
また、本発明に係る半導体装置は、正電源電圧の供給を受ける正電源端子と；負電源電圧の供給を受ける負電源端子と；接地電圧の供給を受ける接地端子と；正の電圧レベルを取り得る外部信号の入力を受ける外部信号端子と；前記負電源電圧と前記接地電圧を動作電圧として用い、所定の起動信号に応じて負電圧の出力動作を開始する負電圧出力レギュレータと；前記外部信号と前記接地電圧を動作電圧として用い、前記外部信号の電圧レベルが所定値に達したときに所定の出力信号を生成する検出回路と；前記負電源電圧と前記接地電圧を動作電圧として用い、前記出力信号に応じて前記起動信号を生成する信号出力回路と；を有して成る構成（第１１の構成）とされている。
【００２５】
なお、上記第１１の構成から成る半導体装置は、前記負電圧出力レギュレータの出力電圧が出力される出力端子と、前記出力電圧に応じた帰還電圧の入力を受ける帰還端子と、を有して成り、前記負電圧出力レギュレータは、前記出力端子と前記負電源端子との間に接続されたパワートランジスタと、前記帰還電圧と所定の参照電圧が一致するように前記パワートランジスタの開閉制御を行う駆動手段と、を有して成る構成（第１２の構成）としてもよい。
【００２６】
また、本発明に係る電源装置は、上記第１２の構成から成る半導体装置と；前記出力端子と前記接地端子との間に外部接続された出力平滑コンデンサと；前記出力端子と前記接地端子との間に直列に外部接続され、互いの接続ノードが前記帰還端子に外部接続された第１〜第２外部抵抗と；を有して成る構成（第１３の構成）とされている。
【００２７】
なお、上記第１３の構成から成る電源装置は、前記出力端子と前記帰還端子との間に外部接続されたスピードアップコンデンサを有する構成（第１４の構成）にするとよい。
【００２８】
また、上記第１４の構成から成る電源装置において、前記負電圧出力レギュレータは、前記起動信号をトリガとして徐々に電圧レベルの遷移を開始する電圧信号を生成し、これを用いて前記参照電圧、或いは、前記パワートランジスタの制御信号自体にソフトスタートをかけるソフトスタート回路を有して成る構成（第１５の構成）にするとよい。
【００２９】
また、本発明に係る撮像装置は、上記第１３〜第１５いずれかの構成から成る電源装置と、ＣＣＤイメージセンサと、を有して成る撮像装置であって、前記ＣＣＤイメージセンサの動作電圧として、前記正電源電圧或いはこれから生成される正電圧と、前記負電圧出力レギュレータで生成される負電圧と、前記接地電圧と、を用いる構成（第１６の構成）とされている。
【発明の効果】
【００３０】
本発明は、スイッチ入力を１つの電源電圧として用いることにより、従来の様に正の電源電圧に依存することなく負側の回路をＯＮ／ＯＦＦすることができる。
【００３１】
また、スイッチの動作に関して正の電源電圧が不要であるため、電源投入の順序の制限がなくなるため、入力順序を設定するプログラムや回路が不要となるため、本発明を用いた電気機器の設計が容易になる。
【００３２】
また、本発明に係る電源装置であれば、パッケージサイズやチップ面積の増大を抑えつつ、電源装置の起動時に生じる突入電流を効果的に抑制することが可能となる。
【発明を実施するための最良の形態】
【００３３】
正の電源電圧に依存することなく負側の回路をＯＮ／ＯＦＦするという目的を、スイッチ入力を電源電圧として用いて負側の回路のＯＮ／ＯＦＦすることで実現した。
【実施例１】
【００３４】
図１は、本発明に係る半導体装置１００の一実施例の構成を示す図である。本発明に係る半導体装置１００は、検出回路１０と、補助回路２０と、信号出力回路３０とから構成されている。第１端子Ｖａには第１電圧Ｖ１（例えば０Ｖ）が印加されている。第２端子Ｖｂには第２電圧Ｖ２（例えば５Ｖ）が印加されている。第３端子Ｖｃには第１電圧Ｖ１以上で第２電圧Ｖ２以下の電圧である第３電圧Ｖ３が印加されている。第４端子Ｖｄには第４電圧（例えば−５Ｖ）が印加されている。なお、各電圧の高低は、Ｖ２≧Ｖ３≧Ｖ１＞Ｖ４となっている。
【００３５】
検出回路１０は、例えば比較器、もしくは誤差増幅器Ａｍｐ０１で構成されており、その非反転入力端子には、第３端子Ｖｃが接続され、一方反転入力端子には、第１電圧Ｖ１から第２電圧Ｖ２の間の所定の電圧である第１参照電圧Ｖｒｅｆ１を生成する定電圧源が接続されている。なお、検出回路１０は、第２端子Ｖｂからの第２電圧Ｖ２を電源電圧として用いておらず、第１端子Ｖａから供給される第１電圧Ｖ１と、第３端子Ｖｃから供給されている第３電圧Ｖ３を電源電圧として用いている。同様に第１参照電圧Ｖｒｅｆ１を生成する定電圧源も、第２電圧Ｖ２を電源電圧を用いておらず、第１電圧Ｖ１と第３電圧Ｖ３を電源電圧としている。したがって、第３端子Ｖｃに第３電圧Ｖ３が印加されれば、検出回路１０は、第２端子Ｖｂに印加されている第２電圧Ｖ２の投入のいかんにかかわらず動作することが可能となる。そして検出回路１０は、第１参照電圧Ｖｒｅｆ１以上の第３電圧Ｖ３が入力信号として第３端子Ｖｃに印加されれば、例えば、出力である第１出力信号Ｓ１の電圧レベルをローレベル（例えば、第１電圧Ｖ１）からハイレベル（例えば、第３電圧Ｖ３）へと遷移する。なお、第１出力信号Ｓ１は、電圧だけでなく電流によるものでも構わない。
【００３６】
補助回路２０は、例えば比較器、もしくは誤差増幅器Ａｍｐ０２で構成されており、その非反転入力端子には、検出回路１０の第１出力信号Ｓ１が印加され、一方反転入力端子には、第１電圧Ｖ１から第３電圧Ｖ３の間の所定の電圧である第２参照電圧Ｖｒｅｆ２を生成する定電圧源が接続されている。なお、補助回路２０は、第２端子Ｖｂからの第２電圧Ｖ２を電源電圧として用いておらず、第１端子Ｖａから供給される第１電圧Ｖ１と、第３端子Ｖｃから供給されている第３電圧Ｖ３を電源電圧として用いている。同様に第２参照電圧Ｖｒｅｆ２を生成する定電圧源も、第２電圧Ｖ２を電源電圧として用いておらず、第１電圧Ｖ１と第３電圧Ｖ３を電源電圧を電源電圧としている。したがって、補助回路２０の非反転端子に第１出力信号Ｓ１が入力されれば、補助回路２０は、第２端子Ｖｂに印加されている第２電圧Ｖ２の起動のいかんにかかわらず動作することが可能となる。そして補助回路２０は、第２参照電圧Ｖｒｅｆ２以上の第１出力信号Ｓ１が非反転端子に印加されれば、例えば、出力である第２出力信号Ｓ２の電圧レベルをローレベル（例えば、第１電圧Ｖ１）からハイレベル（例えば、第３電圧Ｖ３）へと遷移する。なお、第２出力信号Ｓ２は、電圧だけでなく電流によるものでも構わない。
【００３７】
信号出力回路３０は、例えば比較器もしくは誤差増幅器Ａｍｐ０３で構成されており、その非反転入力端子には、補助回路２０の第２出力信号Ｓ２が印加され、一方反転入力端子には、第１電圧Ｖ１から第４電圧Ｖ４の間の所定の電圧である第３参照電圧Ｖｒｅｆ３を生成する定電圧源が接続されている。なお、信号出力回路３０は、第１端子Ｖａから印加される第１電圧Ｖ１と第４端子Ｖｄから印加される第４電圧Ｖ４を電源電圧として用いている。したがって、第２電圧Ｖ２とは独立した電源電圧を用いている。したがって、第２出力信号Ｓ２が補助回路２０から印加されれば、信号出力回路３０は、第２端子Ｖｂに印加されている第２電圧Ｖ２の起動のいかんにかかわらず動作することが可能となる。そして信号出力回路３０は、第３参照電圧Ｖｒｅｆ３以上の第２出力信号Ｓ２が入力信号として非反転端子に入力されれば、例えば、出力である第３出力信号Ｓｏの電圧レベルをローレベル（例えば、第４電圧Ｖ４）からハイレベル（例えば、第１電圧Ｖ１）へと遷移する。なお、第３出力信号Ｓｏは、電圧だけでなく電流によるものでも構わない。
【実施例２】
【００３８】
図２は、本発明に係る半導体装置１００の具体的な実施例の構成を示す図である。図１と同様の構成には、同じ番号を用い詳細な説明は省略する。
【００３９】
検出回路１０は、一方が第３端子Ｖｃに接続された第２抵抗Ｒ２と、一方が、第１端子Ｖａに他方が第２抵抗Ｒ２の他端に接続された第１抵抗Ｒ１と、ベース端子に第１抵抗Ｒ１と第２抵抗Ｒ２の接続点が接続され、エミッタ端子が第１端子Ｖａに接続されているＮＰＮ型の第１トランジスタＴｒ１で構成されている。なお、第１トランジスタＴｒ１のコレクタ端子は、検出回路１０の出力端子として第１出力信号Ｓ１を出力する。
【００４０】
以下に検出回路１０の動作を説明する。第３端子Ｖｃに印加される第３電圧Ｖ３は第１抵抗Ｒ１と第２抵抗Ｒ２によって分圧され、第１トランジスタＴｒ１のベースへ入力される。このとき第１トランジスタＴｒ１のベース端子に所定の電圧以上（例えば０．７Ｖ）の電圧が入力されると第１トランジスタＴｒ１は導通する。従って第３抵抗Ｒ３と第４抵抗Ｒ４と第１トランジスタＴｒ１を介し第３端子Ｖｃから第１端子Ｖａへと電流が流れ補助回路２０へ第１出力信号Ｓ１が出力される。
【００４１】
補助回路２０は、一方が検出回路１０の出力（すなわち、第１トランジスタＴｒ１のコレクタ端子）に接続された第３抵抗Ｒ３と、一方が、第３端子Ｖｃに他方が第３抵抗Ｒ３の他端に接続された第４抵抗Ｒ４と、ベース端子に第３抵抗Ｒ３と第４抵抗Ｒ４の接続点が接続され、エミッタ端子が第３端子Ｖｃに接続されているＰＮＰ型の第２トランジスタＴｒ２で構成されている。なお、第２トランジスタＴｒ２のコレクタ端子は、補助回路２０の出力端子として第２出力信号Ｓ２を出力する。
【００４２】
以下に補助回路２０の動作を説明する。ここでは、上述のように第１トランジスタＴｒ１が導通しているものとする。第３端子Ｖｃに印加される第３電圧Ｖ３は第３抵抗Ｒ３と第４抵抗Ｒ４によって分圧され第２トランジスタＴｒ２のベースへ入力される。このとき第２トランジスタＴｒ２のベース端子に所定の電圧以上（例えばＶ３−ＶＦ：ＶＦは、順方向電圧であり約０．７Ｖ）の電圧が入力されると第２トランジスタＴｒ２は導通する。第３端子Ｖｃから第４端子Ｖｄに電流が流れ第２出力信号Ｓ２が信号出力回路３０へ出力される。
【００４３】
信号出力回路３０は、一方が補助回路２０の出力（すなわち、第２トランジスタＴｒ２のコレクタ端子）に接続され、他方が第４端子Ｖｄに接続された第５抵抗Ｒ５と、補助回路２０の出力端子がベース端子に接続され、エミッタ端子が第４端子Ｖｄに接続されているＮＰＮ型の第３トランジスタＴｒ３と、第３トランジスタＴｒ３のコレクタ端子に一方が接続された第６抵抗Ｒ６と、一方が第１端子Ｖａに接続され他端が第６抵抗Ｒ６の他端に接続されている第７抵抗Ｒ７と、第６抵抗Ｒ６と第７抵抗Ｒ７の接続点にベースが接続され、エミッタ端子が第１端子Ｖａに接続されているＰＮＰ型の第４トランジスタＴｒ４と、一方が第４端子Ｖｄに接続され他方が第４トランジスタＴｒ４のコレクタ端子に接続されているとともに第３出力信号Ｓｏを出力している第８抵抗Ｒ８で構成されている。
【００４４】
以下に信号出力回路３０の動作を説明する。ここでは、上述のように第１トランジスタＴｒ１と、第２トランジスタＴｒ２が導通しているものとする。そのとき第５抵抗Ｒ５にも電流が流れるから、第５抵抗Ｒ５の両端に現れる電圧が第３トランジスタＴｒ３のベースへ入力される。このとき第３トランジスタＴｒ３のベース端子に所定の電圧以上（例えばＶ４＋ＶＦ）の電圧が入力されると、第３トランジスタＴｒ３が導通する。さらに、第３トランジスタＴｒ３が導通することで第７抵抗Ｒ７の両端にも電圧が発生する。このとき、第４トランジスタＴｒ４のベース端子に所定の電圧以下（例えば−０．７Ｖ）の電圧が入力されると第４トランジスタＴｒ４も導通する。したがってそれに応じた形で第８抵抗Ｒ８の両端に第３出力信号Ｓｏが発生する。
【００４５】
なお、信号出力回路３０の入力に所定の第２電圧Ｖ２以上の電圧が、印加されないようクランプ回路Ｄ１を設けた。クランプ回路Ｄ１を付加されることで信号出力回路３０の入力に例えば第３端子Ｖｃに入力された電圧が第２電圧Ｖ２のものとなっても、クランプ回路Ｄ１で第３トランジスタＴｒ３が誤動作しないようにすることが可能となる。クランプ回路Ｄ１は例えば図２に示すようツェナーダイオードを用いてもよい。
【００４６】
以上のように本願発明は第３端子Ｖｃに所定の第３電圧Ｖ３を入力することで、第２端子Ｖｂに印加される第２電圧Ｖ２によらず負側回路（本実施形態では信号出力回路３０、或いは、その後段回路）へ導通／非導通の信号を出力することができる。例えば負荷等の変更により、第２電圧Ｖ２が不安定になったり、またリップル電圧が発生したとしても、その影響をうけることがないので安定した動作を提供することが可能となる。
【実施例３】
【００４７】
図３は、本発明に係る半導体装置１００の他の実施例の構成を示す図である。図２と同様の構成には、同じ番号を用い詳細な説明は省略する。図２と異なるのは補助回路２０のみであるので、検出回路１０及び信号出力回路３０についての説明は省略する。
【００４８】
補助回路２０は、一方が検出回路１０の出力（すなわち、第１トランジスタＴｒ１のコレクタ端子）に接続された第９抵抗Ｒ９と、第３端子Ｖｃにエミッタ端子が接続され、第１出力信号Ｓ１が第９抵抗Ｒ９を介して入力されるカレントミラーの入力側トランジスタＴｒ５と、前記カレントミラーの出力側トランジスタＴｒ６で構成されている。なお、カレントミラーの出力側トランジスタＴｒ６のコレクタ端子は、補助回路２０の出力端子として第２出力信号Ｓ２を出力する。
【００４９】
以下に補助回路２０の動作を説明する。ここでは、上述のように第１トランジスタＴｒ１が導通しているものとする。第１トランジスタＴｒ１が導通しているので第９抵抗Ｒ９の両端に電圧が発生する。前記カレントミラーの入力側トランジスタＴｒ５のベース端子に所定の電圧以上（例えばＶｃ−ＶＦ）の電圧が入力されると前記カレントミラーの入力側トランジスタＴｒ１が導通する。あわせて前記カレントミラーの出力側トランジスタＴｒ６も導通する。したがって第２出力信号Ｓ２が信号出力回路３０へ出力される。
【実施例４】
【００５０】
図４は、本発明に係る半導体装置１００の他の実施例の構成を示す図である。図２と同様の構成には、同じ番号を用い詳細な説明は省略する。図２と異なるのは補助回路２０のみであるので、検出回路１０及び信号出力回路３０についての説明は省略する。
【００５１】
補助回路２０は、一方が検出回路１０の出力（すなわち、第１トランジスタＴｒ１のコレクタ端子）に接続され補助回路２０の出力として第２出力信号Ｓ２を出力するレベルシフタ２１で構成されている。レベルシフタ２１は、電源電圧として第３電圧Ｖ３と第４電圧Ｖ４を用いる。
【００５２】
以下に補助回路２０の動作を説明する。検出回路１０からレベルシフタ２１に第１出力信号Ｓ１が入力される。例えば第３電圧Ｖ３に応じた電圧が入力され、それに応じた第４電圧Ｖ４から第１電圧Ｖ１の間の電圧がレベルシフタ２１から出力される。したがって第２出力信号Ｓ２が信号出力回路３０へ出力される。
【００５３】
図５は、本発明に係る半導体装置１００を用いた電気機器１０００の構成を示す図である。図１乃至図４と同様の構成には、同じ番号を用い詳細な説明は省略する。本発明に係る電気機器１０００は、図１乃至図４に記載した半導体装置１００（検出回路１０、補助回路２０、信号出力回路３０）と、論理回路４０と、第４電圧Ｖ４と第１電圧Ｖ１に基づき負の電圧を出力する負出力定電圧源５０と、負出力定電圧源５０から出力される負電圧を半導体装置１００からの第３出力信号Ｓｏにより半導体装置１００の外部装置に供給するか否かによりＯＮ／ＯＦＦされる第１スイッチＳＷ１とで構成されている。なお、図で示すよう第５端子Ｖｅに印加される第５電圧Ｖ５以外（Ｖ１＜Ｖ５＜Ｖ２）にも、本発明に係る半導体装置１００の電源電圧としても使用される第３端子Ｖｃからの第３電圧Ｖ３が論理回路４０に入力されてもよい。例えば、第３端子Ｖｃに入力されるものとしては、電気機器１０００の起動時からハイレベル（第３電圧Ｖ３）に遷移して以後は変化しない信号であるチップイネーブル信号であったり、スタート信号であるのが好ましい。また、起動時から変化する信号であっても、例えば、第１参照電圧Ｖｒｅｆ１及びＶｒｅｆ２を１．１Ｖで第３端子Ｖｃに印加される信号が１．５Ｖから２．５Ｖの様に変動する信号であれば、その変動の下限が第１参照電圧Ｖｒｅｆ１以下にならないので同様に用いることができる。
【００５４】
上述のように、本発明は第２電圧Ｖ２に依存すること無く動作することが可能であるため電源投入の順序を気にしなくても負側の回路（図５では、信号出力回路３０及び負出力定電圧源５０）の入力順序を設定することができるようになるため、本発明を用いた電気機器の設計が容易になる。
【００５５】
また、第４端子Ｖｄに印加する第４電圧Ｖ４として負電圧を用いることが可能となっているために、第３電圧Ｖ３を高くしなくても、第４電圧Ｖ４を制御することができる。したがって、スイッチ側の論理回路４０で用いられる動作電圧も低くすることができる。論理回路４０に高電圧の動作に耐える様にするために用いられる高耐圧素子を用いる必要性がなくなる。通常の素子に比べ高耐圧素子は面積が大きくなる。従って回路面積の縮小も可能となる。また、正の電源電圧に高電圧を用いる必要がないため消費電力の低減も可能となる。
【実施例５】
【００５６】
図６は、本発明に係る電気機器１０００を用いた撮像装置１１００、例えばデジタルスチルカメラや、デジタルビデオカメラの構成を示す図である。図１乃至図５と同様の構成には、同じ番号を用い詳細な説明は省略する。本発明に係る撮像装置１１００は、図１乃至図５に記載した電気機器１０００と、第１電圧Ｖ１と第２電圧Ｖ２に基づき正の電圧を出力する正出力定電圧源６０と、正出力定電圧源６０から出力される正電圧を論理回路４０からの論理信号ＳＬにより半導体装置１００の外部装置に供給するか否かによりＯＮ／ＯＦＦされる第２スイッチＳＷ２と、ＣＣＤ（電荷結合デバイス）イメージセンサ７０とで構成されている。なお、正出力定電圧源６０及び第２スイッチＳＷ２は、電気機器１０００の外付けのように記載したが、電気機器１０００の内部に設けられてもよいし、これらを１つの半導体基板上に形成した半導体装置にしても構わない。なお、ＣＣＤイメージセンサ７０は、各画素に入力される光信号を電気信号に変換する光電変換素子と、各光電変換素子に蓄積された電荷を転送する電荷転送部からなっている。
【００５７】
ＣＣＤイメージセンサ７０では、光電変換素子読み出しに用いられる第２電圧Ｖ２（正電圧）と、電荷転送には第１電圧Ｖ１（接地電圧）と第４電圧Ｖ４（負電圧）の３つの電圧が用いられる。したがって、本願のような２つ以上の電源電圧を用いる半導体装置を用いると、正の電源電圧に依存すること無く動作することが可能である。したがって電源投入の順序の制限がなくなるため負側の回路の入力順序を設定するプログラムや回路が不要となるため、本発明を用いた撮像装置の設計が容易になる。
【００５８】
また、上述の様に電源電圧の内最大の電圧を低電圧にすることができるので低消費電力化が可能となる。したがって、携帯機器の様な電池を電源電圧として用いる電気機器に用いてもよい。
【００５９】
また、トランジスタにバイポーラトランジスタを用いて説明を行ったが、適宜ＭＯＳトランジスタに置き換えてもよい。また、ＮＰＮトランジスタ、ＰＮＰトランジスタに関しても適宜用途に応じて置き換えても構わない。
【実施例６】
【００６０】
図９は、本発明に係る半導体装置を用いた電源装置を示す回路図である。
【００６１】
本図に示すように、本発明に係る電源装置１２００は、半導体装置１００と、これに外付けされる素子として、抵抗分割回路を形成する外部抵抗ＥＸ１（抵抗値：ｒ１）及び外部抵抗ＥＸ２（抵抗値：ｒ２）と、出力平滑手段である外部コンデンサＥＸ３（容量値：Ｃｏ）と、外部ソフトスタート手段である外部コンデンサＥＸ４（容量値：Ｃｓｓ（数十［ｎＦ］））と、を有して成る。
【００６２】
半導体装置１００は、検出回路１０と、補助回路２０と、信号出力回路３０と、論理回路４０と、負電圧出力レギュレータ（負定電圧源）５０と、を有して成る。
【００６３】
検出回路１０は、正電源端子Ｔ２に印加される正電源電圧Ｖｃｃではなく、外部信号端子Ｔ３に入力される外部信号Ｓｅｘと、接地端子Ｔ１に印加される接地電圧ＧＮＤを動作電圧として用い、外部信号Ｓｅｘの電圧レベルが所定値に達したとき、例えば、外部信号Ｓｅｘとして入力されるチップイネーブル信号やスタート信号がハイレベル（イネーブル論理）に遷移されたときに、第１出力信号Ｓ１を出力する。なお、検出回路１０の具体的な構成や動作については、先述した通りであるので、ここでは詳細な説明を省略する。
【００６４】
補助回路２０も、検出回路１０と同様、正電源端子Ｔ２に印加される正電源電圧Ｖｃｃではなく、外部信号端子Ｔ３に入力される外部信号Ｓｅｘと、接地端子Ｔ１に印加される接地電圧ＧＮＤを動作電圧として用い、第１出力信号Ｓ１が入力されたときに、第２出力信号Ｓ２を出力する。なお、補助回路２０の具体的な構成や動作についても、先述した通りであるので、ここでは詳細な説明を省略する。
【００６５】
信号出力回路３０は、Ｎチャネル型電界効果トランジスタ３１〜３２と、抵抗３３〜３７と、ツェナダイオード３８と、を有して成る。
【００６６】
抵抗３３の一端は、補助回路２０の出力端に接続されている。抵抗３３の他端は、トランジスタ３１のゲート、抵抗３４の一端、及び、ツェナダイオード３８のカソードに接続されている。トランジスタ３１のソース、抵抗３４の他端、及び、ツェナダイオード３８のアノードは、いずれも、負電源電圧Ｖｅｅが印加される負電源端子Ｔ４に接続されている。トランジスタ３１のドレインは、抵抗３６の一端に接続されている。抵抗３６の他端は、トランジスタ３２のゲートと抵抗３５の一端に接続されている。トランジスタ３２のソースは、負電源端子Ｔ４に接続されている。トランジスタ３２のドレインは、抵抗３７の一端に接続されている。抵抗３５及び抵抗３７の各他端は、いずれも、接地端子Ｔ１に接続されている。
【００６７】
なお、上記構成から成る信号出力回路３０の動作については、後ほど、負電圧出力レギュレータ５０の動作と合わせて詳細に説明する。
【００６８】
論理回路４０は、正電源端子Ｔ２に印加される正電源電圧Ｖｃｃと、接地端子Ｔ１に印加される接地電圧ＧＮＤを動作電圧として用い、外部信号端子Ｔ３に入力される外部信号Ｓｅｘなどに基づいて、種々の動作制御（図６で説明した正定電圧源６０の出力可否制御など）を行う手段である。
【００６９】
負電圧出力レギュレータ５０は、Ｐチャネル型電界効果トランジスタ５１と、Ｎチャネル型電界効果トランジスタ５２と、内蔵ソフトスタート手段としてのコンデンサ５３（容量値：Ｃｓ（例えば、１００［ｐＦ］））と、定電流源５４（定電流値：Ｉ）と、アンプ５５と、ドライバ５６と、ｎｐｎ型バイポーラトランジスタ５７（出力パワートランジスタ）とを有して成る。
【００７０】
トランジスタ５１のソース及びコンデンサ５３の一端は、いずれも、接地端子Ｔ１に接続されている。トランジスタ５１のドレイン及びコンデンサの他端は、いずれも、定電流源５４の一端とアンプ５５の第１反転入力端（−）に接続されている。トランジスタ５１のゲートは、トランジスタ３２のドレインに接続されている。定電流源５４の他端は、負電源端子Ｔ４に接続されている。アンプ５５の第２反転入力端（−）は、参照電圧Ｖｒｅｆの印加端に接続されている。アンプ５５の非反転入力端（＋）は、帰還電圧Ｖｆｂが印加される帰還端子Ｔ６に接続されている。アンプ５５の出力端は、ドライバ５６の入力端とトランジスタ５２のドレインに接続されている。トランジスタ５２のソースは、負電源端子Ｔ４に接続に接続されている。トランジスタ５２のゲートは、トランジスタ３２のゲートに接続されている。ドライバ５６の出力端は、トランジスタ５７のベースに接続されている。トランジスタ５７のコレクタは、出力電圧Ｖｏが引き出される出力端子Ｔ５に接続されている。トランジスタ５７のエミッタは、負電源端子Ｔ４に接続されている。
【００７１】
半導体装置１００の外部において、出力端子Ｔ５と接地端子Ｔ１との間には、出力平滑手段として、外部コンデンサＥＸ３が接続されている。また、出力端子Ｔ５と接地端子Ｔ１との間には、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂの生成手段として、外部抵抗ＥＸ１〜ＥＸ２が直列接続されている。なお、外部抵抗ＥＸ１〜ＥＸ２の接続ノードは、帰還電圧Ｖｆｂの引出端として、帰還端子Ｔ６に接続されている。また、出力端子Ｔ５と帰還端子Ｔ６との間には、外部ソフトスタート手段として、外部コンデンサＥＸ４（スピードアップコンデンサ）が接続されている。
【００７２】
次に、上記構成から成る電源装置１２００の起動動作について、詳細な説明を行う。
【００７３】
外部信号Ｓｅｘの入力に応じて、検出回路１０で第１出力信号Ｓ１が生成されると、補助回路２０から信号出力回路３０に第２出力信号Ｓ２が供給される。その結果、抵抗３３〜３４の接続ノードから引き出されるトランジスタ３１のゲート電圧がローレベルからハイレベルとなり、トランジスタ３１がオフからオンに遷移される。
【００７４】
なお、ツェナダイオード３８は、外部信号端子Ｔ３に意図しない高電圧が印加された場合に、トランジスタ３１のゲート電圧が外部信号端子Ｔ３の電位に吊られて異常上昇するのを防ぐためのクランプ手段として機能する。また、抵抗３３は、ツェナダイオード３８がオンしたときに流れる電流を制限するための電流制限手段として機能する。
【００７５】
トランジスタ３１がオンされると、抵抗３５〜３６の接続ノードから引き出されるトランジスタ５２のゲート電圧（負電圧出力動作の起動信号Ｓｏ’）がハイレベルからローレベルとなり、トランジスタ５２がオンからオフに遷移される。その結果、アンプ５５の出力信号は、負電源電圧Ｖｅｅに引き落とされることなく、ドライバ５６に与えられる形となり、負電圧出力動作（出力電圧Ｖｏの生成動作）が開始される。
【００７６】
また、トランジスタ３１がオンされると、抵抗３５〜３６の接続ノードから引き出されるトランジスタ３２のゲート電圧がハイレベルからローレベルとなり、トランジスタ３２がオンからオフに遷移される。その結果、トランジスタ３２のドレインから引き出されるトランジスタ５１のゲート電圧（ソフトスタート動作の起動信号Ｓｏ）がローレベルからハイレベルとなるため、トランジスタ５１はオンからオフに遷移される。従って、トランジスタ５１を介したコンデンサ５３のバイパス経路が遮断され、定電流Ｉによるコンデンサ５３のチャージが開始される形となり、ソフトスタート動作（ソフトスタート電圧Ｖｓｓの生成動作）が開始される。このとき生成されるソフトスタート電圧Ｖｓｓは、トランジスタ５１がオフとされて以後、コンデンサ５３のチャージが進むにつれて、徐々に低電位に遷移していく電圧信号となる。
【００７７】
なお、負電圧出力レギュレータ５０では、その負電圧出力動作に際して、参照電圧Ｖｒｅｆとソフトスタート電圧Ｖｓｓのいずれか高電位の方と、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂとが一致するように、トランジスタ５７の開閉制御が行われ、負電源電圧Ｖｅｅから所望の出力電圧Ｖｏが生成される。
【００７８】
このように、本発明に係る電源装置１２００であれば、正電源電圧Ｖｃｃに依存することなく、負電圧出力レギュレータ５０を動作させることができるので、電源投入の順序を気にする必要がなくなり、これを用いた電気機器の設計を容易とすることが可能となる。
【００７９】
なお、本発明に係る電源装置１２００の適用対象としては、例えば、図６で示した撮像装置などを挙げることができる。すなわち、本発明に係る電源装置１２００と、ＣＣＤイメージセンサ７０と、を有して成る撮像装置であって、ＣＣＤイメージセンサ７０の動作電圧として、正電源電圧Ｖｃｃ（或いはこれから生成される正電圧）と、負電圧出力レギュレータ５０で生成される負の出力電圧Ｖｏと、接地電圧ＧＮＤを用いる構成とすることなどが考えられる。
【００８０】
最後に、本発明に係るソフトスタート機能の効果について、図１０を参照しながら詳細に説明する。
【００８１】
図１０は、本発明に係るソフトスタート機能の効果を説明するための図である。なお、図１０（ａ）〜（ｃ）の各上段には、起動直後における出力電圧Ｖｏ及び帰還電圧Ｖｆｂの変遷が示されている。また、図１０（ａ）〜（ｃ）の各下段には、起動直後における突入電流の変遷が示されている。
【００８２】
まず、図１０（ａ）を参照しながら、ソフトスタート機能を一切具備しない場合（図９の構成で言えば、トランジスタ５１、コンデンサ５３、定電流源５４、及び、外部コンデンサＥＸ４をいずれも具備しない場合）について、参考までに説明する。
【００８３】
ソフトスタート機能を一切具備しない場合、負電圧出力レギュレータ５０は、出力電圧Ｖｏがその目標値（（ｒ１＋ｒ２）／ｒ１×Ｖｒｅｆ）に達するまで、その能力一杯の出力電流Ｉｏを流して、出力平滑用の外部コンデンサＥＸ３をチャージする形となる。従って、このときに流れる突入電流の最大値は、出力電流Ｉｏの最大値Ｉｏｍａｘに達する過大電流となり、かつ、この過大電流が（Ｃｏ／Ｉｏｍａｘ）×（（ｒ１＋ｒ２）／ｒ１）×Ｖｒｅｆ）という長期間に亘って流れ続けることになる。
【００８４】
次に、図１０（ｂ）を参照しながら、外付けのソフトスタート手段（スピードアップ手段）である外部コンデンサＥＸ４のみを導入した場合について説明する。
【００８５】
起動直後には、外部コンデンサＥＸ４がチャージされていないので、外部抵抗ＥＸ２が外部コンデンサＥＸ４によってショートされた形となり、出力電圧Ｖｏが帰還電圧Ｖｆｂとしてそのまま帰還入力される状態（全帰還状態）となる。すなわち、負電圧出力レギュレータ５０はバッファ状態となる。その結果、アンプ５５（延いてはトランジスタ５７）がフルオンされ、出力電圧Ｖｏは基準電圧Ｖｒｅｆまで一気に持ち上がる。
【００８６】
従って、外部コンデンサＥＸ４の導入によって、外部コンデンサＥＸ３をチャージするための電圧は、先述した（（ｒ１＋ｒ２）／ｒ１×Ｖｒｅｆ）からＶｒｅｆまで引き下げられることになるので、突入電流の流入時間を（（Ｃｏ／Ｉｏｍａｘ）×Ｖｒｅｆ）まで短縮することが可能となる。すなわち、外部コンデンサＥＸ４は、出力電圧Ｖｏの安定化を早めることで、負電圧出力レギュレータ５０が能力一杯の電流を流す期間を短縮し得ることに着目して設けられたものと言える。
【００８７】
その後、出力電圧Ｖｏが参照電圧Ｖｒｅｆに達すると、帰還電圧Ｖｆｂは、参照電圧Ｖｒｅｆと同値に落ち着くが、出力電圧Ｖｏについては、その目標値（（ｒ１＋ｒ２）／ｒ１×Ｖｒｅｆ）に達するまで、外部抵抗ＥＸ２と外部コンデンサＥＸ４に電流を流してチャージアップが継続され、出力電圧Ｖｏがその目標値に達すると最終的に安定する。
【００８８】
次に、図１０（ｃ）を参照しながら、外部コンデンサＥＸ４に加えて、内蔵のソフトスタート回路（トランジスタ５１、コンデンサ５３、及び、定電流源５４）を導入した場合について説明する。
【００８９】
外部コンデンサＥＸ４の導入によって短縮された突入電流の流入時間に対して、半導体装置１００内部の定電流源５４とコンデンサ５３により生成したソフトスタート電圧Ｖｓｓを用いて、アンプ５５の出力動作にソフトスタートをかけることにより、突入電流の流入時間ｔｓｓは（Ｃｓ／Ｉ）×Ｖｒｅｆまで長くなるが、突入電流の最大値は、Ｉｏｍａｘよりも低い値（（Ｃｏ／ｔｓｓ）×Ｖｒｅｆ）まで低減することが可能となる。
【００９０】
なお、上記した外部コンデンサＥＸ４は、外部抵抗ＥＸ２に対して並列に設けるため、新たにコンデンサ接続専用の外部端子を設ける必要はない。また、図１０（ｃ）で示したように、突入電流の流入期間は短縮されているので、コンデンサ５３の容量値を不要に大型化したり、定電流源５４の電流値を極端に絞ったりする必要もない。従って、本発明に係る電源装置１２００であれば、パッケージサイズやチップ面積の増大を抑えつつ、装置の起動時に生じる突入電流を効果的に抑制することが可能となる。
【００９１】
また、上記実施例では、所定の参照電圧Ｖｒｅｆとソフトスタート電圧Ｖｓｓのいずれか高電位の方と、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂとが一致するように、トランジスタ５７の開閉制御を行うことにより、ソフトスタート動作を実現する構成（参照電圧Ｖｒｅｆにソフトスタートをかける構成）を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その他の例としては、ソフトスタート電圧Ｖｓｓに応じてドライバ５６の入力電圧レベル（アンプ５５の出力電圧レベル）にオフセットを与えることにより、ソフトスタート動作を実現する構成（トランジスタ５７の制御信号自体にソフトスタートをかける構成）としても構わない。
【図面の簡単な説明】
【００９２】
【図１】は、本発明に係る半導体装置の回路図である。
【図２】は、本発明に係る他の実施例の半導体装置の回路図である。
【図３】は、本発明に係る他の実施例の半導体装置の回路図である。
【図４】は、本発明に係る他の実施例の半導体装置の回路図である。
【図５】は、本発明に係る半導体装置を用いた電気機器の模式図である。
【図６】は、本発明に係る電気機器を用いた撮像装置の模式図である。
【図７】は、従来の負電源を用いた回路の回路図である。
【図８】は、従来の負電源を用いた回路の回路図である。
【図９】は、本発明に係る半導体装置を用いた電源装置を示す回路図である。
【図１０】は、本発明に係るソフトスタート機能の効果を説明するための図である。
【図１１】は、ソフトスタート回路の一従来例を示す回路図である。
【符号の説明】
【００９３】
１０    検出回路
２０    補助回路
２１    レベルシフタ
３０    信号出力回路
４０    論理回路
５０    負定電圧源（負電圧出力レギュレータ）
６０    正定電圧源
７０    ＣＣＤイメージセンサ
１００    半導体装置
１０００    電気機器
１１００    撮像装置
１２００    電源装置
Ｖａ    第１端子
Ｖｂ    第２端子
Ｖｃ    第３端子
Ｖｄ    第４端子
Ｖ１    第１電圧
Ｖ２    第２電圧
Ｖ３    第３電圧
Ｖ４    第４電圧
Ｖｒｅｆ１    第１参照電圧
Ｖｒｅｆ２    第２参照電圧
Ｖｒｅｆ３    第３参照電圧
Ｒ１    第１抵抗
Ｒ２    第２抵抗
Ｒ３    第３抵抗
Ｒ４    第４抵抗
Ｄ１    ツェナダイオード（クランプ回路）
Ｔｒ１    第１トランジスタ
Ｔｒ２    第２トランジスタ
Ｔｒ３    第３トランジスタ
Ｔｒ４    第４トランジスタ
Ｔｒ５    カレントミラー入力側トランジスタ
Ｔｒ６    カレントミラー出力側トランジスタ
ＳＷ１    第１スイッチ
ＳＷ２    第２スイッチ
Ｓ１    第１出力信号
Ｓ２    第２出力信号
Ｓｏ    第３出力信号
ＳＬ    論理信号
３１〜３２    Ｎチャネル型電界効果トランジスタ
３３〜３７    抵抗
３８    ツェナダイオード
５１    Ｐチャネル型電界効果トランジスタ
５２    Ｎチャネル型電界効果トランジスタ
５３    コンデンサ（内蔵ソフトスタート用）
５４    定電流源
５５    アンプ
５６    ドライバ
５７    ｎｐｎ型バイポーラトランジスタ（出力パワートランジスタ）
ＥＸ１〜ＥＸ２    外部抵抗（抵抗分割回路）
ＥＸ３    外部コンデンサ（出力平滑用）
ＥＸ４    外部コンデンサ（外部ソフトスタート用／スピードアップ用）
Ｔ１    接地端子
Ｔ２    正電源端子
Ｔ３    外部信号端子
Ｔ４    負電源端子
Ｔ５    出力端子
Ｔ６    帰還端子
Ｖｃｃ    正電源電圧
Ｖｅｅ    負電源電圧
ＧＮＤ    接地電圧
Ｓｅｘ    外部信号
Ｖｒｅｆ    参照電圧
Ｖｓｓ    ソフトスタート電圧
Ｖｆｂ    帰還電圧
【図１】
2007135388.tif 000003
【図２】
2007135388.tif 000004
【図３】
2007135388.tif 000005
【図４】
2007135388.tif 000006
【図５】
2007135388.tif 000007
【図６】
2007135388.tif 000008
【図７】
2007135388.tif 000009
【図８】
2007135388.tif 000010
【図９】
2007135388.tif 000011
【図１０】
2007135388.tif 000012
【図１１】
2007135388.tif 000013