(57)【要約】【課題】  複数のデバイスのそれぞれを駆動する駆動電流値を個々に設定し、且つ、単位時間当たりの駆動電流の変化量を抑えることによって、電磁ノイズの発生を抑制する。【解決手段】  メモリ２０、インタフェース制御デバイス２１、及び、印刷プロセス制御デバイス２２は、外部バス１９に接続され、ＲＯＭ１２は、上記各デバイスそれぞれの駆動特性情報を予め格納し、伝搬遅延量選択部１５は、上記駆動特性情報に基づいて伝搬遅延量を選択し、デバイス駆動部１（０〜１５）は、駆動能力選択部１４による駆動能力の選択結果と、伝搬遅延量選択部１５による伝搬遅延量の選択結果とに基づいて外部バス１９を介して上記複数のデバイスの中の何れかのデバイスを駆動する。【選択図】        図１
2007324908.tif 000002
【特許請求の範囲】
【請求項１】
伝送バスに接続された複数のデバイスと、
前記複数のデバイスそれぞれの駆動特性情報を予め格納する駆動特性情報格納部と、
前記駆動特性情報に基づいて前記伝送バスの駆動能力を選択する駆動能力選択部と、
前記駆動特性情報に基づいて伝搬遅延量を選択する伝搬遅延量選択部と、
前記駆動能力選択部による駆動能力の選択結果と、前記伝搬遅延量選択部による伝搬遅延量の選択結果とに基づいて前記伝送バスを介して前記複数のデバイスの中の何れかのデバイスを駆動するデバイス駆動部とを備えることを特徴とする電子装置。
【請求項２】
伝送バスに接続された複数のデバイスと、
前記複数のデバイスそれぞれの駆動特性情報を検知する駆動特性検知部と、
前記駆動特性検知部により検知された駆動特性情報に基づいて前記複数のデバイスの中の何れかのデバイスを駆動するデバイス駆動部とを備えることを特徴とする電子装置。
【請求項３】
前記駆動特性検知部は、
前記複数のデバイスの内何れかのデバイスに供給する電圧の立ち上がり遷移時間を検知し、該検知結果に基づいて前記複数のデバイスそれぞれの駆動特性情報を検知することを特徴とする請求項２に記載の電子装置。
【請求項４】
前記複数のデバイスの内何れかのデバイスに供給する電圧の立ち上がり遷移時間を検知し、該検知結果に基づいて前記駆動特性情報格納部が予め格納する駆動特性情報を修正する駆動特性検知部を更に備えることを特徴とする請求項１に記載の電子装置。
【請求項５】
前記複数のデバイスの内何れかのデバイスは、新たに追加されたデバイス、又は、所定のデバイスが削除された後の残余のデバイスであることを特徴とする請求項４に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスに複数のデバイスが接続可能な電子装置に関する。
【背景技術】
【０００２】
電子装置が有する伝送バスには、該電子装置の機能に応じて、アクセス速度の速いデバイス、アクセス速度の遅いデバイス、信号入力端子の負荷が重いデバイス、信号入力端子の負荷が軽いデバイス等、種々のデバイスが接続される。又、オプションとして接続されたり、されなかったりするデバイスもある。かかる状況に基づいて、アクセス速度の遅いデバイス（データ書込みが遅いフラッシュメモリ）に対処するための技術も開示されている（特許文献１参照）。
【０００３】
アクセス速度の速いデバイスが伝送バスに接続されている場合には、信号の遷移時間を短くするために、信号の駆動電流を大きくする必要がある。また、伝送バスに接続されているデバイスの信号入力端子の総負荷が大きい場合には、必要な信号の遷移時間を得るために信号の駆動電流を大きめに設定する必要がある。
【特許文献１】特開平０６−４３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、伝送バスに接続されているデバイスの信号入力端子の総負荷が大きい場合には、必要な信号の遷移時間を得るために駆動電流を大きくする必要がある。かかる場合に、最もアクセス速度の速いデバイスに合わせて信号の駆動電流を大きくすると、アクセス速度の遅いデバイスにアクセスするときにも駆動電流が大きいままなので、単位時間当たりの駆動電流の変化量が大きくなる。その結果、ノイズレベルの大きい電磁ノイズが発生し、周辺回路や周辺機器の誤動作を誘発する、という解決すべき課題が残されていた。
【課題を解決するための手段】
【０００５】
本発明による電子装置は、伝送バスに接続された複数のデバイスと、上記複数のデバイスそれぞれの駆動特性情報を予め格納する駆動特性情報格納部と、上記駆動特性情報に基づいて上記伝送バスの駆動能力を選択する駆動能力選択部と、上記駆動特性情報に基づいて伝搬遅延量を選択する伝搬遅延量選択部と、上記駆動能力選択部による駆動能力の選択結果と、上記伝搬遅延量選択部による伝搬遅延量の選択結果とに基づいて上記伝送バスを介して上記複数のデバイスの中の何れかのデバイスを駆動するデバイス駆動部とを備えることを主要な特徴とする。
【発明の効果】
【０００６】
本発明による電子装置によれば、駆動特性情報格納部が格納する駆動特性情報に基づいて複数のデバイスのそれぞれを駆動する毎に駆動電流値を個々に設定することが可能になるので、駆動電流値が必要以上に設定されることが排除されるという効果を得る。また、駆動特性情報格納部が格納する伝搬遅延量に基づいて、複数のデバイスのそれぞれを駆動する信号の伝搬遅延量を設定することによって、電磁ノイズの発生タイミングをずらすことが可能になり、電磁ノイズが分散されそのレベルが抑制されるという効果を得る。
【実施例１】
【０００７】
図１は、実施例１の電子装置の構成のブロック図である。
図に示すように実施例１の電子装置１０は、１６個（一例）のデバイス駆動部１（０〜１５）（ここで０〜１５は各ビット番号を表している）と、主制御部１１と、ＲＯＭ１２と、ＲＡＭ１３と、駆動能力選択部１４と、伝搬遅延量選択部１５と、出力信号制御部１６と、内部バス１７と、パッド１８とを備える。
【０００８】
デバイス駆動部１は、主制御部１１の制御に基づいて駆動能力選択部１４による駆動能力の選択結果と、伝搬遅延量選択部１５による伝搬遅延量の選択結果とに基づいて、外部バス１９を介し、該当するデバイス、即ち、一例として、メモリ（高速）２０、インタフェース制御デバイス（中速）２１、及び、印刷プロセス制御デバイス（低速）２２を駆動する部分である。その詳細について図を用いて以下に説明する。
【０００９】
図２は、実施例１のデバイス駆動部１（０）のブロック図である。（１）〜（１５）も同様な構成を持つ。
図に示すように、デバイス駆動部１（０〜１５）は、出力バッフア（２、４、６）と、遅延挿入部８とを備える。出力バッファ（２、４、６）は、遅延挿入部８から受入れた信号を増幅し、所定の出力抵抗を介して、駆動信号Ｓ３をパッド１８へ出力する増幅回路である。その出力抵抗としては、それぞれ抵抗値が異なる抵抗（３、５、７）（抵抗値は、抵抗３＜抵抗５＜抵抗７の順）が接続され、異なる駆動能力（駆動電流値）を有するように構成されている。従って、各出力バッフアの駆動能力の大きさは、出力バッファ２＞出力バッファ４＞出力バッファ６の順になる。ここで、起動する出力バッファ（２、４、６）の選択は、駆動能力選択部１４から受入れるイネーブル信号（Ｓ４、Ｓ５、Ｓ６）に基づいて実行される。
【００１０】
遅延挿入部８は、出力信号制御部１６から受入れた駆動信号Ｓ１に、伝搬遅延量選択部１５から受入れる遅延量選択信号Ｓ７に基づいて所定の伝搬遅延量を挿入し、出力バッファ（２、４、６）へ送出する部分である。遅延量選択信号Ｓ７は、伝搬遅延量選択部１５から受入れる信号である。ここでは、遅延量選択信号Ｓ７によって選択される伝搬遅延量は、伝搬遅延なし、伝搬遅延ありの２種類である。以上説明したデバイス駆動部１（０〜１５）は、図に示すように、出力信号制御部１６が出力する１６ビットの駆動信号Ｓ１（０〜１５）（ここで０〜１５は各ビット番号を表している）に接続して１６個配置されている。
【００１１】
図１に戻って、主制御部１１は、装置全体の制御を行うＣＰＵである。ＲＯＭ１２は、主制御部１１が実行することによって装置全体、及び、各構成部分を制御するための制御プログラムと、制御データとを予め格納するリードオンリメモリである。この制御データには、一例として周辺デバイスのメモリ（高速）２０、インタフェース制御デバイス（中速）２１、印刷プロセス制御デバイス（低速）２２の駆動特性情報が含まれる。ＲＡＭ１３は、主制御部１１が演算処理の中で使用する演算領域を提供するランダムアクセスメモリである。
【００１２】
駆動能力選択部１４は、デバイス駆動部１の出力バッファ（２、４、６）（図２）の何れかを選択して起動させるイネーブル信号（Ｓ４、Ｓ５、Ｓ６）を生成して出力する部分である。その詳細について図を用いて以下に説明する。
図３は、実施例１の駆動能力選択部のブロック図である。
図に示すように、駆動能力選択部１４は、駆動能力設定レジスタ３０と、デバイス選択信号検知部３１と、セレクタ３２とを備える。駆動能力設定レジスタ３０は、図１に示す外部バス１９に接続される周辺デバイスとなる、メモリ（高速）２０、インタフェース制御デバイス（中速）２１、印刷プロセス制御デバイス（低速）２２、毎に、どの駆動能力を使用するか、即ち、イネーブル信号（Ｓ４、Ｓ５、Ｓ６）の内、どれを有効とするかを保持するレジスタである。
【００１３】
デバイス選択信号（Ｓ３０、Ｓ３１、Ｓ３２）は、それぞれ各周辺デバイスに対応して入力される。即ち、デバイス選択信号Ｓ３０は、メモリ（高速）２０（図１）に、デバイス選択信号Ｓ３１は、インタフェース制御デバイス（中速）２１（図１）に、デバイス選択信号Ｓ３２は、印刷プロセス制御デバイス（低速）２２に、それぞれ対応している。デバイス選択信号検知部３１は、受入れた信号がデバイス選択信号（Ｓ３０、Ｓ３１、Ｓ３２）の何れであるかを検知し、セレクタ３２にデバイス決定信号Ｓ３３として送出する部分である。セレクタ３２は、デバイス決定信号Ｓ３３と、駆動能力設定レジスタ３０から受入れた駆動能力設定信号Ｓ３４に基づいてイネーブル信号（Ｓ４、Ｓ５、Ｓ６）の内、何れかを有効にする部分である。
【００１４】
図１に戻って、伝播遅延量選択部１５は、デバイス選択信号（Ｓ３０、Ｓ３１、Ｓ３２）（図３）を受入れて、伝搬遅延量を選択し、遅延量選択信号（Ｓ７（Ｌ）、Ｓ７（Ｈ））を遅延挿入部８（図２）へ送出する部分である。その詳細について図を用いて以下に説明する。
【００１５】
図４は、実施例１の伝搬遅延量選択部のブロック図である。
図に示すように、伝播遅延量選択部１５は、伝搬遅延量設定レジスタ４０と、デバイス選択信号検知部４１と、セレクタ４２とを備える。伝搬遅延量設定レジスタ４０は、図１に示す外部バス１９（図１）に接続される周辺デバイス、メモリ（高速）２０、インタフェース制御デバイス（中速）２１、印刷プロセス制御デバイス（低速）２２、毎に、どのように信号に伝搬遅延量を挿入するか、即ち、遅延量選択信号Ｓ７（Ｈ）、及び遅延量選択信号Ｓ７（Ｌ）をどのように制御するかを保持するレジスタである。
【００１６】
デバイス選択信号（Ｓ３０、Ｓ３１、Ｓ３２）は、それぞれ各周辺デバイスに対応して入力される。即ち、デバイス選択信号Ｓ３０は、メモリ（高速）２０（図１）に、デバイス選択信号Ｓ３１は、インタフェース制御デバイス（中速）２１（図１）に、デバイス選択信号Ｓ３２は、印刷プロセス制御デバイス（低速）２２に、それぞれ対応している。デバイス選択信号検知部４１は、入力された信号が、デバイス選択信号（Ｓ３０、Ｓ３１、Ｓ３２）の何れであるかを検知し、セレクタ４２にデバイス決定信号Ｓ４０として送出する部分である。セレクタ４２は、デバイス決定信号Ｓ４０と、伝搬遅延量設定レジスタ４０から受入れた遅延量設定信号Ｓ４１に基づいて、遅延量選択信号Ｓ７（Ｈ）、及び遅延量選択信号Ｓ７（Ｌ）の内、何れかを有効にする部分である。
【００１７】
図１に戻って、内部バス１７は、電子装置１０内部の各構成部分を通信接続する伝送路である。パッド１８は、電子装置１０の駆動信号Ｓ３（０〜１５）（ここで０〜１５は各ビット番号を表している）を外部バス１９へ接続するの外部端子である。
【００１８】
以上説明した、本実施例による電子装置１０（図１）の動作について以下に説明する。
外部バス１９（図１）に接続される周辺デバイス毎の駆動能力情報と、伝搬遅延量情報は、予めＲＯＭ１２（図１）に格納されているものとする。その格納状態について説明する。
【００１９】
図５は、実施例１のＲＯＭ内のテーブルの内容説明図である。
図に示すように、各周辺デバイス毎に、駆動能力情報（強、中、弱）と伝搬遅延情報（無し、有り、有り）が設定されている。ここで、メモリ２０（図１）は、アクセス速度が高速であるため、信号の遷移時間を短くする必要があるので駆動能力は強に設定される。又、伝搬遅延は、タイミングマージン確保のために挿入されない。インタフェース制御デバイス２１（図１）は、アクセス速度が中速であり、信号の遷移時間はそれ程短くする必要はないが、あまり長くするとタイミングスペックを満たせなくなるために駆動能力は中に設定される。又、伝搬遅延を挿入してもタイミングスペックを満たせるので１６ビットバスの下位８ビットに伝搬遅延が挿入される。印刷プロセス制御デバイス２２（図１）は、アクセス速度が低速であり信号の遷移時間が長くても問題無いので駆動能力は、弱に設定される。又、伝搬遅延を挿入してもタイミングスペックを満たせるので１６ビットバスの下位８ビットに伝搬遅延が挿入される。
【００２０】
次に主制御部１１（図１）は、電源オン後の初期設定の後、ＲＯＭ１２（図１）から周辺デバイス毎の駆動能力情報を読み出して、駆動能力設定レジスタ３０（図３）に設定する。その一例について説明する。
図６は、実施例１の駆動能力設定レジスタの説明図である。
図に示すように、各周辺デバイス毎に、駆動能力情報（強、中、弱）とイネーブル信号（Ｓ４、Ｓ５、Ｓ６）との関連が設定されている。ここでＲＯＭ１２（図１）から読み出された各デバイスの駆動能力情報により、メモリ２０（図１）の駆動能力情報は強になっているので、イネーブル信号Ｓ４がＯＮ、イネーブル信号Ｓ５がＯＦＦ、イネーブル信号Ｓ６がＯＦＦになるように駆動能力設定レジスタ３０（図３）に設定される。このように設定することで、メモリ２０（図１）がアクセスされるとメモリ２０（図１）のデバイス選択信号Ｓ３０（図３）がＯＮになり、それをデバイス選択信号検知部３１（図３）が検知し、メモリ２０（図１）が選択されたことをセレクタ３２（図３）へ通知する。
【００２１】
セレクタ３２（図３）は、メモリ２０（図１）に対応するレジスタ設定値をイネーブル信号（Ｓ４、Ｓ５、Ｓ６）に出力する。すると、外部バス１９（図１）の各ビット毎に設けられたデバイス駆動部１（０〜１５）（図１）内の出力バッファ（図２）の内から駆動能力が強の出力バッフア２（図２）が選択される。以下、同じようにインタフェース制御デバイス２１（図１）の駆動能力は中になっているので、イネーブル信号Ｓ４がＯＦＦ、イネーブル信号Ｓ５がＯＮ、イネーブル信号Ｓ６がＯＦＦになるように駆動能力設定レジスタ３０（図３）に設定される。印刷プロセス制御デバイス２２（図１）の駆動能力情報は弱なので、イネーブル信号Ｓ４がＯＦＦ、イネーブル信号Ｓ５がＯＦＦ、イネーブル信号Ｓ６がＯＮになるように駆動能力設定レジスタ３０（図３）に設定される。
【００２２】
次に主制御部１１（図１）は、電源オン後の初期設定の後、ＲＯＭ１２（図１）から周辺デバイス毎の伝搬遅延量情報を読み出して、伝搬遅延量設定レジスタ４０（図４）に設定する。その一例について説明する。
図７は、実施例１の伝搬遅延量設定レジスタの説明図である。
図に示すように、各周辺デバイス毎に、伝搬遅延量情報（有り、無し）と遅延量選択信号Ｓ７（Ｈ）、及び遅延量選択信号Ｓ７（Ｌ）との関連が設定されている。
【００２３】
ここでＲＯＭ１２（図１）から読み出された各デバイスの伝搬遅延量情報により、メモリ２０（図１）の伝搬遅延量情報は無しになっているので、遅延量選択信号Ｓ７（Ｈ）がＯＦＦ、遅延量選択信号Ｓ７（Ｌ）もＯＦＦになるように伝搬遅延量設定レジスタ４０（図４）に設定される。このように設定することで、メモリ２０（図１）がアクセスされるとメモリ２０（図１）のデバイス選択信号Ｓ３０（図４）がＯＮになり、それをデバイス選択信号検知部４１（図４）が検知し、メモリ２０（図１）が選択されたことをセレクタ４２（図４）へ通知する。
【００２４】
セレクタ４２（図４）は、メモリ２０（図１）に対応する遅延量選択信号Ｓ７（Ｈ）、及び、遅延量選択信号Ｓ７（Ｌ）をＯＦＦにする。すると、外部バス１９（図１）の各ビット毎に設けられたデバイス駆動部１（０〜１５）（図１）内の遅延挿入部５（図２）に対して伝搬遅延を挿入するか、しないかを通知する。メモリ２０（図１）が選択された場合には、遅延量選択信号Ｓ７（Ｈ）、遅延量選択信号Ｓ７（Ｌ）ともＯＦＦなので外部バス１９（図１）の上位側８ビット、下位側８ビットともに伝搬遅延は挿入されない。
【００２５】
以下、同じようにインタフェース制御デバイス２１（図１）の伝搬遅延量情報は、有りとなっているので、遅延量選択信号Ｓ７（Ｈ）はＯＮ、遅延量選択信号Ｓ７（Ｌ）はＯＦＦになるように伝播遅延量設定レジスタ４０（図４）に設定される。インタフェース制御デバイス２１（図１）が選択された場合には遅延量選択信号Ｓ７（Ｈ）がＯＮになるので、外部バス１９（図１）の下位側８ビットには伝搬遅延が挿入される。印刷プロセス制御デバイス２２（図１）が選択された場合には遅延量選択信号Ｓ７（Ｈ）がＯＮになるので、外部バス１９（図１）の下位側８ビットには伝搬遅延が挿入される。
【００２６】
次にメモリ２０（図１）が選択された場合におけるアクセス動作について説明する。
図８は、実施例１の動作説明図（メモリ２０へのアクセス時）である。
図の上から順に（１）メモリ２０のデバイス選択信号、（２）駆動能力選択部の出力、（３）デバイス駆動部の駆動能力、（４）伝搬遅延量選択部の出力、（５）バスの上位８ビットの伝搬遅延、（６）バスの下位８ビットの伝搬遅延、（７）バスの上位側８ビットの信号波形、（８）バスの下位側８ビットの信号波形、（９）デバイス駆動部を流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）、（１０）本発明を実施しない場合のバスの信号波形、（１１）本発明を実施しない場合のデバイス駆動部を流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）、（１２）各項目に共通の時刻を、それぞれ表している。
【００２７】
時刻Ｔ１でメモリ２０が選択されると、メモリ２０のデバイス選択信号Ｓ３０がＯＮになる。図に於いて、“Ｌ”がＯＮを意味する。メモリ２０のデバイス選択信号が出力されると駆動能力選択部１４により、メモリ２０の駆動能力のレジスタ設定が出力され、イネーブル信号Ｓ４はＯＮ、イネーブル信号Ｓ５はＯＦＦ、イネーブル信号Ｓ６はＯＮになる。これらの信号は、“Ｈ”がＯＮを意味する。尚、これらの信号は、デバイスの選択信号が出力されない場合（時刻Ｔ０）には、イネーブル信号Ｓ４はＯＦＦ、イネーブル信号Ｓ５はＯＦＦ、イネーブル信号Ｓ６はＯＮになっている。その結果、メモリ２０のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、デバイス駆動部１の駆動能力は強となる。
【００２８】
一方、メモリ２０のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、伝搬遅延量選択部１５によりメモリ２０の伝搬遅延量のレジスタ設定が出力され、遅延量選択信号Ｓ７（Ｈ）はＯＦＦ、遅延量選択信号Ｓ７（Ｌ）は、ＯＦＦになる。これらの信号も“Ｈ”がＯＮを意味する。尚、これらの信号は、デバイスの選択信号が出力されない場合（時刻Ｔ０）には、遅延量選択信号Ｓ７（Ｈ）はＯＮ、遅延量選択信号Ｓ７（Ｌ）ＯＦＦになるように設定されている。その結果、メモリ２０のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、外部バス１９の上位側８ビット、下位側８ビットは共に伝搬遅延が挿入されない。
【００２９】
以上のように制御されることで外部バス１９の上位側８ビットの波形は（７）のようになり、メモリ２０の信号サンプルポイントに対して信号の遷移時間が十分に短く、また伝搬遅延も挿入されないために、十分なタイミングマージンが確保される。また、このような波形を出力する際に，１６ビット全てのデバイス駆動部１（０〜１５）に流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）を模擬的に示したものをその下に示す。波形信号の立ち上がり時点（時刻Ｔ１〜時刻Ｔ２）は、１６ビット全てのデバイス駆動部１（０〜１５）が、同時に駆動能力を強として動作するために、電流変化量（ｄｉ／ｄｔ）の値は大きなものになるが、メモリ２０へのアクセス終了後（時刻Ｔ３以降）は、駆動能力を弱とし、外部バス１９の下位８ビットへの伝播遅延も挿入されるので電流変化量（ｄｉ／ｄｔ）はかなり抑えられる。
【００３０】
電磁ノイズは、電流変化量（ｄｉ／ｄｔ）が大きい程大きくなり、電流変化量（ｄｉ／ｄｔ）が小さい程、抑えられることが知られているので、メモリ２０へのアクセス時には、電流変化量（ｄｉ／ｄｔ）が大きくなっているものの，アクセス終了後は、電流変化量（ｄｉ／ｄｔ）を抑えることが出来るので、電磁ノイズの発生をも抑えることが出来る。一方、その下に本発明を実施しない場合のバスの信号波形と、そのときのデバイス駆動部１に流れる電流変化量（ｄｉ／ｄｔ）を示している。本発明を実施しない場合には、常にメモリ２０のアクセス速度を満たすに足る駆動能力でデバイスを駆動し、またバスに対して伝搬遅延も一切挿入しないので、常に、信号の変化点では、電流変化量（ｄｉ／ｄｔ）が大きいままとなる。従って電磁ノイズも大きいままである。
【００３１】
次にインタフェース制御デバイス２１（図１）が選択された場合におけるアクセス動作について説明する。
図９は、実施例１の動作説明図（インタフェース制御デバイス２１へのアクセス時）である。
図の上から順に（１）インタフェース制御デバイス２１のデバイス選択信号、（２）駆動能力選択部の出力、（３）デバイス駆動部の駆動能力、（４）伝搬遅延量選択部の出力、（５）バスの上位８ビットの伝搬遅延、（６）バスの下位８ビットの伝搬遅延、（７）バスの上位側８ビットの信号波形、（８）バスの下位側８ビットの信号波形、（９）デバイス駆動部を流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）、（１０）本発明を実施しない場合のバスの信号波形、（１１）本発明を実施しない場合のデバイス駆動部を流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）、（１２）各項目に共通の時刻を、それぞれ表している。
【００３２】
時刻Ｔ１でインタフェース制御デバイス２１が選択されると、インタフェース制御デバイス２１のデバイス選択信号Ｓ３１がＯＮになる。図に於いて、“Ｌ”がＯＮを意味する。インタフェース制御デバイス２１のデバイス選択信号が出力されると駆動能力選択部１４により、インタフェース制御デバイス２１の駆動能力のレジスタ設定が出力され、イネーブル信号Ｓ４はＯＦＦ、イネーブル信号Ｓ５はＯＮ、イネーブル信号Ｓ６はＯＦＦになる。これらの信号は、“Ｈ”がＯＮを意味する。尚、これらの信号は、デバイスの選択信号が出力されない場合（時刻Ｔ０）には、イネーブル信号Ｓ４はＯＦＦ、イネーブル信号Ｓ５はＯＦＦ、イネーブル信号Ｓ６はＯＮになっている。その結果、インタフェース制御デバイス２１のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、デバイス駆動部１の駆動能力は中となる。
【００３３】
一方、インタフェース制御デバイス２１のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、伝搬遅延量選択部１５によりインタフェース制御デバイス２１の伝搬遅延量のレジスタ設定が出力され、遅延量選択信号Ｓ７（Ｈ）はＯＮ、遅延量選択信号Ｓ７（Ｌ）は、ＯＦＦになる。これらの信号も“Ｈ”がＯＮを意味する。尚、これらの信号は、デバイスの選択信号が出力されない場合（時刻Ｔ０）には、遅延量選択信号Ｓ７（Ｈ）はＯＮ、遅延量選択信号Ｓ７（Ｌ）ＯＦＦになるように設定されている。その結果、インタフェース制御デバイス２１のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、外部バス１９の上位側８ビットには伝搬遅延は挿入されないが、下位側８ビットには伝搬遅延が挿入される。
【００３４】
以上のように制御されることで外部バス１９の上位側８ビットの波形は（７）のようになり、インタフェース制御デバイス２１の信号サンプルポイントに対して信号の遷移時間はメモリ２０のときよりは長くなり、又、外部バス１９の下位側８ビットには、伝搬遅延が挿入されるが、そのようにしても十分なタイミングマージンが確保される。また、このような波形を出力する際のデバイス駆動部１（０〜１５）に流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）を模擬的に示したものをその下に示す。波形信号の立ち上がり時点（時刻Ｔ１〜時刻Ｔ２）は、デバイス駆動部１（０〜１５）の駆動能力は中であり、また、外部バス１９の下位側８ビットには伝送遅延も挿入されるので、電流変化量（ｄｉ／ｄｔ）は抑えられる。又、インタフェース制御デバイス２１へのアクセス終了後（時刻Ｔ３以降）は、駆動能力を弱とし、外部バス１９の下位８ビットへの伝播遅延も挿入されるので更に電流変化量（ｄｉ／ｄｔ）は抑えられる。従って電磁ノイズも更に抑えることが出来る。
【００３５】
一方、その下に本発明を実施しない場合のバスの信号波形と、そのときのデバイス駆動部１に流れる電流変化量（ｄｉ／ｄｔ）を示している。本発明を実施しない場合には、常にインタフェース制御デバイス２１のアクセス速度を満たすに足る駆動能力でデバイスを駆動し、またバスに対して伝搬遅延も一切挿入しないので、常に、信号の変化点では、電流変化量（ｄｉ／ｄｔ）が大きいままとなる。従って電磁ノイズも大きいままである。
【００３６】
次に印刷プロセス制御デバイス２２（図１）が選択された場合におけるアクセス動作について説明する。
図１０は、実施例１の動作説明図（印刷プロセス制御デバイス２２へのアクセス時）である。
図の上から順に（１）印刷プロセス制御デバイス２２のデバイス選択信号、（２）駆動能力選択部の出力、（３）デバイス駆動部の駆動能力、（４）伝搬遅延量選択部の出力、（５）バスの上位８ビットの伝搬遅延、（６）バスの下位８ビットの伝搬遅延、（７）バスの上位側８ビットの信号波形、（８）バスの下位側８ビットの信号波形、（９）デバイス駆動部を流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）、（１０）本発明を実施しない場合のバスの信号波形、（１１）本発明を実施しない場合のデバイス駆動部を流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）、（１２）各項目に共通の時刻を、それぞれ表している。
【００３７】
時刻Ｔ１で印刷プロセス制御デバイス２２が選択されると、印刷プロセス制御デバイス２２のデバイス選択信号Ｓ３２がＯＮになる。図に於いて、“Ｌ”がＯＮを意味する。印刷プロセス制御デバイス２２のデバイス選択信号が出力されると駆動能力選択部１４により、印刷プロセス制御デバイス２２の駆動能力のレジスタ設定が出力され、イネーブル信号Ｓ４はＯＦＦ、イネーブル信号Ｓ５はＯＦＦ、イネーブル信号Ｓ６はＯＮになる。これらの信号は、“Ｈ”がＯＮを意味する。尚、これらの信号は、デバイスの選択信号が出力されない場合（時刻Ｔ０）には、イネーブル信号Ｓ４はＯＦＦ、イネーブル信号Ｓ５はＯＦＦ、イネーブル信号Ｓ６はＯＮになっている。その結果、インタフェース制御デバイス２１のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、デバイス駆動部１の駆動能力は弱となる。
【００３８】
一方、印刷プロセス制御デバイス２２のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、伝搬遅延量選択部１５により印刷プロセス制御デバイス２２の伝搬遅延量のレジスタ設定が出力され、遅延量選択信号Ｓ７（Ｈ）はＯＮ、遅延量選択信号Ｓ７（Ｌ）は、ＯＦＦになる。これらの信号も“Ｈ”がＯＮを意味する。尚、これらの信号は、デバイスの選択信号が出力されない場合（時刻Ｔ０）には、遅延量選択信号Ｓ７（Ｈ）はＯＮ、遅延量選択信号Ｓ７（Ｌ）ＯＦＦになるように設定されている。その結果、印刷プロセス制御デバイス２２のデバイス選択信号がＯＮの期間（時刻Ｔ１〜時刻Ｔ３）は、外部バス１９の上位側８ビットには伝搬遅延は挿入されないが、下位側８ビットには伝搬遅延が挿入される。
【００３９】
以上のように制御されることで外部バス１９の上位側８ビットの波形は（７）のようになり、印刷プロセス制御デバイス２２の信号サンプルポイントに対して信号の遷移時間はインタフェース制御デバイス２１のときよりも更に長くなり、又、外部バス１９の下位側８ビットには、伝搬遅延が挿入されるが、そのようにしても十分なタイミングマージンが確保される。また、このような波形を出力する際のデバイス駆動部１（０〜１５）に流れる単位時間当たりの電流変化量（ｄｉ／ｄｔ）を模擬的に示したものをその下に示す。波形信号の立ち上がり時点（時刻Ｔ１〜時刻Ｔ２）は、デバイス駆動部１（０〜１５）の駆動能力は弱であり、また、外部バス１９の下位側８ビットには伝送遅延も挿入されるので、電流変化量（ｄｉ／ｄｔ）は、更に、抑えられる。又、印刷プロセス制御デバイス２２へのアクセス終了後（時刻Ｔ３以降）は、駆動能力を弱とし、外部バス１９の下位８ビットへの伝播遅延も挿入されるので更に電流変化量（ｄｉ／ｄｔ）は抑えられる。従って電磁ノイズを更に抑えることが出来る。
【００４０】
一方、その下に本発明を実施しない場合のバスの信号波形と、そのときのデバイス駆動部１に流れる電流変化量（ｄｉ／ｄｔ）を示している。本発明を実施しない場合には、常に印刷プロセス制御デバイス２２のアクセス速度を満たすに足る駆動能力でデバイスを駆動し、またバスに対して伝搬遅延も一切挿入しないので、常に、信号の変化点では、電流変化量（ｄｉ／ｄｔ）が大きいままとなる。従って電磁ノイズも大きいままである。
【００４１】
以上説明したように、本発明によれば、伝送バスに接続されるデバイスのアクセス速度等の特性に応じて信号の駆動能力を変更し、更に、信号に挿入する伝搬遅延量を制御することによって、単位時間当りの電流変化量を抑えることが出来るので、より一層電磁ノイズを低減することが可能になるという効果を得る。尚、本実施例では、伝送バスに挿入する伝搬遅延を２つのグループに分けている例について説明したが、より細かくグループ分けすることによって、より一層大きな効果が得られる。即ち、信号線一本毎に伝搬遅延量を変更することによって最大のノイズ低減効果が得られる。
【実施例２】
【００４２】
本実施例では、伝送バスに新たにデバイスが追加された場合、又は、削除された場合であって、伝送バスに接続される全負荷容量が変わってしまう場合であっても、新たに追加されたデバイスの駆動能力情報を自動的に取得し、更に、既に接続されている周辺デバイスの駆動能力情報を自動的に修正することを目的とする。
図１１は、実施例２の電子装置の構成のブロック図である。
図に示すように実施例１の電子装置１０は、１６個（一例）のデバイス駆動部５０（０〜１５）（ここで０〜１５は各ビット番号を表している）と、主制御部１１と、ＥＥＰＲＯＭ６３と、ＲＡＭ１３と、駆動能力選択部１４と、伝搬遅延量選択部１５と、出力信号制御部１６と、内部バス１７と、パッド１８とを備える。以下に実施例１と相違する部分のみについて詳細に説明する。実施例１と同様の部分については、実施例１と同一の符号を付して説明を省略する。
【００４３】
デバイス駆動部５０は、主制御部１１の制御に基づいて駆動能力選択部１４による駆動能力の選択結果と、伝搬遅延量選択部１５による伝搬遅延量の選択結果とに基づいて、外部バス１９を介して該当するデバイス、即ち、一例として、メモリ（高速）２０、インタフェース制御デバイス（中速）２１、オプションインタフェース制御デバイス（低速）６５、及び、印刷プロセス制御デバイス（低速）２２を駆動する部分である。更に、本実施例では、周辺デバイスの駆動特性を検知する部分である。その詳細について図を用いて以下に説明する。
【００４４】
図１２は、実施例２のデバイス駆動部のブロック図である。
図に示すように、デバイス駆動部５０（０〜１５）は、出力バッフア（２、４、６）と、遅延挿入部８とを備える。出力バッファ（２、４、６）は、遅延挿入部８から受入れた信号を増幅し、所定の出力抵抗を介して、駆動信号Ｓ３をパッド１８へ出力する増幅回路である。その出力抵抗としては、それぞれ抵抗値が異なる抵抗（３、５、７）（抵抗値は、抵抗３＜抵抗５＜抵抗７の順）が接続され、異なる駆動能力（駆動電流値）を有するように構成されている。従って、各出力バッフアの駆動能力の大きさは、出力バッファ２＞出力バッファ３＞出力バッファ４の順になる。ここで、起動する出力バッファ（２、４、６）の選択は、駆動能力選択部１４から受入れるイネーブル信号（Ｓ４、Ｓ５、Ｓ６）に基づいて実行される。駆動特性検知部５１は、内部バス１７（図１１）を介して主制御部１１（図１１）から遅延量設定信号（Ｓ５０、Ｓ５１）を受入れて周辺デバイスの駆動特性を検知する部分である。以下に駆動特性検知部５１のみについて詳細に説明する。その他の部分は実施例１と同様なので説明を省略する。
【００４５】
図１３は、駆動特性検知部のブロック図である。
図に示すように駆動特性検知部５１は、信号レベル比較部Ａ５２と、信号レベル比較部Ｂ５３と、信号レベル比較部Ｃ５４と、一定電圧出力バッファ（５５、５６、５７）と、遅延信号出力部Ａ５８と、遅延信号出力部Ｂ５９と、信号順序比較部Ａ６０と、信号順序比較部Ｂ６１とを有する。
【００４６】
信号レベル比較部Ａ５２は、一定電圧出力バッファ５５から出力される一定電圧出力信号Ｓ６３と、デバイス駆動部５０（図１２）から受入れる駆動信号Ｓ３とを比較し、その結果をレベル比較結果信号Ｓ６０として遅延信号出力部Ａ５８へ送出する部分である。ここで、駆動信号Ｓ３の電圧レベルが一定電圧出力信号Ｓ６３よりも高いときはレベル比較結果信号Ｓ６０はＯＮになり、駆動信号Ｓ３の電圧レベルが一定電圧出力信号Ｓ６３よりも低いときはレベル比較結果信号Ｓ６０はＯＦＦになるものとする。
【００４７】
信号レベル比較部Ｂ５３は、一定電圧出力バッファ５６から出力される一定電圧出力信号Ｓ６４と、デバイス駆動部５０（図１２）から受入れる駆動信号Ｓ３とを比較し、その結果をレベル比較結果信号Ｓ６１として遅延信号出力部Ｂ５９と信号順序比較部Ａ６０へ送出する部分である。ここで、駆動信号Ｓ３の電圧レベルが一定電圧出力信号Ｓ６４よりも高いときはレベル比較結果信号Ｓ６１はＯＮになり、駆動信号Ｓ３の電圧レベルが一定電圧出力信号Ｓ６４よりも低いときはレベル比較結果信号Ｓ６１はＯＦＦになるものとする。
【００４８】
信号レベル比較部Ｃ５４は、一定電圧出力バッファ５７から出力される一定電圧出力信号Ｓ６５と、デバイス駆動部５０（図１２）から受入れる駆動信号Ｓ３とを比較し、その結果をレベル比較結果信号Ｓ６２として信号順序比較部Ｂ６１へ送出する部分である。ここで、駆動信号Ｓ３の電圧レベルが一定電圧出力信号Ｓ６４よりも高いときはレベル比較結果信号Ｓ６２はＯＮになり、駆動信号Ｓ３の電圧レベルが一定電圧出力信号Ｓ６５よりも低いときはレベル比較結果信号Ｓ６２はＯＦＦになるものとする。
【００４９】
一定電圧出力バッファ５５は、駆動信号Ｓ３の電圧レベルの１０％のレベルに設定された一定電圧出力信号Ｓ６３を出力するバッファである。一例として駆動信号Ｓ３が３Ｖのときには、一定電圧出力信号Ｓ６３は、０．３Ｖになる。一定電圧出力バッファ５６は、駆動信号Ｓ３の電圧レベルの５０％のレベルに設定された一定電圧出力信号Ｓ６４を出力するバッファである。一例として駆動信号Ｓ３が３Ｖのときには、一定電圧出力信号Ｓ６４は、１．５Ｖになる。一定電圧出力バッファ５７は、駆動信号Ｓ３の電圧レベルの９０％のレベルに設定された一定電圧出力信号Ｓ６５を出力するバッファである。一例として駆動信号Ｓ３が３Ｖのときには、一定電圧出力信号Ｓ６５は、２．７Ｖになる。
【００５０】
遅延信号出力部Ａ５８は、内部バス１７（図１１）を介して主制御部１１（図１１）から遅延量設定信号Ｓ５０を受入れて、レベル比較結果信号Ｓ６０に伝搬遅延を挿入し、遅延信号Ｓ６６、及び遅延信号Ｓ６７として信号順序比較部Ａ６０へ送出する部分である。ここで遅延信号出力部Ａ５８は、遅延量設定信号Ｓ５０に対応してレベル比較結果信号Ｓ６０にナノ秒単位で０ナノ秒からＤａｎナノ秒までの何れかの伝搬遅延を挿入した信号を遅延信号Ｓ６６、及び遅延信号Ｓ６７として出力するものとする（一例）。但し、遅延信号Ｓ６７の伝搬遅延量は、常に、遅延信号Ｓ６６の伝搬遅延量よりも１ナノ秒大きいものとする。
【００５１】
遅延信号出力部Ｂ５９は、内部バス１７（図１１）を介して主制御部１１（図１１）から遅延量設定信号Ｓ５１を受入れて、レベル比較結果信号Ｓ６１に伝搬遅延を挿入し、遅延信号Ｓ６８、及び遅延信号Ｓ６９として信号順序比較部Ｂ６１へ送出する部分である。ここで遅延信号出力部Ｂ５９は、遅延量設定信号Ｓ５１に対応してレベル比較結果信号Ｓ６０にナノ秒単位で０ナノ秒からＤｂｍナノ秒までの何れかの伝搬遅延を挿入した信号を遅延信号Ｓ６８、及び遅延信号Ｓ６９として出力するものとする（一例）。但し、遅延信号Ｓ６９の伝搬遅延量は、常に、遅延信号Ｓ６８の伝搬遅延量よりも１ナノ秒大きいものとする。
【００５２】
信号順序比較部Ａ６０は、遅延信号Ｓ６６、遅延信号Ｓ６７、及びレベル比較結果信号Ｓ６１の立ち上がり時間の順序関係を比較し、遅延信号Ｓ６６、レベル比較結果信号Ｓ６１、遅延信号Ｓ６７の順序で立ち上がったときに順序比較結果信号Ｓ５２をＯＮにする部分である。尚、この順序比較結果信号Ｓ５２は、主制御部１１（図１１）から図示しない、クリア信号を受入れてＯＦＦされる。
【００５３】
信号順序比較部Ｂ６１は、遅延信号Ｓ６８、遅延信号Ｓ６９、及びレベル比較結果信号Ｓ６２の立ち上がり時間の順序関係を比較し、遅延信号Ｓ６８、レベル比較結果信号Ｓ６２、遅延信号Ｓ６９の順序で立ち上がったときに順序比較結果信号Ｓ５３をＯＮにする部分である。尚、この順序比較結果信号Ｓ５３は、主制御部１１（図１１）から図示しない、クリア信号を受入れてＯＦＦされる。
【００５４】
以上説明したデバイス駆動部５０（０〜１５）は、図に示すように、出力信号制御部１６が出力する１６ビットの駆動信号Ｓ１（０〜１５）に接続して１６個配置されている。尚、駆動信号Ｓ１（０）に対応するデバイス駆動部５０（０）以外のデバイス駆動部５０（１〜１５）は、上記遅延量設定信号（Ｓ５０、Ｓ５１）の入力、及び上記順序比較結果信号（Ｓ５２、Ｓ５３）の出力はオープンされている。即ち、ビット０の駆動信号Ｓ１（０）のみが駆動特性を検知することとする。
【００５５】
図１１に戻って、ＥＥＰＲＯＭ６３は、消去・書込み可能な不揮発性メモリであり、主制御部１１が実行する制御プログラム、及び制御データが格納されると共に、外部バス６４に接続されているメモリ２０、インタフェース制御デバイス２１、オプションインタフェース制御デバイス６５、及び印刷プロセス制御デバイス２２（以上、一例）の駆動特性が格納され、編集される。ここで、オプションインタフェース制御デバイス６５は、着脱可能な構成を有する周辺デバイスである。
【００５６】
本実施例による電子装置６２（図１１）の動作について以下に説明する。
本実施例では、伝送バスに接続される周辺デバイス毎の駆動能力情報を予めＥＥＰＲＯＭ６３に書き込んでおく。しかし、伝送バスに新たにデバイスが追加された場合、又は、削除された場合には、伝送バスに接続される全負荷容量が変わってくる。従って、新たにデバイスの追加、又は、削除前にＥＥＰＲＯＭ６３に書き込まれている遷移時間を変更する必要性が生じる場合も想定される。
【００５７】
そこで、周辺デバイスへのアクセス開始前の電源投入時等に、伝送バスに新たに接続される周辺デバイスについて、駆動信号Ｓ１が、強の場合、中の場合、及び弱の場合について個々に信号電圧の立ち上がり遷移時間を検知する。更に、その検知した遷移時間情報に基づいて、ＥＥＰＲＯＭ６３に書き込まれている駆動能力を修正／追加する。その修正／追加された駆動能力情報に基づいて該当するレジスタを設定する。この設定に従い、各周辺デバイスへのアクセス時にデバイス駆動部の駆動能力を制御することになる。但し、周辺デバイスが削除された場合には、既に接続されている周辺デバイスの何れかについて、上記伝送バスに新たに接続される周辺デバイスについて行った処理と同様の処理を行うことになる。
【００５８】
最初に駆動特性検知部５１（図１２）の動作について説明する。
図１４は、駆動特性検知部の動作説明図である。
図の上から順に（１）駆動信号Ｓ３の波形、（２）信号レベル比較部Ａの出力、（３）信号レベル比較部Ｂの出力、（４）信号レベル比較部Ｃの出力、（５）遅延量設定信号Ｓ５０が、設定値＝２の場合、（６）遅延量設定信号Ｓ５０が、設定値＝７の場合、（７）遅延量設定信号Ｓ５１が、設定値＝２の場合、（６）遅延量設定信号Ｓ５１が、設定値＝１８の場合、（７）各項目に共通の時刻を、それぞれ表している。
【００５９】
時刻Ｔ１で信号レベル比較部Ａ５２（図１３）、信号レベル比較部Ｂ５３（図１３）、及び信号レベル比較部Ｃ５４（図１３）に駆動信号Ｓ３が入力される。駆動信号Ｓ３の過渡応答電圧レベルが一定電圧出力バッファ（５５、５６、５７）（図１３）の一定電圧出力信号（Ｓ６３、Ｓ６４、Ｓ６５）と比較される。先ず、一定電圧出力信号Ｓ６３が駆動信号Ｓ３の電圧レベルの１０％に設定されている、信号レベル比較部Ａ５２（図１３）で比較される。駆動信号Ｓ３の過渡応答電圧レベルが立ち上がっていってａ点になると駆動信号Ｓ３の過渡応答電圧レベルが一定電圧出力信号Ｓ６３の電圧レベルを超えるのでレベル比較結果信号Ｓ６０がＯＮになる（時刻Ｔ２）。
【００６０】
次に、一定電圧出力信号Ｓ６４が駆動信号Ｓ３の電圧レベルの５０％に設定されている、信号レベル比較部Ｂ５３（図１３）で比較される。駆動信号Ｓ３の過渡応答電圧レベルが立ち上がっていってｂ点になると駆動信号Ｓ３の過渡応答電圧レベルが一定電圧出力信号Ｓ６４の電圧レベルを超えるのでレベル比較結果信号Ｓ６１がＯＮになる（時刻Ｔ６）。
【００６１】
次に、一定電圧出力信号Ｓ６５が駆動信号Ｓ３の電圧レベルの９０％に設定されている、信号レベル比較部Ｃ５４（図１３）で比較される。駆動信号Ｓ３の過渡応答電圧レベルが立ち上がっていってｃ点になると駆動信号Ｓ３の過渡応答電圧レベルが一定電圧出力信号Ｓ６５の電圧レベルを超えるのでレベル比較結果信号Ｓ６２がＯＮになる（時刻Ｔ１１）。
【００６２】
次に、信号レベル比較部Ａ５２（図１３）のレベル比較結果信号６０は、遅延信号出力部Ａ５８（図１３）によって伝搬遅延が挿入される。遅延量設定信号Ｓ５０が、設定値＝２に設定されている場合には、遅延信号Ｓ６６には、単位時間つまり１ナノ秒の２倍、即ち２ナノ秒伝搬遅延が挿入され（５）のｄのようになる（時刻Ｔ３でＯＮ）。
【００６３】
又、遅延信号Ｓ６７には、更に、単位時間つまり１加算され（２＋１）倍の３ナノ秒が伝搬遅延が挿入され、（５）のｅのようになる（時刻Ｔ４でＯＮ）。信号順序比較部Ａ６０（図１３）は、入力される、遅延信号Ｓ６６、遅延信号Ｓ６７、レベル比較結果信号Ｓ６１の立ち上がり時間の順序を比較し、遅延信号Ｓ６６、レベル比較結果信号Ｓ６１、遅延信号Ｓ６７の順序で信号が立ち上がったときは順序比較結果信号Ｓ５２をＯＮにするが、ここでは、（５）のｆのようにＯＦＦのままになる。
【００６４】
遅延量設定信号Ｓ５０が、設定値＝７であった場合には、遅延信号Ｓ６６には、７ナノ秒伝搬遅延が挿入され（６）のｇのようになる（時刻Ｔ５でＯＮ）。このとき遅延信号Ｓ６７には、８ナノ秒伝搬遅延が挿入され（６）のｈのようになる（時刻Ｔ７でＯＮ）。信号順序比較部Ａ６０（図１３）は、入力される、遅延信号Ｓ６６、遅延信号Ｓ６７、レベル比較結果信号Ｓ６１の立ち上がり時間の順序を比較し、遅延信号Ｓ６６、レベル比較結果信号Ｓ６１、遅延信号Ｓ６７の順序で信号が立ち上がっているので順序比較結果信号Ｓ５２を（６）のｉのようにＯＮにする（時刻Ｔ７）。
【００６５】
続いて、信号レベル比較部Ｂ５３（図１３）が、設定値＝２に設定されている場合には、遅延信号Ｓ６８には、単位時間つまり１ナノ秒の２倍、即ち２ナノ秒伝搬遅延が挿入され（７）のｊのようになる（時刻Ｔ８でＯＮ）。又、遅延信号Ｓ６９には、更に、単位時間つまり１加算され（２＋１）倍の３ナノ秒伝播遅延が挿入され、（７）のｋのようになる（時刻Ｔ９でＯＮ）。信号順序比較部Ｂ６１（図１３）は、入力される、遅延信号Ｓ６８、遅延信号Ｓ６９、レベル比較結果信号Ｓ６２の立ち上がり時間の順序を比較し、遅延信号Ｓ６８、レベル比較結果信号Ｓ６２、遅延信号Ｓ６９の順序で信号が立ち上がったときは順序比較結果信号Ｓ５３をＯＮにするが、ここでは、（７）のｍのようにＯＦＦのままになる。
【００６６】
遅延量設定信号Ｓ５１が、設定値＝１８であった場合には、遅延信号Ｓ６８には、１８ナノ秒伝搬遅延が挿入され（８）のｎのようになる（時刻Ｔ１０でＯＮ）。このとき遅延信号Ｓ６９には、１９ナノ秒伝搬遅延が挿入され（８）のｐのようになる（時刻Ｔ１２でＯＮ）。信号順序比較部Ｂ６１（図１３）は、入力される遅延信号Ｓ６８、遅延信号Ｓ６９、レベル比較結果信号Ｓ６２の立ち上がり時間の順序を比較し、遅延信号Ｓ６８、レベル比較結果信号Ｓ６２、遅延信号Ｓ６９の順序で信号が立ち上がっているので順序比較結果信号Ｓ５３を（８）のｑのようにＯＮにする（時刻Ｔ１２）。
【００６７】
駆動特性検知部５１（図１２）は、以上説明した方法によって、新たに追加されたデバイス、又は、周辺デバイスが削除された場合には、既に接続されている周辺デバイスの何れかについて、駆動信号Ｓ１が、強の場合、中の場合、及び弱の場合について個々に信号電圧の立ち上がり遷移時間を検知する。次に、この測定結果に基づいて駆動能力を求める。最初に遷移時間を求める動作を説明し、続いて、この遷移時間に基づいて駆動能力を求める動作について説明する。
【００６８】
図１５は、遷移時間を求める動作のフローチャートである。
以下に、ステップＳ２−１〜ステップＳ２−１２までステップ順に説明する。
ステップＳ２−１
主制御部１１（図１１）は、遅延量設定信号（Ｓ５０、Ｓ５１）（図１１、１３）の値（設定値）を０に設定する。
【００６９】
ステップＳ２−２
主制御部１１（図１１）は、出力信号制御部１６（図１１）を制御して、ビット０の駆動信号Ｓ１（０）が、遷移時間よりも十分広い間隔でＯＦＦ、ＯＮ、ＯＦＦする出力周期で出力を開始する。
【００７０】
ステップＳ２−３
主制御部１１（図１１）は、順序比較結果信号Ｓ５２（図１１、１３）がＯＮになっているかどうかを検索し、ＯＮになっている場合にはステップＳ２−４へ進み、ＯＦＦの場合にはステップＳ２−６へ進む。
【００７１】
ステップＳ２−４
主制御部１１（図１１）は、遅延量設定信号Ｓ５０（図１１、１３）の値をＲＡＭ１３（図１１）へ保持してステップＳ２−５へ進む。
【００７２】
ステップＳ２−５
主制御部１１（図１１）は、順序比較結果信号Ｓ５２（図１１、１３）の値をＯＦＦにしてステップＳ２−６へ進む。
【００７３】
ステップＳ２−６
主制御部１１（図１１）は、順序比較結果信号Ｓ５３（図１１、１３）がＯＮになっているかどうかを検索し、ＯＮになっている場合にはステップＳ２−７へ進み、ＯＦＦの場合にはステップＳ２−９へ進む。
【００７４】
ステップＳ２−７
主制御部１１（図１１）は、遅延量設定信号Ｓ５１（図１１、１３）の値をＲＡＭ１３（図１１）へ保持してステップＳ２−８へ進む。
【００７５】
ステップＳ２−８
主制御部１１（図１１）は、順序比較結果信号Ｓ５３（図１１、１３）の値をＯＦＦにしてステップＳ２−９へ進む。
【００７６】
ステップＳ２−９
主制御部１１（図１１）は、遅延量設定信号Ｓ５０（図１１、１３）、及び遅延量設定信号Ｓ５１（図１１、１３）の値（設定値）が両方とも保持されたかどうかを判定し、両方とも保持された場合には、フローを終了し、保持されていない場合には、ステップＳ２−１０へ進む。
【００７７】
ステップＳ２−１０
主制御部１１（図１１）は、遅延量設定信号Ｓ５０（図１１、１３）、及び遅延量設定信号Ｓ５１（図１１、１３）の値（設定値）にそれぞれ１加算する。
【００７８】
ステップＳ２−１１
主制御部１１（図１１）は、遅延量設定信号Ｓ５０（図１１、１３）、及び遅延量設定信号Ｓ５１（図１１、１３）の値（設定値）が、限度内であるかどうか判断し、限度以内であればステップＳ２−２へ戻り、限度を外れる場合にはステップＳ２−１２へ進む。
【００７９】
ステップＳ２−１２
主制御部１１（図１１）は、限度を外れるので駆動特性を正常な状態で検出出来なかったので異常発生として装置表示部等にその旨表示（通知）する。
【００８０】
続いて、駆動能力の修正の動作について説明する。
図１６は、実施例２の駆動能力修正のフローチャートである。
ステップＳ１−１〜ステップＳ１−８まで、ステップ順に駆動能力修正の動作について説明する。尚、以下のフローには、駆動信号Ｓ１が、強の場合、中の場合、及び弱の場合について、それぞれの遷移時間を求めるフローが含まれるので、図１５に示す遷移時間を求めるフロー全体をまとめて、Ｐ１；「遷移時間を求めるフロー」と記す。
【００８１】
ステップＳ１−１
装置に電源が投入されると主制御部１１（図１１）は、ＲＡＭ１３（図１１）を含む各構成部分の初期化を行う。
【００８２】
ステップＳ１−２
主制御部１１（図１１）は、全てのアクセスで駆動能力が強になるように駆動能力選択部１４の駆動能力設定レジスタ３０（図３）を設定する。
【００８３】
ステップＳ１−３
主制御部１１（図１１）は、Ｐ１；「遷移時間を求めるフロー」を実行する。この処理によって、駆動信号Ｓ１が、強の場合における、遅延量設定信号Ｓ５０、及び、遅延量設定信号Ｓ５１の設定値がＲＡＭ１３（図１１）に保持される。
【００８４】
ステップＳ１−４
主制御部１１（図１１）は、全てのアクセスで駆動能力が中になるように駆動能力選択部１４の駆動能力設定レジスタ３０（図３）を設定する。
【００８５】
ステップＳ１−５
主制御部１１（図１１）は、Ｐ１；「遷移時間を求めるフロー」を実行する。この処理によって、駆動信号Ｓ１が、中の場合における、遅延量設定信号Ｓ５０、及び、遅延量設定信号Ｓ５１の設定値がＲＡＭ１３（図１１）に保持される。
【００８６】
ステップＳ１−６
主制御部１１（図１１）は、全てのアクセスで駆動能力が弱になるように駆動能力選択部１４の駆動能力設定レジスタ３０（図３）を設定する。
【００８７】
ステップＳ１−７
主制御部１１（図１１）は、Ｐ１；「遷移時間を求めるフロー」を実行する。この処理によって、駆動信号Ｓ１が、弱の場合における、遅延量設定信号Ｓ５０、及び、遅延量設定信号Ｓ５１の設定値がＲＡＭ１３（図１１）に保持される。
【００８８】
ステップＳ１−８
主制御部１１（図１１）は、ＲＡＭ１３（図１１）に保持されている遅延量設定信号Ｓ５０、及び、遅延量設定信号Ｓ５１の設定値に基づいて遷移時間を算出し、その算出結果に基づいてＥＥＰＲＯＭ６３（図１１）内の駆動特性情報を修正してフローを終了する。
【００８９】
次に、ＥＥＰＲＯＭ６３（図１１）の修正方法について説明する。
図１７は、実施例２の実施前のＥＥＰＲＯＭ内のテーブルの説明図である。
図に示すように、各周辺デバイス毎に、アクセス時間と、駆動能力情報（強、中、弱）が設定されている。周辺デバイスのアクセス速度は、製品カタログなどによって予め分かっているので、例えばメモリ２０、インタフェース制御デバイス２１、オプションインタフェース制御デバイス６５、印刷プロセス制御デバイス２２は、それぞれ、２０ナノ秒、８０ナノ秒、７０ナノ秒、２００ナノ秒と記載されている。外部バス６４に既に接続されているメモリ２０、インタフェース制御デバイス２１、印刷プロセス制御デバイス２２の駆動能力情報は事前評価によって強、中、弱と記載されている。又、新たに追加されたオプションインタフェース制御デバイス６５は、未だ外部バス６４に接続されていないので空欄になっている。
【００９０】
図１８は、遷移時間を求めるフローにより得られた駆動特性情報の説明図である。
この図は、遷移時間を求めるフローにより得られた、駆動能力選択部の設定（強、中、弱）に対応する遅延量設定信号Ｓ５０、及び、遅延量設定信号Ｓ５１の設定値が保持されている。この設定値から遷移時間を求める一例について説明する。図の最上行に示すように、駆動能力選択部の設定を強にしたときに、遅延量設定信号Ｓ５０、及び、遅延量設定信号Ｓ５１の設定値が、それぞれ２、及び９であったとする。このとき、遷移時間は、｛（２＋１）＋（９＋１）｝×１（単位時間）＝１３（ナノ秒）として求められる。このようにして、駆動能力選択部の設定を中にしたときの遷移時間は４７ナノ秒、駆動能力選択部の設定を弱にしたときの遷移時間は２１２ナノ秒と求まる。このようにして、新たに追加されたデバイス、又は、周辺デバイスが削除された場合には、既に接続されている周辺デバイスの何れかについて駆動特性情報が得られる。
【００９１】
図１９は、実施例２実施後のＥＥＰＲＯＭ内のテーブルの説明図である。
図に示すように、各周辺デバイス毎に、修正後のアクセス時間と、駆動能力情報（強、中、弱）が設定されている。主制御部１１（図１１）は、外部バス６４（図１１）に接続される周辺デバイス毎に、図１７に記載のアクセス時間と、図１８に記載の遷移時間とを比較し、駆動能力情報を決定する。遷移時間をアクセス時間と比較する場合、駆動能力設定部１４（図１１）の設定が弱の方から比較していく。
【００９２】
例えば、メモリの場合には、アクセス速度が２０ナノ秒に対して、駆動能力設定部１４（図１１）の設定が弱の場合には２１２ナノ秒なのでアクセス速度を満たせないために不適となる。設定が中の場合には４７ナノ秒なのでアクセス速度を満たせないために不適となる。設定が強の場合には１３ナノ秒となり初めてアクセス速度を満たせるようになるので、メモリに対しては、駆動能力情報は、強となる。以下、同様に各周辺デバイスのアクセス速度と遷移速度とを比較し、結果として図１９の設定になる。このようにして駆動能力情報の設定及び修正が行われた後実施例１の動作が開始されることになる。
【００９３】
以上説明したように、本実施例によれば、伝送バスに新たにデバイスが追加された場合、又は、削除された場合であって、伝送バスに接続される全負荷容量が変わってしまう場合であっても、新たに追加されたデバイスの駆動能力情報が自動的に取得され、更に、既に接続されている周辺デバイスの駆動能力情報が自動的に修正されるので、実施例１の効果に加えて、安定した動作が可能になるという効果を得る。
【産業上の利用可能性】
【００９４】
本発明は、駆動能力を変更可能なデバイス駆動部を有する電子装置の電磁ノイズの低減に適しており、プリンタ、スキャナ、ＦＡＸ、ＭＦＰ（Ｍｕｌｔｉ−Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）などに好適である。
【図面の簡単な説明】
【００９５】
【図１】実施例１の電子装置の構成のブロック図である。
【図２】実施例１のデバイス駆動部のブロック図である。
【図３】実施例１の駆動能力選択部のブロック図である。
【図４】実施例１の伝搬遅延量選択部のブロック図である。
【図５】実施例１のＲＯＭ内のテーブルの内容説明図である。
【図６】実施例１の駆動能力設定レジスタの説明図である。
【図７】実施例１の伝搬遅延量設定レジスタの説明図である。
【図８】実施例１の動作説明図（メモリ２０へのアクセス時）である。
【図９】実施例１の動作説明図（インタフェース制御デバイス２１へのアクセス時）である。
【図１０】実施例１の動作説明図（印刷プロセス制御デバイス２２へのアクセス時）である。
【図１１】実施例２の電子装置の構成のブロック図である。
【図１２】実施例２のデバイス駆動部のブロック図である。
【図１３】駆動特性検知部のブロック図である。
【図１４】駆動特性検知部の動作説明図である。
【図１５】遷移時間を求める動作のフローチャートである。
【図１６】実施例２の駆動能力修正のフローチャートである。
【図１７】実施例２の実施前のＥＥＰＲＯＭ内のテーブルの説明図である。
【図１８】遷移時間を求めるフローにより得られた駆動特性情報の説明図である。
【図１９】実施例２の実施後のＥＥＰＲＯＭ内のテーブルの説明図である。
【符号の説明】
【００９６】
１０    電子装置
１１    主制御部
１２    ＲＯＭ
１３    ＲＡＭ
１４    駆動能力選択部
１５    伝搬遅延量選択部
１６    出力信号制御部
１７    内部バス
１８    パッド
１９    外部バス
２０    メモリ（高速）
２１    インタフェース制御デバイス（中速）
２２    印刷プロセス制御デバイス（低速）
【図１】
2007324908.tif 000003
【図２】
2007324908.tif 000004
【図３】
2007324908.tif 000005
【図４】
2007324908.tif 000006
【図５】
2007324908.tif 000007
【図６】
2007324908.tif 000008
【図７】
2007324908.tif 000009
【図８】
2007324908.tif 000010
【図９】
2007324908.tif 000011
【図１０】
2007324908.tif 000012
【図１１】
2007324908.tif 000013
【図１２】
2007324908.tif 000014
【図１３】
2007324908.tif 000015
【図１４】
2007324908.tif 000016
【図１５】
2007324908.tif 000017
【図１６】
2007324908.tif 000018
【図１７】
2007324908.tif 000019
【図１８】
2007324908.tif 000020
【図１９】
2007324908.tif 000021