(57)【要約】【課題】アクティブマトリクス方式の表示装置において、画素の開口率を高め、高精細化、高透過率化等が可能である表示装置及びその製造方法を提供する。【解決手段】アクティブマトリクス方式の表示パネルにおいて、保持容量を半導体層と保持容量ラインとの間の容量、及び保持容量ラインと接続部との間の容量により構成し、保持容量ラインと接続部間の単位面積当たりの容量を増やし、保持容量部の面積を減らすことにより、画素の開口率を高め、高精細化、高透過率化等が可能である。【選択図】図５
2007094147.tif 000002
【特許請求の範囲】
【請求項１】
各画素に設けられた画素電極と対向電極を有し、画素電極への電圧印加を制御することで表示を行う表示装置であって、
各画素は、
第１半導体層を能動層として使用し、一端がデータラインに接続され、前記データラインからのデータ信号の受け入れを制御する薄膜トランジスタと、
他端が保持容量ラインに接続されており、一端から前記薄膜トランジスタからのデータ信号の供給を受けて充電され、充電電圧を前記画素電極に印加する保持容量と、
前記第１半導体層における保持容量側の一端と前記画素電極を接続する接続部と、
を含み、
前記保持容量は、
前記第１半導体層と同一プロセスで形成された第２半導体層と、前記第２半導体層と第１絶縁膜を介し配置された前記保持容量ラインとで形成される第１保持容量と、
前記保持容量ラインと第２絶縁膜を介し対向配置された前記接続部の延長部分とで形成された第２保持容量と、
を有することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記保持容量ライン上の接続部下には前記第２絶縁膜が形成されて前記第２保持容量を形成し、前記第２保持容量の部分以外には層間絶縁膜及び前記第２絶縁膜が形成されることを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記第２絶縁膜の膜厚は前記層間絶縁膜の膜厚より小さいことを特徴とする表示装置。
【請求項４】
請求項１〜３のいずれか１項に記載の表示装置であって、
前記接続部は、前記第１半導体層の一端と、前記第２半導体層を接続することを特徴とする表示装置。
【請求項５】
各画素に画素電極と対向電極を配置し、画素電極への電圧印加を制御することで表示を行う表示装置の製造方法であって、
基板上に、第１半導体層及び第２半導体層と、それらを覆う第１絶縁膜とを順次形成する工程と、
前記第１絶縁膜上の前記第１半導体層上方にゲート電極、前記第１絶縁膜上の前記第２半導体層上方に保持容量ラインを形成する工程と、
前記ゲート電極及び保持容量ラインを覆って層間絶縁膜を形成する工程と、
前記保持容量ライン上に前記層間絶縁膜を開口する第１開口部を形成する工程と、
前記第１開口部内の保持容量ラインを覆って第２絶縁膜を形成する工程と、
前記第１半導体層及び第２半導体層上に、前記層間絶縁膜、前記第１絶縁膜を貫通する第２開口部を形成する工程と、
前記第２開口部内の第１半導体層及び第２半導体層上、ならびに前記第２絶縁膜上に、接続部を形成する工程と、
を含むことを特徴とする表示装置の製造方法。
【請求項６】
請求項５に記載の表示装置の製造方法であって、
前記接続部及び前記層間絶縁膜上に平坦化膜を形成し、前記平坦化膜を貫通する第３開口部を形成する工程と、
前記第３開口部内の接続部上及び前記平坦化膜上に画素電極を形成する工程と、
をさらに含むことを特徴とする表示装置の製造方法。
【請求項７】
請求項５または６に記載の表示装置の製造方法であって、
前記第２絶縁膜の膜厚を前記層間絶縁膜の膜厚より小さくすることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の液晶表示装置等の表示装置及びその製造方法に関する。
【背景技術】
【０００２】
薄型化、小型化が可能で低消費電力の液晶表示装置は、現在様々な機器の表示装置として採用されている。この液晶表示装置（以下、ＬＣＤと呼ぶ場合もある）は、それぞれの対向面側に電極が形成された２枚の基板を、間に液晶を封入して貼り合わせた構成を備え、電極間に電圧信号を印加し、配向状態によって光学特性の変化する液晶の配向を制御して光源からの光の透過率を制御することで表示を行う。
【０００３】
本来的に表示品質、特に他の方式に比較して動画の表示品質の高いアクティブマトリクス型ＬＣＤは、その表示領域内にマトリクス状に複数の画素が配列されており、各画素は、それぞれ薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）のようなスイッチング素子、保持容量、画素電極と液晶層を挟んで対向する対向電極により構成される液晶容量を備えている（例えば、特許文献１参照）。
【０００４】
図１に、従来のＬＣＤの画素部分の要部平面図を、図２に、図１のＡ−Ａ線に沿った位置における１画素のＴＦＴ付近の概略断面構成を示す。図１，図２において、１００は透明基板、１０２はバッファ層、１０４は第１半導体層、１０６は第２半導体層、１０８はゲート絶縁膜、１１０はゲート電極、１１２はＳＣライン（ＳＣ）、１１６は層間絶縁膜、１１８は接続部（メタルパッド）、１２０はデータライン（ＤＬ）、１２４はパッシベーション膜、１２６は平坦化膜、１２８は画素電極を示す。
【０００５】
従来のＴＦＴでは、各画素の保持容量を保持容量用のＳＣパターン（第２半導体層１０６）と、ゲート絶縁膜１０８を介したＳＣライン（ゲート電極１１０と同層のメタル）１１２を対向配置することで形成している。また、ＳＣライン１１２に層間絶縁膜１１６を介し接続部１１８が対向する部分も保持容量の一部として機能する。
【０００６】
【特許文献１】特開平２−７２３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、ＬＣＤの高精細化、高透過率化、低消費電力化等のために、画素の開口率を高くすることが求められている。画素の開口率を高めるためには、保持容量部の単位面積当たりの容量を増やし、保持容量部の面積を減らすことが考えられる。前者のＳＣパターン（第２半導体層１０６）とＳＣライン１１２間の単位面積当たりの容量を増やすためには、ゲート絶縁膜１０８の膜厚を薄くする必要があるが、ＴＦＴ信頼性の低下、静電気耐性の低下等が懸念される。
【０００８】
一方、後者のＳＣライン１１２と接続部１１８間の容量は層間絶縁膜１１６の膜厚が厚いことに起因して単位面積当たりの容量は前者のそれと比較してかなり小さい。また、層間絶縁膜１１６の膜厚を薄くすると、配線交差部のショート、負荷容量増加等が懸念される。
【０００９】
本発明は、アクティブマトリクス方式の表示装置において、画素の開口率を高め、高精細化、高透過率化等が可能である表示装置及びその製造方法である。
【課題を解決するための手段】
【００１０】
本発明は、各画素に設けられた画素電極と対向電極を有し、画素電極への電圧印加を制御することで表示を行う表示装置であって、各画素は、第１半導体層を能動層として使用し、一端がデータラインに接続され、前記データラインからのデータ信号の受け入れを制御する薄膜トランジスタと、他端が保持容量ラインに接続されており、一端から前記薄膜トランジスタからのデータ信号の供給を受けて充電され、充電電圧を前記画素電極に印加する保持容量と、前記第１半導体層における保持容量側の一端と前記画素電極を接続する接続部と、を含み、前記保持容量は、前記第１半導体層と同一プロセスで形成された第２半導体層と、前記第２半導体層と第１絶縁膜を介し配置された前記保持容量ラインとで形成される第１保持容量と、前記保持容量ラインと第２絶縁膜を介し対向配置された前記接続部の延長部分とで形成された第２保持容量と、を有する。
【００１１】
また、前記表示装置において、前記保持容量ライン上の接続部下には前記第２絶縁膜が形成されて前記第２保持容量を形成し、前記第２保持容量の部分以外には層間絶縁膜及び前記第２絶縁膜が形成されることが好ましい。
【００１２】
また、前記表示装置において、前記第２絶縁膜の膜厚は前記層間絶縁膜の膜厚より小さいことが好ましい。
【００１３】
また、前記表示装置において、前記接続部は、前記第１半導体層の一端と、前記第２半導体層を接続することが好ましい。
【００１４】
また、本発明は、各画素に画素電極と対向電極を配置し、画素電極への電圧印加を制御することで表示を行う表示装置の製造方法であって、基板上に、第１半導体層及び第２半導体層と、それらを覆う第１絶縁膜とを順次形成する工程と、前記第１絶縁膜上の前記第１半導体層上方にゲート電極、前記第１絶縁膜上の前記第２半導体層上方に保持容量ラインを形成する工程と、前記ゲート電極及び保持容量ラインを覆って層間絶縁膜を形成する工程と、前記保持容量ライン上に前記層間絶縁膜を開口する第１開口部を形成する工程と、前記第１開口部内の保持容量ラインを覆って第２絶縁膜を形成する工程と、前記第１半導体層及び第２半導体層上に、前記層間絶縁膜、前記第１絶縁膜を貫通する第２開口部を形成する工程と、前記第２開口部内の第１半導体層及び第２半導体層上、ならびに前記第２絶縁膜上に、接続部を形成する工程と、を含む。
【００１５】
また、前記表示装置の製造方法において、前記接続部及び前記層間絶縁膜上に平坦化膜を形成し、前記平坦化膜を貫通する第３開口部を形成する工程と、前記第３開口部内の接続部上及び前記平坦化膜上に画素電極を形成する工程と、をさらに含むことが好ましい。
【００１６】
また、前記表示装置の製造方法において、前記第２絶縁膜の膜厚を前記層間絶縁膜の膜厚より小さくすることが好ましい。
【発明の効果】
【００１７】
本発明は、アクティブマトリクス方式の表示パネルにおいて、保持容量を半導体層と保持容量ラインとの間の容量、及び保持容量ラインと接続部との間の容量により構成し、保持容量ラインと接続部間の単位面積当たりの容量を増やし、保持容量部の面積を減らすことにより、画素の開口率を高め、高精細化、高透過率化等が可能である表示装置及びその製造方法である。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について以下説明する。表示装置として、各画素に画素電極と全画素共通の対向電極間に液晶を配置し、画素電極への電圧印加を制御することで表示を行う液晶表示装置を例に説明するが、これに限らない。
【００１９】
＜液晶表示装置＞
図３は、画素回路の構成を示す図である。データラインＤＬは、液晶パネルのカラム（列：垂直）方向に伸び、１列に１本設けられている。ゲートラインＧＬは、液晶パネルのロー（行：水平）方向に伸び、１行に１本設けられている。さらに、ロー方向には、ＳＣライン（保持容量ライン）が１行に１本設けられている。
【００２０】
データラインＤＬには、ｎチャネルＴＦＴであるトランジスタＱ１のドレイン（またはソース）が接続されている。このトランジスタＱ１は、２つのｎチャネルトランジスタＱ１−１及びＱ１−２の２つのトランジスタの直列接続からなるダブルゲート形トランジスタから形成されている。トランジスタＱ１（Ｑ１−１、Ｑ１−２）のゲートは、ゲートラインＧＬに接続されている。トランジスタＱ１のソース（またはドレイン）は、画素電極１０及び保持容量Ｃの一方の電極に接続されている。また、保持容量Ｃの他方の電極はＳＣラインに接続されている。そして、画素電極１０に対向して、全画素にまたがる共通電極（対向電極）１２が設けられ、画素電極１０と共通電極１２の間に液晶ＬＣが位置する。なお、共通電極１２は、所定の電源ＣＯＭに接続されている。
【００２１】
複数のゲートラインＧＬは、１水平期間毎に１つずつ順次選択（Ｈレベル）に設定される。このため、そのゲートラインＧＬにゲートが接続されている該当行のトランジスタＱ１がオンする。一方、データラインＤＬには、トランジスタＱ１がオンしている行の画素についてのデータ電圧が供給される。従って、選択された行の各画素の保持容量Ｃには、その画素のデータ電圧がそれぞれ充電される。これによって、保持容量Ｃに充電されたデータ電圧が液晶ＬＣに印加され、表示が行われる。ゲートラインＧＬは、順次選択を変更していくが、１つの画素については次のフレームにおいて、データ書き込みが行われるまで、書き込まれたデータ電圧による表示が継続される。
【００２２】
ここで、本実施形態においては、共通電極１２の電圧を定期的に変化させ、この共通電極１２の電圧に対応したデータ電圧をデータラインＤＬに供給することで液晶ＬＣに印加される電圧を定期的に反転させる対極ＡＣ駆動を採用している。そして、この対極ＡＣ駆動では、ＳＣラインＳＣも共通電極１２と同一振幅、同一位相で電圧を変化させるためＳＣラインＳＣと共通電極１２は同一電位となっている。例えば、ライン反転駆動であれば、１水平期間毎にＳＣラインＳＣ及び共通電極１２の電圧をデータ電圧の基準電圧に対し反転させる。これにより、液晶に印加される電圧の方向は１行毎に逆方向になる。なお、一つの画素については、液晶が容量として電圧がシフトするだけであり、１フレームの期間表示が維持される。
【００２３】
また、対極ＡＣ駆動ではなく、対極ＤＣ駆動を採用してもよい。この対極ＤＣ駆動では、共通電極１２の電位を一定としておき、液晶に印加されるデータ電圧の極性を定期的に反転させる。
【００２４】
図４に、本実施形態に係るＬＣＤの画素部分の要部平面図を示す。データラインＤＬは、垂直（列）方向に、一方、ゲートラインＧＬ及びＳＣラインＳＣは、水平（行）方向に延びている。
【００２５】
データラインＤＬと、ゲートラインＧＬの交差点の近傍のデータラインＤＬには、ドレインコンタクト２０が設けられ、第１半導体層２２の一端がデータラインＤＬに接続される。第１半導体層２２は、コの字形で、ゲートラインＧＬの厚み方向下方を２回通過する。ここが、ＴＦＴが２つ直列接続されたダブルゲート形のトランジスタＱ１を構成している。すなわち、ドレインコンタクト２０から伸びる第１半導体層２２のゲートラインＧＬの手前の領域がドレイン領域、ゲートラインＧＬの厚み方向下方がチャネル領域、ゲートラインＧＬを通過した後の領域がソース領域となり、１つのＴＦＴを形成している。また、コの字形の中間の領域は単なる接続配線であり、次のゲートラインＧＬの手前の領域がドレイン領域、ゲートラインＧＬの厚み方向下方がチャネル領域、ゲートラインＧＬを通過した後の領域がソース領域となり、もう１つのＴＦＴを形成している。
【００２６】
第１半導体層２２の他端は、ソースコンタクト２４によって、厚み方向上方の接続部（メタルパッド）２６に接続されている。この接続部２６は、上辺の一端がソースコンタクト２４により第１半導体層２２に接続され、他端はＳＣコンタクト２８により、第２半導体層３０に接続されている。この第２半導体層３０は、一旦垂直方向に伸びた後、ＳＣラインＳＣと重畳するように水平方向に伸び、左右のデータラインＤＬの厚み方向下方近辺で終端している。従って、ＳＣラインＳＣと、第２半導体層３０が重畳している部分が保持容量Ｃとなっている。
【００２７】
また、接続部２６には、厚み方向上方に位置する画素電極１０に接続する画素コンタクト３２が設けられ、ここでトランジスタＱ１、保持容量Ｃと画素電極１０の接続がなされている。
【００２８】
図５に、図４のＡ−Ａ線に沿った位置における１画素のＴＦＴ付近の概略断面構成を示す。
【００２９】
ガラス等の透明基板５０上には、ＳｉＮ及びＳｉＯ２の２層膜（ＳｉＯ２／ＳｉＮ）等のバッファ層５２が配置され、その上の所定箇所には第１半導体層２２、第２半導体層３０が形成されている。この例では、第１半導体層２２、第２半導体層３０はポリシリコンで形成されているが、これに限られない。第１半導体層２２、第２半導体層３０及びバッファ層５２の上には、ＳｉＮ／ＳｉＯ２等の積層膜の第１絶縁膜（ゲート絶縁膜）５４が形成され、この第１絶縁膜５４上であって、第１半導体層２２の中央部分の上方にはゲート電極５６が形成される。ここでこのゲート電極５６は、ゲートラインＧＬに接続される。ゲート電極５６をゲートラインＧＬを用いて形成することも好適である。第１半導体層２２のゲート電極５６の下方部分は、チャネル領域２２ｃ、その両側がドレイン領域２２ｄ、ソース領域２２ｓになっている。また、この第１絶縁膜５４上であって、第２半導体層３０の上方にはＳＣライン５８が形成される。ゲート電極５６及び第１絶縁膜５４上にはＳｉＯ２／ＳｉＮ積層膜等の層間絶縁膜６２が形成されている。
【００３０】
本実施形態においては、層間絶縁膜６２上及びＳＣライン５８上に第２絶縁膜（第２層間絶縁膜）６４が形成される。このとき、ＳＣライン５８上においては、層間絶縁膜６２は形成後にエッチング除去され、第２絶縁膜６４が形成される。第２絶縁膜６４は、ＳｉＯ２／ＳｉＮ積層膜等により構成される。第２絶縁膜（第２層間絶縁膜）６４の膜厚は、層間絶縁膜６２の膜厚より小さいことが好ましい。通常、層間絶縁膜６２の膜厚は４００ｎｍ〜１０００ｎｍの範囲であるが、第２絶縁膜６４の膜厚は５０ｎｍ〜２００ｎｍの範囲であることが好ましい。第２絶縁膜６４の膜厚が上記範囲未満であると、第１半導体層２２及び第２半導体層３０のレーザアニールによる結晶化時に生じる表面の凹凸の影響を受ける場合がある。
【００３１】
層間絶縁膜６２上のソース領域２２ｓの上方位置から、第２半導体層３０の上方位置には、接続部２６が形成され、この接続部２６は、層間絶縁膜６２、第１絶縁膜５４を貫通するソースコンタクト２４、ＳＣコンタクト２８によりそれぞれソース領域２２ｓ、第２半導体層３０に直接接続されている。この接続部２６は、ソース電極として機能する。ドレイン電極７２はドレイン領域２２ｄにドレインコンタクト２０を介し接続され、この例ではデータラインＤＬの一部として形成される。
【００３２】
接続部２６及び第２絶縁膜６４を覆って、ＳｉＮ膜等のパッシベーション膜７０、さらにその上にアクリル樹脂等の平坦化膜７６が形成される。そして、この平坦化膜７６上にＩＴＯやＩＺＯ等を含む画素電極１０が形成され、この画素電極１０が画素コンタクト３２によって接続部２６に接続されている。なお、図示はしていないが、画素電極１０の上方に共通電極（対向電極）が配置され、これらの間の空間に液晶が充填される。
【００３３】
ゲート電極５６及びＳＣライン５８は、モリブデン（Ｍｏ）等で構成され、同一プロセスで形成される。また、接続部２６及びドレイン電極７２は、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ・Ｎｄ）／モリブデン（Ｍｏ）等のアルミ系の材料で構成され、同一プロセスで形成される。なお、データラインＤＬ及び電源ラインなども接続部２６と同一プロセスで形成される。
【００３４】
同一材料の部材は、同一層に同一プロセスで形成される。なお、上記説明において、材料は一例を記載しただけであり、各種材料を適宜使用できる。
【００３５】
また、本実施形態において、ダブルゲート型のＴＦＴを例示したが、本実施形態はこれに限定されず、ゲート電極は１つでもそれ以上でも構わない。
【００３６】
本実施形態に係るＴＦＴ構造では、ＳＣライン５８上の接続部２６下において層間絶縁膜６２はエッチング除去されるが第２絶縁膜６４が形成されて、第２保持容量を形成し、第２保持容量の部分以外には層間絶縁膜６２及び第２絶縁膜６４が形成される。すなわち、通常のＴＦＴ構造に第２絶縁膜（第２層間絶縁膜）６４を加えることにより、従来の第２半導体層３０（Ｐｏｌｙ−Ｓｉ膜）／ＳＣライン５８間容量（第１保持容量）に加え、ＳＣライン５８／接続部２６間の容量（第２保持容量）をＳＣ容量として大幅に追加できる。画素として必要な容量値は決まっているので、本実施形態に係るＴＦＴ構造を用いることによりＳＣ容量部の面積を縮小することが可能になる。例えば、第１絶縁膜（ゲート絶縁膜）５４の膜厚（ＳｉＯ２：１００ｎｍ）に対して、第２絶縁膜６４の膜厚をＳｉＯ２：１００ｎｍとすると単位面積当たりの容量が２倍となるので容量面積を１／２にすることができる。結果として画素の開口率が向上し、透過率の高いパネルを実現することができる。
【００３７】
また、層間絶縁膜６２と平坦化膜７６との間に第２絶縁膜６４が形成されていることにより、従来のＴＦＴ構造に比べて絶縁性、耐水性が向上している。
【００３８】
＜液晶表示装置の製造方法＞
次に、本実施形態に係る表示装置の製造方法を図面に基づいて説明する。
【００３９】
本実施形態に係るＴＦＴの製造方法を説明するＬＣＤの画素部分の要部平面図を図６に、図６のＡ−Ａ線に沿った位置における１画素のＴＦＴ付近の概略断面構成を図７に示す。
【００４０】
（ａ）まず、ガラス等の透明基板５０上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により、ＳｉＮ及びＳｉＯ２の２層膜（ＳｉＯ２／ＳｉＮ）等のバッファ層５２を、次に、バッファ層５２上にアモルファスシリコン層を連続形成し、エキシマレーザーアニール（ＥＬＡ）法等による結晶化によりポリシリコン（Ｐｏｌｙ−Ｓｉ）化した後、フォトリソグラフによるパターニングを行い第１半導体層２２、第２半導体層３０を形成する。第１半導体層２２には、イオンドープ法等によりｎ型の場合はＰ（リン）等の不純物が、ｐ型の場合にはＢ（ホウ素）等の不純物が注入されて活性化されソースドレイン領域が形成される。また、第２半導体層３０もイオンドープ法等により活性化されてもよい。次に、第１半導体層２２、第２半導体層３０及びバッファ層５２の上に、ＣＶＤ法等によりＳｉＮ／ＳｉＯ２の積層膜等の第１絶縁膜（ゲート絶縁膜）５４を形成する。さらに、第１絶縁膜５４上にＭｏ等の金属膜をスパッタリング等により成膜した後、フォトリソグラフによるパターニングを行い、ゲート電極５６、ＳＣライン５８を形成する。そして、ゲート電極５６、ＳＣライン５８及び第１絶縁膜５４上にＣＶＤ法等によりＳｉＯ２／ＳｉＮ積層膜等の層間絶縁膜６２を形成する。
【００４１】
（ｂ）次に、フォトリソグラフによるパターニングにより、ＳＣライン５８上を開口し、ＳＣ上開口部７８（第１開口部）を形成する（開口Ａ工程）。
【００４２】
（ｃ）次に、層間絶縁膜６２上、及びＳＣ上開口部７８にＣＶＤ法等によりＳｉＯ２／ＳｉＮ積層膜等の第２絶縁膜６４を形成する。ここで、第２絶縁膜６４は層間絶縁膜６２より膜厚を薄く形成することが好ましい。
【００４３】
（ｄ）次に、フォトリソグラフによるパターニングにより、接続部２６と第１半導体層２２、第２半導体層３０とのコンタクト用のソース開口部８４及びＳＣ開口部８６（第２開口部）、並びにドレイン電極７２と第１半導体層２２とのコンタクト用のドレイン開口部８２を開口する（開口Ｂ工程）。このとき、ＳＣライン５８上の第２絶縁膜６４は残しておく。
【００４４】
（ｅ）次に、第１半導体層２２、第２半導体層３０及び第２絶縁膜６４上に、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ・Ｎｄ）／モリブデン（Ｍｏ）等の金属膜をスパッタリング等により成膜した後、フォトリソグラフによるパターニングを行い、接続部２６、ドレイン電極７２を形成する。この接続部２６は、層間絶縁膜６２、第１絶縁膜５４を貫通するソースコンタクト２４、ＳＣコンタクト２８によりそれぞれソース領域２２ｓ、第２半導体層３０に直接接続されている。ドレイン電極７２は、ドレインコンタクト２０によりドレイン領域２２ｄに直接接続されている。
【００４５】
（ｆ）次に、ドレイン電極７２、接続部２６及び第２絶縁膜６４を覆ってＳｉＮ膜等のパッシベーション膜７０を成膜し、フォトリソグラフによるパターニングにより透明電極コンタクト用の画素用開口部９０を開口する。
【００４６】
（ｇ）次に、パッシベーション膜７０及び接続部２６を覆ってアクリル樹脂等の平坦化膜７６を形成し、フォトリソグラフによるパターニングにより透明電極コンタクト用の開口部（第３開口部）を開口する。そして、この平坦化膜７６及び接続部２６上にＩＴＯやＩＺＯ等を含む画素電極１０を形成し、フォトリソグラフによるパターニングを行う。この画素電極１０が画素コンタクト３２によって接続部２６に接続されている。その後、図示はしていないが、平坦化膜７６及び画素電極１０の上に配向膜が形成される。
【００４７】
このように本実施形態では、開口Ａ工程においてＳＣライン５８上を開口し、その後第２絶縁膜６４を成膜する。次に開口Ｂ工程において第１半導体層２２及び第２半導体層３０上を開口する。すなわち、通常プロセスにＳＣライン上層間絶縁膜開口プロセス、第２絶縁膜形成プロセスを加えることにより、ＳＣライン５８上に第２絶縁膜６４を形成し、従来の第２半導体層３０（Ｐｏｌｙ−Ｓｉ膜）／ＳＣライン５８間容量（第１保持容量）に加え、ＳＣライン５８／接続部２６間の容量（第２保持容量）をＳＣ容量として大幅に追加できる。第２絶縁膜（第２層間絶縁膜）６４を従来の層間絶縁膜よりも膜厚を薄くして、ＴＦＴのＳＣラインとソースドレイン電極間の単位面積当たりの容量を増やし、保持容量部の面積を減らすことができる。保持容量部の面積を減らすことで画素の開口率を高め、高精細化、高透過率化等が可能である。また、保持容量部分以外の層間絶縁膜１１６の膜厚は薄くならないため、配線交差部のショート、負荷容量増加等の懸念も少ない。
【図面の簡単な説明】
【００４８】
【図１】従来の液晶表示装置の画素部分の要部平面図である。
【図２】図１におけるＡ−Ａ断面図である。
【図３】本発明の実施形態に係る液晶表示装置の画素の回路構成を示す図である。
【図４】本発明の実施形態に係る液晶表示装置の画素部分の要部平面図である。
【図５】図４におけるＡ−Ａ断面図である。
【図６ａ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図６ｂ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図６ｃ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図６ｄ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図６ｅ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図６ｆ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図６ｇ】本発明の実施形態に係るＴＦＴの製造方法を説明する液晶表示装置の画素部分の要部平面図である。
【図７ａ】図６ａにおけるＡ−Ａ断面図である。
【図７ｂ】図６ｂにおけるＡ−Ａ断面図である。
【図７ｃ】図６ｃにおけるＡ−Ａ断面図である。
【図７ｄ】図６ｄにおけるＡ−Ａ断面図である。
【図７ｅ】図６ｅにおけるＡ−Ａ断面図である。
【図７ｆ】図６ｆにおけるＡ−Ａ断面図である。
【図７ｇ】図６ｇにおけるＡ−Ａ断面図である。
【符号の説明】
【００４９】
１０  画素電極、１２  共通電極、２０  ドレインコンタクト、２２  第１半導体層、２２ｃ  チャネル領域、２２ｄ  ドレイン領域、２２ｓ  ソース領域、２４  ソースコンタクト、２６  接続部（メタルパッド）、２８  ＳＣコンタクト、３０  第２半導体層、３２  画素コンタクト、５０  透明基板、５２  バッファ層、５４  第１絶縁膜（ゲート絶縁膜）、５６  ゲート電極、５８  ＳＣライン、６２  層間絶縁膜、６４  第２絶縁膜（第２層間絶縁膜）、７０  パッシベーション膜、７２  ドレイン電極、７６  平坦化膜、７８  ＳＣ上開口部、８２  ドレイン開口部、８４  ソース開口部、８６  ＳＣ開口部、９０  画素用開口部、１００  透明基板、１０２  バッファ層、１０４  第１半導体層、１０６  第２半導体層、１０８  ゲート絶縁膜、１１０  ゲート電極、１１２  ＳＣライン（ＳＣ）、１１６  層間絶縁膜、１１８  接続部（メタルパッド）、１２０  データライン（ＤＬ）、１２４  パッシベーション膜、１２６  平坦化膜、１２８  画素電極。
【図１】
2007094147.tif 000003
【図２】
2007094147.tif 000004
【図３】
2007094147.tif 000005
【図４】
2007094147.tif 000006
【図５】
2007094147.tif 000007
【図６ａ】
2007094147.tif 000008
【図６ｂ】
2007094147.tif 000009
【図６ｃ】
2007094147.tif 000010
【図６ｄ】
2007094147.tif 000011
【図６ｅ】
2007094147.tif 000012
【図６ｆ】
2007094147.tif 000013
【図６ｇ】
2007094147.tif 000014
【図７ａ】
2007094147.tif 000015
【図７ｂ】
2007094147.tif 000016
【図７ｃ】
2007094147.tif 000017
【図７ｄ】
2007094147.tif 000018
【図７ｅ】
2007094147.tif 000019
【図７ｆ】
2007094147.tif 000020
【図７ｇ】
2007094147.tif 000021