(57)【要約】【課題】  外部の単一メモリからコンフィグレーション情報、ブートプログラム、ユーザプログラムを全て取り込んでブート処理を行なう情報処理装置を提供する。【解決手段】  ブートプログラムとユーザプログラムとコンフィグレーション情報とを格納している単一の外部メモリと、外部メモリに対して通信を行なうメモリコントローラ部と、コンフィギュレーションレジスタと、ブートプログラム及びユーザプログラムに基づく処理を行なうＣＰＵ部と、シーケンサに電源が供給されるとシーケンサを開始し、外部メモリの固定番地に基づきコンフィグレーション情報を読み出して、コンフィギュレーションレジスタに格納してハードウェア処理を設定し、外部メモリのアクセスを停止し、ＣＰＵを起動するシーケンサを具備し、ＣＰＵが外部メモリ内のブートプログラム及びユーザプログラムを読み出して実行する情報処理装置。【選択図】図１
2007299227.tif 000002
【特許請求の範囲】
【請求項１】
ブートプログラムとユーザプログラムとコンフィグレーション情報とを格納している単一の外部メモリと、
前記外部メモリに対して通信を行なうメモリコントローラ部と、
コンフィギュレーション情報を格納するための格納領域をもつコンフィギュレーションレジスタと、
ブートプログラム及びユーザプログラムに基づく処理を行なうＣＰＵ部と、
シーケンサに電源が供給されるとシーケンサを開始し、
前記外部メモリの固定番地に基づきコンフィグレーション情報を読み出して、
前記コンフィギュレーションレジスタに格納してハードウェア処理を設定し、
前記外部メモリのアクセスを停止し、
前記ＣＰＵを起動するシーケンサを具備し、
前記ＣＰＵが前記外部メモリ内の前記ブートプログラムを読み出して実行することを特徴とする情報処理装置。
【請求項２】
前記コンフィグレーションレジスタに接続されて所定電位を供給することにより前記コンフィグレーション情報を与える抵抗及び電源電位を更に有することを特徴とする請求項１記載の情報処理装置。
【請求項３】
単一の外部メモリに格納されたブートプログラムとユーザプログラムとコンフィグレーション情報とを用いる情報処理装置のブート処理であって、
シーケンサに電源が供給されるとシーケンサを開始し、
前記外部メモリの固定番地に基づきコンフィグレーション情報を読み出して、
コンフィギュレーションレジスタに格納してハードウェア処理を設定し、
前記外部メモリのアクセスを停止し、
前記情報処理装置が有するＣＰＵを起動するシーケンサを具備し、
前記ＣＰＵが前記外部メモリ内の前記ブートプログラム及び前記ユーザプログラムを読み出して実行することを特徴とする情報処理装置のブート処理。
【請求項４】
前記コンフィグレーションレジスタに接続されて所定電位を供給することにより前記コンフィグレーション情報を与える抵抗及び電源電位を更に用いることを特徴とする請求項３記載の情報処理装置のブート処理。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、情報処理装置に関し、特に単一の外部メモリを用いた情報処理装置のブート方法に関する。
【背景技術】
【０００２】
最近、ＬＳＩ素子等の半導体装置の普及が目覚しく、その基本性能についても高い水準が要望されてきている。ＬＳＩ素子等のマイクロコンピュータ装置においては、起動されることでブートプログラムやユーザプログラム、コンフィグレーション情報を取り込み、ブートプログラムによるブート処理やユーザプログラムの処理が行なわれる。
【０００３】
特許文献１には、設定制御システムであり、外部の不揮発性メモリに設定情報が格納されていて電源投入時にＬＳＩに取り込まれて設定される制御システムが開示されている。
【特許文献１】特開平６−１８７１９５号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の従来技術においては、外部の単一メモリからコンフィグレーション情報、ブートプログラム、ユーザプログラムを全て取り込む場合の技術が開示されていないという問題がある。
【０００５】
本発明は上記事情を考慮してなされたもので、外部の単一メモリからコンフィグレーション情報、ブートプログラム、ユーザプログラムを全て取り込んでブート処理を行なう情報処理装置及び情報処理装置のブート方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る情報処理装置は、ブートプログラムとユーザプログラムとコンフィグレーション情報とを格納している外部メモリと、前記外部メモリに対して通信を行なうメモリコントローラ部と、コンフィギュレーション情報を格納するための格納領域をもつコンフィギュレーションレジスタと、ブートプログラム及びユーザプログラムに基づく処理を行なうＣＰＵ部と、シーケンサに電源が供給されるとシーケンサを開始し、前記外部メモリの固定番地に基づきコンフィグレーション情報を読み出して、前記コンフィギュレーションレジスタに格納してハードウェア処理を設定し、前記外部メモリのアクセスを停止し、前記ＣＰＵを起動するシーケンサを具備し、前記ＣＰＵが前記外部メモリ内の前記ブートプログラム及び前記ユーザプログラムを読み出して実行することを特徴とする情報処理装置である。
【発明の効果】
【０００７】
本発明に係る情報処理装置のシーケンサによれば、単一の外部メモリの固定番地に基づきコンフィグレーション情報・ブートプログラム・ユーザプログラムを読み出して、単一の外部メモリによってハードウェアの初期設定処理とブート処理及びユーザプログラムの処理を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の形態について図面を参照して詳細に説明する。  
図１は、本発明の一実施形態に係る情報処理装置の構成の一例を示すブロック図。図２は、同じく情報処理装置のコンフィグレーションの一例を示す説明図。図３は、同じく情報処理装置の他の構成の一例を示すブロック図。図４は、同じく情報処理装置のブート処理の一例を示すフローチャート。図５は、同じく情報処理装置のブート処理の一例を示すタイミングチャート。図６は、同じく情報処理装置のコンフィグレーション情報の一例を示す説明図である。
【０００９】
＜本発明に係る一実施形態である情報処理装置＞
（構成）
本発明に係る一実施形態である情報処理装置１０８は、図１に示すように、単一の外部メモリ１００に接続されており、外部メモリ制御信号及び格納データが送受信される。外部メモリのデータ幅は、１６ビットとしている。情報処理装置１０８は、データバスに接続されるＣＰＵ１０６と、同じくデータバスに接続されるＩＯコントローラ１０５と、同じくデータバスに接続されるコンフィグレーション情報を格納するためのコンフィグレーションレジスタ１０４と、全体の動作に用いられる内部クロックを供給するクロックジェネレータ１０７とを有している。ここで、シーケンサ１０２からは、内部リセット信号１０３が各部に供給される。更に、制御線１０９がシーケンサ１０２からコンフィギュレーションレジスタ１０４に供給され、メモリコントローラ１０１とコンフィギュレーションレジスタ１０４の間は、データ線１１０が接続されている。
【００１０】
又、図２にコンフィギュレーション情報の一例を示していて、外部メモリ１００のＦＦＦＦ番地に格納されている。コンフィグレーション情報は１６ビットで構成されており、ビット０乃至ビット７いおいては、諸信号、０８ＦＦＦＦ乃至０１５ＦＦＦＦにおいてはＲｅｓｅｒｖｅｄとなっている。
【００１１】
又、図３に示される情報処理装置１０８は、コンフィグレーションレジスタ１０４の外部に接続されて所定電位を供給することにより、コンフィグレーション情報を与える抵抗及び電源電位１１１、設置電位１１２を更に有している。この電源電位や抵抗による電位を変更することで、容易に、コンフィグレーション情報の内容を変更することができる。
【００１２】
すなわち、ボード上に付けたプルアップ抵抗またはプルダウン抵抗によるコンフィグレーションと、外部メモリへ格納したコンフィグレーション情報からのコンフィグレーションの両方を実現する。そして、兼用端子の切り替えやクロックの周波数の設定などのボードに実装された他の部品に依存する初期設定は、ボード上のプルアップ／プルダウンの抵抗で行い、ＣＰＵの動作モードであるエンディアンの設定といった外部メモリ上のブートプログラム及びユーザプログラムに応じて変更する必要がある設定は、外部メモリへ格納するコンフィグレーション情報で行う。これにより、ボードが変わっても同じ外部メモリを使用することができ、製品毎に準備する外部メモリの数を減らすことができる。又、ブートプログラムやユーザプログラムに応じて、ボード上の抵抗の設定を変える必要も無くなる。
【００１３】
このような構成をもつ情報処理装置１０８は、単独の外部メモリ１００に格納されているコンフィグレーション情報Ｐ３、ブートプログラムＰ１、ユーザプログラムＰ２を用いてハードウェア処理の設定、ブート処理、ユーザプログラムの処理が行なわれる。ここでは、コンフィグレーション情報Ｐ３は外部メモリの固定番地へ格納され、ハードウェア処理の設定が実現されるが、図面及びフローチャートを用いて、以下に詳細に説明する。
【００１４】
（ブート動作）
次に、図４のフローチャート及び図５のタイミングチャートを参照しながら、本発明の一実施形態である情報処理装置１０８のブート処理を説明する。初めに、情報処理装置１０８の電源がオンされると（ステップＳ１１）、リセット信号がデアサートされるタイミングで、シーケンサ１０２が動作を開始する（ステップＳ１２）。そして、外部メモリ制御信号をアサートしてリード動作を開始する。つまり、ＣＥ＿Ｎ（チップイネーブル）とＯＥ＿Ｎ（アウトプットイネーブル）とＡＤＲ［１５：０］（アドレス）をメモリコントローラ１０１の代わりに出力するように切り換える。このとき、アドレスとしては、外部メモリの固定番地ＦＦＦＦに格納されているコンフィグレーション情報を読み出すため、ＦＦＦＦを出力する。外部メモリはデータ線１１０を使用し、コンフィグレーション情報が格納されたＦＦＦＦバンギの値を出力する。ＤＡＴＡ［１５：０］を経由して、コンフィグレーション情報Ｐ３がデータ線１１０へ読み出される（ステップＳ１３）。
【００１５】
実施形態では、シーケンサ１０２から外部メモリ１００へは固定されたタイミングでアクセスするものとしている。リセット中のアクセスであり、リード時間の要求は厳しくなく、外部メモリ１００を妥当な速度でアクセスできれば問題ないためである。
【００１６】
次に、シーケンサ１０２が制御線１０９を出力し、データ線１１０へ読み出されたコンフィグレーション情報Ｐ３をコンフィグレーションレジスタ１０４へ格納させることでハードウェア処理を設定する（ステップＳ１４）。コンフィグレーションレジスタ１０４の内容に従って、ＬＳＩ１０８内部の各ハードウェアの初期設定が決定される。実施形態では、クロックジェネレータの逓倍が×２に設定されて、内部クロックの周波数が決定される。又、ここで、図６は、コンフィグレーション情報の一例を示している。
【００１７】
次に、シーケンサ１０２は、外部メモリ制御信号のデアサートを行い、内部リセット信号１０３のデアサートを行ない、シーケンサ１０２は停止する（ステップＳ１５）。
【００１８】
内部リセット信号１０３がデアサートされると、ＣＰＵ１０６が起動を開始し（ステップＳ１６）、外部メモリへの命令フェッチを開始する。外部メモリに置かれたブートプログラムＰ１に従ってブート処理を行う。
【００１９】
すなわち、外部メモリ１００内のブートプログラムＰ１である命令コードを読み出し（ステップＳ１７）、これを実行する（ステップＳ１８）。この処理は、全ての命令コードが処理されるまで続行される（ステップＳ１９）。
【００２０】
次に、外部メモリ１００内のユーザプログラムＰ２である命令コードを読み出して逐次実行することにより（ステップＳ２０）、本発明に係る情報処理装置１０８は、定常状態として動作するものである。
【００２１】
このように、本発明に係る情報処理装置１０８は、特に単一の外部メモリの固定番地に基づきコンフィグレーション情報等を読み出すことで、単一の外部メモリによって、コンフィグレーション情報Ｐ３、ブートプログラムＰ１、ユーザプログラムＰ２を用いて、ハードウェア処理の設定、ブート処理、ユーザプログラムの処理が可能となるものである。
【００２２】
すなわち、これにより、従来、外部メモリとは別に、ハードウェア処理の設定のために必要となっていたシリアルＲＯＭが不要となり、シリアルＲＯＭ制御用の複雑なシーケンサも不要となる。又、シリアルＲＯＭ制御用の端子も不要となる。更に、従来、必要となっていたＬＳＩ端子へのプルアップ抵抗器又はプルダウン抵抗器が不要となり、設定変更に伴うボードの改造が不要となるものである。
【００２３】
（他の実施形態）
更に、他の実施形態として、外部メモリ１００へコンフィグレーション情報を複数ワード分格納する。アドレスとしては、ＦＦＦＥ, ＦＦＦＥなど使用することが好適である。シーケンサ１０２で外部メモリ１００のアドレスを切り換えることで、コンフィグレーション情報を読み出す。これにより、コンフィグレーション情報のビット数を増やすことができる。
【００２４】
以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る情報処理装置の構成の一例を示すブロック図。
【図２】本発明の一実施形態に係る情報処理装置のコンフィグレーションの一例を示す説明図。
【図３】本発明の一実施形態に係る情報処理装置の他の構成の一例を示すブロック図。
【図４】本発明の一実施形態に係る情報処理装置のブート処理の一例を示すフローチャート。
【図５】本発明の一実施形態に係る情報処理装置のブート処理の一例を示すタイミングチャート。
【図６】本発明の一実施形態に係る情報処理装置のコンフィグレーション情報の一例を示す説明図。
【符号の説明】
【００２６】
１００…外部メモリ、１０１…メモリコントローラ、１０２…シーケンサ、Ｐ１…ブートプログラム、Ｐ２…ユーザプログラム、Ｐ３…コンフィグレーション情報。
【図１】
2007299227.tif 000003
【図２】
2007299227.tif 000004
【図３】
2007299227.tif 000005
【図４】
2007299227.tif 000006
【図５】
2007299227.tif 000007
【図６】
2007299227.tif 000008