(57)【要約】【課題】パワートランジスタで開閉制御される電気負荷の短絡異常および断線異常を、単一の状態検出回路で速やかに検出可能な給電回路の異常検出装置を得る。【解決手段】直流電源１０１、電気負荷１０３、パワートランジスタ１３０は、互いに直列接続され、パワートランジスタ１３０の開閉端子電圧Ｔｒは、状態検出回路１５０により「Ｈ」、「Ｌ」レベルに２値化されて開閉制御手段１１０Ａに入力される。パワートランジスタ１３０は、定電流制御回路１４０ａにより線形制御されて過大電流が抑制され、過熱遮断回路１４０ｂにより通電遮断される。通電指令中に電気負荷１０３の短絡異常が発生すると、パワートランジスタ１３０の開閉端子電圧Ｔｒが断続動作せずに高レベル安定となって、状態検出回路１５０により検出される。非通電指令中に断線異常が発生すると、低レベルの開閉端子電圧Ｔｒが状態検出回路１５０により検出される。【選択図】図１
2007135294.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、電気負荷と、開閉制御手段により開閉制御されるパワートランジスタとが、配線回路を介して互いに直列接続された給電回路の異常検出装置であって、
前記パワートランジスタには、前記パワートランジスタと協働する定電流制御回路、過熱遮断回路および状態検出回路が接続され、
前記開閉制御手段は、異常状態判定手段および異常処理手段を含み、
前記定電流制御回路は、負帰還制御回路により構成され、
該負帰還制御回路は、
電流検出抵抗の検出電圧に応動する導通制御トランジスタを含み、
前記パワートランジスタに流れる電流が、前記パワートランジスタの定格電流に対応した所定の基準電流よりも大きい制限閾値電流以上の値とならないように、前記パワートランジスタの導通状態を線形制御するとともに、
前記電気負荷の短絡異常が発生したときに、前記パワートランジスタの両端電圧を所定の論理判定電圧以上の値に維持し、
前記過熱遮断回路は、比較制御回路により構成され、
前記比較制御回路は、前記パワートランジスタの近傍温度を検出する温度検出素子と、遮断制御トランジスタとを含み、前記パワートランジスタの近傍温度が所定温度を超過したときに、前記パワートランジスタを遮断し、
前記状態検出回路は、状態検出トランジスタと、前記パワートランジスタに並列接続された断線検出抵抗とを含み、
前記状態検出トランジスタは、前記パワートランジスタの両端電圧が前記論理判定電圧以上になったか否かに応じて開閉動作し、
前記状態検出トランジスタの出力信号は、状態検出信号として前記開閉制御手段に入力され、
前記異常状態判定手段は、論理判定手段により構成され、
該論理判定手段は、
前記開閉制御手段からの制御出力信号が前記パワートランジスタに対する閉路指令であって、しかも前記パワートランジスタの両端電圧が前記論理判定電圧以上の状態を持続している場合には、前記電気負荷に短絡異常が発生したことを示す短絡異常判定信号を生成し、
前記制御出力信号が前記パワートランジスタに対する開路指令であって、しかも前記パワートランジスタの両端電圧が前記論理判定電圧以下の状態を持続している場合には、前記電気負荷に断線異常が発生したことを示す断線異常判定信号を生成し、
前記異常処理手段は、前記短絡異常判定信号または前記断線異常判定信号に応動して、異常報知処理または前記制御出力信号の停止処理の少なくとも一方の処理を実行することを特徴とする給電回路の異常検出装置。
【請求項２】
前記パワートランジスタおよび前記導通制御トランジスタは、それぞれＮチャンネル型の電界効果トランジスタにより構成され、
前記パワートランジスタは、前記制御出力信号が論理レベル「Ｈ」を示すときに、前記パワートランジスタのターンオン電圧以上のゲート／ソース間電圧が印加されて、ドレーン／ソース間が閉路するように構成され、
前記定電流制御回路および前記過熱遮断回路は、前記制御出力信号の電圧を電源として動作し、
前記電流検出抵抗は、
前記パワートランジスタのドレーン電流に比例した微小電流が流れる電流ミラー回路に直列接続されるとともに、
前記パワートランジスタに前記基準電流が流れているときには、前記導通制御トランジスタのゲートオフ電圧以下に設定された第１の検出電圧を生成し、
前記パワートランジスタに前記制限閾値電流が流れているときには、前記導通制御トランジスタのゲートオン電圧以上に設定された第２の検出電圧を生成し、
前記導通制御トランジスタのゲート端子には、前記電流検出抵抗の検出電圧が印加され、
前記導通制御トランジスタのドレーン端子は、第１および第２の駆動抵抗の接続点に接続され、
前記第１および第２の駆動抵抗は、互いに直列接続されて、前記パワートランジスタのゲート端子と前記開閉制御手段の制御出力端子との間に挿入され、
前記導通制御トランジスタのソース端子および前記パワートランジスタのソース端子は、前記直流電源の負極端子に接続されていることを特徴とする請求項１に記載の給電回路の異常検出装置。
【請求項３】
前記状態検出トランジスタは、前記パワートランジスタの両端電圧に応動して、論理反転信号からなる前記状態検出信号を生成し、
前記断線検出抵抗は、前記状態検出トランジスタの駆動抵抗により構成され、
前記状態検出トランジスタの出力端子は、プルアップ抵抗を介して定電圧電源回路の出力端子に接続され、
前記定電圧電源回路は、前記開閉制御手段に制御電源電圧を印加することを特徴とする請求項２に記載の給電回路の異常検出装置。
【請求項４】
前記開閉制御手段は、プログラムメモリを含むマイクロプロセッサにより構成され、
前記プログラムメモリは、
前記パワートランジスタを開閉制御する前記制御出力信号を生成するための給電制御手段を構成する給電制御プログラムと、
前記異常状態判定手段を構成する状態判定プログラムと、
前記異常処理手段を構成する異常処理プログラムとを含み、
前記異常状態判定手段は、前記制御出力信号の論理状態と前記状態検出信号の論理状態との相互関係を定期的に監視して、前記相互関係に異常状態が検出されたときに、前記短絡異常判定信号または前記断線異常判定信号からなる異常判定信号を生成し、
前記異常処理手段は、前記異常判定信号に応動して異常判定確認処理を再度実行する判定確認手段を含み、前記判定確認手段による確認結果が異常を示す場合に、前記異常報知処理または前記制御出力信号の停止処理の少なくとも一方の処理を実行することを特徴とする請求項１から請求項３までのいずれか１項に記載の給電回路の異常検出装置。
【請求項５】
前記開閉制御手段は、プログラムメモリを含むマイクロプロセッサにより構成され、
前記プログラムメモリは、
前記パワートランジスタを開閉制御する前記制御出力信号を生成するための給電制御手段を構成する給電制御プログラムと、
前記異常状態判定手段を構成する状態判定プログラムと、
前記異常処理手段を構成する異常処理プログラムとを含み、
前記異常状態判定手段は、異常状態の検出回数を計数する計数手段を含み、前記制御出力信号の論理状態と前記状態検出信号の論理状態との相互関係を定期的に監視して、前記相互関係に異常状態が検出されたときには、前記計数手段の計数値を増加または減少させ、前記相互関係が正常状態であるときには、前記計数手段の計数値を初期化し、
前記異常処理手段は、異常確定記憶手段を含み、前記計数手段の計数値が所定値に達したときに、前記異常確定記憶手段をセットして異常判定結果を確定するとともに、前記異常判定結果に応じて前記異常報知処理または前記制御出力信号の停止処理の少なくとも一方の処理を実行することを特徴とする請求項１から請求項３までのいずれか１項に記載の給電回路の異常検出装置。
【請求項６】
前記異常状態判定手段は、判定待機手段を含み、
前記判定待機手段は、前記制御出力信号の論理レベルが反転した直後の過渡期間にわたって、前記異常状態判定手段による異常判定動作を無効にし、
前記過渡期間は、前記パワートランジスタの動作応答遅延時間を含む前記状態検出回路の応答時間に相当することを特徴とする請求項４または請求項５に記載の給電回路の異常検出装置。
【請求項７】
前記プログラムメモリは、不揮発性のデータメモリを含み、
前記異常処理手段は、異常発生状態の履歴情報を格納する保存格納手段を含み、
前記保存格納手段は、前記履歴情報を前記データメモリに転送することを特徴とする請求項４または請求項５に記載の給電回路の異常検出装置。
【請求項８】
前記遮断制御トランジスタは、Ｎチャンネル型の電界効果トランジスタにより構成され、
前記パワートランジスタ、前記定電流制御回路および前記過熱遮断回路は、一体化されたパワーモジュールとして構成されていることを特徴とする請求項２に記載の給電回路の異常検出装置。
【請求項９】
前記遮断制御トランジスタおよび前記状態検出トランジスタは、Ｎチャンネル型の電界効果トランジスタにより構成され、
前記パワートランジスタ、前記定電流制御回路、前記過熱遮断回路および前記状態検出回路は、一体化されたパワーモジュールとして構成されていることを特徴とする請求項３に記載の給電回路の異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、車載電子制御装置（エンジン制御装置や変速機制御装置など）の一部機能として内蔵された給電回路の異常検出装置に関し、特に電気負荷に対する給電制御用のパワートランジスタが過電流制限機能および過熱遮断機能を備えた給電回路の異常検出装置において、電気負荷の断線異常および短絡異常の有無を速やかに識別判定することのできる給電回路の異常検出装置に関するものである。
【背景技術】
【０００２】
一般に、電気負荷に対する給電制御において、パワートランジスタ、過電流制限機能および過熱遮断機能を備えたインテリジェントパワースイッチ装置は、広く実用化されている。
具体的には、電流ミラー回路に設けられた電流検出抵抗を用いて、メイントランジスタの開閉（ＯＮ／ＯＦＦ）制御により過電流を制限するとともに、温度検出素子を用いてメイントランジスタの過熱を検出して、Ｎ−ＭＯＳ型の電界効果トランジスタにより電流を遮断する装置が提案されている（たとえば、特許文献１参照）。
【０００３】
また、ソレノイド（電気負荷）をトランジスタにより給電制御する給電回路の異常検出装置（ソレノイドの故障検出装置）として、トランジスタの開閉制御指令と電気負荷に対する給電電圧レベルとを対比することにより、電気負荷の断線異常および短絡異常の有無を識別判定する装置も提案されている（たとえば、特許文献２参照）。
【０００４】
【特許文献１】特開２０００−３１２１４２号公報（図１、要約）
【特許文献２】特開平８−２９３４１４号公報（図２、段落００２４〜００２８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の給電回路の異常検出装置によれば、たとえば特許文献１に記載されたインテリジェントパワースイッチ装置の場合には、電気負荷の下流側に接続された過熱自己保持型半導体スイッチ（パワートランジスタ）を用いて、過電流発生時にパワートランジスタを通電遮断しているものの、給電回路の断線異常および短絡異常の取り扱いについては特に言及されておらず、電気負荷の断線および短絡状態を速やかに検出することができないので、パワートランジスタを十分に保護することができないという課題があった。
【０００６】
また、特許文献２に記載されたソレノイドの故障検出装置の場合には、ソレノイドの不作動期間において短時間に疑似的な通電を行うか、または、ソレノイドの作動期間において短時間に疑似的な遮断を行うことにより、作動状態にかかわらずソレノイドの断線異常および短絡異常を判定しているものの、過電流制限特性や異常状態検出信号の過渡特性の扱いについて特に言及しておらず、特許文献１の場合と同様に、電気負荷の断線および短絡状態を速やかに検出することができないので、パワートランジスタを十分に保護することができないという課題があった。
【０００７】
この発明は、上記課題を解決するためになされたものであり、単一の状態検出回路を用いて電気負荷の断線および短絡状態を速やかに検出するとともに、電気負荷を駆動するためのパワートランジスタの過電流ストレスを軽減して、パワートランジスタの焼損を防止した給電回路の異常検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明による給電回路の異常検出装置は、直流電源と、電気負荷と、開閉制御手段により開閉制御されるパワートランジスタとが、配線回路を介して互いに直列接続された給電回路の異常検出装置であって、パワートランジスタには、パワートランジスタと協働する定電流制御回路、過熱遮断回路および状態検出回路が接続され、開閉制御手段は、異常状態判定手段および異常処理手段を含み、定電流制御回路は、負帰還制御回路により構成され、負帰還制御回路は、電流検出抵抗の検出電圧に応動する導通制御トランジスタを含み、パワートランジスタに流れる電流が、パワートランジスタの定格電流に対応した所定の基準電流よりも大きい制限閾値電流以上の値とならないように、パワートランジスタの導通状態を線形制御するとともに、電気負荷の短絡異常が発生したときに、パワートランジスタの両端電圧を所定の論理判定電圧以上の値に維持し、過熱遮断回路は、比較制御回路により構成され、比較制御回路は、パワートランジスタの近傍温度を検出する温度検出素子と、遮断制御トランジスタとを含み、パワートランジスタの近傍温度が所定温度を超過したときに、パワートランジスタを遮断し、状態検出回路は、状態検出トランジスタと、パワートランジスタに並列接続された断線検出抵抗とを含み、状態検出トランジスタは、パワートランジスタの両端電圧が論理判定電圧以上になったか否かに応じて開閉動作し、状態検出トランジスタの出力信号は、状態検出信号として開閉制御手段に入力され、異常状態判定手段は、論理判定手段により構成され、論理判定手段は、開閉制御手段からの制御出力信号がパワートランジスタに対する閉路指令であって、しかもパワートランジスタの両端電圧が論理判定電圧以上の状態を持続している場合には、電気負荷に短絡異常が発生したことを示す短絡異常判定信号を生成し、制御出力信号がパワートランジスタに対する開路指令であって、しかもパワートランジスタの両端電圧が論理判定電圧以下の状態を持続している場合には、電気負荷に断線異常が発生したことを示す断線異常判定信号を生成し、異常処理手段は、短絡異常判定信号または断線異常判定信号に応動して、異常報知処理または制御出力信号の停止処理の少なくとも一方の処理を実行するものである。
【発明の効果】
【０００９】
この発明によれば、パワートランジスタに対する制御出力信号の論理レベルと、パワートランジスタの両端電圧に関する状態検出信号の論理レベルとの組合せに応じて、電気負荷の断線異常状態、短絡異常状態および正常状態を判定することができる。
また、電気負荷の短絡異常が発生したときには、パワートランジスタを断続動作させずに、パワートランジスタの両端電圧を所定の論理判定電圧以上の値に安定させることにより、状態検出回路を安定動作させているので、速やかに異常の有無を判定することができる。
さらに、パワートランジスタが制限閾値電流以下となるように線形制御しているので、電気負荷の短絡異常が発生したときには、パワートランジスタを開閉制御した場合に比べて、パワートランジスタに与える過電流ストレスが軽減されるとともに、パワートランジスタで発生する電力損失が大きくなるので、速やかに過熱遮断回路が動作して、パワートランジスタの焼損を防止することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
以下、この発明の実施の形態１に係る給電回路の異常検出装置について、詳細に説明する。
図１はこの発明の実施の形態１の全体構成を示す回路ブロック図である。
図１において、異常検出装置１００Ａは、具体的には、たとえば自動車用のエンジン制御装置を構成しており、車載バッテリからなる直流電源１０１から、キースイッチなどの電源スイッチ１０２と、電源線１０４ａを介して給電されている。
【００１１】
また、電気負荷１０３は、たとえば自動車用エンジン制御装置の排気ガス制御用電磁弁を駆動する電磁コイルからなり、異常検出装置１００Ａに接続されている。
電気負荷１０３は、正極リード線からなる配線回路１０４ｂを介して電源線１０４ａに接続され、負極リード線からなる配線回路１０４ｃを介してパワートランジスタ１３０（後述する）のドレーン端子に接続されている。
直流電源１０１および電気負荷１０３は、後述する開閉制御手段１１０Ａにより開閉制御されるパワートランジスタ１３０とともに、配線回路１０４ｂ、１０４ｃを介して互いに直列接続されて、給電回路を構成している。
【００１２】
警報表示器１０５は、開閉制御手段１１０Ａの出力端子に接続され、自動車の運転手が視認し易いように、異常検出装置１００Ａの外部に設置されている。
なお、異常検出装置１００Ａには、図示されない多数の電気負荷および各種入力センサが接続されており、異常検出装置１００Ａは、各種入力センサの動作状態に応動して、電気負荷１０３に対する給電処理または給電停止処理を実行するようになっている。
【００１３】
異常検出装置１００Ａは、主要部を構成する開閉制御手段１１０Ａと、安定な制御電源電圧Ｖｃｃを生成する定電圧電源回路１２０と、パワートランジスタ１３０の両端電圧に基づいて状態検出信号Ｍｎを生成する状態検出回路１５０と、開閉制御手段１１０Ａからの制御出力信号Ｄｒにより駆動されるパワーモジュール１８０Ａとを備えている。
一体化されたパワーモジュール１８０Ａは、パワートランジスタ１３０と、電流検出抵抗１３１と、過電圧抑制ダイオード１３２と、定電流制御回路１４０ａと、過熱遮断回路１４０ｂとにより構成されている。
【００１４】
定電流制御回路１４０ａは、第１の駆動抵抗１４１ａと、Ｎ−ＭＯＳ電界効果型トランジスタからなる導通制御トランジスタ１４２とを有する。
過熱遮断回路１４０ｂは、第２の駆動抵抗１４１ｂと、Ｎ−ＭＯＳ電界効果型トランジスタからなる遮断制御トランジスタ１４３と、比較増幅器１４４と、温度検出素子１４５と、分圧抵抗１４６と、正帰還抵抗１４７を有する。
状態検出回路１５０は、ＮＰＮ型トランジスタからなる状態検出トランジスタ１５１と、駆動抵抗（断線検出抵抗）１５２、１５３と、プルアップ抵抗１５４と、平滑コンデンサ１５５と、安定抵抗１５６とを有する。
【００１５】
開閉制御手段１１０Ａは、マイクロプロセッサ（ＣＰＵ）により構成され、演算処理用のＲＡＭメモリ１１１と、プログラムメモリ１１２Ａ（たとえば、不揮発フラッシュメモリ）と、データメモリ１１３（たとえば、不揮発ＥＥＰＲＯＭメモリ）とを備えている。
プログラムメモリ１１２Ａは、給電制御プログラム１１２ａと、状態判定プログラム１１２ｂと、異常処理プログラム１１２ｃとを有する。
【００１６】
給電制御プログラム１１２ａは、給電制御手段を構成しており、パワートランジスタ１３０に対する制御出力信号Ｄｒを生成する。
状態判定プログラム１１２ｂは、異常状態判定手段を構成しており、状態検出信号Ｍｎの論理レベルと、制御出力信号Ｄｒの論理レベルとに応動して、電気負荷１０３の断線異常および短絡異常の有無を識別判定する。
【００１７】
異常処理プログラム１１２ｃは、異常処理手段を構成しており、状態判定プログラム１１２ｂ（異常状態判定手段）の異常判定結果に応動して、異常報知処理または制御出力信号Ｄｒの停止処理を実行する。
不揮発性のデータメモリ１１３は、履歴情報の保存格納手段を構成しており、電気負荷１０３の異常発生状態の履歴情報として、断線異常の有無または短絡異常の有無に関する情報を格納する。
【００１８】
定電圧電源回路１２０は、開閉制御手段１１０Ａに対する制御電源として機能し、直流電源１０１から電源スイッチ１０２を介して給電される電源電圧Ｖｂに基づいて、安定化された制御電源電圧Ｖｃｃ（たとえば、ＤＣ５［Ｖ］）を生成して開閉制御手段１１０Ａに供給する。
【００１９】
パワートランジスタ１３０は、Ｎ−ＭＯＳ電界効果型トランジスタからなり、電気負荷１０３の下流側に接続されている。
電流検出抵抗１３１は、パワートランジスタ１３０のソース端子とともに、グランド電位ＧＮＤの車体に接地されて、直流電源１０１の負極端子に接続されている。
【００２０】
過電圧抑制ダイオード１３２は、定電圧ダイオードであり、パワートランジスタ１３０のドレーン／ソース端子間（または、ドレーン／ゲート端子間）に接続されている。
パワートランジスタ１３０の閉路（ＯＮ）中にパワートランジスタ１３０に流れていた負荷電流ＩＬは、パワートランジスタ１３０の開路（ＯＦＦ）時に、過電圧抑制ダイオード１３２を介して急速に減衰するようになっている。
これにより、パワートランジスタ１３０の開路時のサージ電圧は、過電圧抑制ダイオード１３２の定電圧特性に応じて規制される。
【００２１】
定電流制御回路１４０ａにおいて、導通制御トランジスタ１４２のドレーン端子は、第１および第２の駆動抵抗１４１ａ、１４１ｂの接続点に接続されている。
また、導通制御トランジスタ１４２のソース端子は車体接地され、ゲート端子は、電流検出抵抗１３１に接続されている。
第１および第２の駆動抵抗１４１ａ、１４１ｂは、互いに直列接続されて、パワートランジスタ１３０のゲート端子と、制御出力信号Ｄｒを生成する開閉制御手段１１０Ａの出力端子（制御出力端子）との間に挿入されている。
【００２２】
定電流制御回路１４０ａは、電流検出抵抗１３１の検出電圧に応動する導通制御トランジスタ１４２と協働して、負帰還制御回路を構成しており、パワートランジスタ１３０に流れる負荷電流ＩＬが制限閾値電流Ｉｃ以上の値とならないように、パワートランジスタ１３０の導通状態を線形制御する。
これにより、電気負荷１０３の短絡異常が発生したときに、パワートランジスタ１３０の両端電圧は、所定の論理判定電圧以上の値に維持される。
なお、制限閾値電流Ｉｃは、パワートランジスタ１３０の定格電流に対応した所定の基準電流Ｉｒよりも大きい電流値である。
【００２３】
電流検出抵抗１３１は、パワートランジスタ１３０のドレーン電流に比例した微小電流が流れる電流ミラー回路に直列接続されている。
電流ミラー回路は、パワートランジスタ１３０に関連した電流検出抵抗１３１の一端に形成され、パワートランジスタ１３０に流れるドレーン電流のたとえば１／１０００の電流が抵抗１３１に流れることになる。
これにより、電流検出抵抗１３１は、パワートランジスタ１３０に基準電流Ｉｒが流れているときには、以下の式（１）で表される第１の検出電圧Ｖ１を生成する。
【００２４】
Ｖ１＝Ｒｒ×Ｉｒ／ｎ  ・・・（１）
【００２５】
ただし、式（１）において、Ｒｒは電流検出抵抗１３１の抵抗値、ｎは電流ミラー比である。
また、第１の検出電圧Ｖ１は、導通制御トランジスタ１４２のゲートオフ電圧Ｖｏｆｆ（たとえば、ＤＣ２［Ｖ］）以下の値に設定されている。
一方、電流検出抵抗１３１は、パワートランジスタ１３０に制限閾値電流Ｉｃが流れているときには、以下の式（２）で表される第２の検出電圧Ｖ２を生成する。
【００２６】
Ｖ２＝Ｒｒ×Ｉｃ／ｎ  ・・・（２）
【００２７】
ただし、第２の検出電圧Ｖ２は、導通制御トランジスタ１４２のゲートオン電圧Ｖｏｎ（たとえば、ＤＣ４［Ｖ］）以上の値に設定されている。
【００２８】
過熱遮断回路１４０ｂにおいて、遮断制御トランジスタ１４３のドレーン端子は、導通制御トランジスタ１４２の場合と同様に、第１および第２の駆動抵抗１４１ａ、１４１ｂの接続点に接続されている。
また、遮断制御トランジスタ１４３のソース端子は車体接地され、ゲート端子は、比較増幅器１４４の出力端子に接続されている。
【００２９】
温度検出素子１４５および分圧抵抗１４６は、互いに直列接続されて、開閉制御手段１１０Ａの制御出力端子とグランド電位ＧＮＤの車体接地回路との間に挿入されている。
比較増幅器１４４の非反転入力端子（＋）は、温度検出素子１４５と分圧抵抗１４６との接続点に接続されるとともに、正帰還抵抗１４７を介して比較増幅器１４４の出力端子に接続されている。
また、比較増幅器１４４の反転入力端子（−）には、所定温度に対応した基準電圧Ｖｒｅｆが印加されている。
【００３０】
温度検出素子１４５は、パワートランジスタ１３０の近傍温度を検出しており、温度上昇にともなって、分圧抵抗１４６との接続点の電位を上昇させるようになっている。
温度上昇にともない、比較増幅器１４４の非反転入力端子（＋）の電位が上昇して、反転入力端子（−）に印加された基準電圧Ｖｒｅｆを超える（パワートランジスタ１３０の近傍温度が所定温度を超過する）と、比較増幅器１４４の出力論理は「Ｈ（ハイ）」レベルとなり、この結果、遮断制御トランジスタ１４３が閉路（ＯＮ）して、パワートランジスタ１３０は開路（ＯＦＦ）する。
また、比較増幅器１４４の出力論理がハイレベルになると、正帰還抵抗１４７を介して非反転入力端子（＋）の電圧が上昇するので、比較増幅器１４４の出力論理は、ハイレベルに維持される。
【００３１】
状態検出回路１５０において、状態検出トランジスタ１５１のエミッタ端子は車体接地され、ベース端子は、駆動抵抗１５２、１５３を介してパワートランジスタ１３０のドレーン端子に接続されている。
また、状態検出トランジスタ１５１のコレクタ端子は、プルアップ抵抗１５４を介して定電圧電源回路１２０の出力端子に接続されるとともに、状態検出信号Ｍｎが入力される開閉制御手段１１０Ａの入力端子に接続されている。
【００３２】
安定抵抗１５６は、状態検出トランジスタ１５１のベース／エミッタ端子間に挿入されて、状態検出トランジスタ１５１を安定に開路させる。
平滑コンデンサ１５５は、ノイズフィルタ回路を構成しており、駆動抵抗１５２、１５３の直列接続点と、状態検出トランジスタ１５１のエミッタ端子との間に挿入されている。
【００３３】
図１のように、直流電源１０１、電気負荷１０３、パワートランジスタ１３０は、互いに直列接続され、パワートランジスタ１３０の開閉端子電圧Ｔｒは、状態検出回路１５０により、「Ｈ」、「Ｌ」レベルに２値化されて開閉制御手段１１０Ｂに入力される。
パワートランジスタ１３０は、定電流制御回路１４０ａにより線形制御されて過大電流が抑制され、過熱遮断回路１４０ｂにより通電遮断される。
【００３４】
したがって、パワートランジスタ１３０への通電指令中に電気負荷１０３の短絡異常が発生すると、パワートランジスタ１３０の開閉端子電圧Ｔｒが断続動作せずに高レベル安定状態となり、状態検出回路１５０により検出される。また、非通電指令中に断線異常が発生すると、低レベルの開閉端子電圧Ｔｒが状態検出回路１５０により検出される。
これにより、パワートランジスタ１３０によって開閉制御される電気負荷１０３の短絡異常および断線異常を、単一の状態検出回路１５０を用いて速やかに検出することができる。
【００３５】
次に、図２〜図４のタイミングチャートを参照しながら、図１に示したこの発明の実施の形態１による動作について説明する。
図２においては、電気負荷１０３が正常状態での論理波形として、上から順に、開閉制御手段１１０Ａから生成される制御出力信号Ｄｒと、パワートランジスタ１３０のドレーン／ソース端子間の電圧に相当する開閉端子電圧Ｔｒと、平滑コンデンサ１５５（ノイズフィルタ）を含む状態検出回路１５０から生成される状態検出信号Ｍｎと、見掛け上の短絡異常判定信号（過渡状態を含む）と、見掛け上の断線異常判定信号（過渡状態を含む）と、実際（判定待機処理後）の短絡異常判定信号（過渡状態を除外）と、実際（判定待機処理後）の断線異常判定信号（過渡状態を除外）とが示されている。
【００３６】
図２において、パワートランジスタ１３０の開閉端子電圧Ｔｒは、制御出力信号Ｄｒのオンタイミングから、パワートランジスタ１３０の動作応答遅延時間Δｔ１だけ遅れたタイミングで立ち下がり、制御出力信号Ｄｒのオフタイミングから、パワートランジスタ１３０の動作応答遅延時間Δｔ２だけ遅れたタイミングで立ち上がる。
【００３７】
また、状態検出回路１５０から生成される状態検出信号Ｍｎは、制御出力信号Ｄｒのオンタイミングから、パワートランジスタ１３０の動作応答遅延時間Δｔ１と平滑コンデンサ１５５のフィルタ時間とを含む応答時間ΔＴ１（過渡時間）だけ経過した後に立ち上がり、制御出力信号Ｄｒのオフタイミングから、パワートランジスタ１３０の動作応答遅延時間Δｔ２とフィルタ時間とを含む応答時間ΔＴ２（過渡時間）だけ経過した後に立ち下がる。
【００３８】
制御出力信号Ｄｒは、論理レベルが「Ｈ（ハイ）」の場合には、パワートランジスタ１３０を閉路（ＯＮ）して電気負荷１０３に給電するための閉路指令として機能し、論理レベルが「Ｌ（ロー）」の場合には、パワートランジスタ１３０を開路（ＯＦＦ）して電気負荷１０３への給電を遮断する開路指令として機能する。
【００３９】
パワートランジスタ１３０の開閉端子電圧Ｔｒは、制御出力信号Ｄｒが論理レベル「Ｈ」（閉路指令）の場合には、パワートランジスタ１３０に十分なレベルのゲート電圧が印加されて、パワートランジスタ１３０のドレーン／ソース端子間が閉路するので、「Ｌ」レベルになる。
パワートランジスタ１３０が閉路したときに電気負荷１０３に流れる負荷電流ＩＬは、直流電源１０１の電源電圧Ｖｂと、電気負荷１０３の負荷抵抗ＲＬとを用いて、以下の式（３）のように表される。
【００４０】
ＩＬ≒Ｖｂ／ＲＬ  ・・・（３）
【００４１】
なお、負荷電流ＩＬの値は、パワートランジスタ１３０の定格電流に対応した基準電流Ｉｒ以下の値となるように設定される。
この結果、電流検出抵抗１３１の検出電圧は、前述の式（１）で表される第１の検出電圧Ｖ１（＝Ｒｒ×Ｉｒ／ｎ）以下の値となり、導通制御トランジスタ１４２が完全遮断されるので、パワートランジスタ１３０は、完全導通の状態が確保される。
【００４２】
制御出力信号Ｄｒが論理レベル「Ｌ」になると、パワートランジスタ１３０のゲート電圧がゼロとなって、パワートランジスタ１３０のドレーン／ソース端子間が開路され、これにより、電気負荷１０３および駆動抵抗１５２、１５３を介して状態検出トランジスタ１５１が導通する。
なお、駆動抵抗１５２、１５３の合成直列抵抗値Ｒｄは、電気負荷１０３の負荷抵抗ＲＬに比べて十分に大きい関係（Ｒｄ＞＞ＲＬ）となるように設定されており、微小駆動電流によって電気負荷１０３が動作しないようになっている。
【００４３】
制御出力信号Ｄｒが、論理レベル「Ｌ→Ｈ」または「Ｈ→Ｌ」に変化した直後においては、パワートランジスタ１３０が閉路または開路するまでに、わずかな動作応答遅延時間Δｔ１、Δｔ２が発生する。
同様に、制御出力信号Ｄｒと同一の論理波形からなる状態検出信号Ｍｎは、制御出力信号Ｄｒの論理レベルが変化した直後に、パワートランジスタ１３０の動作応答遅延時間のみならず、平滑コンデンサ（ノイズフィルタ）１５５の平滑時定数による応答遅れ時間を加算した遅れ時間ΔＴ１、ΔＴ２が発生する。
【００４４】
見掛け上の短絡異常判定信号（過渡状態を含む）は、制御出力信号Ｄｒが論理レベル「Ｈ」であって、しかも、状態監視信号Ｍｎが論理レベル「Ｌ」となっている期間（応答時間ΔＴ１）において、論理レベル「Ｈ」にセットされる。
なお、実際の短絡異常判定信号は、制御出力信号Ｄｒの論理レベルが変化した直後の所定時間（後述する判定待機時間ΔＴ）においては、状態判定プログラム１１２ｂ（異常状態判定手段）による異常判定動作が無効となるように、開閉制御手段１１０Ａの中で判定待機処理される。
【００４５】
見掛け上の断線異常判定信号（過渡状態を含む）は、制御出力信号Ｄｒが論理レベル「Ｌ」であって、しかも、状態監視信号Ｍｎが論理レベル「Ｈ」となっている期間（応答時間ΔＴ２）において、論理レベル「Ｈ」にセットされる。
なお、実際の断線異常判定信号は、制御出力信号Ｄｒの論理レベルが変化した直後の所定時間（後述する判定待機時間ΔＴ）においては、異常判定動作が無効となるように、開閉制御手段１１０Ａの中で判定待機処理される。
図２においては、実際（判定待機処理後）の短絡異常判定信号および断線異常判定信号は、いずれも論理レベル「Ｌ」であり、正常状態を示している。
【００４６】
次に、図３を参照しながら、短絡異常状態での動作について説明する。
図３においては、電気負荷１０３の短絡異常状態での論理波形として、図２と同様に、制御出力信号Ｄｒ、開閉端子電圧Ｔｒ、状態検出信号Ｍｎ、見掛け上の短絡異常判定信号および断線異常判定信号、実際の短絡異常判定信号および断線異常判定信号が示されている。
【００４７】
以下、図３における正常時（図２）との相違点に注目して説明する。
図３において、開閉端子電圧Ｔｒは、制御出力信号Ｄｒに応動して、電源電圧Ｖｂと、ドレーン／ソース間の制御電圧Ｖｔとの間でステップ的に変化する。
また、実際の短絡異常判定信号は、制御出力信号Ｄｒのオンタイミングから判定待機時間ΔＴが経過した後に立ち上がる。
【００４８】
電気負荷１０３の内部で短絡事故が発生するか、または、配線回路１０４ｃが電源線１０４ａと混触するような天絡事故が発生して、負荷抵抗ＲＬが短絡抵抗Ｒ０（≒０）に減少している短絡異常状態において、制御出力信号Ｄｒが論理レベル「Ｈ」になると、定電流制御回路１４０ａは、パワートランジスタ１３０のドレーン電流が制限閾値電流Ｉｃとなるように線形帰還制御を実行する。
このとき、開閉端子電圧Ｔｒに相当するパワートランジスタ１３０のドレーン／ソース間の制御電圧Ｖｔの値は、以下の式（４）のように表される。
【００４９】
Ｖｔ＝Ｖｂ−Ｒ０×Ｉｃ  ・・・（４）
【００５０】
したがって、負荷抵抗ＲＬの値が十分小さい短絡抵抗Ｒ０に減少したときには、制御電圧Ｖｔの値が所定の論理判定電圧以上となって、状態検出トランジスタ１５１が閉路される。
この結果、本来は開路すべき状態検出トランジスタ１５１は閉路状態となり、状態検出信号Ｍｎは、論理レベル「Ｌ」を持続し、短絡異常の有無が判定されることになる。
なお、パワートランジスタ１３０内部で断線異常が発生した場合にも、制御出力信号Ｄｒが論理レベル「Ｈ」であるにもかかわらず、状態検出信号Ｍｎが論理レベル「Ｈ」にならないので、見掛け上では電気負荷１０３の短絡異常として判定されることになる。
【００５１】
また、図３において、開閉端子電圧Ｔｒは、電気負荷１０３の短絡異常が発生した場合に、パワートランジスタ１３０の閉路期間において、本来は「Ｌ」レベルとなるべきであるにもかかわらず、制御電圧Ｖｔまで上昇している。
また、図３において、状態検出信号Ｍｎは、制御出力信号Ｄｒが論理レベル「Ｈ」のときには、本来は応答時間ΔＴ１の経過後に論理レベル「Ｈ」となるべき（破線参照）であるにもかかわらず、論理レベル「Ｌ」を持続している。
【００５２】
さらに、図３においては、状態検出信号Ｍｎが論理レベル「Ｌ」を持続していることにより、制御出力信号Ｄｒが論理レベル「Ｈ」であるにもかかわらず、判定待機時間ΔＴの経過後に短絡異常の有無が判定されて、実際の短絡異常判定信号は、論理レベル「Ｈ」となっている。
【００５３】
次に、図４を参照しながら、断線異常状態での動作について説明する。
図４においては、電気負荷１０３の断線異常状態での論理波形として、図２および図３と同様に、制御出力信号Ｄｒ、開閉端子電圧Ｔｒ、状態検出信号Ｍｎ、見掛け上の短絡異常判定信号および断線異常判定信号、実際の短絡異常判定信号および断線異常判定信号が示されている。
【００５４】
ここで、図４における正常時（図２）との相違点に注目して説明する。
図４において、開閉端子電圧Ｔｒは論理レベル「Ｌ」に維持され、状態検出信号Ｍｎは論理レベル「Ｈ」に維持される。
また、実際の断線異常判定信号は、見掛け上の断線異常判定信号の立ち上がりから、判定待機時間ΔＴの経過後に立ち上がる。
【００５５】
電気負荷１０３が内部で断線事故が発生するか、または、配線回路１０４ｂ、１０４ｃの断線事故やコネクタ（図示せず）の接触不良などの断路事故が発生し、負荷抵抗ＲＬが無限大を示す状態になると、状態検出トランジスタ１５１は、常に開路状態となり、状態検出信号Ｍｎは、プルアップ抵抗１５４によって常に論理レベル「Ｈ」を維持することになる。
【００５６】
この結果、制御出力信号Ｄｒが論理レベル「Ｌ」にあるときには、状態検出トランジスタ１５１は、本来は閉路すべきであるにもかかわらず開路状態となり、状態検出信号Ｍｎは、論理レベル「Ｈ」を持続し、断線異常の有無が判定されることになる。
なお、パワートランジスタ１３０内部に短絡異常が発生した場合も、制御出力信号Ｄｒが論理レベル「Ｌ」であるにもかかわらず、状態検出信号Ｍｎが論理レベル「Ｌ」にならないので、見掛け上では電気負荷１０３の断線異常として判定されることになる。
【００５７】
また、電気負荷１０３の負極側の配線回路１０４ｃが車体接地される地絡事故が発生した場合にも、制御出力信号Ｄｒが論理レベル「Ｌ」であるにもかかわらず、状態検出信号Ｍｎが論理レベル「Ｌ」にならないので、見掛け上では電気負荷１０３の断線異常として判定されることになる。
【００５８】
図４において、開閉端子電圧Ｔｒは、パワートランジスタ１３０の開路期間において、本来は電源電圧Ｖｂレベルとなるべきであるにもかかわらず、実際にはゼロ状態となっている。
また、状態検出信号Ｍｎは、状態検出信号Ｍｎが論理レベル「Ｈ」を持続している状態で、制御出力信号Ｄｒが論理レベル「Ｌ」であれば、本来は応答遅れ時間の経過後に論理レベル「Ｌ」となるべきであるにもかかわらず、論理レベル「Ｈ」を維持している。
【００５９】
さらに、図４においては、状態検出信号Ｍｎが論理レベル「Ｈ」を持続していることにより、制御出力信号Ｄｒが論理レベル「Ｌ」であるにもかかわらず、判定待機時間ΔＴの経過後に断線異常の有無が判定され、実際の断線異常判定信号は、論理レベル「Ｈ」となっている。
【００６０】
次に、図５のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による異常判定動作についてさらに詳細に説明する。
図５はプログラムメモリ１１２Ａ（図１参照）内の状態判定プログラム１１２ｂおよび異常処理プログラム１１２ｃの処理動作を示している。
なお、開閉制御手段（マイクロプロセッサ）１１０Ａは、給電制御プログラム１１２ａに基づいて、制御出力信号Ｄｒの論理レベルを「Ｈ」または「Ｌ」にセットして、電気負荷１０３への給電処理または給電停止処理を実行する。
【００６１】
図５において、ステップ５０１〜５０３、５０４ａ、５０４ｂ、５０５ａおよび５０５ｂからなる処理ブロック５０９（破線枠参照）は、論理判定手段を構成する異常状態判定手段（状態判定プログラム１１２ｂ）に対応する。
また、ステップ５１１〜５１７からなる処理ブロック５１９（破線枠参照）は、異常処理手段（異常処理プログラム１１２ｃ）に対応する。
【００６２】
また、異常状態判定手段５０９内において、ステップ５０２は、判定待機手段に対応する。
また、異常処理手段５１９内において、ステップ５１１は、異常判定確認処理を再度実行するための判定確認手段に対応し、ステップ５１４は異常報知手段に対応し、さらに、ステップ５１７は、異常発生状態の履歴情報を格納するための保存格納手段に対応する。
【００６３】
まず、異常状態判定手段５０９において、異常判定動作を開始し（ステップ５００）、前回動作時と今回動作時とで制御出力信号Ｄｒの論理レベルが変化しているか否かを判定する（ステップ５０１）。
ステップ５０１において、制御出力信号Ｄｒが変化していない（すなわち、ＮＯ）と判定されれば、ステップ５０３（後述する）に進む。
一方、ステップ５０１において、制御出力信号Ｄｒが変化している（すなわち、ＹＥＳ）と判定されれば、続いて、所定の判定待機時間ΔＴが経過したか否かを判定する（ステップ５０２）。
【００６４】
ステップ５０２において、判定待機時間ΔＴが経過していない（すなわち、ＮＯ）と判定されれば、ステップ５０２の判定処理を繰り返し実行し、判定待機時間ΔＴが経過した（すなわち、ＹＥＳ）と判定されれば、次の判定処理（ステップ５０３）に進む。
ステップ５０２（判定待機手段）においては、判定待機時間ΔＴ（図３、図４参照）だけ待機してから次の判定処理（ステップ５０３）に移行するために、ステップ５０２の実行開始後に判定待機時間ΔＴが経過するまでは、ステップ５０２を繰り返すようになっている。
【００６５】
次に、給電制御プログラム１１２ａを参照して、現在の制御出力信号Ｄｒが論理レベル「Ｈ」であるか否（論理レベル「Ｌ」）かを判定する（ステップ５０３）。
ステップ５０３において、制御出力信号Ｄｒが論理レベル「Ｈ」である（すなわち、ＹＥＳ）と判定されれば、続いて、状態検出信号Ｍｎが論理レベル「Ｈ」であるか否（論理レベル「Ｌ」）かを判定する（ステップ５０４ａ）。
【００６６】
ステップ５０４ａにおいて、状態検出信号Ｍｎが論理レベル「Ｈ」である（すなわち、ＹＥＳ）と判定されれば、直ちに、図５の異常判定動作の終了処理（ステップ５１０）に移行する。
また、ステップ５０４ａにおいて、状態検出信号Ｍｎが論理レベル「Ｌ」である（すなわち、ＮＯ）と判定されれば、短絡異常フラグＦａ（短絡異常判定信号）を「１」にセットして（ステップ５０５ａ）、異常処理手段５１９内の処理（ステップ５１１）に移行する。
【００６７】
一方、ステップ５０３において、制御出力信号Ｄｒが論理レベル「Ｌ」である（すなわち、ＮＯ）と判定されれば、続いて、状態検出信号Ｍｎが論理レベル「Ｌ」であるか否（論理レベル「Ｈ」）かを判定する（ステップ５０４ｂ）。
【００６８】
ステップ５０４ｂにおいて、状態検出信号Ｍｎが論理レベル「Ｌ」である（すなわち、ＹＥＳ）と判定されれば、直ちに終了処理（ステップ５１０）に移行する。
一方、ステップ５０４ｂにおいて、状態検出信号Ｍｎが論理レベル「Ｈ」である（すなわち、ＮＯ）と判定されれば、断線異常フラグＦｂ（断線異常判定信号）を「１」にセットして（ステップ５０５ｂ）、異常処理手段５１９内の処理（ステップ５１１）に移行する。
【００６９】
異常処理手段５１９においては、まず、異常状態判定手段５０９からの異常判定信号（短絡異常フラグＦａまたは断線異常フラグＦｂ）に応動して、異常状態判定手段５０９と同様の異常判定確認処理を再度実行する（ステップ５１１）。
判定確認手段による異常判定確認処理（ステップ５１１）は、異常状態判定手段５０９による処理（ステップ５０１〜５０５ｂ）に対応する。
【００７０】
続いて、異常判定確認処理（ステップ５１１）による確認結果が再び異常であるか否かを判定し（ステップ５１２）、確認結果が異常状態である（すなわち、ＹＥＳ）と判定されれば、異常フラグ（短絡異常フラグＦａまたは断線異常フラグＦｂ）に異常状態を確定記憶させる（ステップ５１３）。
また、異常報知指令を出力して警報表示器１０５を作動させるとともに、必要に応じて、制御出力信号Ｄｒを論理レベル「Ｌ」に固定して出力停止状態とし、電気負荷１０３に対する給電出力を停止させる（ステップ５１４）。
【００７１】
一方、ステップ５１２において、確認結果が正常（すなわち、ＮＯ）と判定されれば、異常状態判定手段５０９内のステップ５０５ａ、５０５ｂでセットされた異常フラグ（短絡異常フラグＦａまたは断線異常フラグＦｂ）をリセットして（ステップ５１５）、終了処理（ステップ５１０）に移行する。
【００７２】
次に、ステップ５１４に続いて、異常発生状態の履歴情報を転送保存（退避）する時期であるか否かを判定し（ステップ５１６）、履歴情報の退避時期でない（すなわち、ＮＯ）と判定されれば、直ちに、終了処理（ステップ５１０）に移行する。
一方、ステップ５１６において、履歴情報の退避時期である（すなわち、ＹＥＳ）と判定されれば、ステップ５１３で確定記憶された異常発生状態をデータメモリ１１３に転送保存して（ステップ５１７）、終了処理（ステップ５１０）に移行する。
【００７３】
開閉制御手段（マイクロプロセッサ）１１０Ａは、終了処理（ステップ５１０）に続いて、所定の待機期間の経過後に、異常判定動作の開始処理（ステップ５００）に再度移行するが、このときの待機期間に他の制御動作を実行する。
ただし、ステップ５１３において異常発生状態が確定記憶された後は、終了処理（ステップ５１０）に続いて、異常判定動作の開始処理（ステップ５００）に移行することはない。
【００７４】
また、異常処理手段５１９内において、退避時期の判定処理（ステップ５１６）は、たとえば、異常検出装置１００Ａの動作を停止する直前に「ＹＥＳ」と判定されるように設定されている。この場合、異常検出装置１００Ａは、電源スイッチ１０２を遮断してから暫時の給電が持続され、電源スイッチ１０２が遮断された後の暫時給電期間において、転送退避処理（ステップ５１７）を実行するようになっている。
【００７５】
以上のように、この発明の実施の形態１による給電回路の異常検出装置１００Ａは、直流電源１０１と、電気負荷１０３と、開閉制御手段１１０Ａにより開閉制御されるパワートランジスタ１３０とが、配線回路１０４ｂ、１０４ｃを介して互いに直列接続された給電回路の異常検出装置であって、パワートランジスタ１３０には、パワートランジスタ１３０と協働する定電流制御回路１４０ａ、過熱遮断回路１４０ｂおよび状態検出回路１５０が接続されている。
開閉制御手段１１０Ａは、異常状態判定手段５０９（状態判定プログラム１１２ｂ）および異常処理手段５１９（異常処理プログラム１１２ｃ）を備えている。
【００７６】
定電流制御回路１４０ａは、電流検出抵抗１３１の検出電圧に応動する導通制御トランジスタ１４２を含む。
また、定電流制御回路１４０ａは、負帰還制御回路を構成しており、パワートランジスタ１３０に流れる電流が、パワートランジスタ１３０の定格電流に対応した所定の基準電流Ｉｒよりも大きい制限閾値電流Ｉｃ以上の値とならないように、パワートランジスタ１３０の導通状態を線形制御する。
さらに、定電流制御回路１４０ａは、電気負荷１０３の短絡異常が発生したときには、パワートランジスタ１３０の両端電圧を、所定の論理判定電圧以上の値に維持する。
【００７７】
過熱遮断回路１４０ｂは、比較制御回路を構成しており、パワートランジスタ１３０の近傍温度を検出する温度検出素子１４５と、遮断制御トランジスタ１４３とを含み、パワートランジスタ１３０の近傍温度が所定温度を超過したときに、パワートランジスタ１３０を遮断する。
状態検出回路１５０は、パワートランジスタ１３０の両端電圧のレベルに応じて開閉動作する状態検出トランジスタ１５１と、パワートランジスタ１３０に並列接続された駆動抵抗（断線検出抵抗）１５２、１５３とを含む。
状態検出トランジスタ１５１の出力信号は、状態検出信号Ｍｎとして開閉制御手段１１０Ａに入力される。
【００７８】
異常状態判定手段５０９（状態判定プログラム１１２ｂ）は、論理判定手段を構成しており、制御出力信号Ｄｒがパワートランジスタ１３０に対する閉路指令（論理レベル「Ｈ」）であって、しかも、状態検出回路１５０により検出されたパワートランジスタ１３０の両端電圧が論理判定電圧以上の状態を持続している場合には、電気負荷１０３に短絡異常が発生した状態であると判定する。
【００７９】
また、異常状態判定手段５０９は、制御出力信号Ｄｒがパワートランジスタ１３０に対する開路指令（論理レベル「Ｌ」）であって、しかも、パワートランジスタ１３０の両端電圧が論理判定電圧以下の状態を持続している場合には、電気負荷１０３に断線異常が発生した状態であると判定する。
異常処理手段５１９（異常処理プログラム１１２ｃ）は、異常状態判定手段５０９の判定結果（短絡異常フラグＦａまたは断線異常フラグＦｂ）に基づいて、異常報知処理または制御出力信号Ｄｒの停止処理の少なくとも一方の処理を実行する。
【００８０】
パワートランジスタ１３０および導通制御トランジスタ１４２は、Ｎチャンネル型の電界効果トランジスタからなり、パワートランジスタ１３０は、制御出力信号Ｄｒが論理レベル「Ｈ」を示す場合には、ターンオン電圧Ｖｏｎ以上のゲート／ソース間電圧が印加されて、ドレーン／ソース間が閉路するように構成されている。
定電流制御回路１４０ａおよび過熱遮断回路１４０ｂは、制御出力信号Ｄｒの電圧を電源として動作する。
【００８１】
電流検出抵抗１３１は、パワートランジスタ１３０のドレーン電流に比例した微小電流が流れる電流ミラー回路に直列接続されており、パワートランジスタ１３０に基準電流Ｉｒが流れているときには第１の検出電圧Ｖ１を生成し、パワートランジスタ１３０に制限閾値電流Ｉｃが流れているときには第２の検出電圧Ｖ２を生成する。
第１の検出電圧Ｖ１は、導通制御トランジスタ１４２のゲートオフ電圧Ｖｏｆｆ以下の値に設定され、第２の検出電圧Ｖ２は、導通制御トランジスタ１４２のゲートオン電圧Ｖｏｎ以上の値に設定されている。
【００８２】
導通制御トランジスタ１４２のゲート端子には、電流検出抵抗１３１の検出電圧が印加されている。
また、導通制御トランジスタ１４２のドレーン端子は、互いに直列接続されて、パワートランジスタ１３０のゲート端子と開閉制御手段１１０Ａの制御出力端子との間に挿入された第１および第２の駆動抵抗１４１ａ、１４１ｂの接続点に接続され、導通制御トランジスタ１４２のソース端子は、パワートランジスタ１３０のソース端子とともに、直流電源１０１の負極端子に接続されている。
【００８３】
したがって、電流検出抵抗１３１による電力損失を大幅に低減して発熱を抑制するとともに、比較的簡易な回路を用いてパワートランジスタ１３０の通電電流を線形制御することができる。
また、定電流制御回路１４０ａや過熱遮断回路１４０ｂは、論理レベル「Ｈ」の制御出力信号Ｄｒ（閉路指令）の電圧を電源として作動するので、特別な電源を必要とせず、回路構成を簡略化することができる。
【００８４】
状態検出トランジスタ１５１は、パワートランジスタ１３０の両端電圧に応動した論理反転信号を状態検出信号Ｍｎとして開閉制御手段１１０Ａに入力する。
状態検出トランジスタ１５１の駆動抵抗１５２、１５３は、断線検出抵抗として機能している。
【００８５】
また、状態検出トランジスタ１５１の出力端子は、プルアップ抵抗１５４を介して、定電圧電源回路１２０の出力端子に接続されている。定電圧電源回路１２０は、開閉制御手段１１０Ａに対して制御電源電圧Ｖｃｃを印加する。
これにより、状態検出回路１５０は、パワートランジスタ１３０の開路両端電圧と制御電源電圧Ｖｃｃとよって動作するので、特別な制御電源を必要とせず、回路構成を簡略化することができる。
【００８６】
開閉制御手段１１０Ａは、プログラムメモリ１１２Ａを含むマイクロプロセッサにより構成され、プログラムメモリ１１２Ａは、パワートランジスタ１３０を開閉制御するための制御出力信号Ｄｒを生成する給電制御プログラム１１２ａ（給電制御手段）と、状態判定プログラム１１２ｂ（異常状態判定手段５０９）と、異常処理プログラム１１２ｃ（異常処理手段５１９）とを含む。
【００８７】
異常状態判定手段５０９（図５参照）は、制御出力信号Ｄｒの論理状態と状態検出信号Ｍｎの論理状態との相互関係を定期的に監視して、両者の相互関係に異常状態が検出されたときに、短絡異常フラグＦａまたは断線異常フラグＦｂを異常判定信号として生成する。
異常処理手段５１９は、判定確認手段５１１を含み、異常状態判定手段５０９からの異常判定信号に応動して異常判定確認処理を再度実行し、確認結果に応じて異常報知処理または制御出力信号Ｄｒの停止処理の少なくとも一方の処理を実行する。
【００８８】
このように、給電制御プログラム１１２ａを有する開閉制御手段（マイクロプロセッサ）１１０Ａに、異常判定機能を設けることにより、ハードウエア構成を簡略化して、安価に異常検出機能を実現することができる。
また、状態検出信号Ｍｎに重畳されたノイズによる誤判定を、判定確認手段によって防止して、平滑コンデンサ１５５（ノイズフィルタ）の平滑時定数を低減することにより、通常時には速やかに異常判定処理を実行することができる。
【００８９】
また、異常状態判定手段５０９は、判定待機手段５０２を含み、制御出力信号Ｄｒの論理が反転した直後において、状態検出回路１５０の応答時間（パワートランジスタ１３０の動作応答遅延時間を含む）に相当する過渡期間での異常判定動作を無効にし、開閉制御手段１１０Ａによる開閉切換時点の過渡期間で発生する異常判定を除外しているので、誤判定を防止することができる。
【００９０】
また、異常処理手段５１９は異常発生状態の履歴情報をデータメモリ１１３に転送する保存格納手段５１７を備えている
したがって、給電制御を行うマイクロプロセッサを用いて安価な構成で異常処理を行うことができるとともに、履歴情報を用いて保守点検を容易化することができる特徴がある。
【００９１】
さらに、遮断制御トランジスタ１４３は、Ｎチャンネル型の電界効果トランジスタからなり、パワートランジスタ１３０、定電流制御回路１４０ａおよび過熱遮断回路１４０ｂとともに一体化されたパワーモジュール１８０Ａを構成しているので、過電流保護機能および過熱保護機能を含む電気負荷１０３に対する給電回路を小型且つ安価に構成することができる。
【００９２】
実施の形態２．
なお、上記実施の形態１（図１）では、パワーモジュール１８０Ａとは別に状態検出回路１５０を構成したが、図６のように、パワーモジュール１８０Ｂ内に状態検出回路１７０を設けてもよい。
以下、図６を参照しながら、この発明の実施の形態２による給電回路の異常検出装置について説明する。
図６はこの発明の実施の形態２の全体構成を示す回路ブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。
【００９３】
図６において、異常検出装置１００Ｂは、具体的には、たとえば自動車用変速機の制御装置を構成しており、異常検出装置１００Ｂには、前述と同様に、直流電源１０１、電源スイッチ１０２、電気負荷１０３、警報表示器１０５などが外部接続されている。
また、電気負荷１０３は、たとえば変速機駆動用電磁弁の電磁コイルからなる。
【００９４】
異常検出装置１００Ｂの主要部を構成する開閉制御手段１１０Ｂは、演算処理用のＲＡＭメモリ１１１と、プログラムメモリ１１２Ｂと、データメモリ１１３とを含むマイクロプロセッサ（ＣＰＵ）により構成されている。
この場合、プログラムメモリ１１２Ｂ内の状態判定プログラム１１２ｄおよび異常処理プログラム１１２ｅは、後述するように、一部の処理内容が前述と異なる。
【００９５】
異常検出装置１００Ｂ内には、開閉制御手段１１０Ｂに加えて、定電圧電源回路１２０と、パワートランジスタ１３０、電流検出抵抗１３１、定電流制御回路１４０ａおよび過熱遮断回路１４０ｂを含むパワーモジュール１８０Ｂとが設けられているが、さらに、電気負荷１０３に対して並列接続された転流ダイオード１３３が追加されている。
【００９６】
これにより、パワートランジスタ１３０の閉路中に電気負荷１０３に流れていた負荷電流ＩＬは、パワートランジスタ１３０が開路したときには、転流ダイオード１３３を介して転流および減衰する。
したがって、電気負荷１０３の遮断応答性が悪化するものの、パワートランジスタ１３０の開路時にサージ電圧が生成されないので、前述（図１参照）の過電圧抑制ダイオード１３２および平滑コンデンサ１５５を不要にすることができる。
なお、平滑コンデンサ１５５については、削除せずに小容量のものを設けてもよい。
【００９７】
また、異常検出装置１００Ｂには、前述（図１）のバイポーラ型トランジスタを用いた状態検出回路１５０に代えて、Ｎチャンネル型の電界効果トランジスタからなる状態検出トランジスタ１７１を用いた状態検出回路１７０が設けられている。
状態検出回路１７０は、パワーモジュール１８０Ｂ内に配置されており、状態検出トランジスタ１７１に加えて、駆動抵抗１７２、分圧抵抗１７３および電圧制限ダイオード１７５を有する。
【００９８】
状態検出回路１７０において、駆動抵抗１７２および分圧抵抗１７３は、互いに直列接続されて、パワートランジスタ１３０のドレーン／ソース端子間に挿入されている。
駆動抵抗１７２と分圧抵抗１７３との接続点は、状態検出トランジスタ１７１のゲート端子に接続され、分圧抵抗１７３には、電圧制限ダイオード１７５が並列接続されている。
【００９９】
状態検出トランジスタ１７１のソース端子は、車体接地されている。
また、状態検出トランジスタ１７１のドレーン端子は、状態検出信号Ｍｎが入力される開閉制御手段１１０Ｂの入力端子に接続されるとともに、プルアップ抵抗１７４を介して定電圧電源回路１２０の出力端子に接続されている。
【０１００】
電気負荷１０３の正常状態においてパワートランジスタ１３０が開路されると、電気負荷１０３および駆動抵抗１７２からなる直列回路を介して、状態検出トランジスタ１７１にゲート電圧が印加され、これにより、状態検出トランジスタ１７１が閉路して、開閉制御手段１１０Ｂに入力される状態検出信号Ｍｎが論理レベル「Ｌ」となる。
【０１０１】
なお、駆動抵抗（断線検出抵抗）１７２の抵抗値Ｒｄは、電気負荷１０３の負荷抵抗ＲＬに比べて十分に大きい関係（Ｒｄ＞＞ＲＬ）となるように設定されている。
また、状態検出トランジスタ１７１のドレーン端子にプルアップ抵抗１７４を接続することにより、電気負荷１０３の断線状態においては、状態検出トランジスタ１７１のゲート端子の電圧がゼロとなって状態検出トランジスタ１７１が開路し、状態検出信号Ｍｎの論理レベルが常に「Ｈ」となるようになっている。
【０１０２】
以上のように構成された異常検出装置１００Ｂは、前述（図２〜図５参照）とほぼ同様の動作を行う。
図６において、パワーモジュール１８０Ｂは、パワートランジスタ１３０、電流検出抵抗１３１、定電流制御回路１４０ａ、過熱遮断回路１４０ｂおよび状態検出回路１７０を一体構成しているが、パワーモジュール１８０Ｂの端子数を削減するために、プルアップ抵抗１７４を、状態検出回路１７０（パワーモジュール１８０Ｂ）の外部に接続している。
【０１０３】
なお、電気負荷１０３がたとえば４相ステッピングモータで構成されている場合には、４相ステッピングモータ内の４個の界磁コイルの各々にパワートランジスタが使用されるので、２個のパワーモジュール（図示せず）を用いて１台の４相ステッピングモータを制御するように構成してもよい。この場合、１個のパワーモジュールに、２個分のパワートランジスタおよび関連回路が収納されることになる。
【０１０４】
次に、図７のフローチャートを参照しながら、この発明の実施の形態２による動作について詳細に説明する。
図７はプログラムメモリ１１２Ｂ内の状態判定プログラム１１２ｄおよび異常処理プログラム１１２ｅの動作を示している。
図７において、異常状態判定手段７０９および異常処理手段７１９は、前述（図５参照）の異常状態判定手段５０９および異常処理手段５１９に対応している。
【０１０５】
図７内のステップ７００〜７０３、７０４ａ、７０４ｂ、７１０、７１６および７１７は、前述のステップ５００〜５０３、５０４ａ、５０４ｂ、５１０、５１６および５１７と同様の処理である。
また、図７内のステップ７１４ａおよび７１４ｂは、前述のステップ５１４と同様の処理である。
したがって、ステップ７０２は判定待機手段に相当し、ステップ７１４ａ、７１４ｂは異常報知手段に相当し、ステップ７１７は保存格納手段に相当している。
【０１０６】
なお、異常状態判定手段７０９内のステップ７０５ａ、７０５ｂは、異常検出回数を計数する計数手段を構成しており、異常処理手段７１９内のステップ７１３ａ、７１３ｂは、異常確定記憶手段を構成している。
この場合、計数手段（ステップ７０５ａ、７０５ｂ）は、短絡異常および断線異常の発生回数をアップカウントするための短絡異常カウンタＣＮａおよび断線異常カウンタＣＮｂを有する。
【０１０７】
また、開閉制御手段（マイクロプロセッサ）１１０Ｂは、前述と同様に、給電制御プログラム１１２ａに基づいて、制御出力信号Ｄｒの論理レベルを「Ｈ」または「Ｌ」にセットして、電気負荷１０３への給電処理または給電停止処理を実行する。
【０１０８】
まず、開閉制御手段１１０Ｂは、異常判定動作を開始し（ステップ７００）、前回動作時と今回動作時とで制御出力信号Ｄｒの論理レベルが変化しているか否かを判定する（ステップ７０１）。
ステップ７０１において、制御出力信号Ｄｒの論理レベルが変化している（すなわち、ＹＥＳ）と判定されればステップ７０２に移行し、論理レベルが変化していない（すなわち、ＮＯ）と判定されればステップ７０３に移行する。
【０１０９】
ステップ７０２においては、判定待機時間ΔＴ（図３、図４参照）の待機処理を実行し（ステップ７０２）、判定待機時間ΔＴの経過後にステップ７０３に移行する。
ステップ７０３においては、給電制御プログラム１１２ａを参照して、現在の制御出力信号Ｄｒが論理レベル「Ｈ」であるか否（論理レベル「Ｌ」）かを判定し、制御出力信号Ｄｒが論理レベル「Ｈ」である（すなわち、ＹＥＳ）と判定されればステップ７０４ａに移行し、論理レベル「Ｌ」である（すなわち、ＮＯ）と判定されればステップ７０４ｂに移行する。
【０１１０】
ステップ７０４ａにおいては、状態検出信号Ｍｎが論理レベル「Ｈ」であるか否（論理レベル「Ｌ」）かを判定し、状態検出信号Ｍｎが論理レベル「Ｈ」である（すなわち、ＹＥＳ）と判定されれば、短絡異常発生回数を計数する短絡異常カウンタＣＮａの計数値をゼロにリセットして（ステップ７０６ａ）、終了処理（ステップ７１０）に移行する。
【０１１１】
一方、ステップ７０４ａにおいて、状態検出信号Ｍｎが論理レベル「Ｌ」である（すなわち、ＮＯ）と判定されれば、短絡異常カウンタＣＮａに「１」を加算（カウンタ値をインクリメント）し（ステップ７０５ａ）、続いて、短絡異常カウンタＣＮａの計数値が所定値（閾値回数）αまでカウントアップしたか否かを判定する（ステップ７０７ａ）。
【０１１２】
ステップ７０７ａにおいて、ＣＮａ＜α（すなわち、ＮＯ）と判定されれば、終了処理（ステップ７１０）に移行し、ＣＮａ＝α（すなわち、ＹＥＳ）と判定されれば、異常処理手段７１９内のステップ７１３ａ（後述する）に移行する。
【０１１３】
一方、ステップ７０３の判定結果「ＮＯ」から分岐したステップ７０４ｂにおいては、状態検出信号Ｍｎが論理レベル「Ｌ」であるか否（論理レベル「Ｈ」）かを判定し、状態検出信号Ｍｎが論理レベル「Ｌ」である（すなわち、ＹＥＳ）と判定されれば、断線異常発生回数を計数する断線異常カウンタＣＮｂの計数値をゼロにリセットして（ステップ７０６ｂ）、終了処理（ステップ７１０）に移行する。
【０１１４】
一方、ステップ７０４ｂにおいて、状態検出信号Ｍｎが論理レベル「Ｈ」である（すなわち、ＮＯ）と判定されれば、断線異常カウンタＣＮｂに「１」を加算（カウンタ値をインクリメント）し（ステップ７０５ｂ）、続いて、断線異常カウンタＣＮｂの計数値が所定値（閾値回数）βまでカウントアップしたか否かを判定する（ステップ７０７ｂ）。
【０１１５】
ステップ７０７ｂにおいて、ＣＮｂ＜β（すなわち、ＮＯ）と判定されれば、終了処理（ステップ７１０）に移行し、ＣＮｂ＝β（すなわち、ＹＥＳ）と判定されれば、異常処理手段７１９内のステップ７１３ｂ（後述する）に移行する。
なお、ステップ７０７ａ、７０７ｂにおける比較基準となる閾値回数α、βは、給電回路に要求される異常検出精度に応じて設定されるが、α＝βとしてもよい。
【０１１６】
異常処理手段７１９内のステップ７１３ａ（異常確定記憶手段）においては、ステップ７０７ａからの短絡異常カウンタＣＮａのカウントアップ信号に応動して、短絡異常フラグＦＡに「１」をセットして、短絡異常状態を確定記憶する。
同様に、異常処理手段７１９内のステップ７１３ｂ（異常確定記憶手段）においては、ステップ７０７ｂからの断線異常カウンタＣＮｂのカウントアップ信号に応動して、断線異常フラグＦＢに「１」をセットして、断線異常状態を確定記憶する。
【０１１７】
短絡異常の確定記憶処理（ステップ７１３ａ）に続いて、ステップ７１４ａにおいては、短絡異常の報知指令を出力して警報表示器１０５を作動させるとともに、必要に応じて、制御出力信号Ｄｒを論理レベル「Ｌ」に固定して出力停止状態とし、電気負荷１０３に対する給電出力を停止させる。
同様に、断線異常の確定記憶処理（ステップ７１３ｂ）に続いて、ステップ７１４ｂにおいては、断線異常の報知指令を出力して警報表示器１０５を作動させるとともに、必要に応じて、制御出力信号Ｄｒを論理レベル「Ｌ」に固定して出力停止状態とし、電気負荷１０３に対する給電出力を停止させる。
【０１１８】
最後に、異常発生状態の履歴情報の退避時期であるか否かを判定し（ステップ７１６）、退避時期でない（すなわち、ＮＯ）と判定されれば、終了処理（ステップ７１０）に移行し、一方、退避時期である（すなわち、ＹＥＳ）と判定されれば、履歴情報の保存処理（ステップ７１７）を実行して、終了処理（ステップ７１０）に移行する。
ステップ７１７においては、ステップ７１３ａ、７１３ｂによって確定記憶された異常発生状態の履歴情報がデータメモリ１１３に転送保存される。
【０１１９】
また、前述と同様に、開閉制御手段（マイクロプロセッサ）１１０Ｂは、終了処理（ステップ７１０）に続いて、所定の待機期間の経過後に異常判定開始処理（ステップ７００）に再度移行し、この待機期間中に他の制御動作を実行するとともに、ステップ７１３ａ、７１３ｂでの異常状態の確定記憶後は、ステップ７００に移行することはない。
【０１２０】
また、退避時期の判定処理（ステップ７１６）は、たとえば異常検出装置１００Ｂの動作停止処理の実行直前に「ＹＥＳ」と判定されるように設定されており、異常検出装置１００Ｂは、電源スイッチ１０２を遮断してから暫時の給電が持続され、電源スイッチ１０２が遮断された後の暫時給電期間において、転送退避処理（ステップ７１７）を実行するようになっている。
【０１２１】
また、ステップ７０５ａ、７０５ｂで用いられる各カウンタＣＮａ、ＣＮｂは、いずれもアップカウンタとして説明したが、ダウンカウンタとしてもよい。
ダウンカウンタを用いた場合には、初期値として所定の閾値回数が設定され、異常状態が検出されるごとにデクリメントし、カウンタの計数値がゼロに達した時点で、異常判定信号（カウントアップ信号）を生成することになる。
すなわち、各カウンタの計数値は、アップカウンタの場合には、電源投入時に「０」に初期化され、ダウンカウンタの場合には、電源投入時に所定の閾値回数に初期化される。
【０１２２】
以上のように、この発明の実施の形態２による給電回路の異常検出装置１００Ｂは、直流電源１０１と、電気負荷１０３と、開閉制御手段１１０Ｂにより開閉制御されるパワートランジスタ１３０とが、配線回路１０４ｂ、１０４ｃを介して互いに直列接続された給電回路の異常検出装置であって、パワートランジスタ１３０には、パワートランジスタ１３０と協働する定電流制御回路１４０ａ、過熱遮断回路１４０ｂおよび状態検出回路１７０が接続されている。
また、開閉制御手段１１０Ｂは、異常状態判定手段７０９（状態判定プログラム１１２ｄ）および異常処理手段７１９（異常処理プログラム１１２ｅ）を備えている。
【０１２３】
状態検出回路１７０は、パワートランジスタ１３０の両端電圧のレベルに応じて開閉動作する状態検出トランジスタ１７１と、パワートランジスタ１３０に並列接続された断線検出抵抗１７２とを備え、状態検出トランジスタ１７１の出力信号を状態検出信号Ｍｎとして開閉制御手段１１０Ｂに入力する。
【０１２４】
状態検出トランジスタ１７１は、パワートランジスタ１３０の両端電圧に応動して論理反転信号（状態検出信号Ｍｎ）を生成、状態検出トランジスタ１７１の駆動抵抗１７２は、断線検出抵抗として機能する。
また、状態検出トランジスタ１７１の出力端子は、プルアップ抵抗１７４を介して定電圧電源回路１２０の出力端子に接続され、定電圧電源回路１２０の出力端子は、開閉制御手段１１０Ｂに制御電源電圧Ｖｃｃを印加している。
したがって、状態検出回路１７０は、パワートランジスタ１３０の開路両端電圧と制御電源電圧Ｖｃｃよって動作するので、特別な制御電源を必要とせず、回路構成を簡略化することができる。
【０１２５】
開閉制御手段１１０Ｂは、プログラムメモリ１１２Ｂを含むマイクロプロセッサにより構成され、プログラムメモリ１１２Ｂは、パワートランジスタ１３０を開閉制御するための制御出力信号Ｄｒを生成する給電制御プログラム１１２ａと、異常状態判定手段７０９を構成する状態判定プログラム１１２ｄと、異常処理手段７１９を構成する異常処理プログラム１１２ｅとを含む。
【０１２６】
異常状態判定手段７０９は、制御出力信号Ｄｒの論理状態と状態検出信号Ｍｎの論理状態との相互関係を定期的に監視して、両者の相互関係が異常状態を示すごとに、計数手段（ステップ７０５ａ、７０５ｂ）によりカウンタＣＮａまたはＣＮｂをインクリメントするとともに、相互関係が正常を示すときにカウンタ計数値をリセットする。
異常処理手段７１９は、計数手段７０５ａ、７０５ｂの計数値が所定の閾値回数α、βに達したときに、異常確定記憶手段（ステップ７１３ａ、７１３ｂ）により、フラグＦＡ、ＦＢをセットして異常判定結果を確定し、この確定結果に応じて異常報知処理または制御出力信号Ｄｒの停止処理の少なくとも一方の処理を実行する。
【０１２７】
このように、電気負荷１０３に対する給電制御を行う開閉制御手段（マイクロプロセッサ）１１０Ｂに異常判定機能を設けることにより、ハードウエア構成を簡略化して、安価に異常検出機能を実現することができる。
また、計数手段（カウンタＣＮａ、ＣＮｂ）の比較設定値すなわち異常確定レベル（閾値回数α、β）を任意に変更することにより、ノイズによる誤判定防止レベルを調整することができる。
【０１２８】
また、過熱遮断回路１４０ｂ内の遮断制御トランジスタ１４３、および、状態検出回路１７０内の状態検出トランジスタ１７１は、Ｎチャンネル型の電界効果トランジスタからなり、パワートランジスタ１３０、定電流制御回路１４０ａ、過熱遮断回路１４０ｂおよび状態検出回路１７０は、一体化されたパワーモジュール１８０Ｂにより構成されているので、電気負荷１０３に対する給電回路（過電流保護機能、過熱保護機能および状態検出回路１７０を含む）を小型且つ安価に構成することができる。
【０１２９】
さらに、パワーモジュール１８０Ｂは、パワートランジスタ１３０の閉路中には、制御出力信号Ｄｒから制御電源を取得し、パワートランジスタ１３０の開路中には、パワートランジスタ１３０の両端電圧により状態検出回路１７０の駆動電源を取得しているので、パワーモジュール１８０Ｂに対する制御電源用の端子を不要にすることができる。
【図面の簡単な説明】
【０１３０】
【図１】この発明の実施の形態１に係る給電回路の異常検出装置の全体構成を示す回路ブロック図である。
【図２】この発明の実施の形態１の正常時における動作特性を示すタイミングチャートである。
【図３】この発明の実施の形態１の短絡異常時における動作特性を示すタイミングチャートである。
【図４】この発明の実施の形態１の断線異常時における動作特性を示すタイミングチャートである。
【図５】この発明の実施の形態１による異常判定動作を示すフローチャートである。
【図６】この発明の実施の形態２に係る給電回路の異常検出装置の全体構成を示す回路ブロック図である。
【図７】この発明の実施の形態２による異常判定動作を示すフローチャートである。
【符号の説明】
【０１３１】
１００Ａ、１００Ｂ  異常検出装置、１０１  直流電源、１０３  電気負荷、１０４ａ  電源線、１０４ｂ、１０４ｃ  配線回路、１０５  警報表示器、１１０Ａ、１１０Ｂ  開閉制御手段、１１２Ａ、１１２Ｂ  プログラムメモリ、１１２ａ  給電制御プログラム（給電制御手段）、１１２ｂ、１１２ｄ  状態判定プログラム（異常状態判定手段）、１１２ｃ、１１２ｅ  異常処理プログラム（異常処理手段）、１１３  データメモリ、１２０  定電圧電源回路、１３０  パワートランジスタ、１３１  電流検出抵抗、１４０ａ  定電流制御回路、１４１ａ  第１の駆動抵抗、１４１ｂ  第２の駆動抵抗、１４２  導通制御トランジスタ、１４０ｂ  過熱遮断回路、１４３  遮断制御トランジスタ、１４５  温度検出素子、１５０、１７０  状態検出回路、１５１、１７１  状態検出トランジスタ、１５２、１５３、１７２  駆動抵抗（断線検出抵抗）、１５４、１７４  プルアップ抵抗、１８０Ａ、１８０Ｂ  パワーモジュール、５０２、７０２  判定待機手段、５０９、７０９  異常状態判定手段、５１１  判定確認手段、５１４、７１４ａ、７１４ｂ  異常報知手段、５１７、７１７  保存格納手段、５１９、７１９  異常処理手段、７０５ａ、７０５ｂ  計数手段、７１３ａ、７１３ｂ  異常確定記憶手段、ＣＮａ  短絡異常カウンタ、ＣＮｂ  断線異常カウンタ、Ｄｒ  制御出力信号、Ｆａ  短絡異常フラグ（短絡異常判定信号）、Ｆｂ  断線異常フラグ（断線異常判定信号）、ＩＬ  負荷電流、Ｍｎ  状態検出信号（論理反転信号）、Ｔｒ  開閉端子電圧、Ｖｃｃ  制御電源電圧、α、β  所定値（閾値回数）、Δｔ１、Δｔ２  動作応答遅延時間、ΔＴ１、ΔＴ２  応答時間、ΔＴ  判定待機時間（過渡期間）。
【図１】
2007135294.tif 000003
【図２】
2007135294.tif 000004
【図３】
2007135294.tif 000005
【図４】
2007135294.tif 000006
【図５】
2007135294.tif 000007
【図６】
2007135294.tif 000008
【図７】
2007135294.tif 000009
【手続補正書】
【提出日】平成18年2月21日(2006.2.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
図１のように、直流電源１０１、電気負荷１０３、パワートランジスタ１３０は、互いに直列接続され、パワートランジスタ１３０の開閉端子電圧Ｔｒは、状態検出回路１５０により、「Ｈ」、「Ｌ」レベルに２値化されて開閉制御手段１１０Ａに入力される。
パワートランジスタ１３０は、定電流制御回路１４０ａにより線形制御されて過大電流が抑制され、過熱遮断回路１４０ｂにより通電遮断される。
【手続補正書】
【提出日】平成18年3月17日(2006.3.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記プログラムメモリは、内蔵または外付けされた不揮発性のデータメモリを含み、
前記異常処理手段は、異常発生状態の履歴情報を格納する保存格納手段を含み、
前記保存格納手段は、前記履歴情報を前記データメモリに転送することを特徴とする請求項４または請求項５に記載の給電回路の異常検出装置。