(57)【要約】【課題】伝送線路のベンド部に寄生する容量による反射/透過特性の劣化を抑圧。【解決手段】移相器の遅延経路5を、第１の伝送線路8a、スイッチ素子7a、第２の伝送線路8b、先端開放スタブ9、第３の伝送線路8c、スイッチ素子7b、第４の伝送線路8dにより構成し、移相器の基準経路6を、スイッチ素子7c、第５の伝送線路8e、スイッチ素子7dにより構成する。システムインピーダンスR0、ベンド部に発生する寄生容量Cpに対し、先端開放スタブ9の電気長を、arctan(2ωCpR0)で与えられる一つの値とし、第１および第２の伝送線路8a,8bの電気長の和、および前記第３および第４の伝送線路8c,8dの電気長の和を、arctan(2/(ωCpR0))で与えられる一つの値とし、第５の伝送線路8eの電気長を、2×arctan(2/(ωCpR0))−π/2で与えられる一つの値とする。第１および第４の伝送線路8a,8dの電気長を、第５の伝送線路8eの電気長θRに対し、arctan(2/tan(θR))で与えられる一つの値とする。【選択図】図１
2007258863.tif 000002
【特許請求の範囲】
【請求項１】
遅延経路と基準経路が並列に接続された線路切換型移相器であって、前記遅延経路は、第１の伝送線路、第１のスイッチ素子、第２の伝送線路、先端開放スタブ、第２の伝送線路の電気長の±１０％の範囲の電気長を有する第３の伝送線路、第２のスイッチ素子、および、第１の伝送線路の電気長の±１０％の範囲の電気長を有する第４の伝送線路が順次接続されることにより構成され、前記基準経路は、第３のスイッチ素子、第５の伝送線路および第４のスイッチ素子が順次接続されることにより構成されていることを特徴とする線路切換型移相器。
【請求項２】
前記第１乃至第５の伝送線路および前記先端開放スタブの特性インピーダンスおよび電気長は、前記遅延経路の入・出力端における反射係数が一致し、かつ、前記基準経路の入・出力端における反射係数が一致するように設定されていることを特徴とする請求項１に記載の線路切換型移相器。
【請求項３】
前記第１乃至第５の伝送線路および前記先端開放スタブの特性インピーダンスの実部が、システムインピーダンス（回路の入出力端子に接続される負荷インピーダンス）の実部R0の±２５％の範囲であることを特徴とする請求項１または２に記載の線路切換型移相器。
【請求項４】
前記先端開放スタブの電気長は、前記システムインピーダンスの実部をR0、前記ベンド部に発生する寄生容量をCp、信号の角周波数をωとして、arctan(2ωCpR0)で与えられる一つの値の±２０％の範囲であり、前記第１および第２の伝送線路の電気長の和、並びに、前記第３および第４の伝送線路の電気長の和は、arctan(2/(ωCpR0)) で与えられる一つの値の±２０％の範囲であり、前記第５の伝送線路の電気長は、2×arctan(2/(ωCpR0))−π/2で与えられる一つの値の±２０％の範囲であって、前記第１および第４の伝送線路の電気長は、前記第５の伝送線路の電気長をθRとして、arctan(2/tan(θR))で与えられる一つの値の±２０％の範囲であることを特徴とする請求項１または３に記載の線路切換型移相器。
【請求項５】
前記遅延経路と前記基準経路の透過係数の位相回転の差がπ/２±２０％の範囲であることを特徴とする請求項１から４のいずれかに記載の線路切換型移相器。
【請求項６】
遅延経路と基準経路が並列に接続された線路切換型移相器であって、遅延経路は、第６の伝送線路、第５のスイッチ素子、第７の伝送線路、第６のスイッチ素子、第６の伝送線路の電気長の±１０％の範囲の電気長を有する第８の伝送線路が順次接続されることにより構成され、基準経路は、第７のスイッチ素子、第９の伝送線路、および第８のスイッチ素子が順次接続されることにより構成されていることを特徴とする線路切換型移相器。
【請求項７】
前記第６乃至第９の伝送線路の特性インピーダンスおよび電気長は、前記遅延経路の入・出力端における反射係数が一致し、かつ、前記基準経路の入・出力端における反射係数が一致するように設定されていることを特徴とする請求項６に記載の線路切換型移相器。
【請求項８】
前記第６乃至第９の伝送線路の特性インピーダンスの実部が、入出力インピーダンス（回路の入出力端子に接続される負荷インピーダンス）の実部R0の±２５％の範囲であることを特徴とする請求項６または７に記載の線路切換型移相器。
【請求項９】
前記第６、第７および第８の伝送線路の電気長の和は、前記システムインピーダンスの実部をR0、ベンド部に発生する寄生容量をCp、信号の角周波数をωとして、arctan(2/(ωCpR0))で与えられる一つの値の±２０％の範囲であり、前記第９の伝送線路の電気長は、arctan(2/(ωCpR0))−πで与えられる一つの値の±２０％の範囲であり、前記第６および第８の伝送線路の電気長は、前記第９の伝送線路の電気長をθRとして、arctan(2/tan(θR))で与えられる一つの値の±２０％の範囲であることを特徴とする請求項６または８に記載の線路切換型移相器。
【請求項１０】
前記遅延経路と前記基準経路の透過係数の位相回転の差がπ±２０％の範囲であることを特徴とする請求項６から９のいずれかに記載の線路切換型移相器。
【請求項１１】
前記第１、第２、第３、第４、第５、第６、第７、第８または第９の伝送線路は、マイクロストリップ線路の構造を有することを特徴とする請求項１から１０のいずれかに記載の線路切換型移相器。
【請求項１２】
前記第１、第２、第３、第４、第５、第６、第７または第８のスイッチ素子は、機械的構造を有するスイッチ素子であることを特徴とする請求項１から１１のいずれかに記載の線路切換型移相器。
【請求項１３】
前記第１、第２、第３、第４、第５、第６、第７または第８のスイッチ素子は、MEMS構造を有するスイッチ素子であることを特徴とする請求項１から１１のいずれかに記載の線路切換型移相器。
【請求項１４】
請求項１から１３のいずれかに記載された線路切換型移相器を含むことを特徴とする多ビット移相回路。
【請求項１５】
第１の遅延経路と第１の基準経路が並列に接続された第１の線路切換型移相器であって、前記第１の遅延経路は、第１の伝送線路、第１のスイッチ素子、第２の伝送線路、先端開放スタブ、第２の伝送線路の電気長の±１０％の範囲の電気長を有する第３の伝送線路、第２のスイッチ素子、および、第１の伝送線路の電気長の±１０％の範囲の電気長を有する第４の伝送線路が順次接続されることにより構成され、前記第１の基準経路は、第３のスイッチ素子、第５の伝送線路および第４のスイッチ素子が順次接続されることにより構成されている第１の線路切換型移相器と、
第２の遅延経路と第２の基準経路が並列に接続された第２の線路切換型移相器であって、第２の遅延経路は、第６の伝送線路、第５のスイッチ素子、第７の伝送線路、第６のスイッチ素子、第６の伝送線路の電気長の±１０％の範囲の電気長を有する第８の伝送線路が順次接続されることにより構成され、第２の基準経路は、第７のスイッチ素子、第９の伝送線路、および第８のスイッチ素子が順次接続されることにより構成されている第２の線路切換型移相器と、
を含むことを特徴とする多ビット移相回路。
【請求項１６】
請求項１４または１５に記載された多ビット移相回路を用いて構成したことを特徴とするフェーズドアレイアンテナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波・ミリ波帯で用いられる移相器、特に線路切換型のデジタル移相器およびそれを含む多ビット移相回路並びにそれを用いたフェーズドアレイアンテナに関するものである。
【背景技術】
【０００２】
線路切換型のデジタル移相器は、異なる電気長を有する伝送線路を並列に設け、スイッチ素子により何れかの伝送線路を選択することにより、通過信号の位相を離散的に制御する回路である。マイクロ波・ミリ波帯の様々なシステムで用いられる基本回路であるが、最も代表的な応用は、通信システムやレーダーシステムにおけるフェーズドアレイ中の位相制御回路である。フェーズドアレイ中では、２２．５°、４５°、９０°、１８０°等のデジタル移相器が必要とされるが、２２．５°、４５°等の小移相量には線路装荷型のデジタル移相器が主に用いられるのに対し、線路切換型のデジタル移相器は主に９０°、１８０°等の大移相量の移相器として用いられる。以下図面を参照して、従来の線路切換型デジタル移相器について説明する。
【０００３】
図１７は、従来の線路切換型デジタル移相器の例を示す回路図である。この従来の線路切換型デジタル移相器は、入力端子１、出力端子２、入力伝送線路３、出力伝送線路４、遅延経路５、基準経路６とから構成される。遅延経路５は、スイッチ素子７ａ、７ｂ、伝送線路８ａとから構成され、基準経路６は、スイッチ素子７ｃ、７ｄ、伝送線路８ｂとから構成される。スイッチ素子７ａ、７ｂをオン状態とし、スイッチ素子７ｃ、７ｄをオフ状態とすることにより、高周波信号を遅延経路側を通過させる。逆に、スイッチ素子７ａ、７ｂをオフ状態とし、スイッチ素子７ｃ、７ｄをオフ状態とすることにより、高周波信号を基準経路側を通過させる。遅延経路側の伝送線路８ａと基準経路側の伝送線路８ｂとの間には、例えば９０°や１８０°等の電気長差を設け、これにより位相を離散的に制御する。図１８（ａ）、（ｂ）は、それぞれ遅延経路通過時、基準経路通過時の回路図を示している。
【０００４】
図１９は、図１７に示した回路のレイアウト図の一例である。伝送線路はマイクロストリップ線路により実現している。また、この図ではスイッチ素子は回路記号により示している。
図２０は、スイッチ素子をＭＥＭＳ(Ｍｉｃｒｏ-Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ)スイッチにより実現した場合のレイアウト図である。図２１は、図２０におけるＡ-Ａ’断面における断面図である。この図に示すようにＭＥＭＳスイッチは、スイッチを構成する電極を機械的に上下させることにより、電気的なオン状態とオフ状態の切換を行なうスイッチ素子である。この図では明瞭化のため、スイッチ素子の電極幅を伝送線路８ａ、８ｂに比較し狭く描いてあるが、実際には特性インピーダンスの不連続を生じさせないために、スイッチ素子の電極幅は伝送線路の線路幅と同一とするのが通常である。
【０００５】
図２２は、遅延経路側のスイッチ素子７ａ、７ｂをオン状態とした場合の遅延経路側のレイアウト図を示している。このように線路切換型のデジタル移相器においてはレイアウト上、図中に○で示す部分にベンド部３ａ、４ａが生じる。ベンド部には容量等の寄生成分が発生し、反射損失特性、挿入損失特性を劣化させる。
次に、図２３乃至２７を用いて、上記のベンド部に生じる寄生成分について説明する。図２３に示すような直角に折り曲げた伝送線路において、斜線部分をベンド部と定義する。図２４は図２３のＢ-Ｂ’における断面図である。ここで伝送線路の幅をw、誘電体基板１１の基板厚をh、比誘電率をεrとする。このようなベンド部は、図２５に示すような寄生キャパシタ１０、および寄生インダクタ１３ａ、１３ｂとから構成される等価回路モデルにより、正確に特性を記述できることが広く知られている。このような等価回路モデルは、例えば非特許文献１に示されている。寄生キャパシタ１０の容量Cpは、w/h＜1のとき、
【０００６】
【数１】
2007258863.tif 000003
w/h≧1のとき
【０００７】
【数２】
2007258863.tif 000004
で与えられる。また寄生インダクタ１３ａ、１３ｂのインダクタンスLpは、
【０００８】
【数３】
2007258863.tif 000005
で与えられる。これらにより計算される値は、2.5 ≦ εr ≦ 15、の条件下で5%以内の正確性を有する。
【０００９】
ここで、誘電体基板１１として比誘電率εr=6.0、基板厚h=200 μmのガラス基板を用い、伝送線路として線路幅w=300 μmのマイクロストリップ線路を形成する場合を考える。このとき、マイクロストリップ線路の特性インピーダンスは約50Ωとなる。上式によりこの場合のベンド部の寄生成分が計算でき、それぞれCp=0.0377 pF、Lp=0.0138 nHと見積もられる。これらの寄生成分の影響を調べるために、特性インピーダンスに等しい値の負荷R0=50Ωを見込んだ場合の反射係数Γ1乃至Γ3を計算した（図２５〜図２７）。ここで、Γ０はベンド部端から負荷R0を見込む反射係数、Γ1は寄生インダクタ１３ｂの入力側から負荷R0を見込む反射係数、Γ2は寄生キャパシタ１０の入力側から負荷R0を見込む反射係数、Γ3は寄生インダクタ１３ａの入力側から負荷R0を見込む反射係数である（図２６）。図２７に示すように、Γ0（=0）からΓ1、Γ2からΓ3では反射係数の変化は非常に小さいのに対し、Γ1からΓ2で反射係数が大きく変化している。即ち、寄生インダクタ１３ａ、１３ｂのインダクタンスは反射係数に殆ど影響を与えないのに対し、寄生キャパシタ１０の容量は反射係数を大きく変化させる。つまりベンド部の寄生成分としては寄生容量が支配的である。よって、以下では寄生インダクタンスは無視し寄生容量のみを考える。
【非特許文献１】K.C. Gupta、Ramesh Garg、Inder Bahl、Prakash Bhartia著「Microstrip Lines and Slotlines, Second Edition」Artech House Boston・London 1996年、pp.194-195
【発明の開示】
【発明が解決しようとする課題】
【００１０】
而して、図２８（ａ）、（ｂ）は、この寄生容量を考慮に入れた場合の、遅延経路通過時および基準経路通過時の線路切換型移相器の回路図である。ここに示した寄生キャパシタ１０ａ、１０ｂ、１０ｃ、１０ｄの容量が移相器の反射損失特性、ひいては挿入損失特性を劣化させる。
このようなベンド部に生じる寄生容量を低減するために、図２９に示すように入力伝送線路３、出力伝送線路４の端部をカットすることが考えられる。図３０は、遅延経路側のスイッチがオンになった場合の、遅延経路側のレイアウト図を示している。しかし、このような手段をとっても完全に寄生容量を削除することはレイアウト上の制約から一般に非常に困難である。
本発明は以上の点に鑑みなされたものであって、簡易な構成で、ベンド部に生じる寄生容量の影響を補償することにより、良好な反射損失および挿入損失特性を有する線路切換型デジタル移相器を提供できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明によれば、遅延経路と基準経路が並列に接続された線路切換型移相器であって、前記遅延経路は、第１の伝送線路、第１のスイッチ素子、第２の伝送線路、先端開放スタブ、第２の伝送線路の電気長の±１０％の範囲の電気長を有する第３の伝送線路、第２のスイッチ素子、第１の伝送線路の電気長の±１０％の範囲の電気長を有する第４の伝送線路が順次接続されることにより構成され、前記基準経路は、第３のスイッチ素子、第５の伝送線路、および第４のスイッチ素子が順次接続されたことを特徴とする線路切換型デジタル移相器、が提供される。
そして、好ましくは、前記第１乃至第５の伝送線路および先端開放スタブの特性インピーダンスの実部が、入出力インピーダンス（回路の入出力端子に接続される負荷インピーダンス）の実部R0の±２５％の範囲である。
また、好ましくは、前記先端開放スタブの電気長が、前記システムインピーダンスの実部R0、およびベンド部に発生する寄生容量Cpに対し、arctan(2ωCpR0)で与えられる一つの値の±２０％の範囲であって、前記第１および第２の伝送線路の電気長の和、および前記第３および第４の伝送線路の電気長の和が、arctan(2/(ωCpR0)) で与えられる一つの値の±２０％の範囲であって、前記第５の伝送線路の電気長が、2×arctan(2/(ωCpR0))−π/2で与えられる一つの値の±２０％の範囲であって、前記第１および第４の伝送線路の電気長が、前記第５の伝送線路の電気長θRに対し、arctan(2/tan(θR))で与えられる一つの値の±２０％の範囲である。
【００１２】
また、上記の目的を達成するため、本発明によれば、遅延経路と基準経路が並列に接続された線路切換型移相器であって、遅延経路は、第６の伝送線路、第５のスイッチ素子、第７の伝送線路、第６のスイッチ素子、第６の伝送線路の電気長の±１０％の範囲の電気長を有する第８の伝送線路が順次接続されることにより構成され、基準経路は、第７のスイッチ素子、第９の伝送線路、および第８のスイッチ素子が順次接続されたことを特徴とする線路切換型デジタル移相器、が提供される。
そして、好ましくは、前記第６乃至第９の伝送線路の特性インピーダンスの実部が、入出力インピーダンス（回路の入出力端子に接続される負荷インピーダンス）の実部R0の±２５％の範囲である。
また、好ましくは、前記第６、第７、および第８の伝送線路の電気長の和が、前記システムインピーダンスの実部R0、およびベンド部に発生する寄生容量Cpに対し、arctan(2/(ωCpR0)) で与えられる一つの値の±２０％の範囲であって、前記第９の伝送線路の電気長が、arctan(2/(ωCpR0))−πで与えられる一つの値の±２０％の範囲であって、前記第６および第８の伝送線路の電気長が、前記第９の伝送線路の電気長θRに対し、arctan(2/tan(θR))で与えられる一つの値の±２０％の範囲である。
【発明の効果】
【００１３】
以上のように構成された線路切換型移相器によれば、伝送線路に形成されるベンド部に寄生する容量を、回路的に補償することができる。従って、本発明によれば、良好な反射損失および挿入損失特性を有する線路切換型移相器を実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
[第一の実施の形態]
図１は、本発明の第一の実施の形態の線路切換型デジタル移相器の回路図である。本実施の形態の線路切換型デジタル移相器は、９０°の位相量を離散的に切り換えるための回路である。
本実施の形態の線路切換型デジタル移相器は、入力端子１、出力端子２、入力伝送線路３、出力伝送線路４、遅延経路５、基準経路６とから構成される。そして遅延経路５は、スイッチ素子７ａ、７ｂ、伝送線路８ａ、８ｂ、８ｃ、８ｄ、先端開放スタブ９とから構成される。また基準経路６は、スイッチ素子７ｃ、７ｄ、伝送線路８ｅとから構成される。ここで、伝送線路８ａ、８ｂ、８ｃ、８ｄ、８ｅ、および先端開放スタブ９の特性インピーダンスZ0の実部は、システムインピーダンス（入出力端子に接続される負荷インピーダンス）の実部の前後±２０％の範囲に設定し、理想的にはシステムインピーダンスの実部と同一に設定する。あるいは任意の特性インピーダンスを選択し、外部回路との間にインピーダンス変成器を具備することで、入出力インピーダンスをシステムインピーダンスに整合させてもよい。
図１に示す回路は、図２に示すようなレイアウトにより実現可能である。なお、図２において、図１の要素に該当する部分には同一の参照符号を付されている。
【００１５】
次に、この実施の形態の線路切換型デジタル移相器の動作、および各伝送線路、先端開放スタブの電気長に求められる条件について説明する。但し以下では簡単化のため、伝送線路８ａ乃至８ｅ、および先端開放スタブ９を無損失として扱う。従って、それらの特性インピーダンスは、以下では実数である。実際の設計においては、伝送線路および先端開放スタブの損失を考慮する必要があるが、本実施の形態の移相器の動作原理を説明する上ではこれらを無視して差し支えない。更に以下では、前記特性インピーダンスが全てシステムインピーダンス（回路の入出力端子に接続される負荷インピーダンス）に等しい場合について説明することとし、それらをR0と表記する。
【００１６】
図１および図２に示した回路において、スイッチ素子７ａ、７ｂをオン、スイッチ素子７ｃ、７ｄをオフ状態とすることにより高周波信号が遅延経路側を通過するようにする。逆に、スイッチ素子７ａ、７ｂをオフ、スイッチ素子７ｃ、７ｄをオン状態とすることにより高周波信号が基準経路側を通過するようにする。これら２つの状態間で、高周波信号の位相に９０°の差を生じさせる。
【００１７】
図３（ａ）、（ｂ）は、図１に示した回路の遅延経路通過時、および基準経路通過時における等価回路図である。ここで、伝送線路８ａ、８ｄの電気長をθD1/2、伝送線路８ｂ、８ｃの電気長をθD2/2、伝送線路８ｅの電気長をθR、先端開放スタブ９の電気長をθstubとし、θD1/2+θD2/2=θD/2と定義する。図３（ｂ）に示すように基準経路通過時には、伝送線路８ａ、８ｄは電気長θD1/2の先端開放スタブとして動作する。
図２に示したレイアウト図から分かるように、このとき遅延経路側では上記（１）乃至（２）式で示されるベンド部の寄生容量Cpが発生する。一方、基準経路は直線状に形成されるため、ベンド部は形成されず寄生容量も発生しない。図４（ａ）、（ｂ）は、ベンド部の寄生容量Cpを考慮に入れた場合の遅延経路通過時、および基準経路通過時における等価回路図である。
この寄生容量Cpに対し、各伝送線路、先端開放スタブの電気長を以下のように設定する。先ず、伝送線路８ａと８ｂ、および８ｃと８ｄの電気長の和θD/2を、
【００１８】
【数４】
2007258863.tif 000006
により決定する。ここで、ωは高周波信号の角周波数である。また先端開放スタブ９の電気長を、
【００１９】
【数５】
2007258863.tif 000007
により決定する。基準経路側の伝送線路８ｅの電気長θRは、(4)式で決まるθDを用い、
【００２０】
【数６】
2007258863.tif 000008
とし、このθRを用いて伝送線路８ａ、８ｄの電気長θD1/2を
【００２１】
【数７】
2007258863.tif 000009
と決定する。伝送線路８ｂ、８ｃの電気長θD2/2は、θD2/2=θD/2−θD1/2により自動的に決まる。
【００２２】
次に、上記のように電気長を決定した場合の本実施の形態の移相器の動作について説明する。図５（ａ）、（ｂ）はそれぞれ、遅延経路通過時、基準経路通過時の反射係数の動きを反射係数平面上に模式的に示したものである。ここでの反射係数 ΓDi (i=0〜5)、ΓRi (i=0〜3)は、入力端子に、各伝送線路の特性インピーダンスに等しい負荷を接続した場合の、図４に示した位置・向きでの反射係数である。
【００２３】
最初に、遅延経路通過時の反射係数の動きを図４（ａ）、図５（ａ）を参照して説明する。先ず、ベンド部の寄生キャパシタ１０ａの容量により、反射係数は等コンダクタンス円上をΓD0からΓD1まで移動する。次に伝送線路８ａおよび８ｂにより、反射係数は反射平面上を角度θDだけ回転しΓD2に至るが、(4)式の関係によりΓD2はΓD1と同じ等コンダクタンス円上に乗る。更に先端開放スタブ9により、反射係数は等コンダクタンス円上を動きΓD3に至るが、(5)式の関係によりΓD3=ΓD1となる。次に伝送線路８ａおよび８ｂにより、反射係数は反射平面上を再び角度θDだけ回転しΓD4=ΓD2に至る。最後に寄生キャパシタ１０ｂの容量により、反射係数は等コンダクタンス円上を動きΓD5に至るが、回路およびレイアウトの対称性により１０ａと１０ｂの寄生容量Cpが等しいことから、ΓD5=ΓD0となり反射係数平面の中心に戻る。即ち、寄生キャパシタ１０ａ、１０ｂによる反射損失特性の劣化は補償される。
【００２４】
次に、基準経路通過時の反射係数の動きを図４（ｂ）、図５（ｂ）を参照して説明する。先ず、ここでは先端開放スタブとして働く伝送線路８ａにより、反射係数は等コンダクタンス円上をΓR0からΓR1まで移動する。次に伝送線路８ｅにより、反射係数は反射平面上を角度2θRだけ回転しΓR2に至るが、(7)式の関係によりはΓR1と同じ等コンダクタンス円上に乗る。最後に、ここでは先端開放スタブとして働く伝送線路８ｄにより、反射係数は等コンダクタンス円上を動きΓR3に至るが、伝送線路８ａと８ｄの電気長が等しいことから、ΓR3=ΓR0となり反射係数平面の中心に戻る。即ち、反射損失特性の劣化は起こらない。
【００２５】
最後に透過係数、挿入損失について図６を参照して説明する。ここで透過係数S21は、入力端子１と出力端子２の間の透過係数とするが、その計算においては、入力伝送線路３、および出力伝送線路４による位相回転の影響を無視している。遅延回路通過時、基準回路通過時の透過係数、S21(D)、S21(R)は、それぞれ、
【００２６】
【数８】
2007258863.tif 000010
【００２７】
【数９】
2007258863.tif 000011
となる。何れも絶対値は1であり、無損失近似の条件の下では、寄生容量や先端開放スタブによる挿入損失の劣化は起こらない。図６に示すように、それぞれの位相回転は2π−θD、π−θRであるが、(6)式の条件によりそれらの差は、
【００２８】
【数１０】
2007258863.tif 000012
となる。
以上により図１に示す回路は、ベンド部の寄生容量による反射損失や挿入損失の劣化を伴わずに９０°デジタル移相器として動作することが分かる。
【実施例１】
【００２９】
図７は、本発明の実施例１の線路切換型デジタル移相器のレイアウト図である。この実施例の線路切換型デジタル移相器においては、第一の実施の形態におけるスイッチ素子７ａ乃至７ｄとして、具体的にＭＥＭＳスイッチを用いている。この図では図を見易くするため、ＭＥＭＳスイッチ７ａ乃至７ｄの幅を伝送線路８ａ乃至８ｅの幅に比べ細く描いてあるが、実際のレイアウトでは特性インピーダンスの不連続を避けるために、伝送線路の幅に一致させてある。
この実施例の線路切換型デジタル移相器の基本的な動作原理は第一の実施の形態で説明したとおりである。但しＭＥＭＳスイッチを用いた場合には、ＭＥＭＳスイッチがオンの状態においてスイッチが伝送線路の一部を構成することになるため、電気長の設計においてこの点を考慮する必要がある。
【００３０】
[第二の実施の形態]
図８は、本発明の第二の実施の形態の線路切換型デジタル移相器の回路図である。この実施の形態の線路切換型デジタル移相器は、１８０°の位相量を離散的に切り換えるための回路である。
この実施の形態の線路切換型デジタル移相器は、入力端子１、出力端子２、入力伝送線路３、出力伝送線路４、遅延経路５、基準経路６とから構成される。そして遅延経路５は、スイッチ素子７ａ、７ｂ、伝送線路８ａ、８ｂ、８ｃとから構成される。また基準経路６は、スイッチ素子７ｃ、７ｄ、伝送線路８ｄとから構成される。ここで、伝送線路８ａ、８ｂ、８ｃの特性インピーダンスZ0の実部は、システムインピーダンス（入出力端子に接続される負荷インピーダンス）の実部の前後±２５％の範囲に設定し、理想的にはシステムインピーダンスの実部と同一に設定する。あるいは任意の特性インピーダンスを選択し、外部回路との間にインピーダンス変成器を具備することで、入出力インピーダンスをシステムインピーダンスに整合させてもよい。
図８に示す回路は、図９に示すようなレイアウトにより実現可能である。なお、図９において、図８の要素に該当する部分には同一の参照符号が付されている。
【００３１】
次に、この実施の形態の線路切換型デジタル移相器の動作、および各伝送線路、先端開放スタブの電気長に求められる条件について説明する。但し以下では簡単化のため、伝送線路８ａ乃至８ｄ、および先端開放スタブ９を無損失として扱う。従って、それらの特性インピーダンスは、以下では実数である。実際の設計においては、伝送線路および先端開放スタブの損失を考慮する必要があるが、本実施の形態の移相器の動作原理を説明する上ではこれらを無視して差し支えない。更に以下では、前記特性インピーダンスが全てシステムインピーダンス（回路の入出力端子に接続される負荷インピーダンス）に等しい場合について説明することとし、それらをR0と表記する。
【００３２】
図８および図９に示した回路において、スイッチ素子７ａ、７ｂをオン、スイッチ素子７ｃ、７ｄをオフ状態とすることにより高周波信号が遅延経路側を通過するようにする。逆に、スイッチ素子７ａ、７ｂをオフ、スイッチ素子７ｃ、７ｄをオン状態とすることにより高周波信号が基準経路側を通過するようにする。そしてこれら２つの状態間で、高周波信号の位相に１８０°の差を生じさせる。
図１０（ａ）、（ｂ）は、図８に示した回路の遅延経路通過時、および基準経路通過時における等価回路図である。ここで、伝送線路８ａ、８ｃの電気長をθD1/2、伝送線路８ｂの電気長をθD2、伝送線路８ｅの電気長をθRとし、θD1+θD2=θDと定義する。図１０（ｂ）に示すように基準経路通過時には、伝送線路８ａ、８ｃは電気長θD1/2の先端開放スタブとして動作する。
図９に示したレイアウト図から分かるように、このとき遅延経路側では上記（１）乃至（２）式で示されるベンド部の寄生容量Cpが発生する。一方、基準経路は直線状に形成されるため、ベンド部は形成されず寄生容量も発生しない。図１１（ａ）、（ｂ）は、ベンド部の寄生容量Cpを考慮に入れた場合の遅延経路通過時、および基準経路通過時における等価回路図である。
この寄生容量Cpに対し、各伝送線路の電気長を以下のように設定する。先ず、伝送線路８ａ、８ｂ、８ｃの電気長の和θDを、
【００３３】
【数１１】
2007258863.tif 000013
により決定する。ここで、ωは高周波信号の角周波数である。また(11)式のθDは複数の解を持つが、そのうちθD>πを満たす解を選択する必要がある。基準経路側の伝送線路８ｄの電気長θRは、(11)式で決まるθDを用い、
【００３４】
【数１２】
2007258863.tif 000014
とする。このθRを用いて伝送線路８ａ、８ｃの電気長θD1/2を
【００３５】
【数１３】
2007258863.tif 000015
と決定する。伝送線路８ｂの電気長θD2は、θD2=θD−θD1により自動的に決まる。
【００３６】
上記のように電気長を決定した場合の本発明の移相器の動作について説明する。図１２（ａ）、（ｂ）はそれぞれ、遅延経路通過時、基準経路通過時の反射係数の動きを反射係数平面上に模式的に示したものである。ここでの反射係数 ΓDi (i=0〜3)、ΓRi (i=0〜3)は、入力端子に、各伝送線路の特性インピーダンスに等しい負荷を接続した場合の、図１１に示す位置・向きでの反射係数である。
最初に、遅延経路通過時の反射係数の動きを図１１（ａ）、図１２（ａ）を参照して説明する。先ず、ベンド部の寄生キャパシタ１０ａの容量により、反射係数は等コンダクタンス円上をΓD0からΓD1まで移動する。次に伝送線路８ａ、８ｂおよび８ｃにより、反射係数は反射平面上を角度2θDだけ回転しΓD2に至るが、(11)式の関係によりΓD2はΓD1と同じ等コンダクタンス円上に乗る。またθD＞πとしているため、反射係数ΓDは反射平面上を1周以上回転する。最後に寄生キャパシタ１０ｂの容量により、反射係数は等コンダクタンス円上を動きΓD3に至るが、回路およびレイアウトの対称性により１０ａと１０ｂの寄生容量Cpが等しいことから、ΓD3=ΓD0となり反射係数平面の中心に戻る。即ち、寄生キャパシタ１０ａ、１０ｂによる反射損失特性の劣化は補償される。
【００３７】
次に、基準経路通過時の反射係数の動きを図１１（ｂ）、図１２（ｂ）を参照して説明する。先ず、ここでは先端開放スタブとして働く伝送線路８ａにより、反射係数は等コンダクタンス円上をΓR0からΓR1まで移動する。次に伝送線路８ｅにより、反射係数は反射平面上を角度2θRだけ回転しΓR2に至るが、(13)式の関係によりはΓR1と同じ等コンダクタンス円上に乗る。最後に、ここでは先端開放スタブとして働く伝送線路８ｃにより、反射係数は等コンダクタンス円上を動きΓR3に至るが、伝送線路８ａと８ｃの電気長が等しいことから、ΓR3=ΓR0となり反射係数平面の中心に戻る。即ち、反射損失特性の劣化は起こらない。
最後に透過係数、挿入損失について図１３を参照して説明する。ここで透過係数S21は、入力端子１と出力端子２の間の透過係数とするが、その計算においては、入力伝送線路３、および出力伝送線路４による位相回転の影響を無視している。遅延回路通過時、基準回路通過時の透過係数、S21(D)、S21(R)は、それぞれ、
【００３８】
【数１４】
2007258863.tif 000016
【００３９】
【数１５】
2007258863.tif 000017
となる。何れも絶対値は1であり、無損失近似の条件の下では、寄生容量や先端開放スタブによる挿入損失の劣化は起こらない。図１３に示すように、それぞれの位相回転は3π−θD、π−θRであるが、(6)式の条件によりそれらの差は、
【００４０】
【数１６】
2007258863.tif 000018
となる。
以上により図８に示す回路は、ベンド部の寄生容量による反射損失や挿入損失の劣化を伴わずに１８０°デジタル移相器として動作することが分かる。
【実施例２】
【００４１】
図１４は、本発明の実施例２の線路切換型デジタル移相器のレイアウト図である。この実施例の線路切換型デジタル移相器においては、第二の実施の形態におけるスイッチ素子７ａ乃至７ｄとして、具体的にＭＥＭＳスイッチを用いている。この図では図を見易くするため、ＭＥＭＳスイッチ７ａ乃至７ｄの幅を伝送線路８ａ乃至８ｄの幅に比べ細く描いてあるが、実際のレイアウトでは特性インピーダンスの不連続を避けるために、伝送線路の幅に一致させてある。
この実施例の線路切換型デジタル移相器の基本的な動作原理は第二の実施の形態で説明したとおりである。但しＭＥＭＳスイッチを用いた場合には、ＭＥＭＳスイッチがオンの状態においてスイッチが伝送線路の一部を構成することになるため、電気長の設計においてこの点を考慮する必要がある。
なお、ＭＥＭＳスイッチは一般に隣接して配置することは不可能であるが、伝送線路８ａ、８ｃにより、スイッチ素子７ａと７ｃ、７ｂと７ｄを離して配置することが可能となっている。
【００４２】
[第三の実施の形態]
図１５は、本発明の線路切換型デジタル移相器を適用した４ビットデジタル移相器の実施の形態を示す回路図である。この実施の形態の４ビットデジタル移相器は、線路装荷型２２．５°移相器１４、線路装荷型４５°移相器１５、第一の実施形態に示した線路切換型９０°移相器１６、第二の実施形態に示した線路切換型１８０°移相器１７を直列に接続することにより構成されている。これにより０°から３６０°までの位相を２２．５°刻みで離散的に制御するデジタル移相器が実現できる。この際、第一乃至第二の実施の形態に示した線路切換型移相器１６、１７を適用することにより、挿入損失特性、反射損失特性に優れた４ビット移相器の実現が可能になる。
【００４３】
[第四の実施の形態]
図１６は、第三の実施の形態に示した４ビット移相器２０を適用したフェーズドアレイアンテナの実施の形態を示す概略図である。この実施の形態のフェーズドアレイアンテナは、入出力端子１８、電力分配・合成器１９、第三の実施形態に示した４ビット移相器２０、およびアンテナ素子２１により構成される。各アンテナ素子２１に供給する高周波信号の位相を、４ビット移相器２０により制御することにより、ビーム方向などを制御することができる。
【００４４】
以上本発明の好ましい実施の形態、実施例について説明したが本発明はこれらの実施の形態、実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能である。例えば、実施例においては、ＭＥＭＳスイッチを用いた移相器について説明したが、ＦＥＴスイッチやダイオードスイッチなどの半導体スイッチを用いることも可能である。この場合、ベンド部に発生する寄生容量の補償だけでなく、半導体スイッチ部に発生する寄生容量についても本発明の手法を用いて補償することが可能である。また、本発明においては、伝送線路としてマイクロストリップ線路が有利に用いられるがこれに限定されず、他の伝送線路を用いることも可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の線路切換型位相器の第一の実施の形態を説明するための回路図である。
【図２】図１に示した回路のレイアウト図である。
【図３】図１に示した回路の動作を説明するための回路図である。
【図４】図１に示した回路の動作を説明するための回路図である。
【図５】図１に示した回路中での反射係数の動きを説明する反射係数平面図である。
【図６】図１に示した回路の透過係数を説明するポーラー図表である。
【図７】本発明の実施例１を説明するためのレイアウト図である。
【図８】本発明の線路切換型位相器の第二の実施の形態を説明するための回路図である。
【図９】図８に示した回路のレイアウト図である。
【図１０】図８に示した回路の動作を説明するための回路図である。
【図１１】図８に示した回路の動作を説明するための回路図である。
【図１２】図８に示した回路中での反射係数の動きを説明する反射係数平面図である。
【図１３】図８に示した回路の透過係数を説明するポーラー図表である。
【図１４】本発明の実施例２を説明するためのレイアウト図である。
【図１５】本発明の多ビット移相回路の実施の形態を示す回路図である。
【図１６】本発明のフェーズドアレイアンテナの実施の形態を示す概略図である。
【図１７】従来の線路切換型移相器を説明するための回路図である。
【図１８】従来の線路切換型移相器の動作を説明するための回路図である。
【図１９】従来の線路切換型移相器を説明するためのレイアウト図である。
【図２０】従来の線路切換型移相器を説明するためのレイアウト図である。
【図２１】従来の線路切換型移相器を説明するための断面図である。
【図２２】従来の線路切換型移相器を説明するためのレイアウト図である。
【図２３】ベンド部を定義するためのレイアウト図である。
【図２４】従来の線路切換型移相器を説明するための断面図である。
【図２５】ベンド部の等価回路図である。
【図２６】ベンド部の等価回路図である。
【図２７】ベンド部の影響を説明するためのスミス図表である。
【図２８】従来の線路切換型移相器の動作を説明するための回路図である。
【図２９】従来の線路切換型移相器を説明するためのレイアウト図ある。
【図３０】従来の線路切換型移相器を説明するためのレイアウト図ある。
【符号の説明】
【００４６】
１・・・入力端子、２・・・出力端子、３・・・入力伝送線路、３ａ・・・ベンド部、４・・・出力伝送線路、４ａ・・・ベンド部、５・・・遅延経路、６・・・基準経路、７ａ、７ｂ、７ｃ、７ｄ・・・スイッチ素子、８ａ、８ｂ、８ｃ、８ｄ、８ｅ・・・伝送線路、９・・・先端開放スタブ、１０、１０ａ、１０ｂ・・・寄生キャパシタ、１１・・・誘電体基板、１２・・・接地導体、１３ａ、１３ｂ・・・寄生インダクタ、１４・・・線路装荷型２２．５°移相器、１５・・・線路装荷型４５°移相器、１６・・・線路切換型９０°移相器、１７・・・線路切換型１８０°移相器、１８・・・入出力端子、１９・・・電力分配・合成器、２０・・・４ビット移相器、２１・・・アンテナ素子
【図１】
2007258863.tif 000019
【図２】
2007258863.tif 000020
【図３】
2007258863.tif 000021
【図４】
2007258863.tif 000022
【図５】
2007258863.tif 000023
【図６】
2007258863.tif 000024
【図７】
2007258863.tif 000025
【図８】
2007258863.tif 000026
【図９】
2007258863.tif 000027
【図１０】
2007258863.tif 000028
【図１１】
2007258863.tif 000029
【図１２】
2007258863.tif 000030
【図１３】
2007258863.tif 000031
【図１４】
2007258863.tif 000032
【図１５】
2007258863.tif 000033
【図１６】
2007258863.tif 000034
【図１７】
2007258863.tif 000035
【図１８】
2007258863.tif 000036
【図１９】
2007258863.tif 000037
【図２０】
2007258863.tif 000038
【図２１】
2007258863.tif 000039
【図２２】
2007258863.tif 000040
【図２３】
2007258863.tif 000041
【図２４】
2007258863.tif 000042
【図２５】
2007258863.tif 000043
【図２６】
2007258863.tif 000044
【図２７】
2007258863.tif 000045
【図２８】
2007258863.tif 000046
【図２９】
2007258863.tif 000047
【図３０】
2007258863.tif 000048